Fitter report for CPU289
Mon Mar 16 16:33:15 2020
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. Output Pin Default Load For Reported TCO
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter RAM Summary
 24. Fitter DSP Block Usage Summary
 25. DSP Block Details
 26. Other Routing Usage Summary
 27. LAB Logic Elements
 28. LAB-wide Signals
 29. LAB Signals Sourced
 30. LAB Signals Sourced Out
 31. LAB Distinct Inputs
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Fitter Messages
 35. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Mon Mar 16 16:33:15 2020           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; CPU289                                          ;
; Top-level Entity Name              ; CPU289                                          ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C20F484C7                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 3,865 / 18,752 ( 21 % )                         ;
;     Total combinational functions  ; 3,348 / 18,752 ( 18 % )                         ;
;     Dedicated logic registers      ; 1,262 / 18,752 ( 7 % )                          ;
; Total registers                    ; 1262                                            ;
; Total pins                         ; 35 / 315 ( 11 % )                               ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 163,840 / 239,616 ( 68 % )                      ;
; Embedded Multiplier 9-bit elements ; 6 / 52 ( 12 % )                                 ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C20F484C7                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.81        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  18.8%      ;
;     Processors 5-6         ;  12.5%      ;
;     Processors 7-12        ;   0.0%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                              ;
+------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+-------------------------------------------------------------+------------------+-----------------------+
; Node                                     ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                            ; Destination Port ; Destination Port Name ;
+------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+-------------------------------------------------------------+------------------+-----------------------+
; reg32by32:regFile|dataA[0]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; alu:cpuAlu|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult3 ; DATAA            ;                       ;
; reg32by32:regFile|dataA[0]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; reg32by32:regFile|dataA[0]~_Duplicate_1                     ; REGOUT           ;                       ;
; reg32by32:regFile|dataA[0]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; alu:cpuAlu|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; reg32by32:regFile|dataA[0]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; reg32by32:regFile|dataA[0]~_Duplicate_2                     ; REGOUT           ;                       ;
; reg32by32:regFile|dataA[1]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; alu:cpuAlu|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult3 ; DATAA            ;                       ;
; reg32by32:regFile|dataA[1]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; reg32by32:regFile|dataA[1]~_Duplicate_1                     ; REGOUT           ;                       ;
; reg32by32:regFile|dataA[1]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; alu:cpuAlu|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; reg32by32:regFile|dataA[1]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; reg32by32:regFile|dataA[1]~_Duplicate_2                     ; REGOUT           ;                       ;
; reg32by32:regFile|dataA[2]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; alu:cpuAlu|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult3 ; DATAA            ;                       ;
; reg32by32:regFile|dataA[2]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; reg32by32:regFile|dataA[2]~_Duplicate_1                     ; REGOUT           ;                       ;
; reg32by32:regFile|dataA[2]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; alu:cpuAlu|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; reg32by32:regFile|dataA[2]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; reg32by32:regFile|dataA[2]~_Duplicate_2                     ; REGOUT           ;                       ;
; reg32by32:regFile|dataA[3]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; alu:cpuAlu|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult3 ; DATAA            ;                       ;
; reg32by32:regFile|dataA[3]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; reg32by32:regFile|dataA[3]~_Duplicate_1                     ; REGOUT           ;                       ;
; reg32by32:regFile|dataA[3]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; alu:cpuAlu|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; reg32by32:regFile|dataA[3]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; reg32by32:regFile|dataA[3]~_Duplicate_2                     ; REGOUT           ;                       ;
; reg32by32:regFile|dataA[4]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; alu:cpuAlu|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult3 ; DATAA            ;                       ;
; reg32by32:regFile|dataA[4]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; reg32by32:regFile|dataA[4]~_Duplicate_1                     ; REGOUT           ;                       ;
; reg32by32:regFile|dataA[4]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; alu:cpuAlu|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; reg32by32:regFile|dataA[4]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; reg32by32:regFile|dataA[4]~_Duplicate_2                     ; REGOUT           ;                       ;
; reg32by32:regFile|dataA[5]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; alu:cpuAlu|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult3 ; DATAA            ;                       ;
; reg32by32:regFile|dataA[5]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; reg32by32:regFile|dataA[5]~_Duplicate_1                     ; REGOUT           ;                       ;
; reg32by32:regFile|dataA[5]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; alu:cpuAlu|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; reg32by32:regFile|dataA[5]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; reg32by32:regFile|dataA[5]~_Duplicate_2                     ; REGOUT           ;                       ;
; reg32by32:regFile|dataA[6]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; alu:cpuAlu|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult3 ; DATAA            ;                       ;
; reg32by32:regFile|dataA[6]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; reg32by32:regFile|dataA[6]~_Duplicate_1                     ; REGOUT           ;                       ;
; reg32by32:regFile|dataA[6]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; alu:cpuAlu|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; reg32by32:regFile|dataA[6]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; reg32by32:regFile|dataA[6]~_Duplicate_2                     ; REGOUT           ;                       ;
; reg32by32:regFile|dataA[7]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; alu:cpuAlu|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult3 ; DATAA            ;                       ;
; reg32by32:regFile|dataA[7]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; reg32by32:regFile|dataA[7]~_Duplicate_1                     ; REGOUT           ;                       ;
; reg32by32:regFile|dataA[7]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; alu:cpuAlu|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; reg32by32:regFile|dataA[7]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; reg32by32:regFile|dataA[7]~_Duplicate_2                     ; REGOUT           ;                       ;
; reg32by32:regFile|dataA[8]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; alu:cpuAlu|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult3 ; DATAA            ;                       ;
; reg32by32:regFile|dataA[8]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; reg32by32:regFile|dataA[8]~_Duplicate_1                     ; REGOUT           ;                       ;
; reg32by32:regFile|dataA[8]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; alu:cpuAlu|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; reg32by32:regFile|dataA[8]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; reg32by32:regFile|dataA[8]~_Duplicate_2                     ; REGOUT           ;                       ;
; reg32by32:regFile|dataA[9]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; alu:cpuAlu|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult3 ; DATAA            ;                       ;
; reg32by32:regFile|dataA[9]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; reg32by32:regFile|dataA[9]~_Duplicate_1                     ; REGOUT           ;                       ;
; reg32by32:regFile|dataA[9]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; alu:cpuAlu|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; reg32by32:regFile|dataA[9]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; reg32by32:regFile|dataA[9]~_Duplicate_2                     ; REGOUT           ;                       ;
; reg32by32:regFile|dataA[10]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; alu:cpuAlu|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult3 ; DATAA            ;                       ;
; reg32by32:regFile|dataA[10]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; reg32by32:regFile|dataA[10]~_Duplicate_1                    ; REGOUT           ;                       ;
; reg32by32:regFile|dataA[10]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; alu:cpuAlu|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; reg32by32:regFile|dataA[10]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; reg32by32:regFile|dataA[10]~_Duplicate_2                    ; REGOUT           ;                       ;
; reg32by32:regFile|dataA[11]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; alu:cpuAlu|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult3 ; DATAA            ;                       ;
; reg32by32:regFile|dataA[11]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; reg32by32:regFile|dataA[11]~_Duplicate_1                    ; REGOUT           ;                       ;
; reg32by32:regFile|dataA[11]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; alu:cpuAlu|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; reg32by32:regFile|dataA[11]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; reg32by32:regFile|dataA[11]~_Duplicate_2                    ; REGOUT           ;                       ;
; reg32by32:regFile|dataA[12]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; alu:cpuAlu|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult3 ; DATAA            ;                       ;
; reg32by32:regFile|dataA[12]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; reg32by32:regFile|dataA[12]~_Duplicate_1                    ; REGOUT           ;                       ;
; reg32by32:regFile|dataA[12]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; alu:cpuAlu|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; reg32by32:regFile|dataA[12]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; reg32by32:regFile|dataA[12]~_Duplicate_2                    ; REGOUT           ;                       ;
; reg32by32:regFile|dataA[13]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; alu:cpuAlu|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult3 ; DATAA            ;                       ;
; reg32by32:regFile|dataA[13]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; reg32by32:regFile|dataA[13]~_Duplicate_1                    ; REGOUT           ;                       ;
; reg32by32:regFile|dataA[13]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; alu:cpuAlu|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; reg32by32:regFile|dataA[13]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; reg32by32:regFile|dataA[13]~_Duplicate_2                    ; REGOUT           ;                       ;
; reg32by32:regFile|dataA[14]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; alu:cpuAlu|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult3 ; DATAA            ;                       ;
; reg32by32:regFile|dataA[14]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; reg32by32:regFile|dataA[14]~_Duplicate_1                    ; REGOUT           ;                       ;
; reg32by32:regFile|dataA[14]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; alu:cpuAlu|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; reg32by32:regFile|dataA[14]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; reg32by32:regFile|dataA[14]~_Duplicate_2                    ; REGOUT           ;                       ;
; reg32by32:regFile|dataA[15]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; alu:cpuAlu|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult3 ; DATAA            ;                       ;
; reg32by32:regFile|dataA[15]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; reg32by32:regFile|dataA[15]~_Duplicate_1                    ; REGOUT           ;                       ;
; reg32by32:regFile|dataA[15]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; alu:cpuAlu|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; reg32by32:regFile|dataA[15]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; reg32by32:regFile|dataA[15]~_Duplicate_2                    ; REGOUT           ;                       ;
; reg32by32:regFile|dataA[16]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; alu:cpuAlu|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult3 ; DATAA            ;                       ;
; reg32by32:regFile|dataA[16]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; reg32by32:regFile|dataA[16]~_Duplicate_1                    ; REGOUT           ;                       ;
; reg32by32:regFile|dataA[16]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; alu:cpuAlu|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; reg32by32:regFile|dataA[16]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; reg32by32:regFile|dataA[16]~_Duplicate_2                    ; REGOUT           ;                       ;
; reg32by32:regFile|dataA[17]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; alu:cpuAlu|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult3 ; DATAA            ;                       ;
; reg32by32:regFile|dataA[17]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; reg32by32:regFile|dataA[17]~_Duplicate_1                    ; REGOUT           ;                       ;
; reg32by32:regFile|dataA[17]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; alu:cpuAlu|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; reg32by32:regFile|dataA[17]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; reg32by32:regFile|dataA[17]~_Duplicate_2                    ; REGOUT           ;                       ;
; reg32by32:regFile|dataA[18]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; alu:cpuAlu|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult5 ; DATAA            ;                       ;
; reg32by32:regFile|dataA[18]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; reg32by32:regFile|dataA[18]~_Duplicate_1                    ; REGOUT           ;                       ;
; reg32by32:regFile|dataA[19]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; alu:cpuAlu|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult5 ; DATAA            ;                       ;
; reg32by32:regFile|dataA[19]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; reg32by32:regFile|dataA[19]~_Duplicate_1                    ; REGOUT           ;                       ;
; reg32by32:regFile|dataA[20]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; alu:cpuAlu|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult5 ; DATAA            ;                       ;
; reg32by32:regFile|dataA[20]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; reg32by32:regFile|dataA[20]~_Duplicate_1                    ; REGOUT           ;                       ;
; reg32by32:regFile|dataA[21]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; alu:cpuAlu|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult5 ; DATAA            ;                       ;
; reg32by32:regFile|dataA[21]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; reg32by32:regFile|dataA[21]~_Duplicate_1                    ; REGOUT           ;                       ;
; reg32by32:regFile|dataA[22]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; alu:cpuAlu|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult5 ; DATAA            ;                       ;
; reg32by32:regFile|dataA[22]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; reg32by32:regFile|dataA[22]~_Duplicate_1                    ; REGOUT           ;                       ;
; reg32by32:regFile|dataA[23]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; alu:cpuAlu|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult5 ; DATAA            ;                       ;
; reg32by32:regFile|dataA[23]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; reg32by32:regFile|dataA[23]~_Duplicate_1                    ; REGOUT           ;                       ;
; reg32by32:regFile|dataA[24]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; alu:cpuAlu|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult5 ; DATAA            ;                       ;
; reg32by32:regFile|dataA[24]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; reg32by32:regFile|dataA[24]~_Duplicate_1                    ; REGOUT           ;                       ;
; reg32by32:regFile|dataA[25]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; alu:cpuAlu|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult5 ; DATAA            ;                       ;
; reg32by32:regFile|dataA[25]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; reg32by32:regFile|dataA[25]~_Duplicate_1                    ; REGOUT           ;                       ;
; reg32by32:regFile|dataA[26]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; alu:cpuAlu|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult5 ; DATAA            ;                       ;
; reg32by32:regFile|dataA[26]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; reg32by32:regFile|dataA[26]~_Duplicate_1                    ; REGOUT           ;                       ;
; reg32by32:regFile|dataA[27]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; alu:cpuAlu|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult5 ; DATAA            ;                       ;
; reg32by32:regFile|dataA[27]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; reg32by32:regFile|dataA[27]~_Duplicate_1                    ; REGOUT           ;                       ;
; reg32by32:regFile|dataA[28]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; alu:cpuAlu|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult5 ; DATAA            ;                       ;
; reg32by32:regFile|dataA[28]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; reg32by32:regFile|dataA[28]~_Duplicate_1                    ; REGOUT           ;                       ;
; reg32by32:regFile|dataA[29]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; alu:cpuAlu|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult5 ; DATAA            ;                       ;
; reg32by32:regFile|dataA[29]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; reg32by32:regFile|dataA[29]~_Duplicate_1                    ; REGOUT           ;                       ;
; reg32by32:regFile|dataA[30]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; alu:cpuAlu|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult5 ; DATAA            ;                       ;
; reg32by32:regFile|dataA[30]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; reg32by32:regFile|dataA[30]~_Duplicate_1                    ; REGOUT           ;                       ;
; reg32by32:regFile|dataA[31]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; alu:cpuAlu|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult5 ; DATAA            ;                       ;
; reg32by32:regFile|dataA[31]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; reg32by32:regFile|dataA[31]~_Duplicate_1                    ; REGOUT           ;                       ;
+------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+-------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 4719 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 4719 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 4716    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/idn09/Documents/ECE 289/CPU Cyclone II/output_files/CPU289.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 3,865 / 18,752 ( 21 % )    ;
;     -- Combinational with no register       ; 2603                       ;
;     -- Register only                        ; 517                        ;
;     -- Combinational with a register        ; 745                        ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 2528                       ;
;     -- 3 input functions                    ; 699                        ;
;     -- <=2 input functions                  ; 121                        ;
;     -- Register only                        ; 517                        ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 3076                       ;
;     -- arithmetic mode                      ; 272                        ;
;                                             ;                            ;
; Total registers*                            ; 1,262 / 19,649 ( 6 % )     ;
;     -- Dedicated logic registers            ; 1,262 / 18,752 ( 7 % )     ;
;     -- I/O registers                        ; 0 / 897 ( 0 % )            ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 277 / 1,172 ( 24 % )       ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 35 / 315 ( 11 % )          ;
;     -- Clock pins                           ; 4 / 8 ( 50 % )             ;
;                                             ;                            ;
; Global signals                              ; 1                          ;
; M4Ks                                        ; 40 / 52 ( 77 % )           ;
; Total block memory bits                     ; 163,840 / 239,616 ( 68 % ) ;
; Total block memory implementation bits      ; 184,320 / 239,616 ( 77 % ) ;
; Embedded Multiplier 9-bit elements          ; 6 / 52 ( 12 % )            ;
; PLLs                                        ; 0 / 4 ( 0 % )              ;
; Global clocks                               ; 1 / 16 ( 6 % )             ;
; JTAGs                                       ; 0 / 1 ( 0 % )              ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )              ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 11% / 11% / 12%            ;
; Peak interconnect usage (total/H/V)         ; 27% / 26% / 28%            ;
; Maximum fan-out                             ; 1305                       ;
; Highest non-global fan-out                  ; 304                        ;
; Total fan-out                               ; 17200                      ;
; Average fan-out                             ; 3.46                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 3865 / 18752 ( 21 % ) ; 0 / 18752 ( 0 % )              ;
;     -- Combinational with no register       ; 2603                  ; 0                              ;
;     -- Register only                        ; 517                   ; 0                              ;
;     -- Combinational with a register        ; 745                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 2528                  ; 0                              ;
;     -- 3 input functions                    ; 699                   ; 0                              ;
;     -- <=2 input functions                  ; 121                   ; 0                              ;
;     -- Register only                        ; 517                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 3076                  ; 0                              ;
;     -- arithmetic mode                      ; 272                   ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 1262                  ; 0                              ;
;     -- Dedicated logic registers            ; 1262 / 18752 ( 7 % )  ; 0 / 18752 ( 0 % )              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 277 / 1172 ( 24 % )   ; 0 / 1172 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 35                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 6 / 52 ( 12 % )       ; 0 / 52 ( 0 % )                 ;
; Total memory bits                           ; 163840                ; 0                              ;
; Total RAM block bits                        ; 184320                ; 0                              ;
; M4K                                         ; 40 / 52 ( 76 % )      ; 0 / 52 ( 0 % )                 ;
; Clock control block                         ; 1 / 20 ( 5 % )        ; 0 / 20 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 17727                 ; 0                              ;
;     -- Registered Connections               ; 7366                  ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 7                     ; 0                              ;
;     -- Output Ports                         ; 28                    ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                       ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clk        ; L1    ; 2        ; 0            ; 13           ; 0           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; rst        ; R22   ; 6        ; 50           ; 10           ; 1           ; 70                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sel7seg[0] ; L22   ; 5        ; 50           ; 14           ; 0           ; 98                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sel7seg[1] ; L21   ; 5        ; 50           ; 14           ; 1           ; 99                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sel7seg[2] ; M22   ; 6        ; 50           ; 14           ; 2           ; 99                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sel7seg[3] ; V12   ; 7        ; 26           ; 0            ; 0           ; 99                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sel7seg[4] ; W12   ; 7        ; 26           ; 0            ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                     ;
+-------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name              ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+-------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; displays_7seg[0]  ; J2    ; 2        ; 0            ; 18           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; displays_7seg[10] ; H4    ; 2        ; 0            ; 21           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; displays_7seg[11] ; G3    ; 2        ; 0            ; 21           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; displays_7seg[12] ; D2    ; 2        ; 0            ; 22           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; displays_7seg[13] ; D1    ; 2        ; 0            ; 22           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; displays_7seg[14] ; G5    ; 2        ; 0            ; 22           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; displays_7seg[15] ; G6    ; 2        ; 0            ; 23           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; displays_7seg[16] ; C2    ; 2        ; 0            ; 23           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; displays_7seg[17] ; C1    ; 2        ; 0            ; 23           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; displays_7seg[18] ; E3    ; 2        ; 0            ; 24           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; displays_7seg[19] ; E4    ; 2        ; 0            ; 24           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; displays_7seg[1]  ; J1    ; 2        ; 0            ; 18           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; displays_7seg[20] ; D3    ; 2        ; 0            ; 25           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; displays_7seg[21] ; F4    ; 2        ; 0            ; 23           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; displays_7seg[22] ; D5    ; 2        ; 0            ; 24           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; displays_7seg[23] ; D6    ; 2        ; 0            ; 24           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; displays_7seg[24] ; J4    ; 2        ; 0            ; 18           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; displays_7seg[25] ; L8    ; 2        ; 0            ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; displays_7seg[26] ; F3    ; 2        ; 0            ; 22           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; displays_7seg[27] ; D4    ; 2        ; 0            ; 25           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; displays_7seg[2]  ; H2    ; 2        ; 0            ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; displays_7seg[3]  ; H1    ; 2        ; 0            ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; displays_7seg[4]  ; F2    ; 2        ; 0            ; 20           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; displays_7seg[5]  ; F1    ; 2        ; 0            ; 20           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; displays_7seg[6]  ; E2    ; 2        ; 0            ; 20           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; displays_7seg[7]  ; E1    ; 2        ; 0            ; 20           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; displays_7seg[8]  ; H6    ; 2        ; 0            ; 21           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; displays_7seg[9]  ; H5    ; 2        ; 0            ; 21           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+-------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 0 / 41 ( 0 % )   ; 3.3V          ; --           ;
; 2        ; 31 / 33 ( 94 % ) ; 3.3V          ; --           ;
; 3        ; 0 / 43 ( 0 % )   ; 3.3V          ; --           ;
; 4        ; 0 / 40 ( 0 % )   ; 3.3V          ; --           ;
; 5        ; 2 / 39 ( 5 % )   ; 3.3V          ; --           ;
; 6        ; 3 / 36 ( 8 % )   ; 3.3V          ; --           ;
; 7        ; 2 / 40 ( 5 % )   ; 3.3V          ; --           ;
; 8        ; 0 / 43 ( 0 % )   ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 325        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A4       ; 324        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 322        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 320        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 306        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 304        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 298        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 293        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ; 287        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A12      ; 283        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 281        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A14      ; 279        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ; 273        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A16      ; 271        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A17      ; 265        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 251        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 249        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 247        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 82         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA4      ; 85         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA5      ; 89         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA6      ; 97         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA7      ; 103        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA8      ; 111        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA9      ; 114        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 120        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 122        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 128        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 130        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ; 136        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 138        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 140        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 144        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 153        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ; 162        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA20     ; 164        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB3      ; 83         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB4      ; 84         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB5      ; 88         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB6      ; 96         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB7      ; 102        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB8      ; 110        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ; 113        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB10     ; 119        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ; 121        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB12     ; 127        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB13     ; 129        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB14     ; 135        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB15     ; 137        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ; 139        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB17     ; 143        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB18     ; 152        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ; 161        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB20     ; 163        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 326        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 323        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 321        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 319        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 305        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 303        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 297        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 292        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 286        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 282        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 280        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B14      ; 278        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 272        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 270        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 264        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 250        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 248        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 246        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C1       ; 8          ; 2        ; displays_7seg[17]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C2       ; 9          ; 2        ; displays_7seg[16]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C4       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C7       ; 315        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C9       ; 310        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 296        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C12      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C13      ; 275        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C14      ; 260        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C16      ; 254        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C17      ; 245        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ; 244        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C19      ; 238        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C20      ; 239        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C21      ; 236        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C22      ; 237        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D1       ; 14         ; 2        ; displays_7seg[13]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 15         ; 2        ; displays_7seg[12]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ; 2          ; 2        ; displays_7seg[20]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D4       ; 3          ; 2        ; displays_7seg[27]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D5       ; 4          ; 2        ; displays_7seg[22]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D6       ; 5          ; 2        ; displays_7seg[23]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D7       ; 311        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 309        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 302        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 289        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D12      ; 284        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D14      ; 267        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 259        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 255        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D19      ; 240        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D20      ; 241        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D21      ; 229        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D22      ; 230        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; displays_7seg[7]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 21         ; 2        ; displays_7seg[6]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E3       ; 6          ; 2        ; displays_7seg[18]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E4       ; 7          ; 2        ; displays_7seg[19]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E5       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E6       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E7       ; 316        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 308        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ; 301        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E11      ; 288        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ; 285        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E13      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ; 266        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E15      ; 256        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 243        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E19      ; 242        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E20      ; 234        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E21      ; 227        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E22      ; 228        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 22         ; 2        ; displays_7seg[5]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 23         ; 2        ; displays_7seg[4]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ; 13         ; 2        ; displays_7seg[26]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ; 10         ; 2        ; displays_7seg[21]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F5       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F8       ; 312        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ; 307        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 295        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 294        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 276        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 269        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 268        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 262        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F17      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F18      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 235        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 223        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ; 224        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ; 16         ; 2        ; displays_7seg[11]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 2        ; displays_7seg[14]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ; 11         ; 2        ; displays_7seg[15]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G7       ; 317        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G8       ; 313        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G11      ; 291        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 277        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 261        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 252        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 231        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G18      ; 232        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G20      ; 233        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G21      ; 221        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 222        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 24         ; 2        ; displays_7seg[3]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 25         ; 2        ; displays_7seg[2]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H4       ; 17         ; 2        ; displays_7seg[10]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H5       ; 18         ; 2        ; displays_7seg[9]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 19         ; 2        ; displays_7seg[8]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ; 318        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H8       ; 314        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ; 300        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H10      ; 299        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 290        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 274        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ; 263        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H14      ; 257        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H15      ; 253        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 219        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H17      ; 226        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H18      ; 225        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H19      ; 214        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 29         ; 2        ; displays_7seg[1]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 30         ; 2        ; displays_7seg[0]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 28         ; 2        ; displays_7seg[24]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ; 258        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ; 220        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J16      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J17      ; 218        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J18      ; 217        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J19      ; 216        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J20      ; 213        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 211        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 212        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 37         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 32         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ; 36         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 31         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 33         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K20      ; 215        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K21      ; 209        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 210        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ; 38         ; 2        ; clk                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 39         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L3       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 34         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 35         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ; 26         ; 2        ; displays_7seg[25]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 208        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L19      ; 207        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L21      ; 205        ; 5        ; sel7seg[1]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L22      ; 206        ; 5        ; sel7seg[0]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 41         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 42         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ; 43         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 44         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ; 198        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 202        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M19      ; 201        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M21      ; 203        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ; 204        ; 6        ; sel7seg[2]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N1       ; 45         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N2       ; 46         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N3       ; 51         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N4       ; 52         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N6       ; 49         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ; 194        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ; 197        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ; 196        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 195        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N21      ; 199        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N22      ; 200        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P1       ; 47         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P2       ; 48         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P3       ; 50         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 55         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P6       ; 56         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 95         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P9       ; 94         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ; 193        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P16      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P17      ; 186        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 187        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R1       ; 57         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R2       ; 58         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R5       ; 63         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 64         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 54         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ; 53         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ; 109        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R10      ; 108        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R11      ; 116        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R12      ; 134        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R13      ; 145        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R14      ; 150        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R15      ; 151        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R16      ; 155        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R17      ; 177        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ; 184        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R19      ; 185        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 192        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R21      ; 190        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R22      ; 191        ; 6        ; rst                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ; 59         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T2       ; 60         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 69         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T5       ; 67         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T6       ; 68         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 91         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T8       ; 90         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ; 115        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T12      ; 131        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T15      ; 147        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T16      ; 156        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T17      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ; 171        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 188        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T22      ; 189        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U1       ; 61         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 62         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 70         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U4       ; 80         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U8       ; 92         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U9       ; 106        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U10      ; 107        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U11      ; 123        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; U12      ; 124        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; U13      ; 132        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U14      ; 146        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U15      ; 157        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U16      ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ; 170        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U19      ; 172        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U20      ; 176        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U21      ; 182        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 183        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 65         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 66         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V4       ; 81         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V8       ; 98         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V9       ; 101        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V11      ; 118        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ; 126        ; 7        ; sel7seg[3]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V13      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V14      ; 142        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V15      ; 158        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V16      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ; 166        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V20      ; 173        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V21      ; 180        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V22      ; 181        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 71         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 72         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 75         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 76         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ; 79         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W6       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W7       ; 99         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W8       ; 100        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ; 105        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W11      ; 117        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W12      ; 125        ; 7        ; sel7seg[4]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ; 141        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W15      ; 149        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 160        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ; 167        ; 6        ; ~LVDS91p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W21      ; 174        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W22      ; 175        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 73         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ; 74         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y3       ; 77         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 78         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 86         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y6       ; 87         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y7       ; 93         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ; 104        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y10      ; 112        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y11      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y12      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y13      ; 133        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y14      ; 148        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 154        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y17      ; 159        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y18      ; 165        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y19      ; 168        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y20      ; 169        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y21      ; 178        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 179        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                       ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                              ; Library Name ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------+--------------+
; |CPU289                                   ; 3865 (110)  ; 1262 (0)                  ; 0 (0)         ; 163840      ; 40   ; 6            ; 0       ; 3         ; 35   ; 0            ; 2603 (104)   ; 517 (0)           ; 745 (28)         ; |CPU289                                                                                          ; work         ;
;    |alu:cpuAlu|                           ; 1308 (1294) ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0    ; 0            ; 1217 (1203)  ; 1 (1)             ; 90 (90)          ; |CPU289|alu:cpuAlu                                                                               ; work         ;
;       |lpm_mult:Mult0|                    ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |CPU289|alu:cpuAlu|lpm_mult:Mult0                                                                ; work         ;
;          |mult_i1t:auto_generated|        ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |CPU289|alu:cpuAlu|lpm_mult:Mult0|mult_i1t:auto_generated                                        ; work         ;
;    |controlUnit:control|                  ; 157 (0)     ; 81 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 76 (0)       ; 10 (0)            ; 71 (0)           ; |CPU289|controlUnit:control                                                                      ; work         ;
;       |aluDecode:aluDecoder|              ; 47 (47)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (34)      ; 0 (0)             ; 13 (13)          ; |CPU289|controlUnit:control|aluDecode:aluDecoder                                                 ; work         ;
;       |controlFSM:fsm|                    ; 11 (11)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 6 (6)            ; |CPU289|controlUnit:control|controlFSM:fsm                                                       ; work         ;
;       |decode:decoder|                    ; 107 (107)   ; 70 (70)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (37)      ; 10 (10)           ; 60 (60)          ; |CPU289|controlUnit:control|decode:decoder                                                       ; work         ;
;    |instructionMemory:instROM|            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |CPU289|instructionMemory:instROM                                                                ; work         ;
;       |altsyncram:altsyncram_component|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |CPU289|instructionMemory:instROM|altsyncram:altsyncram_component                                ; work         ;
;          |altsyncram_jf71:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |CPU289|instructionMemory:instROM|altsyncram:altsyncram_component|altsyncram_jf71:auto_generated ; work         ;
;    |memory:ram|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 131072      ; 32   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |CPU289|memory:ram                                                                               ; work         ;
;       |altsyncram:altsyncram_component|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 131072      ; 32   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |CPU289|memory:ram|altsyncram:altsyncram_component                                               ; work         ;
;          |altsyncram_pgo1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 131072      ; 32   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |CPU289|memory:ram|altsyncram:altsyncram_component|altsyncram_pgo1:auto_generated                ; work         ;
;    |pc_unit:programCounter|               ; 68 (68)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (36)      ; 0 (0)             ; 32 (32)          ; |CPU289|pc_unit:programCounter                                                                   ; work         ;
;    |reg32by32:regFile|                    ; 2231 (2231) ; 1056 (1056)               ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1170 (1170)  ; 506 (506)         ; 555 (555)        ; |CPU289|reg32by32:regFile                                                                        ; work         ;
;    |to_7seg:sevenSeg1|                    ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |CPU289|to_7seg:sevenSeg1                                                                        ; work         ;
;    |to_7seg:sevenSeg2|                    ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |CPU289|to_7seg:sevenSeg2                                                                        ; work         ;
;    |to_7seg:sevenSeg3|                    ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |CPU289|to_7seg:sevenSeg3                                                                        ; work         ;
;    |to_7seg:sevenSeg4|                    ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |CPU289|to_7seg:sevenSeg4                                                                        ; work         ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                        ;
+-------------------+----------+---------------+---------------+-----------------------+-----+
; Name              ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-------------------+----------+---------------+---------------+-----------------------+-----+
; displays_7seg[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; displays_7seg[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; displays_7seg[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; displays_7seg[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; displays_7seg[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; displays_7seg[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; displays_7seg[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; displays_7seg[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; displays_7seg[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; displays_7seg[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; displays_7seg[10] ; Output   ; --            ; --            ; --                    ; --  ;
; displays_7seg[11] ; Output   ; --            ; --            ; --                    ; --  ;
; displays_7seg[12] ; Output   ; --            ; --            ; --                    ; --  ;
; displays_7seg[13] ; Output   ; --            ; --            ; --                    ; --  ;
; displays_7seg[14] ; Output   ; --            ; --            ; --                    ; --  ;
; displays_7seg[15] ; Output   ; --            ; --            ; --                    ; --  ;
; displays_7seg[16] ; Output   ; --            ; --            ; --                    ; --  ;
; displays_7seg[17] ; Output   ; --            ; --            ; --                    ; --  ;
; displays_7seg[18] ; Output   ; --            ; --            ; --                    ; --  ;
; displays_7seg[19] ; Output   ; --            ; --            ; --                    ; --  ;
; displays_7seg[20] ; Output   ; --            ; --            ; --                    ; --  ;
; displays_7seg[21] ; Output   ; --            ; --            ; --                    ; --  ;
; displays_7seg[22] ; Output   ; --            ; --            ; --                    ; --  ;
; displays_7seg[23] ; Output   ; --            ; --            ; --                    ; --  ;
; displays_7seg[24] ; Output   ; --            ; --            ; --                    ; --  ;
; displays_7seg[25] ; Output   ; --            ; --            ; --                    ; --  ;
; displays_7seg[26] ; Output   ; --            ; --            ; --                    ; --  ;
; displays_7seg[27] ; Output   ; --            ; --            ; --                    ; --  ;
; sel7seg[1]        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; sel7seg[0]        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; sel7seg[3]        ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; sel7seg[4]        ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; sel7seg[2]        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; clk               ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; rst               ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
+-------------------+----------+---------------+---------------+-----------------------+-----+


+----------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                               ;
+----------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                            ; Pad To Core Index ; Setting ;
+----------------------------------------------------------------+-------------------+---------+
; sel7seg[1]                                                     ;                   ;         ;
; sel7seg[0]                                                     ;                   ;         ;
; sel7seg[3]                                                     ;                   ;         ;
; sel7seg[4]                                                     ;                   ;         ;
; sel7seg[2]                                                     ;                   ;         ;
; clk                                                            ;                   ;         ;
; rst                                                            ;                   ;         ;
;      - to_7seg:sevenSeg1|display7[1]                           ; 1                 ; 6       ;
;      - to_7seg:sevenSeg1|display7[2]                           ; 1                 ; 6       ;
;      - to_7seg:sevenSeg1|display7[3]                           ; 1                 ; 6       ;
;      - to_7seg:sevenSeg1|display7[4]                           ; 1                 ; 6       ;
;      - to_7seg:sevenSeg1|display7[5]                           ; 1                 ; 6       ;
;      - to_7seg:sevenSeg1|display7[6]                           ; 1                 ; 6       ;
;      - to_7seg:sevenSeg2|display7[1]                           ; 1                 ; 6       ;
;      - to_7seg:sevenSeg2|display7[2]                           ; 1                 ; 6       ;
;      - to_7seg:sevenSeg2|display7[3]                           ; 1                 ; 6       ;
;      - to_7seg:sevenSeg2|display7[4]                           ; 1                 ; 6       ;
;      - to_7seg:sevenSeg2|display7[5]                           ; 1                 ; 6       ;
;      - to_7seg:sevenSeg2|display7[6]                           ; 1                 ; 6       ;
;      - to_7seg:sevenSeg3|display7[1]                           ; 1                 ; 6       ;
;      - to_7seg:sevenSeg3|display7[2]                           ; 1                 ; 6       ;
;      - to_7seg:sevenSeg3|display7[3]                           ; 1                 ; 6       ;
;      - to_7seg:sevenSeg3|display7[4]                           ; 1                 ; 6       ;
;      - to_7seg:sevenSeg3|display7[5]                           ; 1                 ; 6       ;
;      - to_7seg:sevenSeg3|display7[6]                           ; 1                 ; 6       ;
;      - to_7seg:sevenSeg4|display7[1]                           ; 1                 ; 6       ;
;      - to_7seg:sevenSeg4|display7[2]                           ; 1                 ; 6       ;
;      - to_7seg:sevenSeg4|display7[3]                           ; 1                 ; 6       ;
;      - to_7seg:sevenSeg4|display7[4]                           ; 1                 ; 6       ;
;      - to_7seg:sevenSeg4|display7[5]                           ; 1                 ; 6       ;
;      - to_7seg:sevenSeg4|display7[6]                           ; 1                 ; 6       ;
;      - pc_unit:programCounter|current_pc[0]                    ; 1                 ; 6       ;
;      - pc_unit:programCounter|current_pc[1]                    ; 1                 ; 6       ;
;      - pc_unit:programCounter|current_pc[2]                    ; 1                 ; 6       ;
;      - pc_unit:programCounter|current_pc[3]                    ; 1                 ; 6       ;
;      - pc_unit:programCounter|current_pc[4]                    ; 1                 ; 6       ;
;      - pc_unit:programCounter|current_pc[5]                    ; 1                 ; 6       ;
;      - pc_unit:programCounter|current_pc[6]                    ; 1                 ; 6       ;
;      - pc_unit:programCounter|current_pc[7]                    ; 1                 ; 6       ;
;      - pc_unit:programCounter|current_pc[8]                    ; 1                 ; 6       ;
;      - pc_unit:programCounter|current_pc[9]                    ; 1                 ; 6       ;
;      - pc_unit:programCounter|current_pc[31]                   ; 1                 ; 6       ;
;      - pc_unit:programCounter|current_pc[30]                   ; 1                 ; 6       ;
;      - pc_unit:programCounter|current_pc[29]                   ; 1                 ; 6       ;
;      - pc_unit:programCounter|current_pc[28]                   ; 1                 ; 6       ;
;      - pc_unit:programCounter|current_pc[27]                   ; 1                 ; 6       ;
;      - pc_unit:programCounter|current_pc[26]                   ; 1                 ; 6       ;
;      - pc_unit:programCounter|current_pc[25]                   ; 1                 ; 6       ;
;      - pc_unit:programCounter|current_pc[24]                   ; 1                 ; 6       ;
;      - pc_unit:programCounter|current_pc[23]                   ; 1                 ; 6       ;
;      - pc_unit:programCounter|current_pc[22]                   ; 1                 ; 6       ;
;      - pc_unit:programCounter|current_pc[21]                   ; 1                 ; 6       ;
;      - pc_unit:programCounter|current_pc[20]                   ; 1                 ; 6       ;
;      - pc_unit:programCounter|current_pc[19]                   ; 1                 ; 6       ;
;      - pc_unit:programCounter|current_pc[18]                   ; 1                 ; 6       ;
;      - pc_unit:programCounter|current_pc[17]                   ; 1                 ; 6       ;
;      - pc_unit:programCounter|current_pc[16]                   ; 1                 ; 6       ;
;      - pc_unit:programCounter|current_pc[15]                   ; 1                 ; 6       ;
;      - pc_unit:programCounter|current_pc[14]                   ; 1                 ; 6       ;
;      - pc_unit:programCounter|current_pc[13]                   ; 1                 ; 6       ;
;      - pc_unit:programCounter|current_pc[12]                   ; 1                 ; 6       ;
;      - pc_unit:programCounter|current_pc[11]                   ; 1                 ; 6       ;
;      - pc_unit:programCounter|current_pc[10]                   ; 1                 ; 6       ;
;      - to_7seg:sevenSeg1|display7[0]                           ; 1                 ; 6       ;
;      - to_7seg:sevenSeg2|display7[0]                           ; 1                 ; 6       ;
;      - to_7seg:sevenSeg3|display7[0]                           ; 1                 ; 6       ;
;      - to_7seg:sevenSeg4|display7[0]                           ; 1                 ; 6       ;
;      - reg32by32:regFile|Decoder0~0                            ; 1                 ; 6       ;
;      - controlUnit:control|controlFSM:fsm|currState.ALU~0      ; 1                 ; 6       ;
;      - controlUnit:control|controlFSM:fsm|currState.Decode~0   ; 1                 ; 6       ;
;      - controlUnit:control|controlFSM:fsm|Selector0~1          ; 1                 ; 6       ;
;      - regEn~0                                                 ; 1                 ; 6       ;
;      - pc_unit:programCounter|current_pc[0]~62                 ; 1                 ; 6       ;
;      - controlUnit:control|controlFSM:fsm|currState.regRead~0  ; 1                 ; 6       ;
;      - controlUnit:control|controlFSM:fsm|currState.Fetch~0    ; 1                 ; 6       ;
;      - controlUnit:control|controlFSM:fsm|currState.regWrite~0 ; 1                 ; 6       ;
;      - alu:cpuAlu|output[3]~96                                 ; 1                 ; 6       ;
+----------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                 ;
+-------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                  ; Location           ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; alu:cpuAlu|mult[3]~16                                 ; LCCOMB_X40_Y13_N22 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; alu:cpuAlu|output[3]~96                               ; LCCOMB_X35_Y19_N22 ; 26      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; clk                                                   ; PIN_L1             ; 1305    ; Clock                     ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; controlUnit:control|controlFSM:fsm|currState.ALU~0    ; LCCOMB_X35_Y19_N26 ; 10      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; controlUnit:control|controlFSM:fsm|currState.Decode~0 ; LCCOMB_X32_Y20_N16 ; 76      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; controlUnit:control|controlFSM:fsm|currState.Fetch~0  ; LCCOMB_X32_Y20_N24 ; 31      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; controlUnit:control|decode:decoder|memWren            ; LCFF_X31_Y20_N17   ; 32      ; Write enable              ; no     ; --                   ; --               ; --                        ;
; pc_unit:programCounter|current_pc[0]~62               ; LCCOMB_X35_Y20_N28 ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; reg32by32:regFile|Decoder0~10                         ; LCCOMB_X25_Y20_N22 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; reg32by32:regFile|Decoder0~12                         ; LCCOMB_X26_Y20_N0  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; reg32by32:regFile|Decoder0~13                         ; LCCOMB_X26_Y20_N6  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; reg32by32:regFile|Decoder0~15                         ; LCCOMB_X25_Y20_N4  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; reg32by32:regFile|Decoder0~16                         ; LCCOMB_X25_Y20_N10 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; reg32by32:regFile|Decoder0~17                         ; LCCOMB_X26_Y20_N26 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; reg32by32:regFile|Decoder0~19                         ; LCCOMB_X26_Y18_N0  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; reg32by32:regFile|Decoder0~2                          ; LCCOMB_X27_Y20_N16 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; reg32by32:regFile|Decoder0~20                         ; LCCOMB_X26_Y19_N26 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; reg32by32:regFile|Decoder0~21                         ; LCCOMB_X26_Y18_N22 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; reg32by32:regFile|Decoder0~22                         ; LCCOMB_X26_Y18_N4  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; reg32by32:regFile|Decoder0~23                         ; LCCOMB_X26_Y20_N2  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; reg32by32:regFile|Decoder0~25                         ; LCCOMB_X25_Y20_N8  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; reg32by32:regFile|Decoder0~26                         ; LCCOMB_X25_Y20_N2  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; reg32by32:regFile|Decoder0~27                         ; LCCOMB_X26_Y20_N18 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; reg32by32:regFile|Decoder0~28                         ; LCCOMB_X25_Y20_N16 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; reg32by32:regFile|Decoder0~29                         ; LCCOMB_X26_Y20_N4  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; reg32by32:regFile|Decoder0~3                          ; LCCOMB_X26_Y20_N24 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; reg32by32:regFile|Decoder0~30                         ; LCCOMB_X25_Y20_N30 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; reg32by32:regFile|Decoder0~31                         ; LCCOMB_X25_Y20_N28 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; reg32by32:regFile|Decoder0~32                         ; LCCOMB_X25_Y20_N26 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; reg32by32:regFile|Decoder0~34                         ; LCCOMB_X26_Y20_N10 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; reg32by32:regFile|Decoder0~35                         ; LCCOMB_X25_Y20_N0  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; reg32by32:regFile|Decoder0~37                         ; LCCOMB_X27_Y20_N28 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; reg32by32:regFile|Decoder0~38                         ; LCCOMB_X27_Y20_N18 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; reg32by32:regFile|Decoder0~39                         ; LCCOMB_X27_Y20_N20 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; reg32by32:regFile|Decoder0~4                          ; LCCOMB_X27_Y20_N22 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; reg32by32:regFile|Decoder0~40                         ; LCCOMB_X27_Y20_N26 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; reg32by32:regFile|Decoder0~5                          ; LCCOMB_X26_Y20_N22 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; reg32by32:regFile|Decoder0~7                          ; LCCOMB_X25_Y20_N20 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; reg32by32:regFile|Decoder0~9                          ; LCCOMB_X26_Y20_N12 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; regEn~0                                               ; LCCOMB_X32_Y20_N6  ; 67      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; rst                                                   ; PIN_R22            ; 70      ; Async. clear, Sync. clear ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                     ;
+------+----------+---------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+----------------------+------------------+---------------------------+
; clk  ; PIN_L1   ; 1305    ; Global Clock         ; GCLK2            ; --                        ;
+------+----------+---------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                            ;
+--------------------------------------------------------------------------------------------------+---------+
; Name                                                                                             ; Fan-Out ;
+--------------------------------------------------------------------------------------------------+---------+
; controlUnit:control|decode:decoder|O_selB[0]                                                     ; 304     ;
; controlUnit:control|decode:decoder|O_selB[2]                                                     ; 302     ;
; controlUnit:control|decode:decoder|O_selB[1]                                                     ; 284     ;
; controlUnit:control|decode:decoder|O_selB[3]                                                     ; 272     ;
; controlUnit:control|decode:decoder|O_selA[2]                                                     ; 195     ;
; controlUnit:control|decode:decoder|O_selA[3]                                                     ; 195     ;
; controlUnit:control|decode:decoder|O_selA[1]                                                     ; 195     ;
; controlUnit:control|decode:decoder|O_selA[0]                                                     ; 194     ;
; controlUnit:control|aluDecode:aluDecoder|aluOpcode[1]                                            ; 123     ;
; controlUnit:control|aluDecode:aluDecoder|aluOpcode[0]                                            ; 116     ;
; aluB[1]~2                                                                                        ; 101     ;
; sel7seg[2]                                                                                       ; 99      ;
; sel7seg[3]                                                                                       ; 99      ;
; sel7seg[1]                                                                                       ; 99      ;
; sel7seg[0]                                                                                       ; 98      ;
; aluB[0]~0                                                                                        ; 90      ;
; aluB[2]~3                                                                                        ; 81      ;
; controlUnit:control|controlFSM:fsm|currState.Decode~0                                            ; 76      ;
; controlUnit:control|decode:decoder|aluImm                                                        ; 71      ;
; rst                                                                                              ; 70      ;
; reg32by32:regFile|dataA[31]~_Duplicate_1                                                         ; 68      ;
; regEn~0                                                                                          ; 67      ;
; alu:cpuAlu|output[1]                                                                             ; 67      ;
; alu:cpuAlu|output[0]                                                                             ; 67      ;
; alu:cpuAlu|output[11]                                                                            ; 65      ;
; alu:cpuAlu|output[10]                                                                            ; 65      ;
; alu:cpuAlu|output[9]                                                                             ; 65      ;
; alu:cpuAlu|output[8]                                                                             ; 65      ;
; alu:cpuAlu|output[7]                                                                             ; 65      ;
; alu:cpuAlu|output[6]                                                                             ; 65      ;
; alu:cpuAlu|output[5]                                                                             ; 65      ;
; alu:cpuAlu|output[4]                                                                             ; 65      ;
; alu:cpuAlu|output[3]                                                                             ; 65      ;
; alu:cpuAlu|output[2]                                                                             ; 65      ;
; controlUnit:control|aluDecode:aluDecoder|aluOpcode[2]                                            ; 63      ;
; aluB[3]~1                                                                                        ; 60      ;
; controlUnit:control|aluDecode:aluDecoder|aluOpcode[3]                                            ; 50      ;
; reg32by32:regFile|dataB[15]~3                                                                    ; 49      ;
; reg32by32:regFile|dataA[1]~1                                                                     ; 48      ;
; reg32by32:regFile|dataA[1]~0                                                                     ; 48      ;
; alu:cpuAlu|output[2]~67                                                                          ; 48      ;
; reg32by32:regFile|dataB[15]~4                                                                    ; 48      ;
; reg32by32:regFile|dataB[15]~2                                                                    ; 48      ;
; aluB[4]~4                                                                                        ; 39      ;
; alu:cpuAlu|shouldBranch                                                                          ; 37      ;
; alu:cpuAlu|output[2]~16                                                                          ; 37      ;
; alu:cpuAlu|output[2]~15                                                                          ; 37      ;
; controlUnit:control|decode:decoder|O_selB[4]                                                     ; 35      ;
; alu:cpuAlu|mult[3]~16                                                                            ; 32      ;
; reg32by32:regFile|dataA[1]~4                                                                     ; 32      ;
; reg32by32:regFile|dataA[1]~3                                                                     ; 32      ;
; reg32by32:regFile|dataA[1]~2                                                                     ; 32      ;
; newPC~1                                                                                          ; 32      ;
; newPC~0                                                                                          ; 32      ;
; controlUnit:control|decode:decoder|branch                                                        ; 32      ;
; reg32by32:regFile|dataB[15]~5                                                                    ; 32      ;
; controlUnit:control|decode:decoder|memWren                                                       ; 32      ;
; reg32by32:regFile|Decoder0~40                                                                    ; 32      ;
; reg32by32:regFile|Decoder0~39                                                                    ; 32      ;
; reg32by32:regFile|Decoder0~38                                                                    ; 32      ;
; reg32by32:regFile|Decoder0~37                                                                    ; 32      ;
; reg32by32:regFile|Decoder0~35                                                                    ; 32      ;
; reg32by32:regFile|Decoder0~34                                                                    ; 32      ;
; reg32by32:regFile|Decoder0~32                                                                    ; 32      ;
; reg32by32:regFile|Decoder0~31                                                                    ; 32      ;
; reg32by32:regFile|Decoder0~30                                                                    ; 32      ;
; reg32by32:regFile|Decoder0~29                                                                    ; 32      ;
; reg32by32:regFile|Decoder0~28                                                                    ; 32      ;
; reg32by32:regFile|Decoder0~27                                                                    ; 32      ;
; reg32by32:regFile|Decoder0~26                                                                    ; 32      ;
; reg32by32:regFile|Decoder0~25                                                                    ; 32      ;
; reg32by32:regFile|Decoder0~23                                                                    ; 32      ;
; reg32by32:regFile|Decoder0~22                                                                    ; 32      ;
; reg32by32:regFile|Decoder0~21                                                                    ; 32      ;
; reg32by32:regFile|Decoder0~20                                                                    ; 32      ;
; reg32by32:regFile|Decoder0~19                                                                    ; 32      ;
; reg32by32:regFile|Decoder0~17                                                                    ; 32      ;
; reg32by32:regFile|Decoder0~16                                                                    ; 32      ;
; reg32by32:regFile|Decoder0~15                                                                    ; 32      ;
; reg32by32:regFile|Decoder0~13                                                                    ; 32      ;
; reg32by32:regFile|Decoder0~12                                                                    ; 32      ;
; reg32by32:regFile|Decoder0~10                                                                    ; 32      ;
; reg32by32:regFile|Decoder0~9                                                                     ; 32      ;
; reg32by32:regFile|Decoder0~7                                                                     ; 32      ;
; reg32by32:regFile|Decoder0~5                                                                     ; 32      ;
; reg32by32:regFile|Decoder0~4                                                                     ; 32      ;
; reg32by32:regFile|Decoder0~3                                                                     ; 32      ;
; reg32by32:regFile|Decoder0~2                                                                     ; 32      ;
; controlUnit:control|decode:decoder|memToReg                                                      ; 32      ;
; dataD[16]~31                                                                                     ; 31      ;
; dataD[18]~30                                                                                     ; 31      ;
; dataD[17]~29                                                                                     ; 31      ;
; dataD[19]~28                                                                                     ; 31      ;
; dataD[20]~27                                                                                     ; 31      ;
; dataD[22]~26                                                                                     ; 31      ;
; dataD[21]~25                                                                                     ; 31      ;
; dataD[23]~24                                                                                     ; 31      ;
; dataD[24]~23                                                                                     ; 31      ;
; dataD[26]~22                                                                                     ; 31      ;
; dataD[25]~21                                                                                     ; 31      ;
; dataD[27]~20                                                                                     ; 31      ;
; dataD[30]~19                                                                                     ; 31      ;
; dataD[31]~18                                                                                     ; 31      ;
; dataD[28]~17                                                                                     ; 31      ;
; dataD[29]~16                                                                                     ; 31      ;
; controlUnit:control|controlFSM:fsm|currState.Fetch~0                                             ; 31      ;
; dataD[15]~15                                                                                     ; 31      ;
; dataD[14]~14                                                                                     ; 31      ;
; dataD[13]~13                                                                                     ; 31      ;
; dataD[12]~12                                                                                     ; 31      ;
; dataD[11]~11                                                                                     ; 31      ;
; dataD[10]~10                                                                                     ; 31      ;
; dataD[9]~9                                                                                       ; 31      ;
; dataD[8]~8                                                                                       ; 31      ;
; dataD[7]~7                                                                                       ; 31      ;
; dataD[6]~6                                                                                       ; 31      ;
; dataD[5]~5                                                                                       ; 31      ;
; dataD[4]~4                                                                                       ; 31      ;
; dataD[3]~3                                                                                       ; 31      ;
; dataD[2]~2                                                                                       ; 31      ;
; dataD[1]~1                                                                                       ; 31      ;
; dataD[0]~0                                                                                       ; 31      ;
; instructionMemory:instROM|altsyncram:altsyncram_component|altsyncram_jf71:auto_generated|q_a[2]  ; 29      ;
; instructionMemory:instROM|altsyncram:altsyncram_component|altsyncram_jf71:auto_generated|q_a[6]  ; 27      ;
; alu:cpuAlu|output[3]~96                                                                          ; 26      ;
; reg32by32:regFile|dataA[30]~_Duplicate_1                                                         ; 25      ;
; controlUnit:control|aluDecode:aluDecoder|aluOpcode[4]                                            ; 25      ;
; reg32by32:regFile|Mux19~1                                                                        ; 24      ;
; reg32by32:regFile|Mux19~0                                                                        ; 24      ;
; alu:cpuAlu|ShiftRight2~61                                                                        ; 22      ;
; controlUnit:control|decode:decoder|O_selD[3]                                                     ; 22      ;
; alu:cpuAlu|output[7]~39                                                                          ; 21      ;
; reg32by32:regFile|dataA[0]~_Duplicate_2                                                          ; 21      ;
; controlUnit:control|decode:decoder|O_selD[2]                                                     ; 21      ;
; reg32by32:regFile|Decoder0~0                                                                     ; 21      ;
; controlUnit:control|decode:decoder|Mux0~1                                                        ; 20      ;
; alu:cpuAlu|output[2]~29                                                                          ; 20      ;
; controlUnit:control|decode:decoder|O_selD[4]                                                     ; 19      ;
; alu:cpuAlu|output[7]~33                                                                          ; 18      ;
; reg32by32:regFile|dataA[7]~_Duplicate_2                                                          ; 18      ;
; reg32by32:regFile|dataA[1]~_Duplicate_2                                                          ; 18      ;
; reg32by32:regFile|dataA[24]~_Duplicate_1                                                         ; 18      ;
; reg32by32:regFile|dataA[25]~_Duplicate_1                                                         ; 18      ;
; reg32by32:regFile|dataA[28]~_Duplicate_1                                                         ; 18      ;
; alu:cpuAlu|Mux30~0                                                                               ; 18      ;
; controlUnit:control|decode:decoder|O_selD[0]                                                     ; 18      ;
; controlUnit:control|decode:decoder|O_selD[1]                                                     ; 18      ;
; controlUnit:control|decode:decoder|O_aluop[5]                                                    ; 17      ;
; reg32by32:regFile|dataA[6]~_Duplicate_2                                                          ; 17      ;
; reg32by32:regFile|dataA[2]~_Duplicate_2                                                          ; 17      ;
; reg32by32:regFile|dataA[3]~_Duplicate_2                                                          ; 17      ;
; reg32by32:regFile|dataA[8]~_Duplicate_2                                                          ; 17      ;
; reg32by32:regFile|dataA[23]~_Duplicate_1                                                         ; 17      ;
; reg32by32:regFile|dataA[27]~_Duplicate_1                                                         ; 17      ;
; reg32by32:regFile|dataA[29]~_Duplicate_1                                                         ; 17      ;
; reg32by32:regFile|dataA[5]~_Duplicate_2                                                          ; 16      ;
; reg32by32:regFile|dataA[9]~_Duplicate_2                                                          ; 16      ;
; reg32by32:regFile|dataA[11]~_Duplicate_2                                                         ; 16      ;
; reg32by32:regFile|dataA[12]~_Duplicate_2                                                         ; 16      ;
; reg32by32:regFile|dataA[14]~_Duplicate_2                                                         ; 16      ;
; reg32by32:regFile|dataA[15]~_Duplicate_2                                                         ; 16      ;
; reg32by32:regFile|dataA[16]~_Duplicate_2                                                         ; 16      ;
; reg32by32:regFile|dataA[18]~_Duplicate_1                                                         ; 16      ;
; reg32by32:regFile|dataA[20]~_Duplicate_1                                                         ; 16      ;
; reg32by32:regFile|dataA[22]~_Duplicate_1                                                         ; 16      ;
; reg32by32:regFile|dataA[26]~_Duplicate_1                                                         ; 16      ;
; reg32by32:regFile|Mux19~4                                                                        ; 16      ;
; reg32by32:regFile|Mux19~3                                                                        ; 16      ;
; reg32by32:regFile|Mux19~2                                                                        ; 16      ;
; reg32by32:regFile|dataA[4]~_Duplicate_2                                                          ; 15      ;
; reg32by32:regFile|dataA[10]~_Duplicate_2                                                         ; 15      ;
; reg32by32:regFile|dataA[13]~_Duplicate_2                                                         ; 15      ;
; reg32by32:regFile|dataA[17]~_Duplicate_2                                                         ; 15      ;
; reg32by32:regFile|dataA[19]~_Duplicate_1                                                         ; 15      ;
; reg32by32:regFile|dataA[21]~_Duplicate_1                                                         ; 15      ;
; instructionMemory:instROM|altsyncram:altsyncram_component|altsyncram_jf71:auto_generated|q_a[4]  ; 14      ;
; alu:cpuAlu|output[20]~87                                                                         ; 13      ;
; controlUnit:control|decode:decoder|funct3[2]                                                     ; 13      ;
; controlUnit:control|decode:decoder|funct3[0]                                                     ; 13      ;
; controlUnit:control|decode:decoder|funct3[1]                                                     ; 13      ;
; alu:cpuAlu|output[11]~54                                                                         ; 13      ;
; alu:cpuAlu|output[20]~22                                                                         ; 13      ;
; instructionMemory:instROM|altsyncram:altsyncram_component|altsyncram_jf71:auto_generated|q_a[5]  ; 13      ;
; alu:cpuAlu|output[20]~89                                                                         ; 12      ;
; alu:cpuAlu|output[20]~86                                                                         ; 12      ;
; alu:cpuAlu|output[20]~85                                                                         ; 12      ;
; controlUnit:control|decode:decoder|Mux0~3                                                        ; 12      ;
; alu:cpuAlu|output[11]~53                                                                         ; 12      ;
; alu:cpuAlu|output[7]~24                                                                          ; 12      ;
; controlUnit:control|decode:decoder|O_aluop[6]                                                    ; 12      ;
; controlUnit:control|decode:decoder|O_aluop[4]                                                    ; 12      ;
; alu:cpuAlu|output[20]~91                                                                         ; 11      ;
; alu:cpuAlu|output[20]~88                                                                         ; 11      ;
; controlUnit:control|decode:decoder|Mux1~2                                                        ; 11      ;
; alu:cpuAlu|output[11]~52                                                                         ; 11      ;
; alu:cpuAlu|output[11]~51                                                                         ; 11      ;
; alu:cpuAlu|output[11]~50                                                                         ; 11      ;
; pc_unit:programCounter|current_pc[9]                                                             ; 11      ;
; pc_unit:programCounter|current_pc[8]                                                             ; 11      ;
; pc_unit:programCounter|current_pc[7]                                                             ; 11      ;
; pc_unit:programCounter|current_pc[6]                                                             ; 11      ;
; pc_unit:programCounter|current_pc[5]                                                             ; 11      ;
; pc_unit:programCounter|current_pc[4]                                                             ; 11      ;
; pc_unit:programCounter|current_pc[3]                                                             ; 11      ;
; pc_unit:programCounter|current_pc[2]                                                             ; 11      ;
; pc_unit:programCounter|current_pc[1]                                                             ; 11      ;
; instructionMemory:instROM|altsyncram:altsyncram_component|altsyncram_jf71:auto_generated|q_a[3]  ; 11      ;
; pc_unit:programCounter|current_pc[0]                                                             ; 11      ;
; controlUnit:control|decode:decoder|funct7[0]                                                     ; 10      ;
; alu:cpuAlu|ShiftRight3~25                                                                        ; 10      ;
; controlUnit:control|decode:decoder|O_aluop[2]                                                    ; 10      ;
; controlUnit:control|controlFSM:fsm|currState.ALU~0                                               ; 10      ;
; aluB[5]~31                                                                                       ; 10      ;
; aluB[7]~29                                                                                       ; 10      ;
; aluB[9]~27                                                                                       ; 10      ;
; aluB[11]~25                                                                                      ; 10      ;
; aluB[12]~24                                                                                      ; 10      ;
; aluB[14]~22                                                                                      ; 10      ;
; aluB[16]~20                                                                                      ; 10      ;
; aluB[31]~5                                                                                       ; 10      ;
; alu:cpuAlu|output[7]~90                                                                          ; 9       ;
; aluB[6]~30                                                                                       ; 9       ;
; aluB[8]~28                                                                                       ; 9       ;
; aluB[10]~26                                                                                      ; 9       ;
; aluB[13]~23                                                                                      ; 9       ;
; aluB[15]~21                                                                                      ; 9       ;
; aluB[17]~19                                                                                      ; 9       ;
; aluB[18]~18                                                                                      ; 9       ;
; aluB[20]~16                                                                                      ; 9       ;
; aluB[22]~14                                                                                      ; 9       ;
; aluB[24]~12                                                                                      ; 9       ;
; aluB[25]~11                                                                                      ; 9       ;
; aluB[30]~6                                                                                       ; 9       ;
; controlUnit:control|decode:decoder|O_dataIMM[3]                                                  ; 9       ;
; instructionMemory:instROM|altsyncram:altsyncram_component|altsyncram_jf71:auto_generated|q_a[1]  ; 9       ;
; instructionMemory:instROM|altsyncram:altsyncram_component|altsyncram_jf71:auto_generated|q_a[0]  ; 9       ;
; controlUnit:control|decode:decoder|O_dataIMM[16]~8                                               ; 8       ;
; alu:cpuAlu|output[2]~28                                                                          ; 8       ;
; alu:cpuAlu|output[2]~18                                                                          ; 8       ;
; alu:cpuAlu|Mux30~11                                                                              ; 8       ;
; aluB[19]~17                                                                                      ; 8       ;
; aluB[21]~15                                                                                      ; 8       ;
; aluB[23]~13                                                                                      ; 8       ;
; aluB[26]~10                                                                                      ; 8       ;
; aluB[27]~9                                                                                       ; 8       ;
; aluB[28]~8                                                                                       ; 8       ;
; aluB[29]~7                                                                                       ; 8       ;
; reg32by32:regFile|dataB[3]                                                                       ; 8       ;
; alu:cpuAlu|Mux12~20                                                                              ; 7       ;
; alu:cpuAlu|output[7]~97                                                                          ; 7       ;
; alu:cpuAlu|output[20]~68                                                                         ; 7       ;
; controlUnit:control|decode:decoder|funct7[5]                                                     ; 7       ;
; alu:cpuAlu|output[11]~59                                                                         ; 7       ;
; alu:cpuAlu|output[27]~45                                                                         ; 7       ;
; alu:cpuAlu|output[7]~43                                                                          ; 7       ;
; alu:cpuAlu|output[7]~42                                                                          ; 7       ;
; alu:cpuAlu|output[7]~40                                                                          ; 7       ;
; alu:cpuAlu|ShiftLeft1~10                                                                         ; 7       ;
; alu:cpuAlu|ShiftRight3~18                                                                        ; 7       ;
; reg32by32:regFile|Mux16~19                                                                       ; 7       ;
; reg32by32:regFile|Mux17~19                                                                       ; 7       ;
; reg32by32:regFile|Mux18~19                                                                       ; 7       ;
; reg32by32:regFile|Mux19~24                                                                       ; 7       ;
; reg32by32:regFile|Mux20~19                                                                       ; 7       ;
; reg32by32:regFile|Mux21~19                                                                       ; 7       ;
; reg32by32:regFile|Mux22~19                                                                       ; 7       ;
; reg32by32:regFile|Mux23~19                                                                       ; 7       ;
; reg32by32:regFile|Mux24~19                                                                       ; 7       ;
; reg32by32:regFile|Mux25~19                                                                       ; 7       ;
; reg32by32:regFile|Mux26~19                                                                       ; 7       ;
; reg32by32:regFile|Mux27~19                                                                       ; 7       ;
; reg32by32:regFile|Mux28~19                                                                       ; 7       ;
; reg32by32:regFile|Mux29~19                                                                       ; 7       ;
; reg32by32:regFile|Mux30~19                                                                       ; 7       ;
; reg32by32:regFile|Mux31~19                                                                       ; 7       ;
; alu:cpuAlu|output[27]~99                                                                         ; 6       ;
; alu:cpuAlu|output[27]~78                                                                         ; 6       ;
; alu:cpuAlu|output[27]~77                                                                         ; 6       ;
; alu:cpuAlu|output[27]~76                                                                         ; 6       ;
; alu:cpuAlu|output[27]~75                                                                         ; 6       ;
; controlUnit:control|decode:decoder|Mux21~0                                                       ; 6       ;
; controlUnit:control|decode:decoder|funct7[6]                                                     ; 6       ;
; controlUnit:control|aluDecode:aluDecoder|Mux7~0                                                  ; 6       ;
; alu:cpuAlu|ShiftRight3~43                                                                        ; 6       ;
; alu:cpuAlu|output[2]~27                                                                          ; 6       ;
; alu:cpuAlu|output[2]~23                                                                          ; 6       ;
; alu:cpuAlu|output[2]~21                                                                          ; 6       ;
; alu:cpuAlu|ShiftLeft1~11                                                                         ; 6       ;
; alu:cpuAlu|ShiftRight2~13                                                                        ; 6       ;
; controlUnit:control|decode:decoder|O_aluop[3]                                                    ; 6       ;
; alu:cpuAlu|ShiftRight3~4                                                                         ; 6       ;
; controlUnit:control|decode:decoder|O_dataIMM[4]                                                  ; 6       ;
; instructionMemory:instROM|altsyncram:altsyncram_component|altsyncram_jf71:auto_generated|q_a[31] ; 6       ;
; alu:cpuAlu|ShiftLeft0~6                                                                          ; 5       ;
; controlUnit:control|decode:decoder|Mux36~0                                                       ; 5       ;
; controlUnit:control|decode:decoder|O_dataIMM[15]                                                 ; 5       ;
; reg32by32:regFile|dataB[4]                                                                       ; 5       ;
; alu:cpuAlu|ShiftRight0~25                                                                        ; 5       ;
; alu:cpuAlu|ShiftRight2~6                                                                         ; 5       ;
; ~GND                                                                                             ; 4       ;
; controlUnit:control|decode:decoder|O_dataIMM[2]~7                                                ; 4       ;
; alu:cpuAlu|output[27]~82                                                                         ; 4       ;
; alu:cpuAlu|output[27]~48                                                                         ; 4       ;
; alu:cpuAlu|Mux27~15                                                                              ; 4       ;
; alu:cpuAlu|ShiftLeft1~20                                                                         ; 4       ;
; alu:cpuAlu|Mux27~1                                                                               ; 4       ;
; alu:cpuAlu|ShiftRight2~37                                                                        ; 4       ;
; alu:cpuAlu|ShiftLeft1~14                                                                         ; 4       ;
; alu:cpuAlu|ShiftLeft0~9                                                                          ; 4       ;
; alu:cpuAlu|output[2]~14                                                                          ; 4       ;
; alu:cpuAlu|ShiftRight2~22                                                                        ; 4       ;
; alu:cpuAlu|ShiftRight2~17                                                                        ; 4       ;
; alu:cpuAlu|ShiftRight3~17                                                                        ; 4       ;
; alu:cpuAlu|ShiftRight3~16                                                                        ; 4       ;
; alu:cpuAlu|ShiftRight0~39                                                                        ; 4       ;
; controlUnit:control|decode:decoder|O_dataIMM[5]                                                  ; 4       ;
; controlUnit:control|decode:decoder|O_dataIMM[6]                                                  ; 4       ;
; controlUnit:control|decode:decoder|O_dataIMM[7]                                                  ; 4       ;
; controlUnit:control|decode:decoder|O_dataIMM[8]                                                  ; 4       ;
; controlUnit:control|decode:decoder|O_dataIMM[9]                                                  ; 4       ;
; controlUnit:control|decode:decoder|O_dataIMM[10]                                                 ; 4       ;
; controlUnit:control|decode:decoder|O_dataIMM[11]                                                 ; 4       ;
; controlUnit:control|decode:decoder|O_dataIMM[12]                                                 ; 4       ;
; controlUnit:control|decode:decoder|O_dataIMM[13]                                                 ; 4       ;
; controlUnit:control|decode:decoder|O_dataIMM[14]                                                 ; 4       ;
; reg32by32:regFile|dataB[15]                                                                      ; 4       ;
; controlUnit:control|decode:decoder|O_dataIMM[16]                                                 ; 4       ;
; controlUnit:control|decode:decoder|O_dataIMM[17]                                                 ; 4       ;
; controlUnit:control|decode:decoder|O_dataIMM[18]                                                 ; 4       ;
; controlUnit:control|decode:decoder|O_dataIMM[19]                                                 ; 4       ;
; controlUnit:control|decode:decoder|O_dataIMM[20]                                                 ; 4       ;
; controlUnit:control|decode:decoder|O_dataIMM[21]                                                 ; 4       ;
; controlUnit:control|decode:decoder|O_dataIMM[22]                                                 ; 4       ;
; controlUnit:control|decode:decoder|O_dataIMM[23]                                                 ; 4       ;
; controlUnit:control|decode:decoder|O_dataIMM[24]                                                 ; 4       ;
; controlUnit:control|decode:decoder|O_dataIMM[25]                                                 ; 4       ;
; controlUnit:control|decode:decoder|O_dataIMM[26]                                                 ; 4       ;
; controlUnit:control|decode:decoder|O_dataIMM[27]                                                 ; 4       ;
; controlUnit:control|decode:decoder|O_dataIMM[28]                                                 ; 4       ;
; controlUnit:control|decode:decoder|O_dataIMM[29]                                                 ; 4       ;
; controlUnit:control|decode:decoder|O_dataIMM[30]                                                 ; 4       ;
; alu:cpuAlu|ShiftRight1~23                                                                        ; 4       ;
; controlUnit:control|decode:decoder|O_dataIMM[2]                                                  ; 4       ;
; alu:cpuAlu|ShiftRight0~1                                                                         ; 4       ;
; controlUnit:control|decode:decoder|O_dataIMM[1]                                                  ; 4       ;
; alu:cpuAlu|ShiftLeft1~8                                                                          ; 4       ;
; controlUnit:control|decode:decoder|O_dataIMM[0]                                                  ; 4       ;
; reg32by32:regFile|Decoder0~24                                                                    ; 4       ;
; reg32by32:regFile|Decoder0~18                                                                    ; 4       ;
; reg32by32:regFile|Decoder0~14                                                                    ; 4       ;
; reg32by32:regFile|Decoder0~6                                                                     ; 4       ;
; reg32by32:regFile|Decoder0~1                                                                     ; 4       ;
; instructionMemory:instROM|altsyncram:altsyncram_component|altsyncram_jf71:auto_generated|q_a[20] ; 4       ;
; alu:cpuAlu|ShiftLeft0~112                                                                        ; 3       ;
; alu:cpuAlu|ShiftLeft1~91                                                                         ; 3       ;
; alu:cpuAlu|ShiftLeft1~89                                                                         ; 3       ;
; alu:cpuAlu|ShiftLeft0~76                                                                         ; 3       ;
; alu:cpuAlu|output[16]                                                                            ; 3       ;
; alu:cpuAlu|output[30]                                                                            ; 3       ;
; alu:cpuAlu|output[31]                                                                            ; 3       ;
; alu:cpuAlu|mult[3]~15                                                                            ; 3       ;
; reg32by32:regFile|Mux59~19                                                                       ; 3       ;
; reg32by32:regFile|Mux58~19                                                                       ; 3       ;
; reg32by32:regFile|Mux57~19                                                                       ; 3       ;
; reg32by32:regFile|Mux56~19                                                                       ; 3       ;
; reg32by32:regFile|Mux61~19                                                                       ; 3       ;
; reg32by32:regFile|Mux60~19                                                                       ; 3       ;
; reg32by32:regFile|Mux62~19                                                                       ; 3       ;
; reg32by32:regFile|Mux55~19                                                                       ; 3       ;
; reg32by32:regFile|Mux53~19                                                                       ; 3       ;
; reg32by32:regFile|Mux54~19                                                                       ; 3       ;
; reg32by32:regFile|Mux52~19                                                                       ; 3       ;
; reg32by32:regFile|Mux51~19                                                                       ; 3       ;
; reg32by32:regFile|Mux49~19                                                                       ; 3       ;
; reg32by32:regFile|Mux50~19                                                                       ; 3       ;
; reg32by32:regFile|Mux48~19                                                                       ; 3       ;
; reg32by32:regFile|Mux47~19                                                                       ; 3       ;
; reg32by32:regFile|Mux46~19                                                                       ; 3       ;
; controlUnit:control|aluDecode:aluDecoder|Mux21~0                                                 ; 3       ;
; controlUnit:control|aluDecode:aluDecoder|Mux25~1                                                 ; 3       ;
; controlUnit:control|aluDecode:aluDecoder|Mux7~1                                                  ; 3       ;
; reg32by32:regFile|Mux63~19                                                                       ; 3       ;
; alu:cpuAlu|ShiftLeft1~65                                                                         ; 3       ;
; alu:cpuAlu|ShiftLeft0~62                                                                         ; 3       ;
; alu:cpuAlu|ShiftRight2~54                                                                        ; 3       ;
; alu:cpuAlu|ShiftLeft1~34                                                                         ; 3       ;
; alu:cpuAlu|ShiftLeft0~29                                                                         ; 3       ;
; alu:cpuAlu|ShiftRight3~56                                                                        ; 3       ;
; alu:cpuAlu|ShiftLeft1~31                                                                         ; 3       ;
; alu:cpuAlu|ShiftLeft1~29                                                                         ; 3       ;
; alu:cpuAlu|ShiftLeft0~26                                                                         ; 3       ;
; alu:cpuAlu|ShiftLeft0~24                                                                         ; 3       ;
; alu:cpuAlu|ShiftLeft1~27                                                                         ; 3       ;
; alu:cpuAlu|ShiftLeft0~22                                                                         ; 3       ;
; alu:cpuAlu|ShiftRight1~64                                                                        ; 3       ;
; alu:cpuAlu|ShiftRight0~62                                                                        ; 3       ;
; alu:cpuAlu|ShiftLeft0~19                                                                         ; 3       ;
; alu:cpuAlu|ShiftRight1~60                                                                        ; 3       ;
; alu:cpuAlu|ShiftRight1~59                                                                        ; 3       ;
; alu:cpuAlu|ShiftRight0~59                                                                        ; 3       ;
; alu:cpuAlu|ShiftLeft0~15                                                                         ; 3       ;
; alu:cpuAlu|ShiftRight1~55                                                                        ; 3       ;
; alu:cpuAlu|ShiftRight0~55                                                                        ; 3       ;
; alu:cpuAlu|output[7]~38                                                                          ; 3       ;
; alu:cpuAlu|output[7]~36                                                                          ; 3       ;
; alu:cpuAlu|mult[3]~14                                                                            ; 3       ;
; alu:cpuAlu|output[7]~34                                                                          ; 3       ;
; alu:cpuAlu|ShiftRight1~52                                                                        ; 3       ;
; alu:cpuAlu|ShiftRight0~51                                                                        ; 3       ;
; alu:cpuAlu|ShiftRight2~38                                                                        ; 3       ;
; alu:cpuAlu|output[2]~25                                                                          ; 3       ;
; alu:cpuAlu|ShiftRight1~47                                                                        ; 3       ;
; alu:cpuAlu|ShiftRight3~33                                                                        ; 3       ;
; alu:cpuAlu|ShiftRight3~30                                                                        ; 3       ;
; alu:cpuAlu|output[2]~19                                                                          ; 3       ;
; alu:cpuAlu|output[2]~17                                                                          ; 3       ;
; alu:cpuAlu|ShiftRight0~47                                                                        ; 3       ;
; alu:cpuAlu|ShiftRight3~15                                                                        ; 3       ;
; alu:cpuAlu|ShiftRight1~42                                                                        ; 3       ;
; alu:cpuAlu|ShiftRight3~13                                                                        ; 3       ;
; alu:cpuAlu|ShiftRight0~43                                                                        ; 3       ;
; controlUnit:control|controlFSM:fsm|Equal0~0                                                      ; 3       ;
; controlUnit:control|decode:decoder|O_aluop[1]                                                    ; 3       ;
; controlUnit:control|decode:decoder|O_aluop[0]                                                    ; 3       ;
; reg32by32:regFile|dataB[5]                                                                       ; 3       ;
; reg32by32:regFile|dataB[6]                                                                       ; 3       ;
; reg32by32:regFile|dataB[7]                                                                       ; 3       ;
; reg32by32:regFile|dataB[8]                                                                       ; 3       ;
; reg32by32:regFile|dataB[9]                                                                       ; 3       ;
; reg32by32:regFile|dataB[10]                                                                      ; 3       ;
; reg32by32:regFile|dataB[11]                                                                      ; 3       ;
; reg32by32:regFile|dataB[12]                                                                      ; 3       ;
; reg32by32:regFile|dataB[13]                                                                      ; 3       ;
; reg32by32:regFile|dataB[14]                                                                      ; 3       ;
; reg32by32:regFile|dataB[16]                                                                      ; 3       ;
; reg32by32:regFile|dataB[17]                                                                      ; 3       ;
; reg32by32:regFile|dataB[18]                                                                      ; 3       ;
; reg32by32:regFile|dataB[19]                                                                      ; 3       ;
; reg32by32:regFile|dataB[20]                                                                      ; 3       ;
; reg32by32:regFile|dataB[21]                                                                      ; 3       ;
; reg32by32:regFile|dataB[22]                                                                      ; 3       ;
; reg32by32:regFile|dataB[23]                                                                      ; 3       ;
; reg32by32:regFile|dataB[24]                                                                      ; 3       ;
; reg32by32:regFile|dataB[25]                                                                      ; 3       ;
; reg32by32:regFile|dataB[26]                                                                      ; 3       ;
; reg32by32:regFile|dataB[27]                                                                      ; 3       ;
; reg32by32:regFile|dataB[28]                                                                      ; 3       ;
; reg32by32:regFile|dataB[29]                                                                      ; 3       ;
; reg32by32:regFile|dataB[30]                                                                      ; 3       ;
; controlUnit:control|decode:decoder|O_dataIMM[31]                                                 ; 3       ;
; alu:cpuAlu|ShiftRight1~34                                                                        ; 3       ;
; alu:cpuAlu|ShiftRight1~28                                                                        ; 3       ;
; alu:cpuAlu|ShiftRight1~26                                                                        ; 3       ;
; alu:cpuAlu|ShiftRight1~25                                                                        ; 3       ;
; alu:cpuAlu|ShiftRight1~24                                                                        ; 3       ;
; alu:cpuAlu|ShiftRight0~24                                                                        ; 3       ;
; alu:cpuAlu|ShiftRight0~20                                                                        ; 3       ;
; alu:cpuAlu|ShiftRight0~12                                                                        ; 3       ;
; reg32by32:regFile|dataB[2]                                                                       ; 3       ;
; alu:cpuAlu|ShiftRight0~4                                                                         ; 3       ;
; reg32by32:regFile|dataB[1]                                                                       ; 3       ;
; alu:cpuAlu|ShiftLeft1~9                                                                          ; 3       ;
; reg32by32:regFile|dataB[0]                                                                       ; 3       ;
; alu:cpuAlu|output[15]                                                                            ; 3       ;
; reg32by32:regFile|Decoder0~36                                                                    ; 3       ;
; reg32by32:regFile|Decoder0~11                                                                    ; 3       ;
; reg32by32:regFile|Decoder0~8                                                                     ; 3       ;
; controlUnit:control|controlFSM:fsm|nextState.regWrite                                            ; 3       ;
; controlUnit:control|controlFSM:fsm|nextState.regRead                                             ; 3       ;
; reg32by32:regFile|registers[15][15]                                                              ; 3       ;
; reg32by32:regFile|registers[12][15]                                                              ; 3       ;
; reg32by32:regFile|registers[13][15]                                                              ; 3       ;
; reg32by32:regFile|registers[14][15]                                                              ; 3       ;
; reg32by32:regFile|registers[7][15]                                                               ; 3       ;
; reg32by32:regFile|registers[4][15]                                                               ; 3       ;
; reg32by32:regFile|registers[5][15]                                                               ; 3       ;
; reg32by32:regFile|registers[6][15]                                                               ; 3       ;
; reg32by32:regFile|registers[1][15]                                                               ; 3       ;
; reg32by32:regFile|registers[3][15]                                                               ; 3       ;
; reg32by32:regFile|registers[2][15]                                                               ; 3       ;
; reg32by32:regFile|registers[11][15]                                                              ; 3       ;
; reg32by32:regFile|registers[8][15]                                                               ; 3       ;
; reg32by32:regFile|registers[10][15]                                                              ; 3       ;
; reg32by32:regFile|registers[9][15]                                                               ; 3       ;
; reg32by32:regFile|registers[31][15]                                                              ; 3       ;
; reg32by32:regFile|registers[19][15]                                                              ; 3       ;
; reg32by32:regFile|registers[23][15]                                                              ; 3       ;
; reg32by32:regFile|registers[27][15]                                                              ; 3       ;
; reg32by32:regFile|registers[28][15]                                                              ; 3       ;
; reg32by32:regFile|registers[16][15]                                                              ; 3       ;
; reg32by32:regFile|registers[24][15]                                                              ; 3       ;
; reg32by32:regFile|registers[20][15]                                                              ; 3       ;
; reg32by32:regFile|registers[29][15]                                                              ; 3       ;
; reg32by32:regFile|registers[17][15]                                                              ; 3       ;
; reg32by32:regFile|registers[25][15]                                                              ; 3       ;
; reg32by32:regFile|registers[21][15]                                                              ; 3       ;
; reg32by32:regFile|registers[30][15]                                                              ; 3       ;
; reg32by32:regFile|registers[18][15]                                                              ; 3       ;
; reg32by32:regFile|registers[22][15]                                                              ; 3       ;
; reg32by32:regFile|registers[26][15]                                                              ; 3       ;
; reg32by32:regFile|registers[15][14]                                                              ; 3       ;
; reg32by32:regFile|registers[12][14]                                                              ; 3       ;
; reg32by32:regFile|registers[14][14]                                                              ; 3       ;
; reg32by32:regFile|registers[13][14]                                                              ; 3       ;
; reg32by32:regFile|registers[7][14]                                                               ; 3       ;
; reg32by32:regFile|registers[4][14]                                                               ; 3       ;
; reg32by32:regFile|registers[6][14]                                                               ; 3       ;
; reg32by32:regFile|registers[5][14]                                                               ; 3       ;
; reg32by32:regFile|registers[1][14]                                                               ; 3       ;
; reg32by32:regFile|registers[3][14]                                                               ; 3       ;
; reg32by32:regFile|registers[2][14]                                                               ; 3       ;
; reg32by32:regFile|registers[31][14]                                                              ; 3       ;
; reg32by32:regFile|registers[19][14]                                                              ; 3       ;
; reg32by32:regFile|registers[23][14]                                                              ; 3       ;
; reg32by32:regFile|registers[27][14]                                                              ; 3       ;
; reg32by32:regFile|registers[28][14]                                                              ; 3       ;
; reg32by32:regFile|registers[16][14]                                                              ; 3       ;
; reg32by32:regFile|registers[24][14]                                                              ; 3       ;
; reg32by32:regFile|registers[20][14]                                                              ; 3       ;
; reg32by32:regFile|registers[30][14]                                                              ; 3       ;
; reg32by32:regFile|registers[18][14]                                                              ; 3       ;
; reg32by32:regFile|registers[22][14]                                                              ; 3       ;
; reg32by32:regFile|registers[26][14]                                                              ; 3       ;
; reg32by32:regFile|registers[29][14]                                                              ; 3       ;
; reg32by32:regFile|registers[17][14]                                                              ; 3       ;
; reg32by32:regFile|registers[25][14]                                                              ; 3       ;
; reg32by32:regFile|registers[21][14]                                                              ; 3       ;
; reg32by32:regFile|registers[11][14]                                                              ; 3       ;
; reg32by32:regFile|registers[8][14]                                                               ; 3       ;
; reg32by32:regFile|registers[9][14]                                                               ; 3       ;
; reg32by32:regFile|registers[10][14]                                                              ; 3       ;
; reg32by32:regFile|registers[15][13]                                                              ; 3       ;
; reg32by32:regFile|registers[12][13]                                                              ; 3       ;
; reg32by32:regFile|registers[13][13]                                                              ; 3       ;
; reg32by32:regFile|registers[14][13]                                                              ; 3       ;
; reg32by32:regFile|registers[7][13]                                                               ; 3       ;
; reg32by32:regFile|registers[4][13]                                                               ; 3       ;
; reg32by32:regFile|registers[5][13]                                                               ; 3       ;
; reg32by32:regFile|registers[6][13]                                                               ; 3       ;
; reg32by32:regFile|registers[1][13]                                                               ; 3       ;
; reg32by32:regFile|registers[3][13]                                                               ; 3       ;
; reg32by32:regFile|registers[2][13]                                                               ; 3       ;
; reg32by32:regFile|registers[11][13]                                                              ; 3       ;
; reg32by32:regFile|registers[8][13]                                                               ; 3       ;
; reg32by32:regFile|registers[10][13]                                                              ; 3       ;
; reg32by32:regFile|registers[9][13]                                                               ; 3       ;
; reg32by32:regFile|registers[31][13]                                                              ; 3       ;
; reg32by32:regFile|registers[19][13]                                                              ; 3       ;
; reg32by32:regFile|registers[23][13]                                                              ; 3       ;
; reg32by32:regFile|registers[27][13]                                                              ; 3       ;
; reg32by32:regFile|registers[28][13]                                                              ; 3       ;
; reg32by32:regFile|registers[16][13]                                                              ; 3       ;
; reg32by32:regFile|registers[24][13]                                                              ; 3       ;
; reg32by32:regFile|registers[20][13]                                                              ; 3       ;
; reg32by32:regFile|registers[29][13]                                                              ; 3       ;
; reg32by32:regFile|registers[17][13]                                                              ; 3       ;
; reg32by32:regFile|registers[25][13]                                                              ; 3       ;
; reg32by32:regFile|registers[21][13]                                                              ; 3       ;
; reg32by32:regFile|registers[30][13]                                                              ; 3       ;
; reg32by32:regFile|registers[18][13]                                                              ; 3       ;
; reg32by32:regFile|registers[22][13]                                                              ; 3       ;
; reg32by32:regFile|registers[26][13]                                                              ; 3       ;
; reg32by32:regFile|registers[15][12]                                                              ; 3       ;
; reg32by32:regFile|registers[12][12]                                                              ; 3       ;
; reg32by32:regFile|registers[14][12]                                                              ; 3       ;
; reg32by32:regFile|registers[13][12]                                                              ; 3       ;
; reg32by32:regFile|registers[7][12]                                                               ; 3       ;
; reg32by32:regFile|registers[4][12]                                                               ; 3       ;
; reg32by32:regFile|registers[6][12]                                                               ; 3       ;
; reg32by32:regFile|registers[5][12]                                                               ; 3       ;
; reg32by32:regFile|registers[1][12]                                                               ; 3       ;
; reg32by32:regFile|registers[3][12]                                                               ; 3       ;
; reg32by32:regFile|registers[2][12]                                                               ; 3       ;
; reg32by32:regFile|registers[31][12]                                                              ; 3       ;
; reg32by32:regFile|registers[19][12]                                                              ; 3       ;
; reg32by32:regFile|registers[23][12]                                                              ; 3       ;
; reg32by32:regFile|registers[27][12]                                                              ; 3       ;
; reg32by32:regFile|registers[28][12]                                                              ; 3       ;
; reg32by32:regFile|registers[16][12]                                                              ; 3       ;
; reg32by32:regFile|registers[24][12]                                                              ; 3       ;
; reg32by32:regFile|registers[20][12]                                                              ; 3       ;
; reg32by32:regFile|registers[30][12]                                                              ; 3       ;
; reg32by32:regFile|registers[18][12]                                                              ; 3       ;
; reg32by32:regFile|registers[22][12]                                                              ; 3       ;
; reg32by32:regFile|registers[26][12]                                                              ; 3       ;
; reg32by32:regFile|registers[29][12]                                                              ; 3       ;
; reg32by32:regFile|registers[17][12]                                                              ; 3       ;
; reg32by32:regFile|registers[25][12]                                                              ; 3       ;
; reg32by32:regFile|registers[21][12]                                                              ; 3       ;
; reg32by32:regFile|registers[11][12]                                                              ; 3       ;
; reg32by32:regFile|registers[8][12]                                                               ; 3       ;
; reg32by32:regFile|registers[9][12]                                                               ; 3       ;
; reg32by32:regFile|registers[10][12]                                                              ; 3       ;
; reg32by32:regFile|registers[15][11]                                                              ; 3       ;
; reg32by32:regFile|registers[12][11]                                                              ; 3       ;
; reg32by32:regFile|registers[13][11]                                                              ; 3       ;
; reg32by32:regFile|registers[14][11]                                                              ; 3       ;
; reg32by32:regFile|registers[7][11]                                                               ; 3       ;
; reg32by32:regFile|registers[4][11]                                                               ; 3       ;
; reg32by32:regFile|registers[5][11]                                                               ; 3       ;
; reg32by32:regFile|registers[6][11]                                                               ; 3       ;
; reg32by32:regFile|registers[1][11]                                                               ; 3       ;
; reg32by32:regFile|registers[3][11]                                                               ; 3       ;
; reg32by32:regFile|registers[2][11]                                                               ; 3       ;
; reg32by32:regFile|registers[11][11]                                                              ; 3       ;
; reg32by32:regFile|registers[8][11]                                                               ; 3       ;
; reg32by32:regFile|registers[10][11]                                                              ; 3       ;
; reg32by32:regFile|registers[9][11]                                                               ; 3       ;
; reg32by32:regFile|registers[31][11]                                                              ; 3       ;
; reg32by32:regFile|registers[19][11]                                                              ; 3       ;
; reg32by32:regFile|registers[23][11]                                                              ; 3       ;
; reg32by32:regFile|registers[27][11]                                                              ; 3       ;
; reg32by32:regFile|registers[28][11]                                                              ; 3       ;
; reg32by32:regFile|registers[16][11]                                                              ; 3       ;
; reg32by32:regFile|registers[24][11]                                                              ; 3       ;
; reg32by32:regFile|registers[20][11]                                                              ; 3       ;
; reg32by32:regFile|registers[29][11]                                                              ; 3       ;
; reg32by32:regFile|registers[17][11]                                                              ; 3       ;
; reg32by32:regFile|registers[25][11]                                                              ; 3       ;
; reg32by32:regFile|registers[21][11]                                                              ; 3       ;
; reg32by32:regFile|registers[30][11]                                                              ; 3       ;
; reg32by32:regFile|registers[18][11]                                                              ; 3       ;
; reg32by32:regFile|registers[22][11]                                                              ; 3       ;
; reg32by32:regFile|registers[26][11]                                                              ; 3       ;
; reg32by32:regFile|registers[15][10]                                                              ; 3       ;
; reg32by32:regFile|registers[12][10]                                                              ; 3       ;
; reg32by32:regFile|registers[14][10]                                                              ; 3       ;
; reg32by32:regFile|registers[13][10]                                                              ; 3       ;
; reg32by32:regFile|registers[7][10]                                                               ; 3       ;
; reg32by32:regFile|registers[4][10]                                                               ; 3       ;
; reg32by32:regFile|registers[6][10]                                                               ; 3       ;
; reg32by32:regFile|registers[5][10]                                                               ; 3       ;
; reg32by32:regFile|registers[1][10]                                                               ; 3       ;
; reg32by32:regFile|registers[3][10]                                                               ; 3       ;
; reg32by32:regFile|registers[2][10]                                                               ; 3       ;
; reg32by32:regFile|registers[31][10]                                                              ; 3       ;
; reg32by32:regFile|registers[19][10]                                                              ; 3       ;
; reg32by32:regFile|registers[23][10]                                                              ; 3       ;
; reg32by32:regFile|registers[27][10]                                                              ; 3       ;
; reg32by32:regFile|registers[28][10]                                                              ; 3       ;
; reg32by32:regFile|registers[16][10]                                                              ; 3       ;
; reg32by32:regFile|registers[24][10]                                                              ; 3       ;
; reg32by32:regFile|registers[20][10]                                                              ; 3       ;
; reg32by32:regFile|registers[30][10]                                                              ; 3       ;
; reg32by32:regFile|registers[18][10]                                                              ; 3       ;
; reg32by32:regFile|registers[22][10]                                                              ; 3       ;
; reg32by32:regFile|registers[26][10]                                                              ; 3       ;
; reg32by32:regFile|registers[29][10]                                                              ; 3       ;
; reg32by32:regFile|registers[17][10]                                                              ; 3       ;
; reg32by32:regFile|registers[25][10]                                                              ; 3       ;
; reg32by32:regFile|registers[21][10]                                                              ; 3       ;
; reg32by32:regFile|registers[11][10]                                                              ; 3       ;
; reg32by32:regFile|registers[8][10]                                                               ; 3       ;
; reg32by32:regFile|registers[9][10]                                                               ; 3       ;
; reg32by32:regFile|registers[10][10]                                                              ; 3       ;
; reg32by32:regFile|registers[15][9]                                                               ; 3       ;
; reg32by32:regFile|registers[12][9]                                                               ; 3       ;
; reg32by32:regFile|registers[13][9]                                                               ; 3       ;
; reg32by32:regFile|registers[14][9]                                                               ; 3       ;
; reg32by32:regFile|registers[7][9]                                                                ; 3       ;
; reg32by32:regFile|registers[4][9]                                                                ; 3       ;
; reg32by32:regFile|registers[5][9]                                                                ; 3       ;
; reg32by32:regFile|registers[6][9]                                                                ; 3       ;
; reg32by32:regFile|registers[1][9]                                                                ; 3       ;
; reg32by32:regFile|registers[3][9]                                                                ; 3       ;
; reg32by32:regFile|registers[2][9]                                                                ; 3       ;
; reg32by32:regFile|registers[11][9]                                                               ; 3       ;
; reg32by32:regFile|registers[8][9]                                                                ; 3       ;
; reg32by32:regFile|registers[10][9]                                                               ; 3       ;
; reg32by32:regFile|registers[9][9]                                                                ; 3       ;
; reg32by32:regFile|registers[31][9]                                                               ; 3       ;
; reg32by32:regFile|registers[19][9]                                                               ; 3       ;
; reg32by32:regFile|registers[23][9]                                                               ; 3       ;
; reg32by32:regFile|registers[27][9]                                                               ; 3       ;
; reg32by32:regFile|registers[28][9]                                                               ; 3       ;
; reg32by32:regFile|registers[16][9]                                                               ; 3       ;
; reg32by32:regFile|registers[24][9]                                                               ; 3       ;
; reg32by32:regFile|registers[20][9]                                                               ; 3       ;
; reg32by32:regFile|registers[29][9]                                                               ; 3       ;
; reg32by32:regFile|registers[17][9]                                                               ; 3       ;
; reg32by32:regFile|registers[25][9]                                                               ; 3       ;
; reg32by32:regFile|registers[21][9]                                                               ; 3       ;
; reg32by32:regFile|registers[30][9]                                                               ; 3       ;
; reg32by32:regFile|registers[18][9]                                                               ; 3       ;
; reg32by32:regFile|registers[22][9]                                                               ; 3       ;
; reg32by32:regFile|registers[26][9]                                                               ; 3       ;
; reg32by32:regFile|registers[15][8]                                                               ; 3       ;
; reg32by32:regFile|registers[12][8]                                                               ; 3       ;
; reg32by32:regFile|registers[14][8]                                                               ; 3       ;
; reg32by32:regFile|registers[13][8]                                                               ; 3       ;
; reg32by32:regFile|registers[7][8]                                                                ; 3       ;
; reg32by32:regFile|registers[4][8]                                                                ; 3       ;
; reg32by32:regFile|registers[6][8]                                                                ; 3       ;
; reg32by32:regFile|registers[5][8]                                                                ; 3       ;
; reg32by32:regFile|registers[1][8]                                                                ; 3       ;
; reg32by32:regFile|registers[3][8]                                                                ; 3       ;
; reg32by32:regFile|registers[2][8]                                                                ; 3       ;
; reg32by32:regFile|registers[31][8]                                                               ; 3       ;
; reg32by32:regFile|registers[19][8]                                                               ; 3       ;
; reg32by32:regFile|registers[23][8]                                                               ; 3       ;
; reg32by32:regFile|registers[27][8]                                                               ; 3       ;
; reg32by32:regFile|registers[28][8]                                                               ; 3       ;
; reg32by32:regFile|registers[16][8]                                                               ; 3       ;
; reg32by32:regFile|registers[24][8]                                                               ; 3       ;
; reg32by32:regFile|registers[20][8]                                                               ; 3       ;
; reg32by32:regFile|registers[30][8]                                                               ; 3       ;
; reg32by32:regFile|registers[18][8]                                                               ; 3       ;
; reg32by32:regFile|registers[22][8]                                                               ; 3       ;
; reg32by32:regFile|registers[26][8]                                                               ; 3       ;
; reg32by32:regFile|registers[29][8]                                                               ; 3       ;
; reg32by32:regFile|registers[17][8]                                                               ; 3       ;
; reg32by32:regFile|registers[25][8]                                                               ; 3       ;
; reg32by32:regFile|registers[21][8]                                                               ; 3       ;
; reg32by32:regFile|registers[11][8]                                                               ; 3       ;
; reg32by32:regFile|registers[8][8]                                                                ; 3       ;
; reg32by32:regFile|registers[9][8]                                                                ; 3       ;
; reg32by32:regFile|registers[10][8]                                                               ; 3       ;
; reg32by32:regFile|registers[15][7]                                                               ; 3       ;
; reg32by32:regFile|registers[12][7]                                                               ; 3       ;
; reg32by32:regFile|registers[13][7]                                                               ; 3       ;
; reg32by32:regFile|registers[14][7]                                                               ; 3       ;
; reg32by32:regFile|registers[7][7]                                                                ; 3       ;
; reg32by32:regFile|registers[4][7]                                                                ; 3       ;
; reg32by32:regFile|registers[5][7]                                                                ; 3       ;
; reg32by32:regFile|registers[6][7]                                                                ; 3       ;
; reg32by32:regFile|registers[1][7]                                                                ; 3       ;
; reg32by32:regFile|registers[3][7]                                                                ; 3       ;
; reg32by32:regFile|registers[2][7]                                                                ; 3       ;
; reg32by32:regFile|registers[11][7]                                                               ; 3       ;
; reg32by32:regFile|registers[8][7]                                                                ; 3       ;
; reg32by32:regFile|registers[10][7]                                                               ; 3       ;
; reg32by32:regFile|registers[9][7]                                                                ; 3       ;
; reg32by32:regFile|registers[31][7]                                                               ; 3       ;
; reg32by32:regFile|registers[19][7]                                                               ; 3       ;
; reg32by32:regFile|registers[23][7]                                                               ; 3       ;
; reg32by32:regFile|registers[27][7]                                                               ; 3       ;
; reg32by32:regFile|registers[28][7]                                                               ; 3       ;
; reg32by32:regFile|registers[16][7]                                                               ; 3       ;
; reg32by32:regFile|registers[24][7]                                                               ; 3       ;
; reg32by32:regFile|registers[20][7]                                                               ; 3       ;
; reg32by32:regFile|registers[29][7]                                                               ; 3       ;
; reg32by32:regFile|registers[17][7]                                                               ; 3       ;
; reg32by32:regFile|registers[25][7]                                                               ; 3       ;
; reg32by32:regFile|registers[21][7]                                                               ; 3       ;
; reg32by32:regFile|registers[30][7]                                                               ; 3       ;
; reg32by32:regFile|registers[18][7]                                                               ; 3       ;
; reg32by32:regFile|registers[22][7]                                                               ; 3       ;
; reg32by32:regFile|registers[26][7]                                                               ; 3       ;
; reg32by32:regFile|registers[15][6]                                                               ; 3       ;
; reg32by32:regFile|registers[12][6]                                                               ; 3       ;
; reg32by32:regFile|registers[14][6]                                                               ; 3       ;
; reg32by32:regFile|registers[13][6]                                                               ; 3       ;
; reg32by32:regFile|registers[7][6]                                                                ; 3       ;
; reg32by32:regFile|registers[4][6]                                                                ; 3       ;
; reg32by32:regFile|registers[6][6]                                                                ; 3       ;
; reg32by32:regFile|registers[5][6]                                                                ; 3       ;
; reg32by32:regFile|registers[1][6]                                                                ; 3       ;
; reg32by32:regFile|registers[3][6]                                                                ; 3       ;
; reg32by32:regFile|registers[2][6]                                                                ; 3       ;
; reg32by32:regFile|registers[31][6]                                                               ; 3       ;
; reg32by32:regFile|registers[19][6]                                                               ; 3       ;
; reg32by32:regFile|registers[23][6]                                                               ; 3       ;
; reg32by32:regFile|registers[27][6]                                                               ; 3       ;
; reg32by32:regFile|registers[28][6]                                                               ; 3       ;
; reg32by32:regFile|registers[16][6]                                                               ; 3       ;
; reg32by32:regFile|registers[24][6]                                                               ; 3       ;
; reg32by32:regFile|registers[20][6]                                                               ; 3       ;
; reg32by32:regFile|registers[30][6]                                                               ; 3       ;
; reg32by32:regFile|registers[18][6]                                                               ; 3       ;
; reg32by32:regFile|registers[22][6]                                                               ; 3       ;
; reg32by32:regFile|registers[26][6]                                                               ; 3       ;
; reg32by32:regFile|registers[29][6]                                                               ; 3       ;
; reg32by32:regFile|registers[17][6]                                                               ; 3       ;
; reg32by32:regFile|registers[25][6]                                                               ; 3       ;
; reg32by32:regFile|registers[21][6]                                                               ; 3       ;
; reg32by32:regFile|registers[11][6]                                                               ; 3       ;
; reg32by32:regFile|registers[8][6]                                                                ; 3       ;
; reg32by32:regFile|registers[9][6]                                                                ; 3       ;
; reg32by32:regFile|registers[10][6]                                                               ; 3       ;
; reg32by32:regFile|registers[15][5]                                                               ; 3       ;
; reg32by32:regFile|registers[12][5]                                                               ; 3       ;
; reg32by32:regFile|registers[13][5]                                                               ; 3       ;
; reg32by32:regFile|registers[14][5]                                                               ; 3       ;
; reg32by32:regFile|registers[7][5]                                                                ; 3       ;
; reg32by32:regFile|registers[4][5]                                                                ; 3       ;
; reg32by32:regFile|registers[5][5]                                                                ; 3       ;
; reg32by32:regFile|registers[6][5]                                                                ; 3       ;
; reg32by32:regFile|registers[1][5]                                                                ; 3       ;
; reg32by32:regFile|registers[3][5]                                                                ; 3       ;
; reg32by32:regFile|registers[2][5]                                                                ; 3       ;
; reg32by32:regFile|registers[11][5]                                                               ; 3       ;
; reg32by32:regFile|registers[8][5]                                                                ; 3       ;
; reg32by32:regFile|registers[10][5]                                                               ; 3       ;
; reg32by32:regFile|registers[9][5]                                                                ; 3       ;
; reg32by32:regFile|registers[31][5]                                                               ; 3       ;
; reg32by32:regFile|registers[19][5]                                                               ; 3       ;
; reg32by32:regFile|registers[23][5]                                                               ; 3       ;
; reg32by32:regFile|registers[27][5]                                                               ; 3       ;
; reg32by32:regFile|registers[28][5]                                                               ; 3       ;
; reg32by32:regFile|registers[16][5]                                                               ; 3       ;
; reg32by32:regFile|registers[24][5]                                                               ; 3       ;
; reg32by32:regFile|registers[20][5]                                                               ; 3       ;
; reg32by32:regFile|registers[29][5]                                                               ; 3       ;
; reg32by32:regFile|registers[17][5]                                                               ; 3       ;
; reg32by32:regFile|registers[25][5]                                                               ; 3       ;
; reg32by32:regFile|registers[21][5]                                                               ; 3       ;
; reg32by32:regFile|registers[30][5]                                                               ; 3       ;
; reg32by32:regFile|registers[18][5]                                                               ; 3       ;
; reg32by32:regFile|registers[22][5]                                                               ; 3       ;
; reg32by32:regFile|registers[26][5]                                                               ; 3       ;
; reg32by32:regFile|registers[15][4]                                                               ; 3       ;
; reg32by32:regFile|registers[12][4]                                                               ; 3       ;
; reg32by32:regFile|registers[14][4]                                                               ; 3       ;
; reg32by32:regFile|registers[13][4]                                                               ; 3       ;
; reg32by32:regFile|registers[7][4]                                                                ; 3       ;
; reg32by32:regFile|registers[4][4]                                                                ; 3       ;
; reg32by32:regFile|registers[6][4]                                                                ; 3       ;
; reg32by32:regFile|registers[5][4]                                                                ; 3       ;
; reg32by32:regFile|registers[1][4]                                                                ; 3       ;
; reg32by32:regFile|registers[3][4]                                                                ; 3       ;
; reg32by32:regFile|registers[2][4]                                                                ; 3       ;
; reg32by32:regFile|registers[31][4]                                                               ; 3       ;
; reg32by32:regFile|registers[19][4]                                                               ; 3       ;
; reg32by32:regFile|registers[23][4]                                                               ; 3       ;
; reg32by32:regFile|registers[27][4]                                                               ; 3       ;
; reg32by32:regFile|registers[28][4]                                                               ; 3       ;
; reg32by32:regFile|registers[16][4]                                                               ; 3       ;
; reg32by32:regFile|registers[24][4]                                                               ; 3       ;
; reg32by32:regFile|registers[20][4]                                                               ; 3       ;
; reg32by32:regFile|registers[30][4]                                                               ; 3       ;
; reg32by32:regFile|registers[18][4]                                                               ; 3       ;
; reg32by32:regFile|registers[22][4]                                                               ; 3       ;
; reg32by32:regFile|registers[26][4]                                                               ; 3       ;
; reg32by32:regFile|registers[29][4]                                                               ; 3       ;
; reg32by32:regFile|registers[17][4]                                                               ; 3       ;
; reg32by32:regFile|registers[25][4]                                                               ; 3       ;
; reg32by32:regFile|registers[21][4]                                                               ; 3       ;
; reg32by32:regFile|registers[11][4]                                                               ; 3       ;
; reg32by32:regFile|registers[8][4]                                                                ; 3       ;
; reg32by32:regFile|registers[9][4]                                                                ; 3       ;
; reg32by32:regFile|registers[10][4]                                                               ; 3       ;
; reg32by32:regFile|registers[15][3]                                                               ; 3       ;
; reg32by32:regFile|registers[12][3]                                                               ; 3       ;
; reg32by32:regFile|registers[13][3]                                                               ; 3       ;
; reg32by32:regFile|registers[14][3]                                                               ; 3       ;
; reg32by32:regFile|registers[7][3]                                                                ; 3       ;
; reg32by32:regFile|registers[4][3]                                                                ; 3       ;
; reg32by32:regFile|registers[5][3]                                                                ; 3       ;
; reg32by32:regFile|registers[6][3]                                                                ; 3       ;
; reg32by32:regFile|registers[1][3]                                                                ; 3       ;
; reg32by32:regFile|registers[3][3]                                                                ; 3       ;
; reg32by32:regFile|registers[2][3]                                                                ; 3       ;
; reg32by32:regFile|registers[11][3]                                                               ; 3       ;
; reg32by32:regFile|registers[8][3]                                                                ; 3       ;
; reg32by32:regFile|registers[10][3]                                                               ; 3       ;
; reg32by32:regFile|registers[9][3]                                                                ; 3       ;
; reg32by32:regFile|registers[31][3]                                                               ; 3       ;
; reg32by32:regFile|registers[19][3]                                                               ; 3       ;
; reg32by32:regFile|registers[23][3]                                                               ; 3       ;
; reg32by32:regFile|registers[27][3]                                                               ; 3       ;
; reg32by32:regFile|registers[28][3]                                                               ; 3       ;
; reg32by32:regFile|registers[16][3]                                                               ; 3       ;
; reg32by32:regFile|registers[20][3]                                                               ; 3       ;
; reg32by32:regFile|registers[24][3]                                                               ; 3       ;
; reg32by32:regFile|registers[29][3]                                                               ; 3       ;
; reg32by32:regFile|registers[17][3]                                                               ; 3       ;
; reg32by32:regFile|registers[25][3]                                                               ; 3       ;
; reg32by32:regFile|registers[21][3]                                                               ; 3       ;
; reg32by32:regFile|registers[30][3]                                                               ; 3       ;
; reg32by32:regFile|registers[18][3]                                                               ; 3       ;
; reg32by32:regFile|registers[22][3]                                                               ; 3       ;
; reg32by32:regFile|registers[26][3]                                                               ; 3       ;
; reg32by32:regFile|registers[15][2]                                                               ; 3       ;
; reg32by32:regFile|registers[12][2]                                                               ; 3       ;
; reg32by32:regFile|registers[14][2]                                                               ; 3       ;
; reg32by32:regFile|registers[13][2]                                                               ; 3       ;
; reg32by32:regFile|registers[7][2]                                                                ; 3       ;
; reg32by32:regFile|registers[4][2]                                                                ; 3       ;
; reg32by32:regFile|registers[6][2]                                                                ; 3       ;
; reg32by32:regFile|registers[5][2]                                                                ; 3       ;
; reg32by32:regFile|registers[1][2]                                                                ; 3       ;
; reg32by32:regFile|registers[3][2]                                                                ; 3       ;
; reg32by32:regFile|registers[2][2]                                                                ; 3       ;
; reg32by32:regFile|registers[31][2]                                                               ; 3       ;
; reg32by32:regFile|registers[19][2]                                                               ; 3       ;
; reg32by32:regFile|registers[23][2]                                                               ; 3       ;
; reg32by32:regFile|registers[27][2]                                                               ; 3       ;
; reg32by32:regFile|registers[28][2]                                                               ; 3       ;
; reg32by32:regFile|registers[16][2]                                                               ; 3       ;
; reg32by32:regFile|registers[24][2]                                                               ; 3       ;
; reg32by32:regFile|registers[20][2]                                                               ; 3       ;
; reg32by32:regFile|registers[30][2]                                                               ; 3       ;
; reg32by32:regFile|registers[18][2]                                                               ; 3       ;
; reg32by32:regFile|registers[22][2]                                                               ; 3       ;
; reg32by32:regFile|registers[26][2]                                                               ; 3       ;
; reg32by32:regFile|registers[29][2]                                                               ; 3       ;
; reg32by32:regFile|registers[17][2]                                                               ; 3       ;
; reg32by32:regFile|registers[25][2]                                                               ; 3       ;
; reg32by32:regFile|registers[21][2]                                                               ; 3       ;
; reg32by32:regFile|registers[11][2]                                                               ; 3       ;
; reg32by32:regFile|registers[8][2]                                                                ; 3       ;
; reg32by32:regFile|registers[9][2]                                                                ; 3       ;
; reg32by32:regFile|registers[10][2]                                                               ; 3       ;
; reg32by32:regFile|registers[15][1]                                                               ; 3       ;
; reg32by32:regFile|registers[12][1]                                                               ; 3       ;
; reg32by32:regFile|registers[13][1]                                                               ; 3       ;
; reg32by32:regFile|registers[14][1]                                                               ; 3       ;
; reg32by32:regFile|registers[7][1]                                                                ; 3       ;
; reg32by32:regFile|registers[4][1]                                                                ; 3       ;
; reg32by32:regFile|registers[5][1]                                                                ; 3       ;
; reg32by32:regFile|registers[6][1]                                                                ; 3       ;
; reg32by32:regFile|registers[1][1]                                                                ; 3       ;
; reg32by32:regFile|registers[3][1]                                                                ; 3       ;
; reg32by32:regFile|registers[2][1]                                                                ; 3       ;
; reg32by32:regFile|registers[11][1]                                                               ; 3       ;
; reg32by32:regFile|registers[8][1]                                                                ; 3       ;
; reg32by32:regFile|registers[10][1]                                                               ; 3       ;
; reg32by32:regFile|registers[9][1]                                                                ; 3       ;
; reg32by32:regFile|registers[31][1]                                                               ; 3       ;
; reg32by32:regFile|registers[19][1]                                                               ; 3       ;
; reg32by32:regFile|registers[23][1]                                                               ; 3       ;
; reg32by32:regFile|registers[27][1]                                                               ; 3       ;
; reg32by32:regFile|registers[28][1]                                                               ; 3       ;
; reg32by32:regFile|registers[16][1]                                                               ; 3       ;
; reg32by32:regFile|registers[24][1]                                                               ; 3       ;
; reg32by32:regFile|registers[20][1]                                                               ; 3       ;
; reg32by32:regFile|registers[29][1]                                                               ; 3       ;
; reg32by32:regFile|registers[17][1]                                                               ; 3       ;
; reg32by32:regFile|registers[25][1]                                                               ; 3       ;
; reg32by32:regFile|registers[21][1]                                                               ; 3       ;
; reg32by32:regFile|registers[30][1]                                                               ; 3       ;
; reg32by32:regFile|registers[18][1]                                                               ; 3       ;
; reg32by32:regFile|registers[22][1]                                                               ; 3       ;
; reg32by32:regFile|registers[26][1]                                                               ; 3       ;
; reg32by32:regFile|registers[15][0]                                                               ; 3       ;
; reg32by32:regFile|registers[12][0]                                                               ; 3       ;
; reg32by32:regFile|registers[14][0]                                                               ; 3       ;
; reg32by32:regFile|registers[13][0]                                                               ; 3       ;
; reg32by32:regFile|registers[7][0]                                                                ; 3       ;
; reg32by32:regFile|registers[4][0]                                                                ; 3       ;
; reg32by32:regFile|registers[6][0]                                                                ; 3       ;
; reg32by32:regFile|registers[5][0]                                                                ; 3       ;
; reg32by32:regFile|registers[1][0]                                                                ; 3       ;
; reg32by32:regFile|registers[3][0]                                                                ; 3       ;
; reg32by32:regFile|registers[2][0]                                                                ; 3       ;
; reg32by32:regFile|registers[31][0]                                                               ; 3       ;
; reg32by32:regFile|registers[19][0]                                                               ; 3       ;
; reg32by32:regFile|registers[23][0]                                                               ; 3       ;
; reg32by32:regFile|registers[27][0]                                                               ; 3       ;
; reg32by32:regFile|registers[28][0]                                                               ; 3       ;
; reg32by32:regFile|registers[16][0]                                                               ; 3       ;
; reg32by32:regFile|registers[24][0]                                                               ; 3       ;
; reg32by32:regFile|registers[20][0]                                                               ; 3       ;
; reg32by32:regFile|registers[30][0]                                                               ; 3       ;
; reg32by32:regFile|registers[18][0]                                                               ; 3       ;
; reg32by32:regFile|registers[22][0]                                                               ; 3       ;
; reg32by32:regFile|registers[26][0]                                                               ; 3       ;
; reg32by32:regFile|registers[29][0]                                                               ; 3       ;
; reg32by32:regFile|registers[17][0]                                                               ; 3       ;
; reg32by32:regFile|registers[25][0]                                                               ; 3       ;
; reg32by32:regFile|registers[21][0]                                                               ; 3       ;
; reg32by32:regFile|registers[11][0]                                                               ; 3       ;
; reg32by32:regFile|registers[8][0]                                                                ; 3       ;
; reg32by32:regFile|registers[9][0]                                                                ; 3       ;
; reg32by32:regFile|registers[10][0]                                                               ; 3       ;
; pc_unit:programCounter|current_pc[30]                                                            ; 3       ;
; pc_unit:programCounter|current_pc[31]                                                            ; 3       ;
; pc_unit:programCounter|current_pc[16]                                                            ; 3       ;
; pc_unit:programCounter|current_pc[17]                                                            ; 3       ;
; pc_unit:programCounter|current_pc[18]                                                            ; 3       ;
; pc_unit:programCounter|current_pc[19]                                                            ; 3       ;
; pc_unit:programCounter|current_pc[20]                                                            ; 3       ;
; pc_unit:programCounter|current_pc[21]                                                            ; 3       ;
; pc_unit:programCounter|current_pc[22]                                                            ; 3       ;
; pc_unit:programCounter|current_pc[23]                                                            ; 3       ;
; pc_unit:programCounter|current_pc[24]                                                            ; 3       ;
; pc_unit:programCounter|current_pc[25]                                                            ; 3       ;
; pc_unit:programCounter|current_pc[26]                                                            ; 3       ;
; pc_unit:programCounter|current_pc[27]                                                            ; 3       ;
; pc_unit:programCounter|current_pc[28]                                                            ; 3       ;
; pc_unit:programCounter|current_pc[29]                                                            ; 3       ;
; instructionMemory:instROM|altsyncram:altsyncram_component|altsyncram_jf71:auto_generated|q_a[26] ; 3       ;
; instructionMemory:instROM|altsyncram:altsyncram_component|altsyncram_jf71:auto_generated|q_a[27] ; 3       ;
; instructionMemory:instROM|altsyncram:altsyncram_component|altsyncram_jf71:auto_generated|q_a[28] ; 3       ;
; instructionMemory:instROM|altsyncram:altsyncram_component|altsyncram_jf71:auto_generated|q_a[25] ; 3       ;
; instructionMemory:instROM|altsyncram:altsyncram_component|altsyncram_jf71:auto_generated|q_a[29] ; 3       ;
; instructionMemory:instROM|altsyncram:altsyncram_component|altsyncram_jf71:auto_generated|q_a[30] ; 3       ;
; instructionMemory:instROM|altsyncram:altsyncram_component|altsyncram_jf71:auto_generated|q_a[22] ; 3       ;
; instructionMemory:instROM|altsyncram:altsyncram_component|altsyncram_jf71:auto_generated|q_a[21] ; 3       ;
; instructionMemory:instROM|altsyncram:altsyncram_component|altsyncram_jf71:auto_generated|q_a[23] ; 3       ;
; instructionMemory:instROM|altsyncram:altsyncram_component|altsyncram_jf71:auto_generated|q_a[24] ; 3       ;
; pc_unit:programCounter|current_pc[15]                                                            ; 3       ;
; pc_unit:programCounter|current_pc[14]                                                            ; 3       ;
; pc_unit:programCounter|current_pc[13]                                                            ; 3       ;
; pc_unit:programCounter|current_pc[12]                                                            ; 3       ;
; pc_unit:programCounter|current_pc[11]                                                            ; 3       ;
; pc_unit:programCounter|current_pc[10]                                                            ; 3       ;
; instructionMemory:instROM|altsyncram:altsyncram_component|altsyncram_jf71:auto_generated|q_a[7]  ; 3       ;
; alu:cpuAlu|LessThan0~62                                                                          ; 3       ;
; alu:cpuAlu|LessThan1~62                                                                          ; 3       ;
+--------------------------------------------------------------------------------------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-----------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; Name                                                                                                ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF            ; Location                                                                                                                                                                                                                                                                                                                                                                                                           ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+-----------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; instructionMemory:instROM|altsyncram:altsyncram_component|altsyncram_jf71:auto_generated|ALTSYNCRAM ; AUTO ; ROM              ; Single Clock ; 1024         ; 32           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 32768  ; 1024                        ; 32                          ; --                          ; --                          ; 32768               ; 8    ; ../addTest.hex ; M4K_X17_Y20, M4K_X41_Y20, M4K_X17_Y22, M4K_X41_Y21, M4K_X41_Y24, M4K_X17_Y21, M4K_X41_Y23, M4K_X41_Y22                                                                                                                                                                                                                                                                                                             ; Don't care           ; Don't care      ; Don't care      ;
; memory:ram|altsyncram:altsyncram_component|altsyncram_pgo1:auto_generated|ALTSYNCRAM                ; AUTO ; Simple Dual Port ; Single Clock ; 4096         ; 32           ; 4096         ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 131072 ; 4096                        ; 32                          ; 4096                        ; 32                          ; 131072              ; 32   ; None           ; M4K_X17_Y5, M4K_X17_Y11, M4K_X17_Y17, M4K_X41_Y18, M4K_X17_Y18, M4K_X17_Y13, M4K_X17_Y16, M4K_X41_Y12, M4K_X17_Y7, M4K_X41_Y19, M4K_X17_Y10, M4K_X17_Y19, M4K_X17_Y8, M4K_X17_Y14, M4K_X17_Y12, M4K_X41_Y16, M4K_X41_Y7, M4K_X41_Y9, M4K_X41_Y14, M4K_X41_Y13, M4K_X17_Y3, M4K_X17_Y6, M4K_X17_Y15, M4K_X41_Y5, M4K_X41_Y8, M4K_X17_Y4, M4K_X17_Y9, M4K_X41_Y6, M4K_X41_Y10, M4K_X41_Y11, M4K_X41_Y15, M4K_X41_Y17 ; Don't care           ; Don't care      ; Don't care      ;
+-----------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 52                ;
; Simple Multipliers (18-bit)           ; 3           ; 1                   ; 26                ;
; Embedded Multiplier Blocks            ; 3           ; --                  ; 26                ;
; Embedded Multiplier 9-bit elements    ; 6           ; 2                   ; 52                ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 1           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 2           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                             ;
+----------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                           ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+----------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; alu:cpuAlu|lpm_mult:Mult0|mult_i1t:auto_generated|w569w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y14_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    alu:cpuAlu|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult1 ;                            ; DSPMULT_X28_Y14_N0 ; Variable            ;                                ; yes                   ; no                    ; no                ;                 ;
; alu:cpuAlu|lpm_mult:Mult0|mult_i1t:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y13_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    alu:cpuAlu|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult3 ;                            ; DSPMULT_X28_Y13_N0 ; Variable            ;                                ; yes                   ; no                    ; no                ;                 ;
; alu:cpuAlu|lpm_mult:Mult0|mult_i1t:auto_generated|mac_out6     ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y16_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    alu:cpuAlu|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult5 ;                            ; DSPMULT_X28_Y16_N0 ; Variable            ;                                ; no                    ; yes                   ; no                ;                 ;
+----------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+-------------------------------------------------------+
; Other Routing Usage Summary                           ;
+-----------------------------+-------------------------+
; Other Routing Resource Type ; Usage                   ;
+-----------------------------+-------------------------+
; Block interconnects         ; 7,970 / 54,004 ( 15 % ) ;
; C16 interconnects           ; 77 / 2,100 ( 4 % )      ;
; C4 interconnects            ; 4,383 / 36,000 ( 12 % ) ;
; Direct links                ; 873 / 54,004 ( 2 % )    ;
; Global clocks               ; 1 / 16 ( 6 % )          ;
; Local interconnects         ; 1,938 / 18,752 ( 10 % ) ;
; R24 interconnects           ; 132 / 1,900 ( 7 % )     ;
; R4 interconnects            ; 5,236 / 46,920 ( 11 % ) ;
+-----------------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.95) ; Number of LABs  (Total = 277) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 1                             ;
; 2                                           ; 2                             ;
; 3                                           ; 4                             ;
; 4                                           ; 3                             ;
; 5                                           ; 7                             ;
; 6                                           ; 3                             ;
; 7                                           ; 2                             ;
; 8                                           ; 4                             ;
; 9                                           ; 5                             ;
; 10                                          ; 6                             ;
; 11                                          ; 9                             ;
; 12                                          ; 9                             ;
; 13                                          ; 19                            ;
; 14                                          ; 23                            ;
; 15                                          ; 24                            ;
; 16                                          ; 156                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.69) ; Number of LABs  (Total = 277) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 3                             ;
; 1 Clock                            ; 233                           ;
; 1 Clock enable                     ; 54                            ;
; 1 Sync. clear                      ; 5                             ;
; 2 Clock enables                    ; 173                           ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 17.39) ; Number of LABs  (Total = 277) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 2                             ;
; 1                                            ; 2                             ;
; 2                                            ; 2                             ;
; 3                                            ; 2                             ;
; 4                                            ; 1                             ;
; 5                                            ; 4                             ;
; 6                                            ; 5                             ;
; 7                                            ; 6                             ;
; 8                                            ; 0                             ;
; 9                                            ; 3                             ;
; 10                                           ; 4                             ;
; 11                                           ; 5                             ;
; 12                                           ; 8                             ;
; 13                                           ; 10                            ;
; 14                                           ; 9                             ;
; 15                                           ; 19                            ;
; 16                                           ; 45                            ;
; 17                                           ; 23                            ;
; 18                                           ; 18                            ;
; 19                                           ; 11                            ;
; 20                                           ; 17                            ;
; 21                                           ; 18                            ;
; 22                                           ; 15                            ;
; 23                                           ; 8                             ;
; 24                                           ; 9                             ;
; 25                                           ; 6                             ;
; 26                                           ; 3                             ;
; 27                                           ; 7                             ;
; 28                                           ; 6                             ;
; 29                                           ; 2                             ;
; 30                                           ; 3                             ;
; 31                                           ; 2                             ;
; 32                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+--------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 10.84) ; Number of LABs  (Total = 277) ;
+--------------------------------------------------+-------------------------------+
; 0                                                ; 2                             ;
; 1                                                ; 5                             ;
; 2                                                ; 6                             ;
; 3                                                ; 10                            ;
; 4                                                ; 16                            ;
; 5                                                ; 11                            ;
; 6                                                ; 13                            ;
; 7                                                ; 20                            ;
; 8                                                ; 19                            ;
; 9                                                ; 20                            ;
; 10                                               ; 18                            ;
; 11                                               ; 23                            ;
; 12                                               ; 14                            ;
; 13                                               ; 15                            ;
; 14                                               ; 14                            ;
; 15                                               ; 15                            ;
; 16                                               ; 16                            ;
; 17                                               ; 7                             ;
; 18                                               ; 6                             ;
; 19                                               ; 4                             ;
; 20                                               ; 6                             ;
; 21                                               ; 4                             ;
; 22                                               ; 3                             ;
; 23                                               ; 5                             ;
; 24                                               ; 3                             ;
; 25                                               ; 0                             ;
; 26                                               ; 1                             ;
; 27                                               ; 0                             ;
; 28                                               ; 0                             ;
; 29                                               ; 1                             ;
+--------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 25.23) ; Number of LABs  (Total = 277) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 0                             ;
; 3                                            ; 1                             ;
; 4                                            ; 0                             ;
; 5                                            ; 0                             ;
; 6                                            ; 6                             ;
; 7                                            ; 3                             ;
; 8                                            ; 3                             ;
; 9                                            ; 2                             ;
; 10                                           ; 3                             ;
; 11                                           ; 5                             ;
; 12                                           ; 4                             ;
; 13                                           ; 2                             ;
; 14                                           ; 3                             ;
; 15                                           ; 2                             ;
; 16                                           ; 3                             ;
; 17                                           ; 3                             ;
; 18                                           ; 4                             ;
; 19                                           ; 1                             ;
; 20                                           ; 7                             ;
; 21                                           ; 12                            ;
; 22                                           ; 6                             ;
; 23                                           ; 3                             ;
; 24                                           ; 13                            ;
; 25                                           ; 18                            ;
; 26                                           ; 8                             ;
; 27                                           ; 21                            ;
; 28                                           ; 22                            ;
; 29                                           ; 27                            ;
; 30                                           ; 33                            ;
; 31                                           ; 48                            ;
; 32                                           ; 6                             ;
; 33                                           ; 7                             ;
; 34                                           ; 0                             ;
; 35                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 12 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 6 of the 6 physical processors detected instead.
Info (119006): Selected device EP2C20F484C7 for design "CPU289"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C15AF484C7 is compatible
    Info (176445): Device EP2C35F484C7 is compatible
    Info (176445): Device EP2C50F484C7 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location C4
    Info (169125): Pin ~nCSO~ is reserved at location C3
    Info (169125): Pin ~LVDS91p/nCEO~ is reserved at location W20
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'CPU289.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk (placed in PIN L1 (CLK0, LVDSCLK0p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 50 registers into blocks of type Embedded multiplier block
    Extra Info (176220): Created 50 register duplicates
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:04
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 9% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 22% of the available device resources in the region that extends from location X25_Y14 to location X37_Y27
Info (170194): Fitter routing operations ending: elapsed time is 00:00:06
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 2.31 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 28 output pins without output pin load capacitance assignment
    Info (306007): Pin "displays_7seg[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "displays_7seg[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "displays_7seg[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "displays_7seg[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "displays_7seg[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "displays_7seg[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "displays_7seg[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "displays_7seg[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "displays_7seg[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "displays_7seg[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "displays_7seg[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "displays_7seg[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "displays_7seg[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "displays_7seg[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "displays_7seg[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "displays_7seg[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "displays_7seg[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "displays_7seg[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "displays_7seg[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "displays_7seg[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "displays_7seg[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "displays_7seg[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "displays_7seg[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "displays_7seg[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "displays_7seg[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "displays_7seg[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "displays_7seg[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "displays_7seg[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file C:/Users/idn09/Documents/ECE 289/CPU Cyclone II/output_files/CPU289.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 5434 megabytes
    Info: Processing ended: Mon Mar 16 16:33:16 2020
    Info: Elapsed time: 00:00:17
    Info: Total CPU time (on all processors): 00:00:27


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/idn09/Documents/ECE 289/CPU Cyclone II/output_files/CPU289.fit.smsg.


