TimeQuest Timing Analyzer report for add
Tue Jul 14 14:01:23 2020
Quartus II 64-Bit Version 15.0.0 Build 145 04/22/2015 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLK'
 13. Slow 1200mV 85C Model Setup: 'inst'
 14. Slow 1200mV 85C Model Hold: 'inst'
 15. Slow 1200mV 85C Model Hold: 'CLK'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'inst'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Propagation Delay
 23. Minimum Propagation Delay
 24. Slow 1200mV 85C Model Metastability Summary
 25. Slow 1200mV 0C Model Fmax Summary
 26. Slow 1200mV 0C Model Setup Summary
 27. Slow 1200mV 0C Model Hold Summary
 28. Slow 1200mV 0C Model Recovery Summary
 29. Slow 1200mV 0C Model Removal Summary
 30. Slow 1200mV 0C Model Minimum Pulse Width Summary
 31. Slow 1200mV 0C Model Setup: 'CLK'
 32. Slow 1200mV 0C Model Setup: 'inst'
 33. Slow 1200mV 0C Model Hold: 'inst'
 34. Slow 1200mV 0C Model Hold: 'CLK'
 35. Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'
 36. Slow 1200mV 0C Model Minimum Pulse Width: 'inst'
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Propagation Delay
 42. Minimum Propagation Delay
 43. Slow 1200mV 0C Model Metastability Summary
 44. Fast 1200mV 0C Model Setup Summary
 45. Fast 1200mV 0C Model Hold Summary
 46. Fast 1200mV 0C Model Recovery Summary
 47. Fast 1200mV 0C Model Removal Summary
 48. Fast 1200mV 0C Model Minimum Pulse Width Summary
 49. Fast 1200mV 0C Model Setup: 'CLK'
 50. Fast 1200mV 0C Model Setup: 'inst'
 51. Fast 1200mV 0C Model Hold: 'inst'
 52. Fast 1200mV 0C Model Hold: 'CLK'
 53. Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'
 54. Fast 1200mV 0C Model Minimum Pulse Width: 'inst'
 55. Setup Times
 56. Hold Times
 57. Clock to Output Times
 58. Minimum Clock to Output Times
 59. Propagation Delay
 60. Minimum Propagation Delay
 61. Fast 1200mV 0C Model Metastability Summary
 62. Multicorner Timing Analysis Summary
 63. Setup Times
 64. Hold Times
 65. Clock to Output Times
 66. Minimum Clock to Output Times
 67. Propagation Delay
 68. Minimum Propagation Delay
 69. Board Trace Model Assignments
 70. Input Transition Times
 71. Signal Integrity Metrics (Slow 1200mv 0c Model)
 72. Signal Integrity Metrics (Slow 1200mv 85c Model)
 73. Signal Integrity Metrics (Fast 1200mv 0c Model)
 74. Setup Transfers
 75. Hold Transfers
 76. Report TCCS
 77. Report RSKM
 78. Unconstrained Paths
 79. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 15.0.0 Build 145 04/22/2015 SJ Full Version ;
; Revision Name      ; add                                                 ;
; Device Family      ; Cyclone IV E                                        ;
; Device Name        ; EP4CE6E22C8                                         ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                           ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets  ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK }  ;
; inst       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { inst } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+


+--------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                         ;
+------------+-----------------+------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                           ;
+------------+-----------------+------------+------------------------------------------------+
; 276.24 MHz ; 238.04 MHz      ; CLK        ; limit due to minimum period restriction (tmin) ;
; 439.17 MHz ; 402.09 MHz      ; inst       ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; CLK   ; -4.761 ; -187.960           ;
; inst  ; -1.277 ; -5.734             ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; inst  ; 0.454 ; 0.000              ;
; CLK   ; 0.603 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; CLK   ; -3.201 ; -132.096                         ;
; inst  ; -1.487 ; -7.435                           ;
+-------+--------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                        ;
+--------+------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -4.761 ; chose:inst5|q[0] ; PHASE_ACC:inst3|acc[30] ; inst         ; CLK         ; 0.500        ; 0.564      ; 5.816      ;
; -4.731 ; chose:inst5|q[0] ; PHASE_ACC:inst3|acc[31] ; inst         ; CLK         ; 0.500        ; 0.564      ; 5.786      ;
; -4.678 ; chose:inst5|q[2] ; PHASE_ACC:inst3|acc[30] ; inst         ; CLK         ; 0.500        ; 0.564      ; 5.733      ;
; -4.648 ; chose:inst5|q[2] ; PHASE_ACC:inst3|acc[31] ; inst         ; CLK         ; 0.500        ; 0.564      ; 5.703      ;
; -4.615 ; chose:inst5|q[0] ; PHASE_ACC:inst3|acc[28] ; inst         ; CLK         ; 0.500        ; 0.564      ; 5.670      ;
; -4.589 ; chose:inst5|q[3] ; PHASE_ACC:inst3|acc[30] ; inst         ; CLK         ; 0.500        ; 0.564      ; 5.644      ;
; -4.585 ; chose:inst5|q[0] ; PHASE_ACC:inst3|acc[29] ; inst         ; CLK         ; 0.500        ; 0.564      ; 5.640      ;
; -4.572 ; chose:inst5|q[4] ; PHASE_ACC:inst3|acc[31] ; inst         ; CLK         ; 0.500        ; 0.564      ; 5.627      ;
; -4.561 ; chose:inst5|q[4] ; PHASE_ACC:inst3|acc[30] ; inst         ; CLK         ; 0.500        ; 0.564      ; 5.616      ;
; -4.559 ; chose:inst5|q[3] ; PHASE_ACC:inst3|acc[31] ; inst         ; CLK         ; 0.500        ; 0.564      ; 5.614      ;
; -4.532 ; chose:inst5|q[2] ; PHASE_ACC:inst3|acc[28] ; inst         ; CLK         ; 0.500        ; 0.564      ; 5.587      ;
; -4.505 ; chose:inst5|q[1] ; PHASE_ACC:inst3|acc[31] ; inst         ; CLK         ; 0.500        ; 0.564      ; 5.560      ;
; -4.502 ; chose:inst5|q[2] ; PHASE_ACC:inst3|acc[29] ; inst         ; CLK         ; 0.500        ; 0.564      ; 5.557      ;
; -4.469 ; chose:inst5|q[0] ; PHASE_ACC:inst3|acc[26] ; inst         ; CLK         ; 0.500        ; 0.564      ; 5.524      ;
; -4.443 ; chose:inst5|q[3] ; PHASE_ACC:inst3|acc[28] ; inst         ; CLK         ; 0.500        ; 0.564      ; 5.498      ;
; -4.439 ; chose:inst5|q[0] ; PHASE_ACC:inst3|acc[27] ; inst         ; CLK         ; 0.500        ; 0.564      ; 5.494      ;
; -4.426 ; chose:inst5|q[4] ; PHASE_ACC:inst3|acc[29] ; inst         ; CLK         ; 0.500        ; 0.564      ; 5.481      ;
; -4.415 ; chose:inst5|q[4] ; PHASE_ACC:inst3|acc[28] ; inst         ; CLK         ; 0.500        ; 0.564      ; 5.470      ;
; -4.414 ; chose:inst5|q[1] ; PHASE_ACC:inst3|acc[30] ; inst         ; CLK         ; 0.500        ; 0.564      ; 5.469      ;
; -4.413 ; chose:inst5|q[3] ; PHASE_ACC:inst3|acc[29] ; inst         ; CLK         ; 0.500        ; 0.564      ; 5.468      ;
; -4.386 ; chose:inst5|q[2] ; PHASE_ACC:inst3|acc[26] ; inst         ; CLK         ; 0.500        ; 0.564      ; 5.441      ;
; -4.361 ; chose:inst5|q[0] ; PHASE_ACC:inst3|acc[18] ; inst         ; CLK         ; 0.500        ; 0.088      ; 4.940      ;
; -4.359 ; chose:inst5|q[1] ; PHASE_ACC:inst3|acc[29] ; inst         ; CLK         ; 0.500        ; 0.564      ; 5.414      ;
; -4.356 ; chose:inst5|q[2] ; PHASE_ACC:inst3|acc[27] ; inst         ; CLK         ; 0.500        ; 0.564      ; 5.411      ;
; -4.323 ; chose:inst5|q[0] ; PHASE_ACC:inst3|acc[24] ; inst         ; CLK         ; 0.500        ; 0.564      ; 5.378      ;
; -4.297 ; chose:inst5|q[3] ; PHASE_ACC:inst3|acc[26] ; inst         ; CLK         ; 0.500        ; 0.564      ; 5.352      ;
; -4.293 ; chose:inst5|q[0] ; PHASE_ACC:inst3|acc[25] ; inst         ; CLK         ; 0.500        ; 0.564      ; 5.348      ;
; -4.280 ; chose:inst5|q[4] ; PHASE_ACC:inst3|acc[27] ; inst         ; CLK         ; 0.500        ; 0.564      ; 5.335      ;
; -4.278 ; chose:inst5|q[2] ; PHASE_ACC:inst3|acc[18] ; inst         ; CLK         ; 0.500        ; 0.088      ; 4.857      ;
; -4.269 ; chose:inst5|q[4] ; PHASE_ACC:inst3|acc[26] ; inst         ; CLK         ; 0.500        ; 0.564      ; 5.324      ;
; -4.268 ; chose:inst5|q[1] ; PHASE_ACC:inst3|acc[28] ; inst         ; CLK         ; 0.500        ; 0.564      ; 5.323      ;
; -4.267 ; chose:inst5|q[3] ; PHASE_ACC:inst3|acc[27] ; inst         ; CLK         ; 0.500        ; 0.564      ; 5.322      ;
; -4.240 ; chose:inst5|q[2] ; PHASE_ACC:inst3|acc[24] ; inst         ; CLK         ; 0.500        ; 0.564      ; 5.295      ;
; -4.215 ; chose:inst5|q[0] ; PHASE_ACC:inst3|acc[16] ; inst         ; CLK         ; 0.500        ; 0.088      ; 4.794      ;
; -4.213 ; chose:inst5|q[1] ; PHASE_ACC:inst3|acc[27] ; inst         ; CLK         ; 0.500        ; 0.564      ; 5.268      ;
; -4.210 ; chose:inst5|q[2] ; PHASE_ACC:inst3|acc[25] ; inst         ; CLK         ; 0.500        ; 0.564      ; 5.265      ;
; -4.189 ; chose:inst5|q[3] ; PHASE_ACC:inst3|acc[18] ; inst         ; CLK         ; 0.500        ; 0.088      ; 4.768      ;
; -4.185 ; chose:inst5|q[0] ; PHASE_ACC:inst3|acc[17] ; inst         ; CLK         ; 0.500        ; 0.088      ; 4.764      ;
; -4.177 ; chose:inst5|q[0] ; PHASE_ACC:inst3|acc[22] ; inst         ; CLK         ; 0.500        ; 0.564      ; 5.232      ;
; -4.161 ; chose:inst5|q[4] ; PHASE_ACC:inst3|acc[18] ; inst         ; CLK         ; 0.500        ; 0.088      ; 4.740      ;
; -4.151 ; chose:inst5|q[3] ; PHASE_ACC:inst3|acc[24] ; inst         ; CLK         ; 0.500        ; 0.564      ; 5.206      ;
; -4.147 ; chose:inst5|q[0] ; PHASE_ACC:inst3|acc[23] ; inst         ; CLK         ; 0.500        ; 0.564      ; 5.202      ;
; -4.134 ; chose:inst5|q[4] ; PHASE_ACC:inst3|acc[25] ; inst         ; CLK         ; 0.500        ; 0.564      ; 5.189      ;
; -4.132 ; chose:inst5|q[2] ; PHASE_ACC:inst3|acc[16] ; inst         ; CLK         ; 0.500        ; 0.088      ; 4.711      ;
; -4.123 ; chose:inst5|q[4] ; PHASE_ACC:inst3|acc[24] ; inst         ; CLK         ; 0.500        ; 0.564      ; 5.178      ;
; -4.122 ; chose:inst5|q[1] ; PHASE_ACC:inst3|acc[26] ; inst         ; CLK         ; 0.500        ; 0.564      ; 5.177      ;
; -4.121 ; chose:inst5|q[3] ; PHASE_ACC:inst3|acc[25] ; inst         ; CLK         ; 0.500        ; 0.564      ; 5.176      ;
; -4.102 ; chose:inst5|q[2] ; PHASE_ACC:inst3|acc[17] ; inst         ; CLK         ; 0.500        ; 0.088      ; 4.681      ;
; -4.094 ; chose:inst5|q[2] ; PHASE_ACC:inst3|acc[22] ; inst         ; CLK         ; 0.500        ; 0.564      ; 5.149      ;
; -4.069 ; chose:inst5|q[0] ; PHASE_ACC:inst3|acc[14] ; inst         ; CLK         ; 0.500        ; 0.088      ; 4.648      ;
; -4.067 ; chose:inst5|q[1] ; PHASE_ACC:inst3|acc[25] ; inst         ; CLK         ; 0.500        ; 0.564      ; 5.122      ;
; -4.064 ; chose:inst5|q[2] ; PHASE_ACC:inst3|acc[23] ; inst         ; CLK         ; 0.500        ; 0.564      ; 5.119      ;
; -4.043 ; chose:inst5|q[3] ; PHASE_ACC:inst3|acc[16] ; inst         ; CLK         ; 0.500        ; 0.088      ; 4.622      ;
; -4.039 ; chose:inst5|q[0] ; PHASE_ACC:inst3|acc[15] ; inst         ; CLK         ; 0.500        ; 0.088      ; 4.618      ;
; -4.031 ; chose:inst5|q[0] ; PHASE_ACC:inst3|acc[20] ; inst         ; CLK         ; 0.500        ; 0.564      ; 5.086      ;
; -4.026 ; chose:inst5|q[4] ; PHASE_ACC:inst3|acc[17] ; inst         ; CLK         ; 0.500        ; 0.088      ; 4.605      ;
; -4.015 ; chose:inst5|q[4] ; PHASE_ACC:inst3|acc[16] ; inst         ; CLK         ; 0.500        ; 0.088      ; 4.594      ;
; -4.014 ; chose:inst5|q[1] ; PHASE_ACC:inst3|acc[18] ; inst         ; CLK         ; 0.500        ; 0.088      ; 4.593      ;
; -4.013 ; chose:inst5|q[3] ; PHASE_ACC:inst3|acc[17] ; inst         ; CLK         ; 0.500        ; 0.088      ; 4.592      ;
; -4.005 ; chose:inst5|q[3] ; PHASE_ACC:inst3|acc[22] ; inst         ; CLK         ; 0.500        ; 0.564      ; 5.060      ;
; -4.001 ; chose:inst5|q[0] ; PHASE_ACC:inst3|acc[21] ; inst         ; CLK         ; 0.500        ; 0.564      ; 5.056      ;
; -3.988 ; chose:inst5|q[4] ; PHASE_ACC:inst3|acc[23] ; inst         ; CLK         ; 0.500        ; 0.564      ; 5.043      ;
; -3.986 ; chose:inst5|q[2] ; PHASE_ACC:inst3|acc[14] ; inst         ; CLK         ; 0.500        ; 0.088      ; 4.565      ;
; -3.977 ; chose:inst5|q[4] ; PHASE_ACC:inst3|acc[22] ; inst         ; CLK         ; 0.500        ; 0.564      ; 5.032      ;
; -3.976 ; chose:inst5|q[1] ; PHASE_ACC:inst3|acc[24] ; inst         ; CLK         ; 0.500        ; 0.564      ; 5.031      ;
; -3.975 ; chose:inst5|q[3] ; PHASE_ACC:inst3|acc[23] ; inst         ; CLK         ; 0.500        ; 0.564      ; 5.030      ;
; -3.959 ; chose:inst5|q[1] ; PHASE_ACC:inst3|acc[17] ; inst         ; CLK         ; 0.500        ; 0.088      ; 4.538      ;
; -3.956 ; chose:inst5|q[2] ; PHASE_ACC:inst3|acc[15] ; inst         ; CLK         ; 0.500        ; 0.088      ; 4.535      ;
; -3.948 ; chose:inst5|q[2] ; PHASE_ACC:inst3|acc[20] ; inst         ; CLK         ; 0.500        ; 0.564      ; 5.003      ;
; -3.923 ; chose:inst5|q[0] ; PHASE_ACC:inst3|acc[12] ; inst         ; CLK         ; 0.500        ; 0.088      ; 4.502      ;
; -3.921 ; chose:inst5|q[1] ; PHASE_ACC:inst3|acc[23] ; inst         ; CLK         ; 0.500        ; 0.564      ; 4.976      ;
; -3.918 ; chose:inst5|q[2] ; PHASE_ACC:inst3|acc[21] ; inst         ; CLK         ; 0.500        ; 0.564      ; 4.973      ;
; -3.897 ; chose:inst5|q[3] ; PHASE_ACC:inst3|acc[14] ; inst         ; CLK         ; 0.500        ; 0.088      ; 4.476      ;
; -3.893 ; chose:inst5|q[0] ; PHASE_ACC:inst3|acc[13] ; inst         ; CLK         ; 0.500        ; 0.088      ; 4.472      ;
; -3.880 ; chose:inst5|q[4] ; PHASE_ACC:inst3|acc[15] ; inst         ; CLK         ; 0.500        ; 0.088      ; 4.459      ;
; -3.869 ; chose:inst5|q[4] ; PHASE_ACC:inst3|acc[14] ; inst         ; CLK         ; 0.500        ; 0.088      ; 4.448      ;
; -3.868 ; chose:inst5|q[1] ; PHASE_ACC:inst3|acc[16] ; inst         ; CLK         ; 0.500        ; 0.088      ; 4.447      ;
; -3.867 ; chose:inst5|q[3] ; PHASE_ACC:inst3|acc[15] ; inst         ; CLK         ; 0.500        ; 0.088      ; 4.446      ;
; -3.859 ; chose:inst5|q[3] ; PHASE_ACC:inst3|acc[20] ; inst         ; CLK         ; 0.500        ; 0.564      ; 4.914      ;
; -3.855 ; chose:inst5|q[0] ; PHASE_ACC:inst3|acc[19] ; inst         ; CLK         ; 0.500        ; 0.564      ; 4.910      ;
; -3.842 ; chose:inst5|q[4] ; PHASE_ACC:inst3|acc[21] ; inst         ; CLK         ; 0.500        ; 0.564      ; 4.897      ;
; -3.840 ; chose:inst5|q[2] ; PHASE_ACC:inst3|acc[12] ; inst         ; CLK         ; 0.500        ; 0.088      ; 4.419      ;
; -3.831 ; chose:inst5|q[4] ; PHASE_ACC:inst3|acc[20] ; inst         ; CLK         ; 0.500        ; 0.564      ; 4.886      ;
; -3.830 ; chose:inst5|q[1] ; PHASE_ACC:inst3|acc[22] ; inst         ; CLK         ; 0.500        ; 0.564      ; 4.885      ;
; -3.829 ; chose:inst5|q[3] ; PHASE_ACC:inst3|acc[21] ; inst         ; CLK         ; 0.500        ; 0.564      ; 4.884      ;
; -3.813 ; chose:inst5|q[1] ; PHASE_ACC:inst3|acc[15] ; inst         ; CLK         ; 0.500        ; 0.088      ; 4.392      ;
; -3.810 ; chose:inst5|q[2] ; PHASE_ACC:inst3|acc[13] ; inst         ; CLK         ; 0.500        ; 0.088      ; 4.389      ;
; -3.777 ; chose:inst5|q[0] ; PHASE_ACC:inst3|acc[10] ; inst         ; CLK         ; 0.500        ; 0.088      ; 4.356      ;
; -3.775 ; chose:inst5|q[1] ; PHASE_ACC:inst3|acc[21] ; inst         ; CLK         ; 0.500        ; 0.564      ; 4.830      ;
; -3.772 ; chose:inst5|q[2] ; PHASE_ACC:inst3|acc[19] ; inst         ; CLK         ; 0.500        ; 0.564      ; 4.827      ;
; -3.751 ; chose:inst5|q[3] ; PHASE_ACC:inst3|acc[12] ; inst         ; CLK         ; 0.500        ; 0.088      ; 4.330      ;
; -3.747 ; chose:inst5|q[0] ; PHASE_ACC:inst3|acc[11] ; inst         ; CLK         ; 0.500        ; 0.088      ; 4.326      ;
; -3.734 ; chose:inst5|q[4] ; PHASE_ACC:inst3|acc[13] ; inst         ; CLK         ; 0.500        ; 0.088      ; 4.313      ;
; -3.723 ; chose:inst5|q[4] ; PHASE_ACC:inst3|acc[12] ; inst         ; CLK         ; 0.500        ; 0.088      ; 4.302      ;
; -3.722 ; chose:inst5|q[1] ; PHASE_ACC:inst3|acc[14] ; inst         ; CLK         ; 0.500        ; 0.088      ; 4.301      ;
; -3.721 ; chose:inst5|q[3] ; PHASE_ACC:inst3|acc[13] ; inst         ; CLK         ; 0.500        ; 0.088      ; 4.300      ;
; -3.696 ; chose:inst5|q[4] ; PHASE_ACC:inst3|acc[19] ; inst         ; CLK         ; 0.500        ; 0.564      ; 4.751      ;
; -3.694 ; chose:inst5|q[2] ; PHASE_ACC:inst3|acc[10] ; inst         ; CLK         ; 0.500        ; 0.088      ; 4.273      ;
; -3.684 ; chose:inst5|q[1] ; PHASE_ACC:inst3|acc[20] ; inst         ; CLK         ; 0.500        ; 0.564      ; 4.739      ;
; -3.683 ; chose:inst5|q[3] ; PHASE_ACC:inst3|acc[19] ; inst         ; CLK         ; 0.500        ; 0.564      ; 4.738      ;
+--------+------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'inst'                                                                                ;
+--------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; -1.277 ; chose:inst5|q[1] ; chose:inst5|q[4] ; inst         ; inst        ; 1.000        ; -0.080     ; 2.198      ;
; -1.218 ; chose:inst5|q[0] ; chose:inst5|q[0] ; inst         ; inst        ; 1.000        ; -0.080     ; 2.139      ;
; -1.171 ; chose:inst5|q[0] ; chose:inst5|q[4] ; inst         ; inst        ; 1.000        ; -0.080     ; 2.092      ;
; -1.169 ; chose:inst5|q[3] ; chose:inst5|q[4] ; inst         ; inst        ; 1.000        ; -0.080     ; 2.090      ;
; -1.131 ; chose:inst5|q[1] ; chose:inst5|q[2] ; inst         ; inst        ; 1.000        ; -0.080     ; 2.052      ;
; -1.127 ; chose:inst5|q[0] ; chose:inst5|q[3] ; inst         ; inst        ; 1.000        ; -0.080     ; 2.048      ;
; -1.101 ; chose:inst5|q[1] ; chose:inst5|q[3] ; inst         ; inst        ; 1.000        ; -0.080     ; 2.022      ;
; -1.056 ; chose:inst5|q[2] ; chose:inst5|q[4] ; inst         ; inst        ; 1.000        ; -0.080     ; 1.977      ;
; -1.025 ; chose:inst5|q[0] ; chose:inst5|q[2] ; inst         ; inst        ; 1.000        ; -0.080     ; 1.946      ;
; -1.008 ; chose:inst5|q[2] ; chose:inst5|q[3] ; inst         ; inst        ; 1.000        ; -0.080     ; 1.929      ;
; -0.981 ; chose:inst5|q[0] ; chose:inst5|q[1] ; inst         ; inst        ; 1.000        ; -0.080     ; 1.902      ;
; -0.955 ; chose:inst5|q[1] ; chose:inst5|q[0] ; inst         ; inst        ; 1.000        ; -0.080     ; 1.876      ;
; -0.799 ; chose:inst5|q[2] ; chose:inst5|q[0] ; inst         ; inst        ; 1.000        ; -0.080     ; 1.720      ;
; -0.706 ; chose:inst5|q[3] ; chose:inst5|q[0] ; inst         ; inst        ; 1.000        ; -0.080     ; 1.627      ;
; -0.585 ; chose:inst5|q[4] ; chose:inst5|q[4] ; inst         ; inst        ; 1.000        ; -0.080     ; 1.506      ;
; -0.471 ; chose:inst5|q[3] ; chose:inst5|q[3] ; inst         ; inst        ; 1.000        ; -0.080     ; 1.392      ;
; -0.471 ; chose:inst5|q[2] ; chose:inst5|q[2] ; inst         ; inst        ; 1.000        ; -0.080     ; 1.392      ;
; -0.453 ; chose:inst5|q[1] ; chose:inst5|q[1] ; inst         ; inst        ; 1.000        ; -0.080     ; 1.374      ;
; -0.435 ; chose:inst5|q[4] ; chose:inst5|q[0] ; inst         ; inst        ; 1.000        ; -0.080     ; 1.356      ;
+--------+------------------+------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'inst'                                                                                ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node        ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; 0.454 ; chose:inst5|q[0] ; chose:inst5|q[0] ; inst         ; inst        ; 0.000        ; 0.080      ; 0.746      ;
; 0.823 ; chose:inst5|q[1] ; chose:inst5|q[1] ; inst         ; inst        ; 0.000        ; 0.080      ; 1.115      ;
; 0.839 ; chose:inst5|q[2] ; chose:inst5|q[2] ; inst         ; inst        ; 0.000        ; 0.080      ; 1.131      ;
; 0.842 ; chose:inst5|q[3] ; chose:inst5|q[3] ; inst         ; inst        ; 0.000        ; 0.080      ; 1.134      ;
; 0.935 ; chose:inst5|q[4] ; chose:inst5|q[0] ; inst         ; inst        ; 0.000        ; 0.080      ; 1.227      ;
; 1.010 ; chose:inst5|q[4] ; chose:inst5|q[4] ; inst         ; inst        ; 0.000        ; 0.080      ; 1.302      ;
; 1.128 ; chose:inst5|q[3] ; chose:inst5|q[0] ; inst         ; inst        ; 0.000        ; 0.080      ; 1.420      ;
; 1.175 ; chose:inst5|q[1] ; chose:inst5|q[2] ; inst         ; inst        ; 0.000        ; 0.080      ; 1.467      ;
; 1.175 ; chose:inst5|q[0] ; chose:inst5|q[1] ; inst         ; inst        ; 0.000        ; 0.080      ; 1.467      ;
; 1.184 ; chose:inst5|q[0] ; chose:inst5|q[2] ; inst         ; inst        ; 0.000        ; 0.080      ; 1.476      ;
; 1.197 ; chose:inst5|q[3] ; chose:inst5|q[4] ; inst         ; inst        ; 0.000        ; 0.080      ; 1.489      ;
; 1.200 ; chose:inst5|q[2] ; chose:inst5|q[3] ; inst         ; inst        ; 0.000        ; 0.080      ; 1.492      ;
; 1.209 ; chose:inst5|q[2] ; chose:inst5|q[4] ; inst         ; inst        ; 0.000        ; 0.080      ; 1.501      ;
; 1.224 ; chose:inst5|q[2] ; chose:inst5|q[0] ; inst         ; inst        ; 0.000        ; 0.080      ; 1.516      ;
; 1.306 ; chose:inst5|q[1] ; chose:inst5|q[3] ; inst         ; inst        ; 0.000        ; 0.080      ; 1.598      ;
; 1.315 ; chose:inst5|q[1] ; chose:inst5|q[4] ; inst         ; inst        ; 0.000        ; 0.080      ; 1.607      ;
; 1.315 ; chose:inst5|q[0] ; chose:inst5|q[3] ; inst         ; inst        ; 0.000        ; 0.080      ; 1.607      ;
; 1.324 ; chose:inst5|q[0] ; chose:inst5|q[4] ; inst         ; inst        ; 0.000        ; 0.080      ; 1.616      ;
; 1.421 ; chose:inst5|q[1] ; chose:inst5|q[0] ; inst         ; inst        ; 0.000        ; 0.080      ; 1.713      ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                               ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 0.603 ; PHASE_ACC:inst3|acc[18] ; PHASE_ACC:inst3|acc[19] ; CLK          ; CLK         ; 0.000        ; 0.578      ; 1.393      ;
; 0.612 ; PHASE_ACC:inst3|acc[18] ; PHASE_ACC:inst3|acc[20] ; CLK          ; CLK         ; 0.000        ; 0.578      ; 1.402      ;
; 0.716 ; PHASE_ACC:inst3|acc[22] ; PHASE_ACC:inst3|acc[22] ; CLK          ; CLK         ; 0.000        ; 0.102      ; 1.030      ;
; 0.717 ; PHASE_ACC:inst3|acc[20] ; PHASE_ACC:inst3|acc[20] ; CLK          ; CLK         ; 0.000        ; 0.102      ; 1.031      ;
; 0.717 ; PHASE_ACC:inst3|acc[19] ; PHASE_ACC:inst3|acc[19] ; CLK          ; CLK         ; 0.000        ; 0.102      ; 1.031      ;
; 0.718 ; PHASE_ACC:inst3|acc[23] ; PHASE_ACC:inst3|acc[23] ; CLK          ; CLK         ; 0.000        ; 0.102      ; 1.032      ;
; 0.718 ; PHASE_ACC:inst3|acc[21] ; PHASE_ACC:inst3|acc[21] ; CLK          ; CLK         ; 0.000        ; 0.102      ; 1.032      ;
; 0.725 ; PHASE_ACC:inst3|acc[17] ; PHASE_ACC:inst3|acc[19] ; CLK          ; CLK         ; 0.000        ; 0.578      ; 1.515      ;
; 0.734 ; PHASE_ACC:inst3|acc[15] ; PHASE_ACC:inst3|acc[15] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.028      ;
; 0.734 ; PHASE_ACC:inst3|acc[17] ; PHASE_ACC:inst3|acc[20] ; CLK          ; CLK         ; 0.000        ; 0.578      ; 1.524      ;
; 0.735 ; PHASE_ACC:inst3|acc[6]  ; PHASE_ACC:inst3|acc[6]  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.029      ;
; 0.735 ; PHASE_ACC:inst3|acc[1]  ; PHASE_ACC:inst3|acc[1]  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.029      ;
; 0.735 ; PHASE_ACC:inst3|acc[0]  ; PHASE_ACC:inst3|acc[0]  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.029      ;
; 0.736 ; PHASE_ACC:inst3|acc[14] ; PHASE_ACC:inst3|acc[14] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.030      ;
; 0.736 ; PHASE_ACC:inst3|acc[12] ; PHASE_ACC:inst3|acc[12] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.030      ;
; 0.736 ; PHASE_ACC:inst3|acc[10] ; PHASE_ACC:inst3|acc[10] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.030      ;
; 0.736 ; PHASE_ACC:inst3|acc[3]  ; PHASE_ACC:inst3|acc[3]  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.030      ;
; 0.737 ; PHASE_ACC:inst3|acc[18] ; PHASE_ACC:inst3|acc[18] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.030      ;
; 0.737 ; PHASE_ACC:inst3|acc[17] ; PHASE_ACC:inst3|acc[17] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.030      ;
; 0.737 ; PHASE_ACC:inst3|acc[13] ; PHASE_ACC:inst3|acc[13] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.031      ;
; 0.737 ; PHASE_ACC:inst3|acc[11] ; PHASE_ACC:inst3|acc[11] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.031      ;
; 0.737 ; PHASE_ACC:inst3|acc[8]  ; PHASE_ACC:inst3|acc[8]  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.031      ;
; 0.737 ; PHASE_ACC:inst3|acc[5]  ; PHASE_ACC:inst3|acc[5]  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.031      ;
; 0.737 ; PHASE_ACC:inst3|acc[2]  ; PHASE_ACC:inst3|acc[2]  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.031      ;
; 0.738 ; PHASE_ACC:inst3|acc[9]  ; PHASE_ACC:inst3|acc[9]  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.032      ;
; 0.738 ; PHASE_ACC:inst3|acc[4]  ; PHASE_ACC:inst3|acc[4]  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.032      ;
; 0.739 ; PHASE_ACC:inst3|acc[7]  ; PHASE_ACC:inst3|acc[7]  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.033      ;
; 0.741 ; PHASE_ACC:inst3|acc[29] ; PHASE_ACC:inst3|acc[29] ; CLK          ; CLK         ; 0.000        ; 0.102      ; 1.055      ;
; 0.741 ; PHASE_ACC:inst3|acc[27] ; PHASE_ACC:inst3|acc[27] ; CLK          ; CLK         ; 0.000        ; 0.102      ; 1.055      ;
; 0.742 ; PHASE_ACC:inst3|acc[31] ; PHASE_ACC:inst3|acc[31] ; CLK          ; CLK         ; 0.000        ; 0.102      ; 1.056      ;
; 0.743 ; PHASE_ACC:inst3|acc[25] ; PHASE_ACC:inst3|acc[25] ; CLK          ; CLK         ; 0.000        ; 0.102      ; 1.057      ;
; 0.743 ; PHASE_ACC:inst3|acc[18] ; PHASE_ACC:inst3|acc[21] ; CLK          ; CLK         ; 0.000        ; 0.578      ; 1.533      ;
; 0.744 ; PHASE_ACC:inst3|acc[30] ; PHASE_ACC:inst3|acc[30] ; CLK          ; CLK         ; 0.000        ; 0.102      ; 1.058      ;
; 0.745 ; PHASE_ACC:inst3|acc[28] ; PHASE_ACC:inst3|acc[28] ; CLK          ; CLK         ; 0.000        ; 0.102      ; 1.059      ;
; 0.745 ; PHASE_ACC:inst3|acc[26] ; PHASE_ACC:inst3|acc[26] ; CLK          ; CLK         ; 0.000        ; 0.102      ; 1.059      ;
; 0.745 ; PHASE_ACC:inst3|acc[24] ; PHASE_ACC:inst3|acc[24] ; CLK          ; CLK         ; 0.000        ; 0.102      ; 1.059      ;
; 0.752 ; PHASE_ACC:inst3|acc[18] ; PHASE_ACC:inst3|acc[22] ; CLK          ; CLK         ; 0.000        ; 0.578      ; 1.542      ;
; 0.863 ; PHASE_ACC:inst3|acc[15] ; PHASE_ACC:inst3|acc[19] ; CLK          ; CLK         ; 0.000        ; 0.578      ; 1.653      ;
; 0.865 ; PHASE_ACC:inst3|acc[17] ; PHASE_ACC:inst3|acc[21] ; CLK          ; CLK         ; 0.000        ; 0.578      ; 1.655      ;
; 0.873 ; PHASE_ACC:inst3|acc[15] ; PHASE_ACC:inst3|acc[20] ; CLK          ; CLK         ; 0.000        ; 0.578      ; 1.663      ;
; 0.874 ; PHASE_ACC:inst3|acc[17] ; PHASE_ACC:inst3|acc[22] ; CLK          ; CLK         ; 0.000        ; 0.578      ; 1.664      ;
; 0.883 ; PHASE_ACC:inst3|acc[18] ; PHASE_ACC:inst3|acc[23] ; CLK          ; CLK         ; 0.000        ; 0.578      ; 1.673      ;
; 0.883 ; PHASE_ACC:inst3|acc[14] ; PHASE_ACC:inst3|acc[19] ; CLK          ; CLK         ; 0.000        ; 0.578      ; 1.673      ;
; 0.892 ; PHASE_ACC:inst3|acc[18] ; PHASE_ACC:inst3|acc[24] ; CLK          ; CLK         ; 0.000        ; 0.578      ; 1.682      ;
; 0.892 ; PHASE_ACC:inst3|acc[14] ; PHASE_ACC:inst3|acc[20] ; CLK          ; CLK         ; 0.000        ; 0.578      ; 1.682      ;
; 0.962 ; PHASE_ACC:inst3|acc[16] ; PHASE_ACC:inst3|acc[19] ; CLK          ; CLK         ; 0.000        ; 0.578      ; 1.752      ;
; 0.986 ; PHASE_ACC:inst3|acc[16] ; PHASE_ACC:inst3|acc[16] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.279      ;
; 1.003 ; PHASE_ACC:inst3|acc[15] ; PHASE_ACC:inst3|acc[21] ; CLK          ; CLK         ; 0.000        ; 0.578      ; 1.793      ;
; 1.004 ; PHASE_ACC:inst3|acc[13] ; PHASE_ACC:inst3|acc[19] ; CLK          ; CLK         ; 0.000        ; 0.578      ; 1.794      ;
; 1.005 ; PHASE_ACC:inst3|acc[17] ; PHASE_ACC:inst3|acc[23] ; CLK          ; CLK         ; 0.000        ; 0.578      ; 1.795      ;
; 1.007 ; PHASE_ACC:inst3|acc[16] ; PHASE_ACC:inst3|acc[20] ; CLK          ; CLK         ; 0.000        ; 0.578      ; 1.797      ;
; 1.013 ; PHASE_ACC:inst3|acc[15] ; PHASE_ACC:inst3|acc[22] ; CLK          ; CLK         ; 0.000        ; 0.578      ; 1.803      ;
; 1.014 ; PHASE_ACC:inst3|acc[17] ; PHASE_ACC:inst3|acc[24] ; CLK          ; CLK         ; 0.000        ; 0.578      ; 1.804      ;
; 1.014 ; PHASE_ACC:inst3|acc[13] ; PHASE_ACC:inst3|acc[20] ; CLK          ; CLK         ; 0.000        ; 0.578      ; 1.804      ;
; 1.023 ; PHASE_ACC:inst3|acc[18] ; PHASE_ACC:inst3|acc[25] ; CLK          ; CLK         ; 0.000        ; 0.578      ; 1.813      ;
; 1.023 ; PHASE_ACC:inst3|acc[14] ; PHASE_ACC:inst3|acc[21] ; CLK          ; CLK         ; 0.000        ; 0.578      ; 1.813      ;
; 1.023 ; PHASE_ACC:inst3|acc[12] ; PHASE_ACC:inst3|acc[19] ; CLK          ; CLK         ; 0.000        ; 0.578      ; 1.813      ;
; 1.032 ; PHASE_ACC:inst3|acc[18] ; PHASE_ACC:inst3|acc[26] ; CLK          ; CLK         ; 0.000        ; 0.578      ; 1.822      ;
; 1.032 ; PHASE_ACC:inst3|acc[14] ; PHASE_ACC:inst3|acc[22] ; CLK          ; CLK         ; 0.000        ; 0.578      ; 1.822      ;
; 1.032 ; PHASE_ACC:inst3|acc[12] ; PHASE_ACC:inst3|acc[20] ; CLK          ; CLK         ; 0.000        ; 0.578      ; 1.822      ;
; 1.070 ; PHASE_ACC:inst3|acc[19] ; PHASE_ACC:inst3|acc[20] ; CLK          ; CLK         ; 0.000        ; 0.102      ; 1.384      ;
; 1.071 ; PHASE_ACC:inst3|acc[21] ; PHASE_ACC:inst3|acc[22] ; CLK          ; CLK         ; 0.000        ; 0.102      ; 1.385      ;
; 1.072 ; PHASE_ACC:inst3|acc[23] ; PHASE_ACC:inst3|acc[24] ; CLK          ; CLK         ; 0.000        ; 0.102      ; 1.386      ;
; 1.079 ; PHASE_ACC:inst3|acc[22] ; PHASE_ACC:inst3|acc[23] ; CLK          ; CLK         ; 0.000        ; 0.102      ; 1.393      ;
; 1.080 ; PHASE_ACC:inst3|acc[20] ; PHASE_ACC:inst3|acc[21] ; CLK          ; CLK         ; 0.000        ; 0.102      ; 1.394      ;
; 1.088 ; PHASE_ACC:inst3|acc[22] ; PHASE_ACC:inst3|acc[24] ; CLK          ; CLK         ; 0.000        ; 0.102      ; 1.402      ;
; 1.089 ; PHASE_ACC:inst3|acc[1]  ; PHASE_ACC:inst3|acc[2]  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.383      ;
; 1.089 ; PHASE_ACC:inst3|acc[3]  ; PHASE_ACC:inst3|acc[4]  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.383      ;
; 1.089 ; PHASE_ACC:inst3|acc[20] ; PHASE_ACC:inst3|acc[22] ; CLK          ; CLK         ; 0.000        ; 0.102      ; 1.403      ;
; 1.090 ; PHASE_ACC:inst3|acc[5]  ; PHASE_ACC:inst3|acc[6]  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.384      ;
; 1.090 ; PHASE_ACC:inst3|acc[13] ; PHASE_ACC:inst3|acc[14] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.384      ;
; 1.090 ; PHASE_ACC:inst3|acc[11] ; PHASE_ACC:inst3|acc[12] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.384      ;
; 1.090 ; PHASE_ACC:inst3|acc[9]  ; PHASE_ACC:inst3|acc[10] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.384      ;
; 1.090 ; PHASE_ACC:inst3|acc[15] ; PHASE_ACC:inst3|acc[16] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.383      ;
; 1.091 ; PHASE_ACC:inst3|acc[17] ; PHASE_ACC:inst3|acc[18] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.384      ;
; 1.091 ; PHASE_ACC:inst3|acc[7]  ; PHASE_ACC:inst3|acc[8]  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.385      ;
; 1.096 ; PHASE_ACC:inst3|acc[29] ; PHASE_ACC:inst3|acc[30] ; CLK          ; CLK         ; 0.000        ; 0.102      ; 1.410      ;
; 1.096 ; PHASE_ACC:inst3|acc[27] ; PHASE_ACC:inst3|acc[28] ; CLK          ; CLK         ; 0.000        ; 0.102      ; 1.410      ;
; 1.097 ; PHASE_ACC:inst3|acc[25] ; PHASE_ACC:inst3|acc[26] ; CLK          ; CLK         ; 0.000        ; 0.102      ; 1.411      ;
; 1.098 ; PHASE_ACC:inst3|acc[2]  ; PHASE_ACC:inst3|acc[3]  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.392      ;
; 1.098 ; PHASE_ACC:inst3|acc[6]  ; PHASE_ACC:inst3|acc[7]  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.392      ;
; 1.098 ; PHASE_ACC:inst3|acc[0]  ; PHASE_ACC:inst3|acc[1]  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.392      ;
; 1.099 ; PHASE_ACC:inst3|acc[12] ; PHASE_ACC:inst3|acc[13] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.393      ;
; 1.099 ; PHASE_ACC:inst3|acc[10] ; PHASE_ACC:inst3|acc[11] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.393      ;
; 1.099 ; PHASE_ACC:inst3|acc[4]  ; PHASE_ACC:inst3|acc[5]  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.393      ;
; 1.099 ; PHASE_ACC:inst3|acc[14] ; PHASE_ACC:inst3|acc[15] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.393      ;
; 1.100 ; PHASE_ACC:inst3|acc[8]  ; PHASE_ACC:inst3|acc[9]  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.394      ;
; 1.102 ; PHASE_ACC:inst3|acc[16] ; PHASE_ACC:inst3|acc[21] ; CLK          ; CLK         ; 0.000        ; 0.578      ; 1.892      ;
; 1.105 ; PHASE_ACC:inst3|acc[30] ; PHASE_ACC:inst3|acc[31] ; CLK          ; CLK         ; 0.000        ; 0.102      ; 1.419      ;
; 1.106 ; PHASE_ACC:inst3|acc[28] ; PHASE_ACC:inst3|acc[29] ; CLK          ; CLK         ; 0.000        ; 0.102      ; 1.420      ;
; 1.106 ; PHASE_ACC:inst3|acc[26] ; PHASE_ACC:inst3|acc[27] ; CLK          ; CLK         ; 0.000        ; 0.102      ; 1.420      ;
; 1.106 ; PHASE_ACC:inst3|acc[24] ; PHASE_ACC:inst3|acc[25] ; CLK          ; CLK         ; 0.000        ; 0.102      ; 1.420      ;
; 1.107 ; PHASE_ACC:inst3|acc[0]  ; PHASE_ACC:inst3|acc[2]  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.401      ;
; 1.107 ; PHASE_ACC:inst3|acc[2]  ; PHASE_ACC:inst3|acc[4]  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.401      ;
; 1.107 ; PHASE_ACC:inst3|acc[6]  ; PHASE_ACC:inst3|acc[8]  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.401      ;
; 1.108 ; PHASE_ACC:inst3|acc[4]  ; PHASE_ACC:inst3|acc[6]  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.402      ;
; 1.108 ; PHASE_ACC:inst3|acc[12] ; PHASE_ACC:inst3|acc[14] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.402      ;
; 1.108 ; PHASE_ACC:inst3|acc[10] ; PHASE_ACC:inst3|acc[12] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.402      ;
; 1.109 ; PHASE_ACC:inst3|acc[8]  ; PHASE_ACC:inst3|acc[10] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.403      ;
; 1.109 ; PHASE_ACC:inst3|acc[14] ; PHASE_ACC:inst3|acc[16] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.402      ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'                                                                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLK   ; Rise       ; afg:inst4|altsyncram:altsyncram_component|altsyncram_49r3:auto_generated|q_a[0]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLK   ; Rise       ; afg:inst4|altsyncram:altsyncram_component|altsyncram_49r3:auto_generated|q_a[1]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLK   ; Rise       ; afg:inst4|altsyncram:altsyncram_component|altsyncram_49r3:auto_generated|q_a[2]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLK   ; Rise       ; afg:inst4|altsyncram:altsyncram_component|altsyncram_49r3:auto_generated|q_a[3]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLK   ; Rise       ; afg:inst4|altsyncram:altsyncram_component|altsyncram_49r3:auto_generated|q_a[4]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLK   ; Rise       ; afg:inst4|altsyncram:altsyncram_component|altsyncram_49r3:auto_generated|q_a[5]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLK   ; Rise       ; afg:inst4|altsyncram:altsyncram_component|altsyncram_49r3:auto_generated|q_a[6]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLK   ; Rise       ; afg:inst4|altsyncram:altsyncram_component|altsyncram_49r3:auto_generated|q_a[7]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLK   ; Rise       ; afg:inst4|altsyncram:altsyncram_component|altsyncram_49r3:auto_generated|ram_block1a0~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLK   ; Rise       ; sin:inst6|altsyncram:altsyncram_component|altsyncram_v6r3:auto_generated|q_a[0]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLK   ; Rise       ; sin:inst6|altsyncram:altsyncram_component|altsyncram_v6r3:auto_generated|q_a[1]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLK   ; Rise       ; sin:inst6|altsyncram:altsyncram_component|altsyncram_v6r3:auto_generated|q_a[2]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLK   ; Rise       ; sin:inst6|altsyncram:altsyncram_component|altsyncram_v6r3:auto_generated|q_a[3]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLK   ; Rise       ; sin:inst6|altsyncram:altsyncram_component|altsyncram_v6r3:auto_generated|q_a[4]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLK   ; Rise       ; sin:inst6|altsyncram:altsyncram_component|altsyncram_v6r3:auto_generated|q_a[5]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLK   ; Rise       ; sin:inst6|altsyncram:altsyncram_component|altsyncram_v6r3:auto_generated|q_a[6]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLK   ; Rise       ; sin:inst6|altsyncram:altsyncram_component|altsyncram_v6r3:auto_generated|q_a[7]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLK   ; Rise       ; tribo:inst7|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|q_a[0]                        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLK   ; Rise       ; tribo:inst7|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|q_a[1]                        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLK   ; Rise       ; tribo:inst7|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|q_a[2]                        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLK   ; Rise       ; tribo:inst7|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|q_a[3]                        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLK   ; Rise       ; tribo:inst7|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|q_a[4]                        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLK   ; Rise       ; tribo:inst7|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|q_a[5]                        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLK   ; Rise       ; tribo:inst7|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|q_a[6]                        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLK   ; Rise       ; tribo:inst7|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|q_a[7]                        ;
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLK   ; Rise       ; CLK                                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[0]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[10]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[11]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[12]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[13]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[14]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[15]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[16]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[17]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[18]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[19]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[1]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[20]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[21]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[22]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[23]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[24]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[25]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[26]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[27]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[28]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[29]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[2]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[30]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[31]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[3]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[4]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[5]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[6]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[7]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[8]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[9]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; inst                                                                                                     ;
; 0.164  ; 0.399        ; 0.235          ; Low Pulse Width  ; CLK   ; Rise       ; afg:inst4|altsyncram:altsyncram_component|altsyncram_49r3:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.165  ; 0.400        ; 0.235          ; Low Pulse Width  ; CLK   ; Rise       ; afg:inst4|altsyncram:altsyncram_component|altsyncram_49r3:auto_generated|q_a[0]                          ;
; 0.165  ; 0.400        ; 0.235          ; Low Pulse Width  ; CLK   ; Rise       ; afg:inst4|altsyncram:altsyncram_component|altsyncram_49r3:auto_generated|q_a[1]                          ;
; 0.165  ; 0.400        ; 0.235          ; Low Pulse Width  ; CLK   ; Rise       ; afg:inst4|altsyncram:altsyncram_component|altsyncram_49r3:auto_generated|q_a[2]                          ;
; 0.165  ; 0.400        ; 0.235          ; Low Pulse Width  ; CLK   ; Rise       ; afg:inst4|altsyncram:altsyncram_component|altsyncram_49r3:auto_generated|q_a[3]                          ;
; 0.165  ; 0.400        ; 0.235          ; Low Pulse Width  ; CLK   ; Rise       ; afg:inst4|altsyncram:altsyncram_component|altsyncram_49r3:auto_generated|q_a[4]                          ;
; 0.165  ; 0.400        ; 0.235          ; Low Pulse Width  ; CLK   ; Rise       ; afg:inst4|altsyncram:altsyncram_component|altsyncram_49r3:auto_generated|q_a[5]                          ;
; 0.165  ; 0.400        ; 0.235          ; Low Pulse Width  ; CLK   ; Rise       ; afg:inst4|altsyncram:altsyncram_component|altsyncram_49r3:auto_generated|q_a[6]                          ;
; 0.165  ; 0.400        ; 0.235          ; Low Pulse Width  ; CLK   ; Rise       ; afg:inst4|altsyncram:altsyncram_component|altsyncram_49r3:auto_generated|q_a[7]                          ;
; 0.165  ; 0.400        ; 0.235          ; Low Pulse Width  ; CLK   ; Rise       ; sin:inst6|altsyncram:altsyncram_component|altsyncram_v6r3:auto_generated|q_a[0]                          ;
; 0.165  ; 0.400        ; 0.235          ; Low Pulse Width  ; CLK   ; Rise       ; sin:inst6|altsyncram:altsyncram_component|altsyncram_v6r3:auto_generated|q_a[1]                          ;
; 0.165  ; 0.400        ; 0.235          ; Low Pulse Width  ; CLK   ; Rise       ; sin:inst6|altsyncram:altsyncram_component|altsyncram_v6r3:auto_generated|q_a[2]                          ;
; 0.165  ; 0.400        ; 0.235          ; Low Pulse Width  ; CLK   ; Rise       ; sin:inst6|altsyncram:altsyncram_component|altsyncram_v6r3:auto_generated|q_a[3]                          ;
; 0.165  ; 0.400        ; 0.235          ; Low Pulse Width  ; CLK   ; Rise       ; sin:inst6|altsyncram:altsyncram_component|altsyncram_v6r3:auto_generated|q_a[4]                          ;
; 0.165  ; 0.400        ; 0.235          ; Low Pulse Width  ; CLK   ; Rise       ; sin:inst6|altsyncram:altsyncram_component|altsyncram_v6r3:auto_generated|q_a[5]                          ;
; 0.165  ; 0.400        ; 0.235          ; Low Pulse Width  ; CLK   ; Rise       ; sin:inst6|altsyncram:altsyncram_component|altsyncram_v6r3:auto_generated|q_a[6]                          ;
; 0.165  ; 0.400        ; 0.235          ; Low Pulse Width  ; CLK   ; Rise       ; sin:inst6|altsyncram:altsyncram_component|altsyncram_v6r3:auto_generated|q_a[7]                          ;
; 0.165  ; 0.400        ; 0.235          ; Low Pulse Width  ; CLK   ; Rise       ; tribo:inst7|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|q_a[0]                        ;
; 0.165  ; 0.400        ; 0.235          ; Low Pulse Width  ; CLK   ; Rise       ; tribo:inst7|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|q_a[1]                        ;
; 0.165  ; 0.400        ; 0.235          ; Low Pulse Width  ; CLK   ; Rise       ; tribo:inst7|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|q_a[2]                        ;
; 0.165  ; 0.400        ; 0.235          ; Low Pulse Width  ; CLK   ; Rise       ; tribo:inst7|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|q_a[3]                        ;
; 0.165  ; 0.400        ; 0.235          ; Low Pulse Width  ; CLK   ; Rise       ; tribo:inst7|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|q_a[4]                        ;
; 0.165  ; 0.400        ; 0.235          ; Low Pulse Width  ; CLK   ; Rise       ; tribo:inst7|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|q_a[5]                        ;
; 0.165  ; 0.400        ; 0.235          ; Low Pulse Width  ; CLK   ; Rise       ; tribo:inst7|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|q_a[6]                        ;
; 0.165  ; 0.400        ; 0.235          ; Low Pulse Width  ; CLK   ; Rise       ; tribo:inst7|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|q_a[7]                        ;
; 0.262  ; 0.482        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[19]                                                                                  ;
; 0.262  ; 0.482        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[20]                                                                                  ;
; 0.262  ; 0.482        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[21]                                                                                  ;
; 0.262  ; 0.482        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[22]                                                                                  ;
; 0.262  ; 0.482        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[23]                                                                                  ;
; 0.262  ; 0.482        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[24]                                                                                  ;
; 0.262  ; 0.482        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[25]                                                                                  ;
; 0.262  ; 0.482        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[26]                                                                                  ;
; 0.262  ; 0.482        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[27]                                                                                  ;
; 0.262  ; 0.482        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[28]                                                                                  ;
; 0.262  ; 0.482        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[29]                                                                                  ;
; 0.262  ; 0.482        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[30]                                                                                  ;
; 0.262  ; 0.482        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[31]                                                                                  ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[0]                                                                                   ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[10]                                                                                  ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[11]                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'inst'                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; inst  ; Fall       ; chose:inst5|q[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; inst  ; Fall       ; chose:inst5|q[1]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; inst  ; Fall       ; chose:inst5|q[2]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; inst  ; Fall       ; chose:inst5|q[3]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; inst  ; Fall       ; chose:inst5|q[4]      ;
; 0.246  ; 0.466        ; 0.220          ; High Pulse Width ; inst  ; Fall       ; chose:inst5|q[0]      ;
; 0.246  ; 0.466        ; 0.220          ; High Pulse Width ; inst  ; Fall       ; chose:inst5|q[1]      ;
; 0.246  ; 0.466        ; 0.220          ; High Pulse Width ; inst  ; Fall       ; chose:inst5|q[2]      ;
; 0.246  ; 0.466        ; 0.220          ; High Pulse Width ; inst  ; Fall       ; chose:inst5|q[3]      ;
; 0.246  ; 0.466        ; 0.220          ; High Pulse Width ; inst  ; Fall       ; chose:inst5|q[4]      ;
; 0.345  ; 0.533        ; 0.188          ; Low Pulse Width  ; inst  ; Fall       ; chose:inst5|q[0]      ;
; 0.345  ; 0.533        ; 0.188          ; Low Pulse Width  ; inst  ; Fall       ; chose:inst5|q[1]      ;
; 0.345  ; 0.533        ; 0.188          ; Low Pulse Width  ; inst  ; Fall       ; chose:inst5|q[2]      ;
; 0.345  ; 0.533        ; 0.188          ; Low Pulse Width  ; inst  ; Fall       ; chose:inst5|q[3]      ;
; 0.345  ; 0.533        ; 0.188          ; Low Pulse Width  ; inst  ; Fall       ; chose:inst5|q[4]      ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; inst  ; Rise       ; inst5|q[0]|clk        ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; inst  ; Rise       ; inst5|q[1]|clk        ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; inst  ; Rise       ; inst5|q[2]|clk        ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; inst  ; Rise       ; inst5|q[3]|clk        ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; inst  ; Rise       ; inst5|q[4]|clk        ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; inst  ; Rise       ; inst~clkctrl|inclk[0] ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; inst  ; Rise       ; inst~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; inst  ; Rise       ; inst|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; inst  ; Rise       ; inst|q                ;
; 0.530  ; 0.530        ; 0.000          ; High Pulse Width ; inst  ; Rise       ; inst~clkctrl|inclk[0] ;
; 0.530  ; 0.530        ; 0.000          ; High Pulse Width ; inst  ; Rise       ; inst~clkctrl|outclk   ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; inst  ; Rise       ; inst5|q[0]|clk        ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; inst  ; Rise       ; inst5|q[1]|clk        ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; inst  ; Rise       ; inst5|q[2]|clk        ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; inst  ; Rise       ; inst5|q[3]|clk        ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; inst  ; Rise       ; inst5|q[4]|clk        ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY0      ; CLK        ; -1.076 ; -0.992 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY0      ; CLK        ; 1.406 ; 1.336 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; DAC[*]    ; CLK        ; 11.391 ; 11.232 ; Rise       ; CLK             ;
;  DAC[0]   ; CLK        ; 9.960  ; 9.583  ; Rise       ; CLK             ;
;  DAC[1]   ; CLK        ; 9.748  ; 9.448  ; Rise       ; CLK             ;
;  DAC[2]   ; CLK        ; 10.243 ; 9.973  ; Rise       ; CLK             ;
;  DAC[3]   ; CLK        ; 10.218 ; 9.955  ; Rise       ; CLK             ;
;  DAC[4]   ; CLK        ; 11.391 ; 11.232 ; Rise       ; CLK             ;
;  DAC[5]   ; CLK        ; 10.100 ; 9.826  ; Rise       ; CLK             ;
;  DAC[6]   ; CLK        ; 10.251 ; 10.024 ; Rise       ; CLK             ;
;  DAC[7]   ; CLK        ; 10.466 ; 10.133 ; Rise       ; CLK             ;
; DACLK     ; CLK        ; 5.540  ; 5.429  ; Rise       ; CLK             ;
; DACLK     ; CLK        ; 5.540  ; 5.429  ; Fall       ; CLK             ;
; LEDA[*]   ; inst       ; 11.283 ; 11.133 ; Fall       ; inst            ;
;  LEDA[0]  ; inst       ; 9.546  ; 9.289  ; Fall       ; inst            ;
;  LEDA[1]  ; inst       ; 8.882  ; 9.117  ; Fall       ; inst            ;
;  LEDA[2]  ; inst       ; 9.463  ; 9.221  ; Fall       ; inst            ;
;  LEDA[3]  ; inst       ; 11.283 ; 11.133 ; Fall       ; inst            ;
;  LEDA[4]  ; inst       ; 9.186  ; 8.943  ; Fall       ; inst            ;
;  LEDA[5]  ; inst       ; 9.566  ; 9.394  ; Fall       ; inst            ;
;  LEDA[6]  ; inst       ; 9.396  ; 9.223  ; Fall       ; inst            ;
; LEDB[*]   ; inst       ; 8.999  ; 9.067  ; Fall       ; inst            ;
;  LEDB[0]  ; inst       ; 8.998  ; 8.808  ; Fall       ; inst            ;
;  LEDB[2]  ; inst       ; 8.999  ; 8.853  ; Fall       ; inst            ;
;  LEDB[3]  ; inst       ; 8.660  ; 8.506  ; Fall       ; inst            ;
;  LEDB[4]  ; inst       ; 8.922  ; 9.067  ; Fall       ; inst            ;
;  LEDB[5]  ; inst       ; 8.760  ; 8.927  ; Fall       ; inst            ;
;  LEDB[6]  ; inst       ; 8.972  ; 8.844  ; Fall       ; inst            ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; DAC[*]    ; CLK        ; 8.566  ; 8.337  ; Rise       ; CLK             ;
;  DAC[0]   ; CLK        ; 9.175  ; 8.869  ; Rise       ; CLK             ;
;  DAC[1]   ; CLK        ; 8.566  ; 8.340  ; Rise       ; CLK             ;
;  DAC[2]   ; CLK        ; 8.945  ; 8.665  ; Rise       ; CLK             ;
;  DAC[3]   ; CLK        ; 8.862  ; 8.611  ; Rise       ; CLK             ;
;  DAC[4]   ; CLK        ; 10.266 ; 10.127 ; Rise       ; CLK             ;
;  DAC[5]   ; CLK        ; 8.814  ; 8.516  ; Rise       ; CLK             ;
;  DAC[6]   ; CLK        ; 8.608  ; 8.337  ; Rise       ; CLK             ;
;  DAC[7]   ; CLK        ; 8.884  ; 8.637  ; Rise       ; CLK             ;
; DACLK     ; CLK        ; 5.370  ; 5.263  ; Rise       ; CLK             ;
; DACLK     ; CLK        ; 5.370  ; 5.263  ; Fall       ; CLK             ;
; LEDA[*]   ; inst       ; 7.771  ; 7.594  ; Fall       ; inst            ;
;  LEDA[0]  ; inst       ; 8.082  ; 7.857  ; Fall       ; inst            ;
;  LEDA[1]  ; inst       ; 7.883  ; 8.103  ; Fall       ; inst            ;
;  LEDA[2]  ; inst       ; 8.035  ; 7.822  ; Fall       ; inst            ;
;  LEDA[3]  ; inst       ; 9.192  ; 9.117  ; Fall       ; inst            ;
;  LEDA[4]  ; inst       ; 7.771  ; 7.594  ; Fall       ; inst            ;
;  LEDA[5]  ; inst       ; 7.794  ; 7.602  ; Fall       ; inst            ;
;  LEDA[6]  ; inst       ; 7.904  ; 7.722  ; Fall       ; inst            ;
; LEDB[*]   ; inst       ; 7.630  ; 7.652  ; Fall       ; inst            ;
;  LEDB[0]  ; inst       ; 8.073  ; 7.942  ; Fall       ; inst            ;
;  LEDB[2]  ; inst       ; 8.187  ; 8.023  ; Fall       ; inst            ;
;  LEDB[3]  ; inst       ; 7.749  ; 7.652  ; Fall       ; inst            ;
;  LEDB[4]  ; inst       ; 7.630  ; 7.792  ; Fall       ; inst            ;
;  LEDB[5]  ; inst       ; 7.959  ; 8.077  ; Fall       ; inst            ;
;  LEDB[6]  ; inst       ; 8.106  ; 7.961  ; Fall       ; inst            ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW0        ; DAC[0]      ; 11.220 ; 10.600 ; 11.154 ; 11.265 ;
; SW0        ; DAC[1]      ; 10.248 ; 10.056 ; 10.513 ; 10.347 ;
; SW0        ; DAC[2]      ; 10.923 ; 9.928  ; 10.470 ; 10.993 ;
; SW0        ; DAC[3]      ; 10.832 ; 9.888  ; 10.401 ; 10.930 ;
; SW0        ; DAC[4]      ; 12.309 ; 11.852 ; 12.236 ; 12.534 ;
; SW0        ; DAC[5]      ; 10.782 ; 9.786  ; 10.348 ; 10.831 ;
; SW0        ; DAC[6]      ; 10.945 ; 10.285 ; 10.800 ; 11.028 ;
; SW0        ; DAC[7]      ; 11.270 ; 9.944  ; 10.483 ; 11.336 ;
; SW1        ; DAC[0]      ; 10.738 ; 10.447 ; 11.052 ; 10.775 ;
; SW1        ; DAC[1]      ; 10.066 ; 9.900  ; 10.407 ; 10.155 ;
; SW1        ; DAC[2]      ; 10.597 ; 10.369 ; 10.901 ; 10.714 ;
; SW1        ; DAC[3]      ; 10.516 ; 10.319 ; 10.820 ; 10.664 ;
; SW1        ; DAC[4]      ; 11.643 ; 11.515 ; 11.948 ; 11.863 ;
; SW1        ; DAC[5]      ; 10.582 ; 10.377 ; 10.906 ; 10.682 ;
; SW1        ; DAC[6]      ; 10.744 ; 10.572 ; 11.068 ; 10.877 ;
; SW1        ; DAC[7]      ; 10.711 ; 10.608 ; 11.115 ; 10.834 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW0        ; DAC[0]      ; 10.768 ; 10.207 ; 10.728 ; 10.771 ;
; SW0        ; DAC[1]      ; 9.881  ; 9.685  ; 10.114 ; 9.970  ;
; SW0        ; DAC[2]      ; 10.444 ; 9.571  ; 10.090 ; 10.505 ;
; SW0        ; DAC[3]      ; 10.359 ; 9.532  ; 10.025 ; 10.444 ;
; SW0        ; DAC[4]      ; 11.854 ; 11.471 ; 11.826 ; 12.026 ;
; SW0        ; DAC[5]      ; 10.310 ; 9.435  ; 9.974  ; 10.350 ;
; SW0        ; DAC[6]      ; 10.471 ; 9.910  ; 10.409 ; 10.546 ;
; SW0        ; DAC[7]      ; 10.715 ; 9.591  ; 10.107 ; 10.791 ;
; SW1        ; DAC[0]      ; 10.346 ; 10.064 ; 10.649 ; 10.381 ;
; SW1        ; DAC[1]      ; 9.700  ; 9.539  ; 10.030 ; 9.786  ;
; SW1        ; DAC[2]      ; 10.126 ; 9.904  ; 10.419 ; 10.236 ;
; SW1        ; DAC[3]      ; 10.050 ; 9.856  ; 10.343 ; 10.188 ;
; SW1        ; DAC[4]      ; 11.274 ; 11.152 ; 11.567 ; 11.486 ;
; SW1        ; DAC[5]      ; 10.114 ; 9.914  ; 10.424 ; 10.206 ;
; SW1        ; DAC[6]      ; 10.274 ; 10.108 ; 10.584 ; 10.400 ;
; SW1        ; DAC[7]      ; 10.241 ; 10.138 ; 10.630 ; 10.356 ;
+------------+-------------+--------+--------+--------+--------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                          ;
+------------+-----------------+------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                           ;
+------------+-----------------+------------+------------------------------------------------+
; 305.34 MHz ; 238.04 MHz      ; CLK        ; limit due to minimum period restriction (tmin) ;
; 491.64 MHz ; 402.09 MHz      ; inst       ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -4.187 ; -165.935          ;
; inst  ; -1.034 ; -4.679            ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; inst  ; 0.404 ; 0.000             ;
; CLK   ; 0.539 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.201 ; -132.096                        ;
; inst  ; -1.487 ; -7.435                          ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                         ;
+--------+------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -4.187 ; chose:inst5|q[0] ; PHASE_ACC:inst3|acc[30] ; inst         ; CLK         ; 0.500        ; 0.579      ; 5.258      ;
; -4.150 ; chose:inst5|q[2] ; PHASE_ACC:inst3|acc[30] ; inst         ; CLK         ; 0.500        ; 0.579      ; 5.221      ;
; -4.148 ; chose:inst5|q[0] ; PHASE_ACC:inst3|acc[31] ; inst         ; CLK         ; 0.500        ; 0.579      ; 5.219      ;
; -4.111 ; chose:inst5|q[2] ; PHASE_ACC:inst3|acc[31] ; inst         ; CLK         ; 0.500        ; 0.579      ; 5.182      ;
; -4.061 ; chose:inst5|q[0] ; PHASE_ACC:inst3|acc[28] ; inst         ; CLK         ; 0.500        ; 0.579      ; 5.132      ;
; -4.047 ; chose:inst5|q[3] ; PHASE_ACC:inst3|acc[30] ; inst         ; CLK         ; 0.500        ; 0.579      ; 5.118      ;
; -4.024 ; chose:inst5|q[2] ; PHASE_ACC:inst3|acc[28] ; inst         ; CLK         ; 0.500        ; 0.579      ; 5.095      ;
; -4.022 ; chose:inst5|q[0] ; PHASE_ACC:inst3|acc[29] ; inst         ; CLK         ; 0.500        ; 0.579      ; 5.093      ;
; -4.014 ; chose:inst5|q[4] ; PHASE_ACC:inst3|acc[31] ; inst         ; CLK         ; 0.500        ; 0.579      ; 5.085      ;
; -4.008 ; chose:inst5|q[3] ; PHASE_ACC:inst3|acc[31] ; inst         ; CLK         ; 0.500        ; 0.579      ; 5.079      ;
; -3.985 ; chose:inst5|q[2] ; PHASE_ACC:inst3|acc[29] ; inst         ; CLK         ; 0.500        ; 0.579      ; 5.056      ;
; -3.958 ; chose:inst5|q[1] ; PHASE_ACC:inst3|acc[31] ; inst         ; CLK         ; 0.500        ; 0.579      ; 5.029      ;
; -3.935 ; chose:inst5|q[0] ; PHASE_ACC:inst3|acc[26] ; inst         ; CLK         ; 0.500        ; 0.579      ; 5.006      ;
; -3.921 ; chose:inst5|q[3] ; PHASE_ACC:inst3|acc[28] ; inst         ; CLK         ; 0.500        ; 0.579      ; 4.992      ;
; -3.918 ; chose:inst5|q[4] ; PHASE_ACC:inst3|acc[30] ; inst         ; CLK         ; 0.500        ; 0.579      ; 4.989      ;
; -3.898 ; chose:inst5|q[2] ; PHASE_ACC:inst3|acc[26] ; inst         ; CLK         ; 0.500        ; 0.579      ; 4.969      ;
; -3.896 ; chose:inst5|q[0] ; PHASE_ACC:inst3|acc[27] ; inst         ; CLK         ; 0.500        ; 0.579      ; 4.967      ;
; -3.888 ; chose:inst5|q[4] ; PHASE_ACC:inst3|acc[29] ; inst         ; CLK         ; 0.500        ; 0.579      ; 4.959      ;
; -3.882 ; chose:inst5|q[3] ; PHASE_ACC:inst3|acc[29] ; inst         ; CLK         ; 0.500        ; 0.579      ; 4.953      ;
; -3.879 ; chose:inst5|q[0] ; PHASE_ACC:inst3|acc[18] ; inst         ; CLK         ; 0.500        ; 0.131      ; 4.502      ;
; -3.859 ; chose:inst5|q[2] ; PHASE_ACC:inst3|acc[27] ; inst         ; CLK         ; 0.500        ; 0.579      ; 4.930      ;
; -3.842 ; chose:inst5|q[2] ; PHASE_ACC:inst3|acc[18] ; inst         ; CLK         ; 0.500        ; 0.131      ; 4.465      ;
; -3.832 ; chose:inst5|q[1] ; PHASE_ACC:inst3|acc[29] ; inst         ; CLK         ; 0.500        ; 0.579      ; 4.903      ;
; -3.827 ; chose:inst5|q[1] ; PHASE_ACC:inst3|acc[30] ; inst         ; CLK         ; 0.500        ; 0.579      ; 4.898      ;
; -3.809 ; chose:inst5|q[0] ; PHASE_ACC:inst3|acc[24] ; inst         ; CLK         ; 0.500        ; 0.579      ; 4.880      ;
; -3.795 ; chose:inst5|q[3] ; PHASE_ACC:inst3|acc[26] ; inst         ; CLK         ; 0.500        ; 0.579      ; 4.866      ;
; -3.792 ; chose:inst5|q[4] ; PHASE_ACC:inst3|acc[28] ; inst         ; CLK         ; 0.500        ; 0.579      ; 4.863      ;
; -3.772 ; chose:inst5|q[2] ; PHASE_ACC:inst3|acc[24] ; inst         ; CLK         ; 0.500        ; 0.579      ; 4.843      ;
; -3.770 ; chose:inst5|q[0] ; PHASE_ACC:inst3|acc[25] ; inst         ; CLK         ; 0.500        ; 0.579      ; 4.841      ;
; -3.762 ; chose:inst5|q[4] ; PHASE_ACC:inst3|acc[27] ; inst         ; CLK         ; 0.500        ; 0.579      ; 4.833      ;
; -3.756 ; chose:inst5|q[3] ; PHASE_ACC:inst3|acc[27] ; inst         ; CLK         ; 0.500        ; 0.579      ; 4.827      ;
; -3.753 ; chose:inst5|q[0] ; PHASE_ACC:inst3|acc[16] ; inst         ; CLK         ; 0.500        ; 0.131      ; 4.376      ;
; -3.739 ; chose:inst5|q[3] ; PHASE_ACC:inst3|acc[18] ; inst         ; CLK         ; 0.500        ; 0.131      ; 4.362      ;
; -3.733 ; chose:inst5|q[2] ; PHASE_ACC:inst3|acc[25] ; inst         ; CLK         ; 0.500        ; 0.579      ; 4.804      ;
; -3.716 ; chose:inst5|q[2] ; PHASE_ACC:inst3|acc[16] ; inst         ; CLK         ; 0.500        ; 0.131      ; 4.339      ;
; -3.714 ; chose:inst5|q[0] ; PHASE_ACC:inst3|acc[17] ; inst         ; CLK         ; 0.500        ; 0.131      ; 4.337      ;
; -3.706 ; chose:inst5|q[1] ; PHASE_ACC:inst3|acc[27] ; inst         ; CLK         ; 0.500        ; 0.579      ; 4.777      ;
; -3.701 ; chose:inst5|q[1] ; PHASE_ACC:inst3|acc[28] ; inst         ; CLK         ; 0.500        ; 0.579      ; 4.772      ;
; -3.683 ; chose:inst5|q[0] ; PHASE_ACC:inst3|acc[22] ; inst         ; CLK         ; 0.500        ; 0.579      ; 4.754      ;
; -3.677 ; chose:inst5|q[2] ; PHASE_ACC:inst3|acc[17] ; inst         ; CLK         ; 0.500        ; 0.131      ; 4.300      ;
; -3.669 ; chose:inst5|q[3] ; PHASE_ACC:inst3|acc[24] ; inst         ; CLK         ; 0.500        ; 0.579      ; 4.740      ;
; -3.666 ; chose:inst5|q[4] ; PHASE_ACC:inst3|acc[26] ; inst         ; CLK         ; 0.500        ; 0.579      ; 4.737      ;
; -3.646 ; chose:inst5|q[2] ; PHASE_ACC:inst3|acc[22] ; inst         ; CLK         ; 0.500        ; 0.579      ; 4.717      ;
; -3.644 ; chose:inst5|q[0] ; PHASE_ACC:inst3|acc[23] ; inst         ; CLK         ; 0.500        ; 0.579      ; 4.715      ;
; -3.636 ; chose:inst5|q[4] ; PHASE_ACC:inst3|acc[25] ; inst         ; CLK         ; 0.500        ; 0.579      ; 4.707      ;
; -3.630 ; chose:inst5|q[3] ; PHASE_ACC:inst3|acc[25] ; inst         ; CLK         ; 0.500        ; 0.579      ; 4.701      ;
; -3.624 ; chose:inst5|q[0] ; PHASE_ACC:inst3|acc[14] ; inst         ; CLK         ; 0.500        ; 0.134      ; 4.250      ;
; -3.613 ; chose:inst5|q[3] ; PHASE_ACC:inst3|acc[16] ; inst         ; CLK         ; 0.500        ; 0.131      ; 4.236      ;
; -3.610 ; chose:inst5|q[4] ; PHASE_ACC:inst3|acc[18] ; inst         ; CLK         ; 0.500        ; 0.131      ; 4.233      ;
; -3.607 ; chose:inst5|q[2] ; PHASE_ACC:inst3|acc[23] ; inst         ; CLK         ; 0.500        ; 0.579      ; 4.678      ;
; -3.587 ; chose:inst5|q[2] ; PHASE_ACC:inst3|acc[14] ; inst         ; CLK         ; 0.500        ; 0.134      ; 4.213      ;
; -3.585 ; chose:inst5|q[0] ; PHASE_ACC:inst3|acc[15] ; inst         ; CLK         ; 0.500        ; 0.134      ; 4.211      ;
; -3.580 ; chose:inst5|q[4] ; PHASE_ACC:inst3|acc[17] ; inst         ; CLK         ; 0.500        ; 0.131      ; 4.203      ;
; -3.580 ; chose:inst5|q[1] ; PHASE_ACC:inst3|acc[25] ; inst         ; CLK         ; 0.500        ; 0.579      ; 4.651      ;
; -3.575 ; chose:inst5|q[1] ; PHASE_ACC:inst3|acc[26] ; inst         ; CLK         ; 0.500        ; 0.579      ; 4.646      ;
; -3.574 ; chose:inst5|q[3] ; PHASE_ACC:inst3|acc[17] ; inst         ; CLK         ; 0.500        ; 0.131      ; 4.197      ;
; -3.557 ; chose:inst5|q[0] ; PHASE_ACC:inst3|acc[20] ; inst         ; CLK         ; 0.500        ; 0.579      ; 4.628      ;
; -3.548 ; chose:inst5|q[2] ; PHASE_ACC:inst3|acc[15] ; inst         ; CLK         ; 0.500        ; 0.134      ; 4.174      ;
; -3.543 ; chose:inst5|q[3] ; PHASE_ACC:inst3|acc[22] ; inst         ; CLK         ; 0.500        ; 0.579      ; 4.614      ;
; -3.540 ; chose:inst5|q[4] ; PHASE_ACC:inst3|acc[24] ; inst         ; CLK         ; 0.500        ; 0.579      ; 4.611      ;
; -3.520 ; chose:inst5|q[2] ; PHASE_ACC:inst3|acc[20] ; inst         ; CLK         ; 0.500        ; 0.579      ; 4.591      ;
; -3.519 ; chose:inst5|q[1] ; PHASE_ACC:inst3|acc[18] ; inst         ; CLK         ; 0.500        ; 0.131      ; 4.142      ;
; -3.518 ; chose:inst5|q[0] ; PHASE_ACC:inst3|acc[21] ; inst         ; CLK         ; 0.500        ; 0.579      ; 4.589      ;
; -3.510 ; chose:inst5|q[4] ; PHASE_ACC:inst3|acc[23] ; inst         ; CLK         ; 0.500        ; 0.579      ; 4.581      ;
; -3.504 ; chose:inst5|q[3] ; PHASE_ACC:inst3|acc[23] ; inst         ; CLK         ; 0.500        ; 0.579      ; 4.575      ;
; -3.498 ; chose:inst5|q[0] ; PHASE_ACC:inst3|acc[12] ; inst         ; CLK         ; 0.500        ; 0.134      ; 4.124      ;
; -3.484 ; chose:inst5|q[4] ; PHASE_ACC:inst3|acc[16] ; inst         ; CLK         ; 0.500        ; 0.131      ; 4.107      ;
; -3.484 ; chose:inst5|q[3] ; PHASE_ACC:inst3|acc[14] ; inst         ; CLK         ; 0.500        ; 0.134      ; 4.110      ;
; -3.481 ; chose:inst5|q[2] ; PHASE_ACC:inst3|acc[21] ; inst         ; CLK         ; 0.500        ; 0.579      ; 4.552      ;
; -3.479 ; chose:inst5|q[1] ; PHASE_ACC:inst3|acc[17] ; inst         ; CLK         ; 0.500        ; 0.131      ; 4.102      ;
; -3.461 ; chose:inst5|q[2] ; PHASE_ACC:inst3|acc[12] ; inst         ; CLK         ; 0.500        ; 0.134      ; 4.087      ;
; -3.459 ; chose:inst5|q[0] ; PHASE_ACC:inst3|acc[13] ; inst         ; CLK         ; 0.500        ; 0.134      ; 4.085      ;
; -3.454 ; chose:inst5|q[1] ; PHASE_ACC:inst3|acc[23] ; inst         ; CLK         ; 0.500        ; 0.579      ; 4.525      ;
; -3.451 ; chose:inst5|q[4] ; PHASE_ACC:inst3|acc[15] ; inst         ; CLK         ; 0.500        ; 0.134      ; 4.077      ;
; -3.449 ; chose:inst5|q[1] ; PHASE_ACC:inst3|acc[24] ; inst         ; CLK         ; 0.500        ; 0.579      ; 4.520      ;
; -3.445 ; chose:inst5|q[3] ; PHASE_ACC:inst3|acc[15] ; inst         ; CLK         ; 0.500        ; 0.134      ; 4.071      ;
; -3.422 ; chose:inst5|q[2] ; PHASE_ACC:inst3|acc[13] ; inst         ; CLK         ; 0.500        ; 0.134      ; 4.048      ;
; -3.417 ; chose:inst5|q[3] ; PHASE_ACC:inst3|acc[20] ; inst         ; CLK         ; 0.500        ; 0.579      ; 4.488      ;
; -3.414 ; chose:inst5|q[4] ; PHASE_ACC:inst3|acc[22] ; inst         ; CLK         ; 0.500        ; 0.579      ; 4.485      ;
; -3.392 ; chose:inst5|q[0] ; PHASE_ACC:inst3|acc[19] ; inst         ; CLK         ; 0.500        ; 0.579      ; 4.463      ;
; -3.384 ; chose:inst5|q[4] ; PHASE_ACC:inst3|acc[21] ; inst         ; CLK         ; 0.500        ; 0.579      ; 4.455      ;
; -3.378 ; chose:inst5|q[3] ; PHASE_ACC:inst3|acc[21] ; inst         ; CLK         ; 0.500        ; 0.579      ; 4.449      ;
; -3.372 ; chose:inst5|q[0] ; PHASE_ACC:inst3|acc[10] ; inst         ; CLK         ; 0.500        ; 0.134      ; 3.998      ;
; -3.358 ; chose:inst5|q[3] ; PHASE_ACC:inst3|acc[12] ; inst         ; CLK         ; 0.500        ; 0.134      ; 3.984      ;
; -3.355 ; chose:inst5|q[4] ; PHASE_ACC:inst3|acc[14] ; inst         ; CLK         ; 0.500        ; 0.134      ; 3.981      ;
; -3.355 ; chose:inst5|q[2] ; PHASE_ACC:inst3|acc[19] ; inst         ; CLK         ; 0.500        ; 0.579      ; 4.426      ;
; -3.352 ; chose:inst5|q[1] ; PHASE_ACC:inst3|acc[16] ; inst         ; CLK         ; 0.500        ; 0.131      ; 3.975      ;
; -3.350 ; chose:inst5|q[1] ; PHASE_ACC:inst3|acc[15] ; inst         ; CLK         ; 0.500        ; 0.134      ; 3.976      ;
; -3.335 ; chose:inst5|q[2] ; PHASE_ACC:inst3|acc[10] ; inst         ; CLK         ; 0.500        ; 0.134      ; 3.961      ;
; -3.333 ; chose:inst5|q[0] ; PHASE_ACC:inst3|acc[11] ; inst         ; CLK         ; 0.500        ; 0.134      ; 3.959      ;
; -3.328 ; chose:inst5|q[1] ; PHASE_ACC:inst3|acc[21] ; inst         ; CLK         ; 0.500        ; 0.579      ; 4.399      ;
; -3.325 ; chose:inst5|q[4] ; PHASE_ACC:inst3|acc[13] ; inst         ; CLK         ; 0.500        ; 0.134      ; 3.951      ;
; -3.323 ; chose:inst5|q[1] ; PHASE_ACC:inst3|acc[22] ; inst         ; CLK         ; 0.500        ; 0.579      ; 4.394      ;
; -3.319 ; chose:inst5|q[3] ; PHASE_ACC:inst3|acc[13] ; inst         ; CLK         ; 0.500        ; 0.134      ; 3.945      ;
; -3.296 ; chose:inst5|q[2] ; PHASE_ACC:inst3|acc[11] ; inst         ; CLK         ; 0.500        ; 0.134      ; 3.922      ;
; -3.288 ; chose:inst5|q[4] ; PHASE_ACC:inst3|acc[20] ; inst         ; CLK         ; 0.500        ; 0.579      ; 4.359      ;
; -3.258 ; chose:inst5|q[4] ; PHASE_ACC:inst3|acc[19] ; inst         ; CLK         ; 0.500        ; 0.579      ; 4.329      ;
; -3.252 ; chose:inst5|q[3] ; PHASE_ACC:inst3|acc[19] ; inst         ; CLK         ; 0.500        ; 0.579      ; 4.323      ;
; -3.246 ; chose:inst5|q[0] ; PHASE_ACC:inst3|acc[8]  ; inst         ; CLK         ; 0.500        ; 0.134      ; 3.872      ;
; -3.232 ; chose:inst5|q[3] ; PHASE_ACC:inst3|acc[10] ; inst         ; CLK         ; 0.500        ; 0.134      ; 3.858      ;
+--------+------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'inst'                                                                                 ;
+--------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; -1.034 ; chose:inst5|q[1] ; chose:inst5|q[4] ; inst         ; inst        ; 1.000        ; -0.070     ; 1.966      ;
; -0.999 ; chose:inst5|q[0] ; chose:inst5|q[0] ; inst         ; inst        ; 1.000        ; -0.070     ; 1.931      ;
; -0.947 ; chose:inst5|q[3] ; chose:inst5|q[4] ; inst         ; inst        ; 1.000        ; -0.070     ; 1.879      ;
; -0.943 ; chose:inst5|q[0] ; chose:inst5|q[4] ; inst         ; inst        ; 1.000        ; -0.070     ; 1.875      ;
; -0.932 ; chose:inst5|q[0] ; chose:inst5|q[3] ; inst         ; inst        ; 1.000        ; -0.070     ; 1.864      ;
; -0.908 ; chose:inst5|q[1] ; chose:inst5|q[2] ; inst         ; inst        ; 1.000        ; -0.070     ; 1.840      ;
; -0.869 ; chose:inst5|q[1] ; chose:inst5|q[3] ; inst         ; inst        ; 1.000        ; -0.070     ; 1.801      ;
; -0.838 ; chose:inst5|q[2] ; chose:inst5|q[4] ; inst         ; inst        ; 1.000        ; -0.070     ; 1.770      ;
; -0.831 ; chose:inst5|q[2] ; chose:inst5|q[3] ; inst         ; inst        ; 1.000        ; -0.070     ; 1.763      ;
; -0.817 ; chose:inst5|q[0] ; chose:inst5|q[2] ; inst         ; inst        ; 1.000        ; -0.070     ; 1.749      ;
; -0.806 ; chose:inst5|q[0] ; chose:inst5|q[1] ; inst         ; inst        ; 1.000        ; -0.070     ; 1.738      ;
; -0.765 ; chose:inst5|q[1] ; chose:inst5|q[0] ; inst         ; inst        ; 1.000        ; -0.070     ; 1.697      ;
; -0.617 ; chose:inst5|q[2] ; chose:inst5|q[0] ; inst         ; inst        ; 1.000        ; -0.070     ; 1.549      ;
; -0.547 ; chose:inst5|q[3] ; chose:inst5|q[0] ; inst         ; inst        ; 1.000        ; -0.070     ; 1.479      ;
; -0.455 ; chose:inst5|q[4] ; chose:inst5|q[4] ; inst         ; inst        ; 1.000        ; -0.070     ; 1.387      ;
; -0.326 ; chose:inst5|q[3] ; chose:inst5|q[3] ; inst         ; inst        ; 1.000        ; -0.070     ; 1.258      ;
; -0.318 ; chose:inst5|q[2] ; chose:inst5|q[2] ; inst         ; inst        ; 1.000        ; -0.070     ; 1.250      ;
; -0.300 ; chose:inst5|q[1] ; chose:inst5|q[1] ; inst         ; inst        ; 1.000        ; -0.070     ; 1.232      ;
; -0.294 ; chose:inst5|q[4] ; chose:inst5|q[0] ; inst         ; inst        ; 1.000        ; -0.070     ; 1.226      ;
+--------+------------------+------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'inst'                                                                                 ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node        ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; 0.404 ; chose:inst5|q[0] ; chose:inst5|q[0] ; inst         ; inst        ; 0.000        ; 0.070      ; 0.669      ;
; 0.769 ; chose:inst5|q[1] ; chose:inst5|q[1] ; inst         ; inst        ; 0.000        ; 0.070      ; 1.034      ;
; 0.783 ; chose:inst5|q[2] ; chose:inst5|q[2] ; inst         ; inst        ; 0.000        ; 0.070      ; 1.048      ;
; 0.790 ; chose:inst5|q[3] ; chose:inst5|q[3] ; inst         ; inst        ; 0.000        ; 0.070      ; 1.055      ;
; 0.875 ; chose:inst5|q[4] ; chose:inst5|q[0] ; inst         ; inst        ; 0.000        ; 0.070      ; 1.140      ;
; 0.924 ; chose:inst5|q[4] ; chose:inst5|q[4] ; inst         ; inst        ; 0.000        ; 0.070      ; 1.189      ;
; 1.063 ; chose:inst5|q[3] ; chose:inst5|q[0] ; inst         ; inst        ; 0.000        ; 0.070      ; 1.328      ;
; 1.078 ; chose:inst5|q[0] ; chose:inst5|q[1] ; inst         ; inst        ; 0.000        ; 0.070      ; 1.343      ;
; 1.090 ; chose:inst5|q[1] ; chose:inst5|q[2] ; inst         ; inst        ; 0.000        ; 0.070      ; 1.355      ;
; 1.093 ; chose:inst5|q[0] ; chose:inst5|q[2] ; inst         ; inst        ; 0.000        ; 0.070      ; 1.358      ;
; 1.102 ; chose:inst5|q[2] ; chose:inst5|q[3] ; inst         ; inst        ; 0.000        ; 0.070      ; 1.367      ;
; 1.112 ; chose:inst5|q[3] ; chose:inst5|q[4] ; inst         ; inst        ; 0.000        ; 0.070      ; 1.377      ;
; 1.117 ; chose:inst5|q[2] ; chose:inst5|q[4] ; inst         ; inst        ; 0.000        ; 0.070      ; 1.382      ;
; 1.144 ; chose:inst5|q[2] ; chose:inst5|q[0] ; inst         ; inst        ; 0.000        ; 0.070      ; 1.409      ;
; 1.197 ; chose:inst5|q[1] ; chose:inst5|q[3] ; inst         ; inst        ; 0.000        ; 0.070      ; 1.462      ;
; 1.200 ; chose:inst5|q[0] ; chose:inst5|q[3] ; inst         ; inst        ; 0.000        ; 0.070      ; 1.465      ;
; 1.212 ; chose:inst5|q[1] ; chose:inst5|q[4] ; inst         ; inst        ; 0.000        ; 0.070      ; 1.477      ;
; 1.215 ; chose:inst5|q[0] ; chose:inst5|q[4] ; inst         ; inst        ; 0.000        ; 0.070      ; 1.480      ;
; 1.323 ; chose:inst5|q[1] ; chose:inst5|q[0] ; inst         ; inst        ; 0.000        ; 0.070      ; 1.588      ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 0.539 ; PHASE_ACC:inst3|acc[18] ; PHASE_ACC:inst3|acc[19] ; CLK          ; CLK         ; 0.000        ; 0.540      ; 1.274      ;
; 0.556 ; PHASE_ACC:inst3|acc[18] ; PHASE_ACC:inst3|acc[20] ; CLK          ; CLK         ; 0.000        ; 0.540      ; 1.291      ;
; 0.636 ; PHASE_ACC:inst3|acc[17] ; PHASE_ACC:inst3|acc[19] ; CLK          ; CLK         ; 0.000        ; 0.540      ; 1.371      ;
; 0.661 ; PHASE_ACC:inst3|acc[18] ; PHASE_ACC:inst3|acc[21] ; CLK          ; CLK         ; 0.000        ; 0.540      ; 1.396      ;
; 0.664 ; PHASE_ACC:inst3|acc[17] ; PHASE_ACC:inst3|acc[20] ; CLK          ; CLK         ; 0.000        ; 0.540      ; 1.399      ;
; 0.665 ; PHASE_ACC:inst3|acc[22] ; PHASE_ACC:inst3|acc[22] ; CLK          ; CLK         ; 0.000        ; 0.092      ; 0.952      ;
; 0.667 ; PHASE_ACC:inst3|acc[19] ; PHASE_ACC:inst3|acc[19] ; CLK          ; CLK         ; 0.000        ; 0.092      ; 0.954      ;
; 0.667 ; PHASE_ACC:inst3|acc[21] ; PHASE_ACC:inst3|acc[21] ; CLK          ; CLK         ; 0.000        ; 0.092      ; 0.954      ;
; 0.668 ; PHASE_ACC:inst3|acc[23] ; PHASE_ACC:inst3|acc[23] ; CLK          ; CLK         ; 0.000        ; 0.092      ; 0.955      ;
; 0.668 ; PHASE_ACC:inst3|acc[20] ; PHASE_ACC:inst3|acc[20] ; CLK          ; CLK         ; 0.000        ; 0.092      ; 0.955      ;
; 0.678 ; PHASE_ACC:inst3|acc[18] ; PHASE_ACC:inst3|acc[22] ; CLK          ; CLK         ; 0.000        ; 0.540      ; 1.413      ;
; 0.682 ; PHASE_ACC:inst3|acc[15] ; PHASE_ACC:inst3|acc[15] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.950      ;
; 0.683 ; PHASE_ACC:inst3|acc[6]  ; PHASE_ACC:inst3|acc[6]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.951      ;
; 0.684 ; PHASE_ACC:inst3|acc[1]  ; PHASE_ACC:inst3|acc[1]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.952      ;
; 0.684 ; PHASE_ACC:inst3|acc[0]  ; PHASE_ACC:inst3|acc[0]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.952      ;
; 0.685 ; PHASE_ACC:inst3|acc[17] ; PHASE_ACC:inst3|acc[17] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.953      ;
; 0.685 ; PHASE_ACC:inst3|acc[14] ; PHASE_ACC:inst3|acc[14] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.953      ;
; 0.685 ; PHASE_ACC:inst3|acc[13] ; PHASE_ACC:inst3|acc[13] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.953      ;
; 0.685 ; PHASE_ACC:inst3|acc[11] ; PHASE_ACC:inst3|acc[11] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.953      ;
; 0.685 ; PHASE_ACC:inst3|acc[5]  ; PHASE_ACC:inst3|acc[5]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.953      ;
; 0.685 ; PHASE_ACC:inst3|acc[3]  ; PHASE_ACC:inst3|acc[3]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.953      ;
; 0.686 ; PHASE_ACC:inst3|acc[29] ; PHASE_ACC:inst3|acc[29] ; CLK          ; CLK         ; 0.000        ; 0.092      ; 0.973      ;
; 0.686 ; PHASE_ACC:inst3|acc[18] ; PHASE_ACC:inst3|acc[18] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.954      ;
; 0.686 ; PHASE_ACC:inst3|acc[12] ; PHASE_ACC:inst3|acc[12] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.954      ;
; 0.686 ; PHASE_ACC:inst3|acc[10] ; PHASE_ACC:inst3|acc[10] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.954      ;
; 0.686 ; PHASE_ACC:inst3|acc[8]  ; PHASE_ACC:inst3|acc[8]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.954      ;
; 0.687 ; PHASE_ACC:inst3|acc[27] ; PHASE_ACC:inst3|acc[27] ; CLK          ; CLK         ; 0.000        ; 0.092      ; 0.974      ;
; 0.688 ; PHASE_ACC:inst3|acc[31] ; PHASE_ACC:inst3|acc[31] ; CLK          ; CLK         ; 0.000        ; 0.092      ; 0.975      ;
; 0.688 ; PHASE_ACC:inst3|acc[2]  ; PHASE_ACC:inst3|acc[2]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.956      ;
; 0.689 ; PHASE_ACC:inst3|acc[25] ; PHASE_ACC:inst3|acc[25] ; CLK          ; CLK         ; 0.000        ; 0.092      ; 0.976      ;
; 0.689 ; PHASE_ACC:inst3|acc[9]  ; PHASE_ACC:inst3|acc[9]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.957      ;
; 0.689 ; PHASE_ACC:inst3|acc[7]  ; PHASE_ACC:inst3|acc[7]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.957      ;
; 0.689 ; PHASE_ACC:inst3|acc[4]  ; PHASE_ACC:inst3|acc[4]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.957      ;
; 0.692 ; PHASE_ACC:inst3|acc[30] ; PHASE_ACC:inst3|acc[30] ; CLK          ; CLK         ; 0.000        ; 0.092      ; 0.979      ;
; 0.692 ; PHASE_ACC:inst3|acc[28] ; PHASE_ACC:inst3|acc[28] ; CLK          ; CLK         ; 0.000        ; 0.092      ; 0.979      ;
; 0.692 ; PHASE_ACC:inst3|acc[26] ; PHASE_ACC:inst3|acc[26] ; CLK          ; CLK         ; 0.000        ; 0.092      ; 0.979      ;
; 0.693 ; PHASE_ACC:inst3|acc[24] ; PHASE_ACC:inst3|acc[24] ; CLK          ; CLK         ; 0.000        ; 0.092      ; 0.980      ;
; 0.755 ; PHASE_ACC:inst3|acc[15] ; PHASE_ACC:inst3|acc[19] ; CLK          ; CLK         ; 0.000        ; 0.537      ; 1.487      ;
; 0.758 ; PHASE_ACC:inst3|acc[17] ; PHASE_ACC:inst3|acc[21] ; CLK          ; CLK         ; 0.000        ; 0.540      ; 1.493      ;
; 0.783 ; PHASE_ACC:inst3|acc[18] ; PHASE_ACC:inst3|acc[23] ; CLK          ; CLK         ; 0.000        ; 0.540      ; 1.518      ;
; 0.784 ; PHASE_ACC:inst3|acc[15] ; PHASE_ACC:inst3|acc[20] ; CLK          ; CLK         ; 0.000        ; 0.537      ; 1.516      ;
; 0.785 ; PHASE_ACC:inst3|acc[14] ; PHASE_ACC:inst3|acc[19] ; CLK          ; CLK         ; 0.000        ; 0.537      ; 1.517      ;
; 0.786 ; PHASE_ACC:inst3|acc[17] ; PHASE_ACC:inst3|acc[22] ; CLK          ; CLK         ; 0.000        ; 0.540      ; 1.521      ;
; 0.800 ; PHASE_ACC:inst3|acc[18] ; PHASE_ACC:inst3|acc[24] ; CLK          ; CLK         ; 0.000        ; 0.540      ; 1.535      ;
; 0.802 ; PHASE_ACC:inst3|acc[14] ; PHASE_ACC:inst3|acc[20] ; CLK          ; CLK         ; 0.000        ; 0.537      ; 1.534      ;
; 0.833 ; PHASE_ACC:inst3|acc[16] ; PHASE_ACC:inst3|acc[19] ; CLK          ; CLK         ; 0.000        ; 0.540      ; 1.568      ;
; 0.874 ; PHASE_ACC:inst3|acc[16] ; PHASE_ACC:inst3|acc[16] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.142      ;
; 0.877 ; PHASE_ACC:inst3|acc[15] ; PHASE_ACC:inst3|acc[21] ; CLK          ; CLK         ; 0.000        ; 0.537      ; 1.609      ;
; 0.877 ; PHASE_ACC:inst3|acc[13] ; PHASE_ACC:inst3|acc[19] ; CLK          ; CLK         ; 0.000        ; 0.537      ; 1.609      ;
; 0.880 ; PHASE_ACC:inst3|acc[17] ; PHASE_ACC:inst3|acc[23] ; CLK          ; CLK         ; 0.000        ; 0.540      ; 1.615      ;
; 0.905 ; PHASE_ACC:inst3|acc[18] ; PHASE_ACC:inst3|acc[25] ; CLK          ; CLK         ; 0.000        ; 0.540      ; 1.640      ;
; 0.906 ; PHASE_ACC:inst3|acc[15] ; PHASE_ACC:inst3|acc[22] ; CLK          ; CLK         ; 0.000        ; 0.537      ; 1.638      ;
; 0.907 ; PHASE_ACC:inst3|acc[13] ; PHASE_ACC:inst3|acc[20] ; CLK          ; CLK         ; 0.000        ; 0.537      ; 1.639      ;
; 0.907 ; PHASE_ACC:inst3|acc[14] ; PHASE_ACC:inst3|acc[21] ; CLK          ; CLK         ; 0.000        ; 0.537      ; 1.639      ;
; 0.908 ; PHASE_ACC:inst3|acc[17] ; PHASE_ACC:inst3|acc[24] ; CLK          ; CLK         ; 0.000        ; 0.540      ; 1.643      ;
; 0.908 ; PHASE_ACC:inst3|acc[12] ; PHASE_ACC:inst3|acc[19] ; CLK          ; CLK         ; 0.000        ; 0.537      ; 1.640      ;
; 0.922 ; PHASE_ACC:inst3|acc[18] ; PHASE_ACC:inst3|acc[26] ; CLK          ; CLK         ; 0.000        ; 0.540      ; 1.657      ;
; 0.924 ; PHASE_ACC:inst3|acc[14] ; PHASE_ACC:inst3|acc[22] ; CLK          ; CLK         ; 0.000        ; 0.537      ; 1.656      ;
; 0.925 ; PHASE_ACC:inst3|acc[12] ; PHASE_ACC:inst3|acc[20] ; CLK          ; CLK         ; 0.000        ; 0.537      ; 1.657      ;
; 0.938 ; PHASE_ACC:inst3|acc[16] ; PHASE_ACC:inst3|acc[20] ; CLK          ; CLK         ; 0.000        ; 0.540      ; 1.673      ;
; 0.955 ; PHASE_ACC:inst3|acc[16] ; PHASE_ACC:inst3|acc[21] ; CLK          ; CLK         ; 0.000        ; 0.540      ; 1.690      ;
; 0.986 ; PHASE_ACC:inst3|acc[22] ; PHASE_ACC:inst3|acc[23] ; CLK          ; CLK         ; 0.000        ; 0.092      ; 1.273      ;
; 0.987 ; PHASE_ACC:inst3|acc[19] ; PHASE_ACC:inst3|acc[20] ; CLK          ; CLK         ; 0.000        ; 0.092      ; 1.274      ;
; 0.987 ; PHASE_ACC:inst3|acc[20] ; PHASE_ACC:inst3|acc[21] ; CLK          ; CLK         ; 0.000        ; 0.092      ; 1.274      ;
; 0.987 ; PHASE_ACC:inst3|acc[21] ; PHASE_ACC:inst3|acc[22] ; CLK          ; CLK         ; 0.000        ; 0.092      ; 1.274      ;
; 0.992 ; PHASE_ACC:inst3|acc[23] ; PHASE_ACC:inst3|acc[24] ; CLK          ; CLK         ; 0.000        ; 0.092      ; 1.279      ;
; 0.999 ; PHASE_ACC:inst3|acc[15] ; PHASE_ACC:inst3|acc[23] ; CLK          ; CLK         ; 0.000        ; 0.537      ; 1.731      ;
; 0.999 ; PHASE_ACC:inst3|acc[13] ; PHASE_ACC:inst3|acc[21] ; CLK          ; CLK         ; 0.000        ; 0.537      ; 1.731      ;
; 1.000 ; PHASE_ACC:inst3|acc[11] ; PHASE_ACC:inst3|acc[19] ; CLK          ; CLK         ; 0.000        ; 0.537      ; 1.732      ;
; 1.001 ; PHASE_ACC:inst3|acc[22] ; PHASE_ACC:inst3|acc[24] ; CLK          ; CLK         ; 0.000        ; 0.092      ; 1.288      ;
; 1.002 ; PHASE_ACC:inst3|acc[17] ; PHASE_ACC:inst3|acc[25] ; CLK          ; CLK         ; 0.000        ; 0.540      ; 1.737      ;
; 1.004 ; PHASE_ACC:inst3|acc[0]  ; PHASE_ACC:inst3|acc[1]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.272      ;
; 1.004 ; PHASE_ACC:inst3|acc[6]  ; PHASE_ACC:inst3|acc[7]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.272      ;
; 1.005 ; PHASE_ACC:inst3|acc[20] ; PHASE_ACC:inst3|acc[22] ; CLK          ; CLK         ; 0.000        ; 0.092      ; 1.292      ;
; 1.005 ; PHASE_ACC:inst3|acc[14] ; PHASE_ACC:inst3|acc[15] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.273      ;
; 1.005 ; PHASE_ACC:inst3|acc[5]  ; PHASE_ACC:inst3|acc[6]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.273      ;
; 1.005 ; PHASE_ACC:inst3|acc[13] ; PHASE_ACC:inst3|acc[14] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.273      ;
; 1.005 ; PHASE_ACC:inst3|acc[2]  ; PHASE_ACC:inst3|acc[3]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.273      ;
; 1.005 ; PHASE_ACC:inst3|acc[11] ; PHASE_ACC:inst3|acc[12] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.273      ;
; 1.005 ; PHASE_ACC:inst3|acc[3]  ; PHASE_ACC:inst3|acc[4]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.273      ;
; 1.006 ; PHASE_ACC:inst3|acc[12] ; PHASE_ACC:inst3|acc[13] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.274      ;
; 1.006 ; PHASE_ACC:inst3|acc[10] ; PHASE_ACC:inst3|acc[11] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.274      ;
; 1.006 ; PHASE_ACC:inst3|acc[4]  ; PHASE_ACC:inst3|acc[5]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.274      ;
; 1.006 ; PHASE_ACC:inst3|acc[8]  ; PHASE_ACC:inst3|acc[9]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.274      ;
; 1.007 ; PHASE_ACC:inst3|acc[15] ; PHASE_ACC:inst3|acc[16] ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.272      ;
; 1.008 ; PHASE_ACC:inst3|acc[1]  ; PHASE_ACC:inst3|acc[2]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.276      ;
; 1.008 ; PHASE_ACC:inst3|acc[29] ; PHASE_ACC:inst3|acc[30] ; CLK          ; CLK         ; 0.000        ; 0.092      ; 1.295      ;
; 1.009 ; PHASE_ACC:inst3|acc[17] ; PHASE_ACC:inst3|acc[18] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.277      ;
; 1.009 ; PHASE_ACC:inst3|acc[27] ; PHASE_ACC:inst3|acc[28] ; CLK          ; CLK         ; 0.000        ; 0.092      ; 1.296      ;
; 1.010 ; PHASE_ACC:inst3|acc[28] ; PHASE_ACC:inst3|acc[29] ; CLK          ; CLK         ; 0.000        ; 0.092      ; 1.297      ;
; 1.010 ; PHASE_ACC:inst3|acc[9]  ; PHASE_ACC:inst3|acc[10] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.278      ;
; 1.010 ; PHASE_ACC:inst3|acc[7]  ; PHASE_ACC:inst3|acc[8]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.278      ;
; 1.010 ; PHASE_ACC:inst3|acc[26] ; PHASE_ACC:inst3|acc[27] ; CLK          ; CLK         ; 0.000        ; 0.092      ; 1.297      ;
; 1.010 ; PHASE_ACC:inst3|acc[30] ; PHASE_ACC:inst3|acc[31] ; CLK          ; CLK         ; 0.000        ; 0.092      ; 1.297      ;
; 1.011 ; PHASE_ACC:inst3|acc[24] ; PHASE_ACC:inst3|acc[25] ; CLK          ; CLK         ; 0.000        ; 0.092      ; 1.298      ;
; 1.013 ; PHASE_ACC:inst3|acc[25] ; PHASE_ACC:inst3|acc[26] ; CLK          ; CLK         ; 0.000        ; 0.092      ; 1.300      ;
; 1.019 ; PHASE_ACC:inst3|acc[6]  ; PHASE_ACC:inst3|acc[8]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.287      ;
; 1.021 ; PHASE_ACC:inst3|acc[0]  ; PHASE_ACC:inst3|acc[2]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.289      ;
; 1.022 ; PHASE_ACC:inst3|acc[2]  ; PHASE_ACC:inst3|acc[4]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.290      ;
; 1.023 ; PHASE_ACC:inst3|acc[4]  ; PHASE_ACC:inst3|acc[6]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.291      ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLK   ; Rise       ; afg:inst4|altsyncram:altsyncram_component|altsyncram_49r3:auto_generated|q_a[0]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLK   ; Rise       ; afg:inst4|altsyncram:altsyncram_component|altsyncram_49r3:auto_generated|q_a[1]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLK   ; Rise       ; afg:inst4|altsyncram:altsyncram_component|altsyncram_49r3:auto_generated|q_a[2]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLK   ; Rise       ; afg:inst4|altsyncram:altsyncram_component|altsyncram_49r3:auto_generated|q_a[3]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLK   ; Rise       ; afg:inst4|altsyncram:altsyncram_component|altsyncram_49r3:auto_generated|q_a[4]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLK   ; Rise       ; afg:inst4|altsyncram:altsyncram_component|altsyncram_49r3:auto_generated|q_a[5]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLK   ; Rise       ; afg:inst4|altsyncram:altsyncram_component|altsyncram_49r3:auto_generated|q_a[6]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLK   ; Rise       ; afg:inst4|altsyncram:altsyncram_component|altsyncram_49r3:auto_generated|q_a[7]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLK   ; Rise       ; afg:inst4|altsyncram:altsyncram_component|altsyncram_49r3:auto_generated|ram_block1a0~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLK   ; Rise       ; sin:inst6|altsyncram:altsyncram_component|altsyncram_v6r3:auto_generated|q_a[0]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLK   ; Rise       ; sin:inst6|altsyncram:altsyncram_component|altsyncram_v6r3:auto_generated|q_a[1]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLK   ; Rise       ; sin:inst6|altsyncram:altsyncram_component|altsyncram_v6r3:auto_generated|q_a[2]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLK   ; Rise       ; sin:inst6|altsyncram:altsyncram_component|altsyncram_v6r3:auto_generated|q_a[3]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLK   ; Rise       ; sin:inst6|altsyncram:altsyncram_component|altsyncram_v6r3:auto_generated|q_a[4]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLK   ; Rise       ; sin:inst6|altsyncram:altsyncram_component|altsyncram_v6r3:auto_generated|q_a[5]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLK   ; Rise       ; sin:inst6|altsyncram:altsyncram_component|altsyncram_v6r3:auto_generated|q_a[6]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLK   ; Rise       ; sin:inst6|altsyncram:altsyncram_component|altsyncram_v6r3:auto_generated|q_a[7]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLK   ; Rise       ; tribo:inst7|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|q_a[0]                        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLK   ; Rise       ; tribo:inst7|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|q_a[1]                        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLK   ; Rise       ; tribo:inst7|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|q_a[2]                        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLK   ; Rise       ; tribo:inst7|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|q_a[3]                        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLK   ; Rise       ; tribo:inst7|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|q_a[4]                        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLK   ; Rise       ; tribo:inst7|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|q_a[5]                        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLK   ; Rise       ; tribo:inst7|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|q_a[6]                        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLK   ; Rise       ; tribo:inst7|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|q_a[7]                        ;
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLK   ; Rise       ; CLK                                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[0]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[10]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[11]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[12]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[13]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[14]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[15]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[16]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[17]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[18]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[19]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[1]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[20]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[21]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[22]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[23]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[24]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[25]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[26]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[27]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[28]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[29]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[2]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[30]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[31]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[3]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[4]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[5]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[6]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[7]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[8]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[9]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; inst                                                                                                     ;
; 0.172  ; 0.402        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; afg:inst4|altsyncram:altsyncram_component|altsyncram_49r3:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.179  ; 0.409        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; afg:inst4|altsyncram:altsyncram_component|altsyncram_49r3:auto_generated|q_a[0]                          ;
; 0.179  ; 0.409        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; afg:inst4|altsyncram:altsyncram_component|altsyncram_49r3:auto_generated|q_a[1]                          ;
; 0.179  ; 0.409        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; afg:inst4|altsyncram:altsyncram_component|altsyncram_49r3:auto_generated|q_a[2]                          ;
; 0.179  ; 0.409        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; afg:inst4|altsyncram:altsyncram_component|altsyncram_49r3:auto_generated|q_a[3]                          ;
; 0.179  ; 0.409        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; afg:inst4|altsyncram:altsyncram_component|altsyncram_49r3:auto_generated|q_a[4]                          ;
; 0.179  ; 0.409        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; afg:inst4|altsyncram:altsyncram_component|altsyncram_49r3:auto_generated|q_a[5]                          ;
; 0.179  ; 0.409        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; afg:inst4|altsyncram:altsyncram_component|altsyncram_49r3:auto_generated|q_a[6]                          ;
; 0.179  ; 0.409        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; afg:inst4|altsyncram:altsyncram_component|altsyncram_49r3:auto_generated|q_a[7]                          ;
; 0.179  ; 0.409        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; sin:inst6|altsyncram:altsyncram_component|altsyncram_v6r3:auto_generated|q_a[0]                          ;
; 0.179  ; 0.409        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; sin:inst6|altsyncram:altsyncram_component|altsyncram_v6r3:auto_generated|q_a[1]                          ;
; 0.179  ; 0.409        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; sin:inst6|altsyncram:altsyncram_component|altsyncram_v6r3:auto_generated|q_a[2]                          ;
; 0.179  ; 0.409        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; sin:inst6|altsyncram:altsyncram_component|altsyncram_v6r3:auto_generated|q_a[3]                          ;
; 0.179  ; 0.409        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; sin:inst6|altsyncram:altsyncram_component|altsyncram_v6r3:auto_generated|q_a[4]                          ;
; 0.179  ; 0.409        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; sin:inst6|altsyncram:altsyncram_component|altsyncram_v6r3:auto_generated|q_a[5]                          ;
; 0.179  ; 0.409        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; sin:inst6|altsyncram:altsyncram_component|altsyncram_v6r3:auto_generated|q_a[6]                          ;
; 0.179  ; 0.409        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; sin:inst6|altsyncram:altsyncram_component|altsyncram_v6r3:auto_generated|q_a[7]                          ;
; 0.179  ; 0.409        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; tribo:inst7|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|q_a[0]                        ;
; 0.179  ; 0.409        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; tribo:inst7|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|q_a[1]                        ;
; 0.179  ; 0.409        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; tribo:inst7|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|q_a[2]                        ;
; 0.179  ; 0.409        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; tribo:inst7|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|q_a[3]                        ;
; 0.179  ; 0.409        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; tribo:inst7|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|q_a[4]                        ;
; 0.179  ; 0.409        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; tribo:inst7|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|q_a[5]                        ;
; 0.179  ; 0.409        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; tribo:inst7|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|q_a[6]                        ;
; 0.179  ; 0.409        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; tribo:inst7|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|q_a[7]                        ;
; 0.230  ; 0.446        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[19]                                                                                  ;
; 0.230  ; 0.446        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[20]                                                                                  ;
; 0.230  ; 0.446        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[21]                                                                                  ;
; 0.230  ; 0.446        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[22]                                                                                  ;
; 0.230  ; 0.446        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[23]                                                                                  ;
; 0.230  ; 0.446        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[24]                                                                                  ;
; 0.230  ; 0.446        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[25]                                                                                  ;
; 0.230  ; 0.446        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[26]                                                                                  ;
; 0.230  ; 0.446        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[27]                                                                                  ;
; 0.230  ; 0.446        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[28]                                                                                  ;
; 0.230  ; 0.446        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[29]                                                                                  ;
; 0.230  ; 0.446        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[30]                                                                                  ;
; 0.230  ; 0.446        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[31]                                                                                  ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[0]                                                                                   ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[10]                                                                                  ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[11]                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'inst'                                                       ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; inst  ; Fall       ; chose:inst5|q[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; inst  ; Fall       ; chose:inst5|q[1]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; inst  ; Fall       ; chose:inst5|q[2]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; inst  ; Fall       ; chose:inst5|q[3]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; inst  ; Fall       ; chose:inst5|q[4]      ;
; 0.284  ; 0.500        ; 0.216          ; High Pulse Width ; inst  ; Fall       ; chose:inst5|q[0]      ;
; 0.284  ; 0.500        ; 0.216          ; High Pulse Width ; inst  ; Fall       ; chose:inst5|q[1]      ;
; 0.284  ; 0.500        ; 0.216          ; High Pulse Width ; inst  ; Fall       ; chose:inst5|q[2]      ;
; 0.284  ; 0.500        ; 0.216          ; High Pulse Width ; inst  ; Fall       ; chose:inst5|q[3]      ;
; 0.284  ; 0.500        ; 0.216          ; High Pulse Width ; inst  ; Fall       ; chose:inst5|q[4]      ;
; 0.315  ; 0.499        ; 0.184          ; Low Pulse Width  ; inst  ; Fall       ; chose:inst5|q[0]      ;
; 0.315  ; 0.499        ; 0.184          ; Low Pulse Width  ; inst  ; Fall       ; chose:inst5|q[1]      ;
; 0.315  ; 0.499        ; 0.184          ; Low Pulse Width  ; inst  ; Fall       ; chose:inst5|q[2]      ;
; 0.315  ; 0.499        ; 0.184          ; Low Pulse Width  ; inst  ; Fall       ; chose:inst5|q[3]      ;
; 0.315  ; 0.499        ; 0.184          ; Low Pulse Width  ; inst  ; Fall       ; chose:inst5|q[4]      ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; inst  ; Rise       ; inst5|q[0]|clk        ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; inst  ; Rise       ; inst5|q[1]|clk        ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; inst  ; Rise       ; inst5|q[2]|clk        ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; inst  ; Rise       ; inst5|q[3]|clk        ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; inst  ; Rise       ; inst5|q[4]|clk        ;
; 0.484  ; 0.484        ; 0.000          ; Low Pulse Width  ; inst  ; Rise       ; inst~clkctrl|inclk[0] ;
; 0.484  ; 0.484        ; 0.000          ; Low Pulse Width  ; inst  ; Rise       ; inst~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; inst  ; Rise       ; inst|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; inst  ; Rise       ; inst|q                ;
; 0.515  ; 0.515        ; 0.000          ; High Pulse Width ; inst  ; Rise       ; inst~clkctrl|inclk[0] ;
; 0.515  ; 0.515        ; 0.000          ; High Pulse Width ; inst  ; Rise       ; inst~clkctrl|outclk   ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; inst  ; Rise       ; inst5|q[0]|clk        ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; inst  ; Rise       ; inst5|q[1]|clk        ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; inst  ; Rise       ; inst5|q[2]|clk        ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; inst  ; Rise       ; inst5|q[3]|clk        ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; inst  ; Rise       ; inst5|q[4]|clk        ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY0      ; CLK        ; -0.963 ; -0.869 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY0      ; CLK        ; 1.262 ; 1.180 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; DAC[*]    ; CLK        ; 10.421 ; 10.027 ; Rise       ; CLK             ;
;  DAC[0]   ; CLK        ; 9.196  ; 8.606  ; Rise       ; CLK             ;
;  DAC[1]   ; CLK        ; 8.993  ; 8.482  ; Rise       ; CLK             ;
;  DAC[2]   ; CLK        ; 9.443  ; 8.965  ; Rise       ; CLK             ;
;  DAC[3]   ; CLK        ; 9.415  ; 8.950  ; Rise       ; CLK             ;
;  DAC[4]   ; CLK        ; 10.421 ; 10.027 ; Rise       ; CLK             ;
;  DAC[5]   ; CLK        ; 9.304  ; 8.839  ; Rise       ; CLK             ;
;  DAC[6]   ; CLK        ; 9.458  ; 9.008  ; Rise       ; CLK             ;
;  DAC[7]   ; CLK        ; 9.703  ; 9.102  ; Rise       ; CLK             ;
; DACLK     ; CLK        ; 5.092  ; 4.912  ; Rise       ; CLK             ;
; DACLK     ; CLK        ; 5.092  ; 4.912  ; Fall       ; CLK             ;
; LEDA[*]   ; inst       ; 10.323 ; 9.932  ; Fall       ; inst            ;
;  LEDA[0]  ; inst       ; 8.736  ; 8.423  ; Fall       ; inst            ;
;  LEDA[1]  ; inst       ; 8.017  ; 8.371  ; Fall       ; inst            ;
;  LEDA[2]  ; inst       ; 8.693  ; 8.335  ; Fall       ; inst            ;
;  LEDA[3]  ; inst       ; 10.323 ; 9.932  ; Fall       ; inst            ;
;  LEDA[4]  ; inst       ; 8.396  ; 8.124  ; Fall       ; inst            ;
;  LEDA[5]  ; inst       ; 8.750  ; 8.517  ; Fall       ; inst            ;
;  LEDA[6]  ; inst       ; 8.578  ; 8.311  ; Fall       ; inst            ;
; LEDB[*]   ; inst       ; 8.249  ; 8.318  ; Fall       ; inst            ;
;  LEDB[0]  ; inst       ; 8.249  ; 7.932  ; Fall       ; inst            ;
;  LEDB[2]  ; inst       ; 8.243  ; 8.045  ; Fall       ; inst            ;
;  LEDB[3]  ; inst       ; 7.928  ; 7.660  ; Fall       ; inst            ;
;  LEDB[4]  ; inst       ; 8.055  ; 8.318  ; Fall       ; inst            ;
;  LEDB[5]  ; inst       ; 7.846  ; 8.183  ; Fall       ; inst            ;
;  LEDB[6]  ; inst       ; 8.218  ; 7.922  ; Fall       ; inst            ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DAC[*]    ; CLK        ; 7.841 ; 7.470 ; Rise       ; CLK             ;
;  DAC[0]   ; CLK        ; 8.436 ; 7.952 ; Rise       ; CLK             ;
;  DAC[1]   ; CLK        ; 7.841 ; 7.477 ; Rise       ; CLK             ;
;  DAC[2]   ; CLK        ; 8.216 ; 7.768 ; Rise       ; CLK             ;
;  DAC[3]   ; CLK        ; 8.128 ; 7.720 ; Rise       ; CLK             ;
;  DAC[4]   ; CLK        ; 9.348 ; 9.018 ; Rise       ; CLK             ;
;  DAC[5]   ; CLK        ; 8.091 ; 7.637 ; Rise       ; CLK             ;
;  DAC[6]   ; CLK        ; 7.908 ; 7.470 ; Rise       ; CLK             ;
;  DAC[7]   ; CLK        ; 8.173 ; 7.735 ; Rise       ; CLK             ;
; DACLK     ; CLK        ; 4.916 ; 4.744 ; Rise       ; CLK             ;
; DACLK     ; CLK        ; 4.916 ; 4.744 ; Fall       ; CLK             ;
; LEDA[*]   ; inst       ; 7.027 ; 6.771 ; Fall       ; inst            ;
;  LEDA[0]  ; inst       ; 7.300 ; 7.032 ; Fall       ; inst            ;
;  LEDA[1]  ; inst       ; 7.053 ; 7.332 ; Fall       ; inst            ;
;  LEDA[2]  ; inst       ; 7.258 ; 7.059 ; Fall       ; inst            ;
;  LEDA[3]  ; inst       ; 8.246 ; 8.084 ; Fall       ; inst            ;
;  LEDA[4]  ; inst       ; 7.084 ; 6.771 ; Fall       ; inst            ;
;  LEDA[5]  ; inst       ; 7.027 ; 6.799 ; Fall       ; inst            ;
;  LEDA[6]  ; inst       ; 7.127 ; 6.916 ; Fall       ; inst            ;
; LEDB[*]   ; inst       ; 6.839 ; 6.827 ; Fall       ; inst            ;
;  LEDB[0]  ; inst       ; 7.364 ; 7.088 ; Fall       ; inst            ;
;  LEDB[2]  ; inst       ; 7.379 ; 7.257 ; Fall       ; inst            ;
;  LEDB[3]  ; inst       ; 7.056 ; 6.827 ; Fall       ; inst            ;
;  LEDB[4]  ; inst       ; 6.839 ; 7.037 ; Fall       ; inst            ;
;  LEDB[5]  ; inst       ; 7.101 ; 7.380 ; Fall       ; inst            ;
;  LEDB[6]  ; inst       ; 7.409 ; 7.102 ; Fall       ; inst            ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW0        ; DAC[0]      ; 10.304 ; 9.572  ; 10.019 ; 9.971  ;
; SW0        ; DAC[1]      ; 9.383  ; 9.084  ; 9.398  ; 9.147  ;
; SW0        ; DAC[2]      ; 10.026 ; 8.965  ; 9.395  ; 9.735  ;
; SW0        ; DAC[3]      ; 9.929  ; 8.933  ; 9.320  ; 9.680  ;
; SW0        ; DAC[4]      ; 11.215 ; 10.634 ; 10.926 ; 11.047 ;
; SW0        ; DAC[5]      ; 9.890  ; 8.843  ; 9.279  ; 9.594  ;
; SW0        ; DAC[6]      ; 10.057 ; 9.295  ; 9.695  ; 9.762  ;
; SW0        ; DAC[7]      ; 10.368 ; 8.974  ; 9.427  ; 10.035 ;
; SW1        ; DAC[0]      ; 9.829  ; 9.392  ; 9.957  ; 9.541  ;
; SW1        ; DAC[1]      ; 9.185  ; 8.900  ; 9.332  ; 8.980  ;
; SW1        ; DAC[2]      ; 9.692  ; 9.327  ; 9.824  ; 9.495  ;
; SW1        ; DAC[3]      ; 9.606  ; 9.286  ; 9.737  ; 9.453  ;
; SW1        ; DAC[4]      ; 10.575 ; 10.285 ; 10.709 ; 10.456 ;
; SW1        ; DAC[5]      ; 9.673  ; 9.350  ; 9.813  ; 9.464  ;
; SW1        ; DAC[6]      ; 9.838  ; 9.516  ; 9.978  ; 9.630  ;
; SW1        ; DAC[7]      ; 9.816  ; 9.545  ; 10.028 ; 9.588  ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW0        ; DAC[0]      ; 9.872  ; 9.204  ; 9.623  ; 9.513  ;
; SW0        ; DAC[1]      ; 9.029  ; 8.735  ; 9.026  ; 8.798  ;
; SW0        ; DAC[2]      ; 9.567  ; 8.625  ; 9.037  ; 9.281  ;
; SW0        ; DAC[3]      ; 9.473  ; 8.594  ; 8.965  ; 9.228  ;
; SW0        ; DAC[4]      ; 10.780 ; 10.276 ; 10.543 ; 10.576 ;
; SW0        ; DAC[5]      ; 9.436  ; 8.508  ; 8.925  ; 9.146  ;
; SW0        ; DAC[6]      ; 9.600  ; 8.940  ; 9.326  ; 9.315  ;
; SW0        ; DAC[7]      ; 9.829  ; 8.637  ; 9.071  ; 9.526  ;
; SW1        ; DAC[0]      ; 9.456  ; 9.033  ; 9.579  ; 9.177  ;
; SW1        ; DAC[1]      ; 8.835  ; 8.561  ; 8.978  ; 8.639  ;
; SW1        ; DAC[2]      ; 9.243  ; 8.889  ; 9.371  ; 9.052  ;
; SW1        ; DAC[3]      ; 9.161  ; 8.850  ; 9.288  ; 9.012  ;
; SW1        ; DAC[4]      ; 10.221 ; 9.943  ; 10.349 ; 10.108 ;
; SW1        ; DAC[5]      ; 9.224  ; 8.911  ; 9.360  ; 9.022  ;
; SW1        ; DAC[6]      ; 9.387  ; 9.079  ; 9.522  ; 9.189  ;
; SW1        ; DAC[7]      ; 9.364  ; 9.101  ; 9.569  ; 9.144  ;
+------------+-------------+--------+--------+--------+--------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -1.872 ; -54.198           ;
; inst  ; 0.006  ; 0.000             ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; inst  ; 0.185 ; 0.000             ;
; CLK   ; 0.252 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -66.522                         ;
; inst  ; -1.000 ; -5.000                          ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                         ;
+--------+------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -1.872 ; chose:inst5|q[2] ; PHASE_ACC:inst3|acc[31] ; inst         ; CLK         ; 0.500        ; 0.198      ; 2.547      ;
; -1.862 ; chose:inst5|q[4] ; PHASE_ACC:inst3|acc[31] ; inst         ; CLK         ; 0.500        ; 0.198      ; 2.537      ;
; -1.858 ; chose:inst5|q[4] ; PHASE_ACC:inst3|acc[30] ; inst         ; CLK         ; 0.500        ; 0.198      ; 2.533      ;
; -1.831 ; chose:inst5|q[0] ; PHASE_ACC:inst3|acc[31] ; inst         ; CLK         ; 0.500        ; 0.198      ; 2.506      ;
; -1.827 ; chose:inst5|q[0] ; PHASE_ACC:inst3|acc[30] ; inst         ; CLK         ; 0.500        ; 0.198      ; 2.502      ;
; -1.808 ; chose:inst5|q[2] ; PHASE_ACC:inst3|acc[30] ; inst         ; CLK         ; 0.500        ; 0.198      ; 2.483      ;
; -1.804 ; chose:inst5|q[2] ; PHASE_ACC:inst3|acc[29] ; inst         ; CLK         ; 0.500        ; 0.198      ; 2.479      ;
; -1.794 ; chose:inst5|q[4] ; PHASE_ACC:inst3|acc[29] ; inst         ; CLK         ; 0.500        ; 0.198      ; 2.469      ;
; -1.790 ; chose:inst5|q[4] ; PHASE_ACC:inst3|acc[28] ; inst         ; CLK         ; 0.500        ; 0.198      ; 2.465      ;
; -1.790 ; chose:inst5|q[1] ; PHASE_ACC:inst3|acc[31] ; inst         ; CLK         ; 0.500        ; 0.198      ; 2.465      ;
; -1.786 ; chose:inst5|q[1] ; PHASE_ACC:inst3|acc[30] ; inst         ; CLK         ; 0.500        ; 0.198      ; 2.461      ;
; -1.779 ; chose:inst5|q[3] ; PHASE_ACC:inst3|acc[31] ; inst         ; CLK         ; 0.500        ; 0.198      ; 2.454      ;
; -1.775 ; chose:inst5|q[3] ; PHASE_ACC:inst3|acc[30] ; inst         ; CLK         ; 0.500        ; 0.198      ; 2.450      ;
; -1.763 ; chose:inst5|q[0] ; PHASE_ACC:inst3|acc[29] ; inst         ; CLK         ; 0.500        ; 0.198      ; 2.438      ;
; -1.759 ; chose:inst5|q[0] ; PHASE_ACC:inst3|acc[28] ; inst         ; CLK         ; 0.500        ; 0.198      ; 2.434      ;
; -1.740 ; chose:inst5|q[2] ; PHASE_ACC:inst3|acc[28] ; inst         ; CLK         ; 0.500        ; 0.198      ; 2.415      ;
; -1.736 ; chose:inst5|q[2] ; PHASE_ACC:inst3|acc[27] ; inst         ; CLK         ; 0.500        ; 0.198      ; 2.411      ;
; -1.726 ; chose:inst5|q[4] ; PHASE_ACC:inst3|acc[27] ; inst         ; CLK         ; 0.500        ; 0.198      ; 2.401      ;
; -1.722 ; chose:inst5|q[4] ; PHASE_ACC:inst3|acc[26] ; inst         ; CLK         ; 0.500        ; 0.198      ; 2.397      ;
; -1.722 ; chose:inst5|q[1] ; PHASE_ACC:inst3|acc[29] ; inst         ; CLK         ; 0.500        ; 0.198      ; 2.397      ;
; -1.718 ; chose:inst5|q[1] ; PHASE_ACC:inst3|acc[28] ; inst         ; CLK         ; 0.500        ; 0.198      ; 2.393      ;
; -1.711 ; chose:inst5|q[3] ; PHASE_ACC:inst3|acc[29] ; inst         ; CLK         ; 0.500        ; 0.198      ; 2.386      ;
; -1.707 ; chose:inst5|q[3] ; PHASE_ACC:inst3|acc[28] ; inst         ; CLK         ; 0.500        ; 0.198      ; 2.382      ;
; -1.695 ; chose:inst5|q[0] ; PHASE_ACC:inst3|acc[27] ; inst         ; CLK         ; 0.500        ; 0.198      ; 2.370      ;
; -1.691 ; chose:inst5|q[0] ; PHASE_ACC:inst3|acc[26] ; inst         ; CLK         ; 0.500        ; 0.198      ; 2.366      ;
; -1.672 ; chose:inst5|q[2] ; PHASE_ACC:inst3|acc[26] ; inst         ; CLK         ; 0.500        ; 0.198      ; 2.347      ;
; -1.668 ; chose:inst5|q[2] ; PHASE_ACC:inst3|acc[25] ; inst         ; CLK         ; 0.500        ; 0.198      ; 2.343      ;
; -1.658 ; chose:inst5|q[4] ; PHASE_ACC:inst3|acc[25] ; inst         ; CLK         ; 0.500        ; 0.198      ; 2.333      ;
; -1.654 ; chose:inst5|q[4] ; PHASE_ACC:inst3|acc[24] ; inst         ; CLK         ; 0.500        ; 0.198      ; 2.329      ;
; -1.654 ; chose:inst5|q[1] ; PHASE_ACC:inst3|acc[27] ; inst         ; CLK         ; 0.500        ; 0.198      ; 2.329      ;
; -1.650 ; chose:inst5|q[1] ; PHASE_ACC:inst3|acc[26] ; inst         ; CLK         ; 0.500        ; 0.198      ; 2.325      ;
; -1.643 ; chose:inst5|q[3] ; PHASE_ACC:inst3|acc[27] ; inst         ; CLK         ; 0.500        ; 0.198      ; 2.318      ;
; -1.642 ; chose:inst5|q[4] ; PHASE_ACC:inst3|acc[18] ; inst         ; CLK         ; 0.500        ; 0.006      ; 2.125      ;
; -1.639 ; chose:inst5|q[3] ; PHASE_ACC:inst3|acc[26] ; inst         ; CLK         ; 0.500        ; 0.198      ; 2.314      ;
; -1.627 ; chose:inst5|q[0] ; PHASE_ACC:inst3|acc[25] ; inst         ; CLK         ; 0.500        ; 0.198      ; 2.302      ;
; -1.623 ; chose:inst5|q[0] ; PHASE_ACC:inst3|acc[24] ; inst         ; CLK         ; 0.500        ; 0.198      ; 2.298      ;
; -1.611 ; chose:inst5|q[0] ; PHASE_ACC:inst3|acc[18] ; inst         ; CLK         ; 0.500        ; 0.006      ; 2.094      ;
; -1.604 ; chose:inst5|q[2] ; PHASE_ACC:inst3|acc[24] ; inst         ; CLK         ; 0.500        ; 0.198      ; 2.279      ;
; -1.600 ; chose:inst5|q[2] ; PHASE_ACC:inst3|acc[23] ; inst         ; CLK         ; 0.500        ; 0.198      ; 2.275      ;
; -1.592 ; chose:inst5|q[2] ; PHASE_ACC:inst3|acc[18] ; inst         ; CLK         ; 0.500        ; 0.006      ; 2.075      ;
; -1.590 ; chose:inst5|q[4] ; PHASE_ACC:inst3|acc[23] ; inst         ; CLK         ; 0.500        ; 0.198      ; 2.265      ;
; -1.588 ; chose:inst5|q[2] ; PHASE_ACC:inst3|acc[17] ; inst         ; CLK         ; 0.500        ; 0.006      ; 2.071      ;
; -1.586 ; chose:inst5|q[4] ; PHASE_ACC:inst3|acc[22] ; inst         ; CLK         ; 0.500        ; 0.198      ; 2.261      ;
; -1.586 ; chose:inst5|q[1] ; PHASE_ACC:inst3|acc[25] ; inst         ; CLK         ; 0.500        ; 0.198      ; 2.261      ;
; -1.582 ; chose:inst5|q[1] ; PHASE_ACC:inst3|acc[24] ; inst         ; CLK         ; 0.500        ; 0.198      ; 2.257      ;
; -1.578 ; chose:inst5|q[4] ; PHASE_ACC:inst3|acc[17] ; inst         ; CLK         ; 0.500        ; 0.006      ; 2.061      ;
; -1.575 ; chose:inst5|q[3] ; PHASE_ACC:inst3|acc[25] ; inst         ; CLK         ; 0.500        ; 0.198      ; 2.250      ;
; -1.574 ; chose:inst5|q[4] ; PHASE_ACC:inst3|acc[16] ; inst         ; CLK         ; 0.500        ; 0.006      ; 2.057      ;
; -1.571 ; chose:inst5|q[3] ; PHASE_ACC:inst3|acc[24] ; inst         ; CLK         ; 0.500        ; 0.198      ; 2.246      ;
; -1.570 ; chose:inst5|q[1] ; PHASE_ACC:inst3|acc[18] ; inst         ; CLK         ; 0.500        ; 0.006      ; 2.053      ;
; -1.559 ; chose:inst5|q[0] ; PHASE_ACC:inst3|acc[23] ; inst         ; CLK         ; 0.500        ; 0.198      ; 2.234      ;
; -1.559 ; chose:inst5|q[3] ; PHASE_ACC:inst3|acc[18] ; inst         ; CLK         ; 0.500        ; 0.006      ; 2.042      ;
; -1.555 ; chose:inst5|q[0] ; PHASE_ACC:inst3|acc[22] ; inst         ; CLK         ; 0.500        ; 0.198      ; 2.230      ;
; -1.547 ; chose:inst5|q[0] ; PHASE_ACC:inst3|acc[17] ; inst         ; CLK         ; 0.500        ; 0.006      ; 2.030      ;
; -1.543 ; chose:inst5|q[0] ; PHASE_ACC:inst3|acc[16] ; inst         ; CLK         ; 0.500        ; 0.006      ; 2.026      ;
; -1.536 ; chose:inst5|q[2] ; PHASE_ACC:inst3|acc[22] ; inst         ; CLK         ; 0.500        ; 0.198      ; 2.211      ;
; -1.532 ; chose:inst5|q[2] ; PHASE_ACC:inst3|acc[21] ; inst         ; CLK         ; 0.500        ; 0.198      ; 2.207      ;
; -1.524 ; chose:inst5|q[2] ; PHASE_ACC:inst3|acc[16] ; inst         ; CLK         ; 0.500        ; 0.006      ; 2.007      ;
; -1.522 ; chose:inst5|q[4] ; PHASE_ACC:inst3|acc[21] ; inst         ; CLK         ; 0.500        ; 0.198      ; 2.197      ;
; -1.520 ; chose:inst5|q[2] ; PHASE_ACC:inst3|acc[15] ; inst         ; CLK         ; 0.500        ; 0.006      ; 2.003      ;
; -1.518 ; chose:inst5|q[4] ; PHASE_ACC:inst3|acc[20] ; inst         ; CLK         ; 0.500        ; 0.198      ; 2.193      ;
; -1.518 ; chose:inst5|q[1] ; PHASE_ACC:inst3|acc[23] ; inst         ; CLK         ; 0.500        ; 0.198      ; 2.193      ;
; -1.514 ; chose:inst5|q[1] ; PHASE_ACC:inst3|acc[22] ; inst         ; CLK         ; 0.500        ; 0.198      ; 2.189      ;
; -1.510 ; chose:inst5|q[4] ; PHASE_ACC:inst3|acc[15] ; inst         ; CLK         ; 0.500        ; 0.006      ; 1.993      ;
; -1.507 ; chose:inst5|q[3] ; PHASE_ACC:inst3|acc[23] ; inst         ; CLK         ; 0.500        ; 0.198      ; 2.182      ;
; -1.506 ; chose:inst5|q[4] ; PHASE_ACC:inst3|acc[14] ; inst         ; CLK         ; 0.500        ; 0.006      ; 1.989      ;
; -1.506 ; chose:inst5|q[1] ; PHASE_ACC:inst3|acc[17] ; inst         ; CLK         ; 0.500        ; 0.006      ; 1.989      ;
; -1.503 ; chose:inst5|q[3] ; PHASE_ACC:inst3|acc[22] ; inst         ; CLK         ; 0.500        ; 0.198      ; 2.178      ;
; -1.502 ; chose:inst5|q[1] ; PHASE_ACC:inst3|acc[16] ; inst         ; CLK         ; 0.500        ; 0.006      ; 1.985      ;
; -1.495 ; chose:inst5|q[3] ; PHASE_ACC:inst3|acc[17] ; inst         ; CLK         ; 0.500        ; 0.006      ; 1.978      ;
; -1.491 ; chose:inst5|q[0] ; PHASE_ACC:inst3|acc[21] ; inst         ; CLK         ; 0.500        ; 0.198      ; 2.166      ;
; -1.491 ; chose:inst5|q[3] ; PHASE_ACC:inst3|acc[16] ; inst         ; CLK         ; 0.500        ; 0.006      ; 1.974      ;
; -1.487 ; chose:inst5|q[0] ; PHASE_ACC:inst3|acc[20] ; inst         ; CLK         ; 0.500        ; 0.198      ; 2.162      ;
; -1.479 ; chose:inst5|q[0] ; PHASE_ACC:inst3|acc[15] ; inst         ; CLK         ; 0.500        ; 0.006      ; 1.962      ;
; -1.475 ; chose:inst5|q[0] ; PHASE_ACC:inst3|acc[14] ; inst         ; CLK         ; 0.500        ; 0.006      ; 1.958      ;
; -1.468 ; chose:inst5|q[2] ; PHASE_ACC:inst3|acc[20] ; inst         ; CLK         ; 0.500        ; 0.198      ; 2.143      ;
; -1.464 ; chose:inst5|q[2] ; PHASE_ACC:inst3|acc[19] ; inst         ; CLK         ; 0.500        ; 0.198      ; 2.139      ;
; -1.456 ; chose:inst5|q[2] ; PHASE_ACC:inst3|acc[14] ; inst         ; CLK         ; 0.500        ; 0.006      ; 1.939      ;
; -1.454 ; chose:inst5|q[4] ; PHASE_ACC:inst3|acc[19] ; inst         ; CLK         ; 0.500        ; 0.198      ; 2.129      ;
; -1.452 ; chose:inst5|q[2] ; PHASE_ACC:inst3|acc[13] ; inst         ; CLK         ; 0.500        ; 0.006      ; 1.935      ;
; -1.450 ; chose:inst5|q[1] ; PHASE_ACC:inst3|acc[21] ; inst         ; CLK         ; 0.500        ; 0.198      ; 2.125      ;
; -1.446 ; chose:inst5|q[1] ; PHASE_ACC:inst3|acc[20] ; inst         ; CLK         ; 0.500        ; 0.198      ; 2.121      ;
; -1.442 ; chose:inst5|q[4] ; PHASE_ACC:inst3|acc[13] ; inst         ; CLK         ; 0.500        ; 0.006      ; 1.925      ;
; -1.439 ; chose:inst5|q[3] ; PHASE_ACC:inst3|acc[21] ; inst         ; CLK         ; 0.500        ; 0.198      ; 2.114      ;
; -1.438 ; chose:inst5|q[4] ; PHASE_ACC:inst3|acc[12] ; inst         ; CLK         ; 0.500        ; 0.006      ; 1.921      ;
; -1.438 ; chose:inst5|q[1] ; PHASE_ACC:inst3|acc[15] ; inst         ; CLK         ; 0.500        ; 0.006      ; 1.921      ;
; -1.435 ; chose:inst5|q[3] ; PHASE_ACC:inst3|acc[20] ; inst         ; CLK         ; 0.500        ; 0.198      ; 2.110      ;
; -1.434 ; chose:inst5|q[1] ; PHASE_ACC:inst3|acc[14] ; inst         ; CLK         ; 0.500        ; 0.006      ; 1.917      ;
; -1.427 ; chose:inst5|q[3] ; PHASE_ACC:inst3|acc[15] ; inst         ; CLK         ; 0.500        ; 0.006      ; 1.910      ;
; -1.423 ; chose:inst5|q[0] ; PHASE_ACC:inst3|acc[19] ; inst         ; CLK         ; 0.500        ; 0.198      ; 2.098      ;
; -1.423 ; chose:inst5|q[3] ; PHASE_ACC:inst3|acc[14] ; inst         ; CLK         ; 0.500        ; 0.006      ; 1.906      ;
; -1.411 ; chose:inst5|q[0] ; PHASE_ACC:inst3|acc[13] ; inst         ; CLK         ; 0.500        ; 0.006      ; 1.894      ;
; -1.407 ; chose:inst5|q[0] ; PHASE_ACC:inst3|acc[12] ; inst         ; CLK         ; 0.500        ; 0.006      ; 1.890      ;
; -1.388 ; chose:inst5|q[2] ; PHASE_ACC:inst3|acc[12] ; inst         ; CLK         ; 0.500        ; 0.006      ; 1.871      ;
; -1.384 ; chose:inst5|q[2] ; PHASE_ACC:inst3|acc[11] ; inst         ; CLK         ; 0.500        ; 0.006      ; 1.867      ;
; -1.382 ; chose:inst5|q[1] ; PHASE_ACC:inst3|acc[19] ; inst         ; CLK         ; 0.500        ; 0.198      ; 2.057      ;
; -1.374 ; chose:inst5|q[4] ; PHASE_ACC:inst3|acc[11] ; inst         ; CLK         ; 0.500        ; 0.006      ; 1.857      ;
; -1.371 ; chose:inst5|q[3] ; PHASE_ACC:inst3|acc[19] ; inst         ; CLK         ; 0.500        ; 0.198      ; 2.046      ;
; -1.370 ; chose:inst5|q[4] ; PHASE_ACC:inst3|acc[10] ; inst         ; CLK         ; 0.500        ; 0.006      ; 1.853      ;
; -1.370 ; chose:inst5|q[1] ; PHASE_ACC:inst3|acc[13] ; inst         ; CLK         ; 0.500        ; 0.006      ; 1.853      ;
+--------+------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'inst'                                                                                ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node        ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; 0.006 ; chose:inst5|q[1] ; chose:inst5|q[4] ; inst         ; inst        ; 1.000        ; -0.038     ; 0.943      ;
; 0.022 ; chose:inst5|q[0] ; chose:inst5|q[0] ; inst         ; inst        ; 1.000        ; -0.038     ; 0.927      ;
; 0.057 ; chose:inst5|q[3] ; chose:inst5|q[4] ; inst         ; inst        ; 1.000        ; -0.038     ; 0.892      ;
; 0.059 ; chose:inst5|q[0] ; chose:inst5|q[4] ; inst         ; inst        ; 1.000        ; -0.038     ; 0.890      ;
; 0.070 ; chose:inst5|q[1] ; chose:inst5|q[3] ; inst         ; inst        ; 1.000        ; -0.038     ; 0.879      ;
; 0.074 ; chose:inst5|q[1] ; chose:inst5|q[2] ; inst         ; inst        ; 1.000        ; -0.038     ; 0.875      ;
; 0.096 ; chose:inst5|q[0] ; chose:inst5|q[3] ; inst         ; inst        ; 1.000        ; -0.038     ; 0.853      ;
; 0.113 ; chose:inst5|q[2] ; chose:inst5|q[4] ; inst         ; inst        ; 1.000        ; -0.038     ; 0.836      ;
; 0.127 ; chose:inst5|q[0] ; chose:inst5|q[2] ; inst         ; inst        ; 1.000        ; -0.038     ; 0.822      ;
; 0.128 ; chose:inst5|q[1] ; chose:inst5|q[0] ; inst         ; inst        ; 1.000        ; -0.038     ; 0.821      ;
; 0.151 ; chose:inst5|q[2] ; chose:inst5|q[3] ; inst         ; inst        ; 1.000        ; -0.038     ; 0.798      ;
; 0.164 ; chose:inst5|q[0] ; chose:inst5|q[1] ; inst         ; inst        ; 1.000        ; -0.038     ; 0.785      ;
; 0.205 ; chose:inst5|q[2] ; chose:inst5|q[0] ; inst         ; inst        ; 1.000        ; -0.038     ; 0.744      ;
; 0.253 ; chose:inst5|q[3] ; chose:inst5|q[0] ; inst         ; inst        ; 1.000        ; -0.038     ; 0.696      ;
; 0.292 ; chose:inst5|q[4] ; chose:inst5|q[4] ; inst         ; inst        ; 1.000        ; -0.038     ; 0.657      ;
; 0.349 ; chose:inst5|q[2] ; chose:inst5|q[2] ; inst         ; inst        ; 1.000        ; -0.038     ; 0.600      ;
; 0.349 ; chose:inst5|q[3] ; chose:inst5|q[3] ; inst         ; inst        ; 1.000        ; -0.038     ; 0.600      ;
; 0.359 ; chose:inst5|q[1] ; chose:inst5|q[1] ; inst         ; inst        ; 1.000        ; -0.038     ; 0.590      ;
; 0.373 ; chose:inst5|q[4] ; chose:inst5|q[0] ; inst         ; inst        ; 1.000        ; -0.038     ; 0.576      ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'inst'                                                                                 ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node        ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; 0.185 ; chose:inst5|q[0] ; chose:inst5|q[0] ; inst         ; inst        ; 0.000        ; 0.038      ; 0.307      ;
; 0.336 ; chose:inst5|q[1] ; chose:inst5|q[1] ; inst         ; inst        ; 0.000        ; 0.038      ; 0.458      ;
; 0.343 ; chose:inst5|q[2] ; chose:inst5|q[2] ; inst         ; inst        ; 0.000        ; 0.038      ; 0.465      ;
; 0.348 ; chose:inst5|q[3] ; chose:inst5|q[3] ; inst         ; inst        ; 0.000        ; 0.038      ; 0.470      ;
; 0.369 ; chose:inst5|q[4] ; chose:inst5|q[0] ; inst         ; inst        ; 0.000        ; 0.038      ; 0.491      ;
; 0.394 ; chose:inst5|q[4] ; chose:inst5|q[4] ; inst         ; inst        ; 0.000        ; 0.038      ; 0.516      ;
; 0.460 ; chose:inst5|q[3] ; chose:inst5|q[0] ; inst         ; inst        ; 0.000        ; 0.038      ; 0.582      ;
; 0.484 ; chose:inst5|q[1] ; chose:inst5|q[2] ; inst         ; inst        ; 0.000        ; 0.038      ; 0.606      ;
; 0.488 ; chose:inst5|q[0] ; chose:inst5|q[1] ; inst         ; inst        ; 0.000        ; 0.038      ; 0.610      ;
; 0.491 ; chose:inst5|q[0] ; chose:inst5|q[2] ; inst         ; inst        ; 0.000        ; 0.038      ; 0.613      ;
; 0.497 ; chose:inst5|q[3] ; chose:inst5|q[4] ; inst         ; inst        ; 0.000        ; 0.038      ; 0.619      ;
; 0.498 ; chose:inst5|q[2] ; chose:inst5|q[0] ; inst         ; inst        ; 0.000        ; 0.038      ; 0.620      ;
; 0.501 ; chose:inst5|q[2] ; chose:inst5|q[3] ; inst         ; inst        ; 0.000        ; 0.038      ; 0.623      ;
; 0.504 ; chose:inst5|q[2] ; chose:inst5|q[4] ; inst         ; inst        ; 0.000        ; 0.038      ; 0.626      ;
; 0.547 ; chose:inst5|q[1] ; chose:inst5|q[3] ; inst         ; inst        ; 0.000        ; 0.038      ; 0.669      ;
; 0.550 ; chose:inst5|q[1] ; chose:inst5|q[4] ; inst         ; inst        ; 0.000        ; 0.038      ; 0.672      ;
; 0.554 ; chose:inst5|q[0] ; chose:inst5|q[3] ; inst         ; inst        ; 0.000        ; 0.038      ; 0.676      ;
; 0.557 ; chose:inst5|q[0] ; chose:inst5|q[4] ; inst         ; inst        ; 0.000        ; 0.038      ; 0.679      ;
; 0.561 ; chose:inst5|q[1] ; chose:inst5|q[0] ; inst         ; inst        ; 0.000        ; 0.038      ; 0.683      ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 0.252 ; PHASE_ACC:inst3|acc[18] ; PHASE_ACC:inst3|acc[19] ; CLK          ; CLK         ; 0.000        ; 0.237      ; 0.573      ;
; 0.255 ; PHASE_ACC:inst3|acc[18] ; PHASE_ACC:inst3|acc[20] ; CLK          ; CLK         ; 0.000        ; 0.237      ; 0.576      ;
; 0.285 ; PHASE_ACC:inst3|acc[22] ; PHASE_ACC:inst3|acc[22] ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.414      ;
; 0.285 ; PHASE_ACC:inst3|acc[19] ; PHASE_ACC:inst3|acc[19] ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.414      ;
; 0.286 ; PHASE_ACC:inst3|acc[23] ; PHASE_ACC:inst3|acc[23] ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.415      ;
; 0.286 ; PHASE_ACC:inst3|acc[21] ; PHASE_ACC:inst3|acc[21] ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.415      ;
; 0.286 ; PHASE_ACC:inst3|acc[20] ; PHASE_ACC:inst3|acc[20] ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.415      ;
; 0.291 ; PHASE_ACC:inst3|acc[15] ; PHASE_ACC:inst3|acc[15] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.412      ;
; 0.292 ; PHASE_ACC:inst3|acc[6]  ; PHASE_ACC:inst3|acc[6]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.413      ;
; 0.292 ; PHASE_ACC:inst3|acc[1]  ; PHASE_ACC:inst3|acc[1]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.413      ;
; 0.292 ; PHASE_ACC:inst3|acc[0]  ; PHASE_ACC:inst3|acc[0]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.413      ;
; 0.293 ; PHASE_ACC:inst3|acc[14] ; PHASE_ACC:inst3|acc[14] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; PHASE_ACC:inst3|acc[13] ; PHASE_ACC:inst3|acc[13] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; PHASE_ACC:inst3|acc[12] ; PHASE_ACC:inst3|acc[12] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; PHASE_ACC:inst3|acc[11] ; PHASE_ACC:inst3|acc[11] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; PHASE_ACC:inst3|acc[8]  ; PHASE_ACC:inst3|acc[8]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; PHASE_ACC:inst3|acc[5]  ; PHASE_ACC:inst3|acc[5]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; PHASE_ACC:inst3|acc[3]  ; PHASE_ACC:inst3|acc[3]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.414      ;
; 0.294 ; PHASE_ACC:inst3|acc[18] ; PHASE_ACC:inst3|acc[18] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; PHASE_ACC:inst3|acc[17] ; PHASE_ACC:inst3|acc[17] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; PHASE_ACC:inst3|acc[10] ; PHASE_ACC:inst3|acc[10] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; PHASE_ACC:inst3|acc[9]  ; PHASE_ACC:inst3|acc[9]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; PHASE_ACC:inst3|acc[7]  ; PHASE_ACC:inst3|acc[7]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; PHASE_ACC:inst3|acc[4]  ; PHASE_ACC:inst3|acc[4]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; PHASE_ACC:inst3|acc[2]  ; PHASE_ACC:inst3|acc[2]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.415      ;
; 0.295 ; PHASE_ACC:inst3|acc[31] ; PHASE_ACC:inst3|acc[31] ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.424      ;
; 0.296 ; PHASE_ACC:inst3|acc[29] ; PHASE_ACC:inst3|acc[29] ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.425      ;
; 0.296 ; PHASE_ACC:inst3|acc[27] ; PHASE_ACC:inst3|acc[27] ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.425      ;
; 0.297 ; PHASE_ACC:inst3|acc[25] ; PHASE_ACC:inst3|acc[25] ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.426      ;
; 0.298 ; PHASE_ACC:inst3|acc[30] ; PHASE_ACC:inst3|acc[30] ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.427      ;
; 0.298 ; PHASE_ACC:inst3|acc[24] ; PHASE_ACC:inst3|acc[24] ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.427      ;
; 0.299 ; PHASE_ACC:inst3|acc[28] ; PHASE_ACC:inst3|acc[28] ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.428      ;
; 0.299 ; PHASE_ACC:inst3|acc[26] ; PHASE_ACC:inst3|acc[26] ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.428      ;
; 0.305 ; PHASE_ACC:inst3|acc[17] ; PHASE_ACC:inst3|acc[19] ; CLK          ; CLK         ; 0.000        ; 0.237      ; 0.626      ;
; 0.308 ; PHASE_ACC:inst3|acc[17] ; PHASE_ACC:inst3|acc[20] ; CLK          ; CLK         ; 0.000        ; 0.237      ; 0.629      ;
; 0.318 ; PHASE_ACC:inst3|acc[18] ; PHASE_ACC:inst3|acc[21] ; CLK          ; CLK         ; 0.000        ; 0.237      ; 0.639      ;
; 0.321 ; PHASE_ACC:inst3|acc[18] ; PHASE_ACC:inst3|acc[22] ; CLK          ; CLK         ; 0.000        ; 0.237      ; 0.642      ;
; 0.369 ; PHASE_ACC:inst3|acc[15] ; PHASE_ACC:inst3|acc[19] ; CLK          ; CLK         ; 0.000        ; 0.237      ; 0.690      ;
; 0.371 ; PHASE_ACC:inst3|acc[17] ; PHASE_ACC:inst3|acc[21] ; CLK          ; CLK         ; 0.000        ; 0.237      ; 0.692      ;
; 0.372 ; PHASE_ACC:inst3|acc[15] ; PHASE_ACC:inst3|acc[20] ; CLK          ; CLK         ; 0.000        ; 0.237      ; 0.693      ;
; 0.374 ; PHASE_ACC:inst3|acc[17] ; PHASE_ACC:inst3|acc[22] ; CLK          ; CLK         ; 0.000        ; 0.237      ; 0.695      ;
; 0.377 ; PHASE_ACC:inst3|acc[16] ; PHASE_ACC:inst3|acc[16] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.497      ;
; 0.384 ; PHASE_ACC:inst3|acc[18] ; PHASE_ACC:inst3|acc[23] ; CLK          ; CLK         ; 0.000        ; 0.237      ; 0.705      ;
; 0.384 ; PHASE_ACC:inst3|acc[14] ; PHASE_ACC:inst3|acc[19] ; CLK          ; CLK         ; 0.000        ; 0.237      ; 0.705      ;
; 0.387 ; PHASE_ACC:inst3|acc[18] ; PHASE_ACC:inst3|acc[24] ; CLK          ; CLK         ; 0.000        ; 0.237      ; 0.708      ;
; 0.387 ; PHASE_ACC:inst3|acc[14] ; PHASE_ACC:inst3|acc[20] ; CLK          ; CLK         ; 0.000        ; 0.237      ; 0.708      ;
; 0.401 ; PHASE_ACC:inst3|acc[16] ; PHASE_ACC:inst3|acc[19] ; CLK          ; CLK         ; 0.000        ; 0.237      ; 0.722      ;
; 0.404 ; PHASE_ACC:inst3|acc[16] ; PHASE_ACC:inst3|acc[20] ; CLK          ; CLK         ; 0.000        ; 0.237      ; 0.725      ;
; 0.433 ; PHASE_ACC:inst3|acc[19] ; PHASE_ACC:inst3|acc[20] ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.562      ;
; 0.434 ; PHASE_ACC:inst3|acc[21] ; PHASE_ACC:inst3|acc[22] ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.563      ;
; 0.435 ; PHASE_ACC:inst3|acc[15] ; PHASE_ACC:inst3|acc[21] ; CLK          ; CLK         ; 0.000        ; 0.237      ; 0.756      ;
; 0.435 ; PHASE_ACC:inst3|acc[23] ; PHASE_ACC:inst3|acc[24] ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.564      ;
; 0.436 ; PHASE_ACC:inst3|acc[13] ; PHASE_ACC:inst3|acc[19] ; CLK          ; CLK         ; 0.000        ; 0.237      ; 0.757      ;
; 0.437 ; PHASE_ACC:inst3|acc[17] ; PHASE_ACC:inst3|acc[23] ; CLK          ; CLK         ; 0.000        ; 0.237      ; 0.758      ;
; 0.438 ; PHASE_ACC:inst3|acc[15] ; PHASE_ACC:inst3|acc[22] ; CLK          ; CLK         ; 0.000        ; 0.237      ; 0.759      ;
; 0.439 ; PHASE_ACC:inst3|acc[13] ; PHASE_ACC:inst3|acc[20] ; CLK          ; CLK         ; 0.000        ; 0.237      ; 0.760      ;
; 0.440 ; PHASE_ACC:inst3|acc[17] ; PHASE_ACC:inst3|acc[24] ; CLK          ; CLK         ; 0.000        ; 0.237      ; 0.761      ;
; 0.441 ; PHASE_ACC:inst3|acc[5]  ; PHASE_ACC:inst3|acc[6]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.562      ;
; 0.441 ; PHASE_ACC:inst3|acc[13] ; PHASE_ACC:inst3|acc[14] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.562      ;
; 0.441 ; PHASE_ACC:inst3|acc[11] ; PHASE_ACC:inst3|acc[12] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.562      ;
; 0.441 ; PHASE_ACC:inst3|acc[3]  ; PHASE_ACC:inst3|acc[4]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.562      ;
; 0.441 ; PHASE_ACC:inst3|acc[1]  ; PHASE_ACC:inst3|acc[2]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.562      ;
; 0.441 ; PHASE_ACC:inst3|acc[15] ; PHASE_ACC:inst3|acc[16] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.561      ;
; 0.442 ; PHASE_ACC:inst3|acc[7]  ; PHASE_ACC:inst3|acc[8]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.563      ;
; 0.442 ; PHASE_ACC:inst3|acc[9]  ; PHASE_ACC:inst3|acc[10] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.563      ;
; 0.443 ; PHASE_ACC:inst3|acc[17] ; PHASE_ACC:inst3|acc[18] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.563      ;
; 0.444 ; PHASE_ACC:inst3|acc[22] ; PHASE_ACC:inst3|acc[23] ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.573      ;
; 0.445 ; PHASE_ACC:inst3|acc[29] ; PHASE_ACC:inst3|acc[30] ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.574      ;
; 0.445 ; PHASE_ACC:inst3|acc[27] ; PHASE_ACC:inst3|acc[28] ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.574      ;
; 0.445 ; PHASE_ACC:inst3|acc[20] ; PHASE_ACC:inst3|acc[21] ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.574      ;
; 0.446 ; PHASE_ACC:inst3|acc[25] ; PHASE_ACC:inst3|acc[26] ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.575      ;
; 0.447 ; PHASE_ACC:inst3|acc[22] ; PHASE_ACC:inst3|acc[24] ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.576      ;
; 0.448 ; PHASE_ACC:inst3|acc[20] ; PHASE_ACC:inst3|acc[22] ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.577      ;
; 0.450 ; PHASE_ACC:inst3|acc[18] ; PHASE_ACC:inst3|acc[25] ; CLK          ; CLK         ; 0.000        ; 0.237      ; 0.771      ;
; 0.450 ; PHASE_ACC:inst3|acc[14] ; PHASE_ACC:inst3|acc[21] ; CLK          ; CLK         ; 0.000        ; 0.237      ; 0.771      ;
; 0.450 ; PHASE_ACC:inst3|acc[12] ; PHASE_ACC:inst3|acc[19] ; CLK          ; CLK         ; 0.000        ; 0.237      ; 0.771      ;
; 0.451 ; PHASE_ACC:inst3|acc[0]  ; PHASE_ACC:inst3|acc[1]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.572      ;
; 0.451 ; PHASE_ACC:inst3|acc[6]  ; PHASE_ACC:inst3|acc[7]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.572      ;
; 0.452 ; PHASE_ACC:inst3|acc[14] ; PHASE_ACC:inst3|acc[15] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.573      ;
; 0.452 ; PHASE_ACC:inst3|acc[12] ; PHASE_ACC:inst3|acc[13] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.573      ;
; 0.452 ; PHASE_ACC:inst3|acc[4]  ; PHASE_ACC:inst3|acc[5]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.573      ;
; 0.452 ; PHASE_ACC:inst3|acc[2]  ; PHASE_ACC:inst3|acc[3]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.573      ;
; 0.452 ; PHASE_ACC:inst3|acc[8]  ; PHASE_ACC:inst3|acc[9]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.573      ;
; 0.453 ; PHASE_ACC:inst3|acc[10] ; PHASE_ACC:inst3|acc[11] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; PHASE_ACC:inst3|acc[14] ; PHASE_ACC:inst3|acc[22] ; CLK          ; CLK         ; 0.000        ; 0.237      ; 0.774      ;
; 0.453 ; PHASE_ACC:inst3|acc[12] ; PHASE_ACC:inst3|acc[20] ; CLK          ; CLK         ; 0.000        ; 0.237      ; 0.774      ;
; 0.453 ; PHASE_ACC:inst3|acc[18] ; PHASE_ACC:inst3|acc[26] ; CLK          ; CLK         ; 0.000        ; 0.237      ; 0.774      ;
; 0.454 ; PHASE_ACC:inst3|acc[0]  ; PHASE_ACC:inst3|acc[2]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.575      ;
; 0.454 ; PHASE_ACC:inst3|acc[6]  ; PHASE_ACC:inst3|acc[8]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.575      ;
; 0.455 ; PHASE_ACC:inst3|acc[4]  ; PHASE_ACC:inst3|acc[6]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.576      ;
; 0.455 ; PHASE_ACC:inst3|acc[12] ; PHASE_ACC:inst3|acc[14] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.576      ;
; 0.455 ; PHASE_ACC:inst3|acc[2]  ; PHASE_ACC:inst3|acc[4]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.576      ;
; 0.455 ; PHASE_ACC:inst3|acc[8]  ; PHASE_ACC:inst3|acc[10] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.576      ;
; 0.456 ; PHASE_ACC:inst3|acc[30] ; PHASE_ACC:inst3|acc[31] ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.585      ;
; 0.456 ; PHASE_ACC:inst3|acc[10] ; PHASE_ACC:inst3|acc[12] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.577      ;
; 0.456 ; PHASE_ACC:inst3|acc[14] ; PHASE_ACC:inst3|acc[16] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.576      ;
; 0.456 ; PHASE_ACC:inst3|acc[24] ; PHASE_ACC:inst3|acc[25] ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.585      ;
; 0.457 ; PHASE_ACC:inst3|acc[28] ; PHASE_ACC:inst3|acc[29] ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.586      ;
; 0.457 ; PHASE_ACC:inst3|acc[26] ; PHASE_ACC:inst3|acc[27] ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.586      ;
; 0.459 ; PHASE_ACC:inst3|acc[24] ; PHASE_ACC:inst3|acc[26] ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.588      ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                                                                                          ;
+--------+--------------+----------------+-----------------+-------+------------+----------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                                                   ;
+--------+--------------+----------------+-----------------+-------+------------+----------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLK   ; Rise       ; CLK                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[0]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[10]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[11]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[12]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[13]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[14]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[15]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[16]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[17]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[18]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[19]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[1]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[20]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[21]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[22]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[23]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[24]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[25]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[26]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[27]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[28]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[29]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[2]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[30]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[31]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[3]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[4]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[5]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[6]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[7]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[8]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[9]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; afg:inst4|altsyncram:altsyncram_component|altsyncram_49r3:auto_generated|q_a[0]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; afg:inst4|altsyncram:altsyncram_component|altsyncram_49r3:auto_generated|q_a[1]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; afg:inst4|altsyncram:altsyncram_component|altsyncram_49r3:auto_generated|q_a[2]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; afg:inst4|altsyncram:altsyncram_component|altsyncram_49r3:auto_generated|q_a[3]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; afg:inst4|altsyncram:altsyncram_component|altsyncram_49r3:auto_generated|q_a[4]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; afg:inst4|altsyncram:altsyncram_component|altsyncram_49r3:auto_generated|q_a[5]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; afg:inst4|altsyncram:altsyncram_component|altsyncram_49r3:auto_generated|q_a[6]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; afg:inst4|altsyncram:altsyncram_component|altsyncram_49r3:auto_generated|q_a[7]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; afg:inst4|altsyncram:altsyncram_component|altsyncram_49r3:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; inst                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; sin:inst6|altsyncram:altsyncram_component|altsyncram_v6r3:auto_generated|q_a[0]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; sin:inst6|altsyncram:altsyncram_component|altsyncram_v6r3:auto_generated|q_a[1]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; sin:inst6|altsyncram:altsyncram_component|altsyncram_v6r3:auto_generated|q_a[2]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; sin:inst6|altsyncram:altsyncram_component|altsyncram_v6r3:auto_generated|q_a[3]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; sin:inst6|altsyncram:altsyncram_component|altsyncram_v6r3:auto_generated|q_a[4]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; sin:inst6|altsyncram:altsyncram_component|altsyncram_v6r3:auto_generated|q_a[5]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; sin:inst6|altsyncram:altsyncram_component|altsyncram_v6r3:auto_generated|q_a[6]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; sin:inst6|altsyncram:altsyncram_component|altsyncram_v6r3:auto_generated|q_a[7]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; tribo:inst7|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|q_a[0]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; tribo:inst7|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|q_a[1]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; tribo:inst7|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|q_a[2]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; tribo:inst7|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|q_a[3]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; tribo:inst7|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|q_a[4]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; tribo:inst7|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|q_a[5]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; tribo:inst7|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|q_a[6]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; tribo:inst7|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|q_a[7]                        ;
; -0.126 ; 0.104        ; 0.230          ; Low Pulse Width ; CLK   ; Rise       ; afg:inst4|altsyncram:altsyncram_component|altsyncram_49r3:auto_generated|ram_block1a0~porta_address_reg0 ;
; -0.125 ; 0.105        ; 0.230          ; Low Pulse Width ; CLK   ; Rise       ; afg:inst4|altsyncram:altsyncram_component|altsyncram_49r3:auto_generated|q_a[0]                          ;
; -0.125 ; 0.105        ; 0.230          ; Low Pulse Width ; CLK   ; Rise       ; afg:inst4|altsyncram:altsyncram_component|altsyncram_49r3:auto_generated|q_a[1]                          ;
; -0.125 ; 0.105        ; 0.230          ; Low Pulse Width ; CLK   ; Rise       ; afg:inst4|altsyncram:altsyncram_component|altsyncram_49r3:auto_generated|q_a[2]                          ;
; -0.125 ; 0.105        ; 0.230          ; Low Pulse Width ; CLK   ; Rise       ; afg:inst4|altsyncram:altsyncram_component|altsyncram_49r3:auto_generated|q_a[3]                          ;
; -0.125 ; 0.105        ; 0.230          ; Low Pulse Width ; CLK   ; Rise       ; afg:inst4|altsyncram:altsyncram_component|altsyncram_49r3:auto_generated|q_a[4]                          ;
; -0.125 ; 0.105        ; 0.230          ; Low Pulse Width ; CLK   ; Rise       ; afg:inst4|altsyncram:altsyncram_component|altsyncram_49r3:auto_generated|q_a[5]                          ;
; -0.125 ; 0.105        ; 0.230          ; Low Pulse Width ; CLK   ; Rise       ; afg:inst4|altsyncram:altsyncram_component|altsyncram_49r3:auto_generated|q_a[6]                          ;
; -0.125 ; 0.105        ; 0.230          ; Low Pulse Width ; CLK   ; Rise       ; afg:inst4|altsyncram:altsyncram_component|altsyncram_49r3:auto_generated|q_a[7]                          ;
; -0.125 ; 0.105        ; 0.230          ; Low Pulse Width ; CLK   ; Rise       ; sin:inst6|altsyncram:altsyncram_component|altsyncram_v6r3:auto_generated|q_a[0]                          ;
; -0.125 ; 0.105        ; 0.230          ; Low Pulse Width ; CLK   ; Rise       ; sin:inst6|altsyncram:altsyncram_component|altsyncram_v6r3:auto_generated|q_a[1]                          ;
; -0.125 ; 0.105        ; 0.230          ; Low Pulse Width ; CLK   ; Rise       ; sin:inst6|altsyncram:altsyncram_component|altsyncram_v6r3:auto_generated|q_a[2]                          ;
; -0.125 ; 0.105        ; 0.230          ; Low Pulse Width ; CLK   ; Rise       ; sin:inst6|altsyncram:altsyncram_component|altsyncram_v6r3:auto_generated|q_a[3]                          ;
; -0.125 ; 0.105        ; 0.230          ; Low Pulse Width ; CLK   ; Rise       ; sin:inst6|altsyncram:altsyncram_component|altsyncram_v6r3:auto_generated|q_a[4]                          ;
; -0.125 ; 0.105        ; 0.230          ; Low Pulse Width ; CLK   ; Rise       ; sin:inst6|altsyncram:altsyncram_component|altsyncram_v6r3:auto_generated|q_a[5]                          ;
; -0.125 ; 0.105        ; 0.230          ; Low Pulse Width ; CLK   ; Rise       ; sin:inst6|altsyncram:altsyncram_component|altsyncram_v6r3:auto_generated|q_a[6]                          ;
; -0.125 ; 0.105        ; 0.230          ; Low Pulse Width ; CLK   ; Rise       ; sin:inst6|altsyncram:altsyncram_component|altsyncram_v6r3:auto_generated|q_a[7]                          ;
; -0.125 ; 0.105        ; 0.230          ; Low Pulse Width ; CLK   ; Rise       ; tribo:inst7|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|q_a[0]                        ;
; -0.125 ; 0.105        ; 0.230          ; Low Pulse Width ; CLK   ; Rise       ; tribo:inst7|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|q_a[1]                        ;
; -0.125 ; 0.105        ; 0.230          ; Low Pulse Width ; CLK   ; Rise       ; tribo:inst7|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|q_a[2]                        ;
; -0.125 ; 0.105        ; 0.230          ; Low Pulse Width ; CLK   ; Rise       ; tribo:inst7|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|q_a[3]                        ;
; -0.125 ; 0.105        ; 0.230          ; Low Pulse Width ; CLK   ; Rise       ; tribo:inst7|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|q_a[4]                        ;
; -0.125 ; 0.105        ; 0.230          ; Low Pulse Width ; CLK   ; Rise       ; tribo:inst7|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|q_a[5]                        ;
; -0.125 ; 0.105        ; 0.230          ; Low Pulse Width ; CLK   ; Rise       ; tribo:inst7|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|q_a[6]                        ;
; -0.125 ; 0.105        ; 0.230          ; Low Pulse Width ; CLK   ; Rise       ; tribo:inst7|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|q_a[7]                        ;
; -0.087 ; 0.097        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[19]                                                                                  ;
; -0.087 ; 0.097        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[20]                                                                                  ;
; -0.087 ; 0.097        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[21]                                                                                  ;
; -0.087 ; 0.097        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[22]                                                                                  ;
; -0.087 ; 0.097        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[23]                                                                                  ;
; -0.087 ; 0.097        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[24]                                                                                  ;
; -0.087 ; 0.097        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[25]                                                                                  ;
; -0.087 ; 0.097        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[26]                                                                                  ;
; -0.087 ; 0.097        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[27]                                                                                  ;
; -0.087 ; 0.097        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[28]                                                                                  ;
; -0.087 ; 0.097        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[29]                                                                                  ;
; -0.087 ; 0.097        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[30]                                                                                  ;
; -0.087 ; 0.097        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[31]                                                                                  ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; inst                                                                                                     ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[16]                                                                                  ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; PHASE_ACC:inst3|acc[17]                                                                                  ;
+--------+--------------+----------------+-----------------+-------+------------+----------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'inst'                                                       ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; inst  ; Fall       ; chose:inst5|q[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; inst  ; Fall       ; chose:inst5|q[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; inst  ; Fall       ; chose:inst5|q[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; inst  ; Fall       ; chose:inst5|q[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; inst  ; Fall       ; chose:inst5|q[4]      ;
; 0.227  ; 0.443        ; 0.216          ; High Pulse Width ; inst  ; Fall       ; chose:inst5|q[0]      ;
; 0.227  ; 0.443        ; 0.216          ; High Pulse Width ; inst  ; Fall       ; chose:inst5|q[1]      ;
; 0.227  ; 0.443        ; 0.216          ; High Pulse Width ; inst  ; Fall       ; chose:inst5|q[2]      ;
; 0.227  ; 0.443        ; 0.216          ; High Pulse Width ; inst  ; Fall       ; chose:inst5|q[3]      ;
; 0.227  ; 0.443        ; 0.216          ; High Pulse Width ; inst  ; Fall       ; chose:inst5|q[4]      ;
; 0.372  ; 0.556        ; 0.184          ; Low Pulse Width  ; inst  ; Fall       ; chose:inst5|q[0]      ;
; 0.372  ; 0.556        ; 0.184          ; Low Pulse Width  ; inst  ; Fall       ; chose:inst5|q[1]      ;
; 0.372  ; 0.556        ; 0.184          ; Low Pulse Width  ; inst  ; Fall       ; chose:inst5|q[2]      ;
; 0.372  ; 0.556        ; 0.184          ; Low Pulse Width  ; inst  ; Fall       ; chose:inst5|q[3]      ;
; 0.372  ; 0.556        ; 0.184          ; Low Pulse Width  ; inst  ; Fall       ; chose:inst5|q[4]      ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; inst  ; Rise       ; inst5|q[0]|clk        ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; inst  ; Rise       ; inst5|q[1]|clk        ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; inst  ; Rise       ; inst5|q[2]|clk        ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; inst  ; Rise       ; inst5|q[3]|clk        ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; inst  ; Rise       ; inst5|q[4]|clk        ;
; 0.471  ; 0.471        ; 0.000          ; Low Pulse Width  ; inst  ; Rise       ; inst~clkctrl|inclk[0] ;
; 0.471  ; 0.471        ; 0.000          ; Low Pulse Width  ; inst  ; Rise       ; inst~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; inst  ; Rise       ; inst|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; inst  ; Rise       ; inst|q                ;
; 0.528  ; 0.528        ; 0.000          ; High Pulse Width ; inst  ; Rise       ; inst~clkctrl|inclk[0] ;
; 0.528  ; 0.528        ; 0.000          ; High Pulse Width ; inst  ; Rise       ; inst~clkctrl|outclk   ;
; 0.550  ; 0.550        ; 0.000          ; High Pulse Width ; inst  ; Rise       ; inst5|q[0]|clk        ;
; 0.550  ; 0.550        ; 0.000          ; High Pulse Width ; inst  ; Rise       ; inst5|q[1]|clk        ;
; 0.550  ; 0.550        ; 0.000          ; High Pulse Width ; inst  ; Rise       ; inst5|q[2]|clk        ;
; 0.550  ; 0.550        ; 0.000          ; High Pulse Width ; inst  ; Rise       ; inst5|q[3]|clk        ;
; 0.550  ; 0.550        ; 0.000          ; High Pulse Width ; inst  ; Rise       ; inst5|q[4]|clk        ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY0      ; CLK        ; -0.528 ; -0.153 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY0      ; CLK        ; 0.667 ; 0.298 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DAC[*]    ; CLK        ; 5.413 ; 5.644 ; Rise       ; CLK             ;
;  DAC[0]   ; CLK        ; 4.480 ; 4.640 ; Rise       ; CLK             ;
;  DAC[1]   ; CLK        ; 4.393 ; 4.549 ; Rise       ; CLK             ;
;  DAC[2]   ; CLK        ; 4.615 ; 4.799 ; Rise       ; CLK             ;
;  DAC[3]   ; CLK        ; 4.609 ; 4.791 ; Rise       ; CLK             ;
;  DAC[4]   ; CLK        ; 5.413 ; 5.644 ; Rise       ; CLK             ;
;  DAC[5]   ; CLK        ; 4.554 ; 4.724 ; Rise       ; CLK             ;
;  DAC[6]   ; CLK        ; 4.627 ; 4.844 ; Rise       ; CLK             ;
;  DAC[7]   ; CLK        ; 4.700 ; 4.892 ; Rise       ; CLK             ;
; DACLK     ; CLK        ; 3.019 ; 2.699 ; Rise       ; CLK             ;
; DACLK     ; CLK        ; 3.019 ; 2.699 ; Fall       ; CLK             ;
; LEDA[*]   ; inst       ; 5.449 ; 5.624 ; Fall       ; inst            ;
;  LEDA[0]  ; inst       ; 4.465 ; 4.504 ; Fall       ; inst            ;
;  LEDA[1]  ; inst       ; 4.338 ; 4.287 ; Fall       ; inst            ;
;  LEDA[2]  ; inst       ; 4.421 ; 4.479 ; Fall       ; inst            ;
;  LEDA[3]  ; inst       ; 5.449 ; 5.624 ; Fall       ; inst            ;
;  LEDA[4]  ; inst       ; 4.331 ; 4.323 ; Fall       ; inst            ;
;  LEDA[5]  ; inst       ; 4.463 ; 4.514 ; Fall       ; inst            ;
;  LEDA[6]  ; inst       ; 4.404 ; 4.445 ; Fall       ; inst            ;
; LEDB[*]   ; inst       ; 4.296 ; 4.291 ; Fall       ; inst            ;
;  LEDB[0]  ; inst       ; 4.168 ; 4.263 ; Fall       ; inst            ;
;  LEDB[2]  ; inst       ; 4.254 ; 4.291 ; Fall       ; inst            ;
;  LEDB[3]  ; inst       ; 4.022 ; 4.106 ; Fall       ; inst            ;
;  LEDB[4]  ; inst       ; 4.296 ; 4.242 ; Fall       ; inst            ;
;  LEDB[5]  ; inst       ; 4.226 ; 4.083 ; Fall       ; inst            ;
;  LEDB[6]  ; inst       ; 4.095 ; 4.269 ; Fall       ; inst            ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DAC[*]    ; CLK        ; 3.916 ; 4.024 ; Rise       ; CLK             ;
;  DAC[0]   ; CLK        ; 4.160 ; 4.293 ; Rise       ; CLK             ;
;  DAC[1]   ; CLK        ; 3.916 ; 4.024 ; Rise       ; CLK             ;
;  DAC[2]   ; CLK        ; 4.070 ; 4.192 ; Rise       ; CLK             ;
;  DAC[3]   ; CLK        ; 4.044 ; 4.165 ; Rise       ; CLK             ;
;  DAC[4]   ; CLK        ; 4.950 ; 5.122 ; Rise       ; CLK             ;
;  DAC[5]   ; CLK        ; 4.010 ; 4.117 ; Rise       ; CLK             ;
;  DAC[6]   ; CLK        ; 3.940 ; 4.070 ; Rise       ; CLK             ;
;  DAC[7]   ; CLK        ; 4.063 ; 4.202 ; Rise       ; CLK             ;
; DACLK     ; CLK        ; 2.950 ; 2.627 ; Rise       ; CLK             ;
; DACLK     ; CLK        ; 2.950 ; 2.627 ; Fall       ; CLK             ;
; LEDA[*]   ; inst       ; 3.573 ; 3.612 ; Fall       ; inst            ;
;  LEDA[0]  ; inst       ; 3.718 ; 3.764 ; Fall       ; inst            ;
;  LEDA[1]  ; inst       ; 3.772 ; 3.730 ; Fall       ; inst            ;
;  LEDA[2]  ; inst       ; 3.758 ; 3.728 ; Fall       ; inst            ;
;  LEDA[3]  ; inst       ; 4.501 ; 4.582 ; Fall       ; inst            ;
;  LEDA[4]  ; inst       ; 3.573 ; 3.681 ; Fall       ; inst            ;
;  LEDA[5]  ; inst       ; 3.582 ; 3.612 ; Fall       ; inst            ;
;  LEDA[6]  ; inst       ; 3.662 ; 3.704 ; Fall       ; inst            ;
; LEDB[*]   ; inst       ; 3.602 ; 3.615 ; Fall       ; inst            ;
;  LEDB[0]  ; inst       ; 3.742 ; 3.818 ; Fall       ; inst            ;
;  LEDB[2]  ; inst       ; 3.833 ; 3.826 ; Fall       ; inst            ;
;  LEDB[3]  ; inst       ; 3.602 ; 3.668 ; Fall       ; inst            ;
;  LEDB[4]  ; inst       ; 3.653 ; 3.615 ; Fall       ; inst            ;
;  LEDB[5]  ; inst       ; 3.897 ; 3.747 ; Fall       ; inst            ;
;  LEDB[6]  ; inst       ; 3.750 ; 3.900 ; Fall       ; inst            ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW0        ; DAC[0]      ; 5.126 ; 5.091 ; 5.665 ; 5.931 ;
; SW0        ; DAC[1]      ; 4.735 ; 4.819 ; 5.414 ; 5.493 ;
; SW0        ; DAC[2]      ; 5.017 ; 4.798 ; 5.376 ; 5.796 ;
; SW0        ; DAC[3]      ; 4.984 ; 4.784 ; 5.365 ; 5.759 ;
; SW0        ; DAC[4]      ; 5.915 ; 5.921 ; 6.457 ; 6.762 ;
; SW0        ; DAC[5]      ; 4.950 ; 4.731 ; 5.327 ; 5.709 ;
; SW0        ; DAC[6]      ; 5.028 ; 4.962 ; 5.539 ; 5.832 ;
; SW0        ; DAC[7]      ; 5.172 ; 4.834 ; 5.402 ; 5.969 ;
; SW1        ; DAC[0]      ; 4.935 ; 5.048 ; 5.595 ; 5.714 ;
; SW1        ; DAC[1]      ; 4.665 ; 4.773 ; 5.341 ; 5.403 ;
; SW1        ; DAC[2]      ; 4.889 ; 5.002 ; 5.527 ; 5.659 ;
; SW1        ; DAC[3]      ; 4.866 ; 4.978 ; 5.504 ; 5.635 ;
; SW1        ; DAC[4]      ; 5.648 ; 5.799 ; 6.286 ; 6.456 ;
; SW1        ; DAC[5]      ; 4.880 ; 4.988 ; 5.540 ; 5.648 ;
; SW1        ; DAC[6]      ; 4.958 ; 5.110 ; 5.617 ; 5.769 ;
; SW1        ; DAC[7]      ; 4.947 ; 5.122 ; 5.649 ; 5.744 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW0        ; DAC[0]      ; 4.929 ; 4.912 ; 5.474 ; 5.705 ;
; SW0        ; DAC[1]      ; 4.573 ; 4.650 ; 5.234 ; 5.319 ;
; SW0        ; DAC[2]      ; 4.811 ; 4.635 ; 5.206 ; 5.575 ;
; SW0        ; DAC[3]      ; 4.778 ; 4.622 ; 5.195 ; 5.540 ;
; SW0        ; DAC[4]      ; 5.715 ; 5.748 ; 6.272 ; 6.531 ;
; SW0        ; DAC[5]      ; 4.744 ; 4.572 ; 5.159 ; 5.492 ;
; SW0        ; DAC[6]      ; 4.823 ; 4.793 ; 5.362 ; 5.616 ;
; SW0        ; DAC[7]      ; 4.933 ; 4.673 ; 5.232 ; 5.724 ;
; SW1        ; DAC[0]      ; 4.768 ; 4.877 ; 5.417 ; 5.532 ;
; SW1        ; DAC[1]      ; 4.509 ; 4.612 ; 5.172 ; 5.231 ;
; SW1        ; DAC[2]      ; 4.690 ; 4.797 ; 5.316 ; 5.442 ;
; SW1        ; DAC[3]      ; 4.667 ; 4.775 ; 5.293 ; 5.420 ;
; SW1        ; DAC[4]      ; 5.488 ; 5.636 ; 6.116 ; 6.283 ;
; SW1        ; DAC[5]      ; 4.680 ; 4.785 ; 5.328 ; 5.433 ;
; SW1        ; DAC[6]      ; 4.758 ; 4.908 ; 5.405 ; 5.555 ;
; SW1        ; DAC[7]      ; 4.747 ; 4.916 ; 5.435 ; 5.529 ;
+------------+-------------+-------+-------+-------+-------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.761   ; 0.185 ; N/A      ; N/A     ; -3.201              ;
;  CLK             ; -4.761   ; 0.252 ; N/A      ; N/A     ; -3.201              ;
;  inst            ; -1.277   ; 0.185 ; N/A      ; N/A     ; -1.487              ;
; Design-wide TNS  ; -193.694 ; 0.0   ; 0.0      ; 0.0     ; -139.531            ;
;  CLK             ; -187.960 ; 0.000 ; N/A      ; N/A     ; -132.096            ;
;  inst            ; -5.734   ; 0.000 ; N/A      ; N/A     ; -7.435              ;
+------------------+----------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY0      ; CLK        ; -0.528 ; -0.153 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY0      ; CLK        ; 1.406 ; 1.336 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; DAC[*]    ; CLK        ; 11.391 ; 11.232 ; Rise       ; CLK             ;
;  DAC[0]   ; CLK        ; 9.960  ; 9.583  ; Rise       ; CLK             ;
;  DAC[1]   ; CLK        ; 9.748  ; 9.448  ; Rise       ; CLK             ;
;  DAC[2]   ; CLK        ; 10.243 ; 9.973  ; Rise       ; CLK             ;
;  DAC[3]   ; CLK        ; 10.218 ; 9.955  ; Rise       ; CLK             ;
;  DAC[4]   ; CLK        ; 11.391 ; 11.232 ; Rise       ; CLK             ;
;  DAC[5]   ; CLK        ; 10.100 ; 9.826  ; Rise       ; CLK             ;
;  DAC[6]   ; CLK        ; 10.251 ; 10.024 ; Rise       ; CLK             ;
;  DAC[7]   ; CLK        ; 10.466 ; 10.133 ; Rise       ; CLK             ;
; DACLK     ; CLK        ; 5.540  ; 5.429  ; Rise       ; CLK             ;
; DACLK     ; CLK        ; 5.540  ; 5.429  ; Fall       ; CLK             ;
; LEDA[*]   ; inst       ; 11.283 ; 11.133 ; Fall       ; inst            ;
;  LEDA[0]  ; inst       ; 9.546  ; 9.289  ; Fall       ; inst            ;
;  LEDA[1]  ; inst       ; 8.882  ; 9.117  ; Fall       ; inst            ;
;  LEDA[2]  ; inst       ; 9.463  ; 9.221  ; Fall       ; inst            ;
;  LEDA[3]  ; inst       ; 11.283 ; 11.133 ; Fall       ; inst            ;
;  LEDA[4]  ; inst       ; 9.186  ; 8.943  ; Fall       ; inst            ;
;  LEDA[5]  ; inst       ; 9.566  ; 9.394  ; Fall       ; inst            ;
;  LEDA[6]  ; inst       ; 9.396  ; 9.223  ; Fall       ; inst            ;
; LEDB[*]   ; inst       ; 8.999  ; 9.067  ; Fall       ; inst            ;
;  LEDB[0]  ; inst       ; 8.998  ; 8.808  ; Fall       ; inst            ;
;  LEDB[2]  ; inst       ; 8.999  ; 8.853  ; Fall       ; inst            ;
;  LEDB[3]  ; inst       ; 8.660  ; 8.506  ; Fall       ; inst            ;
;  LEDB[4]  ; inst       ; 8.922  ; 9.067  ; Fall       ; inst            ;
;  LEDB[5]  ; inst       ; 8.760  ; 8.927  ; Fall       ; inst            ;
;  LEDB[6]  ; inst       ; 8.972  ; 8.844  ; Fall       ; inst            ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DAC[*]    ; CLK        ; 3.916 ; 4.024 ; Rise       ; CLK             ;
;  DAC[0]   ; CLK        ; 4.160 ; 4.293 ; Rise       ; CLK             ;
;  DAC[1]   ; CLK        ; 3.916 ; 4.024 ; Rise       ; CLK             ;
;  DAC[2]   ; CLK        ; 4.070 ; 4.192 ; Rise       ; CLK             ;
;  DAC[3]   ; CLK        ; 4.044 ; 4.165 ; Rise       ; CLK             ;
;  DAC[4]   ; CLK        ; 4.950 ; 5.122 ; Rise       ; CLK             ;
;  DAC[5]   ; CLK        ; 4.010 ; 4.117 ; Rise       ; CLK             ;
;  DAC[6]   ; CLK        ; 3.940 ; 4.070 ; Rise       ; CLK             ;
;  DAC[7]   ; CLK        ; 4.063 ; 4.202 ; Rise       ; CLK             ;
; DACLK     ; CLK        ; 2.950 ; 2.627 ; Rise       ; CLK             ;
; DACLK     ; CLK        ; 2.950 ; 2.627 ; Fall       ; CLK             ;
; LEDA[*]   ; inst       ; 3.573 ; 3.612 ; Fall       ; inst            ;
;  LEDA[0]  ; inst       ; 3.718 ; 3.764 ; Fall       ; inst            ;
;  LEDA[1]  ; inst       ; 3.772 ; 3.730 ; Fall       ; inst            ;
;  LEDA[2]  ; inst       ; 3.758 ; 3.728 ; Fall       ; inst            ;
;  LEDA[3]  ; inst       ; 4.501 ; 4.582 ; Fall       ; inst            ;
;  LEDA[4]  ; inst       ; 3.573 ; 3.681 ; Fall       ; inst            ;
;  LEDA[5]  ; inst       ; 3.582 ; 3.612 ; Fall       ; inst            ;
;  LEDA[6]  ; inst       ; 3.662 ; 3.704 ; Fall       ; inst            ;
; LEDB[*]   ; inst       ; 3.602 ; 3.615 ; Fall       ; inst            ;
;  LEDB[0]  ; inst       ; 3.742 ; 3.818 ; Fall       ; inst            ;
;  LEDB[2]  ; inst       ; 3.833 ; 3.826 ; Fall       ; inst            ;
;  LEDB[3]  ; inst       ; 3.602 ; 3.668 ; Fall       ; inst            ;
;  LEDB[4]  ; inst       ; 3.653 ; 3.615 ; Fall       ; inst            ;
;  LEDB[5]  ; inst       ; 3.897 ; 3.747 ; Fall       ; inst            ;
;  LEDB[6]  ; inst       ; 3.750 ; 3.900 ; Fall       ; inst            ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW0        ; DAC[0]      ; 11.220 ; 10.600 ; 11.154 ; 11.265 ;
; SW0        ; DAC[1]      ; 10.248 ; 10.056 ; 10.513 ; 10.347 ;
; SW0        ; DAC[2]      ; 10.923 ; 9.928  ; 10.470 ; 10.993 ;
; SW0        ; DAC[3]      ; 10.832 ; 9.888  ; 10.401 ; 10.930 ;
; SW0        ; DAC[4]      ; 12.309 ; 11.852 ; 12.236 ; 12.534 ;
; SW0        ; DAC[5]      ; 10.782 ; 9.786  ; 10.348 ; 10.831 ;
; SW0        ; DAC[6]      ; 10.945 ; 10.285 ; 10.800 ; 11.028 ;
; SW0        ; DAC[7]      ; 11.270 ; 9.944  ; 10.483 ; 11.336 ;
; SW1        ; DAC[0]      ; 10.738 ; 10.447 ; 11.052 ; 10.775 ;
; SW1        ; DAC[1]      ; 10.066 ; 9.900  ; 10.407 ; 10.155 ;
; SW1        ; DAC[2]      ; 10.597 ; 10.369 ; 10.901 ; 10.714 ;
; SW1        ; DAC[3]      ; 10.516 ; 10.319 ; 10.820 ; 10.664 ;
; SW1        ; DAC[4]      ; 11.643 ; 11.515 ; 11.948 ; 11.863 ;
; SW1        ; DAC[5]      ; 10.582 ; 10.377 ; 10.906 ; 10.682 ;
; SW1        ; DAC[6]      ; 10.744 ; 10.572 ; 11.068 ; 10.877 ;
; SW1        ; DAC[7]      ; 10.711 ; 10.608 ; 11.115 ; 10.834 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW0        ; DAC[0]      ; 4.929 ; 4.912 ; 5.474 ; 5.705 ;
; SW0        ; DAC[1]      ; 4.573 ; 4.650 ; 5.234 ; 5.319 ;
; SW0        ; DAC[2]      ; 4.811 ; 4.635 ; 5.206 ; 5.575 ;
; SW0        ; DAC[3]      ; 4.778 ; 4.622 ; 5.195 ; 5.540 ;
; SW0        ; DAC[4]      ; 5.715 ; 5.748 ; 6.272 ; 6.531 ;
; SW0        ; DAC[5]      ; 4.744 ; 4.572 ; 5.159 ; 5.492 ;
; SW0        ; DAC[6]      ; 4.823 ; 4.793 ; 5.362 ; 5.616 ;
; SW0        ; DAC[7]      ; 4.933 ; 4.673 ; 5.232 ; 5.724 ;
; SW1        ; DAC[0]      ; 4.768 ; 4.877 ; 5.417 ; 5.532 ;
; SW1        ; DAC[1]      ; 4.509 ; 4.612 ; 5.172 ; 5.231 ;
; SW1        ; DAC[2]      ; 4.690 ; 4.797 ; 5.316 ; 5.442 ;
; SW1        ; DAC[3]      ; 4.667 ; 4.775 ; 5.293 ; 5.420 ;
; SW1        ; DAC[4]      ; 5.488 ; 5.636 ; 6.116 ; 6.283 ;
; SW1        ; DAC[5]      ; 4.680 ; 4.785 ; 5.328 ; 5.433 ;
; SW1        ; DAC[6]      ; 4.758 ; 4.908 ; 5.405 ; 5.555 ;
; SW1        ; DAC[7]      ; 4.747 ; 4.916 ; 5.435 ; 5.529 ;
+------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; DACLK         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DAC[7]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DAC[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DAC[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DAC[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DAC[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DAC[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DAC[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DAC[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDA[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDA[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDA[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDA[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDA[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDA[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDA[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDB[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDB[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDB[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDB[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDB[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDB[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDB[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; CLK                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW0                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW1                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY0                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DACLK         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; DAC[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; DAC[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; DAC[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; DAC[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.33 V              ; -0.00421 V          ; 0.165 V                              ; 0.078 V                              ; 3.11e-09 s                  ; 2.85e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.33 V             ; -0.00421 V         ; 0.165 V                             ; 0.078 V                             ; 3.11e-09 s                 ; 2.85e-09 s                 ; Yes                       ; Yes                       ;
; DAC[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; DAC[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; DAC[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; DAC[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; LEDA[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; LEDA[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; LEDA[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; LEDA[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; LEDA[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; LEDA[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; LEDA[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; LEDB[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; LEDB[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; LEDB[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; LEDB[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; LEDB[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; LEDB[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; LEDB[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DACLK         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; DAC[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; DAC[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; DAC[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; DAC[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.088 V                              ; 0.056 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.088 V                             ; 0.056 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; DAC[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; DAC[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; DAC[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; DAC[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; LEDA[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LEDA[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LEDA[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LEDA[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; LEDA[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LEDA[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LEDA[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LEDB[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LEDB[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LEDB[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LEDB[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LEDB[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LEDB[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LEDB[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DACLK         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DAC[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DAC[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DAC[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; DAC[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; DAC[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; DAC[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; DAC[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; DAC[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; LEDA[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDA[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDA[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDA[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; LEDA[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDA[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDA[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDB[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDB[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDB[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDB[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDB[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDB[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDB[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 560      ; 0        ; 0        ; 0        ;
; inst       ; CLK      ; 0        ; 2128     ; 0        ; 0        ;
; inst       ; inst     ; 0        ; 0        ; 0        ; 20       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 560      ; 0        ; 0        ; 0        ;
; inst       ; CLK      ; 0        ; 2128     ; 0        ; 0        ;
; inst       ; inst     ; 0        ; 0        ; 0        ; 20       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 4     ; 4    ;
; Unconstrained Input Port Paths  ; 18    ; 18   ;
; Unconstrained Output Ports      ; 22    ; 22   ;
; Unconstrained Output Port Paths ; 105   ; 105  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 15.0.0 Build 145 04/22/2015 SJ Full Version
    Info: Processing started: Tue Jul 14 14:01:20 2020
Info: Command: quartus_sta add -c add
Info: qsta_default_script.tcl version: #11
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'add.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
    Info (332105): create_clock -period 1.000 -name inst inst
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.761
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.761            -187.960 CLK 
    Info (332119):    -1.277              -5.734 inst 
Info (332146): Worst-case hold slack is 0.454
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.454               0.000 inst 
    Info (332119):     0.603               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.201            -132.096 CLK 
    Info (332119):    -1.487              -7.435 inst 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.187
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.187            -165.935 CLK 
    Info (332119):    -1.034              -4.679 inst 
Info (332146): Worst-case hold slack is 0.404
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.404               0.000 inst 
    Info (332119):     0.539               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.201            -132.096 CLK 
    Info (332119):    -1.487              -7.435 inst 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.872
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.872             -54.198 CLK 
    Info (332119):     0.006               0.000 inst 
Info (332146): Worst-case hold slack is 0.185
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.185               0.000 inst 
    Info (332119):     0.252               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -66.522 CLK 
    Info (332119):    -1.000              -5.000 inst 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4850 megabytes
    Info: Processing ended: Tue Jul 14 14:01:23 2020
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


