# Proyecto-II Digitales-II
Capa de transacción PCIE adaptada y lógica de conmutación.

# Integrantes:
* Dualock Fonseca Monge
* José Carlos Gónzales Cordero
* Juan Pablo Andrade Gonzales
* Mauricio Rodriguez Obando 

# Como correr
Crear un directorio como recipiente y dirigirse a la carpeta
```
$ mkdir G04_proy2 && cd G04_proy2
```

clonar el repositorio usando
```
$ git clone git@github.com:Dualock/Proyecto2_Digitales.git

```
Para probar el modulo de interconexion vaya a la carpeta trans_layer y haga make
para compilar y abrir el gtkwave
```
$ cd trans_layer && make
```


# Plan de trabajo
# Plan de trabajo propuesto
| Tarea | Encargados | Tiempo utilizado (h) | Fecha  de entrega | Comentarios |
|-----------------------------|---------------|------------------------|-------------|-------------------------------|
| Plan de pruebas | Todos | 1 | 9/11/2021 | Listo |
| Investigacion | Jose | 3 | 27/11/2021 | Listo |
| Memoria | Dualock - Mauricio | 3 | 9/11/2021 | Funcional 100% (Conductual + Estructural)|
| FIFO | Moisés | Dualock - Mauricio | 6 | 9/11/2021 | Funcional 100% (Conductual + Estructural)|
| Arbitro 1 | Juan Pablo - Mauricio | 6 | 18/11/2021 | Funcional 100% (Conductual + Estructural)|
| Arbitro 2 | Juan Pablo - Mauricio | 6 | 18/11/2021 | Funcional 100% (Conductual + Estructural)|
| Contadores | Jose Todos | 6 | 18/11/2021 | Funcional 100% (Conductual + Estructural)|
| FSM | Mauricio | 6 | 18/11/2021 | Funcional 100% (Conductual + Estructural)|
| Conexiones Miscelaneas y solucion de errores | Todos | 12 | 26/11/2021 | Listo |
| Trans_layer (Interconexion completa) | Juan Pablo- Mauricio | 15 | 26/11/2021 | Funcional las primeras 4 pruebas (Conductual) |
| Reporte | Jose - Mauricio - Dualock | 2 | 27/11/2021 | Listo |

# Bitácora
* https://docs.google.com/spreadsheets/d/19RTi8pq1XZNrTrz4N6Rw8mQzayeZJR9OLtyv0fEuLHY/edit?usp=sharing
