# 페이징 방식의 단점
* 페이지 테이블 저장하기 위한 추가 메모리 필요
* 가상주소 맵핑시, 메모리에 존재하는 페이지테이블을 조회하므로 맵핑 속도가 느림

# 변환 색인 버퍼(TLB : Translation-lookaside buffer)
* 페이징 기법에서 가상주소 맵핑 속도를 개선하기 위해 사용되는 페이지 정보 저장 캐시메모리
* 칩의 메모리 관리 유닛(MMU)의 한 장치로서 프로세싱 코어와 물리적으로 가까이 위치해있고 고속의 하드웨어 장치로 구성되기 때문에 일반 메모리(페이징 테이블)보다 매우 빠름
* 가상 주소 맵핑시, 변환 색인 버퍼(고속) 먼저 조회후, 캐시 miss 가 발생했을 경우에만 메모리(저속)에 저장되어있는 페이지 테이블 조회하므로 맵핑 속도 향상

### TLB 미스(캐시미스)처리
* 프로세서가 메모리 조회 명령 수행시, 조회 요청된 가상주소 맵핑 수행 
* TLB 에서 가상주소의 페이지 정보 조회가 miss 할 경우, 메모리에 저장되어있는 페이지 테이블에서 다시 조회
* 이때, 페이지 테이블에서 조호된 페이지 정보를 바로 반환하지 않고 TLB 갱신만 수행
* 프로세서가 TLB miss 된 메모리 조회 명령 다시 수행

### TLB 문맥 교환
* TLB 의 페이지 정보(캐쉬데이터)는 현재 실행중인 프로세스에 대해서만 유효
* 프로세스 컨텍스트 스위칭 발생시, TLB 내 페이지 정보도 스위칭 필요
* 스위칭 방식엔 초기화 방식, 주소공간 식별자 방식 존재
* 초기화 방식
   * 프로세스 스위칭시, TLB 내 캐시데이터 모두 삭제 후, 바뀐 프로세스의 페이지 정보 처음부터 다시 캐싱 시작
   * 스위칭 초기에는 캐쉬 미스가 많이 발생하여 가상주소 맵핑속도 느려짐
   * 문맥교환이 자주 발생한다면 심각한 맵핑 속도 저하 유발

* 주소공간 식별자(Address Space Identifier) 방식
   * 기존 TLB 엔 가상페이지번호(VPN) - 물리프레임번호(PFN) 2개의 필드쌍으로 캐시하였으나 ASI 필드 하나를 더 추가하여 프로세스 번호 기록
   * 문맥 교환시 TLB 스위칭이 불필요해지므로 문맥교환에 따른 맵핑 성능 저하 없음
   * 캐시데이터 검색시, 검색해야하는 필드가 하나 더 늘었으므로(가상페이지번호(VPN)로만 검색하는 기존방식에서 프로세스 번호 검색도 추가됨) 약간의 검색 속도 저하 발생

### 캐시 갱신
* 새로운 페이지 정보를 캐싱하고자 할때, TLB 에 빈공간이 없을시, 기존에 저장되어있는 캐시데이터중 하나를 삭제 후 저장
* 삭제할 캐시데이터 선택방식으로 최저사용빈도(가장 오래동안 재사용되지 않은 캐시데이터), 랜덤정책(무작위 선택) 등이 존재

# 페이지 테이블 크기 축소
* 페이지 테이블이 차지하는 메모리 공간을 줄이기 위해 더 작은 페이지 테이블에 페이지 정보를 저장하는 여러 정책 존재

### 하이브리드 방식

### 멀티 레벨 페이지 테이블

### 디스크로 스와핑