#notemd
# Status Meeting

## Status Sharing

  - USB needs Isolation cell, but no insertion on DOM, IP.

  - メモリをきちんと並べないとPGが入らない

  - Global OCV
    
      - launch 1.1 vs capture 0.9

  - Port isolation buffer :: buffer for 遅延・電圧変動, isolation from upper
    block

  - Isolation cell :: 電源遮断 in USB,

  - Coverage :: 制約の完成度

  - H-chip :: Test chip, including latch, tight schedule
    
      - constraint VT, many usage of SRAM
      - SRAM with logic makes chip larger
          - SRAM with latches
          - MBIST

  - PV :: physical verification

  - Definition of HDL
    
      - HDL and C language is different
      - HDL is including RTL

## Isolation <span class="underline">\_</span> Takashima-san

  - Isolation Cell  
    電力削減のためにあるブロックや領域の回路の電源が遮断されると、その信
    号はフローティング状態になります。0にも1にも定まらないフローティング
    状態の信号が、活動状態の領域の回路のトランジスターのゲートに入力され
    ると大きな電流が流れ続けることになります。この状態を避けるために、遮
    断領域の回路の出口に設置し、遮断状態のときに信号を0または1に固定して
    くれるセルをアイソレーションセルといいます。なお、アイソレーションセ
    ルは広く認知されている用語なので社外でも通じます。主語がありませんが、
    電源遮断設計＝パワーゲーティング設計においては、(電源遮断状態の回路
    を)アイソレート＝分離するという意味になります。

  - Isolation Buffer  
    外部負荷等の変動要素に起因したタイミング計算精度のばらつきを最小にす ことを目的として挿入するバッファー。

  - Port Isolation Buffer  
    ブロックの入力ポートに対して挿入しておくことで、ブロック外部の信号の
    トランジションが変動することによるブロック内部のタイミング計算への影
    響を最小にできる。ブロックの出力ポートに対して挿入しておくことで、ブ
    ロック外部のセルや配線の容量負荷が変動することにるブロック内部のタイ
    ミング計算への影響を最小にできる。

  - IP Isolation Buffer  
    ハードIPの入力ピンの手前に挿入しておくことで、その前段の回路の変動に
    よるハードIP内部への影響を最小にできる。ハードIPの出力ピンの直後に挿
    入しておくことで、その後段の回路の変動によるハードIP内部への影響を最 小にできる。

# Self Study

## CRP-related Questions

``` tcl
ref/scripts/orca_pt_variables.tcl:30:set timing_early_launch_at_borrowing_latches false
```

``` tcl
report_timing -trace_latch_borrow \
    -from I_ORCA_TOP/I_BLENDER/latched_clk_en_reg/D \
    -significant_digits 4 \
    -input -net -noplist \
    -path_type full_clock_expanded \
    -crosstalk_delta
```

## Student Guide Unit 8

  - Crosstalk Delay Calculation flow
    1.  Electrical Filtering screen out agressor nets with small bumps
    2.  Delay Calculation with infinite window
    3.  Delay Calculation with window overlap
          - `set_app_var si_xtalk_delay_analysis mode all_path_edges`
  - UDSM technologies :: ultra deep sub micrometer technologies
      - 65nm and below
      - Trend is for larger numbers of very small aggressors
      - Composite Aggressor Mode :: assumes they all switch at once,
        which is overly pessimistic.
          - `set_app_var si_xtalk_composite_aggrmode statistical`
