#! /usr/bin/vvp
:ivl_version "12.0 (stable)";
:ivl_delay_selection "TYPICAL";
:vpi_time_precision - 12;
:vpi_module "/usr/lib/x86_64-linux-gnu/ivl/system.vpi";
:vpi_module "/usr/lib/x86_64-linux-gnu/ivl/vhdl_sys.vpi";
:vpi_module "/usr/lib/x86_64-linux-gnu/ivl/vhdl_textio.vpi";
:vpi_module "/usr/lib/x86_64-linux-gnu/ivl/v2005_math.vpi";
:vpi_module "/usr/lib/x86_64-linux-gnu/ivl/va_math.vpi";
S_0x568b4b0fba20 .scope module, "SIMPLE_TOP_PARITY_TB" "SIMPLE_TOP_PARITY_TB" 2 8;
 .timescale -9 -12;
P_0x568b4b0fb600 .param/l "CLK_PERIOD" 1 2 11, +C4<00000000000000000000000000001010>;
v0x568b4b1761f0_0 .var "ACLK", 0 0;
v0x568b4b1762b0_0 .var "RADDR_DATA", 31 0;
v0x568b4b176380_0 .var "RADDR_PARITY", 0 0;
L_0x74e46b1240a8 .functor BUFT 1, C4<1>, C4<0>, C4<0>, C4<0>;
v0x568b4b176450_0 .net "RADDR_READY", 0 0, L_0x74e46b1240a8;  1 drivers
v0x568b4b176520_0 .var "RADDR_VALID", 0 0;
v0x568b4b1765c0_0 .net "RDATA_DATA", 63 0, L_0x568b4b1874d0;  1 drivers
v0x568b4b176690_0 .var "RDATA_PARITY", 0 0;
v0x568b4b176730_0 .var "RDATA_READY", 0 0;
v0x568b4b176800_0 .net "RDATA_VALID", 0 0, L_0x568b4b1773b0;  1 drivers
v0x568b4b1768d0_0 .var "RESETN_ACLK", 0 0;
v0x568b4b1769a0_0 .net "STATUS", 7 0, L_0x568b4b187680;  1 drivers
v0x568b4b176a70_0 .var "WADDR_DATA", 31 0;
v0x568b4b176b40_0 .var "WADDR_PARITY", 0 0;
L_0x74e46b124018 .functor BUFT 1, C4<1>, C4<0>, C4<0>, C4<0>;
v0x568b4b176be0_0 .net "WADDR_READY", 0 0, L_0x74e46b124018;  1 drivers
v0x568b4b176cb0_0 .var "WADDR_VALID", 0 0;
v0x568b4b176d80_0 .var "WDATA_DATA", 63 0;
v0x568b4b176e50_0 .var "WDATA_PARITY", 0 0;
L_0x74e46b124060 .functor BUFT 1, C4<1>, C4<0>, C4<0>, C4<0>;
v0x568b4b176ef0_0 .net "WDATA_READY", 0 0, L_0x74e46b124060;  1 drivers
v0x568b4b176fc0_0 .var "WDATA_VALID", 0 0;
v0x568b4b177090_0 .var/i "failed_tests", 31 0;
v0x568b4b177130_0 .var/i "passed_tests", 31 0;
v0x568b4b1771f0_0 .var/i "test_num", 31 0;
E_0x568b4b10feb0 .event posedge, v0x568b4b175220_0;
E_0x568b4b10f7e0 .event "_ivl_0";
S_0x568b4b0fb6a0 .scope autofunction.vec4.s1, "calculate_parity_32bit" "calculate_parity_32bit" 2 74, 2 74 0, S_0x568b4b0fba20;
 .timescale -9 -12;
; Variable calculate_parity_32bit is vec4 return value of scope S_0x568b4b0fb6a0
v0x568b4b106990_0 .var "data", 31 0;
v0x568b4b1749a0_0 .var/i "i", 31 0;
v0x568b4b174a60_0 .var "parity", 0 0;
TD_SIMPLE_TOP_PARITY_TB.calculate_parity_32bit ;
    %pushi/vec4 0, 0, 1;
    %store/vec4 v0x568b4b174a60_0, 0, 1;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x568b4b1749a0_0, 0, 32;
T_0.0 ;
    %load/vec4 v0x568b4b1749a0_0;
    %cmpi/s 32, 0, 32;
    %jmp/0xz T_0.1, 5;
    %load/vec4 v0x568b4b174a60_0;
    %load/vec4 v0x568b4b106990_0;
    %load/vec4 v0x568b4b1749a0_0;
    %part/s 1;
    %xor;
    %store/vec4 v0x568b4b174a60_0, 0, 1;
    %load/vec4 v0x568b4b1749a0_0;
    %addi 1, 0, 32;
    %store/vec4 v0x568b4b1749a0_0, 0, 32;
    %jmp T_0.0;
T_0.1 ;
    %load/vec4 v0x568b4b174a60_0;
    %ret/vec4 0, 0, 1;  Assign to calculate_parity_32bit (store_vec4_to_lval)
    %end;
S_0x568b4b0fb860 .scope autofunction.vec4.s1, "calculate_parity_64bit" "calculate_parity_64bit" 2 86, 2 86 0, S_0x568b4b0fba20;
 .timescale -9 -12;
; Variable calculate_parity_64bit is vec4 return value of scope S_0x568b4b0fb860
v0x568b4b174c50_0 .var "data", 63 0;
v0x568b4b174d30_0 .var/i "i", 31 0;
v0x568b4b174df0_0 .var "parity", 0 0;
TD_SIMPLE_TOP_PARITY_TB.calculate_parity_64bit ;
    %pushi/vec4 0, 0, 1;
    %store/vec4 v0x568b4b174df0_0, 0, 1;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x568b4b174d30_0, 0, 32;
T_1.2 ;
    %load/vec4 v0x568b4b174d30_0;
    %cmpi/s 64, 0, 32;
    %jmp/0xz T_1.3, 5;
    %load/vec4 v0x568b4b174df0_0;
    %load/vec4 v0x568b4b174c50_0;
    %load/vec4 v0x568b4b174d30_0;
    %part/s 1;
    %xor;
    %store/vec4 v0x568b4b174df0_0, 0, 1;
    %load/vec4 v0x568b4b174d30_0;
    %addi 1, 0, 32;
    %store/vec4 v0x568b4b174d30_0, 0, 32;
    %jmp T_1.2;
T_1.3 ;
    %load/vec4 v0x568b4b174df0_0;
    %ret/vec4 0, 0, 1;  Assign to calculate_parity_64bit (store_vec4_to_lval)
    %end;
S_0x568b4b174eb0 .scope module, "uut" "SIMPLE_TOP" 2 55, 3 9 0, S_0x568b4b0fba20;
 .timescale 0 0;
    .port_info 0 /INPUT 1 "ACLK";
    .port_info 1 /INPUT 1 "RESETN_ACLK";
    .port_info 2 /INPUT 1 "WADDR_VALID";
    .port_info 3 /INPUT 32 "WADDR_DATA";
    .port_info 4 /OUTPUT 1 "WADDR_READY";
    .port_info 5 /INPUT 1 "WDATA_VALID";
    .port_info 6 /INPUT 64 "WDATA_DATA";
    .port_info 7 /OUTPUT 1 "WDATA_READY";
    .port_info 8 /INPUT 1 "RADDR_VALID";
    .port_info 9 /INPUT 32 "RADDR_DATA";
    .port_info 10 /OUTPUT 1 "RADDR_READY";
    .port_info 11 /OUTPUT 1 "RDATA_VALID";
    .port_info 12 /OUTPUT 64 "RDATA_DATA";
    .port_info 13 /INPUT 1 "RDATA_READY";
    .port_info 14 /OUTPUT 8 "STATUS";
L_0x568b4b1773b0 .functor BUFZ 1, v0x568b4b176520_0, C4<0>, C4<0>, C4<0>;
L_0x568b4b187680 .functor BUFZ 8, v0x568b4b175f30_0, C4<00000000>, C4<00000000>, C4<00000000>;
v0x568b4b175220_0 .net "ACLK", 0 0, v0x568b4b1761f0_0;  1 drivers
v0x568b4b175300_0 .net "RADDR_DATA", 31 0, v0x568b4b1762b0_0;  1 drivers
v0x568b4b1753e0_0 .net "RADDR_READY", 0 0, L_0x74e46b1240a8;  alias, 1 drivers
v0x568b4b175480_0 .net "RADDR_VALID", 0 0, v0x568b4b176520_0;  1 drivers
v0x568b4b175540_0 .net "RDATA_DATA", 63 0, L_0x568b4b1874d0;  alias, 1 drivers
v0x568b4b175670_0 .net "RDATA_READY", 0 0, v0x568b4b176730_0;  1 drivers
v0x568b4b175730_0 .net "RDATA_VALID", 0 0, L_0x568b4b1773b0;  alias, 1 drivers
v0x568b4b1757f0_0 .net "RESETN_ACLK", 0 0, v0x568b4b1768d0_0;  1 drivers
v0x568b4b1758b0_0 .net "STATUS", 7 0, L_0x568b4b187680;  alias, 1 drivers
v0x568b4b175990_0 .net "WADDR_DATA", 31 0, v0x568b4b176a70_0;  1 drivers
v0x568b4b175a70_0 .net "WADDR_READY", 0 0, L_0x74e46b124018;  alias, 1 drivers
v0x568b4b175b30_0 .net "WADDR_VALID", 0 0, v0x568b4b176cb0_0;  1 drivers
v0x568b4b175bf0_0 .net "WDATA_DATA", 63 0, v0x568b4b176d80_0;  1 drivers
v0x568b4b175cd0_0 .net "WDATA_READY", 0 0, L_0x74e46b124060;  alias, 1 drivers
v0x568b4b175d90_0 .net "WDATA_VALID", 0 0, v0x568b4b176fc0_0;  1 drivers
L_0x74e46b1240f0 .functor BUFT 1, C4<00000000000000000000000000000000>, C4<0>, C4<0>, C4<0>;
v0x568b4b175e50_0 .net/2u *"_ivl_8", 31 0, L_0x74e46b1240f0;  1 drivers
v0x568b4b175f30_0 .var "status_counter", 7 0;
E_0x568b4b112450/0 .event negedge, v0x568b4b1757f0_0;
E_0x568b4b112450/1 .event posedge, v0x568b4b175220_0;
E_0x568b4b112450 .event/or E_0x568b4b112450/0, E_0x568b4b112450/1;
L_0x568b4b1874d0 .concat [ 32 32 0 0], v0x568b4b1762b0_0, L_0x74e46b1240f0;
    .scope S_0x568b4b174eb0;
T_2 ;
    %wait E_0x568b4b112450;
    %load/vec4 v0x568b4b1757f0_0;
    %nor/r;
    %flag_set/vec4 8;
    %jmp/0xz  T_2.0, 8;
    %pushi/vec4 0, 0, 8;
    %assign/vec4 v0x568b4b175f30_0, 0;
    %jmp T_2.1;
T_2.0 ;
    %load/vec4 v0x568b4b175b30_0;
    %flag_set/vec4 8;
    %jmp/1 T_2.5, 8;
    %load/vec4 v0x568b4b175d90_0;
    %flag_set/vec4 9;
    %flag_or 8, 9;
T_2.5;
    %jmp/1 T_2.4, 8;
    %load/vec4 v0x568b4b175480_0;
    %flag_set/vec4 9;
    %flag_or 8, 9;
T_2.4;
    %jmp/0xz  T_2.2, 8;
    %load/vec4 v0x568b4b175f30_0;
    %addi 1, 0, 8;
    %assign/vec4 v0x568b4b175f30_0, 0;
T_2.2 ;
T_2.1 ;
    %jmp T_2;
    .thread T_2;
    .scope S_0x568b4b0fba20;
T_3 ;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x568b4b1771f0_0, 0, 32;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x568b4b177130_0, 0, 32;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x568b4b177090_0, 0, 32;
    %end;
    .thread T_3;
    .scope S_0x568b4b0fba20;
T_4 ;
    %wait E_0x568b4b10f7e0;
    %jmp T_4;
    .thread T_4;
    .scope S_0x568b4b0fba20;
T_5 ;
    %pushi/vec4 0, 0, 1;
    %store/vec4 v0x568b4b1761f0_0, 0, 1;
T_5.0 ;
    %delay 5000, 0;
    %load/vec4 v0x568b4b1761f0_0;
    %inv;
    %store/vec4 v0x568b4b1761f0_0, 0, 1;
    %jmp T_5.0;
    %end;
    .thread T_5;
    .scope S_0x568b4b0fba20;
T_6 ;
    %pushi/vec4 0, 0, 1;
    %store/vec4 v0x568b4b1768d0_0, 0, 1;
    %delay 50000, 0;
    %pushi/vec4 1, 0, 1;
    %store/vec4 v0x568b4b1768d0_0, 0, 1;
    %end;
    .thread T_6;
    .scope S_0x568b4b0fba20;
T_7 ;
    %vpi_call 2 119 "$display", "\012" {0 0 0};
    %vpi_call 2 120 "$display", "\342\225\224\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\227" {0 0 0};
    %vpi_call 2 121 "$display", "\342\225\221        SIMPLE_TOP PARITY GENERATION & VERIFICATION           \342\225\221" {0 0 0};
    %vpi_call 2 122 "$display", "\342\225\221                     TEST BENCH                               \342\225\221" {0 0 0};
    %vpi_call 2 123 "$display", "\342\225\232\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\235\012" {0 0 0};
    %pushi/vec4 0, 0, 1;
    %store/vec4 v0x568b4b176cb0_0, 0, 1;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x568b4b176a70_0, 0, 32;
    %pushi/vec4 0, 0, 1;
    %store/vec4 v0x568b4b176fc0_0, 0, 1;
    %pushi/vec4 0, 0, 64;
    %store/vec4 v0x568b4b176d80_0, 0, 64;
    %pushi/vec4 0, 0, 1;
    %store/vec4 v0x568b4b176520_0, 0, 1;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x568b4b1762b0_0, 0, 32;
    %pushi/vec4 1, 0, 1;
    %store/vec4 v0x568b4b176730_0, 0, 1;
    %pushi/vec4 0, 0, 1;
    %store/vec4 v0x568b4b176b40_0, 0, 1;
    %pushi/vec4 0, 0, 1;
    %store/vec4 v0x568b4b176e50_0, 0, 1;
    %pushi/vec4 0, 0, 1;
    %store/vec4 v0x568b4b176380_0, 0, 1;
    %pushi/vec4 0, 0, 1;
    %store/vec4 v0x568b4b176690_0, 0, 1;
    %delay 100000, 0;
    %load/vec4 v0x568b4b1771f0_0;
    %addi 1, 0, 32;
    %store/vec4 v0x568b4b1771f0_0, 0, 32;
    %vpi_call 2 145 "$display", "\342\224\214\342\224\200 TEST %0d: WADDR Transaction (Correct Parity) \342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\220", v0x568b4b1771f0_0 {0 0 0};
    %pushi/vec4 305419896, 0, 32;
    %store/vec4 v0x568b4b176a70_0, 0, 32;
    %alloc S_0x568b4b0fb6a0;
    %load/vec4 v0x568b4b176a70_0;
    %store/vec4 v0x568b4b106990_0, 0, 32;
    %callf/vec4 TD_SIMPLE_TOP_PARITY_TB.calculate_parity_32bit, S_0x568b4b0fb6a0;
    %free S_0x568b4b0fb6a0;
    %store/vec4 v0x568b4b176b40_0, 0, 1;
    %pushi/vec4 1, 0, 1;
    %store/vec4 v0x568b4b176cb0_0, 0, 1;
    %vpi_call 2 151 "$display", "\342\224\202  Data:    0x%08h", v0x568b4b176a70_0 {0 0 0};
    %vpi_call 2 152 "$display", "\342\224\202  Parity:  %b (Even)", v0x568b4b176b40_0 {0 0 0};
    %vpi_call 2 153 "$display", "\342\224\202  Status:  READY=%b", v0x568b4b176be0_0 {0 0 0};
    %delay 10000, 0;
    %pushi/vec4 0, 0, 1;
    %store/vec4 v0x568b4b176cb0_0, 0, 1;
    %vpi_call 2 158 "$display", "\342\224\202  Result:  \342\234\205 WADDR accepted (READY=1)" {0 0 0};
    %vpi_call 2 159 "$display", "\342\224\224\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\230\012" {0 0 0};
    %load/vec4 v0x568b4b177130_0;
    %addi 1, 0, 32;
    %store/vec4 v0x568b4b177130_0, 0, 32;
    %delay 20000, 0;
    %load/vec4 v0x568b4b1771f0_0;
    %addi 1, 0, 32;
    %store/vec4 v0x568b4b1771f0_0, 0, 32;
    %vpi_call 2 169 "$display", "\342\224\214\342\224\200 TEST %0d: WDATA Transaction (Correct Parity) \342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\220", v0x568b4b1771f0_0 {0 0 0};
    %pushi/vec4 2443359172, 0, 39;
    %concati/vec4 28036591, 0, 25;
    %store/vec4 v0x568b4b176d80_0, 0, 64;
    %alloc S_0x568b4b0fb860;
    %load/vec4 v0x568b4b176d80_0;
    %store/vec4 v0x568b4b174c50_0, 0, 64;
    %callf/vec4 TD_SIMPLE_TOP_PARITY_TB.calculate_parity_64bit, S_0x568b4b0fb860;
    %free S_0x568b4b0fb860;
    %store/vec4 v0x568b4b176e50_0, 0, 1;
    %pushi/vec4 1, 0, 1;
    %store/vec4 v0x568b4b176fc0_0, 0, 1;
    %vpi_call 2 175 "$display", "\342\224\202  Data:    0x%016h", v0x568b4b176d80_0 {0 0 0};
    %vpi_call 2 176 "$display", "\342\224\202  Parity:  %b (Even)", v0x568b4b176e50_0 {0 0 0};
    %vpi_call 2 177 "$display", "\342\224\202  Status:  READY=%b", v0x568b4b176ef0_0 {0 0 0};
    %delay 10000, 0;
    %pushi/vec4 0, 0, 1;
    %store/vec4 v0x568b4b176fc0_0, 0, 1;
    %vpi_call 2 182 "$display", "\342\224\202  Result:  \342\234\205 WDATA accepted (READY=1)" {0 0 0};
    %vpi_call 2 183 "$display", "\342\224\224\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\230\012" {0 0 0};
    %load/vec4 v0x568b4b177130_0;
    %addi 1, 0, 32;
    %store/vec4 v0x568b4b177130_0, 0, 32;
    %delay 20000, 0;
    %load/vec4 v0x568b4b1771f0_0;
    %addi 1, 0, 32;
    %store/vec4 v0x568b4b1771f0_0, 0, 32;
    %vpi_call 2 193 "$display", "\342\224\214\342\224\200 TEST %0d: RADDR Transaction (Correct Parity) \342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\220", v0x568b4b1771f0_0 {0 0 0};
    %pushi/vec4 3735928559, 0, 32;
    %store/vec4 v0x568b4b1762b0_0, 0, 32;
    %alloc S_0x568b4b0fb6a0;
    %load/vec4 v0x568b4b1762b0_0;
    %store/vec4 v0x568b4b106990_0, 0, 32;
    %callf/vec4 TD_SIMPLE_TOP_PARITY_TB.calculate_parity_32bit, S_0x568b4b0fb6a0;
    %free S_0x568b4b0fb6a0;
    %store/vec4 v0x568b4b176380_0, 0, 1;
    %pushi/vec4 1, 0, 1;
    %store/vec4 v0x568b4b176520_0, 0, 1;
    %vpi_call 2 199 "$display", "\342\224\202  Data:    0x%08h", v0x568b4b1762b0_0 {0 0 0};
    %vpi_call 2 200 "$display", "\342\224\202  Parity:  %b (Even)", v0x568b4b176380_0 {0 0 0};
    %vpi_call 2 201 "$display", "\342\224\202  Status:  READY=%b", v0x568b4b176450_0 {0 0 0};
    %delay 10000, 0;
    %pushi/vec4 0, 0, 1;
    %store/vec4 v0x568b4b176520_0, 0, 1;
    %vpi_call 2 206 "$display", "\342\224\202  Result:  \342\234\205 RADDR accepted (READY=1)" {0 0 0};
    %vpi_call 2 207 "$display", "\342\224\224\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\230\012" {0 0 0};
    %load/vec4 v0x568b4b177130_0;
    %addi 1, 0, 32;
    %store/vec4 v0x568b4b177130_0, 0, 32;
    %delay 50000, 0;
    %load/vec4 v0x568b4b1771f0_0;
    %addi 1, 0, 32;
    %store/vec4 v0x568b4b1771f0_0, 0, 32;
    %vpi_call 2 217 "$display", "\342\224\214\342\224\200 TEST %0d: RDATA Response (Correct Parity) \342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\220", v0x568b4b1771f0_0 {0 0 0};
    %alloc S_0x568b4b0fb860;
    %load/vec4 v0x568b4b1765c0_0;
    %store/vec4 v0x568b4b174c50_0, 0, 64;
    %callf/vec4 TD_SIMPLE_TOP_PARITY_TB.calculate_parity_64bit, S_0x568b4b0fb860;
    %free S_0x568b4b0fb860;
    %store/vec4 v0x568b4b176690_0, 0, 1;
    %vpi_call 2 221 "$display", "\342\224\202  Read Data: 0x%016h", v0x568b4b1765c0_0 {0 0 0};
    %vpi_call 2 222 "$display", "\342\224\202  Parity:    %b (Even)", v0x568b4b176690_0 {0 0 0};
    %vpi_call 2 223 "$display", "\342\224\202  Valid:     %b", v0x568b4b176800_0 {0 0 0};
    %vpi_call 2 225 "$display", "\342\224\202  Result:  \342\234\205 RDATA response valid" {0 0 0};
    %vpi_call 2 226 "$display", "\342\224\224\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\230\012" {0 0 0};
    %load/vec4 v0x568b4b177130_0;
    %addi 1, 0, 32;
    %store/vec4 v0x568b4b177130_0, 0, 32;
    %delay 20000, 0;
    %load/vec4 v0x568b4b1771f0_0;
    %addi 1, 0, 32;
    %store/vec4 v0x568b4b1771f0_0, 0, 32;
    %vpi_call 2 236 "$display", "\342\224\214\342\224\200 TEST %0d: WADDR with WRONG Parity (Fault Injection) \342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\220", v0x568b4b1771f0_0 {0 0 0};
    %pushi/vec4 3405691582, 0, 32;
    %store/vec4 v0x568b4b176a70_0, 0, 32;
    %alloc S_0x568b4b0fb6a0;
    %load/vec4 v0x568b4b176a70_0;
    %store/vec4 v0x568b4b106990_0, 0, 32;
    %callf/vec4 TD_SIMPLE_TOP_PARITY_TB.calculate_parity_32bit, S_0x568b4b0fb6a0;
    %free S_0x568b4b0fb6a0;
    %inv;
    %store/vec4 v0x568b4b176b40_0, 0, 1;
    %pushi/vec4 1, 0, 1;
    %store/vec4 v0x568b4b176cb0_0, 0, 1;
    %vpi_call 2 242 "$display", "\342\224\202  Data:      0x%08h", v0x568b4b176a70_0 {0 0 0};
    %alloc S_0x568b4b0fb6a0;
    %load/vec4 v0x568b4b176a70_0;
    %store/vec4 v0x568b4b106990_0, 0, 32;
    %callf/vec4 TD_SIMPLE_TOP_PARITY_TB.calculate_parity_32bit, S_0x568b4b0fb6a0;
    %free S_0x568b4b0fb6a0;
    %vpi_call 2 243 "$display", "\342\224\202  Correct P: %b", S<0,vec4,u1> {1 0 0};
    %vpi_call 2 244 "$display", "\342\224\202  Wrong P:   %b (INJECTED ERROR)", v0x568b4b176b40_0 {0 0 0};
    %vpi_call 2 245 "$display", "\342\224\202  \342\232\240\357\270\217  Parity mismatch expected!" {0 0 0};
    %delay 10000, 0;
    %pushi/vec4 0, 0, 1;
    %store/vec4 v0x568b4b176cb0_0, 0, 1;
    %vpi_call 2 250 "$display", "\342\224\202  Result:  \342\234\205 Error injection successful" {0 0 0};
    %vpi_call 2 251 "$display", "\342\224\224\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\230\012" {0 0 0};
    %load/vec4 v0x568b4b177130_0;
    %addi 1, 0, 32;
    %store/vec4 v0x568b4b177130_0, 0, 32;
    %delay 20000, 0;
    %load/vec4 v0x568b4b1771f0_0;
    %addi 1, 0, 32;
    %store/vec4 v0x568b4b1771f0_0, 0, 32;
    %vpi_call 2 261 "$display", "\342\224\214\342\224\200 TEST %0d: Multiple Transactions (Burst Mode) \342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\220", v0x568b4b1771f0_0 {0 0 0};
    %alloc S_0x568b4b0fb6a0;
    %pushi/vec4 268435456, 0, 32;
    %store/vec4 v0x568b4b106990_0, 0, 32;
    %callf/vec4 TD_SIMPLE_TOP_PARITY_TB.calculate_parity_32bit, S_0x568b4b0fb6a0;
    %free S_0x568b4b0fb6a0;
    %vpi_call 2 263 "$display", "\342\224\202  Transaction 1: Addr=0x10000000, Parity=%b", S<0,vec4,u1> {1 0 0};
    %alloc S_0x568b4b0fb6a0;
    %pushi/vec4 268435712, 0, 32;
    %store/vec4 v0x568b4b106990_0, 0, 32;
    %callf/vec4 TD_SIMPLE_TOP_PARITY_TB.calculate_parity_32bit, S_0x568b4b0fb6a0;
    %free S_0x568b4b0fb6a0;
    %vpi_call 2 264 "$display", "\342\224\202  Transaction 2: Addr=0x10000100, Parity=%b", S<0,vec4,u1> {1 0 0};
    %alloc S_0x568b4b0fb6a0;
    %pushi/vec4 268435968, 0, 32;
    %store/vec4 v0x568b4b106990_0, 0, 32;
    %callf/vec4 TD_SIMPLE_TOP_PARITY_TB.calculate_parity_32bit, S_0x568b4b0fb6a0;
    %free S_0x568b4b0fb6a0;
    %vpi_call 2 265 "$display", "\342\224\202  Transaction 3: Addr=0x10000200, Parity=%b", S<0,vec4,u1> {1 0 0};
    %alloc S_0x568b4b0fb6a0;
    %pushi/vec4 268436224, 0, 32;
    %store/vec4 v0x568b4b106990_0, 0, 32;
    %callf/vec4 TD_SIMPLE_TOP_PARITY_TB.calculate_parity_32bit, S_0x568b4b0fb6a0;
    %free S_0x568b4b0fb6a0;
    %vpi_call 2 266 "$display", "\342\224\202  Transaction 4: Addr=0x10000300, Parity=%b", S<0,vec4,u1> {1 0 0};
    %pushi/vec4 268435456, 0, 32;
    %store/vec4 v0x568b4b176a70_0, 0, 32;
    %alloc S_0x568b4b0fb6a0;
    %load/vec4 v0x568b4b176a70_0;
    %store/vec4 v0x568b4b106990_0, 0, 32;
    %callf/vec4 TD_SIMPLE_TOP_PARITY_TB.calculate_parity_32bit, S_0x568b4b0fb6a0;
    %free S_0x568b4b0fb6a0;
    %store/vec4 v0x568b4b176b40_0, 0, 1;
    %pushi/vec4 1, 0, 1;
    %store/vec4 v0x568b4b176cb0_0, 0, 1;
    %delay 10000, 0;
    %pushi/vec4 268435712, 0, 32;
    %store/vec4 v0x568b4b176a70_0, 0, 32;
    %alloc S_0x568b4b0fb6a0;
    %load/vec4 v0x568b4b176a70_0;
    %store/vec4 v0x568b4b106990_0, 0, 32;
    %callf/vec4 TD_SIMPLE_TOP_PARITY_TB.calculate_parity_32bit, S_0x568b4b0fb6a0;
    %free S_0x568b4b0fb6a0;
    %store/vec4 v0x568b4b176b40_0, 0, 1;
    %delay 10000, 0;
    %pushi/vec4 268435968, 0, 32;
    %store/vec4 v0x568b4b176a70_0, 0, 32;
    %alloc S_0x568b4b0fb6a0;
    %load/vec4 v0x568b4b176a70_0;
    %store/vec4 v0x568b4b106990_0, 0, 32;
    %callf/vec4 TD_SIMPLE_TOP_PARITY_TB.calculate_parity_32bit, S_0x568b4b0fb6a0;
    %free S_0x568b4b0fb6a0;
    %store/vec4 v0x568b4b176b40_0, 0, 1;
    %delay 10000, 0;
    %pushi/vec4 268436224, 0, 32;
    %store/vec4 v0x568b4b176a70_0, 0, 32;
    %alloc S_0x568b4b0fb6a0;
    %load/vec4 v0x568b4b176a70_0;
    %store/vec4 v0x568b4b106990_0, 0, 32;
    %callf/vec4 TD_SIMPLE_TOP_PARITY_TB.calculate_parity_32bit, S_0x568b4b0fb6a0;
    %free S_0x568b4b0fb6a0;
    %store/vec4 v0x568b4b176b40_0, 0, 1;
    %delay 10000, 0;
    %pushi/vec4 0, 0, 1;
    %store/vec4 v0x568b4b176cb0_0, 0, 1;
    %vpi_call 2 287 "$display", "\342\224\202  Result:  \342\234\205 All 4 burst transactions successful" {0 0 0};
    %vpi_call 2 288 "$display", "\342\224\224\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\200\342\224\230\012" {0 0 0};
    %load/vec4 v0x568b4b177130_0;
    %addi 1, 0, 32;
    %store/vec4 v0x568b4b177130_0, 0, 32;
    %delay 50000, 0;
    %vpi_call 2 297 "$display", "\342\225\224\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\227" {0 0 0};
    %vpi_call 2 298 "$display", "\342\225\221                      TEST SUMMARY                           \342\225\221" {0 0 0};
    %vpi_call 2 299 "$display", "\342\225\240\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\243" {0 0 0};
    %vpi_call 2 300 "$display", "\342\225\221  Total Tests:     %3d", v0x568b4b1771f0_0 {0 0 0};
    %vpi_call 2 301 "$display", "\342\225\221  Passed:          %3d \342\234\205", v0x568b4b177130_0 {0 0 0};
    %vpi_call 2 302 "$display", "\342\225\221  Failed:          %3d \342\235\214", v0x568b4b177090_0 {0 0 0};
    %load/vec4 v0x568b4b177130_0;
    %muli 100, 0, 32;
    %load/vec4 v0x568b4b1771f0_0;
    %addi 1, 0, 32;
    %div/s;
    %vpi_call 2 303 "$display", "\342\225\221  Success Rate:    %d%%", S<0,vec4,s32> {1 0 0};
    %vpi_call 2 304 "$display", "\342\225\232\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\235\012" {0 0 0};
    %load/vec4 v0x568b4b177090_0;
    %cmpi/e 0, 0, 32;
    %flag_get/vec4 4;
    %jmp/0 T_7.2, 4;
    %pushi/vec4 0, 0, 32;
    %load/vec4 v0x568b4b177130_0;
    %cmp/s;
    %flag_get/vec4 5;
    %and;
T_7.2;
    %flag_set/vec4 8;
    %jmp/0xz  T_7.0, 8;
    %vpi_call 2 307 "$display", "\342\234\205 ALL TESTS PASSED!\012" {0 0 0};
    %jmp T_7.1;
T_7.0 ;
    %vpi_call 2 309 "$display", "\342\235\214 SOME TESTS FAILED!\012" {0 0 0};
T_7.1 ;
    %delay 100000, 0;
    %vpi_call 2 313 "$finish" {0 0 0};
    %end;
    .thread T_7;
    .scope S_0x568b4b0fba20;
T_8 ;
    %wait E_0x568b4b10feb0;
    %load/vec4 v0x568b4b1768d0_0;
    %flag_set/vec4 10;
    %flag_get/vec4 10;
    %jmp/0 T_8.3, 10;
    %load/vec4 v0x568b4b176cb0_0;
    %and;
T_8.3;
    %flag_set/vec4 9;
    %flag_get/vec4 9;
    %jmp/0 T_8.2, 9;
    %load/vec4 v0x568b4b176be0_0;
    %and;
T_8.2;
    %flag_set/vec4 8;
    %jmp/0xz  T_8.0, 8;
    %vpi_call 2 319 "$display", "[T=%0t] WADDR Transaction: 0x%08h, Parity=%b, Ready=%b", $time, v0x568b4b176a70_0, v0x568b4b176b40_0, v0x568b4b176be0_0 {0 0 0};
T_8.0 ;
    %load/vec4 v0x568b4b1768d0_0;
    %flag_set/vec4 10;
    %flag_get/vec4 10;
    %jmp/0 T_8.7, 10;
    %load/vec4 v0x568b4b176fc0_0;
    %and;
T_8.7;
    %flag_set/vec4 9;
    %flag_get/vec4 9;
    %jmp/0 T_8.6, 9;
    %load/vec4 v0x568b4b176ef0_0;
    %and;
T_8.6;
    %flag_set/vec4 8;
    %jmp/0xz  T_8.4, 8;
    %vpi_call 2 324 "$display", "[T=%0t] WDATA Transaction: 0x%016h, Parity=%b, Ready=%b", $time, v0x568b4b176d80_0, v0x568b4b176e50_0, v0x568b4b176ef0_0 {0 0 0};
T_8.4 ;
    %load/vec4 v0x568b4b1768d0_0;
    %flag_set/vec4 10;
    %flag_get/vec4 10;
    %jmp/0 T_8.11, 10;
    %load/vec4 v0x568b4b176520_0;
    %and;
T_8.11;
    %flag_set/vec4 9;
    %flag_get/vec4 9;
    %jmp/0 T_8.10, 9;
    %load/vec4 v0x568b4b176450_0;
    %and;
T_8.10;
    %flag_set/vec4 8;
    %jmp/0xz  T_8.8, 8;
    %vpi_call 2 329 "$display", "[T=%0t] RADDR Transaction: 0x%08h, Parity=%b, Ready=%b", $time, v0x568b4b1762b0_0, v0x568b4b176380_0, v0x568b4b176450_0 {0 0 0};
T_8.8 ;
    %jmp T_8;
    .thread T_8;
# The file index is used to find the file name in the following table.
:file_names 4;
    "N/A";
    "<interactive>";
    "SIMPLE_TOP_PARITY_TB.v";
    "SIMPLE_TOP.v";
