# RTL
Bellow is shown the RTL of the project with the constrains.

* Escribir el código Verilog para implementar el diseño de la Figura 1 considerando reset
ası́ncrono.
* Genere la señal de reset apropiada para el registro de realimentación utilizado en el
diseño.
* Escribir un testbench que permita verificar el correcto funcionamiento del circuito
propuesto. Los estı́mulos pueden ser generados con python o modelados en el testbench.
* Cuantos ciclos de reloj son necesarios para que el registro o data produzca overflow
cuando i sel, i data1 e i data2 son iguales a 1?

<img src = doc/rtl.png>
