
#Circuit Summary:
#---------------
#number of inputs = 32
#number of outputs = 32
#number of gates = 4800
#number of wires = 4832
#atpg: cputime for reading in circuit ../sample_circuits/c6288.ckt: 0.0s 0.0s
#atpg: cputime for levelling circuit ../sample_circuits/c6288.ckt: 0.1s 0.1s
#atpg: cputime for rearranging gate inputs ../sample_circuits/c6288.ckt: 0.0s 0.1s
#atpg: cputime for creating dummy nodes ../sample_circuits/c6288.ckt: 0.0s 0.1s
#atpg: cputime for generating fault list ../sample_circuits/c6288.ckt: 0.0s 0.1s
T'10001110111110111000111010010111 0'
T'01001111110001111010101010010011 1'
T'11110111110001101010001100110000 0'
T'01100011111100011010001001010010 1'
T'11111010010011111000100010001000 0'
T'01111000100110111000111011011111 1'
T'01111111110010111000000010111101 1'
T'11111111111000011000000000111101 0'
T'11100011110011001110111010110111 1'
T'10111110101100011011101010011001 1'
T'01111111111111111011111111111111 1'
T'01111111111111111000000011111111 1'
T'01111111111111111000000000111111 1'
T'11111111111111111000000000011111 1'
T'01111111111111110111111111111111 1'
T'11111000011000011111010000010101 1'
T'11011110000111111011110110110100 1'
T'11111111111111111011111111111111 1'
T'11011111111000011000001110010100 1'
T'11011111111100111000000011101111 1'
T'11011111111111001000000000111110 1'
T'11011111111111111000000000011100 1'
T'11011111111111110111111111111111 1'
T'10011111111111110111111111111111 0'
T'01111111111111111000111111111111 1'
T'11111111111111111000000011111111 1'
T'11110111001011011111111000010100 1'
T'11110111111001111011111011110110 1'
T'11110111111011111000111110001011 1'
T'11110111111111001000000011111110 1'
T'11110111111111111000000000111111 1'
T'01110111111111111000000000011111 1'
T'00010111111111110111111111111111 0'
T'01111111111000101111111111001111 1'
T'11111111111110101111111100011000 1'
T'11111111111111111001111111111111 1'
T'11111101111111011000111111110001 1'
T'11111101111111111000000011111110 1'
T'11111110111011111011111111001001 1'
T'11111110111100011001111111101100 1'
T'11111110111111011000111111111010 1'
T'01111111011101001011111111110100 1'
T'00111111111111110111111111111111 1'
T'01100011111111110111111111111111 0'
T'10101111001111110111111111111111 1'
T'11111111101111101111111111111010 1'
T'11111111111111111111111111111100 1'
T'10000000101111110111111111111111 1'
T'11111111111111110111111111111111 0'
T'11111111111011101111111111111100 1'
T'11111111111011101011111111111110 1'
T'11111111111110111111111111111111 1'
T'01111111111110111011111111111111 1'
T'11010100010010110111111111111111 0'
T'01111111111111001111111111110110 1'
T'01111111111111111111111111111101 1'
T'01111111111111101111111111111110 1'
T'11111111111111111111111111111111 0'
T'01111111110111111111001111111111 1'
T'11101100111011101111110010101101 1'
T'11110111111011111111000011100001 1'
T'01111110100001101111100100001101 1'
T'11111111001001001111110000001101 1'
T'11111111000000111111111010111001 1'
T'11111111110010001111111100110011 1'
T'11111111110010011111111110100011 1'
T'11111111111111011111111111101101 1'
T'11111111111111101111111111110110 1'
T'11111110100111001010010100101000 1'
T'11111110010000011011000001010000 1'
T'00010111111111110111101111111111 1'
T'11111111111111111000001111111110 1'
T'10000001111111110111111011111111 0'
T'11000001111111110111111011111111 0'
T'11000111111111110111111110111111 0'
T'11001001111111110111111110111111 0'
T'01011010111111110111111110111111 1'
T'01111111111111011111111111101001 1'
T'11011001001111111111111111101111 1'
T'01001110111001111000000000111101 0'
T'10100011100011111000000000001111 1'
T'11111111111111000111111111111110 1'
T'10111111111111100111111011111111 0'
T'10100011111111110111111110111111 1'
T'01111111010111111000101111111111 1'
T'00000000011111100111111111111111 1'
T'01111111111100010111101110111111 1'
T'10000111111111010111111010111111 1'
T'01111111100000110110111111010000 1'
T'01111110000110100110111100010100 1'
T'01111000111000010110111011111101 1'
T'01111111100000010111111011111100 1'
T'01010010001111101111010010000110 1'
T'11111111111111001111111111111010 1'
T'01111111111111011111111111110100 1'
T'01111111111110111111111111100010 1'
T'11111111111000101111111111100001 1'
T'01111111111100111111111111100001 1'
T'01111111101001011111111110110110 1'
T'11111111110101011111111101100000 1'
T'11111111110011111111110011111011 1'
T'01111100111110011111101011100010 1'
T'11111000111011001111000100101100 1'
T'11100101010010101110111111101111 1'
T'11110100001011101110001111000010 1'
T'01111111111111011111111111111111 1'
T'01111111111110001111111111110000 1'
T'01111111111101001111111111111010 1'
T'01111111111101101111111111110010 1'
T'11111111111101111111111111010100 1'
T'01111111110111101111111110001000 1'
T'01111111110001011111111111000010 1'
T'01111111110111101111111111010110 1'
T'01111111101000011111111111111010 1'
T'01111111010100001111111000110101 1'
T'11111111011000111111111001011000 1'
T'11111110101100001111111000101100 1'
T'01111110001010001111110101110001 1'
T'01111111100111011111100101001001 1'
T'01110000111100111111111011011010 1'
T'01111010010011101111010010001000 1'
T'01110111000000101110010011000001 1'
T'11101010001001001011010011011101 1'
T'01101101001001011110100100101011 1'
T'01000011111110011110111100101010 1'
T'11111101110010011010111001101001 0'
T'11110010001000101100001101110111 1'
T'01110101110110111011101101010010 1'
T'01110011010100101010101010010010 1'
T'01110010101111000111100110010101 1'
T'11101001000000101001001001010100 1'
T'11010110110010111111011110111110 1'
T'11111111101110111111111111110101 1'
T'11101111010100111111110001101100 1'
T'10111101111101011110111001111110 1'
T'11110111100110010111111010101100 1'
T'01101110110010111111110111011100 1'
T'00110010001011001111011100001111 1'

#FAULT COVERAGE RESULTS :
#number of test vectors = 138
#total number of gate faults (uncollapsed) = 17376
#total number of detected faults = 16957
#total gate fault coverage = 97.59%
#number of equivalent gate faults (collapsed) = 17312
#number of equivalent detected faults = 16910
#equivalent gate fault coverage = 97.68%

#atpg: cputime for test pattern generation ../sample_circuits/c6288.ckt: 1.5s 1.7s
