半導體製程技術
SemiconductorManufacturingTechnology IC x 13000times


IC 製造基本流程


單晶塊材成長 ( Bulk Crystal Growth ) 矽單晶通常以柴氏法或浮區法成長。圖為柴氏法成長單
晶示意圖。大致上是將矸鍋中，盛有高純度矽的熔融液
(維持在矽熔點攝氏1414度以上的高溫 )利用長條狀的晶
種與熔液接觸，再緩緩升起。單晶在固體晶種與熔液界
面成長。目前矽單晶成長技術已相當成熟，可長成一米
長，直徑超過二十公分的龐大晶體。其純度可達到每十
億矽原子中僅含一個雜質原子 (像一個外國人躋身於十
億人口的中國大陸一樣，比例非常低) ，而晶體中幾乎
全無缺陷。


單晶塊材成長 ( Bulk Crystal Growth )


晶圓 ( Wafer )
長成的圓柱形矽晶棒首先經切
割成晶片。晶片的厚度選取隨
其直徑增加而增加，一般約數
百微米。切割好的晶片再經機
械研磨及化學侵蝕，將表面磨
光平滑如鏡，即成為積體電路
基底的晶圓。


單晶成長 –磊晶 ( Epitaxy Layer Growth ) example of vapor phase epitaxy : SiCl

4 + 2H2
Si + 4 HCl
( @ 1250 oC )
磊晶矽薄膜的純度高、缺陷少、性質佳，但其製程溫度最高、難度最高，因此在元件應用上
有其限制，一般用在積體電路製程最前段。複晶矽薄膜則在積體電路中應用極廣，這要歸功
於其製程溫度較低，耐高溫，與二氧化矽界面特性佳，可靠度好，而且能均勻覆蓋不平坦的
結構。另一方面，更低溫複晶矽薄膜製程，則是用在以玻璃為基材的液晶顯示器薄膜電晶體。


IC 晶圓製造流程 ( IC Wafer Fabrication Process Flow )

IC 晶圓製造技術 ( IC Wafer Fabrication Techniques )


IC 晶圓製造技術 ( IC Wafer Fabrication Techniques )


Metal Gate MOS Process Flow
cross section view

絕緣層披覆 –氧化 ( Oxidation )
處理晶元的最先步驟，通常為在矽晶上成長二氧化矽絕緣層。二氧化矽可由矽晶在氧化氣氛中
加熱生成。依需要氧化氣氛可為氧氣或水蒸氣。而加熱溫度則在攝氏900一1000度間。加熱時間
則由所需氧化層厚度決定。
氧化層可用於製成積體電路圖形，摻入電活性雜質之障、保護層及閘極介電質等。在某些製程
中亦用到氮化矽 ( Si N )的絕緣層。氧化矽及氮化矽均可由化學氣相沉積法生成，所需溫度在攝
3
4
氏250~450度間。


金屬披覆 ( Metallization )
在積體電路中各電路元件，通常由導線連絡。
這些導線除在接面地區外，通常與矽晶基底
有一絕緣層間隔。 導電層也用於電晶體接
觸及金氧半電晶體閘極之電極導體接觸及閘
極電極，一般要求導電性好即電阻低。在元
件尺寸較大時，均利用鋁膜，但鋁薄與矽晶
反應過強，近年來閘極電極多改用低阻值的
多晶矽或金屬與矽的化合物(金屬矽化物)，
接觸則改用金屬矽化物。在大型積體電路中，
例 : thermal evaporation of metal 金屬矽化物應用甚為普遍。金屬矽化物常由
in a vacuum chamber
在矽晶上沉積金屬或金屬-矽薄膜再經熱處
理形成。
在元件連線特性方面，須與絕緣層黏著力好，
但不易穿越絕緣層與矽晶接觸，在元件操作
時不易斷線，電阻值低。以往均利用鋁或鋁
合金膜，近年來有改用銅膜的趨勢。


微影成形 ( Lithography Patterning )


微影成形 ( Lithography Patterning ) 形成積體電路圖形的步驟如圖所示。首先在矽
晶上以熱處理方法長一層氧化層，其次在氧化
層上塗一有機光阻層。利用紫外光通過一光罩
透光的部份。對某些光阻材料經紫外線照射其
分子鏈被破壞，而可以有機溶劑清洗掉，再以
氫氟酸除去曝露部份的氧化物，再將未反應光
阻材料清除，最後在半導體表面得到與光罩圖
形一樣的圖形。上例乃為利用正光阻材料，如
利用負光阻材料，經曝光後，負光阻材料分子
結合在一起而較未曝光光阻難清除，如此得到
的圖形與光罩透光部份互補。另外因開口尺寸
微小化，曝光光源有利用更短波長電磁波一X
光及電子束的趨勢。

微影成形 ( Lithography Patterning ) 在半導體面形成積體電路所需
的圖形，通常要用蝕刻方法 ; 蝕
刻方法分為乾蝕刻法 ( dry
etch )與濕蝕刻法 ( wet etch )
兩種。乾蝕刻法是利用離子束
清除未受光阻保護區域的材料
方法。其優點在不等向蝕刻性
較高。
在積體電路製作步驟中，蝕刻
形成圖形為必經步驟，較複雜
的積體電路，利用光罩形成圖
形的次數達三十次以上。


微影成形 ( Lithography Patterning ) 15 years
5 years
ago
ago


無塵室環境 ( Clean Room Environment ) One hair will destroy thousands of devices on a chip.



摻雜 ( Doping ) –離子植入 ( Ion Implantation ) 矽晶中一般均須加入電活性雜質原子(如三價的硼，五價的砷或磷 ) ，來控制半導體，形成 P、N
接面電晶體。摻入雜質的方法包括擴散法及離子佈植法。離子佈植法因在雜質濃度、縱深分佈
及純度控制方面遠較擴散法優越，在大型積體電路製作上已被廣泛應用。其方法是利用加速器
將高能量雜質離子植入矽晶表面中。因高能量離子常會破壞矽晶表面晶體結構，造成輻射損傷，
生成各種缺陷。生成的缺陷對矽晶電性往往有不良的影響，因此在離子佈植後必須有一段熱處
理的步驟，以去除晶體中的缺陷或減低其密度。

摻雜 ( Doping ) –擴散 ( Diffusion )
熱處理 ( Heat Treatment ) 在離子佈植後必須有一段熱處理的步驟，去除晶體中的缺陷或減低其密度。 熱處理通常在石英
管惰性氣體中進行。熱處理溫度一般在攝氏1100度以下。時間則視消除缺陷及雜質分佈的需要
而定。
快速高溫處理
快速高溫處理（RTP：Rapid Thermal Processing）為電晶體與電容成形過程中重要的步驟之
一，可用來修正薄膜性質與製程結果。在此短暫且精確控制的高溫處理過程中，晶圓溫度可在
短短10秒內自室溫快速升至1000℃高溫。快速高溫處理通常用於回火製程（annealing），負責
控制元件內摻質原子之均勻度，也可用來進行矽化金屬，及透過高溫產生含矽化之化合物與矽
化鈦等。


IC 封裝 ( IC Package )
積體電路在製程中，均在一晶元上同時製
作許多 5-10毫米大小長方形晶片 。各晶片
含高達百萬個電路基組。經切割後，各晶
片須焊黏於電路基板，再分別構裝才能應
用。
構裝包括封裝及接線，封裝的日的在防止
積體電路的受潮、受蝕、碰損，增加導熱
能力，而可在較惡劣的情況下操作。接線
則使積體電路得以對外輸入、輸出訊號，
對微電子產品性能、價格和可靠性都有很
大影響。


IC 封裝 ( IC Package )


FET and BJT Process Flow


IC fabrication
of a NOR gate


