TimeQuest Timing Analyzer report for juliaset
Mon Mar 23 14:48:16 2015
Quartus II 64-Bit Version 11.0 Build 157 04/27/2011 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'p1|altpll_component|auto_generated|pll1|clk[0]'
 13. Slow 1200mV 85C Model Setup: 'CLOCK_50'
 14. Slow 1200mV 85C Model Hold: 'p1|altpll_component|auto_generated|pll1|clk[0]'
 15. Slow 1200mV 85C Model Hold: 'CLOCK_50'
 16. Slow 1200mV 85C Model Recovery: 'p1|altpll_component|auto_generated|pll1|clk[0]'
 17. Slow 1200mV 85C Model Removal: 'p1|altpll_component|auto_generated|pll1|clk[0]'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'
 19. Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK2_50'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK3_50'
 21. Slow 1200mV 85C Model Minimum Pulse Width: 'p1|altpll_component|auto_generated|pll1|clk[0]'
 22. Setup Times
 23. Hold Times
 24. Clock to Output Times
 25. Minimum Clock to Output Times
 26. Slow 1200mV 85C Model Metastability Report
 27. Slow 1200mV 0C Model Fmax Summary
 28. Slow 1200mV 0C Model Setup Summary
 29. Slow 1200mV 0C Model Hold Summary
 30. Slow 1200mV 0C Model Recovery Summary
 31. Slow 1200mV 0C Model Removal Summary
 32. Slow 1200mV 0C Model Minimum Pulse Width Summary
 33. Slow 1200mV 0C Model Setup: 'p1|altpll_component|auto_generated|pll1|clk[0]'
 34. Slow 1200mV 0C Model Setup: 'CLOCK_50'
 35. Slow 1200mV 0C Model Hold: 'p1|altpll_component|auto_generated|pll1|clk[0]'
 36. Slow 1200mV 0C Model Hold: 'CLOCK_50'
 37. Slow 1200mV 0C Model Recovery: 'p1|altpll_component|auto_generated|pll1|clk[0]'
 38. Slow 1200mV 0C Model Removal: 'p1|altpll_component|auto_generated|pll1|clk[0]'
 39. Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 40. Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK2_50'
 41. Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK3_50'
 42. Slow 1200mV 0C Model Minimum Pulse Width: 'p1|altpll_component|auto_generated|pll1|clk[0]'
 43. Setup Times
 44. Hold Times
 45. Clock to Output Times
 46. Minimum Clock to Output Times
 47. Slow 1200mV 0C Model Metastability Report
 48. Fast 1200mV 0C Model Setup Summary
 49. Fast 1200mV 0C Model Hold Summary
 50. Fast 1200mV 0C Model Recovery Summary
 51. Fast 1200mV 0C Model Removal Summary
 52. Fast 1200mV 0C Model Minimum Pulse Width Summary
 53. Fast 1200mV 0C Model Setup: 'p1|altpll_component|auto_generated|pll1|clk[0]'
 54. Fast 1200mV 0C Model Setup: 'CLOCK_50'
 55. Fast 1200mV 0C Model Hold: 'p1|altpll_component|auto_generated|pll1|clk[0]'
 56. Fast 1200mV 0C Model Hold: 'CLOCK_50'
 57. Fast 1200mV 0C Model Recovery: 'p1|altpll_component|auto_generated|pll1|clk[0]'
 58. Fast 1200mV 0C Model Removal: 'p1|altpll_component|auto_generated|pll1|clk[0]'
 59. Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 60. Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK2_50'
 61. Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK3_50'
 62. Fast 1200mV 0C Model Minimum Pulse Width: 'p1|altpll_component|auto_generated|pll1|clk[0]'
 63. Setup Times
 64. Hold Times
 65. Clock to Output Times
 66. Minimum Clock to Output Times
 67. Fast 1200mV 0C Model Metastability Report
 68. Multicorner Timing Analysis Summary
 69. Setup Times
 70. Hold Times
 71. Clock to Output Times
 72. Minimum Clock to Output Times
 73. Board Trace Model Assignments
 74. Input Transition Times
 75. Signal Integrity Metrics (Slow 1200mv 0c Model)
 76. Signal Integrity Metrics (Slow 1200mv 85c Model)
 77. Signal Integrity Metrics (Fast 1200mv 0c Model)
 78. Setup Transfers
 79. Hold Transfers
 80. Recovery Transfers
 81. Removal Transfers
 82. Report TCCS
 83. Report RSKM
 84. Unconstrained Paths
 85. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                      ;
+--------------------+---------------------------------------------------+
; Quartus II Version ; Version 11.0 Build 157 04/27/2011 SJ Full Version ;
; Revision Name      ; juliaset                                          ;
; Device Family      ; Cyclone IV E                                      ;
; Device Name        ; EP4CE115F29C7                                     ;
; Timing Models      ; Final                                             ;
; Delay Model        ; Combined                                          ;
; Rise/Fall Delays   ; Enabled                                           ;
+--------------------+---------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 2.50        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ;  20.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; juliaset.SDC  ; OK     ; Mon Mar 23 14:48:10 2015 ;
+---------------+--------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                           ;
+------------------------------------------------+-----------+--------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+--------------------------------------------------+----------------------------------------------------+
; Clock Name                                     ; Type      ; Period ; Frequency ; Rise   ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master   ; Source                                           ; Targets                                            ;
+------------------------------------------------+-----------+--------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+--------------------------------------------------+----------------------------------------------------+
; CLOCK2_50                                      ; Base      ; 20.000 ; 50.0 MHz  ; 0.000  ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                                  ; { CLOCK2_50 }                                      ;
; CLOCK3_50                                      ; Base      ; 20.000 ; 50.0 MHz  ; 0.000  ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                                  ; { CLOCK3_50 }                                      ;
; CLOCK_50                                       ; Base      ; 20.000 ; 50.0 MHz  ; 0.000  ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                                  ; { CLOCK_50 }                                       ;
; p1|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 39.682 ; 25.2 MHz  ; 0.000  ; 19.841 ; 50.00      ; 125       ; 63          ;       ;        ;           ;            ; false    ; CLOCK_50 ; p1|altpll_component|auto_generated|pll1|inclk[0] ; { p1|altpll_component|auto_generated|pll1|clk[0] } ;
; p1|altpll_component|auto_generated|pll1|clk[1] ; Generated ; 39.682 ; 25.2 MHz  ; -9.920 ; 9.921  ; 50.00      ; 125       ; 63          ; -90.0 ;        ;           ;            ; false    ; CLOCK_50 ; p1|altpll_component|auto_generated|pll1|inclk[0] ; { p1|altpll_component|auto_generated|pll1|clk[1] } ;
+------------------------------------------------+-----------+--------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+--------------------------------------------------+----------------------------------------------------+


+--------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                   ;
+------------+-----------------+------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                     ; Note ;
+------------+-----------------+------------------------------------------------+------+
; 63.82 MHz  ; 63.82 MHz       ; p1|altpll_component|auto_generated|pll1|clk[0] ;      ;
; 221.58 MHz ; 221.58 MHz      ; CLOCK_50                                       ;      ;
+------------+-----------------+------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                     ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; p1|altpll_component|auto_generated|pll1|clk[0] ; 12.007 ; 0.000         ;
; CLOCK_50                                       ; 15.487 ; 0.000         ;
+------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                     ;
+------------------------------------------------+-------+---------------+
; Clock                                          ; Slack ; End Point TNS ;
+------------------------------------------------+-------+---------------+
; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.295 ; 0.000         ;
; CLOCK_50                                       ; 0.407 ; 0.000         ;
+------------------------------------------------+-------+---------------+


+-------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary                                  ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; p1|altpll_component|auto_generated|pll1|clk[0] ; -4.573 ; -214.685      ;
+------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal Summary                                  ;
+------------------------------------------------+-------+---------------+
; Clock                                          ; Slack ; End Point TNS ;
+------------------------------------------------+-------+---------------+
; p1|altpll_component|auto_generated|pll1|clk[0] ; 3.318 ; 0.000         ;
+------------------------------------------------+-------+---------------+


+-------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                       ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; CLOCK_50                                       ; 9.681  ; 0.000         ;
; CLOCK2_50                                      ; 16.000 ; 0.000         ;
; CLOCK3_50                                      ; 16.000 ; 0.000         ;
; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.545 ; 0.000         ;
+------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'p1|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                      ;
+--------+------------------------------------------------------------------------------------------------------------------+-------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                        ; To Node     ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------+-------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 12.007 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a223~PORTBDATAOUT0 ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.367     ; 7.465      ;
; 12.195 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a35~PORTBDATAOUT0  ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.368     ; 7.276      ;
; 12.331 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a5~PORTBDATAOUT0   ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.377     ; 7.131      ;
; 12.348 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a47~PORTBDATAOUT0  ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.394     ; 7.097      ;
; 12.359 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a51~PORTBDATAOUT0  ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.363     ; 7.117      ;
; 12.579 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a147~PORTBDATAOUT0 ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.351     ; 6.909      ;
; 12.588 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a21~PORTBDATAOUT0  ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.390     ; 6.861      ;
; 12.655 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a161~PORTBDATAOUT0 ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.309     ; 6.875      ;
; 12.721 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[1]         ; disp_bit[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.116     ; 7.002      ;
; 12.744 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[1]         ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.114     ; 6.981      ;
; 12.759 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a4~PORTBDATAOUT0   ; disp_bit[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.328     ; 6.752      ;
; 12.935 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a148~PORTBDATAOUT0 ; disp_bit[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.369     ; 6.535      ;
; 12.964 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[1]         ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.151     ; 6.724      ;
; 12.979 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a87~PORTBDATAOUT0  ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.391     ; 6.469      ;
; 12.983 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a3~PORTBDATAOUT0   ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.386     ; 6.470      ;
; 13.041 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a213~PORTBDATAOUT0 ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.400     ; 6.398      ;
; 13.059 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a240~PORTBDATAOUT0 ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.343     ; 6.437      ;
; 13.068 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a91~PORTBDATAOUT0  ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.403     ; 6.368      ;
; 13.080 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a73~PORTBDATAOUT0  ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.328     ; 6.431      ;
; 13.083 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a54~PORTBDATAOUT0  ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.387     ; 6.369      ;
; 13.134 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a75~PORTBDATAOUT0  ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.369     ; 6.336      ;
; 13.135 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a1~PORTBDATAOUT0   ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.335     ; 6.369      ;
; 13.152 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a95~PORTBDATAOUT0  ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.407     ; 6.280      ;
; 13.160 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a27~PORTBDATAOUT0  ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.371     ; 6.308      ;
; 13.187 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a48~PORTBDATAOUT0  ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.362     ; 6.290      ;
; 13.190 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a194~PORTBDATAOUT0 ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.385     ; 6.264      ;
; 13.206 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a261~PORTBDATAOUT0 ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.398     ; 6.235      ;
; 13.252 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a167~PORTBDATAOUT0 ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.389     ; 6.198      ;
; 13.277 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a105~PORTBDATAOUT0 ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.365     ; 6.197      ;
; 13.279 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a101~PORTBDATAOUT0 ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.334     ; 6.226      ;
; 13.287 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a81~PORTBDATAOUT0  ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.345     ; 6.207      ;
; 13.372 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a19~PORTBDATAOUT0  ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.407     ; 6.060      ;
; 13.394 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a104~PORTBDATAOUT0 ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.374     ; 6.071      ;
; 13.414 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a6~PORTBDATAOUT0   ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.391     ; 6.034      ;
; 13.415 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a175~PORTBDATAOUT0 ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.396     ; 6.028      ;
; 13.431 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a12~PORTBDATAOUT0  ; disp_bit[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.350     ; 6.058      ;
; 13.438 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a119~PORTBDATAOUT0 ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.373     ; 6.028      ;
; 13.441 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a44~PORTBDATAOUT0  ; disp_bit[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.350     ; 6.048      ;
; 13.452 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a2~PORTBDATAOUT0   ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.301     ; 6.086      ;
; 13.469 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a184~PORTBDATAOUT0 ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.383     ; 5.987      ;
; 13.493 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a275~PORTBDATAOUT0 ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.353     ; 5.993      ;
; 13.498 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a183~PORTBDATAOUT0 ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.382     ; 5.959      ;
; 13.501 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a67~PORTBDATAOUT0  ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.324     ; 6.014      ;
; 13.504 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a273~PORTBDATAOUT0 ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.346     ; 5.989      ;
; 13.504 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a157~PORTBDATAOUT0 ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.360     ; 5.975      ;
; 13.509 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a39~PORTBDATAOUT0  ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.392     ; 5.938      ;
; 13.514 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a70~PORTBDATAOUT0  ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.337     ; 5.988      ;
; 13.519 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a43~PORTBDATAOUT0  ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.343     ; 5.977      ;
; 13.526 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[1]         ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.115     ; 6.198      ;
; 13.527 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a28~PORTBDATAOUT0  ; disp_bit[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.376     ; 5.936      ;
; 13.528 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a260~PORTBDATAOUT0 ; disp_bit[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.380     ; 5.931      ;
; 13.536 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[0]         ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.124     ; 6.179      ;
; 13.537 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a284~PORTBDATAOUT0 ; disp_bit[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.359     ; 5.943      ;
; 13.548 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[1]         ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.149     ; 6.142      ;
; 13.557 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a182~PORTBDATAOUT0 ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.376     ; 5.906      ;
; 13.569 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a86~PORTBDATAOUT0  ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.391     ; 5.879      ;
; 13.581 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a149~PORTBDATAOUT0 ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.372     ; 5.886      ;
; 13.598 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a218~PORTBDATAOUT0 ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.326     ; 5.915      ;
; 13.603 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a150~PORTBDATAOUT0 ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.385     ; 5.851      ;
; 13.643 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a236~PORTBDATAOUT0 ; disp_bit[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.340     ; 5.856      ;
; 13.644 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a38~PORTBDATAOUT0  ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.385     ; 5.810      ;
; 13.658 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a82~PORTBDATAOUT0  ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.378     ; 5.803      ;
; 13.669 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a226~PORTBDATAOUT0 ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.342     ; 5.828      ;
; 13.681 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a102~PORTBDATAOUT0 ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.359     ; 5.799      ;
; 13.682 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a94~PORTBDATAOUT0  ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.354     ; 5.803      ;
; 13.690 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a166~PORTBDATAOUT0 ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.339     ; 5.810      ;
; 13.702 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a63~PORTBDATAOUT0  ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.342     ; 5.795      ;
; 13.703 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a22~PORTBDATAOUT0  ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.380     ; 5.756      ;
; 13.705 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a210~PORTBDATAOUT0 ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.316     ; 5.818      ;
; 13.718 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a146~PORTBDATAOUT0 ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.349     ; 5.772      ;
; 13.720 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a89~PORTBDATAOUT0  ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.382     ; 5.737      ;
; 13.726 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a231~PORTBDATAOUT0 ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.345     ; 5.768      ;
; 13.727 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[0]         ; disp_bit[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.126     ; 5.986      ;
; 13.729 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a278~PORTBDATAOUT0 ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.364     ; 5.746      ;
; 13.737 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a13~PORTBDATAOUT0  ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.363     ; 5.739      ;
; 13.744 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a178~PORTBDATAOUT0 ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.370     ; 5.725      ;
; 13.744 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[1]         ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.149     ; 5.946      ;
; 13.761 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a68~PORTBDATAOUT0  ; disp_bit[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.338     ; 5.740      ;
; 13.790 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a270~PORTBDATAOUT0 ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.333     ; 5.716      ;
; 13.795 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a181~PORTBDATAOUT0 ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.373     ; 5.671      ;
; 13.797 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[0]         ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.111     ; 5.931      ;
; 13.797 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a196~PORTBDATAOUT0 ; disp_bit[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.385     ; 5.657      ;
; 13.799 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a59~PORTBDATAOUT0  ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.331     ; 5.709      ;
; 13.809 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a56~PORTBDATAOUT0  ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.300     ; 5.730      ;
; 13.822 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[1]         ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.116     ; 5.901      ;
; 13.854 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a132~PORTBDATAOUT0 ; disp_bit[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.381     ; 5.604      ;
; 13.863 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a96~PORTBDATAOUT0  ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.352     ; 5.624      ;
; 13.878 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a250~PORTBDATAOUT0 ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.388     ; 5.573      ;
; 13.885 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a125~PORTBDATAOUT0 ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.373     ; 5.581      ;
; 13.890 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a32~PORTBDATAOUT0  ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.392     ; 5.557      ;
; 13.896 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a237~PORTBDATAOUT0 ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.333     ; 5.610      ;
; 13.897 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a53~PORTBDATAOUT0  ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.351     ; 5.591      ;
; 13.898 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a215~PORTBDATAOUT0 ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.418     ; 5.523      ;
; 13.912 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a117~PORTBDATAOUT0 ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.344     ; 5.583      ;
; 13.924 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a174~PORTBDATAOUT0 ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.322     ; 5.593      ;
; 13.943 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a61~PORTBDATAOUT0  ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.357     ; 5.539      ;
; 13.945 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a165~PORTBDATAOUT0 ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.360     ; 5.534      ;
; 13.948 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a173~PORTBDATAOUT0 ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.330     ; 5.561      ;
; 13.959 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a162~PORTBDATAOUT0 ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.347     ; 5.533      ;
; 13.963 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a57~PORTBDATAOUT0  ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.293     ; 5.583      ;
+--------+------------------------------------------------------------------------------------------------------------------+-------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_50'                                                                                          ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 15.487 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.082     ; 4.429      ;
; 15.487 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.082     ; 4.429      ;
; 15.487 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.082     ; 4.429      ;
; 15.487 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.082     ; 4.429      ;
; 15.487 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.082     ; 4.429      ;
; 15.487 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.082     ; 4.429      ;
; 15.487 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.082     ; 4.429      ;
; 15.487 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.082     ; 4.429      ;
; 15.487 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.082     ; 4.429      ;
; 15.684 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 4.233      ;
; 15.684 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 4.233      ;
; 15.684 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 4.233      ;
; 15.684 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 4.233      ;
; 15.684 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 4.233      ;
; 15.684 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 4.233      ;
; 15.684 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 4.233      ;
; 15.684 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 4.233      ;
; 15.684 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 4.233      ;
; 15.779 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 4.138      ;
; 15.779 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 4.138      ;
; 15.779 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 4.138      ;
; 15.779 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 4.138      ;
; 15.779 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 4.138      ;
; 15.779 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 4.138      ;
; 15.779 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 4.138      ;
; 15.779 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 4.138      ;
; 15.779 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 4.138      ;
; 15.790 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 4.127      ;
; 15.790 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 4.127      ;
; 15.790 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 4.127      ;
; 15.790 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 4.127      ;
; 15.790 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 4.127      ;
; 15.790 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 4.127      ;
; 15.790 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 4.127      ;
; 15.790 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 4.127      ;
; 15.790 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 4.127      ;
; 15.848 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|oRESET   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 4.070      ;
; 15.895 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 4.022      ;
; 15.895 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 4.022      ;
; 15.895 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 4.022      ;
; 15.895 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 4.022      ;
; 15.895 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 4.022      ;
; 15.895 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 4.022      ;
; 15.895 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 4.022      ;
; 15.895 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 4.022      ;
; 15.895 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 4.022      ;
; 15.968 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.949      ;
; 15.968 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.949      ;
; 15.968 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.949      ;
; 15.968 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.949      ;
; 15.968 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.949      ;
; 15.968 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.949      ;
; 15.968 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.949      ;
; 15.968 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.949      ;
; 15.968 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.949      ;
; 16.015 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.902      ;
; 16.015 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.902      ;
; 16.015 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.902      ;
; 16.015 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.902      ;
; 16.015 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.902      ;
; 16.015 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.902      ;
; 16.015 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.902      ;
; 16.015 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.902      ;
; 16.015 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.902      ;
; 16.015 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.902      ;
; 16.045 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|oRESET   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.079     ; 3.874      ;
; 16.057 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.860      ;
; 16.057 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.860      ;
; 16.057 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.860      ;
; 16.057 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.860      ;
; 16.057 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.860      ;
; 16.057 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.860      ;
; 16.057 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.860      ;
; 16.057 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.860      ;
; 16.057 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.860      ;
; 16.075 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.842      ;
; 16.075 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.842      ;
; 16.075 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.842      ;
; 16.075 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.842      ;
; 16.075 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.842      ;
; 16.075 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.842      ;
; 16.075 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.842      ;
; 16.075 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.842      ;
; 16.075 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.842      ;
; 16.084 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.833      ;
; 16.084 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.833      ;
; 16.084 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.833      ;
; 16.084 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.833      ;
; 16.084 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.833      ;
; 16.084 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.833      ;
; 16.084 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.833      ;
; 16.084 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.833      ;
; 16.084 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.833      ;
; 16.139 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.082     ; 3.777      ;
; 16.139 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.082     ; 3.777      ;
; 16.139 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.082     ; 3.777      ;
; 16.139 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.082     ; 3.777      ;
; 16.139 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.082     ; 3.777      ;
; 16.139 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.082     ; 3.777      ;
; 16.139 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.082     ; 3.777      ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'p1|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                                                                                                    ;
+-------+------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                            ; To Node                                                                                                               ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 0.295 ; addr_reg[5]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a120~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.432      ; 0.949      ;
; 0.300 ; addr_reg[11]                                                                                         ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a123~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.433      ; 0.955      ;
; 0.308 ; addr_reg[8]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a120~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.432      ; 0.962      ;
; 0.376 ; addr_reg[4]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a123~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.433      ; 1.031      ;
; 0.385 ; VGA_Controller:u1|oVGA_V_SYNC                                                                        ; VGA_Controller:u1|oVGA_V_SYNC                                                                                         ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; VGA_Controller:u1|oVGA_H_SYNC                                                                        ; VGA_Controller:u1|oVGA_H_SYNC                                                                                         ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 0.669      ;
; 0.404 ; we                                                                                                   ; we                                                                                                                    ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.669      ;
; 0.425 ; VGA_Controller:u1|V_Cont[9]                                                                          ; VGA_Controller:u1|V_Cont[9]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.097      ; 0.708      ;
; 0.429 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|address_reg_b[1] ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[1]              ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.696      ;
; 0.448 ; x_walker[9]                                                                                          ; x_walker[9]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.714      ;
; 0.467 ; x_walker[4]                                                                                          ; data_reg[4]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.733      ;
; 0.468 ; x_walker[7]                                                                                          ; data_reg[7]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.734      ;
; 0.557 ; state.draw_walker2                                                                                   ; state.draw_walker                                                                                                     ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.822      ;
; 0.572 ; x_walker[8]                                                                                          ; addr_reg[17]                                                                                                          ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.838      ;
; 0.577 ; state.draw_walker                                                                                    ; state.draw_walker1                                                                                                    ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.842      ;
; 0.577 ; state.draw_walker1                                                                                   ; state.draw_walker2                                                                                                    ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.842      ;
; 0.596 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|address_reg_b[5] ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[5]              ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.861      ;
; 0.598 ; addr_reg[0]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a77~porta_address_reg0  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.466      ; 1.286      ;
; 0.600 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|address_reg_b[3] ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[3]              ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.867      ;
; 0.601 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|address_reg_b[4] ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[4]              ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.868      ;
; 0.604 ; addr_reg[3]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a120~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.432      ; 1.258      ;
; 0.605 ; addr_reg[8]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a128~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.471      ; 1.298      ;
; 0.608 ; data_reg[3]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a123~porta_datain_reg0  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.439      ; 1.269      ;
; 0.613 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|address_reg_b[2] ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[2]              ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.879      ;
; 0.613 ; addr_reg[8]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a288~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.471      ; 1.306      ;
; 0.616 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|address_reg_b[0] ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[0]              ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.881      ;
; 0.620 ; x_walker[6]                                                                                          ; data_reg[6]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.886      ;
; 0.627 ; addr_reg[0]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a120~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.432      ; 1.281      ;
; 0.629 ; addr_reg[2]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a120~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.432      ; 1.283      ;
; 0.631 ; addr_reg[11]                                                                                         ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a288~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.472      ; 1.325      ;
; 0.636 ; addr_reg[3]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a77~porta_address_reg0  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.466      ; 1.324      ;
; 0.637 ; addr_reg[11]                                                                                         ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a120~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.433      ; 1.292      ;
; 0.639 ; VGA_Controller:u1|H_Cont[7]                                                                          ; VGA_Controller:u1|H_Cont[7]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 0.923      ;
; 0.640 ; VGA_Controller:u1|V_Cont[3]                                                                          ; VGA_Controller:u1|V_Cont[3]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.097      ; 0.923      ;
; 0.641 ; VGA_Controller:u1|V_Cont[2]                                                                          ; VGA_Controller:u1|V_Cont[2]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.097      ; 0.924      ;
; 0.642 ; VGA_Controller:u1|V_Cont[1]                                                                          ; VGA_Controller:u1|V_Cont[1]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.097      ; 0.925      ;
; 0.642 ; VGA_Controller:u1|V_Cont[8]                                                                          ; VGA_Controller:u1|V_Cont[8]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.097      ; 0.925      ;
; 0.643 ; VGA_Controller:u1|V_Cont[5]                                                                          ; VGA_Controller:u1|V_Cont[5]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.097      ; 0.926      ;
; 0.643 ; VGA_Controller:u1|V_Cont[7]                                                                          ; VGA_Controller:u1|V_Cont[7]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.097      ; 0.926      ;
; 0.643 ; addr_reg[5]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a288~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.471      ; 1.336      ;
; 0.644 ; VGA_Controller:u1|H_Cont[6]                                                                          ; VGA_Controller:u1|H_Cont[6]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 0.928      ;
; 0.645 ; x_walker[5]                                                                                          ; data_reg[5]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.911      ;
; 0.645 ; VGA_Controller:u1|V_Cont[6]                                                                          ; VGA_Controller:u1|V_Cont[6]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.097      ; 0.928      ;
; 0.645 ; VGA_Controller:u1|V_Cont[4]                                                                          ; VGA_Controller:u1|V_Cont[4]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.097      ; 0.928      ;
; 0.646 ; addr_reg[11]                                                                                         ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a121~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.432      ; 1.300      ;
; 0.646 ; addr_reg[8]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a85~porta_address_reg0  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.428      ; 1.296      ;
; 0.648 ; VGA_Controller:u1|H_Cont[2]                                                                          ; VGA_Controller:u1|H_Cont[2]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 0.932      ;
; 0.648 ; VGA_Controller:u1|H_Cont[9]                                                                          ; VGA_Controller:u1|H_Cont[9]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 0.932      ;
; 0.649 ; VGA_Controller:u1|H_Cont[5]                                                                          ; VGA_Controller:u1|H_Cont[5]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 0.933      ;
; 0.649 ; VGA_Controller:u1|H_Cont[3]                                                                          ; VGA_Controller:u1|H_Cont[3]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 0.933      ;
; 0.650 ; addr_reg[8]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a16~porta_address_reg0  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.470      ; 1.342      ;
; 0.651 ; x_walker[8]                                                                                          ; x_walker[8]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.917      ;
; 0.651 ; addr_reg[5]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a128~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.471      ; 1.344      ;
; 0.652 ; VGA_Controller:u1|H_Cont[4]                                                                          ; VGA_Controller:u1|H_Cont[4]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 0.936      ;
; 0.652 ; VGA_Controller:u1|H_Cont[8]                                                                          ; VGA_Controller:u1|H_Cont[8]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 0.936      ;
; 0.658 ; addr_reg[8]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a272~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.432      ; 1.312      ;
; 0.658 ; addr_reg[8]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a121~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.431      ; 1.311      ;
; 0.659 ; addr_reg[5]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a272~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.432      ; 1.313      ;
; 0.664 ; x_walker[1]                                                                                          ; x_walker[1]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.930      ;
; 0.666 ; x_walker[6]                                                                                          ; x_walker[6]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.932      ;
; 0.667 ; x_walker[5]                                                                                          ; x_walker[5]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.933      ;
; 0.667 ; x_walker[3]                                                                                          ; x_walker[3]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.933      ;
; 0.667 ; VGA_Controller:u1|H_Cont[0]                                                                          ; VGA_Controller:u1|H_Cont[0]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 0.951      ;
; 0.668 ; VGA_Controller:u1|V_Cont[0]                                                                          ; VGA_Controller:u1|V_Cont[0]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.097      ; 0.951      ;
; 0.670 ; x_walker[2]                                                                                          ; x_walker[2]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.936      ;
; 0.673 ; x_walker[7]                                                                                          ; x_walker[7]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.939      ;
; 0.677 ; x_walker[0]                                                                                          ; x_walker[0]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.943      ;
; 0.678 ; x_walker[4]                                                                                          ; x_walker[4]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.944      ;
; 0.681 ; addr_reg[5]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a16~porta_address_reg0  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.470      ; 1.373      ;
; 0.683 ; addr_reg[11]                                                                                         ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a262~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.427      ; 1.332      ;
; 0.694 ; data_reg[0]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a272~porta_datain_reg0  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.439      ; 1.355      ;
; 0.697 ; addr_reg[10]                                                                                         ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a127~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.430      ; 1.349      ;
; 0.705 ; addr_reg[10]                                                                                         ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a85~porta_address_reg0  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.429      ; 1.356      ;
; 0.711 ; addr_reg[10]                                                                                         ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a121~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.432      ; 1.365      ;
; 0.726 ; addr_reg[9]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a120~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.433      ; 1.381      ;
; 0.726 ; addr_reg[4]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a121~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.432      ; 1.380      ;
; 0.738 ; addr_reg[12]                                                                                         ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a272~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.433      ; 1.393      ;
; 0.738 ; addr_reg[10]                                                                                         ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a262~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.427      ; 1.387      ;
; 0.743 ; addr_reg[4]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a120~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.433      ; 1.398      ;
; 0.752 ; addr_reg[9]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a272~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.433      ; 1.407      ;
; 0.769 ; addr_reg[4]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a288~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.472      ; 1.463      ;
; 0.780 ; VGA_Controller:u1|H_Cont[4]                                                                          ; VGA_Controller:u1|oCoord_X[4]                                                                                         ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.123      ; 1.089      ;
; 0.780 ; addr_reg[4]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a262~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.427      ; 1.429      ;
; 0.790 ; addr_reg[4]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a272~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.433      ; 1.445      ;
; 0.793 ; addr_reg[4]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a127~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.430      ; 1.445      ;
; 0.801 ; VGA_Controller:u1|H_Cont[1]                                                                          ; VGA_Controller:u1|H_Cont[1]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 1.085      ;
; 0.812 ; VGA_Controller:u1|oCoord_Y[8]                                                                        ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a120~portb_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.057     ; 0.977      ;
; 0.818 ; x_walker[4]                                                                                          ; addr_reg[13]                                                                                                          ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.084      ;
; 0.821 ; VGA_Controller:u1|H_Cont[2]                                                                          ; VGA_Controller:u1|oCoord_X[2]                                                                                         ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.123      ; 1.130      ;
; 0.823 ; state.draw_walker1                                                                                   ; we                                                                                                                    ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.089      ;
; 0.829 ; x_walker[6]                                                                                          ; addr_reg[15]                                                                                                          ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.095      ;
; 0.833 ; VGA_Controller:u1|H_Cont[0]                                                                          ; VGA_Controller:u1|oCoord_X[0]                                                                                         ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.123      ; 1.142      ;
; 0.840 ; addr_reg[1]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a193~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.461      ; 1.523      ;
; 0.844 ; VGA_Controller:u1|V_Cont[8]                                                                          ; VGA_Controller:u1|oCoord_Y[8]                                                                                         ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.108      ; 1.138      ;
; 0.857 ; x_walker[9]                                                                                          ; addr_reg[18]                                                                                                          ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.123      ;
; 0.858 ; x_walker[7]                                                                                          ; addr_reg[16]                                                                                                          ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.124      ;
; 0.863 ; VGA_Controller:u1|oCoord_Y[4]                                                                        ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a120~portb_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.057     ; 1.028      ;
; 0.871 ; x_walker[5]                                                                                          ; addr_reg[14]                                                                                                          ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.137      ;
; 0.888 ; VGA_Controller:u1|oCoord_Y[2]                                                                        ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a120~portb_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.057     ; 1.053      ;
; 0.891 ; VGA_Controller:u1|oCoord_Y[1]                                                                        ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a120~portb_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.057     ; 1.056      ;
+-------+------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_50'                                                                                          ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 0.407 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.674      ;
; 0.427 ; Reset_Delay:r0|Cont[19] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.694      ;
; 0.641 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.908      ;
; 0.642 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.909      ;
; 0.642 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.909      ;
; 0.642 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.909      ;
; 0.642 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.909      ;
; 0.642 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.909      ;
; 0.642 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.909      ;
; 0.643 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.910      ;
; 0.643 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.910      ;
; 0.643 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.910      ;
; 0.643 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.910      ;
; 0.645 ; Reset_Delay:r0|Cont[18] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.912      ;
; 0.645 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.912      ;
; 0.646 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.913      ;
; 0.648 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.915      ;
; 0.656 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.923      ;
; 0.657 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.924      ;
; 0.661 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.928      ;
; 0.788 ; Reset_Delay:r0|Cont[18] ; Reset_Delay:r0|Cont[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.055      ;
; 0.912 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.179      ;
; 0.958 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.225      ;
; 0.959 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.226      ;
; 0.959 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.226      ;
; 0.960 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.227      ;
; 0.960 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.227      ;
; 0.960 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.227      ;
; 0.960 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.227      ;
; 0.962 ; Reset_Delay:r0|Cont[18] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.229      ;
; 0.969 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.236      ;
; 0.969 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.236      ;
; 0.969 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.236      ;
; 0.970 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.237      ;
; 0.972 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.239      ;
; 0.973 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.240      ;
; 0.974 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.241      ;
; 0.974 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.241      ;
; 0.974 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.241      ;
; 0.974 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.241      ;
; 0.974 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.241      ;
; 0.975 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.242      ;
; 0.975 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.242      ;
; 0.977 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.244      ;
; 0.978 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.245      ;
; 0.979 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.246      ;
; 0.980 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.247      ;
; 0.982 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.250      ;
; 0.987 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.255      ;
; 0.998 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.265      ;
; 1.000 ; Reset_Delay:r0|Cont[19] ; Reset_Delay:r0|Cont[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.267      ;
; 1.079 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.346      ;
; 1.080 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.347      ;
; 1.080 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.347      ;
; 1.081 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.348      ;
; 1.081 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.348      ;
; 1.081 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.348      ;
; 1.081 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.348      ;
; 1.084 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.351      ;
; 1.085 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.352      ;
; 1.085 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.352      ;
; 1.086 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.353      ;
; 1.086 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.353      ;
; 1.086 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.353      ;
; 1.086 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.353      ;
; 1.094 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.362      ;
; 1.094 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.362      ;
; 1.095 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.362      ;
; 1.095 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.362      ;
; 1.096 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.363      ;
; 1.098 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.365      ;
; 1.099 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.367      ;
; 1.099 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.366      ;
; 1.099 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.367      ;
; 1.100 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.367      ;
; 1.100 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.367      ;
; 1.100 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.367      ;
; 1.101 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.368      ;
; 1.103 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.370      ;
; 1.104 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.371      ;
; 1.105 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.372      ;
; 1.108 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.376      ;
; 1.113 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.381      ;
; 1.156 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.422      ;
; 1.205 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.473      ;
; 1.205 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.472      ;
; 1.206 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.473      ;
; 1.207 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.474      ;
; 1.207 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.474      ;
; 1.207 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.474      ;
; 1.210 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.478      ;
; 1.210 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.477      ;
; 1.211 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.478      ;
; 1.212 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.479      ;
; 1.212 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.479      ;
; 1.212 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.479      ;
; 1.220 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.488      ;
; 1.220 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.488      ;
; 1.220 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.488      ;
; 1.221 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.488      ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'p1|altpll_component|auto_generated|pll1|clk[0]'                                                                                           ;
+--------+-----------------------+----------------------------------+--------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                          ; Launch Clock ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+----------------------------------+--------------+------------------------------------------------+--------------+------------+------------+
; -4.573 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[2]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.879     ; 1.926      ;
; -4.573 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[9]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.879     ; 1.926      ;
; -4.573 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[5]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.879     ; 1.926      ;
; -4.573 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[1]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.879     ; 1.926      ;
; -4.573 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[7]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.879     ; 1.926      ;
; -4.573 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[6]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.879     ; 1.926      ;
; -4.573 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[8]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.879     ; 1.926      ;
; -4.573 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[4]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.879     ; 1.926      ;
; -4.573 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[3]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.879     ; 1.926      ;
; -4.573 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[0]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.879     ; 1.926      ;
; -4.316 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[6] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.889     ; 1.659      ;
; -4.316 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[5] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.889     ; 1.659      ;
; -4.316 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[6] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.889     ; 1.659      ;
; -4.316 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[6] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.889     ; 1.659      ;
; -4.316 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[7] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.889     ; 1.659      ;
; -4.308 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[7] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.903     ; 1.637      ;
; -4.308 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[7] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.903     ; 1.637      ;
; -4.308 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[5] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.903     ; 1.637      ;
; -4.273 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[1]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.868     ; 1.637      ;
; -4.273 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[2]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.868     ; 1.637      ;
; -4.273 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[3]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.868     ; 1.637      ;
; -4.273 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[4]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.868     ; 1.637      ;
; -4.273 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[5]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.868     ; 1.637      ;
; -4.273 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[6]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.868     ; 1.637      ;
; -4.273 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[7]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.868     ; 1.637      ;
; -4.273 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[8]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.868     ; 1.637      ;
; -4.252 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[0]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.825     ; 1.659      ;
; -4.252 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[0]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.825     ; 1.659      ;
; -4.252 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[1]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.825     ; 1.659      ;
; -4.252 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[2]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.825     ; 1.659      ;
; -4.252 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[5]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.825     ; 1.659      ;
; -4.252 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[6]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.825     ; 1.659      ;
; -4.252 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[4]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.825     ; 1.659      ;
; -4.252 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[8]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.825     ; 1.659      ;
; -4.252 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[7]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.825     ; 1.659      ;
; -4.252 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[9]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.825     ; 1.659      ;
; -4.252 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[3]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.825     ; 1.659      ;
; -4.115 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[0]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.849     ; 1.498      ;
; -4.115 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[6]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.849     ; 1.498      ;
; -4.115 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[5]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.849     ; 1.498      ;
; -4.115 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[7]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.849     ; 1.498      ;
; -4.115 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[2]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.849     ; 1.498      ;
; -4.115 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[1]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.849     ; 1.498      ;
; -4.115 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[3]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.849     ; 1.498      ;
; -4.115 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[4]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.849     ; 1.498      ;
; -4.115 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[9]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.849     ; 1.498      ;
; -4.115 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[8]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.849     ; 1.498      ;
; -4.115 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[0] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.849     ; 1.498      ;
; -4.115 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oVGA_V_SYNC    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.849     ; 1.498      ;
; -4.115 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oVGA_H_SYNC    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.849     ; 1.498      ;
+--------+-----------------------+----------------------------------+--------------+------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'p1|altpll_component|auto_generated|pll1|clk[0]'                                                                                           ;
+-------+-----------------------+----------------------------------+--------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                          ; Launch Clock ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+----------------------------------+--------------+------------------------------------------------+--------------+------------+------------+
; 3.318 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[0]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.232     ; 1.338      ;
; 3.318 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[6]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.232     ; 1.338      ;
; 3.318 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[5]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.232     ; 1.338      ;
; 3.318 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[7]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.232     ; 1.338      ;
; 3.318 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[2]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.232     ; 1.338      ;
; 3.318 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[1]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.232     ; 1.338      ;
; 3.318 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[3]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.232     ; 1.338      ;
; 3.318 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[4]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.232     ; 1.338      ;
; 3.318 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[9]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.232     ; 1.338      ;
; 3.318 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[8]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.232     ; 1.338      ;
; 3.318 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[0] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.232     ; 1.338      ;
; 3.318 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oVGA_V_SYNC    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.232     ; 1.338      ;
; 3.318 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oVGA_H_SYNC    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.232     ; 1.338      ;
; 3.467 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[0]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.207     ; 1.512      ;
; 3.467 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[0]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.207     ; 1.512      ;
; 3.467 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[1]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.207     ; 1.512      ;
; 3.467 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[2]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.207     ; 1.512      ;
; 3.467 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[5]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.207     ; 1.512      ;
; 3.467 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[6]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.207     ; 1.512      ;
; 3.467 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[4]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.207     ; 1.512      ;
; 3.467 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[8]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.207     ; 1.512      ;
; 3.467 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[7]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.207     ; 1.512      ;
; 3.467 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[9]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.207     ; 1.512      ;
; 3.467 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[3]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.207     ; 1.512      ;
; 3.509 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[1]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.252     ; 1.509      ;
; 3.509 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[2]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.252     ; 1.509      ;
; 3.509 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[3]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.252     ; 1.509      ;
; 3.509 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[4]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.252     ; 1.509      ;
; 3.509 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[5]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.252     ; 1.509      ;
; 3.509 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[6]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.252     ; 1.509      ;
; 3.509 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[7]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.252     ; 1.509      ;
; 3.509 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[8]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.252     ; 1.509      ;
; 3.534 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[6] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.274     ; 1.512      ;
; 3.534 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[5] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.274     ; 1.512      ;
; 3.534 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[6] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.274     ; 1.512      ;
; 3.534 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[6] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.274     ; 1.512      ;
; 3.534 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[7] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.274     ; 1.512      ;
; 3.545 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[7] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.288     ; 1.509      ;
; 3.545 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[7] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.288     ; 1.509      ;
; 3.545 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[5] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.288     ; 1.509      ;
; 3.800 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[2]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.263     ; 1.789      ;
; 3.800 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[9]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.263     ; 1.789      ;
; 3.800 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[5]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.263     ; 1.789      ;
; 3.800 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[1]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.263     ; 1.789      ;
; 3.800 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[7]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.263     ; 1.789      ;
; 3.800 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[6]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.263     ; 1.789      ;
; 3.800 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[8]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.263     ; 1.789      ;
; 3.800 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[4]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.263     ; 1.789      ;
; 3.800 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[3]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.263     ; 1.789      ;
; 3.800 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[0]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.263     ; 1.789      ;
+-------+-----------------------+----------------------------------+--------------+------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'                                                                                        ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                   ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------+
; 9.681  ; 9.869        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[0]                                   ;
; 9.681  ; 9.869        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[10]                                  ;
; 9.681  ; 9.869        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[11]                                  ;
; 9.681  ; 9.869        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[12]                                  ;
; 9.681  ; 9.869        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[13]                                  ;
; 9.681  ; 9.869        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[14]                                  ;
; 9.681  ; 9.869        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[15]                                  ;
; 9.681  ; 9.869        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[16]                                  ;
; 9.681  ; 9.869        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[17]                                  ;
; 9.681  ; 9.869        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[18]                                  ;
; 9.681  ; 9.869        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[19]                                  ;
; 9.681  ; 9.869        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[1]                                   ;
; 9.681  ; 9.869        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[2]                                   ;
; 9.681  ; 9.869        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[3]                                   ;
; 9.681  ; 9.869        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[4]                                   ;
; 9.681  ; 9.869        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[5]                                   ;
; 9.681  ; 9.869        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[6]                                   ;
; 9.681  ; 9.869        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[7]                                   ;
; 9.681  ; 9.869        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[8]                                   ;
; 9.681  ; 9.869        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[9]                                   ;
; 9.682  ; 9.870        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|oRESET                                    ;
; 9.819  ; 9.819        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                         ;
; 9.820  ; 9.820        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.820  ; 9.820        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[1]           ;
; 9.820  ; 9.820        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; p1|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.833  ; 9.833        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|inclk[0]                           ;
; 9.833  ; 9.833        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|outclk                             ;
; 9.834  ; 9.834        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[0]|clk                                           ;
; 9.834  ; 9.834        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[10]|clk                                          ;
; 9.834  ; 9.834        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[11]|clk                                          ;
; 9.834  ; 9.834        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[12]|clk                                          ;
; 9.834  ; 9.834        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[13]|clk                                          ;
; 9.834  ; 9.834        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[14]|clk                                          ;
; 9.834  ; 9.834        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[15]|clk                                          ;
; 9.834  ; 9.834        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[16]|clk                                          ;
; 9.834  ; 9.834        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[17]|clk                                          ;
; 9.834  ; 9.834        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[18]|clk                                          ;
; 9.834  ; 9.834        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[19]|clk                                          ;
; 9.834  ; 9.834        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[1]|clk                                           ;
; 9.834  ; 9.834        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[2]|clk                                           ;
; 9.834  ; 9.834        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[3]|clk                                           ;
; 9.834  ; 9.834        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[4]|clk                                           ;
; 9.834  ; 9.834        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[5]|clk                                           ;
; 9.834  ; 9.834        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[6]|clk                                           ;
; 9.834  ; 9.834        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[7]|clk                                           ;
; 9.834  ; 9.834        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[8]|clk                                           ;
; 9.834  ; 9.834        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[9]|clk                                           ;
; 9.835  ; 9.835        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|oRESET|clk                                            ;
; 9.837  ; 9.837        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; p1|altpll_component|auto_generated|pll1|inclk[0]         ;
; 9.909  ; 10.129       ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|oRESET                                    ;
; 9.910  ; 10.130       ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[0]                                   ;
; 9.910  ; 10.130       ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[10]                                  ;
; 9.910  ; 10.130       ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[11]                                  ;
; 9.910  ; 10.130       ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[12]                                  ;
; 9.910  ; 10.130       ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[13]                                  ;
; 9.910  ; 10.130       ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[14]                                  ;
; 9.910  ; 10.130       ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[15]                                  ;
; 9.910  ; 10.130       ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[16]                                  ;
; 9.910  ; 10.130       ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[17]                                  ;
; 9.910  ; 10.130       ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[18]                                  ;
; 9.910  ; 10.130       ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[19]                                  ;
; 9.910  ; 10.130       ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[1]                                   ;
; 9.910  ; 10.130       ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[2]                                   ;
; 9.910  ; 10.130       ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[3]                                   ;
; 9.910  ; 10.130       ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[4]                                   ;
; 9.910  ; 10.130       ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[5]                                   ;
; 9.910  ; 10.130       ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[6]                                   ;
; 9.910  ; 10.130       ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[7]                                   ;
; 9.910  ; 10.130       ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[8]                                   ;
; 9.910  ; 10.130       ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[9]                                   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                         ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                         ;
; 10.162 ; 10.162       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; p1|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.165 ; 10.165       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|oRESET|clk                                            ;
; 10.166 ; 10.166       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[0]|clk                                           ;
; 10.166 ; 10.166       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[10]|clk                                          ;
; 10.166 ; 10.166       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[11]|clk                                          ;
; 10.166 ; 10.166       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[12]|clk                                          ;
; 10.166 ; 10.166       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[13]|clk                                          ;
; 10.166 ; 10.166       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[14]|clk                                          ;
; 10.166 ; 10.166       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[15]|clk                                          ;
; 10.166 ; 10.166       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[16]|clk                                          ;
; 10.166 ; 10.166       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[17]|clk                                          ;
; 10.166 ; 10.166       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[18]|clk                                          ;
; 10.166 ; 10.166       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[19]|clk                                          ;
; 10.166 ; 10.166       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[1]|clk                                           ;
; 10.166 ; 10.166       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[2]|clk                                           ;
; 10.166 ; 10.166       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[3]|clk                                           ;
; 10.166 ; 10.166       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[4]|clk                                           ;
; 10.166 ; 10.166       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[5]|clk                                           ;
; 10.166 ; 10.166       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[6]|clk                                           ;
; 10.166 ; 10.166       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[7]|clk                                           ;
; 10.166 ; 10.166       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[8]|clk                                           ;
; 10.166 ; 10.166       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[9]|clk                                           ;
; 10.167 ; 10.167       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|inclk[0]                           ;
; 10.167 ; 10.167       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|outclk                             ;
; 10.178 ; 10.178       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.178 ; 10.178       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[1]           ;
; 10.178 ; 10.178       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; p1|altpll_component|auto_generated|pll1|observablevcoout ;
; 10.181 ; 10.181       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                         ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------+


+-----------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK2_50'                                  ;
+--------+--------------+----------------+-----------+-----------+------------+-----------+
; Slack  ; Actual Width ; Required Width ; Type      ; Clock     ; Clock Edge ; Target    ;
+--------+--------------+----------------+-----------+-----------+------------+-----------+
; 16.000 ; 20.000       ; 4.000          ; Port Rate ; CLOCK2_50 ; Rise       ; CLOCK2_50 ;
+--------+--------------+----------------+-----------+-----------+------------+-----------+


+-----------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK3_50'                                  ;
+--------+--------------+----------------+-----------+-----------+------------+-----------+
; Slack  ; Actual Width ; Required Width ; Type      ; Clock     ; Clock Edge ; Target    ;
+--------+--------------+----------------+-----------+-----------+------------+-----------+
; 16.000 ; 20.000       ; 4.000          ; Port Rate ; CLOCK3_50 ; Rise       ; CLOCK3_50 ;
+--------+--------------+----------------+-----------+-----------+------------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'p1|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                        ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+----------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                          ; Clock Edge ; Target                                                                                                   ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+----------------------------------------------------------------------------------------------------------+
; 19.545 ; 19.765       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|Cur_Color_B[6]                                                                         ;
; 19.545 ; 19.765       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|Cur_Color_G[5]                                                                         ;
; 19.545 ; 19.765       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|Cur_Color_G[6]                                                                         ;
; 19.545 ; 19.765       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|Cur_Color_R[6]                                                                         ;
; 19.545 ; 19.765       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|Cur_Color_R[7]                                                                         ;
; 19.548 ; 19.768       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|Cur_Color_B[7]                                                                         ;
; 19.548 ; 19.768       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|Cur_Color_G[7]                                                                         ;
; 19.548 ; 19.768       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|Cur_Color_R[5]                                                                         ;
; 19.555 ; 19.775       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; addr_reg[13]                                                                                             ;
; 19.555 ; 19.775       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; addr_reg[14]                                                                                             ;
; 19.555 ; 19.775       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; addr_reg[15]                                                                                             ;
; 19.555 ; 19.775       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; addr_reg[16]                                                                                             ;
; 19.555 ; 19.775       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; addr_reg[17]                                                                                             ;
; 19.555 ; 19.775       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; addr_reg[18]                                                                                             ;
; 19.555 ; 19.775       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; data_reg[4]                                                                                              ;
; 19.555 ; 19.775       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; data_reg[5]                                                                                              ;
; 19.555 ; 19.775       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; data_reg[6]                                                                                              ;
; 19.555 ; 19.775       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; data_reg[7]                                                                                              ;
; 19.555 ; 19.775       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; state.draw_walker                                                                                        ;
; 19.555 ; 19.775       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; state.draw_walker1                                                                                       ;
; 19.555 ; 19.775       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; state.draw_walker2                                                                                       ;
; 19.555 ; 19.775       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|address_reg_b[1]     ;
; 19.555 ; 19.775       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|address_reg_b[2]     ;
; 19.555 ; 19.775       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|address_reg_b[3]     ;
; 19.555 ; 19.775       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|address_reg_b[4]     ;
; 19.555 ; 19.775       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[1] ;
; 19.555 ; 19.775       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[2] ;
; 19.555 ; 19.775       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[3] ;
; 19.555 ; 19.775       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[4] ;
; 19.555 ; 19.775       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; we                                                                                                       ;
; 19.555 ; 19.775       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_walker[0]                                                                                              ;
; 19.555 ; 19.775       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_walker[1]                                                                                              ;
; 19.555 ; 19.775       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_walker[2]                                                                                              ;
; 19.555 ; 19.775       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_walker[3]                                                                                              ;
; 19.555 ; 19.775       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_walker[4]                                                                                              ;
; 19.555 ; 19.775       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_walker[5]                                                                                              ;
; 19.555 ; 19.775       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_walker[6]                                                                                              ;
; 19.555 ; 19.775       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_walker[7]                                                                                              ;
; 19.555 ; 19.775       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_walker[8]                                                                                              ;
; 19.555 ; 19.775       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_walker[9]                                                                                              ;
; 19.558 ; 19.778       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|Cur_Color_B[0]                                                                         ;
; 19.558 ; 19.778       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[0]                                                                              ;
; 19.558 ; 19.778       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[1]                                                                              ;
; 19.558 ; 19.778       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[2]                                                                              ;
; 19.558 ; 19.778       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[3]                                                                              ;
; 19.558 ; 19.778       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[4]                                                                              ;
; 19.558 ; 19.778       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[5]                                                                              ;
; 19.558 ; 19.778       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[6]                                                                              ;
; 19.558 ; 19.778       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[7]                                                                              ;
; 19.558 ; 19.778       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[8]                                                                              ;
; 19.558 ; 19.778       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[9]                                                                              ;
; 19.558 ; 19.778       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|oVGA_H_SYNC                                                                            ;
; 19.558 ; 19.778       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|oVGA_V_SYNC                                                                            ;
; 19.558 ; 19.778       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[0] ;
; 19.558 ; 19.778       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[5] ;
; 19.559 ; 19.779       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_X[0]                                                                            ;
; 19.559 ; 19.779       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_X[1]                                                                            ;
; 19.559 ; 19.779       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_X[2]                                                                            ;
; 19.559 ; 19.779       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_X[3]                                                                            ;
; 19.559 ; 19.779       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_X[4]                                                                            ;
; 19.559 ; 19.779       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_X[5]                                                                            ;
; 19.559 ; 19.779       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_X[6]                                                                            ;
; 19.559 ; 19.779       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_X[7]                                                                            ;
; 19.559 ; 19.779       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_X[8]                                                                            ;
; 19.559 ; 19.779       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_X[9]                                                                            ;
; 19.559 ; 19.779       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_Y[0]                                                                            ;
; 19.559 ; 19.779       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; addr_reg[0]                                                                                              ;
; 19.559 ; 19.779       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; addr_reg[10]                                                                                             ;
; 19.559 ; 19.779       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; addr_reg[11]                                                                                             ;
; 19.559 ; 19.779       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; addr_reg[12]                                                                                             ;
; 19.559 ; 19.779       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; addr_reg[1]                                                                                              ;
; 19.559 ; 19.779       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; addr_reg[2]                                                                                              ;
; 19.559 ; 19.779       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; addr_reg[3]                                                                                              ;
; 19.559 ; 19.779       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; addr_reg[4]                                                                                              ;
; 19.559 ; 19.779       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; addr_reg[5]                                                                                              ;
; 19.559 ; 19.779       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; addr_reg[6]                                                                                              ;
; 19.559 ; 19.779       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; addr_reg[7]                                                                                              ;
; 19.559 ; 19.779       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; addr_reg[8]                                                                                              ;
; 19.559 ; 19.779       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; addr_reg[9]                                                                                              ;
; 19.559 ; 19.779       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; data_reg[0]                                                                                              ;
; 19.559 ; 19.779       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; data_reg[1]                                                                                              ;
; 19.559 ; 19.779       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; data_reg[2]                                                                                              ;
; 19.559 ; 19.779       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; data_reg[3]                                                                                              ;
; 19.559 ; 19.779       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|address_reg_b[0]     ;
; 19.559 ; 19.779       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|address_reg_b[5]     ;
; 19.565 ; 19.785       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[0]                                                                              ;
; 19.565 ; 19.785       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[1]                                                                              ;
; 19.565 ; 19.785       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[2]                                                                              ;
; 19.565 ; 19.785       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[3]                                                                              ;
; 19.565 ; 19.785       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[4]                                                                              ;
; 19.565 ; 19.785       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[5]                                                                              ;
; 19.565 ; 19.785       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[6]                                                                              ;
; 19.565 ; 19.785       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[7]                                                                              ;
; 19.565 ; 19.785       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[8]                                                                              ;
; 19.565 ; 19.785       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[9]                                                                              ;
; 19.566 ; 19.786       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_Y[1]                                                                            ;
; 19.566 ; 19.786       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_Y[2]                                                                            ;
; 19.566 ; 19.786       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_Y[3]                                                                            ;
; 19.566 ; 19.786       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_Y[4]                                                                            ;
; 19.566 ; 19.786       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_Y[5]                                                                            ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+----------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                          ;
+-----------+------------+-------+-------+------------+------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+-----------+------------+-------+-------+------------+------------------------------------------------+
; KEY[*]    ; CLOCK_50   ; 7.037 ; 7.540 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  KEY[0]   ; CLOCK_50   ; 6.837 ; 7.416 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  KEY[3]   ; CLOCK_50   ; 7.037 ; 7.540 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                             ;
+-----------+------------+--------+--------+------------+------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+-----------+------------+--------+--------+------------+------------------------------------------------+
; KEY[*]    ; CLOCK_50   ; -4.388 ; -4.869 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  KEY[0]   ; CLOCK_50   ; -4.436 ; -4.926 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  KEY[3]   ; CLOCK_50   ; -4.388 ; -4.869 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                    ;
+-------------+------------+--------+--------+------------+------------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+-------------+------------+--------+--------+------------+------------------------------------------------+
; VGA_B[*]    ; CLOCK_50   ; 11.347 ; 11.088 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[0]   ; CLOCK_50   ; 11.347 ; 11.088 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[6]   ; CLOCK_50   ; 9.601  ; 9.557  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[7]   ; CLOCK_50   ; 10.261 ; 10.117 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_BLANK_N ; CLOCK_50   ; 9.390  ; 9.239  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]    ; CLOCK_50   ; 12.065 ; 11.957 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[0]   ; CLOCK_50   ; 11.493 ; 11.306 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[5]   ; CLOCK_50   ; 12.065 ; 11.957 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[6]   ; CLOCK_50   ; 9.623  ; 9.580  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[7]   ; CLOCK_50   ; 9.865  ; 9.747  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS      ; CLOCK_50   ; 6.331  ; 6.346  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]    ; CLOCK_50   ; 13.078 ; 12.932 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[0]   ; CLOCK_50   ; 11.295 ; 11.027 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[5]   ; CLOCK_50   ; 9.304  ; 9.266  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[6]   ; CLOCK_50   ; 13.078 ; 12.932 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[7]   ; CLOCK_50   ; 12.435 ; 12.131 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS      ; CLOCK_50   ; 6.960  ; 6.828  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_CLK     ; CLOCK_50   ; -7.143 ;        ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_CLK     ; CLOCK_50   ;        ; -7.291 ; Fall       ; p1|altpll_component|auto_generated|pll1|clk[1] ;
+-------------+------------+--------+--------+------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                            ;
+-------------+------------+--------+--------+------------+------------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+-------------+------------+--------+--------+------------+------------------------------------------------+
; VGA_B[*]    ; CLOCK_50   ; 5.827  ; 5.814  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[0]   ; CLOCK_50   ; 7.944  ; 7.776  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[6]   ; CLOCK_50   ; 5.827  ; 5.814  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[7]   ; CLOCK_50   ; 6.632  ; 6.464  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_BLANK_N ; CLOCK_50   ; 7.812  ; 7.745  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]    ; CLOCK_50   ; 5.850  ; 5.837  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[0]   ; CLOCK_50   ; 8.082  ; 7.984  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[5]   ; CLOCK_50   ; 8.196  ; 8.120  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[6]   ; CLOCK_50   ; 5.850  ; 5.837  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[7]   ; CLOCK_50   ; 6.515  ; 6.489  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS      ; CLOCK_50   ; 5.634  ; 5.644  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]    ; CLOCK_50   ; 5.716  ; 5.651  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[0]   ; CLOCK_50   ; 7.892  ; 7.715  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[5]   ; CLOCK_50   ; 5.716  ; 5.651  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[6]   ; CLOCK_50   ; 9.558  ; 9.525  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[7]   ; CLOCK_50   ; 8.913  ; 8.714  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS      ; CLOCK_50   ; 6.240  ; 6.109  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_CLK     ; CLOCK_50   ; -7.688 ;        ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_CLK     ; CLOCK_50   ;        ; -7.833 ; Fall       ; p1|altpll_component|auto_generated|pll1|clk[1] ;
+-------------+------------+--------+--------+------------+------------------------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                    ;
+------------+-----------------+------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                     ; Note ;
+------------+-----------------+------------------------------------------------+------+
; 68.25 MHz  ; 68.25 MHz       ; p1|altpll_component|auto_generated|pll1|clk[0] ;      ;
; 244.56 MHz ; 244.56 MHz      ; CLOCK_50                                       ;      ;
+------------+-----------------+------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                      ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; p1|altpll_component|auto_generated|pll1|clk[0] ; 12.515 ; 0.000         ;
; CLOCK_50                                       ; 15.911 ; 0.000         ;
+------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                      ;
+------------------------------------------------+-------+---------------+
; Clock                                          ; Slack ; End Point TNS ;
+------------------------------------------------+-------+---------------+
; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.304 ; 0.000         ;
; CLOCK_50                                       ; 0.365 ; 0.000         ;
+------------------------------------------------+-------+---------------+


+-------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary                                   ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; p1|altpll_component|auto_generated|pll1|clk[0] ; -4.017 ; -187.403      ;
+------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal Summary                                   ;
+------------------------------------------------+-------+---------------+
; Clock                                          ; Slack ; End Point TNS ;
+------------------------------------------------+-------+---------------+
; p1|altpll_component|auto_generated|pll1|clk[0] ; 2.902 ; 0.000         ;
+------------------------------------------------+-------+---------------+


+-------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                        ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; CLOCK_50                                       ; 9.689  ; 0.000         ;
; CLOCK2_50                                      ; 16.000 ; 0.000         ;
; CLOCK3_50                                      ; 16.000 ; 0.000         ;
; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.535 ; 0.000         ;
+------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'p1|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                       ;
+--------+------------------------------------------------------------------------------------------------------------------+-------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                        ; To Node     ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------+-------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 12.515 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a223~PORTBDATAOUT0 ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.330     ; 6.995      ;
; 12.742 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a35~PORTBDATAOUT0  ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.329     ; 6.769      ;
; 12.913 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a47~PORTBDATAOUT0  ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.359     ; 6.568      ;
; 12.948 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a5~PORTBDATAOUT0   ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.341     ; 6.551      ;
; 12.978 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a51~PORTBDATAOUT0  ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.325     ; 6.537      ;
; 13.163 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a161~PORTBDATAOUT0 ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.268     ; 6.409      ;
; 13.165 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a147~PORTBDATAOUT0 ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.313     ; 6.362      ;
; 13.176 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a21~PORTBDATAOUT0  ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.354     ; 6.310      ;
; 13.273 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a4~PORTBDATAOUT0   ; disp_bit[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.291     ; 6.276      ;
; 13.348 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[1]         ; disp_bit[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.119     ; 6.373      ;
; 13.363 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[1]         ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.116     ; 6.361      ;
; 13.446 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a87~PORTBDATAOUT0  ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.355     ; 6.039      ;
; 13.490 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a148~PORTBDATAOUT0 ; disp_bit[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.334     ; 6.016      ;
; 13.515 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a73~PORTBDATAOUT0  ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.294     ; 6.031      ;
; 13.534 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a3~PORTBDATAOUT0   ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.350     ; 5.956      ;
; 13.545 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a54~PORTBDATAOUT0  ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.353     ; 5.942      ;
; 13.557 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a91~PORTBDATAOUT0  ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.366     ; 5.917      ;
; 13.571 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a95~PORTBDATAOUT0  ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.372     ; 5.897      ;
; 13.579 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[1]         ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.150     ; 6.111      ;
; 13.601 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a194~PORTBDATAOUT0 ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.349     ; 5.890      ;
; 13.628 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a48~PORTBDATAOUT0  ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.328     ; 5.884      ;
; 13.634 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a213~PORTBDATAOUT0 ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.362     ; 5.844      ;
; 13.659 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a1~PORTBDATAOUT0   ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.296     ; 5.885      ;
; 13.679 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a27~PORTBDATAOUT0  ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.334     ; 5.827      ;
; 13.691 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a240~PORTBDATAOUT0 ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.307     ; 5.842      ;
; 13.722 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a105~PORTBDATAOUT0 ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.326     ; 5.792      ;
; 13.726 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a75~PORTBDATAOUT0  ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.330     ; 5.784      ;
; 13.732 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a261~PORTBDATAOUT0 ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.360     ; 5.748      ;
; 13.746 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a81~PORTBDATAOUT0  ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.308     ; 5.786      ;
; 13.814 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a167~PORTBDATAOUT0 ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.352     ; 5.674      ;
; 13.841 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a6~PORTBDATAOUT0   ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.356     ; 5.643      ;
; 13.861 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a101~PORTBDATAOUT0 ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.302     ; 5.677      ;
; 13.863 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a157~PORTBDATAOUT0 ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.328     ; 5.649      ;
; 13.868 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a104~PORTBDATAOUT0 ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.336     ; 5.636      ;
; 13.870 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a119~PORTBDATAOUT0 ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.335     ; 5.635      ;
; 13.874 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a175~PORTBDATAOUT0 ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.360     ; 5.606      ;
; 13.905 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a12~PORTBDATAOUT0  ; disp_bit[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.318     ; 5.617      ;
; 13.915 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a184~PORTBDATAOUT0 ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.347     ; 5.578      ;
; 13.933 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a2~PORTBDATAOUT0   ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.264     ; 5.643      ;
; 13.941 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a183~PORTBDATAOUT0 ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.347     ; 5.552      ;
; 13.980 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[0]         ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.123     ; 5.737      ;
; 14.003 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a67~PORTBDATAOUT0  ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.286     ; 5.551      ;
; 14.004 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a39~PORTBDATAOUT0  ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.355     ; 5.481      ;
; 14.010 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a44~PORTBDATAOUT0  ; disp_bit[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.314     ; 5.516      ;
; 14.023 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a43~PORTBDATAOUT0  ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.306     ; 5.511      ;
; 14.029 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[1]         ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.117     ; 5.694      ;
; 14.046 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a150~PORTBDATAOUT0 ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.352     ; 5.442      ;
; 14.046 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a218~PORTBDATAOUT0 ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.291     ; 5.503      ;
; 14.049 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a19~PORTBDATAOUT0  ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.369     ; 5.422      ;
; 14.052 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a260~PORTBDATAOUT0 ; disp_bit[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.343     ; 5.445      ;
; 14.059 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a182~PORTBDATAOUT0 ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.341     ; 5.440      ;
; 14.059 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[1]         ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.148     ; 5.633      ;
; 14.071 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a86~PORTBDATAOUT0  ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.357     ; 5.412      ;
; 14.071 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a149~PORTBDATAOUT0 ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.341     ; 5.428      ;
; 14.074 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a28~PORTBDATAOUT0  ; disp_bit[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.340     ; 5.426      ;
; 14.078 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a70~PORTBDATAOUT0  ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.301     ; 5.461      ;
; 14.081 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a38~PORTBDATAOUT0  ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.349     ; 5.410      ;
; 14.092 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a273~PORTBDATAOUT0 ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.308     ; 5.440      ;
; 14.097 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a236~PORTBDATAOUT0 ; disp_bit[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.303     ; 5.440      ;
; 14.110 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a22~PORTBDATAOUT0  ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.343     ; 5.387      ;
; 14.114 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a82~PORTBDATAOUT0  ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.341     ; 5.385      ;
; 14.116 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a89~PORTBDATAOUT0  ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.342     ; 5.382      ;
; 14.126 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a284~PORTBDATAOUT0 ; disp_bit[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.322     ; 5.392      ;
; 14.129 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a13~PORTBDATAOUT0  ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.331     ; 5.380      ;
; 14.152 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a275~PORTBDATAOUT0 ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.317     ; 5.371      ;
; 14.184 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a166~PORTBDATAOUT0 ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.302     ; 5.354      ;
; 14.184 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a178~PORTBDATAOUT0 ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.333     ; 5.323      ;
; 14.189 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[0]         ; disp_bit[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.126     ; 5.525      ;
; 14.197 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a181~PORTBDATAOUT0 ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.336     ; 5.307      ;
; 14.198 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a231~PORTBDATAOUT0 ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.307     ; 5.335      ;
; 14.200 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a278~PORTBDATAOUT0 ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.330     ; 5.310      ;
; 14.209 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a63~PORTBDATAOUT0  ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.303     ; 5.328      ;
; 14.216 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a270~PORTBDATAOUT0 ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.295     ; 5.329      ;
; 14.223 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a210~PORTBDATAOUT0 ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.277     ; 5.340      ;
; 14.224 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a94~PORTBDATAOUT0  ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.323     ; 5.293      ;
; 14.225 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a226~PORTBDATAOUT0 ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.304     ; 5.311      ;
; 14.253 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[1]         ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.149     ; 5.438      ;
; 14.263 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a102~PORTBDATAOUT0 ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.324     ; 5.253      ;
; 14.268 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a250~PORTBDATAOUT0 ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.352     ; 5.220      ;
; 14.274 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a196~PORTBDATAOUT0 ; disp_bit[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.349     ; 5.217      ;
; 14.278 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a132~PORTBDATAOUT0 ; disp_bit[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.345     ; 5.217      ;
; 14.280 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a56~PORTBDATAOUT0  ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.264     ; 5.296      ;
; 14.291 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a32~PORTBDATAOUT0  ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.356     ; 5.193      ;
; 14.291 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a146~PORTBDATAOUT0 ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.310     ; 5.239      ;
; 14.291 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a59~PORTBDATAOUT0  ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.296     ; 5.253      ;
; 14.293 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[1]         ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.118     ; 5.429      ;
; 14.309 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a215~PORTBDATAOUT0 ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.379     ; 5.152      ;
; 14.320 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[0]         ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.115     ; 5.405      ;
; 14.324 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a68~PORTBDATAOUT0  ; disp_bit[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.302     ; 5.214      ;
; 14.337 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a165~PORTBDATAOUT0 ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.323     ; 5.180      ;
; 14.345 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a53~PORTBDATAOUT0  ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.319     ; 5.176      ;
; 14.374 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a125~PORTBDATAOUT0 ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.341     ; 5.125      ;
; 14.387 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a174~PORTBDATAOUT0 ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.291     ; 5.162      ;
; 14.391 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a103~PORTBDATAOUT0 ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.329     ; 5.120      ;
; 14.394 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a214~PORTBDATAOUT0 ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.330     ; 5.116      ;
; 14.401 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a96~PORTBDATAOUT0  ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.316     ; 5.123      ;
; 14.410 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a237~PORTBDATAOUT0 ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.297     ; 5.133      ;
; 14.416 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a106~PORTBDATAOUT0 ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.347     ; 5.077      ;
; 14.418 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a247~PORTBDATAOUT0 ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.316     ; 5.106      ;
; 14.422 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a162~PORTBDATAOUT0 ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.309     ; 5.109      ;
+--------+------------------------------------------------------------------------------------------------------------------+-------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_50'                                                                                           ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 15.911 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 4.015      ;
; 15.911 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 4.015      ;
; 15.911 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 4.015      ;
; 15.911 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 4.015      ;
; 15.911 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 4.015      ;
; 15.911 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 4.015      ;
; 15.911 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 4.015      ;
; 15.911 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 4.015      ;
; 15.911 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 4.015      ;
; 16.086 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.841      ;
; 16.086 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.841      ;
; 16.086 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.841      ;
; 16.086 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.841      ;
; 16.086 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.841      ;
; 16.086 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.841      ;
; 16.086 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.841      ;
; 16.086 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.841      ;
; 16.086 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.841      ;
; 16.163 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.764      ;
; 16.163 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.764      ;
; 16.163 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.764      ;
; 16.163 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.764      ;
; 16.163 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.764      ;
; 16.163 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.764      ;
; 16.163 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.764      ;
; 16.163 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.764      ;
; 16.163 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.764      ;
; 16.175 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.752      ;
; 16.175 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.752      ;
; 16.175 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.752      ;
; 16.175 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.752      ;
; 16.175 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.752      ;
; 16.175 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.752      ;
; 16.175 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.752      ;
; 16.175 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.752      ;
; 16.175 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.752      ;
; 16.261 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|oRESET   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.667      ;
; 16.262 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.665      ;
; 16.262 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.665      ;
; 16.262 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.665      ;
; 16.262 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.665      ;
; 16.262 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.665      ;
; 16.262 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.665      ;
; 16.262 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.665      ;
; 16.262 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.665      ;
; 16.262 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.665      ;
; 16.339 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.588      ;
; 16.339 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.588      ;
; 16.339 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.588      ;
; 16.339 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.588      ;
; 16.339 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.588      ;
; 16.339 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.588      ;
; 16.339 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.588      ;
; 16.339 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.588      ;
; 16.339 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.588      ;
; 16.391 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.536      ;
; 16.391 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.536      ;
; 16.391 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.536      ;
; 16.391 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.536      ;
; 16.391 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.536      ;
; 16.391 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.536      ;
; 16.391 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.536      ;
; 16.391 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.536      ;
; 16.391 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.536      ;
; 16.391 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.536      ;
; 16.412 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.515      ;
; 16.412 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.515      ;
; 16.412 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.515      ;
; 16.412 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.515      ;
; 16.412 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.515      ;
; 16.412 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.515      ;
; 16.412 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.515      ;
; 16.412 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.515      ;
; 16.412 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.515      ;
; 16.429 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.498      ;
; 16.429 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.498      ;
; 16.429 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.498      ;
; 16.429 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.498      ;
; 16.429 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.498      ;
; 16.429 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.498      ;
; 16.429 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.498      ;
; 16.429 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.498      ;
; 16.429 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.498      ;
; 16.436 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|oRESET   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.070     ; 3.493      ;
; 16.443 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.484      ;
; 16.443 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.484      ;
; 16.443 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.484      ;
; 16.443 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.484      ;
; 16.443 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.484      ;
; 16.443 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.484      ;
; 16.443 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.484      ;
; 16.443 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.484      ;
; 16.443 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.484      ;
; 16.490 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.436      ;
; 16.490 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.436      ;
; 16.490 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.436      ;
; 16.490 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.436      ;
; 16.490 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.436      ;
; 16.490 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.436      ;
; 16.490 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.436      ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'p1|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                                                                                                     ;
+-------+------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                            ; To Node                                                                                                               ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 0.304 ; addr_reg[5]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a120~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.388      ; 0.893      ;
; 0.311 ; addr_reg[11]                                                                                         ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a123~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.388      ; 0.900      ;
; 0.316 ; addr_reg[8]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a120~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.388      ; 0.905      ;
; 0.336 ; VGA_Controller:u1|oVGA_V_SYNC                                                                        ; VGA_Controller:u1|oVGA_V_SYNC                                                                                         ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.090      ; 0.597      ;
; 0.336 ; VGA_Controller:u1|oVGA_H_SYNC                                                                        ; VGA_Controller:u1|oVGA_H_SYNC                                                                                         ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.090      ; 0.597      ;
; 0.352 ; we                                                                                                   ; we                                                                                                                    ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.597      ;
; 0.379 ; addr_reg[4]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a123~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.388      ; 0.968      ;
; 0.383 ; VGA_Controller:u1|V_Cont[9]                                                                          ; VGA_Controller:u1|V_Cont[9]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 0.643      ;
; 0.394 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|address_reg_b[1] ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[1]              ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.639      ;
; 0.403 ; x_walker[9]                                                                                          ; x_walker[9]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.648      ;
; 0.427 ; x_walker[4]                                                                                          ; data_reg[4]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.672      ;
; 0.429 ; x_walker[7]                                                                                          ; data_reg[7]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.674      ;
; 0.500 ; state.draw_walker2                                                                                   ; state.draw_walker                                                                                                     ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.745      ;
; 0.519 ; state.draw_walker                                                                                    ; state.draw_walker1                                                                                                    ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.764      ;
; 0.524 ; x_walker[8]                                                                                          ; addr_reg[17]                                                                                                          ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.769      ;
; 0.526 ; state.draw_walker1                                                                                   ; state.draw_walker2                                                                                                    ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.771      ;
; 0.541 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|address_reg_b[5] ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[5]              ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.785      ;
; 0.546 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|address_reg_b[3] ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[3]              ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.791      ;
; 0.548 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|address_reg_b[4] ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[4]              ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.793      ;
; 0.559 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|address_reg_b[2] ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[2]              ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.804      ;
; 0.562 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|address_reg_b[0] ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[0]              ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.806      ;
; 0.564 ; addr_reg[0]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a77~porta_address_reg0  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.417      ; 1.182      ;
; 0.569 ; x_walker[6]                                                                                          ; data_reg[6]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.075      ; 0.815      ;
; 0.575 ; data_reg[3]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a123~porta_datain_reg0  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.393      ; 1.169      ;
; 0.580 ; addr_reg[3]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a120~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.388      ; 1.169      ;
; 0.582 ; VGA_Controller:u1|H_Cont[7]                                                                          ; VGA_Controller:u1|H_Cont[7]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.090      ; 0.843      ;
; 0.583 ; VGA_Controller:u1|V_Cont[3]                                                                          ; VGA_Controller:u1|V_Cont[3]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 0.843      ;
; 0.584 ; VGA_Controller:u1|V_Cont[2]                                                                          ; VGA_Controller:u1|V_Cont[2]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 0.844      ;
; 0.584 ; VGA_Controller:u1|V_Cont[8]                                                                          ; VGA_Controller:u1|V_Cont[8]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 0.844      ;
; 0.586 ; VGA_Controller:u1|V_Cont[1]                                                                          ; VGA_Controller:u1|V_Cont[1]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 0.846      ;
; 0.587 ; VGA_Controller:u1|V_Cont[5]                                                                          ; VGA_Controller:u1|V_Cont[5]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 0.847      ;
; 0.587 ; VGA_Controller:u1|V_Cont[7]                                                                          ; VGA_Controller:u1|V_Cont[7]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 0.847      ;
; 0.587 ; VGA_Controller:u1|H_Cont[6]                                                                          ; VGA_Controller:u1|H_Cont[6]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.090      ; 0.848      ;
; 0.588 ; VGA_Controller:u1|V_Cont[4]                                                                          ; VGA_Controller:u1|V_Cont[4]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 0.848      ;
; 0.589 ; VGA_Controller:u1|V_Cont[6]                                                                          ; VGA_Controller:u1|V_Cont[6]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 0.849      ;
; 0.590 ; VGA_Controller:u1|H_Cont[2]                                                                          ; VGA_Controller:u1|H_Cont[2]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.090      ; 0.851      ;
; 0.590 ; VGA_Controller:u1|H_Cont[9]                                                                          ; VGA_Controller:u1|H_Cont[9]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.090      ; 0.851      ;
; 0.591 ; x_walker[5]                                                                                          ; data_reg[5]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.075      ; 0.837      ;
; 0.592 ; x_walker[8]                                                                                          ; x_walker[8]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.837      ;
; 0.592 ; VGA_Controller:u1|H_Cont[5]                                                                          ; VGA_Controller:u1|H_Cont[5]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.090      ; 0.853      ;
; 0.592 ; VGA_Controller:u1|H_Cont[3]                                                                          ; VGA_Controller:u1|H_Cont[3]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.090      ; 0.853      ;
; 0.594 ; VGA_Controller:u1|H_Cont[4]                                                                          ; VGA_Controller:u1|H_Cont[4]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.090      ; 0.855      ;
; 0.594 ; VGA_Controller:u1|H_Cont[8]                                                                          ; VGA_Controller:u1|H_Cont[8]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.090      ; 0.855      ;
; 0.597 ; addr_reg[8]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a128~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.420      ; 1.218      ;
; 0.599 ; addr_reg[3]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a77~porta_address_reg0  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.417      ; 1.217      ;
; 0.601 ; addr_reg[0]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a120~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.388      ; 1.190      ;
; 0.601 ; addr_reg[2]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a120~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.388      ; 1.190      ;
; 0.601 ; addr_reg[8]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a288~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.421      ; 1.223      ;
; 0.605 ; x_walker[1]                                                                                          ; x_walker[1]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.850      ;
; 0.605 ; x_walker[6]                                                                                          ; x_walker[6]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.850      ;
; 0.608 ; x_walker[5]                                                                                          ; x_walker[5]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.853      ;
; 0.608 ; x_walker[3]                                                                                          ; x_walker[3]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.853      ;
; 0.608 ; VGA_Controller:u1|H_Cont[0]                                                                          ; VGA_Controller:u1|H_Cont[0]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.090      ; 0.869      ;
; 0.609 ; VGA_Controller:u1|V_Cont[0]                                                                          ; VGA_Controller:u1|V_Cont[0]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 0.869      ;
; 0.610 ; x_walker[2]                                                                                          ; x_walker[2]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.855      ;
; 0.613 ; x_walker[7]                                                                                          ; x_walker[7]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.858      ;
; 0.616 ; addr_reg[11]                                                                                         ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a120~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.389      ; 1.206      ;
; 0.616 ; addr_reg[5]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a288~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.421      ; 1.238      ;
; 0.617 ; x_walker[0]                                                                                          ; x_walker[0]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.862      ;
; 0.617 ; x_walker[4]                                                                                          ; x_walker[4]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.862      ;
; 0.622 ; addr_reg[11]                                                                                         ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a288~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.422      ; 1.245      ;
; 0.623 ; addr_reg[5]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a272~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.388      ; 1.212      ;
; 0.627 ; addr_reg[5]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a128~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.420      ; 1.248      ;
; 0.629 ; addr_reg[11]                                                                                         ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a121~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.387      ; 1.217      ;
; 0.631 ; addr_reg[8]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a85~porta_address_reg0  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.383      ; 1.215      ;
; 0.637 ; addr_reg[8]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a272~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.388      ; 1.226      ;
; 0.638 ; addr_reg[8]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a16~porta_address_reg0  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.421      ; 1.260      ;
; 0.640 ; addr_reg[8]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a121~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.386      ; 1.227      ;
; 0.659 ; addr_reg[5]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a16~porta_address_reg0  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.421      ; 1.281      ;
; 0.664 ; addr_reg[11]                                                                                         ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a262~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.380      ; 1.245      ;
; 0.672 ; data_reg[0]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a272~porta_datain_reg0  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.394      ; 1.267      ;
; 0.673 ; addr_reg[10]                                                                                         ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a127~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.386      ; 1.260      ;
; 0.682 ; addr_reg[10]                                                                                         ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a85~porta_address_reg0  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.384      ; 1.267      ;
; 0.689 ; addr_reg[10]                                                                                         ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a121~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.387      ; 1.277      ;
; 0.700 ; addr_reg[9]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a120~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.389      ; 1.290      ;
; 0.701 ; addr_reg[4]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a121~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.387      ; 1.289      ;
; 0.713 ; addr_reg[12]                                                                                         ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a272~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.389      ; 1.303      ;
; 0.716 ; addr_reg[4]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a120~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.389      ; 1.306      ;
; 0.718 ; addr_reg[10]                                                                                         ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a262~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.380      ; 1.299      ;
; 0.720 ; addr_reg[9]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a272~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.389      ; 1.310      ;
; 0.726 ; VGA_Controller:u1|H_Cont[4]                                                                          ; VGA_Controller:u1|oCoord_X[4]                                                                                         ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.110      ; 1.007      ;
; 0.741 ; VGA_Controller:u1|H_Cont[1]                                                                          ; VGA_Controller:u1|H_Cont[1]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.090      ; 1.002      ;
; 0.746 ; addr_reg[4]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a288~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.422      ; 1.369      ;
; 0.752 ; VGA_Controller:u1|V_Cont[8]                                                                          ; VGA_Controller:u1|oCoord_Y[8]                                                                                         ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.099      ; 1.022      ;
; 0.755 ; x_walker[4]                                                                                          ; addr_reg[13]                                                                                                          ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.075      ; 1.001      ;
; 0.755 ; addr_reg[4]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a262~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.380      ; 1.336      ;
; 0.757 ; VGA_Controller:u1|H_Cont[0]                                                                          ; VGA_Controller:u1|oCoord_X[0]                                                                                         ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.110      ; 1.038      ;
; 0.761 ; state.draw_walker1                                                                                   ; we                                                                                                                    ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.075      ; 1.007      ;
; 0.762 ; addr_reg[4]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a272~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.389      ; 1.352      ;
; 0.763 ; VGA_Controller:u1|H_Cont[2]                                                                          ; VGA_Controller:u1|oCoord_X[2]                                                                                         ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.110      ; 1.044      ;
; 0.765 ; x_walker[6]                                                                                          ; addr_reg[15]                                                                                                          ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.075      ; 1.011      ;
; 0.765 ; addr_reg[4]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a127~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.386      ; 1.352      ;
; 0.778 ; addr_reg[1]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a193~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.412      ; 1.391      ;
; 0.785 ; x_walker[9]                                                                                          ; addr_reg[18]                                                                                                          ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.075      ; 1.031      ;
; 0.785 ; VGA_Controller:u1|oCoord_Y[8]                                                                        ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a120~portb_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.064     ; 0.922      ;
; 0.787 ; x_walker[7]                                                                                          ; addr_reg[16]                                                                                                          ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.075      ; 1.033      ;
; 0.801 ; x_walker[5]                                                                                          ; addr_reg[14]                                                                                                          ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.075      ; 1.047      ;
; 0.830 ; VGA_Controller:u1|oCoord_Y[4]                                                                        ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a120~portb_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.064     ; 0.967      ;
; 0.832 ; addr_reg[3]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a190~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.416      ; 1.449      ;
; 0.845 ; addr_reg[1]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a185~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.430      ; 1.476      ;
+-------+------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_50'                                                                                           ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 0.365 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.608      ;
; 0.387 ; Reset_Delay:r0|Cont[19] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.630      ;
; 0.585 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.828      ;
; 0.587 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.830      ;
; 0.587 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.830      ;
; 0.587 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.830      ;
; 0.587 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.830      ;
; 0.588 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.831      ;
; 0.588 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.831      ;
; 0.588 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.831      ;
; 0.589 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.832      ;
; 0.589 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.832      ;
; 0.589 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.832      ;
; 0.590 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.833      ;
; 0.591 ; Reset_Delay:r0|Cont[18] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.834      ;
; 0.591 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.834      ;
; 0.593 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.836      ;
; 0.599 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.842      ;
; 0.602 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.845      ;
; 0.607 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.850      ;
; 0.729 ; Reset_Delay:r0|Cont[18] ; Reset_Delay:r0|Cont[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.972      ;
; 0.840 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.083      ;
; 0.873 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.116      ;
; 0.874 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.117      ;
; 0.874 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.117      ;
; 0.875 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.118      ;
; 0.875 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.118      ;
; 0.875 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.118      ;
; 0.875 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.118      ;
; 0.875 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.118      ;
; 0.876 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.119      ;
; 0.876 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.119      ;
; 0.876 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.119      ;
; 0.878 ; Reset_Delay:r0|Cont[18] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.121      ;
; 0.878 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.121      ;
; 0.879 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.122      ;
; 0.880 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.123      ;
; 0.881 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.124      ;
; 0.884 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.127      ;
; 0.886 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.130      ;
; 0.886 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.129      ;
; 0.886 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.129      ;
; 0.886 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.129      ;
; 0.889 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.132      ;
; 0.889 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.132      ;
; 0.890 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.133      ;
; 0.891 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.134      ;
; 0.892 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.135      ;
; 0.897 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.141      ;
; 0.917 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.160      ;
; 0.919 ; Reset_Delay:r0|Cont[19] ; Reset_Delay:r0|Cont[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.162      ;
; 0.973 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.216      ;
; 0.973 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.216      ;
; 0.974 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.217      ;
; 0.974 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.217      ;
; 0.975 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.218      ;
; 0.975 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.218      ;
; 0.975 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.218      ;
; 0.982 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.226      ;
; 0.984 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.227      ;
; 0.984 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.227      ;
; 0.985 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.228      ;
; 0.985 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.228      ;
; 0.985 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.228      ;
; 0.985 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.228      ;
; 0.985 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.228      ;
; 0.986 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.229      ;
; 0.986 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.229      ;
; 0.986 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.229      ;
; 0.987 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.231      ;
; 0.988 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.231      ;
; 0.989 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.232      ;
; 0.990 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.233      ;
; 0.993 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.237      ;
; 0.996 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.240      ;
; 0.996 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.239      ;
; 0.996 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.239      ;
; 0.996 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.239      ;
; 0.998 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.242      ;
; 0.999 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.242      ;
; 1.000 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.243      ;
; 1.001 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.244      ;
; 1.007 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.251      ;
; 1.048 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.290      ;
; 1.083 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.327      ;
; 1.083 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.326      ;
; 1.084 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.327      ;
; 1.085 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.328      ;
; 1.085 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.328      ;
; 1.085 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.328      ;
; 1.092 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.336      ;
; 1.094 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.338      ;
; 1.094 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.337      ;
; 1.094 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.338      ;
; 1.095 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.338      ;
; 1.095 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.338      ;
; 1.096 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.339      ;
; 1.096 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.339      ;
; 1.096 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.339      ;
; 1.097 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.341      ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'p1|altpll_component|auto_generated|pll1|clk[0]'                                                                                            ;
+--------+-----------------------+----------------------------------+--------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                          ; Launch Clock ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+----------------------------------+--------------+------------------------------------------------+--------------+------------+------------+
; -4.017 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[2]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.495     ; 1.755      ;
; -4.017 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[9]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.495     ; 1.755      ;
; -4.017 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[5]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.495     ; 1.755      ;
; -4.017 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[1]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.495     ; 1.755      ;
; -4.017 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[7]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.495     ; 1.755      ;
; -4.017 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[6]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.495     ; 1.755      ;
; -4.017 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[8]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.495     ; 1.755      ;
; -4.017 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[4]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.495     ; 1.755      ;
; -4.017 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[3]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.495     ; 1.755      ;
; -4.017 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[0]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.495     ; 1.755      ;
; -3.771 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[7] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.521     ; 1.483      ;
; -3.771 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[7] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.521     ; 1.483      ;
; -3.771 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[5] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.521     ; 1.483      ;
; -3.764 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[6] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.511     ; 1.486      ;
; -3.764 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[5] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.511     ; 1.486      ;
; -3.764 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[6] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.511     ; 1.486      ;
; -3.764 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[6] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.511     ; 1.486      ;
; -3.764 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[7] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.511     ; 1.486      ;
; -3.736 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[1]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.486     ; 1.483      ;
; -3.736 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[2]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.486     ; 1.483      ;
; -3.736 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[3]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.486     ; 1.483      ;
; -3.736 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[4]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.486     ; 1.483      ;
; -3.736 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[5]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.486     ; 1.483      ;
; -3.736 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[6]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.486     ; 1.483      ;
; -3.736 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[7]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.486     ; 1.483      ;
; -3.736 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[8]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.486     ; 1.483      ;
; -3.701 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[0]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.448     ; 1.486      ;
; -3.701 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[0]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.448     ; 1.486      ;
; -3.701 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[1]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.448     ; 1.486      ;
; -3.701 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[2]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.448     ; 1.486      ;
; -3.701 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[5]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.448     ; 1.486      ;
; -3.701 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[6]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.448     ; 1.486      ;
; -3.701 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[4]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.448     ; 1.486      ;
; -3.701 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[8]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.448     ; 1.486      ;
; -3.701 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[7]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.448     ; 1.486      ;
; -3.701 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[9]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.448     ; 1.486      ;
; -3.701 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[3]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.448     ; 1.486      ;
; -3.577 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[0]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.467     ; 1.343      ;
; -3.577 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[6]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.467     ; 1.343      ;
; -3.577 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[5]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.467     ; 1.343      ;
; -3.577 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[7]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.467     ; 1.343      ;
; -3.577 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[2]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.467     ; 1.343      ;
; -3.577 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[1]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.467     ; 1.343      ;
; -3.577 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[3]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.467     ; 1.343      ;
; -3.577 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[4]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.467     ; 1.343      ;
; -3.577 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[9]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.467     ; 1.343      ;
; -3.577 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[8]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.467     ; 1.343      ;
; -3.577 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[0] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.467     ; 1.343      ;
; -3.577 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oVGA_V_SYNC    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.467     ; 1.343      ;
; -3.577 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oVGA_H_SYNC    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.467     ; 1.343      ;
+--------+-----------------------+----------------------------------+--------------+------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'p1|altpll_component|auto_generated|pll1|clk[0]'                                                                                            ;
+-------+-----------------------+----------------------------------+--------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                          ; Launch Clock ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+----------------------------------+--------------+------------------------------------------------+--------------+------------+------------+
; 2.902 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[0]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.919     ; 1.220      ;
; 2.902 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[6]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.919     ; 1.220      ;
; 2.902 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[5]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.919     ; 1.220      ;
; 2.902 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[7]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.919     ; 1.220      ;
; 2.902 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[2]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.919     ; 1.220      ;
; 2.902 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[1]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.919     ; 1.220      ;
; 2.902 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[3]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.919     ; 1.220      ;
; 2.902 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[4]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.919     ; 1.220      ;
; 2.902 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[9]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.919     ; 1.220      ;
; 2.902 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[8]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.919     ; 1.220      ;
; 2.902 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[0] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.919     ; 1.220      ;
; 2.902 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oVGA_V_SYNC    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.919     ; 1.220      ;
; 2.902 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oVGA_H_SYNC    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.919     ; 1.220      ;
; 3.051 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[0]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.899     ; 1.389      ;
; 3.051 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[0]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.899     ; 1.389      ;
; 3.051 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[1]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.899     ; 1.389      ;
; 3.051 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[2]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.899     ; 1.389      ;
; 3.051 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[5]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.899     ; 1.389      ;
; 3.051 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[6]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.899     ; 1.389      ;
; 3.051 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[4]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.899     ; 1.389      ;
; 3.051 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[8]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.899     ; 1.389      ;
; 3.051 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[7]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.899     ; 1.389      ;
; 3.051 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[9]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.899     ; 1.389      ;
; 3.051 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[3]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.899     ; 1.389      ;
; 3.078 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[1]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.938     ; 1.377      ;
; 3.078 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[2]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.938     ; 1.377      ;
; 3.078 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[3]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.938     ; 1.377      ;
; 3.078 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[4]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.938     ; 1.377      ;
; 3.078 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[5]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.938     ; 1.377      ;
; 3.078 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[6]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.938     ; 1.377      ;
; 3.078 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[7]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.938     ; 1.377      ;
; 3.078 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[8]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.938     ; 1.377      ;
; 3.115 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[7] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.975     ; 1.377      ;
; 3.115 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[7] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.975     ; 1.377      ;
; 3.115 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[5] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.975     ; 1.377      ;
; 3.117 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[6] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.965     ; 1.389      ;
; 3.117 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[5] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.965     ; 1.389      ;
; 3.117 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[6] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.965     ; 1.389      ;
; 3.117 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[6] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.965     ; 1.389      ;
; 3.117 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[7] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.965     ; 1.389      ;
; 3.335 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[2]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.948     ; 1.624      ;
; 3.335 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[9]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.948     ; 1.624      ;
; 3.335 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[5]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.948     ; 1.624      ;
; 3.335 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[1]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.948     ; 1.624      ;
; 3.335 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[7]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.948     ; 1.624      ;
; 3.335 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[6]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.948     ; 1.624      ;
; 3.335 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[8]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.948     ; 1.624      ;
; 3.335 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[4]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.948     ; 1.624      ;
; 3.335 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[3]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.948     ; 1.624      ;
; 3.335 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[0]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.948     ; 1.624      ;
+-------+-----------------------+----------------------------------+--------------+------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                                         ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                   ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------+
; 9.689  ; 9.875        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[0]                                   ;
; 9.689  ; 9.875        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[10]                                  ;
; 9.689  ; 9.875        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[11]                                  ;
; 9.689  ; 9.875        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[12]                                  ;
; 9.689  ; 9.875        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[13]                                  ;
; 9.689  ; 9.875        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[14]                                  ;
; 9.689  ; 9.875        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[15]                                  ;
; 9.689  ; 9.875        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[16]                                  ;
; 9.689  ; 9.875        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[17]                                  ;
; 9.689  ; 9.875        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[18]                                  ;
; 9.689  ; 9.875        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[19]                                  ;
; 9.689  ; 9.875        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|oRESET                                    ;
; 9.690  ; 9.876        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[1]                                   ;
; 9.690  ; 9.876        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[2]                                   ;
; 9.690  ; 9.876        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[3]                                   ;
; 9.690  ; 9.876        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[4]                                   ;
; 9.690  ; 9.876        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[5]                                   ;
; 9.690  ; 9.876        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[6]                                   ;
; 9.690  ; 9.876        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[7]                                   ;
; 9.690  ; 9.876        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[8]                                   ;
; 9.690  ; 9.876        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[9]                                   ;
; 9.799  ; 9.799        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.799  ; 9.799        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[1]           ;
; 9.799  ; 9.799        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; p1|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.828  ; 9.828        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                         ;
; 9.834  ; 9.834        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|inclk[0]                           ;
; 9.834  ; 9.834        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|outclk                             ;
; 9.836  ; 9.836        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[0]|clk                                           ;
; 9.836  ; 9.836        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[10]|clk                                          ;
; 9.836  ; 9.836        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[11]|clk                                          ;
; 9.836  ; 9.836        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[12]|clk                                          ;
; 9.836  ; 9.836        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[13]|clk                                          ;
; 9.836  ; 9.836        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[14]|clk                                          ;
; 9.836  ; 9.836        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[15]|clk                                          ;
; 9.836  ; 9.836        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[16]|clk                                          ;
; 9.836  ; 9.836        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[17]|clk                                          ;
; 9.836  ; 9.836        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[18]|clk                                          ;
; 9.836  ; 9.836        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[19]|clk                                          ;
; 9.837  ; 9.837        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[1]|clk                                           ;
; 9.837  ; 9.837        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[2]|clk                                           ;
; 9.837  ; 9.837        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[3]|clk                                           ;
; 9.837  ; 9.837        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[4]|clk                                           ;
; 9.837  ; 9.837        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[5]|clk                                           ;
; 9.837  ; 9.837        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[6]|clk                                           ;
; 9.837  ; 9.837        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[7]|clk                                           ;
; 9.837  ; 9.837        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[8]|clk                                           ;
; 9.837  ; 9.837        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[9]|clk                                           ;
; 9.837  ; 9.837        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|oRESET|clk                                            ;
; 9.843  ; 9.843        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; p1|altpll_component|auto_generated|pll1|inclk[0]         ;
; 9.905  ; 10.123       ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[1]                                   ;
; 9.905  ; 10.123       ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[2]                                   ;
; 9.905  ; 10.123       ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[3]                                   ;
; 9.905  ; 10.123       ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[4]                                   ;
; 9.905  ; 10.123       ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[5]                                   ;
; 9.905  ; 10.123       ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[6]                                   ;
; 9.905  ; 10.123       ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[7]                                   ;
; 9.905  ; 10.123       ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[8]                                   ;
; 9.905  ; 10.123       ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[9]                                   ;
; 9.905  ; 10.123       ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|oRESET                                    ;
; 9.906  ; 10.124       ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[0]                                   ;
; 9.906  ; 10.124       ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[10]                                  ;
; 9.906  ; 10.124       ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[11]                                  ;
; 9.906  ; 10.124       ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[12]                                  ;
; 9.906  ; 10.124       ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[13]                                  ;
; 9.906  ; 10.124       ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[14]                                  ;
; 9.906  ; 10.124       ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[15]                                  ;
; 9.906  ; 10.124       ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[16]                                  ;
; 9.906  ; 10.124       ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[17]                                  ;
; 9.906  ; 10.124       ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[18]                                  ;
; 9.906  ; 10.124       ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[19]                                  ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                         ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                         ;
; 10.156 ; 10.156       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; p1|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.162 ; 10.162       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[1]|clk                                           ;
; 10.162 ; 10.162       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[2]|clk                                           ;
; 10.162 ; 10.162       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[3]|clk                                           ;
; 10.162 ; 10.162       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[4]|clk                                           ;
; 10.162 ; 10.162       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[5]|clk                                           ;
; 10.162 ; 10.162       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[6]|clk                                           ;
; 10.162 ; 10.162       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[7]|clk                                           ;
; 10.162 ; 10.162       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[8]|clk                                           ;
; 10.162 ; 10.162       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[9]|clk                                           ;
; 10.163 ; 10.163       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[0]|clk                                           ;
; 10.163 ; 10.163       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[10]|clk                                          ;
; 10.163 ; 10.163       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[11]|clk                                          ;
; 10.163 ; 10.163       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[12]|clk                                          ;
; 10.163 ; 10.163       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[13]|clk                                          ;
; 10.163 ; 10.163       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[14]|clk                                          ;
; 10.163 ; 10.163       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[15]|clk                                          ;
; 10.163 ; 10.163       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[16]|clk                                          ;
; 10.163 ; 10.163       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[17]|clk                                          ;
; 10.163 ; 10.163       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[18]|clk                                          ;
; 10.163 ; 10.163       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[19]|clk                                          ;
; 10.163 ; 10.163       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|oRESET|clk                                            ;
; 10.166 ; 10.166       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|inclk[0]                           ;
; 10.166 ; 10.166       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|outclk                             ;
; 10.172 ; 10.172       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                         ;
; 10.200 ; 10.200       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.200 ; 10.200       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[1]           ;
; 10.200 ; 10.200       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; p1|altpll_component|auto_generated|pll1|observablevcoout ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------+


+-----------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK2_50'                                   ;
+--------+--------------+----------------+-----------+-----------+------------+-----------+
; Slack  ; Actual Width ; Required Width ; Type      ; Clock     ; Clock Edge ; Target    ;
+--------+--------------+----------------+-----------+-----------+------------+-----------+
; 16.000 ; 20.000       ; 4.000          ; Port Rate ; CLOCK2_50 ; Rise       ; CLOCK2_50 ;
+--------+--------------+----------------+-----------+-----------+------------+-----------+


+-----------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK3_50'                                   ;
+--------+--------------+----------------+-----------+-----------+------------+-----------+
; Slack  ; Actual Width ; Required Width ; Type      ; Clock     ; Clock Edge ; Target    ;
+--------+--------------+----------------+-----------+-----------+------------+-----------+
; 16.000 ; 20.000       ; 4.000          ; Port Rate ; CLOCK3_50 ; Rise       ; CLOCK3_50 ;
+--------+--------------+----------------+-----------+-----------+------------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'p1|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                         ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+----------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                          ; Clock Edge ; Target                                                                                                   ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+----------------------------------------------------------------------------------------------------------+
; 19.535 ; 19.753       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|Cur_Color_B[7]                                                                         ;
; 19.535 ; 19.753       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|Cur_Color_G[7]                                                                         ;
; 19.535 ; 19.753       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|Cur_Color_R[5]                                                                         ;
; 19.536 ; 19.754       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|Cur_Color_B[6]                                                                         ;
; 19.536 ; 19.754       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|Cur_Color_G[5]                                                                         ;
; 19.536 ; 19.754       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|Cur_Color_G[6]                                                                         ;
; 19.536 ; 19.754       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|Cur_Color_R[6]                                                                         ;
; 19.536 ; 19.754       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|Cur_Color_R[7]                                                                         ;
; 19.537 ; 19.755       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|Cur_Color_B[0]                                                                         ;
; 19.537 ; 19.755       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[0]                                                                              ;
; 19.537 ; 19.755       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[1]                                                                              ;
; 19.537 ; 19.755       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[2]                                                                              ;
; 19.537 ; 19.755       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[3]                                                                              ;
; 19.537 ; 19.755       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[4]                                                                              ;
; 19.537 ; 19.755       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[5]                                                                              ;
; 19.537 ; 19.755       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[6]                                                                              ;
; 19.537 ; 19.755       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[7]                                                                              ;
; 19.537 ; 19.755       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[8]                                                                              ;
; 19.537 ; 19.755       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[9]                                                                              ;
; 19.537 ; 19.755       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|oVGA_H_SYNC                                                                            ;
; 19.537 ; 19.755       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|oVGA_V_SYNC                                                                            ;
; 19.539 ; 19.757       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_X[0]                                                                            ;
; 19.539 ; 19.757       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_X[1]                                                                            ;
; 19.539 ; 19.757       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_X[2]                                                                            ;
; 19.539 ; 19.757       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_X[3]                                                                            ;
; 19.539 ; 19.757       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_X[4]                                                                            ;
; 19.539 ; 19.757       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_X[5]                                                                            ;
; 19.539 ; 19.757       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_X[6]                                                                            ;
; 19.539 ; 19.757       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_X[7]                                                                            ;
; 19.539 ; 19.757       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_X[8]                                                                            ;
; 19.539 ; 19.757       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_X[9]                                                                            ;
; 19.539 ; 19.757       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_Y[0]                                                                            ;
; 19.543 ; 19.761       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[0]                                                                              ;
; 19.543 ; 19.761       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[1]                                                                              ;
; 19.543 ; 19.761       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[2]                                                                              ;
; 19.543 ; 19.761       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[3]                                                                              ;
; 19.543 ; 19.761       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[4]                                                                              ;
; 19.543 ; 19.761       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[5]                                                                              ;
; 19.543 ; 19.761       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[6]                                                                              ;
; 19.543 ; 19.761       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[7]                                                                              ;
; 19.543 ; 19.761       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[8]                                                                              ;
; 19.543 ; 19.761       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[9]                                                                              ;
; 19.544 ; 19.762       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_Y[1]                                                                            ;
; 19.544 ; 19.762       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_Y[2]                                                                            ;
; 19.544 ; 19.762       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_Y[3]                                                                            ;
; 19.544 ; 19.762       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_Y[4]                                                                            ;
; 19.544 ; 19.762       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_Y[5]                                                                            ;
; 19.544 ; 19.762       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_Y[6]                                                                            ;
; 19.544 ; 19.762       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_Y[7]                                                                            ;
; 19.544 ; 19.762       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_Y[8]                                                                            ;
; 19.552 ; 19.770       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[2] ;
; 19.553 ; 19.771       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; addr_reg[13]                                                                                             ;
; 19.553 ; 19.771       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; addr_reg[14]                                                                                             ;
; 19.553 ; 19.771       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; addr_reg[15]                                                                                             ;
; 19.553 ; 19.771       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; addr_reg[16]                                                                                             ;
; 19.553 ; 19.771       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; addr_reg[18]                                                                                             ;
; 19.553 ; 19.771       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; data_reg[5]                                                                                              ;
; 19.553 ; 19.771       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; data_reg[6]                                                                                              ;
; 19.553 ; 19.771       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; state.draw_walker                                                                                        ;
; 19.553 ; 19.771       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; state.draw_walker1                                                                                       ;
; 19.553 ; 19.771       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; state.draw_walker2                                                                                       ;
; 19.553 ; 19.771       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|address_reg_b[1]     ;
; 19.553 ; 19.771       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|address_reg_b[2]     ;
; 19.553 ; 19.771       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|address_reg_b[3]     ;
; 19.553 ; 19.771       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|address_reg_b[4]     ;
; 19.553 ; 19.771       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[1] ;
; 19.553 ; 19.771       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[3] ;
; 19.553 ; 19.771       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[4] ;
; 19.553 ; 19.771       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; we                                                                                                       ;
; 19.554 ; 19.772       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; addr_reg[17]                                                                                             ;
; 19.554 ; 19.772       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; data_reg[4]                                                                                              ;
; 19.554 ; 19.772       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; data_reg[7]                                                                                              ;
; 19.554 ; 19.772       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_walker[0]                                                                                              ;
; 19.554 ; 19.772       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_walker[1]                                                                                              ;
; 19.554 ; 19.772       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_walker[2]                                                                                              ;
; 19.554 ; 19.772       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_walker[3]                                                                                              ;
; 19.554 ; 19.772       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_walker[4]                                                                                              ;
; 19.554 ; 19.772       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_walker[5]                                                                                              ;
; 19.554 ; 19.772       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_walker[6]                                                                                              ;
; 19.554 ; 19.772       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_walker[7]                                                                                              ;
; 19.554 ; 19.772       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_walker[8]                                                                                              ;
; 19.554 ; 19.772       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_walker[9]                                                                                              ;
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|address_reg_b[0]     ;
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|address_reg_b[5]     ;
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[0] ;
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[5] ;
; 19.556 ; 19.774       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; addr_reg[0]                                                                                              ;
; 19.556 ; 19.774       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; addr_reg[10]                                                                                             ;
; 19.556 ; 19.774       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; addr_reg[11]                                                                                             ;
; 19.556 ; 19.774       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; addr_reg[12]                                                                                             ;
; 19.556 ; 19.774       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; addr_reg[1]                                                                                              ;
; 19.556 ; 19.774       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; addr_reg[2]                                                                                              ;
; 19.556 ; 19.774       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; addr_reg[3]                                                                                              ;
; 19.556 ; 19.774       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; addr_reg[4]                                                                                              ;
; 19.556 ; 19.774       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; addr_reg[5]                                                                                              ;
; 19.556 ; 19.774       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; addr_reg[6]                                                                                              ;
; 19.556 ; 19.774       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; addr_reg[7]                                                                                              ;
; 19.556 ; 19.774       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; addr_reg[8]                                                                                              ;
; 19.556 ; 19.774       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; addr_reg[9]                                                                                              ;
; 19.556 ; 19.774       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; data_reg[0]                                                                                              ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+----------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                          ;
+-----------+------------+-------+-------+------------+------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+-----------+------------+-------+-------+------------+------------------------------------------------+
; KEY[*]    ; CLOCK_50   ; 6.269 ; 6.588 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  KEY[0]   ; CLOCK_50   ; 6.055 ; 6.518 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  KEY[3]   ; CLOCK_50   ; 6.269 ; 6.588 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                             ;
+-----------+------------+--------+--------+------------+------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+-----------+------------+--------+--------+------------+------------------------------------------------+
; KEY[*]    ; CLOCK_50   ; -3.831 ; -4.179 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  KEY[0]   ; CLOCK_50   ; -3.880 ; -4.232 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  KEY[3]   ; CLOCK_50   ; -3.831 ; -4.179 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                    ;
+-------------+------------+--------+--------+------------+------------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+-------------+------------+--------+--------+------------+------------------------------------------------+
; VGA_B[*]    ; CLOCK_50   ; 10.586 ; 10.106 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[0]   ; CLOCK_50   ; 10.586 ; 10.106 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[6]   ; CLOCK_50   ; 8.922  ; 8.727  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[7]   ; CLOCK_50   ; 9.510  ; 9.244  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_BLANK_N ; CLOCK_50   ; 8.784  ; 8.401  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]    ; CLOCK_50   ; 11.236 ; 10.888 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[0]   ; CLOCK_50   ; 10.718 ; 10.292 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[5]   ; CLOCK_50   ; 11.236 ; 10.888 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[6]   ; CLOCK_50   ; 8.939  ; 8.736  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[7]   ; CLOCK_50   ; 9.183  ; 8.894  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS      ; CLOCK_50   ; 5.911  ; 5.786  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]    ; CLOCK_50   ; 12.184 ; 11.775 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[0]   ; CLOCK_50   ; 10.535 ; 10.042 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[5]   ; CLOCK_50   ; 8.621  ; 8.465  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[6]   ; CLOCK_50   ; 12.184 ; 11.775 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[7]   ; CLOCK_50   ; 11.618 ; 11.030 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS      ; CLOCK_50   ; 6.490  ; 6.257  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_CLK     ; CLOCK_50   ; -7.328 ;        ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_CLK     ; CLOCK_50   ;        ; -7.480 ; Fall       ; p1|altpll_component|auto_generated|pll1|clk[1] ;
+-------------+------------+--------+--------+------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                            ;
+-------------+------------+--------+--------+------------+------------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+-------------+------------+--------+--------+------------+------------------------------------------------+
; VGA_B[*]    ; CLOCK_50   ; 5.417  ; 5.302  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[0]   ; CLOCK_50   ; 7.451  ; 7.073  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[6]   ; CLOCK_50   ; 5.417  ; 5.302  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[7]   ; CLOCK_50   ; 6.165  ; 5.899  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_BLANK_N ; CLOCK_50   ; 7.335  ; 7.028  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]    ; CLOCK_50   ; 5.434  ; 5.311  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[0]   ; CLOCK_50   ; 7.576  ; 7.250  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[5]   ; CLOCK_50   ; 7.642  ; 7.378  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[6]   ; CLOCK_50   ; 5.434  ; 5.311  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[7]   ; CLOCK_50   ; 6.091  ; 5.902  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS      ; CLOCK_50   ; 5.268  ; 5.144  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]    ; CLOCK_50   ; 5.315  ; 5.155  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[0]   ; CLOCK_50   ; 7.400  ; 7.010  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[5]   ; CLOCK_50   ; 5.315  ; 5.155  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[6]   ; CLOCK_50   ; 8.927  ; 8.646  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[7]   ; CLOCK_50   ; 8.361  ; 7.896  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS      ; CLOCK_50   ; 5.826  ; 5.598  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_CLK     ; CLOCK_50   ; -7.827 ;        ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_CLK     ; CLOCK_50   ;        ; -7.977 ; Fall       ; p1|altpll_component|auto_generated|pll1|clk[1] ;
+-------------+------------+--------+--------+------------+------------------------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                      ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; p1|altpll_component|auto_generated|pll1|clk[0] ; 15.671 ; 0.000         ;
; CLOCK_50                                       ; 17.767 ; 0.000         ;
+------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                      ;
+------------------------------------------------+-------+---------------+
; Clock                                          ; Slack ; End Point TNS ;
+------------------------------------------------+-------+---------------+
; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.110 ; 0.000         ;
; CLOCK_50                                       ; 0.189 ; 0.000         ;
+------------------------------------------------+-------+---------------+


+-------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary                                   ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; p1|altpll_component|auto_generated|pll1|clk[0] ; -2.368 ; -110.887      ;
+------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal Summary                                   ;
+------------------------------------------------+-------+---------------+
; Clock                                          ; Slack ; End Point TNS ;
+------------------------------------------------+-------+---------------+
; p1|altpll_component|auto_generated|pll1|clk[0] ; 1.761 ; 0.000         ;
+------------------------------------------------+-------+---------------+


+-------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                        ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; CLOCK_50                                       ; 9.266  ; 0.000         ;
; CLOCK2_50                                      ; 16.000 ; 0.000         ;
; CLOCK3_50                                      ; 16.000 ; 0.000         ;
; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.590 ; 0.000         ;
+------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'p1|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                       ;
+--------+------------------------------------------------------------------------------------------------------------------+-------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                        ; To Node     ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------+-------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 15.671 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a223~PORTBDATAOUT0 ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.134     ; 4.023      ;
; 15.921 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a35~PORTBDATAOUT0  ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.139     ; 3.768      ;
; 15.931 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a5~PORTBDATAOUT0   ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.145     ; 3.752      ;
; 15.941 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a51~PORTBDATAOUT0  ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.130     ; 3.757      ;
; 16.017 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[1]         ; disp_bit[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.028     ; 3.783      ;
; 16.060 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a47~PORTBDATAOUT0  ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.166     ; 3.602      ;
; 16.084 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[1]         ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.027     ; 3.717      ;
; 16.095 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a21~PORTBDATAOUT0  ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.158     ; 3.575      ;
; 16.104 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a147~PORTBDATAOUT0 ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.127     ; 3.597      ;
; 16.160 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a4~PORTBDATAOUT0   ; disp_bit[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.098     ; 3.570      ;
; 16.168 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a161~PORTBDATAOUT0 ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.079     ; 3.581      ;
; 16.181 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[1]         ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.049     ; 3.598      ;
; 16.247 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a148~PORTBDATAOUT0 ; disp_bit[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.146     ; 3.435      ;
; 16.275 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a87~PORTBDATAOUT0  ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.160     ; 3.393      ;
; 16.276 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a213~PORTBDATAOUT0 ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.163     ; 3.389      ;
; 16.279 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a240~PORTBDATAOUT0 ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.118     ; 3.431      ;
; 16.284 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a54~PORTBDATAOUT0  ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.156     ; 3.388      ;
; 16.301 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a73~PORTBDATAOUT0  ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.107     ; 3.420      ;
; 16.302 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a3~PORTBDATAOUT0   ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.162     ; 3.364      ;
; 16.326 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a27~PORTBDATAOUT0  ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.148     ; 3.354      ;
; 16.338 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a75~PORTBDATAOUT0  ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.137     ; 3.353      ;
; 16.346 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a95~PORTBDATAOUT0  ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.175     ; 3.307      ;
; 16.362 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a261~PORTBDATAOUT0 ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.166     ; 3.300      ;
; 16.379 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a48~PORTBDATAOUT0  ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.136     ; 3.313      ;
; 16.387 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a194~PORTBDATAOUT0 ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.161     ; 3.280      ;
; 16.389 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a1~PORTBDATAOUT0   ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.105     ; 3.334      ;
; 16.397 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a167~PORTBDATAOUT0 ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.152     ; 3.279      ;
; 16.406 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a81~PORTBDATAOUT0  ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.116     ; 3.306      ;
; 16.407 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a91~PORTBDATAOUT0  ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.171     ; 3.250      ;
; 16.426 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a105~PORTBDATAOUT0 ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.130     ; 3.272      ;
; 16.441 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a44~PORTBDATAOUT0  ; disp_bit[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.122     ; 3.265      ;
; 16.445 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[1]         ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.048     ; 3.335      ;
; 16.448 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a101~PORTBDATAOUT0 ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.111     ; 3.269      ;
; 16.465 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a12~PORTBDATAOUT0  ; disp_bit[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.130     ; 3.233      ;
; 16.481 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a6~PORTBDATAOUT0   ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.160     ; 3.187      ;
; 16.484 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a284~PORTBDATAOUT0 ; disp_bit[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.129     ; 3.215      ;
; 16.489 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a104~PORTBDATAOUT0 ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.142     ; 3.197      ;
; 16.500 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a183~PORTBDATAOUT0 ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.153     ; 3.175      ;
; 16.503 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a19~PORTBDATAOUT0  ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.174     ; 3.151      ;
; 16.512 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a70~PORTBDATAOUT0  ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.109     ; 3.207      ;
; 16.519 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a175~PORTBDATAOUT0 ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.167     ; 3.142      ;
; 16.534 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a67~PORTBDATAOUT0  ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.095     ; 3.199      ;
; 16.536 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a43~PORTBDATAOUT0  ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.119     ; 3.173      ;
; 16.541 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a157~PORTBDATAOUT0 ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.140     ; 3.147      ;
; 16.543 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a28~PORTBDATAOUT0  ; disp_bit[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.147     ; 3.138      ;
; 16.545 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a275~PORTBDATAOUT0 ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.127     ; 3.156      ;
; 16.547 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a149~PORTBDATAOUT0 ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.152     ; 3.129      ;
; 16.553 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a273~PORTBDATAOUT0 ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.117     ; 3.158      ;
; 16.557 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a86~PORTBDATAOUT0  ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.159     ; 3.112      ;
; 16.557 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[0]         ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.034     ; 3.237      ;
; 16.565 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[1]         ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.048     ; 3.215      ;
; 16.577 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a119~PORTBDATAOUT0 ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.137     ; 3.114      ;
; 16.579 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[1]         ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.027     ; 3.222      ;
; 16.586 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a218~PORTBDATAOUT0 ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.097     ; 3.145      ;
; 16.593 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a150~PORTBDATAOUT0 ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.160     ; 3.075      ;
; 16.598 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a2~PORTBDATAOUT0   ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.076     ; 3.154      ;
; 16.603 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a82~PORTBDATAOUT0  ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.150     ; 3.075      ;
; 16.616 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a260~PORTBDATAOUT0 ; disp_bit[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.146     ; 3.066      ;
; 16.619 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a184~PORTBDATAOUT0 ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.152     ; 3.057      ;
; 16.621 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a182~PORTBDATAOUT0 ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.141     ; 3.066      ;
; 16.622 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a63~PORTBDATAOUT0  ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.105     ; 3.101      ;
; 16.628 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a236~PORTBDATAOUT0 ; disp_bit[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.115     ; 3.085      ;
; 16.635 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a39~PORTBDATAOUT0  ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.155     ; 3.038      ;
; 16.638 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[0]         ; disp_bit[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.035     ; 3.155      ;
; 16.646 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a102~PORTBDATAOUT0 ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.133     ; 3.049      ;
; 16.648 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a226~PORTBDATAOUT0 ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.113     ; 3.067      ;
; 16.649 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a13~PORTBDATAOUT0  ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.143     ; 3.036      ;
; 16.652 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a231~PORTBDATAOUT0 ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.113     ; 3.063      ;
; 16.655 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a196~PORTBDATAOUT0 ; disp_bit[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.160     ; 3.013      ;
; 16.656 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a94~PORTBDATAOUT0  ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.135     ; 3.037      ;
; 16.661 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a38~PORTBDATAOUT0  ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.148     ; 3.019      ;
; 16.665 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a166~PORTBDATAOUT0 ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.106     ; 3.057      ;
; 16.668 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a178~PORTBDATAOUT0 ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.141     ; 3.019      ;
; 16.671 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a22~PORTBDATAOUT0  ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.148     ; 3.009      ;
; 16.672 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a210~PORTBDATAOUT0 ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.085     ; 3.071      ;
; 16.672 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a270~PORTBDATAOUT0 ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.099     ; 3.057      ;
; 16.679 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a146~PORTBDATAOUT0 ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.123     ; 3.026      ;
; 16.685 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a68~PORTBDATAOUT0  ; disp_bit[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.110     ; 3.033      ;
; 16.692 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a89~PORTBDATAOUT0  ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.148     ; 2.988      ;
; 16.701 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a56~PORTBDATAOUT0  ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.076     ; 3.051      ;
; 16.703 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a181~PORTBDATAOUT0 ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.139     ; 2.986      ;
; 16.714 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a278~PORTBDATAOUT0 ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.134     ; 2.980      ;
; 16.727 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a53~PORTBDATAOUT0  ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.132     ; 2.969      ;
; 16.731 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a59~PORTBDATAOUT0  ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.104     ; 2.993      ;
; 16.735 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a174~PORTBDATAOUT0 ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.103     ; 2.990      ;
; 16.739 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a173~PORTBDATAOUT0 ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.107     ; 2.982      ;
; 16.739 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[0]         ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.026     ; 3.063      ;
; 16.753 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a61~PORTBDATAOUT0  ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.120     ; 2.955      ;
; 16.753 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[1]         ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.028     ; 3.047      ;
; 16.754 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a187~PORTBDATAOUT0 ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.119     ; 2.955      ;
; 16.758 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a132~PORTBDATAOUT0 ; disp_bit[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.153     ; 2.917      ;
; 16.763 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a60~PORTBDATAOUT0  ; disp_bit[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.139     ; 2.926      ;
; 16.763 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a125~PORTBDATAOUT0 ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.154     ; 2.911      ;
; 16.766 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a180~PORTBDATAOUT0 ; disp_bit[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.133     ; 2.929      ;
; 16.767 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a96~PORTBDATAOUT0  ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.124     ; 2.937      ;
; 16.769 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a237~PORTBDATAOUT0 ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.104     ; 2.955      ;
; 16.778 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a57~PORTBDATAOUT0  ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.070     ; 2.980      ;
; 16.786 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a29~PORTBDATAOUT0  ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.137     ; 2.905      ;
; 16.791 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a250~PORTBDATAOUT0 ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.163     ; 2.874      ;
; 16.793 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a215~PORTBDATAOUT0 ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.179     ; 2.856      ;
+--------+------------------------------------------------------------------------------------------------------------------+-------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_50'                                                                                          ;
+--------+------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 17.767 ; Reset_Delay:r0|Cont[0] ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 2.178      ;
; 17.767 ; Reset_Delay:r0|Cont[0] ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 2.178      ;
; 17.767 ; Reset_Delay:r0|Cont[0] ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 2.178      ;
; 17.767 ; Reset_Delay:r0|Cont[0] ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 2.178      ;
; 17.767 ; Reset_Delay:r0|Cont[0] ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 2.178      ;
; 17.767 ; Reset_Delay:r0|Cont[0] ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 2.178      ;
; 17.767 ; Reset_Delay:r0|Cont[0] ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 2.178      ;
; 17.767 ; Reset_Delay:r0|Cont[0] ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 2.178      ;
; 17.767 ; Reset_Delay:r0|Cont[0] ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 2.178      ;
; 17.890 ; Reset_Delay:r0|Cont[8] ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 2.056      ;
; 17.890 ; Reset_Delay:r0|Cont[8] ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 2.056      ;
; 17.890 ; Reset_Delay:r0|Cont[8] ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 2.056      ;
; 17.890 ; Reset_Delay:r0|Cont[8] ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 2.056      ;
; 17.890 ; Reset_Delay:r0|Cont[8] ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 2.056      ;
; 17.890 ; Reset_Delay:r0|Cont[8] ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 2.056      ;
; 17.890 ; Reset_Delay:r0|Cont[8] ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 2.056      ;
; 17.890 ; Reset_Delay:r0|Cont[8] ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 2.056      ;
; 17.890 ; Reset_Delay:r0|Cont[8] ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 2.056      ;
; 17.939 ; Reset_Delay:r0|Cont[0] ; Reset_Delay:r0|oRESET   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 2.007      ;
; 17.944 ; Reset_Delay:r0|Cont[5] ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 2.002      ;
; 17.944 ; Reset_Delay:r0|Cont[5] ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 2.002      ;
; 17.944 ; Reset_Delay:r0|Cont[5] ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 2.002      ;
; 17.944 ; Reset_Delay:r0|Cont[5] ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 2.002      ;
; 17.944 ; Reset_Delay:r0|Cont[5] ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 2.002      ;
; 17.944 ; Reset_Delay:r0|Cont[5] ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 2.002      ;
; 17.944 ; Reset_Delay:r0|Cont[5] ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 2.002      ;
; 17.944 ; Reset_Delay:r0|Cont[5] ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 2.002      ;
; 17.944 ; Reset_Delay:r0|Cont[5] ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 2.002      ;
; 17.947 ; Reset_Delay:r0|Cont[6] ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.999      ;
; 17.947 ; Reset_Delay:r0|Cont[6] ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.999      ;
; 17.947 ; Reset_Delay:r0|Cont[6] ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.999      ;
; 17.947 ; Reset_Delay:r0|Cont[6] ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.999      ;
; 17.947 ; Reset_Delay:r0|Cont[6] ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.999      ;
; 17.947 ; Reset_Delay:r0|Cont[6] ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.999      ;
; 17.947 ; Reset_Delay:r0|Cont[6] ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.999      ;
; 17.947 ; Reset_Delay:r0|Cont[6] ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.999      ;
; 17.947 ; Reset_Delay:r0|Cont[6] ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.999      ;
; 18.007 ; Reset_Delay:r0|Cont[7] ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.939      ;
; 18.007 ; Reset_Delay:r0|Cont[7] ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.939      ;
; 18.007 ; Reset_Delay:r0|Cont[7] ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.939      ;
; 18.007 ; Reset_Delay:r0|Cont[7] ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.939      ;
; 18.007 ; Reset_Delay:r0|Cont[7] ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.939      ;
; 18.007 ; Reset_Delay:r0|Cont[7] ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.939      ;
; 18.007 ; Reset_Delay:r0|Cont[7] ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.939      ;
; 18.007 ; Reset_Delay:r0|Cont[7] ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.939      ;
; 18.007 ; Reset_Delay:r0|Cont[7] ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.939      ;
; 18.009 ; Reset_Delay:r0|Cont[0] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.937      ;
; 18.009 ; Reset_Delay:r0|Cont[0] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.937      ;
; 18.009 ; Reset_Delay:r0|Cont[0] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.937      ;
; 18.009 ; Reset_Delay:r0|Cont[0] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.937      ;
; 18.009 ; Reset_Delay:r0|Cont[0] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.937      ;
; 18.009 ; Reset_Delay:r0|Cont[0] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.937      ;
; 18.009 ; Reset_Delay:r0|Cont[0] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.937      ;
; 18.009 ; Reset_Delay:r0|Cont[0] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.937      ;
; 18.009 ; Reset_Delay:r0|Cont[0] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.937      ;
; 18.009 ; Reset_Delay:r0|Cont[0] ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.937      ;
; 18.028 ; Reset_Delay:r0|Cont[3] ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.918      ;
; 18.028 ; Reset_Delay:r0|Cont[3] ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.918      ;
; 18.028 ; Reset_Delay:r0|Cont[3] ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.918      ;
; 18.028 ; Reset_Delay:r0|Cont[3] ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.918      ;
; 18.028 ; Reset_Delay:r0|Cont[3] ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.918      ;
; 18.028 ; Reset_Delay:r0|Cont[3] ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.918      ;
; 18.028 ; Reset_Delay:r0|Cont[3] ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.918      ;
; 18.028 ; Reset_Delay:r0|Cont[3] ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.918      ;
; 18.028 ; Reset_Delay:r0|Cont[3] ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.918      ;
; 18.062 ; Reset_Delay:r0|Cont[8] ; Reset_Delay:r0|oRESET   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.040     ; 1.885      ;
; 18.082 ; Reset_Delay:r0|Cont[4] ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.864      ;
; 18.082 ; Reset_Delay:r0|Cont[4] ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.864      ;
; 18.082 ; Reset_Delay:r0|Cont[4] ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.864      ;
; 18.082 ; Reset_Delay:r0|Cont[4] ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.864      ;
; 18.082 ; Reset_Delay:r0|Cont[4] ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.864      ;
; 18.082 ; Reset_Delay:r0|Cont[4] ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.864      ;
; 18.082 ; Reset_Delay:r0|Cont[4] ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.864      ;
; 18.082 ; Reset_Delay:r0|Cont[4] ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.864      ;
; 18.082 ; Reset_Delay:r0|Cont[4] ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.864      ;
; 18.092 ; Reset_Delay:r0|Cont[1] ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.854      ;
; 18.092 ; Reset_Delay:r0|Cont[1] ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.854      ;
; 18.092 ; Reset_Delay:r0|Cont[1] ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.854      ;
; 18.092 ; Reset_Delay:r0|Cont[1] ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.854      ;
; 18.092 ; Reset_Delay:r0|Cont[1] ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.854      ;
; 18.092 ; Reset_Delay:r0|Cont[1] ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.854      ;
; 18.092 ; Reset_Delay:r0|Cont[1] ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.854      ;
; 18.092 ; Reset_Delay:r0|Cont[1] ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.854      ;
; 18.092 ; Reset_Delay:r0|Cont[1] ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.854      ;
; 18.114 ; Reset_Delay:r0|Cont[9] ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.832      ;
; 18.114 ; Reset_Delay:r0|Cont[9] ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.832      ;
; 18.114 ; Reset_Delay:r0|Cont[9] ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.832      ;
; 18.114 ; Reset_Delay:r0|Cont[9] ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.832      ;
; 18.114 ; Reset_Delay:r0|Cont[9] ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.832      ;
; 18.114 ; Reset_Delay:r0|Cont[9] ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.832      ;
; 18.114 ; Reset_Delay:r0|Cont[9] ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.832      ;
; 18.114 ; Reset_Delay:r0|Cont[9] ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.832      ;
; 18.114 ; Reset_Delay:r0|Cont[9] ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.832      ;
; 18.116 ; Reset_Delay:r0|Cont[5] ; Reset_Delay:r0|oRESET   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.040     ; 1.831      ;
; 18.119 ; Reset_Delay:r0|Cont[6] ; Reset_Delay:r0|oRESET   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.040     ; 1.828      ;
; 18.132 ; Reset_Delay:r0|Cont[8] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.040     ; 1.815      ;
; 18.132 ; Reset_Delay:r0|Cont[8] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.040     ; 1.815      ;
; 18.132 ; Reset_Delay:r0|Cont[8] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.040     ; 1.815      ;
; 18.132 ; Reset_Delay:r0|Cont[8] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.040     ; 1.815      ;
; 18.132 ; Reset_Delay:r0|Cont[8] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.040     ; 1.815      ;
+--------+------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'p1|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                                                                                                     ;
+-------+------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                            ; To Node                                                                                                               ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 0.110 ; addr_reg[5]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a120~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.223      ; 0.437      ;
; 0.115 ; addr_reg[11]                                                                                         ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a123~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.223      ; 0.442      ;
; 0.119 ; addr_reg[8]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a120~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.223      ; 0.446      ;
; 0.161 ; addr_reg[4]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a123~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.223      ; 0.488      ;
; 0.173 ; VGA_Controller:u1|oVGA_V_SYNC                                                                        ; VGA_Controller:u1|oVGA_V_SYNC                                                                                         ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; VGA_Controller:u1|oVGA_H_SYNC                                                                        ; VGA_Controller:u1|oVGA_H_SYNC                                                                                         ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.050      ; 0.307      ;
; 0.181 ; we                                                                                                   ; we                                                                                                                    ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.188 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|address_reg_b[1] ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[1]              ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.314      ;
; 0.191 ; VGA_Controller:u1|V_Cont[9]                                                                          ; VGA_Controller:u1|V_Cont[9]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.050      ; 0.325      ;
; 0.201 ; x_walker[9]                                                                                          ; x_walker[9]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.328      ;
; 0.207 ; x_walker[4]                                                                                          ; data_reg[4]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.334      ;
; 0.209 ; x_walker[7]                                                                                          ; data_reg[7]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.336      ;
; 0.253 ; state.draw_walker2                                                                                   ; state.draw_walker                                                                                                     ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.379      ;
; 0.255 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|address_reg_b[5] ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[5]              ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.381      ;
; 0.259 ; x_walker[8]                                                                                          ; addr_reg[17]                                                                                                          ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.386      ;
; 0.259 ; state.draw_walker1                                                                                   ; state.draw_walker2                                                                                                    ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.385      ;
; 0.260 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|address_reg_b[3] ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[3]              ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.387      ;
; 0.261 ; data_reg[3]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a123~porta_datain_reg0  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.225      ; 0.590      ;
; 0.262 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|address_reg_b[2] ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[2]              ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.388      ;
; 0.262 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|address_reg_b[4] ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[4]              ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.389      ;
; 0.262 ; addr_reg[0]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a77~porta_address_reg0  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.244      ; 0.610      ;
; 0.263 ; state.draw_walker                                                                                    ; state.draw_walker1                                                                                                    ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.389      ;
; 0.263 ; addr_reg[3]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a120~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.223      ; 0.590      ;
; 0.264 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|address_reg_b[0] ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[0]              ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.390      ;
; 0.269 ; addr_reg[8]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a288~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.246      ; 0.619      ;
; 0.270 ; x_walker[6]                                                                                          ; data_reg[6]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.397      ;
; 0.271 ; addr_reg[8]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a128~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.245      ; 0.620      ;
; 0.273 ; addr_reg[0]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a120~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.223      ; 0.600      ;
; 0.274 ; addr_reg[11]                                                                                         ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a120~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.602      ;
; 0.274 ; addr_reg[3]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a77~porta_address_reg0  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.244      ; 0.622      ;
; 0.275 ; addr_reg[2]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a120~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.223      ; 0.602      ;
; 0.276 ; addr_reg[11]                                                                                         ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a288~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.247      ; 0.627      ;
; 0.278 ; addr_reg[5]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a288~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.246      ; 0.628      ;
; 0.279 ; x_walker[5]                                                                                          ; data_reg[5]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.406      ;
; 0.281 ; addr_reg[5]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a272~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.223      ; 0.608      ;
; 0.282 ; addr_reg[11]                                                                                         ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a121~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.222      ; 0.608      ;
; 0.284 ; addr_reg[8]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a272~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.223      ; 0.611      ;
; 0.287 ; addr_reg[8]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a16~porta_address_reg0  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.246      ; 0.637      ;
; 0.287 ; addr_reg[5]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a128~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.245      ; 0.636      ;
; 0.288 ; addr_reg[8]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a85~porta_address_reg0  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.219      ; 0.611      ;
; 0.291 ; VGA_Controller:u1|V_Cont[3]                                                                          ; VGA_Controller:u1|V_Cont[3]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.050      ; 0.425      ;
; 0.291 ; VGA_Controller:u1|H_Cont[7]                                                                          ; VGA_Controller:u1|H_Cont[7]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.050      ; 0.425      ;
; 0.291 ; addr_reg[8]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a121~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.221      ; 0.616      ;
; 0.292 ; VGA_Controller:u1|V_Cont[2]                                                                          ; VGA_Controller:u1|V_Cont[2]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.050      ; 0.426      ;
; 0.292 ; VGA_Controller:u1|V_Cont[5]                                                                          ; VGA_Controller:u1|V_Cont[5]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.050      ; 0.426      ;
; 0.292 ; VGA_Controller:u1|V_Cont[1]                                                                          ; VGA_Controller:u1|V_Cont[1]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.050      ; 0.426      ;
; 0.292 ; VGA_Controller:u1|V_Cont[8]                                                                          ; VGA_Controller:u1|V_Cont[8]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.050      ; 0.426      ;
; 0.293 ; VGA_Controller:u1|V_Cont[7]                                                                          ; VGA_Controller:u1|V_Cont[7]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.050      ; 0.427      ;
; 0.293 ; VGA_Controller:u1|V_Cont[4]                                                                          ; VGA_Controller:u1|V_Cont[4]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.050      ; 0.427      ;
; 0.294 ; VGA_Controller:u1|V_Cont[6]                                                                          ; VGA_Controller:u1|V_Cont[6]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.050      ; 0.428      ;
; 0.294 ; VGA_Controller:u1|H_Cont[6]                                                                          ; VGA_Controller:u1|H_Cont[6]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.050      ; 0.428      ;
; 0.296 ; x_walker[8]                                                                                          ; x_walker[8]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.423      ;
; 0.296 ; VGA_Controller:u1|H_Cont[9]                                                                          ; VGA_Controller:u1|H_Cont[9]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.050      ; 0.430      ;
; 0.297 ; VGA_Controller:u1|H_Cont[5]                                                                          ; VGA_Controller:u1|H_Cont[5]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.050      ; 0.431      ;
; 0.297 ; VGA_Controller:u1|H_Cont[2]                                                                          ; VGA_Controller:u1|H_Cont[2]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.050      ; 0.431      ;
; 0.297 ; VGA_Controller:u1|H_Cont[3]                                                                          ; VGA_Controller:u1|H_Cont[3]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.050      ; 0.431      ;
; 0.297 ; VGA_Controller:u1|H_Cont[4]                                                                          ; VGA_Controller:u1|H_Cont[4]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.050      ; 0.431      ;
; 0.298 ; addr_reg[5]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a16~porta_address_reg0  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.246      ; 0.648      ;
; 0.299 ; VGA_Controller:u1|H_Cont[8]                                                                          ; VGA_Controller:u1|H_Cont[8]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.050      ; 0.433      ;
; 0.303 ; x_walker[1]                                                                                          ; x_walker[1]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.430      ;
; 0.303 ; addr_reg[11]                                                                                         ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a262~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.217      ; 0.624      ;
; 0.304 ; x_walker[5]                                                                                          ; x_walker[5]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.431      ;
; 0.304 ; x_walker[6]                                                                                          ; x_walker[6]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.431      ;
; 0.304 ; x_walker[3]                                                                                          ; x_walker[3]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.431      ;
; 0.304 ; VGA_Controller:u1|H_Cont[0]                                                                          ; VGA_Controller:u1|H_Cont[0]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.050      ; 0.438      ;
; 0.305 ; x_walker[2]                                                                                          ; x_walker[2]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.432      ;
; 0.305 ; VGA_Controller:u1|V_Cont[0]                                                                          ; VGA_Controller:u1|V_Cont[0]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.050      ; 0.439      ;
; 0.307 ; x_walker[7]                                                                                          ; x_walker[7]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.434      ;
; 0.308 ; x_walker[0]                                                                                          ; x_walker[0]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.435      ;
; 0.309 ; x_walker[4]                                                                                          ; x_walker[4]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.436      ;
; 0.313 ; data_reg[0]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a272~porta_datain_reg0  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.226      ; 0.643      ;
; 0.313 ; addr_reg[10]                                                                                         ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a121~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.222      ; 0.639      ;
; 0.314 ; addr_reg[10]                                                                                         ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a127~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.221      ; 0.639      ;
; 0.322 ; addr_reg[9]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a120~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.650      ;
; 0.322 ; addr_reg[10]                                                                                         ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a85~porta_address_reg0  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.220      ; 0.646      ;
; 0.331 ; addr_reg[4]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a121~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.222      ; 0.657      ;
; 0.338 ; addr_reg[10]                                                                                         ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a262~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.217      ; 0.659      ;
; 0.340 ; addr_reg[12]                                                                                         ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a272~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.668      ;
; 0.341 ; addr_reg[4]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a120~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.669      ;
; 0.346 ; addr_reg[9]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a272~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.674      ;
; 0.348 ; VGA_Controller:u1|H_Cont[4]                                                                          ; VGA_Controller:u1|oCoord_X[4]                                                                                         ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.495      ;
; 0.358 ; VGA_Controller:u1|H_Cont[1]                                                                          ; VGA_Controller:u1|H_Cont[1]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.050      ; 0.492      ;
; 0.361 ; VGA_Controller:u1|H_Cont[2]                                                                          ; VGA_Controller:u1|oCoord_X[2]                                                                                         ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.508      ;
; 0.365 ; x_walker[4]                                                                                          ; addr_reg[13]                                                                                                          ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.492      ;
; 0.365 ; VGA_Controller:u1|oCoord_Y[8]                                                                        ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a120~portb_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.016     ; 0.453      ;
; 0.365 ; addr_reg[4]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a127~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.221      ; 0.690      ;
; 0.365 ; addr_reg[4]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a288~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.247      ; 0.716      ;
; 0.367 ; state.draw_walker1                                                                                   ; we                                                                                                                    ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.493      ;
; 0.367 ; addr_reg[4]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a262~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.217      ; 0.688      ;
; 0.369 ; VGA_Controller:u1|H_Cont[0]                                                                          ; VGA_Controller:u1|oCoord_X[0]                                                                                         ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.516      ;
; 0.370 ; addr_reg[4]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a272~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.698      ;
; 0.371 ; x_walker[6]                                                                                          ; addr_reg[15]                                                                                                          ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.498      ;
; 0.371 ; VGA_Controller:u1|V_Cont[8]                                                                          ; VGA_Controller:u1|oCoord_Y[8]                                                                                         ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.511      ;
; 0.374 ; addr_reg[1]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a193~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.239      ; 0.717      ;
; 0.378 ; x_walker[9]                                                                                          ; addr_reg[18]                                                                                                          ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.505      ;
; 0.379 ; x_walker[7]                                                                                          ; addr_reg[16]                                                                                                          ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.506      ;
; 0.387 ; x_walker[5]                                                                                          ; addr_reg[14]                                                                                                          ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.514      ;
; 0.398 ; addr_reg[3]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a190~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.243      ; 0.745      ;
; 0.399 ; VGA_Controller:u1|oCoord_Y[4]                                                                        ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a120~portb_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.016     ; 0.487      ;
; 0.409 ; VGA_Controller:u1|oCoord_Y[1]                                                                        ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a120~portb_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.016     ; 0.497      ;
+-------+------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_50'                                                                                           ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 0.189 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.314      ;
; 0.193 ; Reset_Delay:r0|Cont[19] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.318      ;
; 0.292 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.417      ;
; 0.293 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.418      ;
; 0.293 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.418      ;
; 0.294 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.419      ;
; 0.294 ; Reset_Delay:r0|Cont[18] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.419      ;
; 0.294 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.419      ;
; 0.294 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.419      ;
; 0.294 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.419      ;
; 0.294 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.419      ;
; 0.294 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.419      ;
; 0.294 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.419      ;
; 0.294 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.419      ;
; 0.294 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.419      ;
; 0.295 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.420      ;
; 0.295 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.420      ;
; 0.300 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.425      ;
; 0.348 ; Reset_Delay:r0|Cont[18] ; Reset_Delay:r0|Cont[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.473      ;
; 0.408 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.533      ;
; 0.441 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.566      ;
; 0.442 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.567      ;
; 0.443 ; Reset_Delay:r0|Cont[18] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.568      ;
; 0.443 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.568      ;
; 0.443 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.568      ;
; 0.443 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.568      ;
; 0.443 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.568      ;
; 0.443 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.568      ;
; 0.449 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.574      ;
; 0.450 ; Reset_Delay:r0|Cont[19] ; Reset_Delay:r0|Cont[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.575      ;
; 0.451 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.576      ;
; 0.451 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.576      ;
; 0.452 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.577      ;
; 0.452 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.577      ;
; 0.452 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.577      ;
; 0.452 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.577      ;
; 0.453 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.578      ;
; 0.453 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.578      ;
; 0.453 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.578      ;
; 0.454 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.579      ;
; 0.455 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.580      ;
; 0.455 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.580      ;
; 0.455 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.580      ;
; 0.455 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.580      ;
; 0.456 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.581      ;
; 0.456 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.581      ;
; 0.456 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.581      ;
; 0.457 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.583      ;
; 0.460 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.586      ;
; 0.504 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.629      ;
; 0.505 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.630      ;
; 0.506 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.631      ;
; 0.506 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.631      ;
; 0.506 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.631      ;
; 0.506 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.631      ;
; 0.506 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.631      ;
; 0.507 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.632      ;
; 0.508 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.633      ;
; 0.509 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.634      ;
; 0.509 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.634      ;
; 0.509 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.634      ;
; 0.509 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.634      ;
; 0.509 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.634      ;
; 0.511 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.637      ;
; 0.514 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.640      ;
; 0.516 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.642      ;
; 0.518 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.643      ;
; 0.518 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.643      ;
; 0.518 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.643      ;
; 0.518 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.643      ;
; 0.519 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.644      ;
; 0.519 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.644      ;
; 0.519 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.645      ;
; 0.521 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.646      ;
; 0.521 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.646      ;
; 0.521 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.646      ;
; 0.521 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.646      ;
; 0.522 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.647      ;
; 0.522 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.647      ;
; 0.523 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.649      ;
; 0.525 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.649      ;
; 0.526 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.652      ;
; 0.570 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.695      ;
; 0.571 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.697      ;
; 0.571 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.696      ;
; 0.572 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.697      ;
; 0.572 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.697      ;
; 0.572 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.697      ;
; 0.573 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.698      ;
; 0.574 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.700      ;
; 0.574 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.699      ;
; 0.575 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.700      ;
; 0.575 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.700      ;
; 0.575 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.700      ;
; 0.577 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.703      ;
; 0.580 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.706      ;
; 0.582 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.708      ;
; 0.583 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.709      ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'p1|altpll_component|auto_generated|pll1|clk[0]'                                                                                            ;
+--------+-----------------------+----------------------------------+--------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                          ; Launch Clock ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+----------------------------------+--------------+------------------------------------------------+--------------+------------+------------+
; -2.368 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[2]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.615     ; 0.974      ;
; -2.368 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[9]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.615     ; 0.974      ;
; -2.368 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[5]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.615     ; 0.974      ;
; -2.368 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[1]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.615     ; 0.974      ;
; -2.368 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[7]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.615     ; 0.974      ;
; -2.368 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[6]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.615     ; 0.974      ;
; -2.368 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[8]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.615     ; 0.974      ;
; -2.368 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[4]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.615     ; 0.974      ;
; -2.368 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[3]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.615     ; 0.974      ;
; -2.368 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[0]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.615     ; 0.974      ;
; -2.225 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[6] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.618     ; 0.828      ;
; -2.225 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[5] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.618     ; 0.828      ;
; -2.225 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[6] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.618     ; 0.828      ;
; -2.225 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[6] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.618     ; 0.828      ;
; -2.225 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[7] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.618     ; 0.828      ;
; -2.219 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[7] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.625     ; 0.815      ;
; -2.219 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[7] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.625     ; 0.815      ;
; -2.219 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[5] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.625     ; 0.815      ;
; -2.203 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[1]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.609     ; 0.815      ;
; -2.203 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[2]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.609     ; 0.815      ;
; -2.203 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[3]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.609     ; 0.815      ;
; -2.203 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[4]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.609     ; 0.815      ;
; -2.203 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[5]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.609     ; 0.815      ;
; -2.203 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[6]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.609     ; 0.815      ;
; -2.203 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[7]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.609     ; 0.815      ;
; -2.203 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[8]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.609     ; 0.815      ;
; -2.199 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[0]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.592     ; 0.828      ;
; -2.199 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[0]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.592     ; 0.828      ;
; -2.199 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[1]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.592     ; 0.828      ;
; -2.199 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[2]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.592     ; 0.828      ;
; -2.199 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[5]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.592     ; 0.828      ;
; -2.199 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[6]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.592     ; 0.828      ;
; -2.199 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[4]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.592     ; 0.828      ;
; -2.199 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[8]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.592     ; 0.828      ;
; -2.199 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[7]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.592     ; 0.828      ;
; -2.199 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[9]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.592     ; 0.828      ;
; -2.199 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[3]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.592     ; 0.828      ;
; -2.124 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[0]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.604     ; 0.741      ;
; -2.124 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[6]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.604     ; 0.741      ;
; -2.124 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[5]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.604     ; 0.741      ;
; -2.124 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[7]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.604     ; 0.741      ;
; -2.124 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[2]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.604     ; 0.741      ;
; -2.124 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[1]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.604     ; 0.741      ;
; -2.124 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[3]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.604     ; 0.741      ;
; -2.124 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[4]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.604     ; 0.741      ;
; -2.124 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[9]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.604     ; 0.741      ;
; -2.124 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[8]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.604     ; 0.741      ;
; -2.124 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[0] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.604     ; 0.741      ;
; -2.124 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oVGA_V_SYNC    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.604     ; 0.741      ;
; -2.124 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oVGA_H_SYNC    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.604     ; 0.741      ;
+--------+-----------------------+----------------------------------+--------------+------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'p1|altpll_component|auto_generated|pll1|clk[0]'                                                                                            ;
+-------+-----------------------+----------------------------------+--------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                          ; Launch Clock ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+----------------------------------+--------------+------------------------------------------------+--------------+------------+------------+
; 1.761 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[0]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.276     ; 0.635      ;
; 1.761 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[6]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.276     ; 0.635      ;
; 1.761 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[5]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.276     ; 0.635      ;
; 1.761 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[7]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.276     ; 0.635      ;
; 1.761 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[2]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.276     ; 0.635      ;
; 1.761 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[1]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.276     ; 0.635      ;
; 1.761 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[3]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.276     ; 0.635      ;
; 1.761 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[4]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.276     ; 0.635      ;
; 1.761 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[9]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.276     ; 0.635      ;
; 1.761 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[8]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.276     ; 0.635      ;
; 1.761 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[0] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.276     ; 0.635      ;
; 1.761 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oVGA_V_SYNC    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.276     ; 0.635      ;
; 1.761 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oVGA_H_SYNC    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.276     ; 0.635      ;
; 1.820 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[0]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.263     ; 0.707      ;
; 1.820 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[0]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.263     ; 0.707      ;
; 1.820 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[1]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.263     ; 0.707      ;
; 1.820 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[2]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.263     ; 0.707      ;
; 1.820 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[5]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.263     ; 0.707      ;
; 1.820 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[6]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.263     ; 0.707      ;
; 1.820 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[4]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.263     ; 0.707      ;
; 1.820 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[8]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.263     ; 0.707      ;
; 1.820 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[7]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.263     ; 0.707      ;
; 1.820 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[9]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.263     ; 0.707      ;
; 1.820 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[3]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.263     ; 0.707      ;
; 1.836 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[1]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.281     ; 0.705      ;
; 1.836 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[2]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.281     ; 0.705      ;
; 1.836 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[3]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.281     ; 0.705      ;
; 1.836 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[4]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.281     ; 0.705      ;
; 1.836 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[5]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.281     ; 0.705      ;
; 1.836 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[6]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.281     ; 0.705      ;
; 1.836 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[7]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.281     ; 0.705      ;
; 1.836 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[8]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.281     ; 0.705      ;
; 1.847 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[6] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.290     ; 0.707      ;
; 1.847 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[5] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.290     ; 0.707      ;
; 1.847 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[6] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.290     ; 0.707      ;
; 1.847 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[6] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.290     ; 0.707      ;
; 1.847 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[7] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.290     ; 0.707      ;
; 1.852 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[7] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.297     ; 0.705      ;
; 1.852 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[7] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.297     ; 0.705      ;
; 1.852 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[5] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.297     ; 0.705      ;
; 1.972 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[2]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.287     ; 0.835      ;
; 1.972 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[9]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.287     ; 0.835      ;
; 1.972 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[5]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.287     ; 0.835      ;
; 1.972 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[1]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.287     ; 0.835      ;
; 1.972 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[7]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.287     ; 0.835      ;
; 1.972 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[6]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.287     ; 0.835      ;
; 1.972 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[8]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.287     ; 0.835      ;
; 1.972 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[4]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.287     ; 0.835      ;
; 1.972 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[3]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.287     ; 0.835      ;
; 1.972 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[0]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.287     ; 0.835      ;
+-------+-----------------------+----------------------------------+--------------+------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                                         ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                   ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------+
; 9.266  ; 9.450        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[0]                                   ;
; 9.266  ; 9.450        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[10]                                  ;
; 9.266  ; 9.450        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[11]                                  ;
; 9.266  ; 9.450        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[12]                                  ;
; 9.266  ; 9.450        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[13]                                  ;
; 9.266  ; 9.450        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[14]                                  ;
; 9.266  ; 9.450        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[15]                                  ;
; 9.266  ; 9.450        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[16]                                  ;
; 9.266  ; 9.450        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[17]                                  ;
; 9.266  ; 9.450        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[18]                                  ;
; 9.266  ; 9.450        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[19]                                  ;
; 9.266  ; 9.450        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[1]                                   ;
; 9.266  ; 9.450        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[2]                                   ;
; 9.266  ; 9.450        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[3]                                   ;
; 9.266  ; 9.450        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[4]                                   ;
; 9.266  ; 9.450        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[5]                                   ;
; 9.266  ; 9.450        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[6]                                   ;
; 9.266  ; 9.450        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[7]                                   ;
; 9.266  ; 9.450        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[8]                                   ;
; 9.266  ; 9.450        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[9]                                   ;
; 9.267  ; 9.451        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|oRESET                                    ;
; 9.400  ; 9.400        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.400  ; 9.400        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[1]           ;
; 9.400  ; 9.400        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; p1|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.446  ; 9.446        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[0]|clk                                           ;
; 9.446  ; 9.446        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[10]|clk                                          ;
; 9.446  ; 9.446        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[11]|clk                                          ;
; 9.446  ; 9.446        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[12]|clk                                          ;
; 9.446  ; 9.446        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[13]|clk                                          ;
; 9.446  ; 9.446        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[14]|clk                                          ;
; 9.446  ; 9.446        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[15]|clk                                          ;
; 9.446  ; 9.446        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[16]|clk                                          ;
; 9.446  ; 9.446        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[17]|clk                                          ;
; 9.446  ; 9.446        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[18]|clk                                          ;
; 9.446  ; 9.446        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[19]|clk                                          ;
; 9.446  ; 9.446        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[1]|clk                                           ;
; 9.446  ; 9.446        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[2]|clk                                           ;
; 9.446  ; 9.446        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[3]|clk                                           ;
; 9.446  ; 9.446        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[4]|clk                                           ;
; 9.446  ; 9.446        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[5]|clk                                           ;
; 9.446  ; 9.446        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[6]|clk                                           ;
; 9.446  ; 9.446        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[7]|clk                                           ;
; 9.446  ; 9.446        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[8]|clk                                           ;
; 9.446  ; 9.446        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[9]|clk                                           ;
; 9.446  ; 9.446        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|oRESET|clk                                            ;
; 9.448  ; 9.448        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                         ;
; 9.451  ; 9.451        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; p1|altpll_component|auto_generated|pll1|inclk[0]         ;
; 9.461  ; 9.461        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|inclk[0]                           ;
; 9.461  ; 9.461        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|outclk                             ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                         ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                         ;
; 10.331 ; 10.547       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[0]                                   ;
; 10.331 ; 10.547       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[10]                                  ;
; 10.331 ; 10.547       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[11]                                  ;
; 10.331 ; 10.547       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[12]                                  ;
; 10.331 ; 10.547       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[13]                                  ;
; 10.331 ; 10.547       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[14]                                  ;
; 10.331 ; 10.547       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[15]                                  ;
; 10.331 ; 10.547       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[16]                                  ;
; 10.331 ; 10.547       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[17]                                  ;
; 10.331 ; 10.547       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[18]                                  ;
; 10.331 ; 10.547       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[19]                                  ;
; 10.332 ; 10.548       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[1]                                   ;
; 10.332 ; 10.548       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[2]                                   ;
; 10.332 ; 10.548       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[3]                                   ;
; 10.332 ; 10.548       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[4]                                   ;
; 10.332 ; 10.548       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[5]                                   ;
; 10.332 ; 10.548       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[6]                                   ;
; 10.332 ; 10.548       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[7]                                   ;
; 10.332 ; 10.548       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[8]                                   ;
; 10.332 ; 10.548       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[9]                                   ;
; 10.332 ; 10.548       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|oRESET                                    ;
; 10.538 ; 10.538       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|inclk[0]                           ;
; 10.538 ; 10.538       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|outclk                             ;
; 10.549 ; 10.549       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; p1|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.552 ; 10.552       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                         ;
; 10.553 ; 10.553       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[0]|clk                                           ;
; 10.553 ; 10.553       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[10]|clk                                          ;
; 10.553 ; 10.553       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[11]|clk                                          ;
; 10.553 ; 10.553       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[12]|clk                                          ;
; 10.553 ; 10.553       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[13]|clk                                          ;
; 10.553 ; 10.553       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[14]|clk                                          ;
; 10.553 ; 10.553       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[15]|clk                                          ;
; 10.553 ; 10.553       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[16]|clk                                          ;
; 10.553 ; 10.553       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[17]|clk                                          ;
; 10.553 ; 10.553       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[18]|clk                                          ;
; 10.553 ; 10.553       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[19]|clk                                          ;
; 10.553 ; 10.553       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|oRESET|clk                                            ;
; 10.554 ; 10.554       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[1]|clk                                           ;
; 10.554 ; 10.554       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[2]|clk                                           ;
; 10.554 ; 10.554       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[3]|clk                                           ;
; 10.554 ; 10.554       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[4]|clk                                           ;
; 10.554 ; 10.554       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[5]|clk                                           ;
; 10.554 ; 10.554       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[6]|clk                                           ;
; 10.554 ; 10.554       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[7]|clk                                           ;
; 10.554 ; 10.554       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[8]|clk                                           ;
; 10.554 ; 10.554       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[9]|clk                                           ;
; 10.599 ; 10.599       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.599 ; 10.599       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[1]           ;
; 10.599 ; 10.599       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; p1|altpll_component|auto_generated|pll1|observablevcoout ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------+


+-----------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK2_50'                                   ;
+--------+--------------+----------------+-----------+-----------+------------+-----------+
; Slack  ; Actual Width ; Required Width ; Type      ; Clock     ; Clock Edge ; Target    ;
+--------+--------------+----------------+-----------+-----------+------------+-----------+
; 16.000 ; 20.000       ; 4.000          ; Port Rate ; CLOCK2_50 ; Rise       ; CLOCK2_50 ;
+--------+--------------+----------------+-----------+-----------+------------+-----------+


+-----------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK3_50'                                   ;
+--------+--------------+----------------+-----------+-----------+------------+-----------+
; Slack  ; Actual Width ; Required Width ; Type      ; Clock     ; Clock Edge ; Target    ;
+--------+--------------+----------------+-----------+-----------+------------+-----------+
; 16.000 ; 20.000       ; 4.000          ; Port Rate ; CLOCK3_50 ; Rise       ; CLOCK3_50 ;
+--------+--------------+----------------+-----------+-----------+------------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'p1|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                     ;
+--------+--------------+----------------+-----------------+------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock                                          ; Clock Edge ; Target                                                                                                                ;
+--------+--------------+----------------+-----------------+------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------------------+
; 19.590 ; 19.820       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a91~porta_address_reg0  ;
; 19.590 ; 19.820       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a91~porta_we_reg        ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a110~porta_address_reg0 ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a110~porta_we_reg       ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a11~porta_address_reg0  ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a11~porta_we_reg        ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a122~porta_address_reg0 ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a122~porta_we_reg       ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a123~porta_address_reg0 ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a123~porta_we_reg       ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a124~porta_address_reg0 ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a124~porta_we_reg       ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a125~porta_address_reg0 ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a125~porta_we_reg       ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a14~porta_address_reg0  ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a14~porta_we_reg        ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a163~porta_address_reg0 ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a163~porta_we_reg       ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a179~porta_address_reg0 ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a179~porta_we_reg       ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a190~porta_address_reg0 ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a190~porta_we_reg       ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a192~porta_address_reg0 ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a192~porta_we_reg       ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a193~porta_address_reg0 ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a193~porta_we_reg       ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a195~porta_address_reg0 ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a195~porta_we_reg       ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a200~porta_address_reg0 ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a200~porta_we_reg       ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a205~porta_address_reg0 ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a205~porta_we_reg       ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a207~porta_address_reg0 ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a207~porta_we_reg       ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a222~porta_address_reg0 ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a222~porta_we_reg       ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a22~porta_address_reg0  ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a22~porta_we_reg        ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a232~porta_address_reg0 ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a232~porta_we_reg       ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a242~porta_address_reg0 ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a242~porta_we_reg       ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a250~porta_address_reg0 ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a250~porta_we_reg       ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a261~porta_address_reg0 ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a261~porta_we_reg       ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a266~porta_address_reg0 ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a266~porta_we_reg       ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a272~porta_address_reg0 ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a272~porta_we_reg       ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a28~porta_address_reg0  ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a28~porta_we_reg        ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a292~porta_address_reg0 ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a292~porta_we_reg       ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a295~porta_address_reg0 ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a295~porta_we_reg       ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a3~porta_address_reg0   ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a3~porta_we_reg         ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a55~porta_address_reg0  ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a55~porta_we_reg        ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a74~porta_address_reg0  ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a74~porta_we_reg        ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a88~porta_address_reg0  ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a88~porta_we_reg        ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a95~porta_address_reg0  ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a95~porta_we_reg        ;
; 19.592 ; 19.822       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a106~porta_address_reg0 ;
; 19.592 ; 19.822       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a106~porta_we_reg       ;
; 19.592 ; 19.822       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a111~porta_address_reg0 ;
; 19.592 ; 19.822       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a111~porta_we_reg       ;
; 19.592 ; 19.822       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a113~porta_address_reg0 ;
; 19.592 ; 19.822       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a113~porta_we_reg       ;
; 19.592 ; 19.822       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a120~porta_address_reg0 ;
; 19.592 ; 19.822       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a120~porta_we_reg       ;
; 19.592 ; 19.822       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a121~porta_address_reg0 ;
; 19.592 ; 19.822       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a121~porta_we_reg       ;
; 19.592 ; 19.822       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a126~porta_address_reg0 ;
; 19.592 ; 19.822       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a126~porta_we_reg       ;
; 19.592 ; 19.822       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a127~porta_address_reg0 ;
; 19.592 ; 19.822       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a127~porta_we_reg       ;
; 19.592 ; 19.822       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a128~porta_address_reg0 ;
; 19.592 ; 19.822       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a128~porta_we_reg       ;
; 19.592 ; 19.822       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a130~porta_address_reg0 ;
; 19.592 ; 19.822       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a130~porta_we_reg       ;
; 19.592 ; 19.822       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a131~porta_address_reg0 ;
; 19.592 ; 19.822       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a131~porta_we_reg       ;
; 19.592 ; 19.822       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a133~porta_address_reg0 ;
; 19.592 ; 19.822       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a133~porta_we_reg       ;
; 19.592 ; 19.822       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a134~porta_address_reg0 ;
; 19.592 ; 19.822       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a134~porta_we_reg       ;
; 19.592 ; 19.822       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a136~porta_address_reg0 ;
; 19.592 ; 19.822       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a136~porta_we_reg       ;
; 19.592 ; 19.822       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a139~porta_address_reg0 ;
; 19.592 ; 19.822       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a139~porta_we_reg       ;
; 19.592 ; 19.822       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a13~porta_address_reg0  ;
; 19.592 ; 19.822       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a13~porta_we_reg        ;
; 19.592 ; 19.822       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a140~porta_address_reg0 ;
; 19.592 ; 19.822       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a140~porta_we_reg       ;
; 19.592 ; 19.822       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a141~porta_address_reg0 ;
; 19.592 ; 19.822       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a141~porta_we_reg       ;
+--------+--------------+----------------+-----------------+------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                          ;
+-----------+------------+-------+-------+------------+------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+-----------+------------+-------+-------+------------+------------------------------------------------+
; KEY[*]    ; CLOCK_50   ; 3.563 ; 4.483 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  KEY[0]   ; CLOCK_50   ; 3.563 ; 4.378 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  KEY[3]   ; CLOCK_50   ; 3.554 ; 4.483 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                             ;
+-----------+------------+--------+--------+------------+------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+-----------+------------+--------+--------+------------+------------------------------------------------+
; KEY[*]    ; CLOCK_50   ; -2.276 ; -3.107 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  KEY[0]   ; CLOCK_50   ; -2.316 ; -3.154 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  KEY[3]   ; CLOCK_50   ; -2.276 ; -3.107 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                    ;
+-------------+------------+--------+--------+------------+------------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+-------------+------------+--------+--------+------------+------------------------------------------------+
; VGA_B[*]    ; CLOCK_50   ; 5.648  ; 5.872  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[0]   ; CLOCK_50   ; 5.648  ; 5.872  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[6]   ; CLOCK_50   ; 4.815  ; 4.992  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[7]   ; CLOCK_50   ; 5.126  ; 5.310  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_BLANK_N ; CLOCK_50   ; 4.699  ; 5.009  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]    ; CLOCK_50   ; 6.049  ; 6.371  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[0]   ; CLOCK_50   ; 5.715  ; 5.972  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[5]   ; CLOCK_50   ; 6.049  ; 6.371  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[6]   ; CLOCK_50   ; 4.807  ; 4.979  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[7]   ; CLOCK_50   ; 4.926  ; 5.095  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS      ; CLOCK_50   ; 3.229  ; 3.382  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]    ; CLOCK_50   ; 6.542  ; 6.920  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[0]   ; CLOCK_50   ; 5.579  ; 5.809  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[5]   ; CLOCK_50   ; 4.657  ; 4.803  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[6]   ; CLOCK_50   ; 6.542  ; 6.920  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[7]   ; CLOCK_50   ; 6.134  ; 6.429  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS      ; CLOCK_50   ; 3.578  ; 3.730  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_CLK     ; CLOCK_50   ; -8.412 ;        ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_CLK     ; CLOCK_50   ;        ; -8.439 ; Fall       ; p1|altpll_component|auto_generated|pll1|clk[1] ;
+-------------+------------+--------+--------+------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                            ;
+-------------+------------+--------+--------+------------+------------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+-------------+------------+--------+--------+------------+------------------------------------------------+
; VGA_B[*]    ; CLOCK_50   ; 2.996  ; 3.135  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[0]   ; CLOCK_50   ; 3.995  ; 4.224  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[6]   ; CLOCK_50   ; 2.996  ; 3.135  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[7]   ; CLOCK_50   ; 3.367  ; 3.516  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_BLANK_N ; CLOCK_50   ; 3.910  ; 4.184  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]    ; CLOCK_50   ; 2.989  ; 3.124  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[0]   ; CLOCK_50   ; 4.058  ; 4.318  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[5]   ; CLOCK_50   ; 4.183  ; 4.462  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[6]   ; CLOCK_50   ; 2.989  ; 3.124  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[7]   ; CLOCK_50   ; 3.301  ; 3.488  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS      ; CLOCK_50   ; 2.866  ; 3.011  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]    ; CLOCK_50   ; 2.919  ; 3.032  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[0]   ; CLOCK_50   ; 3.927  ; 4.161  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[5]   ; CLOCK_50   ; 2.919  ; 3.032  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[6]   ; CLOCK_50   ; 4.836  ; 5.229  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[7]   ; CLOCK_50   ; 4.436  ; 4.735  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS      ; CLOCK_50   ; 3.204  ; 3.347  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_CLK     ; CLOCK_50   ; -8.699 ;        ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_CLK     ; CLOCK_50   ;        ; -8.726 ; Fall       ; p1|altpll_component|auto_generated|pll1|clk[1] ;
+-------------+------------+--------+--------+------------+------------------------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                         ;
+-------------------------------------------------+--------+-------+----------+---------+---------------------+
; Clock                                           ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                                ; 12.007 ; 0.110 ; -4.573   ; 1.761   ; 9.266               ;
;  CLOCK2_50                                      ; N/A    ; N/A   ; N/A      ; N/A     ; 16.000              ;
;  CLOCK3_50                                      ; N/A    ; N/A   ; N/A      ; N/A     ; 16.000              ;
;  CLOCK_50                                       ; 15.487 ; 0.189 ; N/A      ; N/A     ; 9.266               ;
;  p1|altpll_component|auto_generated|pll1|clk[0] ; 12.007 ; 0.110 ; -4.573   ; 1.761   ; 19.535              ;
; Design-wide TNS                                 ; 0.0    ; 0.0   ; -214.685 ; 0.0     ; 0.0                 ;
;  CLOCK2_50                                      ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  CLOCK3_50                                      ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  CLOCK_50                                       ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000  ; 0.000 ; -214.685 ; 0.000   ; 0.000               ;
+-------------------------------------------------+--------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                          ;
+-----------+------------+-------+-------+------------+------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+-----------+------------+-------+-------+------------+------------------------------------------------+
; KEY[*]    ; CLOCK_50   ; 7.037 ; 7.540 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  KEY[0]   ; CLOCK_50   ; 6.837 ; 7.416 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  KEY[3]   ; CLOCK_50   ; 7.037 ; 7.540 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                             ;
+-----------+------------+--------+--------+------------+------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+-----------+------------+--------+--------+------------+------------------------------------------------+
; KEY[*]    ; CLOCK_50   ; -2.276 ; -3.107 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  KEY[0]   ; CLOCK_50   ; -2.316 ; -3.154 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  KEY[3]   ; CLOCK_50   ; -2.276 ; -3.107 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                    ;
+-------------+------------+--------+--------+------------+------------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+-------------+------------+--------+--------+------------+------------------------------------------------+
; VGA_B[*]    ; CLOCK_50   ; 11.347 ; 11.088 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[0]   ; CLOCK_50   ; 11.347 ; 11.088 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[6]   ; CLOCK_50   ; 9.601  ; 9.557  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[7]   ; CLOCK_50   ; 10.261 ; 10.117 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_BLANK_N ; CLOCK_50   ; 9.390  ; 9.239  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]    ; CLOCK_50   ; 12.065 ; 11.957 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[0]   ; CLOCK_50   ; 11.493 ; 11.306 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[5]   ; CLOCK_50   ; 12.065 ; 11.957 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[6]   ; CLOCK_50   ; 9.623  ; 9.580  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[7]   ; CLOCK_50   ; 9.865  ; 9.747  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS      ; CLOCK_50   ; 6.331  ; 6.346  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]    ; CLOCK_50   ; 13.078 ; 12.932 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[0]   ; CLOCK_50   ; 11.295 ; 11.027 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[5]   ; CLOCK_50   ; 9.304  ; 9.266  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[6]   ; CLOCK_50   ; 13.078 ; 12.932 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[7]   ; CLOCK_50   ; 12.435 ; 12.131 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS      ; CLOCK_50   ; 6.960  ; 6.828  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_CLK     ; CLOCK_50   ; -7.143 ;        ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_CLK     ; CLOCK_50   ;        ; -7.291 ; Fall       ; p1|altpll_component|auto_generated|pll1|clk[1] ;
+-------------+------------+--------+--------+------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                            ;
+-------------+------------+--------+--------+------------+------------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+-------------+------------+--------+--------+------------+------------------------------------------------+
; VGA_B[*]    ; CLOCK_50   ; 2.996  ; 3.135  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[0]   ; CLOCK_50   ; 3.995  ; 4.224  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[6]   ; CLOCK_50   ; 2.996  ; 3.135  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[7]   ; CLOCK_50   ; 3.367  ; 3.516  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_BLANK_N ; CLOCK_50   ; 3.910  ; 4.184  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]    ; CLOCK_50   ; 2.989  ; 3.124  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[0]   ; CLOCK_50   ; 4.058  ; 4.318  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[5]   ; CLOCK_50   ; 4.183  ; 4.462  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[6]   ; CLOCK_50   ; 2.989  ; 3.124  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[7]   ; CLOCK_50   ; 3.301  ; 3.488  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS      ; CLOCK_50   ; 2.866  ; 3.011  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]    ; CLOCK_50   ; 2.919  ; 3.032  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[0]   ; CLOCK_50   ; 3.927  ; 4.161  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[5]   ; CLOCK_50   ; 2.919  ; 3.032  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[6]   ; CLOCK_50   ; 4.836  ; 5.229  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[7]   ; CLOCK_50   ; 4.436  ; 4.735  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS      ; CLOCK_50   ; 3.204  ; 3.347  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_CLK     ; CLOCK_50   ; -8.699 ;        ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_CLK     ; CLOCK_50   ;        ; -8.726 ; Fall       ; p1|altpll_component|auto_generated|pll1|clk[1] ;
+-------------+------------+--------+--------+------------+------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LCD_BLON      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_EN        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_ON        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_RS        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_RW        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; UART_RTS      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; UART_TXD      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[0]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[1]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[2]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[3]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[4]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[5]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[6]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[7]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_BLANK_N   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_CLK       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[0]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[1]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[2]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[3]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[4]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[5]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[6]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[7]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_HS        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[0]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[1]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[2]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[3]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[4]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[5]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[6]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[7]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_SYNC_N    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_VS        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DATA[0]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DATA[1]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DATA[2]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DATA[3]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DATA[4]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DATA[5]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DATA[6]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DATA[7]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; CLOCK2_50               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CLOCK3_50               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; KEY[1]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; KEY[2]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[0]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[1]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[2]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[3]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[4]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[5]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[6]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[7]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[8]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[9]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[10]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[11]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[12]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[13]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[14]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[15]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[16]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[17]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; UART_CTS                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; UART_RXD                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; LCD_DATA[0]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; LCD_DATA[1]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; LCD_DATA[2]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; LCD_DATA[3]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; LCD_DATA[4]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; LCD_DATA[5]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; LCD_DATA[6]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; LCD_DATA[7]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CLOCK_50                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; KEY[3]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; KEY[0]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LCD_BLON      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; LCD_EN        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; LCD_ON        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.09 V              ; -0.0117 V           ; 0.268 V                              ; 0.262 V                              ; 4.74e-09 s                  ; 3.5e-09 s                   ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.09 V             ; -0.0117 V          ; 0.268 V                             ; 0.262 V                             ; 4.74e-09 s                 ; 3.5e-09 s                  ; No                        ; No                        ;
; LCD_RS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; LCD_RW        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; UART_RTS      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.09 V              ; -0.012 V            ; 0.232 V                              ; 0.268 V                              ; 4.75e-09 s                  ; 3.5e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.09 V             ; -0.012 V           ; 0.232 V                             ; 0.268 V                             ; 4.75e-09 s                 ; 3.5e-09 s                  ; Yes                       ; No                        ;
; UART_TXD      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.09 V              ; -0.012 V            ; 0.232 V                              ; 0.268 V                              ; 4.75e-09 s                  ; 3.5e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.09 V             ; -0.012 V           ; 0.232 V                             ; 0.268 V                             ; 4.75e-09 s                 ; 3.5e-09 s                  ; Yes                       ; No                        ;
; VGA_B[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_B[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_B[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_B[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_B[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_B[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_B[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_B[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_BLANK_N   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_CLK       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_G[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_G[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_G[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_G[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_G[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_G[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_G[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_G[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_HS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_R[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_R[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_R[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_R[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_R[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_R[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_R[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_R[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_SYNC_N    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_VS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; LCD_DATA[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; LCD_DATA[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; LCD_DATA[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; LCD_DATA[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; LCD_DATA[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; LCD_DATA[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; LCD_DATA[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; LCD_DATA[7]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.09 V              ; -0.0117 V           ; 0.268 V                              ; 0.262 V                              ; 4.74e-09 s                  ; 3.5e-09 s                   ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.09 V             ; -0.0117 V          ; 0.268 V                             ; 0.262 V                             ; 4.74e-09 s                 ; 3.5e-09 s                  ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.73e-09 V                   ; 3.19 V              ; -0.173 V            ; 0.149 V                              ; 0.259 V                              ; 2.79e-10 s                  ; 2.42e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 5.73e-09 V                  ; 3.19 V             ; -0.173 V           ; 0.149 V                             ; 0.259 V                             ; 2.79e-10 s                 ; 2.42e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LCD_BLON      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; LCD_EN        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; LCD_ON        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.08 V              ; -0.00641 V          ; 0.261 V                              ; 0.26 V                               ; 5.52e-09 s                  ; 4.36e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.28e-06 V                  ; 3.08 V             ; -0.00641 V         ; 0.261 V                             ; 0.26 V                              ; 5.52e-09 s                 ; 4.36e-09 s                 ; Yes                       ; Yes                       ;
; LCD_RS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; LCD_RW        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; UART_RTS      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.08 V              ; -0.00581 V          ; 0.138 V                              ; 0.22 V                               ; 5.55e-09 s                  ; 4.38e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.9e-06 V                   ; 3.08 V             ; -0.00581 V         ; 0.138 V                             ; 0.22 V                              ; 5.55e-09 s                 ; 4.38e-09 s                 ; Yes                       ; Yes                       ;
; UART_TXD      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.08 V              ; -0.00581 V          ; 0.138 V                              ; 0.22 V                               ; 5.55e-09 s                  ; 4.38e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.9e-06 V                   ; 3.08 V             ; -0.00581 V         ; 0.138 V                             ; 0.22 V                              ; 5.55e-09 s                 ; 4.38e-09 s                 ; Yes                       ; Yes                       ;
; VGA_B[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_B[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_B[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_B[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_B[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_B[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_B[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_B[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_BLANK_N   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_CLK       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_G[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_G[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_G[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_G[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_G[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_G[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_G[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_G[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_HS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_R[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_R[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_R[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_R[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_R[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_R[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_R[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_R[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_SYNC_N    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_VS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; LCD_DATA[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; LCD_DATA[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; LCD_DATA[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; LCD_DATA[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; LCD_DATA[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; LCD_DATA[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; LCD_DATA[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; LCD_DATA[7]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.08 V              ; -0.00641 V          ; 0.261 V                              ; 0.26 V                               ; 5.52e-09 s                  ; 4.36e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.28e-06 V                  ; 3.08 V             ; -0.00641 V         ; 0.261 V                             ; 0.26 V                              ; 5.52e-09 s                 ; 4.36e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.54e-07 V                   ; 3.14 V              ; -0.115 V            ; 0.146 V                              ; 0.141 V                              ; 3.07e-10 s                  ; 3.96e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 6.54e-07 V                  ; 3.14 V             ; -0.115 V           ; 0.146 V                             ; 0.141 V                             ; 3.07e-10 s                 ; 3.96e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LCD_BLON      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LCD_EN        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LCD_ON        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; LCD_RS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LCD_RW        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; UART_RTS      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; UART_TXD      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; VGA_B[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_B[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_B[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_B[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_B[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_B[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_B[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_B[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_BLANK_N   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_CLK       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_G[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_G[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_G[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_G[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_G[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_G[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_G[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_G[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_HS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_R[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_R[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_R[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_R[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_R[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_R[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_R[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_R[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_SYNC_N    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_VS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LCD_DATA[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LCD_DATA[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LCD_DATA[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LCD_DATA[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LCD_DATA[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LCD_DATA[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LCD_DATA[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LCD_DATA[7]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.257 V            ; 0.41 V                               ; 0.318 V                              ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.257 V           ; 0.41 V                              ; 0.318 V                             ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                             ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
; From Clock                                     ; To Clock                                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
; CLOCK_50                                       ; CLOCK_50                                       ; 630      ; 0        ; 0        ; 0        ;
; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 21364    ; 8        ; 920      ; 0        ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                              ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
; From Clock                                     ; To Clock                                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
; CLOCK_50                                       ; CLOCK_50                                       ; 630      ; 0        ; 0        ; 0        ;
; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 21364    ; 8        ; 920      ; 0        ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                      ;
+------------+------------------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------------------------------------------+----------+----------+----------+----------+
; CLOCK_50   ; p1|altpll_component|auto_generated|pll1|clk[0] ; 50       ; 0        ; 0        ; 0        ;
+------------+------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                       ;
+------------+------------------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------------------------------------------+----------+----------+----------+----------+
; CLOCK_50   ; p1|altpll_component|auto_generated|pll1|clk[0] ; 50       ; 0        ; 0        ; 0        ;
+------------+------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 82    ; 82   ;
; Unconstrained Output Ports      ; 15    ; 15   ;
; Unconstrained Output Port Paths ; 181   ; 181  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 11.0 Build 157 04/27/2011 SJ Full Version
    Info: Processing started: Mon Mar 23 14:48:08 2015
Info: Command: quartus_sta juliaset -c juliaset
Info: qsta_default_script.tcl version: #1
Info: Parallel compilation is enabled and will use 4 of the 4 processors detected
Info: High junction temperature operating condition is not set. Assuming a default value of '85'.
Info: Low junction temperature operating condition is not set. Assuming a default value of '0'.
Info: Reading SDC File: 'juliaset.SDC'
Info: Deriving PLL Clocks
    Info: create_generated_clock -source {p1|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 125 -multiply_by 63 -duty_cycle 50.00 -name {p1|altpll_component|auto_generated|pll1|clk[0]} {p1|altpll_component|auto_generated|pll1|clk[0]}
    Info: create_generated_clock -source {p1|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 125 -multiply_by 63 -phase -90.00 -duty_cycle 50.00 -name {p1|altpll_component|auto_generated|pll1|clk[1]} {p1|altpll_component|auto_generated|pll1|clk[1]}
Info: Clock uncertainty calculation is delayed until the next update_timing_netlist call
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {CLOCK_50}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {CLOCK_50}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {CLOCK_50}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {CLOCK_50}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {CLOCK_50}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {CLOCK_50}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {CLOCK_50}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {CLOCK_50}] -hold 0.020
Info: Analyzing Slow 1200mV 85C Model
Info: Worst-case setup slack is 12.007
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    12.007         0.000 p1|altpll_component|auto_generated|pll1|clk[0] 
    Info:    15.487         0.000 CLOCK_50 
Info: Worst-case hold slack is 0.295
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.295         0.000 p1|altpll_component|auto_generated|pll1|clk[0] 
    Info:     0.407         0.000 CLOCK_50 
Critical Warning: Timing requirements not met
Info: Worst-case recovery slack is -4.573
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -4.573      -214.685 p1|altpll_component|auto_generated|pll1|clk[0] 
Info: Worst-case removal slack is 3.318
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     3.318         0.000 p1|altpll_component|auto_generated|pll1|clk[0] 
Info: Worst-case minimum pulse width slack is 9.681
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     9.681         0.000 CLOCK_50 
    Info:    16.000         0.000 CLOCK2_50 
    Info:    16.000         0.000 CLOCK3_50 
    Info:    19.545         0.000 p1|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Slow 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {CLOCK_50}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {CLOCK_50}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {CLOCK_50}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {CLOCK_50}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {CLOCK_50}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {CLOCK_50}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {CLOCK_50}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {CLOCK_50}] -hold 0.020
Info: Worst-case setup slack is 12.515
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    12.515         0.000 p1|altpll_component|auto_generated|pll1|clk[0] 
    Info:    15.911         0.000 CLOCK_50 
Info: Worst-case hold slack is 0.304
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.304         0.000 p1|altpll_component|auto_generated|pll1|clk[0] 
    Info:     0.365         0.000 CLOCK_50 
Critical Warning: Timing requirements not met
Info: Worst-case recovery slack is -4.017
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -4.017      -187.403 p1|altpll_component|auto_generated|pll1|clk[0] 
Info: Worst-case removal slack is 2.902
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     2.902         0.000 p1|altpll_component|auto_generated|pll1|clk[0] 
Info: Worst-case minimum pulse width slack is 9.689
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     9.689         0.000 CLOCK_50 
    Info:    16.000         0.000 CLOCK2_50 
    Info:    16.000         0.000 CLOCK3_50 
    Info:    19.535         0.000 p1|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Fast 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {CLOCK_50}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {CLOCK_50}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {CLOCK_50}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {CLOCK_50}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {CLOCK_50}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {CLOCK_50}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {CLOCK_50}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {CLOCK_50}] -hold 0.020
Info: Worst-case setup slack is 15.671
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    15.671         0.000 p1|altpll_component|auto_generated|pll1|clk[0] 
    Info:    17.767         0.000 CLOCK_50 
Info: Worst-case hold slack is 0.110
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.110         0.000 p1|altpll_component|auto_generated|pll1|clk[0] 
    Info:     0.189         0.000 CLOCK_50 
Critical Warning: Timing requirements not met
Info: Worst-case recovery slack is -2.368
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -2.368      -110.887 p1|altpll_component|auto_generated|pll1|clk[0] 
Info: Worst-case removal slack is 1.761
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     1.761         0.000 p1|altpll_component|auto_generated|pll1|clk[0] 
Info: Worst-case minimum pulse width slack is 9.266
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     9.266         0.000 CLOCK_50 
    Info:    16.000         0.000 CLOCK2_50 
    Info:    16.000         0.000 CLOCK3_50 
    Info:    19.590         0.000 p1|altpll_component|auto_generated|pll1|clk[0] 
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 468 megabytes
    Info: Processing ended: Mon Mar 23 14:48:16 2015
    Info: Elapsed time: 00:00:08
    Info: Total CPU time (on all processors): 00:00:09


