void F_1 ( T_1 * V_1 , const T_2 * V_2 )
{
register T_1 V_3 , V_4 , V_5 ;
const register T_1 * V_6 ;
V_6 = & ( V_2 -> V_1 [ 0 ] ) ;
V_3 = V_1 [ 0 ] ;
V_4 = V_1 [ 1 ] ;
F_2 ( 0 , V_6 , V_3 , V_4 , + , ^ , - ) ;
F_2 ( 1 , V_6 , V_4 , V_3 , ^ , - , + ) ;
F_2 ( 2 , V_6 , V_3 , V_4 , - , + , ^ ) ;
F_2 ( 3 , V_6 , V_4 , V_3 , + , ^ , - ) ;
F_2 ( 4 , V_6 , V_3 , V_4 , ^ , - , + ) ;
F_2 ( 5 , V_6 , V_4 , V_3 , - , + , ^ ) ;
F_2 ( 6 , V_6 , V_3 , V_4 , + , ^ , - ) ;
F_2 ( 7 , V_6 , V_4 , V_3 , ^ , - , + ) ;
F_2 ( 8 , V_6 , V_3 , V_4 , - , + , ^ ) ;
F_2 ( 9 , V_6 , V_4 , V_3 , + , ^ , - ) ;
F_2 ( 10 , V_6 , V_3 , V_4 , ^ , - , + ) ;
F_2 ( 11 , V_6 , V_4 , V_3 , - , + , ^ ) ;
if ( ! V_2 -> V_7 ) {
F_2 ( 12 , V_6 , V_3 , V_4 , + , ^ , - ) ;
F_2 ( 13 , V_6 , V_4 , V_3 , ^ , - , + ) ;
F_2 ( 14 , V_6 , V_3 , V_4 , - , + , ^ ) ;
F_2 ( 15 , V_6 , V_4 , V_3 , + , ^ , - ) ;
}
V_1 [ 1 ] = V_3 & 0xffffffffL ;
V_1 [ 0 ] = V_4 & 0xffffffffL ;
}
void F_3 ( T_1 * V_1 , const T_2 * V_2 )
{
register T_1 V_3 , V_4 , V_5 ;
const register T_1 * V_6 ;
V_6 = & ( V_2 -> V_1 [ 0 ] ) ;
V_3 = V_1 [ 0 ] ;
V_4 = V_1 [ 1 ] ;
if ( ! V_2 -> V_7 ) {
F_2 ( 15 , V_6 , V_3 , V_4 , + , ^ , - ) ;
F_2 ( 14 , V_6 , V_4 , V_3 , - , + , ^ ) ;
F_2 ( 13 , V_6 , V_3 , V_4 , ^ , - , + ) ;
F_2 ( 12 , V_6 , V_4 , V_3 , + , ^ , - ) ;
}
F_2 ( 11 , V_6 , V_3 , V_4 , - , + , ^ ) ;
F_2 ( 10 , V_6 , V_4 , V_3 , ^ , - , + ) ;
F_2 ( 9 , V_6 , V_3 , V_4 , + , ^ , - ) ;
F_2 ( 8 , V_6 , V_4 , V_3 , - , + , ^ ) ;
F_2 ( 7 , V_6 , V_3 , V_4 , ^ , - , + ) ;
F_2 ( 6 , V_6 , V_4 , V_3 , + , ^ , - ) ;
F_2 ( 5 , V_6 , V_3 , V_4 , - , + , ^ ) ;
F_2 ( 4 , V_6 , V_4 , V_3 , ^ , - , + ) ;
F_2 ( 3 , V_6 , V_3 , V_4 , + , ^ , - ) ;
F_2 ( 2 , V_6 , V_4 , V_3 , - , + , ^ ) ;
F_2 ( 1 , V_6 , V_3 , V_4 , ^ , - , + ) ;
F_2 ( 0 , V_6 , V_4 , V_3 , + , ^ , - ) ;
V_1 [ 1 ] = V_3 & 0xffffffffL ;
V_1 [ 0 ] = V_4 & 0xffffffffL ;
}
void F_4 ( const unsigned char * V_8 , unsigned char * V_9 ,
long V_10 , const T_2 * V_11 , unsigned char * V_12 ,
int V_13 )
{
register T_1 V_14 , V_15 ;
register T_1 V_16 , V_17 , V_18 , V_19 ;
register long V_3 = V_10 ;
T_1 V_20 [ 2 ] ;
if ( V_13 ) {
F_5 ( V_12 , V_16 ) ;
F_5 ( V_12 , V_17 ) ;
V_12 -= 8 ;
for ( V_3 -= 8 ; V_3 >= 0 ; V_3 -= 8 ) {
F_5 ( V_8 , V_14 ) ;
F_5 ( V_8 , V_15 ) ;
V_14 ^= V_16 ;
V_15 ^= V_17 ;
V_20 [ 0 ] = V_14 ;
V_20 [ 1 ] = V_15 ;
F_1 ( V_20 , V_11 ) ;
V_16 = V_20 [ 0 ] ;
V_17 = V_20 [ 1 ] ;
F_6 ( V_16 , V_9 ) ;
F_6 ( V_17 , V_9 ) ;
}
if ( V_3 != - 8 ) {
F_7 ( V_8 , V_14 , V_15 , V_3 + 8 ) ;
V_14 ^= V_16 ;
V_15 ^= V_17 ;
V_20 [ 0 ] = V_14 ;
V_20 [ 1 ] = V_15 ;
F_1 ( V_20 , V_11 ) ;
V_16 = V_20 [ 0 ] ;
V_17 = V_20 [ 1 ] ;
F_6 ( V_16 , V_9 ) ;
F_6 ( V_17 , V_9 ) ;
}
F_6 ( V_16 , V_12 ) ;
F_6 ( V_17 , V_12 ) ;
} else {
F_5 ( V_12 , V_18 ) ;
F_5 ( V_12 , V_19 ) ;
V_12 -= 8 ;
for ( V_3 -= 8 ; V_3 >= 0 ; V_3 -= 8 ) {
F_5 ( V_8 , V_14 ) ;
F_5 ( V_8 , V_15 ) ;
V_20 [ 0 ] = V_14 ;
V_20 [ 1 ] = V_15 ;
F_3 ( V_20 , V_11 ) ;
V_16 = V_20 [ 0 ] ^ V_18 ;
V_17 = V_20 [ 1 ] ^ V_19 ;
F_6 ( V_16 , V_9 ) ;
F_6 ( V_17 , V_9 ) ;
V_18 = V_14 ;
V_19 = V_15 ;
}
if ( V_3 != - 8 ) {
F_5 ( V_8 , V_14 ) ;
F_5 ( V_8 , V_15 ) ;
V_20 [ 0 ] = V_14 ;
V_20 [ 1 ] = V_15 ;
F_3 ( V_20 , V_11 ) ;
V_16 = V_20 [ 0 ] ^ V_18 ;
V_17 = V_20 [ 1 ] ^ V_19 ;
F_8 ( V_16 , V_17 , V_9 , V_3 + 8 ) ;
V_18 = V_14 ;
V_19 = V_15 ;
}
F_6 ( V_18 , V_12 ) ;
F_6 ( V_19 , V_12 ) ;
}
V_14 = V_15 = V_16 = V_17 = V_18 = V_19 = 0 ;
V_20 [ 0 ] = V_20 [ 1 ] = 0 ;
}
