<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7a35tcpg236-1" LaunchTime="1647447712">
  <File Type="PA-TCL" Name="seq_full_vhdl.tcl"/>
  <File Type="RDS-PROPCONSTRS" Name="seq_full_vhdl_drc_synth.rpt"/>
  <File Type="REPORTS-TCL" Name="seq_full_vhdl_reports.tcl"/>
  <File Type="RDS-RDS" Name="seq_full_vhdl.vds"/>
  <File Type="RDS-UTIL" Name="seq_full_vhdl_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="seq_full_vhdl_utilization_synth.pb"/>
  <File Type="RDS-DCP" Name="seq_full_vhdl.dcp"/>
  <File Type="VDS-TIMINGSUMMARY" Name="seq_full_vhdl_timing_summary_synth.rpt"/>
  <File Type="VDS-TIMING-PB" Name="seq_full_vhdl_timing_summary_synth.pb"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/imports/SAP/l5_next_state_logic.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../l5_next_state_logic.vhd"/>
        <Attr Name="ImportTime" Val="1647385387"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/SAP/l5_output_logic.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../l5_output_logic.vhd"/>
        <Attr Name="ImportTime" Val="1647385398"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/tmp/seq_detector.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/tmp/seq_detector.vhd"/>
        <Attr Name="ImportTime" Val="1647447156"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/tmp/seq_full.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/tmp/seq_full.vhd"/>
        <Attr Name="ImportTime" Val="1647447245"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/bd/seq_detector/seq_detector.bd">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/bd/seq_full/seq_full.bd">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="seq_full_vhdl"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/new/lab6.xdc">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="TargetConstrsFile" Val="$PSRCDIR/constrs_1/new/lab6.xdc"/>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2018"/>
    <Step Id="synth_design"/>
  </Strategy>
</GenRun>
