---
layout: post
title: Risc-V
categories: [研二]
tags: [Risc-V]
fullview: false
comments: false
---


* 研二~研三个人项目（进行中）
* 基于Risc-V对处理器原理进行学习
* [**仓库链接**](https://github.com/whutddk/verilogRisc)

<!-- more -->

* 基于芯来科技的开源项目E203蜂鸟
* 裁剪"M","A","C"指令集
    - 只保留常规32位指令集
* 减少取指的分支选项
    - ITCM从64bit改到32bit
    - 删除cache选项
    - 删除外部取指选项
* 优化ICB总线结构
    - 将debug地址仲裁放置到biu上
    - 禁止ifu对memory bus的访问

* 裁剪外设，减小面积

### 行动计划
* 重现，完整跑完整个流程
* 裁剪并重新验证
    - 裁剪指令集，多余外设，提升主频，减小面积
    - 处理总线，切换到AXI，以快速结合xilinx的IP
* 定制重写指令
* 融合

