41 2 0
38 1
8 252 396 301 347 1 0
8 318 396 367 347 1 0
22 258 348 424 328 0 \NUL
Read Register 1 Address
8 432 396 481 347 1 0
8 498 396 547 347 1 0
22 438 348 604 328 0 \NUL
Read Register 2 Address
20 720 414 779 395 0
wadr_0
20 654 414 713 395 0
wadr_1
8 606 396 655 347 1 0
8 672 396 721 347 1 0
22 612 348 767 328 0 \NUL
Write Register Address
20 480 414 539 395 0
adr2_1
20 546 414 605 395 0
adr2_0
20 366 414 425 395 0
adr1_0
20 300 414 359 395 0
adr1_1
19 174 108 233 89 0
reg0_2
19 162 84 221 65 0
reg0_3
19 198 156 257 137 0
reg0_0
19 186 132 245 113 0
reg0_1
11 258 108 285 10 0 1
22 144 36 255 16 0 \NUL
Register 0 Value
19 330 108 389 89 0
reg1_2
19 318 84 377 65 0
reg1_3
19 354 156 413 137 0
reg1_0
19 342 132 401 113 0
reg1_1
11 414 108 441 10 0 1
22 300 36 411 16 0 \NUL
Register 1 Value
19 486 108 545 89 0
reg2_2
19 474 84 533 65 0
reg2_3
19 510 156 569 137 0
reg2_0
19 498 132 557 113 0
reg2_1
11 570 108 597 10 0 1
22 456 36 567 16 0 \NUL
Register 2 Value
19 642 108 701 89 0
reg3_2
19 630 84 689 65 0
reg3_3
19 666 156 725 137 0
reg3_0
19 654 132 713 113 0
reg3_1
11 726 108 753 10 0 1
22 612 36 723 16 0 \NUL
Register 3 Value
19 648 264 707 245 0
alu_2
19 636 240 695 221 0
alu_3
19 672 312 731 293 0
alu_0
19 660 288 719 269 0
alu_1
11 732 264 759 166 0 1
22 648 192 724 172 0 \NUL
ALU Output
25 12 528 119 432
8 12 396 61 347 1 0
8 6 288 55 239 1 1
8 6 192 55 143 1 1
20 66 414 125 395 0
sel
20 60 210 119 191 0
clear
20 150 510 209 491 0
kpad_3
20 138 534 197 515 0
kpad_2
20 132 558 191 539 0
kpad_1
20 120 582 179 563 0
kpad_0
19 336 264 395 245 0
in1_2
19 324 240 383 221 0
in1_3
19 360 312 419 293 0
in1_0
19 348 288 407 269 0
in1_1
11 420 264 447 166 0 1
22 336 192 414 172 0 \NUL
ALU Input 1
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 92 10 0 \NUL
Kaiwen Pan
22 12 54 55 34 0 \NUL
kpan7
19 174 264 233 245 0
kpad_2
19 162 240 221 221 0
kpad_3
19 198 312 257 293 0
kpad_0
19 186 288 245 269 0
kpad_1
11 258 264 285 166 0 1
22 150 192 249 172 0 \NUL
Keypad Output
22 12 144 117 124 0 \NUL
Clear Registers
22 18 324 100 304 0 \NUL
Store Select
20 60 294 119 275 0
update
22 12 240 121 220 0 \NUL
Update Register
19 492 264 551 245 0
in2_2
19 480 240 539 221 0
in2_3
19 516 312 575 293 0
in2_0
19 504 288 563 269 0
in2_1
11 576 264 603 166 0 1
22 492 192 570 172 0 \NUL
ALU Input 2
22 18 348 230 328 0 \NUL
0 = Keypad input, 1 = ALU result
22 12 102 150 82 0 \NUL
CSE 12, Winter 2021
22 228 450 478 430 0 \NUL
Select clear to initialize registers to 0.
22 228 474 557 454 0 \NUL
Select store select to choose which value to store.
22 228 498 508 478 0 \NUL
Choose read and write register addresses.
22 228 522 727 502 0 \NUL
Read addresses = reg sources of ALU inputs, Write address = reg to save to
22 228 546 480 526 0 \NUL
Press update to save value to register
22 228 594 668 574 0 \NUL
You are only permitted to modify the header comment on this page.
1 652 371 655 404
1 718 371 721 404
1 478 371 481 404
1 544 371 547 404
1 364 371 367 404
1 298 371 301 404
1 218 74 259 74
1 259 80 230 98
1 259 86 242 122
1 259 92 254 146
1 374 74 415 74
1 415 80 386 98
1 415 86 398 122
1 415 92 410 146
1 530 74 571 74
1 571 80 542 98
1 571 86 554 122
1 571 92 566 146
1 686 74 727 74
1 727 80 698 98
1 727 86 710 122
1 727 92 722 146
1 692 230 733 230
1 733 236 704 254
1 733 242 716 278
1 733 248 728 302
1 61 200 52 167
1 67 404 58 371
1 380 230 421 230
1 421 236 392 254
1 421 242 404 278
1 421 248 416 302
1 151 500 116 500
1 139 524 116 506
1 133 548 116 512
1 121 572 116 518
1 218 230 259 230
1 259 236 230 254
1 259 242 242 278
1 259 248 254 302
1 61 284 52 263
1 536 230 577 230
1 577 236 548 254
1 577 242 560 278
1 577 248 572 302
38 2
22 294 42 484 22 0 \NUL
Placeholder signal/recievers
22 18 480 388 460 0 \NUL
These are only present so circuit simulates without error
22 18 504 290 484 0 \NUL
Remove these once logic is implemented
22 18 528 266 508 0 \NUL
You are permitted to modify this page
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 102 10 0 \NUL
Slug, Sammy
22 12 54 52 34 0 \NUL
sslug
22 12 102 150 82 0 \NUL
CSE 12, Winter 2021
38 3
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 92 10 0 \NUL
Kaiwen Pan
22 12 54 55 34 0 \NUL
kpan7
22 12 102 150 82 0 \NUL
CSE 12, Winter 2021
19 66 138 125 119 0
kpad_3
19 66 168 125 149 0
sel
19 66 216 125 197 0
sel
19 66 246 125 227 0
alu_3
5 186 180 235 131 0
3 240 168 289 119 0 0
3 240 246 289 197 0 0
4 294 204 343 155 0 0
19 60 300 119 281 0
kpad_1
19 60 330 119 311 0
sel
19 60 378 119 359 0
sel
19 60 408 119 389 0
alu_1
5 180 342 229 293 0
3 234 330 283 281 0 0
3 234 408 283 359 0 0
4 288 366 337 317 0 0
19 426 138 485 119 0
kpad_2
19 426 168 485 149 0
sel
19 426 216 485 197 0
sel
19 426 246 485 227 0
alu_2
5 546 180 595 131 0
3 600 168 649 119 0 0
3 600 246 649 197 0 0
4 654 204 703 155 0 0
19 438 300 497 281 0
kpad_0
19 438 330 497 311 0
sel
19 438 378 497 359 0
sel
19 438 408 497 389 0
alu_0
5 558 342 607 293 0
3 612 330 661 281 0 0
3 612 408 661 359 0 0
4 666 366 715 317 0 0
20 348 108 407 89 0
real_3
20 720 108 779 89 0
real_2
20 348 456 407 437 0
real_1
20 726 450 785 431 0
real_0
22 42 516 304 496 0 \NUL
2 to 1 MUX to choose kpad or alu output
22 42 552 297 532 0 \NUL
each kpad and alu output in a mux pair
1 187 155 122 158
1 241 129 122 128
1 241 157 232 155
1 241 207 122 206
1 241 235 122 236
1 295 165 286 143
1 295 193 286 221
1 181 317 116 320
1 235 291 116 290
1 235 319 226 317
1 235 369 116 368
1 235 397 116 398
1 289 327 280 305
1 289 355 280 383
1 547 155 482 158
1 601 129 482 128
1 601 157 592 155
1 601 207 482 206
1 601 235 482 236
1 655 165 646 143
1 655 193 646 221
1 559 317 494 320
1 613 291 494 290
1 613 319 604 317
1 613 369 494 368
1 613 397 494 398
1 667 327 658 305
1 667 355 658 383
1 349 98 340 179
1 721 98 700 179
1 349 446 334 341
1 727 440 712 341
38 4
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 92 10 0 \NUL
Kaiwen Pan
22 12 54 55 34 0 \NUL
kpan7
22 12 102 150 82 0 \NUL
CSE 12, Winter 2021
22 252 54 389 34 0 \NUL
Write Register Logic
19 30 138 89 119 0
wadr_1
19 30 186 89 167 0
wadr_0
5 144 150 193 101 0
5 144 198 193 149 0
20 222 132 281 113 0
wad_r1
20 222 180 281 161 0
wad_r0
3 132 264 181 215 1 0
19 24 228 83 209 0
wad_r1
19 24 252 83 233 0
wad_r0
20 222 246 281 227 0
act_0
3 132 342 181 293 1 0
19 24 306 83 287 0
wad_r1
19 24 330 83 311 0
wadr_0
20 222 324 281 305 0
act_1
19 24 390 83 371 0
wadr_1
19 24 414 83 395 0
wad_r0
20 222 408 281 389 0
act_2
19 24 474 83 455 0
wadr_1
19 24 498 83 479 0
wadr_0
20 222 492 281 473 0
act_3
22 252 84 399 64 0 \NUL
Activation signal input
3 132 426 181 377 1 0
3 132 510 181 461 1 0
19 24 522 83 503 0
update
19 24 438 83 419 0
update
19 24 354 83 335 0
update
19 24 276 83 257 0
update
19 509 142 568 123 0
real_3
19 537 188 596 169 0
real_2
19 534 242 593 223 0
real_1
19 529 292 588 273 0
real_0
11 696 159 723 61 0 1
14 514 384 563 335
20 634 394 693 375 0
grd
19 518 437 577 418 0
grd
20 638 435 697 416 0
ngrd
5 591 483 640 434 0
1 145 125 86 128
1 145 173 86 176
1 223 122 190 125
1 223 170 190 173
1 133 225 80 218
1 133 239 80 242
1 223 236 178 239
1 133 303 80 296
1 133 317 80 320
1 223 314 178 317
1 223 398 178 401
1 133 401 80 404
1 133 387 80 380
1 223 482 178 485
1 133 485 80 488
1 133 471 80 464
1 133 499 80 512
1 133 415 80 428
1 133 331 80 344
1 133 253 80 266
1 565 132 697 125
1 593 178 697 131
1 590 232 697 137
1 585 282 697 143
1 635 384 560 359
1 574 427 592 458
1 639 425 637 458
38 5
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 92 10 0 \NUL
Kaiwen Pan
22 12 54 55 34 0 \NUL
kpan7
22 12 102 150 82 0 \NUL
CSE 12, Winter 2021
22 154 27 386 7 0 \NUL
Registers completed by D flip flops
24 496 214 545 142 1 1 1
19 415 172 474 153 0
real_3
19 414 197 473 178 0
act_1
20 564 171 623 152 0
reg1_3
19 199 55 258 36 0
clear
20 330 52 389 33 0
nclr
19 411 221 470 202 0
nclr
5 273 97 322 48 0
19 415 144 474 125 0
ngrd
24 493 315 542 243 1 1 1
19 412 273 471 254 0
real_2
19 411 298 470 279 0
act_1
20 561 272 620 253 0
reg1_2
19 408 322 467 303 0
nclr
19 412 245 471 226 0
ngrd
24 492 417 541 345 1 1 1
19 411 375 470 356 0
real_1
19 410 400 469 381 0
act_1
20 560 374 619 355 0
reg1_1
19 407 424 466 405 0
nclr
19 411 347 470 328 0
ngrd
24 489 519 538 447 1 1 1
19 408 477 467 458 0
real_0
19 407 502 466 483 0
act_1
20 557 476 616 457 0
reg1_0
19 404 526 463 507 0
nclr
19 408 449 467 430 0
ngrd
24 153 218 202 146 1 1 1
19 72 176 131 157 0
real_3
19 71 201 130 182 0
act_0
20 221 175 280 156 0
reg0_3
19 68 225 127 206 0
nclr
19 72 148 131 129 0
ngrd
24 150 319 199 247 1 1 1
19 69 277 128 258 0
real_2
19 68 302 127 283 0
act_0
20 218 276 277 257 0
reg0_2
19 65 326 124 307 0
nclr
19 69 249 128 230 0
ngrd
24 149 421 198 349 1 1 1
19 68 379 127 360 0
real_1
19 67 404 126 385 0
act_0
20 217 378 276 359 0
reg0_1
19 64 428 123 409 0
nclr
19 68 351 127 332 0
ngrd
24 146 523 195 451 1 1 1
19 65 481 124 462 0
real_0
19 64 506 123 487 0
act_0
20 214 480 273 461 0
reg0_0
19 61 530 120 511 0
nclr
19 65 453 124 434 0
ngrd
1 471 162 497 162
1 470 187 497 180
1 542 162 565 161
1 467 211 510 210
1 255 45 274 72
1 319 72 331 42
1 471 134 510 144
1 468 263 494 263
1 467 288 494 281
1 539 263 562 262
1 464 312 507 311
1 468 235 507 245
1 467 365 493 365
1 466 390 493 383
1 538 365 561 364
1 463 414 506 413
1 467 337 506 347
1 464 467 490 467
1 463 492 490 485
1 535 467 558 466
1 460 516 503 515
1 464 439 503 449
1 128 166 154 166
1 127 191 154 184
1 199 166 222 165
1 124 215 167 214
1 128 138 167 148
1 125 267 151 267
1 124 292 151 285
1 196 267 219 266
1 121 316 164 315
1 125 239 164 249
1 124 369 150 369
1 123 394 150 387
1 195 369 218 368
1 120 418 163 417
1 124 341 163 351
1 121 471 147 471
1 120 496 147 489
1 192 471 215 470
1 117 520 160 519
1 121 443 160 453
38 6
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 92 10 0 \NUL
Kaiwen Pan
22 12 54 55 34 0 \NUL
kpan7
22 12 102 150 82 0 \NUL
CSE 12, Winter 2021
24 496 214 545 142 1 1 1
19 415 172 474 153 0
real_3
19 414 197 473 178 0
act_3
20 564 171 623 152 0
reg3_3
19 411 221 470 202 0
nclr
19 415 144 474 125 0
ngrd
24 493 315 542 243 1 1 1
19 412 273 471 254 0
real_2
19 411 298 470 279 0
act_3
20 561 271 620 252 0
reg3_2
19 408 322 467 303 0
nclr
19 412 245 471 226 0
ngrd
24 492 417 541 345 1 1 1
19 411 375 470 356 0
real_1
19 410 400 469 381 0
act_3
20 560 374 619 355 0
reg3_1
19 407 424 466 405 0
nclr
19 411 347 470 328 0
ngrd
24 489 519 538 447 1 1 1
19 408 477 467 458 0
real_0
19 407 502 466 483 0
act_3
20 557 476 616 457 0
reg3_0
19 404 526 463 507 0
nclr
19 408 449 467 430 0
ngrd
24 153 218 202 146 1 1 1
19 72 176 131 157 0
real_3
19 71 201 130 182 0
act_2
20 221 175 280 156 0
reg2_3
19 68 225 127 206 0
nclr
19 72 148 131 129 0
ngrd
24 150 319 199 247 1 1 1
19 69 277 128 258 0
real_2
19 68 302 127 283 0
act_2
20 218 276 277 257 0
reg2_2
19 65 326 124 307 0
nclr
19 69 249 128 230 0
ngrd
24 149 421 198 349 1 1 1
19 68 379 127 360 0
real_1
19 67 404 126 385 0
act_2
20 217 378 276 359 0
reg2_1
19 64 428 123 409 0
nclr
19 68 351 127 332 0
ngrd
24 146 523 195 451 1 1 1
19 65 481 124 462 0
real_0
19 64 506 123 487 0
act_2
20 214 480 273 461 0
reg2_0
19 61 530 120 511 0
nclr
19 65 453 124 434 0
ngrd
1 471 162 497 162
1 470 187 497 180
1 542 162 565 161
1 467 211 510 210
1 471 134 510 144
1 468 263 494 263
1 467 288 494 281
1 539 263 562 261
1 464 312 507 311
1 468 235 507 245
1 467 365 493 365
1 466 390 493 383
1 538 365 561 364
1 463 414 506 413
1 467 337 506 347
1 464 467 490 467
1 463 492 490 485
1 535 467 558 466
1 460 516 503 515
1 464 439 503 449
1 128 166 154 166
1 127 191 154 184
1 199 166 222 165
1 124 215 167 214
1 128 138 167 148
1 125 267 151 267
1 124 292 151 285
1 196 267 219 266
1 121 316 164 315
1 125 239 164 249
1 124 369 150 369
1 123 394 150 387
1 195 369 218 368
1 120 418 163 417
1 124 341 163 351
1 121 471 147 471
1 120 496 147 489
1 192 471 215 470
1 117 520 160 519
1 121 443 160 453
38 7
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 92 10 0 \NUL
Kaiwen Pan
22 12 54 55 34 0 \NUL
kpan7
22 12 102 150 82 0 \NUL
CSE 12, Winter 2021
22 308 126 438 106 0 \NUL
MUX for ALU input1
31 168 224 217 139 0 1
19 44 156 103 137 0
reg3_0
19 45 180 104 161 0
reg2_0
19 45 203 104 184 0
reg1_0
19 43 227 102 208 0
reg0_0
19 43 250 102 231 0
adr1_1
19 41 272 100 253 0
adr1_0
19 42 293 101 274 0
grd
20 241 188 300 169 0
in1_0
31 165 417 214 332 0 1
19 41 349 100 330 0
reg3_2
19 42 373 101 354 0
reg2_2
19 42 396 101 377 0
reg1_2
19 40 420 99 401 0
reg0_2
19 40 443 99 424 0
adr1_1
19 38 465 97 446 0
adr1_0
19 39 486 98 467 0
grd
20 238 381 297 362 0
in1_2
31 436 220 485 135 0 1
19 312 152 371 133 0
reg3_1
19 313 176 372 157 0
reg2_1
19 313 199 372 180 0
reg1_1
19 311 223 370 204 0
reg0_1
19 311 246 370 227 0
adr1_1
19 309 268 368 249 0
adr1_0
19 310 289 369 270 0
grd
20 509 184 568 165 0
in1_1
31 430 415 479 330 0 1
19 306 347 365 328 0
reg3_3
19 307 371 366 352 0
reg2_3
19 307 394 366 375 0
reg1_3
19 305 418 364 399 0
reg0_3
19 305 441 364 422 0
adr1_1
19 303 463 362 444 0
adr1_0
19 304 484 363 465 0
grd
20 503 379 562 360 0
in1_3
1 169 166 100 146
1 169 184 99 217
1 101 193 169 178
1 169 172 101 170
1 97 262 169 208
1 169 202 99 240
1 98 283 169 220
1 242 178 214 178
1 166 359 97 339
1 166 377 96 410
1 98 386 166 371
1 166 365 98 363
1 94 455 166 401
1 166 395 96 433
1 95 476 166 413
1 239 371 211 371
1 437 162 368 142
1 437 180 367 213
1 369 189 437 174
1 437 168 369 166
1 365 258 437 204
1 437 198 367 236
1 366 279 437 216
1 510 174 482 174
1 431 357 362 337
1 431 375 361 408
1 363 384 431 369
1 431 363 363 361
1 359 453 431 399
1 431 393 361 431
1 360 474 431 411
1 504 369 476 369
38 8
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 92 10 0 \NUL
Kaiwen Pan
22 12 54 55 34 0 \NUL
kpan7
22 12 102 150 82 0 \NUL
CSE 12, Winter 2021
31 223 229 272 144 0 1
19 99 161 158 142 0
reg3_0
19 100 185 159 166 0
reg2_0
19 100 208 159 189 0
reg1_0
19 98 232 157 213 0
reg0_0
19 98 255 157 236 0
adr2_1
19 96 277 155 258 0
adr2_0
19 97 298 156 279 0
grd
20 296 193 355 174 0
in2_0
31 220 422 269 337 0 1
19 96 354 155 335 0
reg3_2
19 97 378 156 359 0
reg2_2
19 97 401 156 382 0
reg1_2
19 95 425 154 406 0
reg0_2
19 95 448 154 429 0
adr2_1
19 93 470 152 451 0
adr2_0
19 94 491 153 472 0
grd
20 293 386 352 367 0
in2_2
31 491 225 540 140 0 1
19 367 157 426 138 0
reg3_1
19 368 181 427 162 0
reg2_1
19 368 204 427 185 0
reg1_1
19 366 228 425 209 0
reg0_1
19 366 251 425 232 0
adr2_1
19 364 273 423 254 0
adr2_0
19 365 294 424 275 0
grd
20 564 189 623 170 0
in2_1
31 485 420 534 335 0 1
19 361 352 420 333 0
reg3_3
19 362 376 421 357 0
reg2_3
19 362 399 421 380 0
reg1_3
19 360 423 419 404 0
reg0_3
19 360 446 419 427 0
adr2_1
19 358 468 417 449 0
adr2_0
19 359 489 418 470 0
grd
20 558 384 617 365 0
in2_3
22 260 133 390 113 0 \NUL
MUX for ALU input2
1 224 171 155 151
1 224 189 154 222
1 156 198 224 183
1 224 177 156 175
1 152 267 224 213
1 224 207 154 245
1 153 288 224 225
1 297 183 269 183
1 221 364 152 344
1 221 382 151 415
1 153 391 221 376
1 221 370 153 368
1 149 460 221 406
1 221 400 151 438
1 150 481 221 418
1 294 376 266 376
1 492 167 423 147
1 492 185 422 218
1 424 194 492 179
1 492 173 424 171
1 420 263 492 209
1 492 203 422 241
1 421 284 492 221
1 565 179 537 179
1 486 362 417 342
1 486 380 416 413
1 418 389 486 374
1 486 368 418 366
1 414 458 486 404
1 486 398 416 436
1 415 479 486 416
1 559 374 531 374
38 9
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 92 10 0 \NUL
Kaiwen Pan
22 12 54 55 34 0 \NUL
kpan7
22 12 102 150 82 0 \NUL
CSE 12, Winter 2021
22 258 87 418 67 0 \NUL
4 4:1 mux to do left shift
31 155 218 204 133 0 1
19 28 146 87 127 0
in2_0
19 27 167 86 148 0
in2_1
19 27 189 86 170 0
in2_2
19 28 211 87 192 0
in2_3
19 28 234 87 215 0
in1_1
19 29 257 88 238 0
in1_0
19 29 280 88 261 0
grd
31 154 392 203 307 0 1
19 27 320 86 301 0
grd
19 26 341 85 322 0
grd
19 26 363 85 344 0
in2_0
19 27 385 86 366 0
in2_1
19 27 408 86 389 0
in1_1
19 28 431 87 412 0
in1_0
19 28 454 87 435 0
grd
31 533 213 582 128 0 1
19 406 141 465 122 0
grd
19 405 162 464 143 0
in2_0
19 405 184 464 165 0
in2_1
19 406 206 465 187 0
in2_2
19 406 229 465 210 0
in1_1
19 407 252 466 233 0
in1_0
19 407 275 466 256 0
grd
31 534 393 583 308 0 1
19 407 321 466 302 0
grd
19 406 342 465 323 0
grd
19 406 364 465 345 0
grd
19 407 386 466 367 0
in2_0
19 407 409 466 390 0
in1_1
19 408 432 467 413 0
in1_0
19 408 455 467 436 0
grd
19 116 509 175 490 0
in1_3
19 115 536 174 517 0
in1_2
3 227 538 276 489 0 1
20 288 523 347 504 0
high
19 177 425 236 406 0
high
19 168 252 227 233 0
high
19 546 243 605 224 0
high
19 542 429 601 410 0
high
3 248 373 297 324 0 0
3 610 374 659 325 0 0
3 622 198 671 149 0 0
3 245 202 294 153 0 0
20 303 187 362 168 0
alu_3
20 305 358 364 339 0
alu_1
20 668 359 727 340 0
alu_0
20 679 183 738 164 0
alu_2
22 370 521 687 501 0 \NUL
If any of the highest 2 bits is 1, output is all zero
1 84 136 156 160
1 83 157 156 166
1 83 179 156 172
1 84 201 156 178
1 84 224 156 196
1 85 247 156 202
1 85 270 156 214
1 83 310 155 334
1 82 331 155 340
1 82 353 155 346
1 83 375 155 352
1 83 398 155 370
1 84 421 155 376
1 84 444 155 388
1 462 131 534 155
1 461 152 534 161
1 461 174 534 167
1 462 196 534 173
1 462 219 534 191
1 463 242 534 197
1 463 265 534 209
1 463 311 535 335
1 462 332 535 341
1 462 354 535 347
1 463 376 535 353
1 463 399 535 371
1 464 422 535 377
1 464 445 535 389
1 172 499 228 499
1 171 526 228 527
1 273 513 289 513
1 200 346 249 334
1 233 415 249 362
1 201 172 246 163
1 246 191 224 242
1 579 167 623 159
1 623 187 602 233
1 611 335 580 347
1 598 419 611 363
1 656 349 669 349
1 668 173 680 173
1 291 177 304 177
1 294 348 306 348
39 16777215
47 0
40 1 6 6
50 800 600
51 0 100
30
System
16
700
0
0
0
0
0
34
