Classic Timing Analyzer report for SD
Thu Oct 03 15:19:22 2019
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Parallel Compilation
  5. tpd
  6. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                     ;
+------------------------------+-------+---------------+-------------+------+----------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time ; From ; To       ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+-------------+------+----------+------------+----------+--------------+
; Worst-case tpd               ; N/A   ; None          ; 10.710 ns   ; B[3] ; Disp1[3] ; --         ; --       ; 0            ;
; Total number of failed paths ;       ;               ;             ;      ;          ;            ;          ; 0            ;
+------------------------------+-------+---------------+-------------+------+----------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP2S15F484C3       ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; Off                ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------+
; tpd                                                           ;
+-------+-------------------+-----------------+------+----------+
; Slack ; Required P2P Time ; Actual P2P Time ; From ; To       ;
+-------+-------------------+-----------------+------+----------+
; N/A   ; None              ; 10.710 ns       ; B[3] ; Disp1[3] ;
; N/A   ; None              ; 10.643 ns       ; A[2] ; Disp1[3] ;
; N/A   ; None              ; 10.641 ns       ; A[3] ; Disp1[3] ;
; N/A   ; None              ; 10.609 ns       ; A[1] ; Disp1[3] ;
; N/A   ; None              ; 10.453 ns       ; B[3] ; Disp1[4] ;
; N/A   ; None              ; 10.436 ns       ; B[3] ; Disp1[5] ;
; N/A   ; None              ; 10.431 ns       ; B[2] ; Disp1[3] ;
; N/A   ; None              ; 10.388 ns       ; B[0] ; Disp1[3] ;
; N/A   ; None              ; 10.386 ns       ; A[2] ; Disp1[4] ;
; N/A   ; None              ; 10.384 ns       ; A[3] ; Disp1[4] ;
; N/A   ; None              ; 10.369 ns       ; A[2] ; Disp1[5] ;
; N/A   ; None              ; 10.367 ns       ; A[3] ; Disp1[5] ;
; N/A   ; None              ; 10.352 ns       ; A[1] ; Disp1[4] ;
; N/A   ; None              ; 10.335 ns       ; A[1] ; Disp1[5] ;
; N/A   ; None              ; 10.183 ns       ; B[3] ; Disp1[0] ;
; N/A   ; None              ; 10.174 ns       ; B[2] ; Disp1[4] ;
; N/A   ; None              ; 10.157 ns       ; B[2] ; Disp1[5] ;
; N/A   ; None              ; 10.131 ns       ; B[0] ; Disp1[4] ;
; N/A   ; None              ; 10.116 ns       ; A[2] ; Disp1[0] ;
; N/A   ; None              ; 10.114 ns       ; B[0] ; Disp1[5] ;
; N/A   ; None              ; 10.114 ns       ; A[3] ; Disp1[0] ;
; N/A   ; None              ; 10.082 ns       ; A[1] ; Disp1[0] ;
; N/A   ; None              ; 10.072 ns       ; A[3] ; Disp2[4] ;
; N/A   ; None              ; 10.054 ns       ; B[3] ; Disp2[4] ;
; N/A   ; None              ; 10.040 ns       ; A[1] ; Disp2[4] ;
; N/A   ; None              ; 9.992 ns        ; B[1] ; Disp1[3] ;
; N/A   ; None              ; 9.928 ns        ; A[2] ; Disp2[4] ;
; N/A   ; None              ; 9.904 ns        ; B[2] ; Disp1[0] ;
; N/A   ; None              ; 9.861 ns        ; B[0] ; Disp1[0] ;
; N/A   ; None              ; 9.757 ns        ; B[3] ; Disp2[2] ;
; N/A   ; None              ; 9.738 ns        ; A[3] ; Disp2[2] ;
; N/A   ; None              ; 9.735 ns        ; A[3] ; Disp2[3] ;
; N/A   ; None              ; 9.735 ns        ; B[1] ; Disp1[4] ;
; N/A   ; None              ; 9.718 ns        ; B[1] ; Disp1[5] ;
; N/A   ; None              ; 9.717 ns        ; B[3] ; Disp2[3] ;
; N/A   ; None              ; 9.716 ns        ; B[2] ; Disp2[4] ;
; N/A   ; None              ; 9.706 ns        ; A[1] ; Disp2[2] ;
; N/A   ; None              ; 9.703 ns        ; A[1] ; Disp2[3] ;
; N/A   ; None              ; 9.690 ns        ; A[2] ; Disp2[2] ;
; N/A   ; None              ; 9.673 ns        ; B[0] ; Disp2[4] ;
; N/A   ; None              ; 9.594 ns        ; A[0] ; Disp1[3] ;
; N/A   ; None              ; 9.554 ns        ; B[3] ; Disp2[6] ;
; N/A   ; None              ; 9.547 ns        ; B[3] ; Disp2[1] ;
; N/A   ; None              ; 9.534 ns        ; A[3] ; Disp2[6] ;
; N/A   ; None              ; 9.525 ns        ; B[3] ; Disp2[5] ;
; N/A   ; None              ; 9.502 ns        ; A[1] ; Disp2[6] ;
; N/A   ; None              ; 9.492 ns        ; A[3] ; Disp2[1] ;
; N/A   ; None              ; 9.487 ns        ; A[2] ; Disp2[6] ;
; N/A   ; None              ; 9.480 ns        ; A[2] ; Disp2[1] ;
; N/A   ; None              ; 9.478 ns        ; B[2] ; Disp2[2] ;
; N/A   ; None              ; 9.470 ns        ; A[3] ; Disp2[5] ;
; N/A   ; None              ; 9.465 ns        ; B[1] ; Disp1[0] ;
; N/A   ; None              ; 9.460 ns        ; A[1] ; Disp2[1] ;
; N/A   ; None              ; 9.458 ns        ; A[2] ; Disp2[5] ;
; N/A   ; None              ; 9.457 ns        ; A[3] ; Disp2[0] ;
; N/A   ; None              ; 9.439 ns        ; B[3] ; Disp2[0] ;
; N/A   ; None              ; 9.438 ns        ; A[1] ; Disp2[5] ;
; N/A   ; None              ; 9.435 ns        ; B[0] ; Disp2[2] ;
; N/A   ; None              ; 9.425 ns        ; A[1] ; Disp2[0] ;
; N/A   ; None              ; 9.423 ns        ; B[1] ; Disp2[4] ;
; N/A   ; None              ; 9.366 ns        ; A[2] ; Disp2[3] ;
; N/A   ; None              ; 9.337 ns        ; A[0] ; Disp1[4] ;
; N/A   ; None              ; 9.323 ns        ; B[0] ; Disp2[3] ;
; N/A   ; None              ; 9.320 ns        ; A[0] ; Disp1[5] ;
; N/A   ; None              ; 9.313 ns        ; A[2] ; Disp2[0] ;
; N/A   ; None              ; 9.275 ns        ; B[2] ; Disp2[6] ;
; N/A   ; None              ; 9.268 ns        ; B[2] ; Disp2[1] ;
; N/A   ; None              ; 9.246 ns        ; B[2] ; Disp2[5] ;
; N/A   ; None              ; 9.232 ns        ; B[0] ; Disp2[6] ;
; N/A   ; None              ; 9.225 ns        ; B[0] ; Disp2[1] ;
; N/A   ; None              ; 9.203 ns        ; B[0] ; Disp2[5] ;
; N/A   ; None              ; 9.138 ns        ; B[2] ; Disp2[3] ;
; N/A   ; None              ; 9.101 ns        ; B[2] ; Disp2[0] ;
; N/A   ; None              ; 9.089 ns        ; B[1] ; Disp2[2] ;
; N/A   ; None              ; 9.086 ns        ; B[1] ; Disp2[3] ;
; N/A   ; None              ; 9.067 ns        ; A[0] ; Disp1[0] ;
; N/A   ; None              ; 9.058 ns        ; B[0] ; Disp2[0] ;
; N/A   ; None              ; 8.885 ns        ; B[1] ; Disp2[6] ;
; N/A   ; None              ; 8.879 ns        ; A[0] ; Disp2[4] ;
; N/A   ; None              ; 8.843 ns        ; B[1] ; Disp2[1] ;
; N/A   ; None              ; 8.821 ns        ; B[1] ; Disp2[5] ;
; N/A   ; None              ; 8.808 ns        ; B[1] ; Disp2[0] ;
; N/A   ; None              ; 8.641 ns        ; A[0] ; Disp2[2] ;
; N/A   ; None              ; 8.529 ns        ; A[0] ; Disp2[3] ;
; N/A   ; None              ; 8.438 ns        ; A[0] ; Disp2[6] ;
; N/A   ; None              ; 8.431 ns        ; A[0] ; Disp2[1] ;
; N/A   ; None              ; 8.409 ns        ; A[0] ; Disp2[5] ;
; N/A   ; None              ; 8.264 ns        ; A[0] ; Disp2[0] ;
+-------+-------------------+-----------------+------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Full Version
    Info: Processing started: Thu Oct 03 15:19:22 2019
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off SD -c SD --timing_analysis_only
Info: Parallel compilation is enabled and will use 4 of the 4 processors detected
Info: Longest tpd from source pin "B[3]" to destination pin "Disp1[3]" is 10.710 ns
    Info: 1: + IC(0.000 ns) + CELL(0.827 ns) = 0.827 ns; Loc. = PIN_F8; Fanout = 5; PIN Node = 'B[3]'
    Info: 2: + IC(4.458 ns) + CELL(0.225 ns) = 5.510 ns; Loc. = LCCOMB_X35_Y6_N2; Fanout = 1; COMB Node = 'adder_bcd:inst|fulladder4bit:inst|bit_a_bit:inst5|inst7~0'
    Info: 3: + IC(0.394 ns) + CELL(0.228 ns) = 6.132 ns; Loc. = LCCOMB_X35_Y6_N10; Fanout = 8; COMB Node = 'adder_bcd:inst|fulladder4bit:inst|bit_a_bit:inst7|inst1'
    Info: 4: + IC(0.766 ns) + CELL(0.272 ns) = 7.170 ns; Loc. = LCCOMB_X37_Y7_N18; Fanout = 4; COMB Node = 'adder_bcd:inst|inst5~0'
    Info: 5: + IC(1.558 ns) + CELL(1.982 ns) = 10.710 ns; Loc. = PIN_C7; Fanout = 0; PIN Node = 'Disp1[3]'
    Info: Total cell delay = 3.534 ns ( 33.00 % )
    Info: Total interconnect delay = 7.176 ns ( 67.00 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 189 megabytes
    Info: Processing ended: Thu Oct 03 15:19:22 2019
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


