[![Xilinx](https://a11ybadges.com/badge?logo=xilinx)](https://www.xilinx.com/)

<h2 align="center">Progetto Finale Reti Logiche 2023/2024 - Politecnico di Milano</h2>

Si chiede di implementare un modulo HW (descritto in VHDL) che si interfacci con una memoria e che rispetti le indicazioni riportate nella seguente specifica:
Il sistema legge un messaggio costituito da una sequenza di K parole il cui valore √® tra 0 e 255.
* Il valore 0 all‚Äôinterno della sequenza deve essere considerato non come valore ma come informazione ‚Äúil valore non √® specificato‚Äù.
* La sequenza di K parole da elaborare √® memorizzata a partire da un indirizzo specificato (ADD), ogni 2 byte (e.g. ADD, ADD+2, ADD+4, ‚Ä¶, ADD+2*(K-1)). Il byte mancante dovr√† essere completato come descritto in seguito.
* Il modulo da progettare ha il compito di completare la sequenza, sostituendo gli zero laddove presenti con l‚Äôultimo valore letto diverso da zero, ed inserendo un valore di ‚Äúcredibilit√†‚Äù C, nel byte mancante, per ogni valore della sequenza.
* La sostituzione degli zero avviene copiando l‚Äôultimo valore valido (non zero) letto precedente e appartenente alla sequenza.
* Il valore di credibilit√† C √® pari a 31 ogni volta che il valore della sequenza √® non zero, mentre viene decrementato (minimo C=0) rispetto al valore precedente ogni volta che si incontra uno zero
* Un segnale di START (con associato ADD e K) determina la richiesta di codifica, un segnale DONE la sua fine

<p align="center">
  <img src="imgs/esempio_seq.png" alt="Sequenza"/>
</p>

## Soluzione

La macchina progettata √® stata progettata utilizzando gli stati mostrati in figura:

<p align="center">
  <img src="imgs/fsm.png" alt="Sequenza"/>
</p>

Per una pi√π dettagliata descrizione riguardo l'implementazione, pu√≤ essere consultata la documentazione del progetto al seguente [link](https://github.com/DiegoLecchi/Progetto_RL/blob/main/final_delivery/10681646_10736595.pdf).

Se, invece, si √® interessati al codice vero e proprio del componente, pu√≤ essere consultato il file VHDL al seguente [link](https://github.com/DiegoLecchi/Progetto_RL/blob/main/final_delivery/10681646_10736595.vhd).


<!-- CONTACT -->
## Membri del Gruppo üë•

* [Diego Lecchi](https://github.com/DiegoLecchi)
* [Andrea Mastroberti](https://github.com/dre-droid)
