<table>
<tr><td>
    <img src="https://media.giphy.com/media/cLQUpXYTO21yg/giphy.gif" width="250" height="140" />
</td><td>

<h2>Merhaba! Ben Furkan</h2>
<p>
  SÃ¼leyman Demirel Ãœniversitesi Bilgisayar MÃ¼hendisliÄŸi bÃ¶lÃ¼mÃ¼nde Ã¶ÄŸrenim gÃ¶ren bir Ã¶ÄŸrenciyim.
  DonanÄ±m tasarÄ±mÄ±, dijital sistemler ve bilgisayar mimarisi ile ilgileniyorum.
  FPGA Ã¼zerinde SystemVerilog ile Ã§alÄ±ÅŸarak RISC-V mimarisinde donanÄ±m tasarÄ±mÄ± yapÄ±yorum.
  C, Java ve SystemVerilog dillerini aktif olarak kullanÄ±yorum.
  <br><br>
  Hedefim, dijital tasarÄ±m ve bilgisayar mimarisi konularÄ±nda kendimi geliÅŸtirerek ileri seviye
  donanÄ±m projeleri Ã¼retmek ve sektÃ¶rde gÃ¼Ã§lÃ¼ bir altyapÄ±ya sahip olmak. Bu senin ne kadar umrunda onu bilemem. Belki burayÄ± bile okumadÄ±n. Bu da benim pek umrumda deÄŸil.
</p>

</td>
</tr>
</table>






# ğŸ“Š GitHub Verilerim:
![](https://github-readme-stats.vercel.app/api?username=FurcanY&theme=dark&hide_border=false&include_all_commits=true&count_private=true)
![](https://github-readme-stats.vercel.app/api/top-langs/?username=FurcanY&theme=dark&hide_border=false&include_all_commits=true&count_private=true&layout=compact)




