<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:06:46.646</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.11.28</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2022-0161777</applicationNumber><claimCount>17</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>IMC(IN MEMORY COMPUTING) 프로세서 및 IMC 프로세서의 동작 방법</inventionTitle><inventionTitleEng>IN MEMORY COMPUTING(IMC) PROCESSOR AND OPERATING  METHOD OF IMC PROCESSOR</inventionTitleEng><openDate>2024.06.05</openDate><openNumber>10-2024-0079301</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.10.13</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2018.01.01)</ipcDate><ipcNumber>G06F 9/30</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2017.01.01)</ipcDate><ipcNumber>G06F 7/544</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 15/78</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>G06N 3/063</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>G06N 3/04</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G11C 11/412</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H03K 19/21</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> IMC 프로세서 및 IMC 프로세서의 동작 방법이이 개시된다. 일 실시예에 따른 연산 장치는 제1 인버터 및 제2 인버터를 포함하는 SRAM 셀; 및 제1 인버터 트랜지스터 및 제2 인버터 트랜지스터를 포함하는 인버터를 포함하고, 제1 인버터의 출력 단과 제2 인버터 트랜지스터의 소스 단이 연결될 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 제1 인버터 및 제2 인버터를 포함하는 SRAM 셀; 및제1 인버터 트랜지스터 및 제2 인버터 트랜지스터를 포함하는 인버터;를 포함하고,상기 제1 인버터의 출력 단과 상기 제2 인버터 트랜지스터의 소스 단이 연결되는, 연산 장치.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 연산 장치는상기 인버터의 입력 단을 통해 입력되는 입력 데이터와 상기 제2 인버터의 출력 데이터 사이의 연산을 수행하여 상기 인버터의 출력 단을 통해 상기 연산 결과를 출력하는, 연산 장치.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서,상기 연산 결과는상기 입력 데이터와 상기 제2 인버터의 출력 데이터 사이의 NOR 연산 결과를 포함하는, 연산 장치.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서,풀다운 트랜지스터를 더 포함하고,상기 풀다운 트랜지스터의 게이트 단은 상기 제2 인버터의 출력 단과 연결되는, 연산 장치.</claim></claimInfo><claimInfo><claim>5. 제4항에 있어서,상기 풀다운 트랜지스터는NMOS를 포함하고,상기 인버터의 출력 단은 상기 풀다운 트랜지스터의 드레인 단과 연결되는, 연산 장치.</claim></claimInfo><claimInfo><claim>6. 제1항에 있어서,상기 연산 장치는상기 인버터의 입력 단을 통해 입력되는 인버스 입력 데이터와 상기 제1 인버터의 출력 데이터 사이의 연산을 수행하여 상기 인버터의 출력 단을 통해 상기 연산 결과를 출력하는, 연산 장치.</claim></claimInfo><claimInfo><claim>7. 제6항에 있어서,상기 연산 결과는상기 인버스 입력 데이터에 대응하는 입력 데이터와 상기 제1 인버터의 출력 데이터 사이의 AND 연산 결과를 포함하는, 연산 장치.</claim></claimInfo><claimInfo><claim>8. 제1 인버터 및 제2 인버터를 포함하는 SRAM 셀; 및제1 인버터 트랜지스터 및 제2 인버터 트랜지스터를 포함하는 인버터;를 포함하고,상기 제1 인버터의 출력 단과 상기 제1 인버터 트랜지스터의 소스 단이 연결되는, 연산 장치.</claim></claimInfo><claimInfo><claim>9. 제8항에 있어서,상기 연산 장치는상기 인버터의 입력 단을 통해 입력되는 입력 데이터와 상기 제1 인버터의 출력 데이터 사이의 연산을 수행하여 상기 인버터의 출력 단을 통해 상기 연산 결과를 출력하는, 연산 장치.</claim></claimInfo><claimInfo><claim>10. 제9항에 있어서,상기 연산 결과는상기 입력 데이터와 상기 제1 인버터의 출력 데이터 사이의 NAND 연산 결과를 포함하는, 연산 장치.</claim></claimInfo><claimInfo><claim>11. 제8항에 있어서,풀업 트랜지스터를 더 포함하고,상기 풀업 트랜지스터의 게이트 단은 상기 제1 인버터의 출력 단과 연결되는, 연산 장치.</claim></claimInfo><claimInfo><claim>12. 제11항에 있어서,상기 풀업 트랜지스터는PMOS를 포함하고,상기 인버터의 출력 단은 상기 풀업 트랜지스터의 드레인 단과 연결되는, 연산 장치.</claim></claimInfo><claimInfo><claim>13. 제8항에 있어서,상기 연산 장치는상기 인버터의 입력 단을 통해 입력되는 인버스 입력 데이터와 상기 제1 인버터의 출력 데이터 사이의 연산을 수행하여 상기 인버터의 출력 단을 통해 상기 연산 결과를 출력하는, 연산 장치.</claim></claimInfo><claimInfo><claim>14. 제13항에 있어서,상기 연산 결과는상기 인버스 입력 데이터에 대응하는 입력 데이터와 상기 제1 인버터의 출력 데이터 사이의 OR 연산 결과를 포함하는, 연산 장치.</claim></claimInfo><claimInfo><claim>15. 제1 인버터 및 제2 인버터를 포함하는 SRAM 셀; 및제1 인버터 트랜지스터 및 제2 인버터 트랜지스터를 포함하는 인버터;를 포함하고,상기 제2 인버터의 출력 단과 상기 제1 인버터 트랜지스터의 소스 단이 연결되고, 상기 제1 인버터의 출력 단과 상기 제2 인버터 트랜지스터의 소스 단이 연결되는, 연산 장치.</claim></claimInfo><claimInfo><claim>16. 제15항에 있어서,상기 연산 장치는상기 인버터의 입력 단을 통해 입력되는 입력 데이터와 상기 제2 인버터의 출력 데이터 사이의 연산을 수행하여 상기 인버터의 출력 단을 통해 상기 연산 결과를 출력하는, 연산 장치.</claim></claimInfo><claimInfo><claim>17. 제16항에 있어서,상기 연산 결과는상기 입력 데이터와 상기 제2 인버터의 출력 데이터 사이의 XOR 연산 결과를 포함하는, 연산 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기도 수원시 영통구...</address><code>119981042713</code><country>대한민국</country><engName>SAMSUNG ELECTRONICS CO., LTD.</engName><name>삼성전자주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 수원시 영통구...</address><code>420170488924</code><country>대한민국</country><engName>JUNG, Seungchul</engName><name>정승철</name></inventorInfo><inventorInfo><address>경기도 수원시 영통구...</address><code>420170497837</code><country>대한민국</country><engName>YUN, Seok Ju</engName><name>윤석주</name></inventorInfo><inventorInfo><address>경기도 수원시 영통구...</address><code>420200130601</code><country>대한민국</country><engName>KWON,SOONWAN</engName><name>권순완</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 언주로 ***, *층(역삼동,화물재단빌딩)</address><code>920071000614</code><country>대한민국</country><engName>MUHANN PATENT &amp; LAW FIRM</engName><name>특허법인무한</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2022.11.28</receiptDate><receiptNumber>1-1-2022-1273463-26</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2025.10.13</receiptDate><receiptNumber>1-1-2025-1138404-79</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020220161777.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c9355aca172e784f58d726217b41156b46877468fa0604c9221903974a6f5103d517d938a3d8e6254078fb145477f0824c83f999e6ba0569ec1</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cff11f4c227d1dbbe206d9694d30c04017cb59d0acc7566881b3116e0cbbe7a2439e39b30e3443890e08011c987083b32f632ae67b25a8220c</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>