# VHDL-Combinational-Calculator
Calculadora Digital BCD en VHDL para FPGA üßÆ
Este repositorio contiene el proyecto final para la asignatura Dise√±o de Sistemas Digitales (1830) de la Facultad de Ingenier√≠a Electr√≥nica en la Pontificia Universidad Javeriana.

El proyecto consiste en una calculadora digital de 4 bits, descrita completamente en VHDL e implementada en una tarjeta de desarrollo Terasic DE0 con una FPGA Intel Cyclone III.

üöÄ Caracter√≠sticas
Operaciones Soportadas:

Suma BCD (Decimal Codificado en Binario)

Resta BCD (con manejo de n√∫meros negativos)

Multiplicaci√≥n Binaria

Interfaz de Usuario:

Entrada de dos operandos (A y B) de 4 bits y un c√≥digo de operaci√≥n de 2 bits mediante 10 interruptores (SW).

Visualizaci√≥n de los operandos y el resultado en 4 displays de 7 segmentos.

Manejo de Errores ‚ö†Ô∏è:

El sistema opera en el rango BCD [0-9].

Si un operando introducido es mayor que 9, el display correspondiente muestra una 'E'.

Si la entrada es inv√°lida, el resultado de la operaci√≥n muestra "EE" para notificar al usuario.

Arquitectura:

Dise√±o 100% combinacional.

Estructura modular y jer√°rquica para facilitar la depuraci√≥n y escalabilidad.

üìÅ Estructura del Proyecto y M√≥dulos
El dise√±o est√° compuesto por varios m√≥dulos VHDL, cada uno con una responsabilidad espec√≠fica.

M√≥dulos Principales
calc_top.vhd: El Integrador Principal üß†. Este es el m√≥dulo de m√°s alto nivel. Conecta todos los dem√°s componentes, mapea las entradas/salidas f√≠sicas (interruptores y displays) y gestiona el flujo de datos y la l√≥gica de error final.

alu.vhd: Unidad Aritm√©tico-L√≥gica üéõÔ∏è. Act√∫a como un director de orquesta. No realiza c√°lculos, sino que selecciona el resultado correcto (suma/resta o multiplicaci√≥n) bas√°ndose en el c√≥digo de operaci√≥n del usuario.

sum_sub.vhd: Cerebro de Suma/Resta ‚ûï‚ûñ. Un m√≥dulo optimizado que realiza tanto la suma BCD (con la correcci√≥n de sumar 6 cuando es necesario) como la resta en complemento a dos, calculando la magnitud y el signo del resultado.

multiplicacion.vhd: Motor de Multiplicaci√≥n ‚úñÔ∏è. Implementa una multiplicaci√≥n binaria de 4x4 utilizando el algoritmo de "desplazar y sumar" de forma estructural.

M√≥dulos de Soporte y L√≥gica Base
bin2bcd8.vhd: Conversor Binario a BCD üî¢. Un componente clave que toma el resultado binario de 8 bits de la multiplicaci√≥n y lo convierte a dos d√≠gitos BCD (decenas y unidades) para que pueda ser mostrado en los displays.

bcd_to_7seg.vhd: Decodificador de Display üìü. Traduce un n√∫mero BCD de 4 bits al patr√≥n de 7 se√±ales necesario para encender los segmentos de un display y mostrar un d√≠gito.

bcd_guard.vhd: Guardia de Seguridad üõ°Ô∏è. Un m√≥dulo simple pero crucial que vigila las entradas A y B. Si alguna es mayor que 9, levanta una bandera de error.

adder4bit.vhd: Sumador de 4 bits. Un bloque de construcci√≥n reutilizable, hecho a partir de cuatro full_adder.

full_adder.vhd: Sumador Completo de 1 bit. El ladrillo fundamental de toda la l√≥gica aritm√©tica del proyecto.

üõ†Ô∏è C√≥mo Compilar e Implementar
Para compilar y ejecutar este proyecto, necesitas el software de Intel FPGA.

Crear el Proyecto en Quartus Prime

Crea un nuevo proyecto y aseg√∫rate de seleccionar el dispositivo correcto: Familia Cyclone III, Dispositivo EP3C16F484C6N.

A√±ade todos los archivos .vhd de este repositorio al proyecto.

Establecer la Entidad Principal

En el navegador del proyecto, haz clic derecho en calc_top.vhd y selecciona "Set as Top-Level Entity". Esta es la entidad que se conectar√° al hardware.

Compilar el Dise√±o

Inicia una compilaci√≥n completa yendo a Processing > Start Compilation (o el bot√≥n de Play ‚ñ∂Ô∏è). Aseg√∫rate de que no haya errores.

Asignar los Pines F√≠sicos

Abre el Pin Planner (Assignments > Pin Planner).

Asigna cada puerto de calc_top (ej. SW[0], HEX0[0], etc.) a su pin f√≠sico correspondiente en la tarjeta Terasic DE0. Consulta el manual de la tarjeta para obtener la tabla de pines correcta.

Re-compilar y Programar

Vuelve a compilar el proyecto para que se apliquen las asignaciones de pines.

Abre el Programmer (Tools > Programmer), selecciona el hardware USB-Blaster, carga el archivo .sof generado en la carpeta output_files, y presiona Start.

¬°Listo! La calculadora deber√≠a estar funcionando en tu FPGA.

By Sof√≠a y Kevin
Pontificia Universidad Javeriana, Bogot√°, Colombia
