
module s27(G10,G5,G11,G6,G13,G7,GND,VDD,CK,G0,G1,G17,G2,G3);

input G5,G6,G7,GND,VDD,CK,G0,G1,G2,G3;

output G10,G11,G13,G17;

wire G14,G8,G15,G12,G16,G9;

not NOT_0(G14,G0);
not NOT_1(G17,G11);
and AND2_0(G8,G14,G6);
or OR2_0(G15,G12,G8);
or OR2_1(G16,G3,G8);
nand NAND2_0(G9,G16,G15);
nor NOR2_0(G10,G14,G11);
nor NOR2_1(G11,G5,G9);
nor NOR2_2(G12,G1,G7);
nor NOR2_3(G13,G2,G12);

endmodule
