TimeQuest Timing Analyzer report for ALU
Wed Jul 22 14:17:14 2020
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLOCK'
 12. Slow Model Hold: 'CLOCK'
 13. Slow Model Minimum Pulse Width: 'CLOCK'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'CLOCK'
 24. Fast Model Hold: 'CLOCK'
 25. Fast Model Minimum Pulse Width: 'CLOCK'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; ALU                                                               ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C70F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; CLOCK      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 95.79 MHz ; 95.79 MHz       ; CLOCK      ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLOCK ; -9.439 ; -14850.203    ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLOCK ; 0.391 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLOCK ; -1.423 ; -7067.060             ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK'                                                                                                                                                                                                                                                     ;
+--------+-------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                     ; To Node                                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -9.439 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.002      ; 10.477     ;
; -9.427 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.003      ; 10.466     ;
; -9.256 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.004      ; 10.296     ;
; -9.244 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.005      ; 10.285     ;
; -9.193 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.002      ; 10.231     ;
; -9.191 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.002     ; 10.225     ;
; -9.181 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.003      ; 10.220     ;
; -9.179 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 10.214     ;
; -9.138 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]   ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.012      ; 10.186     ;
; -9.126 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]   ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.013      ; 10.175     ;
; -9.107 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.004      ; 10.147     ;
; -9.095 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.005      ; 10.136     ;
; -9.056 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.002     ; 10.090     ;
; -9.053 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.002      ; 10.091     ;
; -9.044 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 10.079     ;
; -9.042 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]   ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.012      ; 10.090     ;
; -9.041 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.003      ; 10.080     ;
; -9.030 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]   ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.013      ; 10.079     ;
; -8.938 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.004      ; 9.978      ;
; -8.926 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.005      ; 9.967      ;
; -8.905 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.002     ; 9.939      ;
; -8.893 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 9.928      ;
; -8.879 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.002      ; 9.917      ;
; -8.696 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.004      ; 9.736      ;
; -8.666 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.002     ; 9.700      ;
; -8.654 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 9.689      ;
; -8.638 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.002     ; 9.672      ;
; -8.633 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.002      ; 9.671      ;
; -8.631 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.002     ; 9.665      ;
; -8.626 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 9.661      ;
; -8.578 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]   ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.012      ; 9.626      ;
; -8.547 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.004      ; 9.587      ;
; -8.496 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.002     ; 9.530      ;
; -8.493 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.002      ; 9.531      ;
; -8.482 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]   ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.012      ; 9.530      ;
; -8.481 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.002      ; 9.519      ;
; -8.378 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.004      ; 9.418      ;
; -8.345 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.002     ; 9.379      ;
; -8.298 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.004      ; 9.338      ;
; -8.235 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.002      ; 9.273      ;
; -8.233 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.002     ; 9.267      ;
; -8.180 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]   ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.012      ; 9.228      ;
; -8.152 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.003      ; 9.191      ;
; -8.149 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.004      ; 9.189      ;
; -8.106 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.002     ; 9.140      ;
; -8.098 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.002     ; 9.132      ;
; -8.095 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.002      ; 9.133      ;
; -8.084 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]   ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.012      ; 9.132      ;
; -8.078 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.002     ; 9.112      ;
; -7.980 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.004      ; 9.020      ;
; -7.969 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.005      ; 9.010      ;
; -7.947 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.002     ; 8.981      ;
; -7.906 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.003      ; 8.945      ;
; -7.904 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 8.939      ;
; -7.851 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]   ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.013      ; 8.900      ;
; -7.820 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.005      ; 8.861      ;
; -7.811 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.002     ; 8.845      ;
; -7.799 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 8.834      ;
; -7.769 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 8.804      ;
; -7.766 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.003      ; 8.805      ;
; -7.755 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]   ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.013      ; 8.804      ;
; -7.747 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.003      ; 8.786      ;
; -7.708 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.002     ; 8.742      ;
; -7.680 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.002     ; 8.714      ;
; -7.651 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.005      ; 8.692      ;
; -7.633 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[16] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.015      ; 8.684      ;
; -7.621 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[16] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.016      ; 8.673      ;
; -7.618 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 8.653      ;
; -7.575 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 8.610      ;
; -7.564 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.005      ; 8.605      ;
; -7.563 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 8.599      ;
; -7.501 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.003      ; 8.540      ;
; -7.499 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 8.534      ;
; -7.446 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]   ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.013      ; 8.495      ;
; -7.415 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.005      ; 8.456      ;
; -7.379 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 8.414      ;
; -7.373 ; lpm_dff:B_REG|dffs[0]                                                         ; lpm_dff:ALU_OUT|dffs[22]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.023      ; 8.432      ;
; -7.364 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 8.399      ;
; -7.361 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.003      ; 8.400      ;
; -7.351 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 8.386      ;
; -7.350 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]   ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.013      ; 8.399      ;
; -7.318 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[25]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.003      ; 8.357      ;
; -7.257 ; lpm_dff:A_REG|dffs[1]                                                         ; lpm_dff:ALU_OUT|dffs[22]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.047      ; 8.340      ;
; -7.251 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.002     ; 8.285      ;
; -7.246 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.005      ; 8.287      ;
; -7.213 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 8.248      ;
; -7.207 ; lpm_dff:IR|dffs[15]                                                           ; lpm_dff:ALU_OUT|dffs[22]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.009      ; 8.252      ;
; -7.205 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[24]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.013     ; 8.228      ;
; -7.167 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10] ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a36~porta_address_reg8 ; CLOCK        ; CLOCK       ; 1.000        ; 0.090      ; 8.222      ;
; -7.135 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[15] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 8.170      ;
; -7.135 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[25]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.005      ; 8.176      ;
; -7.125 ; lpm_dff:IR|dffs[5]                                                            ; lpm_dff:ALU_OUT|dffs[3]                                                                                        ; CLOCK        ; CLOCK       ; 1.000        ; 0.024      ; 8.185      ;
; -7.123 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[15] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 8.159      ;
; -7.086 ; lpm_dff:A_REG|dffs[0]                                                         ; lpm_dff:ALU_OUT|dffs[22]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.059      ; 8.181      ;
; -7.073 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[16] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.015      ; 8.124      ;
; -7.072 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[25]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.003      ; 8.111      ;
; -7.070 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[25]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 8.105      ;
; -7.054 ; lpm_dff:IR|dffs[5]                                                            ; lpm_dff:B_REG|dffs[14]                                                                                         ; CLOCK        ; CLOCK       ; 1.000        ; 0.012      ; 8.102      ;
; -7.052 ; lpm_dff:A_REG|dffs[18]                                                        ; lpm_dff:ALU_OUT|dffs[18]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 8.088      ;
; -7.039 ; lpm_dff:IR|dffs[7]                                                            ; lpm_dff:ALU_OUT|dffs[3]                                                                                        ; CLOCK        ; CLOCK       ; 1.000        ; 0.008      ; 8.083      ;
+--------+-------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK'                                                                                                                                                                                                                    ;
+-------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                     ; To Node                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]   ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]   ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]   ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]   ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18] ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[19] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[19] ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[20] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[20] ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[21] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[21] ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[22] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[22] ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[23] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[23] ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[24] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[24] ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[25] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[25] ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26] ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27] ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
+-------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK'                                                                                                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------+
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0                       ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0                       ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg0    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg0    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg1    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg1    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg10   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg10   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg11   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg11   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg2    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg2    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg3    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg3    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg4    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg4    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg5    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg5    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg6    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg6    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg7    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg7    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg8    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg8    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg9    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg9    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a1                       ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a1                       ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a10                      ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a10                      ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100                     ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100                     ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101                     ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101                     ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a102                     ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a102                     ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a102~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a102~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a102~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a102~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a102~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a102~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a102~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a102~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a102~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a102~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a102~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a102~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a102~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a102~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a102~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a102~porta_address_reg5  ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RESET     ; CLOCK      ; 6.733 ; 6.733 ; Rise       ; CLOCK           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; RESET     ; CLOCK      ; -0.954 ; -0.954 ; Rise       ; CLOCK           ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Clock to Output Times                                                              ;
+----------------------+------------+--------+--------+------------+-----------------+
; Data Port            ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------------+------------+--------+--------+------------+-----------------+
; ALU_1_IN[*]          ; CLOCK      ; 8.850  ; 8.850  ; Rise       ; CLOCK           ;
;  ALU_1_IN[0]         ; CLOCK      ; 7.473  ; 7.473  ; Rise       ; CLOCK           ;
;  ALU_1_IN[1]         ; CLOCK      ; 7.716  ; 7.716  ; Rise       ; CLOCK           ;
;  ALU_1_IN[2]         ; CLOCK      ; 7.726  ; 7.726  ; Rise       ; CLOCK           ;
;  ALU_1_IN[3]         ; CLOCK      ; 7.509  ; 7.509  ; Rise       ; CLOCK           ;
;  ALU_1_IN[4]         ; CLOCK      ; 8.352  ; 8.352  ; Rise       ; CLOCK           ;
;  ALU_1_IN[5]         ; CLOCK      ; 7.458  ; 7.458  ; Rise       ; CLOCK           ;
;  ALU_1_IN[6]         ; CLOCK      ; 7.550  ; 7.550  ; Rise       ; CLOCK           ;
;  ALU_1_IN[7]         ; CLOCK      ; 7.761  ; 7.761  ; Rise       ; CLOCK           ;
;  ALU_1_IN[8]         ; CLOCK      ; 8.210  ; 8.210  ; Rise       ; CLOCK           ;
;  ALU_1_IN[9]         ; CLOCK      ; 7.660  ; 7.660  ; Rise       ; CLOCK           ;
;  ALU_1_IN[10]        ; CLOCK      ; 7.652  ; 7.652  ; Rise       ; CLOCK           ;
;  ALU_1_IN[11]        ; CLOCK      ; 8.038  ; 8.038  ; Rise       ; CLOCK           ;
;  ALU_1_IN[12]        ; CLOCK      ; 7.794  ; 7.794  ; Rise       ; CLOCK           ;
;  ALU_1_IN[13]        ; CLOCK      ; 7.171  ; 7.171  ; Rise       ; CLOCK           ;
;  ALU_1_IN[14]        ; CLOCK      ; 8.598  ; 8.598  ; Rise       ; CLOCK           ;
;  ALU_1_IN[15]        ; CLOCK      ; 8.217  ; 8.217  ; Rise       ; CLOCK           ;
;  ALU_1_IN[16]        ; CLOCK      ; 8.850  ; 8.850  ; Rise       ; CLOCK           ;
;  ALU_1_IN[17]        ; CLOCK      ; 7.904  ; 7.904  ; Rise       ; CLOCK           ;
;  ALU_1_IN[18]        ; CLOCK      ; 7.887  ; 7.887  ; Rise       ; CLOCK           ;
;  ALU_1_IN[19]        ; CLOCK      ; 7.966  ; 7.966  ; Rise       ; CLOCK           ;
;  ALU_1_IN[20]        ; CLOCK      ; 7.728  ; 7.728  ; Rise       ; CLOCK           ;
;  ALU_1_IN[21]        ; CLOCK      ; 7.490  ; 7.490  ; Rise       ; CLOCK           ;
;  ALU_1_IN[22]        ; CLOCK      ; 8.031  ; 8.031  ; Rise       ; CLOCK           ;
;  ALU_1_IN[23]        ; CLOCK      ; 7.955  ; 7.955  ; Rise       ; CLOCK           ;
;  ALU_1_IN[24]        ; CLOCK      ; 7.913  ; 7.913  ; Rise       ; CLOCK           ;
;  ALU_1_IN[25]        ; CLOCK      ; 7.623  ; 7.623  ; Rise       ; CLOCK           ;
;  ALU_1_IN[26]        ; CLOCK      ; 8.135  ; 8.135  ; Rise       ; CLOCK           ;
;  ALU_1_IN[27]        ; CLOCK      ; 7.681  ; 7.681  ; Rise       ; CLOCK           ;
;  ALU_1_IN[28]        ; CLOCK      ; 7.542  ; 7.542  ; Rise       ; CLOCK           ;
;  ALU_1_IN[29]        ; CLOCK      ; 7.717  ; 7.717  ; Rise       ; CLOCK           ;
;  ALU_1_IN[30]        ; CLOCK      ; 8.657  ; 8.657  ; Rise       ; CLOCK           ;
;  ALU_1_IN[31]        ; CLOCK      ; 7.663  ; 7.663  ; Rise       ; CLOCK           ;
; ALU_2_IN[*]          ; CLOCK      ; 9.777  ; 9.777  ; Rise       ; CLOCK           ;
;  ALU_2_IN[0]         ; CLOCK      ; 7.811  ; 7.811  ; Rise       ; CLOCK           ;
;  ALU_2_IN[1]         ; CLOCK      ; 8.288  ; 8.288  ; Rise       ; CLOCK           ;
;  ALU_2_IN[2]         ; CLOCK      ; 7.878  ; 7.878  ; Rise       ; CLOCK           ;
;  ALU_2_IN[3]         ; CLOCK      ; 8.125  ; 8.125  ; Rise       ; CLOCK           ;
;  ALU_2_IN[4]         ; CLOCK      ; 8.981  ; 8.981  ; Rise       ; CLOCK           ;
;  ALU_2_IN[5]         ; CLOCK      ; 7.767  ; 7.767  ; Rise       ; CLOCK           ;
;  ALU_2_IN[6]         ; CLOCK      ; 8.063  ; 8.063  ; Rise       ; CLOCK           ;
;  ALU_2_IN[7]         ; CLOCK      ; 8.426  ; 8.426  ; Rise       ; CLOCK           ;
;  ALU_2_IN[8]         ; CLOCK      ; 8.957  ; 8.957  ; Rise       ; CLOCK           ;
;  ALU_2_IN[9]         ; CLOCK      ; 8.600  ; 8.600  ; Rise       ; CLOCK           ;
;  ALU_2_IN[10]        ; CLOCK      ; 7.988  ; 7.988  ; Rise       ; CLOCK           ;
;  ALU_2_IN[11]        ; CLOCK      ; 8.273  ; 8.273  ; Rise       ; CLOCK           ;
;  ALU_2_IN[12]        ; CLOCK      ; 8.692  ; 8.692  ; Rise       ; CLOCK           ;
;  ALU_2_IN[13]        ; CLOCK      ; 8.636  ; 8.636  ; Rise       ; CLOCK           ;
;  ALU_2_IN[14]        ; CLOCK      ; 7.897  ; 7.897  ; Rise       ; CLOCK           ;
;  ALU_2_IN[15]        ; CLOCK      ; 8.819  ; 8.819  ; Rise       ; CLOCK           ;
;  ALU_2_IN[16]        ; CLOCK      ; 7.958  ; 7.958  ; Rise       ; CLOCK           ;
;  ALU_2_IN[17]        ; CLOCK      ; 8.525  ; 8.525  ; Rise       ; CLOCK           ;
;  ALU_2_IN[18]        ; CLOCK      ; 8.178  ; 8.178  ; Rise       ; CLOCK           ;
;  ALU_2_IN[19]        ; CLOCK      ; 9.216  ; 9.216  ; Rise       ; CLOCK           ;
;  ALU_2_IN[20]        ; CLOCK      ; 7.834  ; 7.834  ; Rise       ; CLOCK           ;
;  ALU_2_IN[21]        ; CLOCK      ; 7.697  ; 7.697  ; Rise       ; CLOCK           ;
;  ALU_2_IN[22]        ; CLOCK      ; 8.978  ; 8.978  ; Rise       ; CLOCK           ;
;  ALU_2_IN[23]        ; CLOCK      ; 9.371  ; 9.371  ; Rise       ; CLOCK           ;
;  ALU_2_IN[24]        ; CLOCK      ; 8.286  ; 8.286  ; Rise       ; CLOCK           ;
;  ALU_2_IN[25]        ; CLOCK      ; 8.843  ; 8.843  ; Rise       ; CLOCK           ;
;  ALU_2_IN[26]        ; CLOCK      ; 9.275  ; 9.275  ; Rise       ; CLOCK           ;
;  ALU_2_IN[27]        ; CLOCK      ; 9.777  ; 9.777  ; Rise       ; CLOCK           ;
;  ALU_2_IN[28]        ; CLOCK      ; 8.255  ; 8.255  ; Rise       ; CLOCK           ;
;  ALU_2_IN[29]        ; CLOCK      ; 9.263  ; 9.263  ; Rise       ; CLOCK           ;
;  ALU_2_IN[30]        ; CLOCK      ; 9.450  ; 9.450  ; Rise       ; CLOCK           ;
;  ALU_2_IN[31]        ; CLOCK      ; 8.883  ; 8.883  ; Rise       ; CLOCK           ;
; ALU_INSTANT_OUT[*]   ; CLOCK      ; 16.932 ; 16.932 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[0]  ; CLOCK      ; 15.410 ; 15.410 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[1]  ; CLOCK      ; 15.261 ; 15.261 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[2]  ; CLOCK      ; 15.097 ; 15.097 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[3]  ; CLOCK      ; 15.546 ; 15.546 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[4]  ; CLOCK      ; 15.099 ; 15.099 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[5]  ; CLOCK      ; 14.818 ; 14.818 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[6]  ; CLOCK      ; 15.143 ; 15.143 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[7]  ; CLOCK      ; 15.243 ; 15.243 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[8]  ; CLOCK      ; 15.925 ; 15.925 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[9]  ; CLOCK      ; 15.766 ; 15.766 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[10] ; CLOCK      ; 15.666 ; 15.666 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[11] ; CLOCK      ; 15.631 ; 15.631 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[12] ; CLOCK      ; 14.748 ; 14.748 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[13] ; CLOCK      ; 16.143 ; 16.143 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[14] ; CLOCK      ; 15.495 ; 15.495 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[15] ; CLOCK      ; 15.265 ; 15.265 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[16] ; CLOCK      ; 15.392 ; 15.392 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[17] ; CLOCK      ; 15.422 ; 15.422 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[18] ; CLOCK      ; 16.033 ; 16.033 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[19] ; CLOCK      ; 15.371 ; 15.371 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[20] ; CLOCK      ; 15.147 ; 15.147 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[21] ; CLOCK      ; 15.226 ; 15.226 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[22] ; CLOCK      ; 16.932 ; 16.932 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[23] ; CLOCK      ; 16.208 ; 16.208 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[24] ; CLOCK      ; 16.322 ; 16.322 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[25] ; CLOCK      ; 15.746 ; 15.746 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[26] ; CLOCK      ; 15.155 ; 15.155 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[27] ; CLOCK      ; 15.309 ; 15.309 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[28] ; CLOCK      ; 16.338 ; 16.338 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[29] ; CLOCK      ; 15.576 ; 15.576 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[30] ; CLOCK      ; 16.404 ; 16.404 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[31] ; CLOCK      ; 16.087 ; 16.087 ; Rise       ; CLOCK           ;
; ALU_OPCODE[*]        ; CLOCK      ; 9.893  ; 9.893  ; Rise       ; CLOCK           ;
;  ALU_OPCODE[0]       ; CLOCK      ; 9.248  ; 9.248  ; Rise       ; CLOCK           ;
;  ALU_OPCODE[1]       ; CLOCK      ; 7.605  ; 7.605  ; Rise       ; CLOCK           ;
;  ALU_OPCODE[2]       ; CLOCK      ; 9.893  ; 9.893  ; Rise       ; CLOCK           ;
;  ALU_OPCODE[3]       ; CLOCK      ; 9.759  ; 9.759  ; Rise       ; CLOCK           ;
; ReadDataOne[*]       ; CLOCK      ; 15.801 ; 15.801 ; Rise       ; CLOCK           ;
;  ReadDataOne[0]      ; CLOCK      ; 13.668 ; 13.668 ; Rise       ; CLOCK           ;
;  ReadDataOne[1]      ; CLOCK      ; 13.547 ; 13.547 ; Rise       ; CLOCK           ;
;  ReadDataOne[2]      ; CLOCK      ; 14.449 ; 14.449 ; Rise       ; CLOCK           ;
;  ReadDataOne[3]      ; CLOCK      ; 14.189 ; 14.189 ; Rise       ; CLOCK           ;
;  ReadDataOne[4]      ; CLOCK      ; 15.801 ; 15.801 ; Rise       ; CLOCK           ;
;  ReadDataOne[5]      ; CLOCK      ; 12.582 ; 12.582 ; Rise       ; CLOCK           ;
;  ReadDataOne[6]      ; CLOCK      ; 13.154 ; 13.154 ; Rise       ; CLOCK           ;
;  ReadDataOne[7]      ; CLOCK      ; 13.500 ; 13.500 ; Rise       ; CLOCK           ;
;  ReadDataOne[8]      ; CLOCK      ; 13.937 ; 13.937 ; Rise       ; CLOCK           ;
;  ReadDataOne[9]      ; CLOCK      ; 13.326 ; 13.326 ; Rise       ; CLOCK           ;
;  ReadDataOne[10]     ; CLOCK      ; 13.512 ; 13.512 ; Rise       ; CLOCK           ;
;  ReadDataOne[11]     ; CLOCK      ; 14.854 ; 14.854 ; Rise       ; CLOCK           ;
;  ReadDataOne[12]     ; CLOCK      ; 13.904 ; 13.904 ; Rise       ; CLOCK           ;
;  ReadDataOne[13]     ; CLOCK      ; 13.761 ; 13.761 ; Rise       ; CLOCK           ;
;  ReadDataOne[14]     ; CLOCK      ; 15.038 ; 15.038 ; Rise       ; CLOCK           ;
;  ReadDataOne[15]     ; CLOCK      ; 14.735 ; 14.735 ; Rise       ; CLOCK           ;
;  ReadDataOne[16]     ; CLOCK      ; 13.673 ; 13.673 ; Rise       ; CLOCK           ;
;  ReadDataOne[17]     ; CLOCK      ; 13.047 ; 13.047 ; Rise       ; CLOCK           ;
;  ReadDataOne[18]     ; CLOCK      ; 13.673 ; 13.673 ; Rise       ; CLOCK           ;
;  ReadDataOne[19]     ; CLOCK      ; 15.493 ; 15.493 ; Rise       ; CLOCK           ;
;  ReadDataOne[20]     ; CLOCK      ; 13.403 ; 13.403 ; Rise       ; CLOCK           ;
;  ReadDataOne[21]     ; CLOCK      ; 13.564 ; 13.564 ; Rise       ; CLOCK           ;
;  ReadDataOne[22]     ; CLOCK      ; 13.517 ; 13.517 ; Rise       ; CLOCK           ;
;  ReadDataOne[23]     ; CLOCK      ; 14.509 ; 14.509 ; Rise       ; CLOCK           ;
;  ReadDataOne[24]     ; CLOCK      ; 13.564 ; 13.564 ; Rise       ; CLOCK           ;
;  ReadDataOne[25]     ; CLOCK      ; 15.656 ; 15.656 ; Rise       ; CLOCK           ;
;  ReadDataOne[26]     ; CLOCK      ; 13.187 ; 13.187 ; Rise       ; CLOCK           ;
;  ReadDataOne[27]     ; CLOCK      ; 14.376 ; 14.376 ; Rise       ; CLOCK           ;
;  ReadDataOne[28]     ; CLOCK      ; 15.524 ; 15.524 ; Rise       ; CLOCK           ;
;  ReadDataOne[29]     ; CLOCK      ; 13.968 ; 13.968 ; Rise       ; CLOCK           ;
;  ReadDataOne[30]     ; CLOCK      ; 13.854 ; 13.854 ; Rise       ; CLOCK           ;
;  ReadDataOne[31]     ; CLOCK      ; 13.403 ; 13.403 ; Rise       ; CLOCK           ;
; ReadDataTwo[*]       ; CLOCK      ; 16.174 ; 16.174 ; Rise       ; CLOCK           ;
;  ReadDataTwo[0]      ; CLOCK      ; 13.664 ; 13.664 ; Rise       ; CLOCK           ;
;  ReadDataTwo[1]      ; CLOCK      ; 13.876 ; 13.876 ; Rise       ; CLOCK           ;
;  ReadDataTwo[2]      ; CLOCK      ; 14.472 ; 14.472 ; Rise       ; CLOCK           ;
;  ReadDataTwo[3]      ; CLOCK      ; 14.266 ; 14.266 ; Rise       ; CLOCK           ;
;  ReadDataTwo[4]      ; CLOCK      ; 14.219 ; 14.219 ; Rise       ; CLOCK           ;
;  ReadDataTwo[5]      ; CLOCK      ; 14.450 ; 14.450 ; Rise       ; CLOCK           ;
;  ReadDataTwo[6]      ; CLOCK      ; 16.174 ; 16.174 ; Rise       ; CLOCK           ;
;  ReadDataTwo[7]      ; CLOCK      ; 14.986 ; 14.986 ; Rise       ; CLOCK           ;
;  ReadDataTwo[8]      ; CLOCK      ; 13.767 ; 13.767 ; Rise       ; CLOCK           ;
;  ReadDataTwo[9]      ; CLOCK      ; 13.058 ; 13.058 ; Rise       ; CLOCK           ;
;  ReadDataTwo[10]     ; CLOCK      ; 13.962 ; 13.962 ; Rise       ; CLOCK           ;
;  ReadDataTwo[11]     ; CLOCK      ; 12.719 ; 12.719 ; Rise       ; CLOCK           ;
;  ReadDataTwo[12]     ; CLOCK      ; 14.762 ; 14.762 ; Rise       ; CLOCK           ;
;  ReadDataTwo[13]     ; CLOCK      ; 14.496 ; 14.496 ; Rise       ; CLOCK           ;
;  ReadDataTwo[14]     ; CLOCK      ; 15.379 ; 15.379 ; Rise       ; CLOCK           ;
;  ReadDataTwo[15]     ; CLOCK      ; 14.428 ; 14.428 ; Rise       ; CLOCK           ;
;  ReadDataTwo[16]     ; CLOCK      ; 13.965 ; 13.965 ; Rise       ; CLOCK           ;
;  ReadDataTwo[17]     ; CLOCK      ; 12.771 ; 12.771 ; Rise       ; CLOCK           ;
;  ReadDataTwo[18]     ; CLOCK      ; 13.488 ; 13.488 ; Rise       ; CLOCK           ;
;  ReadDataTwo[19]     ; CLOCK      ; 14.080 ; 14.080 ; Rise       ; CLOCK           ;
;  ReadDataTwo[20]     ; CLOCK      ; 13.054 ; 13.054 ; Rise       ; CLOCK           ;
;  ReadDataTwo[21]     ; CLOCK      ; 13.288 ; 13.288 ; Rise       ; CLOCK           ;
;  ReadDataTwo[22]     ; CLOCK      ; 14.616 ; 14.616 ; Rise       ; CLOCK           ;
;  ReadDataTwo[23]     ; CLOCK      ; 13.582 ; 13.582 ; Rise       ; CLOCK           ;
;  ReadDataTwo[24]     ; CLOCK      ; 15.884 ; 15.884 ; Rise       ; CLOCK           ;
;  ReadDataTwo[25]     ; CLOCK      ; 13.553 ; 13.553 ; Rise       ; CLOCK           ;
;  ReadDataTwo[26]     ; CLOCK      ; 14.385 ; 14.385 ; Rise       ; CLOCK           ;
;  ReadDataTwo[27]     ; CLOCK      ; 14.730 ; 14.730 ; Rise       ; CLOCK           ;
;  ReadDataTwo[28]     ; CLOCK      ; 13.977 ; 13.977 ; Rise       ; CLOCK           ;
;  ReadDataTwo[29]     ; CLOCK      ; 15.546 ; 15.546 ; Rise       ; CLOCK           ;
;  ReadDataTwo[30]     ; CLOCK      ; 13.615 ; 13.615 ; Rise       ; CLOCK           ;
;  ReadDataTwo[31]     ; CLOCK      ; 13.393 ; 13.393 ; Rise       ; CLOCK           ;
; do_update            ; CLOCK      ; 8.045  ; 8.045  ; Rise       ; CLOCK           ;
; eq                   ; CLOCK      ; 12.681 ; 12.681 ; Rise       ; CLOCK           ;
; instr[*]             ; CLOCK      ; 9.893  ; 9.893  ; Rise       ; CLOCK           ;
;  instr[0]            ; CLOCK      ; 8.150  ; 8.150  ; Rise       ; CLOCK           ;
;  instr[1]            ; CLOCK      ; 8.088  ; 8.088  ; Rise       ; CLOCK           ;
;  instr[2]            ; CLOCK      ; 7.411  ; 7.411  ; Rise       ; CLOCK           ;
;  instr[3]            ; CLOCK      ; 8.843  ; 8.843  ; Rise       ; CLOCK           ;
;  instr[4]            ; CLOCK      ; 9.834  ; 9.834  ; Rise       ; CLOCK           ;
;  instr[5]            ; CLOCK      ; 8.184  ; 8.184  ; Rise       ; CLOCK           ;
;  instr[6]            ; CLOCK      ; 7.973  ; 7.973  ; Rise       ; CLOCK           ;
;  instr[7]            ; CLOCK      ; 8.136  ; 8.136  ; Rise       ; CLOCK           ;
;  instr[8]            ; CLOCK      ; 8.355  ; 8.355  ; Rise       ; CLOCK           ;
;  instr[9]            ; CLOCK      ; 8.079  ; 8.079  ; Rise       ; CLOCK           ;
;  instr[10]           ; CLOCK      ; 8.704  ; 8.704  ; Rise       ; CLOCK           ;
;  instr[11]           ; CLOCK      ; 7.680  ; 7.680  ; Rise       ; CLOCK           ;
;  instr[12]           ; CLOCK      ; 8.217  ; 8.217  ; Rise       ; CLOCK           ;
;  instr[13]           ; CLOCK      ; 8.685  ; 8.685  ; Rise       ; CLOCK           ;
;  instr[14]           ; CLOCK      ; 9.357  ; 9.357  ; Rise       ; CLOCK           ;
;  instr[15]           ; CLOCK      ; 9.423  ; 9.423  ; Rise       ; CLOCK           ;
;  instr[16]           ; CLOCK      ; 9.248  ; 9.248  ; Rise       ; CLOCK           ;
;  instr[17]           ; CLOCK      ; 7.605  ; 7.605  ; Rise       ; CLOCK           ;
;  instr[18]           ; CLOCK      ; 9.893  ; 9.893  ; Rise       ; CLOCK           ;
;  instr[19]           ; CLOCK      ; 9.779  ; 9.779  ; Rise       ; CLOCK           ;
; is_shamt_load        ; CLOCK      ; 10.794 ; 10.794 ; Rise       ; CLOCK           ;
; overflow             ; CLOCK      ; 14.832 ; 14.832 ; Rise       ; CLOCK           ;
; pc[*]                ; CLOCK      ; 12.571 ; 12.571 ; Rise       ; CLOCK           ;
;  pc[2]               ; CLOCK      ; 10.602 ; 10.602 ; Rise       ; CLOCK           ;
;  pc[3]               ; CLOCK      ; 10.117 ; 10.117 ; Rise       ; CLOCK           ;
;  pc[4]               ; CLOCK      ; 8.433  ; 8.433  ; Rise       ; CLOCK           ;
;  pc[5]               ; CLOCK      ; 8.561  ; 8.561  ; Rise       ; CLOCK           ;
;  pc[6]               ; CLOCK      ; 8.154  ; 8.154  ; Rise       ; CLOCK           ;
;  pc[7]               ; CLOCK      ; 12.571 ; 12.571 ; Rise       ; CLOCK           ;
;  pc[8]               ; CLOCK      ; 9.879  ; 9.879  ; Rise       ; CLOCK           ;
;  pc[9]               ; CLOCK      ; 8.290  ; 8.290  ; Rise       ; CLOCK           ;
;  pc[10]              ; CLOCK      ; 9.892  ; 9.892  ; Rise       ; CLOCK           ;
;  pc[11]              ; CLOCK      ; 10.310 ; 10.310 ; Rise       ; CLOCK           ;
;  pc[12]              ; CLOCK      ; 9.351  ; 9.351  ; Rise       ; CLOCK           ;
;  pc[13]              ; CLOCK      ; 9.554  ; 9.554  ; Rise       ; CLOCK           ;
;  pc[14]              ; CLOCK      ; 7.399  ; 7.399  ; Rise       ; CLOCK           ;
;  pc[15]              ; CLOCK      ; 8.639  ; 8.639  ; Rise       ; CLOCK           ;
;  pc[16]              ; CLOCK      ; 7.131  ; 7.131  ; Rise       ; CLOCK           ;
;  pc[17]              ; CLOCK      ; 8.849  ; 8.849  ; Rise       ; CLOCK           ;
;  pc[18]              ; CLOCK      ; 7.353  ; 7.353  ; Rise       ; CLOCK           ;
;  pc[19]              ; CLOCK      ; 7.385  ; 7.385  ; Rise       ; CLOCK           ;
;  pc[20]              ; CLOCK      ; 7.357  ; 7.357  ; Rise       ; CLOCK           ;
;  pc[21]              ; CLOCK      ; 8.805  ; 8.805  ; Rise       ; CLOCK           ;
;  pc[22]              ; CLOCK      ; 7.718  ; 7.718  ; Rise       ; CLOCK           ;
;  pc[23]              ; CLOCK      ; 7.370  ; 7.370  ; Rise       ; CLOCK           ;
;  pc[24]              ; CLOCK      ; 7.676  ; 7.676  ; Rise       ; CLOCK           ;
;  pc[25]              ; CLOCK      ; 7.894  ; 7.894  ; Rise       ; CLOCK           ;
;  pc[26]              ; CLOCK      ; 7.439  ; 7.439  ; Rise       ; CLOCK           ;
;  pc[27]              ; CLOCK      ; 6.964  ; 6.964  ; Rise       ; CLOCK           ;
;  pc[28]              ; CLOCK      ; 7.651  ; 7.651  ; Rise       ; CLOCK           ;
;  pc[29]              ; CLOCK      ; 8.157  ; 8.157  ; Rise       ; CLOCK           ;
;  pc[30]              ; CLOCK      ; 9.135  ; 9.135  ; Rise       ; CLOCK           ;
;  pc[31]              ; CLOCK      ; 7.914  ; 7.914  ; Rise       ; CLOCK           ;
; reg_write            ; CLOCK      ; 11.399 ; 11.399 ; Rise       ; CLOCK           ;
; sgn                  ; CLOCK      ; 16.087 ; 16.087 ; Rise       ; CLOCK           ;
; write_date[*]        ; CLOCK      ; 13.616 ; 13.616 ; Rise       ; CLOCK           ;
;  write_date[0]       ; CLOCK      ; 12.522 ; 12.522 ; Rise       ; CLOCK           ;
;  write_date[1]       ; CLOCK      ; 13.058 ; 13.058 ; Rise       ; CLOCK           ;
;  write_date[2]       ; CLOCK      ; 12.697 ; 12.697 ; Rise       ; CLOCK           ;
;  write_date[3]       ; CLOCK      ; 11.738 ; 11.738 ; Rise       ; CLOCK           ;
;  write_date[4]       ; CLOCK      ; 11.234 ; 11.234 ; Rise       ; CLOCK           ;
;  write_date[5]       ; CLOCK      ; 11.726 ; 11.726 ; Rise       ; CLOCK           ;
;  write_date[6]       ; CLOCK      ; 12.653 ; 12.653 ; Rise       ; CLOCK           ;
;  write_date[7]       ; CLOCK      ; 12.854 ; 12.854 ; Rise       ; CLOCK           ;
;  write_date[8]       ; CLOCK      ; 12.981 ; 12.981 ; Rise       ; CLOCK           ;
;  write_date[9]       ; CLOCK      ; 12.772 ; 12.772 ; Rise       ; CLOCK           ;
;  write_date[10]      ; CLOCK      ; 11.996 ; 11.996 ; Rise       ; CLOCK           ;
;  write_date[11]      ; CLOCK      ; 12.346 ; 12.346 ; Rise       ; CLOCK           ;
;  write_date[12]      ; CLOCK      ; 11.729 ; 11.729 ; Rise       ; CLOCK           ;
;  write_date[13]      ; CLOCK      ; 12.448 ; 12.448 ; Rise       ; CLOCK           ;
;  write_date[14]      ; CLOCK      ; 12.898 ; 12.898 ; Rise       ; CLOCK           ;
;  write_date[15]      ; CLOCK      ; 12.574 ; 12.574 ; Rise       ; CLOCK           ;
;  write_date[16]      ; CLOCK      ; 12.281 ; 12.281 ; Rise       ; CLOCK           ;
;  write_date[17]      ; CLOCK      ; 12.535 ; 12.535 ; Rise       ; CLOCK           ;
;  write_date[18]      ; CLOCK      ; 11.944 ; 11.944 ; Rise       ; CLOCK           ;
;  write_date[19]      ; CLOCK      ; 13.220 ; 13.220 ; Rise       ; CLOCK           ;
;  write_date[20]      ; CLOCK      ; 10.258 ; 10.258 ; Rise       ; CLOCK           ;
;  write_date[21]      ; CLOCK      ; 10.908 ; 10.908 ; Rise       ; CLOCK           ;
;  write_date[22]      ; CLOCK      ; 12.167 ; 12.167 ; Rise       ; CLOCK           ;
;  write_date[23]      ; CLOCK      ; 13.045 ; 13.045 ; Rise       ; CLOCK           ;
;  write_date[24]      ; CLOCK      ; 12.556 ; 12.556 ; Rise       ; CLOCK           ;
;  write_date[25]      ; CLOCK      ; 13.112 ; 13.112 ; Rise       ; CLOCK           ;
;  write_date[26]      ; CLOCK      ; 11.709 ; 11.709 ; Rise       ; CLOCK           ;
;  write_date[27]      ; CLOCK      ; 11.374 ; 11.374 ; Rise       ; CLOCK           ;
;  write_date[28]      ; CLOCK      ; 10.991 ; 10.991 ; Rise       ; CLOCK           ;
;  write_date[29]      ; CLOCK      ; 13.616 ; 13.616 ; Rise       ; CLOCK           ;
;  write_date[30]      ; CLOCK      ; 13.068 ; 13.068 ; Rise       ; CLOCK           ;
;  write_date[31]      ; CLOCK      ; 11.171 ; 11.171 ; Rise       ; CLOCK           ;
; zero                 ; CLOCK      ; 19.288 ; 19.288 ; Rise       ; CLOCK           ;
+----------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                      ;
+----------------------+------------+--------+--------+------------+-----------------+
; Data Port            ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------------+------------+--------+--------+------------+-----------------+
; ALU_1_IN[*]          ; CLOCK      ; 7.171  ; 7.171  ; Rise       ; CLOCK           ;
;  ALU_1_IN[0]         ; CLOCK      ; 7.473  ; 7.473  ; Rise       ; CLOCK           ;
;  ALU_1_IN[1]         ; CLOCK      ; 7.716  ; 7.716  ; Rise       ; CLOCK           ;
;  ALU_1_IN[2]         ; CLOCK      ; 7.726  ; 7.726  ; Rise       ; CLOCK           ;
;  ALU_1_IN[3]         ; CLOCK      ; 7.509  ; 7.509  ; Rise       ; CLOCK           ;
;  ALU_1_IN[4]         ; CLOCK      ; 8.352  ; 8.352  ; Rise       ; CLOCK           ;
;  ALU_1_IN[5]         ; CLOCK      ; 7.458  ; 7.458  ; Rise       ; CLOCK           ;
;  ALU_1_IN[6]         ; CLOCK      ; 7.550  ; 7.550  ; Rise       ; CLOCK           ;
;  ALU_1_IN[7]         ; CLOCK      ; 7.761  ; 7.761  ; Rise       ; CLOCK           ;
;  ALU_1_IN[8]         ; CLOCK      ; 8.210  ; 8.210  ; Rise       ; CLOCK           ;
;  ALU_1_IN[9]         ; CLOCK      ; 7.660  ; 7.660  ; Rise       ; CLOCK           ;
;  ALU_1_IN[10]        ; CLOCK      ; 7.652  ; 7.652  ; Rise       ; CLOCK           ;
;  ALU_1_IN[11]        ; CLOCK      ; 8.038  ; 8.038  ; Rise       ; CLOCK           ;
;  ALU_1_IN[12]        ; CLOCK      ; 7.794  ; 7.794  ; Rise       ; CLOCK           ;
;  ALU_1_IN[13]        ; CLOCK      ; 7.171  ; 7.171  ; Rise       ; CLOCK           ;
;  ALU_1_IN[14]        ; CLOCK      ; 8.598  ; 8.598  ; Rise       ; CLOCK           ;
;  ALU_1_IN[15]        ; CLOCK      ; 8.217  ; 8.217  ; Rise       ; CLOCK           ;
;  ALU_1_IN[16]        ; CLOCK      ; 8.850  ; 8.850  ; Rise       ; CLOCK           ;
;  ALU_1_IN[17]        ; CLOCK      ; 7.904  ; 7.904  ; Rise       ; CLOCK           ;
;  ALU_1_IN[18]        ; CLOCK      ; 7.887  ; 7.887  ; Rise       ; CLOCK           ;
;  ALU_1_IN[19]        ; CLOCK      ; 7.966  ; 7.966  ; Rise       ; CLOCK           ;
;  ALU_1_IN[20]        ; CLOCK      ; 7.728  ; 7.728  ; Rise       ; CLOCK           ;
;  ALU_1_IN[21]        ; CLOCK      ; 7.490  ; 7.490  ; Rise       ; CLOCK           ;
;  ALU_1_IN[22]        ; CLOCK      ; 8.031  ; 8.031  ; Rise       ; CLOCK           ;
;  ALU_1_IN[23]        ; CLOCK      ; 7.955  ; 7.955  ; Rise       ; CLOCK           ;
;  ALU_1_IN[24]        ; CLOCK      ; 7.913  ; 7.913  ; Rise       ; CLOCK           ;
;  ALU_1_IN[25]        ; CLOCK      ; 7.623  ; 7.623  ; Rise       ; CLOCK           ;
;  ALU_1_IN[26]        ; CLOCK      ; 8.135  ; 8.135  ; Rise       ; CLOCK           ;
;  ALU_1_IN[27]        ; CLOCK      ; 7.681  ; 7.681  ; Rise       ; CLOCK           ;
;  ALU_1_IN[28]        ; CLOCK      ; 7.542  ; 7.542  ; Rise       ; CLOCK           ;
;  ALU_1_IN[29]        ; CLOCK      ; 7.717  ; 7.717  ; Rise       ; CLOCK           ;
;  ALU_1_IN[30]        ; CLOCK      ; 8.657  ; 8.657  ; Rise       ; CLOCK           ;
;  ALU_1_IN[31]        ; CLOCK      ; 7.663  ; 7.663  ; Rise       ; CLOCK           ;
; ALU_2_IN[*]          ; CLOCK      ; 7.697  ; 7.697  ; Rise       ; CLOCK           ;
;  ALU_2_IN[0]         ; CLOCK      ; 7.811  ; 7.811  ; Rise       ; CLOCK           ;
;  ALU_2_IN[1]         ; CLOCK      ; 8.288  ; 8.288  ; Rise       ; CLOCK           ;
;  ALU_2_IN[2]         ; CLOCK      ; 7.878  ; 7.878  ; Rise       ; CLOCK           ;
;  ALU_2_IN[3]         ; CLOCK      ; 8.125  ; 8.125  ; Rise       ; CLOCK           ;
;  ALU_2_IN[4]         ; CLOCK      ; 8.981  ; 8.981  ; Rise       ; CLOCK           ;
;  ALU_2_IN[5]         ; CLOCK      ; 7.767  ; 7.767  ; Rise       ; CLOCK           ;
;  ALU_2_IN[6]         ; CLOCK      ; 8.063  ; 8.063  ; Rise       ; CLOCK           ;
;  ALU_2_IN[7]         ; CLOCK      ; 8.426  ; 8.426  ; Rise       ; CLOCK           ;
;  ALU_2_IN[8]         ; CLOCK      ; 8.957  ; 8.957  ; Rise       ; CLOCK           ;
;  ALU_2_IN[9]         ; CLOCK      ; 8.600  ; 8.600  ; Rise       ; CLOCK           ;
;  ALU_2_IN[10]        ; CLOCK      ; 7.988  ; 7.988  ; Rise       ; CLOCK           ;
;  ALU_2_IN[11]        ; CLOCK      ; 8.273  ; 8.273  ; Rise       ; CLOCK           ;
;  ALU_2_IN[12]        ; CLOCK      ; 8.692  ; 8.692  ; Rise       ; CLOCK           ;
;  ALU_2_IN[13]        ; CLOCK      ; 8.636  ; 8.636  ; Rise       ; CLOCK           ;
;  ALU_2_IN[14]        ; CLOCK      ; 7.897  ; 7.897  ; Rise       ; CLOCK           ;
;  ALU_2_IN[15]        ; CLOCK      ; 8.819  ; 8.819  ; Rise       ; CLOCK           ;
;  ALU_2_IN[16]        ; CLOCK      ; 7.958  ; 7.958  ; Rise       ; CLOCK           ;
;  ALU_2_IN[17]        ; CLOCK      ; 8.525  ; 8.525  ; Rise       ; CLOCK           ;
;  ALU_2_IN[18]        ; CLOCK      ; 8.178  ; 8.178  ; Rise       ; CLOCK           ;
;  ALU_2_IN[19]        ; CLOCK      ; 9.216  ; 9.216  ; Rise       ; CLOCK           ;
;  ALU_2_IN[20]        ; CLOCK      ; 7.834  ; 7.834  ; Rise       ; CLOCK           ;
;  ALU_2_IN[21]        ; CLOCK      ; 7.697  ; 7.697  ; Rise       ; CLOCK           ;
;  ALU_2_IN[22]        ; CLOCK      ; 8.978  ; 8.978  ; Rise       ; CLOCK           ;
;  ALU_2_IN[23]        ; CLOCK      ; 9.371  ; 9.371  ; Rise       ; CLOCK           ;
;  ALU_2_IN[24]        ; CLOCK      ; 8.286  ; 8.286  ; Rise       ; CLOCK           ;
;  ALU_2_IN[25]        ; CLOCK      ; 8.843  ; 8.843  ; Rise       ; CLOCK           ;
;  ALU_2_IN[26]        ; CLOCK      ; 9.275  ; 9.275  ; Rise       ; CLOCK           ;
;  ALU_2_IN[27]        ; CLOCK      ; 9.777  ; 9.777  ; Rise       ; CLOCK           ;
;  ALU_2_IN[28]        ; CLOCK      ; 8.255  ; 8.255  ; Rise       ; CLOCK           ;
;  ALU_2_IN[29]        ; CLOCK      ; 9.263  ; 9.263  ; Rise       ; CLOCK           ;
;  ALU_2_IN[30]        ; CLOCK      ; 9.450  ; 9.450  ; Rise       ; CLOCK           ;
;  ALU_2_IN[31]        ; CLOCK      ; 8.883  ; 8.883  ; Rise       ; CLOCK           ;
; ALU_INSTANT_OUT[*]   ; CLOCK      ; 9.863  ; 9.863  ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[0]  ; CLOCK      ; 10.496 ; 10.496 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[1]  ; CLOCK      ; 10.008 ; 10.008 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[2]  ; CLOCK      ; 10.477 ; 10.477 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[3]  ; CLOCK      ; 11.216 ; 11.216 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[4]  ; CLOCK      ; 10.264 ; 10.264 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[5]  ; CLOCK      ; 10.231 ; 10.231 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[6]  ; CLOCK      ; 10.515 ; 10.515 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[7]  ; CLOCK      ; 9.863  ; 9.863  ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[8]  ; CLOCK      ; 10.649 ; 10.649 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[9]  ; CLOCK      ; 10.729 ; 10.729 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[10] ; CLOCK      ; 10.621 ; 10.621 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[11] ; CLOCK      ; 10.529 ; 10.529 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[12] ; CLOCK      ; 10.068 ; 10.068 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[13] ; CLOCK      ; 11.328 ; 11.328 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[14] ; CLOCK      ; 10.395 ; 10.395 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[15] ; CLOCK      ; 10.175 ; 10.175 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[16] ; CLOCK      ; 10.718 ; 10.718 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[17] ; CLOCK      ; 10.404 ; 10.404 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[18] ; CLOCK      ; 10.551 ; 10.551 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[19] ; CLOCK      ; 10.737 ; 10.737 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[20] ; CLOCK      ; 10.288 ; 10.288 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[21] ; CLOCK      ; 10.013 ; 10.013 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[22] ; CLOCK      ; 10.560 ; 10.560 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[23] ; CLOCK      ; 11.417 ; 11.417 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[24] ; CLOCK      ; 11.007 ; 11.007 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[25] ; CLOCK      ; 10.896 ; 10.896 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[26] ; CLOCK      ; 10.013 ; 10.013 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[27] ; CLOCK      ; 9.919  ; 9.919  ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[28] ; CLOCK      ; 10.857 ; 10.857 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[29] ; CLOCK      ; 10.885 ; 10.885 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[30] ; CLOCK      ; 10.835 ; 10.835 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[31] ; CLOCK      ; 10.621 ; 10.621 ; Rise       ; CLOCK           ;
; ALU_OPCODE[*]        ; CLOCK      ; 7.605  ; 7.605  ; Rise       ; CLOCK           ;
;  ALU_OPCODE[0]       ; CLOCK      ; 9.248  ; 9.248  ; Rise       ; CLOCK           ;
;  ALU_OPCODE[1]       ; CLOCK      ; 7.605  ; 7.605  ; Rise       ; CLOCK           ;
;  ALU_OPCODE[2]       ; CLOCK      ; 9.893  ; 9.893  ; Rise       ; CLOCK           ;
;  ALU_OPCODE[3]       ; CLOCK      ; 9.759  ; 9.759  ; Rise       ; CLOCK           ;
; ReadDataOne[*]       ; CLOCK      ; 9.495  ; 9.495  ; Rise       ; CLOCK           ;
;  ReadDataOne[0]      ; CLOCK      ; 10.153 ; 10.153 ; Rise       ; CLOCK           ;
;  ReadDataOne[1]      ; CLOCK      ; 10.750 ; 10.750 ; Rise       ; CLOCK           ;
;  ReadDataOne[2]      ; CLOCK      ; 10.952 ; 10.952 ; Rise       ; CLOCK           ;
;  ReadDataOne[3]      ; CLOCK      ; 10.727 ; 10.727 ; Rise       ; CLOCK           ;
;  ReadDataOne[4]      ; CLOCK      ; 11.915 ; 11.915 ; Rise       ; CLOCK           ;
;  ReadDataOne[5]      ; CLOCK      ; 9.564  ; 9.564  ; Rise       ; CLOCK           ;
;  ReadDataOne[6]      ; CLOCK      ; 10.211 ; 10.211 ; Rise       ; CLOCK           ;
;  ReadDataOne[7]      ; CLOCK      ; 10.594 ; 10.594 ; Rise       ; CLOCK           ;
;  ReadDataOne[8]      ; CLOCK      ; 10.712 ; 10.712 ; Rise       ; CLOCK           ;
;  ReadDataOne[9]      ; CLOCK      ; 10.084 ; 10.084 ; Rise       ; CLOCK           ;
;  ReadDataOne[10]     ; CLOCK      ; 10.600 ; 10.600 ; Rise       ; CLOCK           ;
;  ReadDataOne[11]     ; CLOCK      ; 10.746 ; 10.746 ; Rise       ; CLOCK           ;
;  ReadDataOne[12]     ; CLOCK      ; 10.560 ; 10.560 ; Rise       ; CLOCK           ;
;  ReadDataOne[13]     ; CLOCK      ; 10.601 ; 10.601 ; Rise       ; CLOCK           ;
;  ReadDataOne[14]     ; CLOCK      ; 10.754 ; 10.754 ; Rise       ; CLOCK           ;
;  ReadDataOne[15]     ; CLOCK      ; 9.724  ; 9.724  ; Rise       ; CLOCK           ;
;  ReadDataOne[16]     ; CLOCK      ; 9.971  ; 9.971  ; Rise       ; CLOCK           ;
;  ReadDataOne[17]     ; CLOCK      ; 9.785  ; 9.785  ; Rise       ; CLOCK           ;
;  ReadDataOne[18]     ; CLOCK      ; 10.031 ; 10.031 ; Rise       ; CLOCK           ;
;  ReadDataOne[19]     ; CLOCK      ; 11.362 ; 11.362 ; Rise       ; CLOCK           ;
;  ReadDataOne[20]     ; CLOCK      ; 9.851  ; 9.851  ; Rise       ; CLOCK           ;
;  ReadDataOne[21]     ; CLOCK      ; 9.846  ; 9.846  ; Rise       ; CLOCK           ;
;  ReadDataOne[22]     ; CLOCK      ; 10.237 ; 10.237 ; Rise       ; CLOCK           ;
;  ReadDataOne[23]     ; CLOCK      ; 11.824 ; 11.824 ; Rise       ; CLOCK           ;
;  ReadDataOne[24]     ; CLOCK      ; 10.212 ; 10.212 ; Rise       ; CLOCK           ;
;  ReadDataOne[25]     ; CLOCK      ; 12.300 ; 12.300 ; Rise       ; CLOCK           ;
;  ReadDataOne[26]     ; CLOCK      ; 10.064 ; 10.064 ; Rise       ; CLOCK           ;
;  ReadDataOne[27]     ; CLOCK      ; 10.847 ; 10.847 ; Rise       ; CLOCK           ;
;  ReadDataOne[28]     ; CLOCK      ; 12.277 ; 12.277 ; Rise       ; CLOCK           ;
;  ReadDataOne[29]     ; CLOCK      ; 11.145 ; 11.145 ; Rise       ; CLOCK           ;
;  ReadDataOne[30]     ; CLOCK      ; 11.047 ; 11.047 ; Rise       ; CLOCK           ;
;  ReadDataOne[31]     ; CLOCK      ; 9.495  ; 9.495  ; Rise       ; CLOCK           ;
; ReadDataTwo[*]       ; CLOCK      ; 9.515  ; 9.515  ; Rise       ; CLOCK           ;
;  ReadDataTwo[0]      ; CLOCK      ; 10.558 ; 10.558 ; Rise       ; CLOCK           ;
;  ReadDataTwo[1]      ; CLOCK      ; 10.958 ; 10.958 ; Rise       ; CLOCK           ;
;  ReadDataTwo[2]      ; CLOCK      ; 11.277 ; 11.277 ; Rise       ; CLOCK           ;
;  ReadDataTwo[3]      ; CLOCK      ; 9.947  ; 9.947  ; Rise       ; CLOCK           ;
;  ReadDataTwo[4]      ; CLOCK      ; 11.132 ; 11.132 ; Rise       ; CLOCK           ;
;  ReadDataTwo[5]      ; CLOCK      ; 12.063 ; 12.063 ; Rise       ; CLOCK           ;
;  ReadDataTwo[6]      ; CLOCK      ; 12.110 ; 12.110 ; Rise       ; CLOCK           ;
;  ReadDataTwo[7]      ; CLOCK      ; 10.755 ; 10.755 ; Rise       ; CLOCK           ;
;  ReadDataTwo[8]      ; CLOCK      ; 10.024 ; 10.024 ; Rise       ; CLOCK           ;
;  ReadDataTwo[9]      ; CLOCK      ; 9.786  ; 9.786  ; Rise       ; CLOCK           ;
;  ReadDataTwo[10]     ; CLOCK      ; 10.328 ; 10.328 ; Rise       ; CLOCK           ;
;  ReadDataTwo[11]     ; CLOCK      ; 9.515  ; 9.515  ; Rise       ; CLOCK           ;
;  ReadDataTwo[12]     ; CLOCK      ; 10.608 ; 10.608 ; Rise       ; CLOCK           ;
;  ReadDataTwo[13]     ; CLOCK      ; 10.986 ; 10.986 ; Rise       ; CLOCK           ;
;  ReadDataTwo[14]     ; CLOCK      ; 10.628 ; 10.628 ; Rise       ; CLOCK           ;
;  ReadDataTwo[15]     ; CLOCK      ; 10.345 ; 10.345 ; Rise       ; CLOCK           ;
;  ReadDataTwo[16]     ; CLOCK      ; 9.665  ; 9.665  ; Rise       ; CLOCK           ;
;  ReadDataTwo[17]     ; CLOCK      ; 9.831  ; 9.831  ; Rise       ; CLOCK           ;
;  ReadDataTwo[18]     ; CLOCK      ; 10.161 ; 10.161 ; Rise       ; CLOCK           ;
;  ReadDataTwo[19]     ; CLOCK      ; 10.115 ; 10.115 ; Rise       ; CLOCK           ;
;  ReadDataTwo[20]     ; CLOCK      ; 9.594  ; 9.594  ; Rise       ; CLOCK           ;
;  ReadDataTwo[21]     ; CLOCK      ; 9.815  ; 9.815  ; Rise       ; CLOCK           ;
;  ReadDataTwo[22]     ; CLOCK      ; 11.095 ; 11.095 ; Rise       ; CLOCK           ;
;  ReadDataTwo[23]     ; CLOCK      ; 10.321 ; 10.321 ; Rise       ; CLOCK           ;
;  ReadDataTwo[24]     ; CLOCK      ; 13.144 ; 13.144 ; Rise       ; CLOCK           ;
;  ReadDataTwo[25]     ; CLOCK      ; 10.041 ; 10.041 ; Rise       ; CLOCK           ;
;  ReadDataTwo[26]     ; CLOCK      ; 10.627 ; 10.627 ; Rise       ; CLOCK           ;
;  ReadDataTwo[27]     ; CLOCK      ; 11.410 ; 11.410 ; Rise       ; CLOCK           ;
;  ReadDataTwo[28]     ; CLOCK      ; 10.278 ; 10.278 ; Rise       ; CLOCK           ;
;  ReadDataTwo[29]     ; CLOCK      ; 11.944 ; 11.944 ; Rise       ; CLOCK           ;
;  ReadDataTwo[30]     ; CLOCK      ; 10.280 ; 10.280 ; Rise       ; CLOCK           ;
;  ReadDataTwo[31]     ; CLOCK      ; 9.747  ; 9.747  ; Rise       ; CLOCK           ;
; do_update            ; CLOCK      ; 7.949  ; 7.949  ; Rise       ; CLOCK           ;
; eq                   ; CLOCK      ; 10.207 ; 10.207 ; Rise       ; CLOCK           ;
; instr[*]             ; CLOCK      ; 7.411  ; 7.411  ; Rise       ; CLOCK           ;
;  instr[0]            ; CLOCK      ; 8.150  ; 8.150  ; Rise       ; CLOCK           ;
;  instr[1]            ; CLOCK      ; 8.088  ; 8.088  ; Rise       ; CLOCK           ;
;  instr[2]            ; CLOCK      ; 7.411  ; 7.411  ; Rise       ; CLOCK           ;
;  instr[3]            ; CLOCK      ; 8.843  ; 8.843  ; Rise       ; CLOCK           ;
;  instr[4]            ; CLOCK      ; 9.834  ; 9.834  ; Rise       ; CLOCK           ;
;  instr[5]            ; CLOCK      ; 8.184  ; 8.184  ; Rise       ; CLOCK           ;
;  instr[6]            ; CLOCK      ; 7.973  ; 7.973  ; Rise       ; CLOCK           ;
;  instr[7]            ; CLOCK      ; 8.136  ; 8.136  ; Rise       ; CLOCK           ;
;  instr[8]            ; CLOCK      ; 8.355  ; 8.355  ; Rise       ; CLOCK           ;
;  instr[9]            ; CLOCK      ; 8.079  ; 8.079  ; Rise       ; CLOCK           ;
;  instr[10]           ; CLOCK      ; 8.704  ; 8.704  ; Rise       ; CLOCK           ;
;  instr[11]           ; CLOCK      ; 7.680  ; 7.680  ; Rise       ; CLOCK           ;
;  instr[12]           ; CLOCK      ; 8.217  ; 8.217  ; Rise       ; CLOCK           ;
;  instr[13]           ; CLOCK      ; 8.685  ; 8.685  ; Rise       ; CLOCK           ;
;  instr[14]           ; CLOCK      ; 9.357  ; 9.357  ; Rise       ; CLOCK           ;
;  instr[15]           ; CLOCK      ; 9.423  ; 9.423  ; Rise       ; CLOCK           ;
;  instr[16]           ; CLOCK      ; 9.248  ; 9.248  ; Rise       ; CLOCK           ;
;  instr[17]           ; CLOCK      ; 7.605  ; 7.605  ; Rise       ; CLOCK           ;
;  instr[18]           ; CLOCK      ; 9.893  ; 9.893  ; Rise       ; CLOCK           ;
;  instr[19]           ; CLOCK      ; 9.779  ; 9.779  ; Rise       ; CLOCK           ;
; is_shamt_load        ; CLOCK      ; 9.888  ; 9.888  ; Rise       ; CLOCK           ;
; overflow             ; CLOCK      ; 9.194  ; 9.194  ; Rise       ; CLOCK           ;
; pc[*]                ; CLOCK      ; 6.964  ; 6.964  ; Rise       ; CLOCK           ;
;  pc[2]               ; CLOCK      ; 10.602 ; 10.602 ; Rise       ; CLOCK           ;
;  pc[3]               ; CLOCK      ; 10.117 ; 10.117 ; Rise       ; CLOCK           ;
;  pc[4]               ; CLOCK      ; 8.433  ; 8.433  ; Rise       ; CLOCK           ;
;  pc[5]               ; CLOCK      ; 8.561  ; 8.561  ; Rise       ; CLOCK           ;
;  pc[6]               ; CLOCK      ; 8.154  ; 8.154  ; Rise       ; CLOCK           ;
;  pc[7]               ; CLOCK      ; 12.571 ; 12.571 ; Rise       ; CLOCK           ;
;  pc[8]               ; CLOCK      ; 9.879  ; 9.879  ; Rise       ; CLOCK           ;
;  pc[9]               ; CLOCK      ; 8.290  ; 8.290  ; Rise       ; CLOCK           ;
;  pc[10]              ; CLOCK      ; 9.892  ; 9.892  ; Rise       ; CLOCK           ;
;  pc[11]              ; CLOCK      ; 10.310 ; 10.310 ; Rise       ; CLOCK           ;
;  pc[12]              ; CLOCK      ; 9.351  ; 9.351  ; Rise       ; CLOCK           ;
;  pc[13]              ; CLOCK      ; 9.554  ; 9.554  ; Rise       ; CLOCK           ;
;  pc[14]              ; CLOCK      ; 7.399  ; 7.399  ; Rise       ; CLOCK           ;
;  pc[15]              ; CLOCK      ; 8.639  ; 8.639  ; Rise       ; CLOCK           ;
;  pc[16]              ; CLOCK      ; 7.131  ; 7.131  ; Rise       ; CLOCK           ;
;  pc[17]              ; CLOCK      ; 8.849  ; 8.849  ; Rise       ; CLOCK           ;
;  pc[18]              ; CLOCK      ; 7.353  ; 7.353  ; Rise       ; CLOCK           ;
;  pc[19]              ; CLOCK      ; 7.385  ; 7.385  ; Rise       ; CLOCK           ;
;  pc[20]              ; CLOCK      ; 7.357  ; 7.357  ; Rise       ; CLOCK           ;
;  pc[21]              ; CLOCK      ; 8.805  ; 8.805  ; Rise       ; CLOCK           ;
;  pc[22]              ; CLOCK      ; 7.718  ; 7.718  ; Rise       ; CLOCK           ;
;  pc[23]              ; CLOCK      ; 7.370  ; 7.370  ; Rise       ; CLOCK           ;
;  pc[24]              ; CLOCK      ; 7.676  ; 7.676  ; Rise       ; CLOCK           ;
;  pc[25]              ; CLOCK      ; 7.894  ; 7.894  ; Rise       ; CLOCK           ;
;  pc[26]              ; CLOCK      ; 7.439  ; 7.439  ; Rise       ; CLOCK           ;
;  pc[27]              ; CLOCK      ; 6.964  ; 6.964  ; Rise       ; CLOCK           ;
;  pc[28]              ; CLOCK      ; 7.651  ; 7.651  ; Rise       ; CLOCK           ;
;  pc[29]              ; CLOCK      ; 8.157  ; 8.157  ; Rise       ; CLOCK           ;
;  pc[30]              ; CLOCK      ; 9.135  ; 9.135  ; Rise       ; CLOCK           ;
;  pc[31]              ; CLOCK      ; 7.914  ; 7.914  ; Rise       ; CLOCK           ;
; reg_write            ; CLOCK      ; 11.233 ; 11.233 ; Rise       ; CLOCK           ;
; sgn                  ; CLOCK      ; 10.621 ; 10.621 ; Rise       ; CLOCK           ;
; write_date[*]        ; CLOCK      ; 7.350  ; 7.350  ; Rise       ; CLOCK           ;
;  write_date[0]       ; CLOCK      ; 9.488  ; 9.488  ; Rise       ; CLOCK           ;
;  write_date[1]       ; CLOCK      ; 10.292 ; 10.292 ; Rise       ; CLOCK           ;
;  write_date[2]       ; CLOCK      ; 8.518  ; 8.518  ; Rise       ; CLOCK           ;
;  write_date[3]       ; CLOCK      ; 7.350  ; 7.350  ; Rise       ; CLOCK           ;
;  write_date[4]       ; CLOCK      ; 7.663  ; 7.663  ; Rise       ; CLOCK           ;
;  write_date[5]       ; CLOCK      ; 7.723  ; 7.723  ; Rise       ; CLOCK           ;
;  write_date[6]       ; CLOCK      ; 8.885  ; 8.885  ; Rise       ; CLOCK           ;
;  write_date[7]       ; CLOCK      ; 10.023 ; 10.023 ; Rise       ; CLOCK           ;
;  write_date[8]       ; CLOCK      ; 9.451  ; 9.451  ; Rise       ; CLOCK           ;
;  write_date[9]       ; CLOCK      ; 9.231  ; 9.231  ; Rise       ; CLOCK           ;
;  write_date[10]      ; CLOCK      ; 8.818  ; 8.818  ; Rise       ; CLOCK           ;
;  write_date[11]      ; CLOCK      ; 10.394 ; 10.394 ; Rise       ; CLOCK           ;
;  write_date[12]      ; CLOCK      ; 9.755  ; 9.755  ; Rise       ; CLOCK           ;
;  write_date[13]      ; CLOCK      ; 10.690 ; 10.690 ; Rise       ; CLOCK           ;
;  write_date[14]      ; CLOCK      ; 10.634 ; 10.634 ; Rise       ; CLOCK           ;
;  write_date[15]      ; CLOCK      ; 10.340 ; 10.340 ; Rise       ; CLOCK           ;
;  write_date[16]      ; CLOCK      ; 10.318 ; 10.318 ; Rise       ; CLOCK           ;
;  write_date[17]      ; CLOCK      ; 10.301 ; 10.301 ; Rise       ; CLOCK           ;
;  write_date[18]      ; CLOCK      ; 9.780  ; 9.780  ; Rise       ; CLOCK           ;
;  write_date[19]      ; CLOCK      ; 11.163 ; 11.163 ; Rise       ; CLOCK           ;
;  write_date[20]      ; CLOCK      ; 7.950  ; 7.950  ; Rise       ; CLOCK           ;
;  write_date[21]      ; CLOCK      ; 7.889  ; 7.889  ; Rise       ; CLOCK           ;
;  write_date[22]      ; CLOCK      ; 9.916  ; 9.916  ; Rise       ; CLOCK           ;
;  write_date[23]      ; CLOCK      ; 11.099 ; 11.099 ; Rise       ; CLOCK           ;
;  write_date[24]      ; CLOCK      ; 9.817  ; 9.817  ; Rise       ; CLOCK           ;
;  write_date[25]      ; CLOCK      ; 10.060 ; 10.060 ; Rise       ; CLOCK           ;
;  write_date[26]      ; CLOCK      ; 9.073  ; 9.073  ; Rise       ; CLOCK           ;
;  write_date[27]      ; CLOCK      ; 8.741  ; 8.741  ; Rise       ; CLOCK           ;
;  write_date[28]      ; CLOCK      ; 7.964  ; 7.964  ; Rise       ; CLOCK           ;
;  write_date[29]      ; CLOCK      ; 10.863 ; 10.863 ; Rise       ; CLOCK           ;
;  write_date[30]      ; CLOCK      ; 10.613 ; 10.613 ; Rise       ; CLOCK           ;
;  write_date[31]      ; CLOCK      ; 9.010  ; 9.010  ; Rise       ; CLOCK           ;
; zero                 ; CLOCK      ; 11.506 ; 11.506 ; Rise       ; CLOCK           ;
+----------------------+------------+--------+--------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLOCK ; -3.410 ; -5553.428     ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLOCK ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLOCK ; -1.423 ; -7067.060             ;
+-------+--------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK'                                                                                                                                                                                                                                                      ;
+--------+-------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                     ; To Node                                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.410 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30]                                   ; CLOCK        ; CLOCK       ; 1.000        ; 0.002      ; 4.444      ;
; -3.403 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31]                                   ; CLOCK        ; CLOCK       ; 1.000        ; 0.004      ; 4.439      ;
; -3.329 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30]                                   ; CLOCK        ; CLOCK       ; 1.000        ; 0.002      ; 4.363      ;
; -3.322 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31]                                   ; CLOCK        ; CLOCK       ; 1.000        ; 0.004      ; 4.358      ;
; -3.308 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30]                                   ; CLOCK        ; CLOCK       ; 1.000        ; -0.004     ; 4.336      ;
; -3.302 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]   ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30]                                   ; CLOCK        ; CLOCK       ; 1.000        ; 0.011      ; 4.345      ;
; -3.301 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31]                                   ; CLOCK        ; CLOCK       ; 1.000        ; -0.002     ; 4.331      ;
; -3.295 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]   ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31]                                   ; CLOCK        ; CLOCK       ; 1.000        ; 0.013      ; 4.340      ;
; -3.289 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30]                                   ; CLOCK        ; CLOCK       ; 1.000        ; 0.002      ; 4.323      ;
; -3.282 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31]                                   ; CLOCK        ; CLOCK       ; 1.000        ; 0.004      ; 4.318      ;
; -3.270 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]   ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30]                                   ; CLOCK        ; CLOCK       ; 1.000        ; 0.011      ; 4.313      ;
; -3.263 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]   ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31]                                   ; CLOCK        ; CLOCK       ; 1.000        ; 0.013      ; 4.308      ;
; -3.254 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30]                                   ; CLOCK        ; CLOCK       ; 1.000        ; 0.002      ; 4.288      ;
; -3.254 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30]                                   ; CLOCK        ; CLOCK       ; 1.000        ; 0.002      ; 4.288      ;
; -3.247 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31]                                   ; CLOCK        ; CLOCK       ; 1.000        ; 0.004      ; 4.283      ;
; -3.247 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31]                                   ; CLOCK        ; CLOCK       ; 1.000        ; 0.004      ; 4.283      ;
; -3.245 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30]                                   ; CLOCK        ; CLOCK       ; 1.000        ; -0.004     ; 4.273      ;
; -3.238 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31]                                   ; CLOCK        ; CLOCK       ; 1.000        ; -0.002     ; 4.268      ;
; -3.234 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30]                                   ; CLOCK        ; CLOCK       ; 1.000        ; 0.002      ; 4.268      ;
; -3.227 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31]                                   ; CLOCK        ; CLOCK       ; 1.000        ; 0.004      ; 4.263      ;
; -3.203 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30]                                   ; CLOCK        ; CLOCK       ; 1.000        ; -0.004     ; 4.231      ;
; -3.196 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31]                                   ; CLOCK        ; CLOCK       ; 1.000        ; -0.002     ; 4.226      ;
; -3.165 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]                                   ; CLOCK        ; CLOCK       ; 1.000        ; 0.002      ; 4.199      ;
; -3.091 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30]                                   ; CLOCK        ; CLOCK       ; 1.000        ; -0.004     ; 4.119      ;
; -3.084 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31]                                   ; CLOCK        ; CLOCK       ; 1.000        ; -0.002     ; 4.114      ;
; -3.084 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]                                   ; CLOCK        ; CLOCK       ; 1.000        ; 0.002      ; 4.118      ;
; -3.083 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30]                                   ; CLOCK        ; CLOCK       ; 1.000        ; -0.004     ; 4.111      ;
; -3.076 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31]                                   ; CLOCK        ; CLOCK       ; 1.000        ; -0.002     ; 4.106      ;
; -3.063 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]                                   ; CLOCK        ; CLOCK       ; 1.000        ; -0.004     ; 4.091      ;
; -3.057 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]   ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]                                   ; CLOCK        ; CLOCK       ; 1.000        ; 0.011      ; 4.100      ;
; -3.044 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]                                   ; CLOCK        ; CLOCK       ; 1.000        ; 0.002      ; 4.078      ;
; -3.025 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]   ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]                                   ; CLOCK        ; CLOCK       ; 1.000        ; 0.011      ; 4.068      ;
; -3.009 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]                                   ; CLOCK        ; CLOCK       ; 1.000        ; 0.002      ; 4.043      ;
; -3.009 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]                                   ; CLOCK        ; CLOCK       ; 1.000        ; 0.002      ; 4.043      ;
; -3.002 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28]                                   ; CLOCK        ; CLOCK       ; 1.000        ; 0.002      ; 4.036      ;
; -3.000 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]                                   ; CLOCK        ; CLOCK       ; 1.000        ; -0.004     ; 4.028      ;
; -2.990 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10] ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a36~porta_address_reg8  ; CLOCK        ; CLOCK       ; 1.000        ; 0.089      ; 4.078      ;
; -2.989 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]                                   ; CLOCK        ; CLOCK       ; 1.000        ; 0.002      ; 4.023      ;
; -2.958 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]                                   ; CLOCK        ; CLOCK       ; 1.000        ; -0.004     ; 3.986      ;
; -2.921 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28]                                   ; CLOCK        ; CLOCK       ; 1.000        ; 0.002      ; 3.955      ;
; -2.900 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28]                                   ; CLOCK        ; CLOCK       ; 1.000        ; -0.004     ; 3.928      ;
; -2.894 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]   ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28]                                   ; CLOCK        ; CLOCK       ; 1.000        ; 0.011      ; 3.937      ;
; -2.881 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28]                                   ; CLOCK        ; CLOCK       ; 1.000        ; 0.002      ; 3.915      ;
; -2.870 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27]                                   ; CLOCK        ; CLOCK       ; 1.000        ; 0.004      ; 3.906      ;
; -2.869 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10] ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a82~porta_address_reg8  ; CLOCK        ; CLOCK       ; 1.000        ; 0.073      ; 3.941      ;
; -2.869 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10] ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a137~porta_address_reg8 ; CLOCK        ; CLOCK       ; 1.000        ; 0.051      ; 3.919      ;
; -2.868 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10] ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a81~porta_address_reg8  ; CLOCK        ; CLOCK       ; 1.000        ; 0.063      ; 3.930      ;
; -2.866 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10] ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a93~porta_address_reg8  ; CLOCK        ; CLOCK       ; 1.000        ; 0.082      ; 3.947      ;
; -2.862 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]   ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28]                                   ; CLOCK        ; CLOCK       ; 1.000        ; 0.011      ; 3.905      ;
; -2.856 ; lpm_dff:B_REG|dffs[0]                                                         ; lpm_dff:ALU_OUT|dffs[22]                                                                                        ; CLOCK        ; CLOCK       ; 1.000        ; 0.021      ; 3.909      ;
; -2.846 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]                                   ; CLOCK        ; CLOCK       ; 1.000        ; -0.004     ; 3.874      ;
; -2.846 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28]                                   ; CLOCK        ; CLOCK       ; 1.000        ; 0.002      ; 3.880      ;
; -2.846 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28]                                   ; CLOCK        ; CLOCK       ; 1.000        ; 0.002      ; 3.880      ;
; -2.838 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]                                   ; CLOCK        ; CLOCK       ; 1.000        ; -0.004     ; 3.866      ;
; -2.837 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28]                                   ; CLOCK        ; CLOCK       ; 1.000        ; -0.004     ; 3.865      ;
; -2.826 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28]                                   ; CLOCK        ; CLOCK       ; 1.000        ; 0.002      ; 3.860      ;
; -2.802 ; lpm_dff:IR|dffs[15]                                                           ; lpm_dff:ALU_OUT|dffs[22]                                                                                        ; CLOCK        ; CLOCK       ; 1.000        ; 0.007      ; 3.841      ;
; -2.798 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]  ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a93~porta_address_reg5  ; CLOCK        ; CLOCK       ; 1.000        ; 0.088      ; 3.885      ;
; -2.795 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28]                                   ; CLOCK        ; CLOCK       ; 1.000        ; -0.004     ; 3.823      ;
; -2.792 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]  ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a81~porta_address_reg5  ; CLOCK        ; CLOCK       ; 1.000        ; 0.069      ; 3.860      ;
; -2.792 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]  ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a82~porta_address_reg5  ; CLOCK        ; CLOCK       ; 1.000        ; 0.079      ; 3.870      ;
; -2.791 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]  ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a36~porta_address_reg5  ; CLOCK        ; CLOCK       ; 1.000        ; 0.095      ; 3.885      ;
; -2.789 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27]                                   ; CLOCK        ; CLOCK       ; 1.000        ; 0.004      ; 3.825      ;
; -2.768 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27]                                   ; CLOCK        ; CLOCK       ; 1.000        ; -0.002     ; 3.798      ;
; -2.762 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]   ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27]                                   ; CLOCK        ; CLOCK       ; 1.000        ; 0.013      ; 3.807      ;
; -2.755 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10] ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a136~porta_address_reg8 ; CLOCK        ; CLOCK       ; 1.000        ; 0.026      ; 3.780      ;
; -2.753 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30]                                   ; CLOCK        ; CLOCK       ; 1.000        ; -0.004     ; 3.781      ;
; -2.749 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27]                                   ; CLOCK        ; CLOCK       ; 1.000        ; 0.004      ; 3.785      ;
; -2.747 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10] ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a122~porta_address_reg8 ; CLOCK        ; CLOCK       ; 1.000        ; 0.040      ; 3.786      ;
; -2.746 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31]                                   ; CLOCK        ; CLOCK       ; 1.000        ; -0.002     ; 3.776      ;
; -2.740 ; lpm_dff:A_REG|dffs[1]                                                         ; lpm_dff:ALU_OUT|dffs[22]                                                                                        ; CLOCK        ; CLOCK       ; 1.000        ; 0.047      ; 3.819      ;
; -2.730 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]   ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27]                                   ; CLOCK        ; CLOCK       ; 1.000        ; 0.013      ; 3.775      ;
; -2.726 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10] ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a57~porta_address_reg8  ; CLOCK        ; CLOCK       ; 1.000        ; 0.039      ; 3.764      ;
; -2.714 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27]                                   ; CLOCK        ; CLOCK       ; 1.000        ; 0.004      ; 3.750      ;
; -2.714 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27]                                   ; CLOCK        ; CLOCK       ; 1.000        ; 0.004      ; 3.750      ;
; -2.709 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]   ; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26]                                        ; CLOCK        ; CLOCK       ; 1.000        ; 0.056      ; 3.797      ;
; -2.707 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]   ; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                                         ; CLOCK        ; CLOCK       ; 1.000        ; 0.056      ; 3.795      ;
; -2.705 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27]                                   ; CLOCK        ; CLOCK       ; 1.000        ; -0.002     ; 3.735      ;
; -2.704 ; lpm_dff:A_REG|dffs[0]                                                         ; lpm_dff:ALU_OUT|dffs[22]                                                                                        ; CLOCK        ; CLOCK       ; 1.000        ; 0.058      ; 3.794      ;
; -2.703 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10] ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a126~porta_address_reg8 ; CLOCK        ; CLOCK       ; 1.000        ; 0.051      ; 3.753      ;
; -2.701 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26]                                   ; CLOCK        ; CLOCK       ; 1.000        ; 0.004      ; 3.737      ;
; -2.694 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27]                                   ; CLOCK        ; CLOCK       ; 1.000        ; 0.004      ; 3.730      ;
; -2.689 ; lpm_dff:IR|dffs[5]                                                            ; lpm_dff:ALU_OUT|dffs[3]                                                                                         ; CLOCK        ; CLOCK       ; 1.000        ; 0.021      ; 3.742      ;
; -2.685 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]   ; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[21]                                        ; CLOCK        ; CLOCK       ; 1.000        ; 0.025      ; 3.742      ;
; -2.683 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[16] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30]                                   ; CLOCK        ; CLOCK       ; 1.000        ; 0.014      ; 3.729      ;
; -2.683 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28]                                   ; CLOCK        ; CLOCK       ; 1.000        ; -0.004     ; 3.711      ;
; -2.679 ; lpm_dff:A_REG|dffs[3]                                                         ; lpm_dff:ALU_OUT|dffs[22]                                                                                        ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 3.711      ;
; -2.676 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[16] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31]                                   ; CLOCK        ; CLOCK       ; 1.000        ; 0.016      ; 3.724      ;
; -2.675 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]  ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a136~porta_address_reg5 ; CLOCK        ; CLOCK       ; 1.000        ; 0.032      ; 3.706      ;
; -2.675 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28]                                   ; CLOCK        ; CLOCK       ; 1.000        ; -0.004     ; 3.703      ;
; -2.672 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]  ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a122~porta_address_reg5 ; CLOCK        ; CLOCK       ; 1.000        ; 0.046      ; 3.717      ;
; -2.670 ; lpm_dff:B_REG|dffs[0]                                                         ; lpm_dff:ALU_OUT|dffs[30]                                                                                        ; CLOCK        ; CLOCK       ; 1.000        ; 0.006      ; 3.708      ;
; -2.667 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]  ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a137~porta_address_reg5 ; CLOCK        ; CLOCK       ; 1.000        ; 0.057      ; 3.723      ;
; -2.665 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]   ; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13]                                        ; CLOCK        ; CLOCK       ; 1.000        ; 0.038      ; 3.735      ;
; -2.663 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27]                                   ; CLOCK        ; CLOCK       ; 1.000        ; -0.002     ; 3.693      ;
; -2.663 ; lpm_dff:IR|dffs[7]                                                            ; lpm_dff:ALU_OUT|dffs[3]                                                                                         ; CLOCK        ; CLOCK       ; 1.000        ; 0.006      ; 3.701      ;
; -2.660 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]  ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a42~porta_address_reg5  ; CLOCK        ; CLOCK       ; 1.000        ; 0.038      ; 3.697      ;
; -2.653 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]   ; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[22]                                        ; CLOCK        ; CLOCK       ; 1.000        ; 0.044      ; 3.729      ;
; -2.648 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]   ; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13]                                        ; CLOCK        ; CLOCK       ; 1.000        ; 0.038      ; 3.718      ;
; -2.645 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]   ; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[17]                                        ; CLOCK        ; CLOCK       ; 1.000        ; 0.038      ; 3.715      ;
+--------+-------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK'                                                                                                                                                                                                                    ;
+-------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                     ; To Node                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]   ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]   ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]   ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]   ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18] ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[19] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[19] ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[20] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[20] ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[21] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[21] ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[22] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[22] ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[23] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[23] ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[24] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[24] ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[25] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[25] ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26] ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27] ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
+-------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK'                                                                                                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------+
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0                       ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0                       ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg0    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg0    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg1    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg1    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg10   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg10   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg11   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg11   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg2    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg2    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg3    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg3    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg4    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg4    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg5    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg5    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg6    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg6    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg7    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg7    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg8    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg8    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg9    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg9    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a1                       ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a1                       ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a10                      ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a10                      ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100                     ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100                     ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101                     ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101                     ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a102                     ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a102                     ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a102~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a102~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a102~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a102~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a102~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a102~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a102~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a102~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a102~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a102~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a102~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a102~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a102~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a102~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a102~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst4|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a102~porta_address_reg5  ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RESET     ; CLOCK      ; 2.930 ; 2.930 ; Rise       ; CLOCK           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; RESET     ; CLOCK      ; -0.234 ; -0.234 ; Rise       ; CLOCK           ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Clock to Output Times                                                            ;
+----------------------+------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+------------+-------+-------+------------+-----------------+
; ALU_1_IN[*]          ; CLOCK      ; 4.840 ; 4.840 ; Rise       ; CLOCK           ;
;  ALU_1_IN[0]         ; CLOCK      ; 4.173 ; 4.173 ; Rise       ; CLOCK           ;
;  ALU_1_IN[1]         ; CLOCK      ; 4.285 ; 4.285 ; Rise       ; CLOCK           ;
;  ALU_1_IN[2]         ; CLOCK      ; 4.278 ; 4.278 ; Rise       ; CLOCK           ;
;  ALU_1_IN[3]         ; CLOCK      ; 4.207 ; 4.207 ; Rise       ; CLOCK           ;
;  ALU_1_IN[4]         ; CLOCK      ; 4.620 ; 4.620 ; Rise       ; CLOCK           ;
;  ALU_1_IN[5]         ; CLOCK      ; 4.187 ; 4.187 ; Rise       ; CLOCK           ;
;  ALU_1_IN[6]         ; CLOCK      ; 4.259 ; 4.259 ; Rise       ; CLOCK           ;
;  ALU_1_IN[7]         ; CLOCK      ; 4.291 ; 4.291 ; Rise       ; CLOCK           ;
;  ALU_1_IN[8]         ; CLOCK      ; 4.532 ; 4.532 ; Rise       ; CLOCK           ;
;  ALU_1_IN[9]         ; CLOCK      ; 4.314 ; 4.314 ; Rise       ; CLOCK           ;
;  ALU_1_IN[10]        ; CLOCK      ; 4.223 ; 4.223 ; Rise       ; CLOCK           ;
;  ALU_1_IN[11]        ; CLOCK      ; 4.422 ; 4.422 ; Rise       ; CLOCK           ;
;  ALU_1_IN[12]        ; CLOCK      ; 4.308 ; 4.308 ; Rise       ; CLOCK           ;
;  ALU_1_IN[13]        ; CLOCK      ; 4.008 ; 4.008 ; Rise       ; CLOCK           ;
;  ALU_1_IN[14]        ; CLOCK      ; 4.724 ; 4.724 ; Rise       ; CLOCK           ;
;  ALU_1_IN[15]        ; CLOCK      ; 4.544 ; 4.544 ; Rise       ; CLOCK           ;
;  ALU_1_IN[16]        ; CLOCK      ; 4.840 ; 4.840 ; Rise       ; CLOCK           ;
;  ALU_1_IN[17]        ; CLOCK      ; 4.336 ; 4.336 ; Rise       ; CLOCK           ;
;  ALU_1_IN[18]        ; CLOCK      ; 4.422 ; 4.422 ; Rise       ; CLOCK           ;
;  ALU_1_IN[19]        ; CLOCK      ; 4.403 ; 4.403 ; Rise       ; CLOCK           ;
;  ALU_1_IN[20]        ; CLOCK      ; 4.254 ; 4.254 ; Rise       ; CLOCK           ;
;  ALU_1_IN[21]        ; CLOCK      ; 4.153 ; 4.153 ; Rise       ; CLOCK           ;
;  ALU_1_IN[22]        ; CLOCK      ; 4.482 ; 4.482 ; Rise       ; CLOCK           ;
;  ALU_1_IN[23]        ; CLOCK      ; 4.408 ; 4.408 ; Rise       ; CLOCK           ;
;  ALU_1_IN[24]        ; CLOCK      ; 4.403 ; 4.403 ; Rise       ; CLOCK           ;
;  ALU_1_IN[25]        ; CLOCK      ; 4.279 ; 4.279 ; Rise       ; CLOCK           ;
;  ALU_1_IN[26]        ; CLOCK      ; 4.477 ; 4.477 ; Rise       ; CLOCK           ;
;  ALU_1_IN[27]        ; CLOCK      ; 4.334 ; 4.334 ; Rise       ; CLOCK           ;
;  ALU_1_IN[28]        ; CLOCK      ; 4.221 ; 4.221 ; Rise       ; CLOCK           ;
;  ALU_1_IN[29]        ; CLOCK      ; 4.307 ; 4.307 ; Rise       ; CLOCK           ;
;  ALU_1_IN[30]        ; CLOCK      ; 4.758 ; 4.758 ; Rise       ; CLOCK           ;
;  ALU_1_IN[31]        ; CLOCK      ; 4.228 ; 4.228 ; Rise       ; CLOCK           ;
; ALU_2_IN[*]          ; CLOCK      ; 5.260 ; 5.260 ; Rise       ; CLOCK           ;
;  ALU_2_IN[0]         ; CLOCK      ; 4.399 ; 4.399 ; Rise       ; CLOCK           ;
;  ALU_2_IN[1]         ; CLOCK      ; 4.576 ; 4.576 ; Rise       ; CLOCK           ;
;  ALU_2_IN[2]         ; CLOCK      ; 4.413 ; 4.413 ; Rise       ; CLOCK           ;
;  ALU_2_IN[3]         ; CLOCK      ; 4.520 ; 4.520 ; Rise       ; CLOCK           ;
;  ALU_2_IN[4]         ; CLOCK      ; 4.921 ; 4.921 ; Rise       ; CLOCK           ;
;  ALU_2_IN[5]         ; CLOCK      ; 4.386 ; 4.386 ; Rise       ; CLOCK           ;
;  ALU_2_IN[6]         ; CLOCK      ; 4.540 ; 4.540 ; Rise       ; CLOCK           ;
;  ALU_2_IN[7]         ; CLOCK      ; 4.597 ; 4.597 ; Rise       ; CLOCK           ;
;  ALU_2_IN[8]         ; CLOCK      ; 4.868 ; 4.868 ; Rise       ; CLOCK           ;
;  ALU_2_IN[9]         ; CLOCK      ; 4.717 ; 4.717 ; Rise       ; CLOCK           ;
;  ALU_2_IN[10]        ; CLOCK      ; 4.437 ; 4.437 ; Rise       ; CLOCK           ;
;  ALU_2_IN[11]        ; CLOCK      ; 4.516 ; 4.516 ; Rise       ; CLOCK           ;
;  ALU_2_IN[12]        ; CLOCK      ; 4.833 ; 4.833 ; Rise       ; CLOCK           ;
;  ALU_2_IN[13]        ; CLOCK      ; 4.709 ; 4.709 ; Rise       ; CLOCK           ;
;  ALU_2_IN[14]        ; CLOCK      ; 4.495 ; 4.495 ; Rise       ; CLOCK           ;
;  ALU_2_IN[15]        ; CLOCK      ; 4.781 ; 4.781 ; Rise       ; CLOCK           ;
;  ALU_2_IN[16]        ; CLOCK      ; 4.448 ; 4.448 ; Rise       ; CLOCK           ;
;  ALU_2_IN[17]        ; CLOCK      ; 4.668 ; 4.668 ; Rise       ; CLOCK           ;
;  ALU_2_IN[18]        ; CLOCK      ; 4.578 ; 4.578 ; Rise       ; CLOCK           ;
;  ALU_2_IN[19]        ; CLOCK      ; 4.992 ; 4.992 ; Rise       ; CLOCK           ;
;  ALU_2_IN[20]        ; CLOCK      ; 4.334 ; 4.334 ; Rise       ; CLOCK           ;
;  ALU_2_IN[21]        ; CLOCK      ; 4.333 ; 4.333 ; Rise       ; CLOCK           ;
;  ALU_2_IN[22]        ; CLOCK      ; 4.874 ; 4.874 ; Rise       ; CLOCK           ;
;  ALU_2_IN[23]        ; CLOCK      ; 5.083 ; 5.083 ; Rise       ; CLOCK           ;
;  ALU_2_IN[24]        ; CLOCK      ; 4.620 ; 4.620 ; Rise       ; CLOCK           ;
;  ALU_2_IN[25]        ; CLOCK      ; 4.825 ; 4.825 ; Rise       ; CLOCK           ;
;  ALU_2_IN[26]        ; CLOCK      ; 5.012 ; 5.012 ; Rise       ; CLOCK           ;
;  ALU_2_IN[27]        ; CLOCK      ; 5.260 ; 5.260 ; Rise       ; CLOCK           ;
;  ALU_2_IN[28]        ; CLOCK      ; 4.551 ; 4.551 ; Rise       ; CLOCK           ;
;  ALU_2_IN[29]        ; CLOCK      ; 5.045 ; 5.045 ; Rise       ; CLOCK           ;
;  ALU_2_IN[30]        ; CLOCK      ; 5.131 ; 5.131 ; Rise       ; CLOCK           ;
;  ALU_2_IN[31]        ; CLOCK      ; 4.879 ; 4.879 ; Rise       ; CLOCK           ;
; ALU_INSTANT_OUT[*]   ; CLOCK      ; 8.533 ; 8.533 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[0]  ; CLOCK      ; 7.788 ; 7.788 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[1]  ; CLOCK      ; 7.632 ; 7.632 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[2]  ; CLOCK      ; 7.712 ; 7.712 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[3]  ; CLOCK      ; 7.858 ; 7.858 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[4]  ; CLOCK      ; 7.771 ; 7.771 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[5]  ; CLOCK      ; 7.600 ; 7.600 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[6]  ; CLOCK      ; 7.762 ; 7.762 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[7]  ; CLOCK      ; 7.757 ; 7.757 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[8]  ; CLOCK      ; 7.952 ; 7.952 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[9]  ; CLOCK      ; 7.890 ; 7.890 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[10] ; CLOCK      ; 7.848 ; 7.848 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[11] ; CLOCK      ; 7.880 ; 7.880 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[12] ; CLOCK      ; 7.576 ; 7.576 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[13] ; CLOCK      ; 8.158 ; 8.158 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[14] ; CLOCK      ; 7.947 ; 7.947 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[15] ; CLOCK      ; 7.742 ; 7.742 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[16] ; CLOCK      ; 7.880 ; 7.880 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[17] ; CLOCK      ; 7.799 ; 7.799 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[18] ; CLOCK      ; 8.057 ; 8.057 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[19] ; CLOCK      ; 7.778 ; 7.778 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[20] ; CLOCK      ; 7.790 ; 7.790 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[21] ; CLOCK      ; 7.760 ; 7.760 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[22] ; CLOCK      ; 8.533 ; 8.533 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[23] ; CLOCK      ; 8.239 ; 8.239 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[24] ; CLOCK      ; 8.113 ; 8.113 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[25] ; CLOCK      ; 7.957 ; 7.957 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[26] ; CLOCK      ; 7.784 ; 7.784 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[27] ; CLOCK      ; 7.828 ; 7.828 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[28] ; CLOCK      ; 8.202 ; 8.202 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[29] ; CLOCK      ; 7.999 ; 7.999 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[30] ; CLOCK      ; 8.355 ; 8.355 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[31] ; CLOCK      ; 8.282 ; 8.282 ; Rise       ; CLOCK           ;
; ALU_OPCODE[*]        ; CLOCK      ; 5.504 ; 5.504 ; Rise       ; CLOCK           ;
;  ALU_OPCODE[0]       ; CLOCK      ; 5.161 ; 5.161 ; Rise       ; CLOCK           ;
;  ALU_OPCODE[1]       ; CLOCK      ; 4.233 ; 4.233 ; Rise       ; CLOCK           ;
;  ALU_OPCODE[2]       ; CLOCK      ; 5.371 ; 5.371 ; Rise       ; CLOCK           ;
;  ALU_OPCODE[3]       ; CLOCK      ; 5.504 ; 5.504 ; Rise       ; CLOCK           ;
; ReadDataOne[*]       ; CLOCK      ; 8.015 ; 8.015 ; Rise       ; CLOCK           ;
;  ReadDataOne[0]      ; CLOCK      ; 7.072 ; 7.072 ; Rise       ; CLOCK           ;
;  ReadDataOne[1]      ; CLOCK      ; 6.960 ; 6.960 ; Rise       ; CLOCK           ;
;  ReadDataOne[2]      ; CLOCK      ; 7.383 ; 7.383 ; Rise       ; CLOCK           ;
;  ReadDataOne[3]      ; CLOCK      ; 7.236 ; 7.236 ; Rise       ; CLOCK           ;
;  ReadDataOne[4]      ; CLOCK      ; 8.015 ; 8.015 ; Rise       ; CLOCK           ;
;  ReadDataOne[5]      ; CLOCK      ; 6.547 ; 6.547 ; Rise       ; CLOCK           ;
;  ReadDataOne[6]      ; CLOCK      ; 6.798 ; 6.798 ; Rise       ; CLOCK           ;
;  ReadDataOne[7]      ; CLOCK      ; 6.974 ; 6.974 ; Rise       ; CLOCK           ;
;  ReadDataOne[8]      ; CLOCK      ; 7.172 ; 7.172 ; Rise       ; CLOCK           ;
;  ReadDataOne[9]      ; CLOCK      ; 6.786 ; 6.786 ; Rise       ; CLOCK           ;
;  ReadDataOne[10]     ; CLOCK      ; 6.928 ; 6.928 ; Rise       ; CLOCK           ;
;  ReadDataOne[11]     ; CLOCK      ; 7.565 ; 7.565 ; Rise       ; CLOCK           ;
;  ReadDataOne[12]     ; CLOCK      ; 7.155 ; 7.155 ; Rise       ; CLOCK           ;
;  ReadDataOne[13]     ; CLOCK      ; 7.043 ; 7.043 ; Rise       ; CLOCK           ;
;  ReadDataOne[14]     ; CLOCK      ; 7.596 ; 7.596 ; Rise       ; CLOCK           ;
;  ReadDataOne[15]     ; CLOCK      ; 7.489 ; 7.489 ; Rise       ; CLOCK           ;
;  ReadDataOne[16]     ; CLOCK      ; 7.041 ; 7.041 ; Rise       ; CLOCK           ;
;  ReadDataOne[17]     ; CLOCK      ; 6.745 ; 6.745 ; Rise       ; CLOCK           ;
;  ReadDataOne[18]     ; CLOCK      ; 7.026 ; 7.026 ; Rise       ; CLOCK           ;
;  ReadDataOne[19]     ; CLOCK      ; 7.893 ; 7.893 ; Rise       ; CLOCK           ;
;  ReadDataOne[20]     ; CLOCK      ; 6.901 ; 6.901 ; Rise       ; CLOCK           ;
;  ReadDataOne[21]     ; CLOCK      ; 6.951 ; 6.951 ; Rise       ; CLOCK           ;
;  ReadDataOne[22]     ; CLOCK      ; 6.974 ; 6.974 ; Rise       ; CLOCK           ;
;  ReadDataOne[23]     ; CLOCK      ; 7.394 ; 7.394 ; Rise       ; CLOCK           ;
;  ReadDataOne[24]     ; CLOCK      ; 6.965 ; 6.965 ; Rise       ; CLOCK           ;
;  ReadDataOne[25]     ; CLOCK      ; 7.929 ; 7.929 ; Rise       ; CLOCK           ;
;  ReadDataOne[26]     ; CLOCK      ; 6.792 ; 6.792 ; Rise       ; CLOCK           ;
;  ReadDataOne[27]     ; CLOCK      ; 7.365 ; 7.365 ; Rise       ; CLOCK           ;
;  ReadDataOne[28]     ; CLOCK      ; 7.894 ; 7.894 ; Rise       ; CLOCK           ;
;  ReadDataOne[29]     ; CLOCK      ; 7.132 ; 7.132 ; Rise       ; CLOCK           ;
;  ReadDataOne[30]     ; CLOCK      ; 7.121 ; 7.121 ; Rise       ; CLOCK           ;
;  ReadDataOne[31]     ; CLOCK      ; 6.916 ; 6.916 ; Rise       ; CLOCK           ;
; ReadDataTwo[*]       ; CLOCK      ; 8.226 ; 8.226 ; Rise       ; CLOCK           ;
;  ReadDataTwo[0]      ; CLOCK      ; 7.105 ; 7.105 ; Rise       ; CLOCK           ;
;  ReadDataTwo[1]      ; CLOCK      ; 7.106 ; 7.106 ; Rise       ; CLOCK           ;
;  ReadDataTwo[2]      ; CLOCK      ; 7.418 ; 7.418 ; Rise       ; CLOCK           ;
;  ReadDataTwo[3]      ; CLOCK      ; 7.281 ; 7.281 ; Rise       ; CLOCK           ;
;  ReadDataTwo[4]      ; CLOCK      ; 7.366 ; 7.366 ; Rise       ; CLOCK           ;
;  ReadDataTwo[5]      ; CLOCK      ; 7.385 ; 7.385 ; Rise       ; CLOCK           ;
;  ReadDataTwo[6]      ; CLOCK      ; 8.226 ; 8.226 ; Rise       ; CLOCK           ;
;  ReadDataTwo[7]      ; CLOCK      ; 7.593 ; 7.593 ; Rise       ; CLOCK           ;
;  ReadDataTwo[8]      ; CLOCK      ; 7.116 ; 7.116 ; Rise       ; CLOCK           ;
;  ReadDataTwo[9]      ; CLOCK      ; 6.748 ; 6.748 ; Rise       ; CLOCK           ;
;  ReadDataTwo[10]     ; CLOCK      ; 7.190 ; 7.190 ; Rise       ; CLOCK           ;
;  ReadDataTwo[11]     ; CLOCK      ; 6.560 ; 6.560 ; Rise       ; CLOCK           ;
;  ReadDataTwo[12]     ; CLOCK      ; 7.518 ; 7.518 ; Rise       ; CLOCK           ;
;  ReadDataTwo[13]     ; CLOCK      ; 7.367 ; 7.367 ; Rise       ; CLOCK           ;
;  ReadDataTwo[14]     ; CLOCK      ; 7.758 ; 7.758 ; Rise       ; CLOCK           ;
;  ReadDataTwo[15]     ; CLOCK      ; 7.497 ; 7.497 ; Rise       ; CLOCK           ;
;  ReadDataTwo[16]     ; CLOCK      ; 7.124 ; 7.124 ; Rise       ; CLOCK           ;
;  ReadDataTwo[17]     ; CLOCK      ; 6.574 ; 6.574 ; Rise       ; CLOCK           ;
;  ReadDataTwo[18]     ; CLOCK      ; 6.936 ; 6.936 ; Rise       ; CLOCK           ;
;  ReadDataTwo[19]     ; CLOCK      ; 7.208 ; 7.208 ; Rise       ; CLOCK           ;
;  ReadDataTwo[20]     ; CLOCK      ; 6.718 ; 6.718 ; Rise       ; CLOCK           ;
;  ReadDataTwo[21]     ; CLOCK      ; 6.812 ; 6.812 ; Rise       ; CLOCK           ;
;  ReadDataTwo[22]     ; CLOCK      ; 7.463 ; 7.463 ; Rise       ; CLOCK           ;
;  ReadDataTwo[23]     ; CLOCK      ; 7.016 ; 7.016 ; Rise       ; CLOCK           ;
;  ReadDataTwo[24]     ; CLOCK      ; 8.151 ; 8.151 ; Rise       ; CLOCK           ;
;  ReadDataTwo[25]     ; CLOCK      ; 6.990 ; 6.990 ; Rise       ; CLOCK           ;
;  ReadDataTwo[26]     ; CLOCK      ; 7.359 ; 7.359 ; Rise       ; CLOCK           ;
;  ReadDataTwo[27]     ; CLOCK      ; 7.606 ; 7.606 ; Rise       ; CLOCK           ;
;  ReadDataTwo[28]     ; CLOCK      ; 7.174 ; 7.174 ; Rise       ; CLOCK           ;
;  ReadDataTwo[29]     ; CLOCK      ; 7.930 ; 7.930 ; Rise       ; CLOCK           ;
;  ReadDataTwo[30]     ; CLOCK      ; 7.109 ; 7.109 ; Rise       ; CLOCK           ;
;  ReadDataTwo[31]     ; CLOCK      ; 6.856 ; 6.856 ; Rise       ; CLOCK           ;
; do_update            ; CLOCK      ; 4.442 ; 4.442 ; Rise       ; CLOCK           ;
; eq                   ; CLOCK      ; 6.630 ; 6.630 ; Rise       ; CLOCK           ;
; instr[*]             ; CLOCK      ; 5.524 ; 5.524 ; Rise       ; CLOCK           ;
;  instr[0]            ; CLOCK      ; 4.540 ; 4.540 ; Rise       ; CLOCK           ;
;  instr[1]            ; CLOCK      ; 4.515 ; 4.515 ; Rise       ; CLOCK           ;
;  instr[2]            ; CLOCK      ; 4.165 ; 4.165 ; Rise       ; CLOCK           ;
;  instr[3]            ; CLOCK      ; 4.863 ; 4.863 ; Rise       ; CLOCK           ;
;  instr[4]            ; CLOCK      ; 5.314 ; 5.314 ; Rise       ; CLOCK           ;
;  instr[5]            ; CLOCK      ; 4.558 ; 4.558 ; Rise       ; CLOCK           ;
;  instr[6]            ; CLOCK      ; 4.439 ; 4.439 ; Rise       ; CLOCK           ;
;  instr[7]            ; CLOCK      ; 4.528 ; 4.528 ; Rise       ; CLOCK           ;
;  instr[8]            ; CLOCK      ; 4.626 ; 4.626 ; Rise       ; CLOCK           ;
;  instr[9]            ; CLOCK      ; 4.485 ; 4.485 ; Rise       ; CLOCK           ;
;  instr[10]           ; CLOCK      ; 4.768 ; 4.768 ; Rise       ; CLOCK           ;
;  instr[11]           ; CLOCK      ; 4.302 ; 4.302 ; Rise       ; CLOCK           ;
;  instr[12]           ; CLOCK      ; 4.563 ; 4.563 ; Rise       ; CLOCK           ;
;  instr[13]           ; CLOCK      ; 4.690 ; 4.690 ; Rise       ; CLOCK           ;
;  instr[14]           ; CLOCK      ; 5.036 ; 5.036 ; Rise       ; CLOCK           ;
;  instr[15]           ; CLOCK      ; 5.181 ; 5.181 ; Rise       ; CLOCK           ;
;  instr[16]           ; CLOCK      ; 5.161 ; 5.161 ; Rise       ; CLOCK           ;
;  instr[17]           ; CLOCK      ; 4.233 ; 4.233 ; Rise       ; CLOCK           ;
;  instr[18]           ; CLOCK      ; 5.371 ; 5.371 ; Rise       ; CLOCK           ;
;  instr[19]           ; CLOCK      ; 5.524 ; 5.524 ; Rise       ; CLOCK           ;
; is_shamt_load        ; CLOCK      ; 5.741 ; 5.741 ; Rise       ; CLOCK           ;
; overflow             ; CLOCK      ; 7.725 ; 7.725 ; Rise       ; CLOCK           ;
; pc[*]                ; CLOCK      ; 6.819 ; 6.819 ; Rise       ; CLOCK           ;
;  pc[2]               ; CLOCK      ; 5.846 ; 5.846 ; Rise       ; CLOCK           ;
;  pc[3]               ; CLOCK      ; 5.538 ; 5.538 ; Rise       ; CLOCK           ;
;  pc[4]               ; CLOCK      ; 4.741 ; 4.741 ; Rise       ; CLOCK           ;
;  pc[5]               ; CLOCK      ; 4.785 ; 4.785 ; Rise       ; CLOCK           ;
;  pc[6]               ; CLOCK      ; 4.552 ; 4.552 ; Rise       ; CLOCK           ;
;  pc[7]               ; CLOCK      ; 6.819 ; 6.819 ; Rise       ; CLOCK           ;
;  pc[8]               ; CLOCK      ; 5.471 ; 5.471 ; Rise       ; CLOCK           ;
;  pc[9]               ; CLOCK      ; 4.674 ; 4.674 ; Rise       ; CLOCK           ;
;  pc[10]              ; CLOCK      ; 5.354 ; 5.354 ; Rise       ; CLOCK           ;
;  pc[11]              ; CLOCK      ; 5.763 ; 5.763 ; Rise       ; CLOCK           ;
;  pc[12]              ; CLOCK      ; 5.054 ; 5.054 ; Rise       ; CLOCK           ;
;  pc[13]              ; CLOCK      ; 5.336 ; 5.336 ; Rise       ; CLOCK           ;
;  pc[14]              ; CLOCK      ; 4.162 ; 4.162 ; Rise       ; CLOCK           ;
;  pc[15]              ; CLOCK      ; 4.736 ; 4.736 ; Rise       ; CLOCK           ;
;  pc[16]              ; CLOCK      ; 4.027 ; 4.027 ; Rise       ; CLOCK           ;
;  pc[17]              ; CLOCK      ; 4.817 ; 4.817 ; Rise       ; CLOCK           ;
;  pc[18]              ; CLOCK      ; 4.120 ; 4.120 ; Rise       ; CLOCK           ;
;  pc[19]              ; CLOCK      ; 4.148 ; 4.148 ; Rise       ; CLOCK           ;
;  pc[20]              ; CLOCK      ; 4.121 ; 4.121 ; Rise       ; CLOCK           ;
;  pc[21]              ; CLOCK      ; 4.911 ; 4.911 ; Rise       ; CLOCK           ;
;  pc[22]              ; CLOCK      ; 4.359 ; 4.359 ; Rise       ; CLOCK           ;
;  pc[23]              ; CLOCK      ; 4.132 ; 4.132 ; Rise       ; CLOCK           ;
;  pc[24]              ; CLOCK      ; 4.289 ; 4.289 ; Rise       ; CLOCK           ;
;  pc[25]              ; CLOCK      ; 4.390 ; 4.390 ; Rise       ; CLOCK           ;
;  pc[26]              ; CLOCK      ; 4.182 ; 4.182 ; Rise       ; CLOCK           ;
;  pc[27]              ; CLOCK      ; 3.983 ; 3.983 ; Rise       ; CLOCK           ;
;  pc[28]              ; CLOCK      ; 4.281 ; 4.281 ; Rise       ; CLOCK           ;
;  pc[29]              ; CLOCK      ; 4.521 ; 4.521 ; Rise       ; CLOCK           ;
;  pc[30]              ; CLOCK      ; 5.094 ; 5.094 ; Rise       ; CLOCK           ;
;  pc[31]              ; CLOCK      ; 4.447 ; 4.447 ; Rise       ; CLOCK           ;
; reg_write            ; CLOCK      ; 6.096 ; 6.096 ; Rise       ; CLOCK           ;
; sgn                  ; CLOCK      ; 8.282 ; 8.282 ; Rise       ; CLOCK           ;
; write_date[*]        ; CLOCK      ; 7.167 ; 7.167 ; Rise       ; CLOCK           ;
;  write_date[0]       ; CLOCK      ; 6.660 ; 6.660 ; Rise       ; CLOCK           ;
;  write_date[1]       ; CLOCK      ; 6.840 ; 6.840 ; Rise       ; CLOCK           ;
;  write_date[2]       ; CLOCK      ; 6.627 ; 6.627 ; Rise       ; CLOCK           ;
;  write_date[3]       ; CLOCK      ; 6.162 ; 6.162 ; Rise       ; CLOCK           ;
;  write_date[4]       ; CLOCK      ; 5.907 ; 5.907 ; Rise       ; CLOCK           ;
;  write_date[5]       ; CLOCK      ; 6.164 ; 6.164 ; Rise       ; CLOCK           ;
;  write_date[6]       ; CLOCK      ; 6.604 ; 6.604 ; Rise       ; CLOCK           ;
;  write_date[7]       ; CLOCK      ; 6.736 ; 6.736 ; Rise       ; CLOCK           ;
;  write_date[8]       ; CLOCK      ; 6.824 ; 6.824 ; Rise       ; CLOCK           ;
;  write_date[9]       ; CLOCK      ; 6.812 ; 6.812 ; Rise       ; CLOCK           ;
;  write_date[10]      ; CLOCK      ; 6.265 ; 6.265 ; Rise       ; CLOCK           ;
;  write_date[11]      ; CLOCK      ; 6.565 ; 6.565 ; Rise       ; CLOCK           ;
;  write_date[12]      ; CLOCK      ; 6.197 ; 6.197 ; Rise       ; CLOCK           ;
;  write_date[13]      ; CLOCK      ; 6.654 ; 6.654 ; Rise       ; CLOCK           ;
;  write_date[14]      ; CLOCK      ; 6.828 ; 6.828 ; Rise       ; CLOCK           ;
;  write_date[15]      ; CLOCK      ; 6.682 ; 6.682 ; Rise       ; CLOCK           ;
;  write_date[16]      ; CLOCK      ; 6.528 ; 6.528 ; Rise       ; CLOCK           ;
;  write_date[17]      ; CLOCK      ; 6.654 ; 6.654 ; Rise       ; CLOCK           ;
;  write_date[18]      ; CLOCK      ; 6.423 ; 6.423 ; Rise       ; CLOCK           ;
;  write_date[19]      ; CLOCK      ; 6.970 ; 6.970 ; Rise       ; CLOCK           ;
;  write_date[20]      ; CLOCK      ; 5.505 ; 5.505 ; Rise       ; CLOCK           ;
;  write_date[21]      ; CLOCK      ; 5.821 ; 5.821 ; Rise       ; CLOCK           ;
;  write_date[22]      ; CLOCK      ; 6.482 ; 6.482 ; Rise       ; CLOCK           ;
;  write_date[23]      ; CLOCK      ; 6.894 ; 6.894 ; Rise       ; CLOCK           ;
;  write_date[24]      ; CLOCK      ; 6.672 ; 6.672 ; Rise       ; CLOCK           ;
;  write_date[25]      ; CLOCK      ; 7.002 ; 7.002 ; Rise       ; CLOCK           ;
;  write_date[26]      ; CLOCK      ; 6.272 ; 6.272 ; Rise       ; CLOCK           ;
;  write_date[27]      ; CLOCK      ; 6.147 ; 6.147 ; Rise       ; CLOCK           ;
;  write_date[28]      ; CLOCK      ; 5.860 ; 5.860 ; Rise       ; CLOCK           ;
;  write_date[29]      ; CLOCK      ; 7.167 ; 7.167 ; Rise       ; CLOCK           ;
;  write_date[30]      ; CLOCK      ; 6.906 ; 6.906 ; Rise       ; CLOCK           ;
;  write_date[31]      ; CLOCK      ; 5.987 ; 5.987 ; Rise       ; CLOCK           ;
; zero                 ; CLOCK      ; 9.584 ; 9.584 ; Rise       ; CLOCK           ;
+----------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                    ;
+----------------------+------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+------------+-------+-------+------------+-----------------+
; ALU_1_IN[*]          ; CLOCK      ; 4.008 ; 4.008 ; Rise       ; CLOCK           ;
;  ALU_1_IN[0]         ; CLOCK      ; 4.173 ; 4.173 ; Rise       ; CLOCK           ;
;  ALU_1_IN[1]         ; CLOCK      ; 4.285 ; 4.285 ; Rise       ; CLOCK           ;
;  ALU_1_IN[2]         ; CLOCK      ; 4.278 ; 4.278 ; Rise       ; CLOCK           ;
;  ALU_1_IN[3]         ; CLOCK      ; 4.207 ; 4.207 ; Rise       ; CLOCK           ;
;  ALU_1_IN[4]         ; CLOCK      ; 4.620 ; 4.620 ; Rise       ; CLOCK           ;
;  ALU_1_IN[5]         ; CLOCK      ; 4.187 ; 4.187 ; Rise       ; CLOCK           ;
;  ALU_1_IN[6]         ; CLOCK      ; 4.259 ; 4.259 ; Rise       ; CLOCK           ;
;  ALU_1_IN[7]         ; CLOCK      ; 4.291 ; 4.291 ; Rise       ; CLOCK           ;
;  ALU_1_IN[8]         ; CLOCK      ; 4.532 ; 4.532 ; Rise       ; CLOCK           ;
;  ALU_1_IN[9]         ; CLOCK      ; 4.314 ; 4.314 ; Rise       ; CLOCK           ;
;  ALU_1_IN[10]        ; CLOCK      ; 4.223 ; 4.223 ; Rise       ; CLOCK           ;
;  ALU_1_IN[11]        ; CLOCK      ; 4.422 ; 4.422 ; Rise       ; CLOCK           ;
;  ALU_1_IN[12]        ; CLOCK      ; 4.308 ; 4.308 ; Rise       ; CLOCK           ;
;  ALU_1_IN[13]        ; CLOCK      ; 4.008 ; 4.008 ; Rise       ; CLOCK           ;
;  ALU_1_IN[14]        ; CLOCK      ; 4.724 ; 4.724 ; Rise       ; CLOCK           ;
;  ALU_1_IN[15]        ; CLOCK      ; 4.544 ; 4.544 ; Rise       ; CLOCK           ;
;  ALU_1_IN[16]        ; CLOCK      ; 4.840 ; 4.840 ; Rise       ; CLOCK           ;
;  ALU_1_IN[17]        ; CLOCK      ; 4.336 ; 4.336 ; Rise       ; CLOCK           ;
;  ALU_1_IN[18]        ; CLOCK      ; 4.422 ; 4.422 ; Rise       ; CLOCK           ;
;  ALU_1_IN[19]        ; CLOCK      ; 4.403 ; 4.403 ; Rise       ; CLOCK           ;
;  ALU_1_IN[20]        ; CLOCK      ; 4.254 ; 4.254 ; Rise       ; CLOCK           ;
;  ALU_1_IN[21]        ; CLOCK      ; 4.153 ; 4.153 ; Rise       ; CLOCK           ;
;  ALU_1_IN[22]        ; CLOCK      ; 4.482 ; 4.482 ; Rise       ; CLOCK           ;
;  ALU_1_IN[23]        ; CLOCK      ; 4.408 ; 4.408 ; Rise       ; CLOCK           ;
;  ALU_1_IN[24]        ; CLOCK      ; 4.403 ; 4.403 ; Rise       ; CLOCK           ;
;  ALU_1_IN[25]        ; CLOCK      ; 4.279 ; 4.279 ; Rise       ; CLOCK           ;
;  ALU_1_IN[26]        ; CLOCK      ; 4.477 ; 4.477 ; Rise       ; CLOCK           ;
;  ALU_1_IN[27]        ; CLOCK      ; 4.334 ; 4.334 ; Rise       ; CLOCK           ;
;  ALU_1_IN[28]        ; CLOCK      ; 4.221 ; 4.221 ; Rise       ; CLOCK           ;
;  ALU_1_IN[29]        ; CLOCK      ; 4.307 ; 4.307 ; Rise       ; CLOCK           ;
;  ALU_1_IN[30]        ; CLOCK      ; 4.758 ; 4.758 ; Rise       ; CLOCK           ;
;  ALU_1_IN[31]        ; CLOCK      ; 4.228 ; 4.228 ; Rise       ; CLOCK           ;
; ALU_2_IN[*]          ; CLOCK      ; 4.333 ; 4.333 ; Rise       ; CLOCK           ;
;  ALU_2_IN[0]         ; CLOCK      ; 4.399 ; 4.399 ; Rise       ; CLOCK           ;
;  ALU_2_IN[1]         ; CLOCK      ; 4.576 ; 4.576 ; Rise       ; CLOCK           ;
;  ALU_2_IN[2]         ; CLOCK      ; 4.413 ; 4.413 ; Rise       ; CLOCK           ;
;  ALU_2_IN[3]         ; CLOCK      ; 4.520 ; 4.520 ; Rise       ; CLOCK           ;
;  ALU_2_IN[4]         ; CLOCK      ; 4.921 ; 4.921 ; Rise       ; CLOCK           ;
;  ALU_2_IN[5]         ; CLOCK      ; 4.386 ; 4.386 ; Rise       ; CLOCK           ;
;  ALU_2_IN[6]         ; CLOCK      ; 4.540 ; 4.540 ; Rise       ; CLOCK           ;
;  ALU_2_IN[7]         ; CLOCK      ; 4.597 ; 4.597 ; Rise       ; CLOCK           ;
;  ALU_2_IN[8]         ; CLOCK      ; 4.868 ; 4.868 ; Rise       ; CLOCK           ;
;  ALU_2_IN[9]         ; CLOCK      ; 4.717 ; 4.717 ; Rise       ; CLOCK           ;
;  ALU_2_IN[10]        ; CLOCK      ; 4.437 ; 4.437 ; Rise       ; CLOCK           ;
;  ALU_2_IN[11]        ; CLOCK      ; 4.516 ; 4.516 ; Rise       ; CLOCK           ;
;  ALU_2_IN[12]        ; CLOCK      ; 4.833 ; 4.833 ; Rise       ; CLOCK           ;
;  ALU_2_IN[13]        ; CLOCK      ; 4.709 ; 4.709 ; Rise       ; CLOCK           ;
;  ALU_2_IN[14]        ; CLOCK      ; 4.495 ; 4.495 ; Rise       ; CLOCK           ;
;  ALU_2_IN[15]        ; CLOCK      ; 4.781 ; 4.781 ; Rise       ; CLOCK           ;
;  ALU_2_IN[16]        ; CLOCK      ; 4.448 ; 4.448 ; Rise       ; CLOCK           ;
;  ALU_2_IN[17]        ; CLOCK      ; 4.668 ; 4.668 ; Rise       ; CLOCK           ;
;  ALU_2_IN[18]        ; CLOCK      ; 4.578 ; 4.578 ; Rise       ; CLOCK           ;
;  ALU_2_IN[19]        ; CLOCK      ; 4.992 ; 4.992 ; Rise       ; CLOCK           ;
;  ALU_2_IN[20]        ; CLOCK      ; 4.334 ; 4.334 ; Rise       ; CLOCK           ;
;  ALU_2_IN[21]        ; CLOCK      ; 4.333 ; 4.333 ; Rise       ; CLOCK           ;
;  ALU_2_IN[22]        ; CLOCK      ; 4.874 ; 4.874 ; Rise       ; CLOCK           ;
;  ALU_2_IN[23]        ; CLOCK      ; 5.083 ; 5.083 ; Rise       ; CLOCK           ;
;  ALU_2_IN[24]        ; CLOCK      ; 4.620 ; 4.620 ; Rise       ; CLOCK           ;
;  ALU_2_IN[25]        ; CLOCK      ; 4.825 ; 4.825 ; Rise       ; CLOCK           ;
;  ALU_2_IN[26]        ; CLOCK      ; 5.012 ; 5.012 ; Rise       ; CLOCK           ;
;  ALU_2_IN[27]        ; CLOCK      ; 5.260 ; 5.260 ; Rise       ; CLOCK           ;
;  ALU_2_IN[28]        ; CLOCK      ; 4.551 ; 4.551 ; Rise       ; CLOCK           ;
;  ALU_2_IN[29]        ; CLOCK      ; 5.045 ; 5.045 ; Rise       ; CLOCK           ;
;  ALU_2_IN[30]        ; CLOCK      ; 5.131 ; 5.131 ; Rise       ; CLOCK           ;
;  ALU_2_IN[31]        ; CLOCK      ; 4.879 ; 4.879 ; Rise       ; CLOCK           ;
; ALU_INSTANT_OUT[*]   ; CLOCK      ; 5.270 ; 5.270 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[0]  ; CLOCK      ; 5.609 ; 5.609 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[1]  ; CLOCK      ; 5.312 ; 5.312 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[2]  ; CLOCK      ; 5.536 ; 5.536 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[3]  ; CLOCK      ; 5.980 ; 5.980 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[4]  ; CLOCK      ; 5.541 ; 5.541 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[5]  ; CLOCK      ; 5.475 ; 5.475 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[6]  ; CLOCK      ; 5.608 ; 5.608 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[7]  ; CLOCK      ; 5.270 ; 5.270 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[8]  ; CLOCK      ; 5.633 ; 5.633 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[9]  ; CLOCK      ; 5.714 ; 5.714 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[10] ; CLOCK      ; 5.591 ; 5.591 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[11] ; CLOCK      ; 5.603 ; 5.603 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[12] ; CLOCK      ; 5.380 ; 5.380 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[13] ; CLOCK      ; 5.994 ; 5.994 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[14] ; CLOCK      ; 5.542 ; 5.542 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[15] ; CLOCK      ; 5.459 ; 5.459 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[16] ; CLOCK      ; 5.769 ; 5.769 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[17] ; CLOCK      ; 5.625 ; 5.625 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[18] ; CLOCK      ; 5.658 ; 5.658 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[19] ; CLOCK      ; 5.739 ; 5.739 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[20] ; CLOCK      ; 5.507 ; 5.507 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[21] ; CLOCK      ; 5.408 ; 5.408 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[22] ; CLOCK      ; 5.593 ; 5.593 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[23] ; CLOCK      ; 6.093 ; 6.093 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[24] ; CLOCK      ; 5.768 ; 5.768 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[25] ; CLOCK      ; 5.821 ; 5.821 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[26] ; CLOCK      ; 5.362 ; 5.362 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[27] ; CLOCK      ; 5.342 ; 5.342 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[28] ; CLOCK      ; 5.830 ; 5.830 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[29] ; CLOCK      ; 5.840 ; 5.840 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[30] ; CLOCK      ; 5.812 ; 5.812 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[31] ; CLOCK      ; 5.643 ; 5.643 ; Rise       ; CLOCK           ;
; ALU_OPCODE[*]        ; CLOCK      ; 4.233 ; 4.233 ; Rise       ; CLOCK           ;
;  ALU_OPCODE[0]       ; CLOCK      ; 5.161 ; 5.161 ; Rise       ; CLOCK           ;
;  ALU_OPCODE[1]       ; CLOCK      ; 4.233 ; 4.233 ; Rise       ; CLOCK           ;
;  ALU_OPCODE[2]       ; CLOCK      ; 5.371 ; 5.371 ; Rise       ; CLOCK           ;
;  ALU_OPCODE[3]       ; CLOCK      ; 5.504 ; 5.504 ; Rise       ; CLOCK           ;
; ReadDataOne[*]       ; CLOCK      ; 5.101 ; 5.101 ; Rise       ; CLOCK           ;
;  ReadDataOne[0]      ; CLOCK      ; 5.455 ; 5.455 ; Rise       ; CLOCK           ;
;  ReadDataOne[1]      ; CLOCK      ; 5.702 ; 5.702 ; Rise       ; CLOCK           ;
;  ReadDataOne[2]      ; CLOCK      ; 5.792 ; 5.792 ; Rise       ; CLOCK           ;
;  ReadDataOne[3]      ; CLOCK      ; 5.661 ; 5.661 ; Rise       ; CLOCK           ;
;  ReadDataOne[4]      ; CLOCK      ; 6.280 ; 6.280 ; Rise       ; CLOCK           ;
;  ReadDataOne[5]      ; CLOCK      ; 5.204 ; 5.204 ; Rise       ; CLOCK           ;
;  ReadDataOne[6]      ; CLOCK      ; 5.433 ; 5.433 ; Rise       ; CLOCK           ;
;  ReadDataOne[7]      ; CLOCK      ; 5.620 ; 5.620 ; Rise       ; CLOCK           ;
;  ReadDataOne[8]      ; CLOCK      ; 5.677 ; 5.677 ; Rise       ; CLOCK           ;
;  ReadDataOne[9]      ; CLOCK      ; 5.347 ; 5.347 ; Rise       ; CLOCK           ;
;  ReadDataOne[10]     ; CLOCK      ; 5.571 ; 5.571 ; Rise       ; CLOCK           ;
;  ReadDataOne[11]     ; CLOCK      ; 5.684 ; 5.684 ; Rise       ; CLOCK           ;
;  ReadDataOne[12]     ; CLOCK      ; 5.588 ; 5.588 ; Rise       ; CLOCK           ;
;  ReadDataOne[13]     ; CLOCK      ; 5.557 ; 5.557 ; Rise       ; CLOCK           ;
;  ReadDataOne[14]     ; CLOCK      ; 5.680 ; 5.680 ; Rise       ; CLOCK           ;
;  ReadDataOne[15]     ; CLOCK      ; 5.221 ; 5.221 ; Rise       ; CLOCK           ;
;  ReadDataOne[16]     ; CLOCK      ; 5.383 ; 5.383 ; Rise       ; CLOCK           ;
;  ReadDataOne[17]     ; CLOCK      ; 5.230 ; 5.230 ; Rise       ; CLOCK           ;
;  ReadDataOne[18]     ; CLOCK      ; 5.386 ; 5.386 ; Rise       ; CLOCK           ;
;  ReadDataOne[19]     ; CLOCK      ; 5.953 ; 5.953 ; Rise       ; CLOCK           ;
;  ReadDataOne[20]     ; CLOCK      ; 5.227 ; 5.227 ; Rise       ; CLOCK           ;
;  ReadDataOne[21]     ; CLOCK      ; 5.239 ; 5.239 ; Rise       ; CLOCK           ;
;  ReadDataOne[22]     ; CLOCK      ; 5.434 ; 5.434 ; Rise       ; CLOCK           ;
;  ReadDataOne[23]     ; CLOCK      ; 6.239 ; 6.239 ; Rise       ; CLOCK           ;
;  ReadDataOne[24]     ; CLOCK      ; 5.403 ; 5.403 ; Rise       ; CLOCK           ;
;  ReadDataOne[25]     ; CLOCK      ; 6.433 ; 6.433 ; Rise       ; CLOCK           ;
;  ReadDataOne[26]     ; CLOCK      ; 5.304 ; 5.304 ; Rise       ; CLOCK           ;
;  ReadDataOne[27]     ; CLOCK      ; 5.758 ; 5.758 ; Rise       ; CLOCK           ;
;  ReadDataOne[28]     ; CLOCK      ; 6.436 ; 6.436 ; Rise       ; CLOCK           ;
;  ReadDataOne[29]     ; CLOCK      ; 5.881 ; 5.881 ; Rise       ; CLOCK           ;
;  ReadDataOne[30]     ; CLOCK      ; 5.841 ; 5.841 ; Rise       ; CLOCK           ;
;  ReadDataOne[31]     ; CLOCK      ; 5.101 ; 5.101 ; Rise       ; CLOCK           ;
; ReadDataTwo[*]       ; CLOCK      ; 5.102 ; 5.102 ; Rise       ; CLOCK           ;
;  ReadDataTwo[0]      ; CLOCK      ; 5.711 ; 5.711 ; Rise       ; CLOCK           ;
;  ReadDataTwo[1]      ; CLOCK      ; 5.801 ; 5.801 ; Rise       ; CLOCK           ;
;  ReadDataTwo[2]      ; CLOCK      ; 5.908 ; 5.908 ; Rise       ; CLOCK           ;
;  ReadDataTwo[3]      ; CLOCK      ; 5.294 ; 5.294 ; Rise       ; CLOCK           ;
;  ReadDataTwo[4]      ; CLOCK      ; 5.990 ; 5.990 ; Rise       ; CLOCK           ;
;  ReadDataTwo[5]      ; CLOCK      ; 6.283 ; 6.283 ; Rise       ; CLOCK           ;
;  ReadDataTwo[6]      ; CLOCK      ; 6.409 ; 6.409 ; Rise       ; CLOCK           ;
;  ReadDataTwo[7]      ; CLOCK      ; 5.653 ; 5.653 ; Rise       ; CLOCK           ;
;  ReadDataTwo[8]      ; CLOCK      ; 5.372 ; 5.372 ; Rise       ; CLOCK           ;
;  ReadDataTwo[9]      ; CLOCK      ; 5.323 ; 5.323 ; Rise       ; CLOCK           ;
;  ReadDataTwo[10]     ; CLOCK      ; 5.474 ; 5.474 ; Rise       ; CLOCK           ;
;  ReadDataTwo[11]     ; CLOCK      ; 5.102 ; 5.102 ; Rise       ; CLOCK           ;
;  ReadDataTwo[12]     ; CLOCK      ; 5.631 ; 5.631 ; Rise       ; CLOCK           ;
;  ReadDataTwo[13]     ; CLOCK      ; 5.784 ; 5.784 ; Rise       ; CLOCK           ;
;  ReadDataTwo[14]     ; CLOCK      ; 5.629 ; 5.629 ; Rise       ; CLOCK           ;
;  ReadDataTwo[15]     ; CLOCK      ; 5.687 ; 5.687 ; Rise       ; CLOCK           ;
;  ReadDataTwo[16]     ; CLOCK      ; 5.151 ; 5.151 ; Rise       ; CLOCK           ;
;  ReadDataTwo[17]     ; CLOCK      ; 5.242 ; 5.242 ; Rise       ; CLOCK           ;
;  ReadDataTwo[18]     ; CLOCK      ; 5.405 ; 5.405 ; Rise       ; CLOCK           ;
;  ReadDataTwo[19]     ; CLOCK      ; 5.391 ; 5.391 ; Rise       ; CLOCK           ;
;  ReadDataTwo[20]     ; CLOCK      ; 5.135 ; 5.135 ; Rise       ; CLOCK           ;
;  ReadDataTwo[21]     ; CLOCK      ; 5.200 ; 5.200 ; Rise       ; CLOCK           ;
;  ReadDataTwo[22]     ; CLOCK      ; 5.941 ; 5.941 ; Rise       ; CLOCK           ;
;  ReadDataTwo[23]     ; CLOCK      ; 5.555 ; 5.555 ; Rise       ; CLOCK           ;
;  ReadDataTwo[24]     ; CLOCK      ; 6.844 ; 6.844 ; Rise       ; CLOCK           ;
;  ReadDataTwo[25]     ; CLOCK      ; 5.379 ; 5.379 ; Rise       ; CLOCK           ;
;  ReadDataTwo[26]     ; CLOCK      ; 5.633 ; 5.633 ; Rise       ; CLOCK           ;
;  ReadDataTwo[27]     ; CLOCK      ; 6.098 ; 6.098 ; Rise       ; CLOCK           ;
;  ReadDataTwo[28]     ; CLOCK      ; 5.441 ; 5.441 ; Rise       ; CLOCK           ;
;  ReadDataTwo[29]     ; CLOCK      ; 6.390 ; 6.390 ; Rise       ; CLOCK           ;
;  ReadDataTwo[30]     ; CLOCK      ; 5.579 ; 5.579 ; Rise       ; CLOCK           ;
;  ReadDataTwo[31]     ; CLOCK      ; 5.196 ; 5.196 ; Rise       ; CLOCK           ;
; do_update            ; CLOCK      ; 4.410 ; 4.410 ; Rise       ; CLOCK           ;
; eq                   ; CLOCK      ; 5.501 ; 5.501 ; Rise       ; CLOCK           ;
; instr[*]             ; CLOCK      ; 4.165 ; 4.165 ; Rise       ; CLOCK           ;
;  instr[0]            ; CLOCK      ; 4.540 ; 4.540 ; Rise       ; CLOCK           ;
;  instr[1]            ; CLOCK      ; 4.515 ; 4.515 ; Rise       ; CLOCK           ;
;  instr[2]            ; CLOCK      ; 4.165 ; 4.165 ; Rise       ; CLOCK           ;
;  instr[3]            ; CLOCK      ; 4.863 ; 4.863 ; Rise       ; CLOCK           ;
;  instr[4]            ; CLOCK      ; 5.314 ; 5.314 ; Rise       ; CLOCK           ;
;  instr[5]            ; CLOCK      ; 4.558 ; 4.558 ; Rise       ; CLOCK           ;
;  instr[6]            ; CLOCK      ; 4.439 ; 4.439 ; Rise       ; CLOCK           ;
;  instr[7]            ; CLOCK      ; 4.528 ; 4.528 ; Rise       ; CLOCK           ;
;  instr[8]            ; CLOCK      ; 4.626 ; 4.626 ; Rise       ; CLOCK           ;
;  instr[9]            ; CLOCK      ; 4.485 ; 4.485 ; Rise       ; CLOCK           ;
;  instr[10]           ; CLOCK      ; 4.768 ; 4.768 ; Rise       ; CLOCK           ;
;  instr[11]           ; CLOCK      ; 4.302 ; 4.302 ; Rise       ; CLOCK           ;
;  instr[12]           ; CLOCK      ; 4.563 ; 4.563 ; Rise       ; CLOCK           ;
;  instr[13]           ; CLOCK      ; 4.690 ; 4.690 ; Rise       ; CLOCK           ;
;  instr[14]           ; CLOCK      ; 5.036 ; 5.036 ; Rise       ; CLOCK           ;
;  instr[15]           ; CLOCK      ; 5.181 ; 5.181 ; Rise       ; CLOCK           ;
;  instr[16]           ; CLOCK      ; 5.161 ; 5.161 ; Rise       ; CLOCK           ;
;  instr[17]           ; CLOCK      ; 4.233 ; 4.233 ; Rise       ; CLOCK           ;
;  instr[18]           ; CLOCK      ; 5.371 ; 5.371 ; Rise       ; CLOCK           ;
;  instr[19]           ; CLOCK      ; 5.524 ; 5.524 ; Rise       ; CLOCK           ;
; is_shamt_load        ; CLOCK      ; 5.277 ; 5.277 ; Rise       ; CLOCK           ;
; overflow             ; CLOCK      ; 5.017 ; 5.017 ; Rise       ; CLOCK           ;
; pc[*]                ; CLOCK      ; 3.983 ; 3.983 ; Rise       ; CLOCK           ;
;  pc[2]               ; CLOCK      ; 5.846 ; 5.846 ; Rise       ; CLOCK           ;
;  pc[3]               ; CLOCK      ; 5.538 ; 5.538 ; Rise       ; CLOCK           ;
;  pc[4]               ; CLOCK      ; 4.741 ; 4.741 ; Rise       ; CLOCK           ;
;  pc[5]               ; CLOCK      ; 4.785 ; 4.785 ; Rise       ; CLOCK           ;
;  pc[6]               ; CLOCK      ; 4.552 ; 4.552 ; Rise       ; CLOCK           ;
;  pc[7]               ; CLOCK      ; 6.819 ; 6.819 ; Rise       ; CLOCK           ;
;  pc[8]               ; CLOCK      ; 5.471 ; 5.471 ; Rise       ; CLOCK           ;
;  pc[9]               ; CLOCK      ; 4.674 ; 4.674 ; Rise       ; CLOCK           ;
;  pc[10]              ; CLOCK      ; 5.354 ; 5.354 ; Rise       ; CLOCK           ;
;  pc[11]              ; CLOCK      ; 5.763 ; 5.763 ; Rise       ; CLOCK           ;
;  pc[12]              ; CLOCK      ; 5.054 ; 5.054 ; Rise       ; CLOCK           ;
;  pc[13]              ; CLOCK      ; 5.336 ; 5.336 ; Rise       ; CLOCK           ;
;  pc[14]              ; CLOCK      ; 4.162 ; 4.162 ; Rise       ; CLOCK           ;
;  pc[15]              ; CLOCK      ; 4.736 ; 4.736 ; Rise       ; CLOCK           ;
;  pc[16]              ; CLOCK      ; 4.027 ; 4.027 ; Rise       ; CLOCK           ;
;  pc[17]              ; CLOCK      ; 4.817 ; 4.817 ; Rise       ; CLOCK           ;
;  pc[18]              ; CLOCK      ; 4.120 ; 4.120 ; Rise       ; CLOCK           ;
;  pc[19]              ; CLOCK      ; 4.148 ; 4.148 ; Rise       ; CLOCK           ;
;  pc[20]              ; CLOCK      ; 4.121 ; 4.121 ; Rise       ; CLOCK           ;
;  pc[21]              ; CLOCK      ; 4.911 ; 4.911 ; Rise       ; CLOCK           ;
;  pc[22]              ; CLOCK      ; 4.359 ; 4.359 ; Rise       ; CLOCK           ;
;  pc[23]              ; CLOCK      ; 4.132 ; 4.132 ; Rise       ; CLOCK           ;
;  pc[24]              ; CLOCK      ; 4.289 ; 4.289 ; Rise       ; CLOCK           ;
;  pc[25]              ; CLOCK      ; 4.390 ; 4.390 ; Rise       ; CLOCK           ;
;  pc[26]              ; CLOCK      ; 4.182 ; 4.182 ; Rise       ; CLOCK           ;
;  pc[27]              ; CLOCK      ; 3.983 ; 3.983 ; Rise       ; CLOCK           ;
;  pc[28]              ; CLOCK      ; 4.281 ; 4.281 ; Rise       ; CLOCK           ;
;  pc[29]              ; CLOCK      ; 4.521 ; 4.521 ; Rise       ; CLOCK           ;
;  pc[30]              ; CLOCK      ; 5.094 ; 5.094 ; Rise       ; CLOCK           ;
;  pc[31]              ; CLOCK      ; 4.447 ; 4.447 ; Rise       ; CLOCK           ;
; reg_write            ; CLOCK      ; 6.016 ; 6.016 ; Rise       ; CLOCK           ;
; sgn                  ; CLOCK      ; 5.643 ; 5.643 ; Rise       ; CLOCK           ;
; write_date[*]        ; CLOCK      ; 4.129 ; 4.129 ; Rise       ; CLOCK           ;
;  write_date[0]       ; CLOCK      ; 5.193 ; 5.193 ; Rise       ; CLOCK           ;
;  write_date[1]       ; CLOCK      ; 5.539 ; 5.539 ; Rise       ; CLOCK           ;
;  write_date[2]       ; CLOCK      ; 4.687 ; 4.687 ; Rise       ; CLOCK           ;
;  write_date[3]       ; CLOCK      ; 4.129 ; 4.129 ; Rise       ; CLOCK           ;
;  write_date[4]       ; CLOCK      ; 4.204 ; 4.204 ; Rise       ; CLOCK           ;
;  write_date[5]       ; CLOCK      ; 4.259 ; 4.259 ; Rise       ; CLOCK           ;
;  write_date[6]       ; CLOCK      ; 4.810 ; 4.810 ; Rise       ; CLOCK           ;
;  write_date[7]       ; CLOCK      ; 5.364 ; 5.364 ; Rise       ; CLOCK           ;
;  write_date[8]       ; CLOCK      ; 5.127 ; 5.127 ; Rise       ; CLOCK           ;
;  write_date[9]       ; CLOCK      ; 5.105 ; 5.105 ; Rise       ; CLOCK           ;
;  write_date[10]      ; CLOCK      ; 4.791 ; 4.791 ; Rise       ; CLOCK           ;
;  write_date[11]      ; CLOCK      ; 5.567 ; 5.567 ; Rise       ; CLOCK           ;
;  write_date[12]      ; CLOCK      ; 5.182 ; 5.182 ; Rise       ; CLOCK           ;
;  write_date[13]      ; CLOCK      ; 5.745 ; 5.745 ; Rise       ; CLOCK           ;
;  write_date[14]      ; CLOCK      ; 5.682 ; 5.682 ; Rise       ; CLOCK           ;
;  write_date[15]      ; CLOCK      ; 5.541 ; 5.541 ; Rise       ; CLOCK           ;
;  write_date[16]      ; CLOCK      ; 5.523 ; 5.523 ; Rise       ; CLOCK           ;
;  write_date[17]      ; CLOCK      ; 5.530 ; 5.530 ; Rise       ; CLOCK           ;
;  write_date[18]      ; CLOCK      ; 5.345 ; 5.345 ; Rise       ; CLOCK           ;
;  write_date[19]      ; CLOCK      ; 5.968 ; 5.968 ; Rise       ; CLOCK           ;
;  write_date[20]      ; CLOCK      ; 4.384 ; 4.384 ; Rise       ; CLOCK           ;
;  write_date[21]      ; CLOCK      ; 4.368 ; 4.368 ; Rise       ; CLOCK           ;
;  write_date[22]      ; CLOCK      ; 5.348 ; 5.348 ; Rise       ; CLOCK           ;
;  write_date[23]      ; CLOCK      ; 5.900 ; 5.900 ; Rise       ; CLOCK           ;
;  write_date[24]      ; CLOCK      ; 5.308 ; 5.308 ; Rise       ; CLOCK           ;
;  write_date[25]      ; CLOCK      ; 5.510 ; 5.510 ; Rise       ; CLOCK           ;
;  write_date[26]      ; CLOCK      ; 4.985 ; 4.985 ; Rise       ; CLOCK           ;
;  write_date[27]      ; CLOCK      ; 4.854 ; 4.854 ; Rise       ; CLOCK           ;
;  write_date[28]      ; CLOCK      ; 4.404 ; 4.404 ; Rise       ; CLOCK           ;
;  write_date[29]      ; CLOCK      ; 5.791 ; 5.791 ; Rise       ; CLOCK           ;
;  write_date[30]      ; CLOCK      ; 5.670 ; 5.670 ; Rise       ; CLOCK           ;
;  write_date[31]      ; CLOCK      ; 4.905 ; 4.905 ; Rise       ; CLOCK           ;
; zero                 ; CLOCK      ; 5.983 ; 5.983 ; Rise       ; CLOCK           ;
+----------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+------------+-------+----------+---------+---------------------+
; Clock            ; Setup      ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+------------+-------+----------+---------+---------------------+
; Worst-case Slack ; -9.439     ; 0.215 ; N/A      ; N/A     ; -1.423              ;
;  CLOCK           ; -9.439     ; 0.215 ; N/A      ; N/A     ; -1.423              ;
; Design-wide TNS  ; -14850.203 ; 0.0   ; 0.0      ; 0.0     ; -7067.06            ;
;  CLOCK           ; -14850.203 ; 0.000 ; N/A      ; N/A     ; -7067.060           ;
+------------------+------------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RESET     ; CLOCK      ; 6.733 ; 6.733 ; Rise       ; CLOCK           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; RESET     ; CLOCK      ; -0.234 ; -0.234 ; Rise       ; CLOCK           ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Clock to Output Times                                                              ;
+----------------------+------------+--------+--------+------------+-----------------+
; Data Port            ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------------+------------+--------+--------+------------+-----------------+
; ALU_1_IN[*]          ; CLOCK      ; 8.850  ; 8.850  ; Rise       ; CLOCK           ;
;  ALU_1_IN[0]         ; CLOCK      ; 7.473  ; 7.473  ; Rise       ; CLOCK           ;
;  ALU_1_IN[1]         ; CLOCK      ; 7.716  ; 7.716  ; Rise       ; CLOCK           ;
;  ALU_1_IN[2]         ; CLOCK      ; 7.726  ; 7.726  ; Rise       ; CLOCK           ;
;  ALU_1_IN[3]         ; CLOCK      ; 7.509  ; 7.509  ; Rise       ; CLOCK           ;
;  ALU_1_IN[4]         ; CLOCK      ; 8.352  ; 8.352  ; Rise       ; CLOCK           ;
;  ALU_1_IN[5]         ; CLOCK      ; 7.458  ; 7.458  ; Rise       ; CLOCK           ;
;  ALU_1_IN[6]         ; CLOCK      ; 7.550  ; 7.550  ; Rise       ; CLOCK           ;
;  ALU_1_IN[7]         ; CLOCK      ; 7.761  ; 7.761  ; Rise       ; CLOCK           ;
;  ALU_1_IN[8]         ; CLOCK      ; 8.210  ; 8.210  ; Rise       ; CLOCK           ;
;  ALU_1_IN[9]         ; CLOCK      ; 7.660  ; 7.660  ; Rise       ; CLOCK           ;
;  ALU_1_IN[10]        ; CLOCK      ; 7.652  ; 7.652  ; Rise       ; CLOCK           ;
;  ALU_1_IN[11]        ; CLOCK      ; 8.038  ; 8.038  ; Rise       ; CLOCK           ;
;  ALU_1_IN[12]        ; CLOCK      ; 7.794  ; 7.794  ; Rise       ; CLOCK           ;
;  ALU_1_IN[13]        ; CLOCK      ; 7.171  ; 7.171  ; Rise       ; CLOCK           ;
;  ALU_1_IN[14]        ; CLOCK      ; 8.598  ; 8.598  ; Rise       ; CLOCK           ;
;  ALU_1_IN[15]        ; CLOCK      ; 8.217  ; 8.217  ; Rise       ; CLOCK           ;
;  ALU_1_IN[16]        ; CLOCK      ; 8.850  ; 8.850  ; Rise       ; CLOCK           ;
;  ALU_1_IN[17]        ; CLOCK      ; 7.904  ; 7.904  ; Rise       ; CLOCK           ;
;  ALU_1_IN[18]        ; CLOCK      ; 7.887  ; 7.887  ; Rise       ; CLOCK           ;
;  ALU_1_IN[19]        ; CLOCK      ; 7.966  ; 7.966  ; Rise       ; CLOCK           ;
;  ALU_1_IN[20]        ; CLOCK      ; 7.728  ; 7.728  ; Rise       ; CLOCK           ;
;  ALU_1_IN[21]        ; CLOCK      ; 7.490  ; 7.490  ; Rise       ; CLOCK           ;
;  ALU_1_IN[22]        ; CLOCK      ; 8.031  ; 8.031  ; Rise       ; CLOCK           ;
;  ALU_1_IN[23]        ; CLOCK      ; 7.955  ; 7.955  ; Rise       ; CLOCK           ;
;  ALU_1_IN[24]        ; CLOCK      ; 7.913  ; 7.913  ; Rise       ; CLOCK           ;
;  ALU_1_IN[25]        ; CLOCK      ; 7.623  ; 7.623  ; Rise       ; CLOCK           ;
;  ALU_1_IN[26]        ; CLOCK      ; 8.135  ; 8.135  ; Rise       ; CLOCK           ;
;  ALU_1_IN[27]        ; CLOCK      ; 7.681  ; 7.681  ; Rise       ; CLOCK           ;
;  ALU_1_IN[28]        ; CLOCK      ; 7.542  ; 7.542  ; Rise       ; CLOCK           ;
;  ALU_1_IN[29]        ; CLOCK      ; 7.717  ; 7.717  ; Rise       ; CLOCK           ;
;  ALU_1_IN[30]        ; CLOCK      ; 8.657  ; 8.657  ; Rise       ; CLOCK           ;
;  ALU_1_IN[31]        ; CLOCK      ; 7.663  ; 7.663  ; Rise       ; CLOCK           ;
; ALU_2_IN[*]          ; CLOCK      ; 9.777  ; 9.777  ; Rise       ; CLOCK           ;
;  ALU_2_IN[0]         ; CLOCK      ; 7.811  ; 7.811  ; Rise       ; CLOCK           ;
;  ALU_2_IN[1]         ; CLOCK      ; 8.288  ; 8.288  ; Rise       ; CLOCK           ;
;  ALU_2_IN[2]         ; CLOCK      ; 7.878  ; 7.878  ; Rise       ; CLOCK           ;
;  ALU_2_IN[3]         ; CLOCK      ; 8.125  ; 8.125  ; Rise       ; CLOCK           ;
;  ALU_2_IN[4]         ; CLOCK      ; 8.981  ; 8.981  ; Rise       ; CLOCK           ;
;  ALU_2_IN[5]         ; CLOCK      ; 7.767  ; 7.767  ; Rise       ; CLOCK           ;
;  ALU_2_IN[6]         ; CLOCK      ; 8.063  ; 8.063  ; Rise       ; CLOCK           ;
;  ALU_2_IN[7]         ; CLOCK      ; 8.426  ; 8.426  ; Rise       ; CLOCK           ;
;  ALU_2_IN[8]         ; CLOCK      ; 8.957  ; 8.957  ; Rise       ; CLOCK           ;
;  ALU_2_IN[9]         ; CLOCK      ; 8.600  ; 8.600  ; Rise       ; CLOCK           ;
;  ALU_2_IN[10]        ; CLOCK      ; 7.988  ; 7.988  ; Rise       ; CLOCK           ;
;  ALU_2_IN[11]        ; CLOCK      ; 8.273  ; 8.273  ; Rise       ; CLOCK           ;
;  ALU_2_IN[12]        ; CLOCK      ; 8.692  ; 8.692  ; Rise       ; CLOCK           ;
;  ALU_2_IN[13]        ; CLOCK      ; 8.636  ; 8.636  ; Rise       ; CLOCK           ;
;  ALU_2_IN[14]        ; CLOCK      ; 7.897  ; 7.897  ; Rise       ; CLOCK           ;
;  ALU_2_IN[15]        ; CLOCK      ; 8.819  ; 8.819  ; Rise       ; CLOCK           ;
;  ALU_2_IN[16]        ; CLOCK      ; 7.958  ; 7.958  ; Rise       ; CLOCK           ;
;  ALU_2_IN[17]        ; CLOCK      ; 8.525  ; 8.525  ; Rise       ; CLOCK           ;
;  ALU_2_IN[18]        ; CLOCK      ; 8.178  ; 8.178  ; Rise       ; CLOCK           ;
;  ALU_2_IN[19]        ; CLOCK      ; 9.216  ; 9.216  ; Rise       ; CLOCK           ;
;  ALU_2_IN[20]        ; CLOCK      ; 7.834  ; 7.834  ; Rise       ; CLOCK           ;
;  ALU_2_IN[21]        ; CLOCK      ; 7.697  ; 7.697  ; Rise       ; CLOCK           ;
;  ALU_2_IN[22]        ; CLOCK      ; 8.978  ; 8.978  ; Rise       ; CLOCK           ;
;  ALU_2_IN[23]        ; CLOCK      ; 9.371  ; 9.371  ; Rise       ; CLOCK           ;
;  ALU_2_IN[24]        ; CLOCK      ; 8.286  ; 8.286  ; Rise       ; CLOCK           ;
;  ALU_2_IN[25]        ; CLOCK      ; 8.843  ; 8.843  ; Rise       ; CLOCK           ;
;  ALU_2_IN[26]        ; CLOCK      ; 9.275  ; 9.275  ; Rise       ; CLOCK           ;
;  ALU_2_IN[27]        ; CLOCK      ; 9.777  ; 9.777  ; Rise       ; CLOCK           ;
;  ALU_2_IN[28]        ; CLOCK      ; 8.255  ; 8.255  ; Rise       ; CLOCK           ;
;  ALU_2_IN[29]        ; CLOCK      ; 9.263  ; 9.263  ; Rise       ; CLOCK           ;
;  ALU_2_IN[30]        ; CLOCK      ; 9.450  ; 9.450  ; Rise       ; CLOCK           ;
;  ALU_2_IN[31]        ; CLOCK      ; 8.883  ; 8.883  ; Rise       ; CLOCK           ;
; ALU_INSTANT_OUT[*]   ; CLOCK      ; 16.932 ; 16.932 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[0]  ; CLOCK      ; 15.410 ; 15.410 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[1]  ; CLOCK      ; 15.261 ; 15.261 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[2]  ; CLOCK      ; 15.097 ; 15.097 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[3]  ; CLOCK      ; 15.546 ; 15.546 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[4]  ; CLOCK      ; 15.099 ; 15.099 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[5]  ; CLOCK      ; 14.818 ; 14.818 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[6]  ; CLOCK      ; 15.143 ; 15.143 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[7]  ; CLOCK      ; 15.243 ; 15.243 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[8]  ; CLOCK      ; 15.925 ; 15.925 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[9]  ; CLOCK      ; 15.766 ; 15.766 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[10] ; CLOCK      ; 15.666 ; 15.666 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[11] ; CLOCK      ; 15.631 ; 15.631 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[12] ; CLOCK      ; 14.748 ; 14.748 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[13] ; CLOCK      ; 16.143 ; 16.143 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[14] ; CLOCK      ; 15.495 ; 15.495 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[15] ; CLOCK      ; 15.265 ; 15.265 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[16] ; CLOCK      ; 15.392 ; 15.392 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[17] ; CLOCK      ; 15.422 ; 15.422 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[18] ; CLOCK      ; 16.033 ; 16.033 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[19] ; CLOCK      ; 15.371 ; 15.371 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[20] ; CLOCK      ; 15.147 ; 15.147 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[21] ; CLOCK      ; 15.226 ; 15.226 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[22] ; CLOCK      ; 16.932 ; 16.932 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[23] ; CLOCK      ; 16.208 ; 16.208 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[24] ; CLOCK      ; 16.322 ; 16.322 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[25] ; CLOCK      ; 15.746 ; 15.746 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[26] ; CLOCK      ; 15.155 ; 15.155 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[27] ; CLOCK      ; 15.309 ; 15.309 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[28] ; CLOCK      ; 16.338 ; 16.338 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[29] ; CLOCK      ; 15.576 ; 15.576 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[30] ; CLOCK      ; 16.404 ; 16.404 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[31] ; CLOCK      ; 16.087 ; 16.087 ; Rise       ; CLOCK           ;
; ALU_OPCODE[*]        ; CLOCK      ; 9.893  ; 9.893  ; Rise       ; CLOCK           ;
;  ALU_OPCODE[0]       ; CLOCK      ; 9.248  ; 9.248  ; Rise       ; CLOCK           ;
;  ALU_OPCODE[1]       ; CLOCK      ; 7.605  ; 7.605  ; Rise       ; CLOCK           ;
;  ALU_OPCODE[2]       ; CLOCK      ; 9.893  ; 9.893  ; Rise       ; CLOCK           ;
;  ALU_OPCODE[3]       ; CLOCK      ; 9.759  ; 9.759  ; Rise       ; CLOCK           ;
; ReadDataOne[*]       ; CLOCK      ; 15.801 ; 15.801 ; Rise       ; CLOCK           ;
;  ReadDataOne[0]      ; CLOCK      ; 13.668 ; 13.668 ; Rise       ; CLOCK           ;
;  ReadDataOne[1]      ; CLOCK      ; 13.547 ; 13.547 ; Rise       ; CLOCK           ;
;  ReadDataOne[2]      ; CLOCK      ; 14.449 ; 14.449 ; Rise       ; CLOCK           ;
;  ReadDataOne[3]      ; CLOCK      ; 14.189 ; 14.189 ; Rise       ; CLOCK           ;
;  ReadDataOne[4]      ; CLOCK      ; 15.801 ; 15.801 ; Rise       ; CLOCK           ;
;  ReadDataOne[5]      ; CLOCK      ; 12.582 ; 12.582 ; Rise       ; CLOCK           ;
;  ReadDataOne[6]      ; CLOCK      ; 13.154 ; 13.154 ; Rise       ; CLOCK           ;
;  ReadDataOne[7]      ; CLOCK      ; 13.500 ; 13.500 ; Rise       ; CLOCK           ;
;  ReadDataOne[8]      ; CLOCK      ; 13.937 ; 13.937 ; Rise       ; CLOCK           ;
;  ReadDataOne[9]      ; CLOCK      ; 13.326 ; 13.326 ; Rise       ; CLOCK           ;
;  ReadDataOne[10]     ; CLOCK      ; 13.512 ; 13.512 ; Rise       ; CLOCK           ;
;  ReadDataOne[11]     ; CLOCK      ; 14.854 ; 14.854 ; Rise       ; CLOCK           ;
;  ReadDataOne[12]     ; CLOCK      ; 13.904 ; 13.904 ; Rise       ; CLOCK           ;
;  ReadDataOne[13]     ; CLOCK      ; 13.761 ; 13.761 ; Rise       ; CLOCK           ;
;  ReadDataOne[14]     ; CLOCK      ; 15.038 ; 15.038 ; Rise       ; CLOCK           ;
;  ReadDataOne[15]     ; CLOCK      ; 14.735 ; 14.735 ; Rise       ; CLOCK           ;
;  ReadDataOne[16]     ; CLOCK      ; 13.673 ; 13.673 ; Rise       ; CLOCK           ;
;  ReadDataOne[17]     ; CLOCK      ; 13.047 ; 13.047 ; Rise       ; CLOCK           ;
;  ReadDataOne[18]     ; CLOCK      ; 13.673 ; 13.673 ; Rise       ; CLOCK           ;
;  ReadDataOne[19]     ; CLOCK      ; 15.493 ; 15.493 ; Rise       ; CLOCK           ;
;  ReadDataOne[20]     ; CLOCK      ; 13.403 ; 13.403 ; Rise       ; CLOCK           ;
;  ReadDataOne[21]     ; CLOCK      ; 13.564 ; 13.564 ; Rise       ; CLOCK           ;
;  ReadDataOne[22]     ; CLOCK      ; 13.517 ; 13.517 ; Rise       ; CLOCK           ;
;  ReadDataOne[23]     ; CLOCK      ; 14.509 ; 14.509 ; Rise       ; CLOCK           ;
;  ReadDataOne[24]     ; CLOCK      ; 13.564 ; 13.564 ; Rise       ; CLOCK           ;
;  ReadDataOne[25]     ; CLOCK      ; 15.656 ; 15.656 ; Rise       ; CLOCK           ;
;  ReadDataOne[26]     ; CLOCK      ; 13.187 ; 13.187 ; Rise       ; CLOCK           ;
;  ReadDataOne[27]     ; CLOCK      ; 14.376 ; 14.376 ; Rise       ; CLOCK           ;
;  ReadDataOne[28]     ; CLOCK      ; 15.524 ; 15.524 ; Rise       ; CLOCK           ;
;  ReadDataOne[29]     ; CLOCK      ; 13.968 ; 13.968 ; Rise       ; CLOCK           ;
;  ReadDataOne[30]     ; CLOCK      ; 13.854 ; 13.854 ; Rise       ; CLOCK           ;
;  ReadDataOne[31]     ; CLOCK      ; 13.403 ; 13.403 ; Rise       ; CLOCK           ;
; ReadDataTwo[*]       ; CLOCK      ; 16.174 ; 16.174 ; Rise       ; CLOCK           ;
;  ReadDataTwo[0]      ; CLOCK      ; 13.664 ; 13.664 ; Rise       ; CLOCK           ;
;  ReadDataTwo[1]      ; CLOCK      ; 13.876 ; 13.876 ; Rise       ; CLOCK           ;
;  ReadDataTwo[2]      ; CLOCK      ; 14.472 ; 14.472 ; Rise       ; CLOCK           ;
;  ReadDataTwo[3]      ; CLOCK      ; 14.266 ; 14.266 ; Rise       ; CLOCK           ;
;  ReadDataTwo[4]      ; CLOCK      ; 14.219 ; 14.219 ; Rise       ; CLOCK           ;
;  ReadDataTwo[5]      ; CLOCK      ; 14.450 ; 14.450 ; Rise       ; CLOCK           ;
;  ReadDataTwo[6]      ; CLOCK      ; 16.174 ; 16.174 ; Rise       ; CLOCK           ;
;  ReadDataTwo[7]      ; CLOCK      ; 14.986 ; 14.986 ; Rise       ; CLOCK           ;
;  ReadDataTwo[8]      ; CLOCK      ; 13.767 ; 13.767 ; Rise       ; CLOCK           ;
;  ReadDataTwo[9]      ; CLOCK      ; 13.058 ; 13.058 ; Rise       ; CLOCK           ;
;  ReadDataTwo[10]     ; CLOCK      ; 13.962 ; 13.962 ; Rise       ; CLOCK           ;
;  ReadDataTwo[11]     ; CLOCK      ; 12.719 ; 12.719 ; Rise       ; CLOCK           ;
;  ReadDataTwo[12]     ; CLOCK      ; 14.762 ; 14.762 ; Rise       ; CLOCK           ;
;  ReadDataTwo[13]     ; CLOCK      ; 14.496 ; 14.496 ; Rise       ; CLOCK           ;
;  ReadDataTwo[14]     ; CLOCK      ; 15.379 ; 15.379 ; Rise       ; CLOCK           ;
;  ReadDataTwo[15]     ; CLOCK      ; 14.428 ; 14.428 ; Rise       ; CLOCK           ;
;  ReadDataTwo[16]     ; CLOCK      ; 13.965 ; 13.965 ; Rise       ; CLOCK           ;
;  ReadDataTwo[17]     ; CLOCK      ; 12.771 ; 12.771 ; Rise       ; CLOCK           ;
;  ReadDataTwo[18]     ; CLOCK      ; 13.488 ; 13.488 ; Rise       ; CLOCK           ;
;  ReadDataTwo[19]     ; CLOCK      ; 14.080 ; 14.080 ; Rise       ; CLOCK           ;
;  ReadDataTwo[20]     ; CLOCK      ; 13.054 ; 13.054 ; Rise       ; CLOCK           ;
;  ReadDataTwo[21]     ; CLOCK      ; 13.288 ; 13.288 ; Rise       ; CLOCK           ;
;  ReadDataTwo[22]     ; CLOCK      ; 14.616 ; 14.616 ; Rise       ; CLOCK           ;
;  ReadDataTwo[23]     ; CLOCK      ; 13.582 ; 13.582 ; Rise       ; CLOCK           ;
;  ReadDataTwo[24]     ; CLOCK      ; 15.884 ; 15.884 ; Rise       ; CLOCK           ;
;  ReadDataTwo[25]     ; CLOCK      ; 13.553 ; 13.553 ; Rise       ; CLOCK           ;
;  ReadDataTwo[26]     ; CLOCK      ; 14.385 ; 14.385 ; Rise       ; CLOCK           ;
;  ReadDataTwo[27]     ; CLOCK      ; 14.730 ; 14.730 ; Rise       ; CLOCK           ;
;  ReadDataTwo[28]     ; CLOCK      ; 13.977 ; 13.977 ; Rise       ; CLOCK           ;
;  ReadDataTwo[29]     ; CLOCK      ; 15.546 ; 15.546 ; Rise       ; CLOCK           ;
;  ReadDataTwo[30]     ; CLOCK      ; 13.615 ; 13.615 ; Rise       ; CLOCK           ;
;  ReadDataTwo[31]     ; CLOCK      ; 13.393 ; 13.393 ; Rise       ; CLOCK           ;
; do_update            ; CLOCK      ; 8.045  ; 8.045  ; Rise       ; CLOCK           ;
; eq                   ; CLOCK      ; 12.681 ; 12.681 ; Rise       ; CLOCK           ;
; instr[*]             ; CLOCK      ; 9.893  ; 9.893  ; Rise       ; CLOCK           ;
;  instr[0]            ; CLOCK      ; 8.150  ; 8.150  ; Rise       ; CLOCK           ;
;  instr[1]            ; CLOCK      ; 8.088  ; 8.088  ; Rise       ; CLOCK           ;
;  instr[2]            ; CLOCK      ; 7.411  ; 7.411  ; Rise       ; CLOCK           ;
;  instr[3]            ; CLOCK      ; 8.843  ; 8.843  ; Rise       ; CLOCK           ;
;  instr[4]            ; CLOCK      ; 9.834  ; 9.834  ; Rise       ; CLOCK           ;
;  instr[5]            ; CLOCK      ; 8.184  ; 8.184  ; Rise       ; CLOCK           ;
;  instr[6]            ; CLOCK      ; 7.973  ; 7.973  ; Rise       ; CLOCK           ;
;  instr[7]            ; CLOCK      ; 8.136  ; 8.136  ; Rise       ; CLOCK           ;
;  instr[8]            ; CLOCK      ; 8.355  ; 8.355  ; Rise       ; CLOCK           ;
;  instr[9]            ; CLOCK      ; 8.079  ; 8.079  ; Rise       ; CLOCK           ;
;  instr[10]           ; CLOCK      ; 8.704  ; 8.704  ; Rise       ; CLOCK           ;
;  instr[11]           ; CLOCK      ; 7.680  ; 7.680  ; Rise       ; CLOCK           ;
;  instr[12]           ; CLOCK      ; 8.217  ; 8.217  ; Rise       ; CLOCK           ;
;  instr[13]           ; CLOCK      ; 8.685  ; 8.685  ; Rise       ; CLOCK           ;
;  instr[14]           ; CLOCK      ; 9.357  ; 9.357  ; Rise       ; CLOCK           ;
;  instr[15]           ; CLOCK      ; 9.423  ; 9.423  ; Rise       ; CLOCK           ;
;  instr[16]           ; CLOCK      ; 9.248  ; 9.248  ; Rise       ; CLOCK           ;
;  instr[17]           ; CLOCK      ; 7.605  ; 7.605  ; Rise       ; CLOCK           ;
;  instr[18]           ; CLOCK      ; 9.893  ; 9.893  ; Rise       ; CLOCK           ;
;  instr[19]           ; CLOCK      ; 9.779  ; 9.779  ; Rise       ; CLOCK           ;
; is_shamt_load        ; CLOCK      ; 10.794 ; 10.794 ; Rise       ; CLOCK           ;
; overflow             ; CLOCK      ; 14.832 ; 14.832 ; Rise       ; CLOCK           ;
; pc[*]                ; CLOCK      ; 12.571 ; 12.571 ; Rise       ; CLOCK           ;
;  pc[2]               ; CLOCK      ; 10.602 ; 10.602 ; Rise       ; CLOCK           ;
;  pc[3]               ; CLOCK      ; 10.117 ; 10.117 ; Rise       ; CLOCK           ;
;  pc[4]               ; CLOCK      ; 8.433  ; 8.433  ; Rise       ; CLOCK           ;
;  pc[5]               ; CLOCK      ; 8.561  ; 8.561  ; Rise       ; CLOCK           ;
;  pc[6]               ; CLOCK      ; 8.154  ; 8.154  ; Rise       ; CLOCK           ;
;  pc[7]               ; CLOCK      ; 12.571 ; 12.571 ; Rise       ; CLOCK           ;
;  pc[8]               ; CLOCK      ; 9.879  ; 9.879  ; Rise       ; CLOCK           ;
;  pc[9]               ; CLOCK      ; 8.290  ; 8.290  ; Rise       ; CLOCK           ;
;  pc[10]              ; CLOCK      ; 9.892  ; 9.892  ; Rise       ; CLOCK           ;
;  pc[11]              ; CLOCK      ; 10.310 ; 10.310 ; Rise       ; CLOCK           ;
;  pc[12]              ; CLOCK      ; 9.351  ; 9.351  ; Rise       ; CLOCK           ;
;  pc[13]              ; CLOCK      ; 9.554  ; 9.554  ; Rise       ; CLOCK           ;
;  pc[14]              ; CLOCK      ; 7.399  ; 7.399  ; Rise       ; CLOCK           ;
;  pc[15]              ; CLOCK      ; 8.639  ; 8.639  ; Rise       ; CLOCK           ;
;  pc[16]              ; CLOCK      ; 7.131  ; 7.131  ; Rise       ; CLOCK           ;
;  pc[17]              ; CLOCK      ; 8.849  ; 8.849  ; Rise       ; CLOCK           ;
;  pc[18]              ; CLOCK      ; 7.353  ; 7.353  ; Rise       ; CLOCK           ;
;  pc[19]              ; CLOCK      ; 7.385  ; 7.385  ; Rise       ; CLOCK           ;
;  pc[20]              ; CLOCK      ; 7.357  ; 7.357  ; Rise       ; CLOCK           ;
;  pc[21]              ; CLOCK      ; 8.805  ; 8.805  ; Rise       ; CLOCK           ;
;  pc[22]              ; CLOCK      ; 7.718  ; 7.718  ; Rise       ; CLOCK           ;
;  pc[23]              ; CLOCK      ; 7.370  ; 7.370  ; Rise       ; CLOCK           ;
;  pc[24]              ; CLOCK      ; 7.676  ; 7.676  ; Rise       ; CLOCK           ;
;  pc[25]              ; CLOCK      ; 7.894  ; 7.894  ; Rise       ; CLOCK           ;
;  pc[26]              ; CLOCK      ; 7.439  ; 7.439  ; Rise       ; CLOCK           ;
;  pc[27]              ; CLOCK      ; 6.964  ; 6.964  ; Rise       ; CLOCK           ;
;  pc[28]              ; CLOCK      ; 7.651  ; 7.651  ; Rise       ; CLOCK           ;
;  pc[29]              ; CLOCK      ; 8.157  ; 8.157  ; Rise       ; CLOCK           ;
;  pc[30]              ; CLOCK      ; 9.135  ; 9.135  ; Rise       ; CLOCK           ;
;  pc[31]              ; CLOCK      ; 7.914  ; 7.914  ; Rise       ; CLOCK           ;
; reg_write            ; CLOCK      ; 11.399 ; 11.399 ; Rise       ; CLOCK           ;
; sgn                  ; CLOCK      ; 16.087 ; 16.087 ; Rise       ; CLOCK           ;
; write_date[*]        ; CLOCK      ; 13.616 ; 13.616 ; Rise       ; CLOCK           ;
;  write_date[0]       ; CLOCK      ; 12.522 ; 12.522 ; Rise       ; CLOCK           ;
;  write_date[1]       ; CLOCK      ; 13.058 ; 13.058 ; Rise       ; CLOCK           ;
;  write_date[2]       ; CLOCK      ; 12.697 ; 12.697 ; Rise       ; CLOCK           ;
;  write_date[3]       ; CLOCK      ; 11.738 ; 11.738 ; Rise       ; CLOCK           ;
;  write_date[4]       ; CLOCK      ; 11.234 ; 11.234 ; Rise       ; CLOCK           ;
;  write_date[5]       ; CLOCK      ; 11.726 ; 11.726 ; Rise       ; CLOCK           ;
;  write_date[6]       ; CLOCK      ; 12.653 ; 12.653 ; Rise       ; CLOCK           ;
;  write_date[7]       ; CLOCK      ; 12.854 ; 12.854 ; Rise       ; CLOCK           ;
;  write_date[8]       ; CLOCK      ; 12.981 ; 12.981 ; Rise       ; CLOCK           ;
;  write_date[9]       ; CLOCK      ; 12.772 ; 12.772 ; Rise       ; CLOCK           ;
;  write_date[10]      ; CLOCK      ; 11.996 ; 11.996 ; Rise       ; CLOCK           ;
;  write_date[11]      ; CLOCK      ; 12.346 ; 12.346 ; Rise       ; CLOCK           ;
;  write_date[12]      ; CLOCK      ; 11.729 ; 11.729 ; Rise       ; CLOCK           ;
;  write_date[13]      ; CLOCK      ; 12.448 ; 12.448 ; Rise       ; CLOCK           ;
;  write_date[14]      ; CLOCK      ; 12.898 ; 12.898 ; Rise       ; CLOCK           ;
;  write_date[15]      ; CLOCK      ; 12.574 ; 12.574 ; Rise       ; CLOCK           ;
;  write_date[16]      ; CLOCK      ; 12.281 ; 12.281 ; Rise       ; CLOCK           ;
;  write_date[17]      ; CLOCK      ; 12.535 ; 12.535 ; Rise       ; CLOCK           ;
;  write_date[18]      ; CLOCK      ; 11.944 ; 11.944 ; Rise       ; CLOCK           ;
;  write_date[19]      ; CLOCK      ; 13.220 ; 13.220 ; Rise       ; CLOCK           ;
;  write_date[20]      ; CLOCK      ; 10.258 ; 10.258 ; Rise       ; CLOCK           ;
;  write_date[21]      ; CLOCK      ; 10.908 ; 10.908 ; Rise       ; CLOCK           ;
;  write_date[22]      ; CLOCK      ; 12.167 ; 12.167 ; Rise       ; CLOCK           ;
;  write_date[23]      ; CLOCK      ; 13.045 ; 13.045 ; Rise       ; CLOCK           ;
;  write_date[24]      ; CLOCK      ; 12.556 ; 12.556 ; Rise       ; CLOCK           ;
;  write_date[25]      ; CLOCK      ; 13.112 ; 13.112 ; Rise       ; CLOCK           ;
;  write_date[26]      ; CLOCK      ; 11.709 ; 11.709 ; Rise       ; CLOCK           ;
;  write_date[27]      ; CLOCK      ; 11.374 ; 11.374 ; Rise       ; CLOCK           ;
;  write_date[28]      ; CLOCK      ; 10.991 ; 10.991 ; Rise       ; CLOCK           ;
;  write_date[29]      ; CLOCK      ; 13.616 ; 13.616 ; Rise       ; CLOCK           ;
;  write_date[30]      ; CLOCK      ; 13.068 ; 13.068 ; Rise       ; CLOCK           ;
;  write_date[31]      ; CLOCK      ; 11.171 ; 11.171 ; Rise       ; CLOCK           ;
; zero                 ; CLOCK      ; 19.288 ; 19.288 ; Rise       ; CLOCK           ;
+----------------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                    ;
+----------------------+------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+------------+-------+-------+------------+-----------------+
; ALU_1_IN[*]          ; CLOCK      ; 4.008 ; 4.008 ; Rise       ; CLOCK           ;
;  ALU_1_IN[0]         ; CLOCK      ; 4.173 ; 4.173 ; Rise       ; CLOCK           ;
;  ALU_1_IN[1]         ; CLOCK      ; 4.285 ; 4.285 ; Rise       ; CLOCK           ;
;  ALU_1_IN[2]         ; CLOCK      ; 4.278 ; 4.278 ; Rise       ; CLOCK           ;
;  ALU_1_IN[3]         ; CLOCK      ; 4.207 ; 4.207 ; Rise       ; CLOCK           ;
;  ALU_1_IN[4]         ; CLOCK      ; 4.620 ; 4.620 ; Rise       ; CLOCK           ;
;  ALU_1_IN[5]         ; CLOCK      ; 4.187 ; 4.187 ; Rise       ; CLOCK           ;
;  ALU_1_IN[6]         ; CLOCK      ; 4.259 ; 4.259 ; Rise       ; CLOCK           ;
;  ALU_1_IN[7]         ; CLOCK      ; 4.291 ; 4.291 ; Rise       ; CLOCK           ;
;  ALU_1_IN[8]         ; CLOCK      ; 4.532 ; 4.532 ; Rise       ; CLOCK           ;
;  ALU_1_IN[9]         ; CLOCK      ; 4.314 ; 4.314 ; Rise       ; CLOCK           ;
;  ALU_1_IN[10]        ; CLOCK      ; 4.223 ; 4.223 ; Rise       ; CLOCK           ;
;  ALU_1_IN[11]        ; CLOCK      ; 4.422 ; 4.422 ; Rise       ; CLOCK           ;
;  ALU_1_IN[12]        ; CLOCK      ; 4.308 ; 4.308 ; Rise       ; CLOCK           ;
;  ALU_1_IN[13]        ; CLOCK      ; 4.008 ; 4.008 ; Rise       ; CLOCK           ;
;  ALU_1_IN[14]        ; CLOCK      ; 4.724 ; 4.724 ; Rise       ; CLOCK           ;
;  ALU_1_IN[15]        ; CLOCK      ; 4.544 ; 4.544 ; Rise       ; CLOCK           ;
;  ALU_1_IN[16]        ; CLOCK      ; 4.840 ; 4.840 ; Rise       ; CLOCK           ;
;  ALU_1_IN[17]        ; CLOCK      ; 4.336 ; 4.336 ; Rise       ; CLOCK           ;
;  ALU_1_IN[18]        ; CLOCK      ; 4.422 ; 4.422 ; Rise       ; CLOCK           ;
;  ALU_1_IN[19]        ; CLOCK      ; 4.403 ; 4.403 ; Rise       ; CLOCK           ;
;  ALU_1_IN[20]        ; CLOCK      ; 4.254 ; 4.254 ; Rise       ; CLOCK           ;
;  ALU_1_IN[21]        ; CLOCK      ; 4.153 ; 4.153 ; Rise       ; CLOCK           ;
;  ALU_1_IN[22]        ; CLOCK      ; 4.482 ; 4.482 ; Rise       ; CLOCK           ;
;  ALU_1_IN[23]        ; CLOCK      ; 4.408 ; 4.408 ; Rise       ; CLOCK           ;
;  ALU_1_IN[24]        ; CLOCK      ; 4.403 ; 4.403 ; Rise       ; CLOCK           ;
;  ALU_1_IN[25]        ; CLOCK      ; 4.279 ; 4.279 ; Rise       ; CLOCK           ;
;  ALU_1_IN[26]        ; CLOCK      ; 4.477 ; 4.477 ; Rise       ; CLOCK           ;
;  ALU_1_IN[27]        ; CLOCK      ; 4.334 ; 4.334 ; Rise       ; CLOCK           ;
;  ALU_1_IN[28]        ; CLOCK      ; 4.221 ; 4.221 ; Rise       ; CLOCK           ;
;  ALU_1_IN[29]        ; CLOCK      ; 4.307 ; 4.307 ; Rise       ; CLOCK           ;
;  ALU_1_IN[30]        ; CLOCK      ; 4.758 ; 4.758 ; Rise       ; CLOCK           ;
;  ALU_1_IN[31]        ; CLOCK      ; 4.228 ; 4.228 ; Rise       ; CLOCK           ;
; ALU_2_IN[*]          ; CLOCK      ; 4.333 ; 4.333 ; Rise       ; CLOCK           ;
;  ALU_2_IN[0]         ; CLOCK      ; 4.399 ; 4.399 ; Rise       ; CLOCK           ;
;  ALU_2_IN[1]         ; CLOCK      ; 4.576 ; 4.576 ; Rise       ; CLOCK           ;
;  ALU_2_IN[2]         ; CLOCK      ; 4.413 ; 4.413 ; Rise       ; CLOCK           ;
;  ALU_2_IN[3]         ; CLOCK      ; 4.520 ; 4.520 ; Rise       ; CLOCK           ;
;  ALU_2_IN[4]         ; CLOCK      ; 4.921 ; 4.921 ; Rise       ; CLOCK           ;
;  ALU_2_IN[5]         ; CLOCK      ; 4.386 ; 4.386 ; Rise       ; CLOCK           ;
;  ALU_2_IN[6]         ; CLOCK      ; 4.540 ; 4.540 ; Rise       ; CLOCK           ;
;  ALU_2_IN[7]         ; CLOCK      ; 4.597 ; 4.597 ; Rise       ; CLOCK           ;
;  ALU_2_IN[8]         ; CLOCK      ; 4.868 ; 4.868 ; Rise       ; CLOCK           ;
;  ALU_2_IN[9]         ; CLOCK      ; 4.717 ; 4.717 ; Rise       ; CLOCK           ;
;  ALU_2_IN[10]        ; CLOCK      ; 4.437 ; 4.437 ; Rise       ; CLOCK           ;
;  ALU_2_IN[11]        ; CLOCK      ; 4.516 ; 4.516 ; Rise       ; CLOCK           ;
;  ALU_2_IN[12]        ; CLOCK      ; 4.833 ; 4.833 ; Rise       ; CLOCK           ;
;  ALU_2_IN[13]        ; CLOCK      ; 4.709 ; 4.709 ; Rise       ; CLOCK           ;
;  ALU_2_IN[14]        ; CLOCK      ; 4.495 ; 4.495 ; Rise       ; CLOCK           ;
;  ALU_2_IN[15]        ; CLOCK      ; 4.781 ; 4.781 ; Rise       ; CLOCK           ;
;  ALU_2_IN[16]        ; CLOCK      ; 4.448 ; 4.448 ; Rise       ; CLOCK           ;
;  ALU_2_IN[17]        ; CLOCK      ; 4.668 ; 4.668 ; Rise       ; CLOCK           ;
;  ALU_2_IN[18]        ; CLOCK      ; 4.578 ; 4.578 ; Rise       ; CLOCK           ;
;  ALU_2_IN[19]        ; CLOCK      ; 4.992 ; 4.992 ; Rise       ; CLOCK           ;
;  ALU_2_IN[20]        ; CLOCK      ; 4.334 ; 4.334 ; Rise       ; CLOCK           ;
;  ALU_2_IN[21]        ; CLOCK      ; 4.333 ; 4.333 ; Rise       ; CLOCK           ;
;  ALU_2_IN[22]        ; CLOCK      ; 4.874 ; 4.874 ; Rise       ; CLOCK           ;
;  ALU_2_IN[23]        ; CLOCK      ; 5.083 ; 5.083 ; Rise       ; CLOCK           ;
;  ALU_2_IN[24]        ; CLOCK      ; 4.620 ; 4.620 ; Rise       ; CLOCK           ;
;  ALU_2_IN[25]        ; CLOCK      ; 4.825 ; 4.825 ; Rise       ; CLOCK           ;
;  ALU_2_IN[26]        ; CLOCK      ; 5.012 ; 5.012 ; Rise       ; CLOCK           ;
;  ALU_2_IN[27]        ; CLOCK      ; 5.260 ; 5.260 ; Rise       ; CLOCK           ;
;  ALU_2_IN[28]        ; CLOCK      ; 4.551 ; 4.551 ; Rise       ; CLOCK           ;
;  ALU_2_IN[29]        ; CLOCK      ; 5.045 ; 5.045 ; Rise       ; CLOCK           ;
;  ALU_2_IN[30]        ; CLOCK      ; 5.131 ; 5.131 ; Rise       ; CLOCK           ;
;  ALU_2_IN[31]        ; CLOCK      ; 4.879 ; 4.879 ; Rise       ; CLOCK           ;
; ALU_INSTANT_OUT[*]   ; CLOCK      ; 5.270 ; 5.270 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[0]  ; CLOCK      ; 5.609 ; 5.609 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[1]  ; CLOCK      ; 5.312 ; 5.312 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[2]  ; CLOCK      ; 5.536 ; 5.536 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[3]  ; CLOCK      ; 5.980 ; 5.980 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[4]  ; CLOCK      ; 5.541 ; 5.541 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[5]  ; CLOCK      ; 5.475 ; 5.475 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[6]  ; CLOCK      ; 5.608 ; 5.608 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[7]  ; CLOCK      ; 5.270 ; 5.270 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[8]  ; CLOCK      ; 5.633 ; 5.633 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[9]  ; CLOCK      ; 5.714 ; 5.714 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[10] ; CLOCK      ; 5.591 ; 5.591 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[11] ; CLOCK      ; 5.603 ; 5.603 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[12] ; CLOCK      ; 5.380 ; 5.380 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[13] ; CLOCK      ; 5.994 ; 5.994 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[14] ; CLOCK      ; 5.542 ; 5.542 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[15] ; CLOCK      ; 5.459 ; 5.459 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[16] ; CLOCK      ; 5.769 ; 5.769 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[17] ; CLOCK      ; 5.625 ; 5.625 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[18] ; CLOCK      ; 5.658 ; 5.658 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[19] ; CLOCK      ; 5.739 ; 5.739 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[20] ; CLOCK      ; 5.507 ; 5.507 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[21] ; CLOCK      ; 5.408 ; 5.408 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[22] ; CLOCK      ; 5.593 ; 5.593 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[23] ; CLOCK      ; 6.093 ; 6.093 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[24] ; CLOCK      ; 5.768 ; 5.768 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[25] ; CLOCK      ; 5.821 ; 5.821 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[26] ; CLOCK      ; 5.362 ; 5.362 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[27] ; CLOCK      ; 5.342 ; 5.342 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[28] ; CLOCK      ; 5.830 ; 5.830 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[29] ; CLOCK      ; 5.840 ; 5.840 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[30] ; CLOCK      ; 5.812 ; 5.812 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[31] ; CLOCK      ; 5.643 ; 5.643 ; Rise       ; CLOCK           ;
; ALU_OPCODE[*]        ; CLOCK      ; 4.233 ; 4.233 ; Rise       ; CLOCK           ;
;  ALU_OPCODE[0]       ; CLOCK      ; 5.161 ; 5.161 ; Rise       ; CLOCK           ;
;  ALU_OPCODE[1]       ; CLOCK      ; 4.233 ; 4.233 ; Rise       ; CLOCK           ;
;  ALU_OPCODE[2]       ; CLOCK      ; 5.371 ; 5.371 ; Rise       ; CLOCK           ;
;  ALU_OPCODE[3]       ; CLOCK      ; 5.504 ; 5.504 ; Rise       ; CLOCK           ;
; ReadDataOne[*]       ; CLOCK      ; 5.101 ; 5.101 ; Rise       ; CLOCK           ;
;  ReadDataOne[0]      ; CLOCK      ; 5.455 ; 5.455 ; Rise       ; CLOCK           ;
;  ReadDataOne[1]      ; CLOCK      ; 5.702 ; 5.702 ; Rise       ; CLOCK           ;
;  ReadDataOne[2]      ; CLOCK      ; 5.792 ; 5.792 ; Rise       ; CLOCK           ;
;  ReadDataOne[3]      ; CLOCK      ; 5.661 ; 5.661 ; Rise       ; CLOCK           ;
;  ReadDataOne[4]      ; CLOCK      ; 6.280 ; 6.280 ; Rise       ; CLOCK           ;
;  ReadDataOne[5]      ; CLOCK      ; 5.204 ; 5.204 ; Rise       ; CLOCK           ;
;  ReadDataOne[6]      ; CLOCK      ; 5.433 ; 5.433 ; Rise       ; CLOCK           ;
;  ReadDataOne[7]      ; CLOCK      ; 5.620 ; 5.620 ; Rise       ; CLOCK           ;
;  ReadDataOne[8]      ; CLOCK      ; 5.677 ; 5.677 ; Rise       ; CLOCK           ;
;  ReadDataOne[9]      ; CLOCK      ; 5.347 ; 5.347 ; Rise       ; CLOCK           ;
;  ReadDataOne[10]     ; CLOCK      ; 5.571 ; 5.571 ; Rise       ; CLOCK           ;
;  ReadDataOne[11]     ; CLOCK      ; 5.684 ; 5.684 ; Rise       ; CLOCK           ;
;  ReadDataOne[12]     ; CLOCK      ; 5.588 ; 5.588 ; Rise       ; CLOCK           ;
;  ReadDataOne[13]     ; CLOCK      ; 5.557 ; 5.557 ; Rise       ; CLOCK           ;
;  ReadDataOne[14]     ; CLOCK      ; 5.680 ; 5.680 ; Rise       ; CLOCK           ;
;  ReadDataOne[15]     ; CLOCK      ; 5.221 ; 5.221 ; Rise       ; CLOCK           ;
;  ReadDataOne[16]     ; CLOCK      ; 5.383 ; 5.383 ; Rise       ; CLOCK           ;
;  ReadDataOne[17]     ; CLOCK      ; 5.230 ; 5.230 ; Rise       ; CLOCK           ;
;  ReadDataOne[18]     ; CLOCK      ; 5.386 ; 5.386 ; Rise       ; CLOCK           ;
;  ReadDataOne[19]     ; CLOCK      ; 5.953 ; 5.953 ; Rise       ; CLOCK           ;
;  ReadDataOne[20]     ; CLOCK      ; 5.227 ; 5.227 ; Rise       ; CLOCK           ;
;  ReadDataOne[21]     ; CLOCK      ; 5.239 ; 5.239 ; Rise       ; CLOCK           ;
;  ReadDataOne[22]     ; CLOCK      ; 5.434 ; 5.434 ; Rise       ; CLOCK           ;
;  ReadDataOne[23]     ; CLOCK      ; 6.239 ; 6.239 ; Rise       ; CLOCK           ;
;  ReadDataOne[24]     ; CLOCK      ; 5.403 ; 5.403 ; Rise       ; CLOCK           ;
;  ReadDataOne[25]     ; CLOCK      ; 6.433 ; 6.433 ; Rise       ; CLOCK           ;
;  ReadDataOne[26]     ; CLOCK      ; 5.304 ; 5.304 ; Rise       ; CLOCK           ;
;  ReadDataOne[27]     ; CLOCK      ; 5.758 ; 5.758 ; Rise       ; CLOCK           ;
;  ReadDataOne[28]     ; CLOCK      ; 6.436 ; 6.436 ; Rise       ; CLOCK           ;
;  ReadDataOne[29]     ; CLOCK      ; 5.881 ; 5.881 ; Rise       ; CLOCK           ;
;  ReadDataOne[30]     ; CLOCK      ; 5.841 ; 5.841 ; Rise       ; CLOCK           ;
;  ReadDataOne[31]     ; CLOCK      ; 5.101 ; 5.101 ; Rise       ; CLOCK           ;
; ReadDataTwo[*]       ; CLOCK      ; 5.102 ; 5.102 ; Rise       ; CLOCK           ;
;  ReadDataTwo[0]      ; CLOCK      ; 5.711 ; 5.711 ; Rise       ; CLOCK           ;
;  ReadDataTwo[1]      ; CLOCK      ; 5.801 ; 5.801 ; Rise       ; CLOCK           ;
;  ReadDataTwo[2]      ; CLOCK      ; 5.908 ; 5.908 ; Rise       ; CLOCK           ;
;  ReadDataTwo[3]      ; CLOCK      ; 5.294 ; 5.294 ; Rise       ; CLOCK           ;
;  ReadDataTwo[4]      ; CLOCK      ; 5.990 ; 5.990 ; Rise       ; CLOCK           ;
;  ReadDataTwo[5]      ; CLOCK      ; 6.283 ; 6.283 ; Rise       ; CLOCK           ;
;  ReadDataTwo[6]      ; CLOCK      ; 6.409 ; 6.409 ; Rise       ; CLOCK           ;
;  ReadDataTwo[7]      ; CLOCK      ; 5.653 ; 5.653 ; Rise       ; CLOCK           ;
;  ReadDataTwo[8]      ; CLOCK      ; 5.372 ; 5.372 ; Rise       ; CLOCK           ;
;  ReadDataTwo[9]      ; CLOCK      ; 5.323 ; 5.323 ; Rise       ; CLOCK           ;
;  ReadDataTwo[10]     ; CLOCK      ; 5.474 ; 5.474 ; Rise       ; CLOCK           ;
;  ReadDataTwo[11]     ; CLOCK      ; 5.102 ; 5.102 ; Rise       ; CLOCK           ;
;  ReadDataTwo[12]     ; CLOCK      ; 5.631 ; 5.631 ; Rise       ; CLOCK           ;
;  ReadDataTwo[13]     ; CLOCK      ; 5.784 ; 5.784 ; Rise       ; CLOCK           ;
;  ReadDataTwo[14]     ; CLOCK      ; 5.629 ; 5.629 ; Rise       ; CLOCK           ;
;  ReadDataTwo[15]     ; CLOCK      ; 5.687 ; 5.687 ; Rise       ; CLOCK           ;
;  ReadDataTwo[16]     ; CLOCK      ; 5.151 ; 5.151 ; Rise       ; CLOCK           ;
;  ReadDataTwo[17]     ; CLOCK      ; 5.242 ; 5.242 ; Rise       ; CLOCK           ;
;  ReadDataTwo[18]     ; CLOCK      ; 5.405 ; 5.405 ; Rise       ; CLOCK           ;
;  ReadDataTwo[19]     ; CLOCK      ; 5.391 ; 5.391 ; Rise       ; CLOCK           ;
;  ReadDataTwo[20]     ; CLOCK      ; 5.135 ; 5.135 ; Rise       ; CLOCK           ;
;  ReadDataTwo[21]     ; CLOCK      ; 5.200 ; 5.200 ; Rise       ; CLOCK           ;
;  ReadDataTwo[22]     ; CLOCK      ; 5.941 ; 5.941 ; Rise       ; CLOCK           ;
;  ReadDataTwo[23]     ; CLOCK      ; 5.555 ; 5.555 ; Rise       ; CLOCK           ;
;  ReadDataTwo[24]     ; CLOCK      ; 6.844 ; 6.844 ; Rise       ; CLOCK           ;
;  ReadDataTwo[25]     ; CLOCK      ; 5.379 ; 5.379 ; Rise       ; CLOCK           ;
;  ReadDataTwo[26]     ; CLOCK      ; 5.633 ; 5.633 ; Rise       ; CLOCK           ;
;  ReadDataTwo[27]     ; CLOCK      ; 6.098 ; 6.098 ; Rise       ; CLOCK           ;
;  ReadDataTwo[28]     ; CLOCK      ; 5.441 ; 5.441 ; Rise       ; CLOCK           ;
;  ReadDataTwo[29]     ; CLOCK      ; 6.390 ; 6.390 ; Rise       ; CLOCK           ;
;  ReadDataTwo[30]     ; CLOCK      ; 5.579 ; 5.579 ; Rise       ; CLOCK           ;
;  ReadDataTwo[31]     ; CLOCK      ; 5.196 ; 5.196 ; Rise       ; CLOCK           ;
; do_update            ; CLOCK      ; 4.410 ; 4.410 ; Rise       ; CLOCK           ;
; eq                   ; CLOCK      ; 5.501 ; 5.501 ; Rise       ; CLOCK           ;
; instr[*]             ; CLOCK      ; 4.165 ; 4.165 ; Rise       ; CLOCK           ;
;  instr[0]            ; CLOCK      ; 4.540 ; 4.540 ; Rise       ; CLOCK           ;
;  instr[1]            ; CLOCK      ; 4.515 ; 4.515 ; Rise       ; CLOCK           ;
;  instr[2]            ; CLOCK      ; 4.165 ; 4.165 ; Rise       ; CLOCK           ;
;  instr[3]            ; CLOCK      ; 4.863 ; 4.863 ; Rise       ; CLOCK           ;
;  instr[4]            ; CLOCK      ; 5.314 ; 5.314 ; Rise       ; CLOCK           ;
;  instr[5]            ; CLOCK      ; 4.558 ; 4.558 ; Rise       ; CLOCK           ;
;  instr[6]            ; CLOCK      ; 4.439 ; 4.439 ; Rise       ; CLOCK           ;
;  instr[7]            ; CLOCK      ; 4.528 ; 4.528 ; Rise       ; CLOCK           ;
;  instr[8]            ; CLOCK      ; 4.626 ; 4.626 ; Rise       ; CLOCK           ;
;  instr[9]            ; CLOCK      ; 4.485 ; 4.485 ; Rise       ; CLOCK           ;
;  instr[10]           ; CLOCK      ; 4.768 ; 4.768 ; Rise       ; CLOCK           ;
;  instr[11]           ; CLOCK      ; 4.302 ; 4.302 ; Rise       ; CLOCK           ;
;  instr[12]           ; CLOCK      ; 4.563 ; 4.563 ; Rise       ; CLOCK           ;
;  instr[13]           ; CLOCK      ; 4.690 ; 4.690 ; Rise       ; CLOCK           ;
;  instr[14]           ; CLOCK      ; 5.036 ; 5.036 ; Rise       ; CLOCK           ;
;  instr[15]           ; CLOCK      ; 5.181 ; 5.181 ; Rise       ; CLOCK           ;
;  instr[16]           ; CLOCK      ; 5.161 ; 5.161 ; Rise       ; CLOCK           ;
;  instr[17]           ; CLOCK      ; 4.233 ; 4.233 ; Rise       ; CLOCK           ;
;  instr[18]           ; CLOCK      ; 5.371 ; 5.371 ; Rise       ; CLOCK           ;
;  instr[19]           ; CLOCK      ; 5.524 ; 5.524 ; Rise       ; CLOCK           ;
; is_shamt_load        ; CLOCK      ; 5.277 ; 5.277 ; Rise       ; CLOCK           ;
; overflow             ; CLOCK      ; 5.017 ; 5.017 ; Rise       ; CLOCK           ;
; pc[*]                ; CLOCK      ; 3.983 ; 3.983 ; Rise       ; CLOCK           ;
;  pc[2]               ; CLOCK      ; 5.846 ; 5.846 ; Rise       ; CLOCK           ;
;  pc[3]               ; CLOCK      ; 5.538 ; 5.538 ; Rise       ; CLOCK           ;
;  pc[4]               ; CLOCK      ; 4.741 ; 4.741 ; Rise       ; CLOCK           ;
;  pc[5]               ; CLOCK      ; 4.785 ; 4.785 ; Rise       ; CLOCK           ;
;  pc[6]               ; CLOCK      ; 4.552 ; 4.552 ; Rise       ; CLOCK           ;
;  pc[7]               ; CLOCK      ; 6.819 ; 6.819 ; Rise       ; CLOCK           ;
;  pc[8]               ; CLOCK      ; 5.471 ; 5.471 ; Rise       ; CLOCK           ;
;  pc[9]               ; CLOCK      ; 4.674 ; 4.674 ; Rise       ; CLOCK           ;
;  pc[10]              ; CLOCK      ; 5.354 ; 5.354 ; Rise       ; CLOCK           ;
;  pc[11]              ; CLOCK      ; 5.763 ; 5.763 ; Rise       ; CLOCK           ;
;  pc[12]              ; CLOCK      ; 5.054 ; 5.054 ; Rise       ; CLOCK           ;
;  pc[13]              ; CLOCK      ; 5.336 ; 5.336 ; Rise       ; CLOCK           ;
;  pc[14]              ; CLOCK      ; 4.162 ; 4.162 ; Rise       ; CLOCK           ;
;  pc[15]              ; CLOCK      ; 4.736 ; 4.736 ; Rise       ; CLOCK           ;
;  pc[16]              ; CLOCK      ; 4.027 ; 4.027 ; Rise       ; CLOCK           ;
;  pc[17]              ; CLOCK      ; 4.817 ; 4.817 ; Rise       ; CLOCK           ;
;  pc[18]              ; CLOCK      ; 4.120 ; 4.120 ; Rise       ; CLOCK           ;
;  pc[19]              ; CLOCK      ; 4.148 ; 4.148 ; Rise       ; CLOCK           ;
;  pc[20]              ; CLOCK      ; 4.121 ; 4.121 ; Rise       ; CLOCK           ;
;  pc[21]              ; CLOCK      ; 4.911 ; 4.911 ; Rise       ; CLOCK           ;
;  pc[22]              ; CLOCK      ; 4.359 ; 4.359 ; Rise       ; CLOCK           ;
;  pc[23]              ; CLOCK      ; 4.132 ; 4.132 ; Rise       ; CLOCK           ;
;  pc[24]              ; CLOCK      ; 4.289 ; 4.289 ; Rise       ; CLOCK           ;
;  pc[25]              ; CLOCK      ; 4.390 ; 4.390 ; Rise       ; CLOCK           ;
;  pc[26]              ; CLOCK      ; 4.182 ; 4.182 ; Rise       ; CLOCK           ;
;  pc[27]              ; CLOCK      ; 3.983 ; 3.983 ; Rise       ; CLOCK           ;
;  pc[28]              ; CLOCK      ; 4.281 ; 4.281 ; Rise       ; CLOCK           ;
;  pc[29]              ; CLOCK      ; 4.521 ; 4.521 ; Rise       ; CLOCK           ;
;  pc[30]              ; CLOCK      ; 5.094 ; 5.094 ; Rise       ; CLOCK           ;
;  pc[31]              ; CLOCK      ; 4.447 ; 4.447 ; Rise       ; CLOCK           ;
; reg_write            ; CLOCK      ; 6.016 ; 6.016 ; Rise       ; CLOCK           ;
; sgn                  ; CLOCK      ; 5.643 ; 5.643 ; Rise       ; CLOCK           ;
; write_date[*]        ; CLOCK      ; 4.129 ; 4.129 ; Rise       ; CLOCK           ;
;  write_date[0]       ; CLOCK      ; 5.193 ; 5.193 ; Rise       ; CLOCK           ;
;  write_date[1]       ; CLOCK      ; 5.539 ; 5.539 ; Rise       ; CLOCK           ;
;  write_date[2]       ; CLOCK      ; 4.687 ; 4.687 ; Rise       ; CLOCK           ;
;  write_date[3]       ; CLOCK      ; 4.129 ; 4.129 ; Rise       ; CLOCK           ;
;  write_date[4]       ; CLOCK      ; 4.204 ; 4.204 ; Rise       ; CLOCK           ;
;  write_date[5]       ; CLOCK      ; 4.259 ; 4.259 ; Rise       ; CLOCK           ;
;  write_date[6]       ; CLOCK      ; 4.810 ; 4.810 ; Rise       ; CLOCK           ;
;  write_date[7]       ; CLOCK      ; 5.364 ; 5.364 ; Rise       ; CLOCK           ;
;  write_date[8]       ; CLOCK      ; 5.127 ; 5.127 ; Rise       ; CLOCK           ;
;  write_date[9]       ; CLOCK      ; 5.105 ; 5.105 ; Rise       ; CLOCK           ;
;  write_date[10]      ; CLOCK      ; 4.791 ; 4.791 ; Rise       ; CLOCK           ;
;  write_date[11]      ; CLOCK      ; 5.567 ; 5.567 ; Rise       ; CLOCK           ;
;  write_date[12]      ; CLOCK      ; 5.182 ; 5.182 ; Rise       ; CLOCK           ;
;  write_date[13]      ; CLOCK      ; 5.745 ; 5.745 ; Rise       ; CLOCK           ;
;  write_date[14]      ; CLOCK      ; 5.682 ; 5.682 ; Rise       ; CLOCK           ;
;  write_date[15]      ; CLOCK      ; 5.541 ; 5.541 ; Rise       ; CLOCK           ;
;  write_date[16]      ; CLOCK      ; 5.523 ; 5.523 ; Rise       ; CLOCK           ;
;  write_date[17]      ; CLOCK      ; 5.530 ; 5.530 ; Rise       ; CLOCK           ;
;  write_date[18]      ; CLOCK      ; 5.345 ; 5.345 ; Rise       ; CLOCK           ;
;  write_date[19]      ; CLOCK      ; 5.968 ; 5.968 ; Rise       ; CLOCK           ;
;  write_date[20]      ; CLOCK      ; 4.384 ; 4.384 ; Rise       ; CLOCK           ;
;  write_date[21]      ; CLOCK      ; 4.368 ; 4.368 ; Rise       ; CLOCK           ;
;  write_date[22]      ; CLOCK      ; 5.348 ; 5.348 ; Rise       ; CLOCK           ;
;  write_date[23]      ; CLOCK      ; 5.900 ; 5.900 ; Rise       ; CLOCK           ;
;  write_date[24]      ; CLOCK      ; 5.308 ; 5.308 ; Rise       ; CLOCK           ;
;  write_date[25]      ; CLOCK      ; 5.510 ; 5.510 ; Rise       ; CLOCK           ;
;  write_date[26]      ; CLOCK      ; 4.985 ; 4.985 ; Rise       ; CLOCK           ;
;  write_date[27]      ; CLOCK      ; 4.854 ; 4.854 ; Rise       ; CLOCK           ;
;  write_date[28]      ; CLOCK      ; 4.404 ; 4.404 ; Rise       ; CLOCK           ;
;  write_date[29]      ; CLOCK      ; 5.791 ; 5.791 ; Rise       ; CLOCK           ;
;  write_date[30]      ; CLOCK      ; 5.670 ; 5.670 ; Rise       ; CLOCK           ;
;  write_date[31]      ; CLOCK      ; 4.905 ; 4.905 ; Rise       ; CLOCK           ;
; zero                 ; CLOCK      ; 5.983 ; 5.983 ; Rise       ; CLOCK           ;
+----------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK      ; CLOCK    ; 42297    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK      ; CLOCK    ; 42297    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 1044  ; 1044 ;
; Unconstrained Output Ports      ; 253   ; 253  ;
; Unconstrained Output Port Paths ; 5281  ; 5281 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Jul 22 14:17:12 2020
Info: Command: quartus_sta CPU -c ALU
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ALU.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK CLOCK
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -9.439
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -9.439    -14850.203 CLOCK 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 CLOCK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.423
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.423     -7067.060 CLOCK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.410
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.410     -5553.428 CLOCK 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 CLOCK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.423
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.423     -7067.060 CLOCK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4614 megabytes
    Info: Processing ended: Wed Jul 22 14:17:14 2020
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


