# âš™ï¸ RISC-V Tek DÃ¶ngÃ¼lÃ¼ Ä°ÅŸlemci TasarÄ±mÄ±

## ğŸ“˜ Proje Ã–zeti
Bu proje, **RISC-V mimarisi** tabanlÄ± bir **tek dÃ¶ngÃ¼lÃ¼ iÅŸlemci (single-cycle CPU)** tasarÄ±mÄ±nÄ± ve onunla Ã§alÄ±ÅŸan bir **assembly programÄ±nÄ±** iÃ§ermektedir.  
TasarÄ±mÄ±n amacÄ±, RISC-Vâ€™in temel bileÅŸenlerini (ALU, kontrol birimi, kayÄ±t dosyasÄ±, bellek birimleri, program sayacÄ± vb.) kullanarak **tamamen Ã§alÄ±ÅŸabilir bir iÅŸlemci modeli** oluÅŸturmaktÄ±r.

Proje aynÄ± zamanda Ã¶zel bir assembly kodu (`23011009.asm`) Ã§alÄ±ÅŸtÄ±rarak **her bir 32 bit sayÄ±nÄ±n iÃ§indeki 1 bitlerinin sayÄ±sÄ±nÄ± hesaplayan** bir simÃ¼lasyon yapar.

---

## ğŸ§© Dosya YapÄ±sÄ±

| Dosya | AÃ§Ä±klama |
|-------|-----------|
| `23011009.asm` | RISC-V assembly programÄ±. Her sayÄ±nÄ±n iÃ§indeki `1` bitlerinin sayÄ±sÄ±nÄ± hesaplar. |
| `23011009_instr.txt` | Assembly kodunun makine dili karÅŸÄ±lÄ±ÄŸÄ± (hex formatÄ±nda). Instruction memoryâ€™ye yÃ¼klenir. |
| `23011009_riscv_core.v` | Ä°ÅŸlemcinin ana modÃ¼lÃ¼. TÃ¼m alt modÃ¼lleri birbirine baÄŸlar. |
| `23011009_controlunit.v` | Komutlara gÃ¶re kontrol sinyallerini Ã¼retir (`RegWrite`, `ALUOp`, `MemRead`, vb.). |
| `23011009_alu.v` | Aritmetik ve mantÄ±ksal iÅŸlemleri gerÃ§ekleÅŸtirir (`add`, `sub`, `and`, `or`, `slt`, vb.). |
| `23011009_regfile.v` | 32 adet registerâ€™Ä± (x0â€“x31) tutar. Yazma ve okuma iÅŸlemleri burada yapÄ±lÄ±r. |
| `23011009_instructionmemory.v` | `instr.txt` dosyasÄ±nÄ± okuyarak komut belleÄŸini oluÅŸturur. |
| `23011009_datamemory.v` | Bellek eriÅŸim iÅŸlemleri (`lw`, `sw`) iÃ§in veri belleÄŸi modÃ¼lÃ¼. |
| `23011009_pccounter.v` | Program SayacÄ± (PC). Her saat dÃ¶ngÃ¼sÃ¼nde bir sonraki komutu seÃ§er. |
| `testbench23011009_tb.v` | Ä°ÅŸlemciyi test eden testbench dosyasÄ±. Assembly kodunu yÃ¼kleyip tÃ¼m modÃ¼lleri simÃ¼le eder. |

---

## ğŸ§  Assembly ProgramÄ±n MantÄ±ÄŸÄ± (`23011009.asm`)

ProgramÄ±n iÅŸlevi:  
**Bellekteki 20 adet 32 bit sayÄ±nÄ±n her birindeki â€˜1â€™ bitlerinin sayÄ±sÄ±nÄ± bulmak ve bu deÄŸerleri baÅŸka bir dizide saklamak.**

### AkÄ±ÅŸ:

1. `i` dÄ±ÅŸ dÃ¶ngÃ¼ deÄŸiÅŸkeni (0 â†’ 19)  
2. `j` iÃ§ dÃ¶ngÃ¼ deÄŸiÅŸkeni (0 â†’ 31)  
3. Her sayÄ± `datamem[i]` adresinden alÄ±nÄ±r.  
4. `t0` maskesi (`1`) her iterasyonda sola kaydÄ±rÄ±larak (`<<=1`) her bit kontrol edilir.  
5. EÄŸer `(array[i] & mask) â‰  0` ise `t6` (sayacÄ±) 1 artÄ±rÄ±lÄ±r.  
6. `count_array[i] = t6` olarak belleÄŸe yazÄ±lÄ±r.

Sonunda `count_array` dizisi, her sayÄ±nÄ±n bit sayÄ±sÄ±nÄ± iÃ§erir.

---

## ğŸ§® Ã–rnek Pseudo Kod

```c
for (i = 0; i < 20; i++) {
    t5 = datamem[i];
    count = 0;
    for (j = 0; j < 32; j++) {
        if ((t5 & (1 << j)) != 0)
            count++;
    }
    count_array[i] = count;
}
```

---

## ğŸ’¾ Verilog ModÃ¼lleri ArasÄ±ndaki Ä°liÅŸki

```
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚      riscv_core.v        â”‚
â”‚ â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â” â”‚
â”‚ â”‚   pccounter.v        â”‚ â”‚  â†’ PC adresini tutar
â”‚ â”œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¤ â”‚
â”‚ â”‚ instructionmemory.v  â”‚ â”‚  â†’ Komutu getirir
â”‚ â”œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¤ â”‚
â”‚ â”‚   controlunit.v      â”‚ â”‚  â†’ Kontrol sinyallerini Ã¼retir
â”‚ â”œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¤ â”‚
â”‚ â”‚      alu.v           â”‚ â”‚  â†’ Hesaplama iÅŸlemlerini yapar
â”‚ â”œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¤ â”‚
â”‚ â”‚     regfile.v        â”‚ â”‚  â†’ Register dosyasÄ±
â”‚ â”œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¤ â”‚
â”‚ â”‚    datamemory.v      â”‚ â”‚  â†’ Bellek eriÅŸimi
â”‚ â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜ â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
```

TÃ¼m bu modÃ¼ller **tek bir clock dÃ¶ngÃ¼sÃ¼** iÃ§inde bir RISC-V komutunu tamamlar.

---

## ğŸ§ª Ã–rnek Test Senaryosu (Testbench)

### Komut BelleÄŸi
`23011009_instr.txt` dosyasÄ± aÅŸaÄŸÄ±daki makine komutlarÄ±nÄ± iÃ§erir:
```
00000313
01400993
05000a93
02000a13
05330263
00231e13
000e2f03
00000f93
00000913
00100293
005f7eb3
01490c63
005282b3
00190913
000e8463
001f8f93
fe9ff3ef
01ca8b33
01fb2023
00130313
fc1ff3ef
000003ef
```

### Testbench AkÄ±ÅŸÄ± (`testbench23011009_tb.v`)
- Komut belleÄŸini (`instr.txt`) yÃ¼kler.  
- Her clock dÃ¶ngÃ¼sÃ¼nde bir komutu Ã§alÄ±ÅŸtÄ±rÄ±r.  
- Register ve Data Memory iÃ§erikleri gÃ¶zlemlenir.  
- SimÃ¼lasyon sonunda `count_array` kontrol edilir.

---

## ğŸ§° Derleme ve SimÃ¼lasyon

### Derleme
```bash
iverilog -o riscv_cpu 23011009_riscv_core.v 23011009_controlunit.v 23011009_regfile.v 23011009_pccounter.v 23011009_instructionmemory.v 23011009_datamemory.v 23011009_alu.v testbench23011009_tb.v
```

### Ã‡alÄ±ÅŸtÄ±rma
```bash
vvp riscv_cpu
```

### Dalga (Waveform) GÃ¶rÃ¼ntÃ¼leme
```bash
gtkwave riscv_cpu.vcd
```

---

## ğŸ§  Notlar
- Bu iÅŸlemci **tek dÃ¶ngÃ¼lÃ¼dÃ¼r**: her komut bir clock Ã§evriminde tamamlanÄ±r.  
- `jal` komutlarÄ± dÃ¶ngÃ¼ oluÅŸturmak iÃ§in kullanÄ±lmÄ±ÅŸtÄ±r.  
- `zero` registerâ€™Ä± (x0) her zaman 0â€™dÄ±r â€” deÄŸiÅŸtirilmez.  
- Testbench simÃ¼lasyonu sonunda `count_array` belleÄŸinde her sayÄ±nÄ±n bit sayÄ±sÄ± gÃ¶zlemlenebilir.  

---

## ğŸ SonuÃ§
Bu proje, **RISC-V iÅŸlemci mimarisinin temelini** oluÅŸturan bileÅŸenlerin nasÄ±l bir araya geldiÄŸini gÃ¶stermektedir.  
KapsamlÄ± bir ÅŸekilde:
- **Control path** (kontrol sinyalleri),
- **Datapath** (veri akÄ±ÅŸÄ±),
- **Bellek iÅŸlemleri**,  
- ve **assembly komutlarÄ±nÄ±n donanÄ±m karÅŸÄ±lÄ±ÄŸÄ±** detaylÄ± biÃ§imde simÃ¼le edilmiÅŸtir.  

SonuÃ§ olarak, bu iÅŸlemci Ã¶rneÄŸi **eÄŸitim amaÃ§lÄ± bir tek dÃ¶ngÃ¼ RISC-V CPU modelidir.**
