Timing Analyzer report for ir_lcd_main
Sun Apr 28 18:11:01 2024
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; ir_lcd_main                                         ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE6E22C8                                         ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.02        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   2.1%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 138.47 MHz ; 138.47 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -6.222 ; -430.798           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.433 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -184.414                         ;
+-------+--------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                         ;
+--------+----------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -6.222 ; tl1838_decoder:ir_decoder|clks_reg[1]  ; tl1838_decoder:ir_decoder|state.ST_IDLE            ; clk          ; clk         ; 1.000        ; -0.091     ; 7.132      ;
; -6.220 ; tl1838_decoder:ir_decoder|clks_reg[1]  ; tl1838_decoder:ir_decoder|state.ST_DATA_LOW_PULSE  ; clk          ; clk         ; 1.000        ; -0.091     ; 7.130      ;
; -6.220 ; tl1838_decoder:ir_decoder|clks_reg[1]  ; tl1838_decoder:ir_decoder|state.ST_STOP            ; clk          ; clk         ; 1.000        ; -0.091     ; 7.130      ;
; -6.217 ; tl1838_decoder:ir_decoder|clks_reg[1]  ; tl1838_decoder:ir_decoder|state.ST_LEADING_PULSE   ; clk          ; clk         ; 1.000        ; -0.091     ; 7.127      ;
; -6.107 ; tl1838_decoder:ir_decoder|clks_reg[3]  ; tl1838_decoder:ir_decoder|state.ST_IDLE            ; clk          ; clk         ; 1.000        ; -0.091     ; 7.017      ;
; -6.105 ; tl1838_decoder:ir_decoder|clks_reg[3]  ; tl1838_decoder:ir_decoder|state.ST_DATA_LOW_PULSE  ; clk          ; clk         ; 1.000        ; -0.091     ; 7.015      ;
; -6.105 ; tl1838_decoder:ir_decoder|clks_reg[3]  ; tl1838_decoder:ir_decoder|state.ST_STOP            ; clk          ; clk         ; 1.000        ; -0.091     ; 7.015      ;
; -6.102 ; tl1838_decoder:ir_decoder|clks_reg[3]  ; tl1838_decoder:ir_decoder|state.ST_LEADING_PULSE   ; clk          ; clk         ; 1.000        ; -0.091     ; 7.012      ;
; -6.052 ; tl1838_decoder:ir_decoder|stamp_reg[3] ; tl1838_decoder:ir_decoder|state.ST_IDLE            ; clk          ; clk         ; 1.000        ; -0.092     ; 6.961      ;
; -6.050 ; tl1838_decoder:ir_decoder|stamp_reg[3] ; tl1838_decoder:ir_decoder|state.ST_DATA_LOW_PULSE  ; clk          ; clk         ; 1.000        ; -0.092     ; 6.959      ;
; -6.050 ; tl1838_decoder:ir_decoder|stamp_reg[3] ; tl1838_decoder:ir_decoder|state.ST_STOP            ; clk          ; clk         ; 1.000        ; -0.092     ; 6.959      ;
; -6.047 ; tl1838_decoder:ir_decoder|stamp_reg[3] ; tl1838_decoder:ir_decoder|state.ST_LEADING_PULSE   ; clk          ; clk         ; 1.000        ; -0.092     ; 6.956      ;
; -5.987 ; tl1838_decoder:ir_decoder|clks_reg[0]  ; tl1838_decoder:ir_decoder|state.ST_IDLE            ; clk          ; clk         ; 1.000        ; -0.093     ; 6.895      ;
; -5.985 ; tl1838_decoder:ir_decoder|clks_reg[0]  ; tl1838_decoder:ir_decoder|state.ST_DATA_LOW_PULSE  ; clk          ; clk         ; 1.000        ; -0.093     ; 6.893      ;
; -5.985 ; tl1838_decoder:ir_decoder|clks_reg[0]  ; tl1838_decoder:ir_decoder|state.ST_STOP            ; clk          ; clk         ; 1.000        ; -0.093     ; 6.893      ;
; -5.982 ; tl1838_decoder:ir_decoder|clks_reg[0]  ; tl1838_decoder:ir_decoder|state.ST_LEADING_PULSE   ; clk          ; clk         ; 1.000        ; -0.093     ; 6.890      ;
; -5.924 ; tl1838_decoder:ir_decoder|clks_reg[5]  ; tl1838_decoder:ir_decoder|state.ST_IDLE            ; clk          ; clk         ; 1.000        ; -0.091     ; 6.834      ;
; -5.922 ; tl1838_decoder:ir_decoder|clks_reg[5]  ; tl1838_decoder:ir_decoder|state.ST_DATA_LOW_PULSE  ; clk          ; clk         ; 1.000        ; -0.091     ; 6.832      ;
; -5.922 ; tl1838_decoder:ir_decoder|clks_reg[5]  ; tl1838_decoder:ir_decoder|state.ST_STOP            ; clk          ; clk         ; 1.000        ; -0.091     ; 6.832      ;
; -5.919 ; tl1838_decoder:ir_decoder|clks_reg[5]  ; tl1838_decoder:ir_decoder|state.ST_LEADING_PULSE   ; clk          ; clk         ; 1.000        ; -0.091     ; 6.829      ;
; -5.903 ; tl1838_decoder:ir_decoder|stamp_reg[1] ; tl1838_decoder:ir_decoder|state.ST_IDLE            ; clk          ; clk         ; 1.000        ; -0.092     ; 6.812      ;
; -5.901 ; tl1838_decoder:ir_decoder|stamp_reg[1] ; tl1838_decoder:ir_decoder|state.ST_DATA_LOW_PULSE  ; clk          ; clk         ; 1.000        ; -0.092     ; 6.810      ;
; -5.901 ; tl1838_decoder:ir_decoder|stamp_reg[1] ; tl1838_decoder:ir_decoder|state.ST_STOP            ; clk          ; clk         ; 1.000        ; -0.092     ; 6.810      ;
; -5.898 ; tl1838_decoder:ir_decoder|stamp_reg[1] ; tl1838_decoder:ir_decoder|state.ST_LEADING_PULSE   ; clk          ; clk         ; 1.000        ; -0.092     ; 6.807      ;
; -5.895 ; tl1838_decoder:ir_decoder|clks_reg[4]  ; tl1838_decoder:ir_decoder|state.ST_IDLE            ; clk          ; clk         ; 1.000        ; -0.091     ; 6.805      ;
; -5.893 ; tl1838_decoder:ir_decoder|clks_reg[4]  ; tl1838_decoder:ir_decoder|state.ST_DATA_LOW_PULSE  ; clk          ; clk         ; 1.000        ; -0.091     ; 6.803      ;
; -5.893 ; tl1838_decoder:ir_decoder|clks_reg[4]  ; tl1838_decoder:ir_decoder|state.ST_STOP            ; clk          ; clk         ; 1.000        ; -0.091     ; 6.803      ;
; -5.890 ; tl1838_decoder:ir_decoder|clks_reg[4]  ; tl1838_decoder:ir_decoder|state.ST_LEADING_PULSE   ; clk          ; clk         ; 1.000        ; -0.091     ; 6.800      ;
; -5.836 ; tl1838_decoder:ir_decoder|clks_reg[2]  ; tl1838_decoder:ir_decoder|state.ST_IDLE            ; clk          ; clk         ; 1.000        ; -0.091     ; 6.746      ;
; -5.834 ; tl1838_decoder:ir_decoder|clks_reg[2]  ; tl1838_decoder:ir_decoder|state.ST_DATA_LOW_PULSE  ; clk          ; clk         ; 1.000        ; -0.091     ; 6.744      ;
; -5.834 ; tl1838_decoder:ir_decoder|clks_reg[2]  ; tl1838_decoder:ir_decoder|state.ST_STOP            ; clk          ; clk         ; 1.000        ; -0.091     ; 6.744      ;
; -5.831 ; tl1838_decoder:ir_decoder|clks_reg[2]  ; tl1838_decoder:ir_decoder|state.ST_LEADING_PULSE   ; clk          ; clk         ; 1.000        ; -0.091     ; 6.741      ;
; -5.809 ; tl1838_decoder:ir_decoder|data_reg[4]  ; lcd_driver:lcd|state.ST_WAIT                       ; clk          ; clk         ; 1.000        ; -0.581     ; 6.229      ;
; -5.800 ; tl1838_decoder:ir_decoder|data_reg[4]  ; lcd_driver:lcd|state.ST_END                        ; clk          ; clk         ; 1.000        ; -0.581     ; 6.220      ;
; -5.799 ; tl1838_decoder:ir_decoder|stamp_reg[9] ; tl1838_decoder:ir_decoder|data_reg[7]              ; clk          ; clk         ; 1.000        ; -0.082     ; 6.718      ;
; -5.798 ; tl1838_decoder:ir_decoder|stamp_reg[9] ; tl1838_decoder:ir_decoder|data_reg[10]             ; clk          ; clk         ; 1.000        ; -0.082     ; 6.717      ;
; -5.797 ; tl1838_decoder:ir_decoder|stamp_reg[9] ; tl1838_decoder:ir_decoder|data_reg[0]              ; clk          ; clk         ; 1.000        ; -0.082     ; 6.716      ;
; -5.796 ; tl1838_decoder:ir_decoder|stamp_reg[9] ; tl1838_decoder:ir_decoder|data_reg[2]              ; clk          ; clk         ; 1.000        ; -0.082     ; 6.715      ;
; -5.795 ; tl1838_decoder:ir_decoder|stamp_reg[9] ; tl1838_decoder:ir_decoder|data_reg[15]             ; clk          ; clk         ; 1.000        ; -0.082     ; 6.714      ;
; -5.794 ; tl1838_decoder:ir_decoder|clks_reg[6]  ; tl1838_decoder:ir_decoder|state.ST_IDLE            ; clk          ; clk         ; 1.000        ; -0.091     ; 6.704      ;
; -5.794 ; tl1838_decoder:ir_decoder|stamp_reg[0] ; tl1838_decoder:ir_decoder|state.ST_IDLE            ; clk          ; clk         ; 1.000        ; -0.092     ; 6.703      ;
; -5.792 ; tl1838_decoder:ir_decoder|clks_reg[6]  ; tl1838_decoder:ir_decoder|state.ST_DATA_LOW_PULSE  ; clk          ; clk         ; 1.000        ; -0.091     ; 6.702      ;
; -5.792 ; tl1838_decoder:ir_decoder|clks_reg[6]  ; tl1838_decoder:ir_decoder|state.ST_STOP            ; clk          ; clk         ; 1.000        ; -0.091     ; 6.702      ;
; -5.792 ; tl1838_decoder:ir_decoder|stamp_reg[0] ; tl1838_decoder:ir_decoder|state.ST_DATA_LOW_PULSE  ; clk          ; clk         ; 1.000        ; -0.092     ; 6.701      ;
; -5.792 ; tl1838_decoder:ir_decoder|stamp_reg[0] ; tl1838_decoder:ir_decoder|state.ST_STOP            ; clk          ; clk         ; 1.000        ; -0.092     ; 6.701      ;
; -5.789 ; tl1838_decoder:ir_decoder|clks_reg[6]  ; tl1838_decoder:ir_decoder|state.ST_LEADING_PULSE   ; clk          ; clk         ; 1.000        ; -0.091     ; 6.699      ;
; -5.789 ; tl1838_decoder:ir_decoder|stamp_reg[0] ; tl1838_decoder:ir_decoder|state.ST_LEADING_PULSE   ; clk          ; clk         ; 1.000        ; -0.092     ; 6.698      ;
; -5.756 ; tl1838_decoder:ir_decoder|stamp_reg[9] ; tl1838_decoder:ir_decoder|data_reg[11]             ; clk          ; clk         ; 1.000        ; -0.083     ; 6.674      ;
; -5.756 ; tl1838_decoder:ir_decoder|stamp_reg[9] ; tl1838_decoder:ir_decoder|state.ST_IDLE            ; clk          ; clk         ; 1.000        ; -0.092     ; 6.665      ;
; -5.754 ; tl1838_decoder:ir_decoder|stamp_reg[9] ; tl1838_decoder:ir_decoder|state.ST_DATA_LOW_PULSE  ; clk          ; clk         ; 1.000        ; -0.092     ; 6.663      ;
; -5.754 ; tl1838_decoder:ir_decoder|stamp_reg[9] ; tl1838_decoder:ir_decoder|state.ST_STOP            ; clk          ; clk         ; 1.000        ; -0.092     ; 6.663      ;
; -5.751 ; tl1838_decoder:ir_decoder|stamp_reg[9] ; tl1838_decoder:ir_decoder|state.ST_LEADING_PULSE   ; clk          ; clk         ; 1.000        ; -0.092     ; 6.660      ;
; -5.747 ; tl1838_decoder:ir_decoder|data_reg[3]  ; lcd_driver:lcd|state.ST_WAIT                       ; clk          ; clk         ; 1.000        ; -0.581     ; 6.167      ;
; -5.742 ; tl1838_decoder:ir_decoder|data_reg[8]  ; lcd_driver:lcd|state.ST_WAIT                       ; clk          ; clk         ; 1.000        ; -0.579     ; 6.164      ;
; -5.739 ; tl1838_decoder:ir_decoder|data_reg[12] ; lcd_driver:lcd|state.ST_WAIT                       ; clk          ; clk         ; 1.000        ; -0.581     ; 6.159      ;
; -5.738 ; tl1838_decoder:ir_decoder|data_reg[3]  ; lcd_driver:lcd|state.ST_END                        ; clk          ; clk         ; 1.000        ; -0.581     ; 6.158      ;
; -5.733 ; tl1838_decoder:ir_decoder|data_reg[8]  ; lcd_driver:lcd|state.ST_END                        ; clk          ; clk         ; 1.000        ; -0.579     ; 6.155      ;
; -5.730 ; tl1838_decoder:ir_decoder|data_reg[12] ; lcd_driver:lcd|state.ST_END                        ; clk          ; clk         ; 1.000        ; -0.581     ; 6.150      ;
; -5.709 ; tl1838_decoder:ir_decoder|clks_reg[1]  ; tl1838_decoder:ir_decoder|data_reg[7]              ; clk          ; clk         ; 1.000        ; -0.081     ; 6.629      ;
; -5.708 ; tl1838_decoder:ir_decoder|clks_reg[1]  ; tl1838_decoder:ir_decoder|data_reg[10]             ; clk          ; clk         ; 1.000        ; -0.081     ; 6.628      ;
; -5.707 ; tl1838_decoder:ir_decoder|clks_reg[1]  ; tl1838_decoder:ir_decoder|data_reg[0]              ; clk          ; clk         ; 1.000        ; -0.081     ; 6.627      ;
; -5.706 ; tl1838_decoder:ir_decoder|clks_reg[1]  ; tl1838_decoder:ir_decoder|data_reg[2]              ; clk          ; clk         ; 1.000        ; -0.081     ; 6.626      ;
; -5.705 ; tl1838_decoder:ir_decoder|clks_reg[1]  ; tl1838_decoder:ir_decoder|state.ST_DATA_HIGH_PULSE ; clk          ; clk         ; 1.000        ; 0.395      ; 7.101      ;
; -5.705 ; tl1838_decoder:ir_decoder|clks_reg[1]  ; tl1838_decoder:ir_decoder|data_reg[15]             ; clk          ; clk         ; 1.000        ; -0.081     ; 6.625      ;
; -5.675 ; tl1838_decoder:ir_decoder|data_reg[13] ; lcd_driver:lcd|state.ST_WRITE                      ; clk          ; clk         ; 1.000        ; -0.581     ; 6.095      ;
; -5.673 ; tl1838_decoder:ir_decoder|data_reg[13] ; lcd_driver:lcd|state.ST_WAIT                       ; clk          ; clk         ; 1.000        ; -0.581     ; 6.093      ;
; -5.666 ; tl1838_decoder:ir_decoder|clks_reg[1]  ; tl1838_decoder:ir_decoder|data_reg[11]             ; clk          ; clk         ; 1.000        ; -0.082     ; 6.585      ;
; -5.664 ; tl1838_decoder:ir_decoder|data_reg[13] ; lcd_driver:lcd|state.ST_END                        ; clk          ; clk         ; 1.000        ; -0.581     ; 6.084      ;
; -5.664 ; tl1838_decoder:ir_decoder|clks_reg[11] ; tl1838_decoder:ir_decoder|data_reg[7]              ; clk          ; clk         ; 1.000        ; -0.069     ; 6.596      ;
; -5.663 ; tl1838_decoder:ir_decoder|data_reg[13] ; lcd_driver:lcd|state.ST_CHECK_DATA                 ; clk          ; clk         ; 1.000        ; -0.581     ; 6.083      ;
; -5.663 ; tl1838_decoder:ir_decoder|clks_reg[11] ; tl1838_decoder:ir_decoder|data_reg[10]             ; clk          ; clk         ; 1.000        ; -0.069     ; 6.595      ;
; -5.662 ; tl1838_decoder:ir_decoder|clks_reg[11] ; tl1838_decoder:ir_decoder|data_reg[0]              ; clk          ; clk         ; 1.000        ; -0.069     ; 6.594      ;
; -5.661 ; tl1838_decoder:ir_decoder|clks_reg[11] ; tl1838_decoder:ir_decoder|data_reg[2]              ; clk          ; clk         ; 1.000        ; -0.069     ; 6.593      ;
; -5.660 ; tl1838_decoder:ir_decoder|clks_reg[11] ; tl1838_decoder:ir_decoder|data_reg[15]             ; clk          ; clk         ; 1.000        ; -0.069     ; 6.592      ;
; -5.652 ; tl1838_decoder:ir_decoder|stamp_reg[2] ; tl1838_decoder:ir_decoder|state.ST_IDLE            ; clk          ; clk         ; 1.000        ; -0.092     ; 6.561      ;
; -5.650 ; tl1838_decoder:ir_decoder|stamp_reg[2] ; tl1838_decoder:ir_decoder|state.ST_DATA_LOW_PULSE  ; clk          ; clk         ; 1.000        ; -0.092     ; 6.559      ;
; -5.650 ; tl1838_decoder:ir_decoder|stamp_reg[2] ; tl1838_decoder:ir_decoder|state.ST_STOP            ; clk          ; clk         ; 1.000        ; -0.092     ; 6.559      ;
; -5.647 ; tl1838_decoder:ir_decoder|stamp_reg[2] ; tl1838_decoder:ir_decoder|state.ST_LEADING_PULSE   ; clk          ; clk         ; 1.000        ; -0.092     ; 6.556      ;
; -5.646 ; tl1838_decoder:ir_decoder|data_reg[8]  ; lcd_driver:lcd|state.ST_WRITE                      ; clk          ; clk         ; 1.000        ; -0.579     ; 6.068      ;
; -5.643 ; tl1838_decoder:ir_decoder|data_reg[6]  ; lcd_driver:lcd|state.ST_WAIT                       ; clk          ; clk         ; 1.000        ; -0.579     ; 6.065      ;
; -5.634 ; tl1838_decoder:ir_decoder|data_reg[6]  ; lcd_driver:lcd|state.ST_END                        ; clk          ; clk         ; 1.000        ; -0.579     ; 6.056      ;
; -5.634 ; tl1838_decoder:ir_decoder|data_reg[8]  ; lcd_driver:lcd|state.ST_CHECK_DATA                 ; clk          ; clk         ; 1.000        ; -0.579     ; 6.056      ;
; -5.630 ; tl1838_decoder:ir_decoder|data_reg[10] ; lcd_driver:lcd|state.ST_WAIT                       ; clk          ; clk         ; 1.000        ; -0.087     ; 6.544      ;
; -5.621 ; tl1838_decoder:ir_decoder|clks_reg[11] ; tl1838_decoder:ir_decoder|data_reg[11]             ; clk          ; clk         ; 1.000        ; -0.070     ; 6.552      ;
; -5.621 ; tl1838_decoder:ir_decoder|data_reg[10] ; lcd_driver:lcd|state.ST_END                        ; clk          ; clk         ; 1.000        ; -0.087     ; 6.535      ;
; -5.617 ; tl1838_decoder:ir_decoder|data_reg[11] ; lcd_driver:lcd|state.ST_WAIT                       ; clk          ; clk         ; 1.000        ; -0.086     ; 6.532      ;
; -5.608 ; tl1838_decoder:ir_decoder|data_reg[11] ; lcd_driver:lcd|state.ST_END                        ; clk          ; clk         ; 1.000        ; -0.086     ; 6.523      ;
; -5.601 ; tl1838_decoder:ir_decoder|stamp_reg[5] ; tl1838_decoder:ir_decoder|state.ST_IDLE            ; clk          ; clk         ; 1.000        ; -0.092     ; 6.510      ;
; -5.599 ; tl1838_decoder:ir_decoder|stamp_reg[5] ; tl1838_decoder:ir_decoder|state.ST_DATA_LOW_PULSE  ; clk          ; clk         ; 1.000        ; -0.092     ; 6.508      ;
; -5.599 ; tl1838_decoder:ir_decoder|stamp_reg[5] ; tl1838_decoder:ir_decoder|state.ST_STOP            ; clk          ; clk         ; 1.000        ; -0.092     ; 6.508      ;
; -5.596 ; tl1838_decoder:ir_decoder|stamp_reg[5] ; tl1838_decoder:ir_decoder|state.ST_LEADING_PULSE   ; clk          ; clk         ; 1.000        ; -0.092     ; 6.505      ;
; -5.594 ; tl1838_decoder:ir_decoder|clks_reg[3]  ; tl1838_decoder:ir_decoder|data_reg[7]              ; clk          ; clk         ; 1.000        ; -0.081     ; 6.514      ;
; -5.593 ; tl1838_decoder:ir_decoder|clks_reg[3]  ; tl1838_decoder:ir_decoder|data_reg[10]             ; clk          ; clk         ; 1.000        ; -0.081     ; 6.513      ;
; -5.592 ; tl1838_decoder:ir_decoder|clks_reg[3]  ; tl1838_decoder:ir_decoder|data_reg[0]              ; clk          ; clk         ; 1.000        ; -0.081     ; 6.512      ;
; -5.591 ; tl1838_decoder:ir_decoder|clks_reg[3]  ; tl1838_decoder:ir_decoder|data_reg[2]              ; clk          ; clk         ; 1.000        ; -0.081     ; 6.511      ;
; -5.590 ; tl1838_decoder:ir_decoder|clks_reg[3]  ; tl1838_decoder:ir_decoder|state.ST_DATA_HIGH_PULSE ; clk          ; clk         ; 1.000        ; 0.395      ; 6.986      ;
; -5.590 ; tl1838_decoder:ir_decoder|clks_reg[3]  ; tl1838_decoder:ir_decoder|data_reg[15]             ; clk          ; clk         ; 1.000        ; -0.081     ; 6.510      ;
; -5.589 ; tl1838_decoder:ir_decoder|data_reg[9]  ; lcd_driver:lcd|state.ST_WRITE                      ; clk          ; clk         ; 1.000        ; -0.581     ; 6.009      ;
; -5.587 ; tl1838_decoder:ir_decoder|data_reg[9]  ; lcd_driver:lcd|state.ST_WAIT                       ; clk          ; clk         ; 1.000        ; -0.581     ; 6.007      ;
; -5.578 ; tl1838_decoder:ir_decoder|data_reg[9]  ; lcd_driver:lcd|state.ST_END                        ; clk          ; clk         ; 1.000        ; -0.581     ; 5.998      ;
+--------+----------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                     ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.433 ; tl1838_decoder:ir_decoder|data_reg[13]             ; tl1838_decoder:ir_decoder|data_reg[13]             ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; tl1838_decoder:ir_decoder|data_reg[5]              ; tl1838_decoder:ir_decoder|data_reg[5]              ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; tl1838_decoder:ir_decoder|data_reg[3]              ; tl1838_decoder:ir_decoder|data_reg[3]              ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; tl1838_decoder:ir_decoder|data_reg[9]              ; tl1838_decoder:ir_decoder|data_reg[9]              ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; tl1838_decoder:ir_decoder|data_reg[14]             ; tl1838_decoder:ir_decoder|data_reg[14]             ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; tl1838_decoder:ir_decoder|data_reg[6]              ; tl1838_decoder:ir_decoder|data_reg[6]              ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; tl1838_decoder:ir_decoder|data_reg[8]              ; tl1838_decoder:ir_decoder|data_reg[8]              ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; tl1838_decoder:ir_decoder|data_reg[1]              ; tl1838_decoder:ir_decoder|data_reg[1]              ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; tl1838_decoder:ir_decoder|state.ST_DATA_HIGH_PULSE ; tl1838_decoder:ir_decoder|state.ST_DATA_HIGH_PULSE ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.434 ; tl1838_decoder:ir_decoder|data_reg[23]             ; tl1838_decoder:ir_decoder|data_reg[23]             ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; tl1838_decoder:ir_decoder|data_reg[31]             ; tl1838_decoder:ir_decoder|data_reg[31]             ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; tl1838_decoder:ir_decoder|data_reg[22]             ; tl1838_decoder:ir_decoder|data_reg[22]             ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; tl1838_decoder:ir_decoder|data_reg[30]             ; tl1838_decoder:ir_decoder|data_reg[30]             ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; tl1838_decoder:ir_decoder|data_reg[21]             ; tl1838_decoder:ir_decoder|data_reg[21]             ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; tl1838_decoder:ir_decoder|data_reg[29]             ; tl1838_decoder:ir_decoder|data_reg[29]             ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; tl1838_decoder:ir_decoder|data_reg[20]             ; tl1838_decoder:ir_decoder|data_reg[20]             ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; tl1838_decoder:ir_decoder|data_reg[28]             ; tl1838_decoder:ir_decoder|data_reg[28]             ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; tl1838_decoder:ir_decoder|data_reg[19]             ; tl1838_decoder:ir_decoder|data_reg[19]             ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; tl1838_decoder:ir_decoder|data_reg[27]             ; tl1838_decoder:ir_decoder|data_reg[27]             ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; tl1838_decoder:ir_decoder|data_reg[18]             ; tl1838_decoder:ir_decoder|data_reg[18]             ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; tl1838_decoder:ir_decoder|data_reg[26]             ; tl1838_decoder:ir_decoder|data_reg[26]             ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; tl1838_decoder:ir_decoder|data_reg[17]             ; tl1838_decoder:ir_decoder|data_reg[17]             ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; tl1838_decoder:ir_decoder|data_reg[25]             ; tl1838_decoder:ir_decoder|data_reg[25]             ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; tl1838_decoder:ir_decoder|data_reg[16]             ; tl1838_decoder:ir_decoder|data_reg[16]             ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; tl1838_decoder:ir_decoder|data_reg[24]             ; tl1838_decoder:ir_decoder|data_reg[24]             ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; tl1838_decoder:ir_decoder|data_reg[4]              ; tl1838_decoder:ir_decoder|data_reg[4]              ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; tl1838_decoder:ir_decoder|data_reg[12]             ; tl1838_decoder:ir_decoder|data_reg[12]             ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.453 ; lcd_driver:lcd|rs_reg                              ; lcd_driver:lcd|rs_reg                              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; lcd_driver:lcd|state.ST_INIT_1                     ; lcd_driver:lcd|state.ST_INIT_1                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; tl1838_decoder:ir_decoder|data_reg[11]             ; tl1838_decoder:ir_decoder|data_reg[11]             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; tl1838_decoder:ir_decoder|data_reg[0]              ; tl1838_decoder:ir_decoder|data_reg[0]              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; tl1838_decoder:ir_decoder|data_reg[2]              ; tl1838_decoder:ir_decoder|data_reg[2]              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; tl1838_decoder:ir_decoder|data_reg[10]             ; tl1838_decoder:ir_decoder|data_reg[10]             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; tl1838_decoder:ir_decoder|data_reg[7]              ; tl1838_decoder:ir_decoder|data_reg[7]              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; tl1838_decoder:ir_decoder|data_reg[15]             ; tl1838_decoder:ir_decoder|data_reg[15]             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; tl1838_decoder:ir_decoder|state.ST_DATA_LOW_PULSE  ; tl1838_decoder:ir_decoder|state.ST_DATA_LOW_PULSE  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; tl1838_decoder:ir_decoder|state.ST_LEADING_PULSE   ; tl1838_decoder:ir_decoder|state.ST_LEADING_PULSE   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; tl1838_decoder:ir_decoder|state.ST_IDLE            ; tl1838_decoder:ir_decoder|state.ST_IDLE            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; tl1838_decoder:ir_decoder|state.ST_STOP            ; tl1838_decoder:ir_decoder|state.ST_STOP            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; tl1838_decoder:ir_decoder|clks_reg[0]              ; tl1838_decoder:ir_decoder|clks_reg[0]              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; tl1838_decoder:ir_decoder|state.ST_SECOND_PULSE    ; tl1838_decoder:ir_decoder|state.ST_SECOND_PULSE    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; tl1838_decoder:ir_decoder|index_reg[4]             ; tl1838_decoder:ir_decoder|index_reg[4]             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; tl1838_decoder:ir_decoder|index_reg[2]             ; tl1838_decoder:ir_decoder|index_reg[2]             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; tl1838_decoder:ir_decoder|index_reg[1]             ; tl1838_decoder:ir_decoder|index_reg[1]             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; tl1838_decoder:ir_decoder|index_reg[3]             ; tl1838_decoder:ir_decoder|index_reg[3]             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; tl1838_decoder:ir_decoder|index_reg[0]             ; tl1838_decoder:ir_decoder|index_reg[0]             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; lcd_driver:lcd|state.ST_WAIT                       ; lcd_driver:lcd|state.ST_WAIT                       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; lcd_driver:lcd|state.ST_END                        ; lcd_driver:lcd|state.ST_END                        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; lcd_driver:lcd|state.ST_WRITE                      ; lcd_driver:lcd|state.ST_WRITE                      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; lcd_driver:lcd|state.ST_CHECK_DATA                 ; lcd_driver:lcd|state.ST_CHECK_DATA                 ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; lcd_driver:lcd|state.ST_INIT_2                     ; lcd_driver:lcd|state.ST_INIT_2                     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.509 ; tl1838_decoder:ir_decoder|clks_reg[19]             ; tl1838_decoder:ir_decoder|clks_reg[19]             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.802      ;
; 0.516 ; lcd_driver:lcd|clks[19]                            ; lcd_driver:lcd|clks[19]                            ; clk          ; clk         ; 0.000        ; 0.082      ; 0.810      ;
; 0.751 ; lcd_driver:lcd|state.ST_WAIT                       ; lcd_driver:lcd|state.ST_INIT_2                     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.043      ;
; 0.762 ; tl1838_decoder:ir_decoder|clks_reg[10]             ; tl1838_decoder:ir_decoder|clks_reg[10]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; tl1838_decoder:ir_decoder|clks_reg[9]              ; tl1838_decoder:ir_decoder|clks_reg[9]              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; tl1838_decoder:ir_decoder|clks_reg[8]              ; tl1838_decoder:ir_decoder|clks_reg[8]              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.763 ; tl1838_decoder:ir_decoder|clks_reg[16]             ; tl1838_decoder:ir_decoder|clks_reg[16]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; tl1838_decoder:ir_decoder|clks_reg[12]             ; tl1838_decoder:ir_decoder|clks_reg[12]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; tl1838_decoder:ir_decoder|clks_reg[7]              ; tl1838_decoder:ir_decoder|clks_reg[7]              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; tl1838_decoder:ir_decoder|clks_reg[6]              ; tl1838_decoder:ir_decoder|clks_reg[6]              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; tl1838_decoder:ir_decoder|clks_reg[5]              ; tl1838_decoder:ir_decoder|clks_reg[5]              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; tl1838_decoder:ir_decoder|clks_reg[4]              ; tl1838_decoder:ir_decoder|clks_reg[4]              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; tl1838_decoder:ir_decoder|clks_reg[2]              ; tl1838_decoder:ir_decoder|clks_reg[2]              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.764 ; tl1838_decoder:ir_decoder|clks_reg[15]             ; tl1838_decoder:ir_decoder|clks_reg[15]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; tl1838_decoder:ir_decoder|clks_reg[14]             ; tl1838_decoder:ir_decoder|clks_reg[14]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; tl1838_decoder:ir_decoder|clks_reg[13]             ; tl1838_decoder:ir_decoder|clks_reg[13]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; tl1838_decoder:ir_decoder|clks_reg[11]             ; tl1838_decoder:ir_decoder|clks_reg[11]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.765 ; tl1838_decoder:ir_decoder|clks_reg[18]             ; tl1838_decoder:ir_decoder|clks_reg[18]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; tl1838_decoder:ir_decoder|clks_reg[3]              ; tl1838_decoder:ir_decoder|clks_reg[3]              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.058      ;
; 0.766 ; tl1838_decoder:ir_decoder|clks_reg[17]             ; tl1838_decoder:ir_decoder|clks_reg[17]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.770 ; lcd_driver:lcd|clks[1]                             ; lcd_driver:lcd|clks[1]                             ; clk          ; clk         ; 0.000        ; 0.082      ; 1.064      ;
; 0.770 ; lcd_driver:lcd|clks[10]                            ; lcd_driver:lcd|clks[10]                            ; clk          ; clk         ; 0.000        ; 0.082      ; 1.064      ;
; 0.771 ; lcd_driver:lcd|clks[6]                             ; lcd_driver:lcd|clks[6]                             ; clk          ; clk         ; 0.000        ; 0.082      ; 1.065      ;
; 0.771 ; lcd_driver:lcd|clks[12]                            ; lcd_driver:lcd|clks[12]                            ; clk          ; clk         ; 0.000        ; 0.082      ; 1.065      ;
; 0.772 ; lcd_driver:lcd|clks[2]                             ; lcd_driver:lcd|clks[2]                             ; clk          ; clk         ; 0.000        ; 0.082      ; 1.066      ;
; 0.774 ; lcd_driver:lcd|clks[7]                             ; lcd_driver:lcd|clks[7]                             ; clk          ; clk         ; 0.000        ; 0.082      ; 1.068      ;
; 0.774 ; lcd_driver:lcd|clks[9]                             ; lcd_driver:lcd|clks[9]                             ; clk          ; clk         ; 0.000        ; 0.082      ; 1.068      ;
; 0.775 ; lcd_driver:lcd|clks[5]                             ; lcd_driver:lcd|clks[5]                             ; clk          ; clk         ; 0.000        ; 0.082      ; 1.069      ;
; 0.776 ; lcd_driver:lcd|clks[13]                            ; lcd_driver:lcd|clks[13]                            ; clk          ; clk         ; 0.000        ; 0.082      ; 1.070      ;
; 0.779 ; lcd_driver:lcd|clks[17]                            ; lcd_driver:lcd|clks[17]                            ; clk          ; clk         ; 0.000        ; 0.082      ; 1.073      ;
; 0.779 ; lcd_driver:lcd|clks[14]                            ; lcd_driver:lcd|clks[14]                            ; clk          ; clk         ; 0.000        ; 0.082      ; 1.073      ;
; 0.781 ; lcd_driver:lcd|clks[18]                            ; lcd_driver:lcd|clks[18]                            ; clk          ; clk         ; 0.000        ; 0.082      ; 1.075      ;
; 0.783 ; tl1838_decoder:ir_decoder|clks_reg[1]              ; tl1838_decoder:ir_decoder|clks_reg[1]              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.076      ;
; 0.785 ; lcd_driver:lcd|clks[11]                            ; lcd_driver:lcd|clks[11]                            ; clk          ; clk         ; 0.000        ; 0.082      ; 1.079      ;
; 0.787 ; lcd_driver:lcd|clks[8]                             ; lcd_driver:lcd|clks[8]                             ; clk          ; clk         ; 0.000        ; 0.082      ; 1.081      ;
; 0.788 ; lcd_driver:lcd|clks[4]                             ; lcd_driver:lcd|clks[4]                             ; clk          ; clk         ; 0.000        ; 0.082      ; 1.082      ;
; 0.788 ; lcd_driver:lcd|clks[16]                            ; lcd_driver:lcd|clks[16]                            ; clk          ; clk         ; 0.000        ; 0.082      ; 1.082      ;
; 0.801 ; lcd_driver:lcd|clks[3]                             ; lcd_driver:lcd|clks[3]                             ; clk          ; clk         ; 0.000        ; 0.082      ; 1.095      ;
; 0.801 ; lcd_driver:lcd|clks[15]                            ; lcd_driver:lcd|clks[15]                            ; clk          ; clk         ; 0.000        ; 0.082      ; 1.095      ;
; 0.810 ; tl1838_decoder:ir_decoder|state.ST_STOP            ; tl1838_decoder:ir_decoder|state.ST_DONE            ; clk          ; clk         ; 0.000        ; 0.081      ; 1.103      ;
; 0.811 ; lcd_driver:lcd|clks[0]                             ; lcd_driver:lcd|clks[0]                             ; clk          ; clk         ; 0.000        ; 0.082      ; 1.105      ;
; 0.827 ; tl1838_decoder:ir_decoder|state.ST_DATA_LOW_PULSE  ; tl1838_decoder:ir_decoder|state.ST_DATA_HIGH_PULSE ; clk          ; clk         ; 0.000        ; 0.587      ; 1.626      ;
; 0.839 ; tl1838_decoder:ir_decoder|state.ST_DONE            ; tl1838_decoder:ir_decoder|state.ST_DATA_LOW_PULSE  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.132      ;
; 0.840 ; tl1838_decoder:ir_decoder|ir_reg                   ; tl1838_decoder:ir_decoder|state.ST_DATA_HIGH_PULSE ; clk          ; clk         ; 0.000        ; 0.101      ; 1.153      ;
; 0.841 ; tl1838_decoder:ir_decoder|state.ST_DONE            ; tl1838_decoder:ir_decoder|state.ST_STOP            ; clk          ; clk         ; 0.000        ; 0.081      ; 1.134      ;
; 0.842 ; tl1838_decoder:ir_decoder|state.ST_LEADING_PULSE   ; tl1838_decoder:ir_decoder|state.ST_SECOND_PULSE    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.135      ;
; 0.871 ; tl1838_decoder:ir_decoder|state.ST_DONE            ; tl1838_decoder:ir_decoder|state.ST_LEADING_PULSE   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.164      ;
; 0.970 ; tl1838_decoder:ir_decoder|clks_reg[7]              ; tl1838_decoder:ir_decoder|stamp_reg[7]             ; clk          ; clk         ; 0.000        ; 0.082      ; 1.264      ;
; 0.972 ; tl1838_decoder:ir_decoder|clks_reg[2]              ; tl1838_decoder:ir_decoder|stamp_reg[2]             ; clk          ; clk         ; 0.000        ; 0.082      ; 1.266      ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 148.72 MHz ; 148.72 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -5.724 ; -392.849          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.383 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -184.414                        ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                          ;
+--------+----------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.724 ; tl1838_decoder:ir_decoder|clks_reg[1]  ; tl1838_decoder:ir_decoder|state.ST_IDLE            ; clk          ; clk         ; 1.000        ; -0.081     ; 6.645      ;
; -5.723 ; tl1838_decoder:ir_decoder|clks_reg[1]  ; tl1838_decoder:ir_decoder|state.ST_DATA_LOW_PULSE  ; clk          ; clk         ; 1.000        ; -0.081     ; 6.644      ;
; -5.722 ; tl1838_decoder:ir_decoder|clks_reg[1]  ; tl1838_decoder:ir_decoder|state.ST_STOP            ; clk          ; clk         ; 1.000        ; -0.081     ; 6.643      ;
; -5.713 ; tl1838_decoder:ir_decoder|clks_reg[1]  ; tl1838_decoder:ir_decoder|state.ST_LEADING_PULSE   ; clk          ; clk         ; 1.000        ; -0.081     ; 6.634      ;
; -5.660 ; tl1838_decoder:ir_decoder|stamp_reg[3] ; tl1838_decoder:ir_decoder|state.ST_IDLE            ; clk          ; clk         ; 1.000        ; -0.082     ; 6.580      ;
; -5.659 ; tl1838_decoder:ir_decoder|stamp_reg[3] ; tl1838_decoder:ir_decoder|state.ST_DATA_LOW_PULSE  ; clk          ; clk         ; 1.000        ; -0.082     ; 6.579      ;
; -5.658 ; tl1838_decoder:ir_decoder|stamp_reg[3] ; tl1838_decoder:ir_decoder|state.ST_STOP            ; clk          ; clk         ; 1.000        ; -0.082     ; 6.578      ;
; -5.649 ; tl1838_decoder:ir_decoder|stamp_reg[3] ; tl1838_decoder:ir_decoder|state.ST_LEADING_PULSE   ; clk          ; clk         ; 1.000        ; -0.082     ; 6.569      ;
; -5.624 ; tl1838_decoder:ir_decoder|clks_reg[3]  ; tl1838_decoder:ir_decoder|state.ST_IDLE            ; clk          ; clk         ; 1.000        ; -0.081     ; 6.545      ;
; -5.623 ; tl1838_decoder:ir_decoder|clks_reg[3]  ; tl1838_decoder:ir_decoder|state.ST_DATA_LOW_PULSE  ; clk          ; clk         ; 1.000        ; -0.081     ; 6.544      ;
; -5.622 ; tl1838_decoder:ir_decoder|clks_reg[3]  ; tl1838_decoder:ir_decoder|state.ST_STOP            ; clk          ; clk         ; 1.000        ; -0.081     ; 6.543      ;
; -5.613 ; tl1838_decoder:ir_decoder|clks_reg[3]  ; tl1838_decoder:ir_decoder|state.ST_LEADING_PULSE   ; clk          ; clk         ; 1.000        ; -0.081     ; 6.534      ;
; -5.556 ; tl1838_decoder:ir_decoder|clks_reg[0]  ; tl1838_decoder:ir_decoder|state.ST_IDLE            ; clk          ; clk         ; 1.000        ; -0.083     ; 6.475      ;
; -5.555 ; tl1838_decoder:ir_decoder|clks_reg[0]  ; tl1838_decoder:ir_decoder|state.ST_DATA_LOW_PULSE  ; clk          ; clk         ; 1.000        ; -0.083     ; 6.474      ;
; -5.554 ; tl1838_decoder:ir_decoder|clks_reg[0]  ; tl1838_decoder:ir_decoder|state.ST_STOP            ; clk          ; clk         ; 1.000        ; -0.083     ; 6.473      ;
; -5.545 ; tl1838_decoder:ir_decoder|clks_reg[0]  ; tl1838_decoder:ir_decoder|state.ST_LEADING_PULSE   ; clk          ; clk         ; 1.000        ; -0.083     ; 6.464      ;
; -5.493 ; tl1838_decoder:ir_decoder|clks_reg[4]  ; tl1838_decoder:ir_decoder|state.ST_IDLE            ; clk          ; clk         ; 1.000        ; -0.081     ; 6.414      ;
; -5.492 ; tl1838_decoder:ir_decoder|stamp_reg[1] ; tl1838_decoder:ir_decoder|state.ST_IDLE            ; clk          ; clk         ; 1.000        ; -0.082     ; 6.412      ;
; -5.492 ; tl1838_decoder:ir_decoder|clks_reg[4]  ; tl1838_decoder:ir_decoder|state.ST_DATA_LOW_PULSE  ; clk          ; clk         ; 1.000        ; -0.081     ; 6.413      ;
; -5.491 ; tl1838_decoder:ir_decoder|stamp_reg[1] ; tl1838_decoder:ir_decoder|state.ST_DATA_LOW_PULSE  ; clk          ; clk         ; 1.000        ; -0.082     ; 6.411      ;
; -5.491 ; tl1838_decoder:ir_decoder|clks_reg[4]  ; tl1838_decoder:ir_decoder|state.ST_STOP            ; clk          ; clk         ; 1.000        ; -0.081     ; 6.412      ;
; -5.490 ; tl1838_decoder:ir_decoder|stamp_reg[1] ; tl1838_decoder:ir_decoder|state.ST_STOP            ; clk          ; clk         ; 1.000        ; -0.082     ; 6.410      ;
; -5.482 ; tl1838_decoder:ir_decoder|clks_reg[4]  ; tl1838_decoder:ir_decoder|state.ST_LEADING_PULSE   ; clk          ; clk         ; 1.000        ; -0.081     ; 6.403      ;
; -5.481 ; tl1838_decoder:ir_decoder|stamp_reg[1] ; tl1838_decoder:ir_decoder|state.ST_LEADING_PULSE   ; clk          ; clk         ; 1.000        ; -0.082     ; 6.401      ;
; -5.463 ; tl1838_decoder:ir_decoder|clks_reg[5]  ; tl1838_decoder:ir_decoder|state.ST_IDLE            ; clk          ; clk         ; 1.000        ; -0.081     ; 6.384      ;
; -5.462 ; tl1838_decoder:ir_decoder|clks_reg[5]  ; tl1838_decoder:ir_decoder|state.ST_DATA_LOW_PULSE  ; clk          ; clk         ; 1.000        ; -0.081     ; 6.383      ;
; -5.461 ; tl1838_decoder:ir_decoder|clks_reg[5]  ; tl1838_decoder:ir_decoder|state.ST_STOP            ; clk          ; clk         ; 1.000        ; -0.081     ; 6.382      ;
; -5.452 ; tl1838_decoder:ir_decoder|clks_reg[5]  ; tl1838_decoder:ir_decoder|state.ST_LEADING_PULSE   ; clk          ; clk         ; 1.000        ; -0.081     ; 6.373      ;
; -5.424 ; tl1838_decoder:ir_decoder|clks_reg[2]  ; tl1838_decoder:ir_decoder|state.ST_IDLE            ; clk          ; clk         ; 1.000        ; -0.081     ; 6.345      ;
; -5.423 ; tl1838_decoder:ir_decoder|clks_reg[2]  ; tl1838_decoder:ir_decoder|state.ST_DATA_LOW_PULSE  ; clk          ; clk         ; 1.000        ; -0.081     ; 6.344      ;
; -5.422 ; tl1838_decoder:ir_decoder|clks_reg[2]  ; tl1838_decoder:ir_decoder|state.ST_STOP            ; clk          ; clk         ; 1.000        ; -0.081     ; 6.343      ;
; -5.417 ; tl1838_decoder:ir_decoder|clks_reg[6]  ; tl1838_decoder:ir_decoder|state.ST_IDLE            ; clk          ; clk         ; 1.000        ; -0.081     ; 6.338      ;
; -5.416 ; tl1838_decoder:ir_decoder|clks_reg[6]  ; tl1838_decoder:ir_decoder|state.ST_DATA_LOW_PULSE  ; clk          ; clk         ; 1.000        ; -0.081     ; 6.337      ;
; -5.415 ; tl1838_decoder:ir_decoder|clks_reg[6]  ; tl1838_decoder:ir_decoder|state.ST_STOP            ; clk          ; clk         ; 1.000        ; -0.081     ; 6.336      ;
; -5.413 ; tl1838_decoder:ir_decoder|clks_reg[2]  ; tl1838_decoder:ir_decoder|state.ST_LEADING_PULSE   ; clk          ; clk         ; 1.000        ; -0.081     ; 6.334      ;
; -5.411 ; tl1838_decoder:ir_decoder|data_reg[4]  ; lcd_driver:lcd|state.ST_WAIT                       ; clk          ; clk         ; 1.000        ; -0.541     ; 5.872      ;
; -5.406 ; tl1838_decoder:ir_decoder|clks_reg[6]  ; tl1838_decoder:ir_decoder|state.ST_LEADING_PULSE   ; clk          ; clk         ; 1.000        ; -0.081     ; 6.327      ;
; -5.398 ; tl1838_decoder:ir_decoder|stamp_reg[9] ; tl1838_decoder:ir_decoder|state.ST_IDLE            ; clk          ; clk         ; 1.000        ; -0.082     ; 6.318      ;
; -5.397 ; tl1838_decoder:ir_decoder|data_reg[4]  ; lcd_driver:lcd|state.ST_END                        ; clk          ; clk         ; 1.000        ; -0.541     ; 5.858      ;
; -5.397 ; tl1838_decoder:ir_decoder|stamp_reg[9] ; tl1838_decoder:ir_decoder|state.ST_DATA_LOW_PULSE  ; clk          ; clk         ; 1.000        ; -0.082     ; 6.317      ;
; -5.396 ; tl1838_decoder:ir_decoder|stamp_reg[9] ; tl1838_decoder:ir_decoder|state.ST_STOP            ; clk          ; clk         ; 1.000        ; -0.082     ; 6.316      ;
; -5.387 ; tl1838_decoder:ir_decoder|stamp_reg[9] ; tl1838_decoder:ir_decoder|state.ST_LEADING_PULSE   ; clk          ; clk         ; 1.000        ; -0.082     ; 6.307      ;
; -5.354 ; tl1838_decoder:ir_decoder|data_reg[3]  ; lcd_driver:lcd|state.ST_WAIT                       ; clk          ; clk         ; 1.000        ; -0.540     ; 5.816      ;
; -5.340 ; tl1838_decoder:ir_decoder|data_reg[3]  ; lcd_driver:lcd|state.ST_END                        ; clk          ; clk         ; 1.000        ; -0.540     ; 5.802      ;
; -5.332 ; tl1838_decoder:ir_decoder|stamp_reg[9] ; tl1838_decoder:ir_decoder|data_reg[10]             ; clk          ; clk         ; 1.000        ; -0.075     ; 6.259      ;
; -5.332 ; tl1838_decoder:ir_decoder|stamp_reg[9] ; tl1838_decoder:ir_decoder|data_reg[7]              ; clk          ; clk         ; 1.000        ; -0.075     ; 6.259      ;
; -5.331 ; tl1838_decoder:ir_decoder|stamp_reg[9] ; tl1838_decoder:ir_decoder|data_reg[0]              ; clk          ; clk         ; 1.000        ; -0.075     ; 6.258      ;
; -5.330 ; tl1838_decoder:ir_decoder|stamp_reg[9] ; tl1838_decoder:ir_decoder|data_reg[2]              ; clk          ; clk         ; 1.000        ; -0.075     ; 6.257      ;
; -5.330 ; tl1838_decoder:ir_decoder|stamp_reg[0] ; tl1838_decoder:ir_decoder|state.ST_IDLE            ; clk          ; clk         ; 1.000        ; -0.082     ; 6.250      ;
; -5.329 ; tl1838_decoder:ir_decoder|stamp_reg[9] ; tl1838_decoder:ir_decoder|data_reg[15]             ; clk          ; clk         ; 1.000        ; -0.075     ; 6.256      ;
; -5.329 ; tl1838_decoder:ir_decoder|stamp_reg[0] ; tl1838_decoder:ir_decoder|state.ST_DATA_LOW_PULSE  ; clk          ; clk         ; 1.000        ; -0.082     ; 6.249      ;
; -5.328 ; tl1838_decoder:ir_decoder|stamp_reg[0] ; tl1838_decoder:ir_decoder|state.ST_STOP            ; clk          ; clk         ; 1.000        ; -0.082     ; 6.248      ;
; -5.327 ; tl1838_decoder:ir_decoder|data_reg[12] ; lcd_driver:lcd|state.ST_WAIT                       ; clk          ; clk         ; 1.000        ; -0.541     ; 5.788      ;
; -5.319 ; tl1838_decoder:ir_decoder|stamp_reg[0] ; tl1838_decoder:ir_decoder|state.ST_LEADING_PULSE   ; clk          ; clk         ; 1.000        ; -0.082     ; 6.239      ;
; -5.313 ; tl1838_decoder:ir_decoder|data_reg[12] ; lcd_driver:lcd|state.ST_END                        ; clk          ; clk         ; 1.000        ; -0.541     ; 5.774      ;
; -5.307 ; tl1838_decoder:ir_decoder|data_reg[8]  ; lcd_driver:lcd|state.ST_WAIT                       ; clk          ; clk         ; 1.000        ; -0.539     ; 5.770      ;
; -5.295 ; tl1838_decoder:ir_decoder|stamp_reg[9] ; tl1838_decoder:ir_decoder|data_reg[11]             ; clk          ; clk         ; 1.000        ; -0.074     ; 6.223      ;
; -5.293 ; tl1838_decoder:ir_decoder|data_reg[8]  ; lcd_driver:lcd|state.ST_END                        ; clk          ; clk         ; 1.000        ; -0.539     ; 5.756      ;
; -5.241 ; tl1838_decoder:ir_decoder|clks_reg[1]  ; tl1838_decoder:ir_decoder|state.ST_DATA_HIGH_PULSE ; clk          ; clk         ; 1.000        ; 0.373      ; 6.616      ;
; -5.236 ; tl1838_decoder:ir_decoder|stamp_reg[5] ; tl1838_decoder:ir_decoder|state.ST_IDLE            ; clk          ; clk         ; 1.000        ; -0.082     ; 6.156      ;
; -5.235 ; tl1838_decoder:ir_decoder|stamp_reg[5] ; tl1838_decoder:ir_decoder|state.ST_DATA_LOW_PULSE  ; clk          ; clk         ; 1.000        ; -0.082     ; 6.155      ;
; -5.234 ; tl1838_decoder:ir_decoder|stamp_reg[5] ; tl1838_decoder:ir_decoder|state.ST_STOP            ; clk          ; clk         ; 1.000        ; -0.082     ; 6.154      ;
; -5.225 ; tl1838_decoder:ir_decoder|stamp_reg[5] ; tl1838_decoder:ir_decoder|state.ST_LEADING_PULSE   ; clk          ; clk         ; 1.000        ; -0.082     ; 6.145      ;
; -5.216 ; tl1838_decoder:ir_decoder|data_reg[13] ; lcd_driver:lcd|state.ST_WRITE                      ; clk          ; clk         ; 1.000        ; -0.540     ; 5.678      ;
; -5.216 ; tl1838_decoder:ir_decoder|data_reg[13] ; lcd_driver:lcd|state.ST_WAIT                       ; clk          ; clk         ; 1.000        ; -0.540     ; 5.678      ;
; -5.208 ; tl1838_decoder:ir_decoder|stamp_reg[2] ; tl1838_decoder:ir_decoder|state.ST_IDLE            ; clk          ; clk         ; 1.000        ; -0.082     ; 6.128      ;
; -5.208 ; tl1838_decoder:ir_decoder|data_reg[13] ; lcd_driver:lcd|state.ST_END                        ; clk          ; clk         ; 1.000        ; -0.540     ; 5.670      ;
; -5.207 ; tl1838_decoder:ir_decoder|stamp_reg[2] ; tl1838_decoder:ir_decoder|state.ST_DATA_LOW_PULSE  ; clk          ; clk         ; 1.000        ; -0.082     ; 6.127      ;
; -5.206 ; tl1838_decoder:ir_decoder|stamp_reg[2] ; tl1838_decoder:ir_decoder|state.ST_STOP            ; clk          ; clk         ; 1.000        ; -0.082     ; 6.126      ;
; -5.200 ; tl1838_decoder:ir_decoder|data_reg[8]  ; lcd_driver:lcd|state.ST_WRITE                      ; clk          ; clk         ; 1.000        ; -0.539     ; 5.663      ;
; -5.199 ; tl1838_decoder:ir_decoder|data_reg[11] ; lcd_driver:lcd|state.ST_WAIT                       ; clk          ; clk         ; 1.000        ; -0.078     ; 6.123      ;
; -5.198 ; tl1838_decoder:ir_decoder|data_reg[13] ; lcd_driver:lcd|state.ST_CHECK_DATA                 ; clk          ; clk         ; 1.000        ; -0.540     ; 5.660      ;
; -5.197 ; tl1838_decoder:ir_decoder|stamp_reg[2] ; tl1838_decoder:ir_decoder|state.ST_LEADING_PULSE   ; clk          ; clk         ; 1.000        ; -0.082     ; 6.117      ;
; -5.189 ; tl1838_decoder:ir_decoder|data_reg[6]  ; lcd_driver:lcd|state.ST_WAIT                       ; clk          ; clk         ; 1.000        ; -0.539     ; 5.652      ;
; -5.185 ; tl1838_decoder:ir_decoder|data_reg[11] ; lcd_driver:lcd|state.ST_END                        ; clk          ; clk         ; 1.000        ; -0.078     ; 6.109      ;
; -5.182 ; tl1838_decoder:ir_decoder|data_reg[8]  ; lcd_driver:lcd|state.ST_CHECK_DATA                 ; clk          ; clk         ; 1.000        ; -0.539     ; 5.645      ;
; -5.180 ; tl1838_decoder:ir_decoder|data_reg[10] ; lcd_driver:lcd|state.ST_WAIT                       ; clk          ; clk         ; 1.000        ; -0.078     ; 6.104      ;
; -5.178 ; tl1838_decoder:ir_decoder|data_reg[9]  ; lcd_driver:lcd|state.ST_WRITE                      ; clk          ; clk         ; 1.000        ; -0.540     ; 5.640      ;
; -5.177 ; tl1838_decoder:ir_decoder|stamp_reg[3] ; tl1838_decoder:ir_decoder|state.ST_DATA_HIGH_PULSE ; clk          ; clk         ; 1.000        ; 0.372      ; 6.551      ;
; -5.175 ; tl1838_decoder:ir_decoder|data_reg[6]  ; lcd_driver:lcd|state.ST_END                        ; clk          ; clk         ; 1.000        ; -0.539     ; 5.638      ;
; -5.175 ; tl1838_decoder:ir_decoder|data_reg[9]  ; lcd_driver:lcd|state.ST_WAIT                       ; clk          ; clk         ; 1.000        ; -0.540     ; 5.637      ;
; -5.170 ; tl1838_decoder:ir_decoder|data_reg[9]  ; lcd_driver:lcd|state.ST_END                        ; clk          ; clk         ; 1.000        ; -0.540     ; 5.632      ;
; -5.166 ; tl1838_decoder:ir_decoder|data_reg[10] ; lcd_driver:lcd|state.ST_END                        ; clk          ; clk         ; 1.000        ; -0.078     ; 6.090      ;
; -5.163 ; tl1838_decoder:ir_decoder|data_reg[5]  ; lcd_driver:lcd|state.ST_WRITE                      ; clk          ; clk         ; 1.000        ; -0.540     ; 5.625      ;
; -5.160 ; tl1838_decoder:ir_decoder|data_reg[5]  ; lcd_driver:lcd|state.ST_WAIT                       ; clk          ; clk         ; 1.000        ; -0.540     ; 5.622      ;
; -5.160 ; tl1838_decoder:ir_decoder|data_reg[9]  ; lcd_driver:lcd|state.ST_CHECK_DATA                 ; clk          ; clk         ; 1.000        ; -0.540     ; 5.622      ;
; -5.155 ; tl1838_decoder:ir_decoder|data_reg[5]  ; lcd_driver:lcd|state.ST_END                        ; clk          ; clk         ; 1.000        ; -0.540     ; 5.617      ;
; -5.145 ; tl1838_decoder:ir_decoder|data_reg[5]  ; lcd_driver:lcd|state.ST_CHECK_DATA                 ; clk          ; clk         ; 1.000        ; -0.540     ; 5.607      ;
; -5.141 ; tl1838_decoder:ir_decoder|clks_reg[3]  ; tl1838_decoder:ir_decoder|state.ST_DATA_HIGH_PULSE ; clk          ; clk         ; 1.000        ; 0.373      ; 6.516      ;
; -5.126 ; tl1838_decoder:ir_decoder|data_reg[14] ; lcd_driver:lcd|state.ST_WAIT                       ; clk          ; clk         ; 1.000        ; -0.539     ; 5.589      ;
; -5.112 ; tl1838_decoder:ir_decoder|data_reg[7]  ; lcd_driver:lcd|state.ST_WAIT                       ; clk          ; clk         ; 1.000        ; -0.078     ; 6.036      ;
; -5.112 ; tl1838_decoder:ir_decoder|data_reg[14] ; lcd_driver:lcd|state.ST_END                        ; clk          ; clk         ; 1.000        ; -0.539     ; 5.575      ;
; -5.102 ; tl1838_decoder:ir_decoder|clks_reg[1]  ; tl1838_decoder:ir_decoder|data_reg[10]             ; clk          ; clk         ; 1.000        ; -0.074     ; 6.030      ;
; -5.102 ; tl1838_decoder:ir_decoder|clks_reg[1]  ; tl1838_decoder:ir_decoder|data_reg[7]              ; clk          ; clk         ; 1.000        ; -0.074     ; 6.030      ;
; -5.101 ; tl1838_decoder:ir_decoder|clks_reg[1]  ; tl1838_decoder:ir_decoder|data_reg[0]              ; clk          ; clk         ; 1.000        ; -0.074     ; 6.029      ;
; -5.101 ; tl1838_decoder:ir_decoder|data_reg[4]  ; lcd_driver:lcd|state.ST_WRITE                      ; clk          ; clk         ; 1.000        ; -0.541     ; 5.562      ;
; -5.100 ; tl1838_decoder:ir_decoder|clks_reg[1]  ; tl1838_decoder:ir_decoder|data_reg[2]              ; clk          ; clk         ; 1.000        ; -0.074     ; 6.028      ;
; -5.099 ; tl1838_decoder:ir_decoder|clks_reg[1]  ; tl1838_decoder:ir_decoder|data_reg[15]             ; clk          ; clk         ; 1.000        ; -0.074     ; 6.027      ;
; -5.098 ; tl1838_decoder:ir_decoder|data_reg[7]  ; lcd_driver:lcd|state.ST_END                        ; clk          ; clk         ; 1.000        ; -0.078     ; 6.022      ;
; -5.085 ; tl1838_decoder:ir_decoder|data_reg[14] ; lcd_driver:lcd|state.ST_WRITE                      ; clk          ; clk         ; 1.000        ; -0.539     ; 5.548      ;
+--------+----------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                      ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.383 ; tl1838_decoder:ir_decoder|data_reg[21]             ; tl1838_decoder:ir_decoder|data_reg[21]             ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; tl1838_decoder:ir_decoder|data_reg[29]             ; tl1838_decoder:ir_decoder|data_reg[29]             ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; tl1838_decoder:ir_decoder|data_reg[20]             ; tl1838_decoder:ir_decoder|data_reg[20]             ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; tl1838_decoder:ir_decoder|data_reg[28]             ; tl1838_decoder:ir_decoder|data_reg[28]             ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; tl1838_decoder:ir_decoder|data_reg[13]             ; tl1838_decoder:ir_decoder|data_reg[13]             ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; tl1838_decoder:ir_decoder|data_reg[5]              ; tl1838_decoder:ir_decoder|data_reg[5]              ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; tl1838_decoder:ir_decoder|data_reg[3]              ; tl1838_decoder:ir_decoder|data_reg[3]              ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; tl1838_decoder:ir_decoder|data_reg[9]              ; tl1838_decoder:ir_decoder|data_reg[9]              ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; tl1838_decoder:ir_decoder|data_reg[4]              ; tl1838_decoder:ir_decoder|data_reg[4]              ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; tl1838_decoder:ir_decoder|data_reg[12]             ; tl1838_decoder:ir_decoder|data_reg[12]             ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; tl1838_decoder:ir_decoder|data_reg[14]             ; tl1838_decoder:ir_decoder|data_reg[14]             ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; tl1838_decoder:ir_decoder|data_reg[6]              ; tl1838_decoder:ir_decoder|data_reg[6]              ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; tl1838_decoder:ir_decoder|data_reg[8]              ; tl1838_decoder:ir_decoder|data_reg[8]              ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; tl1838_decoder:ir_decoder|data_reg[1]              ; tl1838_decoder:ir_decoder|data_reg[1]              ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; tl1838_decoder:ir_decoder|state.ST_DATA_HIGH_PULSE ; tl1838_decoder:ir_decoder|state.ST_DATA_HIGH_PULSE ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.384 ; tl1838_decoder:ir_decoder|data_reg[23]             ; tl1838_decoder:ir_decoder|data_reg[23]             ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; tl1838_decoder:ir_decoder|data_reg[31]             ; tl1838_decoder:ir_decoder|data_reg[31]             ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; tl1838_decoder:ir_decoder|data_reg[22]             ; tl1838_decoder:ir_decoder|data_reg[22]             ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; tl1838_decoder:ir_decoder|data_reg[30]             ; tl1838_decoder:ir_decoder|data_reg[30]             ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; tl1838_decoder:ir_decoder|data_reg[19]             ; tl1838_decoder:ir_decoder|data_reg[19]             ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; tl1838_decoder:ir_decoder|data_reg[27]             ; tl1838_decoder:ir_decoder|data_reg[27]             ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; tl1838_decoder:ir_decoder|data_reg[18]             ; tl1838_decoder:ir_decoder|data_reg[18]             ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; tl1838_decoder:ir_decoder|data_reg[26]             ; tl1838_decoder:ir_decoder|data_reg[26]             ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; tl1838_decoder:ir_decoder|data_reg[17]             ; tl1838_decoder:ir_decoder|data_reg[17]             ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; tl1838_decoder:ir_decoder|data_reg[25]             ; tl1838_decoder:ir_decoder|data_reg[25]             ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; tl1838_decoder:ir_decoder|data_reg[16]             ; tl1838_decoder:ir_decoder|data_reg[16]             ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; tl1838_decoder:ir_decoder|data_reg[24]             ; tl1838_decoder:ir_decoder|data_reg[24]             ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.401 ; lcd_driver:lcd|state.ST_INIT_1                     ; lcd_driver:lcd|state.ST_INIT_1                     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; tl1838_decoder:ir_decoder|data_reg[0]              ; tl1838_decoder:ir_decoder|data_reg[0]              ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; tl1838_decoder:ir_decoder|data_reg[2]              ; tl1838_decoder:ir_decoder|data_reg[2]              ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; tl1838_decoder:ir_decoder|data_reg[10]             ; tl1838_decoder:ir_decoder|data_reg[10]             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; tl1838_decoder:ir_decoder|data_reg[7]              ; tl1838_decoder:ir_decoder|data_reg[7]              ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; tl1838_decoder:ir_decoder|data_reg[15]             ; tl1838_decoder:ir_decoder|data_reg[15]             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; tl1838_decoder:ir_decoder|clks_reg[0]              ; tl1838_decoder:ir_decoder|clks_reg[0]              ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; tl1838_decoder:ir_decoder|index_reg[0]             ; tl1838_decoder:ir_decoder|index_reg[0]             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; lcd_driver:lcd|rs_reg                              ; lcd_driver:lcd|rs_reg                              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; lcd_driver:lcd|state.ST_WAIT                       ; lcd_driver:lcd|state.ST_WAIT                       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; lcd_driver:lcd|state.ST_END                        ; lcd_driver:lcd|state.ST_END                        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; lcd_driver:lcd|state.ST_WRITE                      ; lcd_driver:lcd|state.ST_WRITE                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; lcd_driver:lcd|state.ST_CHECK_DATA                 ; lcd_driver:lcd|state.ST_CHECK_DATA                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; lcd_driver:lcd|state.ST_INIT_2                     ; lcd_driver:lcd|state.ST_INIT_2                     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; tl1838_decoder:ir_decoder|data_reg[11]             ; tl1838_decoder:ir_decoder|data_reg[11]             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; tl1838_decoder:ir_decoder|state.ST_DATA_LOW_PULSE  ; tl1838_decoder:ir_decoder|state.ST_DATA_LOW_PULSE  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; tl1838_decoder:ir_decoder|state.ST_LEADING_PULSE   ; tl1838_decoder:ir_decoder|state.ST_LEADING_PULSE   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; tl1838_decoder:ir_decoder|state.ST_IDLE            ; tl1838_decoder:ir_decoder|state.ST_IDLE            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; tl1838_decoder:ir_decoder|state.ST_STOP            ; tl1838_decoder:ir_decoder|state.ST_STOP            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; tl1838_decoder:ir_decoder|state.ST_SECOND_PULSE    ; tl1838_decoder:ir_decoder|state.ST_SECOND_PULSE    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; tl1838_decoder:ir_decoder|index_reg[4]             ; tl1838_decoder:ir_decoder|index_reg[4]             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; tl1838_decoder:ir_decoder|index_reg[2]             ; tl1838_decoder:ir_decoder|index_reg[2]             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; tl1838_decoder:ir_decoder|index_reg[1]             ; tl1838_decoder:ir_decoder|index_reg[1]             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; tl1838_decoder:ir_decoder|index_reg[3]             ; tl1838_decoder:ir_decoder|index_reg[3]             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.469 ; tl1838_decoder:ir_decoder|clks_reg[19]             ; tl1838_decoder:ir_decoder|clks_reg[19]             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.737      ;
; 0.477 ; lcd_driver:lcd|clks[19]                            ; lcd_driver:lcd|clks[19]                            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.745      ;
; 0.700 ; lcd_driver:lcd|state.ST_WAIT                       ; lcd_driver:lcd|state.ST_INIT_2                     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.967      ;
; 0.706 ; tl1838_decoder:ir_decoder|clks_reg[16]             ; tl1838_decoder:ir_decoder|clks_reg[16]             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.974      ;
; 0.707 ; tl1838_decoder:ir_decoder|clks_reg[13]             ; tl1838_decoder:ir_decoder|clks_reg[13]             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; tl1838_decoder:ir_decoder|clks_reg[12]             ; tl1838_decoder:ir_decoder|clks_reg[12]             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; tl1838_decoder:ir_decoder|clks_reg[10]             ; tl1838_decoder:ir_decoder|clks_reg[10]             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; tl1838_decoder:ir_decoder|clks_reg[9]              ; tl1838_decoder:ir_decoder|clks_reg[9]              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.974      ;
; 0.708 ; tl1838_decoder:ir_decoder|clks_reg[15]             ; tl1838_decoder:ir_decoder|clks_reg[15]             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; tl1838_decoder:ir_decoder|clks_reg[14]             ; tl1838_decoder:ir_decoder|clks_reg[14]             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; tl1838_decoder:ir_decoder|clks_reg[8]              ; tl1838_decoder:ir_decoder|clks_reg[8]              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; tl1838_decoder:ir_decoder|clks_reg[7]              ; tl1838_decoder:ir_decoder|clks_reg[7]              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; tl1838_decoder:ir_decoder|clks_reg[6]              ; tl1838_decoder:ir_decoder|clks_reg[6]              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; tl1838_decoder:ir_decoder|clks_reg[5]              ; tl1838_decoder:ir_decoder|clks_reg[5]              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.975      ;
; 0.709 ; tl1838_decoder:ir_decoder|clks_reg[18]             ; tl1838_decoder:ir_decoder|clks_reg[18]             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.977      ;
; 0.709 ; tl1838_decoder:ir_decoder|clks_reg[4]              ; tl1838_decoder:ir_decoder|clks_reg[4]              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; tl1838_decoder:ir_decoder|clks_reg[2]              ; tl1838_decoder:ir_decoder|clks_reg[2]              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.976      ;
; 0.710 ; tl1838_decoder:ir_decoder|clks_reg[11]             ; tl1838_decoder:ir_decoder|clks_reg[11]             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.978      ;
; 0.712 ; tl1838_decoder:ir_decoder|clks_reg[17]             ; tl1838_decoder:ir_decoder|clks_reg[17]             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.980      ;
; 0.712 ; tl1838_decoder:ir_decoder|clks_reg[3]              ; tl1838_decoder:ir_decoder|clks_reg[3]              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.714 ; tl1838_decoder:ir_decoder|state.ST_DATA_LOW_PULSE  ; tl1838_decoder:ir_decoder|state.ST_DATA_HIGH_PULSE ; clk          ; clk         ; 0.000        ; 0.545      ; 1.454      ;
; 0.716 ; lcd_driver:lcd|clks[1]                             ; lcd_driver:lcd|clks[1]                             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.984      ;
; 0.716 ; lcd_driver:lcd|clks[6]                             ; lcd_driver:lcd|clks[6]                             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.984      ;
; 0.717 ; lcd_driver:lcd|clks[10]                            ; lcd_driver:lcd|clks[10]                            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.985      ;
; 0.717 ; lcd_driver:lcd|clks[12]                            ; lcd_driver:lcd|clks[12]                            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.985      ;
; 0.719 ; lcd_driver:lcd|clks[2]                             ; lcd_driver:lcd|clks[2]                             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.987      ;
; 0.719 ; lcd_driver:lcd|clks[7]                             ; lcd_driver:lcd|clks[7]                             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.987      ;
; 0.720 ; lcd_driver:lcd|clks[9]                             ; lcd_driver:lcd|clks[9]                             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.988      ;
; 0.720 ; lcd_driver:lcd|clks[13]                            ; lcd_driver:lcd|clks[13]                            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.988      ;
; 0.721 ; lcd_driver:lcd|clks[5]                             ; lcd_driver:lcd|clks[5]                             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.989      ;
; 0.725 ; lcd_driver:lcd|clks[17]                            ; lcd_driver:lcd|clks[17]                            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.993      ;
; 0.727 ; lcd_driver:lcd|clks[18]                            ; lcd_driver:lcd|clks[18]                            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.995      ;
; 0.727 ; lcd_driver:lcd|clks[14]                            ; lcd_driver:lcd|clks[14]                            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.995      ;
; 0.729 ; lcd_driver:lcd|clks[11]                            ; lcd_driver:lcd|clks[11]                            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.997      ;
; 0.731 ; tl1838_decoder:ir_decoder|clks_reg[1]              ; tl1838_decoder:ir_decoder|clks_reg[1]              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.998      ;
; 0.732 ; lcd_driver:lcd|clks[8]                             ; lcd_driver:lcd|clks[8]                             ; clk          ; clk         ; 0.000        ; 0.073      ; 1.000      ;
; 0.733 ; lcd_driver:lcd|clks[4]                             ; lcd_driver:lcd|clks[4]                             ; clk          ; clk         ; 0.000        ; 0.073      ; 1.001      ;
; 0.733 ; lcd_driver:lcd|clks[16]                            ; lcd_driver:lcd|clks[16]                            ; clk          ; clk         ; 0.000        ; 0.073      ; 1.001      ;
; 0.741 ; lcd_driver:lcd|clks[15]                            ; lcd_driver:lcd|clks[15]                            ; clk          ; clk         ; 0.000        ; 0.073      ; 1.009      ;
; 0.746 ; lcd_driver:lcd|clks[3]                             ; lcd_driver:lcd|clks[3]                             ; clk          ; clk         ; 0.000        ; 0.073      ; 1.014      ;
; 0.755 ; tl1838_decoder:ir_decoder|state.ST_STOP            ; tl1838_decoder:ir_decoder|state.ST_DONE            ; clk          ; clk         ; 0.000        ; 0.072      ; 1.022      ;
; 0.757 ; lcd_driver:lcd|clks[0]                             ; lcd_driver:lcd|clks[0]                             ; clk          ; clk         ; 0.000        ; 0.073      ; 1.025      ;
; 0.777 ; tl1838_decoder:ir_decoder|ir_reg                   ; tl1838_decoder:ir_decoder|state.ST_DATA_HIGH_PULSE ; clk          ; clk         ; 0.000        ; 0.091      ; 1.063      ;
; 0.780 ; tl1838_decoder:ir_decoder|state.ST_DONE            ; tl1838_decoder:ir_decoder|state.ST_DATA_LOW_PULSE  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.047      ;
; 0.781 ; tl1838_decoder:ir_decoder|state.ST_LEADING_PULSE   ; tl1838_decoder:ir_decoder|state.ST_SECOND_PULSE    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.048      ;
; 0.782 ; tl1838_decoder:ir_decoder|state.ST_DONE            ; tl1838_decoder:ir_decoder|state.ST_STOP            ; clk          ; clk         ; 0.000        ; 0.072      ; 1.049      ;
; 0.817 ; tl1838_decoder:ir_decoder|state.ST_DONE            ; tl1838_decoder:ir_decoder|state.ST_LEADING_PULSE   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.084      ;
; 0.889 ; tl1838_decoder:ir_decoder|clks_reg[7]              ; tl1838_decoder:ir_decoder|stamp_reg[7]             ; clk          ; clk         ; 0.000        ; 0.073      ; 1.157      ;
; 0.891 ; tl1838_decoder:ir_decoder|clks_reg[2]              ; tl1838_decoder:ir_decoder|stamp_reg[2]             ; clk          ; clk         ; 0.000        ; 0.073      ; 1.159      ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -2.102 ; -117.569          ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.178 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -162.404                        ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                           ;
+--------+-----------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.102 ; tl1838_decoder:ir_decoder|clks_reg[1]   ; tl1838_decoder:ir_decoder|state.ST_IDLE            ; clk          ; clk         ; 1.000        ; -0.039     ; 3.050      ;
; -2.101 ; tl1838_decoder:ir_decoder|clks_reg[1]   ; tl1838_decoder:ir_decoder|state.ST_DATA_LOW_PULSE  ; clk          ; clk         ; 1.000        ; -0.039     ; 3.049      ;
; -2.100 ; tl1838_decoder:ir_decoder|clks_reg[1]   ; tl1838_decoder:ir_decoder|state.ST_LEADING_PULSE   ; clk          ; clk         ; 1.000        ; -0.039     ; 3.048      ;
; -2.100 ; tl1838_decoder:ir_decoder|clks_reg[1]   ; tl1838_decoder:ir_decoder|state.ST_STOP            ; clk          ; clk         ; 1.000        ; -0.039     ; 3.048      ;
; -2.051 ; tl1838_decoder:ir_decoder|clks_reg[3]   ; tl1838_decoder:ir_decoder|state.ST_IDLE            ; clk          ; clk         ; 1.000        ; -0.039     ; 2.999      ;
; -2.050 ; tl1838_decoder:ir_decoder|clks_reg[3]   ; tl1838_decoder:ir_decoder|state.ST_DATA_LOW_PULSE  ; clk          ; clk         ; 1.000        ; -0.039     ; 2.998      ;
; -2.049 ; tl1838_decoder:ir_decoder|clks_reg[3]   ; tl1838_decoder:ir_decoder|state.ST_LEADING_PULSE   ; clk          ; clk         ; 1.000        ; -0.039     ; 2.997      ;
; -2.049 ; tl1838_decoder:ir_decoder|clks_reg[3]   ; tl1838_decoder:ir_decoder|state.ST_STOP            ; clk          ; clk         ; 1.000        ; -0.039     ; 2.997      ;
; -1.968 ; tl1838_decoder:ir_decoder|clks_reg[0]   ; tl1838_decoder:ir_decoder|state.ST_IDLE            ; clk          ; clk         ; 1.000        ; -0.041     ; 2.914      ;
; -1.967 ; tl1838_decoder:ir_decoder|clks_reg[0]   ; tl1838_decoder:ir_decoder|state.ST_DATA_LOW_PULSE  ; clk          ; clk         ; 1.000        ; -0.041     ; 2.913      ;
; -1.966 ; tl1838_decoder:ir_decoder|clks_reg[0]   ; tl1838_decoder:ir_decoder|state.ST_LEADING_PULSE   ; clk          ; clk         ; 1.000        ; -0.041     ; 2.912      ;
; -1.966 ; tl1838_decoder:ir_decoder|clks_reg[0]   ; tl1838_decoder:ir_decoder|state.ST_STOP            ; clk          ; clk         ; 1.000        ; -0.041     ; 2.912      ;
; -1.961 ; tl1838_decoder:ir_decoder|clks_reg[5]   ; tl1838_decoder:ir_decoder|state.ST_IDLE            ; clk          ; clk         ; 1.000        ; -0.039     ; 2.909      ;
; -1.960 ; tl1838_decoder:ir_decoder|clks_reg[5]   ; tl1838_decoder:ir_decoder|state.ST_DATA_LOW_PULSE  ; clk          ; clk         ; 1.000        ; -0.039     ; 2.908      ;
; -1.959 ; tl1838_decoder:ir_decoder|clks_reg[5]   ; tl1838_decoder:ir_decoder|state.ST_LEADING_PULSE   ; clk          ; clk         ; 1.000        ; -0.039     ; 2.907      ;
; -1.959 ; tl1838_decoder:ir_decoder|clks_reg[5]   ; tl1838_decoder:ir_decoder|state.ST_STOP            ; clk          ; clk         ; 1.000        ; -0.039     ; 2.907      ;
; -1.958 ; tl1838_decoder:ir_decoder|stamp_reg[9]  ; tl1838_decoder:ir_decoder|state.ST_IDLE            ; clk          ; clk         ; 1.000        ; -0.041     ; 2.904      ;
; -1.957 ; tl1838_decoder:ir_decoder|stamp_reg[9]  ; tl1838_decoder:ir_decoder|state.ST_DATA_LOW_PULSE  ; clk          ; clk         ; 1.000        ; -0.041     ; 2.903      ;
; -1.956 ; tl1838_decoder:ir_decoder|stamp_reg[9]  ; tl1838_decoder:ir_decoder|state.ST_LEADING_PULSE   ; clk          ; clk         ; 1.000        ; -0.041     ; 2.902      ;
; -1.956 ; tl1838_decoder:ir_decoder|stamp_reg[9]  ; tl1838_decoder:ir_decoder|state.ST_STOP            ; clk          ; clk         ; 1.000        ; -0.041     ; 2.902      ;
; -1.934 ; tl1838_decoder:ir_decoder|stamp_reg[3]  ; tl1838_decoder:ir_decoder|state.ST_IDLE            ; clk          ; clk         ; 1.000        ; -0.041     ; 2.880      ;
; -1.933 ; tl1838_decoder:ir_decoder|stamp_reg[3]  ; tl1838_decoder:ir_decoder|state.ST_DATA_LOW_PULSE  ; clk          ; clk         ; 1.000        ; -0.041     ; 2.879      ;
; -1.932 ; tl1838_decoder:ir_decoder|stamp_reg[3]  ; tl1838_decoder:ir_decoder|state.ST_LEADING_PULSE   ; clk          ; clk         ; 1.000        ; -0.041     ; 2.878      ;
; -1.932 ; tl1838_decoder:ir_decoder|stamp_reg[3]  ; tl1838_decoder:ir_decoder|state.ST_STOP            ; clk          ; clk         ; 1.000        ; -0.041     ; 2.878      ;
; -1.928 ; tl1838_decoder:ir_decoder|clks_reg[11]  ; tl1838_decoder:ir_decoder|data_reg[10]             ; clk          ; clk         ; 1.000        ; -0.033     ; 2.882      ;
; -1.928 ; tl1838_decoder:ir_decoder|clks_reg[11]  ; tl1838_decoder:ir_decoder|data_reg[7]              ; clk          ; clk         ; 1.000        ; -0.033     ; 2.882      ;
; -1.927 ; tl1838_decoder:ir_decoder|clks_reg[11]  ; tl1838_decoder:ir_decoder|data_reg[0]              ; clk          ; clk         ; 1.000        ; -0.033     ; 2.881      ;
; -1.926 ; tl1838_decoder:ir_decoder|clks_reg[11]  ; tl1838_decoder:ir_decoder|data_reg[2]              ; clk          ; clk         ; 1.000        ; -0.033     ; 2.880      ;
; -1.925 ; tl1838_decoder:ir_decoder|clks_reg[11]  ; tl1838_decoder:ir_decoder|data_reg[15]             ; clk          ; clk         ; 1.000        ; -0.033     ; 2.879      ;
; -1.921 ; tl1838_decoder:ir_decoder|clks_reg[4]   ; tl1838_decoder:ir_decoder|state.ST_IDLE            ; clk          ; clk         ; 1.000        ; -0.039     ; 2.869      ;
; -1.920 ; tl1838_decoder:ir_decoder|clks_reg[4]   ; tl1838_decoder:ir_decoder|state.ST_DATA_LOW_PULSE  ; clk          ; clk         ; 1.000        ; -0.039     ; 2.868      ;
; -1.920 ; tl1838_decoder:ir_decoder|clks_reg[1]   ; tl1838_decoder:ir_decoder|data_reg[10]             ; clk          ; clk         ; 1.000        ; -0.038     ; 2.869      ;
; -1.920 ; tl1838_decoder:ir_decoder|clks_reg[1]   ; tl1838_decoder:ir_decoder|data_reg[7]              ; clk          ; clk         ; 1.000        ; -0.038     ; 2.869      ;
; -1.919 ; tl1838_decoder:ir_decoder|clks_reg[4]   ; tl1838_decoder:ir_decoder|state.ST_LEADING_PULSE   ; clk          ; clk         ; 1.000        ; -0.039     ; 2.867      ;
; -1.919 ; tl1838_decoder:ir_decoder|clks_reg[4]   ; tl1838_decoder:ir_decoder|state.ST_STOP            ; clk          ; clk         ; 1.000        ; -0.039     ; 2.867      ;
; -1.919 ; tl1838_decoder:ir_decoder|clks_reg[1]   ; tl1838_decoder:ir_decoder|data_reg[0]              ; clk          ; clk         ; 1.000        ; -0.038     ; 2.868      ;
; -1.918 ; tl1838_decoder:ir_decoder|clks_reg[1]   ; tl1838_decoder:ir_decoder|data_reg[2]              ; clk          ; clk         ; 1.000        ; -0.038     ; 2.867      ;
; -1.917 ; tl1838_decoder:ir_decoder|clks_reg[1]   ; tl1838_decoder:ir_decoder|data_reg[15]             ; clk          ; clk         ; 1.000        ; -0.038     ; 2.866      ;
; -1.905 ; tl1838_decoder:ir_decoder|stamp_reg[0]  ; tl1838_decoder:ir_decoder|state.ST_IDLE            ; clk          ; clk         ; 1.000        ; -0.041     ; 2.851      ;
; -1.904 ; tl1838_decoder:ir_decoder|stamp_reg[0]  ; tl1838_decoder:ir_decoder|state.ST_DATA_LOW_PULSE  ; clk          ; clk         ; 1.000        ; -0.041     ; 2.850      ;
; -1.903 ; tl1838_decoder:ir_decoder|clks_reg[1]   ; tl1838_decoder:ir_decoder|state.ST_DATA_HIGH_PULSE ; clk          ; clk         ; 1.000        ; 0.157      ; 3.047      ;
; -1.903 ; tl1838_decoder:ir_decoder|stamp_reg[0]  ; tl1838_decoder:ir_decoder|state.ST_LEADING_PULSE   ; clk          ; clk         ; 1.000        ; -0.041     ; 2.849      ;
; -1.903 ; tl1838_decoder:ir_decoder|stamp_reg[0]  ; tl1838_decoder:ir_decoder|state.ST_STOP            ; clk          ; clk         ; 1.000        ; -0.041     ; 2.849      ;
; -1.902 ; tl1838_decoder:ir_decoder|clks_reg[11]  ; tl1838_decoder:ir_decoder|data_reg[11]             ; clk          ; clk         ; 1.000        ; -0.031     ; 2.858      ;
; -1.896 ; tl1838_decoder:ir_decoder|clks_reg[2]   ; tl1838_decoder:ir_decoder|state.ST_IDLE            ; clk          ; clk         ; 1.000        ; -0.039     ; 2.844      ;
; -1.895 ; tl1838_decoder:ir_decoder|stamp_reg[1]  ; tl1838_decoder:ir_decoder|state.ST_IDLE            ; clk          ; clk         ; 1.000        ; -0.041     ; 2.841      ;
; -1.895 ; tl1838_decoder:ir_decoder|clks_reg[2]   ; tl1838_decoder:ir_decoder|state.ST_DATA_LOW_PULSE  ; clk          ; clk         ; 1.000        ; -0.039     ; 2.843      ;
; -1.894 ; tl1838_decoder:ir_decoder|stamp_reg[1]  ; tl1838_decoder:ir_decoder|state.ST_DATA_LOW_PULSE  ; clk          ; clk         ; 1.000        ; -0.041     ; 2.840      ;
; -1.894 ; tl1838_decoder:ir_decoder|clks_reg[2]   ; tl1838_decoder:ir_decoder|state.ST_LEADING_PULSE   ; clk          ; clk         ; 1.000        ; -0.039     ; 2.842      ;
; -1.894 ; tl1838_decoder:ir_decoder|clks_reg[2]   ; tl1838_decoder:ir_decoder|state.ST_STOP            ; clk          ; clk         ; 1.000        ; -0.039     ; 2.842      ;
; -1.894 ; tl1838_decoder:ir_decoder|clks_reg[1]   ; tl1838_decoder:ir_decoder|data_reg[11]             ; clk          ; clk         ; 1.000        ; -0.036     ; 2.845      ;
; -1.893 ; tl1838_decoder:ir_decoder|stamp_reg[1]  ; tl1838_decoder:ir_decoder|state.ST_LEADING_PULSE   ; clk          ; clk         ; 1.000        ; -0.041     ; 2.839      ;
; -1.893 ; tl1838_decoder:ir_decoder|stamp_reg[1]  ; tl1838_decoder:ir_decoder|state.ST_STOP            ; clk          ; clk         ; 1.000        ; -0.041     ; 2.839      ;
; -1.869 ; tl1838_decoder:ir_decoder|clks_reg[3]   ; tl1838_decoder:ir_decoder|data_reg[10]             ; clk          ; clk         ; 1.000        ; -0.038     ; 2.818      ;
; -1.869 ; tl1838_decoder:ir_decoder|clks_reg[3]   ; tl1838_decoder:ir_decoder|data_reg[7]              ; clk          ; clk         ; 1.000        ; -0.038     ; 2.818      ;
; -1.868 ; tl1838_decoder:ir_decoder|clks_reg[3]   ; tl1838_decoder:ir_decoder|data_reg[0]              ; clk          ; clk         ; 1.000        ; -0.038     ; 2.817      ;
; -1.867 ; tl1838_decoder:ir_decoder|stamp_reg[9]  ; tl1838_decoder:ir_decoder|data_reg[7]              ; clk          ; clk         ; 1.000        ; -0.040     ; 2.814      ;
; -1.867 ; tl1838_decoder:ir_decoder|clks_reg[3]   ; tl1838_decoder:ir_decoder|data_reg[2]              ; clk          ; clk         ; 1.000        ; -0.038     ; 2.816      ;
; -1.866 ; tl1838_decoder:ir_decoder|data_reg[4]   ; lcd_driver:lcd|state.ST_WAIT                       ; clk          ; clk         ; 1.000        ; -0.242     ; 2.611      ;
; -1.866 ; tl1838_decoder:ir_decoder|stamp_reg[9]  ; tl1838_decoder:ir_decoder|data_reg[10]             ; clk          ; clk         ; 1.000        ; -0.040     ; 2.813      ;
; -1.866 ; tl1838_decoder:ir_decoder|clks_reg[3]   ; tl1838_decoder:ir_decoder|data_reg[15]             ; clk          ; clk         ; 1.000        ; -0.038     ; 2.815      ;
; -1.865 ; tl1838_decoder:ir_decoder|stamp_reg[9]  ; tl1838_decoder:ir_decoder|data_reg[0]              ; clk          ; clk         ; 1.000        ; -0.040     ; 2.812      ;
; -1.864 ; tl1838_decoder:ir_decoder|stamp_reg[9]  ; tl1838_decoder:ir_decoder|data_reg[2]              ; clk          ; clk         ; 1.000        ; -0.040     ; 2.811      ;
; -1.864 ; tl1838_decoder:ir_decoder|stamp_reg[9]  ; tl1838_decoder:ir_decoder|data_reg[15]             ; clk          ; clk         ; 1.000        ; -0.040     ; 2.811      ;
; -1.860 ; tl1838_decoder:ir_decoder|data_reg[4]   ; lcd_driver:lcd|state.ST_END                        ; clk          ; clk         ; 1.000        ; -0.242     ; 2.605      ;
; -1.852 ; tl1838_decoder:ir_decoder|clks_reg[3]   ; tl1838_decoder:ir_decoder|state.ST_DATA_HIGH_PULSE ; clk          ; clk         ; 1.000        ; 0.157      ; 2.996      ;
; -1.849 ; tl1838_decoder:ir_decoder|stamp_reg[9]  ; tl1838_decoder:ir_decoder|data_reg[11]             ; clk          ; clk         ; 1.000        ; -0.038     ; 2.798      ;
; -1.847 ; tl1838_decoder:ir_decoder|data_reg[3]   ; lcd_driver:lcd|state.ST_WAIT                       ; clk          ; clk         ; 1.000        ; -0.241     ; 2.593      ;
; -1.843 ; tl1838_decoder:ir_decoder|clks_reg[3]   ; tl1838_decoder:ir_decoder|data_reg[11]             ; clk          ; clk         ; 1.000        ; -0.036     ; 2.794      ;
; -1.841 ; tl1838_decoder:ir_decoder|stamp_reg[2]  ; tl1838_decoder:ir_decoder|state.ST_IDLE            ; clk          ; clk         ; 1.000        ; -0.041     ; 2.787      ;
; -1.841 ; tl1838_decoder:ir_decoder|data_reg[3]   ; lcd_driver:lcd|state.ST_END                        ; clk          ; clk         ; 1.000        ; -0.241     ; 2.587      ;
; -1.840 ; tl1838_decoder:ir_decoder|stamp_reg[2]  ; tl1838_decoder:ir_decoder|state.ST_DATA_LOW_PULSE  ; clk          ; clk         ; 1.000        ; -0.041     ; 2.786      ;
; -1.839 ; tl1838_decoder:ir_decoder|stamp_reg[10] ; tl1838_decoder:ir_decoder|state.ST_IDLE            ; clk          ; clk         ; 1.000        ; -0.035     ; 2.791      ;
; -1.839 ; tl1838_decoder:ir_decoder|stamp_reg[2]  ; tl1838_decoder:ir_decoder|state.ST_LEADING_PULSE   ; clk          ; clk         ; 1.000        ; -0.041     ; 2.785      ;
; -1.839 ; tl1838_decoder:ir_decoder|stamp_reg[2]  ; tl1838_decoder:ir_decoder|state.ST_STOP            ; clk          ; clk         ; 1.000        ; -0.041     ; 2.785      ;
; -1.839 ; tl1838_decoder:ir_decoder|data_reg[5]   ; lcd_driver:lcd|state.ST_WAIT                       ; clk          ; clk         ; 1.000        ; -0.241     ; 2.585      ;
; -1.838 ; tl1838_decoder:ir_decoder|stamp_reg[10] ; tl1838_decoder:ir_decoder|state.ST_DATA_LOW_PULSE  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.790      ;
; -1.837 ; tl1838_decoder:ir_decoder|stamp_reg[10] ; tl1838_decoder:ir_decoder|state.ST_LEADING_PULSE   ; clk          ; clk         ; 1.000        ; -0.035     ; 2.789      ;
; -1.837 ; tl1838_decoder:ir_decoder|stamp_reg[10] ; tl1838_decoder:ir_decoder|state.ST_STOP            ; clk          ; clk         ; 1.000        ; -0.035     ; 2.789      ;
; -1.833 ; tl1838_decoder:ir_decoder|data_reg[5]   ; lcd_driver:lcd|state.ST_END                        ; clk          ; clk         ; 1.000        ; -0.241     ; 2.579      ;
; -1.823 ; tl1838_decoder:ir_decoder|clks_reg[6]   ; tl1838_decoder:ir_decoder|state.ST_IDLE            ; clk          ; clk         ; 1.000        ; -0.039     ; 2.771      ;
; -1.822 ; tl1838_decoder:ir_decoder|clks_reg[6]   ; tl1838_decoder:ir_decoder|state.ST_DATA_LOW_PULSE  ; clk          ; clk         ; 1.000        ; -0.039     ; 2.770      ;
; -1.821 ; tl1838_decoder:ir_decoder|clks_reg[6]   ; tl1838_decoder:ir_decoder|state.ST_LEADING_PULSE   ; clk          ; clk         ; 1.000        ; -0.039     ; 2.769      ;
; -1.821 ; tl1838_decoder:ir_decoder|clks_reg[6]   ; tl1838_decoder:ir_decoder|state.ST_STOP            ; clk          ; clk         ; 1.000        ; -0.039     ; 2.769      ;
; -1.810 ; lcd_driver:lcd|clks[16]                 ; lcd_driver:lcd|state.ST_END                        ; clk          ; clk         ; 1.000        ; -0.050     ; 2.747      ;
; -1.805 ; lcd_driver:lcd|clks[16]                 ; lcd_driver:lcd|state.ST_WAIT                       ; clk          ; clk         ; 1.000        ; -0.050     ; 2.742      ;
; -1.803 ; tl1838_decoder:ir_decoder|data_reg[13]  ; lcd_driver:lcd|state.ST_WAIT                       ; clk          ; clk         ; 1.000        ; -0.241     ; 2.549      ;
; -1.797 ; tl1838_decoder:ir_decoder|data_reg[13]  ; lcd_driver:lcd|state.ST_END                        ; clk          ; clk         ; 1.000        ; -0.241     ; 2.543      ;
; -1.796 ; lcd_driver:lcd|clks[16]                 ; lcd_driver:lcd|state.ST_WRITE                      ; clk          ; clk         ; 1.000        ; -0.050     ; 2.733      ;
; -1.789 ; tl1838_decoder:ir_decoder|data_reg[8]   ; lcd_driver:lcd|state.ST_WAIT                       ; clk          ; clk         ; 1.000        ; -0.240     ; 2.536      ;
; -1.786 ; tl1838_decoder:ir_decoder|clks_reg[0]   ; tl1838_decoder:ir_decoder|data_reg[10]             ; clk          ; clk         ; 1.000        ; -0.040     ; 2.733      ;
; -1.786 ; tl1838_decoder:ir_decoder|clks_reg[0]   ; tl1838_decoder:ir_decoder|data_reg[7]              ; clk          ; clk         ; 1.000        ; -0.040     ; 2.733      ;
; -1.785 ; tl1838_decoder:ir_decoder|clks_reg[0]   ; tl1838_decoder:ir_decoder|data_reg[0]              ; clk          ; clk         ; 1.000        ; -0.040     ; 2.732      ;
; -1.784 ; tl1838_decoder:ir_decoder|clks_reg[0]   ; tl1838_decoder:ir_decoder|data_reg[2]              ; clk          ; clk         ; 1.000        ; -0.040     ; 2.731      ;
; -1.783 ; tl1838_decoder:ir_decoder|clks_reg[0]   ; tl1838_decoder:ir_decoder|data_reg[15]             ; clk          ; clk         ; 1.000        ; -0.040     ; 2.730      ;
; -1.783 ; tl1838_decoder:ir_decoder|data_reg[8]   ; lcd_driver:lcd|state.ST_END                        ; clk          ; clk         ; 1.000        ; -0.240     ; 2.530      ;
; -1.782 ; tl1838_decoder:ir_decoder|data_reg[9]   ; lcd_driver:lcd|state.ST_END                        ; clk          ; clk         ; 1.000        ; -0.241     ; 2.528      ;
; -1.780 ; tl1838_decoder:ir_decoder|data_reg[14]  ; lcd_driver:lcd|state.ST_WAIT                       ; clk          ; clk         ; 1.000        ; -0.240     ; 2.527      ;
; -1.779 ; tl1838_decoder:ir_decoder|clks_reg[5]   ; tl1838_decoder:ir_decoder|data_reg[10]             ; clk          ; clk         ; 1.000        ; -0.038     ; 2.728      ;
; -1.779 ; tl1838_decoder:ir_decoder|clks_reg[5]   ; tl1838_decoder:ir_decoder|data_reg[7]              ; clk          ; clk         ; 1.000        ; -0.038     ; 2.728      ;
+--------+-----------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                      ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.178 ; tl1838_decoder:ir_decoder|state.ST_DATA_HIGH_PULSE ; tl1838_decoder:ir_decoder|state.ST_DATA_HIGH_PULSE ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.179 ; tl1838_decoder:ir_decoder|data_reg[23]             ; tl1838_decoder:ir_decoder|data_reg[23]             ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; tl1838_decoder:ir_decoder|data_reg[31]             ; tl1838_decoder:ir_decoder|data_reg[31]             ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; tl1838_decoder:ir_decoder|data_reg[22]             ; tl1838_decoder:ir_decoder|data_reg[22]             ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; tl1838_decoder:ir_decoder|data_reg[30]             ; tl1838_decoder:ir_decoder|data_reg[30]             ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; tl1838_decoder:ir_decoder|data_reg[21]             ; tl1838_decoder:ir_decoder|data_reg[21]             ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; tl1838_decoder:ir_decoder|data_reg[29]             ; tl1838_decoder:ir_decoder|data_reg[29]             ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; tl1838_decoder:ir_decoder|data_reg[20]             ; tl1838_decoder:ir_decoder|data_reg[20]             ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; tl1838_decoder:ir_decoder|data_reg[28]             ; tl1838_decoder:ir_decoder|data_reg[28]             ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; tl1838_decoder:ir_decoder|data_reg[19]             ; tl1838_decoder:ir_decoder|data_reg[19]             ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; tl1838_decoder:ir_decoder|data_reg[27]             ; tl1838_decoder:ir_decoder|data_reg[27]             ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; tl1838_decoder:ir_decoder|data_reg[18]             ; tl1838_decoder:ir_decoder|data_reg[18]             ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; tl1838_decoder:ir_decoder|data_reg[26]             ; tl1838_decoder:ir_decoder|data_reg[26]             ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; tl1838_decoder:ir_decoder|data_reg[17]             ; tl1838_decoder:ir_decoder|data_reg[17]             ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; tl1838_decoder:ir_decoder|data_reg[25]             ; tl1838_decoder:ir_decoder|data_reg[25]             ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; tl1838_decoder:ir_decoder|data_reg[16]             ; tl1838_decoder:ir_decoder|data_reg[16]             ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; tl1838_decoder:ir_decoder|data_reg[24]             ; tl1838_decoder:ir_decoder|data_reg[24]             ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; tl1838_decoder:ir_decoder|data_reg[13]             ; tl1838_decoder:ir_decoder|data_reg[13]             ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; tl1838_decoder:ir_decoder|data_reg[5]              ; tl1838_decoder:ir_decoder|data_reg[5]              ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; tl1838_decoder:ir_decoder|data_reg[3]              ; tl1838_decoder:ir_decoder|data_reg[3]              ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; tl1838_decoder:ir_decoder|data_reg[9]              ; tl1838_decoder:ir_decoder|data_reg[9]              ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; tl1838_decoder:ir_decoder|data_reg[4]              ; tl1838_decoder:ir_decoder|data_reg[4]              ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; tl1838_decoder:ir_decoder|data_reg[12]             ; tl1838_decoder:ir_decoder|data_reg[12]             ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; tl1838_decoder:ir_decoder|data_reg[14]             ; tl1838_decoder:ir_decoder|data_reg[14]             ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; tl1838_decoder:ir_decoder|data_reg[6]              ; tl1838_decoder:ir_decoder|data_reg[6]              ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; tl1838_decoder:ir_decoder|data_reg[8]              ; tl1838_decoder:ir_decoder|data_reg[8]              ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; tl1838_decoder:ir_decoder|data_reg[1]              ; tl1838_decoder:ir_decoder|data_reg[1]              ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.186 ; lcd_driver:lcd|state.ST_INIT_1                     ; lcd_driver:lcd|state.ST_INIT_1                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; lcd_driver:lcd|rs_reg                              ; lcd_driver:lcd|rs_reg                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; lcd_driver:lcd|state.ST_WAIT                       ; lcd_driver:lcd|state.ST_WAIT                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; lcd_driver:lcd|state.ST_END                        ; lcd_driver:lcd|state.ST_END                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; lcd_driver:lcd|state.ST_WRITE                      ; lcd_driver:lcd|state.ST_WRITE                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; lcd_driver:lcd|state.ST_CHECK_DATA                 ; lcd_driver:lcd|state.ST_CHECK_DATA                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; lcd_driver:lcd|state.ST_INIT_2                     ; lcd_driver:lcd|state.ST_INIT_2                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; tl1838_decoder:ir_decoder|data_reg[11]             ; tl1838_decoder:ir_decoder|data_reg[11]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; tl1838_decoder:ir_decoder|data_reg[0]              ; tl1838_decoder:ir_decoder|data_reg[0]              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; tl1838_decoder:ir_decoder|data_reg[2]              ; tl1838_decoder:ir_decoder|data_reg[2]              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; tl1838_decoder:ir_decoder|data_reg[10]             ; tl1838_decoder:ir_decoder|data_reg[10]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; tl1838_decoder:ir_decoder|data_reg[7]              ; tl1838_decoder:ir_decoder|data_reg[7]              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; tl1838_decoder:ir_decoder|data_reg[15]             ; tl1838_decoder:ir_decoder|data_reg[15]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; tl1838_decoder:ir_decoder|state.ST_DATA_LOW_PULSE  ; tl1838_decoder:ir_decoder|state.ST_DATA_LOW_PULSE  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; tl1838_decoder:ir_decoder|state.ST_LEADING_PULSE   ; tl1838_decoder:ir_decoder|state.ST_LEADING_PULSE   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; tl1838_decoder:ir_decoder|state.ST_IDLE            ; tl1838_decoder:ir_decoder|state.ST_IDLE            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; tl1838_decoder:ir_decoder|state.ST_STOP            ; tl1838_decoder:ir_decoder|state.ST_STOP            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; tl1838_decoder:ir_decoder|clks_reg[0]              ; tl1838_decoder:ir_decoder|clks_reg[0]              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; tl1838_decoder:ir_decoder|state.ST_SECOND_PULSE    ; tl1838_decoder:ir_decoder|state.ST_SECOND_PULSE    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; tl1838_decoder:ir_decoder|index_reg[4]             ; tl1838_decoder:ir_decoder|index_reg[4]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; tl1838_decoder:ir_decoder|index_reg[2]             ; tl1838_decoder:ir_decoder|index_reg[2]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; tl1838_decoder:ir_decoder|index_reg[1]             ; tl1838_decoder:ir_decoder|index_reg[1]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; tl1838_decoder:ir_decoder|index_reg[3]             ; tl1838_decoder:ir_decoder|index_reg[3]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; tl1838_decoder:ir_decoder|index_reg[0]             ; tl1838_decoder:ir_decoder|index_reg[0]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.205 ; tl1838_decoder:ir_decoder|clks_reg[19]             ; tl1838_decoder:ir_decoder|clks_reg[19]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.325      ;
; 0.208 ; lcd_driver:lcd|clks[19]                            ; lcd_driver:lcd|clks[19]                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.329      ;
; 0.303 ; lcd_driver:lcd|state.ST_WAIT                       ; lcd_driver:lcd|state.ST_INIT_2                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.423      ;
; 0.305 ; tl1838_decoder:ir_decoder|clks_reg[16]             ; tl1838_decoder:ir_decoder|clks_reg[16]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; tl1838_decoder:ir_decoder|clks_reg[10]             ; tl1838_decoder:ir_decoder|clks_reg[10]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; tl1838_decoder:ir_decoder|clks_reg[9]              ; tl1838_decoder:ir_decoder|clks_reg[9]              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; tl1838_decoder:ir_decoder|clks_reg[8]              ; tl1838_decoder:ir_decoder|clks_reg[8]              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; tl1838_decoder:ir_decoder|clks_reg[7]              ; tl1838_decoder:ir_decoder|clks_reg[7]              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; tl1838_decoder:ir_decoder|clks_reg[15]             ; tl1838_decoder:ir_decoder|clks_reg[15]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; tl1838_decoder:ir_decoder|clks_reg[18]             ; tl1838_decoder:ir_decoder|clks_reg[18]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; tl1838_decoder:ir_decoder|clks_reg[13]             ; tl1838_decoder:ir_decoder|clks_reg[13]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; tl1838_decoder:ir_decoder|clks_reg[12]             ; tl1838_decoder:ir_decoder|clks_reg[12]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; tl1838_decoder:ir_decoder|clks_reg[11]             ; tl1838_decoder:ir_decoder|clks_reg[11]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; tl1838_decoder:ir_decoder|clks_reg[6]              ; tl1838_decoder:ir_decoder|clks_reg[6]              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; tl1838_decoder:ir_decoder|clks_reg[5]              ; tl1838_decoder:ir_decoder|clks_reg[5]              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; tl1838_decoder:ir_decoder|clks_reg[4]              ; tl1838_decoder:ir_decoder|clks_reg[4]              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; tl1838_decoder:ir_decoder|clks_reg[2]              ; tl1838_decoder:ir_decoder|clks_reg[2]              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; tl1838_decoder:ir_decoder|clks_reg[17]             ; tl1838_decoder:ir_decoder|clks_reg[17]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; tl1838_decoder:ir_decoder|clks_reg[14]             ; tl1838_decoder:ir_decoder|clks_reg[14]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; tl1838_decoder:ir_decoder|clks_reg[3]              ; tl1838_decoder:ir_decoder|clks_reg[3]              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.309 ; lcd_driver:lcd|clks[10]                            ; lcd_driver:lcd|clks[10]                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.430      ;
; 0.310 ; lcd_driver:lcd|clks[1]                             ; lcd_driver:lcd|clks[1]                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.430      ;
; 0.310 ; lcd_driver:lcd|clks[12]                            ; lcd_driver:lcd|clks[12]                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.431      ;
; 0.311 ; lcd_driver:lcd|clks[2]                             ; lcd_driver:lcd|clks[2]                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.431      ;
; 0.311 ; lcd_driver:lcd|clks[6]                             ; lcd_driver:lcd|clks[6]                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.431      ;
; 0.312 ; lcd_driver:lcd|clks[9]                             ; lcd_driver:lcd|clks[9]                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.432      ;
; 0.312 ; lcd_driver:lcd|clks[13]                            ; lcd_driver:lcd|clks[13]                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.433      ;
; 0.312 ; tl1838_decoder:ir_decoder|clks_reg[1]              ; tl1838_decoder:ir_decoder|clks_reg[1]              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.432      ;
; 0.313 ; lcd_driver:lcd|clks[7]                             ; lcd_driver:lcd|clks[7]                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.433      ;
; 0.314 ; lcd_driver:lcd|clks[5]                             ; lcd_driver:lcd|clks[5]                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.434      ;
; 0.315 ; lcd_driver:lcd|clks[18]                            ; lcd_driver:lcd|clks[18]                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.436      ;
; 0.315 ; lcd_driver:lcd|clks[17]                            ; lcd_driver:lcd|clks[17]                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.436      ;
; 0.315 ; lcd_driver:lcd|clks[14]                            ; lcd_driver:lcd|clks[14]                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.436      ;
; 0.316 ; lcd_driver:lcd|clks[11]                            ; lcd_driver:lcd|clks[11]                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.437      ;
; 0.318 ; lcd_driver:lcd|clks[8]                             ; lcd_driver:lcd|clks[8]                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.438      ;
; 0.319 ; lcd_driver:lcd|clks[4]                             ; lcd_driver:lcd|clks[4]                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.439      ;
; 0.319 ; lcd_driver:lcd|clks[16]                            ; lcd_driver:lcd|clks[16]                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.440      ;
; 0.324 ; lcd_driver:lcd|clks[15]                            ; lcd_driver:lcd|clks[15]                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.445      ;
; 0.327 ; lcd_driver:lcd|clks[3]                             ; lcd_driver:lcd|clks[3]                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.447      ;
; 0.330 ; lcd_driver:lcd|clks[0]                             ; lcd_driver:lcd|clks[0]                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.450      ;
; 0.330 ; tl1838_decoder:ir_decoder|state.ST_STOP            ; tl1838_decoder:ir_decoder|state.ST_DONE            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.450      ;
; 0.334 ; tl1838_decoder:ir_decoder|state.ST_DATA_LOW_PULSE  ; tl1838_decoder:ir_decoder|state.ST_DATA_HIGH_PULSE ; clk          ; clk         ; 0.000        ; 0.241      ; 0.659      ;
; 0.344 ; tl1838_decoder:ir_decoder|state.ST_LEADING_PULSE   ; tl1838_decoder:ir_decoder|state.ST_SECOND_PULSE    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.464      ;
; 0.348 ; tl1838_decoder:ir_decoder|ir_reg                   ; tl1838_decoder:ir_decoder|state.ST_DATA_HIGH_PULSE ; clk          ; clk         ; 0.000        ; 0.045      ; 0.477      ;
; 0.350 ; tl1838_decoder:ir_decoder|state.ST_DONE            ; tl1838_decoder:ir_decoder|state.ST_DATA_LOW_PULSE  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.470      ;
; 0.352 ; tl1838_decoder:ir_decoder|state.ST_DONE            ; tl1838_decoder:ir_decoder|state.ST_STOP            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.472      ;
; 0.355 ; tl1838_decoder:ir_decoder|state.ST_DONE            ; tl1838_decoder:ir_decoder|state.ST_LEADING_PULSE   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.475      ;
; 0.358 ; tl1838_decoder:ir_decoder|clks_reg[7]              ; tl1838_decoder:ir_decoder|stamp_reg[7]             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.480      ;
; 0.360 ; tl1838_decoder:ir_decoder|clks_reg[2]              ; tl1838_decoder:ir_decoder|stamp_reg[2]             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.482      ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -6.222   ; 0.178 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -6.222   ; 0.178 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -430.798 ; 0.0   ; 0.0      ; 0.0     ; -184.414            ;
;  clk             ; -430.798 ; 0.000 ; N/A      ; N/A     ; -184.414            ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; rs            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; en            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rw            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; db[0]         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; db[1]         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; db[2]         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; db[3]         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; db[4]         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; db[5]         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; db[6]         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; db[7]         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; err           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; rst_n                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ir                      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; rs            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; en            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; rw            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; db[0]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; db[1]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; db[2]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; db[3]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; db[4]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; db[5]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; db[6]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.09 V              ; -0.011 V            ; 0.226 V                              ; 0.296 V                              ; 4.86e-09 s                  ; 3.55e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 6.38e-09 V                  ; 3.09 V             ; -0.011 V           ; 0.226 V                             ; 0.296 V                             ; 4.86e-09 s                 ; 3.55e-09 s                 ; Yes                       ; Yes                       ;
; db[7]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; err           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.51e-09 V                   ; 3.18 V              ; -0.157 V            ; 0.147 V                              ; 0.259 V                              ; 2.81e-10 s                  ; 2.53e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.51e-09 V                  ; 3.18 V             ; -0.157 V           ; 0.147 V                             ; 0.259 V                             ; 2.81e-10 s                 ; 2.53e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; rs            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; en            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; rw            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; db[0]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; db[1]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; db[2]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; db[3]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; db[4]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; db[5]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; db[6]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.08 V              ; -0.0053 V           ; 0.206 V                              ; 0.247 V                              ; 5.77e-09 s                  ; 4.45e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 5.04e-07 V                  ; 3.08 V             ; -0.0053 V          ; 0.206 V                             ; 0.247 V                             ; 5.77e-09 s                 ; 4.45e-09 s                 ; Yes                       ; Yes                       ;
; db[7]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; err           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.6e-07 V                    ; 3.13 V              ; -0.103 V            ; 0.164 V                              ; 0.134 V                              ; 3.14e-10 s                  ; 4.05e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.6e-07 V                   ; 3.13 V             ; -0.103 V           ; 0.164 V                             ; 0.134 V                             ; 3.14e-10 s                 ; 4.05e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; rs            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; en            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; rw            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; db[0]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; db[1]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; db[2]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; db[3]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; db[4]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; db[5]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; db[6]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; db[7]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; err           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 22756    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 22756    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 123   ; 123  ;
; Unconstrained Output Ports      ; 11    ; 11   ;
; Unconstrained Output Port Paths ; 42    ; 42   ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; ir         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rst_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; db[0]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; db[1]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; db[2]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; db[3]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; db[4]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; db[5]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; db[6]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; db[7]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; en          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; err         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rs          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; ir         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rst_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; db[0]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; db[1]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; db[2]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; db[3]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; db[4]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; db[5]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; db[6]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; db[7]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; en          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; err         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rs          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Sun Apr 28 18:10:58 2024
Info: Command: quartus_sta ir_lcd_main -c ir_lcd_main
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ir_lcd_main.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -6.222
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -6.222            -430.798 clk 
Info (332146): Worst-case hold slack is 0.433
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.433               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -184.414 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -5.724
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.724            -392.849 clk 
Info (332146): Worst-case hold slack is 0.383
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.383               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -184.414 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.102
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.102            -117.569 clk 
Info (332146): Worst-case hold slack is 0.178
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.178               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -162.404 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4729 megabytes
    Info: Processing ended: Sun Apr 28 18:11:01 2024
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


