2023/10/11
HT回路の研究用すぺーすです。
文法忘れてるしこれを参考に実装していきます↓
http://www.kumikomi.net/archives/2009/07/verilog_hdl_2.php?page=2
https://openit.kek.jp/training/2019/fpga/introduction-to-veriloghdl.pdf

# これからやる流れ
1. iscas85ベンチマークのverilogソースコードに対して、各ゲートとワイヤの接続関係の有向グラフを作る
(以下確定ではないですが方針)
2. 各ワイヤの遷移確率を計算(方法は相談しつつ検討)
3. 各ゲートの情報を付与する
