Zadanie:

Należy zaprojektować i opisać w Verilog/SystemVerilog moduł który będzie syntezowalną pamięcią z interfejsem AXI4-Lite.
W katalogu sim znajduje się podstawowy testbench w którym jest zainstancjonowany moduł axi_lite_memory, który należy napisać.

Wymagana jest podstawowa funkcjonalność:
- zapis do pamięci
- odczyt z pamięci

Pamięć powinna syntezować się do Xilinx BRAM.

Jako podstawowe narzędzie można użyć Xilinx Vivado (symulacja i synteza). Dopuszczalne są wszystkie inne dostępne narzędzia (np. <http://www.edaplayground.com> ).

Odpowiedzi proszę przesyłać na adres email <fpga-intern@semihalf.com>

Mile widziane:
- dokumentacja i schemat
- komentarze
- rozbudowa testbencha
- skrypty

Bardziej zależy nam na poznaniu sposobu pracy i samodzielnym poradzeniu sobie z zadanym problemem niż na implementacji bez żadnych błędów.
Celem zadania jest odkryć koło na nowo aby wymiernie sprawdzić wiedzę kandydata - proszę więc nie używać żadnego programu do generowania kodu (np. Xilinx Vivado).
Nie należy używać polskich znaków w kodzie.
