<!DOCTYPE html>

<html lang="zh-CN">
<head>
<meta charset="utf-8"/>
<title>计算机体系结构2-1-1:缓存优化与性能</title>
<link href="../style.css" rel="stylesheet"/>
<link href="../modal.css" rel="stylesheet"/>
<script>
      MathJax = {
        tex: {
          inlineMath: [['$', '$'], ['\\(', '\\)']],
          displayMath: [['$$', '$$'], ['\\[', '\\]']]
        },
        svg: {
          fontCache: 'global'
        }
      };
    </script>
<script async="" id="MathJax-script" src="https://cdn.jsdelivr.net/npm/mathjax@3/es5/tex-svg.js" type="text/javascript">
</script>
<!-- Google Analytics -->
<script async="" src="https://www.googletagmanager.com/gtag/js?id=G-FPDBQB4LZD"></script>
<script>
      window.dataLayer = window.dataLayer || [];
      function gtag(){dataLayer.push(arguments);}
      gtag('js', new Date());

      gtag('config', 'G-FPDBQB4LZD');
    </script>
<!-- Highlight.js Themes -->
<link href="https://cdn.jsdelivr.net/gh/highlightjs/cdn-release@11.9.0/build/styles/rose-pine-dawn.min.css" id="highlight-theme-link" rel="stylesheet"/>
<!-- Highlight.js Copy Plugin CSS -->
<link href="https://cdn.jsdelivr.net/npm/highlightjs-copy@1.0.6/dist/highlightjs-copy.min.css" rel="stylesheet"/>
</head>
<body>
<audio id="bg-music" loop="" src="../music.mp3"></audio>
<button class="music-control" id="music-toggle">♪</button><button class="dark-mode-control" id="dark-mode-toggle">🌙</button>
<header>
<h1>forliage的blog</h1>
<nav>
<ul>
<li><a href="../index.html">首页</a></li>
<li><a href="../posts.html">文章</a></li>
<li><a href="../about.html">关于</a></li>
<li><a href="../category.html?category=技术文章">技术文章</a></li>
<li><a href="../category.html?category=生活随笔">生活随笔</a></li>
<li><a href="../category.html?category=学习笔记">学习笔记</a></li>
<li><a href="../category.html?category=心情日记">心情日记</a></li>
<li><a href="#" id="about-me-btn">ABOUT ME</a></li>
</ul>
</nav>
</header>
<div class="container">
<div id="sidebar-container"></div>
<main>
<article>
<h1 id="%E8%AE%A1%E7%AE%97%E6%9C%BA%E4%BD%93%E7%B3%BB%E7%BB%93%E6%9E%842-1-1%E7%BC%93%E5%AD%98%E4%BC%98%E5%8C%96%E4%B8%8E%E6%80%A7%E8%83%BD">计算机体系结构2-1-1:缓存优化与性能</h1>
<p><strong>导言：</strong></p>
<p>在第一讲中，我们建立了一个宏观认知：CPU性能的指数级增长与内存访问速度的缓慢提升之间，存在着一道巨大的鸿沟——<strong>内存墙 (The Memory Wall)</strong>。我们还知道了，架构师们用以对抗这道墙的核心武器，就是基于<strong>局部性原理</strong>构建的<strong>存储器层次结构</strong>，而其中的灵魂便是<strong>高速缓存 (Cache)</strong>。</p>
<p>今天，我们将深入这场战争的核心战场。如果说设计一个基本的缓存是这场战争的“诺曼底登陆”，那么我们今天要探讨的，就是如何在这片滩头阵地上，通过一系列精妙绝伦的战术，将性能压榨到极致。这不仅仅是技术的堆砌，更是设计哲学在毫厘之间的博弈。</p>
<p>我们将围绕一个核心目标展开：<strong>如何降低平均内存访问时间 (Average Memory Access Time, AMAT)</strong>。</p>
<p>$$
                \text{AMAT} = (\text{Hit Time}) + (\text{Miss Rate} \times \text{Miss Penalty})
                $$</p>
<p>这个公式是贯穿我们本讲的“最高指导原则”。它清晰地指出了我们优化的三大方向：</p>
<ol>
<li><strong>降低命中时间 (Hit Time)</strong>：让缓存的反应更快。</li>
<li><strong>降低缺失率 (Miss Rate)</strong>：让更多的数据能在缓存里找到。</li>
<li><strong>降低缺失代价 (Miss Penalty)</strong>：让缓存找不到数据时的惩罚时间更短。</li>
</ol>
<p>此外，我们还必须考虑<strong>缓存带宽</strong> (Bandwidth)和<strong>功耗</strong> (Power Consumption)这两个至关重要的现实约束。本讲将围绕十个高级缓存优化技术展开，我们将逐一剖析它们的设计动机、实现原理以及它们所带来的精妙“取舍”。</p>
<h3 id="%E7%AC%AC%E4%B8%80%E9%83%A8%E5%88%86-l1%E7%BC%93%E5%AD%98%E7%9A%84%E6%9E%81%E8%87%B4%E7%AE%80%E7%BA%A6"><strong>第一部分： L1缓存的极致简约</strong></h3>
<p>CPU的时钟周期是由其最慢的关键路径决定的。在现代处理器中，一级缓存（L1 Cache）的访问延迟往往就是这条关键路径。因此，<strong>L1缓存的设计哲学是：不求最大，但求最快</strong>。任何可能增加哪怕一个时钟周期延迟的设计，在L1层面都必须被审慎对待。</p>
<h4 id="%E4%BC%98%E5%8C%96%E6%8A%80%E6%9C%AF-1%E5%B0%8F%E8%80%8C%E7%AE%80%E5%8D%95%E7%9A%84l1%E7%BC%93%E5%AD%98-small-and-simple-first-level-caches"><strong>优化技术 #1：小而简单的L1缓存 (Small and Simple First-Level Caches)</strong></h4>
<ul>
<li><strong>设计动机</strong>：为了在极高的时钟频率下（例如4-5GHz，即每周期0.2-0.25纳秒）完成一次访问，L1缓存必须在物理上尽可能小巧和简单。</li>
<li><strong>实现策略</strong>：
                <ol>
<li><strong>保持小容量 (Small Size)</strong>：
                <ul>
<li><strong>为什么？</strong> 物理尺寸越小，信号传播延迟越低。更大的缓存意味着更长的走线、更复杂的解码逻辑和更大的电容负载，这些都会直接增加访问延迟。</li>
<li><strong>权衡</strong>：代价是缺失率会相对较高。但这正是存储器层次结构的核心思想：用更大但更慢的L2缓存来弥补L1的高缺失率。
                <img alt="figure 12" src="../images/imagea012.png"/></li>
<li>从图中可以清晰看到，在相同相联度下，缓存容量越大，访问时间越长。</li>
</ul>
</li>
<li><strong>采用低相联度 (Lower Associativity)</strong>：
                <ul>
<li><strong>为什么？</strong> 直接映射缓存（1-way set-associative）的命中时间是所有相联度中最低的。因为它不需要复杂的比较器（只需比较一个Tag）和多路选择器（直接输出唯一的Data Block）。架构师甚至可以利用这一点，在进行Tag比较的<strong>同时</strong>，就 speculative（推测性地）将Data Block传向CPU，因为索引一旦确定，数据位置就是唯一的。如果Tag最终不匹配，再丢弃数据即可。这大大缩短了关键路径。</li>
<li><strong>权衡</strong>：直接映射缓存的冲突缺失（Conflict Miss）率最高。这是为了极致的命中时间而牺牲缺失率的典型例子。</li>
</ul>
</li>
<li><strong>功耗优势</strong>：小容量和低相联度的缓存，每次访问需要驱动的电路更少，因此功耗也显著降低。
                <img alt="figure 13" src="../images/imagea013.png"/></li>
</ol>
</li>
</ul>
<h4 id="%E4%BC%98%E5%8C%96%E6%8A%80%E6%9C%AF-2%E8%B7%AF%E9%A2%84%E6%B5%8B-way-prediction"><strong>优化技术 #2：路预测 (Way Prediction)</strong></h4>
<ul>
<li><strong>设计动机</strong>：我们刚刚谈到，高相联度（如8-way）虽然能降低冲突缺失，但其代价是命中时间的增加，因为CPU需要同时读取8个Tag和8个Data Block，然后进行8路比较，最后通过一个8-1的多路选择器选出正确的数据。这个过程很慢。我们能否<strong>既享受高相联度带来的低缺失率，又能获得接近直接映射的快速命中时间</strong>？</li>
<li><strong>实现策略</strong>：<strong>预测！</strong> 就像分支预测一样，我们可以预测下一次访问会命中哪一个“路”(Way)。
                <ol>
<li>为每个缓存“组”(Set)增加一些预测位。这些位根据历史访问模式，预测下一次访问该组时，数据最有可能在哪一路。</li>
<li>当CPU访问时，我们<strong>只读取预测的那一路的Tag和Data Block</strong>，并进行比较。</li>
<li><strong>如果预测正确</strong>（大部分情况），我们就得到了一个和直接映射一样快的命中。</li>
<li><strong>如果预测错误</strong>，我们才在下一个时钟周期启动完整的N路比较。</li>
</ol>
</li>
<li><strong>权衡</strong>：
                <ul>
<li><strong>优点</strong>：在预测命中时，极大地降低了命中时间和功耗（因为只访问了一路）。</li>
<li><strong>缺点</strong>：预测错误时，命中时间会增加一个周期。这需要预测的准确率足够高（通常能达到85%以上），才能获得正向收益。此外，预测逻辑本身也增加了硬件的复杂性。</li>
</ul>
</li>
</ul>
<h3 id="%E7%AC%AC%E4%BA%8C%E9%83%A8%E5%88%86%E7%AA%81%E7%A0%B4%E5%B8%A6%E5%AE%BD%E7%93%B6%E9%A2%88"><strong>第二部分：突破“带宽瓶颈”</strong></h3>
<p>随着超标量和多核处理器的发展，CPU对数据的“胃口”越来越大，单位时间内需要从缓存中吞吐大量数据。单个读/写端口的缓存很快会成为瓶颈。如何提升缓存的带宽？</p>
<h4 id="%E4%BC%98%E5%8C%96%E6%8A%80%E6%9C%AF-3%E6%B5%81%E6%B0%B4%E7%BA%BF%E5%8C%96%E7%BC%93%E5%AD%98%E8%AE%BF%E9%97%AE-pipelined-access-%E4%B8%8E-%E5%A4%9A%E6%A8%A1%E5%9D%97%E5%8C%96%E7%BC%93%E5%AD%98-multibanked-caches"><strong>优化技术 #3：流水线化缓存访问 (Pipelined Access) 与 多模块化缓存 (Multibanked Caches)</strong></h4>
<ul>
<li><strong>设计动机</strong>：将一次缓存访问操作分解成多个阶段，让多次访问可以重叠进行，从而提高吞吐率。</li>
<li><strong>实现策略</strong>：
                <ol>
<li><strong>流水线化 (Pipelining)</strong>：就像处理器的指令流水线一样，我们可以将缓存访问分解为地址解码、Tag读取、Data读取等阶段。这使得缓存可以每个时钟周期都开始一次新的访问，即使单次访问的延迟（latency）可能因为增加了流水线寄存器而略有增加。例如，一个4周期延迟的流水线缓存，其吞-吐率可以达到单周期非流水线缓存的4倍。</li>
<li><strong>多模块化 (Multibanking)</strong>：将一块大的缓存逻辑上分割成多个独立的“银行”(Bank)。每个Bank都有自己的读写端口，可以独立服务访问请求。只要多次访问落在不同的Bank里，它们就可以并行处理。
                <ul>
<li><strong>地址交错 (Interleaving)</strong>：为了让连续的访问尽可能分散到不同Bank，我们通常采用地址交错的方式。例如，一个4-Bank的缓存，地址为<code>Addr</code>的块会被映射到 <code>(Addr / BlockSize) mod 4</code> 号Bank。这样，连续访问数组元素时，请求就会均匀地分布到4个Bank上。</li>
</ul>
</li>
</ol>
</li>
<li><strong>权衡</strong>：
                <ul>
<li><strong>流水线化</strong>增加了单次访问的延迟，这会加重分支预测失败的惩罚，并延长“load-to-use”的延迟。</li>
<li><strong>多模块化</strong>在多次访问命中同一个Bank时，会产生Bank冲突，此时访问必须串行化。</li>
</ul>
</li>
</ul>
<h4 id="%E4%BC%98%E5%8C%96%E6%8A%80%E6%9C%AF-4%E6%97%A0%E9%94%81%E7%BC%93%E5%AD%98-nonblocking-caches"><strong>优化技术 #4：无锁缓存 (Nonblocking Caches)</strong></h4>
<ul>
<li><strong>设计动机</strong>：传统的缓存设计是“阻塞式”的。一旦发生缓存缺失（Cache Miss），整个缓存就会被“锁定”，直到缺失的数据从下一级存储取回为止。在这漫长的等待期间（可能是几十上百个周期），即使CPU后续的指令需要访问缓存中<strong>已经存在</strong>的数据，也无法得到服务。这在乱序执行（Out-of-Order Execution）处理器中是巨大的性能浪费。</li>
<li><strong>实现策略</strong>：<strong>在等待缺失的同时继续服务命中 (Hit Under Miss)</strong>。
                <ol>
<li>当发生Cache Miss时，无锁缓存不会停滞，而是记录下这次缺失请求，然后继续处理后续的内存访问。</li>
<li>如果后续访问是命中（Hit），缓存会正常返回值给CPU。</li>
<li>这种技术被称为“<strong>Hit Under Miss</strong>”。更高级的设计甚至支持“<strong>Miss Under Miss</strong>”（同时处理多个缺失）和“<strong>Hit Under Multiple Misses</strong>”。</li>
</ol>
</li>
<li><strong>为什么这是革命性的？</strong> 它将缓存缺失的惩罚从“完全停滞”变成了“部分并行处理”。CPU的乱序执行引擎可以继续执行与缺失数据无关的指令，从而有效地<strong>隐藏</strong>了部分缺失延迟。</li>
<li><strong>效果</strong>：
                <img alt="figure 14" src="../images/imagea014.png"/>
<ul>
<li>从图中可以看出，仅仅允许“1次命中在缺失下发生”(Hit Under Miss)，就能为整数程序带来约9%的性能提升，为浮点程序带来12.5%的提升。允许更多并发（如64次），提升会更明显。这是现代高性能处理器必备的核心技术。</li>
</ul>
</li>
<li><strong>权衡</strong>：无锁缓存需要复杂的硬件逻辑来跟踪所有正在处理中的缺失请求（需要所谓的<strong>Miss Status Holding Registers, MSHRs</strong>），硬件设计复杂度大大增加。</li>
</ul>
<h3 id="%E7%AC%AC%E4%B8%89%E9%83%A8%E5%88%86%E5%8C%96%E8%A7%A3%E7%BC%BA%E5%A4%B1%E4%BB%A3%E4%BB%B7"><strong>第三部分：化解“缺失代价”</strong></h3>
<p>即使我们尽力降低了缺失率，Cache Miss仍然不可避免。那么，一旦Miss发生，我们如何能让CPU尽快地从停滞中恢复过来？</p>
<h4 id="%E4%BC%98%E5%8C%96%E6%8A%80%E6%9C%AF-5%E5%85%B3%E9%94%AE%E6%95%B0%E6%8D%AE%E4%BC%98%E5%85%88-critical-word-first-%E4%B8%8E-%E6%8F%90%E5%89%8D%E9%87%8D%E5%90%AF-early-restart"><strong>优化技术 #5：关键数据优先 (Critical Word First) 与 提前重启 (Early Restart)</strong></h4>
<ul>
<li><strong>设计动机</strong>：当发生一次Cache Miss时，我们需要从内存中取回一整个缓存块（Cache Block，通常是64字节）。但CPU当前真正需要的，往往只是这个块里的某一个字（Word，4或8字节）。我们为什么要等整个64字节都传输完毕后，才让CPU继续执行呢？</li>
<li><strong>实现策略</strong>：
                <ol>
<li><strong>关键数据优先 (Critical Word First)</strong>：在向内存发起请求时，明确指出哪个字是“关键数据”。内存控制器会优先传输这个字。一旦这个字到达CPU，CPU就可以<strong>立即恢复执行</strong>，而缓存则在后台继续接收该块的剩余部分。</li>
<li><strong>提前重启 (Early Restart)</strong>：一个更简单的版本。内存仍然按顺序传输整个缓存块，但只要CPU需要的那个“关键数据”到达了，就立即将其转发给CPU，让其重启。</li>
</ol>
</li>
<li><strong>权衡</strong>：
                <ul>
<li><strong>优点</strong>：显著降低了缺失的有效延迟。CPU不再需要等待整个块的传输时间。</li>
<li><strong>缺点</strong>：需要更复杂的缓存控制器和总线协议。尤其是“关键数据优先”，需要内存控制器支持非顺序的块传输。</li>
</ul>
</li>
</ul>
<h4 id="%E4%BC%98%E5%8C%96%E6%8A%80%E6%9C%AF-6%E5%90%88%E5%B9%B6%E5%86%99%E7%BC%93%E5%86%B2-merging-write-buffer"><strong>优化技术 #6：合并写缓冲 (Merging Write Buffer)</strong></h4>
<ul>
<li><strong>设计动机</strong>：写操作（Store）通常比读操作（Load）更不紧急，CPU执行完写指令后可以继续执行后续指令，而不必等待数据真正写入内存。为了实现这一点，处理器使用了<strong>写缓冲 (Write Buffer)</strong>。CPU将写请求快速扔进写缓冲，然后就“撒手不管”了。写缓冲在后台慢慢地将数据写入缓存或内存。
                <ul>
<li>问题来了：如果程序连续写入相邻的内存地址（例如，清空一个数组），写缓冲里可能会堆积大量针对同一个缓存块的、细碎的写请求。将这些请求逐一发往内存系统，效率极低。</li>
</ul>
</li>
<li><strong>实现策略</strong>：<strong>合并</strong>！
                <ul>
<li>写缓冲器会检查新进入的写请求，看其地址是否能与已存在的条目合并。例如，程序先后写入地址<code>100</code>和<code>104</code>，如果它们属于同一个缓存块，写缓冲可以将这两个写操作合并成一个对该缓存块的写请求。
                <img alt="figure 15" src="../images/imagea015.png"/></li>
</ul>
</li>
<li><strong>权衡</strong>：
                <ul>
<li><strong>优点</strong>：极大地减少了发往内存系统的总线事务数量，提高了写操作的带宽，并降低了功耗。</li>
<li><strong>缺点</strong>：增加了写缓冲器的设计复杂度。同时，写缓冲的存在引入了内存一致性问题，我们将在后续多核章节深入探讨。</li>
</ul>
</li>
</ul>
</article><div class="share-buttons">
<p>分享到：</p>
<a class="share-btn weibo" href="#" onclick="sharePost(event, 'weibo')">
<svg role="img" viewbox="0 0 24 24" xmlns="http://www.w3.org/2000/svg"><title>Sina Weibo</title><path d="M10.098 20.323c-3.977.391-7.414-1.406-7.672-4.02-.259-2.609 2.759-5.047 6.74-5.441 3.979-.394 7.413 1.404 7.671 4.018.259 2.6-2.759 5.049-6.737 5.439l-.002.004zM9.05 17.219c-.384.616-1.208.884-1.829.602-.612-.279-.793-.991-.406-1.593.379-.595 1.176-.861 1.793-.601.622.263.82.972.442 1.592zm1.27-1.627c-.141.237-.449.353-.689.253-.236-.09-.313-.361-.177-.586.138-.227.436-.346.672-.24.239.09.315.36.18.601l.014-.028zm.176-2.719c-1.893-.493-4.033.45-4.857 2.118-.836 1.704-.026 3.591 1.886 4.21 1.983.64 4.318-.341 5.132-2.179.8-1.793-.201-3.642-2.161-4.149zm7.563-1.224c-.346-.105-.57-.18-.405-.615.375-.977.42-1.804 0-2.404-.781-1.112-2.915-1.053-5.364-.03 0 0-.766.331-.571-.271.376-1.217.315-2.224-.27-2.809-1.338-1.337-4.869.045-7.888 3.08C1.309 10.87 0 13.273 0 15.348c0 3.981 5.099 6.395 10.086 6.395 6.536 0 10.888-3.801 10.888-6.82 0-1.822-1.547-2.854-2.915-3.284v.01zm1.908-5.092c-.766-.856-1.908-1.187-2.96-.962-.436.09-.706.511-.616.932.09.42.511.691.932.602.511-.105 1.067.044 1.442.465.376.421.466.977.316 1.473-.136.406.089.856.51.992.405.119.857-.105.992-.512.33-1.021.12-2.178-.646-3.035l.03.045zm2.418-2.195c-1.576-1.757-3.905-2.419-6.054-1.968-.496.104-.812.587-.706 1.081.104.496.586.813 1.082.707 1.532-.331 3.185.15 4.296 1.383 1.112 1.246 1.429 2.943.947 4.416-.165.48.106 1.007.586 1.157.479.165.991-.104 1.157-.586.675-2.088.241-4.478-1.338-6.235l.03.045z"></path></svg>
<span>微博</span>
</a>
<a class="share-btn twitter" href="#" onclick="sharePost(event, 'twitter')">
<svg role="img" viewbox="0 0 24 24" xmlns="http://www.w3.org/2000/svg"><title>Twitter</title><path d="M21.543 7.104c.015.211.015.423.015.636 0 6.507-4.954 14.01-14.01 14.01v-.003A13.94 13.94 0 0 1 0 19.539a9.88 9.88 0 0 0 7.287-2.041 4.93 4.93 0 0 1-4.6-3.42 4.916 4.916 0 0 0 2.223-.084A4.926 4.926 0 0 1 .96 9.167v-.062a4.887 4.887 0 0 0 2.235.616A4.928 4.928 0 0 1 1.67 3.148 13.98 13.98 0 0 0 11.82 8.292a4.929 4.929 0 0 1 8.39-4.49 9.868 9.868 0 0 0 3.128-1.196 4.941 4.941 0 0 1-2.165 2.724A9.828 9.828 0 0 0 24 4.555a10.019 10.019 0 0 1-2.457 2.549z"></path></svg>
<span>Twitter</span>
</a>
<a class="share-btn linkedin" href="#" onclick="sharePost(event, 'linkedin')">
<svg role="img" viewbox="0 0 24 24" xmlns="http://www.w3.org/2000/svg"><title>LinkedIn</title><path d="M20.447 20.452h-3.554v-5.569c0-1.328-.027-3.037-1.852-3.037-1.853 0-2.136 1.445-2.136 2.939v5.667H9.351V9h3.414v1.561h.046c.477-.9 1.637-1.85 3.37-1.85 3.601 0 4.267 2.37 4.267 5.455v6.286zM5.337 7.433c-1.144 0-2.063-.926-2.063-2.065 0-1.138.92-2.063 2.063-2.063 1.14 0 2.064.925 2.064 2.063 0 1.139-.925 2.065-2.064 2.065zm1.782 13.019H3.555V9h3.564v11.452zM22.225 0H1.771C.792 0 0 .774 0 1.729v20.542C0 23.227.792 24 1.771 24h20.451C23.2 24 24 23.227 24 22.271V1.729C24 .774 23.2 0 22.222 0h.003z"></path></svg>
<span>LinkedIn</span>
</a>
<a class="share-btn wechat" href="#" onclick="sharePost(event, 'wechat')">
<svg role="img" viewbox="0 0 24 24" xmlns="http://www.w3.org/2000/svg"><title>WeChat</title><path d="M8.691 2.188C3.891 2.188 0 5.476 0 9.53c0 2.212 1.17 4.203 3.002 5.55a.59.59 0 0 1 .213.665l-.39 1.48c-.019.07-.048.141-.048.213 0 .163.13.295.29.295a.326.326 0 0 0 .167-.054l1.903-1.114a.864.864 0 0 1 .717-.098 10.16 10.16 0 0 0 2.837.403c.276 0 .543-.027.811-.05-.857-2.578.157-4.972 1.932-6.446 1.703-1.415 3.882-1.98 5.853-1.838-.576-3.583-4.196-6.348-8.596-6.348zM5.785 5.991c.642 0 1.162.529 1.162 1.18a1.17 1.17 0 0 1-1.162 1.178A1.17 1.17 0 0 1 4.623 7.17c0-.651.52-1.18 1.162-1.18zm5.813 0c.642 0 1.162.529 1.162 1.18a1.17 1.17 0 0 1-1.162 1.178 1.17 1.17 0 0 1-1.162-1.178c0-.651.52-1.18 1.162-1.18zm5.34 2.867c-1.797-.052-3.746.512-5.28 1.786-1.72 1.428-2.687 3.72-1.78 6.22.942 2.453 3.666 4.229 6.884 4.229.826 0 1.622-.12 2.361-.336a.722.722 0 0 1 .598.082l1.584.926a.272.272 0 0 0 .14.047c.134 0 .24-.111.24-.247 0-.06-.023-.12-.038-.177l-.327-1.233a.582.582 0 0 1-.023-.156.49.49 0 0 1 .201-.398C23.024 18.48 24 16.82 24 14.98c0-3.21-2.931-5.837-6.656-6.088V8.89c-.135-.01-.27-.027-.407-.03zm-2.53 3.274c.535 0 .969.44.969.982a.976.976 0 0 1-.969.983.976.976 0 0 1-.969-.983c0-.542.434-.982.97-.982zm4.844 0c.535 0 .969.44.969.982a.976.976 0 0 1-.969.983.976.976 0 0 1-.969-.983c0-.542.434-.982.969-.982z"></path></svg>
<span>微信</span>
</a>
<a class="share-btn qq" href="#" onclick="sharePost(event, 'qq')">
<svg role="img" viewbox="0 0 24 24" xmlns="http://www.w3.org/2000/svg"><title>Tencent QQ</title><path d="M21.395 15.035a40 40 0 0 0-.803-2.264l-1.079-2.695c.001-.032.014-.562.014-.836C19.526 4.632 17.351 0 12 0S4.474 4.632 4.474 9.241c0 .274.013.804.014.836l-1.08 2.695a39 39 0 0 0-.802 2.264c-1.021 3.283-.69 4.643-.438 4.673.54.065 2.103-2.472 2.103-2.472 0 1.469.756 3.387 2.394 4.771-.612.188-1.363.479-1.845.835-.434.32-.379.646-.301.778.343.578 5.883.369 7.482.189 1.6.18 7.14.389 7.483-.189.078-.132.132-.458-.301-.778-.483-.356-1.233-.646-1.846-.836 1.637-1.384 2.393-3.302 2.393-4.771 0 0 1.563 2.537 2.103 2.472.251-.03.581-1.39-.438-4.673"></path></svg>
<span>QQ</span>
</a>
<a class="share-btn facebook" href="#" onclick="sharePost(event, 'facebook')">
<svg role="img" viewbox="0 0 24 24" xmlns="http://www.w3.org/2000/svg"><title>Facebook</title><path d="M9.101 23.691v-7.98H6.627v-3.667h2.474v-1.58c0-4.085 1.848-5.978 5.858-5.978.401 0 .955.042 1.468.103a8.68 8.68 0 0 1 1.141.195v3.325a8.623 8.623 0 0 0-.653-.036 26.805 26.805 0 0 0-.733-.009c-.707 0-1.259.096-1.675.309a1.686 1.686 0 0 0-.679.622c-.258.42-.374.995-.374 1.752v1.297h3.919l-.386 2.103-.287 1.564h-3.246v8.245C19.396 23.238 24 18.179 24 12.044c0-6.627-5.373-12-12-12s-12 5.373-12 12c0 5.628 3.874 10.35 9.101 11.647Z"></path></svg>
<span>Facebook</span>
</a>
</div>
<div class="giscus-container" style="margin-top: 50px;">
<script async="" crossorigin="anonymous" data-category="Announcements" data-emit-metadata="0" data-input-position="bottom" data-lang="zh-CN" data-mapping="pathname" data-reactions-enabled="1" data-repo="forliage/forliage.github.io" data-repo-id="R_kgDONjzd4w" data-strict="0" data-theme="https://forliage.github.io/giscus.css" src="https://giscus.app/client.js">
</script>
</div>


</main>
</div>
<script src="https://unpkg.com/mermaid/dist/mermaid.min.js"></script>
<script>
      mermaid.initialize({
        startOnLoad: true
      });
    </script>
<script src="../script.js"></script>
<!-- The Modal -->
<div class="modal" id="about-me-modal">
<!-- Modal content -->
<div class="modal-content">
<span class="close-button">×</span>
<h2>About Me</h2>
<p>This is forliage, an undergraduate student of computer science and technology at Zhejiang University.</p>
<p><strong>Motto:</strong> People always say that time heals all wounds, but I don't believe that. Time doen't heal the pain, it just makes us get used to pain. When you lose someone, you don't really forget them; you just learn how to live on without them.</p>
<p><strong>Interests:</strong> Computer Graphics, Computer Version, Computer Animation, HPC, AIGC</p>
<p><strong>Favorite Movie:</strong> The Shawshank Redemption, Dead Poets Society, Zootopia</p>
<p><strong>Favorite Music:</strong> Blank Space, Sorega Daiji, Counting Stars, Whataya Want from Me</p>
<p><strong>Contact Information:</strong>masterforliage@gmail.com</p>
<hr/>
<h3>订阅我的博客</h3>
<p>订阅功能正在建设中，敬请期待！</p>
</div>
</div>
<script src="../modal.js"></script><script src="../trail.js"></script>
<!-- Highlight.js Core -->
<script src="https://cdnjs.cloudflare.com/ajax/libs/highlight.js/11.9.0/highlight.min.js"></script>
<!-- Highlight.js Copy Plugin -->
<script src="https://cdn.jsdelivr.net/npm/highlightjs-copy@1.0.6/dist/highlightjs-copy.min.js"></script>
<!-- Initialize Highlight.js and Copy Plugin -->
<script>
  hljs.highlightAll();
  hljs.addPlugin(new CopyButtonPlugin());
</script>
</body>
</html>