v1
DSP_BALANCING_IMPLEMENTATION,DSP_BLOCKS,cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|lpm_mult:mult1|mult_pnn:auto_generated|mac_out2,
DSP_BALANCING_IMPLEMENTATION,DSP_BLOCKS,cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|lpm_mult:mult1|mult_pnn:auto_generated|mac_out4,
DSP_BALANCING_IMPLEMENTATION,DSP_BLOCKS,cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|lpm_mult:mult0|mult_vmo:auto_generated|mac_out4,
DSP_BALANCING_IMPLEMENTATION,DSP_BLOCKS,cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|lpm_mult:mult0|mult_vmo:auto_generated|mac_out2,
DSP_BALANCING_IMPLEMENTATION,DSP_BLOCKS,fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm3|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_1cf2:auto_generated|ded_mult_n591:ded_mult2|mac_out9,
DSP_BALANCING_IMPLEMENTATION,DSP_BLOCKS,fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm3|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_1cf2:auto_generated|ded_mult_n591:ded_mult1|mac_out9,
DSP_BALANCING_IMPLEMENTATION,DSP_BLOCKS,fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm2|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_1cf2:auto_generated|ded_mult_n591:ded_mult2|mac_out9,
DSP_BALANCING_IMPLEMENTATION,DSP_BLOCKS,fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm2|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_1cf2:auto_generated|ded_mult_n591:ded_mult1|mac_out9,
DSP_BALANCING_IMPLEMENTATION,DSP_BLOCKS,fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm1|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_1cf2:auto_generated|ded_mult_n591:ded_mult2|mac_out9,
DSP_BALANCING_IMPLEMENTATION,DSP_BLOCKS,fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm1|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_1cf2:auto_generated|ded_mult_n591:ded_mult1|mac_out9,
DSP_BALANCING_IMPLEMENTATION,DSP_BLOCKS,fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm3|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_0bf2:auto_generated|ded_mult_n591:ded_mult2|mac_out9,
DSP_BALANCING_IMPLEMENTATION,DSP_BLOCKS,fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm3|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_0bf2:auto_generated|ded_mult_n591:ded_mult1|mac_out9,
DSP_BALANCING_IMPLEMENTATION,DSP_BLOCKS,fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm2|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_0bf2:auto_generated|ded_mult_n591:ded_mult2|mac_out9,
DSP_BALANCING_IMPLEMENTATION,DSP_BLOCKS,fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm2|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_0bf2:auto_generated|ded_mult_n591:ded_mult1|mac_out9,
DSP_BALANCING_IMPLEMENTATION,DSP_BLOCKS,fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm1|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_0bf2:auto_generated|ded_mult_n591:ded_mult2|mac_out9,
DSP_BALANCING_IMPLEMENTATION,DSP_BLOCKS,fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_x|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm1|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_0bf2:auto_generated|ded_mult_n591:ded_mult1|mac_out9,
DSP_BALANCING_IMPLEMENTATION,DSP_BLOCKS,fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm3|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_1cf2:auto_generated|ded_mult_n591:ded_mult2|mac_out9,
DSP_BALANCING_IMPLEMENTATION,DSP_BLOCKS,fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm3|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_1cf2:auto_generated|ded_mult_n591:ded_mult1|mac_out9,
DSP_BALANCING_IMPLEMENTATION,DSP_BLOCKS,fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm2|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_1cf2:auto_generated|ded_mult_n591:ded_mult2|mac_out9,
DSP_BALANCING_IMPLEMENTATION,DSP_BLOCKS,fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm2|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_1cf2:auto_generated|ded_mult_n591:ded_mult1|mac_out9,
DSP_BALANCING_IMPLEMENTATION,DSP_BLOCKS,fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm1|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_1cf2:auto_generated|ded_mult_n591:ded_mult2|mac_out9,
DSP_BALANCING_IMPLEMENTATION,DSP_BLOCKS,fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm1|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_1cf2:auto_generated|ded_mult_n591:ded_mult1|mac_out9,
DSP_BALANCING_IMPLEMENTATION,DSP_BLOCKS,fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm3|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_0bf2:auto_generated|ded_mult_n591:ded_mult2|mac_out9,
DSP_BALANCING_IMPLEMENTATION,DSP_BLOCKS,fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm3|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_0bf2:auto_generated|ded_mult_n591:ded_mult1|mac_out9,
DSP_BALANCING_IMPLEMENTATION,DSP_BLOCKS,fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm2|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_0bf2:auto_generated|ded_mult_n591:ded_mult2|mac_out9,
DSP_BALANCING_IMPLEMENTATION,DSP_BLOCKS,fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm2|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_0bf2:auto_generated|ded_mult_n591:ded_mult1|mac_out9,
DSP_BALANCING_IMPLEMENTATION,DSP_BLOCKS,fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm1|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_0bf2:auto_generated|ded_mult_n591:ded_mult2|mac_out9,
DSP_BALANCING_IMPLEMENTATION,DSP_BLOCKS,fft:mfft|asj_fft_si_de_so_b_fft_90:asj_fft_si_de_so_b_fft_90_inst|asj_fft_dft_bfp_fft_90:bfpdft_y|asj_fft_cmult_std_fft_90:\gen_switched:gen_std:cm1|asj_fft_mult_add_fft_90:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_0bf2:auto_generated|ded_mult_n591:ded_mult1|mac_out9,
DSP_BALANCING_IMPLEMENTATION,DSP_BLOCKS,hann:hann_image_inst|mult16x16:m16|lpm_mult:lpm_mult_component|mult_oon:auto_generated|mac_out2,
DSP_BALANCING_IMPLEMENTATION,DSP_BLOCKS,hann:hann_real_inst|mult16x16:m16|lpm_mult:lpm_mult_component|mult_oon:auto_generated|mac_out2,
DSP_BALANCING_IMPLEMENTATION,DSP_BLOCKS,nco:hann_c|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|ded_mult_1j51:ded_mult2|mac_out9,
DSP_BALANCING_IMPLEMENTATION,DSP_BLOCKS,nco:hann_c|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|ded_mult_1j51:ded_mult1|mac_out9,
DSP_BALANCING_IMPLEMENTATION,DSP_BLOCKS,sincos:sc|mult16x12:mult_sin|lpm_mult:lpm_mult_component|mult_25p:auto_generated|mac_out2,
DSP_BALANCING_IMPLEMENTATION,DSP_BLOCKS,sincos:sc|mult16x12:mult_cos|lpm_mult:lpm_mult_component|mult_25p:auto_generated|mac_out2,
DSP_BALANCING_IMPLEMENTATION,DSP_BLOCKS,sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mady_cen:m0|altmult_add:ALTMULT_ADD_component|mult_add_aob2:auto_generated|ded_mult_1j51:ded_mult2|mac_out9,
DSP_BALANCING_IMPLEMENTATION,DSP_BLOCKS,sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_mady_cen:m0|altmult_add:ALTMULT_ADD_component|mult_add_aob2:auto_generated|ded_mult_1j51:ded_mult1|mac_out9,
DSP_BALANCING_IMPLEMENTATION,DSP_BLOCKS,sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|ded_mult_1j51:ded_mult2|mac_out9,
DSP_BALANCING_IMPLEMENTATION,DSP_BLOCKS,sincos:sc|nco:geterodin|nco_st:nco_st_inst|asj_nco_madx_cen:m1|altmult_add:ALTMULT_ADD_component|mult_add_bpb2:auto_generated|ded_mult_1j51:ded_mult1|mac_out9,
PORT_SWAPPING,PORT_SWAP_TYPE_DSPMULT,cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|lpm_mult:mult1|mult_pnn:auto_generated|mac_mult1,
PORT_SWAPPING,PORT_SWAP_TYPE_DSPMULT,cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|lpm_mult:mult0|mult_vmo:auto_generated|mac_mult3,
PORT_SWAPPING,PORT_SWAP_TYPE_DSPMULT,cypres:cyp_inst|calc:calc_inst|log:log_inst|log_altfp_log_via:log_altfp_log_via_component|log_range_reduction_31e:range_reduction|lpm_mult:mult0|mult_vmo:auto_generated|mac_mult1,
