{
    "std": [
        "std",
        "reYIK",
        "module",
        1
    ],
    "chipInterface": [
        "chipInterface",
        "Cr8np",
        "module",
        4
    ],
    "...MASTER...": [
        "SIM",
        "amcQw",
        "module",
        6
    ]
}