 I
摘要 
本計畫之主要目的係藉由連結軟體 Active-HDL 與軟體 MATLAB/Simulink，搭配所
撰寫之無類比數位轉換器 (Analog-to-Digital Converter, ADC)取樣之硬體描述語言
(VHSIC Hardware Description Language, VHDL)程式，以模擬全數位化之順向式轉換器
(Forward Converter)之運作行為。除此之外，並加入所提之三角波注入法，以提高控制
之精準度，使其輸出電壓儘可能地穩定於所設定之規格內。最後，將所撰寫之 VHDL
導入可編程邏輯閘陣列(Field Programmable Gate Array, FPGA)晶片中，以實現全數位化
控制順向式轉換器。於本計畫中，具有同步整流(Synchronous Rectification, SR)之順向式
轉換器之規格為輸入電壓 12V，輸出電壓 5V，滿載輸出電流 10A，藉由理論推導、模
擬及實作以驗證所提架構及方法之可行性。 
 
關鍵詞：Active-HDL、無 ADC 取樣、順向式轉換器 FPGA。 
 
 
Abstract 
This project aims at simulating the operating behavior of a fully-digitalized 
synchronously-rectified (SR) forward converter, via co-simulating the Active-HDL software 
with the MATLAB/Simulink software. Most of all, the information on the output voltage is 
sampled without any analog-to-digital converter (ADC), based on the one-comparator 
counter-based sampling strategy which is implemented mainly by the field programmable 
gate array (FPGA) and the VHSIC hardware description language (VHDL). Besides, the 
triangular wave injection is presented herein to improve the sampling accuracy, so as to make 
the output voltage as close as possible to the prescribed setting. In this project, first of all, the 
associated theoretical derivation is introduced, and secondly some simulated and 
experimental results are provided. 
 
Keywords：Active-HDL, sampling without ADC, forward converter, FPGA 
 
 
 
 
 
 
 2
FPGA 輸出 PWM 訊號以控制主功率級電路開關之導通與截止。 
圖 2 為 FPGA 內部控制方塊圖，藉由 VHDL 程式判斷外部迴授訊號 VFB，並將判斷
之結果送至 Counter 計數，且將所計數之值儲存至 REG 暫存器。在此，REG 為輸出迴授電
壓資訊。再令參考值 REF 減去 REG 得到誤差值，送至數位 PID 控制器運算，並產生控制
力。再將此控制力提高一 REF 值之準位以產生新的責任週期，並且利用此責任週期控制外
部功率開關之導通與截止。 
圖 3 為三角波產生器方塊圖，利用輸入電壓 5V 及功率開關之導通與截止，可以將電
源及開關部份等效為一脈波訊號，並經由積分電路對此脈波訊號積分，可以得到一有直流
準位之三角波形。然而，此直流量對於本文之控制無益，所以利用高通濾波器將此直流量
濾除，故可以得到一無直流量之三角波形。 
 
oC
2SD
1S
1SD
sL
21 : NN
iC
oV
sC
3S
2S
oL
iV
1D
2D 3Dm
L
Comparator
FPGA
1M
2M 3M
2M 3M
VFB
VFB
Adder
'
1M
'
2M
'
3M
UVLO
0.5gain
DIFFOP
=
OCP
'
1M
'
2M
'
3M
)(MIC4420BN
DriversGate
)(MIC4420BN
Driver Gate
Reference
Voltage
rsOptocouple
Speed-High
Generator
 WaveTriangle
tv
senseov −
ov~
 
 
圖 1 系統方塊圖 
 
UVLO OCP
Counter
PID 
Digital
DPWM
REG
REF
Output
Intput
VFB
Limiter SubtracterAdder
errorforce
control
 duty
offset  
 
圖 2 FPGA 內部之控制方塊圖 
 4
四、三角波注入法 
上述之無 ADC 取樣技術是考慮直流轉換器有較大等效串聯電阻(ESR)的輸出電
容，其輸出電壓波形為直流電壓加上三角波漣波，因此不需要注入任何的波形，就可以
得到準確的輸出電壓資訊。由於現在有較小 ESR 之固態有機半導體電容器(OSCON)及
積層陶瓷電容(MLCC)，因此這會使得輸出電壓之漣波變小，且輸出電壓漣波之波形近
似弦波，以致造成錯誤的迴授資訊，致使輸出電壓無法精準地控制。為了克服上述之問
題，在輸出迴授電壓上注入三角波，如圖 5 示，將原本近似弦波之出電壓漣波修正成三
角波之波形，以得到精準之輸出電壓控制。 
 
VoltageOutput  
ConverterPower 
refV
Scaler
∑
+ +
ComparatorFPGA
senseov −
tv
ov~
 
 
圖 5 三角波注入方塊圖 
 
五、 系統建模與模擬 
在此，將介紹所利用之軟體 Active-HDL 結合 Matlab/Simulink 以模擬 LC 順向式轉
換器，系統規格如表 1 所示。根據表 1 可以得到變壓器匝比 n 為 5/6、輸出電感 2.5μH
及輸出電容 2416μF。其中控制器參數的調整方法為：首先，令參數 Ki 及 Kd 為零，在滿
載下調整 Kp 之值至輸出電壓為額定電壓的 0.75 倍，故可以得到所需之 Kp 值；在得到參
數 Kp 後，調整參數 Ki 以降低輸出電壓之穩態誤差，並且增加其值至發生振盪後，再將
Ki 值減小以避免系統之振盪；最後，調整參數 Kd 以加速輸出電壓之響應。其 PID 控制
器參數 Kp 為 0.5、Ki 為 0.0166 及 Kd 為 2.5。 
 
 
 
 
 
 6
 
圖 8 及 9 分別為負載在 0%與 100%下所模擬之迴授訊號波形。其中，(a)圖為輸出迴
授電壓波形及所要注入之三角波形；(b)圖為三角波注入後所得到之波形及與參考電壓比
較後之訊號。 
1.45 1.455 1.46 1.465 1.47
x 10
-3
-0.2
0
0.2
1.45 1.455 1.46 1.465 1.47
x 10
-3
2.4
2.5
2.6
1.45 1.455 1.46 1.465 1.47
x 10
-3
-2
0
2
1.45 1.455 1.46 1.465 1.47
x 10
-3
2
2.5
3
 
(a)                               (b) 
 
圖 8 LC 順向式轉換器工作於無載時之波形圖：(a)輸出迴授電壓及三角波產生器所產生
之波形；(b)注入後所得之波形及與參考電壓比較後之訊號 
 
1.45 1.455 1.46 1.465 1.47
x 10
-3
-0.2
0
0.2
1.45 1.455 1.46 1.465 1.47
x 10
-3
2.4
2.5
2.6
1.45 1.455 1.46 1.465 1.47
x 10
-3
-2
0
2
1.45 1.455 1.46 1.465 1.47
x 10
-3
2
2.5
3
 
(a)                               (b) 
 
圖 9 LC 順向式轉換器工作於滿載時之波形圖：(a)輸出迴授電壓及三角波產生器所產生
之波形；(b)注入後所得之波形及與參考電壓比較後之訊號 
 
以下將模擬 LC 順向式轉換器於加載及卸載之動態響應，其負載變動為無載至滿載
及滿載至無載。圖 10 為 LC 順向式轉換器負載從無載至滿載及滿載至無載之動態響應
圖。在加載時，輸出電壓之欠電壓與回復時間分別約為 191mV 及 100μs；在卸載時，輸
出電壓之過電壓與回復時間分別約為 191mV 及 100μs。 
 
 
 8
圖 12 為負載 100%時輸出迴授電壓 vo、所產生之三角波形 vt、合成後之波形 ov~ 及
VFB 之訊號。其中，channel 1 為輸出迴授電壓，每一格為 100mV；channel 2 為三角波
產生器所產生的波形，每一格為 200mV；channel 3 為輸出迴授電壓與所產生之三角波
形合成所得的波形，每一格為 200mV；channel 4 為合成之波形與參考命令比較所得之
訊號，每一格為 2V。 
 
200mV
200mV
μs5.2
senseov −
VFB
100mV
2V
ov~
tv
 
 
圖 12 在滿載時所量測之波形 
 
圖 13 及 14 為負載於 0%與 100%加載及卸載之動態響應波形。在負載從 0%加載至
100%時，其輸出電壓之欠電壓與回復時間分別約為 320mV 及 50μs；負載從 100%卸載
至 0%時，其輸出電壓之欠電壓與回復時間分別約為 280mV 及 75μs。 
 
200mV
5V
μs25
ENLOAD _
ov
 
 
圖 13 0%負載加載至 100%負載時之輸出電壓動態響應波形 
 
 10
七、 結論 
本計畫採用所提之無 ADC 迴授取樣技術用以控制順向式轉換器之輸出電壓。由於
輸出電壓之漣波小，故使用一三角波注入法以提高輸出電壓之精準度。首先，藉由系統
建模來模擬電路架構。在實作電路上，由於寄生元件之問題，使得電路之元件特性並非
如同模擬電路理想，故所調得之 PID 參數與模擬參數有所不同。因此，輸出電壓之過電
壓、欠電壓及回復時間略有所不同，但其現象是非常的相似，且輸出電壓於各負載下都
能穩定於額定電壓。此種控制方法及系統建模不僅適用於順向式轉換器，亦同時適用於
其它電源轉換器。 
 
參考文獻 
[1]  http://tech.digitimes.com.tw 
[2] 王天中，電源管理－數位PWM控制電源簡介，美商快捷半導體，2005。 
[3] M. K. Kazimierczuk, N. Sathappan and D. Czarkowski, “Voltage Mode Controlled 
PWM Buck DC-DC Converter with a Proportional Controller,” IEEE NAECON’93, pp. 
413-419, 1993. 
[4] M. K. Kazimierczuk and S. T. Nguyen, “Closed-Loop Voltage-Mode-Controlled PWM 
Flyback DC-DC Converter for CCM with Integral-Lead Controller,” IEEE NAECON’95, 
pp. 61-68, 1995. 
[5] Y. S. Lee, S. J. Wang and S. Y. R. Hui, “Modeling, Analysis, and Application of Buck 
Converters in Discontinuous-Input-Voltage Mode Operation,” IEEE Trans. Power 
Electron., vol. 12, no. 2, pp. 350-360, 1997. 
[6] J. A. A. Qahouq, J. Luo and I. Batarseh, “Voltage Regulator Module with Interleaved 
Synchronous Buck Converters and Novel Voltage-Mode Hysteretic Control ,” IEEE 
MWSCAS’01, pp. 972-975, 2001. 
[7] M. Veerachary, “Two-Loop Voltage-Mode Control of Coupled Inductor Step-Down Buck 
Converter,” IET Trans. Power Electron., vol. 152, no. 6, pp. 1516-1524, 2005. 
[8] B. Choi, W. Lim, S. Bang and S. Choi, “Small-Signal Analysis and Control Design of 
Asymmetrical Half-Bridge DC-DC Converters,” IEEE Trans. Ind. Electron., vol. 53, no. 
2, pp. 511-520, 2006. 
[9] R. Joost and R. Salomon, “Advantages of FPGA-Based Multiprocessor Systems in 
Industrial Applications,” IEEE IECON’05, pp. 445-450, 2005. 
[10] C. Kranz, “Complete Digital Control Method for PWM DC-DC Boost Converter,” IEEE 
PESC’03, pp. 951-956, 2003. 
[11] A. Fratta, G.. Griffero, P. Guglielmi, S. Nieddu and G.. M. Pellegrino, “Application of 
New FPGA-Based Top-Performance Digital Control Techniques to PWM Power 
Converters,” IEEE IECON’04, pp. 810-815, 2004. 
[12] M. Milanovic, M. Truntic and P. Slibar, “FPGA Implementation of Digital Controller for 
DC-DC Buck Converter,” IEEE IDEAS’05, pp. 439-443, 2005. 
[13] X. Lin-Shi, B. Allard, D. Tournier, J. M. Retif and F. Morel, “Digital Control Strategies 
for Switch-Mode Power Supply,” IEEE IECON’06, pp. 79-84, 2006. 
[14] V. Yousefzadeh and D. Maksimovic, “Sensorless Optimization of Dead Times in DC-DC 
Converters with Synchronous Rectifiers,” IEEE Trans. Power Electron., vol. 21, no. 4, 
pp. 994-1002, 2006. 
[15] Y. F. Chan, M. Moallem and W. Wang, “Design and Implementation of Modular 
FPGA-Based PID Controllers,” IEEE Trans. Power Electron., vol. 54, no. 4, pp. 
1898-1906, 2007. 
[16] C. H. Chen, W. H. Chang, D. Chen, L. P. Tai and C. C. Wang, “Modeling of 
 12
2006. 
[38] T. Tanaka, T. Ninomiya, and K. Harada, “Design of a Nondissipative Turn-Off Snubber 
in a Forward Converter,” IEEE PESC’88, pp. 789-796, 1988. 
[39] M. Jinno, “Efficiency Improvement for SR Forward Converters with LC Snubber,” IEEE 
Trans. Power Electron., vol. 12, no. 6, pp. 812-820, 2001. 
[40] K. I. Hwu and Y. H. Chen, “Estimation of Individual Leakage Inductances of a 
Transformer Based on Measurements,” IEEE ICIT’08, TA1-A3, 2008. 
[41] http://www.altera.com 
[42] 賈證主，VHDL數位系統設計與應用，台北，台科大圖書股份有限公司，2004。 
[43] G. F. Franklin, D. J. Powell and M. L. Workman, Digital Control of Dynamic Systems, 
Addison-Wesley, 1990. 
[44] http://www.terasoft.com.tw/index.asp  
[45] http://www.rantec.com 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
