************************************************************************
* auCdl Netlist:
* 
* Library Name:  16bitcpu
* Top Cell Name: sixteenbitcpu_top_pads
* View Name:     schematic
* Netlisted on:  Dec  4 21:32:24 2022
************************************************************************

.INCLUDE  /research/ece/lnis-teaching/Designkits/tsmc180nm/pdk/tsmc18/../Calibre/lvs/source.added
*.EQUATION
*.SCALE METER
*.MEGA
.PARAM



************************************************************************
* Library Name: SC_LIB
* Cell Name:    TIE0
* View Name:    schematic
************************************************************************

.SUBCKT TIE0 VDD VSS Z
*.PININFO Z:O VDD:B VSS:B
MM0 Z net1 VSS VSS N l=180.0n w=600n m=1
MM1 net1 net1 VDD VDD P l=180.0n w=880.0n m=1
.ENDS

************************************************************************
* Library Name: SC_LIB
* Cell Name:    TIE1
* View Name:    schematic
************************************************************************

.SUBCKT TIE1 VDD VSS Z
*.PININFO Z:O VDD:B VSS:B
MM0 net3 net3 VSS VSS N l=180.0n w=600n m=1
MM1 Z net3 VDD VDD P l=180.0n w=880.0n m=1
.ENDS

************************************************************************
* Library Name: SC_LIB
* Cell Name:    INVX1
* View Name:    schematic
************************************************************************

.SUBCKT INVX1 A VDD VSS Z
*.PININFO A:I Z:O VDD:B VSS:B
MM2 Z A VSS VSS N l=180.0n w=220.0n m=1
MM0 Z A VDD VDD P l=180.0n w=440.0n m=1
.ENDS

************************************************************************
* Library Name: SC_LIB
* Cell Name:    NAND3X1
* View Name:    schematic
************************************************************************

.SUBCKT NAND3X1 A B C VDD VSS Z
*.PININFO A:I B:I C:I Z:O VDD:B VSS:B
MM5 net10 C VSS VSS N l=180.0n w=660.0n m=1
MM1 net13 B net10 VSS N l=180.0n w=660.0n m=1
MM0 Z A net13 VSS N l=180.0n w=660.0n m=1
MM4 Z C VDD VDD P l=180.0n w=440.0n m=1
MM3 Z A VDD VDD P l=180.0n w=440.0n m=1
MM2 Z B VDD VDD P l=180.0n w=440.0n m=1
.ENDS

************************************************************************
* Library Name: SC_LIB
* Cell Name:    AND2X1
* View Name:    schematic
************************************************************************

.SUBCKT AND2X1 A B VDD VSS Z
*.PININFO A:I B:I Z:O VDD:B VSS:B
MM4 Z net4 VSS VSS N l=180.0n w=220.0n m=1
MM1 net14 B VSS VSS N l=180.0n w=440.0n m=1
MM0 net4 A net14 VSS N l=180.0n w=440.0n m=1
MM5 Z net4 VDD VDD P l=180.0n w=440.0n m=1
MM3 net4 A VDD VDD P l=180.0n w=440.0n m=1
MM2 net4 B VDD VDD P l=180.0n w=440.0n m=1
.ENDS

************************************************************************
* Library Name: SC_LIB
* Cell Name:    NOR2X1
* View Name:    schematic
************************************************************************

.SUBCKT NOR2X1 A B VDD VSS Z
*.PININFO A:I B:I Z:O VDD:B VSS:B
MM7 Z A VSS VSS N l=180.0n w=220.0n m=1
MM4 Z B VSS VSS N l=180.0n w=220.0n m=1
MM6 net9 A VDD VDD P l=180.0n w=880.0n m=1
MM5 Z B net9 VDD P l=180.0n w=880.0n m=1
.ENDS

************************************************************************
* Library Name: SC_LIB
* Cell Name:    NAND2X1
* View Name:    schematic
************************************************************************

.SUBCKT NAND2X1 A B VDD VSS Z
*.PININFO A:I B:I Z:O VDD:B VSS:B
MM1 net9 B VSS VSS N l=180.0n w=440.0n m=1
MM0 Z A net9 VSS N l=180.0n w=440.0n m=1
MM3 Z A VDD VDD P l=180.0n w=440.0n m=1
MM2 Z B VDD VDD P l=180.0n w=440.0n m=1
.ENDS

************************************************************************
* Library Name: SC_LIB
* Cell Name:    MUX2X1
* View Name:    schematic
************************************************************************

.SUBCKT MUX2X1 A B S VDD VSS Z
*.PININFO A:I B:I S:I Z:O VDD:B VSS:B
MM13 SB S VSS VSS N l=180.0n w=440.0n m=1
MM0 Z net2 VSS VSS N l=180.0n w=440.0n m=1
MM7 net2 SB net21 VSS N l=180.0n w=440.0n m=1
MM8 net21 A VSS VSS N l=180.0n w=440.0n m=1
MM9 net22 B VSS VSS N l=180.0n w=440.0n m=1
MM11 net2 S net22 VSS N l=180.0n w=440.0n m=1
MM14 SB S VDD VDD P l=180.0n w=440.0n m=1
MM1 Z net2 VDD VDD P l=180.0n w=440.0n m=1
MM6 net20 A VDD VDD P l=180.0n w=440.0n m=1
MM5 net2 S net20 VDD P l=180.0n w=440.0n m=1
MM10 net23 B VDD VDD P l=180.0n w=440.0n m=1
MM12 net2 SB net23 VDD P l=180.0n w=440.0n m=1
.ENDS

************************************************************************
* Library Name: SC_LIB
* Cell Name:    OR2X1
* View Name:    schematic
************************************************************************

.SUBCKT OR2X1 A B VDD VSS Z
*.PININFO A:I B:I Z:O VDD:B VSS:B
MM7 net8 A VSS VSS N l=180.0n w=220.0n m=1
MM4 net8 B VSS VSS N l=180.0n w=220.0n m=1
MM0 Z net8 VSS VSS N l=180.0n w=220.0n m=1
MM6 net12 A VDD VDD P l=180.0n w=880.0n m=1
MM5 net8 B net12 VDD P l=180.0n w=880.0n m=1
MM1 Z net8 VDD VDD P l=180.0n w=440.0n m=1
.ENDS

************************************************************************
* Library Name: SC_LIB
* Cell Name:    XOR2X1
* View Name:    schematic
************************************************************************

.SUBCKT XOR2X1 A B VDD VSS Z
*.PININFO A:I B:I Z:O VDD:B VSS:B
MM11 net3 A B VSS N l=180.0n w=440.0n m=1
MM10 net3 AB BB VSS N l=180.0n w=440.0n m=1
MM12 BB B VSS VSS N l=180.0n w=440.0n m=1
MM13 Z net3 VSS VSS N l=180.0n w=440.0n m=1
MM0 AB A VSS VSS N l=180.0n w=440.0n m=1
MM3 B AB net3 VDD P l=180.0n w=440.0n m=1
MM2 BB A net3 VDD P l=180.0n w=440.0n m=1
MM1 AB A VDD VDD P l=180.0n w=440.0n m=1
MM4 BB B VDD VDD P l=180.0n w=440.0n m=1
MM5 Z net3 VDD VDD P l=180.0n w=440.0n m=1
.ENDS

************************************************************************
* Library Name: SC_LIB
* Cell Name:    INVX4
* View Name:    schematic
************************************************************************

.SUBCKT INVX4 A VDD VSS Z
*.PININFO A:I Z:O VDD:B VSS:B
MM0 Z A VSS VSS N l=180.0n w=880.0n m=1
MM1 Z A VDD VDD P l=180.0n w=1.76u m=1
.ENDS

************************************************************************
* Library Name: SC_LIB
* Cell Name:    INVX2
* View Name:    schematic
************************************************************************

.SUBCKT INVX2 A VDD VSS Z
*.PININFO A:I Z:O VDD:B VSS:B
MM0 Z A VSS VSS N l=180.0n w=440.0n m=1
MM1 Z A VDD VDD P l=180.0n w=880.0n m=1
.ENDS

************************************************************************
* Library Name: 16bitcpu
* Cell Name:    ALU_WIDTH16_DW01_add_0
* View Name:    schematic
************************************************************************

.SUBCKT ALU_WIDTH16_DW01_add_0 A<15> A<14> A<13> A<12> A<11> A<10> A<9> A<8> 
+ A<7> A<6> A<5> A<4> A<3> A<2> A<1> A<0> B<15> B<14> B<13> B<12> B<11> B<10> 
+ B<9> B<8> B<7> B<6> B<5> B<4> B<3> B<2> B<1> B<0> CI CO SUM<15> SUM<14> 
+ SUM<13> SUM<12> SUM<11> SUM<10> SUM<9> SUM<8> SUM<7> SUM<6> SUM<5> SUM<4> 
+ SUM<3> SUM<2> SUM<1> SUM<0> VDD VSS p1 p2 p3 p4
*.PININFO A<15>:I A<14>:I A<13>:I A<12>:I A<11>:I A<10>:I A<9>:I A<8>:I A<7>:I 
*.PININFO A<6>:I A<5>:I A<4>:I A<3>:I A<2>:I A<1>:I A<0>:I B<15>:I B<14>:I 
*.PININFO B<13>:I B<12>:I B<11>:I B<10>:I B<9>:I B<8>:I B<7>:I B<6>:I B<5>:I 
*.PININFO B<4>:I B<3>:I B<2>:I B<1>:I B<0>:I CI:I p1:I p2:I p3:I p4:I CO:O 
*.PININFO SUM<15>:O SUM<14>:O SUM<13>:O SUM<12>:O SUM<11>:O SUM<10>:O SUM<9>:O 
*.PININFO SUM<8>:O SUM<7>:O SUM<6>:O SUM<5>:O SUM<4>:O SUM<3>:O SUM<2>:O 
*.PININFO SUM<1>:O SUM<0>:O VDD:B VSS:B
XU15 n15 n9 VDD VSS SUM<9> / XOR2X1
XU16 n4 B<9> VDD VSS n15 / XOR2X1
XU17 n16 n17 VDD VSS SUM<8> / XOR2X1
XU18 B<8> A<8> VDD VSS n17 / XOR2X1
XU19 n18 n10 VDD VSS SUM<7> / XOR2X1
XU20 p2 B<7> VDD VSS n18 / XOR2X1
XU21 n19 n20 VDD VSS SUM<6> / XOR2X1
XU22 B<6> A<6> VDD VSS n20 / XOR2X1
XU23 n21 n11 VDD VSS SUM<5> / XOR2X1
XU24 n2 B<5> VDD VSS n21 / XOR2X1
XU25 n22 n23 VDD VSS SUM<4> / XOR2X1
XU26 B<4> A<4> VDD VSS n23 / XOR2X1
XU27 n24 n12 VDD VSS SUM<3> / XOR2X1
XU28 p1 B<3> VDD VSS n24 / XOR2X1
XU29 n25 n26 VDD VSS SUM<2> / XOR2X1
XU30 B<2> A<2> VDD VSS n26 / XOR2X1
XU31 n27 n13 VDD VSS SUM<1> / XOR2X1
XU32 n1 B<1> VDD VSS n27 / XOR2X1
XU33 n28 n29 VDD VSS SUM<15> / XOR2X1
XU34 B<15> A<15> VDD VSS n29 / XOR2X1
XU39 n33 n34 VDD VSS SUM<14> / XOR2X1
XU40 B<14> A<14> VDD VSS n34 / XOR2X1
XU45 n39 n7 VDD VSS SUM<13> / XOR2X1
XU50 p4 B<13> VDD VSS n39 / XOR2X1
XU51 n43 n44 VDD VSS SUM<12> / XOR2X1
XU52 B<12> A<12> VDD VSS n44 / XOR2X1
XU57 n49 n8 VDD VSS SUM<11> / XOR2X1
XU62 p3 B<11> VDD VSS n49 / XOR2X1
XU63 n53 n54 VDD VSS SUM<10> / XOR2X1
XU64 B<10> A<10> VDD VSS n54 / XOR2X1
XU105 A<0> n90 VDD VSS SUM<0> / XOR2X1
XU106 CI B<0> VDD VSS n90 / XOR2X1
XU35 n30 n31 VDD VSS n28 / NAND2X1
XU36 B<14> n32 VDD VSS n31 / NAND2X1
XU38 A<14> n33 VDD VSS n30 / NAND2X1
XU41 n35 n36 VDD VSS n33 / NAND2X1
XU42 B<13> n37 VDD VSS n36 / NAND2X1
XU43 n7 p4 VDD VSS n37 / NAND2X1
XU44 A<13> n38 VDD VSS n35 / NAND2X1
XU46 n40 n41 VDD VSS n38 / NAND2X1
XU47 B<12> n42 VDD VSS n41 / NAND2X1
XU49 A<12> n43 VDD VSS n40 / NAND2X1
XU53 n45 n46 VDD VSS n43 / NAND2X1
XU54 B<11> n47 VDD VSS n46 / NAND2X1
XU55 n8 p3 VDD VSS n47 / NAND2X1
XU56 A<11> n48 VDD VSS n45 / NAND2X1
XU58 n50 n51 VDD VSS n48 / NAND2X1
XU59 B<10> n52 VDD VSS n51 / NAND2X1
XU61 A<10> n53 VDD VSS n50 / NAND2X1
XU65 n55 n56 VDD VSS n53 / NAND2X1
XU66 B<9> n57 VDD VSS n56 / NAND2X1
XU67 n9 n4 VDD VSS n57 / NAND2X1
XU68 A<9> n58 VDD VSS n55 / NAND2X1
XU69 n59 n60 VDD VSS n58 / NAND2X1
XU70 B<8> n61 VDD VSS n60 / NAND2X1
XU72 A<8> n16 VDD VSS n59 / NAND2X1
XU73 n62 n63 VDD VSS n16 / NAND2X1
XU74 B<7> n64 VDD VSS n63 / NAND2X1
XU75 n10 p2 VDD VSS n64 / NAND2X1
XU76 A<7> n65 VDD VSS n62 / NAND2X1
XU77 n66 n67 VDD VSS n65 / NAND2X1
XU78 B<6> n68 VDD VSS n67 / NAND2X1
XU80 A<6> n19 VDD VSS n66 / NAND2X1
XU81 n69 n70 VDD VSS n19 / NAND2X1
XU82 B<5> n71 VDD VSS n70 / NAND2X1
XU83 n11 n2 VDD VSS n71 / NAND2X1
XU84 A<5> n72 VDD VSS n69 / NAND2X1
XU85 n73 n74 VDD VSS n72 / NAND2X1
XU86 B<4> n75 VDD VSS n74 / NAND2X1
XU88 A<4> n22 VDD VSS n73 / NAND2X1
XU89 n76 n77 VDD VSS n22 / NAND2X1
XU90 B<3> n78 VDD VSS n77 / NAND2X1
XU91 n12 p1 VDD VSS n78 / NAND2X1
XU92 A<3> n79 VDD VSS n76 / NAND2X1
XU93 n80 n81 VDD VSS n79 / NAND2X1
XU94 B<2> n82 VDD VSS n81 / NAND2X1
XU96 A<2> n25 VDD VSS n80 / NAND2X1
XU97 n83 n84 VDD VSS n25 / NAND2X1
XU98 B<1> n85 VDD VSS n84 / NAND2X1
XU99 n13 n1 VDD VSS n85 / NAND2X1
XU100 A<1> n86 VDD VSS n83 / NAND2X1
XU101 n87 n88 VDD VSS n86 / NAND2X1
XU102 CI n89 VDD VSS n88 / NAND2X1
XU104 B<0> A<0> VDD VSS n87 / NAND2X1
XU37 n33 A<14> VDD VSS n32 / OR2X1
XU48 n43 A<12> VDD VSS n42 / OR2X1
XU60 n53 A<10> VDD VSS n52 / OR2X1
XU71 n16 A<8> VDD VSS n61 / OR2X1
XU79 n19 A<6> VDD VSS n68 / OR2X1
XU87 n22 A<4> VDD VSS n75 / OR2X1
XU95 n25 A<2> VDD VSS n82 / OR2X1
XU103 B<0> A<0> VDD VSS n89 / OR2X1
XU4 A<1> VDD VSS n1 / INVX2
XU5 A<5> VDD VSS n2 / INVX2
XU6 A<9> VDD VSS n4 / INVX2
XU7 n38 VDD VSS n7 / INVX2
XU8 n48 VDD VSS n8 / INVX2
XU9 n58 VDD VSS n9 / INVX2
XU10 n65 VDD VSS n10 / INVX2
XU11 n72 VDD VSS n11 / INVX2
XU12 n79 VDD VSS n12 / INVX2
XU13 n86 VDD VSS n13 / INVX2
.ENDS

************************************************************************
* Library Name: 16bitcpu
* Cell Name:    ALU_WIDTH16_DW_cmp_1
* View Name:    schematic
************************************************************************

.SUBCKT ALU_WIDTH16_DW_cmp_1 A<15> A<14> A<13> A<12> A<11> A<10> A<9> A<8> 
+ A<7> A<6> A<5> A<4> A<3> A<2> A<1> A<0> B<15> B<14> B<13> B<12> B<11> B<10> 
+ B<9> B<8> B<7> B<6> B<5> B<4> B<3> B<2> B<1> B<0> EQ_NE GE_GT_EQ GE_LT 
+ GE_LT_GT_LE TC VDD VSS
*.PININFO A<15>:I A<14>:I A<13>:I A<12>:I A<11>:I A<10>:I A<9>:I A<8>:I A<7>:I 
*.PININFO A<6>:I A<5>:I A<4>:I A<3>:I A<2>:I A<1>:I A<0>:I B<15>:I B<14>:I 
*.PININFO B<13>:I B<12>:I B<11>:I B<10>:I B<9>:I B<8>:I B<7>:I B<6>:I B<5>:I 
*.PININFO B<4>:I B<3>:I B<2>:I B<1>:I B<0>:I GE_GT_EQ:I GE_LT:I TC:I EQ_NE:O 
*.PININFO GE_LT_GT_LE:O VDD:B VSS:B
XU383 n696 n697 VDD VSS GE_LT_GT_LE / NOR2X1
XU401 n711 n710 VDD VSS n722 / NOR2X1
XU420 n739 n735 VDD VSS n738 / NOR2X1
XU424 A<4> n686 VDD VSS n739 / NOR2X1
XU437 n709 n751 VDD VSS n720 / NOR2X1
XU438 A<8> n691 VDD VSS n751 / NOR2X1
XU439 n693 A<9> VDD VSS n709 / NOR2X1
XU403 B<11> A<11> VDD VSS n705 / OR2X1
XU404 B<10> A<10> VDD VSS n723 / OR2X1
XU407 n685 A<15> VDD VSS n700 / OR2X1
XU408 n684 A<14> VDD VSS n725 / OR2X1
XU409 B<13> A<13> VDD VSS n719 / OR2X1
XU410 B<12> A<12> VDD VSS n724 / OR2X1
XU422 B<7> A<7> VDD VSS n736 / OR2X1
XU423 B<6> A<6> VDD VSS n740 / OR2X1
XU425 n687 A<5> VDD VSS n734 / OR2X1
XU433 n677 B<1> VDD VSS n747 / OR2X1
XU435 B<2> A<2> VDD VSS n745 / OR2X1
XU436 A<3> B<3> VDD VSS n741 / OR2X1
XU384 n698 n699 VDD VSS n697 / NAND2X1
XU386 n681 n701 VDD VSS n698 / NAND2X1
XU389 n678 n706 VDD VSS n703 / NAND2X1
XU390 n707 n708 VDD VSS n706 / NAND2X1
XU392 A<9> n693 VDD VSS n707 / NAND2X1
XU393 A<11> B<11> VDD VSS n702 / NAND2X1
XU395 A<15> n685 VDD VSS n714 / NAND2X1
XU396 n715 n716 VDD VSS n713 / NAND2X1
XU397 n717 n718 VDD VSS n716 / NAND2X1
XU399 A<13> B<13> VDD VSS n717 / NAND2X1
XU402 n723 n705 VDD VSS n710 / NAND2X1
XU413 n688 n731 VDD VSS n730 / NAND2X1
XU414 n732 n733 VDD VSS n731 / NAND2X1
XU416 A<5> n687 VDD VSS n732 / NAND2X1
XU417 A<7> B<7> VDD VSS n729 / NAND2X1
XU421 n740 n736 VDD VSS n735 / NAND2X1
XU429 n747 n748 VDD VSS n746 / NAND2X1
XU430 n749 n750 VDD VSS n748 / NAND2X1
XU431 B<1> n677 VDD VSS n750 / NAND2X1
XU432 B<0> A<0> VDD VSS n749 / NAND2X1
XU434 B<3> A<3> VDD VSS n744 / NAND2X1
XU385 n700 n684 A<14> VDD VSS n699 / NAND3X1
XU387 n702 n703 n704 VDD VSS n701 / NAND3X1
XU388 n705 B<10> A<10> VDD VSS n704 / NAND3X1
XU391 n692 n691 A<8> VDD VSS n708 / NAND3X1
XU394 n712 n713 n714 VDD VSS n696 / NAND3X1
XU398 n719 B<12> A<12> VDD VSS n718 / NAND3X1
XU400 n720 n721 n722 VDD VSS n712 / NAND3X1
XU405 n724 n719 n715 VDD VSS n711 / NAND3X1
XU411 n726 n727 n728 VDD VSS n721 / NAND3X1
XU415 n734 n686 A<4> VDD VSS n733 / NAND3X1
XU418 n736 B<6> A<6> VDD VSS n727 / NAND3X1
XU419 n737 n734 n738 VDD VSS n726 / NAND3X1
XU426 n741 n742 n743 VDD VSS n737 / NAND3X1
XU427 n744 B<2> A<2> VDD VSS n743 / NAND3X1
XU428 n745 n744 n746 VDD VSS n742 / NAND3X1
XU406 n725 n700 VDD VSS n715 / AND2X1
XU412 n729 n730 VDD VSS n728 / AND2X1
XU364 A<1> VDD VSS n677 / INVX2
XU365 n710 VDD VSS n678 / INVX2
XU368 n711 VDD VSS n681 / INVX2
XU371 B<14> VDD VSS n684 / INVX2
XU372 B<15> VDD VSS n685 / INVX2
XU373 B<4> VDD VSS n686 / INVX2
XU374 B<5> VDD VSS n687 / INVX2
XU375 n735 VDD VSS n688 / INVX2
XU378 B<8> VDD VSS n691 / INVX2
XU379 n709 VDD VSS n692 / INVX2
XU380 B<9> VDD VSS n693 / INVX2
.ENDS

************************************************************************
* Library Name: 16bitcpu
* Cell Name:    ALU_WIDTH16_DW_cmp_0
* View Name:    schematic
************************************************************************

.SUBCKT ALU_WIDTH16_DW_cmp_0 A<15> A<14> A<13> A<12> A<11> A<10> A<9> A<8> 
+ A<7> A<6> A<5> A<4> A<3> A<2> A<1> A<0> B<15> B<14> B<13> B<12> B<11> B<10> 
+ B<9> B<8> B<7> B<6> B<5> B<4> B<3> B<2> B<1> B<0> EQ_NE GE_GT_EQ GE_LT 
+ GE_LT_GT_LE TC VDD VSS
*.PININFO A<15>:I A<14>:I A<13>:I A<12>:I A<11>:I A<10>:I A<9>:I A<8>:I A<7>:I 
*.PININFO A<6>:I A<5>:I A<4>:I A<3>:I A<2>:I A<1>:I A<0>:I B<15>:I B<14>:I 
*.PININFO B<13>:I B<12>:I B<11>:I B<10>:I B<9>:I B<8>:I B<7>:I B<6>:I B<5>:I 
*.PININFO B<4>:I B<3>:I B<2>:I B<1>:I B<0>:I GE_GT_EQ:I GE_LT:I TC:I EQ_NE:O 
*.PININFO GE_LT_GT_LE:O VDD:B VSS:B
XU383 n696 n697 VDD VSS GE_LT_GT_LE / NOR2X1
XU401 n711 n710 VDD VSS n722 / NOR2X1
XU420 n739 n735 VDD VSS n738 / NOR2X1
XU424 A<4> n692 VDD VSS n739 / NOR2X1
XU437 n709 n751 VDD VSS n720 / NOR2X1
XU438 A<8> n687 VDD VSS n751 / NOR2X1
XU439 n686 A<9> VDD VSS n709 / NOR2X1
XU403 B<11> A<11> VDD VSS n705 / OR2X1
XU404 B<10> A<10> VDD VSS n723 / OR2X1
XU407 B<15> A<15> VDD VSS n700 / OR2X1
XU408 n683 A<14> VDD VSS n725 / OR2X1
XU409 B<13> A<13> VDD VSS n719 / OR2X1
XU410 B<12> A<12> VDD VSS n724 / OR2X1
XU422 B<7> A<7> VDD VSS n736 / OR2X1
XU423 B<6> A<6> VDD VSS n740 / OR2X1
XU425 n691 A<5> VDD VSS n734 / OR2X1
XU433 n676 B<1> VDD VSS n747 / OR2X1
XU435 B<2> A<2> VDD VSS n745 / OR2X1
XU436 A<3> B<3> VDD VSS n741 / OR2X1
XU384 n698 n699 VDD VSS n697 / NAND2X1
XU386 n680 n701 VDD VSS n698 / NAND2X1
XU389 n677 n706 VDD VSS n703 / NAND2X1
XU390 n707 n708 VDD VSS n706 / NAND2X1
XU392 A<9> n686 VDD VSS n707 / NAND2X1
XU393 A<11> B<11> VDD VSS n702 / NAND2X1
XU395 A<15> B<15> VDD VSS n714 / NAND2X1
XU396 n715 n716 VDD VSS n713 / NAND2X1
XU397 n717 n718 VDD VSS n716 / NAND2X1
XU399 A<13> B<13> VDD VSS n717 / NAND2X1
XU402 n723 n705 VDD VSS n710 / NAND2X1
XU413 n688 n731 VDD VSS n730 / NAND2X1
XU414 n732 n733 VDD VSS n731 / NAND2X1
XU416 A<5> n691 VDD VSS n732 / NAND2X1
XU417 A<7> B<7> VDD VSS n729 / NAND2X1
XU421 n740 n736 VDD VSS n735 / NAND2X1
XU429 n747 n748 VDD VSS n746 / NAND2X1
XU430 n749 n750 VDD VSS n748 / NAND2X1
XU431 B<1> n676 VDD VSS n750 / NAND2X1
XU432 B<0> A<0> VDD VSS n749 / NAND2X1
XU434 B<3> A<3> VDD VSS n744 / NAND2X1
XU385 n700 n683 A<14> VDD VSS n699 / NAND3X1
XU387 n702 n703 n704 VDD VSS n701 / NAND3X1
XU388 n705 B<10> A<10> VDD VSS n704 / NAND3X1
XU391 n685 n687 A<8> VDD VSS n708 / NAND3X1
XU394 n712 n713 n714 VDD VSS n696 / NAND3X1
XU398 n719 B<12> A<12> VDD VSS n718 / NAND3X1
XU400 n720 n721 n722 VDD VSS n712 / NAND3X1
XU405 n724 n719 n715 VDD VSS n711 / NAND3X1
XU411 n726 n727 n728 VDD VSS n721 / NAND3X1
XU415 n734 n692 A<4> VDD VSS n733 / NAND3X1
XU418 n736 B<6> A<6> VDD VSS n727 / NAND3X1
XU419 n737 n734 n738 VDD VSS n726 / NAND3X1
XU426 n741 n742 n743 VDD VSS n737 / NAND3X1
XU427 n744 B<2> A<2> VDD VSS n743 / NAND3X1
XU428 n745 n744 n746 VDD VSS n742 / NAND3X1
XU406 n725 n700 VDD VSS n715 / AND2X1
XU412 n729 n730 VDD VSS n728 / AND2X1
XU363 A<1> VDD VSS n676 / INVX2
XU364 n710 VDD VSS n677 / INVX2
XU367 n711 VDD VSS n680 / INVX2
XU370 B<14> VDD VSS n683 / INVX2
XU372 n709 VDD VSS n685 / INVX2
XU373 B<9> VDD VSS n686 / INVX2
XU374 B<8> VDD VSS n687 / INVX2
XU375 n735 VDD VSS n688 / INVX2
XU378 B<5> VDD VSS n691 / INVX2
XU379 B<4> VDD VSS n692 / INVX2
.ENDS

************************************************************************
* Library Name: 16bitcpu
* Cell Name:    ALU_WIDTH16
* View Name:    schematic
************************************************************************

.SUBCKT ALU_WIDTH16 PSR<7> PSR<6> PSR<5> PSR<4> PSR<3> PSR<2> PSR<1> PSR<0> 
+ VDD VSS a<15> a<14> a<13> a<12> a<11> a<10> a<9> a<8> a<7> a<6> a<5> a<4> 
+ a<3> a<2> a<1> a<0> alucont<3> alucont<2> alucont<1> alucont<0> b<15> b<14> 
+ b<13> b<12> b<11> b<10> b<9> b<8> b<7> b<6> b<5> b<4> b<3> b<2> b<1> b<0> 
+ result<15> result<14> result<13> result<12> result<11> result<10> result<9> 
+ result<8> result<7> result<6> result<5> result<4> result<3> result<2> 
+ result<1> result<0>
*.PININFO a<15>:I a<14>:I a<13>:I a<12>:I a<11>:I a<10>:I a<9>:I a<8>:I a<7>:I 
*.PININFO a<6>:I a<5>:I a<4>:I a<3>:I a<2>:I a<1>:I a<0>:I alucont<3>:I 
*.PININFO alucont<2>:I alucont<1>:I alucont<0>:I b<15>:I b<14>:I b<13>:I 
*.PININFO b<12>:I b<11>:I b<10>:I b<9>:I b<8>:I b<7>:I b<6>:I b<5>:I b<4>:I 
*.PININFO b<3>:I b<2>:I b<1>:I b<0>:I PSR<7>:O PSR<6>:O PSR<5>:O PSR<4>:O 
*.PININFO PSR<3>:O PSR<2>:O PSR<1>:O PSR<0>:O result<15>:O result<14>:O 
*.PININFO result<13>:O result<12>:O result<11>:O result<10>:O result<9>:O 
*.PININFO result<8>:O result<7>:O result<6>:O result<5>:O result<4>:O 
*.PININFO result<3>:O result<2>:O result<1>:O result<0>:O VDD:B VSS:B
*.CONNECT PSR<7> n87 
*.CONNECT PSR<6> n87 
*.CONNECT PSR<5> n87 
*.CONNECT b<15> N110 
*.CONNECT a<15> N109 
XFE_DBTC17_src1_3 a<3> VDD VSS FE_DBTN17_src1_3 / INVX1
XFE_DBTC16_src1_0 a<0> VDD VSS FE_DBTN16_src1_0 / INVX1
XFE_DBTC8_N108 N108 VDD VSS FE_DBTN8_N108 / INVX1
XFE_DBTC7_sum_2 sum<2> VDD VSS FE_DBTN7_sum_2 / INVX1
XFE_DBTC6_sum_6 sum<6> VDD VSS FE_DBTN6_sum_6 / INVX1
XFE_DBTC5_sum_7 sum<7> VDD VSS FE_DBTN5_sum_7 / INVX1
XFE_DBTC4_sum_10 sum<10> VDD VSS FE_DBTN4_sum_10 / INVX1
XFE_DBTC3_sum_11 sum<11> VDD VSS FE_DBTN3_sum_11 / INVX1
XFE_DBTC2_sum_12 sum<12> VDD VSS FE_DBTN2_sum_12 / INVX1
XFE_DBTC1_sum_13 sum<13> VDD VSS FE_DBTN1_sum_13 / INVX1
XU113 n106 VDD VSS n104 / INVX1
XU145 n127 VDD VSS n126 / INVX1
XU153 N109 VDD VSS n68 / INVX1
XU158 sum<3> VDD VSS n142 / INVX1
XU166 sum<0> VDD VSS n151 / INVX1
XU209 n135 VDD VSS n122 / INVX1
XU212 alucont<0> VDD VSS n117 / INVX1
XU214 n158 VDD VSS n177 / INVX1
XU216 alucont<2> VDD VSS n111 / INVX1
XU118 n111 n112 alucont<1> VDD VSS n105 / NAND3X1
XU119 n111 n112 n106 VDD VSS n113 / NAND3X1
XU121 n117 n111 alucont<1> VDD VSS n116 / NAND3X1
XU149 n118 FE_DBTN8_N108 n132 VDD VSS n131 / NAND3X1
XU156 FE_DBTN7_sum_2 n142 n143 VDD VSS n140 / NAND3X1
XU160 FE_DBTN6_sum_6 FE_DBTN5_sum_7 n146 VDD VSS n139 / NAND3X1
XU165 FE_DBTN4_sum_10 FE_DBTN3_sum_11 n151 VDD VSS n148 / NAND3X1
XU169 FE_DBTN2_sum_12 FE_DBTN1_sum_13 n154 VDD VSS n147 / NAND3X1
XU173 n127 n155 n156 VDD VSS n130 / NAND3X1
XU179 b<2> n1 n163 VDD VSS n162 / NAND3X1
XU181 b<6> b<7> n164 VDD VSS n161 / NAND3X1
XU186 b<10> b<11> n2 VDD VSS n166 / NAND3X1
XU189 b<12> b<13> n167 VDD VSS n165 / NAND3X1
XU195 n4 FE_DBTN17_src1_3 n172 VDD VSS n171 / NAND3X1
XU198 n5 FE_DBTN18_src1_7 n173 VDD VSS n170 / NAND3X1
XU201 n7 FE_DBTN19_src1_11 FE_DBTN16_src1_0 VDD VSS n175 / NAND3X1
XU203 n9 FE_DBTN20_src1_13 n176 VDD VSS n174 / NAND3X1
XU210 n106 n112 alucont<2> VDD VSS n135 / NAND3X1
XU215 alucont<0> n111 alucont<3> VDD VSS n158 / NAND3X1
XU176 n136 n122 VDD VSS n157 / AND2X1
XU213 N119 n177 VDD VSS PSR<0> / AND2X1
XU22 n16 n17 VDD VSS n15 / NOR2X1
XU28 n16 n24 VDD VSS n23 / NOR2X1
XU35 n16 n30 VDD VSS n27 / NOR2X1
XU41 n16 n36 VDD VSS n33 / NOR2X1
XU46 n16 n41 VDD VSS n40 / NOR2X1
XU52 n16 n46 VDD VSS n45 / NOR2X1
XU59 n16 n51 VDD VSS n49 / NOR2X1
XU65 n16 n57 VDD VSS n55 / NOR2X1
XU70 n16 n62 VDD VSS n61 / NOR2X1
XU76 n16 n67 VDD VSS n66 / NOR2X1
XU82 n16 n73 VDD VSS n72 / NOR2X1
XU89 n16 n79 VDD VSS n76 / NOR2X1
XU95 n16 n85 VDD VSS n82 / NOR2X1
XU101 n16 n93 VDD VSS n90 / NOR2X1
XU107 n16 n99 VDD VSS n96 / NOR2X1
XU116 n16 n109 VDD VSS n107 / NOR2X1
XU139 n118 n119 VDD VSS PSR<4> / NOR2X1
XU150 n68 n133 VDD VSS n132 / NOR2X1
XU155 n139 n140 VDD VSS n138 / NOR2X1
XU157 sum<5> sum<4> VDD VSS n143 / NOR2X1
XU161 sum<9> sum<8> VDD VSS n146 / NOR2X1
XU164 n147 n148 VDD VSS n137 / NOR2X1
XU170 sum<1> sum<14> VDD VSS n154 / NOR2X1
XU175 n158 alucont<1> VDD VSS n129 / NOR2X1
XU178 n161 n162 VDD VSS n160 / NOR2X1
XU180 b<5> b<4> VDD VSS n163 / NOR2X1
XU182 b<9> b<8> VDD VSS n164 / NOR2X1
XU185 n165 n166 VDD VSS n159 / NOR2X1
XU190 b<1> b<14> VDD VSS n167 / NOR2X1
XU194 n170 n171 VDD VSS n169 / NOR2X1
XU196 a<5> a<4> VDD VSS n172 / NOR2X1
XU199 a<9> a<8> VDD VSS n173 / NOR2X1
XU200 n174 n175 VDD VSS n168 / NOR2X1
XU204 a<1> a<14> VDD VSS n176 / NOR2X1
XU205 FE_DBTN8_N108 N109 VDD VSS n127 / NOR2X1
XU206 n102 FE_DBTN8_N108 VDD VSS PSR<1> / NOR2X1
XU208 n177 n122 VDD VSS n102 / NOR2X1
XU211 n117 alucont<1> VDD VSS n106 / NOR2X1
XU19 n11 n12 VDD VSS result<9> / NAND2X1
XU20 sum<9> n13 VDD VSS n12 / NAND2X1
XU24 a<9> n18 VDD VSS n14 / NAND2X1
XU25 n20 n21 VDD VSS result<8> / NAND2X1
XU26 sum<8> n13 VDD VSS n21 / NAND2X1
XU30 a<8> n18 VDD VSS n22 / NAND2X1
XU31 n25 n26 VDD VSS result<7> / NAND2X1
XU32 sum<7> n13 VDD VSS n26 / NAND2X1
XU34 a<7> n18 VDD VSS n28 / NAND2X1
XU37 n31 n32 VDD VSS result<6> / NAND2X1
XU38 sum<6> n13 VDD VSS n32 / NAND2X1
XU40 a<6> n18 VDD VSS n34 / NAND2X1
XU43 n37 n38 VDD VSS result<5> / NAND2X1
XU44 sum<5> n13 VDD VSS n38 / NAND2X1
XU48 a<5> n18 VDD VSS n39 / NAND2X1
XU49 n42 n43 VDD VSS result<4> / NAND2X1
XU50 sum<4> n13 VDD VSS n43 / NAND2X1
XU54 a<4> n18 VDD VSS n44 / NAND2X1
XU55 n47 n48 VDD VSS result<3> / NAND2X1
XU56 sum<3> n13 VDD VSS n48 / NAND2X1
XU58 a<3> n18 VDD VSS n50 / NAND2X1
XU61 n53 n54 VDD VSS result<2> / NAND2X1
XU62 sum<2> n13 VDD VSS n54 / NAND2X1
XU64 a<2> n18 VDD VSS n56 / NAND2X1
XU67 n58 n59 VDD VSS result<1> / NAND2X1
XU68 sum<1> n13 VDD VSS n59 / NAND2X1
XU72 a<1> n18 VDD VSS n60 / NAND2X1
XU73 n63 n64 VDD VSS result<15> / NAND2X1
XU74 N108 n13 VDD VSS n64 / NAND2X1
XU78 N109 n18 VDD VSS n65 / NAND2X1
XU79 n69 n70 VDD VSS result<14> / NAND2X1
XU80 sum<14> n13 VDD VSS n70 / NAND2X1
XU84 a<14> n18 VDD VSS n71 / NAND2X1
XU85 n74 n75 VDD VSS result<13> / NAND2X1
XU86 sum<13> n13 VDD VSS n75 / NAND2X1
XU88 a<13> n18 VDD VSS n77 / NAND2X1
XU91 n80 n81 VDD VSS result<12> / NAND2X1
XU92 sum<12> n13 VDD VSS n81 / NAND2X1
XU94 a<12> n18 VDD VSS n83 / NAND2X1
XU97 n86 n89 VDD VSS result<11> / NAND2X1
XU98 sum<11> n13 VDD VSS n89 / NAND2X1
XU100 a<11> n18 VDD VSS n91 / NAND2X1
XU103 n94 n95 VDD VSS result<10> / NAND2X1
XU104 sum<10> n13 VDD VSS n95 / NAND2X1
XU106 a<10> n18 VDD VSS n97 / NAND2X1
XU109 n100 n101 VDD VSS result<0> / NAND2X1
XU110 sum<0> n13 VDD VSS n101 / NAND2X1
XU111 n102 n103 VDD VSS n13 / NAND2X1
XU112 n104 n105 VDD VSS n103 / NAND2X1
XU115 a<0> n18 VDD VSS n108 / NAND2X1
XU122 alucont<2> n106 VDD VSS n115 / NAND2X1
XU141 n120 n121 VDD VSS PSR<3> / NAND2X1
XU142 n122 n123 VDD VSS n121 / NAND2X1
XU143 n124 n125 VDD VSS n123 / NAND2X1
XU144 N110 n126 VDD VSS n125 / NAND2X1
XU146 N109 FE_DBTN8_N108 VDD VSS n124 / NAND2X1
XU147 N127 n129 VDD VSS n120 / NAND2X1
XU148 n130 n131 VDD VSS PSR<2> / NAND2X1
XU152 n129 n136 VDD VSS n134 / NAND2X1
XU154 n137 n138 VDD VSS n118 / NAND2X1
XU177 n159 n160 VDD VSS n136 / NAND2X1
XU193 n168 n169 VDD VSS n155 / NAND2X1
XU21 n14 n15 b<9> VDD VSS n11 / MUX2X1
XU23 n18 n19 a<9> VDD VSS n17 / MUX2X1
XU27 n22 n23 b<8> VDD VSS n20 / MUX2X1
XU29 n18 n19 a<8> VDD VSS n24 / MUX2X1
XU33 n27 n28 b<7> VDD VSS n25 / MUX2X1
XU36 n19 n18 FE_DBTN18_src1_7 VDD VSS n30 / MUX2X1
XU39 n33 n34 b<6> VDD VSS n31 / MUX2X1
XU42 n19 n18 n5 VDD VSS n36 / MUX2X1
XU45 n39 n40 b<5> VDD VSS n37 / MUX2X1
XU47 n18 n19 a<5> VDD VSS n41 / MUX2X1
XU51 n44 n45 b<4> VDD VSS n42 / MUX2X1
XU53 n18 n19 a<4> VDD VSS n46 / MUX2X1
XU57 n49 n50 n1 VDD VSS n47 / MUX2X1
XU60 n19 n18 FE_DBTN17_src1_3 VDD VSS n51 / MUX2X1
XU63 n55 n56 b<2> VDD VSS n53 / MUX2X1
XU66 n19 n18 n4 VDD VSS n57 / MUX2X1
XU69 n60 n61 b<1> VDD VSS n58 / MUX2X1
XU71 n18 n19 a<1> VDD VSS n62 / MUX2X1
XU75 n65 n66 N110 VDD VSS n63 / MUX2X1
XU77 n19 n18 n68 VDD VSS n67 / MUX2X1
XU81 n71 n72 b<14> VDD VSS n69 / MUX2X1
XU83 n18 n19 a<14> VDD VSS n73 / MUX2X1
XU87 n76 n77 b<13> VDD VSS n74 / MUX2X1
XU90 n19 n18 FE_DBTN20_src1_13 VDD VSS n79 / MUX2X1
XU93 n82 n83 b<12> VDD VSS n80 / MUX2X1
XU96 n19 n18 n9 VDD VSS n85 / MUX2X1
XU99 n90 n91 b<11> VDD VSS n86 / MUX2X1
XU102 n19 n18 FE_DBTN19_src1_11 VDD VSS n93 / MUX2X1
XU105 n96 n97 b<10> VDD VSS n94 / MUX2X1
XU108 n19 n18 n7 VDD VSS n99 / MUX2X1
XU114 n107 n108 n2 VDD VSS n100 / MUX2X1
XU117 n19 n18 FE_DBTN16_src1_0 VDD VSS n109 / MUX2X1
XU120 n115 n116 n112 VDD VSS n114 / MUX2X1
XU151 n134 n135 N110 VDD VSS n133 / MUX2X1
XU174 n157 n129 N110 VDD VSS n156 / MUX2X1
XU140 n102 N108 VDD VSS n119 / OR2X1
XU123 b<9> alucont<3> VDD VSS b2<9> / XOR2X1
XU124 b<8> alucont<3> VDD VSS b2<8> / XOR2X1
XU125 b<7> n112 VDD VSS b2<7> / XOR2X1
XU126 b<6> n112 VDD VSS b2<6> / XOR2X1
XU127 b<5> alucont<3> VDD VSS b2<5> / XOR2X1
XU128 b<4> alucont<3> VDD VSS b2<4> / XOR2X1
XU129 n1 n112 VDD VSS b2<3> / XOR2X1
XU130 b<2> n112 VDD VSS b2<2> / XOR2X1
XU131 b<1> alucont<3> VDD VSS b2<1> / XOR2X1
XU132 alucont<3> N110 VDD VSS b2<15> / XOR2X1
XU133 b<14> alucont<3> VDD VSS b2<14> / XOR2X1
XU134 b<13> n112 VDD VSS b2<13> / XOR2X1
XU135 b<12> n112 VDD VSS b2<12> / XOR2X1
XU136 b<11> n112 VDD VSS b2<11> / XOR2X1
XU137 b<10> n112 VDD VSS b2<10> / XOR2X1
XU138 n2 n112 VDD VSS b2<0> / XOR2X1
XU15 n114 VDD VSS n16 / INVX4
XU18 n113 VDD VSS n19 / INVX4
XU17 VDD VSS n88 / TIE1
XU16 VDD VSS n87 / TIE0
XFE_DBTC20_src1_13 a<13> VDD VSS FE_DBTN20_src1_13 / INVX2
XFE_DBTC19_src1_11 a<11> VDD VSS FE_DBTN19_src1_11 / INVX2
XFE_DBTC18_src1_7 a<7> VDD VSS FE_DBTN18_src1_7 / INVX2
XU3 b<0> VDD VSS n2 / INVX2
XU4 alucont<3> VDD VSS n112 / INVX2
XU6 b<3> VDD VSS n1 / INVX2
XU7 n105 VDD VSS n18 / INVX2
XU8 a<2> VDD VSS n4 / INVX2
XU10 a<6> VDD VSS n5 / INVX2
XU12 a<10> VDD VSS n7 / INVX2
XU14 a<12> VDD VSS n9 / INVX2
Xadd_1_root_add_14_2 N109 a<14> a<13> a<12> a<11> a<10> a<9> a<8> a<7> a<6> 
+ a<5> a<4> a<3> a<2> a<1> a<0> b2<15> b2<14> b2<13> b2<12> b2<11> b2<10> 
+ b2<9> b2<8> b2<7> b2<6> b2<5> b2<4> b2<3> b2<2> b2<1> b2<0> alucont<3> 
+ NeTt_1 N108 sum<14> sum<13> sum<12> sum<11> sum<10> sum<9> sum<8> sum<7> 
+ sum<6> sum<5> sum<4> sum<3> sum<2> sum<1> sum<0> VDD VSS FE_DBTN17_src1_3 
+ FE_DBTN18_src1_7 FE_DBTN19_src1_11 FE_DBTN20_src1_13 / ALU_WIDTH16_DW01_add_0
Xr447 N109 a<14> a<13> a<12> a<11> a<10> a<9> a<8> a<7> a<6> a<5> a<4> 
+ FE_DBTN17_src1_3 a<2> a<1> FE_DBTN16_src1_0 N110 b<14> b<13> b<12> b<11> 
+ b<10> b<9> b<8> b<7> b<6> b<5> b<4> b<3> b<2> b<1> b<0> NeTt_2 n87 n88 N119 
+ n87 VDD VSS / ALU_WIDTH16_DW_cmp_1
Xlt_60 N109 a<14> a<13> a<12> a<11> a<10> a<9> a<8> a<7> a<6> a<5> a<4> 
+ FE_DBTN17_src1_3 a<2> a<1> FE_DBTN16_src1_0 FE_DBTN8_N108 sum<14> 
+ FE_DBTN1_sum_13 FE_DBTN2_sum_12 FE_DBTN3_sum_11 FE_DBTN4_sum_10 sum<9> 
+ sum<8> FE_DBTN5_sum_7 FE_DBTN6_sum_6 sum<5> sum<4> sum<3> FE_DBTN7_sum_2 
+ sum<1> sum<0> NeTt_3 n87 n88 N127 n87 VDD VSS / ALU_WIDTH16_DW_cmp_0
.ENDS

************************************************************************
* Library Name: SC_LIB
* Cell Name:    DFFQX1
* View Name:    schematic
************************************************************************

.SUBCKT DFFQX1 CLK D Q VDD VSS
*.PININFO CLK:I D:I Q:O VDD:B VSS:B
MM8 net9 CLKB net12 VSS N l=180.0n w=220.0n m=1
MM5 net7 CLK net9 VSS N l=180.0n w=220.0n m=1
MM16 net6 net7 VSS VSS N l=180.0n w=220.0n m=1
MM13 net12 Q VSS VSS N l=180.0n w=220.0n m=1
MM15 Q net9 VSS VSS N l=180.0n w=220.0n m=1
MM3 D_TGATE CLK net6 VSS N l=180.0n w=220.0n m=1
MM0 D CLKB D_TGATE VSS N l=180.0n w=220.0n m=1
MM10 CLKB CLK VSS VSS N l=180.0n w=220.0n m=1
MM18 net7 D_TGATE VSS VSS N l=180.0n w=220.0n m=1
MM12 net12 Q VDD VDD P l=180.0n w=440.0n m=1
MM14 Q net9 VDD VDD P l=180.0n w=440.0n m=1
MM9 net12 CLK net9 VDD P l=180.0n w=440.0n m=1
MM4 net9 CLKB net7 VDD P l=180.0n w=440.0n m=1
MM11 CLKB CLK VDD VDD P l=180.0n w=440.0n m=1
MM17 net6 net7 VDD VDD P l=180.0n w=440.0n m=1
MM19 net7 D_TGATE VDD VDD P l=180.0n w=440.0n m=1
MM1 net6 CLKB D_TGATE VDD P l=180.0n w=440.0n m=1
MM2 D_TGATE CLK D VDD P l=180.0n w=440.0n m=1
.ENDS

************************************************************************
* Library Name: SC_LIB
* Cell Name:    BUFX1
* View Name:    schematic
************************************************************************

.SUBCKT BUFX1 A VDD VSS Z
*.PININFO A:I Z:O VDD:B VSS:B
MM5 Z net1 VSS VSS N l=180.0n w=220.0n m=1
MM0 net1 A VSS VSS N l=180.0n w=220.0n m=1
MM2 Z net1 VDD VDD P l=180.0n w=440.0n m=1
MM1 net1 A VDD VDD P l=180.0n w=440.0n m=1
.ENDS

************************************************************************
* Library Name: 16bitcpu
* Cell Name:    RegisterFile_16_4_0000_5fff_6ffe_cffd
* View Name:    schematic
************************************************************************

.SUBCKT RegisterFile_16_4_0000_5fff_6ffe_cffd VDD VSS clk clk_clone1 
+ clk_clone2 clk_clone3 clk_clone4 clk_clone5 clk_clone6 r_pad ra1<3> ra1<2> 
+ ra1<1> ra1<0> ra2<3> ra2<2> ra2<1> ra2<0> rd1<15> rd1<14> rd1<13> rd1<12> 
+ rd1<11> rd1<10> rd1<9> rd1<8> rd1<7> rd1<6> rd1<5> rd1<4> rd1<3> rd1<2> 
+ rd1<1> rd1<0> rd2<15> rd2<14> rd2<13> rd2<12> rd2<11> rd2<10> rd2<9> rd2<8> 
+ rd2<7> rd2<6> rd2<5> rd2<4> rd2<3> rd2<2> rd2<1> rd2<0> regwrite reset 
+ wd<15> wd<14> wd<13> wd<12> wd<11> wd<10> wd<9> wd<8> wd<7> wd<6> wd<5> 
+ wd<4> wd<3> wd<2> wd<1> wd<0>
*.PININFO clk:I clk_clone1:I clk_clone2:I clk_clone3:I clk_clone4:I 
*.PININFO clk_clone5:I clk_clone6:I r_pad:I ra1<3>:I ra1<2>:I ra1<1>:I 
*.PININFO ra1<0>:I ra2<3>:I ra2<2>:I ra2<1>:I ra2<0>:I regwrite:I reset:I 
*.PININFO wd<15>:I wd<14>:I wd<13>:I wd<12>:I wd<11>:I wd<10>:I wd<9>:I 
*.PININFO wd<8>:I wd<7>:I wd<6>:I wd<5>:I wd<4>:I wd<3>:I wd<2>:I wd<1>:I 
*.PININFO wd<0>:I rd1<15>:O rd1<14>:O rd1<13>:O rd1<12>:O rd1<11>:O rd1<10>:O 
*.PININFO rd1<9>:O rd1<8>:O rd1<7>:O rd1<6>:O rd1<5>:O rd1<4>:O rd1<3>:O 
*.PININFO rd1<2>:O rd1<1>:O rd1<0>:O rd2<15>:O rd2<14>:O rd2<13>:O rd2<12>:O 
*.PININFO rd2<11>:O rd2<10>:O rd2<9>:O rd2<8>:O rd2<7>:O rd2<6>:O rd2<5>:O 
*.PININFO rd2<4>:O rd2<3>:O rd2<2>:O rd2<1>:O rd2<0>:O VDD:B VSS:B
*.CONNECT ra1<2> N16 
*.CONNECT ra1<1> N15 
*.CONNECT ra1<0> N14 
*.CONNECT ra2<3> N21 
*.CONNECT ra2<2> N20 
*.CONNECT ra2<1> N19 
*.CONNECT ra2<0> N18 
*.CONNECT ra1<3> N17 
XU3 n185 VDD VSS n1794 / INVX2
XU4 n30 VDD VSS n1788 / INVX2
XU5 n80 VDD VSS n1792 / INVX2
XU6 n115 VDD VSS n1795 / INVX2
XU7 n151 VDD VSS n1791 / INVX2
XU8 n219 VDD VSS n1790 / INVX2
XU9 n253 VDD VSS n1793 / INVX2
XU10 n289 VDD VSS n1789 / INVX2
XU11 n323 VDD VSS n1803 / INVX2
XU12 n358 VDD VSS n1799 / INVX2
XU13 n393 VDD VSS n1802 / INVX2
XU14 n427 VDD VSS n1798 / INVX2
XU15 n461 VDD VSS n1801 / INVX2
XU16 n495 VDD VSS n1797 / INVX2
XU17 n529 VDD VSS n1800 / INVX2
XU18 n564 VDD VSS n1796 / INVX2
XU19 N17 VDD VSS n1290 / INVX2
XU20 N18 VDD VSS n1786 / INVX2
XU21 N19 VDD VSS n1787 / INVX2
XU22 N21 VDD VSS n1767 / INVX2
XU1360 N15 VDD VSS n1289 / INVX2
XU1871 n26 VDD VSS n1804 / INVX2
XU1872 N14 VDD VSS n1805 / INVX2
XU26 N126 n24 VDD VSS rd2<9> / AND2X1
XU27 N127 n24 VDD VSS rd2<8> / AND2X1
XU28 N128 n24 VDD VSS rd2<7> / AND2X1
XU29 N129 n24 VDD VSS rd2<6> / AND2X1
XU30 N130 n24 VDD VSS rd2<5> / AND2X1
XU31 N131 n24 VDD VSS rd2<4> / AND2X1
XU32 N132 n24 VDD VSS rd2<3> / AND2X1
XU33 N133 n24 VDD VSS rd2<2> / AND2X1
XU34 N134 n24 VDD VSS rd2<1> / AND2X1
XU35 N120 n24 VDD VSS rd2<15> / AND2X1
XU36 N121 n24 VDD VSS rd2<14> / AND2X1
XU37 N122 n24 VDD VSS rd2<13> / AND2X1
XU38 N123 n24 VDD VSS rd2<12> / AND2X1
XU39 N124 n24 VDD VSS rd2<11> / AND2X1
XU40 N125 n24 VDD VSS rd2<10> / AND2X1
XU41 N135 n24 VDD VSS rd2<0> / AND2X1
XU44 N108 n26 VDD VSS rd1<9> / AND2X1
XU45 N109 n26 VDD VSS rd1<8> / AND2X1
XU46 N110 n26 VDD VSS rd1<7> / AND2X1
XU47 N111 n26 VDD VSS rd1<6> / AND2X1
XU48 N112 n26 VDD VSS rd1<5> / AND2X1
XU49 N113 n26 VDD VSS rd1<4> / AND2X1
XU50 N114 n26 VDD VSS rd1<3> / AND2X1
XU51 N115 n26 VDD VSS rd1<2> / AND2X1
XU52 N116 n26 VDD VSS rd1<1> / AND2X1
XU53 N102 n26 VDD VSS rd1<15> / AND2X1
XU54 N103 n26 VDD VSS rd1<14> / AND2X1
XU55 N104 n26 VDD VSS rd1<13> / AND2X1
XU56 N105 n26 VDD VSS rd1<12> / AND2X1
XU57 N106 n26 VDD VSS rd1<11> / AND2X1
XU58 N107 n26 VDD VSS rd1<10> / AND2X1
XU59 N117 n26 VDD VSS rd1<0> / AND2X1
XU410 n286 n1805 VDD VSS n148 / AND2X1
XU461 N14 n286 VDD VSS n112 / AND2X1
XU462 regwrite n1290 VDD VSS n286 / AND2X1
XU765 N16 n1289 VDD VSS n216 / AND2X1
XU816 n561 n1805 VDD VSS n355 / AND2X1
XU820 wd<0> r_pad VDD VSS n29 / AND2X1
XU824 wd<1> r_pad VDD VSS n33 / AND2X1
XU828 wd<2> r_pad VDD VSS n36 / AND2X1
XU832 wd<3> r_pad VDD VSS n39 / AND2X1
XU836 wd<4> r_pad VDD VSS n42 / AND2X1
XU840 wd<5> r_pad VDD VSS n45 / AND2X1
XU844 wd<6> r_pad VDD VSS n48 / AND2X1
XU848 wd<7> r_pad VDD VSS n51 / AND2X1
XU852 wd<8> r_pad VDD VSS n54 / AND2X1
XU856 wd<9> r_pad VDD VSS n57 / AND2X1
XU860 wd<10> r_pad VDD VSS n60 / AND2X1
XU864 wd<11> r_pad VDD VSS n63 / AND2X1
XU868 wd<12> r_pad VDD VSS n66 / AND2X1
XU872 wd<13> r_pad VDD VSS n69 / AND2X1
XU876 wd<14> r_pad VDD VSS n72 / AND2X1
XU882 N16 N15 VDD VSS n285 / AND2X1
XU883 n561 N14 VDD VSS n390 / AND2X1
XU884 N17 regwrite VDD VSS n561 / AND2X1
XU885 wd<15> r_pad VDD VSS n75 / AND2X1
XU25 n6 n1805 VDD VSS n1266 / AND2X1
XU888 n7 n1805 VDD VSS n1267 / AND2X1
XU890 N16 N15 VDD VSS n8 / AND2X1
XU891 n8 n1805 VDD VSS n1268 / AND2X1
XU893 N16 n1289 VDD VSS n9 / AND2X1
XU894 n9 n1805 VDD VSS n1269 / AND2X1
XU896 n2 n1 VDD VSS n3 / AND2X1
XU898 n6 N14 VDD VSS n1275 / AND2X1
XU900 n7 N14 VDD VSS n1276 / AND2X1
XU902 N14 n8 VDD VSS n1277 / AND2X1
XU904 n9 N14 VDD VSS n1278 / AND2X1
XU906 n11 n10 VDD VSS n12 / AND2X1
XU914 n19 n18 VDD VSS n20 / AND2X1
XU920 n852 n23 VDD VSS n853 / AND2X1
XU929 n862 n861 VDD VSS n863 / AND2X1
XU935 n867 n866 VDD VSS n868 / AND2X1
XU943 n875 n874 VDD VSS n876 / AND2X1
XU949 n880 n879 VDD VSS n881 / AND2X1
XU958 n890 n889 VDD VSS n891 / AND2X1
XU964 n895 n894 VDD VSS n896 / AND2X1
XU972 n903 n902 VDD VSS n904 / AND2X1
XU978 n908 n907 VDD VSS n909 / AND2X1
XU987 n918 n917 VDD VSS n919 / AND2X1
XU993 n923 n922 VDD VSS n924 / AND2X1
XU1001 n931 n930 VDD VSS n932 / AND2X1
XU1007 n936 n935 VDD VSS n937 / AND2X1
XU1016 n946 n945 VDD VSS n947 / AND2X1
XU1022 n951 n950 VDD VSS n952 / AND2X1
XU1030 n959 n958 VDD VSS n960 / AND2X1
XU1036 n964 n963 VDD VSS n965 / AND2X1
XU1045 n974 n973 VDD VSS n975 / AND2X1
XU1051 n979 n978 VDD VSS n980 / AND2X1
XU1059 n987 n986 VDD VSS n988 / AND2X1
XU1065 n992 n991 VDD VSS n993 / AND2X1
XU1074 n1002 n1001 VDD VSS n1003 / AND2X1
XU1080 n1007 n1006 VDD VSS n1008 / AND2X1
XU1088 n1015 n1014 VDD VSS n1016 / AND2X1
XU1094 n1020 n1019 VDD VSS n1021 / AND2X1
XU1103 n1030 n1029 VDD VSS n1031 / AND2X1
XU1109 n1035 n1034 VDD VSS n1036 / AND2X1
XU1117 n1043 n1042 VDD VSS n1044 / AND2X1
XU1123 n1048 n1047 VDD VSS n1049 / AND2X1
XU1132 n1058 n1057 VDD VSS n1059 / AND2X1
XU1138 n1063 n1062 VDD VSS n1064 / AND2X1
XU1146 n1071 n1070 VDD VSS n1072 / AND2X1
XU1152 n1076 n1075 VDD VSS n1077 / AND2X1
XU1161 n1086 n1085 VDD VSS n1087 / AND2X1
XU1167 n1091 n1090 VDD VSS n1092 / AND2X1
XU1175 n1099 n1098 VDD VSS n1100 / AND2X1
XU1181 n1104 n1103 VDD VSS n1105 / AND2X1
XU1190 n1114 n1113 VDD VSS n1115 / AND2X1
XU1196 n1119 n1118 VDD VSS n1120 / AND2X1
XU1204 n1127 n1126 VDD VSS n1128 / AND2X1
XU1210 n1132 n1131 VDD VSS n1133 / AND2X1
XU1219 n1142 n1141 VDD VSS n1143 / AND2X1
XU1225 n1147 n1146 VDD VSS n1148 / AND2X1
XU1233 n1155 n1154 VDD VSS n1156 / AND2X1
XU1239 n1160 n1159 VDD VSS n1161 / AND2X1
XU1248 n1170 n1169 VDD VSS n1171 / AND2X1
XU1254 n1175 n1174 VDD VSS n1176 / AND2X1
XU1262 n1183 n1182 VDD VSS n1184 / AND2X1
XU1268 n1188 n1187 VDD VSS n1189 / AND2X1
XU1277 n1198 n1197 VDD VSS n1199 / AND2X1
XU1283 n1203 n1202 VDD VSS n1204 / AND2X1
XU1291 n1211 n1210 VDD VSS n1212 / AND2X1
XU1297 n1216 n1215 VDD VSS n1217 / AND2X1
XU1306 n1226 n1225 VDD VSS n1227 / AND2X1
XU1312 n1231 n1230 VDD VSS n1232 / AND2X1
XU1320 n1239 n1238 VDD VSS n1240 / AND2X1
XU1326 n1244 n1243 VDD VSS n1245 / AND2X1
XU1335 n1254 n1253 VDD VSS n1255 / AND2X1
XU1341 n1259 n1258 VDD VSS n1260 / AND2X1
XU1349 n1271 n1270 VDD VSS n1272 / AND2X1
XU1355 n1280 n1279 VDD VSS n1281 / AND2X1
XU1361 n6 n1805 VDD VSS n1291 / AND2X1
XU1362 n6 n1805 VDD VSS n1292 / AND2X1
XU1363 n7 n1805 VDD VSS n1293 / AND2X1
XU1364 n7 n1805 VDD VSS n1294 / AND2X1
XU1365 n8 n1805 VDD VSS n1295 / AND2X1
XU1366 n8 n1805 VDD VSS n1296 / AND2X1
XU1367 n9 n1805 VDD VSS n1297 / AND2X1
XU1368 n9 n1805 VDD VSS n1298 / AND2X1
XU1369 n6 N14 VDD VSS n1299 / AND2X1
XU1370 n6 N14 VDD VSS n1300 / AND2X1
XU1371 n7 N14 VDD VSS n1301 / AND2X1
XU1372 n7 N14 VDD VSS n1302 / AND2X1
XU1373 N14 n8 VDD VSS n1303 / AND2X1
XU1374 N14 n8 VDD VSS n1304 / AND2X1
XU1375 n9 N14 VDD VSS n1305 / AND2X1
XU1376 n9 N14 VDD VSS n1306 / AND2X1
XU1378 n1312 n1786 VDD VSS n1744 / AND2X1
XU1381 n1313 n1786 VDD VSS n1745 / AND2X1
XU1383 N20 N19 VDD VSS n1314 / AND2X1
XU1384 n1314 n1786 VDD VSS n1746 / AND2X1
XU1386 N20 n1787 VDD VSS n1315 / AND2X1
XU1387 n1315 n1786 VDD VSS n1747 / AND2X1
XU1389 n1308 n1307 VDD VSS n1309 / AND2X1
XU1391 n1312 N18 VDD VSS n1753 / AND2X1
XU1393 n1313 N18 VDD VSS n1754 / AND2X1
XU1395 N18 n1314 VDD VSS n1755 / AND2X1
XU1397 n1315 N18 VDD VSS n1756 / AND2X1
XU1399 n1317 n1316 VDD VSS n1318 / AND2X1
XU1407 n1325 n1324 VDD VSS n1326 / AND2X1
XU1413 n1330 n1329 VDD VSS n1331 / AND2X1
XU1422 n1340 n1339 VDD VSS n1341 / AND2X1
XU1428 n1345 n1344 VDD VSS n1346 / AND2X1
XU1436 n1353 n1352 VDD VSS n1354 / AND2X1
XU1442 n1358 n1357 VDD VSS n1359 / AND2X1
XU1451 n1368 n1367 VDD VSS n1369 / AND2X1
XU1457 n1373 n1372 VDD VSS n1374 / AND2X1
XU1465 n1381 n1380 VDD VSS n1382 / AND2X1
XU1471 n1386 n1385 VDD VSS n1387 / AND2X1
XU1480 n1396 n1395 VDD VSS n1397 / AND2X1
XU1486 n1401 n1400 VDD VSS n1402 / AND2X1
XU1494 n1409 n1408 VDD VSS n1410 / AND2X1
XU1500 n1414 n1413 VDD VSS n1415 / AND2X1
XU1509 n1424 n1423 VDD VSS n1425 / AND2X1
XU1515 n1429 n1428 VDD VSS n1430 / AND2X1
XU1523 n1437 n1436 VDD VSS n1438 / AND2X1
XU1529 n1442 n1441 VDD VSS n1443 / AND2X1
XU1538 n1452 n1451 VDD VSS n1453 / AND2X1
XU1544 n1457 n1456 VDD VSS n1458 / AND2X1
XU1552 n1465 n1464 VDD VSS n1466 / AND2X1
XU1558 n1470 n1469 VDD VSS n1471 / AND2X1
XU1567 n1480 n1479 VDD VSS n1481 / AND2X1
XU1573 n1485 n1484 VDD VSS n1486 / AND2X1
XU1581 n1493 n1492 VDD VSS n1494 / AND2X1
XU1587 n1498 n1497 VDD VSS n1499 / AND2X1
XU1596 n1508 n1507 VDD VSS n1509 / AND2X1
XU1602 n1513 n1512 VDD VSS n1514 / AND2X1
XU1610 n1521 n1520 VDD VSS n1522 / AND2X1
XU1616 n1526 n1525 VDD VSS n1527 / AND2X1
XU1625 n1536 n1535 VDD VSS n1537 / AND2X1
XU1631 n1541 n1540 VDD VSS n1542 / AND2X1
XU1639 n1549 n1548 VDD VSS n1550 / AND2X1
XU1645 n1554 n1553 VDD VSS n1555 / AND2X1
XU1654 n1564 n1563 VDD VSS n1565 / AND2X1
XU1660 n1569 n1568 VDD VSS n1570 / AND2X1
XU1668 n1577 n1576 VDD VSS n1578 / AND2X1
XU1674 n1582 n1581 VDD VSS n1583 / AND2X1
XU1683 n1592 n1591 VDD VSS n1593 / AND2X1
XU1689 n1597 n1596 VDD VSS n1598 / AND2X1
XU1697 n1605 n1604 VDD VSS n1606 / AND2X1
XU1703 n1610 n1609 VDD VSS n1611 / AND2X1
XU1712 n1620 n1619 VDD VSS n1621 / AND2X1
XU1718 n1625 n1624 VDD VSS n1626 / AND2X1
XU1726 n1633 n1632 VDD VSS n1634 / AND2X1
XU1732 n1638 n1637 VDD VSS n1639 / AND2X1
XU1741 n1648 n1647 VDD VSS n1649 / AND2X1
XU1747 n1653 n1652 VDD VSS n1654 / AND2X1
XU1755 n1661 n1660 VDD VSS n1662 / AND2X1
XU1761 n1666 n1665 VDD VSS n1667 / AND2X1
XU1770 n1676 n1675 VDD VSS n1677 / AND2X1
XU1776 n1681 n1680 VDD VSS n1682 / AND2X1
XU1784 n1689 n1688 VDD VSS n1690 / AND2X1
XU1790 n1694 n1693 VDD VSS n1695 / AND2X1
XU1799 n1704 n1703 VDD VSS n1705 / AND2X1
XU1805 n1709 n1708 VDD VSS n1710 / AND2X1
XU1813 n1717 n1716 VDD VSS n1718 / AND2X1
XU1819 n1722 n1721 VDD VSS n1723 / AND2X1
XU1828 n1732 n1731 VDD VSS n1733 / AND2X1
XU1834 n1737 n1736 VDD VSS n1738 / AND2X1
XU1842 n1749 n1748 VDD VSS n1750 / AND2X1
XU1848 n1758 n1757 VDD VSS n1759 / AND2X1
XU1853 n1312 n1786 VDD VSS n1768 / AND2X1
XU1854 n1312 n1786 VDD VSS n1769 / AND2X1
XU1855 n1313 n1786 VDD VSS n1770 / AND2X1
XU1856 n1313 n1786 VDD VSS n1771 / AND2X1
XU1857 n1314 n1786 VDD VSS n1772 / AND2X1
XU1858 n1314 n1786 VDD VSS n1773 / AND2X1
XU1859 n1315 n1786 VDD VSS n1774 / AND2X1
XU1860 n1315 n1786 VDD VSS n1775 / AND2X1
XU1861 n1312 N18 VDD VSS n1776 / AND2X1
XU1862 n1312 N18 VDD VSS n1777 / AND2X1
XU1863 n1313 N18 VDD VSS n1778 / AND2X1
XU1864 n1313 N18 VDD VSS n1779 / AND2X1
XU1865 N18 n1314 VDD VSS n1780 / AND2X1
XU1866 N18 n1314 VDD VSS n1781 / AND2X1
XU1867 n1315 N18 VDD VSS n1782 / AND2X1
XU1868 n1315 N18 VDD VSS n1783 / AND2X1
XU924 n860 n859 VDD VSS N117 / OR2X1
XU953 n888 n887 VDD VSS N116 / OR2X1
XU982 n916 n915 VDD VSS N115 / OR2X1
XU1011 n944 n943 VDD VSS N114 / OR2X1
XU1040 n972 n971 VDD VSS N113 / OR2X1
XU1069 n1000 n999 VDD VSS N112 / OR2X1
XU1098 n1028 n1027 VDD VSS N111 / OR2X1
XU1127 n1056 n1055 VDD VSS N110 / OR2X1
XU1156 n1084 n1083 VDD VSS N109 / OR2X1
XU1185 n1112 n1111 VDD VSS N108 / OR2X1
XU1214 n1140 n1139 VDD VSS N107 / OR2X1
XU1243 n1168 n1167 VDD VSS N106 / OR2X1
XU1272 n1196 n1195 VDD VSS N105 / OR2X1
XU1301 n1224 n1223 VDD VSS N104 / OR2X1
XU1330 n1252 n1251 VDD VSS N103 / OR2X1
XU1359 n1288 n1287 VDD VSS N102 / OR2X1
XU1417 n1338 n1337 VDD VSS N135 / OR2X1
XU1446 n1366 n1365 VDD VSS N134 / OR2X1
XU1475 n1394 n1393 VDD VSS N133 / OR2X1
XU1504 n1422 n1421 VDD VSS N132 / OR2X1
XU1533 n1450 n1449 VDD VSS N131 / OR2X1
XU1562 n1478 n1477 VDD VSS N130 / OR2X1
XU1591 n1506 n1505 VDD VSS N129 / OR2X1
XU1620 n1534 n1533 VDD VSS N128 / OR2X1
XU1649 n1562 n1561 VDD VSS N127 / OR2X1
XU1678 n1590 n1589 VDD VSS N126 / OR2X1
XU1707 n1618 n1617 VDD VSS N125 / OR2X1
XU1736 n1646 n1645 VDD VSS N124 / OR2X1
XU1765 n1674 n1673 VDD VSS N123 / OR2X1
XU1794 n1702 n1701 VDD VSS N122 / OR2X1
XU1823 n1730 n1729 VDD VSS N121 / OR2X1
XU1852 n1766 n1765 VDD VSS N120 / OR2X1
XU43 N21 N20 VDD VSS n25 / NOR2X1
XU563 N15 N16 VDD VSS n77 / NOR2X1
XU664 n1289 N16 VDD VSS n147 / NOR2X1
XU24 n1289 N16 VDD VSS n6 / NOR2X1
XU887 N15 N16 VDD VSS n7 / NOR2X1
XU908 n16 n15 VDD VSS n17 / NOR2X1
XU909 n1290 n17 VDD VSS n860 / NOR2X1
XU922 n857 n856 VDD VSS n858 / NOR2X1
XU923 N17 n858 VDD VSS n859 / NOR2X1
XU937 n872 n871 VDD VSS n873 / NOR2X1
XU938 n1290 n873 VDD VSS n888 / NOR2X1
XU951 n885 n884 VDD VSS n886 / NOR2X1
XU952 N17 n886 VDD VSS n887 / NOR2X1
XU966 n900 n899 VDD VSS n901 / NOR2X1
XU967 n1290 n901 VDD VSS n916 / NOR2X1
XU980 n913 n912 VDD VSS n914 / NOR2X1
XU981 N17 n914 VDD VSS n915 / NOR2X1
XU995 n928 n927 VDD VSS n929 / NOR2X1
XU996 n1290 n929 VDD VSS n944 / NOR2X1
XU1009 n941 n940 VDD VSS n942 / NOR2X1
XU1010 N17 n942 VDD VSS n943 / NOR2X1
XU1024 n956 n955 VDD VSS n957 / NOR2X1
XU1025 n1290 n957 VDD VSS n972 / NOR2X1
XU1038 n969 n968 VDD VSS n970 / NOR2X1
XU1039 N17 n970 VDD VSS n971 / NOR2X1
XU1053 n984 n983 VDD VSS n985 / NOR2X1
XU1054 n1290 n985 VDD VSS n1000 / NOR2X1
XU1067 n997 n996 VDD VSS n998 / NOR2X1
XU1068 N17 n998 VDD VSS n999 / NOR2X1
XU1082 n1012 n1011 VDD VSS n1013 / NOR2X1
XU1083 n1290 n1013 VDD VSS n1028 / NOR2X1
XU1096 n1025 n1024 VDD VSS n1026 / NOR2X1
XU1097 N17 n1026 VDD VSS n1027 / NOR2X1
XU1111 n1040 n1039 VDD VSS n1041 / NOR2X1
XU1112 n1290 n1041 VDD VSS n1056 / NOR2X1
XU1125 n1053 n1052 VDD VSS n1054 / NOR2X1
XU1126 N17 n1054 VDD VSS n1055 / NOR2X1
XU1140 n1068 n1067 VDD VSS n1069 / NOR2X1
XU1141 n1290 n1069 VDD VSS n1084 / NOR2X1
XU1154 n1081 n1080 VDD VSS n1082 / NOR2X1
XU1155 N17 n1082 VDD VSS n1083 / NOR2X1
XU1169 n1096 n1095 VDD VSS n1097 / NOR2X1
XU1170 n1290 n1097 VDD VSS n1112 / NOR2X1
XU1183 n1109 n1108 VDD VSS n1110 / NOR2X1
XU1184 N17 n1110 VDD VSS n1111 / NOR2X1
XU1198 n1124 n1123 VDD VSS n1125 / NOR2X1
XU1199 n1290 n1125 VDD VSS n1140 / NOR2X1
XU1212 n1137 n1136 VDD VSS n1138 / NOR2X1
XU1213 N17 n1138 VDD VSS n1139 / NOR2X1
XU1227 n1152 n1151 VDD VSS n1153 / NOR2X1
XU1228 n1290 n1153 VDD VSS n1168 / NOR2X1
XU1241 n1165 n1164 VDD VSS n1166 / NOR2X1
XU1242 N17 n1166 VDD VSS n1167 / NOR2X1
XU1256 n1180 n1179 VDD VSS n1181 / NOR2X1
XU1257 n1290 n1181 VDD VSS n1196 / NOR2X1
XU1270 n1193 n1192 VDD VSS n1194 / NOR2X1
XU1271 N17 n1194 VDD VSS n1195 / NOR2X1
XU1285 n1208 n1207 VDD VSS n1209 / NOR2X1
XU1286 n1290 n1209 VDD VSS n1224 / NOR2X1
XU1299 n1221 n1220 VDD VSS n1222 / NOR2X1
XU1300 N17 n1222 VDD VSS n1223 / NOR2X1
XU1314 n1236 n1235 VDD VSS n1237 / NOR2X1
XU1315 n1290 n1237 VDD VSS n1252 / NOR2X1
XU1328 n1249 n1248 VDD VSS n1250 / NOR2X1
XU1329 N17 n1250 VDD VSS n1251 / NOR2X1
XU1343 n1264 n1263 VDD VSS n1265 / NOR2X1
XU1344 n1265 n1290 VDD VSS n1288 / NOR2X1
XU1357 n1285 n1284 VDD VSS n1286 / NOR2X1
XU1358 N17 n1286 VDD VSS n1287 / NOR2X1
XU1377 n1787 N20 VDD VSS n1312 / NOR2X1
XU1380 N19 N20 VDD VSS n1313 / NOR2X1
XU1401 n1322 n1321 VDD VSS n1323 / NOR2X1
XU1402 n1767 n1323 VDD VSS n1338 / NOR2X1
XU1415 n1335 n1334 VDD VSS n1336 / NOR2X1
XU1416 N21 n1336 VDD VSS n1337 / NOR2X1
XU1430 n1350 n1349 VDD VSS n1351 / NOR2X1
XU1431 n1767 n1351 VDD VSS n1366 / NOR2X1
XU1444 n1363 n1362 VDD VSS n1364 / NOR2X1
XU1445 N21 n1364 VDD VSS n1365 / NOR2X1
XU1459 n1378 n1377 VDD VSS n1379 / NOR2X1
XU1460 n1767 n1379 VDD VSS n1394 / NOR2X1
XU1473 n1391 n1390 VDD VSS n1392 / NOR2X1
XU1474 N21 n1392 VDD VSS n1393 / NOR2X1
XU1488 n1406 n1405 VDD VSS n1407 / NOR2X1
XU1489 n1767 n1407 VDD VSS n1422 / NOR2X1
XU1502 n1419 n1418 VDD VSS n1420 / NOR2X1
XU1503 N21 n1420 VDD VSS n1421 / NOR2X1
XU1517 n1434 n1433 VDD VSS n1435 / NOR2X1
XU1518 n1767 n1435 VDD VSS n1450 / NOR2X1
XU1531 n1447 n1446 VDD VSS n1448 / NOR2X1
XU1532 N21 n1448 VDD VSS n1449 / NOR2X1
XU1546 n1462 n1461 VDD VSS n1463 / NOR2X1
XU1547 n1767 n1463 VDD VSS n1478 / NOR2X1
XU1560 n1475 n1474 VDD VSS n1476 / NOR2X1
XU1561 N21 n1476 VDD VSS n1477 / NOR2X1
XU1575 n1490 n1489 VDD VSS n1491 / NOR2X1
XU1576 n1767 n1491 VDD VSS n1506 / NOR2X1
XU1589 n1503 n1502 VDD VSS n1504 / NOR2X1
XU1590 N21 n1504 VDD VSS n1505 / NOR2X1
XU1604 n1518 n1517 VDD VSS n1519 / NOR2X1
XU1605 n1767 n1519 VDD VSS n1534 / NOR2X1
XU1618 n1531 n1530 VDD VSS n1532 / NOR2X1
XU1619 N21 n1532 VDD VSS n1533 / NOR2X1
XU1633 n1546 n1545 VDD VSS n1547 / NOR2X1
XU1634 n1767 n1547 VDD VSS n1562 / NOR2X1
XU1647 n1559 n1558 VDD VSS n1560 / NOR2X1
XU1648 N21 n1560 VDD VSS n1561 / NOR2X1
XU1662 n1574 n1573 VDD VSS n1575 / NOR2X1
XU1663 n1767 n1575 VDD VSS n1590 / NOR2X1
XU1676 n1587 n1586 VDD VSS n1588 / NOR2X1
XU1677 N21 n1588 VDD VSS n1589 / NOR2X1
XU1691 n1602 n1601 VDD VSS n1603 / NOR2X1
XU1692 n1767 n1603 VDD VSS n1618 / NOR2X1
XU1705 n1615 n1614 VDD VSS n1616 / NOR2X1
XU1706 N21 n1616 VDD VSS n1617 / NOR2X1
XU1720 n1630 n1629 VDD VSS n1631 / NOR2X1
XU1721 n1767 n1631 VDD VSS n1646 / NOR2X1
XU1734 n1643 n1642 VDD VSS n1644 / NOR2X1
XU1735 N21 n1644 VDD VSS n1645 / NOR2X1
XU1749 n1658 n1657 VDD VSS n1659 / NOR2X1
XU1750 n1767 n1659 VDD VSS n1674 / NOR2X1
XU1763 n1671 n1670 VDD VSS n1672 / NOR2X1
XU1764 N21 n1672 VDD VSS n1673 / NOR2X1
XU1778 n1686 n1685 VDD VSS n1687 / NOR2X1
XU1779 n1767 n1687 VDD VSS n1702 / NOR2X1
XU1792 n1699 n1698 VDD VSS n1700 / NOR2X1
XU1793 N21 n1700 VDD VSS n1701 / NOR2X1
XU1807 n1714 n1713 VDD VSS n1715 / NOR2X1
XU1808 n1767 n1715 VDD VSS n1730 / NOR2X1
XU1821 n1727 n1726 VDD VSS n1728 / NOR2X1
XU1822 N21 n1728 VDD VSS n1729 / NOR2X1
XU1836 n1742 n1741 VDD VSS n1743 / NOR2X1
XU1837 n1743 n1767 VDD VSS n1766 / NOR2X1
XU1850 n1763 n1762 VDD VSS n1764 / NOR2X1
XU1851 N21 n1764 VDD VSS n1765 / NOR2X1
XU42 n1786 n1787 n25 VDD VSS n24 / NAND3X1
XU110 n1805 n1290 n77 VDD VSS n26 / NAND3X1
XU769 n530 r_pad n531 VDD VSS n821 / NAND3X1
XU772 n532 r_pad n533 VDD VSS n822 / NAND3X1
XU775 n534 r_pad n535 VDD VSS n823 / NAND3X1
XU778 n536 r_pad n537 VDD VSS n824 / NAND3X1
XU781 n538 r_pad n539 VDD VSS n825 / NAND3X1
XU784 n540 r_pad n541 VDD VSS n826 / NAND3X1
XU787 n542 r_pad n543 VDD VSS n827 / NAND3X1
XU790 n544 r_pad n545 VDD VSS n828 / NAND3X1
XU793 n546 r_pad n547 VDD VSS n829 / NAND3X1
XU796 n548 r_pad n549 VDD VSS n830 / NAND3X1
XU799 n550 r_pad n551 VDD VSS n831 / NAND3X1
XU805 n554 r_pad n555 VDD VSS n833 / NAND3X1
XU808 n556 r_pad n557 VDD VSS n834 / NAND3X1
XU897 n5 n4 n3 VDD VSS n16 / NAND3X1
XU907 n14 n13 n12 VDD VSS n15 / NAND3X1
XU915 n22 n21 n20 VDD VSS n857 / NAND3X1
XU921 n855 n854 n853 VDD VSS n856 / NAND3X1
XU930 n865 n864 n863 VDD VSS n872 / NAND3X1
XU936 n870 n869 n868 VDD VSS n871 / NAND3X1
XU944 n878 n877 n876 VDD VSS n885 / NAND3X1
XU950 n883 n882 n881 VDD VSS n884 / NAND3X1
XU959 n893 n892 n891 VDD VSS n900 / NAND3X1
XU965 n898 n897 n896 VDD VSS n899 / NAND3X1
XU973 n906 n905 n904 VDD VSS n913 / NAND3X1
XU979 n911 n910 n909 VDD VSS n912 / NAND3X1
XU988 n921 n920 n919 VDD VSS n928 / NAND3X1
XU994 n926 n925 n924 VDD VSS n927 / NAND3X1
XU1002 n934 n933 n932 VDD VSS n941 / NAND3X1
XU1008 n939 n938 n937 VDD VSS n940 / NAND3X1
XU1017 n949 n948 n947 VDD VSS n956 / NAND3X1
XU1023 n954 n953 n952 VDD VSS n955 / NAND3X1
XU1031 n962 n961 n960 VDD VSS n969 / NAND3X1
XU1037 n967 n966 n965 VDD VSS n968 / NAND3X1
XU1046 n977 n976 n975 VDD VSS n984 / NAND3X1
XU1052 n982 n981 n980 VDD VSS n983 / NAND3X1
XU1060 n990 n989 n988 VDD VSS n997 / NAND3X1
XU1066 n995 n994 n993 VDD VSS n996 / NAND3X1
XU1075 n1005 n1004 n1003 VDD VSS n1012 / NAND3X1
XU1081 n1010 n1009 n1008 VDD VSS n1011 / NAND3X1
XU1089 n1018 n1017 n1016 VDD VSS n1025 / NAND3X1
XU1095 n1023 n1022 n1021 VDD VSS n1024 / NAND3X1
XU1104 n1033 n1032 n1031 VDD VSS n1040 / NAND3X1
XU1110 n1038 n1037 n1036 VDD VSS n1039 / NAND3X1
XU1118 n1046 n1045 n1044 VDD VSS n1053 / NAND3X1
XU1124 n1051 n1050 n1049 VDD VSS n1052 / NAND3X1
XU1133 n1061 n1060 n1059 VDD VSS n1068 / NAND3X1
XU1139 n1066 n1065 n1064 VDD VSS n1067 / NAND3X1
XU1147 n1074 n1073 n1072 VDD VSS n1081 / NAND3X1
XU1153 n1079 n1078 n1077 VDD VSS n1080 / NAND3X1
XU1162 n1089 n1088 n1087 VDD VSS n1096 / NAND3X1
XU1168 n1094 n1093 n1092 VDD VSS n1095 / NAND3X1
XU1176 n1102 n1101 n1100 VDD VSS n1109 / NAND3X1
XU1182 n1107 n1106 n1105 VDD VSS n1108 / NAND3X1
XU1191 n1117 n1116 n1115 VDD VSS n1124 / NAND3X1
XU1197 n1122 n1121 n1120 VDD VSS n1123 / NAND3X1
XU1205 n1130 n1129 n1128 VDD VSS n1137 / NAND3X1
XU1211 n1135 n1134 n1133 VDD VSS n1136 / NAND3X1
XU1220 n1145 n1144 n1143 VDD VSS n1152 / NAND3X1
XU1226 n1150 n1149 n1148 VDD VSS n1151 / NAND3X1
XU1234 n1158 n1157 n1156 VDD VSS n1165 / NAND3X1
XU1240 n1163 n1162 n1161 VDD VSS n1164 / NAND3X1
XU1249 n1173 n1172 n1171 VDD VSS n1180 / NAND3X1
XU1255 n1178 n1177 n1176 VDD VSS n1179 / NAND3X1
XU1263 n1186 n1185 n1184 VDD VSS n1193 / NAND3X1
XU1269 n1191 n1190 n1189 VDD VSS n1192 / NAND3X1
XU1278 n1201 n1200 n1199 VDD VSS n1208 / NAND3X1
XU1284 n1206 n1205 n1204 VDD VSS n1207 / NAND3X1
XU1292 n1214 n1213 n1212 VDD VSS n1221 / NAND3X1
XU1298 n1219 n1218 n1217 VDD VSS n1220 / NAND3X1
XU1307 n1229 n1228 n1227 VDD VSS n1236 / NAND3X1
XU1313 n1234 n1233 n1232 VDD VSS n1235 / NAND3X1
XU1321 n1242 n1241 n1240 VDD VSS n1249 / NAND3X1
XU1327 n1247 n1246 n1245 VDD VSS n1248 / NAND3X1
XU1336 n1257 n1256 n1255 VDD VSS n1264 / NAND3X1
XU1342 n1262 n1261 n1260 VDD VSS n1263 / NAND3X1
XU1350 n1274 n1273 n1272 VDD VSS n1285 / NAND3X1
XU1356 n1283 n1282 n1281 VDD VSS n1284 / NAND3X1
XU1390 n1311 n1310 n1309 VDD VSS n1322 / NAND3X1
XU1400 n1320 n1319 n1318 VDD VSS n1321 / NAND3X1
XU1408 n1328 n1327 n1326 VDD VSS n1335 / NAND3X1
XU1414 n1333 n1332 n1331 VDD VSS n1334 / NAND3X1
XU1423 n1343 n1342 n1341 VDD VSS n1350 / NAND3X1
XU1429 n1348 n1347 n1346 VDD VSS n1349 / NAND3X1
XU1437 n1356 n1355 n1354 VDD VSS n1363 / NAND3X1
XU1443 n1361 n1360 n1359 VDD VSS n1362 / NAND3X1
XU1452 n1371 n1370 n1369 VDD VSS n1378 / NAND3X1
XU1458 n1376 n1375 n1374 VDD VSS n1377 / NAND3X1
XU1466 n1384 n1383 n1382 VDD VSS n1391 / NAND3X1
XU1472 n1389 n1388 n1387 VDD VSS n1390 / NAND3X1
XU1481 n1399 n1398 n1397 VDD VSS n1406 / NAND3X1
XU1487 n1404 n1403 n1402 VDD VSS n1405 / NAND3X1
XU1495 n1412 n1411 n1410 VDD VSS n1419 / NAND3X1
XU1501 n1417 n1416 n1415 VDD VSS n1418 / NAND3X1
XU1510 n1427 n1426 n1425 VDD VSS n1434 / NAND3X1
XU1516 n1432 n1431 n1430 VDD VSS n1433 / NAND3X1
XU1524 n1440 n1439 n1438 VDD VSS n1447 / NAND3X1
XU1530 n1445 n1444 n1443 VDD VSS n1446 / NAND3X1
XU1539 n1455 n1454 n1453 VDD VSS n1462 / NAND3X1
XU1545 n1460 n1459 n1458 VDD VSS n1461 / NAND3X1
XU1553 n1468 n1467 n1466 VDD VSS n1475 / NAND3X1
XU1559 n1473 n1472 n1471 VDD VSS n1474 / NAND3X1
XU1568 n1483 n1482 n1481 VDD VSS n1490 / NAND3X1
XU1574 n1488 n1487 n1486 VDD VSS n1489 / NAND3X1
XU1582 n1496 n1495 n1494 VDD VSS n1503 / NAND3X1
XU1588 n1501 n1500 n1499 VDD VSS n1502 / NAND3X1
XU1597 n1511 n1510 n1509 VDD VSS n1518 / NAND3X1
XU1603 n1516 n1515 n1514 VDD VSS n1517 / NAND3X1
XU1611 n1524 n1523 n1522 VDD VSS n1531 / NAND3X1
XU1617 n1529 n1528 n1527 VDD VSS n1530 / NAND3X1
XU1626 n1539 n1538 n1537 VDD VSS n1546 / NAND3X1
XU1632 n1544 n1543 n1542 VDD VSS n1545 / NAND3X1
XU1640 n1552 n1551 n1550 VDD VSS n1559 / NAND3X1
XU1646 n1557 n1556 n1555 VDD VSS n1558 / NAND3X1
XU1655 n1567 n1566 n1565 VDD VSS n1574 / NAND3X1
XU1661 n1572 n1571 n1570 VDD VSS n1573 / NAND3X1
XU1669 n1580 n1579 n1578 VDD VSS n1587 / NAND3X1
XU1675 n1585 n1584 n1583 VDD VSS n1586 / NAND3X1
XU1684 n1595 n1594 n1593 VDD VSS n1602 / NAND3X1
XU1690 n1600 n1599 n1598 VDD VSS n1601 / NAND3X1
XU1698 n1608 n1607 n1606 VDD VSS n1615 / NAND3X1
XU1704 n1613 n1612 n1611 VDD VSS n1614 / NAND3X1
XU1713 n1623 n1622 n1621 VDD VSS n1630 / NAND3X1
XU1719 n1628 n1627 n1626 VDD VSS n1629 / NAND3X1
XU1727 n1636 n1635 n1634 VDD VSS n1643 / NAND3X1
XU1733 n1641 n1640 n1639 VDD VSS n1642 / NAND3X1
XU1742 n1651 n1650 n1649 VDD VSS n1658 / NAND3X1
XU1748 n1656 n1655 n1654 VDD VSS n1657 / NAND3X1
XU1756 n1664 n1663 n1662 VDD VSS n1671 / NAND3X1
XU1762 n1669 n1668 n1667 VDD VSS n1670 / NAND3X1
XU1771 n1679 n1678 n1677 VDD VSS n1686 / NAND3X1
XU1777 n1684 n1683 n1682 VDD VSS n1685 / NAND3X1
XU1785 n1692 n1691 n1690 VDD VSS n1699 / NAND3X1
XU1791 n1697 n1696 n1695 VDD VSS n1698 / NAND3X1
XU1800 n1707 n1706 n1705 VDD VSS n1714 / NAND3X1
XU1806 n1712 n1711 n1710 VDD VSS n1713 / NAND3X1
XU1814 n1720 n1719 n1718 VDD VSS n1727 / NAND3X1
XU1820 n1725 n1724 n1723 VDD VSS n1726 / NAND3X1
XU1829 n1735 n1734 n1733 VDD VSS n1742 / NAND3X1
XU1835 n1740 n1739 n1738 VDD VSS n1741 / NAND3X1
XU1843 n1752 n1751 n1750 VDD VSS n1763 / NAND3X1
XU1849 n1761 n1760 n1759 VDD VSS n1762 / NAND3X1
XU60 n27 n28 VDD VSS n596 / NAND2X1
XU61 RAM[0][0] n1788 VDD VSS n28 / NAND2X1
XU62 n29 n30 VDD VSS n27 / NAND2X1
XU63 n31 n32 VDD VSS n597 / NAND2X1
XU64 RAM[0][1] n1788 VDD VSS n32 / NAND2X1
XU65 n33 n30 VDD VSS n31 / NAND2X1
XU66 n34 n35 VDD VSS n598 / NAND2X1
XU67 RAM[0][2] n1788 VDD VSS n35 / NAND2X1
XU68 n36 n30 VDD VSS n34 / NAND2X1
XU69 n37 n38 VDD VSS n599 / NAND2X1
XU70 RAM[0][3] n1788 VDD VSS n38 / NAND2X1
XU71 n39 n30 VDD VSS n37 / NAND2X1
XU72 n40 n41 VDD VSS n600 / NAND2X1
XU73 RAM[0][4] n1788 VDD VSS n41 / NAND2X1
XU74 n42 n30 VDD VSS n40 / NAND2X1
XU75 n43 n44 VDD VSS n601 / NAND2X1
XU76 RAM[0][5] n1788 VDD VSS n44 / NAND2X1
XU77 n45 n30 VDD VSS n43 / NAND2X1
XU78 n46 n47 VDD VSS n602 / NAND2X1
XU79 RAM[0][6] n1788 VDD VSS n47 / NAND2X1
XU80 n48 n30 VDD VSS n46 / NAND2X1
XU81 n49 n50 VDD VSS n603 / NAND2X1
XU82 RAM[0][7] n1788 VDD VSS n50 / NAND2X1
XU83 n51 n30 VDD VSS n49 / NAND2X1
XU84 n52 n53 VDD VSS n604 / NAND2X1
XU85 RAM[0][8] n1788 VDD VSS n53 / NAND2X1
XU86 n54 n30 VDD VSS n52 / NAND2X1
XU87 n55 n56 VDD VSS n605 / NAND2X1
XU88 RAM[0][9] n1788 VDD VSS n56 / NAND2X1
XU89 n57 n30 VDD VSS n55 / NAND2X1
XU90 n58 n59 VDD VSS n606 / NAND2X1
XU91 RAM[0][10] n1788 VDD VSS n59 / NAND2X1
XU92 n60 n30 VDD VSS n58 / NAND2X1
XU93 n61 n62 VDD VSS n607 / NAND2X1
XU94 RAM[0][11] n1788 VDD VSS n62 / NAND2X1
XU95 n63 n30 VDD VSS n61 / NAND2X1
XU96 n64 n65 VDD VSS n608 / NAND2X1
XU97 RAM[0][12] n1788 VDD VSS n65 / NAND2X1
XU98 n66 n30 VDD VSS n64 / NAND2X1
XU99 n67 n68 VDD VSS n609 / NAND2X1
XU100 RAM[0][13] n1788 VDD VSS n68 / NAND2X1
XU101 n69 n30 VDD VSS n67 / NAND2X1
XU102 n70 n71 VDD VSS n610 / NAND2X1
XU103 RAM[0][14] n1788 VDD VSS n71 / NAND2X1
XU104 n72 n30 VDD VSS n70 / NAND2X1
XU105 n73 n74 VDD VSS n611 / NAND2X1
XU106 RAM[0][15] n1788 VDD VSS n74 / NAND2X1
XU107 n75 n30 VDD VSS n73 / NAND2X1
XU108 r_pad n76 VDD VSS n30 / NAND2X1
XU109 regwrite n1804 VDD VSS n76 / NAND2X1
XU111 n78 n79 VDD VSS n612 / NAND2X1
XU112 RAM[1][0] n1792 VDD VSS n79 / NAND2X1
XU113 n29 n80 VDD VSS n78 / NAND2X1
XU114 n81 n82 VDD VSS n613 / NAND2X1
XU115 RAM[1][1] n1792 VDD VSS n82 / NAND2X1
XU116 n33 n80 VDD VSS n81 / NAND2X1
XU117 n83 n84 VDD VSS n614 / NAND2X1
XU118 RAM[1][2] n1792 VDD VSS n84 / NAND2X1
XU119 n36 n80 VDD VSS n83 / NAND2X1
XU120 n85 n86 VDD VSS n615 / NAND2X1
XU121 RAM[1][3] n1792 VDD VSS n86 / NAND2X1
XU122 n39 n80 VDD VSS n85 / NAND2X1
XU123 n87 n88 VDD VSS n616 / NAND2X1
XU124 RAM[1][4] n1792 VDD VSS n88 / NAND2X1
XU125 n42 n80 VDD VSS n87 / NAND2X1
XU126 n89 n90 VDD VSS n617 / NAND2X1
XU127 RAM[1][5] n1792 VDD VSS n90 / NAND2X1
XU128 n45 n80 VDD VSS n89 / NAND2X1
XU129 n91 n92 VDD VSS n618 / NAND2X1
XU130 RAM[1][6] n1792 VDD VSS n92 / NAND2X1
XU131 n48 n80 VDD VSS n91 / NAND2X1
XU132 n93 n94 VDD VSS n619 / NAND2X1
XU133 RAM[1][7] n1792 VDD VSS n94 / NAND2X1
XU134 n51 n80 VDD VSS n93 / NAND2X1
XU135 n95 n96 VDD VSS n620 / NAND2X1
XU136 RAM[1][8] n1792 VDD VSS n96 / NAND2X1
XU137 n54 n80 VDD VSS n95 / NAND2X1
XU138 n97 n98 VDD VSS n621 / NAND2X1
XU139 RAM[1][9] n1792 VDD VSS n98 / NAND2X1
XU140 n57 n80 VDD VSS n97 / NAND2X1
XU141 n99 n100 VDD VSS n622 / NAND2X1
XU142 RAM[1][10] n1792 VDD VSS n100 / NAND2X1
XU143 n60 n80 VDD VSS n99 / NAND2X1
XU144 n101 n102 VDD VSS n623 / NAND2X1
XU145 RAM[1][11] n1792 VDD VSS n102 / NAND2X1
XU146 n63 n80 VDD VSS n101 / NAND2X1
XU147 n103 n104 VDD VSS n624 / NAND2X1
XU148 RAM[1][12] n1792 VDD VSS n104 / NAND2X1
XU149 n66 n80 VDD VSS n103 / NAND2X1
XU150 n105 n106 VDD VSS n625 / NAND2X1
XU151 RAM[1][13] n1792 VDD VSS n106 / NAND2X1
XU152 n69 n80 VDD VSS n105 / NAND2X1
XU153 n107 n108 VDD VSS n626 / NAND2X1
XU154 RAM[1][14] n1792 VDD VSS n108 / NAND2X1
XU155 n72 n80 VDD VSS n107 / NAND2X1
XU156 n109 n110 VDD VSS n627 / NAND2X1
XU157 RAM[1][15] n1792 VDD VSS n110 / NAND2X1
XU158 n75 n80 VDD VSS n109 / NAND2X1
XU159 r_pad n111 VDD VSS n80 / NAND2X1
XU160 n112 n77 VDD VSS n111 / NAND2X1
XU161 n113 n114 VDD VSS n628 / NAND2X1
XU162 RAM[2][0] n1795 VDD VSS n114 / NAND2X1
XU163 n29 n115 VDD VSS n113 / NAND2X1
XU164 n116 n117 VDD VSS n629 / NAND2X1
XU165 RAM[2][1] n1795 VDD VSS n117 / NAND2X1
XU166 n33 n115 VDD VSS n116 / NAND2X1
XU167 n118 n119 VDD VSS n630 / NAND2X1
XU168 RAM[2][2] n1795 VDD VSS n119 / NAND2X1
XU169 n36 n115 VDD VSS n118 / NAND2X1
XU170 n120 n121 VDD VSS n631 / NAND2X1
XU171 RAM[2][3] n1795 VDD VSS n121 / NAND2X1
XU172 n39 n115 VDD VSS n120 / NAND2X1
XU173 n122 n123 VDD VSS n632 / NAND2X1
XU174 RAM[2][4] n1795 VDD VSS n123 / NAND2X1
XU175 n42 n115 VDD VSS n122 / NAND2X1
XU176 n124 n125 VDD VSS n633 / NAND2X1
XU177 RAM[2][5] n1795 VDD VSS n125 / NAND2X1
XU178 n45 n115 VDD VSS n124 / NAND2X1
XU179 n126 n127 VDD VSS n634 / NAND2X1
XU180 RAM[2][6] n1795 VDD VSS n127 / NAND2X1
XU181 n48 n115 VDD VSS n126 / NAND2X1
XU182 n128 n129 VDD VSS n635 / NAND2X1
XU183 RAM[2][7] n1795 VDD VSS n129 / NAND2X1
XU184 n51 n115 VDD VSS n128 / NAND2X1
XU185 n130 n131 VDD VSS n636 / NAND2X1
XU186 RAM[2][8] n1795 VDD VSS n131 / NAND2X1
XU187 n54 n115 VDD VSS n130 / NAND2X1
XU188 n132 n133 VDD VSS n637 / NAND2X1
XU189 RAM[2][9] n1795 VDD VSS n133 / NAND2X1
XU190 n57 n115 VDD VSS n132 / NAND2X1
XU191 n134 n135 VDD VSS n638 / NAND2X1
XU192 RAM[2][10] n1795 VDD VSS n135 / NAND2X1
XU193 n60 n115 VDD VSS n134 / NAND2X1
XU194 n136 n137 VDD VSS n639 / NAND2X1
XU195 RAM[2][11] n1795 VDD VSS n137 / NAND2X1
XU196 n63 n115 VDD VSS n136 / NAND2X1
XU197 n138 n139 VDD VSS n640 / NAND2X1
XU198 RAM[2][12] n1795 VDD VSS n139 / NAND2X1
XU199 n66 n115 VDD VSS n138 / NAND2X1
XU200 n140 n141 VDD VSS n641 / NAND2X1
XU201 RAM[2][13] n1795 VDD VSS n141 / NAND2X1
XU202 n69 n115 VDD VSS n140 / NAND2X1
XU203 n142 n143 VDD VSS n642 / NAND2X1
XU204 RAM[2][14] n1795 VDD VSS n143 / NAND2X1
XU205 n72 n115 VDD VSS n142 / NAND2X1
XU206 n144 n145 VDD VSS n643 / NAND2X1
XU207 RAM[2][15] n1795 VDD VSS n145 / NAND2X1
XU208 n75 n115 VDD VSS n144 / NAND2X1
XU209 r_pad n146 VDD VSS n115 / NAND2X1
XU210 n147 n148 VDD VSS n146 / NAND2X1
XU211 n149 n150 VDD VSS n644 / NAND2X1
XU212 RAM[3][0] n1791 VDD VSS n150 / NAND2X1
XU213 n29 n151 VDD VSS n149 / NAND2X1
XU214 n152 n153 VDD VSS n645 / NAND2X1
XU215 RAM[3][1] n1791 VDD VSS n153 / NAND2X1
XU216 n33 n151 VDD VSS n152 / NAND2X1
XU217 n154 n155 VDD VSS n646 / NAND2X1
XU218 RAM[3][2] n1791 VDD VSS n155 / NAND2X1
XU219 n36 n151 VDD VSS n154 / NAND2X1
XU220 n156 n157 VDD VSS n647 / NAND2X1
XU221 RAM[3][3] n1791 VDD VSS n157 / NAND2X1
XU222 n39 n151 VDD VSS n156 / NAND2X1
XU223 n158 n159 VDD VSS n648 / NAND2X1
XU224 RAM[3][4] n1791 VDD VSS n159 / NAND2X1
XU225 n42 n151 VDD VSS n158 / NAND2X1
XU226 n160 n161 VDD VSS n649 / NAND2X1
XU227 RAM[3][5] n1791 VDD VSS n161 / NAND2X1
XU228 n45 n151 VDD VSS n160 / NAND2X1
XU229 n162 n163 VDD VSS n650 / NAND2X1
XU230 RAM[3][6] n1791 VDD VSS n163 / NAND2X1
XU231 n48 n151 VDD VSS n162 / NAND2X1
XU232 n164 n165 VDD VSS n651 / NAND2X1
XU233 RAM[3][7] n1791 VDD VSS n165 / NAND2X1
XU234 n51 n151 VDD VSS n164 / NAND2X1
XU235 n166 n167 VDD VSS n652 / NAND2X1
XU236 RAM[3][8] n1791 VDD VSS n167 / NAND2X1
XU237 n54 n151 VDD VSS n166 / NAND2X1
XU238 n168 n169 VDD VSS n653 / NAND2X1
XU239 RAM[3][9] n1791 VDD VSS n169 / NAND2X1
XU240 n57 n151 VDD VSS n168 / NAND2X1
XU241 n170 n171 VDD VSS n654 / NAND2X1
XU242 RAM[3][10] n1791 VDD VSS n171 / NAND2X1
XU243 n60 n151 VDD VSS n170 / NAND2X1
XU244 n172 n173 VDD VSS n655 / NAND2X1
XU245 RAM[3][11] n1791 VDD VSS n173 / NAND2X1
XU246 n63 n151 VDD VSS n172 / NAND2X1
XU247 n174 n175 VDD VSS n656 / NAND2X1
XU248 RAM[3][12] n1791 VDD VSS n175 / NAND2X1
XU249 n66 n151 VDD VSS n174 / NAND2X1
XU250 n176 n177 VDD VSS n657 / NAND2X1
XU251 RAM[3][13] n1791 VDD VSS n177 / NAND2X1
XU252 n69 n151 VDD VSS n176 / NAND2X1
XU253 n178 n179 VDD VSS n658 / NAND2X1
XU254 RAM[3][14] n1791 VDD VSS n179 / NAND2X1
XU255 n72 n151 VDD VSS n178 / NAND2X1
XU256 n180 n181 VDD VSS n659 / NAND2X1
XU257 RAM[3][15] n1791 VDD VSS n181 / NAND2X1
XU258 n75 n151 VDD VSS n180 / NAND2X1
XU259 r_pad n182 VDD VSS n151 / NAND2X1
XU260 n147 n112 VDD VSS n182 / NAND2X1
XU261 n183 n184 VDD VSS n660 / NAND2X1
XU262 RAM[4][0] n185 VDD VSS n184 / NAND2X1
XU263 n1794 wd<0> VDD VSS n183 / NAND2X1
XU264 n186 n187 VDD VSS n661 / NAND2X1
XU265 RAM[4][1] n185 VDD VSS n187 / NAND2X1
XU266 n1794 wd<1> VDD VSS n186 / NAND2X1
XU267 n188 n189 VDD VSS n662 / NAND2X1
XU268 RAM[4][2] n185 VDD VSS n189 / NAND2X1
XU269 n1794 wd<2> VDD VSS n188 / NAND2X1
XU270 n190 n191 VDD VSS n663 / NAND2X1
XU271 RAM[4][3] n185 VDD VSS n191 / NAND2X1
XU272 n1794 wd<3> VDD VSS n190 / NAND2X1
XU273 n192 n193 VDD VSS n664 / NAND2X1
XU274 RAM[4][4] n185 VDD VSS n193 / NAND2X1
XU275 n1794 wd<4> VDD VSS n192 / NAND2X1
XU276 n194 n195 VDD VSS n665 / NAND2X1
XU277 RAM[4][5] n185 VDD VSS n195 / NAND2X1
XU278 n1794 wd<5> VDD VSS n194 / NAND2X1
XU279 n196 n197 VDD VSS n666 / NAND2X1
XU280 RAM[4][6] n185 VDD VSS n197 / NAND2X1
XU281 n1794 wd<6> VDD VSS n196 / NAND2X1
XU282 n198 n199 VDD VSS n667 / NAND2X1
XU283 RAM[4][7] n185 VDD VSS n199 / NAND2X1
XU284 n1794 wd<7> VDD VSS n198 / NAND2X1
XU285 n200 n201 VDD VSS n668 / NAND2X1
XU286 RAM[4][8] n185 VDD VSS n201 / NAND2X1
XU287 n1794 wd<8> VDD VSS n200 / NAND2X1
XU288 n202 n203 VDD VSS n669 / NAND2X1
XU289 RAM[4][9] n185 VDD VSS n203 / NAND2X1
XU290 n1794 wd<9> VDD VSS n202 / NAND2X1
XU291 n204 n205 VDD VSS n670 / NAND2X1
XU292 RAM[4][10] n185 VDD VSS n205 / NAND2X1
XU293 n1794 wd<10> VDD VSS n204 / NAND2X1
XU294 n206 n207 VDD VSS n671 / NAND2X1
XU295 RAM[4][11] n185 VDD VSS n207 / NAND2X1
XU296 n1794 wd<11> VDD VSS n206 / NAND2X1
XU297 n208 n209 VDD VSS n672 / NAND2X1
XU298 RAM[4][12] n185 VDD VSS n209 / NAND2X1
XU299 n1794 wd<12> VDD VSS n208 / NAND2X1
XU300 n210 n211 VDD VSS n673 / NAND2X1
XU301 RAM[4][13] n185 VDD VSS n211 / NAND2X1
XU302 n1794 wd<13> VDD VSS n210 / NAND2X1
XU303 n212 n213 VDD VSS n674 / NAND2X1
XU304 RAM[4][14] n185 VDD VSS n213 / NAND2X1
XU305 n1794 wd<14> VDD VSS n212 / NAND2X1
XU306 n214 n215 VDD VSS n675 / NAND2X1
XU307 RAM[4][15] n185 VDD VSS n215 / NAND2X1
XU308 n1794 wd<15> VDD VSS n214 / NAND2X1
XU309 n216 n148 VDD VSS n185 / NAND2X1
XU310 n217 n218 VDD VSS n676 / NAND2X1
XU311 RAM[5][0] n1790 VDD VSS n218 / NAND2X1
XU312 n29 n219 VDD VSS n217 / NAND2X1
XU313 n220 n221 VDD VSS n677 / NAND2X1
XU314 RAM[5][1] n1790 VDD VSS n221 / NAND2X1
XU315 n33 n219 VDD VSS n220 / NAND2X1
XU316 n222 n223 VDD VSS n678 / NAND2X1
XU317 RAM[5][2] n1790 VDD VSS n223 / NAND2X1
XU318 n36 n219 VDD VSS n222 / NAND2X1
XU319 n224 n225 VDD VSS n679 / NAND2X1
XU320 RAM[5][3] n1790 VDD VSS n225 / NAND2X1
XU321 n39 n219 VDD VSS n224 / NAND2X1
XU322 n226 n227 VDD VSS n680 / NAND2X1
XU323 RAM[5][4] n1790 VDD VSS n227 / NAND2X1
XU324 n42 n219 VDD VSS n226 / NAND2X1
XU325 n228 n229 VDD VSS n681 / NAND2X1
XU326 RAM[5][5] n1790 VDD VSS n229 / NAND2X1
XU327 n45 n219 VDD VSS n228 / NAND2X1
XU328 n230 n231 VDD VSS n682 / NAND2X1
XU329 RAM[5][6] n1790 VDD VSS n231 / NAND2X1
XU330 n48 n219 VDD VSS n230 / NAND2X1
XU331 n232 n233 VDD VSS n683 / NAND2X1
XU332 RAM[5][7] n1790 VDD VSS n233 / NAND2X1
XU333 n51 n219 VDD VSS n232 / NAND2X1
XU334 n234 n235 VDD VSS n684 / NAND2X1
XU335 RAM[5][8] n1790 VDD VSS n235 / NAND2X1
XU336 n54 n219 VDD VSS n234 / NAND2X1
XU337 n236 n237 VDD VSS n685 / NAND2X1
XU338 RAM[5][9] n1790 VDD VSS n237 / NAND2X1
XU339 n57 n219 VDD VSS n236 / NAND2X1
XU340 n238 n239 VDD VSS n686 / NAND2X1
XU341 RAM[5][10] n1790 VDD VSS n239 / NAND2X1
XU342 n60 n219 VDD VSS n238 / NAND2X1
XU343 n240 n241 VDD VSS n687 / NAND2X1
XU344 RAM[5][11] n1790 VDD VSS n241 / NAND2X1
XU345 n63 n219 VDD VSS n240 / NAND2X1
XU346 n242 n243 VDD VSS n688 / NAND2X1
XU347 RAM[5][12] n1790 VDD VSS n243 / NAND2X1
XU348 n66 n219 VDD VSS n242 / NAND2X1
XU349 n244 n245 VDD VSS n689 / NAND2X1
XU350 RAM[5][13] n1790 VDD VSS n245 / NAND2X1
XU351 n69 n219 VDD VSS n244 / NAND2X1
XU352 n246 n247 VDD VSS n690 / NAND2X1
XU353 RAM[5][14] n1790 VDD VSS n247 / NAND2X1
XU354 n72 n219 VDD VSS n246 / NAND2X1
XU355 n248 n249 VDD VSS n691 / NAND2X1
XU356 RAM[5][15] n1790 VDD VSS n249 / NAND2X1
XU357 n75 n219 VDD VSS n248 / NAND2X1
XU358 r_pad n250 VDD VSS n219 / NAND2X1
XU359 n216 n112 VDD VSS n250 / NAND2X1
XU360 n251 n252 VDD VSS n692 / NAND2X1
XU361 RAM[6][0] n1793 VDD VSS n252 / NAND2X1
XU362 n29 n253 VDD VSS n251 / NAND2X1
XU363 n254 n255 VDD VSS n693 / NAND2X1
XU364 RAM[6][1] n1793 VDD VSS n255 / NAND2X1
XU365 n33 n253 VDD VSS n254 / NAND2X1
XU366 n256 n257 VDD VSS n694 / NAND2X1
XU367 RAM[6][2] n1793 VDD VSS n257 / NAND2X1
XU368 n36 n253 VDD VSS n256 / NAND2X1
XU369 n258 n259 VDD VSS n695 / NAND2X1
XU370 RAM[6][3] n1793 VDD VSS n259 / NAND2X1
XU371 n39 n253 VDD VSS n258 / NAND2X1
XU372 n260 n261 VDD VSS n696 / NAND2X1
XU373 RAM[6][4] n1793 VDD VSS n261 / NAND2X1
XU374 n42 n253 VDD VSS n260 / NAND2X1
XU375 n262 n263 VDD VSS n697 / NAND2X1
XU376 RAM[6][5] n1793 VDD VSS n263 / NAND2X1
XU377 n45 n253 VDD VSS n262 / NAND2X1
XU378 n264 n265 VDD VSS n698 / NAND2X1
XU379 RAM[6][6] n1793 VDD VSS n265 / NAND2X1
XU380 n48 n253 VDD VSS n264 / NAND2X1
XU381 n266 n267 VDD VSS n699 / NAND2X1
XU382 RAM[6][7] n1793 VDD VSS n267 / NAND2X1
XU383 n51 n253 VDD VSS n266 / NAND2X1
XU384 n268 n269 VDD VSS n700 / NAND2X1
XU385 RAM[6][8] n1793 VDD VSS n269 / NAND2X1
XU386 n54 n253 VDD VSS n268 / NAND2X1
XU387 n270 n271 VDD VSS n701 / NAND2X1
XU388 RAM[6][9] n1793 VDD VSS n271 / NAND2X1
XU389 n57 n253 VDD VSS n270 / NAND2X1
XU390 n272 n273 VDD VSS n702 / NAND2X1
XU391 RAM[6][10] n1793 VDD VSS n273 / NAND2X1
XU392 n60 n253 VDD VSS n272 / NAND2X1
XU393 n274 n275 VDD VSS n703 / NAND2X1
XU394 RAM[6][11] n1793 VDD VSS n275 / NAND2X1
XU395 n63 n253 VDD VSS n274 / NAND2X1
XU396 n276 n277 VDD VSS n704 / NAND2X1
XU397 RAM[6][12] n1793 VDD VSS n277 / NAND2X1
XU398 n66 n253 VDD VSS n276 / NAND2X1
XU399 n278 n279 VDD VSS n705 / NAND2X1
XU400 RAM[6][13] n1793 VDD VSS n279 / NAND2X1
XU401 n69 n253 VDD VSS n278 / NAND2X1
XU402 n280 n281 VDD VSS n706 / NAND2X1
XU403 RAM[6][14] n1793 VDD VSS n281 / NAND2X1
XU404 n72 n253 VDD VSS n280 / NAND2X1
XU405 n282 n283 VDD VSS n707 / NAND2X1
XU406 RAM[6][15] n1793 VDD VSS n283 / NAND2X1
XU407 n75 n253 VDD VSS n282 / NAND2X1
XU408 r_pad n284 VDD VSS n253 / NAND2X1
XU409 n285 n148 VDD VSS n284 / NAND2X1
XU411 n287 n288 VDD VSS n708 / NAND2X1
XU412 RAM[7][0] n1789 VDD VSS n288 / NAND2X1
XU413 n29 n289 VDD VSS n287 / NAND2X1
XU414 n290 n291 VDD VSS n709 / NAND2X1
XU415 RAM[7][1] n1789 VDD VSS n291 / NAND2X1
XU416 n33 n289 VDD VSS n290 / NAND2X1
XU417 n292 n293 VDD VSS n710 / NAND2X1
XU418 RAM[7][2] n1789 VDD VSS n293 / NAND2X1
XU419 n36 n289 VDD VSS n292 / NAND2X1
XU420 n294 n295 VDD VSS n711 / NAND2X1
XU421 RAM[7][3] n1789 VDD VSS n295 / NAND2X1
XU422 n39 n289 VDD VSS n294 / NAND2X1
XU423 n296 n297 VDD VSS n712 / NAND2X1
XU424 RAM[7][4] n1789 VDD VSS n297 / NAND2X1
XU425 n42 n289 VDD VSS n296 / NAND2X1
XU426 n298 n299 VDD VSS n713 / NAND2X1
XU427 RAM[7][5] n1789 VDD VSS n299 / NAND2X1
XU428 n45 n289 VDD VSS n298 / NAND2X1
XU429 n300 n301 VDD VSS n714 / NAND2X1
XU430 RAM[7][6] n1789 VDD VSS n301 / NAND2X1
XU431 n48 n289 VDD VSS n300 / NAND2X1
XU432 n302 n303 VDD VSS n715 / NAND2X1
XU433 RAM[7][7] n1789 VDD VSS n303 / NAND2X1
XU434 n51 n289 VDD VSS n302 / NAND2X1
XU435 n304 n305 VDD VSS n716 / NAND2X1
XU436 RAM[7][8] n1789 VDD VSS n305 / NAND2X1
XU437 n54 n289 VDD VSS n304 / NAND2X1
XU438 n306 n307 VDD VSS n717 / NAND2X1
XU439 RAM[7][9] n1789 VDD VSS n307 / NAND2X1
XU440 n57 n289 VDD VSS n306 / NAND2X1
XU441 n308 n309 VDD VSS n718 / NAND2X1
XU442 RAM[7][10] n1789 VDD VSS n309 / NAND2X1
XU443 n60 n289 VDD VSS n308 / NAND2X1
XU444 n310 n311 VDD VSS n719 / NAND2X1
XU445 RAM[7][11] n1789 VDD VSS n311 / NAND2X1
XU446 n63 n289 VDD VSS n310 / NAND2X1
XU447 n312 n313 VDD VSS n720 / NAND2X1
XU448 RAM[7][12] n1789 VDD VSS n313 / NAND2X1
XU449 n66 n289 VDD VSS n312 / NAND2X1
XU450 n314 n315 VDD VSS n721 / NAND2X1
XU451 RAM[7][13] n1789 VDD VSS n315 / NAND2X1
XU452 n69 n289 VDD VSS n314 / NAND2X1
XU453 n316 n317 VDD VSS n722 / NAND2X1
XU454 RAM[7][14] n1789 VDD VSS n317 / NAND2X1
XU455 n72 n289 VDD VSS n316 / NAND2X1
XU456 n318 n319 VDD VSS n723 / NAND2X1
XU457 RAM[7][15] n1789 VDD VSS n319 / NAND2X1
XU458 n75 n289 VDD VSS n318 / NAND2X1
XU459 r_pad n320 VDD VSS n289 / NAND2X1
XU460 n285 n112 VDD VSS n320 / NAND2X1
XU463 n321 n322 VDD VSS n724 / NAND2X1
XU464 RAM[8][0] n1803 VDD VSS n322 / NAND2X1
XU465 n29 n323 VDD VSS n321 / NAND2X1
XU466 n324 n325 VDD VSS n725 / NAND2X1
XU467 RAM[8][1] n1803 VDD VSS n325 / NAND2X1
XU468 n33 n323 VDD VSS n324 / NAND2X1
XU469 n326 n327 VDD VSS n726 / NAND2X1
XU470 RAM[8][2] n1803 VDD VSS n327 / NAND2X1
XU471 n36 n323 VDD VSS n326 / NAND2X1
XU472 n328 n329 VDD VSS n727 / NAND2X1
XU473 RAM[8][3] n1803 VDD VSS n329 / NAND2X1
XU474 n39 n323 VDD VSS n328 / NAND2X1
XU475 n330 n331 VDD VSS n728 / NAND2X1
XU476 RAM[8][4] n1803 VDD VSS n331 / NAND2X1
XU477 n42 n323 VDD VSS n330 / NAND2X1
XU478 n332 n333 VDD VSS n729 / NAND2X1
XU479 RAM[8][5] n1803 VDD VSS n333 / NAND2X1
XU480 n45 n323 VDD VSS n332 / NAND2X1
XU481 n334 n335 VDD VSS n730 / NAND2X1
XU482 RAM[8][6] n1803 VDD VSS n335 / NAND2X1
XU483 n48 n323 VDD VSS n334 / NAND2X1
XU484 n336 n337 VDD VSS n731 / NAND2X1
XU485 RAM[8][7] n1803 VDD VSS n337 / NAND2X1
XU486 n51 n323 VDD VSS n336 / NAND2X1
XU487 n338 n339 VDD VSS n732 / NAND2X1
XU488 RAM[8][8] n1803 VDD VSS n339 / NAND2X1
XU489 n54 n323 VDD VSS n338 / NAND2X1
XU490 n340 n341 VDD VSS n733 / NAND2X1
XU491 RAM[8][9] n1803 VDD VSS n341 / NAND2X1
XU492 n57 n323 VDD VSS n340 / NAND2X1
XU493 n342 n343 VDD VSS n734 / NAND2X1
XU494 RAM[8][10] n1803 VDD VSS n343 / NAND2X1
XU495 n60 n323 VDD VSS n342 / NAND2X1
XU496 n344 n345 VDD VSS n735 / NAND2X1
XU497 RAM[8][11] n1803 VDD VSS n345 / NAND2X1
XU498 n63 n323 VDD VSS n344 / NAND2X1
XU499 n346 n347 VDD VSS n736 / NAND2X1
XU500 RAM[8][12] n1803 VDD VSS n347 / NAND2X1
XU501 n66 n323 VDD VSS n346 / NAND2X1
XU502 n348 n349 VDD VSS n737 / NAND2X1
XU503 RAM[8][13] n1803 VDD VSS n349 / NAND2X1
XU504 n69 n323 VDD VSS n348 / NAND2X1
XU505 n350 n351 VDD VSS n738 / NAND2X1
XU506 RAM[8][14] n1803 VDD VSS n351 / NAND2X1
XU507 n72 n323 VDD VSS n350 / NAND2X1
XU508 n352 n353 VDD VSS n739 / NAND2X1
XU509 RAM[8][15] n1803 VDD VSS n353 / NAND2X1
XU510 n75 n323 VDD VSS n352 / NAND2X1
XU511 r_pad n354 VDD VSS n323 / NAND2X1
XU512 n355 n77 VDD VSS n354 / NAND2X1
XU513 n356 n357 VDD VSS n740 / NAND2X1
XU514 RAM[9][0] n1799 VDD VSS n357 / NAND2X1
XU515 n29 n358 VDD VSS n356 / NAND2X1
XU516 n359 n360 VDD VSS n741 / NAND2X1
XU517 RAM[9][1] n1799 VDD VSS n360 / NAND2X1
XU518 n33 n358 VDD VSS n359 / NAND2X1
XU519 n361 n362 VDD VSS n742 / NAND2X1
XU520 RAM[9][2] n1799 VDD VSS n362 / NAND2X1
XU521 n36 n358 VDD VSS n361 / NAND2X1
XU522 n363 n364 VDD VSS n743 / NAND2X1
XU523 RAM[9][3] n1799 VDD VSS n364 / NAND2X1
XU524 n39 n358 VDD VSS n363 / NAND2X1
XU525 n365 n366 VDD VSS n744 / NAND2X1
XU526 RAM[9][4] n1799 VDD VSS n366 / NAND2X1
XU527 n42 n358 VDD VSS n365 / NAND2X1
XU528 n367 n368 VDD VSS n745 / NAND2X1
XU529 RAM[9][5] n1799 VDD VSS n368 / NAND2X1
XU530 n45 n358 VDD VSS n367 / NAND2X1
XU531 n369 n370 VDD VSS n746 / NAND2X1
XU532 RAM[9][6] n1799 VDD VSS n370 / NAND2X1
XU533 n48 n358 VDD VSS n369 / NAND2X1
XU534 n371 n372 VDD VSS n747 / NAND2X1
XU535 RAM[9][7] n1799 VDD VSS n372 / NAND2X1
XU536 n51 n358 VDD VSS n371 / NAND2X1
XU537 n373 n374 VDD VSS n748 / NAND2X1
XU538 RAM[9][8] n1799 VDD VSS n374 / NAND2X1
XU539 n54 n358 VDD VSS n373 / NAND2X1
XU540 n375 n376 VDD VSS n749 / NAND2X1
XU541 RAM[9][9] n1799 VDD VSS n376 / NAND2X1
XU542 n57 n358 VDD VSS n375 / NAND2X1
XU543 n377 n378 VDD VSS n750 / NAND2X1
XU544 RAM[9][10] n1799 VDD VSS n378 / NAND2X1
XU545 n60 n358 VDD VSS n377 / NAND2X1
XU546 n379 n380 VDD VSS n751 / NAND2X1
XU547 RAM[9][11] n1799 VDD VSS n380 / NAND2X1
XU548 n63 n358 VDD VSS n379 / NAND2X1
XU549 n381 n382 VDD VSS n752 / NAND2X1
XU550 RAM[9][12] n1799 VDD VSS n382 / NAND2X1
XU551 n66 n358 VDD VSS n381 / NAND2X1
XU552 n383 n384 VDD VSS n753 / NAND2X1
XU553 RAM[9][13] n1799 VDD VSS n384 / NAND2X1
XU554 n69 n358 VDD VSS n383 / NAND2X1
XU555 n385 n386 VDD VSS n754 / NAND2X1
XU556 RAM[9][14] n1799 VDD VSS n386 / NAND2X1
XU557 n72 n358 VDD VSS n385 / NAND2X1
XU558 n387 n388 VDD VSS n755 / NAND2X1
XU559 RAM[9][15] n1799 VDD VSS n388 / NAND2X1
XU560 n75 n358 VDD VSS n387 / NAND2X1
XU561 r_pad n389 VDD VSS n358 / NAND2X1
XU562 n390 n77 VDD VSS n389 / NAND2X1
XU564 n391 n392 VDD VSS n756 / NAND2X1
XU565 RAM[10][0] n1802 VDD VSS n392 / NAND2X1
XU566 n29 n393 VDD VSS n391 / NAND2X1
XU567 n394 n395 VDD VSS n757 / NAND2X1
XU568 RAM[10][1] n1802 VDD VSS n395 / NAND2X1
XU569 n33 n393 VDD VSS n394 / NAND2X1
XU570 n396 n397 VDD VSS n758 / NAND2X1
XU571 RAM[10][2] n1802 VDD VSS n397 / NAND2X1
XU572 n36 n393 VDD VSS n396 / NAND2X1
XU573 n398 n399 VDD VSS n759 / NAND2X1
XU574 RAM[10][3] n1802 VDD VSS n399 / NAND2X1
XU575 n39 n393 VDD VSS n398 / NAND2X1
XU576 n400 n401 VDD VSS n760 / NAND2X1
XU577 RAM[10][4] n1802 VDD VSS n401 / NAND2X1
XU578 n42 n393 VDD VSS n400 / NAND2X1
XU579 n402 n403 VDD VSS n761 / NAND2X1
XU580 RAM[10][5] n1802 VDD VSS n403 / NAND2X1
XU581 n45 n393 VDD VSS n402 / NAND2X1
XU582 n404 n405 VDD VSS n762 / NAND2X1
XU583 RAM[10][6] n1802 VDD VSS n405 / NAND2X1
XU584 n48 n393 VDD VSS n404 / NAND2X1
XU585 n406 n407 VDD VSS n763 / NAND2X1
XU586 RAM[10][7] n1802 VDD VSS n407 / NAND2X1
XU587 n51 n393 VDD VSS n406 / NAND2X1
XU588 n408 n409 VDD VSS n764 / NAND2X1
XU589 RAM[10][8] n1802 VDD VSS n409 / NAND2X1
XU590 n54 n393 VDD VSS n408 / NAND2X1
XU591 n410 n411 VDD VSS n765 / NAND2X1
XU592 RAM[10][9] n1802 VDD VSS n411 / NAND2X1
XU593 n57 n393 VDD VSS n410 / NAND2X1
XU594 n412 n413 VDD VSS n766 / NAND2X1
XU595 RAM[10][10] n1802 VDD VSS n413 / NAND2X1
XU596 n60 n393 VDD VSS n412 / NAND2X1
XU597 n414 n415 VDD VSS n767 / NAND2X1
XU598 RAM[10][11] n1802 VDD VSS n415 / NAND2X1
XU599 n63 n393 VDD VSS n414 / NAND2X1
XU600 n416 n417 VDD VSS n768 / NAND2X1
XU601 RAM[10][12] n1802 VDD VSS n417 / NAND2X1
XU602 n66 n393 VDD VSS n416 / NAND2X1
XU603 n418 n419 VDD VSS n769 / NAND2X1
XU604 RAM[10][13] n1802 VDD VSS n419 / NAND2X1
XU605 n69 n393 VDD VSS n418 / NAND2X1
XU606 n420 n421 VDD VSS n770 / NAND2X1
XU607 RAM[10][14] n1802 VDD VSS n421 / NAND2X1
XU608 n72 n393 VDD VSS n420 / NAND2X1
XU609 n422 n423 VDD VSS n771 / NAND2X1
XU610 RAM[10][15] n1802 VDD VSS n423 / NAND2X1
XU611 n75 n393 VDD VSS n422 / NAND2X1
XU612 r_pad n424 VDD VSS n393 / NAND2X1
XU613 n355 n147 VDD VSS n424 / NAND2X1
XU614 n425 n426 VDD VSS n772 / NAND2X1
XU615 RAM[11][0] n1798 VDD VSS n426 / NAND2X1
XU616 n29 n427 VDD VSS n425 / NAND2X1
XU617 n428 n429 VDD VSS n773 / NAND2X1
XU618 RAM[11][1] n1798 VDD VSS n429 / NAND2X1
XU619 n33 n427 VDD VSS n428 / NAND2X1
XU620 n430 n431 VDD VSS n774 / NAND2X1
XU621 RAM[11][2] n1798 VDD VSS n431 / NAND2X1
XU622 n36 n427 VDD VSS n430 / NAND2X1
XU623 n432 n433 VDD VSS n775 / NAND2X1
XU624 RAM[11][3] n1798 VDD VSS n433 / NAND2X1
XU625 n39 n427 VDD VSS n432 / NAND2X1
XU626 n434 n435 VDD VSS n776 / NAND2X1
XU627 RAM[11][4] n1798 VDD VSS n435 / NAND2X1
XU628 n42 n427 VDD VSS n434 / NAND2X1
XU629 n436 n437 VDD VSS n777 / NAND2X1
XU630 RAM[11][5] n1798 VDD VSS n437 / NAND2X1
XU631 n45 n427 VDD VSS n436 / NAND2X1
XU632 n438 n439 VDD VSS n778 / NAND2X1
XU633 RAM[11][6] n1798 VDD VSS n439 / NAND2X1
XU634 n48 n427 VDD VSS n438 / NAND2X1
XU635 n440 n441 VDD VSS n779 / NAND2X1
XU636 RAM[11][7] n1798 VDD VSS n441 / NAND2X1
XU637 n51 n427 VDD VSS n440 / NAND2X1
XU638 n442 n443 VDD VSS n780 / NAND2X1
XU639 RAM[11][8] n1798 VDD VSS n443 / NAND2X1
XU640 n54 n427 VDD VSS n442 / NAND2X1
XU641 n444 n445 VDD VSS n781 / NAND2X1
XU642 RAM[11][9] n1798 VDD VSS n445 / NAND2X1
XU643 n57 n427 VDD VSS n444 / NAND2X1
XU644 n446 n447 VDD VSS n782 / NAND2X1
XU645 RAM[11][10] n1798 VDD VSS n447 / NAND2X1
XU646 n60 n427 VDD VSS n446 / NAND2X1
XU647 n448 n449 VDD VSS n783 / NAND2X1
XU648 RAM[11][11] n1798 VDD VSS n449 / NAND2X1
XU649 n63 n427 VDD VSS n448 / NAND2X1
XU650 n450 n451 VDD VSS n784 / NAND2X1
XU651 RAM[11][12] n1798 VDD VSS n451 / NAND2X1
XU652 n66 n427 VDD VSS n450 / NAND2X1
XU653 n452 n453 VDD VSS n785 / NAND2X1
XU654 RAM[11][13] n1798 VDD VSS n453 / NAND2X1
XU655 n69 n427 VDD VSS n452 / NAND2X1
XU656 n454 n455 VDD VSS n786 / NAND2X1
XU657 RAM[11][14] n1798 VDD VSS n455 / NAND2X1
XU658 n72 n427 VDD VSS n454 / NAND2X1
XU659 n456 n457 VDD VSS n787 / NAND2X1
XU660 RAM[11][15] n1798 VDD VSS n457 / NAND2X1
XU661 n75 n427 VDD VSS n456 / NAND2X1
XU662 r_pad n458 VDD VSS n427 / NAND2X1
XU663 n390 n147 VDD VSS n458 / NAND2X1
XU665 n459 n460 VDD VSS n788 / NAND2X1
XU666 RAM[12][0] n1801 VDD VSS n460 / NAND2X1
XU667 n29 n461 VDD VSS n459 / NAND2X1
XU668 n462 n463 VDD VSS n789 / NAND2X1
XU669 RAM[12][1] n1801 VDD VSS n463 / NAND2X1
XU670 n33 n461 VDD VSS n462 / NAND2X1
XU671 n464 n465 VDD VSS n790 / NAND2X1
XU672 RAM[12][2] n1801 VDD VSS n465 / NAND2X1
XU673 n36 n461 VDD VSS n464 / NAND2X1
XU674 n466 n467 VDD VSS n791 / NAND2X1
XU675 RAM[12][3] n1801 VDD VSS n467 / NAND2X1
XU676 n39 n461 VDD VSS n466 / NAND2X1
XU677 n468 n469 VDD VSS n792 / NAND2X1
XU678 RAM[12][4] n1801 VDD VSS n469 / NAND2X1
XU679 n42 n461 VDD VSS n468 / NAND2X1
XU680 n470 n471 VDD VSS n793 / NAND2X1
XU681 RAM[12][5] n1801 VDD VSS n471 / NAND2X1
XU682 n45 n461 VDD VSS n470 / NAND2X1
XU683 n472 n473 VDD VSS n794 / NAND2X1
XU684 RAM[12][6] n1801 VDD VSS n473 / NAND2X1
XU685 n48 n461 VDD VSS n472 / NAND2X1
XU686 n474 n475 VDD VSS n795 / NAND2X1
XU687 RAM[12][7] n1801 VDD VSS n475 / NAND2X1
XU688 n51 n461 VDD VSS n474 / NAND2X1
XU689 n476 n477 VDD VSS n796 / NAND2X1
XU690 RAM[12][8] n1801 VDD VSS n477 / NAND2X1
XU691 n54 n461 VDD VSS n476 / NAND2X1
XU692 n478 n479 VDD VSS n797 / NAND2X1
XU693 RAM[12][9] n1801 VDD VSS n479 / NAND2X1
XU694 n57 n461 VDD VSS n478 / NAND2X1
XU695 n480 n481 VDD VSS n798 / NAND2X1
XU696 RAM[12][10] n1801 VDD VSS n481 / NAND2X1
XU697 n60 n461 VDD VSS n480 / NAND2X1
XU698 n482 n483 VDD VSS n799 / NAND2X1
XU699 RAM[12][11] n1801 VDD VSS n483 / NAND2X1
XU700 n63 n461 VDD VSS n482 / NAND2X1
XU701 n484 n485 VDD VSS n800 / NAND2X1
XU702 RAM[12][12] n1801 VDD VSS n485 / NAND2X1
XU703 n66 n461 VDD VSS n484 / NAND2X1
XU704 n486 n487 VDD VSS n801 / NAND2X1
XU705 RAM[12][13] n1801 VDD VSS n487 / NAND2X1
XU706 n69 n461 VDD VSS n486 / NAND2X1
XU707 n488 n489 VDD VSS n802 / NAND2X1
XU708 RAM[12][14] n1801 VDD VSS n489 / NAND2X1
XU709 n72 n461 VDD VSS n488 / NAND2X1
XU710 n490 n491 VDD VSS n803 / NAND2X1
XU711 RAM[12][15] n1801 VDD VSS n491 / NAND2X1
XU712 n75 n461 VDD VSS n490 / NAND2X1
XU713 r_pad n492 VDD VSS n461 / NAND2X1
XU714 n355 n216 VDD VSS n492 / NAND2X1
XU715 n493 n494 VDD VSS n804 / NAND2X1
XU716 RAM[13][0] n1797 VDD VSS n494 / NAND2X1
XU717 n29 n495 VDD VSS n493 / NAND2X1
XU718 n496 n497 VDD VSS n805 / NAND2X1
XU719 RAM[13][1] n1797 VDD VSS n497 / NAND2X1
XU720 n33 n495 VDD VSS n496 / NAND2X1
XU721 n498 n499 VDD VSS n806 / NAND2X1
XU722 RAM[13][2] n1797 VDD VSS n499 / NAND2X1
XU723 n36 n495 VDD VSS n498 / NAND2X1
XU724 n500 n501 VDD VSS n807 / NAND2X1
XU725 RAM[13][3] n1797 VDD VSS n501 / NAND2X1
XU726 n39 n495 VDD VSS n500 / NAND2X1
XU727 n502 n503 VDD VSS n808 / NAND2X1
XU728 RAM[13][4] n1797 VDD VSS n503 / NAND2X1
XU729 n42 n495 VDD VSS n502 / NAND2X1
XU730 n504 n505 VDD VSS n809 / NAND2X1
XU731 RAM[13][5] n1797 VDD VSS n505 / NAND2X1
XU732 n45 n495 VDD VSS n504 / NAND2X1
XU733 n506 n507 VDD VSS n810 / NAND2X1
XU734 RAM[13][6] n1797 VDD VSS n507 / NAND2X1
XU735 n48 n495 VDD VSS n506 / NAND2X1
XU736 n508 n509 VDD VSS n811 / NAND2X1
XU737 RAM[13][7] n1797 VDD VSS n509 / NAND2X1
XU738 n51 n495 VDD VSS n508 / NAND2X1
XU739 n510 n511 VDD VSS n812 / NAND2X1
XU740 RAM[13][8] n1797 VDD VSS n511 / NAND2X1
XU741 n54 n495 VDD VSS n510 / NAND2X1
XU742 n512 n513 VDD VSS n813 / NAND2X1
XU743 RAM[13][9] n1797 VDD VSS n513 / NAND2X1
XU744 n57 n495 VDD VSS n512 / NAND2X1
XU745 n514 n515 VDD VSS n814 / NAND2X1
XU746 RAM[13][10] n1797 VDD VSS n515 / NAND2X1
XU747 n60 n495 VDD VSS n514 / NAND2X1
XU748 n516 n517 VDD VSS n815 / NAND2X1
XU749 RAM[13][11] n1797 VDD VSS n517 / NAND2X1
XU750 n63 n495 VDD VSS n516 / NAND2X1
XU751 n518 n519 VDD VSS n816 / NAND2X1
XU752 RAM[13][12] n1797 VDD VSS n519 / NAND2X1
XU753 n66 n495 VDD VSS n518 / NAND2X1
XU754 n520 n521 VDD VSS n817 / NAND2X1
XU755 RAM[13][13] n1797 VDD VSS n521 / NAND2X1
XU756 n69 n495 VDD VSS n520 / NAND2X1
XU757 n522 n523 VDD VSS n818 / NAND2X1
XU758 RAM[13][14] n1797 VDD VSS n523 / NAND2X1
XU759 n72 n495 VDD VSS n522 / NAND2X1
XU760 n524 n525 VDD VSS n819 / NAND2X1
XU761 RAM[13][15] n1797 VDD VSS n525 / NAND2X1
XU762 n75 n495 VDD VSS n524 / NAND2X1
XU763 r_pad n526 VDD VSS n495 / NAND2X1
XU764 n390 n216 VDD VSS n526 / NAND2X1
XU766 n527 n528 VDD VSS n820 / NAND2X1
XU767 RAM[14][0] n1800 VDD VSS n528 / NAND2X1
XU768 n29 n529 VDD VSS n527 / NAND2X1
XU770 wd<1> n529 VDD VSS n531 / NAND2X1
XU771 RAM[14][1] n1800 VDD VSS n530 / NAND2X1
XU773 wd<2> n529 VDD VSS n533 / NAND2X1
XU774 RAM[14][2] n1800 VDD VSS n532 / NAND2X1
XU776 wd<3> n529 VDD VSS n535 / NAND2X1
XU777 RAM[14][3] n1800 VDD VSS n534 / NAND2X1
XU779 wd<4> n529 VDD VSS n537 / NAND2X1
XU780 RAM[14][4] n1800 VDD VSS n536 / NAND2X1
XU782 wd<5> n529 VDD VSS n539 / NAND2X1
XU783 RAM[14][5] n1800 VDD VSS n538 / NAND2X1
XU785 wd<6> n529 VDD VSS n541 / NAND2X1
XU786 RAM[14][6] n1800 VDD VSS n540 / NAND2X1
XU788 wd<7> n529 VDD VSS n543 / NAND2X1
XU789 RAM[14][7] n1800 VDD VSS n542 / NAND2X1
XU791 wd<8> n529 VDD VSS n545 / NAND2X1
XU792 RAM[14][8] n1800 VDD VSS n544 / NAND2X1
XU794 wd<9> n529 VDD VSS n547 / NAND2X1
XU795 RAM[14][9] n1800 VDD VSS n546 / NAND2X1
XU797 wd<10> n529 VDD VSS n549 / NAND2X1
XU798 RAM[14][10] n1800 VDD VSS n548 / NAND2X1
XU800 wd<11> n529 VDD VSS n551 / NAND2X1
XU801 RAM[14][11] n1800 VDD VSS n550 / NAND2X1
XU802 n552 n553 VDD VSS n832 / NAND2X1
XU803 RAM[14][12] n1800 VDD VSS n553 / NAND2X1
XU804 n66 n529 VDD VSS n552 / NAND2X1
XU806 wd<13> n529 VDD VSS n555 / NAND2X1
XU807 RAM[14][13] n1800 VDD VSS n554 / NAND2X1
XU809 wd<14> n529 VDD VSS n557 / NAND2X1
XU810 RAM[14][14] n1800 VDD VSS n556 / NAND2X1
XU811 n558 n559 VDD VSS n835 / NAND2X1
XU812 RAM[14][15] n1800 VDD VSS n559 / NAND2X1
XU813 n75 n529 VDD VSS n558 / NAND2X1
XU814 r_pad n560 VDD VSS n529 / NAND2X1
XU815 n355 n285 VDD VSS n560 / NAND2X1
XU817 n562 n563 VDD VSS n836 / NAND2X1
XU818 RAM[15][0] n1796 VDD VSS n563 / NAND2X1
XU819 n29 n564 VDD VSS n562 / NAND2X1
XU821 n565 n566 VDD VSS n837 / NAND2X1
XU822 RAM[15][1] n1796 VDD VSS n566 / NAND2X1
XU823 n33 n564 VDD VSS n565 / NAND2X1
XU825 n567 n568 VDD VSS n838 / NAND2X1
XU826 RAM[15][2] n1796 VDD VSS n568 / NAND2X1
XU827 n36 n564 VDD VSS n567 / NAND2X1
XU829 n569 n570 VDD VSS n839 / NAND2X1
XU830 RAM[15][3] n1796 VDD VSS n570 / NAND2X1
XU831 n39 n564 VDD VSS n569 / NAND2X1
XU833 n571 n572 VDD VSS n840 / NAND2X1
XU834 RAM[15][4] n1796 VDD VSS n572 / NAND2X1
XU835 n42 n564 VDD VSS n571 / NAND2X1
XU837 n573 n574 VDD VSS n841 / NAND2X1
XU838 RAM[15][5] n1796 VDD VSS n574 / NAND2X1
XU839 n45 n564 VDD VSS n573 / NAND2X1
XU841 n575 n576 VDD VSS n842 / NAND2X1
XU842 RAM[15][6] n1796 VDD VSS n576 / NAND2X1
XU843 n48 n564 VDD VSS n575 / NAND2X1
XU845 n577 n578 VDD VSS n843 / NAND2X1
XU846 RAM[15][7] n1796 VDD VSS n578 / NAND2X1
XU847 n51 n564 VDD VSS n577 / NAND2X1
XU849 n579 n580 VDD VSS n844 / NAND2X1
XU850 RAM[15][8] n1796 VDD VSS n580 / NAND2X1
XU851 n54 n564 VDD VSS n579 / NAND2X1
XU853 n581 n582 VDD VSS n845 / NAND2X1
XU854 RAM[15][9] n1796 VDD VSS n582 / NAND2X1
XU855 n57 n564 VDD VSS n581 / NAND2X1
XU857 n583 n584 VDD VSS n846 / NAND2X1
XU858 RAM[15][10] n1796 VDD VSS n584 / NAND2X1
XU859 n60 n564 VDD VSS n583 / NAND2X1
XU861 n585 n586 VDD VSS n847 / NAND2X1
XU862 RAM[15][11] n1796 VDD VSS n586 / NAND2X1
XU863 n63 n564 VDD VSS n585 / NAND2X1
XU865 n587 n588 VDD VSS n848 / NAND2X1
XU866 RAM[15][12] n1796 VDD VSS n588 / NAND2X1
XU867 n66 n564 VDD VSS n587 / NAND2X1
XU869 n589 n590 VDD VSS n849 / NAND2X1
XU870 RAM[15][13] n1796 VDD VSS n590 / NAND2X1
XU871 n69 n564 VDD VSS n589 / NAND2X1
XU873 n591 n592 VDD VSS n850 / NAND2X1
XU874 RAM[15][14] n1796 VDD VSS n592 / NAND2X1
XU875 n72 n564 VDD VSS n591 / NAND2X1
XU877 n593 n594 VDD VSS n851 / NAND2X1
XU878 RAM[15][15] n1796 VDD VSS n594 / NAND2X1
XU879 n75 n564 VDD VSS n593 / NAND2X1
XU880 r_pad n595 VDD VSS n564 / NAND2X1
XU881 n390 n285 VDD VSS n595 / NAND2X1
XU886 RAM[10][0] n1292 VDD VSS n5 / NAND2X1
XU889 RAM[8][0] n1294 VDD VSS n4 / NAND2X1
XU892 RAM[14][0] n1296 VDD VSS n2 / NAND2X1
XU895 RAM[12][0] n1298 VDD VSS n1 / NAND2X1
XU899 RAM[11][0] n1300 VDD VSS n14 / NAND2X1
XU901 RAM[9][0] n1302 VDD VSS n13 / NAND2X1
XU903 RAM[15][0] n1304 VDD VSS n11 / NAND2X1
XU905 RAM[13][0] n1306 VDD VSS n10 / NAND2X1
XU910 RAM[2][0] n1291 VDD VSS n22 / NAND2X1
XU911 RAM[0][0] n1293 VDD VSS n21 / NAND2X1
XU912 RAM[6][0] n1295 VDD VSS n19 / NAND2X1
XU913 RAM[4][0] n1297 VDD VSS n18 / NAND2X1
XU916 RAM[3][0] n1299 VDD VSS n855 / NAND2X1
XU917 RAM[1][0] n1301 VDD VSS n854 / NAND2X1
XU918 RAM[7][0] n1303 VDD VSS n852 / NAND2X1
XU919 RAM[5][0] n1305 VDD VSS n23 / NAND2X1
XU925 RAM[10][1] n1266 VDD VSS n865 / NAND2X1
XU926 RAM[8][1] n1267 VDD VSS n864 / NAND2X1
XU927 RAM[14][1] n1268 VDD VSS n862 / NAND2X1
XU928 RAM[12][1] n1269 VDD VSS n861 / NAND2X1
XU931 RAM[11][1] n1275 VDD VSS n870 / NAND2X1
XU932 RAM[9][1] n1276 VDD VSS n869 / NAND2X1
XU933 RAM[15][1] n1277 VDD VSS n867 / NAND2X1
XU934 RAM[13][1] n1278 VDD VSS n866 / NAND2X1
XU939 RAM[2][1] n1292 VDD VSS n878 / NAND2X1
XU940 RAM[0][1] n1294 VDD VSS n877 / NAND2X1
XU941 RAM[6][1] n1296 VDD VSS n875 / NAND2X1
XU942 RAM[4][1] n1298 VDD VSS n874 / NAND2X1
XU945 RAM[3][1] n1300 VDD VSS n883 / NAND2X1
XU946 RAM[1][1] n1302 VDD VSS n882 / NAND2X1
XU947 RAM[7][1] n1304 VDD VSS n880 / NAND2X1
XU948 RAM[5][1] n1306 VDD VSS n879 / NAND2X1
XU954 RAM[10][2] n1291 VDD VSS n893 / NAND2X1
XU955 RAM[8][2] n1293 VDD VSS n892 / NAND2X1
XU956 RAM[14][2] n1295 VDD VSS n890 / NAND2X1
XU957 RAM[12][2] n1297 VDD VSS n889 / NAND2X1
XU960 RAM[11][2] n1299 VDD VSS n898 / NAND2X1
XU961 RAM[9][2] n1301 VDD VSS n897 / NAND2X1
XU962 RAM[15][2] n1303 VDD VSS n895 / NAND2X1
XU963 RAM[13][2] n1305 VDD VSS n894 / NAND2X1
XU968 RAM[2][2] n1266 VDD VSS n906 / NAND2X1
XU969 RAM[0][2] n1267 VDD VSS n905 / NAND2X1
XU970 RAM[6][2] n1268 VDD VSS n903 / NAND2X1
XU971 RAM[4][2] n1269 VDD VSS n902 / NAND2X1
XU974 RAM[3][2] n1275 VDD VSS n911 / NAND2X1
XU975 RAM[1][2] n1276 VDD VSS n910 / NAND2X1
XU976 RAM[7][2] n1277 VDD VSS n908 / NAND2X1
XU977 RAM[5][2] n1278 VDD VSS n907 / NAND2X1
XU983 RAM[10][3] n1292 VDD VSS n921 / NAND2X1
XU984 RAM[8][3] n1294 VDD VSS n920 / NAND2X1
XU985 RAM[14][3] n1296 VDD VSS n918 / NAND2X1
XU986 RAM[12][3] n1298 VDD VSS n917 / NAND2X1
XU989 RAM[11][3] n1300 VDD VSS n926 / NAND2X1
XU990 RAM[9][3] n1302 VDD VSS n925 / NAND2X1
XU991 RAM[15][3] n1304 VDD VSS n923 / NAND2X1
XU992 RAM[13][3] n1306 VDD VSS n922 / NAND2X1
XU997 RAM[2][3] n1291 VDD VSS n934 / NAND2X1
XU998 RAM[0][3] n1293 VDD VSS n933 / NAND2X1
XU999 RAM[6][3] n1295 VDD VSS n931 / NAND2X1
XU1000 RAM[4][3] n1297 VDD VSS n930 / NAND2X1
XU1003 RAM[3][3] n1299 VDD VSS n939 / NAND2X1
XU1004 RAM[1][3] n1301 VDD VSS n938 / NAND2X1
XU1005 RAM[7][3] n1303 VDD VSS n936 / NAND2X1
XU1006 RAM[5][3] n1305 VDD VSS n935 / NAND2X1
XU1012 RAM[10][4] n1266 VDD VSS n949 / NAND2X1
XU1013 RAM[8][4] n1267 VDD VSS n948 / NAND2X1
XU1014 RAM[14][4] n1268 VDD VSS n946 / NAND2X1
XU1015 RAM[12][4] n1269 VDD VSS n945 / NAND2X1
XU1018 RAM[11][4] n1275 VDD VSS n954 / NAND2X1
XU1019 RAM[9][4] n1276 VDD VSS n953 / NAND2X1
XU1020 RAM[15][4] n1277 VDD VSS n951 / NAND2X1
XU1021 RAM[13][4] n1278 VDD VSS n950 / NAND2X1
XU1026 RAM[2][4] n1292 VDD VSS n962 / NAND2X1
XU1027 RAM[0][4] n1294 VDD VSS n961 / NAND2X1
XU1028 RAM[6][4] n1296 VDD VSS n959 / NAND2X1
XU1029 RAM[4][4] n1298 VDD VSS n958 / NAND2X1
XU1032 RAM[3][4] n1300 VDD VSS n967 / NAND2X1
XU1033 RAM[1][4] n1302 VDD VSS n966 / NAND2X1
XU1034 RAM[7][4] n1304 VDD VSS n964 / NAND2X1
XU1035 RAM[5][4] n1306 VDD VSS n963 / NAND2X1
XU1041 RAM[10][5] n1291 VDD VSS n977 / NAND2X1
XU1042 RAM[8][5] n1293 VDD VSS n976 / NAND2X1
XU1043 RAM[14][5] n1295 VDD VSS n974 / NAND2X1
XU1044 RAM[12][5] n1297 VDD VSS n973 / NAND2X1
XU1047 RAM[11][5] n1299 VDD VSS n982 / NAND2X1
XU1048 RAM[9][5] n1301 VDD VSS n981 / NAND2X1
XU1049 RAM[15][5] n1303 VDD VSS n979 / NAND2X1
XU1050 RAM[13][5] n1305 VDD VSS n978 / NAND2X1
XU1055 RAM[2][5] n1266 VDD VSS n990 / NAND2X1
XU1056 RAM[0][5] n1267 VDD VSS n989 / NAND2X1
XU1057 RAM[6][5] n1268 VDD VSS n987 / NAND2X1
XU1058 RAM[4][5] n1269 VDD VSS n986 / NAND2X1
XU1061 RAM[3][5] n1275 VDD VSS n995 / NAND2X1
XU1062 RAM[1][5] n1276 VDD VSS n994 / NAND2X1
XU1063 RAM[7][5] n1277 VDD VSS n992 / NAND2X1
XU1064 RAM[5][5] n1278 VDD VSS n991 / NAND2X1
XU1070 RAM[10][6] n1292 VDD VSS n1005 / NAND2X1
XU1071 RAM[8][6] n1294 VDD VSS n1004 / NAND2X1
XU1072 RAM[14][6] n1296 VDD VSS n1002 / NAND2X1
XU1073 RAM[12][6] n1298 VDD VSS n1001 / NAND2X1
XU1076 RAM[11][6] n1300 VDD VSS n1010 / NAND2X1
XU1077 RAM[9][6] n1302 VDD VSS n1009 / NAND2X1
XU1078 RAM[15][6] n1304 VDD VSS n1007 / NAND2X1
XU1079 RAM[13][6] n1306 VDD VSS n1006 / NAND2X1
XU1084 RAM[2][6] n1291 VDD VSS n1018 / NAND2X1
XU1085 RAM[0][6] n1293 VDD VSS n1017 / NAND2X1
XU1086 RAM[6][6] n1295 VDD VSS n1015 / NAND2X1
XU1087 RAM[4][6] n1297 VDD VSS n1014 / NAND2X1
XU1090 RAM[3][6] n1299 VDD VSS n1023 / NAND2X1
XU1091 RAM[1][6] n1301 VDD VSS n1022 / NAND2X1
XU1092 RAM[7][6] n1303 VDD VSS n1020 / NAND2X1
XU1093 RAM[5][6] n1305 VDD VSS n1019 / NAND2X1
XU1099 RAM[10][7] n1266 VDD VSS n1033 / NAND2X1
XU1100 RAM[8][7] n1267 VDD VSS n1032 / NAND2X1
XU1101 RAM[14][7] n1268 VDD VSS n1030 / NAND2X1
XU1102 RAM[12][7] n1269 VDD VSS n1029 / NAND2X1
XU1105 RAM[11][7] n1275 VDD VSS n1038 / NAND2X1
XU1106 RAM[9][7] n1276 VDD VSS n1037 / NAND2X1
XU1107 RAM[15][7] n1277 VDD VSS n1035 / NAND2X1
XU1108 RAM[13][7] n1278 VDD VSS n1034 / NAND2X1
XU1113 RAM[2][7] n1292 VDD VSS n1046 / NAND2X1
XU1114 RAM[0][7] n1294 VDD VSS n1045 / NAND2X1
XU1115 RAM[6][7] n1296 VDD VSS n1043 / NAND2X1
XU1116 RAM[4][7] n1298 VDD VSS n1042 / NAND2X1
XU1119 RAM[3][7] n1300 VDD VSS n1051 / NAND2X1
XU1120 RAM[1][7] n1302 VDD VSS n1050 / NAND2X1
XU1121 RAM[7][7] n1304 VDD VSS n1048 / NAND2X1
XU1122 RAM[5][7] n1306 VDD VSS n1047 / NAND2X1
XU1128 RAM[10][8] n1291 VDD VSS n1061 / NAND2X1
XU1129 RAM[8][8] n1293 VDD VSS n1060 / NAND2X1
XU1130 RAM[14][8] n1295 VDD VSS n1058 / NAND2X1
XU1131 RAM[12][8] n1297 VDD VSS n1057 / NAND2X1
XU1134 RAM[11][8] n1299 VDD VSS n1066 / NAND2X1
XU1135 RAM[9][8] n1301 VDD VSS n1065 / NAND2X1
XU1136 RAM[15][8] n1303 VDD VSS n1063 / NAND2X1
XU1137 RAM[13][8] n1305 VDD VSS n1062 / NAND2X1
XU1142 RAM[2][8] n1266 VDD VSS n1074 / NAND2X1
XU1143 RAM[0][8] n1267 VDD VSS n1073 / NAND2X1
XU1144 RAM[6][8] n1268 VDD VSS n1071 / NAND2X1
XU1145 RAM[4][8] n1269 VDD VSS n1070 / NAND2X1
XU1148 RAM[3][8] n1275 VDD VSS n1079 / NAND2X1
XU1149 RAM[1][8] n1276 VDD VSS n1078 / NAND2X1
XU1150 RAM[7][8] n1277 VDD VSS n1076 / NAND2X1
XU1151 RAM[5][8] n1278 VDD VSS n1075 / NAND2X1
XU1157 RAM[10][9] n1292 VDD VSS n1089 / NAND2X1
XU1158 RAM[8][9] n1294 VDD VSS n1088 / NAND2X1
XU1159 RAM[14][9] n1296 VDD VSS n1086 / NAND2X1
XU1160 RAM[12][9] n1298 VDD VSS n1085 / NAND2X1
XU1163 RAM[11][9] n1300 VDD VSS n1094 / NAND2X1
XU1164 RAM[9][9] n1302 VDD VSS n1093 / NAND2X1
XU1165 RAM[15][9] n1304 VDD VSS n1091 / NAND2X1
XU1166 RAM[13][9] n1306 VDD VSS n1090 / NAND2X1
XU1171 RAM[2][9] n1291 VDD VSS n1102 / NAND2X1
XU1172 RAM[0][9] n1293 VDD VSS n1101 / NAND2X1
XU1173 RAM[6][9] n1295 VDD VSS n1099 / NAND2X1
XU1174 RAM[4][9] n1297 VDD VSS n1098 / NAND2X1
XU1177 RAM[3][9] n1299 VDD VSS n1107 / NAND2X1
XU1178 RAM[1][9] n1301 VDD VSS n1106 / NAND2X1
XU1179 RAM[7][9] n1303 VDD VSS n1104 / NAND2X1
XU1180 RAM[5][9] n1305 VDD VSS n1103 / NAND2X1
XU1186 RAM[10][10] n1266 VDD VSS n1117 / NAND2X1
XU1187 RAM[8][10] n1267 VDD VSS n1116 / NAND2X1
XU1188 RAM[14][10] n1268 VDD VSS n1114 / NAND2X1
XU1189 RAM[12][10] n1269 VDD VSS n1113 / NAND2X1
XU1192 RAM[11][10] n1275 VDD VSS n1122 / NAND2X1
XU1193 RAM[9][10] n1276 VDD VSS n1121 / NAND2X1
XU1194 RAM[15][10] n1277 VDD VSS n1119 / NAND2X1
XU1195 RAM[13][10] n1278 VDD VSS n1118 / NAND2X1
XU1200 RAM[2][10] n1292 VDD VSS n1130 / NAND2X1
XU1201 RAM[0][10] n1294 VDD VSS n1129 / NAND2X1
XU1202 RAM[6][10] n1296 VDD VSS n1127 / NAND2X1
XU1203 RAM[4][10] n1298 VDD VSS n1126 / NAND2X1
XU1206 RAM[3][10] n1300 VDD VSS n1135 / NAND2X1
XU1207 RAM[1][10] n1302 VDD VSS n1134 / NAND2X1
XU1208 RAM[7][10] n1304 VDD VSS n1132 / NAND2X1
XU1209 RAM[5][10] n1306 VDD VSS n1131 / NAND2X1
XU1215 RAM[10][11] n1291 VDD VSS n1145 / NAND2X1
XU1216 RAM[8][11] n1293 VDD VSS n1144 / NAND2X1
XU1217 RAM[14][11] n1295 VDD VSS n1142 / NAND2X1
XU1218 RAM[12][11] n1297 VDD VSS n1141 / NAND2X1
XU1221 RAM[11][11] n1299 VDD VSS n1150 / NAND2X1
XU1222 RAM[9][11] n1301 VDD VSS n1149 / NAND2X1
XU1223 RAM[15][11] n1303 VDD VSS n1147 / NAND2X1
XU1224 RAM[13][11] n1305 VDD VSS n1146 / NAND2X1
XU1229 RAM[2][11] n1266 VDD VSS n1158 / NAND2X1
XU1230 RAM[0][11] n1267 VDD VSS n1157 / NAND2X1
XU1231 RAM[6][11] n1268 VDD VSS n1155 / NAND2X1
XU1232 RAM[4][11] n1269 VDD VSS n1154 / NAND2X1
XU1235 RAM[3][11] n1275 VDD VSS n1163 / NAND2X1
XU1236 RAM[1][11] n1276 VDD VSS n1162 / NAND2X1
XU1237 RAM[7][11] n1277 VDD VSS n1160 / NAND2X1
XU1238 RAM[5][11] n1278 VDD VSS n1159 / NAND2X1
XU1244 RAM[10][12] n1292 VDD VSS n1173 / NAND2X1
XU1245 RAM[8][12] n1294 VDD VSS n1172 / NAND2X1
XU1246 RAM[14][12] n1296 VDD VSS n1170 / NAND2X1
XU1247 RAM[12][12] n1298 VDD VSS n1169 / NAND2X1
XU1250 RAM[11][12] n1300 VDD VSS n1178 / NAND2X1
XU1251 RAM[9][12] n1302 VDD VSS n1177 / NAND2X1
XU1252 RAM[15][12] n1304 VDD VSS n1175 / NAND2X1
XU1253 RAM[13][12] n1306 VDD VSS n1174 / NAND2X1
XU1258 RAM[2][12] n1291 VDD VSS n1186 / NAND2X1
XU1259 RAM[0][12] n1293 VDD VSS n1185 / NAND2X1
XU1260 RAM[6][12] n1295 VDD VSS n1183 / NAND2X1
XU1261 RAM[4][12] n1297 VDD VSS n1182 / NAND2X1
XU1264 RAM[3][12] n1299 VDD VSS n1191 / NAND2X1
XU1265 RAM[1][12] n1301 VDD VSS n1190 / NAND2X1
XU1266 RAM[7][12] n1303 VDD VSS n1188 / NAND2X1
XU1267 RAM[5][12] n1305 VDD VSS n1187 / NAND2X1
XU1273 RAM[10][13] n1266 VDD VSS n1201 / NAND2X1
XU1274 RAM[8][13] n1267 VDD VSS n1200 / NAND2X1
XU1275 RAM[14][13] n1268 VDD VSS n1198 / NAND2X1
XU1276 RAM[12][13] n1269 VDD VSS n1197 / NAND2X1
XU1279 RAM[11][13] n1275 VDD VSS n1206 / NAND2X1
XU1280 RAM[9][13] n1276 VDD VSS n1205 / NAND2X1
XU1281 RAM[15][13] n1277 VDD VSS n1203 / NAND2X1
XU1282 RAM[13][13] n1278 VDD VSS n1202 / NAND2X1
XU1287 RAM[2][13] n1292 VDD VSS n1214 / NAND2X1
XU1288 RAM[0][13] n1294 VDD VSS n1213 / NAND2X1
XU1289 RAM[6][13] n1296 VDD VSS n1211 / NAND2X1
XU1290 RAM[4][13] n1298 VDD VSS n1210 / NAND2X1
XU1293 RAM[3][13] n1300 VDD VSS n1219 / NAND2X1
XU1294 RAM[1][13] n1302 VDD VSS n1218 / NAND2X1
XU1295 RAM[7][13] n1304 VDD VSS n1216 / NAND2X1
XU1296 RAM[5][13] n1306 VDD VSS n1215 / NAND2X1
XU1302 RAM[10][14] n1291 VDD VSS n1229 / NAND2X1
XU1303 RAM[8][14] n1293 VDD VSS n1228 / NAND2X1
XU1304 RAM[14][14] n1295 VDD VSS n1226 / NAND2X1
XU1305 RAM[12][14] n1297 VDD VSS n1225 / NAND2X1
XU1308 RAM[11][14] n1299 VDD VSS n1234 / NAND2X1
XU1309 RAM[9][14] n1301 VDD VSS n1233 / NAND2X1
XU1310 RAM[15][14] n1303 VDD VSS n1231 / NAND2X1
XU1311 RAM[13][14] n1305 VDD VSS n1230 / NAND2X1
XU1316 RAM[2][14] n1266 VDD VSS n1242 / NAND2X1
XU1317 RAM[0][14] n1267 VDD VSS n1241 / NAND2X1
XU1318 RAM[6][14] n1268 VDD VSS n1239 / NAND2X1
XU1319 RAM[4][14] n1269 VDD VSS n1238 / NAND2X1
XU1322 RAM[3][14] n1275 VDD VSS n1247 / NAND2X1
XU1323 RAM[1][14] n1276 VDD VSS n1246 / NAND2X1
XU1324 RAM[7][14] n1277 VDD VSS n1244 / NAND2X1
XU1325 RAM[5][14] n1278 VDD VSS n1243 / NAND2X1
XU1331 RAM[10][15] n1292 VDD VSS n1257 / NAND2X1
XU1332 RAM[8][15] n1294 VDD VSS n1256 / NAND2X1
XU1333 RAM[14][15] n1296 VDD VSS n1254 / NAND2X1
XU1334 RAM[12][15] n1298 VDD VSS n1253 / NAND2X1
XU1337 RAM[11][15] n1300 VDD VSS n1262 / NAND2X1
XU1338 RAM[9][15] n1302 VDD VSS n1261 / NAND2X1
XU1339 RAM[15][15] n1304 VDD VSS n1259 / NAND2X1
XU1340 RAM[13][15] n1306 VDD VSS n1258 / NAND2X1
XU1345 RAM[2][15] n1291 VDD VSS n1274 / NAND2X1
XU1346 RAM[0][15] n1293 VDD VSS n1273 / NAND2X1
XU1347 RAM[6][15] n1295 VDD VSS n1271 / NAND2X1
XU1348 RAM[4][15] n1297 VDD VSS n1270 / NAND2X1
XU1351 RAM[3][15] n1299 VDD VSS n1283 / NAND2X1
XU1352 RAM[1][15] n1301 VDD VSS n1282 / NAND2X1
XU1353 RAM[7][15] n1303 VDD VSS n1280 / NAND2X1
XU1354 RAM[5][15] n1305 VDD VSS n1279 / NAND2X1
XU1379 RAM[10][0] n1769 VDD VSS n1311 / NAND2X1
XU1382 RAM[8][0] n1771 VDD VSS n1310 / NAND2X1
XU1385 RAM[14][0] n1773 VDD VSS n1308 / NAND2X1
XU1388 RAM[12][0] n1775 VDD VSS n1307 / NAND2X1
XU1392 RAM[11][0] n1777 VDD VSS n1320 / NAND2X1
XU1394 RAM[9][0] n1779 VDD VSS n1319 / NAND2X1
XU1396 RAM[15][0] n1781 VDD VSS n1317 / NAND2X1
XU1398 RAM[13][0] n1783 VDD VSS n1316 / NAND2X1
XU1403 RAM[2][0] n1768 VDD VSS n1328 / NAND2X1
XU1404 RAM[0][0] n1770 VDD VSS n1327 / NAND2X1
XU1405 RAM[6][0] n1772 VDD VSS n1325 / NAND2X1
XU1406 RAM[4][0] n1774 VDD VSS n1324 / NAND2X1
XU1409 RAM[3][0] n1776 VDD VSS n1333 / NAND2X1
XU1410 RAM[1][0] n1778 VDD VSS n1332 / NAND2X1
XU1411 RAM[7][0] n1780 VDD VSS n1330 / NAND2X1
XU1412 RAM[5][0] n1782 VDD VSS n1329 / NAND2X1
XU1418 RAM[10][1] n1744 VDD VSS n1343 / NAND2X1
XU1419 RAM[8][1] n1745 VDD VSS n1342 / NAND2X1
XU1420 RAM[14][1] n1746 VDD VSS n1340 / NAND2X1
XU1421 RAM[12][1] n1747 VDD VSS n1339 / NAND2X1
XU1424 RAM[11][1] n1753 VDD VSS n1348 / NAND2X1
XU1425 RAM[9][1] n1754 VDD VSS n1347 / NAND2X1
XU1426 RAM[15][1] n1755 VDD VSS n1345 / NAND2X1
XU1427 RAM[13][1] n1756 VDD VSS n1344 / NAND2X1
XU1432 RAM[2][1] n1769 VDD VSS n1356 / NAND2X1
XU1433 RAM[0][1] n1771 VDD VSS n1355 / NAND2X1
XU1434 RAM[6][1] n1773 VDD VSS n1353 / NAND2X1
XU1435 RAM[4][1] n1775 VDD VSS n1352 / NAND2X1
XU1438 RAM[3][1] n1777 VDD VSS n1361 / NAND2X1
XU1439 RAM[1][1] n1779 VDD VSS n1360 / NAND2X1
XU1440 RAM[7][1] n1781 VDD VSS n1358 / NAND2X1
XU1441 RAM[5][1] n1783 VDD VSS n1357 / NAND2X1
XU1447 RAM[10][2] n1768 VDD VSS n1371 / NAND2X1
XU1448 RAM[8][2] n1770 VDD VSS n1370 / NAND2X1
XU1449 RAM[14][2] n1772 VDD VSS n1368 / NAND2X1
XU1450 RAM[12][2] n1774 VDD VSS n1367 / NAND2X1
XU1453 RAM[11][2] n1776 VDD VSS n1376 / NAND2X1
XU1454 RAM[9][2] n1778 VDD VSS n1375 / NAND2X1
XU1455 RAM[15][2] n1780 VDD VSS n1373 / NAND2X1
XU1456 RAM[13][2] n1782 VDD VSS n1372 / NAND2X1
XU1461 RAM[2][2] n1744 VDD VSS n1384 / NAND2X1
XU1462 RAM[0][2] n1745 VDD VSS n1383 / NAND2X1
XU1463 RAM[6][2] n1746 VDD VSS n1381 / NAND2X1
XU1464 RAM[4][2] n1747 VDD VSS n1380 / NAND2X1
XU1467 RAM[3][2] n1753 VDD VSS n1389 / NAND2X1
XU1468 RAM[1][2] n1754 VDD VSS n1388 / NAND2X1
XU1469 RAM[7][2] n1755 VDD VSS n1386 / NAND2X1
XU1470 RAM[5][2] n1756 VDD VSS n1385 / NAND2X1
XU1476 RAM[10][3] n1769 VDD VSS n1399 / NAND2X1
XU1477 RAM[8][3] n1771 VDD VSS n1398 / NAND2X1
XU1478 RAM[14][3] n1773 VDD VSS n1396 / NAND2X1
XU1479 RAM[12][3] n1775 VDD VSS n1395 / NAND2X1
XU1482 RAM[11][3] n1777 VDD VSS n1404 / NAND2X1
XU1483 RAM[9][3] n1779 VDD VSS n1403 / NAND2X1
XU1484 RAM[15][3] n1781 VDD VSS n1401 / NAND2X1
XU1485 RAM[13][3] n1783 VDD VSS n1400 / NAND2X1
XU1490 RAM[2][3] n1768 VDD VSS n1412 / NAND2X1
XU1491 RAM[0][3] n1770 VDD VSS n1411 / NAND2X1
XU1492 RAM[6][3] n1772 VDD VSS n1409 / NAND2X1
XU1493 RAM[4][3] n1774 VDD VSS n1408 / NAND2X1
XU1496 RAM[3][3] n1776 VDD VSS n1417 / NAND2X1
XU1497 RAM[1][3] n1778 VDD VSS n1416 / NAND2X1
XU1498 RAM[7][3] n1780 VDD VSS n1414 / NAND2X1
XU1499 RAM[5][3] n1782 VDD VSS n1413 / NAND2X1
XU1505 RAM[10][4] n1744 VDD VSS n1427 / NAND2X1
XU1506 RAM[8][4] n1745 VDD VSS n1426 / NAND2X1
XU1507 RAM[14][4] n1746 VDD VSS n1424 / NAND2X1
XU1508 RAM[12][4] n1747 VDD VSS n1423 / NAND2X1
XU1511 RAM[11][4] n1753 VDD VSS n1432 / NAND2X1
XU1512 RAM[9][4] n1754 VDD VSS n1431 / NAND2X1
XU1513 RAM[15][4] n1755 VDD VSS n1429 / NAND2X1
XU1514 RAM[13][4] n1756 VDD VSS n1428 / NAND2X1
XU1519 RAM[2][4] n1769 VDD VSS n1440 / NAND2X1
XU1520 RAM[0][4] n1771 VDD VSS n1439 / NAND2X1
XU1521 RAM[6][4] n1773 VDD VSS n1437 / NAND2X1
XU1522 RAM[4][4] n1775 VDD VSS n1436 / NAND2X1
XU1525 RAM[3][4] n1777 VDD VSS n1445 / NAND2X1
XU1526 RAM[1][4] n1779 VDD VSS n1444 / NAND2X1
XU1527 RAM[7][4] n1781 VDD VSS n1442 / NAND2X1
XU1528 RAM[5][4] n1783 VDD VSS n1441 / NAND2X1
XU1534 RAM[10][5] n1768 VDD VSS n1455 / NAND2X1
XU1535 RAM[8][5] n1770 VDD VSS n1454 / NAND2X1
XU1536 RAM[14][5] n1772 VDD VSS n1452 / NAND2X1
XU1537 RAM[12][5] n1774 VDD VSS n1451 / NAND2X1
XU1540 RAM[11][5] n1776 VDD VSS n1460 / NAND2X1
XU1541 RAM[9][5] n1778 VDD VSS n1459 / NAND2X1
XU1542 RAM[15][5] n1780 VDD VSS n1457 / NAND2X1
XU1543 RAM[13][5] n1782 VDD VSS n1456 / NAND2X1
XU1548 RAM[2][5] n1744 VDD VSS n1468 / NAND2X1
XU1549 RAM[0][5] n1745 VDD VSS n1467 / NAND2X1
XU1550 RAM[6][5] n1746 VDD VSS n1465 / NAND2X1
XU1551 RAM[4][5] n1747 VDD VSS n1464 / NAND2X1
XU1554 RAM[3][5] n1753 VDD VSS n1473 / NAND2X1
XU1555 RAM[1][5] n1754 VDD VSS n1472 / NAND2X1
XU1556 RAM[7][5] n1755 VDD VSS n1470 / NAND2X1
XU1557 RAM[5][5] n1756 VDD VSS n1469 / NAND2X1
XU1563 RAM[10][6] n1769 VDD VSS n1483 / NAND2X1
XU1564 RAM[8][6] n1771 VDD VSS n1482 / NAND2X1
XU1565 RAM[14][6] n1773 VDD VSS n1480 / NAND2X1
XU1566 RAM[12][6] n1775 VDD VSS n1479 / NAND2X1
XU1569 RAM[11][6] n1777 VDD VSS n1488 / NAND2X1
XU1570 RAM[9][6] n1779 VDD VSS n1487 / NAND2X1
XU1571 RAM[15][6] n1781 VDD VSS n1485 / NAND2X1
XU1572 RAM[13][6] n1783 VDD VSS n1484 / NAND2X1
XU1577 RAM[2][6] n1768 VDD VSS n1496 / NAND2X1
XU1578 RAM[0][6] n1770 VDD VSS n1495 / NAND2X1
XU1579 RAM[6][6] n1772 VDD VSS n1493 / NAND2X1
XU1580 RAM[4][6] n1774 VDD VSS n1492 / NAND2X1
XU1583 RAM[3][6] n1776 VDD VSS n1501 / NAND2X1
XU1584 RAM[1][6] n1778 VDD VSS n1500 / NAND2X1
XU1585 RAM[7][6] n1780 VDD VSS n1498 / NAND2X1
XU1586 RAM[5][6] n1782 VDD VSS n1497 / NAND2X1
XU1592 RAM[10][7] n1744 VDD VSS n1511 / NAND2X1
XU1593 RAM[8][7] n1745 VDD VSS n1510 / NAND2X1
XU1594 RAM[14][7] n1746 VDD VSS n1508 / NAND2X1
XU1595 RAM[12][7] n1747 VDD VSS n1507 / NAND2X1
XU1598 RAM[11][7] n1753 VDD VSS n1516 / NAND2X1
XU1599 RAM[9][7] n1754 VDD VSS n1515 / NAND2X1
XU1600 RAM[15][7] n1755 VDD VSS n1513 / NAND2X1
XU1601 RAM[13][7] n1756 VDD VSS n1512 / NAND2X1
XU1606 RAM[2][7] n1769 VDD VSS n1524 / NAND2X1
XU1607 RAM[0][7] n1771 VDD VSS n1523 / NAND2X1
XU1608 RAM[6][7] n1773 VDD VSS n1521 / NAND2X1
XU1609 RAM[4][7] n1775 VDD VSS n1520 / NAND2X1
XU1612 RAM[3][7] n1777 VDD VSS n1529 / NAND2X1
XU1613 RAM[1][7] n1779 VDD VSS n1528 / NAND2X1
XU1614 RAM[7][7] n1781 VDD VSS n1526 / NAND2X1
XU1615 RAM[5][7] n1783 VDD VSS n1525 / NAND2X1
XU1621 RAM[10][8] n1768 VDD VSS n1539 / NAND2X1
XU1622 RAM[8][8] n1770 VDD VSS n1538 / NAND2X1
XU1623 RAM[14][8] n1772 VDD VSS n1536 / NAND2X1
XU1624 RAM[12][8] n1774 VDD VSS n1535 / NAND2X1
XU1627 RAM[11][8] n1776 VDD VSS n1544 / NAND2X1
XU1628 RAM[9][8] n1778 VDD VSS n1543 / NAND2X1
XU1629 RAM[15][8] n1780 VDD VSS n1541 / NAND2X1
XU1630 RAM[13][8] n1782 VDD VSS n1540 / NAND2X1
XU1635 RAM[2][8] n1744 VDD VSS n1552 / NAND2X1
XU1636 RAM[0][8] n1745 VDD VSS n1551 / NAND2X1
XU1637 RAM[6][8] n1746 VDD VSS n1549 / NAND2X1
XU1638 RAM[4][8] n1747 VDD VSS n1548 / NAND2X1
XU1641 RAM[3][8] n1753 VDD VSS n1557 / NAND2X1
XU1642 RAM[1][8] n1754 VDD VSS n1556 / NAND2X1
XU1643 RAM[7][8] n1755 VDD VSS n1554 / NAND2X1
XU1644 RAM[5][8] n1756 VDD VSS n1553 / NAND2X1
XU1650 RAM[10][9] n1769 VDD VSS n1567 / NAND2X1
XU1651 RAM[8][9] n1771 VDD VSS n1566 / NAND2X1
XU1652 RAM[14][9] n1773 VDD VSS n1564 / NAND2X1
XU1653 RAM[12][9] n1775 VDD VSS n1563 / NAND2X1
XU1656 RAM[11][9] n1777 VDD VSS n1572 / NAND2X1
XU1657 RAM[9][9] n1779 VDD VSS n1571 / NAND2X1
XU1658 RAM[15][9] n1781 VDD VSS n1569 / NAND2X1
XU1659 RAM[13][9] n1783 VDD VSS n1568 / NAND2X1
XU1664 RAM[2][9] n1768 VDD VSS n1580 / NAND2X1
XU1665 RAM[0][9] n1770 VDD VSS n1579 / NAND2X1
XU1666 RAM[6][9] n1772 VDD VSS n1577 / NAND2X1
XU1667 RAM[4][9] n1774 VDD VSS n1576 / NAND2X1
XU1670 RAM[3][9] n1776 VDD VSS n1585 / NAND2X1
XU1671 RAM[1][9] n1778 VDD VSS n1584 / NAND2X1
XU1672 RAM[7][9] n1780 VDD VSS n1582 / NAND2X1
XU1673 RAM[5][9] n1782 VDD VSS n1581 / NAND2X1
XU1679 RAM[10][10] n1744 VDD VSS n1595 / NAND2X1
XU1680 RAM[8][10] n1745 VDD VSS n1594 / NAND2X1
XU1681 RAM[14][10] n1746 VDD VSS n1592 / NAND2X1
XU1682 RAM[12][10] n1747 VDD VSS n1591 / NAND2X1
XU1685 RAM[11][10] n1753 VDD VSS n1600 / NAND2X1
XU1686 RAM[9][10] n1754 VDD VSS n1599 / NAND2X1
XU1687 RAM[15][10] n1755 VDD VSS n1597 / NAND2X1
XU1688 RAM[13][10] n1756 VDD VSS n1596 / NAND2X1
XU1693 RAM[2][10] n1769 VDD VSS n1608 / NAND2X1
XU1694 RAM[0][10] n1771 VDD VSS n1607 / NAND2X1
XU1695 RAM[6][10] n1773 VDD VSS n1605 / NAND2X1
XU1696 RAM[4][10] n1775 VDD VSS n1604 / NAND2X1
XU1699 RAM[3][10] n1777 VDD VSS n1613 / NAND2X1
XU1700 RAM[1][10] n1779 VDD VSS n1612 / NAND2X1
XU1701 RAM[7][10] n1781 VDD VSS n1610 / NAND2X1
XU1702 RAM[5][10] n1783 VDD VSS n1609 / NAND2X1
XU1708 RAM[10][11] n1768 VDD VSS n1623 / NAND2X1
XU1709 RAM[8][11] n1770 VDD VSS n1622 / NAND2X1
XU1710 RAM[14][11] n1772 VDD VSS n1620 / NAND2X1
XU1711 RAM[12][11] n1774 VDD VSS n1619 / NAND2X1
XU1714 RAM[11][11] n1776 VDD VSS n1628 / NAND2X1
XU1715 RAM[9][11] n1778 VDD VSS n1627 / NAND2X1
XU1716 RAM[15][11] n1780 VDD VSS n1625 / NAND2X1
XU1717 RAM[13][11] n1782 VDD VSS n1624 / NAND2X1
XU1722 RAM[2][11] n1744 VDD VSS n1636 / NAND2X1
XU1723 RAM[0][11] n1745 VDD VSS n1635 / NAND2X1
XU1724 RAM[6][11] n1746 VDD VSS n1633 / NAND2X1
XU1725 RAM[4][11] n1747 VDD VSS n1632 / NAND2X1
XU1728 RAM[3][11] n1753 VDD VSS n1641 / NAND2X1
XU1729 RAM[1][11] n1754 VDD VSS n1640 / NAND2X1
XU1730 RAM[7][11] n1755 VDD VSS n1638 / NAND2X1
XU1731 RAM[5][11] n1756 VDD VSS n1637 / NAND2X1
XU1737 RAM[10][12] n1769 VDD VSS n1651 / NAND2X1
XU1738 RAM[8][12] n1771 VDD VSS n1650 / NAND2X1
XU1739 RAM[14][12] n1773 VDD VSS n1648 / NAND2X1
XU1740 RAM[12][12] n1775 VDD VSS n1647 / NAND2X1
XU1743 RAM[11][12] n1777 VDD VSS n1656 / NAND2X1
XU1744 RAM[9][12] n1779 VDD VSS n1655 / NAND2X1
XU1745 RAM[15][12] n1781 VDD VSS n1653 / NAND2X1
XU1746 RAM[13][12] n1783 VDD VSS n1652 / NAND2X1
XU1751 RAM[2][12] n1768 VDD VSS n1664 / NAND2X1
XU1752 RAM[0][12] n1770 VDD VSS n1663 / NAND2X1
XU1753 RAM[6][12] n1772 VDD VSS n1661 / NAND2X1
XU1754 RAM[4][12] n1774 VDD VSS n1660 / NAND2X1
XU1757 RAM[3][12] n1776 VDD VSS n1669 / NAND2X1
XU1758 RAM[1][12] n1778 VDD VSS n1668 / NAND2X1
XU1759 RAM[7][12] n1780 VDD VSS n1666 / NAND2X1
XU1760 RAM[5][12] n1782 VDD VSS n1665 / NAND2X1
XU1766 RAM[10][13] n1744 VDD VSS n1679 / NAND2X1
XU1767 RAM[8][13] n1745 VDD VSS n1678 / NAND2X1
XU1768 RAM[14][13] n1746 VDD VSS n1676 / NAND2X1
XU1769 RAM[12][13] n1747 VDD VSS n1675 / NAND2X1
XU1772 RAM[11][13] n1753 VDD VSS n1684 / NAND2X1
XU1773 RAM[9][13] n1754 VDD VSS n1683 / NAND2X1
XU1774 RAM[15][13] n1755 VDD VSS n1681 / NAND2X1
XU1775 RAM[13][13] n1756 VDD VSS n1680 / NAND2X1
XU1780 RAM[2][13] n1769 VDD VSS n1692 / NAND2X1
XU1781 RAM[0][13] n1771 VDD VSS n1691 / NAND2X1
XU1782 RAM[6][13] n1773 VDD VSS n1689 / NAND2X1
XU1783 RAM[4][13] n1775 VDD VSS n1688 / NAND2X1
XU1786 RAM[3][13] n1777 VDD VSS n1697 / NAND2X1
XU1787 RAM[1][13] n1779 VDD VSS n1696 / NAND2X1
XU1788 RAM[7][13] n1781 VDD VSS n1694 / NAND2X1
XU1789 RAM[5][13] n1783 VDD VSS n1693 / NAND2X1
XU1795 RAM[10][14] n1768 VDD VSS n1707 / NAND2X1
XU1796 RAM[8][14] n1770 VDD VSS n1706 / NAND2X1
XU1797 RAM[14][14] n1772 VDD VSS n1704 / NAND2X1
XU1798 RAM[12][14] n1774 VDD VSS n1703 / NAND2X1
XU1801 RAM[11][14] n1776 VDD VSS n1712 / NAND2X1
XU1802 RAM[9][14] n1778 VDD VSS n1711 / NAND2X1
XU1803 RAM[15][14] n1780 VDD VSS n1709 / NAND2X1
XU1804 RAM[13][14] n1782 VDD VSS n1708 / NAND2X1
XU1809 RAM[2][14] n1744 VDD VSS n1720 / NAND2X1
XU1810 RAM[0][14] n1745 VDD VSS n1719 / NAND2X1
XU1811 RAM[6][14] n1746 VDD VSS n1717 / NAND2X1
XU1812 RAM[4][14] n1747 VDD VSS n1716 / NAND2X1
XU1815 RAM[3][14] n1753 VDD VSS n1725 / NAND2X1
XU1816 RAM[1][14] n1754 VDD VSS n1724 / NAND2X1
XU1817 RAM[7][14] n1755 VDD VSS n1722 / NAND2X1
XU1818 RAM[5][14] n1756 VDD VSS n1721 / NAND2X1
XU1824 RAM[10][15] n1769 VDD VSS n1735 / NAND2X1
XU1825 RAM[8][15] n1771 VDD VSS n1734 / NAND2X1
XU1826 RAM[14][15] n1773 VDD VSS n1732 / NAND2X1
XU1827 RAM[12][15] n1775 VDD VSS n1731 / NAND2X1
XU1830 RAM[11][15] n1777 VDD VSS n1740 / NAND2X1
XU1831 RAM[9][15] n1779 VDD VSS n1739 / NAND2X1
XU1832 RAM[15][15] n1781 VDD VSS n1737 / NAND2X1
XU1833 RAM[13][15] n1783 VDD VSS n1736 / NAND2X1
XU1838 RAM[2][15] n1768 VDD VSS n1752 / NAND2X1
XU1839 RAM[0][15] n1770 VDD VSS n1751 / NAND2X1
XU1840 RAM[6][15] n1772 VDD VSS n1749 / NAND2X1
XU1841 RAM[4][15] n1774 VDD VSS n1748 / NAND2X1
XU1844 RAM[3][15] n1776 VDD VSS n1761 / NAND2X1
XU1845 RAM[1][15] n1778 VDD VSS n1760 / NAND2X1
XU1846 RAM[7][15] n1780 VDD VSS n1758 / NAND2X1
XU1847 RAM[5][15] n1782 VDD VSS n1757 / NAND2X1
XRAM_reg[15][15] CTS_15 n851 RAM[15][15] VDD VSS / DFFQX1
XRAM_reg[15][14] CTS_16 n850 RAM[15][14] VDD VSS / DFFQX1
XRAM_reg[15][13] CTS_20 n849 RAM[15][13] VDD VSS / DFFQX1
XRAM_reg[15][12] CTS_8 n848 RAM[15][12] VDD VSS / DFFQX1
XRAM_reg[15][11] CTS_2 n847 RAM[15][11] VDD VSS / DFFQX1
XRAM_reg[15][10] CTS_7 n846 RAM[15][10] VDD VSS / DFFQX1
XRAM_reg[15][9] CTS_8 n845 RAM[15][9] VDD VSS / DFFQX1
XRAM_reg[15][8] CTS_2 n844 RAM[15][8] VDD VSS / DFFQX1
XRAM_reg[15][7] CTS_7 n843 RAM[15][7] VDD VSS / DFFQX1
XRAM_reg[15][6] CTS_8 n842 RAM[15][6] VDD VSS / DFFQX1
XRAM_reg[15][5] CTS_16 n841 RAM[15][5] VDD VSS / DFFQX1
XRAM_reg[15][4] CTS_20 n840 RAM[15][4] VDD VSS / DFFQX1
XRAM_reg[15][3] CTS_8 n839 RAM[15][3] VDD VSS / DFFQX1
XRAM_reg[15][2] CTS_2 n838 RAM[15][2] VDD VSS / DFFQX1
XRAM_reg[15][1] CTS_20 n837 RAM[15][1] VDD VSS / DFFQX1
XRAM_reg[15][0] CTS_15 n836 RAM[15][0] VDD VSS / DFFQX1
XRAM_reg[14][15] CTS_35 n835 RAM[14][15] VDD VSS / DFFQX1
XRAM_reg[14][14] clk_clone5 n834 RAM[14][14] VDD VSS / DFFQX1
XRAM_reg[14][13] CTS_27 n833 RAM[14][13] VDD VSS / DFFQX1
XRAM_reg[14][12] CTS_35 n832 RAM[14][12] VDD VSS / DFFQX1
XRAM_reg[14][11] clk_clone5 n831 RAM[14][11] VDD VSS / DFFQX1
XRAM_reg[14][10] CTS_27 n830 RAM[14][10] VDD VSS / DFFQX1
XRAM_reg[14][9] CTS_35 n829 RAM[14][9] VDD VSS / DFFQX1
XRAM_reg[14][8] clk_clone5 n828 RAM[14][8] VDD VSS / DFFQX1
XRAM_reg[14][7] CTS_14 n827 RAM[14][7] VDD VSS / DFFQX1
XRAM_reg[14][6] CTS_35 n826 RAM[14][6] VDD VSS / DFFQX1
XRAM_reg[14][5] CTS_14 n825 RAM[14][5] VDD VSS / DFFQX1
XRAM_reg[14][4] CTS_27 n824 RAM[14][4] VDD VSS / DFFQX1
XRAM_reg[14][3] CTS_26 n823 RAM[14][3] VDD VSS / DFFQX1
XRAM_reg[14][2] CTS_39 n822 RAM[14][2] VDD VSS / DFFQX1
XRAM_reg[14][1] CTS_27 n821 RAM[14][1] VDD VSS / DFFQX1
XRAM_reg[14][0] CTS_35 n820 RAM[14][0] VDD VSS / DFFQX1
XRAM_reg[13][15] CTS_8 n819 RAM[13][15] VDD VSS / DFFQX1
XRAM_reg[13][14] CTS_16 n818 RAM[13][14] VDD VSS / DFFQX1
XRAM_reg[13][13] CTS_20 n817 RAM[13][13] VDD VSS / DFFQX1
XRAM_reg[13][12] CTS_8 n816 RAM[13][12] VDD VSS / DFFQX1
XRAM_reg[13][11] CTS_2 n815 RAM[13][11] VDD VSS / DFFQX1
XRAM_reg[13][10] CTS_7 n814 RAM[13][10] VDD VSS / DFFQX1
XRAM_reg[13][9] CTS_15 n813 RAM[13][9] VDD VSS / DFFQX1
XRAM_reg[13][8] CTS_2 n812 RAM[13][8] VDD VSS / DFFQX1
XRAM_reg[13][7] CTS_7 n811 RAM[13][7] VDD VSS / DFFQX1
XRAM_reg[13][6] CTS_11 n810 RAM[13][6] VDD VSS / DFFQX1
XRAM_reg[13][5] CTS_21 n809 RAM[13][5] VDD VSS / DFFQX1
XRAM_reg[13][4] CTS_7 n808 RAM[13][4] VDD VSS / DFFQX1
XRAM_reg[13][3] CTS_15 n807 RAM[13][3] VDD VSS / DFFQX1
XRAM_reg[13][2] CTS_21 n806 RAM[13][2] VDD VSS / DFFQX1
XRAM_reg[13][1] CTS_20 n805 RAM[13][1] VDD VSS / DFFQX1
XRAM_reg[13][0] CTS_15 n804 RAM[13][0] VDD VSS / DFFQX1
XRAM_reg[12][15] CTS_22 n803 RAM[12][15] VDD VSS / DFFQX1
XRAM_reg[12][14] CTS_39 n802 RAM[12][14] VDD VSS / DFFQX1
XRAM_reg[12][13] CTS_36 n801 RAM[12][13] VDD VSS / DFFQX1
XRAM_reg[12][12] CTS_22 n800 RAM[12][12] VDD VSS / DFFQX1
XRAM_reg[12][11] CTS_39 n799 RAM[12][11] VDD VSS / DFFQX1
XRAM_reg[12][10] CTS_28 n798 RAM[12][10] VDD VSS / DFFQX1
XRAM_reg[12][9] CTS_22 n797 RAM[12][9] VDD VSS / DFFQX1
XRAM_reg[12][8] CTS_39 n796 RAM[12][8] VDD VSS / DFFQX1
XRAM_reg[12][7] CTS_28 n795 RAM[12][7] VDD VSS / DFFQX1
XRAM_reg[12][6] CTS_22 n794 RAM[12][6] VDD VSS / DFFQX1
XRAM_reg[12][5] CTS_40 n793 RAM[12][5] VDD VSS / DFFQX1
XRAM_reg[12][4] CTS_28 n792 RAM[12][4] VDD VSS / DFFQX1
XRAM_reg[12][3] CTS_22 n791 RAM[12][3] VDD VSS / DFFQX1
XRAM_reg[12][2] CTS_40 n790 RAM[12][2] VDD VSS / DFFQX1
XRAM_reg[12][1] CTS_28 n789 RAM[12][1] VDD VSS / DFFQX1
XRAM_reg[12][0] CTS_22 n788 RAM[12][0] VDD VSS / DFFQX1
XRAM_reg[11][15] CTS_6 n787 RAM[11][15] VDD VSS / DFFQX1
XRAM_reg[11][14] CTS_1 n786 RAM[11][14] VDD VSS / DFFQX1
XRAM_reg[11][13] CTS_41 n785 RAM[11][13] VDD VSS / DFFQX1
XRAM_reg[11][12] CTS_15 n784 RAM[11][12] VDD VSS / DFFQX1
XRAM_reg[11][11] CTS_1 n783 RAM[11][11] VDD VSS / DFFQX1
XRAM_reg[11][10] CTS_49 n782 RAM[11][10] VDD VSS / DFFQX1
XRAM_reg[11][9] CTS_6 n781 RAM[11][9] VDD VSS / DFFQX1
XRAM_reg[11][8] CTS_34 n780 RAM[11][8] VDD VSS / DFFQX1
XRAM_reg[11][7] CTS_48 n779 RAM[11][7] VDD VSS / DFFQX1
XRAM_reg[11][6] CTS_42 n778 RAM[11][6] VDD VSS / DFFQX1
XRAM_reg[11][5] CTS_19 n777 RAM[11][5] VDD VSS / DFFQX1
XRAM_reg[11][4] CTS_41 n776 RAM[11][4] VDD VSS / DFFQX1
XRAM_reg[11][3] CTS_43 n775 RAM[11][3] VDD VSS / DFFQX1
XRAM_reg[11][2] CTS_1 n774 RAM[11][2] VDD VSS / DFFQX1
XRAM_reg[11][1] CTS_41 n773 RAM[11][1] VDD VSS / DFFQX1
XRAM_reg[11][0] CTS_6 n772 RAM[11][0] VDD VSS / DFFQX1
XRAM_reg[10][15] CTS_25 n771 RAM[10][15] VDD VSS / DFFQX1
XRAM_reg[10][14] CTS_40 n770 RAM[10][14] VDD VSS / DFFQX1
XRAM_reg[10][13] CTS_48 n769 RAM[10][13] VDD VSS / DFFQX1
XRAM_reg[10][12] CTS_43 n768 RAM[10][12] VDD VSS / DFFQX1
XRAM_reg[10][11] CTS_4 n767 RAM[10][11] VDD VSS / DFFQX1
XRAM_reg[10][10] CTS_36 n766 RAM[10][10] VDD VSS / DFFQX1
XRAM_reg[10][9] CTS_25 n765 RAM[10][9] VDD VSS / DFFQX1
XRAM_reg[10][8] CTS_19 n764 RAM[10][8] VDD VSS / DFFQX1
XRAM_reg[10][7] CTS_36 n763 RAM[10][7] VDD VSS / DFFQX1
XRAM_reg[10][6] CTS_22 n762 RAM[10][6] VDD VSS / DFFQX1
XRAM_reg[10][5] CTS_19 n761 RAM[10][5] VDD VSS / DFFQX1
XRAM_reg[10][4] CTS_48 n760 RAM[10][4] VDD VSS / DFFQX1
XRAM_reg[10][3] CTS_25 n759 RAM[10][3] VDD VSS / DFFQX1
XRAM_reg[10][2] CTS_46 n758 RAM[10][2] VDD VSS / DFFQX1
XRAM_reg[10][1] CTS_31 n757 RAM[10][1] VDD VSS / DFFQX1
XRAM_reg[10][0] CTS_6 n756 RAM[10][0] VDD VSS / DFFQX1
XRAM_reg[9][15] CTS_6 n755 RAM[9][15] VDD VSS / DFFQX1
XRAM_reg[9][14] CTS_1 n754 RAM[9][14] VDD VSS / DFFQX1
XRAM_reg[9][13] CTS_20 n753 RAM[9][13] VDD VSS / DFFQX1
XRAM_reg[9][12] CTS_15 n752 RAM[9][12] VDD VSS / DFFQX1
XRAM_reg[9][11] CTS_32 n751 RAM[9][11] VDD VSS / DFFQX1
XRAM_reg[9][10] CTS_41 n750 RAM[9][10] VDD VSS / DFFQX1
XRAM_reg[9][9] CTS_15 n749 RAM[9][9] VDD VSS / DFFQX1
XRAM_reg[9][8] CTS_34 n748 RAM[9][8] VDD VSS / DFFQX1
XRAM_reg[9][7] CTS_48 n747 RAM[9][7] VDD VSS / DFFQX1
XRAM_reg[9][6] CTS_43 n746 RAM[9][6] VDD VSS / DFFQX1
XRAM_reg[9][5] CTS_19 n745 RAM[9][5] VDD VSS / DFFQX1
XRAM_reg[9][4] CTS_41 n744 RAM[9][4] VDD VSS / DFFQX1
XRAM_reg[9][3] CTS_6 n743 RAM[9][3] VDD VSS / DFFQX1
XRAM_reg[9][2] CTS_33 n742 RAM[9][2] VDD VSS / DFFQX1
XRAM_reg[9][1] CTS_41 n741 RAM[9][1] VDD VSS / DFFQX1
XRAM_reg[9][0] CTS_6 n740 RAM[9][0] VDD VSS / DFFQX1
XRAM_reg[8][15] CTS_25 n739 RAM[8][15] VDD VSS / DFFQX1
XRAM_reg[8][14] CTS_40 n738 RAM[8][14] VDD VSS / DFFQX1
XRAM_reg[8][13] CTS_48 n737 RAM[8][13] VDD VSS / DFFQX1
XRAM_reg[8][12] CTS_43 n736 RAM[8][12] VDD VSS / DFFQX1
XRAM_reg[8][11] CTS_4 n735 RAM[8][11] VDD VSS / DFFQX1
XRAM_reg[8][10] CTS_36 n734 RAM[8][10] VDD VSS / DFFQX1
XRAM_reg[8][9] CTS_25 n733 RAM[8][9] VDD VSS / DFFQX1
XRAM_reg[8][8] CTS_19 n732 RAM[8][8] VDD VSS / DFFQX1
XRAM_reg[8][7] CTS_31 n731 RAM[8][7] VDD VSS / DFFQX1
XRAM_reg[8][6] CTS_36 n730 RAM[8][6] VDD VSS / DFFQX1
XRAM_reg[8][5] CTS_46 n729 RAM[8][5] VDD VSS / DFFQX1
XRAM_reg[8][4] CTS_31 n728 RAM[8][4] VDD VSS / DFFQX1
XRAM_reg[8][3] CTS_25 n727 RAM[8][3] VDD VSS / DFFQX1
XRAM_reg[8][2] CTS_47 n726 RAM[8][2] VDD VSS / DFFQX1
XRAM_reg[8][1] CTS_31 n725 RAM[8][1] VDD VSS / DFFQX1
XRAM_reg[8][0] CTS_25 n724 RAM[8][0] VDD VSS / DFFQX1
XRAM_reg[7][15] CTS_24 n723 RAM[7][15] VDD VSS / DFFQX1
XRAM_reg[7][14] CTS_21 n722 RAM[7][14] VDD VSS / DFFQX1
XRAM_reg[7][13] CTS_11 n721 RAM[7][13] VDD VSS / DFFQX1
XRAM_reg[7][12] CTS_24 n720 RAM[7][12] VDD VSS / DFFQX1
XRAM_reg[7][11] CTS_16 n719 RAM[7][11] VDD VSS / DFFQX1
XRAM_reg[7][10] CTS_20 n718 RAM[7][10] VDD VSS / DFFQX1
XRAM_reg[7][9] CTS_32 n717 RAM[7][9] VDD VSS / DFFQX1
XRAM_reg[7][8] CTS_16 n716 RAM[7][8] VDD VSS / DFFQX1
XRAM_reg[7][7] CTS_7 n715 RAM[7][7] VDD VSS / DFFQX1
XRAM_reg[7][6] CTS_32 n714 RAM[7][6] VDD VSS / DFFQX1
XRAM_reg[7][5] CTS_7 n713 RAM[7][5] VDD VSS / DFFQX1
XRAM_reg[7][4] CTS_8 n712 RAM[7][4] VDD VSS / DFFQX1
XRAM_reg[7][3] CTS_24 n711 RAM[7][3] VDD VSS / DFFQX1
XRAM_reg[7][2] CTS_21 n710 RAM[7][2] VDD VSS / DFFQX1
XRAM_reg[7][1] CTS_11 n709 RAM[7][1] VDD VSS / DFFQX1
XRAM_reg[7][0] CTS_32 n708 RAM[7][0] VDD VSS / DFFQX1
XRAM_reg[6][15] CTS_10 n707 RAM[6][15] VDD VSS / DFFQX1
XRAM_reg[6][14] CTS_39 n706 RAM[6][14] VDD VSS / DFFQX1
XRAM_reg[6][13] CTS_35 n705 RAM[6][13] VDD VSS / DFFQX1
XRAM_reg[6][12] CTS_10 n704 RAM[6][12] VDD VSS / DFFQX1
XRAM_reg[6][11] CTS_39 n703 RAM[6][11] VDD VSS / DFFQX1
XRAM_reg[6][10] CTS_26 n702 RAM[6][10] VDD VSS / DFFQX1
XRAM_reg[6][9] CTS_4 n701 RAM[6][9] VDD VSS / DFFQX1
XRAM_reg[6][8] CTS_39 n700 RAM[6][8] VDD VSS / DFFQX1
XRAM_reg[6][7] CTS_28 n699 RAM[6][7] VDD VSS / DFFQX1
XRAM_reg[6][6] CTS_4 n698 RAM[6][6] VDD VSS / DFFQX1
XRAM_reg[6][5] CTS_27 n697 RAM[6][5] VDD VSS / DFFQX1
XRAM_reg[6][4] CTS_28 n696 RAM[6][4] VDD VSS / DFFQX1
XRAM_reg[6][3] CTS_10 n695 RAM[6][3] VDD VSS / DFFQX1
XRAM_reg[6][2] CTS_14 n694 RAM[6][2] VDD VSS / DFFQX1
XRAM_reg[6][1] CTS_28 n693 RAM[6][1] VDD VSS / DFFQX1
XRAM_reg[6][0] CTS_10 n692 RAM[6][0] VDD VSS / DFFQX1
XRAM_reg[5][15] CTS_32 n691 RAM[5][15] VDD VSS / DFFQX1
XRAM_reg[5][14] CTS_21 n690 RAM[5][14] VDD VSS / DFFQX1
XRAM_reg[5][13] CTS_8 n689 RAM[5][13] VDD VSS / DFFQX1
XRAM_reg[5][12] CTS_24 n688 RAM[5][12] VDD VSS / DFFQX1
XRAM_reg[5][11] CTS_16 n687 RAM[5][11] VDD VSS / DFFQX1
XRAM_reg[5][10] CTS_11 n686 RAM[5][10] VDD VSS / DFFQX1
XRAM_reg[5][9] CTS_2 n685 RAM[5][9] VDD VSS / DFFQX1
XRAM_reg[5][8] CTS_21 n684 RAM[5][8] VDD VSS / DFFQX1
XRAM_reg[5][7] CTS_20 n683 RAM[5][7] VDD VSS / DFFQX1
XRAM_reg[5][6] CTS_32 n682 RAM[5][6] VDD VSS / DFFQX1
XRAM_reg[5][5] CTS_7 n681 RAM[5][5] VDD VSS / DFFQX1
XRAM_reg[5][4] CTS_11 n680 RAM[5][4] VDD VSS / DFFQX1
XRAM_reg[5][3] CTS_32 n679 RAM[5][3] VDD VSS / DFFQX1
XRAM_reg[5][2] CTS_21 n678 RAM[5][2] VDD VSS / DFFQX1
XRAM_reg[5][1] CTS_11 n677 RAM[5][1] VDD VSS / DFFQX1
XRAM_reg[5][0] CTS_2 n676 RAM[5][0] VDD VSS / DFFQX1
XRAM_reg[4][15] clk_clone5 n675 RAM[4][15] VDD VSS / DFFQX1
XRAM_reg[4][14] CTS_14 n674 RAM[4][14] VDD VSS / DFFQX1
XRAM_reg[4][13] CTS_26 n673 RAM[4][13] VDD VSS / DFFQX1
XRAM_reg[4][12] CTS_10 n672 RAM[4][12] VDD VSS / DFFQX1
XRAM_reg[4][11] CTS_27 n671 RAM[4][11] VDD VSS / DFFQX1
XRAM_reg[4][10] CTS_26 n670 RAM[4][10] VDD VSS / DFFQX1
XRAM_reg[4][9] CTS_14 n669 RAM[4][9] VDD VSS / DFFQX1
XRAM_reg[4][8] CTS_14 n668 RAM[4][8] VDD VSS / DFFQX1
XRAM_reg[4][7] CTS_26 n667 RAM[4][7] VDD VSS / DFFQX1
XRAM_reg[4][6] clk_clone5 n666 RAM[4][6] VDD VSS / DFFQX1
XRAM_reg[4][5] CTS_27 n665 RAM[4][5] VDD VSS / DFFQX1
XRAM_reg[4][4] CTS_26 n664 RAM[4][4] VDD VSS / DFFQX1
XRAM_reg[4][3] clk_clone5 n663 RAM[4][3] VDD VSS / DFFQX1
XRAM_reg[4][2] CTS_14 n662 RAM[4][2] VDD VSS / DFFQX1
XRAM_reg[4][1] CTS_26 n661 RAM[4][1] VDD VSS / DFFQX1
XRAM_reg[4][0] CTS_10 n660 RAM[4][0] VDD VSS / DFFQX1
XRAM_reg[3][15] clk_clone1 n659 RAM[3][15] VDD VSS / DFFQX1
XRAM_reg[3][14] CTS_1 n658 RAM[3][14] VDD VSS / DFFQX1
XRAM_reg[3][13] CTS_45 n657 RAM[3][13] VDD VSS / DFFQX1
XRAM_reg[3][12] clk_clone1 n656 RAM[3][12] VDD VSS / DFFQX1
XRAM_reg[3][11] CTS_1 n655 RAM[3][11] VDD VSS / DFFQX1
XRAM_reg[3][10] CTS_48 n654 RAM[3][10] VDD VSS / DFFQX1
XRAM_reg[3][9] CTS_33 n653 RAM[3][9] VDD VSS / DFFQX1
XRAM_reg[3][8] CTS_5 n652 RAM[3][8] VDD VSS / DFFQX1
XRAM_reg[3][7] CTS_41 n651 RAM[3][7] VDD VSS / DFFQX1
XRAM_reg[3][6] CTS_33 n650 RAM[3][6] VDD VSS / DFFQX1
XRAM_reg[3][5] CTS_19 n649 RAM[3][5] VDD VSS / DFFQX1
XRAM_reg[3][4] CTS_45 n648 RAM[3][4] VDD VSS / DFFQX1
XRAM_reg[3][3] CTS_24 n647 RAM[3][3] VDD VSS / DFFQX1
XRAM_reg[3][2] CTS_5 n646 RAM[3][2] VDD VSS / DFFQX1
XRAM_reg[3][1] CTS_45 n645 RAM[3][1] VDD VSS / DFFQX1
XRAM_reg[3][0] CTS_34 n644 RAM[3][0] VDD VSS / DFFQX1
XRAM_reg[2][15] clk_clone3 n643 RAM[2][15] VDD VSS / DFFQX1
XRAM_reg[2][14] CTS_40 n642 RAM[2][14] VDD VSS / DFFQX1
XRAM_reg[2][13] CTS_45 n641 RAM[2][13] VDD VSS / DFFQX1
XRAM_reg[2][12] clk_clone3 n640 RAM[2][12] VDD VSS / DFFQX1
XRAM_reg[2][11] CTS_47 n639 RAM[2][11] VDD VSS / DFFQX1
XRAM_reg[2][10] CTS_36 n638 RAM[2][10] VDD VSS / DFFQX1
XRAM_reg[2][9] CTS_30 n637 RAM[2][9] VDD VSS / DFFQX1
XRAM_reg[2][8] CTS_5 n636 RAM[2][8] VDD VSS / DFFQX1
XRAM_reg[2][7] CTS_31 n635 RAM[2][7] VDD VSS / DFFQX1
XRAM_reg[2][6] CTS_30 n634 RAM[2][6] VDD VSS / DFFQX1
XRAM_reg[2][5] CTS_47 n633 RAM[2][5] VDD VSS / DFFQX1
XRAM_reg[2][4] CTS_31 n632 RAM[2][4] VDD VSS / DFFQX1
XRAM_reg[2][3] clk_clone3 n631 RAM[2][3] VDD VSS / DFFQX1
XRAM_reg[2][2] CTS_40 n630 RAM[2][2] VDD VSS / DFFQX1
XRAM_reg[2][1] CTS_43 n629 RAM[2][1] VDD VSS / DFFQX1
XRAM_reg[2][0] CTS_30 n628 RAM[2][0] VDD VSS / DFFQX1
XRAM_reg[1][15] clk_clone1 n627 RAM[1][15] VDD VSS / DFFQX1
XRAM_reg[1][14] CTS_16 n626 RAM[1][14] VDD VSS / DFFQX1
XRAM_reg[1][13] CTS_45 n625 RAM[1][13] VDD VSS / DFFQX1
XRAM_reg[1][12] clk_clone1 n624 RAM[1][12] VDD VSS / DFFQX1
XRAM_reg[1][11] CTS_16 n623 RAM[1][11] VDD VSS / DFFQX1
XRAM_reg[1][10] CTS_48 n622 RAM[1][10] VDD VSS / DFFQX1
XRAM_reg[1][9] CTS_33 n621 RAM[1][9] VDD VSS / DFFQX1
XRAM_reg[1][8] CTS_1 n620 RAM[1][8] VDD VSS / DFFQX1
XRAM_reg[1][7] CTS_41 n619 RAM[1][7] VDD VSS / DFFQX1
XRAM_reg[1][6] CTS_34 n618 RAM[1][6] VDD VSS / DFFQX1
XRAM_reg[1][5] CTS_5 n617 RAM[1][5] VDD VSS / DFFQX1
XRAM_reg[1][4] CTS_45 n616 RAM[1][4] VDD VSS / DFFQX1
XRAM_reg[1][3] CTS_24 n615 RAM[1][3] VDD VSS / DFFQX1
XRAM_reg[1][2] CTS_5 n614 RAM[1][2] VDD VSS / DFFQX1
XRAM_reg[1][1] CTS_44 n613 RAM[1][1] VDD VSS / DFFQX1
XRAM_reg[1][0] CTS_34 n612 RAM[1][0] VDD VSS / DFFQX1
XRAM_reg[0][15] clk_clone3 n611 RAM[0][15] VDD VSS / DFFQX1
XRAM_reg[0][14] CTS_40 n610 RAM[0][14] VDD VSS / DFFQX1
XRAM_reg[0][13] CTS_43 n609 RAM[0][13] VDD VSS / DFFQX1
XRAM_reg[0][12] CTS_30 n608 RAM[0][12] VDD VSS / DFFQX1
XRAM_reg[0][11] CTS_47 n607 RAM[0][11] VDD VSS / DFFQX1
XRAM_reg[0][10] CTS_36 n606 RAM[0][10] VDD VSS / DFFQX1
XRAM_reg[0][9] CTS_30 n605 RAM[0][9] VDD VSS / DFFQX1
XRAM_reg[0][8] CTS_46 n604 RAM[0][8] VDD VSS / DFFQX1
XRAM_reg[0][7] CTS_31 n603 RAM[0][7] VDD VSS / DFFQX1
XRAM_reg[0][6] CTS_4 n602 RAM[0][6] VDD VSS / DFFQX1
XRAM_reg[0][5] CTS_46 n601 RAM[0][5] VDD VSS / DFFQX1
XRAM_reg[0][4] CTS_45 n600 RAM[0][4] VDD VSS / DFFQX1
XRAM_reg[0][3] CTS_4 n599 RAM[0][3] VDD VSS / DFFQX1
XRAM_reg[0][2] CTS_40 n598 RAM[0][2] VDD VSS / DFFQX1
XRAM_reg[0][1] CTS_43 n597 RAM[0][1] VDD VSS / DFFQX1
XRAM_reg[0][0] CTS_30 n596 RAM[0][0] VDD VSS / DFFQX1
XCTS_cpc_drv_buf_00462 CTS_17 VDD VSS CTS_49 / BUFX1
XCTS_cpc_drv_buf_00461 CTS_17 VDD VSS CTS_48 / BUFX1
XCTS_cpc_drv_buf_00455 CTS_38 VDD VSS CTS_47 / BUFX1
XCTS_cpc_drv_buf_00454 CTS_38 VDD VSS CTS_46 / BUFX1
XCTS_cpc_drv_buf_00451 CTS_12 VDD VSS CTS_45 / BUFX1
XCTS_cpc_drv_buf_00450 CTS_12 VDD VSS CTS_44 / BUFX1
XCTS_cpc_drv_buf_00447 CTS_37 VDD VSS CTS_43 / BUFX1
XCTS_cpc_drv_buf_00446 CTS_37 VDD VSS CTS_42 / BUFX1
XCTS_ccl_a_buf_00332 CTS_18 VDD VSS CTS_17 / BUFX1
XCTS_ccl_a_buf_00310 CTS_18 VDD VSS CTS_16 / BUFX1
XCTS_ccl_a_buf_00304 CTS_18 VDD VSS CTS_20 / BUFX1
XCTS_ccl_a_buf_00294 CTS_18 VDD VSS CTS_41 / BUFX1
XCTS_ccl_a_buf_00428 clk_clone4 VDD VSS CTS_18 / BUFX1
XCTS_ccl_a_buf_00348 clk VDD VSS CTS_40 / BUFX1
XCTS_ccl_a_buf_00346 clk VDD VSS CTS_39 / BUFX1
XCTS_ccl_a_buf_00298 clk VDD VSS CTS_38 / BUFX1
XCTS_ccl_a_buf_00338 CTS_13 VDD VSS CTS_12 / BUFX1
XCTS_ccl_a_buf_00328 CTS_13 VDD VSS CTS_15 / BUFX1
XCTS_ccl_a_buf_00296 CTS_13 VDD VSS CTS_37 / BUFX1
XCTS_ccl_a_buf_00424 clk_clone4 VDD VSS CTS_13 / BUFX1
XCTS_ccl_a_buf_00344 CTS_29 VDD VSS CTS_28 / BUFX1
XCTS_ccl_a_buf_00314 CTS_29 VDD VSS CTS_27 / BUFX1
XCTS_ccl_a_buf_00308 CTS_29 VDD VSS CTS_26 / BUFX1
XCTS_ccl_a_buf_00290 CTS_29 VDD VSS CTS_31 / BUFX1
XCTS_ccl_a_buf_00288 CTS_29 VDD VSS CTS_36 / BUFX1
XCTS_ccl_a_buf_00416 clk_clone4 VDD VSS CTS_29 / BUFX1
XCTS_ccl_a_buf_00340 CTS_23 VDD VSS CTS_22 / BUFX1
XCTS_ccl_a_buf_00326 CTS_23 VDD VSS CTS_25 / BUFX1
XCTS_ccl_a_buf_00316 CTS_23 VDD VSS CTS_35 / BUFX1
XCTS_ccl_a_buf_00414 clk_clone4 VDD VSS CTS_23 / BUFX1
XCTS_ccl_a_buf_00384 clk_clone2 VDD VSS CTS_34 / BUFX1
XCTS_ccl_a_buf_00382 clk_clone2 VDD VSS CTS_33 / BUFX1
XCTS_ccl_a_buf_00366 clk_clone2 VDD VSS CTS_32 / BUFX1
XCTS_ccl_a_buf_00324 clk_clone2 VDD VSS CTS_30 / BUFX1
XCTS_ccl_a_buf_00320 clk_clone2 VDD VSS CTS_24 / BUFX1
XCTS_ccl_a_buf_00358 CTS_9 VDD VSS CTS_8 / BUFX1
XCTS_ccl_a_buf_00354 CTS_9 VDD VSS CTS_7 / BUFX1
XCTS_ccl_a_buf_00336 CTS_9 VDD VSS CTS_6 / BUFX1
XCTS_ccl_a_buf_00318 CTS_9 VDD VSS CTS_11 / BUFX1
XCTS_ccl_a_buf_00312 CTS_9 VDD VSS CTS_21 / BUFX1
XCTS_ccl_a_buf_00408 clk_clone4 VDD VSS CTS_9 / BUFX1
XCTS_ccl_a_buf_00356 CTS_3 VDD VSS CTS_2 / BUFX1
XCTS_ccl_a_buf_00352 CTS_3 VDD VSS CTS_1 / BUFX1
XCTS_ccl_a_buf_00302 CTS_3 VDD VSS CTS_5 / BUFX1
XCTS_ccl_a_buf_00292 CTS_3 VDD VSS CTS_19 / BUFX1
XCTS_ccl_a_buf_00406 clk_clone4 VDD VSS CTS_3 / BUFX1
XCTS_ccl_a_buf_00350 clk_clone6 VDD VSS CTS_14 / BUFX1
XCTS_ccl_a_buf_00334 clk_clone6 VDD VSS CTS_10 / BUFX1
XCTS_ccl_a_buf_00322 clk_clone6 VDD VSS CTS_4 / BUFX1
.ENDS

************************************************************************
* Library Name: 16bitcpu
* Cell Name:    shifter_WIDTH16
* View Name:    schematic
************************************************************************

.SUBCKT shifter_WIDTH16 SrcA<15> SrcA<14> SrcA<13> SrcA<12> SrcA<11> SrcA<10> 
+ SrcA<9> SrcA<8> SrcA<7> SrcA<6> SrcA<5> SrcA<4> SrcA<3> SrcA<2> SrcA<1> 
+ SrcA<0> SrcB<15> SrcB<14> SrcB<13> SrcB<12> SrcB<11> SrcB<10> SrcB<9> 
+ SrcB<8> SrcB<7> SrcB<6> SrcB<5> SrcB<4> SrcB<3> SrcB<2> SrcB<1> SrcB<0> VDD 
+ VSS opCode<3> opCode<2> opCode<1> opCode<0> shiftAmt<3> shiftAmt<2> 
+ shiftAmt<1> shiftAmt<0> shiftOut<15> shiftOut<14> shiftOut<13> shiftOut<12> 
+ shiftOut<11> shiftOut<10> shiftOut<9> shiftOut<8> shiftOut<7> shiftOut<6> 
+ shiftOut<5> shiftOut<4> shiftOut<3> shiftOut<2> shiftOut<1> shiftOut<0>
*.PININFO SrcA<15>:I SrcA<14>:I SrcA<13>:I SrcA<12>:I SrcA<11>:I SrcA<10>:I 
*.PININFO SrcA<9>:I SrcA<8>:I SrcA<7>:I SrcA<6>:I SrcA<5>:I SrcA<4>:I 
*.PININFO SrcA<3>:I SrcA<2>:I SrcA<1>:I SrcA<0>:I SrcB<15>:I SrcB<14>:I 
*.PININFO SrcB<13>:I SrcB<12>:I SrcB<11>:I SrcB<10>:I SrcB<9>:I SrcB<8>:I 
*.PININFO SrcB<7>:I SrcB<6>:I SrcB<5>:I SrcB<4>:I SrcB<3>:I SrcB<2>:I 
*.PININFO SrcB<1>:I SrcB<0>:I opCode<3>:I opCode<2>:I opCode<1>:I opCode<0>:I 
*.PININFO shiftAmt<3>:I shiftAmt<2>:I shiftAmt<1>:I shiftAmt<0>:I 
*.PININFO shiftOut<15>:O shiftOut<14>:O shiftOut<13>:O shiftOut<12>:O 
*.PININFO shiftOut<11>:O shiftOut<10>:O shiftOut<9>:O shiftOut<8>:O 
*.PININFO shiftOut<7>:O shiftOut<6>:O shiftOut<5>:O shiftOut<4>:O 
*.PININFO shiftOut<3>:O shiftOut<2>:O shiftOut<1>:O shiftOut<0>:O VDD:B VSS:B
XU209 SrcA<10> SrcA<9> shiftAmt<0> VDD VSS n191 / MUX2X1
XU210 SrcA<8> SrcA<7> shiftAmt<0> VDD VSS n193 / MUX2X1
XU211 n191 n193 shiftAmt<1> VDD VSS n209 / MUX2X1
XU212 SrcA<6> SrcA<5> shiftAmt<0> VDD VSS n192 / MUX2X1
XU213 SrcA<4> SrcA<3> shiftAmt<0> VDD VSS n196 / MUX2X1
XU214 n192 n196 shiftAmt<1> VDD VSS n211 / MUX2X1
XU215 n209 n211 shiftAmt<2> VDD VSS n189 / MUX2X1
XU216 SrcA<2> SrcA<1> shiftAmt<0> VDD VSS n195 / MUX2X1
XU217 n175 n188 shiftAmt<1> VDD VSS n212 / MUX2X1
XU219 n189 n222 shiftAmt<3> VDD VSS N37 / MUX2X1
XU220 SrcA<11> SrcA<10> shiftAmt<0> VDD VSS n199 / MUX2X1
XU221 SrcA<9> SrcA<8> shiftAmt<0> VDD VSS n201 / MUX2X1
XU222 n199 n201 shiftAmt<1> VDD VSS n216 / MUX2X1
XU223 SrcA<7> SrcA<6> shiftAmt<0> VDD VSS n200 / MUX2X1
XU224 SrcA<5> SrcA<4> shiftAmt<0> VDD VSS n204 / MUX2X1
XU225 n200 n204 shiftAmt<1> VDD VSS n219 / MUX2X1
XU226 n216 n219 shiftAmt<2> VDD VSS n190 / MUX2X1
XU227 SrcA<3> SrcA<2> shiftAmt<0> VDD VSS n203 / MUX2X1
XU228 SrcA<1> SrcA<0> shiftAmt<0> VDD VSS n205 / MUX2X1
XU229 n203 n205 shiftAmt<1> VDD VSS n218 / MUX2X1
XU231 n190 n171 shiftAmt<3> VDD VSS N38 / MUX2X1
XU232 SrcA<11> SrcA<12> n6 VDD VSS n207 / MUX2X1
XU233 n207 n191 shiftAmt<1> VDD VSS n194 / MUX2X1
XU234 n193 n192 shiftAmt<1> VDD VSS n229 / MUX2X1
XU235 n194 n229 shiftAmt<2> VDD VSS n198 / MUX2X1
XU236 n196 n195 shiftAmt<1> VDD VSS n228 / MUX2X1
XU237 n176 n197 shiftAmt<2> VDD VSS n224 / MUX2X1
XU238 n198 n168 shiftAmt<3> VDD VSS N39 / MUX2X1
XU239 SrcA<12> SrcA<13> n6 VDD VSS n214 / MUX2X1
XU240 n214 n199 shiftAmt<1> VDD VSS n202 / MUX2X1
XU241 n201 n200 shiftAmt<1> VDD VSS n233 / MUX2X1
XU242 n202 n233 shiftAmt<2> VDD VSS n206 / MUX2X1
XU243 n204 n203 shiftAmt<1> VDD VSS n232 / MUX2X1
XU245 n177 n221 shiftAmt<2> VDD VSS n225 / MUX2X1
XU246 n206 n173 shiftAmt<3> VDD VSS N40 / MUX2X1
XU247 SrcA<14> SrcA<13> shiftAmt<0> VDD VSS n208 / MUX2X1
XU248 n208 n207 shiftAmt<1> VDD VSS n210 / MUX2X1
XU249 n210 n209 shiftAmt<2> VDD VSS n213 / MUX2X1
XU250 n178 n212 shiftAmt<2> VDD VSS n226 / MUX2X1
XU251 n213 n170 shiftAmt<3> VDD VSS N41 / MUX2X1
XU252 SrcA<15> SrcA<14> shiftAmt<0> VDD VSS n215 / MUX2X1
XU253 n215 n214 shiftAmt<1> VDD VSS n217 / MUX2X1
XU254 n217 n216 shiftAmt<2> VDD VSS n220 / MUX2X1
XU255 n219 n218 shiftAmt<2> VDD VSS n227 / MUX2X1
XU256 n220 n227 shiftAmt<3> VDD VSS N42 / MUX2X1
XU265 n229 n228 shiftAmt<2> VDD VSS n231 / MUX2X1
XU266 n231 n230 shiftAmt<3> VDD VSS N35 / MUX2X1
XU267 n233 n232 shiftAmt<2> VDD VSS n235 / MUX2X1
XU268 n235 n234 shiftAmt<3> VDD VSS N36 / MUX2X1
XU269 SrcA<4> SrcA<5> shiftAmt<0> VDD VSS n254 / MUX2X1
XU270 SrcA<6> SrcA<7> shiftAmt<0> VDD VSS n253 / MUX2X1
XU271 n254 n253 shiftAmt<1> VDD VSS n267 / MUX2X1
XU272 SrcA<0> SrcA<1> shiftAmt<0> VDD VSS n236 / MUX2X1
XU273 SrcA<3> SrcA<2> n6 VDD VSS n255 / MUX2X1
XU274 n236 n255 shiftAmt<1> VDD VSS n237 / MUX2X1
XU275 n267 n237 n8 VDD VSS n238 / MUX2X1
XU276 SrcA<8> SrcA<9> shiftAmt<0> VDD VSS n252 / MUX2X1
XU277 SrcA<10> SrcA<11> shiftAmt<0> VDD VSS n241 / MUX2X1
XU278 n252 n241 shiftAmt<1> VDD VSS n266 / MUX2X1
XU279 SrcA<12> SrcA<13> shiftAmt<0> VDD VSS n240 / MUX2X1
XU280 SrcA<14> SrcA<15> shiftAmt<0> VDD VSS n239 / MUX2X1
XU281 n240 n239 shiftAmt<1> VDD VSS n242 / MUX2X1
XU282 n266 n242 shiftAmt<2> VDD VSS n282 / MUX2X1
XU283 n238 n282 shiftAmt<3> VDD VSS N43 / MUX2X1
XU285 n241 n240 shiftAmt<1> VDD VSS n274 / MUX2X1
XU286 n245 n274 n8 VDD VSS n257 / MUX2X1
XU290 SrcA<11> SrcA<12> shiftAmt<0> VDD VSS n249 / MUX2X1
XU291 SrcA<13> SrcA<14> shiftAmt<0> VDD VSS n244 / MUX2X1
XU292 n249 n244 shiftAmt<1> VDD VSS n278 / MUX2X1
XU293 n246 n278 n8 VDD VSS n264 / MUX2X1
XU297 n187 n244 n7 VDD VSS n250 / MUX2X1
XU304 SrcA<5> SrcA<6> shiftAmt<0> VDD VSS n261 / MUX2X1
XU305 SrcA<7> SrcA<8> shiftAmt<0> VDD VSS n260 / MUX2X1
XU306 n261 n260 shiftAmt<1> VDD VSS n271 / MUX2X1
XU307 SrcA<1> SrcA<2> shiftAmt<0> VDD VSS n247 / MUX2X1
XU308 SrcA<4> SrcA<3> n6 VDD VSS n262 / MUX2X1
XU309 n247 n262 shiftAmt<1> VDD VSS n248 / MUX2X1
XU310 n271 n248 n8 VDD VSS n251 / MUX2X1
XU311 SrcA<9> SrcA<10> shiftAmt<0> VDD VSS n259 / MUX2X1
XU312 n259 n249 shiftAmt<1> VDD VSS n270 / MUX2X1
XU313 n270 n250 shiftAmt<2> VDD VSS n283 / MUX2X1
XU314 n251 n283 shiftAmt<3> VDD VSS N44 / MUX2X1
XU315 n253 n252 shiftAmt<1> VDD VSS n275 / MUX2X1
XU316 n255 n254 shiftAmt<1> VDD VSS n256 / MUX2X1
XU317 n275 n256 n8 VDD VSS n258 / MUX2X1
XU318 n258 n257 shiftAmt<3> VDD VSS N45 / MUX2X1
XU319 n260 n259 shiftAmt<1> VDD VSS n279 / MUX2X1
XU320 n262 n261 shiftAmt<1> VDD VSS n263 / MUX2X1
XU321 n279 n263 n8 VDD VSS n265 / MUX2X1
XU322 n265 n264 shiftAmt<3> VDD VSS N46 / MUX2X1
XU323 n267 n266 shiftAmt<2> VDD VSS n269 / MUX2X1
XU324 n269 n183 shiftAmt<3> VDD VSS N47 / MUX2X1
XU325 n271 n270 shiftAmt<2> VDD VSS n273 / MUX2X1
XU326 n273 n184 shiftAmt<3> VDD VSS N48 / MUX2X1
XU327 n275 n274 shiftAmt<2> VDD VSS n277 / MUX2X1
XU328 n277 n185 shiftAmt<3> VDD VSS N49 / MUX2X1
XU329 n279 n278 shiftAmt<2> VDD VSS n281 / MUX2X1
XU330 n281 n186 shiftAmt<3> VDD VSS N50 / MUX2X1
XU333 SrcA<4> SrcA<5> SrcB<0> VDD VSS n302 / MUX2X1
XU334 SrcA<6> SrcA<7> SrcB<0> VDD VSS n301 / MUX2X1
XU335 n302 n301 SrcB<1> VDD VSS n315 / MUX2X1
XU336 SrcA<0> SrcA<1> SrcB<0> VDD VSS n284 / MUX2X1
XU337 SrcA<3> SrcA<2> n2 VDD VSS n303 / MUX2X1
XU338 n284 n303 SrcB<1> VDD VSS n285 / MUX2X1
XU339 n315 n285 n4 VDD VSS n286 / MUX2X1
XU340 SrcA<8> SrcA<9> SrcB<0> VDD VSS n300 / MUX2X1
XU341 SrcA<10> SrcA<11> SrcB<0> VDD VSS n289 / MUX2X1
XU342 n300 n289 SrcB<1> VDD VSS n314 / MUX2X1
XU343 SrcA<12> SrcA<13> SrcB<0> VDD VSS n288 / MUX2X1
XU344 SrcA<14> SrcA<15> SrcB<0> VDD VSS n287 / MUX2X1
XU345 n288 n287 SrcB<1> VDD VSS n290 / MUX2X1
XU346 n314 n290 SrcB<2> VDD VSS n330 / MUX2X1
XU347 n286 n330 SrcB<3> VDD VSS N61 / MUX2X1
XU349 n289 n288 SrcB<1> VDD VSS n322 / MUX2X1
XU350 n293 n322 n4 VDD VSS n305 / MUX2X1
XU354 SrcA<11> SrcA<12> SrcB<0> VDD VSS n297 / MUX2X1
XU355 SrcA<13> SrcA<14> SrcB<0> VDD VSS n292 / MUX2X1
XU356 n297 n292 SrcB<1> VDD VSS n326 / MUX2X1
XU357 n294 n326 n4 VDD VSS n312 / MUX2X1
XU361 n13 n292 n3 VDD VSS n298 / MUX2X1
XU368 SrcA<5> SrcA<6> SrcB<0> VDD VSS n309 / MUX2X1
XU369 SrcA<7> SrcA<8> SrcB<0> VDD VSS n308 / MUX2X1
XU370 n309 n308 SrcB<1> VDD VSS n319 / MUX2X1
XU371 SrcA<1> SrcA<2> SrcB<0> VDD VSS n295 / MUX2X1
XU372 SrcA<4> SrcA<3> n2 VDD VSS n310 / MUX2X1
XU373 n295 n310 SrcB<1> VDD VSS n296 / MUX2X1
XU374 n319 n296 n4 VDD VSS n299 / MUX2X1
XU375 SrcA<9> SrcA<10> SrcB<0> VDD VSS n307 / MUX2X1
XU376 n307 n297 SrcB<1> VDD VSS n318 / MUX2X1
XU377 n318 n298 SrcB<2> VDD VSS n331 / MUX2X1
XU378 n299 n331 SrcB<3> VDD VSS N62 / MUX2X1
XU379 n301 n300 SrcB<1> VDD VSS n323 / MUX2X1
XU380 n303 n302 SrcB<1> VDD VSS n304 / MUX2X1
XU381 n323 n304 n4 VDD VSS n306 / MUX2X1
XU382 n306 n305 SrcB<3> VDD VSS N63 / MUX2X1
XU383 n308 n307 SrcB<1> VDD VSS n327 / MUX2X1
XU384 n310 n309 SrcB<1> VDD VSS n311 / MUX2X1
XU385 n327 n311 n4 VDD VSS n313 / MUX2X1
XU386 n313 n312 SrcB<3> VDD VSS N64 / MUX2X1
XU387 n315 n314 SrcB<2> VDD VSS n317 / MUX2X1
XU388 n317 n147 SrcB<3> VDD VSS N65 / MUX2X1
XU389 n319 n318 SrcB<2> VDD VSS n321 / MUX2X1
XU390 n321 n11 SrcB<3> VDD VSS N66 / MUX2X1
XU391 n323 n322 SrcB<2> VDD VSS n325 / MUX2X1
XU392 n325 n148 SrcB<3> VDD VSS N67 / MUX2X1
XU393 n327 n326 SrcB<2> VDD VSS n329 / MUX2X1
XU394 n329 n10 SrcB<3> VDD VSS N68 / MUX2X1
XU401 SrcA<10> SrcA<9> SrcB<0> VDD VSS n335 / MUX2X1
XU402 SrcA<8> SrcA<7> SrcB<0> VDD VSS n337 / MUX2X1
XU403 n335 n337 SrcB<1> VDD VSS n353 / MUX2X1
XU404 SrcA<6> SrcA<5> SrcB<0> VDD VSS n336 / MUX2X1
XU405 SrcA<4> SrcA<3> SrcB<0> VDD VSS n340 / MUX2X1
XU406 n336 n340 SrcB<1> VDD VSS n355 / MUX2X1
XU407 n353 n355 SrcB<2> VDD VSS n333 / MUX2X1
XU408 SrcA<2> SrcA<1> SrcB<0> VDD VSS n339 / MUX2X1
XU409 n155 n332 SrcB<1> VDD VSS n356 / MUX2X1
XU411 n333 n366 SrcB<3> VDD VSS N87 / MUX2X1
XU412 SrcA<11> SrcA<10> SrcB<0> VDD VSS n343 / MUX2X1
XU413 SrcA<9> SrcA<8> SrcB<0> VDD VSS n345 / MUX2X1
XU414 n343 n345 SrcB<1> VDD VSS n360 / MUX2X1
XU415 SrcA<7> SrcA<6> SrcB<0> VDD VSS n344 / MUX2X1
XU416 SrcA<5> SrcA<4> SrcB<0> VDD VSS n348 / MUX2X1
XU417 n344 n348 SrcB<1> VDD VSS n363 / MUX2X1
XU418 n360 n363 SrcB<2> VDD VSS n334 / MUX2X1
XU419 SrcA<3> SrcA<2> SrcB<0> VDD VSS n347 / MUX2X1
XU420 SrcA<1> SrcA<0> SrcB<0> VDD VSS n349 / MUX2X1
XU421 n347 n349 SrcB<1> VDD VSS n362 / MUX2X1
XU423 n334 n159 SrcB<3> VDD VSS N88 / MUX2X1
XU424 SrcA<11> SrcA<12> n2 VDD VSS n351 / MUX2X1
XU425 n351 n335 SrcB<1> VDD VSS n338 / MUX2X1
XU426 n337 n336 SrcB<1> VDD VSS n373 / MUX2X1
XU427 n338 n373 SrcB<2> VDD VSS n342 / MUX2X1
XU428 n340 n339 SrcB<1> VDD VSS n372 / MUX2X1
XU429 n154 n341 SrcB<2> VDD VSS n368 / MUX2X1
XU430 n342 n150 SrcB<3> VDD VSS N89 / MUX2X1
XU431 SrcA<12> SrcA<13> n2 VDD VSS n358 / MUX2X1
XU432 n358 n343 SrcB<1> VDD VSS n346 / MUX2X1
XU433 n345 n344 SrcB<1> VDD VSS n377 / MUX2X1
XU434 n346 n377 SrcB<2> VDD VSS n350 / MUX2X1
XU435 n348 n347 SrcB<1> VDD VSS n376 / MUX2X1
XU437 n158 n365 SrcB<2> VDD VSS n369 / MUX2X1
XU438 n350 n157 SrcB<3> VDD VSS N90 / MUX2X1
XU439 SrcA<14> SrcA<13> SrcB<0> VDD VSS n352 / MUX2X1
XU440 n352 n351 SrcB<1> VDD VSS n354 / MUX2X1
XU441 n354 n353 SrcB<2> VDD VSS n357 / MUX2X1
XU442 n153 n356 SrcB<2> VDD VSS n370 / MUX2X1
XU443 n357 n152 SrcB<3> VDD VSS N91 / MUX2X1
XU444 SrcA<15> SrcA<14> SrcB<0> VDD VSS n359 / MUX2X1
XU445 n359 n358 SrcB<1> VDD VSS n361 / MUX2X1
XU446 n361 n360 SrcB<2> VDD VSS n364 / MUX2X1
XU447 n363 n362 SrcB<2> VDD VSS n371 / MUX2X1
XU448 n364 n371 SrcB<3> VDD VSS N92 / MUX2X1
XU457 n373 n372 SrcB<2> VDD VSS n375 / MUX2X1
XU458 n375 n374 SrcB<3> VDD VSS N85 / MUX2X1
XU459 n377 n376 SrcB<2> VDD VSS n379 / MUX2X1
XU460 n379 n378 SrcB<3> VDD VSS N86 / MUX2X1
XU32 n35 n36 VDD VSS n34 / NOR2X1
XU40 n42 n43 VDD VSS n41 / NOR2X1
XU48 n49 n50 VDD VSS n48 / NOR2X1
XU56 n56 n57 VDD VSS n55 / NOR2X1
XU60 n5 n60 VDD VSS n56 / NOR2X1
XU64 n64 n65 VDD VSS n63 / NOR2X1
XU72 n71 n72 VDD VSS n70 / NOR2X1
XU80 n78 n79 VDD VSS n77 / NOR2X1
XU142 n134 n135 VDD VSS n133 / NOR2X1
XU145 n138 SrcA<4> VDD VSS n22 / NOR2X1
XU147 n5 n138 VDD VSS n23 / NOR2X1
XU152 opCode<3> opCode<1> VDD VSS n142 / NOR2X1
XU159 opCode<3> opCode<2> VDD VSS n144 / NOR2X1
XU207 n197 shiftAmt<2> VDD VSS n230 / NOR2X1
XU208 shiftAmt<3> n167 VDD VSS N27 / NOR2X1
XU218 n212 shiftAmt<2> VDD VSS n222 / NOR2X1
XU257 n221 shiftAmt<2> VDD VSS n234 / NOR2X1
XU258 shiftAmt<3> n174 VDD VSS N28 / NOR2X1
XU259 shiftAmt<3> n169 VDD VSS N29 / NOR2X1
XU260 shiftAmt<3> n223 VDD VSS N30 / NOR2X1
XU261 shiftAmt<3> n224 VDD VSS N31 / NOR2X1
XU262 shiftAmt<3> n225 VDD VSS N32 / NOR2X1
XU263 shiftAmt<3> n226 VDD VSS N33 / NOR2X1
XU264 shiftAmt<3> n172 VDD VSS N34 / NOR2X1
XU287 shiftAmt<3> n181 VDD VSS N53 / NOR2X1
XU289 n243 shiftAmt<1> VDD VSS n246 / NOR2X1
XU294 shiftAmt<3> n182 VDD VSS N54 / NOR2X1
XU296 shiftAmt<3> n268 VDD VSS N55 / NOR2X1
XU299 shiftAmt<3> n272 VDD VSS N56 / NOR2X1
XU301 shiftAmt<3> n276 VDD VSS N57 / NOR2X1
XU303 shiftAmt<3> n280 VDD VSS N58 / NOR2X1
XU331 shiftAmt<3> n179 VDD VSS N51 / NOR2X1
XU332 shiftAmt<3> n180 VDD VSS N52 / NOR2X1
XU351 SrcB<3> n146 VDD VSS N71 / NOR2X1
XU353 n291 SrcB<1> VDD VSS n294 / NOR2X1
XU358 SrcB<3> n9 VDD VSS N72 / NOR2X1
XU360 SrcB<3> n316 VDD VSS N73 / NOR2X1
XU363 SrcB<3> n320 VDD VSS N74 / NOR2X1
XU365 SrcB<3> n324 VDD VSS N75 / NOR2X1
XU367 SrcB<3> n328 VDD VSS N76 / NOR2X1
XU395 SrcB<3> n145 VDD VSS N69 / NOR2X1
XU396 SrcB<3> n12 VDD VSS N70 / NOR2X1
XU399 n341 SrcB<2> VDD VSS n374 / NOR2X1
XU400 SrcB<3> n149 VDD VSS N77 / NOR2X1
XU410 n356 SrcB<2> VDD VSS n366 / NOR2X1
XU449 n365 SrcB<2> VDD VSS n378 / NOR2X1
XU450 SrcB<3> n160 VDD VSS N78 / NOR2X1
XU451 SrcB<3> n151 VDD VSS N79 / NOR2X1
XU452 SrcB<3> n367 VDD VSS N80 / NOR2X1
XU453 SrcB<3> n368 VDD VSS N81 / NOR2X1
XU454 SrcB<3> n369 VDD VSS N82 / NOR2X1
XU455 SrcB<3> n370 VDD VSS N83 / NOR2X1
XU456 SrcB<3> n156 VDD VSS N84 / NOR2X1
XU15 N36 n161 VDD VSS n18 / NAND2X1
XU16 SrcB<1> n164 VDD VSS n17 / NAND2X1
XU17 N52 n165 VDD VSS n16 / NAND2X1
XU19 SrcA<9> n162 VDD VSS n21 / NAND2X1
XU20 N86 n22 VDD VSS n20 / NAND2X1
XU21 N70 n23 VDD VSS n19 / NAND2X1
XU24 N35 n161 VDD VSS n28 / NAND2X1
XU25 SrcB<0> n164 VDD VSS n27 / NAND2X1
XU26 N51 n165 VDD VSS n26 / NAND2X1
XU28 SrcA<8> n162 VDD VSS n31 / NAND2X1
XU29 N85 n22 VDD VSS n30 / NAND2X1
XU30 N69 n23 VDD VSS n29 / NAND2X1
XU33 n37 n38 VDD VSS n36 / NAND2X1
XU34 N84 n22 VDD VSS n38 / NAND2X1
XU35 N68 n23 VDD VSS n37 / NAND2X1
XU37 N50 n165 VDD VSS n33 / NAND2X1
XU38 N34 n161 VDD VSS n32 / NAND2X1
XU41 n44 n45 VDD VSS n43 / NAND2X1
XU42 N83 n22 VDD VSS n45 / NAND2X1
XU43 N67 n23 VDD VSS n44 / NAND2X1
XU45 N49 n165 VDD VSS n40 / NAND2X1
XU46 N33 n161 VDD VSS n39 / NAND2X1
XU49 n51 n52 VDD VSS n50 / NAND2X1
XU50 N82 n22 VDD VSS n52 / NAND2X1
XU51 N66 n23 VDD VSS n51 / NAND2X1
XU53 N48 n165 VDD VSS n47 / NAND2X1
XU54 N32 n161 VDD VSS n46 / NAND2X1
XU57 n58 n59 VDD VSS n57 / NAND2X1
XU58 N81 n22 VDD VSS n59 / NAND2X1
XU59 N65 n23 VDD VSS n58 / NAND2X1
XU61 N47 n165 VDD VSS n54 / NAND2X1
XU62 N31 n161 VDD VSS n53 / NAND2X1
XU65 n66 n67 VDD VSS n65 / NAND2X1
XU66 N80 n22 VDD VSS n67 / NAND2X1
XU67 N64 n23 VDD VSS n66 / NAND2X1
XU69 N46 n165 VDD VSS n62 / NAND2X1
XU70 N30 n161 VDD VSS n61 / NAND2X1
XU73 n73 n74 VDD VSS n72 / NAND2X1
XU74 N79 n22 VDD VSS n74 / NAND2X1
XU75 N63 n23 VDD VSS n73 / NAND2X1
XU77 N45 n165 VDD VSS n69 / NAND2X1
XU78 N29 n161 VDD VSS n68 / NAND2X1
XU81 n80 n81 VDD VSS n79 / NAND2X1
XU82 N78 n22 VDD VSS n81 / NAND2X1
XU83 N62 n23 VDD VSS n80 / NAND2X1
XU85 N44 n165 VDD VSS n76 / NAND2X1
XU86 N28 n161 VDD VSS n75 / NAND2X1
XU89 N42 n161 VDD VSS n86 / NAND2X1
XU90 SrcB<7> n164 VDD VSS n85 / NAND2X1
XU91 N58 n165 VDD VSS n84 / NAND2X1
XU93 SrcA<15> n162 VDD VSS n89 / NAND2X1
XU94 N92 n22 VDD VSS n88 / NAND2X1
XU95 N76 n23 VDD VSS n87 / NAND2X1
XU98 N41 n161 VDD VSS n94 / NAND2X1
XU99 SrcB<6> n164 VDD VSS n93 / NAND2X1
XU100 N57 n165 VDD VSS n92 / NAND2X1
XU102 SrcA<14> n162 VDD VSS n97 / NAND2X1
XU103 N91 n22 VDD VSS n96 / NAND2X1
XU104 N75 n23 VDD VSS n95 / NAND2X1
XU107 N40 n161 VDD VSS n102 / NAND2X1
XU108 SrcB<5> n164 VDD VSS n101 / NAND2X1
XU109 N56 n165 VDD VSS n100 / NAND2X1
XU111 SrcA<13> n162 VDD VSS n105 / NAND2X1
XU112 N90 n22 VDD VSS n104 / NAND2X1
XU113 N74 n23 VDD VSS n103 / NAND2X1
XU116 N39 n161 VDD VSS n110 / NAND2X1
XU117 SrcB<4> n164 VDD VSS n109 / NAND2X1
XU118 N55 n165 VDD VSS n108 / NAND2X1
XU120 SrcA<12> n162 VDD VSS n113 / NAND2X1
XU121 N89 n22 VDD VSS n112 / NAND2X1
XU122 N73 n23 VDD VSS n111 / NAND2X1
XU125 N38 n161 VDD VSS n118 / NAND2X1
XU126 SrcB<3> n164 VDD VSS n117 / NAND2X1
XU127 N54 n165 VDD VSS n116 / NAND2X1
XU129 SrcA<11> n162 VDD VSS n121 / NAND2X1
XU130 N88 n22 VDD VSS n120 / NAND2X1
XU131 N72 n23 VDD VSS n119 / NAND2X1
XU134 N37 n161 VDD VSS n126 / NAND2X1
XU135 SrcB<2> n164 VDD VSS n125 / NAND2X1
XU136 N53 n165 VDD VSS n124 / NAND2X1
XU138 SrcA<10> n162 VDD VSS n130 / NAND2X1
XU139 N87 n22 VDD VSS n129 / NAND2X1
XU140 N71 n23 VDD VSS n128 / NAND2X1
XU143 n136 n137 VDD VSS n135 / NAND2X1
XU144 N77 n22 VDD VSS n137 / NAND2X1
XU146 N61 n23 VDD VSS n136 / NAND2X1
XU155 N43 n165 VDD VSS n132 / NAND2X1
XU157 N27 n161 VDD VSS n131 / NAND2X1
XU205 SrcA<0> n6 VDD VSS n188 / NAND2X1
XU230 n218 n8 VDD VSS n223 / NAND2X1
XU244 n205 n7 VDD VSS n221 / NAND2X1
XU288 SrcA<15> n6 VDD VSS n243 / NAND2X1
XU295 n242 n8 VDD VSS n268 / NAND2X1
XU298 n250 n8 VDD VSS n272 / NAND2X1
XU300 n245 n8 VDD VSS n276 / NAND2X1
XU302 n246 n8 VDD VSS n280 / NAND2X1
XU352 SrcA<15> n2 VDD VSS n291 / NAND2X1
XU359 n290 n4 VDD VSS n316 / NAND2X1
XU362 n298 n4 VDD VSS n320 / NAND2X1
XU364 n293 n4 VDD VSS n324 / NAND2X1
XU366 n294 n4 VDD VSS n328 / NAND2X1
XU397 SrcA<0> n2 VDD VSS n332 / NAND2X1
XU422 n362 n4 VDD VSS n367 / NAND2X1
XU436 n349 n3 VDD VSS n365 / NAND2X1
XU13 n14 n15 VDD VSS shiftOut<9> / OR2X1
XU22 n24 n25 VDD VSS shiftOut<8> / OR2X1
XU87 n82 n83 VDD VSS shiftOut<15> / OR2X1
XU96 n90 n91 VDD VSS shiftOut<14> / OR2X1
XU105 n98 n99 VDD VSS shiftOut<13> / OR2X1
XU114 n106 n107 VDD VSS shiftOut<12> / OR2X1
XU123 n114 n115 VDD VSS shiftOut<11> / OR2X1
XU132 n122 n123 VDD VSS shiftOut<10> / OR2X1
XU206 n188 shiftAmt<1> VDD VSS n197 / OR2X1
XU398 n332 SrcB<1> VDD VSS n341 / OR2X1
XU36 SrcA<7> n162 VDD VSS n35 / AND2X1
XU44 SrcA<6> n162 VDD VSS n42 / AND2X1
XU52 SrcA<5> n162 VDD VSS n49 / AND2X1
XU68 SrcA<3> n162 VDD VSS n64 / AND2X1
XU76 SrcA<2> n162 VDD VSS n71 / AND2X1
XU84 SrcA<1> n162 VDD VSS n78 / AND2X1
XU148 SrcA<0> n162 VDD VSS n134 / AND2X1
XU150 n141 n138 VDD VSS n140 / AND2X1
XU154 opCode<2> opCode<0> VDD VSS n143 / AND2X1
XU284 n239 n7 VDD VSS n245 / AND2X1
XU348 n287 n3 VDD VSS n293 / AND2X1
XU3 SrcB<0> VDD VSS n2 / INVX2
XU4 SrcB<1> VDD VSS n3 / INVX2
XU5 n139 VDD VSS n161 / INVX2
XU6 n60 VDD VSS n162 / INVX2
XU7 SrcB<2> VDD VSS n4 / INVX2
XU8 n141 VDD VSS n165 / INVX2
XU9 shiftAmt<1> VDD VSS n7 / INVX2
XU10 SrcA<4> VDD VSS n5 / INVX2
XU11 shiftAmt<0> VDD VSS n6 / INVX2
XU12 shiftAmt<2> VDD VSS n8 / INVX2
XU160 n312 VDD VSS n9 / INVX2
XU161 n328 VDD VSS n10 / INVX2
XU162 n320 VDD VSS n11 / INVX2
XU163 n331 VDD VSS n12 / INVX2
XU164 n291 VDD VSS n13 / INVX2
XU165 n330 VDD VSS n145 / INVX2
XU166 n305 VDD VSS n146 / INVX2
XU167 n316 VDD VSS n147 / INVX2
XU168 n324 VDD VSS n148 / INVX2
XU169 n374 VDD VSS n149 / INVX2
XU170 n368 VDD VSS n150 / INVX2
XU171 n366 VDD VSS n151 / INVX2
XU172 n370 VDD VSS n152 / INVX2
XU173 n355 VDD VSS n153 / INVX2
XU174 n372 VDD VSS n154 / INVX2
XU175 n339 VDD VSS n155 / INVX2
XU176 n371 VDD VSS n156 / INVX2
XU177 n369 VDD VSS n157 / INVX2
XU178 n376 VDD VSS n158 / INVX2
XU179 n367 VDD VSS n159 / INVX2
XU180 n378 VDD VSS n160 / INVX2
XU181 opCode<0> VDD VSS n163 / INVX2
XU182 n127 VDD VSS n164 / INVX2
XU183 opCode<1> VDD VSS n166 / INVX2
XU184 n230 VDD VSS n167 / INVX2
XU185 n224 VDD VSS n168 / INVX2
XU186 n222 VDD VSS n169 / INVX2
XU187 n226 VDD VSS n170 / INVX2
XU188 n223 VDD VSS n171 / INVX2
XU189 n227 VDD VSS n172 / INVX2
XU190 n225 VDD VSS n173 / INVX2
XU191 n234 VDD VSS n174 / INVX2
XU192 n195 VDD VSS n175 / INVX2
XU193 n228 VDD VSS n176 / INVX2
XU194 n232 VDD VSS n177 / INVX2
XU195 n211 VDD VSS n178 / INVX2
XU196 n282 VDD VSS n179 / INVX2
XU197 n283 VDD VSS n180 / INVX2
XU198 n257 VDD VSS n181 / INVX2
XU199 n264 VDD VSS n182 / INVX2
XU200 n268 VDD VSS n183 / INVX2
XU201 n272 VDD VSS n184 / INVX2
XU202 n276 VDD VSS n185 / INVX2
XU203 n280 VDD VSS n186 / INVX2
XU204 n243 VDD VSS n187 / INVX2
XU14 n16 n17 n18 VDD VSS n15 / NAND3X1
XU18 n19 n20 n21 VDD VSS n14 / NAND3X1
XU23 n26 n27 n28 VDD VSS n25 / NAND3X1
XU27 n29 n30 n31 VDD VSS n24 / NAND3X1
XU31 n32 n33 n34 VDD VSS shiftOut<7> / NAND3X1
XU39 n39 n40 n41 VDD VSS shiftOut<6> / NAND3X1
XU47 n46 n47 n48 VDD VSS shiftOut<5> / NAND3X1
XU55 n53 n54 n55 VDD VSS shiftOut<4> / NAND3X1
XU63 n61 n62 n63 VDD VSS shiftOut<3> / NAND3X1
XU71 n68 n69 n70 VDD VSS shiftOut<2> / NAND3X1
XU79 n75 n76 n77 VDD VSS shiftOut<1> / NAND3X1
XU88 n84 n85 n86 VDD VSS n83 / NAND3X1
XU92 n87 n88 n89 VDD VSS n82 / NAND3X1
XU97 n92 n93 n94 VDD VSS n91 / NAND3X1
XU101 n95 n96 n97 VDD VSS n90 / NAND3X1
XU106 n100 n101 n102 VDD VSS n99 / NAND3X1
XU110 n103 n104 n105 VDD VSS n98 / NAND3X1
XU115 n108 n109 n110 VDD VSS n107 / NAND3X1
XU119 n111 n112 n113 VDD VSS n106 / NAND3X1
XU124 n116 n117 n118 VDD VSS n115 / NAND3X1
XU128 n119 n120 n121 VDD VSS n114 / NAND3X1
XU133 n124 n125 n126 VDD VSS n123 / NAND3X1
XU137 n128 n129 n130 VDD VSS n122 / NAND3X1
XU141 n131 n132 n133 VDD VSS shiftOut<0> / NAND3X1
XU149 n127 n139 n140 VDD VSS n60 / NAND3X1
XU151 opCode<2> n163 n142 VDD VSS n138 / NAND3X1
XU153 opCode<3> opCode<1> n143 VDD VSS n127 / NAND3X1
XU156 opCode<0> n166 n144 VDD VSS n141 / NAND3X1
XU158 n163 n166 n144 VDD VSS n139 / NAND3X1
.ENDS

************************************************************************
* Library Name: 16bitcpu
* Cell Name:    pcALU_16_5fff_DW01_add_0_DW01_add_1
* View Name:    schematic
************************************************************************

.SUBCKT pcALU_16_5fff_DW01_add_0_DW01_add_1 A<15> A<14> A<13> A<12> A<11> 
+ A<10> A<9> A<8> A<7> A<6> A<5> A<4> A<3> A<2> A<1> A<0> B<15> B<14> B<13> 
+ B<12> B<11> B<10> B<9> B<8> B<7> B<6> B<5> B<4> B<3> B<2> B<1> B<0> CI CO 
+ SUM<15> SUM<14> SUM<13> SUM<12> SUM<11> SUM<10> SUM<9> SUM<8> SUM<7> SUM<6> 
+ SUM<5> SUM<4> SUM<3> SUM<2> SUM<1> SUM<0> VDD VSS
*.PININFO A<15>:I A<14>:I A<13>:I A<12>:I A<11>:I A<10>:I A<9>:I A<8>:I A<7>:I 
*.PININFO A<6>:I A<5>:I A<4>:I A<3>:I A<2>:I A<1>:I A<0>:I B<15>:I B<14>:I 
*.PININFO B<13>:I B<12>:I B<11>:I B<10>:I B<9>:I B<8>:I B<7>:I B<6>:I B<5>:I 
*.PININFO B<4>:I B<3>:I B<2>:I B<1>:I B<0>:I CI:I CO:O SUM<15>:O SUM<14>:O 
*.PININFO SUM<13>:O SUM<12>:O SUM<11>:O SUM<10>:O SUM<9>:O SUM<8>:O SUM<7>:O 
*.PININFO SUM<6>:O SUM<5>:O SUM<4>:O SUM<3>:O SUM<2>:O SUM<1>:O SUM<0>:O VDD:B 
*.PININFO VSS:B
XU13 n13 n4 VDD VSS SUM<9> / XOR2X1
XU14 n12 B<9> VDD VSS n13 / XOR2X1
XU15 n14 n15 VDD VSS SUM<8> / XOR2X1
XU16 B<8> A<8> VDD VSS n15 / XOR2X1
XU17 n16 n5 VDD VSS SUM<7> / XOR2X1
XU18 n11 B<7> VDD VSS n16 / XOR2X1
XU19 n17 n18 VDD VSS SUM<6> / XOR2X1
XU20 B<6> A<6> VDD VSS n18 / XOR2X1
XU21 n19 n6 VDD VSS SUM<5> / XOR2X1
XU22 n10 B<5> VDD VSS n19 / XOR2X1
XU23 n20 n21 VDD VSS SUM<4> / XOR2X1
XU24 B<4> A<4> VDD VSS n21 / XOR2X1
XU25 n22 n7 VDD VSS SUM<3> / XOR2X1
XU26 n1 B<3> VDD VSS n22 / XOR2X1
XU27 n23 n24 VDD VSS SUM<2> / XOR2X1
XU28 B<2> A<2> VDD VSS n24 / XOR2X1
XU29 n25 n26 VDD VSS SUM<1> / XOR2X1
XU30 B<1> A<1> VDD VSS n26 / XOR2X1
XU31 n27 n28 VDD VSS SUM<15> / XOR2X1
XU32 B<15> A<15> VDD VSS n28 / XOR2X1
XU37 n32 n33 VDD VSS SUM<14> / XOR2X1
XU38 B<14> A<14> VDD VSS n33 / XOR2X1
XU43 n38 n2 VDD VSS SUM<13> / XOR2X1
XU48 n9 B<13> VDD VSS n38 / XOR2X1
XU49 n42 n43 VDD VSS SUM<12> / XOR2X1
XU50 B<12> A<12> VDD VSS n43 / XOR2X1
XU55 n48 n3 VDD VSS SUM<11> / XOR2X1
XU60 n8 B<11> VDD VSS n48 / XOR2X1
XU61 n52 n53 VDD VSS SUM<10> / XOR2X1
XU62 B<10> A<10> VDD VSS n53 / XOR2X1
XU100 B<0> A<0> VDD VSS SUM<0> / XOR2X1
XU99 B<0> A<0> VDD VSS n25 / AND2X1
XU33 n29 n30 VDD VSS n27 / NAND2X1
XU34 B<14> n31 VDD VSS n30 / NAND2X1
XU36 A<14> n32 VDD VSS n29 / NAND2X1
XU39 n34 n35 VDD VSS n32 / NAND2X1
XU40 B<13> n36 VDD VSS n35 / NAND2X1
XU41 n2 n9 VDD VSS n36 / NAND2X1
XU42 A<13> n37 VDD VSS n34 / NAND2X1
XU44 n39 n40 VDD VSS n37 / NAND2X1
XU45 B<12> n41 VDD VSS n40 / NAND2X1
XU47 A<12> n42 VDD VSS n39 / NAND2X1
XU51 n44 n45 VDD VSS n42 / NAND2X1
XU52 B<11> n46 VDD VSS n45 / NAND2X1
XU53 n3 n8 VDD VSS n46 / NAND2X1
XU54 A<11> n47 VDD VSS n44 / NAND2X1
XU56 n49 n50 VDD VSS n47 / NAND2X1
XU57 B<10> n51 VDD VSS n50 / NAND2X1
XU59 A<10> n52 VDD VSS n49 / NAND2X1
XU63 n54 n55 VDD VSS n52 / NAND2X1
XU64 B<9> n56 VDD VSS n55 / NAND2X1
XU65 n4 n12 VDD VSS n56 / NAND2X1
XU66 A<9> n57 VDD VSS n54 / NAND2X1
XU67 n58 n59 VDD VSS n57 / NAND2X1
XU68 B<8> n60 VDD VSS n59 / NAND2X1
XU70 A<8> n14 VDD VSS n58 / NAND2X1
XU71 n61 n62 VDD VSS n14 / NAND2X1
XU72 B<7> n63 VDD VSS n62 / NAND2X1
XU73 n5 n11 VDD VSS n63 / NAND2X1
XU74 A<7> n64 VDD VSS n61 / NAND2X1
XU75 n65 n66 VDD VSS n64 / NAND2X1
XU76 B<6> n67 VDD VSS n66 / NAND2X1
XU78 A<6> n17 VDD VSS n65 / NAND2X1
XU79 n68 n69 VDD VSS n17 / NAND2X1
XU80 B<5> n70 VDD VSS n69 / NAND2X1
XU81 n6 n10 VDD VSS n70 / NAND2X1
XU82 A<5> n71 VDD VSS n68 / NAND2X1
XU83 n72 n73 VDD VSS n71 / NAND2X1
XU84 B<4> n74 VDD VSS n73 / NAND2X1
XU86 A<4> n20 VDD VSS n72 / NAND2X1
XU87 n75 n76 VDD VSS n20 / NAND2X1
XU88 B<3> n77 VDD VSS n76 / NAND2X1
XU89 n7 n1 VDD VSS n77 / NAND2X1
XU90 A<3> n78 VDD VSS n75 / NAND2X1
XU91 n79 n80 VDD VSS n78 / NAND2X1
XU92 B<2> n81 VDD VSS n80 / NAND2X1
XU94 A<2> n23 VDD VSS n79 / NAND2X1
XU95 n82 n83 VDD VSS n23 / NAND2X1
XU96 B<1> n84 VDD VSS n83 / NAND2X1
XU98 A<1> n25 VDD VSS n82 / NAND2X1
XU35 n32 A<14> VDD VSS n31 / OR2X1
XU46 n42 A<12> VDD VSS n41 / OR2X1
XU58 n52 A<10> VDD VSS n51 / OR2X1
XU69 n14 A<8> VDD VSS n60 / OR2X1
XU77 n17 A<6> VDD VSS n67 / OR2X1
XU85 n20 A<4> VDD VSS n74 / OR2X1
XU93 n23 A<2> VDD VSS n81 / OR2X1
XU97 A<1> n25 VDD VSS n84 / OR2X1
XU1 A<3> VDD VSS n1 / INVX2
XU2 n37 VDD VSS n2 / INVX2
XU3 n47 VDD VSS n3 / INVX2
XU4 n57 VDD VSS n4 / INVX2
XU5 n64 VDD VSS n5 / INVX2
XU6 n71 VDD VSS n6 / INVX2
XU7 n78 VDD VSS n7 / INVX2
XU8 A<11> VDD VSS n8 / INVX2
XU9 A<13> VDD VSS n9 / INVX2
XU10 A<5> VDD VSS n10 / INVX2
XU11 A<7> VDD VSS n11 / INVX2
XU12 A<9> VDD VSS n12 / INVX2
.ENDS

************************************************************************
* Library Name: 16bitcpu
* Cell Name:    pcALU_16_5fff_DW01_sub_0
* View Name:    schematic
************************************************************************

.SUBCKT pcALU_16_5fff_DW01_sub_0 A<15> A<14> A<13> A<12> A<11> A<10> A<9> A<8> 
+ A<7> A<6> A<5> A<4> A<3> A<2> A<1> A<0> B<15> B<14> B<13> B<12> B<11> B<10> 
+ B<9> B<8> B<7> B<6> B<5> B<4> B<3> B<2> B<1> B<0> CI CO DIFF<15> DIFF<14> 
+ DIFF<13> DIFF<12> DIFF<11> DIFF<10> DIFF<9> DIFF<8> DIFF<7> DIFF<6> DIFF<5> 
+ DIFF<4> DIFF<3> DIFF<2> DIFF<1> DIFF<0> VDD VSS
*.PININFO A<15>:I A<14>:I A<13>:I A<12>:I A<11>:I A<10>:I A<9>:I A<8>:I A<7>:I 
*.PININFO A<6>:I A<5>:I A<4>:I A<3>:I A<2>:I A<1>:I A<0>:I B<15>:I B<14>:I 
*.PININFO B<13>:I B<12>:I B<11>:I B<10>:I B<9>:I B<8>:I B<7>:I B<6>:I B<5>:I 
*.PININFO B<4>:I B<3>:I B<2>:I B<1>:I B<0>:I CI:I CO:O DIFF<15>:O DIFF<14>:O 
*.PININFO DIFF<13>:O DIFF<12>:O DIFF<11>:O DIFF<10>:O DIFF<9>:O DIFF<8>:O 
*.PININFO DIFF<7>:O DIFF<6>:O DIFF<5>:O DIFF<4>:O DIFF<3>:O DIFF<2>:O 
*.PININFO DIFF<1>:O DIFF<0>:O VDD:B VSS:B
*.CONNECT A<0> A[0] 
*.CONNECT DIFF<0> A[0] 
XU24 n22 A<13> VDD VSS n20 / OR2X1
XU27 n24 A<12> VDD VSS n22 / OR2X1
XU30 n26 A<11> VDD VSS n24 / OR2X1
XU33 n3 A<10> VDD VSS n26 / OR2X1
XU34 n5 A<9> VDD VSS n3 / OR2X1
XU35 n7 A<8> VDD VSS n5 / OR2X1
XU36 n9 A<7> VDD VSS n7 / OR2X1
XU37 n11 A<6> VDD VSS n9 / OR2X1
XU38 n13 A<5> VDD VSS n11 / OR2X1
XU39 n15 A<4> VDD VSS n13 / OR2X1
XU40 n17 A<3> VDD VSS n15 / OR2X1
XU41 A<2> A<1> VDD VSS n17 / OR2X1
XU3 n3 n4 VDD VSS DIFF<9> / NAND2X1
XU4 A<9> n5 VDD VSS n4 / NAND2X1
XU5 n5 n6 VDD VSS DIFF<8> / NAND2X1
XU6 A<8> n7 VDD VSS n6 / NAND2X1
XU7 n7 n8 VDD VSS DIFF<7> / NAND2X1
XU8 A<7> n9 VDD VSS n8 / NAND2X1
XU9 n9 n10 VDD VSS DIFF<6> / NAND2X1
XU10 A<6> n11 VDD VSS n10 / NAND2X1
XU11 n11 n12 VDD VSS DIFF<5> / NAND2X1
XU12 A<5> n13 VDD VSS n12 / NAND2X1
XU13 n13 n14 VDD VSS DIFF<4> / NAND2X1
XU14 A<4> n15 VDD VSS n14 / NAND2X1
XU15 n15 n16 VDD VSS DIFF<3> / NAND2X1
XU16 A<3> n17 VDD VSS n16 / NAND2X1
XU17 n17 n18 VDD VSS DIFF<2> / NAND2X1
XU18 A<2> A<1> VDD VSS n18 / NAND2X1
XU22 n20 n21 VDD VSS DIFF<13> / NAND2X1
XU23 A<13> n22 VDD VSS n21 / NAND2X1
XU25 n22 n23 VDD VSS DIFF<12> / NAND2X1
XU26 A<12> n24 VDD VSS n23 / NAND2X1
XU28 n24 n25 VDD VSS DIFF<11> / NAND2X1
XU29 A<11> n26 VDD VSS n25 / NAND2X1
XU31 n26 n27 VDD VSS DIFF<10> / NAND2X1
XU32 A<10> n3 VDD VSS n27 / NAND2X1
XU19 A<15> n19 VDD VSS DIFF<15> / XOR2X1
XU21 n2 n20 VDD VSS DIFF<14> / XOR2X1
XU20 A<14> n20 VDD VSS n19 / NOR2X1
XU1 A<1> VDD VSS DIFF<1> / INVX2
XU2 A<14> VDD VSS n2 / INVX2
.ENDS

************************************************************************
* Library Name: 16bitcpu
* Cell Name:    pcALU_16_5fff_DW01_inc_0
* View Name:    schematic
************************************************************************

.SUBCKT pcALU_16_5fff_DW01_inc_0 A<16> A<15> A<14> A<13> A<12> A<11> A<10> 
+ A<9> A<8> A<7> A<6> A<5> A<4> A<3> A<2> A<1> A<0> SUM<16> SUM<15> SUM<14> 
+ SUM<13> SUM<12> SUM<11> SUM<10> SUM<9> SUM<8> SUM<7> SUM<6> SUM<5> SUM<4> 
+ SUM<3> SUM<2> SUM<1> SUM<0> VDD VSS
*.PININFO A<16>:I A<15>:I A<14>:I A<13>:I A<12>:I A<11>:I A<10>:I A<9>:I 
*.PININFO A<8>:I A<7>:I A<6>:I A<5>:I A<4>:I A<3>:I A<2>:I A<1>:I A<0>:I 
*.PININFO SUM<16>:O SUM<15>:O SUM<14>:O SUM<13>:O SUM<12>:O SUM<11>:O 
*.PININFO SUM<10>:O SUM<9>:O SUM<8>:O SUM<7>:O SUM<6>:O SUM<5>:O SUM<4>:O 
*.PININFO SUM<3>:O SUM<2>:O SUM<1>:O SUM<0>:O VDD:B VSS:B
XU24 A<13> n2 A<14> VDD VSS n13 / NAND3X1
XU28 A<11> n3 A<12> VDD VSS n15 / NAND3X1
XU32 n4 A<9> A<10> VDD VSS n17 / NAND3X1
XU35 A<7> n5 A<8> VDD VSS n19 / NAND3X1
XU36 A<5> n6 A<6> VDD VSS n20 / NAND3X1
XU37 A<3> n7 A<4> VDD VSS n21 / NAND3X1
XU38 A<1> A<0> A<2> VDD VSS n22 / NAND3X1
XU2 A<1> A<0> VDD VSS n1 / AND2X1
XU13 n5 A<7> VDD VSS n10 / AND2X1
XU16 n6 A<5> VDD VSS n11 / AND2X1
XU19 n7 A<3> VDD VSS n12 / AND2X1
XU26 n2 A<13> VDD VSS n14 / AND2X1
XU30 n3 A<11> VDD VSS n16 / AND2X1
XU34 A<9> n4 VDD VSS n18 / AND2X1
XU1 A<2> n1 VDD VSS SUM<2> / XOR2X1
XU11 A<9> n4 VDD VSS SUM<9> / XOR2X1
XU12 A<8> n10 VDD VSS SUM<8> / XOR2X1
XU14 A<7> n5 VDD VSS SUM<7> / XOR2X1
XU15 A<6> n11 VDD VSS SUM<6> / XOR2X1
XU17 A<5> n6 VDD VSS SUM<5> / XOR2X1
XU18 A<4> n12 VDD VSS SUM<4> / XOR2X1
XU20 A<3> n7 VDD VSS SUM<3> / XOR2X1
XU21 A<1> A<0> VDD VSS SUM<1> / XOR2X1
XU23 n9 n13 VDD VSS SUM<15> / XOR2X1
XU25 A<14> n14 VDD VSS SUM<14> / XOR2X1
XU27 A<13> n2 VDD VSS SUM<13> / XOR2X1
XU29 A<12> n16 VDD VSS SUM<12> / XOR2X1
XU31 A<11> n3 VDD VSS SUM<11> / XOR2X1
XU33 A<10> n18 VDD VSS SUM<10> / XOR2X1
XU22 n13 n9 VDD VSS SUM<16> / NOR2X1
XU3 n15 VDD VSS n2 / INVX2
XU4 n17 VDD VSS n3 / INVX2
XU5 n19 VDD VSS n4 / INVX2
XU6 n20 VDD VSS n5 / INVX2
XU7 n21 VDD VSS n6 / INVX2
XU8 n22 VDD VSS n7 / INVX2
XU9 A<0> VDD VSS SUM<0> / INVX2
XU10 A<15> VDD VSS n9 / INVX2
.ENDS

************************************************************************
* Library Name: 16bitcpu
* Cell Name:    pcALU_16_5fff
* View Name:    schematic
************************************************************************

.SUBCKT pcALU_16_5fff Rlink<15> Rlink<14> Rlink<13> Rlink<12> Rlink<11> 
+ Rlink<10> Rlink<9> Rlink<8> Rlink<7> Rlink<6> Rlink<5> Rlink<4> Rlink<3> 
+ Rlink<2> Rlink<1> Rlink<0> VDD VSS branchEN jalEN jumpEN pc<15> pc<14> 
+ pc<13> pc<12> pc<11> pc<10> pc<9> pc<8> pc<7> pc<6> pc<5> pc<4> pc<3> pc<2> 
+ pc<1> pc<0> pcOut<15> pcOut<14> pcOut<13> pcOut<12> pcOut<11> pcOut<10> 
+ pcOut<9> pcOut<8> pcOut<7> pcOut<6> pcOut<5> pcOut<4> pcOut<3> pcOut<2> 
+ pcOut<1> pcOut<0> src2<15> src2<14> src2<13> src2<12> src2<11> src2<10> 
+ src2<9> src2<8> src2<7> src2<6> src2<5> src2<4> src2<3> src2<2> src2<1> 
+ src2<0>
*.PININFO branchEN:I jalEN:I jumpEN:I pc<15>:I pc<14>:I pc<13>:I pc<12>:I 
*.PININFO pc<11>:I pc<10>:I pc<9>:I pc<8>:I pc<7>:I pc<6>:I pc<5>:I pc<4>:I 
*.PININFO pc<3>:I pc<2>:I pc<1>:I pc<0>:I src2<15>:I src2<14>:I src2<13>:I 
*.PININFO src2<12>:I src2<11>:I src2<10>:I src2<9>:I src2<8>:I src2<7>:I 
*.PININFO src2<6>:I src2<5>:I src2<4>:I src2<3>:I src2<2>:I src2<1>:I 
*.PININFO src2<0>:I Rlink<15>:O Rlink<14>:O Rlink<13>:O Rlink<12>:O 
*.PININFO Rlink<11>:O Rlink<10>:O Rlink<9>:O Rlink<8>:O Rlink<7>:O Rlink<6>:O 
*.PININFO Rlink<5>:O Rlink<4>:O Rlink<3>:O Rlink<2>:O Rlink<1>:O Rlink<0>:O 
*.PININFO pcOut<15>:O pcOut<14>:O pcOut<13>:O pcOut<12>:O pcOut<11>:O 
*.PININFO pcOut<10>:O pcOut<9>:O pcOut<8>:O pcOut<7>:O pcOut<6>:O pcOut<5>:O 
*.PININFO pcOut<4>:O pcOut<3>:O pcOut<2>:O pcOut<1>:O pcOut<0>:O VDD:B VSS:B
XU139 N71 VDD VSS n16 / INVX2
XU140 N72 VDD VSS n17 / INVX2
XU141 branchEN VDD VSS n18 / INVX2
XU142 jumpEN VDD VSS n20 / INVX2
XU143 jalEN VDD VSS n21 / INVX2
XU18 src2<9> n29 VDD VSS n28 / NAND2X1
XU19 N32 n19 VDD VSS n27 / NAND2X1
XU20 N48 n30 VDD VSS n25 / NAND2X1
XU21 pc<9> n31 VDD VSS n24 / NAND2X1
XU24 src2<8> n29 VDD VSS n36 / NAND2X1
XU25 N31 n19 VDD VSS n35 / NAND2X1
XU26 N47 n30 VDD VSS n33 / NAND2X1
XU27 pc<8> n31 VDD VSS n32 / NAND2X1
XU30 src2<7> n29 VDD VSS n41 / NAND2X1
XU31 N30 n19 VDD VSS n40 / NAND2X1
XU32 N46 n30 VDD VSS n38 / NAND2X1
XU33 pc<7> n31 VDD VSS n37 / NAND2X1
XU36 src2<6> n29 VDD VSS n46 / NAND2X1
XU37 N29 n19 VDD VSS n45 / NAND2X1
XU38 N45 n30 VDD VSS n43 / NAND2X1
XU39 pc<6> n31 VDD VSS n42 / NAND2X1
XU42 src2<5> n29 VDD VSS n51 / NAND2X1
XU43 N28 n19 VDD VSS n50 / NAND2X1
XU44 N44 n30 VDD VSS n48 / NAND2X1
XU45 pc<5> n31 VDD VSS n47 / NAND2X1
XU48 src2<4> n29 VDD VSS n56 / NAND2X1
XU49 N27 n19 VDD VSS n55 / NAND2X1
XU50 N43 n30 VDD VSS n53 / NAND2X1
XU51 pc<4> n31 VDD VSS n52 / NAND2X1
XU54 src2<3> n29 VDD VSS n61 / NAND2X1
XU55 N26 n19 VDD VSS n60 / NAND2X1
XU56 N42 n30 VDD VSS n58 / NAND2X1
XU57 pc<3> n31 VDD VSS n57 / NAND2X1
XU60 src2<2> n29 VDD VSS n66 / NAND2X1
XU61 N25 n19 VDD VSS n65 / NAND2X1
XU62 N41 n30 VDD VSS n63 / NAND2X1
XU63 pc<2> n31 VDD VSS n62 / NAND2X1
XU66 src2<1> n29 VDD VSS n71 / NAND2X1
XU67 N24 n19 VDD VSS n70 / NAND2X1
XU68 N40 n30 VDD VSS n68 / NAND2X1
XU69 pc<1> n31 VDD VSS n67 / NAND2X1
XU72 src2<15> n29 VDD VSS n76 / NAND2X1
XU73 N38 n19 VDD VSS n75 / NAND2X1
XU74 N54 n30 VDD VSS n73 / NAND2X1
XU75 pc<15> n31 VDD VSS n72 / NAND2X1
XU78 src2<14> n29 VDD VSS n81 / NAND2X1
XU79 N37 n19 VDD VSS n80 / NAND2X1
XU80 N53 n30 VDD VSS n78 / NAND2X1
XU81 pc<14> n31 VDD VSS n77 / NAND2X1
XU84 src2<13> n29 VDD VSS n86 / NAND2X1
XU85 N36 n19 VDD VSS n85 / NAND2X1
XU86 N52 n30 VDD VSS n83 / NAND2X1
XU87 pc<13> n31 VDD VSS n82 / NAND2X1
XU90 src2<12> n29 VDD VSS n91 / NAND2X1
XU91 N35 n19 VDD VSS n90 / NAND2X1
XU92 N51 n30 VDD VSS n88 / NAND2X1
XU93 pc<12> n31 VDD VSS n87 / NAND2X1
XU96 src2<11> n29 VDD VSS n96 / NAND2X1
XU97 N34 n19 VDD VSS n95 / NAND2X1
XU98 N50 n30 VDD VSS n93 / NAND2X1
XU99 pc<11> n31 VDD VSS n92 / NAND2X1
XU102 src2<10> n29 VDD VSS n101 / NAND2X1
XU103 N33 n19 VDD VSS n100 / NAND2X1
XU104 N49 n30 VDD VSS n98 / NAND2X1
XU105 pc<10> n31 VDD VSS n97 / NAND2X1
XU108 src2<0> n29 VDD VSS n106 / NAND2X1
XU109 n21 n20 VDD VSS n29 / NAND2X1
XU110 N23 n19 VDD VSS n105 / NAND2X1
XU112 N39 n30 VDD VSS n103 / NAND2X1
XU114 pc<0> n31 VDD VSS n102 / NAND2X1
XU9 n8 n2 VDD VSS n14 / NAND2X1
XU15 n8 n7 VDD VSS n13 / NAND2X1
XU138 n15 n16 VDD VSS N72 / NAND2X1
XU16 n24 n25 n26 VDD VSS pcOut<9> / NAND3X1
XU22 n32 n33 n34 VDD VSS pcOut<8> / NAND3X1
XU28 n37 n38 n39 VDD VSS pcOut<7> / NAND3X1
XU34 n42 n43 n44 VDD VSS pcOut<6> / NAND3X1
XU40 n47 n48 n49 VDD VSS pcOut<5> / NAND3X1
XU46 n52 n53 n54 VDD VSS pcOut<4> / NAND3X1
XU52 n57 n58 n59 VDD VSS pcOut<3> / NAND3X1
XU58 n62 n63 n64 VDD VSS pcOut<2> / NAND3X1
XU64 n67 n68 n69 VDD VSS pcOut<1> / NAND3X1
XU70 n72 n73 n74 VDD VSS pcOut<15> / NAND3X1
XU76 n77 n78 n79 VDD VSS pcOut<14> / NAND3X1
XU82 n82 n83 n84 VDD VSS pcOut<13> / NAND3X1
XU88 n87 n88 n89 VDD VSS pcOut<12> / NAND3X1
XU94 n92 n93 n94 VDD VSS pcOut<11> / NAND3X1
XU100 n97 n98 n99 VDD VSS pcOut<10> / NAND3X1
XU106 n102 n103 n104 VDD VSS pcOut<0> / NAND3X1
XU111 n21 n20 branchEN VDD VSS n107 / NAND3X1
XU116 n21 n20 n18 VDD VSS n108 / NAND3X1
XU8 N48 N47 n1 VDD VSS n2 / NAND3X1
XU11 N42 N41 n3 VDD VSS n6 / NAND3X1
XU13 N46 N45 n4 VDD VSS n5 / NAND3X1
XU137 n14 n13 n12 VDD VSS n15 / NAND3X1
XU113 n108 N72 VDD VSS n30 / NOR2X1
XU115 n17 n108 VDD VSS n31 / NOR2X1
XU6 N52 N54 VDD VSS n8 / NOR2X1
XU133 N53 N54 VDD VSS n11 / NOR2X1
XU135 N51 n9 VDD VSS n10 / NOR2X1
XU136 n11 n10 VDD VSS n12 / NOR2X1
XU14 n6 n5 VDD VSS n7 / OR2X1
XU134 N52 N54 VDD VSS n9 / OR2X1
XU17 n27 n28 VDD VSS n26 / AND2X1
XU23 n35 n36 VDD VSS n34 / AND2X1
XU29 n40 n41 VDD VSS n39 / AND2X1
XU35 n45 n46 VDD VSS n44 / AND2X1
XU41 n50 n51 VDD VSS n49 / AND2X1
XU47 n55 n56 VDD VSS n54 / AND2X1
XU53 n60 n61 VDD VSS n59 / AND2X1
XU59 n65 n66 VDD VSS n64 / AND2X1
XU65 n70 n71 VDD VSS n69 / AND2X1
XU71 n75 n76 VDD VSS n74 / AND2X1
XU77 n80 n81 VDD VSS n79 / AND2X1
XU83 n85 n86 VDD VSS n84 / AND2X1
XU89 n90 n91 VDD VSS n89 / AND2X1
XU95 n95 n96 VDD VSS n94 / AND2X1
XU101 n100 n101 VDD VSS n99 / AND2X1
XU107 n105 n106 VDD VSS n104 / AND2X1
XU117 pc<9> jalEN VDD VSS Rlink<9> / AND2X1
XU118 pc<8> jalEN VDD VSS Rlink<8> / AND2X1
XU119 pc<7> jalEN VDD VSS Rlink<7> / AND2X1
XU120 pc<6> jalEN VDD VSS Rlink<6> / AND2X1
XU121 pc<5> jalEN VDD VSS Rlink<5> / AND2X1
XU122 pc<4> jalEN VDD VSS Rlink<4> / AND2X1
XU123 pc<3> jalEN VDD VSS Rlink<3> / AND2X1
XU124 pc<2> jalEN VDD VSS Rlink<2> / AND2X1
XU125 pc<1> jalEN VDD VSS Rlink<1> / AND2X1
XU126 pc<15> jalEN VDD VSS Rlink<15> / AND2X1
XU127 pc<14> jalEN VDD VSS Rlink<14> / AND2X1
XU128 pc<13> jalEN VDD VSS Rlink<13> / AND2X1
XU129 pc<12> jalEN VDD VSS Rlink<12> / AND2X1
XU130 pc<11> jalEN VDD VSS Rlink<11> / AND2X1
XU131 pc<10> jalEN VDD VSS Rlink<10> / AND2X1
XU132 pc<0> jalEN VDD VSS Rlink<0> / AND2X1
XU7 N50 N49 VDD VSS n1 / AND2X1
XU10 N40 N39 VDD VSS n3 / AND2X1
XU12 N44 N43 VDD VSS n4 / AND2X1
XU5 n107 VDD VSS n19 / INVX4
XU4 VDD VSS n22 / TIE1
XU3 VDD VSS n23 / TIE0
Xadd_0_root_sub_0_root_sub_38_S2 src2<15> src2<14> src2<13> src2<12> src2<11> 
+ src2<10> src2<9> src2<8> src2<7> src2<6> src2<5> src2<4> src2<3> src2<2> 
+ src2<1> src2<0> N22 N21 N20 N19 N18 N17 N16 N15 N14 N13 N12 N11 N10 N9 N8 N7 
+ n23 NeTt_1 N38 N37 N36 N35 N34 N33 N32 N31 N30 N29 N28 N27 N26 N25 N24 N23 
+ VDD VSS / pcALU_16_5fff_DW01_add_0_DW01_add_1
Xsub_1_root_sub_0_root_sub_38_S2 pc<15> pc<14> pc<13> pc<12> pc<11> pc<10> 
+ pc<9> pc<8> pc<7> pc<6> pc<5> pc<4> pc<3> pc<2> pc<1> pc<0> n23 n23 n23 n23 
+ n23 n23 n23 n23 n23 n23 n23 n23 n23 n23 n22 n23 n23 NeTt_2 N22 N21 N20 N19 
+ N18 N17 N16 N15 N14 N13 N12 N11 N10 N9 N8 N7 VDD VSS / 
+ pcALU_16_5fff_DW01_sub_0
Xr379 n23 pc<15> pc<14> pc<13> pc<12> pc<11> pc<10> pc<9> pc<8> pc<7> pc<6> 
+ pc<5> pc<4> pc<3> pc<2> pc<1> pc<0> N71 N54 N53 N52 N51 N50 N49 N48 N47 N46 
+ N45 N44 N43 N42 N41 N40 N39 VDD VSS / pcALU_16_5fff_DW01_inc_0
.ENDS

************************************************************************
* Library Name: 16bitcpu
* Cell Name:    mux2_WIDTH16_1
* View Name:    schematic
************************************************************************

.SUBCKT mux2_WIDTH16_1 VDD VSS d0<15> d0<14> d0<13> d0<12> d0<11> d0<10> d0<9> 
+ d0<8> d0<7> d0<6> d0<5> d0<4> d0<3> d0<2> d0<1> d0<0> d1<15> d1<14> d1<13> 
+ d1<12> d1<11> d1<10> d1<9> d1<8> d1<7> d1<6> d1<5> d1<4> d1<3> d1<2> d1<1> 
+ d1<0> s y<15> y<14> y<13> y<12> y<11> y<10> y<9> y<8> y<7> y<6> y<5> y<4> 
+ y<3> y<2> y<1> y<0>
*.PININFO d0<15>:I d0<14>:I d0<13>:I d0<12>:I d0<11>:I d0<10>:I d0<9>:I 
*.PININFO d0<8>:I d0<7>:I d0<6>:I d0<5>:I d0<4>:I d0<3>:I d0<2>:I d0<1>:I 
*.PININFO d0<0>:I d1<15>:I d1<14>:I d1<13>:I d1<12>:I d1<11>:I d1<10>:I 
*.PININFO d1<9>:I d1<8>:I d1<7>:I d1<6>:I d1<5>:I d1<4>:I d1<3>:I d1<2>:I 
*.PININFO d1<1>:I d1<0>:I s:I y<15>:O y<14>:O y<13>:O y<12>:O y<11>:O y<10>:O 
*.PININFO y<9>:O y<8>:O y<7>:O y<6>:O y<5>:O y<4>:O y<3>:O y<2>:O y<1>:O 
*.PININFO y<0>:O VDD:B VSS:B
XU1 s VDD VSS n1 / INVX2
XU2 n65 n64 VDD VSS y<9> / NAND2X1
XU3 d0<9> n1 VDD VSS n64 / NAND2X1
XU4 s d1<9> VDD VSS n65 / NAND2X1
XU5 n63 n62 VDD VSS y<8> / NAND2X1
XU6 d0<8> n1 VDD VSS n62 / NAND2X1
XU7 d1<8> s VDD VSS n63 / NAND2X1
XU8 n61 n60 VDD VSS y<7> / NAND2X1
XU9 d0<7> n1 VDD VSS n60 / NAND2X1
XU10 d1<7> s VDD VSS n61 / NAND2X1
XU11 n59 n58 VDD VSS y<6> / NAND2X1
XU12 d0<6> n1 VDD VSS n58 / NAND2X1
XU13 d1<6> s VDD VSS n59 / NAND2X1
XU14 n57 n56 VDD VSS y<5> / NAND2X1
XU15 d0<5> n1 VDD VSS n56 / NAND2X1
XU16 d1<5> s VDD VSS n57 / NAND2X1
XU17 n55 n54 VDD VSS y<4> / NAND2X1
XU18 d0<4> n1 VDD VSS n54 / NAND2X1
XU19 d1<4> s VDD VSS n55 / NAND2X1
XU20 n53 n52 VDD VSS y<3> / NAND2X1
XU21 d0<3> n1 VDD VSS n52 / NAND2X1
XU22 d1<3> s VDD VSS n53 / NAND2X1
XU23 n51 n50 VDD VSS y<2> / NAND2X1
XU24 d0<2> n1 VDD VSS n50 / NAND2X1
XU25 d1<2> s VDD VSS n51 / NAND2X1
XU26 n49 n48 VDD VSS y<1> / NAND2X1
XU27 d0<1> n1 VDD VSS n48 / NAND2X1
XU28 d1<1> s VDD VSS n49 / NAND2X1
XU29 n47 n46 VDD VSS y<15> / NAND2X1
XU30 d0<15> n1 VDD VSS n46 / NAND2X1
XU31 d1<15> s VDD VSS n47 / NAND2X1
XU32 n45 n44 VDD VSS y<14> / NAND2X1
XU33 d0<14> n1 VDD VSS n44 / NAND2X1
XU34 d1<14> s VDD VSS n45 / NAND2X1
XU35 n43 n42 VDD VSS y<13> / NAND2X1
XU36 d0<13> n1 VDD VSS n42 / NAND2X1
XU37 d1<13> s VDD VSS n43 / NAND2X1
XU38 n41 n40 VDD VSS y<12> / NAND2X1
XU39 d0<12> n1 VDD VSS n40 / NAND2X1
XU40 d1<12> s VDD VSS n41 / NAND2X1
XU41 n39 n38 VDD VSS y<11> / NAND2X1
XU42 d0<11> n1 VDD VSS n38 / NAND2X1
XU43 d1<11> s VDD VSS n39 / NAND2X1
XU44 n37 n36 VDD VSS y<10> / NAND2X1
XU45 d0<10> n1 VDD VSS n36 / NAND2X1
XU46 d1<10> s VDD VSS n37 / NAND2X1
XU47 n35 n34 VDD VSS y<0> / NAND2X1
XU48 d0<0> n1 VDD VSS n34 / NAND2X1
XU49 d1<0> s VDD VSS n35 / NAND2X1
.ENDS

************************************************************************
* Library Name: 16bitcpu
* Cell Name:    mux2_WIDTH16_2
* View Name:    schematic
************************************************************************

.SUBCKT mux2_WIDTH16_2 VDD VSS d0<15> d0<14> d0<13> d0<12> d0<11> d0<10> d0<9> 
+ d0<8> d0<7> d0<6> d0<5> d0<4> d0<3> d0<2> d0<1> d0<0> d1<15> d1<14> d1<13> 
+ d1<12> d1<11> d1<10> d1<9> d1<8> d1<7> d1<6> d1<5> d1<4> d1<3> d1<2> d1<1> 
+ d1<0> s y<15> y<14> y<13> y<12> y<11> y<10> y<9> y<8> y<7> y<6> y<5> y<4> 
+ y<3> y<2> y<1> y<0>
*.PININFO d0<15>:I d0<14>:I d0<13>:I d0<12>:I d0<11>:I d0<10>:I d0<9>:I 
*.PININFO d0<8>:I d0<7>:I d0<6>:I d0<5>:I d0<4>:I d0<3>:I d0<2>:I d0<1>:I 
*.PININFO d0<0>:I d1<15>:I d1<14>:I d1<13>:I d1<12>:I d1<11>:I d1<10>:I 
*.PININFO d1<9>:I d1<8>:I d1<7>:I d1<6>:I d1<5>:I d1<4>:I d1<3>:I d1<2>:I 
*.PININFO d1<1>:I d1<0>:I s:I y<15>:O y<14>:O y<13>:O y<12>:O y<11>:O y<10>:O 
*.PININFO y<9>:O y<8>:O y<7>:O y<6>:O y<5>:O y<4>:O y<3>:O y<2>:O y<1>:O 
*.PININFO y<0>:O VDD:B VSS:B
XU1 s VDD VSS n1 / INVX2
XU2 n65 n64 VDD VSS y<9> / NAND2X1
XU3 d0<9> n1 VDD VSS n64 / NAND2X1
XU4 s d1<9> VDD VSS n65 / NAND2X1
XU5 n63 n62 VDD VSS y<8> / NAND2X1
XU6 d0<8> n1 VDD VSS n62 / NAND2X1
XU7 d1<8> s VDD VSS n63 / NAND2X1
XU8 n61 n60 VDD VSS y<7> / NAND2X1
XU9 d0<7> n1 VDD VSS n60 / NAND2X1
XU10 d1<7> s VDD VSS n61 / NAND2X1
XU11 n59 n58 VDD VSS y<6> / NAND2X1
XU12 d0<6> n1 VDD VSS n58 / NAND2X1
XU13 d1<6> s VDD VSS n59 / NAND2X1
XU14 n57 n56 VDD VSS y<5> / NAND2X1
XU15 d0<5> n1 VDD VSS n56 / NAND2X1
XU16 d1<5> s VDD VSS n57 / NAND2X1
XU17 n55 n54 VDD VSS y<4> / NAND2X1
XU18 d0<4> n1 VDD VSS n54 / NAND2X1
XU19 d1<4> s VDD VSS n55 / NAND2X1
XU20 n53 n52 VDD VSS y<3> / NAND2X1
XU21 d0<3> n1 VDD VSS n52 / NAND2X1
XU22 d1<3> s VDD VSS n53 / NAND2X1
XU23 n51 n50 VDD VSS y<2> / NAND2X1
XU24 d0<2> n1 VDD VSS n50 / NAND2X1
XU25 d1<2> s VDD VSS n51 / NAND2X1
XU26 n49 n48 VDD VSS y<1> / NAND2X1
XU27 d0<1> n1 VDD VSS n48 / NAND2X1
XU28 d1<1> s VDD VSS n49 / NAND2X1
XU29 n47 n46 VDD VSS y<15> / NAND2X1
XU30 d0<15> n1 VDD VSS n46 / NAND2X1
XU31 d1<15> s VDD VSS n47 / NAND2X1
XU32 n45 n44 VDD VSS y<14> / NAND2X1
XU33 d0<14> n1 VDD VSS n44 / NAND2X1
XU34 d1<14> s VDD VSS n45 / NAND2X1
XU35 n43 n42 VDD VSS y<13> / NAND2X1
XU36 d0<13> n1 VDD VSS n42 / NAND2X1
XU37 d1<13> s VDD VSS n43 / NAND2X1
XU38 n41 n40 VDD VSS y<12> / NAND2X1
XU39 d0<12> n1 VDD VSS n40 / NAND2X1
XU40 d1<12> s VDD VSS n41 / NAND2X1
XU41 n39 n38 VDD VSS y<11> / NAND2X1
XU42 d0<11> n1 VDD VSS n38 / NAND2X1
XU43 d1<11> s VDD VSS n39 / NAND2X1
XU44 n37 n36 VDD VSS y<10> / NAND2X1
XU45 d0<10> n1 VDD VSS n36 / NAND2X1
XU46 d1<10> s VDD VSS n37 / NAND2X1
XU47 n35 n34 VDD VSS y<0> / NAND2X1
XU48 d0<0> n1 VDD VSS n34 / NAND2X1
XU49 d1<0> s VDD VSS n35 / NAND2X1
.ENDS

************************************************************************
* Library Name: 16bitcpu
* Cell Name:    mux4_WIDTH16
* View Name:    schematic
************************************************************************

.SUBCKT mux4_WIDTH16 VDD VSS d0<15> d0<14> d0<13> d0<12> d0<11> d0<10> d0<9> 
+ d0<8> d0<7> d0<6> d0<5> d0<4> d0<3> d0<2> d0<1> d0<0> d1<15> d1<14> d1<13> 
+ d1<12> d1<11> d1<10> d1<9> d1<8> d1<7> d1<6> d1<5> d1<4> d1<3> d1<2> d1<1> 
+ d1<0> d2<15> d2<14> d2<13> d2<12> d2<11> d2<10> d2<9> d2<8> d2<7> d2<6> 
+ d2<5> d2<4> d2<3> d2<2> d2<1> d2<0> d3<15> d3<14> d3<13> d3<12> d3<11> 
+ d3<10> d3<9> d3<8> d3<7> d3<6> d3<5> d3<4> d3<3> d3<2> d3<1> d3<0> s<1> s<0> 
+ y<15> y<14> y<13> y<12> y<11> y<10> y<9> y<8> y<7> y<6> y<5> y<4> y<3> y<2> 
+ y<1> y<0>
*.PININFO d0<15>:I d0<14>:I d0<13>:I d0<12>:I d0<11>:I d0<10>:I d0<9>:I 
*.PININFO d0<8>:I d0<7>:I d0<6>:I d0<5>:I d0<4>:I d0<3>:I d0<2>:I d0<1>:I 
*.PININFO d0<0>:I d1<15>:I d1<14>:I d1<13>:I d1<12>:I d1<11>:I d1<10>:I 
*.PININFO d1<9>:I d1<8>:I d1<7>:I d1<6>:I d1<5>:I d1<4>:I d1<3>:I d1<2>:I 
*.PININFO d1<1>:I d1<0>:I d2<15>:I d2<14>:I d2<13>:I d2<12>:I d2<11>:I 
*.PININFO d2<10>:I d2<9>:I d2<8>:I d2<7>:I d2<6>:I d2<5>:I d2<4>:I d2<3>:I 
*.PININFO d2<2>:I d2<1>:I d2<0>:I d3<15>:I d3<14>:I d3<13>:I d3<12>:I d3<11>:I 
*.PININFO d3<10>:I d3<9>:I d3<8>:I d3<7>:I d3<6>:I d3<5>:I d3<4>:I d3<3>:I 
*.PININFO d3<2>:I d3<1>:I d3<0>:I s<1>:I s<0>:I y<15>:O y<14>:O y<13>:O 
*.PININFO y<12>:O y<11>:O y<10>:O y<9>:O y<8>:O y<7>:O y<6>:O y<5>:O y<4>:O 
*.PININFO y<3>:O y<2>:O y<1>:O y<0>:O VDD:B VSS:B
XU1 s<0> VDD VSS n1 / INVX2
XU2 s<1> VDD VSS n2 / INVX2
XU96 n1 s<1> VDD VSS n8 / NOR2X1
XU98 s<0> s<1> VDD VSS n9 / NOR2X1
XU100 n2 n1 VDD VSS n10 / NOR2X1
XU102 n2 s<0> VDD VSS n11 / NOR2X1
XU5 d1<9> n8 VDD VSS n7 / NAND2X1
XU6 d0<9> n9 VDD VSS n6 / NAND2X1
XU7 d3<9> n10 VDD VSS n4 / NAND2X1
XU8 d2<9> n11 VDD VSS n3 / NAND2X1
XU11 d1<8> n8 VDD VSS n16 / NAND2X1
XU12 d0<8> n9 VDD VSS n15 / NAND2X1
XU13 d3<8> n10 VDD VSS n13 / NAND2X1
XU14 d2<8> n11 VDD VSS n12 / NAND2X1
XU17 d1<7> n8 VDD VSS n21 / NAND2X1
XU18 d0<7> n9 VDD VSS n20 / NAND2X1
XU19 d3<7> n10 VDD VSS n18 / NAND2X1
XU20 d2<7> n11 VDD VSS n17 / NAND2X1
XU23 d1<6> n8 VDD VSS n26 / NAND2X1
XU24 d0<6> n9 VDD VSS n25 / NAND2X1
XU25 d3<6> n10 VDD VSS n23 / NAND2X1
XU26 d2<6> n11 VDD VSS n22 / NAND2X1
XU29 d1<5> n8 VDD VSS n31 / NAND2X1
XU30 d0<5> n9 VDD VSS n30 / NAND2X1
XU31 d3<5> n10 VDD VSS n28 / NAND2X1
XU32 d2<5> n11 VDD VSS n27 / NAND2X1
XU35 d1<4> n8 VDD VSS n36 / NAND2X1
XU36 d0<4> n9 VDD VSS n35 / NAND2X1
XU37 d3<4> n10 VDD VSS n33 / NAND2X1
XU38 d2<4> n11 VDD VSS n32 / NAND2X1
XU41 d1<3> n8 VDD VSS n41 / NAND2X1
XU42 d0<3> n9 VDD VSS n40 / NAND2X1
XU43 d3<3> n10 VDD VSS n38 / NAND2X1
XU44 d2<3> n11 VDD VSS n37 / NAND2X1
XU47 d1<2> n8 VDD VSS n46 / NAND2X1
XU48 d0<2> n9 VDD VSS n45 / NAND2X1
XU49 d3<2> n10 VDD VSS n43 / NAND2X1
XU50 d2<2> n11 VDD VSS n42 / NAND2X1
XU53 d1<1> n8 VDD VSS n51 / NAND2X1
XU54 d0<1> n9 VDD VSS n50 / NAND2X1
XU55 d3<1> n10 VDD VSS n48 / NAND2X1
XU56 d2<1> n11 VDD VSS n47 / NAND2X1
XU59 d1<15> n8 VDD VSS n56 / NAND2X1
XU60 d0<15> n9 VDD VSS n55 / NAND2X1
XU61 d3<15> n10 VDD VSS n53 / NAND2X1
XU62 d2<15> n11 VDD VSS n52 / NAND2X1
XU65 d1<14> n8 VDD VSS n61 / NAND2X1
XU66 d0<14> n9 VDD VSS n60 / NAND2X1
XU67 d3<14> n10 VDD VSS n58 / NAND2X1
XU68 d2<14> n11 VDD VSS n57 / NAND2X1
XU71 d1<13> n8 VDD VSS n66 / NAND2X1
XU72 d0<13> n9 VDD VSS n65 / NAND2X1
XU73 d3<13> n10 VDD VSS n63 / NAND2X1
XU74 d2<13> n11 VDD VSS n62 / NAND2X1
XU77 d1<12> n8 VDD VSS n71 / NAND2X1
XU78 d0<12> n9 VDD VSS n70 / NAND2X1
XU79 d3<12> n10 VDD VSS n68 / NAND2X1
XU80 d2<12> n11 VDD VSS n67 / NAND2X1
XU83 d1<11> n8 VDD VSS n76 / NAND2X1
XU84 d0<11> n9 VDD VSS n75 / NAND2X1
XU85 d3<11> n10 VDD VSS n73 / NAND2X1
XU86 d2<11> n11 VDD VSS n72 / NAND2X1
XU89 d1<10> n8 VDD VSS n81 / NAND2X1
XU90 d0<10> n9 VDD VSS n80 / NAND2X1
XU91 d3<10> n10 VDD VSS n78 / NAND2X1
XU92 d2<10> n11 VDD VSS n77 / NAND2X1
XU95 d1<0> n8 VDD VSS n86 / NAND2X1
XU97 d0<0> n9 VDD VSS n85 / NAND2X1
XU99 d3<0> n10 VDD VSS n83 / NAND2X1
XU101 d2<0> n11 VDD VSS n82 / NAND2X1
XU4 n6 n7 VDD VSS n5 / AND2X1
XU10 n15 n16 VDD VSS n14 / AND2X1
XU16 n20 n21 VDD VSS n19 / AND2X1
XU22 n25 n26 VDD VSS n24 / AND2X1
XU28 n30 n31 VDD VSS n29 / AND2X1
XU34 n35 n36 VDD VSS n34 / AND2X1
XU40 n40 n41 VDD VSS n39 / AND2X1
XU46 n45 n46 VDD VSS n44 / AND2X1
XU52 n50 n51 VDD VSS n49 / AND2X1
XU58 n55 n56 VDD VSS n54 / AND2X1
XU64 n60 n61 VDD VSS n59 / AND2X1
XU70 n65 n66 VDD VSS n64 / AND2X1
XU76 n70 n71 VDD VSS n69 / AND2X1
XU82 n75 n76 VDD VSS n74 / AND2X1
XU88 n80 n81 VDD VSS n79 / AND2X1
XU94 n85 n86 VDD VSS n84 / AND2X1
XU3 n3 n4 n5 VDD VSS y<9> / NAND3X1
XU9 n12 n13 n14 VDD VSS y<8> / NAND3X1
XU15 n17 n18 n19 VDD VSS y<7> / NAND3X1
XU21 n22 n23 n24 VDD VSS y<6> / NAND3X1
XU27 n27 n28 n29 VDD VSS y<5> / NAND3X1
XU33 n32 n33 n34 VDD VSS y<4> / NAND3X1
XU39 n37 n38 n39 VDD VSS y<3> / NAND3X1
XU45 n42 n43 n44 VDD VSS y<2> / NAND3X1
XU51 n47 n48 n49 VDD VSS y<1> / NAND3X1
XU57 n52 n53 n54 VDD VSS y<15> / NAND3X1
XU63 n57 n58 n59 VDD VSS y<14> / NAND3X1
XU69 n62 n63 n64 VDD VSS y<13> / NAND3X1
XU75 n67 n68 n69 VDD VSS y<12> / NAND3X1
XU81 n72 n73 n74 VDD VSS y<11> / NAND3X1
XU87 n77 n78 n79 VDD VSS y<10> / NAND3X1
XU93 n82 n83 n84 VDD VSS y<0> / NAND3X1
.ENDS

************************************************************************
* Library Name: 16bitcpu
* Cell Name:    mux2_WIDTH16_3
* View Name:    schematic
************************************************************************

.SUBCKT mux2_WIDTH16_3 VDD VSS d0<15> d0<14> d0<13> d0<12> d0<11> d0<10> d0<9> 
+ d0<8> d0<7> d0<6> d0<5> d0<4> d0<3> d0<2> d0<1> d0<0> d1<15> d1<14> d1<13> 
+ d1<12> d1<11> d1<10> d1<9> d1<8> d1<7> d1<6> d1<5> d1<4> d1<3> d1<2> d1<1> 
+ d1<0> s y<15> y<14> y<13> y<12> y<11> y<10> y<9> y<8> y<7> y<6> y<5> y<4> 
+ y<3> y<2> y<1> y<0>
*.PININFO d0<15>:I d0<14>:I d0<13>:I d0<12>:I d0<11>:I d0<10>:I d0<9>:I 
*.PININFO d0<8>:I d0<7>:I d0<6>:I d0<5>:I d0<4>:I d0<3>:I d0<2>:I d0<1>:I 
*.PININFO d0<0>:I d1<15>:I d1<14>:I d1<13>:I d1<12>:I d1<11>:I d1<10>:I 
*.PININFO d1<9>:I d1<8>:I d1<7>:I d1<6>:I d1<5>:I d1<4>:I d1<3>:I d1<2>:I 
*.PININFO d1<1>:I d1<0>:I s:I y<15>:O y<14>:O y<13>:O y<12>:O y<11>:O y<10>:O 
*.PININFO y<9>:O y<8>:O y<7>:O y<6>:O y<5>:O y<4>:O y<3>:O y<2>:O y<1>:O 
*.PININFO y<0>:O VDD:B VSS:B
XU1 s VDD VSS n1 / INVX2
XU2 n65 n64 VDD VSS y<9> / NAND2X1
XU3 d0<9> n1 VDD VSS n64 / NAND2X1
XU4 s d1<9> VDD VSS n65 / NAND2X1
XU5 n63 n62 VDD VSS y<8> / NAND2X1
XU6 d0<8> n1 VDD VSS n62 / NAND2X1
XU7 d1<8> s VDD VSS n63 / NAND2X1
XU8 n61 n60 VDD VSS y<7> / NAND2X1
XU9 d0<7> n1 VDD VSS n60 / NAND2X1
XU10 d1<7> s VDD VSS n61 / NAND2X1
XU11 n59 n58 VDD VSS y<6> / NAND2X1
XU12 d0<6> n1 VDD VSS n58 / NAND2X1
XU13 d1<6> s VDD VSS n59 / NAND2X1
XU14 n57 n56 VDD VSS y<5> / NAND2X1
XU15 d0<5> n1 VDD VSS n56 / NAND2X1
XU16 d1<5> s VDD VSS n57 / NAND2X1
XU17 n55 n54 VDD VSS y<4> / NAND2X1
XU18 d0<4> n1 VDD VSS n54 / NAND2X1
XU19 d1<4> s VDD VSS n55 / NAND2X1
XU20 n53 n52 VDD VSS y<3> / NAND2X1
XU21 d0<3> n1 VDD VSS n52 / NAND2X1
XU22 d1<3> s VDD VSS n53 / NAND2X1
XU23 n51 n50 VDD VSS y<2> / NAND2X1
XU24 d0<2> n1 VDD VSS n50 / NAND2X1
XU25 d1<2> s VDD VSS n51 / NAND2X1
XU26 n49 n48 VDD VSS y<1> / NAND2X1
XU27 d0<1> n1 VDD VSS n48 / NAND2X1
XU28 d1<1> s VDD VSS n49 / NAND2X1
XU29 n47 n46 VDD VSS y<15> / NAND2X1
XU30 d0<15> n1 VDD VSS n46 / NAND2X1
XU31 d1<15> s VDD VSS n47 / NAND2X1
XU32 n45 n44 VDD VSS y<14> / NAND2X1
XU33 d0<14> n1 VDD VSS n44 / NAND2X1
XU34 d1<14> s VDD VSS n45 / NAND2X1
XU35 n43 n42 VDD VSS y<13> / NAND2X1
XU36 d0<13> n1 VDD VSS n42 / NAND2X1
XU37 d1<13> s VDD VSS n43 / NAND2X1
XU38 n41 n40 VDD VSS y<12> / NAND2X1
XU39 d0<12> n1 VDD VSS n40 / NAND2X1
XU40 d1<12> s VDD VSS n41 / NAND2X1
XU41 n39 n38 VDD VSS y<11> / NAND2X1
XU42 d0<11> n1 VDD VSS n38 / NAND2X1
XU43 d1<11> s VDD VSS n39 / NAND2X1
XU44 n37 n36 VDD VSS y<10> / NAND2X1
XU45 d0<10> n1 VDD VSS n36 / NAND2X1
XU46 d1<10> s VDD VSS n37 / NAND2X1
XU47 n35 n34 VDD VSS y<0> / NAND2X1
XU48 d0<0> n1 VDD VSS n34 / NAND2X1
XU49 d1<0> s VDD VSS n35 / NAND2X1
.ENDS

************************************************************************
* Library Name: 16bitcpu
* Cell Name:    mux2_WIDTH16_4
* View Name:    schematic
************************************************************************

.SUBCKT mux2_WIDTH16_4 VDD VSS d0<15> d0<14> d0<13> d0<12> d0<11> d0<10> d0<9> 
+ d0<8> d0<7> d0<6> d0<5> d0<4> d0<3> d0<2> d0<1> d0<0> d1<15> d1<14> d1<13> 
+ d1<12> d1<11> d1<10> d1<9> d1<8> d1<7> d1<6> d1<5> d1<4> d1<3> d1<2> d1<1> 
+ d1<0> s y<15> y<14> y<13> y<12> y<11> y<10> y<9> y<8> y<7> y<6> y<5> y<4> 
+ y<3> y<2> y<1> y<0>
*.PININFO d0<15>:I d0<14>:I d0<13>:I d0<12>:I d0<11>:I d0<10>:I d0<9>:I 
*.PININFO d0<8>:I d0<7>:I d0<6>:I d0<5>:I d0<4>:I d0<3>:I d0<2>:I d0<1>:I 
*.PININFO d0<0>:I d1<15>:I d1<14>:I d1<13>:I d1<12>:I d1<11>:I d1<10>:I 
*.PININFO d1<9>:I d1<8>:I d1<7>:I d1<6>:I d1<5>:I d1<4>:I d1<3>:I d1<2>:I 
*.PININFO d1<1>:I d1<0>:I s:I y<15>:O y<14>:O y<13>:O y<12>:O y<11>:O y<10>:O 
*.PININFO y<9>:O y<8>:O y<7>:O y<6>:O y<5>:O y<4>:O y<3>:O y<2>:O y<1>:O 
*.PININFO y<0>:O VDD:B VSS:B
XU1 s VDD VSS n1 / INVX2
XU2 n65 n64 VDD VSS y<9> / NAND2X1
XU3 d0<9> n1 VDD VSS n64 / NAND2X1
XU4 s d1<9> VDD VSS n65 / NAND2X1
XU5 n63 n62 VDD VSS y<8> / NAND2X1
XU6 d0<8> n1 VDD VSS n62 / NAND2X1
XU7 d1<8> s VDD VSS n63 / NAND2X1
XU8 n61 n60 VDD VSS y<7> / NAND2X1
XU9 d0<7> n1 VDD VSS n60 / NAND2X1
XU10 d1<7> s VDD VSS n61 / NAND2X1
XU11 n59 n58 VDD VSS y<6> / NAND2X1
XU12 d0<6> n1 VDD VSS n58 / NAND2X1
XU13 d1<6> s VDD VSS n59 / NAND2X1
XU14 n57 n56 VDD VSS y<5> / NAND2X1
XU15 d0<5> n1 VDD VSS n56 / NAND2X1
XU16 d1<5> s VDD VSS n57 / NAND2X1
XU17 n55 n54 VDD VSS y<4> / NAND2X1
XU18 d0<4> n1 VDD VSS n54 / NAND2X1
XU19 d1<4> s VDD VSS n55 / NAND2X1
XU20 n53 n52 VDD VSS y<3> / NAND2X1
XU21 d0<3> n1 VDD VSS n52 / NAND2X1
XU22 d1<3> s VDD VSS n53 / NAND2X1
XU23 n51 n50 VDD VSS y<2> / NAND2X1
XU24 d0<2> n1 VDD VSS n50 / NAND2X1
XU25 d1<2> s VDD VSS n51 / NAND2X1
XU26 n49 n48 VDD VSS y<1> / NAND2X1
XU27 d0<1> n1 VDD VSS n48 / NAND2X1
XU28 d1<1> s VDD VSS n49 / NAND2X1
XU29 n47 n46 VDD VSS y<15> / NAND2X1
XU30 d0<15> n1 VDD VSS n46 / NAND2X1
XU31 d1<15> s VDD VSS n47 / NAND2X1
XU32 n45 n44 VDD VSS y<14> / NAND2X1
XU33 d0<14> n1 VDD VSS n44 / NAND2X1
XU34 d1<14> s VDD VSS n45 / NAND2X1
XU35 n43 n42 VDD VSS y<13> / NAND2X1
XU36 d0<13> n1 VDD VSS n42 / NAND2X1
XU37 d1<13> s VDD VSS n43 / NAND2X1
XU38 n41 n40 VDD VSS y<12> / NAND2X1
XU39 d0<12> n1 VDD VSS n40 / NAND2X1
XU40 d1<12> s VDD VSS n41 / NAND2X1
XU41 n39 n38 VDD VSS y<11> / NAND2X1
XU42 d0<11> n1 VDD VSS n38 / NAND2X1
XU43 d1<11> s VDD VSS n39 / NAND2X1
XU44 n37 n36 VDD VSS y<10> / NAND2X1
XU45 d0<10> n1 VDD VSS n36 / NAND2X1
XU46 d1<10> s VDD VSS n37 / NAND2X1
XU47 n35 n34 VDD VSS y<0> / NAND2X1
XU48 d0<0> n1 VDD VSS n34 / NAND2X1
XU49 d1<0> s VDD VSS n35 / NAND2X1
.ENDS

************************************************************************
* Library Name: 16bitcpu
* Cell Name:    mux2_WIDTH4
* View Name:    schematic
************************************************************************

.SUBCKT mux2_WIDTH4 VDD VSS d0<3> d0<2> d0<1> d0<0> d1<3> d1<2> d1<1> d1<0> s 
+ y<3> y<2> y<1> y<0>
*.PININFO d0<3>:I d0<2>:I d0<1>:I d0<0>:I d1<3>:I d1<2>:I d1<1>:I d1<0>:I s:I 
*.PININFO y<3>:O y<2>:O y<1>:O y<0>:O VDD:B VSS:B
XU1 s VDD VSS n1 / INVX2
XU2 n2 n3 VDD VSS y<3> / NAND2X1
XU3 d0<3> n1 VDD VSS n3 / NAND2X1
XU4 s d1<3> VDD VSS n2 / NAND2X1
XU5 n4 n5 VDD VSS y<2> / NAND2X1
XU6 d0<2> n1 VDD VSS n5 / NAND2X1
XU7 d1<2> s VDD VSS n4 / NAND2X1
XU8 n6 n7 VDD VSS y<1> / NAND2X1
XU9 d0<1> n1 VDD VSS n7 / NAND2X1
XU10 d1<1> s VDD VSS n6 / NAND2X1
XU11 n8 n9 VDD VSS y<0> / NAND2X1
XU12 d0<0> n1 VDD VSS n9 / NAND2X1
XU13 d1<0> s VDD VSS n8 / NAND2X1
.ENDS

************************************************************************
* Library Name: 16bitcpu
* Cell Name:    mux2_WIDTH16_5
* View Name:    schematic
************************************************************************

.SUBCKT mux2_WIDTH16_5 VDD VSS d0<15> d0<14> d0<13> d0<12> d0<11> d0<10> d0<9> 
+ d0<8> d0<7> d0<6> d0<5> d0<4> d0<3> d0<2> d0<1> d0<0> d1<15> d1<14> d1<13> 
+ d1<12> d1<11> d1<10> d1<9> d1<8> d1<7> d1<6> d1<5> d1<4> d1<3> d1<2> d1<1> 
+ d1<0> s y<15> y<14> y<13> y<12> y<11> y<10> y<9> y<8> y<7> y<6> y<5> y<4> 
+ y<3> y<2> y<1> y<0>
*.PININFO d0<15>:I d0<14>:I d0<13>:I d0<12>:I d0<11>:I d0<10>:I d0<9>:I 
*.PININFO d0<8>:I d0<7>:I d0<6>:I d0<5>:I d0<4>:I d0<3>:I d0<2>:I d0<1>:I 
*.PININFO d0<0>:I d1<15>:I d1<14>:I d1<13>:I d1<12>:I d1<11>:I d1<10>:I 
*.PININFO d1<9>:I d1<8>:I d1<7>:I d1<6>:I d1<5>:I d1<4>:I d1<3>:I d1<2>:I 
*.PININFO d1<1>:I d1<0>:I s:I y<15>:O y<14>:O y<13>:O y<12>:O y<11>:O y<10>:O 
*.PININFO y<9>:O y<8>:O y<7>:O y<6>:O y<5>:O y<4>:O y<3>:O y<2>:O y<1>:O 
*.PININFO y<0>:O VDD:B VSS:B
XU1 s VDD VSS n1 / INVX2
XU2 n65 n64 VDD VSS y<9> / NAND2X1
XU3 d0<9> n1 VDD VSS n64 / NAND2X1
XU4 s d1<9> VDD VSS n65 / NAND2X1
XU5 n63 n62 VDD VSS y<8> / NAND2X1
XU6 d0<8> n1 VDD VSS n62 / NAND2X1
XU7 d1<8> s VDD VSS n63 / NAND2X1
XU8 n61 n60 VDD VSS y<7> / NAND2X1
XU9 d0<7> n1 VDD VSS n60 / NAND2X1
XU10 d1<7> s VDD VSS n61 / NAND2X1
XU11 n59 n58 VDD VSS y<6> / NAND2X1
XU12 d0<6> n1 VDD VSS n58 / NAND2X1
XU13 d1<6> s VDD VSS n59 / NAND2X1
XU14 n57 n56 VDD VSS y<5> / NAND2X1
XU15 d0<5> n1 VDD VSS n56 / NAND2X1
XU16 d1<5> s VDD VSS n57 / NAND2X1
XU17 n55 n54 VDD VSS y<4> / NAND2X1
XU18 d0<4> n1 VDD VSS n54 / NAND2X1
XU19 d1<4> s VDD VSS n55 / NAND2X1
XU20 n53 n52 VDD VSS y<3> / NAND2X1
XU21 d0<3> n1 VDD VSS n52 / NAND2X1
XU22 d1<3> s VDD VSS n53 / NAND2X1
XU23 n51 n50 VDD VSS y<2> / NAND2X1
XU24 d0<2> n1 VDD VSS n50 / NAND2X1
XU25 d1<2> s VDD VSS n51 / NAND2X1
XU26 n49 n48 VDD VSS y<1> / NAND2X1
XU27 d0<1> n1 VDD VSS n48 / NAND2X1
XU28 d1<1> s VDD VSS n49 / NAND2X1
XU29 n47 n46 VDD VSS y<15> / NAND2X1
XU30 d0<15> n1 VDD VSS n46 / NAND2X1
XU31 d1<15> s VDD VSS n47 / NAND2X1
XU32 n45 n44 VDD VSS y<14> / NAND2X1
XU33 d0<14> n1 VDD VSS n44 / NAND2X1
XU34 d1<14> s VDD VSS n45 / NAND2X1
XU35 n43 n42 VDD VSS y<13> / NAND2X1
XU36 d0<13> n1 VDD VSS n42 / NAND2X1
XU37 d1<13> s VDD VSS n43 / NAND2X1
XU38 n41 n40 VDD VSS y<12> / NAND2X1
XU39 d0<12> n1 VDD VSS n40 / NAND2X1
XU40 d1<12> s VDD VSS n41 / NAND2X1
XU41 n39 n38 VDD VSS y<11> / NAND2X1
XU42 d0<11> n1 VDD VSS n38 / NAND2X1
XU43 d1<11> s VDD VSS n39 / NAND2X1
XU44 n37 n36 VDD VSS y<10> / NAND2X1
XU45 d0<10> n1 VDD VSS n36 / NAND2X1
XU46 d1<10> s VDD VSS n37 / NAND2X1
XU47 n35 n34 VDD VSS y<0> / NAND2X1
XU48 d0<0> n1 VDD VSS n34 / NAND2X1
XU49 d1<0> s VDD VSS n35 / NAND2X1
.ENDS

************************************************************************
* Library Name: 16bitcpu
* Cell Name:    mux2_WIDTH16_0
* View Name:    schematic
************************************************************************

.SUBCKT mux2_WIDTH16_0 VDD VSS d0<15> d0<14> d0<13> d0<12> d0<11> d0<10> d0<9> 
+ d0<8> d0<7> d0<6> d0<5> d0<4> d0<3> d0<2> d0<1> d0<0> d1<15> d1<14> d1<13> 
+ d1<12> d1<11> d1<10> d1<9> d1<8> d1<7> d1<6> d1<5> d1<4> d1<3> d1<2> d1<1> 
+ d1<0> s y<15> y<14> y<13> y<12> y<11> y<10> y<9> y<8> y<7> y<6> y<5> y<4> 
+ y<3> y<2> y<1> y<0>
*.PININFO d0<15>:I d0<14>:I d0<13>:I d0<12>:I d0<11>:I d0<10>:I d0<9>:I 
*.PININFO d0<8>:I d0<7>:I d0<6>:I d0<5>:I d0<4>:I d0<3>:I d0<2>:I d0<1>:I 
*.PININFO d0<0>:I d1<15>:I d1<14>:I d1<13>:I d1<12>:I d1<11>:I d1<10>:I 
*.PININFO d1<9>:I d1<8>:I d1<7>:I d1<6>:I d1<5>:I d1<4>:I d1<3>:I d1<2>:I 
*.PININFO d1<1>:I d1<0>:I s:I y<15>:O y<14>:O y<13>:O y<12>:O y<11>:O y<10>:O 
*.PININFO y<9>:O y<8>:O y<7>:O y<6>:O y<5>:O y<4>:O y<3>:O y<2>:O y<1>:O 
*.PININFO y<0>:O VDD:B VSS:B
XU1 s VDD VSS n1 / INVX2
XU2 n2 n3 VDD VSS y<9> / NAND2X1
XU3 d0<9> n1 VDD VSS n3 / NAND2X1
XU4 s d1<9> VDD VSS n2 / NAND2X1
XU5 n4 n5 VDD VSS y<8> / NAND2X1
XU6 d0<8> n1 VDD VSS n5 / NAND2X1
XU7 d1<8> s VDD VSS n4 / NAND2X1
XU8 n6 n7 VDD VSS y<7> / NAND2X1
XU9 d0<7> n1 VDD VSS n7 / NAND2X1
XU10 d1<7> s VDD VSS n6 / NAND2X1
XU11 n8 n9 VDD VSS y<6> / NAND2X1
XU12 d0<6> n1 VDD VSS n9 / NAND2X1
XU13 d1<6> s VDD VSS n8 / NAND2X1
XU14 n10 n11 VDD VSS y<5> / NAND2X1
XU15 d0<5> n1 VDD VSS n11 / NAND2X1
XU16 d1<5> s VDD VSS n10 / NAND2X1
XU17 n12 n13 VDD VSS y<4> / NAND2X1
XU18 d0<4> n1 VDD VSS n13 / NAND2X1
XU19 d1<4> s VDD VSS n12 / NAND2X1
XU20 n14 n15 VDD VSS y<3> / NAND2X1
XU21 d0<3> n1 VDD VSS n15 / NAND2X1
XU22 d1<3> s VDD VSS n14 / NAND2X1
XU23 n16 n17 VDD VSS y<2> / NAND2X1
XU24 d0<2> n1 VDD VSS n17 / NAND2X1
XU25 d1<2> s VDD VSS n16 / NAND2X1
XU26 n18 n19 VDD VSS y<1> / NAND2X1
XU27 d0<1> n1 VDD VSS n19 / NAND2X1
XU28 d1<1> s VDD VSS n18 / NAND2X1
XU29 n20 n21 VDD VSS y<15> / NAND2X1
XU30 d0<15> n1 VDD VSS n21 / NAND2X1
XU31 d1<15> s VDD VSS n20 / NAND2X1
XU32 n22 n23 VDD VSS y<14> / NAND2X1
XU33 d0<14> n1 VDD VSS n23 / NAND2X1
XU34 d1<14> s VDD VSS n22 / NAND2X1
XU35 n24 n25 VDD VSS y<13> / NAND2X1
XU36 d0<13> n1 VDD VSS n25 / NAND2X1
XU37 d1<13> s VDD VSS n24 / NAND2X1
XU38 n26 n27 VDD VSS y<12> / NAND2X1
XU39 d0<12> n1 VDD VSS n27 / NAND2X1
XU40 d1<12> s VDD VSS n26 / NAND2X1
XU41 n28 n29 VDD VSS y<11> / NAND2X1
XU42 d0<11> n1 VDD VSS n29 / NAND2X1
XU43 d1<11> s VDD VSS n28 / NAND2X1
XU44 n30 n31 VDD VSS y<10> / NAND2X1
XU45 d0<10> n1 VDD VSS n31 / NAND2X1
XU46 d1<10> s VDD VSS n30 / NAND2X1
XU47 n32 n33 VDD VSS y<0> / NAND2X1
XU48 d0<0> n1 VDD VSS n33 / NAND2X1
XU49 d1<0> s VDD VSS n32 / NAND2X1
.ENDS

************************************************************************
* Library Name: 16bitcpu
* Cell Name:    flopenr_16_0000_1
* View Name:    schematic
************************************************************************

.SUBCKT flopenr_16_0000_1 VDD VSS clk clk_clone1 clk_clone2 d<15> d<14> d<13> 
+ d<12> d<11> d<10> d<9> d<8> d<7> d<6> d<5> d<4> d<3> d<2> d<1> d<0> en q<15> 
+ q<14> q<13> q<12> q<11> q<10> q<9> q<8> q<7> q<6> q<5> q<4> q<3> q<2> q<1> 
+ q<0> reset
*.PININFO clk:I clk_clone1:I clk_clone2:I d<15>:I d<14>:I d<13>:I d<12>:I 
*.PININFO d<11>:I d<10>:I d<9>:I d<8>:I d<7>:I d<6>:I d<5>:I d<4>:I d<3>:I 
*.PININFO d<2>:I d<1>:I d<0>:I en:I reset:I q<15>:O q<14>:O q<13>:O q<12>:O 
*.PININFO q<11>:O q<10>:O q<9>:O q<8>:O q<7>:O q<6>:O q<5>:O q<4>:O q<3>:O 
*.PININFO q<2>:O q<1>:O q<0>:O VDD:B VSS:B
XU3 en VDD VSS n1 / INVX2
XU52 reset n99 VDD VSS n98 / NOR2X1
XU53 n1 reset VDD VSS n99 / NOR2X1
XU4 n101 n100 VDD VSS n67 / NAND2X1
XU5 d<0> n99 VDD VSS n100 / NAND2X1
XU6 q<0> n98 VDD VSS n101 / NAND2X1
XU7 n97 n96 VDD VSS n66 / NAND2X1
XU8 d<1> n99 VDD VSS n96 / NAND2X1
XU9 q<1> n98 VDD VSS n97 / NAND2X1
XU10 n95 n94 VDD VSS n65 / NAND2X1
XU11 d<2> n99 VDD VSS n94 / NAND2X1
XU12 q<2> n98 VDD VSS n95 / NAND2X1
XU13 n93 n92 VDD VSS n64 / NAND2X1
XU14 d<3> n99 VDD VSS n92 / NAND2X1
XU15 q<3> n98 VDD VSS n93 / NAND2X1
XU16 n91 n90 VDD VSS n63 / NAND2X1
XU17 d<4> n99 VDD VSS n90 / NAND2X1
XU18 q<4> n98 VDD VSS n91 / NAND2X1
XU19 n89 n88 VDD VSS n62 / NAND2X1
XU20 d<5> n99 VDD VSS n88 / NAND2X1
XU21 q<5> n98 VDD VSS n89 / NAND2X1
XU22 n87 n86 VDD VSS n61 / NAND2X1
XU23 d<6> n99 VDD VSS n86 / NAND2X1
XU24 q<6> n98 VDD VSS n87 / NAND2X1
XU25 n85 n84 VDD VSS n60 / NAND2X1
XU26 d<7> n99 VDD VSS n84 / NAND2X1
XU27 q<7> n98 VDD VSS n85 / NAND2X1
XU28 n83 n82 VDD VSS n59 / NAND2X1
XU29 d<8> n99 VDD VSS n82 / NAND2X1
XU30 q<8> n98 VDD VSS n83 / NAND2X1
XU31 n81 n80 VDD VSS n58 / NAND2X1
XU32 d<9> n99 VDD VSS n80 / NAND2X1
XU33 q<9> n98 VDD VSS n81 / NAND2X1
XU34 n79 n78 VDD VSS n57 / NAND2X1
XU35 d<10> n99 VDD VSS n78 / NAND2X1
XU36 q<10> n98 VDD VSS n79 / NAND2X1
XU37 n77 n76 VDD VSS n56 / NAND2X1
XU38 d<11> n99 VDD VSS n76 / NAND2X1
XU39 q<11> n98 VDD VSS n77 / NAND2X1
XU40 n75 n74 VDD VSS n55 / NAND2X1
XU41 d<12> n99 VDD VSS n74 / NAND2X1
XU42 q<12> n98 VDD VSS n75 / NAND2X1
XU43 n73 n72 VDD VSS n54 / NAND2X1
XU44 d<13> n99 VDD VSS n72 / NAND2X1
XU45 q<13> n98 VDD VSS n73 / NAND2X1
XU46 n71 n70 VDD VSS n53 / NAND2X1
XU47 d<14> n99 VDD VSS n70 / NAND2X1
XU48 q<14> n98 VDD VSS n71 / NAND2X1
XU49 n69 n68 VDD VSS n52 / NAND2X1
XU50 d<15> n99 VDD VSS n68 / NAND2X1
XU51 q<15> n98 VDD VSS n69 / NAND2X1
Xq_reg[15] CTS_1 n52 q<15> VDD VSS / DFFQX1
Xq_reg[14] clk n53 q<14> VDD VSS / DFFQX1
Xq_reg[13] CTS_1 n54 q<13> VDD VSS / DFFQX1
Xq_reg[12] CTS_1 n55 q<12> VDD VSS / DFFQX1
Xq_reg[11] clk n56 q<11> VDD VSS / DFFQX1
Xq_reg[10] CTS_1 n57 q<10> VDD VSS / DFFQX1
Xq_reg[9] CTS_1 n58 q<9> VDD VSS / DFFQX1
Xq_reg[8] clk n59 q<8> VDD VSS / DFFQX1
Xq_reg[7] clk n60 q<7> VDD VSS / DFFQX1
Xq_reg[6] clk_clone2 n61 q<6> VDD VSS / DFFQX1
Xq_reg[5] clk_clone2 n62 q<5> VDD VSS / DFFQX1
Xq_reg[4] CTS_1 n63 q<4> VDD VSS / DFFQX1
Xq_reg[3] CTS_1 n64 q<3> VDD VSS / DFFQX1
Xq_reg[2] clk_clone2 n65 q<2> VDD VSS / DFFQX1
Xq_reg[1] clk_clone2 n66 q<1> VDD VSS / DFFQX1
Xq_reg[0] clk_clone2 n67 q<0> VDD VSS / DFFQX1
XCTS_ccl_a_buf_00376 clk_clone1 VDD VSS CTS_1 / BUFX1
.ENDS

************************************************************************
* Library Name: 16bitcpu
* Cell Name:    flopenr_16_0000_2
* View Name:    schematic
************************************************************************

.SUBCKT flopenr_16_0000_2 VDD VSS clk clk_clone1 clk_clone2 clk_clone3 
+ clk_clone4 d<15> d<14> d<13> d<12> d<11> d<10> d<9> d<8> d<7> d<6> d<5> d<4> 
+ d<3> d<2> d<1> d<0> en q<15> q<14> q<13> q<12> q<11> q<10> q<9> q<8> q<7> 
+ q<6> q<5> q<4> q<3> q<2> q<1> q<0> reset
*.PININFO clk:I clk_clone1:I clk_clone2:I clk_clone3:I clk_clone4:I d<15>:I 
*.PININFO d<14>:I d<13>:I d<12>:I d<11>:I d<10>:I d<9>:I d<8>:I d<7>:I d<6>:I 
*.PININFO d<5>:I d<4>:I d<3>:I d<2>:I d<1>:I d<0>:I en:I reset:I q<15>:O 
*.PININFO q<14>:O q<13>:O q<12>:O q<11>:O q<10>:O q<9>:O q<8>:O q<7>:O q<6>:O 
*.PININFO q<5>:O q<4>:O q<3>:O q<2>:O q<1>:O q<0>:O VDD:B VSS:B
XU3 en VDD VSS n1 / INVX2
XU52 reset n99 VDD VSS n98 / NOR2X1
XU53 n1 reset VDD VSS n99 / NOR2X1
XU4 n101 n100 VDD VSS n67 / NAND2X1
XU5 d<0> n99 VDD VSS n100 / NAND2X1
XU6 q<0> n98 VDD VSS n101 / NAND2X1
XU7 n97 n96 VDD VSS n66 / NAND2X1
XU8 d<1> n99 VDD VSS n96 / NAND2X1
XU9 q<1> n98 VDD VSS n97 / NAND2X1
XU10 n95 n94 VDD VSS n65 / NAND2X1
XU11 d<2> n99 VDD VSS n94 / NAND2X1
XU12 q<2> n98 VDD VSS n95 / NAND2X1
XU13 n93 n92 VDD VSS n64 / NAND2X1
XU14 d<3> n99 VDD VSS n92 / NAND2X1
XU15 q<3> n98 VDD VSS n93 / NAND2X1
XU16 n91 n90 VDD VSS n63 / NAND2X1
XU17 d<4> n99 VDD VSS n90 / NAND2X1
XU18 q<4> n98 VDD VSS n91 / NAND2X1
XU19 n89 n88 VDD VSS n62 / NAND2X1
XU20 d<5> n99 VDD VSS n88 / NAND2X1
XU21 q<5> n98 VDD VSS n89 / NAND2X1
XU22 n87 n86 VDD VSS n61 / NAND2X1
XU23 d<6> n99 VDD VSS n86 / NAND2X1
XU24 q<6> n98 VDD VSS n87 / NAND2X1
XU25 n85 n84 VDD VSS n60 / NAND2X1
XU26 d<7> n99 VDD VSS n84 / NAND2X1
XU27 q<7> n98 VDD VSS n85 / NAND2X1
XU28 n83 n82 VDD VSS n59 / NAND2X1
XU29 d<8> n99 VDD VSS n82 / NAND2X1
XU30 q<8> n98 VDD VSS n83 / NAND2X1
XU31 n81 n80 VDD VSS n58 / NAND2X1
XU32 d<9> n99 VDD VSS n80 / NAND2X1
XU33 q<9> n98 VDD VSS n81 / NAND2X1
XU34 n79 n78 VDD VSS n57 / NAND2X1
XU35 d<10> n99 VDD VSS n78 / NAND2X1
XU36 q<10> n98 VDD VSS n79 / NAND2X1
XU37 n77 n76 VDD VSS n56 / NAND2X1
XU38 d<11> n99 VDD VSS n76 / NAND2X1
XU39 q<11> n98 VDD VSS n77 / NAND2X1
XU40 n75 n74 VDD VSS n55 / NAND2X1
XU41 d<12> n99 VDD VSS n74 / NAND2X1
XU42 q<12> n98 VDD VSS n75 / NAND2X1
XU43 n73 n72 VDD VSS n54 / NAND2X1
XU44 d<13> n99 VDD VSS n72 / NAND2X1
XU45 q<13> n98 VDD VSS n73 / NAND2X1
XU46 n71 n70 VDD VSS n53 / NAND2X1
XU47 d<14> n99 VDD VSS n70 / NAND2X1
XU48 q<14> n98 VDD VSS n71 / NAND2X1
XU49 n69 n68 VDD VSS n52 / NAND2X1
XU50 d<15> n99 VDD VSS n68 / NAND2X1
XU51 q<15> n98 VDD VSS n69 / NAND2X1
Xq_reg[15] clk_clone1 n52 q<15> VDD VSS / DFFQX1
Xq_reg[14] clk_clone2 n53 q<14> VDD VSS / DFFQX1
Xq_reg[13] CTS_1 n54 q<13> VDD VSS / DFFQX1
Xq_reg[12] clk_clone1 n55 q<12> VDD VSS / DFFQX1
Xq_reg[11] clk_clone3 n56 q<11> VDD VSS / DFFQX1
Xq_reg[10] CTS_1 n57 q<10> VDD VSS / DFFQX1
Xq_reg[9] CTS_1 n58 q<9> VDD VSS / DFFQX1
Xq_reg[8] clk n59 q<8> VDD VSS / DFFQX1
Xq_reg[7] clk_clone1 n60 q<7> VDD VSS / DFFQX1
Xq_reg[6] CTS_1 n61 q<6> VDD VSS / DFFQX1
Xq_reg[5] CTS_1 n62 q<5> VDD VSS / DFFQX1
Xq_reg[4] clk_clone1 n63 q<4> VDD VSS / DFFQX1
Xq_reg[3] clk_clone1 n64 q<3> VDD VSS / DFFQX1
Xq_reg[2] CTS_1 n65 q<2> VDD VSS / DFFQX1
Xq_reg[1] CTS_1 n66 q<1> VDD VSS / DFFQX1
Xq_reg[0] clk n67 q<0> VDD VSS / DFFQX1
XCTS_ccl_a_buf_00342 clk_clone4 VDD VSS CTS_1 / BUFX1
.ENDS

************************************************************************
* Library Name: 16bitcpu
* Cell Name:    flopenr_16_0000_3
* View Name:    schematic
************************************************************************

.SUBCKT flopenr_16_0000_3 VDD VSS clk clk_clone1 clk_clone2 d<15> d<14> d<13> 
+ d<12> d<11> d<10> d<9> d<8> d<7> d<6> d<5> d<4> d<3> d<2> d<1> d<0> en q<15> 
+ q<14> q<13> q<12> q<11> q<10> q<9> q<8> q<7> q<6> q<5> q<4> q<3> q<2> q<1> 
+ q<0> reset
*.PININFO clk:I clk_clone1:I clk_clone2:I d<15>:I d<14>:I d<13>:I d<12>:I 
*.PININFO d<11>:I d<10>:I d<9>:I d<8>:I d<7>:I d<6>:I d<5>:I d<4>:I d<3>:I 
*.PININFO d<2>:I d<1>:I d<0>:I en:I reset:I q<15>:O q<14>:O q<13>:O q<12>:O 
*.PININFO q<11>:O q<10>:O q<9>:O q<8>:O q<7>:O q<6>:O q<5>:O q<4>:O q<3>:O 
*.PININFO q<2>:O q<1>:O q<0>:O VDD:B VSS:B
XU55 en VDD VSS n53 / INVX2
XU52 reset n101 VDD VSS n100 / NOR2X1
XU53 n53 reset VDD VSS n101 / NOR2X1
XU4 n103 n102 VDD VSS n69 / NAND2X1
XU5 d<0> n101 VDD VSS n102 / NAND2X1
XU6 q<0> n100 VDD VSS n103 / NAND2X1
XU7 n99 n98 VDD VSS n68 / NAND2X1
XU8 d<1> n101 VDD VSS n98 / NAND2X1
XU9 q<1> n100 VDD VSS n99 / NAND2X1
XU10 n97 n96 VDD VSS n67 / NAND2X1
XU11 d<2> n101 VDD VSS n96 / NAND2X1
XU12 q<2> n100 VDD VSS n97 / NAND2X1
XU13 n95 n94 VDD VSS n66 / NAND2X1
XU14 d<3> n101 VDD VSS n94 / NAND2X1
XU15 q<3> n100 VDD VSS n95 / NAND2X1
XU16 n93 n92 VDD VSS n65 / NAND2X1
XU17 d<4> n101 VDD VSS n92 / NAND2X1
XU18 q<4> n100 VDD VSS n93 / NAND2X1
XU19 n91 n90 VDD VSS n64 / NAND2X1
XU20 d<5> n101 VDD VSS n90 / NAND2X1
XU21 q<5> n100 VDD VSS n91 / NAND2X1
XU22 n89 n88 VDD VSS n63 / NAND2X1
XU23 d<6> n101 VDD VSS n88 / NAND2X1
XU24 q<6> n100 VDD VSS n89 / NAND2X1
XU25 n87 n86 VDD VSS n62 / NAND2X1
XU26 d<7> n101 VDD VSS n86 / NAND2X1
XU27 q<7> n100 VDD VSS n87 / NAND2X1
XU28 n85 n84 VDD VSS n61 / NAND2X1
XU29 d<8> n101 VDD VSS n84 / NAND2X1
XU30 q<8> n100 VDD VSS n85 / NAND2X1
XU31 n83 n82 VDD VSS n60 / NAND2X1
XU32 d<9> n101 VDD VSS n82 / NAND2X1
XU33 q<9> n100 VDD VSS n83 / NAND2X1
XU34 n81 n80 VDD VSS n59 / NAND2X1
XU35 d<10> n101 VDD VSS n80 / NAND2X1
XU36 q<10> n100 VDD VSS n81 / NAND2X1
XU37 n79 n78 VDD VSS n58 / NAND2X1
XU38 d<11> n101 VDD VSS n78 / NAND2X1
XU39 q<11> n100 VDD VSS n79 / NAND2X1
XU40 n77 n76 VDD VSS n57 / NAND2X1
XU41 d<12> n101 VDD VSS n76 / NAND2X1
XU42 q<12> n100 VDD VSS n77 / NAND2X1
XU43 n75 n74 VDD VSS n56 / NAND2X1
XU44 d<13> n101 VDD VSS n74 / NAND2X1
XU45 q<13> n100 VDD VSS n75 / NAND2X1
XU46 n73 n72 VDD VSS n55 / NAND2X1
XU47 d<14> n101 VDD VSS n72 / NAND2X1
XU48 q<14> n100 VDD VSS n73 / NAND2X1
XU49 n71 n70 VDD VSS n54 / NAND2X1
XU50 d<15> n101 VDD VSS n70 / NAND2X1
XU51 q<15> n100 VDD VSS n71 / NAND2X1
Xq_reg[15] clk_clone1 n54 q<15> VDD VSS / DFFQX1
Xq_reg[14] clk_clone1 n55 q<14> VDD VSS / DFFQX1
Xq_reg[13] CTS_1 n56 q<13> VDD VSS / DFFQX1
Xq_reg[12] CTS_1 n57 q<12> VDD VSS / DFFQX1
Xq_reg[11] clk_clone1 n58 q<11> VDD VSS / DFFQX1
Xq_reg[10] CTS_1 n59 q<10> VDD VSS / DFFQX1
Xq_reg[9] CTS_1 n60 q<9> VDD VSS / DFFQX1
Xq_reg[8] clk n61 q<8> VDD VSS / DFFQX1
Xq_reg[7] clk_clone1 n62 q<7> VDD VSS / DFFQX1
Xq_reg[6] CTS_1 n63 q<6> VDD VSS / DFFQX1
Xq_reg[5] CTS_1 n64 q<5> VDD VSS / DFFQX1
Xq_reg[4] clk n65 q<4> VDD VSS / DFFQX1
Xq_reg[3] clk_clone1 n66 q<3> VDD VSS / DFFQX1
Xq_reg[2] clk n67 q<2> VDD VSS / DFFQX1
Xq_reg[1] clk n68 q<1> VDD VSS / DFFQX1
Xq_reg[0] clk n69 q<0> VDD VSS / DFFQX1
XCTS_ccl_a_buf_00306 clk_clone2 VDD VSS CTS_1 / BUFX1
.ENDS

************************************************************************
* Library Name: 16bitcpu
* Cell Name:    flopenr_8_00
* View Name:    schematic
************************************************************************

.SUBCKT flopenr_8_00 VDD VSS clk clk_clone1 d<7> d<6> d<5> d<4> d<3> d<2> d<1> 
+ d<0> en q<7> q<6> q<5> q<4> q<3> q<2> q<1> q<0> reset
*.PININFO clk:I clk_clone1:I d<7>:I d<6>:I d<5>:I d<4>:I d<3>:I d<2>:I d<1>:I 
*.PININFO d<0>:I en:I reset:I q<7>:O q<6>:O q<5>:O q<4>:O q<3>:O q<2>:O q<1>:O 
*.PININFO q<0>:O VDD:B VSS:B
XU3 en VDD VSS n1 / INVX2
XU28 reset n4 VDD VSS n5 / NOR2X1
XU29 n1 reset VDD VSS n4 / NOR2X1
XU4 n2 n3 VDD VSS n20 / NAND2X1
XU5 d<0> n4 VDD VSS n3 / NAND2X1
XU6 q<0> n5 VDD VSS n2 / NAND2X1
XU7 n6 n7 VDD VSS n21 / NAND2X1
XU8 d<1> n4 VDD VSS n7 / NAND2X1
XU9 q<1> n5 VDD VSS n6 / NAND2X1
XU10 n8 n9 VDD VSS n22 / NAND2X1
XU11 d<2> n4 VDD VSS n9 / NAND2X1
XU12 q<2> n5 VDD VSS n8 / NAND2X1
XU13 n10 n11 VDD VSS n23 / NAND2X1
XU14 d<3> n4 VDD VSS n11 / NAND2X1
XU15 q<3> n5 VDD VSS n10 / NAND2X1
XU16 n12 n13 VDD VSS n24 / NAND2X1
XU17 d<4> n4 VDD VSS n13 / NAND2X1
XU18 q<4> n5 VDD VSS n12 / NAND2X1
XU19 n14 n15 VDD VSS n25 / NAND2X1
XU20 d<5> n4 VDD VSS n15 / NAND2X1
XU21 q<5> n5 VDD VSS n14 / NAND2X1
XU22 n16 n17 VDD VSS n26 / NAND2X1
XU23 d<6> n4 VDD VSS n17 / NAND2X1
XU24 q<6> n5 VDD VSS n16 / NAND2X1
XU25 n18 n19 VDD VSS n27 / NAND2X1
XU26 d<7> n4 VDD VSS n19 / NAND2X1
XU27 q<7> n5 VDD VSS n18 / NAND2X1
Xq_reg[7] CTS_1 n27 q<7> VDD VSS / DFFQX1
Xq_reg[6] CTS_1 n26 q<6> VDD VSS / DFFQX1
Xq_reg[5] clk n25 q<5> VDD VSS / DFFQX1
Xq_reg[4] CTS_1 n24 q<4> VDD VSS / DFFQX1
Xq_reg[3] CTS_1 n23 q<3> VDD VSS / DFFQX1
Xq_reg[2] CTS_1 n22 q<2> VDD VSS / DFFQX1
Xq_reg[1] CTS_1 n21 q<1> VDD VSS / DFFQX1
Xq_reg[0] clk n20 q<0> VDD VSS / DFFQX1
XCTS_ccl_a_buf_00378 clk_clone1 VDD VSS CTS_1 / BUFX1
.ENDS

************************************************************************
* Library Name: 16bitcpu
* Cell Name:    flopenr_16_0000_0
* View Name:    schematic
************************************************************************

.SUBCKT flopenr_16_0000_0 VDD VSS clk clk_clone1 clk_clone2 clk_clone3 d<15> 
+ d<14> d<13> d<12> d<11> d<10> d<9> d<8> d<7> d<6> d<5> d<4> d<3> d<2> d<1> 
+ d<0> en q<15> q<14> q<13> q<12> q<11> q<10> q<9> q<8> q<7> q<6> q<5> q<4> 
+ q<3> q<2> q<1> q<0> reset
*.PININFO clk:I clk_clone1:I clk_clone2:I clk_clone3:I d<15>:I d<14>:I d<13>:I 
*.PININFO d<12>:I d<11>:I d<10>:I d<9>:I d<8>:I d<7>:I d<6>:I d<5>:I d<4>:I 
*.PININFO d<3>:I d<2>:I d<1>:I d<0>:I en:I reset:I q<15>:O q<14>:O q<13>:O 
*.PININFO q<12>:O q<11>:O q<10>:O q<9>:O q<8>:O q<7>:O q<6>:O q<5>:O q<4>:O 
*.PININFO q<3>:O q<2>:O q<1>:O q<0>:O VDD:B VSS:B
XU3 en VDD VSS n1 / INVX2
XU52 reset n4 VDD VSS n5 / NOR2X1
XU53 n1 reset VDD VSS n4 / NOR2X1
XU4 n2 n3 VDD VSS n36 / NAND2X1
XU5 d<0> n4 VDD VSS n3 / NAND2X1
XU6 q<0> n5 VDD VSS n2 / NAND2X1
XU7 n6 n7 VDD VSS n37 / NAND2X1
XU8 d<1> n4 VDD VSS n7 / NAND2X1
XU9 q<1> n5 VDD VSS n6 / NAND2X1
XU10 n8 n9 VDD VSS n38 / NAND2X1
XU11 d<2> n4 VDD VSS n9 / NAND2X1
XU12 q<2> n5 VDD VSS n8 / NAND2X1
XU13 n10 n11 VDD VSS n39 / NAND2X1
XU14 d<3> n4 VDD VSS n11 / NAND2X1
XU15 q<3> n5 VDD VSS n10 / NAND2X1
XU16 n12 n13 VDD VSS n40 / NAND2X1
XU17 d<4> n4 VDD VSS n13 / NAND2X1
XU18 q<4> n5 VDD VSS n12 / NAND2X1
XU19 n14 n15 VDD VSS n41 / NAND2X1
XU20 d<5> n4 VDD VSS n15 / NAND2X1
XU21 q<5> n5 VDD VSS n14 / NAND2X1
XU22 n16 n17 VDD VSS n42 / NAND2X1
XU23 d<6> n4 VDD VSS n17 / NAND2X1
XU24 q<6> n5 VDD VSS n16 / NAND2X1
XU25 n18 n19 VDD VSS n43 / NAND2X1
XU26 d<7> n4 VDD VSS n19 / NAND2X1
XU27 q<7> n5 VDD VSS n18 / NAND2X1
XU28 n20 n21 VDD VSS n44 / NAND2X1
XU29 d<8> n4 VDD VSS n21 / NAND2X1
XU30 q<8> n5 VDD VSS n20 / NAND2X1
XU31 n22 n23 VDD VSS n45 / NAND2X1
XU32 d<9> n4 VDD VSS n23 / NAND2X1
XU33 q<9> n5 VDD VSS n22 / NAND2X1
XU34 n24 n25 VDD VSS n46 / NAND2X1
XU35 d<10> n4 VDD VSS n25 / NAND2X1
XU36 q<10> n5 VDD VSS n24 / NAND2X1
XU37 n26 n27 VDD VSS n47 / NAND2X1
XU38 d<11> n4 VDD VSS n27 / NAND2X1
XU39 q<11> n5 VDD VSS n26 / NAND2X1
XU40 n28 n29 VDD VSS n48 / NAND2X1
XU41 d<12> n4 VDD VSS n29 / NAND2X1
XU42 q<12> n5 VDD VSS n28 / NAND2X1
XU43 n30 n31 VDD VSS n49 / NAND2X1
XU44 d<13> n4 VDD VSS n31 / NAND2X1
XU45 q<13> n5 VDD VSS n30 / NAND2X1
XU46 n32 n33 VDD VSS n50 / NAND2X1
XU47 d<14> n4 VDD VSS n33 / NAND2X1
XU48 q<14> n5 VDD VSS n32 / NAND2X1
XU49 n34 n35 VDD VSS n51 / NAND2X1
XU50 d<15> n4 VDD VSS n35 / NAND2X1
XU51 q<15> n5 VDD VSS n34 / NAND2X1
Xq_reg[15] clk_clone1 n51 q<15> VDD VSS / DFFQX1
Xq_reg[14] clk_clone3 n50 q<14> VDD VSS / DFFQX1
Xq_reg[13] CTS_1 n49 q<13> VDD VSS / DFFQX1
Xq_reg[12] clk_clone1 n48 q<12> VDD VSS / DFFQX1
Xq_reg[11] CTS_1 n47 q<11> VDD VSS / DFFQX1
Xq_reg[10] clk_clone3 n46 q<10> VDD VSS / DFFQX1
Xq_reg[9] clk_clone3 n45 q<9> VDD VSS / DFFQX1
Xq_reg[8] CTS_1 n44 q<8> VDD VSS / DFFQX1
Xq_reg[7] clk_clone2 n43 q<7> VDD VSS / DFFQX1
Xq_reg[6] clk_clone3 n42 q<6> VDD VSS / DFFQX1
Xq_reg[5] CTS_1 n41 q<5> VDD VSS / DFFQX1
Xq_reg[4] CTS_1 n40 q<4> VDD VSS / DFFQX1
Xq_reg[3] CTS_1 n39 q<3> VDD VSS / DFFQX1
Xq_reg[2] clk_clone3 n38 q<2> VDD VSS / DFFQX1
Xq_reg[1] clk_clone3 n37 q<1> VDD VSS / DFFQX1
Xq_reg[0] CTS_1 n36 q<0> VDD VSS / DFFQX1
XCTS_ccl_a_buf_00370 clk VDD VSS CTS_1 / BUFX1
.ENDS

************************************************************************
* Library Name: 16bitcpu
* Cell Name:    datapathDraft_16_4_0000_5fff_6ffe_cffd
* View Name:    schematic
************************************************************************

.SUBCKT datapathDraft_16_4_0000_5fff_6ffe_cffd ALUcond<3> ALUcond<2> 
+ ALUcond<1> ALUcond<0> BranchEN PCEN PCinstruction PSREN PSROut<7> PSROut<6> 
+ PSROut<5> PSROut<4> PSROut<3> PSROut<2> PSROut<1> PSROut<0> SrcB StoreReg 
+ VDD VSS WriteData ZeroExtend address<15> address<14> address<13> address<12> 
+ address<11> address<10> address<9> address<8> address<7> address<6> 
+ address<5> address<4> address<3> address<2> address<1> address<0> 
+ chooseResult<1> chooseResult<0> clk clk_clone1 clk_clone2 clk_clone3 
+ clk_clone4 immediateRegEN instrOut<15> instrOut<14> instrOut<13> 
+ instrOut<12> instrOut<11> instrOut<10> instrOut<9> instrOut<8> instrOut<7> 
+ instrOut<6> instrOut<5> instrOut<4> instrOut<3> instrOut<2> instrOut<1> 
+ instrOut<0> jalEN jumpEN memOut<15> memOut<14> memOut<13> memOut<12> 
+ memOut<11> memOut<10> memOut<9> memOut<8> memOut<7> memOut<6> memOut<5> 
+ memOut<4> memOut<3> memOut<2> memOut<1> memOut<0> memdata<15> memdata<14> 
+ memdata<13> memdata<12> memdata<11> memdata<10> memdata<9> memdata<8> 
+ memdata<7> memdata<6> memdata<5> memdata<4> memdata<3> memdata<2> memdata<1> 
+ memdata<0> nextInstruction r_pad regDest regWrite reset resultEn shiftAmt<3> 
+ shiftAmt<2> shiftAmt<1> shiftAmt<0> shifterControl<3> shifterControl<2> 
+ shifterControl<1> shifterControl<0> updateAddress
*.PININFO ALUcond<3>:I ALUcond<2>:I ALUcond<1>:I ALUcond<0>:I BranchEN:I 
*.PININFO PCEN:I PCinstruction:I PSREN:I SrcB:I StoreReg:I WriteData:I 
*.PININFO ZeroExtend:I chooseResult<1>:I chooseResult<0>:I clk:I clk_clone1:I 
*.PININFO clk_clone2:I clk_clone3:I clk_clone4:I immediateRegEN:I jalEN:I 
*.PININFO jumpEN:I memdata<15>:I memdata<14>:I memdata<13>:I memdata<12>:I 
*.PININFO memdata<11>:I memdata<10>:I memdata<9>:I memdata<8>:I memdata<7>:I 
*.PININFO memdata<6>:I memdata<5>:I memdata<4>:I memdata<3>:I memdata<2>:I 
*.PININFO memdata<1>:I memdata<0>:I nextInstruction:I r_pad:I regDest:I 
*.PININFO regWrite:I reset:I resultEn:I shiftAmt<3>:I shiftAmt<2>:I 
*.PININFO shiftAmt<1>:I shiftAmt<0>:I shifterControl<3>:I shifterControl<2>:I 
*.PININFO shifterControl<1>:I shifterControl<0>:I updateAddress:I PSROut<7>:O 
*.PININFO PSROut<6>:O PSROut<5>:O PSROut<4>:O PSROut<3>:O PSROut<2>:O 
*.PININFO PSROut<1>:O PSROut<0>:O address<15>:O address<14>:O address<13>:O 
*.PININFO address<12>:O address<11>:O address<10>:O address<9>:O address<8>:O 
*.PININFO address<7>:O address<6>:O address<5>:O address<4>:O address<3>:O 
*.PININFO address<2>:O address<1>:O address<0>:O instrOut<15>:O instrOut<14>:O 
*.PININFO instrOut<13>:O instrOut<12>:O instrOut<11>:O instrOut<10>:O 
*.PININFO instrOut<9>:O instrOut<8>:O instrOut<7>:O instrOut<6>:O 
*.PININFO instrOut<5>:O instrOut<4>:O instrOut<3>:O instrOut<2>:O 
*.PININFO instrOut<1>:O instrOut<0>:O memOut<15>:O memOut<14>:O memOut<13>:O 
*.PININFO memOut<12>:O memOut<11>:O memOut<10>:O memOut<9>:O memOut<8>:O 
*.PININFO memOut<7>:O memOut<6>:O memOut<5>:O memOut<4>:O memOut<3>:O 
*.PININFO memOut<2>:O memOut<1>:O memOut<0>:O VDD:B VSS:B
XU14 VDD VSS PSRresult[5] / TIE0
XU13 VDD VSS *Logic1* / TIE1
Xalu_unit SYNOPSYS_UNCONNECTED__0 SYNOPSYS_UNCONNECTED__1 
+ SYNOPSYS_UNCONNECTED__2 PSRresult<4> PSRresult<3> PSRresult<2> PSRresult<1> 
+ PSRresult<0> VDD VSS src1<15> src1<14> src1<13> src1<12> src1<11> src1<10> 
+ src1<9> src1<8> src1<7> src1<6> src1<5> src1<4> src1<3> src1<2> src1<1> 
+ src1<0> ALUcond<3> ALUcond<2> ALUcond<1> ALUcond<0> src2<15> src2<14> 
+ FE_DBTN15_src2_13 FE_DBTN14_src2_12 FE_DBTN13_src2_11 FE_DBTN12_src2_10 
+ src2<9> src2<8> FE_DBTN11_src2_7 FE_DBTN10_src2_6 src2<5> src2<4> src2<3> 
+ FE_DBTN9_src2_2 src2<1> src2<0> aluResult1<15> aluResult1<14> aluResult1<13> 
+ aluResult1<12> aluResult1<11> aluResult1<10> aluResult1<9> aluResult1<8> 
+ aluResult1<7> aluResult1<6> aluResult1<5> aluResult1<4> aluResult1<3> 
+ aluResult1<2> aluResult1<1> aluResult1<0> / ALU_WIDTH16
XregFile VDD VSS CTS_9 CTS_8 CTS_6 CTS_7 clk clk_clone1 clk_clone4 r_pad 
+ regDestination<3> regDestination<2> regDestination<1> regDestination<0> 
+ instrOut<3> instrOut<2> instrOut<1> instrOut<0> regData1<15> regData1<14> 
+ regData1<13> regData1<12> regData1<11> regData1<10> regData1<9> regData1<8> 
+ regData1<7> regData1<6> regData1<5> regData1<4> regData1<3> regData1<2> 
+ regData1<1> regData1<0> regData2<15> regData2<14> regData2<13> regData2<12> 
+ regData2<11> regData2<10> regData2<9> regData2<8> regData2<7> regData2<6> 
+ regData2<5> regData2<4> regData2<3> regData2<2> regData2<1> regData2<0> 
+ regWrite reset regDataWB<15> regDataWB<14> regDataWB<13> regDataWB<12> 
+ regDataWB<11> regDataWB<10> regDataWB<9> regDataWB<8> regDataWB<7> 
+ regDataWB<6> regDataWB<5> regDataWB<4> regDataWB<3> regDataWB<2> 
+ regDataWB<1> regDataWB<0> / RegisterFile_16_4_0000_5fff_6ffe_cffd
XshifterUnit src1<15> src1<14> src1<13> src1<12> src1<11> src1<10> src1<9> 
+ src1<8> src1<7> src1<6> src1<5> src1<4> src1<3> src1<2> src1<1> src1<0> 
+ src2<15> src2<14> src2<13> src2<12> src2<11> src2<10> src2<9> src2<8> 
+ src2<7> src2<6> src2<5> src2<4> src2<3> src2<2> src2<1> src2<0> VDD VSS 
+ shifterControl<3> shifterControl<2> shifterControl<1> shifterControl<0> 
+ shiftAmt<3> shiftAmt<2> shiftAmt<1> shiftAmt<0> shiftOut<15> shiftOut<14> 
+ shiftOut<13> shiftOut<12> shiftOut<11> shiftOut<10> shiftOut<9> shiftOut<8> 
+ shiftOut<7> shiftOut<6> shiftOut<5> shiftOut<4> shiftOut<3> shiftOut<2> 
+ shiftOut<1> shiftOut<0> / shifter_WIDTH16
Xpc_ALU Rlink<15> Rlink<14> Rlink<13> Rlink<12> Rlink<11> Rlink<10> Rlink<9> 
+ Rlink<8> Rlink<7> Rlink<6> Rlink<5> Rlink<4> Rlink<3> Rlink<2> Rlink<1> 
+ Rlink<0> VDD VSS BranchEN jalEN jumpEN src1<15> src1<14> src1<13> src1<12> 
+ src1<11> src1<10> src1<9> src1<8> src1<7> src1<6> src1<5> src1<4> src1<3> 
+ src1<2> src1<1> src1<0> aluResult2<15> aluResult2<14> aluResult2<13> 
+ aluResult2<12> aluResult2<11> aluResult2<10> aluResult2<9> aluResult2<8> 
+ aluResult2<7> aluResult2<6> aluResult2<5> aluResult2<4> aluResult2<3> 
+ aluResult2<2> aluResult2<1> aluResult2<0> src2<15> src2<14> src2<13> 
+ src2<12> src2<11> src2<10> src2<9> src2<8> src2<7> src2<6> src2<5> src2<4> 
+ src2<3> src2<2> src2<1> src2<0> / pcALU_16_5fff
XdataToStore VDD VSS result<15> result<14> result<13> result<12> result<11> 
+ result<10> result<9> result<8> result<7> result<6> result<5> result<4> 
+ result<3> result<2> result<1> result<0> regData1<15> regData1<14> 
+ regData1<13> regData1<12> regData1<11> regData1<10> regData1<9> regData1<8> 
+ regData1<7> regData1<6> regData1<5> regData1<4> regData1<3> regData1<2> 
+ regData1<1> regData1<0> StoreReg memOut<15> memOut<14> memOut<13> memOut<12> 
+ memOut<11> memOut<10> memOut<9> memOut<8> memOut<7> memOut<6> memOut<5> 
+ memOut<4> memOut<3> memOut<2> memOut<1> memOut<0> / mux2_WIDTH16_1
XmemAddress VDD VSS regData2<15> regData2<14> regData2<13> regData2<12> 
+ regData2<11> regData2<10> regData2<9> regData2<8> regData2<7> regData2<6> 
+ regData2<5> regData2<4> regData2<3> regData2<2> regData2<1> regData2<0> 
+ pc<15> pc<14> pc<13> pc<12> pc<11> pc<10> pc<9> pc<8> pc<7> pc<6> pc<5> 
+ pc<4> pc<3> pc<2> pc<1> pc<0> updateAddress address<15> address<14> 
+ address<13> address<12> address<11> address<10> address<9> address<8> 
+ address<7> address<6> address<5> address<4> address<3> address<2> address<1> 
+ address<0> / mux2_WIDTH16_2
XoutputMUX VDD VSS shiftOut<15> shiftOut<14> shiftOut<13> shiftOut<12> 
+ shiftOut<11> shiftOut<10> shiftOut<9> shiftOut<8> shiftOut<7> shiftOut<6> 
+ shiftOut<5> shiftOut<4> shiftOut<3> shiftOut<2> shiftOut<1> shiftOut<0> 
+ aluResult1<15> aluResult1<14> aluResult1<13> aluResult1<12> aluResult1<11> 
+ aluResult1<10> aluResult1<9> aluResult1<8> aluResult1<7> aluResult1<6> 
+ aluResult1<5> aluResult1<4> aluResult1<3> aluResult1<2> aluResult1<1> 
+ aluResult1<0> aluResult2<15> aluResult2<14> aluResult2<13> aluResult2<12> 
+ aluResult2<11> aluResult2<10> aluResult2<9> aluResult2<8> aluResult2<7> 
+ aluResult2<6> aluResult2<5> aluResult2<4> aluResult2<3> aluResult2<2> 
+ aluResult2<1> aluResult2<0> Rlink<15> Rlink<14> Rlink<13> Rlink<12> 
+ Rlink<11> Rlink<10> Rlink<9> Rlink<8> Rlink<7> Rlink<6> Rlink<5> Rlink<4> 
+ Rlink<3> Rlink<2> Rlink<1> Rlink<0> chooseResult<1> chooseResult<0> 
+ newResult<15> newResult<14> newResult<13> newResult<12> newResult<11> 
+ newResult<10> newResult<9> newResult<8> newResult<7> newResult<6> 
+ newResult<5> newResult<4> newResult<3> newResult<2> newResult<1> 
+ newResult<0> / mux4_WIDTH16
Xsrc2mux VDD VSS immediateRegVal<15> immediateRegVal<14> immediateRegVal<13> 
+ immediateRegVal<12> immediateRegVal<11> immediateRegVal<10> 
+ immediateRegVal<9> immediateRegVal<8> immediateRegVal<7> immediateRegVal<6> 
+ immediateRegVal<5> immediateRegVal<4> immediateRegVal<3> immediateRegVal<2> 
+ immediateRegVal<1> immediateRegVal<0> regData2<15> regData2<14> regData2<13> 
+ regData2<12> regData2<11> regData2<10> regData2<9> regData2<8> regData2<7> 
+ regData2<6> regData2<5> regData2<4> regData2<3> regData2<2> regData2<1> 
+ regData2<0> SrcB src2<15> src2<14> src2<13> src2<12> src2<11> src2<10> 
+ src2<9> src2<8> src2<7> src2<6> src2<5> src2<4> src2<3> src2<2> src2<1> 
+ src2<0> / mux2_WIDTH16_3
Xsrc1Mux VDD VSS regData1<15> regData1<14> regData1<13> regData1<12> 
+ regData1<11> regData1<10> regData1<9> regData1<8> regData1<7> regData1<6> 
+ regData1<5> regData1<4> regData1<3> regData1<2> regData1<1> regData1<0> 
+ pc<15> pc<14> pc<13> pc<12> pc<11> pc<10> pc<9> pc<8> pc<7> pc<6> pc<5> 
+ pc<4> pc<3> pc<2> pc<1> pc<0> PCinstruction src1<15> src1<14> src1<13> 
+ src1<12> src1<11> src1<10> src1<9> src1<8> src1<7> src1<6> src1<5> src1<4> 
+ src1<3> src1<2> src1<1> src1<0> / mux2_WIDTH16_4
XrDestMux VDD VSS instrOut<11> instrOut<10> instrOut<9> instrOut<8> *Logic1* 
+ *Logic1* *Logic1* *Logic1* regDest regDestination<3> regDestination<2> 
+ regDestination<1> regDestination<0> / mux2_WIDTH4
Xextend VDD VSS instrOut<7> instrOut<7> instrOut<7> instrOut<7> instrOut<7> 
+ instrOut<7> instrOut<7> instrOut<7> instrOut<7> instrOut<6> instrOut<5> 
+ instrOut<4> instrOut<3> instrOut<2> instrOut<1> instrOut<0> PSRresult[5] 
+ PSRresult[5] PSRresult[5] PSRresult[5] PSRresult[5] PSRresult[5] 
+ PSRresult[5] PSRresult[5] instrOut<7> instrOut<6> instrOut<5> instrOut<4> 
+ instrOut<3> instrOut<2> instrOut<1> instrOut<0> ZeroExtend immediate<15> 
+ immediate<14> immediate<13> immediate<12> immediate<11> immediate<10> 
+ immediate<9> immediate<8> immediate<7> immediate<6> immediate<5> 
+ immediate<4> immediate<3> immediate<2> immediate<1> immediate<0> / 
+ mux2_WIDTH16_5
XupdateReg VDD VSS memdata<15> memdata<14> memdata<13> memdata<12> memdata<11> 
+ memdata<10> memdata<9> memdata<8> memdata<7> memdata<6> memdata<5> 
+ memdata<4> memdata<3> memdata<2> memdata<1> memdata<0> result<15> result<14> 
+ result<13> result<12> result<11> result<10> result<9> result<8> result<7> 
+ result<6> result<5> result<4> result<3> result<2> result<1> result<0> 
+ WriteData regDataWB<15> regDataWB<14> regDataWB<13> regDataWB<12> 
+ regDataWB<11> regDataWB<10> regDataWB<9> regDataWB<8> regDataWB<7> 
+ regDataWB<6> regDataWB<5> regDataWB<4> regDataWB<3> regDataWB<2> 
+ regDataWB<1> regDataWB<0> / mux2_WIDTH16_0
XimmediateReg VDD VSS CTS_2 CTS_3 CTS_5 immediate<15> immediate<14> 
+ immediate<13> immediate<12> immediate<11> immediate<10> immediate<9> 
+ immediate<8> immediate<7> immediate<6> immediate<5> immediate<4> 
+ immediate<3> immediate<2> immediate<1> immediate<0> immediateRegEN 
+ immediateRegVal<15> immediateRegVal<14> immediateRegVal<13> 
+ immediateRegVal<12> immediateRegVal<11> immediateRegVal<10> 
+ immediateRegVal<9> immediateRegVal<8> immediateRegVal<7> immediateRegVal<6> 
+ immediateRegVal<5> immediateRegVal<4> immediateRegVal<3> immediateRegVal<2> 
+ immediateRegVal<1> immediateRegVal<0> reset / flopenr_16_0000_1
XresultReg VDD VSS CTS_7 CTS_1 CTS_5 CTS_4 CTS_3 newResult<15> newResult<14> 
+ newResult<13> newResult<12> newResult<11> newResult<10> newResult<9> 
+ newResult<8> newResult<7> newResult<6> newResult<5> newResult<4> 
+ newResult<3> newResult<2> newResult<1> newResult<0> resultEn result<15> 
+ result<14> result<13> result<12> result<11> result<10> result<9> result<8> 
+ result<7> result<6> result<5> result<4> result<3> result<2> result<1> 
+ result<0> reset / flopenr_16_0000_2
XinstrReg VDD VSS clk_clone2 clk_clone3 clk_clone4 memdata<15> memdata<14> 
+ memdata<13> memdata<12> memdata<11> memdata<10> memdata<9> memdata<8> 
+ memdata<7> memdata<6> memdata<5> memdata<4> memdata<3> memdata<2> memdata<1> 
+ memdata<0> nextInstruction instrOut<15> instrOut<14> instrOut<13> 
+ instrOut<12> instrOut<11> instrOut<10> instrOut<9> instrOut<8> instrOut<7> 
+ instrOut<6> instrOut<5> instrOut<4> instrOut<3> instrOut<2> instrOut<1> 
+ instrOut<0> reset / flopenr_16_0000_3
XPSRreg VDD VSS CTS_2 CTS_3 PSRresult[5] PSRresult[5] PSRresult[5] 
+ PSRresult<4> PSRresult<3> PSRresult<2> PSRresult<1> PSRresult<0> PSREN 
+ PSROut<7> PSROut<6> PSROut<5> PSROut<4> PSROut<3> PSROut<2> PSROut<1> 
+ PSROut<0> reset / flopenr_8_00
XpcregUnit VDD VSS CTS_9 CTS_8 CTS_1 CTS_4 aluResult2<15> aluResult2<14> 
+ aluResult2<13> aluResult2<12> aluResult2<11> aluResult2<10> aluResult2<9> 
+ aluResult2<8> aluResult2<7> aluResult2<6> aluResult2<5> aluResult2<4> 
+ aluResult2<3> aluResult2<2> aluResult2<1> aluResult2<0> PCEN pc<15> pc<14> 
+ pc<13> pc<12> pc<11> pc<10> pc<9> pc<8> pc<7> pc<6> pc<5> pc<4> pc<3> pc<2> 
+ pc<1> pc<0> reset / flopenr_16_0000_0
XFE_DBTC9_src2_2 src2<2> VDD VSS FE_DBTN9_src2_2 / INVX2
XFE_DBTC15_src2_13 src2<13> VDD VSS FE_DBTN15_src2_13 / INVX1
XFE_DBTC14_src2_12 src2<12> VDD VSS FE_DBTN14_src2_12 / INVX1
XFE_DBTC13_src2_11 src2<11> VDD VSS FE_DBTN13_src2_11 / INVX1
XFE_DBTC12_src2_10 src2<10> VDD VSS FE_DBTN12_src2_10 / INVX1
XFE_DBTC11_src2_7 src2<7> VDD VSS FE_DBTN11_src2_7 / INVX1
XFE_DBTC10_src2_6 src2<6> VDD VSS FE_DBTN10_src2_6 / INVX1
XCTS_ccl_a_buf_00426 clk VDD VSS CTS_9 / BUFX1
XCTS_ccl_a_buf_00330 CTS_6 VDD VSS CTS_8 / BUFX1
XCTS_ccl_a_buf_00300 CTS_6 VDD VSS CTS_7 / BUFX1
XCTS_ccl_a_buf_00412 clk VDD VSS CTS_6 / BUFX1
XCTS_ccl_a_buf_00380 CTS_3 VDD VSS CTS_2 / BUFX1
XCTS_ccl_a_buf_00368 CTS_3 VDD VSS CTS_1 / BUFX1
XCTS_ccl_a_buf_00364 CTS_3 VDD VSS CTS_5 / BUFX1
XCTS_ccl_a_buf_00362 CTS_3 VDD VSS CTS_4 / BUFX1
XCTS_ccl_a_buf_00410 clk VDD VSS CTS_3 / BUFX1
.ENDS

************************************************************************
* Library Name: SC_LIB
* Cell Name:    DFFQBX1
* View Name:    schematic
************************************************************************

.SUBCKT DFFQBX1 CLK D QB VDD VSS
*.PININFO CLK:I D:I QB:O VDD:B VSS:B
XI8 net13 VDD VSS net12 / INVX1
XI7 net9 VDD VSS net13 / INVX1
XI2 net7 VDD VSS net6 / INVX1
XI11 CLK VDD VSS CLKB / INVX1
XI12 net13 VDD VSS QB / INVX1
XI1 D_TGATE VDD VSS net7 / INVX1
MM8 net9 CLKB net12 VSS N l=180.0n w=220.0n m=1
MM5 net7 CLK net9 VSS N l=180.0n w=220.0n m=1
MM3 D_TGATE CLK net6 VSS N l=180.0n w=220.0n m=1
MM0 D CLKB D_TGATE VSS N l=180.0n w=220.0n m=1
MM9 net12 CLK net9 VDD P l=180.0n w=440.0n m=1
MM4 net9 CLKB net7 VDD P l=180.0n w=440.0n m=1
MM1 net6 CLKB D_TGATE VDD P l=180.0n w=440.0n m=1
MM2 D_TGATE CLK D VDD P l=180.0n w=440.0n m=1
.ENDS

************************************************************************
* Library Name: 16bitcpu
* Cell Name:    controlFSM
* View Name:    schematic
************************************************************************

.SUBCKT controlFSM ALUcontrol<3> ALUcontrol<2> ALUcontrol<1> ALUcontrol<0> 
+ BranchEN JALEN JmpEN PCEN PCinstruction PSR<7> PSR<6> PSR<5> PSR<4> PSR<3> 
+ PSR<2> PSR<1> PSR<0> PSREN SrcB VDD VSS clk clk_clone1 clk_clone2 
+ conditionCode<3> conditionCode<2> conditionCode<1> conditionCode<0> 
+ immediateRegEN nextInstruction opCode1<3> opCode1<2> opCode1<1> opCode1<0> 
+ opCode2<3> opCode2<2> opCode2<1> opCode2<0> p1 regDest regWriteEN reset 
+ result<1> result<0> resultEN shiftAmtIn<3> shiftAmtIn<2> shiftAmtIn<1> 
+ shiftAmtIn<0> shiftAmtOut<3> shiftAmtOut<2> shiftAmtOut<1> shiftAmtOut<0> 
+ shifterControl<3> shifterControl<2> shifterControl<1> shifterControl<0> 
+ storeReg updateAddress wren_a wren_b writeData zeroExtend
*.PININFO PSR<7>:I PSR<6>:I PSR<5>:I PSR<4>:I PSR<3>:I PSR<2>:I PSR<1>:I 
*.PININFO PSR<0>:I clk:I clk_clone1:I clk_clone2:I conditionCode<3>:I 
*.PININFO conditionCode<2>:I conditionCode<1>:I conditionCode<0>:I 
*.PININFO opCode1<3>:I opCode1<2>:I opCode1<1>:I opCode1<0>:I opCode2<3>:I 
*.PININFO opCode2<2>:I opCode2<1>:I opCode2<0>:I p1:I reset:I shiftAmtIn<3>:I 
*.PININFO shiftAmtIn<2>:I shiftAmtIn<1>:I shiftAmtIn<0>:I ALUcontrol<3>:O 
*.PININFO ALUcontrol<2>:O ALUcontrol<1>:O ALUcontrol<0>:O BranchEN:O JALEN:O 
*.PININFO JmpEN:O PCEN:O PCinstruction:O PSREN:O SrcB:O immediateRegEN:O 
*.PININFO nextInstruction:O regDest:O regWriteEN:O result<1>:O result<0>:O 
*.PININFO resultEN:O shiftAmtOut<3>:O shiftAmtOut<2>:O shiftAmtOut<1>:O 
*.PININFO shiftAmtOut<0>:O shifterControl<3>:O shifterControl<2>:O 
*.PININFO shifterControl<1>:O shifterControl<0>:O storeReg:O updateAddress:O 
*.PININFO wren_a:O wren_b:O writeData:O zeroExtend:O VDD:B VSS:B
*.CONNECT shiftAmtOut<3> shiftAmtIn<3> 
*.CONNECT wren_b *Logic0* 
*.CONNECT shiftAmtOut<2> shiftAmtIn<2> 
*.CONNECT JALEN result<1> 
*.CONNECT shiftAmtOut<0> shiftAmtIn<0> 
*.CONNECT shiftAmtOut<1> shiftAmtIn<1> 
XU4 n53 VDD VSS n4 / INVX2
XU5 n95 VDD VSS n5 / INVX2
XU6 opCode1<3> VDD VSS n6 / INVX2
XU7 opCode1<2> VDD VSS n7 / INVX2
XU8 n52 VDD VSS n8 / INVX2
XU9 opCode1<0> VDD VSS n9 / INVX2
XU10 conditionCode<3> VDD VSS n10 / INVX2
XU11 conditionCode<2> VDD VSS n11 / INVX2
XU12 conditionCode<1> VDD VSS n12 / INVX2
XU13 PSREN VDD VSS n13 / INVX2
XU14 opCode2<3> VDD VSS n14 / INVX2
XU15 n131 VDD VSS n15 / INVX2
XU16 opCode2<2> VDD VSS n16 / INVX2
XU17 n117 VDD VSS n17 / INVX2
XU18 PSR<3> VDD VSS n18 / INVX2
XU19 PSR<1> VDD VSS n19 / INVX2
XU20 n46 VDD VSS n20 / INVX2
XU21 nextInstruction VDD VSS n21 / INVX2
XU22 n103 VDD VSS n22 / INVX2
XU23 n62 VDD VSS n23 / INVX2
XU24 n47 VDD VSS n24 / INVX2
XU25 updateAddress VDD VSS n26 / INVX2
XU26 n69 VDD VSS n27 / INVX2
XU27 n55 VDD VSS wren_a / INVX2
XU28 storeReg VDD VSS n29 / INVX2
XU29 n76 VDD VSS regDest / INVX2
XU30 n85 VDD VSS n31 / INVX2
XU31 n3 VDD VSS n32 / INVX2
XU32 n201 VDD VSS n33 / INVX2
XU33 n88 VDD VSS n34 / INVX2
XU34 n118 VDD VSS n35 / INVX2
XU35 n72 VDD VSS JALEN / INVX2
XU36 n105 VDD VSS n37 / INVX2
XU37 n91 VDD VSS n38 / INVX2
XU38 n84 VDD VSS n39 / INVX2
XU39 n2 VDD VSS n40 / INVX2
XU40 n1 VDD VSS n41 / INVX2
XU3 VDD VSS *Logic0* / TIE0
XU46 immediateRegEN n48 VDD VSS n44 / NAND2X1
XU48 n51 n52 VDD VSS n50 / NAND2X1
XU54 n61 n62 VDD VSS n60 / NAND2X1
XU55 n63 n64 VDD VSS shifterControl<3> / NAND2X1
XU56 n65 opCode2<3> VDD VSS n63 / NAND2X1
XU57 n66 n64 VDD VSS shifterControl<2> / NAND2X1
XU58 opCode2<2> n65 VDD VSS n66 / NAND2X1
XU59 n67 n64 VDD VSS shifterControl<1> / NAND2X1
XU60 opCode2<1> n65 VDD VSS n67 / NAND2X1
XU61 n68 n64 VDD VSS shifterControl<0> / NAND2X1
XU62 n5 n27 VDD VSS n64 / NAND2X1
XU63 opCode2<0> n65 VDD VSS n68 / NAND2X1
XU77 n38 n90 VDD VSS n89 / NAND2X1
XU79 n90 n31 VDD VSS n76 / NAND2X1
XU84 n62 n96 VDD VSS PSREN / NAND2X1
XU85 n35 n82 VDD VSS n96 / NAND2X1
XU90 n101 n102 VDD VSS n100 / NAND2X1
XU96 n110 n111 VDD VSS n109 / NAND2X1
XU97 immediateRegEN n112 VDD VSS n111 / NAND2X1
XU98 n113 n114 VDD VSS n112 / NAND2X1
XU99 n54 n115 VDD VSS n114 / NAND2X1
XU101 n17 n116 VDD VSS n110 / NAND2X1
XU106 n15 n122 VDD VSS n121 / NAND2X1
XU107 immediateRegEN n123 VDD VSS n122 / NAND2X1
XU109 n54 opCode1<3> VDD VSS n124 / NAND2X1
XU115 n15 n128 VDD VSS n127 / NAND2X1
XU116 immediateRegEN n129 VDD VSS n128 / NAND2X1
XU118 opCode1<0> n7 VDD VSS n130 / NAND2X1
XU127 n134 n94 VDD VSS n117 / NAND2X1
XU130 immediateRegEN n139 VDD VSS n136 / NAND2X1
XU134 n7 n6 VDD VSS n53 / NAND2X1
XU143 n146 n147 VDD VSS nextInstruction / NAND2X1
XU148 n151 n10 VDD VSS n150 / NAND2X1
XU149 n152 n153 VDD VSS n151 / NAND2X1
XU150 n154 n11 VDD VSS n153 / NAND2X1
XU156 PSR<4> n162 VDD VSS n155 / NAND2X1
XU157 conditionCode<2> n163 VDD VSS n152 / NAND2X1
XU163 PSR<0> n162 VDD VSS n164 / NAND2X1
XU164 conditionCode<3> n169 VDD VSS n149 / NAND2X1
XU165 n170 n171 VDD VSS n169 / NAND2X1
XU166 conditionCode<2> n172 VDD VSS n171 / NAND2X1
XU167 n160 n173 VDD VSS n172 / NAND2X1
XU168 n174 n12 VDD VSS n173 / NAND2X1
XU172 n176 n11 VDD VSS n170 / NAND2X1
XU174 conditionCode<1> n180 VDD VSS n179 / NAND2X1
XU177 PSR<2> n162 VDD VSS n178 / NAND2X1
XU180 conditionCode<0> n12 VDD VSS n161 / NAND2X1
XU181 n182 n183 VDD VSS ALUcontrol<3> / NAND2X1
XU182 n23 opCode1<3> VDD VSS n183 / NAND2X1
XU183 n35 opCode2<3> VDD VSS n182 / NAND2X1
XU188 n187 n188 VDD VSS ALUcontrol<1> / NAND2X1
XU189 n23 opCode1<1> VDD VSS n188 / NAND2X1
XU190 n35 opCode2<1> VDD VSS n187 / NAND2X1
XU197 n56 n29 VDD VSS n193 / NAND2X1
XU201 n78 n196 VDD VSS n69 / NAND2X1
XU204 n197 n78 VDD VSS n105 / NAND2X1
XU206 n104 n33 VDD VSS n106 / NAND2X1
XU208 n197 n90 VDD VSS n72 / NAND2X1
XU211 n33 n39 VDD VSS n87 / NAND2X1
XU212 n197 n39 VDD VSS n118 / NAND2X1
XU215 n197 n104 VDD VSS n88 / NAND2X1
XU217 n90 n196 VDD VSS n56 / NAND2X1
XU219 n55 n61 VDD VSS storeReg / NAND2X1
XU220 n33 n78 VDD VSS n61 / NAND2X1
XU223 n104 n31 VDD VSS n55 / NAND2X1
XU224 n200 n32 VDD VSS n85 / NAND2X1
XU227 n39 n196 VDD VSS n62 / NAND2X1
XU229 n32 n25 VDD VSS n103 / NAND2X1
XU230 state[1] n2 VDD VSS n84 / NAND2X1
XU45 n46 n47 VDD VSS n45 / NOR2X1
XU50 n23 n27 VDD VSS n43 / NOR2X1
XU53 n35 n60 VDD VSS n59 / NOR2X1
XU65 n23 n35 VDD VSS n71 / NOR2X1
XU71 opCode1<2> n6 VDD VSS n80 / NOR2X1
XU73 n84 n85 VDD VSS n83 / NOR2X1
XU83 n69 n5 VDD VSS n65 / NOR2X1
XU88 n98 p1 VDD VSS N89 / NOR2X1
XU89 n99 n100 VDD VSS n98 / NOR2X1
XU94 n107 p1 VDD VSS N88 / NOR2X1
XU95 n108 n109 VDD VSS n107 / NOR2X1
XU104 n119 p1 VDD VSS N87 / NOR2X1
XU105 n120 n121 VDD VSS n119 / NOR2X1
XU111 n6 n7 VDD VSS n51 / NOR2X1
XU113 n125 p1 VDD VSS N86 / NOR2X1
XU114 n126 n127 VDD VSS n125 / NOR2X1
XU125 n37 n138 VDD VSS n137 / NOR2X1
XU126 opCode2<3> n117 VDD VSS n138 / NOR2X1
XU128 opCode2<0> opCode2<1> VDD VSS n94 / NOR2X1
XU132 n141 n142 VDD VSS n140 / NOR2X1
XU135 n143 n6 VDD VSS n141 / NOR2X1
XU136 n144 opCode1<0> VDD VSS n143 / NOR2X1
XU137 opCode1<2> opCode1<1> VDD VSS n144 / NOR2X1
XU138 n9 opCode1<1> VDD VSS n52 / NOR2X1
XU140 opCode1<1> opCode1<0> VDD VSS n54 / NOR2X1
XU145 n148 n106 VDD VSS JmpEN / NOR2X1
XU146 n105 n148 VDD VSS BranchEN / NOR2X1
XU152 n158 n159 VDD VSS n157 / NOR2X1
XU153 n160 n18 VDD VSS n159 / NOR2X1
XU154 PSR<4> n161 VDD VSS n158 / NOR2X1
XU159 n167 n168 VDD VSS n166 / NOR2X1
XU160 n160 n19 VDD VSS n168 / NOR2X1
XU161 PSR<0> n161 VDD VSS n167 / NOR2X1
XU170 PSR<1> PSR<4> VDD VSS n175 / NOR2X1
XU176 PSR<0> PSR<4> VDD VSS n181 / NOR2X1
XU178 conditionCode<0> conditionCode<1> VDD VSS n162 / NOR2X1
XU185 n185 n186 VDD VSS n184 / NOR2X1
XU186 n16 n118 VDD VSS n186 / NOR2X1
XU187 n7 n62 VDD VSS n185 / NOR2X1
XU192 n190 n191 VDD VSS n189 / NOR2X1
XU194 n9 n62 VDD VSS n190 / NOR2X1
XU196 n34 n193 VDD VSS n192 / NOR2X1
XU202 immediateRegEN PCinstruction VDD VSS n70 / NOR2X1
XU209 n198 n3 VDD VSS immediateRegEN / NOR2X1
XU221 n2 state[1] VDD VSS n78 / NOR2X1
XU225 n25 n41 VDD VSS n200 / NOR2X1
XU226 n40 state[1] VDD VSS n104 / NOR2X1
XU228 n103 n41 VDD VSS n196 / NOR2X1
XU44 n43 n44 n45 VDD VSS zeroExtend / NAND3X1
XU47 n49 n50 opCode2<3> VDD VSS n48 / NAND3X1
XU51 n55 n26 n56 VDD VSS writeData / NAND3X1
XU52 n57 n58 n59 VDD VSS updateAddress / NAND3X1
XU64 n24 n70 n71 VDD VSS result<0> / NAND3X1
XU66 n69 n13 n72 VDD VSS resultEN / NAND3X1
XU68 n75 n76 n77 VDD VSS n74 / NAND3X1
XU69 n78 n79 n38 VDD VSS n77 / NAND3X1
XU70 opCode1<1> opCode1<0> n80 VDD VSS n79 / NAND3X1
XU72 n81 n82 n83 VDD VSS n75 / NAND3X1
XU74 opCode2<3> n16 n86 VDD VSS n81 / NAND3X1
XU76 n87 n88 n89 VDD VSS n73 / NAND3X1
XU78 n25 n1 n3 VDD VSS n91 / NAND3X1
XU80 n20 n92 n24 VDD VSS SrcB / NAND3X1
XU81 n65 n14 n93 VDD VSS n92 / NAND3X1
XU86 n16 n14 n94 VDD VSS n82 / NAND3X1
XU91 opCode2<2> opCode2<3> n17 VDD VSS n102 / NAND3X1
XU92 n103 n1 n104 VDD VSS n101 / NAND3X1
XU93 n105 n87 n106 VDD VSS n99 / NAND3X1
XU103 n118 n56 n72 VDD VSS n108 / NAND3X1
XU108 n113 n95 n124 VDD VSS n123 / NAND3X1
XU110 n51 opCode1<0> opCode1<1> VDD VSS n95 / NAND3X1
XU112 n55 n62 n105 VDD VSS n120 / NAND3X1
XU117 n8 n53 n130 VDD VSS n129 / NAND3X1
XU119 n132 n72 n133 VDD VSS n131 / NAND3X1
XU121 n94 n16 n134 VDD VSS n132 / NAND3X1
XU122 n118 n88 n106 VDD VSS n126 / NAND3X1
XU124 n20 n136 n137 VDD VSS n135 / NAND3X1
XU131 n113 n8 n140 VDD VSS n139 / NAND3X1
XU139 opCode1<2> n6 n54 VDD VSS n113 / NAND3X1
XU141 n118 n21 n145 VDD VSS n46 / NAND3X1
XU144 n41 n22 n104 VDD VSS n147 / NAND3X1
XU151 n155 n156 n157 VDD VSS n154 / NAND3X1
XU155 conditionCode<0> n18 conditionCode<1> VDD VSS n156 / NAND3X1
XU158 n164 n165 n166 VDD VSS n163 / NAND3X1
XU162 conditionCode<0> n19 conditionCode<1> VDD VSS n165 / NAND3X1
XU173 n177 n178 n179 VDD VSS n176 / NAND3X1
XU184 n24 n57 n184 VDD VSS ALUcontrol<2> / NAND3X1
XU191 n24 n57 n189 VDD VSS ALUcontrol<0> / NAND3X1
XU195 n58 n87 n192 VDD VSS n47 / NAND3X1
XU199 n118 n87 n57 VDD VSS n195 / NAND3X1
XU205 n72 n146 n106 VDD VSS n97 / NAND3X1
XU210 n25 n1 n104 VDD VSS n198 / NAND3X1
XU213 n62 n29 n199 VDD VSS n194 / NAND3X1
XU222 n3 n25 n41 VDD VSS n201 / NAND3X1
XU75 opCode2<1> opCode2<0> VDD VSS n86 / AND2X1
XU82 opCode2<2> n94 VDD VSS n93 / AND2X1
XU120 n69 n87 VDD VSS n133 / AND2X1
XU123 reset n135 VDD VSS N85 / AND2X1
XU129 n31 n78 VDD VSS n134 / AND2X1
XU133 n4 opCode1<1> VDD VSS n142 / AND2X1
XU142 n72 n106 VDD VSS n145 / AND2X1
XU147 n149 n150 VDD VSS n148 / AND2X1
XU193 opCode2<0> n35 VDD VSS n191 / AND2X1
XU200 n70 n69 VDD VSS n57 / AND2X1
XU214 n56 n88 VDD VSS n199 / AND2X1
XU216 n200 n3 VDD VSS n197 / AND2X1
XU218 n40 state[1] VDD VSS n90 / AND2X1
XU49 n53 n54 VDD VSS n49 / OR2X1
XU67 n73 n74 VDD VSS regWriteEN / OR2X1
XU87 n97 BranchEN VDD VSS PCEN / OR2X1
XU100 n4 n51 VDD VSS n115 / OR2X1
XU171 n12 conditionCode<0> VDD VSS n160 / OR2X1
XU179 n161 PSR<2> VDD VSS n177 / OR2X1
XU198 n194 n195 VDD VSS n58 / OR2X1
XU203 n97 n37 VDD VSS PCinstruction / OR2X1
XU207 n198 n32 VDD VSS n146 / OR2X1
XU102 opCode2<3> opCode2<2> VDD VSS n116 / XOR2X1
XU169 conditionCode<0> n175 VDD VSS n174 / XOR2X1
XU175 conditionCode<0> n181 VDD VSS n180 / XOR2X1
Xstate_reg[0] clk_clone1 N85 n3 VDD VSS / DFFQBX1
Xstate_reg[3] clk_clone2 N88 n25 VDD VSS / DFFQBX1
Xstate_reg[2] clk_clone1 N87 n2 VDD VSS / DFFQBX1
Xstate_reg[4] clk N89 n1 VDD VSS / DFFQBX1
Xstate_reg[1] clk_clone2 N86 state[1] VDD VSS / DFFQX1
.ENDS

************************************************************************
* Library Name: 16bitcpu
* Cell Name:    arrozYlecheCPU
* View Name:    schematic
************************************************************************

.SUBCKT arrozYlecheCPU VDD VSS adr<15> adr<14> adr<13> adr<12> adr<11> adr<10> 
+ adr<9> adr<8> adr<7> adr<6> adr<5> adr<4> adr<3> adr<2> adr<1> adr<0> clk 
+ memOut<15> memOut<14> memOut<13> memOut<12> memOut<11> memOut<10> memOut<9> 
+ memOut<8> memOut<7> memOut<6> memOut<5> memOut<4> memOut<3> memOut<2> 
+ memOut<1> memOut<0> memdata<15> memdata<14> memdata<13> memdata<12> 
+ memdata<11> memdata<10> memdata<9> memdata<8> memdata<7> memdata<6> 
+ memdata<5> memdata<4> memdata<3> memdata<2> memdata<1> memdata<0> memwrite_a 
+ memwrite_b reset
*.PININFO clk:I memdata<15>:I memdata<14>:I memdata<13>:I memdata<12>:I 
*.PININFO memdata<11>:I memdata<10>:I memdata<9>:I memdata<8>:I memdata<7>:I 
*.PININFO memdata<6>:I memdata<5>:I memdata<4>:I memdata<3>:I memdata<2>:I 
*.PININFO memdata<1>:I memdata<0>:I reset:I adr<15>:O adr<14>:O adr<13>:O 
*.PININFO adr<12>:O adr<11>:O adr<10>:O adr<9>:O adr<8>:O adr<7>:O adr<6>:O 
*.PININFO adr<5>:O adr<4>:O adr<3>:O adr<2>:O adr<1>:O adr<0>:O memOut<15>:O 
*.PININFO memOut<14>:O memOut<13>:O memOut<12>:O memOut<11>:O memOut<10>:O 
*.PININFO memOut<9>:O memOut<8>:O memOut<7>:O memOut<6>:O memOut<5>:O 
*.PININFO memOut<4>:O memOut<3>:O memOut<2>:O memOut<1>:O memOut<0>:O 
*.PININFO memwrite_a:O memwrite_b:O VDD:B VSS:B
XU2 VDD VSS memwrite_b / TIE0
Xdatapath ALUcontrol<3> ALUcontrol<2> ALUcontrol<1> ALUcontrol<0> BranchEN 
+ PCEN PCinstruction PSREN PSR<7> PSR<6> PSR<5> PSR<4> PSR<3> PSR<2> PSR<1> 
+ PSR<0> SrcB storeReg VDD VSS writeData zeroExtend adr<15> adr<14> adr<13> 
+ adr<12> adr<11> adr<10> adr<9> adr<8> adr<7> adr<6> adr<5> adr<4> adr<3> 
+ adr<2> adr<1> adr<0> result<1> result<0> clk CTS_1 CTS_4 CTS_3 CTS_2 
+ immediateRegEN instr<15> instr<14> instr<13> instr<12> instr<11> instr<10> 
+ instr<9> instr<8> instr<7> instr<6> instr<5> instr<4> instr<3> instr<2> 
+ instr<1> instr<0> JALEN JmpEN memOut<15> memOut<14> memOut<13> memOut<12> 
+ memOut<11> memOut<10> memOut<9> memOut<8> memOut<7> memOut<6> memOut<5> 
+ memOut<4> memOut<3> memOut<2> memOut<1> memOut<0> memdata<15> memdata<14> 
+ memdata<13> memdata<12> memdata<11> memdata<10> memdata<9> memdata<8> 
+ memdata<7> memdata<6> memdata<5> memdata<4> memdata<3> memdata<2> memdata<1> 
+ memdata<0> nextInstruction reset regDest regWriteEN FE_DBTN0_r_pad resultEN 
+ shiftAmtOut<3> shiftAmtOut<2> shiftAmtOut<1> shiftAmtOut<0> 
+ shifterControl<3> shifterControl<2> shifterControl<1> shifterControl<0> 
+ updateAddress / datapathDraft_16_4_0000_5fff_6ffe_cffd
XctrlFSM ALUcontrol<3> ALUcontrol<2> ALUcontrol<1> ALUcontrol<0> BranchEN 
+ JALEN JmpEN PCEN PCinstruction PSR<7> PSR<6> PSR<5> PSR<4> PSR<3> PSR<2> 
+ PSR<1> PSR<0> PSREN SrcB VDD VSS CTS_1 CTS_4 CTS_3 instr<11> instr<10> 
+ instr<9> instr<8> immediateRegEN nextInstruction instr<15> instr<14> 
+ instr<13> instr<12> instr<7> instr<6> instr<5> instr<4> FE_DBTN0_r_pad 
+ regDest regWriteEN reset result<1> result<0> resultEN instr<3> instr<2> 
+ instr<1> instr<0> shiftAmtOut<3> shiftAmtOut<2> shiftAmtOut<1> 
+ shiftAmtOut<0> shifterControl<3> shifterControl<2> shifterControl<1> 
+ shifterControl<0> storeReg updateAddress memwrite_a NeTt_1 writeData 
+ zeroExtend / controlFSM
XFE_DBTC0_r_pad reset VDD VSS FE_DBTN0_r_pad / INVX2
XCTS_ccl_a_buf_00374 CTS_2 VDD VSS CTS_1 / BUFX1
XCTS_ccl_a_buf_00372 CTS_2 VDD VSS CTS_4 / BUFX1
XCTS_ccl_a_buf_00360 CTS_2 VDD VSS CTS_3 / BUFX1
XCTS_ccl_a_buf_00404 clk VDD VSS CTS_2 / BUFX1
.ENDS

************************************************************************
* Library Name: PADS_LIB
* Cell Name:    pad_gnd
* View Name:    schematic
************************************************************************

.SUBCKT pad_gnd VDD VSS
*.PININFO VDD:B VSS:B
DD1 VSS VDD pdio_m area=9e-10 m=1
.ENDS

************************************************************************
* Library Name: PADS_LIB
* Cell Name:    pad_vdd
* View Name:    schematic
************************************************************************

.SUBCKT pad_vdd VDD VSS
*.PININFO VDD:B VSS:B
DD0 VSS VDD ndio_m area=9e-10 m=1
.ENDS

************************************************************************
* Library Name: PADS_LIB
* Cell Name:    pad_out
* View Name:    schematic
************************************************************************

.SUBCKT pad_out DataOut VDD VSS pad
*.PININFO DataOut:I VDD:B VSS:B pad:B
MM21 net090 OE net089 VSS N l=350.0n w=36.0u m=1
MM13 pad net089 VSS VSS N l=350.0n w=400.0000u m=1
MM10 OEB VDD VSS VSS N l=350.0n w=9u m=1
MM9 net089 OEB VSS VSS N l=350.0n w=45.0u m=1
MM8 OE OEB VSS VSS N l=350.0n w=9u m=1
MM2 net096 pad VSS VSS N l=350.0n w=54.0u m=1
MM1 net099 net096 VSS VSS N l=350.0n w=54.0u m=1
MM3 net089 DataOut VSS VSS N l=350.0n w=45.0u m=1
MM26 net090 OE VDD VDD P l=350.0n w=78.0u m=1
MM25 pad net090 VDD VDD P l=350.0n w=400.0000u m=1
MM24 net090 DataOut VDD VDD P l=350.0n w=78.0u m=1
MM23 net096 pad VDD VDD P l=350.0n w=93.6u m=1
MM22 net099 net096 VDD VDD P l=350.0n w=93.6u m=1
MM20 net089 OEB net090 VDD P l=350.0n w=62.4u m=1
MM17 OE OEB VDD VDD P l=350.0n w=15.6u m=1
MM14 OEB VDD VDD VDD P l=350.0n w=15.6u m=1
.ENDS

************************************************************************
* Library Name: 16bitcpu
* Cell Name:    pad_out_buffered_SPC_31
* View Name:    schematic
************************************************************************

.SUBCKT pad_out_buffered_SPC_31 VDD VSS out pad
*.PININFO out:I pad:O VDD:B VSS:B
Xpad_out0 out VDD VSS pad / pad_out
.ENDS

************************************************************************
* Library Name: 16bitcpu
* Cell Name:    pad_out_buffered_SPC_30
* View Name:    schematic
************************************************************************

.SUBCKT pad_out_buffered_SPC_30 VDD VSS out pad
*.PININFO out:I pad:O VDD:B VSS:B
Xpad_out0 out VDD VSS pad / pad_out
.ENDS

************************************************************************
* Library Name: 16bitcpu
* Cell Name:    pad_out_buffered_SPC_29
* View Name:    schematic
************************************************************************

.SUBCKT pad_out_buffered_SPC_29 VDD VSS out pad
*.PININFO out:I pad:O VDD:B VSS:B
Xpad_out0 out VDD VSS pad / pad_out
.ENDS

************************************************************************
* Library Name: 16bitcpu
* Cell Name:    pad_out_buffered_SPC_28
* View Name:    schematic
************************************************************************

.SUBCKT pad_out_buffered_SPC_28 VDD VSS out pad
*.PININFO out:I pad:O VDD:B VSS:B
Xpad_out0 out VDD VSS pad / pad_out
.ENDS

************************************************************************
* Library Name: 16bitcpu
* Cell Name:    pad_out_buffered_SPC_27
* View Name:    schematic
************************************************************************

.SUBCKT pad_out_buffered_SPC_27 VDD VSS out pad
*.PININFO out:I pad:O VDD:B VSS:B
Xpad_out0 out VDD VSS pad / pad_out
.ENDS

************************************************************************
* Library Name: 16bitcpu
* Cell Name:    pad_out_buffered_SPC_26
* View Name:    schematic
************************************************************************

.SUBCKT pad_out_buffered_SPC_26 VDD VSS out pad
*.PININFO out:I pad:O VDD:B VSS:B
Xpad_out0 out VDD VSS pad / pad_out
.ENDS

************************************************************************
* Library Name: 16bitcpu
* Cell Name:    pad_out_buffered_SPC_25
* View Name:    schematic
************************************************************************

.SUBCKT pad_out_buffered_SPC_25 VDD VSS out pad
*.PININFO out:I pad:O VDD:B VSS:B
Xpad_out0 out VDD VSS pad / pad_out
.ENDS

************************************************************************
* Library Name: 16bitcpu
* Cell Name:    pad_out_buffered_SPC_24
* View Name:    schematic
************************************************************************

.SUBCKT pad_out_buffered_SPC_24 VDD VSS out pad
*.PININFO out:I pad:O VDD:B VSS:B
Xpad_out0 out VDD VSS pad / pad_out
.ENDS

************************************************************************
* Library Name: 16bitcpu
* Cell Name:    pad_out_buffered_SPC_23
* View Name:    schematic
************************************************************************

.SUBCKT pad_out_buffered_SPC_23 VDD VSS out pad
*.PININFO out:I pad:O VDD:B VSS:B
Xpad_out0 out VDD VSS pad / pad_out
.ENDS

************************************************************************
* Library Name: 16bitcpu
* Cell Name:    pad_out_buffered_SPC_22
* View Name:    schematic
************************************************************************

.SUBCKT pad_out_buffered_SPC_22 VDD VSS out pad
*.PININFO out:I pad:O VDD:B VSS:B
Xpad_out0 out VDD VSS pad / pad_out
.ENDS

************************************************************************
* Library Name: 16bitcpu
* Cell Name:    pad_out_buffered_SPC_21
* View Name:    schematic
************************************************************************

.SUBCKT pad_out_buffered_SPC_21 VDD VSS out pad
*.PININFO out:I pad:O VDD:B VSS:B
Xpad_out0 out VDD VSS pad / pad_out
.ENDS

************************************************************************
* Library Name: 16bitcpu
* Cell Name:    pad_out_buffered_SPC_20
* View Name:    schematic
************************************************************************

.SUBCKT pad_out_buffered_SPC_20 VDD VSS out pad
*.PININFO out:I pad:O VDD:B VSS:B
Xpad_out0 out VDD VSS pad / pad_out
.ENDS

************************************************************************
* Library Name: 16bitcpu
* Cell Name:    pad_out_buffered_SPC_19
* View Name:    schematic
************************************************************************

.SUBCKT pad_out_buffered_SPC_19 VDD VSS out pad
*.PININFO out:I pad:O VDD:B VSS:B
Xpad_out0 out VDD VSS pad / pad_out
.ENDS

************************************************************************
* Library Name: 16bitcpu
* Cell Name:    pad_out_buffered_SPC_18
* View Name:    schematic
************************************************************************

.SUBCKT pad_out_buffered_SPC_18 VDD VSS out pad
*.PININFO out:I pad:O VDD:B VSS:B
Xpad_out0 out VDD VSS pad / pad_out
.ENDS

************************************************************************
* Library Name: 16bitcpu
* Cell Name:    pad_out_buffered_SPC_17
* View Name:    schematic
************************************************************************

.SUBCKT pad_out_buffered_SPC_17 VDD VSS out pad
*.PININFO out:I pad:O VDD:B VSS:B
Xpad_out0 out VDD VSS pad / pad_out
.ENDS

************************************************************************
* Library Name: 16bitcpu
* Cell Name:    pad_out_buffered_SPC_16
* View Name:    schematic
************************************************************************

.SUBCKT pad_out_buffered_SPC_16 VDD VSS out pad
*.PININFO out:I pad:O VDD:B VSS:B
Xpad_out0 out VDD VSS pad / pad_out
.ENDS

************************************************************************
* Library Name: 16bitcpu
* Cell Name:    pad_out_buffered_SPC_15
* View Name:    schematic
************************************************************************

.SUBCKT pad_out_buffered_SPC_15 VDD VSS out pad
*.PININFO out:I pad:O VDD:B VSS:B
Xpad_out0 out VDD VSS pad / pad_out
.ENDS

************************************************************************
* Library Name: 16bitcpu
* Cell Name:    pad_out_buffered_SPC_14
* View Name:    schematic
************************************************************************

.SUBCKT pad_out_buffered_SPC_14 VDD VSS out pad
*.PININFO out:I pad:O VDD:B VSS:B
Xpad_out0 out VDD VSS pad / pad_out
.ENDS

************************************************************************
* Library Name: 16bitcpu
* Cell Name:    pad_out_buffered_SPC_13
* View Name:    schematic
************************************************************************

.SUBCKT pad_out_buffered_SPC_13 VDD VSS out pad
*.PININFO out:I pad:O VDD:B VSS:B
Xpad_out0 out VDD VSS pad / pad_out
.ENDS

************************************************************************
* Library Name: 16bitcpu
* Cell Name:    pad_out_buffered_SPC_12
* View Name:    schematic
************************************************************************

.SUBCKT pad_out_buffered_SPC_12 VDD VSS out pad
*.PININFO out:I pad:O VDD:B VSS:B
Xpad_out0 out VDD VSS pad / pad_out
.ENDS

************************************************************************
* Library Name: 16bitcpu
* Cell Name:    pad_out_buffered_SPC_11
* View Name:    schematic
************************************************************************

.SUBCKT pad_out_buffered_SPC_11 VDD VSS out pad
*.PININFO out:I pad:O VDD:B VSS:B
Xpad_out0 out VDD VSS pad / pad_out
.ENDS

************************************************************************
* Library Name: 16bitcpu
* Cell Name:    pad_out_buffered_SPC_10
* View Name:    schematic
************************************************************************

.SUBCKT pad_out_buffered_SPC_10 VDD VSS out pad
*.PININFO out:I pad:O VDD:B VSS:B
Xpad_out0 out VDD VSS pad / pad_out
.ENDS

************************************************************************
* Library Name: 16bitcpu
* Cell Name:    pad_out_buffered_SPC_9
* View Name:    schematic
************************************************************************

.SUBCKT pad_out_buffered_SPC_9 VDD VSS out pad
*.PININFO out:I pad:O VDD:B VSS:B
Xpad_out0 out VDD VSS pad / pad_out
.ENDS

************************************************************************
* Library Name: 16bitcpu
* Cell Name:    pad_out_buffered_SPC_8
* View Name:    schematic
************************************************************************

.SUBCKT pad_out_buffered_SPC_8 VDD VSS out pad
*.PININFO out:I pad:O VDD:B VSS:B
Xpad_out0 out VDD VSS pad / pad_out
.ENDS

************************************************************************
* Library Name: 16bitcpu
* Cell Name:    pad_out_buffered_SPC_7
* View Name:    schematic
************************************************************************

.SUBCKT pad_out_buffered_SPC_7 VDD VSS out pad
*.PININFO out:I pad:O VDD:B VSS:B
Xpad_out0 out VDD VSS pad / pad_out
.ENDS

************************************************************************
* Library Name: 16bitcpu
* Cell Name:    pad_out_buffered_SPC_6
* View Name:    schematic
************************************************************************

.SUBCKT pad_out_buffered_SPC_6 VDD VSS out pad
*.PININFO out:I pad:O VDD:B VSS:B
Xpad_out0 out VDD VSS pad / pad_out
.ENDS

************************************************************************
* Library Name: 16bitcpu
* Cell Name:    pad_out_buffered_SPC_5
* View Name:    schematic
************************************************************************

.SUBCKT pad_out_buffered_SPC_5 VDD VSS out pad
*.PININFO out:I pad:O VDD:B VSS:B
Xpad_out0 out VDD VSS pad / pad_out
.ENDS

************************************************************************
* Library Name: 16bitcpu
* Cell Name:    pad_out_buffered_SPC_4
* View Name:    schematic
************************************************************************

.SUBCKT pad_out_buffered_SPC_4 VDD VSS out pad
*.PININFO out:I pad:O VDD:B VSS:B
Xpad_out0 out VDD VSS pad / pad_out
.ENDS

************************************************************************
* Library Name: 16bitcpu
* Cell Name:    pad_out_buffered_SPC_3
* View Name:    schematic
************************************************************************

.SUBCKT pad_out_buffered_SPC_3 VDD VSS out pad
*.PININFO out:I pad:O VDD:B VSS:B
Xpad_out0 out VDD VSS pad / pad_out
.ENDS

************************************************************************
* Library Name: 16bitcpu
* Cell Name:    pad_out_buffered_SPC_2
* View Name:    schematic
************************************************************************

.SUBCKT pad_out_buffered_SPC_2 VDD VSS out pad
*.PININFO out:I pad:O VDD:B VSS:B
Xpad_out0 out VDD VSS pad / pad_out
.ENDS

************************************************************************
* Library Name: 16bitcpu
* Cell Name:    pad_out_buffered_SPC_1
* View Name:    schematic
************************************************************************

.SUBCKT pad_out_buffered_SPC_1 VDD VSS out pad
*.PININFO out:I pad:O VDD:B VSS:B
Xpad_out0 out VDD VSS pad / pad_out
.ENDS

************************************************************************
* Library Name: 16bitcpu
* Cell Name:    pad_out_buffered
* View Name:    schematic
************************************************************************

.SUBCKT pad_out_buffered VDD VSS out pad
*.PININFO out:I pad:O VDD:B VSS:B
Xpad_out0 out VDD VSS pad / pad_out
.ENDS

************************************************************************
* Library Name: PADS_LIB
* Cell Name:    pad_in
* View Name:    schematic
************************************************************************

.SUBCKT pad_in DataIn VDD VSS pad
*.PININFO DataIn:O VDD:B VSS:B pad:B
MM42 net173 OE net172 VSS N l=350.0n w=36.0u m=1
MM7 pad net172 VSS VSS N l=350.0n w=400.0000u m=1
MM11 OEB VSS VSS VSS N l=350.0n w=9u m=1
MM6 net172 OEB VSS VSS N l=350.0n w=45.0u m=1
MM4 OE OEB VSS VSS N l=350.0n w=9u m=1
MM5 net172 VSS VSS VSS N l=350.0n w=45.0u m=1
MM41 net027 pad VSS VSS N l=350.0n w=54.0u m=1
MM40 DataIn net027 VSS VSS N l=350.0n w=54.0u m=1
MM18 net173 OE VDD VDD P l=350.0n w=78.0u m=1
MM19 pad net173 VDD VDD P l=350.0n w=400.0000u m=1
MM15 net173 VSS VDD VDD P l=350.0n w=78.0u m=1
MM38 net027 pad VDD VDD P l=350.0n w=93.6u m=1
MM39 DataIn net027 VDD VDD P l=350.0n w=93.6u m=1
MM16 net172 OEB net173 VDD P l=350.0n w=62.4u m=1
MM12 OE OEB VDD VDD P l=350.0n w=15.6u m=1
MM0 OEB VSS VDD VDD P l=350.0n w=15.6u m=1
.ENDS

************************************************************************
* Library Name: 16bitcpu
* Cell Name:    sixteenbitcpu_top_pads
* View Name:    schematic
************************************************************************

.SUBCKT sixteenbitcpu_top_pads addr<15> addr<14> addr<13> addr<12> addr<11> 
+ addr<10> addr<9> addr<8> addr<7> addr<6> addr<5> addr<4> addr<3> addr<2> 
+ addr<1> addr<0> clk mem_in<15> mem_in<14> mem_in<13> mem_in<12> mem_in<11> 
+ mem_in<10> mem_in<9> mem_in<8> mem_in<7> mem_in<6> mem_in<5> mem_in<4> 
+ mem_in<3> mem_in<2> mem_in<1> mem_in<0> mem_out<15> mem_out<14> mem_out<13> 
+ mem_out<12> mem_out<11> mem_out<10> mem_out<9> mem_out<8> mem_out<7> 
+ mem_out<6> mem_out<5> mem_out<4> mem_out<3> mem_out<2> mem_out<1> mem_out<0> 
+ r w_a w_b
*.PININFO clk:I mem_in<15>:I mem_in<14>:I mem_in<13>:I mem_in<12>:I 
*.PININFO mem_in<11>:I mem_in<10>:I mem_in<9>:I mem_in<8>:I mem_in<7>:I 
*.PININFO mem_in<6>:I mem_in<5>:I mem_in<4>:I mem_in<3>:I mem_in<2>:I 
*.PININFO mem_in<1>:I mem_in<0>:I r:I w_a:I w_b:I addr<15>:O addr<14>:O 
*.PININFO addr<13>:O addr<12>:O addr<11>:O addr<10>:O addr<9>:O addr<8>:O 
*.PININFO addr<7>:O addr<6>:O addr<5>:O addr<4>:O addr<3>:O addr<2>:O 
*.PININFO addr<1>:O addr<0>:O mem_out<15>:O mem_out<14>:O mem_out<13>:O 
*.PININFO mem_out<12>:O mem_out<11>:O mem_out<10>:O mem_out<9>:O mem_out<8>:O 
*.PININFO mem_out<7>:O mem_out<6>:O mem_out<5>:O mem_out<4>:O mem_out<3>:O 
*.PININFO mem_out<2>:O mem_out<1>:O mem_out<0>:O
Xcpu VDD VSS addr_pad15 addr_pad14 addr_pad13 addr_pad12 addr_pad11 addr_pad10 
+ addr_pad9 addr_pad8 addr_pad7 addr_pad6 addr_pad5 addr_pad4 addr_pad3 
+ addr_pad2 addr_pad1 addr_pad0 clk_pad mem_out_pad15 mem_out_pad14 
+ mem_out_pad13 mem_out_pad12 mem_out_pad11 mem_out_pad10 mem_out_pad9 
+ mem_out_pad8 mem_out_pad7 mem_out_pad6 mem_out_pad5 mem_out_pad4 
+ mem_out_pad3 mem_out_pad2 mem_out_pad1 mem_out_pad0 mem_in_pad15 
+ mem_in_pad14 mem_in_pad13 mem_in_pad12 mem_in_pad11 mem_in_pad10 mem_in_pad9 
+ mem_in_pad8 mem_in_pad7 mem_in_pad6 mem_in_pad5 mem_in_pad4 mem_in_pad3 
+ mem_in_pad2 mem_in_pad1 mem_in_pad0 w_a_pad w_b_pad r_pad / arrozYlecheCPU
Xpad_gnd0 VDD VSS / pad_gnd
Xpad_vdd0 VDD VSS / pad_vdd
Xpad_memout15 VDD VSS mem_out_pad15 mem_out<15> / pad_out_buffered_SPC_31
Xpad_memout14 VDD VSS mem_out_pad14 mem_out<14> / pad_out_buffered_SPC_30
Xpad_memout13 VDD VSS mem_out_pad13 mem_out<13> / pad_out_buffered_SPC_29
Xpad_memout12 VDD VSS mem_out_pad12 mem_out<12> / pad_out_buffered_SPC_28
Xpad_memout11 VDD VSS mem_out_pad11 mem_out<11> / pad_out_buffered_SPC_27
Xpad_memout10 VDD VSS mem_out_pad10 mem_out<10> / pad_out_buffered_SPC_26
Xpad_memout9 VDD VSS mem_out_pad9 mem_out<9> / pad_out_buffered_SPC_25
Xpad_memout8 VDD VSS mem_out_pad8 mem_out<8> / pad_out_buffered_SPC_24
Xpad_memout7 VDD VSS mem_out_pad7 mem_out<7> / pad_out_buffered_SPC_23
Xpad_memout6 VDD VSS mem_out_pad6 mem_out<6> / pad_out_buffered_SPC_22
Xpad_memout5 VDD VSS mem_out_pad5 mem_out<5> / pad_out_buffered_SPC_21
Xpad_memout4 VDD VSS mem_out_pad4 mem_out<4> / pad_out_buffered_SPC_20
Xpad_memout3 VDD VSS mem_out_pad3 mem_out<3> / pad_out_buffered_SPC_19
Xpad_memout2 VDD VSS mem_out_pad2 mem_out<2> / pad_out_buffered_SPC_18
Xpad_memout1 VDD VSS mem_out_pad1 mem_out<1> / pad_out_buffered_SPC_17
Xpad_memout0 VDD VSS mem_out_pad0 mem_out<0> / pad_out_buffered_SPC_16
Xpad_addr_out15 VDD VSS addr_pad15 addr<15> / pad_out_buffered_SPC_15
Xpad_addr_out14 VDD VSS addr_pad14 addr<14> / pad_out_buffered_SPC_14
Xpad_addr_out13 VDD VSS addr_pad13 addr<13> / pad_out_buffered_SPC_13
Xpad_addr_out12 VDD VSS addr_pad12 addr<12> / pad_out_buffered_SPC_12
Xpad_addr_out11 VDD VSS addr_pad11 addr<11> / pad_out_buffered_SPC_11
Xpad_addr_out10 VDD VSS addr_pad10 addr<10> / pad_out_buffered_SPC_10
Xpad_addr_out9 VDD VSS addr_pad9 addr<9> / pad_out_buffered_SPC_9
Xpad_addr_out8 VDD VSS addr_pad8 addr<8> / pad_out_buffered_SPC_8
Xpad_addr_out7 VDD VSS addr_pad7 addr<7> / pad_out_buffered_SPC_7
Xpad_addr_out6 VDD VSS addr_pad6 addr<6> / pad_out_buffered_SPC_6
Xpad_addr_out5 VDD VSS addr_pad5 addr<5> / pad_out_buffered_SPC_5
Xpad_addr_out4 VDD VSS addr_pad4 addr<4> / pad_out_buffered_SPC_4
Xpad_addr_out3 VDD VSS addr_pad3 addr<3> / pad_out_buffered_SPC_3
Xpad_addr_out2 VDD VSS addr_pad2 addr<2> / pad_out_buffered_SPC_2
Xpad_addr_out1 VDD VSS addr_pad1 addr<1> / pad_out_buffered_SPC_1
Xpad_addr_out0 VDD VSS addr_pad0 addr<0> / pad_out_buffered
Xpad_in0 clk_pad VDD VSS clk / pad_in
Xpad_in1 r_pad VDD VSS r / pad_in
Xpad_in2 w_a_pad VDD VSS w_a / pad_in
Xpad_in3 w_b_pad VDD VSS w_b / pad_in
Xpad_mem0 mem_in_pad0 VDD VSS mem_in<0> / pad_in
Xpad_mem1 mem_in_pad1 VDD VSS mem_in<1> / pad_in
Xpad_mem2 mem_in_pad2 VDD VSS mem_in<2> / pad_in
Xpad_mem3 mem_in_pad3 VDD VSS mem_in<3> / pad_in
Xpad_mem4 mem_in_pad4 VDD VSS mem_in<4> / pad_in
Xpad_mem5 mem_in_pad5 VDD VSS mem_in<5> / pad_in
Xpad_mem6 mem_in_pad6 VDD VSS mem_in<6> / pad_in
Xpad_mem7 mem_in_pad7 VDD VSS mem_in<7> / pad_in
Xpad_mem8 mem_in_pad8 VDD VSS mem_in<8> / pad_in
Xpad_mem9 mem_in_pad9 VDD VSS mem_in<9> / pad_in
Xpad_mem10 mem_in_pad10 VDD VSS mem_in<10> / pad_in
Xpad_mem11 mem_in_pad11 VDD VSS mem_in<11> / pad_in
Xpad_mem12 mem_in_pad12 VDD VSS mem_in<12> / pad_in
Xpad_mem13 mem_in_pad13 VDD VSS mem_in<13> / pad_in
Xpad_mem14 mem_in_pad14 VDD VSS mem_in<14> / pad_in
Xpad_mem15 mem_in_pad15 VDD VSS mem_in<15> / pad_in
.ENDS

