=======
Verilog
=======


Generate
========

.. code-block:: verilog

    genvar gen_i;

    generate 
        for ( gen_i=0; gen_i<5; gen_i=gen_i+1 ) begin
        end
    endgenerate


Parameters
==========

* Define

* Parameters

* Local Parameters
