Classic Timing Analyzer report for incubator
Sun Aug 27 13:45:17 2023
Quartus II Version 9.0 Build 132 02/25/2009 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'clk'
  7. tsu
  8. tco
  9. th
 10. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                        ;
+------------------------------+-------+---------------+----------------------------------+-------------+-----------------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time                      ; From        ; To              ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+----------------------------------+-------------+-----------------+------------+----------+--------------+
; Worst-case tsu               ; N/A   ; None          ; 6.186 ns                         ; sensor[7]   ; fan_rps[3]~reg0 ; --         ; clk      ; 0            ;
; Worst-case tco               ; N/A   ; None          ; 6.721 ns                         ; cooler~reg0 ; cooler          ; clk        ; --       ; 0            ;
; Worst-case th                ; N/A   ; None          ; -3.127 ns                        ; sensor[5]   ; cooler~reg0     ; --         ; clk      ; 0            ;
; Clock Setup: 'clk'           ; N/A   ; None          ; 473.71 MHz ( period = 2.111 ns ) ; cooler~reg0 ; fan_rps[3]~reg0 ; clk        ; clk      ; 0            ;
; Total number of failed paths ;       ;               ;                                  ;             ;                 ;            ;          ; 0            ;
+------------------------------+-------+---------------+----------------------------------+-------------+-----------------+------------+----------+--------------+


+--------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                           ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                              ; Setting            ; From ; To ; Entity Name ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                         ; EP2S15F484C3       ;      ;    ;             ;
; Timing Models                                                       ; Final              ;      ;    ;             ;
; Default hold multicycle                                             ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                           ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                              ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                      ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                    ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                               ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                             ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                    ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                       ; Off                ;      ;    ;             ;
; Number of source nodes to report per destination node               ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                               ; 10                 ;      ;    ;             ;
; Number of paths to report                                           ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                        ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                              ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                          ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                        ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis      ; Off                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                          ; Near End           ;      ;    ;             ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk'                                                                                                                                                                                                       ;
+-------+------------------------------------------------+--------------------------+--------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack ; Actual fmax (period)                           ; From                     ; To                       ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-------+------------------------------------------------+--------------------------+--------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A   ; 473.71 MHz ( period = 2.111 ns )               ; cooler~reg0              ; fan_rps[3]~reg0          ; clk        ; clk      ; None                        ; None                      ; 1.927 ns                ;
; N/A   ; 473.93 MHz ( period = 2.110 ns )               ; cooler~reg0              ; fan_rps[3]~reg0DUPLICATE ; clk        ; clk      ; None                        ; None                      ; 1.926 ns                ;
; N/A   ; 474.38 MHz ( period = 2.108 ns )               ; cooler~reg0              ; fan_rps[2]~reg0          ; clk        ; clk      ; None                        ; None                      ; 1.924 ns                ;
; N/A   ; 474.61 MHz ( period = 2.107 ns )               ; cooler~reg0              ; fan_rps[2]~reg0DUPLICATE ; clk        ; clk      ; None                        ; None                      ; 1.923 ns                ;
; N/A   ; 475.74 MHz ( period = 2.102 ns )               ; cooler~reg0              ; fan_rps[1]~reg0          ; clk        ; clk      ; None                        ; None                      ; 1.918 ns                ;
; N/A   ; 475.96 MHz ( period = 2.101 ns )               ; cooler~reg0              ; fan_rps[1]~reg0DUPLICATE ; clk        ; clk      ; None                        ; None                      ; 1.917 ns                ;
; N/A   ; 491.88 MHz ( period = 2.033 ns )               ; fan_rps[3]~reg0DUPLICATE ; fan_rps[3]~reg0          ; clk        ; clk      ; None                        ; None                      ; 1.849 ns                ;
; N/A   ; 492.13 MHz ( period = 2.032 ns )               ; fan_rps[3]~reg0DUPLICATE ; fan_rps[3]~reg0DUPLICATE ; clk        ; clk      ; None                        ; None                      ; 1.848 ns                ;
; N/A   ; 492.61 MHz ( period = 2.030 ns )               ; fan_rps[3]~reg0DUPLICATE ; fan_rps[2]~reg0          ; clk        ; clk      ; None                        ; None                      ; 1.846 ns                ;
; N/A   ; 492.85 MHz ( period = 2.029 ns )               ; fan_rps[3]~reg0DUPLICATE ; fan_rps[2]~reg0DUPLICATE ; clk        ; clk      ; None                        ; None                      ; 1.845 ns                ;
; N/A   ; 494.07 MHz ( period = 2.024 ns )               ; fan_rps[3]~reg0DUPLICATE ; fan_rps[1]~reg0          ; clk        ; clk      ; None                        ; None                      ; 1.840 ns                ;
; N/A   ; 494.32 MHz ( period = 2.023 ns )               ; fan_rps[3]~reg0DUPLICATE ; fan_rps[1]~reg0DUPLICATE ; clk        ; clk      ; None                        ; None                      ; 1.839 ns                ;
; N/A   ; 499.25 MHz ( period = 2.003 ns )               ; fan_rps[2]~reg0DUPLICATE ; fan_rps[3]~reg0          ; clk        ; clk      ; None                        ; None                      ; 1.819 ns                ;
; N/A   ; 499.50 MHz ( period = 2.002 ns )               ; fan_rps[2]~reg0DUPLICATE ; fan_rps[3]~reg0DUPLICATE ; clk        ; clk      ; None                        ; None                      ; 1.818 ns                ;
; N/A   ; 500.00 MHz ( period = 2.000 ns )               ; fan_rps[2]~reg0DUPLICATE ; fan_rps[2]~reg0          ; clk        ; clk      ; None                        ; None                      ; 1.816 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; fan_rps[2]~reg0DUPLICATE ; fan_rps[2]~reg0DUPLICATE ; clk        ; clk      ; None                        ; None                      ; 1.815 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; fan_rps[2]~reg0DUPLICATE ; fan_rps[1]~reg0          ; clk        ; clk      ; None                        ; None                      ; 1.810 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; fan_rps[2]~reg0DUPLICATE ; fan_rps[1]~reg0DUPLICATE ; clk        ; clk      ; None                        ; None                      ; 1.809 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; fan_rps[1]~reg0          ; fan_rps[3]~reg0          ; clk        ; clk      ; None                        ; None                      ; 1.677 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; fan_rps[1]~reg0          ; fan_rps[3]~reg0DUPLICATE ; clk        ; clk      ; None                        ; None                      ; 1.676 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; fan_rps[1]~reg0          ; fan_rps[2]~reg0          ; clk        ; clk      ; None                        ; None                      ; 1.674 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; fan_rps[1]~reg0          ; fan_rps[2]~reg0DUPLICATE ; clk        ; clk      ; None                        ; None                      ; 1.673 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; heater~reg0              ; fan_rps[3]~reg0          ; clk        ; clk      ; None                        ; None                      ; 1.671 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; heater~reg0              ; fan_rps[3]~reg0DUPLICATE ; clk        ; clk      ; None                        ; None                      ; 1.670 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; fan_rps[1]~reg0          ; fan_rps[1]~reg0          ; clk        ; clk      ; None                        ; None                      ; 1.668 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; heater~reg0              ; fan_rps[2]~reg0          ; clk        ; clk      ; None                        ; None                      ; 1.668 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; fan_rps[1]~reg0          ; fan_rps[1]~reg0DUPLICATE ; clk        ; clk      ; None                        ; None                      ; 1.667 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; heater~reg0              ; fan_rps[2]~reg0DUPLICATE ; clk        ; clk      ; None                        ; None                      ; 1.667 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; heater~reg0              ; fan_rps[1]~reg0          ; clk        ; clk      ; None                        ; None                      ; 1.662 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; heater~reg0              ; fan_rps[1]~reg0DUPLICATE ; clk        ; clk      ; None                        ; None                      ; 1.661 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; fan_rps[2]~reg0          ; fan_rps[3]~reg0          ; clk        ; clk      ; None                        ; None                      ; 1.468 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; fan_rps[2]~reg0          ; fan_rps[3]~reg0DUPLICATE ; clk        ; clk      ; None                        ; None                      ; 1.467 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; fan_rps[2]~reg0          ; fan_rps[2]~reg0          ; clk        ; clk      ; None                        ; None                      ; 1.465 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; fan_rps[2]~reg0          ; fan_rps[2]~reg0DUPLICATE ; clk        ; clk      ; None                        ; None                      ; 1.464 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; fan_rps[2]~reg0          ; fan_rps[1]~reg0          ; clk        ; clk      ; None                        ; None                      ; 1.459 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; fan_rps[2]~reg0          ; fan_rps[1]~reg0DUPLICATE ; clk        ; clk      ; None                        ; None                      ; 1.458 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; fan_rps[3]~reg0          ; fan_rps[3]~reg0          ; clk        ; clk      ; None                        ; None                      ; 1.440 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; fan_rps[3]~reg0          ; fan_rps[3]~reg0DUPLICATE ; clk        ; clk      ; None                        ; None                      ; 1.439 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; fan_rps[3]~reg0          ; fan_rps[2]~reg0          ; clk        ; clk      ; None                        ; None                      ; 1.437 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; fan_rps[3]~reg0          ; fan_rps[2]~reg0DUPLICATE ; clk        ; clk      ; None                        ; None                      ; 1.436 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; fan_rps[3]~reg0          ; fan_rps[1]~reg0          ; clk        ; clk      ; None                        ; None                      ; 1.431 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; fan_rps[3]~reg0          ; fan_rps[1]~reg0DUPLICATE ; clk        ; clk      ; None                        ; None                      ; 1.430 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; heater~reg0              ; cooler~reg0              ; clk        ; clk      ; None                        ; None                      ; 0.884 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; fan_rps[1]~reg0DUPLICATE ; fan_rps[3]~reg0DUPLICATE ; clk        ; clk      ; None                        ; None                      ; 0.865 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; fan_rps[1]~reg0DUPLICATE ; fan_rps[3]~reg0          ; clk        ; clk      ; None                        ; None                      ; 0.865 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; fan_rps[1]~reg0DUPLICATE ; fan_rps[2]~reg0          ; clk        ; clk      ; None                        ; None                      ; 0.862 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; fan_rps[1]~reg0DUPLICATE ; fan_rps[2]~reg0DUPLICATE ; clk        ; clk      ; None                        ; None                      ; 0.862 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; cooler~reg0              ; heater~reg0              ; clk        ; clk      ; None                        ; None                      ; 0.787 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; cooler~reg0              ; cooler~reg0              ; clk        ; clk      ; None                        ; None                      ; 0.488 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; heater~reg0              ; heater~reg0              ; clk        ; clk      ; None                        ; None                      ; 0.488 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; fan_rps[1]~reg0DUPLICATE ; fan_rps[1]~reg0DUPLICATE ; clk        ; clk      ; None                        ; None                      ; 0.396 ns                ;
+-------+------------------------------------------------+--------------------------+--------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+-------------------------------------------------------------------------------------+
; tsu                                                                                 ;
+-------+--------------+------------+-----------+--------------------------+----------+
; Slack ; Required tsu ; Actual tsu ; From      ; To                       ; To Clock ;
+-------+--------------+------------+-----------+--------------------------+----------+
; N/A   ; None         ; 6.186 ns   ; sensor[7] ; fan_rps[3]~reg0          ; clk      ;
; N/A   ; None         ; 6.185 ns   ; sensor[7] ; fan_rps[3]~reg0DUPLICATE ; clk      ;
; N/A   ; None         ; 6.183 ns   ; sensor[7] ; fan_rps[2]~reg0          ; clk      ;
; N/A   ; None         ; 6.182 ns   ; sensor[7] ; fan_rps[2]~reg0DUPLICATE ; clk      ;
; N/A   ; None         ; 6.177 ns   ; sensor[7] ; fan_rps[1]~reg0          ; clk      ;
; N/A   ; None         ; 6.176 ns   ; sensor[7] ; fan_rps[1]~reg0DUPLICATE ; clk      ;
; N/A   ; None         ; 5.760 ns   ; sensor[1] ; fan_rps[3]~reg0          ; clk      ;
; N/A   ; None         ; 5.759 ns   ; sensor[1] ; fan_rps[3]~reg0DUPLICATE ; clk      ;
; N/A   ; None         ; 5.757 ns   ; sensor[1] ; fan_rps[2]~reg0          ; clk      ;
; N/A   ; None         ; 5.756 ns   ; sensor[1] ; fan_rps[2]~reg0DUPLICATE ; clk      ;
; N/A   ; None         ; 5.751 ns   ; sensor[1] ; fan_rps[1]~reg0          ; clk      ;
; N/A   ; None         ; 5.750 ns   ; sensor[1] ; fan_rps[1]~reg0DUPLICATE ; clk      ;
; N/A   ; None         ; 5.606 ns   ; sensor[6] ; fan_rps[3]~reg0          ; clk      ;
; N/A   ; None         ; 5.605 ns   ; sensor[6] ; fan_rps[3]~reg0DUPLICATE ; clk      ;
; N/A   ; None         ; 5.603 ns   ; sensor[6] ; fan_rps[2]~reg0          ; clk      ;
; N/A   ; None         ; 5.602 ns   ; sensor[6] ; fan_rps[2]~reg0DUPLICATE ; clk      ;
; N/A   ; None         ; 5.597 ns   ; sensor[6] ; fan_rps[1]~reg0          ; clk      ;
; N/A   ; None         ; 5.596 ns   ; sensor[6] ; fan_rps[1]~reg0DUPLICATE ; clk      ;
; N/A   ; None         ; 5.493 ns   ; sensor[2] ; fan_rps[3]~reg0          ; clk      ;
; N/A   ; None         ; 5.492 ns   ; sensor[2] ; fan_rps[3]~reg0DUPLICATE ; clk      ;
; N/A   ; None         ; 5.490 ns   ; sensor[2] ; fan_rps[2]~reg0          ; clk      ;
; N/A   ; None         ; 5.489 ns   ; sensor[2] ; fan_rps[2]~reg0DUPLICATE ; clk      ;
; N/A   ; None         ; 5.484 ns   ; sensor[2] ; fan_rps[1]~reg0          ; clk      ;
; N/A   ; None         ; 5.483 ns   ; sensor[2] ; fan_rps[1]~reg0DUPLICATE ; clk      ;
; N/A   ; None         ; 5.420 ns   ; sensor[5] ; fan_rps[3]~reg0          ; clk      ;
; N/A   ; None         ; 5.419 ns   ; sensor[5] ; fan_rps[3]~reg0DUPLICATE ; clk      ;
; N/A   ; None         ; 5.417 ns   ; sensor[5] ; fan_rps[2]~reg0          ; clk      ;
; N/A   ; None         ; 5.416 ns   ; sensor[5] ; fan_rps[2]~reg0DUPLICATE ; clk      ;
; N/A   ; None         ; 5.411 ns   ; sensor[5] ; fan_rps[1]~reg0          ; clk      ;
; N/A   ; None         ; 5.410 ns   ; sensor[5] ; fan_rps[1]~reg0DUPLICATE ; clk      ;
; N/A   ; None         ; 5.399 ns   ; sensor[3] ; fan_rps[3]~reg0          ; clk      ;
; N/A   ; None         ; 5.398 ns   ; sensor[3] ; fan_rps[3]~reg0DUPLICATE ; clk      ;
; N/A   ; None         ; 5.396 ns   ; sensor[3] ; fan_rps[2]~reg0          ; clk      ;
; N/A   ; None         ; 5.395 ns   ; sensor[3] ; fan_rps[2]~reg0DUPLICATE ; clk      ;
; N/A   ; None         ; 5.390 ns   ; sensor[3] ; fan_rps[1]~reg0          ; clk      ;
; N/A   ; None         ; 5.389 ns   ; sensor[3] ; fan_rps[1]~reg0DUPLICATE ; clk      ;
; N/A   ; None         ; 5.375 ns   ; sensor[4] ; fan_rps[3]~reg0          ; clk      ;
; N/A   ; None         ; 5.374 ns   ; sensor[4] ; fan_rps[3]~reg0DUPLICATE ; clk      ;
; N/A   ; None         ; 5.372 ns   ; sensor[4] ; fan_rps[2]~reg0          ; clk      ;
; N/A   ; None         ; 5.371 ns   ; sensor[4] ; fan_rps[2]~reg0DUPLICATE ; clk      ;
; N/A   ; None         ; 5.366 ns   ; sensor[4] ; fan_rps[1]~reg0          ; clk      ;
; N/A   ; None         ; 5.365 ns   ; sensor[4] ; fan_rps[1]~reg0DUPLICATE ; clk      ;
; N/A   ; None         ; 5.263 ns   ; sensor[0] ; fan_rps[3]~reg0          ; clk      ;
; N/A   ; None         ; 5.262 ns   ; sensor[0] ; fan_rps[3]~reg0DUPLICATE ; clk      ;
; N/A   ; None         ; 5.260 ns   ; sensor[0] ; fan_rps[2]~reg0          ; clk      ;
; N/A   ; None         ; 5.259 ns   ; sensor[0] ; fan_rps[2]~reg0DUPLICATE ; clk      ;
; N/A   ; None         ; 5.254 ns   ; sensor[0] ; fan_rps[1]~reg0          ; clk      ;
; N/A   ; None         ; 5.253 ns   ; sensor[0] ; fan_rps[1]~reg0DUPLICATE ; clk      ;
; N/A   ; None         ; 4.732 ns   ; sensor[7] ; cooler~reg0              ; clk      ;
; N/A   ; None         ; 4.501 ns   ; sensor[7] ; heater~reg0              ; clk      ;
; N/A   ; None         ; 4.436 ns   ; sensor[3] ; cooler~reg0              ; clk      ;
; N/A   ; None         ; 4.408 ns   ; sensor[4] ; cooler~reg0              ; clk      ;
; N/A   ; None         ; 4.352 ns   ; sensor[2] ; cooler~reg0              ; clk      ;
; N/A   ; None         ; 4.290 ns   ; sensor[5] ; cooler~reg0              ; clk      ;
; N/A   ; None         ; 4.270 ns   ; sensor[1] ; cooler~reg0              ; clk      ;
; N/A   ; None         ; 4.152 ns   ; sensor[6] ; cooler~reg0              ; clk      ;
; N/A   ; None         ; 3.921 ns   ; sensor[6] ; heater~reg0              ; clk      ;
; N/A   ; None         ; 3.877 ns   ; sensor[3] ; heater~reg0              ; clk      ;
; N/A   ; None         ; 3.849 ns   ; sensor[4] ; heater~reg0              ; clk      ;
; N/A   ; None         ; 3.794 ns   ; sensor[2] ; heater~reg0              ; clk      ;
; N/A   ; None         ; 3.776 ns   ; sensor[0] ; heater~reg0              ; clk      ;
; N/A   ; None         ; 3.707 ns   ; sensor[1] ; heater~reg0              ; clk      ;
; N/A   ; None         ; 3.497 ns   ; sensor[5] ; heater~reg0              ; clk      ;
+-------+--------------+------------+-----------+--------------------------+----------+


+-------------------------------------------------------------------------------+
; tco                                                                           ;
+-------+--------------+------------+-----------------+------------+------------+
; Slack ; Required tco ; Actual tco ; From            ; To         ; From Clock ;
+-------+--------------+------------+-----------------+------------+------------+
; N/A   ; None         ; 6.721 ns   ; cooler~reg0     ; cooler     ; clk        ;
; N/A   ; None         ; 6.479 ns   ; heater~reg0     ; heater     ; clk        ;
; N/A   ; None         ; 5.480 ns   ; fan_rps[3]~reg0 ; fan_rps[3] ; clk        ;
; N/A   ; None         ; 5.467 ns   ; fan_rps[1]~reg0 ; fan_rps[1] ; clk        ;
; N/A   ; None         ; 5.417 ns   ; fan_rps[2]~reg0 ; fan_rps[2] ; clk        ;
+-------+--------------+------------+-----------------+------------+------------+


+-------------------------------------------------------------------------------------------+
; th                                                                                        ;
+---------------+-------------+-----------+-----------+--------------------------+----------+
; Minimum Slack ; Required th ; Actual th ; From      ; To                       ; To Clock ;
+---------------+-------------+-----------+-----------+--------------------------+----------+
; N/A           ; None        ; -3.127 ns ; sensor[5] ; cooler~reg0              ; clk      ;
; N/A           ; None        ; -3.258 ns ; sensor[5] ; heater~reg0              ; clk      ;
; N/A           ; None        ; -3.467 ns ; sensor[4] ; cooler~reg0              ; clk      ;
; N/A           ; None        ; -3.468 ns ; sensor[1] ; heater~reg0              ; clk      ;
; N/A           ; None        ; -3.537 ns ; sensor[0] ; heater~reg0              ; clk      ;
; N/A           ; None        ; -3.555 ns ; sensor[2] ; heater~reg0              ; clk      ;
; N/A           ; None        ; -3.610 ns ; sensor[4] ; heater~reg0              ; clk      ;
; N/A           ; None        ; -3.638 ns ; sensor[3] ; heater~reg0              ; clk      ;
; N/A           ; None        ; -3.672 ns ; sensor[3] ; cooler~reg0              ; clk      ;
; N/A           ; None        ; -3.682 ns ; sensor[6] ; heater~reg0              ; clk      ;
; N/A           ; None        ; -3.712 ns ; sensor[3] ; fan_rps[1]~reg0DUPLICATE ; clk      ;
; N/A           ; None        ; -3.713 ns ; sensor[3] ; fan_rps[1]~reg0          ; clk      ;
; N/A           ; None        ; -3.718 ns ; sensor[3] ; fan_rps[2]~reg0DUPLICATE ; clk      ;
; N/A           ; None        ; -3.719 ns ; sensor[3] ; fan_rps[2]~reg0          ; clk      ;
; N/A           ; None        ; -3.721 ns ; sensor[3] ; fan_rps[3]~reg0DUPLICATE ; clk      ;
; N/A           ; None        ; -3.722 ns ; sensor[3] ; fan_rps[3]~reg0          ; clk      ;
; N/A           ; None        ; -3.756 ns ; sensor[2] ; cooler~reg0              ; clk      ;
; N/A           ; None        ; -3.830 ns ; sensor[6] ; cooler~reg0              ; clk      ;
; N/A           ; None        ; -3.833 ns ; sensor[5] ; fan_rps[1]~reg0DUPLICATE ; clk      ;
; N/A           ; None        ; -3.834 ns ; sensor[5] ; fan_rps[1]~reg0          ; clk      ;
; N/A           ; None        ; -3.839 ns ; sensor[5] ; fan_rps[2]~reg0DUPLICATE ; clk      ;
; N/A           ; None        ; -3.840 ns ; sensor[5] ; fan_rps[2]~reg0          ; clk      ;
; N/A           ; None        ; -3.842 ns ; sensor[5] ; fan_rps[3]~reg0DUPLICATE ; clk      ;
; N/A           ; None        ; -3.843 ns ; sensor[5] ; fan_rps[3]~reg0          ; clk      ;
; N/A           ; None        ; -3.853 ns ; sensor[2] ; fan_rps[1]~reg0DUPLICATE ; clk      ;
; N/A           ; None        ; -3.853 ns ; sensor[4] ; fan_rps[1]~reg0          ; clk      ;
; N/A           ; None        ; -3.853 ns ; sensor[4] ; fan_rps[1]~reg0DUPLICATE ; clk      ;
; N/A           ; None        ; -3.854 ns ; sensor[2] ; fan_rps[1]~reg0          ; clk      ;
; N/A           ; None        ; -3.859 ns ; sensor[2] ; fan_rps[2]~reg0DUPLICATE ; clk      ;
; N/A           ; None        ; -3.860 ns ; sensor[2] ; fan_rps[2]~reg0          ; clk      ;
; N/A           ; None        ; -3.861 ns ; sensor[4] ; fan_rps[3]~reg0DUPLICATE ; clk      ;
; N/A           ; None        ; -3.861 ns ; sensor[4] ; fan_rps[3]~reg0          ; clk      ;
; N/A           ; None        ; -3.862 ns ; sensor[2] ; fan_rps[3]~reg0DUPLICATE ; clk      ;
; N/A           ; None        ; -3.863 ns ; sensor[2] ; fan_rps[3]~reg0          ; clk      ;
; N/A           ; None        ; -3.964 ns ; sensor[6] ; fan_rps[1]~reg0DUPLICATE ; clk      ;
; N/A           ; None        ; -3.965 ns ; sensor[6] ; fan_rps[1]~reg0          ; clk      ;
; N/A           ; None        ; -3.970 ns ; sensor[6] ; fan_rps[2]~reg0DUPLICATE ; clk      ;
; N/A           ; None        ; -3.971 ns ; sensor[6] ; fan_rps[2]~reg0          ; clk      ;
; N/A           ; None        ; -3.973 ns ; sensor[6] ; fan_rps[3]~reg0DUPLICATE ; clk      ;
; N/A           ; None        ; -3.974 ns ; sensor[6] ; fan_rps[3]~reg0          ; clk      ;
; N/A           ; None        ; -3.988 ns ; sensor[4] ; fan_rps[2]~reg0          ; clk      ;
; N/A           ; None        ; -3.988 ns ; sensor[4] ; fan_rps[2]~reg0DUPLICATE ; clk      ;
; N/A           ; None        ; -4.031 ns ; sensor[1] ; cooler~reg0              ; clk      ;
; N/A           ; None        ; -4.121 ns ; sensor[0] ; fan_rps[1]~reg0          ; clk      ;
; N/A           ; None        ; -4.121 ns ; sensor[0] ; fan_rps[1]~reg0DUPLICATE ; clk      ;
; N/A           ; None        ; -4.128 ns ; sensor[1] ; fan_rps[1]~reg0DUPLICATE ; clk      ;
; N/A           ; None        ; -4.129 ns ; sensor[0] ; fan_rps[3]~reg0DUPLICATE ; clk      ;
; N/A           ; None        ; -4.129 ns ; sensor[0] ; fan_rps[3]~reg0          ; clk      ;
; N/A           ; None        ; -4.129 ns ; sensor[1] ; fan_rps[1]~reg0          ; clk      ;
; N/A           ; None        ; -4.134 ns ; sensor[1] ; fan_rps[2]~reg0DUPLICATE ; clk      ;
; N/A           ; None        ; -4.135 ns ; sensor[1] ; fan_rps[2]~reg0          ; clk      ;
; N/A           ; None        ; -4.137 ns ; sensor[1] ; fan_rps[3]~reg0DUPLICATE ; clk      ;
; N/A           ; None        ; -4.138 ns ; sensor[1] ; fan_rps[3]~reg0          ; clk      ;
; N/A           ; None        ; -4.256 ns ; sensor[0] ; fan_rps[2]~reg0          ; clk      ;
; N/A           ; None        ; -4.256 ns ; sensor[0] ; fan_rps[2]~reg0DUPLICATE ; clk      ;
; N/A           ; None        ; -4.262 ns ; sensor[7] ; heater~reg0              ; clk      ;
; N/A           ; None        ; -4.410 ns ; sensor[7] ; cooler~reg0              ; clk      ;
; N/A           ; None        ; -4.544 ns ; sensor[7] ; fan_rps[1]~reg0DUPLICATE ; clk      ;
; N/A           ; None        ; -4.545 ns ; sensor[7] ; fan_rps[1]~reg0          ; clk      ;
; N/A           ; None        ; -4.550 ns ; sensor[7] ; fan_rps[2]~reg0DUPLICATE ; clk      ;
; N/A           ; None        ; -4.551 ns ; sensor[7] ; fan_rps[2]~reg0          ; clk      ;
; N/A           ; None        ; -4.553 ns ; sensor[7] ; fan_rps[3]~reg0DUPLICATE ; clk      ;
; N/A           ; None        ; -4.554 ns ; sensor[7] ; fan_rps[3]~reg0          ; clk      ;
+---------------+-------------+-----------+-----------+--------------------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.0 Build 132 02/25/2009 SJ Web Edition
    Info: Processing started: Sun Aug 27 13:45:17 2023
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off incubator -c incubator --timing_analysis_only
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk" is an undefined clock
Info: Clock "clk" has Internal fmax of 473.71 MHz between source register "cooler~reg0" and destination register "fan_rps[3]~reg0" (period= 2.111 ns)
    Info: + Longest register to register delay is 1.927 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X25_Y20_N19; Fanout = 4; REG Node = 'cooler~reg0'
        Info: 2: + IC(0.272 ns) + CELL(0.357 ns) = 0.629 ns; Loc. = LCCOMB_X25_Y20_N6; Fanout = 1; COMB Node = 'fan_rps[1]~25'
        Info: 3: + IC(0.218 ns) + CELL(0.154 ns) = 1.001 ns; Loc. = LCCOMB_X25_Y20_N30; Fanout = 1; COMB Node = 'fan_rps[1]~28'
        Info: 4: + IC(0.240 ns) + CELL(0.228 ns) = 1.469 ns; Loc. = LCCOMB_X25_Y20_N16; Fanout = 6; COMB Node = 'fan_rps[1]~31'
        Info: 5: + IC(0.250 ns) + CELL(0.053 ns) = 1.772 ns; Loc. = LCCOMB_X25_Y20_N0; Fanout = 1; COMB Node = 'fan_rps[3]~32'
        Info: 6: + IC(0.000 ns) + CELL(0.155 ns) = 1.927 ns; Loc. = LCFF_X25_Y20_N1; Fanout = 5; REG Node = 'fan_rps[3]~reg0'
        Info: Total cell delay = 0.947 ns ( 49.14 % )
        Info: Total interconnect delay = 0.980 ns ( 50.86 % )
    Info: - Smallest clock skew is 0.000 ns
        Info: + Shortest clock path from clock "clk" to destination register is 2.478 ns
            Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N20; Fanout = 1; CLK Node = 'clk'
            Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 8; COMB Node = 'clk~clkctrl'
            Info: 3: + IC(0.663 ns) + CELL(0.618 ns) = 2.478 ns; Loc. = LCFF_X25_Y20_N1; Fanout = 5; REG Node = 'fan_rps[3]~reg0'
            Info: Total cell delay = 1.472 ns ( 59.40 % )
            Info: Total interconnect delay = 1.006 ns ( 40.60 % )
        Info: - Longest clock path from clock "clk" to source register is 2.478 ns
            Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N20; Fanout = 1; CLK Node = 'clk'
            Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 8; COMB Node = 'clk~clkctrl'
            Info: 3: + IC(0.663 ns) + CELL(0.618 ns) = 2.478 ns; Loc. = LCFF_X25_Y20_N19; Fanout = 4; REG Node = 'cooler~reg0'
            Info: Total cell delay = 1.472 ns ( 59.40 % )
            Info: Total interconnect delay = 1.006 ns ( 40.60 % )
    Info: + Micro clock to output delay of source is 0.094 ns
    Info: + Micro setup delay of destination is 0.090 ns
Info: tsu for register "fan_rps[3]~reg0" (data pin = "sensor[7]", clock pin = "clk") is 6.186 ns
    Info: + Longest pin to register delay is 8.574 ns
        Info: 1: + IC(0.000 ns) + CELL(0.799 ns) = 0.799 ns; Loc. = PIN_V9; Fanout = 2; PIN Node = 'sensor[7]'
        Info: 2: + IC(4.719 ns) + CELL(0.272 ns) = 5.790 ns; Loc. = LCCOMB_X26_Y20_N16; Fanout = 6; COMB Node = 'fan_rps[1]~24'
        Info: 3: + IC(0.578 ns) + CELL(0.366 ns) = 6.734 ns; Loc. = LCCOMB_X25_Y20_N22; Fanout = 7; COMB Node = 'LessThan1~1'
        Info: 4: + IC(0.536 ns) + CELL(0.378 ns) = 7.648 ns; Loc. = LCCOMB_X25_Y20_N30; Fanout = 1; COMB Node = 'fan_rps[1]~28'
        Info: 5: + IC(0.240 ns) + CELL(0.228 ns) = 8.116 ns; Loc. = LCCOMB_X25_Y20_N16; Fanout = 6; COMB Node = 'fan_rps[1]~31'
        Info: 6: + IC(0.250 ns) + CELL(0.053 ns) = 8.419 ns; Loc. = LCCOMB_X25_Y20_N0; Fanout = 1; COMB Node = 'fan_rps[3]~32'
        Info: 7: + IC(0.000 ns) + CELL(0.155 ns) = 8.574 ns; Loc. = LCFF_X25_Y20_N1; Fanout = 5; REG Node = 'fan_rps[3]~reg0'
        Info: Total cell delay = 2.251 ns ( 26.25 % )
        Info: Total interconnect delay = 6.323 ns ( 73.75 % )
    Info: + Micro setup delay of destination is 0.090 ns
    Info: - Shortest clock path from clock "clk" to destination register is 2.478 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N20; Fanout = 1; CLK Node = 'clk'
        Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 8; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(0.663 ns) + CELL(0.618 ns) = 2.478 ns; Loc. = LCFF_X25_Y20_N1; Fanout = 5; REG Node = 'fan_rps[3]~reg0'
        Info: Total cell delay = 1.472 ns ( 59.40 % )
        Info: Total interconnect delay = 1.006 ns ( 40.60 % )
Info: tco from clock "clk" to destination pin "cooler" through register "cooler~reg0" is 6.721 ns
    Info: + Longest clock path from clock "clk" to source register is 2.478 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N20; Fanout = 1; CLK Node = 'clk'
        Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 8; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(0.663 ns) + CELL(0.618 ns) = 2.478 ns; Loc. = LCFF_X25_Y20_N19; Fanout = 4; REG Node = 'cooler~reg0'
        Info: Total cell delay = 1.472 ns ( 59.40 % )
        Info: Total interconnect delay = 1.006 ns ( 40.60 % )
    Info: + Micro clock to output delay of source is 0.094 ns
    Info: + Longest register to pin delay is 4.149 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X25_Y20_N19; Fanout = 4; REG Node = 'cooler~reg0'
        Info: 2: + IC(2.005 ns) + CELL(2.144 ns) = 4.149 ns; Loc. = PIN_L21; Fanout = 0; PIN Node = 'cooler'
        Info: Total cell delay = 2.144 ns ( 51.68 % )
        Info: Total interconnect delay = 2.005 ns ( 48.32 % )
Info: th for register "cooler~reg0" (data pin = "sensor[5]", clock pin = "clk") is -3.127 ns
    Info: + Longest clock path from clock "clk" to destination register is 2.478 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N20; Fanout = 1; CLK Node = 'clk'
        Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 8; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(0.663 ns) + CELL(0.618 ns) = 2.478 ns; Loc. = LCFF_X25_Y20_N19; Fanout = 4; REG Node = 'cooler~reg0'
        Info: Total cell delay = 1.472 ns ( 59.40 % )
        Info: Total interconnect delay = 1.006 ns ( 40.60 % )
    Info: + Micro hold delay of destination is 0.149 ns
    Info: - Shortest pin to register delay is 5.754 ns
        Info: 1: + IC(0.000 ns) + CELL(0.810 ns) = 0.810 ns; Loc. = PIN_K20; Fanout = 7; PIN Node = 'sensor[5]'
        Info: 2: + IC(4.561 ns) + CELL(0.228 ns) = 5.599 ns; Loc. = LCCOMB_X25_Y20_N18; Fanout = 1; COMB Node = 'Mux5~1'
        Info: 3: + IC(0.000 ns) + CELL(0.155 ns) = 5.754 ns; Loc. = LCFF_X25_Y20_N19; Fanout = 4; REG Node = 'cooler~reg0'
        Info: Total cell delay = 1.193 ns ( 20.73 % )
        Info: Total interconnect delay = 4.561 ns ( 79.27 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 194 megabytes
    Info: Processing ended: Sun Aug 27 13:45:17 2023
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


