# Progetto di Reti Logiche - A.A. 2022-2023

[![License: GPL v2](https://img.shields.io/badge/License-GPL_v2-blue.svg)](https://github.com/ale-polimi/progetto-RL-2022-2023/blob/main/LICENSE)

Prova finale di Reti Logiche per l'anno accademico 2022-2023.
Docente: Palermo Gianluca

**Valutazione**: 26/30

## Obiettivo del progetto

L'obiettivo del progetto è quello di creare un modulo descritto in linguaggio VHDL che riceve una sequenza di bit in ingresso, decodifica la sequenza, recupera il dato dalla memoria e lo scrive su una delle quattro uscite disponibili.

La specifica completa è disponibile [qui](https://github.com/ale-polimi/progetto-RL-2022-2023/blob/main/documents/PFRL_Specifica_22_23.pdf).

Le regole del progetto sono disponibili [qui](https://github.com/ale-polimi/progetto-RL-2022-2023/blob/main/documents/PFRL_Regole_22_23.pdf).

## Documentazione

La documentazione per il progetto è disponibile [qui](https://github.com/ale-polimi/progetto-RL-2022-2023/blob/main/documents/Documentazione_Progetto_RL_2022_2023.pdf).

## Strumenti utilizzati

|||
|-----|-----|
| Linguaggio | VHDL |
| Suite di sviluppo | Xilinx Vivado v.2016.4 |

## Copyright e licenza

Il progetto è distribuito sotto [licenza GPL v2](https://github.com/ale-polimi/progetto-RL-2022-2023/blob/main/LICENSE), si applicano le limitazioni descritte in tale licenza.
