TimeQuest Timing Analyzer report for cofre_novo
Mon Jan 20 23:16:37 2020
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk_50M'
 12. Slow Model Setup: 'contador:conta3|carry_out'
 13. Slow Model Setup: 'PWM:pwm0|clock_pwm:PRESCALER|clk_div'
 14. Slow Model Setup: 'clock:divisor|clk_div'
 15. Slow Model Setup: 'enter'
 16. Slow Model Hold: 'enter'
 17. Slow Model Hold: 'clock:divisor|clk_div'
 18. Slow Model Hold: 'clk_50M'
 19. Slow Model Hold: 'PWM:pwm0|clock_pwm:PRESCALER|clk_div'
 20. Slow Model Hold: 'contador:conta3|carry_out'
 21. Slow Model Recovery: 'enter'
 22. Slow Model Recovery: 'clock:divisor|clk_div'
 23. Slow Model Removal: 'clock:divisor|clk_div'
 24. Slow Model Removal: 'enter'
 25. Slow Model Minimum Pulse Width: 'clk_50M'
 26. Slow Model Minimum Pulse Width: 'enter'
 27. Slow Model Minimum Pulse Width: 'PWM:pwm0|clock_pwm:PRESCALER|clk_div'
 28. Slow Model Minimum Pulse Width: 'clock:divisor|clk_div'
 29. Slow Model Minimum Pulse Width: 'contador:conta3|carry_out'
 30. Setup Times
 31. Hold Times
 32. Clock to Output Times
 33. Minimum Clock to Output Times
 34. Propagation Delay
 35. Minimum Propagation Delay
 36. Fast Model Setup Summary
 37. Fast Model Hold Summary
 38. Fast Model Recovery Summary
 39. Fast Model Removal Summary
 40. Fast Model Minimum Pulse Width Summary
 41. Fast Model Setup: 'clk_50M'
 42. Fast Model Setup: 'contador:conta3|carry_out'
 43. Fast Model Setup: 'PWM:pwm0|clock_pwm:PRESCALER|clk_div'
 44. Fast Model Setup: 'clock:divisor|clk_div'
 45. Fast Model Setup: 'enter'
 46. Fast Model Hold: 'clock:divisor|clk_div'
 47. Fast Model Hold: 'clk_50M'
 48. Fast Model Hold: 'enter'
 49. Fast Model Hold: 'PWM:pwm0|clock_pwm:PRESCALER|clk_div'
 50. Fast Model Hold: 'contador:conta3|carry_out'
 51. Fast Model Recovery: 'enter'
 52. Fast Model Recovery: 'clock:divisor|clk_div'
 53. Fast Model Removal: 'clock:divisor|clk_div'
 54. Fast Model Removal: 'enter'
 55. Fast Model Minimum Pulse Width: 'clk_50M'
 56. Fast Model Minimum Pulse Width: 'enter'
 57. Fast Model Minimum Pulse Width: 'PWM:pwm0|clock_pwm:PRESCALER|clk_div'
 58. Fast Model Minimum Pulse Width: 'clock:divisor|clk_div'
 59. Fast Model Minimum Pulse Width: 'contador:conta3|carry_out'
 60. Setup Times
 61. Hold Times
 62. Clock to Output Times
 63. Minimum Clock to Output Times
 64. Propagation Delay
 65. Minimum Propagation Delay
 66. Multicorner Timing Analysis Summary
 67. Setup Times
 68. Hold Times
 69. Clock to Output Times
 70. Minimum Clock to Output Times
 71. Progagation Delay
 72. Minimum Progagation Delay
 73. Setup Transfers
 74. Hold Transfers
 75. Recovery Transfers
 76. Removal Transfers
 77. Report TCCS
 78. Report RSKM
 79. Unconstrained Paths
 80. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; cofre_novo                                                        ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                     ;
+--------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------+
; Clock Name                           ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                  ;
+--------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------+
; clk_50M                              ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_50M }                              ;
; clock:divisor|clk_div                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock:divisor|clk_div }                ;
; contador:conta3|carry_out            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { contador:conta3|carry_out }            ;
; enter                                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { enter }                                ;
; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { PWM:pwm0|clock_pwm:PRESCALER|clk_div } ;
+--------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                             ;
+------------+-----------------+--------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                           ; Note                                                          ;
+------------+-----------------+--------------------------------------+---------------------------------------------------------------+
; 158.7 MHz  ; 158.7 MHz       ; clk_50M                              ;                                                               ;
; 377.36 MHz ; 377.36 MHz      ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ;                                                               ;
; 606.43 MHz ; 500.0 MHz       ; clock:divisor|clk_div                ; limit due to low minimum pulse width violation (tcl)          ;
; 693.48 MHz ; 450.05 MHz      ; enter                                ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+--------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------------+
; Slow Model Setup Summary                                      ;
+--------------------------------------+--------+---------------+
; Clock                                ; Slack  ; End Point TNS ;
+--------------------------------------+--------+---------------+
; clk_50M                              ; -5.301 ; -189.084      ;
; contador:conta3|carry_out            ; -3.168 ; -7.805        ;
; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; -1.650 ; -13.416       ;
; clock:divisor|clk_div                ; -0.649 ; -2.149        ;
; enter                                ; -0.221 ; -0.221        ;
+--------------------------------------+--------+---------------+


+---------------------------------------------------------------+
; Slow Model Hold Summary                                       ;
+--------------------------------------+--------+---------------+
; Clock                                ; Slack  ; End Point TNS ;
+--------------------------------------+--------+---------------+
; enter                                ; -2.777 ; -4.660        ;
; clock:divisor|clk_div                ; -2.723 ; -2.723        ;
; clk_50M                              ; -2.558 ; -5.073        ;
; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.391  ; 0.000         ;
; contador:conta3|carry_out            ; 1.091  ; 0.000         ;
+--------------------------------------+--------+---------------+


+------------------------------------------------+
; Slow Model Recovery Summary                    ;
+-----------------------+--------+---------------+
; Clock                 ; Slack  ; End Point TNS ;
+-----------------------+--------+---------------+
; enter                 ; -1.663 ; -3.326        ;
; clock:divisor|clk_div ; 0.444  ; 0.000         ;
+-----------------------+--------+---------------+


+------------------------------------------------+
; Slow Model Removal Summary                     ;
+-----------------------+--------+---------------+
; Clock                 ; Slack  ; End Point TNS ;
+-----------------------+--------+---------------+
; clock:divisor|clk_div ; -0.174 ; -0.696        ;
; enter                 ; 1.068  ; 0.000         ;
+-----------------------+--------+---------------+


+---------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                        ;
+--------------------------------------+--------+---------------+
; Clock                                ; Slack  ; End Point TNS ;
+--------------------------------------+--------+---------------+
; clk_50M                              ; -1.380 ; -67.380       ;
; enter                                ; -1.222 ; -4.222        ;
; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; -0.500 ; -11.000       ;
; clock:divisor|clk_div                ; -0.500 ; -5.000        ;
; contador:conta3|carry_out            ; 0.500  ; 0.000         ;
+--------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_50M'                                                                                                                                  ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.301 ; clock:divisor|count[0]                ; clock:divisor|count[24]               ; clk_50M      ; clk_50M     ; 1.000        ; 0.000      ; 6.337      ;
; -5.300 ; clock:divisor|count[0]                ; clock:divisor|clk_div                 ; clk_50M      ; clk_50M     ; 1.000        ; 0.000      ; 6.336      ;
; -5.213 ; clock:divisor|count[0]                ; clock:divisor|count[0]                ; clk_50M      ; clk_50M     ; 1.000        ; 0.000      ; 6.249      ;
; -4.986 ; clock:divisor|count[0]                ; clock:divisor|count[18]               ; clk_50M      ; clk_50M     ; 1.000        ; 0.000      ; 6.022      ;
; -4.843 ; clock:divisor|count[6]                ; clock:divisor|count[24]               ; clk_50M      ; clk_50M     ; 1.000        ; 0.000      ; 5.879      ;
; -4.842 ; clock:divisor|count[6]                ; clock:divisor|clk_div                 ; clk_50M      ; clk_50M     ; 1.000        ; 0.000      ; 5.878      ;
; -4.831 ; clock:divisor|count[0]                ; clock:divisor|count[13]               ; clk_50M      ; clk_50M     ; 1.000        ; 0.000      ; 5.867      ;
; -4.831 ; clock:divisor|count[0]                ; clock:divisor|count[6]                ; clk_50M      ; clk_50M     ; 1.000        ; 0.000      ; 5.867      ;
; -4.830 ; clock:divisor|count[0]                ; clock:divisor|count[12]               ; clk_50M      ; clk_50M     ; 1.000        ; 0.000      ; 5.866      ;
; -4.829 ; clock:divisor|count[0]                ; clock:divisor|count[11]               ; clk_50M      ; clk_50M     ; 1.000        ; 0.000      ; 5.865      ;
; -4.828 ; clock:divisor|count[0]                ; clock:divisor|count[16]               ; clk_50M      ; clk_50M     ; 1.000        ; 0.000      ; 5.864      ;
; -4.828 ; clock:divisor|count[0]                ; clock:divisor|count[20]               ; clk_50M      ; clk_50M     ; 1.000        ; 0.000      ; 5.864      ;
; -4.826 ; clock:divisor|count[0]                ; clock:divisor|count[19]               ; clk_50M      ; clk_50M     ; 1.000        ; 0.000      ; 5.862      ;
; -4.824 ; clock:divisor|count[0]                ; clock:divisor|count[22]               ; clk_50M      ; clk_50M     ; 1.000        ; 0.000      ; 5.860      ;
; -4.824 ; clock:divisor|count[0]                ; clock:divisor|count[14]               ; clk_50M      ; clk_50M     ; 1.000        ; 0.000      ; 5.860      ;
; -4.823 ; clock:divisor|count[0]                ; clock:divisor|count[21]               ; clk_50M      ; clk_50M     ; 1.000        ; 0.000      ; 5.859      ;
; -4.808 ; clock:divisor|count[1]                ; clock:divisor|count[24]               ; clk_50M      ; clk_50M     ; 1.000        ; -0.009     ; 5.835      ;
; -4.807 ; clock:divisor|count[1]                ; clock:divisor|clk_div                 ; clk_50M      ; clk_50M     ; 1.000        ; -0.009     ; 5.834      ;
; -4.795 ; PWM:pwm0|clock_pwm:PRESCALER|count[1] ; PWM:pwm0|clock_pwm:PRESCALER|clk_div  ; clk_50M      ; clk_50M     ; 1.000        ; 0.000      ; 5.831      ;
; -4.757 ; PWM:pwm0|clock_pwm:PRESCALER|count[0] ; PWM:pwm0|clock_pwm:PRESCALER|clk_div  ; clk_50M      ; clk_50M     ; 1.000        ; 0.000      ; 5.793      ;
; -4.755 ; clock:divisor|count[6]                ; clock:divisor|count[0]                ; clk_50M      ; clk_50M     ; 1.000        ; 0.000      ; 5.791      ;
; -4.743 ; clock:divisor|count[2]                ; clock:divisor|count[24]               ; clk_50M      ; clk_50M     ; 1.000        ; -0.009     ; 5.770      ;
; -4.742 ; clock:divisor|count[2]                ; clock:divisor|clk_div                 ; clk_50M      ; clk_50M     ; 1.000        ; -0.009     ; 5.769      ;
; -4.732 ; PWM:pwm0|clock_pwm:PRESCALER|count[1] ; PWM:pwm0|clock_pwm:PRESCALER|count[7] ; clk_50M      ; clk_50M     ; 1.000        ; 0.000      ; 5.768      ;
; -4.732 ; PWM:pwm0|clock_pwm:PRESCALER|count[1] ; PWM:pwm0|clock_pwm:PRESCALER|count[4] ; clk_50M      ; clk_50M     ; 1.000        ; 0.000      ; 5.768      ;
; -4.731 ; PWM:pwm0|clock_pwm:PRESCALER|count[1] ; PWM:pwm0|clock_pwm:PRESCALER|count[5] ; clk_50M      ; clk_50M     ; 1.000        ; 0.000      ; 5.767      ;
; -4.731 ; PWM:pwm0|clock_pwm:PRESCALER|count[1] ; PWM:pwm0|clock_pwm:PRESCALER|count[8] ; clk_50M      ; clk_50M     ; 1.000        ; 0.000      ; 5.767      ;
; -4.731 ; PWM:pwm0|clock_pwm:PRESCALER|count[1] ; PWM:pwm0|clock_pwm:PRESCALER|count[1] ; clk_50M      ; clk_50M     ; 1.000        ; 0.000      ; 5.767      ;
; -4.720 ; clock:divisor|count[1]                ; clock:divisor|count[0]                ; clk_50M      ; clk_50M     ; 1.000        ; -0.009     ; 5.747      ;
; -4.704 ; clock:divisor|count[3]                ; clock:divisor|count[24]               ; clk_50M      ; clk_50M     ; 1.000        ; -0.009     ; 5.731      ;
; -4.703 ; clock:divisor|count[3]                ; clock:divisor|clk_div                 ; clk_50M      ; clk_50M     ; 1.000        ; -0.009     ; 5.730      ;
; -4.694 ; PWM:pwm0|clock_pwm:PRESCALER|count[0] ; PWM:pwm0|clock_pwm:PRESCALER|count[7] ; clk_50M      ; clk_50M     ; 1.000        ; 0.000      ; 5.730      ;
; -4.694 ; PWM:pwm0|clock_pwm:PRESCALER|count[0] ; PWM:pwm0|clock_pwm:PRESCALER|count[4] ; clk_50M      ; clk_50M     ; 1.000        ; 0.000      ; 5.730      ;
; -4.693 ; PWM:pwm0|clock_pwm:PRESCALER|count[0] ; PWM:pwm0|clock_pwm:PRESCALER|count[5] ; clk_50M      ; clk_50M     ; 1.000        ; 0.000      ; 5.729      ;
; -4.693 ; PWM:pwm0|clock_pwm:PRESCALER|count[0] ; PWM:pwm0|clock_pwm:PRESCALER|count[8] ; clk_50M      ; clk_50M     ; 1.000        ; 0.000      ; 5.729      ;
; -4.693 ; PWM:pwm0|clock_pwm:PRESCALER|count[0] ; PWM:pwm0|clock_pwm:PRESCALER|count[1] ; clk_50M      ; clk_50M     ; 1.000        ; 0.000      ; 5.729      ;
; -4.678 ; PWM:pwm0|clock_pwm:PRESCALER|count[1] ; PWM:pwm0|clock_pwm:PRESCALER|count[6] ; clk_50M      ; clk_50M     ; 1.000        ; 0.000      ; 5.714      ;
; -4.655 ; clock:divisor|count[2]                ; clock:divisor|count[0]                ; clk_50M      ; clk_50M     ; 1.000        ; -0.009     ; 5.682      ;
; -4.640 ; PWM:pwm0|clock_pwm:PRESCALER|count[0] ; PWM:pwm0|clock_pwm:PRESCALER|count[6] ; clk_50M      ; clk_50M     ; 1.000        ; 0.000      ; 5.676      ;
; -4.616 ; clock:divisor|count[3]                ; clock:divisor|count[0]                ; clk_50M      ; clk_50M     ; 1.000        ; -0.009     ; 5.643      ;
; -4.601 ; clock:divisor|count[4]                ; clock:divisor|count[24]               ; clk_50M      ; clk_50M     ; 1.000        ; -0.009     ; 5.628      ;
; -4.600 ; clock:divisor|count[4]                ; clock:divisor|clk_div                 ; clk_50M      ; clk_50M     ; 1.000        ; -0.009     ; 5.627      ;
; -4.580 ; PWM:pwm0|clock_pwm:PRESCALER|count[4] ; PWM:pwm0|clock_pwm:PRESCALER|clk_div  ; clk_50M      ; clk_50M     ; 1.000        ; 0.000      ; 5.616      ;
; -4.572 ; PWM:pwm0|clock_pwm:PRESCALER|count[2] ; PWM:pwm0|clock_pwm:PRESCALER|clk_div  ; clk_50M      ; clk_50M     ; 1.000        ; 0.000      ; 5.608      ;
; -4.562 ; clock:divisor|count[5]                ; clock:divisor|count[24]               ; clk_50M      ; clk_50M     ; 1.000        ; -0.009     ; 5.589      ;
; -4.561 ; clock:divisor|count[5]                ; clock:divisor|clk_div                 ; clk_50M      ; clk_50M     ; 1.000        ; -0.009     ; 5.588      ;
; -4.555 ; PWM:pwm0|clock_pwm:PRESCALER|count[5] ; PWM:pwm0|clock_pwm:PRESCALER|clk_div  ; clk_50M      ; clk_50M     ; 1.000        ; 0.000      ; 5.591      ;
; -4.544 ; PWM:pwm0|clock_pwm:PRESCALER|count[3] ; PWM:pwm0|clock_pwm:PRESCALER|clk_div  ; clk_50M      ; clk_50M     ; 1.000        ; 0.000      ; 5.580      ;
; -4.528 ; clock:divisor|count[6]                ; clock:divisor|count[18]               ; clk_50M      ; clk_50M     ; 1.000        ; 0.000      ; 5.564      ;
; -4.517 ; PWM:pwm0|clock_pwm:PRESCALER|count[4] ; PWM:pwm0|clock_pwm:PRESCALER|count[7] ; clk_50M      ; clk_50M     ; 1.000        ; 0.000      ; 5.553      ;
; -4.517 ; PWM:pwm0|clock_pwm:PRESCALER|count[4] ; PWM:pwm0|clock_pwm:PRESCALER|count[4] ; clk_50M      ; clk_50M     ; 1.000        ; 0.000      ; 5.553      ;
; -4.516 ; PWM:pwm0|clock_pwm:PRESCALER|count[4] ; PWM:pwm0|clock_pwm:PRESCALER|count[5] ; clk_50M      ; clk_50M     ; 1.000        ; 0.000      ; 5.552      ;
; -4.516 ; PWM:pwm0|clock_pwm:PRESCALER|count[4] ; PWM:pwm0|clock_pwm:PRESCALER|count[8] ; clk_50M      ; clk_50M     ; 1.000        ; 0.000      ; 5.552      ;
; -4.516 ; PWM:pwm0|clock_pwm:PRESCALER|count[4] ; PWM:pwm0|clock_pwm:PRESCALER|count[1] ; clk_50M      ; clk_50M     ; 1.000        ; 0.000      ; 5.552      ;
; -4.513 ; clock:divisor|count[4]                ; clock:divisor|count[0]                ; clk_50M      ; clk_50M     ; 1.000        ; -0.009     ; 5.540      ;
; -4.509 ; PWM:pwm0|clock_pwm:PRESCALER|count[2] ; PWM:pwm0|clock_pwm:PRESCALER|count[7] ; clk_50M      ; clk_50M     ; 1.000        ; 0.000      ; 5.545      ;
; -4.509 ; PWM:pwm0|clock_pwm:PRESCALER|count[2] ; PWM:pwm0|clock_pwm:PRESCALER|count[4] ; clk_50M      ; clk_50M     ; 1.000        ; 0.000      ; 5.545      ;
; -4.508 ; PWM:pwm0|clock_pwm:PRESCALER|count[2] ; PWM:pwm0|clock_pwm:PRESCALER|count[5] ; clk_50M      ; clk_50M     ; 1.000        ; 0.000      ; 5.544      ;
; -4.508 ; PWM:pwm0|clock_pwm:PRESCALER|count[2] ; PWM:pwm0|clock_pwm:PRESCALER|count[8] ; clk_50M      ; clk_50M     ; 1.000        ; 0.000      ; 5.544      ;
; -4.508 ; PWM:pwm0|clock_pwm:PRESCALER|count[2] ; PWM:pwm0|clock_pwm:PRESCALER|count[1] ; clk_50M      ; clk_50M     ; 1.000        ; 0.000      ; 5.544      ;
; -4.503 ; clock:divisor|count[11]               ; clock:divisor|count[24]               ; clk_50M      ; clk_50M     ; 1.000        ; 0.000      ; 5.539      ;
; -4.502 ; clock:divisor|count[11]               ; clock:divisor|clk_div                 ; clk_50M      ; clk_50M     ; 1.000        ; 0.000      ; 5.538      ;
; -4.493 ; clock:divisor|count[1]                ; clock:divisor|count[18]               ; clk_50M      ; clk_50M     ; 1.000        ; -0.009     ; 5.520      ;
; -4.492 ; PWM:pwm0|clock_pwm:PRESCALER|count[5] ; PWM:pwm0|clock_pwm:PRESCALER|count[7] ; clk_50M      ; clk_50M     ; 1.000        ; 0.000      ; 5.528      ;
; -4.492 ; PWM:pwm0|clock_pwm:PRESCALER|count[5] ; PWM:pwm0|clock_pwm:PRESCALER|count[4] ; clk_50M      ; clk_50M     ; 1.000        ; 0.000      ; 5.528      ;
; -4.491 ; PWM:pwm0|clock_pwm:PRESCALER|count[5] ; PWM:pwm0|clock_pwm:PRESCALER|count[5] ; clk_50M      ; clk_50M     ; 1.000        ; 0.000      ; 5.527      ;
; -4.491 ; PWM:pwm0|clock_pwm:PRESCALER|count[5] ; PWM:pwm0|clock_pwm:PRESCALER|count[8] ; clk_50M      ; clk_50M     ; 1.000        ; 0.000      ; 5.527      ;
; -4.491 ; PWM:pwm0|clock_pwm:PRESCALER|count[5] ; PWM:pwm0|clock_pwm:PRESCALER|count[1] ; clk_50M      ; clk_50M     ; 1.000        ; 0.000      ; 5.527      ;
; -4.481 ; PWM:pwm0|clock_pwm:PRESCALER|count[3] ; PWM:pwm0|clock_pwm:PRESCALER|count[7] ; clk_50M      ; clk_50M     ; 1.000        ; 0.000      ; 5.517      ;
; -4.481 ; PWM:pwm0|clock_pwm:PRESCALER|count[3] ; PWM:pwm0|clock_pwm:PRESCALER|count[4] ; clk_50M      ; clk_50M     ; 1.000        ; 0.000      ; 5.517      ;
; -4.480 ; PWM:pwm0|clock_pwm:PRESCALER|count[3] ; PWM:pwm0|clock_pwm:PRESCALER|count[5] ; clk_50M      ; clk_50M     ; 1.000        ; 0.000      ; 5.516      ;
; -4.480 ; PWM:pwm0|clock_pwm:PRESCALER|count[3] ; PWM:pwm0|clock_pwm:PRESCALER|count[8] ; clk_50M      ; clk_50M     ; 1.000        ; 0.000      ; 5.516      ;
; -4.480 ; PWM:pwm0|clock_pwm:PRESCALER|count[3] ; PWM:pwm0|clock_pwm:PRESCALER|count[1] ; clk_50M      ; clk_50M     ; 1.000        ; 0.000      ; 5.516      ;
; -4.474 ; clock:divisor|count[5]                ; clock:divisor|count[0]                ; clk_50M      ; clk_50M     ; 1.000        ; -0.009     ; 5.501      ;
; -4.474 ; PWM:pwm0|clock_pwm:PRESCALER|count[6] ; PWM:pwm0|clock_pwm:PRESCALER|clk_div  ; clk_50M      ; clk_50M     ; 1.000        ; 0.000      ; 5.510      ;
; -4.463 ; PWM:pwm0|clock_pwm:PRESCALER|count[4] ; PWM:pwm0|clock_pwm:PRESCALER|count[6] ; clk_50M      ; clk_50M     ; 1.000        ; 0.000      ; 5.499      ;
; -4.455 ; PWM:pwm0|clock_pwm:PRESCALER|count[2] ; PWM:pwm0|clock_pwm:PRESCALER|count[6] ; clk_50M      ; clk_50M     ; 1.000        ; 0.000      ; 5.491      ;
; -4.438 ; PWM:pwm0|clock_pwm:PRESCALER|count[5] ; PWM:pwm0|clock_pwm:PRESCALER|count[6] ; clk_50M      ; clk_50M     ; 1.000        ; 0.000      ; 5.474      ;
; -4.428 ; clock:divisor|count[2]                ; clock:divisor|count[18]               ; clk_50M      ; clk_50M     ; 1.000        ; -0.009     ; 5.455      ;
; -4.427 ; PWM:pwm0|clock_pwm:PRESCALER|count[3] ; PWM:pwm0|clock_pwm:PRESCALER|count[6] ; clk_50M      ; clk_50M     ; 1.000        ; 0.000      ; 5.463      ;
; -4.418 ; PWM:pwm0|clock_pwm:PRESCALER|count[7] ; PWM:pwm0|clock_pwm:PRESCALER|clk_div  ; clk_50M      ; clk_50M     ; 1.000        ; 0.000      ; 5.454      ;
; -4.415 ; clock:divisor|count[11]               ; clock:divisor|count[0]                ; clk_50M      ; clk_50M     ; 1.000        ; 0.000      ; 5.451      ;
; -4.411 ; PWM:pwm0|clock_pwm:PRESCALER|count[6] ; PWM:pwm0|clock_pwm:PRESCALER|count[7] ; clk_50M      ; clk_50M     ; 1.000        ; 0.000      ; 5.447      ;
; -4.411 ; PWM:pwm0|clock_pwm:PRESCALER|count[6] ; PWM:pwm0|clock_pwm:PRESCALER|count[4] ; clk_50M      ; clk_50M     ; 1.000        ; 0.000      ; 5.447      ;
; -4.410 ; PWM:pwm0|clock_pwm:PRESCALER|count[6] ; PWM:pwm0|clock_pwm:PRESCALER|count[5] ; clk_50M      ; clk_50M     ; 1.000        ; 0.000      ; 5.446      ;
; -4.410 ; PWM:pwm0|clock_pwm:PRESCALER|count[6] ; PWM:pwm0|clock_pwm:PRESCALER|count[8] ; clk_50M      ; clk_50M     ; 1.000        ; 0.000      ; 5.446      ;
; -4.410 ; PWM:pwm0|clock_pwm:PRESCALER|count[6] ; PWM:pwm0|clock_pwm:PRESCALER|count[1] ; clk_50M      ; clk_50M     ; 1.000        ; 0.000      ; 5.446      ;
; -4.395 ; clock:divisor|count[12]               ; clock:divisor|count[24]               ; clk_50M      ; clk_50M     ; 1.000        ; 0.000      ; 5.431      ;
; -4.394 ; clock:divisor|count[12]               ; clock:divisor|clk_div                 ; clk_50M      ; clk_50M     ; 1.000        ; 0.000      ; 5.430      ;
; -4.392 ; clock:divisor|count[7]                ; clock:divisor|count[24]               ; clk_50M      ; clk_50M     ; 1.000        ; -0.009     ; 5.419      ;
; -4.391 ; clock:divisor|count[7]                ; clock:divisor|clk_div                 ; clk_50M      ; clk_50M     ; 1.000        ; -0.009     ; 5.418      ;
; -4.389 ; clock:divisor|count[3]                ; clock:divisor|count[18]               ; clk_50M      ; clk_50M     ; 1.000        ; -0.009     ; 5.416      ;
; -4.373 ; clock:divisor|count[6]                ; clock:divisor|count[13]               ; clk_50M      ; clk_50M     ; 1.000        ; 0.000      ; 5.409      ;
; -4.373 ; clock:divisor|count[6]                ; clock:divisor|count[6]                ; clk_50M      ; clk_50M     ; 1.000        ; 0.000      ; 5.409      ;
; -4.372 ; clock:divisor|count[6]                ; clock:divisor|count[12]               ; clk_50M      ; clk_50M     ; 1.000        ; 0.000      ; 5.408      ;
; -4.371 ; clock:divisor|count[6]                ; clock:divisor|count[11]               ; clk_50M      ; clk_50M     ; 1.000        ; 0.000      ; 5.407      ;
; -4.370 ; clock:divisor|count[6]                ; clock:divisor|count[16]               ; clk_50M      ; clk_50M     ; 1.000        ; 0.000      ; 5.406      ;
; -4.370 ; clock:divisor|count[6]                ; clock:divisor|count[20]               ; clk_50M      ; clk_50M     ; 1.000        ; 0.000      ; 5.406      ;
; -4.368 ; clock:divisor|count[6]                ; clock:divisor|count[19]               ; clk_50M      ; clk_50M     ; 1.000        ; 0.000      ; 5.404      ;
; -4.366 ; clock:divisor|count[6]                ; clock:divisor|count[22]               ; clk_50M      ; clk_50M     ; 1.000        ; 0.000      ; 5.402      ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'contador:conta3|carry_out'                                                                                                                     ;
+--------+--------------------------------+----------------------------+-----------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                    ; Launch Clock          ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+----------------------------+-----------------------+---------------------------+--------------+------------+------------+
; -3.168 ; conta_decada:contadec|block_v  ; conta_decada:contadec|blok ; clock:divisor|clk_div ; contador:conta3|carry_out ; 1.000        ; -2.544     ; 0.699      ;
; -1.278 ; conta_decada:contadec|qtemp[2] ; conta_decada:contadec|q[2] ; clock:divisor|clk_div ; contador:conta3|carry_out ; 1.000        ; -0.375     ; 0.917      ;
; -1.206 ; conta_decada:contadec|qtemp[3] ; conta_decada:contadec|q[3] ; clock:divisor|clk_div ; contador:conta3|carry_out ; 1.000        ; -0.515     ; 0.854      ;
; -1.077 ; conta_decada:contadec|qtemp[0] ; conta_decada:contadec|q[0] ; clock:divisor|clk_div ; contador:conta3|carry_out ; 1.000        ; -0.376     ; 0.735      ;
; -1.076 ; conta_decada:contadec|qtemp[1] ; conta_decada:contadec|q[1] ; clock:divisor|clk_div ; contador:conta3|carry_out ; 1.000        ; -0.375     ; 0.716      ;
+--------+--------------------------------+----------------------------+-----------------------+---------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'PWM:pwm0|clock_pwm:PRESCALER|clk_div'                                                                                                              ;
+--------+------------------+--------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node            ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+--------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; -1.650 ; PWM:pwm0|CONT[0] ; PWM:pwm0|CONT[9]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 2.686      ;
; -1.615 ; PWM:pwm0|CONT[1] ; PWM:pwm0|CONT[9]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 2.651      ;
; -1.590 ; PWM:pwm0|CONT[0] ; PWM:pwm0|CONT[8]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 2.626      ;
; -1.555 ; PWM:pwm0|CONT[1] ; PWM:pwm0|CONT[8]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 2.591      ;
; -1.542 ; PWM:pwm0|CONT[3] ; PWM:pwm0|CONT[9]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 2.578      ;
; -1.519 ; PWM:pwm0|CONT[0] ; PWM:pwm0|CONT[7]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 2.555      ;
; -1.512 ; PWM:pwm0|CONT[2] ; PWM:pwm0|CONT[9]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 2.548      ;
; -1.506 ; PWM:pwm0|CONT[0] ; PWM:pwm0|CONT[5]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 2.542      ;
; -1.484 ; PWM:pwm0|CONT[1] ; PWM:pwm0|CONT[7]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 2.520      ;
; -1.482 ; PWM:pwm0|CONT[3] ; PWM:pwm0|CONT[8]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 2.518      ;
; -1.471 ; PWM:pwm0|CONT[1] ; PWM:pwm0|CONT[5]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 2.507      ;
; -1.452 ; PWM:pwm0|CONT[2] ; PWM:pwm0|CONT[8]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 2.488      ;
; -1.437 ; PWM:pwm0|CONT[0] ; PWM:pwm0|CONT[6]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 2.473      ;
; -1.427 ; PWM:pwm0|CONT[3] ; PWM:pwm0|CONT[0]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 2.463      ;
; -1.423 ; PWM:pwm0|CONT[6] ; PWM:pwm0|CONT[0]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 2.459      ;
; -1.411 ; PWM:pwm0|CONT[3] ; PWM:pwm0|CONT[7]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 2.447      ;
; -1.402 ; PWM:pwm0|CONT[1] ; PWM:pwm0|CONT[6]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 2.438      ;
; -1.398 ; PWM:pwm0|CONT[3] ; PWM:pwm0|CONT[5]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 2.434      ;
; -1.388 ; PWM:pwm0|CONT[7] ; PWM:pwm0|CONT[0]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 2.424      ;
; -1.386 ; PWM:pwm0|CONT[5] ; PWM:pwm0|CONT[9]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 2.422      ;
; -1.381 ; PWM:pwm0|CONT[2] ; PWM:pwm0|CONT[7]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 2.417      ;
; -1.368 ; PWM:pwm0|CONT[2] ; PWM:pwm0|CONT[5]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 2.404      ;
; -1.344 ; PWM:pwm0|CONT[2] ; PWM:pwm0|s_PWM_OUT ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 2.380      ;
; -1.329 ; PWM:pwm0|CONT[3] ; PWM:pwm0|CONT[6]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 2.365      ;
; -1.326 ; PWM:pwm0|CONT[2] ; PWM:pwm0|CONT[3]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 2.362      ;
; -1.326 ; PWM:pwm0|CONT[5] ; PWM:pwm0|CONT[8]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 2.362      ;
; -1.325 ; PWM:pwm0|CONT[3] ; PWM:pwm0|s_PWM_OUT ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 2.361      ;
; -1.321 ; PWM:pwm0|CONT[6] ; PWM:pwm0|s_PWM_OUT ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 2.357      ;
; -1.320 ; PWM:pwm0|CONT[6] ; PWM:pwm0|CONT[9]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 2.356      ;
; -1.320 ; PWM:pwm0|CONT[2] ; PWM:pwm0|CONT[6]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 2.356      ;
; -1.318 ; PWM:pwm0|CONT[6] ; PWM:pwm0|CONT[5]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 2.354      ;
; -1.312 ; PWM:pwm0|CONT[2] ; PWM:pwm0|CONT[0]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 2.348      ;
; -1.307 ; PWM:pwm0|CONT[5] ; PWM:pwm0|CONT[0]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 2.343      ;
; -1.298 ; PWM:pwm0|CONT[9] ; PWM:pwm0|CONT[0]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 2.334      ;
; -1.295 ; PWM:pwm0|CONT[3] ; PWM:pwm0|CONT[3]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 2.331      ;
; -1.295 ; PWM:pwm0|CONT[6] ; PWM:pwm0|CONT[6]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 2.331      ;
; -1.294 ; PWM:pwm0|CONT[6] ; PWM:pwm0|CONT[7]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 2.330      ;
; -1.291 ; PWM:pwm0|CONT[6] ; PWM:pwm0|CONT[8]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 2.327      ;
; -1.291 ; PWM:pwm0|CONT[6] ; PWM:pwm0|CONT[3]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 2.327      ;
; -1.286 ; PWM:pwm0|CONT[7] ; PWM:pwm0|s_PWM_OUT ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 2.322      ;
; -1.283 ; PWM:pwm0|CONT[7] ; PWM:pwm0|CONT[5]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 2.319      ;
; -1.271 ; PWM:pwm0|CONT[4] ; PWM:pwm0|CONT[9]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 2.307      ;
; -1.260 ; PWM:pwm0|CONT[7] ; PWM:pwm0|CONT[6]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 2.296      ;
; -1.259 ; PWM:pwm0|CONT[7] ; PWM:pwm0|CONT[7]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 2.295      ;
; -1.256 ; PWM:pwm0|CONT[7] ; PWM:pwm0|CONT[9]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 2.292      ;
; -1.256 ; PWM:pwm0|CONT[7] ; PWM:pwm0|CONT[8]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 2.292      ;
; -1.256 ; PWM:pwm0|CONT[7] ; PWM:pwm0|CONT[3]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 2.292      ;
; -1.255 ; PWM:pwm0|CONT[5] ; PWM:pwm0|CONT[7]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 2.291      ;
; -1.238 ; PWM:pwm0|CONT[0] ; PWM:pwm0|CONT[0]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 2.274      ;
; -1.233 ; PWM:pwm0|CONT[5] ; PWM:pwm0|s_PWM_OUT ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 2.269      ;
; -1.230 ; PWM:pwm0|CONT[5] ; PWM:pwm0|CONT[5]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 2.266      ;
; -1.220 ; PWM:pwm0|CONT[0] ; PWM:pwm0|CONT[3]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 2.256      ;
; -1.214 ; PWM:pwm0|CONT[5] ; PWM:pwm0|CONT[6]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 2.250      ;
; -1.211 ; PWM:pwm0|CONT[4] ; PWM:pwm0|CONT[8]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 2.247      ;
; -1.209 ; PWM:pwm0|CONT[5] ; PWM:pwm0|CONT[3]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 2.245      ;
; -1.196 ; PWM:pwm0|CONT[9] ; PWM:pwm0|s_PWM_OUT ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 2.232      ;
; -1.193 ; PWM:pwm0|CONT[9] ; PWM:pwm0|CONT[5]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 2.229      ;
; -1.190 ; PWM:pwm0|CONT[4] ; PWM:pwm0|CONT[0]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 2.226      ;
; -1.185 ; PWM:pwm0|CONT[1] ; PWM:pwm0|CONT[3]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 2.221      ;
; -1.170 ; PWM:pwm0|CONT[9] ; PWM:pwm0|CONT[6]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 2.206      ;
; -1.169 ; PWM:pwm0|CONT[9] ; PWM:pwm0|CONT[7]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 2.205      ;
; -1.166 ; PWM:pwm0|CONT[9] ; PWM:pwm0|CONT[9]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 2.202      ;
; -1.166 ; PWM:pwm0|CONT[9] ; PWM:pwm0|CONT[8]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 2.202      ;
; -1.166 ; PWM:pwm0|CONT[9] ; PWM:pwm0|CONT[3]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 2.202      ;
; -1.144 ; PWM:pwm0|CONT[8] ; PWM:pwm0|CONT[9]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 2.180      ;
; -1.143 ; PWM:pwm0|CONT[8] ; PWM:pwm0|CONT[0]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 2.179      ;
; -1.140 ; PWM:pwm0|CONT[4] ; PWM:pwm0|CONT[7]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 2.176      ;
; -1.136 ; PWM:pwm0|CONT[0] ; PWM:pwm0|s_PWM_OUT ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 2.172      ;
; -1.127 ; PWM:pwm0|CONT[4] ; PWM:pwm0|CONT[5]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 2.163      ;
; -1.111 ; PWM:pwm0|CONT[4] ; PWM:pwm0|s_PWM_OUT ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 2.147      ;
; -1.108 ; PWM:pwm0|CONT[1] ; PWM:pwm0|s_PWM_OUT ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 2.144      ;
; -1.093 ; PWM:pwm0|CONT[1] ; PWM:pwm0|CONT[0]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 2.129      ;
; -1.092 ; PWM:pwm0|CONT[4] ; PWM:pwm0|CONT[6]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 2.128      ;
; -1.087 ; PWM:pwm0|CONT[4] ; PWM:pwm0|CONT[3]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 2.123      ;
; -1.073 ; PWM:pwm0|CONT[8] ; PWM:pwm0|s_PWM_OUT ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 2.109      ;
; -1.070 ; PWM:pwm0|CONT[8] ; PWM:pwm0|CONT[5]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 2.106      ;
; -1.054 ; PWM:pwm0|CONT[8] ; PWM:pwm0|CONT[6]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 2.090      ;
; -1.053 ; PWM:pwm0|CONT[8] ; PWM:pwm0|CONT[7]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 2.089      ;
; -1.049 ; PWM:pwm0|CONT[8] ; PWM:pwm0|CONT[8]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 2.085      ;
; -1.049 ; PWM:pwm0|CONT[8] ; PWM:pwm0|CONT[3]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 2.085      ;
; -0.716 ; PWM:pwm0|CONT[0] ; PWM:pwm0|CONT[4]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 1.752      ;
; -0.681 ; PWM:pwm0|CONT[1] ; PWM:pwm0|CONT[4]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 1.717      ;
; -0.608 ; PWM:pwm0|CONT[3] ; PWM:pwm0|CONT[4]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 1.644      ;
; -0.578 ; PWM:pwm0|CONT[2] ; PWM:pwm0|CONT[4]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 1.614      ;
; -0.486 ; PWM:pwm0|CONT[0] ; PWM:pwm0|CONT[2]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 1.522      ;
; -0.451 ; PWM:pwm0|CONT[1] ; PWM:pwm0|CONT[2]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 1.487      ;
; -0.415 ; PWM:pwm0|CONT[0] ; PWM:pwm0|CONT[1]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 1.451      ;
; -0.159 ; enter            ; PWM:pwm0|s_PWM_OUT ; enter                                ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.500        ; 2.269      ; 2.964      ;
; -0.156 ; enter            ; PWM:pwm0|CONT[5]   ; enter                                ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.500        ; 2.269      ; 2.961      ;
; -0.146 ; enter            ; PWM:pwm0|CONT[0]   ; enter                                ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.500        ; 2.269      ; 2.951      ;
; -0.140 ; enter            ; PWM:pwm0|CONT[6]   ; enter                                ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.500        ; 2.269      ; 2.945      ;
; -0.139 ; enter            ; PWM:pwm0|CONT[7]   ; enter                                ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.500        ; 2.269      ; 2.944      ;
; -0.138 ; enter            ; PWM:pwm0|CONT[9]   ; enter                                ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.500        ; 2.269      ; 2.943      ;
; -0.135 ; enter            ; PWM:pwm0|CONT[8]   ; enter                                ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.500        ; 2.269      ; 2.940      ;
; -0.135 ; enter            ; PWM:pwm0|CONT[3]   ; enter                                ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.500        ; 2.269      ; 2.940      ;
; -0.065 ; PWM:pwm0|CONT[1] ; PWM:pwm0|CONT[1]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 1.101      ;
; -0.032 ; PWM:pwm0|CONT[2] ; PWM:pwm0|CONT[2]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 1.068      ;
; -0.025 ; PWM:pwm0|CONT[4] ; PWM:pwm0|CONT[4]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 1.061      ;
; 0.341  ; enter            ; PWM:pwm0|s_PWM_OUT ; enter                                ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 2.269      ; 2.964      ;
; 0.344  ; enter            ; PWM:pwm0|CONT[5]   ; enter                                ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 2.269      ; 2.961      ;
+--------+------------------+--------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock:divisor|clk_div'                                                                                                                             ;
+--------+--------------------------------+--------------------------------+---------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock              ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+---------------------------+-----------------------+--------------+------------+------------+
; -0.649 ; conta_decada:contadec|qtemp[1] ; conta_decada:contadec|block_v  ; clock:divisor|clk_div     ; clock:divisor|clk_div ; 1.000        ; 0.000      ; 1.685      ;
; -0.493 ; conta_decada:contadec|qtemp[1] ; conta_decada:contadec|qtemp[2] ; clock:divisor|clk_div     ; clock:divisor|clk_div ; 1.000        ; 0.000      ; 1.529      ;
; -0.489 ; conta_decada:contadec|qtemp[1] ; conta_decada:contadec|qtemp[0] ; clock:divisor|clk_div     ; clock:divisor|clk_div ; 1.000        ; 0.000      ; 1.525      ;
; -0.461 ; conta_decada:contadec|qtemp[1] ; conta_decada:contadec|qtemp[3] ; clock:divisor|clk_div     ; clock:divisor|clk_div ; 1.000        ; 0.000      ; 1.497      ;
; -0.445 ; conta_decada:contadec|qtemp[2] ; conta_decada:contadec|block_v  ; clock:divisor|clk_div     ; clock:divisor|clk_div ; 1.000        ; 0.000      ; 1.481      ;
; -0.304 ; conta_decada:contadec|qtemp[3] ; conta_decada:contadec|block_v  ; clock:divisor|clk_div     ; clock:divisor|clk_div ; 1.000        ; 0.000      ; 1.340      ;
; -0.179 ; conta_decada:contadec|qtemp[0] ; conta_decada:contadec|block_v  ; clock:divisor|clk_div     ; clock:divisor|clk_div ; 1.000        ; 0.000      ; 1.215      ;
; -0.060 ; conta_decada:contadec|qtemp[0] ; conta_decada:contadec|qtemp[2] ; clock:divisor|clk_div     ; clock:divisor|clk_div ; 1.000        ; 0.000      ; 1.096      ;
; -0.057 ; conta_decada:contadec|qtemp[0] ; conta_decada:contadec|qtemp[1] ; clock:divisor|clk_div     ; clock:divisor|clk_div ; 1.000        ; 0.000      ; 1.093      ;
; -0.049 ; conta_decada:contadec|qtemp[2] ; conta_decada:contadec|qtemp[0] ; clock:divisor|clk_div     ; clock:divisor|clk_div ; 1.000        ; 0.000      ; 1.085      ;
; -0.028 ; conta_decada:contadec|qtemp[0] ; conta_decada:contadec|qtemp[3] ; clock:divisor|clk_div     ; clock:divisor|clk_div ; 1.000        ; 0.000      ; 1.064      ;
; 0.030  ; conta_decada:contadec|qtemp[3] ; conta_decada:contadec|qtemp[0] ; clock:divisor|clk_div     ; clock:divisor|clk_div ; 1.000        ; 0.000      ; 1.006      ;
; 0.030  ; conta_decada:contadec|qtemp[3] ; conta_decada:contadec|qtemp[1] ; clock:divisor|clk_div     ; clock:divisor|clk_div ; 1.000        ; 0.000      ; 1.006      ;
; 0.033  ; conta_decada:contadec|qtemp[3] ; conta_decada:contadec|qtemp[2] ; clock:divisor|clk_div     ; clock:divisor|clk_div ; 1.000        ; 0.000      ; 1.003      ;
; 0.039  ; conta_decada:contadec|qtemp[2] ; conta_decada:contadec|qtemp[3] ; clock:divisor|clk_div     ; clock:divisor|clk_div ; 1.000        ; 0.000      ; 0.997      ;
; 0.379  ; conta_decada:contadec|block_v  ; conta_decada:contadec|block_v  ; clock:divisor|clk_div     ; clock:divisor|clk_div ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; conta_decada:contadec|qtemp[2] ; conta_decada:contadec|qtemp[2] ; clock:divisor|clk_div     ; clock:divisor|clk_div ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; conta_decada:contadec|qtemp[0] ; conta_decada:contadec|qtemp[0] ; clock:divisor|clk_div     ; clock:divisor|clk_div ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; conta_decada:contadec|qtemp[3] ; conta_decada:contadec|qtemp[3] ; clock:divisor|clk_div     ; clock:divisor|clk_div ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; conta_decada:contadec|qtemp[1] ; conta_decada:contadec|qtemp[1] ; clock:divisor|clk_div     ; clock:divisor|clk_div ; 1.000        ; 0.000      ; 0.657      ;
; 2.993  ; contador:conta3|carry_out      ; conta_decada:contadec|block_v  ; contador:conta3|carry_out ; clock:divisor|clk_div ; 0.500        ; 3.439      ; 1.232      ;
; 3.493  ; contador:conta3|carry_out      ; conta_decada:contadec|block_v  ; contador:conta3|carry_out ; clock:divisor|clk_div ; 1.000        ; 3.439      ; 1.232      ;
+--------+--------------------------------+--------------------------------+---------------------------+-----------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'enter'                                                                                                                          ;
+--------+----------------------------+---------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                   ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+---------------------------+---------------------------+-------------+--------------+------------+------------+
; -0.221 ; enter                      ; contador:conta3|carry_out ; enter                     ; enter       ; 0.500        ; 2.918      ; 3.675      ;
; -0.028 ; contador:conta3|qtemp[1]   ; contador:conta3|carry_out ; enter                     ; enter       ; 1.000        ; 0.000      ; 1.064      ;
; 0.083  ; contador:conta3|qtemp[0]   ; contador:conta3|carry_out ; enter                     ; enter       ; 1.000        ; 0.000      ; 0.953      ;
; 0.084  ; contador:conta3|qtemp[0]   ; contador:conta3|qtemp[1]  ; enter                     ; enter       ; 1.000        ; 0.000      ; 0.952      ;
; 0.279  ; enter                      ; contador:conta3|carry_out ; enter                     ; enter       ; 1.000        ; 2.918      ; 3.675      ;
; 0.379  ; contador:conta3|qtemp[0]   ; contador:conta3|qtemp[0]  ; enter                     ; enter       ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; contador:conta3|qtemp[1]   ; contador:conta3|qtemp[1]  ; enter                     ; enter       ; 1.000        ; 0.000      ; 0.657      ;
; 0.851  ; contador:conta3|qtemp[1]   ; contador:conta3|q[1]      ; enter                     ; enter       ; 1.000        ; 1.723      ; 0.705      ;
; 0.896  ; contador:conta3|qtemp[0]   ; contador:conta3|q[0]      ; enter                     ; enter       ; 1.000        ; 1.712      ; 0.847      ;
; 1.144  ; conta_decada:contadec|blok ; contador:conta3|carry_out ; contador:conta3|carry_out ; enter       ; 1.000        ; 2.023      ; 1.915      ;
; 3.047  ; contador:conta3|carry_out  ; contador:conta3|carry_out ; contador:conta3|carry_out ; enter       ; 0.500        ; 2.918      ; 0.657      ;
; 3.547  ; contador:conta3|carry_out  ; contador:conta3|carry_out ; contador:conta3|carry_out ; enter       ; 1.000        ; 2.918      ; 0.657      ;
+--------+----------------------------+---------------------------+---------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'enter'                                                                                                                           ;
+--------+----------------------------+---------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                   ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+---------------------------+---------------------------+-------------+--------------+------------+------------+
; -2.777 ; contador:conta3|carry_out  ; contador:conta3|carry_out ; contador:conta3|carry_out ; enter       ; 0.000        ; 2.918      ; 0.657      ;
; -2.277 ; contador:conta3|carry_out  ; contador:conta3|carry_out ; contador:conta3|carry_out ; enter       ; -0.500       ; 2.918      ; 0.657      ;
; -1.018 ; contador:conta3|qtemp[1]   ; contador:conta3|q[1]      ; enter                     ; enter       ; 0.000        ; 1.723      ; 0.705      ;
; -0.865 ; contador:conta3|qtemp[0]   ; contador:conta3|q[0]      ; enter                     ; enter       ; 0.000        ; 1.712      ; 0.847      ;
; -0.374 ; conta_decada:contadec|blok ; contador:conta3|carry_out ; contador:conta3|carry_out ; enter       ; 0.000        ; 2.023      ; 1.915      ;
; 0.391  ; contador:conta3|qtemp[0]   ; contador:conta3|qtemp[0]  ; enter                     ; enter       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; contador:conta3|qtemp[1]   ; contador:conta3|qtemp[1]  ; enter                     ; enter       ; 0.000        ; 0.000      ; 0.657      ;
; 0.491  ; enter                      ; contador:conta3|carry_out ; enter                     ; enter       ; 0.000        ; 2.918      ; 3.675      ;
; 0.686  ; contador:conta3|qtemp[0]   ; contador:conta3|qtemp[1]  ; enter                     ; enter       ; 0.000        ; 0.000      ; 0.952      ;
; 0.687  ; contador:conta3|qtemp[0]   ; contador:conta3|carry_out ; enter                     ; enter       ; 0.000        ; 0.000      ; 0.953      ;
; 0.798  ; contador:conta3|qtemp[1]   ; contador:conta3|carry_out ; enter                     ; enter       ; 0.000        ; 0.000      ; 1.064      ;
; 0.991  ; enter                      ; contador:conta3|carry_out ; enter                     ; enter       ; -0.500       ; 2.918      ; 3.675      ;
+--------+----------------------------+---------------------------+---------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock:divisor|clk_div'                                                                                                                              ;
+--------+--------------------------------+--------------------------------+---------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock              ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+---------------------------+-----------------------+--------------+------------+------------+
; -2.723 ; contador:conta3|carry_out      ; conta_decada:contadec|block_v  ; contador:conta3|carry_out ; clock:divisor|clk_div ; 0.000        ; 3.439      ; 1.232      ;
; -2.223 ; contador:conta3|carry_out      ; conta_decada:contadec|block_v  ; contador:conta3|carry_out ; clock:divisor|clk_div ; -0.500       ; 3.439      ; 1.232      ;
; 0.391  ; conta_decada:contadec|qtemp[1] ; conta_decada:contadec|qtemp[1] ; clock:divisor|clk_div     ; clock:divisor|clk_div ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; conta_decada:contadec|qtemp[2] ; conta_decada:contadec|qtemp[2] ; clock:divisor|clk_div     ; clock:divisor|clk_div ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; conta_decada:contadec|qtemp[3] ; conta_decada:contadec|qtemp[3] ; clock:divisor|clk_div     ; clock:divisor|clk_div ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; conta_decada:contadec|qtemp[0] ; conta_decada:contadec|qtemp[0] ; clock:divisor|clk_div     ; clock:divisor|clk_div ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; conta_decada:contadec|block_v  ; conta_decada:contadec|block_v  ; clock:divisor|clk_div     ; clock:divisor|clk_div ; 0.000        ; 0.000      ; 0.657      ;
; 0.731  ; conta_decada:contadec|qtemp[2] ; conta_decada:contadec|qtemp[3] ; clock:divisor|clk_div     ; clock:divisor|clk_div ; 0.000        ; 0.000      ; 0.997      ;
; 0.737  ; conta_decada:contadec|qtemp[3] ; conta_decada:contadec|qtemp[2] ; clock:divisor|clk_div     ; clock:divisor|clk_div ; 0.000        ; 0.000      ; 1.003      ;
; 0.740  ; conta_decada:contadec|qtemp[3] ; conta_decada:contadec|qtemp[1] ; clock:divisor|clk_div     ; clock:divisor|clk_div ; 0.000        ; 0.000      ; 1.006      ;
; 0.740  ; conta_decada:contadec|qtemp[3] ; conta_decada:contadec|qtemp[0] ; clock:divisor|clk_div     ; clock:divisor|clk_div ; 0.000        ; 0.000      ; 1.006      ;
; 0.798  ; conta_decada:contadec|qtemp[0] ; conta_decada:contadec|qtemp[3] ; clock:divisor|clk_div     ; clock:divisor|clk_div ; 0.000        ; 0.000      ; 1.064      ;
; 0.819  ; conta_decada:contadec|qtemp[2] ; conta_decada:contadec|qtemp[0] ; clock:divisor|clk_div     ; clock:divisor|clk_div ; 0.000        ; 0.000      ; 1.085      ;
; 0.827  ; conta_decada:contadec|qtemp[0] ; conta_decada:contadec|qtemp[1] ; clock:divisor|clk_div     ; clock:divisor|clk_div ; 0.000        ; 0.000      ; 1.093      ;
; 0.830  ; conta_decada:contadec|qtemp[0] ; conta_decada:contadec|qtemp[2] ; clock:divisor|clk_div     ; clock:divisor|clk_div ; 0.000        ; 0.000      ; 1.096      ;
; 0.949  ; conta_decada:contadec|qtemp[0] ; conta_decada:contadec|block_v  ; clock:divisor|clk_div     ; clock:divisor|clk_div ; 0.000        ; 0.000      ; 1.215      ;
; 1.074  ; conta_decada:contadec|qtemp[3] ; conta_decada:contadec|block_v  ; clock:divisor|clk_div     ; clock:divisor|clk_div ; 0.000        ; 0.000      ; 1.340      ;
; 1.215  ; conta_decada:contadec|qtemp[2] ; conta_decada:contadec|block_v  ; clock:divisor|clk_div     ; clock:divisor|clk_div ; 0.000        ; 0.000      ; 1.481      ;
; 1.231  ; conta_decada:contadec|qtemp[1] ; conta_decada:contadec|qtemp[3] ; clock:divisor|clk_div     ; clock:divisor|clk_div ; 0.000        ; 0.000      ; 1.497      ;
; 1.259  ; conta_decada:contadec|qtemp[1] ; conta_decada:contadec|qtemp[0] ; clock:divisor|clk_div     ; clock:divisor|clk_div ; 0.000        ; 0.000      ; 1.525      ;
; 1.263  ; conta_decada:contadec|qtemp[1] ; conta_decada:contadec|qtemp[2] ; clock:divisor|clk_div     ; clock:divisor|clk_div ; 0.000        ; 0.000      ; 1.529      ;
; 1.419  ; conta_decada:contadec|qtemp[1] ; conta_decada:contadec|block_v  ; clock:divisor|clk_div     ; clock:divisor|clk_div ; 0.000        ; 0.000      ; 1.685      ;
+--------+--------------------------------+--------------------------------+---------------------------+-----------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_50M'                                                                                                                                                             ;
+--------+----------------------------------------+----------------------------------------+--------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------------------------------+-------------+--------------+------------+------------+
; -2.558 ; PWM:pwm0|clock_pwm:PRESCALER|clk_div   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; clk_50M     ; 0.000        ; 2.699      ; 0.657      ;
; -2.515 ; clock:divisor|clk_div                  ; clock:divisor|clk_div                  ; clock:divisor|clk_div                ; clk_50M     ; 0.000        ; 2.656      ; 0.657      ;
; -2.058 ; PWM:pwm0|clock_pwm:PRESCALER|clk_div   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; clk_50M     ; -0.500       ; 2.699      ; 0.657      ;
; -2.015 ; clock:divisor|clk_div                  ; clock:divisor|clk_div                  ; clock:divisor|clk_div                ; clk_50M     ; -0.500       ; 2.656      ; 0.657      ;
; 0.524  ; PWM:pwm0|clock_pwm:PRESCALER|count[31] ; PWM:pwm0|clock_pwm:PRESCALER|count[31] ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 0.790      ;
; 0.524  ; clock:divisor|count[31]                ; clock:divisor|count[31]                ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 0.790      ;
; 0.788  ; PWM:pwm0|clock_pwm:PRESCALER|count[16] ; PWM:pwm0|clock_pwm:PRESCALER|count[16] ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 1.054      ;
; 0.788  ; PWM:pwm0|clock_pwm:PRESCALER|count[2]  ; PWM:pwm0|clock_pwm:PRESCALER|count[2]  ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 1.054      ;
; 0.788  ; clock:divisor|count[15]                ; clock:divisor|count[15]                ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 1.054      ;
; 0.788  ; clock:divisor|count[23]                ; clock:divisor|count[23]                ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 1.054      ;
; 0.793  ; clock:divisor|count[1]                 ; clock:divisor|count[1]                 ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 1.059      ;
; 0.794  ; PWM:pwm0|clock_pwm:PRESCALER|count[9]  ; PWM:pwm0|clock_pwm:PRESCALER|count[9]  ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 1.060      ;
; 0.794  ; clock:divisor|count[9]                 ; clock:divisor|count[9]                 ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 1.060      ;
; 0.795  ; PWM:pwm0|clock_pwm:PRESCALER|count[11] ; PWM:pwm0|clock_pwm:PRESCALER|count[11] ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 1.061      ;
; 0.798  ; PWM:pwm0|clock_pwm:PRESCALER|count[17] ; PWM:pwm0|clock_pwm:PRESCALER|count[17] ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 1.064      ;
; 0.798  ; clock:divisor|count[17]                ; clock:divisor|count[17]                ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 1.064      ;
; 0.799  ; PWM:pwm0|clock_pwm:PRESCALER|count[27] ; PWM:pwm0|clock_pwm:PRESCALER|count[27] ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; PWM:pwm0|clock_pwm:PRESCALER|count[25] ; PWM:pwm0|clock_pwm:PRESCALER|count[25] ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; PWM:pwm0|clock_pwm:PRESCALER|count[13] ; PWM:pwm0|clock_pwm:PRESCALER|count[13] ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; PWM:pwm0|clock_pwm:PRESCALER|count[14] ; PWM:pwm0|clock_pwm:PRESCALER|count[14] ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; PWM:pwm0|clock_pwm:PRESCALER|count[15] ; PWM:pwm0|clock_pwm:PRESCALER|count[15] ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; PWM:pwm0|clock_pwm:PRESCALER|count[23] ; PWM:pwm0|clock_pwm:PRESCALER|count[23] ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; PWM:pwm0|clock_pwm:PRESCALER|count[18] ; PWM:pwm0|clock_pwm:PRESCALER|count[18] ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; PWM:pwm0|clock_pwm:PRESCALER|count[20] ; PWM:pwm0|clock_pwm:PRESCALER|count[20] ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; PWM:pwm0|clock_pwm:PRESCALER|count[29] ; PWM:pwm0|clock_pwm:PRESCALER|count[29] ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; PWM:pwm0|clock_pwm:PRESCALER|count[30] ; PWM:pwm0|clock_pwm:PRESCALER|count[30] ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock:divisor|count[2]                 ; clock:divisor|count[2]                 ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock:divisor|count[4]                 ; clock:divisor|count[4]                 ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock:divisor|count[27]                ; clock:divisor|count[27]                ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock:divisor|count[29]                ; clock:divisor|count[29]                ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock:divisor|count[30]                ; clock:divisor|count[30]                ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock:divisor|count[7]                 ; clock:divisor|count[7]                 ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock:divisor|count[25]                ; clock:divisor|count[25]                ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 1.065      ;
; 0.828  ; PWM:pwm0|clock_pwm:PRESCALER|count[12] ; PWM:pwm0|clock_pwm:PRESCALER|count[12] ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 1.094      ;
; 0.828  ; PWM:pwm0|clock_pwm:PRESCALER|count[3]  ; PWM:pwm0|clock_pwm:PRESCALER|count[3]  ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 1.094      ;
; 0.828  ; PWM:pwm0|clock_pwm:PRESCALER|count[10] ; PWM:pwm0|clock_pwm:PRESCALER|count[10] ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 1.094      ;
; 0.828  ; clock:divisor|count[3]                 ; clock:divisor|count[3]                 ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 1.094      ;
; 0.828  ; clock:divisor|count[5]                 ; clock:divisor|count[5]                 ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 1.094      ;
; 0.828  ; clock:divisor|count[28]                ; clock:divisor|count[28]                ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 1.094      ;
; 0.828  ; clock:divisor|count[10]                ; clock:divisor|count[10]                ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 1.094      ;
; 0.828  ; clock:divisor|count[8]                 ; clock:divisor|count[8]                 ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 1.094      ;
; 0.828  ; clock:divisor|count[26]                ; clock:divisor|count[26]                ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 1.094      ;
; 0.831  ; PWM:pwm0|clock_pwm:PRESCALER|count[26] ; PWM:pwm0|clock_pwm:PRESCALER|count[26] ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 1.097      ;
; 0.831  ; PWM:pwm0|clock_pwm:PRESCALER|count[24] ; PWM:pwm0|clock_pwm:PRESCALER|count[24] ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 1.097      ;
; 0.831  ; PWM:pwm0|clock_pwm:PRESCALER|count[19] ; PWM:pwm0|clock_pwm:PRESCALER|count[19] ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 1.097      ;
; 0.831  ; PWM:pwm0|clock_pwm:PRESCALER|count[28] ; PWM:pwm0|clock_pwm:PRESCALER|count[28] ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 1.097      ;
; 0.832  ; PWM:pwm0|clock_pwm:PRESCALER|count[21] ; PWM:pwm0|clock_pwm:PRESCALER|count[21] ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 1.098      ;
; 0.832  ; PWM:pwm0|clock_pwm:PRESCALER|count[22] ; PWM:pwm0|clock_pwm:PRESCALER|count[22] ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 1.098      ;
; 1.171  ; PWM:pwm0|clock_pwm:PRESCALER|count[16] ; PWM:pwm0|clock_pwm:PRESCALER|count[17] ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 1.437      ;
; 1.171  ; PWM:pwm0|clock_pwm:PRESCALER|count[2]  ; PWM:pwm0|clock_pwm:PRESCALER|count[3]  ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 1.437      ;
; 1.176  ; clock:divisor|count[1]                 ; clock:divisor|count[2]                 ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 1.442      ;
; 1.177  ; PWM:pwm0|clock_pwm:PRESCALER|count[9]  ; PWM:pwm0|clock_pwm:PRESCALER|count[10] ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 1.443      ;
; 1.177  ; clock:divisor|count[9]                 ; clock:divisor|count[10]                ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 1.443      ;
; 1.178  ; PWM:pwm0|clock_pwm:PRESCALER|count[11] ; PWM:pwm0|clock_pwm:PRESCALER|count[12] ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 1.444      ;
; 1.181  ; PWM:pwm0|clock_pwm:PRESCALER|count[17] ; PWM:pwm0|clock_pwm:PRESCALER|count[18] ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 1.447      ;
; 1.182  ; PWM:pwm0|clock_pwm:PRESCALER|count[30] ; PWM:pwm0|clock_pwm:PRESCALER|count[31] ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 1.448      ;
; 1.182  ; clock:divisor|count[30]                ; clock:divisor|count[31]                ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 1.448      ;
; 1.182  ; PWM:pwm0|clock_pwm:PRESCALER|count[13] ; PWM:pwm0|clock_pwm:PRESCALER|count[14] ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 1.448      ;
; 1.182  ; PWM:pwm0|clock_pwm:PRESCALER|count[14] ; PWM:pwm0|clock_pwm:PRESCALER|count[15] ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 1.448      ;
; 1.182  ; PWM:pwm0|clock_pwm:PRESCALER|count[29] ; PWM:pwm0|clock_pwm:PRESCALER|count[30] ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 1.448      ;
; 1.182  ; clock:divisor|count[29]                ; clock:divisor|count[30]                ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 1.448      ;
; 1.182  ; clock:divisor|count[2]                 ; clock:divisor|count[3]                 ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 1.448      ;
; 1.182  ; clock:divisor|count[4]                 ; clock:divisor|count[5]                 ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 1.448      ;
; 1.182  ; clock:divisor|count[27]                ; clock:divisor|count[28]                ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 1.448      ;
; 1.182  ; clock:divisor|count[25]                ; clock:divisor|count[26]                ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 1.448      ;
; 1.182  ; PWM:pwm0|clock_pwm:PRESCALER|count[25] ; PWM:pwm0|clock_pwm:PRESCALER|count[26] ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 1.448      ;
; 1.182  ; PWM:pwm0|clock_pwm:PRESCALER|count[18] ; PWM:pwm0|clock_pwm:PRESCALER|count[19] ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 1.448      ;
; 1.182  ; PWM:pwm0|clock_pwm:PRESCALER|count[27] ; PWM:pwm0|clock_pwm:PRESCALER|count[28] ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 1.448      ;
; 1.182  ; PWM:pwm0|clock_pwm:PRESCALER|count[20] ; PWM:pwm0|clock_pwm:PRESCALER|count[21] ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 1.448      ;
; 1.214  ; clock:divisor|count[8]                 ; clock:divisor|count[9]                 ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 1.480      ;
; 1.214  ; PWM:pwm0|clock_pwm:PRESCALER|count[10] ; PWM:pwm0|clock_pwm:PRESCALER|count[11] ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 1.480      ;
; 1.214  ; PWM:pwm0|clock_pwm:PRESCALER|count[12] ; PWM:pwm0|clock_pwm:PRESCALER|count[13] ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 1.480      ;
; 1.214  ; clock:divisor|count[3]                 ; clock:divisor|count[4]                 ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 1.480      ;
; 1.214  ; clock:divisor|count[26]                ; clock:divisor|count[27]                ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 1.480      ;
; 1.214  ; clock:divisor|count[28]                ; clock:divisor|count[29]                ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 1.480      ;
; 1.217  ; PWM:pwm0|clock_pwm:PRESCALER|count[26] ; PWM:pwm0|clock_pwm:PRESCALER|count[27] ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 1.483      ;
; 1.217  ; PWM:pwm0|clock_pwm:PRESCALER|count[24] ; PWM:pwm0|clock_pwm:PRESCALER|count[25] ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 1.483      ;
; 1.217  ; PWM:pwm0|clock_pwm:PRESCALER|count[19] ; PWM:pwm0|clock_pwm:PRESCALER|count[20] ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 1.483      ;
; 1.217  ; PWM:pwm0|clock_pwm:PRESCALER|count[28] ; PWM:pwm0|clock_pwm:PRESCALER|count[29] ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 1.483      ;
; 1.218  ; PWM:pwm0|clock_pwm:PRESCALER|count[22] ; PWM:pwm0|clock_pwm:PRESCALER|count[23] ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 1.484      ;
; 1.218  ; PWM:pwm0|clock_pwm:PRESCALER|count[21] ; PWM:pwm0|clock_pwm:PRESCALER|count[22] ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 1.484      ;
; 1.242  ; PWM:pwm0|clock_pwm:PRESCALER|count[16] ; PWM:pwm0|clock_pwm:PRESCALER|count[18] ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 1.508      ;
; 1.247  ; clock:divisor|count[1]                 ; clock:divisor|count[3]                 ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 1.513      ;
; 1.248  ; PWM:pwm0|clock_pwm:PRESCALER|count[9]  ; PWM:pwm0|clock_pwm:PRESCALER|count[11] ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 1.514      ;
; 1.249  ; PWM:pwm0|clock_pwm:PRESCALER|count[11] ; PWM:pwm0|clock_pwm:PRESCALER|count[13] ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 1.515      ;
; 1.252  ; PWM:pwm0|clock_pwm:PRESCALER|count[17] ; PWM:pwm0|clock_pwm:PRESCALER|count[19] ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 1.518      ;
; 1.253  ; PWM:pwm0|clock_pwm:PRESCALER|count[29] ; PWM:pwm0|clock_pwm:PRESCALER|count[31] ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 1.519      ;
; 1.253  ; clock:divisor|count[29]                ; clock:divisor|count[31]                ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 1.519      ;
; 1.253  ; PWM:pwm0|clock_pwm:PRESCALER|count[13] ; PWM:pwm0|clock_pwm:PRESCALER|count[15] ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 1.519      ;
; 1.253  ; clock:divisor|count[2]                 ; clock:divisor|count[4]                 ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 1.519      ;
; 1.253  ; clock:divisor|count[25]                ; clock:divisor|count[27]                ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 1.519      ;
; 1.253  ; clock:divisor|count[27]                ; clock:divisor|count[29]                ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 1.519      ;
; 1.253  ; PWM:pwm0|clock_pwm:PRESCALER|count[25] ; PWM:pwm0|clock_pwm:PRESCALER|count[27] ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 1.519      ;
; 1.253  ; PWM:pwm0|clock_pwm:PRESCALER|count[18] ; PWM:pwm0|clock_pwm:PRESCALER|count[20] ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 1.519      ;
; 1.253  ; PWM:pwm0|clock_pwm:PRESCALER|count[27] ; PWM:pwm0|clock_pwm:PRESCALER|count[29] ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 1.519      ;
; 1.253  ; PWM:pwm0|clock_pwm:PRESCALER|count[20] ; PWM:pwm0|clock_pwm:PRESCALER|count[22] ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 1.519      ;
; 1.274  ; clock:divisor|count[7]                 ; clock:divisor|count[8]                 ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 1.540      ;
; 1.274  ; PWM:pwm0|clock_pwm:PRESCALER|count[23] ; PWM:pwm0|clock_pwm:PRESCALER|count[24] ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 1.540      ;
; 1.275  ; PWM:pwm0|clock_pwm:PRESCALER|count[15] ; PWM:pwm0|clock_pwm:PRESCALER|count[16] ; clk_50M                              ; clk_50M     ; 0.000        ; -0.001     ; 1.540      ;
; 1.285  ; PWM:pwm0|clock_pwm:PRESCALER|count[0]  ; PWM:pwm0|clock_pwm:PRESCALER|count[2]  ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 1.551      ;
+--------+----------------------------------------+----------------------------------------+--------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'PWM:pwm0|clock_pwm:PRESCALER|clk_div'                                                                                                                ;
+-------+--------------------+--------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 0.391 ; PWM:pwm0|s_PWM_OUT ; PWM:pwm0|s_PWM_OUT ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 0.657      ;
; 0.405 ; enter              ; PWM:pwm0|CONT[8]   ; enter                                ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 2.269      ; 2.940      ;
; 0.405 ; enter              ; PWM:pwm0|CONT[3]   ; enter                                ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 2.269      ; 2.940      ;
; 0.408 ; enter              ; PWM:pwm0|CONT[9]   ; enter                                ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 2.269      ; 2.943      ;
; 0.409 ; enter              ; PWM:pwm0|CONT[7]   ; enter                                ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 2.269      ; 2.944      ;
; 0.410 ; enter              ; PWM:pwm0|CONT[6]   ; enter                                ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 2.269      ; 2.945      ;
; 0.416 ; enter              ; PWM:pwm0|CONT[0]   ; enter                                ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 2.269      ; 2.951      ;
; 0.426 ; enter              ; PWM:pwm0|CONT[5]   ; enter                                ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 2.269      ; 2.961      ;
; 0.429 ; enter              ; PWM:pwm0|s_PWM_OUT ; enter                                ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 2.269      ; 2.964      ;
; 0.795 ; PWM:pwm0|CONT[4]   ; PWM:pwm0|CONT[4]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 1.061      ;
; 0.802 ; PWM:pwm0|CONT[2]   ; PWM:pwm0|CONT[2]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 1.068      ;
; 0.835 ; PWM:pwm0|CONT[1]   ; PWM:pwm0|CONT[1]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 1.101      ;
; 0.905 ; enter              ; PWM:pwm0|CONT[8]   ; enter                                ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; -0.500       ; 2.269      ; 2.940      ;
; 0.905 ; enter              ; PWM:pwm0|CONT[3]   ; enter                                ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; -0.500       ; 2.269      ; 2.940      ;
; 0.908 ; enter              ; PWM:pwm0|CONT[9]   ; enter                                ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; -0.500       ; 2.269      ; 2.943      ;
; 0.909 ; enter              ; PWM:pwm0|CONT[7]   ; enter                                ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; -0.500       ; 2.269      ; 2.944      ;
; 0.910 ; enter              ; PWM:pwm0|CONT[6]   ; enter                                ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; -0.500       ; 2.269      ; 2.945      ;
; 0.916 ; enter              ; PWM:pwm0|CONT[0]   ; enter                                ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; -0.500       ; 2.269      ; 2.951      ;
; 0.926 ; enter              ; PWM:pwm0|CONT[5]   ; enter                                ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; -0.500       ; 2.269      ; 2.961      ;
; 0.929 ; enter              ; PWM:pwm0|s_PWM_OUT ; enter                                ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; -0.500       ; 2.269      ; 2.964      ;
; 1.185 ; PWM:pwm0|CONT[0]   ; PWM:pwm0|CONT[1]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 1.451      ;
; 1.221 ; PWM:pwm0|CONT[1]   ; PWM:pwm0|CONT[2]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 1.487      ;
; 1.256 ; PWM:pwm0|CONT[0]   ; PWM:pwm0|CONT[2]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 1.522      ;
; 1.288 ; PWM:pwm0|CONT[9]   ; PWM:pwm0|CONT[9]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 1.554      ;
; 1.348 ; PWM:pwm0|CONT[2]   ; PWM:pwm0|CONT[4]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 1.614      ;
; 1.378 ; PWM:pwm0|CONT[3]   ; PWM:pwm0|CONT[4]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 1.644      ;
; 1.451 ; PWM:pwm0|CONT[1]   ; PWM:pwm0|CONT[4]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 1.717      ;
; 1.486 ; PWM:pwm0|CONT[0]   ; PWM:pwm0|CONT[4]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 1.752      ;
; 1.502 ; PWM:pwm0|CONT[0]   ; PWM:pwm0|CONT[0]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 1.768      ;
; 1.542 ; PWM:pwm0|CONT[8]   ; PWM:pwm0|CONT[8]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 1.808      ;
; 1.565 ; PWM:pwm0|CONT[6]   ; PWM:pwm0|CONT[6]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 1.831      ;
; 1.570 ; PWM:pwm0|CONT[3]   ; PWM:pwm0|CONT[3]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 1.836      ;
; 1.575 ; PWM:pwm0|CONT[7]   ; PWM:pwm0|CONT[7]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 1.841      ;
; 1.605 ; PWM:pwm0|CONT[6]   ; PWM:pwm0|CONT[8]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 1.871      ;
; 1.605 ; PWM:pwm0|CONT[6]   ; PWM:pwm0|CONT[3]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 1.871      ;
; 1.608 ; PWM:pwm0|CONT[6]   ; PWM:pwm0|CONT[9]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 1.874      ;
; 1.609 ; PWM:pwm0|CONT[6]   ; PWM:pwm0|CONT[7]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 1.875      ;
; 1.616 ; PWM:pwm0|CONT[6]   ; PWM:pwm0|CONT[0]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 1.882      ;
; 1.626 ; PWM:pwm0|CONT[6]   ; PWM:pwm0|CONT[5]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 1.892      ;
; 1.629 ; PWM:pwm0|CONT[6]   ; PWM:pwm0|s_PWM_OUT ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 1.895      ;
; 1.700 ; PWM:pwm0|CONT[5]   ; PWM:pwm0|CONT[5]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 1.966      ;
; 1.731 ; PWM:pwm0|CONT[1]   ; PWM:pwm0|CONT[9]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 1.997      ;
; 1.731 ; PWM:pwm0|CONT[1]   ; PWM:pwm0|CONT[8]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 1.997      ;
; 1.731 ; PWM:pwm0|CONT[1]   ; PWM:pwm0|CONT[3]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 1.997      ;
; 1.734 ; PWM:pwm0|CONT[1]   ; PWM:pwm0|CONT[7]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 2.000      ;
; 1.735 ; PWM:pwm0|CONT[1]   ; PWM:pwm0|CONT[6]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 2.001      ;
; 1.758 ; PWM:pwm0|CONT[0]   ; PWM:pwm0|CONT[6]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 2.024      ;
; 1.758 ; PWM:pwm0|CONT[1]   ; PWM:pwm0|CONT[5]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 2.024      ;
; 1.759 ; PWM:pwm0|CONT[0]   ; PWM:pwm0|CONT[7]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 2.025      ;
; 1.761 ; PWM:pwm0|CONT[1]   ; PWM:pwm0|s_PWM_OUT ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 2.027      ;
; 1.761 ; PWM:pwm0|CONT[0]   ; PWM:pwm0|CONT[9]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 2.027      ;
; 1.764 ; PWM:pwm0|CONT[0]   ; PWM:pwm0|CONT[8]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 2.030      ;
; 1.764 ; PWM:pwm0|CONT[0]   ; PWM:pwm0|CONT[3]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 2.030      ;
; 1.781 ; PWM:pwm0|CONT[8]   ; PWM:pwm0|CONT[9]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 2.047      ;
; 1.781 ; PWM:pwm0|CONT[8]   ; PWM:pwm0|CONT[3]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 2.047      ;
; 1.782 ; PWM:pwm0|CONT[0]   ; PWM:pwm0|s_PWM_OUT ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 2.048      ;
; 1.784 ; PWM:pwm0|CONT[8]   ; PWM:pwm0|CONT[7]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 2.050      ;
; 1.785 ; PWM:pwm0|CONT[8]   ; PWM:pwm0|CONT[6]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 2.051      ;
; 1.789 ; PWM:pwm0|CONT[0]   ; PWM:pwm0|CONT[5]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 2.055      ;
; 1.808 ; PWM:pwm0|CONT[8]   ; PWM:pwm0|CONT[5]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 2.074      ;
; 1.811 ; PWM:pwm0|CONT[8]   ; PWM:pwm0|s_PWM_OUT ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 2.077      ;
; 1.828 ; PWM:pwm0|CONT[4]   ; PWM:pwm0|CONT[6]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 2.094      ;
; 1.828 ; PWM:pwm0|CONT[4]   ; PWM:pwm0|CONT[9]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 2.094      ;
; 1.828 ; PWM:pwm0|CONT[4]   ; PWM:pwm0|CONT[8]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 2.094      ;
; 1.828 ; PWM:pwm0|CONT[4]   ; PWM:pwm0|CONT[3]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 2.094      ;
; 1.830 ; PWM:pwm0|CONT[8]   ; PWM:pwm0|CONT[0]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 2.096      ;
; 1.831 ; PWM:pwm0|CONT[4]   ; PWM:pwm0|CONT[7]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 2.097      ;
; 1.846 ; PWM:pwm0|CONT[1]   ; PWM:pwm0|CONT[0]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 2.112      ;
; 1.852 ; PWM:pwm0|CONT[2]   ; PWM:pwm0|CONT[3]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 2.118      ;
; 1.855 ; PWM:pwm0|CONT[4]   ; PWM:pwm0|CONT[5]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 2.121      ;
; 1.858 ; PWM:pwm0|CONT[4]   ; PWM:pwm0|s_PWM_OUT ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 2.124      ;
; 1.868 ; PWM:pwm0|CONT[4]   ; PWM:pwm0|CONT[0]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 2.134      ;
; 1.882 ; PWM:pwm0|CONT[7]   ; PWM:pwm0|CONT[0]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 2.148      ;
; 1.890 ; PWM:pwm0|CONT[7]   ; PWM:pwm0|CONT[6]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 2.156      ;
; 1.893 ; PWM:pwm0|CONT[7]   ; PWM:pwm0|CONT[9]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 2.159      ;
; 1.896 ; PWM:pwm0|CONT[7]   ; PWM:pwm0|CONT[8]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 2.162      ;
; 1.896 ; PWM:pwm0|CONT[7]   ; PWM:pwm0|CONT[3]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 2.162      ;
; 1.898 ; PWM:pwm0|CONT[2]   ; PWM:pwm0|CONT[9]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 2.164      ;
; 1.898 ; PWM:pwm0|CONT[2]   ; PWM:pwm0|CONT[8]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 2.164      ;
; 1.901 ; PWM:pwm0|CONT[2]   ; PWM:pwm0|CONT[7]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 2.167      ;
; 1.902 ; PWM:pwm0|CONT[2]   ; PWM:pwm0|CONT[6]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 2.168      ;
; 1.914 ; PWM:pwm0|CONT[7]   ; PWM:pwm0|s_PWM_OUT ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 2.180      ;
; 1.921 ; PWM:pwm0|CONT[9]   ; PWM:pwm0|CONT[8]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 2.187      ;
; 1.921 ; PWM:pwm0|CONT[9]   ; PWM:pwm0|CONT[3]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 2.187      ;
; 1.921 ; PWM:pwm0|CONT[7]   ; PWM:pwm0|CONT[5]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 2.187      ;
; 1.925 ; PWM:pwm0|CONT[2]   ; PWM:pwm0|CONT[5]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 2.191      ;
; 1.925 ; PWM:pwm0|CONT[9]   ; PWM:pwm0|CONT[7]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 2.191      ;
; 1.926 ; PWM:pwm0|CONT[9]   ; PWM:pwm0|CONT[6]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 2.192      ;
; 1.928 ; PWM:pwm0|CONT[2]   ; PWM:pwm0|s_PWM_OUT ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 2.194      ;
; 1.932 ; PWM:pwm0|CONT[9]   ; PWM:pwm0|CONT[0]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 2.198      ;
; 1.942 ; PWM:pwm0|CONT[9]   ; PWM:pwm0|CONT[5]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 2.208      ;
; 1.943 ; PWM:pwm0|CONT[5]   ; PWM:pwm0|CONT[6]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 2.209      ;
; 1.945 ; PWM:pwm0|CONT[5]   ; PWM:pwm0|CONT[9]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 2.211      ;
; 1.945 ; PWM:pwm0|CONT[5]   ; PWM:pwm0|CONT[8]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 2.211      ;
; 1.945 ; PWM:pwm0|CONT[5]   ; PWM:pwm0|CONT[3]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 2.211      ;
; 1.945 ; PWM:pwm0|CONT[9]   ; PWM:pwm0|s_PWM_OUT ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 2.211      ;
; 1.948 ; PWM:pwm0|CONT[5]   ; PWM:pwm0|CONT[7]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 2.214      ;
; 1.962 ; PWM:pwm0|CONT[3]   ; PWM:pwm0|CONT[0]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 2.228      ;
; 1.970 ; PWM:pwm0|CONT[3]   ; PWM:pwm0|CONT[6]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 2.236      ;
; 1.971 ; PWM:pwm0|CONT[3]   ; PWM:pwm0|CONT[7]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 2.237      ;
+-------+--------------------+--------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'contador:conta3|carry_out'                                                                                                                     ;
+-------+--------------------------------+----------------------------+-----------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                    ; Launch Clock          ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+----------------------------+-----------------------+---------------------------+--------------+------------+------------+
; 1.091 ; conta_decada:contadec|qtemp[1] ; conta_decada:contadec|q[1] ; clock:divisor|clk_div ; contador:conta3|carry_out ; 0.000        ; -0.375     ; 0.716      ;
; 1.111 ; conta_decada:contadec|qtemp[0] ; conta_decada:contadec|q[0] ; clock:divisor|clk_div ; contador:conta3|carry_out ; 0.000        ; -0.376     ; 0.735      ;
; 1.292 ; conta_decada:contadec|qtemp[2] ; conta_decada:contadec|q[2] ; clock:divisor|clk_div ; contador:conta3|carry_out ; 0.000        ; -0.375     ; 0.917      ;
; 1.369 ; conta_decada:contadec|qtemp[3] ; conta_decada:contadec|q[3] ; clock:divisor|clk_div ; contador:conta3|carry_out ; 0.000        ; -0.515     ; 0.854      ;
; 3.243 ; conta_decada:contadec|block_v  ; conta_decada:contadec|blok ; clock:divisor|clk_div ; contador:conta3|carry_out ; 0.000        ; -2.544     ; 0.699      ;
+-------+--------------------------------+----------------------------+-----------------------+---------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'enter'                                                                                                                      ;
+--------+----------------------------+--------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                  ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+--------------------------+---------------------------+-------------+--------------+------------+------------+
; -1.663 ; enter                      ; contador:conta3|qtemp[0] ; enter                     ; enter       ; 0.500        ; 2.918      ; 5.117      ;
; -1.663 ; enter                      ; contador:conta3|qtemp[1] ; enter                     ; enter       ; 0.500        ; 2.918      ; 5.117      ;
; -1.163 ; enter                      ; contador:conta3|qtemp[0] ; enter                     ; enter       ; 1.000        ; 2.918      ; 5.117      ;
; -1.163 ; enter                      ; contador:conta3|qtemp[1] ; enter                     ; enter       ; 1.000        ; 2.918      ; 5.117      ;
; -0.298 ; conta_decada:contadec|blok ; contador:conta3|qtemp[0] ; contador:conta3|carry_out ; enter       ; 1.000        ; 2.023      ; 3.357      ;
; -0.298 ; conta_decada:contadec|blok ; contador:conta3|qtemp[1] ; contador:conta3|carry_out ; enter       ; 1.000        ; 2.023      ; 3.357      ;
+--------+----------------------------+--------------------------+---------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clock:divisor|clk_div'                                                                                                                    ;
+-------+---------------------------+--------------------------------+---------------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                        ; Launch Clock              ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+--------------------------------+---------------------------+-----------------------+--------------+------------+------------+
; 0.444 ; contador:conta3|carry_out ; conta_decada:contadec|qtemp[1] ; contador:conta3|carry_out ; clock:divisor|clk_div ; 0.500        ; 3.439      ; 3.781      ;
; 0.444 ; contador:conta3|carry_out ; conta_decada:contadec|qtemp[2] ; contador:conta3|carry_out ; clock:divisor|clk_div ; 0.500        ; 3.439      ; 3.781      ;
; 0.444 ; contador:conta3|carry_out ; conta_decada:contadec|qtemp[3] ; contador:conta3|carry_out ; clock:divisor|clk_div ; 0.500        ; 3.439      ; 3.781      ;
; 0.444 ; contador:conta3|carry_out ; conta_decada:contadec|qtemp[0] ; contador:conta3|carry_out ; clock:divisor|clk_div ; 0.500        ; 3.439      ; 3.781      ;
; 0.944 ; contador:conta3|carry_out ; conta_decada:contadec|qtemp[1] ; contador:conta3|carry_out ; clock:divisor|clk_div ; 1.000        ; 3.439      ; 3.781      ;
; 0.944 ; contador:conta3|carry_out ; conta_decada:contadec|qtemp[2] ; contador:conta3|carry_out ; clock:divisor|clk_div ; 1.000        ; 3.439      ; 3.781      ;
; 0.944 ; contador:conta3|carry_out ; conta_decada:contadec|qtemp[3] ; contador:conta3|carry_out ; clock:divisor|clk_div ; 1.000        ; 3.439      ; 3.781      ;
; 0.944 ; contador:conta3|carry_out ; conta_decada:contadec|qtemp[0] ; contador:conta3|carry_out ; clock:divisor|clk_div ; 1.000        ; 3.439      ; 3.781      ;
+-------+---------------------------+--------------------------------+---------------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clock:divisor|clk_div'                                                                                                                      ;
+--------+---------------------------+--------------------------------+---------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                        ; Launch Clock              ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+--------------------------------+---------------------------+-----------------------+--------------+------------+------------+
; -0.174 ; contador:conta3|carry_out ; conta_decada:contadec|qtemp[1] ; contador:conta3|carry_out ; clock:divisor|clk_div ; 0.000        ; 3.439      ; 3.781      ;
; -0.174 ; contador:conta3|carry_out ; conta_decada:contadec|qtemp[2] ; contador:conta3|carry_out ; clock:divisor|clk_div ; 0.000        ; 3.439      ; 3.781      ;
; -0.174 ; contador:conta3|carry_out ; conta_decada:contadec|qtemp[3] ; contador:conta3|carry_out ; clock:divisor|clk_div ; 0.000        ; 3.439      ; 3.781      ;
; -0.174 ; contador:conta3|carry_out ; conta_decada:contadec|qtemp[0] ; contador:conta3|carry_out ; clock:divisor|clk_div ; 0.000        ; 3.439      ; 3.781      ;
; 0.326  ; contador:conta3|carry_out ; conta_decada:contadec|qtemp[1] ; contador:conta3|carry_out ; clock:divisor|clk_div ; -0.500       ; 3.439      ; 3.781      ;
; 0.326  ; contador:conta3|carry_out ; conta_decada:contadec|qtemp[2] ; contador:conta3|carry_out ; clock:divisor|clk_div ; -0.500       ; 3.439      ; 3.781      ;
; 0.326  ; contador:conta3|carry_out ; conta_decada:contadec|qtemp[3] ; contador:conta3|carry_out ; clock:divisor|clk_div ; -0.500       ; 3.439      ; 3.781      ;
; 0.326  ; contador:conta3|carry_out ; conta_decada:contadec|qtemp[0] ; contador:conta3|carry_out ; clock:divisor|clk_div ; -0.500       ; 3.439      ; 3.781      ;
+--------+---------------------------+--------------------------------+---------------------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'enter'                                                                                                                      ;
+-------+----------------------------+--------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                  ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+--------------------------+---------------------------+-------------+--------------+------------+------------+
; 1.068 ; conta_decada:contadec|blok ; contador:conta3|qtemp[0] ; contador:conta3|carry_out ; enter       ; 0.000        ; 2.023      ; 3.357      ;
; 1.068 ; conta_decada:contadec|blok ; contador:conta3|qtemp[1] ; contador:conta3|carry_out ; enter       ; 0.000        ; 2.023      ; 3.357      ;
; 1.933 ; enter                      ; contador:conta3|qtemp[0] ; enter                     ; enter       ; 0.000        ; 2.918      ; 5.117      ;
; 1.933 ; enter                      ; contador:conta3|qtemp[1] ; enter                     ; enter       ; 0.000        ; 2.918      ; 5.117      ;
; 2.433 ; enter                      ; contador:conta3|qtemp[0] ; enter                     ; enter       ; -0.500       ; 2.918      ; 5.117      ;
; 2.433 ; enter                      ; contador:conta3|qtemp[1] ; enter                     ; enter       ; -0.500       ; 2.918      ; 5.117      ;
+-------+----------------------------+--------------------------+---------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_50M'                                                                                 ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk_50M ; Rise       ; clk_50M                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|clk_div   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|clk_div   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[27] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[27] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[28] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[28] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[29] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[29] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[30] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[30] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[31] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[31] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50M ; Rise       ; clock:divisor|clk_div                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50M ; Rise       ; clock:divisor|clk_div                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50M ; Rise       ; clock:divisor|count[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50M ; Rise       ; clock:divisor|count[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50M ; Rise       ; clock:divisor|count[10]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50M ; Rise       ; clock:divisor|count[10]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50M ; Rise       ; clock:divisor|count[11]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50M ; Rise       ; clock:divisor|count[11]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50M ; Rise       ; clock:divisor|count[12]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50M ; Rise       ; clock:divisor|count[12]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50M ; Rise       ; clock:divisor|count[13]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50M ; Rise       ; clock:divisor|count[13]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50M ; Rise       ; clock:divisor|count[14]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50M ; Rise       ; clock:divisor|count[14]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50M ; Rise       ; clock:divisor|count[15]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50M ; Rise       ; clock:divisor|count[15]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50M ; Rise       ; clock:divisor|count[16]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50M ; Rise       ; clock:divisor|count[16]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50M ; Rise       ; clock:divisor|count[17]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50M ; Rise       ; clock:divisor|count[17]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50M ; Rise       ; clock:divisor|count[18]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50M ; Rise       ; clock:divisor|count[18]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50M ; Rise       ; clock:divisor|count[19]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50M ; Rise       ; clock:divisor|count[19]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50M ; Rise       ; clock:divisor|count[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50M ; Rise       ; clock:divisor|count[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50M ; Rise       ; clock:divisor|count[20]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50M ; Rise       ; clock:divisor|count[20]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50M ; Rise       ; clock:divisor|count[21]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50M ; Rise       ; clock:divisor|count[21]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50M ; Rise       ; clock:divisor|count[22]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50M ; Rise       ; clock:divisor|count[22]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50M ; Rise       ; clock:divisor|count[23]                ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'enter'                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; enter ; Rise       ; enter                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; enter ; Fall       ; contador:conta3|carry_out ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; enter ; Fall       ; contador:conta3|carry_out ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; enter ; Fall       ; contador:conta3|qtemp[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; enter ; Fall       ; contador:conta3|qtemp[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; enter ; Fall       ; contador:conta3|qtemp[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; enter ; Fall       ; contador:conta3|qtemp[1]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; enter ; Fall       ; comb~0clkctrl|inclk[0]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; enter ; Fall       ; comb~0clkctrl|inclk[0]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; enter ; Fall       ; comb~0clkctrl|outclk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; enter ; Fall       ; comb~0clkctrl|outclk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; enter ; Fall       ; comb~0|combout            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; enter ; Fall       ; comb~0|combout            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; enter ; Rise       ; comb~0|datac              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; enter ; Rise       ; comb~0|datac              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; enter ; Rise       ; conta3|carry_out|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; enter ; Rise       ; conta3|carry_out|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; enter ; Fall       ; conta3|q[0]|datac         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; enter ; Fall       ; conta3|q[0]|datac         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; enter ; Fall       ; conta3|q[1]|datac         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; enter ; Fall       ; conta3|q[1]|datac         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; enter ; Rise       ; conta3|qtemp[0]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; enter ; Rise       ; conta3|qtemp[0]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; enter ; Rise       ; conta3|qtemp[1]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; enter ; Rise       ; conta3|qtemp[1]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; enter ; Fall       ; contador:conta3|q[0]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; enter ; Fall       ; contador:conta3|q[0]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; enter ; Fall       ; contador:conta3|q[1]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; enter ; Fall       ; contador:conta3|q[1]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; enter ; Rise       ; enter|combout             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; enter ; Rise       ; enter|combout             ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'PWM:pwm0|clock_pwm:PRESCALER|clk_div'                                                                                  ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+-----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; Rise       ; PWM:pwm0|CONT[0]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; Rise       ; PWM:pwm0|CONT[0]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; Rise       ; PWM:pwm0|CONT[1]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; Rise       ; PWM:pwm0|CONT[1]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; Rise       ; PWM:pwm0|CONT[2]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; Rise       ; PWM:pwm0|CONT[2]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; Rise       ; PWM:pwm0|CONT[3]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; Rise       ; PWM:pwm0|CONT[3]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; Rise       ; PWM:pwm0|CONT[4]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; Rise       ; PWM:pwm0|CONT[4]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; Rise       ; PWM:pwm0|CONT[5]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; Rise       ; PWM:pwm0|CONT[5]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; Rise       ; PWM:pwm0|CONT[6]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; Rise       ; PWM:pwm0|CONT[6]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; Rise       ; PWM:pwm0|CONT[7]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; Rise       ; PWM:pwm0|CONT[7]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; Rise       ; PWM:pwm0|CONT[8]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; Rise       ; PWM:pwm0|CONT[8]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; Rise       ; PWM:pwm0|CONT[9]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; Rise       ; PWM:pwm0|CONT[9]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; Rise       ; PWM:pwm0|s_PWM_OUT                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; Rise       ; PWM:pwm0|s_PWM_OUT                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; Rise       ; pwm0|CONT[0]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; Rise       ; pwm0|CONT[0]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; Rise       ; pwm0|CONT[1]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; Rise       ; pwm0|CONT[1]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; Rise       ; pwm0|CONT[2]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; Rise       ; pwm0|CONT[2]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; Rise       ; pwm0|CONT[3]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; Rise       ; pwm0|CONT[3]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; Rise       ; pwm0|CONT[4]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; Rise       ; pwm0|CONT[4]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; Rise       ; pwm0|CONT[5]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; Rise       ; pwm0|CONT[5]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; Rise       ; pwm0|CONT[6]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; Rise       ; pwm0|CONT[6]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; Rise       ; pwm0|CONT[7]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; Rise       ; pwm0|CONT[7]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; Rise       ; pwm0|CONT[8]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; Rise       ; pwm0|CONT[8]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; Rise       ; pwm0|CONT[9]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; Rise       ; pwm0|CONT[9]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; Rise       ; pwm0|PRESCALER|clk_div|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; Rise       ; pwm0|PRESCALER|clk_div|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; Rise       ; pwm0|PRESCALER|clk_div~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; Rise       ; pwm0|PRESCALER|clk_div~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; Rise       ; pwm0|PRESCALER|clk_div~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; Rise       ; pwm0|PRESCALER|clk_div~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; Rise       ; pwm0|s_PWM_OUT|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; Rise       ; pwm0|s_PWM_OUT|clk                      ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+-----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock:divisor|clk_div'                                                                           ;
+--------+--------------+----------------+------------------+-----------------------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+-----------------------+------------+----------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock:divisor|clk_div ; Fall       ; conta_decada:contadec|block_v    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock:divisor|clk_div ; Fall       ; conta_decada:contadec|block_v    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock:divisor|clk_div ; Fall       ; conta_decada:contadec|qtemp[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock:divisor|clk_div ; Fall       ; conta_decada:contadec|qtemp[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock:divisor|clk_div ; Fall       ; conta_decada:contadec|qtemp[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock:divisor|clk_div ; Fall       ; conta_decada:contadec|qtemp[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock:divisor|clk_div ; Fall       ; conta_decada:contadec|qtemp[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock:divisor|clk_div ; Fall       ; conta_decada:contadec|qtemp[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock:divisor|clk_div ; Fall       ; conta_decada:contadec|qtemp[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock:divisor|clk_div ; Fall       ; conta_decada:contadec|qtemp[3]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock:divisor|clk_div ; Rise       ; contadec|block_v|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock:divisor|clk_div ; Rise       ; contadec|block_v|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock:divisor|clk_div ; Rise       ; contadec|qtemp[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock:divisor|clk_div ; Rise       ; contadec|qtemp[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock:divisor|clk_div ; Rise       ; contadec|qtemp[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock:divisor|clk_div ; Rise       ; contadec|qtemp[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock:divisor|clk_div ; Rise       ; contadec|qtemp[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock:divisor|clk_div ; Rise       ; contadec|qtemp[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock:divisor|clk_div ; Rise       ; contadec|qtemp[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock:divisor|clk_div ; Rise       ; contadec|qtemp[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock:divisor|clk_div ; Rise       ; divisor|clk_div|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock:divisor|clk_div ; Rise       ; divisor|clk_div|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock:divisor|clk_div ; Rise       ; divisor|clk_div~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock:divisor|clk_div ; Rise       ; divisor|clk_div~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock:divisor|clk_div ; Rise       ; divisor|clk_div~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock:divisor|clk_div ; Rise       ; divisor|clk_div~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+-----------------------+------------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'contador:conta3|carry_out'                                                                           ;
+-------+--------------+----------------+------------------+---------------------------+------------+-----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                            ;
+-------+--------------+----------------+------------------+---------------------------+------------+-----------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; contador:conta3|carry_out ; Rise       ; conta3|carry_out|regout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; contador:conta3|carry_out ; Rise       ; conta3|carry_out|regout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; contador:conta3|carry_out ; Rise       ; conta3|carry_out~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; contador:conta3|carry_out ; Rise       ; conta3|carry_out~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; contador:conta3|carry_out ; Rise       ; conta3|carry_out~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; contador:conta3|carry_out ; Rise       ; conta3|carry_out~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; contador:conta3|carry_out ; Fall       ; conta_decada:contadec|blok        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; contador:conta3|carry_out ; Fall       ; conta_decada:contadec|blok        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; contador:conta3|carry_out ; Fall       ; conta_decada:contadec|q[0]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; contador:conta3|carry_out ; Fall       ; conta_decada:contadec|q[0]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; contador:conta3|carry_out ; Fall       ; conta_decada:contadec|q[1]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; contador:conta3|carry_out ; Fall       ; conta_decada:contadec|q[1]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; contador:conta3|carry_out ; Fall       ; conta_decada:contadec|q[2]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; contador:conta3|carry_out ; Fall       ; conta_decada:contadec|q[2]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; contador:conta3|carry_out ; Fall       ; conta_decada:contadec|q[3]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; contador:conta3|carry_out ; Fall       ; conta_decada:contadec|q[3]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; contador:conta3|carry_out ; Rise       ; contadec|blok|datab               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; contador:conta3|carry_out ; Rise       ; contadec|blok|datab               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; contador:conta3|carry_out ; Rise       ; contadec|q[0]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; contador:conta3|carry_out ; Rise       ; contadec|q[0]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; contador:conta3|carry_out ; Rise       ; contadec|q[1]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; contador:conta3|carry_out ; Rise       ; contadec|q[1]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; contador:conta3|carry_out ; Rise       ; contadec|q[2]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; contador:conta3|carry_out ; Rise       ; contadec|q[2]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; contador:conta3|carry_out ; Rise       ; contadec|q[3]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; contador:conta3|carry_out ; Rise       ; contadec|q[3]|datad               ;
+-------+--------------+----------------+------------------+---------------------------+------------+-----------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                          ;
+-----------+--------------------------------------+-------+-------+------------+--------------------------------------+
; Data Port ; Clock Port                           ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+-----------+--------------------------------------+-------+-------+------------+--------------------------------------+
; ch[*]     ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 2.923 ; 2.923 ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ;
;  ch[0]    ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.296 ; 1.296 ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ;
;  ch[1]    ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.636 ; 1.636 ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ;
;  ch[2]    ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.646 ; 1.646 ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ;
;  ch[3]    ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 2.923 ; 2.923 ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ;
; enter     ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.659 ; 0.659 ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ;
; ch[*]     ; enter                                ; 2.183 ; 2.183 ; Fall       ; enter                                ;
;  ch[0]    ; enter                                ; 0.556 ; 0.556 ; Fall       ; enter                                ;
;  ch[1]    ; enter                                ; 0.896 ; 0.896 ; Fall       ; enter                                ;
;  ch[2]    ; enter                                ; 0.906 ; 0.906 ; Fall       ; enter                                ;
;  ch[3]    ; enter                                ; 2.183 ; 2.183 ; Fall       ; enter                                ;
; enter     ; enter                                ; 0.721 ; 0.721 ; Fall       ; enter                                ;
+-----------+--------------------------------------+-------+-------+------------+--------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                             ;
+-----------+--------------------------------------+--------+--------+------------+--------------------------------------+
; Data Port ; Clock Port                           ; Rise   ; Fall   ; Clock Edge ; Clock Reference                      ;
+-----------+--------------------------------------+--------+--------+------------+--------------------------------------+
; ch[*]     ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; -1.042 ; -1.042 ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ;
;  ch[0]    ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; -1.042 ; -1.042 ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ;
;  ch[1]    ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; -1.382 ; -1.382 ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ;
;  ch[2]    ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; -1.392 ; -1.392 ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ;
;  ch[3]    ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; -2.669 ; -2.669 ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ;
; enter     ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; -0.405 ; -0.405 ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ;
; ch[*]     ; enter                                ; -0.326 ; -0.326 ; Fall       ; enter                                ;
;  ch[0]    ; enter                                ; -0.326 ; -0.326 ; Fall       ; enter                                ;
;  ch[1]    ; enter                                ; -0.666 ; -0.666 ; Fall       ; enter                                ;
;  ch[2]    ; enter                                ; -0.676 ; -0.676 ; Fall       ; enter                                ;
;  ch[3]    ; enter                                ; -1.953 ; -1.953 ; Fall       ; enter                                ;
; enter     ; enter                                ; -0.491 ; -0.491 ; Fall       ; enter                                ;
+-----------+--------------------------------------+--------+--------+------------+--------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                      ;
+---------------+--------------------------------------+--------+--------+------------+--------------------------------------+
; Data Port     ; Clock Port                           ; Rise   ; Fall   ; Clock Edge ; Clock Reference                      ;
+---------------+--------------------------------------+--------+--------+------------+--------------------------------------+
; pwm_pin       ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 6.276  ; 6.276  ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ;
; HEX2[*]       ; contador:conta3|carry_out            ; 10.940 ; 10.940 ; Fall       ; contador:conta3|carry_out            ;
;  HEX2[0]      ; contador:conta3|carry_out            ; 10.782 ; 10.782 ; Fall       ; contador:conta3|carry_out            ;
;  HEX2[1]      ; contador:conta3|carry_out            ; 10.791 ; 10.791 ; Fall       ; contador:conta3|carry_out            ;
;  HEX2[2]      ; contador:conta3|carry_out            ; 10.789 ; 10.789 ; Fall       ; contador:conta3|carry_out            ;
;  HEX2[3]      ; contador:conta3|carry_out            ; 10.800 ; 10.800 ; Fall       ; contador:conta3|carry_out            ;
;  HEX2[4]      ; contador:conta3|carry_out            ; 10.856 ; 10.856 ; Fall       ; contador:conta3|carry_out            ;
;  HEX2[5]      ; contador:conta3|carry_out            ; 10.940 ; 10.940 ; Fall       ; contador:conta3|carry_out            ;
;  HEX2[6]      ; contador:conta3|carry_out            ; 10.793 ; 10.793 ; Fall       ; contador:conta3|carry_out            ;
; buz[*]        ; enter                                ; 12.024 ; 12.024 ; Rise       ; enter                                ;
;  buz[0]       ; enter                                ; 12.024 ; 12.024 ; Rise       ; enter                                ;
;  buz[1]       ; enter                                ; 12.024 ; 12.024 ; Rise       ; enter                                ;
;  buz[2]       ; enter                                ; 11.994 ; 11.994 ; Rise       ; enter                                ;
;  buz[3]       ; enter                                ; 11.994 ; 11.994 ; Rise       ; enter                                ;
;  buz[4]       ; enter                                ; 11.968 ; 11.968 ; Rise       ; enter                                ;
;  buz[5]       ; enter                                ; 11.968 ; 11.968 ; Rise       ; enter                                ;
;  buz[6]       ; enter                                ; 11.977 ; 11.977 ; Rise       ; enter                                ;
;  buz[7]       ; enter                                ; 11.977 ; 11.977 ; Rise       ; enter                                ;
;  buz[8]       ; enter                                ; 11.496 ; 11.496 ; Rise       ; enter                                ;
;  buz[9]       ; enter                                ; 11.506 ; 11.506 ; Rise       ; enter                                ;
;  buz[10]      ; enter                                ; 11.525 ; 11.525 ; Rise       ; enter                                ;
;  buz[11]      ; enter                                ; 11.525 ; 11.525 ; Rise       ; enter                                ;
;  buz[12]      ; enter                                ; 11.535 ; 11.535 ; Rise       ; enter                                ;
;  buz[13]      ; enter                                ; 11.535 ; 11.535 ; Rise       ; enter                                ;
;  buz[14]      ; enter                                ; 11.813 ; 11.813 ; Rise       ; enter                                ;
;  buz[15]      ; enter                                ; 11.813 ; 11.813 ; Rise       ; enter                                ;
;  buz[16]      ; enter                                ; 11.813 ; 11.813 ; Rise       ; enter                                ;
;  buz[17]      ; enter                                ; 11.813 ; 11.813 ; Rise       ; enter                                ;
; buz_verde[*]  ; enter                                ; 12.007 ; 12.007 ; Rise       ; enter                                ;
;  buz_verde[0] ; enter                                ; 11.987 ; 11.987 ; Rise       ; enter                                ;
;  buz_verde[1] ; enter                                ; 11.987 ; 11.987 ; Rise       ; enter                                ;
;  buz_verde[2] ; enter                                ; 11.967 ; 11.967 ; Rise       ; enter                                ;
;  buz_verde[3] ; enter                                ; 11.967 ; 11.967 ; Rise       ; enter                                ;
;  buz_verde[4] ; enter                                ; 12.007 ; 12.007 ; Rise       ; enter                                ;
;  buz_verde[5] ; enter                                ; 11.997 ; 11.997 ; Rise       ; enter                                ;
;  buz_verde[6] ; enter                                ; 11.996 ; 11.996 ; Rise       ; enter                                ;
;  buz_verde[7] ; enter                                ; 11.946 ; 11.946 ; Rise       ; enter                                ;
; HEX1[*]       ; enter                                ; 9.977  ; 9.977  ; Fall       ; enter                                ;
;  HEX1[0]      ; enter                                ; 9.971  ; 9.971  ; Fall       ; enter                                ;
;  HEX1[2]      ; enter                                ; 9.895  ; 9.895  ; Fall       ; enter                                ;
;  HEX1[3]      ; enter                                ; 9.977  ; 9.977  ; Fall       ; enter                                ;
;  HEX1[4]      ; enter                                ; 8.858  ; 8.858  ; Fall       ; enter                                ;
;  HEX1[5]      ; enter                                ; 9.712  ; 9.712  ; Fall       ; enter                                ;
;  HEX1[6]      ; enter                                ; 8.867  ; 8.867  ; Fall       ; enter                                ;
; buz[*]        ; enter                                ; 12.024 ; 12.024 ; Fall       ; enter                                ;
;  buz[0]       ; enter                                ; 12.024 ; 12.024 ; Fall       ; enter                                ;
;  buz[1]       ; enter                                ; 12.024 ; 12.024 ; Fall       ; enter                                ;
;  buz[2]       ; enter                                ; 11.994 ; 11.994 ; Fall       ; enter                                ;
;  buz[3]       ; enter                                ; 11.994 ; 11.994 ; Fall       ; enter                                ;
;  buz[4]       ; enter                                ; 11.968 ; 11.968 ; Fall       ; enter                                ;
;  buz[5]       ; enter                                ; 11.968 ; 11.968 ; Fall       ; enter                                ;
;  buz[6]       ; enter                                ; 11.977 ; 11.977 ; Fall       ; enter                                ;
;  buz[7]       ; enter                                ; 11.977 ; 11.977 ; Fall       ; enter                                ;
;  buz[8]       ; enter                                ; 11.496 ; 11.496 ; Fall       ; enter                                ;
;  buz[9]       ; enter                                ; 11.506 ; 11.506 ; Fall       ; enter                                ;
;  buz[10]      ; enter                                ; 11.525 ; 11.525 ; Fall       ; enter                                ;
;  buz[11]      ; enter                                ; 11.525 ; 11.525 ; Fall       ; enter                                ;
;  buz[12]      ; enter                                ; 11.535 ; 11.535 ; Fall       ; enter                                ;
;  buz[13]      ; enter                                ; 11.535 ; 11.535 ; Fall       ; enter                                ;
;  buz[14]      ; enter                                ; 11.813 ; 11.813 ; Fall       ; enter                                ;
;  buz[15]      ; enter                                ; 11.813 ; 11.813 ; Fall       ; enter                                ;
;  buz[16]      ; enter                                ; 11.813 ; 11.813 ; Fall       ; enter                                ;
;  buz[17]      ; enter                                ; 11.813 ; 11.813 ; Fall       ; enter                                ;
; buz_verde[*]  ; enter                                ; 12.007 ; 12.007 ; Fall       ; enter                                ;
;  buz_verde[0] ; enter                                ; 11.987 ; 11.987 ; Fall       ; enter                                ;
;  buz_verde[1] ; enter                                ; 11.987 ; 11.987 ; Fall       ; enter                                ;
;  buz_verde[2] ; enter                                ; 11.967 ; 11.967 ; Fall       ; enter                                ;
;  buz_verde[3] ; enter                                ; 11.967 ; 11.967 ; Fall       ; enter                                ;
;  buz_verde[4] ; enter                                ; 12.007 ; 12.007 ; Fall       ; enter                                ;
;  buz_verde[5] ; enter                                ; 11.997 ; 11.997 ; Fall       ; enter                                ;
;  buz_verde[6] ; enter                                ; 11.996 ; 11.996 ; Fall       ; enter                                ;
;  buz_verde[7] ; enter                                ; 11.946 ; 11.946 ; Fall       ; enter                                ;
+---------------+--------------------------------------+--------+--------+------------+--------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                              ;
+---------------+--------------------------------------+--------+--------+------------+--------------------------------------+
; Data Port     ; Clock Port                           ; Rise   ; Fall   ; Clock Edge ; Clock Reference                      ;
+---------------+--------------------------------------+--------+--------+------------+--------------------------------------+
; pwm_pin       ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 6.276  ; 6.276  ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ;
; HEX2[*]       ; contador:conta3|carry_out            ; 10.290 ; 10.290 ; Fall       ; contador:conta3|carry_out            ;
;  HEX2[0]      ; contador:conta3|carry_out            ; 10.290 ; 10.290 ; Fall       ; contador:conta3|carry_out            ;
;  HEX2[1]      ; contador:conta3|carry_out            ; 10.300 ; 10.300 ; Fall       ; contador:conta3|carry_out            ;
;  HEX2[2]      ; contador:conta3|carry_out            ; 10.298 ; 10.298 ; Fall       ; contador:conta3|carry_out            ;
;  HEX2[3]      ; contador:conta3|carry_out            ; 10.304 ; 10.304 ; Fall       ; contador:conta3|carry_out            ;
;  HEX2[4]      ; contador:conta3|carry_out            ; 10.362 ; 10.362 ; Fall       ; contador:conta3|carry_out            ;
;  HEX2[5]      ; contador:conta3|carry_out            ; 10.449 ; 10.449 ; Fall       ; contador:conta3|carry_out            ;
;  HEX2[6]      ; contador:conta3|carry_out            ; 10.302 ; 10.302 ; Fall       ; contador:conta3|carry_out            ;
; buz[*]        ; enter                                ; 11.496 ; 11.496 ; Rise       ; enter                                ;
;  buz[0]       ; enter                                ; 12.024 ; 12.024 ; Rise       ; enter                                ;
;  buz[1]       ; enter                                ; 12.024 ; 12.024 ; Rise       ; enter                                ;
;  buz[2]       ; enter                                ; 11.994 ; 11.994 ; Rise       ; enter                                ;
;  buz[3]       ; enter                                ; 11.994 ; 11.994 ; Rise       ; enter                                ;
;  buz[4]       ; enter                                ; 11.968 ; 11.968 ; Rise       ; enter                                ;
;  buz[5]       ; enter                                ; 11.968 ; 11.968 ; Rise       ; enter                                ;
;  buz[6]       ; enter                                ; 11.977 ; 11.977 ; Rise       ; enter                                ;
;  buz[7]       ; enter                                ; 11.977 ; 11.977 ; Rise       ; enter                                ;
;  buz[8]       ; enter                                ; 11.496 ; 11.496 ; Rise       ; enter                                ;
;  buz[9]       ; enter                                ; 11.506 ; 11.506 ; Rise       ; enter                                ;
;  buz[10]      ; enter                                ; 11.525 ; 11.525 ; Rise       ; enter                                ;
;  buz[11]      ; enter                                ; 11.525 ; 11.525 ; Rise       ; enter                                ;
;  buz[12]      ; enter                                ; 11.535 ; 11.535 ; Rise       ; enter                                ;
;  buz[13]      ; enter                                ; 11.535 ; 11.535 ; Rise       ; enter                                ;
;  buz[14]      ; enter                                ; 11.813 ; 11.813 ; Rise       ; enter                                ;
;  buz[15]      ; enter                                ; 11.813 ; 11.813 ; Rise       ; enter                                ;
;  buz[16]      ; enter                                ; 11.813 ; 11.813 ; Rise       ; enter                                ;
;  buz[17]      ; enter                                ; 11.813 ; 11.813 ; Rise       ; enter                                ;
; buz_verde[*]  ; enter                                ; 11.946 ; 11.946 ; Rise       ; enter                                ;
;  buz_verde[0] ; enter                                ; 11.987 ; 11.987 ; Rise       ; enter                                ;
;  buz_verde[1] ; enter                                ; 11.987 ; 11.987 ; Rise       ; enter                                ;
;  buz_verde[2] ; enter                                ; 11.967 ; 11.967 ; Rise       ; enter                                ;
;  buz_verde[3] ; enter                                ; 11.967 ; 11.967 ; Rise       ; enter                                ;
;  buz_verde[4] ; enter                                ; 12.007 ; 12.007 ; Rise       ; enter                                ;
;  buz_verde[5] ; enter                                ; 11.997 ; 11.997 ; Rise       ; enter                                ;
;  buz_verde[6] ; enter                                ; 11.996 ; 11.996 ; Rise       ; enter                                ;
;  buz_verde[7] ; enter                                ; 11.946 ; 11.946 ; Rise       ; enter                                ;
; HEX1[*]       ; enter                                ; 8.858  ; 8.858  ; Fall       ; enter                                ;
;  HEX1[0]      ; enter                                ; 9.890  ; 9.890  ; Fall       ; enter                                ;
;  HEX1[2]      ; enter                                ; 9.812  ; 9.812  ; Fall       ; enter                                ;
;  HEX1[3]      ; enter                                ; 9.896  ; 9.896  ; Fall       ; enter                                ;
;  HEX1[4]      ; enter                                ; 8.858  ; 8.858  ; Fall       ; enter                                ;
;  HEX1[5]      ; enter                                ; 9.599  ; 9.599  ; Fall       ; enter                                ;
;  HEX1[6]      ; enter                                ; 8.867  ; 8.867  ; Fall       ; enter                                ;
; buz[*]        ; enter                                ; 11.496 ; 11.496 ; Fall       ; enter                                ;
;  buz[0]       ; enter                                ; 12.024 ; 12.024 ; Fall       ; enter                                ;
;  buz[1]       ; enter                                ; 12.024 ; 12.024 ; Fall       ; enter                                ;
;  buz[2]       ; enter                                ; 11.994 ; 11.994 ; Fall       ; enter                                ;
;  buz[3]       ; enter                                ; 11.994 ; 11.994 ; Fall       ; enter                                ;
;  buz[4]       ; enter                                ; 11.968 ; 11.968 ; Fall       ; enter                                ;
;  buz[5]       ; enter                                ; 11.968 ; 11.968 ; Fall       ; enter                                ;
;  buz[6]       ; enter                                ; 11.977 ; 11.977 ; Fall       ; enter                                ;
;  buz[7]       ; enter                                ; 11.977 ; 11.977 ; Fall       ; enter                                ;
;  buz[8]       ; enter                                ; 11.496 ; 11.496 ; Fall       ; enter                                ;
;  buz[9]       ; enter                                ; 11.506 ; 11.506 ; Fall       ; enter                                ;
;  buz[10]      ; enter                                ; 11.525 ; 11.525 ; Fall       ; enter                                ;
;  buz[11]      ; enter                                ; 11.525 ; 11.525 ; Fall       ; enter                                ;
;  buz[12]      ; enter                                ; 11.535 ; 11.535 ; Fall       ; enter                                ;
;  buz[13]      ; enter                                ; 11.535 ; 11.535 ; Fall       ; enter                                ;
;  buz[14]      ; enter                                ; 11.813 ; 11.813 ; Fall       ; enter                                ;
;  buz[15]      ; enter                                ; 11.813 ; 11.813 ; Fall       ; enter                                ;
;  buz[16]      ; enter                                ; 11.813 ; 11.813 ; Fall       ; enter                                ;
;  buz[17]      ; enter                                ; 11.813 ; 11.813 ; Fall       ; enter                                ;
; buz_verde[*]  ; enter                                ; 11.946 ; 11.946 ; Fall       ; enter                                ;
;  buz_verde[0] ; enter                                ; 11.987 ; 11.987 ; Fall       ; enter                                ;
;  buz_verde[1] ; enter                                ; 11.987 ; 11.987 ; Fall       ; enter                                ;
;  buz_verde[2] ; enter                                ; 11.967 ; 11.967 ; Fall       ; enter                                ;
;  buz_verde[3] ; enter                                ; 11.967 ; 11.967 ; Fall       ; enter                                ;
;  buz_verde[4] ; enter                                ; 12.007 ; 12.007 ; Fall       ; enter                                ;
;  buz_verde[5] ; enter                                ; 11.997 ; 11.997 ; Fall       ; enter                                ;
;  buz_verde[6] ; enter                                ; 11.996 ; 11.996 ; Fall       ; enter                                ;
;  buz_verde[7] ; enter                                ; 11.946 ; 11.946 ; Fall       ; enter                                ;
+---------------+--------------------------------------+--------+--------+------------+--------------------------------------+


+---------------------------------------------------------------+
; Propagation Delay                                             ;
+------------+--------------+--------+--------+--------+--------+
; Input Port ; Output Port  ; RR     ; RF     ; FR     ; FF     ;
+------------+--------------+--------+--------+--------+--------+
; ch[0]      ; HEX0[0]      ; 7.481  ; 7.481  ; 7.481  ; 7.481  ;
; ch[0]      ; HEX0[1]      ; 9.604  ; 9.604  ; 9.604  ; 9.604  ;
; ch[0]      ; HEX0[2]      ;        ; 8.663  ; 8.663  ;        ;
; ch[0]      ; HEX0[3]      ; 7.022  ; 7.022  ; 7.022  ; 7.022  ;
; ch[0]      ; HEX0[4]      ; 7.529  ;        ;        ; 7.529  ;
; ch[0]      ; HEX0[5]      ; 8.685  ;        ;        ; 8.685  ;
; ch[0]      ; HEX0[6]      ; 8.695  ;        ;        ; 8.695  ;
; ch[0]      ; buz[0]       ;        ; 7.949  ; 7.949  ;        ;
; ch[0]      ; buz[1]       ;        ; 7.949  ; 7.949  ;        ;
; ch[0]      ; buz[2]       ;        ; 7.919  ; 7.919  ;        ;
; ch[0]      ; buz[3]       ;        ; 7.919  ; 7.919  ;        ;
; ch[0]      ; buz[4]       ;        ; 7.893  ; 7.893  ;        ;
; ch[0]      ; buz[5]       ;        ; 7.893  ; 7.893  ;        ;
; ch[0]      ; buz[6]       ;        ; 7.902  ; 7.902  ;        ;
; ch[0]      ; buz[7]       ;        ; 7.902  ; 7.902  ;        ;
; ch[0]      ; buz[8]       ;        ; 7.421  ; 7.421  ;        ;
; ch[0]      ; buz[9]       ;        ; 7.431  ; 7.431  ;        ;
; ch[0]      ; buz[10]      ;        ; 7.450  ; 7.450  ;        ;
; ch[0]      ; buz[11]      ;        ; 7.450  ; 7.450  ;        ;
; ch[0]      ; buz[12]      ;        ; 7.460  ; 7.460  ;        ;
; ch[0]      ; buz[13]      ;        ; 7.460  ; 7.460  ;        ;
; ch[0]      ; buz[14]      ;        ; 7.738  ; 7.738  ;        ;
; ch[0]      ; buz[15]      ;        ; 7.738  ; 7.738  ;        ;
; ch[0]      ; buz[16]      ;        ; 7.738  ; 7.738  ;        ;
; ch[0]      ; buz[17]      ;        ; 7.738  ; 7.738  ;        ;
; ch[0]      ; buz_verde[0] ; 7.912  ;        ;        ; 7.912  ;
; ch[0]      ; buz_verde[1] ; 7.912  ;        ;        ; 7.912  ;
; ch[0]      ; buz_verde[2] ; 7.892  ;        ;        ; 7.892  ;
; ch[0]      ; buz_verde[3] ; 7.892  ;        ;        ; 7.892  ;
; ch[0]      ; buz_verde[4] ; 7.932  ;        ;        ; 7.932  ;
; ch[0]      ; buz_verde[5] ; 7.922  ;        ;        ; 7.922  ;
; ch[0]      ; buz_verde[6] ; 7.921  ;        ;        ; 7.921  ;
; ch[0]      ; buz_verde[7] ; 7.871  ;        ;        ; 7.871  ;
; ch[1]      ; HEX0[0]      ; 7.662  ; 7.662  ; 7.662  ; 7.662  ;
; ch[1]      ; HEX0[1]      ; 9.784  ; 9.784  ; 9.784  ; 9.784  ;
; ch[1]      ; HEX0[2]      ; 8.847  ;        ;        ; 8.847  ;
; ch[1]      ; HEX0[3]      ; 7.203  ; 7.203  ; 7.203  ; 7.203  ;
; ch[1]      ; HEX0[4]      ; 7.741  ; 7.741  ; 7.741  ; 7.741  ;
; ch[1]      ; HEX0[5]      ; 8.869  ;        ;        ; 8.869  ;
; ch[1]      ; HEX0[6]      ; 8.877  ; 8.877  ; 8.877  ; 8.877  ;
; ch[1]      ; buz[0]       ; 8.289  ;        ;        ; 8.289  ;
; ch[1]      ; buz[1]       ; 8.289  ;        ;        ; 8.289  ;
; ch[1]      ; buz[2]       ; 8.259  ;        ;        ; 8.259  ;
; ch[1]      ; buz[3]       ; 8.259  ;        ;        ; 8.259  ;
; ch[1]      ; buz[4]       ; 8.233  ;        ;        ; 8.233  ;
; ch[1]      ; buz[5]       ; 8.233  ;        ;        ; 8.233  ;
; ch[1]      ; buz[6]       ; 8.242  ;        ;        ; 8.242  ;
; ch[1]      ; buz[7]       ; 8.242  ;        ;        ; 8.242  ;
; ch[1]      ; buz[8]       ; 7.761  ;        ;        ; 7.761  ;
; ch[1]      ; buz[9]       ; 7.771  ;        ;        ; 7.771  ;
; ch[1]      ; buz[10]      ; 7.790  ;        ;        ; 7.790  ;
; ch[1]      ; buz[11]      ; 7.790  ;        ;        ; 7.790  ;
; ch[1]      ; buz[12]      ; 7.800  ;        ;        ; 7.800  ;
; ch[1]      ; buz[13]      ; 7.800  ;        ;        ; 7.800  ;
; ch[1]      ; buz[14]      ; 8.078  ;        ;        ; 8.078  ;
; ch[1]      ; buz[15]      ; 8.078  ;        ;        ; 8.078  ;
; ch[1]      ; buz[16]      ; 8.078  ;        ;        ; 8.078  ;
; ch[1]      ; buz[17]      ; 8.078  ;        ;        ; 8.078  ;
; ch[1]      ; buz_verde[0] ;        ; 8.252  ; 8.252  ;        ;
; ch[1]      ; buz_verde[1] ;        ; 8.252  ; 8.252  ;        ;
; ch[1]      ; buz_verde[2] ;        ; 8.232  ; 8.232  ;        ;
; ch[1]      ; buz_verde[3] ;        ; 8.232  ; 8.232  ;        ;
; ch[1]      ; buz_verde[4] ;        ; 8.272  ; 8.272  ;        ;
; ch[1]      ; buz_verde[5] ;        ; 8.262  ; 8.262  ;        ;
; ch[1]      ; buz_verde[6] ;        ; 8.261  ; 8.261  ;        ;
; ch[1]      ; buz_verde[7] ;        ; 8.211  ; 8.211  ;        ;
; ch[2]      ; HEX0[0]      ; 7.384  ; 7.384  ; 7.384  ; 7.384  ;
; ch[2]      ; HEX0[1]      ; 9.519  ;        ;        ; 9.519  ;
; ch[2]      ; HEX0[2]      ; 8.580  ; 8.580  ; 8.580  ; 8.580  ;
; ch[2]      ; HEX0[3]      ; 6.926  ; 6.926  ; 6.926  ; 6.926  ;
; ch[2]      ; HEX0[4]      ; 7.463  ;        ;        ; 7.463  ;
; ch[2]      ; HEX0[5]      ; 8.590  ; 8.590  ; 8.590  ; 8.590  ;
; ch[2]      ; HEX0[6]      ; 8.600  ; 8.600  ; 8.600  ; 8.600  ;
; ch[2]      ; buz[0]       ;        ; 8.299  ; 8.299  ;        ;
; ch[2]      ; buz[1]       ;        ; 8.299  ; 8.299  ;        ;
; ch[2]      ; buz[2]       ;        ; 8.269  ; 8.269  ;        ;
; ch[2]      ; buz[3]       ;        ; 8.269  ; 8.269  ;        ;
; ch[2]      ; buz[4]       ;        ; 8.243  ; 8.243  ;        ;
; ch[2]      ; buz[5]       ;        ; 8.243  ; 8.243  ;        ;
; ch[2]      ; buz[6]       ;        ; 8.252  ; 8.252  ;        ;
; ch[2]      ; buz[7]       ;        ; 8.252  ; 8.252  ;        ;
; ch[2]      ; buz[8]       ;        ; 7.771  ; 7.771  ;        ;
; ch[2]      ; buz[9]       ;        ; 7.781  ; 7.781  ;        ;
; ch[2]      ; buz[10]      ;        ; 7.800  ; 7.800  ;        ;
; ch[2]      ; buz[11]      ;        ; 7.800  ; 7.800  ;        ;
; ch[2]      ; buz[12]      ;        ; 7.810  ; 7.810  ;        ;
; ch[2]      ; buz[13]      ;        ; 7.810  ; 7.810  ;        ;
; ch[2]      ; buz[14]      ;        ; 8.088  ; 8.088  ;        ;
; ch[2]      ; buz[15]      ;        ; 8.088  ; 8.088  ;        ;
; ch[2]      ; buz[16]      ;        ; 8.088  ; 8.088  ;        ;
; ch[2]      ; buz[17]      ;        ; 8.088  ; 8.088  ;        ;
; ch[2]      ; buz_verde[0] ; 8.262  ;        ;        ; 8.262  ;
; ch[2]      ; buz_verde[1] ; 8.262  ;        ;        ; 8.262  ;
; ch[2]      ; buz_verde[2] ; 8.242  ;        ;        ; 8.242  ;
; ch[2]      ; buz_verde[3] ; 8.242  ;        ;        ; 8.242  ;
; ch[2]      ; buz_verde[4] ; 8.282  ;        ;        ; 8.282  ;
; ch[2]      ; buz_verde[5] ; 8.272  ;        ;        ; 8.272  ;
; ch[2]      ; buz_verde[6] ; 8.271  ;        ;        ; 8.271  ;
; ch[2]      ; buz_verde[7] ; 8.221  ;        ;        ; 8.221  ;
; ch[3]      ; HEX0[0]      ; 9.146  ; 9.146  ; 9.146  ; 9.146  ;
; ch[3]      ; HEX0[1]      ; 11.281 ;        ;        ; 11.281 ;
; ch[3]      ; HEX0[2]      ; 10.341 ;        ;        ; 10.341 ;
; ch[3]      ; HEX0[3]      ; 8.685  ;        ;        ; 8.685  ;
; ch[3]      ; HEX0[4]      ; 9.222  ;        ;        ; 9.222  ;
; ch[3]      ; HEX0[5]      ; 10.349 ; 10.349 ; 10.349 ; 10.349 ;
; ch[3]      ; HEX0[6]      ; 10.355 ; 10.355 ; 10.355 ; 10.355 ;
; ch[3]      ; buz[0]       ; 9.576  ;        ;        ; 9.576  ;
; ch[3]      ; buz[1]       ; 9.576  ;        ;        ; 9.576  ;
; ch[3]      ; buz[2]       ; 9.546  ;        ;        ; 9.546  ;
; ch[3]      ; buz[3]       ; 9.546  ;        ;        ; 9.546  ;
; ch[3]      ; buz[4]       ; 9.520  ;        ;        ; 9.520  ;
; ch[3]      ; buz[5]       ; 9.520  ;        ;        ; 9.520  ;
; ch[3]      ; buz[6]       ; 9.529  ;        ;        ; 9.529  ;
; ch[3]      ; buz[7]       ; 9.529  ;        ;        ; 9.529  ;
; ch[3]      ; buz[8]       ; 9.048  ;        ;        ; 9.048  ;
; ch[3]      ; buz[9]       ; 9.058  ;        ;        ; 9.058  ;
; ch[3]      ; buz[10]      ; 9.077  ;        ;        ; 9.077  ;
; ch[3]      ; buz[11]      ; 9.077  ;        ;        ; 9.077  ;
; ch[3]      ; buz[12]      ; 9.087  ;        ;        ; 9.087  ;
; ch[3]      ; buz[13]      ; 9.087  ;        ;        ; 9.087  ;
; ch[3]      ; buz[14]      ; 9.365  ;        ;        ; 9.365  ;
; ch[3]      ; buz[15]      ; 9.365  ;        ;        ; 9.365  ;
; ch[3]      ; buz[16]      ; 9.365  ;        ;        ; 9.365  ;
; ch[3]      ; buz[17]      ; 9.365  ;        ;        ; 9.365  ;
; ch[3]      ; buz_verde[0] ;        ; 9.539  ; 9.539  ;        ;
; ch[3]      ; buz_verde[1] ;        ; 9.539  ; 9.539  ;        ;
; ch[3]      ; buz_verde[2] ;        ; 9.519  ; 9.519  ;        ;
; ch[3]      ; buz_verde[3] ;        ; 9.519  ; 9.519  ;        ;
; ch[3]      ; buz_verde[4] ;        ; 9.559  ; 9.559  ;        ;
; ch[3]      ; buz_verde[5] ;        ; 9.549  ; 9.549  ;        ;
; ch[3]      ; buz_verde[6] ;        ; 9.548  ; 9.548  ;        ;
; ch[3]      ; buz_verde[7] ;        ; 9.498  ; 9.498  ;        ;
+------------+--------------+--------+--------+--------+--------+


+---------------------------------------------------------------+
; Minimum Propagation Delay                                     ;
+------------+--------------+--------+--------+--------+--------+
; Input Port ; Output Port  ; RR     ; RF     ; FR     ; FF     ;
+------------+--------------+--------+--------+--------+--------+
; ch[0]      ; HEX0[0]      ; 7.481  ; 7.481  ; 7.481  ; 7.481  ;
; ch[0]      ; HEX0[1]      ; 9.604  ; 9.604  ; 9.604  ; 9.604  ;
; ch[0]      ; HEX0[2]      ;        ; 8.663  ; 8.663  ;        ;
; ch[0]      ; HEX0[3]      ; 7.022  ; 7.022  ; 7.022  ; 7.022  ;
; ch[0]      ; HEX0[4]      ; 7.529  ;        ;        ; 7.529  ;
; ch[0]      ; HEX0[5]      ; 8.685  ;        ;        ; 8.685  ;
; ch[0]      ; HEX0[6]      ; 8.695  ;        ;        ; 8.695  ;
; ch[0]      ; buz[0]       ;        ; 7.949  ; 7.949  ;        ;
; ch[0]      ; buz[1]       ;        ; 7.949  ; 7.949  ;        ;
; ch[0]      ; buz[2]       ;        ; 7.919  ; 7.919  ;        ;
; ch[0]      ; buz[3]       ;        ; 7.919  ; 7.919  ;        ;
; ch[0]      ; buz[4]       ;        ; 7.893  ; 7.893  ;        ;
; ch[0]      ; buz[5]       ;        ; 7.893  ; 7.893  ;        ;
; ch[0]      ; buz[6]       ;        ; 7.902  ; 7.902  ;        ;
; ch[0]      ; buz[7]       ;        ; 7.902  ; 7.902  ;        ;
; ch[0]      ; buz[8]       ;        ; 7.421  ; 7.421  ;        ;
; ch[0]      ; buz[9]       ;        ; 7.431  ; 7.431  ;        ;
; ch[0]      ; buz[10]      ;        ; 7.450  ; 7.450  ;        ;
; ch[0]      ; buz[11]      ;        ; 7.450  ; 7.450  ;        ;
; ch[0]      ; buz[12]      ;        ; 7.460  ; 7.460  ;        ;
; ch[0]      ; buz[13]      ;        ; 7.460  ; 7.460  ;        ;
; ch[0]      ; buz[14]      ;        ; 7.738  ; 7.738  ;        ;
; ch[0]      ; buz[15]      ;        ; 7.738  ; 7.738  ;        ;
; ch[0]      ; buz[16]      ;        ; 7.738  ; 7.738  ;        ;
; ch[0]      ; buz[17]      ;        ; 7.738  ; 7.738  ;        ;
; ch[0]      ; buz_verde[0] ; 7.912  ;        ;        ; 7.912  ;
; ch[0]      ; buz_verde[1] ; 7.912  ;        ;        ; 7.912  ;
; ch[0]      ; buz_verde[2] ; 7.892  ;        ;        ; 7.892  ;
; ch[0]      ; buz_verde[3] ; 7.892  ;        ;        ; 7.892  ;
; ch[0]      ; buz_verde[4] ; 7.932  ;        ;        ; 7.932  ;
; ch[0]      ; buz_verde[5] ; 7.922  ;        ;        ; 7.922  ;
; ch[0]      ; buz_verde[6] ; 7.921  ;        ;        ; 7.921  ;
; ch[0]      ; buz_verde[7] ; 7.871  ;        ;        ; 7.871  ;
; ch[1]      ; HEX0[0]      ; 7.662  ; 7.662  ; 7.662  ; 7.662  ;
; ch[1]      ; HEX0[1]      ; 9.784  ; 9.784  ; 9.784  ; 9.784  ;
; ch[1]      ; HEX0[2]      ; 8.847  ;        ;        ; 8.847  ;
; ch[1]      ; HEX0[3]      ; 7.203  ; 7.203  ; 7.203  ; 7.203  ;
; ch[1]      ; HEX0[4]      ; 7.741  ; 7.741  ; 7.741  ; 7.741  ;
; ch[1]      ; HEX0[5]      ; 8.869  ;        ;        ; 8.869  ;
; ch[1]      ; HEX0[6]      ; 8.877  ; 8.877  ; 8.877  ; 8.877  ;
; ch[1]      ; buz[0]       ; 8.289  ;        ;        ; 8.289  ;
; ch[1]      ; buz[1]       ; 8.289  ;        ;        ; 8.289  ;
; ch[1]      ; buz[2]       ; 8.259  ;        ;        ; 8.259  ;
; ch[1]      ; buz[3]       ; 8.259  ;        ;        ; 8.259  ;
; ch[1]      ; buz[4]       ; 8.233  ;        ;        ; 8.233  ;
; ch[1]      ; buz[5]       ; 8.233  ;        ;        ; 8.233  ;
; ch[1]      ; buz[6]       ; 8.242  ;        ;        ; 8.242  ;
; ch[1]      ; buz[7]       ; 8.242  ;        ;        ; 8.242  ;
; ch[1]      ; buz[8]       ; 7.761  ;        ;        ; 7.761  ;
; ch[1]      ; buz[9]       ; 7.771  ;        ;        ; 7.771  ;
; ch[1]      ; buz[10]      ; 7.790  ;        ;        ; 7.790  ;
; ch[1]      ; buz[11]      ; 7.790  ;        ;        ; 7.790  ;
; ch[1]      ; buz[12]      ; 7.800  ;        ;        ; 7.800  ;
; ch[1]      ; buz[13]      ; 7.800  ;        ;        ; 7.800  ;
; ch[1]      ; buz[14]      ; 8.078  ;        ;        ; 8.078  ;
; ch[1]      ; buz[15]      ; 8.078  ;        ;        ; 8.078  ;
; ch[1]      ; buz[16]      ; 8.078  ;        ;        ; 8.078  ;
; ch[1]      ; buz[17]      ; 8.078  ;        ;        ; 8.078  ;
; ch[1]      ; buz_verde[0] ;        ; 8.252  ; 8.252  ;        ;
; ch[1]      ; buz_verde[1] ;        ; 8.252  ; 8.252  ;        ;
; ch[1]      ; buz_verde[2] ;        ; 8.232  ; 8.232  ;        ;
; ch[1]      ; buz_verde[3] ;        ; 8.232  ; 8.232  ;        ;
; ch[1]      ; buz_verde[4] ;        ; 8.272  ; 8.272  ;        ;
; ch[1]      ; buz_verde[5] ;        ; 8.262  ; 8.262  ;        ;
; ch[1]      ; buz_verde[6] ;        ; 8.261  ; 8.261  ;        ;
; ch[1]      ; buz_verde[7] ;        ; 8.211  ; 8.211  ;        ;
; ch[2]      ; HEX0[0]      ; 7.384  ; 7.384  ; 7.384  ; 7.384  ;
; ch[2]      ; HEX0[1]      ; 9.519  ;        ;        ; 9.519  ;
; ch[2]      ; HEX0[2]      ; 8.580  ; 8.580  ; 8.580  ; 8.580  ;
; ch[2]      ; HEX0[3]      ; 6.926  ; 6.926  ; 6.926  ; 6.926  ;
; ch[2]      ; HEX0[4]      ; 7.463  ;        ;        ; 7.463  ;
; ch[2]      ; HEX0[5]      ; 8.590  ; 8.590  ; 8.590  ; 8.590  ;
; ch[2]      ; HEX0[6]      ; 8.600  ; 8.600  ; 8.600  ; 8.600  ;
; ch[2]      ; buz[0]       ;        ; 8.299  ; 8.299  ;        ;
; ch[2]      ; buz[1]       ;        ; 8.299  ; 8.299  ;        ;
; ch[2]      ; buz[2]       ;        ; 8.269  ; 8.269  ;        ;
; ch[2]      ; buz[3]       ;        ; 8.269  ; 8.269  ;        ;
; ch[2]      ; buz[4]       ;        ; 8.243  ; 8.243  ;        ;
; ch[2]      ; buz[5]       ;        ; 8.243  ; 8.243  ;        ;
; ch[2]      ; buz[6]       ;        ; 8.252  ; 8.252  ;        ;
; ch[2]      ; buz[7]       ;        ; 8.252  ; 8.252  ;        ;
; ch[2]      ; buz[8]       ;        ; 7.771  ; 7.771  ;        ;
; ch[2]      ; buz[9]       ;        ; 7.781  ; 7.781  ;        ;
; ch[2]      ; buz[10]      ;        ; 7.800  ; 7.800  ;        ;
; ch[2]      ; buz[11]      ;        ; 7.800  ; 7.800  ;        ;
; ch[2]      ; buz[12]      ;        ; 7.810  ; 7.810  ;        ;
; ch[2]      ; buz[13]      ;        ; 7.810  ; 7.810  ;        ;
; ch[2]      ; buz[14]      ;        ; 8.088  ; 8.088  ;        ;
; ch[2]      ; buz[15]      ;        ; 8.088  ; 8.088  ;        ;
; ch[2]      ; buz[16]      ;        ; 8.088  ; 8.088  ;        ;
; ch[2]      ; buz[17]      ;        ; 8.088  ; 8.088  ;        ;
; ch[2]      ; buz_verde[0] ; 8.262  ;        ;        ; 8.262  ;
; ch[2]      ; buz_verde[1] ; 8.262  ;        ;        ; 8.262  ;
; ch[2]      ; buz_verde[2] ; 8.242  ;        ;        ; 8.242  ;
; ch[2]      ; buz_verde[3] ; 8.242  ;        ;        ; 8.242  ;
; ch[2]      ; buz_verde[4] ; 8.282  ;        ;        ; 8.282  ;
; ch[2]      ; buz_verde[5] ; 8.272  ;        ;        ; 8.272  ;
; ch[2]      ; buz_verde[6] ; 8.271  ;        ;        ; 8.271  ;
; ch[2]      ; buz_verde[7] ; 8.221  ;        ;        ; 8.221  ;
; ch[3]      ; HEX0[0]      ; 9.146  ; 9.146  ; 9.146  ; 9.146  ;
; ch[3]      ; HEX0[1]      ; 11.281 ;        ;        ; 11.281 ;
; ch[3]      ; HEX0[2]      ; 10.341 ;        ;        ; 10.341 ;
; ch[3]      ; HEX0[3]      ; 8.685  ;        ;        ; 8.685  ;
; ch[3]      ; HEX0[4]      ; 9.222  ;        ;        ; 9.222  ;
; ch[3]      ; HEX0[5]      ; 10.349 ; 10.349 ; 10.349 ; 10.349 ;
; ch[3]      ; HEX0[6]      ; 10.355 ; 10.355 ; 10.355 ; 10.355 ;
; ch[3]      ; buz[0]       ; 9.576  ;        ;        ; 9.576  ;
; ch[3]      ; buz[1]       ; 9.576  ;        ;        ; 9.576  ;
; ch[3]      ; buz[2]       ; 9.546  ;        ;        ; 9.546  ;
; ch[3]      ; buz[3]       ; 9.546  ;        ;        ; 9.546  ;
; ch[3]      ; buz[4]       ; 9.520  ;        ;        ; 9.520  ;
; ch[3]      ; buz[5]       ; 9.520  ;        ;        ; 9.520  ;
; ch[3]      ; buz[6]       ; 9.529  ;        ;        ; 9.529  ;
; ch[3]      ; buz[7]       ; 9.529  ;        ;        ; 9.529  ;
; ch[3]      ; buz[8]       ; 9.048  ;        ;        ; 9.048  ;
; ch[3]      ; buz[9]       ; 9.058  ;        ;        ; 9.058  ;
; ch[3]      ; buz[10]      ; 9.077  ;        ;        ; 9.077  ;
; ch[3]      ; buz[11]      ; 9.077  ;        ;        ; 9.077  ;
; ch[3]      ; buz[12]      ; 9.087  ;        ;        ; 9.087  ;
; ch[3]      ; buz[13]      ; 9.087  ;        ;        ; 9.087  ;
; ch[3]      ; buz[14]      ; 9.365  ;        ;        ; 9.365  ;
; ch[3]      ; buz[15]      ; 9.365  ;        ;        ; 9.365  ;
; ch[3]      ; buz[16]      ; 9.365  ;        ;        ; 9.365  ;
; ch[3]      ; buz[17]      ; 9.365  ;        ;        ; 9.365  ;
; ch[3]      ; buz_verde[0] ;        ; 9.539  ; 9.539  ;        ;
; ch[3]      ; buz_verde[1] ;        ; 9.539  ; 9.539  ;        ;
; ch[3]      ; buz_verde[2] ;        ; 9.519  ; 9.519  ;        ;
; ch[3]      ; buz_verde[3] ;        ; 9.519  ; 9.519  ;        ;
; ch[3]      ; buz_verde[4] ;        ; 9.559  ; 9.559  ;        ;
; ch[3]      ; buz_verde[5] ;        ; 9.549  ; 9.549  ;        ;
; ch[3]      ; buz_verde[6] ;        ; 9.548  ; 9.548  ;        ;
; ch[3]      ; buz_verde[7] ;        ; 9.498  ; 9.498  ;        ;
+------------+--------------+--------+--------+--------+--------+


+---------------------------------------------------------------+
; Fast Model Setup Summary                                      ;
+--------------------------------------+--------+---------------+
; Clock                                ; Slack  ; End Point TNS ;
+--------------------------------------+--------+---------------+
; clk_50M                              ; -1.914 ; -54.910       ;
; contador:conta3|carry_out            ; -1.320 ; -1.800        ;
; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; -0.199 ; -0.971        ;
; clock:divisor|clk_div                ; 0.260  ; 0.000         ;
; enter                                ; 0.311  ; 0.000         ;
+--------------------------------------+--------+---------------+


+---------------------------------------------------------------+
; Fast Model Hold Summary                                       ;
+--------------------------------------+--------+---------------+
; Clock                                ; Slack  ; End Point TNS ;
+--------------------------------------+--------+---------------+
; clock:divisor|clk_div                ; -1.687 ; -1.687        ;
; clk_50M                              ; -1.599 ; -3.158        ;
; enter                                ; -1.482 ; -2.585        ;
; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; -0.090 ; -0.680        ;
; contador:conta3|carry_out            ; 0.674  ; 0.000         ;
+--------------------------------------+--------+---------------+


+------------------------------------------------+
; Fast Model Recovery Summary                    ;
+-----------------------+--------+---------------+
; Clock                 ; Slack  ; End Point TNS ;
+-----------------------+--------+---------------+
; enter                 ; -0.741 ; -1.482        ;
; clock:divisor|clk_div ; 0.530  ; 0.000         ;
+-----------------------+--------+---------------+


+------------------------------------------------+
; Fast Model Removal Summary                     ;
+-----------------------+--------+---------------+
; Clock                 ; Slack  ; End Point TNS ;
+-----------------------+--------+---------------+
; clock:divisor|clk_div ; -0.150 ; -0.600        ;
; enter                 ; 0.576  ; 0.000         ;
+-----------------------+--------+---------------+


+---------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                        ;
+--------------------------------------+--------+---------------+
; Clock                                ; Slack  ; End Point TNS ;
+--------------------------------------+--------+---------------+
; clk_50M                              ; -1.380 ; -67.380       ;
; enter                                ; -1.222 ; -4.222        ;
; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; -0.500 ; -11.000       ;
; clock:divisor|clk_div                ; -0.500 ; -5.000        ;
; contador:conta3|carry_out            ; 0.500  ; 0.000         ;
+--------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_50M'                                                                                                                                  ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.914 ; clock:divisor|count[0]                ; clock:divisor|count[24]               ; clk_50M      ; clk_50M     ; 1.000        ; 0.000      ; 2.946      ;
; -1.913 ; clock:divisor|count[0]                ; clock:divisor|clk_div                 ; clk_50M      ; clk_50M     ; 1.000        ; 0.000      ; 2.945      ;
; -1.879 ; clock:divisor|count[0]                ; clock:divisor|count[0]                ; clk_50M      ; clk_50M     ; 1.000        ; 0.000      ; 2.911      ;
; -1.779 ; clock:divisor|count[0]                ; clock:divisor|count[18]               ; clk_50M      ; clk_50M     ; 1.000        ; 0.002      ; 2.813      ;
; -1.724 ; clock:divisor|count[0]                ; clock:divisor|count[13]               ; clk_50M      ; clk_50M     ; 1.000        ; 0.002      ; 2.758      ;
; -1.724 ; clock:divisor|count[0]                ; clock:divisor|count[6]                ; clk_50M      ; clk_50M     ; 1.000        ; 0.002      ; 2.758      ;
; -1.723 ; clock:divisor|count[0]                ; clock:divisor|count[12]               ; clk_50M      ; clk_50M     ; 1.000        ; 0.002      ; 2.757      ;
; -1.722 ; clock:divisor|count[0]                ; clock:divisor|count[11]               ; clk_50M      ; clk_50M     ; 1.000        ; 0.002      ; 2.756      ;
; -1.721 ; clock:divisor|count[0]                ; clock:divisor|count[16]               ; clk_50M      ; clk_50M     ; 1.000        ; 0.002      ; 2.755      ;
; -1.721 ; clock:divisor|count[0]                ; clock:divisor|count[20]               ; clk_50M      ; clk_50M     ; 1.000        ; 0.002      ; 2.755      ;
; -1.719 ; clock:divisor|count[0]                ; clock:divisor|count[19]               ; clk_50M      ; clk_50M     ; 1.000        ; 0.002      ; 2.753      ;
; -1.718 ; clock:divisor|count[0]                ; clock:divisor|count[22]               ; clk_50M      ; clk_50M     ; 1.000        ; 0.002      ; 2.752      ;
; -1.717 ; clock:divisor|count[0]                ; clock:divisor|count[21]               ; clk_50M      ; clk_50M     ; 1.000        ; 0.002      ; 2.751      ;
; -1.717 ; clock:divisor|count[0]                ; clock:divisor|count[14]               ; clk_50M      ; clk_50M     ; 1.000        ; 0.002      ; 2.751      ;
; -1.699 ; clock:divisor|count[1]                ; clock:divisor|count[24]               ; clk_50M      ; clk_50M     ; 1.000        ; -0.009     ; 2.722      ;
; -1.698 ; PWM:pwm0|clock_pwm:PRESCALER|count[1] ; PWM:pwm0|clock_pwm:PRESCALER|clk_div  ; clk_50M      ; clk_50M     ; 1.000        ; 0.000      ; 2.730      ;
; -1.698 ; clock:divisor|count[1]                ; clock:divisor|clk_div                 ; clk_50M      ; clk_50M     ; 1.000        ; -0.009     ; 2.721      ;
; -1.693 ; PWM:pwm0|clock_pwm:PRESCALER|count[1] ; PWM:pwm0|clock_pwm:PRESCALER|count[4] ; clk_50M      ; clk_50M     ; 1.000        ; 0.000      ; 2.725      ;
; -1.693 ; PWM:pwm0|clock_pwm:PRESCALER|count[1] ; PWM:pwm0|clock_pwm:PRESCALER|count[8] ; clk_50M      ; clk_50M     ; 1.000        ; 0.000      ; 2.725      ;
; -1.693 ; PWM:pwm0|clock_pwm:PRESCALER|count[1] ; PWM:pwm0|clock_pwm:PRESCALER|count[1] ; clk_50M      ; clk_50M     ; 1.000        ; 0.000      ; 2.725      ;
; -1.692 ; PWM:pwm0|clock_pwm:PRESCALER|count[1] ; PWM:pwm0|clock_pwm:PRESCALER|count[5] ; clk_50M      ; clk_50M     ; 1.000        ; 0.000      ; 2.724      ;
; -1.692 ; PWM:pwm0|clock_pwm:PRESCALER|count[1] ; PWM:pwm0|clock_pwm:PRESCALER|count[7] ; clk_50M      ; clk_50M     ; 1.000        ; 0.000      ; 2.724      ;
; -1.692 ; clock:divisor|count[6]                ; clock:divisor|count[24]               ; clk_50M      ; clk_50M     ; 1.000        ; -0.002     ; 2.722      ;
; -1.691 ; clock:divisor|count[6]                ; clock:divisor|clk_div                 ; clk_50M      ; clk_50M     ; 1.000        ; -0.002     ; 2.721      ;
; -1.674 ; PWM:pwm0|clock_pwm:PRESCALER|count[0] ; PWM:pwm0|clock_pwm:PRESCALER|clk_div  ; clk_50M      ; clk_50M     ; 1.000        ; 0.001      ; 2.707      ;
; -1.669 ; PWM:pwm0|clock_pwm:PRESCALER|count[0] ; PWM:pwm0|clock_pwm:PRESCALER|count[4] ; clk_50M      ; clk_50M     ; 1.000        ; 0.001      ; 2.702      ;
; -1.669 ; PWM:pwm0|clock_pwm:PRESCALER|count[0] ; PWM:pwm0|clock_pwm:PRESCALER|count[8] ; clk_50M      ; clk_50M     ; 1.000        ; 0.001      ; 2.702      ;
; -1.669 ; PWM:pwm0|clock_pwm:PRESCALER|count[0] ; PWM:pwm0|clock_pwm:PRESCALER|count[1] ; clk_50M      ; clk_50M     ; 1.000        ; 0.001      ; 2.702      ;
; -1.668 ; PWM:pwm0|clock_pwm:PRESCALER|count[0] ; PWM:pwm0|clock_pwm:PRESCALER|count[5] ; clk_50M      ; clk_50M     ; 1.000        ; 0.001      ; 2.701      ;
; -1.668 ; PWM:pwm0|clock_pwm:PRESCALER|count[0] ; PWM:pwm0|clock_pwm:PRESCALER|count[7] ; clk_50M      ; clk_50M     ; 1.000        ; 0.001      ; 2.701      ;
; -1.667 ; clock:divisor|count[2]                ; clock:divisor|count[24]               ; clk_50M      ; clk_50M     ; 1.000        ; -0.009     ; 2.690      ;
; -1.666 ; clock:divisor|count[2]                ; clock:divisor|clk_div                 ; clk_50M      ; clk_50M     ; 1.000        ; -0.009     ; 2.689      ;
; -1.664 ; clock:divisor|count[1]                ; clock:divisor|count[0]                ; clk_50M      ; clk_50M     ; 1.000        ; -0.009     ; 2.687      ;
; -1.662 ; PWM:pwm0|clock_pwm:PRESCALER|count[1] ; PWM:pwm0|clock_pwm:PRESCALER|count[6] ; clk_50M      ; clk_50M     ; 1.000        ; 0.000      ; 2.694      ;
; -1.657 ; clock:divisor|count[6]                ; clock:divisor|count[0]                ; clk_50M      ; clk_50M     ; 1.000        ; -0.002     ; 2.687      ;
; -1.643 ; clock:divisor|count[3]                ; clock:divisor|count[24]               ; clk_50M      ; clk_50M     ; 1.000        ; -0.009     ; 2.666      ;
; -1.642 ; clock:divisor|count[3]                ; clock:divisor|clk_div                 ; clk_50M      ; clk_50M     ; 1.000        ; -0.009     ; 2.665      ;
; -1.638 ; PWM:pwm0|clock_pwm:PRESCALER|count[0] ; PWM:pwm0|clock_pwm:PRESCALER|count[6] ; clk_50M      ; clk_50M     ; 1.000        ; 0.001      ; 2.671      ;
; -1.632 ; clock:divisor|count[2]                ; clock:divisor|count[0]                ; clk_50M      ; clk_50M     ; 1.000        ; -0.009     ; 2.655      ;
; -1.608 ; clock:divisor|count[3]                ; clock:divisor|count[0]                ; clk_50M      ; clk_50M     ; 1.000        ; -0.009     ; 2.631      ;
; -1.598 ; clock:divisor|count[4]                ; clock:divisor|count[24]               ; clk_50M      ; clk_50M     ; 1.000        ; -0.009     ; 2.621      ;
; -1.597 ; clock:divisor|count[4]                ; clock:divisor|clk_div                 ; clk_50M      ; clk_50M     ; 1.000        ; -0.009     ; 2.620      ;
; -1.593 ; PWM:pwm0|clock_pwm:PRESCALER|count[4] ; PWM:pwm0|clock_pwm:PRESCALER|clk_div  ; clk_50M      ; clk_50M     ; 1.000        ; 0.000      ; 2.625      ;
; -1.588 ; PWM:pwm0|clock_pwm:PRESCALER|count[2] ; PWM:pwm0|clock_pwm:PRESCALER|clk_div  ; clk_50M      ; clk_50M     ; 1.000        ; 0.001      ; 2.621      ;
; -1.588 ; PWM:pwm0|clock_pwm:PRESCALER|count[4] ; PWM:pwm0|clock_pwm:PRESCALER|count[4] ; clk_50M      ; clk_50M     ; 1.000        ; 0.000      ; 2.620      ;
; -1.588 ; PWM:pwm0|clock_pwm:PRESCALER|count[4] ; PWM:pwm0|clock_pwm:PRESCALER|count[8] ; clk_50M      ; clk_50M     ; 1.000        ; 0.000      ; 2.620      ;
; -1.588 ; PWM:pwm0|clock_pwm:PRESCALER|count[4] ; PWM:pwm0|clock_pwm:PRESCALER|count[1] ; clk_50M      ; clk_50M     ; 1.000        ; 0.000      ; 2.620      ;
; -1.587 ; PWM:pwm0|clock_pwm:PRESCALER|count[4] ; PWM:pwm0|clock_pwm:PRESCALER|count[5] ; clk_50M      ; clk_50M     ; 1.000        ; 0.000      ; 2.619      ;
; -1.587 ; PWM:pwm0|clock_pwm:PRESCALER|count[4] ; PWM:pwm0|clock_pwm:PRESCALER|count[7] ; clk_50M      ; clk_50M     ; 1.000        ; 0.000      ; 2.619      ;
; -1.583 ; PWM:pwm0|clock_pwm:PRESCALER|count[2] ; PWM:pwm0|clock_pwm:PRESCALER|count[4] ; clk_50M      ; clk_50M     ; 1.000        ; 0.001      ; 2.616      ;
; -1.583 ; PWM:pwm0|clock_pwm:PRESCALER|count[2] ; PWM:pwm0|clock_pwm:PRESCALER|count[8] ; clk_50M      ; clk_50M     ; 1.000        ; 0.001      ; 2.616      ;
; -1.583 ; PWM:pwm0|clock_pwm:PRESCALER|count[2] ; PWM:pwm0|clock_pwm:PRESCALER|count[1] ; clk_50M      ; clk_50M     ; 1.000        ; 0.001      ; 2.616      ;
; -1.582 ; PWM:pwm0|clock_pwm:PRESCALER|count[2] ; PWM:pwm0|clock_pwm:PRESCALER|count[5] ; clk_50M      ; clk_50M     ; 1.000        ; 0.001      ; 2.615      ;
; -1.582 ; PWM:pwm0|clock_pwm:PRESCALER|count[2] ; PWM:pwm0|clock_pwm:PRESCALER|count[7] ; clk_50M      ; clk_50M     ; 1.000        ; 0.001      ; 2.615      ;
; -1.573 ; clock:divisor|count[5]                ; clock:divisor|count[24]               ; clk_50M      ; clk_50M     ; 1.000        ; -0.009     ; 2.596      ;
; -1.572 ; clock:divisor|count[5]                ; clock:divisor|clk_div                 ; clk_50M      ; clk_50M     ; 1.000        ; -0.009     ; 2.595      ;
; -1.572 ; PWM:pwm0|clock_pwm:PRESCALER|count[5] ; PWM:pwm0|clock_pwm:PRESCALER|clk_div  ; clk_50M      ; clk_50M     ; 1.000        ; 0.000      ; 2.604      ;
; -1.568 ; PWM:pwm0|clock_pwm:PRESCALER|count[3] ; PWM:pwm0|clock_pwm:PRESCALER|clk_div  ; clk_50M      ; clk_50M     ; 1.000        ; 0.001      ; 2.601      ;
; -1.567 ; PWM:pwm0|clock_pwm:PRESCALER|count[5] ; PWM:pwm0|clock_pwm:PRESCALER|count[4] ; clk_50M      ; clk_50M     ; 1.000        ; 0.000      ; 2.599      ;
; -1.567 ; PWM:pwm0|clock_pwm:PRESCALER|count[5] ; PWM:pwm0|clock_pwm:PRESCALER|count[8] ; clk_50M      ; clk_50M     ; 1.000        ; 0.000      ; 2.599      ;
; -1.567 ; PWM:pwm0|clock_pwm:PRESCALER|count[5] ; PWM:pwm0|clock_pwm:PRESCALER|count[1] ; clk_50M      ; clk_50M     ; 1.000        ; 0.000      ; 2.599      ;
; -1.566 ; PWM:pwm0|clock_pwm:PRESCALER|count[5] ; PWM:pwm0|clock_pwm:PRESCALER|count[5] ; clk_50M      ; clk_50M     ; 1.000        ; 0.000      ; 2.598      ;
; -1.566 ; PWM:pwm0|clock_pwm:PRESCALER|count[5] ; PWM:pwm0|clock_pwm:PRESCALER|count[7] ; clk_50M      ; clk_50M     ; 1.000        ; 0.000      ; 2.598      ;
; -1.564 ; clock:divisor|count[1]                ; clock:divisor|count[18]               ; clk_50M      ; clk_50M     ; 1.000        ; -0.007     ; 2.589      ;
; -1.563 ; clock:divisor|count[4]                ; clock:divisor|count[0]                ; clk_50M      ; clk_50M     ; 1.000        ; -0.009     ; 2.586      ;
; -1.563 ; PWM:pwm0|clock_pwm:PRESCALER|count[3] ; PWM:pwm0|clock_pwm:PRESCALER|count[4] ; clk_50M      ; clk_50M     ; 1.000        ; 0.001      ; 2.596      ;
; -1.563 ; PWM:pwm0|clock_pwm:PRESCALER|count[3] ; PWM:pwm0|clock_pwm:PRESCALER|count[8] ; clk_50M      ; clk_50M     ; 1.000        ; 0.001      ; 2.596      ;
; -1.563 ; PWM:pwm0|clock_pwm:PRESCALER|count[3] ; PWM:pwm0|clock_pwm:PRESCALER|count[1] ; clk_50M      ; clk_50M     ; 1.000        ; 0.001      ; 2.596      ;
; -1.562 ; PWM:pwm0|clock_pwm:PRESCALER|count[3] ; PWM:pwm0|clock_pwm:PRESCALER|count[5] ; clk_50M      ; clk_50M     ; 1.000        ; 0.001      ; 2.595      ;
; -1.562 ; PWM:pwm0|clock_pwm:PRESCALER|count[3] ; PWM:pwm0|clock_pwm:PRESCALER|count[7] ; clk_50M      ; clk_50M     ; 1.000        ; 0.001      ; 2.595      ;
; -1.557 ; clock:divisor|count[6]                ; clock:divisor|count[18]               ; clk_50M      ; clk_50M     ; 1.000        ; 0.000      ; 2.589      ;
; -1.557 ; PWM:pwm0|clock_pwm:PRESCALER|count[4] ; PWM:pwm0|clock_pwm:PRESCALER|count[6] ; clk_50M      ; clk_50M     ; 1.000        ; 0.000      ; 2.589      ;
; -1.552 ; PWM:pwm0|clock_pwm:PRESCALER|count[2] ; PWM:pwm0|clock_pwm:PRESCALER|count[6] ; clk_50M      ; clk_50M     ; 1.000        ; 0.001      ; 2.585      ;
; -1.538 ; clock:divisor|count[5]                ; clock:divisor|count[0]                ; clk_50M      ; clk_50M     ; 1.000        ; -0.009     ; 2.561      ;
; -1.536 ; PWM:pwm0|clock_pwm:PRESCALER|count[5] ; PWM:pwm0|clock_pwm:PRESCALER|count[6] ; clk_50M      ; clk_50M     ; 1.000        ; 0.000      ; 2.568      ;
; -1.532 ; clock:divisor|count[2]                ; clock:divisor|count[18]               ; clk_50M      ; clk_50M     ; 1.000        ; -0.007     ; 2.557      ;
; -1.532 ; PWM:pwm0|clock_pwm:PRESCALER|count[3] ; PWM:pwm0|clock_pwm:PRESCALER|count[6] ; clk_50M      ; clk_50M     ; 1.000        ; 0.001      ; 2.565      ;
; -1.531 ; PWM:pwm0|clock_pwm:PRESCALER|count[6] ; PWM:pwm0|clock_pwm:PRESCALER|clk_div  ; clk_50M      ; clk_50M     ; 1.000        ; 0.000      ; 2.563      ;
; -1.526 ; PWM:pwm0|clock_pwm:PRESCALER|count[6] ; PWM:pwm0|clock_pwm:PRESCALER|count[4] ; clk_50M      ; clk_50M     ; 1.000        ; 0.000      ; 2.558      ;
; -1.526 ; PWM:pwm0|clock_pwm:PRESCALER|count[6] ; PWM:pwm0|clock_pwm:PRESCALER|count[8] ; clk_50M      ; clk_50M     ; 1.000        ; 0.000      ; 2.558      ;
; -1.526 ; PWM:pwm0|clock_pwm:PRESCALER|count[6] ; PWM:pwm0|clock_pwm:PRESCALER|count[1] ; clk_50M      ; clk_50M     ; 1.000        ; 0.000      ; 2.558      ;
; -1.525 ; PWM:pwm0|clock_pwm:PRESCALER|count[6] ; PWM:pwm0|clock_pwm:PRESCALER|count[5] ; clk_50M      ; clk_50M     ; 1.000        ; 0.000      ; 2.557      ;
; -1.525 ; PWM:pwm0|clock_pwm:PRESCALER|count[6] ; PWM:pwm0|clock_pwm:PRESCALER|count[7] ; clk_50M      ; clk_50M     ; 1.000        ; 0.000      ; 2.557      ;
; -1.509 ; clock:divisor|count[1]                ; clock:divisor|count[13]               ; clk_50M      ; clk_50M     ; 1.000        ; -0.007     ; 2.534      ;
; -1.509 ; clock:divisor|count[1]                ; clock:divisor|count[6]                ; clk_50M      ; clk_50M     ; 1.000        ; -0.007     ; 2.534      ;
; -1.508 ; clock:divisor|count[3]                ; clock:divisor|count[18]               ; clk_50M      ; clk_50M     ; 1.000        ; -0.007     ; 2.533      ;
; -1.508 ; clock:divisor|count[1]                ; clock:divisor|count[12]               ; clk_50M      ; clk_50M     ; 1.000        ; -0.007     ; 2.533      ;
; -1.507 ; clock:divisor|count[1]                ; clock:divisor|count[11]               ; clk_50M      ; clk_50M     ; 1.000        ; -0.007     ; 2.532      ;
; -1.506 ; clock:divisor|count[1]                ; clock:divisor|count[16]               ; clk_50M      ; clk_50M     ; 1.000        ; -0.007     ; 2.531      ;
; -1.506 ; clock:divisor|count[1]                ; clock:divisor|count[20]               ; clk_50M      ; clk_50M     ; 1.000        ; -0.007     ; 2.531      ;
; -1.504 ; clock:divisor|count[11]               ; clock:divisor|count[24]               ; clk_50M      ; clk_50M     ; 1.000        ; -0.002     ; 2.534      ;
; -1.504 ; clock:divisor|count[1]                ; clock:divisor|count[19]               ; clk_50M      ; clk_50M     ; 1.000        ; -0.007     ; 2.529      ;
; -1.503 ; clock:divisor|count[11]               ; clock:divisor|clk_div                 ; clk_50M      ; clk_50M     ; 1.000        ; -0.002     ; 2.533      ;
; -1.503 ; clock:divisor|count[1]                ; clock:divisor|count[22]               ; clk_50M      ; clk_50M     ; 1.000        ; -0.007     ; 2.528      ;
; -1.502 ; clock:divisor|count[6]                ; clock:divisor|count[13]               ; clk_50M      ; clk_50M     ; 1.000        ; 0.000      ; 2.534      ;
; -1.502 ; clock:divisor|count[6]                ; clock:divisor|count[6]                ; clk_50M      ; clk_50M     ; 1.000        ; 0.000      ; 2.534      ;
; -1.502 ; clock:divisor|count[1]                ; clock:divisor|count[21]               ; clk_50M      ; clk_50M     ; 1.000        ; -0.007     ; 2.527      ;
; -1.502 ; clock:divisor|count[1]                ; clock:divisor|count[14]               ; clk_50M      ; clk_50M     ; 1.000        ; -0.007     ; 2.527      ;
; -1.501 ; clock:divisor|count[6]                ; clock:divisor|count[12]               ; clk_50M      ; clk_50M     ; 1.000        ; 0.000      ; 2.533      ;
; -1.500 ; clock:divisor|count[6]                ; clock:divisor|count[11]               ; clk_50M      ; clk_50M     ; 1.000        ; 0.000      ; 2.532      ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'contador:conta3|carry_out'                                                                                                                     ;
+--------+--------------------------------+----------------------------+-----------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                    ; Launch Clock          ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+----------------------------+-----------------------+---------------------------+--------------+------------+------------+
; -1.320 ; conta_decada:contadec|block_v  ; conta_decada:contadec|blok ; clock:divisor|clk_div ; contador:conta3|carry_out ; 1.000        ; -1.579     ; 0.348      ;
; -0.172 ; conta_decada:contadec|qtemp[2] ; conta_decada:contadec|q[2] ; clock:divisor|clk_div ; contador:conta3|carry_out ; 1.000        ; -0.320     ; 0.447      ;
; -0.141 ; conta_decada:contadec|qtemp[3] ; conta_decada:contadec|q[3] ; clock:divisor|clk_div ; contador:conta3|carry_out ; 1.000        ; -0.379     ; 0.414      ;
; -0.089 ; conta_decada:contadec|qtemp[0] ; conta_decada:contadec|q[0] ; clock:divisor|clk_div ; contador:conta3|carry_out ; 1.000        ; -0.321     ; 0.367      ;
; -0.078 ; conta_decada:contadec|qtemp[1] ; conta_decada:contadec|q[1] ; clock:divisor|clk_div ; contador:conta3|carry_out ; 1.000        ; -0.320     ; 0.354      ;
+--------+--------------------------------+----------------------------+-----------------------+---------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'PWM:pwm0|clock_pwm:PRESCALER|clk_div'                                                                                                                ;
+--------+--------------------+--------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node            ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+--------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; -0.199 ; PWM:pwm0|CONT[0]   ; PWM:pwm0|CONT[9]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.001      ; 1.232      ;
; -0.177 ; PWM:pwm0|CONT[1]   ; PWM:pwm0|CONT[9]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.001      ; 1.210      ;
; -0.172 ; PWM:pwm0|CONT[0]   ; PWM:pwm0|CONT[8]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.001      ; 1.205      ;
; -0.150 ; PWM:pwm0|CONT[1]   ; PWM:pwm0|CONT[8]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.001      ; 1.183      ;
; -0.141 ; PWM:pwm0|CONT[0]   ; PWM:pwm0|CONT[5]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.001      ; 1.174      ;
; -0.135 ; PWM:pwm0|CONT[0]   ; PWM:pwm0|CONT[7]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.001      ; 1.168      ;
; -0.125 ; PWM:pwm0|CONT[2]   ; PWM:pwm0|CONT[9]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.001      ; 1.158      ;
; -0.123 ; PWM:pwm0|CONT[3]   ; PWM:pwm0|CONT[9]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 1.155      ;
; -0.119 ; PWM:pwm0|CONT[1]   ; PWM:pwm0|CONT[5]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.001      ; 1.152      ;
; -0.113 ; PWM:pwm0|CONT[1]   ; PWM:pwm0|CONT[7]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.001      ; 1.146      ;
; -0.098 ; PWM:pwm0|CONT[2]   ; PWM:pwm0|CONT[8]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.001      ; 1.131      ;
; -0.096 ; PWM:pwm0|CONT[3]   ; PWM:pwm0|CONT[8]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 1.128      ;
; -0.094 ; PWM:pwm0|CONT[0]   ; PWM:pwm0|CONT[6]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.001      ; 1.127      ;
; -0.093 ; PWM:pwm0|CONT[6]   ; PWM:pwm0|CONT[0]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; -0.001     ; 1.124      ;
; -0.088 ; PWM:pwm0|CONT[3]   ; PWM:pwm0|CONT[0]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; -0.001     ; 1.119      ;
; -0.076 ; PWM:pwm0|CONT[7]   ; PWM:pwm0|CONT[0]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; -0.001     ; 1.107      ;
; -0.073 ; PWM:pwm0|CONT[2]   ; PWM:pwm0|CONT[5]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.001      ; 1.106      ;
; -0.072 ; PWM:pwm0|CONT[2]   ; PWM:pwm0|CONT[3]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.001      ; 1.105      ;
; -0.072 ; PWM:pwm0|CONT[1]   ; PWM:pwm0|CONT[6]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.001      ; 1.105      ;
; -0.067 ; PWM:pwm0|CONT[2]   ; PWM:pwm0|CONT[7]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.001      ; 1.100      ;
; -0.065 ; PWM:pwm0|CONT[2]   ; PWM:pwm0|s_PWM_OUT ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.001      ; 1.098      ;
; -0.065 ; PWM:pwm0|CONT[3]   ; PWM:pwm0|CONT[5]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 1.097      ;
; -0.065 ; PWM:pwm0|CONT[2]   ; PWM:pwm0|CONT[6]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.001      ; 1.098      ;
; -0.059 ; PWM:pwm0|CONT[3]   ; PWM:pwm0|CONT[7]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 1.091      ;
; -0.046 ; PWM:pwm0|CONT[5]   ; PWM:pwm0|CONT[9]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 1.078      ;
; -0.046 ; PWM:pwm0|CONT[6]   ; PWM:pwm0|CONT[6]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 1.078      ;
; -0.046 ; PWM:pwm0|CONT[2]   ; PWM:pwm0|CONT[0]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 1.078      ;
; -0.046 ; PWM:pwm0|CONT[6]   ; PWM:pwm0|s_PWM_OUT ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 1.078      ;
; -0.045 ; PWM:pwm0|CONT[6]   ; PWM:pwm0|CONT[7]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 1.077      ;
; -0.044 ; PWM:pwm0|CONT[6]   ; PWM:pwm0|CONT[9]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 1.076      ;
; -0.044 ; PWM:pwm0|CONT[6]   ; PWM:pwm0|CONT[8]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 1.076      ;
; -0.044 ; PWM:pwm0|CONT[6]   ; PWM:pwm0|CONT[5]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 1.076      ;
; -0.044 ; PWM:pwm0|CONT[6]   ; PWM:pwm0|CONT[3]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 1.076      ;
; -0.041 ; PWM:pwm0|CONT[3]   ; PWM:pwm0|CONT[6]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 1.073      ;
; -0.041 ; PWM:pwm0|CONT[3]   ; PWM:pwm0|s_PWM_OUT ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 1.073      ;
; -0.039 ; PWM:pwm0|CONT[3]   ; PWM:pwm0|CONT[3]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 1.071      ;
; -0.031 ; PWM:pwm0|CONT[9]   ; PWM:pwm0|CONT[0]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; -0.001     ; 1.062      ;
; -0.029 ; PWM:pwm0|CONT[7]   ; PWM:pwm0|CONT[6]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 1.061      ;
; -0.029 ; PWM:pwm0|CONT[7]   ; PWM:pwm0|s_PWM_OUT ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 1.061      ;
; -0.028 ; PWM:pwm0|CONT[7]   ; PWM:pwm0|CONT[7]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 1.060      ;
; -0.027 ; PWM:pwm0|CONT[7]   ; PWM:pwm0|CONT[9]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 1.059      ;
; -0.027 ; PWM:pwm0|CONT[7]   ; PWM:pwm0|CONT[8]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 1.059      ;
; -0.027 ; PWM:pwm0|CONT[7]   ; PWM:pwm0|CONT[5]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 1.059      ;
; -0.027 ; PWM:pwm0|CONT[7]   ; PWM:pwm0|CONT[3]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 1.059      ;
; -0.027 ; PWM:pwm0|CONT[5]   ; PWM:pwm0|CONT[0]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; -0.001     ; 1.058      ;
; -0.019 ; PWM:pwm0|CONT[5]   ; PWM:pwm0|CONT[8]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 1.051      ;
; -0.018 ; PWM:pwm0|CONT[5]   ; PWM:pwm0|s_PWM_OUT ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 1.050      ;
; -0.016 ; PWM:pwm0|CONT[9]   ; PWM:pwm0|s_PWM_OUT ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 1.048      ;
; -0.015 ; PWM:pwm0|CONT[5]   ; PWM:pwm0|CONT[5]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 1.047      ;
; -0.013 ; PWM:pwm0|CONT[9]   ; PWM:pwm0|CONT[5]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 1.045      ;
; -0.010 ; PWM:pwm0|CONT[5]   ; PWM:pwm0|CONT[6]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 1.042      ;
; -0.009 ; PWM:pwm0|CONT[5]   ; PWM:pwm0|CONT[7]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 1.041      ;
; -0.008 ; PWM:pwm0|CONT[9]   ; PWM:pwm0|CONT[6]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 1.040      ;
; -0.007 ; PWM:pwm0|CONT[9]   ; PWM:pwm0|CONT[7]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 1.039      ;
; -0.006 ; PWM:pwm0|CONT[9]   ; PWM:pwm0|CONT[9]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 1.038      ;
; -0.005 ; PWM:pwm0|CONT[5]   ; PWM:pwm0|CONT[3]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 1.037      ;
; -0.004 ; PWM:pwm0|CONT[0]   ; PWM:pwm0|CONT[0]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 1.036      ;
; -0.003 ; PWM:pwm0|CONT[9]   ; PWM:pwm0|CONT[8]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 1.035      ;
; -0.003 ; PWM:pwm0|CONT[9]   ; PWM:pwm0|CONT[3]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 1.035      ;
; 0.002  ; PWM:pwm0|CONT[4]   ; PWM:pwm0|CONT[9]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.001      ; 1.031      ;
; 0.015  ; PWM:pwm0|CONT[0]   ; PWM:pwm0|CONT[3]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.001      ; 1.018      ;
; 0.015  ; PWM:pwm0|CONT[4]   ; PWM:pwm0|CONT[0]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 1.017      ;
; 0.029  ; PWM:pwm0|CONT[4]   ; PWM:pwm0|CONT[8]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.001      ; 1.004      ;
; 0.036  ; PWM:pwm0|CONT[4]   ; PWM:pwm0|s_PWM_OUT ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.001      ; 0.997      ;
; 0.037  ; PWM:pwm0|CONT[1]   ; PWM:pwm0|CONT[3]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.001      ; 0.996      ;
; 0.039  ; PWM:pwm0|CONT[4]   ; PWM:pwm0|CONT[5]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.001      ; 0.994      ;
; 0.041  ; PWM:pwm0|CONT[8]   ; PWM:pwm0|CONT[0]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; -0.001     ; 0.990      ;
; 0.043  ; PWM:pwm0|CONT[0]   ; PWM:pwm0|s_PWM_OUT ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.001      ; 0.990      ;
; 0.044  ; PWM:pwm0|CONT[4]   ; PWM:pwm0|CONT[6]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.001      ; 0.989      ;
; 0.045  ; PWM:pwm0|CONT[4]   ; PWM:pwm0|CONT[7]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.001      ; 0.988      ;
; 0.049  ; PWM:pwm0|CONT[4]   ; PWM:pwm0|CONT[3]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.001      ; 0.984      ;
; 0.054  ; PWM:pwm0|CONT[8]   ; PWM:pwm0|s_PWM_OUT ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 0.978      ;
; 0.057  ; PWM:pwm0|CONT[1]   ; PWM:pwm0|CONT[0]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 0.975      ;
; 0.057  ; PWM:pwm0|CONT[8]   ; PWM:pwm0|CONT[5]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 0.975      ;
; 0.061  ; PWM:pwm0|CONT[1]   ; PWM:pwm0|s_PWM_OUT ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.001      ; 0.972      ;
; 0.062  ; PWM:pwm0|CONT[8]   ; PWM:pwm0|CONT[6]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 0.970      ;
; 0.063  ; PWM:pwm0|CONT[8]   ; PWM:pwm0|CONT[7]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 0.969      ;
; 0.064  ; PWM:pwm0|CONT[8]   ; PWM:pwm0|CONT[9]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 0.968      ;
; 0.067  ; PWM:pwm0|CONT[8]   ; PWM:pwm0|CONT[8]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 0.965      ;
; 0.067  ; PWM:pwm0|CONT[8]   ; PWM:pwm0|CONT[3]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 0.965      ;
; 0.220  ; PWM:pwm0|CONT[0]   ; PWM:pwm0|CONT[4]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 0.812      ;
; 0.242  ; PWM:pwm0|CONT[1]   ; PWM:pwm0|CONT[4]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 0.790      ;
; 0.294  ; PWM:pwm0|CONT[2]   ; PWM:pwm0|CONT[4]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 0.738      ;
; 0.296  ; PWM:pwm0|CONT[3]   ; PWM:pwm0|CONT[4]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; -0.001     ; 0.735      ;
; 0.349  ; PWM:pwm0|CONT[0]   ; PWM:pwm0|CONT[2]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 0.683      ;
; 0.371  ; PWM:pwm0|CONT[1]   ; PWM:pwm0|CONT[2]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 0.661      ;
; 0.384  ; PWM:pwm0|CONT[0]   ; PWM:pwm0|CONT[1]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 0.648      ;
; 0.457  ; enter              ; PWM:pwm0|s_PWM_OUT ; enter                                ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.500        ; 1.372      ; 1.447      ;
; 0.460  ; enter              ; PWM:pwm0|CONT[5]   ; enter                                ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.500        ; 1.372      ; 1.444      ;
; 0.465  ; enter              ; PWM:pwm0|CONT[6]   ; enter                                ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.500        ; 1.372      ; 1.439      ;
; 0.465  ; enter              ; PWM:pwm0|CONT[0]   ; enter                                ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.500        ; 1.371      ; 1.438      ;
; 0.466  ; enter              ; PWM:pwm0|CONT[7]   ; enter                                ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.500        ; 1.372      ; 1.438      ;
; 0.467  ; enter              ; PWM:pwm0|CONT[9]   ; enter                                ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.500        ; 1.372      ; 1.437      ;
; 0.470  ; enter              ; PWM:pwm0|CONT[8]   ; enter                                ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.500        ; 1.372      ; 1.434      ;
; 0.470  ; enter              ; PWM:pwm0|CONT[3]   ; enter                                ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.500        ; 1.372      ; 1.434      ;
; 0.511  ; PWM:pwm0|CONT[1]   ; PWM:pwm0|CONT[1]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 0.521      ;
; 0.522  ; PWM:pwm0|CONT[2]   ; PWM:pwm0|CONT[2]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 0.510      ;
; 0.524  ; PWM:pwm0|CONT[4]   ; PWM:pwm0|CONT[4]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 0.508      ;
; 0.665  ; PWM:pwm0|s_PWM_OUT ; PWM:pwm0|s_PWM_OUT ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 0.000      ; 0.367      ;
; 0.957  ; enter              ; PWM:pwm0|s_PWM_OUT ; enter                                ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.000        ; 1.372      ; 1.447      ;
+--------+--------------------+--------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock:divisor|clk_div'                                                                                                                            ;
+-------+--------------------------------+--------------------------------+---------------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock              ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+---------------------------+-----------------------+--------------+------------+------------+
; 0.260 ; conta_decada:contadec|qtemp[1] ; conta_decada:contadec|block_v  ; clock:divisor|clk_div     ; clock:divisor|clk_div ; 1.000        ; 0.000      ; 0.772      ;
; 0.313 ; conta_decada:contadec|qtemp[1] ; conta_decada:contadec|qtemp[2] ; clock:divisor|clk_div     ; clock:divisor|clk_div ; 1.000        ; 0.000      ; 0.719      ;
; 0.313 ; conta_decada:contadec|qtemp[1] ; conta_decada:contadec|qtemp[3] ; clock:divisor|clk_div     ; clock:divisor|clk_div ; 1.000        ; 0.000      ; 0.719      ;
; 0.323 ; conta_decada:contadec|qtemp[1] ; conta_decada:contadec|qtemp[0] ; clock:divisor|clk_div     ; clock:divisor|clk_div ; 1.000        ; 0.000      ; 0.709      ;
; 0.344 ; conta_decada:contadec|qtemp[2] ; conta_decada:contadec|block_v  ; clock:divisor|clk_div     ; clock:divisor|clk_div ; 1.000        ; 0.000      ; 0.688      ;
; 0.410 ; conta_decada:contadec|qtemp[3] ; conta_decada:contadec|block_v  ; clock:divisor|clk_div     ; clock:divisor|clk_div ; 1.000        ; 0.000      ; 0.622      ;
; 0.456 ; conta_decada:contadec|qtemp[0] ; conta_decada:contadec|block_v  ; clock:divisor|clk_div     ; clock:divisor|clk_div ; 1.000        ; 0.000      ; 0.576      ;
; 0.496 ; conta_decada:contadec|qtemp[0] ; conta_decada:contadec|qtemp[3] ; clock:divisor|clk_div     ; clock:divisor|clk_div ; 1.000        ; 0.000      ; 0.536      ;
; 0.497 ; conta_decada:contadec|qtemp[0] ; conta_decada:contadec|qtemp[2] ; clock:divisor|clk_div     ; clock:divisor|clk_div ; 1.000        ; 0.000      ; 0.535      ;
; 0.500 ; conta_decada:contadec|qtemp[0] ; conta_decada:contadec|qtemp[1] ; clock:divisor|clk_div     ; clock:divisor|clk_div ; 1.000        ; 0.000      ; 0.532      ;
; 0.510 ; conta_decada:contadec|qtemp[2] ; conta_decada:contadec|qtemp[0] ; clock:divisor|clk_div     ; clock:divisor|clk_div ; 1.000        ; 0.000      ; 0.522      ;
; 0.537 ; conta_decada:contadec|qtemp[3] ; conta_decada:contadec|qtemp[1] ; clock:divisor|clk_div     ; clock:divisor|clk_div ; 1.000        ; 0.000      ; 0.495      ;
; 0.538 ; conta_decada:contadec|qtemp[3] ; conta_decada:contadec|qtemp[0] ; clock:divisor|clk_div     ; clock:divisor|clk_div ; 1.000        ; 0.000      ; 0.494      ;
; 0.542 ; conta_decada:contadec|qtemp[3] ; conta_decada:contadec|qtemp[2] ; clock:divisor|clk_div     ; clock:divisor|clk_div ; 1.000        ; 0.000      ; 0.490      ;
; 0.546 ; conta_decada:contadec|qtemp[2] ; conta_decada:contadec|qtemp[3] ; clock:divisor|clk_div     ; clock:divisor|clk_div ; 1.000        ; 0.000      ; 0.486      ;
; 0.665 ; conta_decada:contadec|block_v  ; conta_decada:contadec|block_v  ; clock:divisor|clk_div     ; clock:divisor|clk_div ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; conta_decada:contadec|qtemp[2] ; conta_decada:contadec|qtemp[2] ; clock:divisor|clk_div     ; clock:divisor|clk_div ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; conta_decada:contadec|qtemp[3] ; conta_decada:contadec|qtemp[3] ; clock:divisor|clk_div     ; clock:divisor|clk_div ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; conta_decada:contadec|qtemp[0] ; conta_decada:contadec|qtemp[0] ; clock:divisor|clk_div     ; clock:divisor|clk_div ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; conta_decada:contadec|qtemp[1] ; conta_decada:contadec|qtemp[1] ; clock:divisor|clk_div     ; clock:divisor|clk_div ; 1.000        ; 0.000      ; 0.367      ;
; 2.067 ; contador:conta3|carry_out      ; conta_decada:contadec|block_v  ; contador:conta3|carry_out ; clock:divisor|clk_div ; 0.500        ; 1.991      ; 0.597      ;
; 2.567 ; contador:conta3|carry_out      ; conta_decada:contadec|block_v  ; contador:conta3|carry_out ; clock:divisor|clk_div ; 1.000        ; 1.991      ; 0.597      ;
+-------+--------------------------------+--------------------------------+---------------------------+-----------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'enter'                                                                                                                         ;
+-------+----------------------------+---------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                   ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+---------------------------+---------------------------+-------------+--------------+------------+------------+
; 0.311 ; enter                      ; contador:conta3|carry_out ; enter                     ; enter       ; 0.500        ; 1.556      ; 1.777      ;
; 0.518 ; contador:conta3|qtemp[1]   ; contador:conta3|carry_out ; enter                     ; enter       ; 1.000        ; 0.000      ; 0.514      ;
; 0.558 ; contador:conta3|qtemp[0]   ; contador:conta3|carry_out ; enter                     ; enter       ; 1.000        ; 0.000      ; 0.474      ;
; 0.559 ; contador:conta3|qtemp[0]   ; contador:conta3|qtemp[1]  ; enter                     ; enter       ; 1.000        ; 0.000      ; 0.473      ;
; 0.665 ; contador:conta3|qtemp[0]   ; contador:conta3|qtemp[0]  ; enter                     ; enter       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; contador:conta3|qtemp[1]   ; contador:conta3|qtemp[1]  ; enter                     ; enter       ; 1.000        ; 0.000      ; 0.367      ;
; 0.811 ; enter                      ; contador:conta3|carry_out ; enter                     ; enter       ; 1.000        ; 1.556      ; 1.777      ;
; 1.095 ; contador:conta3|qtemp[1]   ; contador:conta3|q[1]      ; enter                     ; enter       ; 1.000        ; 0.941      ; 0.351      ;
; 1.112 ; contador:conta3|qtemp[0]   ; contador:conta3|q[0]      ; enter                     ; enter       ; 1.000        ; 0.933      ; 0.420      ;
; 1.356 ; conta_decada:contadec|blok ; contador:conta3|carry_out ; contador:conta3|carry_out ; enter       ; 1.000        ; 1.144      ; 0.820      ;
; 1.862 ; contador:conta3|carry_out  ; contador:conta3|carry_out ; contador:conta3|carry_out ; enter       ; 0.500        ; 1.556      ; 0.367      ;
; 2.362 ; contador:conta3|carry_out  ; contador:conta3|carry_out ; contador:conta3|carry_out ; enter       ; 1.000        ; 1.556      ; 0.367      ;
+-------+----------------------------+---------------------------+---------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock:divisor|clk_div'                                                                                                                              ;
+--------+--------------------------------+--------------------------------+---------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock              ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+---------------------------+-----------------------+--------------+------------+------------+
; -1.687 ; contador:conta3|carry_out      ; conta_decada:contadec|block_v  ; contador:conta3|carry_out ; clock:divisor|clk_div ; 0.000        ; 1.991      ; 0.597      ;
; -1.187 ; contador:conta3|carry_out      ; conta_decada:contadec|block_v  ; contador:conta3|carry_out ; clock:divisor|clk_div ; -0.500       ; 1.991      ; 0.597      ;
; 0.215  ; conta_decada:contadec|qtemp[1] ; conta_decada:contadec|qtemp[1] ; clock:divisor|clk_div     ; clock:divisor|clk_div ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; conta_decada:contadec|qtemp[2] ; conta_decada:contadec|qtemp[2] ; clock:divisor|clk_div     ; clock:divisor|clk_div ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; conta_decada:contadec|qtemp[3] ; conta_decada:contadec|qtemp[3] ; clock:divisor|clk_div     ; clock:divisor|clk_div ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; conta_decada:contadec|qtemp[0] ; conta_decada:contadec|qtemp[0] ; clock:divisor|clk_div     ; clock:divisor|clk_div ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; conta_decada:contadec|block_v  ; conta_decada:contadec|block_v  ; clock:divisor|clk_div     ; clock:divisor|clk_div ; 0.000        ; 0.000      ; 0.367      ;
; 0.334  ; conta_decada:contadec|qtemp[2] ; conta_decada:contadec|qtemp[3] ; clock:divisor|clk_div     ; clock:divisor|clk_div ; 0.000        ; 0.000      ; 0.486      ;
; 0.338  ; conta_decada:contadec|qtemp[3] ; conta_decada:contadec|qtemp[2] ; clock:divisor|clk_div     ; clock:divisor|clk_div ; 0.000        ; 0.000      ; 0.490      ;
; 0.342  ; conta_decada:contadec|qtemp[3] ; conta_decada:contadec|qtemp[0] ; clock:divisor|clk_div     ; clock:divisor|clk_div ; 0.000        ; 0.000      ; 0.494      ;
; 0.343  ; conta_decada:contadec|qtemp[3] ; conta_decada:contadec|qtemp[1] ; clock:divisor|clk_div     ; clock:divisor|clk_div ; 0.000        ; 0.000      ; 0.495      ;
; 0.370  ; conta_decada:contadec|qtemp[2] ; conta_decada:contadec|qtemp[0] ; clock:divisor|clk_div     ; clock:divisor|clk_div ; 0.000        ; 0.000      ; 0.522      ;
; 0.380  ; conta_decada:contadec|qtemp[0] ; conta_decada:contadec|qtemp[1] ; clock:divisor|clk_div     ; clock:divisor|clk_div ; 0.000        ; 0.000      ; 0.532      ;
; 0.383  ; conta_decada:contadec|qtemp[0] ; conta_decada:contadec|qtemp[2] ; clock:divisor|clk_div     ; clock:divisor|clk_div ; 0.000        ; 0.000      ; 0.535      ;
; 0.384  ; conta_decada:contadec|qtemp[0] ; conta_decada:contadec|qtemp[3] ; clock:divisor|clk_div     ; clock:divisor|clk_div ; 0.000        ; 0.000      ; 0.536      ;
; 0.424  ; conta_decada:contadec|qtemp[0] ; conta_decada:contadec|block_v  ; clock:divisor|clk_div     ; clock:divisor|clk_div ; 0.000        ; 0.000      ; 0.576      ;
; 0.470  ; conta_decada:contadec|qtemp[3] ; conta_decada:contadec|block_v  ; clock:divisor|clk_div     ; clock:divisor|clk_div ; 0.000        ; 0.000      ; 0.622      ;
; 0.536  ; conta_decada:contadec|qtemp[2] ; conta_decada:contadec|block_v  ; clock:divisor|clk_div     ; clock:divisor|clk_div ; 0.000        ; 0.000      ; 0.688      ;
; 0.557  ; conta_decada:contadec|qtemp[1] ; conta_decada:contadec|qtemp[0] ; clock:divisor|clk_div     ; clock:divisor|clk_div ; 0.000        ; 0.000      ; 0.709      ;
; 0.567  ; conta_decada:contadec|qtemp[1] ; conta_decada:contadec|qtemp[2] ; clock:divisor|clk_div     ; clock:divisor|clk_div ; 0.000        ; 0.000      ; 0.719      ;
; 0.567  ; conta_decada:contadec|qtemp[1] ; conta_decada:contadec|qtemp[3] ; clock:divisor|clk_div     ; clock:divisor|clk_div ; 0.000        ; 0.000      ; 0.719      ;
; 0.620  ; conta_decada:contadec|qtemp[1] ; conta_decada:contadec|block_v  ; clock:divisor|clk_div     ; clock:divisor|clk_div ; 0.000        ; 0.000      ; 0.772      ;
+--------+--------------------------------+--------------------------------+---------------------------+-----------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_50M'                                                                                                                                                             ;
+--------+----------------------------------------+----------------------------------------+--------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------------------------------+-------------+--------------+------------+------------+
; -1.599 ; PWM:pwm0|clock_pwm:PRESCALER|clk_div   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; clk_50M     ; 0.000        ; 1.673      ; 0.367      ;
; -1.559 ; clock:divisor|clk_div                  ; clock:divisor|clk_div                  ; clock:divisor|clk_div                ; clk_50M     ; 0.000        ; 1.633      ; 0.367      ;
; -1.099 ; PWM:pwm0|clock_pwm:PRESCALER|clk_div   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; clk_50M     ; -0.500       ; 1.673      ; 0.367      ;
; -1.059 ; clock:divisor|clk_div                  ; clock:divisor|clk_div                  ; clock:divisor|clk_div                ; clk_50M     ; -0.500       ; 1.633      ; 0.367      ;
; 0.241  ; PWM:pwm0|clock_pwm:PRESCALER|count[31] ; PWM:pwm0|clock_pwm:PRESCALER|count[31] ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 0.393      ;
; 0.241  ; clock:divisor|count[31]                ; clock:divisor|count[31]                ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 0.393      ;
; 0.353  ; PWM:pwm0|clock_pwm:PRESCALER|count[16] ; PWM:pwm0|clock_pwm:PRESCALER|count[16] ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 0.505      ;
; 0.354  ; PWM:pwm0|clock_pwm:PRESCALER|count[2]  ; PWM:pwm0|clock_pwm:PRESCALER|count[2]  ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 0.506      ;
; 0.354  ; clock:divisor|count[23]                ; clock:divisor|count[23]                ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 0.506      ;
; 0.355  ; clock:divisor|count[1]                 ; clock:divisor|count[1]                 ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 0.507      ;
; 0.355  ; clock:divisor|count[15]                ; clock:divisor|count[15]                ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 0.507      ;
; 0.355  ; clock:divisor|count[9]                 ; clock:divisor|count[9]                 ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 0.507      ;
; 0.356  ; PWM:pwm0|clock_pwm:PRESCALER|count[9]  ; PWM:pwm0|clock_pwm:PRESCALER|count[9]  ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 0.508      ;
; 0.356  ; PWM:pwm0|clock_pwm:PRESCALER|count[11] ; PWM:pwm0|clock_pwm:PRESCALER|count[11] ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 0.508      ;
; 0.357  ; PWM:pwm0|clock_pwm:PRESCALER|count[17] ; PWM:pwm0|clock_pwm:PRESCALER|count[17] ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 0.509      ;
; 0.357  ; clock:divisor|count[17]                ; clock:divisor|count[17]                ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 0.509      ;
; 0.358  ; PWM:pwm0|clock_pwm:PRESCALER|count[27] ; PWM:pwm0|clock_pwm:PRESCALER|count[27] ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; PWM:pwm0|clock_pwm:PRESCALER|count[25] ; PWM:pwm0|clock_pwm:PRESCALER|count[25] ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; PWM:pwm0|clock_pwm:PRESCALER|count[18] ; PWM:pwm0|clock_pwm:PRESCALER|count[18] ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; clock:divisor|count[2]                 ; clock:divisor|count[2]                 ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; clock:divisor|count[27]                ; clock:divisor|count[27]                ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; clock:divisor|count[25]                ; clock:divisor|count[25]                ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 0.510      ;
; 0.359  ; PWM:pwm0|clock_pwm:PRESCALER|count[13] ; PWM:pwm0|clock_pwm:PRESCALER|count[13] ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; PWM:pwm0|clock_pwm:PRESCALER|count[14] ; PWM:pwm0|clock_pwm:PRESCALER|count[14] ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; PWM:pwm0|clock_pwm:PRESCALER|count[15] ; PWM:pwm0|clock_pwm:PRESCALER|count[15] ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; PWM:pwm0|clock_pwm:PRESCALER|count[23] ; PWM:pwm0|clock_pwm:PRESCALER|count[23] ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; PWM:pwm0|clock_pwm:PRESCALER|count[20] ; PWM:pwm0|clock_pwm:PRESCALER|count[20] ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; PWM:pwm0|clock_pwm:PRESCALER|count[29] ; PWM:pwm0|clock_pwm:PRESCALER|count[29] ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; PWM:pwm0|clock_pwm:PRESCALER|count[30] ; PWM:pwm0|clock_pwm:PRESCALER|count[30] ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; clock:divisor|count[4]                 ; clock:divisor|count[4]                 ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; clock:divisor|count[29]                ; clock:divisor|count[29]                ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; clock:divisor|count[30]                ; clock:divisor|count[30]                ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; clock:divisor|count[7]                 ; clock:divisor|count[7]                 ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 0.511      ;
; 0.367  ; PWM:pwm0|clock_pwm:PRESCALER|count[12] ; PWM:pwm0|clock_pwm:PRESCALER|count[12] ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 0.519      ;
; 0.367  ; PWM:pwm0|clock_pwm:PRESCALER|count[3]  ; PWM:pwm0|clock_pwm:PRESCALER|count[3]  ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 0.519      ;
; 0.367  ; PWM:pwm0|clock_pwm:PRESCALER|count[10] ; PWM:pwm0|clock_pwm:PRESCALER|count[10] ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 0.519      ;
; 0.367  ; clock:divisor|count[3]                 ; clock:divisor|count[3]                 ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 0.519      ;
; 0.367  ; clock:divisor|count[5]                 ; clock:divisor|count[5]                 ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 0.519      ;
; 0.367  ; clock:divisor|count[28]                ; clock:divisor|count[28]                ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 0.519      ;
; 0.367  ; clock:divisor|count[10]                ; clock:divisor|count[10]                ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 0.519      ;
; 0.367  ; clock:divisor|count[8]                 ; clock:divisor|count[8]                 ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 0.519      ;
; 0.367  ; clock:divisor|count[26]                ; clock:divisor|count[26]                ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 0.519      ;
; 0.369  ; PWM:pwm0|clock_pwm:PRESCALER|count[26] ; PWM:pwm0|clock_pwm:PRESCALER|count[26] ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; PWM:pwm0|clock_pwm:PRESCALER|count[24] ; PWM:pwm0|clock_pwm:PRESCALER|count[24] ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; PWM:pwm0|clock_pwm:PRESCALER|count[19] ; PWM:pwm0|clock_pwm:PRESCALER|count[19] ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 0.521      ;
; 0.370  ; PWM:pwm0|clock_pwm:PRESCALER|count[21] ; PWM:pwm0|clock_pwm:PRESCALER|count[21] ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 0.522      ;
; 0.370  ; PWM:pwm0|clock_pwm:PRESCALER|count[22] ; PWM:pwm0|clock_pwm:PRESCALER|count[22] ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 0.522      ;
; 0.370  ; PWM:pwm0|clock_pwm:PRESCALER|count[28] ; PWM:pwm0|clock_pwm:PRESCALER|count[28] ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 0.522      ;
; 0.491  ; PWM:pwm0|clock_pwm:PRESCALER|count[16] ; PWM:pwm0|clock_pwm:PRESCALER|count[17] ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 0.643      ;
; 0.492  ; PWM:pwm0|clock_pwm:PRESCALER|count[2]  ; PWM:pwm0|clock_pwm:PRESCALER|count[3]  ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 0.644      ;
; 0.493  ; clock:divisor|count[1]                 ; clock:divisor|count[2]                 ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 0.645      ;
; 0.493  ; clock:divisor|count[9]                 ; clock:divisor|count[10]                ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 0.645      ;
; 0.494  ; PWM:pwm0|clock_pwm:PRESCALER|count[11] ; PWM:pwm0|clock_pwm:PRESCALER|count[12] ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 0.646      ;
; 0.494  ; PWM:pwm0|clock_pwm:PRESCALER|count[9]  ; PWM:pwm0|clock_pwm:PRESCALER|count[10] ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 0.646      ;
; 0.495  ; PWM:pwm0|clock_pwm:PRESCALER|count[17] ; PWM:pwm0|clock_pwm:PRESCALER|count[18] ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 0.647      ;
; 0.496  ; clock:divisor|count[2]                 ; clock:divisor|count[3]                 ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 0.648      ;
; 0.496  ; clock:divisor|count[27]                ; clock:divisor|count[28]                ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 0.648      ;
; 0.496  ; clock:divisor|count[25]                ; clock:divisor|count[26]                ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 0.648      ;
; 0.496  ; PWM:pwm0|clock_pwm:PRESCALER|count[25] ; PWM:pwm0|clock_pwm:PRESCALER|count[26] ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 0.648      ;
; 0.496  ; PWM:pwm0|clock_pwm:PRESCALER|count[18] ; PWM:pwm0|clock_pwm:PRESCALER|count[19] ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 0.648      ;
; 0.496  ; PWM:pwm0|clock_pwm:PRESCALER|count[27] ; PWM:pwm0|clock_pwm:PRESCALER|count[28] ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 0.648      ;
; 0.497  ; PWM:pwm0|clock_pwm:PRESCALER|count[30] ; PWM:pwm0|clock_pwm:PRESCALER|count[31] ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 0.649      ;
; 0.497  ; clock:divisor|count[30]                ; clock:divisor|count[31]                ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 0.649      ;
; 0.497  ; PWM:pwm0|clock_pwm:PRESCALER|count[13] ; PWM:pwm0|clock_pwm:PRESCALER|count[14] ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 0.649      ;
; 0.497  ; PWM:pwm0|clock_pwm:PRESCALER|count[14] ; PWM:pwm0|clock_pwm:PRESCALER|count[15] ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 0.649      ;
; 0.497  ; PWM:pwm0|clock_pwm:PRESCALER|count[29] ; PWM:pwm0|clock_pwm:PRESCALER|count[30] ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 0.649      ;
; 0.497  ; clock:divisor|count[29]                ; clock:divisor|count[30]                ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 0.649      ;
; 0.497  ; clock:divisor|count[4]                 ; clock:divisor|count[5]                 ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 0.649      ;
; 0.497  ; PWM:pwm0|clock_pwm:PRESCALER|count[20] ; PWM:pwm0|clock_pwm:PRESCALER|count[21] ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 0.649      ;
; 0.507  ; clock:divisor|count[8]                 ; clock:divisor|count[9]                 ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 0.659      ;
; 0.507  ; PWM:pwm0|clock_pwm:PRESCALER|count[10] ; PWM:pwm0|clock_pwm:PRESCALER|count[11] ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 0.659      ;
; 0.507  ; clock:divisor|count[26]                ; clock:divisor|count[27]                ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 0.659      ;
; 0.507  ; PWM:pwm0|clock_pwm:PRESCALER|count[12] ; PWM:pwm0|clock_pwm:PRESCALER|count[13] ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 0.659      ;
; 0.507  ; clock:divisor|count[3]                 ; clock:divisor|count[4]                 ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 0.659      ;
; 0.507  ; clock:divisor|count[28]                ; clock:divisor|count[29]                ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 0.659      ;
; 0.509  ; PWM:pwm0|clock_pwm:PRESCALER|count[26] ; PWM:pwm0|clock_pwm:PRESCALER|count[27] ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; PWM:pwm0|clock_pwm:PRESCALER|count[24] ; PWM:pwm0|clock_pwm:PRESCALER|count[25] ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; PWM:pwm0|clock_pwm:PRESCALER|count[19] ; PWM:pwm0|clock_pwm:PRESCALER|count[20] ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 0.661      ;
; 0.510  ; PWM:pwm0|clock_pwm:PRESCALER|count[22] ; PWM:pwm0|clock_pwm:PRESCALER|count[23] ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 0.662      ;
; 0.510  ; PWM:pwm0|clock_pwm:PRESCALER|count[28] ; PWM:pwm0|clock_pwm:PRESCALER|count[29] ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 0.662      ;
; 0.510  ; PWM:pwm0|clock_pwm:PRESCALER|count[21] ; PWM:pwm0|clock_pwm:PRESCALER|count[22] ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 0.662      ;
; 0.526  ; PWM:pwm0|clock_pwm:PRESCALER|count[16] ; PWM:pwm0|clock_pwm:PRESCALER|count[18] ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 0.678      ;
; 0.528  ; clock:divisor|count[1]                 ; clock:divisor|count[3]                 ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 0.680      ;
; 0.529  ; PWM:pwm0|clock_pwm:PRESCALER|count[9]  ; PWM:pwm0|clock_pwm:PRESCALER|count[11] ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 0.681      ;
; 0.529  ; PWM:pwm0|clock_pwm:PRESCALER|count[11] ; PWM:pwm0|clock_pwm:PRESCALER|count[13] ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 0.681      ;
; 0.530  ; PWM:pwm0|clock_pwm:PRESCALER|count[17] ; PWM:pwm0|clock_pwm:PRESCALER|count[19] ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 0.682      ;
; 0.531  ; clock:divisor|count[25]                ; clock:divisor|count[27]                ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 0.683      ;
; 0.531  ; clock:divisor|count[2]                 ; clock:divisor|count[4]                 ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 0.683      ;
; 0.531  ; clock:divisor|count[27]                ; clock:divisor|count[29]                ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 0.683      ;
; 0.531  ; PWM:pwm0|clock_pwm:PRESCALER|count[25] ; PWM:pwm0|clock_pwm:PRESCALER|count[27] ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 0.683      ;
; 0.531  ; PWM:pwm0|clock_pwm:PRESCALER|count[18] ; PWM:pwm0|clock_pwm:PRESCALER|count[20] ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 0.683      ;
; 0.531  ; PWM:pwm0|clock_pwm:PRESCALER|count[27] ; PWM:pwm0|clock_pwm:PRESCALER|count[29] ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 0.683      ;
; 0.532  ; PWM:pwm0|clock_pwm:PRESCALER|count[29] ; PWM:pwm0|clock_pwm:PRESCALER|count[31] ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 0.684      ;
; 0.532  ; clock:divisor|count[29]                ; clock:divisor|count[31]                ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 0.684      ;
; 0.532  ; PWM:pwm0|clock_pwm:PRESCALER|count[13] ; PWM:pwm0|clock_pwm:PRESCALER|count[15] ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 0.684      ;
; 0.532  ; PWM:pwm0|clock_pwm:PRESCALER|count[20] ; PWM:pwm0|clock_pwm:PRESCALER|count[22] ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 0.684      ;
; 0.542  ; clock:divisor|count[5]                 ; clock:divisor|count[7]                 ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 0.694      ;
; 0.542  ; clock:divisor|count[8]                 ; clock:divisor|count[10]                ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 0.694      ;
; 0.542  ; PWM:pwm0|clock_pwm:PRESCALER|count[10] ; PWM:pwm0|clock_pwm:PRESCALER|count[12] ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 0.694      ;
; 0.542  ; clock:divisor|count[26]                ; clock:divisor|count[28]                ; clk_50M                              ; clk_50M     ; 0.000        ; 0.000      ; 0.694      ;
+--------+----------------------------------------+----------------------------------------+--------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'enter'                                                                                                                           ;
+--------+----------------------------+---------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                   ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+---------------------------+---------------------------+-------------+--------------+------------+------------+
; -1.482 ; contador:conta3|carry_out  ; contador:conta3|carry_out ; contador:conta3|carry_out ; enter       ; 0.000        ; 1.556      ; 0.367      ;
; -0.982 ; contador:conta3|carry_out  ; contador:conta3|carry_out ; contador:conta3|carry_out ; enter       ; -0.500       ; 1.556      ; 0.367      ;
; -0.590 ; contador:conta3|qtemp[1]   ; contador:conta3|q[1]      ; enter                     ; enter       ; 0.000        ; 0.941      ; 0.351      ;
; -0.513 ; contador:conta3|qtemp[0]   ; contador:conta3|q[0]      ; enter                     ; enter       ; 0.000        ; 0.933      ; 0.420      ;
; -0.476 ; conta_decada:contadec|blok ; contador:conta3|carry_out ; contador:conta3|carry_out ; enter       ; 0.000        ; 1.144      ; 0.820      ;
; 0.069  ; enter                      ; contador:conta3|carry_out ; enter                     ; enter       ; 0.000        ; 1.556      ; 1.777      ;
; 0.215  ; contador:conta3|qtemp[0]   ; contador:conta3|qtemp[0]  ; enter                     ; enter       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; contador:conta3|qtemp[1]   ; contador:conta3|qtemp[1]  ; enter                     ; enter       ; 0.000        ; 0.000      ; 0.367      ;
; 0.321  ; contador:conta3|qtemp[0]   ; contador:conta3|qtemp[1]  ; enter                     ; enter       ; 0.000        ; 0.000      ; 0.473      ;
; 0.322  ; contador:conta3|qtemp[0]   ; contador:conta3|carry_out ; enter                     ; enter       ; 0.000        ; 0.000      ; 0.474      ;
; 0.362  ; contador:conta3|qtemp[1]   ; contador:conta3|carry_out ; enter                     ; enter       ; 0.000        ; 0.000      ; 0.514      ;
; 0.569  ; enter                      ; contador:conta3|carry_out ; enter                     ; enter       ; -0.500       ; 1.556      ; 1.777      ;
+--------+----------------------------+---------------------------+---------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'PWM:pwm0|clock_pwm:PRESCALER|clk_div'                                                                                                                 ;
+--------+--------------------+--------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node            ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+--------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; -0.090 ; enter              ; PWM:pwm0|CONT[8]   ; enter                                ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 1.372      ; 1.434      ;
; -0.090 ; enter              ; PWM:pwm0|CONT[3]   ; enter                                ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 1.372      ; 1.434      ;
; -0.087 ; enter              ; PWM:pwm0|CONT[9]   ; enter                                ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 1.372      ; 1.437      ;
; -0.086 ; enter              ; PWM:pwm0|CONT[7]   ; enter                                ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 1.372      ; 1.438      ;
; -0.085 ; enter              ; PWM:pwm0|CONT[6]   ; enter                                ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 1.372      ; 1.439      ;
; -0.085 ; enter              ; PWM:pwm0|CONT[0]   ; enter                                ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 1.371      ; 1.438      ;
; -0.080 ; enter              ; PWM:pwm0|CONT[5]   ; enter                                ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 1.372      ; 1.444      ;
; -0.077 ; enter              ; PWM:pwm0|s_PWM_OUT ; enter                                ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 1.372      ; 1.447      ;
; 0.215  ; PWM:pwm0|s_PWM_OUT ; PWM:pwm0|s_PWM_OUT ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 0.367      ;
; 0.356  ; PWM:pwm0|CONT[4]   ; PWM:pwm0|CONT[4]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 0.508      ;
; 0.358  ; PWM:pwm0|CONT[2]   ; PWM:pwm0|CONT[2]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 0.510      ;
; 0.369  ; PWM:pwm0|CONT[1]   ; PWM:pwm0|CONT[1]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 0.521      ;
; 0.410  ; enter              ; PWM:pwm0|CONT[8]   ; enter                                ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; -0.500       ; 1.372      ; 1.434      ;
; 0.410  ; enter              ; PWM:pwm0|CONT[3]   ; enter                                ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; -0.500       ; 1.372      ; 1.434      ;
; 0.413  ; enter              ; PWM:pwm0|CONT[9]   ; enter                                ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; -0.500       ; 1.372      ; 1.437      ;
; 0.414  ; enter              ; PWM:pwm0|CONT[7]   ; enter                                ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; -0.500       ; 1.372      ; 1.438      ;
; 0.415  ; enter              ; PWM:pwm0|CONT[6]   ; enter                                ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; -0.500       ; 1.372      ; 1.439      ;
; 0.415  ; enter              ; PWM:pwm0|CONT[0]   ; enter                                ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; -0.500       ; 1.371      ; 1.438      ;
; 0.420  ; enter              ; PWM:pwm0|CONT[5]   ; enter                                ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; -0.500       ; 1.372      ; 1.444      ;
; 0.423  ; enter              ; PWM:pwm0|s_PWM_OUT ; enter                                ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; -0.500       ; 1.372      ; 1.447      ;
; 0.496  ; PWM:pwm0|CONT[0]   ; PWM:pwm0|CONT[1]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 0.648      ;
; 0.509  ; PWM:pwm0|CONT[1]   ; PWM:pwm0|CONT[2]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 0.661      ;
; 0.531  ; PWM:pwm0|CONT[0]   ; PWM:pwm0|CONT[2]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 0.683      ;
; 0.567  ; PWM:pwm0|CONT[9]   ; PWM:pwm0|CONT[9]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 0.719      ;
; 0.584  ; PWM:pwm0|CONT[3]   ; PWM:pwm0|CONT[4]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; -0.001     ; 0.735      ;
; 0.586  ; PWM:pwm0|CONT[2]   ; PWM:pwm0|CONT[4]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 0.738      ;
; 0.638  ; PWM:pwm0|CONT[1]   ; PWM:pwm0|CONT[4]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 0.790      ;
; 0.656  ; PWM:pwm0|CONT[0]   ; PWM:pwm0|CONT[0]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 0.808      ;
; 0.660  ; PWM:pwm0|CONT[0]   ; PWM:pwm0|CONT[4]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 0.812      ;
; 0.686  ; PWM:pwm0|CONT[8]   ; PWM:pwm0|CONT[8]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 0.838      ;
; 0.686  ; PWM:pwm0|CONT[3]   ; PWM:pwm0|CONT[3]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 0.838      ;
; 0.688  ; PWM:pwm0|CONT[6]   ; PWM:pwm0|CONT[6]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 0.840      ;
; 0.692  ; PWM:pwm0|CONT[7]   ; PWM:pwm0|CONT[7]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 0.844      ;
; 0.705  ; PWM:pwm0|CONT[6]   ; PWM:pwm0|CONT[8]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 0.857      ;
; 0.705  ; PWM:pwm0|CONT[6]   ; PWM:pwm0|CONT[3]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 0.857      ;
; 0.708  ; PWM:pwm0|CONT[6]   ; PWM:pwm0|CONT[9]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 0.860      ;
; 0.709  ; PWM:pwm0|CONT[6]   ; PWM:pwm0|CONT[7]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 0.861      ;
; 0.710  ; PWM:pwm0|CONT[6]   ; PWM:pwm0|CONT[0]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; -0.001     ; 0.861      ;
; 0.715  ; PWM:pwm0|CONT[6]   ; PWM:pwm0|CONT[5]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 0.867      ;
; 0.718  ; PWM:pwm0|CONT[6]   ; PWM:pwm0|s_PWM_OUT ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 0.870      ;
; 0.765  ; PWM:pwm0|CONT[5]   ; PWM:pwm0|CONT[5]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 0.917      ;
; 0.773  ; PWM:pwm0|CONT[4]   ; PWM:pwm0|CONT[6]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.001      ; 0.926      ;
; 0.774  ; PWM:pwm0|CONT[1]   ; PWM:pwm0|CONT[9]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.001      ; 0.927      ;
; 0.774  ; PWM:pwm0|CONT[1]   ; PWM:pwm0|CONT[8]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.001      ; 0.927      ;
; 0.774  ; PWM:pwm0|CONT[1]   ; PWM:pwm0|CONT[3]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.001      ; 0.927      ;
; 0.774  ; PWM:pwm0|CONT[1]   ; PWM:pwm0|CONT[5]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.001      ; 0.927      ;
; 0.775  ; PWM:pwm0|CONT[1]   ; PWM:pwm0|CONT[7]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.001      ; 0.928      ;
; 0.776  ; PWM:pwm0|CONT[1]   ; PWM:pwm0|s_PWM_OUT ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.001      ; 0.929      ;
; 0.776  ; PWM:pwm0|CONT[1]   ; PWM:pwm0|CONT[6]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.001      ; 0.929      ;
; 0.790  ; PWM:pwm0|CONT[8]   ; PWM:pwm0|CONT[9]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 0.942      ;
; 0.790  ; PWM:pwm0|CONT[8]   ; PWM:pwm0|CONT[3]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 0.942      ;
; 0.790  ; PWM:pwm0|CONT[8]   ; PWM:pwm0|CONT[5]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 0.942      ;
; 0.791  ; PWM:pwm0|CONT[2]   ; PWM:pwm0|CONT[3]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.001      ; 0.944      ;
; 0.791  ; PWM:pwm0|CONT[8]   ; PWM:pwm0|CONT[7]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 0.943      ;
; 0.792  ; PWM:pwm0|CONT[8]   ; PWM:pwm0|s_PWM_OUT ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 0.944      ;
; 0.792  ; PWM:pwm0|CONT[8]   ; PWM:pwm0|CONT[6]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 0.944      ;
; 0.798  ; PWM:pwm0|CONT[0]   ; PWM:pwm0|s_PWM_OUT ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.001      ; 0.951      ;
; 0.798  ; PWM:pwm0|CONT[0]   ; PWM:pwm0|CONT[6]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.001      ; 0.951      ;
; 0.800  ; PWM:pwm0|CONT[0]   ; PWM:pwm0|CONT[7]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.001      ; 0.953      ;
; 0.800  ; PWM:pwm0|CONT[1]   ; PWM:pwm0|CONT[0]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 0.952      ;
; 0.802  ; PWM:pwm0|CONT[0]   ; PWM:pwm0|CONT[9]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.001      ; 0.955      ;
; 0.805  ; PWM:pwm0|CONT[0]   ; PWM:pwm0|CONT[8]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.001      ; 0.958      ;
; 0.805  ; PWM:pwm0|CONT[0]   ; PWM:pwm0|CONT[3]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.001      ; 0.958      ;
; 0.806  ; PWM:pwm0|CONT[0]   ; PWM:pwm0|CONT[5]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.001      ; 0.959      ;
; 0.814  ; PWM:pwm0|CONT[4]   ; PWM:pwm0|CONT[7]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.001      ; 0.967      ;
; 0.816  ; PWM:pwm0|CONT[4]   ; PWM:pwm0|CONT[9]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.001      ; 0.969      ;
; 0.816  ; PWM:pwm0|CONT[4]   ; PWM:pwm0|CONT[8]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.001      ; 0.969      ;
; 0.816  ; PWM:pwm0|CONT[4]   ; PWM:pwm0|CONT[3]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.001      ; 0.969      ;
; 0.816  ; PWM:pwm0|CONT[4]   ; PWM:pwm0|CONT[5]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.001      ; 0.969      ;
; 0.818  ; PWM:pwm0|CONT[8]   ; PWM:pwm0|CONT[0]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; -0.001     ; 0.969      ;
; 0.818  ; PWM:pwm0|CONT[4]   ; PWM:pwm0|s_PWM_OUT ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.001      ; 0.971      ;
; 0.821  ; PWM:pwm0|CONT[5]   ; PWM:pwm0|CONT[6]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 0.973      ;
; 0.832  ; PWM:pwm0|CONT[7]   ; PWM:pwm0|CONT[8]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 0.984      ;
; 0.836  ; PWM:pwm0|CONT[4]   ; PWM:pwm0|CONT[0]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 0.988      ;
; 0.837  ; PWM:pwm0|CONT[7]   ; PWM:pwm0|CONT[0]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; -0.001     ; 0.988      ;
; 0.840  ; PWM:pwm0|CONT[3]   ; PWM:pwm0|CONT[0]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; -0.001     ; 0.991      ;
; 0.856  ; PWM:pwm0|CONT[7]   ; PWM:pwm0|s_PWM_OUT ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 1.008      ;
; 0.856  ; PWM:pwm0|CONT[7]   ; PWM:pwm0|CONT[6]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 1.008      ;
; 0.858  ; PWM:pwm0|CONT[5]   ; PWM:pwm0|CONT[9]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 1.010      ;
; 0.858  ; PWM:pwm0|CONT[5]   ; PWM:pwm0|CONT[8]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 1.010      ;
; 0.858  ; PWM:pwm0|CONT[5]   ; PWM:pwm0|CONT[3]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 1.010      ;
; 0.859  ; PWM:pwm0|CONT[5]   ; PWM:pwm0|CONT[7]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 1.011      ;
; 0.859  ; PWM:pwm0|CONT[7]   ; PWM:pwm0|CONT[9]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 1.011      ;
; 0.859  ; PWM:pwm0|CONT[3]   ; PWM:pwm0|s_PWM_OUT ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 1.011      ;
; 0.859  ; PWM:pwm0|CONT[3]   ; PWM:pwm0|CONT[6]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 1.011      ;
; 0.860  ; PWM:pwm0|CONT[5]   ; PWM:pwm0|s_PWM_OUT ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 1.012      ;
; 0.861  ; PWM:pwm0|CONT[3]   ; PWM:pwm0|CONT[7]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 1.013      ;
; 0.862  ; PWM:pwm0|CONT[9]   ; PWM:pwm0|CONT[8]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 1.014      ;
; 0.862  ; PWM:pwm0|CONT[9]   ; PWM:pwm0|CONT[3]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 1.014      ;
; 0.862  ; PWM:pwm0|CONT[9]   ; PWM:pwm0|CONT[5]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 1.014      ;
; 0.863  ; PWM:pwm0|CONT[2]   ; PWM:pwm0|CONT[9]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.001      ; 1.016      ;
; 0.863  ; PWM:pwm0|CONT[2]   ; PWM:pwm0|CONT[8]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.001      ; 1.016      ;
; 0.863  ; PWM:pwm0|CONT[2]   ; PWM:pwm0|CONT[5]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.001      ; 1.016      ;
; 0.863  ; PWM:pwm0|CONT[9]   ; PWM:pwm0|CONT[7]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 1.015      ;
; 0.863  ; PWM:pwm0|CONT[3]   ; PWM:pwm0|CONT[9]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 1.015      ;
; 0.863  ; PWM:pwm0|CONT[7]   ; PWM:pwm0|CONT[3]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 1.015      ;
; 0.864  ; PWM:pwm0|CONT[2]   ; PWM:pwm0|CONT[7]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.001      ; 1.017      ;
; 0.864  ; PWM:pwm0|CONT[9]   ; PWM:pwm0|s_PWM_OUT ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 1.016      ;
; 0.864  ; PWM:pwm0|CONT[9]   ; PWM:pwm0|CONT[6]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 1.016      ;
; 0.864  ; PWM:pwm0|CONT[7]   ; PWM:pwm0|CONT[5]   ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.000        ; 0.000      ; 1.016      ;
+--------+--------------------+--------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'contador:conta3|carry_out'                                                                                                                     ;
+-------+--------------------------------+----------------------------+-----------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                    ; Launch Clock          ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+----------------------------+-----------------------+---------------------------+--------------+------------+------------+
; 0.674 ; conta_decada:contadec|qtemp[1] ; conta_decada:contadec|q[1] ; clock:divisor|clk_div ; contador:conta3|carry_out ; 0.000        ; -0.320     ; 0.354      ;
; 0.688 ; conta_decada:contadec|qtemp[0] ; conta_decada:contadec|q[0] ; clock:divisor|clk_div ; contador:conta3|carry_out ; 0.000        ; -0.321     ; 0.367      ;
; 0.767 ; conta_decada:contadec|qtemp[2] ; conta_decada:contadec|q[2] ; clock:divisor|clk_div ; contador:conta3|carry_out ; 0.000        ; -0.320     ; 0.447      ;
; 0.793 ; conta_decada:contadec|qtemp[3] ; conta_decada:contadec|q[3] ; clock:divisor|clk_div ; contador:conta3|carry_out ; 0.000        ; -0.379     ; 0.414      ;
; 1.927 ; conta_decada:contadec|block_v  ; conta_decada:contadec|blok ; clock:divisor|clk_div ; contador:conta3|carry_out ; 0.000        ; -1.579     ; 0.348      ;
+-------+--------------------------------+----------------------------+-----------------------+---------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'enter'                                                                                                                      ;
+--------+----------------------------+--------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                  ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+--------------------------+---------------------------+-------------+--------------+------------+------------+
; -0.741 ; enter                      ; contador:conta3|qtemp[0] ; enter                     ; enter       ; 0.500        ; 1.556      ; 2.829      ;
; -0.741 ; enter                      ; contador:conta3|qtemp[1] ; enter                     ; enter       ; 0.500        ; 1.556      ; 2.829      ;
; -0.241 ; enter                      ; contador:conta3|qtemp[0] ; enter                     ; enter       ; 1.000        ; 1.556      ; 2.829      ;
; -0.241 ; enter                      ; contador:conta3|qtemp[1] ; enter                     ; enter       ; 1.000        ; 1.556      ; 2.829      ;
; 0.304  ; conta_decada:contadec|blok ; contador:conta3|qtemp[0] ; contador:conta3|carry_out ; enter       ; 1.000        ; 1.144      ; 1.872      ;
; 0.304  ; conta_decada:contadec|blok ; contador:conta3|qtemp[1] ; contador:conta3|carry_out ; enter       ; 1.000        ; 1.144      ; 1.872      ;
+--------+----------------------------+--------------------------+---------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clock:divisor|clk_div'                                                                                                                    ;
+-------+---------------------------+--------------------------------+---------------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                        ; Launch Clock              ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+--------------------------------+---------------------------+-----------------------+--------------+------------+------------+
; 0.530 ; contador:conta3|carry_out ; conta_decada:contadec|qtemp[1] ; contador:conta3|carry_out ; clock:divisor|clk_div ; 0.500        ; 1.991      ; 2.134      ;
; 0.530 ; contador:conta3|carry_out ; conta_decada:contadec|qtemp[2] ; contador:conta3|carry_out ; clock:divisor|clk_div ; 0.500        ; 1.991      ; 2.134      ;
; 0.530 ; contador:conta3|carry_out ; conta_decada:contadec|qtemp[3] ; contador:conta3|carry_out ; clock:divisor|clk_div ; 0.500        ; 1.991      ; 2.134      ;
; 0.530 ; contador:conta3|carry_out ; conta_decada:contadec|qtemp[0] ; contador:conta3|carry_out ; clock:divisor|clk_div ; 0.500        ; 1.991      ; 2.134      ;
; 1.030 ; contador:conta3|carry_out ; conta_decada:contadec|qtemp[1] ; contador:conta3|carry_out ; clock:divisor|clk_div ; 1.000        ; 1.991      ; 2.134      ;
; 1.030 ; contador:conta3|carry_out ; conta_decada:contadec|qtemp[2] ; contador:conta3|carry_out ; clock:divisor|clk_div ; 1.000        ; 1.991      ; 2.134      ;
; 1.030 ; contador:conta3|carry_out ; conta_decada:contadec|qtemp[3] ; contador:conta3|carry_out ; clock:divisor|clk_div ; 1.000        ; 1.991      ; 2.134      ;
; 1.030 ; contador:conta3|carry_out ; conta_decada:contadec|qtemp[0] ; contador:conta3|carry_out ; clock:divisor|clk_div ; 1.000        ; 1.991      ; 2.134      ;
+-------+---------------------------+--------------------------------+---------------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clock:divisor|clk_div'                                                                                                                      ;
+--------+---------------------------+--------------------------------+---------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                        ; Launch Clock              ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+--------------------------------+---------------------------+-----------------------+--------------+------------+------------+
; -0.150 ; contador:conta3|carry_out ; conta_decada:contadec|qtemp[1] ; contador:conta3|carry_out ; clock:divisor|clk_div ; 0.000        ; 1.991      ; 2.134      ;
; -0.150 ; contador:conta3|carry_out ; conta_decada:contadec|qtemp[2] ; contador:conta3|carry_out ; clock:divisor|clk_div ; 0.000        ; 1.991      ; 2.134      ;
; -0.150 ; contador:conta3|carry_out ; conta_decada:contadec|qtemp[3] ; contador:conta3|carry_out ; clock:divisor|clk_div ; 0.000        ; 1.991      ; 2.134      ;
; -0.150 ; contador:conta3|carry_out ; conta_decada:contadec|qtemp[0] ; contador:conta3|carry_out ; clock:divisor|clk_div ; 0.000        ; 1.991      ; 2.134      ;
; 0.350  ; contador:conta3|carry_out ; conta_decada:contadec|qtemp[1] ; contador:conta3|carry_out ; clock:divisor|clk_div ; -0.500       ; 1.991      ; 2.134      ;
; 0.350  ; contador:conta3|carry_out ; conta_decada:contadec|qtemp[2] ; contador:conta3|carry_out ; clock:divisor|clk_div ; -0.500       ; 1.991      ; 2.134      ;
; 0.350  ; contador:conta3|carry_out ; conta_decada:contadec|qtemp[3] ; contador:conta3|carry_out ; clock:divisor|clk_div ; -0.500       ; 1.991      ; 2.134      ;
; 0.350  ; contador:conta3|carry_out ; conta_decada:contadec|qtemp[0] ; contador:conta3|carry_out ; clock:divisor|clk_div ; -0.500       ; 1.991      ; 2.134      ;
+--------+---------------------------+--------------------------------+---------------------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'enter'                                                                                                                      ;
+-------+----------------------------+--------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                  ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+--------------------------+---------------------------+-------------+--------------+------------+------------+
; 0.576 ; conta_decada:contadec|blok ; contador:conta3|qtemp[0] ; contador:conta3|carry_out ; enter       ; 0.000        ; 1.144      ; 1.872      ;
; 0.576 ; conta_decada:contadec|blok ; contador:conta3|qtemp[1] ; contador:conta3|carry_out ; enter       ; 0.000        ; 1.144      ; 1.872      ;
; 1.121 ; enter                      ; contador:conta3|qtemp[0] ; enter                     ; enter       ; 0.000        ; 1.556      ; 2.829      ;
; 1.121 ; enter                      ; contador:conta3|qtemp[1] ; enter                     ; enter       ; 0.000        ; 1.556      ; 2.829      ;
; 1.621 ; enter                      ; contador:conta3|qtemp[0] ; enter                     ; enter       ; -0.500       ; 1.556      ; 2.829      ;
; 1.621 ; enter                      ; contador:conta3|qtemp[1] ; enter                     ; enter       ; -0.500       ; 1.556      ; 2.829      ;
+-------+----------------------------+--------------------------+---------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_50M'                                                                                 ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk_50M ; Rise       ; clk_50M                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|clk_div   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|clk_div   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[27] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[27] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[28] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[28] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[29] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[29] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[30] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[30] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[31] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[31] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50M ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|count[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50M ; Rise       ; clock:divisor|clk_div                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50M ; Rise       ; clock:divisor|clk_div                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50M ; Rise       ; clock:divisor|count[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50M ; Rise       ; clock:divisor|count[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50M ; Rise       ; clock:divisor|count[10]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50M ; Rise       ; clock:divisor|count[10]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50M ; Rise       ; clock:divisor|count[11]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50M ; Rise       ; clock:divisor|count[11]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50M ; Rise       ; clock:divisor|count[12]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50M ; Rise       ; clock:divisor|count[12]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50M ; Rise       ; clock:divisor|count[13]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50M ; Rise       ; clock:divisor|count[13]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50M ; Rise       ; clock:divisor|count[14]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50M ; Rise       ; clock:divisor|count[14]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50M ; Rise       ; clock:divisor|count[15]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50M ; Rise       ; clock:divisor|count[15]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50M ; Rise       ; clock:divisor|count[16]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50M ; Rise       ; clock:divisor|count[16]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50M ; Rise       ; clock:divisor|count[17]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50M ; Rise       ; clock:divisor|count[17]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50M ; Rise       ; clock:divisor|count[18]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50M ; Rise       ; clock:divisor|count[18]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50M ; Rise       ; clock:divisor|count[19]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50M ; Rise       ; clock:divisor|count[19]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50M ; Rise       ; clock:divisor|count[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50M ; Rise       ; clock:divisor|count[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50M ; Rise       ; clock:divisor|count[20]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50M ; Rise       ; clock:divisor|count[20]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50M ; Rise       ; clock:divisor|count[21]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50M ; Rise       ; clock:divisor|count[21]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50M ; Rise       ; clock:divisor|count[22]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50M ; Rise       ; clock:divisor|count[22]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50M ; Rise       ; clock:divisor|count[23]                ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'enter'                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; enter ; Rise       ; enter                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; enter ; Fall       ; contador:conta3|carry_out ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; enter ; Fall       ; contador:conta3|carry_out ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; enter ; Fall       ; contador:conta3|qtemp[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; enter ; Fall       ; contador:conta3|qtemp[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; enter ; Fall       ; contador:conta3|qtemp[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; enter ; Fall       ; contador:conta3|qtemp[1]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; enter ; Fall       ; comb~0clkctrl|inclk[0]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; enter ; Fall       ; comb~0clkctrl|inclk[0]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; enter ; Fall       ; comb~0clkctrl|outclk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; enter ; Fall       ; comb~0clkctrl|outclk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; enter ; Fall       ; comb~0|combout            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; enter ; Fall       ; comb~0|combout            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; enter ; Rise       ; comb~0|datac              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; enter ; Rise       ; comb~0|datac              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; enter ; Rise       ; conta3|carry_out|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; enter ; Rise       ; conta3|carry_out|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; enter ; Fall       ; conta3|q[0]|datac         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; enter ; Fall       ; conta3|q[0]|datac         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; enter ; Fall       ; conta3|q[1]|datac         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; enter ; Fall       ; conta3|q[1]|datac         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; enter ; Rise       ; conta3|qtemp[0]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; enter ; Rise       ; conta3|qtemp[0]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; enter ; Rise       ; conta3|qtemp[1]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; enter ; Rise       ; conta3|qtemp[1]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; enter ; Fall       ; contador:conta3|q[0]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; enter ; Fall       ; contador:conta3|q[0]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; enter ; Fall       ; contador:conta3|q[1]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; enter ; Fall       ; contador:conta3|q[1]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; enter ; Rise       ; enter|combout             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; enter ; Rise       ; enter|combout             ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'PWM:pwm0|clock_pwm:PRESCALER|clk_div'                                                                                  ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+-----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; Rise       ; PWM:pwm0|CONT[0]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; Rise       ; PWM:pwm0|CONT[0]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; Rise       ; PWM:pwm0|CONT[1]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; Rise       ; PWM:pwm0|CONT[1]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; Rise       ; PWM:pwm0|CONT[2]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; Rise       ; PWM:pwm0|CONT[2]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; Rise       ; PWM:pwm0|CONT[3]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; Rise       ; PWM:pwm0|CONT[3]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; Rise       ; PWM:pwm0|CONT[4]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; Rise       ; PWM:pwm0|CONT[4]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; Rise       ; PWM:pwm0|CONT[5]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; Rise       ; PWM:pwm0|CONT[5]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; Rise       ; PWM:pwm0|CONT[6]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; Rise       ; PWM:pwm0|CONT[6]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; Rise       ; PWM:pwm0|CONT[7]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; Rise       ; PWM:pwm0|CONT[7]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; Rise       ; PWM:pwm0|CONT[8]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; Rise       ; PWM:pwm0|CONT[8]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; Rise       ; PWM:pwm0|CONT[9]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; Rise       ; PWM:pwm0|CONT[9]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; Rise       ; PWM:pwm0|s_PWM_OUT                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; Rise       ; PWM:pwm0|s_PWM_OUT                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; Rise       ; pwm0|CONT[0]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; Rise       ; pwm0|CONT[0]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; Rise       ; pwm0|CONT[1]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; Rise       ; pwm0|CONT[1]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; Rise       ; pwm0|CONT[2]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; Rise       ; pwm0|CONT[2]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; Rise       ; pwm0|CONT[3]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; Rise       ; pwm0|CONT[3]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; Rise       ; pwm0|CONT[4]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; Rise       ; pwm0|CONT[4]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; Rise       ; pwm0|CONT[5]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; Rise       ; pwm0|CONT[5]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; Rise       ; pwm0|CONT[6]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; Rise       ; pwm0|CONT[6]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; Rise       ; pwm0|CONT[7]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; Rise       ; pwm0|CONT[7]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; Rise       ; pwm0|CONT[8]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; Rise       ; pwm0|CONT[8]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; Rise       ; pwm0|CONT[9]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; Rise       ; pwm0|CONT[9]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; Rise       ; pwm0|PRESCALER|clk_div|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; Rise       ; pwm0|PRESCALER|clk_div|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; Rise       ; pwm0|PRESCALER|clk_div~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; Rise       ; pwm0|PRESCALER|clk_div~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; Rise       ; pwm0|PRESCALER|clk_div~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; Rise       ; pwm0|PRESCALER|clk_div~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; Rise       ; pwm0|s_PWM_OUT|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; Rise       ; pwm0|s_PWM_OUT|clk                      ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+-----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock:divisor|clk_div'                                                                           ;
+--------+--------------+----------------+------------------+-----------------------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+-----------------------+------------+----------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock:divisor|clk_div ; Fall       ; conta_decada:contadec|block_v    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock:divisor|clk_div ; Fall       ; conta_decada:contadec|block_v    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock:divisor|clk_div ; Fall       ; conta_decada:contadec|qtemp[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock:divisor|clk_div ; Fall       ; conta_decada:contadec|qtemp[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock:divisor|clk_div ; Fall       ; conta_decada:contadec|qtemp[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock:divisor|clk_div ; Fall       ; conta_decada:contadec|qtemp[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock:divisor|clk_div ; Fall       ; conta_decada:contadec|qtemp[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock:divisor|clk_div ; Fall       ; conta_decada:contadec|qtemp[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock:divisor|clk_div ; Fall       ; conta_decada:contadec|qtemp[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock:divisor|clk_div ; Fall       ; conta_decada:contadec|qtemp[3]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock:divisor|clk_div ; Rise       ; contadec|block_v|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock:divisor|clk_div ; Rise       ; contadec|block_v|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock:divisor|clk_div ; Rise       ; contadec|qtemp[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock:divisor|clk_div ; Rise       ; contadec|qtemp[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock:divisor|clk_div ; Rise       ; contadec|qtemp[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock:divisor|clk_div ; Rise       ; contadec|qtemp[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock:divisor|clk_div ; Rise       ; contadec|qtemp[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock:divisor|clk_div ; Rise       ; contadec|qtemp[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock:divisor|clk_div ; Rise       ; contadec|qtemp[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock:divisor|clk_div ; Rise       ; contadec|qtemp[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock:divisor|clk_div ; Rise       ; divisor|clk_div|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock:divisor|clk_div ; Rise       ; divisor|clk_div|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock:divisor|clk_div ; Rise       ; divisor|clk_div~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock:divisor|clk_div ; Rise       ; divisor|clk_div~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock:divisor|clk_div ; Rise       ; divisor|clk_div~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock:divisor|clk_div ; Rise       ; divisor|clk_div~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+-----------------------+------------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'contador:conta3|carry_out'                                                                           ;
+-------+--------------+----------------+------------------+---------------------------+------------+-----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                            ;
+-------+--------------+----------------+------------------+---------------------------+------------+-----------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; contador:conta3|carry_out ; Rise       ; conta3|carry_out|regout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; contador:conta3|carry_out ; Rise       ; conta3|carry_out|regout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; contador:conta3|carry_out ; Rise       ; conta3|carry_out~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; contador:conta3|carry_out ; Rise       ; conta3|carry_out~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; contador:conta3|carry_out ; Rise       ; conta3|carry_out~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; contador:conta3|carry_out ; Rise       ; conta3|carry_out~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; contador:conta3|carry_out ; Fall       ; conta_decada:contadec|blok        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; contador:conta3|carry_out ; Fall       ; conta_decada:contadec|blok        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; contador:conta3|carry_out ; Fall       ; conta_decada:contadec|q[0]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; contador:conta3|carry_out ; Fall       ; conta_decada:contadec|q[0]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; contador:conta3|carry_out ; Fall       ; conta_decada:contadec|q[1]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; contador:conta3|carry_out ; Fall       ; conta_decada:contadec|q[1]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; contador:conta3|carry_out ; Fall       ; conta_decada:contadec|q[2]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; contador:conta3|carry_out ; Fall       ; conta_decada:contadec|q[2]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; contador:conta3|carry_out ; Fall       ; conta_decada:contadec|q[3]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; contador:conta3|carry_out ; Fall       ; conta_decada:contadec|q[3]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; contador:conta3|carry_out ; Rise       ; contadec|blok|datab               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; contador:conta3|carry_out ; Rise       ; contadec|blok|datab               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; contador:conta3|carry_out ; Rise       ; contadec|q[0]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; contador:conta3|carry_out ; Rise       ; contadec|q[0]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; contador:conta3|carry_out ; Rise       ; contadec|q[1]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; contador:conta3|carry_out ; Rise       ; contadec|q[1]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; contador:conta3|carry_out ; Rise       ; contadec|q[2]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; contador:conta3|carry_out ; Rise       ; contadec|q[2]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; contador:conta3|carry_out ; Rise       ; contadec|q[3]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; contador:conta3|carry_out ; Rise       ; contadec|q[3]|datad               ;
+-------+--------------+----------------+------------------+---------------------------+------------+-----------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                          ;
+-----------+--------------------------------------+-------+-------+------------+--------------------------------------+
; Data Port ; Clock Port                           ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+-----------+--------------------------------------+-------+-------+------------+--------------------------------------+
; ch[*]     ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.152 ; 1.152 ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ;
;  ch[0]    ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.319 ; 0.319 ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ;
;  ch[1]    ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.489 ; 0.489 ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ;
;  ch[2]    ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.508 ; 0.508 ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ;
;  ch[3]    ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.152 ; 1.152 ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ;
; enter     ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.043 ; 0.043 ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ;
; ch[*]     ; enter                                ; 0.898 ; 0.898 ; Fall       ; enter                                ;
;  ch[0]    ; enter                                ; 0.065 ; 0.065 ; Fall       ; enter                                ;
;  ch[1]    ; enter                                ; 0.235 ; 0.235 ; Fall       ; enter                                ;
;  ch[2]    ; enter                                ; 0.254 ; 0.254 ; Fall       ; enter                                ;
;  ch[3]    ; enter                                ; 0.898 ; 0.898 ; Fall       ; enter                                ;
; enter     ; enter                                ; 0.189 ; 0.189 ; Fall       ; enter                                ;
+-----------+--------------------------------------+-------+-------+------------+--------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                             ;
+-----------+--------------------------------------+--------+--------+------------+--------------------------------------+
; Data Port ; Clock Port                           ; Rise   ; Fall   ; Clock Edge ; Clock Reference                      ;
+-----------+--------------------------------------+--------+--------+------------+--------------------------------------+
; ch[*]     ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; -0.186 ; -0.186 ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ;
;  ch[0]    ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; -0.186 ; -0.186 ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ;
;  ch[1]    ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; -0.356 ; -0.356 ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ;
;  ch[2]    ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; -0.375 ; -0.375 ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ;
;  ch[3]    ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; -1.019 ; -1.019 ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ;
; enter     ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.090  ; 0.090  ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ;
; ch[*]     ; enter                                ; 0.055  ; 0.055  ; Fall       ; enter                                ;
;  ch[0]    ; enter                                ; 0.055  ; 0.055  ; Fall       ; enter                                ;
;  ch[1]    ; enter                                ; -0.115 ; -0.115 ; Fall       ; enter                                ;
;  ch[2]    ; enter                                ; -0.134 ; -0.134 ; Fall       ; enter                                ;
;  ch[3]    ; enter                                ; -0.778 ; -0.778 ; Fall       ; enter                                ;
; enter     ; enter                                ; -0.069 ; -0.069 ; Fall       ; enter                                ;
+-----------+--------------------------------------+--------+--------+------------+--------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                    ;
+---------------+--------------------------------------+-------+-------+------------+--------------------------------------+
; Data Port     ; Clock Port                           ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+---------------+--------------------------------------+-------+-------+------------+--------------------------------------+
; pwm_pin       ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 3.483 ; 3.483 ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ;
; HEX2[*]       ; contador:conta3|carry_out            ; 5.625 ; 5.625 ; Fall       ; contador:conta3|carry_out            ;
;  HEX2[0]      ; contador:conta3|carry_out            ; 5.536 ; 5.536 ; Fall       ; contador:conta3|carry_out            ;
;  HEX2[1]      ; contador:conta3|carry_out            ; 5.542 ; 5.542 ; Fall       ; contador:conta3|carry_out            ;
;  HEX2[2]      ; contador:conta3|carry_out            ; 5.539 ; 5.539 ; Fall       ; contador:conta3|carry_out            ;
;  HEX2[3]      ; contador:conta3|carry_out            ; 5.558 ; 5.558 ; Fall       ; contador:conta3|carry_out            ;
;  HEX2[4]      ; contador:conta3|carry_out            ; 5.591 ; 5.591 ; Fall       ; contador:conta3|carry_out            ;
;  HEX2[5]      ; contador:conta3|carry_out            ; 5.625 ; 5.625 ; Fall       ; contador:conta3|carry_out            ;
;  HEX2[6]      ; contador:conta3|carry_out            ; 5.543 ; 5.543 ; Fall       ; contador:conta3|carry_out            ;
; buz[*]        ; enter                                ; 6.670 ; 6.670 ; Rise       ; enter                                ;
;  buz[0]       ; enter                                ; 6.670 ; 6.670 ; Rise       ; enter                                ;
;  buz[1]       ; enter                                ; 6.670 ; 6.670 ; Rise       ; enter                                ;
;  buz[2]       ; enter                                ; 6.640 ; 6.640 ; Rise       ; enter                                ;
;  buz[3]       ; enter                                ; 6.640 ; 6.640 ; Rise       ; enter                                ;
;  buz[4]       ; enter                                ; 6.630 ; 6.630 ; Rise       ; enter                                ;
;  buz[5]       ; enter                                ; 6.630 ; 6.630 ; Rise       ; enter                                ;
;  buz[6]       ; enter                                ; 6.632 ; 6.632 ; Rise       ; enter                                ;
;  buz[7]       ; enter                                ; 6.632 ; 6.632 ; Rise       ; enter                                ;
;  buz[8]       ; enter                                ; 6.372 ; 6.372 ; Rise       ; enter                                ;
;  buz[9]       ; enter                                ; 6.382 ; 6.382 ; Rise       ; enter                                ;
;  buz[10]      ; enter                                ; 6.393 ; 6.393 ; Rise       ; enter                                ;
;  buz[11]      ; enter                                ; 6.393 ; 6.393 ; Rise       ; enter                                ;
;  buz[12]      ; enter                                ; 6.403 ; 6.403 ; Rise       ; enter                                ;
;  buz[13]      ; enter                                ; 6.403 ; 6.403 ; Rise       ; enter                                ;
;  buz[14]      ; enter                                ; 6.540 ; 6.540 ; Rise       ; enter                                ;
;  buz[15]      ; enter                                ; 6.540 ; 6.540 ; Rise       ; enter                                ;
;  buz[16]      ; enter                                ; 6.540 ; 6.540 ; Rise       ; enter                                ;
;  buz[17]      ; enter                                ; 6.540 ; 6.540 ; Rise       ; enter                                ;
; buz_verde[*]  ; enter                                ; 6.662 ; 6.662 ; Rise       ; enter                                ;
;  buz_verde[0] ; enter                                ; 6.642 ; 6.642 ; Rise       ; enter                                ;
;  buz_verde[1] ; enter                                ; 6.642 ; 6.642 ; Rise       ; enter                                ;
;  buz_verde[2] ; enter                                ; 6.622 ; 6.622 ; Rise       ; enter                                ;
;  buz_verde[3] ; enter                                ; 6.622 ; 6.622 ; Rise       ; enter                                ;
;  buz_verde[4] ; enter                                ; 6.662 ; 6.662 ; Rise       ; enter                                ;
;  buz_verde[5] ; enter                                ; 6.652 ; 6.652 ; Rise       ; enter                                ;
;  buz_verde[6] ; enter                                ; 6.648 ; 6.648 ; Rise       ; enter                                ;
;  buz_verde[7] ; enter                                ; 6.598 ; 6.598 ; Rise       ; enter                                ;
; HEX1[*]       ; enter                                ; 5.171 ; 5.171 ; Fall       ; enter                                ;
;  HEX1[0]      ; enter                                ; 5.163 ; 5.163 ; Fall       ; enter                                ;
;  HEX1[2]      ; enter                                ; 5.132 ; 5.132 ; Fall       ; enter                                ;
;  HEX1[3]      ; enter                                ; 5.171 ; 5.171 ; Fall       ; enter                                ;
;  HEX1[4]      ; enter                                ; 4.668 ; 4.668 ; Fall       ; enter                                ;
;  HEX1[5]      ; enter                                ; 5.048 ; 5.048 ; Fall       ; enter                                ;
;  HEX1[6]      ; enter                                ; 4.670 ; 4.670 ; Fall       ; enter                                ;
; buz[*]        ; enter                                ; 6.670 ; 6.670 ; Fall       ; enter                                ;
;  buz[0]       ; enter                                ; 6.670 ; 6.670 ; Fall       ; enter                                ;
;  buz[1]       ; enter                                ; 6.670 ; 6.670 ; Fall       ; enter                                ;
;  buz[2]       ; enter                                ; 6.640 ; 6.640 ; Fall       ; enter                                ;
;  buz[3]       ; enter                                ; 6.640 ; 6.640 ; Fall       ; enter                                ;
;  buz[4]       ; enter                                ; 6.630 ; 6.630 ; Fall       ; enter                                ;
;  buz[5]       ; enter                                ; 6.630 ; 6.630 ; Fall       ; enter                                ;
;  buz[6]       ; enter                                ; 6.632 ; 6.632 ; Fall       ; enter                                ;
;  buz[7]       ; enter                                ; 6.632 ; 6.632 ; Fall       ; enter                                ;
;  buz[8]       ; enter                                ; 6.372 ; 6.372 ; Fall       ; enter                                ;
;  buz[9]       ; enter                                ; 6.382 ; 6.382 ; Fall       ; enter                                ;
;  buz[10]      ; enter                                ; 6.393 ; 6.393 ; Fall       ; enter                                ;
;  buz[11]      ; enter                                ; 6.393 ; 6.393 ; Fall       ; enter                                ;
;  buz[12]      ; enter                                ; 6.403 ; 6.403 ; Fall       ; enter                                ;
;  buz[13]      ; enter                                ; 6.403 ; 6.403 ; Fall       ; enter                                ;
;  buz[14]      ; enter                                ; 6.540 ; 6.540 ; Fall       ; enter                                ;
;  buz[15]      ; enter                                ; 6.540 ; 6.540 ; Fall       ; enter                                ;
;  buz[16]      ; enter                                ; 6.540 ; 6.540 ; Fall       ; enter                                ;
;  buz[17]      ; enter                                ; 6.540 ; 6.540 ; Fall       ; enter                                ;
; buz_verde[*]  ; enter                                ; 6.662 ; 6.662 ; Fall       ; enter                                ;
;  buz_verde[0] ; enter                                ; 6.642 ; 6.642 ; Fall       ; enter                                ;
;  buz_verde[1] ; enter                                ; 6.642 ; 6.642 ; Fall       ; enter                                ;
;  buz_verde[2] ; enter                                ; 6.622 ; 6.622 ; Fall       ; enter                                ;
;  buz_verde[3] ; enter                                ; 6.622 ; 6.622 ; Fall       ; enter                                ;
;  buz_verde[4] ; enter                                ; 6.662 ; 6.662 ; Fall       ; enter                                ;
;  buz_verde[5] ; enter                                ; 6.652 ; 6.652 ; Fall       ; enter                                ;
;  buz_verde[6] ; enter                                ; 6.648 ; 6.648 ; Fall       ; enter                                ;
;  buz_verde[7] ; enter                                ; 6.598 ; 6.598 ; Fall       ; enter                                ;
+---------------+--------------------------------------+-------+-------+------------+--------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                            ;
+---------------+--------------------------------------+-------+-------+------------+--------------------------------------+
; Data Port     ; Clock Port                           ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+---------------+--------------------------------------+-------+-------+------------+--------------------------------------+
; pwm_pin       ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 3.483 ; 3.483 ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ;
; HEX2[*]       ; contador:conta3|carry_out            ; 5.302 ; 5.302 ; Fall       ; contador:conta3|carry_out            ;
;  HEX2[0]      ; contador:conta3|carry_out            ; 5.302 ; 5.302 ; Fall       ; contador:conta3|carry_out            ;
;  HEX2[1]      ; contador:conta3|carry_out            ; 5.307 ; 5.307 ; Fall       ; contador:conta3|carry_out            ;
;  HEX2[2]      ; contador:conta3|carry_out            ; 5.307 ; 5.307 ; Fall       ; contador:conta3|carry_out            ;
;  HEX2[3]      ; contador:conta3|carry_out            ; 5.323 ; 5.323 ; Fall       ; contador:conta3|carry_out            ;
;  HEX2[4]      ; contador:conta3|carry_out            ; 5.357 ; 5.357 ; Fall       ; contador:conta3|carry_out            ;
;  HEX2[5]      ; contador:conta3|carry_out            ; 5.392 ; 5.392 ; Fall       ; contador:conta3|carry_out            ;
;  HEX2[6]      ; contador:conta3|carry_out            ; 5.309 ; 5.309 ; Fall       ; contador:conta3|carry_out            ;
; buz[*]        ; enter                                ; 6.372 ; 6.372 ; Rise       ; enter                                ;
;  buz[0]       ; enter                                ; 6.670 ; 6.670 ; Rise       ; enter                                ;
;  buz[1]       ; enter                                ; 6.670 ; 6.670 ; Rise       ; enter                                ;
;  buz[2]       ; enter                                ; 6.640 ; 6.640 ; Rise       ; enter                                ;
;  buz[3]       ; enter                                ; 6.640 ; 6.640 ; Rise       ; enter                                ;
;  buz[4]       ; enter                                ; 6.630 ; 6.630 ; Rise       ; enter                                ;
;  buz[5]       ; enter                                ; 6.630 ; 6.630 ; Rise       ; enter                                ;
;  buz[6]       ; enter                                ; 6.632 ; 6.632 ; Rise       ; enter                                ;
;  buz[7]       ; enter                                ; 6.632 ; 6.632 ; Rise       ; enter                                ;
;  buz[8]       ; enter                                ; 6.372 ; 6.372 ; Rise       ; enter                                ;
;  buz[9]       ; enter                                ; 6.382 ; 6.382 ; Rise       ; enter                                ;
;  buz[10]      ; enter                                ; 6.393 ; 6.393 ; Rise       ; enter                                ;
;  buz[11]      ; enter                                ; 6.393 ; 6.393 ; Rise       ; enter                                ;
;  buz[12]      ; enter                                ; 6.403 ; 6.403 ; Rise       ; enter                                ;
;  buz[13]      ; enter                                ; 6.403 ; 6.403 ; Rise       ; enter                                ;
;  buz[14]      ; enter                                ; 6.540 ; 6.540 ; Rise       ; enter                                ;
;  buz[15]      ; enter                                ; 6.540 ; 6.540 ; Rise       ; enter                                ;
;  buz[16]      ; enter                                ; 6.540 ; 6.540 ; Rise       ; enter                                ;
;  buz[17]      ; enter                                ; 6.540 ; 6.540 ; Rise       ; enter                                ;
; buz_verde[*]  ; enter                                ; 6.598 ; 6.598 ; Rise       ; enter                                ;
;  buz_verde[0] ; enter                                ; 6.642 ; 6.642 ; Rise       ; enter                                ;
;  buz_verde[1] ; enter                                ; 6.642 ; 6.642 ; Rise       ; enter                                ;
;  buz_verde[2] ; enter                                ; 6.622 ; 6.622 ; Rise       ; enter                                ;
;  buz_verde[3] ; enter                                ; 6.622 ; 6.622 ; Rise       ; enter                                ;
;  buz_verde[4] ; enter                                ; 6.662 ; 6.662 ; Rise       ; enter                                ;
;  buz_verde[5] ; enter                                ; 6.652 ; 6.652 ; Rise       ; enter                                ;
;  buz_verde[6] ; enter                                ; 6.648 ; 6.648 ; Rise       ; enter                                ;
;  buz_verde[7] ; enter                                ; 6.598 ; 6.598 ; Rise       ; enter                                ;
; HEX1[*]       ; enter                                ; 4.668 ; 4.668 ; Fall       ; enter                                ;
;  HEX1[0]      ; enter                                ; 5.145 ; 5.145 ; Fall       ; enter                                ;
;  HEX1[2]      ; enter                                ; 5.084 ; 5.084 ; Fall       ; enter                                ;
;  HEX1[3]      ; enter                                ; 5.153 ; 5.153 ; Fall       ; enter                                ;
;  HEX1[4]      ; enter                                ; 4.668 ; 4.668 ; Fall       ; enter                                ;
;  HEX1[5]      ; enter                                ; 5.002 ; 5.002 ; Fall       ; enter                                ;
;  HEX1[6]      ; enter                                ; 4.670 ; 4.670 ; Fall       ; enter                                ;
; buz[*]        ; enter                                ; 6.372 ; 6.372 ; Fall       ; enter                                ;
;  buz[0]       ; enter                                ; 6.670 ; 6.670 ; Fall       ; enter                                ;
;  buz[1]       ; enter                                ; 6.670 ; 6.670 ; Fall       ; enter                                ;
;  buz[2]       ; enter                                ; 6.640 ; 6.640 ; Fall       ; enter                                ;
;  buz[3]       ; enter                                ; 6.640 ; 6.640 ; Fall       ; enter                                ;
;  buz[4]       ; enter                                ; 6.630 ; 6.630 ; Fall       ; enter                                ;
;  buz[5]       ; enter                                ; 6.630 ; 6.630 ; Fall       ; enter                                ;
;  buz[6]       ; enter                                ; 6.632 ; 6.632 ; Fall       ; enter                                ;
;  buz[7]       ; enter                                ; 6.632 ; 6.632 ; Fall       ; enter                                ;
;  buz[8]       ; enter                                ; 6.372 ; 6.372 ; Fall       ; enter                                ;
;  buz[9]       ; enter                                ; 6.382 ; 6.382 ; Fall       ; enter                                ;
;  buz[10]      ; enter                                ; 6.393 ; 6.393 ; Fall       ; enter                                ;
;  buz[11]      ; enter                                ; 6.393 ; 6.393 ; Fall       ; enter                                ;
;  buz[12]      ; enter                                ; 6.403 ; 6.403 ; Fall       ; enter                                ;
;  buz[13]      ; enter                                ; 6.403 ; 6.403 ; Fall       ; enter                                ;
;  buz[14]      ; enter                                ; 6.540 ; 6.540 ; Fall       ; enter                                ;
;  buz[15]      ; enter                                ; 6.540 ; 6.540 ; Fall       ; enter                                ;
;  buz[16]      ; enter                                ; 6.540 ; 6.540 ; Fall       ; enter                                ;
;  buz[17]      ; enter                                ; 6.540 ; 6.540 ; Fall       ; enter                                ;
; buz_verde[*]  ; enter                                ; 6.598 ; 6.598 ; Fall       ; enter                                ;
;  buz_verde[0] ; enter                                ; 6.642 ; 6.642 ; Fall       ; enter                                ;
;  buz_verde[1] ; enter                                ; 6.642 ; 6.642 ; Fall       ; enter                                ;
;  buz_verde[2] ; enter                                ; 6.622 ; 6.622 ; Fall       ; enter                                ;
;  buz_verde[3] ; enter                                ; 6.622 ; 6.622 ; Fall       ; enter                                ;
;  buz_verde[4] ; enter                                ; 6.662 ; 6.662 ; Fall       ; enter                                ;
;  buz_verde[5] ; enter                                ; 6.652 ; 6.652 ; Fall       ; enter                                ;
;  buz_verde[6] ; enter                                ; 6.648 ; 6.648 ; Fall       ; enter                                ;
;  buz_verde[7] ; enter                                ; 6.598 ; 6.598 ; Fall       ; enter                                ;
+---------------+--------------------------------------+-------+-------+------------+--------------------------------------+


+-----------------------------------------------------------+
; Propagation Delay                                         ;
+------------+--------------+-------+-------+-------+-------+
; Input Port ; Output Port  ; RR    ; RF    ; FR    ; FF    ;
+------------+--------------+-------+-------+-------+-------+
; ch[0]      ; HEX0[0]      ; 3.911 ; 3.911 ; 3.911 ; 3.911 ;
; ch[0]      ; HEX0[1]      ; 4.908 ; 4.908 ; 4.908 ; 4.908 ;
; ch[0]      ; HEX0[2]      ;       ; 4.383 ; 4.383 ;       ;
; ch[0]      ; HEX0[3]      ; 3.704 ; 3.704 ; 3.704 ; 3.704 ;
; ch[0]      ; HEX0[4]      ; 3.920 ;       ;       ; 3.920 ;
; ch[0]      ; HEX0[5]      ; 4.529 ;       ;       ; 4.529 ;
; ch[0]      ; HEX0[6]      ; 4.370 ;       ;       ; 4.370 ;
; ch[0]      ; buz[0]       ;       ; 4.153 ; 4.153 ;       ;
; ch[0]      ; buz[1]       ;       ; 4.153 ; 4.153 ;       ;
; ch[0]      ; buz[2]       ;       ; 4.123 ; 4.123 ;       ;
; ch[0]      ; buz[3]       ;       ; 4.123 ; 4.123 ;       ;
; ch[0]      ; buz[4]       ;       ; 4.113 ; 4.113 ;       ;
; ch[0]      ; buz[5]       ;       ; 4.113 ; 4.113 ;       ;
; ch[0]      ; buz[6]       ;       ; 4.115 ; 4.115 ;       ;
; ch[0]      ; buz[7]       ;       ; 4.115 ; 4.115 ;       ;
; ch[0]      ; buz[8]       ;       ; 3.855 ; 3.855 ;       ;
; ch[0]      ; buz[9]       ;       ; 3.865 ; 3.865 ;       ;
; ch[0]      ; buz[10]      ;       ; 3.876 ; 3.876 ;       ;
; ch[0]      ; buz[11]      ;       ; 3.876 ; 3.876 ;       ;
; ch[0]      ; buz[12]      ;       ; 3.886 ; 3.886 ;       ;
; ch[0]      ; buz[13]      ;       ; 3.886 ; 3.886 ;       ;
; ch[0]      ; buz[14]      ;       ; 4.023 ; 4.023 ;       ;
; ch[0]      ; buz[15]      ;       ; 4.023 ; 4.023 ;       ;
; ch[0]      ; buz[16]      ;       ; 4.023 ; 4.023 ;       ;
; ch[0]      ; buz[17]      ;       ; 4.023 ; 4.023 ;       ;
; ch[0]      ; buz_verde[0] ; 4.125 ;       ;       ; 4.125 ;
; ch[0]      ; buz_verde[1] ; 4.125 ;       ;       ; 4.125 ;
; ch[0]      ; buz_verde[2] ; 4.105 ;       ;       ; 4.105 ;
; ch[0]      ; buz_verde[3] ; 4.105 ;       ;       ; 4.105 ;
; ch[0]      ; buz_verde[4] ; 4.145 ;       ;       ; 4.145 ;
; ch[0]      ; buz_verde[5] ; 4.135 ;       ;       ; 4.135 ;
; ch[0]      ; buz_verde[6] ; 4.131 ;       ;       ; 4.131 ;
; ch[0]      ; buz_verde[7] ; 4.081 ;       ;       ; 4.081 ;
; ch[1]      ; HEX0[0]      ; 3.989 ; 3.989 ; 3.989 ; 3.989 ;
; ch[1]      ; HEX0[1]      ; 4.989 ; 4.989 ; 4.989 ; 4.989 ;
; ch[1]      ; HEX0[2]      ; 4.462 ;       ;       ; 4.462 ;
; ch[1]      ; HEX0[3]      ; 3.781 ; 3.781 ; 3.781 ; 3.781 ;
; ch[1]      ; HEX0[4]      ; 3.998 ; 3.998 ; 3.998 ; 3.998 ;
; ch[1]      ; HEX0[5]      ; 4.607 ;       ;       ; 4.607 ;
; ch[1]      ; HEX0[6]      ; 4.448 ; 4.448 ; 4.448 ; 4.448 ;
; ch[1]      ; buz[0]       ; 4.323 ;       ;       ; 4.323 ;
; ch[1]      ; buz[1]       ; 4.323 ;       ;       ; 4.323 ;
; ch[1]      ; buz[2]       ; 4.293 ;       ;       ; 4.293 ;
; ch[1]      ; buz[3]       ; 4.293 ;       ;       ; 4.293 ;
; ch[1]      ; buz[4]       ; 4.283 ;       ;       ; 4.283 ;
; ch[1]      ; buz[5]       ; 4.283 ;       ;       ; 4.283 ;
; ch[1]      ; buz[6]       ; 4.285 ;       ;       ; 4.285 ;
; ch[1]      ; buz[7]       ; 4.285 ;       ;       ; 4.285 ;
; ch[1]      ; buz[8]       ; 4.025 ;       ;       ; 4.025 ;
; ch[1]      ; buz[9]       ; 4.035 ;       ;       ; 4.035 ;
; ch[1]      ; buz[10]      ; 4.046 ;       ;       ; 4.046 ;
; ch[1]      ; buz[11]      ; 4.046 ;       ;       ; 4.046 ;
; ch[1]      ; buz[12]      ; 4.056 ;       ;       ; 4.056 ;
; ch[1]      ; buz[13]      ; 4.056 ;       ;       ; 4.056 ;
; ch[1]      ; buz[14]      ; 4.193 ;       ;       ; 4.193 ;
; ch[1]      ; buz[15]      ; 4.193 ;       ;       ; 4.193 ;
; ch[1]      ; buz[16]      ; 4.193 ;       ;       ; 4.193 ;
; ch[1]      ; buz[17]      ; 4.193 ;       ;       ; 4.193 ;
; ch[1]      ; buz_verde[0] ;       ; 4.295 ; 4.295 ;       ;
; ch[1]      ; buz_verde[1] ;       ; 4.295 ; 4.295 ;       ;
; ch[1]      ; buz_verde[2] ;       ; 4.275 ; 4.275 ;       ;
; ch[1]      ; buz_verde[3] ;       ; 4.275 ; 4.275 ;       ;
; ch[1]      ; buz_verde[4] ;       ; 4.315 ; 4.315 ;       ;
; ch[1]      ; buz_verde[5] ;       ; 4.305 ; 4.305 ;       ;
; ch[1]      ; buz_verde[6] ;       ; 4.301 ; 4.301 ;       ;
; ch[1]      ; buz_verde[7] ;       ; 4.251 ; 4.251 ;       ;
; ch[2]      ; HEX0[0]      ; 3.877 ; 3.877 ; 3.877 ; 3.877 ;
; ch[2]      ; HEX0[1]      ; 4.885 ;       ;       ; 4.885 ;
; ch[2]      ; HEX0[2]      ; 4.361 ; 4.361 ; 4.361 ; 4.361 ;
; ch[2]      ; HEX0[3]      ; 3.671 ; 3.671 ; 3.671 ; 3.671 ;
; ch[2]      ; HEX0[4]      ; 3.887 ;       ;       ; 3.887 ;
; ch[2]      ; HEX0[5]      ; 4.496 ; 4.496 ; 4.496 ; 4.496 ;
; ch[2]      ; HEX0[6]      ; 4.337 ; 4.337 ; 4.337 ; 4.337 ;
; ch[2]      ; buz[0]       ;       ; 4.342 ; 4.342 ;       ;
; ch[2]      ; buz[1]       ;       ; 4.342 ; 4.342 ;       ;
; ch[2]      ; buz[2]       ;       ; 4.312 ; 4.312 ;       ;
; ch[2]      ; buz[3]       ;       ; 4.312 ; 4.312 ;       ;
; ch[2]      ; buz[4]       ;       ; 4.302 ; 4.302 ;       ;
; ch[2]      ; buz[5]       ;       ; 4.302 ; 4.302 ;       ;
; ch[2]      ; buz[6]       ;       ; 4.304 ; 4.304 ;       ;
; ch[2]      ; buz[7]       ;       ; 4.304 ; 4.304 ;       ;
; ch[2]      ; buz[8]       ;       ; 4.044 ; 4.044 ;       ;
; ch[2]      ; buz[9]       ;       ; 4.054 ; 4.054 ;       ;
; ch[2]      ; buz[10]      ;       ; 4.065 ; 4.065 ;       ;
; ch[2]      ; buz[11]      ;       ; 4.065 ; 4.065 ;       ;
; ch[2]      ; buz[12]      ;       ; 4.075 ; 4.075 ;       ;
; ch[2]      ; buz[13]      ;       ; 4.075 ; 4.075 ;       ;
; ch[2]      ; buz[14]      ;       ; 4.212 ; 4.212 ;       ;
; ch[2]      ; buz[15]      ;       ; 4.212 ; 4.212 ;       ;
; ch[2]      ; buz[16]      ;       ; 4.212 ; 4.212 ;       ;
; ch[2]      ; buz[17]      ;       ; 4.212 ; 4.212 ;       ;
; ch[2]      ; buz_verde[0] ; 4.314 ;       ;       ; 4.314 ;
; ch[2]      ; buz_verde[1] ; 4.314 ;       ;       ; 4.314 ;
; ch[2]      ; buz_verde[2] ; 4.294 ;       ;       ; 4.294 ;
; ch[2]      ; buz_verde[3] ; 4.294 ;       ;       ; 4.294 ;
; ch[2]      ; buz_verde[4] ; 4.334 ;       ;       ; 4.334 ;
; ch[2]      ; buz_verde[5] ; 4.324 ;       ;       ; 4.324 ;
; ch[2]      ; buz_verde[6] ; 4.320 ;       ;       ; 4.320 ;
; ch[2]      ; buz_verde[7] ; 4.270 ;       ;       ; 4.270 ;
; ch[3]      ; HEX0[0]      ; 4.771 ; 4.771 ; 4.771 ; 4.771 ;
; ch[3]      ; HEX0[1]      ; 5.778 ;       ;       ; 5.778 ;
; ch[3]      ; HEX0[2]      ; 5.258 ;       ;       ; 5.258 ;
; ch[3]      ; HEX0[3]      ; 4.561 ;       ;       ; 4.561 ;
; ch[3]      ; HEX0[4]      ; 4.777 ;       ;       ; 4.777 ;
; ch[3]      ; HEX0[5]      ; 5.389 ; 5.389 ; 5.389 ; 5.389 ;
; ch[3]      ; HEX0[6]      ; 5.227 ; 5.227 ; 5.227 ; 5.227 ;
; ch[3]      ; buz[0]       ; 4.986 ;       ;       ; 4.986 ;
; ch[3]      ; buz[1]       ; 4.986 ;       ;       ; 4.986 ;
; ch[3]      ; buz[2]       ; 4.956 ;       ;       ; 4.956 ;
; ch[3]      ; buz[3]       ; 4.956 ;       ;       ; 4.956 ;
; ch[3]      ; buz[4]       ; 4.946 ;       ;       ; 4.946 ;
; ch[3]      ; buz[5]       ; 4.946 ;       ;       ; 4.946 ;
; ch[3]      ; buz[6]       ; 4.948 ;       ;       ; 4.948 ;
; ch[3]      ; buz[7]       ; 4.948 ;       ;       ; 4.948 ;
; ch[3]      ; buz[8]       ; 4.688 ;       ;       ; 4.688 ;
; ch[3]      ; buz[9]       ; 4.698 ;       ;       ; 4.698 ;
; ch[3]      ; buz[10]      ; 4.709 ;       ;       ; 4.709 ;
; ch[3]      ; buz[11]      ; 4.709 ;       ;       ; 4.709 ;
; ch[3]      ; buz[12]      ; 4.719 ;       ;       ; 4.719 ;
; ch[3]      ; buz[13]      ; 4.719 ;       ;       ; 4.719 ;
; ch[3]      ; buz[14]      ; 4.856 ;       ;       ; 4.856 ;
; ch[3]      ; buz[15]      ; 4.856 ;       ;       ; 4.856 ;
; ch[3]      ; buz[16]      ; 4.856 ;       ;       ; 4.856 ;
; ch[3]      ; buz[17]      ; 4.856 ;       ;       ; 4.856 ;
; ch[3]      ; buz_verde[0] ;       ; 4.958 ; 4.958 ;       ;
; ch[3]      ; buz_verde[1] ;       ; 4.958 ; 4.958 ;       ;
; ch[3]      ; buz_verde[2] ;       ; 4.938 ; 4.938 ;       ;
; ch[3]      ; buz_verde[3] ;       ; 4.938 ; 4.938 ;       ;
; ch[3]      ; buz_verde[4] ;       ; 4.978 ; 4.978 ;       ;
; ch[3]      ; buz_verde[5] ;       ; 4.968 ; 4.968 ;       ;
; ch[3]      ; buz_verde[6] ;       ; 4.964 ; 4.964 ;       ;
; ch[3]      ; buz_verde[7] ;       ; 4.914 ; 4.914 ;       ;
+------------+--------------+-------+-------+-------+-------+


+-----------------------------------------------------------+
; Minimum Propagation Delay                                 ;
+------------+--------------+-------+-------+-------+-------+
; Input Port ; Output Port  ; RR    ; RF    ; FR    ; FF    ;
+------------+--------------+-------+-------+-------+-------+
; ch[0]      ; HEX0[0]      ; 3.911 ; 3.911 ; 3.911 ; 3.911 ;
; ch[0]      ; HEX0[1]      ; 4.908 ; 4.908 ; 4.908 ; 4.908 ;
; ch[0]      ; HEX0[2]      ;       ; 4.383 ; 4.383 ;       ;
; ch[0]      ; HEX0[3]      ; 3.704 ; 3.704 ; 3.704 ; 3.704 ;
; ch[0]      ; HEX0[4]      ; 3.920 ;       ;       ; 3.920 ;
; ch[0]      ; HEX0[5]      ; 4.529 ;       ;       ; 4.529 ;
; ch[0]      ; HEX0[6]      ; 4.370 ;       ;       ; 4.370 ;
; ch[0]      ; buz[0]       ;       ; 4.153 ; 4.153 ;       ;
; ch[0]      ; buz[1]       ;       ; 4.153 ; 4.153 ;       ;
; ch[0]      ; buz[2]       ;       ; 4.123 ; 4.123 ;       ;
; ch[0]      ; buz[3]       ;       ; 4.123 ; 4.123 ;       ;
; ch[0]      ; buz[4]       ;       ; 4.113 ; 4.113 ;       ;
; ch[0]      ; buz[5]       ;       ; 4.113 ; 4.113 ;       ;
; ch[0]      ; buz[6]       ;       ; 4.115 ; 4.115 ;       ;
; ch[0]      ; buz[7]       ;       ; 4.115 ; 4.115 ;       ;
; ch[0]      ; buz[8]       ;       ; 3.855 ; 3.855 ;       ;
; ch[0]      ; buz[9]       ;       ; 3.865 ; 3.865 ;       ;
; ch[0]      ; buz[10]      ;       ; 3.876 ; 3.876 ;       ;
; ch[0]      ; buz[11]      ;       ; 3.876 ; 3.876 ;       ;
; ch[0]      ; buz[12]      ;       ; 3.886 ; 3.886 ;       ;
; ch[0]      ; buz[13]      ;       ; 3.886 ; 3.886 ;       ;
; ch[0]      ; buz[14]      ;       ; 4.023 ; 4.023 ;       ;
; ch[0]      ; buz[15]      ;       ; 4.023 ; 4.023 ;       ;
; ch[0]      ; buz[16]      ;       ; 4.023 ; 4.023 ;       ;
; ch[0]      ; buz[17]      ;       ; 4.023 ; 4.023 ;       ;
; ch[0]      ; buz_verde[0] ; 4.125 ;       ;       ; 4.125 ;
; ch[0]      ; buz_verde[1] ; 4.125 ;       ;       ; 4.125 ;
; ch[0]      ; buz_verde[2] ; 4.105 ;       ;       ; 4.105 ;
; ch[0]      ; buz_verde[3] ; 4.105 ;       ;       ; 4.105 ;
; ch[0]      ; buz_verde[4] ; 4.145 ;       ;       ; 4.145 ;
; ch[0]      ; buz_verde[5] ; 4.135 ;       ;       ; 4.135 ;
; ch[0]      ; buz_verde[6] ; 4.131 ;       ;       ; 4.131 ;
; ch[0]      ; buz_verde[7] ; 4.081 ;       ;       ; 4.081 ;
; ch[1]      ; HEX0[0]      ; 3.989 ; 3.989 ; 3.989 ; 3.989 ;
; ch[1]      ; HEX0[1]      ; 4.989 ; 4.989 ; 4.989 ; 4.989 ;
; ch[1]      ; HEX0[2]      ; 4.462 ;       ;       ; 4.462 ;
; ch[1]      ; HEX0[3]      ; 3.781 ; 3.781 ; 3.781 ; 3.781 ;
; ch[1]      ; HEX0[4]      ; 3.998 ; 3.998 ; 3.998 ; 3.998 ;
; ch[1]      ; HEX0[5]      ; 4.607 ;       ;       ; 4.607 ;
; ch[1]      ; HEX0[6]      ; 4.448 ; 4.448 ; 4.448 ; 4.448 ;
; ch[1]      ; buz[0]       ; 4.323 ;       ;       ; 4.323 ;
; ch[1]      ; buz[1]       ; 4.323 ;       ;       ; 4.323 ;
; ch[1]      ; buz[2]       ; 4.293 ;       ;       ; 4.293 ;
; ch[1]      ; buz[3]       ; 4.293 ;       ;       ; 4.293 ;
; ch[1]      ; buz[4]       ; 4.283 ;       ;       ; 4.283 ;
; ch[1]      ; buz[5]       ; 4.283 ;       ;       ; 4.283 ;
; ch[1]      ; buz[6]       ; 4.285 ;       ;       ; 4.285 ;
; ch[1]      ; buz[7]       ; 4.285 ;       ;       ; 4.285 ;
; ch[1]      ; buz[8]       ; 4.025 ;       ;       ; 4.025 ;
; ch[1]      ; buz[9]       ; 4.035 ;       ;       ; 4.035 ;
; ch[1]      ; buz[10]      ; 4.046 ;       ;       ; 4.046 ;
; ch[1]      ; buz[11]      ; 4.046 ;       ;       ; 4.046 ;
; ch[1]      ; buz[12]      ; 4.056 ;       ;       ; 4.056 ;
; ch[1]      ; buz[13]      ; 4.056 ;       ;       ; 4.056 ;
; ch[1]      ; buz[14]      ; 4.193 ;       ;       ; 4.193 ;
; ch[1]      ; buz[15]      ; 4.193 ;       ;       ; 4.193 ;
; ch[1]      ; buz[16]      ; 4.193 ;       ;       ; 4.193 ;
; ch[1]      ; buz[17]      ; 4.193 ;       ;       ; 4.193 ;
; ch[1]      ; buz_verde[0] ;       ; 4.295 ; 4.295 ;       ;
; ch[1]      ; buz_verde[1] ;       ; 4.295 ; 4.295 ;       ;
; ch[1]      ; buz_verde[2] ;       ; 4.275 ; 4.275 ;       ;
; ch[1]      ; buz_verde[3] ;       ; 4.275 ; 4.275 ;       ;
; ch[1]      ; buz_verde[4] ;       ; 4.315 ; 4.315 ;       ;
; ch[1]      ; buz_verde[5] ;       ; 4.305 ; 4.305 ;       ;
; ch[1]      ; buz_verde[6] ;       ; 4.301 ; 4.301 ;       ;
; ch[1]      ; buz_verde[7] ;       ; 4.251 ; 4.251 ;       ;
; ch[2]      ; HEX0[0]      ; 3.877 ; 3.877 ; 3.877 ; 3.877 ;
; ch[2]      ; HEX0[1]      ; 4.885 ;       ;       ; 4.885 ;
; ch[2]      ; HEX0[2]      ; 4.361 ; 4.361 ; 4.361 ; 4.361 ;
; ch[2]      ; HEX0[3]      ; 3.671 ; 3.671 ; 3.671 ; 3.671 ;
; ch[2]      ; HEX0[4]      ; 3.887 ;       ;       ; 3.887 ;
; ch[2]      ; HEX0[5]      ; 4.496 ; 4.496 ; 4.496 ; 4.496 ;
; ch[2]      ; HEX0[6]      ; 4.337 ; 4.337 ; 4.337 ; 4.337 ;
; ch[2]      ; buz[0]       ;       ; 4.342 ; 4.342 ;       ;
; ch[2]      ; buz[1]       ;       ; 4.342 ; 4.342 ;       ;
; ch[2]      ; buz[2]       ;       ; 4.312 ; 4.312 ;       ;
; ch[2]      ; buz[3]       ;       ; 4.312 ; 4.312 ;       ;
; ch[2]      ; buz[4]       ;       ; 4.302 ; 4.302 ;       ;
; ch[2]      ; buz[5]       ;       ; 4.302 ; 4.302 ;       ;
; ch[2]      ; buz[6]       ;       ; 4.304 ; 4.304 ;       ;
; ch[2]      ; buz[7]       ;       ; 4.304 ; 4.304 ;       ;
; ch[2]      ; buz[8]       ;       ; 4.044 ; 4.044 ;       ;
; ch[2]      ; buz[9]       ;       ; 4.054 ; 4.054 ;       ;
; ch[2]      ; buz[10]      ;       ; 4.065 ; 4.065 ;       ;
; ch[2]      ; buz[11]      ;       ; 4.065 ; 4.065 ;       ;
; ch[2]      ; buz[12]      ;       ; 4.075 ; 4.075 ;       ;
; ch[2]      ; buz[13]      ;       ; 4.075 ; 4.075 ;       ;
; ch[2]      ; buz[14]      ;       ; 4.212 ; 4.212 ;       ;
; ch[2]      ; buz[15]      ;       ; 4.212 ; 4.212 ;       ;
; ch[2]      ; buz[16]      ;       ; 4.212 ; 4.212 ;       ;
; ch[2]      ; buz[17]      ;       ; 4.212 ; 4.212 ;       ;
; ch[2]      ; buz_verde[0] ; 4.314 ;       ;       ; 4.314 ;
; ch[2]      ; buz_verde[1] ; 4.314 ;       ;       ; 4.314 ;
; ch[2]      ; buz_verde[2] ; 4.294 ;       ;       ; 4.294 ;
; ch[2]      ; buz_verde[3] ; 4.294 ;       ;       ; 4.294 ;
; ch[2]      ; buz_verde[4] ; 4.334 ;       ;       ; 4.334 ;
; ch[2]      ; buz_verde[5] ; 4.324 ;       ;       ; 4.324 ;
; ch[2]      ; buz_verde[6] ; 4.320 ;       ;       ; 4.320 ;
; ch[2]      ; buz_verde[7] ; 4.270 ;       ;       ; 4.270 ;
; ch[3]      ; HEX0[0]      ; 4.771 ; 4.771 ; 4.771 ; 4.771 ;
; ch[3]      ; HEX0[1]      ; 5.778 ;       ;       ; 5.778 ;
; ch[3]      ; HEX0[2]      ; 5.258 ;       ;       ; 5.258 ;
; ch[3]      ; HEX0[3]      ; 4.561 ;       ;       ; 4.561 ;
; ch[3]      ; HEX0[4]      ; 4.777 ;       ;       ; 4.777 ;
; ch[3]      ; HEX0[5]      ; 5.389 ; 5.389 ; 5.389 ; 5.389 ;
; ch[3]      ; HEX0[6]      ; 5.227 ; 5.227 ; 5.227 ; 5.227 ;
; ch[3]      ; buz[0]       ; 4.986 ;       ;       ; 4.986 ;
; ch[3]      ; buz[1]       ; 4.986 ;       ;       ; 4.986 ;
; ch[3]      ; buz[2]       ; 4.956 ;       ;       ; 4.956 ;
; ch[3]      ; buz[3]       ; 4.956 ;       ;       ; 4.956 ;
; ch[3]      ; buz[4]       ; 4.946 ;       ;       ; 4.946 ;
; ch[3]      ; buz[5]       ; 4.946 ;       ;       ; 4.946 ;
; ch[3]      ; buz[6]       ; 4.948 ;       ;       ; 4.948 ;
; ch[3]      ; buz[7]       ; 4.948 ;       ;       ; 4.948 ;
; ch[3]      ; buz[8]       ; 4.688 ;       ;       ; 4.688 ;
; ch[3]      ; buz[9]       ; 4.698 ;       ;       ; 4.698 ;
; ch[3]      ; buz[10]      ; 4.709 ;       ;       ; 4.709 ;
; ch[3]      ; buz[11]      ; 4.709 ;       ;       ; 4.709 ;
; ch[3]      ; buz[12]      ; 4.719 ;       ;       ; 4.719 ;
; ch[3]      ; buz[13]      ; 4.719 ;       ;       ; 4.719 ;
; ch[3]      ; buz[14]      ; 4.856 ;       ;       ; 4.856 ;
; ch[3]      ; buz[15]      ; 4.856 ;       ;       ; 4.856 ;
; ch[3]      ; buz[16]      ; 4.856 ;       ;       ; 4.856 ;
; ch[3]      ; buz[17]      ; 4.856 ;       ;       ; 4.856 ;
; ch[3]      ; buz_verde[0] ;       ; 4.958 ; 4.958 ;       ;
; ch[3]      ; buz_verde[1] ;       ; 4.958 ; 4.958 ;       ;
; ch[3]      ; buz_verde[2] ;       ; 4.938 ; 4.938 ;       ;
; ch[3]      ; buz_verde[3] ;       ; 4.938 ; 4.938 ;       ;
; ch[3]      ; buz_verde[4] ;       ; 4.978 ; 4.978 ;       ;
; ch[3]      ; buz_verde[5] ;       ; 4.968 ; 4.968 ;       ;
; ch[3]      ; buz_verde[6] ;       ; 4.964 ; 4.964 ;       ;
; ch[3]      ; buz_verde[7] ;       ; 4.914 ; 4.914 ;       ;
+------------+--------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                   ;
+---------------------------------------+----------+---------+----------+---------+---------------------+
; Clock                                 ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack                      ; -5.301   ; -2.777  ; -1.663   ; -0.174  ; -1.380              ;
;  PWM:pwm0|clock_pwm:PRESCALER|clk_div ; -1.650   ; -0.090  ; N/A      ; N/A     ; -0.500              ;
;  clk_50M                              ; -5.301   ; -2.558  ; N/A      ; N/A     ; -1.380              ;
;  clock:divisor|clk_div                ; -0.649   ; -2.723  ; 0.444    ; -0.174  ; -0.500              ;
;  contador:conta3|carry_out            ; -3.168   ; 0.674   ; N/A      ; N/A     ; 0.500               ;
;  enter                                ; -0.221   ; -2.777  ; -1.663   ; 0.576   ; -1.222              ;
; Design-wide TNS                       ; -212.675 ; -12.456 ; -3.326   ; -0.696  ; -87.602             ;
;  PWM:pwm0|clock_pwm:PRESCALER|clk_div ; -13.416  ; -0.680  ; N/A      ; N/A     ; -11.000             ;
;  clk_50M                              ; -189.084 ; -5.073  ; N/A      ; N/A     ; -67.380             ;
;  clock:divisor|clk_div                ; -2.149   ; -2.723  ; 0.000    ; -0.696  ; -5.000              ;
;  contador:conta3|carry_out            ; -7.805   ; 0.000   ; N/A      ; N/A     ; 0.000               ;
;  enter                                ; -0.221   ; -4.660  ; -3.326   ; 0.000   ; -4.222              ;
+---------------------------------------+----------+---------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                          ;
+-----------+--------------------------------------+-------+-------+------------+--------------------------------------+
; Data Port ; Clock Port                           ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+-----------+--------------------------------------+-------+-------+------------+--------------------------------------+
; ch[*]     ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 2.923 ; 2.923 ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ;
;  ch[0]    ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.296 ; 1.296 ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ;
;  ch[1]    ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.636 ; 1.636 ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ;
;  ch[2]    ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 1.646 ; 1.646 ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ;
;  ch[3]    ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 2.923 ; 2.923 ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ;
; enter     ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.659 ; 0.659 ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ;
; ch[*]     ; enter                                ; 2.183 ; 2.183 ; Fall       ; enter                                ;
;  ch[0]    ; enter                                ; 0.556 ; 0.556 ; Fall       ; enter                                ;
;  ch[1]    ; enter                                ; 0.896 ; 0.896 ; Fall       ; enter                                ;
;  ch[2]    ; enter                                ; 0.906 ; 0.906 ; Fall       ; enter                                ;
;  ch[3]    ; enter                                ; 2.183 ; 2.183 ; Fall       ; enter                                ;
; enter     ; enter                                ; 0.721 ; 0.721 ; Fall       ; enter                                ;
+-----------+--------------------------------------+-------+-------+------------+--------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                             ;
+-----------+--------------------------------------+--------+--------+------------+--------------------------------------+
; Data Port ; Clock Port                           ; Rise   ; Fall   ; Clock Edge ; Clock Reference                      ;
+-----------+--------------------------------------+--------+--------+------------+--------------------------------------+
; ch[*]     ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; -0.186 ; -0.186 ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ;
;  ch[0]    ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; -0.186 ; -0.186 ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ;
;  ch[1]    ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; -0.356 ; -0.356 ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ;
;  ch[2]    ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; -0.375 ; -0.375 ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ;
;  ch[3]    ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; -1.019 ; -1.019 ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ;
; enter     ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 0.090  ; 0.090  ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ;
; ch[*]     ; enter                                ; 0.055  ; 0.055  ; Fall       ; enter                                ;
;  ch[0]    ; enter                                ; 0.055  ; 0.055  ; Fall       ; enter                                ;
;  ch[1]    ; enter                                ; -0.115 ; -0.115 ; Fall       ; enter                                ;
;  ch[2]    ; enter                                ; -0.134 ; -0.134 ; Fall       ; enter                                ;
;  ch[3]    ; enter                                ; -0.778 ; -0.778 ; Fall       ; enter                                ;
; enter     ; enter                                ; -0.069 ; -0.069 ; Fall       ; enter                                ;
+-----------+--------------------------------------+--------+--------+------------+--------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                      ;
+---------------+--------------------------------------+--------+--------+------------+--------------------------------------+
; Data Port     ; Clock Port                           ; Rise   ; Fall   ; Clock Edge ; Clock Reference                      ;
+---------------+--------------------------------------+--------+--------+------------+--------------------------------------+
; pwm_pin       ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 6.276  ; 6.276  ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ;
; HEX2[*]       ; contador:conta3|carry_out            ; 10.940 ; 10.940 ; Fall       ; contador:conta3|carry_out            ;
;  HEX2[0]      ; contador:conta3|carry_out            ; 10.782 ; 10.782 ; Fall       ; contador:conta3|carry_out            ;
;  HEX2[1]      ; contador:conta3|carry_out            ; 10.791 ; 10.791 ; Fall       ; contador:conta3|carry_out            ;
;  HEX2[2]      ; contador:conta3|carry_out            ; 10.789 ; 10.789 ; Fall       ; contador:conta3|carry_out            ;
;  HEX2[3]      ; contador:conta3|carry_out            ; 10.800 ; 10.800 ; Fall       ; contador:conta3|carry_out            ;
;  HEX2[4]      ; contador:conta3|carry_out            ; 10.856 ; 10.856 ; Fall       ; contador:conta3|carry_out            ;
;  HEX2[5]      ; contador:conta3|carry_out            ; 10.940 ; 10.940 ; Fall       ; contador:conta3|carry_out            ;
;  HEX2[6]      ; contador:conta3|carry_out            ; 10.793 ; 10.793 ; Fall       ; contador:conta3|carry_out            ;
; buz[*]        ; enter                                ; 12.024 ; 12.024 ; Rise       ; enter                                ;
;  buz[0]       ; enter                                ; 12.024 ; 12.024 ; Rise       ; enter                                ;
;  buz[1]       ; enter                                ; 12.024 ; 12.024 ; Rise       ; enter                                ;
;  buz[2]       ; enter                                ; 11.994 ; 11.994 ; Rise       ; enter                                ;
;  buz[3]       ; enter                                ; 11.994 ; 11.994 ; Rise       ; enter                                ;
;  buz[4]       ; enter                                ; 11.968 ; 11.968 ; Rise       ; enter                                ;
;  buz[5]       ; enter                                ; 11.968 ; 11.968 ; Rise       ; enter                                ;
;  buz[6]       ; enter                                ; 11.977 ; 11.977 ; Rise       ; enter                                ;
;  buz[7]       ; enter                                ; 11.977 ; 11.977 ; Rise       ; enter                                ;
;  buz[8]       ; enter                                ; 11.496 ; 11.496 ; Rise       ; enter                                ;
;  buz[9]       ; enter                                ; 11.506 ; 11.506 ; Rise       ; enter                                ;
;  buz[10]      ; enter                                ; 11.525 ; 11.525 ; Rise       ; enter                                ;
;  buz[11]      ; enter                                ; 11.525 ; 11.525 ; Rise       ; enter                                ;
;  buz[12]      ; enter                                ; 11.535 ; 11.535 ; Rise       ; enter                                ;
;  buz[13]      ; enter                                ; 11.535 ; 11.535 ; Rise       ; enter                                ;
;  buz[14]      ; enter                                ; 11.813 ; 11.813 ; Rise       ; enter                                ;
;  buz[15]      ; enter                                ; 11.813 ; 11.813 ; Rise       ; enter                                ;
;  buz[16]      ; enter                                ; 11.813 ; 11.813 ; Rise       ; enter                                ;
;  buz[17]      ; enter                                ; 11.813 ; 11.813 ; Rise       ; enter                                ;
; buz_verde[*]  ; enter                                ; 12.007 ; 12.007 ; Rise       ; enter                                ;
;  buz_verde[0] ; enter                                ; 11.987 ; 11.987 ; Rise       ; enter                                ;
;  buz_verde[1] ; enter                                ; 11.987 ; 11.987 ; Rise       ; enter                                ;
;  buz_verde[2] ; enter                                ; 11.967 ; 11.967 ; Rise       ; enter                                ;
;  buz_verde[3] ; enter                                ; 11.967 ; 11.967 ; Rise       ; enter                                ;
;  buz_verde[4] ; enter                                ; 12.007 ; 12.007 ; Rise       ; enter                                ;
;  buz_verde[5] ; enter                                ; 11.997 ; 11.997 ; Rise       ; enter                                ;
;  buz_verde[6] ; enter                                ; 11.996 ; 11.996 ; Rise       ; enter                                ;
;  buz_verde[7] ; enter                                ; 11.946 ; 11.946 ; Rise       ; enter                                ;
; HEX1[*]       ; enter                                ; 9.977  ; 9.977  ; Fall       ; enter                                ;
;  HEX1[0]      ; enter                                ; 9.971  ; 9.971  ; Fall       ; enter                                ;
;  HEX1[2]      ; enter                                ; 9.895  ; 9.895  ; Fall       ; enter                                ;
;  HEX1[3]      ; enter                                ; 9.977  ; 9.977  ; Fall       ; enter                                ;
;  HEX1[4]      ; enter                                ; 8.858  ; 8.858  ; Fall       ; enter                                ;
;  HEX1[5]      ; enter                                ; 9.712  ; 9.712  ; Fall       ; enter                                ;
;  HEX1[6]      ; enter                                ; 8.867  ; 8.867  ; Fall       ; enter                                ;
; buz[*]        ; enter                                ; 12.024 ; 12.024 ; Fall       ; enter                                ;
;  buz[0]       ; enter                                ; 12.024 ; 12.024 ; Fall       ; enter                                ;
;  buz[1]       ; enter                                ; 12.024 ; 12.024 ; Fall       ; enter                                ;
;  buz[2]       ; enter                                ; 11.994 ; 11.994 ; Fall       ; enter                                ;
;  buz[3]       ; enter                                ; 11.994 ; 11.994 ; Fall       ; enter                                ;
;  buz[4]       ; enter                                ; 11.968 ; 11.968 ; Fall       ; enter                                ;
;  buz[5]       ; enter                                ; 11.968 ; 11.968 ; Fall       ; enter                                ;
;  buz[6]       ; enter                                ; 11.977 ; 11.977 ; Fall       ; enter                                ;
;  buz[7]       ; enter                                ; 11.977 ; 11.977 ; Fall       ; enter                                ;
;  buz[8]       ; enter                                ; 11.496 ; 11.496 ; Fall       ; enter                                ;
;  buz[9]       ; enter                                ; 11.506 ; 11.506 ; Fall       ; enter                                ;
;  buz[10]      ; enter                                ; 11.525 ; 11.525 ; Fall       ; enter                                ;
;  buz[11]      ; enter                                ; 11.525 ; 11.525 ; Fall       ; enter                                ;
;  buz[12]      ; enter                                ; 11.535 ; 11.535 ; Fall       ; enter                                ;
;  buz[13]      ; enter                                ; 11.535 ; 11.535 ; Fall       ; enter                                ;
;  buz[14]      ; enter                                ; 11.813 ; 11.813 ; Fall       ; enter                                ;
;  buz[15]      ; enter                                ; 11.813 ; 11.813 ; Fall       ; enter                                ;
;  buz[16]      ; enter                                ; 11.813 ; 11.813 ; Fall       ; enter                                ;
;  buz[17]      ; enter                                ; 11.813 ; 11.813 ; Fall       ; enter                                ;
; buz_verde[*]  ; enter                                ; 12.007 ; 12.007 ; Fall       ; enter                                ;
;  buz_verde[0] ; enter                                ; 11.987 ; 11.987 ; Fall       ; enter                                ;
;  buz_verde[1] ; enter                                ; 11.987 ; 11.987 ; Fall       ; enter                                ;
;  buz_verde[2] ; enter                                ; 11.967 ; 11.967 ; Fall       ; enter                                ;
;  buz_verde[3] ; enter                                ; 11.967 ; 11.967 ; Fall       ; enter                                ;
;  buz_verde[4] ; enter                                ; 12.007 ; 12.007 ; Fall       ; enter                                ;
;  buz_verde[5] ; enter                                ; 11.997 ; 11.997 ; Fall       ; enter                                ;
;  buz_verde[6] ; enter                                ; 11.996 ; 11.996 ; Fall       ; enter                                ;
;  buz_verde[7] ; enter                                ; 11.946 ; 11.946 ; Fall       ; enter                                ;
+---------------+--------------------------------------+--------+--------+------------+--------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                            ;
+---------------+--------------------------------------+-------+-------+------------+--------------------------------------+
; Data Port     ; Clock Port                           ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+---------------+--------------------------------------+-------+-------+------------+--------------------------------------+
; pwm_pin       ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 3.483 ; 3.483 ; Rise       ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ;
; HEX2[*]       ; contador:conta3|carry_out            ; 5.302 ; 5.302 ; Fall       ; contador:conta3|carry_out            ;
;  HEX2[0]      ; contador:conta3|carry_out            ; 5.302 ; 5.302 ; Fall       ; contador:conta3|carry_out            ;
;  HEX2[1]      ; contador:conta3|carry_out            ; 5.307 ; 5.307 ; Fall       ; contador:conta3|carry_out            ;
;  HEX2[2]      ; contador:conta3|carry_out            ; 5.307 ; 5.307 ; Fall       ; contador:conta3|carry_out            ;
;  HEX2[3]      ; contador:conta3|carry_out            ; 5.323 ; 5.323 ; Fall       ; contador:conta3|carry_out            ;
;  HEX2[4]      ; contador:conta3|carry_out            ; 5.357 ; 5.357 ; Fall       ; contador:conta3|carry_out            ;
;  HEX2[5]      ; contador:conta3|carry_out            ; 5.392 ; 5.392 ; Fall       ; contador:conta3|carry_out            ;
;  HEX2[6]      ; contador:conta3|carry_out            ; 5.309 ; 5.309 ; Fall       ; contador:conta3|carry_out            ;
; buz[*]        ; enter                                ; 6.372 ; 6.372 ; Rise       ; enter                                ;
;  buz[0]       ; enter                                ; 6.670 ; 6.670 ; Rise       ; enter                                ;
;  buz[1]       ; enter                                ; 6.670 ; 6.670 ; Rise       ; enter                                ;
;  buz[2]       ; enter                                ; 6.640 ; 6.640 ; Rise       ; enter                                ;
;  buz[3]       ; enter                                ; 6.640 ; 6.640 ; Rise       ; enter                                ;
;  buz[4]       ; enter                                ; 6.630 ; 6.630 ; Rise       ; enter                                ;
;  buz[5]       ; enter                                ; 6.630 ; 6.630 ; Rise       ; enter                                ;
;  buz[6]       ; enter                                ; 6.632 ; 6.632 ; Rise       ; enter                                ;
;  buz[7]       ; enter                                ; 6.632 ; 6.632 ; Rise       ; enter                                ;
;  buz[8]       ; enter                                ; 6.372 ; 6.372 ; Rise       ; enter                                ;
;  buz[9]       ; enter                                ; 6.382 ; 6.382 ; Rise       ; enter                                ;
;  buz[10]      ; enter                                ; 6.393 ; 6.393 ; Rise       ; enter                                ;
;  buz[11]      ; enter                                ; 6.393 ; 6.393 ; Rise       ; enter                                ;
;  buz[12]      ; enter                                ; 6.403 ; 6.403 ; Rise       ; enter                                ;
;  buz[13]      ; enter                                ; 6.403 ; 6.403 ; Rise       ; enter                                ;
;  buz[14]      ; enter                                ; 6.540 ; 6.540 ; Rise       ; enter                                ;
;  buz[15]      ; enter                                ; 6.540 ; 6.540 ; Rise       ; enter                                ;
;  buz[16]      ; enter                                ; 6.540 ; 6.540 ; Rise       ; enter                                ;
;  buz[17]      ; enter                                ; 6.540 ; 6.540 ; Rise       ; enter                                ;
; buz_verde[*]  ; enter                                ; 6.598 ; 6.598 ; Rise       ; enter                                ;
;  buz_verde[0] ; enter                                ; 6.642 ; 6.642 ; Rise       ; enter                                ;
;  buz_verde[1] ; enter                                ; 6.642 ; 6.642 ; Rise       ; enter                                ;
;  buz_verde[2] ; enter                                ; 6.622 ; 6.622 ; Rise       ; enter                                ;
;  buz_verde[3] ; enter                                ; 6.622 ; 6.622 ; Rise       ; enter                                ;
;  buz_verde[4] ; enter                                ; 6.662 ; 6.662 ; Rise       ; enter                                ;
;  buz_verde[5] ; enter                                ; 6.652 ; 6.652 ; Rise       ; enter                                ;
;  buz_verde[6] ; enter                                ; 6.648 ; 6.648 ; Rise       ; enter                                ;
;  buz_verde[7] ; enter                                ; 6.598 ; 6.598 ; Rise       ; enter                                ;
; HEX1[*]       ; enter                                ; 4.668 ; 4.668 ; Fall       ; enter                                ;
;  HEX1[0]      ; enter                                ; 5.145 ; 5.145 ; Fall       ; enter                                ;
;  HEX1[2]      ; enter                                ; 5.084 ; 5.084 ; Fall       ; enter                                ;
;  HEX1[3]      ; enter                                ; 5.153 ; 5.153 ; Fall       ; enter                                ;
;  HEX1[4]      ; enter                                ; 4.668 ; 4.668 ; Fall       ; enter                                ;
;  HEX1[5]      ; enter                                ; 5.002 ; 5.002 ; Fall       ; enter                                ;
;  HEX1[6]      ; enter                                ; 4.670 ; 4.670 ; Fall       ; enter                                ;
; buz[*]        ; enter                                ; 6.372 ; 6.372 ; Fall       ; enter                                ;
;  buz[0]       ; enter                                ; 6.670 ; 6.670 ; Fall       ; enter                                ;
;  buz[1]       ; enter                                ; 6.670 ; 6.670 ; Fall       ; enter                                ;
;  buz[2]       ; enter                                ; 6.640 ; 6.640 ; Fall       ; enter                                ;
;  buz[3]       ; enter                                ; 6.640 ; 6.640 ; Fall       ; enter                                ;
;  buz[4]       ; enter                                ; 6.630 ; 6.630 ; Fall       ; enter                                ;
;  buz[5]       ; enter                                ; 6.630 ; 6.630 ; Fall       ; enter                                ;
;  buz[6]       ; enter                                ; 6.632 ; 6.632 ; Fall       ; enter                                ;
;  buz[7]       ; enter                                ; 6.632 ; 6.632 ; Fall       ; enter                                ;
;  buz[8]       ; enter                                ; 6.372 ; 6.372 ; Fall       ; enter                                ;
;  buz[9]       ; enter                                ; 6.382 ; 6.382 ; Fall       ; enter                                ;
;  buz[10]      ; enter                                ; 6.393 ; 6.393 ; Fall       ; enter                                ;
;  buz[11]      ; enter                                ; 6.393 ; 6.393 ; Fall       ; enter                                ;
;  buz[12]      ; enter                                ; 6.403 ; 6.403 ; Fall       ; enter                                ;
;  buz[13]      ; enter                                ; 6.403 ; 6.403 ; Fall       ; enter                                ;
;  buz[14]      ; enter                                ; 6.540 ; 6.540 ; Fall       ; enter                                ;
;  buz[15]      ; enter                                ; 6.540 ; 6.540 ; Fall       ; enter                                ;
;  buz[16]      ; enter                                ; 6.540 ; 6.540 ; Fall       ; enter                                ;
;  buz[17]      ; enter                                ; 6.540 ; 6.540 ; Fall       ; enter                                ;
; buz_verde[*]  ; enter                                ; 6.598 ; 6.598 ; Fall       ; enter                                ;
;  buz_verde[0] ; enter                                ; 6.642 ; 6.642 ; Fall       ; enter                                ;
;  buz_verde[1] ; enter                                ; 6.642 ; 6.642 ; Fall       ; enter                                ;
;  buz_verde[2] ; enter                                ; 6.622 ; 6.622 ; Fall       ; enter                                ;
;  buz_verde[3] ; enter                                ; 6.622 ; 6.622 ; Fall       ; enter                                ;
;  buz_verde[4] ; enter                                ; 6.662 ; 6.662 ; Fall       ; enter                                ;
;  buz_verde[5] ; enter                                ; 6.652 ; 6.652 ; Fall       ; enter                                ;
;  buz_verde[6] ; enter                                ; 6.648 ; 6.648 ; Fall       ; enter                                ;
;  buz_verde[7] ; enter                                ; 6.598 ; 6.598 ; Fall       ; enter                                ;
+---------------+--------------------------------------+-------+-------+------------+--------------------------------------+


+---------------------------------------------------------------+
; Progagation Delay                                             ;
+------------+--------------+--------+--------+--------+--------+
; Input Port ; Output Port  ; RR     ; RF     ; FR     ; FF     ;
+------------+--------------+--------+--------+--------+--------+
; ch[0]      ; HEX0[0]      ; 7.481  ; 7.481  ; 7.481  ; 7.481  ;
; ch[0]      ; HEX0[1]      ; 9.604  ; 9.604  ; 9.604  ; 9.604  ;
; ch[0]      ; HEX0[2]      ;        ; 8.663  ; 8.663  ;        ;
; ch[0]      ; HEX0[3]      ; 7.022  ; 7.022  ; 7.022  ; 7.022  ;
; ch[0]      ; HEX0[4]      ; 7.529  ;        ;        ; 7.529  ;
; ch[0]      ; HEX0[5]      ; 8.685  ;        ;        ; 8.685  ;
; ch[0]      ; HEX0[6]      ; 8.695  ;        ;        ; 8.695  ;
; ch[0]      ; buz[0]       ;        ; 7.949  ; 7.949  ;        ;
; ch[0]      ; buz[1]       ;        ; 7.949  ; 7.949  ;        ;
; ch[0]      ; buz[2]       ;        ; 7.919  ; 7.919  ;        ;
; ch[0]      ; buz[3]       ;        ; 7.919  ; 7.919  ;        ;
; ch[0]      ; buz[4]       ;        ; 7.893  ; 7.893  ;        ;
; ch[0]      ; buz[5]       ;        ; 7.893  ; 7.893  ;        ;
; ch[0]      ; buz[6]       ;        ; 7.902  ; 7.902  ;        ;
; ch[0]      ; buz[7]       ;        ; 7.902  ; 7.902  ;        ;
; ch[0]      ; buz[8]       ;        ; 7.421  ; 7.421  ;        ;
; ch[0]      ; buz[9]       ;        ; 7.431  ; 7.431  ;        ;
; ch[0]      ; buz[10]      ;        ; 7.450  ; 7.450  ;        ;
; ch[0]      ; buz[11]      ;        ; 7.450  ; 7.450  ;        ;
; ch[0]      ; buz[12]      ;        ; 7.460  ; 7.460  ;        ;
; ch[0]      ; buz[13]      ;        ; 7.460  ; 7.460  ;        ;
; ch[0]      ; buz[14]      ;        ; 7.738  ; 7.738  ;        ;
; ch[0]      ; buz[15]      ;        ; 7.738  ; 7.738  ;        ;
; ch[0]      ; buz[16]      ;        ; 7.738  ; 7.738  ;        ;
; ch[0]      ; buz[17]      ;        ; 7.738  ; 7.738  ;        ;
; ch[0]      ; buz_verde[0] ; 7.912  ;        ;        ; 7.912  ;
; ch[0]      ; buz_verde[1] ; 7.912  ;        ;        ; 7.912  ;
; ch[0]      ; buz_verde[2] ; 7.892  ;        ;        ; 7.892  ;
; ch[0]      ; buz_verde[3] ; 7.892  ;        ;        ; 7.892  ;
; ch[0]      ; buz_verde[4] ; 7.932  ;        ;        ; 7.932  ;
; ch[0]      ; buz_verde[5] ; 7.922  ;        ;        ; 7.922  ;
; ch[0]      ; buz_verde[6] ; 7.921  ;        ;        ; 7.921  ;
; ch[0]      ; buz_verde[7] ; 7.871  ;        ;        ; 7.871  ;
; ch[1]      ; HEX0[0]      ; 7.662  ; 7.662  ; 7.662  ; 7.662  ;
; ch[1]      ; HEX0[1]      ; 9.784  ; 9.784  ; 9.784  ; 9.784  ;
; ch[1]      ; HEX0[2]      ; 8.847  ;        ;        ; 8.847  ;
; ch[1]      ; HEX0[3]      ; 7.203  ; 7.203  ; 7.203  ; 7.203  ;
; ch[1]      ; HEX0[4]      ; 7.741  ; 7.741  ; 7.741  ; 7.741  ;
; ch[1]      ; HEX0[5]      ; 8.869  ;        ;        ; 8.869  ;
; ch[1]      ; HEX0[6]      ; 8.877  ; 8.877  ; 8.877  ; 8.877  ;
; ch[1]      ; buz[0]       ; 8.289  ;        ;        ; 8.289  ;
; ch[1]      ; buz[1]       ; 8.289  ;        ;        ; 8.289  ;
; ch[1]      ; buz[2]       ; 8.259  ;        ;        ; 8.259  ;
; ch[1]      ; buz[3]       ; 8.259  ;        ;        ; 8.259  ;
; ch[1]      ; buz[4]       ; 8.233  ;        ;        ; 8.233  ;
; ch[1]      ; buz[5]       ; 8.233  ;        ;        ; 8.233  ;
; ch[1]      ; buz[6]       ; 8.242  ;        ;        ; 8.242  ;
; ch[1]      ; buz[7]       ; 8.242  ;        ;        ; 8.242  ;
; ch[1]      ; buz[8]       ; 7.761  ;        ;        ; 7.761  ;
; ch[1]      ; buz[9]       ; 7.771  ;        ;        ; 7.771  ;
; ch[1]      ; buz[10]      ; 7.790  ;        ;        ; 7.790  ;
; ch[1]      ; buz[11]      ; 7.790  ;        ;        ; 7.790  ;
; ch[1]      ; buz[12]      ; 7.800  ;        ;        ; 7.800  ;
; ch[1]      ; buz[13]      ; 7.800  ;        ;        ; 7.800  ;
; ch[1]      ; buz[14]      ; 8.078  ;        ;        ; 8.078  ;
; ch[1]      ; buz[15]      ; 8.078  ;        ;        ; 8.078  ;
; ch[1]      ; buz[16]      ; 8.078  ;        ;        ; 8.078  ;
; ch[1]      ; buz[17]      ; 8.078  ;        ;        ; 8.078  ;
; ch[1]      ; buz_verde[0] ;        ; 8.252  ; 8.252  ;        ;
; ch[1]      ; buz_verde[1] ;        ; 8.252  ; 8.252  ;        ;
; ch[1]      ; buz_verde[2] ;        ; 8.232  ; 8.232  ;        ;
; ch[1]      ; buz_verde[3] ;        ; 8.232  ; 8.232  ;        ;
; ch[1]      ; buz_verde[4] ;        ; 8.272  ; 8.272  ;        ;
; ch[1]      ; buz_verde[5] ;        ; 8.262  ; 8.262  ;        ;
; ch[1]      ; buz_verde[6] ;        ; 8.261  ; 8.261  ;        ;
; ch[1]      ; buz_verde[7] ;        ; 8.211  ; 8.211  ;        ;
; ch[2]      ; HEX0[0]      ; 7.384  ; 7.384  ; 7.384  ; 7.384  ;
; ch[2]      ; HEX0[1]      ; 9.519  ;        ;        ; 9.519  ;
; ch[2]      ; HEX0[2]      ; 8.580  ; 8.580  ; 8.580  ; 8.580  ;
; ch[2]      ; HEX0[3]      ; 6.926  ; 6.926  ; 6.926  ; 6.926  ;
; ch[2]      ; HEX0[4]      ; 7.463  ;        ;        ; 7.463  ;
; ch[2]      ; HEX0[5]      ; 8.590  ; 8.590  ; 8.590  ; 8.590  ;
; ch[2]      ; HEX0[6]      ; 8.600  ; 8.600  ; 8.600  ; 8.600  ;
; ch[2]      ; buz[0]       ;        ; 8.299  ; 8.299  ;        ;
; ch[2]      ; buz[1]       ;        ; 8.299  ; 8.299  ;        ;
; ch[2]      ; buz[2]       ;        ; 8.269  ; 8.269  ;        ;
; ch[2]      ; buz[3]       ;        ; 8.269  ; 8.269  ;        ;
; ch[2]      ; buz[4]       ;        ; 8.243  ; 8.243  ;        ;
; ch[2]      ; buz[5]       ;        ; 8.243  ; 8.243  ;        ;
; ch[2]      ; buz[6]       ;        ; 8.252  ; 8.252  ;        ;
; ch[2]      ; buz[7]       ;        ; 8.252  ; 8.252  ;        ;
; ch[2]      ; buz[8]       ;        ; 7.771  ; 7.771  ;        ;
; ch[2]      ; buz[9]       ;        ; 7.781  ; 7.781  ;        ;
; ch[2]      ; buz[10]      ;        ; 7.800  ; 7.800  ;        ;
; ch[2]      ; buz[11]      ;        ; 7.800  ; 7.800  ;        ;
; ch[2]      ; buz[12]      ;        ; 7.810  ; 7.810  ;        ;
; ch[2]      ; buz[13]      ;        ; 7.810  ; 7.810  ;        ;
; ch[2]      ; buz[14]      ;        ; 8.088  ; 8.088  ;        ;
; ch[2]      ; buz[15]      ;        ; 8.088  ; 8.088  ;        ;
; ch[2]      ; buz[16]      ;        ; 8.088  ; 8.088  ;        ;
; ch[2]      ; buz[17]      ;        ; 8.088  ; 8.088  ;        ;
; ch[2]      ; buz_verde[0] ; 8.262  ;        ;        ; 8.262  ;
; ch[2]      ; buz_verde[1] ; 8.262  ;        ;        ; 8.262  ;
; ch[2]      ; buz_verde[2] ; 8.242  ;        ;        ; 8.242  ;
; ch[2]      ; buz_verde[3] ; 8.242  ;        ;        ; 8.242  ;
; ch[2]      ; buz_verde[4] ; 8.282  ;        ;        ; 8.282  ;
; ch[2]      ; buz_verde[5] ; 8.272  ;        ;        ; 8.272  ;
; ch[2]      ; buz_verde[6] ; 8.271  ;        ;        ; 8.271  ;
; ch[2]      ; buz_verde[7] ; 8.221  ;        ;        ; 8.221  ;
; ch[3]      ; HEX0[0]      ; 9.146  ; 9.146  ; 9.146  ; 9.146  ;
; ch[3]      ; HEX0[1]      ; 11.281 ;        ;        ; 11.281 ;
; ch[3]      ; HEX0[2]      ; 10.341 ;        ;        ; 10.341 ;
; ch[3]      ; HEX0[3]      ; 8.685  ;        ;        ; 8.685  ;
; ch[3]      ; HEX0[4]      ; 9.222  ;        ;        ; 9.222  ;
; ch[3]      ; HEX0[5]      ; 10.349 ; 10.349 ; 10.349 ; 10.349 ;
; ch[3]      ; HEX0[6]      ; 10.355 ; 10.355 ; 10.355 ; 10.355 ;
; ch[3]      ; buz[0]       ; 9.576  ;        ;        ; 9.576  ;
; ch[3]      ; buz[1]       ; 9.576  ;        ;        ; 9.576  ;
; ch[3]      ; buz[2]       ; 9.546  ;        ;        ; 9.546  ;
; ch[3]      ; buz[3]       ; 9.546  ;        ;        ; 9.546  ;
; ch[3]      ; buz[4]       ; 9.520  ;        ;        ; 9.520  ;
; ch[3]      ; buz[5]       ; 9.520  ;        ;        ; 9.520  ;
; ch[3]      ; buz[6]       ; 9.529  ;        ;        ; 9.529  ;
; ch[3]      ; buz[7]       ; 9.529  ;        ;        ; 9.529  ;
; ch[3]      ; buz[8]       ; 9.048  ;        ;        ; 9.048  ;
; ch[3]      ; buz[9]       ; 9.058  ;        ;        ; 9.058  ;
; ch[3]      ; buz[10]      ; 9.077  ;        ;        ; 9.077  ;
; ch[3]      ; buz[11]      ; 9.077  ;        ;        ; 9.077  ;
; ch[3]      ; buz[12]      ; 9.087  ;        ;        ; 9.087  ;
; ch[3]      ; buz[13]      ; 9.087  ;        ;        ; 9.087  ;
; ch[3]      ; buz[14]      ; 9.365  ;        ;        ; 9.365  ;
; ch[3]      ; buz[15]      ; 9.365  ;        ;        ; 9.365  ;
; ch[3]      ; buz[16]      ; 9.365  ;        ;        ; 9.365  ;
; ch[3]      ; buz[17]      ; 9.365  ;        ;        ; 9.365  ;
; ch[3]      ; buz_verde[0] ;        ; 9.539  ; 9.539  ;        ;
; ch[3]      ; buz_verde[1] ;        ; 9.539  ; 9.539  ;        ;
; ch[3]      ; buz_verde[2] ;        ; 9.519  ; 9.519  ;        ;
; ch[3]      ; buz_verde[3] ;        ; 9.519  ; 9.519  ;        ;
; ch[3]      ; buz_verde[4] ;        ; 9.559  ; 9.559  ;        ;
; ch[3]      ; buz_verde[5] ;        ; 9.549  ; 9.549  ;        ;
; ch[3]      ; buz_verde[6] ;        ; 9.548  ; 9.548  ;        ;
; ch[3]      ; buz_verde[7] ;        ; 9.498  ; 9.498  ;        ;
+------------+--------------+--------+--------+--------+--------+


+-----------------------------------------------------------+
; Minimum Progagation Delay                                 ;
+------------+--------------+-------+-------+-------+-------+
; Input Port ; Output Port  ; RR    ; RF    ; FR    ; FF    ;
+------------+--------------+-------+-------+-------+-------+
; ch[0]      ; HEX0[0]      ; 3.911 ; 3.911 ; 3.911 ; 3.911 ;
; ch[0]      ; HEX0[1]      ; 4.908 ; 4.908 ; 4.908 ; 4.908 ;
; ch[0]      ; HEX0[2]      ;       ; 4.383 ; 4.383 ;       ;
; ch[0]      ; HEX0[3]      ; 3.704 ; 3.704 ; 3.704 ; 3.704 ;
; ch[0]      ; HEX0[4]      ; 3.920 ;       ;       ; 3.920 ;
; ch[0]      ; HEX0[5]      ; 4.529 ;       ;       ; 4.529 ;
; ch[0]      ; HEX0[6]      ; 4.370 ;       ;       ; 4.370 ;
; ch[0]      ; buz[0]       ;       ; 4.153 ; 4.153 ;       ;
; ch[0]      ; buz[1]       ;       ; 4.153 ; 4.153 ;       ;
; ch[0]      ; buz[2]       ;       ; 4.123 ; 4.123 ;       ;
; ch[0]      ; buz[3]       ;       ; 4.123 ; 4.123 ;       ;
; ch[0]      ; buz[4]       ;       ; 4.113 ; 4.113 ;       ;
; ch[0]      ; buz[5]       ;       ; 4.113 ; 4.113 ;       ;
; ch[0]      ; buz[6]       ;       ; 4.115 ; 4.115 ;       ;
; ch[0]      ; buz[7]       ;       ; 4.115 ; 4.115 ;       ;
; ch[0]      ; buz[8]       ;       ; 3.855 ; 3.855 ;       ;
; ch[0]      ; buz[9]       ;       ; 3.865 ; 3.865 ;       ;
; ch[0]      ; buz[10]      ;       ; 3.876 ; 3.876 ;       ;
; ch[0]      ; buz[11]      ;       ; 3.876 ; 3.876 ;       ;
; ch[0]      ; buz[12]      ;       ; 3.886 ; 3.886 ;       ;
; ch[0]      ; buz[13]      ;       ; 3.886 ; 3.886 ;       ;
; ch[0]      ; buz[14]      ;       ; 4.023 ; 4.023 ;       ;
; ch[0]      ; buz[15]      ;       ; 4.023 ; 4.023 ;       ;
; ch[0]      ; buz[16]      ;       ; 4.023 ; 4.023 ;       ;
; ch[0]      ; buz[17]      ;       ; 4.023 ; 4.023 ;       ;
; ch[0]      ; buz_verde[0] ; 4.125 ;       ;       ; 4.125 ;
; ch[0]      ; buz_verde[1] ; 4.125 ;       ;       ; 4.125 ;
; ch[0]      ; buz_verde[2] ; 4.105 ;       ;       ; 4.105 ;
; ch[0]      ; buz_verde[3] ; 4.105 ;       ;       ; 4.105 ;
; ch[0]      ; buz_verde[4] ; 4.145 ;       ;       ; 4.145 ;
; ch[0]      ; buz_verde[5] ; 4.135 ;       ;       ; 4.135 ;
; ch[0]      ; buz_verde[6] ; 4.131 ;       ;       ; 4.131 ;
; ch[0]      ; buz_verde[7] ; 4.081 ;       ;       ; 4.081 ;
; ch[1]      ; HEX0[0]      ; 3.989 ; 3.989 ; 3.989 ; 3.989 ;
; ch[1]      ; HEX0[1]      ; 4.989 ; 4.989 ; 4.989 ; 4.989 ;
; ch[1]      ; HEX0[2]      ; 4.462 ;       ;       ; 4.462 ;
; ch[1]      ; HEX0[3]      ; 3.781 ; 3.781 ; 3.781 ; 3.781 ;
; ch[1]      ; HEX0[4]      ; 3.998 ; 3.998 ; 3.998 ; 3.998 ;
; ch[1]      ; HEX0[5]      ; 4.607 ;       ;       ; 4.607 ;
; ch[1]      ; HEX0[6]      ; 4.448 ; 4.448 ; 4.448 ; 4.448 ;
; ch[1]      ; buz[0]       ; 4.323 ;       ;       ; 4.323 ;
; ch[1]      ; buz[1]       ; 4.323 ;       ;       ; 4.323 ;
; ch[1]      ; buz[2]       ; 4.293 ;       ;       ; 4.293 ;
; ch[1]      ; buz[3]       ; 4.293 ;       ;       ; 4.293 ;
; ch[1]      ; buz[4]       ; 4.283 ;       ;       ; 4.283 ;
; ch[1]      ; buz[5]       ; 4.283 ;       ;       ; 4.283 ;
; ch[1]      ; buz[6]       ; 4.285 ;       ;       ; 4.285 ;
; ch[1]      ; buz[7]       ; 4.285 ;       ;       ; 4.285 ;
; ch[1]      ; buz[8]       ; 4.025 ;       ;       ; 4.025 ;
; ch[1]      ; buz[9]       ; 4.035 ;       ;       ; 4.035 ;
; ch[1]      ; buz[10]      ; 4.046 ;       ;       ; 4.046 ;
; ch[1]      ; buz[11]      ; 4.046 ;       ;       ; 4.046 ;
; ch[1]      ; buz[12]      ; 4.056 ;       ;       ; 4.056 ;
; ch[1]      ; buz[13]      ; 4.056 ;       ;       ; 4.056 ;
; ch[1]      ; buz[14]      ; 4.193 ;       ;       ; 4.193 ;
; ch[1]      ; buz[15]      ; 4.193 ;       ;       ; 4.193 ;
; ch[1]      ; buz[16]      ; 4.193 ;       ;       ; 4.193 ;
; ch[1]      ; buz[17]      ; 4.193 ;       ;       ; 4.193 ;
; ch[1]      ; buz_verde[0] ;       ; 4.295 ; 4.295 ;       ;
; ch[1]      ; buz_verde[1] ;       ; 4.295 ; 4.295 ;       ;
; ch[1]      ; buz_verde[2] ;       ; 4.275 ; 4.275 ;       ;
; ch[1]      ; buz_verde[3] ;       ; 4.275 ; 4.275 ;       ;
; ch[1]      ; buz_verde[4] ;       ; 4.315 ; 4.315 ;       ;
; ch[1]      ; buz_verde[5] ;       ; 4.305 ; 4.305 ;       ;
; ch[1]      ; buz_verde[6] ;       ; 4.301 ; 4.301 ;       ;
; ch[1]      ; buz_verde[7] ;       ; 4.251 ; 4.251 ;       ;
; ch[2]      ; HEX0[0]      ; 3.877 ; 3.877 ; 3.877 ; 3.877 ;
; ch[2]      ; HEX0[1]      ; 4.885 ;       ;       ; 4.885 ;
; ch[2]      ; HEX0[2]      ; 4.361 ; 4.361 ; 4.361 ; 4.361 ;
; ch[2]      ; HEX0[3]      ; 3.671 ; 3.671 ; 3.671 ; 3.671 ;
; ch[2]      ; HEX0[4]      ; 3.887 ;       ;       ; 3.887 ;
; ch[2]      ; HEX0[5]      ; 4.496 ; 4.496 ; 4.496 ; 4.496 ;
; ch[2]      ; HEX0[6]      ; 4.337 ; 4.337 ; 4.337 ; 4.337 ;
; ch[2]      ; buz[0]       ;       ; 4.342 ; 4.342 ;       ;
; ch[2]      ; buz[1]       ;       ; 4.342 ; 4.342 ;       ;
; ch[2]      ; buz[2]       ;       ; 4.312 ; 4.312 ;       ;
; ch[2]      ; buz[3]       ;       ; 4.312 ; 4.312 ;       ;
; ch[2]      ; buz[4]       ;       ; 4.302 ; 4.302 ;       ;
; ch[2]      ; buz[5]       ;       ; 4.302 ; 4.302 ;       ;
; ch[2]      ; buz[6]       ;       ; 4.304 ; 4.304 ;       ;
; ch[2]      ; buz[7]       ;       ; 4.304 ; 4.304 ;       ;
; ch[2]      ; buz[8]       ;       ; 4.044 ; 4.044 ;       ;
; ch[2]      ; buz[9]       ;       ; 4.054 ; 4.054 ;       ;
; ch[2]      ; buz[10]      ;       ; 4.065 ; 4.065 ;       ;
; ch[2]      ; buz[11]      ;       ; 4.065 ; 4.065 ;       ;
; ch[2]      ; buz[12]      ;       ; 4.075 ; 4.075 ;       ;
; ch[2]      ; buz[13]      ;       ; 4.075 ; 4.075 ;       ;
; ch[2]      ; buz[14]      ;       ; 4.212 ; 4.212 ;       ;
; ch[2]      ; buz[15]      ;       ; 4.212 ; 4.212 ;       ;
; ch[2]      ; buz[16]      ;       ; 4.212 ; 4.212 ;       ;
; ch[2]      ; buz[17]      ;       ; 4.212 ; 4.212 ;       ;
; ch[2]      ; buz_verde[0] ; 4.314 ;       ;       ; 4.314 ;
; ch[2]      ; buz_verde[1] ; 4.314 ;       ;       ; 4.314 ;
; ch[2]      ; buz_verde[2] ; 4.294 ;       ;       ; 4.294 ;
; ch[2]      ; buz_verde[3] ; 4.294 ;       ;       ; 4.294 ;
; ch[2]      ; buz_verde[4] ; 4.334 ;       ;       ; 4.334 ;
; ch[2]      ; buz_verde[5] ; 4.324 ;       ;       ; 4.324 ;
; ch[2]      ; buz_verde[6] ; 4.320 ;       ;       ; 4.320 ;
; ch[2]      ; buz_verde[7] ; 4.270 ;       ;       ; 4.270 ;
; ch[3]      ; HEX0[0]      ; 4.771 ; 4.771 ; 4.771 ; 4.771 ;
; ch[3]      ; HEX0[1]      ; 5.778 ;       ;       ; 5.778 ;
; ch[3]      ; HEX0[2]      ; 5.258 ;       ;       ; 5.258 ;
; ch[3]      ; HEX0[3]      ; 4.561 ;       ;       ; 4.561 ;
; ch[3]      ; HEX0[4]      ; 4.777 ;       ;       ; 4.777 ;
; ch[3]      ; HEX0[5]      ; 5.389 ; 5.389 ; 5.389 ; 5.389 ;
; ch[3]      ; HEX0[6]      ; 5.227 ; 5.227 ; 5.227 ; 5.227 ;
; ch[3]      ; buz[0]       ; 4.986 ;       ;       ; 4.986 ;
; ch[3]      ; buz[1]       ; 4.986 ;       ;       ; 4.986 ;
; ch[3]      ; buz[2]       ; 4.956 ;       ;       ; 4.956 ;
; ch[3]      ; buz[3]       ; 4.956 ;       ;       ; 4.956 ;
; ch[3]      ; buz[4]       ; 4.946 ;       ;       ; 4.946 ;
; ch[3]      ; buz[5]       ; 4.946 ;       ;       ; 4.946 ;
; ch[3]      ; buz[6]       ; 4.948 ;       ;       ; 4.948 ;
; ch[3]      ; buz[7]       ; 4.948 ;       ;       ; 4.948 ;
; ch[3]      ; buz[8]       ; 4.688 ;       ;       ; 4.688 ;
; ch[3]      ; buz[9]       ; 4.698 ;       ;       ; 4.698 ;
; ch[3]      ; buz[10]      ; 4.709 ;       ;       ; 4.709 ;
; ch[3]      ; buz[11]      ; 4.709 ;       ;       ; 4.709 ;
; ch[3]      ; buz[12]      ; 4.719 ;       ;       ; 4.719 ;
; ch[3]      ; buz[13]      ; 4.719 ;       ;       ; 4.719 ;
; ch[3]      ; buz[14]      ; 4.856 ;       ;       ; 4.856 ;
; ch[3]      ; buz[15]      ; 4.856 ;       ;       ; 4.856 ;
; ch[3]      ; buz[16]      ; 4.856 ;       ;       ; 4.856 ;
; ch[3]      ; buz[17]      ; 4.856 ;       ;       ; 4.856 ;
; ch[3]      ; buz_verde[0] ;       ; 4.958 ; 4.958 ;       ;
; ch[3]      ; buz_verde[1] ;       ; 4.958 ; 4.958 ;       ;
; ch[3]      ; buz_verde[2] ;       ; 4.938 ; 4.938 ;       ;
; ch[3]      ; buz_verde[3] ;       ; 4.938 ; 4.938 ;       ;
; ch[3]      ; buz_verde[4] ;       ; 4.978 ; 4.978 ;       ;
; ch[3]      ; buz_verde[5] ;       ; 4.968 ; 4.968 ;       ;
; ch[3]      ; buz_verde[6] ;       ; 4.964 ; 4.964 ;       ;
; ch[3]      ; buz_verde[7] ;       ; 4.914 ; 4.914 ;       ;
+------------+--------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                         ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
; From Clock                           ; To Clock                             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
; clk_50M                              ; clk_50M                              ; 12144    ; 0        ; 0        ; 0        ;
; clock:divisor|clk_div                ; clk_50M                              ; 1        ; 1        ; 0        ; 0        ;
; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; clk_50M                              ; 1        ; 1        ; 0        ; 0        ;
; clock:divisor|clk_div                ; clock:divisor|clk_div                ; 0        ; 0        ; 0        ; 20       ;
; contador:conta3|carry_out            ; clock:divisor|clk_div                ; 0        ; 0        ; 1        ; 1        ;
; clock:divisor|clk_div                ; contador:conta3|carry_out            ; 0        ; 0        ; 0        ; 5        ;
; contador:conta3|carry_out            ; enter                                ; 0        ; 0        ; 1        ; 2        ;
; enter                                ; enter                                ; 0        ; 0        ; 1        ; 8        ;
; enter                                ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 8        ; 8        ; 0        ; 0        ;
; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 216      ; 0        ; 0        ; 0        ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                          ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
; From Clock                           ; To Clock                             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
; clk_50M                              ; clk_50M                              ; 12144    ; 0        ; 0        ; 0        ;
; clock:divisor|clk_div                ; clk_50M                              ; 1        ; 1        ; 0        ; 0        ;
; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; clk_50M                              ; 1        ; 1        ; 0        ; 0        ;
; clock:divisor|clk_div                ; clock:divisor|clk_div                ; 0        ; 0        ; 0        ; 20       ;
; contador:conta3|carry_out            ; clock:divisor|clk_div                ; 0        ; 0        ; 1        ; 1        ;
; clock:divisor|clk_div                ; contador:conta3|carry_out            ; 0        ; 0        ; 0        ; 5        ;
; contador:conta3|carry_out            ; enter                                ; 0        ; 0        ; 1        ; 2        ;
; enter                                ; enter                                ; 0        ; 0        ; 1        ; 8        ;
; enter                                ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 8        ; 8        ; 0        ; 0        ;
; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; PWM:pwm0|clock_pwm:PRESCALER|clk_div ; 216      ; 0        ; 0        ; 0        ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                            ;
+---------------------------+-----------------------+----------+----------+----------+----------+
; From Clock                ; To Clock              ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------+-----------------------+----------+----------+----------+----------+
; contador:conta3|carry_out ; clock:divisor|clk_div ; 0        ; 0        ; 4        ; 4        ;
; contador:conta3|carry_out ; enter                 ; 0        ; 0        ; 0        ; 2        ;
; enter                     ; enter                 ; 0        ; 0        ; 2        ; 2        ;
+---------------------------+-----------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------+
; Removal Transfers                                                                             ;
+---------------------------+-----------------------+----------+----------+----------+----------+
; From Clock                ; To Clock              ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------+-----------------------+----------+----------+----------+----------+
; contador:conta3|carry_out ; clock:divisor|clk_div ; 0        ; 0        ; 4        ; 4        ;
; contador:conta3|carry_out ; enter                 ; 0        ; 0        ; 0        ; 2        ;
; enter                     ; enter                 ; 0        ; 0        ; 2        ; 2        ;
+---------------------------+-----------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 5     ; 5    ;
; Unconstrained Input Port Paths  ; 202   ; 202  ;
; Unconstrained Output Ports      ; 47    ; 47   ;
; Unconstrained Output Port Paths ; 197   ; 197  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Jan 20 23:16:35 2020
Info: Command: quartus_sta cofre_novo -c cofre_novo
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 7 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'cofre_novo.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name PWM:pwm0|clock_pwm:PRESCALER|clk_div PWM:pwm0|clock_pwm:PRESCALER|clk_div
    Info (332105): create_clock -period 1.000 -name clk_50M clk_50M
    Info (332105): create_clock -period 1.000 -name contador:conta3|carry_out contador:conta3|carry_out
    Info (332105): create_clock -period 1.000 -name enter enter
    Info (332105): create_clock -period 1.000 -name clock:divisor|clk_div clock:divisor|clk_div
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.301
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.301      -189.084 clk_50M 
    Info (332119):    -3.168        -7.805 contador:conta3|carry_out 
    Info (332119):    -1.650       -13.416 PWM:pwm0|clock_pwm:PRESCALER|clk_div 
    Info (332119):    -0.649        -2.149 clock:divisor|clk_div 
    Info (332119):    -0.221        -0.221 enter 
Info (332146): Worst-case hold slack is -2.777
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.777        -4.660 enter 
    Info (332119):    -2.723        -2.723 clock:divisor|clk_div 
    Info (332119):    -2.558        -5.073 clk_50M 
    Info (332119):     0.391         0.000 PWM:pwm0|clock_pwm:PRESCALER|clk_div 
    Info (332119):     1.091         0.000 contador:conta3|carry_out 
Info (332146): Worst-case recovery slack is -1.663
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.663        -3.326 enter 
    Info (332119):     0.444         0.000 clock:divisor|clk_div 
Info (332146): Worst-case removal slack is -0.174
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.174        -0.696 clock:divisor|clk_div 
    Info (332119):     1.068         0.000 enter 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -67.380 clk_50M 
    Info (332119):    -1.222        -4.222 enter 
    Info (332119):    -0.500       -11.000 PWM:pwm0|clock_pwm:PRESCALER|clk_div 
    Info (332119):    -0.500        -5.000 clock:divisor|clk_div 
    Info (332119):     0.500         0.000 contador:conta3|carry_out 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.914
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.914       -54.910 clk_50M 
    Info (332119):    -1.320        -1.800 contador:conta3|carry_out 
    Info (332119):    -0.199        -0.971 PWM:pwm0|clock_pwm:PRESCALER|clk_div 
    Info (332119):     0.260         0.000 clock:divisor|clk_div 
    Info (332119):     0.311         0.000 enter 
Info (332146): Worst-case hold slack is -1.687
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.687        -1.687 clock:divisor|clk_div 
    Info (332119):    -1.599        -3.158 clk_50M 
    Info (332119):    -1.482        -2.585 enter 
    Info (332119):    -0.090        -0.680 PWM:pwm0|clock_pwm:PRESCALER|clk_div 
    Info (332119):     0.674         0.000 contador:conta3|carry_out 
Info (332146): Worst-case recovery slack is -0.741
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.741        -1.482 enter 
    Info (332119):     0.530         0.000 clock:divisor|clk_div 
Info (332146): Worst-case removal slack is -0.150
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.150        -0.600 clock:divisor|clk_div 
    Info (332119):     0.576         0.000 enter 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -67.380 clk_50M 
    Info (332119):    -1.222        -4.222 enter 
    Info (332119):    -0.500       -11.000 PWM:pwm0|clock_pwm:PRESCALER|clk_div 
    Info (332119):    -0.500        -5.000 clock:divisor|clk_div 
    Info (332119):     0.500         0.000 contador:conta3|carry_out 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4530 megabytes
    Info: Processing ended: Mon Jan 20 23:16:37 2020
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


