Ovaj rad polazi od hipoteze da se mogućnosti multiprocesora (CMP) sa više jezgri iskoristiti za izvođenje pretežno sekvencijalnih aplikacija, uz dodatnu hardver i/ili softver podršku za spekulativnu egzekuciju procesa (TLS). Ali, neka trenutna rešenja CMP procesora sa TLS podrškom zahtevaju korišćenje velikog dodatnog hardverskog i softverskog kapaciteta za obavljanje specifičnih operacija tokom spekulativnog izvođenja sekvencijalnih aplikacija. Upravo zbog toga, u ovom radu je urađena temeljna i veoma detaljna uporedna analiza postojećih CMP sistema sa podrškom za TLS, analizirajući posebno elemenate hardverske i softverske podrške za spekulativnost na registarskom i memorijskom nivou. Iz perspektive podrške za registarsku komunikaciju, postijaći sistemi su klasifikovani prema modelu organizacije seta registara i metodu povezivanja, a zatim su detaljno analizirani mehanizmi registarske komunikacije, tehnike oporavka od grešaka u spekulaciji, performanse i skalabilnost. Klasifikacija sistema sa gledišta spekulativne memorijske komunikacije je rađena na osnovu modela organizacije memorijske hijerarhije, pa je onda obrađena kompleksnost hardverske i softverske podrške za spekulativnu obradu. Identifikovani su neki potencijalni faktori za degradaciju performansi, kao što su neujednačen saobraćaj prilikom završetka procesa i nepodesan algoritam zamenjivanja podataka u keš memriji. Na osnovu sprovedene analize postojećih spekulativnih CMP sistema, sa ciljem postizanja što boljeg odnosa cene i performansi i eliminaciji primetnih neefikasnosti, u ovoj disertaciji je definisano predloženo rešenje CMP procesora sa jednostavnijom TLS podrškom, gde se komunikacija između spekulativnih procesa obavlja i na registarskom i na memorijskom nivou.