TimeQuest Timing Analyzer report for Armario
Sat Nov 25 00:33:38 2017
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clock'
 12. Slow Model Setup: 'Integrador:Integrador2|estado.aberto_s'
 13. Slow Model Setup: 'Integrador:Integrador4|estado.aberto_s'
 14. Slow Model Setup: 'Integrador:Integrador1|estado.aberto_s'
 15. Slow Model Setup: 'Integrador:Integrador3|estado.aberto_s'
 16. Slow Model Hold: 'clock'
 17. Slow Model Hold: 'Integrador:Integrador3|estado.aberto_s'
 18. Slow Model Hold: 'Integrador:Integrador1|estado.aberto_s'
 19. Slow Model Hold: 'Integrador:Integrador4|estado.aberto_s'
 20. Slow Model Hold: 'Integrador:Integrador2|estado.aberto_s'
 21. Slow Model Recovery: 'Integrador:Integrador4|estado.aberto_s'
 22. Slow Model Recovery: 'Integrador:Integrador2|estado.aberto_s'
 23. Slow Model Recovery: 'fechar'
 24. Slow Model Recovery: 'Integrador:Integrador3|estado.aberto_s'
 25. Slow Model Recovery: 'Integrador:Integrador1|estado.aberto_s'
 26. Slow Model Removal: 'Integrador:Integrador1|estado.aberto_s'
 27. Slow Model Removal: 'Integrador:Integrador3|estado.aberto_s'
 28. Slow Model Removal: 'fechar'
 29. Slow Model Removal: 'Integrador:Integrador2|estado.aberto_s'
 30. Slow Model Removal: 'Integrador:Integrador4|estado.aberto_s'
 31. Slow Model Minimum Pulse Width: 'clock'
 32. Slow Model Minimum Pulse Width: 'fechar'
 33. Slow Model Minimum Pulse Width: 'ok'
 34. Slow Model Minimum Pulse Width: 'Integrador:Integrador1|estado.aberto_s'
 35. Slow Model Minimum Pulse Width: 'Integrador:Integrador2|estado.aberto_s'
 36. Slow Model Minimum Pulse Width: 'Integrador:Integrador3|estado.aberto_s'
 37. Slow Model Minimum Pulse Width: 'Integrador:Integrador4|estado.aberto_s'
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Propagation Delay
 43. Minimum Propagation Delay
 44. Fast Model Setup Summary
 45. Fast Model Hold Summary
 46. Fast Model Recovery Summary
 47. Fast Model Removal Summary
 48. Fast Model Minimum Pulse Width Summary
 49. Fast Model Setup: 'clock'
 50. Fast Model Setup: 'Integrador:Integrador2|estado.aberto_s'
 51. Fast Model Setup: 'Integrador:Integrador4|estado.aberto_s'
 52. Fast Model Setup: 'Integrador:Integrador1|estado.aberto_s'
 53. Fast Model Setup: 'Integrador:Integrador3|estado.aberto_s'
 54. Fast Model Hold: 'clock'
 55. Fast Model Hold: 'Integrador:Integrador3|estado.aberto_s'
 56. Fast Model Hold: 'Integrador:Integrador1|estado.aberto_s'
 57. Fast Model Hold: 'Integrador:Integrador4|estado.aberto_s'
 58. Fast Model Hold: 'Integrador:Integrador2|estado.aberto_s'
 59. Fast Model Recovery: 'Integrador:Integrador4|estado.aberto_s'
 60. Fast Model Recovery: 'fechar'
 61. Fast Model Recovery: 'Integrador:Integrador2|estado.aberto_s'
 62. Fast Model Recovery: 'Integrador:Integrador3|estado.aberto_s'
 63. Fast Model Recovery: 'Integrador:Integrador1|estado.aberto_s'
 64. Fast Model Removal: 'Integrador:Integrador1|estado.aberto_s'
 65. Fast Model Removal: 'Integrador:Integrador3|estado.aberto_s'
 66. Fast Model Removal: 'Integrador:Integrador2|estado.aberto_s'
 67. Fast Model Removal: 'Integrador:Integrador4|estado.aberto_s'
 68. Fast Model Removal: 'fechar'
 69. Fast Model Minimum Pulse Width: 'clock'
 70. Fast Model Minimum Pulse Width: 'fechar'
 71. Fast Model Minimum Pulse Width: 'ok'
 72. Fast Model Minimum Pulse Width: 'Integrador:Integrador1|estado.aberto_s'
 73. Fast Model Minimum Pulse Width: 'Integrador:Integrador2|estado.aberto_s'
 74. Fast Model Minimum Pulse Width: 'Integrador:Integrador3|estado.aberto_s'
 75. Fast Model Minimum Pulse Width: 'Integrador:Integrador4|estado.aberto_s'
 76. Setup Times
 77. Hold Times
 78. Clock to Output Times
 79. Minimum Clock to Output Times
 80. Propagation Delay
 81. Minimum Propagation Delay
 82. Multicorner Timing Analysis Summary
 83. Setup Times
 84. Hold Times
 85. Clock to Output Times
 86. Minimum Clock to Output Times
 87. Progagation Delay
 88. Minimum Progagation Delay
 89. Setup Transfers
 90. Hold Transfers
 91. Recovery Transfers
 92. Removal Transfers
 93. Report TCCS
 94. Report RSKM
 95. Unconstrained Paths
 96. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name      ; Armario                                            ;
; Device Family      ; Cyclone II                                         ;
; Device Name        ; EP2C35F672C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Unavailable                                        ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                         ;
+----------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------+
; Clock Name                             ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                    ;
+----------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------+
; clock                                  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock }                                  ;
; fechar                                 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { fechar }                                 ;
; Integrador:Integrador1|estado.aberto_s ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Integrador:Integrador1|estado.aberto_s } ;
; Integrador:Integrador2|estado.aberto_s ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Integrador:Integrador2|estado.aberto_s } ;
; Integrador:Integrador3|estado.aberto_s ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Integrador:Integrador3|estado.aberto_s } ;
; Integrador:Integrador4|estado.aberto_s ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Integrador:Integrador4|estado.aberto_s } ;
; ok                                     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ok }                                     ;
+----------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                   ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 495.29 MHz ; 420.17 MHz      ; clock      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------------+
; Slow Model Setup Summary                                        ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; clock                                  ; -3.692 ; -19.897       ;
; Integrador:Integrador2|estado.aberto_s ; 0.269  ; 0.000         ;
; Integrador:Integrador4|estado.aberto_s ; 0.407  ; 0.000         ;
; Integrador:Integrador1|estado.aberto_s ; 1.133  ; 0.000         ;
; Integrador:Integrador3|estado.aberto_s ; 1.448  ; 0.000         ;
+----------------------------------------+--------+---------------+


+-----------------------------------------------------------------+
; Slow Model Hold Summary                                         ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; clock                                  ; -2.493 ; -15.918       ;
; Integrador:Integrador3|estado.aberto_s ; -1.095 ; -3.626        ;
; Integrador:Integrador1|estado.aberto_s ; -0.802 ; -2.311        ;
; Integrador:Integrador4|estado.aberto_s ; 0.030  ; 0.000         ;
; Integrador:Integrador2|estado.aberto_s ; 0.285  ; 0.000         ;
+----------------------------------------+--------+---------------+


+-----------------------------------------------------------------+
; Slow Model Recovery Summary                                     ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; Integrador:Integrador4|estado.aberto_s ; -0.790 ; -3.160        ;
; Integrador:Integrador2|estado.aberto_s ; -0.645 ; -2.580        ;
; fechar                                 ; -0.334 ; -0.957        ;
; Integrador:Integrador3|estado.aberto_s ; 0.466  ; 0.000         ;
; Integrador:Integrador1|estado.aberto_s ; 0.813  ; 0.000         ;
+----------------------------------------+--------+---------------+


+-----------------------------------------------------------------+
; Slow Model Removal Summary                                      ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; Integrador:Integrador1|estado.aberto_s ; -0.346 ; -1.384        ;
; Integrador:Integrador3|estado.aberto_s ; -0.094 ; -0.376        ;
; fechar                                 ; 0.775  ; 0.000         ;
; Integrador:Integrador2|estado.aberto_s ; 1.016  ; 0.000         ;
; Integrador:Integrador4|estado.aberto_s ; 1.282  ; 0.000         ;
+----------------------------------------+--------+---------------+


+-----------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                          ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; clock                                  ; -1.380 ; -9.380        ;
; fechar                                 ; -1.380 ; -5.380        ;
; ok                                     ; -1.222 ; -9.222        ;
; Integrador:Integrador1|estado.aberto_s ; -0.500 ; -4.000        ;
; Integrador:Integrador2|estado.aberto_s ; -0.500 ; -4.000        ;
; Integrador:Integrador3|estado.aberto_s ; -0.500 ; -4.000        ;
; Integrador:Integrador4|estado.aberto_s ; -0.500 ; -4.000        ;
+----------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock'                                                                                                                                                                                              ;
+--------+----------------------------------------------------------------------+----------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                            ; To Node                                ; Launch Clock                           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------+----------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; -3.692 ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador3|estado.aberto   ; Integrador:Integrador3|estado.aberto_s ; clock       ; 0.500        ; -2.010     ; 2.218      ;
; -3.578 ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador3|estado.aberto   ; Integrador:Integrador3|estado.aberto_s ; clock       ; 0.500        ; -2.010     ; 2.104      ;
; -3.566 ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador3|estado.aberto   ; Integrador:Integrador3|estado.aberto_s ; clock       ; 0.500        ; -2.010     ; 2.092      ;
; -3.452 ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador3|estado.aberto   ; Integrador:Integrador3|estado.aberto_s ; clock       ; 0.500        ; -2.010     ; 1.978      ;
; -3.325 ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador1|estado.aberto   ; Integrador:Integrador1|estado.aberto_s ; clock       ; 0.500        ; -1.992     ; 1.869      ;
; -3.188 ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador1|estado.aberto   ; Integrador:Integrador1|estado.aberto_s ; clock       ; 0.500        ; -1.992     ; 1.732      ;
; -3.053 ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador1|estado.aberto   ; Integrador:Integrador1|estado.aberto_s ; clock       ; 0.500        ; -1.992     ; 1.597      ;
; -2.916 ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador1|estado.aberto   ; Integrador:Integrador1|estado.aberto_s ; clock       ; 0.500        ; -1.992     ; 1.460      ;
; -2.765 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS                                     ; Integrador:Integrador2|estado.aberto   ; ok                                     ; clock       ; 0.500        ; -0.022     ; 3.279      ;
; -2.691 ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador2|estado.aberto   ; Integrador:Integrador2|estado.aberto_s ; clock       ; 0.500        ; -0.673     ; 2.554      ;
; -2.622 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS                                     ; Integrador:Integrador3|estado.aberto   ; ok                                     ; clock       ; 0.500        ; -0.030     ; 3.128      ;
; -2.556 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS                                     ; Integrador:Integrador2|estado.aberto   ; ok                                     ; clock       ; 0.500        ; -0.022     ; 3.070      ;
; -2.429 ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador4|estado.aberto   ; Integrador:Integrador4|estado.aberto_s ; clock       ; 0.500        ; -0.540     ; 2.425      ;
; -2.376 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS                                     ; Integrador:Integrador1|estado.aberto   ; ok                                     ; clock       ; 0.500        ; -0.039     ; 2.873      ;
; -2.332 ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador4|estado.aberto   ; Integrador:Integrador4|estado.aberto_s ; clock       ; 0.500        ; -0.540     ; 2.328      ;
; -2.293 ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador4|estado.aberto   ; Integrador:Integrador4|estado.aberto_s ; clock       ; 0.500        ; -0.540     ; 2.289      ;
; -2.288 ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador2|estado.aberto   ; Integrador:Integrador2|estado.aberto_s ; clock       ; 0.500        ; -0.673     ; 2.151      ;
; -2.287 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS                                     ; Integrador:Integrador2|estado.aberto   ; ok                                     ; clock       ; 0.500        ; -0.022     ; 2.801      ;
; -2.236 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS                                     ; Integrador:Integrador3|estado.aberto   ; ok                                     ; clock       ; 0.500        ; -0.030     ; 2.742      ;
; -2.218 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS                                     ; Integrador:Integrador4|estado.aberto   ; ok                                     ; clock       ; 0.500        ; -0.030     ; 2.724      ;
; -2.206 ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador4|estado.aberto   ; Integrador:Integrador4|estado.aberto_s ; clock       ; 0.500        ; -0.540     ; 2.202      ;
; -2.194 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS                                     ; Integrador:Integrador4|estado.aberto   ; ok                                     ; clock       ; 0.500        ; -0.030     ; 2.700      ;
; -2.188 ; Integrador:Integrador1|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador1|estado.aberto   ; fechar                                 ; clock       ; 0.500        ; -0.901     ; 1.823      ;
; -2.170 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS                                     ; Integrador:Integrador3|estado.aberto   ; ok                                     ; clock       ; 0.500        ; -0.030     ; 2.676      ;
; -2.159 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS                                     ; Integrador:Integrador4|estado.aberto   ; ok                                     ; clock       ; 0.500        ; -0.030     ; 2.665      ;
; -2.151 ; Integrador:Integrador1|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador1|estado.aberto_s ; fechar                                 ; clock       ; 0.500        ; -0.901     ; 1.786      ;
; -2.130 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS                                     ; Integrador:Integrador2|estado.aberto   ; ok                                     ; clock       ; 0.500        ; -0.022     ; 2.644      ;
; -2.126 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS                                     ; Integrador:Integrador1|estado.aberto   ; ok                                     ; clock       ; 0.500        ; -0.039     ; 2.623      ;
; -2.118 ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador2|estado.aberto   ; Integrador:Integrador2|estado.aberto_s ; clock       ; 0.500        ; -0.673     ; 1.981      ;
; -2.110 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS                                     ; Integrador:Integrador1|estado.aberto   ; ok                                     ; clock       ; 0.500        ; -0.039     ; 2.607      ;
; -2.091 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS                                     ; Integrador:Integrador4|estado.aberto   ; ok                                     ; clock       ; 0.500        ; -0.030     ; 2.597      ;
; -2.067 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS                                     ; Integrador:Integrador3|estado.aberto   ; ok                                     ; clock       ; 0.500        ; -0.030     ; 2.573      ;
; -2.049 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS                                     ; Integrador:Integrador1|estado.aberto   ; ok                                     ; clock       ; 0.500        ; -0.039     ; 2.546      ;
; -1.988 ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador2|estado.aberto   ; Integrador:Integrador2|estado.aberto_s ; clock       ; 0.500        ; -0.673     ; 1.851      ;
; -1.970 ; Integrador:Integrador3|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador3|estado.aberto_s ; fechar                                 ; clock       ; 0.500        ; -0.616     ; 1.890      ;
; -1.919 ; Integrador:Integrador2|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador2|estado.aberto   ; fechar                                 ; clock       ; 0.500        ; -0.584     ; 1.871      ;
; -1.836 ; Integrador:Integrador2|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador2|estado.aberto_s ; fechar                                 ; clock       ; 0.500        ; -0.584     ; 1.788      ;
; -1.817 ; Integrador:Integrador3|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador3|estado.aberto   ; fechar                                 ; clock       ; 0.500        ; -0.616     ; 1.737      ;
; -1.729 ; Reg4Bits:regButtons1|FF_D:FF_B3|QS                                   ; Integrador:Integrador4|estado.aberto_s ; ok                                     ; clock       ; 0.500        ; 0.285      ; 2.550      ;
; -1.620 ; Reg4Bits:regButtons1|FF_D:FF_B1|QS                                   ; Integrador:Integrador2|estado.aberto_s ; ok                                     ; clock       ; 0.500        ; -0.008     ; 2.148      ;
; -1.559 ; Integrador:Integrador4|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador4|estado.aberto   ; fechar                                 ; clock       ; 0.500        ; -0.485     ; 1.610      ;
; -1.535 ; Reg4Bits:regButtons1|FF_D:FF_B2|QS                                   ; Integrador:Integrador3|estado.aberto_s ; ok                                     ; clock       ; 0.500        ; 0.270      ; 2.341      ;
; -1.454 ; Integrador:Integrador4|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador4|estado.aberto_s ; fechar                                 ; clock       ; 0.500        ; -0.485     ; 1.505      ;
; -1.443 ; Reg4Bits:regButtons1|FF_D:FF_B0|QS                                   ; Integrador:Integrador1|estado.aberto_s ; ok                                     ; clock       ; 0.500        ; 0.276      ; 2.255      ;
; -1.101 ; Reg4Bits:regButtons1|FF_D:FF_B0|QS                                   ; Integrador:Integrador1|estado.aberto   ; ok                                     ; clock       ; 0.500        ; 0.276      ; 1.913      ;
; -1.019 ; Integrador:Integrador2|estado.aberto                                 ; Integrador:Integrador2|estado.aberto_s ; clock                                  ; clock       ; 1.000        ; 0.000      ; 2.055      ;
; -1.007 ; Integrador:Integrador4|estado.aberto                                 ; Integrador:Integrador4|estado.aberto_s ; clock                                  ; clock       ; 1.000        ; 0.000      ; 2.043      ;
; -0.933 ; Integrador:Integrador3|estado.aberto                                 ; Integrador:Integrador3|estado.aberto_s ; clock                                  ; clock       ; 1.000        ; 0.000      ; 1.969      ;
; -0.910 ; Reg4Bits:regButtons1|FF_D:FF_B3|QS                                   ; Integrador:Integrador4|estado.aberto   ; ok                                     ; clock       ; 0.500        ; 0.285      ; 1.731      ;
; -0.839 ; Integrador:Integrador3|estado.aberto                                 ; Integrador:Integrador3|estado.aberto   ; clock                                  ; clock       ; 1.000        ; 0.000      ; 1.875      ;
; -0.826 ; Integrador:Integrador4|estado.aberto                                 ; Integrador:Integrador4|estado.aberto   ; clock                                  ; clock       ; 1.000        ; 0.000      ; 1.862      ;
; -0.813 ; Integrador:Integrador2|estado.aberto                                 ; Integrador:Integrador2|estado.aberto   ; clock                                  ; clock       ; 1.000        ; 0.000      ; 1.849      ;
; -0.790 ; Reg4Bits:regButtons1|FF_D:FF_B1|QS                                   ; Integrador:Integrador2|estado.aberto   ; ok                                     ; clock       ; 0.500        ; -0.008     ; 1.318      ;
; -0.746 ; Integrador:Integrador1|estado.aberto                                 ; Integrador:Integrador1|estado.aberto_s ; clock                                  ; clock       ; 1.000        ; 0.000      ; 1.782      ;
; -0.660 ; Reg4Bits:regButtons1|FF_D:FF_B2|QS                                   ; Integrador:Integrador3|estado.aberto   ; ok                                     ; clock       ; 0.500        ; 0.270      ; 1.466      ;
; -0.437 ; Integrador:Integrador1|estado.aberto                                 ; Integrador:Integrador1|estado.aberto   ; clock                                  ; clock       ; 1.000        ; 0.000      ; 1.473      ;
; -0.233 ; fechar                                                               ; Integrador:Integrador3|estado.aberto_s ; fechar                                 ; clock       ; 0.500        ; 2.626      ; 3.395      ;
; -0.213 ; fechar                                                               ; Integrador:Integrador1|estado.aberto_s ; fechar                                 ; clock       ; 0.500        ; 2.617      ; 3.366      ;
; -0.125 ; ok                                                                   ; Integrador:Integrador1|estado.aberto   ; ok                                     ; clock       ; 0.500        ; 2.617      ; 3.278      ;
; -0.062 ; ok                                                                   ; Integrador:Integrador3|estado.aberto_s ; ok                                     ; clock       ; 0.500        ; 2.626      ; 3.224      ;
; -0.050 ; ok                                                                   ; Integrador:Integrador3|estado.aberto   ; ok                                     ; clock       ; 0.500        ; 2.626      ; 3.212      ;
; -0.021 ; ok                                                                   ; Integrador:Integrador1|estado.aberto_s ; ok                                     ; clock       ; 0.500        ; 2.617      ; 3.174      ;
; 0.009  ; ok                                                                   ; Integrador:Integrador4|estado.aberto   ; ok                                     ; clock       ; 0.500        ; 2.626      ; 3.153      ;
; 0.028  ; fechar                                                               ; Integrador:Integrador2|estado.aberto_s ; fechar                                 ; clock       ; 0.500        ; 2.634      ; 3.142      ;
; 0.031  ; ok                                                                   ; Integrador:Integrador4|estado.aberto_s ; ok                                     ; clock       ; 0.500        ; 2.626      ; 3.131      ;
; 0.038  ; ok                                                                   ; Integrador:Integrador2|estado.aberto   ; ok                                     ; clock       ; 0.500        ; 2.634      ; 3.132      ;
; 0.038  ; ok                                                                   ; Integrador:Integrador2|estado.aberto_s ; ok                                     ; clock       ; 0.500        ; 2.634      ; 3.132      ;
; 0.064  ; fechar                                                               ; Integrador:Integrador4|estado.aberto_s ; fechar                                 ; clock       ; 0.500        ; 2.626      ; 3.098      ;
; 0.267  ; fechar                                                               ; Integrador:Integrador3|estado.aberto_s ; fechar                                 ; clock       ; 1.000        ; 2.626      ; 3.395      ;
; 0.287  ; fechar                                                               ; Integrador:Integrador1|estado.aberto_s ; fechar                                 ; clock       ; 1.000        ; 2.617      ; 3.366      ;
; 0.375  ; ok                                                                   ; Integrador:Integrador1|estado.aberto   ; ok                                     ; clock       ; 1.000        ; 2.617      ; 3.278      ;
; 0.438  ; ok                                                                   ; Integrador:Integrador3|estado.aberto_s ; ok                                     ; clock       ; 1.000        ; 2.626      ; 3.224      ;
; 0.450  ; ok                                                                   ; Integrador:Integrador3|estado.aberto   ; ok                                     ; clock       ; 1.000        ; 2.626      ; 3.212      ;
; 0.479  ; ok                                                                   ; Integrador:Integrador1|estado.aberto_s ; ok                                     ; clock       ; 1.000        ; 2.617      ; 3.174      ;
; 0.509  ; ok                                                                   ; Integrador:Integrador4|estado.aberto   ; ok                                     ; clock       ; 1.000        ; 2.626      ; 3.153      ;
; 0.528  ; fechar                                                               ; Integrador:Integrador2|estado.aberto_s ; fechar                                 ; clock       ; 1.000        ; 2.634      ; 3.142      ;
; 0.531  ; ok                                                                   ; Integrador:Integrador4|estado.aberto_s ; ok                                     ; clock       ; 1.000        ; 2.626      ; 3.131      ;
; 0.538  ; ok                                                                   ; Integrador:Integrador2|estado.aberto_s ; ok                                     ; clock       ; 1.000        ; 2.634      ; 3.132      ;
; 0.538  ; ok                                                                   ; Integrador:Integrador2|estado.aberto   ; ok                                     ; clock       ; 1.000        ; 2.634      ; 3.132      ;
; 0.564  ; fechar                                                               ; Integrador:Integrador4|estado.aberto_s ; fechar                                 ; clock       ; 1.000        ; 2.626      ; 3.098      ;
; 0.714  ; Integrador:Integrador1|estado.aberto_s                               ; Integrador:Integrador1|estado.aberto   ; Integrador:Integrador1|estado.aberto_s ; clock       ; 0.500        ; 2.617      ; 2.689      ;
; 0.723  ; Integrador:Integrador1|estado.aberto_s                               ; Integrador:Integrador1|estado.aberto_s ; Integrador:Integrador1|estado.aberto_s ; clock       ; 0.500        ; 2.617      ; 2.680      ;
; 1.214  ; Integrador:Integrador1|estado.aberto_s                               ; Integrador:Integrador1|estado.aberto   ; Integrador:Integrador1|estado.aberto_s ; clock       ; 1.000        ; 2.617      ; 2.689      ;
; 1.220  ; Integrador:Integrador2|estado.aberto_s                               ; Integrador:Integrador2|estado.aberto_s ; Integrador:Integrador2|estado.aberto_s ; clock       ; 0.500        ; 2.634      ; 2.200      ;
; 1.223  ; Integrador:Integrador1|estado.aberto_s                               ; Integrador:Integrador1|estado.aberto_s ; Integrador:Integrador1|estado.aberto_s ; clock       ; 1.000        ; 2.617      ; 2.680      ;
; 1.319  ; Integrador:Integrador4|estado.aberto_s                               ; Integrador:Integrador4|estado.aberto_s ; Integrador:Integrador4|estado.aberto_s ; clock       ; 0.500        ; 2.626      ; 2.093      ;
; 1.504  ; Integrador:Integrador2|estado.aberto_s                               ; Integrador:Integrador2|estado.aberto   ; Integrador:Integrador2|estado.aberto_s ; clock       ; 0.500        ; 2.634      ; 1.916      ;
; 1.531  ; Integrador:Integrador3|estado.aberto_s                               ; Integrador:Integrador3|estado.aberto   ; Integrador:Integrador3|estado.aberto_s ; clock       ; 0.500        ; 2.626      ; 1.881      ;
; 1.637  ; Integrador:Integrador3|estado.aberto_s                               ; Integrador:Integrador3|estado.aberto_s ; Integrador:Integrador3|estado.aberto_s ; clock       ; 0.500        ; 2.626      ; 1.775      ;
; 1.720  ; Integrador:Integrador2|estado.aberto_s                               ; Integrador:Integrador2|estado.aberto_s ; Integrador:Integrador2|estado.aberto_s ; clock       ; 1.000        ; 2.634      ; 2.200      ;
; 1.819  ; Integrador:Integrador4|estado.aberto_s                               ; Integrador:Integrador4|estado.aberto_s ; Integrador:Integrador4|estado.aberto_s ; clock       ; 1.000        ; 2.626      ; 2.093      ;
; 1.940  ; Integrador:Integrador4|estado.aberto_s                               ; Integrador:Integrador4|estado.aberto   ; Integrador:Integrador4|estado.aberto_s ; clock       ; 0.500        ; 2.626      ; 1.472      ;
; 2.004  ; Integrador:Integrador2|estado.aberto_s                               ; Integrador:Integrador2|estado.aberto   ; Integrador:Integrador2|estado.aberto_s ; clock       ; 1.000        ; 2.634      ; 1.916      ;
; 2.031  ; Integrador:Integrador3|estado.aberto_s                               ; Integrador:Integrador3|estado.aberto   ; Integrador:Integrador3|estado.aberto_s ; clock       ; 1.000        ; 2.626      ; 1.881      ;
; 2.137  ; Integrador:Integrador3|estado.aberto_s                               ; Integrador:Integrador3|estado.aberto_s ; Integrador:Integrador3|estado.aberto_s ; clock       ; 1.000        ; 2.626      ; 1.775      ;
; 2.440  ; Integrador:Integrador4|estado.aberto_s                               ; Integrador:Integrador4|estado.aberto   ; Integrador:Integrador4|estado.aberto_s ; clock       ; 1.000        ; 2.626      ; 1.472      ;
+--------+----------------------------------------------------------------------+----------------------------------------+----------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Integrador:Integrador2|estado.aberto_s'                                                                                                                                                       ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 0.269 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; 1.000        ; 0.651      ; 1.418      ;
; 0.286 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; 1.000        ; 0.651      ; 1.401      ;
; 0.420 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; 1.000        ; 0.651      ; 1.267      ;
; 0.485 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; 1.000        ; 0.651      ; 1.202      ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Integrador:Integrador4|estado.aberto_s'                                                                                                                                                       ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 0.407 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; 1.000        ; 0.510      ; 1.139      ;
; 0.594 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; 1.000        ; 0.510      ; 0.952      ;
; 0.735 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; 1.000        ; 0.510      ; 0.811      ;
; 0.740 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; 1.000        ; 0.510      ; 0.806      ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Integrador:Integrador1|estado.aberto_s'                                                                                                                                                       ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 1.133 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; 1.000        ; 1.953      ; 1.856      ;
; 1.332 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; 1.000        ; 1.953      ; 1.657      ;
; 1.354 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; 1.000        ; 1.953      ; 1.635      ;
; 1.572 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; 1.000        ; 1.953      ; 1.417      ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Integrador:Integrador3|estado.aberto_s'                                                                                                                                                       ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 1.448 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; 1.000        ; 1.980      ; 1.568      ;
; 1.615 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; 1.000        ; 1.980      ; 1.401      ;
; 1.778 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; 1.000        ; 1.980      ; 1.238      ;
; 1.865 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; 1.000        ; 1.980      ; 1.151      ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock'                                                                                                                                                                                               ;
+--------+----------------------------------------------------------------------+----------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                            ; To Node                                ; Launch Clock                           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------+----------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; -2.493 ; Integrador:Integrador2|estado.aberto_s                               ; Integrador:Integrador2|estado.aberto_s ; Integrador:Integrador2|estado.aberto_s ; clock       ; 0.000        ; 2.634      ; 0.657      ;
; -2.485 ; Integrador:Integrador3|estado.aberto_s                               ; Integrador:Integrador3|estado.aberto_s ; Integrador:Integrador3|estado.aberto_s ; clock       ; 0.000        ; 2.626      ; 0.657      ;
; -2.485 ; Integrador:Integrador4|estado.aberto_s                               ; Integrador:Integrador4|estado.aberto_s ; Integrador:Integrador4|estado.aberto_s ; clock       ; 0.000        ; 2.626      ; 0.657      ;
; -2.476 ; Integrador:Integrador1|estado.aberto_s                               ; Integrador:Integrador1|estado.aberto_s ; Integrador:Integrador1|estado.aberto_s ; clock       ; 0.000        ; 2.617      ; 0.657      ;
; -1.993 ; Integrador:Integrador2|estado.aberto_s                               ; Integrador:Integrador2|estado.aberto_s ; Integrador:Integrador2|estado.aberto_s ; clock       ; -0.500       ; 2.634      ; 0.657      ;
; -1.985 ; Integrador:Integrador3|estado.aberto_s                               ; Integrador:Integrador3|estado.aberto_s ; Integrador:Integrador3|estado.aberto_s ; clock       ; -0.500       ; 2.626      ; 0.657      ;
; -1.985 ; Integrador:Integrador4|estado.aberto_s                               ; Integrador:Integrador4|estado.aberto_s ; Integrador:Integrador4|estado.aberto_s ; clock       ; -0.500       ; 2.626      ; 0.657      ;
; -1.976 ; Integrador:Integrador1|estado.aberto_s                               ; Integrador:Integrador1|estado.aberto_s ; Integrador:Integrador1|estado.aberto_s ; clock       ; -0.500       ; 2.617      ; 0.657      ;
; -1.814 ; Integrador:Integrador1|estado.aberto_s                               ; Integrador:Integrador1|estado.aberto   ; Integrador:Integrador1|estado.aberto_s ; clock       ; 0.000        ; 2.617      ; 1.319      ;
; -1.670 ; Integrador:Integrador4|estado.aberto_s                               ; Integrador:Integrador4|estado.aberto   ; Integrador:Integrador4|estado.aberto_s ; clock       ; 0.000        ; 2.626      ; 1.472      ;
; -1.314 ; Integrador:Integrador1|estado.aberto_s                               ; Integrador:Integrador1|estado.aberto   ; Integrador:Integrador1|estado.aberto_s ; clock       ; -0.500       ; 2.617      ; 1.319      ;
; -1.261 ; Integrador:Integrador3|estado.aberto_s                               ; Integrador:Integrador3|estado.aberto   ; Integrador:Integrador3|estado.aberto_s ; clock       ; 0.000        ; 2.626      ; 1.881      ;
; -1.234 ; Integrador:Integrador2|estado.aberto_s                               ; Integrador:Integrador2|estado.aberto   ; Integrador:Integrador2|estado.aberto_s ; clock       ; 0.000        ; 2.634      ; 1.916      ;
; -1.170 ; Integrador:Integrador4|estado.aberto_s                               ; Integrador:Integrador4|estado.aberto   ; Integrador:Integrador4|estado.aberto_s ; clock       ; -0.500       ; 2.626      ; 1.472      ;
; -0.761 ; Integrador:Integrador3|estado.aberto_s                               ; Integrador:Integrador3|estado.aberto   ; Integrador:Integrador3|estado.aberto_s ; clock       ; -0.500       ; 2.626      ; 1.881      ;
; -0.734 ; Integrador:Integrador2|estado.aberto_s                               ; Integrador:Integrador2|estado.aberto   ; Integrador:Integrador2|estado.aberto_s ; clock       ; -0.500       ; 2.634      ; 1.916      ;
; 0.206  ; fechar                                                               ; Integrador:Integrador4|estado.aberto_s ; fechar                                 ; clock       ; 0.000        ; 2.626      ; 3.098      ;
; 0.232  ; ok                                                                   ; Integrador:Integrador2|estado.aberto_s ; ok                                     ; clock       ; 0.000        ; 2.634      ; 3.132      ;
; 0.232  ; ok                                                                   ; Integrador:Integrador2|estado.aberto   ; ok                                     ; clock       ; 0.000        ; 2.634      ; 3.132      ;
; 0.239  ; ok                                                                   ; Integrador:Integrador4|estado.aberto_s ; ok                                     ; clock       ; 0.000        ; 2.626      ; 3.131      ;
; 0.242  ; fechar                                                               ; Integrador:Integrador2|estado.aberto_s ; fechar                                 ; clock       ; 0.000        ; 2.634      ; 3.142      ;
; 0.261  ; ok                                                                   ; Integrador:Integrador4|estado.aberto   ; ok                                     ; clock       ; 0.000        ; 2.626      ; 3.153      ;
; 0.291  ; ok                                                                   ; Integrador:Integrador1|estado.aberto_s ; ok                                     ; clock       ; 0.000        ; 2.617      ; 3.174      ;
; 0.320  ; ok                                                                   ; Integrador:Integrador3|estado.aberto   ; ok                                     ; clock       ; 0.000        ; 2.626      ; 3.212      ;
; 0.332  ; ok                                                                   ; Integrador:Integrador3|estado.aberto_s ; ok                                     ; clock       ; 0.000        ; 2.626      ; 3.224      ;
; 0.391  ; Integrador:Integrador1|estado.aberto                                 ; Integrador:Integrador1|estado.aberto   ; clock                                  ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; Integrador:Integrador2|estado.aberto                                 ; Integrador:Integrador2|estado.aberto   ; clock                                  ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; Integrador:Integrador3|estado.aberto                                 ; Integrador:Integrador3|estado.aberto   ; clock                                  ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; Integrador:Integrador4|estado.aberto                                 ; Integrador:Integrador4|estado.aberto   ; clock                                  ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.395  ; ok                                                                   ; Integrador:Integrador1|estado.aberto   ; ok                                     ; clock       ; 0.000        ; 2.617      ; 3.278      ;
; 0.483  ; fechar                                                               ; Integrador:Integrador1|estado.aberto_s ; fechar                                 ; clock       ; 0.000        ; 2.617      ; 3.366      ;
; 0.503  ; fechar                                                               ; Integrador:Integrador3|estado.aberto_s ; fechar                                 ; clock       ; 0.000        ; 2.626      ; 3.395      ;
; 0.706  ; fechar                                                               ; Integrador:Integrador4|estado.aberto_s ; fechar                                 ; clock       ; -0.500       ; 2.626      ; 3.098      ;
; 0.732  ; ok                                                                   ; Integrador:Integrador2|estado.aberto_s ; ok                                     ; clock       ; -0.500       ; 2.634      ; 3.132      ;
; 0.732  ; ok                                                                   ; Integrador:Integrador2|estado.aberto   ; ok                                     ; clock       ; -0.500       ; 2.634      ; 3.132      ;
; 0.739  ; ok                                                                   ; Integrador:Integrador4|estado.aberto_s ; ok                                     ; clock       ; -0.500       ; 2.626      ; 3.131      ;
; 0.742  ; fechar                                                               ; Integrador:Integrador2|estado.aberto_s ; fechar                                 ; clock       ; -0.500       ; 2.634      ; 3.142      ;
; 0.761  ; ok                                                                   ; Integrador:Integrador4|estado.aberto   ; ok                                     ; clock       ; -0.500       ; 2.626      ; 3.153      ;
; 0.791  ; ok                                                                   ; Integrador:Integrador1|estado.aberto_s ; ok                                     ; clock       ; -0.500       ; 2.617      ; 3.174      ;
; 0.820  ; ok                                                                   ; Integrador:Integrador3|estado.aberto   ; ok                                     ; clock       ; -0.500       ; 2.626      ; 3.212      ;
; 0.832  ; ok                                                                   ; Integrador:Integrador3|estado.aberto_s ; ok                                     ; clock       ; -0.500       ; 2.626      ; 3.224      ;
; 0.895  ; ok                                                                   ; Integrador:Integrador1|estado.aberto   ; ok                                     ; clock       ; -0.500       ; 2.617      ; 3.278      ;
; 0.983  ; fechar                                                               ; Integrador:Integrador1|estado.aberto_s ; fechar                                 ; clock       ; -0.500       ; 2.617      ; 3.366      ;
; 1.003  ; fechar                                                               ; Integrador:Integrador3|estado.aberto_s ; fechar                                 ; clock       ; -0.500       ; 2.626      ; 3.395      ;
; 1.280  ; Reg4Bits:regButtons1|FF_D:FF_B1|QS                                   ; Integrador:Integrador2|estado.aberto_s ; ok                                     ; clock       ; -0.500       ; -0.008     ; 1.038      ;
; 1.430  ; Reg4Bits:regButtons1|FF_D:FF_B2|QS                                   ; Integrador:Integrador3|estado.aberto   ; ok                                     ; clock       ; -0.500       ; 0.270      ; 1.466      ;
; 1.476  ; Reg4Bits:regButtons1|FF_D:FF_B0|QS                                   ; Integrador:Integrador1|estado.aberto_s ; ok                                     ; clock       ; -0.500       ; 0.276      ; 1.518      ;
; 1.516  ; Integrador:Integrador1|estado.aberto                                 ; Integrador:Integrador1|estado.aberto_s ; clock                                  ; clock       ; 0.000        ; 0.000      ; 1.782      ;
; 1.560  ; Reg4Bits:regButtons1|FF_D:FF_B1|QS                                   ; Integrador:Integrador2|estado.aberto   ; ok                                     ; clock       ; -0.500       ; -0.008     ; 1.318      ;
; 1.680  ; Reg4Bits:regButtons1|FF_D:FF_B3|QS                                   ; Integrador:Integrador4|estado.aberto   ; ok                                     ; clock       ; -0.500       ; 0.285      ; 1.731      ;
; 1.703  ; Integrador:Integrador3|estado.aberto                                 ; Integrador:Integrador3|estado.aberto_s ; clock                                  ; clock       ; 0.000        ; 0.000      ; 1.969      ;
; 1.707  ; Reg4Bits:regButtons1|FF_D:FF_B3|QS                                   ; Integrador:Integrador4|estado.aberto_s ; ok                                     ; clock       ; -0.500       ; 0.285      ; 1.758      ;
; 1.777  ; Integrador:Integrador4|estado.aberto                                 ; Integrador:Integrador4|estado.aberto_s ; clock                                  ; clock       ; 0.000        ; 0.000      ; 2.043      ;
; 1.789  ; Integrador:Integrador2|estado.aberto                                 ; Integrador:Integrador2|estado.aberto_s ; clock                                  ; clock       ; 0.000        ; 0.000      ; 2.055      ;
; 1.871  ; Reg4Bits:regButtons1|FF_D:FF_B0|QS                                   ; Integrador:Integrador1|estado.aberto   ; ok                                     ; clock       ; -0.500       ; 0.276      ; 1.913      ;
; 2.076  ; Reg4Bits:regButtons1|FF_D:FF_B2|QS                                   ; Integrador:Integrador3|estado.aberto_s ; ok                                     ; clock       ; -0.500       ; 0.270      ; 2.112      ;
; 2.116  ; Integrador:Integrador4|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador4|estado.aberto_s ; fechar                                 ; clock       ; -0.500       ; -0.485     ; 1.397      ;
; 2.329  ; Integrador:Integrador4|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador4|estado.aberto   ; fechar                                 ; clock       ; -0.500       ; -0.485     ; 1.610      ;
; 2.580  ; Integrador:Integrador2|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador2|estado.aberto_s ; fechar                                 ; clock       ; -0.500       ; -0.584     ; 1.762      ;
; 2.587  ; Integrador:Integrador3|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador3|estado.aberto   ; fechar                                 ; clock       ; -0.500       ; -0.616     ; 1.737      ;
; 2.614  ; Integrador:Integrador3|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador3|estado.aberto_s ; fechar                                 ; clock       ; -0.500       ; -0.616     ; 1.764      ;
; 2.689  ; Integrador:Integrador2|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador2|estado.aberto   ; fechar                                 ; clock       ; -0.500       ; -0.584     ; 1.871      ;
; 2.758  ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador2|estado.aberto   ; Integrador:Integrador2|estado.aberto_s ; clock       ; -0.500       ; -0.673     ; 1.851      ;
; 2.819  ; Reg4Bits:regSenha1|FF_D:FF_B0|QS                                     ; Integrador:Integrador1|estado.aberto   ; ok                                     ; clock       ; -0.500       ; -0.039     ; 2.546      ;
; 2.837  ; Reg4Bits:regSenha1|FF_D:FF_B3|QS                                     ; Integrador:Integrador3|estado.aberto   ; ok                                     ; clock       ; -0.500       ; -0.030     ; 2.573      ;
; 2.838  ; Integrador:Integrador1|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador1|estado.aberto_s ; fechar                                 ; clock       ; -0.500       ; -0.901     ; 1.703      ;
; 2.861  ; Reg4Bits:regSenha1|FF_D:FF_B1|QS                                     ; Integrador:Integrador4|estado.aberto   ; ok                                     ; clock       ; -0.500       ; -0.030     ; 2.597      ;
; 2.880  ; Reg4Bits:regSenha1|FF_D:FF_B1|QS                                     ; Integrador:Integrador1|estado.aberto   ; ok                                     ; clock       ; -0.500       ; -0.039     ; 2.607      ;
; 2.888  ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador2|estado.aberto   ; Integrador:Integrador2|estado.aberto_s ; clock       ; -0.500       ; -0.673     ; 1.981      ;
; 2.896  ; Reg4Bits:regSenha1|FF_D:FF_B2|QS                                     ; Integrador:Integrador1|estado.aberto   ; ok                                     ; clock       ; -0.500       ; -0.039     ; 2.623      ;
; 2.900  ; Reg4Bits:regSenha1|FF_D:FF_B2|QS                                     ; Integrador:Integrador2|estado.aberto   ; ok                                     ; clock       ; -0.500       ; -0.022     ; 2.644      ;
; 2.929  ; Reg4Bits:regSenha1|FF_D:FF_B0|QS                                     ; Integrador:Integrador4|estado.aberto   ; ok                                     ; clock       ; -0.500       ; -0.030     ; 2.665      ;
; 2.932  ; Integrador:Integrador1|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador1|estado.aberto   ; fechar                                 ; clock       ; -0.500       ; -0.901     ; 1.797      ;
; 2.940  ; Reg4Bits:regSenha1|FF_D:FF_B0|QS                                     ; Integrador:Integrador3|estado.aberto   ; ok                                     ; clock       ; -0.500       ; -0.030     ; 2.676      ;
; 2.964  ; Reg4Bits:regSenha1|FF_D:FF_B2|QS                                     ; Integrador:Integrador4|estado.aberto   ; ok                                     ; clock       ; -0.500       ; -0.030     ; 2.700      ;
; 2.976  ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador4|estado.aberto   ; Integrador:Integrador4|estado.aberto_s ; clock       ; -0.500       ; -0.540     ; 2.202      ;
; 2.988  ; Reg4Bits:regSenha1|FF_D:FF_B3|QS                                     ; Integrador:Integrador4|estado.aberto   ; ok                                     ; clock       ; -0.500       ; -0.030     ; 2.724      ;
; 3.006  ; Reg4Bits:regSenha1|FF_D:FF_B1|QS                                     ; Integrador:Integrador3|estado.aberto   ; ok                                     ; clock       ; -0.500       ; -0.030     ; 2.742      ;
; 3.057  ; Reg4Bits:regSenha1|FF_D:FF_B0|QS                                     ; Integrador:Integrador2|estado.aberto   ; ok                                     ; clock       ; -0.500       ; -0.022     ; 2.801      ;
; 3.058  ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador2|estado.aberto   ; Integrador:Integrador2|estado.aberto_s ; clock       ; -0.500       ; -0.673     ; 2.151      ;
; 3.063  ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador4|estado.aberto   ; Integrador:Integrador4|estado.aberto_s ; clock       ; -0.500       ; -0.540     ; 2.289      ;
; 3.102  ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador4|estado.aberto   ; Integrador:Integrador4|estado.aberto_s ; clock       ; -0.500       ; -0.540     ; 2.328      ;
; 3.146  ; Reg4Bits:regSenha1|FF_D:FF_B3|QS                                     ; Integrador:Integrador1|estado.aberto   ; ok                                     ; clock       ; -0.500       ; -0.039     ; 2.873      ;
; 3.199  ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador4|estado.aberto   ; Integrador:Integrador4|estado.aberto_s ; clock       ; -0.500       ; -0.540     ; 2.425      ;
; 3.326  ; Reg4Bits:regSenha1|FF_D:FF_B1|QS                                     ; Integrador:Integrador2|estado.aberto   ; ok                                     ; clock       ; -0.500       ; -0.022     ; 3.070      ;
; 3.392  ; Reg4Bits:regSenha1|FF_D:FF_B2|QS                                     ; Integrador:Integrador3|estado.aberto   ; ok                                     ; clock       ; -0.500       ; -0.030     ; 3.128      ;
; 3.461  ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador2|estado.aberto   ; Integrador:Integrador2|estado.aberto_s ; clock       ; -0.500       ; -0.673     ; 2.554      ;
; 3.535  ; Reg4Bits:regSenha1|FF_D:FF_B3|QS                                     ; Integrador:Integrador2|estado.aberto   ; ok                                     ; clock       ; -0.500       ; -0.022     ; 3.279      ;
; 3.686  ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador1|estado.aberto   ; Integrador:Integrador1|estado.aberto_s ; clock       ; -0.500       ; -1.992     ; 1.460      ;
; 3.823  ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador1|estado.aberto   ; Integrador:Integrador1|estado.aberto_s ; clock       ; -0.500       ; -1.992     ; 1.597      ;
; 3.958  ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador1|estado.aberto   ; Integrador:Integrador1|estado.aberto_s ; clock       ; -0.500       ; -1.992     ; 1.732      ;
; 4.095  ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador1|estado.aberto   ; Integrador:Integrador1|estado.aberto_s ; clock       ; -0.500       ; -1.992     ; 1.869      ;
; 4.222  ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador3|estado.aberto   ; Integrador:Integrador3|estado.aberto_s ; clock       ; -0.500       ; -2.010     ; 1.978      ;
; 4.336  ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador3|estado.aberto   ; Integrador:Integrador3|estado.aberto_s ; clock       ; -0.500       ; -2.010     ; 2.092      ;
; 4.348  ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador3|estado.aberto   ; Integrador:Integrador3|estado.aberto_s ; clock       ; -0.500       ; -2.010     ; 2.104      ;
; 4.462  ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador3|estado.aberto   ; Integrador:Integrador3|estado.aberto_s ; clock       ; -0.500       ; -2.010     ; 2.218      ;
+--------+----------------------------------------------------------------------+----------------------------------------+----------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Integrador:Integrador3|estado.aberto_s'                                                                                                                                                         ;
+--------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; -1.095 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; 0.000        ; 1.980      ; 1.151      ;
; -1.008 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; 0.000        ; 1.980      ; 1.238      ;
; -0.845 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; 0.000        ; 1.980      ; 1.401      ;
; -0.678 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; 0.000        ; 1.980      ; 1.568      ;
+--------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Integrador:Integrador1|estado.aberto_s'                                                                                                                                                         ;
+--------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; -0.802 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; 0.000        ; 1.953      ; 1.417      ;
; -0.584 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; 0.000        ; 1.953      ; 1.635      ;
; -0.562 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; 0.000        ; 1.953      ; 1.657      ;
; -0.363 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; 0.000        ; 1.953      ; 1.856      ;
+--------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Integrador:Integrador4|estado.aberto_s'                                                                                                                                                        ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 0.030 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; 0.000        ; 0.510      ; 0.806      ;
; 0.035 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; 0.000        ; 0.510      ; 0.811      ;
; 0.176 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; 0.000        ; 0.510      ; 0.952      ;
; 0.363 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; 0.000        ; 0.510      ; 1.139      ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Integrador:Integrador2|estado.aberto_s'                                                                                                                                                        ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 0.285 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; 0.000        ; 0.651      ; 1.202      ;
; 0.350 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; 0.000        ; 0.651      ; 1.267      ;
; 0.484 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; 0.000        ; 0.651      ; 1.401      ;
; 0.501 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; 0.000        ; 0.651      ; 1.418      ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'Integrador:Integrador4|estado.aberto_s'                                                                                                                                                         ;
+--------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; -0.790 ; Integrador:Integrador4|estado.aberto ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; clock        ; Integrador:Integrador4|estado.aberto_s ; 0.500        ; 0.540      ; 1.866      ;
; -0.790 ; Integrador:Integrador4|estado.aberto ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; clock        ; Integrador:Integrador4|estado.aberto_s ; 0.500        ; 0.540      ; 1.866      ;
; -0.790 ; Integrador:Integrador4|estado.aberto ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; clock        ; Integrador:Integrador4|estado.aberto_s ; 0.500        ; 0.540      ; 1.866      ;
; -0.790 ; Integrador:Integrador4|estado.aberto ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; clock        ; Integrador:Integrador4|estado.aberto_s ; 0.500        ; 0.540      ; 1.866      ;
; -0.512 ; Reg4Bits:regButtons1|FF_D:FF_B3|QS   ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; 1.000        ; 0.825      ; 2.373      ;
; -0.512 ; Reg4Bits:regButtons1|FF_D:FF_B3|QS   ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; 1.000        ; 0.825      ; 2.373      ;
; -0.512 ; Reg4Bits:regButtons1|FF_D:FF_B3|QS   ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; 1.000        ; 0.825      ; 2.373      ;
; -0.512 ; Reg4Bits:regButtons1|FF_D:FF_B3|QS   ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; 1.000        ; 0.825      ; 2.373      ;
+--------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'Integrador:Integrador2|estado.aberto_s'                                                                                                                                                         ;
+--------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; -0.645 ; Integrador:Integrador2|estado.aberto ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; clock        ; Integrador:Integrador2|estado.aberto_s ; 0.500        ; 0.673      ; 1.854      ;
; -0.645 ; Integrador:Integrador2|estado.aberto ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; clock        ; Integrador:Integrador2|estado.aberto_s ; 0.500        ; 0.673      ; 1.854      ;
; -0.645 ; Integrador:Integrador2|estado.aberto ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; clock        ; Integrador:Integrador2|estado.aberto_s ; 0.500        ; 0.673      ; 1.854      ;
; -0.645 ; Integrador:Integrador2|estado.aberto ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; clock        ; Integrador:Integrador2|estado.aberto_s ; 0.500        ; 0.673      ; 1.854      ;
; -0.246 ; Reg4Bits:regButtons1|FF_D:FF_B1|QS   ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; 1.000        ; 0.665      ; 1.947      ;
; -0.246 ; Reg4Bits:regButtons1|FF_D:FF_B1|QS   ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; 1.000        ; 0.665      ; 1.947      ;
; -0.246 ; Reg4Bits:regButtons1|FF_D:FF_B1|QS   ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; 1.000        ; 0.665      ; 1.947      ;
; -0.246 ; Reg4Bits:regButtons1|FF_D:FF_B1|QS   ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; 1.000        ; 0.665      ; 1.947      ;
+--------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'fechar'                                                                                                                                                     ;
+--------+--------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.334 ; Integrador:Integrador3|estado.aberto ; Integrador:Integrador3|Porta:Porta1|AbreFecha:abreFecha1|Sp ; clock        ; fechar      ; 0.500        ; 0.616      ; 1.486      ;
; -0.321 ; Integrador:Integrador2|estado.aberto ; Integrador:Integrador2|Porta:Porta1|AbreFecha:abreFecha1|Sp ; clock        ; fechar      ; 0.500        ; 0.584      ; 1.441      ;
; -0.297 ; Integrador:Integrador4|estado.aberto ; Integrador:Integrador4|Porta:Porta1|AbreFecha:abreFecha1|Sp ; clock        ; fechar      ; 0.500        ; 0.485      ; 1.318      ;
; -0.005 ; Integrador:Integrador1|estado.aberto ; Integrador:Integrador1|Porta:Porta1|AbreFecha:abreFecha1|Sp ; clock        ; fechar      ; 0.500        ; 0.901      ; 1.442      ;
+--------+--------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'Integrador:Integrador3|estado.aberto_s'                                                                                                                                                        ;
+-------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 0.466 ; Integrador:Integrador3|estado.aberto ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; clock        ; Integrador:Integrador3|estado.aberto_s ; 0.500        ; 2.010      ; 2.080      ;
; 0.466 ; Integrador:Integrador3|estado.aberto ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; clock        ; Integrador:Integrador3|estado.aberto_s ; 0.500        ; 2.010      ; 2.080      ;
; 0.466 ; Integrador:Integrador3|estado.aberto ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; clock        ; Integrador:Integrador3|estado.aberto_s ; 0.500        ; 2.010      ; 2.080      ;
; 0.466 ; Integrador:Integrador3|estado.aberto ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; clock        ; Integrador:Integrador3|estado.aberto_s ; 0.500        ; 2.010      ; 2.080      ;
; 0.864 ; Reg4Bits:regButtons1|FF_D:FF_B2|QS   ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; 1.000        ; 2.280      ; 2.452      ;
; 0.864 ; Reg4Bits:regButtons1|FF_D:FF_B2|QS   ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; 1.000        ; 2.280      ; 2.452      ;
; 0.864 ; Reg4Bits:regButtons1|FF_D:FF_B2|QS   ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; 1.000        ; 2.280      ; 2.452      ;
; 0.864 ; Reg4Bits:regButtons1|FF_D:FF_B2|QS   ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; 1.000        ; 2.280      ; 2.452      ;
+-------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'Integrador:Integrador1|estado.aberto_s'                                                                                                                                                        ;
+-------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 0.813 ; Integrador:Integrador1|estado.aberto ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; clock        ; Integrador:Integrador1|estado.aberto_s ; 0.500        ; 1.992      ; 1.715      ;
; 0.813 ; Integrador:Integrador1|estado.aberto ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; clock        ; Integrador:Integrador1|estado.aberto_s ; 0.500        ; 1.992      ; 1.715      ;
; 0.813 ; Integrador:Integrador1|estado.aberto ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; clock        ; Integrador:Integrador1|estado.aberto_s ; 0.500        ; 1.992      ; 1.715      ;
; 0.813 ; Integrador:Integrador1|estado.aberto ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; clock        ; Integrador:Integrador1|estado.aberto_s ; 0.500        ; 1.992      ; 1.715      ;
; 1.116 ; Reg4Bits:regButtons1|FF_D:FF_B0|QS   ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; 1.000        ; 2.268      ; 2.188      ;
; 1.116 ; Reg4Bits:regButtons1|FF_D:FF_B0|QS   ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; 1.000        ; 2.268      ; 2.188      ;
; 1.116 ; Reg4Bits:regButtons1|FF_D:FF_B0|QS   ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; 1.000        ; 2.268      ; 2.188      ;
; 1.116 ; Reg4Bits:regButtons1|FF_D:FF_B0|QS   ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; 1.000        ; 2.268      ; 2.188      ;
+-------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'Integrador:Integrador1|estado.aberto_s'                                                                                                                                                          ;
+--------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; -0.346 ; Reg4Bits:regButtons1|FF_D:FF_B0|QS   ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; 0.000        ; 2.268      ; 2.188      ;
; -0.346 ; Reg4Bits:regButtons1|FF_D:FF_B0|QS   ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; 0.000        ; 2.268      ; 2.188      ;
; -0.346 ; Reg4Bits:regButtons1|FF_D:FF_B0|QS   ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; 0.000        ; 2.268      ; 2.188      ;
; -0.346 ; Reg4Bits:regButtons1|FF_D:FF_B0|QS   ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; 0.000        ; 2.268      ; 2.188      ;
; -0.043 ; Integrador:Integrador1|estado.aberto ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; clock        ; Integrador:Integrador1|estado.aberto_s ; -0.500       ; 1.992      ; 1.715      ;
; -0.043 ; Integrador:Integrador1|estado.aberto ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; clock        ; Integrador:Integrador1|estado.aberto_s ; -0.500       ; 1.992      ; 1.715      ;
; -0.043 ; Integrador:Integrador1|estado.aberto ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; clock        ; Integrador:Integrador1|estado.aberto_s ; -0.500       ; 1.992      ; 1.715      ;
; -0.043 ; Integrador:Integrador1|estado.aberto ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; clock        ; Integrador:Integrador1|estado.aberto_s ; -0.500       ; 1.992      ; 1.715      ;
+--------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'Integrador:Integrador3|estado.aberto_s'                                                                                                                                                          ;
+--------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; -0.094 ; Reg4Bits:regButtons1|FF_D:FF_B2|QS   ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; 0.000        ; 2.280      ; 2.452      ;
; -0.094 ; Reg4Bits:regButtons1|FF_D:FF_B2|QS   ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; 0.000        ; 2.280      ; 2.452      ;
; -0.094 ; Reg4Bits:regButtons1|FF_D:FF_B2|QS   ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; 0.000        ; 2.280      ; 2.452      ;
; -0.094 ; Reg4Bits:regButtons1|FF_D:FF_B2|QS   ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; 0.000        ; 2.280      ; 2.452      ;
; 0.304  ; Integrador:Integrador3|estado.aberto ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; clock        ; Integrador:Integrador3|estado.aberto_s ; -0.500       ; 2.010      ; 2.080      ;
; 0.304  ; Integrador:Integrador3|estado.aberto ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; clock        ; Integrador:Integrador3|estado.aberto_s ; -0.500       ; 2.010      ; 2.080      ;
; 0.304  ; Integrador:Integrador3|estado.aberto ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; clock        ; Integrador:Integrador3|estado.aberto_s ; -0.500       ; 2.010      ; 2.080      ;
; 0.304  ; Integrador:Integrador3|estado.aberto ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; clock        ; Integrador:Integrador3|estado.aberto_s ; -0.500       ; 2.010      ; 2.080      ;
+--------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'fechar'                                                                                                                                                     ;
+-------+--------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.775 ; Integrador:Integrador1|estado.aberto ; Integrador:Integrador1|Porta:Porta1|AbreFecha:abreFecha1|Sp ; clock        ; fechar      ; -0.500       ; 0.901      ; 1.442      ;
; 1.067 ; Integrador:Integrador4|estado.aberto ; Integrador:Integrador4|Porta:Porta1|AbreFecha:abreFecha1|Sp ; clock        ; fechar      ; -0.500       ; 0.485      ; 1.318      ;
; 1.091 ; Integrador:Integrador2|estado.aberto ; Integrador:Integrador2|Porta:Porta1|AbreFecha:abreFecha1|Sp ; clock        ; fechar      ; -0.500       ; 0.584      ; 1.441      ;
; 1.104 ; Integrador:Integrador3|estado.aberto ; Integrador:Integrador3|Porta:Porta1|AbreFecha:abreFecha1|Sp ; clock        ; fechar      ; -0.500       ; 0.616      ; 1.486      ;
+-------+--------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'Integrador:Integrador2|estado.aberto_s'                                                                                                                                                         ;
+-------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 1.016 ; Reg4Bits:regButtons1|FF_D:FF_B1|QS   ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; 0.000        ; 0.665      ; 1.947      ;
; 1.016 ; Reg4Bits:regButtons1|FF_D:FF_B1|QS   ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; 0.000        ; 0.665      ; 1.947      ;
; 1.016 ; Reg4Bits:regButtons1|FF_D:FF_B1|QS   ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; 0.000        ; 0.665      ; 1.947      ;
; 1.016 ; Reg4Bits:regButtons1|FF_D:FF_B1|QS   ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; 0.000        ; 0.665      ; 1.947      ;
; 1.415 ; Integrador:Integrador2|estado.aberto ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; clock        ; Integrador:Integrador2|estado.aberto_s ; -0.500       ; 0.673      ; 1.854      ;
; 1.415 ; Integrador:Integrador2|estado.aberto ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; clock        ; Integrador:Integrador2|estado.aberto_s ; -0.500       ; 0.673      ; 1.854      ;
; 1.415 ; Integrador:Integrador2|estado.aberto ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; clock        ; Integrador:Integrador2|estado.aberto_s ; -0.500       ; 0.673      ; 1.854      ;
; 1.415 ; Integrador:Integrador2|estado.aberto ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; clock        ; Integrador:Integrador2|estado.aberto_s ; -0.500       ; 0.673      ; 1.854      ;
+-------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'Integrador:Integrador4|estado.aberto_s'                                                                                                                                                         ;
+-------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 1.282 ; Reg4Bits:regButtons1|FF_D:FF_B3|QS   ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; 0.000        ; 0.825      ; 2.373      ;
; 1.282 ; Reg4Bits:regButtons1|FF_D:FF_B3|QS   ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; 0.000        ; 0.825      ; 2.373      ;
; 1.282 ; Reg4Bits:regButtons1|FF_D:FF_B3|QS   ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; 0.000        ; 0.825      ; 2.373      ;
; 1.282 ; Reg4Bits:regButtons1|FF_D:FF_B3|QS   ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; 0.000        ; 0.825      ; 2.373      ;
; 1.560 ; Integrador:Integrador4|estado.aberto ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; clock        ; Integrador:Integrador4|estado.aberto_s ; -0.500       ; 0.540      ; 1.866      ;
; 1.560 ; Integrador:Integrador4|estado.aberto ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; clock        ; Integrador:Integrador4|estado.aberto_s ; -0.500       ; 0.540      ; 1.866      ;
; 1.560 ; Integrador:Integrador4|estado.aberto ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; clock        ; Integrador:Integrador4|estado.aberto_s ; -0.500       ; 0.540      ; 1.866      ;
; 1.560 ; Integrador:Integrador4|estado.aberto ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; clock        ; Integrador:Integrador4|estado.aberto_s ; -0.500       ; 0.540      ; 1.866      ;
+-------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock'                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock ; Rise       ; clock                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; Integrador:Integrador1|estado.aberto   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; Integrador:Integrador1|estado.aberto   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; Integrador:Integrador1|estado.aberto_s ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; Integrador:Integrador1|estado.aberto_s ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; Integrador:Integrador2|estado.aberto   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; Integrador:Integrador2|estado.aberto   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; Integrador:Integrador2|estado.aberto_s ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; Integrador:Integrador2|estado.aberto_s ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; Integrador:Integrador3|estado.aberto   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; Integrador:Integrador3|estado.aberto   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; Integrador:Integrador3|estado.aberto_s ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; Integrador:Integrador3|estado.aberto_s ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; Integrador:Integrador4|estado.aberto   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; Integrador:Integrador4|estado.aberto   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; Integrador:Integrador4|estado.aberto_s ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; Integrador:Integrador4|estado.aberto_s ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; Integrador1|estado.aberto_s|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; Integrador1|estado.aberto_s|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; Integrador1|estado.aberto|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; Integrador1|estado.aberto|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; Integrador2|estado.aberto_s|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; Integrador2|estado.aberto_s|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; Integrador2|estado.aberto|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; Integrador2|estado.aberto|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; Integrador3|estado.aberto_s|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; Integrador3|estado.aberto_s|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; Integrador3|estado.aberto|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; Integrador3|estado.aberto|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; Integrador4|estado.aberto_s|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; Integrador4|estado.aberto_s|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; Integrador4|estado.aberto|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; Integrador4|estado.aberto|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock|combout                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock|combout                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~clkctrl|inclk[0]                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~clkctrl|inclk[0]                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~clkctrl|outclk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~clkctrl|outclk                   ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'fechar'                                                                                                      ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                      ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; fechar ; Rise       ; fechar                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; fechar ; Rise       ; Integrador:Integrador1|Porta:Porta1|AbreFecha:abreFecha1|Sp ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; fechar ; Rise       ; Integrador:Integrador1|Porta:Porta1|AbreFecha:abreFecha1|Sp ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; fechar ; Rise       ; Integrador:Integrador2|Porta:Porta1|AbreFecha:abreFecha1|Sp ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; fechar ; Rise       ; Integrador:Integrador2|Porta:Porta1|AbreFecha:abreFecha1|Sp ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; fechar ; Rise       ; Integrador:Integrador3|Porta:Porta1|AbreFecha:abreFecha1|Sp ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; fechar ; Rise       ; Integrador:Integrador3|Porta:Porta1|AbreFecha:abreFecha1|Sp ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; fechar ; Rise       ; Integrador:Integrador4|Porta:Porta1|AbreFecha:abreFecha1|Sp ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; fechar ; Rise       ; Integrador:Integrador4|Porta:Porta1|AbreFecha:abreFecha1|Sp ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fechar ; Rise       ; Integrador1|Porta1|abreFecha1|Sp|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fechar ; Rise       ; Integrador1|Porta1|abreFecha1|Sp|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fechar ; Rise       ; Integrador1|Porta1|e_fechar|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fechar ; Rise       ; Integrador1|Porta1|e_fechar|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fechar ; Rise       ; Integrador1|Porta1|e_fechar|datac                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fechar ; Rise       ; Integrador1|Porta1|e_fechar|datac                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fechar ; Rise       ; Integrador2|Porta1|abreFecha1|Sp|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fechar ; Rise       ; Integrador2|Porta1|abreFecha1|Sp|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fechar ; Rise       ; Integrador2|Porta1|e_fechar|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fechar ; Rise       ; Integrador2|Porta1|e_fechar|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fechar ; Rise       ; Integrador2|Porta1|e_fechar|datac                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fechar ; Rise       ; Integrador2|Porta1|e_fechar|datac                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fechar ; Rise       ; Integrador3|Porta1|abreFecha1|Sp|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fechar ; Rise       ; Integrador3|Porta1|abreFecha1|Sp|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fechar ; Rise       ; Integrador3|Porta1|e_fechar|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fechar ; Rise       ; Integrador3|Porta1|e_fechar|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fechar ; Rise       ; Integrador3|Porta1|e_fechar|datac                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fechar ; Rise       ; Integrador3|Porta1|e_fechar|datac                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fechar ; Rise       ; Integrador4|Porta1|abreFecha1|Sp|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fechar ; Rise       ; Integrador4|Porta1|abreFecha1|Sp|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fechar ; Rise       ; Integrador4|Porta1|e_fechar|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fechar ; Rise       ; Integrador4|Porta1|e_fechar|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fechar ; Rise       ; Integrador4|Porta1|e_fechar|datad                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fechar ; Rise       ; Integrador4|Porta1|e_fechar|datad                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fechar ; Rise       ; fechar|combout                                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fechar ; Rise       ; fechar|combout                                              ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'ok'                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; ok    ; Rise       ; ok                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ok    ; Rise       ; Reg4Bits:regButtons1|FF_D:FF_B0|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ok    ; Rise       ; Reg4Bits:regButtons1|FF_D:FF_B0|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ok    ; Rise       ; Reg4Bits:regButtons1|FF_D:FF_B1|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ok    ; Rise       ; Reg4Bits:regButtons1|FF_D:FF_B1|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ok    ; Rise       ; Reg4Bits:regButtons1|FF_D:FF_B2|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ok    ; Rise       ; Reg4Bits:regButtons1|FF_D:FF_B2|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ok    ; Rise       ; Reg4Bits:regButtons1|FF_D:FF_B3|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ok    ; Rise       ; Reg4Bits:regButtons1|FF_D:FF_B3|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ok    ; Rise       ; Reg4Bits:regSenha1|FF_D:FF_B0|QS   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ok    ; Rise       ; Reg4Bits:regSenha1|FF_D:FF_B0|QS   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ok    ; Rise       ; Reg4Bits:regSenha1|FF_D:FF_B1|QS   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ok    ; Rise       ; Reg4Bits:regSenha1|FF_D:FF_B1|QS   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ok    ; Rise       ; Reg4Bits:regSenha1|FF_D:FF_B2|QS   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ok    ; Rise       ; Reg4Bits:regSenha1|FF_D:FF_B2|QS   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ok    ; Rise       ; Reg4Bits:regSenha1|FF_D:FF_B3|QS   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ok    ; Rise       ; Reg4Bits:regSenha1|FF_D:FF_B3|QS   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ok    ; Rise       ; ok|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ok    ; Rise       ; ok|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ok    ; Rise       ; ok~clk_delay_ctrl|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ok    ; Rise       ; ok~clk_delay_ctrl|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ok    ; Rise       ; ok~clk_delay_ctrl|clkout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ok    ; Rise       ; ok~clk_delay_ctrl|clkout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ok    ; Rise       ; ok~clkctrl|inclk[0]                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ok    ; Rise       ; ok~clkctrl|inclk[0]                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ok    ; Rise       ; ok~clkctrl|outclk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ok    ; Rise       ; ok~clkctrl|outclk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ok    ; Rise       ; regButtons1|FF_B0|QS|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ok    ; Rise       ; regButtons1|FF_B0|QS|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ok    ; Rise       ; regButtons1|FF_B1|QS|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ok    ; Rise       ; regButtons1|FF_B1|QS|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ok    ; Rise       ; regButtons1|FF_B2|QS|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ok    ; Rise       ; regButtons1|FF_B2|QS|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ok    ; Rise       ; regButtons1|FF_B3|QS|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ok    ; Rise       ; regButtons1|FF_B3|QS|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ok    ; Rise       ; regSenha1|FF_B0|QS|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ok    ; Rise       ; regSenha1|FF_B0|QS|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ok    ; Rise       ; regSenha1|FF_B1|QS|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ok    ; Rise       ; regSenha1|FF_B1|QS|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ok    ; Rise       ; regSenha1|FF_B2|QS|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ok    ; Rise       ; regSenha1|FF_B2|QS|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ok    ; Rise       ; regSenha1|FF_B3|QS|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ok    ; Rise       ; regSenha1|FF_B3|QS|clk             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Integrador:Integrador1|estado.aberto_s'                                                                                                               ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                  ; Clock Edge ; Target                                                               ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador1|Porta1|e_ss|combout                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador1|Porta1|e_ss|combout                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador1|Porta1|e_ss|datab                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador1|Porta1|e_ss|datab                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador1|Porta1|e_ss~clkctrl|inclk[0]                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador1|Porta1|e_ss~clkctrl|inclk[0]                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador1|Porta1|e_ss~clkctrl|outclk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador1|Porta1|e_ss~clkctrl|outclk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador1|Porta1|regSenha1|FF_B0|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador1|Porta1|regSenha1|FF_B0|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador1|Porta1|regSenha1|FF_B1|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador1|Porta1|regSenha1|FF_B1|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador1|Porta1|regSenha1|FF_B2|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador1|Porta1|regSenha1|FF_B2|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador1|Porta1|regSenha1|FF_B3|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador1|Porta1|regSenha1|FF_B3|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador1|estado.aberto_s|regout                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador1|estado.aberto_s|regout                                   ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Integrador:Integrador2|estado.aberto_s'                                                                                                               ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                  ; Clock Edge ; Target                                                               ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador2|Porta1|e_ss|combout                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador2|Porta1|e_ss|combout                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador2|Porta1|e_ss|datac                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador2|Porta1|e_ss|datac                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador2|Porta1|e_ss~clkctrl|inclk[0]                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador2|Porta1|e_ss~clkctrl|inclk[0]                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador2|Porta1|e_ss~clkctrl|outclk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador2|Porta1|e_ss~clkctrl|outclk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador2|Porta1|regSenha1|FF_B0|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador2|Porta1|regSenha1|FF_B0|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador2|Porta1|regSenha1|FF_B1|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador2|Porta1|regSenha1|FF_B1|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador2|Porta1|regSenha1|FF_B2|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador2|Porta1|regSenha1|FF_B2|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador2|Porta1|regSenha1|FF_B3|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador2|Porta1|regSenha1|FF_B3|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador2|estado.aberto_s|regout                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador2|estado.aberto_s|regout                                   ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Integrador:Integrador3|estado.aberto_s'                                                                                                               ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                  ; Clock Edge ; Target                                                               ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador3|Porta1|e_ss|combout                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador3|Porta1|e_ss|combout                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador3|Porta1|e_ss|datac                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador3|Porta1|e_ss|datac                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador3|Porta1|e_ss~clkctrl|inclk[0]                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador3|Porta1|e_ss~clkctrl|inclk[0]                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador3|Porta1|e_ss~clkctrl|outclk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador3|Porta1|e_ss~clkctrl|outclk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador3|Porta1|regSenha1|FF_B0|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador3|Porta1|regSenha1|FF_B0|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador3|Porta1|regSenha1|FF_B1|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador3|Porta1|regSenha1|FF_B1|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador3|Porta1|regSenha1|FF_B2|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador3|Porta1|regSenha1|FF_B2|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador3|Porta1|regSenha1|FF_B3|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador3|Porta1|regSenha1|FF_B3|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador3|estado.aberto_s|regout                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador3|estado.aberto_s|regout                                   ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Integrador:Integrador4|estado.aberto_s'                                                                                                               ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                  ; Clock Edge ; Target                                                               ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador4|Porta1|e_ss|combout                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador4|Porta1|e_ss|combout                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador4|Porta1|e_ss|datad                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador4|Porta1|e_ss|datad                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador4|Porta1|e_ss~clkctrl|inclk[0]                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador4|Porta1|e_ss~clkctrl|inclk[0]                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador4|Porta1|e_ss~clkctrl|outclk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador4|Porta1|e_ss~clkctrl|outclk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador4|Porta1|regSenha1|FF_B0|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador4|Porta1|regSenha1|FF_B0|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador4|Porta1|regSenha1|FF_B1|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador4|Porta1|regSenha1|FF_B1|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador4|Porta1|regSenha1|FF_B2|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador4|Porta1|regSenha1|FF_B2|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador4|Porta1|regSenha1|FF_B3|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador4|Porta1|regSenha1|FF_B3|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador4|estado.aberto_s|regout                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador4|estado.aberto_s|regout                                   ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; cancel    ; clock      ; 4.767 ; 4.767 ; Fall       ; clock           ;
; fechar    ; clock      ; 0.733 ; 0.733 ; Fall       ; clock           ;
; ok        ; clock      ; 0.625 ; 0.625 ; Fall       ; clock           ;
; in_b[*]   ; ok         ; 7.647 ; 7.647 ; Rise       ; ok              ;
;  in_b[0]  ; ok         ; 7.647 ; 7.647 ; Rise       ; ok              ;
;  in_b[1]  ; ok         ; 7.358 ; 7.358 ; Rise       ; ok              ;
; in_sn[*]  ; ok         ; 4.707 ; 4.707 ; Rise       ; ok              ;
;  in_sn[0] ; ok         ; 0.893 ; 0.893 ; Rise       ; ok              ;
;  in_sn[1] ; ok         ; 4.375 ; 4.375 ; Rise       ; ok              ;
;  in_sn[2] ; ok         ; 4.707 ; 4.707 ; Rise       ; ok              ;
;  in_sn[3] ; ok         ; 4.661 ; 4.661 ; Rise       ; ok              ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; cancel    ; clock      ; -3.907 ; -3.907 ; Fall       ; clock           ;
; fechar    ; clock      ; -0.206 ; -0.206 ; Fall       ; clock           ;
; ok        ; clock      ; -0.232 ; -0.232 ; Fall       ; clock           ;
; in_b[*]   ; ok         ; -4.234 ; -4.234 ; Rise       ; ok              ;
;  in_b[0]  ; ok         ; -4.335 ; -4.335 ; Rise       ; ok              ;
;  in_b[1]  ; ok         ; -4.234 ; -4.234 ; Rise       ; ok              ;
; in_sn[*]  ; ok         ; -0.663 ; -0.663 ; Rise       ; ok              ;
;  in_sn[0] ; ok         ; -0.663 ; -0.663 ; Rise       ; ok              ;
;  in_sn[1] ; ok         ; -4.145 ; -4.145 ; Rise       ; ok              ;
;  in_sn[2] ; ok         ; -4.477 ; -4.477 ; Rise       ; ok              ;
;  in_sn[3] ; ok         ; -4.431 ; -4.431 ; Rise       ; ok              ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                       ;
+------------+----------------------------------------+--------+--------+------------+----------------------------------------+
; Data Port  ; Clock Port                             ; Rise   ; Fall   ; Clock Edge ; Clock Reference                        ;
+------------+----------------------------------------+--------+--------+------------+----------------------------------------+
; out_sc     ; Integrador:Integrador1|estado.aberto_s ; 13.294 ; 13.294 ; Rise       ; Integrador:Integrador1|estado.aberto_s ;
; out_sc     ; Integrador:Integrador2|estado.aberto_s ; 12.457 ; 12.457 ; Rise       ; Integrador:Integrador2|estado.aberto_s ;
; out_sc     ; Integrador:Integrador3|estado.aberto_s ; 12.948 ; 12.948 ; Rise       ; Integrador:Integrador3|estado.aberto_s ;
; out_sc     ; Integrador:Integrador4|estado.aberto_s ; 11.226 ; 11.226 ; Rise       ; Integrador:Integrador4|estado.aberto_s ;
; out_sp[*]  ; fechar                                 ; 8.142  ; 8.142  ; Rise       ; fechar                                 ;
;  out_sp[0] ; fechar                                 ; 8.142  ; 8.142  ; Rise       ; fechar                                 ;
;  out_sp[1] ; fechar                                 ; 7.832  ; 7.832  ; Rise       ; fechar                                 ;
;  out_sp[2] ; fechar                                 ; 7.923  ; 7.923  ; Rise       ; fechar                                 ;
;  out_sp[3] ; fechar                                 ; 7.906  ; 7.906  ; Rise       ; fechar                                 ;
; out_b[*]   ; ok                                     ; 10.020 ; 10.020 ; Rise       ; ok                                     ;
;  out_b[0]  ; ok                                     ; 9.993  ; 9.993  ; Rise       ; ok                                     ;
;  out_b[1]  ; ok                                     ; 10.020 ; 10.020 ; Rise       ; ok                                     ;
;  out_b[2]  ; ok                                     ; 9.945  ; 9.945  ; Rise       ; ok                                     ;
;  out_b[3]  ; ok                                     ; 9.863  ; 9.863  ; Rise       ; ok                                     ;
; out_sc     ; ok                                     ; 12.447 ; 12.447 ; Rise       ; ok                                     ;
; out_sn[*]  ; ok                                     ; 8.217  ; 8.217  ; Rise       ; ok                                     ;
;  out_sn[0] ; ok                                     ; 8.217  ; 8.217  ; Rise       ; ok                                     ;
;  out_sn[1] ; ok                                     ; 7.718  ; 7.718  ; Rise       ; ok                                     ;
;  out_sn[2] ; ok                                     ; 8.168  ; 8.168  ; Rise       ; ok                                     ;
;  out_sn[3] ; ok                                     ; 7.088  ; 7.088  ; Rise       ; ok                                     ;
+------------+----------------------------------------+--------+--------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                               ;
+------------+----------------------------------------+--------+--------+------------+----------------------------------------+
; Data Port  ; Clock Port                             ; Rise   ; Fall   ; Clock Edge ; Clock Reference                        ;
+------------+----------------------------------------+--------+--------+------------+----------------------------------------+
; out_sc     ; Integrador:Integrador1|estado.aberto_s ; 12.709 ; 12.709 ; Rise       ; Integrador:Integrador1|estado.aberto_s ;
; out_sc     ; Integrador:Integrador2|estado.aberto_s ; 11.670 ; 11.670 ; Rise       ; Integrador:Integrador2|estado.aberto_s ;
; out_sc     ; Integrador:Integrador3|estado.aberto_s ; 12.342 ; 12.342 ; Rise       ; Integrador:Integrador3|estado.aberto_s ;
; out_sc     ; Integrador:Integrador4|estado.aberto_s ; 11.054 ; 11.054 ; Rise       ; Integrador:Integrador4|estado.aberto_s ;
; out_sp[*]  ; fechar                                 ; 7.832  ; 7.832  ; Rise       ; fechar                                 ;
;  out_sp[0] ; fechar                                 ; 8.142  ; 8.142  ; Rise       ; fechar                                 ;
;  out_sp[1] ; fechar                                 ; 7.832  ; 7.832  ; Rise       ; fechar                                 ;
;  out_sp[2] ; fechar                                 ; 7.923  ; 7.923  ; Rise       ; fechar                                 ;
;  out_sp[3] ; fechar                                 ; 7.906  ; 7.906  ; Rise       ; fechar                                 ;
; out_b[*]   ; ok                                     ; 7.654  ; 7.654  ; Rise       ; ok                                     ;
;  out_b[0]  ; ok                                     ; 7.654  ; 7.654  ; Rise       ; ok                                     ;
;  out_b[1]  ; ok                                     ; 7.806  ; 7.806  ; Rise       ; ok                                     ;
;  out_b[2]  ; ok                                     ; 7.658  ; 7.658  ; Rise       ; ok                                     ;
;  out_b[3]  ; ok                                     ; 8.274  ; 8.274  ; Rise       ; ok                                     ;
; out_sc     ; ok                                     ; 9.897  ; 9.897  ; Rise       ; ok                                     ;
; out_sn[*]  ; ok                                     ; 7.088  ; 7.088  ; Rise       ; ok                                     ;
;  out_sn[0] ; ok                                     ; 8.217  ; 8.217  ; Rise       ; ok                                     ;
;  out_sn[1] ; ok                                     ; 7.718  ; 7.718  ; Rise       ; ok                                     ;
;  out_sn[2] ; ok                                     ; 8.168  ; 8.168  ; Rise       ; ok                                     ;
;  out_sn[3] ; ok                                     ; 7.088  ; 7.088  ; Rise       ; ok                                     ;
+------------+----------------------------------------+--------+--------+------------+----------------------------------------+


+-----------------------------------------------------------------+
; Propagation Delay                                               ;
+------------+----------------+--------+--------+--------+--------+
; Input Port ; Output Port    ; RR     ; RF     ; FR     ; FF     ;
+------------+----------------+--------+--------+--------+--------+
; in_b[0]    ; dec_display[0] ; 11.022 ; 11.022 ; 11.022 ; 11.022 ;
; in_b[0]    ; dec_display[2] ; 10.961 ;        ;        ; 10.961 ;
; in_b[0]    ; dec_display[3] ; 10.741 ; 10.741 ; 10.741 ; 10.741 ;
; in_b[0]    ; dec_display[4] ;        ; 10.708 ; 10.708 ;        ;
; in_b[0]    ; dec_display[5] ;        ; 13.600 ; 13.600 ;        ;
; in_b[0]    ; dec_display[6] ;        ; 13.046 ; 13.046 ;        ;
; in_b[1]    ; dec_display[0] ; 10.736 ; 10.736 ; 10.736 ; 10.736 ;
; in_b[1]    ; dec_display[2] ;        ; 10.672 ; 10.672 ;        ;
; in_b[1]    ; dec_display[3] ; 10.455 ; 10.455 ; 10.455 ; 10.455 ;
; in_b[1]    ; dec_display[4] ; 10.443 ;        ;        ; 10.443 ;
; in_b[1]    ; dec_display[5] ;        ; 13.282 ; 13.282 ;        ;
; in_b[1]    ; dec_display[6] ;        ; 12.755 ; 12.755 ;        ;
+------------+----------------+--------+--------+--------+--------+


+-----------------------------------------------------------------+
; Minimum Propagation Delay                                       ;
+------------+----------------+--------+--------+--------+--------+
; Input Port ; Output Port    ; RR     ; RF     ; FR     ; FF     ;
+------------+----------------+--------+--------+--------+--------+
; in_b[0]    ; dec_display[0] ; 11.022 ; 11.022 ; 11.022 ; 11.022 ;
; in_b[0]    ; dec_display[2] ; 10.961 ;        ;        ; 10.961 ;
; in_b[0]    ; dec_display[3] ; 10.741 ; 10.741 ; 10.741 ; 10.741 ;
; in_b[0]    ; dec_display[4] ;        ; 10.708 ; 10.708 ;        ;
; in_b[0]    ; dec_display[5] ;        ; 13.600 ; 13.600 ;        ;
; in_b[0]    ; dec_display[6] ;        ; 13.046 ; 13.046 ;        ;
; in_b[1]    ; dec_display[0] ; 10.736 ; 10.736 ; 10.736 ; 10.736 ;
; in_b[1]    ; dec_display[2] ;        ; 10.672 ; 10.672 ;        ;
; in_b[1]    ; dec_display[3] ; 10.455 ; 10.455 ; 10.455 ; 10.455 ;
; in_b[1]    ; dec_display[4] ; 10.443 ;        ;        ; 10.443 ;
; in_b[1]    ; dec_display[5] ;        ; 13.282 ; 13.282 ;        ;
; in_b[1]    ; dec_display[6] ;        ; 12.755 ; 12.755 ;        ;
+------------+----------------+--------+--------+--------+--------+


+-----------------------------------------------------------------+
; Fast Model Setup Summary                                        ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; clock                                  ; -1.389 ; -5.924        ;
; Integrador:Integrador2|estado.aberto_s ; 0.602  ; 0.000         ;
; Integrador:Integrador4|estado.aberto_s ; 0.638  ; 0.000         ;
; Integrador:Integrador1|estado.aberto_s ; 1.025  ; 0.000         ;
; Integrador:Integrador3|estado.aberto_s ; 1.182  ; 0.000         ;
+----------------------------------------+--------+---------------+


+-----------------------------------------------------------------+
; Fast Model Hold Summary                                         ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; clock                                  ; -1.542 ; -10.699       ;
; Integrador:Integrador3|estado.aberto_s ; -0.481 ; -1.617        ;
; Integrador:Integrador1|estado.aberto_s ; -0.335 ; -0.947        ;
; Integrador:Integrador4|estado.aberto_s ; 0.070  ; 0.000         ;
; Integrador:Integrador2|estado.aberto_s ; 0.156  ; 0.000         ;
+----------------------------------------+--------+---------------+


+-----------------------------------------------------------------+
; Fast Model Recovery Summary                                     ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; Integrador:Integrador4|estado.aberto_s ; -0.265 ; -1.060        ;
; fechar                                 ; -0.209 ; -0.661        ;
; Integrador:Integrador2|estado.aberto_s ; -0.163 ; -0.652        ;
; Integrador:Integrador3|estado.aberto_s ; 0.386  ; 0.000         ;
; Integrador:Integrador1|estado.aberto_s ; 0.521  ; 0.000         ;
+----------------------------------------+--------+---------------+


+-----------------------------------------------------------------+
; Fast Model Removal Summary                                      ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; Integrador:Integrador1|estado.aberto_s ; -0.246 ; -0.984        ;
; Integrador:Integrador3|estado.aberto_s ; -0.130 ; -0.520        ;
; Integrador:Integrador2|estado.aberto_s ; 0.408  ; 0.000         ;
; Integrador:Integrador4|estado.aberto_s ; 0.561  ; 0.000         ;
; fechar                                 ; 0.925  ; 0.000         ;
+----------------------------------------+--------+---------------+


+-----------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                          ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; clock                                  ; -1.380 ; -9.380        ;
; fechar                                 ; -1.380 ; -5.380        ;
; ok                                     ; -1.222 ; -9.222        ;
; Integrador:Integrador1|estado.aberto_s ; -0.500 ; -4.000        ;
; Integrador:Integrador2|estado.aberto_s ; -0.500 ; -4.000        ;
; Integrador:Integrador3|estado.aberto_s ; -0.500 ; -4.000        ;
; Integrador:Integrador4|estado.aberto_s ; -0.500 ; -4.000        ;
+----------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock'                                                                                                                                                                                              ;
+--------+----------------------------------------------------------------------+----------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                            ; To Node                                ; Launch Clock                           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------+----------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; -1.389 ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador3|estado.aberto   ; Integrador:Integrador3|estado.aberto_s ; clock       ; 0.500        ; -0.920     ; 1.001      ;
; -1.366 ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador3|estado.aberto   ; Integrador:Integrador3|estado.aberto_s ; clock       ; 0.500        ; -0.920     ; 0.978      ;
; -1.320 ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador3|estado.aberto   ; Integrador:Integrador3|estado.aberto_s ; clock       ; 0.500        ; -0.920     ; 0.932      ;
; -1.298 ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador3|estado.aberto   ; Integrador:Integrador3|estado.aberto_s ; clock       ; 0.500        ; -0.920     ; 0.910      ;
; -1.215 ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador1|estado.aberto   ; Integrador:Integrador1|estado.aberto_s ; clock       ; 0.500        ; -0.900     ; 0.847      ;
; -1.186 ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador1|estado.aberto   ; Integrador:Integrador1|estado.aberto_s ; clock       ; 0.500        ; -0.900     ; 0.818      ;
; -1.101 ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador1|estado.aberto   ; Integrador:Integrador1|estado.aberto_s ; clock       ; 0.500        ; -0.900     ; 0.733      ;
; -1.072 ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador1|estado.aberto   ; Integrador:Integrador1|estado.aberto_s ; clock       ; 0.500        ; -0.900     ; 0.704      ;
; -0.943 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS                                     ; Integrador:Integrador2|estado.aberto   ; ok                                     ; clock       ; 0.500        ; -0.003     ; 1.472      ;
; -0.864 ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador2|estado.aberto   ; Integrador:Integrador2|estado.aberto_s ; clock       ; 0.500        ; -0.268     ; 1.128      ;
; -0.858 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS                                     ; Integrador:Integrador3|estado.aberto   ; ok                                     ; clock       ; 0.500        ; -0.011     ; 1.379      ;
; -0.839 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS                                     ; Integrador:Integrador2|estado.aberto   ; ok                                     ; clock       ; 0.500        ; -0.003     ; 1.368      ;
; -0.796 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS                                     ; Integrador:Integrador1|estado.aberto   ; ok                                     ; clock       ; 0.500        ; -0.019     ; 1.309      ;
; -0.756 ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador4|estado.aberto   ; Integrador:Integrador4|estado.aberto_s ; clock       ; 0.500        ; -0.188     ; 1.100      ;
; -0.728 ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador4|estado.aberto   ; Integrador:Integrador4|estado.aberto_s ; clock       ; 0.500        ; -0.188     ; 1.072      ;
; -0.723 ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador2|estado.aberto   ; Integrador:Integrador2|estado.aberto_s ; clock       ; 0.500        ; -0.268     ; 0.987      ;
; -0.722 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS                                     ; Integrador:Integrador4|estado.aberto   ; ok                                     ; clock       ; 0.500        ; -0.010     ; 1.244      ;
; -0.716 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS                                     ; Integrador:Integrador2|estado.aberto   ; ok                                     ; clock       ; 0.500        ; -0.003     ; 1.245      ;
; -0.704 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS                                     ; Integrador:Integrador3|estado.aberto   ; ok                                     ; clock       ; 0.500        ; -0.011     ; 1.225      ;
; -0.698 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS                                     ; Integrador:Integrador4|estado.aberto   ; ok                                     ; clock       ; 0.500        ; -0.010     ; 1.220      ;
; -0.697 ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador4|estado.aberto   ; Integrador:Integrador4|estado.aberto_s ; clock       ; 0.500        ; -0.188     ; 1.041      ;
; -0.696 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS                                     ; Integrador:Integrador3|estado.aberto   ; ok                                     ; clock       ; 0.500        ; -0.011     ; 1.217      ;
; -0.674 ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador4|estado.aberto   ; Integrador:Integrador4|estado.aberto_s ; clock       ; 0.500        ; -0.188     ; 1.018      ;
; -0.672 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS                                     ; Integrador:Integrador1|estado.aberto   ; ok                                     ; clock       ; 0.500        ; -0.019     ; 1.185      ;
; -0.669 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS                                     ; Integrador:Integrador2|estado.aberto   ; ok                                     ; clock       ; 0.500        ; -0.003     ; 1.198      ;
; -0.663 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS                                     ; Integrador:Integrador4|estado.aberto   ; ok                                     ; clock       ; 0.500        ; -0.010     ; 1.185      ;
; -0.659 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS                                     ; Integrador:Integrador1|estado.aberto   ; ok                                     ; clock       ; 0.500        ; -0.019     ; 1.172      ;
; -0.652 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS                                     ; Integrador:Integrador1|estado.aberto   ; ok                                     ; clock       ; 0.500        ; -0.019     ; 1.165      ;
; -0.649 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS                                     ; Integrador:Integrador4|estado.aberto   ; ok                                     ; clock       ; 0.500        ; -0.010     ; 1.171      ;
; -0.634 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS                                     ; Integrador:Integrador3|estado.aberto   ; ok                                     ; clock       ; 0.500        ; -0.011     ; 1.155      ;
; -0.628 ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador2|estado.aberto   ; Integrador:Integrador2|estado.aberto_s ; clock       ; 0.500        ; -0.268     ; 0.892      ;
; -0.603 ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador2|estado.aberto   ; Integrador:Integrador2|estado.aberto_s ; clock       ; 0.500        ; -0.268     ; 0.867      ;
; -0.535 ; Integrador:Integrador1|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador1|estado.aberto   ; fechar                                 ; clock       ; 0.500        ; -0.228     ; 0.839      ;
; -0.522 ; Integrador:Integrador1|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador1|estado.aberto_s ; fechar                                 ; clock       ; 0.500        ; -0.228     ; 0.826      ;
; -0.419 ; Integrador:Integrador3|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador3|estado.aberto_s ; fechar                                 ; clock       ; 0.500        ; -0.083     ; 0.868      ;
; -0.414 ; Integrador:Integrador2|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador2|estado.aberto   ; fechar                                 ; clock       ; 0.500        ; -0.067     ; 0.879      ;
; -0.357 ; Integrador:Integrador2|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador2|estado.aberto_s ; fechar                                 ; clock       ; 0.500        ; -0.067     ; 0.822      ;
; -0.352 ; Integrador:Integrador3|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador3|estado.aberto   ; fechar                                 ; clock       ; 0.500        ; -0.084     ; 0.800      ;
; -0.323 ; Reg4Bits:regButtons1|FF_D:FF_B3|QS                                   ; Integrador:Integrador4|estado.aberto_s ; ok                                     ; clock       ; 0.500        ; 0.326      ; 1.181      ;
; -0.254 ; Reg4Bits:regButtons1|FF_D:FF_B1|QS                                   ; Integrador:Integrador2|estado.aberto_s ; ok                                     ; clock       ; 0.500        ; 0.194      ; 0.980      ;
; -0.235 ; Reg4Bits:regButtons1|FF_D:FF_B2|QS                                   ; Integrador:Integrador3|estado.aberto_s ; ok                                     ; clock       ; 0.500        ; 0.314      ; 1.081      ;
; -0.215 ; Integrador:Integrador4|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador4|estado.aberto   ; fechar                                 ; clock       ; 0.500        ; -0.005     ; 0.742      ;
; -0.175 ; Reg4Bits:regButtons1|FF_D:FF_B0|QS                                   ; Integrador:Integrador1|estado.aberto_s ; ok                                     ; clock       ; 0.500        ; 0.317      ; 1.024      ;
; -0.165 ; Integrador:Integrador4|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador4|estado.aberto_s ; fechar                                 ; clock       ; 0.500        ; -0.005     ; 0.692      ;
; -0.027 ; Reg4Bits:regButtons1|FF_D:FF_B0|QS                                   ; Integrador:Integrador1|estado.aberto   ; ok                                     ; clock       ; 0.500        ; 0.317      ; 0.876      ;
; 0.042  ; Reg4Bits:regButtons1|FF_D:FF_B3|QS                                   ; Integrador:Integrador4|estado.aberto   ; ok                                     ; clock       ; 0.500        ; 0.326      ; 0.816      ;
; 0.086  ; Reg4Bits:regButtons1|FF_D:FF_B1|QS                                   ; Integrador:Integrador2|estado.aberto   ; ok                                     ; clock       ; 0.500        ; 0.194      ; 0.640      ;
; 0.093  ; Integrador:Integrador4|estado.aberto                                 ; Integrador:Integrador4|estado.aberto_s ; clock                                  ; clock       ; 1.000        ; 0.000      ; 0.939      ;
; 0.111  ; Integrador:Integrador2|estado.aberto                                 ; Integrador:Integrador2|estado.aberto_s ; clock                                  ; clock       ; 1.000        ; 0.000      ; 0.921      ;
; 0.141  ; Integrador:Integrador3|estado.aberto                                 ; Integrador:Integrador3|estado.aberto_s ; clock                                  ; clock       ; 1.000        ; 0.001      ; 0.892      ;
; 0.145  ; Reg4Bits:regButtons1|FF_D:FF_B2|QS                                   ; Integrador:Integrador3|estado.aberto   ; ok                                     ; clock       ; 0.500        ; 0.313      ; 0.700      ;
; 0.172  ; Integrador:Integrador4|estado.aberto                                 ; Integrador:Integrador4|estado.aberto   ; clock                                  ; clock       ; 1.000        ; 0.000      ; 0.860      ;
; 0.173  ; Integrador:Integrador3|estado.aberto                                 ; Integrador:Integrador3|estado.aberto   ; clock                                  ; clock       ; 1.000        ; 0.000      ; 0.859      ;
; 0.179  ; Integrador:Integrador2|estado.aberto                                 ; Integrador:Integrador2|estado.aberto   ; clock                                  ; clock       ; 1.000        ; 0.000      ; 0.853      ;
; 0.220  ; Integrador:Integrador1|estado.aberto                                 ; Integrador:Integrador1|estado.aberto_s ; clock                                  ; clock       ; 1.000        ; 0.000      ; 0.812      ;
; 0.347  ; Integrador:Integrador1|estado.aberto                                 ; Integrador:Integrador1|estado.aberto   ; clock                                  ; clock       ; 1.000        ; 0.000      ; 0.685      ;
; 0.496  ; fechar                                                               ; Integrador:Integrador1|estado.aberto_s ; fechar                                 ; clock       ; 0.500        ; 1.600      ; 1.636      ;
; 0.511  ; fechar                                                               ; Integrador:Integrador3|estado.aberto_s ; fechar                                 ; clock       ; 0.500        ; 1.609      ; 1.630      ;
; 0.542  ; ok                                                                   ; Integrador:Integrador1|estado.aberto   ; ok                                     ; clock       ; 0.500        ; 1.600      ; 1.590      ;
; 0.543  ; ok                                                                   ; Integrador:Integrador3|estado.aberto_s ; ok                                     ; clock       ; 0.500        ; 1.609      ; 1.598      ;
; 0.548  ; ok                                                                   ; Integrador:Integrador3|estado.aberto   ; ok                                     ; clock       ; 0.500        ; 1.608      ; 1.592      ;
; 0.564  ; ok                                                                   ; Integrador:Integrador1|estado.aberto_s ; ok                                     ; clock       ; 0.500        ; 1.600      ; 1.568      ;
; 0.594  ; ok                                                                   ; Integrador:Integrador4|estado.aberto   ; ok                                     ; clock       ; 0.500        ; 1.609      ; 1.547      ;
; 0.599  ; ok                                                                   ; Integrador:Integrador2|estado.aberto   ; ok                                     ; clock       ; 0.500        ; 1.616      ; 1.549      ;
; 0.602  ; ok                                                                   ; Integrador:Integrador2|estado.aberto_s ; ok                                     ; clock       ; 0.500        ; 1.616      ; 1.546      ;
; 0.606  ; fechar                                                               ; Integrador:Integrador2|estado.aberto_s ; fechar                                 ; clock       ; 0.500        ; 1.616      ; 1.542      ;
; 0.614  ; fechar                                                               ; Integrador:Integrador4|estado.aberto_s ; fechar                                 ; clock       ; 0.500        ; 1.609      ; 1.527      ;
; 0.619  ; ok                                                                   ; Integrador:Integrador4|estado.aberto_s ; ok                                     ; clock       ; 0.500        ; 1.609      ; 1.522      ;
; 0.996  ; fechar                                                               ; Integrador:Integrador1|estado.aberto_s ; fechar                                 ; clock       ; 1.000        ; 1.600      ; 1.636      ;
; 1.011  ; fechar                                                               ; Integrador:Integrador3|estado.aberto_s ; fechar                                 ; clock       ; 1.000        ; 1.609      ; 1.630      ;
; 1.042  ; ok                                                                   ; Integrador:Integrador1|estado.aberto   ; ok                                     ; clock       ; 1.000        ; 1.600      ; 1.590      ;
; 1.043  ; ok                                                                   ; Integrador:Integrador3|estado.aberto_s ; ok                                     ; clock       ; 1.000        ; 1.609      ; 1.598      ;
; 1.048  ; ok                                                                   ; Integrador:Integrador3|estado.aberto   ; ok                                     ; clock       ; 1.000        ; 1.608      ; 1.592      ;
; 1.059  ; Integrador:Integrador1|estado.aberto_s                               ; Integrador:Integrador1|estado.aberto_s ; Integrador:Integrador1|estado.aberto_s ; clock       ; 0.500        ; 1.600      ; 1.214      ;
; 1.059  ; Integrador:Integrador1|estado.aberto_s                               ; Integrador:Integrador1|estado.aberto   ; Integrador:Integrador1|estado.aberto_s ; clock       ; 0.500        ; 1.600      ; 1.214      ;
; 1.064  ; ok                                                                   ; Integrador:Integrador1|estado.aberto_s ; ok                                     ; clock       ; 1.000        ; 1.600      ; 1.568      ;
; 1.094  ; ok                                                                   ; Integrador:Integrador4|estado.aberto   ; ok                                     ; clock       ; 1.000        ; 1.609      ; 1.547      ;
; 1.099  ; ok                                                                   ; Integrador:Integrador2|estado.aberto   ; ok                                     ; clock       ; 1.000        ; 1.616      ; 1.549      ;
; 1.102  ; ok                                                                   ; Integrador:Integrador2|estado.aberto_s ; ok                                     ; clock       ; 1.000        ; 1.616      ; 1.546      ;
; 1.106  ; fechar                                                               ; Integrador:Integrador2|estado.aberto_s ; fechar                                 ; clock       ; 1.000        ; 1.616      ; 1.542      ;
; 1.114  ; fechar                                                               ; Integrador:Integrador4|estado.aberto_s ; fechar                                 ; clock       ; 1.000        ; 1.609      ; 1.527      ;
; 1.119  ; ok                                                                   ; Integrador:Integrador4|estado.aberto_s ; ok                                     ; clock       ; 1.000        ; 1.609      ; 1.522      ;
; 1.284  ; Integrador:Integrador2|estado.aberto_s                               ; Integrador:Integrador2|estado.aberto_s ; Integrador:Integrador2|estado.aberto_s ; clock       ; 0.500        ; 1.616      ; 1.005      ;
; 1.324  ; Integrador:Integrador4|estado.aberto_s                               ; Integrador:Integrador4|estado.aberto_s ; Integrador:Integrador4|estado.aberto_s ; clock       ; 0.500        ; 1.609      ; 0.958      ;
; 1.409  ; Integrador:Integrador2|estado.aberto_s                               ; Integrador:Integrador2|estado.aberto   ; Integrador:Integrador2|estado.aberto_s ; clock       ; 0.500        ; 1.616      ; 0.880      ;
; 1.411  ; Integrador:Integrador3|estado.aberto_s                               ; Integrador:Integrador3|estado.aberto   ; Integrador:Integrador3|estado.aberto_s ; clock       ; 0.500        ; 1.608      ; 0.870      ;
; 1.468  ; Integrador:Integrador3|estado.aberto_s                               ; Integrador:Integrador3|estado.aberto_s ; Integrador:Integrador3|estado.aberto_s ; clock       ; 0.500        ; 1.609      ; 0.814      ;
; 1.559  ; Integrador:Integrador1|estado.aberto_s                               ; Integrador:Integrador1|estado.aberto_s ; Integrador:Integrador1|estado.aberto_s ; clock       ; 1.000        ; 1.600      ; 1.214      ;
; 1.559  ; Integrador:Integrador1|estado.aberto_s                               ; Integrador:Integrador1|estado.aberto   ; Integrador:Integrador1|estado.aberto_s ; clock       ; 1.000        ; 1.600      ; 1.214      ;
; 1.595  ; Integrador:Integrador4|estado.aberto_s                               ; Integrador:Integrador4|estado.aberto   ; Integrador:Integrador4|estado.aberto_s ; clock       ; 0.500        ; 1.609      ; 0.687      ;
; 1.784  ; Integrador:Integrador2|estado.aberto_s                               ; Integrador:Integrador2|estado.aberto_s ; Integrador:Integrador2|estado.aberto_s ; clock       ; 1.000        ; 1.616      ; 1.005      ;
; 1.824  ; Integrador:Integrador4|estado.aberto_s                               ; Integrador:Integrador4|estado.aberto_s ; Integrador:Integrador4|estado.aberto_s ; clock       ; 1.000        ; 1.609      ; 0.958      ;
; 1.909  ; Integrador:Integrador2|estado.aberto_s                               ; Integrador:Integrador2|estado.aberto   ; Integrador:Integrador2|estado.aberto_s ; clock       ; 1.000        ; 1.616      ; 0.880      ;
; 1.911  ; Integrador:Integrador3|estado.aberto_s                               ; Integrador:Integrador3|estado.aberto   ; Integrador:Integrador3|estado.aberto_s ; clock       ; 1.000        ; 1.608      ; 0.870      ;
; 1.968  ; Integrador:Integrador3|estado.aberto_s                               ; Integrador:Integrador3|estado.aberto_s ; Integrador:Integrador3|estado.aberto_s ; clock       ; 1.000        ; 1.609      ; 0.814      ;
; 2.095  ; Integrador:Integrador4|estado.aberto_s                               ; Integrador:Integrador4|estado.aberto   ; Integrador:Integrador4|estado.aberto_s ; clock       ; 1.000        ; 1.609      ; 0.687      ;
+--------+----------------------------------------------------------------------+----------------------------------------+----------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Integrador:Integrador2|estado.aberto_s'                                                                                                                                                       ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 0.602 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; 1.000        ; 0.265      ; 0.695      ;
; 0.609 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; 1.000        ; 0.265      ; 0.688      ;
; 0.694 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; 1.000        ; 0.265      ; 0.603      ;
; 0.724 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; 1.000        ; 0.265      ; 0.573      ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Integrador:Integrador4|estado.aberto_s'                                                                                                                                                       ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 0.638 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; 1.000        ; 0.178      ; 0.572      ;
; 0.719 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; 1.000        ; 0.178      ; 0.491      ;
; 0.807 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; 1.000        ; 0.178      ; 0.403      ;
; 0.810 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; 1.000        ; 0.178      ; 0.400      ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Integrador:Integrador1|estado.aberto_s'                                                                                                                                                       ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 1.025 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; 1.000        ; 0.881      ; 0.888      ;
; 1.105 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; 1.000        ; 0.881      ; 0.808      ;
; 1.122 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; 1.000        ; 0.881      ; 0.791      ;
; 1.215 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; 1.000        ; 0.881      ; 0.698      ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Integrador:Integrador3|estado.aberto_s'                                                                                                                                                       ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 1.182 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; 1.000        ; 0.909      ; 0.759      ;
; 1.246 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; 1.000        ; 0.909      ; 0.695      ;
; 1.348 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; 1.000        ; 0.909      ; 0.593      ;
; 1.361 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; 1.000        ; 0.909      ; 0.580      ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock'                                                                                                                                                                                               ;
+--------+----------------------------------------------------------------------+----------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                            ; To Node                                ; Launch Clock                           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------+----------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; -1.542 ; Integrador:Integrador2|estado.aberto_s                               ; Integrador:Integrador2|estado.aberto_s ; Integrador:Integrador2|estado.aberto_s ; clock       ; 0.000        ; 1.616      ; 0.367      ;
; -1.535 ; Integrador:Integrador3|estado.aberto_s                               ; Integrador:Integrador3|estado.aberto_s ; Integrador:Integrador3|estado.aberto_s ; clock       ; 0.000        ; 1.609      ; 0.367      ;
; -1.535 ; Integrador:Integrador4|estado.aberto_s                               ; Integrador:Integrador4|estado.aberto_s ; Integrador:Integrador4|estado.aberto_s ; clock       ; 0.000        ; 1.609      ; 0.367      ;
; -1.526 ; Integrador:Integrador1|estado.aberto_s                               ; Integrador:Integrador1|estado.aberto_s ; Integrador:Integrador1|estado.aberto_s ; clock       ; 0.000        ; 1.600      ; 0.367      ;
; -1.286 ; Integrador:Integrador1|estado.aberto_s                               ; Integrador:Integrador1|estado.aberto   ; Integrador:Integrador1|estado.aberto_s ; clock       ; 0.000        ; 1.600      ; 0.607      ;
; -1.215 ; Integrador:Integrador4|estado.aberto_s                               ; Integrador:Integrador4|estado.aberto   ; Integrador:Integrador4|estado.aberto_s ; clock       ; 0.000        ; 1.609      ; 0.687      ;
; -1.042 ; Integrador:Integrador2|estado.aberto_s                               ; Integrador:Integrador2|estado.aberto_s ; Integrador:Integrador2|estado.aberto_s ; clock       ; -0.500       ; 1.616      ; 0.367      ;
; -1.035 ; Integrador:Integrador3|estado.aberto_s                               ; Integrador:Integrador3|estado.aberto_s ; Integrador:Integrador3|estado.aberto_s ; clock       ; -0.500       ; 1.609      ; 0.367      ;
; -1.035 ; Integrador:Integrador4|estado.aberto_s                               ; Integrador:Integrador4|estado.aberto_s ; Integrador:Integrador4|estado.aberto_s ; clock       ; -0.500       ; 1.609      ; 0.367      ;
; -1.031 ; Integrador:Integrador3|estado.aberto_s                               ; Integrador:Integrador3|estado.aberto   ; Integrador:Integrador3|estado.aberto_s ; clock       ; 0.000        ; 1.608      ; 0.870      ;
; -1.029 ; Integrador:Integrador2|estado.aberto_s                               ; Integrador:Integrador2|estado.aberto   ; Integrador:Integrador2|estado.aberto_s ; clock       ; 0.000        ; 1.616      ; 0.880      ;
; -1.026 ; Integrador:Integrador1|estado.aberto_s                               ; Integrador:Integrador1|estado.aberto_s ; Integrador:Integrador1|estado.aberto_s ; clock       ; -0.500       ; 1.600      ; 0.367      ;
; -0.786 ; Integrador:Integrador1|estado.aberto_s                               ; Integrador:Integrador1|estado.aberto   ; Integrador:Integrador1|estado.aberto_s ; clock       ; -0.500       ; 1.600      ; 0.607      ;
; -0.715 ; Integrador:Integrador4|estado.aberto_s                               ; Integrador:Integrador4|estado.aberto   ; Integrador:Integrador4|estado.aberto_s ; clock       ; -0.500       ; 1.609      ; 0.687      ;
; -0.531 ; Integrador:Integrador3|estado.aberto_s                               ; Integrador:Integrador3|estado.aberto   ; Integrador:Integrador3|estado.aberto_s ; clock       ; -0.500       ; 1.608      ; 0.870      ;
; -0.529 ; Integrador:Integrador2|estado.aberto_s                               ; Integrador:Integrador2|estado.aberto   ; Integrador:Integrador2|estado.aberto_s ; clock       ; -0.500       ; 1.616      ; 0.880      ;
; -0.239 ; ok                                                                   ; Integrador:Integrador4|estado.aberto_s ; ok                                     ; clock       ; 0.000        ; 1.609      ; 1.522      ;
; -0.234 ; fechar                                                               ; Integrador:Integrador4|estado.aberto_s ; fechar                                 ; clock       ; 0.000        ; 1.609      ; 1.527      ;
; -0.226 ; fechar                                                               ; Integrador:Integrador2|estado.aberto_s ; fechar                                 ; clock       ; 0.000        ; 1.616      ; 1.542      ;
; -0.222 ; ok                                                                   ; Integrador:Integrador2|estado.aberto_s ; ok                                     ; clock       ; 0.000        ; 1.616      ; 1.546      ;
; -0.219 ; ok                                                                   ; Integrador:Integrador2|estado.aberto   ; ok                                     ; clock       ; 0.000        ; 1.616      ; 1.549      ;
; -0.214 ; ok                                                                   ; Integrador:Integrador4|estado.aberto   ; ok                                     ; clock       ; 0.000        ; 1.609      ; 1.547      ;
; -0.184 ; ok                                                                   ; Integrador:Integrador1|estado.aberto_s ; ok                                     ; clock       ; 0.000        ; 1.600      ; 1.568      ;
; -0.168 ; ok                                                                   ; Integrador:Integrador3|estado.aberto   ; ok                                     ; clock       ; 0.000        ; 1.608      ; 1.592      ;
; -0.163 ; ok                                                                   ; Integrador:Integrador3|estado.aberto_s ; ok                                     ; clock       ; 0.000        ; 1.609      ; 1.598      ;
; -0.162 ; ok                                                                   ; Integrador:Integrador1|estado.aberto   ; ok                                     ; clock       ; 0.000        ; 1.600      ; 1.590      ;
; -0.131 ; fechar                                                               ; Integrador:Integrador3|estado.aberto_s ; fechar                                 ; clock       ; 0.000        ; 1.609      ; 1.630      ;
; -0.116 ; fechar                                                               ; Integrador:Integrador1|estado.aberto_s ; fechar                                 ; clock       ; 0.000        ; 1.600      ; 1.636      ;
; 0.215  ; Integrador:Integrador1|estado.aberto                                 ; Integrador:Integrador1|estado.aberto   ; clock                                  ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Integrador:Integrador2|estado.aberto                                 ; Integrador:Integrador2|estado.aberto   ; clock                                  ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Integrador:Integrador3|estado.aberto                                 ; Integrador:Integrador3|estado.aberto   ; clock                                  ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Integrador:Integrador4|estado.aberto                                 ; Integrador:Integrador4|estado.aberto   ; clock                                  ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.261  ; ok                                                                   ; Integrador:Integrador4|estado.aberto_s ; ok                                     ; clock       ; -0.500       ; 1.609      ; 1.522      ;
; 0.266  ; fechar                                                               ; Integrador:Integrador4|estado.aberto_s ; fechar                                 ; clock       ; -0.500       ; 1.609      ; 1.527      ;
; 0.274  ; fechar                                                               ; Integrador:Integrador2|estado.aberto_s ; fechar                                 ; clock       ; -0.500       ; 1.616      ; 1.542      ;
; 0.278  ; ok                                                                   ; Integrador:Integrador2|estado.aberto_s ; ok                                     ; clock       ; -0.500       ; 1.616      ; 1.546      ;
; 0.281  ; ok                                                                   ; Integrador:Integrador2|estado.aberto   ; ok                                     ; clock       ; -0.500       ; 1.616      ; 1.549      ;
; 0.286  ; ok                                                                   ; Integrador:Integrador4|estado.aberto   ; ok                                     ; clock       ; -0.500       ; 1.609      ; 1.547      ;
; 0.316  ; ok                                                                   ; Integrador:Integrador1|estado.aberto_s ; ok                                     ; clock       ; -0.500       ; 1.600      ; 1.568      ;
; 0.332  ; ok                                                                   ; Integrador:Integrador3|estado.aberto   ; ok                                     ; clock       ; -0.500       ; 1.608      ; 1.592      ;
; 0.337  ; ok                                                                   ; Integrador:Integrador3|estado.aberto_s ; ok                                     ; clock       ; -0.500       ; 1.609      ; 1.598      ;
; 0.338  ; ok                                                                   ; Integrador:Integrador1|estado.aberto   ; ok                                     ; clock       ; -0.500       ; 1.600      ; 1.590      ;
; 0.369  ; fechar                                                               ; Integrador:Integrador3|estado.aberto_s ; fechar                                 ; clock       ; -0.500       ; 1.609      ; 1.630      ;
; 0.384  ; fechar                                                               ; Integrador:Integrador1|estado.aberto_s ; fechar                                 ; clock       ; -0.500       ; 1.600      ; 1.636      ;
; 0.660  ; Integrador:Integrador1|estado.aberto                                 ; Integrador:Integrador1|estado.aberto_s ; clock                                  ; clock       ; 0.000        ; 0.000      ; 0.812      ;
; 0.665  ; Reg4Bits:regButtons1|FF_D:FF_B1|QS                                   ; Integrador:Integrador2|estado.aberto_s ; ok                                     ; clock       ; -0.500       ; 0.194      ; 0.511      ;
; 0.735  ; Reg4Bits:regButtons1|FF_D:FF_B2|QS                                   ; Integrador:Integrador3|estado.aberto   ; ok                                     ; clock       ; -0.500       ; 0.313      ; 0.700      ;
; 0.739  ; Integrador:Integrador3|estado.aberto                                 ; Integrador:Integrador3|estado.aberto_s ; clock                                  ; clock       ; 0.000        ; 0.001      ; 0.892      ;
; 0.742  ; Reg4Bits:regButtons1|FF_D:FF_B0|QS                                   ; Integrador:Integrador1|estado.aberto_s ; ok                                     ; clock       ; -0.500       ; 0.317      ; 0.711      ;
; 0.769  ; Integrador:Integrador2|estado.aberto                                 ; Integrador:Integrador2|estado.aberto_s ; clock                                  ; clock       ; 0.000        ; 0.000      ; 0.921      ;
; 0.787  ; Integrador:Integrador4|estado.aberto                                 ; Integrador:Integrador4|estado.aberto_s ; clock                                  ; clock       ; 0.000        ; 0.000      ; 0.939      ;
; 0.794  ; Reg4Bits:regButtons1|FF_D:FF_B1|QS                                   ; Integrador:Integrador2|estado.aberto   ; ok                                     ; clock       ; -0.500       ; 0.194      ; 0.640      ;
; 0.838  ; Reg4Bits:regButtons1|FF_D:FF_B3|QS                                   ; Integrador:Integrador4|estado.aberto_s ; ok                                     ; clock       ; -0.500       ; 0.326      ; 0.816      ;
; 0.838  ; Reg4Bits:regButtons1|FF_D:FF_B3|QS                                   ; Integrador:Integrador4|estado.aberto   ; ok                                     ; clock       ; -0.500       ; 0.326      ; 0.816      ;
; 0.907  ; Reg4Bits:regButtons1|FF_D:FF_B0|QS                                   ; Integrador:Integrador1|estado.aberto   ; ok                                     ; clock       ; -0.500       ; 0.317      ; 0.876      ;
; 1.009  ; Integrador:Integrador4|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador4|estado.aberto_s ; fechar                                 ; clock       ; -0.500       ; -0.005     ; 0.656      ;
; 1.018  ; Reg4Bits:regButtons1|FF_D:FF_B2|QS                                   ; Integrador:Integrador3|estado.aberto_s ; ok                                     ; clock       ; -0.500       ; 0.314      ; 0.984      ;
; 1.095  ; Integrador:Integrador4|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador4|estado.aberto   ; fechar                                 ; clock       ; -0.500       ; -0.005     ; 0.742      ;
; 1.231  ; Integrador:Integrador2|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador2|estado.aberto_s ; fechar                                 ; clock       ; -0.500       ; -0.067     ; 0.816      ;
; 1.232  ; Integrador:Integrador3|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador3|estado.aberto   ; fechar                                 ; clock       ; -0.500       ; -0.084     ; 0.800      ;
; 1.244  ; Integrador:Integrador3|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador3|estado.aberto_s ; fechar                                 ; clock       ; -0.500       ; -0.083     ; 0.813      ;
; 1.294  ; Integrador:Integrador2|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador2|estado.aberto   ; fechar                                 ; clock       ; -0.500       ; -0.067     ; 0.879      ;
; 1.357  ; Integrador:Integrador1|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador1|estado.aberto_s ; fechar                                 ; clock       ; -0.500       ; -0.228     ; 0.781      ;
; 1.409  ; Integrador:Integrador1|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador1|estado.aberto   ; fechar                                 ; clock       ; -0.500       ; -0.228     ; 0.833      ;
; 1.483  ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador2|estado.aberto   ; Integrador:Integrador2|estado.aberto_s ; clock       ; -0.500       ; -0.268     ; 0.867      ;
; 1.508  ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador2|estado.aberto   ; Integrador:Integrador2|estado.aberto_s ; clock       ; -0.500       ; -0.268     ; 0.892      ;
; 1.514  ; Reg4Bits:regSenha1|FF_D:FF_B3|QS                                     ; Integrador:Integrador3|estado.aberto   ; ok                                     ; clock       ; -0.500       ; -0.011     ; 1.155      ;
; 1.529  ; Reg4Bits:regSenha1|FF_D:FF_B1|QS                                     ; Integrador:Integrador4|estado.aberto   ; ok                                     ; clock       ; -0.500       ; -0.010     ; 1.171      ;
; 1.532  ; Reg4Bits:regSenha1|FF_D:FF_B0|QS                                     ; Integrador:Integrador1|estado.aberto   ; ok                                     ; clock       ; -0.500       ; -0.019     ; 1.165      ;
; 1.539  ; Reg4Bits:regSenha1|FF_D:FF_B1|QS                                     ; Integrador:Integrador1|estado.aberto   ; ok                                     ; clock       ; -0.500       ; -0.019     ; 1.172      ;
; 1.543  ; Reg4Bits:regSenha1|FF_D:FF_B0|QS                                     ; Integrador:Integrador4|estado.aberto   ; ok                                     ; clock       ; -0.500       ; -0.010     ; 1.185      ;
; 1.549  ; Reg4Bits:regSenha1|FF_D:FF_B2|QS                                     ; Integrador:Integrador2|estado.aberto   ; ok                                     ; clock       ; -0.500       ; -0.003     ; 1.198      ;
; 1.552  ; Reg4Bits:regSenha1|FF_D:FF_B2|QS                                     ; Integrador:Integrador1|estado.aberto   ; ok                                     ; clock       ; -0.500       ; -0.019     ; 1.185      ;
; 1.554  ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador4|estado.aberto   ; Integrador:Integrador4|estado.aberto_s ; clock       ; -0.500       ; -0.188     ; 1.018      ;
; 1.576  ; Reg4Bits:regSenha1|FF_D:FF_B0|QS                                     ; Integrador:Integrador3|estado.aberto   ; ok                                     ; clock       ; -0.500       ; -0.011     ; 1.217      ;
; 1.577  ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador4|estado.aberto   ; Integrador:Integrador4|estado.aberto_s ; clock       ; -0.500       ; -0.188     ; 1.041      ;
; 1.578  ; Reg4Bits:regSenha1|FF_D:FF_B2|QS                                     ; Integrador:Integrador4|estado.aberto   ; ok                                     ; clock       ; -0.500       ; -0.010     ; 1.220      ;
; 1.584  ; Reg4Bits:regSenha1|FF_D:FF_B1|QS                                     ; Integrador:Integrador3|estado.aberto   ; ok                                     ; clock       ; -0.500       ; -0.011     ; 1.225      ;
; 1.596  ; Reg4Bits:regSenha1|FF_D:FF_B0|QS                                     ; Integrador:Integrador2|estado.aberto   ; ok                                     ; clock       ; -0.500       ; -0.003     ; 1.245      ;
; 1.602  ; Reg4Bits:regSenha1|FF_D:FF_B3|QS                                     ; Integrador:Integrador4|estado.aberto   ; ok                                     ; clock       ; -0.500       ; -0.010     ; 1.244      ;
; 1.603  ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador2|estado.aberto   ; Integrador:Integrador2|estado.aberto_s ; clock       ; -0.500       ; -0.268     ; 0.987      ;
; 1.608  ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador4|estado.aberto   ; Integrador:Integrador4|estado.aberto_s ; clock       ; -0.500       ; -0.188     ; 1.072      ;
; 1.636  ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador4|estado.aberto   ; Integrador:Integrador4|estado.aberto_s ; clock       ; -0.500       ; -0.188     ; 1.100      ;
; 1.676  ; Reg4Bits:regSenha1|FF_D:FF_B3|QS                                     ; Integrador:Integrador1|estado.aberto   ; ok                                     ; clock       ; -0.500       ; -0.019     ; 1.309      ;
; 1.719  ; Reg4Bits:regSenha1|FF_D:FF_B1|QS                                     ; Integrador:Integrador2|estado.aberto   ; ok                                     ; clock       ; -0.500       ; -0.003     ; 1.368      ;
; 1.738  ; Reg4Bits:regSenha1|FF_D:FF_B2|QS                                     ; Integrador:Integrador3|estado.aberto   ; ok                                     ; clock       ; -0.500       ; -0.011     ; 1.379      ;
; 1.744  ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador2|estado.aberto   ; Integrador:Integrador2|estado.aberto_s ; clock       ; -0.500       ; -0.268     ; 1.128      ;
; 1.823  ; Reg4Bits:regSenha1|FF_D:FF_B3|QS                                     ; Integrador:Integrador2|estado.aberto   ; ok                                     ; clock       ; -0.500       ; -0.003     ; 1.472      ;
; 1.952  ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador1|estado.aberto   ; Integrador:Integrador1|estado.aberto_s ; clock       ; -0.500       ; -0.900     ; 0.704      ;
; 1.981  ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador1|estado.aberto   ; Integrador:Integrador1|estado.aberto_s ; clock       ; -0.500       ; -0.900     ; 0.733      ;
; 2.066  ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador1|estado.aberto   ; Integrador:Integrador1|estado.aberto_s ; clock       ; -0.500       ; -0.900     ; 0.818      ;
; 2.095  ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador1|estado.aberto   ; Integrador:Integrador1|estado.aberto_s ; clock       ; -0.500       ; -0.900     ; 0.847      ;
; 2.178  ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador3|estado.aberto   ; Integrador:Integrador3|estado.aberto_s ; clock       ; -0.500       ; -0.920     ; 0.910      ;
; 2.200  ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador3|estado.aberto   ; Integrador:Integrador3|estado.aberto_s ; clock       ; -0.500       ; -0.920     ; 0.932      ;
; 2.246  ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador3|estado.aberto   ; Integrador:Integrador3|estado.aberto_s ; clock       ; -0.500       ; -0.920     ; 0.978      ;
; 2.269  ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador3|estado.aberto   ; Integrador:Integrador3|estado.aberto_s ; clock       ; -0.500       ; -0.920     ; 1.001      ;
+--------+----------------------------------------------------------------------+----------------------------------------+----------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Integrador:Integrador3|estado.aberto_s'                                                                                                                                                         ;
+--------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; -0.481 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; 0.000        ; 0.909      ; 0.580      ;
; -0.468 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; 0.000        ; 0.909      ; 0.593      ;
; -0.366 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; 0.000        ; 0.909      ; 0.695      ;
; -0.302 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; 0.000        ; 0.909      ; 0.759      ;
+--------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Integrador:Integrador1|estado.aberto_s'                                                                                                                                                         ;
+--------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; -0.335 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; 0.000        ; 0.881      ; 0.698      ;
; -0.242 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; 0.000        ; 0.881      ; 0.791      ;
; -0.225 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; 0.000        ; 0.881      ; 0.808      ;
; -0.145 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; 0.000        ; 0.881      ; 0.888      ;
+--------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Integrador:Integrador4|estado.aberto_s'                                                                                                                                                        ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 0.070 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; 0.000        ; 0.178      ; 0.400      ;
; 0.073 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; 0.000        ; 0.178      ; 0.403      ;
; 0.161 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; 0.000        ; 0.178      ; 0.491      ;
; 0.242 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; 0.000        ; 0.178      ; 0.572      ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Integrador:Integrador2|estado.aberto_s'                                                                                                                                                        ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 0.156 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; 0.000        ; 0.265      ; 0.573      ;
; 0.186 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; 0.000        ; 0.265      ; 0.603      ;
; 0.271 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; 0.000        ; 0.265      ; 0.688      ;
; 0.278 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; 0.000        ; 0.265      ; 0.695      ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'Integrador:Integrador4|estado.aberto_s'                                                                                                                                                         ;
+--------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; -0.265 ; Integrador:Integrador4|estado.aberto ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; clock        ; Integrador:Integrador4|estado.aberto_s ; 0.500        ; 0.188      ; 0.985      ;
; -0.265 ; Integrador:Integrador4|estado.aberto ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; clock        ; Integrador:Integrador4|estado.aberto_s ; 0.500        ; 0.188      ; 0.985      ;
; -0.265 ; Integrador:Integrador4|estado.aberto ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; clock        ; Integrador:Integrador4|estado.aberto_s ; 0.500        ; 0.188      ; 0.985      ;
; -0.265 ; Integrador:Integrador4|estado.aberto ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; clock        ; Integrador:Integrador4|estado.aberto_s ; 0.500        ; 0.188      ; 0.985      ;
; 0.319  ; Reg4Bits:regButtons1|FF_D:FF_B3|QS   ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; 1.000        ; 0.514      ; 1.227      ;
; 0.319  ; Reg4Bits:regButtons1|FF_D:FF_B3|QS   ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; 1.000        ; 0.514      ; 1.227      ;
; 0.319  ; Reg4Bits:regButtons1|FF_D:FF_B3|QS   ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; 1.000        ; 0.514      ; 1.227      ;
; 0.319  ; Reg4Bits:regButtons1|FF_D:FF_B3|QS   ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; 1.000        ; 0.514      ; 1.227      ;
+--------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'fechar'                                                                                                                                                     ;
+--------+--------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.209 ; Integrador:Integrador4|estado.aberto ; Integrador:Integrador4|Porta:Porta1|AbreFecha:abreFecha1|Sp ; clock        ; fechar      ; 0.500        ; 0.005      ; 0.746      ;
; -0.206 ; Integrador:Integrador2|estado.aberto ; Integrador:Integrador2|Porta:Porta1|AbreFecha:abreFecha1|Sp ; clock        ; fechar      ; 0.500        ; 0.067      ; 0.805      ;
; -0.201 ; Integrador:Integrador3|estado.aberto ; Integrador:Integrador3|Porta:Porta1|AbreFecha:abreFecha1|Sp ; clock        ; fechar      ; 0.500        ; 0.084      ; 0.817      ;
; -0.045 ; Integrador:Integrador1|estado.aberto ; Integrador:Integrador1|Porta:Porta1|AbreFecha:abreFecha1|Sp ; clock        ; fechar      ; 0.500        ; 0.228      ; 0.805      ;
+--------+--------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'Integrador:Integrador2|estado.aberto_s'                                                                                                                                                         ;
+--------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; -0.163 ; Integrador:Integrador2|estado.aberto ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; clock        ; Integrador:Integrador2|estado.aberto_s ; 0.500        ; 0.268      ; 0.963      ;
; -0.163 ; Integrador:Integrador2|estado.aberto ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; clock        ; Integrador:Integrador2|estado.aberto_s ; 0.500        ; 0.268      ; 0.963      ;
; -0.163 ; Integrador:Integrador2|estado.aberto ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; clock        ; Integrador:Integrador2|estado.aberto_s ; 0.500        ; 0.268      ; 0.963      ;
; -0.163 ; Integrador:Integrador2|estado.aberto ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; clock        ; Integrador:Integrador2|estado.aberto_s ; 0.500        ; 0.268      ; 0.963      ;
; 0.472  ; Reg4Bits:regButtons1|FF_D:FF_B1|QS   ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; 1.000        ; 0.462      ; 1.022      ;
; 0.472  ; Reg4Bits:regButtons1|FF_D:FF_B1|QS   ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; 1.000        ; 0.462      ; 1.022      ;
; 0.472  ; Reg4Bits:regButtons1|FF_D:FF_B1|QS   ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; 1.000        ; 0.462      ; 1.022      ;
; 0.472  ; Reg4Bits:regButtons1|FF_D:FF_B1|QS   ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; 1.000        ; 0.462      ; 1.022      ;
+--------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'Integrador:Integrador3|estado.aberto_s'                                                                                                                                                        ;
+-------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 0.386 ; Integrador:Integrador3|estado.aberto ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; clock        ; Integrador:Integrador3|estado.aberto_s ; 0.500        ; 0.920      ; 1.066      ;
; 0.386 ; Integrador:Integrador3|estado.aberto ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; clock        ; Integrador:Integrador3|estado.aberto_s ; 0.500        ; 0.920      ; 1.066      ;
; 0.386 ; Integrador:Integrador3|estado.aberto ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; clock        ; Integrador:Integrador3|estado.aberto_s ; 0.500        ; 0.920      ; 1.066      ;
; 0.386 ; Integrador:Integrador3|estado.aberto ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; clock        ; Integrador:Integrador3|estado.aberto_s ; 0.500        ; 0.920      ; 1.066      ;
; 1.010 ; Reg4Bits:regButtons1|FF_D:FF_B2|QS   ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; 1.000        ; 1.233      ; 1.255      ;
; 1.010 ; Reg4Bits:regButtons1|FF_D:FF_B2|QS   ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; 1.000        ; 1.233      ; 1.255      ;
; 1.010 ; Reg4Bits:regButtons1|FF_D:FF_B2|QS   ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; 1.000        ; 1.233      ; 1.255      ;
; 1.010 ; Reg4Bits:regButtons1|FF_D:FF_B2|QS   ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; 1.000        ; 1.233      ; 1.255      ;
+-------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'Integrador:Integrador1|estado.aberto_s'                                                                                                                                                        ;
+-------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 0.521 ; Integrador:Integrador1|estado.aberto ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; clock        ; Integrador:Integrador1|estado.aberto_s ; 0.500        ; 0.900      ; 0.911      ;
; 0.521 ; Integrador:Integrador1|estado.aberto ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; clock        ; Integrador:Integrador1|estado.aberto_s ; 0.500        ; 0.900      ; 0.911      ;
; 0.521 ; Integrador:Integrador1|estado.aberto ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; clock        ; Integrador:Integrador1|estado.aberto_s ; 0.500        ; 0.900      ; 0.911      ;
; 0.521 ; Integrador:Integrador1|estado.aberto ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; clock        ; Integrador:Integrador1|estado.aberto_s ; 0.500        ; 0.900      ; 0.911      ;
; 1.126 ; Reg4Bits:regButtons1|FF_D:FF_B0|QS   ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; 1.000        ; 1.217      ; 1.123      ;
; 1.126 ; Reg4Bits:regButtons1|FF_D:FF_B0|QS   ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; 1.000        ; 1.217      ; 1.123      ;
; 1.126 ; Reg4Bits:regButtons1|FF_D:FF_B0|QS   ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; 1.000        ; 1.217      ; 1.123      ;
; 1.126 ; Reg4Bits:regButtons1|FF_D:FF_B0|QS   ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; 1.000        ; 1.217      ; 1.123      ;
+-------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'Integrador:Integrador1|estado.aberto_s'                                                                                                                                                          ;
+--------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; -0.246 ; Reg4Bits:regButtons1|FF_D:FF_B0|QS   ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; 0.000        ; 1.217      ; 1.123      ;
; -0.246 ; Reg4Bits:regButtons1|FF_D:FF_B0|QS   ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; 0.000        ; 1.217      ; 1.123      ;
; -0.246 ; Reg4Bits:regButtons1|FF_D:FF_B0|QS   ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; 0.000        ; 1.217      ; 1.123      ;
; -0.246 ; Reg4Bits:regButtons1|FF_D:FF_B0|QS   ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; 0.000        ; 1.217      ; 1.123      ;
; 0.359  ; Integrador:Integrador1|estado.aberto ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; clock        ; Integrador:Integrador1|estado.aberto_s ; -0.500       ; 0.900      ; 0.911      ;
; 0.359  ; Integrador:Integrador1|estado.aberto ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; clock        ; Integrador:Integrador1|estado.aberto_s ; -0.500       ; 0.900      ; 0.911      ;
; 0.359  ; Integrador:Integrador1|estado.aberto ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; clock        ; Integrador:Integrador1|estado.aberto_s ; -0.500       ; 0.900      ; 0.911      ;
; 0.359  ; Integrador:Integrador1|estado.aberto ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; clock        ; Integrador:Integrador1|estado.aberto_s ; -0.500       ; 0.900      ; 0.911      ;
+--------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'Integrador:Integrador3|estado.aberto_s'                                                                                                                                                          ;
+--------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; -0.130 ; Reg4Bits:regButtons1|FF_D:FF_B2|QS   ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; 0.000        ; 1.233      ; 1.255      ;
; -0.130 ; Reg4Bits:regButtons1|FF_D:FF_B2|QS   ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; 0.000        ; 1.233      ; 1.255      ;
; -0.130 ; Reg4Bits:regButtons1|FF_D:FF_B2|QS   ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; 0.000        ; 1.233      ; 1.255      ;
; -0.130 ; Reg4Bits:regButtons1|FF_D:FF_B2|QS   ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; 0.000        ; 1.233      ; 1.255      ;
; 0.494  ; Integrador:Integrador3|estado.aberto ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; clock        ; Integrador:Integrador3|estado.aberto_s ; -0.500       ; 0.920      ; 1.066      ;
; 0.494  ; Integrador:Integrador3|estado.aberto ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; clock        ; Integrador:Integrador3|estado.aberto_s ; -0.500       ; 0.920      ; 1.066      ;
; 0.494  ; Integrador:Integrador3|estado.aberto ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; clock        ; Integrador:Integrador3|estado.aberto_s ; -0.500       ; 0.920      ; 1.066      ;
; 0.494  ; Integrador:Integrador3|estado.aberto ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; clock        ; Integrador:Integrador3|estado.aberto_s ; -0.500       ; 0.920      ; 1.066      ;
+--------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'Integrador:Integrador2|estado.aberto_s'                                                                                                                                                         ;
+-------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 0.408 ; Reg4Bits:regButtons1|FF_D:FF_B1|QS   ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; 0.000        ; 0.462      ; 1.022      ;
; 0.408 ; Reg4Bits:regButtons1|FF_D:FF_B1|QS   ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; 0.000        ; 0.462      ; 1.022      ;
; 0.408 ; Reg4Bits:regButtons1|FF_D:FF_B1|QS   ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; 0.000        ; 0.462      ; 1.022      ;
; 0.408 ; Reg4Bits:regButtons1|FF_D:FF_B1|QS   ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; 0.000        ; 0.462      ; 1.022      ;
; 1.043 ; Integrador:Integrador2|estado.aberto ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; clock        ; Integrador:Integrador2|estado.aberto_s ; -0.500       ; 0.268      ; 0.963      ;
; 1.043 ; Integrador:Integrador2|estado.aberto ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; clock        ; Integrador:Integrador2|estado.aberto_s ; -0.500       ; 0.268      ; 0.963      ;
; 1.043 ; Integrador:Integrador2|estado.aberto ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; clock        ; Integrador:Integrador2|estado.aberto_s ; -0.500       ; 0.268      ; 0.963      ;
; 1.043 ; Integrador:Integrador2|estado.aberto ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; clock        ; Integrador:Integrador2|estado.aberto_s ; -0.500       ; 0.268      ; 0.963      ;
+-------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'Integrador:Integrador4|estado.aberto_s'                                                                                                                                                         ;
+-------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 0.561 ; Reg4Bits:regButtons1|FF_D:FF_B3|QS   ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; 0.000        ; 0.514      ; 1.227      ;
; 0.561 ; Reg4Bits:regButtons1|FF_D:FF_B3|QS   ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; 0.000        ; 0.514      ; 1.227      ;
; 0.561 ; Reg4Bits:regButtons1|FF_D:FF_B3|QS   ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; 0.000        ; 0.514      ; 1.227      ;
; 0.561 ; Reg4Bits:regButtons1|FF_D:FF_B3|QS   ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; 0.000        ; 0.514      ; 1.227      ;
; 1.145 ; Integrador:Integrador4|estado.aberto ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; clock        ; Integrador:Integrador4|estado.aberto_s ; -0.500       ; 0.188      ; 0.985      ;
; 1.145 ; Integrador:Integrador4|estado.aberto ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; clock        ; Integrador:Integrador4|estado.aberto_s ; -0.500       ; 0.188      ; 0.985      ;
; 1.145 ; Integrador:Integrador4|estado.aberto ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; clock        ; Integrador:Integrador4|estado.aberto_s ; -0.500       ; 0.188      ; 0.985      ;
; 1.145 ; Integrador:Integrador4|estado.aberto ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; clock        ; Integrador:Integrador4|estado.aberto_s ; -0.500       ; 0.188      ; 0.985      ;
+-------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'fechar'                                                                                                                                                     ;
+-------+--------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.925 ; Integrador:Integrador1|estado.aberto ; Integrador:Integrador1|Porta:Porta1|AbreFecha:abreFecha1|Sp ; clock        ; fechar      ; -0.500       ; 0.228      ; 0.805      ;
; 1.081 ; Integrador:Integrador3|estado.aberto ; Integrador:Integrador3|Porta:Porta1|AbreFecha:abreFecha1|Sp ; clock        ; fechar      ; -0.500       ; 0.084      ; 0.817      ;
; 1.086 ; Integrador:Integrador2|estado.aberto ; Integrador:Integrador2|Porta:Porta1|AbreFecha:abreFecha1|Sp ; clock        ; fechar      ; -0.500       ; 0.067      ; 0.805      ;
; 1.089 ; Integrador:Integrador4|estado.aberto ; Integrador:Integrador4|Porta:Porta1|AbreFecha:abreFecha1|Sp ; clock        ; fechar      ; -0.500       ; 0.005      ; 0.746      ;
+-------+--------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock'                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock ; Rise       ; clock                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; Integrador:Integrador1|estado.aberto   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; Integrador:Integrador1|estado.aberto   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; Integrador:Integrador1|estado.aberto_s ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; Integrador:Integrador1|estado.aberto_s ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; Integrador:Integrador2|estado.aberto   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; Integrador:Integrador2|estado.aberto   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; Integrador:Integrador2|estado.aberto_s ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; Integrador:Integrador2|estado.aberto_s ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; Integrador:Integrador3|estado.aberto   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; Integrador:Integrador3|estado.aberto   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; Integrador:Integrador3|estado.aberto_s ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; Integrador:Integrador3|estado.aberto_s ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; Integrador:Integrador4|estado.aberto   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; Integrador:Integrador4|estado.aberto   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; Integrador:Integrador4|estado.aberto_s ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; Integrador:Integrador4|estado.aberto_s ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; Integrador1|estado.aberto_s|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; Integrador1|estado.aberto_s|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; Integrador1|estado.aberto|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; Integrador1|estado.aberto|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; Integrador2|estado.aberto_s|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; Integrador2|estado.aberto_s|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; Integrador2|estado.aberto|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; Integrador2|estado.aberto|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; Integrador3|estado.aberto_s|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; Integrador3|estado.aberto_s|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; Integrador3|estado.aberto|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; Integrador3|estado.aberto|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; Integrador4|estado.aberto_s|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; Integrador4|estado.aberto_s|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; Integrador4|estado.aberto|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; Integrador4|estado.aberto|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock|combout                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock|combout                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~clkctrl|inclk[0]                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~clkctrl|inclk[0]                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~clkctrl|outclk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~clkctrl|outclk                   ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'fechar'                                                                                                      ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                      ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; fechar ; Rise       ; fechar                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; fechar ; Rise       ; Integrador:Integrador1|Porta:Porta1|AbreFecha:abreFecha1|Sp ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; fechar ; Rise       ; Integrador:Integrador1|Porta:Porta1|AbreFecha:abreFecha1|Sp ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; fechar ; Rise       ; Integrador:Integrador2|Porta:Porta1|AbreFecha:abreFecha1|Sp ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; fechar ; Rise       ; Integrador:Integrador2|Porta:Porta1|AbreFecha:abreFecha1|Sp ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; fechar ; Rise       ; Integrador:Integrador3|Porta:Porta1|AbreFecha:abreFecha1|Sp ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; fechar ; Rise       ; Integrador:Integrador3|Porta:Porta1|AbreFecha:abreFecha1|Sp ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; fechar ; Rise       ; Integrador:Integrador4|Porta:Porta1|AbreFecha:abreFecha1|Sp ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; fechar ; Rise       ; Integrador:Integrador4|Porta:Porta1|AbreFecha:abreFecha1|Sp ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fechar ; Rise       ; Integrador1|Porta1|abreFecha1|Sp|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fechar ; Rise       ; Integrador1|Porta1|abreFecha1|Sp|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fechar ; Rise       ; Integrador1|Porta1|e_fechar|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fechar ; Rise       ; Integrador1|Porta1|e_fechar|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fechar ; Rise       ; Integrador1|Porta1|e_fechar|datac                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fechar ; Rise       ; Integrador1|Porta1|e_fechar|datac                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fechar ; Rise       ; Integrador2|Porta1|abreFecha1|Sp|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fechar ; Rise       ; Integrador2|Porta1|abreFecha1|Sp|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fechar ; Rise       ; Integrador2|Porta1|e_fechar|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fechar ; Rise       ; Integrador2|Porta1|e_fechar|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fechar ; Rise       ; Integrador2|Porta1|e_fechar|datac                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fechar ; Rise       ; Integrador2|Porta1|e_fechar|datac                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fechar ; Rise       ; Integrador3|Porta1|abreFecha1|Sp|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fechar ; Rise       ; Integrador3|Porta1|abreFecha1|Sp|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fechar ; Rise       ; Integrador3|Porta1|e_fechar|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fechar ; Rise       ; Integrador3|Porta1|e_fechar|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fechar ; Rise       ; Integrador3|Porta1|e_fechar|datac                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fechar ; Rise       ; Integrador3|Porta1|e_fechar|datac                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fechar ; Rise       ; Integrador4|Porta1|abreFecha1|Sp|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fechar ; Rise       ; Integrador4|Porta1|abreFecha1|Sp|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fechar ; Rise       ; Integrador4|Porta1|e_fechar|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fechar ; Rise       ; Integrador4|Porta1|e_fechar|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fechar ; Rise       ; Integrador4|Porta1|e_fechar|datad                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fechar ; Rise       ; Integrador4|Porta1|e_fechar|datad                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fechar ; Rise       ; fechar|combout                                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fechar ; Rise       ; fechar|combout                                              ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'ok'                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; ok    ; Rise       ; ok                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ok    ; Rise       ; Reg4Bits:regButtons1|FF_D:FF_B0|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ok    ; Rise       ; Reg4Bits:regButtons1|FF_D:FF_B0|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ok    ; Rise       ; Reg4Bits:regButtons1|FF_D:FF_B1|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ok    ; Rise       ; Reg4Bits:regButtons1|FF_D:FF_B1|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ok    ; Rise       ; Reg4Bits:regButtons1|FF_D:FF_B2|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ok    ; Rise       ; Reg4Bits:regButtons1|FF_D:FF_B2|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ok    ; Rise       ; Reg4Bits:regButtons1|FF_D:FF_B3|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ok    ; Rise       ; Reg4Bits:regButtons1|FF_D:FF_B3|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ok    ; Rise       ; Reg4Bits:regSenha1|FF_D:FF_B0|QS   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ok    ; Rise       ; Reg4Bits:regSenha1|FF_D:FF_B0|QS   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ok    ; Rise       ; Reg4Bits:regSenha1|FF_D:FF_B1|QS   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ok    ; Rise       ; Reg4Bits:regSenha1|FF_D:FF_B1|QS   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ok    ; Rise       ; Reg4Bits:regSenha1|FF_D:FF_B2|QS   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ok    ; Rise       ; Reg4Bits:regSenha1|FF_D:FF_B2|QS   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ok    ; Rise       ; Reg4Bits:regSenha1|FF_D:FF_B3|QS   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ok    ; Rise       ; Reg4Bits:regSenha1|FF_D:FF_B3|QS   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ok    ; Rise       ; ok|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ok    ; Rise       ; ok|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ok    ; Rise       ; ok~clk_delay_ctrl|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ok    ; Rise       ; ok~clk_delay_ctrl|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ok    ; Rise       ; ok~clk_delay_ctrl|clkout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ok    ; Rise       ; ok~clk_delay_ctrl|clkout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ok    ; Rise       ; ok~clkctrl|inclk[0]                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ok    ; Rise       ; ok~clkctrl|inclk[0]                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ok    ; Rise       ; ok~clkctrl|outclk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ok    ; Rise       ; ok~clkctrl|outclk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ok    ; Rise       ; regButtons1|FF_B0|QS|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ok    ; Rise       ; regButtons1|FF_B0|QS|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ok    ; Rise       ; regButtons1|FF_B1|QS|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ok    ; Rise       ; regButtons1|FF_B1|QS|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ok    ; Rise       ; regButtons1|FF_B2|QS|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ok    ; Rise       ; regButtons1|FF_B2|QS|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ok    ; Rise       ; regButtons1|FF_B3|QS|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ok    ; Rise       ; regButtons1|FF_B3|QS|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ok    ; Rise       ; regSenha1|FF_B0|QS|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ok    ; Rise       ; regSenha1|FF_B0|QS|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ok    ; Rise       ; regSenha1|FF_B1|QS|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ok    ; Rise       ; regSenha1|FF_B1|QS|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ok    ; Rise       ; regSenha1|FF_B2|QS|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ok    ; Rise       ; regSenha1|FF_B2|QS|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ok    ; Rise       ; regSenha1|FF_B3|QS|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ok    ; Rise       ; regSenha1|FF_B3|QS|clk             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Integrador:Integrador1|estado.aberto_s'                                                                                                               ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                  ; Clock Edge ; Target                                                               ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador1|Porta1|e_ss|combout                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador1|Porta1|e_ss|combout                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador1|Porta1|e_ss|datab                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador1|Porta1|e_ss|datab                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador1|Porta1|e_ss~clkctrl|inclk[0]                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador1|Porta1|e_ss~clkctrl|inclk[0]                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador1|Porta1|e_ss~clkctrl|outclk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador1|Porta1|e_ss~clkctrl|outclk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador1|Porta1|regSenha1|FF_B0|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador1|Porta1|regSenha1|FF_B0|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador1|Porta1|regSenha1|FF_B1|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador1|Porta1|regSenha1|FF_B1|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador1|Porta1|regSenha1|FF_B2|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador1|Porta1|regSenha1|FF_B2|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador1|Porta1|regSenha1|FF_B3|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador1|Porta1|regSenha1|FF_B3|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador1|estado.aberto_s|regout                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador1|estado.aberto_s|regout                                   ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Integrador:Integrador2|estado.aberto_s'                                                                                                               ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                  ; Clock Edge ; Target                                                               ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador2|Porta1|e_ss|combout                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador2|Porta1|e_ss|combout                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador2|Porta1|e_ss|datac                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador2|Porta1|e_ss|datac                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador2|Porta1|e_ss~clkctrl|inclk[0]                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador2|Porta1|e_ss~clkctrl|inclk[0]                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador2|Porta1|e_ss~clkctrl|outclk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador2|Porta1|e_ss~clkctrl|outclk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador2|Porta1|regSenha1|FF_B0|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador2|Porta1|regSenha1|FF_B0|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador2|Porta1|regSenha1|FF_B1|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador2|Porta1|regSenha1|FF_B1|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador2|Porta1|regSenha1|FF_B2|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador2|Porta1|regSenha1|FF_B2|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador2|Porta1|regSenha1|FF_B3|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador2|Porta1|regSenha1|FF_B3|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador2|estado.aberto_s|regout                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador2|estado.aberto_s|regout                                   ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Integrador:Integrador3|estado.aberto_s'                                                                                                               ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                  ; Clock Edge ; Target                                                               ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador3|Porta1|e_ss|combout                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador3|Porta1|e_ss|combout                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador3|Porta1|e_ss|datac                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador3|Porta1|e_ss|datac                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador3|Porta1|e_ss~clkctrl|inclk[0]                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador3|Porta1|e_ss~clkctrl|inclk[0]                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador3|Porta1|e_ss~clkctrl|outclk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador3|Porta1|e_ss~clkctrl|outclk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador3|Porta1|regSenha1|FF_B0|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador3|Porta1|regSenha1|FF_B0|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador3|Porta1|regSenha1|FF_B1|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador3|Porta1|regSenha1|FF_B1|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador3|Porta1|regSenha1|FF_B2|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador3|Porta1|regSenha1|FF_B2|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador3|Porta1|regSenha1|FF_B3|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador3|Porta1|regSenha1|FF_B3|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador3|estado.aberto_s|regout                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador3|estado.aberto_s|regout                                   ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Integrador:Integrador4|estado.aberto_s'                                                                                                               ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                  ; Clock Edge ; Target                                                               ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador4|Porta1|e_ss|combout                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador4|Porta1|e_ss|combout                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador4|Porta1|e_ss|datad                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador4|Porta1|e_ss|datad                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador4|Porta1|e_ss~clkctrl|inclk[0]                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador4|Porta1|e_ss~clkctrl|inclk[0]                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador4|Porta1|e_ss~clkctrl|outclk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador4|Porta1|e_ss~clkctrl|outclk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador4|Porta1|regSenha1|FF_B0|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador4|Porta1|regSenha1|FF_B0|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador4|Porta1|regSenha1|FF_B1|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador4|Porta1|regSenha1|FF_B1|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador4|Porta1|regSenha1|FF_B2|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador4|Porta1|regSenha1|FF_B2|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador4|Porta1|regSenha1|FF_B3|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador4|Porta1|regSenha1|FF_B3|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador4|estado.aberto_s|regout                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador4|estado.aberto_s|regout                                   ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; cancel    ; clock      ; 2.488  ; 2.488  ; Fall       ; clock           ;
; fechar    ; clock      ; 0.004  ; 0.004  ; Fall       ; clock           ;
; ok        ; clock      ; -0.042 ; -0.042 ; Fall       ; clock           ;
; in_b[*]   ; ok         ; 4.043  ; 4.043  ; Rise       ; ok              ;
;  in_b[0]  ; ok         ; 4.043  ; 4.043  ; Rise       ; ok              ;
;  in_b[1]  ; ok         ; 3.919  ; 3.919  ; Rise       ; ok              ;
; in_sn[*]  ; ok         ; 2.569  ; 2.569  ; Rise       ; ok              ;
;  in_sn[0] ; ok         ; 0.220  ; 0.220  ; Rise       ; ok              ;
;  in_sn[1] ; ok         ; 2.401  ; 2.401  ; Rise       ; ok              ;
;  in_sn[2] ; ok         ; 2.558  ; 2.558  ; Rise       ; ok              ;
;  in_sn[3] ; ok         ; 2.569  ; 2.569  ; Rise       ; ok              ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; cancel    ; clock      ; -2.082 ; -2.082 ; Fall       ; clock           ;
; fechar    ; clock      ; 0.234  ; 0.234  ; Fall       ; clock           ;
; ok        ; clock      ; 0.239  ; 0.239  ; Fall       ; clock           ;
; in_b[*]   ; ok         ; -2.530 ; -2.530 ; Rise       ; ok              ;
;  in_b[0]  ; ok         ; -2.562 ; -2.562 ; Rise       ; ok              ;
;  in_b[1]  ; ok         ; -2.530 ; -2.530 ; Rise       ; ok              ;
; in_sn[*]  ; ok         ; -0.100 ; -0.100 ; Rise       ; ok              ;
;  in_sn[0] ; ok         ; -0.100 ; -0.100 ; Rise       ; ok              ;
;  in_sn[1] ; ok         ; -2.281 ; -2.281 ; Rise       ; ok              ;
;  in_sn[2] ; ok         ; -2.438 ; -2.438 ; Rise       ; ok              ;
;  in_sn[3] ; ok         ; -2.449 ; -2.449 ; Rise       ; ok              ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                     ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; Data Port  ; Clock Port                             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; out_sc     ; Integrador:Integrador1|estado.aberto_s ; 6.865 ; 6.865 ; Rise       ; Integrador:Integrador1|estado.aberto_s ;
; out_sc     ; Integrador:Integrador2|estado.aberto_s ; 6.442 ; 6.442 ; Rise       ; Integrador:Integrador2|estado.aberto_s ;
; out_sc     ; Integrador:Integrador3|estado.aberto_s ; 6.722 ; 6.722 ; Rise       ; Integrador:Integrador3|estado.aberto_s ;
; out_sc     ; Integrador:Integrador4|estado.aberto_s ; 5.875 ; 5.875 ; Rise       ; Integrador:Integrador4|estado.aberto_s ;
; out_sp[*]  ; fechar                                 ; 4.276 ; 4.276 ; Rise       ; fechar                                 ;
;  out_sp[0] ; fechar                                 ; 4.276 ; 4.276 ; Rise       ; fechar                                 ;
;  out_sp[1] ; fechar                                 ; 4.121 ; 4.121 ; Rise       ; fechar                                 ;
;  out_sp[2] ; fechar                                 ; 4.180 ; 4.180 ; Rise       ; fechar                                 ;
;  out_sp[3] ; fechar                                 ; 4.134 ; 4.134 ; Rise       ; fechar                                 ;
; out_b[*]   ; ok                                     ; 5.273 ; 5.273 ; Rise       ; ok                                     ;
;  out_b[0]  ; ok                                     ; 5.262 ; 5.262 ; Rise       ; ok                                     ;
;  out_b[1]  ; ok                                     ; 5.273 ; 5.273 ; Rise       ; ok                                     ;
;  out_b[2]  ; ok                                     ; 5.248 ; 5.248 ; Rise       ; ok                                     ;
;  out_b[3]  ; ok                                     ; 5.175 ; 5.175 ; Rise       ; ok                                     ;
; out_sc     ; ok                                     ; 6.475 ; 6.475 ; Rise       ; ok                                     ;
; out_sn[*]  ; ok                                     ; 4.535 ; 4.535 ; Rise       ; ok                                     ;
;  out_sn[0] ; ok                                     ; 4.535 ; 4.535 ; Rise       ; ok                                     ;
;  out_sn[1] ; ok                                     ; 4.340 ; 4.340 ; Rise       ; ok                                     ;
;  out_sn[2] ; ok                                     ; 4.531 ; 4.531 ; Rise       ; ok                                     ;
;  out_sn[3] ; ok                                     ; 3.976 ; 3.976 ; Rise       ; ok                                     ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                             ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; Data Port  ; Clock Port                             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; out_sc     ; Integrador:Integrador1|estado.aberto_s ; 6.628 ; 6.628 ; Rise       ; Integrador:Integrador1|estado.aberto_s ;
; out_sc     ; Integrador:Integrador2|estado.aberto_s ; 6.135 ; 6.135 ; Rise       ; Integrador:Integrador2|estado.aberto_s ;
; out_sc     ; Integrador:Integrador3|estado.aberto_s ; 6.476 ; 6.476 ; Rise       ; Integrador:Integrador3|estado.aberto_s ;
; out_sc     ; Integrador:Integrador4|estado.aberto_s ; 5.830 ; 5.830 ; Rise       ; Integrador:Integrador4|estado.aberto_s ;
; out_sp[*]  ; fechar                                 ; 4.121 ; 4.121 ; Rise       ; fechar                                 ;
;  out_sp[0] ; fechar                                 ; 4.276 ; 4.276 ; Rise       ; fechar                                 ;
;  out_sp[1] ; fechar                                 ; 4.121 ; 4.121 ; Rise       ; fechar                                 ;
;  out_sp[2] ; fechar                                 ; 4.180 ; 4.180 ; Rise       ; fechar                                 ;
;  out_sp[3] ; fechar                                 ; 4.134 ; 4.134 ; Rise       ; fechar                                 ;
; out_b[*]   ; ok                                     ; 4.043 ; 4.043 ; Rise       ; ok                                     ;
;  out_b[0]  ; ok                                     ; 4.044 ; 4.044 ; Rise       ; ok                                     ;
;  out_b[1]  ; ok                                     ; 4.116 ; 4.116 ; Rise       ; ok                                     ;
;  out_b[2]  ; ok                                     ; 4.043 ; 4.043 ; Rise       ; ok                                     ;
;  out_b[3]  ; ok                                     ; 4.270 ; 4.270 ; Rise       ; ok                                     ;
; out_sc     ; ok                                     ; 5.173 ; 5.173 ; Rise       ; ok                                     ;
; out_sn[*]  ; ok                                     ; 3.976 ; 3.976 ; Rise       ; ok                                     ;
;  out_sn[0] ; ok                                     ; 4.535 ; 4.535 ; Rise       ; ok                                     ;
;  out_sn[1] ; ok                                     ; 4.340 ; 4.340 ; Rise       ; ok                                     ;
;  out_sn[2] ; ok                                     ; 4.531 ; 4.531 ; Rise       ; ok                                     ;
;  out_sn[3] ; ok                                     ; 3.976 ; 3.976 ; Rise       ; ok                                     ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+


+-------------------------------------------------------------+
; Propagation Delay                                           ;
+------------+----------------+-------+-------+-------+-------+
; Input Port ; Output Port    ; RR    ; RF    ; FR    ; FF    ;
+------------+----------------+-------+-------+-------+-------+
; in_b[0]    ; dec_display[0] ; 6.120 ; 6.120 ; 6.120 ; 6.120 ;
; in_b[0]    ; dec_display[2] ; 6.086 ;       ;       ; 6.086 ;
; in_b[0]    ; dec_display[3] ; 5.983 ; 5.983 ; 5.983 ; 5.983 ;
; in_b[0]    ; dec_display[4] ;       ; 5.979 ; 5.979 ;       ;
; in_b[0]    ; dec_display[5] ;       ; 7.338 ; 7.338 ;       ;
; in_b[0]    ; dec_display[6] ;       ; 7.240 ; 7.240 ;       ;
; in_b[1]    ; dec_display[0] ; 6.005 ; 6.005 ; 6.005 ; 6.005 ;
; in_b[1]    ; dec_display[2] ;       ; 5.962 ; 5.962 ;       ;
; in_b[1]    ; dec_display[3] ; 5.868 ; 5.868 ; 5.868 ; 5.868 ;
; in_b[1]    ; dec_display[4] ; 5.862 ;       ;       ; 5.862 ;
; in_b[1]    ; dec_display[5] ;       ; 7.184 ; 7.184 ;       ;
; in_b[1]    ; dec_display[6] ;       ; 7.109 ; 7.109 ;       ;
+------------+----------------+-------+-------+-------+-------+


+-------------------------------------------------------------+
; Minimum Propagation Delay                                   ;
+------------+----------------+-------+-------+-------+-------+
; Input Port ; Output Port    ; RR    ; RF    ; FR    ; FF    ;
+------------+----------------+-------+-------+-------+-------+
; in_b[0]    ; dec_display[0] ; 6.120 ; 6.120 ; 6.120 ; 6.120 ;
; in_b[0]    ; dec_display[2] ; 6.086 ;       ;       ; 6.086 ;
; in_b[0]    ; dec_display[3] ; 5.983 ; 5.983 ; 5.983 ; 5.983 ;
; in_b[0]    ; dec_display[4] ;       ; 5.979 ; 5.979 ;       ;
; in_b[0]    ; dec_display[5] ;       ; 7.338 ; 7.338 ;       ;
; in_b[0]    ; dec_display[6] ;       ; 7.240 ; 7.240 ;       ;
; in_b[1]    ; dec_display[0] ; 6.005 ; 6.005 ; 6.005 ; 6.005 ;
; in_b[1]    ; dec_display[2] ;       ; 5.962 ; 5.962 ;       ;
; in_b[1]    ; dec_display[3] ; 5.868 ; 5.868 ; 5.868 ; 5.868 ;
; in_b[1]    ; dec_display[4] ; 5.862 ;       ;       ; 5.862 ;
; in_b[1]    ; dec_display[5] ;       ; 7.184 ; 7.184 ;       ;
; in_b[1]    ; dec_display[6] ;       ; 7.109 ; 7.109 ;       ;
+------------+----------------+-------+-------+-------+-------+


+--------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                    ;
+-----------------------------------------+---------+---------+----------+---------+---------------------+
; Clock                                   ; Setup   ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------------+---------+---------+----------+---------+---------------------+
; Worst-case Slack                        ; -3.692  ; -2.493  ; -0.790   ; -0.346  ; -1.380              ;
;  Integrador:Integrador1|estado.aberto_s ; 1.025   ; -0.802  ; 0.521    ; -0.346  ; -0.500              ;
;  Integrador:Integrador2|estado.aberto_s ; 0.269   ; 0.156   ; -0.645   ; 0.408   ; -0.500              ;
;  Integrador:Integrador3|estado.aberto_s ; 1.182   ; -1.095  ; 0.386    ; -0.130  ; -0.500              ;
;  Integrador:Integrador4|estado.aberto_s ; 0.407   ; 0.030   ; -0.790   ; 0.561   ; -0.500              ;
;  clock                                  ; -3.692  ; -2.493  ; N/A      ; N/A     ; -1.380              ;
;  fechar                                 ; N/A     ; N/A     ; -0.334   ; 0.775   ; -1.380              ;
;  ok                                     ; N/A     ; N/A     ; N/A      ; N/A     ; -1.222              ;
; Design-wide TNS                         ; -19.897 ; -21.855 ; -6.697   ; -1.76   ; -39.982             ;
;  Integrador:Integrador1|estado.aberto_s ; 0.000   ; -2.311  ; 0.000    ; -1.384  ; -4.000              ;
;  Integrador:Integrador2|estado.aberto_s ; 0.000   ; 0.000   ; -2.580   ; 0.000   ; -4.000              ;
;  Integrador:Integrador3|estado.aberto_s ; 0.000   ; -3.626  ; 0.000    ; -0.520  ; -4.000              ;
;  Integrador:Integrador4|estado.aberto_s ; 0.000   ; 0.000   ; -3.160   ; 0.000   ; -4.000              ;
;  clock                                  ; -19.897 ; -15.918 ; N/A      ; N/A     ; -9.380              ;
;  fechar                                 ; N/A     ; N/A     ; -0.957   ; 0.000   ; -5.380              ;
;  ok                                     ; N/A     ; N/A     ; N/A      ; N/A     ; -9.222              ;
+-----------------------------------------+---------+---------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; cancel    ; clock      ; 4.767 ; 4.767 ; Fall       ; clock           ;
; fechar    ; clock      ; 0.733 ; 0.733 ; Fall       ; clock           ;
; ok        ; clock      ; 0.625 ; 0.625 ; Fall       ; clock           ;
; in_b[*]   ; ok         ; 7.647 ; 7.647 ; Rise       ; ok              ;
;  in_b[0]  ; ok         ; 7.647 ; 7.647 ; Rise       ; ok              ;
;  in_b[1]  ; ok         ; 7.358 ; 7.358 ; Rise       ; ok              ;
; in_sn[*]  ; ok         ; 4.707 ; 4.707 ; Rise       ; ok              ;
;  in_sn[0] ; ok         ; 0.893 ; 0.893 ; Rise       ; ok              ;
;  in_sn[1] ; ok         ; 4.375 ; 4.375 ; Rise       ; ok              ;
;  in_sn[2] ; ok         ; 4.707 ; 4.707 ; Rise       ; ok              ;
;  in_sn[3] ; ok         ; 4.661 ; 4.661 ; Rise       ; ok              ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; cancel    ; clock      ; -2.082 ; -2.082 ; Fall       ; clock           ;
; fechar    ; clock      ; 0.234  ; 0.234  ; Fall       ; clock           ;
; ok        ; clock      ; 0.239  ; 0.239  ; Fall       ; clock           ;
; in_b[*]   ; ok         ; -2.530 ; -2.530 ; Rise       ; ok              ;
;  in_b[0]  ; ok         ; -2.562 ; -2.562 ; Rise       ; ok              ;
;  in_b[1]  ; ok         ; -2.530 ; -2.530 ; Rise       ; ok              ;
; in_sn[*]  ; ok         ; -0.100 ; -0.100 ; Rise       ; ok              ;
;  in_sn[0] ; ok         ; -0.100 ; -0.100 ; Rise       ; ok              ;
;  in_sn[1] ; ok         ; -2.281 ; -2.281 ; Rise       ; ok              ;
;  in_sn[2] ; ok         ; -2.438 ; -2.438 ; Rise       ; ok              ;
;  in_sn[3] ; ok         ; -2.449 ; -2.449 ; Rise       ; ok              ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                       ;
+------------+----------------------------------------+--------+--------+------------+----------------------------------------+
; Data Port  ; Clock Port                             ; Rise   ; Fall   ; Clock Edge ; Clock Reference                        ;
+------------+----------------------------------------+--------+--------+------------+----------------------------------------+
; out_sc     ; Integrador:Integrador1|estado.aberto_s ; 13.294 ; 13.294 ; Rise       ; Integrador:Integrador1|estado.aberto_s ;
; out_sc     ; Integrador:Integrador2|estado.aberto_s ; 12.457 ; 12.457 ; Rise       ; Integrador:Integrador2|estado.aberto_s ;
; out_sc     ; Integrador:Integrador3|estado.aberto_s ; 12.948 ; 12.948 ; Rise       ; Integrador:Integrador3|estado.aberto_s ;
; out_sc     ; Integrador:Integrador4|estado.aberto_s ; 11.226 ; 11.226 ; Rise       ; Integrador:Integrador4|estado.aberto_s ;
; out_sp[*]  ; fechar                                 ; 8.142  ; 8.142  ; Rise       ; fechar                                 ;
;  out_sp[0] ; fechar                                 ; 8.142  ; 8.142  ; Rise       ; fechar                                 ;
;  out_sp[1] ; fechar                                 ; 7.832  ; 7.832  ; Rise       ; fechar                                 ;
;  out_sp[2] ; fechar                                 ; 7.923  ; 7.923  ; Rise       ; fechar                                 ;
;  out_sp[3] ; fechar                                 ; 7.906  ; 7.906  ; Rise       ; fechar                                 ;
; out_b[*]   ; ok                                     ; 10.020 ; 10.020 ; Rise       ; ok                                     ;
;  out_b[0]  ; ok                                     ; 9.993  ; 9.993  ; Rise       ; ok                                     ;
;  out_b[1]  ; ok                                     ; 10.020 ; 10.020 ; Rise       ; ok                                     ;
;  out_b[2]  ; ok                                     ; 9.945  ; 9.945  ; Rise       ; ok                                     ;
;  out_b[3]  ; ok                                     ; 9.863  ; 9.863  ; Rise       ; ok                                     ;
; out_sc     ; ok                                     ; 12.447 ; 12.447 ; Rise       ; ok                                     ;
; out_sn[*]  ; ok                                     ; 8.217  ; 8.217  ; Rise       ; ok                                     ;
;  out_sn[0] ; ok                                     ; 8.217  ; 8.217  ; Rise       ; ok                                     ;
;  out_sn[1] ; ok                                     ; 7.718  ; 7.718  ; Rise       ; ok                                     ;
;  out_sn[2] ; ok                                     ; 8.168  ; 8.168  ; Rise       ; ok                                     ;
;  out_sn[3] ; ok                                     ; 7.088  ; 7.088  ; Rise       ; ok                                     ;
+------------+----------------------------------------+--------+--------+------------+----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                             ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; Data Port  ; Clock Port                             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; out_sc     ; Integrador:Integrador1|estado.aberto_s ; 6.628 ; 6.628 ; Rise       ; Integrador:Integrador1|estado.aberto_s ;
; out_sc     ; Integrador:Integrador2|estado.aberto_s ; 6.135 ; 6.135 ; Rise       ; Integrador:Integrador2|estado.aberto_s ;
; out_sc     ; Integrador:Integrador3|estado.aberto_s ; 6.476 ; 6.476 ; Rise       ; Integrador:Integrador3|estado.aberto_s ;
; out_sc     ; Integrador:Integrador4|estado.aberto_s ; 5.830 ; 5.830 ; Rise       ; Integrador:Integrador4|estado.aberto_s ;
; out_sp[*]  ; fechar                                 ; 4.121 ; 4.121 ; Rise       ; fechar                                 ;
;  out_sp[0] ; fechar                                 ; 4.276 ; 4.276 ; Rise       ; fechar                                 ;
;  out_sp[1] ; fechar                                 ; 4.121 ; 4.121 ; Rise       ; fechar                                 ;
;  out_sp[2] ; fechar                                 ; 4.180 ; 4.180 ; Rise       ; fechar                                 ;
;  out_sp[3] ; fechar                                 ; 4.134 ; 4.134 ; Rise       ; fechar                                 ;
; out_b[*]   ; ok                                     ; 4.043 ; 4.043 ; Rise       ; ok                                     ;
;  out_b[0]  ; ok                                     ; 4.044 ; 4.044 ; Rise       ; ok                                     ;
;  out_b[1]  ; ok                                     ; 4.116 ; 4.116 ; Rise       ; ok                                     ;
;  out_b[2]  ; ok                                     ; 4.043 ; 4.043 ; Rise       ; ok                                     ;
;  out_b[3]  ; ok                                     ; 4.270 ; 4.270 ; Rise       ; ok                                     ;
; out_sc     ; ok                                     ; 5.173 ; 5.173 ; Rise       ; ok                                     ;
; out_sn[*]  ; ok                                     ; 3.976 ; 3.976 ; Rise       ; ok                                     ;
;  out_sn[0] ; ok                                     ; 4.535 ; 4.535 ; Rise       ; ok                                     ;
;  out_sn[1] ; ok                                     ; 4.340 ; 4.340 ; Rise       ; ok                                     ;
;  out_sn[2] ; ok                                     ; 4.531 ; 4.531 ; Rise       ; ok                                     ;
;  out_sn[3] ; ok                                     ; 3.976 ; 3.976 ; Rise       ; ok                                     ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+


+-----------------------------------------------------------------+
; Progagation Delay                                               ;
+------------+----------------+--------+--------+--------+--------+
; Input Port ; Output Port    ; RR     ; RF     ; FR     ; FF     ;
+------------+----------------+--------+--------+--------+--------+
; in_b[0]    ; dec_display[0] ; 11.022 ; 11.022 ; 11.022 ; 11.022 ;
; in_b[0]    ; dec_display[2] ; 10.961 ;        ;        ; 10.961 ;
; in_b[0]    ; dec_display[3] ; 10.741 ; 10.741 ; 10.741 ; 10.741 ;
; in_b[0]    ; dec_display[4] ;        ; 10.708 ; 10.708 ;        ;
; in_b[0]    ; dec_display[5] ;        ; 13.600 ; 13.600 ;        ;
; in_b[0]    ; dec_display[6] ;        ; 13.046 ; 13.046 ;        ;
; in_b[1]    ; dec_display[0] ; 10.736 ; 10.736 ; 10.736 ; 10.736 ;
; in_b[1]    ; dec_display[2] ;        ; 10.672 ; 10.672 ;        ;
; in_b[1]    ; dec_display[3] ; 10.455 ; 10.455 ; 10.455 ; 10.455 ;
; in_b[1]    ; dec_display[4] ; 10.443 ;        ;        ; 10.443 ;
; in_b[1]    ; dec_display[5] ;        ; 13.282 ; 13.282 ;        ;
; in_b[1]    ; dec_display[6] ;        ; 12.755 ; 12.755 ;        ;
+------------+----------------+--------+--------+--------+--------+


+-------------------------------------------------------------+
; Minimum Progagation Delay                                   ;
+------------+----------------+-------+-------+-------+-------+
; Input Port ; Output Port    ; RR    ; RF    ; FR    ; FF    ;
+------------+----------------+-------+-------+-------+-------+
; in_b[0]    ; dec_display[0] ; 6.120 ; 6.120 ; 6.120 ; 6.120 ;
; in_b[0]    ; dec_display[2] ; 6.086 ;       ;       ; 6.086 ;
; in_b[0]    ; dec_display[3] ; 5.983 ; 5.983 ; 5.983 ; 5.983 ;
; in_b[0]    ; dec_display[4] ;       ; 5.979 ; 5.979 ;       ;
; in_b[0]    ; dec_display[5] ;       ; 7.338 ; 7.338 ;       ;
; in_b[0]    ; dec_display[6] ;       ; 7.240 ; 7.240 ;       ;
; in_b[1]    ; dec_display[0] ; 6.005 ; 6.005 ; 6.005 ; 6.005 ;
; in_b[1]    ; dec_display[2] ;       ; 5.962 ; 5.962 ;       ;
; in_b[1]    ; dec_display[3] ; 5.868 ; 5.868 ; 5.868 ; 5.868 ;
; in_b[1]    ; dec_display[4] ; 5.862 ;       ;       ; 5.862 ;
; in_b[1]    ; dec_display[5] ;       ; 7.184 ; 7.184 ;       ;
; in_b[1]    ; dec_display[6] ;       ; 7.109 ; 7.109 ;       ;
+------------+----------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                             ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
; From Clock                             ; To Clock                               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
; clock                                  ; clock                                  ; 0        ; 0        ; 0        ; 15       ;
; fechar                                 ; clock                                  ; 0        ; 0        ; 17       ; 4        ;
; Integrador:Integrador1|estado.aberto_s ; clock                                  ; 0        ; 0        ; 8        ; 4        ;
; Integrador:Integrador2|estado.aberto_s ; clock                                  ; 0        ; 0        ; 7        ; 3        ;
; Integrador:Integrador3|estado.aberto_s ; clock                                  ; 0        ; 0        ; 7        ; 3        ;
; Integrador:Integrador4|estado.aberto_s ; clock                                  ; 0        ; 0        ; 7        ; 3        ;
; ok                                     ; clock                                  ; 0        ; 0        ; 36       ; 8        ;
; ok                                     ; Integrador:Integrador1|estado.aberto_s ; 4        ; 0        ; 0        ; 0        ;
; ok                                     ; Integrador:Integrador2|estado.aberto_s ; 4        ; 0        ; 0        ; 0        ;
; ok                                     ; Integrador:Integrador3|estado.aberto_s ; 4        ; 0        ; 0        ; 0        ;
; ok                                     ; Integrador:Integrador4|estado.aberto_s ; 4        ; 0        ; 0        ; 0        ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                              ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
; From Clock                             ; To Clock                               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
; clock                                  ; clock                                  ; 0        ; 0        ; 0        ; 15       ;
; fechar                                 ; clock                                  ; 0        ; 0        ; 17       ; 4        ;
; Integrador:Integrador1|estado.aberto_s ; clock                                  ; 0        ; 0        ; 8        ; 4        ;
; Integrador:Integrador2|estado.aberto_s ; clock                                  ; 0        ; 0        ; 7        ; 3        ;
; Integrador:Integrador3|estado.aberto_s ; clock                                  ; 0        ; 0        ; 7        ; 3        ;
; Integrador:Integrador4|estado.aberto_s ; clock                                  ; 0        ; 0        ; 7        ; 3        ;
; ok                                     ; clock                                  ; 0        ; 0        ; 36       ; 8        ;
; ok                                     ; Integrador:Integrador1|estado.aberto_s ; 4        ; 0        ; 0        ; 0        ;
; ok                                     ; Integrador:Integrador2|estado.aberto_s ; 4        ; 0        ; 0        ; 0        ;
; ok                                     ; Integrador:Integrador3|estado.aberto_s ; 4        ; 0        ; 0        ; 0        ;
; ok                                     ; Integrador:Integrador4|estado.aberto_s ; 4        ; 0        ; 0        ; 0        ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                              ;
+------------+----------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------------------------------------+----------+----------+----------+----------+
; clock      ; fechar                                 ; 0        ; 4        ; 0        ; 0        ;
; clock      ; Integrador:Integrador1|estado.aberto_s ; 0        ; 4        ; 0        ; 0        ;
; ok         ; Integrador:Integrador1|estado.aberto_s ; 4        ; 0        ; 0        ; 0        ;
; clock      ; Integrador:Integrador2|estado.aberto_s ; 0        ; 4        ; 0        ; 0        ;
; ok         ; Integrador:Integrador2|estado.aberto_s ; 4        ; 0        ; 0        ; 0        ;
; clock      ; Integrador:Integrador3|estado.aberto_s ; 0        ; 4        ; 0        ; 0        ;
; ok         ; Integrador:Integrador3|estado.aberto_s ; 4        ; 0        ; 0        ; 0        ;
; clock      ; Integrador:Integrador4|estado.aberto_s ; 0        ; 4        ; 0        ; 0        ;
; ok         ; Integrador:Integrador4|estado.aberto_s ; 4        ; 0        ; 0        ; 0        ;
+------------+----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                               ;
+------------+----------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------------------------------------+----------+----------+----------+----------+
; clock      ; fechar                                 ; 0        ; 4        ; 0        ; 0        ;
; clock      ; Integrador:Integrador1|estado.aberto_s ; 0        ; 4        ; 0        ; 0        ;
; ok         ; Integrador:Integrador1|estado.aberto_s ; 4        ; 0        ; 0        ; 0        ;
; clock      ; Integrador:Integrador2|estado.aberto_s ; 0        ; 4        ; 0        ; 0        ;
; ok         ; Integrador:Integrador2|estado.aberto_s ; 4        ; 0        ; 0        ; 0        ;
; clock      ; Integrador:Integrador3|estado.aberto_s ; 0        ; 4        ; 0        ; 0        ;
; ok         ; Integrador:Integrador3|estado.aberto_s ; 4        ; 0        ; 0        ; 0        ;
; clock      ; Integrador:Integrador4|estado.aberto_s ; 0        ; 4        ; 0        ; 0        ;
; ok         ; Integrador:Integrador4|estado.aberto_s ; 4        ; 0        ; 0        ; 0        ;
+------------+----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 8     ; 8    ;
; Unconstrained Input Port Paths  ; 56    ; 56   ;
; Unconstrained Output Ports      ; 19    ; 19   ;
; Unconstrained Output Port Paths ; 64    ; 64   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Sat Nov 25 00:33:37 2017
Info: Command: quartus_sta Armario -c Armario
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Armario.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name ok ok
    Info (332105): create_clock -period 1.000 -name Integrador:Integrador1|estado.aberto_s Integrador:Integrador1|estado.aberto_s
    Info (332105): create_clock -period 1.000 -name clock clock
    Info (332105): create_clock -period 1.000 -name fechar fechar
    Info (332105): create_clock -period 1.000 -name Integrador:Integrador2|estado.aberto_s Integrador:Integrador2|estado.aberto_s
    Info (332105): create_clock -period 1.000 -name Integrador:Integrador3|estado.aberto_s Integrador:Integrador3|estado.aberto_s
    Info (332105): create_clock -period 1.000 -name Integrador:Integrador4|estado.aberto_s Integrador:Integrador4|estado.aberto_s
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.692
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.692       -19.897 clock 
    Info (332119):     0.269         0.000 Integrador:Integrador2|estado.aberto_s 
    Info (332119):     0.407         0.000 Integrador:Integrador4|estado.aberto_s 
    Info (332119):     1.133         0.000 Integrador:Integrador1|estado.aberto_s 
    Info (332119):     1.448         0.000 Integrador:Integrador3|estado.aberto_s 
Info (332146): Worst-case hold slack is -2.493
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.493       -15.918 clock 
    Info (332119):    -1.095        -3.626 Integrador:Integrador3|estado.aberto_s 
    Info (332119):    -0.802        -2.311 Integrador:Integrador1|estado.aberto_s 
    Info (332119):     0.030         0.000 Integrador:Integrador4|estado.aberto_s 
    Info (332119):     0.285         0.000 Integrador:Integrador2|estado.aberto_s 
Info (332146): Worst-case recovery slack is -0.790
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.790        -3.160 Integrador:Integrador4|estado.aberto_s 
    Info (332119):    -0.645        -2.580 Integrador:Integrador2|estado.aberto_s 
    Info (332119):    -0.334        -0.957 fechar 
    Info (332119):     0.466         0.000 Integrador:Integrador3|estado.aberto_s 
    Info (332119):     0.813         0.000 Integrador:Integrador1|estado.aberto_s 
Info (332146): Worst-case removal slack is -0.346
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.346        -1.384 Integrador:Integrador1|estado.aberto_s 
    Info (332119):    -0.094        -0.376 Integrador:Integrador3|estado.aberto_s 
    Info (332119):     0.775         0.000 fechar 
    Info (332119):     1.016         0.000 Integrador:Integrador2|estado.aberto_s 
    Info (332119):     1.282         0.000 Integrador:Integrador4|estado.aberto_s 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380        -9.380 clock 
    Info (332119):    -1.380        -5.380 fechar 
    Info (332119):    -1.222        -9.222 ok 
    Info (332119):    -0.500        -4.000 Integrador:Integrador1|estado.aberto_s 
    Info (332119):    -0.500        -4.000 Integrador:Integrador2|estado.aberto_s 
    Info (332119):    -0.500        -4.000 Integrador:Integrador3|estado.aberto_s 
    Info (332119):    -0.500        -4.000 Integrador:Integrador4|estado.aberto_s 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.389
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.389        -5.924 clock 
    Info (332119):     0.602         0.000 Integrador:Integrador2|estado.aberto_s 
    Info (332119):     0.638         0.000 Integrador:Integrador4|estado.aberto_s 
    Info (332119):     1.025         0.000 Integrador:Integrador1|estado.aberto_s 
    Info (332119):     1.182         0.000 Integrador:Integrador3|estado.aberto_s 
Info (332146): Worst-case hold slack is -1.542
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.542       -10.699 clock 
    Info (332119):    -0.481        -1.617 Integrador:Integrador3|estado.aberto_s 
    Info (332119):    -0.335        -0.947 Integrador:Integrador1|estado.aberto_s 
    Info (332119):     0.070         0.000 Integrador:Integrador4|estado.aberto_s 
    Info (332119):     0.156         0.000 Integrador:Integrador2|estado.aberto_s 
Info (332146): Worst-case recovery slack is -0.265
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.265        -1.060 Integrador:Integrador4|estado.aberto_s 
    Info (332119):    -0.209        -0.661 fechar 
    Info (332119):    -0.163        -0.652 Integrador:Integrador2|estado.aberto_s 
    Info (332119):     0.386         0.000 Integrador:Integrador3|estado.aberto_s 
    Info (332119):     0.521         0.000 Integrador:Integrador1|estado.aberto_s 
Info (332146): Worst-case removal slack is -0.246
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.246        -0.984 Integrador:Integrador1|estado.aberto_s 
    Info (332119):    -0.130        -0.520 Integrador:Integrador3|estado.aberto_s 
    Info (332119):     0.408         0.000 Integrador:Integrador2|estado.aberto_s 
    Info (332119):     0.561         0.000 Integrador:Integrador4|estado.aberto_s 
    Info (332119):     0.925         0.000 fechar 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380        -9.380 clock 
    Info (332119):    -1.380        -5.380 fechar 
    Info (332119):    -1.222        -9.222 ok 
    Info (332119):    -0.500        -4.000 Integrador:Integrador1|estado.aberto_s 
    Info (332119):    -0.500        -4.000 Integrador:Integrador2|estado.aberto_s 
    Info (332119):    -0.500        -4.000 Integrador:Integrador3|estado.aberto_s 
    Info (332119):    -0.500        -4.000 Integrador:Integrador4|estado.aberto_s 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 475 megabytes
    Info: Processing ended: Sat Nov 25 00:33:38 2017
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


