---
layout: single
title: "Arithmetic for Computers-1"
categories: "컴퓨터구조"
---

## Integer Multiplication

<ul>
  <li>S/W 측면에서의 구현</li>
  <ul>
    <li style="font-size:15px;">컴퓨터 시스템은 곱셈연산을 어떻게 할까? 단순하게 생각해보면 multilicand를 multiplier만큼 더하면 곱셈식을 표현할 수 있다. 하지만 multiplier가 매우 큰 수라면 어떨까? 그렇다면 multiclicand의 덧셉연산을 한없이 많이 수행하게 된다. 당연히 이는 바람직한 방법이 아니다. 그렇다면 어떤 방식이 최적일까? 아래 그림을 살펴보자.</li>
    <img src='/images/2024-10-08-comstruct10/스크린샷 2024-10-08 173253.png'>
    <li style="font-size:15px;">아이디어를 요약하면 다음과 같다. 설명에 앞서, 다음 그림을 살펴보자.</li>
    <img src='/images/2024-10-08-comstruct10/스크린샷 2024-10-08 173232.png'>
    <li style="font-size:15px;">위 그림을 살펴보면 알 수 있듯이, 합하는 대상은 항상 multiplicand 또는, 0임을 알 수 있다. 이는 multiplier가 항상 0또는 1이기에 가능함을 유추할 수 있다. 또한, 합하는 대상이 1칸씩 왼쪽으로 shift된것도 확인할 수 있다. multiplicand를 multiplier만큼 더하는것이 아닌, 적은 획수의 add연산으로도 곱셈을 표현할 수 있다. 이를 구현하기 위해선 multiplier를 0번째 비트부터, 최상단 비트까지 쭉 스캔하면서 1이면 multiplicand를 0이면 0을 합해야 한다. multiplier에서 우측 shift를 반복하여 0번째 비트를 추출함으로써 구현 가능하다. 요약하자면, 합산을 하는 과정에서 multiplicand는 좌측으로, multiplier는 우측으로 shift하여 multiplier의 0번째 비트가 1이면 muliplicand를 누적시킨다.</li>
  </ul>

  <li>H/W 측면에서의 구현</li>
  <ul>
    <img src='/images/2024-10-08-comstruct10/스크린샷 2024-10-08 230431.png'>
    <li style="font-size:15px;">Control은 다른 unit들간의 connection을 통해 연산을 제어한다. multiplier와 multiplicand를 별도의 레지스터에 적재한고, 누적합을 저장하는 레지스터에는 초기에 0을 적재한다. clock cycle마다, multiplier는 우측으로, multiplicand는 좌측으로 shift한후, Control이 multiplier의 0번째 비트를 확인하여 muliplicand를 누적시킬지 판단한다. 이 구조에서 곱센연산을 수행하는데에는, 총 32만큼의 clock cycle을 필요로 한다.</li>
  </ul>

  <li>S/W구현과 H/W구현 사이의 절충관계</li>
  <ul>
    <li style="font-size:15px;">S/W로 구현하는 경우: 별도의 곱셈 instruction을 사용하지않고, add, shift instruction 등을 이용하여 곱셈을 표현할 수 있다. 이와 같은 구현방식은 instruction이 많아지는대신, 하드웨어가 간소화된다. 위의 H/W 구현 회로도와 S/W 구현의 플로우차트를 살펴보면 H/W방식의 clock cycle count은 32인 반면, S/W방식은 비교연산과 add, shift연산을 32번 수행하기때문에 더욱 많은 clock cycle count를 요구한다.</li>
    <li style="font-size:15px;">H/W로 구현하는 경우: 곱셈 instruction을 사용한다면, S/W구현에 반해서 instruction의 개수가 간소화되는 대신, 하드웨어가 복잡해진다. 또한, 상대적으로 적은 clock cycle count으로 동작 가능하다.</li> 
  </ul>

  <li>Multiplication Instructions</li>
  <ul>
    <li style="font-size:15px;">32-bit 피연산자 간의 곱셈연산 결과는 최대 64-bit크기의 product가 나올 수 있다.(오버플로우)</li>
    <li style="font-size:15px;">mul: product의 하위 32bit 결과</li>
    <li style="font-size:15px;">mulh: product의 상위 32bit 결과(오버플로우가 아닐시에는 0)</li>
  </ul>
</ul>

## Integer Division

<ul>
  <li>S/W 측면에서의 구현</li>
  <ul>
    <img src='/images/2024-10-08-comstruct10/스크린샷 2024-10-09 001242.png'>
    <img src='/images/2024-10-08-comstruct10/스크린샷 2024-10-09 001254.png'>
    <li style="font-size:15px;">divisor을 우측으로 쉬프트하면서, dividend에 뺄셈 연산을 수행한다. 초기에는 divisor가 left half에 적재된다. 뺄셈 연산 결과값은 remainder에 저장한다. 만약, remainder가 0보다 크거나 같다면, quotient를 왼쪽으로 쉬프트하고, 우측에 1을 채운다. 만약 0보다 작다면, remainder에 divisor을 합하여 원상태로 복구시키고, quotient를 왼쪽으로 쉬프트한다음 우측에 0을 채운다. quotient를 채우는 동작을 마치면, Divisor을 우측으로 쉬프트한다. 이 과정을 총 33번 반복한다.</li> 
  </ul>
  <li>H/W 측면에서의 구현</li>
  <ul>
    <img src='/images/2024-10-08-comstruct10/스크린샷 2024-10-09 005814.png'>
    <li style="font-size:15px;">Control은 언제 Divisor와 Quotient레지스터를 자리이동할지, 그리고 언제 Remainder레지스터에 새로운 값을 저장할지를 결정한다. 위 설계도는 S/W 의 플로우차트를 하드웨어로 구현한 것과 같다.</li>
  </ul>

  <li>Division Instructions</li>
  <ul>
    <li style="font-size:15px;">div(or rem)[u] rd, rs1, rs2</li>
    <li style="font-size:15px;">예외상황에 대한 처리는 무시함.</li>
    <ul>
      <li style="font-size:15px;">오버플로우가 발생했을때</li>
      <li style="font-size:15px;">0으로 나눴을때</li>
      <li style="font-size:15px;">H/W 측면에서 예외상황을 처리했을때, 수행시간이 길어질 수 있기때문에 S/W측면에서 처리함</li>
    </ul>
  </ul>

  <li>부호있는 나눗셈</li>
  <ul>
    <li style="font-size:15px;">operands를 양수로 바꾼 다음 이들의 원래의 부호비트를 기억하고 이 부호들이 다른경우에는 몫을 음수화한다.</li>
    <li style="font-size:15px;">Dividend = Quotient * Divisor + Remainer로 구성 가능하다.</li>
    <li style="font-size:15px;">예시 1: (+7) / (-2): +7 = 3 * (-2) + 1 => Quotient: -3, Remainder: +1</li>
  </ul> 
<u/>
