# task6

## Note

### 1、流程

主机上输入被除数、除数，发送给FPGA，FPGA计算后返回商和余数。

> 参考：https://blog.csdn.net/2301_76461741/article/details/133042197

### 2、alway@(...) 这里一定是 clk，不能使用自己定义的 wire 变量。

否则会出现严重的时序问题

### 3、在每一波特中，取值要在一波特的中间，不要在起始或结束时，否则出问题的概率极大。

### 4、Verilog 中没有除法 `/` 运算符，除以 2 要用右移一位代替 `>> 1`。
