# 5.- Diseño de multiplexor 4x1

## Objetivo: 

Realizar el diseño de un MUX 4x1 mediante dos procedimientos (cada procedimiento se debe implementar en un proyecto diferente):

Asignación de señal seleccionada.
Mediante una red de 3 instancias de un componente MUX 2x1.
Para el test del multiplexor las entradas de datos se conectaran a los DIP_SW[5-8], la entrada de selección a KEY_EX[0-1] y la salida a VERDE. Para que sea intuitiva la generación de códigos de selección tomar como señal más significativa KEY_EX[0].

## Nota: 

Consultar el código VHDL de las Figs. 6.27-29, pags. 341-343 [Brown06] para su adaptación.

## Entregable: 

Subir dos ficheros por proyecto: 1. Archivo ZIP para el proyecto Quartus (recordar incluir comentarios en el código VHDL), y 2. Vídeo tutorial de realización y ejecución del proyecto.

## Opcional:

 Se valorará el hecho de que los proyectos incluyan ficheros para simulación.