// package practice
// import chisel3 . _
// import chisel3 . util . _
// class Mux_5to1 extends Module {
//     val io = IO (new Bundle{
//          val in0 = Input ( UInt (32. W ) )
//         val in1 = Input ( UInt (32. W ) )
//         val in2 = Input ( UInt (32. W ) )
//         val in3 = Input ( UInt (32. W ) )
//         val in4 = Input (UInt ( 32.W )  )
//         val sel = Input ( UInt (5. W ) )
//         val out = Output ( UInt (32. W ) )
//     })
//      io . out := Mux1H ( io . sel , Seq ( io . in0 , io . in1 , io . in2 , io . in3,io.in4 ) )
// }     



