Bei dem Zynq UltraScale MPSoC besteht das Hardware/Software Codesign aus dem Zusammenspiel des Cortex-A53 Prozessors und des Zynq UltraScale XCZU9EG-2FFVB1156 \acp{FPGA}. Die Hauptanwendung läuft auf dem Prozessor, während einzelne Teilaufgaben zur Beschleunigung auf den \ac{FPGA} ausgelagert werden. Das Hardware/Software Codesign wird mit dem Programm Vivado HLS, aus der Vivado Design Suite 2017.4 \cite{vivado902ug}, durchgeführt. Dazu wird im Folgenden zunächst die Softwareimplementierung und anschließend die Auslagerung mittels \ac{HLS} vorgestellt.
