##################################################################### 
                    Table of Contents
===================================================================== 
	1::Clock Frequency Summary
	2::Clock Relationship Summary
	3::Datasheet Report
		3.1::Setup to Clock
		3.2::Clock to Out
		3.3::Pad to Pad
	4::Path Details for Clock Frequency Summary
	5::Path Details for Clock Relationship Summary
===================================================================== 
                    End of Table of Contents
##################################################################### 

##################################################################### 
                    1::Clock Frequency Summary
===================================================================== 
Number of clocks: 7
Clock: CyBUS_CLK                | N/A  | Target: 24.00 MHz  | 
Clock: CyILO                    | N/A  | Target: 0.00 MHz   | 
Clock: CyIMO                    | N/A  | Target: 3.00 MHz   | 
Clock: CyMASTER_CLK             | N/A  | Target: 24.00 MHz  | 
Clock: CyPLL_OUT                | N/A  | Target: 24.00 MHz  | 
Clock: LCD_ClkInternal          | N/A  | Target: 0.00 MHz   | 
Clock: LCD_ClkInternal(routed)  | N/A  | Target: 0.00 MHz   | 

 =====================================================================
                    End of Clock Frequency Summary
 #####################################################################


 #####################################################################
                    2::Clock Relationship Summary
 =====================================================================

Launch Clock  Capture Clock  Constraint(R-R)  Slack(R-R)  Constraint(R-F)  Slack(R-F)  Constraint(F-F)  Slack(F-F)  Constraint(F-R)  Slack(F-R)  

 =====================================================================
                    End of Clock Relationship Summary
 #####################################################################


 #####################################################################
                    3::Datasheet Report

All values are in Picoseconds
 =====================================================================

3.1::Setup to Clock                     
-------------------                     

Port Name  Setup to Clk  Clock Name:Phase  
---------  ------------  ----------------  


-----------------------3.2::Clock to Out
----------------------------------------

Port Name   Clock to Out  Clock Name:Phase  
----------  ------------  ----------------  
Com(0)_PAD  26389         CyBUS_CLK:R       
Com(1)_PAD  26377         CyBUS_CLK:R       
Com(2)_PAD  25801         CyBUS_CLK:R       
Com(3)_PAD  26051         CyBUS_CLK:R       
Seg(0)_PAD  25191         CyBUS_CLK:R       
Seg(1)_PAD  25212         CyBUS_CLK:R       
Seg(2)_PAD  24324         CyBUS_CLK:R       
Seg(3)_PAD  25543         CyBUS_CLK:R       
Seg(4)_PAD  27333         CyBUS_CLK:R       
Seg(5)_PAD  27716         CyBUS_CLK:R       
Seg(6)_PAD  27984         CyBUS_CLK:R       
Seg(7)_PAD  27267         CyBUS_CLK:R       


                         3.3::Pad to Pad
                         ---------------

Port Name (Source)  Port Name (Destination)  Delay  
------------------  -----------------------  -----  

===================================================================== 
                    End of Datasheet Report
##################################################################### 
##################################################################### 
                    4::Path Details for Clock Frequency Summary

===================================================================== 
                    End of Path Details for Clock Frequency Summary
##################################################################### 


##################################################################### 
                    5::Path Details for Clock Relationship Summary
===================================================================== 


===================================================================== 
                    End of Path Details for Clock Relationship Summary
##################################################################### 

##################################################################### 
                    Detailed Report for all timing paths 
===================================================================== 
===================================================================== 
                    End of Detailed Report for all timing paths 
##################################################################### 

##################################################################### 
                    End of Timing Report 
##################################################################### 

