`timescale 1ns / 1ps

module Memoria_datos#(
    parameter   NB_DATA = 8,        // Cantidad de bits de los datos
    parameter   NB_REG = 32,
    parameter   MEM_DEPTH = 256,    //32 PALABRAS DE 4 BYTES
    parameter   NB_ADDR = $clog2(MEM_DEPTH),

    parameter   BHW_BYTE  = 2'b00,
    parameter   BHW_HALF  = 2'b01,
    parameter   BHW_WORD  = 2'b10
)(

    input                           i_datamem_clock, 
    input                           i_datamem_reset,
    input                           i_datamem_enable, 
    input                           i_datamem_MemWrite, 
    input                           i_datamem_MemRead,
    input [1:0]                     i_datamem_BHW,      //Se単al de control que indica el tama単o del direccioonamiento (00->byte, 01->halfword, 10->word) 
    input                           i_datamem_ExtSign,   //Se単al de control que indica si extender el signo del dato leido o no
    input [NB_ADDR-1 : 0]           i_datamem_addr, 
    input [NB_REG - 1 : 0]         i_datamem_dataW,

    input [NB_ADDR-1 : 0]           i_datamem_read_addr, //entrada de direccionamiento desde debug unit

    output [NB_REG-1:0]              o_datamem_read_data, //salida de lectura hacia debug unit
    output reg [NB_REG - 1 : 0]    o_datamem_dataR 
);

reg [NB_DATA-1:0] mem_data [MEM_DEPTH-1:0]; //datos en registros de 8
integer reg_index;

//salida de lectura hacia debug unit
assign o_datamem_read_data =  {mem_data[i_datamem_read_addr+3],mem_data[i_datamem_read_addr+2],mem_data[i_datamem_read_addr+1],mem_data[i_datamem_read_addr]};

always 	@(posedge i_datamem_clock)		   //Memory write
begin
    if(i_datamem_reset)
    begin
        for (reg_index = 0; reg_index < MEM_DEPTH; reg_index = reg_index + 1)
          mem_data[reg_index] <= {NB_DATA{1'b0}};
        o_datamem_dataR  <=  {NB_DATA{1'b0}};
    end
    else // if(i_datamem_enable)
    begin
        if (i_datamem_MemWrite) 
        begin
            case (i_datamem_BHW)    //Segun el tama単o del direccionamiento
                BHW_BYTE: begin             //En caso de ser de a byte
                    mem_data[i_datamem_addr] <= i_datamem_dataW[7:0];
                end
                BHW_HALF: begin     //Determinar en que mitad del reg de 32 escribir.
                    mem_data[i_datamem_addr] <= i_datamem_dataW[7:0];
                    mem_data[i_datamem_addr+1] <= i_datamem_dataW[15:7];
                end
                BHW_WORD: begin
                    mem_data[i_datamem_addr] <= i_datamem_dataW[7:0];
                    mem_data[i_datamem_addr+1] <= i_datamem_dataW[15:8];
                    mem_data[i_datamem_addr+2] <= i_datamem_dataW[23:16];
                    mem_data[i_datamem_addr+3] <= i_datamem_dataW[31:24];
                end
            endcase
        end
        if(i_datamem_MemRead)
        begin
            case(i_datamem_BHW)
                BHW_BYTE: begin
                    if(i_datamem_ExtSign) //segun la flag, extender o no el signo
                        o_datamem_dataR <= {{24{mem_data[i_datamem_addr][NB_DATA-1]}},mem_data[i_datamem_addr]};
                    else
                        o_datamem_dataR <= {24'b0,mem_data[i_datamem_addr]};
                end
                BHW_HALF: begin
                    if(i_datamem_ExtSign)
                        o_datamem_dataR <= {{16{mem_data[i_datamem_addr+1][NB_DATA-1]}},mem_data[i_datamem_addr+1],mem_data[i_datamem_addr]};
                    else
                        o_datamem_dataR <= {16'b0,mem_data[i_datamem_addr+1],mem_data[i_datamem_addr]};
                end
                BHW_WORD: begin
                    o_datamem_dataR <= {mem_data[i_datamem_addr+3],mem_data[i_datamem_addr+2],mem_data[i_datamem_addr+1],mem_data[i_datamem_addr]};
                end
            endcase
        end
    end
end

endmodule
