set tool_name "ModelSim (Verilog)"
set corner_file_list {
	{{"Slow Model"} {uart.vo uart_v.sdo}}
	{{"Fast Model"} {uart_fast.vo uart_v_fast.sdo}}
}
