module q3(y,NONE,a,clk);
output reg [2:0]y;
output reg NONE;
input [7:0]a;
input clk;

always @(posedge clk)
begin
NONE <= ~a[7]&~a[6]&~a[5]&~a[4]&~a[3]&~a[2]&~a[1]&~a[0];
if(a==8'b00000001)
	y <= 3'b000;
else if(a==8'b00000010)
	y <= 3'b001;
else if(a==8'b00000100)
	y <= 3'b010;
else if(a==8'b00001000)
	y <= 3'b011;
else if(a==8'b00010000)
	y <= 3'b100;
else if(a==8'b00100000)
	y<= 3'b101;
else if(a==8'b01000000)
	y <= 3'b110;
else if(a==8'b10000000)
	y <= 3'b111;
end
endmodule

