# TP4 Exercice 4 - Simulation et Analyse de Performances des Caches

Analyse des performances de processeurs Cortex A7 et A15 simulÃ©s en RISC-V avec diffÃ©rentes configurations de cache L1 et L2 pour les applications Dijkstra et BlowFish.

## ğŸ“‹ Vue d'ensemble

Ce projet permet de:
1. **Compiler** les applications Dijkstra et BlowFish pour RISC-V
2. **Simuler** l'exÃ©cution avec gem5 pour diffÃ©rentes configurations de cache
3. **Analyser** les performances (IPC, CPI, miss rates)
4. **Estimer** la surface des caches avec CACTI
5. **Calculer** l'efficacitÃ© surfacique et Ã©nergÃ©tique

## ğŸš€ DÃ©marrage Rapide

### PrÃ©requis

```bash
# RISC-V Compiler
sudo apt-get install gcc-riscv64-unknown-elf

# gem5 (avec support RISC-V)
# https://www.gem5.org/getting_started/

# CACTI 7.0
git clone https://github.com/HewlettPackard/cacti
cd cacti && make

# Python 3.6+
sudo apt-get install python3
```

### ExÃ©cution ComplÃ¨te

```bash
cd TP4_EXO4

# 1. VÃ©rifier la configuration
./04_quick_start.sh

# 2. Compiler les applications
./01_compile_riscv.sh

# 3. ExÃ©cuter les simulations gem5
./02_run_simulations.sh

# 4. Analyser les rÃ©sultats
python3 03_analyze_results.py results/ --output_dir analysis
```

## ğŸ“ Structure du Projet

```
TP4_EXO4/
â”œâ”€â”€ README.md                          # Ce fichier
â”œâ”€â”€ INSTRUCTIONS.md                    # Documentation dÃ©taillÃ©e
â”œâ”€â”€ RAPPORT_TEMPLATE.md                # Template pour le rapport
â”‚
â”œâ”€â”€ Scripts d'exÃ©cution:
â”œâ”€â”€ 01_compile_riscv.sh               # Compilation des apps
â”œâ”€â”€ 02_run_simulations.sh             # ExÃ©cution des simulations
â”œâ”€â”€ 03_analyze_results.py             # Analyse des rÃ©sultats
â”œâ”€â”€ 04_quick_start.sh                 # Guide de dÃ©marrage
â”‚
â”œâ”€â”€ Configuration gem5:
â”œâ”€â”€ gem5_config.py                    # Config gem5 principale
â”œâ”€â”€ gem5_simple_config.py             # Config simplifiÃ©e
â”‚
â”œâ”€â”€ Configuration CACTI:
â”œâ”€â”€ cache_L1_A7.cfg                   # Config cache A7
â”œâ”€â”€ cache_L1_A15.cfg                  # Config cache A15
â”‚
â”œâ”€â”€ Dossiers gÃ©nÃ©rÃ©s:
â”œâ”€â”€ sources/                          # Code source des apps
â”œâ”€â”€ build/                            # Fichiers compilÃ©s temp
â”œâ”€â”€ binaries/                         # Binaires RISC-V compilÃ©s
â”œâ”€â”€ results/                          # RÃ©sultats des simulations
â””â”€â”€ analysis/                         # Rapports et analyses
```

## ğŸ”„ Workflow

### 1. Compilation

```bash
./01_compile_riscv.sh
```

Compile:
- **Dijkstra** (100 nÅ“uds, algo SSSP)
- **BlowFish** (chiffrement ECB, CBC, CFB, OFB)

ParamÃ¨tres:
- Architecture: RISC-V 64-bit
- Optimisation: -O2
- Flags: `-march=rv64i -mabi=lp64`

### 2. Simulations gem5

```bash
./02_run_simulations.sh
```

Teste:
- **Cortex A7**: L1 = 1KB, 2KB, 4KB, 8KB, 16KB
- **Cortex A15**: L1 = 2KB, 4KB, 8KB, 16KB, 32KB
- **L2 fixe**: 512KB
- **Applications**: Dijkstra, BlowFish

GÃ©nÃ¨re:
- `results/A[7|15]_L1_[SIZE]KB/{dijkstra|blowfish}/stats.txt`

### 3. Analyse des RÃ©sultats

```bash
python3 03_analyze_results.py results/
```

Produit:
- `analysis/results.csv` - Tableau complet en CSV
- `analysis/summary.txt` - RÃ©sumÃ© lisible

### 4. Analyse CACTI

```bash
# Pour chaque configuration, crÃ©er un .cfg et exÃ©cuter:
./cacti -infile cache_L1_A7_4KB.cfg > result_L1_A7_4KB.txt
./cacti -infile cache_L1_A15_8KB.cfg > result_L1_A15_8KB.txt
```

## ğŸ“Š RÃ©sultats Attendus

### Performance (IPC)
- A7 Dijkstra: ~1.2-1.8 IPC
- A15 Dijkstra: ~1.5-2.5 IPC
- BlowFish: RÃ©sultats similaires avec meilleure localitÃ©

### Miss Rates
- L1I: TrÃ¨s faible (< 0.1%)
- L1D: ModÃ©rÃ© (15-25%)
- L2: Ã‰levÃ© (40-50%)

### EfficacitÃ©
- Augmenter L1 amÃ©liore les performances jusqu'Ã  un point de saturation
- A15 plus performant mais plus gourmand en Ã©nergie
- Configuration optimale dÃ©pend de l'application

## ğŸ”§ Configuration des Processeurs

### Cortex A7 (RISC-V)
```
Fetch Width:       4
Decode Width:      4
Issue Width:       4
Commit Width:      2
RUU Size:          8 (Register Update Unit)
LSQ Size:          8
L1I/L1D:           32KB / 32B blocks / 2-way
L2:                512KB / 32B blocks / 8-way
Branch Predictor:  Bimodal (BTB=256)
Clock Frequency:   1.0 GHz
Power:             0.10 mW/MHz â†’ 100 mW
```

### Cortex A15 (RISC-V)
```
Fetch Width:       8
Decode Width:      8
Issue Width:       8
Commit Width:      4
RUU Size:          16
LSQ Size:          16
L1I/L1D:           32KB / 64B blocks / 2-way
L2:                512KB / 64B blocks / 16-way
Branch Predictor:  2-level (BTB=256)
Clock Frequency:   2.5 GHz
Power:             0.20 mW/MHz â†’ 500 mW
```

## ğŸ“ˆ MÃ©triques CalculÃ©es

### Performance
- **IPC**: Instructions Per Cycle
- **CPI**: Cycles Per Instruction
- **Number of Cycles**: Cycles totaux d'exÃ©cution

### MÃ©moire
- **L1I Miss Rate**: DÃ©fauts cache L1 instructions
- **L1D Miss Rate**: DÃ©fauts cache L1 donnÃ©es
- **L2 Miss Rate**: DÃ©fauts cache L2

### EfficacitÃ©
$$\text{EfficacitÃ© Surfacique} = \frac{\text{IPC}}{\text{Surface (mm}^2\text{)}}$$

$$\text{EfficacitÃ© Ã‰nergÃ©tique} = \frac{\text{IPC}}{\text{Consommation (mW)}}$$

## ğŸ› Troubleshooting

### gem5 n'est pas trouvÃ©
```bash
# VÃ©rifier l'installation
which gem5

# Ou utiliser le path complet
/path/to/gem5/build/RISCV/gem5.py

# Ajouter au PATH
export PATH=/path/to/gem5:$PATH
```

### Erreur de compilation RISC-V
```bash
# VÃ©rifier le toolchain
riscv64-unknown-elf-gcc --version

# Installer si manquant
# Ubuntu/Debian
sudo apt-get install gcc-riscv64-unknown-elf

# Fedora
sudo dnf install riscv64-unknown-elf-gcc

# macOS
brew install riscv-gnu-toolchain
```

### Pas de fichier stats.txt
```bash
# VÃ©rifier les logs d'erreur
cat results/A7_L1_4KB/dijkstra.log

# VÃ©rifier que le binaire existe
file binaries/dijkstra

# Tester gem5 manuellement
gem5 --help
```

### CACTI ne compile pas
```bash
# TÃ©lÃ©charger la version la plus rÃ©cente
git clone https://github.com/HewlettPackard/cacti
cd cacti
make clean
make

# Ou tÃ©lÃ©charger depuis le site officiel
# https://github.com/HewlettPackard/cacti/releases
```

## ğŸ“š Documentation

- **INSTRUCTIONS.md** - Guide dÃ©taillÃ© avec rÃ©ponses attendues
- **RAPPORT_TEMPLATE.md** - Template pour rÃ©diger le rapport
- [gem5 Documentation](https://www.gem5.org/)
- [CACTI GitHub](https://github.com/HewlettPackard/cacti)
- [RISC-V Spec](https://riscv.org/)

## ğŸ“ Questions du TP

1. **Q1-Q3**: Profiling et analyse des instructions
2. **Q4-Q5**: Variation de L1 cache (Cortex A7 et A15)
3. **Q6-Q9**: EfficacitÃ© surfacique avec CACTI
4. **Q10-Q11**: EfficacitÃ© Ã©nergÃ©tique
5. **Q12-Q14**: Architecture big.LITTLE optimale

Voir **RAPPORT_TEMPLATE.md** pour le template complet.

## ğŸ“… Calendrier

| Ã‰tape | DurÃ©e EstimÃ©e |
|-------|----------------|
| Compilation | 5-10 min |
| Simulations | 1-4 heures |
| Analyse | 15-30 min |
| CACTI | 30-60 min |
| Rapport | 2-3 heures |

**Total: 4-8 heures** (selon la puissance de calcul)

## âœ… Checklist de Remise

- [ ] Compilation sans erreur
- [ ] Simulations complÃ¨tes (toutes les configurations)
- [ ] Fichiers stats.txt gÃ©nÃ©rÃ©s
- [ ] Analyse CSV et rÃ©sumÃ© gÃ©nÃ©rÃ©s
- [ ] RÃ©sultats CACTI collectÃ©s
- [ ] Tableau avec efficacitÃ©s rempli
- [ ] Figures de performance gÃ©nÃ©rÃ©es
- [ ] Rapport PDF rÃ©digÃ© et complÃ©tÃ©
- [ ] Tous les fichiers sources inclus

## ğŸ‘¥ Contacts

- **Instructeur**: hammami@ensta.fr
- **ChargÃ© de TD**: [Ã€ remplir]
- **Subject**: ECE_4ES01_TA/TP4
- **Deadline**: 23/02/2026

## ğŸ“„ Format de Remise

```
TP4-nom1-nom2-nom3-nom4.pdf
```

Inclure:
- RÃ©ponses Ã  toutes les questions
- Tableaux et figures
- Explications et analyses
- Conclusion et recommandations

## ğŸ¯ Objectifs PÃ©dagogiques

Ã€ la fin de ce TP, vous comprendrez:

- Architecture des processeurs modernes (pipeline, out-of-order)
- Impact de la hiÃ©rarchie mÃ©moire sur les performances
- Trade-offs entre performance, surface et consommation d'Ã©nergie
- MÃ©thodologie de simulation et d'analyse d'architectures
- Conception de systÃ¨mes embarquÃ©s efficaces (big.LITTLE)

## ğŸ“Œ Notes Importantes

1. **DÃ©terminisme**: Les simulations gem5 sont dÃ©terministes
2. **DonnÃ©es d'entrÃ©e**: Utiliser les mÃªmes donnÃ©es pour toutes les configurations
3. **Architecture simulÃ©e**: RISC-V au lieu d'ARM pour compatibilitÃ© gem5
4. **ParamÃ¨tres**: InspirÃ©s de Cortex A7/A15 mais simplifiÃ©s pour RISC-V
5. **RÃ©sultats**: Les performances relatives restent valides

---

**Bon travail! ğŸš€**

Pour plus de dÃ©tails, lire `INSTRUCTIONS.md`
