text
"[""\n6. 주요계약 및 연구개발활동\n가. 주요 계약\n계약 상대방\n항목\n내용\n비고\nRambus Inc.\n계약 유형\n특허 크로스 라이선스 계약\n-\n계약 기간\n2013년 7월 1일 ~ 2034년 6월 30일\n목적 및 내용\n라이선스 계약을 통해 반도체 전 제품 기술 관련 램버스 보유 특허에 대한 사용권한을 확보하여 향후 분쟁 가능성 해소\n기타 주요내용\n-\nBCPE PangeaIntermediateHoldingsCayman, LP\n계약 유형\n특수목적법인(SPC)에 대한 출자 (신규 설립)\n-\n계약 기간\n2017년 9월 28일 이후\n목적 및 내용\nBain Capital이 General Partner로서 구성한 특수목적법인(SPC)이 도시바의 반도체 사업 지분을 인수하며, 당사는 이에 대한 Limited Partner로서 투자에 참여\n기타 주요내용\n-\nBCPE PangeaCayman2Limited\n계약 유형\n특수목적법인(SPC)이 발행한 전환사채 취득\n-\n계약 기간\n2017년 9월 28일 이후\n목적 및 내용\nBain Capital과의 특수목적법인(SPC)의 전환사채를 취득하고, 향후 적법한 절차를 거쳐 전환 시 최종적으로 도시바 반도체 사업 지분의 15% 확보 가능\n기타 주요내용\n-\nIntel Corporation\n계약 유형\n영업양수도\n-\n계약 체결일\n2020년 10월 20일 체결\n목적 및 내용\nIntel의 NAND 사업 영업양수\n기타 주요내용\n계약금액은 US$90억이며, 2차에 걸쳐 지급될 예정* 관련 공시 :\xa02020년 10월 22일 주요사항보고서(영업양수결정)\n※ 최근 5년간의 주요계약 기준\n나. 연구개발활동\n1. 연구개발 담당조직당사는 보고서 제출일 현재, 메모리연구소 및 제품개발연구소, Nand Solution & 미래기술 연구소 등에서 연구개발 활동에 주력하고 있습니다.\n연구개발 조직도\n2. 연구개발비용\n(단위: 백만원)\n과 \xa0 \xa0 \xa0 목\n제76기 반기\n제75기\n제74기\n비 고\n연구개발비용\n\xa0원 \xa0 재 \xa0 료 \xa0 비\n51,470\n123,839\n117,411\n-\n\xa0인 \xa0 \xa0 건 \xa0 \xa0 비\n416,956\n1,332,187\n1,330,569\n-\n\xa0감 가 상 각 비\n311,573\n572,380\n546,128\n-\n\xa0위 탁 용 역 비\n147,194\n341,454\n266,452\n-\n\xa0기 \xa0 \xa0 \xa0 \xa0 \xa0 \xa0 타\n1,159,125\n2,535,473\n1,784,235\n-\n\xa0연구개발비용 합계\n2,086,319\n4,905,334\n4,044,796\n-\n\xa0회계처리\n\xa0연구개발비(비용)\n1,852,831\n4,576,383\n3,681,932\n-\n\xa0개발비(무형자산)\n233,488\n328,951\n362,863\n-\n연구개발비 / 매출액 비율[연구개발비용계÷당기매출액×100]\n16.8%\n11.0%\n9.4%\n-\n매 \xa0 \xa0출 \xa0 \xa0액\n12,394,044\n44,621,568\n42,997,792\n-\n※ 한국채택국제회계기준에 따라 연결기준으로 작성되었습니다.\n다. 연구개발 실적\xa0\n2023년 중 당사의 주요 연구개발 실적은 다음과 같습니다.\n연구과제 등\n연구결과 및 기대효과 등\n모바일용 DRAM\n·현존 최고속 모바일용 D램인 'LPDDR5T*(LPDDR5 Turbo)' 개발- 작년 출시한 LPDDR5X의 성능을 업그레이드한 제품으로, 동작속도를 LPDDR5X 대비 13% 빨라진 초당 9.6Gb까지 향상- 국제반도체표준화기구(JEDEC)가 정한 최저 전압 기준인 1.01~1.12V(볼트)에서 작동하여 속도는 물론, 초저전력 특성도 동시에 구현\n(*) LPDDR(Low Power Double Data Rate): 스마트폰과 태블릿 등 모바일용 제품에 들어가는 D램 규격으로, 전력 소모량의 최소화를 목적으로 하고 있어 저전압 동작 특성을 갖고 있음. 규격명에 LP(Low Power)가 붙으며, 최신 규격은 LPDDR 7세대(5X)로 1-2-3-4-4X-5-5X 순으로 개발됨\n12단 적층 HBM3\n·세계 최초로 D램 단품 칩 12개를 수직 적층해 현존 최고 용량인 24GB(기가바이트)를 구현한 HBM3* 신제품 개발- 기존 HBM3의 최대 용량은 D램 단품 칩 8개를 수직 적층한 16GB- 어드밴스드(Advanced) MR-MUF**와 TSV*** 기술을 적용한 제품으로, 공정 효율성과 제품 성능 안정성을 강화하였으며, 기존 대비 40% 얇은 D램 단품 칩 12개를 수직으로 쌓아 16GB 제품과 같은 높이로 제품을 구현\n(*) HBM(High Bandwidth Memory): 여러 개의 D램을 수직으로 연결해 기존 D램보다 데이터 처리 속도를 혁신적으로 끌어올린 고부가가치, 고성능 제품\n(**) MR-MUF: 반도체 칩을 쌓아 올린 뒤 칩과 칩 사이 회로를 보호하기 위해 액체 형태의 보호재를 공간 사이에 주입하고, 굳히는 공정. 칩을 하나씩 쌓을 때마다 필름형 소재를 깔아주는 방식 대비 공정이 효율적이고, 열 방출에도 효과적인 공정으로 평가 받음\n\xa0(***) TSV(Through Silicon Via): D램 칩에 수천 개의 미세한 구멍을 뚫어 상층과 하층 칩의 구멍을 수직으로 관통하는 전극으로 연결하는 어드밴스드 패키징(Advanced Packaging) 기술. 이 기술이 적용된 SK하이닉스의 HBM3는 FHD(Full-HD) 영화 163편을 1초에 전송하는, 최대 819GB/s(초당 819기가바이트)의 속도를 구현\n서버용 DRAM\n·현존 D램 중 가장 미세화된 10나노급 5세대(1b) 기술 개발을 완료하고, 해당 기술이 적용된 서버용 DDR5를 인텔에 제공하여 '인텔 데이터센터 메모리 인증 프로그램' 검증 절차에 돌입- 제공된 DDR5제품은 동작속도가 6.4Gbps로, 현재 시장에 나와 있는 DDR5 중 최고 속도를 구현- HKMG* 공정을 적용해 1a DDR5 대비 전력 소모를 20% 이상 절감(*) HKMG(High-K Metal Gate): 유전율(K)이 높은 물질을 D램 트랜지스터 내부의 절연막에 사용해 누설 전류를 막고 정전용량(Capacitance)을 개선한 차세대 공정\n모바일 및 PC용 cSSD 솔루션 제품\n·지난 8월 개발에 성공한 238단 4D 낸드플래시 양산 시작 및 이를 기반으로 스마트폰과 PC용 cSSD(Client SSD) 솔루션 제품을 개발해 스마트폰을 생산하는 해외 고객사와 함께 제품 인증 과정 진행 - 238단 낸드는 이전 세대인 176단보다 생산효울이 34% 높아져 원가 경쟁력이 크게 개선됨- 데이터 전송 속도는 초당 2.4Gb로 이전세대보다 50% 빨라졌으며, 읽기/쓰기 성능 또한 약 20% 개선되어 해당 제품을 사용하는 스마트폰과 PC 고객에게 향상된 성능을 제공할 예정\n모바일 UFS\n·차량용 반도체 판매를 위해 제품 공급자가 필수로 구축해야하는 프로세스를 차세대 메모리 솔루션 제품인 Mobile UFS로 한국 반도체 기업 최초 ASPICE* 레벨2 인증 획득- 독일 최대 전기·전자 기업인 지멘스(Siemens)의 인증 솔루션을 SK하이닉스의 디지털 전환 기술에 접목하여 연평균 20% 이상 성장세가 예상되는 차량용 반도체 시장에 UFS(Universal Flash Memory), SSD(Soild State Drive) 등 당사 낸드 솔루션 제품 공급을 늘리며 수익성을 높여나갈 것으로 기대(*) ASPICE(Automotive Software Process Improvement & Capability dEtermination): 자동차용 부품 생산업체의 소프트웨어 개발 프로세스 신뢰도와 역량을 평가하기 위해 유럽 완성차 업계가 제정한 자동차 소프트웨어 개발 표준\n""]"
