{"hands_on_practices": [{"introduction": "要真正掌握 T 触发器，关键在于深刻理解其输入 $T$ 如何精确控制其状态翻转。这个练习将挑战你逆向思考：给定一个期望的输出序列，你需要确定在每个时钟周期必须施加的 $T$ 输入序列。这能有效检验你对 T 触发器特性方程的掌握程度，是设计和调试时序电路的基础。[@problem_id:1931864]", "problem": "一个数字电路使用单个上升沿触发的 T 触发器来生成一个控制信号，该信号由触发器的输出 $Q$ 表示。T 触发器，也称为翻转触发器，在时钟信号的有效沿，如果其输入 $T$ 为高电平（逻辑 1），其输出状态就会改变；否则，其输出状态保持不变（保持其值）。\n\n该触发器初始状态为 $Q=0$。该电路随后由一个包含四个连续时钟脉冲的序列驱动。在四个时钟脉冲中的每一个脉冲之后立即测量的输出 $Q$ 所期望的状态序列，被指定为 $1, 1, 0, 1$。\n\n施加到该触发器 T 输入端的输入序列与四个时钟脉冲同步，记作 $T_1, T_2, T_3, T_4$。确定表示该输入序列 $T_1T_2T_3T_4$ 的正确二进制字符串。\n\nA. 1101\n\nB. 0100\n\nC. 1011\n\nD. 1111\n\nE. 1010", "solution": "一个上升沿触发的 T 触发器根据以下规则更新：如果 $T=1$，则输出翻转；如果 $T=0$，则输出保持。等效地，对于第 $i$ 个时钟沿，如果前一状态为 $Q_{i-1}$ 且新状态为 $Q_{i}$，则所需的输入由下式确定：\n$$\nT_{i}=Q_{i-1}\\oplus Q_{i},\n$$\n其中 $\\oplus$ 表示异或。\n\n已知初始状态 $Q_{0}=0$ 且指定的脉冲后序列为 $Q_{1},Q_{2},Q_{3},Q_{4} = 1,1,0,1$，计算每个 $T_{i}$：\n$$\nT_{1}=Q_{0}\\oplus Q_{1}=0\\oplus 1=1,\n$$\n$$\nT_{2}=Q_{1}\\oplus Q_{2}=1\\oplus 1=0,\n$$\n$$\nT_{3}=Q_{2}\\oplus Q_{3}=1\\oplus 0=1,\n$$\n$$\nT_{4}=Q_{3}\\oplus Q_{4}=0\\oplus 1=1.\n$$\n因此，输入序列为 $T_{1}T_{2}T_{3}T_{4}=1011$，这对应于选项 C。", "answer": "$$\\boxed{C}$$", "id": "1931864"}, {"introduction": "T 触发器最经典的应用之一是构建分频器，这是数字系统中一个至关重要的功能模块。这个练习将引导你分析最基础的二分频电路，在这种电路中，触发器的 $T$ 输入固定为高电平。通过此实践，你将理解T触发器如何通过在每个有效时钟沿上翻转来实现频率减半这一核心功能。[@problem_id:1931872]", "problem": "一个上升沿触发的T触发器是一种数字存储元件，其输出 $Q$ 仅在时钟信号 (CLK) 的上升沿改变状态。其行为由T（翻转）输入决定：如果在时钟上升沿时T为逻辑1，输出 $Q$ 的状态翻转；如果T为逻辑0，输出 $Q$ 保持当前状态。\n\n考虑一个电路，其中该触发器的T输入和CLK输入都连接到同一个信号源。该信号源产生一个频率为 $f_{in}$ 的周期性方波。在输入信号的第一个上升沿之前，该触发器的输出 $Q$ 初始处于逻辑低（0）状态。\n\n在 $Q$ 处的输出信号频率（表示为 $f_{out}$）与输入信号频率 $f_{in}$ 之间有何关系？\n\nA. $f_{out} = f_{in}$\n\nB. $f_{out} = 0.5 \\times f_{in}$\n\nC. $f_{out} = 2 \\times f_{in}$\n\nD. $f_{out} = 0$ (输出为恒定的直流电平)", "solution": "设输入方波的频率为 $f_{in}$，周期为 $T_{in} = \\frac{1}{f_{in}}$。一个上升沿触发的T触发器仅在时钟上升沿根据以下规则更新其输出 $Q$：如果边沿处 $T=1$，则 $Q$ 翻转；如果边沿处 $T=0$，则 $Q$ 保持。将上升沿序列表示为 $t_{k} = k T_{in}$，其中整数 $k \\geq 1$。使用离散时间边沿索引模型，状态更新为\n$$\nQ_{k+1} = Q_{k} \\oplus T_{k},\n$$\n其中 $Q_{k}$ 是第 $k$ 个上升沿之后的状态，而 $T_{k}$ 是在该上升沿采样的 $T$ 的值。\n\n在给定电路中，$T$ 和 $\\mathrm{CLK}$ 是同一个信号。在问题陈述所隐含的理想化边沿触发模型下，在每个上升沿，采样值为 $T_{k} = 1$（对所有 $k$ 均成立），因此\n$$\nQ_{k+1} = \\overline{Q_{k}}。\n$$\n在初始条件 $Q_{0} = 0$（第一个上升沿之前）下，$Q$ 在每个上升沿都会翻转：$0, 1, 0, 1, \\dots$。因此，$Q$ 每经过两个输入的上升沿完成一个完整周期，即其周期为\n$$\nT_{out} = 2 T_{in}。\n$$\n因此输出频率为\n$$\nf_{out} = \\frac{1}{T_{out}} = \\frac{1}{2 T_{in}} = \\frac{f_{in}}{2}。\n$$\n这对应于选项B。\n\n注意：在实际硬件中，将 $T$ 连接到 $\\mathrm{CLK}$ 会违反建立/保持时间要求，并可能导致不确定行为；上述结果遵循问题中使用的理想化模型。", "answer": "$$\\boxed{B}$$", "id": "1931872"}, {"introduction": "数字电路的魅力在于将简单的元件组合成功能强大的系统。本练习将从单个触发器扩展到一个由两个 T 触发器组成的微型时序电路。通过分析它们之间的交叉反馈连接，你将学会追踪状态转移并预测电路的长期行为，这是时序逻辑设计中的一项核心技能。[@problem_id:1931883]", "problem": "一个数字电路由两个上升沿触发的T触发器构成，分别标记为A和B。该电路的状态由这些触发器的输出定义，表示为有序比特对 $(Q_A, Q_B)$。触发器A的输入（记为 $T_A$）连接到触发器B的输出，因此 $T_A = Q_B$。类似地，触发器B的输入（记为 $T_B$）连接到触发器A的输出，因此 $T_B = Q_A$。两个触发器都由一个公共时钟信号同步。\n\n下列哪个陈述最能描述该电路的长期行为？\n\nA. 该电路是一个模4计数器，它会循环遍历所有四种可能的状态：(0,0), (0,1), (1,0) 和 (1,1)。\n\nB. 该电路以一种方式振荡，使得输出 $Q_A$ 的频率恰好是输出 $Q_B$ 频率的一半。\n\nC. 该电路有一个稳定状态，所有其他初始状态都是暂态的，最终都会进入这个唯一的稳定状态。\n\nD. 该电路有两个不同的稳定状态，根据初始状态的不同，它将收敛到其中一个。\n\nE. 该电路在两个特定状态之间永久振荡，形成一个模2计数器，而与初始状态无关。", "solution": "一个上升沿触发的T触发器根据其特性方程 $Q^{+} = Q \\oplus T$ 更新其输出，其中 $Q^{+}$ 是次态，$Q$ 是现态，$\\oplus$ 表示异或运算。由于两个触发器同时接收时钟信号，它们的次态是根据相同的现态计算的。\n\n给定 $T_{A} = Q_{B}$ 和 $T_{B} = Q_{A}$，次态方程为\n$$\nQ_{A}^{+} = Q_{A} \\oplus T_{A} = Q_{A} \\oplus Q_{B}, \\quad Q_{B}^{+} = Q_{B} \\oplus T_{B} = Q_{B} \\oplus Q_{A}.\n$$\n因此，\n$$\nQ_{A}^{+} = Q_{B}^{+} = Q_{A} \\oplus Q_{B}.\n$$\n\n评估所有现态 $(Q_{A}, Q_{B})$ 的同步状态转换：\n- 如果 $(Q_{A}, Q_{B}) = (0, 0)$，则 $Q_{A} \\oplus Q_{B} = 0$，所以 $(Q_{A}^{+}, Q_{B}^{+}) = (0, 0)$。这是一个稳定状态。\n- 如果 $(Q_{A}, Q_{B}) = (0, 1)$，则 $Q_{A} \\oplus Q_{B} = 1$，所以 $(Q_{A}^{+}, Q_{B}^{+}) = (1, 1)$，接着在下一个时钟周期，$Q_{A} \\oplus Q_{B} = 0$ 导致状态变为 $(0, 0)$。\n- 如果 $(Q_{A}, Q_{B}) = (1, 0)$，则 $Q_{A} \\oplus Q_{B} = 1$，所以 $(Q_{A}^{+}, Q_{B}^{+}) = (1, 1)$，然后在下一个时钟周期变为 $(0, 0)$。\n- 如果 $(Q_{A}, Q_{B}) = (1, 1)$，则 $Q_{A} \\oplus Q_{B} = 0$，所以 $(Q_{A}^{+}, Q_{B}^{+}) = (0, 0)$。\n\n因此，唯一的稳定状态是 $(0, 0)$，其他所有初始状态最多在两个时钟沿后都会转换到 $(0, 0)$。该电路的长期行为是，无论初始状态如何，电路都会收敛到一个单一的稳定状态。\n\n这对应于选项C。", "answer": "$$\\boxed{C}$$", "id": "1931883"}]}