module topv4(
    input wire refclk,
    inout wire [7:0] dq,
    inout wire rwds,
    output wire ckout,
    output wire ckoutn,
    output wire csn,
    output wire rstn
);


	sys sys_inst (
		.jtag_uart_0_irq_irq (), // jtag_uart_0_irq.irq
		.refclk_clk          (refclk),          //          refclk.clk
		.rst_reset           (1'b0),           //             rst.reset
		.io_dq               (dq),               //              io.dq
		.io_rwds             (rwds),             //                .rwds
		.io_ckout            (ckout),            //                .ckout
		.io_ckoutn           (ckoutn),           //                .ckoutn
		.io_csn              (csn),              //                .csn
		.io_rstn             (rstn)              //                .rstn
	);



endmodule