---
title: "Plantillas de HDL"
description: "Plantillas útiles para enviar más rápido con un HDL"
---

# Verilog

https://github.com/TinyTapeout/ttihp-verilog-template

Este repositorio muestra cómo:

* [especificar los archivos](https://github.com/TinyTapeout/ttihp-verilog-template/blob/main/info.yaml#L18) para construir el ASIC
* [ejecutar un test automatico](/hdl/testing) cuando subas nuevo código al repositorio
