from make_buffer_controller import make_buffer_controller

cache_data_width = 512
fifo_depth = 5

# (x,y) = x -> quantidade de entradas da interface
#         y -> quantidade de sa√≠das da interface
interfaces = [(32, 32)]
make_buffer_controller(cache_data_width, fifo_depth, interfaces).to_verilog('../gen')
