;035 00332162
!1  T160 @0 E5,50,100,22,22 P21,10,6 YLR B1 r1 r4 V7 O2 e2. L @2 E95,100,90,21,35 O3 V7 < b32 YLR V5 b32 Y.R V7 g32 YLR V5 g32 Y.R V7 e32 YLR V5 e32 Y.R V7 c32 YLR V5 c32 Y.R V7 b32 YLR V5 b32 Y.R V7 g32 YLR V5 g32 Y.R V7 e32 YLR V5 e32 Y.R V7 c32 YLR V5 c32 Y.R V7 b32 YLR V5 b32 Y.R V7 g32 YLR V5 g32 Y.R V7 e32 YLR V5 e32 Y.R V7 c32 YLR V5 c32 Y.R V7 b32 YLR V5 b32 Y.R V7 g32 YLR V5 g32 Y.R V7 e32 YLR V5 e32 Y.R V7 c32 YLR V5 c32 Y.R V7 > d32 YLR V5 d32 Y.R V7 < a32 YLR V5 a32 Y.R V7 f+32 YLR V5 f+32 Y.R V7 d32 YLR V5 d32 Y.R V7 > d32 YLR V5 d32 Y.R V7 < a32 YLR V5 a32 Y.R V7 f+32 YLR V5 f+32 Y.R V7 d32 YLR V5 d32 Y.R V7 > d32 YLR V5 d32 Y.R V7 < a32 YLR V5 a32 Y.R V7 f+32 YLR V5 f+32 Y.R V7 d32 YLR V5 d32 Y.R V7 > d32 YLR V5 d32 Y.R V7 < a32 YLR V5 a32 Y.R V7 f+32 YLR V5 f+32 Y.R V7 d32 YLR V5 d32 Y.R V7 a32 YLR V5 a32 Y.R V7 f+32 YLR V5 f+32 Y.R V7 d32 YLR V5 d32 Y.R V7 < b32 YLR V5 b32 Y.R V7 > a32 YLR V5 a32 Y.R V7 f+32 YLR V5 f+32 Y.R V7 d32 YLR V5 d32 Y.R V7 < b32 YLR V5 b32 Y.R V7 > a32 YLR V5 a32 Y.R V7 f+32 YLR V5 f+32 Y.R V7 d32 YLR V5 d32 Y.R V7 < b32 YLR V5 b32 Y.R V7 > a32 YLR V5 a32 Y.R V7 f+32 YLR V5 f+32 Y.R V7 d32 YLR V5 d32 Y.R V7 < b32 YLR V5 b32 Y.R V7 O3 d32 YLR V5 e32 Y.R V7 < b32 YLR V5 b32 Y.R V7 g32 YLR V5 g32 Y.R V7 e32 YLR V5 e32 Y.R V7 > d32 YLR V5 e32 Y.R V7 < b32 YLR V5 b32 Y.R V7 g32 YLR V5 g32 Y.R V7 e32 YLR V5 e32 Y.R V7 > d32 YLR V5 e32 Y.R V7 < b32 YLR V5 b32 Y.R V7 g32 YLR V5 g32 Y.R V7 e32 YLR V5 e32 Y.R V7 > d32 YLR V5 e32 Y.R V7 < b32 YLR V5 b32 Y.R V7 g32 YLR V5 g32 Y.R V7 e32 YLR V5 e32 Y.R V7 O3 e32 YLR V5 e32 Y.R V7 < a32 YLR V5 a32 Y.R V7 e32 YLR V5 e32 Y.R V7 c32 YLR V5 c32 Y.R V7 O3 e32 YLR V5 e32 Y.R V7 < a32 YLR V5 a32 Y.R V7 e32 YLR V5 e32 Y.R V7 c32 YLR V5 c32 Y.R V7 O3 e32 YLR V5 e32 Y.R V7 < a32 YLR V5 a32 Y.R V7 e32 YLR V5 e32 Y.R V7 c32 YLR V5 c32 Y.R V7 O3 e32 YLR V5 e32 Y.R V7 < a32 YLR V5 a32 Y.R V7 e32 YLR V5 e32 Y.R V7 c32 YLR V5 c32 Y.R V7 a32 YLR V5 a32 Y.R V7 f+32 YLR V5 f+32 Y.R V7 d32 YLR V5 d32 Y.R V7 < a32 YLR V5 a32 Y.R V7 > a32 YLR V5 a32 Y.R V7 f+32 YLR V5 f+32 Y.R V7 d32 YLR V5 d32 Y.R V7 < a32 YLR V5 a32 Y.R V7 > a32 YLR V5 a32 Y.R V7 f+32 YLR V5 f+32 Y.R V7 d32 YLR V5 d32 Y.R V7 < a32 YLR V5 a32 Y.R V7 > a32 YLR V5 a32 Y.R V7 f+32 YLR V5 f+32 Y.R V7 d32 YLR V5 d32 Y.R V7 < a32 YLR V5 a32 Y.R V7 > f+32 YLR V5 f+32 Y.R V7 d32 YLR V5 d32 Y.R V7 < b32 YLR V5 b32 Y.R V7 g32 YLR V5 g32 Y.R V7 > f+32 YLR V5 f+32 Y.R V7 d32 YLR V5 d32 Y.R V7 < b32 YLR V5 b32 Y.R V7 g32 YLR V5 g32 Y.R V7 > f+32 YLR V5 f+32 Y.R V7 d32 YLR V5 d32 Y.R V7 < b32 YLR V5 b32 Y.R V7 g32 YLR V5 g32 Y.R V7 > f+32 YLR V5 f+32 Y.R V7 d32 YLR V5 d32 Y.R V7 < b32 YLR V5 b32 Y.R V7 g32 YLR V5 g32 Y.R V7 O3 b32 YLR V5 b32 Y.R V7 g32 YLR V5 g32 Y.R V7 g32 YLR V5 g32 Y.R V7 f32 YLR V5 f32 Y.R V7 f32 YLR V5 f32 Y.R V7 d32 YLR V5 d32 Y.R V7 d32 YLR V5 d32 Y.R V7 < b32 YLR V5 b32 Y.R V7 b32 YLR V5 b32 Y.R V7 g32 YLR V5 g32 Y.R V7 g32 YLR V5 g32 Y.R V7 d32 YLR V5 d32 Y.R V7 d32 YLR V5 d32 Y.R V7 < b32 YLR V5 b32 Y.R V7 b32 YLR V5 b32 g32 Y.R V7 g32 YLR V5 g32 O3 c32 Y.R V7 < a32 YLR V5 a32 Y.R V7 e32 YLR V5 e32 Y.R V7 c32 YLR V5 c32 Y.R V7 > c32 YLR V5 c32 Y.R V7 < a32 YLR V5 a32 Y.R V7 e32 YLR V5 e32 Y.R V7 c32 YLR V5 c32 Y.R V7 > c32 YLR V5 c32 Y.R V7 < a32 YLR V5 a32 Y.R V7 e32 YLR V5 e32 Y.R V7 c32 YLR V5 c32 Y.R V7 > c32 YLR V5 c32 Y.R V7 < a32 YLR V5 a32 Y.R V7 e32 YLR V5 e32 Y.R V7 c32 YLR V5 c32 Y.R V7 > d32 YLR V5 d32 Y.R V7 < b32 YLR V5 b32 Y.R V7 g32 YLR V5 g32 Y.R V7 d32 YLR V5 d32 Y.R V7 > d32 YLR V5 d32 Y.R V7 < b32 YLR V5 b32 Y.R V7 g32 YLR V5 g32 Y.R V7 d32 YLR V5 d32 Y.R V7 > d32 YLR V5 d32 Y.R V7 < b32 YLR V5 b32 Y.R V7 g32 YLR V5 g32 Y.R V7 d32 YLR V5 d32 Y.R V7 > d32 YLR V5 d32 Y.R V7 < b32 YLR V5 b32 Y.R V7 g32 YLR V5 g32 Y.R V7 d32 YLR V5 d32 Y.R V7 > e32 YLR V5 e32 Y.R V7 < a+32 YLR V5 a+32 Y.R V7 g32 YLR V5 g32 Y.R V7 e32 YLR V5 e32 Y.R V7 > e32 YLR V5 e32 Y.R V7 < a+32 YLR V5 a+32 Y.R V7 g32 YLR V5 g32 Y.R V7 e32 YLR V5 e32 Y.R V7 > e32 YLR V5 e32 Y.R V7 < a+32 YLR V5 a+32 Y.R V7 g32 YLR V5 g32 Y.R V7 e32 YLR V5 e32 Y.R V7 > e32 YLR V5 e32 Y.R V7 < a+32 YLR V5 a+32 Y.R V7 g32 YLR V5 g32 Y.R V7 e32 YLR V5 e32 Y.R V7 > e32 YLR V5 e32 Y.R V7 c+32 YLR V5 c+32 Y.R V7 < a32 YLR V5 a32 Y.R V7 e32 YLR V5 e32 Y.R V7 > e32 YLR V5 e32 Y.R V7 c+32 YLR V5 c+32 Y.R V7 < a32 YLR V5 a32 Y.R V7 e32 YLR V5 e32 Y.R V7 > e32 YLR V5 e32 Y.R V7 c+32 YLR V5 c+32 Y.R V7 < a32 YLR V5 a32 Y.R V7 e32 YLR V5 e32 Y.R V7 > e32 YLR V5 e32 Y.R V7 c+32 YLR V5 c+32 Y.R V7 < a32 YLR V5 a32 Y.R V7 e32 YLR V5 e32 Y.R V7 > c32 YLR V5 c32 Y.R V7 < a32 YLR V5 a32 Y.R V7 f32 YLR V5 f32 Y.R V7 d32 YLR V5 d32 Y.R V7 > c32 YLR V5 c32 Y.R V7 < a32 YLR V5 a32 Y.R V7 f32 YLR V5 f32 Y.R V7 d32 YLR V5 d32 Y.R V7 > c32 YLR V5 c32 Y.R V7 < a32 YLR V5 a32 Y.R V7 f32 YLR V5 f32 Y.R V7 d32 YLR V5 d32 Y.R V7 > c32 YLR V5 c32 Y.R V7 < a32 YLR V5 a32 Y.R V7 f32 YLR V5 f32 Y.R V7 d32 YLR V5 d32 Y.R V7 > d32 YLR V5 d32 Y.R V7 < b32 YLR V5 b32 Y.R V7 g32 YLR V5 g32 Y.R V7 d32 YLR V5 d32 Y.R V7 > d32 YLR V5 d32 Y.R V7 < b32 YLR V5 b32 Y.R V7 g32 YLR V5 g32 Y.R V7 d32 YLR V5 d32 Y.R V7 > d32 YLR V5 d32 Y.R V7 < b32 YLR V5 b32 Y.R V7 g32 YLR V5 g32 Y.R V7 d32 YLR V5 d32 Y.R V7 > d32 YLR V5 d32 Y.R V7 < b32 YLR V5 b32 Y.R V7 g32 YLR V5 g32 Y.R V7 d32 YLR V5 d32 Y.R V7 > c32 YLR V5 c32 Y.R V7 < g+32 YLR V5 g+32 Y.R V7 f32 YLR V5 f32 Y.R V7 c+32 YLR V5 c+32 Y.R V7 > c32 YLR V5 c32 Y.R V7 < g+32 YLR V5 g+32 Y.R V7 f32 YLR V5 f32 Y.R V7 c+32 YLR V5 c+32 Y.R V7 > c32 YLR V5 c32 Y.R V7 < g+32 YLR V5 g+32 Y.R V7 f32 YLR V5 f32 Y.R V7 c+32 YLR V5 c+32 Y.R V7 > c32 YLR V5 c32 Y.R V7 < g+32 YLR V5 g+32 Y.R V7 f32 YLR V5 f32 Y.R V7 c+32 YLR V5 c+32 Y.R V7 O4 e32 YLR V5 e32 Y.R V7 < b32 YLR V5 b32 Y.R V7 b32 YLR V5 b32 Y.R V7 g32 YLR V5 g32 Y.R V7 g32 YLR V5 g32 Y.R V7 e32 YLR V5 e32 Y.R V7 e32 YLR V5 e32 Y.R V7 c32 YLR V5 c32 Y.R V7 c32 YLR V5 c32 Y.R V7 < b32 YLR V5 b32 Y.R V7 b32 YLR V5 b32 Y.R V7 g32 YLR V5 g32 Y.R V7 g32 YLR V5 g32 Y.R V7 e32 YLR V5 e32 Y.R V7 e32 YLR V5 e32 Y.R V7 c32 YLR V5 c32 Y.R V7 O0 a32 YLR V5 a32 Y.R V7 > c32 YLR V5 c32 Y.R V7 e32 YLR V5 e32 Y.R V7 g32 YLR V5 g32 Y.R V7 a32 YLR V5 a32 Y.R V7 b32 YLR V5 b32 Y.R V7 > c32 YLR V5 c32 Y.R V7 e32 YLR V5 e32 Y.R V7 g32 YLR V5 g32 Y.R V7 b32 YLR V5 b32 Y.R V7 > c32 YLR V5 c32 Y.R V7 e32 YLR V5 e32 Y.R V7 g32 YLR V5 g32 Y.R V7 b32 YLR V5 b32 Y.R V7 > c32 YLR V5 c32 Y.R V7 e16 
!2  r1~ r4 @@3,2,1 @1 E100,80,70,4,16 P22,10,3 YLR B1 V7 O3 e8 r8 e8 r8 g8 r8 L V9 b8. V6 b16 V9 > c16 V6 c16 V9 < a8 r16 V6 a16 V9 g+8 r16 V6 g+16 V9 P21,10,5 a2~ a8 V6 a16 r8. P22,10,3 V9 f+8 g8 a8 r16 V6 a16 V9 b16 r16 g8 r16 V6 g16 V9 f+8 r16 V6 f+16 V9 P21,10,5 g2~ g8 V6 g16 r8. P22,10,3 V9 e8 f+8 P21,10,5 g2 V6 g16 r8. P22,10,3 V9 g4 f+8 r16 V6 f+16 V9 e8 r16 V6 e16 V9 d8 r16 V6 d16 V9 < a+4 P22,10,5 b2. V4 b16 r8. ( b16 r8. ( b16 r8. P22,10,3 V9 > c8 r16 V6 c16 V9 d8 r16 V6 d16 V9 e4 f16 r16 e16 r16 V6 e16 r16 V9 c8 r16 V6 c16 V9 P21,10,5 d2~ d8 V6 d16 r8. P22,10,3 V9 e8 f8 g4 a+16 r16 a16 r16 V6 a16 r16 V9 g8 r16 V6 g16 V9 f4~ f8 r16 V6 f16 V9 e4~ e8 r16 V6 e16 r8 r4 V9 < a8 r16 V6 a16 V9 > e8 r16 V6 e16 V9 d16 r16 g4 r16 V6 g16 V9 f8 r16 V6 f16 V9 e8 r16 V6 e16 V9 d8 r16 V6 d16 V9 P22,11,5 c1 V6 c16 r8. r2. r4 P22,10,3 V9 e8 r16 V6 e16 V9 e8 r16 V6 e16 V9 g8 r16 V6 g16 
!3  @A3 `9F00 `AE00 E100,95,90,14,0 YLR B1 r1 r1 L V3 O1 c8 c8 g8 c16 c8 g8 c16 g8 d8 d8 d8 a8 d16 d8 a8 d16 a8 d8 < b8 b8 > f+8 < b16 b8 > f+8 < b16 > f+8 < b8 > e8 e8 b8 e16 e8 b8 e16 b8 e8 < a8 a8 > e8 < a16 a8 > e8 < a16 > e8 < a8 > d8 d8 a8 d16 d8 a8 d16 a8 d8 < g8 g8 > d8 < g16 g8 > d8 < g16 > d8 < g8 g8 g8 > d8 < g16 g8 > d8 < g16 > d8 < g8 f8 f8 > c8 < f16 f8 > c8 < f16 > c8 < f8 g8 g8 > d8 < g16 g8 > d8 < g16 > d8 < g8 > e8 e8 b8 e16 e8 b8 e16 b8 e8 < a8 a8 > e8 < a16 a8 > e8 < a16 > e8 < a8 > d8 d8 a8 d16 d8 a8 d16 a8 d8 < g8 g8 > d8 < g16 g8 > d8 < g16 > d8 < g8 > c+8 c+8 g+8 c+16 c+8 g+8 c+16 g+8 c+8 c8 c8 g8 c16 c8 g8 c16 g8 c1~ c8 
!4  YL. r1 r1 L @12 YLR x4 @4 YLR x16 @7 YL. x32 r32 x32 r32 @4 YLR x16 @7 YL. x32 r32 @4 YLR x16 @7 YL. x32 r32 x32 r32 @4 YLR x16 @7 YL. x32 r32 x32 r32 x32 r32 x32 r32 x32 r32 x32 r32 x32 r32 @4 YLR x16 @7 YL. x32 r32 x32 r32 @4 YLR x16 @7 YL. x32 r32 @4 YLR x16 @7 YL. x32 r32 x32 r32 @4 YLR x16 @7 YL. x32 r32 @4 YLR x16 @7 YL. x32 r32 [ @7 YL. x32 r32 x32 r32 x32 r32 x32 r32 @4 YLR x16 @7 YL. x32 r32 x32 r32 @4 YLR x16 @7 YL. x32 r32 @4 YLR x16 @7 YL. x32 r32 x32 r32 @4 YLR x16 @7 YL. x32 r32 x32 r32 x32 r32 x32 r32 x32 r32 x32 r32 x32 r32 @4 YLR x16 @7 YL. x32 r32 x32 r32 @4 YLR x16 @7 YL. x32 r32 @4 YLR x16 @7 YL. x32 r32 x32 r32 @4 YLR x16 @7 YL. x32 r32 @4 YLR x16 @7 YL. x32 r32 ]2 @7 YL. x32 r32 x32 r32 x32 r32 x32 r32 @4 YLR x16 @7 YL. x32 r32 x32 r32 @4 YLR x16 @7 YL. x32 r32 @4 YLR x16 @7 YL. x32 r32 x32 r32 @4 YLR x16 @7 YL. x32 r32 x32 r32 x32 r32 YLR @12 x4 @20 x2. [ @7 YL. x32 r32 x32 r32 x32 r32 x32 r32 @4 YLR x16 @7 YL. x32 r32 x32 r32 @4 YLR x16 @7 YL. x32 r32 @4 YLR x16 @7 YL. x32 r32 x32 r32 @4 YLR x16 @7 YL. x32 r32 x32 r32 x32 r32 x32 r32 x32 r32 x32 r32 x32 r32 @4 YLR x16 @7 YL. x32 r32 x32 r32 @4 YLR x16 @7 YL. x32 r32 @4 YLR x16 @7 YL. x32 r32 x32 r32 @4 YLR x16 @7 YL. x32 r32 @4 YLR x16 @7 YL. x32 r32 ]4 YLR @20 x1 
!5  V1 @2 O1 b8 g4 e4 b4 a16 g16 e4 YL. @61 W0,100,20 > e2. L O2 V1 @0 YLR [ O2 c4 ]30 @2 YL. c8 < YL. b8 YLR a8 Y.R g16 Y.R e16 @0 YLR [ O2 c4 ]16 V1 @0 YLR [ O2 c4 ]14 @2 YL. c8 < YL. b8 YLR a8 Y.R g16 Y.R e16 @8 YLR O2 e8 V1 YLR e8 V0 YL. e16 Y.R e16 r8 r2 
!6  YLR V1 @8 O2 e8 e4 e4 < b4 > d8 e4 @40 W0,100,20 < e16 f+16 g16 a16 g16 a16 b16 > c16 < a16 b16 > c16 d16 L @40 V1 YLR W0,100,20 V1 YLR V1 e2~ e4~ e8 d4 @61 V1 YLR V1 W0,100,20 O2 d16 V0 d16 V1 YLR < b16 > c16 V0 c16 V1 YLR d8 d16 V0 d16 V1 YLR r16 r4 @40 V1 YLR W0,100,20 O2 f+4. d2 < b8 @61 V1 YLR V1 W0,100,20 O2 r8 e16 e16 d16 e16 V0 e16 V1 YLR b8 e16 V0 e16 V1 YLR r16 r4 @40 V1 YLR W0,100,20 r4 O1 a4 > c4 e4 d2. r4 @61 V1 YLR V1 W0,100,20 O2 r8 f+16 _V-2 f+16 _V2 e16 f+16 V0 f+16 V1 YLR r8. g16 g16 f+16 g8 a16 b16 V0 b16 V1 YLR b16 V0 b16 V1 YLR r2. @8 < c2. c8 d4 @61 V1 YLR V1 W0,100,20 b16 V0 b16 V1 YLR > c16 < b16 V0 b16 V1 YLR > g8 d16 V0 d16 V1 YLR r4 r16 @8 < d2~ d8 d4 e4 @61 V1 YLR V1 W0,100,20 > d16 V0 d16 V1 YLR e16 d16 V0 d16 V1 YLR a8. g16 V0 g16 V1 YLR f16 e16 V0 e16 V1 YLR r16 @8 < f2. f8 g4 @61 V1 YLR V1 W0,100,20 > r16 V0 r16 V1 YLR r16 V0 r16 V1 YLR r8. d16 e16 f16 V0 f16 V1 YLR e16 f16 g16 @8 < g+8 g+8 r4 @61 V1 YLR V1 W0,100,20 > g+16 a+16 V0 a+16 V1 YLR > c16 V0 c16 V1 YLR < a+16 V0 a+16 V1 YLR g+16 g2. r2 @40 V1 YLR W0,100,20 < e16 f+16 g16 a16 g16 a16 b16 > c16 < a16 b16 > c16 d16 
