# EDA-
这是我们小组的EDA作业。      

这里是详细的要求：                  

十进制计数器：               

带使能输入、进位输出和同步清零的增1十进制计数器              

十二进制计数器：                 

带使能输入、同步清零的增1十二进制计数器                  

六十进制同步加法器：              

带使能输入和同步清零               

四位二进制可逆计数器：            

无特殊要求                    

共阴七段数码管控制接口：                    

在时钟信号的控制下，使6位数码管动态刷新显示上述计数器计数结果。                  

### 一些说明 ###
~~CLEAR 为同步清零脉冲输入，上升沿作用。~~

CLEAR低电平清零，高电平无作用。

EN 为使能端，高电平计数器计数，低电平计数器保持原态。

记录CLK的上升沿。

### 2017/6/10/17：11 ###      

现在做的四个计数器还有两个错误，

一个是CLEAR是清零脉冲沿上升沿有效，但是它的其他情况我写成了

IF CLEAR = '1'THEN

缺少低电平和下降沿的情况，也许可以不考虑下降沿

或许填上一句

	IF CLEAR = '1'THEN

但是感觉不大好。

第二是，没有考虑CLK，就是只是定义了，没有用这肯定错了

但是要怎样用VHDL表示上升沿和下降沿呢？


解决

照七进制的

	if falling_edge(clk) then

	if cr='1' then
	
		data <= (others =>'0');
		
   但是我确实不知道它后面的意义，当clk沿下降沿时，如果清零端口是高电平，接着（不会了）
   
   
   而且，是可以认为清零端口低电平有效，而不是脉冲吗？
   
   6/10/17：35 可以
   
   	
		data <= (others =>'0')
		
表示把data所有位都归为0.
看之前的程序，只记录CLK的上升沿或者下降沿就可以了 ：🙏
