Fitter report for CUDoom
Fri May 10 16:32:34 2013
Quartus II 32-bit Version 12.1 Build 177 11/07/2012 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. PLL Summary
 19. PLL Usage
 20. Output Pin Default Load For Reported TCO
 21. Fitter Resource Utilization by Entity
 22. Delay Chain Summary
 23. Pad To Core Delay Chain Fanout
 24. Control Signals
 25. Global & Other Fast Signals
 26. Non-Global High Fan-Out Signals
 27. Fitter RAM Summary
 28. Fitter DSP Block Usage Summary
 29. DSP Block Details
 30. Other Routing Usage Summary
 31. LAB Logic Elements
 32. LAB-wide Signals
 33. LAB Signals Sourced
 34. LAB Signals Sourced Out
 35. LAB Distinct Inputs
 36. Fitter Device Options
 37. Operating Settings and Conditions
 38. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------+
; Fitter Summary                                                                 ;
+------------------------------------+-------------------------------------------+
; Fitter Status                      ; Successful - Fri May 10 16:32:33 2013     ;
; Quartus II 32-bit Version          ; 12.1 Build 177 11/07/2012 SJ Full Version ;
; Revision Name                      ; CUDoom                                    ;
; Top-level Entity Name              ; top                                       ;
; Family                             ; Cyclone II                                ;
; Device                             ; EP2C35F672C6                              ;
; Timing Models                      ; Final                                     ;
; Total logic elements               ; 26,163 / 33,216 ( 79 % )                  ;
;     Total combinational functions  ; 25,634 / 33,216 ( 77 % )                  ;
;     Dedicated logic registers      ; 3,047 / 33,216 ( 9 % )                    ;
; Total registers                    ; 3099                                      ;
; Total pins                         ; 424 / 475 ( 89 % )                        ;
; Total virtual pins                 ; 0                                         ;
; Total memory bits                  ; 320,776 / 483,840 ( 66 % )                ;
; Embedded Multiplier 9-bit elements ; 18 / 70 ( 26 % )                          ;
; Total PLLs                         ; 1 / 4 ( 25 % )                            ;
+------------------------------------+-------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C35F672C6                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.58        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;  41.3%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                   ;
+---------------------------------------------+-----------------+------------------+---------------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                        ; Action          ; Operation        ; Reason                          ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                  ; Destination Port ; Destination Port Name ;
+---------------------------------------------+-----------------+------------------+---------------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[0]   ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[0]   ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[0]~_Duplicate_1                                                                                                            ; REGOUT           ;                       ;
; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[1]   ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[1]   ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[1]~_Duplicate_1                                                                                                            ; REGOUT           ;                       ;
; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[2]   ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[2]   ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[2]~_Duplicate_1                                                                                                            ; REGOUT           ;                       ;
; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[3]   ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[3]   ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[3]~_Duplicate_1                                                                                                            ; REGOUT           ;                       ;
; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[4]   ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[4]   ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[4]~_Duplicate_1                                                                                                            ; REGOUT           ;                       ;
; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[5]   ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[5]   ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[5]~_Duplicate_1                                                                                                            ; REGOUT           ;                       ;
; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[6]   ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[6]   ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[6]~_Duplicate_1                                                                                                            ; REGOUT           ;                       ;
; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[7]   ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[7]   ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[7]~_Duplicate_1                                                                                                            ; REGOUT           ;                       ;
; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[8]   ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[8]   ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[8]~_Duplicate_1                                                                                                            ; REGOUT           ;                       ;
; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[9]   ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[9]   ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[9]~_Duplicate_1                                                                                                            ; REGOUT           ;                       ;
; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[10]  ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[10]  ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[10]~_Duplicate_1                                                                                                           ; REGOUT           ;                       ;
; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[11]  ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[11]  ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[11]~_Duplicate_1                                                                                                           ; REGOUT           ;                       ;
; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[12]  ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[12]  ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[12]~_Duplicate_1                                                                                                           ; REGOUT           ;                       ;
; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[13]  ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[13]  ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[13]~_Duplicate_1                                                                                                           ; REGOUT           ;                       ;
; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[14]  ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[14]  ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[14]~_Duplicate_1                                                                                                           ; REGOUT           ;                       ;
; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[15]  ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[15]  ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[15]~_Duplicate_1                                                                                                           ; REGOUT           ;                       ;
; new_doom:V1|sdram_0:the_sdram_0|m_addr[0]   ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; DRAM_ADDR[0]                                                                                                                                                      ; DATAIN           ;                       ;
; new_doom:V1|sdram_0:the_sdram_0|m_addr[1]   ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; DRAM_ADDR[1]                                                                                                                                                      ; DATAIN           ;                       ;
; new_doom:V1|sdram_0:the_sdram_0|m_addr[2]   ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; DRAM_ADDR[2]                                                                                                                                                      ; DATAIN           ;                       ;
; new_doom:V1|sdram_0:the_sdram_0|m_addr[3]   ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; DRAM_ADDR[3]                                                                                                                                                      ; DATAIN           ;                       ;
; new_doom:V1|sdram_0:the_sdram_0|m_addr[4]   ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; DRAM_ADDR[4]                                                                                                                                                      ; DATAIN           ;                       ;
; new_doom:V1|sdram_0:the_sdram_0|m_addr[5]   ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; DRAM_ADDR[5]                                                                                                                                                      ; DATAIN           ;                       ;
; new_doom:V1|sdram_0:the_sdram_0|m_addr[6]   ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; DRAM_ADDR[6]                                                                                                                                                      ; DATAIN           ;                       ;
; new_doom:V1|sdram_0:the_sdram_0|m_addr[7]   ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; DRAM_ADDR[7]                                                                                                                                                      ; DATAIN           ;                       ;
; new_doom:V1|sdram_0:the_sdram_0|m_addr[8]   ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; DRAM_ADDR[8]                                                                                                                                                      ; DATAIN           ;                       ;
; new_doom:V1|sdram_0:the_sdram_0|m_addr[9]   ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; DRAM_ADDR[9]                                                                                                                                                      ; DATAIN           ;                       ;
; new_doom:V1|sdram_0:the_sdram_0|m_addr[10]  ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; DRAM_ADDR[10]                                                                                                                                                     ; DATAIN           ;                       ;
; new_doom:V1|sdram_0:the_sdram_0|m_addr[11]  ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; DRAM_ADDR[11]                                                                                                                                                     ; DATAIN           ;                       ;
; new_doom:V1|sdram_0:the_sdram_0|m_bank[0]   ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; DRAM_BA_0                                                                                                                                                         ; DATAIN           ;                       ;
; new_doom:V1|sdram_0:the_sdram_0|m_bank[1]   ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; DRAM_BA_1                                                                                                                                                         ; DATAIN           ;                       ;
; new_doom:V1|sdram_0:the_sdram_0|m_cmd[0]    ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; DRAM_WE_N                                                                                                                                                         ; DATAIN           ;                       ;
; new_doom:V1|sdram_0:the_sdram_0|m_cmd[0]    ; Duplicated      ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; new_doom:V1|sdram_0:the_sdram_0|m_cmd[0]~_Duplicate_1                                                                                                             ; REGOUT           ;                       ;
; new_doom:V1|sdram_0:the_sdram_0|m_cmd[0]    ; Inverted        ; Register Packing ; Fast Output Register assignment ;           ;                ;                                                                                                                                                                   ;                  ;                       ;
; new_doom:V1|sdram_0:the_sdram_0|m_cmd[1]    ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; DRAM_CAS_N                                                                                                                                                        ; DATAIN           ;                       ;
; new_doom:V1|sdram_0:the_sdram_0|m_cmd[1]    ; Duplicated      ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; new_doom:V1|sdram_0:the_sdram_0|m_cmd[1]~_Duplicate_1                                                                                                             ; REGOUT           ;                       ;
; new_doom:V1|sdram_0:the_sdram_0|m_cmd[1]    ; Inverted        ; Register Packing ; Fast Output Register assignment ;           ;                ;                                                                                                                                                                   ;                  ;                       ;
; new_doom:V1|sdram_0:the_sdram_0|m_cmd[2]    ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; DRAM_RAS_N                                                                                                                                                        ; DATAIN           ;                       ;
; new_doom:V1|sdram_0:the_sdram_0|m_cmd[2]    ; Duplicated      ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; new_doom:V1|sdram_0:the_sdram_0|m_cmd[2]~_Duplicate_1                                                                                                             ; REGOUT           ;                       ;
; new_doom:V1|sdram_0:the_sdram_0|m_cmd[2]    ; Inverted        ; Register Packing ; Fast Output Register assignment ;           ;                ;                                                                                                                                                                   ;                  ;                       ;
; new_doom:V1|sdram_0:the_sdram_0|m_cmd[3]    ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; DRAM_CS_N                                                                                                                                                         ; DATAIN           ;                       ;
; new_doom:V1|sdram_0:the_sdram_0|m_cmd[3]    ; Inverted        ; Register Packing ; Fast Output Register assignment ;           ;                ;                                                                                                                                                                   ;                  ;                       ;
; new_doom:V1|sdram_0:the_sdram_0|m_data[0]   ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; DRAM_DQ[0]                                                                                                                                                        ; DATAIN           ;                       ;
; new_doom:V1|sdram_0:the_sdram_0|m_data[0]   ; Duplicated      ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; new_doom:V1|sdram_0:the_sdram_0|m_data[0]~_Duplicate_1                                                                                                            ; REGOUT           ;                       ;
; new_doom:V1|sdram_0:the_sdram_0|m_data[1]   ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; DRAM_DQ[1]                                                                                                                                                        ; DATAIN           ;                       ;
; new_doom:V1|sdram_0:the_sdram_0|m_data[1]   ; Duplicated      ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; new_doom:V1|sdram_0:the_sdram_0|m_data[1]~_Duplicate_1                                                                                                            ; REGOUT           ;                       ;
; new_doom:V1|sdram_0:the_sdram_0|m_data[2]   ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; DRAM_DQ[2]                                                                                                                                                        ; DATAIN           ;                       ;
; new_doom:V1|sdram_0:the_sdram_0|m_data[2]   ; Duplicated      ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; new_doom:V1|sdram_0:the_sdram_0|m_data[2]~_Duplicate_1                                                                                                            ; REGOUT           ;                       ;
; new_doom:V1|sdram_0:the_sdram_0|m_data[3]   ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; DRAM_DQ[3]                                                                                                                                                        ; DATAIN           ;                       ;
; new_doom:V1|sdram_0:the_sdram_0|m_data[3]   ; Duplicated      ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; new_doom:V1|sdram_0:the_sdram_0|m_data[3]~_Duplicate_1                                                                                                            ; REGOUT           ;                       ;
; new_doom:V1|sdram_0:the_sdram_0|m_data[4]   ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; DRAM_DQ[4]                                                                                                                                                        ; DATAIN           ;                       ;
; new_doom:V1|sdram_0:the_sdram_0|m_data[4]   ; Duplicated      ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; new_doom:V1|sdram_0:the_sdram_0|m_data[4]~_Duplicate_1                                                                                                            ; REGOUT           ;                       ;
; new_doom:V1|sdram_0:the_sdram_0|m_data[5]   ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; DRAM_DQ[5]                                                                                                                                                        ; DATAIN           ;                       ;
; new_doom:V1|sdram_0:the_sdram_0|m_data[5]   ; Duplicated      ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; new_doom:V1|sdram_0:the_sdram_0|m_data[5]~_Duplicate_1                                                                                                            ; REGOUT           ;                       ;
; new_doom:V1|sdram_0:the_sdram_0|m_data[6]   ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; DRAM_DQ[6]                                                                                                                                                        ; DATAIN           ;                       ;
; new_doom:V1|sdram_0:the_sdram_0|m_data[6]   ; Duplicated      ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; new_doom:V1|sdram_0:the_sdram_0|m_data[6]~_Duplicate_1                                                                                                            ; REGOUT           ;                       ;
; new_doom:V1|sdram_0:the_sdram_0|m_data[7]   ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; DRAM_DQ[7]                                                                                                                                                        ; DATAIN           ;                       ;
; new_doom:V1|sdram_0:the_sdram_0|m_data[7]   ; Duplicated      ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; new_doom:V1|sdram_0:the_sdram_0|m_data[7]~_Duplicate_1                                                                                                            ; REGOUT           ;                       ;
; new_doom:V1|sdram_0:the_sdram_0|m_data[8]   ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; DRAM_DQ[8]                                                                                                                                                        ; DATAIN           ;                       ;
; new_doom:V1|sdram_0:the_sdram_0|m_data[8]   ; Duplicated      ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; new_doom:V1|sdram_0:the_sdram_0|m_data[8]~_Duplicate_1                                                                                                            ; REGOUT           ;                       ;
; new_doom:V1|sdram_0:the_sdram_0|m_data[9]   ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; DRAM_DQ[9]                                                                                                                                                        ; DATAIN           ;                       ;
; new_doom:V1|sdram_0:the_sdram_0|m_data[9]   ; Duplicated      ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; new_doom:V1|sdram_0:the_sdram_0|m_data[9]~_Duplicate_1                                                                                                            ; REGOUT           ;                       ;
; new_doom:V1|sdram_0:the_sdram_0|m_data[10]  ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; DRAM_DQ[10]                                                                                                                                                       ; DATAIN           ;                       ;
; new_doom:V1|sdram_0:the_sdram_0|m_data[10]  ; Duplicated      ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; new_doom:V1|sdram_0:the_sdram_0|m_data[10]~_Duplicate_1                                                                                                           ; REGOUT           ;                       ;
; new_doom:V1|sdram_0:the_sdram_0|m_data[11]  ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; DRAM_DQ[11]                                                                                                                                                       ; DATAIN           ;                       ;
; new_doom:V1|sdram_0:the_sdram_0|m_data[11]  ; Duplicated      ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; new_doom:V1|sdram_0:the_sdram_0|m_data[11]~_Duplicate_1                                                                                                           ; REGOUT           ;                       ;
; new_doom:V1|sdram_0:the_sdram_0|m_data[12]  ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; DRAM_DQ[12]                                                                                                                                                       ; DATAIN           ;                       ;
; new_doom:V1|sdram_0:the_sdram_0|m_data[12]  ; Duplicated      ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; new_doom:V1|sdram_0:the_sdram_0|m_data[12]~_Duplicate_1                                                                                                           ; REGOUT           ;                       ;
; new_doom:V1|sdram_0:the_sdram_0|m_data[13]  ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; DRAM_DQ[13]                                                                                                                                                       ; DATAIN           ;                       ;
; new_doom:V1|sdram_0:the_sdram_0|m_data[13]  ; Duplicated      ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; new_doom:V1|sdram_0:the_sdram_0|m_data[13]~_Duplicate_1                                                                                                           ; REGOUT           ;                       ;
; new_doom:V1|sdram_0:the_sdram_0|m_data[14]  ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; DRAM_DQ[14]                                                                                                                                                       ; DATAIN           ;                       ;
; new_doom:V1|sdram_0:the_sdram_0|m_data[14]  ; Duplicated      ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; new_doom:V1|sdram_0:the_sdram_0|m_data[14]~_Duplicate_1                                                                                                           ; REGOUT           ;                       ;
; new_doom:V1|sdram_0:the_sdram_0|m_data[15]  ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; DRAM_DQ[15]                                                                                                                                                       ; DATAIN           ;                       ;
; new_doom:V1|sdram_0:the_sdram_0|m_data[15]  ; Duplicated      ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; new_doom:V1|sdram_0:the_sdram_0|m_data[15]~_Duplicate_1                                                                                                           ; REGOUT           ;                       ;
; new_doom:V1|sdram_0:the_sdram_0|m_dqm[0]    ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; DRAM_LDQM                                                                                                                                                         ; DATAIN           ;                       ;
; new_doom:V1|sdram_0:the_sdram_0|m_dqm[1]    ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; DRAM_UDQM                                                                                                                                                         ; DATAIN           ;                       ;
; new_doom:V1|sdram_0:the_sdram_0|za_data[0]  ; Packed Register ; Register Packing ; Fast Input Register assignment  ; REGOUT    ;                ; DRAM_DQ[0]                                                                                                                                                        ; COMBOUT          ;                       ;
; new_doom:V1|sdram_0:the_sdram_0|za_data[1]  ; Packed Register ; Register Packing ; Fast Input Register assignment  ; REGOUT    ;                ; DRAM_DQ[1]                                                                                                                                                        ; COMBOUT          ;                       ;
; new_doom:V1|sdram_0:the_sdram_0|za_data[2]  ; Packed Register ; Register Packing ; Fast Input Register assignment  ; REGOUT    ;                ; DRAM_DQ[2]                                                                                                                                                        ; COMBOUT          ;                       ;
; new_doom:V1|sdram_0:the_sdram_0|za_data[3]  ; Packed Register ; Register Packing ; Fast Input Register assignment  ; REGOUT    ;                ; DRAM_DQ[3]                                                                                                                                                        ; COMBOUT          ;                       ;
; new_doom:V1|sdram_0:the_sdram_0|za_data[4]  ; Packed Register ; Register Packing ; Fast Input Register assignment  ; REGOUT    ;                ; DRAM_DQ[4]                                                                                                                                                        ; COMBOUT          ;                       ;
; new_doom:V1|sdram_0:the_sdram_0|za_data[5]  ; Packed Register ; Register Packing ; Fast Input Register assignment  ; REGOUT    ;                ; DRAM_DQ[5]                                                                                                                                                        ; COMBOUT          ;                       ;
; new_doom:V1|sdram_0:the_sdram_0|za_data[6]  ; Packed Register ; Register Packing ; Fast Input Register assignment  ; REGOUT    ;                ; DRAM_DQ[6]                                                                                                                                                        ; COMBOUT          ;                       ;
; new_doom:V1|sdram_0:the_sdram_0|za_data[7]  ; Packed Register ; Register Packing ; Fast Input Register assignment  ; REGOUT    ;                ; DRAM_DQ[7]                                                                                                                                                        ; COMBOUT          ;                       ;
; new_doom:V1|sdram_0:the_sdram_0|za_data[8]  ; Packed Register ; Register Packing ; Fast Input Register assignment  ; REGOUT    ;                ; DRAM_DQ[8]                                                                                                                                                        ; COMBOUT          ;                       ;
; new_doom:V1|sdram_0:the_sdram_0|za_data[9]  ; Packed Register ; Register Packing ; Fast Input Register assignment  ; REGOUT    ;                ; DRAM_DQ[9]                                                                                                                                                        ; COMBOUT          ;                       ;
; new_doom:V1|sdram_0:the_sdram_0|za_data[10] ; Packed Register ; Register Packing ; Fast Input Register assignment  ; REGOUT    ;                ; DRAM_DQ[10]                                                                                                                                                       ; COMBOUT          ;                       ;
; new_doom:V1|sdram_0:the_sdram_0|za_data[11] ; Packed Register ; Register Packing ; Fast Input Register assignment  ; REGOUT    ;                ; DRAM_DQ[11]                                                                                                                                                       ; COMBOUT          ;                       ;
; new_doom:V1|sdram_0:the_sdram_0|za_data[12] ; Packed Register ; Register Packing ; Fast Input Register assignment  ; REGOUT    ;                ; DRAM_DQ[12]                                                                                                                                                       ; COMBOUT          ;                       ;
; new_doom:V1|sdram_0:the_sdram_0|za_data[13] ; Packed Register ; Register Packing ; Fast Input Register assignment  ; REGOUT    ;                ; DRAM_DQ[13]                                                                                                                                                       ; COMBOUT          ;                       ;
; new_doom:V1|sdram_0:the_sdram_0|za_data[14] ; Packed Register ; Register Packing ; Fast Input Register assignment  ; REGOUT    ;                ; DRAM_DQ[14]                                                                                                                                                       ; COMBOUT          ;                       ;
; new_doom:V1|sdram_0:the_sdram_0|za_data[15] ; Packed Register ; Register Packing ; Fast Input Register assignment  ; REGOUT    ;                ; DRAM_DQ[15]                                                                                                                                                       ; COMBOUT          ;                       ;
+---------------------------------------------+-----------------+------------------+---------------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                 ;
+---------------------+----------------+--------------+------------------+---------------+----------------------------+
; Name                ; Ignored Entity ; Ignored From ; Ignored To       ; Ignored Value ; Ignored Source             ;
+---------------------+----------------+--------------+------------------+---------------+----------------------------+
; Location            ;                ;              ; IRDA_TXD         ; PIN_AE24      ; QSF Assignment             ;
; Fast Input Register ; sdram_0        ;              ; za_data[0]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register ; sdram_0        ;              ; za_data[10]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register ; sdram_0        ;              ; za_data[11]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register ; sdram_0        ;              ; za_data[12]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register ; sdram_0        ;              ; za_data[13]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register ; sdram_0        ;              ; za_data[14]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register ; sdram_0        ;              ; za_data[15]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register ; sdram_0        ;              ; za_data[1]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register ; sdram_0        ;              ; za_data[2]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register ; sdram_0        ;              ; za_data[3]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register ; sdram_0        ;              ; za_data[4]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register ; sdram_0        ;              ; za_data[5]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register ; sdram_0        ;              ; za_data[6]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register ; sdram_0        ;              ; za_data[7]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register ; sdram_0        ;              ; za_data[8]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register ; sdram_0        ;              ; za_data[9]~reg0  ; ON            ; Compiler or HDL Assignment ;
+---------------------+----------------+--------------+------------------+---------------+----------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 30825 ( 0.00 % )   ;
;     -- Achieved     ; 0 / 30825 ( 0.00 % )   ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 30557   ; 0                 ; N/A                     ; Source File       ;
; sld_hub:auto_hub               ; 261     ; 0                 ; N/A                     ; Post-Synthesis    ;
; hard_block:auto_generated_inst ; 7       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/user2/spring13/ag3287/CUDoom/output_files/CUDoom.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 26,163 / 33,216 ( 79 % )   ;
;     -- Combinational with no register       ; 23116                      ;
;     -- Register only                        ; 529                        ;
;     -- Combinational with a register        ; 2518                       ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 20097                      ;
;     -- 3 input functions                    ; 4048                       ;
;     -- <=2 input functions                  ; 1489                       ;
;     -- Register only                        ; 529                        ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 23799                      ;
;     -- arithmetic mode                      ; 1835                       ;
;                                             ;                            ;
; Total registers*                            ; 3,099 / 34,593 ( 9 % )     ;
;     -- Dedicated logic registers            ; 3,047 / 33,216 ( 9 % )     ;
;     -- I/O registers                        ; 52 / 1,377 ( 4 % )         ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 1,805 / 2,076 ( 87 % )     ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 424 / 475 ( 89 % )         ;
;     -- Clock pins                           ; 8 / 8 ( 100 % )            ;
;                                             ;                            ;
; Global signals                              ; 7                          ;
; M4Ks                                        ; 87 / 105 ( 83 % )          ;
; Total block memory bits                     ; 320,776 / 483,840 ( 66 % ) ;
; Total block memory implementation bits      ; 400,896 / 483,840 ( 83 % ) ;
; Embedded Multiplier 9-bit elements          ; 18 / 70 ( 26 % )           ;
; PLLs                                        ; 1 / 4 ( 25 % )             ;
; Global clocks                               ; 7 / 16 ( 44 % )            ;
; JTAGs                                       ; 1 / 1 ( 100 % )            ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )              ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 28% / 27% / 30%            ;
; Peak interconnect usage (total/H/V)         ; 51% / 50% / 56%            ;
; Maximum fan-out                             ; 7063                       ;
; Highest non-global fan-out                  ; 7063                       ;
; Total fan-out                               ; 108624                     ;
; Average fan-out                             ; 3.67                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                   ;
+---------------------------------------------+------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                    ; sld_hub:auto_hub      ; hard_block:auto_generated_inst ;
+---------------------------------------------+------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                    ; Low                   ; Low                            ;
;                                             ;                        ;                       ;                                ;
; Total logic elements                        ; 25987 / 33216 ( 78 % ) ; 176 / 33216 ( < 1 % ) ; 0 / 33216 ( 0 % )              ;
;     -- Combinational with no register       ; 23037                  ; 79                    ; 0                              ;
;     -- Register only                        ; 515                    ; 14                    ; 0                              ;
;     -- Combinational with a register        ; 2435                   ; 83                    ; 0                              ;
;                                             ;                        ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                        ;                       ;                                ;
;     -- 4 input functions                    ; 20028                  ; 69                    ; 0                              ;
;     -- 3 input functions                    ; 3996                   ; 52                    ; 0                              ;
;     -- <=2 input functions                  ; 1448                   ; 41                    ; 0                              ;
;     -- Register only                        ; 515                    ; 14                    ; 0                              ;
;                                             ;                        ;                       ;                                ;
; Logic elements by mode                      ;                        ;                       ;                                ;
;     -- normal mode                          ; 23645                  ; 154                   ; 0                              ;
;     -- arithmetic mode                      ; 1827                   ; 8                     ; 0                              ;
;                                             ;                        ;                       ;                                ;
; Total registers                             ; 3002                   ; 97                    ; 0                              ;
;     -- Dedicated logic registers            ; 2950 / 33216 ( 9 % )   ; 97 / 33216 ( < 1 % )  ; 0 / 33216 ( 0 % )              ;
;     -- I/O registers                        ; 52                     ; 0                     ; 0                              ;
;                                             ;                        ;                       ;                                ;
; Total LABs:  partially or completely used   ; 1790 / 2076 ( 86 % )   ; 15 / 2076 ( < 1 % )   ; 0 / 2076 ( 0 % )               ;
;                                             ;                        ;                       ;                                ;
; Virtual pins                                ; 0                      ; 0                     ; 0                              ;
; I/O pins                                    ; 424                    ; 0                     ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 18 / 70 ( 26 % )       ; 0 / 70 ( 0 % )        ; 0 / 70 ( 0 % )                 ;
; Total memory bits                           ; 320776                 ; 0                     ; 0                              ;
; Total RAM block bits                        ; 400896                 ; 0                     ; 0                              ;
; JTAG                                        ; 1 / 1 ( 100 % )        ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ;
; PLL                                         ; 0 / 4 ( 0 % )          ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                 ;
; M4K                                         ; 87 / 105 ( 82 % )      ; 0 / 105 ( 0 % )       ; 0 / 105 ( 0 % )                ;
; Clock control block                         ; 3 / 20 ( 15 % )        ; 2 / 20 ( 10 % )       ; 3 / 20 ( 15 % )                ;
;                                             ;                        ;                       ;                                ;
; Connections                                 ;                        ;                       ;                                ;
;     -- Input Connections                    ; 3313                   ; 142                   ; 1                              ;
;     -- Registered Input Connections         ; 3139                   ; 107                   ; 0                              ;
;     -- Output Connections                   ; 237                    ; 175                   ; 3044                           ;
;     -- Registered Output Connections        ; 4                      ; 135                   ; 0                              ;
;                                             ;                        ;                       ;                                ;
; Internal Connections                        ;                        ;                       ;                                ;
;     -- Total Connections                    ; 109545                 ; 1032                  ; 3048                           ;
;     -- Registered Connections               ; 67643                  ; 643                   ; 0                              ;
;                                             ;                        ;                       ;                                ;
; External Connections                        ;                        ;                       ;                                ;
;     -- Top                                  ; 190                    ; 315                   ; 3045                           ;
;     -- sld_hub:auto_hub                     ; 315                    ; 2                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 3045                   ; 0                     ; 0                              ;
;                                             ;                        ;                       ;                                ;
; Partition Interface                         ;                        ;                       ;                                ;
;     -- Input Ports                          ; 88                     ; 23                    ; 1                              ;
;     -- Output Ports                         ; 224                    ; 40                    ; 3                              ;
;     -- Bidir Ports                          ; 159                    ; 0                     ; 0                              ;
;                                             ;                        ;                       ;                                ;
; Registered Ports                            ;                        ;                       ;                                ;
;     -- Registered Input Ports               ; 0                      ; 3                     ; 0                              ;
;     -- Registered Output Ports              ; 0                      ; 29                    ; 0                              ;
;                                             ;                        ;                       ;                                ;
; Port Connectivity                           ;                        ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                      ; 9                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                      ; 1                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                      ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                      ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                      ; 1                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                      ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                      ; 2                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                      ; 26                    ; 0                              ;
+---------------------------------------------+------------------------+-----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                       ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; AUD_ADCDAT ; B5    ; 3        ; 3            ; 36           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CLOCK_27   ; D13   ; 3        ; 31           ; 36           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CLOCK_50   ; N2    ; 2        ; 0            ; 18           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ENET_INT   ; B21   ; 4        ; 59           ; 36           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; EXT_CLOCK  ; P26   ; 6        ; 65           ; 19           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; IRDA_RXD   ; AE25  ; 6        ; 65           ; 2            ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[0]     ; G26   ; 5        ; 65           ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[1]     ; N23   ; 5        ; 65           ; 20           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[2]     ; P23   ; 6        ; 65           ; 18           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[3]     ; W26   ; 6        ; 65           ; 10           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; OTG_DREQ0  ; F6    ; 2        ; 0            ; 33           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; OTG_DREQ1  ; E5    ; 2        ; 0            ; 34           ; 4           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; OTG_INT0   ; B3    ; 2        ; 0            ; 34           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; OTG_INT1   ; C3    ; 2        ; 0            ; 33           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; PS2_CLK    ; D26   ; 5        ; 65           ; 31           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; PS2_DAT    ; C24   ; 5        ; 65           ; 32           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[0]      ; N25   ; 5        ; 65           ; 19           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[10]     ; N1    ; 2        ; 0            ; 18           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[11]     ; P1    ; 1        ; 0            ; 18           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[12]     ; P2    ; 1        ; 0            ; 18           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[13]     ; T7    ; 1        ; 0            ; 11           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[14]     ; U3    ; 1        ; 0            ; 12           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[15]     ; U4    ; 1        ; 0            ; 12           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[16]     ; V1    ; 1        ; 0            ; 12           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[17]     ; V2    ; 1        ; 0            ; 12           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[1]      ; N26   ; 5        ; 65           ; 19           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[2]      ; P25   ; 6        ; 65           ; 19           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[3]      ; AE14  ; 7        ; 33           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[4]      ; AF14  ; 7        ; 33           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[5]      ; AD13  ; 8        ; 33           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[6]      ; AC13  ; 8        ; 33           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[7]      ; C13   ; 3        ; 31           ; 36           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[8]      ; B13   ; 4        ; 31           ; 36           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[9]      ; A13   ; 4        ; 31           ; 36           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TCK        ; D14   ; 4        ; 33           ; 36           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TCS        ; A14   ; 4        ; 33           ; 36           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TDI        ; B14   ; 4        ; 33           ; 36           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TD_DATA[0] ; J9    ; 3        ; 5            ; 36           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TD_DATA[1] ; E8    ; 3        ; 7            ; 36           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TD_DATA[2] ; H8    ; 3        ; 7            ; 36           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TD_DATA[3] ; H10   ; 3        ; 7            ; 36           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TD_DATA[4] ; G9    ; 3        ; 7            ; 36           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TD_DATA[5] ; F9    ; 3        ; 9            ; 36           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TD_DATA[6] ; D7    ; 3        ; 9            ; 36           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TD_DATA[7] ; C7    ; 3        ; 9            ; 36           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TD_HS      ; D5    ; 3        ; 5            ; 36           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TD_VS      ; K9    ; 3        ; 5            ; 36           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; UART_RXD   ; C25   ; 5        ; 65           ; 32           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                 ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; AUD_DACDAT    ; A4    ; 3        ; 1            ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; AUD_XCK       ; A5    ; 3        ; 3            ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[0]  ; T6    ; 1        ; 0            ; 11           ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[10] ; Y1    ; 1        ; 0            ; 9            ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[11] ; V5    ; 1        ; 0            ; 8            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[1]  ; V4    ; 1        ; 0            ; 11           ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[2]  ; V3    ; 1        ; 0            ; 11           ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[3]  ; W2    ; 1        ; 0            ; 10           ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[4]  ; W1    ; 1        ; 0            ; 10           ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[5]  ; U6    ; 1        ; 0            ; 10           ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[6]  ; U7    ; 1        ; 0            ; 10           ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[7]  ; U5    ; 1        ; 0            ; 9            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[8]  ; W4    ; 1        ; 0            ; 9            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[9]  ; W3    ; 1        ; 0            ; 9            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_BA_0     ; AE2   ; 1        ; 0            ; 3            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_BA_1     ; AE3   ; 1        ; 0            ; 3            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CAS_N    ; AB3   ; 1        ; 0            ; 3            ; 2           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CKE      ; AA6   ; 1        ; 0            ; 2            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CLK      ; AA7   ; 1        ; 0            ; 2            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CS_N     ; AC3   ; 1        ; 0            ; 2            ; 0           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_LDQM     ; AD2   ; 1        ; 0            ; 4            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_RAS_N    ; AB4   ; 1        ; 0            ; 3            ; 3           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_UDQM     ; Y5    ; 1        ; 0            ; 4            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_WE_N     ; AD3   ; 1        ; 0            ; 4            ; 3           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ENET_CLK      ; B24   ; 5        ; 65           ; 32           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ENET_CMD      ; A21   ; 4        ; 59           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ENET_CS_N     ; A23   ; 4        ; 61           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ENET_RD_N     ; A22   ; 4        ; 61           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ENET_RST_N    ; B23   ; 4        ; 61           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ENET_WR_N     ; B22   ; 4        ; 61           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[0]    ; AC18  ; 7        ; 48           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[10]   ; AE17  ; 7        ; 44           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[11]   ; AF17  ; 7        ; 44           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[12]   ; W16   ; 7        ; 42           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[13]   ; W15   ; 7        ; 42           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[14]   ; AC16  ; 7        ; 42           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[15]   ; AD16  ; 7        ; 42           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[16]   ; AE16  ; 7        ; 40           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[17]   ; AC15  ; 7        ; 40           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[18]   ; AB15  ; 7        ; 40           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[19]   ; AA15  ; 7        ; 40           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[1]    ; AB18  ; 7        ; 48           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[20]   ; Y15   ; 7        ; 37           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[21]   ; Y14   ; 7        ; 37           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[2]    ; AE19  ; 7        ; 48           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[3]    ; AF19  ; 7        ; 48           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[4]    ; AE18  ; 7        ; 46           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[5]    ; AF18  ; 7        ; 46           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[6]    ; Y16   ; 7        ; 46           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[7]    ; AA16  ; 7        ; 46           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[8]    ; AD17  ; 7        ; 44           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[9]    ; AC17  ; 7        ; 44           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_CE_N       ; V17   ; 7        ; 50           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_OE_N       ; W17   ; 7        ; 50           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_RST_N      ; AA18  ; 7        ; 50           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_WE_N       ; AA17  ; 7        ; 50           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[0]       ; AF10  ; 8        ; 24           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[1]       ; AB12  ; 8        ; 24           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[2]       ; AC12  ; 8        ; 24           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[3]       ; AD11  ; 8        ; 27           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[4]       ; AE11  ; 8        ; 27           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[5]       ; V14   ; 8        ; 27           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[6]       ; V13   ; 8        ; 27           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[0]       ; V20   ; 6        ; 65           ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[1]       ; V21   ; 6        ; 65           ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[2]       ; W21   ; 6        ; 65           ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[3]       ; Y22   ; 6        ; 65           ; 4            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[4]       ; AA24  ; 6        ; 65           ; 4            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[5]       ; AA23  ; 6        ; 65           ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[6]       ; AB24  ; 6        ; 65           ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[0]       ; AB23  ; 6        ; 65           ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[1]       ; V22   ; 6        ; 65           ; 6            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[2]       ; AC25  ; 6        ; 65           ; 6            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[3]       ; AC26  ; 6        ; 65           ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[4]       ; AB26  ; 6        ; 65           ; 7            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[5]       ; AB25  ; 6        ; 65           ; 7            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[6]       ; Y24   ; 6        ; 65           ; 7            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[0]       ; Y23   ; 6        ; 65           ; 7            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[1]       ; AA25  ; 6        ; 65           ; 8            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[2]       ; AA26  ; 6        ; 65           ; 8            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[3]       ; Y26   ; 6        ; 65           ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[4]       ; Y25   ; 6        ; 65           ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[5]       ; U22   ; 6        ; 65           ; 9            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[6]       ; W24   ; 6        ; 65           ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX4[0]       ; U9    ; 1        ; 0            ; 13           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX4[1]       ; U1    ; 1        ; 0            ; 13           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX4[2]       ; U2    ; 1        ; 0            ; 13           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX4[3]       ; T4    ; 1        ; 0            ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX4[4]       ; R7    ; 1        ; 0            ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX4[5]       ; R6    ; 1        ; 0            ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX4[6]       ; T3    ; 1        ; 0            ; 15           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX5[0]       ; T2    ; 1        ; 0            ; 15           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX5[1]       ; P6    ; 1        ; 0            ; 15           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX5[2]       ; P7    ; 1        ; 0            ; 15           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX5[3]       ; T9    ; 1        ; 0            ; 16           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX5[4]       ; R5    ; 1        ; 0            ; 16           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX5[5]       ; R4    ; 1        ; 0            ; 16           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX5[6]       ; R3    ; 1        ; 0            ; 17           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX6[0]       ; R2    ; 1        ; 0            ; 17           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX6[1]       ; P4    ; 1        ; 0            ; 17           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX6[2]       ; P3    ; 1        ; 0            ; 17           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX6[3]       ; M2    ; 2        ; 0            ; 23           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX6[4]       ; M3    ; 2        ; 0            ; 23           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX6[5]       ; M5    ; 2        ; 0            ; 23           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX6[6]       ; M4    ; 2        ; 0            ; 23           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX7[0]       ; L3    ; 2        ; 0            ; 24           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX7[1]       ; L2    ; 2        ; 0            ; 24           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX7[2]       ; L9    ; 2        ; 0            ; 24           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX7[3]       ; L6    ; 2        ; 0            ; 24           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX7[4]       ; L7    ; 2        ; 0            ; 24           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX7[5]       ; P9    ; 2        ; 0            ; 25           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX7[6]       ; N9    ; 2        ; 0            ; 25           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; I2C_SCLK      ; A6    ; 3        ; 3            ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_BLON      ; K2    ; 2        ; 0            ; 25           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_EN        ; K3    ; 2        ; 0            ; 26           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_ON        ; L4    ; 2        ; 0            ; 25           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_RS        ; K1    ; 2        ; 0            ; 25           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_RW        ; K4    ; 2        ; 0            ; 26           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[0]       ; AE22  ; 7        ; 59           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[1]       ; AF22  ; 7        ; 59           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[2]       ; W19   ; 7        ; 59           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[3]       ; V18   ; 7        ; 59           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[4]       ; U18   ; 7        ; 57           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[5]       ; U17   ; 7        ; 57           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[6]       ; AA20  ; 7        ; 57           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[7]       ; Y18   ; 7        ; 57           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[8]       ; Y12   ; 8        ; 29           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[0]       ; AE23  ; 7        ; 63           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[10]      ; AA13  ; 7        ; 35           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[11]      ; AC14  ; 7        ; 35           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[12]      ; AD15  ; 7        ; 35           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[13]      ; AE15  ; 7        ; 35           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[14]      ; AF13  ; 8        ; 31           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[15]      ; AE13  ; 8        ; 31           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[16]      ; AE12  ; 8        ; 31           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[17]      ; AD12  ; 8        ; 31           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[1]       ; AF23  ; 7        ; 63           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[2]       ; AB21  ; 7        ; 63           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[3]       ; AC22  ; 7        ; 63           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[4]       ; AD22  ; 7        ; 61           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[5]       ; AD23  ; 7        ; 61           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[6]       ; AD21  ; 7        ; 61           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[7]       ; AC21  ; 7        ; 61           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[8]       ; AA14  ; 7        ; 37           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[9]       ; Y13   ; 7        ; 37           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_ADDR[0]   ; K7    ; 2        ; 0            ; 29           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_ADDR[1]   ; F2    ; 2        ; 0            ; 28           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_CS_N      ; F1    ; 2        ; 0            ; 28           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_DACK0_N   ; C2    ; 2        ; 0            ; 33           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_DACK1_N   ; B2    ; 2        ; 0            ; 34           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_FSPEED    ; F3    ; 2        ; 0            ; 32           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_LSPEED    ; G6    ; 2        ; 0            ; 33           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_RD_N      ; G2    ; 2        ; 0            ; 28           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_RST_N     ; G5    ; 2        ; 0            ; 33           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_WR_N      ; G1    ; 2        ; 0            ; 28           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SD_CLK        ; AD25  ; 6        ; 65           ; 2            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[0]  ; AE4   ; 8        ; 1            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[10] ; V10   ; 8        ; 5            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[11] ; V9    ; 8        ; 5            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[12] ; AC7   ; 8        ; 7            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[13] ; W8    ; 8        ; 7            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[14] ; W10   ; 8        ; 7            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[15] ; Y10   ; 8        ; 7            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[16] ; AB8   ; 8        ; 9            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[17] ; AC8   ; 8        ; 9            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[1]  ; AF4   ; 8        ; 1            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[2]  ; AC5   ; 8        ; 1            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[3]  ; AC6   ; 8        ; 1            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[4]  ; AD4   ; 8        ; 3            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[5]  ; AD5   ; 8        ; 3            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[6]  ; AE5   ; 8        ; 3            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[7]  ; AF5   ; 8        ; 3            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[8]  ; AD6   ; 8        ; 5            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[9]  ; AD7   ; 8        ; 5            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_CE_N     ; AC11  ; 8        ; 22           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_LB_N     ; AE9   ; 8        ; 20           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_OE_N     ; AD10  ; 8        ; 22           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_UB_N     ; AF9   ; 8        ; 22           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_WE_N     ; AE10  ; 8        ; 24           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; TDO           ; F14   ; 4        ; 35           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; TD_RESET      ; C4    ; 3        ; 5            ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; UART_TXD      ; B25   ; 5        ; 65           ; 32           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_BLANK     ; D6    ; 3        ; 11           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[0]      ; J13   ; 3        ; 24           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[1]      ; J14   ; 3        ; 24           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[2]      ; F12   ; 3        ; 27           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[3]      ; G12   ; 3        ; 27           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[4]      ; J10   ; 3        ; 27           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[5]      ; J11   ; 3        ; 27           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[6]      ; C11   ; 3        ; 29           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[7]      ; B11   ; 3        ; 29           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[8]      ; C12   ; 3        ; 29           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[9]      ; B12   ; 3        ; 29           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_CLK       ; B8    ; 3        ; 16           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[0]      ; B9    ; 3        ; 20           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[1]      ; A9    ; 3        ; 20           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[2]      ; C10   ; 3        ; 20           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[3]      ; D10   ; 3        ; 20           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[4]      ; B10   ; 3        ; 22           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[5]      ; A10   ; 3        ; 22           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[6]      ; G11   ; 3        ; 22           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[7]      ; D11   ; 3        ; 22           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[8]      ; E12   ; 3        ; 24           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[9]      ; D12   ; 3        ; 24           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_HS        ; A7    ; 3        ; 11           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[0]      ; C8    ; 3        ; 14           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[1]      ; F10   ; 3        ; 14           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[2]      ; G10   ; 3        ; 14           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[3]      ; D9    ; 3        ; 16           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[4]      ; C9    ; 3        ; 16           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[5]      ; A8    ; 3        ; 16           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[6]      ; H11   ; 3        ; 18           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[7]      ; H12   ; 3        ; 18           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[8]      ; F11   ; 3        ; 18           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[9]      ; E10   ; 3        ; 18           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_SYNC      ; B7    ; 3        ; 11           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_VS        ; D8    ; 3        ; 14           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+---------------------------------------------------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source                                          ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+---------------------------------------------------------------+---------------------+
; AUD_ADCLRCK   ; C5    ; 3        ; 1            ; 36           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; AUD_BCLK      ; B4    ; 3        ; 1            ; 36           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; AUD_DACLRCK   ; C6    ; 3        ; 1            ; 36           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; DRAM_DQ[0]    ; V6    ; 1        ; 0            ; 8            ; 1           ; 0                     ; 4                  ; no     ; yes            ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; new_doom:V1|sdram_0:the_sdram_0|oe                            ; -                   ;
; DRAM_DQ[10]   ; AB1   ; 1        ; 0            ; 6            ; 3           ; 0                     ; 4                  ; no     ; yes            ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; new_doom:V1|sdram_0:the_sdram_0|oe                            ; -                   ;
; DRAM_DQ[11]   ; AA4   ; 1        ; 0            ; 5            ; 0           ; 0                     ; 4                  ; no     ; yes            ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; new_doom:V1|sdram_0:the_sdram_0|oe                            ; -                   ;
; DRAM_DQ[12]   ; AA3   ; 1        ; 0            ; 5            ; 1           ; 0                     ; 4                  ; no     ; yes            ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; new_doom:V1|sdram_0:the_sdram_0|oe                            ; -                   ;
; DRAM_DQ[13]   ; AC2   ; 1        ; 0            ; 5            ; 2           ; 0                     ; 4                  ; no     ; yes            ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; new_doom:V1|sdram_0:the_sdram_0|oe                            ; -                   ;
; DRAM_DQ[14]   ; AC1   ; 1        ; 0            ; 5            ; 3           ; 0                     ; 4                  ; no     ; yes            ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; new_doom:V1|sdram_0:the_sdram_0|oe                            ; -                   ;
; DRAM_DQ[15]   ; AA5   ; 1        ; 0            ; 4            ; 0           ; 0                     ; 4                  ; no     ; yes            ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; new_doom:V1|sdram_0:the_sdram_0|oe                            ; -                   ;
; DRAM_DQ[1]    ; AA2   ; 1        ; 0            ; 8            ; 2           ; 0                     ; 4                  ; no     ; yes            ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; new_doom:V1|sdram_0:the_sdram_0|oe                            ; -                   ;
; DRAM_DQ[2]    ; AA1   ; 1        ; 0            ; 8            ; 3           ; 0                     ; 4                  ; no     ; yes            ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; new_doom:V1|sdram_0:the_sdram_0|oe                            ; -                   ;
; DRAM_DQ[3]    ; Y3    ; 1        ; 0            ; 7            ; 0           ; 0                     ; 4                  ; no     ; yes            ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; new_doom:V1|sdram_0:the_sdram_0|oe                            ; -                   ;
; DRAM_DQ[4]    ; Y4    ; 1        ; 0            ; 7            ; 1           ; 0                     ; 4                  ; no     ; yes            ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; new_doom:V1|sdram_0:the_sdram_0|oe                            ; -                   ;
; DRAM_DQ[5]    ; R8    ; 1        ; 0            ; 7            ; 2           ; 0                     ; 4                  ; no     ; yes            ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; new_doom:V1|sdram_0:the_sdram_0|oe                            ; -                   ;
; DRAM_DQ[6]    ; T8    ; 1        ; 0            ; 7            ; 3           ; 0                     ; 4                  ; no     ; yes            ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; new_doom:V1|sdram_0:the_sdram_0|oe                            ; -                   ;
; DRAM_DQ[7]    ; V7    ; 1        ; 0            ; 6            ; 0           ; 0                     ; 4                  ; no     ; yes            ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; new_doom:V1|sdram_0:the_sdram_0|oe                            ; -                   ;
; DRAM_DQ[8]    ; W6    ; 1        ; 0            ; 6            ; 1           ; 0                     ; 4                  ; no     ; yes            ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; new_doom:V1|sdram_0:the_sdram_0|oe                            ; -                   ;
; DRAM_DQ[9]    ; AB2   ; 1        ; 0            ; 6            ; 2           ; 0                     ; 4                  ; no     ; yes            ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; new_doom:V1|sdram_0:the_sdram_0|oe                            ; -                   ;
; ENET_DATA[0]  ; D17   ; 4        ; 46           ; 36           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; ENET_DATA[10] ; C19   ; 4        ; 53           ; 36           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; ENET_DATA[11] ; D19   ; 4        ; 53           ; 36           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; ENET_DATA[12] ; B19   ; 4        ; 53           ; 36           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; ENET_DATA[13] ; A19   ; 4        ; 53           ; 36           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; ENET_DATA[14] ; E18   ; 4        ; 50           ; 36           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; ENET_DATA[15] ; D18   ; 4        ; 50           ; 36           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; ENET_DATA[1]  ; C17   ; 4        ; 46           ; 36           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; ENET_DATA[2]  ; B18   ; 4        ; 46           ; 36           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; ENET_DATA[3]  ; A18   ; 4        ; 46           ; 36           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; ENET_DATA[4]  ; B17   ; 4        ; 42           ; 36           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; ENET_DATA[5]  ; A17   ; 4        ; 42           ; 36           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; ENET_DATA[6]  ; B16   ; 4        ; 37           ; 36           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; ENET_DATA[7]  ; B15   ; 4        ; 37           ; 36           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; ENET_DATA[8]  ; B20   ; 4        ; 55           ; 36           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; ENET_DATA[9]  ; A20   ; 4        ; 55           ; 36           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; FL_DQ[0]      ; AD19  ; 7        ; 53           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; FL_DQ[1]      ; AC19  ; 7        ; 53           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; FL_DQ[2]      ; AF20  ; 7        ; 53           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; FL_DQ[3]      ; AE20  ; 7        ; 53           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; FL_DQ[4]      ; AB20  ; 7        ; 55           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; FL_DQ[5]      ; AC20  ; 7        ; 55           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; FL_DQ[6]      ; AF21  ; 7        ; 55           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; FL_DQ[7]      ; AE21  ; 7        ; 55           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; GPIO_0[0]     ; D25   ; 5        ; 65           ; 31           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; GPIO_0[10]    ; N18   ; 5        ; 65           ; 29           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; GPIO_0[11]    ; P18   ; 5        ; 65           ; 29           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; GPIO_0[12]    ; G23   ; 5        ; 65           ; 28           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; GPIO_0[13]    ; G24   ; 5        ; 65           ; 28           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; GPIO_0[14]    ; K22   ; 5        ; 65           ; 28           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; GPIO_0[15]    ; G25   ; 5        ; 65           ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; GPIO_0[16]    ; H23   ; 5        ; 65           ; 27           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; GPIO_0[17]    ; H24   ; 5        ; 65           ; 27           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; GPIO_0[18]    ; J23   ; 5        ; 65           ; 26           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; GPIO_0[19]    ; J24   ; 5        ; 65           ; 26           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; GPIO_0[1]     ; J22   ; 5        ; 65           ; 31           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; GPIO_0[20]    ; H25   ; 5        ; 65           ; 26           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; GPIO_0[21]    ; H26   ; 5        ; 65           ; 26           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; GPIO_0[22]    ; H19   ; 5        ; 65           ; 26           ; 4           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; GPIO_0[23]    ; K18   ; 5        ; 65           ; 25           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; GPIO_0[24]    ; K19   ; 5        ; 65           ; 25           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; GPIO_0[25]    ; K21   ; 5        ; 65           ; 25           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; GPIO_0[26]    ; K23   ; 5        ; 65           ; 25           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; GPIO_0[27]    ; K24   ; 5        ; 65           ; 25           ; 4           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; GPIO_0[28]    ; L21   ; 5        ; 65           ; 24           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; GPIO_0[29]    ; L20   ; 5        ; 65           ; 24           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; GPIO_0[2]     ; E26   ; 5        ; 65           ; 31           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; GPIO_0[30]    ; J25   ; 5        ; 65           ; 24           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; GPIO_0[31]    ; J26   ; 5        ; 65           ; 24           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; GPIO_0[32]    ; L23   ; 5        ; 65           ; 23           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; GPIO_0[33]    ; L24   ; 5        ; 65           ; 23           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; GPIO_0[34]    ; L25   ; 5        ; 65           ; 23           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; GPIO_0[35]    ; L19   ; 5        ; 65           ; 23           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; GPIO_0[3]     ; E25   ; 5        ; 65           ; 31           ; 4           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; GPIO_0[4]     ; F24   ; 5        ; 65           ; 30           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; GPIO_0[5]     ; F23   ; 5        ; 65           ; 30           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; GPIO_0[6]     ; J21   ; 5        ; 65           ; 30           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; GPIO_0[7]     ; J20   ; 5        ; 65           ; 30           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; GPIO_0[8]     ; F25   ; 5        ; 65           ; 29           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; GPIO_0[9]     ; F26   ; 5        ; 65           ; 29           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; GPIO_1[0]     ; K25   ; 5        ; 65           ; 22           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; GPIO_1[10]    ; N24   ; 5        ; 65           ; 20           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; GPIO_1[11]    ; P24   ; 6        ; 65           ; 18           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; GPIO_1[12]    ; R25   ; 6        ; 65           ; 17           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; GPIO_1[13]    ; R24   ; 6        ; 65           ; 17           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; GPIO_1[14]    ; R20   ; 6        ; 65           ; 16           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; GPIO_1[15]    ; T22   ; 6        ; 65           ; 16           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; GPIO_1[16]    ; T23   ; 6        ; 65           ; 16           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; GPIO_1[17]    ; T24   ; 6        ; 65           ; 15           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; GPIO_1[18]    ; T25   ; 6        ; 65           ; 15           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; GPIO_1[19]    ; T18   ; 6        ; 65           ; 14           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; GPIO_1[1]     ; K26   ; 5        ; 65           ; 22           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; GPIO_1[20]    ; T21   ; 6        ; 65           ; 14           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; GPIO_1[21]    ; T20   ; 6        ; 65           ; 14           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; GPIO_1[22]    ; U26   ; 6        ; 65           ; 13           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; GPIO_1[23]    ; U25   ; 6        ; 65           ; 13           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; GPIO_1[24]    ; U23   ; 6        ; 65           ; 13           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; GPIO_1[25]    ; U24   ; 6        ; 65           ; 13           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; GPIO_1[26]    ; R19   ; 6        ; 65           ; 12           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; GPIO_1[27]    ; T19   ; 6        ; 65           ; 12           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; GPIO_1[28]    ; U20   ; 6        ; 65           ; 12           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; GPIO_1[29]    ; U21   ; 6        ; 65           ; 11           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; GPIO_1[2]     ; M22   ; 5        ; 65           ; 22           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; GPIO_1[30]    ; V26   ; 6        ; 65           ; 11           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; GPIO_1[31]    ; V25   ; 6        ; 65           ; 11           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; GPIO_1[32]    ; V24   ; 6        ; 65           ; 10           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; GPIO_1[33]    ; V23   ; 6        ; 65           ; 10           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; GPIO_1[34]    ; W25   ; 6        ; 65           ; 10           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; GPIO_1[35]    ; W23   ; 6        ; 65           ; 9            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; GPIO_1[3]     ; M23   ; 5        ; 65           ; 22           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; GPIO_1[4]     ; M19   ; 5        ; 65           ; 21           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; GPIO_1[5]     ; M20   ; 5        ; 65           ; 21           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; GPIO_1[6]     ; N20   ; 5        ; 65           ; 21           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; GPIO_1[7]     ; M21   ; 5        ; 65           ; 21           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; GPIO_1[8]     ; M24   ; 5        ; 65           ; 20           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; GPIO_1[9]     ; M25   ; 5        ; 65           ; 20           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; I2C_SDAT      ; B6    ; 3        ; 3            ; 36           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; LCD_DATA[0]   ; J1    ; 2        ; 0            ; 26           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; LCD_DATA[1]   ; J2    ; 2        ; 0            ; 26           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; LCD_DATA[2]   ; H1    ; 2        ; 0            ; 27           ; 4           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; LCD_DATA[3]   ; H2    ; 2        ; 0            ; 27           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; LCD_DATA[4]   ; J4    ; 2        ; 0            ; 27           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; LCD_DATA[5]   ; J3    ; 2        ; 0            ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; LCD_DATA[6]   ; H4    ; 2        ; 0            ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; LCD_DATA[7]   ; H3    ; 2        ; 0            ; 28           ; 4           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; OTG_DATA[0]   ; F4    ; 2        ; 0            ; 32           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; OTG_DATA[10]  ; K6    ; 2        ; 0            ; 30           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; OTG_DATA[11]  ; K5    ; 2        ; 0            ; 30           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; OTG_DATA[12]  ; G4    ; 2        ; 0            ; 30           ; 4           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; OTG_DATA[13]  ; G3    ; 2        ; 0            ; 29           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; OTG_DATA[14]  ; J6    ; 2        ; 0            ; 29           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; OTG_DATA[15]  ; K8    ; 2        ; 0            ; 29           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; OTG_DATA[1]   ; D2    ; 2        ; 0            ; 32           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; OTG_DATA[2]   ; D1    ; 2        ; 0            ; 32           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; OTG_DATA[3]   ; F7    ; 2        ; 0            ; 32           ; 4           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; OTG_DATA[4]   ; J5    ; 2        ; 0            ; 31           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; OTG_DATA[5]   ; J8    ; 2        ; 0            ; 31           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; OTG_DATA[6]   ; J7    ; 2        ; 0            ; 31           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; OTG_DATA[7]   ; H6    ; 2        ; 0            ; 31           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; OTG_DATA[8]   ; E2    ; 2        ; 0            ; 30           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; OTG_DATA[9]   ; E1    ; 2        ; 0            ; 30           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; SD_CMD        ; Y21   ; 6        ; 65           ; 3            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; SD_DAT        ; AD24  ; 6        ; 65           ; 2            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; SD_DAT3       ; AC23  ; 6        ; 65           ; 2            ; 4           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                             ; -                   ;
; SRAM_DQ[0]    ; AD8   ; 8        ; 9            ; 0            ; 0           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; new_doom:V1|skygen_0:the_skygen_0|skygen:skygen_0|SRAM_WE_N~0 ; -                   ;
; SRAM_DQ[10]   ; AE8   ; 8        ; 18           ; 0            ; 3           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; new_doom:V1|skygen_0:the_skygen_0|skygen:skygen_0|SRAM_WE_N~0 ; -                   ;
; SRAM_DQ[11]   ; AF8   ; 8        ; 18           ; 0            ; 2           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; new_doom:V1|skygen_0:the_skygen_0|skygen:skygen_0|SRAM_WE_N~0 ; -                   ;
; SRAM_DQ[12]   ; W11   ; 8        ; 18           ; 0            ; 1           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; new_doom:V1|skygen_0:the_skygen_0|skygen:skygen_0|SRAM_WE_N~0 ; -                   ;
; SRAM_DQ[13]   ; W12   ; 8        ; 18           ; 0            ; 0           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; new_doom:V1|skygen_0:the_skygen_0|skygen:skygen_0|SRAM_WE_N~0 ; -                   ;
; SRAM_DQ[14]   ; AC9   ; 8        ; 20           ; 0            ; 2           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; new_doom:V1|skygen_0:the_skygen_0|skygen:skygen_0|SRAM_WE_N~0 ; -                   ;
; SRAM_DQ[15]   ; AC10  ; 8        ; 20           ; 0            ; 1           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; new_doom:V1|skygen_0:the_skygen_0|skygen:skygen_0|SRAM_WE_N~0 ; -                   ;
; SRAM_DQ[1]    ; AE6   ; 8        ; 11           ; 0            ; 2           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; new_doom:V1|skygen_0:the_skygen_0|skygen:skygen_0|SRAM_WE_N~0 ; -                   ;
; SRAM_DQ[2]    ; AF6   ; 8        ; 11           ; 0            ; 1           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; new_doom:V1|skygen_0:the_skygen_0|skygen:skygen_0|SRAM_WE_N~0 ; -                   ;
; SRAM_DQ[3]    ; AA9   ; 8        ; 11           ; 0            ; 0           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; new_doom:V1|skygen_0:the_skygen_0|skygen:skygen_0|SRAM_WE_N~0 ; -                   ;
; SRAM_DQ[4]    ; AA10  ; 8        ; 14           ; 0            ; 2           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; new_doom:V1|skygen_0:the_skygen_0|skygen:skygen_0|SRAM_WE_N~0 ; -                   ;
; SRAM_DQ[5]    ; AB10  ; 8        ; 14           ; 0            ; 1           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; new_doom:V1|skygen_0:the_skygen_0|skygen:skygen_0|SRAM_WE_N~0 ; -                   ;
; SRAM_DQ[6]    ; AA11  ; 8        ; 14           ; 0            ; 0           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; new_doom:V1|skygen_0:the_skygen_0|skygen:skygen_0|SRAM_WE_N~0 ; -                   ;
; SRAM_DQ[7]    ; Y11   ; 8        ; 16           ; 0            ; 2           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; new_doom:V1|skygen_0:the_skygen_0|skygen:skygen_0|SRAM_WE_N~0 ; -                   ;
; SRAM_DQ[8]    ; AE7   ; 8        ; 16           ; 0            ; 1           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; new_doom:V1|skygen_0:the_skygen_0|skygen:skygen_0|SRAM_WE_N~0 ; -                   ;
; SRAM_DQ[9]    ; AF7   ; 8        ; 16           ; 0            ; 0           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; new_doom:V1|skygen_0:the_skygen_0|skygen:skygen_0|SRAM_WE_N~0 ; -                   ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+---------------------------------------------------------------+---------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1        ; 62 / 64 ( 97 % )  ; 3.3V          ; --           ;
; 2        ; 58 / 59 ( 98 % )  ; 3.3V          ; --           ;
; 3        ; 56 / 56 ( 100 % ) ; 3.3V          ; --           ;
; 4        ; 28 / 58 ( 48 % )  ; 3.3V          ; --           ;
; 5        ; 56 / 65 ( 86 % )  ; 3.3V          ; --           ;
; 6        ; 56 / 59 ( 95 % )  ; 3.3V          ; --           ;
; 7        ; 58 / 58 ( 100 % ) ; 3.3V          ; --           ;
; 8        ; 53 / 56 ( 95 % )  ; 3.3V          ; --           ;
+----------+-------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A4       ; 484        ; 3        ; AUD_DACDAT                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ; 482        ; 3        ; AUD_XCK                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 479        ; 3        ; I2C_SCLK                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 465        ; 3        ; VGA_HS                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 457        ; 3        ; VGA_R[5]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 451        ; 3        ; VGA_G[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 447        ; 3        ; VGA_G[5]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A13      ; 430        ; 4        ; SW[9]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 427        ; 4        ; TCS                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 412        ; 4        ; ENET_DATA[5]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ; 406        ; 4        ; ENET_DATA[3]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A19      ; 394        ; 4        ; ENET_DATA[13]                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A20      ; 390        ; 4        ; ENET_DATA[9]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A21      ; 382        ; 4        ; ENET_CMD                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A22      ; 379        ; 4        ; ENET_RD_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A23      ; 378        ; 4        ; ENET_CS_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A24      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 107        ; 1        ; DRAM_DQ[2]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA2      ; 106        ; 1        ; DRAM_DQ[1]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA3      ; 117        ; 1        ; DRAM_DQ[12]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA4      ; 116        ; 1        ; DRAM_DQ[11]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA5      ; 120        ; 1        ; DRAM_DQ[15]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA6      ; 130        ; 1        ; DRAM_CKE                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA7      ; 129        ; 1        ; DRAM_CLK                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA8      ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA9      ; 152        ; 8        ; SRAM_DQ[3]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA10     ; 153        ; 8        ; SRAM_DQ[4]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA11     ; 155        ; 8        ; SRAM_DQ[6]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA12     ; 179        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 192        ; 7        ; LEDR[10]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA14     ; 194        ; 7        ; LEDR[8]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA15     ; 197        ; 7        ; FL_ADDR[19]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA16     ; 209        ; 7        ; FL_ADDR[7]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA17     ; 219        ; 7        ; FL_WE_N                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA18     ; 220        ; 7        ; FL_RST_N                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA19     ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA20     ; 230        ; 7        ; LEDG[6]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA21     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA23     ; 256        ; 6        ; HEX1[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA24     ; 255        ; 6        ; HEX1[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA25     ; 266        ; 6        ; HEX3[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA26     ; 267        ; 6        ; HEX3[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB1      ; 115        ; 1        ; DRAM_DQ[10]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB2      ; 114        ; 1        ; DRAM_DQ[9]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB3      ; 126        ; 1        ; DRAM_CAS_N                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB4      ; 127        ; 1        ; DRAM_RAS_N                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB5      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB6      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB8      ; 147        ; 8        ; SRAM_ADDR[16]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB9      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB10     ; 154        ; 8        ; SRAM_DQ[5]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB12     ; 171        ; 8        ; HEX0[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB13     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB14     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB15     ; 198        ; 7        ; FL_ADDR[18]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB16     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB17     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB18     ; 215        ; 7        ; FL_ADDR[1]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB19     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB20     ; 225        ; 7        ; FL_DQ[4]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB21     ; 242        ; 7        ; LEDR[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB22     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB23     ; 258        ; 6        ; HEX2[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB24     ; 257        ; 6        ; HEX1[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB25     ; 263        ; 6        ; HEX2[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB26     ; 262        ; 6        ; HEX2[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC1      ; 119        ; 1        ; DRAM_DQ[14]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC2      ; 118        ; 1        ; DRAM_DQ[13]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC3      ; 128        ; 1        ; DRAM_CS_N                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC4      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC5      ; 133        ; 8        ; SRAM_ADDR[2]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC6      ; 134        ; 8        ; SRAM_ADDR[3]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC7      ; 143        ; 8        ; SRAM_ADDR[12]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC8      ; 148        ; 8        ; SRAM_ADDR[17]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC9      ; 163        ; 8        ; SRAM_DQ[14]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC10     ; 164        ; 8        ; SRAM_DQ[15]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC11     ; 168        ; 8        ; SRAM_CE_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC12     ; 172        ; 8        ; HEX0[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC13     ; 185        ; 8        ; SW[6]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC14     ; 191        ; 7        ; LEDR[11]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC15     ; 199        ; 7        ; FL_ADDR[17]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC16     ; 202        ; 7        ; FL_ADDR[14]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC17     ; 207        ; 7        ; FL_ADDR[9]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC18     ; 216        ; 7        ; FL_ADDR[0]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC19     ; 222        ; 7        ; FL_DQ[1]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC20     ; 226        ; 7        ; FL_DQ[5]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC21     ; 237        ; 7        ; LEDR[7]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC22     ; 241        ; 7        ; LEDR[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC23     ; 245        ; 6        ; SD_DAT3                                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC24     ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC25     ; 260        ; 6        ; HEX2[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC26     ; 261        ; 6        ; HEX2[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD2      ; 122        ; 1        ; DRAM_LDQM                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD3      ; 123        ; 1        ; DRAM_WE_N                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD4      ; 135        ; 8        ; SRAM_ADDR[4]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD5      ; 136        ; 8        ; SRAM_ADDR[5]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD6      ; 139        ; 8        ; SRAM_ADDR[8]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD7      ; 140        ; 8        ; SRAM_ADDR[9]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD8      ; 149        ; 8        ; SRAM_DQ[0]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD9      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD10     ; 167        ; 8        ; SRAM_OE_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD11     ; 173        ; 8        ; HEX0[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD12     ; 181        ; 8        ; LEDR[17]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD13     ; 186        ; 8        ; SW[5]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD15     ; 190        ; 7        ; LEDR[12]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD16     ; 201        ; 7        ; FL_ADDR[15]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD17     ; 208        ; 7        ; FL_ADDR[8]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD19     ; 221        ; 7        ; FL_DQ[0]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD20     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 238        ; 7        ; LEDR[6]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD22     ; 240        ; 7        ; LEDR[4]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD23     ; 239        ; 7        ; LEDR[5]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD24     ; 249        ; 6        ; SD_DAT                                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD25     ; 248        ; 6        ; SD_CLK                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD26     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE2      ; 124        ; 1        ; DRAM_BA_0                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE3      ; 125        ; 1        ; DRAM_BA_1                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE4      ; 131        ; 8        ; SRAM_ADDR[0]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE5      ; 137        ; 8        ; SRAM_ADDR[6]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE6      ; 150        ; 8        ; SRAM_DQ[1]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE7      ; 157        ; 8        ; SRAM_DQ[8]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE8      ; 159        ; 8        ; SRAM_DQ[10]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE9      ; 165        ; 8        ; SRAM_LB_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE10     ; 169        ; 8        ; SRAM_WE_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE11     ; 174        ; 8        ; HEX0[4]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE12     ; 182        ; 8        ; LEDR[16]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE13     ; 183        ; 8        ; LEDR[15]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE14     ; 188        ; 7        ; SW[3]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE15     ; 189        ; 7        ; LEDR[13]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE16     ; 200        ; 7        ; FL_ADDR[16]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE17     ; 206        ; 7        ; FL_ADDR[10]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE18     ; 212        ; 7        ; FL_ADDR[4]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE19     ; 214        ; 7        ; FL_ADDR[2]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE20     ; 224        ; 7        ; FL_DQ[3]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE21     ; 228        ; 7        ; FL_DQ[7]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE22     ; 236        ; 7        ; LEDG[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE23     ; 244        ; 7        ; LEDR[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE24     ; 247        ; 6        ; ~LVDS150p/nCEO~                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AE25     ; 246        ; 6        ; IRDA_RXD                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE26     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF3      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF4      ; 132        ; 8        ; SRAM_ADDR[1]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF5      ; 138        ; 8        ; SRAM_ADDR[7]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF6      ; 151        ; 8        ; SRAM_DQ[2]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF7      ; 158        ; 8        ; SRAM_DQ[9]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF8      ; 160        ; 8        ; SRAM_DQ[11]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF9      ; 166        ; 8        ; SRAM_UB_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF10     ; 170        ; 8        ; HEX0[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF12     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF13     ; 184        ; 8        ; LEDR[14]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF14     ; 187        ; 7        ; SW[4]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF15     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF17     ; 205        ; 7        ; FL_ADDR[11]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF18     ; 211        ; 7        ; FL_ADDR[5]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF19     ; 213        ; 7        ; FL_ADDR[3]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF20     ; 223        ; 7        ; FL_DQ[2]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF21     ; 227        ; 7        ; FL_DQ[6]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF22     ; 235        ; 7        ; LEDG[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF23     ; 243        ; 7        ; LEDR[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF24     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 2          ; 2        ; OTG_DACK1_N                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B3       ; 3          ; 2        ; OTG_INT0                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B4       ; 483        ; 3        ; AUD_BCLK                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 481        ; 3        ; AUD_ADCDAT                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B6       ; 480        ; 3        ; I2C_SDAT                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B7       ; 466        ; 3        ; VGA_SYNC                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 458        ; 3        ; VGA_CLK                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ; 452        ; 3        ; VGA_G[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 448        ; 3        ; VGA_G[4]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 435        ; 3        ; VGA_B[7]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 433        ; 3        ; VGA_B[9]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 429        ; 4        ; SW[8]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 428        ; 4        ; TDI                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ; 420        ; 4        ; ENET_DATA[7]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B16      ; 419        ; 4        ; ENET_DATA[6]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B17      ; 411        ; 4        ; ENET_DATA[4]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B18      ; 405        ; 4        ; ENET_DATA[2]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B19      ; 393        ; 4        ; ENET_DATA[12]                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B20      ; 389        ; 4        ; ENET_DATA[8]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B21      ; 381        ; 4        ; ENET_INT                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B22      ; 380        ; 4        ; ENET_WR_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B23      ; 377        ; 4        ; ENET_RST_N                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B24      ; 363        ; 5        ; ENET_CLK                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B25      ; 362        ; 5        ; UART_TXD                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C2       ; 6          ; 2        ; OTG_DACK0_N                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 7          ; 2        ; OTG_INT1                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C4       ; 478        ; 3        ; TD_RESET                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C5       ; 486        ; 3        ; AUD_ADCLRCK                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C6       ; 485        ; 3        ; AUD_DACLRCK                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C7       ; 468        ; 3        ; TD_DATA[7]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C8       ; 463        ; 3        ; VGA_R[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ; 459        ; 3        ; VGA_R[4]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ; 450        ; 3        ; VGA_G[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ; 436        ; 3        ; VGA_B[6]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ; 434        ; 3        ; VGA_B[8]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C13      ; 431        ; 3        ; SW[7]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 421        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C16      ; 418        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 404        ; 4        ; ENET_DATA[1]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 391        ; 4        ; ENET_DATA[10]                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C21      ; 375        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C22      ; 374        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C23      ; 373        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C24      ; 360        ; 5        ; PS2_DAT                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C25      ; 361        ; 5        ; UART_RXD                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D1       ; 13         ; 2        ; OTG_DATA[2]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 12         ; 2        ; OTG_DATA[1]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 477        ; 3        ; TD_HS                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D6       ; 467        ; 3        ; VGA_BLANK                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D7       ; 469        ; 3        ; TD_DATA[6]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D8       ; 464        ; 3        ; VGA_VS                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D9       ; 460        ; 3        ; VGA_R[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ; 449        ; 3        ; VGA_G[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D11      ; 445        ; 3        ; VGA_G[7]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ; 443        ; 3        ; VGA_G[9]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ; 432        ; 3        ; CLOCK_27                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D14      ; 426        ; 4        ; TCK                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D15      ; 417        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 415        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D17      ; 403        ; 4        ; ENET_DATA[0]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D18      ; 396        ; 4        ; ENET_DATA[15]                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D19      ; 392        ; 4        ; ENET_DATA[11]                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D20      ; 387        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D21      ; 376        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D22      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D23      ; 369        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D24      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D25      ; 358        ; 5        ; GPIO_0[0]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D26      ; 359        ; 5        ; PS2_CLK                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E1       ; 20         ; 2        ; OTG_DATA[9]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 19         ; 2        ; OTG_DATA[8]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E3       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E4       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 4          ; 2        ; OTG_DREQ1                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E8       ; 474        ; 3        ; TD_DATA[1]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 453        ; 3        ; VGA_R[9]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 444        ; 3        ; VGA_G[8]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E13      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 416        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E18      ; 395        ; 4        ; ENET_DATA[14]                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E20      ; 388        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E21      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E22      ; 370        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E23      ; 365        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E24      ; 364        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E25      ; 355        ; 5        ; GPIO_0[3]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E26      ; 356        ; 5        ; GPIO_0[2]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 29         ; 2        ; OTG_CS_N                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 28         ; 2        ; OTG_ADDR[1]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ; 10         ; 2        ; OTG_FSPEED                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ; 11         ; 2        ; OTG_DATA[0]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F6       ; 5          ; 2        ; OTG_DREQ0                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F7       ; 14         ; 2        ; OTG_DATA[3]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F8       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F9       ; 470        ; 3        ; TD_DATA[5]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F10      ; 462        ; 3        ; VGA_R[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F11      ; 454        ; 3        ; VGA_R[8]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F12      ; 440        ; 3        ; VGA_B[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F13      ; 423        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 425        ; 4        ; TDO                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F15      ; 409        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ; 408        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F17      ; 401        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F18      ; 398        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F19      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 372        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 371        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F23      ; 353        ; 5        ; GPIO_0[5]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F24      ; 354        ; 5        ; GPIO_0[4]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F25      ; 350        ; 5        ; GPIO_0[8]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F26      ; 349        ; 5        ; GPIO_0[9]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ; 30         ; 2        ; OTG_WR_N                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G2       ; 31         ; 2        ; OTG_RD_N                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G3       ; 24         ; 2        ; OTG_DATA[13]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ; 23         ; 2        ; OTG_DATA[12]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G5       ; 8          ; 2        ; OTG_RST_N                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ; 9          ; 2        ; OTG_LSPEED                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G7       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 471        ; 3        ; TD_DATA[4]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G10      ; 461        ; 3        ; VGA_R[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G11      ; 446        ; 3        ; VGA_G[6]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G12      ; 439        ; 3        ; VGA_B[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G13      ; 422        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G14      ; 424        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G15      ; 410        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 407        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 402        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G18      ; 397        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G19      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 368        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 367        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G23      ; 346        ; 5        ; GPIO_0[12]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G24      ; 345        ; 5        ; GPIO_0[13]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G25      ; 343        ; 5        ; GPIO_0[15]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G26      ; 342        ; 5        ; KEY[0]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 37         ; 2        ; LCD_DATA[2]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 36         ; 2        ; LCD_DATA[3]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ; 32         ; 2        ; LCD_DATA[7]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H4       ; 33         ; 2        ; LCD_DATA[6]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ; 18         ; 2        ; OTG_DATA[7]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ; 473        ; 3        ; TD_DATA[2]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H10      ; 472        ; 3        ; TD_DATA[3]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H11      ; 456        ; 3        ; VGA_R[6]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H12      ; 455        ; 3        ; VGA_R[7]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 414        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 413        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H17      ; 400        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H18      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H19      ; 335        ; 5        ; GPIO_0[22]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H20      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H21      ; 366        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H23      ; 341        ; 5        ; GPIO_0[16]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H24      ; 340        ; 5        ; GPIO_0[17]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H25      ; 337        ; 5        ; GPIO_0[20]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H26      ; 336        ; 5        ; GPIO_0[21]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J1       ; 39         ; 2        ; LCD_DATA[0]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 38         ; 2        ; LCD_DATA[1]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ; 34         ; 2        ; LCD_DATA[5]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J4       ; 35         ; 2        ; LCD_DATA[4]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J5       ; 15         ; 2        ; OTG_DATA[4]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J6       ; 25         ; 2        ; OTG_DATA[14]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J7       ; 17         ; 2        ; OTG_DATA[6]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J8       ; 16         ; 2        ; OTG_DATA[5]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J9       ; 475        ; 3        ; TD_DATA[0]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J10      ; 438        ; 3        ; VGA_B[4]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J11      ; 437        ; 3        ; VGA_B[5]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J12      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J13      ; 442        ; 3        ; VGA_B[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J14      ; 441        ; 3        ; VGA_B[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J15      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J16      ; 385        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J17      ; 399        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J18      ; 383        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J20      ; 351        ; 5        ; GPIO_0[7]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J21      ; 352        ; 5        ; GPIO_0[6]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J22      ; 357        ; 5        ; GPIO_0[1]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J23      ; 339        ; 5        ; GPIO_0[18]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J24      ; 338        ; 5        ; GPIO_0[19]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J25      ; 327        ; 5        ; GPIO_0[30]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J26      ; 326        ; 5        ; GPIO_0[31]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ; 42         ; 2        ; LCD_RS                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K2       ; 43         ; 2        ; LCD_BLON                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K3       ; 41         ; 2        ; LCD_EN                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K4       ; 40         ; 2        ; LCD_RW                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K5       ; 22         ; 2        ; OTG_DATA[11]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K6       ; 21         ; 2        ; OTG_DATA[10]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K7       ; 27         ; 2        ; OTG_ADDR[0]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K8       ; 26         ; 2        ; OTG_DATA[15]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K9       ; 476        ; 3        ; TD_VS                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; K10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ; 386        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K17      ; 384        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K18      ; 334        ; 5        ; GPIO_0[23]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K19      ; 333        ; 5        ; GPIO_0[24]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 332        ; 5        ; GPIO_0[25]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K22      ; 344        ; 5        ; GPIO_0[14]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K23      ; 331        ; 5        ; GPIO_0[26]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K24      ; 330        ; 5        ; GPIO_0[27]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K25      ; 321        ; 5        ; GPIO_1[0]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K26      ; 320        ; 5        ; GPIO_1[1]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L2       ; 50         ; 2        ; HEX7[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ; 51         ; 2        ; HEX7[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L4       ; 44         ; 2        ; LCD_ON                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 48         ; 2        ; HEX7[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L7       ; 47         ; 2        ; HEX7[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L8       ; 59         ; 2        ; altera_reserved_tms                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; L9       ; 49         ; 2        ; HEX7[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L10      ; 52         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ; 322        ; 5        ; GPIO_0[35]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L20      ; 328        ; 5        ; GPIO_0[29]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L21      ; 329        ; 5        ; GPIO_0[28]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L23      ; 325        ; 5        ; GPIO_0[32]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L24      ; 324        ; 5        ; GPIO_0[33]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L25      ; 323        ; 5        ; GPIO_0[34]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 56         ; 2        ; HEX6[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ; 55         ; 2        ; HEX6[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M4       ; 53         ; 2        ; HEX6[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M5       ; 54         ; 2        ; HEX6[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M6       ; 58         ; 2        ; altera_reserved_tck                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; M7       ; 60         ; 2        ; altera_reserved_tdo                      ; output ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; M8       ; 57         ; 2        ; altera_reserved_tdi                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; M9       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M19      ; 317        ; 5        ; GPIO_1[4]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M20      ; 316        ; 5        ; GPIO_1[5]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M21      ; 314        ; 5        ; GPIO_1[7]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M22      ; 319        ; 5        ; GPIO_1[2]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M23      ; 318        ; 5        ; GPIO_1[3]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M24      ; 313        ; 5        ; GPIO_1[8]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M25      ; 312        ; 5        ; GPIO_1[9]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N1       ; 65         ; 2        ; SW[10]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 64         ; 2        ; CLOCK_50                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 62         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ; 63         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ; 61         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 66         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ; 45         ; 2        ; HEX7[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N18      ; 348        ; 5        ; GPIO_0[10]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 315        ; 5        ; GPIO_1[6]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N23      ; 311        ; 5        ; KEY[1]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N24      ; 310        ; 5        ; GPIO_1[10]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N25      ; 309        ; 5        ; SW[0]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N26      ; 308        ; 5        ; SW[1]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 68         ; 1        ; SW[11]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 67         ; 1        ; SW[12]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 69         ; 1        ; HEX6[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P4       ; 70         ; 1        ; HEX6[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P5       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P6       ; 78         ; 1        ; HEX5[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P7       ; 77         ; 1        ; HEX5[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ; 46         ; 2        ; HEX7[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ; 293        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 347        ; 5        ; GPIO_0[11]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 301        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 300        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P23      ; 305        ; 6        ; KEY[2]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P24      ; 304        ; 6        ; GPIO_1[11]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P25      ; 307        ; 6        ; SW[2]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P26      ; 306        ; 6        ; EXT_CLOCK                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ; 71         ; 1        ; HEX6[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ; 72         ; 1        ; HEX5[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R4       ; 73         ; 1        ; HEX5[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R5       ; 74         ; 1        ; HEX5[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R6       ; 81         ; 1        ; HEX4[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R7       ; 82         ; 1        ; HEX4[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R8       ; 110        ; 1        ; DRAM_DQ[5]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R9       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ; 294        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R19      ; 282        ; 6        ; GPIO_1[26]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R20      ; 297        ; 6        ; GPIO_1[14]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R22      ; 298        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R23      ; 299        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R24      ; 302        ; 6        ; GPIO_1[13]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R25      ; 303        ; 6        ; GPIO_1[12]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 79         ; 1        ; HEX5[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T3       ; 80         ; 1        ; HEX4[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T4       ; 83         ; 1        ; HEX4[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 93         ; 1        ; DRAM_ADDR[0]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T7       ; 92         ; 1        ; SW[13]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T8       ; 111        ; 1        ; DRAM_DQ[6]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T9       ; 76         ; 1        ; HEX5[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T10      ; 75         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T17      ; 289        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T18      ; 290        ; 6        ; GPIO_1[19]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T19      ; 281        ; 6        ; GPIO_1[27]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T20      ; 287        ; 6        ; GPIO_1[21]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T21      ; 288        ; 6        ; GPIO_1[20]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T22      ; 296        ; 6        ; GPIO_1[15]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T23      ; 295        ; 6        ; GPIO_1[16]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T24      ; 292        ; 6        ; GPIO_1[17]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T25      ; 291        ; 6        ; GPIO_1[18]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T26      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 85         ; 1        ; HEX4[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U2       ; 84         ; 1        ; HEX4[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ; 88         ; 1        ; SW[14]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U4       ; 89         ; 1        ; SW[15]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U5       ; 100        ; 1        ; DRAM_ADDR[7]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U6       ; 98         ; 1        ; DRAM_ADDR[5]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U7       ; 99         ; 1        ; DRAM_ADDR[6]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ; 86         ; 1        ; HEX4[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U10      ; 87         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ; 178        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 231        ; 7        ; LEDG[5]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U18      ; 232        ; 7        ; LEDG[4]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ; 280        ; 6        ; GPIO_1[28]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U21      ; 279        ; 6        ; GPIO_1[29]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 270        ; 6        ; HEX3[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U23      ; 284        ; 6        ; GPIO_1[24]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U24      ; 283        ; 6        ; GPIO_1[25]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U25      ; 285        ; 6        ; GPIO_1[23]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U26      ; 286        ; 6        ; GPIO_1[22]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ; 90         ; 1        ; SW[16]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ; 91         ; 1        ; SW[17]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ; 95         ; 1        ; DRAM_ADDR[2]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V4       ; 94         ; 1        ; DRAM_ADDR[1]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V5       ; 104        ; 1        ; DRAM_ADDR[11]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V6       ; 105        ; 1        ; DRAM_DQ[0]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V7       ; 112        ; 1        ; DRAM_DQ[7]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V8       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V9       ; 142        ; 8        ; SRAM_ADDR[11]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V10      ; 141        ; 8        ; SRAM_ADDR[10]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V11      ; 177        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V13      ; 176        ; 8        ; HEX0[6]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V14      ; 175        ; 8        ; HEX0[5]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V15      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V17      ; 218        ; 7        ; FL_CE_N                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V18      ; 233        ; 7        ; LEDG[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V20      ; 251        ; 6        ; HEX1[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V21      ; 252        ; 6        ; HEX1[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 259        ; 6        ; HEX2[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V23      ; 275        ; 6        ; GPIO_1[33]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V24      ; 276        ; 6        ; GPIO_1[32]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V25      ; 277        ; 6        ; GPIO_1[31]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V26      ; 278        ; 6        ; GPIO_1[30]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W1       ; 97         ; 1        ; DRAM_ADDR[4]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 96         ; 1        ; DRAM_ADDR[3]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W3       ; 102        ; 1        ; DRAM_ADDR[9]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W4       ; 101        ; 1        ; DRAM_ADDR[8]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ; 113        ; 1        ; DRAM_DQ[8]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W7       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W8       ; 144        ; 8        ; SRAM_ADDR[13]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W10      ; 145        ; 8        ; SRAM_ADDR[14]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W11      ; 161        ; 8        ; SRAM_DQ[12]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W12      ; 162        ; 8        ; SRAM_DQ[13]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W15      ; 203        ; 7        ; FL_ADDR[13]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W16      ; 204        ; 7        ; FL_ADDR[12]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W17      ; 217        ; 7        ; FL_OE_N                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W18      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W19      ; 234        ; 7        ; LEDG[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W20      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ; 253        ; 6        ; HEX1[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W23      ; 272        ; 6        ; GPIO_1[35]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W24      ; 271        ; 6        ; HEX3[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W25      ; 273        ; 6        ; GPIO_1[34]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W26      ; 274        ; 6        ; KEY[3]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 103        ; 1        ; DRAM_ADDR[10]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y3       ; 108        ; 1        ; DRAM_DQ[3]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y4       ; 109        ; 1        ; DRAM_DQ[4]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y5       ; 121        ; 1        ; DRAM_UDQM                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y6       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 146        ; 8        ; SRAM_ADDR[15]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y11      ; 156        ; 8        ; SRAM_DQ[7]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y12      ; 180        ; 8        ; LEDG[8]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y13      ; 193        ; 7        ; LEDR[9]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y14      ; 195        ; 7        ; FL_ADDR[21]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y15      ; 196        ; 7        ; FL_ADDR[20]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y16      ; 210        ; 7        ; FL_ADDR[6]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ; 229        ; 7        ; LEDG[7]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y19      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ; 250        ; 6        ; SD_CMD                                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y22      ; 254        ; 6        ; HEX1[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y23      ; 265        ; 6        ; HEX3[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y24      ; 264        ; 6        ; HEX2[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y25      ; 269        ; 6        ; HEX3[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y26      ; 268        ; 6        ; HEX3[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------+
; PLL Summary                                                                 ;
+----------------------------------+------------------------------------------+
; Name                             ; sdram_pll:V0|altpll:altpll_component|pll ;
+----------------------------------+------------------------------------------+
; SDC pin name                     ; V0|altpll_component|pll                  ;
; PLL mode                         ; Normal                                   ;
; Compensate clock                 ; clock0                                   ;
; Compensated input/output pins    ; --                                       ;
; Self reset on gated loss of lock ; Off                                      ;
; Gate lock counter                ; --                                       ;
; Input frequency 0                ; 50.0 MHz                                 ;
; Input frequency 1                ; --                                       ;
; Nominal PFD frequency            ; 50.0 MHz                                 ;
; Nominal VCO frequency            ; 750.2 MHz                                ;
; VCO post scale K counter         ; --                                       ;
; VCO multiply                     ; --                                       ;
; VCO divide                       ; --                                       ;
; Freq min lock                    ; 33.33 MHz                                ;
; Freq max lock                    ; 66.67 MHz                                ;
; M VCO Tap                        ; 2                                        ;
; M Initial                        ; 3                                        ;
; M value                          ; 15                                       ;
; N value                          ; 1                                        ;
; Preserve PLL counter order       ; Off                                      ;
; PLL location                     ; PLL_1                                    ;
; Inclk0 signal                    ; CLOCK_50                                 ;
; Inclk1 signal                    ; --                                       ;
; Inclk0 signal type               ; Dedicated Pin                            ;
; Inclk1 signal type               ; --                                       ;
+----------------------------------+------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                           ;
+--------------------------------------------+--------------+------+-----+------------------+----------------+------------+---------+---------------+------------+---------+---------+--------------------------------+
; Name                                       ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift    ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Initial ; VCO Tap ; SDC Pin Name                   ;
+--------------------------------------------+--------------+------+-----+------------------+----------------+------------+---------+---------------+------------+---------+---------+--------------------------------+
; sdram_pll:V0|altpll:altpll_component|_clk0 ; clock0       ; 1    ; 1   ; 50.0 MHz         ; -54 (-3000 ps) ; 50/50      ; C2      ; 15            ; 8/7 Odd    ; 1       ; 0       ; V0|altpll_component|pll|clk[0] ;
; sdram_pll:V0|altpll:altpll_component|_clk1 ; clock1       ; 1    ; 1   ; 50.0 MHz         ; 0 (0 ps)       ; 50/50      ; C0      ; 15            ; 8/7 Odd    ; 3       ; 2       ; V0|altpll_component|pll|clk[1] ;
; sdram_pll:V0|altpll:altpll_component|_clk2 ; clock2       ; 1    ; 2   ; 25.0 MHz         ; 0 (0 ps)       ; 50/50      ; C1      ; 30            ; 15/15 Even ; 3       ; 2       ; V0|altpll_component|pll|clk[2] ;
+--------------------------------------------+--------------+------+-----+------------------+----------------+------------+---------+---------------+------------+---------+---------+--------------------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+---------------------------------------------------------------------------------------------------------------------------+---------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+---------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                ; Logic Cells   ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs  ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                             ; Library Name ;
+---------------------------------------------------------------------------------------------------------------------------+---------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+---------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |top                                                                                                                      ; 26163 (38)    ; 3047 (0)                  ; 52 (52)       ; 320776      ; 87   ; 18           ; 0       ; 9         ; 424  ; 0            ; 23116 (38)    ; 529 (0)           ; 2518 (0)         ; |top                                                                                                                                                                                                                                                            ;              ;
;    |FIFO:V9|                                                                                                              ; 39 (0)        ; 34 (0)                    ; 0 (0)         ; 904         ; 7    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)         ; 20 (0)            ; 15 (0)           ; |top|FIFO:V9                                                                                                                                                                                                                                                    ;              ;
;       |dcfifo:dcfifo_component|                                                                                           ; 39 (0)        ; 34 (0)                    ; 0 (0)         ; 904         ; 7    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)         ; 20 (0)            ; 15 (0)           ; |top|FIFO:V9|dcfifo:dcfifo_component                                                                                                                                                                                                                            ;              ;
;          |dcfifo_pij1:auto_generated|                                                                                     ; 39 (16)       ; 34 (13)                   ; 0 (0)         ; 904         ; 7    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (3)         ; 20 (8)            ; 15 (3)           ; |top|FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated                                                                                                                                                                                                 ;              ;
;             |a_graycounter_a86:rdptr_g1p|                                                                                 ; 4 (4)         ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 4 (4)            ; |top|FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p                                                                                                                                                                     ;              ;
;             |a_graycounter_u0c:wrptr_gp|                                                                                  ; 4 (4)         ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 4 (4)            ; |top|FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_u0c:wrptr_gp                                                                                                                                                                      ;              ;
;             |alt_synch_pipe_2u7:rs_dgwp|                                                                                  ; 6 (0)         ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 6 (0)             ; 0 (0)            ; |top|FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|alt_synch_pipe_2u7:rs_dgwp                                                                                                                                                                      ;              ;
;                |dffpipe_su8:dffpipe13|                                                                                    ; 6 (6)         ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 6 (6)             ; 0 (0)            ; |top|FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|alt_synch_pipe_2u7:rs_dgwp|dffpipe_su8:dffpipe13                                                                                                                                                ;              ;
;             |alt_synch_pipe_3u7:ws_dgrp|                                                                                  ; 6 (0)         ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 6 (0)             ; 0 (0)            ; |top|FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|alt_synch_pipe_3u7:ws_dgrp                                                                                                                                                                      ;              ;
;                |dffpipe_tu8:dffpipe16|                                                                                    ; 6 (6)         ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 6 (6)             ; 0 (0)            ; |top|FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|alt_synch_pipe_3u7:ws_dgrp|dffpipe_tu8:dffpipe16                                                                                                                                                ;              ;
;             |altsyncram_9qu:fifo_ram|                                                                                     ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 904         ; 7    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |top|FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram                                                                                                                                                                         ;              ;
;             |cmpr_n16:rdempty_eq_comp|                                                                                    ; 2 (2)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 2 (2)            ; |top|FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|cmpr_n16:rdempty_eq_comp                                                                                                                                                                        ;              ;
;             |cmpr_n16:wrfull_eq_comp|                                                                                     ; 2 (2)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)         ; 0 (0)             ; 1 (1)            ; |top|FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|cmpr_n16:wrfull_eq_comp                                                                                                                                                                         ;              ;
;             |dffpipe_c2e:rdaclr|                                                                                          ; 1 (1)         ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 1 (1)            ; |top|FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|dffpipe_c2e:rdaclr                                                                                                                                                                              ;              ;
;    |de2_vga_raster:V2|                                                                                                    ; 136 (136)     ; 68 (68)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 68 (68)       ; 3 (3)             ; 65 (65)          ; |top|de2_vga_raster:V2                                                                                                                                                                                                                                          ;              ;
;    |framerate_calc:V6|                                                                                                    ; 68 (68)       ; 46 (46)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)       ; 9 (9)             ; 40 (40)          ; |top|framerate_calc:V6                                                                                                                                                                                                                                          ;              ;
;    |memcustom:V5|                                                                                                         ; 807 (807)     ; 18 (18)                   ; 0 (0)         ; 304128      ; 72   ; 0            ; 0       ; 0         ; 0    ; 0            ; 789 (789)     ; 1 (1)             ; 17 (17)          ; |top|memcustom:V5                                                                                                                                                                                                                                               ;              ;
;       |mem_custom_2_a:M0|                                                                                                 ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 110592      ; 24   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |top|memcustom:V5|mem_custom_2_a:M0                                                                                                                                                                                                                             ;              ;
;          |altsyncram:altsyncram_component|                                                                                ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 110592      ; 24   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |top|memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component                                                                                                                                                                                             ;              ;
;             |altsyncram_s7a1:auto_generated|                                                                              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 110592      ; 24   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |top|memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated                                                                                                                                                              ;              ;
;       |mem_custom_2_a:M3|                                                                                                 ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 110592      ; 24   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |top|memcustom:V5|mem_custom_2_a:M3                                                                                                                                                                                                                             ;              ;
;          |altsyncram:altsyncram_component|                                                                                ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 110592      ; 24   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |top|memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component                                                                                                                                                                                             ;              ;
;             |altsyncram_s7a1:auto_generated|                                                                              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 110592      ; 24   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |top|memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated                                                                                                                                                              ;              ;
;       |mem_custom_2_b:M1|                                                                                                 ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 27648       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |top|memcustom:V5|mem_custom_2_b:M1                                                                                                                                                                                                                             ;              ;
;          |altsyncram:altsyncram_component|                                                                                ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 27648       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |top|memcustom:V5|mem_custom_2_b:M1|altsyncram:altsyncram_component                                                                                                                                                                                             ;              ;
;             |altsyncram_t7a1:auto_generated|                                                                              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 27648       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |top|memcustom:V5|mem_custom_2_b:M1|altsyncram:altsyncram_component|altsyncram_t7a1:auto_generated                                                                                                                                                              ;              ;
;       |mem_custom_2_b:M4|                                                                                                 ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 27648       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |top|memcustom:V5|mem_custom_2_b:M4                                                                                                                                                                                                                             ;              ;
;          |altsyncram:altsyncram_component|                                                                                ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 27648       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |top|memcustom:V5|mem_custom_2_b:M4|altsyncram:altsyncram_component                                                                                                                                                                                             ;              ;
;             |altsyncram_t7a1:auto_generated|                                                                              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 27648       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |top|memcustom:V5|mem_custom_2_b:M4|altsyncram:altsyncram_component|altsyncram_t7a1:auto_generated                                                                                                                                                              ;              ;
;       |mem_patch_2:M5|                                                                                                    ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 13824       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |top|memcustom:V5|mem_patch_2:M5                                                                                                                                                                                                                                ;              ;
;          |altsyncram:altsyncram_component|                                                                                ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 13824       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |top|memcustom:V5|mem_patch_2:M5|altsyncram:altsyncram_component                                                                                                                                                                                                ;              ;
;             |altsyncram_b6a1:auto_generated|                                                                              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 13824       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |top|memcustom:V5|mem_patch_2:M5|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated                                                                                                                                                                 ;              ;
;       |mem_patch_2:M6|                                                                                                    ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 13824       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |top|memcustom:V5|mem_patch_2:M6                                                                                                                                                                                                                                ;              ;
;          |altsyncram:altsyncram_component|                                                                                ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 13824       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |top|memcustom:V5|mem_patch_2:M6|altsyncram:altsyncram_component                                                                                                                                                                                                ;              ;
;             |altsyncram_b6a1:auto_generated|                                                                              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 13824       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |top|memcustom:V5|mem_patch_2:M6|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated                                                                                                                                                                 ;              ;
;    |new_doom:V1|                                                                                                          ; 3066 (1)      ; 1788 (0)                  ; 0 (0)         ; 15744       ; 8    ; 4            ; 0       ; 2         ; 0    ; 0            ; 1278 (1)      ; 350 (0)           ; 1438 (0)         ; |top|new_doom:V1                                                                                                                                                                                                                                                ;              ;
;       |cpu_0:the_cpu_0|                                                                                                   ; 1739 (1362)   ; 1108 (927)                ; 0 (0)         ; 14720       ; 6    ; 4            ; 0       ; 2         ; 0    ; 0            ; 630 (434)     ; 126 (84)          ; 983 (843)        ; |top|new_doom:V1|cpu_0:the_cpu_0                                                                                                                                                                                                                                ;              ;
;          |cpu_0_ic_data_module:cpu_0_ic_data|                                                                             ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |top|new_doom:V1|cpu_0:the_cpu_0|cpu_0_ic_data_module:cpu_0_ic_data                                                                                                                                                                                             ;              ;
;             |altsyncram:the_altsyncram|                                                                                   ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |top|new_doom:V1|cpu_0:the_cpu_0|cpu_0_ic_data_module:cpu_0_ic_data|altsyncram:the_altsyncram                                                                                                                                                                   ;              ;
;                |altsyncram_e9d1:auto_generated|                                                                           ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |top|new_doom:V1|cpu_0:the_cpu_0|cpu_0_ic_data_module:cpu_0_ic_data|altsyncram:the_altsyncram|altsyncram_e9d1:auto_generated                                                                                                                                    ;              ;
;          |cpu_0_ic_tag_module:cpu_0_ic_tag|                                                                               ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 384         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |top|new_doom:V1|cpu_0:the_cpu_0|cpu_0_ic_tag_module:cpu_0_ic_tag                                                                                                                                                                                               ;              ;
;             |altsyncram:the_altsyncram|                                                                                   ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 384         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |top|new_doom:V1|cpu_0:the_cpu_0|cpu_0_ic_tag_module:cpu_0_ic_tag|altsyncram:the_altsyncram                                                                                                                                                                     ;              ;
;                |altsyncram_52g1:auto_generated|                                                                           ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 384         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |top|new_doom:V1|cpu_0:the_cpu_0|cpu_0_ic_tag_module:cpu_0_ic_tag|altsyncram:the_altsyncram|altsyncram_52g1:auto_generated                                                                                                                                      ;              ;
;          |cpu_0_mult_cell:the_cpu_0_mult_cell|                                                                            ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |top|new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell                                                                                                                                                                                            ;              ;
;             |altmult_add:the_altmult_add_part_1|                                                                          ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |top|new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1                                                                                                                                                         ;              ;
;                |mult_add_l0u2:auto_generated|                                                                             ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |top|new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated                                                                                                                            ;              ;
;                   |ded_mult_2o81:ded_mult1|                                                                               ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |top|new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1                                                                                                    ;              ;
;             |altmult_add:the_altmult_add_part_2|                                                                          ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |top|new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2                                                                                                                                                         ;              ;
;                |mult_add_n0u2:auto_generated|                                                                             ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |top|new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated                                                                                                                            ;              ;
;                   |ded_mult_2o81:ded_mult1|                                                                               ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |top|new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1                                                                                                    ;              ;
;          |cpu_0_nios2_oci:the_cpu_0_nios2_oci|                                                                            ; 273 (33)      ; 181 (0)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 92 (33)       ; 42 (0)            ; 139 (0)          ; |top|new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci                                                                                                                                                                                            ;              ;
;             |cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|                                         ; 141 (0)       ; 95 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (0)        ; 42 (0)            ; 53 (0)           ; |top|new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper                                                                                                                        ;              ;
;                |cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|                                        ; 49 (45)       ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 38 (36)           ; 11 (9)           ; |top|new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk                                                      ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer2|                                                  ; 2 (2)         ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 1 (1)             ; 1 (1)            ; |top|new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer2 ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer3|                                                  ; 2 (2)         ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 1 (1)             ; 1 (1)            ; |top|new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ;              ;
;                |cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|                                              ; 90 (86)       ; 46 (42)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (44)       ; 4 (2)             ; 42 (42)          ; |top|new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck                                                            ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer1|                                                  ; 2 (2)         ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 1 (1)             ; 1 (1)            ; |top|new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1       ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer|                                                   ; 2 (2)         ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 1 (1)             ; 1 (1)            ; |top|new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer        ;              ;
;                |sld_virtual_jtag_basic:cpu_0_jtag_debug_module_phy|                                                       ; 4 (4)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)         ; 0 (0)             ; 2 (2)            ; |top|new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_0_jtag_debug_module_phy                                                                     ;              ;
;             |cpu_0_nios2_avalon_reg:the_cpu_0_nios2_avalon_reg|                                                           ; 9 (9)         ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)         ; 0 (0)             ; 3 (3)            ; |top|new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_avalon_reg:the_cpu_0_nios2_avalon_reg                                                                                                                                          ;              ;
;             |cpu_0_nios2_oci_break:the_cpu_0_nios2_oci_break|                                                             ; 32 (32)       ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 32 (32)          ; |top|new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_break:the_cpu_0_nios2_oci_break                                                                                                                                            ;              ;
;             |cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|                                                             ; 9 (9)         ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 9 (9)            ; |top|new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug                                                                                                                                            ;              ;
;             |cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|                                                                   ; 53 (53)       ; 44 (44)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)         ; 0 (0)             ; 46 (46)          ; |top|new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem                                                                                                                                                  ;              ;
;                |cpu_0_ociram_lpm_dram_bdp_component_module:cpu_0_ociram_lpm_dram_bdp_component|                           ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |top|new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|cpu_0_ociram_lpm_dram_bdp_component_module:cpu_0_ociram_lpm_dram_bdp_component                                                                   ;              ;
;                   |altsyncram:the_altsyncram|                                                                             ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |top|new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|cpu_0_ociram_lpm_dram_bdp_component_module:cpu_0_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram                                         ;              ;
;                      |altsyncram_c572:auto_generated|                                                                     ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |top|new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|cpu_0_ociram_lpm_dram_bdp_component_module:cpu_0_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_c572:auto_generated          ;              ;
;          |cpu_0_register_bank_a_module:cpu_0_register_bank_a|                                                             ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |top|new_doom:V1|cpu_0:the_cpu_0|cpu_0_register_bank_a_module:cpu_0_register_bank_a                                                                                                                                                                             ;              ;
;             |altsyncram:the_altsyncram|                                                                                   ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |top|new_doom:V1|cpu_0:the_cpu_0|cpu_0_register_bank_a_module:cpu_0_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                   ;              ;
;                |altsyncram_irf1:auto_generated|                                                                           ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |top|new_doom:V1|cpu_0:the_cpu_0|cpu_0_register_bank_a_module:cpu_0_register_bank_a|altsyncram:the_altsyncram|altsyncram_irf1:auto_generated                                                                                                                    ;              ;
;          |cpu_0_register_bank_b_module:cpu_0_register_bank_b|                                                             ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |top|new_doom:V1|cpu_0:the_cpu_0|cpu_0_register_bank_b_module:cpu_0_register_bank_b                                                                                                                                                                             ;              ;
;             |altsyncram:the_altsyncram|                                                                                   ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |top|new_doom:V1|cpu_0:the_cpu_0|cpu_0_register_bank_b_module:cpu_0_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                   ;              ;
;                |altsyncram_jrf1:auto_generated|                                                                           ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |top|new_doom:V1|cpu_0:the_cpu_0|cpu_0_register_bank_b_module:cpu_0_register_bank_b|altsyncram:the_altsyncram|altsyncram_jrf1:auto_generated                                                                                                                    ;              ;
;          |cpu_0_test_bench:the_cpu_0_test_bench|                                                                          ; 33 (33)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)       ; 0 (0)             ; 0 (0)            ; |top|new_doom:V1|cpu_0:the_cpu_0|cpu_0_test_bench:the_cpu_0_test_bench                                                                                                                                                                                          ;              ;
;          |lpm_add_sub:Add8|                                                                                               ; 72 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (0)        ; 0 (0)             ; 1 (0)            ; |top|new_doom:V1|cpu_0:the_cpu_0|lpm_add_sub:Add8                                                                                                                                                                                                               ;              ;
;             |add_sub_8ri:auto_generated|                                                                                  ; 72 (72)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (71)       ; 0 (0)             ; 1 (1)            ; |top|new_doom:V1|cpu_0:the_cpu_0|lpm_add_sub:Add8|add_sub_8ri:auto_generated                                                                                                                                                                                    ;              ;
;       |cpu_0_data_master_arbitrator:the_cpu_0_data_master|                                                                ; 231 (231)     ; 62 (62)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 112 (112)     ; 0 (0)             ; 119 (119)        ; |top|new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master                                                                                                                                                                                             ;              ;
;       |cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|                                                  ; 62 (62)       ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)       ; 16 (16)           ; 36 (36)          ; |top|new_doom:V1|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master                                                                                                                                                                               ;              ;
;       |cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|                                                    ; 51 (51)       ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (34)       ; 0 (0)             ; 17 (17)          ; |top|new_doom:V1|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module                                                                                                                                                                                 ;              ;
;       |de2_ps2_1:the_de2_ps2_1|                                                                                           ; 54 (0)        ; 35 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)        ; 0 (0)             ; 43 (0)           ; |top|new_doom:V1|de2_ps2_1:the_de2_ps2_1                                                                                                                                                                                                                        ;              ;
;          |de2_ps2:de2_ps2_1|                                                                                              ; 54 (9)        ; 35 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)        ; 0 (0)             ; 43 (9)           ; |top|new_doom:V1|de2_ps2_1:the_de2_ps2_1|de2_ps2:de2_ps2_1                                                                                                                                                                                                      ;              ;
;             |PS2_Ctrl:U1|                                                                                                 ; 45 (45)       ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)       ; 0 (0)             ; 34 (34)          ; |top|new_doom:V1|de2_ps2_1:the_de2_ps2_1|de2_ps2:de2_ps2_1|PS2_Ctrl:U1                                                                                                                                                                                          ;              ;
;       |de2_ps2_1_avalon_slave_0_arbitrator:the_de2_ps2_1_avalon_slave_0|                                                  ; 2 (2)         ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)         ; 0 (0)             ; 1 (1)            ; |top|new_doom:V1|de2_ps2_1_avalon_slave_0_arbitrator:the_de2_ps2_1_avalon_slave_0                                                                                                                                                                               ;              ;
;       |jtag_uart_0:the_jtag_uart_0|                                                                                       ; 166 (43)      ; 112 (13)                  ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (30)       ; 20 (0)            ; 92 (12)          ; |top|new_doom:V1|jtag_uart_0:the_jtag_uart_0                                                                                                                                                                                                                    ;              ;
;          |alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|                                                                ; 73 (73)       ; 59 (59)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)       ; 20 (20)           ; 40 (40)          ; |top|new_doom:V1|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic                                                                                                                                                                    ;              ;
;          |jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|                                                                  ; 26 (0)        ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)         ; 0 (0)             ; 20 (0)           ; |top|new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r                                                                                                                                                                      ;              ;
;             |scfifo:rfifo|                                                                                                ; 26 (0)        ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)         ; 0 (0)             ; 20 (0)           ; |top|new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo                                                                                                                                                         ;              ;
;                |scfifo_1n21:auto_generated|                                                                               ; 26 (0)        ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)         ; 0 (0)             ; 20 (0)           ; |top|new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated                                                                                                                              ;              ;
;                   |a_dpfifo_8t21:dpfifo|                                                                                  ; 26 (0)        ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)         ; 0 (0)             ; 20 (0)           ; |top|new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo                                                                                                         ;              ;
;                      |a_fefifo_7cf:fifo_state|                                                                            ; 14 (8)        ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)         ; 0 (0)             ; 8 (2)            ; |top|new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state                                                                                 ;              ;
;                         |cntr_rj7:count_usedw|                                                                            ; 6 (6)         ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 6 (6)            ; |top|new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw                                                            ;              ;
;                      |cntr_fjb:rd_ptr_count|                                                                              ; 6 (6)         ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 6 (6)            ; |top|new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:rd_ptr_count                                                                                   ;              ;
;                      |cntr_fjb:wr_ptr|                                                                                    ; 6 (6)         ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 6 (6)            ; |top|new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:wr_ptr                                                                                         ;              ;
;                      |dpram_5h21:FIFOram|                                                                                 ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |top|new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram                                                                                      ;              ;
;                         |altsyncram_9tl1:altsyncram2|                                                                     ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |top|new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2                                                          ;              ;
;          |jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|                                                                  ; 25 (0)        ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)         ; 0 (0)             ; 20 (0)           ; |top|new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w                                                                                                                                                                      ;              ;
;             |scfifo:wfifo|                                                                                                ; 25 (0)        ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)         ; 0 (0)             ; 20 (0)           ; |top|new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo                                                                                                                                                         ;              ;
;                |scfifo_1n21:auto_generated|                                                                               ; 25 (0)        ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)         ; 0 (0)             ; 20 (0)           ; |top|new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated                                                                                                                              ;              ;
;                   |a_dpfifo_8t21:dpfifo|                                                                                  ; 25 (0)        ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)         ; 0 (0)             ; 20 (0)           ; |top|new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo                                                                                                         ;              ;
;                      |a_fefifo_7cf:fifo_state|                                                                            ; 13 (7)        ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)         ; 0 (0)             ; 8 (2)            ; |top|new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state                                                                                 ;              ;
;                         |cntr_rj7:count_usedw|                                                                            ; 6 (6)         ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 6 (6)            ; |top|new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw                                                            ;              ;
;                      |cntr_fjb:rd_ptr_count|                                                                              ; 6 (6)         ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 6 (6)            ; |top|new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:rd_ptr_count                                                                                   ;              ;
;                      |cntr_fjb:wr_ptr|                                                                                    ; 6 (6)         ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 6 (6)            ; |top|new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:wr_ptr                                                                                         ;              ;
;                      |dpram_5h21:FIFOram|                                                                                 ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |top|new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram                                                                                      ;              ;
;                         |altsyncram_9tl1:altsyncram2|                                                                     ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |top|new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2                                                          ;              ;
;       |jtag_uart_0_avalon_jtag_slave_arbitrator:the_jtag_uart_0_avalon_jtag_slave|                                        ; 2 (2)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)         ; 0 (0)             ; 0 (0)            ; |top|new_doom:V1|jtag_uart_0_avalon_jtag_slave_arbitrator:the_jtag_uart_0_avalon_jtag_slave                                                                                                                                                                     ;              ;
;       |new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|                                        ; 2 (2)         ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 2 (2)            ; |top|new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch                                                                                                                                                                     ;              ;
;       |niosInterface_1_0:the_niosInterface_1_0|                                                                           ; 206 (0)       ; 191 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)        ; 159 (0)           ; 34 (0)           ; |top|new_doom:V1|niosInterface_1_0:the_niosInterface_1_0                                                                                                                                                                                                        ;              ;
;          |niosInterface:niosinterface_1_0|                                                                                ; 206 (206)     ; 191 (191)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)       ; 159 (159)         ; 34 (34)          ; |top|new_doom:V1|niosInterface_1_0:the_niosInterface_1_0|niosInterface:niosinterface_1_0                                                                                                                                                                        ;              ;
;       |niosInterface_1_0_avalon_slave_0_arbitrator:the_niosInterface_1_0_avalon_slave_0|                                  ; 6 (6)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)         ; 0 (0)             ; 0 (0)            ; |top|new_doom:V1|niosInterface_1_0_avalon_slave_0_arbitrator:the_niosInterface_1_0_avalon_slave_0                                                                                                                                                               ;              ;
;       |sdram_0:the_sdram_0|                                                                                               ; 486 (395)     ; 202 (116)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 284 (279)     ; 28 (2)            ; 174 (90)         ; |top|new_doom:V1|sdram_0:the_sdram_0                                                                                                                                                                                                                            ;              ;
;          |sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|                                                      ; 117 (117)     ; 86 (86)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)         ; 26 (26)           ; 86 (86)          ; |top|new_doom:V1|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module                                                                                                                                                                  ;              ;
;       |sdram_0_s1_arbitrator:the_sdram_0_s1|                                                                              ; 111 (60)      ; 43 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (23)       ; 1 (0)             ; 67 (37)          ; |top|new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1                                                                                                                                                                                                           ;              ;
;          |rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|               ; 34 (34)       ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)       ; 1 (1)             ; 19 (19)          ; |top|new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1                                                                                                          ;              ;
;          |rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1| ; 18 (18)       ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)         ; 0 (0)             ; 12 (12)          ; |top|new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1                                                                                            ;              ;
;       |skygen_0:the_skygen_0|                                                                                             ; 71 (0)        ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 70 (0)        ; 0 (0)             ; 1 (0)            ; |top|new_doom:V1|skygen_0:the_skygen_0                                                                                                                                                                                                                          ;              ;
;          |skygen:skygen_0|                                                                                                ; 71 (71)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 70 (70)       ; 0 (0)             ; 1 (1)            ; |top|new_doom:V1|skygen_0:the_skygen_0|skygen:skygen_0                                                                                                                                                                                                          ;              ;
;       |skygen_0_avalon_slave_0_arbitrator:the_skygen_0_avalon_slave_0|                                                    ; 8 (8)         ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)         ; 0 (0)             ; 1 (1)            ; |top|new_doom:V1|skygen_0_avalon_slave_0_arbitrator:the_skygen_0_avalon_slave_0                                                                                                                                                                                 ;              ;
;    |ray_FSM:V8|                                                                                                           ; 3695 (3695)   ; 972 (972)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2704 (2704)   ; 132 (132)         ; 859 (859)        ; |top|ray_FSM:V8                                                                                                                                                                                                                                                 ;              ;
;    |sdram_pll:V0|                                                                                                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |top|sdram_pll:V0                                                                                                                                                                                                                                               ;              ;
;       |altpll:altpll_component|                                                                                           ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |top|sdram_pll:V0|altpll:altpll_component                                                                                                                                                                                                                       ;              ;
;    |sld_hub:auto_hub|                                                                                                     ; 176 (1)       ; 97 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 79 (1)        ; 14 (0)            ; 83 (0)           ; |top|sld_hub:auto_hub                                                                                                                                                                                                                                           ;              ;
;       |sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|                                                                      ; 175 (131)     ; 97 (69)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 78 (62)       ; 14 (14)           ; 83 (58)          ; |top|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst                                                                                                                                                                                              ;              ;
;          |sld_rom_sr:hub_info_reg|                                                                                        ; 24 (24)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)       ; 0 (0)             ; 9 (9)            ; |top|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg                                                                                                                                                                      ;              ;
;          |sld_shadow_jsm:shadow_jsm|                                                                                      ; 20 (20)       ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)         ; 0 (0)             ; 19 (19)          ; |top|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm                                                                                                                                                                    ;              ;
;    |tex_gen:V3|                                                                                                           ; 532 (532)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 14           ; 0       ; 7         ; 0    ; 0            ; 499 (499)     ; 0 (0)             ; 33 (33)          ; |top|tex_gen:V3                                                                                                                                                                                                                                                 ;              ;
;       |lpm_mult:Mult0|                                                                                                    ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |top|tex_gen:V3|lpm_mult:Mult0                                                                                                                                                                                                                                  ;              ;
;          |mult_m8t:auto_generated|                                                                                        ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |top|tex_gen:V3|lpm_mult:Mult0|mult_m8t:auto_generated                                                                                                                                                                                                          ;              ;
;       |lpm_mult:Mult1|                                                                                                    ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |top|tex_gen:V3|lpm_mult:Mult1                                                                                                                                                                                                                                  ;              ;
;          |mult_g8t:auto_generated|                                                                                        ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |top|tex_gen:V3|lpm_mult:Mult1|mult_g8t:auto_generated                                                                                                                                                                                                          ;              ;
;       |lpm_mult:Mult2|                                                                                                    ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |top|tex_gen:V3|lpm_mult:Mult2                                                                                                                                                                                                                                  ;              ;
;          |mult_i8t:auto_generated|                                                                                        ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |top|tex_gen:V3|lpm_mult:Mult2|mult_i8t:auto_generated                                                                                                                                                                                                          ;              ;
;       |lpm_mult:Mult3|                                                                                                    ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |top|tex_gen:V3|lpm_mult:Mult3                                                                                                                                                                                                                                  ;              ;
;          |mult_g8t:auto_generated|                                                                                        ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |top|tex_gen:V3|lpm_mult:Mult3|mult_g8t:auto_generated                                                                                                                                                                                                          ;              ;
;       |lpm_mult:Mult4|                                                                                                    ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |top|tex_gen:V3|lpm_mult:Mult4                                                                                                                                                                                                                                  ;              ;
;          |mult_i8t:auto_generated|                                                                                        ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |top|tex_gen:V3|lpm_mult:Mult4|mult_i8t:auto_generated                                                                                                                                                                                                          ;              ;
;       |mult:S0|                                                                                                           ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |top|tex_gen:V3|mult:S0                                                                                                                                                                                                                                         ;              ;
;          |lpm_mult:lpm_mult_component|                                                                                    ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |top|tex_gen:V3|mult:S0|lpm_mult:lpm_mult_component                                                                                                                                                                                                             ;              ;
;             |mult_b4n:auto_generated|                                                                                     ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |top|tex_gen:V3|mult:S0|lpm_mult:lpm_mult_component|mult_b4n:auto_generated                                                                                                                                                                                     ;              ;
;       |mult:S1|                                                                                                           ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |top|tex_gen:V3|mult:S1                                                                                                                                                                                                                                         ;              ;
;          |lpm_mult:lpm_mult_component|                                                                                    ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |top|tex_gen:V3|mult:S1|lpm_mult:lpm_mult_component                                                                                                                                                                                                             ;              ;
;             |mult_b4n:auto_generated|                                                                                     ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |top|tex_gen:V3|mult:S1|lpm_mult:lpm_mult_component|mult_b4n:auto_generated                                                                                                                                                                                     ;              ;
;    |texture_rom:V4|                                                                                                       ; 17638 (17638) ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17638 (17638) ; 0 (0)             ; 0 (0)            ; |top|texture_rom:V4                                                                                                                                                                                                                                             ;              ;
+---------------------------------------------------------------------------------------------------------------------------+---------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+---------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                          ;
+---------------+----------+---------------+---------------+-----------------------+-----------+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO       ;
+---------------+----------+---------------+---------------+-----------------------+-----------+
; DRAM_DQ[0]    ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; DRAM_DQ[1]    ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; DRAM_DQ[2]    ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; DRAM_DQ[3]    ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; DRAM_DQ[4]    ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; DRAM_DQ[5]    ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; DRAM_DQ[6]    ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; DRAM_DQ[7]    ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; DRAM_DQ[8]    ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; DRAM_DQ[9]    ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; DRAM_DQ[10]   ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; DRAM_DQ[11]   ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; DRAM_DQ[12]   ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; DRAM_DQ[13]   ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; DRAM_DQ[14]   ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; DRAM_DQ[15]   ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; FL_DQ[0]      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; FL_DQ[1]      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; FL_DQ[2]      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; FL_DQ[3]      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; FL_DQ[4]      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; FL_DQ[5]      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; FL_DQ[6]      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; FL_DQ[7]      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SRAM_DQ[0]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --        ;
; SRAM_DQ[1]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --        ;
; SRAM_DQ[2]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --        ;
; SRAM_DQ[3]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --        ;
; SRAM_DQ[4]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --        ;
; SRAM_DQ[5]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --        ;
; SRAM_DQ[6]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --        ;
; SRAM_DQ[7]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --        ;
; SRAM_DQ[8]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --        ;
; SRAM_DQ[9]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --        ;
; SRAM_DQ[10]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --        ;
; SRAM_DQ[11]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --        ;
; SRAM_DQ[12]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --        ;
; SRAM_DQ[13]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --        ;
; SRAM_DQ[14]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --        ;
; SRAM_DQ[15]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --        ;
; OTG_DATA[0]   ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; OTG_DATA[1]   ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; OTG_DATA[2]   ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; OTG_DATA[3]   ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; OTG_DATA[4]   ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; OTG_DATA[5]   ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; OTG_DATA[6]   ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; OTG_DATA[7]   ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; OTG_DATA[8]   ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; OTG_DATA[9]   ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; OTG_DATA[10]  ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; OTG_DATA[11]  ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; OTG_DATA[12]  ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; OTG_DATA[13]  ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; OTG_DATA[14]  ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; OTG_DATA[15]  ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; LCD_DATA[0]   ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; LCD_DATA[1]   ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; LCD_DATA[2]   ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; LCD_DATA[3]   ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; LCD_DATA[4]   ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; LCD_DATA[5]   ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; LCD_DATA[6]   ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; LCD_DATA[7]   ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; SD_DAT        ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; SD_DAT3       ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; SD_CMD        ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; I2C_SDAT      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; ENET_DATA[0]  ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; ENET_DATA[1]  ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; ENET_DATA[2]  ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; ENET_DATA[3]  ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; ENET_DATA[4]  ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; ENET_DATA[5]  ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; ENET_DATA[6]  ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; ENET_DATA[7]  ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; ENET_DATA[8]  ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; ENET_DATA[9]  ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; ENET_DATA[10] ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; ENET_DATA[11] ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; ENET_DATA[12] ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; ENET_DATA[13] ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; ENET_DATA[14] ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; ENET_DATA[15] ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; AUD_ADCLRCK   ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; AUD_DACLRCK   ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; AUD_BCLK      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; GPIO_0[0]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[1]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[2]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[3]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[4]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[5]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[6]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[7]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[8]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[9]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[10]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[11]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[12]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[13]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[14]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[15]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[16]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[17]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[18]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[19]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[20]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[21]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[22]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[23]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[24]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[25]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[26]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[27]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[28]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[29]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[30]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[31]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[32]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[33]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[34]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[35]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[0]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[1]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[2]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[3]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[4]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[5]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[6]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[7]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[8]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[9]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[10]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[11]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[12]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[13]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[14]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[15]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[16]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[17]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[18]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[19]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[20]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[21]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[22]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[23]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[24]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[25]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[26]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[27]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[28]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[29]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[30]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[31]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[32]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[33]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[34]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[35]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; CLOCK_27      ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; EXT_CLOCK     ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; KEY[0]        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; KEY[1]        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; KEY[2]        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; KEY[3]        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; SW[0]         ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; SW[1]         ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; SW[2]         ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; SW[3]         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SW[4]         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SW[5]         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SW[6]         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SW[7]         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SW[8]         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SW[9]         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SW[10]        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; SW[11]        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; SW[12]        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; SW[13]        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; SW[14]        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; SW[15]        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; SW[16]        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; SW[17]        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; HEX0[0]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX0[1]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX0[2]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX0[3]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX0[4]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX0[5]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX0[6]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX1[0]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX1[1]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX1[2]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX1[3]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX1[4]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX1[5]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX1[6]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX2[0]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX2[1]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX2[2]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX2[3]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX2[4]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX2[5]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX2[6]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX3[0]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX3[1]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX3[2]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX3[3]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX3[4]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX3[5]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX3[6]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX4[0]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX4[1]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX4[2]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX4[3]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX4[4]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX4[5]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX4[6]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX5[0]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX5[1]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX5[2]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX5[3]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX5[4]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX5[5]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX5[6]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX6[0]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX6[1]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX6[2]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX6[3]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX6[4]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX6[5]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX6[6]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX7[0]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX7[1]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX7[2]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX7[3]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX7[4]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX7[5]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX7[6]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDG[0]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDG[1]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDG[2]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDG[3]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDG[4]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDG[5]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDG[6]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDG[7]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDG[8]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[0]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[1]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[2]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[3]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[4]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[5]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[6]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[7]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[8]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[9]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[10]      ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[11]      ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[12]      ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[13]      ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[14]      ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[15]      ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[16]      ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[17]      ; Output   ; --            ; --            ; --                    ; --        ;
; UART_TXD      ; Output   ; --            ; --            ; --                    ; --        ;
; UART_RXD      ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; IRDA_RXD      ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; DRAM_ADDR[0]  ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_ADDR[1]  ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_ADDR[2]  ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_ADDR[3]  ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_ADDR[4]  ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_ADDR[5]  ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_ADDR[6]  ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_ADDR[7]  ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_ADDR[8]  ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_ADDR[9]  ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_ADDR[10] ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_ADDR[11] ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_LDQM     ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_UDQM     ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_WE_N     ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_CAS_N    ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_RAS_N    ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_CS_N     ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_BA_0     ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_BA_1     ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_CLK      ; Output   ; --            ; --            ; --                    ; --        ;
; DRAM_CKE      ; Output   ; --            ; --            ; --                    ; --        ;
; FL_ADDR[0]    ; Output   ; --            ; --            ; --                    ; --        ;
; FL_ADDR[1]    ; Output   ; --            ; --            ; --                    ; --        ;
; FL_ADDR[2]    ; Output   ; --            ; --            ; --                    ; --        ;
; FL_ADDR[3]    ; Output   ; --            ; --            ; --                    ; --        ;
; FL_ADDR[4]    ; Output   ; --            ; --            ; --                    ; --        ;
; FL_ADDR[5]    ; Output   ; --            ; --            ; --                    ; --        ;
; FL_ADDR[6]    ; Output   ; --            ; --            ; --                    ; --        ;
; FL_ADDR[7]    ; Output   ; --            ; --            ; --                    ; --        ;
; FL_ADDR[8]    ; Output   ; --            ; --            ; --                    ; --        ;
; FL_ADDR[9]    ; Output   ; --            ; --            ; --                    ; --        ;
; FL_ADDR[10]   ; Output   ; --            ; --            ; --                    ; --        ;
; FL_ADDR[11]   ; Output   ; --            ; --            ; --                    ; --        ;
; FL_ADDR[12]   ; Output   ; --            ; --            ; --                    ; --        ;
; FL_ADDR[13]   ; Output   ; --            ; --            ; --                    ; --        ;
; FL_ADDR[14]   ; Output   ; --            ; --            ; --                    ; --        ;
; FL_ADDR[15]   ; Output   ; --            ; --            ; --                    ; --        ;
; FL_ADDR[16]   ; Output   ; --            ; --            ; --                    ; --        ;
; FL_ADDR[17]   ; Output   ; --            ; --            ; --                    ; --        ;
; FL_ADDR[18]   ; Output   ; --            ; --            ; --                    ; --        ;
; FL_ADDR[19]   ; Output   ; --            ; --            ; --                    ; --        ;
; FL_ADDR[20]   ; Output   ; --            ; --            ; --                    ; --        ;
; FL_ADDR[21]   ; Output   ; --            ; --            ; --                    ; --        ;
; FL_WE_N       ; Output   ; --            ; --            ; --                    ; --        ;
; FL_RST_N      ; Output   ; --            ; --            ; --                    ; --        ;
; FL_OE_N       ; Output   ; --            ; --            ; --                    ; --        ;
; FL_CE_N       ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[0]  ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[1]  ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[2]  ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[3]  ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[4]  ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[5]  ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[6]  ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[7]  ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[8]  ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[9]  ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[10] ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[11] ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[12] ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[13] ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[14] ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[15] ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[16] ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[17] ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_UB_N     ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_LB_N     ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_WE_N     ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_CE_N     ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_OE_N     ; Output   ; --            ; --            ; --                    ; --        ;
; OTG_ADDR[0]   ; Output   ; --            ; --            ; --                    ; --        ;
; OTG_ADDR[1]   ; Output   ; --            ; --            ; --                    ; --        ;
; OTG_CS_N      ; Output   ; --            ; --            ; --                    ; --        ;
; OTG_RD_N      ; Output   ; --            ; --            ; --                    ; --        ;
; OTG_WR_N      ; Output   ; --            ; --            ; --                    ; --        ;
; OTG_RST_N     ; Output   ; --            ; --            ; --                    ; --        ;
; OTG_FSPEED    ; Output   ; --            ; --            ; --                    ; --        ;
; OTG_LSPEED    ; Output   ; --            ; --            ; --                    ; --        ;
; OTG_INT0      ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; OTG_INT1      ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; OTG_DREQ0     ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; OTG_DREQ1     ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; OTG_DACK0_N   ; Output   ; --            ; --            ; --                    ; --        ;
; OTG_DACK1_N   ; Output   ; --            ; --            ; --                    ; --        ;
; LCD_ON        ; Output   ; --            ; --            ; --                    ; --        ;
; LCD_BLON      ; Output   ; --            ; --            ; --                    ; --        ;
; LCD_RW        ; Output   ; --            ; --            ; --                    ; --        ;
; LCD_EN        ; Output   ; --            ; --            ; --                    ; --        ;
; LCD_RS        ; Output   ; --            ; --            ; --                    ; --        ;
; SD_CLK        ; Output   ; --            ; --            ; --                    ; --        ;
; TDI           ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; TCK           ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; TCS           ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; TDO           ; Output   ; --            ; --            ; --                    ; --        ;
; I2C_SCLK      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_CLK       ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_HS        ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_VS        ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_BLANK     ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_SYNC      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_R[0]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_R[1]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_R[2]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_R[3]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_R[4]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_R[5]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_R[6]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_R[7]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_R[8]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_R[9]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_G[0]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_G[1]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_G[2]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_G[3]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_G[4]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_G[5]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_G[6]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_G[7]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_G[8]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_G[9]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_B[0]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_B[1]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_B[2]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_B[3]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_B[4]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_B[5]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_B[6]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_B[7]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_B[8]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_B[9]      ; Output   ; --            ; --            ; --                    ; --        ;
; ENET_CMD      ; Output   ; --            ; --            ; --                    ; --        ;
; ENET_CS_N     ; Output   ; --            ; --            ; --                    ; --        ;
; ENET_WR_N     ; Output   ; --            ; --            ; --                    ; --        ;
; ENET_RD_N     ; Output   ; --            ; --            ; --                    ; --        ;
; ENET_RST_N    ; Output   ; --            ; --            ; --                    ; --        ;
; ENET_CLK      ; Output   ; --            ; --            ; --                    ; --        ;
; ENET_INT      ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; AUD_ADCDAT    ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; AUD_DACDAT    ; Output   ; --            ; --            ; --                    ; --        ;
; AUD_XCK       ; Output   ; --            ; --            ; --                    ; --        ;
; TD_DATA[0]    ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; TD_DATA[1]    ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; TD_DATA[2]    ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; TD_DATA[3]    ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; TD_DATA[4]    ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; TD_DATA[5]    ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; TD_DATA[6]    ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; TD_DATA[7]    ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; TD_HS         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; TD_VS         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; TD_RESET      ; Output   ; --            ; --            ; --                    ; --        ;
; CLOCK_50      ; Input    ; --            ; --            ; --                    ; --        ;
; PS2_CLK       ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; PS2_DAT       ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
+---------------+----------+---------------+---------------+-----------------------+-----------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                         ;
+----------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                      ; Pad To Core Index ; Setting ;
+----------------------------------------------------------------------------------------------------------+-------------------+---------+
; DRAM_DQ[0]                                                                                               ;                   ;         ;
; DRAM_DQ[1]                                                                                               ;                   ;         ;
; DRAM_DQ[2]                                                                                               ;                   ;         ;
; DRAM_DQ[3]                                                                                               ;                   ;         ;
; DRAM_DQ[4]                                                                                               ;                   ;         ;
; DRAM_DQ[5]                                                                                               ;                   ;         ;
; DRAM_DQ[6]                                                                                               ;                   ;         ;
; DRAM_DQ[7]                                                                                               ;                   ;         ;
; DRAM_DQ[8]                                                                                               ;                   ;         ;
; DRAM_DQ[9]                                                                                               ;                   ;         ;
; DRAM_DQ[10]                                                                                              ;                   ;         ;
; DRAM_DQ[11]                                                                                              ;                   ;         ;
; DRAM_DQ[12]                                                                                              ;                   ;         ;
; DRAM_DQ[13]                                                                                              ;                   ;         ;
; DRAM_DQ[14]                                                                                              ;                   ;         ;
; DRAM_DQ[15]                                                                                              ;                   ;         ;
; FL_DQ[0]                                                                                                 ;                   ;         ;
; FL_DQ[1]                                                                                                 ;                   ;         ;
; FL_DQ[2]                                                                                                 ;                   ;         ;
; FL_DQ[3]                                                                                                 ;                   ;         ;
; FL_DQ[4]                                                                                                 ;                   ;         ;
; FL_DQ[5]                                                                                                 ;                   ;         ;
; FL_DQ[6]                                                                                                 ;                   ;         ;
; FL_DQ[7]                                                                                                 ;                   ;         ;
; SRAM_DQ[0]                                                                                               ;                   ;         ;
;      - de2_vga_raster:V2|VGA_R~7                                                                         ; 0                 ; 6       ;
;      - new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_readdata[16]~38  ; 0                 ; 6       ;
;      - new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|p1_dbs_16_reg_segment_0[0]~4       ; 0                 ; 6       ;
; SRAM_DQ[1]                                                                                               ;                   ;         ;
;      - de2_vga_raster:V2|VGA_R[3]~0                                                                      ; 1                 ; 6       ;
;      - new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_readdata[17]~23  ; 1                 ; 6       ;
;      - new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|p1_dbs_16_reg_segment_0[1]~2       ; 1                 ; 6       ;
; SRAM_DQ[2]                                                                                               ;                   ;         ;
;      - new_doom:V1|skygen_0:the_skygen_0|skygen:skygen_0|Sky_pixel[2]~0                                  ; 1                 ; 6       ;
;      - new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_readdata[18]~8   ; 1                 ; 6       ;
;      - new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|p1_dbs_16_reg_segment_0[2]~0       ; 1                 ; 6       ;
; SRAM_DQ[3]                                                                                               ;                   ;         ;
;      - new_doom:V1|skygen_0:the_skygen_0|skygen:skygen_0|Sky_pixel[3]~1                                  ; 1                 ; 6       ;
;      - new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_readdata[19]~52  ; 1                 ; 6       ;
;      - new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|p1_dbs_16_reg_segment_0[3]~6       ; 1                 ; 6       ;
; SRAM_DQ[4]                                                                                               ;                   ;         ;
;      - new_doom:V1|skygen_0:the_skygen_0|skygen:skygen_0|Sky_pixel[4]~2                                  ; 1                 ; 6       ;
;      - new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_readdata[20]~66  ; 1                 ; 6       ;
;      - new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|p1_dbs_16_reg_segment_0[4]~8       ; 1                 ; 6       ;
; SRAM_DQ[5]                                                                                               ;                   ;         ;
;      - new_doom:V1|skygen_0:the_skygen_0|skygen:skygen_0|Sky_pixel[5]~3                                  ; 1                 ; 6       ;
;      - new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_readdata[21]~80  ; 0                 ; 6       ;
;      - new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|p1_dbs_16_reg_segment_0[5]~10      ; 0                 ; 6       ;
; SRAM_DQ[6]                                                                                               ;                   ;         ;
;      - new_doom:V1|skygen_0:the_skygen_0|skygen:skygen_0|Sky_pixel[6]~4                                  ; 1                 ; 6       ;
;      - new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_readdata[22]~94  ; 1                 ; 6       ;
;      - new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|p1_dbs_16_reg_segment_0[6]~12      ; 1                 ; 6       ;
; SRAM_DQ[7]                                                                                               ;                   ;         ;
;      - de2_vga_raster:V2|VGA_R[9]~6                                                                      ; 1                 ; 6       ;
;      - new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_readdata[23]~108 ; 1                 ; 6       ;
;      - new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|p1_dbs_16_reg_segment_0[7]~14      ; 1                 ; 6       ;
; SRAM_DQ[8]                                                                                               ;                   ;         ;
;      - de2_vga_raster:V2|VGA_R~7                                                                         ; 1                 ; 6       ;
;      - new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_readdata[24]~46  ; 1                 ; 6       ;
;      - new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|p1_dbs_16_reg_segment_0[8]~5       ; 1                 ; 6       ;
; SRAM_DQ[9]                                                                                               ;                   ;         ;
;      - de2_vga_raster:V2|VGA_R[3]~0                                                                      ; 1                 ; 6       ;
;      - new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_readdata[25]~31  ; 1                 ; 6       ;
;      - new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|p1_dbs_16_reg_segment_0[9]~3       ; 1                 ; 6       ;
; SRAM_DQ[10]                                                                                              ;                   ;         ;
;      - new_doom:V1|skygen_0:the_skygen_0|skygen:skygen_0|Sky_pixel[2]~0                                  ; 0                 ; 6       ;
;      - new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_readdata[26]~16  ; 0                 ; 6       ;
;      - new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|p1_dbs_16_reg_segment_0[10]~1      ; 0                 ; 6       ;
; SRAM_DQ[11]                                                                                              ;                   ;         ;
;      - new_doom:V1|skygen_0:the_skygen_0|skygen:skygen_0|Sky_pixel[3]~1                                  ; 0                 ; 6       ;
;      - new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_readdata[27]~60  ; 0                 ; 6       ;
;      - new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|p1_dbs_16_reg_segment_0[11]~7      ; 0                 ; 6       ;
; SRAM_DQ[12]                                                                                              ;                   ;         ;
;      - new_doom:V1|skygen_0:the_skygen_0|skygen:skygen_0|Sky_pixel[4]~2                                  ; 1                 ; 6       ;
;      - new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_readdata[28]~73  ; 1                 ; 6       ;
;      - new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|p1_dbs_16_reg_segment_0[12]~9      ; 1                 ; 6       ;
; SRAM_DQ[13]                                                                                              ;                   ;         ;
;      - new_doom:V1|skygen_0:the_skygen_0|skygen:skygen_0|Sky_pixel[5]~3                                  ; 1                 ; 6       ;
;      - new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_readdata[29]~87  ; 1                 ; 6       ;
;      - new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|p1_dbs_16_reg_segment_0[13]~11     ; 1                 ; 6       ;
; SRAM_DQ[14]                                                                                              ;                   ;         ;
;      - new_doom:V1|skygen_0:the_skygen_0|skygen:skygen_0|Sky_pixel[6]~4                                  ; 1                 ; 6       ;
;      - new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_readdata[30]~101 ; 1                 ; 6       ;
;      - new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|p1_dbs_16_reg_segment_0[14]~13     ; 1                 ; 6       ;
; SRAM_DQ[15]                                                                                              ;                   ;         ;
;      - de2_vga_raster:V2|VGA_R[9]~6                                                                      ; 1                 ; 6       ;
;      - new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_readdata[31]~114 ; 1                 ; 6       ;
;      - new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|p1_dbs_16_reg_segment_0[15]~15     ; 1                 ; 6       ;
; OTG_DATA[0]                                                                                              ;                   ;         ;
; OTG_DATA[1]                                                                                              ;                   ;         ;
; OTG_DATA[2]                                                                                              ;                   ;         ;
; OTG_DATA[3]                                                                                              ;                   ;         ;
; OTG_DATA[4]                                                                                              ;                   ;         ;
; OTG_DATA[5]                                                                                              ;                   ;         ;
; OTG_DATA[6]                                                                                              ;                   ;         ;
; OTG_DATA[7]                                                                                              ;                   ;         ;
; OTG_DATA[8]                                                                                              ;                   ;         ;
; OTG_DATA[9]                                                                                              ;                   ;         ;
; OTG_DATA[10]                                                                                             ;                   ;         ;
; OTG_DATA[11]                                                                                             ;                   ;         ;
; OTG_DATA[12]                                                                                             ;                   ;         ;
; OTG_DATA[13]                                                                                             ;                   ;         ;
; OTG_DATA[14]                                                                                             ;                   ;         ;
; OTG_DATA[15]                                                                                             ;                   ;         ;
; LCD_DATA[0]                                                                                              ;                   ;         ;
; LCD_DATA[1]                                                                                              ;                   ;         ;
; LCD_DATA[2]                                                                                              ;                   ;         ;
; LCD_DATA[3]                                                                                              ;                   ;         ;
; LCD_DATA[4]                                                                                              ;                   ;         ;
; LCD_DATA[5]                                                                                              ;                   ;         ;
; LCD_DATA[6]                                                                                              ;                   ;         ;
; LCD_DATA[7]                                                                                              ;                   ;         ;
; SD_DAT                                                                                                   ;                   ;         ;
; SD_DAT3                                                                                                  ;                   ;         ;
; SD_CMD                                                                                                   ;                   ;         ;
; I2C_SDAT                                                                                                 ;                   ;         ;
; ENET_DATA[0]                                                                                             ;                   ;         ;
; ENET_DATA[1]                                                                                             ;                   ;         ;
; ENET_DATA[2]                                                                                             ;                   ;         ;
; ENET_DATA[3]                                                                                             ;                   ;         ;
; ENET_DATA[4]                                                                                             ;                   ;         ;
; ENET_DATA[5]                                                                                             ;                   ;         ;
; ENET_DATA[6]                                                                                             ;                   ;         ;
; ENET_DATA[7]                                                                                             ;                   ;         ;
; ENET_DATA[8]                                                                                             ;                   ;         ;
; ENET_DATA[9]                                                                                             ;                   ;         ;
; ENET_DATA[10]                                                                                            ;                   ;         ;
; ENET_DATA[11]                                                                                            ;                   ;         ;
; ENET_DATA[12]                                                                                            ;                   ;         ;
; ENET_DATA[13]                                                                                            ;                   ;         ;
; ENET_DATA[14]                                                                                            ;                   ;         ;
; ENET_DATA[15]                                                                                            ;                   ;         ;
; AUD_ADCLRCK                                                                                              ;                   ;         ;
; AUD_DACLRCK                                                                                              ;                   ;         ;
; AUD_BCLK                                                                                                 ;                   ;         ;
; GPIO_0[0]                                                                                                ;                   ;         ;
; GPIO_0[1]                                                                                                ;                   ;         ;
; GPIO_0[2]                                                                                                ;                   ;         ;
; GPIO_0[3]                                                                                                ;                   ;         ;
; GPIO_0[4]                                                                                                ;                   ;         ;
; GPIO_0[5]                                                                                                ;                   ;         ;
; GPIO_0[6]                                                                                                ;                   ;         ;
; GPIO_0[7]                                                                                                ;                   ;         ;
; GPIO_0[8]                                                                                                ;                   ;         ;
; GPIO_0[9]                                                                                                ;                   ;         ;
; GPIO_0[10]                                                                                               ;                   ;         ;
; GPIO_0[11]                                                                                               ;                   ;         ;
; GPIO_0[12]                                                                                               ;                   ;         ;
; GPIO_0[13]                                                                                               ;                   ;         ;
; GPIO_0[14]                                                                                               ;                   ;         ;
; GPIO_0[15]                                                                                               ;                   ;         ;
; GPIO_0[16]                                                                                               ;                   ;         ;
; GPIO_0[17]                                                                                               ;                   ;         ;
; GPIO_0[18]                                                                                               ;                   ;         ;
; GPIO_0[19]                                                                                               ;                   ;         ;
; GPIO_0[20]                                                                                               ;                   ;         ;
; GPIO_0[21]                                                                                               ;                   ;         ;
; GPIO_0[22]                                                                                               ;                   ;         ;
; GPIO_0[23]                                                                                               ;                   ;         ;
; GPIO_0[24]                                                                                               ;                   ;         ;
; GPIO_0[25]                                                                                               ;                   ;         ;
; GPIO_0[26]                                                                                               ;                   ;         ;
; GPIO_0[27]                                                                                               ;                   ;         ;
; GPIO_0[28]                                                                                               ;                   ;         ;
; GPIO_0[29]                                                                                               ;                   ;         ;
; GPIO_0[30]                                                                                               ;                   ;         ;
; GPIO_0[31]                                                                                               ;                   ;         ;
; GPIO_0[32]                                                                                               ;                   ;         ;
; GPIO_0[33]                                                                                               ;                   ;         ;
; GPIO_0[34]                                                                                               ;                   ;         ;
; GPIO_0[35]                                                                                               ;                   ;         ;
; GPIO_1[0]                                                                                                ;                   ;         ;
; GPIO_1[1]                                                                                                ;                   ;         ;
; GPIO_1[2]                                                                                                ;                   ;         ;
; GPIO_1[3]                                                                                                ;                   ;         ;
; GPIO_1[4]                                                                                                ;                   ;         ;
; GPIO_1[5]                                                                                                ;                   ;         ;
; GPIO_1[6]                                                                                                ;                   ;         ;
; GPIO_1[7]                                                                                                ;                   ;         ;
; GPIO_1[8]                                                                                                ;                   ;         ;
; GPIO_1[9]                                                                                                ;                   ;         ;
; GPIO_1[10]                                                                                               ;                   ;         ;
; GPIO_1[11]                                                                                               ;                   ;         ;
; GPIO_1[12]                                                                                               ;                   ;         ;
; GPIO_1[13]                                                                                               ;                   ;         ;
; GPIO_1[14]                                                                                               ;                   ;         ;
; GPIO_1[15]                                                                                               ;                   ;         ;
; GPIO_1[16]                                                                                               ;                   ;         ;
; GPIO_1[17]                                                                                               ;                   ;         ;
; GPIO_1[18]                                                                                               ;                   ;         ;
; GPIO_1[19]                                                                                               ;                   ;         ;
; GPIO_1[20]                                                                                               ;                   ;         ;
; GPIO_1[21]                                                                                               ;                   ;         ;
; GPIO_1[22]                                                                                               ;                   ;         ;
; GPIO_1[23]                                                                                               ;                   ;         ;
; GPIO_1[24]                                                                                               ;                   ;         ;
; GPIO_1[25]                                                                                               ;                   ;         ;
; GPIO_1[26]                                                                                               ;                   ;         ;
; GPIO_1[27]                                                                                               ;                   ;         ;
; GPIO_1[28]                                                                                               ;                   ;         ;
; GPIO_1[29]                                                                                               ;                   ;         ;
; GPIO_1[30]                                                                                               ;                   ;         ;
; GPIO_1[31]                                                                                               ;                   ;         ;
; GPIO_1[32]                                                                                               ;                   ;         ;
; GPIO_1[33]                                                                                               ;                   ;         ;
; GPIO_1[34]                                                                                               ;                   ;         ;
; GPIO_1[35]                                                                                               ;                   ;         ;
; CLOCK_27                                                                                                 ;                   ;         ;
; EXT_CLOCK                                                                                                ;                   ;         ;
; KEY[0]                                                                                                   ;                   ;         ;
; KEY[1]                                                                                                   ;                   ;         ;
; KEY[2]                                                                                                   ;                   ;         ;
; KEY[3]                                                                                                   ;                   ;         ;
; SW[0]                                                                                                    ;                   ;         ;
; SW[1]                                                                                                    ;                   ;         ;
; SW[2]                                                                                                    ;                   ;         ;
; SW[3]                                                                                                    ;                   ;         ;
; SW[4]                                                                                                    ;                   ;         ;
; SW[5]                                                                                                    ;                   ;         ;
; SW[6]                                                                                                    ;                   ;         ;
; SW[7]                                                                                                    ;                   ;         ;
; SW[8]                                                                                                    ;                   ;         ;
; SW[9]                                                                                                    ;                   ;         ;
; SW[10]                                                                                                   ;                   ;         ;
; SW[11]                                                                                                   ;                   ;         ;
; SW[12]                                                                                                   ;                   ;         ;
; SW[13]                                                                                                   ;                   ;         ;
; SW[14]                                                                                                   ;                   ;         ;
; SW[15]                                                                                                   ;                   ;         ;
; SW[16]                                                                                                   ;                   ;         ;
; SW[17]                                                                                                   ;                   ;         ;
; UART_RXD                                                                                                 ;                   ;         ;
; IRDA_RXD                                                                                                 ;                   ;         ;
; OTG_INT0                                                                                                 ;                   ;         ;
; OTG_INT1                                                                                                 ;                   ;         ;
; OTG_DREQ0                                                                                                ;                   ;         ;
; OTG_DREQ1                                                                                                ;                   ;         ;
; TDI                                                                                                      ;                   ;         ;
; TCK                                                                                                      ;                   ;         ;
; TCS                                                                                                      ;                   ;         ;
; ENET_INT                                                                                                 ;                   ;         ;
; AUD_ADCDAT                                                                                               ;                   ;         ;
; TD_DATA[0]                                                                                               ;                   ;         ;
; TD_DATA[1]                                                                                               ;                   ;         ;
; TD_DATA[2]                                                                                               ;                   ;         ;
; TD_DATA[3]                                                                                               ;                   ;         ;
; TD_DATA[4]                                                                                               ;                   ;         ;
; TD_DATA[5]                                                                                               ;                   ;         ;
; TD_DATA[6]                                                                                               ;                   ;         ;
; TD_DATA[7]                                                                                               ;                   ;         ;
; TD_HS                                                                                                    ;                   ;         ;
; TD_VS                                                                                                    ;                   ;         ;
; CLOCK_50                                                                                                 ;                   ;         ;
; PS2_CLK                                                                                                  ;                   ;         ;
;      - new_doom:V1|de2_ps2_1:the_de2_ps2_1|de2_ps2:de2_ps2_1|PS2_Ctrl:U1|Filter~7                        ; 0                 ; 6       ;
; PS2_DAT                                                                                                  ;                   ;         ;
;      - new_doom:V1|de2_ps2_1:the_de2_ps2_1|de2_ps2:de2_ps2_1|PS2_Ctrl:U1|PS2_Datr~0                      ; 0                 ; 6       ;
+----------------------------------------------------------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                           ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                           ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                                                                                                                                       ; PIN_N2             ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; Equal0~4                                                                                                                                                                                                                       ; LCCOMB_X17_Y32_N6  ; 15      ; Latch enable               ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|cmpr_n16:rdempty_eq_comp|aneb_result_wire[0]                                                                                                                        ; LCCOMB_X17_Y23_N16 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|dffpipe_c2e:rdaclr|dffe12a[0]                                                                                                                                       ; LCFF_X17_Y23_N25   ; 5       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|valid_wrreq~0                                                                                                                                                       ; LCCOMB_X17_Y27_N24 ; 11      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                   ; JTAG_X1_Y19_N0     ; 182     ; Clock                      ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                   ; JTAG_X1_Y19_N0     ; 22      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; de2_vga_raster:V2|ColorGen~2                                                                                                                                                                                                   ; LCCOMB_X22_Y26_N16 ; 21      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; de2_vga_raster:V2|Equal0~2                                                                                                                                                                                                     ; LCCOMB_X18_Y18_N26 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; de2_vga_raster:V2|write_pixel                                                                                                                                                                                                  ; LCCOMB_X19_Y18_N4  ; 20      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; framerate_calc:V6|state.B                                                                                                                                                                                                      ; LCFF_X9_Y13_N29    ; 36      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; memcustom:V5|wren_1_a~1                                                                                                                                                                                                        ; LCCOMB_X16_Y19_N26 ; 24      ; Write enable               ; no     ; --                   ; --               ; --                        ;
; memcustom:V5|wren_1_b~1                                                                                                                                                                                                        ; LCCOMB_X16_Y19_N16 ; 12      ; Write enable               ; no     ; --                   ; --               ; --                        ;
; memcustom:V5|wren_2_a~0                                                                                                                                                                                                        ; LCCOMB_X16_Y19_N22 ; 24      ; Write enable               ; no     ; --                   ; --               ; --                        ;
; memcustom:V5|wren_2_b~1                                                                                                                                                                                                        ; LCCOMB_X16_Y19_N10 ; 12      ; Write enable               ; no     ; --                   ; --               ; --                        ;
; memcustom:V5|wren_patch_1~0                                                                                                                                                                                                    ; LCCOMB_X16_Y19_N4  ; 12      ; Write enable               ; no     ; --                   ; --               ; --                        ;
; memcustom:V5|wren_patch_2~1                                                                                                                                                                                                    ; LCCOMB_X16_Y19_N0  ; 12      ; Write enable               ; no     ; --                   ; --               ; --                        ;
; new_doom:V1|cpu_0:the_cpu_0|Add12~5                                                                                                                                                                                            ; LCCOMB_X27_Y8_N14  ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; new_doom:V1|cpu_0:the_cpu_0|D_ic_fill_starting~1                                                                                                                                                                               ; LCCOMB_X16_Y3_N20  ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; new_doom:V1|cpu_0:the_cpu_0|D_src1_hazard_M                                                                                                                                                                                    ; LCCOMB_X24_Y1_N6   ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; new_doom:V1|cpu_0:the_cpu_0|D_src2_hazard_M                                                                                                                                                                                    ; LCCOMB_X23_Y1_N24  ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; new_doom:V1|cpu_0:the_cpu_0|E_iw[4]                                                                                                                                                                                            ; LCFF_X16_Y6_N25    ; 47      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; new_doom:V1|cpu_0:the_cpu_0|Equal184~0                                                                                                                                                                                         ; LCCOMB_X17_Y7_N16  ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; new_doom:V1|cpu_0:the_cpu_0|Equal2~0                                                                                                                                                                                           ; LCCOMB_X17_Y5_N12  ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; new_doom:V1|cpu_0:the_cpu_0|M_ld_align_sh8                                                                                                                                                                                     ; LCCOMB_X17_Y5_N24  ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; new_doom:V1|cpu_0:the_cpu_0|M_mul_stall                                                                                                                                                                                        ; LCFF_X18_Y9_N1     ; 71      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; new_doom:V1|cpu_0:the_cpu_0|M_mul_stall_d3                                                                                                                                                                                     ; LCFF_X29_Y5_N21    ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[3]                                                                                                                                                                                        ; LCFF_X27_Y8_N19    ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; new_doom:V1|cpu_0:the_cpu_0|M_status_reg_pie~2                                                                                                                                                                                 ; LCCOMB_X16_Y3_N4   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; new_doom:V1|cpu_0:the_cpu_0|M_wr_dst_reg                                                                                                                                                                                       ; LCFF_X24_Y1_N21    ; 5       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; new_doom:V1|cpu_0:the_cpu_0|W_stall                                                                                                                                                                                            ; LCCOMB_X18_Y9_N22  ; 540     ; Clock enable, Read enable  ; no     ; --                   ; --               ; --                        ;
; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|jxuir                    ; LCFF_X4_Y9_N23     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|take_action_ocimem_a     ; LCCOMB_X9_Y5_N22   ; 15      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|take_action_ocimem_a~0   ; LCCOMB_X9_Y5_N28   ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|take_action_ocimem_b     ; LCCOMB_X8_Y5_N2    ; 34      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|take_no_action_break_a~0 ; LCCOMB_X8_Y5_N8    ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|update_jdo_strobe        ; LCFF_X4_Y9_N29     ; 39      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|internal_sr[11]~12             ; LCCOMB_X7_Y10_N22  ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|internal_sr[17]~84             ; LCCOMB_X7_Y10_N24  ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|internal_sr[36]~85             ; LCCOMB_X7_Y10_N0   ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_0_jtag_debug_module_phy|virtual_state_sdr~0                     ; LCCOMB_X7_Y10_N20  ; 38      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_0_jtag_debug_module_phy|virtual_state_uir~0                     ; LCCOMB_X5_Y9_N30   ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_avalon_reg:the_cpu_0_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                              ; LCCOMB_X10_Y6_N4   ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|MonWr                                                                                                                ; LCFF_X9_Y5_N11     ; 3       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|internal_MonDReg[0]~10                                                                                               ; LCCOMB_X9_Y5_N26   ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|internal_MonDReg[23]~24                                                                                              ; LCCOMB_X9_Y5_N0    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|module_input6                                                                                                        ; LCCOMB_X10_Y6_N22  ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; new_doom:V1|cpu_0:the_cpu_0|i_readdatavalid_d1                                                                                                                                                                                 ; LCFF_X11_Y4_N7     ; 4       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; new_doom:V1|cpu_0:the_cpu_0|ic_fill_ap_offset[2]~0                                                                                                                                                                             ; LCCOMB_X15_Y2_N10  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; new_doom:V1|cpu_0:the_cpu_0|ic_fill_dp_offset_en~0                                                                                                                                                                             ; LCCOMB_X11_Y3_N14  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; new_doom:V1|cpu_0:the_cpu_0|ic_fill_valid_bits_en                                                                                                                                                                              ; LCCOMB_X15_Y3_N0   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; new_doom:V1|cpu_0:the_cpu_0|ic_tag_wren                                                                                                                                                                                        ; LCCOMB_X15_Y3_N12  ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|process_2~0                                                                                                                                                     ; LCCOMB_X11_Y9_N10  ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|process_2~1                                                                                                                                                     ; LCCOMB_X16_Y9_N30  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; new_doom:V1|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|process_2~0                                                                                                                                       ; LCCOMB_X11_Y4_N30  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; new_doom:V1|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_jtag_debug_module_arb_counter_enable~0                                                                                                        ; LCCOMB_X10_Y4_N22  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; new_doom:V1|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_jtag_debug_module_arb_winner~1                                                                                                                ; LCCOMB_X10_Y4_N12  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; new_doom:V1|de2_ps2_1:the_de2_ps2_1|de2_ps2:de2_ps2_1|PS2_Ctrl:U1|Bit_Cnt[3]~6                                                                                                                                                 ; LCCOMB_X15_Y11_N28 ; 4       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; new_doom:V1|de2_ps2_1:the_de2_ps2_1|de2_ps2:de2_ps2_1|PS2_Ctrl:U1|Bit_Cnt[3]~7                                                                                                                                                 ; LCCOMB_X15_Y11_N30 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; new_doom:V1|de2_ps2_1:the_de2_ps2_1|de2_ps2:de2_ps2_1|PS2_Ctrl:U1|S_Reg[7]~4                                                                                                                                                   ; LCCOMB_X15_Y11_N10 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; new_doom:V1|de2_ps2_1:the_de2_ps2_1|de2_ps2:de2_ps2_1|PS2_Ctrl:U1|Scan_Code[5]~11                                                                                                                                              ; LCCOMB_X15_Y11_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; new_doom:V1|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|r_ena~0                                                                                                                                ; LCCOMB_X12_Y5_N4   ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; new_doom:V1|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|td_shift[0]~4                                                                                                                          ; LCCOMB_X7_Y11_N10  ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; new_doom:V1|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|wdata[2]~0                                                                                                                             ; LCCOMB_X8_Y8_N10   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; new_doom:V1|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|write_stalled~1                                                                                                                        ; LCCOMB_X8_Y11_N0   ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; new_doom:V1|jtag_uart_0:the_jtag_uart_0|fifo_wr                                                                                                                                                                                ; LCFF_X12_Y9_N1     ; 15      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; new_doom:V1|jtag_uart_0:the_jtag_uart_0|ien_AF~0                                                                                                                                                                               ; LCCOMB_X12_Y9_N20  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                 ; LCCOMB_X10_Y10_N4  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                 ; LCCOMB_X12_Y10_N4  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; new_doom:V1|jtag_uart_0:the_jtag_uart_0|rd_wfifo                                                                                                                                                                               ; LCCOMB_X12_Y5_N24  ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; new_doom:V1|jtag_uart_0:the_jtag_uart_0|rvalid~0                                                                                                                                                                               ; LCCOMB_X12_Y9_N22  ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; new_doom:V1|jtag_uart_0:the_jtag_uart_0|wr_rfifo                                                                                                                                                                               ; LCCOMB_X10_Y10_N28 ; 13      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                                                                                                                                ; LCFF_X14_Y10_N19   ; 1254    ; Async. clear               ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                                                                                                                                ; LCFF_X14_Y10_N19   ; 47      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; new_doom:V1|niosInterface_1_0:the_niosInterface_1_0|niosInterface:niosinterface_1_0|nios_data[127]~8                                                                                                                           ; LCCOMB_X14_Y10_N8  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; new_doom:V1|niosInterface_1_0:the_niosInterface_1_0|niosInterface:niosinterface_1_0|nios_data[159]~7                                                                                                                           ; LCCOMB_X14_Y10_N6  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; new_doom:V1|niosInterface_1_0:the_niosInterface_1_0|niosInterface:niosinterface_1_0|nios_data[161]~2                                                                                                                           ; LCCOMB_X14_Y10_N28 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; new_doom:V1|niosInterface_1_0:the_niosInterface_1_0|niosInterface:niosinterface_1_0|nios_data[246]~4                                                                                                                           ; LCCOMB_X14_Y10_N10 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; new_doom:V1|niosInterface_1_0:the_niosInterface_1_0|niosInterface:niosinterface_1_0|nios_data[26]~6                                                                                                                            ; LCCOMB_X14_Y10_N16 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; new_doom:V1|niosInterface_1_0:the_niosInterface_1_0|niosInterface:niosinterface_1_0|nios_data[63]~5                                                                                                                            ; LCCOMB_X14_Y10_N14 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; new_doom:V1|niosInterface_1_0:the_niosInterface_1_0|niosInterface:niosinterface_1_0|nios_data[95]~9                                                                                                                            ; LCCOMB_X14_Y10_N0  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; new_doom:V1|niosInterface_1_0:the_niosInterface_1_0|niosInterface:niosinterface_1_0|readdata[8]~1                                                                                                                              ; LCCOMB_X10_Y11_N2  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; new_doom:V1|reset_n_sources~0                                                                                                                                                                                                  ; LCCOMB_X9_Y7_N10   ; 2       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; new_doom:V1|sdram_0:the_sdram_0|Mux14~0                                                                                                                                                                                        ; LCCOMB_X2_Y4_N24   ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; new_doom:V1|sdram_0:the_sdram_0|Mux32~0                                                                                                                                                                                        ; LCCOMB_X2_Y5_N20   ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; new_doom:V1|sdram_0:the_sdram_0|active_addr[0]~2                                                                                                                                                                               ; LCCOMB_X3_Y5_N6    ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; new_doom:V1|sdram_0:the_sdram_0|active_rnw~4                                                                                                                                                                                   ; LCCOMB_X3_Y5_N0    ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; new_doom:V1|sdram_0:the_sdram_0|i_cmd[3]~0                                                                                                                                                                                     ; LCCOMB_X3_Y4_N12   ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; new_doom:V1|sdram_0:the_sdram_0|i_refs[0]~0                                                                                                                                                                                    ; LCCOMB_X3_Y4_N10   ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; new_doom:V1|sdram_0:the_sdram_0|i_state[1]                                                                                                                                                                                     ; LCFF_X2_Y4_N1      ; 21      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; new_doom:V1|sdram_0:the_sdram_0|m_addr[2]~7                                                                                                                                                                                    ; LCCOMB_X1_Y7_N0    ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; new_doom:V1|sdram_0:the_sdram_0|m_addr[4]~9                                                                                                                                                                                    ; LCCOMB_X1_Y7_N12   ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; new_doom:V1|sdram_0:the_sdram_0|m_dqm[1]~6                                                                                                                                                                                     ; LCCOMB_X5_Y3_N26   ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; new_doom:V1|sdram_0:the_sdram_0|m_state[6]                                                                                                                                                                                     ; LCFF_X2_Y7_N1      ; 34      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; new_doom:V1|sdram_0:the_sdram_0|m_state[7]                                                                                                                                                                                     ; LCFF_X3_Y7_N23     ; 37      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; new_doom:V1|sdram_0:the_sdram_0|oe                                                                                                                                                                                             ; LCFF_X4_Y5_N7      ; 16      ; Output enable              ; no     ; --                   ; --               ; --                        ;
; new_doom:V1|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entry_0[18]~2                                                                                                                        ; LCCOMB_X4_Y6_N8    ; 41      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; new_doom:V1|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entry_1[18]~2                                                                                                                        ; LCCOMB_X4_Y6_N14   ; 41      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|process_0~0                                                                  ; LCCOMB_X6_Y2_N22   ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|process_10~0                                                                 ; LCCOMB_X6_Y2_N8    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|process_12~0                                                                 ; LCCOMB_X7_Y3_N14   ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|process_15~0                                                                 ; LCCOMB_X7_Y3_N4    ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|process_1~0                                                                  ; LCCOMB_X6_Y2_N10   ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|process_2~0                                                                  ; LCCOMB_X6_Y2_N28   ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|process_4~0                                                                  ; LCCOMB_X6_Y2_N16   ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|process_6~0                                                                  ; LCCOMB_X6_Y2_N4    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|process_8~0                                                                  ; LCCOMB_X6_Y2_N24   ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|sdram_0_s1_arb_counter_enable~0                                                                                                                                               ; LCCOMB_X9_Y2_N22   ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|sdram_0_s1_arb_winner~2                                                                                                                                                       ; LCCOMB_X8_Y2_N20   ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; new_doom:V1|skygen_0:the_skygen_0|skygen:skygen_0|SRAM_WE_N~0                                                                                                                                                                  ; LCCOMB_X15_Y4_N22  ; 17      ; Output enable              ; no     ; --                   ; --               ; --                        ;
; ray_FSM:V8|Add20~21                                                                                                                                                                                                            ; LCCOMB_X59_Y27_N14 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ray_FSM:V8|Add22~3                                                                                                                                                                                                             ; LCCOMB_X35_Y34_N12 ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ray_FSM:V8|Add24~3                                                                                                                                                                                                             ; LCCOMB_X23_Y30_N14 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ray_FSM:V8|Add26~23                                                                                                                                                                                                            ; LCCOMB_X59_Y28_N22 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ray_FSM:V8|Add28~3                                                                                                                                                                                                             ; LCCOMB_X53_Y29_N14 ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ray_FSM:V8|Selector85~0                                                                                                                                                                                                        ; LCCOMB_X11_Y21_N8  ; 111     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ray_FSM:V8|WideOr0~0                                                                                                                                                                                                           ; LCCOMB_X10_Y27_N22 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ray_FSM:V8|WideOr1~0                                                                                                                                                                                                           ; LCCOMB_X9_Y30_N28  ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ray_FSM:V8|WideOr8~0                                                                                                                                                                                                           ; LCCOMB_X15_Y29_N18 ; 260     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ray_FSM:V8|countstep_sig[12]~0                                                                                                                                                                                                 ; LCCOMB_X11_Y21_N14 ; 94      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ray_FSM:V8|mapSpot2[3]~4                                                                                                                                                                                                       ; LCCOMB_X9_Y30_N24  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ray_FSM:V8|rayPosX2[5]~31                                                                                                                                                                                                      ; LCCOMB_X9_Y30_N0   ; 96      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ray_FSM:V8|rayPosY[12]~31                                                                                                                                                                                                      ; LCCOMB_X9_Y30_N6   ; 96      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ray_FSM:V8|state.D                                                                                                                                                                                                             ; LCFF_X10_Y30_N1    ; 230     ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; ray_FSM:V8|state.F                                                                                                                                                                                                             ; LCFF_X15_Y29_N19   ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ray_FSM:V8|state.G                                                                                                                                                                                                             ; LCFF_X12_Y30_N3    ; 378     ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; ray_FSM:V8|state.H                                                                                                                                                                                                             ; LCFF_X12_Y30_N25   ; 122     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sdram_pll:V0|altpll:altpll_component|_clk1                                                                                                                                                                                     ; PLL_1              ; 2791    ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; sdram_pll:V0|altpll:altpll_component|_clk2                                                                                                                                                                                     ; PLL_1              ; 232     ; Clock                      ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                          ; LCFF_X6_Y12_N29    ; 70      ; Async. clear               ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                                                                               ; LCCOMB_X3_Y12_N0   ; 4       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                                                 ; LCCOMB_X3_Y12_N16  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                                                                               ; LCCOMB_X6_Y12_N24  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~4                                                                                                                                  ; LCCOMB_X5_Y12_N12  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                                                 ; LCCOMB_X5_Y12_N0   ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~5                                                                                                                                                  ; LCCOMB_X5_Y11_N20  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]~12                                                                                                                                                 ; LCCOMB_X5_Y11_N16  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]~17                                                                                                                                                   ; LCCOMB_X6_Y10_N12  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~7                                                                                                                                              ; LCCOMB_X2_Y12_N24  ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~8                                                                                                                                              ; LCCOMB_X3_Y12_N30  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena~3                                                                                                                                                       ; LCCOMB_X4_Y11_N20  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][0]~2                                                                                                                                           ; LCCOMB_X5_Y11_N28  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][0]~9                                                                                                                                           ; LCCOMB_X5_Y11_N18  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]~7                                                                                                                             ; LCCOMB_X4_Y11_N6   ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]~8                                                                                                                        ; LCCOMB_X3_Y11_N26  ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]~9                                                                                                                        ; LCCOMB_X3_Y11_N4   ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                               ; LCFF_X5_Y13_N23    ; 12      ; Async. clear               ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                              ; LCFF_X5_Y13_N19    ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                               ; LCFF_X5_Y13_N27    ; 40      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                               ; LCFF_X6_Y12_N1     ; 45      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                               ; LCFF_X6_Y12_N27    ; 16      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                                                                                                                                        ; LCCOMB_X5_Y13_N4   ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                              ; LCFF_X6_Y13_N1     ; 35      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; tex_gen:V3|LessThan0~16                                                                                                                                                                                                        ; LCCOMB_X17_Y17_N16 ; 24      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                          ;
+--------------------------------------------------------------------------------------------------+-------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                             ; Location          ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------+-------------------+---------+----------------------+------------------+---------------------------+
; Equal0~4                                                                                         ; LCCOMB_X17_Y32_N6 ; 15      ; Global Clock         ; GCLK10           ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                     ; JTAG_X1_Y19_N0    ; 182     ; Global Clock         ; GCLK1            ; --                        ;
; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out  ; LCFF_X14_Y10_N19  ; 1254    ; Global Clock         ; GCLK12           ; --                        ;
; sdram_pll:V0|altpll:altpll_component|_clk1                                                       ; PLL_1             ; 2791    ; Global Clock         ; GCLK3            ; --                        ;
; sdram_pll:V0|altpll:altpll_component|_clk2                                                       ; PLL_1             ; 232     ; Global Clock         ; GCLK2            ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; LCFF_X6_Y12_N29   ; 70      ; Global Clock         ; GCLK14           ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; LCFF_X5_Y13_N23   ; 12      ; Global Clock         ; GCLK0            ; --                        ;
+--------------------------------------------------------------------------------------------------+-------------------+---------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                          ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                           ; Fan-Out ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; tex_gen:V3|tex_addr_out[0]                                                                                                                                                                                                     ; 7063    ;
; tex_gen:V3|tex_addr_out[1]                                                                                                                                                                                                     ; 6351    ;
; tex_gen:V3|tex_addr_out[2]                                                                                                                                                                                                     ; 5345    ;
; tex_gen:V3|tex_addr_out[6]                                                                                                                                                                                                     ; 5257    ;
; tex_gen:V3|tex_addr_out[7]                                                                                                                                                                                                     ; 4182    ;
; tex_gen:V3|tex_addr_out[8]                                                                                                                                                                                                     ; 3603    ;
; tex_gen:V3|tex_addr_out[3]                                                                                                                                                                                                     ; 3534    ;
; tex_gen:V3|tex_addr_out[4]                                                                                                                                                                                                     ; 3191    ;
; tex_gen:V3|tex_addr_out[9]                                                                                                                                                                                                     ; 3115    ;
; tex_gen:V3|tex_addr_out[5]                                                                                                                                                                                                     ; 3033    ;
; tex_gen:V3|tex_addr_out[10]                                                                                                                                                                                                    ; 1676    ;
; tex_gen:V3|tex_addr_out[11]                                                                                                                                                                                                    ; 1618    ;
; new_doom:V1|cpu_0:the_cpu_0|W_stall                                                                                                                                                                                            ; 540     ;
; tex_gen:V3|tex_addr_out[12]                                                                                                                                                                                                    ; 504     ;
; ray_FSM:V8|state.G                                                                                                                                                                                                             ; 378     ;
; tex_gen:V3|tex_addr_out[13]                                                                                                                                                                                                    ; 339     ;
; ray_FSM:V8|WideOr8~0                                                                                                                                                                                                           ; 260     ;
; ray_FSM:V8|state.D                                                                                                                                                                                                             ; 230     ;
; memcustom:V5|read_code.A                                                                                                                                                                                                       ; 216     ;
; memcustom:V5|read_code.B                                                                                                                                                                                                       ; 216     ;
; memcustom:V5|read_code.D                                                                                                                                                                                                       ; 216     ;
; memcustom:V5|read_code.C                                                                                                                                                                                                       ; 216     ;
; memcustom:V5|read_code.F                                                                                                                                                                                                       ; 216     ;
; memcustom:V5|read_code.E                                                                                                                                                                                                       ; 216     ;
; ray_FSM:V8|state.A                                                                                                                                                                                                             ; 211     ;
; memcustom:V5|row_out[1]                                                                                                                                                                                                        ; 151     ;
; memcustom:V5|row_out[2]                                                                                                                                                                                                        ; 142     ;
; memcustom:V5|row_out[3]                                                                                                                                                                                                        ; 142     ;
; memcustom:V5|row_out[4]                                                                                                                                                                                                        ; 130     ;
; memcustom:V5|row_out[0]                                                                                                                                                                                                        ; 122     ;
; ray_FSM:V8|state.H                                                                                                                                                                                                             ; 122     ;
; ray_FSM:V8|Selector85~0                                                                                                                                                                                                        ; 111     ;
; memcustom:V5|row_out[5]                                                                                                                                                                                                        ; 107     ;
; memcustom:V5|row_out[7]                                                                                                                                                                                                        ; 101     ;
; new_doom:V1|cpu_0:the_cpu_0|E_ctrl_src2_choose_imm                                                                                                                                                                             ; 97      ;
; ray_FSM:V8|Add15~6                                                                                                                                                                                                             ; 97      ;
; ray_FSM:V8|Add18~6                                                                                                                                                                                                             ; 97      ;
; ray_FSM:V8|rayPosX2[5]~31                                                                                                                                                                                                      ; 96      ;
; ray_FSM:V8|rayPosY[12]~31                                                                                                                                                                                                      ; 96      ;
; ray_FSM:V8|Add0~2                                                                                                                                                                                                              ; 95      ;
; ray_FSM:V8|countstep_sig[12]~0                                                                                                                                                                                                 ; 94      ;
; ray_FSM:V8|Add15~2                                                                                                                                                                                                             ; 94      ;
; ray_FSM:V8|Add18~2                                                                                                                                                                                                             ; 94      ;
; ray_FSM:V8|Add9~6                                                                                                                                                                                                              ; 94      ;
; ray_FSM:V8|Add0~6                                                                                                                                                                                                              ; 94      ;
; ray_FSM:V8|state.C                                                                                                                                                                                                             ; 93      ;
; ray_FSM:V8|Add6~6                                                                                                                                                                                                              ; 93      ;
; ray_FSM:V8|Add6~2                                                                                                                                                                                                              ; 91      ;
; ray_FSM:V8|Add9~2                                                                                                                                                                                                              ; 91      ;
; ray_FSM:V8|Add6~0                                                                                                                                                                                                              ; 81      ;
; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|cpu_0_data_master_requests_sdram_0_s1~0                                                                                                                                       ; 80      ;
; ray_FSM:V8|Add18~0                                                                                                                                                                                                             ; 80      ;
; ray_FSM:V8|Add9~0                                                                                                                                                                                                              ; 80      ;
; ray_FSM:V8|Add15~0                                                                                                                                                                                                             ; 77      ;
; ray_FSM:V8|Add0~0                                                                                                                                                                                                              ; 74      ;
; new_doom:V1|niosInterface_1_0:the_niosInterface_1_0|niosInterface:niosinterface_1_0|nios_data[55]                                                                                                                              ; 73      ;
; new_doom:V1|cpu_0:the_cpu_0|M_mul_stall                                                                                                                                                                                        ; 71      ;
; ~QUARTUS_CREATED_GND~I                                                                                                                                                                                                         ; 70      ;
; ray_FSM:V8|Add6~8                                                                                                                                                                                                              ; 70      ;
; ray_FSM:V8|Add5~46                                                                                                                                                                                                             ; 70      ;
; ray_FSM:V8|Add8~46                                                                                                                                                                                                             ; 70      ;
; new_doom:V1|cpu_0:the_cpu_0|E_src2_hazard_M                                                                                                                                                                                    ; 69      ;
; ray_FSM:V8|Add14~46                                                                                                                                                                                                            ; 69      ;
; ray_FSM:V8|Add17~46                                                                                                                                                                                                            ; 69      ;
; ray_FSM:V8|Add9~8                                                                                                                                                                                                              ; 69      ;
; ray_FSM:V8|Add15~8                                                                                                                                                                                                             ; 68      ;
; new_doom:V1|niosInterface_1_0:the_niosInterface_1_0|niosInterface:niosinterface_1_0|nios_data[54]                                                                                                                              ; 67      ;
; ray_FSM:V8|Add0~8                                                                                                                                                                                                              ; 67      ;
; ray_FSM:V8|Add14~44                                                                                                                                                                                                            ; 66      ;
; ray_FSM:V8|Add17~44                                                                                                                                                                                                            ; 66      ;
; memcustom:V5|row_out[6]                                                                                                                                                                                                        ; 65      ;
; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|take_no_action_break_a~0 ; 64      ;
; ray_FSM:V8|Add18~8                                                                                                                                                                                                             ; 64      ;
; ray_FSM:V8|Add5~44                                                                                                                                                                                                             ; 62      ;
; ray_FSM:V8|Add8~44                                                                                                                                                                                                             ; 61      ;
; new_doom:V1|sdram_0:the_sdram_0|m_state[0]                                                                                                                                                                                     ; 60      ;
; ray_FSM:V8|Add15~4                                                                                                                                                                                                             ; 56      ;
; ray_FSM:V8|Add18~4                                                                                                                                                                                                             ; 56      ;
; new_doom:V1|sdram_0:the_sdram_0|m_state[1]                                                                                                                                                                                     ; 55      ;
; ray_FSM:V8|Add0~4                                                                                                                                                                                                              ; 55      ;
; ray_FSM:V8|Add6~4                                                                                                                                                                                                              ; 54      ;
; ray_FSM:V8|Add9~4                                                                                                                                                                                                              ; 54      ;
; new_doom:V1|jtag_uart_0_avalon_jtag_slave_arbitrator:the_jtag_uart_0_avalon_jtag_slave|cpu_0_data_master_requests_jtag_uart_0_avalon_jtag_slave                                                                                ; 53      ;
; new_doom:V1|niosInterface_1_0:the_niosInterface_1_0|niosInterface:niosinterface_1_0|nios_data[56]                                                                                                                              ; 51      ;
; ray_FSM:V8|Add5~48                                                                                                                                                                                                             ; 51      ;
; ray_FSM:V8|Add8~48                                                                                                                                                                                                             ; 51      ;
; ray_FSM:V8|Add14~48                                                                                                                                                                                                            ; 50      ;
; ray_FSM:V8|Add17~48                                                                                                                                                                                                            ; 50      ;
; new_doom:V1|sdram_0:the_sdram_0|m_state[8]                                                                                                                                                                                     ; 49      ;
; new_doom:V1|cpu_0:the_cpu_0|E_src1_hazard_M                                                                                                                                                                                    ; 48      ;
; new_doom:V1|cpu_0:the_cpu_0|M_wr_data_unfiltered[26]~1                                                                                                                                                                         ; 48      ;
; new_doom:V1|cpu_0:the_cpu_0|M_wr_data_unfiltered[26]~0                                                                                                                                                                         ; 48      ;
; memcustom:V5|address_1_a[5]~5                                                                                                                                                                                                  ; 48      ;
; memcustom:V5|address_1_a[4]~4                                                                                                                                                                                                  ; 48      ;
; memcustom:V5|address_1_a[3]~3                                                                                                                                                                                                  ; 48      ;
; memcustom:V5|address_1_a[2]~2                                                                                                                                                                                                  ; 48      ;
; memcustom:V5|address_1_a[1]~1                                                                                                                                                                                                  ; 48      ;
; memcustom:V5|address_1_a[0]~0                                                                                                                                                                                                  ; 48      ;
; memcustom:V5|address_2_a[5]~5                                                                                                                                                                                                  ; 48      ;
; memcustom:V5|address_2_a[4]~4                                                                                                                                                                                                  ; 48      ;
; memcustom:V5|address_2_a[3]~3                                                                                                                                                                                                  ; 48      ;
; memcustom:V5|address_2_a[2]~2                                                                                                                                                                                                  ; 48      ;
; memcustom:V5|address_2_a[1]~1                                                                                                                                                                                                  ; 48      ;
; memcustom:V5|address_2_a[0]~0                                                                                                                                                                                                  ; 48      ;
; new_doom:V1|cpu_0:the_cpu_0|E_iw[4]                                                                                                                                                                                            ; 47      ;
; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                                                                                                                                ; 46      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                               ; 45      ;
; new_doom:V1|skygen_0_avalon_slave_0_arbitrator:the_skygen_0_avalon_slave_0|cpu_0_data_master_requests_skygen_0_avalon_slave_0                                                                                                  ; 44      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][1]                                                                                                                                                    ; 43      ;
; ray_FSM:V8|rayDirX_calc[31]                                                                                                                                                                                                    ; 43      ;
; new_doom:V1|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_instruction_master_qualified_request_cpu_0_jtag_debug_module~1                                                                                ; 43      ;
; new_doom:V1|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|rd_address                                                                                                                           ; 42      ;
; new_doom:V1|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entry_0[18]~2                                                                                                                        ; 41      ;
; new_doom:V1|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entry_1[18]~2                                                                                                                        ; 41      ;
; new_doom:V1|sdram_0:the_sdram_0|refresh_request                                                                                                                                                                                ; 41      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                               ; 40      ;
; new_doom:V1|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_data_master_requests_cpu_0_jtag_debug_module                                                                                                  ; 40      ;
; ray_FSM:V8|isSide                                                                                                                                                                                                              ; 39      ;
; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|update_jdo_strobe        ; 39      ;
; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|internal_cpu_0_data_master_granted_sdram_0_s1~0                                                                                                                               ; 39      ;
; new_doom:V1|cpu_0:the_cpu_0|D_iw[21]                                                                                                                                                                                           ; 38      ;
; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_0_jtag_debug_module_phy|virtual_state_sdr~0                     ; 38      ;
; new_doom:V1|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_jtag_debug_module_address[8]~1                                                                                                                ; 37      ;
; new_doom:V1|cpu_0:the_cpu_0|F_kill~2                                                                                                                                                                                           ; 37      ;
; new_doom:V1|sdram_0:the_sdram_0|m_state[7]                                                                                                                                                                                     ; 37      ;
; framerate_calc:V6|state.B                                                                                                                                                                                                      ; 36      ;
; new_doom:V1|cpu_0:the_cpu_0|D_iw[2]                                                                                                                                                                                            ; 36      ;
; memcustom:V5|address_1_a[6]~6                                                                                                                                                                                                  ; 36      ;
; memcustom:V5|address_2_a[6]~6                                                                                                                                                                                                  ; 36      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                              ; 35      ;
; new_doom:V1|cpu_0:the_cpu_0|F_pc[21]~0                                                                                                                                                                                         ; 35      ;
; new_doom:V1|sdram_0:the_sdram_0|m_state[3]                                                                                                                                                                                     ; 35      ;
; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|take_action_ocimem_b     ; 34      ;
; new_doom:V1|cpu_0:the_cpu_0|E_ctrl_alu_subtract                                                                                                                                                                                ; 34      ;
; new_doom:V1|sdram_0:the_sdram_0|m_state[6]                                                                                                                                                                                     ; 34      ;
; new_doom:V1|sdram_0:the_sdram_0|m_state[4]                                                                                                                                                                                     ; 34      ;
; ray_FSM:V8|Add17~52                                                                                                                                                                                                            ; 34      ;
; new_doom:V1|cpu_0:the_cpu_0|M_pipe_flush_waddr[16]~1                                                                                                                                                                           ; 33      ;
; new_doom:V1|cpu_0:the_cpu_0|M_pipe_flush_waddr[16]~0                                                                                                                                                                           ; 33      ;
; new_doom:V1|niosInterface_1_0:the_niosInterface_1_0|niosInterface:niosinterface_1_0|nios_data[58]                                                                                                                              ; 33      ;
; new_doom:V1|sdram_0:the_sdram_0|active_rnw~4                                                                                                                                                                                   ; 33      ;
; new_doom:V1|cpu_0:the_cpu_0|E_compare_op[0]                                                                                                                                                                                    ; 33      ;
; new_doom:V1|cpu_0:the_cpu_0|E_compare_op[1]                                                                                                                                                                                    ; 33      ;
; new_doom:V1|cpu_0:the_cpu_0|E_ctrl_logic                                                                                                                                                                                       ; 33      ;
; ray_FSM:V8|state.F                                                                                                                                                                                                             ; 33      ;
; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|MonAReg[10]                                                                                                          ; 33      ;
; ray_FSM:V8|Add5~52                                                                                                                                                                                                             ; 33      ;
; ray_FSM:V8|Add8~52                                                                                                                                                                                                             ; 33      ;
; new_doom:V1|niosInterface_1_0:the_niosInterface_1_0|niosInterface:niosinterface_1_0|nios_data[95]~9                                                                                                                            ; 32      ;
; ray_FSM:V8|Add26~23                                                                                                                                                                                                            ; 32      ;
; ray_FSM:V8|Add20~21                                                                                                                                                                                                            ; 32      ;
; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|cpu_0_instruction_master_read_data_valid_sdram_0_s1                                                                                                                           ; 32      ;
; new_doom:V1|niosInterface_1_0:the_niosInterface_1_0|niosInterface:niosinterface_1_0|nios_data[127]~8                                                                                                                           ; 32      ;
; new_doom:V1|niosInterface_1_0:the_niosInterface_1_0|niosInterface:niosinterface_1_0|nios_data[159]~7                                                                                                                           ; 32      ;
; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[3]                                                                                                                                                                                        ; 32      ;
; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]                                                                                                                                                                                        ; 32      ;
; new_doom:V1|niosInterface_1_0:the_niosInterface_1_0|niosInterface:niosinterface_1_0|nios_data[26]~6                                                                                                                            ; 32      ;
; new_doom:V1|niosInterface_1_0:the_niosInterface_1_0|niosInterface:niosinterface_1_0|nios_data[63]~5                                                                                                                            ; 32      ;
; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[36]        ; 32      ;
; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[37]        ; 32      ;
; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_avalon_reg:the_cpu_0_nios2_avalon_reg|Equal1~0                                                                                                     ; 32      ;
; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[4]                                                                                                                                                                                        ; 32      ;
; new_doom:V1|cpu_0:the_cpu_0|D_iw[15]~0                                                                                                                                                                                         ; 32      ;
; new_doom:V1|cpu_0:the_cpu_0|D_src1_hazard_M                                                                                                                                                                                    ; 32      ;
; new_doom:V1|cpu_0:the_cpu_0|D_src1_hazard_W                                                                                                                                                                                    ; 32      ;
; new_doom:V1|cpu_0:the_cpu_0|M_mul_stall_d3                                                                                                                                                                                     ; 32      ;
; new_doom:V1|cpu_0:the_cpu_0|M_rot_fill_bit                                                                                                                                                                                     ; 32      ;
; new_doom:V1|cpu_0:the_cpu_0|D_src2_hazard_M                                                                                                                                                                                    ; 32      ;
; new_doom:V1|cpu_0:the_cpu_0|D_src2_hazard_W                                                                                                                                                                                    ; 32      ;
; new_doom:V1|cpu_0:the_cpu_0|E_alu_result~0                                                                                                                                                                                     ; 32      ;
; new_doom:V1|sdram_0:the_sdram_0|m_state[2]                                                                                                                                                                                     ; 32      ;
; ray_FSM:V8|LessThan7~62                                                                                                                                                                                                        ; 32      ;
; ray_FSM:V8|LessThan4~62                                                                                                                                                                                                        ; 32      ;
; new_doom:V1|cpu_0:the_cpu_0|Add12~5                                                                                                                                                                                            ; 32      ;
; new_doom:V1|cpu_0:the_cpu_0|Add12~3                                                                                                                                                                                            ; 32      ;
; ray_FSM:V8|Add14~52                                                                                                                                                                                                            ; 32      ;
; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_avalon_reg:the_cpu_0_nios2_avalon_reg|internal_oci_ienable1[1]                                                                                     ; 31      ;
; new_doom:V1|cpu_0:the_cpu_0|D_iw[5]                                                                                                                                                                                            ; 31      ;
; texture_rom:V4|Mux0~77                                                                                                                                                                                                         ; 31      ;
; texture_rom:V4|Mux4~53                                                                                                                                                                                                         ; 31      ;
; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|internal_MonDReg[0]~10                                                                                               ; 30      ;
; new_doom:V1|cpu_0:the_cpu_0|D_ic_fill_starting~1                                                                                                                                                                               ; 30      ;
; new_doom:V1|cpu_0:the_cpu_0|internal_d_write                                                                                                                                                                                   ; 30      ;
; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|internal_cpu_0_data_master_dbs_address[1]                                                                                                                       ; 30      ;
; new_doom:V1|cpu_0:the_cpu_0|D_iw[12]                                                                                                                                                                                           ; 29      ;
; memcustom:V5|toggle                                                                                                                                                                                                            ; 29      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]                                                                                                                                                    ; 27      ;
; ray_FSM:V8|LessThan5~8                                                                                                                                                                                                         ; 27      ;
; ray_FSM:V8|LessThan8~8                                                                                                                                                                                                         ; 27      ;
; new_doom:V1|cpu_0:the_cpu_0|E_ctrl_break                                                                                                                                                                                       ; 27      ;
; new_doom:V1|cpu_0:the_cpu_0|M_alu_result[7]                                                                                                                                                                                    ; 27      ;
; new_doom:V1|cpu_0:the_cpu_0|E_ctrl_crst                                                                                                                                                                                        ; 26      ;
; new_doom:V1|sdram_0:the_sdram_0|m_state[5]                                                                                                                                                                                     ; 26      ;
; new_doom:V1|cpu_0:the_cpu_0|E_ctrl_exception                                                                                                                                                                                   ; 25      ;
; ray_FSM:V8|rayDirY_calc[31]                                                                                                                                                                                                    ; 25      ;
; new_doom:V1|cpu_0:the_cpu_0|D_iw[11]                                                                                                                                                                                           ; 25      ;
; new_doom:V1|sdram_0:the_sdram_0|init_done                                                                                                                                                                                      ; 25      ;
; new_doom:V1|cpu_0:the_cpu_0|internal_d_read                                                                                                                                                                                    ; 25      ;
; new_doom:V1|cpu_0:the_cpu_0|D_iw[14]                                                                                                                                                                                           ; 24      ;
; new_doom:V1|cpu_0:the_cpu_0|E_ctrl_br_cond_nxt~1                                                                                                                                                                               ; 24      ;
; texture_rom:V4|Mux5~384                                                                                                                                                                                                        ; 24      ;
; new_doom:V1|cpu_0:the_cpu_0|E_ctrl_retaddr                                                                                                                                                                                     ; 24      ;
; memcustom:V5|address_1_a[8]~8                                                                                                                                                                                                  ; 24      ;
; memcustom:V5|address_1_a[7]~7                                                                                                                                                                                                  ; 24      ;
; memcustom:V5|wren_1_a~1                                                                                                                                                                                                        ; 24      ;
; memcustom:V5|address_2_a[8]~8                                                                                                                                                                                                  ; 24      ;
; memcustom:V5|address_2_a[7]~7                                                                                                                                                                                                  ; 24      ;
; memcustom:V5|wren_2_a~0                                                                                                                                                                                                        ; 24      ;
; new_doom:V1|sdram_0:the_sdram_0|za_valid                                                                                                                                                                                       ; 24      ;
; new_doom:V1|sdram_0:the_sdram_0|m_state[6]~2                                                                                                                                                                                   ; 24      ;
; tex_gen:V3|LessThan0~16                                                                                                                                                                                                        ; 24      ;
; new_doom:V1|skygen_0:the_skygen_0|skygen:skygen_0|sram_mux                                                                                                                                                                     ; 24      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]                                                                                                                                                  ; 23      ;
; ~GND                                                                                                                                                                                                                           ; 23      ;
; ray_FSM:V8|LessThan6~47                                                                                                                                                                                                        ; 23      ;
; new_doom:V1|cpu_0:the_cpu_0|E_iw[3]                                                                                                                                                                                            ; 23      ;
; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|internal_cpu_0_data_master_dbs_address[0]                                                                                                                       ; 23      ;
; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|pre_dbs_count_enable~3                                                                                                                                          ; 23      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                   ; 22      ;
; new_doom:V1|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_data_master_granted_cpu_0_jtag_debug_module~1                                                                                                 ; 22      ;
; new_doom:V1|cpu_0:the_cpu_0|D_iw[16]                                                                                                                                                                                           ; 22      ;
; new_doom:V1|cpu_0:the_cpu_0|D_iw[0]                                                                                                                                                                                            ; 22      ;
; new_doom:V1|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|td_shift[0]~4                                                                                                                          ; 21      ;
; new_doom:V1|cpu_0:the_cpu_0|M_iw[4]                                                                                                                                                                                            ; 21      ;
; new_doom:V1|sdram_0:the_sdram_0|i_state[1]                                                                                                                                                                                     ; 21      ;
; de2_vga_raster:V2|ColorGen~2                                                                                                                                                                                                   ; 21      ;
; new_doom:V1|cpu_0:the_cpu_0|E_ctrl_shift_rot_right                                                                                                                                                                             ; 20      ;
; new_doom:V1|cpu_0:the_cpu_0|D_iw[1]                                                                                                                                                                                            ; 20      ;
; new_doom:V1|sdram_0:the_sdram_0|i_state[2]                                                                                                                                                                                     ; 20      ;
; texture_rom:V4|Mux5~125                                                                                                                                                                                                        ; 20      ;
; tex_gen:V3|SideOut                                                                                                                                                                                                             ; 20      ;
; de2_vga_raster:V2|write_pixel                                                                                                                                                                                                  ; 20      ;
; new_doom:V1|niosInterface_1_0_avalon_slave_0_arbitrator:the_niosInterface_1_0_avalon_slave_0|cpu_0_data_master_requests_niosInterface_1_0_avalon_slave_0~3                                                                     ; 20      ;
; new_doom:V1|skygen_0_avalon_slave_0_arbitrator:the_skygen_0_avalon_slave_0|internal_cpu_0_data_master_requests_skygen_0_avalon_slave_0~0                                                                                       ; 20      ;
; altera_internal_jtag~TDIUTAP                                                                                                                                                                                                   ; 19      ;
; texture_rom:V4|Mux11~66                                                                                                                                                                                                        ; 19      ;
; new_doom:V1|cpu_0:the_cpu_0|M_alu_result[2]                                                                                                                                                                                    ; 19      ;
; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|internal_sr[17]~84             ; 18      ;
; ray_FSM:V8|Add22~3                                                                                                                                                                                                             ; 18      ;
; ray_FSM:V8|Add28~3                                                                                                                                                                                                             ; 18      ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|valid_wrreq~0                                                                                                                                                       ; 18      ;
; new_doom:V1|sdram_0:the_sdram_0|i_state[0]                                                                                                                                                                                     ; 18      ;
; ray_FSM:V8|state.B                                                                                                                                                                                                             ; 18      ;
; ray_FSM:V8|LessThan18~9                                                                                                                                                                                                        ; 17      ;
; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|process_2~0                                                                                                                                                     ; 17      ;
; new_doom:V1|jtag_uart_0:the_jtag_uart_0|read_0                                                                                                                                                                                 ; 17      ;
; new_doom:V1|sdram_0:the_sdram_0|m_data[0]~0                                                                                                                                                                                    ; 17      ;
; new_doom:V1|cpu_0:the_cpu_0|av_sign_bit~2                                                                                                                                                                                      ; 17      ;
; new_doom:V1|cpu_0:the_cpu_0|M_ctrl_ld_signed                                                                                                                                                                                   ; 17      ;
; new_doom:V1|cpu_0:the_cpu_0|D_ctrl_hi_imm16~0                                                                                                                                                                                  ; 17      ;
; new_doom:V1|cpu_0:the_cpu_0|D_iw[15]                                                                                                                                                                                           ; 17      ;
; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|cpu_0_instruction_master_granted_sdram_0_s1~0                                                                                                                                 ; 17      ;
; texture_rom:V4|Mux5~114                                                                                                                                                                                                        ; 17      ;
; new_doom:V1|sdram_0:the_sdram_0|pending                                                                                                                                                                                        ; 17      ;
; new_doom:V1|skygen_0:the_skygen_0|skygen:skygen_0|SRAM_WE_N~0                                                                                                                                                                  ; 17      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                               ; 16      ;
; new_doom:V1|de2_ps2_1_avalon_slave_0_arbitrator:the_de2_ps2_1_avalon_slave_0|cpu_0_data_master_granted_de2_ps2_1_avalon_slave_0                                                                                                ; 16      ;
; new_doom:V1|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|process_2~0                                                                                                                                       ; 16      ;
; ray_FSM:V8|LessThan9~0                                                                                                                                                                                                         ; 16      ;
; new_doom:V1|jtag_uart_0:the_jtag_uart_0|fifo_wr                                                                                                                                                                                ; 16      ;
; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|internal_sr[17]~20             ; 16      ;
; new_doom:V1|sdram_0:the_sdram_0|m_data[0]~2                                                                                                                                                                                    ; 16      ;
; new_doom:V1|sdram_0:the_sdram_0|oe                                                                                                                                                                                             ; 16      ;
; tex_gen:V3|process_0~3                                                                                                                                                                                                         ; 16      ;
; new_doom:V1|cpu_0:the_cpu_0|D_ctrl_unsigned_lo_imm16~1                                                                                                                                                                         ; 16      ;
; new_doom:V1|cpu_0:the_cpu_0|D_src2_imm[15]~15                                                                                                                                                                                  ; 16      ;
; new_doom:V1|cpu_0:the_cpu_0|M_ld_align_sh16                                                                                                                                                                                    ; 16      ;
; new_doom:V1|cpu_0:the_cpu_0|D_iw[4]                                                                                                                                                                                            ; 16      ;
; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|module_input2~0                                                                                                                                                               ; 16      ;
; texture_rom:V4|Mux2~1068                                                                                                                                                                                                       ; 16      ;
; texture_rom:V4|Mux4~51                                                                                                                                                                                                         ; 16      ;
; de2_vga_raster:V2|Equal0~2                                                                                                                                                                                                     ; 16      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[6]                                                                                                                                                      ; 15      ;
; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|take_action_ocimem_a     ; 15      ;
; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|take_action_ocimem_a~0   ; 15      ;
; new_doom:V1|cpu_0:the_cpu_0|D_ctrl_hi_imm16~1                                                                                                                                                                                  ; 15      ;
; new_doom:V1|cpu_0:the_cpu_0|D_iw[3]                                                                                                                                                                                            ; 15      ;
; new_doom:V1|sdram_0:the_sdram_0|m_count[1]                                                                                                                                                                                     ; 15      ;
; texture_rom:V4|Mux2~337                                                                                                                                                                                                        ; 15      ;
; texture_rom:V4|Mux2~92                                                                                                                                                                                                         ; 15      ;
; texture_rom:V4|Mux5~621                                                                                                                                                                                                        ; 15      ;
; texture_rom:V4|Mux4~49                                                                                                                                                                                                         ; 15      ;
; new_doom:V1|cpu_0:the_cpu_0|M_alu_result[4]                                                                                                                                                                                    ; 15      ;
; new_doom:V1|cpu_0:the_cpu_0|M_alu_result[3]                                                                                                                                                                                    ; 15      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]                                                                                                                                                      ; 14      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]                                                                                                                                                      ; 14      ;
; new_doom:V1|jtag_uart_0:the_jtag_uart_0|wr_rfifo                                                                                                                                                                               ; 14      ;
; new_doom:V1|cpu_0:the_cpu_0|D_ic_fill_starting_d1                                                                                                                                                                              ; 14      ;
; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|internal_sr[11]~12             ; 14      ;
; texture_rom:V4|Mux2~680                                                                                                                                                                                                        ; 14      ;
; texture_rom:V4|Mux2~94                                                                                                                                                                                                         ; 14      ;
; new_doom:V1|cpu_0:the_cpu_0|internal_i_read                                                                                                                                                                                    ; 14      ;
; new_doom:V1|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entries[0]                                                                                                                           ; 14      ;
; new_doom:V1|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entries[1]                                                                                                                           ; 14      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]                                                                                                                                                      ; 13      ;
; ray_FSM:V8|floorX[1]~0                                                                                                                                                                                                         ; 13      ;
; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_readdata[2]~17                                                                                                                                ; 13      ;
; ray_FSM:V8|WideOr1~0                                                                                                                                                                                                           ; 13      ;
; new_doom:V1|sdram_0:the_sdram_0|m_count[2]                                                                                                                                                                                     ; 13      ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_u0c:wrptr_gp|counter10a[0]                                                                                                                            ; 13      ;
; texture_rom:V4|Mux0~496                                                                                                                                                                                                        ; 13      ;
; texture_rom:V4|Mux1~499                                                                                                                                                                                                        ; 13      ;
; texture_rom:V4|Mux11~69                                                                                                                                                                                                        ; 13      ;
; texture_rom:V4|Mux12~118                                                                                                                                                                                                       ; 13      ;
; texture_rom:V4|Mux5~484                                                                                                                                                                                                        ; 13      ;
; texture_rom:V4|Mux5~455                                                                                                                                                                                                        ; 13      ;
; texture_rom:V4|Mux7~54                                                                                                                                                                                                         ; 13      ;
; texture_rom:V4|Mux12~117                                                                                                                                                                                                       ; 13      ;
; texture_rom:V4|Mux5~156                                                                                                                                                                                                        ; 13      ;
; new_doom:V1|cpu_0:the_cpu_0|M_st_data[0]                                                                                                                                                                                       ; 13      ;
; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|internal_cpu_0_data_master_waitrequest                                                                                                                          ; 13      ;
; new_doom:V1|cpu_0:the_cpu_0|M_mul_src2[4]~4                                                                                                                                                                                    ; 13      ;
; new_doom:V1|cpu_0:the_cpu_0|M_mul_src2[3]~3                                                                                                                                                                                    ; 13      ;
; new_doom:V1|cpu_0:the_cpu_0|M_mul_src2[0]~0                                                                                                                                                                                    ; 13      ;
; new_doom:V1|cpu_0:the_cpu_0|M_mul_src2[1]~1                                                                                                                                                                                    ; 13      ;
; new_doom:V1|cpu_0:the_cpu_0|M_mul_src2[2]~2                                                                                                                                                                                    ; 13      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[5]                                                                                                                                                      ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                              ; 12      ;
; ray_FSM:V8|Add24~3                                                                                                                                                                                                             ; 12      ;
; new_doom:V1|sdram_0:the_sdram_0|m_count[0]                                                                                                                                                                                     ; 12      ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[0]                                                                                                                            ; 12      ;
; texture_rom:V4|Mux1~500                                                                                                                                                                                                        ; 12      ;
; texture_rom:V4|Mux4~58                                                                                                                                                                                                         ; 12      ;
; texture_rom:V4|Mux5~673                                                                                                                                                                                                        ; 12      ;
; texture_rom:V4|Mux4~50                                                                                                                                                                                                         ; 12      ;
; texture_rom:V4|Mux5~416                                                                                                                                                                                                        ; 12      ;
; new_doom:V1|cpu_0:the_cpu_0|hbreak_enabled                                                                                                                                                                                     ; 12      ;
; memcustom:V5|wren_1_b~1                                                                                                                                                                                                        ; 12      ;
; memcustom:V5|wren_2_b~1                                                                                                                                                                                                        ; 12      ;
; memcustom:V5|wren_patch_1~0                                                                                                                                                                                                    ; 12      ;
; memcustom:V5|wren_patch_2~1                                                                                                                                                                                                    ; 12      ;
; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|cpu_0_data_master_qualified_request_sdram_0_s1~2                                                                                                                              ; 12      ;
; new_doom:V1|jtag_uart_0:the_jtag_uart_0|rd_wfifo                                                                                                                                                                               ; 11      ;
; new_doom:V1|jtag_uart_0:the_jtag_uart_0|rvalid~0                                                                                                                                                                               ; 11      ;
; new_doom:V1|niosInterface_1_0:the_niosInterface_1_0|niosInterface:niosinterface_1_0|nios_data[57]                                                                                                                              ; 11      ;
; new_doom:V1|cpu_0:the_cpu_0|M_st_data[1]                                                                                                                                                                                       ; 11      ;
; new_doom:V1|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|count[9]                                                                                                                               ; 11      ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|cmpr_n16:rdempty_eq_comp|aneb_result_wire[0]                                                                                                                        ; 11      ;
; texture_rom:V4|Mux0~483                                                                                                                                                                                                        ; 11      ;
; texture_rom:V4|Mux3~225                                                                                                                                                                                                        ; 11      ;
; texture_rom:V4|Mux5~303                                                                                                                                                                                                        ; 11      ;
; new_doom:V1|sdram_0:the_sdram_0|Mux17~0                                                                                                                                                                                        ; 11      ;
; new_doom:V1|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|Equal1~0                                                                                                                             ; 11      ;
; new_doom:V1|cpu_0:the_cpu_0|M_alu_result[5]                                                                                                                                                                                    ; 11      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]                                                                                                                                                    ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[3]                                                                                                                                                ; 10      ;
; ray_FSM:V8|LessThan6~46                                                                                                                                                                                                        ; 10      ;
; ray_FSM:V8|LessThan6~1                                                                                                                                                                                                         ; 10      ;
; ray_FSM:V8|LessThan6~0                                                                                                                                                                                                         ; 10      ;
; framerate_calc:V6|state.C                                                                                                                                                                                                      ; 10      ;
; new_doom:V1|niosInterface_1_0:the_niosInterface_1_0|niosInterface:niosinterface_1_0|nios_data[246]~4                                                                                                                           ; 10      ;
; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_readdata[2]~5                                                                                                                                 ; 10      ;
; new_doom:V1|niosInterface_1_0:the_niosInterface_1_0|niosInterface:niosinterface_1_0|nios_data[161]~2                                                                                                                           ; 10      ;
; new_doom:V1|cpu_0:the_cpu_0|ic_fill_dp_offset_nxt[2]~2                                                                                                                                                                         ; 10      ;
; new_doom:V1|cpu_0:the_cpu_0|ic_fill_dp_offset_nxt[1]~0                                                                                                                                                                         ; 10      ;
; new_doom:V1|cpu_0:the_cpu_0|M_st_data[3]                                                                                                                                                                                       ; 10      ;
; new_doom:V1|cpu_0:the_cpu_0|D_iw[13]                                                                                                                                                                                           ; 10      ;
; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|process_15~0                                                                 ; 10      ;
; new_doom:V1|sdram_0:the_sdram_0|Equal0~3                                                                                                                                                                                       ; 10      ;
; texture_rom:V4|Mux0~206                                                                                                                                                                                                        ; 10      ;
; texture_rom:V4|Mux1~503                                                                                                                                                                                                        ; 10      ;
; texture_rom:V4|Mux13~89                                                                                                                                                                                                        ; 10      ;
; texture_rom:V4|Mux5~516                                                                                                                                                                                                        ; 10      ;
; new_doom:V1|cpu_0:the_cpu_0|M_wr_data_unfiltered[15]~33                                                                                                                                                                        ; 10      ;
; new_doom:V1|cpu_0:the_cpu_0|M_wr_data_unfiltered[14]~31                                                                                                                                                                        ; 10      ;
; new_doom:V1|cpu_0:the_cpu_0|M_wr_data_unfiltered[13]~29                                                                                                                                                                        ; 10      ;
; new_doom:V1|cpu_0:the_cpu_0|M_wr_data_unfiltered[12]~27                                                                                                                                                                        ; 10      ;
; new_doom:V1|cpu_0:the_cpu_0|M_wr_data_unfiltered[11]~25                                                                                                                                                                        ; 10      ;
; new_doom:V1|cpu_0:the_cpu_0|M_wr_data_unfiltered[10]~23                                                                                                                                                                        ; 10      ;
; new_doom:V1|cpu_0:the_cpu_0|M_wr_data_unfiltered[9]~21                                                                                                                                                                         ; 10      ;
; new_doom:V1|cpu_0:the_cpu_0|M_wr_data_unfiltered[8]~19                                                                                                                                                                         ; 10      ;
; new_doom:V1|cpu_0:the_cpu_0|M_wr_data_unfiltered[7]~17                                                                                                                                                                         ; 10      ;
; new_doom:V1|cpu_0:the_cpu_0|M_wr_data_unfiltered[6]~15                                                                                                                                                                         ; 10      ;
; new_doom:V1|cpu_0:the_cpu_0|M_wr_data_unfiltered[5]~13                                                                                                                                                                         ; 10      ;
; new_doom:V1|cpu_0:the_cpu_0|M_wr_data_unfiltered[4]~11                                                                                                                                                                         ; 10      ;
; new_doom:V1|cpu_0:the_cpu_0|M_wr_data_unfiltered[3]~9                                                                                                                                                                          ; 10      ;
; new_doom:V1|cpu_0:the_cpu_0|M_wr_data_unfiltered[0]~7                                                                                                                                                                          ; 10      ;
; new_doom:V1|cpu_0:the_cpu_0|M_wr_data_unfiltered[1]~5                                                                                                                                                                          ; 10      ;
; new_doom:V1|cpu_0:the_cpu_0|M_wr_data_unfiltered[2]~3                                                                                                                                                                          ; 10      ;
; new_doom:V1|sdram_0:the_sdram_0|m_next[1]                                                                                                                                                                                      ; 10      ;
; new_doom:V1|sdram_0:the_sdram_0|m_addr[2]~7                                                                                                                                                                                    ; 10      ;
; new_doom:V1|sdram_0:the_sdram_0|m_addr[2]~4                                                                                                                                                                                    ; 10      ;
; new_doom:V1|skygen_0_avalon_slave_0_arbitrator:the_skygen_0_avalon_slave_0|internal_cpu_0_data_master_qualified_request_skygen_0_avalon_slave_0~0                                                                              ; 10      ;
; new_doom:V1|cpu_0:the_cpu_0|M_alu_result[6]                                                                                                                                                                                    ; 10      ;
; de2_vga_raster:V2|Add3~10                                                                                                                                                                                                      ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]                                                                                                                                                ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]                                                                                                                                                ; 9       ;
; new_doom:V1|de2_ps2_1:the_de2_ps2_1|de2_ps2:de2_ps2_1|PS2_Ctrl:U1|S_Reg[7]~4                                                                                                                                                   ; 9       ;
; new_doom:V1|cpu_0:the_cpu_0|ic_tag_clr_valid_bits_nxt                                                                                                                                                                          ; 9       ;
; ray_FSM:V8|LessThan10~18                                                                                                                                                                                                       ; 9       ;
; ray_FSM:V8|LessThan12~8                                                                                                                                                                                                        ; 9       ;
; ray_FSM:V8|LessThan11~8                                                                                                                                                                                                        ; 9       ;
; new_doom:V1|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|r_ena~0                                                                                                                                ; 9       ;
; new_doom:V1|niosInterface_1_0:the_niosInterface_1_0|niosInterface:niosinterface_1_0|readdata[8]~1                                                                                                                              ; 9       ;
; new_doom:V1|cpu_0:the_cpu_0|ic_fill_dp_offset_nxt[0]~3                                                                                                                                                                         ; 9       ;
; new_doom:V1|niosInterface_1_0_avalon_slave_0_arbitrator:the_niosInterface_1_0_avalon_slave_0|cpu_0_data_master_requests_niosInterface_1_0_avalon_slave_0                                                                       ; 9       ;
; new_doom:V1|cpu_0:the_cpu_0|M_st_data[7]                                                                                                                                                                                       ; 9       ;
; new_doom:V1|cpu_0:the_cpu_0|M_st_data[6]                                                                                                                                                                                       ; 9       ;
; new_doom:V1|cpu_0:the_cpu_0|M_st_data[5]                                                                                                                                                                                       ; 9       ;
; new_doom:V1|cpu_0:the_cpu_0|M_st_data[4]                                                                                                                                                                                       ; 9       ;
; new_doom:V1|cpu_0:the_cpu_0|M_st_data[2]                                                                                                                                                                                       ; 9       ;
; new_doom:V1|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|state                                                                                                                                  ; 9       ;
; new_doom:V1|cpu_0:the_cpu_0|M_wr_data_unfiltered[31]~53                                                                                                                                                                        ; 9       ;
; new_doom:V1|cpu_0:the_cpu_0|D_ctrl_shift_right_arith~0                                                                                                                                                                         ; 9       ;
; new_doom:V1|cpu_0:the_cpu_0|D_ctrl_b_not_src~1                                                                                                                                                                                 ; 9       ;
; new_doom:V1|cpu_0:the_cpu_0|D_op_rdctl~0                                                                                                                                                                                       ; 9       ;
; new_doom:V1|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|cpu_0_instruction_master_run~4                                                                                                                    ; 9       ;
; new_doom:V1|sdram_0:the_sdram_0|pending~10                                                                                                                                                                                     ; 9       ;
; texture_rom:V4|Mux1~612                                                                                                                                                                                                        ; 9       ;
; texture_rom:V4|Mux3~607                                                                                                                                                                                                        ; 9       ;
; texture_rom:V4|Mux3~589                                                                                                                                                                                                        ; 9       ;
; texture_rom:V4|Mux5~1056                                                                                                                                                                                                       ; 9       ;
; texture_rom:V4|Mux9~60                                                                                                                                                                                                         ; 9       ;
; texture_rom:V4|Mux5~679                                                                                                                                                                                                        ; 9       ;
; texture_rom:V4|Mux4~55                                                                                                                                                                                                         ; 9       ;
; texture_rom:V4|Mux4~54                                                                                                                                                                                                         ; 9       ;
; texture_rom:V4|Mux5~513                                                                                                                                                                                                        ; 9       ;
; texture_rom:V4|Mux5~409                                                                                                                                                                                                        ; 9       ;
; texture_rom:V4|Mux10~46                                                                                                                                                                                                        ; 9       ;
; new_doom:V1|cpu_0:the_cpu_0|M_wr_data_unfiltered[19]~49                                                                                                                                                                        ; 9       ;
; new_doom:V1|cpu_0:the_cpu_0|M_wr_data_unfiltered[20]~47                                                                                                                                                                        ; 9       ;
; new_doom:V1|cpu_0:the_cpu_0|M_wr_data_unfiltered[21]~45                                                                                                                                                                        ; 9       ;
; new_doom:V1|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_data_master_qualified_request_cpu_0_jtag_debug_module~0                                                                                       ; 9       ;
; new_doom:V1|cpu_0:the_cpu_0|M_pipe_flush                                                                                                                                                                                       ; 9       ;
; new_doom:V1|cpu_0:the_cpu_0|M_wr_data_unfiltered[18]~39                                                                                                                                                                        ; 9       ;
; new_doom:V1|cpu_0:the_cpu_0|M_wr_data_unfiltered[17]~37                                                                                                                                                                        ; 9       ;
; new_doom:V1|cpu_0:the_cpu_0|M_wr_data_unfiltered[16]~35                                                                                                                                                                        ; 9       ;
; de2_vga_raster:V2|LessThan1~0                                                                                                                                                                                                  ; 9       ;
; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|cpu_0_instruction_master_qualified_request_sdram_0_s1~0                                                                                                                       ; 9       ;
; new_doom:V1|sdram_0:the_sdram_0|f_select                                                                                                                                                                                       ; 9       ;
; new_doom:V1|sdram_0:the_sdram_0|Mux40~2                                                                                                                                                                                        ; 9       ;
; new_doom:V1|sdram_0:the_sdram_0|m_addr[2]~1                                                                                                                                                                                    ; 9       ;
; new_doom:V1|sdram_0:the_sdram_0|m_addr[2]~0                                                                                                                                                                                    ; 9       ;
; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|MonAReg[3]                                                                                                           ; 9       ;
; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|MonAReg[4]                                                                                                           ; 9       ;
; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|MonAReg[2]                                                                                                           ; 9       ;
; ray_FSM:V8|Add14~50                                                                                                                                                                                                            ; 9       ;
; ray_FSM:V8|Add5~50                                                                                                                                                                                                             ; 9       ;
; ray_FSM:V8|Add17~50                                                                                                                                                                                                            ; 9       ;
; ray_FSM:V8|Add8~50                                                                                                                                                                                                             ; 9       ;
; de2_vga_raster:V2|Add3~8                                                                                                                                                                                                       ; 9       ;
; de2_vga_raster:V2|Add3~6                                                                                                                                                                                                       ; 9       ;
; de2_vga_raster:V2|Add6~14                                                                                                                                                                                                      ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]                                                                                                                                                      ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                 ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]                                                                                                                          ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[1]                                                                                                                                                ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[2]                                                                                                                                                ; 8       ;
; new_doom:V1|de2_ps2_1:the_de2_ps2_1|de2_ps2:de2_ps2_1|PS2_Ctrl:U1|Scan_Code[5]~11                                                                                                                                              ; 8       ;
; new_doom:V1|cpu_0:the_cpu_0|M_status_reg_pie~2                                                                                                                                                                                 ; 8       ;
; framerate_calc:V6|frame_count~0                                                                                                                                                                                                ; 8       ;
; new_doom:V1|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|wdata[2]~0                                                                                                                             ; 8       ;
; ray_FSM:V8|lineheight[1]                                                                                                                                                                                                       ; 8       ;
; new_doom:V1|cpu_0:the_cpu_0|ic_fill_valid_bits_en                                                                                                                                                                              ; 8       ;
; ray_FSM:V8|isSide2                                                                                                                                                                                                             ; 8       ;
; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|process_2~1                                                                                                                                                     ; 8       ;
; ray_FSM:V8|rayPosY[21]                                                                                                                                                                                                         ; 8       ;
; ray_FSM:V8|mapSpot2[3]~4                                                                                                                                                                                                       ; 8       ;
; new_doom:V1|cpu_0:the_cpu_0|M_st_data[31]                                                                                                                                                                                      ; 8       ;
; new_doom:V1|cpu_0:the_cpu_0|M_st_data[30]                                                                                                                                                                                      ; 8       ;
; new_doom:V1|cpu_0:the_cpu_0|M_st_data[29]                                                                                                                                                                                      ; 8       ;
; new_doom:V1|cpu_0:the_cpu_0|M_st_data[28]                                                                                                                                                                                      ; 8       ;
; new_doom:V1|cpu_0:the_cpu_0|M_st_data[27]                                                                                                                                                                                      ; 8       ;
; new_doom:V1|cpu_0:the_cpu_0|M_st_data[26]                                                                                                                                                                                      ; 8       ;
; new_doom:V1|cpu_0:the_cpu_0|M_st_data[25]                                                                                                                                                                                      ; 8       ;
; new_doom:V1|cpu_0:the_cpu_0|M_st_data[24]                                                                                                                                                                                      ; 8       ;
; new_doom:V1|cpu_0:the_cpu_0|M_rot_pass3                                                                                                                                                                                        ; 8       ;
; new_doom:V1|cpu_0:the_cpu_0|M_rot_sel_fill3                                                                                                                                                                                    ; 8       ;
; new_doom:V1|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_instruction_master_granted_cpu_0_jtag_debug_module~0                                                                                          ; 8       ;
; new_doom:V1|cpu_0:the_cpu_0|M_rot_pass2                                                                                                                                                                                        ; 8       ;
; new_doom:V1|cpu_0:the_cpu_0|M_rot_sel_fill2                                                                                                                                                                                    ; 8       ;
; new_doom:V1|cpu_0:the_cpu_0|Equal2~0                                                                                                                                                                                           ; 8       ;
; new_doom:V1|cpu_0:the_cpu_0|av_fill_bit                                                                                                                                                                                        ; 8       ;
; new_doom:V1|cpu_0:the_cpu_0|M_rot_pass1                                                                                                                                                                                        ; 8       ;
; new_doom:V1|cpu_0:the_cpu_0|M_rot_sel_fill1                                                                                                                                                                                    ; 8       ;
; new_doom:V1|cpu_0:the_cpu_0|M_wr_data_unfiltered[25]~65                                                                                                                                                                        ; 8       ;
; new_doom:V1|cpu_0:the_cpu_0|M_wr_data_unfiltered[26]~63                                                                                                                                                                        ; 8       ;
; new_doom:V1|cpu_0:the_cpu_0|M_wr_data_unfiltered[27]~61                                                                                                                                                                        ; 8       ;
; new_doom:V1|cpu_0:the_cpu_0|M_wr_data_unfiltered[28]~59                                                                                                                                                                        ; 8       ;
; new_doom:V1|cpu_0:the_cpu_0|M_wr_data_unfiltered[29]~57                                                                                                                                                                        ; 8       ;
; new_doom:V1|cpu_0:the_cpu_0|M_wr_data_unfiltered[30]~55                                                                                                                                                                        ; 8       ;
; new_doom:V1|cpu_0:the_cpu_0|M_ld_align_sh8                                                                                                                                                                                     ; 8       ;
; new_doom:V1|cpu_0:the_cpu_0|M_rot_pass0                                                                                                                                                                                        ; 8       ;
; new_doom:V1|cpu_0:the_cpu_0|M_rot_sel_fill0                                                                                                                                                                                    ; 8       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|ram_address_b[1]~0                                                                                                                                                  ; 8       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|ram_address_a[1]~0                                                                                                                                                  ; 8       ;
; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|sdram_0_s1_arb_share_counter_next_value[0]~0                                                                                                                                  ; 8       ;
; new_doom:V1|sdram_0:the_sdram_0|active_addr[0]~2                                                                                                                                                                               ; 8       ;
; texture_rom:V4|Mux16~57                                                                                                                                                                                                        ; 8       ;
; texture_rom:V4|Mux3~587                                                                                                                                                                                                        ; 8       ;
; texture_rom:V4|Mux3~541                                                                                                                                                                                                        ; 8       ;
; texture_rom:V4|Mux1~78                                                                                                                                                                                                         ; 8       ;
; texture_rom:V4|Mux11~70                                                                                                                                                                                                        ; 8       ;
; texture_rom:V4|Mux1~75                                                                                                                                                                                                         ; 8       ;
; texture_rom:V4|Mux4~603                                                                                                                                                                                                        ; 8       ;
; texture_rom:V4|Mux4~56                                                                                                                                                                                                         ; 8       ;
; texture_rom:V4|Mux5~918                                                                                                                                                                                                        ; 8       ;
; texture_rom:V4|Mux3~42                                                                                                                                                                                                         ; 8       ;
; texture_rom:V4|Mux5~155                                                                                                                                                                                                        ; 8       ;
; texture_rom:V4|Mux5~105                                                                                                                                                                                                        ; 8       ;
; memcustom:V5|Selector95~3                                                                                                                                                                                                      ; 8       ;
; new_doom:V1|cpu_0:the_cpu_0|M_wr_data_unfiltered[24]~51                                                                                                                                                                        ; 8       ;
; new_doom:V1|cpu_0:the_cpu_0|Equal184~0                                                                                                                                                                                         ; 8       ;
; new_doom:V1|sdram_0:the_sdram_0|m_next[4]                                                                                                                                                                                      ; 8       ;
; new_doom:V1|sdram_0:the_sdram_0|Mux118~0                                                                                                                                                                                       ; 8       ;
; ray_FSM:V8|rayPosY[16]                                                                                                                                                                                                         ; 8       ;
; ray_FSM:V8|rayPosY[17]                                                                                                                                                                                                         ; 8       ;
; ray_FSM:V8|rayPosY[18]                                                                                                                                                                                                         ; 8       ;
; ray_FSM:V8|rayPosY[19]                                                                                                                                                                                                         ; 8       ;
; ray_FSM:V8|rayPosY[20]                                                                                                                                                                                                         ; 8       ;
; new_doom:V1|cpu_0:the_cpu_0|M_st_data[10]                                                                                                                                                                                      ; 8       ;
; new_doom:V1|cpu_0:the_cpu_0|M_st_data[9]                                                                                                                                                                                       ; 8       ;
; new_doom:V1|cpu_0:the_cpu_0|M_st_data[8]                                                                                                                                                                                       ; 8       ;
; new_doom:V1|cpu_0:the_cpu_0|M_st_data[23]                                                                                                                                                                                      ; 8       ;
; new_doom:V1|cpu_0:the_cpu_0|M_st_data[22]                                                                                                                                                                                      ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]                                                                                                                          ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]                                                                                                                          ; 7       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|rdcnt_addr_ena~_wirecell                                                                                                                                            ; 7       ;
; ray_FSM:V8|lineheight[5]                                                                                                                                                                                                       ; 7       ;
; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_full                                              ; 7       ;
; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_full                                              ; 7       ;
; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|process_1~0                                                                  ; 7       ;
; new_doom:V1|cpu_0:the_cpu_0|ic_fill_ap_offset[2]~0                                                                                                                                                                             ; 7       ;
; ray_FSM:V8|rayPosX[26]                                                                                                                                                                                                         ; 7       ;
; ray_FSM:V8|rayPosX[24]                                                                                                                                                                                                         ; 7       ;
; ray_FSM:V8|rayPosX[22]                                                                                                                                                                                                         ; 7       ;
; ray_FSM:V8|rayPosX[23]                                                                                                                                                                                                         ; 7       ;
; ray_FSM:V8|rayPosY[22]                                                                                                                                                                                                         ; 7       ;
; ray_FSM:V8|rayPosY[23]                                                                                                                                                                                                         ; 7       ;
; ray_FSM:V8|rayPosY[25]                                                                                                                                                                                                         ; 7       ;
; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|updated_one_count~1                                                          ; 7       ;
; texture_rom:V4|Mux5~1066                                                                                                                                                                                                       ; 7       ;
; texture_rom:V4|Mux2~1119                                                                                                                                                                                                       ; 7       ;
; texture_rom:V4|Mux2~1117                                                                                                                                                                                                       ; 7       ;
; texture_rom:V4|Mux5~1062                                                                                                                                                                                                       ; 7       ;
; texture_rom:V4|Mux5~1061                                                                                                                                                                                                       ; 7       ;
; texture_rom:V4|Mux7~61                                                                                                                                                                                                         ; 7       ;
; texture_rom:V4|Mux2~590                                                                                                                                                                                                        ; 7       ;
; texture_rom:V4|Mux5~1060                                                                                                                                                                                                       ; 7       ;
; texture_rom:V4|Mux3~614                                                                                                                                                                                                        ; 7       ;
; texture_rom:V4|Mux4~1114                                                                                                                                                                                                       ; 7       ;
; texture_rom:V4|Mux14~71                                                                                                                                                                                                        ; 7       ;
; texture_rom:V4|Mux4~1099                                                                                                                                                                                                       ; 7       ;
; texture_rom:V4|Mux4~604                                                                                                                                                                                                        ; 7       ;
; texture_rom:V4|Mux4~422                                                                                                                                                                                                        ; 7       ;
; texture_rom:V4|Mux1~73                                                                                                                                                                                                         ; 7       ;
; texture_rom:V4|Mux4~185                                                                                                                                                                                                        ; 7       ;
; texture_rom:V4|Mux5~1054                                                                                                                                                                                                       ; 7       ;
; texture_rom:V4|Mux5~577                                                                                                                                                                                                        ; 7       ;
; texture_rom:V4|Mux5~507                                                                                                                                                                                                        ; 7       ;
; texture_rom:V4|Mux5~411                                                                                                                                                                                                        ; 7       ;
; texture_rom:V4|Mux16~51                                                                                                                                                                                                        ; 7       ;
; de2_vga_raster:V2|vga_vblank                                                                                                                                                                                                   ; 7       ;
; new_doom:V1|cpu_0:the_cpu_0|M_wr_data_unfiltered[22]~43                                                                                                                                                                        ; 7       ;
; new_doom:V1|cpu_0:the_cpu_0|M_wr_data_unfiltered[23]~41                                                                                                                                                                        ; 7       ;
; new_doom:V1|jtag_uart_0:the_jtag_uart_0|process_2~0                                                                                                                                                                            ; 7       ;
; new_doom:V1|cpu_0:the_cpu_0|M_valid_from_E                                                                                                                                                                                     ; 7       ;
; de2_vga_raster:V2|Cur_Col[4]                                                                                                                                                                                                   ; 7       ;
; new_doom:V1|sdram_0:the_sdram_0|m_next[0]                                                                                                                                                                                      ; 7       ;
; new_doom:V1|sdram_0:the_sdram_0|m_next[7]                                                                                                                                                                                      ; 7       ;
; new_doom:V1|sdram_0:the_sdram_0|i_addr[11]                                                                                                                                                                                     ; 7       ;
; new_doom:V1|cpu_0:the_cpu_0|M_alu_result[12]                                                                                                                                                                                   ; 7       ;
; new_doom:V1|cpu_0:the_cpu_0|M_alu_result[8]                                                                                                                                                                                    ; 7       ;
; ray_FSM:V8|rayPosX[27]                                                                                                                                                                                                         ; 7       ;
; ray_FSM:V8|rayPosX[25]                                                                                                                                                                                                         ; 7       ;
; ray_FSM:V8|rayPosX[0]                                                                                                                                                                                                          ; 7       ;
; ray_FSM:V8|rayPosX[16]                                                                                                                                                                                                         ; 7       ;
; ray_FSM:V8|rayPosX[17]                                                                                                                                                                                                         ; 7       ;
; ray_FSM:V8|rayPosX[18]                                                                                                                                                                                                         ; 7       ;
; ray_FSM:V8|rayPosX[19]                                                                                                                                                                                                         ; 7       ;
; ray_FSM:V8|rayPosX[20]                                                                                                                                                                                                         ; 7       ;
; ray_FSM:V8|rayPosX[21]                                                                                                                                                                                                         ; 7       ;
; ray_FSM:V8|rayPosY[0]                                                                                                                                                                                                          ; 7       ;
; ray_FSM:V8|rayPosY[10]                                                                                                                                                                                                         ; 7       ;
; ray_FSM:V8|rayPosY[11]                                                                                                                                                                                                         ; 7       ;
; ray_FSM:V8|rayPosY[12]                                                                                                                                                                                                         ; 7       ;
; ray_FSM:V8|rayPosY[13]                                                                                                                                                                                                         ; 7       ;
; ray_FSM:V8|rayPosY[14]                                                                                                                                                                                                         ; 7       ;
; ray_FSM:V8|rayPosY[15]                                                                                                                                                                                                         ; 7       ;
; ray_FSM:V8|rayPosY[24]                                                                                                                                                                                                         ; 7       ;
; ray_FSM:V8|rayPosY[26]                                                                                                                                                                                                         ; 7       ;
; ray_FSM:V8|rayPosY[27]                                                                                                                                                                                                         ; 7       ;
; ray_FSM:V8|rayPosX2[0]                                                                                                                                                                                                         ; 7       ;
; ray_FSM:V8|rayPosY2[0]                                                                                                                                                                                                         ; 7       ;
; new_doom:V1|cpu_0:the_cpu_0|M_st_data[15]                                                                                                                                                                                      ; 7       ;
; new_doom:V1|cpu_0:the_cpu_0|M_st_data[14]                                                                                                                                                                                      ; 7       ;
; new_doom:V1|cpu_0:the_cpu_0|M_st_data[13]                                                                                                                                                                                      ; 7       ;
; new_doom:V1|cpu_0:the_cpu_0|M_st_data[12]                                                                                                                                                                                      ; 7       ;
; new_doom:V1|cpu_0:the_cpu_0|M_st_data[11]                                                                                                                                                                                      ; 7       ;
; new_doom:V1|cpu_0:the_cpu_0|M_st_data[21]                                                                                                                                                                                      ; 7       ;
; new_doom:V1|cpu_0:the_cpu_0|M_st_data[20]                                                                                                                                                                                      ; 7       ;
; new_doom:V1|cpu_0:the_cpu_0|M_st_data[19]                                                                                                                                                                                      ; 7       ;
; new_doom:V1|cpu_0:the_cpu_0|M_st_data[18]                                                                                                                                                                                      ; 7       ;
; new_doom:V1|cpu_0:the_cpu_0|M_st_data[17]                                                                                                                                                                                      ; 7       ;
; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[31]~15                                                                                                                                                                                  ; 7       ;
; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[24]~8                                                                                                                                                                                   ; 7       ;
; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[19]~3                                                                                                                                                                                   ; 7       ;
; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[20]~4                                                                                                                                                                                   ; 7       ;
; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[21]~5                                                                                                                                                                                   ; 7       ;
; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[22]~6                                                                                                                                                                                   ; 7       ;
; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[23]~7                                                                                                                                                                                   ; 7       ;
; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[18]~2                                                                                                                                                                                   ; 7       ;
; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[17]~1                                                                                                                                                                                   ; 7       ;
; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[16]~0                                                                                                                                                                                   ; 7       ;
; new_doom:V1|cpu_0:the_cpu_0|M_st_data[16]                                                                                                                                                                                      ; 7       ;
; new_doom:V1|sdram_0:the_sdram_0|m_next[3]                                                                                                                                                                                      ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                                                 ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]                                                                                                                                                      ; 6       ;
; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                 ; 6       ;
; ray_FSM:V8|floorY[17]~24                                                                                                                                                                                                       ; 6       ;
; ray_FSM:V8|bitselect[24]                                                                                                                                                                                                       ; 6       ;
; ray_FSM:V8|bitselect[11]                                                                                                                                                                                                       ; 6       ;
; ray_FSM:V8|bitselect[10]                                                                                                                                                                                                       ; 6       ;
; ray_FSM:V8|tmplineNum[31]                                                                                                                                                                                                      ; 6       ;
; ray_FSM:V8|count[10]                                                                                                                                                                                                           ; 6       ;
; ray_FSM:V8|count[11]                                                                                                                                                                                                           ; 6       ;
; ray_FSM:V8|count[12]                                                                                                                                                                                                           ; 6       ;
; ray_FSM:V8|count[13]                                                                                                                                                                                                           ; 6       ;
; ray_FSM:V8|count[14]                                                                                                                                                                                                           ; 6       ;
; ray_FSM:V8|count[15]                                                                                                                                                                                                           ; 6       ;
; ray_FSM:V8|count[16]                                                                                                                                                                                                           ; 6       ;
; ray_FSM:V8|count[17]                                                                                                                                                                                                           ; 6       ;
; ray_FSM:V8|count[18]                                                                                                                                                                                                           ; 6       ;
; ray_FSM:V8|count[19]                                                                                                                                                                                                           ; 6       ;
; ray_FSM:V8|count[20]                                                                                                                                                                                                           ; 6       ;
; ray_FSM:V8|count[21]                                                                                                                                                                                                           ; 6       ;
; ray_FSM:V8|count[22]                                                                                                                                                                                                           ; 6       ;
; ray_FSM:V8|count[23]                                                                                                                                                                                                           ; 6       ;
; ray_FSM:V8|count[24]                                                                                                                                                                                                           ; 6       ;
; ray_FSM:V8|count[25]                                                                                                                                                                                                           ; 6       ;
; ray_FSM:V8|count[26]                                                                                                                                                                                                           ; 6       ;
; ray_FSM:V8|count[27]                                                                                                                                                                                                           ; 6       ;
; ray_FSM:V8|count[28]                                                                                                                                                                                                           ; 6       ;
; ray_FSM:V8|count[29]                                                                                                                                                                                                           ; 6       ;
; ray_FSM:V8|count[30]                                                                                                                                                                                                           ; 6       ;
; ray_FSM:V8|bitselect[1]                                                                                                                                                                                                        ; 6       ;
; ray_FSM:V8|bitselect[2]                                                                                                                                                                                                        ; 6       ;
; ray_FSM:V8|bitselect[3]                                                                                                                                                                                                        ; 6       ;
; ray_FSM:V8|bitselect[4]                                                                                                                                                                                                        ; 6       ;
; ray_FSM:V8|bitselect[5]                                                                                                                                                                                                        ; 6       ;
; ray_FSM:V8|bitselect[6]                                                                                                                                                                                                        ; 6       ;
; ray_FSM:V8|bitselect[7]                                                                                                                                                                                                        ; 6       ;
; ray_FSM:V8|bitselect[8]                                                                                                                                                                                                        ; 6       ;
; ray_FSM:V8|bitselect[9]                                                                                                                                                                                                        ; 6       ;
; ray_FSM:V8|lineheight[17]                                                                                                                                                                                                      ; 6       ;
; ray_FSM:V8|lineheight[16]                                                                                                                                                                                                      ; 6       ;
; ray_FSM:V8|lineheight[15]                                                                                                                                                                                                      ; 6       ;
; ray_FSM:V8|lineheight[14]                                                                                                                                                                                                      ; 6       ;
; ray_FSM:V8|lineheight[13]                                                                                                                                                                                                      ; 6       ;
; ray_FSM:V8|lineheight[12]                                                                                                                                                                                                      ; 6       ;
; ray_FSM:V8|lineheight[11]                                                                                                                                                                                                      ; 6       ;
; ray_FSM:V8|lineheight[10]                                                                                                                                                                                                      ; 6       ;
; ray_FSM:V8|lineheight[2]                                                                                                                                                                                                       ; 6       ;
; ray_FSM:V8|lineheight[3]                                                                                                                                                                                                       ; 6       ;
; ray_FSM:V8|lineheight[4]                                                                                                                                                                                                       ; 6       ;
; ray_FSM:V8|lineheight[6]                                                                                                                                                                                                       ; 6       ;
; ray_FSM:V8|lineheight[7]                                                                                                                                                                                                       ; 6       ;
; ray_FSM:V8|lineheight[8]                                                                                                                                                                                                       ; 6       ;
; ray_FSM:V8|lineheight[9]                                                                                                                                                                                                       ; 6       ;
; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                 ; 6       ;
; new_doom:V1|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|t_ena~reg0                                                                                                                             ; 6       ;
; ray_FSM:V8|process_1~1                                                                                                                                                                                                         ; 6       ;
; ray_FSM:V8|process_1~0                                                                                                                                                                                                         ; 6       ;
; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty                                         ; 6       ;
; new_doom:V1|cpu_0:the_cpu_0|E_ctrl_shift_rot_left                                                                                                                                                                              ; 6       ;
; new_doom:V1|niosInterface_1_0:the_niosInterface_1_0|niosInterface:niosinterface_1_0|nios_data[63]~1                                                                                                                            ; 6       ;
; ray_FSM:V8|Mux4~15                                                                                                                                                                                                             ; 6       ;
; ray_FSM:V8|WideOr0~0                                                                                                                                                                                                           ; 6       ;
; ray_FSM:V8|rayPosY2[21]                                                                                                                                                                                                        ; 6       ;
; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1|stage_0                                                        ; 6       ;
; new_doom:V1|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_jtag_debug_module_arbitration_holdoff_internal~0                                                                                              ; 6       ;
; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|sdram_0_s1_arbitration_holdoff_internal~0                                                                                                                                     ; 6       ;
; new_doom:V1|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|process_2~0                                                                                                                          ; 6       ;
; new_doom:V1|sdram_0:the_sdram_0|Mux44~0                                                                                                                                                                                        ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_u0c:wrptr_gp|counter10a[1]                                                                                                                            ; 6       ;
; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_0_jtag_debug_module_phy|virtual_state_cdr                       ; 6       ;
; texture_rom:V4|Mux7~743                                                                                                                                                                                                        ; 6       ;
; texture_rom:V4|Mux7~65                                                                                                                                                                                                         ; 6       ;
; texture_rom:V4|Mux11~990                                                                                                                                                                                                       ; 6       ;
; texture_rom:V4|Mux2~1120                                                                                                                                                                                                       ; 6       ;
; texture_rom:V4|Mux0~333                                                                                                                                                                                                        ; 6       ;
; texture_rom:V4|Mux0~102                                                                                                                                                                                                        ; 6       ;
; texture_rom:V4|Mux2~693                                                                                                                                                                                                        ; 6       ;
; texture_rom:V4|Mux7~60                                                                                                                                                                                                         ; 6       ;
; texture_rom:V4|Mux12~120                                                                                                                                                                                                       ; 6       ;
; texture_rom:V4|Mux2~239                                                                                                                                                                                                        ; 6       ;
; texture_rom:V4|Mux4~1115                                                                                                                                                                                                       ; 6       ;
; texture_rom:V4|Mux1~77                                                                                                                                                                                                         ; 6       ;
; texture_rom:V4|Mux3~168                                                                                                                                                                                                        ; 6       ;
; texture_rom:V4|Mux16~53                                                                                                                                                                                                        ; 6       ;
; texture_rom:V4|Mux3~47                                                                                                                                                                                                         ; 6       ;
; texture_rom:V4|Mux4~264                                                                                                                                                                                                        ; 6       ;
; texture_rom:V4|Mux5~652                                                                                                                                                                                                        ; 6       ;
; texture_rom:V4|Mux8~58                                                                                                                                                                                                         ; 6       ;
; texture_rom:V4|Mux0~75                                                                                                                                                                                                         ; 6       ;
; texture_rom:V4|Mux5~375                                                                                                                                                                                                        ; 6       ;
; texture_rom:V4|Mux5~370                                                                                                                                                                                                        ; 6       ;
; texture_rom:V4|Mux5~313                                                                                                                                                                                                        ; 6       ;
; texture_rom:V4|Mux13~88                                                                                                                                                                                                        ; 6       ;
; de2_vga_raster:V2|Col_Draw_sky                                                                                                                                                                                                 ; 6       ;
; new_doom:V1|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_jtag_debug_module_arb_addend[1]                                                                                                               ; 6       ;
; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1|fifo_contains_ones_n                                           ; 6       ;
; new_doom:V1|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_jtag_debug_module_arb_addend[0]                                                                                                               ; 6       ;
; new_doom:V1|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_jtag_debug_module_slavearbiterlockenable                                                                                                      ; 6       ;
; new_doom:V1|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_instruction_master_requests_cpu_0_jtag_debug_module~4                                                                                         ; 6       ;
; new_doom:V1|cpu_0:the_cpu_0|E_hbreak_req                                                                                                                                                                                       ; 6       ;
; new_doom:V1|cpu_0:the_cpu_0|E_iw[13]                                                                                                                                                                                           ; 6       ;
; new_doom:V1|cpu_0:the_cpu_0|E_iw[15]                                                                                                                                                                                           ; 6       ;
; new_doom:V1|cpu_0:the_cpu_0|E_iw[16]                                                                                                                                                                                           ; 6       ;
; new_doom:V1|cpu_0:the_cpu_0|latched_oci_tb_hbreak_req                                                                                                                                                                          ; 6       ;
; new_doom:V1|cpu_0:the_cpu_0|E_src1[15]~15                                                                                                                                                                                      ; 6       ;
; new_doom:V1|cpu_0:the_cpu_0|E_src1[14]~14                                                                                                                                                                                      ; 6       ;
; new_doom:V1|cpu_0:the_cpu_0|E_src1[13]~13                                                                                                                                                                                      ; 6       ;
; new_doom:V1|cpu_0:the_cpu_0|E_src1[12]~12                                                                                                                                                                                      ; 6       ;
; new_doom:V1|cpu_0:the_cpu_0|E_src1[11]~11                                                                                                                                                                                      ; 6       ;
; new_doom:V1|cpu_0:the_cpu_0|E_src1[10]~10                                                                                                                                                                                      ; 6       ;
; new_doom:V1|cpu_0:the_cpu_0|E_src1[9]~9                                                                                                                                                                                        ; 6       ;
; new_doom:V1|cpu_0:the_cpu_0|E_src1[8]~8                                                                                                                                                                                        ; 6       ;
; new_doom:V1|cpu_0:the_cpu_0|E_src1[7]~7                                                                                                                                                                                        ; 6       ;
; new_doom:V1|cpu_0:the_cpu_0|E_src1[6]~6                                                                                                                                                                                        ; 6       ;
; new_doom:V1|cpu_0:the_cpu_0|E_src1[5]~5                                                                                                                                                                                        ; 6       ;
; new_doom:V1|cpu_0:the_cpu_0|E_src1[4]~4                                                                                                                                                                                        ; 6       ;
; new_doom:V1|cpu_0:the_cpu_0|E_src1[3]~3                                                                                                                                                                                        ; 6       ;
; new_doom:V1|cpu_0:the_cpu_0|E_src1[2]~0                                                                                                                                                                                        ; 6       ;
; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|sdram_0_s1_arb_addend[0]                                                                                                                                                      ; 6       ;
; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|sdram_0_s1_arb_addend[1]                                                                                                                                                      ; 6       ;
; new_doom:V1|cpu_0:the_cpu_0|M_alu_result[14]                                                                                                                                                                                   ; 6       ;
; new_doom:V1|cpu_0:the_cpu_0|M_alu_result[13]                                                                                                                                                                                   ; 6       ;
; new_doom:V1|cpu_0:the_cpu_0|M_alu_result[11]                                                                                                                                                                                   ; 6       ;
; new_doom:V1|cpu_0:the_cpu_0|M_alu_result[10]                                                                                                                                                                                   ; 6       ;
; new_doom:V1|cpu_0:the_cpu_0|M_alu_result[9]                                                                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[147]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[139]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[140]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[141]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[142]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[143]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[144]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[145]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[146]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[138]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[75]                                                                                                                                     ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[76]                                                                                                                                     ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[77]                                                                                                                                     ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[78]                                                                                                                                     ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[79]                                                                                                                                     ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[80]                                                                                                                                     ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[81]                                                                                                                                     ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[100]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[101]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[102]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[103]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[104]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[105]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[106]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[107]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[108]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[109]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[110]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[111]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[112]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[113]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[114]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[115]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[116]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[117]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[136]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[137]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[67]                                                                                                                                     ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[68]                                                                                                                                     ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[69]                                                                                                                                     ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[70]                                                                                                                                     ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[71]                                                                                                                                     ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[72]                                                                                                                                     ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[73]                                                                                                                                     ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[74]                                                                                                                                     ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[66]                                                                                                                                     ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[91]                                                                                                                                     ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[92]                                                                                                                                     ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[93]                                                                                                                                     ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[94]                                                                                                                                     ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[95]                                                                                                                                     ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[96]                                                                                                                                     ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[97]                                                                                                                                     ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[98]                                                                                                                                     ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[99]                                                                                                                                     ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[118]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[119]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[120]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[121]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[122]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[123]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[124]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[125]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[126]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[127]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[128]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[129]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[130]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[131]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[132]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[133]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[134]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[135]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[65]                                                                                                                                     ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[84]                                                                                                                                     ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[85]                                                                                                                                     ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[86]                                                                                                                                     ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[87]                                                                                                                                     ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[88]                                                                                                                                     ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[89]                                                                                                                                     ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[90]                                                                                                                                     ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[64]                                                                                                                                     ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[35]                                                                                                                                     ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[36]                                                                                                                                     ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[37]                                                                                                                                     ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[38]                                                                                                                                     ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[39]                                                                                                                                     ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[40]                                                                                                                                     ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[41]                                                                                                                                     ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[42]                                                                                                                                     ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[43]                                                                                                                                     ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[46]                                                                                                                                     ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[47]                                                                                                                                     ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[48]                                                                                                                                     ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[49]                                                                                                                                     ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[50]                                                                                                                                     ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[51]                                                                                                                                     ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[52]                                                                                                                                     ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[53]                                                                                                                                     ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[54]                                                                                                                                     ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[55]                                                                                                                                     ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[56]                                                                                                                                     ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[57]                                                                                                                                     ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[58]                                                                                                                                     ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[59]                                                                                                                                     ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[60]                                                                                                                                     ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[61]                                                                                                                                     ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[82]                                                                                                                                     ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[83]                                                                                                                                     ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[27]                                                                                                                                     ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[28]                                                                                                                                     ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[29]                                                                                                                                     ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[30]                                                                                                                                     ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[31]                                                                                                                                     ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[32]                                                                                                                                     ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[33]                                                                                                                                     ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[34]                                                                                                                                     ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[26]                                                                                                                                     ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[194]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[195]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[196]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[197]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[198]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[199]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[200]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[201]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[202]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[203]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[204]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[207]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[208]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[209]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[210]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[211]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[212]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[213]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[214]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[215]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[216]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[217]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[218]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[219]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[220]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[221]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[222]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[45]                                                                                                                                     ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[187]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[188]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[189]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[190]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[191]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[192]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[193]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[44]                                                                                                                                     ; 6       ;
; ray_FSM:V8|rayPosX[28]                                                                                                                                                                                                         ; 6       ;
; ray_FSM:V8|rayPosX[29]                                                                                                                                                                                                         ; 6       ;
; ray_FSM:V8|rayPosX[30]                                                                                                                                                                                                         ; 6       ;
; ray_FSM:V8|rayPosX[31]                                                                                                                                                                                                         ; 6       ;
; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[0]                      ; 6       ;
; new_doom:V1|de2_ps2_1:the_de2_ps2_1|de2_ps2:de2_ps2_1|PS2_Ctrl:U1|State                                                                                                                                                        ; 6       ;
; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[0]                      ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[17]                                                                                                                                     ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[18]                                                                                                                                     ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[19]                                                                                                                                     ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[20]                                                                                                                                     ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[21]                                                                                                                                     ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[22]                                                                                                                                     ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[23]                                                                                                                                     ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[24]                                                                                                                                     ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[25]                                                                                                                                     ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[62]                                                                                                                                     ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[63]                                                                                                                                     ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[172]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[173]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[174]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[175]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[176]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[177]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[205]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[206]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[224]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[225]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[226]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[227]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[228]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[229]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[230]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[231]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[3]                                                                                                                                      ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[4]                                                                                                                                      ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[5]                                                                                                                                      ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[6]                                                                                                                                      ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[7]                                                                                                                                      ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[8]                                                                                                                                      ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[9]                                                                                                                                      ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[10]                                                                                                                                     ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[2]                                                                                                                                      ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[163]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[164]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[165]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[166]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[167]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[168]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[169]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[178]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[179]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[180]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[181]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[182]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[183]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[184]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[185]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[186]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[223]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[238]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[239]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[240]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[12]                                                                                                                                     ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[13]                                                                                                                                     ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[14]                                                                                                                                     ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[15]                                                                                                                                     ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[16]                                                                                                                                     ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[160]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[161]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[162]                                                                                                                                    ; 6       ;
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[11]                                                                                                                                     ; 6       ;
; ray_FSM:V8|rayPosY[31]                                                                                                                                                                                                         ; 6       ;
; ray_FSM:V8|rayPosY[30]                                                                                                                                                                                                         ; 6       ;
; ray_FSM:V8|rayPosY[29]                                                                                                                                                                                                         ; 6       ;
; ray_FSM:V8|rayPosX[10]                                                                                                                                                                                                         ; 6       ;
; ray_FSM:V8|rayPosX[11]                                                                                                                                                                                                         ; 6       ;
; ray_FSM:V8|rayPosX[12]                                                                                                                                                                                                         ; 6       ;
; ray_FSM:V8|rayPosX[13]                                                                                                                                                                                                         ; 6       ;
; ray_FSM:V8|rayPosX[14]                                                                                                                                                                                                         ; 6       ;
; ray_FSM:V8|rayPosX[15]                                                                                                                                                                                                         ; 6       ;
; ray_FSM:V8|rayPosY[28]                                                                                                                                                                                                         ; 6       ;
; ray_FSM:V8|rayPosX2[16]                                                                                                                                                                                                        ; 6       ;
; ray_FSM:V8|rayPosX2[17]                                                                                                                                                                                                        ; 6       ;
; ray_FSM:V8|rayPosX2[18]                                                                                                                                                                                                        ; 6       ;
; ray_FSM:V8|rayPosX2[19]                                                                                                                                                                                                        ; 6       ;
; ray_FSM:V8|rayPosX2[20]                                                                                                                                                                                                        ; 6       ;
; ray_FSM:V8|rayPosX2[21]                                                                                                                                                                                                        ; 6       ;
; ray_FSM:V8|rayPosY2[16]                                                                                                                                                                                                        ; 6       ;
; ray_FSM:V8|rayPosY2[17]                                                                                                                                                                                                        ; 6       ;
; ray_FSM:V8|rayPosY2[18]                                                                                                                                                                                                        ; 6       ;
; ray_FSM:V8|rayPosY2[19]                                                                                                                                                                                                        ; 6       ;
; ray_FSM:V8|rayPosY2[20]                                                                                                                                                                                                        ; 6       ;
; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[25]~9                                                                                                                                                                                   ; 6       ;
; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[26]~10                                                                                                                                                                                  ; 6       ;
; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[27]~11                                                                                                                                                                                  ; 6       ;
; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[28]~12                                                                                                                                                                                  ; 6       ;
; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[29]~13                                                                                                                                                                                  ; 6       ;
; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[30]~14                                                                                                                                                                                  ; 6       ;
; ray_FSM:V8|mapSpot[0]                                                                                                                                                                                                          ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]~17                                                                                                                                                   ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]~9                                                                                                                        ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]~8                                                                                                                        ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~8                                                                                                                                              ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~7                                                                                                                                              ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][0]~9                                                                                                                                           ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][0]~2                                                                                                                                           ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]~2                                                                                                                                                    ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_dr_scan_reg                                                                                                                                              ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]~12                                                                                                                                                 ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~5                                                                                                                                                  ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_proc~0                                                                                                                                                       ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                                                                               ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]                                                                                                                          ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]                                                                                                                          ; 5       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                                                                                                                                                                                         ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF                               ; Location                                                                                                                                                                                                                                                                                                           ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ALTSYNCRAM                                                                                                                                                                ; AUTO ; Simple Dual Port ; Dual Clocks  ; 4            ; 256          ; 4            ; 256          ; yes                    ; no                      ; yes                    ; yes                     ; 1024   ; 4                           ; 226                         ; 4                           ; 226                         ; 904                 ; 7    ; None                              ; M4K_X13_Y18, M4K_X13_Y27, M4K_X52_Y29, M4K_X26_Y20, M4K_X26_Y19, M4K_X13_Y23, M4K_X26_Y27                                                                                                                                                                                                                          ;
; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ALTSYNCRAM                                                                                                                                                     ; AUTO ; Single Port      ; Single Clock ; 512          ; 256          ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 131072 ; 512                         ; 216                         ; --                          ; --                          ; 110592              ; 24   ; None                              ; M4K_X13_Y9, M4K_X13_Y10, M4K_X13_Y12, M4K_X13_Y19, M4K_X13_Y30, M4K_X13_Y32, M4K_X26_Y32, M4K_X52_Y31, M4K_X52_Y25, M4K_X52_Y27, M4K_X52_Y17, M4K_X52_Y19, M4K_X26_Y12, M4K_X26_Y18, M4K_X26_Y6, M4K_X26_Y10, M4K_X52_Y11, M4K_X52_Y8, M4K_X52_Y10, M4K_X52_Y6, M4K_X26_Y26, M4K_X13_Y25, M4K_X13_Y24, M4K_X13_Y28 ;
; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ALTSYNCRAM                                                                                                                                                     ; AUTO ; Single Port      ; Single Clock ; 512          ; 256          ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 131072 ; 512                         ; 216                         ; --                          ; --                          ; 110592              ; 24   ; None                              ; M4K_X13_Y8, M4K_X13_Y11, M4K_X13_Y13, M4K_X13_Y20, M4K_X13_Y31, M4K_X26_Y33, M4K_X13_Y29, M4K_X52_Y30, M4K_X52_Y28, M4K_X52_Y26, M4K_X52_Y18, M4K_X52_Y20, M4K_X26_Y11, M4K_X26_Y16, M4K_X26_Y7, M4K_X26_Y9, M4K_X52_Y12, M4K_X26_Y8, M4K_X52_Y9, M4K_X52_Y7, M4K_X26_Y25, M4K_X13_Y22, M4K_X13_Y21, M4K_X13_Y26   ;
; memcustom:V5|mem_custom_2_b:M1|altsyncram:altsyncram_component|altsyncram_t7a1:auto_generated|ALTSYNCRAM                                                                                                                                                     ; AUTO ; Single Port      ; Single Clock ; 128          ; 256          ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 32768  ; 128                         ; 216                         ; --                          ; --                          ; 27648               ; 6    ; None                              ; M4K_X13_Y14, M4K_X26_Y30, M4K_X52_Y21, M4K_X26_Y14, M4K_X52_Y14, M4K_X26_Y22                                                                                                                                                                                                                                       ;
; memcustom:V5|mem_custom_2_b:M4|altsyncram:altsyncram_component|altsyncram_t7a1:auto_generated|ALTSYNCRAM                                                                                                                                                     ; AUTO ; Single Port      ; Single Clock ; 128          ; 256          ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 32768  ; 128                         ; 216                         ; --                          ; --                          ; 27648               ; 6    ; None                              ; M4K_X13_Y15, M4K_X26_Y28, M4K_X52_Y22, M4K_X26_Y17, M4K_X52_Y16, M4K_X26_Y21                                                                                                                                                                                                                                       ;
; memcustom:V5|mem_patch_2:M5|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ALTSYNCRAM                                                                                                                                                        ; AUTO ; Single Port      ; Single Clock ; 64           ; 256          ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 16384  ; 64                          ; 216                         ; --                          ; --                          ; 13824               ; 6    ; None                              ; M4K_X13_Y16, M4K_X26_Y29, M4K_X52_Y23, M4K_X26_Y13, M4K_X52_Y13, M4K_X26_Y23                                                                                                                                                                                                                                       ;
; memcustom:V5|mem_patch_2:M6|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ALTSYNCRAM                                                                                                                                                        ; AUTO ; Single Port      ; Single Clock ; 64           ; 256          ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 16384  ; 64                          ; 216                         ; --                          ; --                          ; 13824               ; 6    ; None                              ; M4K_X13_Y17, M4K_X26_Y31, M4K_X52_Y24, M4K_X26_Y15, M4K_X52_Y15, M4K_X26_Y24                                                                                                                                                                                                                                       ;
; new_doom:V1|cpu_0:the_cpu_0|cpu_0_ic_data_module:cpu_0_ic_data|altsyncram:the_altsyncram|altsyncram_e9d1:auto_generated|ALTSYNCRAM                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 4096   ; 128                         ; 32                          ; 128                         ; 32                          ; 4096                ; 1    ; None                              ; M4K_X13_Y4                                                                                                                                                                                                                                                                                                         ;
; new_doom:V1|cpu_0:the_cpu_0|cpu_0_ic_tag_module:cpu_0_ic_tag|altsyncram:the_altsyncram|altsyncram_52g1:auto_generated|ALTSYNCRAM                                                                                                                             ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 24           ; 16           ; 24           ; yes                    ; no                      ; yes                    ; no                      ; 384    ; 16                          ; 24                          ; 16                          ; 24                          ; 384                 ; 1    ; cpu_0_ic_tag_ram.mif              ; M4K_X13_Y2                                                                                                                                                                                                                                                                                                         ;
; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|cpu_0_ociram_lpm_dram_bdp_component_module:cpu_0_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_c572:auto_generated|ALTSYNCRAM ; AUTO ; True Dual Port   ; Dual Clocks  ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192   ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 2    ; cpu_0_ociram_default_contents.mif ; M4K_X13_Y6, M4K_X13_Y7                                                                                                                                                                                                                                                                                             ;
; new_doom:V1|cpu_0:the_cpu_0|cpu_0_register_bank_a_module:cpu_0_register_bank_a|altsyncram:the_altsyncram|altsyncram_irf1:auto_generated|ALTSYNCRAM                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; cpu_0_rf_ram_a.mif                ; M4K_X26_Y4                                                                                                                                                                                                                                                                                                         ;
; new_doom:V1|cpu_0:the_cpu_0|cpu_0_register_bank_b_module:cpu_0_register_bank_b|altsyncram:the_altsyncram|altsyncram_jrf1:auto_generated|ALTSYNCRAM                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; cpu_0_rf_ram_b.mif                ; M4K_X26_Y5                                                                                                                                                                                                                                                                                                         ;
; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2|ALTSYNCRAM                                                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                              ; M4K_X13_Y3                                                                                                                                                                                                                                                                                                         ;
; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2|ALTSYNCRAM                                                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                              ; M4K_X13_Y5                                                                                                                                                                                                                                                                                                         ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 70                ;
; Simple Multipliers (18-bit)           ; 9           ; 1                   ; 35                ;
; Embedded Multiplier Blocks            ; 9           ; --                  ; 35                ;
; Embedded Multiplier 9-bit elements    ; 18          ; 2                   ; 70                ;
; Signed Embedded Multipliers           ; 2           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 7           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                   ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                                 ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; tex_gen:V3|mult:S1|lpm_mult:lpm_mult_component|mult_b4n:auto_generated|result[0]                                                                                     ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y21_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    tex_gen:V3|mult:S1|lpm_mult:lpm_mult_component|mult_b4n:auto_generated|mac_mult1                                                                                  ;                            ; DSPMULT_X39_Y21_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; tex_gen:V3|mult:S0|lpm_mult:lpm_mult_component|mult_b4n:auto_generated|result[0]                                                                                     ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y15_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    tex_gen:V3|mult:S0|lpm_mult:lpm_mult_component|mult_b4n:auto_generated|mac_mult1                                                                                  ;                            ; DSPMULT_X39_Y15_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; tex_gen:V3|lpm_mult:Mult3|mult_g8t:auto_generated|mac_out2                                                                                                           ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y17_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    tex_gen:V3|lpm_mult:Mult3|mult_g8t:auto_generated|mac_mult1                                                                                                       ;                            ; DSPMULT_X39_Y17_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; tex_gen:V3|lpm_mult:Mult4|mult_i8t:auto_generated|mac_out2                                                                                                           ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y16_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    tex_gen:V3|lpm_mult:Mult4|mult_i8t:auto_generated|mac_mult1                                                                                                       ;                            ; DSPMULT_X39_Y16_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; tex_gen:V3|lpm_mult:Mult1|mult_g8t:auto_generated|mac_out2                                                                                                           ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y19_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    tex_gen:V3|lpm_mult:Mult1|mult_g8t:auto_generated|mac_mult1                                                                                                       ;                            ; DSPMULT_X39_Y19_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; tex_gen:V3|lpm_mult:Mult2|mult_i8t:auto_generated|mac_out2                                                                                                           ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y20_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    tex_gen:V3|lpm_mult:Mult2|mult_i8t:auto_generated|mac_mult1                                                                                                       ;                            ; DSPMULT_X39_Y20_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3     ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y6_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ;                            ; DSPMULT_X39_Y6_N0  ; Variable            ;                                ; yes                   ; no                    ; no                ;                 ;
; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3     ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y5_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ;                            ; DSPMULT_X39_Y5_N0  ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; tex_gen:V3|lpm_mult:Mult0|mult_m8t:auto_generated|mac_out2                                                                                                           ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y18_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    tex_gen:V3|lpm_mult:Mult0|mult_m8t:auto_generated|mac_mult1                                                                                                       ;                            ; DSPMULT_X39_Y18_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+--------------------------------------------------------+
; Other Routing Usage Summary                            ;
+-----------------------------+--------------------------+
; Other Routing Resource Type ; Usage                    ;
+-----------------------------+--------------------------+
; Block interconnects         ; 32,047 / 94,460 ( 34 % ) ;
; C16 interconnects           ; 558 / 3,315 ( 17 % )     ;
; C4 interconnects            ; 17,852 / 60,840 ( 29 % ) ;
; Direct links                ; 2,542 / 94,460 ( 3 % )   ;
; Global clocks               ; 7 / 16 ( 44 % )          ;
; Local interconnects         ; 18,357 / 33,216 ( 55 % ) ;
; R24 interconnects           ; 780 / 3,091 ( 25 % )     ;
; R4 interconnects            ; 20,991 / 81,294 ( 26 % ) ;
+-----------------------------+--------------------------+


+------------------------------------------------------------------------------+
; LAB Logic Elements                                                           ;
+---------------------------------------------+--------------------------------+
; Number of Logic Elements  (Average = 14.49) ; Number of LABs  (Total = 1805) ;
+---------------------------------------------+--------------------------------+
; 1                                           ; 40                             ;
; 2                                           ; 14                             ;
; 3                                           ; 13                             ;
; 4                                           ; 28                             ;
; 5                                           ; 37                             ;
; 6                                           ; 18                             ;
; 7                                           ; 3                              ;
; 8                                           ; 12                             ;
; 9                                           ; 15                             ;
; 10                                          ; 15                             ;
; 11                                          ; 16                             ;
; 12                                          ; 29                             ;
; 13                                          ; 18                             ;
; 14                                          ; 43                             ;
; 15                                          ; 175                            ;
; 16                                          ; 1329                           ;
+---------------------------------------------+--------------------------------+


+---------------------------------------------------------------------+
; LAB-wide Signals                                                    ;
+------------------------------------+--------------------------------+
; LAB-wide Signals  (Average = 0.59) ; Number of LABs  (Total = 1805) ;
+------------------------------------+--------------------------------+
; 1 Async. clear                     ; 185                            ;
; 1 Clock                            ; 426                            ;
; 1 Clock enable                     ; 210                            ;
; 1 Sync. clear                      ; 22                             ;
; 1 Sync. load                       ; 108                            ;
; 2 Async. clears                    ; 5                              ;
; 2 Clock enables                    ; 104                            ;
; 2 Clocks                           ; 8                              ;
+------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Signals Sourced                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Signals Sourced  (Average = 15.84) ; Number of LABs  (Total = 1805) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 14                             ;
; 1                                            ; 39                             ;
; 2                                            ; 13                             ;
; 3                                            ; 6                              ;
; 4                                            ; 9                              ;
; 5                                            ; 10                             ;
; 6                                            ; 17                             ;
; 7                                            ; 9                              ;
; 8                                            ; 21                             ;
; 9                                            ; 11                             ;
; 10                                           ; 31                             ;
; 11                                           ; 7                              ;
; 12                                           ; 24                             ;
; 13                                           ; 8                              ;
; 14                                           ; 30                             ;
; 15                                           ; 131                            ;
; 16                                           ; 1143                           ;
; 17                                           ; 33                             ;
; 18                                           ; 21                             ;
; 19                                           ; 21                             ;
; 20                                           ; 22                             ;
; 21                                           ; 12                             ;
; 22                                           ; 24                             ;
; 23                                           ; 29                             ;
; 24                                           ; 21                             ;
; 25                                           ; 11                             ;
; 26                                           ; 16                             ;
; 27                                           ; 14                             ;
; 28                                           ; 15                             ;
; 29                                           ; 10                             ;
; 30                                           ; 9                              ;
; 31                                           ; 7                              ;
; 32                                           ; 17                             ;
+----------------------------------------------+--------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+-------------------------------------------------+--------------------------------+
; Number of Signals Sourced Out  (Average = 4.55) ; Number of LABs  (Total = 1805) ;
+-------------------------------------------------+--------------------------------+
; 0                                               ; 14                             ;
; 1                                               ; 271                            ;
; 2                                               ; 326                            ;
; 3                                               ; 317                            ;
; 4                                               ; 290                            ;
; 5                                               ; 208                            ;
; 6                                               ; 61                             ;
; 7                                               ; 35                             ;
; 8                                               ; 37                             ;
; 9                                               ; 35                             ;
; 10                                              ; 27                             ;
; 11                                              ; 24                             ;
; 12                                              ; 22                             ;
; 13                                              ; 20                             ;
; 14                                              ; 13                             ;
; 15                                              ; 29                             ;
; 16                                              ; 64                             ;
; 17                                              ; 4                              ;
; 18                                              ; 5                              ;
; 19                                              ; 1                              ;
; 20                                              ; 0                              ;
; 21                                              ; 0                              ;
; 22                                              ; 0                              ;
; 23                                              ; 1                              ;
; 24                                              ; 0                              ;
; 25                                              ; 1                              ;
+-------------------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Distinct Inputs  (Average = 14.13) ; Number of LABs  (Total = 1805) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 0                              ;
; 2                                            ; 7                              ;
; 3                                            ; 18                             ;
; 4                                            ; 31                             ;
; 5                                            ; 10                             ;
; 6                                            ; 31                             ;
; 7                                            ; 52                             ;
; 8                                            ; 100                            ;
; 9                                            ; 137                            ;
; 10                                           ; 234                            ;
; 11                                           ; 179                            ;
; 12                                           ; 133                            ;
; 13                                           ; 160                            ;
; 14                                           ; 119                            ;
; 15                                           ; 88                             ;
; 16                                           ; 61                             ;
; 17                                           ; 54                             ;
; 18                                           ; 46                             ;
; 19                                           ; 29                             ;
; 20                                           ; 30                             ;
; 21                                           ; 24                             ;
; 22                                           ; 24                             ;
; 23                                           ; 12                             ;
; 24                                           ; 15                             ;
; 25                                           ; 13                             ;
; 26                                           ; 16                             ;
; 27                                           ; 13                             ;
; 28                                           ; 22                             ;
; 29                                           ; 12                             ;
; 30                                           ; 66                             ;
; 31                                           ; 8                              ;
; 32                                           ; 27                             ;
; 33                                           ; 27                             ;
; 34                                           ; 3                              ;
; 35                                           ; 1                              ;
+----------------------------------------------+--------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit Fitter
    Info: Version 12.1 Build 177 11/07/2012 SJ Full Version
    Info: Processing started: Fri May 10 16:28:25 2013
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off CUDoom -c CUDoom
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (119006): Selected device EP2C35F672C6 for design "CUDoom"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "sdram_pll:V0|altpll:altpll_component|pll" as Cyclone II PLL type
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of -54 degrees (-3000 ps) for sdram_pll:V0|altpll:altpll_component|_clk0 port
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for sdram_pll:V0|altpll:altpll_component|_clk1 port
    Info (15099): Implementing clock multiplication of 1, clock division of 2, and phase shift of 0 degrees (0 ps) for sdram_pll:V0|altpll:altpll_component|_clk2 port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C50F672C6 is compatible
    Info (176445): Device EP2C70F672C6 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location E3
    Info (169125): Pin ~nCSO~ is reserved at location D3
    Info (169125): Pin ~LVDS150p/nCEO~ is reserved at location AE24
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (335093): TimeQuest Timing Analyzer is analyzing 15 combinational loops as latches.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity dcfifo_pij1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_tu8:dffpipe16|dffe17a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_su8:dffpipe13|dffe14a* 
    Info (332165): Entity sld_jtag_hub
        Info (332166): create_clock -period 10MHz -name altera_reserved_tck [get_ports {altera_reserved_tck}]
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'CUDoom.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {V0|altpll_component|pll|inclk[0]} -phase -54.00 -duty_cycle 50.00 -name {V0|altpll_component|pll|clk[0]} {V0|altpll_component|pll|clk[0]}
    Info (332110): create_generated_clock -source {V0|altpll_component|pll|inclk[0]} -duty_cycle 50.00 -name {V0|altpll_component|pll|clk[1]} {V0|altpll_component|pll|clk[1]}
    Info (332110): create_generated_clock -source {V0|altpll_component|pll|inclk[0]} -divide_by 2 -duty_cycle 50.00 -name {V0|altpll_component|pll|clk[2]} {V0|altpll_component|pll|clk[2]}
Info (332104): Reading SDC File: 'cpu_0.sdc'
Warning (332125): Found combinational loop of 7 nodes
    Warning (332126): Node "Equal0~4|combout"
    Warning (332126): Node "counter[0]~0|dataa"
    Warning (332126): Node "counter[0]~0|combout"
    Warning (332126): Node "counter[0]~0|datad"
    Warning (332126): Node "Equal0~3|datad"
    Warning (332126): Node "Equal0~3|combout"
    Warning (332126): Node "Equal0~4|datad"
Warning (332060): Node: counter[10] was determined to be a clock but was found without an associated clock assignment.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 5 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
    Info (332111):   20.000       Clk_50
    Info (332111):   20.000 V0|altpll_component|pll|clk[0]
    Info (332111):   20.000 V0|altpll_component|pll|clk[1]
    Info (332111):   40.000 V0|altpll_component|pll|clk[2]
Info (176353): Automatically promoted node sdram_pll:V0|altpll:altpll_component|_clk0 (placed in counter C2 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal External Clock Output CLKCTRL_X0_Y1_N1
Info (176353): Automatically promoted node sdram_pll:V0|altpll:altpll_component|_clk1 (placed in counter C0 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node sdram_pll:V0|altpll:altpll_component|_clk2 (placed in counter C1 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node Equal0~4 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node new_doom:V1|reset_n_sources~0
        Info (176357): Destination node counter[0]~0
Info (176353): Automatically promoted node new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node new_doom:V1|skygen_0:the_skygen_0|skygen:skygen_0|sram_mux
        Info (176357): Destination node new_doom:V1|niosInterface_1_0:the_niosInterface_1_0|niosInterface:niosinterface_1_0|control_store
        Info (176357): Destination node new_doom:V1|de2_ps2_1:the_de2_ps2_1|de2_ps2:de2_ps2_1|PS2_Ctrl:U1|Scan_DAVi
        Info (176357): Destination node new_doom:V1|de2_ps2_1:the_de2_ps2_1|de2_ps2:de2_ps2_1|PS2_Ctrl:U1|Fall_Clk
        Info (176357): Destination node new_doom:V1|de2_ps2_1:the_de2_ps2_1|de2_ps2:de2_ps2_1|PS2_Ctrl:U1|State
        Info (176357): Destination node new_doom:V1|de2_ps2_1:the_de2_ps2_1|de2_ps2:de2_ps2_1|PS2_Ctrl:U1|PS2_Clk_f
        Info (176357): Destination node new_doom:V1|sdram_0:the_sdram_0|active_rnw~4
        Info (176357): Destination node new_doom:V1|sdram_0:the_sdram_0|active_cs_n~2
        Info (176357): Destination node new_doom:V1|sdram_0:the_sdram_0|active_addr[0]~2
        Info (176357): Destination node new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|jtag_break~1
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg~_wirecell
Info (176353): Automatically promoted node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~0
        Info (176357): Destination node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~1
        Info (176357): Destination node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]~_wirecell
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 52 registers into blocks of type I/O
    Extra Info (176218): Packed 16 registers into blocks of type Embedded multiplier block
    Extra Info (176220): Created 35 register duplicates
Warning (15058): PLL "sdram_pll:V0|altpll:altpll_component|pll" is in normal or source synchronous mode with output clock "compensate_clock" set to clk[0] that is not fully compensated because it feeds an output pin -- only PLLs in zero delay buffer mode can fully compensate output pins
Warning (15064): PLL "sdram_pll:V0|altpll:altpll_component|pll" output port clk[2] feeds output pin "VGA_CLK" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "IRDA_TXD" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:37
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:37
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:51
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 26% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 48% of the available device resources in the region that extends from location X44_Y12 to location X54_Y23
Info (170194): Fitter routing operations ending: elapsed time is 00:00:48
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 376 output pins without output pin load capacitance assignment
    Info (306007): Pin "DRAM_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_DATA[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_DATA[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_DATA[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_DATA[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_DATA[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_DATA[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_DATA[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_DATA[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_DATA[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_DATA[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_DATA[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_DATA[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_DATA[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_DATA[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_DATA[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_DATA[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_DATA[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_DATA[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_DATA[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_DATA[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_DATA[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_DATA[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_DATA[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_DATA[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SD_DAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SD_DAT3" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SD_CMD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "I2C_SDAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_DATA[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_DATA[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_DATA[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_DATA[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_DATA[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_DATA[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_DATA[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_DATA[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_DATA[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_DATA[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_DATA[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_DATA[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_DATA[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_DATA[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_DATA[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_DATA[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AUD_ADCLRCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AUD_DACLRCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AUD_BCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[32]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[33]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[34]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[35]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[32]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[33]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[34]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[35]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "UART_TXD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_LDQM" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_UDQM" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_CAS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_RAS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_CS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_BA_0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_BA_1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_CKE" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_RST_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_OE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_CE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_UB_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_LB_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_CE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_OE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_CS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_RD_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_WR_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_RST_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_FSPEED" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_LSPEED" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_DACK0_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_DACK1_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_ON" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_BLON" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_RW" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_EN" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_RS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SD_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "TDO" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "I2C_SCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_HS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_VS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_BLANK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_SYNC" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_CMD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_CS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_WR_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_RD_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_RST_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AUD_DACDAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AUD_XCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "TD_RESET" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:41
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169064): Following 127 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin FL_DQ[0] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[1] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[2] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[3] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[4] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[5] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[6] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[7] has a permanently disabled output enable
    Info (169065): Pin OTG_DATA[0] has a permanently disabled output enable
    Info (169065): Pin OTG_DATA[1] has a permanently disabled output enable
    Info (169065): Pin OTG_DATA[2] has a permanently disabled output enable
    Info (169065): Pin OTG_DATA[3] has a permanently disabled output enable
    Info (169065): Pin OTG_DATA[4] has a permanently disabled output enable
    Info (169065): Pin OTG_DATA[5] has a permanently disabled output enable
    Info (169065): Pin OTG_DATA[6] has a permanently disabled output enable
    Info (169065): Pin OTG_DATA[7] has a permanently disabled output enable
    Info (169065): Pin OTG_DATA[8] has a permanently disabled output enable
    Info (169065): Pin OTG_DATA[9] has a permanently disabled output enable
    Info (169065): Pin OTG_DATA[10] has a permanently disabled output enable
    Info (169065): Pin OTG_DATA[11] has a permanently disabled output enable
    Info (169065): Pin OTG_DATA[12] has a permanently disabled output enable
    Info (169065): Pin OTG_DATA[13] has a permanently disabled output enable
    Info (169065): Pin OTG_DATA[14] has a permanently disabled output enable
    Info (169065): Pin OTG_DATA[15] has a permanently disabled output enable
    Info (169065): Pin LCD_DATA[0] has a permanently disabled output enable
    Info (169065): Pin LCD_DATA[1] has a permanently disabled output enable
    Info (169065): Pin LCD_DATA[2] has a permanently disabled output enable
    Info (169065): Pin LCD_DATA[3] has a permanently disabled output enable
    Info (169065): Pin LCD_DATA[4] has a permanently disabled output enable
    Info (169065): Pin LCD_DATA[5] has a permanently disabled output enable
    Info (169065): Pin LCD_DATA[6] has a permanently disabled output enable
    Info (169065): Pin LCD_DATA[7] has a permanently disabled output enable
    Info (169065): Pin SD_DAT has a permanently disabled output enable
    Info (169065): Pin SD_DAT3 has a permanently enabled output enable
    Info (169065): Pin SD_CMD has a permanently enabled output enable
    Info (169065): Pin I2C_SDAT has a permanently disabled output enable
    Info (169065): Pin ENET_DATA[0] has a permanently disabled output enable
    Info (169065): Pin ENET_DATA[1] has a permanently disabled output enable
    Info (169065): Pin ENET_DATA[2] has a permanently disabled output enable
    Info (169065): Pin ENET_DATA[3] has a permanently disabled output enable
    Info (169065): Pin ENET_DATA[4] has a permanently disabled output enable
    Info (169065): Pin ENET_DATA[5] has a permanently disabled output enable
    Info (169065): Pin ENET_DATA[6] has a permanently disabled output enable
    Info (169065): Pin ENET_DATA[7] has a permanently disabled output enable
    Info (169065): Pin ENET_DATA[8] has a permanently disabled output enable
    Info (169065): Pin ENET_DATA[9] has a permanently disabled output enable
    Info (169065): Pin ENET_DATA[10] has a permanently disabled output enable
    Info (169065): Pin ENET_DATA[11] has a permanently disabled output enable
    Info (169065): Pin ENET_DATA[12] has a permanently disabled output enable
    Info (169065): Pin ENET_DATA[13] has a permanently disabled output enable
    Info (169065): Pin ENET_DATA[14] has a permanently disabled output enable
    Info (169065): Pin ENET_DATA[15] has a permanently disabled output enable
    Info (169065): Pin AUD_ADCLRCK has a permanently disabled output enable
    Info (169065): Pin AUD_DACLRCK has a permanently disabled output enable
    Info (169065): Pin AUD_BCLK has a permanently disabled output enable
    Info (169065): Pin GPIO_0[0] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[1] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[2] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[3] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[4] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[5] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[6] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[7] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[8] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[9] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[10] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[11] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[12] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[13] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[14] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[15] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[16] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[17] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[18] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[19] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[20] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[21] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[22] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[23] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[24] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[25] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[26] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[27] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[28] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[29] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[30] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[31] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[32] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[33] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[34] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[35] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[0] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[1] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[2] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[3] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[4] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[5] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[6] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[7] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[8] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[9] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[10] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[11] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[12] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[13] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[14] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[15] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[16] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[17] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[18] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[19] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[20] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[21] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[22] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[23] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[24] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[25] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[26] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[27] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[28] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[29] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[30] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[31] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[32] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[33] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[34] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[35] has a permanently disabled output enable
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info: Quartus II 32-bit Fitter was successful. 0 errors, 18 warnings
    Info: Peak virtual memory: 727 megabytes
    Info: Processing ended: Fri May 10 16:32:45 2013
    Info: Elapsed time: 00:04:20
    Info: Total CPU time (on all processors): 00:04:11


