Fitter report for lab2
Sun Mar 13 14:20:52 2016
Quartus II Version 10.1 Build 153 11/29/2010 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Output Pin Default Load For Reported TCO
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Interconnect Usage Summary
 25. LAB Logic Elements
 26. LAB-wide Signals
 27. LAB Signals Sourced
 28. LAB Signals Sourced Out
 29. LAB Distinct Inputs
 30. I/O Rules Summary
 31. I/O Rules Details
 32. I/O Rules Matrix
 33. Fitter Device Options
 34. Operating Settings and Conditions
 35. Estimated Delay Added for Hold Timing Summary
 36. Estimated Delay Added for Hold Timing Details
 37. Fitter Messages
 38. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+------------------------------------+------------------------------------------+
; Fitter Status                      ; Successful - Sun Mar 13 14:20:42 2016    ;
; Quartus II Version                 ; 10.1 Build 153 11/29/2010 SJ Web Edition ;
; Revision Name                      ; lab2                                     ;
; Top-level Entity Name              ; lab2                                     ;
; Family                             ; Cyclone III                              ;
; Device                             ; EP3C16F484C6                             ;
; Timing Models                      ; Final                                    ;
; Total logic elements               ; 527 / 15,408 ( 3 % )                     ;
;     Total combinational functions  ; 517 / 15,408 ( 3 % )                     ;
;     Dedicated logic registers      ; 172 / 15,408 ( 1 % )                     ;
; Total registers                    ; 172                                      ;
; Total pins                         ; 58 / 347 ( 17 % )                        ;
; Total virtual pins                 ; 0                                        ;
; Total memory bits                  ; 0 / 516,096 ( 0 % )                      ;
; Embedded Multiplier 9-bit elements ; 0 / 112 ( 0 % )                          ;
; Total PLLs                         ; 0 / 4 ( 0 % )                            ;
+------------------------------------+------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP3C16F484C6                          ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Use TimeQuest Timing Analyzer                                              ; On                                    ; On                                    ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; Off                                   ; Off                                   ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Stop After Congestion Map Generation                                       ; Off                                   ; Off                                   ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.04        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;   1.9%      ;
+----------------------------+-------------+


+-----------------------------------------------------+
; I/O Assignment Warnings                             ;
+--------------+--------------------------------------+
; Pin Name     ; Reason                               ;
+--------------+--------------------------------------+
; p1_deuce     ; Missing drive strength and slew rate ;
; p2_deuce     ; Missing drive strength and slew rate ;
; led[9]       ; Missing drive strength and slew rate ;
; led[8]       ; Missing drive strength and slew rate ;
; led[7]       ; Missing drive strength and slew rate ;
; led[6]       ; Missing drive strength and slew rate ;
; led[5]       ; Missing drive strength and slew rate ;
; led[4]       ; Missing drive strength and slew rate ;
; led[3]       ; Missing drive strength and slew rate ;
; led[2]       ; Missing drive strength and slew rate ;
; led[1]       ; Missing drive strength and slew rate ;
; led[0]       ; Missing drive strength and slew rate ;
; leftSeg[15]  ; Missing drive strength and slew rate ;
; leftSeg[14]  ; Missing drive strength and slew rate ;
; leftSeg[13]  ; Missing drive strength and slew rate ;
; leftSeg[12]  ; Missing drive strength and slew rate ;
; leftSeg[11]  ; Missing drive strength and slew rate ;
; leftSeg[10]  ; Missing drive strength and slew rate ;
; leftSeg[9]   ; Missing drive strength and slew rate ;
; leftSeg[8]   ; Missing drive strength and slew rate ;
; leftSeg[7]   ; Missing drive strength and slew rate ;
; leftSeg[6]   ; Missing drive strength and slew rate ;
; leftSeg[5]   ; Missing drive strength and slew rate ;
; leftSeg[4]   ; Missing drive strength and slew rate ;
; leftSeg[3]   ; Missing drive strength and slew rate ;
; leftSeg[2]   ; Missing drive strength and slew rate ;
; leftSeg[1]   ; Missing drive strength and slew rate ;
; leftSeg[0]   ; Missing drive strength and slew rate ;
; rightSeg[15] ; Missing drive strength and slew rate ;
; rightSeg[14] ; Missing drive strength and slew rate ;
; rightSeg[13] ; Missing drive strength and slew rate ;
; rightSeg[12] ; Missing drive strength and slew rate ;
; rightSeg[11] ; Missing drive strength and slew rate ;
; rightSeg[10] ; Missing drive strength and slew rate ;
; rightSeg[9]  ; Missing drive strength and slew rate ;
; rightSeg[8]  ; Missing drive strength and slew rate ;
; rightSeg[7]  ; Missing drive strength and slew rate ;
; rightSeg[6]  ; Missing drive strength and slew rate ;
; rightSeg[5]  ; Missing drive strength and slew rate ;
; rightSeg[4]  ; Missing drive strength and slew rate ;
; rightSeg[3]  ; Missing drive strength and slew rate ;
; rightSeg[2]  ; Missing drive strength and slew rate ;
; rightSeg[1]  ; Missing drive strength and slew rate ;
; rightSeg[0]  ; Missing drive strength and slew rate ;
+--------------+--------------------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 828 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 828 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 818     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 10      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/JH/Desktop/hw3/lab2/lab2.pin.


+--------------------------------------------------------------------+
; Fitter Resource Usage Summary                                      ;
+---------------------------------------------+----------------------+
; Resource                                    ; Usage                ;
+---------------------------------------------+----------------------+
; Total logic elements                        ; 527 / 15,408 ( 3 % ) ;
;     -- Combinational with no register       ; 355                  ;
;     -- Register only                        ; 10                   ;
;     -- Combinational with a register        ; 162                  ;
;                                             ;                      ;
; Logic element usage by number of LUT inputs ;                      ;
;     -- 4 input functions                    ; 175                  ;
;     -- 3 input functions                    ; 92                   ;
;     -- <=2 input functions                  ; 250                  ;
;     -- Register only                        ; 10                   ;
;                                             ;                      ;
; Logic elements by mode                      ;                      ;
;     -- normal mode                          ; 344                  ;
;     -- arithmetic mode                      ; 173                  ;
;                                             ;                      ;
; Total registers*                            ; 172 / 17,068 ( 1 % ) ;
;     -- Dedicated logic registers            ; 172 / 15,408 ( 1 % ) ;
;     -- I/O registers                        ; 0 / 1,660 ( 0 % )    ;
;                                             ;                      ;
; Total LABs:  partially or completely used   ; 53 / 963 ( 6 % )     ;
; User inserted logic elements                ; 0                    ;
; Virtual pins                                ; 0                    ;
; I/O pins                                    ; 58 / 347 ( 17 % )    ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )       ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )        ;
; Global signals                              ; 3                    ;
; M9Ks                                        ; 0 / 56 ( 0 % )       ;
; Total block memory bits                     ; 0 / 516,096 ( 0 % )  ;
; Total block memory implementation bits      ; 0 / 516,096 ( 0 % )  ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )      ;
; PLLs                                        ; 0 / 4 ( 0 % )        ;
; Global clocks                               ; 3 / 20 ( 15 % )      ;
; JTAGs                                       ; 0 / 1 ( 0 % )        ;
; CRC blocks                                  ; 0 / 1 ( 0 % )        ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )        ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )        ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%         ;
; Peak interconnect usage (total/H/V)         ; 4% / 3% / 5%         ;
; Maximum fan-out node                        ; clk~inputclkctrl     ;
; Maximum fan-out                             ; 158                  ;
; Highest non-global fan-out signal           ; ~GND                 ;
; Highest non-global fan-out                  ; 40                   ;
; Total fan-out                               ; 2101                 ;
; Average fan-out                             ; 2.51                 ;
+---------------------------------------------+----------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 527 / 15408 ( 3 % ) ; 0 / 15408 ( 0 % )              ;
;     -- Combinational with no register       ; 355                 ; 0                              ;
;     -- Register only                        ; 10                  ; 0                              ;
;     -- Combinational with a register        ; 162                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 175                 ; 0                              ;
;     -- 3 input functions                    ; 92                  ; 0                              ;
;     -- <=2 input functions                  ; 250                 ; 0                              ;
;     -- Register only                        ; 10                  ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 344                 ; 0                              ;
;     -- arithmetic mode                      ; 173                 ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 172                 ; 0                              ;
;     -- Dedicated logic registers            ; 172 / 15408 ( 1 % ) ; 0 / 15408 ( 0 % )              ;
;     -- I/O registers                        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 52 / 963 ( 5 % )    ; 0 / 963 ( 0 % )                ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 58                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )     ; 0 / 112 ( 0 % )                ;
; Total memory bits                           ; 0                   ; 0                              ;
; Total RAM block bits                        ; 0                   ; 0                              ;
; Clock control block                         ; 3 / 24 ( 12 % )     ; 0 / 24 ( 0 % )                 ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 0                   ; 0                              ;
;     -- Registered Input Connections         ; 0                   ; 0                              ;
;     -- Output Connections                   ; 0                   ; 0                              ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 2096                ; 5                              ;
;     -- Registered Connections               ; 617                 ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 0                   ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 14                  ; 0                              ;
;     -- Output Ports                         ; 44                  ; 0                              ;
;     -- Bidir Ports                          ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                 ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; clk   ; G21   ; 6        ; 41           ; 15           ; 0            ; 158                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ctrl  ; G3    ; 1        ; 0            ; 23           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; p1btn ; H2    ; 1        ; 0            ; 21           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; p2btn ; F1    ; 1        ; 0            ; 23           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; sw[0] ; J6    ; 1        ; 0            ; 24           ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; sw[1] ; H5    ; 1        ; 0            ; 27           ; 0            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; sw[2] ; H6    ; 1        ; 0            ; 25           ; 21           ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; sw[3] ; G4    ; 1        ; 0            ; 23           ; 7            ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; sw[4] ; G5    ; 1        ; 0            ; 27           ; 21           ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; sw[5] ; J7    ; 1        ; 0            ; 22           ; 14           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; sw[6] ; H7    ; 1        ; 0            ; 25           ; 14           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; sw[7] ; E3    ; 1        ; 0            ; 26           ; 7            ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; sw[8] ; E4    ; 1        ; 0            ; 26           ; 0            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; sw[9] ; D2    ; 1        ; 0            ; 25           ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+
; led[0]       ; J1    ; 1        ; 0            ; 20           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; led[1]       ; J2    ; 1        ; 0            ; 20           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; led[2]       ; J3    ; 1        ; 0            ; 21           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; led[3]       ; H1    ; 1        ; 0            ; 21           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; led[4]       ; F2    ; 1        ; 0            ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; led[5]       ; E1    ; 1        ; 0            ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; led[6]       ; C1    ; 1        ; 0            ; 26           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; led[7]       ; C2    ; 1        ; 0            ; 26           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; led[8]       ; B2    ; 1        ; 0            ; 27           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; led[9]       ; B1    ; 1        ; 0            ; 27           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; leftSeg[0]   ; D15   ; 7        ; 32           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; leftSeg[10]  ; A19   ; 7        ; 32           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; leftSeg[11]  ; B19   ; 7        ; 32           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; leftSeg[12]  ; C19   ; 7        ; 37           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; leftSeg[13]  ; D19   ; 7        ; 37           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; leftSeg[14]  ; G15   ; 7        ; 39           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; leftSeg[15]  ; G16   ; 7        ; 39           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; leftSeg[1]   ; A16   ; 7        ; 30           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; leftSeg[2]   ; B16   ; 7        ; 28           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; leftSeg[3]   ; E15   ; 7        ; 30           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; leftSeg[4]   ; A17   ; 7        ; 30           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; leftSeg[5]   ; B17   ; 7        ; 30           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; leftSeg[6]   ; F14   ; 7        ; 37           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; leftSeg[7]   ; R21   ; 5        ; 41           ; 10           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; leftSeg[8]   ; B18   ; 7        ; 32           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; leftSeg[9]   ; F15   ; 7        ; 39           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; p1_deuce     ; D13   ; 7        ; 23           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; p2_deuce     ; A18   ; 7        ; 32           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; rightSeg[0]  ; E11   ; 7        ; 21           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; rightSeg[10] ; C13   ; 7        ; 23           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; rightSeg[11] ; A14   ; 7        ; 23           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; rightSeg[12] ; B14   ; 7        ; 23           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; rightSeg[13] ; E14   ; 7        ; 28           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; rightSeg[14] ; A15   ; 7        ; 26           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; rightSeg[15] ; B15   ; 7        ; 26           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; rightSeg[1]  ; F11   ; 7        ; 21           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; rightSeg[2]  ; H12   ; 7        ; 26           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; rightSeg[3]  ; H13   ; 7        ; 28           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; rightSeg[4]  ; G12   ; 7        ; 26           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; rightSeg[5]  ; F12   ; 7        ; 28           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; rightSeg[6]  ; F13   ; 7        ; 26           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; rightSeg[7]  ; E9    ; 8        ; 11           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; rightSeg[8]  ; A13   ; 7        ; 21           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; rightSeg[9]  ; B13   ; 7        ; 21           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                    ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                               ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+
; E4       ; DIFFIO_L2p, nRESET                     ; Use as regular IO        ; sw[8]                   ; Dual Purpose Pin          ;
; D1       ; DIFFIO_L4n, DATA1, ASDO                ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L6p, FLASH_nCE, nCSO            ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; K6       ; nSTATUS                                ; -                        ; -                       ; Dedicated Programming Pin ;
; K2       ; DCLK                                   ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; K1       ; DATA0                                  ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; K5       ; nCONFIG                                ; -                        ; -                       ; Dedicated Programming Pin ;
; L3       ; nCE                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; M18      ; CONF_DONE                              ; -                        ; -                       ; Dedicated Programming Pin ;
; M17      ; MSEL0                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; L18      ; MSEL1                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; L17      ; MSEL2                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; K20      ; MSEL3                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; K22      ; DIFFIO_R16n, nCEO                      ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; B18      ; DIFFIO_T27p, PADD0                     ; Use as regular IO        ; leftSeg[8]              ; Dual Purpose Pin          ;
; A17      ; DIFFIO_T25n, PADD1                     ; Use as regular IO        ; leftSeg[4]              ; Dual Purpose Pin          ;
; B17      ; DIFFIO_T25p, PADD2                     ; Use as regular IO        ; leftSeg[5]              ; Dual Purpose Pin          ;
; E14      ; DIFFIO_T23n, PADD3                     ; Use as regular IO        ; rightSeg[13]            ; Dual Purpose Pin          ;
; F13      ; DIFFIO_T21p, PADD4, DQS2T/CQ3T,DPCLK8  ; Use as regular IO        ; rightSeg[6]             ; Dual Purpose Pin          ;
; A15      ; DIFFIO_T20n, PADD5                     ; Use as regular IO        ; rightSeg[14]            ; Dual Purpose Pin          ;
; B15      ; DIFFIO_T20p, PADD6                     ; Use as regular IO        ; rightSeg[15]            ; Dual Purpose Pin          ;
; C13      ; DIFFIO_T19n, PADD7                     ; Use as regular IO        ; rightSeg[10]            ; Dual Purpose Pin          ;
; D13      ; DIFFIO_T19p, PADD8                     ; Use as regular IO        ; p1_deuce                ; Dual Purpose Pin          ;
; A14      ; DIFFIO_T18n, PADD9                     ; Use as regular IO        ; rightSeg[11]            ; Dual Purpose Pin          ;
; B14      ; DIFFIO_T18p, PADD10                    ; Use as regular IO        ; rightSeg[12]            ; Dual Purpose Pin          ;
; A13      ; DIFFIO_T17n, PADD11                    ; Use as regular IO        ; rightSeg[8]             ; Dual Purpose Pin          ;
; B13      ; DIFFIO_T17p, PADD12, DQS4T/CQ5T,DPCLK9 ; Use as regular IO        ; rightSeg[9]             ; Dual Purpose Pin          ;
; E11      ; DIFFIO_T16n, PADD13                    ; Use as regular IO        ; rightSeg[0]             ; Dual Purpose Pin          ;
; F11      ; DIFFIO_T16p, PADD14                    ; Use as regular IO        ; rightSeg[1]             ; Dual Purpose Pin          ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 27 / 33 ( 82 % ) ; 2.5V          ; --           ;
; 2        ; 0 / 48 ( 0 % )   ; 2.5V          ; --           ;
; 3        ; 0 / 46 ( 0 % )   ; 2.5V          ; --           ;
; 4        ; 0 / 41 ( 0 % )   ; 2.5V          ; --           ;
; 5        ; 1 / 46 ( 2 % )   ; 2.5V          ; --           ;
; 6        ; 2 / 43 ( 5 % )   ; 2.5V          ; --           ;
; 7        ; 32 / 47 ( 68 % ) ; 2.5V          ; --           ;
; 8        ; 1 / 43 ( 2 % )   ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 354        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 350        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 345        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 336        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 334        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 332        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 328        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 326        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 321        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A12      ; 319        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 314        ; 7        ; rightSeg[8]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 312        ; 7        ; rightSeg[11]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 307        ; 7        ; rightSeg[14]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ; 298        ; 7        ; leftSeg[1]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A17      ; 296        ; 7        ; leftSeg[4]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ; 291        ; 7        ; p2_deuce                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A19      ; 290        ; 7        ; leftSeg[10]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A20      ; 284        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA2      ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA3      ; 102        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA4      ; 106        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA5      ; 108        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA7      ; 115        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 123        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ; 126        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ; 134        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA12     ; 136        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA13     ; 138        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 140        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 145        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 149        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 151        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ; 163        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA19     ; 164        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 169        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 179        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ; 178        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB3      ; 103        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 107        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 109        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB7      ; 116        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 135        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 137        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB13     ; 139        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 141        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 146        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 150        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 152        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 162        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 165        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 170        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 2          ; 1        ; led[9]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B2       ; 1          ; 1        ; led[8]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B3       ; 355        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 351        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 346        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 337        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 335        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 333        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ; 329        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B10      ; 327        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 322        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B12      ; 320        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 315        ; 7        ; rightSeg[9]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 313        ; 7        ; rightSeg[12]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ; 308        ; 7        ; rightSeg[15]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B16      ; 299        ; 7        ; leftSeg[2]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B17      ; 297        ; 7        ; leftSeg[5]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B18      ; 292        ; 7        ; leftSeg[8]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B19      ; 289        ; 7        ; leftSeg[11]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B20      ; 285        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B21      ; 269        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B22      ; 268        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 7          ; 1        ; led[6]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C2       ; 6          ; 1        ; led[7]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 358        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 359        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 349        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 340        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 339        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C10      ; 330        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ; 309        ; 7        ; rightSeg[10]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 300        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C17      ; 286        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 282        ; 7        ; leftSeg[12]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C20      ; 270        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 267        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 266        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 9          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D2       ; 8          ; 1        ; sw[9]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D6       ; 356        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D10      ; 324        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D12      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D13      ; 310        ; 7        ; p1_deuce                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D14      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D15      ; 293        ; 7        ; leftSeg[0]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D17      ; 281        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D19      ; 283        ; 7        ; leftSeg[13]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D20      ; 271        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D21      ; 261        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D22      ; 260        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 14         ; 1        ; led[5]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 13         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 5          ; 1        ; sw[7]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E4       ; 4          ; 1        ; sw[8]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E5       ; 363        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ; 362        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 357        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E9       ; 338        ; 8        ; rightSeg[7]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E10      ; 325        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 317        ; 7        ; rightSeg[0]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E12      ; 316        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 311        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ; 301        ; 7        ; rightSeg[13]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E15      ; 294        ; 7        ; leftSeg[3]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E16      ; 275        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E18      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E21      ; 256        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 255        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 16         ; 1        ; p2btn                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 15         ; 1        ; led[4]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ; 360        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 352        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 347        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 348        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 318        ; 7        ; rightSeg[1]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F12      ; 302        ; 7        ; rightSeg[5]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F13      ; 306        ; 7        ; rightSeg[6]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F14      ; 279        ; 7        ; leftSeg[6]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F15      ; 276        ; 7        ; leftSeg[9]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F16      ; 274        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 272        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F19      ; 263        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F20      ; 262        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 251        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 250        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 39         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G2       ; 38         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G3       ; 18         ; 1        ; ctrl                                                      ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ; 17         ; 1        ; sw[3]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G5       ; 3          ; 1        ; sw[4]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G7       ; 361        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 353        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 342        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G10      ; 341        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 331        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ; 305        ; 7        ; rightSeg[4]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G13      ; 295        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 280        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G15      ; 278        ; 7        ; leftSeg[14]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G16      ; 277        ; 7        ; leftSeg[15]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G17      ; 273        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ; 264        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 226        ; 6        ; clk                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G22      ; 225        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H1       ; 26         ; 1        ; led[3]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 25         ; 1        ; p1btn                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H5       ; 0          ; 1        ; sw[1]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 11         ; 1        ; sw[2]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ; 10         ; 1        ; sw[6]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ; 344        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H10      ; 343        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ; 323        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ; 304        ; 7        ; rightSeg[2]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H13      ; 303        ; 7        ; rightSeg[3]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H14      ; 288        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 287        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H16      ; 259        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H17      ; 265        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 257        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H19      ; 254        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H20      ; 253        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 246        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H22      ; 245        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 29         ; 1        ; led[0]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 28         ; 1        ; led[1]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ; 27         ; 1        ; led[2]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J4       ; 24         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 12         ; 1        ; sw[0]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J7       ; 22         ; 1        ; sw[5]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ; 238        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 243        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J17      ; 258        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J18      ; 249        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J20      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J21      ; 242        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J22      ; 241        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 31         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K2       ; 30         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K5       ; 32         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 19         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ; 236        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 244        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K17      ; 247        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K18      ; 248        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 237        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K20      ; 231        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 240        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 239        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 35         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ; 34         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ; 37         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 33         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 42         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L8       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ; 233        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 232        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L17      ; 230        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 229        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L21      ; 235        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 234        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 47         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M6       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M7       ; 65         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M8       ; 66         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ; 195        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ; 222        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M17      ; 228        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 227        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ; 221        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M20      ; 220        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 219        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 218        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 48         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N5       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ; 64         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N7       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N8       ; 67         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ; 189        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 196        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 205        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N17      ; 214        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N18      ; 215        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 213        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 212        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 217        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 216        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 53         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 52         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 57         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 63         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P7       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P8       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ; 180        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 192        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 193        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P17      ; 197        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P18      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 208        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P21      ; 211        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 210        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 55         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 54         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R5       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R7       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R9       ; 88         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 90         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 97         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 98         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 153        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R16      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R17      ; 194        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R18      ; 203        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ; 204        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R20      ; 200        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ; 207        ; 5        ; leftSeg[7]                                                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R22      ; 206        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 41         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T2       ; 40         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T3       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T7       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T8       ; 89         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 91         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ; 121        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 148        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ; 160        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 161        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ; 171        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T17      ; 181        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T18      ; 182        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 224        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 223        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U1       ; 60         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ; 94         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ; 95         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U9       ; 112        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U10      ; 122        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U11      ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U12      ; 147        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U13      ; 156        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U14      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U15      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U19      ; 188        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 187        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 202        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 201        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 62         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 61         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ; 93         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ; 92         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V7       ; 105        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 113        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 119        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V10      ; 120        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 142        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V13      ; 154        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 157        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 158        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 168        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V17      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 199        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 198        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 69         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 68         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W5       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ; 104        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 110        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 114        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W10      ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W11      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W12      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W13      ; 143        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 155        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W15      ; 159        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W17      ; 166        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W19      ; 184        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W20      ; 183        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ; 191        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 190        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 71         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y2       ; 70         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y3       ; 99         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 96         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y6       ; 101        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 111        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 117        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 144        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 167        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y21      ; 186        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 185        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.0-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.0-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 3.0-V PCI                        ; 10 pF ; Not Available                      ;
; 3.0-V PCI-X                      ; 10 pF ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 1.2 V                            ; 0 pF  ; Not Available                      ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 2.5-V SSTL Class I  ; 0 pF  ; (See SSTL-2)                       ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; 1.2-V HSTL Class I               ; 0 pF  ; Not Available                      ;
; Differential 1.2-V HSTL Class I  ; 0 pF  ; Not Available                      ;
; 1.2-V HSTL Class II              ; 0 pF  ; Not Available                      ;
; Differential 1.2-V HSTL Class II ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; LVDS_E_3R                        ; 0 pF  ; Not Available                      ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS_E_1R                        ; 0 pF  ; Not Available                      ;
; RSDS_E_3R                        ; 0 pF  ; Not Available                      ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS_E_3R                   ; 0 pF  ; Not Available                      ;
; PPDS                             ; 0 pF  ; Not Available                      ;
; PPDS_E_3R                        ; 0 pF  ; Not Available                      ;
; Bus LVDS                         ; 0 pF  ; Not Available                      ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                       ;
+------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node               ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                               ; Library Name ;
+------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------+--------------+
; |lab2                                    ; 527 (1)     ; 172 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 58   ; 0            ; 355 (1)      ; 10 (0)            ; 162 (0)          ; |lab2                                                                                                             ;              ;
;    |ball:inst5|                          ; 20 (20)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 14 (14)          ; |lab2|ball:inst5                                                                                                  ;              ;
;    |button_debouncer:inst1|              ; 41 (41)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 3 (3)             ; 23 (23)          ; |lab2|button_debouncer:inst1                                                                                      ;              ;
;    |button_debouncer:inst2|              ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 2 (2)            ; |lab2|button_debouncer:inst2                                                                                      ;              ;
;    |button_debouncer:inst|               ; 12 (12)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 3 (3)             ; 2 (2)            ; |lab2|button_debouncer:inst                                                                                       ;              ;
;    |controller:inst3|                    ; 175 (175)   ; 89 (89)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (82)      ; 1 (1)             ; 92 (92)          ; |lab2|controller:inst3                                                                                            ;              ;
;    |my_pll:inst4|                        ; 75 (75)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (42)      ; 0 (0)             ; 33 (33)          ; |lab2|my_pll:inst4                                                                                                ;              ;
;    |seg7view:inst6|                      ; 101 (23)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 101 (23)     ; 0 (0)             ; 0 (0)            ; |lab2|seg7view:inst6                                                                                              ;              ;
;       |lpm_divide:Div0|                  ; 37 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (0)       ; 0 (0)             ; 0 (0)            ; |lab2|seg7view:inst6|lpm_divide:Div0                                                                              ;              ;
;          |lpm_divide_3uo:auto_generated| ; 37 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (0)       ; 0 (0)             ; 0 (0)            ; |lab2|seg7view:inst6|lpm_divide:Div0|lpm_divide_3uo:auto_generated                                                ;              ;
;             |abs_divider_7ag:divider|    ; 37 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (0)       ; 0 (0)             ; 0 (0)            ; |lab2|seg7view:inst6|lpm_divide:Div0|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider                        ;              ;
;                |alt_u_div_33f:divider|   ; 37 (37)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (37)      ; 0 (0)             ; 0 (0)            ; |lab2|seg7view:inst6|lpm_divide:Div0|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider  ;              ;
;                |lpm_abs_st9:my_abs_num|  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab2|seg7view:inst6|lpm_divide:Div0|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|lpm_abs_st9:my_abs_num ;              ;
;       |lpm_divide:Mod1|                  ; 41 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (0)       ; 0 (0)             ; 0 (0)            ; |lab2|seg7view:inst6|lpm_divide:Mod1                                                                              ;              ;
;          |lpm_divide_mno:auto_generated| ; 41 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (0)       ; 0 (0)             ; 0 (0)            ; |lab2|seg7view:inst6|lpm_divide:Mod1|lpm_divide_mno:auto_generated                                                ;              ;
;             |abs_divider_nbg:divider|    ; 41 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (0)       ; 0 (0)             ; 0 (0)            ; |lab2|seg7view:inst6|lpm_divide:Mod1|lpm_divide_mno:auto_generated|abs_divider_nbg:divider                        ;              ;
;                |alt_u_div_36f:divider|   ; 41 (41)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (41)      ; 0 (0)             ; 0 (0)            ; |lab2|seg7view:inst6|lpm_divide:Mod1|lpm_divide_mno:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider  ;              ;
;    |seg7view:inst7|                      ; 101 (23)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 101 (23)     ; 0 (0)             ; 0 (0)            ; |lab2|seg7view:inst7                                                                                              ;              ;
;       |lpm_divide:Div0|                  ; 37 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (0)       ; 0 (0)             ; 0 (0)            ; |lab2|seg7view:inst7|lpm_divide:Div0                                                                              ;              ;
;          |lpm_divide_3uo:auto_generated| ; 37 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (0)       ; 0 (0)             ; 0 (0)            ; |lab2|seg7view:inst7|lpm_divide:Div0|lpm_divide_3uo:auto_generated                                                ;              ;
;             |abs_divider_7ag:divider|    ; 37 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (0)       ; 0 (0)             ; 0 (0)            ; |lab2|seg7view:inst7|lpm_divide:Div0|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider                        ;              ;
;                |alt_u_div_33f:divider|   ; 37 (37)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (37)      ; 0 (0)             ; 0 (0)            ; |lab2|seg7view:inst7|lpm_divide:Div0|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider  ;              ;
;                |lpm_abs_st9:my_abs_num|  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab2|seg7view:inst7|lpm_divide:Div0|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|lpm_abs_st9:my_abs_num ;              ;
;       |lpm_divide:Mod1|                  ; 41 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (0)       ; 0 (0)             ; 0 (0)            ; |lab2|seg7view:inst7|lpm_divide:Mod1                                                                              ;              ;
;          |lpm_divide_mno:auto_generated| ; 41 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (0)       ; 0 (0)             ; 0 (0)            ; |lab2|seg7view:inst7|lpm_divide:Mod1|lpm_divide_mno:auto_generated                                                ;              ;
;             |abs_divider_nbg:divider|    ; 41 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (0)       ; 0 (0)             ; 0 (0)            ; |lab2|seg7view:inst7|lpm_divide:Mod1|lpm_divide_mno:auto_generated|abs_divider_nbg:divider                        ;              ;
;                |alt_u_div_36f:divider|   ; 41 (41)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (41)      ; 0 (0)             ; 0 (0)            ; |lab2|seg7view:inst7|lpm_divide:Mod1|lpm_divide_mno:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider  ;              ;
+------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                          ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+
; Name         ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+
; p1_deuce     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; p2_deuce     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[9]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[8]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[7]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; leftSeg[15]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; leftSeg[14]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; leftSeg[13]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; leftSeg[12]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; leftSeg[11]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; leftSeg[10]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; leftSeg[9]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; leftSeg[8]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; leftSeg[7]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; leftSeg[6]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; leftSeg[5]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; leftSeg[4]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; leftSeg[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; leftSeg[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; leftSeg[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; leftSeg[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rightSeg[15] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rightSeg[14] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rightSeg[13] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rightSeg[12] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rightSeg[11] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rightSeg[10] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rightSeg[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rightSeg[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rightSeg[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rightSeg[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rightSeg[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rightSeg[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rightSeg[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rightSeg[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rightSeg[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rightSeg[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clk          ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; sw[8]        ; Input    ; (6) 2223 ps   ; --            ; --                    ; --  ; --   ;
; sw[7]        ; Input    ; --            ; (6) 2223 ps   ; --                    ; --  ; --   ;
; sw[6]        ; Input    ; (6) 2223 ps   ; --            ; --                    ; --  ; --   ;
; sw[5]        ; Input    ; --            ; (6) 2223 ps   ; --                    ; --  ; --   ;
; sw[9]        ; Input    ; --            ; (6) 2223 ps   ; --                    ; --  ; --   ;
; sw[0]        ; Input    ; (6) 2223 ps   ; --            ; --                    ; --  ; --   ;
; sw[1]        ; Input    ; (6) 2223 ps   ; --            ; --                    ; --  ; --   ;
; sw[4]        ; Input    ; (6) 2223 ps   ; --            ; --                    ; --  ; --   ;
; sw[3]        ; Input    ; --            ; (6) 2223 ps   ; --                    ; --  ; --   ;
; sw[2]        ; Input    ; --            ; (6) 2223 ps   ; --                    ; --  ; --   ;
; ctrl         ; Input    ; (6) 2223 ps   ; --            ; --                    ; --  ; --   ;
; p2btn        ; Input    ; --            ; (6) 2223 ps   ; --                    ; --  ; --   ;
; p1btn        ; Input    ; (6) 2223 ps   ; --            ; --                    ; --  ; --   ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+


+-------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                          ;
+-------------------------------------------+-------------------+---------+
; Source Pin / Fanout                       ; Pad To Core Index ; Setting ;
+-------------------------------------------+-------------------+---------+
; clk                                       ;                   ;         ;
; sw[8]                                     ;                   ;         ;
;      - controller:inst3|direction~0       ; 0                 ; 6       ;
;      - controller:inst3|direction~2       ; 0                 ; 6       ;
;      - controller:inst3|p2_power~2        ; 0                 ; 6       ;
;      - controller:inst3|p2_power~3        ; 0                 ; 6       ;
; sw[7]                                     ;                   ;         ;
;      - controller:inst3|Add6~0            ; 1                 ; 6       ;
;      - controller:inst3|p2_power~1        ; 1                 ; 6       ;
;      - controller:inst3|direction~1       ; 1                 ; 6       ;
;      - controller:inst3|direction~2       ; 1                 ; 6       ;
;      - controller:inst3|direction~3       ; 1                 ; 6       ;
; sw[6]                                     ;                   ;         ;
;      - controller:inst3|Add6~0            ; 0                 ; 6       ;
;      - controller:inst3|p2_power~1        ; 0                 ; 6       ;
;      - controller:inst3|direction~2       ; 0                 ; 6       ;
;      - controller:inst3|direction~4       ; 0                 ; 6       ;
; sw[5]                                     ;                   ;         ;
;      - controller:inst3|Add6~0            ; 1                 ; 6       ;
;      - controller:inst3|p2_power~1        ; 1                 ; 6       ;
;      - controller:inst3|direction~1       ; 1                 ; 6       ;
;      - controller:inst3|direction~2       ; 1                 ; 6       ;
; sw[9]                                     ;                   ;         ;
;      - controller:inst3|direction~3       ; 1                 ; 6       ;
;      - controller:inst3|p2_power~2        ; 1                 ; 6       ;
;      - controller:inst3|p2_power~3        ; 1                 ; 6       ;
; sw[0]                                     ;                   ;         ;
;      - controller:inst3|always1~0         ; 0                 ; 6       ;
;      - controller:inst3|p1_power~1        ; 0                 ; 6       ;
;      - controller:inst3|p1_power~2        ; 0                 ; 6       ;
; sw[1]                                     ;                   ;         ;
;      - controller:inst3|LessThan2~0       ; 0                 ; 6       ;
;      - controller:inst3|direction~8       ; 0                 ; 6       ;
;      - controller:inst3|p1_power~1        ; 0                 ; 6       ;
;      - controller:inst3|p1_power~2        ; 0                 ; 6       ;
; sw[4]                                     ;                   ;         ;
;      - controller:inst3|LessThan2~0       ; 0                 ; 6       ;
;      - controller:inst3|direction~7       ; 0                 ; 6       ;
;      - controller:inst3|LessThan1~0       ; 0                 ; 6       ;
;      - controller:inst3|p1_power~0        ; 0                 ; 6       ;
;      - controller:inst3|Add1~0            ; 0                 ; 6       ;
; sw[3]                                     ;                   ;         ;
;      - controller:inst3|LessThan2~0       ; 1                 ; 6       ;
;      - controller:inst3|direction~7       ; 1                 ; 6       ;
;      - controller:inst3|LessThan1~0       ; 1                 ; 6       ;
;      - controller:inst3|p1_power~0        ; 1                 ; 6       ;
;      - controller:inst3|Add1~0            ; 1                 ; 6       ;
; sw[2]                                     ;                   ;         ;
;      - controller:inst3|LessThan2~0       ; 1                 ; 6       ;
;      - controller:inst3|always1~1         ; 1                 ; 6       ;
;      - controller:inst3|LessThan1~0       ; 1                 ; 6       ;
;      - controller:inst3|p1_power~0        ; 1                 ; 6       ;
;      - controller:inst3|Add1~0            ; 1                 ; 6       ;
; ctrl                                      ;                   ;         ;
;      - button_debouncer:inst|data_in_0~0  ; 0                 ; 6       ;
; p2btn                                     ;                   ;         ;
;      - button_debouncer:inst2|data_in_0~0 ; 1                 ; 6       ;
; p1btn                                     ;                   ;         ;
;      - button_debouncer:inst1|data_in_0~0 ; 0                 ; 6       ;
+-------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                           ;
+--------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                           ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; ball:inst5|outside             ; FF_X17_Y19_N29     ; 25      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; button_debouncer:inst|Equal0~6 ; LCCOMB_X20_Y19_N0  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; clk                            ; PIN_G21            ; 158     ; Clock                      ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; controller:inst3|halt          ; FF_X16_Y19_N7      ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; controller:inst3|halt~0        ; LCCOMB_X20_Y19_N12 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; controller:inst3|p1_rdy        ; FF_X20_Y19_N17     ; 34      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; controller:inst3|p1_rdy~10     ; LCCOMB_X20_Y19_N16 ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; controller:inst3|p2_power[1]~0 ; LCCOMB_X16_Y20_N0  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; controller:inst3|p2_rdy        ; FF_X16_Y20_N3      ; 34      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; controller:inst3|p2_rdy~10     ; LCCOMB_X16_Y20_N2  ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; controller:inst3|rstball       ; FF_X16_Y19_N13     ; 15      ; Async. clear, Latch enable ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; my_pll:inst4|clk_out           ; FF_X11_Y27_N25     ; 14      ; Clock                      ; yes    ; Global Clock         ; GCLK13           ; --                        ;
+--------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                      ;
+--------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                     ; Location       ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk                      ; PIN_G21        ; 158     ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; controller:inst3|rstball ; FF_X16_Y19_N13 ; 15      ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
; my_pll:inst4|clk_out     ; FF_X11_Y27_N25 ; 14      ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
+--------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                  ;
+----------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                   ; Fan-Out ;
+----------------------------------------------------------------------------------------------------------------------------------------+---------+
; ~GND                                                                                                                                   ; 40      ;
; controller:inst3|p1_rdy                                                                                                                ; 34      ;
; controller:inst3|p2_rdy                                                                                                                ; 34      ;
; controller:inst3|p1_rdy~10                                                                                                             ; 33      ;
; controller:inst3|p2_rdy~10                                                                                                             ; 33      ;
; my_pll:inst4|Equal0~10                                                                                                                 ; 30      ;
; ball:inst5|outside                                                                                                                     ; 25      ;
; seg7view:inst6|lpm_divide:Div0|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|add_sub_5_result_int[6]~10  ; 19      ;
; seg7view:inst7|lpm_divide:Div0|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|add_sub_5_result_int[6]~10  ; 19      ;
; button_debouncer:inst1|counter[0]                                                                                                      ; 17      ;
; seg7view:inst6|lpm_divide:Div0|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|add_sub_6_result_int[6]~10  ; 17      ;
; seg7view:inst7|lpm_divide:Div0|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|add_sub_6_result_int[6]~10  ; 17      ;
; controller:inst3|speed[1]~1                                                                                                            ; 16      ;
; controller:inst3|speed[0]~0                                                                                                            ; 16      ;
; button_debouncer:inst|Equal0~5                                                                                                         ; 16      ;
; button_debouncer:inst|Equal0~4                                                                                                         ; 16      ;
; ball:inst5|win                                                                                                                         ; 15      ;
; controller:inst3|halt                                                                                                                  ; 13      ;
; controller:inst3|direction                                                                                                             ; 13      ;
; controller:inst3|p1_score[0]                                                                                                           ; 13      ;
; controller:inst3|p1_score[4]                                                                                                           ; 13      ;
; controller:inst3|p1_score[5]                                                                                                           ; 13      ;
; controller:inst3|p2_score[0]                                                                                                           ; 13      ;
; controller:inst3|p2_score[4]                                                                                                           ; 13      ;
; controller:inst3|p2_score[5]                                                                                                           ; 13      ;
; seg7view:inst6|lpm_divide:Mod1|lpm_divide_mno:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_14_result_int[6]~10 ; 12      ;
; seg7view:inst7|lpm_divide:Mod1|lpm_divide_mno:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_14_result_int[6]~10 ; 12      ;
; controller:inst3|p1_deuce~1                                                                                                            ; 11      ;
; controller:inst3|p1_score[1]                                                                                                           ; 11      ;
; controller:inst3|p1_score[2]                                                                                                           ; 11      ;
; controller:inst3|p1_score[3]                                                                                                           ; 11      ;
; controller:inst3|p2_score[1]                                                                                                           ; 11      ;
; controller:inst3|p2_score[2]                                                                                                           ; 11      ;
; controller:inst3|p2_score[3]                                                                                                           ; 11      ;
; seg7view:inst6|lpm_divide:Mod1|lpm_divide_mno:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_15_result_int[6]~10 ; 10      ;
; seg7view:inst7|lpm_divide:Mod1|lpm_divide_mno:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_15_result_int[6]~10 ; 10      ;
; seg7view:inst6|lpm_divide:Mod1|lpm_divide_mno:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[97]~40             ; 9       ;
; seg7view:inst7|lpm_divide:Mod1|lpm_divide_mno:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[97]~40             ; 9       ;
; seg7view:inst6|lpm_divide:Mod1|lpm_divide_mno:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[99]~42             ; 8       ;
; seg7view:inst6|lpm_divide:Mod1|lpm_divide_mno:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[98]~41             ; 8       ;
; seg7view:inst7|lpm_divide:Mod1|lpm_divide_mno:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[99]~42             ; 8       ;
; seg7view:inst7|lpm_divide:Mod1|lpm_divide_mno:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[98]~41             ; 8       ;
; controller:inst3|p2_deuce                                                                                                              ; 8       ;
; controller:inst3|p1_deuce                                                                                                              ; 8       ;
; seg7view:inst6|lpm_divide:Mod1|lpm_divide_mno:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[100]~43            ; 7       ;
; seg7view:inst7|lpm_divide:Mod1|lpm_divide_mno:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[100]~43            ; 7       ;
; seg7view:inst6|lpm_divide:Div0|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|add_sub_7_result_int[6]~10  ; 7       ;
; seg7view:inst7|lpm_divide:Div0|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|add_sub_7_result_int[6]~10  ; 7       ;
; sw[2]~input                                                                                                                            ; 5       ;
; sw[3]~input                                                                                                                            ; 5       ;
; sw[4]~input                                                                                                                            ; 5       ;
; sw[7]~input                                                                                                                            ; 5       ;
; controller:inst3|p2_power[1]~0                                                                                                         ; 5       ;
; ball:inst5|position[0]~head_lut                                                                                                        ; 5       ;
; ball:inst5|position[7]                                                                                                                 ; 5       ;
; sw[1]~input                                                                                                                            ; 4       ;
; sw[5]~input                                                                                                                            ; 4       ;
; sw[6]~input                                                                                                                            ; 4       ;
; sw[8]~input                                                                                                                            ; 4       ;
; ball:inst5|position[9]~head_lut                                                                                                        ; 4       ;
; controller:inst3|ball                                                                                                                  ; 4       ;
; controller:inst3|p2_score[1]~0                                                                                                         ; 4       ;
; seg7view:inst6|WideOr6~1                                                                                                               ; 4       ;
; seg7view:inst7|WideOr6~1                                                                                                               ; 4       ;
; ball:inst5|position[1]                                                                                                                 ; 4       ;
; ball:inst5|position[2]                                                                                                                 ; 4       ;
; ball:inst5|position[3]                                                                                                                 ; 4       ;
; ball:inst5|position[4]                                                                                                                 ; 4       ;
; ball:inst5|position[5]                                                                                                                 ; 4       ;
; ball:inst5|position[6]                                                                                                                 ; 4       ;
; ball:inst5|position[8]                                                                                                                 ; 4       ;
; seg7view:inst6|lpm_divide:Mod1|lpm_divide_mno:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_16_result_int[6]~10 ; 4       ;
; seg7view:inst7|lpm_divide:Mod1|lpm_divide_mno:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_16_result_int[6]~10 ; 4       ;
; sw[0]~input                                                                                                                            ; 3       ;
; sw[9]~input                                                                                                                            ; 3       ;
; ball:inst5|position[0]~latch                                                                                                           ; 3       ;
; ball:inst5|position[9]~latch                                                                                                           ; 3       ;
; controller:inst3|sel                                                                                                                   ; 3       ;
; controller:inst3|direction~9                                                                                                           ; 3       ;
; controller:inst3|halt~0                                                                                                                ; 3       ;
; controller:inst3|direction~5                                                                                                           ; 3       ;
; controller:inst3|p2_power~1                                                                                                            ; 3       ;
; controller:inst3|Add6~0                                                                                                                ; 3       ;
; button_debouncer:inst|Equal0~6                                                                                                         ; 3       ;
; ball:inst5|out[0]                                                                                                                      ; 3       ;
; ball:inst5|out[1]                                                                                                                      ; 3       ;
; controller:inst3|p1_score[5]~9                                                                                                         ; 3       ;
; controller:inst3|WideNor0~2                                                                                                            ; 3       ;
; controller:inst3|Equal3~0                                                                                                              ; 3       ;
; controller:inst3|p2_score[1]~3                                                                                                         ; 3       ;
; controller:inst3|WideNor1~1                                                                                                            ; 3       ;
; controller:inst3|p2_score[1]~1                                                                                                         ; 3       ;
; controller:inst3|Equal9~0                                                                                                              ; 3       ;
; controller:inst3|Equal5~1                                                                                                              ; 3       ;
; controller:inst3|Equal5~0                                                                                                              ; 3       ;
; seg7view:inst6|WideNor1~0                                                                                                              ; 3       ;
; seg7view:inst7|WideNor1~0                                                                                                              ; 3       ;
; controller:inst3|rstball                                                                                                               ; 3       ;
; seg7view:inst6|lpm_divide:Div0|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|lpm_abs_st9:my_abs_num|cs1a[1]~6                  ; 3       ;
; seg7view:inst6|lpm_divide:Div0|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|lpm_abs_st9:my_abs_num|cs1a[1]~4                  ; 3       ;
; seg7view:inst6|lpm_divide:Div0|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|lpm_abs_st9:my_abs_num|cs1a[1]~2                  ; 3       ;
; seg7view:inst6|lpm_divide:Div0|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|lpm_abs_st9:my_abs_num|cs1a[1]~0                  ; 3       ;
; seg7view:inst7|lpm_divide:Div0|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|lpm_abs_st9:my_abs_num|cs1a[1]~6                  ; 3       ;
; seg7view:inst7|lpm_divide:Div0|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|lpm_abs_st9:my_abs_num|cs1a[1]~4                  ; 3       ;
; seg7view:inst7|lpm_divide:Div0|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|lpm_abs_st9:my_abs_num|cs1a[1]~2                  ; 3       ;
; seg7view:inst7|lpm_divide:Div0|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|lpm_abs_st9:my_abs_num|cs1a[1]~0                  ; 3       ;
; seg7view:inst6|lpm_divide:Mod1|lpm_divide_mno:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[92]~46             ; 2       ;
; seg7view:inst6|lpm_divide:Mod1|lpm_divide_mno:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[93]~45             ; 2       ;
; seg7view:inst7|lpm_divide:Mod1|lpm_divide_mno:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[92]~46             ; 2       ;
; seg7view:inst7|lpm_divide:Mod1|lpm_divide_mno:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[93]~45             ; 2       ;
; controller:inst3|Add1~0                                                                                                                ; 2       ;
; controller:inst3|p1_power~0                                                                                                            ; 2       ;
; ball:inst5|position~11                                                                                                                 ; 2       ;
; my_pll:inst4|counter[31]                                                                                                               ; 2       ;
; my_pll:inst4|counter[30]                                                                                                               ; 2       ;
; my_pll:inst4|counter[29]                                                                                                               ; 2       ;
; my_pll:inst4|counter[28]                                                                                                               ; 2       ;
; my_pll:inst4|counter[27]                                                                                                               ; 2       ;
; my_pll:inst4|counter[26]                                                                                                               ; 2       ;
; my_pll:inst4|counter[25]                                                                                                               ; 2       ;
; my_pll:inst4|counter[24]                                                                                                               ; 2       ;
; my_pll:inst4|counter[23]                                                                                                               ; 2       ;
; my_pll:inst4|counter[22]                                                                                                               ; 2       ;
; my_pll:inst4|counter[21]                                                                                                               ; 2       ;
; my_pll:inst4|counter[20]                                                                                                               ; 2       ;
; my_pll:inst4|counter[17]                                                                                                               ; 2       ;
; my_pll:inst4|counter[19]                                                                                                               ; 2       ;
; my_pll:inst4|counter[18]                                                                                                               ; 2       ;
; my_pll:inst4|counter[16]                                                                                                               ; 2       ;
; my_pll:inst4|counter[0]                                                                                                                ; 2       ;
; my_pll:inst4|counter[1]                                                                                                                ; 2       ;
; my_pll:inst4|counter[2]                                                                                                                ; 2       ;
; my_pll:inst4|counter[3]                                                                                                                ; 2       ;
; my_pll:inst4|counter[4]                                                                                                                ; 2       ;
; my_pll:inst4|counter[5]                                                                                                                ; 2       ;
; my_pll:inst4|counter[7]                                                                                                                ; 2       ;
; my_pll:inst4|counter[6]                                                                                                                ; 2       ;
; my_pll:inst4|counter[8]                                                                                                                ; 2       ;
; my_pll:inst4|counter[9]                                                                                                                ; 2       ;
; my_pll:inst4|counter[10]                                                                                                               ; 2       ;
; my_pll:inst4|counter[11]                                                                                                               ; 2       ;
; my_pll:inst4|counter[15]                                                                                                               ; 2       ;
; my_pll:inst4|counter[12]                                                                                                               ; 2       ;
; my_pll:inst4|counter[13]                                                                                                               ; 2       ;
; my_pll:inst4|counter[14]                                                                                                               ; 2       ;
; button_debouncer:inst1|data_out                                                                                                        ; 2       ;
; button_debouncer:inst2|data_out                                                                                                        ; 2       ;
; button_debouncer:inst1|counter[1]                                                                                                      ; 2       ;
; button_debouncer:inst1|counter[2]                                                                                                      ; 2       ;
; button_debouncer:inst1|counter[3]                                                                                                      ; 2       ;
; button_debouncer:inst1|counter[4]                                                                                                      ; 2       ;
; button_debouncer:inst1|counter[5]                                                                                                      ; 2       ;
; button_debouncer:inst1|counter[6]                                                                                                      ; 2       ;
; button_debouncer:inst1|counter[7]                                                                                                      ; 2       ;
; button_debouncer:inst1|counter[8]                                                                                                      ; 2       ;
; button_debouncer:inst1|counter[9]                                                                                                      ; 2       ;
; button_debouncer:inst1|counter[10]                                                                                                     ; 2       ;
; button_debouncer:inst1|counter[11]                                                                                                     ; 2       ;
; button_debouncer:inst1|counter[12]                                                                                                     ; 2       ;
; button_debouncer:inst1|counter[13]                                                                                                     ; 2       ;
; button_debouncer:inst1|counter[14]                                                                                                     ; 2       ;
; button_debouncer:inst1|counter[15]                                                                                                     ; 2       ;
; button_debouncer:inst1|counter[16]                                                                                                     ; 2       ;
; button_debouncer:inst1|counter[17]                                                                                                     ; 2       ;
; button_debouncer:inst1|counter[18]                                                                                                     ; 2       ;
; button_debouncer:inst1|counter[19]                                                                                                     ; 2       ;
; button_debouncer:inst1|counter[20]                                                                                                     ; 2       ;
; controller:inst3|p1_score[0]~12                                                                                                        ; 2       ;
; controller:inst3|WideNor0~1                                                                                                            ; 2       ;
; controller:inst3|Equal9~2                                                                                                              ; 2       ;
; controller:inst3|p2_score[0]~6                                                                                                         ; 2       ;
; controller:inst3|Equal8~0                                                                                                              ; 2       ;
; seg7view:inst6|Equal12~1                                                                                                               ; 2       ;
; seg7view:inst6|Equal12~0                                                                                                               ; 2       ;
; seg7view:inst6|Equal11~0                                                                                                               ; 2       ;
; seg7view:inst6|lpm_divide:Mod1|lpm_divide_mno:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[91]~39             ; 2       ;
; seg7view:inst6|lpm_divide:Mod1|lpm_divide_mno:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[91]~38             ; 2       ;
; seg7view:inst6|lpm_divide:Mod1|lpm_divide_mno:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[92]~37             ; 2       ;
; seg7view:inst6|lpm_divide:Mod1|lpm_divide_mno:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[93]~36             ; 2       ;
; seg7view:inst7|Equal12~1                                                                                                               ; 2       ;
; seg7view:inst7|Equal12~0                                                                                                               ; 2       ;
; seg7view:inst7|Equal11~0                                                                                                               ; 2       ;
; seg7view:inst7|lpm_divide:Mod1|lpm_divide_mno:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[91]~39             ; 2       ;
; seg7view:inst7|lpm_divide:Mod1|lpm_divide_mno:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[91]~38             ; 2       ;
; seg7view:inst7|lpm_divide:Mod1|lpm_divide_mno:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[92]~37             ; 2       ;
; seg7view:inst7|lpm_divide:Mod1|lpm_divide_mno:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[93]~36             ; 2       ;
; controller:inst3|p1_idle[31]                                                                                                           ; 2       ;
; controller:inst3|p1_idle[2]                                                                                                            ; 2       ;
; controller:inst3|p1_idle[1]                                                                                                            ; 2       ;
; controller:inst3|p1_idle[0]                                                                                                            ; 2       ;
; controller:inst3|p1_idle[14]                                                                                                           ; 2       ;
; controller:inst3|p1_idle[13]                                                                                                           ; 2       ;
; controller:inst3|p1_idle[12]                                                                                                           ; 2       ;
; controller:inst3|p1_idle[11]                                                                                                           ; 2       ;
; controller:inst3|p1_idle[10]                                                                                                           ; 2       ;
; controller:inst3|p1_idle[9]                                                                                                            ; 2       ;
; controller:inst3|p1_idle[8]                                                                                                            ; 2       ;
; controller:inst3|p1_idle[7]                                                                                                            ; 2       ;
; controller:inst3|p1_idle[6]                                                                                                            ; 2       ;
; controller:inst3|p1_idle[5]                                                                                                            ; 2       ;
; controller:inst3|p1_idle[4]                                                                                                            ; 2       ;
; controller:inst3|p1_idle[3]                                                                                                            ; 2       ;
; controller:inst3|p1_idle[30]                                                                                                           ; 2       ;
; controller:inst3|p1_idle[29]                                                                                                           ; 2       ;
; controller:inst3|p1_idle[28]                                                                                                           ; 2       ;
; controller:inst3|p1_idle[27]                                                                                                           ; 2       ;
; controller:inst3|p1_idle[26]                                                                                                           ; 2       ;
; controller:inst3|p1_idle[25]                                                                                                           ; 2       ;
; controller:inst3|p1_idle[24]                                                                                                           ; 2       ;
; controller:inst3|p1_idle[23]                                                                                                           ; 2       ;
; controller:inst3|p1_idle[22]                                                                                                           ; 2       ;
; controller:inst3|p1_idle[21]                                                                                                           ; 2       ;
; controller:inst3|p1_idle[20]                                                                                                           ; 2       ;
; controller:inst3|p1_idle[19]                                                                                                           ; 2       ;
; controller:inst3|p1_idle[18]                                                                                                           ; 2       ;
; controller:inst3|p1_idle[17]                                                                                                           ; 2       ;
; controller:inst3|p1_idle[16]                                                                                                           ; 2       ;
; controller:inst3|p1_idle[15]                                                                                                           ; 2       ;
; controller:inst3|p2_idle[31]                                                                                                           ; 2       ;
; controller:inst3|p2_idle[2]                                                                                                            ; 2       ;
; controller:inst3|p2_idle[1]                                                                                                            ; 2       ;
; controller:inst3|p2_idle[0]                                                                                                            ; 2       ;
; controller:inst3|p2_idle[14]                                                                                                           ; 2       ;
; controller:inst3|p2_idle[13]                                                                                                           ; 2       ;
; controller:inst3|p2_idle[12]                                                                                                           ; 2       ;
; controller:inst3|p2_idle[11]                                                                                                           ; 2       ;
; controller:inst3|p2_idle[10]                                                                                                           ; 2       ;
; controller:inst3|p2_idle[9]                                                                                                            ; 2       ;
; controller:inst3|p2_idle[8]                                                                                                            ; 2       ;
; controller:inst3|p2_idle[7]                                                                                                            ; 2       ;
; controller:inst3|p2_idle[6]                                                                                                            ; 2       ;
; controller:inst3|p2_idle[5]                                                                                                            ; 2       ;
; controller:inst3|p2_idle[4]                                                                                                            ; 2       ;
; controller:inst3|p2_idle[3]                                                                                                            ; 2       ;
; controller:inst3|p2_idle[30]                                                                                                           ; 2       ;
; controller:inst3|p2_idle[29]                                                                                                           ; 2       ;
; controller:inst3|p2_idle[28]                                                                                                           ; 2       ;
; controller:inst3|p2_idle[27]                                                                                                           ; 2       ;
; controller:inst3|p2_idle[26]                                                                                                           ; 2       ;
; controller:inst3|p2_idle[25]                                                                                                           ; 2       ;
; controller:inst3|p2_idle[24]                                                                                                           ; 2       ;
; controller:inst3|p2_idle[23]                                                                                                           ; 2       ;
; controller:inst3|p2_idle[22]                                                                                                           ; 2       ;
; controller:inst3|p2_idle[21]                                                                                                           ; 2       ;
; controller:inst3|p2_idle[20]                                                                                                           ; 2       ;
; controller:inst3|p2_idle[19]                                                                                                           ; 2       ;
; controller:inst3|p2_idle[18]                                                                                                           ; 2       ;
; controller:inst3|p2_idle[17]                                                                                                           ; 2       ;
; controller:inst3|p2_idle[16]                                                                                                           ; 2       ;
; controller:inst3|p2_idle[15]                                                                                                           ; 2       ;
; seg7view:inst6|lpm_divide:Mod1|lpm_divide_mno:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_14_result_int[3]~4  ; 2       ;
; seg7view:inst6|lpm_divide:Mod1|lpm_divide_mno:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_14_result_int[2]~2  ; 2       ;
; seg7view:inst6|lpm_divide:Mod1|lpm_divide_mno:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_14_result_int[1]~0  ; 2       ;
; seg7view:inst6|lpm_divide:Div0|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|lpm_abs_st9:my_abs_num|cs1a[1]~8                  ; 2       ;
; seg7view:inst6|lpm_divide:Div0|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|add_sub_5_result_int[3]~4   ; 2       ;
; seg7view:inst6|lpm_divide:Div0|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|add_sub_5_result_int[2]~2   ; 2       ;
; seg7view:inst6|lpm_divide:Div0|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|add_sub_5_result_int[1]~0   ; 2       ;
; seg7view:inst7|lpm_divide:Mod1|lpm_divide_mno:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_14_result_int[3]~4  ; 2       ;
; seg7view:inst7|lpm_divide:Mod1|lpm_divide_mno:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_14_result_int[2]~2  ; 2       ;
; seg7view:inst7|lpm_divide:Mod1|lpm_divide_mno:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_14_result_int[1]~0  ; 2       ;
; seg7view:inst7|lpm_divide:Div0|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|lpm_abs_st9:my_abs_num|cs1a[1]~8                  ; 2       ;
; seg7view:inst7|lpm_divide:Div0|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|add_sub_5_result_int[3]~4   ; 2       ;
; seg7view:inst7|lpm_divide:Div0|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|add_sub_5_result_int[2]~2   ; 2       ;
; seg7view:inst7|lpm_divide:Div0|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|add_sub_5_result_int[1]~0   ; 2       ;
; p1btn~input                                                                                                                            ; 1       ;
; p2btn~input                                                                                                                            ; 1       ;
; ctrl~input                                                                                                                             ; 1       ;
; button_debouncer:inst1|data_in_0~0                                                                                                     ; 1       ;
; button_debouncer:inst2|data_in_0~0                                                                                                     ; 1       ;
; button_debouncer:inst|data_in_0~0                                                                                                      ; 1       ;
; my_pll:inst4|counter[19]~36                                                                                                            ; 1       ;
; my_pll:inst4|counter[18]~35                                                                                                            ; 1       ;
; my_pll:inst4|counter[11]~32                                                                                                            ; 1       ;
; controller:inst3|p1_score[1]~22                                                                                                        ; 1       ;
; seg7view:inst6|lpm_divide:Mod1|lpm_divide_mno:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[94]~44             ; 1       ;
; seg7view:inst6|lpm_divide:Div0|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|StageOut[38]~42             ; 1       ;
; seg7view:inst6|lpm_divide:Div0|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|StageOut[39]~41             ; 1       ;
; seg7view:inst6|lpm_divide:Div0|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|StageOut[40]~40             ; 1       ;
; seg7view:inst7|lpm_divide:Mod1|lpm_divide_mno:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[94]~44             ; 1       ;
; seg7view:inst7|lpm_divide:Div0|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|StageOut[38]~42             ; 1       ;
; seg7view:inst7|lpm_divide:Div0|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|StageOut[39]~41             ; 1       ;
; seg7view:inst7|lpm_divide:Div0|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|StageOut[40]~40             ; 1       ;
; button_debouncer:inst1|data_in_0                                                                                                       ; 1       ;
; button_debouncer:inst2|data_in_0                                                                                                       ; 1       ;
; button_debouncer:inst1|data_in_1                                                                                                       ; 1       ;
; button_debouncer:inst2|data_in_1                                                                                                       ; 1       ;
; button_debouncer:inst|data_in_0                                                                                                        ; 1       ;
; controller:inst3|p2_power~3                                                                                                            ; 1       ;
; controller:inst3|p1_power~2                                                                                                            ; 1       ;
; controller:inst3|sel~0                                                                                                                 ; 1       ;
; controller:inst3|p2_power~2                                                                                                            ; 1       ;
; controller:inst3|p1_power~1                                                                                                            ; 1       ;
; button_debouncer:inst1|data_in_2                                                                                                       ; 1       ;
; button_debouncer:inst2|data_in_2                                                                                                       ; 1       ;
; button_debouncer:inst|data_in_1                                                                                                        ; 1       ;
; my_pll:inst4|counter~28                                                                                                                ; 1       ;
; my_pll:inst4|counter~27                                                                                                                ; 1       ;
; my_pll:inst4|counter~26                                                                                                                ; 1       ;
; my_pll:inst4|counter~25                                                                                                                ; 1       ;
; my_pll:inst4|counter~24                                                                                                                ; 1       ;
; my_pll:inst4|counter~23                                                                                                                ; 1       ;
; my_pll:inst4|counter~22                                                                                                                ; 1       ;
; my_pll:inst4|counter~21                                                                                                                ; 1       ;
; my_pll:inst4|counter~20                                                                                                                ; 1       ;
; my_pll:inst4|counter~19                                                                                                                ; 1       ;
; my_pll:inst4|counter~18                                                                                                                ; 1       ;
; my_pll:inst4|counter~17                                                                                                                ; 1       ;
; my_pll:inst4|counter~16                                                                                                                ; 1       ;
; my_pll:inst4|counter~15                                                                                                                ; 1       ;
; my_pll:inst4|counter~14                                                                                                                ; 1       ;
; my_pll:inst4|counter~13                                                                                                                ; 1       ;
; my_pll:inst4|counter~12                                                                                                                ; 1       ;
; my_pll:inst4|counter~11                                                                                                                ; 1       ;
; my_pll:inst4|counter~10                                                                                                                ; 1       ;
; my_pll:inst4|counter~9                                                                                                                 ; 1       ;
; my_pll:inst4|counter~8                                                                                                                 ; 1       ;
; my_pll:inst4|counter~7                                                                                                                 ; 1       ;
; my_pll:inst4|counter~6                                                                                                                 ; 1       ;
; my_pll:inst4|counter~5                                                                                                                 ; 1       ;
; my_pll:inst4|counter~4                                                                                                                 ; 1       ;
; my_pll:inst4|counter~3                                                                                                                 ; 1       ;
; my_pll:inst4|counter~2                                                                                                                 ; 1       ;
; my_pll:inst4|counter~1                                                                                                                 ; 1       ;
; my_pll:inst4|counter~0                                                                                                                 ; 1       ;
; controller:inst3|p2_power[1]                                                                                                           ; 1       ;
; controller:inst3|p1_power[1]                                                                                                           ; 1       ;
; controller:inst3|p2_power[0]                                                                                                           ; 1       ;
; controller:inst3|p1_power[0]                                                                                                           ; 1       ;
; controller:inst3|p1_rdy~9                                                                                                              ; 1       ;
; controller:inst3|p1_rdy~8                                                                                                              ; 1       ;
; controller:inst3|p1_rdy~7                                                                                                              ; 1       ;
; controller:inst3|p1_rdy~6                                                                                                              ; 1       ;
; controller:inst3|p1_rdy~5                                                                                                              ; 1       ;
; controller:inst3|p1_rdy~4                                                                                                              ; 1       ;
; controller:inst3|p1_rdy~3                                                                                                              ; 1       ;
; controller:inst3|p1_rdy~2                                                                                                              ; 1       ;
; controller:inst3|p1_rdy~1                                                                                                              ; 1       ;
; controller:inst3|p1_rdy~0                                                                                                              ; 1       ;
; button_debouncer:inst1|data_in_3                                                                                                       ; 1       ;
; controller:inst3|p2_rdy~9                                                                                                              ; 1       ;
; controller:inst3|p2_rdy~8                                                                                                              ; 1       ;
; controller:inst3|p2_rdy~7                                                                                                              ; 1       ;
; controller:inst3|p2_rdy~6                                                                                                              ; 1       ;
; controller:inst3|p2_rdy~5                                                                                                              ; 1       ;
; controller:inst3|p2_rdy~4                                                                                                              ; 1       ;
; controller:inst3|p2_rdy~3                                                                                                              ; 1       ;
; controller:inst3|p2_rdy~2                                                                                                              ; 1       ;
; controller:inst3|p2_rdy~1                                                                                                              ; 1       ;
; controller:inst3|p2_rdy~0                                                                                                              ; 1       ;
; button_debouncer:inst2|data_in_3                                                                                                       ; 1       ;
; button_debouncer:inst1|counter~14                                                                                                      ; 1       ;
; button_debouncer:inst1|counter~13                                                                                                      ; 1       ;
; button_debouncer:inst1|counter~12                                                                                                      ; 1       ;
; button_debouncer:inst1|counter~11                                                                                                      ; 1       ;
; button_debouncer:inst1|counter~10                                                                                                      ; 1       ;
; button_debouncer:inst1|counter~9                                                                                                       ; 1       ;
; button_debouncer:inst1|counter~8                                                                                                       ; 1       ;
; button_debouncer:inst1|counter~7                                                                                                       ; 1       ;
; button_debouncer:inst1|counter~6                                                                                                       ; 1       ;
; button_debouncer:inst1|counter~5                                                                                                       ; 1       ;
; button_debouncer:inst1|counter~4                                                                                                       ; 1       ;
; button_debouncer:inst1|counter~3                                                                                                       ; 1       ;
; button_debouncer:inst1|counter~2                                                                                                       ; 1       ;
; button_debouncer:inst1|counter~1                                                                                                       ; 1       ;
; button_debouncer:inst1|counter~0                                                                                                       ; 1       ;
; button_debouncer:inst|data_in_2                                                                                                        ; 1       ;
; ball:inst5|out[0]~1                                                                                                                    ; 1       ;
; ball:inst5|out[1]~0                                                                                                                    ; 1       ;
; ball:inst5|position[0]~data_lut                                                                                                        ; 1       ;
; controller:inst3|halt~2                                                                                                                ; 1       ;
; controller:inst3|halt~1                                                                                                                ; 1       ;
; my_pll:inst4|Equal0~9                                                                                                                  ; 1       ;
; my_pll:inst4|Equal0~8                                                                                                                  ; 1       ;
; my_pll:inst4|Equal0~7                                                                                                                  ; 1       ;
; my_pll:inst4|Equal0~6                                                                                                                  ; 1       ;
; my_pll:inst4|Equal0~5                                                                                                                  ; 1       ;
; my_pll:inst4|Equal0~4                                                                                                                  ; 1       ;
; my_pll:inst4|Equal0~3                                                                                                                  ; 1       ;
; my_pll:inst4|Equal0~2                                                                                                                  ; 1       ;
; my_pll:inst4|Equal0~1                                                                                                                  ; 1       ;
; my_pll:inst4|Equal0~0                                                                                                                  ; 1       ;
; controller:inst3|direction~10                                                                                                          ; 1       ;
; controller:inst3|direction~8                                                                                                           ; 1       ;
; controller:inst3|LessThan1~0                                                                                                           ; 1       ;
; controller:inst3|direction~7                                                                                                           ; 1       ;
; controller:inst3|always1~1                                                                                                             ; 1       ;
; controller:inst3|always1~0                                                                                                             ; 1       ;
; controller:inst3|LessThan2~0                                                                                                           ; 1       ;
; controller:inst3|direction~6                                                                                                           ; 1       ;
; controller:inst3|direction~4                                                                                                           ; 1       ;
; controller:inst3|direction~3                                                                                                           ; 1       ;
; controller:inst3|direction~2                                                                                                           ; 1       ;
; controller:inst3|direction~1                                                                                                           ; 1       ;
; controller:inst3|direction~0                                                                                                           ; 1       ;
; controller:inst3|ball~0                                                                                                                ; 1       ;
; ball:inst5|position[9]~data_lut                                                                                                        ; 1       ;
; button_debouncer:inst|Equal0~3                                                                                                         ; 1       ;
; button_debouncer:inst|Equal0~2                                                                                                         ; 1       ;
; button_debouncer:inst|Equal0~1                                                                                                         ; 1       ;
; button_debouncer:inst|Equal0~0                                                                                                         ; 1       ;
; button_debouncer:inst|data_in_3                                                                                                        ; 1       ;
; ball:inst5|outside~0                                                                                                                   ; 1       ;
; ball:inst5|win~0                                                                                                                       ; 1       ;
; controller:inst3|p1_score[0]~21                                                                                                        ; 1       ;
; controller:inst3|p1_score[0]~20                                                                                                        ; 1       ;
; controller:inst3|WideNor0~4                                                                                                            ; 1       ;
; controller:inst3|p1_score[0]~19                                                                                                        ; 1       ;
; controller:inst3|p1_score[3]~18                                                                                                        ; 1       ;
; controller:inst3|p1_score[1]~17                                                                                                        ; 1       ;
; controller:inst3|p1_score[2]~16                                                                                                        ; 1       ;
; controller:inst3|Equal3~1                                                                                                              ; 1       ;
; controller:inst3|p1_score[3]~15                                                                                                        ; 1       ;
; controller:inst3|p1_score~14                                                                                                           ; 1       ;
; controller:inst3|p1_score[4]~13                                                                                                        ; 1       ;
; controller:inst3|p1_score[4]~11                                                                                                        ; 1       ;
; controller:inst3|WideNor0~3                                                                                                            ; 1       ;
; controller:inst3|p1_score[5]~10                                                                                                        ; 1       ;
; controller:inst3|p1_score[5]~8                                                                                                         ; 1       ;
; controller:inst3|WideNor0~0                                                                                                            ; 1       ;
; controller:inst3|p2_score[0]~15                                                                                                        ; 1       ;
; controller:inst3|p2_score[0]~14                                                                                                        ; 1       ;
; controller:inst3|WideNor1~3                                                                                                            ; 1       ;
; controller:inst3|p2_score[0]~13                                                                                                        ; 1       ;
; controller:inst3|p2_score[3]~12                                                                                                        ; 1       ;
; controller:inst3|p2_score[1]~11                                                                                                        ; 1       ;
; controller:inst3|p2_score[2]~10                                                                                                        ; 1       ;
; controller:inst3|Equal8~1                                                                                                              ; 1       ;
; controller:inst3|p2_score[3]~9                                                                                                         ; 1       ;
; controller:inst3|p2_score~8                                                                                                            ; 1       ;
; controller:inst3|p2_score[4]~7                                                                                                         ; 1       ;
; controller:inst3|p2_score[4]~5                                                                                                         ; 1       ;
; controller:inst3|WideNor1~2                                                                                                            ; 1       ;
; controller:inst3|p2_score[5]~4                                                                                                         ; 1       ;
; controller:inst3|p2_score[1]~2                                                                                                         ; 1       ;
; controller:inst3|WideNor1~0                                                                                                            ; 1       ;
; ball:inst5|position[0]~_emulated                                                                                                       ; 1       ;
; ball:inst5|position~9                                                                                                                  ; 1       ;
; ball:inst5|position~8                                                                                                                  ; 1       ;
; ball:inst5|position~7                                                                                                                  ; 1       ;
; ball:inst5|position~6                                                                                                                  ; 1       ;
; ball:inst5|position~5                                                                                                                  ; 1       ;
; ball:inst5|position~4                                                                                                                  ; 1       ;
; ball:inst5|position~3                                                                                                                  ; 1       ;
; ball:inst5|position~2                                                                                                                  ; 1       ;
; ball:inst5|position[9]~_emulated                                                                                                       ; 1       ;
; controller:inst3|p2_deuce~1                                                                                                            ; 1       ;
; controller:inst3|p2_deuce~0                                                                                                            ; 1       ;
; controller:inst3|p1_deuce~2                                                                                                            ; 1       ;
; controller:inst3|Equal11~0                                                                                                             ; 1       ;
; controller:inst3|Equal9~1                                                                                                              ; 1       ;
; controller:inst3|Equal10~1                                                                                                             ; 1       ;
; controller:inst3|Equal10~0                                                                                                             ; 1       ;
; button_debouncer:inst|data_out                                                                                                         ; 1       ;
; controller:inst3|p1_deuce~0                                                                                                            ; 1       ;
; seg7view:inst6|WideOr11                                                                                                                ; 1       ;
; seg7view:inst6|Equal14~0                                                                                                               ; 1       ;
; seg7view:inst6|WideOr10~1                                                                                                              ; 1       ;
; seg7view:inst6|WideOr10~0                                                                                                              ; 1       ;
; seg7view:inst6|data_out[2]                                                                                                             ; 1       ;
; seg7view:inst6|WideOr9~1                                                                                                               ; 1       ;
; seg7view:inst6|WideOr9~0                                                                                                               ; 1       ;
; seg7view:inst6|WideOr8~0                                                                                                               ; 1       ;
; seg7view:inst6|WideOr7                                                                                                                 ; 1       ;
; seg7view:inst6|WideOr6~2                                                                                                               ; 1       ;
; seg7view:inst6|WideOr6~0                                                                                                               ; 1       ;
; seg7view:inst6|lpm_divide:Mod1|lpm_divide_mno:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[94]~35             ; 1       ;
; seg7view:inst6|lpm_divide:Mod1|lpm_divide_mno:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[90]~34             ; 1       ;
; seg7view:inst6|lpm_divide:Mod1|lpm_divide_mno:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[90]~33             ; 1       ;
; seg7view:inst6|lpm_divide:Mod1|lpm_divide_mno:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[84]~32             ; 1       ;
; seg7view:inst6|lpm_divide:Mod1|lpm_divide_mno:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[84]~31             ; 1       ;
; seg7view:inst6|lpm_divide:Mod1|lpm_divide_mno:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[85]~30             ; 1       ;
; seg7view:inst6|lpm_divide:Mod1|lpm_divide_mno:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[85]~29             ; 1       ;
; seg7view:inst6|lpm_divide:Mod1|lpm_divide_mno:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[86]~28             ; 1       ;
; seg7view:inst6|lpm_divide:Mod1|lpm_divide_mno:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[86]~27             ; 1       ;
; seg7view:inst6|lpm_divide:Mod1|lpm_divide_mno:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[87]~26             ; 1       ;
; seg7view:inst6|lpm_divide:Mod1|lpm_divide_mno:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[87]~25             ; 1       ;
; seg7view:inst6|lpm_divide:Mod1|lpm_divide_mno:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[88]~24             ; 1       ;
; seg7view:inst6|WideOr5                                                                                                                 ; 1       ;
; seg7view:inst6|WideOr4~0                                                                                                               ; 1       ;
; seg7view:inst6|data_out[10]~0                                                                                                          ; 1       ;
; seg7view:inst6|WideOr3~0                                                                                                               ; 1       ;
; seg7view:inst6|WideOr2~0                                                                                                               ; 1       ;
; seg7view:inst6|WideOr1~0                                                                                                               ; 1       ;
; seg7view:inst6|WideOr0~0                                                                                                               ; 1       ;
; seg7view:inst6|lpm_divide:Div0|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|StageOut[36]~39             ; 1       ;
; seg7view:inst6|lpm_divide:Div0|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|StageOut[36]~38             ; 1       ;
; seg7view:inst6|lpm_divide:Div0|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|StageOut[37]~37             ; 1       ;
; seg7view:inst6|lpm_divide:Div0|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|StageOut[37]~36             ; 1       ;
; seg7view:inst6|lpm_divide:Div0|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|StageOut[38]~35             ; 1       ;
; seg7view:inst6|lpm_divide:Div0|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|StageOut[39]~34             ; 1       ;
; seg7view:inst6|lpm_divide:Div0|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|StageOut[40]~33             ; 1       ;
; seg7view:inst6|lpm_divide:Div0|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|StageOut[30]~32             ; 1       ;
; seg7view:inst6|lpm_divide:Div0|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|StageOut[30]~31             ; 1       ;
; seg7view:inst6|lpm_divide:Div0|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|StageOut[31]~30             ; 1       ;
; seg7view:inst6|lpm_divide:Div0|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|StageOut[31]~29             ; 1       ;
; seg7view:inst6|lpm_divide:Div0|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|StageOut[32]~28             ; 1       ;
; seg7view:inst6|lpm_divide:Div0|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|StageOut[32]~27             ; 1       ;
; seg7view:inst6|lpm_divide:Div0|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|StageOut[33]~26             ; 1       ;
; seg7view:inst6|lpm_divide:Div0|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|StageOut[33]~25             ; 1       ;
; seg7view:inst6|lpm_divide:Div0|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|StageOut[34]~24             ; 1       ;
; seg7view:inst7|WideOr11                                                                                                                ; 1       ;
; seg7view:inst7|Equal14~0                                                                                                               ; 1       ;
; seg7view:inst7|WideOr10~1                                                                                                              ; 1       ;
; seg7view:inst7|WideOr10~0                                                                                                              ; 1       ;
; seg7view:inst7|data_out[2]                                                                                                             ; 1       ;
; seg7view:inst7|WideOr9~1                                                                                                               ; 1       ;
; seg7view:inst7|WideOr9~0                                                                                                               ; 1       ;
; seg7view:inst7|WideOr8~0                                                                                                               ; 1       ;
; seg7view:inst7|WideOr7                                                                                                                 ; 1       ;
; seg7view:inst7|WideOr6~2                                                                                                               ; 1       ;
; seg7view:inst7|WideOr6~0                                                                                                               ; 1       ;
; seg7view:inst7|lpm_divide:Mod1|lpm_divide_mno:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[94]~35             ; 1       ;
; seg7view:inst7|lpm_divide:Mod1|lpm_divide_mno:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[90]~34             ; 1       ;
; seg7view:inst7|lpm_divide:Mod1|lpm_divide_mno:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[90]~33             ; 1       ;
; seg7view:inst7|lpm_divide:Mod1|lpm_divide_mno:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[84]~32             ; 1       ;
; seg7view:inst7|lpm_divide:Mod1|lpm_divide_mno:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[84]~31             ; 1       ;
; seg7view:inst7|lpm_divide:Mod1|lpm_divide_mno:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[85]~30             ; 1       ;
; seg7view:inst7|lpm_divide:Mod1|lpm_divide_mno:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[85]~29             ; 1       ;
; seg7view:inst7|lpm_divide:Mod1|lpm_divide_mno:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[86]~28             ; 1       ;
; seg7view:inst7|lpm_divide:Mod1|lpm_divide_mno:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[86]~27             ; 1       ;
; seg7view:inst7|lpm_divide:Mod1|lpm_divide_mno:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[87]~26             ; 1       ;
; seg7view:inst7|lpm_divide:Mod1|lpm_divide_mno:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[87]~25             ; 1       ;
; seg7view:inst7|lpm_divide:Mod1|lpm_divide_mno:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|StageOut[88]~24             ; 1       ;
; seg7view:inst7|WideOr5                                                                                                                 ; 1       ;
; seg7view:inst7|WideOr4~0                                                                                                               ; 1       ;
; seg7view:inst7|data_out[10]~0                                                                                                          ; 1       ;
; seg7view:inst7|WideOr3~0                                                                                                               ; 1       ;
; seg7view:inst7|WideOr2~0                                                                                                               ; 1       ;
; seg7view:inst7|WideOr1~0                                                                                                               ; 1       ;
; seg7view:inst7|WideOr0~0                                                                                                               ; 1       ;
; seg7view:inst7|lpm_divide:Div0|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|StageOut[36]~39             ; 1       ;
; seg7view:inst7|lpm_divide:Div0|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|StageOut[36]~38             ; 1       ;
; seg7view:inst7|lpm_divide:Div0|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|StageOut[37]~37             ; 1       ;
; seg7view:inst7|lpm_divide:Div0|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|StageOut[37]~36             ; 1       ;
; seg7view:inst7|lpm_divide:Div0|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|StageOut[38]~35             ; 1       ;
; seg7view:inst7|lpm_divide:Div0|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|StageOut[39]~34             ; 1       ;
; seg7view:inst7|lpm_divide:Div0|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|StageOut[40]~33             ; 1       ;
; seg7view:inst7|lpm_divide:Div0|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|StageOut[30]~32             ; 1       ;
; seg7view:inst7|lpm_divide:Div0|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|StageOut[30]~31             ; 1       ;
; seg7view:inst7|lpm_divide:Div0|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|StageOut[31]~30             ; 1       ;
; seg7view:inst7|lpm_divide:Div0|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|StageOut[31]~29             ; 1       ;
; seg7view:inst7|lpm_divide:Div0|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|StageOut[32]~28             ; 1       ;
; seg7view:inst7|lpm_divide:Div0|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|StageOut[32]~27             ; 1       ;
; seg7view:inst7|lpm_divide:Div0|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|StageOut[33]~26             ; 1       ;
; seg7view:inst7|lpm_divide:Div0|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|StageOut[33]~25             ; 1       ;
; seg7view:inst7|lpm_divide:Div0|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|StageOut[34]~24             ; 1       ;
; controller:inst3|p1_idle[31]~94                                                                                                        ; 1       ;
; controller:inst3|p1_idle[30]~93                                                                                                        ; 1       ;
; controller:inst3|p1_idle[30]~92                                                                                                        ; 1       ;
; controller:inst3|p1_idle[29]~91                                                                                                        ; 1       ;
; controller:inst3|p1_idle[29]~90                                                                                                        ; 1       ;
; controller:inst3|p1_idle[28]~89                                                                                                        ; 1       ;
; controller:inst3|p1_idle[28]~88                                                                                                        ; 1       ;
; controller:inst3|p1_idle[27]~87                                                                                                        ; 1       ;
; controller:inst3|p1_idle[27]~86                                                                                                        ; 1       ;
; controller:inst3|p1_idle[26]~85                                                                                                        ; 1       ;
; controller:inst3|p1_idle[26]~84                                                                                                        ; 1       ;
; controller:inst3|p1_idle[25]~83                                                                                                        ; 1       ;
; controller:inst3|p1_idle[25]~82                                                                                                        ; 1       ;
; controller:inst3|p1_idle[24]~81                                                                                                        ; 1       ;
; controller:inst3|p1_idle[24]~80                                                                                                        ; 1       ;
; controller:inst3|p1_idle[23]~79                                                                                                        ; 1       ;
; controller:inst3|p1_idle[23]~78                                                                                                        ; 1       ;
; controller:inst3|p1_idle[22]~77                                                                                                        ; 1       ;
; controller:inst3|p1_idle[22]~76                                                                                                        ; 1       ;
; controller:inst3|p1_idle[21]~75                                                                                                        ; 1       ;
; controller:inst3|p1_idle[21]~74                                                                                                        ; 1       ;
; controller:inst3|p1_idle[20]~73                                                                                                        ; 1       ;
; controller:inst3|p1_idle[20]~72                                                                                                        ; 1       ;
; controller:inst3|p1_idle[19]~71                                                                                                        ; 1       ;
; controller:inst3|p1_idle[19]~70                                                                                                        ; 1       ;
; controller:inst3|p1_idle[18]~69                                                                                                        ; 1       ;
; controller:inst3|p1_idle[18]~68                                                                                                        ; 1       ;
; controller:inst3|p1_idle[17]~67                                                                                                        ; 1       ;
; controller:inst3|p1_idle[17]~66                                                                                                        ; 1       ;
; controller:inst3|p1_idle[16]~65                                                                                                        ; 1       ;
; controller:inst3|p1_idle[16]~64                                                                                                        ; 1       ;
; controller:inst3|p1_idle[15]~63                                                                                                        ; 1       ;
; controller:inst3|p1_idle[15]~62                                                                                                        ; 1       ;
; controller:inst3|p1_idle[14]~61                                                                                                        ; 1       ;
; controller:inst3|p1_idle[14]~60                                                                                                        ; 1       ;
; controller:inst3|p1_idle[13]~59                                                                                                        ; 1       ;
; controller:inst3|p1_idle[13]~58                                                                                                        ; 1       ;
; controller:inst3|p1_idle[12]~57                                                                                                        ; 1       ;
; controller:inst3|p1_idle[12]~56                                                                                                        ; 1       ;
; controller:inst3|p1_idle[11]~55                                                                                                        ; 1       ;
; controller:inst3|p1_idle[11]~54                                                                                                        ; 1       ;
; controller:inst3|p1_idle[10]~53                                                                                                        ; 1       ;
; controller:inst3|p1_idle[10]~52                                                                                                        ; 1       ;
; controller:inst3|p1_idle[9]~51                                                                                                         ; 1       ;
; controller:inst3|p1_idle[9]~50                                                                                                         ; 1       ;
; controller:inst3|p1_idle[8]~49                                                                                                         ; 1       ;
; controller:inst3|p1_idle[8]~48                                                                                                         ; 1       ;
; controller:inst3|p1_idle[7]~47                                                                                                         ; 1       ;
; controller:inst3|p1_idle[7]~46                                                                                                         ; 1       ;
; controller:inst3|p1_idle[6]~45                                                                                                         ; 1       ;
; controller:inst3|p1_idle[6]~44                                                                                                         ; 1       ;
; controller:inst3|p1_idle[5]~43                                                                                                         ; 1       ;
; controller:inst3|p1_idle[5]~42                                                                                                         ; 1       ;
; controller:inst3|p1_idle[4]~41                                                                                                         ; 1       ;
; controller:inst3|p1_idle[4]~40                                                                                                         ; 1       ;
; controller:inst3|p1_idle[3]~39                                                                                                         ; 1       ;
; controller:inst3|p1_idle[3]~38                                                                                                         ; 1       ;
; controller:inst3|p1_idle[2]~37                                                                                                         ; 1       ;
; controller:inst3|p1_idle[2]~36                                                                                                         ; 1       ;
; controller:inst3|p1_idle[1]~35                                                                                                         ; 1       ;
; controller:inst3|p1_idle[1]~34                                                                                                         ; 1       ;
; controller:inst3|p1_idle[0]~33                                                                                                         ; 1       ;
; controller:inst3|p1_idle[0]~32                                                                                                         ; 1       ;
; controller:inst3|p2_idle[31]~94                                                                                                        ; 1       ;
; controller:inst3|p2_idle[30]~93                                                                                                        ; 1       ;
; controller:inst3|p2_idle[30]~92                                                                                                        ; 1       ;
; controller:inst3|p2_idle[29]~91                                                                                                        ; 1       ;
; controller:inst3|p2_idle[29]~90                                                                                                        ; 1       ;
; controller:inst3|p2_idle[28]~89                                                                                                        ; 1       ;
; controller:inst3|p2_idle[28]~88                                                                                                        ; 1       ;
; controller:inst3|p2_idle[27]~87                                                                                                        ; 1       ;
; controller:inst3|p2_idle[27]~86                                                                                                        ; 1       ;
; controller:inst3|p2_idle[26]~85                                                                                                        ; 1       ;
; controller:inst3|p2_idle[26]~84                                                                                                        ; 1       ;
; controller:inst3|p2_idle[25]~83                                                                                                        ; 1       ;
; controller:inst3|p2_idle[25]~82                                                                                                        ; 1       ;
; controller:inst3|p2_idle[24]~81                                                                                                        ; 1       ;
; controller:inst3|p2_idle[24]~80                                                                                                        ; 1       ;
; controller:inst3|p2_idle[23]~79                                                                                                        ; 1       ;
; controller:inst3|p2_idle[23]~78                                                                                                        ; 1       ;
; controller:inst3|p2_idle[22]~77                                                                                                        ; 1       ;
; controller:inst3|p2_idle[22]~76                                                                                                        ; 1       ;
; controller:inst3|p2_idle[21]~75                                                                                                        ; 1       ;
; controller:inst3|p2_idle[21]~74                                                                                                        ; 1       ;
; controller:inst3|p2_idle[20]~73                                                                                                        ; 1       ;
; controller:inst3|p2_idle[20]~72                                                                                                        ; 1       ;
; controller:inst3|p2_idle[19]~71                                                                                                        ; 1       ;
; controller:inst3|p2_idle[19]~70                                                                                                        ; 1       ;
; controller:inst3|p2_idle[18]~69                                                                                                        ; 1       ;
; controller:inst3|p2_idle[18]~68                                                                                                        ; 1       ;
; controller:inst3|p2_idle[17]~67                                                                                                        ; 1       ;
; controller:inst3|p2_idle[17]~66                                                                                                        ; 1       ;
; controller:inst3|p2_idle[16]~65                                                                                                        ; 1       ;
; controller:inst3|p2_idle[16]~64                                                                                                        ; 1       ;
; controller:inst3|p2_idle[15]~63                                                                                                        ; 1       ;
; controller:inst3|p2_idle[15]~62                                                                                                        ; 1       ;
; controller:inst3|p2_idle[14]~61                                                                                                        ; 1       ;
; controller:inst3|p2_idle[14]~60                                                                                                        ; 1       ;
; controller:inst3|p2_idle[13]~59                                                                                                        ; 1       ;
; controller:inst3|p2_idle[13]~58                                                                                                        ; 1       ;
; controller:inst3|p2_idle[12]~57                                                                                                        ; 1       ;
; controller:inst3|p2_idle[12]~56                                                                                                        ; 1       ;
; controller:inst3|p2_idle[11]~55                                                                                                        ; 1       ;
; controller:inst3|p2_idle[11]~54                                                                                                        ; 1       ;
; controller:inst3|p2_idle[10]~53                                                                                                        ; 1       ;
; controller:inst3|p2_idle[10]~52                                                                                                        ; 1       ;
; controller:inst3|p2_idle[9]~51                                                                                                         ; 1       ;
; controller:inst3|p2_idle[9]~50                                                                                                         ; 1       ;
; controller:inst3|p2_idle[8]~49                                                                                                         ; 1       ;
; controller:inst3|p2_idle[8]~48                                                                                                         ; 1       ;
; controller:inst3|p2_idle[7]~47                                                                                                         ; 1       ;
; controller:inst3|p2_idle[7]~46                                                                                                         ; 1       ;
; controller:inst3|p2_idle[6]~45                                                                                                         ; 1       ;
; controller:inst3|p2_idle[6]~44                                                                                                         ; 1       ;
; controller:inst3|p2_idle[5]~43                                                                                                         ; 1       ;
; controller:inst3|p2_idle[5]~42                                                                                                         ; 1       ;
; controller:inst3|p2_idle[4]~41                                                                                                         ; 1       ;
; controller:inst3|p2_idle[4]~40                                                                                                         ; 1       ;
; controller:inst3|p2_idle[3]~39                                                                                                         ; 1       ;
; controller:inst3|p2_idle[3]~38                                                                                                         ; 1       ;
; controller:inst3|p2_idle[2]~37                                                                                                         ; 1       ;
; controller:inst3|p2_idle[2]~36                                                                                                         ; 1       ;
; controller:inst3|p2_idle[1]~35                                                                                                         ; 1       ;
; controller:inst3|p2_idle[1]~34                                                                                                         ; 1       ;
; controller:inst3|p2_idle[0]~33                                                                                                         ; 1       ;
; controller:inst3|p2_idle[0]~32                                                                                                         ; 1       ;
; my_pll:inst4|Add0~62                                                                                                                   ; 1       ;
; my_pll:inst4|Add0~61                                                                                                                   ; 1       ;
; my_pll:inst4|Add0~60                                                                                                                   ; 1       ;
; my_pll:inst4|Add0~59                                                                                                                   ; 1       ;
; my_pll:inst4|Add0~58                                                                                                                   ; 1       ;
; my_pll:inst4|Add0~57                                                                                                                   ; 1       ;
; my_pll:inst4|Add0~56                                                                                                                   ; 1       ;
; my_pll:inst4|Add0~55                                                                                                                   ; 1       ;
; my_pll:inst4|Add0~54                                                                                                                   ; 1       ;
; my_pll:inst4|Add0~53                                                                                                                   ; 1       ;
; my_pll:inst4|Add0~52                                                                                                                   ; 1       ;
; my_pll:inst4|Add0~51                                                                                                                   ; 1       ;
; my_pll:inst4|Add0~50                                                                                                                   ; 1       ;
; my_pll:inst4|Add0~49                                                                                                                   ; 1       ;
; my_pll:inst4|Add0~48                                                                                                                   ; 1       ;
; my_pll:inst4|Add0~47                                                                                                                   ; 1       ;
; my_pll:inst4|Add0~46                                                                                                                   ; 1       ;
; my_pll:inst4|Add0~45                                                                                                                   ; 1       ;
; my_pll:inst4|Add0~44                                                                                                                   ; 1       ;
; my_pll:inst4|Add0~43                                                                                                                   ; 1       ;
; my_pll:inst4|Add0~42                                                                                                                   ; 1       ;
; my_pll:inst4|Add0~41                                                                                                                   ; 1       ;
; my_pll:inst4|Add0~40                                                                                                                   ; 1       ;
; my_pll:inst4|Add0~39                                                                                                                   ; 1       ;
; my_pll:inst4|Add0~38                                                                                                                   ; 1       ;
; my_pll:inst4|Add0~37                                                                                                                   ; 1       ;
; my_pll:inst4|Add0~36                                                                                                                   ; 1       ;
; my_pll:inst4|Add0~35                                                                                                                   ; 1       ;
; my_pll:inst4|Add0~34                                                                                                                   ; 1       ;
; my_pll:inst4|Add0~33                                                                                                                   ; 1       ;
; my_pll:inst4|Add0~32                                                                                                                   ; 1       ;
; my_pll:inst4|Add0~31                                                                                                                   ; 1       ;
; my_pll:inst4|Add0~30                                                                                                                   ; 1       ;
; my_pll:inst4|Add0~29                                                                                                                   ; 1       ;
; my_pll:inst4|Add0~28                                                                                                                   ; 1       ;
; my_pll:inst4|Add0~27                                                                                                                   ; 1       ;
; my_pll:inst4|Add0~26                                                                                                                   ; 1       ;
; my_pll:inst4|Add0~25                                                                                                                   ; 1       ;
; my_pll:inst4|Add0~24                                                                                                                   ; 1       ;
; my_pll:inst4|Add0~23                                                                                                                   ; 1       ;
; my_pll:inst4|Add0~22                                                                                                                   ; 1       ;
; my_pll:inst4|Add0~21                                                                                                                   ; 1       ;
; my_pll:inst4|Add0~20                                                                                                                   ; 1       ;
; my_pll:inst4|Add0~19                                                                                                                   ; 1       ;
; my_pll:inst4|Add0~18                                                                                                                   ; 1       ;
; my_pll:inst4|Add0~17                                                                                                                   ; 1       ;
; my_pll:inst4|Add0~16                                                                                                                   ; 1       ;
; my_pll:inst4|Add0~15                                                                                                                   ; 1       ;
; my_pll:inst4|Add0~14                                                                                                                   ; 1       ;
; my_pll:inst4|Add0~13                                                                                                                   ; 1       ;
; my_pll:inst4|Add0~12                                                                                                                   ; 1       ;
; my_pll:inst4|Add0~11                                                                                                                   ; 1       ;
; my_pll:inst4|Add0~10                                                                                                                   ; 1       ;
; my_pll:inst4|Add0~9                                                                                                                    ; 1       ;
; my_pll:inst4|Add0~8                                                                                                                    ; 1       ;
; my_pll:inst4|Add0~7                                                                                                                    ; 1       ;
; my_pll:inst4|Add0~6                                                                                                                    ; 1       ;
; my_pll:inst4|Add0~5                                                                                                                    ; 1       ;
; my_pll:inst4|Add0~4                                                                                                                    ; 1       ;
; my_pll:inst4|Add0~3                                                                                                                    ; 1       ;
; my_pll:inst4|Add0~2                                                                                                                    ; 1       ;
; my_pll:inst4|Add0~1                                                                                                                    ; 1       ;
; my_pll:inst4|Add0~0                                                                                                                    ; 1       ;
; button_debouncer:inst1|Add0~40                                                                                                         ; 1       ;
; button_debouncer:inst1|Add0~39                                                                                                         ; 1       ;
; button_debouncer:inst1|Add0~38                                                                                                         ; 1       ;
; button_debouncer:inst1|Add0~37                                                                                                         ; 1       ;
; button_debouncer:inst1|Add0~36                                                                                                         ; 1       ;
; button_debouncer:inst1|Add0~35                                                                                                         ; 1       ;
; button_debouncer:inst1|Add0~34                                                                                                         ; 1       ;
; button_debouncer:inst1|Add0~33                                                                                                         ; 1       ;
; button_debouncer:inst1|Add0~32                                                                                                         ; 1       ;
; button_debouncer:inst1|Add0~31                                                                                                         ; 1       ;
; button_debouncer:inst1|Add0~30                                                                                                         ; 1       ;
; button_debouncer:inst1|Add0~29                                                                                                         ; 1       ;
; button_debouncer:inst1|Add0~28                                                                                                         ; 1       ;
; button_debouncer:inst1|Add0~27                                                                                                         ; 1       ;
; button_debouncer:inst1|Add0~26                                                                                                         ; 1       ;
; button_debouncer:inst1|Add0~25                                                                                                         ; 1       ;
; button_debouncer:inst1|Add0~24                                                                                                         ; 1       ;
; button_debouncer:inst1|Add0~23                                                                                                         ; 1       ;
; button_debouncer:inst1|Add0~22                                                                                                         ; 1       ;
; button_debouncer:inst1|Add0~21                                                                                                         ; 1       ;
; button_debouncer:inst1|Add0~20                                                                                                         ; 1       ;
; button_debouncer:inst1|Add0~19                                                                                                         ; 1       ;
; button_debouncer:inst1|Add0~18                                                                                                         ; 1       ;
; button_debouncer:inst1|Add0~17                                                                                                         ; 1       ;
; button_debouncer:inst1|Add0~16                                                                                                         ; 1       ;
; button_debouncer:inst1|Add0~15                                                                                                         ; 1       ;
; button_debouncer:inst1|Add0~14                                                                                                         ; 1       ;
; button_debouncer:inst1|Add0~13                                                                                                         ; 1       ;
; button_debouncer:inst1|Add0~12                                                                                                         ; 1       ;
; button_debouncer:inst1|Add0~11                                                                                                         ; 1       ;
; button_debouncer:inst1|Add0~10                                                                                                         ; 1       ;
; button_debouncer:inst1|Add0~9                                                                                                          ; 1       ;
; button_debouncer:inst1|Add0~8                                                                                                          ; 1       ;
; button_debouncer:inst1|Add0~7                                                                                                          ; 1       ;
; button_debouncer:inst1|Add0~6                                                                                                          ; 1       ;
; button_debouncer:inst1|Add0~5                                                                                                          ; 1       ;
; button_debouncer:inst1|Add0~4                                                                                                          ; 1       ;
; button_debouncer:inst1|Add0~3                                                                                                          ; 1       ;
; button_debouncer:inst1|Add0~2                                                                                                          ; 1       ;
; button_debouncer:inst1|Add0~1                                                                                                          ; 1       ;
; button_debouncer:inst1|Add0~0                                                                                                          ; 1       ;
; seg7view:inst6|lpm_divide:Mod1|lpm_divide_mno:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_16_result_int[5]~9  ; 1       ;
; seg7view:inst6|lpm_divide:Mod1|lpm_divide_mno:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_16_result_int[4]~7  ; 1       ;
; seg7view:inst6|lpm_divide:Mod1|lpm_divide_mno:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_16_result_int[4]~6  ; 1       ;
; seg7view:inst6|lpm_divide:Mod1|lpm_divide_mno:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_16_result_int[3]~5  ; 1       ;
; seg7view:inst6|lpm_divide:Mod1|lpm_divide_mno:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_16_result_int[3]~4  ; 1       ;
; seg7view:inst6|lpm_divide:Mod1|lpm_divide_mno:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_16_result_int[2]~3  ; 1       ;
; seg7view:inst6|lpm_divide:Mod1|lpm_divide_mno:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_16_result_int[2]~2  ; 1       ;
; seg7view:inst6|lpm_divide:Mod1|lpm_divide_mno:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_16_result_int[1]~1  ; 1       ;
; seg7view:inst6|lpm_divide:Mod1|lpm_divide_mno:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_16_result_int[1]~0  ; 1       ;
; seg7view:inst6|lpm_divide:Mod1|lpm_divide_mno:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_15_result_int[5]~9  ; 1       ;
; seg7view:inst6|lpm_divide:Mod1|lpm_divide_mno:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_15_result_int[4]~7  ; 1       ;
; seg7view:inst6|lpm_divide:Mod1|lpm_divide_mno:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_15_result_int[4]~6  ; 1       ;
; seg7view:inst6|lpm_divide:Mod1|lpm_divide_mno:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_15_result_int[3]~5  ; 1       ;
; seg7view:inst6|lpm_divide:Mod1|lpm_divide_mno:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_15_result_int[3]~4  ; 1       ;
; seg7view:inst6|lpm_divide:Mod1|lpm_divide_mno:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_15_result_int[2]~3  ; 1       ;
; seg7view:inst6|lpm_divide:Mod1|lpm_divide_mno:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_15_result_int[2]~2  ; 1       ;
; seg7view:inst6|lpm_divide:Mod1|lpm_divide_mno:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_15_result_int[1]~1  ; 1       ;
; seg7view:inst6|lpm_divide:Mod1|lpm_divide_mno:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_15_result_int[1]~0  ; 1       ;
; seg7view:inst6|lpm_divide:Mod1|lpm_divide_mno:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_14_result_int[5]~9  ; 1       ;
; seg7view:inst6|lpm_divide:Mod1|lpm_divide_mno:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_14_result_int[4]~7  ; 1       ;
; seg7view:inst6|lpm_divide:Mod1|lpm_divide_mno:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_14_result_int[4]~6  ; 1       ;
; seg7view:inst6|lpm_divide:Mod1|lpm_divide_mno:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_14_result_int[3]~5  ; 1       ;
; seg7view:inst6|lpm_divide:Mod1|lpm_divide_mno:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_14_result_int[2]~3  ; 1       ;
; seg7view:inst6|lpm_divide:Mod1|lpm_divide_mno:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_14_result_int[1]~1  ; 1       ;
; seg7view:inst6|lpm_divide:Div0|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|add_sub_7_result_int[5]~9   ; 1       ;
; seg7view:inst6|lpm_divide:Div0|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|add_sub_7_result_int[4]~7   ; 1       ;
; seg7view:inst6|lpm_divide:Div0|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|add_sub_7_result_int[3]~5   ; 1       ;
; seg7view:inst6|lpm_divide:Div0|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|add_sub_7_result_int[2]~3   ; 1       ;
; seg7view:inst6|lpm_divide:Div0|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|add_sub_7_result_int[1]~1   ; 1       ;
; seg7view:inst6|lpm_divide:Div0|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|add_sub_6_result_int[5]~9   ; 1       ;
; seg7view:inst6|lpm_divide:Div0|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|add_sub_6_result_int[4]~7   ; 1       ;
; seg7view:inst6|lpm_divide:Div0|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|add_sub_6_result_int[4]~6   ; 1       ;
; seg7view:inst6|lpm_divide:Div0|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|add_sub_6_result_int[3]~5   ; 1       ;
; seg7view:inst6|lpm_divide:Div0|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|add_sub_6_result_int[3]~4   ; 1       ;
; seg7view:inst6|lpm_divide:Div0|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|add_sub_6_result_int[2]~3   ; 1       ;
; seg7view:inst6|lpm_divide:Div0|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|add_sub_6_result_int[2]~2   ; 1       ;
; seg7view:inst6|lpm_divide:Div0|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|add_sub_6_result_int[1]~1   ; 1       ;
; seg7view:inst6|lpm_divide:Div0|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|add_sub_6_result_int[1]~0   ; 1       ;
; seg7view:inst6|lpm_divide:Div0|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|add_sub_5_result_int[5]~9   ; 1       ;
; seg7view:inst6|lpm_divide:Div0|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|add_sub_5_result_int[4]~7   ; 1       ;
; seg7view:inst6|lpm_divide:Div0|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|add_sub_5_result_int[4]~6   ; 1       ;
; seg7view:inst6|lpm_divide:Div0|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|add_sub_5_result_int[3]~5   ; 1       ;
; seg7view:inst6|lpm_divide:Div0|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|add_sub_5_result_int[2]~3   ; 1       ;
; seg7view:inst6|lpm_divide:Div0|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|add_sub_5_result_int[1]~1   ; 1       ;
; seg7view:inst7|lpm_divide:Mod1|lpm_divide_mno:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_16_result_int[5]~9  ; 1       ;
; seg7view:inst7|lpm_divide:Mod1|lpm_divide_mno:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_16_result_int[4]~7  ; 1       ;
; seg7view:inst7|lpm_divide:Mod1|lpm_divide_mno:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_16_result_int[4]~6  ; 1       ;
; seg7view:inst7|lpm_divide:Mod1|lpm_divide_mno:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_16_result_int[3]~5  ; 1       ;
; seg7view:inst7|lpm_divide:Mod1|lpm_divide_mno:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_16_result_int[3]~4  ; 1       ;
; seg7view:inst7|lpm_divide:Mod1|lpm_divide_mno:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_16_result_int[2]~3  ; 1       ;
; seg7view:inst7|lpm_divide:Mod1|lpm_divide_mno:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_16_result_int[2]~2  ; 1       ;
; seg7view:inst7|lpm_divide:Mod1|lpm_divide_mno:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_16_result_int[1]~1  ; 1       ;
; seg7view:inst7|lpm_divide:Mod1|lpm_divide_mno:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_16_result_int[1]~0  ; 1       ;
; seg7view:inst7|lpm_divide:Mod1|lpm_divide_mno:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_15_result_int[5]~9  ; 1       ;
; seg7view:inst7|lpm_divide:Mod1|lpm_divide_mno:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_15_result_int[4]~7  ; 1       ;
; seg7view:inst7|lpm_divide:Mod1|lpm_divide_mno:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_15_result_int[4]~6  ; 1       ;
; seg7view:inst7|lpm_divide:Mod1|lpm_divide_mno:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_15_result_int[3]~5  ; 1       ;
; seg7view:inst7|lpm_divide:Mod1|lpm_divide_mno:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_15_result_int[3]~4  ; 1       ;
; seg7view:inst7|lpm_divide:Mod1|lpm_divide_mno:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_15_result_int[2]~3  ; 1       ;
; seg7view:inst7|lpm_divide:Mod1|lpm_divide_mno:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_15_result_int[2]~2  ; 1       ;
; seg7view:inst7|lpm_divide:Mod1|lpm_divide_mno:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_15_result_int[1]~1  ; 1       ;
; seg7view:inst7|lpm_divide:Mod1|lpm_divide_mno:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_15_result_int[1]~0  ; 1       ;
; seg7view:inst7|lpm_divide:Mod1|lpm_divide_mno:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_14_result_int[5]~9  ; 1       ;
; seg7view:inst7|lpm_divide:Mod1|lpm_divide_mno:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_14_result_int[4]~7  ; 1       ;
; seg7view:inst7|lpm_divide:Mod1|lpm_divide_mno:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_14_result_int[4]~6  ; 1       ;
; seg7view:inst7|lpm_divide:Mod1|lpm_divide_mno:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_14_result_int[3]~5  ; 1       ;
; seg7view:inst7|lpm_divide:Mod1|lpm_divide_mno:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_14_result_int[2]~3  ; 1       ;
; seg7view:inst7|lpm_divide:Mod1|lpm_divide_mno:auto_generated|abs_divider_nbg:divider|alt_u_div_36f:divider|add_sub_14_result_int[1]~1  ; 1       ;
; seg7view:inst7|lpm_divide:Div0|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|add_sub_7_result_int[5]~9   ; 1       ;
; seg7view:inst7|lpm_divide:Div0|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|add_sub_7_result_int[4]~7   ; 1       ;
; seg7view:inst7|lpm_divide:Div0|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|add_sub_7_result_int[3]~5   ; 1       ;
; seg7view:inst7|lpm_divide:Div0|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|add_sub_7_result_int[2]~3   ; 1       ;
; seg7view:inst7|lpm_divide:Div0|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|add_sub_7_result_int[1]~1   ; 1       ;
; seg7view:inst7|lpm_divide:Div0|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|add_sub_6_result_int[5]~9   ; 1       ;
; seg7view:inst7|lpm_divide:Div0|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|add_sub_6_result_int[4]~7   ; 1       ;
; seg7view:inst7|lpm_divide:Div0|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|add_sub_6_result_int[4]~6   ; 1       ;
; seg7view:inst7|lpm_divide:Div0|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|add_sub_6_result_int[3]~5   ; 1       ;
; seg7view:inst7|lpm_divide:Div0|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|add_sub_6_result_int[3]~4   ; 1       ;
; seg7view:inst7|lpm_divide:Div0|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|add_sub_6_result_int[2]~3   ; 1       ;
; seg7view:inst7|lpm_divide:Div0|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|add_sub_6_result_int[2]~2   ; 1       ;
; seg7view:inst7|lpm_divide:Div0|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|add_sub_6_result_int[1]~1   ; 1       ;
; seg7view:inst7|lpm_divide:Div0|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|add_sub_6_result_int[1]~0   ; 1       ;
; seg7view:inst7|lpm_divide:Div0|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|add_sub_5_result_int[5]~9   ; 1       ;
; seg7view:inst7|lpm_divide:Div0|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|add_sub_5_result_int[4]~7   ; 1       ;
; seg7view:inst7|lpm_divide:Div0|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|add_sub_5_result_int[4]~6   ; 1       ;
; seg7view:inst7|lpm_divide:Div0|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|add_sub_5_result_int[3]~5   ; 1       ;
; seg7view:inst7|lpm_divide:Div0|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|add_sub_5_result_int[2]~3   ; 1       ;
; seg7view:inst7|lpm_divide:Div0|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|add_sub_5_result_int[1]~1   ; 1       ;
+----------------------------------------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------+
; Interconnect Usage Summary                          ;
+----------------------------+------------------------+
; Interconnect Resource Type ; Usage                  ;
+----------------------------+------------------------+
; Block interconnects        ; 580 / 47,787 ( 1 % )   ;
; C16 interconnects          ; 8 / 1,804 ( < 1 % )    ;
; C4 interconnects           ; 291 / 31,272 ( < 1 % ) ;
; Direct links               ; 164 / 47,787 ( < 1 % ) ;
; Global clocks              ; 3 / 20 ( 15 % )        ;
; Local interconnects        ; 268 / 15,408 ( 2 % )   ;
; R24 interconnects          ; 24 / 1,775 ( 1 % )     ;
; R4 interconnects           ; 306 / 41,310 ( < 1 % ) ;
+----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 10.13) ; Number of LABs  (Total = 53) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 14                           ;
; 2                                           ; 2                            ;
; 3                                           ; 1                            ;
; 4                                           ; 1                            ;
; 5                                           ; 0                            ;
; 6                                           ; 0                            ;
; 7                                           ; 3                            ;
; 8                                           ; 1                            ;
; 9                                           ; 0                            ;
; 10                                          ; 2                            ;
; 11                                          ; 0                            ;
; 12                                          ; 0                            ;
; 13                                          ; 0                            ;
; 14                                          ; 0                            ;
; 15                                          ; 1                            ;
; 16                                          ; 28                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 0.79) ; Number of LABs  (Total = 53) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 4                            ;
; 1 Clock                            ; 21                           ;
; 1 Clock enable                     ; 8                            ;
; 1 Sync. load                       ; 5                            ;
; 2 Clocks                           ; 4                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 13.00) ; Number of LABs  (Total = 53) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 11                           ;
; 2                                            ; 4                            ;
; 3                                            ; 0                            ;
; 4                                            ; 1                            ;
; 5                                            ; 0                            ;
; 6                                            ; 1                            ;
; 7                                            ; 3                            ;
; 8                                            ; 1                            ;
; 9                                            ; 0                            ;
; 10                                           ; 3                            ;
; 11                                           ; 1                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 1                            ;
; 15                                           ; 5                            ;
; 16                                           ; 5                            ;
; 17                                           ; 1                            ;
; 18                                           ; 0                            ;
; 19                                           ; 2                            ;
; 20                                           ; 1                            ;
; 21                                           ; 2                            ;
; 22                                           ; 2                            ;
; 23                                           ; 2                            ;
; 24                                           ; 0                            ;
; 25                                           ; 1                            ;
; 26                                           ; 0                            ;
; 27                                           ; 0                            ;
; 28                                           ; 0                            ;
; 29                                           ; 1                            ;
; 30                                           ; 0                            ;
; 31                                           ; 0                            ;
; 32                                           ; 5                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 7.13) ; Number of LABs  (Total = 53) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 16                           ;
; 2                                               ; 3                            ;
; 3                                               ; 2                            ;
; 4                                               ; 0                            ;
; 5                                               ; 0                            ;
; 6                                               ; 1                            ;
; 7                                               ; 4                            ;
; 8                                               ; 7                            ;
; 9                                               ; 1                            ;
; 10                                              ; 4                            ;
; 11                                              ; 2                            ;
; 12                                              ; 3                            ;
; 13                                              ; 1                            ;
; 14                                              ; 2                            ;
; 15                                              ; 0                            ;
; 16                                              ; 7                            ;
+-------------------------------------------------+------------------------------+


+----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                        ;
+---------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 9.81) ; Number of LABs  (Total = 53) ;
+---------------------------------------------+------------------------------+
; 0                                           ; 0                            ;
; 1                                           ; 1                            ;
; 2                                           ; 6                            ;
; 3                                           ; 2                            ;
; 4                                           ; 11                           ;
; 5                                           ; 3                            ;
; 6                                           ; 2                            ;
; 7                                           ; 1                            ;
; 8                                           ; 0                            ;
; 9                                           ; 2                            ;
; 10                                          ; 0                            ;
; 11                                          ; 5                            ;
; 12                                          ; 2                            ;
; 13                                          ; 3                            ;
; 14                                          ; 1                            ;
; 15                                          ; 2                            ;
; 16                                          ; 1                            ;
; 17                                          ; 2                            ;
; 18                                          ; 0                            ;
; 19                                          ; 2                            ;
; 20                                          ; 1                            ;
; 21                                          ; 1                            ;
; 22                                          ; 0                            ;
; 23                                          ; 1                            ;
; 24                                          ; 0                            ;
; 25                                          ; 0                            ;
; 26                                          ; 1                            ;
; 27                                          ; 0                            ;
; 28                                          ; 0                            ;
; 29                                          ; 0                            ;
; 30                                          ; 0                            ;
; 31                                          ; 0                            ;
; 32                                          ; 1                            ;
; 33                                          ; 1                            ;
+---------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 56           ; 0            ; 56           ; 0            ; 0            ; 58        ; 56           ; 0            ; 58        ; 58        ; 0            ; 44           ; 0            ; 0            ; 14           ; 0            ; 44           ; 14           ; 0            ; 0            ; 0            ; 44           ; 0            ; 0            ; 0            ; 0            ; 0            ; 58        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 2            ; 58           ; 2            ; 58           ; 58           ; 0         ; 2            ; 58           ; 0         ; 0         ; 58           ; 14           ; 58           ; 58           ; 44           ; 58           ; 14           ; 44           ; 58           ; 58           ; 58           ; 14           ; 58           ; 58           ; 58           ; 58           ; 58           ; 0         ; 58           ; 58           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; p1_deuce           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p2_deuce           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[9]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[8]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; leftSeg[15]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; leftSeg[14]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; leftSeg[13]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; leftSeg[12]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; leftSeg[11]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; leftSeg[10]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; leftSeg[9]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; leftSeg[8]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; leftSeg[7]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; leftSeg[6]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; leftSeg[5]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; leftSeg[4]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; leftSeg[3]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; leftSeg[2]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; leftSeg[1]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; leftSeg[0]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rightSeg[15]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rightSeg[14]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rightSeg[13]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rightSeg[12]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rightSeg[11]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rightSeg[10]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rightSeg[9]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rightSeg[8]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rightSeg[7]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rightSeg[6]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rightSeg[5]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rightSeg[4]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rightSeg[3]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rightSeg[2]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rightSeg[1]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rightSeg[0]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sw[8]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sw[7]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sw[6]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sw[5]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sw[9]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sw[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sw[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sw[4]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sw[3]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sw[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ctrl               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p2btn              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p1btn              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+--------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                    ;
+-------------------------------------------------------+----------------------+-------------------+
; Source Clock(s)                                       ; Destination Clock(s) ; Delay Added in ns ;
+-------------------------------------------------------+----------------------+-------------------+
; clk                                                   ; my_pll:inst4|clk_out ; 0.690             ;
; my_pll:inst4|clk_out,controller:inst3|rstball,I/O,clk ; clk                  ; 0.583             ;
; my_pll:inst4|clk_out,controller:inst3|rstball,clk     ; clk                  ; 0.194             ;
; my_pll:inst4|clk_out,controller:inst3|rstball,clk     ; my_pll:inst4|clk_out ; 0.289             ;
+-------------------------------------------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+-----------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                           ;
+----------------------------------+----------------------------------+-------------------+
; Source Register                  ; Destination Register             ; Delay Added in ns ;
+----------------------------------+----------------------------------+-------------------+
; controller:inst3|rstball         ; ball:inst5|win                   ; 2.065             ;
; controller:inst3|rstball         ; controller:inst3|sel             ; 1.671             ;
; controller:inst3|rstball         ; controller:inst3|halt            ; 1.666             ;
; controller:inst3|rstball         ; controller:inst3|direction       ; 1.656             ;
; controller:inst3|rstball         ; ball:inst5|position[8]           ; 1.356             ;
; controller:inst3|rstball         ; led[9]                           ; 1.183             ;
; controller:inst3|rstball         ; ball:inst5|out[1]                ; 1.183             ;
; controller:inst3|rstball         ; ball:inst5|position[1]           ; 0.957             ;
; controller:inst3|rstball         ; ball:inst5|position[0]~latch     ; 0.842             ;
; controller:inst3|rstball         ; led[0]                           ; 0.842             ;
; controller:inst3|rstball         ; ball:inst5|out[0]                ; 0.842             ;
; ball:inst5|position[9]~latch     ; controller:inst3|sel             ; 0.488             ;
; ball:inst5|position[9]~_emulated ; controller:inst3|sel             ; 0.488             ;
; controller:inst3|ball            ; controller:inst3|sel             ; 0.488             ;
; ball:inst5|position[9]~latch     ; controller:inst3|halt            ; 0.483             ;
; ball:inst5|position[9]~_emulated ; controller:inst3|halt            ; 0.483             ;
; controller:inst3|ball            ; controller:inst3|halt            ; 0.483             ;
; ball:inst5|position[9]~latch     ; controller:inst3|direction       ; 0.473             ;
; ball:inst5|position[9]~_emulated ; controller:inst3|direction       ; 0.473             ;
; controller:inst3|ball            ; controller:inst3|direction       ; 0.473             ;
; ball:inst5|position[6]           ; controller:inst3|sel             ; 0.294             ;
; sw[6]                            ; controller:inst3|sel             ; 0.294             ;
; sw[9]                            ; controller:inst3|sel             ; 0.294             ;
; ball:inst5|position[6]           ; controller:inst3|halt            ; 0.289             ;
; sw[6]                            ; controller:inst3|halt            ; 0.289             ;
; sw[9]                            ; controller:inst3|halt            ; 0.289             ;
; ball:inst5|position[6]           ; controller:inst3|direction       ; 0.279             ;
; sw[6]                            ; controller:inst3|direction       ; 0.279             ;
; sw[9]                            ; controller:inst3|direction       ; 0.279             ;
; controller:inst3|direction       ; ball:inst5|position[9]~_emulated ; 0.176             ;
; controller:inst3|direction       ; ball:inst5|position[0]~_emulated ; 0.176             ;
; ball:inst5|position[9]~latch     ; ball:inst5|position[8]           ; 0.173             ;
; ball:inst5|position[9]~_emulated ; ball:inst5|position[8]           ; 0.173             ;
; controller:inst3|ball            ; ball:inst5|position[8]           ; 0.173             ;
; controller:inst3|direction       ; ball:inst5|position[8]           ; 0.169             ;
; controller:inst3|direction       ; ball:inst5|position[1]           ; 0.169             ;
; ball:inst5|position[8]           ; controller:inst3|sel             ; 0.154             ;
; ball:inst5|position[7]           ; controller:inst3|sel             ; 0.154             ;
; ball:inst5|position[5]           ; controller:inst3|sel             ; 0.154             ;
; sw[8]                            ; controller:inst3|sel             ; 0.154             ;
; sw[7]                            ; controller:inst3|sel             ; 0.154             ;
; sw[5]                            ; controller:inst3|sel             ; 0.154             ;
; ball:inst5|position[8]           ; controller:inst3|halt            ; 0.149             ;
; ball:inst5|position[7]           ; controller:inst3|halt            ; 0.149             ;
; ball:inst5|position[5]           ; controller:inst3|halt            ; 0.149             ;
; sw[8]                            ; controller:inst3|halt            ; 0.149             ;
; sw[7]                            ; controller:inst3|halt            ; 0.149             ;
; sw[5]                            ; controller:inst3|halt            ; 0.149             ;
; ball:inst5|position[8]           ; controller:inst3|direction       ; 0.139             ;
; ball:inst5|position[7]           ; controller:inst3|direction       ; 0.139             ;
; ball:inst5|position[5]           ; controller:inst3|direction       ; 0.139             ;
; sw[8]                            ; controller:inst3|direction       ; 0.139             ;
; sw[7]                            ; controller:inst3|direction       ; 0.139             ;
; sw[5]                            ; controller:inst3|direction       ; 0.139             ;
; ball:inst5|position[0]~latch     ; ball:inst5|position[1]           ; 0.115             ;
; controller:inst3|ball            ; ball:inst5|position[1]           ; 0.115             ;
; ball:inst5|position[0]~_emulated ; ball:inst5|position[1]           ; 0.115             ;
; ball:inst5|position[9]~latch     ; ball:inst5|position[9]~_emulated ; 0.049             ;
; ball:inst5|position[0]~latch     ; ball:inst5|position[0]~_emulated ; 0.049             ;
; ball:inst5|win                   ; ball:inst5|win                   ; 0.022             ;
; ball:inst5|out[1]                ; ball:inst5|win                   ; 0.022             ;
; ball:inst5|out[0]                ; ball:inst5|win                   ; 0.022             ;
+----------------------------------+----------------------------------+-------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 10.1 Build 153 11/29/2010 SJ Web Edition
    Info: Processing started: Sun Mar 13 13:58:19 2016
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off lab2 -c lab2
Info: Parallel compilation is enabled and will use 2 of the 2 processors detected
Info: Selected device EP3C16F484C6 for design "lab2"
Info: Core supply voltage is 1.2V
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP3C40F484C6 is compatible
    Info: Device EP3C55F484C6 is compatible
    Info: Device EP3C80F484C6 is compatible
Info: Fitter converted 5 user pins into dedicated programming pins
    Info: Pin ~ALTERA_ASDO_DATA1~ is reserved at location D1
    Info: Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info: Pin ~ALTERA_DCLK~ is reserved at location K2
    Info: Pin ~ALTERA_DATA0~ is reserved at location K1
    Info: Pin ~ALTERA_nCEO~ is reserved at location K22
Warning: Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning: No exact pin location assignment(s) for 2 pins of 58 total pins
    Info: Pin leftSeg[7] not assigned to an exact location on the device
    Info: Pin rightSeg[7] not assigned to an exact location on the device
Info: Timing-driven compilation is using the TimeQuest Timing Analyzer
Warning: Timing Analysis is analyzing one or more combinational loops as latches
    Warning: Node "inst5|position[9]~latch|combout" is a latch
    Warning: Node "inst5|position[0]~latch|combout" is a latch
Critical Warning: Synopsys Design Constraints File file not found: 'lab2.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design
Warning: Found combinational loop of 4 nodes
    Warning: Node "inst5|position[0]~head_lut|combout"
    Warning: Node "inst5|position~11|dataa"
    Warning: Node "inst5|position~11|combout"
    Warning: Node "inst5|position[0]~head_lut|datad"
Info: No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {my_pll:inst4|clk_out}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {my_pll:inst4|clk_out}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {my_pll:inst4|clk_out}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {my_pll:inst4|clk_out}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {my_pll:inst4|clk_out}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {my_pll:inst4|clk_out}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {my_pll:inst4|clk_out}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {my_pll:inst4|clk_out}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {controller:inst3|rstball}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {controller:inst3|rstball}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {controller:inst3|rstball}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {controller:inst3|rstball}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {controller:inst3|rstball}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {controller:inst3|rstball}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {controller:inst3|rstball}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {controller:inst3|rstball}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {my_pll:inst4|clk_out}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {my_pll:inst4|clk_out}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {my_pll:inst4|clk_out}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {my_pll:inst4|clk_out}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {my_pll:inst4|clk_out}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {my_pll:inst4|clk_out}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {my_pll:inst4|clk_out}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {my_pll:inst4|clk_out}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {controller:inst3|rstball}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {controller:inst3|rstball}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {controller:inst3|rstball}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {controller:inst3|rstball}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {controller:inst3|rstball}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {controller:inst3|rstball}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {controller:inst3|rstball}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {controller:inst3|rstball}] -hold 0.020
Info: Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info: Automatically promoted node clk~input (placed in PIN G21 (CLK4, DIFFCLK_2p))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
Info: Automatically promoted node my_pll:inst4|clk_out 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node controller:inst3|rstball 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node ball:inst5|position[9]~head_lut
        Info: Destination node ball:inst5|position[0]~head_lut
        Info: Destination node ball:inst5|win~0
Info: Starting register packing
Info: Finished register packing
    Extra Info: No registers were packed into other blocks
Info: Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info: Number of I/O pins in group: 2 (unused VREF, 2.5V VCCIO, 0 input, 2 output, 0 bidirectional)
        Info: I/O standards used: 2.5 V.
Info: I/O bank details before I/O pin placement
    Info: Statistics of I/O banks
        Info: I/O bank number 1 does not use VREF pins and has 2.5V VCCIO pins. 27 total pin(s) used --  6 pins available
        Info: I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  48 pins available
        Info: I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  46 pins available
        Info: I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  41 pins available
        Info: I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  46 pins available
        Info: I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  41 pins available
        Info: I/O bank number 7 does not use VREF pins and has 2.5V VCCIO pins. 32 total pin(s) used --  15 pins available
        Info: I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  43 pins available
Info: Fitter preparation operations ending: elapsed time is 00:08:42
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:43
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:08
Info: Fitter routing operations beginning
Info: Router estimated average interconnect usage is 0% of the available device resources
    Info: Router estimated peak interconnect usage is 3% of the available device resources in the region that extends from location X10_Y20 to location X20_Y29
Info: Fitter routing operations ending: elapsed time is 00:02:01
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Generated suppressed messages file C:/Users/JH/Desktop/hw3/lab2/lab2.fit.smsg
Info: Quartus II Fitter was successful. 0 errors, 11 warnings
    Info: Peak virtual memory: 396 megabytes
    Info: Processing ended: Sun Mar 13 14:21:24 2016
    Info: Elapsed time: 00:23:05
    Info: Total CPU time (on all processors): 00:00:16


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/JH/Desktop/hw3/lab2/lab2.fit.smsg.


