Fitter report for ProcesadorBase
Wed Apr 12 12:58:32 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Ignored Assignments
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Output Pin Default Load For Reported TCO
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter RAM Summary
 25. Fitter DSP Block Usage Summary
 26. DSP Block Details
 27. Other Routing Usage Summary
 28. LAB Logic Elements
 29. LAB-wide Signals
 30. LAB Signals Sourced
 31. LAB Signals Sourced Out
 32. LAB Distinct Inputs
 33. Fitter Device Options
 34. Operating Settings and Conditions
 35. Fitter Messages
 36. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Wed Apr 12 12:58:32 2023           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; ProcesadorBase                                  ;
; Top-level Entity Name              ; sisa                                            ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C20F484C7                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 1,941 / 18,752 ( 10 % )                         ;
;     Total combinational functions  ; 1,768 / 18,752 ( 9 % )                          ;
;     Dedicated logic registers      ; 439 / 18,752 ( 2 % )                            ;
; Total registers                    ; 439                                             ;
; Total pins                         ; 98 / 315 ( 31 % )                               ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 512 / 239,616 ( < 1 % )                         ;
; Embedded Multiplier 9-bit elements ; 4 / 52 ( 8 % )                                  ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C20F484C7                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 2.25        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-6         ;  25.0%      ;
;     Processors 7-12        ;   0.0%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                           ;
+--------------+----------------+--------------+---------------+---------------+----------------+
; Name         ; Ignored Entity ; Ignored From ; Ignored To    ; Ignored Value ; Ignored Source ;
+--------------+----------------+--------------+---------------+---------------+----------------+
; Location     ;                ;              ; AUD_ADCDAT    ; PIN_B6        ; QSF Assignment ;
; Location     ;                ;              ; AUD_ADCLRCK   ; PIN_A6        ; QSF Assignment ;
; Location     ;                ;              ; AUD_BCLK      ; PIN_A4        ; QSF Assignment ;
; Location     ;                ;              ; AUD_DACDAT    ; PIN_B5        ; QSF Assignment ;
; Location     ;                ;              ; AUD_DACLRCK   ; PIN_A5        ; QSF Assignment ;
; Location     ;                ;              ; AUD_XCK       ; PIN_B4        ; QSF Assignment ;
; Location     ;                ;              ; CLOCK_24[0]   ; PIN_B12       ; QSF Assignment ;
; Location     ;                ;              ; CLOCK_24[1]   ; PIN_A12       ; QSF Assignment ;
; Location     ;                ;              ; CLOCK_27[0]   ; PIN_D12       ; QSF Assignment ;
; Location     ;                ;              ; CLOCK_27[1]   ; PIN_E12       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[0]  ; PIN_W4        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[10] ; PIN_W3        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[11] ; PIN_N6        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[1]  ; PIN_W5        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[2]  ; PIN_Y3        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[3]  ; PIN_Y4        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[4]  ; PIN_R6        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[5]  ; PIN_R5        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[6]  ; PIN_P6        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[7]  ; PIN_P5        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[8]  ; PIN_P3        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[9]  ; PIN_N4        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_BA_0     ; PIN_U3        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_BA_1     ; PIN_V4        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_CAS_N    ; PIN_T3        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_CKE      ; PIN_N3        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_CLK      ; PIN_U4        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_CS_N     ; PIN_T6        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[0]    ; PIN_U1        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[10]   ; PIN_P1        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[11]   ; PIN_P2        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[12]   ; PIN_R1        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[13]   ; PIN_R2        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[14]   ; PIN_T1        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[15]   ; PIN_T2        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[1]    ; PIN_U2        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[2]    ; PIN_V1        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[3]    ; PIN_V2        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[4]    ; PIN_W1        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[5]    ; PIN_W2        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[6]    ; PIN_Y1        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[7]    ; PIN_Y2        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[8]    ; PIN_N1        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[9]    ; PIN_N2        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_LDQM     ; PIN_R7        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_RAS_N    ; PIN_T5        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_UDQM     ; PIN_M5        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_WE_N     ; PIN_R8        ; QSF Assignment ;
; Location     ;                ;              ; EXT_CLOCK     ; PIN_M21       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[0]    ; PIN_AB20      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[10]   ; PIN_R12       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[11]   ; PIN_T12       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[12]   ; PIN_AB14      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[13]   ; PIN_AA13      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[14]   ; PIN_AB13      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[15]   ; PIN_AA12      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[16]   ; PIN_AB12      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[17]   ; PIN_AA20      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[18]   ; PIN_U14       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[19]   ; PIN_V14       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[1]    ; PIN_AA14      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[20]   ; PIN_U13       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[21]   ; PIN_R13       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[2]    ; PIN_Y16       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[3]    ; PIN_R15       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[4]    ; PIN_T15       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[5]    ; PIN_U15       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[6]    ; PIN_V15       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[7]    ; PIN_W15       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[8]    ; PIN_R14       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[9]    ; PIN_Y13       ; QSF Assignment ;
; Location     ;                ;              ; FL_DQ[0]      ; PIN_AB16      ; QSF Assignment ;
; Location     ;                ;              ; FL_DQ[1]      ; PIN_AA16      ; QSF Assignment ;
; Location     ;                ;              ; FL_DQ[2]      ; PIN_AB17      ; QSF Assignment ;
; Location     ;                ;              ; FL_DQ[3]      ; PIN_AA17      ; QSF Assignment ;
; Location     ;                ;              ; FL_DQ[4]      ; PIN_AB18      ; QSF Assignment ;
; Location     ;                ;              ; FL_DQ[5]      ; PIN_AA18      ; QSF Assignment ;
; Location     ;                ;              ; FL_DQ[6]      ; PIN_AB19      ; QSF Assignment ;
; Location     ;                ;              ; FL_DQ[7]      ; PIN_AA19      ; QSF Assignment ;
; Location     ;                ;              ; FL_OE_N       ; PIN_AA15      ; QSF Assignment ;
; Location     ;                ;              ; FL_RST_N      ; PIN_W14       ; QSF Assignment ;
; Location     ;                ;              ; FL_WE_N       ; PIN_Y14       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[0]     ; PIN_A13       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[10]    ; PIN_A18       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[11]    ; PIN_B18       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[12]    ; PIN_A19       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[13]    ; PIN_B19       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[14]    ; PIN_A20       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[15]    ; PIN_B20       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[16]    ; PIN_C21       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[17]    ; PIN_C22       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[18]    ; PIN_D21       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[19]    ; PIN_D22       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[1]     ; PIN_B13       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[20]    ; PIN_E21       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[21]    ; PIN_E22       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[22]    ; PIN_F21       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[23]    ; PIN_F22       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[24]    ; PIN_G21       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[25]    ; PIN_G22       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[26]    ; PIN_J21       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[27]    ; PIN_J22       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[28]    ; PIN_K21       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[29]    ; PIN_K22       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[2]     ; PIN_A14       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[30]    ; PIN_J19       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[31]    ; PIN_J20       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[32]    ; PIN_J18       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[33]    ; PIN_K20       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[34]    ; PIN_L19       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[35]    ; PIN_L18       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[3]     ; PIN_B14       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[4]     ; PIN_A15       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[5]     ; PIN_B15       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[6]     ; PIN_A16       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[7]     ; PIN_B16       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[8]     ; PIN_A17       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[9]     ; PIN_B17       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[0]     ; PIN_H12       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[10]    ; PIN_C14       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[11]    ; PIN_D14       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[12]    ; PIN_D15       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[13]    ; PIN_D16       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[14]    ; PIN_C17       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[15]    ; PIN_C18       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[16]    ; PIN_C19       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[17]    ; PIN_C20       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[18]    ; PIN_D19       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[19]    ; PIN_D20       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[1]     ; PIN_H13       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[20]    ; PIN_E20       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[21]    ; PIN_F20       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[22]    ; PIN_E19       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[23]    ; PIN_E18       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[24]    ; PIN_G20       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[25]    ; PIN_G18       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[26]    ; PIN_G17       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[27]    ; PIN_H17       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[28]    ; PIN_J15       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[29]    ; PIN_H18       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[2]     ; PIN_H14       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[30]    ; PIN_N22       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[31]    ; PIN_N21       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[32]    ; PIN_P15       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[33]    ; PIN_N15       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[34]    ; PIN_P17       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[35]    ; PIN_P18       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[3]     ; PIN_G15       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[4]     ; PIN_E14       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[5]     ; PIN_E15       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[6]     ; PIN_F15       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[7]     ; PIN_G16       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[8]     ; PIN_F12       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[9]     ; PIN_F13       ; QSF Assignment ;
; Location     ;                ;              ; I2C_SCLK      ; PIN_A3        ; QSF Assignment ;
; Location     ;                ;              ; I2C_SDAT      ; PIN_B3        ; QSF Assignment ;
; Location     ;                ;              ; LEDR[8]       ; PIN_R18       ; QSF Assignment ;
; Location     ;                ;              ; LEDR[9]       ; PIN_R17       ; QSF Assignment ;
; Location     ;                ;              ; PS2_CLK       ; PIN_H15       ; QSF Assignment ;
; Location     ;                ;              ; PS2_DAT       ; PIN_J14       ; QSF Assignment ;
; Location     ;                ;              ; TCK           ; PIN_C7        ; QSF Assignment ;
; Location     ;                ;              ; TCS           ; PIN_D8        ; QSF Assignment ;
; Location     ;                ;              ; TDI           ; PIN_E8        ; QSF Assignment ;
; Location     ;                ;              ; TDO           ; PIN_D7        ; QSF Assignment ;
; Location     ;                ;              ; UART_RXD      ; PIN_F14       ; QSF Assignment ;
; Location     ;                ;              ; UART_TXD      ; PIN_G12       ; QSF Assignment ;
; Location     ;                ;              ; VGA_B[0]      ; PIN_A9        ; QSF Assignment ;
; Location     ;                ;              ; VGA_B[1]      ; PIN_D11       ; QSF Assignment ;
; Location     ;                ;              ; VGA_B[2]      ; PIN_A10       ; QSF Assignment ;
; Location     ;                ;              ; VGA_B[3]      ; PIN_B10       ; QSF Assignment ;
; Location     ;                ;              ; VGA_G[0]      ; PIN_B8        ; QSF Assignment ;
; Location     ;                ;              ; VGA_G[1]      ; PIN_C10       ; QSF Assignment ;
; Location     ;                ;              ; VGA_G[2]      ; PIN_B9        ; QSF Assignment ;
; Location     ;                ;              ; VGA_G[3]      ; PIN_A8        ; QSF Assignment ;
; Location     ;                ;              ; VGA_HS        ; PIN_A11       ; QSF Assignment ;
; Location     ;                ;              ; VGA_R[0]      ; PIN_D9        ; QSF Assignment ;
; Location     ;                ;              ; VGA_R[1]      ; PIN_C9        ; QSF Assignment ;
; Location     ;                ;              ; VGA_R[2]      ; PIN_A7        ; QSF Assignment ;
; Location     ;                ;              ; VGA_R[3]      ; PIN_B7        ; QSF Assignment ;
; Location     ;                ;              ; VGA_VS        ; PIN_B11       ; QSF Assignment ;
; I/O Standard ;                ;              ; AUD_ADCDAT    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; AUD_ADCLRCK   ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; AUD_BCLK      ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; AUD_DACDAT    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; AUD_DACLRCK   ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; AUD_XCK       ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; CLOCK_24[0]   ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; CLOCK_24[1]   ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; CLOCK_27[1]   ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; EXT_CLOCK     ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[0]     ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[10]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[11]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[12]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[13]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[14]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[15]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[16]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[17]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[18]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[19]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[1]     ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[20]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[21]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[22]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[23]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[24]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[25]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[26]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[27]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[28]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[29]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[2]     ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[30]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[31]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[32]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[33]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[34]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[35]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[3]     ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[4]     ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[5]     ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[6]     ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[7]     ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[8]     ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[9]     ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[0]     ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[10]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[11]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[12]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[13]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[14]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[15]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[16]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[17]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[18]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[19]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[1]     ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[20]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[21]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[22]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[23]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[24]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[25]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[26]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[27]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[28]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[29]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[2]     ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[30]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[31]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[32]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[33]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[34]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[35]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[3]     ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[4]     ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[5]     ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[6]     ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[7]     ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[8]     ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[9]     ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; I2C_SCLK      ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; I2C_SDAT      ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; LEDR[8]       ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; LEDR[9]       ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; PS2_CLK       ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; PS2_DAT       ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; TCK           ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; TCS           ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; TDI           ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; TDO           ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; UART_RXD      ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; UART_TXD      ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; VGA_B[0]      ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; VGA_B[1]      ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; VGA_B[2]      ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; VGA_B[3]      ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; VGA_G[0]      ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; VGA_G[1]      ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; VGA_G[2]      ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; VGA_G[3]      ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; VGA_HS        ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; VGA_R[0]      ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; VGA_R[1]      ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; VGA_R[2]      ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; VGA_R[3]      ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; VGA_VS        ; LVTTL         ; QSF Assignment ;
+--------------+----------------+--------------+---------------+---------------+----------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 2322 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 2322 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 2319    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/pec01/Desktop/PEC-FIB-master/Procesador Base - Etapa 5/output_files/ProcesadorBase.pin.


+-----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                         ;
+---------------------------------------------+-------------------------+
; Resource                                    ; Usage                   ;
+---------------------------------------------+-------------------------+
; Total logic elements                        ; 1,941 / 18,752 ( 10 % ) ;
;     -- Combinational with no register       ; 1502                    ;
;     -- Register only                        ; 173                     ;
;     -- Combinational with a register        ; 266                     ;
;                                             ;                         ;
; Logic element usage by number of LUT inputs ;                         ;
;     -- 4 input functions                    ; 1103                    ;
;     -- 3 input functions                    ; 575                     ;
;     -- <=2 input functions                  ; 90                      ;
;     -- Register only                        ; 173                     ;
;                                             ;                         ;
; Logic elements by mode                      ;                         ;
;     -- normal mode                          ; 1399                    ;
;     -- arithmetic mode                      ; 369                     ;
;                                             ;                         ;
; Total registers*                            ; 439 / 19,649 ( 2 % )    ;
;     -- Dedicated logic registers            ; 439 / 18,752 ( 2 % )    ;
;     -- I/O registers                        ; 0 / 897 ( 0 % )         ;
;                                             ;                         ;
; Total LABs:  partially or completely used   ; 158 / 1,172 ( 13 % )    ;
; Virtual pins                                ; 0                       ;
; I/O pins                                    ; 98 / 315 ( 31 % )       ;
;     -- Clock pins                           ; 6 / 8 ( 75 % )          ;
;                                             ;                         ;
; Global signals                              ; 2                       ;
; M4Ks                                        ; 1 / 52 ( 2 % )          ;
; Total block memory bits                     ; 512 / 239,616 ( < 1 % ) ;
; Total block memory implementation bits      ; 4,608 / 239,616 ( 2 % ) ;
; Embedded Multiplier 9-bit elements          ; 4 / 52 ( 8 % )          ;
; PLLs                                        ; 0 / 4 ( 0 % )           ;
; Global clocks                               ; 2 / 16 ( 13 % )         ;
; JTAGs                                       ; 0 / 1 ( 0 % )           ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )           ;
; Average interconnect usage (total/H/V)      ; 6% / 6% / 6%            ;
; Peak interconnect usage (total/H/V)         ; 19% / 17% / 21%         ;
; Maximum fan-out                             ; 279                     ;
; Highest non-global fan-out                  ; 105                     ;
; Total fan-out                               ; 7854                    ;
; Average fan-out                             ; 3.25                    ;
+---------------------------------------------+-------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 1941 / 18752 ( 10 % ) ; 0 / 18752 ( 0 % )              ;
;     -- Combinational with no register       ; 1502                  ; 0                              ;
;     -- Register only                        ; 173                   ; 0                              ;
;     -- Combinational with a register        ; 266                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 1103                  ; 0                              ;
;     -- 3 input functions                    ; 575                   ; 0                              ;
;     -- <=2 input functions                  ; 90                    ; 0                              ;
;     -- Register only                        ; 173                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 1399                  ; 0                              ;
;     -- arithmetic mode                      ; 369                   ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 439                   ; 0                              ;
;     -- Dedicated logic registers            ; 439 / 18752 ( 2 % )   ; 0 / 18752 ( 0 % )              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 158 / 1172 ( 13 % )   ; 0 / 1172 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 98                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 4 / 52 ( 8 % )        ; 0 / 52 ( 0 % )                 ;
; Total memory bits                           ; 512                   ; 0                              ;
; Total RAM block bits                        ; 4608                  ; 0                              ;
; M4K                                         ; 1 / 52 ( 1 % )        ; 0 / 52 ( 0 % )                 ;
; Clock control block                         ; 2 / 20 ( 10 % )       ; 0 / 20 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 7942                  ; 0                              ;
;     -- Registered Connections               ; 1292                  ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 15                    ; 0                              ;
;     -- Output Ports                         ; 67                    ; 0                              ;
;     -- Bidir Ports                          ; 16                    ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                     ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; CLOCK_50 ; L1    ; 2        ; 0            ; 13           ; 0           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[0]   ; R22   ; 6        ; 50           ; 10           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[1]   ; R21   ; 6        ; 50           ; 10           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[2]   ; T22   ; 6        ; 50           ; 9            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[3]   ; T21   ; 6        ; 50           ; 9            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[0]    ; L22   ; 5        ; 50           ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[1]    ; L21   ; 5        ; 50           ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[2]    ; M22   ; 6        ; 50           ; 14           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[3]    ; V12   ; 7        ; 26           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[4]    ; W12   ; 7        ; 26           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[5]    ; U12   ; 8        ; 26           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[6]    ; U11   ; 8        ; 26           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[7]    ; M2    ; 1        ; 0            ; 13           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[8]    ; M1    ; 1        ; 0            ; 13           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[9]    ; L2    ; 2        ; 0            ; 13           ; 1           ; 35                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                 ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; HEX0[0]       ; J2    ; 2        ; 0            ; 18           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[1]       ; J1    ; 2        ; 0            ; 18           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[2]       ; H2    ; 2        ; 0            ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[3]       ; H1    ; 2        ; 0            ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[4]       ; F2    ; 2        ; 0            ; 20           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[5]       ; F1    ; 2        ; 0            ; 20           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[6]       ; E2    ; 2        ; 0            ; 20           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[0]       ; E1    ; 2        ; 0            ; 20           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[1]       ; H6    ; 2        ; 0            ; 21           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[2]       ; H5    ; 2        ; 0            ; 21           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[3]       ; H4    ; 2        ; 0            ; 21           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[4]       ; G3    ; 2        ; 0            ; 21           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[5]       ; D2    ; 2        ; 0            ; 22           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[6]       ; D1    ; 2        ; 0            ; 22           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[0]       ; G5    ; 2        ; 0            ; 22           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[1]       ; G6    ; 2        ; 0            ; 23           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[2]       ; C2    ; 2        ; 0            ; 23           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[3]       ; C1    ; 2        ; 0            ; 23           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[4]       ; E3    ; 2        ; 0            ; 24           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[5]       ; E4    ; 2        ; 0            ; 24           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[6]       ; D3    ; 2        ; 0            ; 25           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[0]       ; F4    ; 2        ; 0            ; 23           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[1]       ; D5    ; 2        ; 0            ; 24           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[2]       ; D6    ; 2        ; 0            ; 24           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[3]       ; J4    ; 2        ; 0            ; 18           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[4]       ; L8    ; 2        ; 0            ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[5]       ; F3    ; 2        ; 0            ; 22           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[6]       ; D4    ; 2        ; 0            ; 25           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[0]       ; U22   ; 6        ; 50           ; 7            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[1]       ; U21   ; 6        ; 50           ; 7            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[2]       ; V22   ; 6        ; 50           ; 7            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[3]       ; V21   ; 6        ; 50           ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[4]       ; W22   ; 6        ; 50           ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[5]       ; W21   ; 6        ; 50           ; 4            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[6]       ; Y22   ; 6        ; 50           ; 6            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[7]       ; Y21   ; 6        ; 50           ; 6            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[0]       ; R20   ; 6        ; 50           ; 10           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[1]       ; R19   ; 6        ; 50           ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[2]       ; U19   ; 6        ; 50           ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[3]       ; Y19   ; 6        ; 50           ; 2            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[4]       ; T18   ; 6        ; 50           ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[5]       ; V19   ; 6        ; 50           ; 2            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[6]       ; Y18   ; 6        ; 50           ; 2            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[7]       ; U18   ; 6        ; 50           ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[0]  ; AA3   ; 8        ; 1            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[10] ; R11   ; 8        ; 20           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[11] ; T11   ; 8        ; 18           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[12] ; Y10   ; 8        ; 15           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[13] ; U10   ; 8        ; 13           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[14] ; R10   ; 8        ; 13           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[15] ; T7    ; 8        ; 5            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[16] ; Y6    ; 8        ; 3            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[17] ; Y5    ; 8        ; 3            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[1]  ; AB3   ; 8        ; 1            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[2]  ; AA4   ; 8        ; 1            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[3]  ; AB4   ; 8        ; 1            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[4]  ; AA5   ; 8        ; 3            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[5]  ; AB10  ; 8        ; 22           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[6]  ; AA11  ; 8        ; 24           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[7]  ; AB11  ; 8        ; 24           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[8]  ; V11   ; 8        ; 20           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[9]  ; W11   ; 8        ; 20           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_CE_N     ; AB5   ; 8        ; 3            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_LB_N     ; Y7    ; 8        ; 5            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_OE_N     ; T8    ; 8        ; 5            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_UB_N     ; W7    ; 8        ; 9            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_WE_N     ; AA10  ; 8        ; 22           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+------------------------------------------------------------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source                                                   ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+------------------------------------------------------------------------+---------------------+
; SRAM_DQ[0]  ; AA6   ; 8        ; 7            ; 0            ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; MemoryController:memory0|SRAMController:sram_controller|SRAM_DQ[7]~33  ; -                   ;
; SRAM_DQ[10] ; V9    ; 8        ; 9            ; 0            ; 0           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; MemoryController:memory0|SRAMController:sram_controller|SRAM_DQ[15]~34 ; -                   ;
; SRAM_DQ[11] ; U9    ; 8        ; 13           ; 0            ; 3           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; MemoryController:memory0|SRAMController:sram_controller|SRAM_DQ[15]~34 ; -                   ;
; SRAM_DQ[12] ; R9    ; 8        ; 13           ; 0            ; 0           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; MemoryController:memory0|SRAMController:sram_controller|SRAM_DQ[15]~34 ; -                   ;
; SRAM_DQ[13] ; W8    ; 8        ; 9            ; 0            ; 1           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; MemoryController:memory0|SRAMController:sram_controller|SRAM_DQ[15]~34 ; -                   ;
; SRAM_DQ[14] ; V8    ; 8        ; 9            ; 0            ; 3           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; MemoryController:memory0|SRAMController:sram_controller|SRAM_DQ[15]~34 ; -                   ;
; SRAM_DQ[15] ; U8    ; 8        ; 5            ; 0            ; 1           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; MemoryController:memory0|SRAMController:sram_controller|SRAM_DQ[15]~34 ; -                   ;
; SRAM_DQ[1]  ; AB6   ; 8        ; 7            ; 0            ; 1           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; MemoryController:memory0|SRAMController:sram_controller|SRAM_DQ[7]~33  ; -                   ;
; SRAM_DQ[2]  ; AA7   ; 8        ; 11           ; 0            ; 2           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; MemoryController:memory0|SRAMController:sram_controller|SRAM_DQ[7]~33  ; -                   ;
; SRAM_DQ[3]  ; AB7   ; 8        ; 11           ; 0            ; 3           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; MemoryController:memory0|SRAMController:sram_controller|SRAM_DQ[7]~33  ; -                   ;
; SRAM_DQ[4]  ; AA8   ; 8        ; 15           ; 0            ; 1           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; MemoryController:memory0|SRAMController:sram_controller|SRAM_DQ[7]~33  ; -                   ;
; SRAM_DQ[5]  ; AB8   ; 8        ; 15           ; 0            ; 2           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; MemoryController:memory0|SRAMController:sram_controller|SRAM_DQ[7]~33  ; -                   ;
; SRAM_DQ[6]  ; AA9   ; 8        ; 18           ; 0            ; 1           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; MemoryController:memory0|SRAMController:sram_controller|SRAM_DQ[7]~33  ; -                   ;
; SRAM_DQ[7]  ; AB9   ; 8        ; 18           ; 0            ; 2           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; MemoryController:memory0|SRAMController:sram_controller|SRAM_DQ[7]~33  ; -                   ;
; SRAM_DQ[8]  ; Y9    ; 8        ; 11           ; 0            ; 1           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; MemoryController:memory0|SRAMController:sram_controller|SRAM_DQ[15]~34 ; -                   ;
; SRAM_DQ[9]  ; W9    ; 8        ; 11           ; 0            ; 0           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; MemoryController:memory0|SRAMController:sram_controller|SRAM_DQ[15]~34 ; -                   ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+------------------------------------------------------------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 2 / 41 ( 5 % )   ; 3.3V          ; --           ;
; 2        ; 32 / 33 ( 97 % ) ; 3.3V          ; --           ;
; 3        ; 0 / 43 ( 0 % )   ; 3.3V          ; --           ;
; 4        ; 0 / 40 ( 0 % )   ; 3.3V          ; --           ;
; 5        ; 2 / 39 ( 5 % )   ; 3.3V          ; --           ;
; 6        ; 22 / 36 ( 61 % ) ; 3.3V          ; --           ;
; 7        ; 2 / 40 ( 5 % )   ; 3.3V          ; --           ;
; 8        ; 41 / 43 ( 95 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 325        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A4       ; 324        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 322        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 320        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 306        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 304        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 298        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 293        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ; 287        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A12      ; 283        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 281        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A14      ; 279        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ; 273        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A16      ; 271        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A17      ; 265        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 251        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 249        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 247        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 82         ; 8        ; SRAM_ADDR[0]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA4      ; 85         ; 8        ; SRAM_ADDR[2]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA5      ; 89         ; 8        ; SRAM_ADDR[4]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA6      ; 97         ; 8        ; SRAM_DQ[0]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA7      ; 103        ; 8        ; SRAM_DQ[2]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA8      ; 111        ; 8        ; SRAM_DQ[4]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA9      ; 114        ; 8        ; SRAM_DQ[6]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA10     ; 120        ; 8        ; SRAM_WE_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA11     ; 122        ; 8        ; SRAM_ADDR[6]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA12     ; 128        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 130        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ; 136        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 138        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 140        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 144        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 153        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ; 162        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA20     ; 164        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB3      ; 83         ; 8        ; SRAM_ADDR[1]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB4      ; 84         ; 8        ; SRAM_ADDR[3]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB5      ; 88         ; 8        ; SRAM_CE_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB6      ; 96         ; 8        ; SRAM_DQ[1]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB7      ; 102        ; 8        ; SRAM_DQ[3]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB8      ; 110        ; 8        ; SRAM_DQ[5]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB9      ; 113        ; 8        ; SRAM_DQ[7]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB10     ; 119        ; 8        ; SRAM_ADDR[5]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB11     ; 121        ; 8        ; SRAM_ADDR[7]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB12     ; 127        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB13     ; 129        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB14     ; 135        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB15     ; 137        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ; 139        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB17     ; 143        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB18     ; 152        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ; 161        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB20     ; 163        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 326        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 323        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 321        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 319        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 305        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 303        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 297        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 292        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 286        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 282        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 280        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B14      ; 278        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 272        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 270        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 264        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 250        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 248        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 246        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C1       ; 8          ; 2        ; HEX2[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C2       ; 9          ; 2        ; HEX2[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C4       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C7       ; 315        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C9       ; 310        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 296        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C12      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C13      ; 275        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C14      ; 260        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C16      ; 254        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C17      ; 245        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ; 244        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C19      ; 238        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C20      ; 239        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C21      ; 236        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C22      ; 237        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D1       ; 14         ; 2        ; HEX1[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 15         ; 2        ; HEX1[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ; 2          ; 2        ; HEX2[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D4       ; 3          ; 2        ; HEX3[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D5       ; 4          ; 2        ; HEX3[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D6       ; 5          ; 2        ; HEX3[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D7       ; 311        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 309        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 302        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 289        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D12      ; 284        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D14      ; 267        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 259        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 255        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D19      ; 240        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D20      ; 241        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D21      ; 229        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D22      ; 230        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; HEX1[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 21         ; 2        ; HEX0[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E3       ; 6          ; 2        ; HEX2[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E4       ; 7          ; 2        ; HEX2[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E5       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E6       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E7       ; 316        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 308        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ; 301        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E11      ; 288        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ; 285        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E13      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ; 266        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E15      ; 256        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 243        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E19      ; 242        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E20      ; 234        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E21      ; 227        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E22      ; 228        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 22         ; 2        ; HEX0[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 23         ; 2        ; HEX0[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ; 13         ; 2        ; HEX3[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ; 10         ; 2        ; HEX3[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F5       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F8       ; 312        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ; 307        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 295        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 294        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 276        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 269        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 268        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 262        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F17      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F18      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 235        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 223        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ; 224        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ; 16         ; 2        ; HEX1[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 2        ; HEX2[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ; 11         ; 2        ; HEX2[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G7       ; 317        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G8       ; 313        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G11      ; 291        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 277        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 261        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 252        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 231        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G18      ; 232        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G20      ; 233        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G21      ; 221        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 222        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 24         ; 2        ; HEX0[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 25         ; 2        ; HEX0[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H4       ; 17         ; 2        ; HEX1[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H5       ; 18         ; 2        ; HEX1[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 19         ; 2        ; HEX1[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ; 318        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H8       ; 314        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ; 300        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H10      ; 299        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 290        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 274        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ; 263        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H14      ; 257        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H15      ; 253        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 219        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H17      ; 226        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H18      ; 225        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H19      ; 214        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 29         ; 2        ; HEX0[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 30         ; 2        ; HEX0[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 28         ; 2        ; HEX3[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ; 258        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ; 220        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J16      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J17      ; 218        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J18      ; 217        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J19      ; 216        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J20      ; 213        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 211        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 212        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 37         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 32         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ; 36         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 31         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 33         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K20      ; 215        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K21      ; 209        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 210        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ; 38         ; 2        ; CLOCK_50                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 39         ; 2        ; SW[9]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 34         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 35         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ; 26         ; 2        ; HEX3[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 208        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L19      ; 207        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L21      ; 205        ; 5        ; SW[1]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L22      ; 206        ; 5        ; SW[0]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 41         ; 1        ; SW[8]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 42         ; 1        ; SW[7]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ; 43         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 44         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ; 198        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 202        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M19      ; 201        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M21      ; 203        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ; 204        ; 6        ; SW[2]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N1       ; 45         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N2       ; 46         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N3       ; 51         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N4       ; 52         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N6       ; 49         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ; 194        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ; 197        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ; 196        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 195        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N21      ; 199        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N22      ; 200        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P1       ; 47         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P2       ; 48         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P3       ; 50         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 55         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P6       ; 56         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 95         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P9       ; 94         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ; 193        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P16      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P17      ; 186        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 187        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R1       ; 57         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R2       ; 58         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R5       ; 63         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 64         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 54         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ; 53         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ; 109        ; 8        ; SRAM_DQ[12]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R10      ; 108        ; 8        ; SRAM_ADDR[14]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R11      ; 116        ; 8        ; SRAM_ADDR[10]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R12      ; 134        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R13      ; 145        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R14      ; 150        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R15      ; 151        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R16      ; 155        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R17      ; 177        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ; 184        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R19      ; 185        ; 6        ; LEDR[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R20      ; 192        ; 6        ; LEDR[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R21      ; 190        ; 6        ; KEY[1]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R22      ; 191        ; 6        ; KEY[0]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ; 59         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T2       ; 60         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 69         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T5       ; 67         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T6       ; 68         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 91         ; 8        ; SRAM_ADDR[15]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T8       ; 90         ; 8        ; SRAM_OE_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ; 115        ; 8        ; SRAM_ADDR[11]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T12      ; 131        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T15      ; 147        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T16      ; 156        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T17      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ; 171        ; 6        ; LEDR[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 188        ; 6        ; KEY[3]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T22      ; 189        ; 6        ; KEY[2]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U1       ; 61         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 62         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 70         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U4       ; 80         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U8       ; 92         ; 8        ; SRAM_DQ[15]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U9       ; 106        ; 8        ; SRAM_DQ[11]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U10      ; 107        ; 8        ; SRAM_ADDR[13]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U11      ; 123        ; 8        ; SW[6]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U12      ; 124        ; 8        ; SW[5]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U13      ; 132        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U14      ; 146        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U15      ; 157        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U16      ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ; 170        ; 6        ; LEDR[7]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U19      ; 172        ; 6        ; LEDR[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U20      ; 176        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U21      ; 182        ; 6        ; LEDG[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 183        ; 6        ; LEDG[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ; 65         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 66         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V4       ; 81         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V8       ; 98         ; 8        ; SRAM_DQ[14]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V9       ; 101        ; 8        ; SRAM_DQ[10]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V10      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V11      ; 118        ; 8        ; SRAM_ADDR[8]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V12      ; 126        ; 7        ; SW[3]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V13      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V14      ; 142        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V15      ; 158        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V16      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ; 166        ; 6        ; LEDR[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V20      ; 173        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V21      ; 180        ; 6        ; LEDG[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 181        ; 6        ; LEDG[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W1       ; 71         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 72         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 75         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 76         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ; 79         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W6       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W7       ; 99         ; 8        ; SRAM_UB_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W8       ; 100        ; 8        ; SRAM_DQ[13]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W9       ; 105        ; 8        ; SRAM_DQ[9]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W11      ; 117        ; 8        ; SRAM_ADDR[9]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W12      ; 125        ; 7        ; SW[4]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ; 141        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W15      ; 149        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 160        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ; 167        ; 6        ; ~LVDS91p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W21      ; 174        ; 6        ; LEDG[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ; 175        ; 6        ; LEDG[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 73         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ; 74         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y3       ; 77         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 78         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 86         ; 8        ; SRAM_ADDR[17]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y6       ; 87         ; 8        ; SRAM_ADDR[16]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y7       ; 93         ; 8        ; SRAM_LB_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ; 104        ; 8        ; SRAM_DQ[8]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y10      ; 112        ; 8        ; SRAM_ADDR[12]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y11      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y12      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y13      ; 133        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y14      ; 148        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 154        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y17      ; 159        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y18      ; 165        ; 6        ; LEDR[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y19      ; 168        ; 6        ; LEDR[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y20      ; 169        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y21      ; 178        ; 6        ; LEDG[7]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y22      ; 179        ; 6        ; LEDG[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                      ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                   ; Library Name ;
+-------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |sisa                                           ; 1941 (3)    ; 439 (3)                   ; 0 (0)         ; 512         ; 1    ; 4            ; 0       ; 2         ; 98   ; 0            ; 1502 (0)     ; 173 (0)           ; 266 (4)          ; |sisa                                                                                                                                                                 ; work         ;
;    |MemoryController:memory0|                   ; 27 (0)      ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 7 (0)            ; |sisa|MemoryController:memory0                                                                                                                                        ; work         ;
;       |SRAMController:sram_controller|          ; 27 (27)     ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 7 (7)            ; |sisa|MemoryController:memory0|SRAMController:sram_controller                                                                                                         ; work         ;
;    |ProcesadorBase:proc0|                       ; 1705 (0)    ; 161 (0)                   ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 1405 (0)     ; 49 (0)            ; 251 (0)          ; |sisa|ProcesadorBase:proc0                                                                                                                                            ; work         ;
;       |datapath:d0|                             ; 1592 (269)  ; 128 (0)                   ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 1325 (138)   ; 49 (0)            ; 218 (139)        ; |sisa|ProcesadorBase:proc0|datapath:d0                                                                                                                                ; work         ;
;          |alu:alu0|                             ; 1095 (446)  ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 1086 (443)   ; 0 (0)             ; 9 (3)            ; |sisa|ProcesadorBase:proc0|datapath:d0|alu:alu0                                                                                                                       ; work         ;
;             |lpm_divide:Div0|                   ; 361 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 358 (0)      ; 0 (0)             ; 3 (0)            ; |sisa|ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0                                                                                                       ; work         ;
;                |lpm_divide_rto:auto_generated|  ; 361 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 358 (0)      ; 0 (0)             ; 3 (0)            ; |sisa|ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated                                                                         ; work         ;
;                   |abs_divider_8dg:divider|     ; 361 (27)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 358 (27)     ; 0 (0)             ; 3 (0)            ; |sisa|ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider                                                 ; work         ;
;                      |alt_u_div_s5f:divider|    ; 284 (281)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 282 (279)    ; 0 (0)             ; 2 (2)            ; |sisa|ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider                           ; work         ;
;                         |add_sub_lkc:add_sub_0| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |sisa|ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_lkc:add_sub_0     ; work         ;
;                         |add_sub_mkc:add_sub_1| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |sisa|ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_mkc:add_sub_1     ; work         ;
;                      |lpm_abs_2s9:my_abs_den|   ; 29 (29)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 0 (0)             ; 0 (0)            ; |sisa|ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|lpm_abs_2s9:my_abs_den                          ; work         ;
;                      |lpm_abs_2s9:my_abs_num|   ; 21 (21)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 1 (1)            ; |sisa|ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|lpm_abs_2s9:my_abs_num                          ; work         ;
;             |lpm_divide:Div1|                   ; 288 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 285 (0)      ; 0 (0)             ; 3 (0)            ; |sisa|ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1                                                                                                       ; work         ;
;                |lpm_divide_3gm:auto_generated|  ; 288 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 285 (0)      ; 0 (0)             ; 3 (0)            ; |sisa|ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated                                                                         ; work         ;
;                   |sign_div_unsign_dnh:divider| ; 288 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 285 (0)      ; 0 (0)             ; 3 (0)            ; |sisa|ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider                                             ; work         ;
;                      |alt_u_div_s5f:divider|    ; 288 (287)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 285 (284)    ; 0 (0)             ; 3 (3)            ; |sisa|ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider                       ; work         ;
;                         |add_sub_mkc:add_sub_1| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |sisa|ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_mkc:add_sub_1 ; work         ;
;             |lpm_mult:Mult0|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |sisa|ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_mult:Mult0                                                                                                        ; work         ;
;                |mult_h1t:auto_generated|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |sisa|ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_mult:Mult0|mult_h1t:auto_generated                                                                                ; work         ;
;             |lpm_mult:Mult1|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |sisa|ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_mult:Mult1                                                                                                        ; work         ;
;                |mult_l8t:auto_generated|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |sisa|ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_mult:Mult1|mult_l8t:auto_generated                                                                                ; work         ;
;          |regfile:reg0|                         ; 234 (234)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 101 (101)    ; 49 (49)           ; 84 (84)          ; |sisa|ProcesadorBase:proc0|datapath:d0|regfile:reg0                                                                                                                   ; work         ;
;       |unidad_control:cu0|                      ; 118 (71)    ; 33 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 80 (37)      ; 0 (0)             ; 38 (32)          ; |sisa|ProcesadorBase:proc0|unidad_control:cu0                                                                                                                         ; work         ;
;          |control_l:clogic0|                    ; 46 (46)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (42)      ; 0 (0)             ; 4 (4)            ; |sisa|ProcesadorBase:proc0|unidad_control:cu0|control_l:clogic0                                                                                                       ; work         ;
;          |multi:ge|                             ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |sisa|ProcesadorBase:proc0|unidad_control:cu0|multi:ge                                                                                                                ; work         ;
;    |controladores_IO:controladosIO|             ; 324 (324)   ; 272 (272)                 ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 51 (51)      ; 124 (124)         ; 149 (149)        ; |sisa|controladores_IO:controladosIO                                                                                                                                  ; work         ;
;       |altsyncram:registro_io_rtl_0|            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |sisa|controladores_IO:controladosIO|altsyncram:registro_io_rtl_0                                                                                                     ; work         ;
;          |altsyncram_koc1:auto_generated|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |sisa|controladores_IO:controladosIO|altsyncram:registro_io_rtl_0|altsyncram_koc1:auto_generated                                                                      ; work         ;
;    |driverSegmentos:Segments|                   ; 28 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 2 (0)            ; |sisa|driverSegmentos:Segments                                                                                                                                        ; work         ;
;       |driver7Segmentos:h0|                     ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |sisa|driverSegmentos:Segments|driver7Segmentos:h0                                                                                                                    ; work         ;
;       |driver7Segmentos:h1|                     ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 2 (2)            ; |sisa|driverSegmentos:Segments|driver7Segmentos:h1                                                                                                                    ; work         ;
;       |driver7Segmentos:h2|                     ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |sisa|driverSegmentos:Segments|driver7Segmentos:h2                                                                                                                    ; work         ;
;       |driver7Segmentos:h3|                     ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |sisa|driverSegmentos:Segments|driver7Segmentos:h3                                                                                                                    ; work         ;
+-------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                    ;
+---------------+----------+---------------+---------------+-----------------------+-----+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+---------------+----------+---------------+---------------+-----------------------+-----+
; SRAM_DQ[0]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DQ[1]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DQ[2]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DQ[3]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DQ[4]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DQ[5]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DQ[6]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DQ[7]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DQ[8]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DQ[9]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DQ[10]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DQ[11]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DQ[12]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DQ[13]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DQ[14]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DQ[15]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_ADDR[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[10] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[11] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[12] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[13] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[14] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[15] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[16] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[17] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_UB_N     ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_LB_N     ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_CE_N     ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_OE_N     ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_WE_N     ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[7]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[7]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; SW[8]         ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SW[9]         ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; CLOCK_50      ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SW[1]         ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; KEY[1]        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; SW[0]         ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; KEY[0]        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; SW[2]         ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; KEY[2]        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; SW[4]         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SW[3]         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; KEY[3]        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; SW[7]         ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SW[6]         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SW[5]         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
+---------------+----------+---------------+---------------+-----------------------+-----+


+----------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                 ;
+----------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                              ; Pad To Core Index ; Setting ;
+----------------------------------------------------------------------------------+-------------------+---------+
; SRAM_DQ[0]                                                                       ;                   ;         ;
;      - ProcesadorBase:proc0|unidad_control:cu0|ir_actual~15                      ; 0                 ; 6       ;
;      - ProcesadorBase:proc0|datapath:d0|Mux15~25                                 ; 0                 ; 6       ;
; SRAM_DQ[1]                                                                       ;                   ;         ;
;      - ProcesadorBase:proc0|datapath:d0|Mux14~0                                  ; 1                 ; 6       ;
;      - ProcesadorBase:proc0|unidad_control:cu0|ir_actual~14                      ; 1                 ; 6       ;
; SRAM_DQ[2]                                                                       ;                   ;         ;
;      - ProcesadorBase:proc0|unidad_control:cu0|ir_actual~16                      ; 0                 ; 6       ;
;      - ProcesadorBase:proc0|datapath:d0|Mux13~23                                 ; 0                 ; 6       ;
; SRAM_DQ[3]                                                                       ;                   ;         ;
;      - ProcesadorBase:proc0|unidad_control:cu0|ir_actual~2                       ; 0                 ; 6       ;
;      - ProcesadorBase:proc0|datapath:d0|Mux12~23                                 ; 0                 ; 6       ;
; SRAM_DQ[4]                                                                       ;                   ;         ;
;      - ProcesadorBase:proc0|unidad_control:cu0|ir_actual~0                       ; 1                 ; 6       ;
;      - ProcesadorBase:proc0|datapath:d0|Mux11~23                                 ; 1                 ; 6       ;
; SRAM_DQ[5]                                                                       ;                   ;         ;
;      - ProcesadorBase:proc0|unidad_control:cu0|ir_actual~1                       ; 1                 ; 6       ;
;      - ProcesadorBase:proc0|datapath:d0|Mux10~23                                 ; 1                 ; 6       ;
; SRAM_DQ[6]                                                                       ;                   ;         ;
;      - ProcesadorBase:proc0|unidad_control:cu0|ir_actual~9                       ; 1                 ; 6       ;
;      - ProcesadorBase:proc0|datapath:d0|Mux9~23                                  ; 1                 ; 6       ;
; SRAM_DQ[7]                                                                       ;                   ;         ;
;      - MemoryController:memory0|SRAMController:sram_controller|dataReaded[12]~18 ; 0                 ; 6       ;
;      - ProcesadorBase:proc0|unidad_control:cu0|ir_actual~5                       ; 0                 ; 6       ;
;      - ProcesadorBase:proc0|unidad_control:cu0|ir_actual~11                      ; 0                 ; 6       ;
;      - MemoryController:memory0|SRAMController:sram_controller|dataReaded[15]~19 ; 0                 ; 6       ;
;      - ProcesadorBase:proc0|datapath:d0|Mux8~23                                  ; 0                 ; 6       ;
; SRAM_DQ[8]                                                                       ;                   ;         ;
;      - ProcesadorBase:proc0|unidad_control:cu0|ir_actual~13                      ; 0                 ; 6       ;
;      - ProcesadorBase:proc0|datapath:d0|Mux15~25                                 ; 0                 ; 6       ;
;      - MemoryController:memory0|SRAMController:sram_controller|dataReaded[8]~22  ; 0                 ; 6       ;
; SRAM_DQ[9]                                                                       ;                   ;         ;
;      - ProcesadorBase:proc0|datapath:d0|Mux14~0                                  ; 0                 ; 6       ;
;      - ProcesadorBase:proc0|unidad_control:cu0|ir_actual~8                       ; 0                 ; 6       ;
;      - MemoryController:memory0|SRAMController:sram_controller|dataReaded[9]~28  ; 0                 ; 6       ;
; SRAM_DQ[10]                                                                      ;                   ;         ;
;      - ProcesadorBase:proc0|unidad_control:cu0|ir_actual~10                      ; 1                 ; 6       ;
;      - ProcesadorBase:proc0|datapath:d0|Mux13~23                                 ; 1                 ; 6       ;
;      - MemoryController:memory0|SRAMController:sram_controller|dataReaded[10]~27 ; 1                 ; 6       ;
; SRAM_DQ[11]                                                                      ;                   ;         ;
;      - ProcesadorBase:proc0|unidad_control:cu0|ir_actual~12                      ; 0                 ; 6       ;
;      - ProcesadorBase:proc0|datapath:d0|Mux12~23                                 ; 0                 ; 6       ;
;      - MemoryController:memory0|SRAMController:sram_controller|dataReaded[11]~26 ; 0                 ; 6       ;
; SRAM_DQ[12]                                                                      ;                   ;         ;
;      - ProcesadorBase:proc0|unidad_control:cu0|ir_actual~3                       ; 0                 ; 6       ;
;      - ProcesadorBase:proc0|datapath:d0|Mux11~23                                 ; 0                 ; 6       ;
;      - MemoryController:memory0|SRAMController:sram_controller|dataReaded[12]~25 ; 0                 ; 6       ;
; SRAM_DQ[13]                                                                      ;                   ;         ;
;      - ProcesadorBase:proc0|unidad_control:cu0|ir_actual~6                       ; 0                 ; 6       ;
;      - ProcesadorBase:proc0|datapath:d0|Mux10~23                                 ; 0                 ; 6       ;
;      - MemoryController:memory0|SRAMController:sram_controller|dataReaded[13]~24 ; 0                 ; 6       ;
; SRAM_DQ[14]                                                                      ;                   ;         ;
;      - ProcesadorBase:proc0|unidad_control:cu0|ir_actual~7                       ; 0                 ; 6       ;
;      - ProcesadorBase:proc0|unidad_control:cu0|ir_actual~9                       ; 0                 ; 6       ;
;      - ProcesadorBase:proc0|datapath:d0|Mux9~23                                  ; 0                 ; 6       ;
;      - MemoryController:memory0|SRAMController:sram_controller|dataReaded[14]~23 ; 0                 ; 6       ;
; SRAM_DQ[15]                                                                      ;                   ;         ;
;      - MemoryController:memory0|SRAMController:sram_controller|dataReaded[12]~18 ; 1                 ; 6       ;
;      - ProcesadorBase:proc0|unidad_control:cu0|ir_actual~5                       ; 1                 ; 6       ;
;      - ProcesadorBase:proc0|unidad_control:cu0|ir_actual~11                      ; 1                 ; 6       ;
;      - MemoryController:memory0|SRAMController:sram_controller|dataReaded[15]~19 ; 1                 ; 6       ;
;      - ProcesadorBase:proc0|datapath:d0|Mux8~23                                  ; 1                 ; 6       ;
; SW[8]                                                                            ;                   ;         ;
; SW[9]                                                                            ;                   ;         ;
; CLOCK_50                                                                         ;                   ;         ;
; SW[1]                                                                            ;                   ;         ;
; KEY[1]                                                                           ;                   ;         ;
;      - controladores_IO:controladosIO|registro_io~33                             ; 0                 ; 6       ;
; SW[0]                                                                            ;                   ;         ;
; KEY[0]                                                                           ;                   ;         ;
;      - controladores_IO:controladosIO|registro_io~42                             ; 1                 ; 6       ;
; SW[2]                                                                            ;                   ;         ;
; KEY[2]                                                                           ;                   ;         ;
;      - controladores_IO:controladosIO|registro_io~43                             ; 0                 ; 6       ;
; SW[4]                                                                            ;                   ;         ;
; SW[3]                                                                            ;                   ;         ;
; KEY[3]                                                                           ;                   ;         ;
;      - controladores_IO:controladosIO|registro_io~44                             ; 0                 ; 6       ;
; SW[7]                                                                            ;                   ;         ;
; SW[6]                                                                            ;                   ;         ;
; SW[5]                                                                            ;                   ;         ;
+----------------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                              ;
+------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                   ; Location           ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                                               ; PIN_L1             ; 279     ; Clock                                 ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; MemoryController:memory0|SRAMController:sram_controller|SRAM_DQ[15]~34 ; LCCOMB_X19_Y7_N18  ; 8       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; MemoryController:memory0|SRAMController:sram_controller|SRAM_DQ[7]~33  ; LCCOMB_X19_Y7_N8   ; 8       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~301             ; LCCOMB_X26_Y9_N6   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~303             ; LCCOMB_X26_Y9_N10  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~304             ; LCCOMB_X26_Y9_N0   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~305             ; LCCOMB_X26_Y9_N18  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~307             ; LCCOMB_X26_Y9_N26  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~309             ; LCCOMB_X26_Y9_N30  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~310             ; LCCOMB_X26_Y9_N24  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~311             ; LCCOMB_X26_Y9_N22  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13]~4                ; LCCOMB_X22_Y15_N14 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ProcesadorBase:proc0|unidad_control:cu0|new_pc[14]~0                   ; LCCOMB_X21_Y10_N4  ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SW[9]                                                                  ; PIN_L2             ; 35      ; Async. clear, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; controladores_IO:controladosIO|escritura~1                             ; LCCOMB_X15_Y13_N18 ; 34      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; controladores_IO:controladosIO|registro_io[0][0]~36                    ; LCCOMB_X14_Y14_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:controladosIO|registro_io[10][3]~10                   ; LCCOMB_X14_Y14_N18 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:controladosIO|registro_io[11][0]~38                   ; LCCOMB_X11_Y12_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:controladosIO|registro_io[12][0]~27                   ; LCCOMB_X14_Y12_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:controladosIO|registro_io[13][0]~37                   ; LCCOMB_X14_Y12_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:controladosIO|registro_io[14][0]~29                   ; LCCOMB_X14_Y12_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:controladosIO|registro_io[15][0]~40                   ; LCCOMB_X15_Y14_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:controladosIO|registro_io[16][0]~21                   ; LCCOMB_X14_Y14_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:controladosIO|registro_io[17][0]~19                   ; LCCOMB_X16_Y13_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:controladosIO|registro_io[18][0]~20                   ; LCCOMB_X14_Y14_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:controladosIO|registro_io[19][0]~22                   ; LCCOMB_X11_Y12_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:controladosIO|registro_io[1][0]~31                    ; LCCOMB_X15_Y13_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:controladosIO|registro_io[20][0]~17                   ; LCCOMB_X14_Y12_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:controladosIO|registro_io[21][0]~15                   ; LCCOMB_X14_Y12_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:controladosIO|registro_io[22][0]~16                   ; LCCOMB_X14_Y12_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:controladosIO|registro_io[23][0]~18                   ; LCCOMB_X15_Y14_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:controladosIO|registro_io[24][0]~13                   ; LCCOMB_X13_Y14_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:controladosIO|registro_io[25][0]~11                   ; LCCOMB_X14_Y13_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:controladosIO|registro_io[26][0]~12                   ; LCCOMB_X14_Y14_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:controladosIO|registro_io[27][0]~14                   ; LCCOMB_X11_Y12_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:controladosIO|registro_io[28][0]~25                   ; LCCOMB_X15_Y14_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:controladosIO|registro_io[29][0]~23                   ; LCCOMB_X14_Y12_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:controladosIO|registro_io[2][0]~34                    ; LCCOMB_X15_Y14_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:controladosIO|registro_io[30][0]~24                   ; LCCOMB_X14_Y14_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:controladosIO|registro_io[31][0]~26                   ; LCCOMB_X15_Y14_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:controladosIO|registro_io[32][0]~41                   ; LCCOMB_X16_Y13_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:controladosIO|registro_io[3][0]~30                    ; LCCOMB_X11_Y12_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:controladosIO|registro_io[4][0]~35                    ; LCCOMB_X15_Y14_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:controladosIO|registro_io[5][0]~8                     ; LCCOMB_X14_Y12_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:controladosIO|registro_io[6][0]~9                     ; LCCOMB_X15_Y13_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:controladosIO|registro_io[7][0]~32                    ; LCCOMB_X15_Y14_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:controladosIO|registro_io[8][5]~28                    ; LCCOMB_X14_Y14_N10 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; controladores_IO:controladosIO|registro_io[9][0]~39                    ; LCCOMB_X14_Y14_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; counter_clock[2]                                                       ; LCFF_X49_Y14_N7    ; 162     ; Clock                                 ; yes    ; Global Clock         ; GCLK5            ; --                        ;
+------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                        ;
+------------------+-----------------+---------+----------------------+------------------+---------------------------+
; Name             ; Location        ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------+-----------------+---------+----------------------+------------------+---------------------------+
; CLOCK_50         ; PIN_L1          ; 279     ; Global Clock         ; GCLK2            ; --                        ;
; counter_clock[2] ; LCFF_X49_Y14_N7 ; 162     ; Global Clock         ; GCLK5            ; --                        ;
+------------------+-----------------+---------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                      ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                       ; Fan-Out ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; ProcesadorBase:proc0|datapath:d0|TOy[0]~4                                                                                                                                  ; 105     ;
; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[3]                                                                                                                       ; 87      ;
; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[2]                                                                                                                       ; 86      ;
; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[1]                                                                                                                       ; 86      ;
; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[0]                                                                                                                       ; 81      ;
; ProcesadorBase:proc0|unidad_control:cu0|control_l:clogic0|Mux32~4                                                                                                          ; 78      ;
; ProcesadorBase:proc0|datapath:d0|TOy[1]~2                                                                                                                                  ; 74      ;
; ProcesadorBase:proc0|unidad_control:cu0|control_l:clogic0|Mux31~5                                                                                                          ; 58      ;
; ProcesadorBase:proc0|datapath:d0|TOy[15]~8                                                                                                                                 ; 57      ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~228                                                                                                                 ; 55      ;
; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat                                                                                                                     ; 54      ;
; ProcesadorBase:proc0|unidad_control:cu0|control_l:clogic0|Mux9~1                                                                                                           ; 48      ;
; ProcesadorBase:proc0|unidad_control:cu0|control_l:clogic0|Mux8~0                                                                                                           ; 48      ;
; ProcesadorBase:proc0|unidad_control:cu0|control_l:clogic0|Mux5~0                                                                                                           ; 48      ;
; ProcesadorBase:proc0|unidad_control:cu0|control_l:clogic0|Mux6~0                                                                                                           ; 48      ;
; ProcesadorBase:proc0|unidad_control:cu0|control_l:clogic0|Mux0~0                                                                                                           ; 47      ;
; ProcesadorBase:proc0|datapath:d0|TOy[2]~6                                                                                                                                  ; 46      ;
; ProcesadorBase:proc0|unidad_control:cu0|control_l:clogic0|Mux30~3                                                                                                          ; 46      ;
; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[4]                                                                                                                       ; 46      ;
; ProcesadorBase:proc0|datapath:d0|TOy[3]~10                                                                                                                                 ; 42      ;
; controladores_IO:controladosIO|registro_io[8][2]~4                                                                                                                         ; 40      ;
; controladores_IO:controladosIO|registro_io[8][6]~6                                                                                                                         ; 37      ;
; controladores_IO:controladosIO|registro_io[8][5]~5                                                                                                                         ; 37      ;
; controladores_IO:controladosIO|registro_io[8][4]~0                                                                                                                         ; 37      ;
; controladores_IO:controladosIO|registro_io[8][3]~1                                                                                                                         ; 37      ;
; controladores_IO:controladosIO|registro_io[8][7]~7                                                                                                                         ; 36      ;
; SW[9]                                                                                                                                                                      ; 35      ;
; controladores_IO:controladosIO|escritura~1                                                                                                                                 ; 35      ;
; ProcesadorBase:proc0|datapath:d0|TOy[4]~12                                                                                                                                 ; 35      ;
; controladores_IO:controladosIO|registro_io[8][1]~2                                                                                                                         ; 35      ;
; controladores_IO:controladosIO|registro_io[8][0]~3                                                                                                                         ; 35      ;
; ProcesadorBase:proc0|unidad_control:cu0|control_l:clogic0|in_d[0]~1                                                                                                        ; 29      ;
; ProcesadorBase:proc0|datapath:d0|TOy[5]~14                                                                                                                                 ; 28      ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|Add0~1                                                                                                                           ; 25      ;
; ProcesadorBase:proc0|datapath:d0|TOy[15]~7                                                                                                                                 ; 24      ;
; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15]                                                                                                                      ; 24      ;
; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[5]                                                                                                                       ; 24      ;
; ProcesadorBase:proc0|datapath:d0|TOy[7]~19                                                                                                                                 ; 23      ;
; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13]                                                                                                                      ; 23      ;
; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12]                                                                                                                      ; 23      ;
; ProcesadorBase:proc0|unidad_control:cu0|control_l:clogic0|in_d[1]~2                                                                                                        ; 22      ;
; ProcesadorBase:proc0|datapath:d0|TOy[6]~16                                                                                                                                 ; 22      ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~161                                                                                                                 ; 22      ;
; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14]                                                                                                                      ; 22      ;
; ProcesadorBase:proc0|datapath:d0|TOy[8]~26                                                                                                                                 ; 21      ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~183                                                                                                                 ; 21      ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~152                                                                                                                 ; 21      ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~238                                                                                                                 ; 20      ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~222                                                                                                                 ; 20      ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~193                                                                                                                 ; 20      ;
; ProcesadorBase:proc0|unidad_control:cu0|control_l:clogic0|Mux29~2                                                                                                          ; 19      ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~248                                                                                                                 ; 19      ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~243                                                                                                                 ; 19      ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~233                                                                                                                 ; 19      ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~227                                                                                                                 ; 19      ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~213                                                                                                                 ; 19      ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~208                                                                                                                 ; 19      ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~203                                                                                                                 ; 19      ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~188                                                                                                                 ; 19      ;
; ProcesadorBase:proc0|unidad_control:cu0|control_l:clogic0|Mux3~0                                                                                                           ; 18      ;
; ProcesadorBase:proc0|unidad_control:cu0|control_l:clogic0|Mux28~0                                                                                                          ; 18      ;
; ProcesadorBase:proc0|datapath:d0|TOy[11]~25                                                                                                                                ; 18      ;
; ProcesadorBase:proc0|datapath:d0|TOy[10]~24                                                                                                                                ; 18      ;
; ProcesadorBase:proc0|datapath:d0|TOy[9]~23                                                                                                                                 ; 18      ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|diff_signs                                                 ; 18      ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|lpm_abs_2s9:my_abs_den|cs1a[14]~20                         ; 18      ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|lpm_abs_2s9:my_abs_den|cs1a[1]~18                          ; 18      ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~198                                                                                                                 ; 18      ;
; ProcesadorBase:proc0|unidad_control:cu0|control_l:clogic0|Mux7~0                                                                                                           ; 18      ;
; ProcesadorBase:proc0|unidad_control:cu0|control_l:clogic0|Mux4~0                                                                                                           ; 18      ;
; ProcesadorBase:proc0|unidad_control:cu0|control_l:clogic0|Equal6~3                                                                                                         ; 17      ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|selnose[187]~10                  ; 17      ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|sel[204]                             ; 17      ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_14_result_int[15]~30         ; 17      ;
; controladores_IO:controladosIO|registro_io[10][3]~10                                                                                                                       ; 16      ;
; ProcesadorBase:proc0|unidad_control:cu0|salto~0                                                                                                                            ; 16      ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~311                                                                                                                 ; 16      ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~310                                                                                                                 ; 16      ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~309                                                                                                                 ; 16      ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~307                                                                                                                 ; 16      ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~305                                                                                                                 ; 16      ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~304                                                                                                                 ; 16      ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~303                                                                                                                 ; 16      ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~301                                                                                                                 ; 16      ;
; ProcesadorBase:proc0|datapath:d0|TOy[13]~21                                                                                                                                ; 16      ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|sel[221]                             ; 16      ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|lpm_abs_2s9:my_abs_den|cs1a[2]~17                          ; 16      ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~174                                                                                                                 ; 16      ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_14_result_int[15]~30     ; 16      ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_13_result_int[14]~28         ; 16      ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|Mux13~33                                                                                                                         ; 15      ;
; ProcesadorBase:proc0|unidad_control:cu0|new_pc[14]~0                                                                                                                       ; 15      ;
; ProcesadorBase:proc0|unidad_control:cu0|salto~1                                                                                                                            ; 15      ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|Mux13~21                                                                                                                         ; 15      ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|Mux13~10                                                                                                                         ; 15      ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|selnose[221]~17                  ; 15      ;
; ProcesadorBase:proc0|datapath:d0|TOy[14]~22                                                                                                                                ; 15      ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|lpm_abs_2s9:my_abs_den|cs1a[3]~16                          ; 15      ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|sel[153]                             ; 15      ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_13_result_int[14]~28     ; 15      ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_12_result_int[13]~26         ; 15      ;
; MemoryController:memory0|SRAMController:sram_controller|dataReaded[12]~18                                                                                                  ; 14      ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|Equal0~4                                                                                                                         ; 14      ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|sel[187]                             ; 14      ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_12_result_int[13]~26     ; 14      ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_11_result_int[12]~24         ; 14      ;
; MemoryController:memory0|SRAMController:sram_controller|dataReaded[12]~21                                                                                                  ; 13      ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|selnose[204]~16                  ; 13      ;
; ProcesadorBase:proc0|datapath:d0|TOy[12]~20                                                                                                                                ; 13      ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|sel[170]                             ; 13      ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|lpm_abs_2s9:my_abs_den|cs1a[4]~15                          ; 13      ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|lpm_abs_2s9:my_abs_den|cs1a[5]~14                          ; 13      ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|lpm_abs_2s9:my_abs_den|cs1a[6]~13                          ; 13      ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_11_result_int[12]~24     ; 13      ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_10_result_int[11]~22         ; 13      ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|Equal0~8                                                                                                                         ; 12      ;
; ProcesadorBase:proc0|datapath:d0|Mux15~1                                                                                                                                   ; 12      ;
; ProcesadorBase:proc0|datapath:d0|Mux15~0                                                                                                                                   ; 12      ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|selnose[34]~11                   ; 12      ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|sel[102]                             ; 12      ;
; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[7]                                                                                                                       ; 12      ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_10_result_int[11]~22     ; 12      ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_9_result_int[10]~20          ; 12      ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|sel[136]                             ; 11      ;
; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[9]                                                                                                                       ; 11      ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_9_result_int[10]~20      ; 11      ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_8_result_int[9]~18           ; 11      ;
; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13]~4                                                                                                                    ; 10      ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|Mux13~12                                                                                                                         ; 10      ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|selnose[153]~15                  ; 10      ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|sel[119]                             ; 10      ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|lpm_abs_2s9:my_abs_den|cs1a[7]~11                          ; 10      ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|lpm_abs_2s9:my_abs_den|cs1a[8]~10                          ; 10      ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|lpm_abs_2s9:my_abs_den|cs1a[9]~9                           ; 10      ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_8_result_int[9]~18       ; 10      ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_7_result_int[8]~16           ; 10      ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|Mux9~29                                                                                                                          ; 9       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|Equal0~7                                                                                                                         ; 9       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|Mux9~8                                                                                                                           ; 9       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|sel[51]                              ; 9       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|Add0~4                                                                                                                           ; 9       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_7_result_int[8]~16       ; 9       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_6_result_int[7]~14           ; 9       ;
; MemoryController:memory0|SRAMController:sram_controller|SRAM_DQ[15]~34                                                                                                     ; 8       ;
; MemoryController:memory0|SRAMController:sram_controller|SRAM_DQ[7]~33                                                                                                      ; 8       ;
; controladores_IO:controladosIO|registro_io[32][0]~41                                                                                                                       ; 8       ;
; controladores_IO:controladosIO|registro_io[15][0]~40                                                                                                                       ; 8       ;
; controladores_IO:controladosIO|registro_io[9][0]~39                                                                                                                        ; 8       ;
; controladores_IO:controladosIO|registro_io[11][0]~38                                                                                                                       ; 8       ;
; controladores_IO:controladosIO|registro_io[13][0]~37                                                                                                                       ; 8       ;
; controladores_IO:controladosIO|registro_io[0][0]~36                                                                                                                        ; 8       ;
; controladores_IO:controladosIO|registro_io[4][0]~35                                                                                                                        ; 8       ;
; controladores_IO:controladosIO|registro_io[2][0]~34                                                                                                                        ; 8       ;
; controladores_IO:controladosIO|registro_io[7][0]~32                                                                                                                        ; 8       ;
; controladores_IO:controladosIO|registro_io[1][0]~31                                                                                                                        ; 8       ;
; controladores_IO:controladosIO|registro_io[3][0]~30                                                                                                                        ; 8       ;
; controladores_IO:controladosIO|registro_io[14][0]~29                                                                                                                       ; 8       ;
; controladores_IO:controladosIO|registro_io[8][5]~28                                                                                                                        ; 8       ;
; controladores_IO:controladosIO|registro_io[12][0]~27                                                                                                                       ; 8       ;
; controladores_IO:controladosIO|registro_io[31][0]~26                                                                                                                       ; 8       ;
; controladores_IO:controladosIO|registro_io[28][0]~25                                                                                                                       ; 8       ;
; controladores_IO:controladosIO|registro_io[30][0]~24                                                                                                                       ; 8       ;
; controladores_IO:controladosIO|registro_io[29][0]~23                                                                                                                       ; 8       ;
; controladores_IO:controladosIO|registro_io[19][0]~22                                                                                                                       ; 8       ;
; controladores_IO:controladosIO|registro_io[16][0]~21                                                                                                                       ; 8       ;
; controladores_IO:controladosIO|registro_io[18][0]~20                                                                                                                       ; 8       ;
; controladores_IO:controladosIO|registro_io[17][0]~19                                                                                                                       ; 8       ;
; controladores_IO:controladosIO|registro_io[23][0]~18                                                                                                                       ; 8       ;
; controladores_IO:controladosIO|registro_io[20][0]~17                                                                                                                       ; 8       ;
; controladores_IO:controladosIO|registro_io[22][0]~16                                                                                                                       ; 8       ;
; controladores_IO:controladosIO|registro_io[21][0]~15                                                                                                                       ; 8       ;
; controladores_IO:controladosIO|registro_io[27][0]~14                                                                                                                       ; 8       ;
; controladores_IO:controladosIO|registro_io[24][0]~13                                                                                                                       ; 8       ;
; controladores_IO:controladosIO|registro_io[26][0]~12                                                                                                                       ; 8       ;
; controladores_IO:controladosIO|registro_io[25][0]~11                                                                                                                       ; 8       ;
; controladores_IO:controladosIO|registro_io[6][0]~9                                                                                                                         ; 8       ;
; controladores_IO:controladosIO|registro_io[5][0]~8                                                                                                                         ; 8       ;
; ProcesadorBase:proc0|datapath:d0|Mux6~1                                                                                                                                    ; 8       ;
; ProcesadorBase:proc0|datapath:d0|Mux5~1                                                                                                                                    ; 8       ;
; ProcesadorBase:proc0|datapath:d0|Mux4~1                                                                                                                                    ; 8       ;
; ProcesadorBase:proc0|datapath:d0|Mux3~1                                                                                                                                    ; 8       ;
; ProcesadorBase:proc0|datapath:d0|Mux2~1                                                                                                                                    ; 8       ;
; ProcesadorBase:proc0|datapath:d0|Mux1~1                                                                                                                                    ; 8       ;
; ProcesadorBase:proc0|datapath:d0|Mux10~24                                                                                                                                  ; 8       ;
; ProcesadorBase:proc0|datapath:d0|Mux9~24                                                                                                                                   ; 8       ;
; ProcesadorBase:proc0|datapath:d0|Mux8~24                                                                                                                                   ; 8       ;
; ProcesadorBase:proc0|datapath:d0|Mux7~1                                                                                                                                    ; 8       ;
; ProcesadorBase:proc0|datapath:d0|Mux12~24                                                                                                                                  ; 8       ;
; ProcesadorBase:proc0|datapath:d0|Mux11~24                                                                                                                                  ; 8       ;
; ProcesadorBase:proc0|datapath:d0|Mux0~1                                                                                                                                    ; 8       ;
; ProcesadorBase:proc0|datapath:d0|Mux13~24                                                                                                                                  ; 8       ;
; ProcesadorBase:proc0|datapath:d0|Mux15~26                                                                                                                                  ; 8       ;
; ProcesadorBase:proc0|unidad_control:cu0|control_l:clogic0|wrd~2                                                                                                            ; 8       ;
; ProcesadorBase:proc0|datapath:d0|Mux14~24                                                                                                                                  ; 8       ;
; controladores_IO:controladosIO|registro_io[10][7]                                                                                                                          ; 8       ;
; controladores_IO:controladosIO|registro_io[10][6]                                                                                                                          ; 8       ;
; controladores_IO:controladosIO|registro_io[10][5]                                                                                                                          ; 8       ;
; controladores_IO:controladosIO|registro_io[10][4]                                                                                                                          ; 8       ;
; controladores_IO:controladosIO|registro_io[10][3]                                                                                                                          ; 8       ;
; controladores_IO:controladosIO|registro_io[10][2]                                                                                                                          ; 8       ;
; controladores_IO:controladosIO|registro_io[10][1]                                                                                                                          ; 8       ;
; controladores_IO:controladosIO|registro_io[10][0]                                                                                                                          ; 8       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|Mux0~12                                                                                                                          ; 8       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|Mux1~12                                                                                                                          ; 8       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|sel[85]                              ; 8       ;
; ProcesadorBase:proc0|unidad_control:cu0|control_l:clogic0|Mux2~0                                                                                                           ; 8       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_6_result_int[7]~14       ; 8       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_5_result_int[6]~12           ; 8       ;
; controladores_IO:controladosIO|registro_io[10][15]                                                                                                                         ; 7       ;
; controladores_IO:controladosIO|registro_io[10][14]                                                                                                                         ; 7       ;
; controladores_IO:controladosIO|registro_io[10][13]                                                                                                                         ; 7       ;
; controladores_IO:controladosIO|registro_io[10][12]                                                                                                                         ; 7       ;
; controladores_IO:controladosIO|registro_io[10][11]                                                                                                                         ; 7       ;
; controladores_IO:controladosIO|registro_io[10][10]                                                                                                                         ; 7       ;
; controladores_IO:controladosIO|registro_io[10][9]                                                                                                                          ; 7       ;
; controladores_IO:controladosIO|registro_io[10][8]                                                                                                                          ; 7       ;
; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|word_byte~0                                                                                                               ; 7       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|selnose[102]~14                  ; 7       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|sel[68]                              ; 7       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|lpm_abs_2s9:my_abs_den|cs1a[10]~8                          ; 7       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|lpm_abs_2s9:my_abs_den|cs1a[11]~7                          ; 7       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|lpm_abs_2s9:my_abs_den|_~7                                 ; 7       ;
; ProcesadorBase:proc0|unidad_control:cu0|control_l:clogic0|Mux11~0                                                                                                          ; 7       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_5_result_int[6]~12       ; 7       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_4_result_int[5]~10           ; 7       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|selnose[34]~18                   ; 6       ;
; MemoryController:memory0|SRAMController:sram_controller|SRAM_DQ[7]~16                                                                                                      ; 6       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|Mux13~31                                                                                                                         ; 6       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|lpm_abs_2s9:my_abs_den|cs1a[12]~6                          ; 6       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|lpm_abs_2s9:my_abs_den|_~8                                 ; 6       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~294                                                                                                                 ; 6       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|lpm_abs_2s9:my_abs_den|cs1a[11]~4                          ; 6       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~289                                                                                                                 ; 6       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~284                                                                                                                 ; 6       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~274                                                                                                                 ; 6       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~257                                                                                                                 ; 6       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|Add0~0                                                                                                                           ; 6       ;
; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[8]                                                                                                                       ; 6       ;
; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[11]                                                                                                                      ; 6       ;
; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[10]                                                                                                                      ; 6       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_4_result_int[5]~10       ; 6       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_3_result_int[4]~8            ; 6       ;
; SRAM_DQ[15]~15                                                                                                                                                             ; 5       ;
; SRAM_DQ[7]~7                                                                                                                                                               ; 5       ;
; MemoryController:memory0|SRAMController:sram_controller|dataReaded[12]~20                                                                                                  ; 5       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|ShiftRight0~25                                                                                                                   ; 5       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|sel[34]                              ; 5       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|Mux14~23                                                                                                                         ; 5       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|ShiftRight0~19                                                                                                                   ; 5       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|Mux13~15                                                                                                                         ; 5       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|Mux13~14                                                                                                                         ; 5       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|selnose[51]                      ; 5       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|Equal0~5                                                                                                                         ; 5       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|sel[17]                              ; 5       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~299                                                                                                                 ; 5       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~279                                                                                                                 ; 5       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|lpm_abs_2s9:my_abs_den|cs1a[2]~0                           ; 5       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|lpm_abs_2s9:my_abs_den|_~2                                 ; 5       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|Mux14~7                                                                                                                          ; 5       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|Add0~2                                                                                                                           ; 5       ;
; ProcesadorBase:proc0|datapath:d0|TOy[2]~5                                                                                                                                  ; 5       ;
; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[6]                                                                                                                       ; 5       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|Add2~16                                                                                                                          ; 5       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|Add2~14                                                                                                                          ; 5       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_2_result_int[3]~6            ; 5       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|Add2~2                                                                                                                           ; 5       ;
; SRAM_DQ[14]~14                                                                                                                                                             ; 4       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|Mux13~34                                                                                                                         ; 4       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|ShiftRight1~33                                                                                                                   ; 4       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|Mux13~32                                                                                                                         ; 4       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|lpm_abs_2s9:my_abs_den|_~9                                 ; 4       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|ShiftRight0~22                                                                                                                   ; 4       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|ShiftRight1~30                                                                                                                   ; 4       ;
; controladores_IO:controladosIO|Decoder0~7                                                                                                                                  ; 4       ;
; controladores_IO:controladosIO|Decoder0~6                                                                                                                                  ; 4       ;
; controladores_IO:controladosIO|Decoder0~5                                                                                                                                  ; 4       ;
; controladores_IO:controladosIO|Decoder0~4                                                                                                                                  ; 4       ;
; controladores_IO:controladosIO|Decoder0~3                                                                                                                                  ; 4       ;
; controladores_IO:controladosIO|Decoder0~2                                                                                                                                  ; 4       ;
; controladores_IO:controladosIO|Decoder0~1                                                                                                                                  ; 4       ;
; controladores_IO:controladosIO|Decoder0~0                                                                                                                                  ; 4       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|Mux4~2                                                                                                                           ; 4       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|Mux9~9                                                                                                                           ; 4       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|Mux13~26                                                                                                                         ; 4       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|Mux13~25                                                                                                                         ; 4       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|ShiftRight1~23                                                                                                                   ; 4       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|lpm_abs_2s9:my_abs_den|_~5                                 ; 4       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|lpm_abs_2s9:my_abs_den|cs1a[9]~3                           ; 4       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|lpm_abs_2s9:my_abs_den|cs1a[6]~2                           ; 4       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|Add0~3                                                                                                                           ; 4       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|ShiftRight0~10                                                                                                                   ; 4       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|Mux7~4                                                                                                                           ; 4       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|Mux8~0                                                                                                                           ; 4       ;
; ProcesadorBase:proc0|unidad_control:cu0|control_l:clogic0|Mux31~4                                                                                                          ; 4       ;
; ProcesadorBase:proc0|unidad_control:cu0|control_l:clogic0|Mux31~3                                                                                                          ; 4       ;
; ProcesadorBase:proc0|unidad_control:cu0|control_l:clogic0|Mux31~0                                                                                                          ; 4       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|Add2~30                                                                                                                          ; 4       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|Add2~28                                                                                                                          ; 4       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_2_result_int[3]~6        ; 4       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|Add2~0                                                                                                                           ; 4       ;
; SRAM_DQ[13]~13                                                                                                                                                             ; 3       ;
; SRAM_DQ[12]~12                                                                                                                                                             ; 3       ;
; SRAM_DQ[11]~11                                                                                                                                                             ; 3       ;
; SRAM_DQ[10]~10                                                                                                                                                             ; 3       ;
; SRAM_DQ[9]~9                                                                                                                                                               ; 3       ;
; SRAM_DQ[8]~8                                                                                                                                                               ; 3       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|Mux2~21                                                                                                                          ; 3       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|Mux4~19                                                                                                                          ; 3       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|Mux7~33                                                                                                                          ; 3       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|Mux9~30                                                                                                                          ; 3       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|ShiftRight0~23                                                                                                                   ; 3       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|ShiftRight1~31                                                                                                                   ; 3       ;
; counter_clock[0]                                                                                                                                                           ; 3       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~302                                                                                                                 ; 3       ;
; ProcesadorBase:proc0|unidad_control:cu0|control_l:clogic0|in_d~0                                                                                                           ; 3       ;
; ProcesadorBase:proc0|unidad_control:cu0|control_l:clogic0|Equal6~2                                                                                                         ; 3       ;
; ProcesadorBase:proc0|unidad_control:cu0|control_l:clogic0|Equal6~1                                                                                                         ; 3       ;
; ProcesadorBase:proc0|unidad_control:cu0|control_l:clogic0|Equal6~0                                                                                                         ; 3       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|Mux15~13                                                                                                                         ; 3       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|Equal1~9                                                                                                                         ; 3       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|Mux2~4                                                                                                                           ; 3       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|Mux4~5                                                                                                                           ; 3       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|Mux4~4                                                                                                                           ; 3       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|Mux4~3                                                                                                                           ; 3       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|Mux7~14                                                                                                                          ; 3       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|Mux9~10                                                                                                                          ; 3       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|Mux13~29                                                                                                                         ; 3       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|Mux13~18                                                                                                                         ; 3       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|Mux13~11                                                                                                                         ; 3       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|selnose[34]~13                   ; 3       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|lpm_abs_2s9:my_abs_den|cs1a[13]~19                         ; 3       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_mkc:add_sub_1|carry_eqn[1]~0 ; 3       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|lpm_abs_2s9:my_abs_num|cs1a[14]~7                          ; 3       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|lpm_abs_2s9:my_abs_num|cs1a[12]~5                          ; 3       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|lpm_abs_2s9:my_abs_num|cs1a[10]~4                          ; 3       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|lpm_abs_2s9:my_abs_num|cs1a[8]~3                           ; 3       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|lpm_abs_2s9:my_abs_num|cs1a[6]~2                           ; 3       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|lpm_abs_2s9:my_abs_num|cs1a[4]~1                           ; 3       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|lpm_abs_2s9:my_abs_num|cs1a[2]~0                           ; 3       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|lpm_abs_2s9:my_abs_den|_~6                                 ; 3       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|lpm_abs_2s9:my_abs_den|_~3                                 ; 3       ;
; ProcesadorBase:proc0|unidad_control:cu0|control_l:clogic0|Mux9~0                                                                                                           ; 3       ;
; ProcesadorBase:proc0|datapath:d0|Add0~28                                                                                                                                   ; 3       ;
; ProcesadorBase:proc0|datapath:d0|Add0~26                                                                                                                                   ; 3       ;
; ProcesadorBase:proc0|datapath:d0|Add0~24                                                                                                                                   ; 3       ;
; ProcesadorBase:proc0|datapath:d0|Add0~22                                                                                                                                   ; 3       ;
; ProcesadorBase:proc0|datapath:d0|Add0~20                                                                                                                                   ; 3       ;
; ProcesadorBase:proc0|datapath:d0|Add0~18                                                                                                                                   ; 3       ;
; ProcesadorBase:proc0|datapath:d0|Add0~16                                                                                                                                   ; 3       ;
; ProcesadorBase:proc0|datapath:d0|Add0~14                                                                                                                                   ; 3       ;
; ProcesadorBase:proc0|datapath:d0|Add0~12                                                                                                                                   ; 3       ;
; ProcesadorBase:proc0|datapath:d0|Add0~10                                                                                                                                   ; 3       ;
; ProcesadorBase:proc0|datapath:d0|Add0~8                                                                                                                                    ; 3       ;
; ProcesadorBase:proc0|datapath:d0|Add0~6                                                                                                                                    ; 3       ;
; ProcesadorBase:proc0|datapath:d0|Add0~4                                                                                                                                    ; 3       ;
; ProcesadorBase:proc0|datapath:d0|Add0~2                                                                                                                                    ; 3       ;
; ProcesadorBase:proc0|datapath:d0|Add0~0                                                                                                                                    ; 3       ;
; SRAM_DQ[6]~6                                                                                                                                                               ; 2       ;
; SRAM_DQ[5]~5                                                                                                                                                               ; 2       ;
; SRAM_DQ[4]~4                                                                                                                                                               ; 2       ;
; SRAM_DQ[3]~3                                                                                                                                                               ; 2       ;
; SRAM_DQ[2]~2                                                                                                                                                               ; 2       ;
; SRAM_DQ[1]~1                                                                                                                                                               ; 2       ;
; SRAM_DQ[0]~0                                                                                                                                                               ; 2       ;
; ~GND                                                                                                                                                                       ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|ShiftRight0~24                                                                                                                   ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|ShiftRight1~34                                                                                                                   ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|ShiftRight1~32                                                                                                                   ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|ShiftLeft0~41                                                                                                                    ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_mkc:add_sub_1|_~2        ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|ShiftRight0~21                                                                                                                   ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|ShiftLeft0~40                                                                                                                    ; 2       ;
; counter_clock[1]                                                                                                                                                           ; 2       ;
; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N~1                                                                                                        ; 2       ;
; ProcesadorBase:proc0|unidad_control:cu0|control_l:clogic0|Equal14~2                                                                                                        ; 2       ;
; ProcesadorBase:proc0|unidad_control:cu0|control_l:clogic0|Equal14~1                                                                                                        ; 2       ;
; ProcesadorBase:proc0|unidad_control:cu0|control_l:clogic0|Equal14~0                                                                                                        ; 2       ;
; controladores_IO:controladosIO|escritura~0                                                                                                                                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|Equal0~6                                                                                                                         ; 2       ;
; ProcesadorBase:proc0|unidad_control:cu0|ir_actual~16                                                                                                                       ; 2       ;
; ProcesadorBase:proc0|unidad_control:cu0|ir_actual~15                                                                                                                       ; 2       ;
; ProcesadorBase:proc0|unidad_control:cu0|ir_actual~14                                                                                                                       ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~308                                                                                                                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~306                                                                                                                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~300                                                                                                                 ; 2       ;
; ProcesadorBase:proc0|unidad_control:cu0|ir_actual~2                                                                                                                        ; 2       ;
; ProcesadorBase:proc0|unidad_control:cu0|ir_actual~1                                                                                                                        ; 2       ;
; ProcesadorBase:proc0|unidad_control:cu0|ir_actual~0                                                                                                                        ; 2       ;
; controladores_IO:controladosIO|registro_io[6][7]                                                                                                                           ; 2       ;
; controladores_IO:controladosIO|registro_io[6][6]                                                                                                                           ; 2       ;
; controladores_IO:controladosIO|registro_io[6][5]                                                                                                                           ; 2       ;
; controladores_IO:controladosIO|registro_io[6][4]                                                                                                                           ; 2       ;
; controladores_IO:controladosIO|registro_io[6][3]                                                                                                                           ; 2       ;
; controladores_IO:controladosIO|registro_io[6][2]                                                                                                                           ; 2       ;
; controladores_IO:controladosIO|registro_io[6][1]                                                                                                                           ; 2       ;
; controladores_IO:controladosIO|registro_io[6][0]                                                                                                                           ; 2       ;
; controladores_IO:controladosIO|registro_io[5][7]                                                                                                                           ; 2       ;
; controladores_IO:controladosIO|registro_io[5][6]                                                                                                                           ; 2       ;
; controladores_IO:controladosIO|registro_io[5][5]                                                                                                                           ; 2       ;
; controladores_IO:controladosIO|registro_io[5][4]                                                                                                                           ; 2       ;
; controladores_IO:controladosIO|registro_io[5][3]                                                                                                                           ; 2       ;
; controladores_IO:controladosIO|registro_io[5][2]                                                                                                                           ; 2       ;
; controladores_IO:controladosIO|registro_io[5][1]                                                                                                                           ; 2       ;
; controladores_IO:controladosIO|registro_io[5][0]                                                                                                                           ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|sel[0]                               ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_lkc:add_sub_0|_~0            ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|Mux2~20                                                                                                                          ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|ShiftLeft0~33                                                                                                                    ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|Mux3~13                                                                                                                          ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|w~4                                                                                                                              ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|Mux2~6                                                                                                                           ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|Mux2~5                                                                                                                           ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|Mux4~18                                                                                                                          ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|ShiftLeft0~31                                                                                                                    ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|ShiftLeft0~30                                                                                                                    ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|Mux5~13                                                                                                                          ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|ShiftLeft0~29                                                                                                                    ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|ShiftLeft0~28                                                                                                                    ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|Mux6~12                                                                                                                          ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|ShiftLeft0~27                                                                                                                    ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|ShiftLeft0~26                                                                                                                    ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|Mux7~26                                                                                                                          ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|ShiftLeft0~25                                                                                                                    ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|ShiftLeft0~24                                                                                                                    ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|Mux8~18                                                                                                                          ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|ShiftLeft0~23                                                                                                                    ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|ShiftLeft0~21                                                                                                                    ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|ShiftLeft0~20                                                                                                                    ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|Mux9~22                                                                                                                          ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|ShiftLeft0~19                                                                                                                    ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|ShiftLeft0~18                                                                                                                    ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|ShiftLeft0~17                                                                                                                    ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|Mux10~11                                                                                                                         ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|ShiftLeft0~16                                                                                                                    ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|ShiftLeft0~15                                                                                                                    ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|ShiftLeft0~14                                                                                                                    ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|ShiftRight0~18                                                                                                                   ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|Mux11~11                                                                                                                         ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|ShiftLeft0~13                                                                                                                    ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|ShiftLeft0~12                                                                                                                    ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|ShiftLeft0~11                                                                                                                    ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|ShiftRight0~17                                                                                                                   ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|Mux12~12                                                                                                                         ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|Mux12~2                                                                                                                          ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|ShiftLeft0~9                                                                                                                     ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|ShiftLeft0~8                                                                                                                     ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|ShiftLeft0~7                                                                                                                     ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|ShiftRight0~16                                                                                                                   ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|Mux13~30                                                                                                                         ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|Mux13~28                                                                                                                         ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|ShiftRight0~15                                                                                                                   ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|ShiftRight1~25                                                                                                                   ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|ShiftRight1~24                                                                                                                   ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|Mux5~0                                                                                                                           ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|ShiftLeft0~6                                                                                                                     ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|ShiftRight0~14                                                                                                                   ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|ShiftRight1~22                                                                                                                   ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|ShiftRight1~21                                                                                                                   ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|ShiftRight1~20                                                                                                                   ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|Mux14~22                                                                                                                         ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[208]~104                ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[209]~103                ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[210]~102                ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[211]~101                ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[212]~100                ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[213]~99                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[214]~98                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[215]~97                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[216]~96                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[217]~95                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[218]~94                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[219]~93                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[220]~92                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[221]~91                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[192]~90                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[193]~89                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[194]~88                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[195]~87                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[196]~86                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[197]~85                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[198]~84                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[199]~83                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[200]~82                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[201]~81                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[202]~80                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[203]~79                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[204]~78                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[176]~77                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[177]~76                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[178]~75                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[179]~74                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[180]~73                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[181]~72                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[182]~71                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[183]~70                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[184]~69                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[185]~68                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[186]~67                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[187]~66                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[160]~65                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[161]~64                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[162]~63                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[163]~62                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[164]~61                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[165]~60                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[166]~59                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[167]~58                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[168]~57                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[169]~56                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[170]~55                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[144]~54                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[145]~53                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[146]~52                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[147]~51                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[148]~50                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[149]~49                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[150]~48                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[151]~47                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[152]~46                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[153]~45                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[128]~44                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[129]~43                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[130]~42                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[131]~41                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[132]~40                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[133]~39                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[134]~38                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[135]~37                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[136]~36                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[112]~35                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[113]~34                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[114]~33                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[115]~32                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[116]~31                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[117]~30                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[118]~29                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[119]~28                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[96]~27                  ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[97]~26                  ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[98]~25                  ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[99]~24                  ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[100]~23                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[101]~22                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[102]~21                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[80]~20                  ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[81]~19                  ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[82]~18                  ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[83]~17                  ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[84]~16                  ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[85]~15                  ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[64]~14                  ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[65]~13                  ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[66]~12                  ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[67]~11                  ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[68]~10                  ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[48]~9                   ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[49]~8                   ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[50]~7                   ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[51]~6                   ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[32]~5                   ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[33]~4                   ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[34]~3                   ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[16]~2                   ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|selnose[17]~12                   ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[17]~1                   ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[0]~0                    ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|lpm_abs_2s9:my_abs_num|cs1a[1]~20                          ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[208]~104                    ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[209]~103                    ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[210]~102                    ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[211]~101                    ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[212]~100                    ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[213]~99                     ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[214]~98                     ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[215]~97                     ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[216]~96                     ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[217]~95                     ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[218]~94                     ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[219]~93                     ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[220]~92                     ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[221]~91                     ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|lpm_abs_2s9:my_abs_num|cs1a[2]~19                          ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[192]~90                     ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[193]~89                     ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[194]~88                     ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[195]~87                     ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[196]~86                     ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[197]~85                     ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[198]~84                     ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[199]~83                     ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[200]~82                     ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[201]~81                     ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[202]~80                     ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[203]~79                     ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[204]~78                     ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|lpm_abs_2s9:my_abs_num|cs1a[3]~18                          ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[176]~77                     ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[177]~76                     ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[178]~75                     ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[179]~74                     ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[180]~73                     ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[181]~72                     ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[182]~71                     ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[183]~70                     ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[184]~69                     ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[185]~68                     ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[186]~67                     ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[187]~66                     ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|lpm_abs_2s9:my_abs_num|cs1a[4]~17                          ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[160]~65                     ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[161]~64                     ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[162]~63                     ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[163]~62                     ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[164]~61                     ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[165]~60                     ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[166]~59                     ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[167]~58                     ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[168]~57                     ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[169]~56                     ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[170]~55                     ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|lpm_abs_2s9:my_abs_num|cs1a[5]~16                          ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[144]~54                     ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[145]~53                     ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[146]~52                     ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[147]~51                     ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[148]~50                     ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[149]~49                     ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[150]~48                     ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[151]~47                     ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[152]~46                     ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[153]~45                     ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|lpm_abs_2s9:my_abs_num|cs1a[6]~15                          ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[128]~44                     ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[129]~43                     ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[130]~42                     ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[131]~41                     ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[132]~40                     ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[133]~39                     ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[134]~38                     ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[135]~37                     ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[136]~36                     ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|lpm_abs_2s9:my_abs_num|cs1a[7]~14                          ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[112]~35                     ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[113]~34                     ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[114]~33                     ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[115]~32                     ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[116]~31                     ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[117]~30                     ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[118]~29                     ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[119]~28                     ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|lpm_abs_2s9:my_abs_num|cs1a[8]~13                          ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[96]~27                      ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[97]~26                      ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[98]~25                      ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[99]~24                      ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[100]~23                     ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[101]~22                     ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[102]~21                     ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|lpm_abs_2s9:my_abs_num|cs1a[9]~12                          ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[80]~20                      ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[81]~19                      ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[82]~18                      ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[83]~17                      ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[84]~16                      ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[85]~15                      ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|lpm_abs_2s9:my_abs_num|cs1a[10]~11                         ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[64]~14                      ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[65]~13                      ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[66]~12                      ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[67]~11                      ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[68]~10                      ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|lpm_abs_2s9:my_abs_num|cs1a[11]~10                         ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[48]~9                       ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[49]~8                       ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[50]~7                       ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[51]~6                       ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|lpm_abs_2s9:my_abs_num|cs1a[12]~9                          ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[32]~5                       ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[33]~4                       ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[34]~3                       ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|lpm_abs_2s9:my_abs_num|cs1a[13]~8                          ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[16]~2                       ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[17]~1                       ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[0]~0                        ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|lpm_abs_2s9:my_abs_den|cs1a[4]~12                          ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|lpm_abs_2s9:my_abs_num|cs1a[14]~6                          ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|lpm_abs_2s9:my_abs_den|cs1a[14]~5                          ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|lpm_abs_2s9:my_abs_den|_~4                                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|TOy[6]~15                                                                                                                                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|TOy[5]~13                                                                                                                                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|TOy[4]~11                                                                                                                                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|ShiftRight0~12                                                                                                                   ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|ShiftRight1~19                                                                                                                   ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~77                                                                                                                  ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~29                                                                                                                  ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~45                                                                                                                  ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~61                                                                                                                  ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~141                                                                                                                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~93                                                                                                                  ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~125                                                                                                                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~109                                                                                                                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~78                                                                                                                  ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~30                                                                                                                  ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~46                                                                                                                  ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~62                                                                                                                  ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~142                                                                                                                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~94                                                                                                                  ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~126                                                                                                                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~110                                                                                                                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|ShiftRight1~18                                                                                                                   ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~79                                                                                                                  ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~31                                                                                                                  ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~47                                                                                                                  ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~63                                                                                                                  ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~143                                                                                                                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~95                                                                                                                  ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~127                                                                                                                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~111                                                                                                                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~80                                                                                                                  ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~32                                                                                                                  ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~48                                                                                                                  ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~64                                                                                                                  ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~144                                                                                                                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~96                                                                                                                  ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~128                                                                                                                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~112                                                                                                                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~81                                                                                                                  ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~33                                                                                                                  ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~49                                                                                                                  ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~65                                                                                                                  ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~145                                                                                                                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~97                                                                                                                  ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~129                                                                                                                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~113                                                                                                                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~221                                                                                                                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~82                                                                                                                  ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~34                                                                                                                  ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~50                                                                                                                  ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~66                                                                                                                  ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~219                                                                                                                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~146                                                                                                                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~98                                                                                                                  ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~130                                                                                                                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~114                                                                                                                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|TOy[3]~9                                                                                                                                  ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|ShiftRight1~16                                                                                                                   ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~73                                                                                                                  ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~25                                                                                                                  ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~41                                                                                                                  ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~57                                                                                                                  ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~137                                                                                                                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~89                                                                                                                  ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~121                                                                                                                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~105                                                                                                                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~74                                                                                                                  ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~26                                                                                                                  ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~42                                                                                                                  ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~58                                                                                                                  ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~138                                                                                                                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~90                                                                                                                  ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~122                                                                                                                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~106                                                                                                                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|ShiftRight1~15                                                                                                                   ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~75                                                                                                                  ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~27                                                                                                                  ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~43                                                                                                                  ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~59                                                                                                                  ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~139                                                                                                                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~91                                                                                                                  ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~123                                                                                                                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~107                                                                                                                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~76                                                                                                                  ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~28                                                                                                                  ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~44                                                                                                                  ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~60                                                                                                                  ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~140                                                                                                                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~92                                                                                                                  ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~124                                                                                                                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~108                                                                                                                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|ShiftRight1~13                                                                                                                   ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~71                                                                                                                  ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~23                                                                                                                  ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~39                                                                                                                  ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~55                                                                                                                  ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~135                                                                                                                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~87                                                                                                                  ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~119                                                                                                                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~103                                                                                                                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~72                                                                                                                  ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~24                                                                                                                  ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~40                                                                                                                  ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~56                                                                                                                  ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~136                                                                                                                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~88                                                                                                                  ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~120                                                                                                                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~104                                                                                                                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~178                                                                                                                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~176                                                                                                                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~83                                                                                                                  ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~35                                                                                                                  ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~51                                                                                                                  ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~67                                                                                                                  ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~147                                                                                                                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~99                                                                                                                  ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~131                                                                                                                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~115                                                                                                                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~134                                                                                                                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~86                                                                                                                  ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~118                                                                                                                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~102                                                                                                                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~70                                                                                                                  ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~22                                                                                                                  ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~38                                                                                                                  ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~54                                                                                                                  ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|ShiftLeft0~4                                                                                                                     ; 2       ;
; ProcesadorBase:proc0|unidad_control:cu0|control_l:clogic0|Mux32~0                                                                                                          ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~165                                                                                                                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~163                                                                                                                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~68                                                                                                                  ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~20                                                                                                                  ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~36                                                                                                                  ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~52                                                                                                                  ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~132                                                                                                                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~84                                                                                                                  ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~116                                                                                                                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~100                                                                                                                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~156                                                                                                                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~154                                                                                                                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~69                                                                                                                  ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~21                                                                                                                  ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~37                                                                                                                  ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~53                                                                                                                  ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~133                                                                                                                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~85                                                                                                                  ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~117                                                                                                                 ; 2       ;
; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~101                                                                                                                 ; 2       ;
; ProcesadorBase:proc0|unidad_control:cu0|control_l:clogic0|Mux31~2                                                                                                          ; 2       ;
; ProcesadorBase:proc0|unidad_control:cu0|control_l:clogic0|Mux31~1                                                                                                          ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|LessThan1~30                                                                                                                     ; 2       ;
; ProcesadorBase:proc0|unidad_control:cu0|new_pc[0]                                                                                                                          ; 2       ;
; ProcesadorBase:proc0|unidad_control:cu0|new_pc[15]                                                                                                                         ; 2       ;
; ProcesadorBase:proc0|unidad_control:cu0|new_pc[14]                                                                                                                         ; 2       ;
; ProcesadorBase:proc0|unidad_control:cu0|new_pc[13]                                                                                                                         ; 2       ;
; ProcesadorBase:proc0|unidad_control:cu0|new_pc[12]                                                                                                                         ; 2       ;
; ProcesadorBase:proc0|unidad_control:cu0|new_pc[11]                                                                                                                         ; 2       ;
; ProcesadorBase:proc0|unidad_control:cu0|new_pc[10]                                                                                                                         ; 2       ;
; ProcesadorBase:proc0|unidad_control:cu0|new_pc[9]                                                                                                                          ; 2       ;
; ProcesadorBase:proc0|unidad_control:cu0|new_pc[8]                                                                                                                          ; 2       ;
; ProcesadorBase:proc0|unidad_control:cu0|new_pc[7]                                                                                                                          ; 2       ;
; ProcesadorBase:proc0|unidad_control:cu0|new_pc[6]                                                                                                                          ; 2       ;
; ProcesadorBase:proc0|unidad_control:cu0|new_pc[5]                                                                                                                          ; 2       ;
; ProcesadorBase:proc0|unidad_control:cu0|new_pc[4]                                                                                                                          ; 2       ;
; ProcesadorBase:proc0|unidad_control:cu0|new_pc[3]                                                                                                                          ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|Add2~6                                                                                                                           ; 2       ;
; ProcesadorBase:proc0|unidad_control:cu0|new_pc[2]                                                                                                                          ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|Add2~4                                                                                                                           ; 2       ;
; ProcesadorBase:proc0|unidad_control:cu0|new_pc[1]                                                                                                                          ; 2       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_15_result_int[16]~32         ; 2       ;
; SW[5]                                                                                                                                                                      ; 1       ;
; SW[6]                                                                                                                                                                      ; 1       ;
; SW[7]                                                                                                                                                                      ; 1       ;
; KEY[3]                                                                                                                                                                     ; 1       ;
; SW[3]                                                                                                                                                                      ; 1       ;
; SW[4]                                                                                                                                                                      ; 1       ;
; KEY[2]                                                                                                                                                                     ; 1       ;
; SW[2]                                                                                                                                                                      ; 1       ;
; KEY[0]                                                                                                                                                                     ; 1       ;
; SW[0]                                                                                                                                                                      ; 1       ;
; KEY[1]                                                                                                                                                                     ; 1       ;
; SW[1]                                                                                                                                                                      ; 1       ;
; counter_clock[0]~2                                                                                                                                                         ; 1       ;
; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N~2                                                                                                        ; 1       ;
; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat~0                                                                                                                   ; 1       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|Mux9~31                                                                                                                          ; 1       ;
; MemoryController:memory0|SRAMController:sram_controller|SRAM_DQ[15]~42                                                                                                     ; 1       ;
; MemoryController:memory0|SRAMController:sram_controller|SRAM_DQ[14]~41                                                                                                     ; 1       ;
; MemoryController:memory0|SRAMController:sram_controller|SRAM_DQ[13]~40                                                                                                     ; 1       ;
; MemoryController:memory0|SRAMController:sram_controller|SRAM_DQ[12]~39                                                                                                     ; 1       ;
; MemoryController:memory0|SRAMController:sram_controller|SRAM_DQ[11]~38                                                                                                     ; 1       ;
; MemoryController:memory0|SRAMController:sram_controller|SRAM_DQ[10]~37                                                                                                     ; 1       ;
; MemoryController:memory0|SRAMController:sram_controller|SRAM_DQ[9]~36                                                                                                      ; 1       ;
; MemoryController:memory0|SRAMController:sram_controller|SRAM_DQ[8]~35                                                                                                      ; 1       ;
; MemoryController:memory0|SRAMController:sram_controller|dataReaded[9]~28                                                                                                   ; 1       ;
; MemoryController:memory0|SRAMController:sram_controller|dataReaded[10]~27                                                                                                  ; 1       ;
; MemoryController:memory0|SRAMController:sram_controller|dataReaded[11]~26                                                                                                  ; 1       ;
; MemoryController:memory0|SRAMController:sram_controller|dataReaded[12]~25                                                                                                  ; 1       ;
; MemoryController:memory0|SRAMController:sram_controller|dataReaded[13]~24                                                                                                  ; 1       ;
; MemoryController:memory0|SRAMController:sram_controller|dataReaded[14]~23                                                                                                  ; 1       ;
; MemoryController:memory0|SRAMController:sram_controller|dataReaded[8]~22                                                                                                   ; 1       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|ShiftRight1~35                                                                                                                   ; 1       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|selnose[34]                      ; 1       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|selnose[102]                     ; 1       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|selnose[153]                     ; 1       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|selnose[204]                     ; 1       ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|Mux14~24                                                                                                                         ; 1       ;
; counter_clock[1]~1                                                                                                                                                         ; 1       ;
; MemoryController:memory0|SRAMController:sram_controller|Selector0~0                                                                                                        ; 1       ;
; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING                                                                                                      ; 1       ;
; controladores_IO:controladosIO|registro_io~44                                                                                                                              ; 1       ;
; controladores_IO:controladosIO|registro_io~43                                                                                                                              ; 1       ;
; controladores_IO:controladosIO|registro_io~42                                                                                                                              ; 1       ;
; controladores_IO:controladosIO|Decoder0~8                                                                                                                                  ; 1       ;
; controladores_IO:controladosIO|registro_io~33                                                                                                                              ; 1       ;
; counter_clock[2]~0                                                                                                                                                         ; 1       ;
; controladores_IO:controladosIO|Mux0~0                                                                                                                                      ; 1       ;
; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING                                                                                                      ; 1       ;
; ProcesadorBase:proc0|unidad_control:cu0|new_pc~1                                                                                                                           ; 1       ;
; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|ldpc~0                                                                                                                    ; 1       ;
; ProcesadorBase:proc0|unidad_control:cu0|salto~2                                                                                                                            ; 1       ;
; ProcesadorBase:proc0|unidad_control:cu0|Add0~59                                                                                                                            ; 1       ;
; ProcesadorBase:proc0|unidad_control:cu0|Add0~58                                                                                                                            ; 1       ;
; ProcesadorBase:proc0|unidad_control:cu0|Add0~55                                                                                                                            ; 1       ;
; ProcesadorBase:proc0|unidad_control:cu0|Add0~54                                                                                                                            ; 1       ;
; ProcesadorBase:proc0|unidad_control:cu0|Add0~51                                                                                                                            ; 1       ;
; ProcesadorBase:proc0|unidad_control:cu0|Add0~50                                                                                                                            ; 1       ;
; ProcesadorBase:proc0|unidad_control:cu0|Add0~47                                                                                                                            ; 1       ;
; ProcesadorBase:proc0|unidad_control:cu0|Add0~46                                                                                                                            ; 1       ;
; ProcesadorBase:proc0|unidad_control:cu0|Add0~43                                                                                                                            ; 1       ;
; ProcesadorBase:proc0|unidad_control:cu0|Add0~42                                                                                                                            ; 1       ;
; ProcesadorBase:proc0|unidad_control:cu0|Add0~39                                                                                                                            ; 1       ;
; ProcesadorBase:proc0|unidad_control:cu0|Add0~38                                                                                                                            ; 1       ;
; ProcesadorBase:proc0|unidad_control:cu0|Add0~35                                                                                                                            ; 1       ;
; ProcesadorBase:proc0|unidad_control:cu0|Add0~34                                                                                                                            ; 1       ;
; ProcesadorBase:proc0|unidad_control:cu0|Add0~31                                                                                                                            ; 1       ;
; ProcesadorBase:proc0|unidad_control:cu0|Add0~30                                                                                                                            ; 1       ;
; ProcesadorBase:proc0|unidad_control:cu0|Add0~27                                                                                                                            ; 1       ;
; ProcesadorBase:proc0|unidad_control:cu0|Add0~26                                                                                                                            ; 1       ;
; ProcesadorBase:proc0|unidad_control:cu0|Add0~23                                                                                                                            ; 1       ;
; ProcesadorBase:proc0|unidad_control:cu0|Add0~22                                                                                                                            ; 1       ;
; ProcesadorBase:proc0|unidad_control:cu0|Add0~19                                                                                                                            ; 1       ;
; ProcesadorBase:proc0|unidad_control:cu0|Add0~18                                                                                                                            ; 1       ;
; ProcesadorBase:proc0|unidad_control:cu0|Add0~15                                                                                                                            ; 1       ;
; ProcesadorBase:proc0|unidad_control:cu0|Add0~14                                                                                                                            ; 1       ;
; ProcesadorBase:proc0|unidad_control:cu0|Add0~11                                                                                                                            ; 1       ;
; ProcesadorBase:proc0|unidad_control:cu0|Add0~10                                                                                                                            ; 1       ;
; ProcesadorBase:proc0|unidad_control:cu0|Add0~7                                                                                                                             ; 1       ;
; ProcesadorBase:proc0|unidad_control:cu0|Add0~6                                                                                                                             ; 1       ;
; ProcesadorBase:proc0|unidad_control:cu0|control_l:clogic0|Equal14~3                                                                                                        ; 1       ;
; ProcesadorBase:proc0|unidad_control:cu0|Add0~3                                                                                                                             ; 1       ;
; ProcesadorBase:proc0|unidad_control:cu0|control_l:clogic0|Equal6~4                                                                                                         ; 1       ;
; ProcesadorBase:proc0|unidad_control:cu0|Add0~2                                                                                                                             ; 1       ;
; ProcesadorBase:proc0|datapath:d0|Mux6~0                                                                                                                                    ; 1       ;
; ProcesadorBase:proc0|datapath:d0|Mux5~0                                                                                                                                    ; 1       ;
; ProcesadorBase:proc0|datapath:d0|Mux4~0                                                                                                                                    ; 1       ;
; ProcesadorBase:proc0|datapath:d0|Mux3~0                                                                                                                                    ; 1       ;
; ProcesadorBase:proc0|datapath:d0|Mux2~0                                                                                                                                    ; 1       ;
; ProcesadorBase:proc0|datapath:d0|Mux1~0                                                                                                                                    ; 1       ;
; ProcesadorBase:proc0|datapath:d0|Mux10~23                                                                                                                                  ; 1       ;
; ProcesadorBase:proc0|datapath:d0|Mux10~22                                                                                                                                  ; 1       ;
; ProcesadorBase:proc0|datapath:d0|Mux10~21                                                                                                                                  ; 1       ;
; controladores_IO:controladosIO|registro_io[32][5]                                                                                                                          ; 1       ;
; ProcesadorBase:proc0|datapath:d0|Mux10~20                                                                                                                                  ; 1       ;
; ProcesadorBase:proc0|datapath:d0|Mux10~19                                                                                                                                  ; 1       ;
; ProcesadorBase:proc0|datapath:d0|Mux10~18                                                                                                                                  ; 1       ;
; controladores_IO:controladosIO|registro_io[15][5]                                                                                                                          ; 1       ;
; ProcesadorBase:proc0|datapath:d0|Mux10~17                                                                                                                                  ; 1       ;
; controladores_IO:controladosIO|registro_io[9][5]                                                                                                                           ; 1       ;
; controladores_IO:controladosIO|registro_io[13][5]                                                                                                                          ; 1       ;
; controladores_IO:controladosIO|registro_io[11][5]                                                                                                                          ; 1       ;
; ProcesadorBase:proc0|datapath:d0|Mux10~16                                                                                                                                  ; 1       ;
; ProcesadorBase:proc0|datapath:d0|Mux10~15                                                                                                                                  ; 1       ;
; ProcesadorBase:proc0|datapath:d0|Mux10~14                                                                                                                                  ; 1       ;
; controladores_IO:controladosIO|registro_io[0][5]                                                                                                                           ; 1       ;
; controladores_IO:controladosIO|registro_io[2][5]                                                                                                                           ; 1       ;
; controladores_IO:controladosIO|registro_io[4][5]                                                                                                                           ; 1       ;
; ProcesadorBase:proc0|datapath:d0|Mux10~13                                                                                                                                  ; 1       ;
; controladores_IO:controladosIO|registro_io[7][5]                                                                                                                           ; 1       ;
; ProcesadorBase:proc0|datapath:d0|Mux10~12                                                                                                                                  ; 1       ;
; controladores_IO:controladosIO|registro_io[1][5]                                                                                                                           ; 1       ;
; controladores_IO:controladosIO|registro_io[3][5]                                                                                                                           ; 1       ;
; ProcesadorBase:proc0|datapath:d0|Mux10~11                                                                                                                                  ; 1       ;
; controladores_IO:controladosIO|registro_io[14][5]                                                                                                                          ; 1       ;
; ProcesadorBase:proc0|datapath:d0|Mux10~10                                                                                                                                  ; 1       ;
; controladores_IO:controladosIO|registro_io[12][5]                                                                                                                          ; 1       ;
; ProcesadorBase:proc0|datapath:d0|Mux10~9                                                                                                                                   ; 1       ;
; ProcesadorBase:proc0|datapath:d0|Mux10~8                                                                                                                                   ; 1       ;
; controladores_IO:controladosIO|registro_io[31][5]                                                                                                                          ; 1       ;
; ProcesadorBase:proc0|datapath:d0|Mux10~7                                                                                                                                   ; 1       ;
; controladores_IO:controladosIO|registro_io[22][5]                                                                                                                          ; 1       ;
; controladores_IO:controladosIO|registro_io[23][5]                                                                                                                          ; 1       ;
; controladores_IO:controladosIO|registro_io[30][5]                                                                                                                          ; 1       ;
; ProcesadorBase:proc0|datapath:d0|Mux10~6                                                                                                                                   ; 1       ;
; ProcesadorBase:proc0|datapath:d0|Mux10~5                                                                                                                                   ; 1       ;
; controladores_IO:controladosIO|registro_io[25][5]                                                                                                                          ; 1       ;
; ProcesadorBase:proc0|datapath:d0|Mux10~4                                                                                                                                   ; 1       ;
; controladores_IO:controladosIO|registro_io[16][5]                                                                                                                          ; 1       ;
; controladores_IO:controladosIO|registro_io[17][5]                                                                                                                          ; 1       ;
; controladores_IO:controladosIO|registro_io[24][5]                                                                                                                          ; 1       ;
; ProcesadorBase:proc0|datapath:d0|Mux10~3                                                                                                                                   ; 1       ;
; controladores_IO:controladosIO|registro_io[27][5]                                                                                                                          ; 1       ;
; ProcesadorBase:proc0|datapath:d0|Mux10~2                                                                                                                                   ; 1       ;
; controladores_IO:controladosIO|registro_io[18][5]                                                                                                                          ; 1       ;
; controladores_IO:controladosIO|registro_io[19][5]                                                                                                                          ; 1       ;
; controladores_IO:controladosIO|registro_io[26][5]                                                                                                                          ; 1       ;
; ProcesadorBase:proc0|datapath:d0|Mux10~1                                                                                                                                   ; 1       ;
; controladores_IO:controladosIO|registro_io[29][5]                                                                                                                          ; 1       ;
; ProcesadorBase:proc0|datapath:d0|Mux10~0                                                                                                                                   ; 1       ;
; controladores_IO:controladosIO|registro_io[20][5]                                                                                                                          ; 1       ;
; controladores_IO:controladosIO|registro_io[21][5]                                                                                                                          ; 1       ;
; controladores_IO:controladosIO|registro_io[28][5]                                                                                                                          ; 1       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+-------------+----------------------+-----------------+-----------------+
; Name                                                                                                  ; Type ; Mode             ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF  ; Location    ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+-------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+-------------+----------------------+-----------------+-----------------+
; controladores_IO:controladosIO|altsyncram:registro_io_rtl_0|altsyncram_koc1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512  ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None ; M4K_X17_Y12 ; Don't care           ; Don't care      ; Don't care      ;
+-------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+-------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 52                ;
; Simple Multipliers (18-bit)           ; 2           ; 1                   ; 26                ;
; Embedded Multiplier Blocks            ; 2           ; --                  ; 26                ;
; Embedded Multiplier 9-bit elements    ; 4           ; 2                   ; 52                ;
; Signed Embedded Multipliers           ; 1           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 1           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                            ;
+-----------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                          ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+-----------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_mult:Mult0|mult_h1t:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y11_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult1 ;                            ; DSPMULT_X28_Y11_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_mult:Mult1|mult_l8t:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y13_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    ProcesadorBase:proc0|datapath:d0|alu:alu0|lpm_mult:Mult1|mult_l8t:auto_generated|mac_mult1 ;                            ; DSPMULT_X28_Y13_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
+-----------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 3,720 / 54,004 ( 7 % ) ;
; C16 interconnects           ; 67 / 2,100 ( 3 % )     ;
; C4 interconnects            ; 2,280 / 36,000 ( 6 % ) ;
; Direct links                ; 459 / 54,004 ( < 1 % ) ;
; Global clocks               ; 2 / 16 ( 13 % )        ;
; Local interconnects         ; 823 / 18,752 ( 4 % )   ;
; R24 interconnects           ; 110 / 1,900 ( 6 % )    ;
; R4 interconnects            ; 2,632 / 46,920 ( 6 % ) ;
+-----------------------------+------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.28) ; Number of LABs  (Total = 158) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 7                             ;
; 2                                           ; 6                             ;
; 3                                           ; 6                             ;
; 4                                           ; 3                             ;
; 5                                           ; 5                             ;
; 6                                           ; 2                             ;
; 7                                           ; 2                             ;
; 8                                           ; 5                             ;
; 9                                           ; 5                             ;
; 10                                          ; 3                             ;
; 11                                          ; 2                             ;
; 12                                          ; 9                             ;
; 13                                          ; 7                             ;
; 14                                          ; 12                            ;
; 15                                          ; 7                             ;
; 16                                          ; 77                            ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.11) ; Number of LABs  (Total = 158) ;
+------------------------------------+-------------------------------+
; 1 Clock                            ; 79                            ;
; 1 Clock enable                     ; 20                            ;
; 1 Sync. clear                      ; 2                             ;
; 1 Sync. load                       ; 5                             ;
; 2 Clock enables                    ; 62                            ;
; 2 Clocks                           ; 8                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 14.24) ; Number of LABs  (Total = 158) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 6                             ;
; 2                                            ; 4                             ;
; 3                                            ; 2                             ;
; 4                                            ; 4                             ;
; 5                                            ; 2                             ;
; 6                                            ; 4                             ;
; 7                                            ; 3                             ;
; 8                                            ; 6                             ;
; 9                                            ; 5                             ;
; 10                                           ; 6                             ;
; 11                                           ; 1                             ;
; 12                                           ; 6                             ;
; 13                                           ; 8                             ;
; 14                                           ; 8                             ;
; 15                                           ; 4                             ;
; 16                                           ; 42                            ;
; 17                                           ; 8                             ;
; 18                                           ; 5                             ;
; 19                                           ; 6                             ;
; 20                                           ; 8                             ;
; 21                                           ; 4                             ;
; 22                                           ; 3                             ;
; 23                                           ; 2                             ;
; 24                                           ; 3                             ;
; 25                                           ; 4                             ;
; 26                                           ; 2                             ;
; 27                                           ; 1                             ;
; 28                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.13) ; Number of LABs  (Total = 158) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 16                            ;
; 2                                               ; 7                             ;
; 3                                               ; 7                             ;
; 4                                               ; 3                             ;
; 5                                               ; 8                             ;
; 6                                               ; 7                             ;
; 7                                               ; 13                            ;
; 8                                               ; 13                            ;
; 9                                               ; 9                             ;
; 10                                              ; 9                             ;
; 11                                              ; 10                            ;
; 12                                              ; 9                             ;
; 13                                              ; 11                            ;
; 14                                              ; 11                            ;
; 15                                              ; 4                             ;
; 16                                              ; 10                            ;
; 17                                              ; 6                             ;
; 18                                              ; 3                             ;
; 19                                              ; 0                             ;
; 20                                              ; 1                             ;
; 21                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 21.50) ; Number of LABs  (Total = 158) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 0                             ;
; 3                                            ; 6                             ;
; 4                                            ; 2                             ;
; 5                                            ; 4                             ;
; 6                                            ; 4                             ;
; 7                                            ; 0                             ;
; 8                                            ; 3                             ;
; 9                                            ; 3                             ;
; 10                                           ; 1                             ;
; 11                                           ; 3                             ;
; 12                                           ; 3                             ;
; 13                                           ; 4                             ;
; 14                                           ; 4                             ;
; 15                                           ; 2                             ;
; 16                                           ; 4                             ;
; 17                                           ; 2                             ;
; 18                                           ; 5                             ;
; 19                                           ; 4                             ;
; 20                                           ; 4                             ;
; 21                                           ; 3                             ;
; 22                                           ; 9                             ;
; 23                                           ; 2                             ;
; 24                                           ; 9                             ;
; 25                                           ; 7                             ;
; 26                                           ; 4                             ;
; 27                                           ; 9                             ;
; 28                                           ; 10                            ;
; 29                                           ; 14                            ;
; 30                                           ; 17                            ;
; 31                                           ; 8                             ;
; 32                                           ; 6                             ;
; 33                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 12 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 6 of the 6 physical processors detected instead.
Info (119006): Selected device EP2C20F484C7 for design "ProcesadorBase"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C15AF484C7 is compatible
    Info (176445): Device EP2C35F484C7 is compatible
    Info (176445): Device EP2C50F484C7 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location C4
    Info (169125): Pin ~nCSO~ is reserved at location C3
    Info (169125): Pin ~LVDS91p/nCEO~ is reserved at location W20
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ProcesadorBase.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node CLOCK_50 (placed in PIN L1 (CLK0, LVDSCLK0p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node counter_clock[2] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node counter_clock[2]~0
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Warning (15709): Ignored I/O standard assignments to the following nodes
    Warning (15710): Ignored I/O standard assignment to node "AUD_ADCDAT"
    Warning (15710): Ignored I/O standard assignment to node "AUD_ADCLRCK"
    Warning (15710): Ignored I/O standard assignment to node "AUD_BCLK"
    Warning (15710): Ignored I/O standard assignment to node "AUD_DACDAT"
    Warning (15710): Ignored I/O standard assignment to node "AUD_DACLRCK"
    Warning (15710): Ignored I/O standard assignment to node "AUD_XCK"
    Warning (15710): Ignored I/O standard assignment to node "CLOCK_24[0]"
    Warning (15710): Ignored I/O standard assignment to node "CLOCK_24[1]"
    Warning (15710): Ignored I/O standard assignment to node "CLOCK_27[1]"
    Warning (15710): Ignored I/O standard assignment to node "EXT_CLOCK"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[0]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[10]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[11]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[12]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[13]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[14]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[15]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[16]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[17]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[18]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[19]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[1]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[20]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[21]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[22]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[23]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[24]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[25]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[26]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[27]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[28]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[29]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[2]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[30]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[31]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[32]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[33]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[34]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[35]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[3]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[4]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[5]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[6]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[7]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[8]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[9]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[0]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[10]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[11]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[12]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[13]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[14]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[15]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[16]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[17]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[18]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[19]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[1]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[20]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[21]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[22]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[23]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[24]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[25]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[26]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[27]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[28]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[29]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[2]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[30]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[31]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[32]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[33]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[34]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[35]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[3]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[4]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[5]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[6]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[7]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[8]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[9]"
    Warning (15710): Ignored I/O standard assignment to node "I2C_SCLK"
    Warning (15710): Ignored I/O standard assignment to node "I2C_SDAT"
    Warning (15710): Ignored I/O standard assignment to node "LEDR[8]"
    Warning (15710): Ignored I/O standard assignment to node "LEDR[9]"
    Warning (15710): Ignored I/O standard assignment to node "PS2_CLK"
    Warning (15710): Ignored I/O standard assignment to node "PS2_DAT"
    Warning (15710): Ignored I/O standard assignment to node "TCK"
    Warning (15710): Ignored I/O standard assignment to node "TCS"
    Warning (15710): Ignored I/O standard assignment to node "TDI"
    Warning (15710): Ignored I/O standard assignment to node "TDO"
    Warning (15710): Ignored I/O standard assignment to node "UART_RXD"
    Warning (15710): Ignored I/O standard assignment to node "UART_TXD"
    Warning (15710): Ignored I/O standard assignment to node "VGA_B[0]"
    Warning (15710): Ignored I/O standard assignment to node "VGA_B[1]"
    Warning (15710): Ignored I/O standard assignment to node "VGA_B[2]"
    Warning (15710): Ignored I/O standard assignment to node "VGA_B[3]"
    Warning (15710): Ignored I/O standard assignment to node "VGA_G[0]"
    Warning (15710): Ignored I/O standard assignment to node "VGA_G[1]"
    Warning (15710): Ignored I/O standard assignment to node "VGA_G[2]"
    Warning (15710): Ignored I/O standard assignment to node "VGA_G[3]"
    Warning (15710): Ignored I/O standard assignment to node "VGA_HS"
    Warning (15710): Ignored I/O standard assignment to node "VGA_R[0]"
    Warning (15710): Ignored I/O standard assignment to node "VGA_R[1]"
    Warning (15710): Ignored I/O standard assignment to node "VGA_R[2]"
    Warning (15710): Ignored I/O standard assignment to node "VGA_R[3]"
    Warning (15710): Ignored I/O standard assignment to node "VGA_VS"
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "AUD_ADCDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_ADCLRCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_BCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_DACDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_DACLRCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_XCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CLOCK_24[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CLOCK_24[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CLOCK_27[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CLOCK_27[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_BA_0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_BA_1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CAS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CKE" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_LDQM" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_RAS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_UDQM" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_WE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EXT_CLOCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_OE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_RST_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_WE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[24]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[25]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[26]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[27]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[28]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[29]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[30]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[31]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[32]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[33]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[34]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[35]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[24]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[25]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[26]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[27]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[28]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[29]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[30]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[31]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[32]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[33]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[34]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[35]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "I2C_SCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "I2C_SDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_DAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TCS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TDI" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TDO" is assigned to location or region, but does not exist in design
    Warning (15706): Node "UART_RXD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "UART_TXD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_HS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_VS" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:02
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 4% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 15% of the available device resources in the region that extends from location X12_Y0 to location X24_Y13
Info (170194): Fitter routing operations ending: elapsed time is 00:00:03
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 1.31 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 83 output pins without output pin load capacitance assignment
    Info (306007): Pin "SRAM_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_UB_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_LB_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_CE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_OE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file C:/Users/pec01/Desktop/PEC-FIB-master/Procesador Base - Etapa 5/output_files/ProcesadorBase.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 295 warnings
    Info: Peak virtual memory: 5389 megabytes
    Info: Processing ended: Wed Apr 12 12:58:32 2023
    Info: Elapsed time: 00:00:08
    Info: Total CPU time (on all processors): 00:00:12


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/pec01/Desktop/PEC-FIB-master/Procesador Base - Etapa 5/output_files/ProcesadorBase.fit.smsg.


