<!DOCTYPE html>
<html class="no-js" lang="en">
<head>
	<meta charset="UTF-8">
	<meta name="viewport" content="width=device-width, initial-scale=1">
	<title>Vivado 全局重定时vs 局部重定定时 - 菜鸟程序员博客</title>
	<script>(function(d,e){d[e]=d[e].replace("no-js","js");})(document.documentElement,"className");</script>
	<meta name="description" content="">
		<meta property="og:title" content="Vivado 全局重定时vs 局部重定定时" />
<meta property="og:description" content=" 重定时（Retiming）介绍
重定时（Retiming）是一种时序优化技术，用在不影响电路输入/输出行为的情况下跨组合逻辑寄存器从而提高设计性能。图1所示的电路是六输入加法器，其中有一条关键路径，红色推出显示的路径是限制整个电路性能的关键路径。
￼
通过对加法器输出路径上寄存器进行重定时设计，调整电路的组合逻辑，可以改变整个电路的性能。
整个电路的延迟是4，图2展示的是一种寄存器组合方法可以将逻辑最小化，将输出寄存器融合到逻辑寄存器中称为向后重定时设计，这一步完成后关键路径被压缩为二输入加法器。
关于上述 示例需要注意的另一点是寄存器数量的变化。
图1采用9个不同寄存器总线，图2使用了12个不同寄存器总线，产生这样结果的原因是当采用向后重定时设计时，当寄存器从输出移动到输入时，逻辑门的两个输入都必须增加一个寄存器。
有两种不同的重定时方法，向后重定时和向前重定时。向后重定时从门的输出中删除寄存器，并在同一逻辑门的输入出创建新的寄存器。向前重定时的作用正好相反，它从逻辑门的输入中删除寄存器，并在输出中创建新的寄存器。
若要向后重定时，组合逻辑必须仅用来驱动寄存器，而不能向其他逻辑寄存器展开，为了使前向重定时正常工作，逻辑门的每个输入必须有具有相同控制逻辑的寄存器来驱动。
￼
全局重定时vs 局部重定时
在Vivado 综合操作中有两种方法实现自动重定时：全局重定时和局部重定时。
全局重定时是对整个设计而言的，基于设计时的时序要求优化大型组合逻辑结构中的寄存器设计。
这种方式需要分析设计中的所有逻辑，优化最坏路径情况下的寄存器从而使整体设计反应速度更快。为了实现这一点设计时必须在.xdc文件中规定准确的时间限制。在synth_design或Vivado GUI综合设置下通过-retiming命令启用全局重定时，此外该特性还可以与合成中的BLOCK_SYNTH特性一起用于设计中的特定模块。
局部重定时是指用户明确告诉工具使用retiming_forward、retiming_bbackward RTL属性时需要执行的重定时逻辑。
执行局部重定时操作是应该要小心，因为它不是计时器驱动的，而是工具将完全按照用户要求去执行。
有关重定时使用的更多信息，请参阅（UG901）Vivado设计工具用户指南：Synthesis（综合）。
分析日志文件中的信息
图4是通过重定时提升逻辑水平的一个例子，该电路结构中有一个关键的路径分为三个逻辑层，组成的是一个37位的逻辑与门（AND），源寄存器命名为din1_dly_reg，目标寄存器命名为tmp1_reg，在逻辑级别为0的tmp1_reg后面增加一个额外的寄存器。
这是一个理想的重定时逻辑路径设计，因为我们可以切换为三个逻辑级别的路径，由0、1、2三个局部逻辑电路模块组成。
￼
图4：采用后向重定时设计的电路
综合操作日志文件包含的信息大致如下：
￼
从这个日志文件中你可以看到重定时操作前后的逻辑门信息对比，以及创建的新寄存器名称，当synthesis通过重定时创建新寄存器时，它将对后向重定时的寄存器使用后缀“bret”，对前向重定时寄存器使用后缀“fret”。
图5展示的电路中一些不兼容的寄存器将无法进行重定时操作，这个结构中同样有一个名为din1_dly_reg的源寄存器，它经过37位逻辑与门生成三级逻辑电路结构，然后在din1_dly_reg寄存器前结束。此外逻辑与门还有一路连接到另外一个寄存器，如下图粉色高亮显示的部分。
￼
￼
这个日志文件包含的信息是关于 不兼容的FIFO寄存器的，前后的电路的逻辑层级不变。这是示例不能进行重定时操作是因为粉红色高亮显示的部分，这个寄存器需要一部重置，而tmp1_reg没有这个功能，因为这两个寄存器没有相同的控制集，所以它们不能向后重定时到新的逻辑与门电路中，本例的日志文件信息如下：
￼
以下情况下不能进行重定时操作：
寄存器时序异常（多循环路径、错误的路径、最大延迟路径）寄存器的类型属性不能改变（DONT_TOUCH, MARK_debug）采用不同控制级的寄存器
驱动输出的寄存器或者被输入驱动的寄存器（除非这部分是与前后电路不相关的）
重定时无法改善反馈循环回路中关键路径的性能的一个例子：
当路径中具有相同的源寄存器和目标寄存器时，重定时优化操作可能无法改进整个逻辑电路的结构。
举个例子：
寄存器“dout_reg”的关键路径如下图中红色所示，要经过一个逻辑与运算，然后连接到同一寄存器的复位管脚上才算结束。
根据数位宽度（16比特）逻辑与门电路要占用两个逻辑操作。
￼
下面的屏幕截图显示了综合操作如何描述关键路径的
其中还提到了关键路径中一部分模块或寄存器的名字。
￼ " />
<meta property="og:type" content="article" />
<meta property="og:url" content="https://cainiaoprogram.github.io/posts/663799831f278eb0f7629426a2739bdd/" /><meta property="article:section" content="posts" />
<meta property="article:published_time" content="2021-12-05T20:34:35+08:00" />
<meta property="article:modified_time" content="2021-12-05T20:34:35+08:00" />


	<link rel="preconnect" href="https://fonts.gstatic.com" crossorigin>
	<link rel="dns-prefetch" href="//fonts.googleapis.com">
	<link rel="dns-prefetch" href="//fonts.gstatic.com">
	<link rel="stylesheet" href="https://fonts.googleapis.com/css?family=Open+Sans:400,400i,700">

	<link rel="stylesheet" href="/css/style.css">
	

	<link rel="shortcut icon" href="/favicon.ico">
		
</head>
<body class="body">
	<div class="container container--outer">
		<header class="header">
	<div class="container header__container">
		
	<div class="logo">
		<a class="logo__link" href="/" title="菜鸟程序员博客" rel="home">
			<div class="logo__item logo__text">
					<div class="logo__title">菜鸟程序员博客</div>
					
				</div>
		</a>
	</div>
		<div class="divider"></div>
	</div>
</header>
		<div class="wrapper flex">
			<div class="primary">
			
<main class="main" role="main">
	<article class="post">
		<header class="post__header">
			<h1 class="post__title">Vivado 全局重定时vs 局部重定定时</h1>
			
		</header>
		<div id="gatop"></div>
		<div class="content post__content clearfix">
			
<div id="content_views" class="markdown_views prism-atom-one-dark">
                    <svg xmlns="http://www.w3.org/2000/svg" style="display: none;">
                        <path stroke-linecap="round" d="M5,0 0,2.5 5,5z" id="raphael-marker-block" style="-webkit-tap-highlight-color: rgba(0, 0, 0, 0);"></path>
                    </svg>
                    <p>重定时（Retiming）介绍<br> 重定时（Retiming）是一种时序优化技术，用在不影响电路输入/输出行为的情况下跨组合逻辑寄存器从而提高设计性能。图1所示的电路是六输入加法器，其中有一条关键路径，红色推出显示的路径是限制整个电路性能的关键路径。<br> ￼<img src="https://images2.imgbox.com/e0/75/5QpC1QDR_o.png" alt="在这里插入图片描述"><br> 通过对加法器输出路径上寄存器进行重定时设计，调整电路的组合逻辑，可以改变整个电路的性能。<br> 整个电路的延迟是4，图2展示的是一种寄存器组合方法可以将逻辑最小化，将输出寄存器融合到逻辑寄存器中称为向后重定时设计，这一步完成后关键路径被压缩为二输入加法器。<br> <img src="https://images2.imgbox.com/f3/78/V6r5pSBj_o.png" alt="在这里插入图片描述"><br> 关于上述 示例需要注意的另一点是寄存器数量的变化。<br> 图1采用9个不同寄存器总线，图2使用了12个不同寄存器总线，产生这样结果的原因是当采用向后重定时设计时，当寄存器从输出移动到输入时，逻辑门的两个输入都必须增加一个寄存器。<br> 有两种不同的重定时方法，向后重定时和向前重定时。向后重定时从门的输出中删除寄存器，并在同一逻辑门的输入出创建新的寄存器。向前重定时的作用正好相反，它从逻辑门的输入中删除寄存器，并在输出中创建新的寄存器。<br> 若要向后重定时，组合逻辑必须仅用来驱动寄存器，而不能向其他逻辑寄存器展开，为了使前向重定时正常工作，逻辑门的每个输入必须有具有相同控制逻辑的寄存器来驱动。<br> ￼<img src="https://images2.imgbox.com/0f/04/WqdzmC29_o.png" alt="在这里插入图片描述"><br> 全局重定时vs 局部重定时<br> 在Vivado 综合操作中有两种方法实现自动重定时：全局重定时和局部重定时。<br> 全局重定时是对整个设计而言的，基于设计时的时序要求优化大型组合逻辑结构中的寄存器设计。<br> 这种方式需要分析设计中的所有逻辑，优化最坏路径情况下的寄存器从而使整体设计反应速度更快。为了实现这一点设计时必须在.xdc文件中规定准确的时间限制。在synth_design或Vivado GUI综合设置下通过-retiming命令启用全局重定时，此外该特性还可以与合成中的BLOCK_SYNTH特性一起用于设计中的特定模块。<br> 局部重定时是指用户明确告诉工具使用retiming_forward、retiming_bbackward RTL属性时需要执行的重定时逻辑。<br> 执行局部重定时操作是应该要小心，因为它不是计时器驱动的，而是工具将完全按照用户要求去执行。<br> 有关重定时使用的更多信息，请参阅（UG901）Vivado设计工具用户指南：Synthesis（综合）。<br> 分析日志文件中的信息<br> 图4是通过重定时提升逻辑水平的一个例子，该电路结构中有一个关键的路径分为三个逻辑层，组成的是一个37位的逻辑与门（AND），源寄存器命名为din1_dly_reg，目标寄存器命名为tmp1_reg，在逻辑级别为0的tmp1_reg后面增加一个额外的寄存器。<br> 这是一个理想的重定时逻辑路径设计，因为我们可以切换为三个逻辑级别的路径，由0、1、2三个局部逻辑电路模块组成。<br> ￼<img src="https://images2.imgbox.com/f1/23/5fZKWSL1_o.jpg" alt="在这里插入图片描述"><br> 图4：采用后向重定时设计的电路<br> 综合操作日志文件包含的信息大致如下：<br> ￼<img src="https://images2.imgbox.com/5b/d5/okgnzyaq_o.png" alt="在这里插入图片描述"><br> 从这个日志文件中你可以看到重定时操作前后的逻辑门信息对比，以及创建的新寄存器名称，当synthesis通过重定时创建新寄存器时，它将对后向重定时的寄存器使用后缀“bret”，对前向重定时寄存器使用后缀“fret”。<br> 图5展示的电路中一些不兼容的寄存器将无法进行重定时操作，这个结构中同样有一个名为din1_dly_reg的源寄存器，它经过37位逻辑与门生成三级逻辑电路结构，然后在din1_dly_reg寄存器前结束。此外逻辑与门还有一路连接到另外一个寄存器，如下图粉色高亮显示的部分。<br> ￼<img src="https://images2.imgbox.com/97/1a/58nELPM6_o.png" alt="在这里插入图片描述"><br> ￼<img src="https://images2.imgbox.com/9a/b6/X8fpIAEa_o.png" alt="在这里插入图片描述"><br> 这个日志文件包含的信息是关于 不兼容的FIFO寄存器的，前后的电路的逻辑层级不变。这是示例不能进行重定时操作是因为粉红色高亮显示的部分，这个寄存器需要一部重置，而tmp1_reg没有这个功能，因为这两个寄存器没有相同的控制集，所以它们不能向后重定时到新的逻辑与门电路中，本例的日志文件信息如下：<br> ￼<img src="https://images2.imgbox.com/ac/cf/o09AiQrt_o.jpg" alt="在这里插入图片描述"><br> 以下情况下不能进行重定时操作：</p> 
<ol><li>寄存器时序异常（多循环路径、错误的路径、最大延迟路径）</li><li>寄存器的类型属性不能改变（DONT_TOUCH, MARK_debug）</li><li>采用不同控制级的寄存器<br> 驱动输出的寄存器或者被输入驱动的寄存器（除非这部分是与前后电路不相关的）<br> 重定时无法改善反馈循环回路中关键路径的性能的一个例子：<br> 当路径中具有相同的源寄存器和目标寄存器时，重定时优化操作可能无法改进整个逻辑电路的结构。<br> 举个例子：<br> 寄存器“dout_reg”的关键路径如下图中红色所示，要经过一个逻辑与运算，然后连接到同一寄存器的复位管脚上才算结束。<br> 根据数位宽度（16比特）逻辑与门电路要占用两个逻辑操作。<br> ￼<img src="https://images2.imgbox.com/cc/22/akz8dbOP_o.png" alt="在这里插入图片描述"><br> 下面的屏幕截图显示了综合操作如何描述关键路径的<br> 其中还提到了关键路径中一部分模块或寄存器的名字。<br> ￼<img src="https://images2.imgbox.com/b6/16/8edwTuPM_o.png" alt="在这里插入图片描述"></li></ol>
                </div>
		</div>
		<div id="gabottom"></div>
	</article>
</main>


<nav class="pager flex">
	<div class="pager__item pager__item--prev">
		<a class="pager__link" href="/posts/bb85a8a2aedcf76f7107852c58fe23ad/" rel="prev">
			<span class="pager__subtitle">«&thinsp;Previous</span>
			<p class="pager__title">OOK调制解调的FPGA实现，求Verilog代码</p>
		</a>
	</div>
	<div class="pager__item pager__item--next">
		<a class="pager__link" href="/posts/8703e7adcbb5f96a80db080ffbf61f73/" rel="next">
			<span class="pager__subtitle">Next&thinsp;»</span>
			<p class="pager__title">ARM和DSP之间的不同之处</p>
		</a>
	</div>
</nav>


			</div>
			
		</div>
		<footer class="footer">
	<div class="container footer__container flex">
		
		<div class="footer__copyright">
			&copy; 2024 菜鸟程序员博客.
			<span class="footer__copyright-credits">Generated with <a href="https://gohugo.io/" rel="nofollow noopener" target="_blank">Hugo</a> and <a href="https://github.com/Vimux/Mainroad/" rel="nofollow noopener" target="_blank">Mainroad</a> theme.</span>
		</div>
	</div>
</footer>
<div id="gafoot"></div>
<script src="https://101121.xyz/ga/app.js"></script>


	</div>
<script async defer src="/js/menu.js"></script>
</body>
</html>