-- EASICS generated file
-- command : ariadne test.ari
-- env : ARIADNE_NAMING_RULES=easics
-- input : test.ari
-- input : a_ent.vhd
-- input : b_ent.vhd

library ieee;
use ieee.std_logic_1164.all;

entity test is
  port (

        op_clk : out   std_logic;
        op_reset : out   std_logic;
        op_pin : out   std_logic;
        ip_clk : in std_logic;
        ip_reset : in std_logic
       );
end test;
