
## 2.2 Status Registers

El ARM Cortex-A8 incorpora un conjunto de registros de estado que controlan el comportamiento del procesador y registran información crítica del sistema. Estos registros son fundamentales para la gestión de interrupciones, el control de acceso a privilegios y la manipulación de modos de operación.

### Tipos de Registros de Estado

Existen dos categorías principales de registros de estado:

* **CPSR (Current Program Status Register)**: contiene el estado actual del procesador.
* **SPSRs (Saved Program Status Registers)**: utilizados por los modos de excepción para guardar el CPSR previo al manejo de una interrupción o excepción.

En total, el procesador define un **CPSR global** y hasta **seis SPSRs** disponibles en los modos privilegiados (FIQ, IRQ, Supervisor, Abort, Undefined, y Monitor).

### Funciones del CPSR

El registro CPSR contiene varios campos que determinan el comportamiento del procesador:

* **Flags de condición (N, Z, C, V)**: indican el resultado de la operación aritmética o lógica más reciente.
* **Bits de control de interrupciones (I, F)**:

  * I (Interrupt Disable): si está activado, desactiva las interrupciones IRQ.
  * F (Fast Interrupt Disable): si está activado, desactiva las interrupciones FIQ.
* **Modo de operación (bits M\[4:0])**: define el modo actual del procesador (User, Supervisor, etc.).
* **Estado del procesador**: indica si está en modo ARM, Thumb o ThumbEE.

Este registro se accede mediante instrucciones específicas (MRS, MSR) y se puede modificar para habilitar o deshabilitar interrupciones, cambiar de modo o inspeccionar el resultado de operaciones recientes.

### Funciones de los SPSR

Cuando ocurre una excepción, el procesador salva automáticamente el CPSR en el **SPSR correspondiente al modo de excepción**. Esto permite que el manejador de la excepción opere sin alterar el estado anterior del sistema, y al finalizar, restaure el CPSR original para continuar la ejecución del código interrumpido de forma transparente.

Los SPSRs solo están disponibles en modos privilegiados y son fundamentales en la implementación de manejadores de interrupciones, ya que permiten conservar y restaurar el contexto completo de ejecución del proceso interrumpido.c