| 阶段                                         | 主要作用                                          | 输入                                         | 处理内容                                                                         | 输出                                                                             |
| ------------------------------------------ | --------------------------------------------- | ------------------------------------------ | ---------------------------------------------------------------------------- | ------------------------------------------------------------------------------ |
| **RTL 分析**<br>(RTL Analysis / Elaboration) | 仅做静态展开（Elaboration），生成 RTL 层次结构和连线视图，方便检查设计结构 |  -RTL 源文件      | - 解析 HDL 语法<br>- 展开模块实例<br>- 检查端口/信号连线一致性<br>- 生成抽象的逻辑连接图                    | -RTL网表文件                  |
| **综合**<br>(Synthesis)                      | 将 RTL 转换成与目标 FPGA 器件相关的逻辑网表                   | - RTL 源文件<br>- 约束文件（XDC）<br>- 目标器件型号       | - 逻辑综合优化（常量折叠、逻辑化简）<br>- 映射到 FPGA 原语（LUT、寄存器、RAM、DSP 等）<br>- 时序约束检查          | - 技术映射网表（Verilog 网表 `.v` / DCP 文件）<br>- 资源利用率报告<br>- 时序分析报告（前布局）               |
| **实现**<br>(Implementation)                 | 将综合后的逻辑单元布局到 FPGA 物理资源上，并完成布线                 | - 综合输出的网表（DCP/EDIF/Verilog）<br>- 约束文件（XDC） | - **布局（Place）**：将逻辑元件分配到 FPGA 具体位置<br>- **布线（Route）**：连接这些元件的信号线<br>- 时序收敛优化 | - 实现后的网表（DCP）<br>- 时序分析报告（后布局）<br>- 利用率报告（精确到物理资源）<br>- 位流文件（Bitstream `.bit`） |
