# AnotaÃ§Ãµes - Sistemas Digitais (ISD)
**Curso:** Engenharia InformÃ¡tica
**Disciplina:** IntroduÃ§Ã£o aos Sistemas Digitais
**Tipo:** Complemento ao caderno digitalizado
**TÃ³picos relacionados:** [[01_Conversao_de_Bases]], [[05_Teoria_MUX_DEMUX]], [[06_Slides_MUX_DEMUX]], [[07_Circuitos_Integrados_TTL]], [[03_LED]], [[02_Resistencias]], [[08_VHDL]], [[99_guia_estudo_isd]]

---

## ğŸ“„ PÃ¡gina 1 - MUX 4:1 com 3 VariÃ¡veis

### ExercÃ­cio 1: ImplementaÃ§Ã£o
**FunÃ§Ã£o:** F = AÂ·BÂ·C + Ä€Â·BÌ„Â·CÌ„ + AÂ·BÌ„Â·CÌ„

**Componentes desenhados:**
- Tabela verdade com colunas A, B, C e F
- Circuito com ENABLE
- Notas: "Se podermos ignorar uma das variÃ¡veis entÃ£o Ã© possÃ­vel implementar"

### Conceitos Importantes
- **ENABLE**: Ativa/desativa o circuito (quando A estÃ¡ ativo ligo a saÃ­da, se nÃ£o estÃ¡ nÃ£o liga)
- **3 variÃ¡veis â†’ MUX 4:1**: PossÃ­vel se uma variÃ¡vel puder ser "ignorada" ou usada como entrada

### Diagrama do circuito
- Entradas: A, B, C
- SaÃ­das marcadas como (A), (B), (C)
- Blocos ENABLE desenhados

**âš ï¸ IMPORTANTE:** 
- Ao isolar C, verificar se Ã© possÃ­vel usar apenas MUX 4:1
- NecessÃ¡rio inverter o sinal de C se usado como entrada direta

---

## ğŸ“„ PÃ¡gina 2 - ImplementaÃ§Ã£o com MUX 4:1

### ExercÃ­cio (continuaÃ§Ã£o)
**Objetivo:** IMPLEMENTAR c/ MUX 4:1 (Se possÃ­vel)

**ExpressÃ£o:** F = ABC + Ä€BÌ„CÌ„ + ABÌ„CÌ„

### Processo
**Passo 1:** Fatorizar a expressÃ£o
- F = B(AC + Ä€CÌ„ + ACÌ„)

**Circuito desenhado:**
- Inputs: B (como variÃ¡vel de controlo)
- Entradas: A, C
- Diagrama com portas lÃ³gicas conectadas ao MUX

**Tabela verdade simplificada:**
- Mostra relaÃ§Ãµes entre B e saÃ­das
- Permite implementaÃ§Ã£o com MUX 4:1

---

## ğŸ“„ PÃ¡gina 3 - Multiplexer â†” Demultiplexer

### Componentes desenhados
- **CH3, CH2, CH1, CH0** - 4 Canais
- **ENABLE** - ON/OFF (ativa/desativa circuito)
- **Aâ‚, Aâ‚€** - SeleÃ§Ã£o (indicadores da posiÃ§Ã£o)

### Notas da pÃ¡gina
**ENABLE â†’** ~~NASSISTA~~ ON / OFF
**CH...â†’** CANAIS onde informaÃ§Ã£o circula na ocorrÃªncia
**A...â†’** INDICADORES DA POSIÃ‡ÃƒO, a cada 4 contÃ©m autentar, 1 implicador

**MULTIPLEXER** tambÃ©m conhecido Por MUX  
**DEMULTIPLEXER** tambÃ©m conhecido Par DEMUX

### Diagramas MUX 4:1 e DEMUX 4:1
(Ver desenhos no caderno)

### Nota do LaboratÃ³rio
**Importante:** No laboratÃ³rio, considere que se **pretende transmitir o sinal** de 3 sensores exteriores para uma **zona** do laboratÃ³rio, reconhecimento e acionamento de um canal.

**AplicaÃ§Ã£o prÃ¡tica:** 
- Sensores â†’ MUX â†’ processamento
- Processamento â†’ DEMUX â†’ atuadores

**ComparaÃ§Ã£o/RepetiÃ§Ã£o:**
- 0,0 - 1,0 (se repete)

---

## ğŸ“„ PÃ¡gina 4 - MUX como Gerador de FunÃ§Ãµes

### TÃ­tulo: "MUX como GERADOR de funÃ§Ãµes"

### Tabela Verdade
| A | B | F |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 0 |
| 1 | 0 | 1 |
| 1 | 1 | 0 |

### Circuito desenhado
**Componentes:**
- Entradas: CH0, CH1, CH2, CH3
- Controlo: A, B
- ConexÃµes para gerar funÃ§Ã£o lÃ³gica especÃ­fica

### ExercÃ­cio MUX 8:1

**Tabela de verdade expandida:**
| A | B | C | F |
|---|---|---|---|
| 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 0 |
| 0 | 1 | 0 | 0 |
| 0 | 1 | 1 | 0 |
| 1 | 0 | 0 | 0 |
| 1 | 0 | 1 | 0 |
| 1 | 1 | 0 | 1 |
| 1 | 1 | 1 | 1 |

### Diagramas
- Mostra conexÃ£o entre entradas A, B, C
- MarcaÃ§Ãµes 0/1 ou OV/O (nÃ­veis de tensÃ£o)
- Canais CH2, CH6, CH7
- Sinais de controlo Aâ‚€, Aâ‚, Aâ‚‚

**Nota:** OV = 0V (nÃ­vel lÃ³gico baixo), fCV/1 = tensÃ£o alta (nÃ­vel lÃ³gico alto)

---

## ğŸ“„ PÃ¡gina 5 - ImplementaÃ§Ã£o do Multiplexador Interno

### TÃ­tulo: "ImplementaÃ§Ã£o do Multiplexador Interno"

### Componentes desenhados
**4 blocos principais:**
- EN (Enable) - portas A2, A1
- CH0, CH1, CH2, CH3

### Circuito interno
- MÃºltiplas portas AND ligadas
- Estrutura em cascata
- SaÃ­das convergem para lÃ³gica final

### Estrutura tÃ­pica MUX 4:1
```
EN â”€â”€â”
Aâ‚ â”€â”€â”¤
Aâ‚€ â”€â”€â”˜
     â”‚
CH0 â”€â”¼â”€â”
CH1 â”€â”¤ â”‚
CH2 â”€â”¤ â”œâ”€â”€â†’ OUT
CH3 â”€â”˜ â”‚
       â”‚
    [LÃ³gica AND/OR]
```

**LÃ³gica interna:**
- Cada canal passa por porta AND com sinais de seleÃ§Ã£o
- SaÃ­das das ANDs vÃ£o para OR final
- EN controla se circuito estÃ¡ ativo

---

## ğŸ“„ PÃ¡gina 6 - Sistema Digital que Controla um AutomÃ³vel

### TÃ­tulo: "Sistema digital que controla um automÃ³vel"

### Sensores (3 tipos de erro)
1. **ODD ERROR** - Erro Ã­mpar
2. **Fatal ERROR** - Erro fatal  
3. **S&W ERROR** - Erro de software

### Objetivo
**Ao sair** deve ser ativada quando "Fatal Error" **OU** "ODD Error"  
**Abnete** - condiÃ§Ã£o quando erro estÃ¡ resetado em simultÃ¢neo

### Tabela Verdade (i)
| A | B | C | SaÃ­da |
|---|---|---|-------|
| 0 | 0 | 0 | X0    |
| 0 | 0 | 1 | 1     |
| 0 | 1 | 1 | 1     |
| 1 | 0 | 0 | 0     |
| 1 | 0 | 1 | 1     |
| 1 | 1 | 0 | -     |
| 1 | 1 | 1 | 1     |

### Circuitos desenhados (ii, iii, iv)
**MÃºltiplas implementaÃ§Ãµes:**
- Portas lÃ³gicas (AND, OR)
- Diferentes combinaÃ§Ãµes de A, B, C
- ImplementaÃ§Ãµes equivalentes da mesma funÃ§Ã£o

**MarcaÃ§Ãµes:**
- A â”€â”
- C â”€â”¤ â†’ SaÃ­da
- B â”€â”˜

---

## ğŸ“„ PÃ¡gina 7 - ImplementaÃ§Ãµes de Circuitos (iii, iv)

### Diagrama iii
**Estrutura:**
- Entradas: A, B, C
- MÃºltiplas portas lÃ³gicas em cascata
- CombinaÃ§Ã£o de sinais D0 (derivados)

### Diagrama iv
**Similar ao iii mas com:**
- ConfiguraÃ§Ã£o diferente de portas
- Possivelmente simplificaÃ§Ã£o do circuito

**Objetivo:** Mostrar implementaÃ§Ãµes equivalentes da mesma funÃ§Ã£o lÃ³gica

---

## ğŸ“„ PÃ¡gina 8 - Circuito de MUX 8:1 e 4:1

### v) Circuito de MUX 8:1

**Tabela de mapeamento:**
```
A B C | Canal
0 0 0 | C0
0 0 1 | C1
0 1 0 | C2
0 1 1 | C3
1 0 0 | C4
1 0 1 | C5
1 1 0 | C6
1 1 1 | C7
```

**Entradas de controlo:** A, B, C

### vi) Circuito de MUX 4:1

**Nota:** E/N (Enable)

**Estrutura mais simples:**
- Menos canais (4 vs 8)
- 2 sinais de controlo (vs 3)

---

## ğŸ“„ PÃ¡gina 9 - Mapas de Karnaugh

### Conceito
**Mapas de Karnaugh** - MÃ©todo grÃ¡fico para simplificaÃ§Ã£o de funÃ§Ãµes booleanas

### 2 VariÃ¡veis â†’ DÂ² (linhas totais verdade)

**Exemplo:**
```
    B
A   0  1
0 | 0  1 |
1 | 1  1 |
```

### Agrupamentos no Mapa Karnaugh

#### 4 QuadrÃ­culas (2Â² linhas)
**8 QuadrÃ­culas** (2Â³ = 8)

**Tabela de evoluÃ§Ã£o:**
| A | B | C | F |
|---|---|---|---|
| 0 | 0 | 0 | 1 |
| 0 | 0 | 1 | 0 |
| 0 | 1 | 0 | 1 |
| 0 | 1 | 1 | 1 |
| 1 | 0 | 0 | 0 |
| 1 | 0 | 1 | 0 |
| 1 | 1 | 0 | 0 |
| 1 | 1 | 1 | 1 |

### 3 var = 2Â³ linhas = 8 quadrÃ­culas

**Mapa 3 variÃ¡veis:**
```
      BC
A    00  01  11  10
0  | 1   0   1   1  |
1  | 0   0   1   0  |
```

### 4 var = 2â´ â†’ M.K 16 quadrÃ­culas

**Mapa 4 variÃ¡veis:**
```
        CD
AB    00  01  11  10
00  |  â€¢   â€¢   â€¢   â€¢  |
01  |  â€¢   â€¢   â€¢   â€¢  |
11  |  â€¢   â€¢   â€¢   â€¢  |
10  |  â€¢   â€¢   â€¢   â€¢  |
```

**Tabela completa A, B, C, D, F:**
| A | B | C | D | F |
| - | - | - | - | - |
| 0 | 0 | 0 | 0 | 1 |
| 0 | 0 | 0 | 1 | 0 |
| ... | ... | ... | ... | ... |

### ExpressÃ£o Final
**F = ABCD + ABCDÌ„**

---

## ğŸ“„ PÃ¡gina 10 - SimplificaÃ§Ã£o com Karnaugh

### A Gavamentos (Agrupamentos)

**Regra fundamental:**
(1) **Agrupar o maior nÃºmero possÃ­vel de 1's** nas potÃªncias de 2

**Tipos de potÃªncias:**
- horizontal
- vertical
- bloco
- **B** (marcado em cÃ­rculo)

**Exemplos:**
- F = A (para certos agrupamentos)
- Para F = B + D

### Casos sem possÃ­veis agrupamentos
```
    D
0 | 0  0  1 |
1 | 0  0  0 |
```
**Resultado:** F = ABÌ„ + Ä€D

### Outro exemplo
```
    C
0 | 1  0  0 |
1 | 1  1  1 |
```
**Resultado:** F = A

### Exemplo complexo
```
   BC   D
00 01 11 10
1  1  0  0  | â†’ F = BÌ„
0  0  1  0  |
```

### ExpressÃµes finais mostradas
- F = Ä€BÌ„CÌ„ + Ä€BÌ„DÌ„ + ABCÌ„D
- Formas simplificadas usando agrupamentos

**âš ï¸ IMPORTANTE:** Sempre agrupar em potÃªncias de 2 (1, 2, 4, 8, 16...)

---

## ğŸ“„ PÃ¡gina 11 - Circuitos Integrados 74 Series (TTL)

### FamÃ­lia 74LC (Low-power CMOS)

**Notas importantes:**
- 74LC = GHz (alta frequÃªncia)
- GHz â‡’ ECL (Emitter-Coupled Logic)

### CIs TTL comuns

#### X04 - 74LC86 (XOR)
- **FunÃ§Ã£o:** Porta XOR exclusiva
- **AlimentaÃ§Ã£o:** VCC 5V
- **SÃ­mbolo:** âŠ•

#### 74LC00 - NAND
- **FunÃ§Ã£o:** Porta NAND
- **AlimentaÃ§Ã£o:** VCC 5V, +5V
- **Portas:** 4 portas NAND por chip

#### 74LC08 â†’ AND
- **FunÃ§Ã£o:** Porta AND
- **AlimentaÃ§Ã£o:** VCC 5V, +5V

#### 74LC02 â†’
- **FunÃ§Ã£o:** (provavelmente NOR)

#### 74LC04
- **FunÃ§Ã£o:** Inversores (NOT)
- **ConfiguraÃ§Ã£o:** 6 inversores por chip

### Notas adicionais
- **Nota:** NÃ£o tem duas linhas, cada NOT tem uma entrada/saÃ­da
- Circuitos alimentados a 5V sÃ£o padrÃ£o TTL
- Alguns desenhos mostram configuraÃ§Ãµes com mÃºltiplas portas

---

## ğŸ“„ PÃ¡gina 12 - Circuito Real

### TÃ­tulo: "Circuito Real"

### FunÃ§Ã£o implementada
**F = AB + CD**

### Componentes fÃ­sicos desenhados
- MÃºltiplos chips 74-series
- ConexÃµes entre portas lÃ³gicas
- AlimentaÃ§Ã£o (+5V)

### Diagramas
- Circuito esquemÃ¡tico com portas AND/OR
- MarcaÃ§Ãµes A, B, C, D, F

### 16 Estados

**Tabela de estados:**
```
b, 4, 1, 1 - '0', '1'
```

### 2 N/ Determinados
**b '1', - '1'**

**Notas importantes:**
- **REPRESENTAR:** NÃ£o tem que ser completar o processo mas lintana cada NOT de 'bloco' ou linha
- Mostra implementaÃ§Ã£o fÃ­sica vs lÃ³gica

**Tabela final:**
| A | B | C | D | F |
| - | - | - | - | - |
| 0 | 0 | 0 | 0 | 0 |
| 0 | 1 | 1 | 0 | 1 |
| 1 | 1 | 0 | 0 | 1 |
| ... | ... | ... | ... | ... |

**F = BC**

---

## ğŸ“„ PÃ¡gina 13 - Sistema de 2 bits (Apresentar em 2 bits)

### TÃ­tulo: "PARA UM SISTEMA DE 2 SAÃDA de 2 bits (16-32 necessÃ¡rio)"

### Conceito
**Sistema de circuito que determina os nÃºmeros PARES**

**CondiÃ§Ã£o:** Considera a situaÃ§Ã£o de Bâ‚ = 0 e Bâ‚€ = 0 como nÃ£o importa

### Mapas de Karnaugh

#### Tabela Bâ‚, Bâ‚€

| Bâ‚ | Bâ‚€ | Saida |
| -- | -- | ----- |
| 0  | 0  | d     |
| 0  | 1  | 0     |
| 1  | 0  | 1     |
| 1  | 1  | 0     |

**Resultado:** 
- Bâ‚ |0|0|
- Bâ‚€  

#### Tabelas Iâ‚, Iâ‚‚, Iâ‚ƒ
```
    Eâ‚  Eâ‚‚  Eâ‚ƒ  Eâ‚„
0 | 0   0   0   d  |
0 | 0   0   1   d  |
0 | 0   1   0   0  |
... (continua)
```

### Resultados finais
**Iâ‚, Iâ‚‚, Iâ‚ƒ, Sâ‚, Sâ‚€**

**Nota:** X aumenta o tempo, Ã© a sua complexidade entÃ£o nÃ£o se leva neste caso

**Sâ‚€ =**

---

## ğŸ“„ PÃ¡gina 14 - Tabelas de EvoluÃ§Ã£o de Estados (SAÃDA)

### Diagrama de Estados

**Estados mostrados:**
```
â”Œâ”€â”€â”
â”‚ 1â”‚  0  0  â”‚dâ”‚
â””â”€â”€â”˜  1  a  â”‚oâ”‚
 0    1  d  â”‚oâ”‚
 1    0  d  â”‚aâ”‚
```

### A B C D - SAÃDA

**Tabela de transiÃ§Ã£o completa:**
| Eâ‚ | Eâ‚‚ | Eâ‚ƒ | Eâ‚„ | SAIDA |
| -- | -- | -- | -- | ----- |
| 0  | 0  | 0  | 0  | d     |
| 0  | 0  | 0  | 1  | 1 1   |
| 0  | 0  | 1  | 0  | 1 0   |
| 0  | 0  | 1  | 1  | d     |
| 0  | 1  | 0  | 0  | 0 1   |
| 0  | 1  | 0  | 1  | d     |
| 0  | 1  | 1  | 0  | d     |
| 0  | 1  | 1  | 1  | d     |
| 1  | 0  | 0  | 0  | 0 0   |
| 1  | 0  | 0  | 1  | d     |
| 1  | 0  | 1  | 0  | d     |
| 1  | 1  | 0  | 0  | d     |
| ... | ... | ... | ... | ...   |

### Mapas de simplificaÃ§Ã£o

**AnÃ¡lise Bâ‚:**
```
  Bâ‚    Bâ‚€
  â”Œâ”€â”€â”¬â”€â”€â”¬â”€â”€â”¬â”€â”€â”
  â”‚  â”‚  â”‚  â”‚  â”‚
  â”‚1 â”‚1 â”‚1 â”‚  â”‚ Bâ‚ƒ
  â””â”€â”€â”´â”€â”€â”´â”€â”€â”´â”€â”€â”˜
   Bâ‚‚
```

**AnÃ¡lise Bâ‚‚:**
Similar structure

**Valores:**
- VAZIOS (estados nÃ£o utilizados)

### ExpressÃµes resultantes
**Bâ‚:**
```
â”Œâ”€â”€â”¬â”€â”€â”
â”‚1 â”‚  â”‚
â””â”€â”€â”´â”€â”€â”˜
Bâ‚ƒ
```

**Bâ‚‚:**
```
â”Œâ”€â”€â”¬â”€â”€â”
â”‚  â”‚1 â”‚
â””â”€â”€â”´â”€â”€â”˜
```

**ExpressÃ£o final:**
- F = Ä€BÌ„CÌ„D + ABCÌ„D

---

## ğŸ“„ PÃ¡gina 15 - Tipo de Armazenamento (LATCH)

### TÃ­tulo: "Tipo de Armazenamento"

**LATCH**

#### Clock
- **FunÃ§Ã£o:** Sinal de relÃ³gio
- **SÃ­mbolo:** clk

#### PRE/SET
- **FunÃ§Ã£o:** Preset - Coloca FF a '1'
- **Clock:** clk (circuito de relÃ³gio)
- **SaÃ­da:** 0 1 (estados)

**Tabela verdade:**
| clk | R | Q | QÌ„ |
|-----|---|---|---|
| â†‘   | 0 | Usado | Y/Usado |
| â†“   | 1 | 0 | 1 |
| 1   | 0 | 1 | 0 |
| 1   | 1 | Usado | N/Usado |

### FLIP FLOP
- **TambÃ©m armazena**
- **Depende do Clock**

**Diagrama:**
```
      PRESET
        â†“
  â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
Sâ”€â”¤ D    Q  â”œâ”€Q
  â”‚         â”‚
Râ”€â”¤ clk  QÌ„ â”œâ”€QÌ„
  â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
      RESET
```

### Funcionamento

**D:** Input (tipo Fly Flop)
- **clock:** Circuito de relÃ³gio
- **PRS â†’** Coloca saÃ­da a '1'
- **RST â†’** Coloca saÃ­da a '0'

**Tabela verdade:**
| clk | D | Q | QÌ„ |
|-----|---|---|---|
| â†‘   | 0 | 0 | 1 |
| â†‘   | 1 | 1 | 0 |

**S = se â†‘ â†“** coloca a '1'  
**R = RESET â†‘** â†’ coloca a '0'

---

## ğŸ“„ PÃ¡gina 16 - Flip-Flop com PRESET e RESET

### Diagramas de tempo

**Sinais mostrados:**
- **CLK** (clock)
- **D** (dados)
- **K** 
- **Q**
- **QÌ„**

### Circuitos desenhados

**Dois FF conectados:**
```
   K â”€â”€â†’ â”Œâ”€â”€â”    â”Œâ”€â”€â”
        â”‚PRSâ”‚ Q â”‚  â”‚ Q
   L â”€â”€â†’â”‚CLKâ”‚   â”‚PRSâ”‚
        â”‚RSTâ”‚ QÌ„ â”‚  â”‚ QÌ„
        â””â”€â”€â”˜    â””â”€â”€â”˜
          '1'     '1'
```

### Formas de onda (F.F)

**CLK:** Pulsos de clock regulares  
**D:** MudanÃ§as de sinal  
**Q:** SaÃ­da segue D nas transiÃ§Ãµes  
**QÌ„:** Inverso de Q

### Notas importantes

**NOTA:** Se leva inicial junta  
       altima

**PRS = 0 â†’ Q = 1** (Operante flancos do F.F)  
**RST = 0 â†’ Q = 0** (Operante a F.F a '0')

**Diagrama mostra:**
```
  D â”€â”€â”¬â”€â”€ Q  
  CLKâ”€â”¤
  PRSâ”€â”¤  
  RSTâ”€â”´â”€â”€ QÌ„
      
  '1'
```

**PRESET â†’ Coloca D.F.F. a '1'**  
**RESET â†’ Coloca a F.F. a '0'**

**PRT = 0 â†’ Q = 1**  
**RST = 0 â†’ Q = 0**

---

## ğŸ“„ PÃ¡gina 17 - Funcionamento do Flip-Flop J-K

### TÃ­tulo: "Conhecia Arranque do J.F"

**â†’ Arranque o F.F a '0'**

### Diagrama de funcionamento

**PRS (Preset):**
```
  â”Œâ”€Dâ”€â”€Qâ”€â”
  â”‚ CLK  â”‚
  â”‚ RST QÌ„â”‚
  â””â”€â”€â”€â”€â”€â”€â”˜
```

### ExplicaÃ§Ã£o do funcionamento

**+5V** (sem isto nÃ£o funciona como conseguir, pois mecanismo liga nÃ£o ser cria RESET a '0' e que passar a inicial da linga)

**Processo:**
- que na linca nÃ£o de ficar nÃ£o miso
- mas que para seu de flanco de relÃ³gio
- inicio nÃ£o se certa com tÃ£o utilizar
- e lÃ­sica a sem para certa assenta tem
- certo apÃ³s o tempo ele estÃ¡ a '0', terapia
- de ombre a 1 e deixava F.F alterar
- & participaÃ§Ã£o

### Tabela de estados JK

**â‡’ JK T.V.**

| clk | J | K | Q | QÌ„ |
|-----|---|---|---|---|
| â†“â†‘  | 0 | 0 | Q | QÌ„ |
| â†“â†‘  | 0 | 1 | 0 | 1 |
| â†‘â†“  | 1 | 0 | 1 | 0 |
| â†‘â†“  | 1 | 1 | QÌ„ | Q |

### Diagrama do circuito
```
â”Œâ”€â”€â”€â”€â”€â”€â”
â”‚  J Q â”‚
â”‚ clk  â”‚â”€â”€ +5V
â”‚  K QÌ„â”‚
â””â”€â”€â”€â”€â”€â”€â”˜
```

### GrÃ¡fico

**clck** (sinal de clock desenhado)

---

## ğŸ“„ PÃ¡gina 18 - Diagramas Temporais

### Sinais temporais desenhados

**SequÃªncia de sinais:**
- **clk** (clock) - pulsos regulares
- **J** - entradas
- **K** - entradas  
- **Q** - saÃ­da
- **QÌ„** - saÃ­da invertida

### CaracterÃ­sticas visÃ­veis
- TransiÃ§Ãµes nos flancos do clock
- MudanÃ§as sÃ­ncronas com clock
- InversÃ£o entre Q e QÌ„

---

## ğŸ“„ PÃ¡gina 19 - Diagrama Temporal de FF-JK

### Formas de onda completas

**Sinais mostrados:**
- **clk** â”€â”â”Œâ”€â”â”Œâ”€â”â”Œâ”€
- **J** â”€â”€â”˜â””â”€â”˜â””â”€
- **K** â”€â”€â”€â”€â”€â”â”Œâ”€â”€
- **Q** â”€â”€â”€â”€â”€â”€â”€â”€
- **QÌ„** â”€â”€â”€â”€â”€â”€â”€

### Circuito JK adicional
```
    â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”
  â”€â”€â”¤ J    Q  â”œâ”€â”€
    â”‚         â”‚
  â”€â”€â”¤ K    QÌ„ â”œâ”€â”€
    â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
       '1'
```

### AnÃ¡lise temporal
- Mostra comportamento em diferentes condiÃ§Ãµes J e K
- Destaca transiÃ§Ãµes em flancos de subida/descida
- RelaÃ§Ã£o temporal entre entradas e saÃ­das

---

## ğŸ“„ PÃ¡gina 20 - Circuito que Transmite SequÃªncia de 3 Bits

### TÃ­tulo: "Circuito que transmite uma sequÃªncia de 3 bits (â‚‚â‚, â‚‚â‚, â‚‚â‚€)"

**Tem O tarrento neste:**

### CondiÃ§Ã£o
**CondiÃ§Ã£o:** Independentemente do **Valor de Bâ‚‚**, atÃ© que sempre saia a Zero

**'0' â”€â”€â†’ Î²â‚‚**  
**'1'**

### Diagrama de estados

**TrÃªs flip-flops conectados:**
```
 |Bâ‚‚|Bâ‚|Bâ‚€|
  â”Œâ”€â”€â”  â”Œâ”€â”€â”  â”Œâ”€â”€â”
Dâ”€â”¤ Jâ”‚Qâ”€â”¤ Jâ”‚Qâ”€â”¤ Jâ”‚Q
  â”‚  â”‚  â”‚  â”‚  â”‚  â”‚
clkâ”€â”¤Kâ”‚ â”€â”¤Kâ”‚ â”€â”¤Kâ”‚
  â””â”€â”€â”˜  â””â”€â”€â”˜  â””â”€â”€â”˜
   '1'    '1'    '1'
```

### ConexÃµes
- SaÃ­das Q conectadas Ã s prÃ³ximas entradas J
- Clock comum para sincronizaÃ§Ã£o
- Pode gerar sequÃªncia especÃ­fica

### Diagramas adicionais
```
â”Œâ”€â”€â”      â”Œâ”€â”€â”
â”‚Jâ”‚Q      â”‚Jâ”‚Q
â”‚ â”‚  â”€â”€â†’  â”‚ â”‚
â”‚Kâ”‚QÌ„      â”‚Kâ”‚QÌ„
â””â”€â”€â”˜      â””â”€â”€â”˜
 '1'
```

**Nota final:** Esta Ã© 1 para pois â†’ Paulo em perÃ­odo Paulo â†’ recite

---

## ğŸ“„ PÃ¡gina 21 - MÃ¡quina de MOORE

### TÃ­tulo: "MÃ¡quina de MOORE"

### Diagrama de estados inicial
```
  â”Œâ”€â”€â”€â”   '1'
 â•± '1' â•² SAÃDA/SDB
(   D  ) â”€â†’ â”Œâ”€â”€â”€â”
 â•²     â•±    â”‚ D â”‚Q â”€â†’â”‚SAÃDA Ã˜â”‚
  â””â”€â”€â”€â”˜     â”‚CLKâ”‚    â”‚       â”‚
            â”‚RSTâ”‚ QÌ„  â”‚       â”‚
SAiDA â”€â”€â”€â”€â”€â”€â””â”€â”€â”€â”˜â”€â”€â”€â”€â”‚       â”‚
do Estado           â””â”€â”€â”€â”€â”€â”€â”€â”˜
   '0'
   10
```

### Tabelas de Estado

#### Tabela 1 - EvoluÃ§Ã£o de Estados (PS/NS)
| PS (Estado Presente) | NS (Estado Seguinte) |
|----------------------|--------------------|
| A                    | 00                 |
| B                    | 01                 |

**MarcaÃ§Ãµes:**
- A | 00 | 11 | 1 | 1
- A | 01 | 00 | 0 | 0

#### Tabela 2 - Estados A e B
| A | B |
|---|---|
| 0 | 0 |
| 0 | 1 |
| 1 | 0 |
| 1 | 1 |

### Mapas de Karnaugh

**Dâ‚€:**
```
    Qo
  â”Œâ”€â”€â”¬â”€â”€â”
1 â”‚d â”‚  â”‚
  â”‚  â”‚  â”‚
  â””â”€â”€â”´â”€â”€â”˜
  Q1
```

**Dâ‚ = Xâ‚Qâ‚€**

**Dâ‚€:**
```
    Q1
  â”Œâ”€â”€â”¬â”€â”€â”¬â”€â”€â”¬â”€â”€â”
  â”‚0 â”‚0 â”‚d â”‚  â”‚
X â”‚â”‚1â”‚â”‚0â”‚â”‚d â”‚â”‚  â”‚
  â””â”€â”€â”´â”€â”€â”´â”€â”€â”´â”€â”€â”˜
     Qo
```

**Dâ‚€ = XÌ„.Qâ‚€ + XÌ„.Qâ‚ QÌ„â‚€ + ...**

---

## ğŸ“„ PÃ¡gina 22 - MÃ¡quina de Estados (continuaÃ§Ã£o)

### TÃ­tulo: "MS D = Most Significant Digit"

### Circuito prÃ¡tico

**Componentes:**
```
        '1'    â”‚SAÃDA/ISLâ”‚
 â”Œâ”€â”€â”         â”‚         â”‚
â”€â”¤D â”‚PST  Qâ”€â”€â–ºâ”‚  CLK    â”‚
 â”‚  â”‚CLK      â”‚         â”‚
 â”‚  â”‚RST  QÌ„  â”‚ RST     â”‚
 â””â”€â”€â”˜         â”‚         â”‚
              â”‚  +5V    â”‚
              â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
```

### ExercÃ­cio: Projete um circuito que gera a sequÃªncia
**SequÃªncia:** 0 â†’ 3 â†’ 0 ...

### Diagramas de estado

**Estado 1:**
```
  â”Œâ”€â”€â”€â”€â”€â”
  â”‚  A  â”‚  00
  â”‚ 2   â”‚
  â””â”€â”€â”€â”€â”€â”˜
     â†“
  â”Œâ”€â”€â”€â”€â”€â”
  â”‚  B  â”‚  11
  â”‚ 11  â”‚
  â””â”€â”€â”€â”€â”€â”˜
```

### Tabelas de transiÃ§Ã£o

**Tabela Qâ‚Qâ‚€:**
```
 PS   NC  Dâ‚  Dâ‚€
 A 00â”‚11â”‚ 1â”‚  1
 B 11â”‚00â”‚ 0â”‚  0
```

**Resultado:**
- Dâ‚‚ = QÌ„â‚.QÌ„â‚€ + X.Qâ‚€
- Dâ‚ = Qâ‚.Qâ‚€
- Dâ‚€ = 0

---

## ğŸ“„ PÃ¡gina 23 - Detectar SequÃªncias MOORE

### TÃ­tulo: "DETECTAR SEQUENCIA"

**04/12/2025**  
**Circuito de MOORE**

### Problema
**i) Detecta** cara - coleta  
**'0'** â†’ **'1'** = **SAÃDA = 1**

### Diagramas de estados

#### SoluÃ§Ã£o 1
```
  â•­â”€â”€â”€â•®
 â•±  A  â•²  x=0
â”‚ 10101â”‚ â†â”€â”
 â•²     â•±   â”‚
  â•°â”€â”¬â”€â•¯    â”‚
    â”‚x=1   â”‚
  â•­â”€â–¼â”€â•®    â”‚
 â•±  B  â•²   â”‚
â”‚ 0110 â”‚   â”‚
 â•²     â•±   â”‚
  â•°â”€â”€â”€â•¯    â”‚
           â”‚x=0
```

**Tabela de estado:**
| estado | x | SAÃDA DO circuito |
|--------|---|-------------------|
| A      |00 | 10101             |
| B      |01 | 0                 |
|        |10 | trazei Q grande   |

#### NÂ° do Estado = 2
**Estado:**
- MOORE = 2â°

**Ex. Q agena 20**
â†“
**Estadoâ‚‚â‚€ = 2áµŸ** (se.Ã©.f.f)

### SoluÃ§Ã£o 2 - Diagrama detalhado
```
  â•­â”€â”€â”€â•® 1/0     â•­â”€â”€â”€â•®
 â•±  A  â•²â”€â”€â”€â”€â”€â”€â”€â–¶â”‚  B â”‚
â”‚  x0  â”‚        â”‚ 1  â”‚
 â•²     â•±â—„â”€â”€â”€â”€â”€â”€â”€â”´â”€â”€â”€â”˜
  â•°â”€â”€â”€â•¯   0/0
```

#### Tabela Moore
| x | Qâ‚ | Qâ‚€ | Hienby | Dâ‚ | Dâ‚€ |
| - | -- | -- | ------ | -- | -- |
| 0 | 0  | 0  | 0      | 0  | 0  |
| 0 | 0  | 1  | 0      | 0  | 1  |
| 0 | 1  | 0  | 1      | 0  | 0  |
| 1 | 0  | 0  | 0      | 1  | 0  |
| ... | ... | ... | ...    | ... | ... |

### Mapas de simplificaÃ§Ã£o

**Igual ao anterior**
**anteriores**

**Variante Moore**

**VariaÃ§Ã£o 1** 
```
    x=0
  â•­â”€â”€â”€â•®
 â•±  A  â•²
â”‚  00  â”‚â—„â”€â”
 â•²     â•±  â”‚x=1
  â•°â”€â”¬â”€â•¯   â”‚
    â”‚x=1  â”‚
  â•­â”€â–¼â”€â•®   â”‚
 â•±  B  â•²  â”‚
â”‚ 01  â”‚â”€â”€â•¯
 â•²     â•± x=0
  â•°â”€â”€â”€â•¯
```

### Tabela PS/NS

| PS | NS | SAÃDA DE circuito |
|----|----|--------------------|
| 0  | 0  | 10101             |
| 1  | 1  | 01110             |

**Igual ao variade**  
**anteriores**

---

## ğŸ“„ PÃ¡gina 24 - Tabela EvoluÃ§Ã£o ESTADOS

### TÃ­tulo: "Tabela EvoluÃ§Ã£o ESTADOS"

**MEALY**

### Tabela principal INPUT e Estados

| INPUT | PS    | NS    | SAÃDA | D  |
|-------|-------|-------|-------|----|
| x     | Qâ‚ áµ›  | Qâ‚ áµ›  | MEALY |    |
| 0     | 0     | 0     | 0     | 1  |
| 0     | 0     | 1     | 0     | 0  |
| 0     | 1     | 0     | 0     | 0  |
| 1     | 1     | 0     | 1     | 0  |

**ExpressÃµes:**
- D = XÌ„QÌ„
- Sá´á´‡á´€ÊŸÊ = XQ

### Diagrama SAÃDA MEALY

**Circuito mostrado:**
```
  â”Œâ”€â”€â”€â”€â”€â”€â”  '1'      â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”
  â”‚ clk  â”‚  PST  Qâ”€â”€â–ºâ”‚ SAÃDA  â”‚
  â”‚      â”‚  CLK      â”‚ MEALY  â”‚
  â”‚      â”‚  RST  QÌ„  â”‚        â”‚
  â””â”€â”€â”€â”€â”€â”€â”˜           â””â”€â”€â”€â”€â”€â”€â”€â”€â”˜
              â”¬â”€â”¼â”€â”¼â”€â”¼â”€â”¼â”€â”¼â”€â”¼â”€â”¼â”€+5V
              â”‚
              âŠ¥
```

### Nota importante

**Detectar 1-1-0** â†’ A

**Pode-se intercalar**

**â†’ Procura Seq. NADO Exato**

### Diagrama de estados MEALY
```
     100
   â•­â”€â”€â”€â”€â”€â•®
  â•±   A   â•²
 â”‚    0   â”‚
  â•²       â•±
   â•°â”€â”€â”¬â”€â”€â•¯
      â”‚ 1/0
   â•­â”€â”€â–¼â”€â”€â•®
  â•±   B   â•²
 â”‚    1   â”‚ Assim quando acaba na sequÃªncia exata
  â•²       â•± â†’ onde a frequÃªncia enquanto nÃ£o recorta
   â•°â”€â”€â”¬â”€â”€â•¯ membro nada estÃ¡ o corrida
      â”‚     do inicio
   â•­â”€â”€â–¼â”€â”€â•®
  â•±   C   â•² 0â†’Output
 â”‚    0   â”‚ 1â†’ ... de onde comeÃ§ou
  â•²       â•±
   â•°â”€â”€â”€â”€â”€â•¯
```

---

## ğŸ“„ PÃ¡gina 25 - ImplementaÃ§Ã£o MEALY

### Diagrama de estados completo
```
     0/0        1/0       0/1
â•­â”€â”€â”€â•®â”€â”€â†’â•­â”€â”€â”€â•®â”€â”€â†’â•­â”€â”€â”€â•®â”€â”€â†’â•­â”€â”€â”€â•®
â”‚ A â”‚   â”‚ B â”‚   â”‚ C â”‚   â”‚   â”‚
â”‚1/0â”‚   â”‚0/0â”‚   â”‚1/0â”‚   â”‚   â”‚
â•°â”€â”€â”€â•¯â†â”€â”€â•°â”€â”€â”€â•¯   â•°â”€â”€â”€â•¯   â•°â”€â”€â”€â•¯
  0/0
```

### Tabelas de estado

#### Tabela PS/NS com MEALY
| x | Qâ‚™ Qâ‚€ | Qâ‚™ Qâ‚€ | Hierby | Dâ‚ | Dâ‚€ |
|---|-------|-------|--------|----|----|
| 0 | 0  0  | 0  0  | 0      | 0  | 0  |
| 1 | 0  0  | 0  1  | 0      | 0  | 1  |
| 0 | 0  1  | 1  0  | 0      | 1  | 0  |
| 1 | 0  1  | 0  1  | 0      | 0  | 1  |
| 0 | 1  0  | 0  0  | 1      | 0  | 0  |
| 1 | 1  0  | 0  1  | 0      | 0  | 1  |

### Mapas de Karnaugh

**Dâ‚:**
```
      Qâ‚
   â”Œâ”€â”€â”¬â”€â”€â”
x  â”‚0 â”‚d â”‚    Dâ‚ = XQÌ„â‚ + XQâ‚€ + XQÌ„â‚€QÌ„â‚
   â”‚0 â”‚1 â”‚
   â””â”€â”€â”´â”€â”€â”˜
    Qâ‚€
```

**Dâ‚€:**
```
      Qâ‚
   â”Œâ”€â”€â”¬â”€â”€â”
   â”‚0 â”‚1 â”‚1
x  â”‚1 â”‚0 â”‚
   â””â”€â”€â”´â”€â”€â”˜
    Qâ‚€
```

**Dâ‚€ = XÌ„.QÌ„â‚€ + XÌ„Qâ‚ QÌ„â‚€**

**MEALY:**
```
      Qâ‚
   â”Œâ”€â”€â”¬â”€â”€â”¬â”€â”€â”¬â”€â”€â”
   â”‚0 â”‚d â”‚0 â”‚1 â”‚
x  â”‚0 â”‚  â”‚1 â”‚0 â”‚
   â””â”€â”€â”´â”€â”€â”´â”€â”€â”´â”€â”€â”˜
    Qâ‚€
```

**MEALY = XÌ„Qâ‚**

---

## ğŸ“„ PÃ¡gina 26 - Circuito MEALY Implementado

### Circuito completo desenhado

**Componentes principais:**
```
         x
  â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”    '1'   â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”
  â”‚             â”‚  PST     â”‚        â”‚
â”€â”€â”¤  D      Q  â”œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â–ºâ”‚   Q    â”‚
  â”‚             â”‚  CLK     â”‚        â”‚
  â”‚         QÌ„  â”œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â–ºâ”‚   Ã˜Ì„   â”‚
  â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜  RST     â””â”€â”€â”€â”€â”€â”€â”€â”€â”˜
                   +5V
```

### LigaÃ§Ãµes lÃ³gicas
- Portas AND e OR para implementar funÃ§Ãµes Dâ‚, Dâ‚€
- SaÃ­da MEALY derivada das portas lÃ³gicas
- Clock compartilhado
- AlimentaÃ§Ã£o +5V

### Nota de rodapÃ©
**16/12**

**Variante de Moore**

**saÃ­das MOORE ?**

---

## ğŸ“„ PÃ¡gina 27 - Variante Moore (2 SoluÃ§Ãµes)

### SoluÃ§Ã£o 1
```
     â•­â”€â”€â”€â•®
    â•±  A  â•² 10101
   â”‚ 10101â”‚ â—„â”€â”
    â•²     â•±   â”‚Î±
     â•°â”€â”¬â”€â•¯    â”‚
       â”‚      â”‚
     â•­â”€â–¼â”€â•®    â”‚
    â•±  B  â•²   â”‚
   â”‚ 0110 â”‚â”€â”€â”€â•¯
    â•²     â•±
     â•°â”€â”€â”€â•¯
```

### SoluÃ§Ã£o 2
```
      xÌ„
     â•­â”€â”€â”€â•®
    â•±  A  â•² ##
   â”‚  #0  â”‚â—„â”€â”€â”
    â•²     â•±   â”‚Î±
     â•°â”€â”¬â”€â•¯    â”‚
       â”‚x     â”‚
     â•­â”€â–¼â”€â•®    â”‚
    â•±  B  â•²   â”‚
   â”‚  1   â”‚   â”‚pode ter um Morse
    â•²     â•±   â”‚eu sempre que
     â•°â”€â”€â”€â•¯â”€â”€â”€â”€â”˜ *x* Linhas e anterior

             igual ao variade
             anteriores
```

### Tabelas de estado

**Solucao 1:**

| Qnâ° Nâ‚ | s5 s4 s3 s2 s1 | x |
| ------- | -------------- | - |
| 0       | 1  0  1  0  1  | 1 |
| 1       | 0  1  1  0  -  | 0 |

**SoluÃ§Ã£o 2:**
| PS | NS | SAÃDA DO circuito |
|----|----|--------------------|
| 0  | 1  | 0101              |
| 1  | 0  | 01110             |

**Igual as variade anteriores**

---

## ğŸ“„ PÃ¡gina 28 - Tabela EvoluÃ§Ã£o (Final)

### Tabela de evoluÃ§Ã£o completa

| x | PS  | NS  | SAÃDA |
|---|-----|-----|-------|
| 0 | 00  | 00  | Hooly |
| 1 | 00  | 01  | 0 0   |
| 0 | 01  | 00  | 0 1   |
| 1 | 01  | 10  | 0 1   |
| 0 | 10  | 00  | 1 0   |
| 1 | 10  | 01  | 1 0   |

### Mapas de Karnaugh finais

**Sâ‚:**
```
      Qâ‚
   â”Œâ”€â”€â”¬â”€â”€â”¬â”€â”€â”¬â”€â”€â”
x  â”‚0 â”‚0 â”‚1 â”‚1 â”‚  Sâ‚ = Qâ‚
   â”‚0 â”‚0 â”‚  â”‚  â”‚
   â””â”€â”€â”´â”€â”€â”´â”€â”€â”´â”€â”€â”˜
    Qâ‚€
```

**Sâ‚€:**
```
      Qâ‚
   â”Œâ”€â”€â”¬â”€â”€â”¬â”€â”€â”¬â”€â”€â”
x  â”‚0 â”‚d â”‚0 â”‚  â”‚
   â”‚1 â”‚0 â”‚d â”‚0 â”‚
   â””â”€â”€â”´â”€â”€â”´â”€â”€â”´â”€â”€â”˜
    Qâ‚€
```

**Dâ‚:**
```
      Qâ‚
   â”Œâ”€â”€â”¬â”€â”€â”¬â”€â”€â”¬â”€â”€â”
x  â”‚0 â”‚0 â”‚d â”‚0 â”‚  Dâ‚ = X.Qâ‚€.Qâ‚ + Xâ‚.Qâ‚€.QÌ„â‚
   â”‚0 â”‚1 â”‚d â”‚0 â”‚
   â””â”€â”€â”´â”€â”€â”´â”€â”€â”´â”€â”€â”˜
    Qâ‚€
```

**Dâ‚€:**
```
      Qâ‚
   â”Œâ”€â”€â”¬â”€â”€â”¬â”€â”€â”¬â”€â”€â”
x  â”‚0 â”‚0 â”‚0 â”‚  â”‚  Dâ‚€ = XÌ„.Qâ‚ + Qâ‚.QÌ„â‚€.dâ‚
   â”‚1 â”‚0 â”‚d â”‚  â”‚
   â””â”€â”€â”´â”€â”€â”´â”€â”€â”´â”€â”€â”˜
    Qâ‚€
```

---

## ğŸ“ Resumo de Conceitos por Tema

### 1ï¸âƒ£ Multiplexadores e Demultiplexadores
**Ver pÃ¡gina de teoria separada (Teoria_MUX_DEMUX.md)**
- MUX: n entradas â†’ 1 saÃ­da
- DEMUX: 1 entrada â†’ n saÃ­das  
- FÃ³rmula: n = 2^k (k = bits de controlo)

### 2ï¸âƒ£ SimplificaÃ§Ã£o com Karnaugh
- **2 variÃ¡veis:** 4 cÃ©lulas (2Â²)
- **3 variÃ¡veis:** 8 cÃ©lulas (2Â³)
- **4 variÃ¡veis:** 16 cÃ©lulas (2â´)
- **Regra:** Agrupar em potÃªncias de 2 (1, 2, 4, 8, 16)

### 3ï¸âƒ£ Circuitos Integrados 74-series
- **74LC86:** XOR
- **74LC00:** NAND
- **74LC08:** AND
- **74LC04:** NOT (inversores)
- **AlimentaÃ§Ã£o:** 5V (padrÃ£o TTL)

### 4ï¸âƒ£ Flip-Flops
**LATCH:**
- Armazena estado
- SensÃ­vel ao nÃ­vel (level-triggered)

**FLIP-FLOP D:**
- Armazena no flanco do clock (edge-triggered)
- Q = D (no flanco de subida)
- PRE/SET â†’ Q = 1
- RESET â†’ Q = 0

**FLIP-FLOP JK:**
- Mais versÃ¡til
- J=K=1 â†’ toggle (inverte)

### 5ï¸âƒ£ MÃ¡quinas de Estados

**MOORE:**
- SaÃ­da depende **apenas do estado atual**
- SaÃ­da = f(estado)
- Mais estÃ¡vel mas pode precisar mais estados

**MEALY:**
- SaÃ­da depende do **estado e entrada**
- SaÃ­da = f(estado, entrada)
- Menos estados mas saÃ­das podem ser instÃ¡veis

### 6ï¸âƒ£ DiferenÃ§as MOORE vs MEALY
| Aspeto | MOORE | MEALY |
|--------|-------|-------|
| SaÃ­da depende de | Estado apenas | Estado + Entrada |
| NÃºmero de estados | Geralmente mais | Geralmente menos |
| Estabilidade | Mais estÃ¡vel | Pode ser instÃ¡vel |
| Velocidade | Mais lenta | Mais rÃ¡pida |

---

## ğŸ¯ Dicas de Estudo

### Para Provas
1. **Dominar Karnaugh** - Essencial para simplificaÃ§Ã£o
2. **Praticar MUX/DEMUX** - Comum em exercÃ­cios
3. **Flip-Flops** - Saber tabelas verdade de cor
4. **MÃ¡quinas de Estados** - Desenhar diagramas rapidamente
5. **ImplementaÃ§Ã£o fÃ­sica** - Conhecer CIs 74-series

### Checklist de ExercÃ­cios
- [ ] Simplificar funÃ§Ã£o com Karnaugh (2, 3, 4 var)
- [ ] Implementar funÃ§Ã£o com MUX
- [ ] Desenhar diagrama de estados (Moore/Mealy)
- [ ] Criar tabela de transiÃ§Ã£o de estados
- [ ] Implementar circuito com FF-D ou FF-JK
- [ ] Converter entre Moore e Mealy

### Erros Comuns âš ï¸
- Esquecer de agrupar em potÃªncias de 2 no Karnaugh
- Confundir Moore e Mealy
- NÃ£o considerar PRE/SET e RESET em FF
- Esquecer que saÃ­da de MOORE depende sÃ³ do estado
- NÃ£o verificar condiÃ§Ãµes de "don't care" (d)

---

**Ãšltima atualizaÃ§Ã£o:** Fevereiro 2026  
**PÃ¡ginas analisadas:** 28  
**Fonte:** Caderno digitalizado ISD

---

## ğŸ“š Recursos Complementares

### Simuladores Recomendados
- **Logisim Evolution** - SimulaÃ§Ã£o de circuitos digitais
- **Quartus** - Para FPGA (mais avanÃ§ado)
- **CircuitVerse** - Online, bom para MUX/FF

### Para Praticar
- Fazer diagramas de estado para sequÃªncias diferentes
- Implementar detectores de padrÃµes (00, 01, 10, etc.)
- Criar contadores com FF
- Simplificar funÃ§Ãµes complexas com Karnaugh

**Boa sorte nos estudos! ğŸš€**

---

## Ver tambem

- [[01_Conversao_de_Bases]] â€” Conversao entre bases numericas
- [[05_Teoria_MUX_DEMUX]] â€” Resumo teorico MUX e DEMUX
- [[06_Slides_MUX_DEMUX]] â€” Slides ISPGAYA MUX/DEMUX
- [[07_Circuitos_Integrados_TTL]] â€” Familia 74LS, pinouts
- [[03_LED]] â€” Tipos, cores, calculo de resistencia
- [[02_Resistencias]] â€” Codigo de cores, tipos
- [[08_VHDL]] â€” Descricao de hardware em VHDL
- [[99_guia_estudo_isd]] â€” Guia de estudo para testes
- [[00_ISD_Index]] â€” Indice geral ISD
