# 组合逻辑电路

### 使用单一逻辑门设计两级门电路

#### 全用与非门

##### 方法一：

给出最简与或式 $F=A+B+C$，使用摩根定理，得到
$$
\overline F = \overline{A+B+C} = \overline A \cdot \overline B \cdot \overline C
$$
从而
$$
F = \overline{ \overline A \cdot \overline B \cdot \overline C}
$$
就可以全部用与非门(NAND)实现

##### 方法二：
1. 找出 $F$ 的最简**积之和式**
2. 画出二级与或电路
3. 用与非门替换所有逻辑门
4. 将连接输出门的所有单个变量取反

#### 全用或非门

##### 方法一：

给出最简与或式 $F$，将其取两次次对偶 $(F^D)^D$（中途需要作化简处理）

> 取对偶就是将所有加法变成乘法，乘法变成加法

例如给出 $F=\overline A C + B \overline C + A \overline B$

取一次对偶得 $F^D = (\overline A + C)(B + \overline C)(A + \overline B)$

展开化简得到 $F^D = ABC + \overline A \cdot \overline B \cdot \overline C$

再摩根定理，$F^D = \overline{\overline{\overline A \cdot \overline B \cdot \overline C}\cdot\overline{ABC}}$

再取一次对偶（才与原来相等），$(F^D)^D = \overline{\overline{A+B+C}+\overline{\overline A + \overline B + \overline C}}$ 

##### 方法二：

1. 找出 $F$ 的最简**和之积式**
2. 画出二级与或电路
3. 用或非门替换所有逻辑门
4. 将连接输出门的所有单个变量取反

#### 全用与或非门 ？？

给出最简与或式 $F$，将其两次取反

如 $F = \overline A C + $



|   | 与非门  | 或非门|
|---|---|---|
|  提供 | 最简积之和式  | 最简和之积式 |
|  所有门换成 | 与非门  | 或非门 |
|  最后处理 | 连接输出门的所有单个变量取反  | 将连接输出门的所有单个变量取反 |



### 多输出电路设计

代数法：对 $F_1$ 和 $F_2$ 寻求共享项，追求整体最简

卡诺图法：分别画出 $F_1$ 和 $F_2$ 的卡诺图，两张图一起看，保证两张图有尽可能多的相同位置相同形状的圈（这些都是共享项），而不要为了画圈而画圈，也就是要顾全局顾整体，个别图的圈做一些取舍


### 组合逻辑电路设计实例

> 详见慕课 5.2 节 PPT

+ 三人表决器
+ 举重比赛裁判电路
+ 操作码形成器（存在互斥约束）
+ 2 位二进制数平方运算电路 $Y=X^2$

## 加法器

### 半加器

对两个 1 位二进制数 $a_i,b_i$ 执行相加运算

由于可能产生进位，所以输出也需要 2 位

$S_i$ 表示逻辑相加的结果，$C_i$ 表示向高位的进位

| $a_i$  | $b_i$  | $S_i$ | $C_i$ |
|---|---|---|---|
| 0  | 0  | 0 | 0 |
| 0  | 1  | 1 | 0 |
| 1  | 0  | 1 | 0 |
| 1  | 1  | 0 | 1 |

观察得知
$$
S_i=a_i \otimes b_i \\
C_i=a_i b_i
$$

也可以全用与非门实现

### 全加器

输入：
+ $a_i,b_i$ 表示两个要相加的 1 位二进制数
+ $C_{i-1}$ 表示来自上一个计算的进位

输出：

$S_i$ 表示逻辑相加的结果，$C_i$ 表示向高位的进位

| $a_i$  | $b_i$  | $C_{i-1}$ | $S_i$ | $C_i$ |
|---|---|---|---|---|
| 0 | 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 1 | 0 |
| 0 | 1 | 0 | 1 | 0 |
| 0 | 1 | 1 | 0 | 1 |
| 1 | 0 | 0 | 1 | 0 |
| 1 | 0 | 1 | 0 | 1 |
| 1 | 1 | 0 | 0 | 1 |
| 1 | 1 | 1 | 1 | 1 |

$$
S_i=a_i \otimes b_i \otimes C_{i-1}\\
C_i=(a_i \otimes b_i)C_{i-1} + a_i b_i
$$

另外的方法：使用半加器实现全加器

![](https://cjpark-1304138896.cos.ap-guangzhou.myqcloud.com/note_img/20211108205118.png)

全加器的典型芯片：
+ 74LS82 2-bit adder
+ 74LS283 4-bit adder



## 三态门 Three-State Buffers

商品名称叫缓冲器

输出有 0，1，Z（高阻态）

其中 0 和 1 称工作状态，Z 称隔离状态

三态门有一个使能端，一般是高电平有效，如果它给了低电平，则输出端是高阻态  

高阻态相当于该门同它连接的电路处于断开状态
 
 应用：
 + 三态总线
 + 管脚输入输出可编程

## 全减器



## OC 门

## 有限扇入门设计

扇入系数：门电路允许的输入端的个数

扇出系数：逻辑门输出端连接同类门的最多个数，反映逻辑门的带负载能力



## 险象

门延迟：可能引发非预期的尖峰干扰（对组合逻辑电路影响不大，对时序电路影响很大）

逻辑冒险
