# 作者介绍
Jian Yang，复旦软院毕业，加州大学圣迭戈分校博士，现在在Google；Steven Swanson，Jian Yang的博士导师，NOVA那篇论文的指导老师

# 目的与背景
NVM经过多年研制，已经成功商用，但是实际的硬件与之前模拟还是会有很大的区别，所以这次是要给出真实硬件上的测试报告。


# 实验方法与背景
## 方法
1. 使用Effective Write Ratio(EWR)指标来评估写放大，EWR是iMC写的数据量与介质写入数据量的比值。
2. EWR与带宽也成正比。
3. 当要iMC写入的内容比buffer小的时候，会出现IO合并的现象，会导致EWR小于1。当iMC写入的内容比buffer大的时候，需要先将buffer中的内容写会，等到下次再写入的时候再读回再次写入。使用以上方法可以得到XPBuffer的大小

## 结果
1. 避免小于256字节的随机访问
    - 否则会出现写放大，EWR过低，当写入粒度为64B时，EWR=0.25，当写入粒度为256B时，EWR=0.98
    - XPBuffer会负责将粒度提升到256B
2. 使用ntstore来传输和控制缓存失效
    - clwb有更低的时延，ntstore有更大的带宽，带宽差距将近一半，时延差距不是很大
3. 控制并发线程数
    1. XPBuffer的争用，争用多了就会增加刷介质的次数
    2. iMC的争用，根源还是介质太慢，导致Write Pending Queues（WPQ）满了
4. 避免跨NUMA节点的访问
5. 一条PM的读带宽可以到6.6GB， 写带宽可以到2.3GB，6条PM的话可以将读性能提高5.8倍，将写性能提高5.6倍


# 结论
1. 避免小于256字节的随机访问
2. 使用ntstore来传输和控制缓存失效
3. 控制并发线程数
4. 避免跨NUMA节点的访问


# 实际使用指南
## 精准控制AEP状态的指令
### CLFLUSH
CLFLUSH（Cache Line Flush，缓存行刷回）能够把指定缓存行（Cache Line）从所有级缓存中淘汰，若该缓存行中的数据被修改过，则将该数据写入主存；支持现状：目前主流处理器均支持该指令。
[![oe4sxA.png](https://z3.ax1x.com/2021/11/27/oe4sxA.png)](https://imgtu.com/i/oe4sxA)


### CLFLUSHOPT
CLFLUSHOPT（Optimized CLFLUSH，优化的缓存行刷回）作用与 CLFLUSH 相似，但其之间的指令级并行度更高，比如在访问不同 CacheLine 时，CLFLUHOPT 可以乱序执行。
[![oe4crt.png](https://z3.ax1x.com/2021/11/27/oe4crt.png)](https://imgtu.com/i/oe4crt)


### CLWB
CLWB（Cache Line Write Back，缓存行写回）作用与 CLFLUSHOPT 相似，但在将缓存行中的数据写回之后，该缓存行仍将呈现为未被修改过的状态。
[![oe4RVf.png](https://z3.ax1x.com/2021/11/27/oe4RVf.png)](https://imgtu.com/i/oe4RVf)


### NT STORES
NT STORES（Non­Temporal stores） 是一系列用于存储不同字长数据的指令，其包括 MOVNTDQ 等。NT Stores 指令在传输数据时能够绕过缓存，而直接将数据写入主存。

