/***************************************************************************
 *     Copyright (c) 1999-2011, Broadcom Corporation
 *     All Rights Reserved
 *     Confidential Property of Broadcom Corporation
 *
 *
 * THIS SOFTWARE MAY ONLY BE USED SUBJECT TO AN EXECUTED SOFTWARE LICENSE
 * AGREEMENT  BETWEEN THE USER AND BROADCOM.  YOU HAVE NO RIGHT TO USE OR
 * EXPLOIT THIS MATERIAL EXCEPT SUBJECT TO THE TERMS OF SUCH AN AGREEMENT.
 *
 * $brcm_Workfile: bchp_aio_intd0.h $
 * $brcm_Revision: Hydra_Software_Devel/2 $
 * $brcm_Date: 12/7/11 1:22p $
 *
 * Module Description:
 *                     DO NOT EDIT THIS FILE DIRECTLY
 *
 * This module was generated magically with RDB from a source description
 * file. You must edit the source file for changes to be made to this file.
 *
 *
 * Date:           Generated on         Tue Dec  6 18:45:22 2011
 *                 MD5 Checksum         d41d8cd98f00b204e9800998ecf8427e
 *
 * Compiled with:  RDB Utility          combo_header.pl
 *                 RDB Parser           3.0
 *                 unknown              unknown
 *                 Perl Interpreter     5.008008
 *                 Operating System     linux
 *
 * Revision History:
 *
 * $brcm_Log: /magnum/basemodules/chp/7435/rdb/a0/bchp_aio_intd0.h $
 * 
 * Hydra_Software_Devel/2   12/7/11 1:22p mward
 * SW7435-3: Synced up with central rdb.
 *
 ***************************************************************************/

#ifndef BCHP_AIO_INTD0_H__
#define BCHP_AIO_INTD0_H__

/***************************************************************************
 *AIO_INTD0 - Audio I/O Interrupts to DSP 0
 ***************************************************************************/
#define BCHP_AIO_INTD0_INT_STATUS                0x00c80200 /* DSP Interrupt Status Register */
#define BCHP_AIO_INTD0_INT_SET                   0x00c80204 /* DSP Interrupt Set Register */
#define BCHP_AIO_INTD0_INT_CLEAR                 0x00c80208 /* DSP Interrupt Clear Register */
#define BCHP_AIO_INTD0_MASK_STATUS               0x00c8020c /* DSP Interrupt Mask Status Register */
#define BCHP_AIO_INTD0_MASK_SET                  0x00c80210 /* DSP Interrupt Mask Set Register */
#define BCHP_AIO_INTD0_MASK_CLEAR                0x00c80214 /* DSP Interrupt Mask Clear Register */

/***************************************************************************
 *INT_STATUS - DSP Interrupt Status Register
 ***************************************************************************/
/* AIO_INTD0 :: INT_STATUS :: reserved0 [31:15] */
#define BCHP_AIO_INTD0_INT_STATUS_reserved0_MASK                   0xffff8000
#define BCHP_AIO_INTD0_INT_STATUS_reserved0_SHIFT                  15

/* AIO_INTD0 :: INT_STATUS :: HDMIRX [14:14] */
#define BCHP_AIO_INTD0_INT_STATUS_HDMIRX_MASK                      0x00004000
#define BCHP_AIO_INTD0_INT_STATUS_HDMIRX_SHIFT                     14
#define BCHP_AIO_INTD0_INT_STATUS_HDMIRX_DEFAULT                   0x00000000

/* AIO_INTD0 :: INT_STATUS :: SPDIFRX [13:13] */
#define BCHP_AIO_INTD0_INT_STATUS_SPDIFRX_MASK                     0x00002000
#define BCHP_AIO_INTD0_INT_STATUS_SPDIFRX_SHIFT                    13
#define BCHP_AIO_INTD0_INT_STATUS_SPDIFRX_DEFAULT                  0x00000000

/* AIO_INTD0 :: INT_STATUS :: FMM_BF0 [12:12] */
#define BCHP_AIO_INTD0_INT_STATUS_FMM_BF0_MASK                     0x00001000
#define BCHP_AIO_INTD0_INT_STATUS_FMM_BF0_SHIFT                    12
#define BCHP_AIO_INTD0_INT_STATUS_FMM_BF0_DEFAULT                  0x00000000

/* AIO_INTD0 :: INT_STATUS :: FMM_BF1 [11:11] */
#define BCHP_AIO_INTD0_INT_STATUS_FMM_BF1_MASK                     0x00000800
#define BCHP_AIO_INTD0_INT_STATUS_FMM_BF1_SHIFT                    11
#define BCHP_AIO_INTD0_INT_STATUS_FMM_BF1_DEFAULT                  0x00000000

/* AIO_INTD0 :: INT_STATUS :: FMM_BF2 [10:10] */
#define BCHP_AIO_INTD0_INT_STATUS_FMM_BF2_MASK                     0x00000400
#define BCHP_AIO_INTD0_INT_STATUS_FMM_BF2_SHIFT                    10
#define BCHP_AIO_INTD0_INT_STATUS_FMM_BF2_DEFAULT                  0x00000000

/* AIO_INTD0 :: INT_STATUS :: FMM_DP0_1 [09:09] */
#define BCHP_AIO_INTD0_INT_STATUS_FMM_DP0_1_MASK                   0x00000200
#define BCHP_AIO_INTD0_INT_STATUS_FMM_DP0_1_SHIFT                  9
#define BCHP_AIO_INTD0_INT_STATUS_FMM_DP0_1_DEFAULT                0x00000000

/* AIO_INTD0 :: INT_STATUS :: FMM_DP0_0 [08:08] */
#define BCHP_AIO_INTD0_INT_STATUS_FMM_DP0_0_MASK                   0x00000100
#define BCHP_AIO_INTD0_INT_STATUS_FMM_DP0_0_SHIFT                  8
#define BCHP_AIO_INTD0_INT_STATUS_FMM_DP0_0_DEFAULT                0x00000000

/* AIO_INTD0 :: INT_STATUS :: FMM_SRC0 [07:07] */
#define BCHP_AIO_INTD0_INT_STATUS_FMM_SRC0_MASK                    0x00000080
#define BCHP_AIO_INTD0_INT_STATUS_FMM_SRC0_SHIFT                   7
#define BCHP_AIO_INTD0_INT_STATUS_FMM_SRC0_DEFAULT                 0x00000000

/* AIO_INTD0 :: INT_STATUS :: FMM_SRC1 [06:06] */
#define BCHP_AIO_INTD0_INT_STATUS_FMM_SRC1_MASK                    0x00000040
#define BCHP_AIO_INTD0_INT_STATUS_FMM_SRC1_SHIFT                   6
#define BCHP_AIO_INTD0_INT_STATUS_FMM_SRC1_DEFAULT                 0x00000000

/* AIO_INTD0 :: INT_STATUS :: FMM_MB [05:05] */
#define BCHP_AIO_INTD0_INT_STATUS_FMM_MB_MASK                      0x00000020
#define BCHP_AIO_INTD0_INT_STATUS_FMM_MB_SHIFT                     5
#define BCHP_AIO_INTD0_INT_STATUS_FMM_MB_DEFAULT                   0x00000000

/* AIO_INTD0 :: INT_STATUS :: FMM_MS [04:04] */
#define BCHP_AIO_INTD0_INT_STATUS_FMM_MS_MASK                      0x00000010
#define BCHP_AIO_INTD0_INT_STATUS_FMM_MS_SHIFT                     4
#define BCHP_AIO_INTD0_INT_STATUS_FMM_MS_DEFAULT                   0x00000000

/* AIO_INTD0 :: INT_STATUS :: FMM_OP [03:03] */
#define BCHP_AIO_INTD0_INT_STATUS_FMM_OP_MASK                      0x00000008
#define BCHP_AIO_INTD0_INT_STATUS_FMM_OP_SHIFT                     3
#define BCHP_AIO_INTD0_INT_STATUS_FMM_OP_DEFAULT                   0x00000000

/* AIO_INTD0 :: INT_STATUS :: FMM_IOP [02:02] */
#define BCHP_AIO_INTD0_INT_STATUS_FMM_IOP_MASK                     0x00000004
#define BCHP_AIO_INTD0_INT_STATUS_FMM_IOP_SHIFT                    2
#define BCHP_AIO_INTD0_INT_STATUS_FMM_IOP_DEFAULT                  0x00000000

/* AIO_INTD0 :: INT_STATUS :: DAC1 [01:01] */
#define BCHP_AIO_INTD0_INT_STATUS_DAC1_MASK                        0x00000002
#define BCHP_AIO_INTD0_INT_STATUS_DAC1_SHIFT                       1
#define BCHP_AIO_INTD0_INT_STATUS_DAC1_DEFAULT                     0x00000000

/* AIO_INTD0 :: INT_STATUS :: DAC0 [00:00] */
#define BCHP_AIO_INTD0_INT_STATUS_DAC0_MASK                        0x00000001
#define BCHP_AIO_INTD0_INT_STATUS_DAC0_SHIFT                       0
#define BCHP_AIO_INTD0_INT_STATUS_DAC0_DEFAULT                     0x00000000

/***************************************************************************
 *INT_SET - DSP Interrupt Set Register
 ***************************************************************************/
/* AIO_INTD0 :: INT_SET :: reserved0 [31:15] */
#define BCHP_AIO_INTD0_INT_SET_reserved0_MASK                      0xffff8000
#define BCHP_AIO_INTD0_INT_SET_reserved0_SHIFT                     15

/* AIO_INTD0 :: INT_SET :: HDMIRX [14:14] */
#define BCHP_AIO_INTD0_INT_SET_HDMIRX_MASK                         0x00004000
#define BCHP_AIO_INTD0_INT_SET_HDMIRX_SHIFT                        14
#define BCHP_AIO_INTD0_INT_SET_HDMIRX_DEFAULT                      0x00000000

/* AIO_INTD0 :: INT_SET :: SPDIFRX [13:13] */
#define BCHP_AIO_INTD0_INT_SET_SPDIFRX_MASK                        0x00002000
#define BCHP_AIO_INTD0_INT_SET_SPDIFRX_SHIFT                       13
#define BCHP_AIO_INTD0_INT_SET_SPDIFRX_DEFAULT                     0x00000000

/* AIO_INTD0 :: INT_SET :: FMM_BF0 [12:12] */
#define BCHP_AIO_INTD0_INT_SET_FMM_BF0_MASK                        0x00001000
#define BCHP_AIO_INTD0_INT_SET_FMM_BF0_SHIFT                       12
#define BCHP_AIO_INTD0_INT_SET_FMM_BF0_DEFAULT                     0x00000000

/* AIO_INTD0 :: INT_SET :: FMM_BF1 [11:11] */
#define BCHP_AIO_INTD0_INT_SET_FMM_BF1_MASK                        0x00000800
#define BCHP_AIO_INTD0_INT_SET_FMM_BF1_SHIFT                       11
#define BCHP_AIO_INTD0_INT_SET_FMM_BF1_DEFAULT                     0x00000000

/* AIO_INTD0 :: INT_SET :: FMM_BF2 [10:10] */
#define BCHP_AIO_INTD0_INT_SET_FMM_BF2_MASK                        0x00000400
#define BCHP_AIO_INTD0_INT_SET_FMM_BF2_SHIFT                       10
#define BCHP_AIO_INTD0_INT_SET_FMM_BF2_DEFAULT                     0x00000000

/* AIO_INTD0 :: INT_SET :: FMM_DP0_1 [09:09] */
#define BCHP_AIO_INTD0_INT_SET_FMM_DP0_1_MASK                      0x00000200
#define BCHP_AIO_INTD0_INT_SET_FMM_DP0_1_SHIFT                     9
#define BCHP_AIO_INTD0_INT_SET_FMM_DP0_1_DEFAULT                   0x00000000

/* AIO_INTD0 :: INT_SET :: FMM_DP0_0 [08:08] */
#define BCHP_AIO_INTD0_INT_SET_FMM_DP0_0_MASK                      0x00000100
#define BCHP_AIO_INTD0_INT_SET_FMM_DP0_0_SHIFT                     8
#define BCHP_AIO_INTD0_INT_SET_FMM_DP0_0_DEFAULT                   0x00000000

/* AIO_INTD0 :: INT_SET :: FMM_SRC0 [07:07] */
#define BCHP_AIO_INTD0_INT_SET_FMM_SRC0_MASK                       0x00000080
#define BCHP_AIO_INTD0_INT_SET_FMM_SRC0_SHIFT                      7
#define BCHP_AIO_INTD0_INT_SET_FMM_SRC0_DEFAULT                    0x00000000

/* AIO_INTD0 :: INT_SET :: FMM_SRC1 [06:06] */
#define BCHP_AIO_INTD0_INT_SET_FMM_SRC1_MASK                       0x00000040
#define BCHP_AIO_INTD0_INT_SET_FMM_SRC1_SHIFT                      6
#define BCHP_AIO_INTD0_INT_SET_FMM_SRC1_DEFAULT                    0x00000000

/* AIO_INTD0 :: INT_SET :: FMM_MB [05:05] */
#define BCHP_AIO_INTD0_INT_SET_FMM_MB_MASK                         0x00000020
#define BCHP_AIO_INTD0_INT_SET_FMM_MB_SHIFT                        5
#define BCHP_AIO_INTD0_INT_SET_FMM_MB_DEFAULT                      0x00000000

/* AIO_INTD0 :: INT_SET :: FMM_MS [04:04] */
#define BCHP_AIO_INTD0_INT_SET_FMM_MS_MASK                         0x00000010
#define BCHP_AIO_INTD0_INT_SET_FMM_MS_SHIFT                        4
#define BCHP_AIO_INTD0_INT_SET_FMM_MS_DEFAULT                      0x00000000

/* AIO_INTD0 :: INT_SET :: FMM_OP [03:03] */
#define BCHP_AIO_INTD0_INT_SET_FMM_OP_MASK                         0x00000008
#define BCHP_AIO_INTD0_INT_SET_FMM_OP_SHIFT                        3
#define BCHP_AIO_INTD0_INT_SET_FMM_OP_DEFAULT                      0x00000000

/* AIO_INTD0 :: INT_SET :: FMM_IOP [02:02] */
#define BCHP_AIO_INTD0_INT_SET_FMM_IOP_MASK                        0x00000004
#define BCHP_AIO_INTD0_INT_SET_FMM_IOP_SHIFT                       2
#define BCHP_AIO_INTD0_INT_SET_FMM_IOP_DEFAULT                     0x00000000

/* AIO_INTD0 :: INT_SET :: DAC1 [01:01] */
#define BCHP_AIO_INTD0_INT_SET_DAC1_MASK                           0x00000002
#define BCHP_AIO_INTD0_INT_SET_DAC1_SHIFT                          1
#define BCHP_AIO_INTD0_INT_SET_DAC1_DEFAULT                        0x00000000

/* AIO_INTD0 :: INT_SET :: DAC0 [00:00] */
#define BCHP_AIO_INTD0_INT_SET_DAC0_MASK                           0x00000001
#define BCHP_AIO_INTD0_INT_SET_DAC0_SHIFT                          0
#define BCHP_AIO_INTD0_INT_SET_DAC0_DEFAULT                        0x00000000

/***************************************************************************
 *INT_CLEAR - DSP Interrupt Clear Register
 ***************************************************************************/
/* AIO_INTD0 :: INT_CLEAR :: reserved0 [31:15] */
#define BCHP_AIO_INTD0_INT_CLEAR_reserved0_MASK                    0xffff8000
#define BCHP_AIO_INTD0_INT_CLEAR_reserved0_SHIFT                   15

/* AIO_INTD0 :: INT_CLEAR :: HDMIRX [14:14] */
#define BCHP_AIO_INTD0_INT_CLEAR_HDMIRX_MASK                       0x00004000
#define BCHP_AIO_INTD0_INT_CLEAR_HDMIRX_SHIFT                      14
#define BCHP_AIO_INTD0_INT_CLEAR_HDMIRX_DEFAULT                    0x00000000

/* AIO_INTD0 :: INT_CLEAR :: SPDIFRX [13:13] */
#define BCHP_AIO_INTD0_INT_CLEAR_SPDIFRX_MASK                      0x00002000
#define BCHP_AIO_INTD0_INT_CLEAR_SPDIFRX_SHIFT                     13
#define BCHP_AIO_INTD0_INT_CLEAR_SPDIFRX_DEFAULT                   0x00000000

/* AIO_INTD0 :: INT_CLEAR :: FMM_BF0 [12:12] */
#define BCHP_AIO_INTD0_INT_CLEAR_FMM_BF0_MASK                      0x00001000
#define BCHP_AIO_INTD0_INT_CLEAR_FMM_BF0_SHIFT                     12
#define BCHP_AIO_INTD0_INT_CLEAR_FMM_BF0_DEFAULT                   0x00000000

/* AIO_INTD0 :: INT_CLEAR :: FMM_BF1 [11:11] */
#define BCHP_AIO_INTD0_INT_CLEAR_FMM_BF1_MASK                      0x00000800
#define BCHP_AIO_INTD0_INT_CLEAR_FMM_BF1_SHIFT                     11
#define BCHP_AIO_INTD0_INT_CLEAR_FMM_BF1_DEFAULT                   0x00000000

/* AIO_INTD0 :: INT_CLEAR :: FMM_BF2 [10:10] */
#define BCHP_AIO_INTD0_INT_CLEAR_FMM_BF2_MASK                      0x00000400
#define BCHP_AIO_INTD0_INT_CLEAR_FMM_BF2_SHIFT                     10
#define BCHP_AIO_INTD0_INT_CLEAR_FMM_BF2_DEFAULT                   0x00000000

/* AIO_INTD0 :: INT_CLEAR :: FMM_DP0_1 [09:09] */
#define BCHP_AIO_INTD0_INT_CLEAR_FMM_DP0_1_MASK                    0x00000200
#define BCHP_AIO_INTD0_INT_CLEAR_FMM_DP0_1_SHIFT                   9
#define BCHP_AIO_INTD0_INT_CLEAR_FMM_DP0_1_DEFAULT                 0x00000000

/* AIO_INTD0 :: INT_CLEAR :: FMM_DP0_0 [08:08] */
#define BCHP_AIO_INTD0_INT_CLEAR_FMM_DP0_0_MASK                    0x00000100
#define BCHP_AIO_INTD0_INT_CLEAR_FMM_DP0_0_SHIFT                   8
#define BCHP_AIO_INTD0_INT_CLEAR_FMM_DP0_0_DEFAULT                 0x00000000

/* AIO_INTD0 :: INT_CLEAR :: FMM_SRC0 [07:07] */
#define BCHP_AIO_INTD0_INT_CLEAR_FMM_SRC0_MASK                     0x00000080
#define BCHP_AIO_INTD0_INT_CLEAR_FMM_SRC0_SHIFT                    7
#define BCHP_AIO_INTD0_INT_CLEAR_FMM_SRC0_DEFAULT                  0x00000000

/* AIO_INTD0 :: INT_CLEAR :: FMM_SRC1 [06:06] */
#define BCHP_AIO_INTD0_INT_CLEAR_FMM_SRC1_MASK                     0x00000040
#define BCHP_AIO_INTD0_INT_CLEAR_FMM_SRC1_SHIFT                    6
#define BCHP_AIO_INTD0_INT_CLEAR_FMM_SRC1_DEFAULT                  0x00000000

/* AIO_INTD0 :: INT_CLEAR :: FMM_MB [05:05] */
#define BCHP_AIO_INTD0_INT_CLEAR_FMM_MB_MASK                       0x00000020
#define BCHP_AIO_INTD0_INT_CLEAR_FMM_MB_SHIFT                      5
#define BCHP_AIO_INTD0_INT_CLEAR_FMM_MB_DEFAULT                    0x00000000

/* AIO_INTD0 :: INT_CLEAR :: FMM_MS [04:04] */
#define BCHP_AIO_INTD0_INT_CLEAR_FMM_MS_MASK                       0x00000010
#define BCHP_AIO_INTD0_INT_CLEAR_FMM_MS_SHIFT                      4
#define BCHP_AIO_INTD0_INT_CLEAR_FMM_MS_DEFAULT                    0x00000000

/* AIO_INTD0 :: INT_CLEAR :: FMM_OP [03:03] */
#define BCHP_AIO_INTD0_INT_CLEAR_FMM_OP_MASK                       0x00000008
#define BCHP_AIO_INTD0_INT_CLEAR_FMM_OP_SHIFT                      3
#define BCHP_AIO_INTD0_INT_CLEAR_FMM_OP_DEFAULT                    0x00000000

/* AIO_INTD0 :: INT_CLEAR :: FMM_IOP [02:02] */
#define BCHP_AIO_INTD0_INT_CLEAR_FMM_IOP_MASK                      0x00000004
#define BCHP_AIO_INTD0_INT_CLEAR_FMM_IOP_SHIFT                     2
#define BCHP_AIO_INTD0_INT_CLEAR_FMM_IOP_DEFAULT                   0x00000000

/* AIO_INTD0 :: INT_CLEAR :: DAC1 [01:01] */
#define BCHP_AIO_INTD0_INT_CLEAR_DAC1_MASK                         0x00000002
#define BCHP_AIO_INTD0_INT_CLEAR_DAC1_SHIFT                        1
#define BCHP_AIO_INTD0_INT_CLEAR_DAC1_DEFAULT                      0x00000000

/* AIO_INTD0 :: INT_CLEAR :: DAC0 [00:00] */
#define BCHP_AIO_INTD0_INT_CLEAR_DAC0_MASK                         0x00000001
#define BCHP_AIO_INTD0_INT_CLEAR_DAC0_SHIFT                        0
#define BCHP_AIO_INTD0_INT_CLEAR_DAC0_DEFAULT                      0x00000000

/***************************************************************************
 *MASK_STATUS - DSP Interrupt Mask Status Register
 ***************************************************************************/
/* AIO_INTD0 :: MASK_STATUS :: reserved0 [31:15] */
#define BCHP_AIO_INTD0_MASK_STATUS_reserved0_MASK                  0xffff8000
#define BCHP_AIO_INTD0_MASK_STATUS_reserved0_SHIFT                 15

/* AIO_INTD0 :: MASK_STATUS :: HDMIRX [14:14] */
#define BCHP_AIO_INTD0_MASK_STATUS_HDMIRX_MASK                     0x00004000
#define BCHP_AIO_INTD0_MASK_STATUS_HDMIRX_SHIFT                    14
#define BCHP_AIO_INTD0_MASK_STATUS_HDMIRX_DEFAULT                  0x00000001

/* AIO_INTD0 :: MASK_STATUS :: SPDIFRX [13:13] */
#define BCHP_AIO_INTD0_MASK_STATUS_SPDIFRX_MASK                    0x00002000
#define BCHP_AIO_INTD0_MASK_STATUS_SPDIFRX_SHIFT                   13
#define BCHP_AIO_INTD0_MASK_STATUS_SPDIFRX_DEFAULT                 0x00000001

/* AIO_INTD0 :: MASK_STATUS :: FMM_BF0 [12:12] */
#define BCHP_AIO_INTD0_MASK_STATUS_FMM_BF0_MASK                    0x00001000
#define BCHP_AIO_INTD0_MASK_STATUS_FMM_BF0_SHIFT                   12
#define BCHP_AIO_INTD0_MASK_STATUS_FMM_BF0_DEFAULT                 0x00000001

/* AIO_INTD0 :: MASK_STATUS :: FMM_BF1 [11:11] */
#define BCHP_AIO_INTD0_MASK_STATUS_FMM_BF1_MASK                    0x00000800
#define BCHP_AIO_INTD0_MASK_STATUS_FMM_BF1_SHIFT                   11
#define BCHP_AIO_INTD0_MASK_STATUS_FMM_BF1_DEFAULT                 0x00000001

/* AIO_INTD0 :: MASK_STATUS :: FMM_BF2 [10:10] */
#define BCHP_AIO_INTD0_MASK_STATUS_FMM_BF2_MASK                    0x00000400
#define BCHP_AIO_INTD0_MASK_STATUS_FMM_BF2_SHIFT                   10
#define BCHP_AIO_INTD0_MASK_STATUS_FMM_BF2_DEFAULT                 0x00000001

/* AIO_INTD0 :: MASK_STATUS :: FMM_DP0_1 [09:09] */
#define BCHP_AIO_INTD0_MASK_STATUS_FMM_DP0_1_MASK                  0x00000200
#define BCHP_AIO_INTD0_MASK_STATUS_FMM_DP0_1_SHIFT                 9
#define BCHP_AIO_INTD0_MASK_STATUS_FMM_DP0_1_DEFAULT               0x00000001

/* AIO_INTD0 :: MASK_STATUS :: FMM_DP0_0 [08:08] */
#define BCHP_AIO_INTD0_MASK_STATUS_FMM_DP0_0_MASK                  0x00000100
#define BCHP_AIO_INTD0_MASK_STATUS_FMM_DP0_0_SHIFT                 8
#define BCHP_AIO_INTD0_MASK_STATUS_FMM_DP0_0_DEFAULT               0x00000001

/* AIO_INTD0 :: MASK_STATUS :: FMM_SRC0 [07:07] */
#define BCHP_AIO_INTD0_MASK_STATUS_FMM_SRC0_MASK                   0x00000080
#define BCHP_AIO_INTD0_MASK_STATUS_FMM_SRC0_SHIFT                  7
#define BCHP_AIO_INTD0_MASK_STATUS_FMM_SRC0_DEFAULT                0x00000001

/* AIO_INTD0 :: MASK_STATUS :: FMM_SRC1 [06:06] */
#define BCHP_AIO_INTD0_MASK_STATUS_FMM_SRC1_MASK                   0x00000040
#define BCHP_AIO_INTD0_MASK_STATUS_FMM_SRC1_SHIFT                  6
#define BCHP_AIO_INTD0_MASK_STATUS_FMM_SRC1_DEFAULT                0x00000001

/* AIO_INTD0 :: MASK_STATUS :: FMM_MB [05:05] */
#define BCHP_AIO_INTD0_MASK_STATUS_FMM_MB_MASK                     0x00000020
#define BCHP_AIO_INTD0_MASK_STATUS_FMM_MB_SHIFT                    5
#define BCHP_AIO_INTD0_MASK_STATUS_FMM_MB_DEFAULT                  0x00000001

/* AIO_INTD0 :: MASK_STATUS :: FMM_MS [04:04] */
#define BCHP_AIO_INTD0_MASK_STATUS_FMM_MS_MASK                     0x00000010
#define BCHP_AIO_INTD0_MASK_STATUS_FMM_MS_SHIFT                    4
#define BCHP_AIO_INTD0_MASK_STATUS_FMM_MS_DEFAULT                  0x00000001

/* AIO_INTD0 :: MASK_STATUS :: FMM_OP [03:03] */
#define BCHP_AIO_INTD0_MASK_STATUS_FMM_OP_MASK                     0x00000008
#define BCHP_AIO_INTD0_MASK_STATUS_FMM_OP_SHIFT                    3
#define BCHP_AIO_INTD0_MASK_STATUS_FMM_OP_DEFAULT                  0x00000001

/* AIO_INTD0 :: MASK_STATUS :: FMM_IOP [02:02] */
#define BCHP_AIO_INTD0_MASK_STATUS_FMM_IOP_MASK                    0x00000004
#define BCHP_AIO_INTD0_MASK_STATUS_FMM_IOP_SHIFT                   2
#define BCHP_AIO_INTD0_MASK_STATUS_FMM_IOP_DEFAULT                 0x00000001

/* AIO_INTD0 :: MASK_STATUS :: DAC1 [01:01] */
#define BCHP_AIO_INTD0_MASK_STATUS_DAC1_MASK                       0x00000002
#define BCHP_AIO_INTD0_MASK_STATUS_DAC1_SHIFT                      1
#define BCHP_AIO_INTD0_MASK_STATUS_DAC1_DEFAULT                    0x00000001

/* AIO_INTD0 :: MASK_STATUS :: DAC0 [00:00] */
#define BCHP_AIO_INTD0_MASK_STATUS_DAC0_MASK                       0x00000001
#define BCHP_AIO_INTD0_MASK_STATUS_DAC0_SHIFT                      0
#define BCHP_AIO_INTD0_MASK_STATUS_DAC0_DEFAULT                    0x00000001

/***************************************************************************
 *MASK_SET - DSP Interrupt Mask Set Register
 ***************************************************************************/
/* AIO_INTD0 :: MASK_SET :: reserved0 [31:15] */
#define BCHP_AIO_INTD0_MASK_SET_reserved0_MASK                     0xffff8000
#define BCHP_AIO_INTD0_MASK_SET_reserved0_SHIFT                    15

/* AIO_INTD0 :: MASK_SET :: HDMIRX [14:14] */
#define BCHP_AIO_INTD0_MASK_SET_HDMIRX_MASK                        0x00004000
#define BCHP_AIO_INTD0_MASK_SET_HDMIRX_SHIFT                       14
#define BCHP_AIO_INTD0_MASK_SET_HDMIRX_DEFAULT                     0x00000001

/* AIO_INTD0 :: MASK_SET :: SPDIFRX [13:13] */
#define BCHP_AIO_INTD0_MASK_SET_SPDIFRX_MASK                       0x00002000
#define BCHP_AIO_INTD0_MASK_SET_SPDIFRX_SHIFT                      13
#define BCHP_AIO_INTD0_MASK_SET_SPDIFRX_DEFAULT                    0x00000001

/* AIO_INTD0 :: MASK_SET :: FMM_BF0 [12:12] */
#define BCHP_AIO_INTD0_MASK_SET_FMM_BF0_MASK                       0x00001000
#define BCHP_AIO_INTD0_MASK_SET_FMM_BF0_SHIFT                      12
#define BCHP_AIO_INTD0_MASK_SET_FMM_BF0_DEFAULT                    0x00000001

/* AIO_INTD0 :: MASK_SET :: FMM_BF1 [11:11] */
#define BCHP_AIO_INTD0_MASK_SET_FMM_BF1_MASK                       0x00000800
#define BCHP_AIO_INTD0_MASK_SET_FMM_BF1_SHIFT                      11
#define BCHP_AIO_INTD0_MASK_SET_FMM_BF1_DEFAULT                    0x00000001

/* AIO_INTD0 :: MASK_SET :: FMM_BF2 [10:10] */
#define BCHP_AIO_INTD0_MASK_SET_FMM_BF2_MASK                       0x00000400
#define BCHP_AIO_INTD0_MASK_SET_FMM_BF2_SHIFT                      10
#define BCHP_AIO_INTD0_MASK_SET_FMM_BF2_DEFAULT                    0x00000001

/* AIO_INTD0 :: MASK_SET :: FMM_DP0_1 [09:09] */
#define BCHP_AIO_INTD0_MASK_SET_FMM_DP0_1_MASK                     0x00000200
#define BCHP_AIO_INTD0_MASK_SET_FMM_DP0_1_SHIFT                    9
#define BCHP_AIO_INTD0_MASK_SET_FMM_DP0_1_DEFAULT                  0x00000001

/* AIO_INTD0 :: MASK_SET :: FMM_DP0_0 [08:08] */
#define BCHP_AIO_INTD0_MASK_SET_FMM_DP0_0_MASK                     0x00000100
#define BCHP_AIO_INTD0_MASK_SET_FMM_DP0_0_SHIFT                    8
#define BCHP_AIO_INTD0_MASK_SET_FMM_DP0_0_DEFAULT                  0x00000001

/* AIO_INTD0 :: MASK_SET :: FMM_SRC0 [07:07] */
#define BCHP_AIO_INTD0_MASK_SET_FMM_SRC0_MASK                      0x00000080
#define BCHP_AIO_INTD0_MASK_SET_FMM_SRC0_SHIFT                     7
#define BCHP_AIO_INTD0_MASK_SET_FMM_SRC0_DEFAULT                   0x00000001

/* AIO_INTD0 :: MASK_SET :: FMM_SRC1 [06:06] */
#define BCHP_AIO_INTD0_MASK_SET_FMM_SRC1_MASK                      0x00000040
#define BCHP_AIO_INTD0_MASK_SET_FMM_SRC1_SHIFT                     6
#define BCHP_AIO_INTD0_MASK_SET_FMM_SRC1_DEFAULT                   0x00000001

/* AIO_INTD0 :: MASK_SET :: FMM_MB [05:05] */
#define BCHP_AIO_INTD0_MASK_SET_FMM_MB_MASK                        0x00000020
#define BCHP_AIO_INTD0_MASK_SET_FMM_MB_SHIFT                       5
#define BCHP_AIO_INTD0_MASK_SET_FMM_MB_DEFAULT                     0x00000001

/* AIO_INTD0 :: MASK_SET :: FMM_MS [04:04] */
#define BCHP_AIO_INTD0_MASK_SET_FMM_MS_MASK                        0x00000010
#define BCHP_AIO_INTD0_MASK_SET_FMM_MS_SHIFT                       4
#define BCHP_AIO_INTD0_MASK_SET_FMM_MS_DEFAULT                     0x00000001

/* AIO_INTD0 :: MASK_SET :: FMM_OP [03:03] */
#define BCHP_AIO_INTD0_MASK_SET_FMM_OP_MASK                        0x00000008
#define BCHP_AIO_INTD0_MASK_SET_FMM_OP_SHIFT                       3
#define BCHP_AIO_INTD0_MASK_SET_FMM_OP_DEFAULT                     0x00000001

/* AIO_INTD0 :: MASK_SET :: FMM_IOP [02:02] */
#define BCHP_AIO_INTD0_MASK_SET_FMM_IOP_MASK                       0x00000004
#define BCHP_AIO_INTD0_MASK_SET_FMM_IOP_SHIFT                      2
#define BCHP_AIO_INTD0_MASK_SET_FMM_IOP_DEFAULT                    0x00000001

/* AIO_INTD0 :: MASK_SET :: DAC1 [01:01] */
#define BCHP_AIO_INTD0_MASK_SET_DAC1_MASK                          0x00000002
#define BCHP_AIO_INTD0_MASK_SET_DAC1_SHIFT                         1
#define BCHP_AIO_INTD0_MASK_SET_DAC1_DEFAULT                       0x00000001

/* AIO_INTD0 :: MASK_SET :: DAC0 [00:00] */
#define BCHP_AIO_INTD0_MASK_SET_DAC0_MASK                          0x00000001
#define BCHP_AIO_INTD0_MASK_SET_DAC0_SHIFT                         0
#define BCHP_AIO_INTD0_MASK_SET_DAC0_DEFAULT                       0x00000001

/***************************************************************************
 *MASK_CLEAR - DSP Interrupt Mask Clear Register
 ***************************************************************************/
/* AIO_INTD0 :: MASK_CLEAR :: reserved0 [31:15] */
#define BCHP_AIO_INTD0_MASK_CLEAR_reserved0_MASK                   0xffff8000
#define BCHP_AIO_INTD0_MASK_CLEAR_reserved0_SHIFT                  15

/* AIO_INTD0 :: MASK_CLEAR :: HDMIRX [14:14] */
#define BCHP_AIO_INTD0_MASK_CLEAR_HDMIRX_MASK                      0x00004000
#define BCHP_AIO_INTD0_MASK_CLEAR_HDMIRX_SHIFT                     14
#define BCHP_AIO_INTD0_MASK_CLEAR_HDMIRX_DEFAULT                   0x00000001

/* AIO_INTD0 :: MASK_CLEAR :: SPDIFRX [13:13] */
#define BCHP_AIO_INTD0_MASK_CLEAR_SPDIFRX_MASK                     0x00002000
#define BCHP_AIO_INTD0_MASK_CLEAR_SPDIFRX_SHIFT                    13
#define BCHP_AIO_INTD0_MASK_CLEAR_SPDIFRX_DEFAULT                  0x00000001

/* AIO_INTD0 :: MASK_CLEAR :: FMM_BF0 [12:12] */
#define BCHP_AIO_INTD0_MASK_CLEAR_FMM_BF0_MASK                     0x00001000
#define BCHP_AIO_INTD0_MASK_CLEAR_FMM_BF0_SHIFT                    12
#define BCHP_AIO_INTD0_MASK_CLEAR_FMM_BF0_DEFAULT                  0x00000001

/* AIO_INTD0 :: MASK_CLEAR :: FMM_BF1 [11:11] */
#define BCHP_AIO_INTD0_MASK_CLEAR_FMM_BF1_MASK                     0x00000800
#define BCHP_AIO_INTD0_MASK_CLEAR_FMM_BF1_SHIFT                    11
#define BCHP_AIO_INTD0_MASK_CLEAR_FMM_BF1_DEFAULT                  0x00000001

/* AIO_INTD0 :: MASK_CLEAR :: FMM_BF2 [10:10] */
#define BCHP_AIO_INTD0_MASK_CLEAR_FMM_BF2_MASK                     0x00000400
#define BCHP_AIO_INTD0_MASK_CLEAR_FMM_BF2_SHIFT                    10
#define BCHP_AIO_INTD0_MASK_CLEAR_FMM_BF2_DEFAULT                  0x00000001

/* AIO_INTD0 :: MASK_CLEAR :: FMM_DP0_1 [09:09] */
#define BCHP_AIO_INTD0_MASK_CLEAR_FMM_DP0_1_MASK                   0x00000200
#define BCHP_AIO_INTD0_MASK_CLEAR_FMM_DP0_1_SHIFT                  9
#define BCHP_AIO_INTD0_MASK_CLEAR_FMM_DP0_1_DEFAULT                0x00000001

/* AIO_INTD0 :: MASK_CLEAR :: FMM_DP0_0 [08:08] */
#define BCHP_AIO_INTD0_MASK_CLEAR_FMM_DP0_0_MASK                   0x00000100
#define BCHP_AIO_INTD0_MASK_CLEAR_FMM_DP0_0_SHIFT                  8
#define BCHP_AIO_INTD0_MASK_CLEAR_FMM_DP0_0_DEFAULT                0x00000001

/* AIO_INTD0 :: MASK_CLEAR :: FMM_SRC0 [07:07] */
#define BCHP_AIO_INTD0_MASK_CLEAR_FMM_SRC0_MASK                    0x00000080
#define BCHP_AIO_INTD0_MASK_CLEAR_FMM_SRC0_SHIFT                   7
#define BCHP_AIO_INTD0_MASK_CLEAR_FMM_SRC0_DEFAULT                 0x00000001

/* AIO_INTD0 :: MASK_CLEAR :: FMM_SRC1 [06:06] */
#define BCHP_AIO_INTD0_MASK_CLEAR_FMM_SRC1_MASK                    0x00000040
#define BCHP_AIO_INTD0_MASK_CLEAR_FMM_SRC1_SHIFT                   6
#define BCHP_AIO_INTD0_MASK_CLEAR_FMM_SRC1_DEFAULT                 0x00000001

/* AIO_INTD0 :: MASK_CLEAR :: FMM_MB [05:05] */
#define BCHP_AIO_INTD0_MASK_CLEAR_FMM_MB_MASK                      0x00000020
#define BCHP_AIO_INTD0_MASK_CLEAR_FMM_MB_SHIFT                     5
#define BCHP_AIO_INTD0_MASK_CLEAR_FMM_MB_DEFAULT                   0x00000001

/* AIO_INTD0 :: MASK_CLEAR :: FMM_MS [04:04] */
#define BCHP_AIO_INTD0_MASK_CLEAR_FMM_MS_MASK                      0x00000010
#define BCHP_AIO_INTD0_MASK_CLEAR_FMM_MS_SHIFT                     4
#define BCHP_AIO_INTD0_MASK_CLEAR_FMM_MS_DEFAULT                   0x00000001

/* AIO_INTD0 :: MASK_CLEAR :: FMM_OP [03:03] */
#define BCHP_AIO_INTD0_MASK_CLEAR_FMM_OP_MASK                      0x00000008
#define BCHP_AIO_INTD0_MASK_CLEAR_FMM_OP_SHIFT                     3
#define BCHP_AIO_INTD0_MASK_CLEAR_FMM_OP_DEFAULT                   0x00000001

/* AIO_INTD0 :: MASK_CLEAR :: FMM_IOP [02:02] */
#define BCHP_AIO_INTD0_MASK_CLEAR_FMM_IOP_MASK                     0x00000004
#define BCHP_AIO_INTD0_MASK_CLEAR_FMM_IOP_SHIFT                    2
#define BCHP_AIO_INTD0_MASK_CLEAR_FMM_IOP_DEFAULT                  0x00000001

/* AIO_INTD0 :: MASK_CLEAR :: DAC1 [01:01] */
#define BCHP_AIO_INTD0_MASK_CLEAR_DAC1_MASK                        0x00000002
#define BCHP_AIO_INTD0_MASK_CLEAR_DAC1_SHIFT                       1
#define BCHP_AIO_INTD0_MASK_CLEAR_DAC1_DEFAULT                     0x00000001

/* AIO_INTD0 :: MASK_CLEAR :: DAC0 [00:00] */
#define BCHP_AIO_INTD0_MASK_CLEAR_DAC0_MASK                        0x00000001
#define BCHP_AIO_INTD0_MASK_CLEAR_DAC0_SHIFT                       0
#define BCHP_AIO_INTD0_MASK_CLEAR_DAC0_DEFAULT                     0x00000001

#endif /* #ifndef BCHP_AIO_INTD0_H__ */

/* End of File */
