# π“ ΧΧΆΧ‘Χ“, Χ©ΧΆΧ•Χ, ALU Χ•Χ–Χ™Χ›Χ¨Χ•Χ β€“ ΧΧ‘Χ ΧΆΧΧ•Χ§ ΧΆΧ ΧΧ¨Χ›Χ™ΧΧ§ΧΧ•Χ¨Χ ΧΧ—Χ©Χ‘

## β¨ Χ”Χ΅Χ‘Χ¨
ΧΧΆΧ‘Χ“ Χ”ΧΧ—Χ©Χ‘ (CPU) Χ”Χ•Χ Χ”ΧΧ‘ Χ©Χ Χ›Χ Χ¤ΧΆΧ•ΧΧ” Χ©ΧΧΧ¨Χ—Χ©Χ Χ‘Χ§Χ•Χ“. 

Χ›Χ“Χ™ ΧΧ”Χ‘Χ™Χ ΧΧ ΧΧ”Χ™Χ¨Χ•ΧΧ•, ΧΧ’Χ‘ΧΧ•ΧΧ™Χ• Χ•Χ”Χ§Χ©Χ¨ ΧΧ–Χ™Χ›Χ¨Χ•Χ, Χ Χ‘Χ™Χ Χ›Χ™Χ¦Χ“ Χ”Χ•Χ Χ‘Χ Χ•Χ™, ΧΧ™Χ Χ”Χ•Χ Χ¤Χ•ΧΆΧ Χ‘Χ›Χ ΧΧ—Χ–Χ•Χ¨ Χ©ΧΆΧ•Χ, ΧΧ”Χ• ALU (Arithmetic Logic Unit), Χ•ΧΧ™Χ Χ¦Χ•Χ•ΧΧ¨Χ™ Χ‘Χ§Χ‘Χ•Χ§ Χ Χ•ΧΧ“Χ™Χ Χ‘Χ–Χ™Χ›Χ¨Χ•Χ Χ•Χ‘ΧΧ—Χ΅Χ•Χ.

## π§  ΧΧ” Χ ΧΧΧ“ Χ‘Χ¤Χ¨Χ§ Χ”Χ–Χ”?
- ΧΧ” ΧΧ¤Χ§Χ™Χ“ Χ”ΦΎCPU Χ•Χ›Χ™Χ¦Χ“ Χ”Χ•Χ Χ¤Χ•ΧΆΧ
- Χ¨Χ›Χ™Χ‘Χ™ Χ”ΧΧ™Χ‘Χ”: Registers, ALU, Control Unit
- ΧΧ”Χ• ΧΧ—Χ–Χ•Χ¨ Χ©ΧΆΧ•Χ Χ•ΧΧ” Χ”Χ•Χ ΧΆΧ•Χ©Χ” Χ‘Χ›Χ tick
- Χ΅Χ•Χ’Χ™ Χ–Χ™Χ›Χ¨Χ•Χ Χ•Χ”Χ©Χ¤ΧΆΧΧ ΧΆΧ ΧΧ”Χ™Χ¨Χ•Χ
- ΧΧ” Χ–Χ” Bottleneck Χ•ΧΧ™Χ Χ”Χ•Χ Χ Χ•Χ¦Χ¨

---

## π” Χ”Χ΅Χ‘Χ¨Χ™Χ Χ•Χ“Χ•Χ’ΧΧΧ•Χ

### π§  ΧΧΧ” Χ‘Χ Χ•Χ™ ΧΧΆΧ‘Χ“?

| Χ¨Χ›Χ™Χ‘        | ΧΧ™ΧΧ•Χ¨ |
|-------------|--------|
| **Registers** | Χ–Χ™Χ›Χ¨Χ•Χ Χ§ΧΧ Χ•ΧΧ”Χ™Χ¨ Χ‘ΧΧ™Χ•Χ—Χ“ Χ‘ΧΧ•Χ Χ”ΦΎCPU |
| **ALU**       | Χ™Χ—Χ™Χ“Χ Χ—Χ™Χ©Χ•Χ‘ β€“ ΧΧ—Χ¨ΧΧ™Χ ΧΆΧ Χ¤ΧΆΧ•ΧΧ•Χ ΧΧΧΧΧ™Χ•Χ Χ•ΧΧ•Χ’Χ™Χ•Χ |
| **Control Unit** | ΧΧ—Χ¨ΧΧ™Χ ΧΆΧ Χ Χ™Χ”Χ•Χ Χ•Χ”Χ›Χ•Χ•Χ Χ” Χ©Χ Χ–Χ¨Χ™ΧΧ Χ”Χ¤Χ§Χ•Χ“Χ•Χ |

---

### β± ΧΧ” Χ–Χ” ΧΧ—Χ–Χ•Χ¨ Χ©ΧΆΧ•Χ?

> Clock Cycle = Χ™Χ—Χ™Χ“Χ Χ”Χ–ΧΧ Χ©Χ‘Χ” Χ”ΧΧΆΧ‘Χ“ ΧΧ‘Χ¦ΧΆ Χ¤ΧΆΧ•ΧΧ” Χ‘Χ΅Χ™Χ΅Χ™Χ

- Χ ΧΧ“Χ“ Χ‘ΦΎHz (ΧΧ“Χ•Χ’ΧΧ”: 3GHz = 3 ΧΧ™ΧΧ™ΧΧ¨Χ“ Χ¤ΧΆΧ•ΧΧ•Χ Χ‘Χ©Χ Χ™Χ™Χ”)
- Χ›Χ Χ¤ΧΆΧ•ΧΧ” (Χ›ΧΧ• Χ—Χ™Χ‘Χ•Χ¨) Χ ΧΧ©Χ›Χ ΧΧ΅Χ¤Χ¨ ΧΧ—Χ–Χ•Χ¨Χ™Χ
- Χ¤Χ§Χ•Χ“Χ `add` ΧΆΧ©Χ•Χ™Χ” ΧΧ”Χ™ΧΧ©Χ 1β€“2 ΧΧ—Χ–Χ•Χ¨Χ™Χ
- CPU ΧΧ•Χ“Χ¨Χ Χ™ ΧΧ‘Χ¦ΧΆ Χ¤ΧΆΧ•ΧΧ•Χ Χ¨Χ‘Χ•Χ Χ‘ΧΧ§Χ‘Χ™Χ (Pipeline, Superscalar)

---

### β• ALU β€“ Χ”ΧΧ‘ Χ©Χ Χ”Χ—Χ™Χ©Χ•Χ‘

```text
Input A β†’   \
             > ALU β†’ Output
Input B β†’   /
````

* ΧΧ—Χ©Χ‘Χ Χ—Χ™Χ‘Χ•Χ¨, Χ—Χ™Χ΅Χ•Χ¨, AND, OR, SHIFT Χ•ΧΆΧ•Χ“
* Χ—ΧΧ§ ΧΧ›Χ Χ¤Χ§Χ•Χ“Χ”: `x = a + b` β†’ ΧΆΧ•Χ‘Χ¨ Χ“Χ¨Χ ALU

---

### π’Ύ Χ΅Χ•Χ’Χ™ Χ–Χ™Χ›Χ¨Χ•Χ Χ•Χ”Χ©Χ¤ΧΆΧΧ

| Χ΅Χ•Χ’ Χ–Χ™Χ›Χ¨Χ•Χ    | ΧΧ”Χ™Χ¨Χ•Χ        | Χ’Χ•Χ“Χ     | ΧΧ™Χ§Χ•Χ         |
| ------------- | ------------- | -------- | ------------- |
| Registers     | π€ Χ’Χ‘Χ•Χ”Χ” ΧΧΧ•Χ“ | Χ§ΧΧ ΧΧΧ•Χ“ | Χ‘ΧΧ•Χ Χ”ΦΎCPU    |
| Cache (L1-L3) | Χ’Χ‘Χ•Χ”Χ”         | Χ‘Χ™Χ Χ•Χ Χ™   | Χ‘Χ™Χ CPU ΧΦΎRAM |
| RAM           | Χ‘Χ™Χ Χ•Χ Χ™Χ       | Χ’Χ“Χ•Χ     | ΧΧ—Χ•Χ¥ ΧΦΎCPU    |
| SSD / Disk    | ΧΧ™ΧΧ™          | ΧΆΧ¦Χ•Χ     | Χ—Χ™Χ¦Χ•Χ Χ™        |

π’΅ Χ”ΧΧΆΧ‘Χ¨ Χ‘Χ™Χ Χ©Χ›Χ‘Χ•Χ Χ–Χ™Χ›Χ¨Χ•Χ Χ™Χ•Χ¦Χ¨ **Delays**

---

### π›‘ ΧΧ” Χ–Χ” Bottleneck?

> ΧΧ¦Χ‘ Χ©Χ‘Χ• ΧΧ—Χ“ Χ”Χ¨Χ›Χ™Χ‘Χ™Χ (ΧΧ¨Χ•Χ‘ RAM ΧΧ• Disk) ΧΧΧ ΧΧ Χ‘Χ™Χ¦Χ•ΧΆΧ™ Χ”ΧΧΆΧ¨Χ›Χ

π” Χ“Χ•Χ’ΧΧ”:

* Χ”Χ§Χ•Χ“ Χ©ΧΧ ΧΧ•Χ›Χ β€“ ΧΧ‘Χ Χ”Χ ΧΧ•Χ Χ™Χ ΧΆΧ•Χ“ "Χ‘Χ“Χ¨Χ" ΧΧ”Χ“Χ™Χ΅Χ§
* Χ”ΧΧΆΧ‘Χ“ "ΧΧΧΧ™Χ" ΧΧ–Χ™Χ›Χ¨Χ•Χ β†’ Χ Χ™Χ¦Χ•Χ Χ ΧΧ•Χ Χ©Χ Χ‘Χ™Χ¦Χ•ΧΆΧ™Χ

---

### π“ Χ“Χ•Χ’ΧΧ” ΧΧΧΆΧ‘Χ¨ Χ¤Χ§Χ•Χ“Χ”

```text
1. Χ§Χ•Χ“ Χ ΧΧ¦Χ Χ‘Χ–Χ™Χ›Χ¨Χ•Χ (RAM)
2. ΧΧ•ΧΆΧΧ§ ΧΦΎCache β†’ ΧΦΎRegisters
3. Control Unit Χ©Χ•ΧΧ¤Χ Χ¤Χ§Χ•Χ“Χ”
4. ALU ΧΧ‘Χ¦ΧΆ Χ—Χ™Χ©Χ•Χ‘
5. Χ”ΧΧ•Χ¦ΧΧ” Χ Χ›ΧΧ‘Χ Χ—Χ–Χ¨Χ” ΧΦΎRegister / RAM
```

---

## π’΅ ΧΧ™Χ¤Χ™Χ ΧΧΧ§Χ“ΧΧ™Χ

* ΧΧ ΧΧΧ” ΧΆΧ•Χ©Χ” Χ—Χ™Χ©Χ•Χ‘Χ™Χ ΧΧ¨Χ•Χ‘Χ™Χ ΧΆΧ ΧΧ•ΧΧ Χ ΧΧ•Χ Χ™Χ β€“ **Χ©ΧΧ•Χ¨ ΧΧ•ΧΧ Χ‘ΦΎRAM ΧΧ• Χ‘Χ–Χ™Χ›Χ¨Χ•Χ ΧΧ§Χ•ΧΧ™**.
* Χ¤Χ§Χ•Χ“Χ•Χ ΧΆΧ Χ”Χ¨Χ‘Χ” Χ’Χ™Χ©Χ” ΧΧ–Χ™Χ›Χ¨Χ•Χ Χ™Χ”Χ™Χ• ΧΧ™ΧΧ™Χ•Χ β€“ Χ”Χ©ΧΧΧ© Χ‘ΦΎNumPy Χ©ΧΧΧ§Χ΅ΧΧ Χ©Χ™ΧΧ•Χ© Χ‘Χ–Χ™Χ›Χ¨Χ•Χ Χ¨Χ¦Χ™Χ£.
* Χ¨Χ™Χ‘Χ•Χ™ ΧΧ™Χ‘Χ•Χ ΧΧ ΧΧΧ™Χ“ ΧΧ•ΧΆΧ™Χ β€“ Χ¦Χ•Χ•ΧΧ¨ Χ‘Χ§Χ‘Χ•Χ§ Χ™Χ›Χ•Χ ΧΧ”Χ™Χ•Χ Χ‘Χ’Χ™Χ©Χ” ΧΧ“Χ™Χ΅Χ§.

---

## β… Χ‘Χ“Χ•Χ§ ΧΧ ΧΆΧ¦ΧΧ

1. ΧΧ” Χ”Χ”Χ‘Χ“Χ Χ‘Χ™Χ Register ΧΦΎRAM?
2. ΧΧ”Χ• ALU Χ•ΧΧΧ” Χ”Χ•Χ Χ—Χ©Χ•Χ‘?
3. Χ›Χ™Χ¦Χ“ Bottleneck Χ‘Χ–Χ™Χ›Χ¨Χ•Χ ΧΧ©Χ¤Χ™ΧΆ ΧΆΧ ΧΧ”Χ™Χ¨Χ•Χ Χ¨Χ™Χ¦Χ”?
