# 实验八：篮球竞赛24秒计时器

专业班级：**电信2204班**

姓名：        **阮振宇**

学号：        **U202214040**

## 实验名称

篮球竞赛24秒计时器

## 实验目的：

- 熟悉各种常用MSI时序逻辑电路功能和使用方法;
  
- 掌握多片MSI时序逻辑电路级联和功能扩展技术;
  
- 学会MSI数字电路分析方法、设计方法、组装和测试方法。
  

## 实验仪器

**74LS192、74HC04、74LS00、CD4511BC、NE555、发光二极管、共阴极显示器、电阻、电容、扬声器、按键开关、拨片开关_**

## 实验任务

1. 定时时间为24秒钟，按递减方式计时，每隔1秒钟，定时器减1，以数字的形式显示时间;
   
2. 设置两个外部控制开关（控制功能如表所示)，控制定时器的直接复位、启动计时、暂停/连续计时;
   
3. 当定时器递减计时到零（即定时时间到)时，定时器保持零不变，同时发出声光报警信号。
   

提示：555振荡器输出频率为1KHz，分频到1Hz作为计时脉冲；用较高频率的矩形波信号（例如1kHz驱动扬声器时，扬声器才会发声）

## 实验原理

### 组成框图

![Base/实验原理_组成框图.png at master · HUSTerCH/Base · GitHub](https://github.com/HUSTerCH/Base/raw/master/circuitDesign/ex8/%E5%AE%9E%E9%AA%8C%E5%8E%9F%E7%90%86_%E7%BB%84%E6%88%90%E6%A1%86%E5%9B%BE.png)

### 芯片原理

#### 74LS161

![image-20240411191126386](https://cdn.jsdelivr.net/gh/SHR-sky/Picture@main/Pic/image-20240411191126386.png)

- 1脚：RD'为清零端，低电平有效。
- 2脚：CP为时钟脉冲输入端，上升沿有效。
- 3\~6脚：A0~A3为输入（预置）端，可预置任意一个4位二进制数。
- 7，10脚：EP，ET为为计数控制端，两脚同时为高电平时芯片计数；任意一脚为低电平时计数器保持原数据。
- 9脚：LD'为并行（寄存器）启用控制端，低电平有效。
- 11\~14脚：Q0~Q3为数据输出端。
- 15脚：RCO为进位输出端（满16进一），高电平有效。

#### 74LS192

![image-20240409233649391](https://cdn.jsdelivr.net/gh/SHR-sky/Picture@main/Pic/image-20240409233649391.png)

（1）异步清零。当CLR=1时异步清零，它为高电平有效。

（2）异步置数。当CLR=0时（异步清零无效）、LD=0时异步置数。

（3）加法计数。当CLR=0，LD=1（异步置数无效）且减法时钟脉冲$CP_D$=1时，则在加法时钟脉冲$CP_U$上升沿作用下，计数器按照8421BCD码进行递增计数：0000~1001。

（4）减法计数。当CLR=0，LD=1且加法时钟脉冲$CP_U$=1时，则在减法时钟脉冲$CP_U$上升沿作用下，计数器按照8421BCD码进行递增计数：1001~0000。

（5）数据保持。当CLR=0，LD=1，且$CP_U$=1，$CP_D$=1时，计数器输出状态保持不变。

### 整体电路图

![Base/实验电路图.jpg at master · HUSTerCH/Base · GitHub](https://github.com/HUSTerCH/Base/raw/master/circuitDesign/ex8/%E5%AE%9E%E9%AA%8C%E7%94%B5%E8%B7%AF%E5%9B%BE.jpg)

因为本实验555输出1kHz，故对ABCD块进行了改造。

![image-20240409233900913](https://cdn.jsdelivr.net/gh/SHR-sky/Picture@main/Pic/image-20240409233900913.png)

另对555的电阻5.1Ω改为10kΩ，然后用滑动变阻器调至1kHZ，并且将10μF改为0.1μF。

并且，S1断开后，启动，开始倒计时。

#### ABCD块改造

对ABC块的改造如下，采用加法计数，用进位信号进行级联，并且同时采用进位信号取反进行异步置数，所以，直接异步置数为6即可。

![we2](https://cdn.jsdelivr.net/gh/SHR-sky/Picture@main/Pic/005.png)

#### 控制电路

采用十进制计数器的借位信号作为控制，当同时借位时，就是计数到00，此时取反、与非得到低电平，与CP相与即可起到控制效果。同理，也增添一个信号控制计数与暂停。

![we1](https://cdn.jsdelivr.net/gh/SHR-sky/Picture@main/Pic/007.png)

#### 报警电路

将控制电路中B1与B2与非后的信号取反后，与时钟信号与非，使其在同时借位时，时钟有效，开始闪灯。


![we](https://cdn.jsdelivr.net/gh/SHR-sky/Picture@main/Pic/003.png)

## 实验结果

实验插板图片如下：

![IMG_20240411_191625](https://cdn.jsdelivr.net/gh/SHR-sky/Picture@main/Pic/IMG_20240411_191625.jpg)



实验演示截图如下：

![IMG_20240411_192422](https://cdn.jsdelivr.net/gh/SHR-sky/Picture@main/Pic/IMG_20240411_192422.jpg)

## 实验小结

   这是《电子线路设计、测试、及实验（二）》的最后一次实验，回看过去的几个实验，发现时间过得飞快，我的收获也非常多。对数电的复习，让我对微机原理的理解也更深刻。实验中，Verilog的练习让我有了“手里有代码，心中有电路”的感悟，对我以后设计理解电路起了非常大的帮助。

   除此之外，我还帮助了许多同学解决了不少电路搭建的问题，让我对电路有了更深刻的理解和认识。

   《电子线路设计、测试、及实验（二）》结课在即，衷心感谢老师为我们提供了这样的一个动手搭建电路的平台，动手验证理论的平台，感谢老师们的付出！