1摘要—本研究計劃提出一個能使用於車牌辨識系統之高效能二維 5/3 係數上提式離散小波轉
換硬體架構。此架構利用平行化處理的方式以達到較高的硬體使用率和資料產能。在硬體實
現上，我們撰寫 Verilog 暫存器轉移層次(RTL)硬體描述碼，並用 ModelSim 來模擬與驗證。
最後，在 FPGA 開發環境上做電路合成來實現我們所提出的硬體架構，並對 FPGA 作初步的功
能性驗證。本研究計劃成果完成 5/3 係數上提式離散小波轉換架構設計與完整功能性驗證。
最後完成了5/3 係數上提式離散小波轉換演算法，將演算法對應至硬體架構並加以改良，使
用 ModelSim 進行除錯與功能性驗證，再把硬體描述碼進行電路合成並燒錄至 FPGA 做初步的
功能性驗證。
關鍵詞：discrete wavelet transform, license plate pattern recognition
改良水平處理程序之 5/3 上提式離散小波轉換
我們針對水平處理程序作一個改良。由文獻所看到的水平輸入方式，為每次輸入一筆寬度
為 16-Bit 的資料。因此我們把輸入方式修改為兩筆，來做個比較，最後圖 20、21 為改良後
架構。首先掃描方式(如圖 19)，改變了輸入方式後，由表 7是解釋時序步驟，以下為整個時
序表流程。
圖 19 掃描方式
改良水平處理程序架構中使用了個 1加法器、2個減法器、1個移位器。
1. 影像輸入第一筆資料當作奇數、第二筆資料當作偶數。多工器判斷是邊界所以將第一筆
資料與第二筆資料作相減，產生第一筆 H_pass 的數值放入暫存器 2並且輸出。再把第一
筆資料存放至暫存器 1。
2. 影像輸入第三筆資料當作奇數、第四筆資料當作偶數。多工器判斷不是邊界，將第三筆
資料暫存器 1 經過移位器 1 與第四筆資料經過移位器 1 放入減法器作相減，產生第二筆
H_pass 的數值放入暫存器 2並且輸出。將第二筆 H_pass 數值經過移位器 2與暫存器 1放
入加法器作相加，產生第一筆 L_pass 的數值並輸出。
3. 之後再傳入的影像資料，皆重複第一步驟至第二步驟。
4. 當邊界情況時，h_pass 數值輸入存放至暫存器 1，下一筆 h_pass 數值與暫存器 1放入減
法器作相減。
5. 當無邊界情況時，將暫存器 1的值經過移位器 1與下一筆 h_pass 數值放入減法器作相減，
3reg1
f
h-pass
reg2
hh-pass
reg5 f
reg3
f
l-pass
reg4
hl-pass
reg6 f
lh-pass
ll-pass
shifter 2
shifter 1
shifter 2
shifter 1
圖 21 改良後垂直處理架構圖
FPGA 電路合成與軟硬體協同驗證流程
在 SMIMS 的 FPGA 開發平台上(如圖 22)作車牌辨識軟體系統與 5/3 上提式離散小波轉換
硬體電路之實作與軟硬體協同驗證。整個系統流程將由攝影機擷取影像後，經由 PC 端使用
USB 通訊介面作橋梁，透過程式撰寫將影像資料傳送至 FPGA 開發版進行處理，處理過後的值
再由 FPGA 開發版傳送回 PC，再由 PC終端螢幕顯示原始影像與 5/3 上提式離散小波轉換影像，
以下介紹系統實作流程(如圖 23)。
圖 22 SMIMS 開發平台
圖 23 系統實作流程
5圖25 FIFO存取時序圖
用ModelSim撰寫出5/3上提式離散小波轉換硬體架構(圖26)，用模擬方式呈現硬體架構的
時序，再第一個週期時，把影像資料輸入至硬體程式碼進行運算，在第一週期會產生一維轉
換出來的H_pass和L_pass，再把這些數值傳至下一級在進行轉換一次就會產生四個頻帶的值。
圖26 未加FIFO時序圖
在SMIMS FPGA平台上加入專題所設計的硬體架構，在本架構每個週期所產生的資料量是
兩筆資料，但傳送有頻寬的問題，每次只能傳送一筆資料輸出，所以我們將作兩個週期停四
個週期，讓資料完全送出後再繼續做運算，圖27 頻寬處理後的時序。
圖27 加FIFO時序圖
討論
[20]二維上提式離散小波轉換的架構利用管線化和輸入資料的調配，進行行跟列轉換，
以達到一階二維離散小波轉換，但此架構只能輸入一筆像素，硬體使用率只有一半。而本專
題提出一平行化硬體架構，使得兩筆像素可以同時輸入以提高硬體使用率達 100%。因此比較
時序表可看出，本專題的延遲部份雖只比[20]結果快一個週期，但面積減少可達約一半。原
因在於第一種架構為了達到相同的處理速度，使用了兩倍的運算硬體，而本專題的架構只需
一倍運算硬體就能達成。本專題使用的加法器比[18]多了四組而乘法器多兩組、比[19]的加
法器多了六組而乘法器多兩組、而比[20]只多了三組加法器，然而產能的速度比[18][19]架
構快兩倍。
國科會補助專題研究計畫項下出席國際學術會議心得報告
日期：100 年 08 月 31 日
一、 參加會議經過：
學生此次前往中國河北省武漢市所參加的會議名稱為：The 2nd International
Symposium on Computer Network and Multimedia Technology(CNMT 2010, December 24 ~
26 ,2010)，是由美國 IEEE 所主辦，中國武漢 IEEE、華中大學、華中科技大學等多所學校
與香港、新加坡等地區的學校所聯合協辦。
會議討論題目相關為：網路資訊、雲端科技、多媒體技術、無線網路技術等，針對
近代由於網路快速成長、資訊傳輸技術發達所可能延伸的研究成果。
與會行程分為：
第一天上午：與會人員報到，包括領取會議的文宣、書面資料、與會識別證、認識議場環
境等
第二天上午：主要是由中國武漢 IEEE 所邀請的國內外學者舉行主題演講，就雲端資訊軟、
硬體發展與未來願景、多媒體 Audio, Video 開發技術與整合等主題進行討論與成果發表。
第二天下午：針對雲端計算機、資訊保密技術開發、影音與影像即時處理與技術開發、高
速傳輸等不同科技議題，分別有四個場地舉行討論與問題研究，每個場地大約有十場由各
國的與會人員報告相關的研究成果。
第三天：主辦單位為了讓從遠地而來的賓客可以深入地認識中國與河北省武漢市，針對武
漢的有名景點與文化做概括的介紹與說明。
二、 與會心得：
IEEE 每年都會舉辦許多有關電機、電子、資訊工程、光電、材料等領域相關的研討會，
主要是讓全球各個國家的研究人員都可以清楚地了解到目前現階段，針對日新月異的技術
成長，是否未來將面對的是：如何讓資訊可以更加無限制、更加快速的公開，而背後所牽
涉到如何保密、如何做到無失真傳輸，如何讓硬體發展得以跟的上理論研究的腳步。
此次參與研討會議的過程中全程均使用英文，學生看到對岸的大學生的程度遠遠超乎
計畫編
號
NSC 99-2221-E-150-066
計畫名
稱
實現於可規劃系統晶片以離散小波轉換與形態學為基礎之車牌偵測與字元分割
系統
出國人
員姓名
張家銘
服務機
構及職
稱
國立虎尾科技大學
大專生國科會計劃兼任研究助理
會議時
間
99 年 12 月 24 日至
99 年 12 月 26 日
會議地
點
中國 河北 武漢
會議名
稱
(中文)2010 第二屆 IEEE 計算機網路暨多媒體技術國際研討會
(英文) 2010 2nd IEEE International Symposium on Computer Network and
Multimedia Technology (CNMT 2010)
發表論
文題目
(中文) VC-1 視訊編解碼器離散餘弦轉換之統一架構設計
(英文) Unified Architecture Design of all Transforms for VC-1
Codec
Unified Architecture Design of all Transforms for VC-1 Codec
Po-Hung Chen1, Hung-Ming Chen2, Wei-Lung Mao1, Jia-Ming Chang1, Ching-Chung Liu2
Department of Electronic Engineering, National Formosa University1,
Department of Computer Science and Information Engineering, National Taichung Institute of
Technology2
Abstract—In this paper, an unified hardware architecture for the complete set of transforms in VC-1 codec
is presented. By our proposed Five-step operation sharing synthesis (FOSS) technique for the matrix
multiplications of respective transform and operation units sharing method for all transforms, the unified
architecture has been mapped into 2-D 4x4 forward/inverse transforms, 1-D 4x4 forward/inverse
transforms, and 1-D 8x8 forward/inverse transforms resulting in 45 sub/adders, 51 adders, 14 subtractors,
124 shifters, and 8 groups of multiplexers. The architecture calculates 16 inputs and 8 outputs in parallel for
the 2-D 4x4 forward/inverse transforms, 8 inputs and 8 outputs in parallel for the 1-D 8x8 forward/inverse
transforms, and 4 inputs and 4 outputs in parallel for 1-D 4x4 forward/inverse transforms. The register
array is not necessary for transpose operations of 2-D 4x4 forward/inverse transforms. With 8 pixels/cycle
throughput, the proposed design can complete the computation in 48 clock cycles for the 1-D 8x8
forward/inverse transform and the 2-D 4x4 forward/inverse transform for one macroblock in 4:2:0 format.
Keywords- discrite cosine transform; VC-1; unified architecture; hardware sharing
I. INTRODUCTION
Transform coding has been widely used in video coding standards. VC-1 provides different
transform for each prediction mode to attain better compression performance. It requires the
computation of eight transforms, 8x8, 4x4, 4x8, 8x4 forward/inverse transforms. However, every
transform needs a corresponding implementation, which implies a high cost design for all transforms
involved. Hence, many previous researches worked on VC-1 transform hardware sharing architecture
design. [1][2][3][4] implemented common architectures for multi-standards transforms, nevertheless,
they only provided 8x8 inverse transform for VC-1. In [5][6][7][8], an unique kernel for VC-1 video
decoder transforms is presented. Although these previous works provided low cost designs for multiple
transforms, there are still not a combined architecture designed for the whole set of transforms for both
VC-1 encoder and decoder. In accordance, we propose an unified architecture for the complete
transform functionality of VC-1 codec to share the operation of each transform as much as possible.
II. ALL VC-1 FORWARD/INVERSE TRANSFORMS AND THE PROPOSED LOW COST ARCHITECTURES
In order to decrease the computational complexity of matrix multiplication in respective transform to
reduce the hardware cost, we propose a Five-step operation sharing synthesis (FOSS) technique to find
out the common terms as much as possible. The process is as follows.
Group the rows with similar coefficients in the coefficient matrix.
Find out the common operation terms for each group.
Level 4:
Y0=C0+C4 Y1=C2+C6 Y2=C3+C7
Y3=C1+C5 Y4=C1–C5 Y5=C3–C7
Y6=C2–C6 Y7=C0–C4
Fig. 1 shows the 4-level 1-D 8x8 inverse transform architecture derived by mapping the above
common operation nodes. The computation of the transform can be reduced from 64 multiplications and
56 additions to 23 additions, 17 subtractions and 26 shifts.
Figure 1 The architecture for 1-D 8x8 inverse transform.
The VC-1 2-D 8x8 forward transform format is defined as
8
'
8888888 )( NTDTZ   (5)
Similarly, the 2-D transform is decomposed into two 1-D transforms. By applying FOSS, the 4-level
1-D 8x8 forward transform architecture is derived as shown in Fig. 2. The computation of the transform
can be reduced from 64 multiplications and 56 additions to 25 additions, 17 subtractions and 29 shifts.
B. 2-D /1-D 4×4 Inverse/forward Transforms
The VC-1 2-D 4x4 inverse transform is defined as 1024/)( 444
'
444 CXCR   , (4)
where















10172217
22171017
22171017
10172217
4C .
According to the symmetry of C4’, (4) can be reshaped as (5) and (6).
Level 1:
F0=X00+X20 F1=X01+X21 F2=X02+X22 F3=X03+X23
Level 2:
G0=F0+F2 G1=16F1+4F1 G2=F0–F2 G3=16F3+4F3
F4=X30+X32 F5=16X31+4X31 F6=X30–X32 F7=16X33+4X33 F8=X10+X12 F9=16X11+4X11 F10=X10–X12
F11=16X13+4X13
Level 3:
H0=2F1+G1 H1=G3+2F3
H2=2X31+F5 H3=F7+2X33
H4=2X11+F9 H5=F11+2X13
Level 4:
I0=16G0+G0 I1=H0+0.5G3 I2=16G2+G2 I3=0.5G1–H1 I4=16F4+F4
I5=H2+0.5F7 I6=16F6+F6 I7=0.5F5–H3 I8=16F8+F8 I9=H4+0.5F11
I10=16F10+F10 I11=0.5F9–H5
Level 5:
A0=I0+I1 A1=I0–I1 A2=I2+I3 A3=I2–I3 A4=I4+I5
A5=I4–I5 A6=I6+I7 A7=I6–I7 A8=I8+I9 A9=I8–I9
A10=I10+I11 A11=I10–I11
Level 6:
B0=16A0+A0 B1=16A1+A1 B2=16A2+A2
B3=16A3+A3 B4=8A4+2A4 B5=8A5+2A5
B6=8A6+2A6 B7=8A7+2A7 B8=16A8+4A8
B9=16A9+4A9 B10=16A10+4A10 B11=16A11+4A11
B12=8A8+2A8 B13=8A9+2A9 B14=8A10+2A10
B15=8A11+2A11 B16=16A4+4A4 B17=16A5+4A5
B18=16A6+4A6 B19=16A7+4A7
Level 7:
C0=B0+B4 C1=B1+B5 C2=B2+B6
C3=B3+B7 C4=B0–B4 C5=B1–B5
C6=B2–B6 C7=B3–B7 C8=2A8+B8
C9=2A9+B9 C10=2A10+B10 C11=2A11+B11
C12=B0+B12 C13=B1+B13 C14=B2+B14
Figure 3. The shared architecture for 1-D and direct 2-D 4x4 inverse transforms.
Figure 4. The shared architecture for 1-D 4x4 and direct 2-D 4x4 forward transform.
III. THE UNIFIED ARCHITECTURE FOR ALL TRANSFORMS OF VC-1 CODEC
The proposed 8 multiplexer groups based unified architecture is proposed as in Fig. 5 to compute all
transforms in VC-1 codec, where we combined the aforementioned four low cost architectures. The
transforms that the architecture can process includes 1-D 8x8/4x4 inverse/forward transforms, and 2-D
4x4 inverse/forward transforms. In order to let every operation node in each transform has a
corresponding one in the unified architecture, the level count of the unified architecture has to be the
biggest level count among all transform architectures. In addition, the shared operation nodes count of
1-D 4x4 inverse
1-D 4x4 inverse
1-D 4x4 inverse
1-D 4x4 forward
1-D 4x4 forward
V. CONCLUSIONS
In this paper, the four low cost architectures based on the proposed five-step operation sharing
synthesis (FOSS) technique are proposed. The FOSS technique is applied on 1-D/2-D 4x4 and 1-D 8x8
inverse/forward transforms of VC-1 codec. The 1-D 4x4 inverse/forward transforms can be embedded in
the proposed direct 2-D 4x4 inverse/forward transform architectures. The 2-D 4x8/8x4 inverse/forward
transforms can be realized by a 1-D 4x4 and a 1-D 8x8 inverse/forward transforms plus a transpose
register array, and the 2-D 8x8 transform can be implemented by 1-D transform plus a transpose register
array. These four low cost transform architectures are mapped to an 8 multiplexer groups based unified
architecture, which processes 8 pixels per clock cycle. With the unified architecture, the design takes
much less area than the design which realizes the 6 transforms separately. The amount of the four low
cost transform architectures take 12 sub/adders, 178 adders, 78 subtractors, and 193 shifters, while the
unified architecture takes only 45 sub/adders, 51 adders, 14 subtractors, and 124 shifters which reduces
about half the operation nodes and still maintains the same throughput.
TABLE II. COMPUTATIONAL COMPLEXITY COMPARISON OF THE ORIGINAL TRANSFORM FORMULA, FAST AND UNIFIED
ARCHITECTURES.
VI. REFERENCES
[1] Yi-Chih Chao, Chia-Hung Kao, Bin-Da Liu, and Jar-Ferr Yang, “An Eficient Architecture of Multiple 8x8 Transforms for 
H.264/AVC and VC1 decoders,” VLSI Design/CAD Symposium, Aug. 2009.
[2] S. Lee and K. Cho, “Architecture of transform circuit for video decoder supporting multiple standards,” Electron. Lett., vol.
44, pp. 274-275, Feb. 2008.
[3] S. Lee and K. Cho, “Circuit implementation for transform and quantization operations of H.264/MPEG-4/VC-1 video
decoder,” in Proc. Int. Conf. Design and Technology of Integrated Systems in Nanoscale Era, pp. 102-107, Sep. 2007.
[4] C. Fan, and G. Su, “Eficient low-cost sharing design of fast 1-D inverse integer transform algorithms for H.264/AVC and
VC-1,” IEEE Signal Processing Letters, vol. 15, pp. 926-929, 2008.
[5] S. Lee and K. Cho, “Design of transform and quantizationcircuit for multi-standard integrated video decoder,” in Proc.
IEEE Workshop Signal Processing Systems, pp. 181-186, Oct. 2007.
[6] Yeong-Kang Lai, Yu-Fan Lai, “A Reconfigurable IDCT Processor Architecture for Video Coding,” ICMES., pp.469-472,
2009.
[7] Yeong-Kang Lai and Yu-Fan Lai, “VLSI Design of IDCT Processor for VC-1 Decoder,” VLSI Design/CAD Symposium,
Aug. 2009.
[8] Yi-Jung Wang, Chih Chi Chang, Guo Zua Wu, Oscal T.-C. Chen, “Low-Complexity Integrated Architecture of 4×4, 4×8,
8×4 and 8×8 Inverse Integer Transforms of VC-1,” Electronics & Opto-Electronics Research Lab., pp. 543-546, 2009.
99 年度專題研究計畫研究成果彙整表 
計畫主持人：陳柏宏 計畫編號：99-2221-E-150-066- 
計畫名稱：實現於可規劃系統晶片以離散小波轉換與形態學為基礎之車牌偵測與字元分割系統 
量化 
成果項目 實際已達成
數（被接受
或已發表）
預期總達成
數(含實際已
達成數) 
本計畫實
際貢獻百
分比 
單位 
備 註 （ 質 化 說
明：如數個計畫
共同成果、成果
列 為 該 期 刊 之
封 面 故 事 ...
等） 
期刊論文 2 0 0%  
研究報告/技術報告 1 1 100%  
研討會論文 4 1 50% 
篇 
 
論文著作 
專書 0 0 0%   
申請中件數 3 0 0%  專利 已獲得件數 1 0 0% 件  
件數 0 0 0% 件  
技術移轉 
權利金 0 0 0% 千元  
碩士生 1 2 100%  
博士生 0 0 0%  
博士後研究員 0 0 0%  
國內 
參與計畫人力 
（本國籍） 
專任助理 0 0 0% 
人次 
 
期刊論文 0 0 0%  
研究報告/技術報告 0 0 0%  
研討會論文 6 1 50% 
篇 
 
論文著作 
專書 0 0 0% 章/本  
申請中件數 0 0 0%  專利 已獲得件數 0 0 0% 件  
件數 0 0 0% 件  
技術移轉 
權利金 0 0 0% 千元  
碩士生 0 0 0%  
博士生 0 0 0%  
博士後研究員 0 0 0%  
國外 
參與計畫人力 
（外國籍） 
專任助理 0 0 0% 
人次 
 
 
