 1
摘   要 
中文摘要 
關鍵詞：低功率、低電壓多位元寬頻三角積分調變器、低電壓多位元量化 
器、類比數位轉換器、開關運算放大器 
 
隨著積體電路的製程技術不斷的演進，截至目前業已進入了奈米製程，然而
在類比電路的設計與實現上卻沒有明顯受益，肇因於臨界電壓並未顯著減少，這
對於類比電路的設計是一大問題，特別是對於需要操作於低電壓的電路時更加的
困難，況且要能夠在低電壓之下操作，並且能夠維持著與一般電壓相同的效能更
是難上加難。而製程的不斷演進，閘極的崩潰電壓持續降低，所以電源電壓也需
要相對地減少。因此，低電壓電路技術的發展有愈來愈急迫的需要。此外低電壓
電路技術能更加有效地縮減電池的體積及重量，而這也才符合可攜式個人無線電
子通信產品輕薄短小和電池的長時效性的要求，也更能滿足消費型電子產業的需
求。 
此外於現有的有線亦或無線之通信以及電子儀器產品上，由於網路與通訊的
需求大幅成長，是故信號所需處理的頻寬也逐漸地增加，在製程演進與產品需求
雙重的助力之下，電路設計技術在寬頻下逐漸成熟，然而低電壓在寬頻之下卻容
易因為類比電路的設計問題，使得低電壓的寬頻電路似乎仍有著巨大的鴻溝難以
跨越。 
全台連線上網的人數與戶數不僅是穩定增加，更持續朝向各個年齡層擴散，
而 ADSL 是現時一般社會大眾最為廣泛運用的網路連線方式，可見 ADSL 對於
台灣的網路連線是有絕大部份程度的影響。目前全球 ADSL 用戶數量仍在迅速
成長，為了刺激 ADSL 的持續成長，市場需要低成本的 ADSL 積體電路，而從
成本來考量 ADSL，若能將各種元件整合在一起便是類比前端（Analog Front 
End，AFE）成功的關鍵，而類比數位轉換器在 AFE 中佔有著極大部分的影響，
若是能夠加以改良類比數位轉換器，則必定能大幅降低 ADSL 產品的成本，這
對於台灣的網路連線勢必是一大助益。 
本計劃的研究重點，提出適用於 ADSL 規格的低電壓類比數位轉換器
(ADC)。使其能在供應電壓低於 0.9V 的狀態之下，仍然能夠正常並有效之運作。
在時脈頻率為 20 MHz，可得模擬之訊號雜訊比為 68dB。 
 
 
 
 
 3
一、前言 
隨著製程的演進，供應電壓下降可以使得數位電路能能夠達到較高的操作頻率以及更
低之消耗功率。但是類比電路則會因為元件特性以及製程參數將會使得電路的設計與元件
的選用而使得電路設計的難度遠比一般正常供應電壓來的更加複雜困難，是故類比電路要
能夠維持與一般正常電壓相匹配之性能，勢必為一大挑戰。 
而在電子產品不斷追求輕薄短小的特點之下，電路設計的概念慢慢的導向了單晶片
(System on Chip, SoC)系統的概念，在追求 SoC 的目標之下，整合類比與數位電路的系統晶
片 SoC 儼然成為 IC 設計未來的趨勢。SoC 不僅僅能夠節省晶片作業時的功率消耗，提高
晶片製造的成本效益，並提升系統的整體性能。同時，由於晶片製程的進步，更能提昇了
整體 IC 工作的效率。  
二、研究目的 
近年來由於上網人數的普及率仍然居高不下，台灣網路資訊中心公布 2007 年一月「台
灣寬頻網路使用調查」報告，截至 2007 年 1 月 15 日為止，台灣地區上網人口成長約 1,523
萬人，整體人口上網率已經達到 66.91%，台灣地區家中連網方式主要為 ADSL (76.03%)、
付費撥接(3.42%)、Cable Modem(6.76%)、社區網路(3.08%)與免付費撥接 (1.52%)[1]。由資
料可知 ADSL 一直都是網路連線方式的最主要溝通方式，使用 ADSL 的用戶人口約近千萬
人，可見 ADSL 對於台灣的網路連線是有絕大部份程度的影響，所以如何能夠大幅降低
ADSL 的使用成本以及降低使用的門檻，也必定是連線上網的一大突破。 
ADSL 系統現已成為全台最為廣泛之連線上網方式，而從成本來考量 ADSL，為達到
降低使用成本與增進使用效益，則須考量類比前端（Analog Front End，AFE）的部份，若
能將各種元件整合在一起便是類比前端成功的關鍵，而類比數位轉換器在 AFE 中佔有極大
部分的影響如圖一所示，因此若是能夠改良類比數位轉換器，則必定因為能夠增進類比前
端的性能並增加元件之間的相容性進而能夠大幅降低 ADSL 元件的成本，對於台灣的網路
勢必是一大助益。 
而完成類比數位轉換器是以標準之 CMOS 製程來整合類比前端的元件而不以額外製程
造成彼此相互整合的困難度且會造成外加之成本應是最合乎經濟效益，而隨著數位電路之
需求並為了提升資料之處理效能需要以先進之晶片製程，然而先進的晶片製程會是有較低
之供應電壓，以避免閘極電壓的崩潰，與增進電晶體之可靠度，所以本研究選擇以類比數
位轉換器然而使用較低的供應電壓來做為研究探討之重點目標。 
而在類比數位轉換器考量中，於設計上必須仔細考量運算放大器規格來盡量縮小消耗
功率，並且對時脈抖動、內部與外部之雜訊干擾、製程偏移、材質誤差等皆須小心仔細的
考量。三角積分調變器一般是運用於高解析度、高精準度的類比數位轉換器，然而在頻寬
的規格上，通常是希望在固定之操作頻率之下時其頻寬值是較低的，以希冀能夠以較高之
超取樣率來達到較高之系統效能，所以要如何在較高之系統頻寬之下仍然能夠達到不錯的
系統效能是此一研究之主要研究目標。 
三、文獻探討 
由於可攜式電子產品盛行，低電壓設計無論在學術界或是知名廠商皆有相當的研究。
 5
上而下的設計方式(top-down design) [8] 設計流程，先以公式分析運算放大器之需求，並且
利用 Matlab 來估算最低需求的設計規格。 
於利用 Matlab 模擬此系統之時，在輸入頻率以及取樣頻率分別為 350 kHz 及 20 MHz
狀況之下，信號頻寬為 1.1MHz，可以獲得訊號雜訊比(SNDR)之峰值為 76dB。由於 SPICE
在求解電路時頗為費時，所以為了減少電路模擬時間，增加效率，需先利用 Matlab 之
Simulink 模擬非理想效應與運算放大器對於 SNDR 之影響來決定運算放大器的規格與其他
的外部條件。由模擬結果顯示出運算放大器之最低需求為 50dB，扭轉率(slew rate)至少需有
160V/μs，而單位增益頻寬則需要 80MHz，方能達到所需之解析度。根據此最佳化之設計，
則可求得類比數位轉換器能夠達到預計規格時運算放大器最少所需消耗之功率。 
另一個重要參數為開關之導通阻抗以及第一級積分器之取樣電容，其參數的變化會隨
著輸入電壓的大小與操作頻率而改變。根據預計類比數位轉換器的效能可得取樣電容值若
為 1pF，則系統之動態範圍最大為 88dB；而根據總諧波失真的公式，本設計中之電阻值需
求為小於 1kΩ，則可得其非線性諧波失真將可低於 108dB。 
此一架構之增益與回授係數皆是以電容比例完成，而其中所有的係數皆已經做過係數
調整，以避免信號擺幅過大，將會造成積分器或量化器無法負荷。上下兩級共四組之量化
器皆為 3 bits 之解析度的 flash ADC 來完成。動態元件匹配(DEM)部分則為 DWA(Data 
Weighting Average)[13-14]來避免元件過於重複的選取，以降低因多位元 DAC 回授所產生的
非線性誤差。而運算放大器則採用開關運算式放大器以利於低電壓技術之運用並加上雙取
樣的技術，所以需要兩輸出級分別在φ1 及φ2 做取樣以及積分的動作。最後上下兩級分別產
生兩組各三位元的輸出，最後結果經由 Matlab 進行 FFT 運算後，即可驗證性能。 
以 HSPICE 模擬此一三角積分調變器，在輸入 -6dBFS 振幅、頻率 350kHz 的信號下，
時脈頻率為 20MHz，取樣頻率為 40MHz，可得輸出頻譜圖如圖三，其 SNDR 為 68dB。表
一則列出模擬之規格。此一研究計畫以四階多級疊接架構完成低電壓寬頻類比數位轉換器
使用台積電(TSMC) 0.13μm 1P8M CMOS 製程完成。佈局平面圖則如圖四所示。 
五、研究成果與討論 
本計劃完成了低電壓寬頻類比數位轉換器，能在有限的操作頻率之下，依然可以得到
符合規格之效能。 
隨著可攜式產品的蓬勃發展，對於低電壓電路的設計有愈來愈強烈的需求。而三角積
分調變器則是非常適合應用於多種通訊系統中，肇因於其對於元件的特性與需求之規格並
不敏感，所以也非常適合實現在各種高解析度的影音產品中。 
在本研究計劃之中已提出，以兩級之二階三角積分調變器合成四階多級疊接組態，在
低供應電壓下仍然可以有效地操作，不需昂貴的低電壓製程，並已在 0.13μm CMOS 1P8M
標準製程實現。模擬結果顯示，在時脈頻率為 20 MHz 時，SNDR 最大可以達到 68dB。 
六、參考文獻 
[1] 財團法人台灣網路資訊中心 http://www.twnic.net.tw/NEWS/1166.html  
[2] T. Tille, J. Sauerbrey, and D. Schmitt-Landsiedel,” A Low-Voltage MOSFET-Only ΣΔ 
Modulator for Speech Band Applications Using Depletion-Mode MOS-Capacitors in 
Combined Series and Parallel Compensation,” in Proc. IEEE ISCAS, vol. 1, no. 3, pp. 
376-379, May 2001. 
 7
七、圖表 
 
圖一  類比前端方塊圖 
 
 
圖二  四階三角積分調變器系統方塊圖 
 
 
圖三  低電壓三角積分調變器模擬結果 
 9
八、計畫成果自評 
在本計畫中，實現了一個在 0.9V 供應電壓下仍然可以有效地操作的類比數位轉換器。
並於 2006 年藉由國科會的資助，成投地投稿至 CSS2006 國際研討會發表。並於今年進一
步成功發展出 0.8V 寬頻的三角積分調變器，投稿至 2007 年的國內 VLSI/CAD 的研討會中。
(目前於審查階段，尚未公佈。)現階段亦更進一步模擬更細步的分析研究，整理後亦將投稿
至國際研討會中。待有量測結果，也將投稿至論文期刊。 
 
 已完成工作項目與成果 
¾ 已完成 Paper 投稿數 :  
1. 會議名稱： The Fourth IASTED International Conference on Circuits, 
Signals and Systems 2006 
會議時間：95 年 11 月 20 日起至 95 年 11 月 22 日止 
會議地點： San Francisco, U.S.A. 
論文名稱： A 91dB SOP-Based Low-Voltage Low-Distortion Fourth-Order 2-2 
Cascaded Delta-Sigma Modulator  
作    者：郭建宏、陳碩超、張剛碩 
誌     謝：在這邊我們要感謝行政院國家科學委員會在計畫 NSC 
95-2221-E-032-064-中的財務支援，並且從大學共同研究計劃撥款給
Tamkang Unversity (淡江大學)。 
已完成工作：已完成所有模擬結果，並且投稿會議論文。 
 
 
 11
 13
 15
第二天 95 年 11 月 21 日的上午 08:30 的第一場 session “Mixed Mode Circuits and Data 
Converters”，為此次論文上台發表時段，地點在 Barcley room。這次會議巧遇的謝教授，
緊接著在同一地點的下一個時段“Power Electronics, Sensors and Optimization”擔任會議主
持人。當天下午，大會亦在 Willard room 有安排一場個別演說： 
“AN INTRODUCTION TO RF WIRELESS INTEGRATED SYSTEMS” 
演講者：Mr. Ahmed A. Youssef  
晚上的 Dinner Banquet and Award Ceremony，很高興認識遇到一些常在論文看到的國
外學者，也很高興認識一位尚在美國求學的大陸學生，今年將會拿到博士學位。此協會
主席在助理的引介之後，上台首先介紹 IASTED 的由來。此協會在 1977 年成立於蘇黎
世，經費來源由瑞典所贊助，其目的為藉由科技及技術來促進經濟發展。過去已在世界
上 25 個不同的國家舉辦超過 300 個以上的研討會。經過這 30 多年的努力，IASTED 持
續的將最頂尖的學者齊聚ㄧ堂，藉此分享彼此的研究上創新的想法、文化上的交流、以
及國際合作。最後，對於一些傑出成就的學者，以及舉辦這次會議的教授，予以頒獎鼓
勵。 
第三天 95 年 11 月 22 日早上則在參與了 Speech Processing 這個 session，便回飯店退
房。 
 
二、與會心得 
在這次的大會中，有相當多學術界頂尖學者與會。經由這次的研討會，直接接觸到
各國學者所提的論文報告，了解到他們在研究上的最新趨勢和想法，也認識了一點新的
技術及技巧。 
整體而言，本次大會提供了各國豐富寶貴之研究資料，對個人之研究領域的拓展將
會有甚大助益與經驗。參加本次會議，除了在專業領域方面獲得到許多知識與想法之外，
在學術交流方面也深深領略到國外優秀學者的風範，和研究精神，希望將來還有類似的
機會能夠參與類似的國際會議。 
由於國內在學術上的研究能力，愈來愈受到國際的重視，因此希望國內方面能更大
力推動教授們參與國際研討會的能量，提昇國內學術研究的層次，以促進國內的學術研
究的發展。 
 
三、將攜回資料名稱及內容 
論文集乙冊 
大會議程參考手冊乙冊 
參加證明乙張 
 
2. System-Level Considerations  
 
2.1 Topology Selection 
 
In order to achieve a high-performance ΔΣ modulator, 
the high-order single-loop or multibit topologies may be 
considered. However, “elegant” coefficients in high-order 
single-loop ΔΣ modulators must be pursued due to the 
stability problem. Furthermore, a power-hungry dynamic 
element matching circuit must be applied in the modulator 
due to multibit DAC nonlinearity issue.  
For realizing a 16-bit resolution ADC with limited 
signal swings, a 2-2 cascaded ΔΣ modulator with low-
distortion topology is adopted. In each stage, the second-
order noise-shaping with single-bit quantization is chosen 
to ensure the stability of the modulator. The conventional 
and low-distortion discrete-time second-order ΔΣ 
modulators are shown in Fig. 2(a) and Fig. 2(b), 
respectively. These two structures perform the same noise 
transfer function (NTF): 
211 )()())( −−== zzEzYzNTF ( . (1)
And, the signal transfer functions (STFs) of conventional 
and low-distortion modulators can be derived as 
2−== zzXzYzSTF )()()( , (2)
and 1== )()( zXzYzSTF )( , (3)
respectively. In the low-distortion structure, a unity gain 
of STF without any delay indicates that the signal will not 
pass through the integrators, thus the signal distortion 
caused by nonlinearity of opamp can be discarded. The 
signal swing at the output of integrator can also be 
reduced because there is only quantization noise included. 
The comparison between these two structures without 
signal scaling is simulated by MATLAB. As shown in Fig. 
3(a), conventional structure presents larger signal swings, 
±5 and ±4, at each output of two integrators, and as shown 
in Fig. 3(b), the low-distortion structure exhibits a 
dramatic reduction in signal swings at each output of two 
integrators by 80% ~ 84% of amplitude. This decreased  
 
 
(a)  
 
(b) 
Figure 2. (a) Conventional second-order discrete-time modulator 
(b) Low-distortion second-order discrete-time modulator 
       (a)                                                           (b) 
Figure 3. Probability densities of signals at the first and the second 
integrators’ outputs in (a) conventional and (b) low-distortion structure
 
signal swing profits both a larger input dynamic range and 
relaxed requirements of opamp. Besides, since only one 
DAC feedback path is required in low-distortion structure, 
the circuit implementation would be easier than 
conventional one. The quantization noise only feature in 
integrator path also benefits the connections between 
stages since the output of the second integrator can 
directly inject to the second stage without any subtraction 
circuit in MASH architecture. 
The whole architecture of SOP-based low-distortion 2-
2 MASH with single-bit quantization is shown in Fig. 4. 
In this modulator, only half-delay is introduced in SOP-
based integrators because the output stage of SOP will be 
turned off during one half of the period, thus the signal 
integration of this integrator and the signal sampling of 
next integrator must be accomplished in the same phase. 
For ensuring the integrity of quantization, the comparators 
are latched at a half of period after the integration phase to 
guarantee a complete signal settling at the quantizer input. 
Hence, a half delay is inserted in DAC feedback path to 
denote the propagation time required by quantizers. For 
ensuring the same signal power level at each output of 
integrators, signal scaling is made and the resulting 
coefficients are explicated in Fig. 4. 
 
2.2 Input Capacitance 
 
Considering the input sampling noise in the modulator,  
 
Figure 4. The presented fourth-order ΔΣ modulator  
with 2-2 MASH topology 
single-bit quantization.  
The relationships among the capacitances in the first 
stage of the presented ΔΣ modulator are Cini=5·Csi=20pF 
for i=1, 2, …, and 4, Cini=3·Csi=6·Cdci=1.5pF for i=5, 
6, …, and 8, and Cyi=8·Cxi=2·Czi=2 pF for i=1, 2, and 3.  
The schematic of the second stage is similar to that of 
the first stage except the input sampling circuits in which 
the capacitors cannot be shared with DAC feedbacks since 
floating switch is not allowed to separate the feedback 
braches from the former stage. 
It should be noted that the sizes of all the capacitors 
used in the modulator after the first integrator could be 
scaled down due to the noise suppression contributed by 
their former integrators. These decreased capacitances will 
relax the requirements on opamp specifications, thus also 
saving chip area. 
 
2.4 Clock phases  
 
The nonoverlapped clocks φ1 and φ2 are given for 
normal operations of the SC ΔΣ modulator. To alleviate 
the charge injection effects caused by switches, the 
advanced clocks φ1a and φ2a are turned off earlier than 
the clocks φ1 and φ2, respectively, as shown in Fig. 6. 
These advanced clocks φ1a and φ2a are turned on 
simultaneously with the clocks φ1 and φ2, respectively, to 
prevent the time-slot from vanishing to corrupt the 
operation of SC circuit [11]. 
 
2.5 Specifications of Building Blocks  
 
For achieving a 16-bit resolution of ADC, a minimum 
required finite dc gain of opamp is 70 dB. A 10 MHz of 
unit-gain bandwidth (UGB) and an 8V/μs of slew rate (SR) 
with a 4.5 pF of load capacitance in opamp are required to 
accomplish a complete settling at each integration phase 
under a 2 MHz of clocking frequency.  
 
 
3. Design of Building Blocks  
 
3.1 Switched-Opamp (SOP) 
 
The two-stage opamp has been proved feasible for 
low-voltage applications due to its larger output swing 
compared to other opamp configurations [3]. Fig. 7 shows  
 
Figure 7. Half of the schematic of SOP  
TABLE I.  THE PERFORMANCE SUMMARY OF THE DESIGNED 
SWITCHED-OPAMP 
DC Gain 76 dB 
Unity Gain Bandwidth 16 MHz 
Phase Margin 71° 
Slew Rate 12 V/μs 
Supply Voltage 1 V 
Power Consumption 350  μW 
 
half of the schematic of the SOP [12] for simplicity. The 
PMOS input dc biasing is set at ground level to offer an 
enough overdrive, and an output common-mode voltage 
of VDD/2 is designed for normal swing of signal. The 
common-mode feedback node Vfb controls parts of the 
current sources, M4, to provide a better settling behavior. 
The two output stages of the SOP are switched on 
alternatively to accommodate itself to the operation of the 
double-sampling circuit. The performance of this SOP is 
summarized in Table I. Severe requirements on the SOP 
specifications are designed to ensure the resulted 
performance against the process and temperature 
variations.  
 
3.2 Comparator 
 
The fully differential comparator with an SR-latch is 
shown in Fig. 8. A NMOS differential pair is chosen for 
higher dc gain. The small size of input transistor is 
designed to mitigate the input parasitic capacitance. When 
clock is low, two outputs Vop and Von are high, the 
comparator is reset, and the transistor (M4) is turned off to 
reduce the power consumption. Thus, the SR-latch holds 
on the last state. When clock is high, the slewing outputs 
are triggered and a new output state will be latched. In this 
comparator, the input offset should be carefully designed 
for reaching a better accuracy.  
 
3.3 Switches 
 
Most switches are designed either by NMOS devices 
to ground potential or PMOS devices to supply voltage to 
give the enough overdrives. The switches near the inputs 
of the SOP are realized by NMOS devices with dummy 
switches to minimize the charge injection and clock 
feedthrough. The bootstrapped input switches are used to 
transfer a peak-to-peak 0.25V of sinusoidal signal, and 
provide a stable and relative-low resistance to reduce the  
 
Figure 8. Comparator and SR-latch 
