Analysis & Synthesis report for de2_port
Wed May 04 11:20:23 2011
Quartus II Version 10.0 Build 218 06/27/2010 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Analysis & Synthesis Summary
  3. Analysis & Synthesis Settings
  4. Parallel Compilation
  5. Analysis & Synthesis Source Files Read
  6. Analysis & Synthesis Resource Usage Summary
  7. Analysis & Synthesis Resource Utilization by Entity
  8. Analysis & Synthesis RAM Summary
  9. State Machine - |de2_port|microcomputer:U1|cpu:CPU_1|control_unit:CU_1|current_state
 10. Registers Removed During Synthesis
 11. General Register Statistics
 12. Registers Added for RAM Pass-Through Logic
 13. Registers Packed Into Inferred Megafunctions
 14. Multiplexer Restructuring Statistics (Restructuring Performed)
 15. Source assignments for microcomputer:U1|memory:MEMORY_1|ram_64x8_sync:U2|altsyncram:RAM_rtl_0|altsyncram_v7i1:auto_generated
 16. Source assignments for microcomputer:U1|memory:MEMORY_1|rom_128x8_sync:U1|altsyncram:Mux7_rtl_1|altsyncram_fb01:auto_generated
 17. Parameter Settings for User Entity Instance: microcomputer:U1|cpu:CPU_1|processing_unit:PU_1
 18. Parameter Settings for User Entity Instance: microcomputer:U1|cpu:CPU_1|control_unit:CU_1
 19. Parameter Settings for User Entity Instance: microcomputer:U1|memory:MEMORY_1|rom_128x8_sync:U1
 20. Parameter Settings for Inferred Entity Instance: microcomputer:U1|memory:MEMORY_1|ram_64x8_sync:U2|altsyncram:RAM_rtl_0
 21. Parameter Settings for Inferred Entity Instance: microcomputer:U1|memory:MEMORY_1|rom_128x8_sync:U1|altsyncram:Mux7_rtl_1
 22. altsyncram Parameter Settings by Entity Instance
 23. Port Connectivity Checks: "microcomputer:U1"
 24. Analysis & Synthesis Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------+
; Analysis & Synthesis Summary                                                   ;
+------------------------------------+-------------------------------------------+
; Analysis & Synthesis Status        ; Successful - Wed May 04 11:20:23 2011     ;
; Quartus II Version                 ; 10.0 Build 218 06/27/2010 SJ Full Version ;
; Revision Name                      ; de2_port                                  ;
; Top-level Entity Name              ; de2_port                                  ;
; Family                             ; Cyclone II                                ;
; Total logic elements               ; 454                                       ;
;     Total combinational functions  ; 272                                       ;
;     Dedicated logic registers      ; 250                                       ;
; Total registers                    ; 250                                       ;
; Total pins                         ; 142                                       ;
; Total virtual pins                 ; 0                                         ;
; Total memory bits                  ; 3,072                                     ;
; Embedded Multiplier 9-bit elements ; 0                                         ;
; Total PLLs                         ; 0                                         ;
+------------------------------------+-------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Settings                                                                                        ;
+----------------------------------------------------------------------------+--------------------+--------------------+
; Option                                                                     ; Setting            ; Default Value      ;
+----------------------------------------------------------------------------+--------------------+--------------------+
; Device                                                                     ; EP2C35F672C6       ;                    ;
; Top-level entity name                                                      ; de2_port           ; de2_port           ;
; Family name                                                                ; Cyclone II         ; Stratix II         ;
; Use smart compilation                                                      ; Off                ; Off                ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                 ; On                 ;
; Enable compact report table                                                ; Off                ; Off                ;
; Restructure Multiplexers                                                   ; Auto               ; Auto               ;
; Create Debugging Nodes for IP Cores                                        ; Off                ; Off                ;
; Preserve fewer node names                                                  ; On                 ; On                 ;
; Disable OpenCore Plus hardware evaluation                                  ; Off                ; Off                ;
; Verilog Version                                                            ; Verilog_2001       ; Verilog_2001       ;
; VHDL Version                                                               ; VHDL_1993          ; VHDL_1993          ;
; State Machine Processing                                                   ; Auto               ; Auto               ;
; Safe State Machine                                                         ; Off                ; Off                ;
; Extract Verilog State Machines                                             ; On                 ; On                 ;
; Extract VHDL State Machines                                                ; On                 ; On                 ;
; Ignore Verilog initial constructs                                          ; Off                ; Off                ;
; Iteration limit for constant Verilog loops                                 ; 5000               ; 5000               ;
; Iteration limit for non-constant Verilog loops                             ; 250                ; 250                ;
; Add Pass-Through Logic to Inferred RAMs                                    ; On                 ; On                 ;
; Parallel Synthesis                                                         ; On                 ; On                 ;
; DSP Block Balancing                                                        ; Auto               ; Auto               ;
; NOT Gate Push-Back                                                         ; On                 ; On                 ;
; Power-Up Don't Care                                                        ; On                 ; On                 ;
; Remove Redundant Logic Cells                                               ; Off                ; Off                ;
; Remove Duplicate Registers                                                 ; On                 ; On                 ;
; Ignore CARRY Buffers                                                       ; Off                ; Off                ;
; Ignore CASCADE Buffers                                                     ; Off                ; Off                ;
; Ignore GLOBAL Buffers                                                      ; Off                ; Off                ;
; Ignore ROW GLOBAL Buffers                                                  ; Off                ; Off                ;
; Ignore LCELL Buffers                                                       ; Off                ; Off                ;
; Ignore SOFT Buffers                                                        ; On                 ; On                 ;
; Limit AHDL Integers to 32 Bits                                             ; Off                ; Off                ;
; Optimization Technique                                                     ; Balanced           ; Balanced           ;
; Carry Chain Length                                                         ; 70                 ; 70                 ;
; Auto Carry Chains                                                          ; On                 ; On                 ;
; Auto Open-Drain Pins                                                       ; On                 ; On                 ;
; Perform WYSIWYG Primitive Resynthesis                                      ; Off                ; Off                ;
; Auto ROM Replacement                                                       ; On                 ; On                 ;
; Auto RAM Replacement                                                       ; On                 ; On                 ;
; Auto Shift Register Replacement                                            ; Auto               ; Auto               ;
; Auto Clock Enable Replacement                                              ; On                 ; On                 ;
; Strict RAM Replacement                                                     ; Off                ; Off                ;
; Allow Synchronous Control Signals                                          ; On                 ; On                 ;
; Force Use of Synchronous Clear Signals                                     ; Off                ; Off                ;
; Auto RAM to Logic Cell Conversion                                          ; Off                ; Off                ;
; Auto Resource Sharing                                                      ; Off                ; Off                ;
; Allow Any RAM Size For Recognition                                         ; Off                ; Off                ;
; Allow Any ROM Size For Recognition                                         ; Off                ; Off                ;
; Allow Any Shift Register Size For Recognition                              ; Off                ; Off                ;
; Use LogicLock Constraints during Resource Balancing                        ; On                 ; On                 ;
; Ignore translate_off and synthesis_off directives                          ; Off                ; Off                ;
; Timing-Driven Synthesis                                                    ; Off                ; Off                ;
; Report Parameter Settings                                                  ; On                 ; On                 ;
; Report Source Assignments                                                  ; On                 ; On                 ;
; Report Connectivity Checks                                                 ; On                 ; On                 ;
; Ignore Maximum Fan-Out Assignments                                         ; Off                ; Off                ;
; Synchronization Register Chain Length                                      ; 2                  ; 2                  ;
; PowerPlay Power Optimization                                               ; Normal compilation ; Normal compilation ;
; HDL message level                                                          ; Level2             ; Level2             ;
; Suppress Register Optimization Related Messages                            ; Off                ; Off                ;
; Number of Removed Registers Reported in Synthesis Report                   ; 5000               ; 5000               ;
; Number of Inverted Registers Reported in Synthesis Report                  ; 100                ; 100                ;
; Clock MUX Protection                                                       ; On                 ; On                 ;
; Auto Gated Clock Conversion                                                ; Off                ; Off                ;
; Block Design Naming                                                        ; Auto               ; Auto               ;
; SDC constraint protection                                                  ; Off                ; Off                ;
; Synthesis Effort                                                           ; Auto               ; Auto               ;
; Shift Register Replacement - Allow Asynchronous Clear Signal               ; On                 ; On                 ;
; Analysis & Synthesis Message Level                                         ; Medium             ; Medium             ;
; Disable Register Merging Across Hierarchies                                ; Auto               ; Auto               ;
; Resource Aware Inference For Block RAM                                     ; On                 ; On                 ;
; Synthesis Seed                                                             ; 1                  ; 1                  ;
+----------------------------------------------------------------------------+--------------------+--------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Source Files Read                                                                                                                                     ;
+----------------------------------+-----------------+-------------------------------------------------------+---------------------------------------------------------------+
; File Name with User-Entered Path ; Used in Netlist ; File Type                                             ; File Name with Absolute Path                                  ;
+----------------------------------+-----------------+-------------------------------------------------------+---------------------------------------------------------------+
; ../rom_128x8_sync.vhd            ; yes             ; User VHDL File                                        ; Z:/EE367/Final Project/rom_128x8_sync.vhd                     ;
; ../ram_64x8_sync.vhd             ; yes             ; User VHDL File                                        ; Z:/EE367/Final Project/ram_64x8_sync.vhd                      ;
; ../processing_unit.vhd           ; yes             ; User VHDL File                                        ; Z:/EE367/Final Project/processing_unit.vhd                    ;
; ../microcomputer.vhd             ; yes             ; User VHDL File                                        ; Z:/EE367/Final Project/microcomputer.vhd                      ;
; ../memory.vhd                    ; yes             ; User VHDL File                                        ; Z:/EE367/Final Project/memory.vhd                             ;
; ../cpu.vhd                       ; yes             ; User VHDL File                                        ; Z:/EE367/Final Project/cpu.vhd                                ;
; ../control_unit.vhd              ; yes             ; User VHDL File                                        ; Z:/EE367/Final Project/control_unit.vhd                       ;
; de2_port.vhd                     ; yes             ; User VHDL File                                        ; Z:/EE367/Final Project/DE2 Port/de2_port.vhd                  ;
; altsyncram.tdf                   ; yes             ; Megafunction                                          ; c:/altera/10.0/quartus/libraries/megafunctions/altsyncram.tdf ;
; db/altsyncram_v7i1.tdf           ; yes             ; Auto-Generated Megafunction                           ; Z:/EE367/Final Project/DE2 Port/db/altsyncram_v7i1.tdf        ;
; db/altsyncram_fb01.tdf           ; yes             ; Auto-Generated Megafunction                           ; Z:/EE367/Final Project/DE2 Port/db/altsyncram_fb01.tdf        ;
; de2_port.de2_port0.rtl.mif       ; yes             ; Auto-Generated Auto-Found Memory Initialization File  ; Z:/EE367/Final Project/DE2 Port/db/de2_port.de2_port0.rtl.mif ;
+----------------------------------+-----------------+-------------------------------------------------------+---------------------------------------------------------------+


+--------------------------------------------------------+
; Analysis & Synthesis Resource Usage Summary            ;
+---------------------------------------------+----------+
; Resource                                    ; Usage    ;
+---------------------------------------------+----------+
; Estimated Total logic elements              ; 454      ;
;                                             ;          ;
; Total combinational functions               ; 272      ;
; Logic element usage by number of LUT inputs ;          ;
;     -- 4 input functions                    ; 166      ;
;     -- 3 input functions                    ; 67       ;
;     -- <=2 input functions                  ; 39       ;
;                                             ;          ;
; Logic elements by mode                      ;          ;
;     -- normal mode                          ; 257      ;
;     -- arithmetic mode                      ; 15       ;
;                                             ;          ;
; Total registers                             ; 250      ;
;     -- Dedicated logic registers            ; 250      ;
;     -- I/O registers                        ; 0        ;
;                                             ;          ;
; I/O pins                                    ; 142      ;
; Total memory bits                           ; 3072     ;
; Maximum fan-out node                        ; CLOCK_50 ;
; Maximum fan-out                             ; 266      ;
; Total fan-out                               ; 2188     ;
; Average fan-out                             ; 3.22     ;
+---------------------------------------------+----------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Utilization by Entity                                                                                                                                                                                                                                                         ;
+-------------------------------------------------+-------------------+--------------+-------------+------------+--------------+---------+-----------+------+--------------+-------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                      ; LC Combinationals ; LC Registers ; Memory Bits ; DSP Blocks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                               ; Library Name ;
+-------------------------------------------------+-------------------+--------------+-------------+------------+--------------+---------+-----------+------+--------------+-------------------------------------------------------------------------------------------------------------------+--------------+
; |de2_port                                       ; 272 (0)           ; 250 (0)      ; 3072        ; 0          ; 0            ; 0       ; 0         ; 142  ; 0            ; |de2_port                                                                                                         ;              ;
;    |microcomputer:U1|                           ; 272 (0)           ; 250 (0)      ; 3072        ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |de2_port|microcomputer:U1                                                                                        ;              ;
;       |cpu:CPU_1|                               ; 225 (0)           ; 103 (0)      ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |de2_port|microcomputer:U1|cpu:CPU_1                                                                              ;              ;
;          |control_unit:CU_1|                    ; 115 (115)         ; 55 (55)      ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |de2_port|microcomputer:U1|cpu:CPU_1|control_unit:CU_1                                                            ;              ;
;          |processing_unit:PU_1|                 ; 110 (110)         ; 48 (48)      ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |de2_port|microcomputer:U1|cpu:CPU_1|processing_unit:PU_1                                                         ;              ;
;       |memory:MEMORY_1|                         ; 47 (31)           ; 147 (121)    ; 3072        ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |de2_port|microcomputer:U1|memory:MEMORY_1                                                                        ;              ;
;          |ram_64x8_sync:U2|                     ; 16 (16)           ; 26 (26)      ; 2048        ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |de2_port|microcomputer:U1|memory:MEMORY_1|ram_64x8_sync:U2                                                       ;              ;
;             |altsyncram:RAM_rtl_0|              ; 0 (0)             ; 0 (0)        ; 2048        ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |de2_port|microcomputer:U1|memory:MEMORY_1|ram_64x8_sync:U2|altsyncram:RAM_rtl_0                                  ;              ;
;                |altsyncram_v7i1:auto_generated| ; 0 (0)             ; 0 (0)        ; 2048        ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |de2_port|microcomputer:U1|memory:MEMORY_1|ram_64x8_sync:U2|altsyncram:RAM_rtl_0|altsyncram_v7i1:auto_generated   ;              ;
;          |rom_128x8_sync:U1|                    ; 0 (0)             ; 0 (0)        ; 1024        ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |de2_port|microcomputer:U1|memory:MEMORY_1|rom_128x8_sync:U1                                                      ;              ;
;             |altsyncram:Mux7_rtl_1|             ; 0 (0)             ; 0 (0)        ; 1024        ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |de2_port|microcomputer:U1|memory:MEMORY_1|rom_128x8_sync:U1|altsyncram:Mux7_rtl_1                                ;              ;
;                |altsyncram_fb01:auto_generated| ; 0 (0)             ; 0 (0)        ; 1024        ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |de2_port|microcomputer:U1|memory:MEMORY_1|rom_128x8_sync:U1|altsyncram:Mux7_rtl_1|altsyncram_fb01:auto_generated ;              ;
+-------------------------------------------------+-------------------+--------------+-------------+------------+--------------+---------+-----------+------+--------------+-------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis RAM Summary                                                                                                                                                                                                             ;
+--------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+------+----------------------------+
; Name                                                                                                               ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size ; MIF                        ;
+--------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+------+----------------------------+
; microcomputer:U1|memory:MEMORY_1|ram_64x8_sync:U2|altsyncram:RAM_rtl_0|altsyncram_v7i1:auto_generated|ALTSYNCRAM   ; AUTO ; Simple Dual Port ; 256          ; 8            ; 256          ; 8            ; 2048 ; None                       ;
; microcomputer:U1|memory:MEMORY_1|rom_128x8_sync:U1|altsyncram:Mux7_rtl_1|altsyncram_fb01:auto_generated|ALTSYNCRAM ; AUTO ; ROM              ; 128          ; 8            ; --           ; --           ; 1024 ; de2_port.de2_port0.rtl.mif ;
+--------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+------+----------------------------+


Encoding Type:  One-Hot
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |de2_port|microcomputer:U1|cpu:CPU_1|control_unit:CU_1|current_state                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+--------------------------+--------------------------+--------------------------+--------------------------+--------------------------+--------------------------+--------------------------+--------------------------+--------------------------+--------------------------+--------------------------+--------------------------+--------------------------+--------------------------+--------------------------+--------------------------+--------------------------+-----------------------+-----------------------+-----------------------+--------------------------+--------------------------+--------------------------+--------------------------+--------------------------+--------------------------+--------------------------+--------------------------+-------------------------+-------------------------+-------------------------+
; Name                     ; current_state.S_DECY_6 ; current_state.S_DECY_5 ; current_state.S_DECY_4 ; current_state.S_DECX_6 ; current_state.S_DECX_5 ; current_state.S_DECX_4 ; current_state.S_INCY_6 ; current_state.S_INCY_5 ; current_state.S_INCY_4 ; current_state.S_INCX_6 ; current_state.S_INCX_5 ; current_state.S_INCX_4 ; current_state.S_ORXY_6 ; current_state.S_ORXY_5 ; current_state.S_ORXY_4 ; current_state.S_ANDXY_6 ; current_state.S_ANDXY_5 ; current_state.S_ANDXY_4 ; current_state.S_SUBXY_6 ; current_state.S_SUBXY_5 ; current_state.S_SUBXY_4 ; current_state.S_ADDXY_7 ; current_state.S_ADDXY_6 ; current_state.S_ADDXY_5 ; current_state.S_ADDXY_4 ; current_state.S_LDYDIR_8 ; current_state.S_LDYDIR_7 ; current_state.S_LDYDIR_6 ; current_state.S_LDYDIR_5 ; current_state.S_LDYDIR_4 ; current_state.S_LDXDIR_8 ; current_state.S_LDXDIR_7 ; current_state.S_LDXDIR_6 ; current_state.S_LDXDIR_5 ; current_state.S_LDXDIR_4 ; current_state.S_STYDIR_7 ; current_state.S_STYDIR_6 ; current_state.S_STYDIR_5 ; current_state.S_STYDIR_4 ; current_state.S_LDYIMM_6 ; current_state.S_LDYIMM_5 ; current_state.S_LDYIMM_4 ; current_state.S_BRA_6 ; current_state.S_BRA_5 ; current_state.S_BRA_4 ; current_state.S_STXDIR_7 ; current_state.S_STXDIR_6 ; current_state.S_STXDIR_5 ; current_state.S_STXDIR_4 ; current_state.S_LDXIMM_6 ; current_state.S_LDXIMM_5 ; current_state.S_LDXIMM_4 ; current_state.S_DECODE_3 ; current_state.S_FETCH_2 ; current_state.S_FETCH_1 ; current_state.S_FETCH_0 ;
+--------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+--------------------------+--------------------------+--------------------------+--------------------------+--------------------------+--------------------------+--------------------------+--------------------------+--------------------------+--------------------------+--------------------------+--------------------------+--------------------------+--------------------------+--------------------------+--------------------------+--------------------------+-----------------------+-----------------------+-----------------------+--------------------------+--------------------------+--------------------------+--------------------------+--------------------------+--------------------------+--------------------------+--------------------------+-------------------------+-------------------------+-------------------------+
; current_state.S_FETCH_0  ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                     ; 0                     ; 0                     ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                       ; 0                       ; 0                       ;
; current_state.S_FETCH_1  ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                     ; 0                     ; 0                     ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                       ; 1                       ; 1                       ;
; current_state.S_FETCH_2  ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                     ; 0                     ; 0                     ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 1                       ; 0                       ; 1                       ;
; current_state.S_DECODE_3 ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                     ; 0                     ; 0                     ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 1                        ; 0                       ; 0                       ; 1                       ;
; current_state.S_LDXIMM_4 ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                     ; 0                     ; 0                     ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 1                        ; 0                        ; 0                       ; 0                       ; 1                       ;
; current_state.S_LDXIMM_5 ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                     ; 0                     ; 0                     ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 1                        ; 0                        ; 0                        ; 0                       ; 0                       ; 1                       ;
; current_state.S_LDXIMM_6 ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                     ; 0                     ; 0                     ; 0                        ; 0                        ; 0                        ; 0                        ; 1                        ; 0                        ; 0                        ; 0                        ; 0                       ; 0                       ; 1                       ;
; current_state.S_STXDIR_4 ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                     ; 0                     ; 0                     ; 0                        ; 0                        ; 0                        ; 1                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                       ; 0                       ; 1                       ;
; current_state.S_STXDIR_5 ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                     ; 0                     ; 0                     ; 0                        ; 0                        ; 1                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                       ; 0                       ; 1                       ;
; current_state.S_STXDIR_6 ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                     ; 0                     ; 0                     ; 0                        ; 1                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                       ; 0                       ; 1                       ;
; current_state.S_STXDIR_7 ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                     ; 0                     ; 0                     ; 1                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                       ; 0                       ; 1                       ;
; current_state.S_BRA_4    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                     ; 0                     ; 1                     ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                       ; 0                       ; 1                       ;
; current_state.S_BRA_5    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                     ; 1                     ; 0                     ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                       ; 0                       ; 1                       ;
; current_state.S_BRA_6    ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 1                     ; 0                     ; 0                     ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                       ; 0                       ; 1                       ;
; current_state.S_LDYIMM_4 ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 1                        ; 0                     ; 0                     ; 0                     ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                       ; 0                       ; 1                       ;
; current_state.S_LDYIMM_5 ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 1                        ; 0                        ; 0                     ; 0                     ; 0                     ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                       ; 0                       ; 1                       ;
; current_state.S_LDYIMM_6 ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 1                        ; 0                        ; 0                        ; 0                     ; 0                     ; 0                     ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                       ; 0                       ; 1                       ;
; current_state.S_STYDIR_4 ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 1                        ; 0                        ; 0                        ; 0                        ; 0                     ; 0                     ; 0                     ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                       ; 0                       ; 1                       ;
; current_state.S_STYDIR_5 ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 1                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                     ; 0                     ; 0                     ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                       ; 0                       ; 1                       ;
; current_state.S_STYDIR_6 ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 1                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                     ; 0                     ; 0                     ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                       ; 0                       ; 1                       ;
; current_state.S_STYDIR_7 ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 1                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                     ; 0                     ; 0                     ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                       ; 0                       ; 1                       ;
; current_state.S_LDXDIR_4 ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 1                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                     ; 0                     ; 0                     ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                       ; 0                       ; 1                       ;
; current_state.S_LDXDIR_5 ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 1                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                     ; 0                     ; 0                     ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                       ; 0                       ; 1                       ;
; current_state.S_LDXDIR_6 ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 1                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                     ; 0                     ; 0                     ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                       ; 0                       ; 1                       ;
; current_state.S_LDXDIR_7 ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 1                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                     ; 0                     ; 0                     ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                       ; 0                       ; 1                       ;
; current_state.S_LDXDIR_8 ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 1                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                     ; 0                     ; 0                     ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                       ; 0                       ; 1                       ;
; current_state.S_LDYDIR_4 ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                        ; 1                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                     ; 0                     ; 0                     ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                       ; 0                       ; 1                       ;
; current_state.S_LDYDIR_5 ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 1                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                     ; 0                     ; 0                     ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                       ; 0                       ; 1                       ;
; current_state.S_LDYDIR_6 ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 1                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                     ; 0                     ; 0                     ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                       ; 0                       ; 1                       ;
; current_state.S_LDYDIR_7 ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 1                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                     ; 0                     ; 0                     ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                       ; 0                       ; 1                       ;
; current_state.S_LDYDIR_8 ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 1                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                     ; 0                     ; 0                     ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                       ; 0                       ; 1                       ;
; current_state.S_ADDXY_4  ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 1                       ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                     ; 0                     ; 0                     ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                       ; 0                       ; 1                       ;
; current_state.S_ADDXY_5  ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 1                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                     ; 0                     ; 0                     ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                       ; 0                       ; 1                       ;
; current_state.S_ADDXY_6  ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 1                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                     ; 0                     ; 0                     ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                       ; 0                       ; 1                       ;
; current_state.S_ADDXY_7  ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 1                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                     ; 0                     ; 0                     ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                       ; 0                       ; 1                       ;
; current_state.S_SUBXY_4  ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 1                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                     ; 0                     ; 0                     ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                       ; 0                       ; 1                       ;
; current_state.S_SUBXY_5  ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 1                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                     ; 0                     ; 0                     ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                       ; 0                       ; 1                       ;
; current_state.S_SUBXY_6  ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 1                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                     ; 0                     ; 0                     ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                       ; 0                       ; 1                       ;
; current_state.S_ANDXY_4  ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 1                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                     ; 0                     ; 0                     ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                       ; 0                       ; 1                       ;
; current_state.S_ANDXY_5  ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 1                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                     ; 0                     ; 0                     ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                       ; 0                       ; 1                       ;
; current_state.S_ANDXY_6  ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 1                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                     ; 0                     ; 0                     ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                       ; 0                       ; 1                       ;
; current_state.S_ORXY_4   ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 1                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                     ; 0                     ; 0                     ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                       ; 0                       ; 1                       ;
; current_state.S_ORXY_5   ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 1                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                     ; 0                     ; 0                     ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                       ; 0                       ; 1                       ;
; current_state.S_ORXY_6   ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 1                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                     ; 0                     ; 0                     ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                       ; 0                       ; 1                       ;
; current_state.S_INCX_4   ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 1                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                     ; 0                     ; 0                     ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                       ; 0                       ; 1                       ;
; current_state.S_INCX_5   ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 1                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                     ; 0                     ; 0                     ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                       ; 0                       ; 1                       ;
; current_state.S_INCX_6   ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 1                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                     ; 0                     ; 0                     ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                       ; 0                       ; 1                       ;
; current_state.S_INCY_4   ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 1                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                     ; 0                     ; 0                     ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                       ; 0                       ; 1                       ;
; current_state.S_INCY_5   ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 1                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                     ; 0                     ; 0                     ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                       ; 0                       ; 1                       ;
; current_state.S_INCY_6   ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 1                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                     ; 0                     ; 0                     ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                       ; 0                       ; 1                       ;
; current_state.S_DECX_4   ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 1                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                     ; 0                     ; 0                     ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                       ; 0                       ; 1                       ;
; current_state.S_DECX_5   ; 0                      ; 0                      ; 0                      ; 0                      ; 1                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                     ; 0                     ; 0                     ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                       ; 0                       ; 1                       ;
; current_state.S_DECX_6   ; 0                      ; 0                      ; 0                      ; 1                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                     ; 0                     ; 0                     ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                       ; 0                       ; 1                       ;
; current_state.S_DECY_4   ; 0                      ; 0                      ; 1                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                     ; 0                     ; 0                     ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                       ; 0                       ; 1                       ;
; current_state.S_DECY_5   ; 0                      ; 1                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                     ; 0                     ; 0                     ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                       ; 0                       ; 1                       ;
; current_state.S_DECY_6   ; 1                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                      ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                       ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                     ; 0                     ; 0                     ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                       ; 0                       ; 1                       ;
+--------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+-------------------------+--------------------------+--------------------------+--------------------------+--------------------------+--------------------------+--------------------------+--------------------------+--------------------------+--------------------------+--------------------------+--------------------------+--------------------------+--------------------------+--------------------------+--------------------------+--------------------------+--------------------------+-----------------------+-----------------------+-----------------------+--------------------------+--------------------------+--------------------------+--------------------------+--------------------------+--------------------------+--------------------------+--------------------------+-------------------------+-------------------------+-------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Registers Removed During Synthesis                                                                                                        ;
+----------------------------------------------------------------------+--------------------------------------------------------------------+
; Register name                                                        ; Reason for Removal                                                 ;
+----------------------------------------------------------------------+--------------------------------------------------------------------+
; microcomputer:U1|memory:MEMORY_1|port_in_02_data[2..7]               ; Stuck at GND due to stuck port data_in                             ;
; microcomputer:U1|memory:MEMORY_1|port_in_03_data[3..7]               ; Stuck at GND due to stuck port data_in                             ;
; microcomputer:U1|memory:MEMORY_1|ram_64x8_sync:U2|RAM~19             ; Stuck at GND due to stuck port clock_enable                        ;
; microcomputer:U1|memory:MEMORY_1|ram_64x8_sync:U2|RAM~20             ; Stuck at GND due to stuck port clock_enable                        ;
; microcomputer:U1|memory:MEMORY_1|ram_64x8_sync:U2|RAM~21             ; Stuck at GND due to stuck port clock_enable                        ;
; microcomputer:U1|memory:MEMORY_1|ram_64x8_sync:U2|RAM~22             ; Stuck at GND due to stuck port clock_enable                        ;
; microcomputer:U1|memory:MEMORY_1|ram_64x8_sync:U2|RAM~23             ; Stuck at GND due to stuck port clock_enable                        ;
; microcomputer:U1|memory:MEMORY_1|ram_64x8_sync:U2|RAM~24             ; Stuck at GND due to stuck port clock_enable                        ;
; microcomputer:U1|memory:MEMORY_1|ram_64x8_sync:U2|RAM~25             ; Stuck at GND due to stuck port clock_enable                        ;
; microcomputer:U1|memory:MEMORY_1|ram_64x8_sync:U2|RAM~26             ; Stuck at GND due to stuck port clock_enable                        ;
; microcomputer:U1|memory:MEMORY_1|ram_64x8_sync:U2|RAM_17_bypass[16]  ; Merged with microcomputer:U1|cpu:CPU_1|processing_unit:PU_1|MAR[7] ;
; microcomputer:U1|memory:MEMORY_1|ram_64x8_sync:U2|RAM_17_bypass[14]  ; Merged with microcomputer:U1|cpu:CPU_1|processing_unit:PU_1|MAR[6] ;
; microcomputer:U1|memory:MEMORY_1|ram_64x8_sync:U2|RAM_17_bypass[2]   ; Merged with microcomputer:U1|cpu:CPU_1|processing_unit:PU_1|MAR[0] ;
; microcomputer:U1|memory:MEMORY_1|ram_64x8_sync:U2|RAM_17_bypass[4]   ; Merged with microcomputer:U1|cpu:CPU_1|processing_unit:PU_1|MAR[1] ;
; microcomputer:U1|memory:MEMORY_1|ram_64x8_sync:U2|RAM_17_bypass[6]   ; Merged with microcomputer:U1|cpu:CPU_1|processing_unit:PU_1|MAR[2] ;
; microcomputer:U1|memory:MEMORY_1|ram_64x8_sync:U2|RAM_17_bypass[8]   ; Merged with microcomputer:U1|cpu:CPU_1|processing_unit:PU_1|MAR[3] ;
; microcomputer:U1|memory:MEMORY_1|ram_64x8_sync:U2|RAM_17_bypass[10]  ; Merged with microcomputer:U1|cpu:CPU_1|processing_unit:PU_1|MAR[4] ;
; microcomputer:U1|memory:MEMORY_1|ram_64x8_sync:U2|RAM_17_bypass[12]  ; Merged with microcomputer:U1|cpu:CPU_1|processing_unit:PU_1|MAR[5] ;
; microcomputer:U1|cpu:CPU_1|control_unit:CU_1|current_state.S_ADDXY_7 ; Lost fanout                                                        ;
; Total Number of Removed Registers = 28                               ;                                                                    ;
+----------------------------------------------------------------------+--------------------------------------------------------------------+


+------------------------------------------------------+
; General Register Statistics                          ;
+----------------------------------------------+-------+
; Statistic                                    ; Value ;
+----------------------------------------------+-------+
; Total registers                              ; 250   ;
; Number of registers using Synchronous Clear  ; 0     ;
; Number of registers using Synchronous Load   ; 8     ;
; Number of registers using Asynchronous Clear ; 225   ;
; Number of registers using Asynchronous Load  ; 0     ;
; Number of registers using Clock Enable       ; 176   ;
; Number of registers using Preset             ; 0     ;
+----------------------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Registers Added for RAM Pass-Through Logic                                                                                     ;
+---------------------------------------------------------------------+----------------------------------------------------------+
; Register Name                                                       ; RAM Name                                                 ;
+---------------------------------------------------------------------+----------------------------------------------------------+
; microcomputer:U1|memory:MEMORY_1|ram_64x8_sync:U2|RAM_17_bypass[0]  ; microcomputer:U1|memory:MEMORY_1|ram_64x8_sync:U2|RAM~17 ;
; microcomputer:U1|memory:MEMORY_1|ram_64x8_sync:U2|RAM_17_bypass[1]  ; microcomputer:U1|memory:MEMORY_1|ram_64x8_sync:U2|RAM~17 ;
; microcomputer:U1|memory:MEMORY_1|ram_64x8_sync:U2|RAM_17_bypass[2]  ; microcomputer:U1|memory:MEMORY_1|ram_64x8_sync:U2|RAM~17 ;
; microcomputer:U1|memory:MEMORY_1|ram_64x8_sync:U2|RAM_17_bypass[3]  ; microcomputer:U1|memory:MEMORY_1|ram_64x8_sync:U2|RAM~17 ;
; microcomputer:U1|memory:MEMORY_1|ram_64x8_sync:U2|RAM_17_bypass[4]  ; microcomputer:U1|memory:MEMORY_1|ram_64x8_sync:U2|RAM~17 ;
; microcomputer:U1|memory:MEMORY_1|ram_64x8_sync:U2|RAM_17_bypass[5]  ; microcomputer:U1|memory:MEMORY_1|ram_64x8_sync:U2|RAM~17 ;
; microcomputer:U1|memory:MEMORY_1|ram_64x8_sync:U2|RAM_17_bypass[6]  ; microcomputer:U1|memory:MEMORY_1|ram_64x8_sync:U2|RAM~17 ;
; microcomputer:U1|memory:MEMORY_1|ram_64x8_sync:U2|RAM_17_bypass[7]  ; microcomputer:U1|memory:MEMORY_1|ram_64x8_sync:U2|RAM~17 ;
; microcomputer:U1|memory:MEMORY_1|ram_64x8_sync:U2|RAM_17_bypass[8]  ; microcomputer:U1|memory:MEMORY_1|ram_64x8_sync:U2|RAM~17 ;
; microcomputer:U1|memory:MEMORY_1|ram_64x8_sync:U2|RAM_17_bypass[9]  ; microcomputer:U1|memory:MEMORY_1|ram_64x8_sync:U2|RAM~17 ;
; microcomputer:U1|memory:MEMORY_1|ram_64x8_sync:U2|RAM_17_bypass[10] ; microcomputer:U1|memory:MEMORY_1|ram_64x8_sync:U2|RAM~17 ;
; microcomputer:U1|memory:MEMORY_1|ram_64x8_sync:U2|RAM_17_bypass[11] ; microcomputer:U1|memory:MEMORY_1|ram_64x8_sync:U2|RAM~17 ;
; microcomputer:U1|memory:MEMORY_1|ram_64x8_sync:U2|RAM_17_bypass[12] ; microcomputer:U1|memory:MEMORY_1|ram_64x8_sync:U2|RAM~17 ;
; microcomputer:U1|memory:MEMORY_1|ram_64x8_sync:U2|RAM_17_bypass[13] ; microcomputer:U1|memory:MEMORY_1|ram_64x8_sync:U2|RAM~17 ;
; microcomputer:U1|memory:MEMORY_1|ram_64x8_sync:U2|RAM_17_bypass[14] ; microcomputer:U1|memory:MEMORY_1|ram_64x8_sync:U2|RAM~17 ;
; microcomputer:U1|memory:MEMORY_1|ram_64x8_sync:U2|RAM_17_bypass[15] ; microcomputer:U1|memory:MEMORY_1|ram_64x8_sync:U2|RAM~17 ;
; microcomputer:U1|memory:MEMORY_1|ram_64x8_sync:U2|RAM_17_bypass[16] ; microcomputer:U1|memory:MEMORY_1|ram_64x8_sync:U2|RAM~17 ;
; microcomputer:U1|memory:MEMORY_1|ram_64x8_sync:U2|RAM_17_bypass[17] ; microcomputer:U1|memory:MEMORY_1|ram_64x8_sync:U2|RAM~17 ;
; microcomputer:U1|memory:MEMORY_1|ram_64x8_sync:U2|RAM_17_bypass[18] ; microcomputer:U1|memory:MEMORY_1|ram_64x8_sync:U2|RAM~17 ;
; microcomputer:U1|memory:MEMORY_1|ram_64x8_sync:U2|RAM_17_bypass[19] ; microcomputer:U1|memory:MEMORY_1|ram_64x8_sync:U2|RAM~17 ;
; microcomputer:U1|memory:MEMORY_1|ram_64x8_sync:U2|RAM_17_bypass[20] ; microcomputer:U1|memory:MEMORY_1|ram_64x8_sync:U2|RAM~17 ;
; microcomputer:U1|memory:MEMORY_1|ram_64x8_sync:U2|RAM_17_bypass[21] ; microcomputer:U1|memory:MEMORY_1|ram_64x8_sync:U2|RAM~17 ;
; microcomputer:U1|memory:MEMORY_1|ram_64x8_sync:U2|RAM_17_bypass[22] ; microcomputer:U1|memory:MEMORY_1|ram_64x8_sync:U2|RAM~17 ;
; microcomputer:U1|memory:MEMORY_1|ram_64x8_sync:U2|RAM_17_bypass[23] ; microcomputer:U1|memory:MEMORY_1|ram_64x8_sync:U2|RAM~17 ;
; microcomputer:U1|memory:MEMORY_1|ram_64x8_sync:U2|RAM_17_bypass[24] ; microcomputer:U1|memory:MEMORY_1|ram_64x8_sync:U2|RAM~17 ;
+---------------------------------------------------------------------+----------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Registers Packed Into Inferred Megafunctions                                                                                      ;
+----------------------------------------------------------------+-----------------------------------------------------------+------+
; Register Name                                                  ; Megafunction                                              ; Type ;
+----------------------------------------------------------------+-----------------------------------------------------------+------+
; microcomputer:U1|memory:MEMORY_1|rom_128x8_sync:U1|data_out[0] ; microcomputer:U1|memory:MEMORY_1|rom_128x8_sync:U1|Mux7~0 ; ROM  ;
; microcomputer:U1|memory:MEMORY_1|rom_128x8_sync:U1|data_out[1] ; microcomputer:U1|memory:MEMORY_1|rom_128x8_sync:U1|Mux7~0 ; ROM  ;
; microcomputer:U1|memory:MEMORY_1|rom_128x8_sync:U1|data_out[4] ; microcomputer:U1|memory:MEMORY_1|rom_128x8_sync:U1|Mux7~0 ; ROM  ;
; microcomputer:U1|memory:MEMORY_1|rom_128x8_sync:U1|data_out[5] ; microcomputer:U1|memory:MEMORY_1|rom_128x8_sync:U1|Mux7~0 ; ROM  ;
; microcomputer:U1|memory:MEMORY_1|rom_128x8_sync:U1|data_out[6] ; microcomputer:U1|memory:MEMORY_1|rom_128x8_sync:U1|Mux7~0 ; ROM  ;
; microcomputer:U1|memory:MEMORY_1|rom_128x8_sync:U1|data_out[7] ; microcomputer:U1|memory:MEMORY_1|rom_128x8_sync:U1|Mux7~0 ; ROM  ;
; microcomputer:U1|memory:MEMORY_1|rom_128x8_sync:U1|data_out[2] ; microcomputer:U1|memory:MEMORY_1|rom_128x8_sync:U1|Mux7~0 ; ROM  ;
; microcomputer:U1|memory:MEMORY_1|rom_128x8_sync:U1|data_out[3] ; microcomputer:U1|memory:MEMORY_1|rom_128x8_sync:U1|Mux7~0 ; ROM  ;
+----------------------------------------------------------------+-----------------------------------------------------------+------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Multiplexer Restructuring Statistics (Restructuring Performed)                                                                                                                            ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+-----------------------------------------------------------------------------+
; Multiplexer Inputs ; Bus Width ; Baseline Area ; Area if Restructured ; Saving if Restructured ; Registered ; Example Multiplexer Output                                                  ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+-----------------------------------------------------------------------------+
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |de2_port|microcomputer:U1|cpu:CPU_1|processing_unit:PU_1|PC[2]             ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |de2_port|microcomputer:U1|memory:MEMORY_1|ram_64x8_sync:U2|data_out[3]     ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |de2_port|microcomputer:U1|cpu:CPU_1|processing_unit:PU_1|Mux21             ;
; 6:1                ; 8 bits    ; 32 LEs        ; 16 LEs               ; 16 LEs                 ; No         ; |de2_port|microcomputer:U1|cpu:CPU_1|processing_unit:PU_1|Add1              ;
; 6:1                ; 8 bits    ; 32 LEs        ; 8 LEs                ; 24 LEs                 ; No         ; |de2_port|microcomputer:U1|cpu:CPU_1|processing_unit:PU_1|Add1              ;
; 5:1                ; 7 bits    ; 21 LEs        ; 7 LEs                ; 14 LEs                 ; No         ; |de2_port|microcomputer:U1|cpu:CPU_1|control_unit:CU_1|next_state.S_SUBXY_4 ;
; 14:1               ; 5 bits    ; 45 LEs        ; 25 LEs               ; 20 LEs                 ; No         ; |de2_port|microcomputer:U1|cpu:CPU_1|processing_unit:PU_1|Mux12             ;
; 16:1               ; 2 bits    ; 20 LEs        ; 12 LEs               ; 8 LEs                  ; No         ; |de2_port|microcomputer:U1|cpu:CPU_1|processing_unit:PU_1|Mux10             ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+-----------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for microcomputer:U1|memory:MEMORY_1|ram_64x8_sync:U2|altsyncram:RAM_rtl_0|altsyncram_v7i1:auto_generated ;
+---------------------------------+--------------------+------+----------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                             ;
+---------------------------------+--------------------+------+----------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                              ;
+---------------------------------+--------------------+------+----------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for microcomputer:U1|memory:MEMORY_1|rom_128x8_sync:U1|altsyncram:Mux7_rtl_1|altsyncram_fb01:auto_generated ;
+---------------------------------+--------------------+------+------------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                               ;
+---------------------------------+--------------------+------+------------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                                ;
+---------------------------------+--------------------+------+------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: microcomputer:U1|cpu:CPU_1|processing_unit:PU_1 ;
+----------------+-------+---------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                ;
+----------------+-------+---------------------------------------------------------------------+
; ADD_XY         ; 000   ; Unsigned Binary                                                     ;
; SUB_XY         ; 001   ; Unsigned Binary                                                     ;
; AND_XY         ; 010   ; Unsigned Binary                                                     ;
; OR_XY          ; 011   ; Unsigned Binary                                                     ;
; INCX           ; 100   ; Unsigned Binary                                                     ;
; DECX           ; 101   ; Unsigned Binary                                                     ;
; INCY           ; 110   ; Unsigned Binary                                                     ;
; DECY           ; 111   ; Unsigned Binary                                                     ;
+----------------+-------+---------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: microcomputer:U1|cpu:CPU_1|control_unit:CU_1 ;
+----------------+----------+---------------------------------------------------------------+
; Parameter Name ; Value    ; Type                                                          ;
+----------------+----------+---------------------------------------------------------------+
; LDX_IMM        ; 10000110 ; Unsigned Binary                                               ;
; STX_DIR        ; 10010110 ; Unsigned Binary                                               ;
; BRA            ; 00100000 ; Unsigned Binary                                               ;
; LDY_IMM        ; 11000110 ; Unsigned Binary                                               ;
; STY_DIR        ; 11010110 ; Unsigned Binary                                               ;
; LDX_DIR        ; 11001101 ; Unsigned Binary                                               ;
; LDY_DIR        ; 11011100 ; Unsigned Binary                                               ;
; ADD_XY         ; 01100000 ; Unsigned Binary                                               ;
; SUB_XY         ; 01110000 ; Unsigned Binary                                               ;
; AND_XY         ; 01010000 ; Unsigned Binary                                               ;
; OR_XY          ; 11010011 ; Unsigned Binary                                               ;
; INC_X          ; 11000001 ; Unsigned Binary                                               ;
; INC_Y          ; 11100010 ; Unsigned Binary                                               ;
; DEC_X          ; 01000000 ; Unsigned Binary                                               ;
; DEC_Y          ; 10100010 ; Unsigned Binary                                               ;
; ADDXY          ; 000      ; Unsigned Binary                                               ;
; SUBXY          ; 001      ; Unsigned Binary                                               ;
; ANDXY          ; 010      ; Unsigned Binary                                               ;
; ORXY           ; 011      ; Unsigned Binary                                               ;
; INCX           ; 100      ; Unsigned Binary                                               ;
; DECX           ; 101      ; Unsigned Binary                                               ;
; INCY           ; 110      ; Unsigned Binary                                               ;
; DECY           ; 111      ; Unsigned Binary                                               ;
+----------------+----------+---------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: microcomputer:U1|memory:MEMORY_1|rom_128x8_sync:U1 ;
+----------------+----------+---------------------------------------------------------------------+
; Parameter Name ; Value    ; Type                                                                ;
+----------------+----------+---------------------------------------------------------------------+
; LDX_IMM        ; 10000110 ; Unsigned Binary                                                     ;
; STX_DIR        ; 10010110 ; Unsigned Binary                                                     ;
; BRA            ; 00100000 ; Unsigned Binary                                                     ;
; LDY_IMM        ; 11000110 ; Unsigned Binary                                                     ;
; STY_DIR        ; 11010110 ; Unsigned Binary                                                     ;
; LDX_DIR        ; 11001101 ; Unsigned Binary                                                     ;
; LDY_DIR        ; 11011100 ; Unsigned Binary                                                     ;
; ADD_XY         ; 01100000 ; Unsigned Binary                                                     ;
; SUB_XY         ; 01110000 ; Unsigned Binary                                                     ;
; AND_XY         ; 01010000 ; Unsigned Binary                                                     ;
; OR_XY          ; 11010011 ; Unsigned Binary                                                     ;
; INC_X          ; 11000001 ; Unsigned Binary                                                     ;
; INC_Y          ; 11100010 ; Unsigned Binary                                                     ;
; DEC_X          ; 01000000 ; Unsigned Binary                                                     ;
; DEC_Y          ; 10100010 ; Unsigned Binary                                                     ;
+----------------+----------+---------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: microcomputer:U1|memory:MEMORY_1|ram_64x8_sync:U2|altsyncram:RAM_rtl_0 ;
+------------------------------------+----------------------+-------------------------------------------------------------+
; Parameter Name                     ; Value                ; Type                                                        ;
+------------------------------------+----------------------+-------------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                                                     ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                                                  ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                                                ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                                                ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE                                              ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                                                     ;
; OPERATION_MODE                     ; DUAL_PORT            ; Untyped                                                     ;
; WIDTH_A                            ; 8                    ; Untyped                                                     ;
; WIDTHAD_A                          ; 8                    ; Untyped                                                     ;
; NUMWORDS_A                         ; 256                  ; Untyped                                                     ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                                                     ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                                                     ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                                                     ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                                                     ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                                                     ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                                                     ;
; WIDTH_B                            ; 8                    ; Untyped                                                     ;
; WIDTHAD_B                          ; 8                    ; Untyped                                                     ;
; NUMWORDS_B                         ; 256                  ; Untyped                                                     ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                                                     ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                                                     ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                                                     ;
; ADDRESS_REG_B                      ; CLOCK0               ; Untyped                                                     ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                                                     ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                                                     ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                                                     ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                     ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                                                     ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                                                     ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                     ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                                                     ;
; WIDTH_BYTEENA_A                    ; 1                    ; Untyped                                                     ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                                                     ;
; RAM_BLOCK_TYPE                     ; AUTO                 ; Untyped                                                     ;
; BYTE_SIZE                          ; 8                    ; Untyped                                                     ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; OLD_DATA             ; Untyped                                                     ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                                                     ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                                                     ;
; INIT_FILE                          ; UNUSED               ; Untyped                                                     ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                                                     ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                                                     ;
; CLOCK_ENABLE_INPUT_A               ; NORMAL               ; Untyped                                                     ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                                                     ;
; CLOCK_ENABLE_OUTPUT_A              ; NORMAL               ; Untyped                                                     ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                                                     ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                                                     ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                                                     ;
; ENABLE_ECC                         ; FALSE                ; Untyped                                                     ;
; DEVICE_FAMILY                      ; Cyclone II           ; Untyped                                                     ;
; CBXI_PARAMETER                     ; altsyncram_v7i1      ; Untyped                                                     ;
+------------------------------------+----------------------+-------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: microcomputer:U1|memory:MEMORY_1|rom_128x8_sync:U1|altsyncram:Mux7_rtl_1 ;
+------------------------------------+----------------------------+---------------------------------------------------------+
; Parameter Name                     ; Value                      ; Type                                                    ;
+------------------------------------+----------------------------+---------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                          ; Untyped                                                 ;
; AUTO_CARRY_CHAINS                  ; ON                         ; AUTO_CARRY                                              ;
; IGNORE_CARRY_BUFFERS               ; OFF                        ; IGNORE_CARRY                                            ;
; AUTO_CASCADE_CHAINS                ; ON                         ; AUTO_CASCADE                                            ;
; IGNORE_CASCADE_BUFFERS             ; OFF                        ; IGNORE_CASCADE                                          ;
; WIDTH_BYTEENA                      ; 1                          ; Untyped                                                 ;
; OPERATION_MODE                     ; ROM                        ; Untyped                                                 ;
; WIDTH_A                            ; 8                          ; Untyped                                                 ;
; WIDTHAD_A                          ; 7                          ; Untyped                                                 ;
; NUMWORDS_A                         ; 128                        ; Untyped                                                 ;
; OUTDATA_REG_A                      ; UNREGISTERED               ; Untyped                                                 ;
; ADDRESS_ACLR_A                     ; NONE                       ; Untyped                                                 ;
; OUTDATA_ACLR_A                     ; NONE                       ; Untyped                                                 ;
; WRCONTROL_ACLR_A                   ; NONE                       ; Untyped                                                 ;
; INDATA_ACLR_A                      ; NONE                       ; Untyped                                                 ;
; BYTEENA_ACLR_A                     ; NONE                       ; Untyped                                                 ;
; WIDTH_B                            ; 1                          ; Untyped                                                 ;
; WIDTHAD_B                          ; 1                          ; Untyped                                                 ;
; NUMWORDS_B                         ; 1                          ; Untyped                                                 ;
; INDATA_REG_B                       ; CLOCK1                     ; Untyped                                                 ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1                     ; Untyped                                                 ;
; RDCONTROL_REG_B                    ; CLOCK1                     ; Untyped                                                 ;
; ADDRESS_REG_B                      ; CLOCK1                     ; Untyped                                                 ;
; OUTDATA_REG_B                      ; UNREGISTERED               ; Untyped                                                 ;
; BYTEENA_REG_B                      ; CLOCK1                     ; Untyped                                                 ;
; INDATA_ACLR_B                      ; NONE                       ; Untyped                                                 ;
; WRCONTROL_ACLR_B                   ; NONE                       ; Untyped                                                 ;
; ADDRESS_ACLR_B                     ; NONE                       ; Untyped                                                 ;
; OUTDATA_ACLR_B                     ; NONE                       ; Untyped                                                 ;
; RDCONTROL_ACLR_B                   ; NONE                       ; Untyped                                                 ;
; BYTEENA_ACLR_B                     ; NONE                       ; Untyped                                                 ;
; WIDTH_BYTEENA_A                    ; 1                          ; Untyped                                                 ;
; WIDTH_BYTEENA_B                    ; 1                          ; Untyped                                                 ;
; RAM_BLOCK_TYPE                     ; AUTO                       ; Untyped                                                 ;
; BYTE_SIZE                          ; 8                          ; Untyped                                                 ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                  ; Untyped                                                 ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ       ; Untyped                                                 ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ       ; Untyped                                                 ;
; INIT_FILE                          ; de2_port.de2_port0.rtl.mif ; Untyped                                                 ;
; INIT_FILE_LAYOUT                   ; PORT_A                     ; Untyped                                                 ;
; MAXIMUM_DEPTH                      ; 0                          ; Untyped                                                 ;
; CLOCK_ENABLE_INPUT_A               ; NORMAL                     ; Untyped                                                 ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL                     ; Untyped                                                 ;
; CLOCK_ENABLE_OUTPUT_A              ; NORMAL                     ; Untyped                                                 ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL                     ; Untyped                                                 ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN            ; Untyped                                                 ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN            ; Untyped                                                 ;
; ENABLE_ECC                         ; FALSE                      ; Untyped                                                 ;
; DEVICE_FAMILY                      ; Cyclone II                 ; Untyped                                                 ;
; CBXI_PARAMETER                     ; altsyncram_fb01            ; Untyped                                                 ;
+------------------------------------+----------------------------+---------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------+
; altsyncram Parameter Settings by Entity Instance                                                                     ;
+-------------------------------------------+--------------------------------------------------------------------------+
; Name                                      ; Value                                                                    ;
+-------------------------------------------+--------------------------------------------------------------------------+
; Number of entity instances                ; 2                                                                        ;
; Entity Instance                           ; microcomputer:U1|memory:MEMORY_1|ram_64x8_sync:U2|altsyncram:RAM_rtl_0   ;
;     -- OPERATION_MODE                     ; DUAL_PORT                                                                ;
;     -- WIDTH_A                            ; 8                                                                        ;
;     -- NUMWORDS_A                         ; 256                                                                      ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                             ;
;     -- WIDTH_B                            ; 8                                                                        ;
;     -- NUMWORDS_B                         ; 256                                                                      ;
;     -- ADDRESS_REG_B                      ; CLOCK0                                                                   ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                             ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                                     ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; OLD_DATA                                                                 ;
; Entity Instance                           ; microcomputer:U1|memory:MEMORY_1|rom_128x8_sync:U1|altsyncram:Mux7_rtl_1 ;
;     -- OPERATION_MODE                     ; ROM                                                                      ;
;     -- WIDTH_A                            ; 8                                                                        ;
;     -- NUMWORDS_A                         ; 128                                                                      ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                             ;
;     -- WIDTH_B                            ; 1                                                                        ;
;     -- NUMWORDS_B                         ; 1                                                                        ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                                   ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                             ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                                     ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                ;
+-------------------------------------------+--------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "microcomputer:U1"                                                                                ;
+-------------------+--------+----------+-------------------------------------------------------------------------------------+
; Port              ; Type   ; Severity ; Details                                                                             ;
+-------------------+--------+----------+-------------------------------------------------------------------------------------+
; port_out_02[7..2] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; port_out_04[7..1] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; port_out_05[7]    ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; port_out_06[7]    ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; port_out_07[7]    ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; port_out_08[7]    ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; port_out_09[7]    ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; port_out_10[7]    ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; port_out_11[7]    ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; port_out_12[7]    ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; port_out_15[7..1] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; port_out_16       ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; port_out_17       ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; port_in_02[7..2]  ; Input  ; Info     ; Stuck at GND                                                                        ;
; port_in_03[7..3]  ; Input  ; Info     ; Stuck at GND                                                                        ;
+-------------------+--------+----------+-------------------------------------------------------------------------------------+


+-------------------------------+
; Analysis & Synthesis Messages ;
+-------------------------------+
Info: *******************************************************************
Info: Running Quartus II Analysis & Synthesis
    Info: Version 10.0 Build 218 06/27/2010 SJ Full Version
    Info: Processing started: Wed May 04 11:20:12 2011
Info: Command: quartus_map --read_settings_files=on --write_settings_files=off de2_port -c de2_port
Info: Parallel compilation is enabled and will use 4 of the 4 processors detected
Info: Found 2 design units, including 1 entities, in source file /ee367/final project/test_microcomputer.vhd
    Info: Found design unit 1: test_microcomputer-test_microcomputer_arch
    Info: Found entity 1: test_microcomputer
Warning: Can't analyze file -- file ../test_memory_interface.vhd is missing
Info: Found 2 design units, including 1 entities, in source file /ee367/final project/rom_128x8_sync.vhd
    Info: Found design unit 1: rom_128x8_sync-rtl
    Info: Found entity 1: rom_128x8_sync
Info: Found 2 design units, including 1 entities, in source file /ee367/final project/ram_64x8_sync.vhd
    Info: Found design unit 1: ram_64x8_sync-rtl
    Info: Found entity 1: ram_64x8_sync
Info: Found 2 design units, including 1 entities, in source file /ee367/final project/processing_unit.vhd
    Info: Found design unit 1: processing_unit-rtl
    Info: Found entity 1: processing_unit
Info: Found 2 design units, including 1 entities, in source file /ee367/final project/microcomputer.vhd
    Info: Found design unit 1: microcomputer-rtl
    Info: Found entity 1: microcomputer
Info: Found 2 design units, including 1 entities, in source file /ee367/final project/memory.vhd
    Info: Found design unit 1: memory-rtl
    Info: Found entity 1: memory
Info: Found 2 design units, including 1 entities, in source file /ee367/final project/cpu.vhd
    Info: Found design unit 1: cpu-rtl
    Info: Found entity 1: cpu
Info: Found 2 design units, including 1 entities, in source file /ee367/final project/control_unit.vhd
    Info: Found design unit 1: control_unit-rtl
    Info: Found entity 1: control_unit
Info: Found 2 design units, including 1 entities, in source file de2_port.vhd
    Info: Found design unit 1: de2_port-de2_port_arch
    Info: Found entity 1: de2_port
Info: Elaborating entity "de2_port" for the top level hierarchy
Warning (10036): Verilog HDL or VHDL warning at de2_port.vhd(91): object "Memory_Out_16" assigned a value but never read
Warning (10036): Verilog HDL or VHDL warning at de2_port.vhd(92): object "Memory_Out_17" assigned a value but never read
Info: Elaborating entity "microcomputer" for hierarchy "microcomputer:U1"
Info: Elaborating entity "cpu" for hierarchy "microcomputer:U1|cpu:CPU_1"
Info: Elaborating entity "processing_unit" for hierarchy "microcomputer:U1|cpu:CPU_1|processing_unit:PU_1"
Warning (10492): VHDL Process Statement warning at processing_unit.vhd(104): signal "IR_Load" is read inside the Process Statement but isn't in the Process Statement's sensitivity list
Warning (10492): VHDL Process Statement warning at processing_unit.vhd(113): signal "MAR_Load" is read inside the Process Statement but isn't in the Process Statement's sensitivity list
Warning (10492): VHDL Process Statement warning at processing_unit.vhd(124): signal "PC_Inc" is read inside the Process Statement but isn't in the Process Statement's sensitivity list
Warning (10492): VHDL Process Statement warning at processing_unit.vhd(126): signal "PC_Load" is read inside the Process Statement but isn't in the Process Statement's sensitivity list
Warning (10492): VHDL Process Statement warning at processing_unit.vhd(139): signal "X_Load" is read inside the Process Statement but isn't in the Process Statement's sensitivity list
Warning (10492): VHDL Process Statement warning at processing_unit.vhd(148): signal "Y_Load" is read inside the Process Statement but isn't in the Process Statement's sensitivity list
Warning (10492): VHDL Process Statement warning at processing_unit.vhd(157): signal "Z_Load" is read inside the Process Statement but isn't in the Process Statement's sensitivity list
Warning (10492): VHDL Process Statement warning at processing_unit.vhd(197): signal "CCR_Load" is read inside the Process Statement but isn't in the Process Statement's sensitivity list
Info: Elaborating entity "control_unit" for hierarchy "microcomputer:U1|cpu:CPU_1|control_unit:CU_1"
Info: Elaborating entity "memory" for hierarchy "microcomputer:U1|memory:MEMORY_1"
Info: Elaborating entity "rom_128x8_sync" for hierarchy "microcomputer:U1|memory:MEMORY_1|rom_128x8_sync:U1"
Info: Elaborating entity "ram_64x8_sync" for hierarchy "microcomputer:U1|memory:MEMORY_1|ram_64x8_sync:U2"
Warning: Tri-state node(s) do not directly drive top-level pin(s)
    Warning: Converted tri-state buffer "microcomputer:U1|cpu:CPU_1|processing_unit:PU_1|Bus2[0]" feeding internal logic into a wire
    Warning: Converted tri-state buffer "microcomputer:U1|cpu:CPU_1|processing_unit:PU_1|Bus2[1]" feeding internal logic into a wire
    Warning: Converted tri-state buffer "microcomputer:U1|cpu:CPU_1|processing_unit:PU_1|Bus2[2]" feeding internal logic into a wire
    Warning: Converted tri-state buffer "microcomputer:U1|cpu:CPU_1|processing_unit:PU_1|Bus2[3]" feeding internal logic into a wire
    Warning: Converted tri-state buffer "microcomputer:U1|cpu:CPU_1|processing_unit:PU_1|Bus2[4]" feeding internal logic into a wire
    Warning: Converted tri-state buffer "microcomputer:U1|cpu:CPU_1|processing_unit:PU_1|Bus2[5]" feeding internal logic into a wire
    Warning: Converted tri-state buffer "microcomputer:U1|cpu:CPU_1|processing_unit:PU_1|Bus2[6]" feeding internal logic into a wire
    Warning: Converted tri-state buffer "microcomputer:U1|cpu:CPU_1|processing_unit:PU_1|Bus2[7]" feeding internal logic into a wire
    Warning: Converted tri-state buffer "microcomputer:U1|cpu:CPU_1|processing_unit:PU_1|Memory_In[0]" feeding internal logic into a wire
    Warning: Converted tri-state buffer "microcomputer:U1|cpu:CPU_1|processing_unit:PU_1|Memory_In[1]" feeding internal logic into a wire
    Warning: Converted tri-state buffer "microcomputer:U1|cpu:CPU_1|processing_unit:PU_1|Memory_In[2]" feeding internal logic into a wire
    Warning: Converted tri-state buffer "microcomputer:U1|cpu:CPU_1|processing_unit:PU_1|Memory_In[3]" feeding internal logic into a wire
    Warning: Converted tri-state buffer "microcomputer:U1|cpu:CPU_1|processing_unit:PU_1|Memory_In[4]" feeding internal logic into a wire
    Warning: Converted tri-state buffer "microcomputer:U1|cpu:CPU_1|processing_unit:PU_1|Memory_In[5]" feeding internal logic into a wire
    Warning: Converted tri-state buffer "microcomputer:U1|cpu:CPU_1|processing_unit:PU_1|Memory_In[6]" feeding internal logic into a wire
    Warning: Converted tri-state buffer "microcomputer:U1|cpu:CPU_1|processing_unit:PU_1|Memory_In[7]" feeding internal logic into a wire
Warning: Inferred RAM node "microcomputer:U1|memory:MEMORY_1|ram_64x8_sync:U2|RAM~17" from synchronous design logic.  Pass-through logic has been added to match the read-during-write behavior of the original design.
Info: Inferred 2 megafunctions from design logic
    Info: Inferred altsyncram megafunction from the following design logic: "microcomputer:U1|memory:MEMORY_1|ram_64x8_sync:U2|RAM~17" 
        Info: Parameter OPERATION_MODE set to DUAL_PORT
        Info: Parameter WIDTH_A set to 8
        Info: Parameter WIDTHAD_A set to 8
        Info: Parameter NUMWORDS_A set to 256
        Info: Parameter WIDTH_B set to 8
        Info: Parameter WIDTHAD_B set to 8
        Info: Parameter NUMWORDS_B set to 256
        Info: Parameter ADDRESS_ACLR_A set to NONE
        Info: Parameter OUTDATA_REG_B set to UNREGISTERED
        Info: Parameter ADDRESS_ACLR_B set to NONE
        Info: Parameter OUTDATA_ACLR_B set to NONE
        Info: Parameter ADDRESS_REG_B set to CLOCK0
        Info: Parameter INDATA_ACLR_A set to NONE
        Info: Parameter WRCONTROL_ACLR_A set to NONE
        Info: Parameter READ_DURING_WRITE_MODE_MIXED_PORTS set to OLD_DATA
    Info: Inferred altsyncram megafunction from the following design logic: "microcomputer:U1|memory:MEMORY_1|rom_128x8_sync:U1|Mux7~0"
        Info: Parameter OPERATION_MODE set to ROM
        Info: Parameter WIDTH_A set to 8
        Info: Parameter WIDTHAD_A set to 7
        Info: Parameter NUMWORDS_A set to 128
        Info: Parameter OUTDATA_REG_A set to UNREGISTERED
        Info: Parameter RAM_BLOCK_TYPE set to AUTO
        Info: Parameter INIT_FILE set to de2_port.de2_port0.rtl.mif
Info: Elaborated megafunction instantiation "microcomputer:U1|memory:MEMORY_1|ram_64x8_sync:U2|altsyncram:RAM_rtl_0"
Info: Instantiated megafunction "microcomputer:U1|memory:MEMORY_1|ram_64x8_sync:U2|altsyncram:RAM_rtl_0" with the following parameter:
    Info: Parameter "OPERATION_MODE" = "DUAL_PORT"
    Info: Parameter "WIDTH_A" = "8"
    Info: Parameter "WIDTHAD_A" = "8"
    Info: Parameter "NUMWORDS_A" = "256"
    Info: Parameter "WIDTH_B" = "8"
    Info: Parameter "WIDTHAD_B" = "8"
    Info: Parameter "NUMWORDS_B" = "256"
    Info: Parameter "ADDRESS_ACLR_A" = "NONE"
    Info: Parameter "OUTDATA_REG_B" = "UNREGISTERED"
    Info: Parameter "ADDRESS_ACLR_B" = "NONE"
    Info: Parameter "OUTDATA_ACLR_B" = "NONE"
    Info: Parameter "ADDRESS_REG_B" = "CLOCK0"
    Info: Parameter "INDATA_ACLR_A" = "NONE"
    Info: Parameter "WRCONTROL_ACLR_A" = "NONE"
    Info: Parameter "READ_DURING_WRITE_MODE_MIXED_PORTS" = "OLD_DATA"
Info: Found 1 design units, including 1 entities, in source file db/altsyncram_v7i1.tdf
    Info: Found entity 1: altsyncram_v7i1
Info: Elaborated megafunction instantiation "microcomputer:U1|memory:MEMORY_1|rom_128x8_sync:U1|altsyncram:Mux7_rtl_1"
Info: Instantiated megafunction "microcomputer:U1|memory:MEMORY_1|rom_128x8_sync:U1|altsyncram:Mux7_rtl_1" with the following parameter:
    Info: Parameter "OPERATION_MODE" = "ROM"
    Info: Parameter "WIDTH_A" = "8"
    Info: Parameter "WIDTHAD_A" = "7"
    Info: Parameter "NUMWORDS_A" = "128"
    Info: Parameter "OUTDATA_REG_A" = "UNREGISTERED"
    Info: Parameter "RAM_BLOCK_TYPE" = "AUTO"
    Info: Parameter "INIT_FILE" = "de2_port.de2_port0.rtl.mif"
Info: Found 1 design units, including 1 entities, in source file db/altsyncram_fb01.tdf
    Info: Found entity 1: altsyncram_fb01
Warning: Output pins are stuck at VCC or GND
    Warning (13410): Pin "GPIO_0[0]" is stuck at GND
    Warning (13410): Pin "GPIO_0[2]" is stuck at GND
    Warning (13410): Pin "GPIO_0[4]" is stuck at GND
    Warning (13410): Pin "GPIO_0[6]" is stuck at GND
    Warning (13410): Pin "GPIO_0[8]" is stuck at GND
    Warning (13410): Pin "GPIO_0[10]" is stuck at GND
    Warning (13410): Pin "GPIO_0[12]" is stuck at GND
    Warning (13410): Pin "GPIO_0[14]" is stuck at GND
    Warning (13410): Pin "GPIO_0[16]" is stuck at GND
    Warning (13410): Pin "GPIO_0[18]" is stuck at GND
    Warning (13410): Pin "GPIO_0[20]" is stuck at GND
    Warning (13410): Pin "GPIO_0[22]" is stuck at GND
    Warning (13410): Pin "GPIO_0[24]" is stuck at GND
    Warning (13410): Pin "GPIO_0[26]" is stuck at GND
    Warning (13410): Pin "GPIO_0[28]" is stuck at GND
    Warning (13410): Pin "GPIO_0[30]" is stuck at GND
    Warning (13410): Pin "GPIO_0[32]" is stuck at GND
    Warning (13410): Pin "GPIO_0[34]" is stuck at GND
    Warning (13410): Pin "GPIO_0[35]" is stuck at GND
Info: 1 registers lost all their fanouts during netlist optimizations. The first 1 are displayed below.
    Info: Register "microcomputer:U1|cpu:CPU_1|control_unit:CU_1|current_state.S_ADDXY_7" lost all its fanouts during netlist optimizations.
Info: Generating hard_block partition "hard_block:auto_generated_inst"
Info: Implemented 629 device resources after synthesis - the final resource count might be different
    Info: Implemented 23 input pins
    Info: Implemented 119 output pins
    Info: Implemented 471 logic cells
    Info: Implemented 16 RAM segments
Info: Quartus II Analysis & Synthesis was successful. 0 errors, 49 warnings
    Info: Peak virtual memory: 240 megabytes
    Info: Processing ended: Wed May 04 11:20:23 2011
    Info: Elapsed time: 00:00:11
    Info: Total CPU time (on all processors): 00:00:05


