---
id: 通信协议-数字逻辑电平
title: 通信协议 - 数字逻辑电平
---

## TTL 电平接口

TTL 电平接口速度一般限制在 30MHz 以内。因为 BJT 的输入端存在几 pF 大小的输入电容（构成一个 LPF），如果输入信号超过一定频率，信号将会丢失。
其驱动能力一般最大为几十毫安。正常工作的信号电压一般较高，如果将它与信号电压较低的 ECL 电路接近时，会产生比较明显的串扰问题。

## CMOS 电平接口

正常情况下，CMOS 的功耗和抗干扰能力远优于 TTL。但是在高转换频率时，CMOS 系列实际上却比 TTL 消耗更多的功率。

由于 CMOS 的工作电压目前已经可以很小了，有的 FPGA 内核工作电压甚至接近 1.5V，这样就使得电平之间的噪声容限比 TTL 小了很多，因此，由于电压波动而引发的信号判断错误会更加严重。

CMOS 电路的输入阻抗是很高的，因此，它的耦合电容容量可以很小，不需要使用大的电解电容器。由于 CMOS 电路通常驱动能力较弱，所以必须先进行 TTL 转换后再驱动 ECL 电路。此外，设计 CMOS 接口电路时，要注意避免容性负载过重，否则的话会使得上升时间变慢，而且驱动器件的功耗也将增加 （因为容性负载并不耗费功率）。

## CMOS 与 TTL 电平的电压

|            | $VCC$ | $V_{OH}$         | $V_{IH}$         | $V_{IL}$         | $V_{OL}$         | $GND$ |
| :--------- | :---- | :--------------- | :--------------- | :--------------- | :--------------- | :---- |
| 5V CMOS    | 5.0   | 4.5（0.9\*VCC）  | 3.5（0.7\*VCC）  | 1.5（0.3\*VCC）  | 0.5（0.1\*VCC）  | 0.0   |
| 3.3V CMOS  | 3.3   | 2.97（0.9\*VCC） | 2.31（0.7\*VCC） | 0.99（0.3\*VCC） | 0.33（0.1\*VCC） | 0.0   |
| 2.5V CMOS  | 2.5   | 2.0              | 1.7              | 0.7              | 0.4              | 0.0   |
| 1.8V CMOS  | 1.8   | 1.35             | 1.17             | 0.63             | 0.45             | 0.0   |
| 5V TTL     | 5.0   | 2.4              | 2.0              | 0.8              | 0.4              | 0.0   |
| 3.3V LVTTL | 3.3   | 2.4              | 1.5              | 0.8              | 0.4              | 0.0   |

## 串行与并行通信

数据位可以并行或串行形式传输。在并行通信中，数据位是同时发送的，每个都通过单独的线路。下图是二进制（01000011）中字母 `C` 的并行传输：

![](https://wiki-media-1253965369.cos.ap-guangzhou.myqcloud.com/img/20211109095630.png)

在串行通信中，通过单线逐个发送这些位。下图是字母 `C` 的串行传输：

![](https://wiki-media-1253965369.cos.ap-guangzhou.myqcloud.com/img/20211109095718.png)

## 参考与致谢

- 《Analog Engineer’s Pocket Reference》
- [一文了解SPI总线工作原理、优缺点和应用案例](http://news.eeworld.com.cn/qrs/ic470019.html)

> 文章作者：**Power Lin**  
> 原文地址：<https://wiki-power.com>  
> 版权声明：文章采用 [CC BY-NC-SA 4.0](https://creativecommons.org/licenses/by/4.0/deed.zh) 协议，转载请注明出处。
