VPWR power 1.8
VGND power 0.0
#define std_input min@VGND max@VPWR
href_i input std_input
pclk_i input std_input
sys_clk_i input std_input
sys_rst_i input std_input
vsync_i input std_input
cam_data_i[7:0] input std_input
