<!DOCTYPE html>
<html lang="es">
<head>
  <meta charset="UTF-8">
  <meta name="viewport" content="width=device-width, initial-scale=1.0">
  <title>Unidad 1 - Arquitectura de Computadoras</title>
  <style>
    body { 
      font-family: 'Segoe UI', Tahoma, Geneva, Verdana, sans-serif; 
      margin: 0; 
      padding: 0; 
      background-color: #f5f7fa;
      color: #333;
      line-height: 1.6;
    }
    
    header { 
      background: linear-gradient(135deg, #003366, #005599);
      color: white; 
      padding: 30px 20px; 
      text-align: center; 
      box-shadow: 0 4px 12px rgba(0,0,0,0.1);
    }
    
    h1 {
      margin: 0;
      font-size: 2.2em;
      text-shadow: 1px 1px 3px rgba(0,0,0,0.3);
    }
    
    nav {
      display: flex;
      background: #005599;
      justify-content: center;
      padding: 15px;
      flex-wrap: wrap;
      box-shadow: 0 2px 10px rgba(0,0,0,0.1);
    }
    
    nav a {
      color: white;
      text-decoration: none;
      padding: 12px 25px;
      margin: 5px 10px;
      background: #0077cc;
      border-radius: 30px;
      font-weight: 500;
      transition: all 0.3s ease;
      box-shadow: 0 2px 5px rgba(0,0,0,0.2);
    }
    
    nav a:hover {
      background: #0066b3;
      transform: translateY(-2px);
      box-shadow: 0 4px 8px rgba(0,0,0,0.2);
    }
    
    .container {
      max-width: 1200px;
      margin: 30px auto;
      padding: 0 20px;
    }
    
    .section {
      background: white;
      border-radius: 8px;
      padding: 25px;
      margin-bottom: 30px;
      box-shadow: 0 2px 15px rgba(0,0,0,0.05);
      border-left: 5px solid #0077cc;
    }
    
    .section h2 {
      color: #005599;
      margin-top: 0;
      border-bottom: 2px solid #e1e5eb;
      padding-bottom: 10px;
    }
    
    .subsection {
      margin-left: 20px;
      padding-left: 15px;
      border-left: 3px solid #e1e5eb;
    }
    
    .subsection h3 {
      color: #0077cc;
    }
    
    .subsection h4 {
      color: #0099ff;
    }
    
    table {
      width: 100%;
      border-collapse: collapse;
      margin: 20px 0;
      box-shadow: 0 1px 10px rgba(0,0,0,0.05);
    }
    
    th, td {
      padding: 12px 15px;
      text-align: left;
      border-bottom: 1px solid #e1e5eb;
    }
    
    th {
      background-color: #0077cc;
      color: white;
      font-weight: 500;
    }
    
    tr:nth-child(even) {
      background-color: #f8fafc;
    }
    
    tr:hover {
      background-color: #f1f5f9;
    }
    
    .image-container {
      text-align: center;
      margin: 25px 0;
    }
    
    .image-container img {
      max-width: 100%;
      height: auto;
      border-radius: 6px;
      box-shadow: 0 4px 15px rgba(0,0,0,0.1);
      border: 1px solid #e1e5eb;
    }
    
    .image-container figcaption {
      margin-top: 10px;
      font-style: italic;
      color: #666;
      font-size: 0.9em;
    }
    
    .card-container {
      display: flex;
      flex-wrap: wrap;
      gap: 20px;
      margin: 20px 0;
    }
    
    .card {
      flex: 1 1 300px;
      background: white;
      border-radius: 8px;
      padding: 20px;
      box-shadow: 0 4px 10px rgba(0,0,0,0.08);
      border-top: 4px solid #0077cc;
      transition: transform 0.3s ease;
    }
    
    .card:hover {
      transform: translateY(-5px);
      box-shadow: 0 8px 20px rgba(0,0,0,0.1);
    }
    
    .card h3 {
      color: #005599;
      margin-top: 0;
    }
    
    .timeline {
      position: relative;
      max-width: 100%;
      margin: 30px 0;
    }
    
    .timeline::after {
      content: '';
      position: absolute;
      width: 3px;
      background-color: #0077cc;
      top: 0;
      bottom: 0;
      left: 50%;
      margin-left: -1.5px;
    }
    
    .timeline-item {
      padding: 10px 40px;
      position: relative;
      width: 50%;
      box-sizing: border-box;
    }
    
    .timeline-item::after {
      content: '';
      position: absolute;
      width: 20px;
      height: 20px;
      background-color: white;
      border: 4px solid #0077cc;
      border-radius: 50%;
      top: 15px;
      z-index: 1;
    }
    
    .left {
      left: 0;
    }
    
    .right {
      left: 50%;
    }
    
    .left::after {
      right: -10px;
    }
    
    .right::after {
      left: -10px;
    }
    
    .timeline-content {
      padding: 20px;
      background-color: white;
      border-radius: 6px;
      box-shadow: 0 2px 10px rgba(0,0,0,0.05);
    }
    
    .highlight {
      background-color: #e6f2ff;
      padding: 15px;
      border-radius: 6px;
      border-left: 4px solid #0077cc;
      margin: 20px 0;
    }
    
    @media screen and (max-width: 768px) {
      .timeline::after {
        left: 31px;
      }
      
      .timeline-item {
        width: 100%;
        padding-left: 70px;
        padding-right: 25px;
      }
      
      .timeline-item::after {
        left: 21px;
      }
      
      .left::after, .right::after {
        left: 21px;
      }
      
      .right {
        left: 0;
      }
    }
  </style>
  <link rel="stylesheet" href="https://cdnjs.cloudflare.com/ajax/libs/font-awesome/6.0.0/css/all.min.css">
</head>
<body>
  <header>
    <h1>Arquitectura de Computadoras - Unidad 1 </h1>
  </header>
  
  <nav>
    <a href="index.html"><i class="fas fa-home"></i> Inicio</a>
    <a href="unidad1.html"><i class="fas fa-microchip"></i> Unidad 1</a>
    <a href="unidad2.html"><i class="fas fa-cogs"></i> Unidad 2</a>
    <a href="unidad 3.html"><i class="fas fa-laptop-code"></i> Unidad 3</a>
    <a href="unidad 4.html"><i class="fas fa-server"></i> Unidad 4</a>
    <a href="practicas.html"><i class="fas fa-flask"></i> Prácticas</a>
  </nav>

  <div class="container">
    <section class="section">
      <h2>1. Modelos de arquitecturas de cómputo</h2>
      
      <div class="subsection">
        <h3>1.1 Arquitecturas Clásicas</h3>
        <p>Las arquitecturas clásicas se basan en el modelo de Von Neumann, que consta de:</p>
        <ul>
          <li>Una unidad central de procesamiento (CPU)</li>
          <li>Memoria principal</li>
          <li>Dispositivos de entrada/salida</li>
          <li>Buses de comunicación</li>
        </ul>
        
        <div class="image-container">
          <img src="https://upload.wikimedia.org/wikipedia/commons/thumb/e/e5/Von_Neumann_Architecture.svg/1200px-Von_Neumann_Architecture.svg.png" alt="Arquitectura de Von Neumann">
          <figcaption>Figura 1.1: Arquitectura clásica de Von Neumann</figcaption>
        </div>
        
        <div class="highlight">
          <p><strong>Característica clave:</strong> En la arquitectura Von Neumann, las instrucciones y los datos se almacenan en la misma memoria, lo que puede crear el "cuello de botella de Von Neumann" cuando la CPU debe esperar para acceder a la memoria.</p>
        </div>
      </div>
      
      <div class="subsection">
        <h3>1.2 Arquitecturas Segmentadas</h3>
        <p>Las arquitecturas segmentadas dividen el procesamiento de instrucciones en etapas que se ejecutan en paralelo:</p>
        
        <div class="card-container">
          <div class="card">
            <h4>Pipeline de 5 etapas</h4>
            <ol>
              <li>Fetch (búsqueda)</li>
              <li>Decode (decodificación)</li>
              <li>Execute (ejecución)</li>
              <li>Memory (acceso a memoria)</li>
              <li>Writeback (escritura)</li>
            </ol>
          </div>
          
          <div class="card">
            <h4>Ventajas</h4>
            <ul>
              <li>Mayor rendimiento</li>
              <li>Uso eficiente de recursos</li>
              <li>Mayor throughput</li>
            </ul>
          </div>
          
          <div class="card">
            <h4>Desventajas</h4>
            <ul>
              <li>Complejidad de diseño</li>
              <li>Riesgo de dependencias</li>
              <li>Mayor consumo energético</li>
            </ul>
          </div>
        </div>
        <hr>
      </div>

      
      <div class="subsection">
        <h3>1.3 Arquitecturas de Multiprocesamiento</h3>
        <p>Estas arquitecturas utilizan múltiples procesadores para ejecutar tareas en paralelo:</p>
        
        <table>
          <tr>
            <th>Tipo</th>
            <th>Descripción</th>
            <th>Ejemplo</th>
          </tr>
          <tr>
            <td>SMP (Simétrico)</td>
            <td>Todos los procesadores comparten memoria y son iguales</td>
            <td>Servidores empresariales</td>
          </tr>
          <tr>
            <td>NUMA</td>
            <td>Acceso no uniforme a memoria</td>
            <td>Sistemas de alto rendimiento</td>
          </tr>
          <tr>
            <td>Cluster</td>
            <td>Múltiples computadoras trabajando juntas</td>
            <td>Supercomputadoras</td>
          </tr>
          <tr>
            <td>GPU</td>
            <td>Miles de núcleos para procesamiento paralelo</td>
            <td>Procesamiento gráfico y científico</td>
          </tr>
        </table>
        
        <div class="image-container">
          <img src="multiprocesamiento.png" alt="Multiprocesamiento">
          <figcaption>Figura 1.3: Diagrama simplificado de un sistema multiprocesador</figcaption>
        </div>
      </div>
    </section>
    
    <section class="section">
      <h2>2. Análisis de los componentes</h2>
      
      <div class="subsection">
        <h3>2.1 Arquitecturas</h3>
        
        <div class="subsection">
          <h4>2.1.1 Unidad Central de Procesamiento (CPU)</h4>
          <p>La CPU es el cerebro de la computadora, compuesta por:</p>
          <ul>
            <li><strong>Unidad de control:</strong> Coordina las operaciones</li>
            <li><strong>ALU:</strong> Realiza operaciones aritméticas y lógicas</li>
            <li><strong>Registros:</strong> Almacenamiento temporal rápido</li>
            <li><strong>Cache:</strong> Memoria rápida para datos frecuentes</li>
          </ul>
          
          <div class="image-container">
            <img src="CPU.Diagrama.png" alt="Estructura de la CPU">
            <figcaption>Figura 2.1: Diagrama de bloques de una CPU</figcaption>
          </div>
        </div>
        
        <div class="subsection">
          <h4>2.1.2 Unidad Aritmética Lógica (ALU)</h4>
          <p>Componente que realiza operaciones matemáticas y lógicas:</p>
          
          <div class="card-container">
            <div class="card">
              <h4>Operaciones Aritméticas</h4>
              <ul>
                <li>Suma</li>
                <li>Resta</li>
                <li>Multiplicación</li>
                <li>División</li>
              </ul>
            </div>
            
            <div class="card">
              <h4>Operaciones Lógicas</h4>
              <ul>
                <li>AND</li>
                <li>OR</li>
                <li>NOT</li>
                <li>XOR</li>
              </ul>
            </div>
            
            <div class="card">
              <h4>Características</h4>
              <ul>
                <li>Operaciones con enteros</li>
                <li>Banderas de estado</li>
                <li>Diseño en cascada</li>
              </ul>
            </div>
          </div>
        </div>
        
        <div class="subsection">
          <h4>2.1.3 Registros</h4>
          <p>Pequeñas unidades de almacenamiento ultrarrápido dentro de la CPU:</p>
          
          <table>
            <tr>
              <th>Registro</th>
              <th>Función</th>
              <th>Tamaño típico</th>
            </tr>
            <tr>
              <td>AC (Acumulador)</td>
              <td>Almacena resultados de operaciones</td>
              <td>32/64 bits</td>
            </tr>
            <tr>
              <td>PC (Contador de Programa)</td>
              <td>Dirección de la siguiente instrucción</td>
              <td>32/64 bits</td>
            </tr>
            <tr>
              <td>IR (Registro de Instrucción)</td>
              <td>Almacena la instrucción actual</td>
              <td>32/64 bits</td>
            </tr>
            <tr>
              <td>MAR (Registro de Dirección de Memoria)</td>
              <td>Dirección a leer/escribir en memoria</td>
              <td>32/64 bits</td>
            </tr>
          </table>
        </div>
        
        <div class="subsection">
          <h4>2.1.4 Buses</h4>
          <p>Canales de comunicación entre componentes:</p>
          
          <div class="timeline">
            <div class="timeline-item left">
              <div class="timeline-content">
                <h4>Bus de Datos</h4>
                <p>Transporta datos entre CPU, memoria y periféricos. Bidireccional.</p>
              </div>
            </div>
            <div class="timeline-item right">
              <div class="timeline-content">
                <h4>Bus de Direcciones</h4>
                <p>Especifica ubicaciones de memoria. Unidireccional (CPU → otros).</p>
              </div>
            </div>
            <div class="timeline-item left">
              <div class="timeline-content">
                <h4>Bus de Control</h4>
                <p>Transmite señales de control y temporización.</p>
              </div>
            </div>
          </div>
        </div>
      </div>
      
      <div class="subsection">
        <h3>2.2 Memoria</h3>
        
        <div class="subsection">
          <h4>2.2.1 Conceptos básicos del manejo de memoria</h4>
          <p>Principios fundamentales:</p>
          <ul>
            <li><strong>Jerarquía de memoria:</strong> Registros → Cache → RAM → Almacenamiento</li>
            <li><strong>Localidad:</strong> Temporal y espacial</li>
            <li><strong>Direccionamiento:</strong> Físico vs. lógico</li>
            <li><strong>Protección:</strong> Aislamiento de procesos</li>
          </ul>
        </div>
        
        <div class="subsection">
          <h4>2.2.2 Memoria principal</h4>
          <p>Características de la memoria RAM:</p>
          
          <div class="card-container">
            <div class="card">
              <h4>DRAM</h4>
              <ul>
                <li>Dinámica (requiere refresco)</li>
                <li>Mayor densidad</li>
                <li>Más económica</li>
                <li>Usada en memoria principal</li>
              </ul>
            </div>
            
            <div class="card">
              <h4>SRAM</h4>
              <ul>
                <li>Estática (no requiere refresco)</li>
                <li>Más rápida</li>
                <li>Menor densidad</li>
                <li>Usada en caché</li>
              </ul>
            </div>
            
            <div class="card">
              <h4>Nuevas tecnologías</h4>
              <ul>
                <li>DDR4/DDR5</li>
                <li>Memoria no volátil</li>
                <li>3D XPoint</li>
                <li>HBM (High Bandwidth)</li>
              </ul>
            </div>
          </div>
        </div>
        
        <div class="subsection">
          <h4>2.2.3 Memoria caché</h4>
          <p>Memoria pequeña y rápida que almacena datos frecuentes:</p>
          
          <table>
            <tr>
              <th>Nivel</th>
              <th>Tamaño</th>
              <th>Velocidad</th>
              <th>Ubicación</th>
            </tr>
            <tr>
              <td>L1</td>
              <td>32-64 KB</td>
              <td>Más rápida</td>
              <td>Dentro del núcleo</td>
            </tr>
            <tr>
              <td>L2</td>
              <td>256 KB - 1 MB</td>
              <td>Rápida</td>
              <td>Núcleo o compartida</td>
            </tr>
            <tr>
              <td>L3</td>
              <td>2-32 MB</td>
              <td>Menos rápida</td>
              <td>Compartida entre núcleos</td>
            </tr>
          </table>
          
          <div class="image-container">
            <img src=".png" alt="Organización de memoria caché">
            <figcaption>Figura 2.2: Organización típica de memoria caché</figcaption>
          </div>
        </div>
      </div>
      
      <div class="subsection">
        <h3>2.3 Manejo de la entrada/salida</h3>
        
        <div class="subsection">
          <h4>2.3.1 Módulos de entrada/salida</h4>
          <p>Componentes que gestionan la comunicación con periféricos:</p>
          <ul>
            <li><strong>Controlador:</strong> Gestiona el dispositivo específico</li>
            <li><strong>Buffer:</strong> Almacena datos temporalmente</li>
            <li><strong>Lógica de control:</strong> Coordina la transferencia</li>
            <li><strong>Registros:</strong> Almacenan estado y comandos</li>
          </ul>
        </div>
        
        <div class="subsection">
          <h4>2.3.2 Entrada/salida programada</h4>
          <p>La CPU controla directamente la transferencia:</p>
          
          <div class="highlight">
            <ol>
              <li>CPU verifica estado del dispositivo</li>
              <li>Cuando está listo, CPU transfiere datos</li>
              <li>Repite para cada byte/palabra</li>
              <li>Ineficiente para grandes transferencias</li>
            </ol>
          </div>
        </div>
        
        <div class="subsection">
          <h4>2.3.3 Entrada/salida mediante interrupciones</h4>
          <p>El dispositivo notifica a la CPU cuando está listo:</p>
          
          <div class="timeline">
            <div class="timeline-item left">
              <div class="timeline-content">
                <h4>1. Solicitud</h4>
                <p>CPU inicia operación E/S y continúa ejecutando</p>
              </div>
            </div>
            <div class="timeline-item right">
              <div class="timeline-content">
                <h4>2. Interrupción</h4>
                <p>Dispositivo envía señal de interrupción cuando está listo</p>
              </div>
            </div>
            <div class="timeline-item left">
              <div class="timeline-content">
                <h4>3. Procesamiento</h4>
                <p>CPU salva estado, atiende interrupción y luego retorna</p>
              </div>
            </div>
          </div>
        </div>
        
        <div class="subsection">
          <h4>2.3.4 Acceso directo a memoria (DMA)</h4>
          <p>Controlador especial que maneja transferencias sin CPU:</p>
          
          <div class="card-container">
            <div class="card">
              <h4>Ventajas</h4>
              <ul>
                <li>Libera a la CPU para otras tareas</li>
                <li>Mayor velocidad de transferencia</li>
                <li>Eficiente para grandes bloques</li>
              </ul>
            </div>
            
            <div class="card">
              <h4>Proceso</h4>
              <ol>
                <li>CPU configura DMA</li>
                <li>DMA gestiona transferencia</li>
                <li>DMA interrumpe al finalizar</li>
              </ol>
            </div>
            
            <div class="card">
              <h4>Aplicaciones</h4>
              <ul>
                <li>Transferencia de disco</li>
                <li>Gráficos</li>
                <li>Redes</li>
                <li>Audio</li>
              </ul>
            </div>
          </div>
        </div>
        
        <div class="subsection">
          <h4>2.3.5 Canales y procesadores de E/S</h4>
          <p>Sistemas avanzados para gestión de E/S:</p>
          
          <table>
            <tr>
              <th>Tipo</th>
              <th>Descripción</th>
              <th>Ejemplo</th>
            </tr>
            <tr>
              <td>Canal selector</td>
              <td>Gestiona un dispositivo a la vez a alta velocidad</td>
              <td>Discos de alta gama</td>
            </tr>
            <tr>
              <td>Canal multiplexor</td>
              <td>Gestiona múltiples dispositivos de baja velocidad</td>
              <td>Terminales, impresoras</td>
            </tr>
            <tr>
              <td>Procesador de E/S</td>
              <td>CPU dedicada para E/S con su propio conjunto de instrucciones</td>
              <td>Sistemas mainframe</td>
            </tr>
          </table>
        </div>
      </div>
      
      <div class="subsection">
        <h3>2.4 Buses</h3>
        
        <div class="subsection">
          <h4>2.4.1 Tipos de buses</h4>
          
          <div class="card-container">
            <div class="card">
              <h4>Bus del sistema</h4>
              <ul>
                <li>Conecta CPU con memoria</li>
                <li>Alta velocidad</li>
                <li>Ejemplo: FSB (Front Side Bus)</li>
              </ul>
            </div>
            
            <div class="card">
              <h4>Bus de E/S</h4>
              <ul>
                <li>Conecta periféricos</li>
                <li>Menor velocidad</li>
                <li>Ejemplo: PCI, USB</li>
              </ul>
            </div>
            
            <div class="card">
              <h4>Bus de expansión</h4>
              <ul>
                <li>Para tarjetas adicionales</li>
                <li>Ejemplo: PCI Express</li>
              </ul>
            </div>
          </div>
        </div>
        
        <div class="subsection">
          <h4>2.4.2 Estructura de los buses</h4>
          <p>Componentes principales:</p>
          <ul>
            <li><strong>Líneas de datos:</strong> Transportan información</li>
            <li><strong>Líneas de direcciones:</strong> Especifican ubicación</li>
            <li><strong>Líneas de control:</strong> Señales de temporización y estado</li>
            <li><strong>Arbitraje:</strong> Mecanismo para resolver conflictos</li>
          </ul>
          
          <div class="image-container">
            <img src="EstructuraDeBuses.png" alt="Estructura de buses">
            <figcaption>Figura 2.3: Estructura típica de buses en un sistema computacional</figcaption>
          </div>
        </div>
        
        <div class="subsection">
          <h4>2.4.3 Jerarquía de los buses</h4>
          <p>Organización moderna de buses:</p>
          
          <div class="timeline">
            <div class="timeline-item left">
              <div class="timeline-content">
                <h4>Bus de CPU</h4>
                <p>Máxima velocidad (GHz), conecta núcleos, cache y controlador de memoria</p>
              </div>
            </div>
            <div class="timeline-item right">
              <div class="timeline-content">
                <h4>Bus de memoria</h4>
                <p>Alta velocidad, conecta CPU con RAM (DDR4/DDR5)</p>
              </div>
            </div>
            <div class="timeline-item left">
              <div class="timeline-content">
                <h4>Bus de expansión</h4>
                <p>PCI Express para tarjetas gráficas y dispositivos rápidos</p>
              </div>
            </div>
            <div class="timeline-item right">
              <div class="timeline-content">
                <h4>Bus de periféricos</h4>
                <p>USB, SATA para dispositivos de almacenamiento y E/S</p>
              </div>
            </div>
          </div>
        </div>
        
        <div class="subsection">
          <h4>2.4.4 Interrupciones</h4>
          <p>Mecanismo para notificar eventos importantes:</p>
          
          <table>
            <tr>
              <th>Tipo</th>
              <th>Origen</th>
              <th>Ejemplo</th>
            </tr>
            <tr>
              <td>Hardware</td>
              <td>Dispositivos físicos</td>
              <td>Teclado, temporizador</td>
            </tr>
            <tr>
              <td>Software</td>
              <td>Instrucciones especiales</td>
              <td>Llamadas al sistema</td>
            </tr>
            <tr>
              <td>Excepciones</td>
              <td>Errores de ejecución</td>
              <td>División por cero</td>
            </tr>
          </table>
          
          <div class="highlight">
            <p><strong>Proceso de atención de interrupciones:</strong> Salvar contexto → Identificar interrupción → Ejecutar rutina → Restaurar contexto → Retornar</p>
          </div>
        </div>
      </div>
    </section>
  </div>
</body>
</html>
