TimeQuest Timing Analyzer report for simple_cpu
Thu Jun 09 14:46:40 2022
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clock'
 13. Slow 1200mV 85C Model Hold: 'clock'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clock'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Output Enable Times
 20. Minimum Output Enable Times
 21. Output Disable Times
 22. Minimum Output Disable Times
 23. Slow 1200mV 85C Model Metastability Report
 24. Slow 1200mV 0C Model Fmax Summary
 25. Slow 1200mV 0C Model Setup Summary
 26. Slow 1200mV 0C Model Hold Summary
 27. Slow 1200mV 0C Model Recovery Summary
 28. Slow 1200mV 0C Model Removal Summary
 29. Slow 1200mV 0C Model Minimum Pulse Width Summary
 30. Slow 1200mV 0C Model Setup: 'clock'
 31. Slow 1200mV 0C Model Hold: 'clock'
 32. Slow 1200mV 0C Model Minimum Pulse Width: 'clock'
 33. Setup Times
 34. Hold Times
 35. Clock to Output Times
 36. Minimum Clock to Output Times
 37. Output Enable Times
 38. Minimum Output Enable Times
 39. Output Disable Times
 40. Minimum Output Disable Times
 41. Slow 1200mV 0C Model Metastability Report
 42. Fast 1200mV 0C Model Setup Summary
 43. Fast 1200mV 0C Model Hold Summary
 44. Fast 1200mV 0C Model Recovery Summary
 45. Fast 1200mV 0C Model Removal Summary
 46. Fast 1200mV 0C Model Minimum Pulse Width Summary
 47. Fast 1200mV 0C Model Setup: 'clock'
 48. Fast 1200mV 0C Model Hold: 'clock'
 49. Fast 1200mV 0C Model Minimum Pulse Width: 'clock'
 50. Setup Times
 51. Hold Times
 52. Clock to Output Times
 53. Minimum Clock to Output Times
 54. Output Enable Times
 55. Minimum Output Enable Times
 56. Output Disable Times
 57. Minimum Output Disable Times
 58. Fast 1200mV 0C Model Metastability Report
 59. Multicorner Timing Analysis Summary
 60. Setup Times
 61. Hold Times
 62. Clock to Output Times
 63. Minimum Clock to Output Times
 64. Board Trace Model Assignments
 65. Input Transition Times
 66. Signal Integrity Metrics (Slow 1200mv 0c Model)
 67. Signal Integrity Metrics (Slow 1200mv 85c Model)
 68. Signal Integrity Metrics (Fast 1200mv 0c Model)
 69. Setup Transfers
 70. Hold Transfers
 71. Report TCCS
 72. Report RSKM
 73. Unconstrained Paths
 74. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; simple_cpu                                         ;
; Device Family      ; Cyclone IV GX                                      ;
; Device Name        ; EP4CGX15BF14C6                                     ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 261.78 MHz ; 250.0 MHz       ; clock      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clock ; -2.820 ; -54.775            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clock ; 0.313 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clock ; -3.000 ; -72.914                          ;
+-------+--------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock'                                                                                                                                                                                                                                                  ;
+--------+-------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                   ; To Node                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.820 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[1]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.357     ; 3.458      ;
; -2.743 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[0]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.357     ; 3.381      ;
; -2.737 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[0]                    ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.347     ; 3.385      ;
; -2.711 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[5]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.357     ; 3.349      ;
; -2.685 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[1]                    ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.347     ; 3.333      ;
; -2.648 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[4]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.357     ; 3.286      ;
; -2.619 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[4]                    ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.347     ; 3.267      ;
; -2.617 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[3]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.357     ; 3.255      ;
; -2.546 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[0]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.347     ; 3.194      ;
; -2.500 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[2]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.357     ; 3.138      ;
; -2.494 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[1]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.347     ; 3.142      ;
; -2.482 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[0]                    ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.347     ; 3.130      ;
; -2.482 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[3]                    ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.347     ; 3.130      ;
; -2.475 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[2]                    ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.347     ; 3.123      ;
; -2.452 ; state.s_add                                                                                                 ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.075     ; 3.372      ;
; -2.452 ; state.s_add                                                                                                 ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.065     ; 3.382      ;
; -2.430 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[1]                    ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.347     ; 3.078      ;
; -2.428 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[4]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.347     ; 3.076      ;
; -2.385 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[5]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.347     ; 3.033      ;
; -2.370 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[1]                    ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.008     ; 3.357      ;
; -2.327 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[0]                    ; A[1]                                                                                     ; clock        ; clock       ; 1.000        ; -0.008     ; 3.314      ;
; -2.294 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[0]                    ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.008     ; 3.281      ;
; -2.291 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[3]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.347     ; 2.939      ;
; -2.284 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[2]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.347     ; 2.932      ;
; -2.261 ; state.s_add                                                                                                 ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.065     ; 3.191      ;
; -2.233 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[1]                    ; A[2]                                                                                     ; clock        ; clock       ; 1.000        ; -0.008     ; 3.220      ;
; -2.220 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[2]                    ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.347     ; 2.868      ;
; -2.197 ; state.s_add                                                                                                 ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.065     ; 3.127      ;
; -2.168 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[6]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.347     ; 2.816      ;
; -2.167 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[3]                    ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.008     ; 3.154      ;
; -2.156 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[0]                    ; A[2]                                                                                     ; clock        ; clock       ; 1.000        ; -0.008     ; 3.143      ;
; -2.154 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[5]                    ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.347     ; 2.802      ;
; -2.068 ; A[2]                                                                                                        ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.428     ; 2.635      ;
; -2.051 ; A[1]                                                                                                        ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.428     ; 2.618      ;
; -2.050 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[2]                    ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.008     ; 3.037      ;
; -2.046 ; A[2]                                                                                                        ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.418     ; 2.623      ;
; -2.042 ; state.s_add                                                                                                 ; A[1]                                                                                     ; clock        ; clock       ; 1.000        ; 0.274      ; 3.311      ;
; -2.014 ; A[0]                                                                                                        ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.428     ; 2.581      ;
; -2.009 ; state.s_add                                                                                                 ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; 0.274      ; 3.278      ;
; -2.005 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[6]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.357     ; 2.643      ;
; -1.985 ; A[0]                                                                                                        ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.418     ; 2.562      ;
; -1.916 ; A[1]                                                                                                        ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.418     ; 2.493      ;
; -1.907 ; A[4]                                                                                                        ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.428     ; 2.474      ;
; -1.891 ; A[4]                                                                                                        ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.418     ; 2.468      ;
; -1.885 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[0]                    ; A[0]                                                                                     ; clock        ; clock       ; 1.000        ; -0.008     ; 2.872      ;
; -1.868 ; state.s_add                                                                                                 ; A[2]                                                                                     ; clock        ; clock       ; 1.000        ; 0.274      ; 3.137      ;
; -1.865 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[4]                    ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.008     ; 2.852      ;
; -1.863 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[1]                    ; A[1]                                                                                     ; clock        ; clock       ; 1.000        ; -0.008     ; 2.850      ;
; -1.855 ; A[2]                                                                                                        ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.418     ; 2.432      ;
; -1.826 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[3]                    ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.347     ; 2.474      ;
; -1.794 ; A[0]                                                                                                        ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.418     ; 2.371      ;
; -1.791 ; A[2]                                                                                                        ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.418     ; 2.368      ;
; -1.756 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[7] ; clock        ; clock       ; 1.000        ; -0.069     ; 2.616      ;
; -1.756 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[6] ; clock        ; clock       ; 1.000        ; -0.069     ; 2.616      ;
; -1.756 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[5] ; clock        ; clock       ; 1.000        ; -0.069     ; 2.616      ;
; -1.756 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[4] ; clock        ; clock       ; 1.000        ; -0.069     ; 2.616      ;
; -1.756 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[3] ; clock        ; clock       ; 1.000        ; -0.069     ; 2.616      ;
; -1.756 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[2] ; clock        ; clock       ; 1.000        ; -0.069     ; 2.616      ;
; -1.756 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[1] ; clock        ; clock       ; 1.000        ; -0.069     ; 2.616      ;
; -1.756 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[0] ; clock        ; clock       ; 1.000        ; -0.069     ; 2.616      ;
; -1.730 ; A[0]                                                                                                        ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.418     ; 2.307      ;
; -1.725 ; A[1]                                                                                                        ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.418     ; 2.302      ;
; -1.700 ; A[4]                                                                                                        ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.418     ; 2.277      ;
; -1.661 ; A[1]                                                                                                        ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.418     ; 2.238      ;
; -1.629 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[7]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.347     ; 2.277      ;
; -1.618 ; A[2]                                                                                                        ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.079     ; 2.534      ;
; -1.601 ; A[1]                                                                                                        ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.079     ; 2.517      ;
; -1.586 ; A[3]                                                                                                        ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.075     ; 2.506      ;
; -1.576 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[2]                    ; A[2]                                                                                     ; clock        ; clock       ; 1.000        ; -0.008     ; 2.563      ;
; -1.575 ; A[0]                                                                                                        ; A[1]                                                                                     ; clock        ; clock       ; 1.000        ; -0.079     ; 2.491      ;
; -1.564 ; A[0]                                                                                                        ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.079     ; 2.480      ;
; -1.523 ; state.s_add                                                                                                 ; A[0]                                                                                     ; clock        ; clock       ; 1.000        ; 0.274      ; 2.792      ;
; -1.464 ; A[1]                                                                                                        ; A[2]                                                                                     ; clock        ; clock       ; 1.000        ; -0.079     ; 2.380      ;
; -1.451 ; A[3]                                                                                                        ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.065     ; 2.381      ;
; -1.427 ; A[0]                                                                                                        ; A[2]                                                                                     ; clock        ; clock       ; 1.000        ; -0.079     ; 2.343      ;
; -1.389 ; state.s_dec                                                                                                 ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.054     ; 2.330      ;
; -1.349 ; A[5]                                                                                                        ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.075     ; 2.269      ;
; -1.278 ; state.s_in                                                                                                  ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.055     ; 2.218      ;
; -1.274 ; state.s_load                                                                                                ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.054     ; 2.215      ;
; -1.268 ; state.s_in                                                                                                  ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.055     ; 2.208      ;
; -1.260 ; A[3]                                                                                                        ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.065     ; 2.190      ;
; -1.244 ; state.s_load                                                                                                ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.054     ; 2.185      ;
; -1.242 ; IR[5]                                                                                                       ; state.s_in                                                                               ; clock        ; clock       ; 1.000        ; -0.400     ; 1.837      ;
; -1.215 ; state.s_dec                                                                                                 ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.054     ; 2.156      ;
; -1.189 ; state.s_dec                                                                                                 ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; 0.285      ; 2.469      ;
; -1.154 ; A[0]                                                                                                        ; A[0]                                                                                     ; clock        ; clock       ; 1.000        ; -0.079     ; 2.070      ;
; -1.140 ; A[2]                                                                                                        ; A[2]                                                                                     ; clock        ; clock       ; 1.000        ; -0.079     ; 2.056      ;
; -1.136 ; IR[5]                                                                                                       ; state.s_out                                                                              ; clock        ; clock       ; 1.000        ; -0.400     ; 1.731      ;
; -1.136 ; A[3]                                                                                                        ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; 0.274      ; 2.405      ;
; -1.121 ; state.s_in                                                                                                  ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; 0.284      ; 2.400      ;
; -1.120 ; A[4]                                                                                                        ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.079     ; 2.036      ;
; -1.114 ; state.s_decode                                                                                              ; memory_address[4]                                                                        ; clock        ; clock       ; 1.000        ; -0.050     ; 2.059      ;
; -1.114 ; state.s_decode                                                                                              ; memory_address[3]                                                                        ; clock        ; clock       ; 1.000        ; -0.050     ; 2.059      ;
; -1.114 ; state.s_decode                                                                                              ; memory_address[2]                                                                        ; clock        ; clock       ; 1.000        ; -0.050     ; 2.059      ;
; -1.114 ; state.s_decode                                                                                              ; memory_address[1]                                                                        ; clock        ; clock       ; 1.000        ; -0.050     ; 2.059      ;
; -1.114 ; state.s_decode                                                                                              ; memory_address[0]                                                                        ; clock        ; clock       ; 1.000        ; -0.050     ; 2.059      ;
; -1.103 ; IR[5]                                                                                                       ; state.s_add                                                                              ; clock        ; clock       ; 1.000        ; -0.391     ; 1.707      ;
; -1.095 ; state.s_dec                                                                                                 ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.054     ; 2.036      ;
; -1.090 ; state.s_load                                                                                                ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; 0.285      ; 2.370      ;
; -1.086 ; A[1]                                                                                                        ; A[1]                                                                                     ; clock        ; clock       ; 1.000        ; -0.079     ; 2.002      ;
+--------+-------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock'                                                                                                                                                                                                                                                        ;
+-------+------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                ; To Node                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.313 ; A[3]                                                                                     ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.384      ; 0.884      ;
; 0.318 ; memory_address[4]                                                                        ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.375      ; 0.880      ;
; 0.319 ; memory_address[1]                                                                        ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.375      ; 0.881      ;
; 0.320 ; memory_address[2]                                                                        ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.375      ; 0.882      ;
; 0.333 ; memory_address[0]                                                                        ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.375      ; 0.895      ;
; 0.339 ; memory_address[3]                                                                        ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.375      ; 0.901      ;
; 0.341 ; A[1]                                                                                     ; A[1]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.079      ; 0.577      ;
; 0.349 ; A[6]                                                                                     ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.394      ; 0.930      ;
; 0.355 ; A[5]                                                                                     ; A[5]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.065      ; 0.577      ;
; 0.355 ; A[3]                                                                                     ; A[3]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.065      ; 0.577      ;
; 0.356 ; halt~reg0                                                                                ; halt~reg0                                                                                                         ; clock        ; clock       ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; state.s_halt                                                                             ; state.s_halt                                                                                                      ; clock        ; clock       ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; en                                                                                       ; en                                                                                                                ; clock        ; clock       ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; MemWr                                                                                    ; MemWr                                                                                                             ; clock        ; clock       ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; state.s_in                                                                               ; state.s_in                                                                                                        ; clock        ; clock       ; 0.000        ; 0.064      ; 0.577      ;
; 0.363 ; A[5]                                                                                     ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.384      ; 0.934      ;
; 0.369 ; A[7]                                                                                     ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.384      ; 0.940      ;
; 0.369 ; state.s_store2                                                                           ; MemWr                                                                                                             ; clock        ; clock       ; 0.000        ; 0.064      ; 0.590      ;
; 0.370 ; state.s_decode2                                                                          ; state.s_decode3                                                                                                   ; clock        ; clock       ; 0.000        ; 0.064      ; 0.591      ;
; 0.371 ; state.s_start3                                                                           ; state.s_fetch                                                                                                     ; clock        ; clock       ; 0.000        ; 0.064      ; 0.592      ;
; 0.372 ; state.s_halt                                                                             ; halt~reg0                                                                                                         ; clock        ; clock       ; 0.000        ; 0.064      ; 0.593      ;
; 0.377 ; state.s_out                                                                              ; en                                                                                                                ; clock        ; clock       ; 0.000        ; 0.064      ; 0.598      ;
; 0.378 ; state.s_out                                                                              ; state.s_out2                                                                                                      ; clock        ; clock       ; 0.000        ; 0.064      ; 0.599      ;
; 0.392 ; state.s_fetch                                                                            ; state.s_decode                                                                                                    ; clock        ; clock       ; 0.000        ; 0.064      ; 0.613      ;
; 0.489 ; PC[0]                                                                                    ; memory_address[0]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.064      ; 0.710      ;
; 0.491 ; PC[4]                                                                                    ; memory_address[4]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.064      ; 0.712      ;
; 0.495 ; state.s_start                                                                            ; state.s_start2                                                                                                    ; clock        ; clock       ; 0.000        ; 0.064      ; 0.716      ;
; 0.518 ; state.s_start2                                                                           ; state.s_start3                                                                                                    ; clock        ; clock       ; 0.000        ; 0.064      ; 0.739      ;
; 0.523 ; state.s_store                                                                            ; state.s_store2                                                                                                    ; clock        ; clock       ; 0.000        ; 0.064      ; 0.744      ;
; 0.553 ; state.s_decode3                                                                          ; state.s_jmp                                                                                                       ; clock        ; clock       ; 0.000        ; 0.063      ; 0.773      ;
; 0.554 ; state.s_decode3                                                                          ; state.s_dec                                                                                                       ; clock        ; clock       ; 0.000        ; 0.063      ; 0.774      ;
; 0.557 ; state.s_decode3                                                                          ; state.s_load                                                                                                      ; clock        ; clock       ; 0.000        ; 0.063      ; 0.777      ;
; 0.559 ; state.s_decode3                                                                          ; state.s_store                                                                                                     ; clock        ; clock       ; 0.000        ; 0.063      ; 0.779      ;
; 0.562 ; PC[3]                                                                                    ; PC[3]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.064      ; 0.783      ;
; 0.563 ; PC[4]                                                                                    ; PC[4]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.064      ; 0.784      ;
; 0.563 ; PC[1]                                                                                    ; PC[1]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.064      ; 0.784      ;
; 0.564 ; PC[2]                                                                                    ; PC[2]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.064      ; 0.785      ;
; 0.564 ; state.s_store                                                                            ; MemWr                                                                                                             ; clock        ; clock       ; 0.000        ; 0.064      ; 0.785      ;
; 0.584 ; PC[0]                                                                                    ; PC[0]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.064      ; 0.805      ;
; 0.602 ; PC[3]                                                                                    ; memory_address[3]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.064      ; 0.823      ;
; 0.602 ; PC[2]                                                                                    ; memory_address[2]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.064      ; 0.823      ;
; 0.602 ; PC[1]                                                                                    ; memory_address[1]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.064      ; 0.823      ;
; 0.619 ; state.s_out2                                                                             ; en                                                                                                                ; clock        ; clock       ; 0.000        ; 0.064      ; 0.840      ;
; 0.657 ; MemWr                                                                                    ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|ram_block1a0~porta_we_reg       ; clock        ; clock       ; 0.000        ; 0.390      ; 1.234      ;
; 0.669 ; A[0]                                                                                     ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.045      ; 0.901      ;
; 0.681 ; A[1]                                                                                     ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.045      ; 0.913      ;
; 0.681 ; state.s_in                                                                               ; state.s_start                                                                                                     ; clock        ; clock       ; 0.000        ; 0.064      ; 0.902      ;
; 0.685 ; A[2]                                                                                     ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.045      ; 0.917      ;
; 0.693 ; A[4]                                                                                     ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.045      ; 0.925      ;
; 0.750 ; state.s_fetch                                                                            ; IR[7]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.390      ; 1.297      ;
; 0.750 ; state.s_fetch                                                                            ; IR[6]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.390      ; 1.297      ;
; 0.775 ; A[2]                                                                                     ; A[2]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.079      ; 1.011      ;
; 0.828 ; state.s_decode                                                                           ; state.s_decode2                                                                                                   ; clock        ; clock       ; 0.000        ; 0.064      ; 1.049      ;
; 0.828 ; IR[6]                                                                                    ; state.s_jmp                                                                                                       ; clock        ; clock       ; 0.000        ; -0.250     ; 0.735      ;
; 0.830 ; IR[6]                                                                                    ; state.s_dec                                                                                                       ; clock        ; clock       ; 0.000        ; -0.250     ; 0.737      ;
; 0.831 ; IR[6]                                                                                    ; state.s_load                                                                                                      ; clock        ; clock       ; 0.000        ; -0.250     ; 0.738      ;
; 0.834 ; IR[6]                                                                                    ; state.s_store                                                                                                     ; clock        ; clock       ; 0.000        ; -0.250     ; 0.741      ;
; 0.836 ; PC[3]                                                                                    ; PC[4]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.064      ; 1.057      ;
; 0.837 ; PC[1]                                                                                    ; PC[2]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.064      ; 1.058      ;
; 0.851 ; PC[2]                                                                                    ; PC[3]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.064      ; 1.072      ;
; 0.851 ; PC[0]                                                                                    ; PC[1]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.064      ; 1.072      ;
; 0.853 ; PC[2]                                                                                    ; PC[4]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.064      ; 1.074      ;
; 0.853 ; PC[0]                                                                                    ; PC[2]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.064      ; 1.074      ;
; 0.859 ; A[0]                                                                                     ; A[0]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.079      ; 1.095      ;
; 0.862 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[0] ; IR[0]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.108      ; 1.127      ;
; 0.862 ; state.s_store2                                                                           ; state.s_start                                                                                                     ; clock        ; clock       ; 0.000        ; 0.065      ; 1.084      ;
; 0.868 ; state.s_out2                                                                             ; state.s_start                                                                                                     ; clock        ; clock       ; 0.000        ; 0.064      ; 1.089      ;
; 0.886 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[1] ; IR[1]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.108      ; 1.151      ;
; 0.900 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[2] ; IR[2]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.108      ; 1.165      ;
; 0.923 ; A[6]                                                                                     ; A[6]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.064      ; 1.144      ;
; 0.934 ; IR[7]                                                                                    ; state.s_jmp                                                                                                       ; clock        ; clock       ; 0.000        ; -0.250     ; 0.841      ;
; 0.935 ; state.s_jmp                                                                              ; state.s_start                                                                                                     ; clock        ; clock       ; 0.000        ; 0.065      ; 1.157      ;
; 0.943 ; IR[7]                                                                                    ; state.s_load                                                                                                      ; clock        ; clock       ; 0.000        ; -0.250     ; 0.850      ;
; 0.946 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[4] ; A[4]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.133      ; 1.236      ;
; 0.947 ; PC[1]                                                                                    ; PC[3]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.064      ; 1.168      ;
; 0.949 ; PC[1]                                                                                    ; PC[4]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.064      ; 1.170      ;
; 0.955 ; IR[7]                                                                                    ; state.s_store                                                                                                     ; clock        ; clock       ; 0.000        ; -0.250     ; 0.862      ;
; 0.963 ; state.s_decode3                                                                          ; state.s_halt                                                                                                      ; clock        ; clock       ; 0.000        ; 0.064      ; 1.184      ;
; 0.963 ; PC[0]                                                                                    ; PC[3]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.064      ; 1.184      ;
; 0.965 ; IR[7]                                                                                    ; state.s_dec                                                                                                       ; clock        ; clock       ; 0.000        ; -0.250     ; 0.872      ;
; 0.965 ; PC[0]                                                                                    ; PC[4]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.064      ; 1.186      ;
; 0.970 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[4] ; IR[4]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.108      ; 1.235      ;
; 0.970 ; state.s_decode                                                                           ; memory_address[2]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.078      ; 1.205      ;
; 0.970 ; state.s_decode                                                                           ; memory_address[1]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.078      ; 1.205      ;
; 0.974 ; state.s_decode                                                                           ; memory_address[3]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.078      ; 1.209      ;
; 0.975 ; state.s_decode                                                                           ; memory_address[4]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.078      ; 1.210      ;
; 0.976 ; state.s_decode                                                                           ; memory_address[0]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.078      ; 1.211      ;
; 0.977 ; state.s_fetch                                                                            ; IR[3]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.400      ; 1.534      ;
; 0.977 ; state.s_fetch                                                                            ; IR[5]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.400      ; 1.534      ;
; 0.984 ; state.s_fetch                                                                            ; IR[2]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.402      ; 1.543      ;
; 0.984 ; state.s_fetch                                                                            ; IR[1]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.402      ; 1.543      ;
; 0.984 ; state.s_fetch                                                                            ; IR[0]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.402      ; 1.543      ;
; 0.984 ; state.s_fetch                                                                            ; IR[4]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.402      ; 1.543      ;
; 0.999 ; A[7]                                                                                     ; A[7]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.065      ; 1.221      ;
; 1.032 ; state.s_load                                                                             ; A[6]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.064      ; 1.253      ;
; 1.037 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[3] ; IR[3]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.106      ; 1.300      ;
; 1.043 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[7] ; IR[7]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.096      ; 1.296      ;
; 1.048 ; state.s_load                                                                             ; state.s_start                                                                                                     ; clock        ; clock       ; 0.000        ; 0.065      ; 1.270      ;
; 1.053 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[6] ; IR[6]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.096      ; 1.306      ;
; 1.060 ; state.s_in                                                                               ; A[6]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.063      ; 1.280      ;
+-------+------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock'                                                                                                                                                ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                                                            ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clock ; Rise       ; clock                                                                                                             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[0]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[1]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[2]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[3]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[4]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[5]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[6]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[7]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[0]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[1]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[2]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[3]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[4]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[5]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[6]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[7]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[0]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[1]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[2]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[3]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[4]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[5]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[6]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[7]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; MemWr                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC[0]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC[1]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC[2]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC[3]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC[4]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; en                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; halt~reg0                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; memory_address[0]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; memory_address[1]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; memory_address[2]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; memory_address[3]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; memory_address[4]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_add                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_dec                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_decode                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_decode2                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_decode3                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_fetch                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_halt                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_in                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_jmp                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_load                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_out                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_out2                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_start                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_start2                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_start3                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_store                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_store2                                                                                                    ;
; 0.098  ; 0.328        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.098  ; 0.328        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.098  ; 0.328        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.102  ; 0.332        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[0]                          ;
; 0.102  ; 0.332        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[1]                          ;
; 0.102  ; 0.332        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[2]                          ;
; 0.102  ; 0.332        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[3]                          ;
; 0.102  ; 0.332        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[4]                          ;
; 0.102  ; 0.332        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[5]                          ;
; 0.102  ; 0.332        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[6]                          ;
; 0.102  ; 0.332        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[7]                          ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[0]                                                                                                              ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[1]                                                                                                              ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[2]                                                                                                              ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[4]                                                                                                              ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR[0]                                                                                                             ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR[1]                                                                                                             ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR[2]                                                                                                             ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR[4]                                                                                                             ;
; 0.199  ; 0.383        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR[3]                                                                                                             ;
; 0.199  ; 0.383        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR[5]                                                                                                             ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR[6]                                                                                                             ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR[7]                                                                                                             ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[3]                                                                                                              ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[5]                                                                                                              ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[7]                                                                                                              ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC[0]                                                                                                             ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC[1]                                                                                                             ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC[2]                                                                                                             ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC[3]                                                                                                             ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC[4]                                                                                                             ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; memory_address[0]                                                                                                 ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; memory_address[1]                                                                                                 ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; memory_address[2]                                                                                                 ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; memory_address[3]                                                                                                 ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; memory_address[4]                                                                                                 ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_add                                                                                                       ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[6]                                                                                                              ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; MemWr                                                                                                             ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_dec                                                                                                       ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_jmp                                                                                                       ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_load                                                                                                      ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; enter     ; clock      ; 2.632  ; 3.097  ; Rise       ; clock           ;
; input[*]  ; clock      ; 2.634  ; 3.110  ; Rise       ; clock           ;
;  input[0] ; clock      ; -0.746 ; -0.547 ; Rise       ; clock           ;
;  input[1] ; clock      ; -0.924 ; -0.708 ; Rise       ; clock           ;
;  input[2] ; clock      ; 1.832  ; 2.297  ; Rise       ; clock           ;
;  input[3] ; clock      ; 2.241  ; 2.729  ; Rise       ; clock           ;
;  input[4] ; clock      ; 1.933  ; 2.425  ; Rise       ; clock           ;
;  input[5] ; clock      ; 2.203  ; 2.690  ; Rise       ; clock           ;
;  input[6] ; clock      ; 2.552  ; 3.057  ; Rise       ; clock           ;
;  input[7] ; clock      ; 2.634  ; 3.110  ; Rise       ; clock           ;
; reset     ; clock      ; 0.981  ; 1.071  ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; enter     ; clock      ; -1.712 ; -2.162 ; Rise       ; clock           ;
; input[*]  ; clock      ; 1.230  ; 1.027  ; Rise       ; clock           ;
;  input[0] ; clock      ; 1.059  ; 0.870  ; Rise       ; clock           ;
;  input[1] ; clock      ; 1.230  ; 1.027  ; Rise       ; clock           ;
;  input[2] ; clock      ; -1.413 ; -1.854 ; Rise       ; clock           ;
;  input[3] ; clock      ; -1.831 ; -2.289 ; Rise       ; clock           ;
;  input[4] ; clock      ; -1.509 ; -1.975 ; Rise       ; clock           ;
;  input[5] ; clock      ; -1.794 ; -2.252 ; Rise       ; clock           ;
;  input[6] ; clock      ; -2.132 ; -2.610 ; Rise       ; clock           ;
;  input[7] ; clock      ; -2.199 ; -2.656 ; Rise       ; clock           ;
; reset     ; clock      ; -0.674 ; -0.775 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; halt       ; clock      ; 6.166 ; 6.145 ; Rise       ; clock           ;
; output[*]  ; clock      ; 7.139 ; 7.142 ; Rise       ; clock           ;
;  output[0] ; clock      ; 6.510 ; 6.481 ; Rise       ; clock           ;
;  output[1] ; clock      ; 6.776 ; 6.751 ; Rise       ; clock           ;
;  output[2] ; clock      ; 6.373 ; 6.311 ; Rise       ; clock           ;
;  output[3] ; clock      ; 6.118 ; 6.089 ; Rise       ; clock           ;
;  output[4] ; clock      ; 7.139 ; 7.142 ; Rise       ; clock           ;
;  output[5] ; clock      ; 6.166 ; 6.135 ; Rise       ; clock           ;
;  output[6] ; clock      ; 6.383 ; 6.359 ; Rise       ; clock           ;
;  output[7] ; clock      ; 6.148 ; 6.113 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; halt       ; clock      ; 5.965 ; 5.942 ; Rise       ; clock           ;
; output[*]  ; clock      ; 5.919 ; 5.888 ; Rise       ; clock           ;
;  output[0] ; clock      ; 6.296 ; 6.266 ; Rise       ; clock           ;
;  output[1] ; clock      ; 6.550 ; 6.524 ; Rise       ; clock           ;
;  output[2] ; clock      ; 6.157 ; 6.094 ; Rise       ; clock           ;
;  output[3] ; clock      ; 5.919 ; 5.888 ; Rise       ; clock           ;
;  output[4] ; clock      ; 6.927 ; 6.928 ; Rise       ; clock           ;
;  output[5] ; clock      ; 5.966 ; 5.933 ; Rise       ; clock           ;
;  output[6] ; clock      ; 6.174 ; 6.148 ; Rise       ; clock           ;
;  output[7] ; clock      ; 5.948 ; 5.911 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Output Enable Times                                                    ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; output[*]  ; clock      ; 5.853 ; 5.695 ; Rise       ; clock           ;
;  output[0] ; clock      ; 5.996 ; 5.874 ; Rise       ; clock           ;
;  output[1] ; clock      ; 6.272 ; 6.150 ; Rise       ; clock           ;
;  output[2] ; clock      ; 5.853 ; 5.695 ; Rise       ; clock           ;
;  output[3] ; clock      ; 6.023 ; 5.901 ; Rise       ; clock           ;
;  output[4] ; clock      ; 6.698 ; 6.602 ; Rise       ; clock           ;
;  output[5] ; clock      ; 6.023 ; 5.901 ; Rise       ; clock           ;
;  output[6] ; clock      ; 6.272 ; 6.150 ; Rise       ; clock           ;
;  output[7] ; clock      ; 5.996 ; 5.874 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Output Enable Times                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; output[*]  ; clock      ; 5.648 ; 5.490 ; Rise       ; clock           ;
;  output[0] ; clock      ; 5.792 ; 5.670 ; Rise       ; clock           ;
;  output[1] ; clock      ; 6.057 ; 5.935 ; Rise       ; clock           ;
;  output[2] ; clock      ; 5.648 ; 5.490 ; Rise       ; clock           ;
;  output[3] ; clock      ; 5.818 ; 5.696 ; Rise       ; clock           ;
;  output[4] ; clock      ; 6.494 ; 6.398 ; Rise       ; clock           ;
;  output[5] ; clock      ; 5.818 ; 5.696 ; Rise       ; clock           ;
;  output[6] ; clock      ; 6.057 ; 5.935 ; Rise       ; clock           ;
;  output[7] ; clock      ; 5.792 ; 5.670 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Output Disable Times                                                           ;
+------------+------------+-----------+-----------+------------+-----------------+
; Data Port  ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+------------+------------+-----------+-----------+------------+-----------------+
; output[*]  ; clock      ; 5.745     ; 5.903     ; Rise       ; clock           ;
;  output[0] ; clock      ; 5.923     ; 6.045     ; Rise       ; clock           ;
;  output[1] ; clock      ; 6.201     ; 6.323     ; Rise       ; clock           ;
;  output[2] ; clock      ; 5.745     ; 5.903     ; Rise       ; clock           ;
;  output[3] ; clock      ; 5.938     ; 6.060     ; Rise       ; clock           ;
;  output[4] ; clock      ; 6.653     ; 6.749     ; Rise       ; clock           ;
;  output[5] ; clock      ; 5.938     ; 6.060     ; Rise       ; clock           ;
;  output[6] ; clock      ; 6.201     ; 6.323     ; Rise       ; clock           ;
;  output[7] ; clock      ; 5.923     ; 6.045     ; Rise       ; clock           ;
+------------+------------+-----------+-----------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                   ;
+------------+------------+-----------+-----------+------------+-----------------+
; Data Port  ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+------------+------------+-----------+-----------+------------+-----------------+
; output[*]  ; clock      ; 5.538     ; 5.696     ; Rise       ; clock           ;
;  output[0] ; clock      ; 5.717     ; 5.839     ; Rise       ; clock           ;
;  output[1] ; clock      ; 5.984     ; 6.106     ; Rise       ; clock           ;
;  output[2] ; clock      ; 5.538     ; 5.696     ; Rise       ; clock           ;
;  output[3] ; clock      ; 5.732     ; 5.854     ; Rise       ; clock           ;
;  output[4] ; clock      ; 6.446     ; 6.542     ; Rise       ; clock           ;
;  output[5] ; clock      ; 5.732     ; 5.854     ; Rise       ; clock           ;
;  output[6] ; clock      ; 5.984     ; 6.106     ; Rise       ; clock           ;
;  output[7] ; clock      ; 5.717     ; 5.839     ; Rise       ; clock           ;
+------------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 293.34 MHz ; 250.0 MHz       ; clock      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clock ; -2.409 ; -44.434           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.297 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; -3.000 ; -72.914                         ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock'                                                                                                                                                                                                                                                   ;
+--------+-------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                   ; To Node                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.409 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[1]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.318     ; 3.086      ;
; -2.359 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[0]                    ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.310     ; 3.044      ;
; -2.352 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[0]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.318     ; 3.029      ;
; -2.323 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[5]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.318     ; 3.000      ;
; -2.272 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[4]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.318     ; 2.949      ;
; -2.272 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[1]                    ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.310     ; 2.957      ;
; -2.260 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[4]                    ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.310     ; 2.945      ;
; -2.234 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[3]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.318     ; 2.911      ;
; -2.180 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[0]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.310     ; 2.865      ;
; -2.141 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[0]                    ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.310     ; 2.826      ;
; -2.134 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[2]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.318     ; 2.811      ;
; -2.121 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[2]                    ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.310     ; 2.806      ;
; -2.097 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[3]                    ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.310     ; 2.782      ;
; -2.093 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[1]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.310     ; 2.778      ;
; -2.081 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[4]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.310     ; 2.766      ;
; -2.076 ; state.s_add                                                                                                 ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.057     ; 3.014      ;
; -2.070 ; state.s_add                                                                                                 ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.065     ; 3.000      ;
; -2.045 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[1]                    ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.310     ; 2.730      ;
; -2.007 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[5]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.310     ; 2.692      ;
; -2.005 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[1]                    ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; 0.002      ; 3.002      ;
; -1.992 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[0]                    ; A[1]                                                                                     ; clock        ; clock       ; 1.000        ; 0.002      ; 2.989      ;
; -1.950 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[0]                    ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; 0.002      ; 2.947      ;
; -1.942 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[2]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.310     ; 2.627      ;
; -1.918 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[3]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.310     ; 2.603      ;
; -1.903 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[2]                    ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.310     ; 2.588      ;
; -1.897 ; state.s_add                                                                                                 ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.057     ; 2.835      ;
; -1.885 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[1]                    ; A[2]                                                                                     ; clock        ; clock       ; 1.000        ; 0.002      ; 2.882      ;
; -1.858 ; state.s_add                                                                                                 ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.057     ; 2.796      ;
; -1.850 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[6]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.310     ; 2.535      ;
; -1.847 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[5]                    ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.310     ; 2.532      ;
; -1.830 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[3]                    ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; 0.002      ; 2.827      ;
; -1.827 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[0]                    ; A[2]                                                                                     ; clock        ; clock       ; 1.000        ; 0.002      ; 2.824      ;
; -1.751 ; A[2]                                                                                                        ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.390     ; 2.356      ;
; -1.740 ; A[2]                                                                                                        ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.382     ; 2.353      ;
; -1.732 ; A[1]                                                                                                        ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.390     ; 2.337      ;
; -1.730 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[2]                    ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; 0.002      ; 2.727      ;
; -1.715 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[6]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.318     ; 2.392      ;
; -1.709 ; state.s_add                                                                                                 ; A[1]                                                                                     ; clock        ; clock       ; 1.000        ; 0.255      ; 2.959      ;
; -1.703 ; A[0]                                                                                                        ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.390     ; 2.308      ;
; -1.673 ; A[0]                                                                                                        ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.382     ; 2.286      ;
; -1.667 ; state.s_add                                                                                                 ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; 0.255      ; 2.917      ;
; -1.612 ; A[4]                                                                                                        ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.390     ; 2.217      ;
; -1.598 ; A[4]                                                                                                        ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.382     ; 2.211      ;
; -1.595 ; A[1]                                                                                                        ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.382     ; 2.208      ;
; -1.583 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[1]                    ; A[1]                                                                                     ; clock        ; clock       ; 1.000        ; 0.002      ; 2.580      ;
; -1.563 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[0]                    ; A[0]                                                                                     ; clock        ; clock       ; 1.000        ; 0.002      ; 2.560      ;
; -1.561 ; A[2]                                                                                                        ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.382     ; 2.174      ;
; -1.548 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[4]                    ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; 0.002      ; 2.545      ;
; -1.546 ; state.s_add                                                                                                 ; A[2]                                                                                     ; clock        ; clock       ; 1.000        ; 0.255      ; 2.796      ;
; -1.530 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[3]                    ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.310     ; 2.215      ;
; -1.522 ; A[2]                                                                                                        ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.382     ; 2.135      ;
; -1.494 ; A[0]                                                                                                        ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.382     ; 2.107      ;
; -1.484 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[7] ; clock        ; clock       ; 1.000        ; -0.069     ; 2.353      ;
; -1.484 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[6] ; clock        ; clock       ; 1.000        ; -0.069     ; 2.353      ;
; -1.484 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[5] ; clock        ; clock       ; 1.000        ; -0.069     ; 2.353      ;
; -1.484 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[4] ; clock        ; clock       ; 1.000        ; -0.069     ; 2.353      ;
; -1.484 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[3] ; clock        ; clock       ; 1.000        ; -0.069     ; 2.353      ;
; -1.484 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[2] ; clock        ; clock       ; 1.000        ; -0.069     ; 2.353      ;
; -1.484 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[1] ; clock        ; clock       ; 1.000        ; -0.069     ; 2.353      ;
; -1.484 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[0] ; clock        ; clock       ; 1.000        ; -0.069     ; 2.353      ;
; -1.455 ; A[0]                                                                                                        ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.382     ; 2.068      ;
; -1.419 ; A[4]                                                                                                        ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.382     ; 2.032      ;
; -1.416 ; A[1]                                                                                                        ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.382     ; 2.029      ;
; -1.368 ; A[1]                                                                                                        ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.382     ; 1.981      ;
; -1.350 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[7]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.310     ; 2.035      ;
; -1.347 ; A[2]                                                                                                        ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.070     ; 2.272      ;
; -1.328 ; A[1]                                                                                                        ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.070     ; 2.253      ;
; -1.309 ; A[3]                                                                                                        ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.065     ; 2.239      ;
; -1.306 ; A[0]                                                                                                        ; A[1]                                                                                     ; clock        ; clock       ; 1.000        ; -0.070     ; 2.231      ;
; -1.299 ; A[0]                                                                                                        ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.070     ; 2.224      ;
; -1.287 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[2]                    ; A[2]                                                                                     ; clock        ; clock       ; 1.000        ; 0.002      ; 2.284      ;
; -1.254 ; state.s_add                                                                                                 ; A[0]                                                                                     ; clock        ; clock       ; 1.000        ; 0.255      ; 2.504      ;
; -1.208 ; A[1]                                                                                                        ; A[2]                                                                                     ; clock        ; clock       ; 1.000        ; -0.070     ; 2.133      ;
; -1.179 ; A[0]                                                                                                        ; A[2]                                                                                     ; clock        ; clock       ; 1.000        ; -0.070     ; 2.104      ;
; -1.172 ; A[3]                                                                                                        ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.057     ; 2.110      ;
; -1.159 ; state.s_dec                                                                                                 ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.048     ; 2.106      ;
; -1.102 ; A[5]                                                                                                        ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.065     ; 2.032      ;
; -1.038 ; state.s_load                                                                                                ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.048     ; 1.985      ;
; -1.033 ; state.s_in                                                                                                  ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.049     ; 1.979      ;
; -1.024 ; state.s_load                                                                                                ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.048     ; 1.971      ;
; -1.022 ; IR[5]                                                                                                       ; state.s_in                                                                               ; clock        ; clock       ; 1.000        ; -0.362     ; 1.655      ;
; -1.015 ; state.s_in                                                                                                  ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.049     ; 1.961      ;
; -0.998 ; state.s_dec                                                                                                 ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.048     ; 1.945      ;
; -0.993 ; A[3]                                                                                                        ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.057     ; 1.931      ;
; -0.966 ; state.s_dec                                                                                                 ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; 0.264      ; 2.225      ;
; -0.921 ; A[0]                                                                                                        ; A[0]                                                                                     ; clock        ; clock       ; 1.000        ; -0.070     ; 1.846      ;
; -0.905 ; A[3]                                                                                                        ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; 0.255      ; 2.155      ;
; -0.904 ; state.s_decode                                                                                              ; memory_address[4]                                                                        ; clock        ; clock       ; 1.000        ; -0.045     ; 1.854      ;
; -0.904 ; state.s_decode                                                                                              ; memory_address[3]                                                                        ; clock        ; clock       ; 1.000        ; -0.045     ; 1.854      ;
; -0.904 ; state.s_decode                                                                                              ; memory_address[2]                                                                        ; clock        ; clock       ; 1.000        ; -0.045     ; 1.854      ;
; -0.904 ; state.s_decode                                                                                              ; memory_address[1]                                                                        ; clock        ; clock       ; 1.000        ; -0.045     ; 1.854      ;
; -0.904 ; state.s_decode                                                                                              ; memory_address[0]                                                                        ; clock        ; clock       ; 1.000        ; -0.045     ; 1.854      ;
; -0.903 ; A[2]                                                                                                        ; A[2]                                                                                     ; clock        ; clock       ; 1.000        ; -0.070     ; 1.828      ;
; -0.900 ; IR[5]                                                                                                       ; state.s_out                                                                              ; clock        ; clock       ; 1.000        ; -0.362     ; 1.533      ;
; -0.897 ; IR[5]                                                                                                       ; state.s_add                                                                              ; clock        ; clock       ; 1.000        ; -0.354     ; 1.538      ;
; -0.887 ; A[4]                                                                                                        ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.070     ; 1.812      ;
; -0.886 ; state.s_dec                                                                                                 ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.048     ; 1.833      ;
; -0.885 ; IR[6]                                                                                                       ; state.s_in                                                                               ; clock        ; clock       ; 1.000        ; -0.354     ; 1.526      ;
; -0.879 ; A[1]                                                                                                        ; A[1]                                                                                     ; clock        ; clock       ; 1.000        ; -0.070     ; 1.804      ;
; -0.877 ; state.s_in                                                                                                  ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; 0.263      ; 2.135      ;
+--------+-------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock'                                                                                                                                                                                                                                                         ;
+-------+------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                ; To Node                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.297 ; A[1]                                                                                     ; A[1]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.070      ; 0.511      ;
; 0.307 ; memory_address[4]                                                                        ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.336      ; 0.812      ;
; 0.309 ; memory_address[1]                                                                        ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.336      ; 0.814      ;
; 0.309 ; A[3]                                                                                     ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.344      ; 0.822      ;
; 0.310 ; halt~reg0                                                                                ; halt~reg0                                                                                                         ; clock        ; clock       ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; state.s_halt                                                                             ; state.s_halt                                                                                                      ; clock        ; clock       ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; en                                                                                       ; en                                                                                                                ; clock        ; clock       ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; memory_address[2]                                                                        ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.336      ; 0.815      ;
; 0.310 ; A[5]                                                                                     ; A[5]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; A[3]                                                                                     ; A[3]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; state.s_in                                                                               ; state.s_in                                                                                                        ; clock        ; clock       ; 0.000        ; 0.057      ; 0.511      ;
; 0.311 ; MemWr                                                                                    ; MemWr                                                                                                             ; clock        ; clock       ; 0.000        ; 0.056      ; 0.511      ;
; 0.321 ; memory_address[0]                                                                        ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.336      ; 0.826      ;
; 0.325 ; memory_address[3]                                                                        ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.336      ; 0.830      ;
; 0.329 ; state.s_store2                                                                           ; MemWr                                                                                                             ; clock        ; clock       ; 0.000        ; 0.056      ; 0.529      ;
; 0.335 ; state.s_decode2                                                                          ; state.s_decode3                                                                                                   ; clock        ; clock       ; 0.000        ; 0.057      ; 0.536      ;
; 0.335 ; state.s_start3                                                                           ; state.s_fetch                                                                                                     ; clock        ; clock       ; 0.000        ; 0.057      ; 0.536      ;
; 0.337 ; state.s_halt                                                                             ; halt~reg0                                                                                                         ; clock        ; clock       ; 0.000        ; 0.057      ; 0.538      ;
; 0.341 ; A[6]                                                                                     ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.352      ; 0.862      ;
; 0.342 ; state.s_out                                                                              ; en                                                                                                                ; clock        ; clock       ; 0.000        ; 0.057      ; 0.543      ;
; 0.343 ; state.s_out                                                                              ; state.s_out2                                                                                                      ; clock        ; clock       ; 0.000        ; 0.057      ; 0.544      ;
; 0.355 ; A[5]                                                                                     ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.344      ; 0.868      ;
; 0.355 ; state.s_fetch                                                                            ; state.s_decode                                                                                                    ; clock        ; clock       ; 0.000        ; 0.057      ; 0.556      ;
; 0.359 ; A[7]                                                                                     ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.344      ; 0.872      ;
; 0.442 ; state.s_start                                                                            ; state.s_start2                                                                                                    ; clock        ; clock       ; 0.000        ; 0.057      ; 0.643      ;
; 0.443 ; PC[0]                                                                                    ; memory_address[0]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.057      ; 0.644      ;
; 0.445 ; PC[4]                                                                                    ; memory_address[4]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.057      ; 0.646      ;
; 0.469 ; state.s_start2                                                                           ; state.s_start3                                                                                                    ; clock        ; clock       ; 0.000        ; 0.057      ; 0.670      ;
; 0.474 ; state.s_store                                                                            ; state.s_store2                                                                                                    ; clock        ; clock       ; 0.000        ; 0.056      ; 0.674      ;
; 0.507 ; PC[3]                                                                                    ; PC[3]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.057      ; 0.708      ;
; 0.508 ; PC[4]                                                                                    ; PC[4]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.057      ; 0.709      ;
; 0.508 ; PC[1]                                                                                    ; PC[1]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.057      ; 0.709      ;
; 0.510 ; PC[2]                                                                                    ; PC[2]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.057      ; 0.711      ;
; 0.510 ; state.s_store                                                                            ; MemWr                                                                                                             ; clock        ; clock       ; 0.000        ; 0.056      ; 0.710      ;
; 0.511 ; state.s_decode3                                                                          ; state.s_jmp                                                                                                       ; clock        ; clock       ; 0.000        ; 0.056      ; 0.711      ;
; 0.512 ; state.s_decode3                                                                          ; state.s_dec                                                                                                       ; clock        ; clock       ; 0.000        ; 0.056      ; 0.712      ;
; 0.515 ; state.s_decode3                                                                          ; state.s_load                                                                                                      ; clock        ; clock       ; 0.000        ; 0.056      ; 0.715      ;
; 0.517 ; state.s_decode3                                                                          ; state.s_store                                                                                                     ; clock        ; clock       ; 0.000        ; 0.056      ; 0.717      ;
; 0.525 ; PC[0]                                                                                    ; PC[0]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.057      ; 0.726      ;
; 0.542 ; PC[2]                                                                                    ; memory_address[2]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.057      ; 0.743      ;
; 0.543 ; PC[3]                                                                                    ; memory_address[3]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.057      ; 0.744      ;
; 0.543 ; PC[1]                                                                                    ; memory_address[1]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.057      ; 0.744      ;
; 0.558 ; state.s_out2                                                                             ; en                                                                                                                ; clock        ; clock       ; 0.000        ; 0.057      ; 0.759      ;
; 0.591 ; MemWr                                                                                    ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|ram_block1a0~porta_we_reg       ; clock        ; clock       ; 0.000        ; 0.348      ; 1.108      ;
; 0.612 ; state.s_in                                                                               ; state.s_start                                                                                                     ; clock        ; clock       ; 0.000        ; 0.057      ; 0.813      ;
; 0.635 ; A[0]                                                                                     ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.032      ; 0.836      ;
; 0.647 ; A[1]                                                                                     ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.032      ; 0.848      ;
; 0.649 ; A[2]                                                                                     ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.032      ; 0.850      ;
; 0.658 ; A[4]                                                                                     ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.032      ; 0.859      ;
; 0.684 ; state.s_fetch                                                                            ; IR[7]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.354      ; 1.182      ;
; 0.684 ; state.s_fetch                                                                            ; IR[6]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.354      ; 1.182      ;
; 0.697 ; A[2]                                                                                     ; A[2]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.070      ; 0.911      ;
; 0.749 ; IR[6]                                                                                    ; state.s_load                                                                                                      ; clock        ; clock       ; 0.000        ; -0.230     ; 0.663      ;
; 0.752 ; PC[3]                                                                                    ; PC[4]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.057      ; 0.953      ;
; 0.752 ; IR[6]                                                                                    ; state.s_store                                                                                                     ; clock        ; clock       ; 0.000        ; -0.230     ; 0.666      ;
; 0.753 ; PC[1]                                                                                    ; PC[2]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.057      ; 0.954      ;
; 0.753 ; IR[6]                                                                                    ; state.s_jmp                                                                                                       ; clock        ; clock       ; 0.000        ; -0.230     ; 0.667      ;
; 0.754 ; IR[6]                                                                                    ; state.s_dec                                                                                                       ; clock        ; clock       ; 0.000        ; -0.230     ; 0.668      ;
; 0.758 ; PC[0]                                                                                    ; PC[1]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.057      ; 0.959      ;
; 0.759 ; PC[2]                                                                                    ; PC[3]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.057      ; 0.960      ;
; 0.761 ; state.s_decode                                                                           ; state.s_decode2                                                                                                   ; clock        ; clock       ; 0.000        ; 0.057      ; 0.962      ;
; 0.765 ; PC[0]                                                                                    ; PC[2]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.057      ; 0.966      ;
; 0.766 ; PC[2]                                                                                    ; PC[4]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.057      ; 0.967      ;
; 0.769 ; state.s_store2                                                                           ; state.s_start                                                                                                     ; clock        ; clock       ; 0.000        ; 0.057      ; 0.970      ;
; 0.774 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[0] ; IR[0]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.109      ; 1.027      ;
; 0.774 ; A[0]                                                                                     ; A[0]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.070      ; 0.988      ;
; 0.781 ; state.s_out2                                                                             ; state.s_start                                                                                                     ; clock        ; clock       ; 0.000        ; 0.057      ; 0.982      ;
; 0.797 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[1] ; IR[1]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.109      ; 1.050      ;
; 0.813 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[2] ; IR[2]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.109      ; 1.066      ;
; 0.835 ; A[6]                                                                                     ; A[6]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.056      ; 1.035      ;
; 0.842 ; PC[1]                                                                                    ; PC[3]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.057      ; 1.043      ;
; 0.849 ; state.s_jmp                                                                              ; state.s_start                                                                                                     ; clock        ; clock       ; 0.000        ; 0.057      ; 1.050      ;
; 0.849 ; PC[1]                                                                                    ; PC[4]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.057      ; 1.050      ;
; 0.850 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[4] ; A[4]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.134      ; 1.128      ;
; 0.852 ; IR[7]                                                                                    ; state.s_jmp                                                                                                       ; clock        ; clock       ; 0.000        ; -0.230     ; 0.766      ;
; 0.854 ; PC[0]                                                                                    ; PC[3]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.057      ; 1.055      ;
; 0.855 ; IR[7]                                                                                    ; state.s_load                                                                                                      ; clock        ; clock       ; 0.000        ; -0.230     ; 0.769      ;
; 0.861 ; IR[7]                                                                                    ; state.s_store                                                                                                     ; clock        ; clock       ; 0.000        ; -0.230     ; 0.775      ;
; 0.861 ; PC[0]                                                                                    ; PC[4]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.057      ; 1.062      ;
; 0.872 ; IR[7]                                                                                    ; state.s_dec                                                                                                       ; clock        ; clock       ; 0.000        ; -0.230     ; 0.786      ;
; 0.874 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[4] ; IR[4]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.109      ; 1.127      ;
; 0.889 ; state.s_fetch                                                                            ; IR[3]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.362      ; 1.395      ;
; 0.889 ; state.s_fetch                                                                            ; IR[5]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.362      ; 1.395      ;
; 0.890 ; state.s_decode3                                                                          ; state.s_halt                                                                                                      ; clock        ; clock       ; 0.000        ; 0.057      ; 1.091      ;
; 0.896 ; state.s_fetch                                                                            ; IR[2]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.365      ; 1.405      ;
; 0.896 ; state.s_fetch                                                                            ; IR[1]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.365      ; 1.405      ;
; 0.896 ; state.s_fetch                                                                            ; IR[0]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.365      ; 1.405      ;
; 0.896 ; state.s_fetch                                                                            ; IR[4]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.365      ; 1.405      ;
; 0.899 ; state.s_decode                                                                           ; memory_address[2]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.069      ; 1.112      ;
; 0.899 ; state.s_decode                                                                           ; memory_address[1]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.069      ; 1.112      ;
; 0.902 ; state.s_decode                                                                           ; memory_address[3]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.069      ; 1.115      ;
; 0.904 ; state.s_decode                                                                           ; memory_address[0]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.069      ; 1.117      ;
; 0.904 ; state.s_decode                                                                           ; memory_address[4]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.069      ; 1.117      ;
; 0.906 ; A[7]                                                                                     ; A[7]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.057      ; 1.107      ;
; 0.928 ; state.s_load                                                                             ; A[6]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.056      ; 1.128      ;
; 0.936 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[3] ; IR[3]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.106      ; 1.186      ;
; 0.939 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[7] ; IR[7]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.098      ; 1.181      ;
; 0.949 ; state.s_load                                                                             ; A[1]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.390      ; 1.483      ;
; 0.949 ; state.s_load                                                                             ; state.s_start                                                                                                     ; clock        ; clock       ; 0.000        ; 0.057      ; 1.150      ;
; 0.951 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[0] ; A[0]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.134      ; 1.229      ;
+-------+------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock'                                                                                                                                                 ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                                                            ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clock ; Rise       ; clock                                                                                                             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[0]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[1]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[2]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[3]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[4]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[5]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[6]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[7]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[0]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[1]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[2]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[3]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[4]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[5]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[6]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[7]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[0]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[1]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[2]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[3]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[4]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[5]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[6]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[7]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; MemWr                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC[0]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC[1]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC[2]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC[3]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC[4]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; en                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; halt~reg0                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; memory_address[0]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; memory_address[1]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; memory_address[2]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; memory_address[3]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; memory_address[4]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_add                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_dec                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_decode                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_decode2                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_decode3                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_fetch                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_halt                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_in                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_jmp                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_load                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_out                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_out2                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_start                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_start2                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_start3                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_store                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_store2                                                                                                    ;
; 0.108  ; 0.338        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.108  ; 0.338        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.110  ; 0.340        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.112  ; 0.342        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[0]                          ;
; 0.112  ; 0.342        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[1]                          ;
; 0.112  ; 0.342        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[2]                          ;
; 0.112  ; 0.342        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[3]                          ;
; 0.112  ; 0.342        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[4]                          ;
; 0.112  ; 0.342        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[5]                          ;
; 0.112  ; 0.342        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[6]                          ;
; 0.112  ; 0.342        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[7]                          ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[0]                                                                                                              ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[1]                                                                                                              ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[2]                                                                                                              ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[4]                                                                                                              ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR[0]                                                                                                             ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR[1]                                                                                                             ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR[2]                                                                                                             ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR[4]                                                                                                             ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[6]                                                                                                              ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; MemWr                                                                                                             ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; en                                                                                                                ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; halt~reg0                                                                                                         ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_dec                                                                                                       ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_decode                                                                                                    ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_decode2                                                                                                   ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_decode3                                                                                                   ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_fetch                                                                                                     ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_halt                                                                                                      ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_in                                                                                                        ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_jmp                                                                                                       ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_load                                                                                                      ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_out                                                                                                       ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_out2                                                                                                      ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_start                                                                                                     ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_start2                                                                                                    ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_start3                                                                                                    ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_store                                                                                                     ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_store2                                                                                                    ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[3]                                                                                                              ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[5]                                                                                                              ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[7]                                                                                                              ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; enter     ; clock      ; 2.298  ; 2.653  ; Rise       ; clock           ;
; input[*]  ; clock      ; 2.308  ; 2.658  ; Rise       ; clock           ;
;  input[0] ; clock      ; -0.669 ; -0.467 ; Rise       ; clock           ;
;  input[1] ; clock      ; -0.828 ; -0.620 ; Rise       ; clock           ;
;  input[2] ; clock      ; 1.574  ; 1.930  ; Rise       ; clock           ;
;  input[3] ; clock      ; 1.947  ; 2.313  ; Rise       ; clock           ;
;  input[4] ; clock      ; 1.662  ; 2.039  ; Rise       ; clock           ;
;  input[5] ; clock      ; 1.911  ; 2.279  ; Rise       ; clock           ;
;  input[6] ; clock      ; 2.238  ; 2.607  ; Rise       ; clock           ;
;  input[7] ; clock      ; 2.308  ; 2.658  ; Rise       ; clock           ;
; reset     ; clock      ; 0.905  ; 1.010  ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; enter     ; clock      ; -1.469 ; -1.823 ; Rise       ; clock           ;
; input[*]  ; clock      ; 1.104  ; 0.904  ; Rise       ; clock           ;
;  input[0] ; clock      ; 0.951  ; 0.757  ; Rise       ; clock           ;
;  input[1] ; clock      ; 1.104  ; 0.904  ; Rise       ; clock           ;
;  input[2] ; clock      ; -1.199 ; -1.539 ; Rise       ; clock           ;
;  input[3] ; clock      ; -1.581 ; -1.929 ; Rise       ; clock           ;
;  input[4] ; clock      ; -1.282 ; -1.644 ; Rise       ; clock           ;
;  input[5] ; clock      ; -1.545 ; -1.896 ; Rise       ; clock           ;
;  input[6] ; clock      ; -1.862 ; -2.215 ; Rise       ; clock           ;
;  input[7] ; clock      ; -1.919 ; -2.254 ; Rise       ; clock           ;
; reset     ; clock      ; -0.633 ; -0.740 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; halt       ; clock      ; 5.534 ; 5.470 ; Rise       ; clock           ;
; output[*]  ; clock      ; 6.367 ; 6.346 ; Rise       ; clock           ;
;  output[0] ; clock      ; 5.850 ; 5.777 ; Rise       ; clock           ;
;  output[1] ; clock      ; 6.092 ; 6.019 ; Rise       ; clock           ;
;  output[2] ; clock      ; 5.701 ; 5.640 ; Rise       ; clock           ;
;  output[3] ; clock      ; 5.491 ; 5.417 ; Rise       ; clock           ;
;  output[4] ; clock      ; 6.367 ; 6.346 ; Rise       ; clock           ;
;  output[5] ; clock      ; 5.538 ; 5.463 ; Rise       ; clock           ;
;  output[6] ; clock      ; 5.733 ; 5.660 ; Rise       ; clock           ;
;  output[7] ; clock      ; 5.518 ; 5.438 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; halt       ; clock      ; 5.355 ; 5.290 ; Rise       ; clock           ;
; output[*]  ; clock      ; 5.315 ; 5.240 ; Rise       ; clock           ;
;  output[0] ; clock      ; 5.659 ; 5.586 ; Rise       ; clock           ;
;  output[1] ; clock      ; 5.892 ; 5.818 ; Rise       ; clock           ;
;  output[2] ; clock      ; 5.509 ; 5.448 ; Rise       ; clock           ;
;  output[3] ; clock      ; 5.315 ; 5.240 ; Rise       ; clock           ;
;  output[4] ; clock      ; 6.178 ; 6.156 ; Rise       ; clock           ;
;  output[5] ; clock      ; 5.360 ; 5.285 ; Rise       ; clock           ;
;  output[6] ; clock      ; 5.548 ; 5.474 ; Rise       ; clock           ;
;  output[7] ; clock      ; 5.340 ; 5.260 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Output Enable Times                                                    ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; output[*]  ; clock      ; 5.210 ; 5.095 ; Rise       ; clock           ;
;  output[0] ; clock      ; 5.366 ; 5.230 ; Rise       ; clock           ;
;  output[1] ; clock      ; 5.621 ; 5.485 ; Rise       ; clock           ;
;  output[2] ; clock      ; 5.210 ; 5.095 ; Rise       ; clock           ;
;  output[3] ; clock      ; 5.392 ; 5.256 ; Rise       ; clock           ;
;  output[4] ; clock      ; 5.951 ; 5.861 ; Rise       ; clock           ;
;  output[5] ; clock      ; 5.392 ; 5.256 ; Rise       ; clock           ;
;  output[6] ; clock      ; 5.621 ; 5.485 ; Rise       ; clock           ;
;  output[7] ; clock      ; 5.366 ; 5.230 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Output Enable Times                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; output[*]  ; clock      ; 5.021 ; 4.906 ; Rise       ; clock           ;
;  output[0] ; clock      ; 5.178 ; 5.042 ; Rise       ; clock           ;
;  output[1] ; clock      ; 5.423 ; 5.287 ; Rise       ; clock           ;
;  output[2] ; clock      ; 5.021 ; 4.906 ; Rise       ; clock           ;
;  output[3] ; clock      ; 5.203 ; 5.067 ; Rise       ; clock           ;
;  output[4] ; clock      ; 5.762 ; 5.672 ; Rise       ; clock           ;
;  output[5] ; clock      ; 5.203 ; 5.067 ; Rise       ; clock           ;
;  output[6] ; clock      ; 5.423 ; 5.287 ; Rise       ; clock           ;
;  output[7] ; clock      ; 5.178 ; 5.042 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Output Disable Times                                                           ;
+------------+------------+-----------+-----------+------------+-----------------+
; Data Port  ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+------------+------------+-----------+-----------+------------+-----------------+
; output[*]  ; clock      ; 5.125     ; 5.240     ; Rise       ; clock           ;
;  output[0] ; clock      ; 5.259     ; 5.395     ; Rise       ; clock           ;
;  output[1] ; clock      ; 5.510     ; 5.646     ; Rise       ; clock           ;
;  output[2] ; clock      ; 5.125     ; 5.240     ; Rise       ; clock           ;
;  output[3] ; clock      ; 5.275     ; 5.411     ; Rise       ; clock           ;
;  output[4] ; clock      ; 5.891     ; 5.981     ; Rise       ; clock           ;
;  output[5] ; clock      ; 5.275     ; 5.411     ; Rise       ; clock           ;
;  output[6] ; clock      ; 5.510     ; 5.646     ; Rise       ; clock           ;
;  output[7] ; clock      ; 5.259     ; 5.395     ; Rise       ; clock           ;
+------------+------------+-----------+-----------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                   ;
+------------+------------+-----------+-----------+------------+-----------------+
; Data Port  ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+------------+------------+-----------+-----------+------------+-----------------+
; output[*]  ; clock      ; 4.935     ; 5.050     ; Rise       ; clock           ;
;  output[0] ; clock      ; 5.070     ; 5.206     ; Rise       ; clock           ;
;  output[1] ; clock      ; 5.310     ; 5.446     ; Rise       ; clock           ;
;  output[2] ; clock      ; 4.935     ; 5.050     ; Rise       ; clock           ;
;  output[3] ; clock      ; 5.085     ; 5.221     ; Rise       ; clock           ;
;  output[4] ; clock      ; 5.701     ; 5.791     ; Rise       ; clock           ;
;  output[5] ; clock      ; 5.085     ; 5.221     ; Rise       ; clock           ;
;  output[6] ; clock      ; 5.310     ; 5.446     ; Rise       ; clock           ;
;  output[7] ; clock      ; 5.070     ; 5.206     ; Rise       ; clock           ;
+------------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clock ; -1.200 ; -12.881           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.159 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; -3.000 ; -62.756                         ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock'                                                                                                                                                                                                                                                   ;
+--------+-------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                   ; To Node                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.200 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[1]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.207     ; 1.980      ;
; -1.152 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[0]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.207     ; 1.932      ;
; -1.130 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[1]                    ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.201     ; 1.916      ;
; -1.129 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[5]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.207     ; 1.909      ;
; -1.091 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[4]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.207     ; 1.871      ;
; -1.083 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[3]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.207     ; 1.863      ;
; -1.082 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[0]                    ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.201     ; 1.868      ;
; -1.028 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[1]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.201     ; 1.814      ;
; -1.021 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[4]                    ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.201     ; 1.807      ;
; -1.013 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[2]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.207     ; 1.793      ;
; -1.013 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[3]                    ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.201     ; 1.799      ;
; -0.986 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[1]                    ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.201     ; 1.772      ;
; -0.980 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[0]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.201     ; 1.766      ;
; -0.957 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[5]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.201     ; 1.743      ;
; -0.955 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[1]                    ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.015     ; 1.927      ;
; -0.944 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[2]                    ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.201     ; 1.730      ;
; -0.938 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[0]                    ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.201     ; 1.724      ;
; -0.925 ; state.s_add                                                                                                 ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.043     ; 1.869      ;
; -0.919 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[4]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.201     ; 1.705      ;
; -0.915 ; state.s_add                                                                                                 ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.037     ; 1.865      ;
; -0.911 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[3]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.201     ; 1.697      ;
; -0.907 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[0]                    ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.015     ; 1.879      ;
; -0.874 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[1]                    ; A[2]                                                                                     ; clock        ; clock       ; 1.000        ; -0.015     ; 1.846      ;
; -0.853 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[0]                    ; A[1]                                                                                     ; clock        ; clock       ; 1.000        ; -0.015     ; 1.825      ;
; -0.842 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[2]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.201     ; 1.628      ;
; -0.838 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[3]                    ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.015     ; 1.810      ;
; -0.826 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[0]                    ; A[2]                                                                                     ; clock        ; clock       ; 1.000        ; -0.015     ; 1.798      ;
; -0.814 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[5]                    ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.201     ; 1.600      ;
; -0.813 ; state.s_add                                                                                                 ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.037     ; 1.763      ;
; -0.800 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[2]                    ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.201     ; 1.586      ;
; -0.771 ; state.s_add                                                                                                 ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.037     ; 1.721      ;
; -0.768 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[2]                    ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.015     ; 1.740      ;
; -0.758 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[6]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.201     ; 1.544      ;
; -0.742 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[6]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.207     ; 1.522      ;
; -0.716 ; A[2]                                                                                                        ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.236     ; 1.467      ;
; -0.705 ; A[1]                                                                                                        ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.236     ; 1.456      ;
; -0.686 ; state.s_add                                                                                                 ; A[1]                                                                                     ; clock        ; clock       ; 1.000        ; 0.149      ; 1.822      ;
; -0.683 ; A[0]                                                                                                        ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.236     ; 1.434      ;
; -0.680 ; state.s_add                                                                                                 ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; 0.149      ; 1.816      ;
; -0.678 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[0]                    ; A[0]                                                                                     ; clock        ; clock       ; 1.000        ; -0.015     ; 1.650      ;
; -0.668 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[4]                    ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.015     ; 1.640      ;
; -0.664 ; A[2]                                                                                                        ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.230     ; 1.421      ;
; -0.654 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[1]                    ; A[1]                                                                                     ; clock        ; clock       ; 1.000        ; -0.015     ; 1.626      ;
; -0.640 ; A[0]                                                                                                        ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.230     ; 1.397      ;
; -0.635 ; A[1]                                                                                                        ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.230     ; 1.392      ;
; -0.634 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[3]                    ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.201     ; 1.420      ;
; -0.623 ; A[4]                                                                                                        ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.236     ; 1.374      ;
; -0.599 ; state.s_add                                                                                                 ; A[2]                                                                                     ; clock        ; clock       ; 1.000        ; 0.149      ; 1.735      ;
; -0.579 ; A[4]                                                                                                        ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.230     ; 1.336      ;
; -0.562 ; A[2]                                                                                                        ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.230     ; 1.319      ;
; -0.541 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[7]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.201     ; 1.327      ;
; -0.538 ; A[0]                                                                                                        ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.230     ; 1.295      ;
; -0.533 ; A[1]                                                                                                        ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.230     ; 1.290      ;
; -0.520 ; A[2]                                                                                                        ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.230     ; 1.277      ;
; -0.509 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[2]                    ; A[2]                                                                                     ; clock        ; clock       ; 1.000        ; -0.015     ; 1.481      ;
; -0.496 ; A[0]                                                                                                        ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.230     ; 1.253      ;
; -0.491 ; A[1]                                                                                                        ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.230     ; 1.248      ;
; -0.477 ; A[4]                                                                                                        ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.230     ; 1.234      ;
; -0.471 ; A[2]                                                                                                        ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.044     ; 1.414      ;
; -0.460 ; A[1]                                                                                                        ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.044     ; 1.403      ;
; -0.446 ; A[3]                                                                                                        ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.043     ; 1.390      ;
; -0.438 ; A[0]                                                                                                        ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.044     ; 1.381      ;
; -0.411 ; A[0]                                                                                                        ; A[1]                                                                                     ; clock        ; clock       ; 1.000        ; -0.044     ; 1.354      ;
; -0.402 ; state.s_add                                                                                                 ; A[0]                                                                                     ; clock        ; clock       ; 1.000        ; 0.149      ; 1.538      ;
; -0.379 ; A[1]                                                                                                        ; A[2]                                                                                     ; clock        ; clock       ; 1.000        ; -0.044     ; 1.322      ;
; -0.376 ; A[3]                                                                                                        ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.037     ; 1.326      ;
; -0.357 ; A[0]                                                                                                        ; A[2]                                                                                     ; clock        ; clock       ; 1.000        ; -0.044     ; 1.300      ;
; -0.324 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[7] ; clock        ; clock       ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[6] ; clock        ; clock       ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[5] ; clock        ; clock       ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[4] ; clock        ; clock       ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[3] ; clock        ; clock       ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[2] ; clock        ; clock       ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[1] ; clock        ; clock       ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[0] ; clock        ; clock       ; 1.000        ; -0.047     ; 1.232      ;
; -0.319 ; state.s_dec                                                                                                 ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.030     ; 1.276      ;
; -0.305 ; A[5]                                                                                                        ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.043     ; 1.249      ;
; -0.298 ; state.s_in                                                                                                  ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.031     ; 1.254      ;
; -0.281 ; state.s_in                                                                                                  ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.031     ; 1.237      ;
; -0.276 ; state.s_load                                                                                                ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.030     ; 1.233      ;
; -0.274 ; A[3]                                                                                                        ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.037     ; 1.224      ;
; -0.243 ; state.s_load                                                                                                ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.030     ; 1.200      ;
; -0.238 ; state.s_dec                                                                                                 ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; 0.156      ; 1.381      ;
; -0.237 ; state.s_dec                                                                                                 ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.030     ; 1.194      ;
; -0.236 ; IR[5]                                                                                                       ; state.s_in                                                                               ; clock        ; clock       ; 1.000        ; -0.221     ; 1.002      ;
; -0.226 ; state.s_decode                                                                                              ; memory_address[4]                                                                        ; clock        ; clock       ; 1.000        ; -0.029     ; 1.184      ;
; -0.226 ; state.s_decode                                                                                              ; memory_address[3]                                                                        ; clock        ; clock       ; 1.000        ; -0.029     ; 1.184      ;
; -0.226 ; state.s_decode                                                                                              ; memory_address[2]                                                                        ; clock        ; clock       ; 1.000        ; -0.029     ; 1.184      ;
; -0.226 ; state.s_decode                                                                                              ; memory_address[1]                                                                        ; clock        ; clock       ; 1.000        ; -0.029     ; 1.184      ;
; -0.226 ; state.s_decode                                                                                              ; memory_address[0]                                                                        ; clock        ; clock       ; 1.000        ; -0.029     ; 1.184      ;
; -0.217 ; state.s_in                                                                                                  ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; 0.155      ; 1.359      ;
; -0.208 ; A[2]                                                                                                        ; A[2]                                                                                     ; clock        ; clock       ; 1.000        ; -0.044     ; 1.151      ;
; -0.208 ; A[0]                                                                                                        ; A[0]                                                                                     ; clock        ; clock       ; 1.000        ; -0.044     ; 1.151      ;
; -0.204 ; IR[5]                                                                                                       ; state.s_out                                                                              ; clock        ; clock       ; 1.000        ; -0.221     ; 0.970      ;
; -0.201 ; A[3]                                                                                                        ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; 0.149      ; 1.337      ;
; -0.196 ; A[4]                                                                                                        ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.044     ; 1.139      ;
; -0.181 ; state.s_load                                                                                                ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; 0.156      ; 1.324      ;
; -0.168 ; state.s_dec                                                                                                 ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.030     ; 1.125      ;
; -0.156 ; IR[5]                                                                                                       ; state.s_add                                                                              ; clock        ; clock       ; 1.000        ; -0.215     ; 0.928      ;
; -0.153 ; A[1]                                                                                                        ; A[1]                                                                                     ; clock        ; clock       ; 1.000        ; -0.044     ; 1.096      ;
+--------+-------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock'                                                                                                                                                                                                                                                         ;
+-------+------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                ; To Node                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.159 ; A[3]                                                                                     ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.221      ; 0.484      ;
; 0.164 ; memory_address[4]                                                                        ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.217      ; 0.485      ;
; 0.165 ; memory_address[1]                                                                        ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.217      ; 0.486      ;
; 0.166 ; memory_address[2]                                                                        ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.217      ; 0.487      ;
; 0.173 ; memory_address[0]                                                                        ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.217      ; 0.494      ;
; 0.178 ; memory_address[3]                                                                        ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.217      ; 0.499      ;
; 0.179 ; A[1]                                                                                     ; A[1]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.044      ; 0.307      ;
; 0.180 ; A[6]                                                                                     ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.227      ; 0.511      ;
; 0.183 ; A[5]                                                                                     ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.221      ; 0.508      ;
; 0.186 ; halt~reg0                                                                                ; halt~reg0                                                                                                         ; clock        ; clock       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; state.s_halt                                                                             ; state.s_halt                                                                                                      ; clock        ; clock       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; en                                                                                       ; en                                                                                                                ; clock        ; clock       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; A[5]                                                                                     ; A[5]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; A[3]                                                                                     ; A[3]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; state.s_in                                                                               ; state.s_in                                                                                                        ; clock        ; clock       ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; MemWr                                                                                    ; MemWr                                                                                                             ; clock        ; clock       ; 0.000        ; 0.036      ; 0.307      ;
; 0.188 ; A[7]                                                                                     ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.221      ; 0.513      ;
; 0.192 ; state.s_decode2                                                                          ; state.s_decode3                                                                                                   ; clock        ; clock       ; 0.000        ; 0.037      ; 0.313      ;
; 0.192 ; state.s_start3                                                                           ; state.s_fetch                                                                                                     ; clock        ; clock       ; 0.000        ; 0.037      ; 0.313      ;
; 0.194 ; state.s_halt                                                                             ; halt~reg0                                                                                                         ; clock        ; clock       ; 0.000        ; 0.037      ; 0.315      ;
; 0.197 ; state.s_out                                                                              ; en                                                                                                                ; clock        ; clock       ; 0.000        ; 0.037      ; 0.318      ;
; 0.198 ; state.s_out                                                                              ; state.s_out2                                                                                                      ; clock        ; clock       ; 0.000        ; 0.037      ; 0.319      ;
; 0.199 ; state.s_store2                                                                           ; MemWr                                                                                                             ; clock        ; clock       ; 0.000        ; 0.036      ; 0.319      ;
; 0.206 ; state.s_fetch                                                                            ; state.s_decode                                                                                                    ; clock        ; clock       ; 0.000        ; 0.037      ; 0.327      ;
; 0.260 ; PC[0]                                                                                    ; memory_address[0]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.036      ; 0.380      ;
; 0.262 ; PC[4]                                                                                    ; memory_address[4]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.036      ; 0.382      ;
; 0.266 ; state.s_start                                                                            ; state.s_start2                                                                                                    ; clock        ; clock       ; 0.000        ; 0.037      ; 0.387      ;
; 0.269 ; state.s_start2                                                                           ; state.s_start3                                                                                                    ; clock        ; clock       ; 0.000        ; 0.037      ; 0.390      ;
; 0.273 ; state.s_store                                                                            ; state.s_store2                                                                                                    ; clock        ; clock       ; 0.000        ; 0.036      ; 0.393      ;
; 0.288 ; state.s_decode3                                                                          ; state.s_jmp                                                                                                       ; clock        ; clock       ; 0.000        ; 0.036      ; 0.408      ;
; 0.289 ; state.s_decode3                                                                          ; state.s_dec                                                                                                       ; clock        ; clock       ; 0.000        ; 0.036      ; 0.409      ;
; 0.293 ; state.s_decode3                                                                          ; state.s_load                                                                                                      ; clock        ; clock       ; 0.000        ; 0.036      ; 0.413      ;
; 0.294 ; state.s_decode3                                                                          ; state.s_store                                                                                                     ; clock        ; clock       ; 0.000        ; 0.036      ; 0.414      ;
; 0.302 ; PC[1]                                                                                    ; PC[1]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.036      ; 0.422      ;
; 0.303 ; PC[4]                                                                                    ; PC[4]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.036      ; 0.423      ;
; 0.303 ; PC[3]                                                                                    ; PC[3]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.036      ; 0.423      ;
; 0.304 ; PC[2]                                                                                    ; PC[2]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; state.s_store                                                                            ; MemWr                                                                                                             ; clock        ; clock       ; 0.000        ; 0.036      ; 0.424      ;
; 0.314 ; PC[0]                                                                                    ; PC[0]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.036      ; 0.434      ;
; 0.324 ; PC[3]                                                                                    ; memory_address[3]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.036      ; 0.444      ;
; 0.324 ; PC[2]                                                                                    ; memory_address[2]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.036      ; 0.444      ;
; 0.324 ; PC[1]                                                                                    ; memory_address[1]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.036      ; 0.444      ;
; 0.334 ; state.s_out2                                                                             ; en                                                                                                                ; clock        ; clock       ; 0.000        ; 0.037      ; 0.455      ;
; 0.352 ; A[0]                                                                                     ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.035      ; 0.491      ;
; 0.358 ; A[1]                                                                                     ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.035      ; 0.497      ;
; 0.359 ; A[2]                                                                                     ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.035      ; 0.498      ;
; 0.362 ; state.s_in                                                                               ; state.s_start                                                                                                     ; clock        ; clock       ; 0.000        ; 0.037      ; 0.483      ;
; 0.364 ; A[4]                                                                                     ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.035      ; 0.503      ;
; 0.371 ; MemWr                                                                                    ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|ram_block1a0~porta_we_reg       ; clock        ; clock       ; 0.000        ; 0.225      ; 0.700      ;
; 0.398 ; state.s_fetch                                                                            ; IR[7]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.216      ; 0.698      ;
; 0.398 ; state.s_fetch                                                                            ; IR[6]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.216      ; 0.698      ;
; 0.414 ; A[2]                                                                                     ; A[2]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.044      ; 0.542      ;
; 0.424 ; state.s_decode                                                                           ; state.s_decode2                                                                                                   ; clock        ; clock       ; 0.000        ; 0.037      ; 0.545      ;
; 0.450 ; IR[6]                                                                                    ; state.s_jmp                                                                                                       ; clock        ; clock       ; 0.000        ; -0.136     ; 0.398      ;
; 0.451 ; PC[1]                                                                                    ; PC[2]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.036      ; 0.571      ;
; 0.452 ; IR[6]                                                                                    ; state.s_dec                                                                                                       ; clock        ; clock       ; 0.000        ; -0.136     ; 0.400      ;
; 0.452 ; PC[3]                                                                                    ; PC[4]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.036      ; 0.572      ;
; 0.457 ; IR[6]                                                                                    ; state.s_load                                                                                                      ; clock        ; clock       ; 0.000        ; -0.136     ; 0.405      ;
; 0.458 ; IR[6]                                                                                    ; state.s_store                                                                                                     ; clock        ; clock       ; 0.000        ; -0.136     ; 0.406      ;
; 0.459 ; A[0]                                                                                     ; A[0]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.044      ; 0.587      ;
; 0.460 ; state.s_store2                                                                           ; state.s_start                                                                                                     ; clock        ; clock       ; 0.000        ; 0.037      ; 0.581      ;
; 0.461 ; PC[0]                                                                                    ; PC[1]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.036      ; 0.581      ;
; 0.462 ; PC[2]                                                                                    ; PC[3]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.036      ; 0.582      ;
; 0.464 ; PC[0]                                                                                    ; PC[2]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.036      ; 0.584      ;
; 0.465 ; PC[2]                                                                                    ; PC[4]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.036      ; 0.585      ;
; 0.467 ; state.s_out2                                                                             ; state.s_start                                                                                                     ; clock        ; clock       ; 0.000        ; 0.037      ; 0.588      ;
; 0.486 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[0] ; IR[0]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.060      ; 0.630      ;
; 0.486 ; A[6]                                                                                     ; A[6]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.036      ; 0.606      ;
; 0.492 ; state.s_jmp                                                                              ; state.s_start                                                                                                     ; clock        ; clock       ; 0.000        ; 0.037      ; 0.613      ;
; 0.495 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[1] ; IR[1]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.060      ; 0.639      ;
; 0.497 ; state.s_decode3                                                                          ; state.s_halt                                                                                                      ; clock        ; clock       ; 0.000        ; 0.037      ; 0.618      ;
; 0.502 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[2] ; IR[2]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.060      ; 0.646      ;
; 0.514 ; PC[1]                                                                                    ; PC[3]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.036      ; 0.634      ;
; 0.515 ; IR[7]                                                                                    ; state.s_jmp                                                                                                       ; clock        ; clock       ; 0.000        ; -0.136     ; 0.463      ;
; 0.516 ; IR[7]                                                                                    ; state.s_load                                                                                                      ; clock        ; clock       ; 0.000        ; -0.136     ; 0.464      ;
; 0.517 ; PC[1]                                                                                    ; PC[4]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.036      ; 0.637      ;
; 0.518 ; state.s_fetch                                                                            ; IR[3]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.221      ; 0.823      ;
; 0.518 ; state.s_fetch                                                                            ; IR[5]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.221      ; 0.823      ;
; 0.525 ; state.s_fetch                                                                            ; IR[2]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.223      ; 0.832      ;
; 0.525 ; state.s_fetch                                                                            ; IR[1]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.223      ; 0.832      ;
; 0.525 ; state.s_fetch                                                                            ; IR[0]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.223      ; 0.832      ;
; 0.525 ; state.s_fetch                                                                            ; IR[4]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.223      ; 0.832      ;
; 0.525 ; IR[7]                                                                                    ; state.s_store                                                                                                     ; clock        ; clock       ; 0.000        ; -0.136     ; 0.473      ;
; 0.527 ; PC[0]                                                                                    ; PC[3]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.036      ; 0.647      ;
; 0.528 ; state.s_decode                                                                           ; memory_address[2]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.044      ; 0.656      ;
; 0.528 ; state.s_decode                                                                           ; memory_address[1]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.044      ; 0.656      ;
; 0.530 ; PC[0]                                                                                    ; PC[4]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.036      ; 0.650      ;
; 0.531 ; state.s_decode                                                                           ; memory_address[3]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.044      ; 0.659      ;
; 0.532 ; state.s_decode                                                                           ; memory_address[4]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.044      ; 0.660      ;
; 0.532 ; IR[7]                                                                                    ; state.s_dec                                                                                                       ; clock        ; clock       ; 0.000        ; -0.136     ; 0.480      ;
; 0.533 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[4] ; A[4]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.073      ; 0.690      ;
; 0.533 ; state.s_decode                                                                           ; memory_address[0]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.044      ; 0.661      ;
; 0.540 ; A[7]                                                                                     ; A[7]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.037      ; 0.661      ;
; 0.545 ; state.s_load                                                                             ; state.s_start                                                                                                     ; clock        ; clock       ; 0.000        ; 0.037      ; 0.666      ;
; 0.548 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[4] ; IR[4]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.060      ; 0.692      ;
; 0.554 ; state.s_load                                                                             ; A[6]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.036      ; 0.674      ;
; 0.561 ; state.s_in                                                                               ; A[6]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.036      ; 0.681      ;
; 0.569 ; IR[6]                                                                                    ; state.s_halt                                                                                                      ; clock        ; clock       ; 0.000        ; -0.135     ; 0.518      ;
; 0.570 ; state.s_load                                                                             ; A[0]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.236      ; 0.890      ;
; 0.571 ; state.s_load                                                                             ; A[4]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.236      ; 0.891      ;
+-------+------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock'                                                                                                                                                 ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                                                            ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clock ; Rise       ; clock                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[0]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[1]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[2]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[3]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[4]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[5]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[6]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[7]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[0]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[1]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[2]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[3]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[4]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[5]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[6]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[7]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; MemWr                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC[0]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC[1]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC[2]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC[3]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC[4]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; en                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; halt~reg0                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[0]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[1]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[2]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[3]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[4]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[5]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[6]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[7]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; memory_address[0]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; memory_address[1]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; memory_address[2]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; memory_address[3]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; memory_address[4]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_add                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_dec                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_decode                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_decode2                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_decode3                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_fetch                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_halt                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_in                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_jmp                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_load                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_out                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_out2                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_start                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_start2                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_start3                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_store                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_store2                                                                                                    ;
; -0.096 ; 0.134        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -0.096 ; 0.134        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|ram_block1a0~porta_we_reg       ;
; -0.095 ; 0.135        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[0]                          ;
; -0.095 ; 0.135        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[1]                          ;
; -0.095 ; 0.135        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[2]                          ;
; -0.095 ; 0.135        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[3]                          ;
; -0.095 ; 0.135        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[4]                          ;
; -0.095 ; 0.135        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[5]                          ;
; -0.095 ; 0.135        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[6]                          ;
; -0.095 ; 0.135        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|q_a[7]                          ;
; -0.094 ; 0.136        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_d7a1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[0]                                                                                                              ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[1]                                                                                                              ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[2]                                                                                                              ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[4]                                                                                                              ;
; -0.052 ; 0.132        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR[0]                                                                                                             ;
; -0.052 ; 0.132        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR[1]                                                                                                             ;
; -0.052 ; 0.132        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR[2]                                                                                                             ;
; -0.052 ; 0.132        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR[4]                                                                                                             ;
; -0.047 ; 0.137        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR[3]                                                                                                             ;
; -0.047 ; 0.137        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR[5]                                                                                                             ;
; -0.046 ; 0.138        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR[6]                                                                                                             ;
; -0.046 ; 0.138        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR[7]                                                                                                             ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC[0]                                                                                                             ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC[1]                                                                                                             ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC[2]                                                                                                             ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC[3]                                                                                                             ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC[4]                                                                                                             ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; memory_address[0]                                                                                                 ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; memory_address[1]                                                                                                 ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; memory_address[2]                                                                                                 ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; memory_address[3]                                                                                                 ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; memory_address[4]                                                                                                 ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[3]                                                                                                              ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[5]                                                                                                              ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[6]                                                                                                              ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[7]                                                                                                              ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; MemWr                                                                                                             ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; en                                                                                                                ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; halt~reg0                                                                                                         ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_add                                                                                                       ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_dec                                                                                                       ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; enter     ; clock      ; 1.474  ; 2.087  ; Rise       ; clock           ;
; input[*]  ; clock      ; 1.458  ; 2.089  ; Rise       ; clock           ;
;  input[0] ; clock      ; -0.450 ; -0.102 ; Rise       ; clock           ;
;  input[1] ; clock      ; -0.557 ; -0.183 ; Rise       ; clock           ;
;  input[2] ; clock      ; 1.039  ; 1.650  ; Rise       ; clock           ;
;  input[3] ; clock      ; 1.254  ; 1.885  ; Rise       ; clock           ;
;  input[4] ; clock      ; 1.090  ; 1.723  ; Rise       ; clock           ;
;  input[5] ; clock      ; 1.231  ; 1.857  ; Rise       ; clock           ;
;  input[6] ; clock      ; 1.429  ; 2.084  ; Rise       ; clock           ;
;  input[7] ; clock      ; 1.458  ; 2.089  ; Rise       ; clock           ;
; reset     ; clock      ; 0.588  ; 0.843  ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; enter     ; clock      ; -0.967 ; -1.562 ; Rise       ; clock           ;
; input[*]  ; clock      ; 0.726  ; 0.360  ; Rise       ; clock           ;
;  input[0] ; clock      ; 0.622  ; 0.281  ; Rise       ; clock           ;
;  input[1] ; clock      ; 0.726  ; 0.360  ; Rise       ; clock           ;
;  input[2] ; clock      ; -0.803 ; -1.398 ; Rise       ; clock           ;
;  input[3] ; clock      ; -1.023 ; -1.635 ; Rise       ; clock           ;
;  input[4] ; clock      ; -0.851 ; -1.467 ; Rise       ; clock           ;
;  input[5] ; clock      ; -1.001 ; -1.608 ; Rise       ; clock           ;
;  input[6] ; clock      ; -1.192 ; -1.829 ; Rise       ; clock           ;
;  input[7] ; clock      ; -1.207 ; -1.833 ; Rise       ; clock           ;
; reset     ; clock      ; -0.409 ; -0.672 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; halt       ; clock      ; 3.667 ; 3.694 ; Rise       ; clock           ;
; output[*]  ; clock      ; 4.285 ; 4.340 ; Rise       ; clock           ;
;  output[0] ; clock      ; 3.846 ; 3.870 ; Rise       ; clock           ;
;  output[1] ; clock      ; 3.993 ; 4.041 ; Rise       ; clock           ;
;  output[2] ; clock      ; 3.694 ; 3.743 ; Rise       ; clock           ;
;  output[3] ; clock      ; 3.636 ; 3.652 ; Rise       ; clock           ;
;  output[4] ; clock      ; 4.285 ; 4.340 ; Rise       ; clock           ;
;  output[5] ; clock      ; 3.670 ; 3.692 ; Rise       ; clock           ;
;  output[6] ; clock      ; 3.779 ; 3.821 ; Rise       ; clock           ;
;  output[7] ; clock      ; 3.644 ; 3.660 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; halt       ; clock      ; 3.547 ; 3.571 ; Rise       ; clock           ;
; output[*]  ; clock      ; 3.518 ; 3.532 ; Rise       ; clock           ;
;  output[0] ; clock      ; 3.721 ; 3.742 ; Rise       ; clock           ;
;  output[1] ; clock      ; 3.861 ; 3.905 ; Rise       ; clock           ;
;  output[2] ; clock      ; 3.568 ; 3.614 ; Rise       ; clock           ;
;  output[3] ; clock      ; 3.518 ; 3.532 ; Rise       ; clock           ;
;  output[4] ; clock      ; 4.160 ; 4.213 ; Rise       ; clock           ;
;  output[5] ; clock      ; 3.552 ; 3.571 ; Rise       ; clock           ;
;  output[6] ; clock      ; 3.656 ; 3.694 ; Rise       ; clock           ;
;  output[7] ; clock      ; 3.526 ; 3.539 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Output Enable Times                                                    ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; output[*]  ; clock      ; 3.436 ; 3.393 ; Rise       ; clock           ;
;  output[0] ; clock      ; 3.584 ; 3.502 ; Rise       ; clock           ;
;  output[1] ; clock      ; 3.751 ; 3.669 ; Rise       ; clock           ;
;  output[2] ; clock      ; 3.436 ; 3.393 ; Rise       ; clock           ;
;  output[3] ; clock      ; 3.608 ; 3.526 ; Rise       ; clock           ;
;  output[4] ; clock      ; 4.075 ; 4.031 ; Rise       ; clock           ;
;  output[5] ; clock      ; 3.608 ; 3.526 ; Rise       ; clock           ;
;  output[6] ; clock      ; 3.751 ; 3.669 ; Rise       ; clock           ;
;  output[7] ; clock      ; 3.584 ; 3.502 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Output Enable Times                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; output[*]  ; clock      ; 3.320 ; 3.277 ; Rise       ; clock           ;
;  output[0] ; clock      ; 3.469 ; 3.387 ; Rise       ; clock           ;
;  output[1] ; clock      ; 3.629 ; 3.547 ; Rise       ; clock           ;
;  output[2] ; clock      ; 3.320 ; 3.277 ; Rise       ; clock           ;
;  output[3] ; clock      ; 3.491 ; 3.409 ; Rise       ; clock           ;
;  output[4] ; clock      ; 3.959 ; 3.915 ; Rise       ; clock           ;
;  output[5] ; clock      ; 3.491 ; 3.409 ; Rise       ; clock           ;
;  output[6] ; clock      ; 3.629 ; 3.547 ; Rise       ; clock           ;
;  output[7] ; clock      ; 3.469 ; 3.387 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Output Disable Times                                                           ;
+------------+------------+-----------+-----------+------------+-----------------+
; Data Port  ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+------------+------------+-----------+-----------+------------+-----------------+
; output[*]  ; clock      ; 3.456     ; 3.499     ; Rise       ; clock           ;
;  output[0] ; clock      ; 3.564     ; 3.646     ; Rise       ; clock           ;
;  output[1] ; clock      ; 3.747     ; 3.829     ; Rise       ; clock           ;
;  output[2] ; clock      ; 3.456     ; 3.499     ; Rise       ; clock           ;
;  output[3] ; clock      ; 3.581     ; 3.663     ; Rise       ; clock           ;
;  output[4] ; clock      ; 4.094     ; 4.138     ; Rise       ; clock           ;
;  output[5] ; clock      ; 3.581     ; 3.663     ; Rise       ; clock           ;
;  output[6] ; clock      ; 3.747     ; 3.829     ; Rise       ; clock           ;
;  output[7] ; clock      ; 3.564     ; 3.646     ; Rise       ; clock           ;
+------------+------------+-----------+-----------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                   ;
+------------+------------+-----------+-----------+------------+-----------------+
; Data Port  ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+------------+------------+-----------+-----------+------------+-----------------+
; output[*]  ; clock      ; 3.338     ; 3.381     ; Rise       ; clock           ;
;  output[0] ; clock      ; 3.446     ; 3.528     ; Rise       ; clock           ;
;  output[1] ; clock      ; 3.622     ; 3.704     ; Rise       ; clock           ;
;  output[2] ; clock      ; 3.338     ; 3.381     ; Rise       ; clock           ;
;  output[3] ; clock      ; 3.463     ; 3.545     ; Rise       ; clock           ;
;  output[4] ; clock      ; 3.975     ; 4.019     ; Rise       ; clock           ;
;  output[5] ; clock      ; 3.463     ; 3.545     ; Rise       ; clock           ;
;  output[6] ; clock      ; 3.622     ; 3.704     ; Rise       ; clock           ;
;  output[7] ; clock      ; 3.446     ; 3.528     ; Rise       ; clock           ;
+------------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.820  ; 0.159 ; N/A      ; N/A     ; -3.000              ;
;  clock           ; -2.820  ; 0.159 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -54.775 ; 0.0   ; 0.0      ; 0.0     ; -72.914             ;
;  clock           ; -54.775 ; 0.000 ; N/A      ; N/A     ; -72.914             ;
+------------------+---------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; enter     ; clock      ; 2.632  ; 3.097  ; Rise       ; clock           ;
; input[*]  ; clock      ; 2.634  ; 3.110  ; Rise       ; clock           ;
;  input[0] ; clock      ; -0.450 ; -0.102 ; Rise       ; clock           ;
;  input[1] ; clock      ; -0.557 ; -0.183 ; Rise       ; clock           ;
;  input[2] ; clock      ; 1.832  ; 2.297  ; Rise       ; clock           ;
;  input[3] ; clock      ; 2.241  ; 2.729  ; Rise       ; clock           ;
;  input[4] ; clock      ; 1.933  ; 2.425  ; Rise       ; clock           ;
;  input[5] ; clock      ; 2.203  ; 2.690  ; Rise       ; clock           ;
;  input[6] ; clock      ; 2.552  ; 3.057  ; Rise       ; clock           ;
;  input[7] ; clock      ; 2.634  ; 3.110  ; Rise       ; clock           ;
; reset     ; clock      ; 0.981  ; 1.071  ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; enter     ; clock      ; -0.967 ; -1.562 ; Rise       ; clock           ;
; input[*]  ; clock      ; 1.230  ; 1.027  ; Rise       ; clock           ;
;  input[0] ; clock      ; 1.059  ; 0.870  ; Rise       ; clock           ;
;  input[1] ; clock      ; 1.230  ; 1.027  ; Rise       ; clock           ;
;  input[2] ; clock      ; -0.803 ; -1.398 ; Rise       ; clock           ;
;  input[3] ; clock      ; -1.023 ; -1.635 ; Rise       ; clock           ;
;  input[4] ; clock      ; -0.851 ; -1.467 ; Rise       ; clock           ;
;  input[5] ; clock      ; -1.001 ; -1.608 ; Rise       ; clock           ;
;  input[6] ; clock      ; -1.192 ; -1.829 ; Rise       ; clock           ;
;  input[7] ; clock      ; -1.207 ; -1.833 ; Rise       ; clock           ;
; reset     ; clock      ; -0.409 ; -0.672 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; halt       ; clock      ; 6.166 ; 6.145 ; Rise       ; clock           ;
; output[*]  ; clock      ; 7.139 ; 7.142 ; Rise       ; clock           ;
;  output[0] ; clock      ; 6.510 ; 6.481 ; Rise       ; clock           ;
;  output[1] ; clock      ; 6.776 ; 6.751 ; Rise       ; clock           ;
;  output[2] ; clock      ; 6.373 ; 6.311 ; Rise       ; clock           ;
;  output[3] ; clock      ; 6.118 ; 6.089 ; Rise       ; clock           ;
;  output[4] ; clock      ; 7.139 ; 7.142 ; Rise       ; clock           ;
;  output[5] ; clock      ; 6.166 ; 6.135 ; Rise       ; clock           ;
;  output[6] ; clock      ; 6.383 ; 6.359 ; Rise       ; clock           ;
;  output[7] ; clock      ; 6.148 ; 6.113 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; halt       ; clock      ; 3.547 ; 3.571 ; Rise       ; clock           ;
; output[*]  ; clock      ; 3.518 ; 3.532 ; Rise       ; clock           ;
;  output[0] ; clock      ; 3.721 ; 3.742 ; Rise       ; clock           ;
;  output[1] ; clock      ; 3.861 ; 3.905 ; Rise       ; clock           ;
;  output[2] ; clock      ; 3.568 ; 3.614 ; Rise       ; clock           ;
;  output[3] ; clock      ; 3.518 ; 3.532 ; Rise       ; clock           ;
;  output[4] ; clock      ; 4.160 ; 4.213 ; Rise       ; clock           ;
;  output[5] ; clock      ; 3.552 ; 3.571 ; Rise       ; clock           ;
;  output[6] ; clock      ; 3.656 ; 3.694 ; Rise       ; clock           ;
;  output[7] ; clock      ; 3.526 ; 3.539 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; output[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; halt          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------------+
; Input Transition Times                                            ;
+----------------+--------------+-----------------+-----------------+
; Pin            ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------------+--------------+-----------------+-----------------+
; clock          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[0]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[1]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[2]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[3]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[4]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[5]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[6]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[7]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; enter          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_NCSO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+----------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; output[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; output[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; output[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.4 V               ; -0.00557 V          ; 0.238 V                              ; 0.014 V                              ; 2.9e-10 s                   ; 3.48e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.4 V              ; -0.00557 V         ; 0.238 V                             ; 0.014 V                             ; 2.9e-10 s                  ; 3.48e-10 s                 ; No                        ; Yes                       ;
; output[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; output[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.34 V              ; -0.00633 V          ; 0.232 V                              ; 0.083 V                              ; 1.94e-09 s                  ; 1.83e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.34 V             ; -0.00633 V         ; 0.232 V                             ; 0.083 V                             ; 1.94e-09 s                 ; 1.83e-09 s                 ; No                        ; Yes                       ;
; output[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; output[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; output[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; halt          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.76e-09 V                   ; 2.4 V               ; -0.034 V            ; 0.102 V                              ; 0.065 V                              ; 2.49e-10 s                  ; 3.49e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.76e-09 V                  ; 2.4 V              ; -0.034 V           ; 0.102 V                             ; 0.065 V                             ; 2.49e-10 s                 ; 3.49e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.94e-09 V                   ; 2.39 V              ; -0.0344 V           ; 0.156 V                              ; 0.089 V                              ; 2.68e-10 s                  ; 2.6e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.94e-09 V                  ; 2.39 V             ; -0.0344 V          ; 0.156 V                             ; 0.089 V                             ; 2.68e-10 s                 ; 2.6e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; output[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; output[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; output[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.36 V              ; -0.00623 V          ; 0.121 V                              ; 0.03 V                               ; 4.4e-10 s                   ; 4.28e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.36 V             ; -0.00623 V         ; 0.121 V                             ; 0.03 V                              ; 4.4e-10 s                  ; 4.28e-10 s                 ; Yes                       ; Yes                       ;
; output[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; output[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.33 V              ; -0.00252 V          ; 0.203 V                              ; 0.046 V                              ; 2.34e-09 s                  ; 2.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.33 V             ; -0.00252 V         ; 0.203 V                             ; 0.046 V                             ; 2.34e-09 s                 ; 2.24e-09 s                 ; Yes                       ; Yes                       ;
; output[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; output[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; output[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; halt          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.93e-07 V                   ; 2.37 V              ; -0.0278 V           ; 0.106 V                              ; 0.115 V                              ; 2.69e-10 s                  ; 4.05e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.93e-07 V                  ; 2.37 V             ; -0.0278 V          ; 0.106 V                             ; 0.115 V                             ; 2.69e-10 s                 ; 4.05e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.76e-07 V                   ; 2.36 V              ; -0.00439 V          ; 0.088 V                              ; 0.007 V                              ; 4.05e-10 s                  ; 3.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.76e-07 V                  ; 2.36 V             ; -0.00439 V         ; 0.088 V                             ; 0.007 V                             ; 4.05e-10 s                 ; 3.35e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; output[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; output[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; output[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.72 V              ; -0.0199 V           ; 0.186 V                              ; 0.027 V                              ; 2.63e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.72 V             ; -0.0199 V          ; 0.186 V                             ; 0.027 V                             ; 2.63e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; output[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; output[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.65 V              ; -0.0109 V           ; 0.234 V                              ; 0.125 V                              ; 1.64e-09 s                  ; 1.59e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.65 V             ; -0.0109 V          ; 0.234 V                             ; 0.125 V                             ; 1.64e-09 s                 ; 1.59e-09 s                 ; No                        ; Yes                       ;
; output[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; output[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; output[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; halt          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.06e-08 V                   ; 2.86 V              ; -0.0341 V           ; 0.364 V                              ; 0.046 V                              ; 1.17e-10 s                  ; 2.6e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 3.06e-08 V                  ; 2.86 V             ; -0.0341 V          ; 0.364 V                             ; 0.046 V                             ; 1.17e-10 s                 ; 2.6e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.81e-08 V                   ; 2.72 V              ; -0.0542 V           ; 0.144 V                              ; 0.087 V                              ; 2.55e-10 s                  ; 2.14e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.81e-08 V                  ; 2.72 V             ; -0.0542 V          ; 0.144 V                             ; 0.087 V                             ; 2.55e-10 s                 ; 2.14e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 351      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 351      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 10    ; 10   ;
; Unconstrained Input Port Paths  ; 56    ; 56   ;
; Unconstrained Output Ports      ; 9     ; 9    ;
; Unconstrained Output Port Paths ; 17    ; 17   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Thu Jun 09 14:46:36 2022
Info: Command: quartus_sta simple_cpu -c simple_cpu
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'simple_cpu.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.820
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.820             -54.775 clock 
Info (332146): Worst-case hold slack is 0.313
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.313               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -72.914 clock 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.409
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.409             -44.434 clock 
Info (332146): Worst-case hold slack is 0.297
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.297               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -72.914 clock 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.200
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.200             -12.881 clock 
Info (332146): Worst-case hold slack is 0.159
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.159               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -62.756 clock 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4650 megabytes
    Info: Processing ended: Thu Jun 09 14:46:40 2022
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:04


