Fitter report for main
Sun Nov 21 15:58:04 2021
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Output Pin Default Load For Reported TCO
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter RAM Summary
 25. Other Routing Usage Summary
 26. LAB Logic Elements
 27. LAB-wide Signals
 28. LAB Signals Sourced
 29. LAB Signals Sourced Out
 30. LAB Distinct Inputs
 31. Fitter Device Options
 32. Operating Settings and Conditions
 33. Estimated Delay Added for Hold Timing Summary
 34. Estimated Delay Added for Hold Timing Details
 35. Fitter Messages
 36. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Sun Nov 21 15:58:04 2021           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; main                                            ;
; Top-level Entity Name              ; Main                                            ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C5T144C8                                     ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 1,076 / 4,608 ( 23 % )                          ;
;     Total combinational functions  ; 996 / 4,608 ( 22 % )                            ;
;     Dedicated logic registers      ; 537 / 4,608 ( 12 % )                            ;
; Total registers                    ; 556                                             ;
; Total pins                         ; 53 / 89 ( 60 % )                                ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 1,024 / 119,808 ( < 1 % )                       ;
; Embedded Multiplier 9-bit elements ; 0 / 26 ( 0 % )                                  ;
; Total PLLs                         ; 0 / 2 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C5T144C8                    ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                ;
+--------------------------------------+-----------------+------------------+---------------------+-----------+----------------+---------------------------------------------------+------------------+-----------------------+
; Node                                 ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                  ; Destination Port ; Destination Port Name ;
+--------------------------------------+-----------------+------------------+---------------------+-----------+----------------+---------------------------------------------------+------------------+-----------------------+
; D[0]~en                              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; D[0]                                              ; OE               ;                       ;
; D[0]~reg0                            ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; D[0]                                              ; DATAIN           ;                       ;
; D[1]~en                              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; D[1]                                              ; OE               ;                       ;
; D[1]~reg0                            ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; D[1]                                              ; DATAIN           ;                       ;
; D[2]~en                              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; D[2]                                              ; OE               ;                       ;
; D[2]~reg0                            ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; D[2]                                              ; DATAIN           ;                       ;
; D[3]~en                              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; D[3]                                              ; OE               ;                       ;
; D[3]~reg0                            ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; D[3]                                              ; DATAIN           ;                       ;
; D[4]~en                              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; D[4]                                              ; OE               ;                       ;
; D[4]~reg0                            ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; D[4]                                              ; DATAIN           ;                       ;
; D[5]~en                              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; D[5]                                              ; OE               ;                       ;
; D[5]~reg0                            ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; D[5]                                              ; DATAIN           ;                       ;
; D[5]~reg0SLOAD_MUX                   ; Created         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                   ;                  ;                       ;
; D[6]~en                              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; D[6]                                              ; OE               ;                       ;
; D[6]~reg0                            ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; D[6]                                              ; DATAIN           ;                       ;
; D[6]~reg0SLOAD_MUX                   ; Created         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                   ;                  ;                       ;
; D[7]~en                              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; D[7]                                              ; OE               ;                       ;
; D[7]~reg0                            ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; D[7]                                              ; DATAIN           ;                       ;
; IOWAITn~reg0                         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; IOWAITn                                           ; DATAIN           ;                       ;
; IOWAITn~reg0                         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; IOWAITn~reg0_Duplicate_1                          ; REGOUT           ;                       ;
; IntControl:inst_IntControl|Int       ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; INT                                               ; DATAIN           ;                       ;
; IntControl:inst_IntControl|Int       ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; IntControl:inst_IntControl|Int~_Duplicate_1       ; REGOUT           ;                       ;
; NMI_Control:inst_NMI_Control|nmi_out ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; NMI                                               ; DATAIN           ;                       ;
; NMI_Control:inst_NMI_Control|nmi_out ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; NMI_Control:inst_NMI_Control|nmi_out~_Duplicate_1 ; REGOUT           ;                       ;
+--------------------------------------+-----------------+------------------+---------------------+-----------+----------------+---------------------------------------------------+------------------+-----------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 1598 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 1598 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 1595    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/merli/Documents/Merlin/ZARC_Z80_Box/FPGA/Firmware/output_files/main.pin.


+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                           ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Total logic elements                        ; 1,076 / 4,608 ( 23 % )    ;
;     -- Combinational with no register       ; 539                       ;
;     -- Register only                        ; 80                        ;
;     -- Combinational with a register        ; 457                       ;
;                                             ;                           ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 544                       ;
;     -- 3 input functions                    ; 254                       ;
;     -- <=2 input functions                  ; 198                       ;
;     -- Register only                        ; 80                        ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 901                       ;
;     -- arithmetic mode                      ; 95                        ;
;                                             ;                           ;
; Total registers*                            ; 556 / 4,851 ( 11 % )      ;
;     -- Dedicated logic registers            ; 537 / 4,608 ( 12 % )      ;
;     -- I/O registers                        ; 19 / 243 ( 8 % )          ;
;                                             ;                           ;
; Total LABs:  partially or completely used   ; 82 / 288 ( 28 % )         ;
; Virtual pins                                ; 0                         ;
; I/O pins                                    ; 53 / 89 ( 60 % )          ;
;     -- Clock pins                           ; 1 / 4 ( 25 % )            ;
;                                             ;                           ;
; Global signals                              ; 2                         ;
; M4Ks                                        ; 1 / 26 ( 4 % )            ;
; Total block memory bits                     ; 1,024 / 119,808 ( < 1 % ) ;
; Total block memory implementation bits      ; 4,608 / 119,808 ( 4 % )   ;
; Embedded Multiplier 9-bit elements          ; 0 / 26 ( 0 % )            ;
; PLLs                                        ; 0 / 2 ( 0 % )             ;
; Global clocks                               ; 2 / 8 ( 25 % )            ;
; JTAGs                                       ; 0 / 1 ( 0 % )             ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )             ;
; Average interconnect usage (total/H/V)      ; 5% / 5% / 5%              ;
; Peak interconnect usage (total/H/V)         ; 8% / 7% / 9%              ;
; Maximum fan-out                             ; 549                       ;
; Highest non-global fan-out                  ; 55                        ;
; Total fan-out                               ; 5254                      ;
; Average fan-out                             ; 3.19                      ;
+---------------------------------------------+---------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 1076 / 4608 ( 23 % ) ; 0 / 4608 ( 0 % )               ;
;     -- Combinational with no register       ; 539                  ; 0                              ;
;     -- Register only                        ; 80                   ; 0                              ;
;     -- Combinational with a register        ; 457                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 544                  ; 0                              ;
;     -- 3 input functions                    ; 254                  ; 0                              ;
;     -- <=2 input functions                  ; 198                  ; 0                              ;
;     -- Register only                        ; 80                   ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 901                  ; 0                              ;
;     -- arithmetic mode                      ; 95                   ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 556                  ; 0                              ;
;     -- Dedicated logic registers            ; 537 / 4608 ( 12 % )  ; 0 / 4608 ( 0 % )               ;
;     -- I/O registers                        ; 19                   ; 0                              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 82 / 288 ( 28 % )    ; 0 / 288 ( 0 % )                ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 53                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 26 ( 0 % )       ; 0 / 26 ( 0 % )                 ;
; Total memory bits                           ; 1024                 ; 0                              ;
; Total RAM block bits                        ; 4608                 ; 0                              ;
; M4K                                         ; 1 / 26 ( 3 % )       ; 0 / 26 ( 0 % )                 ;
; Clock control block                         ; 2 / 10 ( 20 % )      ; 0 / 10 ( 0 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 5254                 ; 0                              ;
;     -- Registered Connections               ; 2390                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 24                   ; 0                              ;
;     -- Output Ports                         ; 19                   ; 0                              ;
;     -- Bidir Ports                          ; 10                   ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                        ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; ACTSn       ; 121   ; 2        ; 19           ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ARxDn       ; 119   ; 2        ; 21           ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[0]        ; 53    ; 4        ; 9            ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[1]        ; 52    ; 4        ; 7            ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[2]        ; 57    ; 4        ; 12           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[3]        ; 55    ; 4        ; 9            ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[4]        ; 59    ; 4        ; 14           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[5]        ; 58    ; 4        ; 12           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[6]        ; 63    ; 4        ; 19           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[7]        ; 60    ; 4        ; 14           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CCTSn       ; 115   ; 2        ; 24           ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CPU_CLK     ; 18    ; 1        ; 0            ; 6            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CRxDn       ; 113   ; 2        ; 26           ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; IORQn       ; 65    ; 4        ; 21           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; M1n         ; 64    ; 4        ; 21           ; 0            ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; MREQn       ; 67    ; 4        ; 24           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; NMI_SWITCHn ; 75    ; 3        ; 28           ; 2            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; PROT        ; 72    ; 4        ; 26           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; RClk        ; 17    ; 1        ; 0            ; 6            ; 0           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; RDn         ; 70    ; 4        ; 26           ; 0            ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; RESET       ; 79    ; 3        ; 28           ; 5            ; 4           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SPI_MISO    ; 133   ; 2        ; 7            ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 3.3-V LVTTL  ; Off         ; User                 ;
; SUPER       ; 71    ; 4        ; 26           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; WRn         ; 69    ; 4        ; 26           ; 0            ; 3           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; ARTSn        ; 120   ; 2        ; 19           ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ATxDn        ; 118   ; 2        ; 21           ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; CRTSn        ; 114   ; 2        ; 26           ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; CTxDn        ; 112   ; 2        ; 26           ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; INT          ; 94    ; 3        ; 28           ; 9            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; IOWAITn      ; 86    ; 3        ; 28           ; 6            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED_D2n      ; 3     ; 1        ; 0            ; 13           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED_D4n      ; 7     ; 1        ; 0            ; 11           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED_D5n      ; 9     ; 1        ; 0            ; 11           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; MMAP_ENn     ; 87    ; 3        ; 28           ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; MMAP_IO_SELn ; 92    ; 3        ; 28           ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; NMI          ; 96    ; 3        ; 28           ; 9            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; OX_DATA      ; 97    ; 3        ; 28           ; 9            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; OX_RCLK      ; 100   ; 3        ; 28           ; 11           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; OX_SRCLK     ; 99    ; 3        ; 28           ; 11           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; PNL_DAT_RDn  ; 93    ; 3        ; 28           ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SPI_CSn      ; 126   ; 2        ; 14           ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SPI_MOSI     ; 132   ; 2        ; 9            ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SPI_SCLK     ; 129   ; 2        ; 12           ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+---------------------------------------+---------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source                  ; Output Enable Group ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+---------------------------------------+---------------------+
; D[0]    ; 42    ; 4        ; 1            ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; Selector91~3                          ; -                   ;
; D[1]    ; 41    ; 4        ; 1            ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; Selector91~3                          ; -                   ;
; D[2]    ; 44    ; 4        ; 3            ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; Selector91~3                          ; -                   ;
; D[3]    ; 43    ; 4        ; 3            ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; Selector91~3                          ; -                   ;
; D[4]    ; 47    ; 4        ; 5            ; 0            ; 1           ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; Selector91~3                          ; -                   ;
; D[5]    ; 45    ; 4        ; 3            ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; Selector91~3                          ; -                   ;
; D[6]    ; 51    ; 4        ; 7            ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; Selector91~3                          ; -                   ;
; D[7]    ; 48    ; 4        ; 5            ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; Selector91~3                          ; -                   ;
; RTC_SCL ; 122   ; 2        ; 19           ; 14           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; I2C_Master:inst_I2C_Master|I2C_SCL~en ; -                   ;
; RTC_SDA ; 125   ; 2        ; 14           ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; I2C_Master:inst_I2C_Master|I2C_SDA~en ; -                   ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+---------------------------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 7 / 19 ( 37 % )  ; 3.3V          ; --           ;
; 2        ; 14 / 23 ( 61 % ) ; 3.3V          ; --           ;
; 3        ; 12 / 23 ( 52 % ) ; 3.3V          ; --           ;
; 4        ; 23 / 24 ( 96 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 2        ; 1          ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 3        ; 2          ; 1        ; LED_D2n                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 4        ; 3          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 5        ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 6        ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 7        ; 10         ; 1        ; LED_D4n                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 8        ; 11         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 9        ; 12         ; 1        ; LED_D5n                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 10       ; 13         ; 1        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 11       ; 14         ; 1        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 12       ; 15         ; 1        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 13       ; 16         ; 1        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 14       ; 17         ; 1        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 18         ; 1        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 19         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ; 20         ; 1        ; RClk                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 18       ; 21         ; 1        ; CPU_CLK                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 19       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 22         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 23         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 22       ; 24         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 23       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 24       ; 25         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 25       ; 26         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 26       ; 27         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 27       ; 28         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 28       ; 32         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 29       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 30       ; 40         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 31       ; 41         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 32       ; 42         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 33       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 34       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 35       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 39       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 40       ; 43         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 41       ; 44         ; 4        ; D[1]                                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; 42       ; 45         ; 4        ; D[0]                                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; 43       ; 46         ; 4        ; D[3]                                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; 44       ; 47         ; 4        ; D[2]                                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; 45       ; 48         ; 4        ; D[5]                                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; 46       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 47       ; 49         ; 4        ; D[4]                                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; 48       ; 50         ; 4        ; D[7]                                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; 49       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 50       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 51       ; 52         ; 4        ; D[6]                                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; 52       ; 53         ; 4        ; A[1]                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 53       ; 57         ; 4        ; A[0]                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 54       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 55       ; 58         ; 4        ; A[3]                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 56       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 57       ; 59         ; 4        ; A[2]                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 58       ; 60         ; 4        ; A[5]                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 59       ; 63         ; 4        ; A[4]                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 60       ; 64         ; 4        ; A[7]                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 61       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 62       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 63       ; 72         ; 4        ; A[6]                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 64       ; 75         ; 4        ; M1n                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 65       ; 76         ; 4        ; IORQn                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 66       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 67       ; 79         ; 4        ; MREQn                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 68       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 69       ; 80         ; 4        ; WRn                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 70       ; 81         ; 4        ; RDn                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 71       ; 82         ; 4        ; SUPER                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 72       ; 83         ; 4        ; PROT                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 73       ; 84         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 74       ; 85         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 75       ; 86         ; 3        ; NMI_SWITCHn                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 76       ; 87         ; 3        ; ~LVDS41p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 77       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 78       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 79       ; 95         ; 3        ; RESET                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 80       ; 97         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 81       ; 98         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 82       ; 99         ; 3        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 100        ; 3        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 84       ; 101        ; 3        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 85       ; 102        ; 3        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 86       ; 103        ; 3        ; IOWAITn                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 87       ; 104        ; 3        ; MMAP_ENn                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 88       ; 105        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 89       ; 106        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 90       ; 107        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 91       ; 108        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 92       ; 109        ; 3        ; MMAP_IO_SELn                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 93       ; 110        ; 3        ; PNL_DAT_RDn                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 94       ; 111        ; 3        ; INT                                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 95       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 96       ; 112        ; 3        ; NMI                                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 97       ; 113        ; 3        ; OX_DATA                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 98       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 99       ; 119        ; 3        ; OX_SRCLK                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 100      ; 120        ; 3        ; OX_RCLK                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 101      ; 121        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 102      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 103      ; 125        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 104      ; 126        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 105      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 106      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 107      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 111      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 112      ; 127        ; 2        ; CTxDn                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 113      ; 128        ; 2        ; CRxDn                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 114      ; 129        ; 2        ; CRTSn                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 115      ; 130        ; 2        ; CCTSn                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 116      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 117      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 118      ; 134        ; 2        ; ATxDn                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 119      ; 135        ; 2        ; ARxDn                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 120      ; 137        ; 2        ; ARTSn                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 121      ; 138        ; 2        ; ACTSn                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 122      ; 139        ; 2        ; RTC_SCL                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 123      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 125      ; 144        ; 2        ; RTC_SDA                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 126      ; 145        ; 2        ; SPI_CSn                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 127      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 128      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 129      ; 148        ; 2        ; SPI_SCLK                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 130      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 132      ; 153        ; 2        ; SPI_MOSI                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 133      ; 154        ; 2        ; SPI_MISO                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; 134      ; 155        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 135      ; 162        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 136      ; 163        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 137      ; 164        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 138      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 139      ; 165        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 140      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 166        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 142      ; 167        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 143      ; 168        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 144      ; 169        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                      ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                   ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                          ; Library Name ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------+--------------+
; |Main                                        ; 1076 (371)  ; 537 (128)                 ; 19 (19)       ; 1024        ; 1    ; 0            ; 0       ; 0         ; 53   ; 0            ; 539 (243)    ; 80 (22)           ; 457 (111)        ; |Main                                                                                                        ; work         ;
;    |AsyncSer_Rx:inst_Aux_Rx|                 ; 58 (52)     ; 38 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 12 (11)           ; 26 (21)          ; |Main|AsyncSer_Rx:inst_Aux_Rx                                                                                ; work         ;
;       |DeNoise:inst_DeNoise|                 ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |Main|AsyncSer_Rx:inst_Aux_Rx|DeNoise:inst_DeNoise                                                           ; work         ;
;       |Sync2FF:inst_Sync|                    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |Main|AsyncSer_Rx:inst_Aux_Rx|Sync2FF:inst_Sync                                                              ; work         ;
;    |AsyncSer_Rx:inst_Con_Rx|                 ; 58 (52)     ; 38 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 14 (13)           ; 24 (19)          ; |Main|AsyncSer_Rx:inst_Con_Rx                                                                                ; work         ;
;       |DeNoise:inst_DeNoise|                 ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |Main|AsyncSer_Rx:inst_Con_Rx|DeNoise:inst_DeNoise                                                           ; work         ;
;       |Sync2FF:inst_Sync|                    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |Main|AsyncSer_Rx:inst_Con_Rx|Sync2FF:inst_Sync                                                              ; work         ;
;    |AsyncSer_Tx:inst_Aux_Tx|                 ; 29 (29)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 21 (21)          ; |Main|AsyncSer_Tx:inst_Aux_Tx                                                                                ; work         ;
;    |AsyncSer_Tx:inst_Con_Tx|                 ; 25 (25)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 17 (17)          ; |Main|AsyncSer_Tx:inst_Con_Tx                                                                                ; work         ;
;    |CRC16_XModem:inst_CRC16_XModem|          ; 41 (41)     ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 31 (31)          ; |Main|CRC16_XModem:inst_CRC16_XModem                                                                         ; work         ;
;    |FIFOs:inst_FIFOs|                        ; 216 (216)   ; 92 (92)                   ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 109 (109)    ; 22 (22)           ; 85 (85)          ; |Main|FIFOs:inst_FIFOs                                                                                       ; work         ;
;       |FIFO_RAM:FIFO_RAM_inst|               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Main|FIFOs:inst_FIFOs|FIFO_RAM:FIFO_RAM_inst                                                                ; work         ;
;          |altsyncram:altsyncram_component|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Main|FIFOs:inst_FIFOs|FIFO_RAM:FIFO_RAM_inst|altsyncram:altsyncram_component                                ; work         ;
;             |altsyncram_cra1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Main|FIFOs:inst_FIFOs|FIFO_RAM:FIFO_RAM_inst|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated ; work         ;
;    |I2C_Master:inst_I2C_Master|              ; 65 (61)     ; 34 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 4 (2)             ; 31 (31)          ; |Main|I2C_Master:inst_I2C_Master                                                                             ; work         ;
;       |Sync2FF:inst_Sync_scl|                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |Main|I2C_Master:inst_I2C_Master|Sync2FF:inst_Sync_scl                                                       ; work         ;
;       |Sync2FF:inst_Sync_sda|                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |Main|I2C_Master:inst_I2C_Master|Sync2FF:inst_Sync_sda                                                       ; work         ;
;    |IntControl:inst_IntControl|              ; 19 (19)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 1 (1)             ; 11 (11)          ; |Main|IntControl:inst_IntControl                                                                             ; work         ;
;    |NMI_Control:inst_NMI_Control|            ; 103 (103)   ; 49 (49)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 53 (53)      ; 2 (2)             ; 48 (48)          ; |Main|NMI_Control:inst_NMI_Control                                                                           ; work         ;
;    |OutExpander:inst_OutExpander|            ; 22 (22)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 18 (18)          ; |Main|OutExpander:inst_OutExpander                                                                           ; work         ;
;    |SPI_Master:inst_SPI_Master|              ; 35 (33)     ; 28 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 2 (0)             ; 26 (26)          ; |Main|SPI_Master:inst_SPI_Master                                                                             ; work         ;
;       |Sync2FF:inst_Sync_sda|                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |Main|SPI_Master:inst_SPI_Master|Sync2FF:inst_Sync_sda                                                       ; work         ;
;    |Sync2FF:inst_Synch_Rst|                  ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |Main|Sync2FF:inst_Synch_Rst                                                                                 ; work         ;
;    |Timing:inst_Timing|                      ; 50 (50)     ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 30 (30)          ; |Main|Timing:inst_Timing                                                                                     ; work         ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                          ;
+--------------+----------+---------------+---------------+-----------------------+------------+
; Name         ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO        ;
+--------------+----------+---------------+---------------+-----------------------+------------+
; D[0]         ; Bidir    ; (1) 643 ps    ; (6) 2514 ps   ; --                    ; (0) 35 ps  ;
; D[1]         ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; (0) 35 ps  ;
; D[2]         ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; (0) 35 ps  ;
; D[3]         ; Bidir    ; (6) 2514 ps   ; (3) 1392 ps   ; --                    ; (0) 35 ps  ;
; D[4]         ; Bidir    ; (2) 1018 ps   ; (6) 2514 ps   ; --                    ; (0) 35 ps  ;
; D[5]         ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; (0) 35 ps  ;
; D[6]         ; Bidir    ; (6) 2514 ps   ; (4) 1764 ps   ; --                    ; (0) 35 ps  ;
; D[7]         ; Bidir    ; (6) 2514 ps   ; (4) 1764 ps   ; --                    ; (0) 35 ps  ;
; RTC_SCL      ; Bidir    ; (3) 1392 ps   ; (6) 2514 ps   ; --                    ; --         ;
; RTC_SDA      ; Bidir    ; (6) 2514 ps   ; (4) 1764 ps   ; --                    ; --         ;
; LED_D2n      ; Output   ; --            ; --            ; --                    ; --         ;
; LED_D4n      ; Output   ; --            ; --            ; --                    ; --         ;
; LED_D5n      ; Output   ; --            ; --            ; --                    ; --         ;
; IOWAITn      ; Output   ; --            ; --            ; --                    ; (1) 362 ps ;
; MMAP_ENn     ; Output   ; --            ; --            ; --                    ; --         ;
; MMAP_IO_SELn ; Output   ; --            ; --            ; --                    ; --         ;
; INT          ; Output   ; --            ; --            ; --                    ; (1) 362 ps ;
; NMI          ; Output   ; --            ; --            ; --                    ; (1) 362 ps ;
; PNL_DAT_RDn  ; Output   ; --            ; --            ; --                    ; --         ;
; OX_DATA      ; Output   ; --            ; --            ; --                    ; --         ;
; OX_SRCLK     ; Output   ; --            ; --            ; --                    ; --         ;
; OX_RCLK      ; Output   ; --            ; --            ; --                    ; --         ;
; CTxDn        ; Output   ; --            ; --            ; --                    ; --         ;
; CRTSn        ; Output   ; --            ; --            ; --                    ; --         ;
; ATxDn        ; Output   ; --            ; --            ; --                    ; --         ;
; ARTSn        ; Output   ; --            ; --            ; --                    ; --         ;
; SPI_CSn      ; Output   ; --            ; --            ; --                    ; --         ;
; SPI_SCLK     ; Output   ; --            ; --            ; --                    ; --         ;
; SPI_MOSI     ; Output   ; --            ; --            ; --                    ; --         ;
; M1n          ; Input    ; (0) 170 ps    ; (1) 643 ps    ; --                    ; --         ;
; RDn          ; Input    ; (2) 1018 ps   ; (0) 170 ps    ; --                    ; --         ;
; RClk         ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --         ;
; WRn          ; Input    ; (1) 643 ps    ; (4) 1764 ps   ; --                    ; --         ;
; MREQn        ; Input    ; (6) 2514 ps   ; (4) 1764 ps   ; --                    ; --         ;
; IORQn        ; Input    ; (2) 1018 ps   ; (6) 2514 ps   ; --                    ; --         ;
; A[1]         ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --         ;
; A[0]         ; Input    ; (3) 1392 ps   ; (6) 2514 ps   ; --                    ; --         ;
; A[6]         ; Input    ; (2) 1018 ps   ; (6) 2514 ps   ; --                    ; --         ;
; A[7]         ; Input    ; (3) 1392 ps   ; (6) 2514 ps   ; --                    ; --         ;
; A[2]         ; Input    ; (6) 2514 ps   ; (4) 1764 ps   ; --                    ; --         ;
; A[5]         ; Input    ; (6) 2514 ps   ; (4) 1764 ps   ; --                    ; --         ;
; A[3]         ; Input    ; (6) 2514 ps   ; (4) 1764 ps   ; --                    ; --         ;
; A[4]         ; Input    ; (3) 1392 ps   ; (6) 2514 ps   ; --                    ; --         ;
; CPU_CLK      ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --         ;
; PROT         ; Input    ; (6) 2514 ps   ; (3) 1392 ps   ; --                    ; --         ;
; RESET        ; Input    ; (3) 1403 ps   ; (6) 2523 ps   ; --                    ; --         ;
; CCTSn        ; Input    ; (3) 1392 ps   ; (6) 2514 ps   ; --                    ; --         ;
; ACTSn        ; Input    ; (6) 2514 ps   ; (3) 1392 ps   ; --                    ; --         ;
; SUPER        ; Input    ; (2) 1018 ps   ; (6) 2514 ps   ; --                    ; --         ;
; NMI_SWITCHn  ; Input    ; (3) 1403 ps   ; (6) 2523 ps   ; --                    ; --         ;
; CRxDn        ; Input    ; (6) 2514 ps   ; (2) 1018 ps   ; --                    ; --         ;
; ARxDn        ; Input    ; (6) 2514 ps   ; (3) 1392 ps   ; --                    ; --         ;
; SPI_MISO     ; Input    ; (6) 2514 ps   ; (3) 1392 ps   ; --                    ; --         ;
+--------------+----------+---------------+---------------+-----------------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                           ;
+----------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                        ; Pad To Core Index ; Setting ;
+----------------------------------------------------------------------------+-------------------+---------+
; D[0]                                                                       ;                   ;         ;
;      - d_s[0]                                                              ; 1                 ; 6       ;
; D[1]                                                                       ;                   ;         ;
;      - d_s[1]                                                              ; 1                 ; 6       ;
; D[2]                                                                       ;                   ;         ;
;      - d_s[2]                                                              ; 0                 ; 6       ;
; D[3]                                                                       ;                   ;         ;
;      - d_s[3]                                                              ; 0                 ; 6       ;
; D[4]                                                                       ;                   ;         ;
;      - d_s[4]                                                              ; 1                 ; 6       ;
;      - Selector72~0                                                        ; 1                 ; 6       ;
; D[5]                                                                       ;                   ;         ;
;      - d_s[5]                                                              ; 0                 ; 6       ;
; D[6]                                                                       ;                   ;         ;
;      - d_s[6]                                                              ; 0                 ; 6       ;
; D[7]                                                                       ;                   ;         ;
;      - d_s[7]                                                              ; 0                 ; 6       ;
; RTC_SCL                                                                    ;                   ;         ;
;      - I2C_Master:inst_I2C_Master|Sync2FF:inst_Sync_scl|meta_reg[0]~feeder ; 1                 ; 6       ;
; RTC_SDA                                                                    ;                   ;         ;
;      - I2C_Master:inst_I2C_Master|Sync2FF:inst_Sync_sda|meta_reg[0]~feeder ; 0                 ; 6       ;
; M1n                                                                        ;                   ;         ;
;      - MMAP_ENn~0                                                          ; 1                 ; 1       ;
;      - m1_s~0                                                              ; 1                 ; 1       ;
; RDn                                                                        ;                   ;         ;
;      - MMAP_ENn~0                                                          ; 0                 ; 2       ;
;      - rd_s~0                                                              ; 0                 ; 2       ;
; RClk                                                                       ;                   ;         ;
; WRn                                                                        ;                   ;         ;
;      - IntControl:inst_IntControl|Int~1                                    ; 1                 ; 4       ;
;      - wr_s~0                                                              ; 1                 ; 4       ;
; MREQn                                                                      ;                   ;         ;
;      - mreq_s~0                                                            ; 0                 ; 6       ;
; IORQn                                                                      ;                   ;         ;
;      - iorq_s~0                                                            ; 1                 ; 6       ;
; A[1]                                                                       ;                   ;         ;
;      - a_s[1]                                                              ; 0                 ; 6       ;
; A[0]                                                                       ;                   ;         ;
;      - a_s[0]                                                              ; 1                 ; 6       ;
; A[6]                                                                       ;                   ;         ;
;      - a_s[6]                                                              ; 1                 ; 6       ;
; A[7]                                                                       ;                   ;         ;
;      - a_s[7]                                                              ; 1                 ; 6       ;
; A[2]                                                                       ;                   ;         ;
;      - a_s[2]                                                              ; 0                 ; 6       ;
; A[5]                                                                       ;                   ;         ;
;      - a_s[5]                                                              ; 0                 ; 6       ;
; A[3]                                                                       ;                   ;         ;
;      - a_s[3]                                                              ; 0                 ; 6       ;
; A[4]                                                                       ;                   ;         ;
;      - a_s[4]                                                              ; 1                 ; 6       ;
; CPU_CLK                                                                    ;                   ;         ;
; PROT                                                                       ;                   ;         ;
;      - prot_s                                                              ; 0                 ; 6       ;
; RESET                                                                      ;                   ;         ;
;      - Sync2FF:inst_Synch_Rst|meta_reg[0]~feeder                           ; 1                 ; 6       ;
; CCTSn                                                                      ;                   ;         ;
;      - ccts_s~0                                                            ; 1                 ; 6       ;
; ACTSn                                                                      ;                   ;         ;
;      - acts_s~0                                                            ; 0                 ; 6       ;
; SUPER                                                                      ;                   ;         ;
;      - super_s~feeder                                                      ; 1                 ; 6       ;
; NMI_SWITCHn                                                                ;                   ;         ;
;      - NMI_Control:inst_NMI_Control|nmi_switch_s~feeder                    ; 1                 ; 6       ;
; CRxDn                                                                      ;                   ;         ;
;      - AsyncSer_Rx:inst_Con_Rx|Sync2FF:inst_Sync|meta_reg[0]~feeder        ; 0                 ; 6       ;
; ARxDn                                                                      ;                   ;         ;
;      - AsyncSer_Rx:inst_Aux_Rx|Sync2FF:inst_Sync|meta_reg[0]~feeder        ; 0                 ; 6       ;
; SPI_MISO                                                                   ;                   ;         ;
;      - SPI_Master:inst_SPI_Master|Sync2FF:inst_Sync_sda|meta_reg[0]~feeder ; 0                 ; 6       ;
+----------------------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                           ;
+--------------------------------------------------+-------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; Name                                             ; Location          ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------+-------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; AsyncSer_Rx:inst_Aux_Rx|Selector10~0             ; LCCOMB_X8_Y3_N26  ; 10      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; AsyncSer_Rx:inst_Aux_Rx|Selector4~7              ; LCCOMB_X9_Y3_N8   ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; AsyncSer_Rx:inst_Aux_Rx|Selector5~0              ; LCCOMB_X9_Y3_N28  ; 10      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; AsyncSer_Rx:inst_Aux_Rx|bd_div[0]~2              ; LCCOMB_X8_Y2_N24  ; 3       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; AsyncSer_Rx:inst_Con_Rx|Selector10~0             ; LCCOMB_X13_Y4_N18 ; 10      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; AsyncSer_Rx:inst_Con_Rx|Selector1~0              ; LCCOMB_X14_Y4_N28 ; 10      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; AsyncSer_Rx:inst_Con_Rx|Selector2~7              ; LCCOMB_X14_Y4_N10 ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; AsyncSer_Rx:inst_Con_Rx|bd_div[0]~2              ; LCCOMB_X15_Y4_N0  ; 3       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; AsyncSer_Tx:inst_Aux_Tx|reg[2]~0                 ; LCCOMB_X17_Y6_N2  ; 7       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; AsyncSer_Tx:inst_Con_Tx|reg[2]~0                 ; LCCOMB_X9_Y11_N8  ; 7       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; CRC16_XModem:inst_CRC16_XModem|crc_reg[0]~0      ; LCCOMB_X9_Y5_N6   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; CRC16_XModem:inst_CRC16_XModem|crc_reg[13]~1     ; LCCOMB_X9_Y5_N0   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; CRC16_XModem:inst_CRC16_XModem|data_reg[6]~0     ; LCCOMB_X9_Y5_N26  ; 7       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; CRC16_XModem:inst_CRC16_XModem|state.ST_DATA     ; LCFF_X10_Y2_N13   ; 29      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; FIFOs:inst_FIFOs|DataOut[0][0]~0                 ; LCCOMB_X10_Y6_N24 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; FIFOs:inst_FIFOs|DataOut[1][0]~3                 ; LCCOMB_X10_Y6_N14 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; FIFOs:inst_FIFOs|DataOut[2][0]~1                 ; LCCOMB_X10_Y6_N10 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; FIFOs:inst_FIFOs|DataOut[3][0]~2                 ; LCCOMB_X10_Y6_N28 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; FIFOs:inst_FIFOs|contents[0][3]~64               ; LCCOMB_X7_Y8_N2   ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; FIFOs:inst_FIFOs|contents[1][4]~38               ; LCCOMB_X8_Y5_N6   ; 7       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; FIFOs:inst_FIFOs|contents[1][4]~81               ; LCCOMB_X8_Y5_N12  ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; FIFOs:inst_FIFOs|contents[2][5]~77               ; LCCOMB_X8_Y6_N0   ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; FIFOs:inst_FIFOs|contents[2][5]~80               ; LCCOMB_X8_Y6_N28  ; 5       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; FIFOs:inst_FIFOs|contents[3][0]~51               ; LCCOMB_X7_Y5_N10  ; 7       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; FIFOs:inst_FIFOs|contents[3][0]~82               ; LCCOMB_X8_Y4_N30  ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; FIFOs:inst_FIFOs|op_fifo[1]~4                    ; LCCOMB_X8_Y7_N28  ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; FIFOs:inst_FIFOs|rd_ptr[0][0]~54                 ; LCCOMB_X7_Y8_N6   ; 5       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; FIFOs:inst_FIFOs|state.ST_WRITE                  ; LCFF_X8_Y7_N7     ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; I2C_Master:inst_I2C_Master|reg[3]~0              ; LCCOMB_X14_Y7_N30 ; 7       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; I2C_Master:inst_I2C_Master|state.ST_DATA3        ; LCFF_X14_Y10_N31  ; 9       ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; I2C_Master:inst_I2C_Master|state.ST_IDLE         ; LCFF_X13_Y10_N7   ; 10      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; IntControl:inst_IntControl|Vector[3]~0           ; LCCOMB_X9_Y8_N16  ; 3       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; IntControl:inst_IntControl|do_int_num[2]~0       ; LCCOMB_X12_Y8_N8  ; 3       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; NMI_Control:inst_NMI_Control|Selector24~7        ; LCCOMB_X18_Y9_N8  ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; NMI_Control:inst_NMI_Control|bus_state.BST_M1    ; LCFF_X25_Y6_N9    ; 9       ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; NMI_Control:inst_NMI_Control|bus_state.BST_MEM2  ; LCFF_X19_Y9_N19   ; 13      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; NMI_Control:inst_NMI_Control|prefix_counter[0]~0 ; LCCOMB_X19_Y6_N30 ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; OutExpander:inst_OutExpander|reg[2]~0            ; LCCOMB_X19_Y7_N2  ; 5       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RClk                                             ; PIN_17            ; 549     ; Clock                     ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; SPI_Master:inst_SPI_Master|Selector13~0          ; LCCOMB_X14_Y9_N16 ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; SPI_Master:inst_SPI_Master|Selector14~2          ; LCCOMB_X14_Y9_N30 ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; SPI_Master:inst_SPI_Master|bit_count[2]~12       ; LCCOMB_X14_Y9_N18 ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; SPI_Master:inst_SPI_Master|sspi~2                ; LCCOMB_X13_Y9_N26 ; 7       ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; SPI_Master:inst_SPI_Master|state.ST_DATA         ; LCFF_X13_Y9_N17   ; 14      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; Selector73~1                                     ; LCCOMB_X10_Y7_N18 ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Selector79~1                                     ; LCCOMB_X13_Y8_N22 ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Selector87~3                                     ; LCCOMB_X9_Y8_N4   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Selector91~2                                     ; LCCOMB_X9_Y5_N10  ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Selector91~3                                     ; LCCOMB_X10_Y7_N20 ; 8       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; Sync2FF:inst_Synch_Rst|Output[0]                 ; LCFF_X8_Y9_N17    ; 25      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Sync2FF:inst_Synch_Rst|Output[0]                 ; LCFF_X8_Y9_N17    ; 406     ; Async. clear              ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; Timing:inst_Timing|Strb_1ms                      ; LCFF_X19_Y8_N13   ; 23      ; Clock enable, Sync. clear ; no     ; --                   ; --               ; --                        ;
; Timing:inst_Timing|Strb_Con                      ; LCFF_X8_Y10_N1    ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Timing:inst_Timing|Strb_I2C                      ; LCFF_X20_Y8_N1    ; 18      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Timing:inst_Timing|strb_1us_int                  ; LCFF_X19_Y8_N23   ; 26      ; Clock enable, Sync. clear ; no     ; --                   ; --               ; --                        ;
; ctrl_mmap_en~2                                   ; LCCOMB_X15_Y5_N28 ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; i2c_start_strb                                   ; LCFF_X14_Y5_N23   ; 10      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; int_enables[0]~2                                 ; LCCOMB_X12_Y8_N28 ; 5       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; io_state.ST_IOWR                                 ; LCFF_X9_Y9_N19    ; 44      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; mmap_shadow~71                                   ; LCCOMB_X12_Y2_N0  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mmap_shadow~72                                   ; LCCOMB_X12_Y2_N2  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mmap_shadow~73                                   ; LCCOMB_X12_Y2_N4  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mmap_shadow~74                                   ; LCCOMB_X12_Y2_N22 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; spi_mc_ss~2                                      ; LCCOMB_X13_Y7_N0  ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
+--------------------------------------------------+-------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                       ;
+----------------------------------+----------------+---------+----------------------+------------------+---------------------------+
; Name                             ; Location       ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------+----------------+---------+----------------------+------------------+---------------------------+
; RClk                             ; PIN_17         ; 549     ; Global Clock         ; GCLK2            ; --                        ;
; Sync2FF:inst_Synch_Rst|Output[0] ; LCFF_X8_Y9_N17 ; 406     ; Global Clock         ; GCLK0            ; --                        ;
+----------------------------------+----------------+---------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                         ;
+---------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                          ; Fan-Out ;
+---------------------------------------------------------------------------------------------------------------+---------+
; a_s[0]                                                                                                        ; 55      ;
; a_s[1]                                                                                                        ; 52      ;
; FIFOs:inst_FIFOs|op_fifo[0]                                                                                   ; 51      ;
; io_state.ST_IOWR                                                                                              ; 44      ;
; FIFOs:inst_FIFOs|op_fifo[1]                                                                                   ; 43      ;
; FIFOs:inst_FIFOs|state.ST_RD_DONE                                                                             ; 31      ;
; CRC16_XModem:inst_CRC16_XModem|state.ST_DATA                                                                  ; 29      ;
; a_s[3]                                                                                                        ; 28      ;
; a_s[4]                                                                                                        ; 27      ;
; a_s[5]                                                                                                        ; 27      ;
; a_s[2]                                                                                                        ; 27      ;
; Timing:inst_Timing|strb_1us_int                                                                               ; 26      ;
; io_state.ST_IORD                                                                                              ; 26      ;
; Sync2FF:inst_Synch_Rst|Output[0]                                                                              ; 24      ;
; Timing:inst_Timing|Strb_1ms                                                                                   ; 23      ;
; iorq_s                                                                                                        ; 22      ;
; io_state.ST_WAIT                                                                                              ; 19      ;
; NMI_Control:inst_NMI_Control|bus_state.BST_IDLE                                                               ; 18      ;
; Timing:inst_Timing|Strb_I2C                                                                                   ; 18      ;
; AsyncSer_Tx:inst_Aux_Tx|state.ST_DATA                                                                         ; 17      ;
; AsyncSer_Tx:inst_Con_Tx|state.ST_DATA                                                                         ; 17      ;
; io_state.ST_DONE                                                                                              ; 17      ;
; Timing:inst_Timing|Strb_Con                                                                                   ; 16      ;
; AsyncSer_Tx:inst_Aux_Tx|br_strb                                                                               ; 16      ;
; m1_s                                                                                                          ; 16      ;
; io_state.ST_IORD_AUX                                                                                          ; 16      ;
; io_state.ST_IORD_CON                                                                                          ; 16      ;
; OutExpander:inst_OutExpander|state.ST_BIT1                                                                    ; 16      ;
; d_s[0]                                                                                                        ; 15      ;
; Equal9~0                                                                                                      ; 15      ;
; AsyncSer_Rx:inst_Aux_Rx|DeNoise:inst_DeNoise|output_int                                                       ; 14      ;
; AsyncSer_Rx:inst_Con_Rx|DeNoise:inst_DeNoise|output_int                                                       ; 14      ;
; SPI_Master:inst_SPI_Master|state.ST_DATA                                                                      ; 14      ;
; d_s[1]                                                                                                        ; 14      ;
; mreq_s                                                                                                        ; 14      ;
; d_s[3]                                                                                                        ; 13      ;
; d_s[2]                                                                                                        ; 13      ;
; NMI_Control:inst_NMI_Control|bus_state.BST_MEM2                                                               ; 13      ;
; Selector41~31                                                                                                 ; 13      ;
; io_state.ST_IDLE                                                                                              ; 13      ;
; NMI_Control:inst_NMI_Control|bus_state.BST_IO2                                                                ; 12      ;
; I2C_Master:inst_I2C_Master|state.ST_TX                                                                        ; 11      ;
; d_s[5]                                                                                                        ; 11      ;
; I2C_Master:inst_I2C_Master|state.ST_DATA1                                                                     ; 11      ;
; d_s[6]                                                                                                        ; 11      ;
; AsyncSer_Rx:inst_Aux_Rx|bd_halfway                                                                            ; 11      ;
; AsyncSer_Rx:inst_Con_Rx|bd_halfway                                                                            ; 11      ;
; d_s[4]                                                                                                        ; 11      ;
; I2C_Master:inst_I2C_Master|state.ST_IDLE                                                                      ; 10      ;
; AsyncSer_Rx:inst_Aux_Rx|state.ST_IDLE                                                                         ; 10      ;
; AsyncSer_Rx:inst_Aux_Rx|Selector5~0                                                                           ; 10      ;
; AsyncSer_Rx:inst_Con_Rx|state.ST_IDLE                                                                         ; 10      ;
; AsyncSer_Rx:inst_Con_Rx|Selector1~0                                                                           ; 10      ;
; i2c_start_strb                                                                                                ; 10      ;
; AsyncSer_Rx:inst_Aux_Rx|Selector10~0                                                                          ; 10      ;
; AsyncSer_Rx:inst_Con_Rx|Selector10~0                                                                          ; 10      ;
; d_s[7]                                                                                                        ; 10      ;
; Equal11~0                                                                                                     ; 10      ;
; rd_s                                                                                                          ; 10      ;
; io_state.ST_INTACK                                                                                            ; 10      ;
; FIFOs:inst_FIFOs|Equal2~0                                                                                     ; 10      ;
; Selector96~2                                                                                                  ; 10      ;
; I2C_Master:inst_I2C_Master|state.ST_DATA3                                                                     ; 9       ;
; i2c_stop_strb                                                                                                 ; 9       ;
; i2c_tx_strb                                                                                                   ; 9       ;
; SPI_Master:inst_SPI_Master|Selector13~0                                                                       ; 9       ;
; Selector41~29                                                                                                 ; 9       ;
; FIFOs:inst_FIFOs|Equal6~0                                                                                     ; 9       ;
; io_state.ST_IOWW1                                                                                             ; 9       ;
; SPI_Master:inst_SPI_Master|tstrb                                                                              ; 9       ;
; cpu_clk_s                                                                                                     ; 9       ;
; Equal21~3                                                                                                     ; 9       ;
; NMI_Control:inst_NMI_Control|bus_state.BST_M1                                                                 ; 9       ;
; mmap_shadow~74                                                                                                ; 8       ;
; mmap_shadow~73                                                                                                ; 8       ;
; mmap_shadow~72                                                                                                ; 8       ;
; Selector91~3                                                                                                  ; 8       ;
; mmap_shadow~71                                                                                                ; 8       ;
; CRC16_XModem:inst_CRC16_XModem|crc_reg[13]~1                                                                  ; 8       ;
; CRC16_XModem:inst_CRC16_XModem|crc_reg[0]~0                                                                   ; 8       ;
; FIFOs:inst_FIFOs|DataOut[1][0]~3                                                                              ; 8       ;
; FIFOs:inst_FIFOs|DataOut[3][0]~2                                                                              ; 8       ;
; AsyncSer_Rx:inst_Aux_Rx|state.ST_DATA                                                                         ; 8       ;
; AsyncSer_Rx:inst_Con_Rx|state.ST_DATA                                                                         ; 8       ;
; Selector87~3                                                                                                  ; 8       ;
; FIFOs:inst_FIFOs|DataOut[2][0]~1                                                                              ; 8       ;
; FIFOs:inst_FIFOs|DataOut[0][0]~0                                                                              ; 8       ;
; FIFOs:inst_FIFOs|state.ST_WR_DONE                                                                             ; 8       ;
; NMI_Control:inst_NMI_Control|tra_state.TST_ARM                                                                ; 8       ;
; NMI_Control:inst_NMI_Control|mapa_state.MST_ARM                                                               ; 8       ;
; wr_s                                                                                                          ; 8       ;
; WideNor0                                                                                                      ; 8       ;
; CRC16_XModem:inst_CRC16_XModem|Busy                                                                           ; 8       ;
; io_state.ST_IOWR_AUX                                                                                          ; 8       ;
; io_state.ST_IOWR_CON                                                                                          ; 8       ;
; Equal18~0                                                                                                     ; 8       ;
; FIFOs:inst_FIFOs|state.ST_WRITE                                                                               ; 8       ;
; CRC16_XModem:inst_CRC16_XModem|data_reg[6]~0                                                                  ; 7       ;
; I2C_Master:inst_I2C_Master|reg[3]~0                                                                           ; 7       ;
; AsyncSer_Rx:inst_Aux_Rx|state.ST_START                                                                        ; 7       ;
; AsyncSer_Rx:inst_Con_Rx|state.ST_START                                                                        ; 7       ;
; I2C_Master:inst_I2C_Master|Equal0~0                                                                           ; 7       ;
; SPI_Master:inst_SPI_Master|sspi~2                                                                             ; 7       ;
; AsyncSer_Tx:inst_Aux_Tx|reg[2]~0                                                                              ; 7       ;
; FIFOs:inst_FIFOs|RdAck[2]                                                                                     ; 7       ;
; FIFOs:inst_FIFOs|state.ST_READ                                                                                ; 7       ;
; FIFOs:inst_FIFOs|state.ST_RD1                                                                                 ; 7       ;
; AsyncSer_Tx:inst_Con_Tx|reg[2]~0                                                                              ; 7       ;
; FIFOs:inst_FIFOs|RdAck[0]                                                                                     ; 7       ;
; Equal13~0                                                                                                     ; 7       ;
; Selector46~0                                                                                                  ; 7       ;
; Timing:inst_Timing|Equal1~2                                                                                   ; 7       ;
; SPI_Master:inst_SPI_Master|state.ST_TX                                                                        ; 7       ;
; FIFOs:inst_FIFOs|contents[3][0]~51                                                                            ; 7       ;
; AsyncSer_Tx:inst_Aux_Tx|state.ST_IDLE                                                                         ; 7       ;
; FIFOs:inst_FIFOs|contents[1][4]~38                                                                            ; 7       ;
; AsyncSer_Tx:inst_Con_Tx|state.ST_IDLE                                                                         ; 7       ;
; NMI_Control:inst_NMI_Control|cyc_timer[0]                                                                     ; 7       ;
; iosm~0                                                                                                        ; 7       ;
; Equal3~6                                                                                                      ; 7       ;
; WideNor0~11                                                                                                   ; 6       ;
; FIFOs:inst_FIFOs|contents[3][0]~82                                                                            ; 6       ;
; FIFOs:inst_FIFOs|contents[1][4]~81                                                                            ; 6       ;
; Timing:inst_Timing|Equal2~2                                                                                   ; 6       ;
; CRC16_XModem:inst_CRC16_XModem|state.ST_DONE                                                                  ; 6       ;
; I2C_Master:inst_I2C_Master|state.ST_STOP2                                                                     ; 6       ;
; I2C_Master:inst_I2C_Master|state.ST_START3                                                                    ; 6       ;
; CRC16_XModem:inst_CRC16_XModem|Selector26~2                                                                   ; 6       ;
; SPI_Master:inst_SPI_Master|state.ST_IDLE                                                                      ; 6       ;
; spi_tx_strb                                                                                                   ; 6       ;
; OutExpander:inst_OutExpander|bit_count[0]                                                                     ; 6       ;
; FIFOs:inst_FIFOs|contents[2][5]~77                                                                            ; 6       ;
; FIFOs:inst_FIFOs|contents[0][3]~64                                                                            ; 6       ;
; FIFOs:inst_FIFOs|fsm~0                                                                                        ; 6       ;
; FIFOs:inst_FIFOs|Equal5~0                                                                                     ; 6       ;
; WideNor1                                                                                                      ; 6       ;
; Equal10~0                                                                                                     ; 6       ;
; WideNor0~7                                                                                                    ; 6       ;
; WideNor0~5                                                                                                    ; 6       ;
; NMI_Control:inst_NMI_Control|cyc_timer[1]                                                                     ; 6       ;
; NMI_Control:inst_NMI_Control|cyc_timer[2]                                                                     ; 6       ;
; Selector91~2                                                                                                  ; 6       ;
; I2C_Master:inst_I2C_Master|bit_count[1]                                                                       ; 6       ;
; crc_strb                                                                                                      ; 6       ;
; crc_set_low                                                                                                   ; 6       ;
; FIFOs:inst_FIFOs|contents[0][3]                                                                               ; 6       ;
; FIFOs:inst_FIFOs|contents[3][3]                                                                               ; 6       ;
; FIFOs:inst_FIFOs|contents[1][3]                                                                               ; 6       ;
; FIFOs:inst_FIFOs|contents[0][5]                                                                               ; 6       ;
; FIFOs:inst_FIFOs|contents[3][5]                                                                               ; 6       ;
; FIFOs:inst_FIFOs|contents[1][5]                                                                               ; 6       ;
; FIFOs:inst_FIFOs|rd_ptr[0][0]~54                                                                              ; 5       ;
; int_enables[0]~2                                                                                              ; 5       ;
; AsyncSer_Rx:inst_Aux_Rx|bit_count[2]                                                                          ; 5       ;
; AsyncSer_Rx:inst_Aux_Rx|Sync2FF:inst_Sync|Output[0]                                                           ; 5       ;
; AsyncSer_Rx:inst_Con_Rx|bit_count[2]                                                                          ; 5       ;
; AsyncSer_Rx:inst_Con_Rx|Sync2FF:inst_Sync|Output[0]                                                           ; 5       ;
; OutExpander:inst_OutExpander|reg[2]~0                                                                         ; 5       ;
; I2C_Master:inst_I2C_Master|bit_count[0]                                                                       ; 5       ;
; I2C_Master:inst_I2C_Master|state.ST_TXDN                                                                      ; 5       ;
; FIFOs:inst_FIFOs|contents[2][5]~80                                                                            ; 5       ;
; mmap_shadow~55                                                                                                ; 5       ;
; AsyncSer_Rx:inst_Aux_Rx|state.ST_WTACK                                                                        ; 5       ;
; AsyncSer_Rx:inst_Con_Rx|state.ST_WTACK                                                                        ; 5       ;
; CRC16_XModem:inst_CRC16_XModem|state.ST_IDLE                                                                  ; 5       ;
; AsyncSer_Tx:inst_Aux_Tx|Equal1~0                                                                              ; 5       ;
; fifos_wrreq[2]                                                                                                ; 5       ;
; FIFOs:inst_FIFOs|state.ST_IDLE                                                                                ; 5       ;
; FIFOs:inst_FIFOs|fsm~1                                                                                        ; 5       ;
; AsyncSer_Tx:inst_Con_Tx|Equal1~0                                                                              ; 5       ;
; Timing:inst_Timing|count_1us[1]                                                                               ; 5       ;
; Timing:inst_Timing|count_1us[0]                                                                               ; 5       ;
; OutExpander:inst_OutExpander|state~8                                                                          ; 5       ;
; NMI_Control:inst_NMI_Control|trace_counter[0]                                                                 ; 5       ;
; FIFOs:inst_FIFOs|Equal8~2                                                                                     ; 5       ;
; FIFOs:inst_FIFOs|Equal14~0                                                                                    ; 5       ;
; NMI_Control:inst_NMI_Control|mmap_arm_counter[0]                                                              ; 5       ;
; NMI_Control:inst_NMI_Control|bus_state.BST_M1WE                                                               ; 5       ;
; Selector41~17                                                                                                 ; 5       ;
; NMI_Control:inst_NMI_Control|super_instr_out                                                                  ; 5       ;
; Selector41~12                                                                                                 ; 5       ;
; FIFOs:inst_FIFOs|RdAck[3]                                                                                     ; 5       ;
; Selector41~8                                                                                                  ; 5       ;
; Equal4~0                                                                                                      ; 5       ;
; Equal3~7                                                                                                      ; 5       ;
; fifos_rdreq[3]                                                                                                ; 5       ;
; fifos_rdreq[1]                                                                                                ; 5       ;
; OutExpander:inst_OutExpander|state.ST_DONE                                                                    ; 5       ;
; OutExpander:inst_OutExpander|state.ST_BIT                                                                     ; 5       ;
; NMI_Control:inst_NMI_Control|bus_state.BST_MWR                                                                ; 5       ;
; NMI_Control:inst_NMI_Control|nmi_req                                                                          ; 5       ;
; Equal5~1                                                                                                      ; 5       ;
; NMI_Control:inst_NMI_Control|bus_state.BST_NACK                                                               ; 5       ;
; count[4]                                                                                                      ; 5       ;
; count[9]                                                                                                      ; 5       ;
; ctrl_mmap_en                                                                                                  ; 5       ;
; I2C_Master:inst_I2C_Master|bit_count[2]                                                                       ; 5       ;
; crc_set_high                                                                                                  ; 5       ;
; FIFOs:inst_FIFOs|contents[2][5]                                                                               ; 5       ;
; FIFOs:inst_FIFOs|contents[2][4]                                                                               ; 5       ;
; CRC16_XModem:inst_CRC16_XModem|bit_count[0]                                                                   ; 4       ;
; I2C_Master:inst_I2C_Master|bit_count~3                                                                        ; 4       ;
; I2C_Master:inst_I2C_Master|Selector9~0                                                                        ; 4       ;
; I2C_Master:inst_I2C_Master|Sync2FF:inst_Sync_scl|Output[0]                                                    ; 4       ;
; AsyncSer_Rx:inst_Aux_Rx|Add1~0                                                                                ; 4       ;
; AsyncSer_Rx:inst_Aux_Rx|bit_count[0]                                                                          ; 4       ;
; AsyncSer_Rx:inst_Aux_Rx|bd_div[0]                                                                             ; 4       ;
; AsyncSer_Rx:inst_Aux_Rx|DeNoise:inst_DeNoise|avg[0]                                                           ; 4       ;
; AsyncSer_Rx:inst_Aux_Rx|DeNoise:inst_DeNoise|avg[2]                                                           ; 4       ;
; AsyncSer_Rx:inst_Aux_Rx|DeNoise:inst_DeNoise|avg[1]                                                           ; 4       ;
; AsyncSer_Rx:inst_Con_Rx|Add1~0                                                                                ; 4       ;
; AsyncSer_Rx:inst_Con_Rx|bit_count[0]                                                                          ; 4       ;
; AsyncSer_Rx:inst_Con_Rx|bd_div[0]                                                                             ; 4       ;
; AsyncSer_Rx:inst_Con_Rx|DeNoise:inst_DeNoise|avg[0]                                                           ; 4       ;
; AsyncSer_Rx:inst_Con_Rx|DeNoise:inst_DeNoise|avg[2]                                                           ; 4       ;
; AsyncSer_Rx:inst_Con_Rx|DeNoise:inst_DeNoise|avg[1]                                                           ; 4       ;
; FIFOs:inst_FIFOs|rd_ptr[3][0]                                                                                 ; 4       ;
; FIFOs:inst_FIFOs|rd_ptr[0][0]                                                                                 ; 4       ;
; FIFOs:inst_FIFOs|rd_ptr[2][0]                                                                                 ; 4       ;
; FIFOs:inst_FIFOs|rd_ptr[1][0]                                                                                 ; 4       ;
; Selector73~1                                                                                                  ; 4       ;
; I2C_Master:inst_I2C_Master|state.ST_START                                                                     ; 4       ;
; CRC16_XModem:inst_CRC16_XModem|crc_reg[15]                                                                    ; 4       ;
; D[2]~18                                                                                                       ; 4       ;
; I2C_Master:inst_I2C_Master|reg[0]                                                                             ; 4       ;
; SPI_Master:inst_SPI_Master|bit_count[2]~12                                                                    ; 4       ;
; FIFOs:inst_FIFOs|WrAck[3]                                                                                     ; 4       ;
; AsyncSer_Rx:inst_Aux_Rx|state.ST_STOP                                                                         ; 4       ;
; FIFOs:inst_FIFOs|WrAck[1]                                                                                     ; 4       ;
; AsyncSer_Rx:inst_Con_Rx|state.ST_STOP                                                                         ; 4       ;
; AsyncSer_Tx:inst_Aux_Tx|br_div[0]                                                                             ; 4       ;
; NMI_Control:inst_NMI_Control|trace_counter[3]~0                                                               ; 4       ;
; int_ack                                                                                                       ; 4       ;
; Equal0~1                                                                                                      ; 4       ;
; NMI_Control:inst_NMI_Control|mmap_arm_counter[3]~0                                                            ; 4       ;
; FIFOs:inst_FIFOs|WrAck[0]~4                                                                                   ; 4       ;
; FIFOs:inst_FIFOs|RdAck[1]~0                                                                                   ; 4       ;
; IntControl:inst_IntControl|state                                                                              ; 4       ;
; AsyncSer_Tx:inst_Aux_Tx|bit_count[0]                                                                          ; 4       ;
; FIFOs:inst_FIFOs|Selector16~2                                                                                 ; 4       ;
; FIFOs:inst_FIFOs|Selector15~1                                                                                 ; 4       ;
; FIFOs:inst_FIFOs|Selector18~1                                                                                 ; 4       ;
; fifos_wrreq[0]                                                                                                ; 4       ;
; AsyncSer_Rx:inst_Con_Rx|Rx_Ready                                                                              ; 4       ;
; AsyncSer_Tx:inst_Con_Tx|bit_count[0]                                                                          ; 4       ;
; OutExpander:inst_OutExpander|bit_count[2]                                                                     ; 4       ;
; OutExpander:inst_OutExpander|bit_count[1]                                                                     ; 4       ;
; Timing:inst_Timing|Equal0~0                                                                                   ; 4       ;
; NMI_Control:inst_NMI_Control|Selector24~7                                                                     ; 4       ;
; NMI_Control:inst_NMI_Control|trace_counter[1]                                                                 ; 4       ;
; NMI_Control:inst_NMI_Control|trace_counter[2]                                                                 ; 4       ;
; FIFOs:inst_FIFOs|Selector15~0                                                                                 ; 4       ;
; AsyncSer_Tx:inst_Aux_Tx|Busy                                                                                  ; 4       ;
; FIFOs:inst_FIFOs|Equal4~1                                                                                     ; 4       ;
; NMI_Control:inst_NMI_Control|mmap_arm_counter[1]                                                              ; 4       ;
; NMI_Control:inst_NMI_Control|mmap_arm_counter[2]                                                              ; 4       ;
; NMI_Control:inst_NMI_Control|mapa_state.MST_IDLE                                                              ; 4       ;
; NMI_Control:inst_NMI_Control|nmi_trigd                                                                        ; 4       ;
; NMI_Control:inst_NMI_Control|bus_state.BST_IO1                                                                ; 4       ;
; NMI_Control:inst_NMI_Control|bus_state.BST_MEM1                                                               ; 4       ;
; NMI_Control:inst_NMI_Control|busi~0                                                                           ; 4       ;
; NMI_Control:inst_NMI_Control|nmi_reasons[3]                                                                   ; 4       ;
; FIFOs:inst_FIFOs|Equal0~0                                                                                     ; 4       ;
; io_state.ST_IOWW2                                                                                             ; 4       ;
; io_state.ST_IOWRWT                                                                                            ; 4       ;
; Selector46~3                                                                                                  ; 4       ;
; FIFOs:inst_FIFOs|WrAck[0]                                                                                     ; 4       ;
; FIFOs:inst_FIFOs|WrAck[2]                                                                                     ; 4       ;
; FIFOs:inst_FIFOs|RdAck[1]                                                                                     ; 4       ;
; IntControl:inst_IntControl|VecValid                                                                           ; 4       ;
; WideNor0~9                                                                                                    ; 4       ;
; FIFOs:inst_FIFOs|Equal7~0                                                                                     ; 4       ;
; int_enables[2]                                                                                                ; 4       ;
; FIFOs:inst_FIFOs|LessThan2~0                                                                                  ; 4       ;
; FIFOs:inst_FIFOs|Equal3~0                                                                                     ; 4       ;
; FIFOs:inst_FIFOs|LessThan0~0                                                                                  ; 4       ;
; count[2]                                                                                                      ; 4       ;
; count[3]                                                                                                      ; 4       ;
; NMI_Control:inst_NMI_Control|nmi_out~_Duplicate_1                                                             ; 4       ;
; I2C_Master:inst_I2C_Master|bit_count[3]                                                                       ; 4       ;
; FIFOs:inst_FIFOs|FIFO_RAM:FIFO_RAM_inst|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|q_a[1] ; 4       ;
; FIFOs:inst_FIFOs|FIFO_RAM:FIFO_RAM_inst|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|q_a[2] ; 4       ;
; FIFOs:inst_FIFOs|FIFO_RAM:FIFO_RAM_inst|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|q_a[3] ; 4       ;
; FIFOs:inst_FIFOs|FIFO_RAM:FIFO_RAM_inst|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|q_a[4] ; 4       ;
; FIFOs:inst_FIFOs|FIFO_RAM:FIFO_RAM_inst|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|q_a[5] ; 4       ;
; FIFOs:inst_FIFOs|FIFO_RAM:FIFO_RAM_inst|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|q_a[6] ; 4       ;
; FIFOs:inst_FIFOs|FIFO_RAM:FIFO_RAM_inst|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|q_a[7] ; 4       ;
; FIFOs:inst_FIFOs|FIFO_RAM:FIFO_RAM_inst|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|q_a[0] ; 4       ;
; FIFOs:inst_FIFOs|contents[2][3]                                                                               ; 4       ;
; FIFOs:inst_FIFOs|contents[0][4]                                                                               ; 4       ;
; FIFOs:inst_FIFOs|contents[3][4]                                                                               ; 4       ;
; FIFOs:inst_FIFOs|contents[1][4]                                                                               ; 4       ;
; AsyncSer_Rx:inst_Aux_Rx|Selector4~8                                                                           ; 3       ;
; AsyncSer_Rx:inst_Con_Rx|Selector2~10                                                                          ; 3       ;
; Equal3~8                                                                                                      ; 3       ;
; AsyncSer_Rx:inst_Aux_Rx|bit_count[1]~3                                                                        ; 3       ;
; AsyncSer_Rx:inst_Aux_Rx|bd_div[0]~2                                                                           ; 3       ;
; AsyncSer_Rx:inst_Con_Rx|bit_count[0]~3                                                                        ; 3       ;
; AsyncSer_Rx:inst_Con_Rx|bd_div[0]~2                                                                           ; 3       ;
; CRC16_XModem:inst_CRC16_XModem|bit_count[1]                                                                   ; 3       ;
; CRC16_XModem:inst_CRC16_XModem|bit_count[2]                                                                   ; 3       ;
; Equal14~0                                                                                                     ; 3       ;
; IntControl:inst_IntControl|Vector[3]~0                                                                        ; 3       ;
; CRC16_XModem:inst_CRC16_XModem|data_reg[7]                                                                    ; 3       ;
; AsyncSer_Rx:inst_Aux_Rx|bit_count[1]                                                                          ; 3       ;
; AsyncSer_Rx:inst_Aux_Rx|bd_div[1]                                                                             ; 3       ;
; AsyncSer_Rx:inst_Con_Rx|bit_count[1]                                                                          ; 3       ;
; AsyncSer_Rx:inst_Con_Rx|bd_div[1]                                                                             ; 3       ;
; IntControl:inst_IntControl|do_int_num[2]~0                                                                    ; 3       ;
; I2C_Master:inst_I2C_Master|state.ST_STOP                                                                      ; 3       ;
; I2C_Master:inst_I2C_Master|state.ST_DATA                                                                      ; 3       ;
; D[2]~21                                                                                                       ; 3       ;
; D[2]~19                                                                                                       ; 3       ;
; AsyncSer_Tx:inst_Aux_Tx|bit_count[1]~0                                                                        ; 3       ;
; AsyncSer_Tx:inst_Con_Tx|bit_count[0]~0                                                                        ; 3       ;
; AsyncSer_Tx:inst_Aux_Tx|br_div[1]                                                                             ; 3       ;
; NMI_Control:inst_NMI_Control|mapa_state.MST_END                                                               ; 3       ;
; NMI_Control:inst_NMI_Control|Selector4~2                                                                      ; 3       ;
; NMI_Control:inst_NMI_Control|Selector20~0                                                                     ; 3       ;
; I2C_Master:inst_I2C_Master|I2C_SCL~en                                                                         ; 3       ;
; SPI_Master:inst_SPI_Master|state.ST_TXDN                                                                      ; 3       ;
; AsyncSer_Tx:inst_Aux_Tx|bit_count[1]                                                                          ; 3       ;
; AsyncSer_Tx:inst_Aux_Tx|bit_count[2]                                                                          ; 3       ;
; AsyncSer_Tx:inst_Aux_Tx|state.ST_START                                                                        ; 3       ;
; FIFOs:inst_FIFOs|Selector15~6                                                                                 ; 3       ;
; FIFOs:inst_FIFOs|Selector16~0                                                                                 ; 3       ;
; FIFOs:inst_FIFOs|Equal3~1                                                                                     ; 3       ;
; AsyncSer_Rx:inst_Aux_Rx|Rx_Ready                                                                              ; 3       ;
; FIFOs:inst_FIFOs|Selector18~0                                                                                 ; 3       ;
; AsyncSer_Tx:inst_Con_Tx|bit_count[1]                                                                          ; 3       ;
; AsyncSer_Tx:inst_Con_Tx|bit_count[2]                                                                          ; 3       ;
; AsyncSer_Tx:inst_Con_Tx|state.ST_START                                                                        ; 3       ;
; Selector42~1                                                                                                  ; 3       ;
; NMI_Control:inst_NMI_Control|nmi_reasons[0]                                                                   ; 3       ;
; NMI_Control:inst_NMI_Control|nmi_reasons[1]                                                                   ; 3       ;
; NMI_Control:inst_NMI_Control|nmi_reasons[2]                                                                   ; 3       ;
; NMI_Control:inst_NMI_Control|tra_state.TST_IDLE                                                               ; 3       ;
; NMI_Control:inst_NMI_Control|Equal1~0                                                                         ; 3       ;
; NMI_Control:inst_NMI_Control|trace_counter[3]                                                                 ; 3       ;
; AsyncSer_Tx:inst_Con_Tx|Busy                                                                                  ; 3       ;
; FIFOs:inst_FIFOs|Equal0~1                                                                                     ; 3       ;
; NMI_Control:inst_NMI_Control|Selector4~1                                                                      ; 3       ;
; NMI_Control:inst_NMI_Control|mmap_arm_counter[3]                                                              ; 3       ;
; NMI_Control:inst_NMI_Control|mmap_on_nmi~0                                                                    ; 3       ;
; NMI_Control:inst_NMI_Control|Selector22~4                                                                     ; 3       ;
; NMI_Control:inst_NMI_Control|bus_state.BST_IACK                                                               ; 3       ;
; NMI_Control:inst_NMI_Control|prefix_counter[0]                                                                ; 3       ;
; Selector41~15                                                                                                 ; 3       ;
; Selector46~4                                                                                                  ; 3       ;
; D[5]~16                                                                                                       ; 3       ;
; Selector46~2                                                                                                  ; 3       ;
; Selector52~11                                                                                                 ; 3       ;
; Timing:inst_Timing|count_1ms[0]                                                                               ; 3       ;
; Timing:inst_Timing|count_1ms[1]                                                                               ; 3       ;
; FIFOs:inst_FIFOs|Equal8~1                                                                                     ; 3       ;
; AsyncSer_Tx:inst_Aux_Tx|state.ST_TRIGD                                                                        ; 3       ;
; FIFOs:inst_FIFOs|Equal8~0                                                                                     ; 3       ;
; AsyncSer_Tx:inst_Con_Tx|state.ST_TRIGD                                                                        ; 3       ;
; OutExpander:inst_OutExpander|state.ST_SETUP                                                                   ; 3       ;
; NMI_Control:inst_NMI_Control|bus_state.BST_OUT                                                                ; 3       ;
; NMI_Control:inst_NMI_Control|bus_state.BST_IN                                                                 ; 3       ;
; NMI_Control:inst_NMI_Control|bus_state.BST_MRD                                                                ; 3       ;
; prot_s                                                                                                        ; 3       ;
; NMI_Control:inst_NMI_Control|Selector17~1                                                                     ; 3       ;
; NMI_Control:inst_NMI_Control|Selector16~0                                                                     ; 3       ;
; NMI_Control:inst_NMI_Control|nmi_trace                                                                        ; 3       ;
; Equal7~0                                                                                                      ; 3       ;
; IntControl:inst_IntControl|qual_req[3]                                                                        ; 3       ;
; IntControl:inst_IntControl|pri~0                                                                              ; 3       ;
; int_enables[1]                                                                                                ; 3       ;
; int_enables[0]                                                                                                ; 3       ;
; tick_int_req                                                                                                  ; 3       ;
; a_s[7]                                                                                                        ; 3       ;
; a_s[6]                                                                                                        ; 3       ;
; Equal5~0                                                                                                      ; 3       ;
; count[0]                                                                                                      ; 3       ;
; count[5]                                                                                                      ; 3       ;
; count[10]                                                                                                     ; 3       ;
; count[1]                                                                                                      ; 3       ;
; spi_mc_ss                                                                                                     ; 3       ;
; PNL_DAT_RDn~reg0                                                                                              ; 3       ;
; FIFOs:inst_FIFOs|rd_ptr[3][4]                                                                                 ; 3       ;
; FIFOs:inst_FIFOs|rd_ptr[0][4]                                                                                 ; 3       ;
; FIFOs:inst_FIFOs|rd_ptr[2][4]                                                                                 ; 3       ;
; FIFOs:inst_FIFOs|rd_ptr[1][4]                                                                                 ; 3       ;
; FIFOs:inst_FIFOs|rd_ptr[3][3]                                                                                 ; 3       ;
; FIFOs:inst_FIFOs|rd_ptr[0][3]                                                                                 ; 3       ;
; FIFOs:inst_FIFOs|rd_ptr[2][3]                                                                                 ; 3       ;
; FIFOs:inst_FIFOs|rd_ptr[1][3]                                                                                 ; 3       ;
; FIFOs:inst_FIFOs|rd_ptr[3][2]                                                                                 ; 3       ;
; FIFOs:inst_FIFOs|rd_ptr[0][2]                                                                                 ; 3       ;
; FIFOs:inst_FIFOs|rd_ptr[2][2]                                                                                 ; 3       ;
; FIFOs:inst_FIFOs|rd_ptr[1][2]                                                                                 ; 3       ;
; FIFOs:inst_FIFOs|rd_ptr[3][1]                                                                                 ; 3       ;
; FIFOs:inst_FIFOs|rd_ptr[0][1]                                                                                 ; 3       ;
; FIFOs:inst_FIFOs|rd_ptr[2][1]                                                                                 ; 3       ;
; FIFOs:inst_FIFOs|rd_ptr[1][1]                                                                                 ; 3       ;
; trace_arm                                                                                                     ; 3       ;
; mmap_arm                                                                                                      ; 3       ;
; SPI_Master:inst_SPI_Master|count_spi[5]                                                                       ; 3       ;
; SPI_Master:inst_SPI_Master|count_spi[3]                                                                       ; 3       ;
; FIFOs:inst_FIFOs|contents[2][2]                                                                               ; 3       ;
; FIFOs:inst_FIFOs|contents[2][1]                                                                               ; 3       ;
; FIFOs:inst_FIFOs|contents[2][0]                                                                               ; 3       ;
; FIFOs:inst_FIFOs|contents[0][2]                                                                               ; 3       ;
; FIFOs:inst_FIFOs|contents[0][1]                                                                               ; 3       ;
; FIFOs:inst_FIFOs|contents[0][0]                                                                               ; 3       ;
; FIFOs:inst_FIFOs|contents[3][2]                                                                               ; 3       ;
; FIFOs:inst_FIFOs|contents[3][1]                                                                               ; 3       ;
; FIFOs:inst_FIFOs|contents[3][0]                                                                               ; 3       ;
; FIFOs:inst_FIFOs|contents[1][2]                                                                               ; 3       ;
; FIFOs:inst_FIFOs|contents[1][1]                                                                               ; 3       ;
; FIFOs:inst_FIFOs|contents[1][0]                                                                               ; 3       ;
; WRn                                                                                                           ; 2       ;
; RDn                                                                                                           ; 2       ;
; M1n                                                                                                           ; 2       ;
; D[4]~4                                                                                                        ; 2       ;
; Selector41~33                                                                                                 ; 2       ;
; spi_mc_ss~2                                                                                                   ; 2       ;
; CRC16_XModem:inst_CRC16_XModem|data_reg[0]                                                                    ; 2       ;
; AsyncSer_Tx:inst_Aux_Tx|reg[7]                                                                                ; 2       ;
; AsyncSer_Tx:inst_Con_Tx|reg[7]                                                                                ; 2       ;
; OutExpander:inst_OutExpander|reg[0]                                                                           ; 2       ;
; AsyncSer_Rx:inst_Con_Rx|reg[7]                                                                                ; 2       ;
; AsyncSer_Rx:inst_Aux_Rx|reg[7]                                                                                ; 2       ;
; AsyncSer_Rx:inst_Con_Rx|reg[6]                                                                                ; 2       ;
; AsyncSer_Rx:inst_Aux_Rx|reg[6]                                                                                ; 2       ;
; AsyncSer_Rx:inst_Con_Rx|reg[5]                                                                                ; 2       ;
; AsyncSer_Rx:inst_Aux_Rx|reg[5]                                                                                ; 2       ;
; AsyncSer_Rx:inst_Con_Rx|reg[4]                                                                                ; 2       ;
; AsyncSer_Rx:inst_Aux_Rx|reg[4]                                                                                ; 2       ;
; AsyncSer_Rx:inst_Con_Rx|reg[3]                                                                                ; 2       ;
; AsyncSer_Rx:inst_Aux_Rx|reg[3]                                                                                ; 2       ;
; AsyncSer_Rx:inst_Con_Rx|reg[2]                                                                                ; 2       ;
; AsyncSer_Rx:inst_Aux_Rx|reg[2]                                                                                ; 2       ;
; AsyncSer_Rx:inst_Con_Rx|reg[1]                                                                                ; 2       ;
; AsyncSer_Rx:inst_Aux_Rx|reg[1]                                                                                ; 2       ;
; AsyncSer_Rx:inst_Con_Rx|Busy                                                                                  ; 2       ;
; CRC16_XModem:inst_CRC16_XModem|bit_count[2]~1                                                                 ; 2       ;
; CRC16_XModem:inst_CRC16_XModem|Add0~0                                                                         ; 2       ;
; AsyncSer_Rx:inst_Aux_Rx|bit_count[1]~2                                                                        ; 2       ;
; AsyncSer_Rx:inst_Con_Rx|bit_count[0]~2                                                                        ; 2       ;
; AsyncSer_Rx:inst_Aux_Rx|Busy                                                                                  ; 2       ;
; CRC16_XModem:inst_CRC16_XModem|Selector26~5                                                                   ; 2       ;
; I2C_Master:inst_I2C_Master|Selector0~5                                                                        ; 2       ;
; I2C_Master:inst_I2C_Master|Selector0~4                                                                        ; 2       ;
; I2C_Master:inst_I2C_Master|Selector0~3                                                                        ; 2       ;
; I2C_Master:inst_I2C_Master|Selector0~2                                                                        ; 2       ;
; I2C_Master:inst_I2C_Master|Selector0~1                                                                        ; 2       ;
; Selector79~1                                                                                                  ; 2       ;
; I2C_Master:inst_I2C_Master|Selector9~5                                                                        ; 2       ;
; I2C_Master:inst_I2C_Master|Selector9~4                                                                        ; 2       ;
; I2C_Master:inst_I2C_Master|Selector8~0                                                                        ; 2       ;
; I2C_Master:inst_I2C_Master|Selector9~1                                                                        ; 2       ;
; I2C_Master:inst_I2C_Master|Sync2FF:inst_Sync_sda|Output[0]                                                    ; 2       ;
; AsyncSer_Rx:inst_Aux_Rx|Selector5~6                                                                           ; 2       ;
; AsyncSer_Rx:inst_Aux_Rx|Selector5~4                                                                           ; 2       ;
; AsyncSer_Rx:inst_Aux_Rx|Selector5~1                                                                           ; 2       ;
; AsyncSer_Rx:inst_Aux_Rx|Selector4~7                                                                           ; 2       ;
; AsyncSer_Rx:inst_Aux_Rx|Selector4~6                                                                           ; 2       ;
; AsyncSer_Rx:inst_Aux_Rx|state.ST_INIT                                                                         ; 2       ;
; AsyncSer_Rx:inst_Aux_Rx|bd_div[2]                                                                             ; 2       ;
; AsyncSer_Rx:inst_Con_Rx|Selector1~6                                                                           ; 2       ;
; AsyncSer_Rx:inst_Con_Rx|Selector1~4                                                                           ; 2       ;
; AsyncSer_Rx:inst_Con_Rx|Selector1~1                                                                           ; 2       ;
; AsyncSer_Rx:inst_Con_Rx|Selector2~7                                                                           ; 2       ;
; AsyncSer_Rx:inst_Con_Rx|Selector2~6                                                                           ; 2       ;
; AsyncSer_Rx:inst_Con_Rx|state.ST_INIT                                                                         ; 2       ;
; AsyncSer_Rx:inst_Con_Rx|bd_div[2]                                                                             ; 2       ;
; Timing:inst_Timing|count_con[0]                                                                               ; 2       ;
; Timing:inst_Timing|count_con[1]                                                                               ; 2       ;
; Timing:inst_Timing|count_con[2]                                                                               ; 2       ;
; Timing:inst_Timing|count_con[4]                                                                               ; 2       ;
; Timing:inst_Timing|count_con[5]                                                                               ; 2       ;
; Timing:inst_Timing|count_con[3]                                                                               ; 2       ;
; Timing:inst_Timing|count_con[6]                                                                               ; 2       ;
; Timing:inst_Timing|count_con[8]                                                                               ; 2       ;
; Timing:inst_Timing|count_con[7]                                                                               ; 2       ;
; Timing:inst_Timing|count_con[9]                                                                               ; 2       ;
; Selector79~0                                                                                                  ; 2       ;
; Selector80~0                                                                                                  ; 2       ;
; ctrl_mmap_en~2                                                                                                ; 2       ;
; CRC16_XModem:inst_CRC16_XModem|Selector26~3                                                                   ; 2       ;
; I2C_Master:inst_I2C_Master|state.ST_START2                                                                    ; 2       ;
; i2c_tx_ackn                                                                                                   ; 2       ;
; I2C_Master:inst_I2C_Master|state.ST_DATA2                                                                     ; 2       ;
; I2C_Master:inst_I2C_Master|state.ST_STOP1                                                                     ; 2       ;
; I2C_Master:inst_I2C_Master|state.ST_START1                                                                    ; 2       ;
; I2C_Master:inst_I2C_Master|reg[7]                                                                             ; 2       ;
; SPI_Master:inst_SPI_Master|Busy                                                                               ; 2       ;
; CRC16_XModem:inst_CRC16_XModem|crc_reg[7]                                                                     ; 2       ;
; CRC16_XModem:inst_CRC16_XModem|crc_reg[14]                                                                    ; 2       ;
; CRC16_XModem:inst_CRC16_XModem|crc_reg[6]                                                                     ; 2       ;
; I2C_Master:inst_I2C_Master|reg[6]                                                                             ; 2       ;
; D[5]~26                                                                                                       ; 2       ;
; D[5]~25                                                                                                       ; 2       ;
; D[5]~24                                                                                                       ; 2       ;
; D[5]~23                                                                                                       ; 2       ;
; D[5]~22                                                                                                       ; 2       ;
; CRC16_XModem:inst_CRC16_XModem|crc_reg[13]                                                                    ; 2       ;
; I2C_Master:inst_I2C_Master|reg[5]                                                                             ; 2       ;
; NMI_Control:inst_NMI_Control|mmap_on_nmi                                                                      ; 2       ;
; I2C_Master:inst_I2C_Master|reg[4]                                                                             ; 2       ;
; SPI_Master:inst_SPI_Master|reg[4]                                                                             ; 2       ;
; CRC16_XModem:inst_CRC16_XModem|crc_reg[4]                                                                     ; 2       ;
; CRC16_XModem:inst_CRC16_XModem|crc_reg[11]                                                                    ; 2       ;
; CRC16_XModem:inst_CRC16_XModem|crc_reg[3]                                                                     ; 2       ;
; AsyncSer_Rx:inst_Aux_Rx|FrameErr                                                                              ; 2       ;
; AsyncSer_Rx:inst_Con_Rx|FrameErr                                                                              ; 2       ;
; SPI_Master:inst_SPI_Master|reg[3]                                                                             ; 2       ;
; I2C_Master:inst_I2C_Master|reg[3]                                                                             ; 2       ;
; D[2]~20                                                                                                       ; 2       ;
; CRC16_XModem:inst_CRC16_XModem|crc_reg[10]                                                                    ; 2       ;
; CRC16_XModem:inst_CRC16_XModem|crc_reg[2]                                                                     ; 2       ;
; D[2]~17                                                                                                       ; 2       ;
; SPI_Master:inst_SPI_Master|reg[2]                                                                             ; 2       ;
; I2C_Master:inst_I2C_Master|reg[2]                                                                             ; 2       ;
; I2C_Master:inst_I2C_Master|reg[1]                                                                             ; 2       ;
; Selector96~4                                                                                                  ; 2       ;
; CRC16_XModem:inst_CRC16_XModem|crc_reg[9]                                                                     ; 2       ;
; SPI_Master:inst_SPI_Master|reg[1]                                                                             ; 2       ;
; CRC16_XModem:inst_CRC16_XModem|crc_reg[1]                                                                     ; 2       ;
; Selector86~3                                                                                                  ; 2       ;
; Selector86~2                                                                                                  ; 2       ;
; Selector86~1                                                                                                  ; 2       ;
; I2C_Master:inst_I2C_Master|Rx_Ackn                                                                            ; 2       ;
; CRC16_XModem:inst_CRC16_XModem|crc_reg[8]                                                                     ; 2       ;
; SPI_Master:inst_SPI_Master|reg[0]                                                                             ; 2       ;
; CRC16_XModem:inst_CRC16_XModem|crc_reg[0]                                                                     ; 2       ;
; SPI_Master:inst_SPI_Master|reg[5]                                                                             ; 2       ;
; AsyncSer_Tx:inst_Aux_Tx|br_div[2]                                                                             ; 2       ;
; NMI_Control:inst_NMI_Control|nmi_switch_s                                                                     ; 2       ;
; NMI_Control:inst_NMI_Control|nmi_prot_viol                                                                    ; 2       ;
; NMI_Control:inst_NMI_Control|nmi_super_viol                                                                   ; 2       ;
; NMI_Control:inst_NMI_Control|Selector13~0                                                                     ; 2       ;
; IntControl:inst_IntControl|do_int_num[0]                                                                      ; 2       ;
; IntControl:inst_IntControl|do_int_num[1]                                                                      ; 2       ;
; IntControl:inst_IntControl|do_int_num[2]                                                                      ; 2       ;
; tick_timer[2]                                                                                                 ; 2       ;
; tick_timer[0]                                                                                                 ; 2       ;
; tick_timer[1]                                                                                                 ; 2       ;
; tick_timer[3]                                                                                                 ; 2       ;
; tick_timer[4]                                                                                                 ; 2       ;
; tick_timer[5]                                                                                                 ; 2       ;
; tick_timer[6]                                                                                                 ; 2       ;
; NMI_Control:inst_NMI_Control|prefix_counter[0]~0                                                              ; 2       ;
; Selector44~0                                                                                                  ; 2       ;
; I2C_Master:inst_I2C_Master|I2C_SDA~en                                                                         ; 2       ;
; SPI_Master:inst_SPI_Master|reg[6]                                                                             ; 2       ;
; spi_fast_mode                                                                                                 ; 2       ;
; SPI_Master:inst_SPI_Master|Selector14~2                                                                       ; 2       ;
; SPI_Master:inst_SPI_Master|Selector15~0                                                                       ; 2       ;
; FIFOs:inst_FIFOs|Selector15~4                                                                                 ; 2       ;
; FIFOs:inst_FIFOs|op_fifo[1]~6                                                                                 ; 2       ;
; FIFOs:inst_FIFOs|op_fifo[1]~4                                                                                 ; 2       ;
; FIFOs:inst_FIFOs|op_fifo~3                                                                                    ; 2       ;
; FIFOs:inst_FIFOs|Equal7~1                                                                                     ; 2       ;
; FIFOs:inst_FIFOs|fsm~3                                                                                        ; 2       ;
; FIFOs:inst_FIFOs|fsm~2                                                                                        ; 2       ;
; FIFOs:inst_FIFOs|Selector20~1                                                                                 ; 2       ;
; OutExpander:inst_OutExpander|Equal0~0                                                                         ; 2       ;
; Timing:inst_Timing|count_1us[2]                                                                               ; 2       ;
; Timing:inst_Timing|count_1us[3]                                                                               ; 2       ;
; Timing:inst_Timing|count_1us[4]                                                                               ; 2       ;
; Timing:inst_Timing|count_1us[5]                                                                               ; 2       ;
; OutExpander:inst_OutExpander|reg[6]                                                                           ; 2       ;
; NMI_Control:inst_NMI_Control|Selector24~6                                                                     ; 2       ;
; NMI_Control:inst_NMI_Control|Selector25~0                                                                     ; 2       ;
; NMI_Control:inst_NMI_Control|Selector14~0                                                                     ; 2       ;
; acts_s                                                                                                        ; 2       ;
; IntControl:inst_IntControl|Service[4]                                                                         ; 2       ;
; tick_int_sw_clr                                                                                               ; 2       ;
; Selector46~28                                                                                                 ; 2       ;
; Selector46~6                                                                                                  ; 2       ;
; Selector46~5                                                                                                  ; 2       ;
; NMI_Control:inst_NMI_Control|Selector4~0                                                                      ; 2       ;
; NMI_Control:inst_NMI_Control|Selector24~2                                                                     ; 2       ;
; NMI_Control:inst_NMI_Control|Selector24~1                                                                     ; 2       ;
; NMI_Control:inst_NMI_Control|Selector24~0                                                                     ; 2       ;
; NMI_Control:inst_NMI_Control|bus_state.BST_RFSH                                                               ; 2       ;
; Selector41~28                                                                                                 ; 2       ;
; Selector41~27                                                                                                 ; 2       ;
; Selector41~19                                                                                                 ; 2       ;
; FIFOs:inst_FIFOs|Equal1~0                                                                                     ; 2       ;
; FIFOs:inst_FIFOs|Equal4~0                                                                                     ; 2       ;
; Selector41~14                                                                                                 ; 2       ;
; WideNor0~10                                                                                                   ; 2       ;
; Selector52~13                                                                                                 ; 2       ;
; WideNor1~0                                                                                                    ; 2       ;
; Selector46~1                                                                                                  ; 2       ;
; Selector41~13                                                                                                 ; 2       ;
; Selector52~10                                                                                                 ; 2       ;
; Selector52~9                                                                                                  ; 2       ;
; Selector52~7                                                                                                  ; 2       ;
; Selector41~11                                                                                                 ; 2       ;
; Selector41~9                                                                                                  ; 2       ;
; Selector52~4                                                                                                  ; 2       ;
; WideNor0~8                                                                                                    ; 2       ;
; Equal9~2                                                                                                      ; 2       ;
; Equal9~1                                                                                                      ; 2       ;
; Timing:inst_Timing|count_1ms[3]                                                                               ; 2       ;
; Timing:inst_Timing|count_1ms[2]                                                                               ; 2       ;
; Timing:inst_Timing|count_1ms[4]                                                                               ; 2       ;
; Timing:inst_Timing|count_1ms[5]                                                                               ; 2       ;
; Timing:inst_Timing|count_1ms[6]                                                                               ; 2       ;
; Timing:inst_Timing|count_1ms[7]                                                                               ; 2       ;
; Timing:inst_Timing|count_1ms[8]                                                                               ; 2       ;
; Timing:inst_Timing|count_1ms[9]                                                                               ; 2       ;
; SPI_Master:inst_SPI_Master|reg[7]                                                                             ; 2       ;
; Equal17~0                                                                                                     ; 2       ;
; OutExpander:inst_OutExpander|reg[7]                                                                           ; 2       ;
; NMI_Control:inst_NMI_Control|Selector16~5                                                                     ; 2       ;
; NMI_Control:inst_NMI_Control|Equal2~0                                                                         ; 2       ;
; NMI_Control:inst_NMI_Control|Selector16~3                                                                     ; 2       ;
; NMI_Control:inst_NMI_Control|Selector17~0                                                                     ; 2       ;
; IntControl:inst_IntControl|Int~3                                                                              ; 2       ;
; IntControl:inst_IntControl|Int~0                                                                              ; 2       ;
; int_enables[3]                                                                                                ; 2       ;
; int_enables[4]                                                                                                ; 2       ;
; NMI_Control:inst_NMI_Control|mmap_arm_next                                                                    ; 2       ;
; nmi_mode_clr                                                                                                  ; 2       ;
; Selector39~0                                                                                                  ; 2       ;
; Equal22~1                                                                                                     ; 2       ;
; Equal22~0                                                                                                     ; 2       ;
; Equal21~1                                                                                                     ; 2       ;
; Equal21~0                                                                                                     ; 2       ;
; count[6]                                                                                                      ; 2       ;
; count[7]                                                                                                      ; 2       ;
; count[8]                                                                                                      ; 2       ;
; SPI_Master:inst_SPI_Master|SPI_MOSI                                                                           ; 2       ;
; SPI_Master:inst_SPI_Master|SPI_SCLK                                                                           ; 2       ;
; FIFOs:inst_FIFOs|LessThan3~0                                                                                  ; 2       ;
; AsyncSer_Tx:inst_Aux_Tx|TxD                                                                                   ; 2       ;
; FIFOs:inst_FIFOs|LessThan1~0                                                                                  ; 2       ;
; AsyncSer_Tx:inst_Con_Tx|TxD                                                                                   ; 2       ;
; OutExpander:inst_OutExpander|OX_RCLK                                                                          ; 2       ;
; OutExpander:inst_OutExpander|OX_SRCLK                                                                         ; 2       ;
; OutExpander:inst_OutExpander|OX_DATA                                                                          ; 2       ;
; MMAP_IO_SELn~reg0                                                                                             ; 2       ;
; NMI_Control:inst_NMI_Control|svc_state                                                                        ; 2       ;
; LED_D5n~reg0                                                                                                  ; 2       ;
; LED_D4n~reg0                                                                                                  ; 2       ;
; LED_D2n~reg0                                                                                                  ; 2       ;
; CRC16_XModem:inst_CRC16_XModem|crc_reg[5]                                                                     ; 2       ;
; CRC16_XModem:inst_CRC16_XModem|crc_reg[12]                                                                    ; 2       ;
; SPI_Master:inst_SPI_Master|count_spi[2]                                                                       ; 2       ;
; SPI_Master:inst_SPI_Master|count_spi[4]                                                                       ; 2       ;
; SPI_Master:inst_SPI_Master|count_spi[0]                                                                       ; 2       ;
; SPI_Master:inst_SPI_Master|count_spi[1]                                                                       ; 2       ;
; SPI_Master:inst_SPI_Master|bit_count[2]                                                                       ; 2       ;
; SPI_Master:inst_SPI_Master|bit_count[1]                                                                       ; 2       ;
; SPI_Master:inst_SPI_Master|bit_count[0]                                                                       ; 2       ;
; SPI_Master:inst_SPI_Master|bit_count[3]                                                                       ; 2       ;
; tick_strb                                                                                                     ; 2       ;
; NMI_Control:inst_NMI_Control|prefix_counter[1]                                                                ; 2       ;
; AsyncSer_Rx:inst_Aux_Rx|state.ST_INIT~feeder                                                                  ; 1       ;
; AsyncSer_Rx:inst_Con_Rx|state.ST_INIT~feeder                                                                  ; 1       ;
; D[6]~reg0SLOAD_MUX                                                                                            ; 1       ;
; D[5]~reg0SLOAD_MUX                                                                                            ; 1       ;
; SPI_MISO                                                                                                      ; 1       ;
; ARxDn                                                                                                         ; 1       ;
; CRxDn                                                                                                         ; 1       ;
; NMI_SWITCHn                                                                                                   ; 1       ;
; SUPER                                                                                                         ; 1       ;
; ACTSn                                                                                                         ; 1       ;
; CCTSn                                                                                                         ; 1       ;
; RESET                                                                                                         ; 1       ;
; PROT                                                                                                          ; 1       ;
; CPU_CLK                                                                                                       ; 1       ;
; A[4]                                                                                                          ; 1       ;
; A[3]                                                                                                          ; 1       ;
; A[5]                                                                                                          ; 1       ;
; A[2]                                                                                                          ; 1       ;
; A[7]                                                                                                          ; 1       ;
; A[6]                                                                                                          ; 1       ;
; A[0]                                                                                                          ; 1       ;
; A[1]                                                                                                          ; 1       ;
; IORQn                                                                                                         ; 1       ;
; MREQn                                                                                                         ; 1       ;
; RTC_SDA~0                                                                                                     ; 1       ;
; RTC_SCL~0                                                                                                     ; 1       ;
; D[7]~7                                                                                                        ; 1       ;
; D[6]~6                                                                                                        ; 1       ;
; D[5]~5                                                                                                        ; 1       ;
; D[3]~3                                                                                                        ; 1       ;
; D[2]~2                                                                                                        ; 1       ;
; D[1]~1                                                                                                        ; 1       ;
; D[0]~0                                                                                                        ; 1       ;
; AsyncSer_Tx:inst_Aux_Tx|br_div[0]~2                                                                           ; 1       ;
; acts_s~0                                                                                                      ; 1       ;
; ccts_s~0                                                                                                      ; 1       ;
; wr_s~0                                                                                                        ; 1       ;
; rd_s~0                                                                                                        ; 1       ;
; m1_s~0                                                                                                        ; 1       ;
; OutExpander:inst_OutExpander|state.ST_SETUP~0                                                                 ; 1       ;
; iorq_s~0                                                                                                      ; 1       ;
; mreq_s~0                                                                                                      ; 1       ;
; AsyncSer_Rx:inst_Aux_Rx|bit_count[0]~6                                                                        ; 1       ;
; AsyncSer_Rx:inst_Con_Rx|bit_count[0]~6                                                                        ; 1       ;
; FIFOs:inst_FIFOs|WrAck[3]~12                                                                                  ; 1       ;
; int_ack~3                                                                                                     ; 1       ;
; NMI_Control:inst_NMI_Control|Selector6~2                                                                      ; 1       ;
; CRC16_XModem:inst_CRC16_XModem|Selector26~6                                                                   ; 1       ;
; Selector96~9                                                                                                  ; 1       ;
; Selector49~3                                                                                                  ; 1       ;
; Selector47~4                                                                                                  ; 1       ;
; Selector52~25                                                                                                 ; 1       ;
; Selector52~24                                                                                                 ; 1       ;
; Selector71~2                                                                                                  ; 1       ;
; CRC16_XModem:inst_CRC16_XModem|data_reg[0]~1                                                                  ; 1       ;
; CRC16_XModem:inst_CRC16_XModem|Selector22~0                                                                   ; 1       ;
; CRC16_XModem:inst_CRC16_XModem|Selector21~0                                                                   ; 1       ;
; CRC16_XModem:inst_CRC16_XModem|data_reg[1]                                                                    ; 1       ;
; CRC16_XModem:inst_CRC16_XModem|Selector20~0                                                                   ; 1       ;
; CRC16_XModem:inst_CRC16_XModem|data_reg[2]                                                                    ; 1       ;
; AsyncSer_Tx:inst_Aux_Tx|reg[7]~1                                                                              ; 1       ;
; FIFOs:inst_FIFOs|DataOut[2][7]                                                                                ; 1       ;
; AsyncSer_Tx:inst_Con_Tx|reg[7]~1                                                                              ; 1       ;
; FIFOs:inst_FIFOs|DataOut[0][7]                                                                                ; 1       ;
; OutExpander:inst_OutExpander|reg[0]~1                                                                         ; 1       ;
; CRC16_XModem:inst_CRC16_XModem|Selector19~0                                                                   ; 1       ;
; CRC16_XModem:inst_CRC16_XModem|data_reg[3]                                                                    ; 1       ;
; AsyncSer_Tx:inst_Aux_Tx|Selector1~0                                                                           ; 1       ;
; FIFOs:inst_FIFOs|DataOut[2][6]                                                                                ; 1       ;
; AsyncSer_Tx:inst_Con_Tx|Selector1~0                                                                           ; 1       ;
; FIFOs:inst_FIFOs|DataOut[0][6]                                                                                ; 1       ;
; OutExpander:inst_OutExpander|Selector7~0                                                                      ; 1       ;
; CRC16_XModem:inst_CRC16_XModem|Selector18~0                                                                   ; 1       ;
; CRC16_XModem:inst_CRC16_XModem|data_reg[4]                                                                    ; 1       ;
; AsyncSer_Tx:inst_Aux_Tx|Selector2~0                                                                           ; 1       ;
; FIFOs:inst_FIFOs|DataOut[2][5]                                                                                ; 1       ;
; AsyncSer_Tx:inst_Aux_Tx|reg[6]                                                                                ; 1       ;
; AsyncSer_Tx:inst_Con_Tx|Selector2~0                                                                           ; 1       ;
; FIFOs:inst_FIFOs|DataOut[0][5]                                                                                ; 1       ;
; AsyncSer_Tx:inst_Con_Tx|reg[6]                                                                                ; 1       ;
; AsyncSer_Rx:inst_Con_Rx|Busy~0                                                                                ; 1       ;
; OutExpander:inst_OutExpander|Selector6~0                                                                      ; 1       ;
; OutExpander:inst_OutExpander|reg[1]                                                                           ; 1       ;
; CRC16_XModem:inst_CRC16_XModem|Selector17~0                                                                   ; 1       ;
; CRC16_XModem:inst_CRC16_XModem|data_reg[5]                                                                    ; 1       ;
; AsyncSer_Tx:inst_Aux_Tx|Selector3~0                                                                           ; 1       ;
; FIFOs:inst_FIFOs|DataOut[2][4]                                                                                ; 1       ;
; AsyncSer_Tx:inst_Aux_Tx|reg[5]                                                                                ; 1       ;
; AsyncSer_Tx:inst_Con_Tx|Selector3~0                                                                           ; 1       ;
; FIFOs:inst_FIFOs|DataOut[0][4]                                                                                ; 1       ;
; AsyncSer_Tx:inst_Con_Tx|reg[5]                                                                                ; 1       ;
; AsyncSer_Rx:inst_Aux_Rx|Busy~0                                                                                ; 1       ;
; OutExpander:inst_OutExpander|Selector5~0                                                                      ; 1       ;
; OutExpander:inst_OutExpander|reg[2]                                                                           ; 1       ;
; CRC16_XModem:inst_CRC16_XModem|bit_count[0]~3                                                                 ; 1       ;
; CRC16_XModem:inst_CRC16_XModem|bit_count[1]~2                                                                 ; 1       ;
; CRC16_XModem:inst_CRC16_XModem|bit_count[2]~0                                                                 ; 1       ;
; I2C_Master:inst_I2C_Master|Selector8~1                                                                        ; 1       ;
; FIFOs:inst_FIFOs|ram_wrdata~15                                                                                ; 1       ;
; FIFOs:inst_FIFOs|ram_wrdata~14                                                                                ; 1       ;
; AsyncSer_Rx:inst_Con_Rx|Data[7]                                                                               ; 1       ;
; AsyncSer_Rx:inst_Aux_Rx|Data[7]                                                                               ; 1       ;
; FIFOs:inst_FIFOs|ram_wrdata~13                                                                                ; 1       ;
; FIFOs:inst_FIFOs|ram_wrdata~12                                                                                ; 1       ;
; AsyncSer_Rx:inst_Con_Rx|Data[6]                                                                               ; 1       ;
; AsyncSer_Rx:inst_Aux_Rx|Data[6]                                                                               ; 1       ;
; FIFOs:inst_FIFOs|ram_wrdata~11                                                                                ; 1       ;
; FIFOs:inst_FIFOs|ram_wrdata~10                                                                                ; 1       ;
; AsyncSer_Rx:inst_Con_Rx|Data[5]                                                                               ; 1       ;
; AsyncSer_Rx:inst_Aux_Rx|Data[5]                                                                               ; 1       ;
; FIFOs:inst_FIFOs|ram_wrdata~9                                                                                 ; 1       ;
; FIFOs:inst_FIFOs|ram_wrdata~8                                                                                 ; 1       ;
; AsyncSer_Rx:inst_Con_Rx|Data[4]                                                                               ; 1       ;
; AsyncSer_Rx:inst_Aux_Rx|Data[4]                                                                               ; 1       ;
; FIFOs:inst_FIFOs|ram_wrdata~7                                                                                 ; 1       ;
; FIFOs:inst_FIFOs|ram_wrdata~6                                                                                 ; 1       ;
; AsyncSer_Rx:inst_Con_Rx|Data[3]                                                                               ; 1       ;
; AsyncSer_Rx:inst_Aux_Rx|Data[3]                                                                               ; 1       ;
; FIFOs:inst_FIFOs|ram_wrdata~5                                                                                 ; 1       ;
; FIFOs:inst_FIFOs|ram_wrdata~4                                                                                 ; 1       ;
; AsyncSer_Rx:inst_Con_Rx|Data[2]                                                                               ; 1       ;
; AsyncSer_Rx:inst_Aux_Rx|Data[2]                                                                               ; 1       ;
; I2C_Master:inst_I2C_Master|Selector0~7                                                                        ; 1       ;
; I2C_Master:inst_I2C_Master|Selector0~6                                                                        ; 1       ;
; I2C_Master:inst_I2C_Master|Sync2FF:inst_Sync_scl|meta_reg[0]                                                  ; 1       ;
; I2C_Master:inst_I2C_Master|Selector12~0                                                                       ; 1       ;
; I2C_Master:inst_I2C_Master|Sync2FF:inst_Sync_sda|meta_reg[0]                                                  ; 1       ;
; SPI_Master:inst_SPI_Master|Sync2FF:inst_Sync_sda|meta_reg[0]                                                  ; 1       ;
; CRC16_XModem:inst_CRC16_XModem|Selector16~0                                                                   ; 1       ;
; CRC16_XModem:inst_CRC16_XModem|data_reg[6]                                                                    ; 1       ;
; CRC16_XModem:inst_CRC16_XModem|Selector27~0                                                                   ; 1       ;
; AsyncSer_Tx:inst_Aux_Tx|Selector4~0                                                                           ; 1       ;
; FIFOs:inst_FIFOs|DataOut[2][3]                                                                                ; 1       ;
; AsyncSer_Tx:inst_Aux_Tx|reg[4]                                                                                ; 1       ;
; AsyncSer_Rx:inst_Aux_Rx|Selector2~1                                                                           ; 1       ;
; AsyncSer_Rx:inst_Aux_Rx|Selector2~0                                                                           ; 1       ;
; AsyncSer_Rx:inst_Aux_Rx|Selector1~1                                                                           ; 1       ;
; AsyncSer_Rx:inst_Aux_Rx|Selector1~0                                                                           ; 1       ;
; AsyncSer_Rx:inst_Aux_Rx|FrameErr~1                                                                            ; 1       ;
; AsyncSer_Rx:inst_Aux_Rx|bit_count[1]~5                                                                        ; 1       ;
; AsyncSer_Rx:inst_Aux_Rx|bit_count[2]~4                                                                        ; 1       ;
; AsyncSer_Rx:inst_Aux_Rx|Selector3~1                                                                           ; 1       ;
; AsyncSer_Rx:inst_Aux_Rx|Selector3~0                                                                           ; 1       ;
; AsyncSer_Rx:inst_Aux_Rx|bd_div~4                                                                              ; 1       ;
; AsyncSer_Rx:inst_Aux_Rx|bd_div~3                                                                              ; 1       ;
; AsyncSer_Rx:inst_Aux_Rx|bd_div~1                                                                              ; 1       ;
; AsyncSer_Rx:inst_Aux_Rx|DeNoise:inst_DeNoise|avg~2                                                            ; 1       ;
; AsyncSer_Rx:inst_Aux_Rx|DeNoise:inst_DeNoise|avg~1                                                            ; 1       ;
; AsyncSer_Rx:inst_Aux_Rx|DeNoise:inst_DeNoise|avg~0                                                            ; 1       ;
; AsyncSer_Rx:inst_Aux_Rx|Sync2FF:inst_Sync|meta_reg[0]                                                         ; 1       ;
; AsyncSer_Rx:inst_Con_Rx|Selector2~9                                                                           ; 1       ;
; AsyncSer_Rx:inst_Con_Rx|Selector2~8                                                                           ; 1       ;
; AsyncSer_Rx:inst_Con_Rx|Selector1~8                                                                           ; 1       ;
; AsyncSer_Rx:inst_Con_Rx|Selector1~7                                                                           ; 1       ;
; AsyncSer_Rx:inst_Con_Rx|FrameErr~1                                                                            ; 1       ;
; AsyncSer_Rx:inst_Con_Rx|bit_count[1]~5                                                                        ; 1       ;
; AsyncSer_Rx:inst_Con_Rx|bit_count[2]~4                                                                        ; 1       ;
; AsyncSer_Rx:inst_Con_Rx|Selector3~1                                                                           ; 1       ;
; AsyncSer_Rx:inst_Con_Rx|Selector3~0                                                                           ; 1       ;
; AsyncSer_Rx:inst_Con_Rx|bd_div~4                                                                              ; 1       ;
; AsyncSer_Rx:inst_Con_Rx|bd_div~3                                                                              ; 1       ;
; AsyncSer_Rx:inst_Con_Rx|bd_div~1                                                                              ; 1       ;
; AsyncSer_Rx:inst_Con_Rx|DeNoise:inst_DeNoise|avg~2                                                            ; 1       ;
; AsyncSer_Rx:inst_Con_Rx|DeNoise:inst_DeNoise|avg~1                                                            ; 1       ;
; AsyncSer_Rx:inst_Con_Rx|DeNoise:inst_DeNoise|avg~0                                                            ; 1       ;
; AsyncSer_Rx:inst_Con_Rx|Sync2FF:inst_Sync|meta_reg[0]                                                         ; 1       ;
; Timing:inst_Timing|count_con~4                                                                                ; 1       ;
; Timing:inst_Timing|count_con~3                                                                                ; 1       ;
; Timing:inst_Timing|count_con~2                                                                                ; 1       ;
; Timing:inst_Timing|count_con~1                                                                                ; 1       ;
; Timing:inst_Timing|count_con~0                                                                                ; 1       ;
; FIFOs:inst_FIFOs|rd_ptr[3][0]~21                                                                              ; 1       ;
; FIFOs:inst_FIFOs|rd_ptr[0][0]~20                                                                              ; 1       ;
; FIFOs:inst_FIFOs|rd_ptr[2][0]~19                                                                              ; 1       ;
; FIFOs:inst_FIFOs|rd_ptr[1][0]~18                                                                              ; 1       ;
; AsyncSer_Rx:inst_Con_Rx|reg[0]                                                                                ; 1       ;
; AsyncSer_Rx:inst_Aux_Rx|reg[0]                                                                                ; 1       ;
; FIFOs:inst_FIFOs|ram_wrdata~3                                                                                 ; 1       ;
; FIFOs:inst_FIFOs|ram_wrdata~2                                                                                 ; 1       ;
; AsyncSer_Rx:inst_Con_Rx|Data[1]                                                                               ; 1       ;
; AsyncSer_Rx:inst_Aux_Rx|Data[1]                                                                               ; 1       ;
; AsyncSer_Tx:inst_Con_Tx|Selector4~0                                                                           ; 1       ;
; FIFOs:inst_FIFOs|DataOut[0][3]                                                                                ; 1       ;
; AsyncSer_Tx:inst_Con_Tx|reg[4]                                                                                ; 1       ;
; OutExpander:inst_OutExpander|Selector4~0                                                                      ; 1       ;
; OutExpander:inst_OutExpander|reg[3]                                                                           ; 1       ;
; CRC16_XModem:inst_CRC16_XModem|Selector28~0                                                                   ; 1       ;
; I2C_Master:inst_I2C_Master|Selector5~1                                                                        ; 1       ;
; I2C_Master:inst_I2C_Master|Selector5~0                                                                        ; 1       ;
; I2C_Master:inst_I2C_Master|Selector1~1                                                                        ; 1       ;
; I2C_Master:inst_I2C_Master|Selector0~0                                                                        ; 1       ;
; I2C_Master:inst_I2C_Master|Selector1~0                                                                        ; 1       ;
; I2C_Master:inst_I2C_Master|Selector7~0                                                                        ; 1       ;
; i2c_tx_ackn~1                                                                                                 ; 1       ;
; i2c_tx_ackn~0                                                                                                 ; 1       ;
; I2C_Master:inst_I2C_Master|Selector24~0                                                                       ; 1       ;
; I2C_Master:inst_I2C_Master|Add0~2                                                                             ; 1       ;
; I2C_Master:inst_I2C_Master|Selector23~0                                                                       ; 1       ;
; I2C_Master:inst_I2C_Master|Add0~1                                                                             ; 1       ;
; I2C_Master:inst_I2C_Master|Selector25~0                                                                       ; 1       ;
; I2C_Master:inst_I2C_Master|Selector22~0                                                                       ; 1       ;
; I2C_Master:inst_I2C_Master|Add0~0                                                                             ; 1       ;
; Selector81~1                                                                                                  ; 1       ;
; Selector81~0                                                                                                  ; 1       ;
; I2C_Master:inst_I2C_Master|Selector4~0                                                                        ; 1       ;
; I2C_Master:inst_I2C_Master|state.ST_TXDN~0                                                                    ; 1       ;
; I2C_Master:inst_I2C_Master|Selector9~8                                                                        ; 1       ;
; I2C_Master:inst_I2C_Master|Selector9~7                                                                        ; 1       ;
; I2C_Master:inst_I2C_Master|Selector9~6                                                                        ; 1       ;
; I2C_Master:inst_I2C_Master|Selector9~3                                                                        ; 1       ;
; I2C_Master:inst_I2C_Master|Selector9~2                                                                        ; 1       ;
; Timing:inst_Timing|Strb_I2C~0                                                                                 ; 1       ;
; I2C_Master:inst_I2C_Master|Busy~0                                                                             ; 1       ;
; I2C_Master:inst_I2C_Master|Selector14~0                                                                       ; 1       ;
; SPI_Master:inst_SPI_Master|Busy~0                                                                             ; 1       ;
; CRC16_XModem:inst_CRC16_XModem|Selector8~0                                                                    ; 1       ;
; CRC16_XModem:inst_CRC16_XModem|Selector0~0                                                                    ; 1       ;
; CRC16_XModem:inst_CRC16_XModem|Selector1~0                                                                    ; 1       ;
; CRC16_XModem:inst_CRC16_XModem|Selector9~0                                                                    ; 1       ;
; I2C_Master:inst_I2C_Master|Selector15~0                                                                       ; 1       ;
; CRC16_XModem:inst_CRC16_XModem|Selector2~0                                                                    ; 1       ;
; CRC16_XModem:inst_CRC16_XModem|crc_reg~3                                                                      ; 1       ;
; I2C_Master:inst_I2C_Master|Selector16~0                                                                       ; 1       ;
; NMI_Control:inst_NMI_Control|mmap_on_nmi~1                                                                    ; 1       ;
; I2C_Master:inst_I2C_Master|Selector17~0                                                                       ; 1       ;
; SPI_Master:inst_SPI_Master|Selector3~0                                                                        ; 1       ;
; CRC16_XModem:inst_CRC16_XModem|Selector11~0                                                                   ; 1       ;
; CRC16_XModem:inst_CRC16_XModem|crc_reg~2                                                                      ; 1       ;
; CRC16_XModem:inst_CRC16_XModem|Selector4~0                                                                    ; 1       ;
; CRC16_XModem:inst_CRC16_XModem|Selector12~0                                                                   ; 1       ;
; AsyncSer_Rx:inst_Aux_Rx|FrameErr~0                                                                            ; 1       ;
; AsyncSer_Rx:inst_Con_Rx|FrameErr~0                                                                            ; 1       ;
; SPI_Master:inst_SPI_Master|Selector4~0                                                                        ; 1       ;
; I2C_Master:inst_I2C_Master|Selector18~0                                                                       ; 1       ;
; CRC16_XModem:inst_CRC16_XModem|Selector5~0                                                                    ; 1       ;
; CRC16_XModem:inst_CRC16_XModem|Selector13~0                                                                   ; 1       ;
; SPI_Master:inst_SPI_Master|Selector5~0                                                                        ; 1       ;
; I2C_Master:inst_I2C_Master|Selector19~0                                                                       ; 1       ;
; I2C_Master:inst_I2C_Master|Selector20~0                                                                       ; 1       ;
; CRC16_XModem:inst_CRC16_XModem|Selector6~0                                                                    ; 1       ;
; SPI_Master:inst_SPI_Master|Selector6~0                                                                        ; 1       ;
; CRC16_XModem:inst_CRC16_XModem|Selector14~0                                                                   ; 1       ;
; I2C_Master:inst_I2C_Master|Rx_Ackn~0                                                                          ; 1       ;
; I2C_Master:inst_I2C_Master|Selector21~2                                                                       ; 1       ;
; I2C_Master:inst_I2C_Master|Selector21~1                                                                       ; 1       ;
; I2C_Master:inst_I2C_Master|Selector21~0                                                                       ; 1       ;
; CRC16_XModem:inst_CRC16_XModem|Selector7~0                                                                    ; 1       ;
; SPI_Master:inst_SPI_Master|Selector7~0                                                                        ; 1       ;
; SPI_Master:inst_SPI_Master|Sync2FF:inst_Sync_sda|Output[0]                                                    ; 1       ;
; CRC16_XModem:inst_CRC16_XModem|Selector15~0                                                                   ; 1       ;
; SPI_Master:inst_SPI_Master|Selector2~0                                                                        ; 1       ;
; AsyncSer_Tx:inst_Aux_Tx|Selector5~0                                                                           ; 1       ;
; FIFOs:inst_FIFOs|DataOut[2][2]                                                                                ; 1       ;
; AsyncSer_Tx:inst_Aux_Tx|reg[3]                                                                                ; 1       ;
; AsyncSer_Rx:inst_Aux_Rx|Selector5~7                                                                           ; 1       ;
; AsyncSer_Rx:inst_Aux_Rx|Selector5~5                                                                           ; 1       ;
; AsyncSer_Rx:inst_Aux_Rx|Selector5~3                                                                           ; 1       ;
; AsyncSer_Rx:inst_Aux_Rx|Selector5~2                                                                           ; 1       ;
; FIFOs:inst_FIFOs|WrAck[3]~11                                                                                  ; 1       ;
; AsyncSer_Rx:inst_Aux_Rx|Selector4~5                                                                           ; 1       ;
; AsyncSer_Rx:inst_Aux_Rx|Selector4~4                                                                           ; 1       ;
; AsyncSer_Rx:inst_Aux_Rx|brgen~0                                                                               ; 1       ;
; AsyncSer_Rx:inst_Aux_Rx|DeNoise:inst_DeNoise|output_int~1                                                     ; 1       ;
; AsyncSer_Rx:inst_Aux_Rx|DeNoise:inst_DeNoise|output_int~0                                                     ; 1       ;
; AsyncSer_Rx:inst_Con_Rx|Selector5~0                                                                           ; 1       ;
; AsyncSer_Rx:inst_Con_Rx|Selector1~5                                                                           ; 1       ;
; AsyncSer_Rx:inst_Con_Rx|Selector1~3                                                                           ; 1       ;
; AsyncSer_Rx:inst_Con_Rx|Selector1~2                                                                           ; 1       ;
; FIFOs:inst_FIFOs|WrAck[1]~10                                                                                  ; 1       ;
; FIFOs:inst_FIFOs|WrAck[1]~9                                                                                   ; 1       ;
; AsyncSer_Rx:inst_Con_Rx|Selector2~5                                                                           ; 1       ;
; AsyncSer_Rx:inst_Con_Rx|Selector2~4                                                                           ; 1       ;
; AsyncSer_Rx:inst_Con_Rx|brgen~0                                                                               ; 1       ;
; AsyncSer_Rx:inst_Con_Rx|DeNoise:inst_DeNoise|output_int~1                                                     ; 1       ;
; AsyncSer_Rx:inst_Con_Rx|DeNoise:inst_DeNoise|output_int~0                                                     ; 1       ;
; Timing:inst_Timing|Equal2~1                                                                                   ; 1       ;
; Timing:inst_Timing|Equal2~0                                                                                   ; 1       ;
; AsyncSer_Tx:inst_Aux_Tx|br_div[1]~1                                                                           ; 1       ;
; AsyncSer_Tx:inst_Aux_Tx|br_div[2]~0                                                                           ; 1       ;
; FIFOs:inst_FIFOs|Selector2~4                                                                                  ; 1       ;
; FIFOs:inst_FIFOs|Selector2~3                                                                                  ; 1       ;
; FIFOs:inst_FIFOs|Selector2~2                                                                                  ; 1       ;
; FIFOs:inst_FIFOs|Selector2~1                                                                                  ; 1       ;
; FIFOs:inst_FIFOs|Selector2~0                                                                                  ; 1       ;
; FIFOs:inst_FIFOs|Selector3~4                                                                                  ; 1       ;
; FIFOs:inst_FIFOs|Selector3~3                                                                                  ; 1       ;
; FIFOs:inst_FIFOs|Selector3~2                                                                                  ; 1       ;
; FIFOs:inst_FIFOs|Selector3~1                                                                                  ; 1       ;
; FIFOs:inst_FIFOs|Selector3~0                                                                                  ; 1       ;
; FIFOs:inst_FIFOs|Selector4~4                                                                                  ; 1       ;
; FIFOs:inst_FIFOs|Selector4~3                                                                                  ; 1       ;
; FIFOs:inst_FIFOs|Selector4~2                                                                                  ; 1       ;
; FIFOs:inst_FIFOs|Selector4~1                                                                                  ; 1       ;
; FIFOs:inst_FIFOs|Selector4~0                                                                                  ; 1       ;
; FIFOs:inst_FIFOs|Selector5~4                                                                                  ; 1       ;
; FIFOs:inst_FIFOs|Selector5~3                                                                                  ; 1       ;
; FIFOs:inst_FIFOs|Selector5~2                                                                                  ; 1       ;
; FIFOs:inst_FIFOs|Selector5~1                                                                                  ; 1       ;
; FIFOs:inst_FIFOs|Selector5~0                                                                                  ; 1       ;
; FIFOs:inst_FIFOs|Selector6~4                                                                                  ; 1       ;
; FIFOs:inst_FIFOs|Selector6~3                                                                                  ; 1       ;
; FIFOs:inst_FIFOs|Selector6~2                                                                                  ; 1       ;
; FIFOs:inst_FIFOs|Selector6~1                                                                                  ; 1       ;
; FIFOs:inst_FIFOs|Selector6~0                                                                                  ; 1       ;
; FIFOs:inst_FIFOs|ram_wrdata~1                                                                                 ; 1       ;
; FIFOs:inst_FIFOs|ram_wrdata~0                                                                                 ; 1       ;
; AsyncSer_Rx:inst_Con_Rx|Data[0]                                                                               ; 1       ;
; AsyncSer_Rx:inst_Aux_Rx|Data[0]                                                                               ; 1       ;
; AsyncSer_Tx:inst_Con_Tx|Selector5~0                                                                           ; 1       ;
; FIFOs:inst_FIFOs|DataOut[0][2]                                                                                ; 1       ;
; AsyncSer_Tx:inst_Con_Tx|reg[3]                                                                                ; 1       ;
; OutExpander:inst_OutExpander|Selector3~0                                                                      ; 1       ;
; OutExpander:inst_OutExpander|reg[4]                                                                           ; 1       ;
; Selector76~0                                                                                                  ; 1       ;
; NMI_Control:inst_NMI_Control|Selector17~2                                                                     ; 1       ;
; NMI_Control:inst_NMI_Control|Selector18~1                                                                     ; 1       ;
; NMI_Control:inst_NMI_Control|Selector18~0                                                                     ; 1       ;
; trace_arm~0                                                                                                   ; 1       ;
; IntControl:inst_IntControl|pri_int_num[0]~1                                                                   ; 1       ;
; IntControl:inst_IntControl|qual_req[2]~0                                                                      ; 1       ;
; IntControl:inst_IntControl|pri_int_num[0]~0                                                                   ; 1       ;
; IntControl:inst_IntControl|pri~1                                                                              ; 1       ;
; int_ack~2                                                                                                     ; 1       ;
; tick_timer~2                                                                                                  ; 1       ;
; tick_timer~1                                                                                                  ; 1       ;
; tick_timer~0                                                                                                  ; 1       ;
; mmap_arm~0                                                                                                    ; 1       ;
; Selector73~0                                                                                                  ; 1       ;
; crc_strb~0                                                                                                    ; 1       ;
; crc_set_low~0                                                                                                 ; 1       ;
; CRC16_XModem:inst_CRC16_XModem|Selector26~4                                                                   ; 1       ;
; crc_set_high~0                                                                                                ; 1       ;
; I2C_Master:inst_I2C_Master|I2C_SDA~3                                                                          ; 1       ;
; I2C_Master:inst_I2C_Master|Selector26~1                                                                       ; 1       ;
; I2C_Master:inst_I2C_Master|Selector26~0                                                                       ; 1       ;
; I2C_Master:inst_I2C_Master|I2C_SDA~2                                                                          ; 1       ;
; I2C_Master:inst_I2C_Master|I2C_SDA~1                                                                          ; 1       ;
; I2C_Master:inst_I2C_Master|I2C_SCL~4                                                                          ; 1       ;
; I2C_Master:inst_I2C_Master|I2C_SCL~3                                                                          ; 1       ;
; I2C_Master:inst_I2C_Master|I2C_SCL~2                                                                          ; 1       ;
; I2C_Master:inst_I2C_Master|I2C_SCL~1                                                                          ; 1       ;
; Selector128~3                                                                                                 ; 1       ;
; Selector128~2                                                                                                 ; 1       ;
; FIFOs:inst_FIFOs|DataOut[1][7]                                                                                ; 1       ;
; FIFOs:inst_FIFOs|DataOut[3][7]                                                                                ; 1       ;
+---------------------------------------------------------------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-------------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------+----------------------+-----------------+-----------------+
; Name                                                                                                              ; Type ; Mode        ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF  ; Location   ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+-------------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------+----------------------+-----------------+-----------------+
; FIFOs:inst_FIFOs|FIFO_RAM:FIFO_RAM_inst|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ALTSYNCRAM ; AUTO ; Single Port ; Single Clock ; 512          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 4096 ; 128                         ; 8                           ; --                          ; --                          ; 1024                ; 1    ; None ; M4K_X11_Y6 ; Don't care           ; Don't care      ; Don't care      ;
+-------------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 1,203 / 15,666 ( 8 % ) ;
; C16 interconnects           ; 14 / 812 ( 2 % )       ;
; C4 interconnects            ; 589 / 11,424 ( 5 % )   ;
; Direct links                ; 244 / 15,666 ( 2 % )   ;
; Global clocks               ; 2 / 8 ( 25 % )         ;
; Local interconnects         ; 703 / 4,608 ( 15 % )   ;
; R24 interconnects           ; 19 / 652 ( 3 % )       ;
; R4 interconnects            ; 662 / 13,328 ( 5 % )   ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 13.12) ; Number of LABs  (Total = 82) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 2                            ;
; 2                                           ; 1                            ;
; 3                                           ; 2                            ;
; 4                                           ; 1                            ;
; 5                                           ; 3                            ;
; 6                                           ; 0                            ;
; 7                                           ; 1                            ;
; 8                                           ; 3                            ;
; 9                                           ; 4                            ;
; 10                                          ; 0                            ;
; 11                                          ; 1                            ;
; 12                                          ; 1                            ;
; 13                                          ; 8                            ;
; 14                                          ; 7                            ;
; 15                                          ; 13                           ;
; 16                                          ; 35                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 2.16) ; Number of LABs  (Total = 82) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 64                           ;
; 1 Clock                            ; 77                           ;
; 1 Clock enable                     ; 22                           ;
; 1 Sync. clear                      ; 1                            ;
; 1 Sync. load                       ; 1                            ;
; 2 Clock enables                    ; 12                           ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 19.35) ; Number of LABs  (Total = 82) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 1                            ;
; 3                                            ; 1                            ;
; 4                                            ; 1                            ;
; 5                                            ; 0                            ;
; 6                                            ; 2                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 2                            ;
; 10                                           ; 1                            ;
; 11                                           ; 1                            ;
; 12                                           ; 1                            ;
; 13                                           ; 0                            ;
; 14                                           ; 4                            ;
; 15                                           ; 3                            ;
; 16                                           ; 2                            ;
; 17                                           ; 4                            ;
; 18                                           ; 6                            ;
; 19                                           ; 5                            ;
; 20                                           ; 4                            ;
; 21                                           ; 10                           ;
; 22                                           ; 8                            ;
; 23                                           ; 6                            ;
; 24                                           ; 5                            ;
; 25                                           ; 4                            ;
; 26                                           ; 3                            ;
; 27                                           ; 0                            ;
; 28                                           ; 2                            ;
; 29                                           ; 2                            ;
; 30                                           ; 1                            ;
; 31                                           ; 0                            ;
; 32                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 6.88) ; Number of LABs  (Total = 82) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 8                            ;
; 2                                               ; 8                            ;
; 3                                               ; 4                            ;
; 4                                               ; 5                            ;
; 5                                               ; 2                            ;
; 6                                               ; 15                           ;
; 7                                               ; 4                            ;
; 8                                               ; 11                           ;
; 9                                               ; 4                            ;
; 10                                              ; 5                            ;
; 11                                              ; 5                            ;
; 12                                              ; 5                            ;
; 13                                              ; 1                            ;
; 14                                              ; 2                            ;
; 15                                              ; 1                            ;
; 16                                              ; 1                            ;
; 17                                              ; 0                            ;
; 18                                              ; 0                            ;
; 19                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 13.51) ; Number of LABs  (Total = 82) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 1                            ;
; 3                                            ; 2                            ;
; 4                                            ; 5                            ;
; 5                                            ; 8                            ;
; 6                                            ; 3                            ;
; 7                                            ; 5                            ;
; 8                                            ; 4                            ;
; 9                                            ; 1                            ;
; 10                                           ; 5                            ;
; 11                                           ; 4                            ;
; 12                                           ; 3                            ;
; 13                                           ; 2                            ;
; 14                                           ; 7                            ;
; 15                                           ; 3                            ;
; 16                                           ; 2                            ;
; 17                                           ; 2                            ;
; 18                                           ; 2                            ;
; 19                                           ; 5                            ;
; 20                                           ; 1                            ;
; 21                                           ; 3                            ;
; 22                                           ; 2                            ;
; 23                                           ; 1                            ;
; 24                                           ; 2                            ;
; 25                                           ; 1                            ;
; 26                                           ; 1                            ;
; 27                                           ; 2                            ;
; 28                                           ; 1                            ;
; 29                                           ; 1                            ;
; 30                                           ; 3                            ;
+----------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; I/O             ; RClk                 ; 6.5               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+---------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                         ;
+-----------------+-------------------------------------------------+-------------------+
; Source Register ; Destination Register                            ; Delay Added in ns ;
+-----------------+-------------------------------------------------+-------------------+
; RDn             ; NMI_Control:inst_NMI_Control|bus_state.BST_NACK ; 2.421             ;
; M1n             ; NMI_Control:inst_NMI_Control|bus_state.BST_NACK ; 2.417             ;
; D[4]            ; D[4]~reg0                                       ; 1.024             ;
; WRn             ; NMI_Control:inst_NMI_Control|bus_state.BST_NACK ; 0.634             ;
+-----------------+-------------------------------------------------+-------------------+
Note: This table only shows the top 4 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device EP2C5T144C8 for design "main"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C5T144I8 is compatible
    Info (176445): Device EP2C8T144C8 is compatible
    Info (176445): Device EP2C8T144I8 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location 1
    Info (169125): Pin ~nCSO~ is reserved at location 2
    Info (169125): Pin ~LVDS41p/nCEO~ is reserved at location 76
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (332104): Reading SDC File: 'ZARC.sdc'
Warning (332153): Family doesn't support jitter analysis.
Warning (332061): Virtual clock CPU_CLK_virt is never referenced in any input or output delay assignment.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 4 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  125.000      CPU_CLK
    Info (332111):  125.000 CPU_CLK_virt
    Info (332111):   20.000         RClk
    Info (332111):   20.000    RClk_virt
Info (176353): Automatically promoted node RClk (placed in PIN 17 (CLK0, LVDSCLK0p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node Sync2FF:inst_Synch_Rst|Output[0] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node nmi_mode_clr
        Info (176357): Destination node IntControl:inst_IntControl|cpu_clk_d
        Info (176357): Destination node tick_int_req
        Info (176357): Destination node NMI_Control:inst_NMI_Control|nmi_req
        Info (176357): Destination node tick_int_sw_clr
        Info (176357): Destination node IntControl:inst_IntControl|Service[4]
        Info (176357): Destination node fifos_rdreq[1]~0
        Info (176357): Destination node fifos_rdreq[1]~1
        Info (176357): Destination node FIFOs:inst_FIFOs|op_fifo[1]~4
        Info (176357): Destination node fifos_rdreq[3]~3
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 19 registers into blocks of type I/O
    Extra Info (176220): Created 3 register duplicates
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 4% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 7% of the available device resources in the region that extends from location X0_Y0 to location X13_Y14
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 1.03 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 29 output pins without output pin load capacitance assignment
    Info (306007): Pin "D[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "D[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "D[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "D[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "D[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "D[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "D[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "D[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RTC_SCL" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RTC_SDA" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LED_D2n" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LED_D4n" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LED_D5n" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOWAITn" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MMAP_ENn" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MMAP_IO_SELn" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "INT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "NMI" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PNL_DAT_RDn" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OX_DATA" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OX_SRCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OX_RCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "CTxDn" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "CRTSn" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ATxDn" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ARTSn" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SPI_CSn" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SPI_SCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SPI_MOSI" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:00
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file D:/merli/Documents/Merlin/ZARC_Z80_Box/FPGA/Firmware/output_files/main.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 5229 megabytes
    Info: Processing ended: Sun Nov 21 15:58:05 2021
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:06


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/merli/Documents/Merlin/ZARC_Z80_Box/FPGA/Firmware/output_files/main.fit.smsg.


