# 哈工大计算机学院-计算机设计与实验-实验
### 说明：

实现代码为VHDL语言，receive为整合后的工程文件，它实现的功能为：串行接口中接收控制逻辑的设计。其他的文件夹实现的是各个小部件的设计，count4为计数器，decode4为译码器，sreg移位寄存器，reg8锁存器。工程文件下载后直接可用，实验具体要求见ppt文件。
<br>

注：觉得有帮助的Star一下，如果有疑问或代码不好用欢迎随时骚扰我：zhangmingshuai3@qq.com