[Inputs]
CLK
CE
=D[7:0]=
[Outputs]
PWM
[BiDir]
[ATTRIBUTES]
VeriModel PWM_Verilog

