//Testbench 
module mux4x1_test; 
 wire out; 
 reg a,b,c,d,s0,s1; 
 mux4x1_dataflow name(.out(out), .a(a), .b(b), .c(c), .d(d), .s0(s0), .s1(s1)); 
 initial 
 begin 
 a=1;b=0;c=0;d=0;s0=0;s1=0;#10 
 a=0;b=1;c=0;d=0;s0=1;s1=0;#10 
 a=0;b=0;c=1;d=0;s0=0;s1=1;#10 
 a=0;b=0;c=0;d=1;s0=1;s1=1;#10 
 $finish; 
 end 
endmodule 
