#  CA-IS3740VLN 高速四通道数字隔离器


# 1. 产品特性
• 信号传输速率：DC to 150Mbps
• 宽电源电压范围：1.8V to 5.5V
• 宽温度范围：-40°C to 125°C
• 无需启动初始化
• 默认输出高电平和低电平选项
• 优异的电磁抗扰度
• 高 CMTI：±150kV/µs (典型值)
• 低功耗，(典型值): 
▪ 电流为 1.5mA/通道（@5V， 1Mbps ）
▪ 电流为 6.6mA/通道（@5V， 100Mbps ）
• 精确时序 (典型值)
▪ 12ns 传播延迟
▪ 1ns 脉冲宽度失真
▪ 2ns 传播延迟偏差
▪ 5ns 最小脉冲宽度
• 高达 5kVRMS 的隔离电压
• 隔离栅寿命：>40 年
• 具有使能端的三态输出
• 施密特触发器输入
• 窄体 SOIC16-NB(N)封装，符合 RoHS 标准


# 2. 应用
• 工业自动化
• 电机控制
• 医疗电子
• 隔离开关电源
• 太阳能逆变器
• 隔离 ADC，DAC


# 3. 概述
CA-IS3740VLN 是一款高性能四通道数字隔离器，具有精
确的时序特性和低电源损耗。 在隔离 CMOS 数字 I/O 时，
CA-IS3740VLN 器件可提供高电磁抗扰度和低辐射。 所
有器件版本均具有施密特触发器输入，可实现高抗噪性
能。 每条隔离通道的逻辑输入和输出缓冲器均由二氧
化硅 (SiO2) 绝缘栅隔离。 CA-IS3740VLN 四个通道都在同
一个方向上，输出侧（B 侧）具有输出使能；具有故障
安全模式选项。 如果输入侧电压或信号丢失，CAIS3740VLN，默认输出为低。
CA-IS3740VLN 器件具有高绝缘能力，有助于防止数据总
线或其他电路上的噪声和浪涌进入本地接地端，从而干
扰或损坏敏感电路。 高 CMTI 能力有望保证数字信号的
正确传输。CA-IS3740VLN 器件采用 16 引脚窄体 SOIC 封
装。 CA-IS3740VLN 具有 3.75kVRMS 的隔离额定值。
器件信息
---table begin---
Table tile:CA-IS3740VLN器件信息表
| 零件号     | 封装       | 封装尺寸(标称值) |
|------------|------------|------------------|
| CA-IS3740VLN  | SOIC8 (S)  | 9.90 mm × 3.90 mm |
---table end---



# 6. 引脚功能描述
表 6-1 CA-IS3740VLN 引脚功能描述
---table begin---
Table tile:CA-IS3740VLN引脚功能描述表
| 引脚名称 | 引脚编号 | 类型     | 描述                                        |
|----------|-----------|----------|---------------------------------------------|
| VDDA     | 1         | 电源     | A 侧电源电压                                |
| GNDA     | 2         | 地       | A 侧接地基准点                              |
| VI1      | 3         | 逻辑输入 | A 侧逻辑输入                                |
| VI2      | 4         | 逻辑输入 | A 侧逻辑输入                                |
| VI3      | 5         | 逻辑输入/输出 | A 侧逻辑输入/输出                        |
| VI4      | 6         | 逻辑输入/输出 | A 侧逻辑输入/输出                        |
| NC1      | 7         | 逻辑输入 | 无内部连接                                 |
| GNDA     | 8         | 地       | A 侧接地基准点                              |
| GNDB     | 9         | 地       | B 侧接地基准点                              |
| ENB2     | 10        | 逻辑输入 | B 侧输出使能，高电平或悬空有效，低电平关闭输出 |
| VO4      | 11        | 逻辑输入/输出 | B 侧逻辑输出                              |
| VO3      | 12        | 逻辑输入/输出 | B 侧逻辑输出                              |
| VO2      | 13        | 逻辑输出 | B 侧逻辑输出                                |
| VO1      | 14        | 逻辑输出 | B 侧逻辑输出                                |
| GNDB     | 15        | 地       | B 侧接地基准点                              |
| VDDB     | 16        | 电源     | B 侧电源电压                                |

备注:
1. 无连接。这些引脚没有内部连接。它们可以悬空，连接到VDD或连接到GND。
2. 输出使能ENB可用于多路复用，时钟同步或其他输出控制。表9-2中列出了每种隔离器产品的ENB逻辑运算。这些输入在内部上拉至本地VDD，允许它们连接到外部逻辑电平（高或低）或悬空。为了最大限度地降低噪声耦合，如果它们悬空，请不要将电路走线连接到ENB。如果未使用ENB，建议将它们连接到外部逻辑电平，特别是如果CA-IS3740VLN在嘈杂的环境中运行。

---table end---



# 7 .产品规格
# 7.1. 绝对最大定额值
---table begin---
Table tile:CA-IS3740VLN绝对最大定额值表
参数 | 最小值 | 最大值 | 单位
--- | --- | --- | ---
VDDA, VDDB | -0.5 | 7.0 | V
Vin | -0.5 | VDD+0.53 | V
IO | -20 | 20 | mA
TJ | | 150 | °C
TSTG | -65 | 150 | °C
备注: | | | 
1. 等于或超出上述绝对最大额定值可能会导致产品永久性损坏。这只是额定最值，并不能以这些条件或者在任何其它超出本技术规范操作章节中所示规格的条件下，推断产品能否正常工作。长期在超出最大额定值条件下工作会影响产品的可靠性。
2. 除差分 I / O 总线电压以外的所有电压值，均相对于本地接地端子（GNDA 或 GNDB），并且是峰值电压值。
3. 最大电压不得超过 7 V。
---table end---


#  7.2. ESD 额定值
---table begin---
Table tile:CA-IS3740VLNESD 额定值表
参数 | 数值 | 单位
--- | --- | ---
VESD 静电放电 人体模型 (HBM) | ±6000 | V
V 组件充电模式(CDM) | ±2000 | V
---table end---


# 7.3. 建议工作条件
---table begin---
Table tile:CA-IS3740VLN建议工作条件表
参数 | 最小值 | 典型值 | 最大值 | 单位
--- | --- | --- | --- | ---
VDDA, VDDB 电源电压 | 1.7 | 1.8/2.5/3.3/5.0 | 5.5 | V
VDD（UVLO+） VDD | 1.5 | 1.57 | 1.64 | V
VDD（UVLO-） VDD | 1.4 | 1.49 | 1.5 | V
VHYS（UVLO） VDD | 50 | 80 | 100 | mV
IOH 高电平输出电流 | - | - | - | 
VDDO = 5V | -4 | - | - | mA
VDDO = 3.3V | -2 | - | - | mA
VDDO = 2.5V | -1 | - | - | mA
VDDO = 1.8V | -1 | - | - | mA
IOL 低电平输出电流 | - | - | - | 
VDDO = 5V | 4 | - | - | mA
VDDO = 3.3V | 2 | - | - | mA
VDDO = 2.5V | 1 | - | - | mA
VDDO = 1.8V | 1 | - | - | mA
VIH 输入阈值逻辑高电平 | 1.5 | - | - | V
VIL 输入阈值逻辑低电平 | 0.8 | - | - | V
DR 信号传输速率 | 0 | - | 150 | Mbps
TA 环境温度 | -40 | 27 | 125 | °C
备注 | - | - | - | 
1. VDDO = 输出侧 VDD | - | - | - | 
---table end---


# 7.4. 热量信息
---table begin---
Table tile:CA-IS3740VLN热量信息表
热量表 CA-IS3740VLN 单位
RθJA IC 结至环境的热阻 96.2 °C/W
---table end---

# 7.5. 额定功率
---table begin---
Table tile:CA-IS3740VLN额定功率表
参数 | 测试条件 | 最小值 | 典型值 | 最大值 | 单位
--- | --- | --- | --- | --- | ---
PD 最大功耗 | VDDA = VDDB = 5.5 V, CL = 15 pF, TJ = 150°C, 输入 75MHz 50% 占空比方波 | - | - | 334 mW
PDA A 侧的最大功耗 | - | - | - | 36 mW
PDB B 侧的最大功耗 | - | - | - | 298 mW
---table end---

                         
# 7.6. 隔离特性
---table begin---
Table tile:CA-IS3740VLN隔离特性表
参数 | 测试条件 | 数值 | 单位
--- | --- | --- | ---
CLR 外部气隙（间隙） | 测量输入端至输出端，隔空最短距离 | 4 mm
CPG 外部爬电距离 | 测量输入端至输出端，沿壳体最短距离 | 4 mm
DTI 隔离距离 | 最小内部间隙（内部距离) | 19 μm
CTI 相对漏电指数 | DIN EN 60112 (VDE 0303-11); IEC 60112 | >600 V
材料组 | 依据 IEC 60664-1 | I
IEC 60664-1 过压类别 | 额定市电电压≤ 300 VRMS | I-III
额定市电电压≤ 400 VRMS | I-III
额定市电电压 ≤ 600 VRMS | n/a
DIN V VDE V 0884-11:2017-012 | - | - | -
VIORM 最大重复峰值隔离电压 | 交流电压(双极) | 566 VPK
VIOWM 最大工作隔离电压 | 交流电压; 时间相关的介质击穿 (TDDB) 测试 | 400 VRMS
直流电压 | 566 VDC
VIOTM 最大瞬态隔离电压 | VTEST = VIOTM, t = 60 s (认证); VTEST = 1.2 × VIOTM, t= 1 s (100% 产品测试) | 5300 VPK
VIOSM 最大浪涌隔离电压 | 测试方法 依据 IEC 60065, 1.2/50 μs 波形, VTEST = 1.6 × VIOSM (生产测试) | 5000 VPK
qpd 表征电荷 | 方法 a，输入/输出安全测试子类 2/3 后， Vini = VIOTM, tini = 60 s; Vpd(m) = 1.2 × VIORM, tm = 10 s | ≤5 pC
方法 a，环境测试子类 1 后， Vini = VIOTM, tini = 60 s; Vpd(m) = 1.6 × VIORM, tm = 10 s | ≤5 pC
方法 b1, 常规测试 (100% 生产测试) 和前期 预处理(抽样测试) | Vini = 1.2 × VIOTM, tini = 1 s; Vpd(m) = 1.875 × VIORM, tm = 1 s | ≤5 pC
CIO 栅电容, 输入到输出 | VIO = 0.4 × sin (2πft), f = 1 MHz | ~0.5 pF
RIO 绝缘电阻 | VIO = 500 V, TA = 25°C | >1012 Ω
VIO = 500 V, 100°C ≤ TA ≤ 125°C | >1011 Ω
VIO = 500 V at TS = 150°C | >109 Ω
污染度 | UL 1577 | - | -
VISO 最大隔离电压 | VTEST = VISO , t = 60 s (认证), VTEST = 1.2 × VISO , t = 1 s (100%生产测试) | 3750 VRMS
---table end---


# 7.7. 安全相关认证
---table begin---
Table tile:CA-IS3740VLN安全相关认证表
| 认证标准                            | 认证状态    |
| --------------------------------- | ----------- |
| DIN V VDE V 0884-11:2017-01       | 申请中      |
| UL1577 器件程序认证               | 申请中      |
| GB4943.1-2011 和 GB 8898-2011     | 申请中      |
| EN/IEC 61010-1:2010 (3rd Ed)      | 申请中      |
| EN/IEC 62368-1:2014+A11:2017      | 申请中      |

---table end---


# 7.8. 电气特性
# 7.8.1. VDDA = VDDB = 5 V ± 10%, TA = -40 to 125°C
---table begin---
Table tile:CA-IS3740VLN VDDA = VDDB = 5 V ± 10%, TA = -40 to 125°C表
参数  | 测试条件                        | 最小值 | 典型值 | 最大值 | 单位
------|---------------------------------|--------|--------|--------|----
VOH   | 输出电压逻辑高电平 IOH = -4mA   | -0.4   | 4.8    | V
VOL   | 输出电压逻辑低电平 IOL = 4mA    | 0.2    | 0.4    | V
VIT+(IN) | 输入高电平                  | 2      |        | V
VIT-(IN) | 输入低电平                  | 0.8    |        | V
IIH   | 输入高电平漏电流 VIH = VDDA     | 20     |        | µA
IIL   | 输入低电平漏电流 VIL = 0 V      | -20    |        | µA
ZO    | 输出阻抗                      | 2      | 50     | Ω
CMTI  | 共模瞬变抗扰度 VI = VDDI1 or 0 V, VCM = 1200 V | 100 | 150 | kV/µs
CI    | 输入电容 VI = VDD/2 + 0.4×sin(2πft), f = 1 MHz, VDD = 5 V | 2 | pF

备注:
1. VDDI = 输入侧 VDD, VDDO = 输出侧 VDD
2. 正常隔离器通道的输出阻抗约为 50Ω±40％。
3. 从引脚到地测量。
---table end---


# 7.8.2. VDDA = VDDB = 3点3 V ± 10%, TA = -40 to 125°C
---table begin---
Table tile:CA-IS3740VLN VDDA = VDDB = 3.3 V ± 10%, TA = -40 to 125°C表
参数  | 测试条件                        | 最小值 | 典型值 | 最大值 | 单位
------|---------------------------------|--------|--------|--------|----
VOH   | 输出电压逻辑高电平 IOH = -4mA   | -0.4   | 3.1    | V
VOL   | 输出电压逻辑低电平 IOL = 4mA    | 0.2    | 0.4    | V
VIT+(IN) | 输入高电平                  | 2      |        | V
VIT-(IN) | 输入低电平                  | 0.8    |        | V
IIH   | 输入高电平漏电流 VIH = VDDA     | 20     |        | µA
IIL   | 输入低电平漏电流 VIL = 0 V      | -20    |        | µA
ZO    | 输出阻抗                      | 2      | 50     | Ω
CMTI  | 共模瞬变抗扰度 VI = VDDI1 or 0 V, VCM = 1200 V | 100 | 150 | kV/µs
CI    | 输入电容 VI = VDD/2 + 0.4×sin(2πft), f = 1 MHz, VDD = 3.3 V | 2 | pF

备注:
1. VDDI = 输入侧 VDD, VDDO = 输出侧 VDD
2. 正常隔离器通道的输出阻抗约为 50Ω±40％。
3. 从引脚到地测量。
---table end---


# 7.8.3. VDDA = VDDB = 2点5 V ± 5%, TA = -40 to 125°C
---table begin---
Table tile:CA-IS3740VLN VDDA = VDDB = 2.5 V ± 5%, TA = -40 to 125°C表
参数  | 测试条件                        | 最小值 | 典型值 | 最大值 | 单位
------|---------------------------------|--------|--------|--------|----
VOH   | 输出电压逻辑高电平 IOH = -4mA   | -0.4   | 2.3    | V
VOL   | 输出电压逻辑低电平 IOL = 4mA    | 0.2    | 0.4    | V
VIT+(IN) | 输入高电平                  | 2      |        | V
VIT-(IN) | 输入低电平                  | 0.8    |        | V
IIH   | 输入高电平漏电流 VIH = VDDA     | 20     |        | µA
IIL   | 输入低电平漏电流 VIL = 0 V      | -20    |        | µA
ZO    | 输出阻抗                      | 2      | 50     | Ω
CMTI  | 共模瞬变抗扰度 VI = VDDI1 or 0 V, VCM = 1200 V | 100 | 150 | kV/µs
CI    | 输入电容 VI = VDD/2 + 0.4×sin(2πft), f = 1 MHz, VDD = 2.5 V | 2 | pF

备注:
1. VDDI = 输入侧 VDD, VDDO = 输出侧 VDD
2. 正常隔离器通道的输出阻抗约为 50Ω±40％。
3. 从引脚到地测量。
---table end---


# 7.8.4. VDDA = VDDB = 1点8 V ± 5%, TA = -40 to 125°C
---table begin---
Table tile:CA-IS3740VLN VDDA = VDDB = 1.8 V ± 5%, TA = -40 to 125°C表
参数  | 测试条件                        | 最小值 | 典型值 | 最大值 | 单位
------|---------------------------------|--------|--------|--------|----
VOH   | 输出电压逻辑高电平 IOH = -1mA  | -0.4   | 1.6    | V
VOL   | 输出电压逻辑低电平 IOL = 1mA   | 0.2    | 0.4    | V
VIT+(IN) | 输入高电平                  | 1.5    |        | V
VIT-(IN) | 输入低电平                  | 0.8    |        | V
IIH   | 输入高电平漏电流 VIH = VDDA    | 20     |        | µA
IIL   | 输入低电平漏电流 VIL = 0 V     | -20    |        | µA
ZO    | 输出阻抗                      | 2      | 50     | Ω
CMTI  | 共模瞬变抗扰度 VI = VDDI1 or 0 V, VCM = 1200 V | 50 | 100 | kV/µs
CI    | 输入电容 VI = VDD/2 + 0.4×sin(2πft), f = 1 MHz, VDD = 2.5 V | 2 | pF

备注:
1. VDDI = 输入侧 VDD, VDDO = 输出侧 VDD
2. 正常隔离器通道的输出阻抗约为 50Ω±40％。
3. 从引脚到地测量。
---table end---


# 7.9. 电源电流特性
# 7.9.1. VDDA = VDDB = 5 V ± 10%, TA = -40 to 125°C
---table begin---
Table tile:CA-IS3740VLN VDDA = VDDB = 5 V ± 10%, TA = -40 to 125°C表
参数           | 测试条件                                    | 最小值 | 典型值 | 最大值 | 单位
--------------|---------------------------------------------|--------|--------|--------|----
电源电流       | 使能关断                                    |        |        |        |
IDDA (CA-IS3740VLS) | ENB = 0 V; VIN = 0V                  | 1.3    | 2.1    | mA
IDDB (CA-IS3740VLS) | ENB = 0 V; VIN = 0V                  | 2.5    | 3.5    | mA
IDDA (CA-IS3740VLS) | ENB = 0 V; VIN = VDDA               | 6.4    | 9.5    | mA
IDDB (CA-IS3740VLS) | ENB = 0 V; VIN = VDDA               | 2.7    | 3.6    | mA

电源电流       | 直流信号                                    |        |        |        |
IDDA (CA-IS3740VLS) | ENB = VDDB; VIN = 0V                 | 1.3    | 2.1    | mA
IDDB (CA-IS3740VLS) | ENB = VDDB; VIN = 0V                 | 2.7    | 3.9    | mA
IDDA (CA-IS3740VLS) | ENB = VDDB; VIN = VDDA              | 6.4    | 9.5    | mA
IDDB (CA-IS3740VLS) | ENB = VDDB; VIN = VDDA              | 2.7    | 4.0    | mA

电源电流       | 交流信号                                    |        |        |        |
IDDA (CA-IS3740VLS) | ENB = VDDB; 所有通道输入 50%占空比，幅值为 5V 的方波;每个通道 CL = 15 pF |        |        |    
1Mbps (500kHz)     |                                        | 3.9    | 5.8    | mA
IDDB (CA-IS3740VLS) |                                        | 4.4    | 6.1    | mA
10Mbps (5MHz)     |                                        | 3.9    | 5.8    | mA
IDDB (CA-IS3740VLS) |                                        | 18.7   | 24.8   | mA
100Mbps (50MHz)   |                                        | 4.7    | 6.8    | mA
IDDB (CA-IS3740VLS) |                                        | 41.0   | 54.7   | mA

备注:
1. VDDI = 输入侧 VDD
---table end---


# 7.9.2. VDDA = VDDB = 3点3 V ± 10%, TA = -40 to 125°C
---table begin---
Table tile:CA-IS3740VLN VDDA = VDDB = 3.3 V ± 10%, TA = -40 to 125°C表
参数           | 测试条件                                    | 最小值 | 典型值 | 最大值 | 单位
--------------|---------------------------------------------|--------|--------|--------|----
电源电流       | 使能关断                                    |        |        |        |
IDDA (CA-IS3740VLS) | ENB = 0 V; VIN = 0V                  | 1.4    | 2.0    | mA
IDDB (CA-IS3740VLS) | ENB = 0 V; VIN = 0V                  | 2.4    | 3.5    | mA
IDDA (CA-IS3740VLS) | ENB = 0 V; VIN = VDDA               | 6.3    | 9.5    | mA
IDDB (CA-IS3740VLS) | ENB = 0 V; VIN = VDDA               | 2.4    | 3.6    | mA

电源电流       | 直流信号                                    |        |        |        |
IDDA (CA-IS3740VLS) | ENB = VDDB; VIN = 0V                 | 1.4    | 2.0    | mA
IDDB (CA-IS3740VLS) | ENB = VDDB; VIN = 0V                 | 2.6    | 3.7    | mA
IDDA (CA-IS3740VLS) | ENB = VDDB; VIN = VDDA              | 6.2    | 9.3    | mA
IDDB (CA-IS3740VLS) | ENB = VDDB; VIN = VDDA              | 2.6    | 3.8    | mA

电源电流       | 交流信号                                    |        |        |        |
IDDA (CA-IS3740VLS) | ENB = VDDB; 所有通道输入 50%占空比，幅值为 3.3V 的方波;每个通道 CL = 15 pF |        |        |    
1Mbps (500kHz)     |                                        | 3.8    | 5.7    | mA
IDDB (CA-IS3740VLS) |                                        | 3.7    | 5.1    | mA
10Mbps (5MHz)     |                                        | 3.8    | 5.7    | mA
IDDB (CA-IS3740VLS) |                                        | 13.2   | 17.5   | mA
100Mbps (50MHz)   |                                        | 4.6    | 6.8    | mA
IDDB (CA-IS3740VLS) |                                        | 28.7   | 38.3   | mA

备注:
1. VDDI = 输入侧 VDD
---table end---


# 7.9.3. VDDA = VDDB = 2点5 V ± 5%, TA = -40 to 125°C
---table begin---
Table tile:CA-IS3740VLN VDDA = VDDB = 2.5 V ± 5%, TA = -40 to 125°C表
参数           | 测试条件                                    | 最小值 | 典型值 | 最大值 | 单位
--------------|---------------------------------------------|--------|--------|--------|----
电源电流       | 使能关断                                    |        |        |        |
IDDA (CA-IS3740VLS) | ENB = 0 V; VIN = 0V                  | 1.4    | 2.0    | mA
IDDB (CA-IS3740VLS) | ENB = 0 V; VIN = 0V                  | 2.4    | 3.4    | mA
IDDA (CA-IS3740VLS) | ENB = 0 V; VIN = VDDA               | 6.3    | 9.3    | mA
IDDB (CA-IS3740VLS) | ENB = 0 V; VIN = VDDA               | 2.4    | 3.5    | mA

电源电流       | 直流信号                                    |        |        |        |
IDDA (CA-IS3740VLS) | ENB = VDDB; VIN = 0V                 | 1.4    | 2.0    | mA
IDDB (CA-IS3740VLS) | ENB = VDDB; VIN = 0V                 | 2.5    | 3.6    | mA
IDDA (CA-IS3740VLS) | ENB = VDDB; VIN = VDDA              | 6.3    | 9.3    | mA
IDDB (CA-IS3740VLS) | ENB = VDDB; VIN = VDDA              | 2.5    | 3.7    | mA

电源电流       | 交流信号                                    |        |        |        |
IDDA (CA-IS3740VLS) | ENB = VDDB; 所有通道输入 50%占空比，幅值为 2.5V 的方波;每个通道 CL = 15 pF |        |        |    
1Mbps (500kHz)     |                                        | 3.8    | 5.6    | mA
IDDB (CA-IS3740VLS) |                                        | 3.4    | 4.7    | mA
10Mbps (5MHz)     |                                        | 3.8    | 5.6    | mA
IDDB (CA-IS3740VLS) |                                        | 10.6   | 14.1   | mA
100Mbps (50MHz)   |                                        | 4.7    | 7.0    | mA
IDDB (CA-IS3740VLS) |                                        | 22.4   | 30.0   | mA

备注:
1. VDDI = 输入侧 VDD
---table end---


# 7.9.4. VDDA = VDDB = 1点8 V ± 5%, TA = -40 to 125°C
---table begin---
Table tile:CA-IS3740VLN VDDA = VDDB = 1.8 V ± 5%, TA = -40 to 125°C表
| 参数              | 测试条件                                              | 电源电流 (mA) |
|-------------------|-----------------------------------------------------|--------------|
| CA-IS3740VLN      | 电源电流 – 使能关断                                   |              |
|                   | ENB = 0 V; VIN = 0V (CA-IS3740VLS)                   |              |
| IDDA              | 最小值: 1.4 典型值: 2.0 最大值:                     |              |
| IDDB              | 最小值: 2.4 典型值: 3.4 最大值:                     |              |
|                   | ENB = 0 V; VIN = VDDA (CA-IS3740VLS)                 |              |
| IDDA              | 最小值: 6.3 典型值: 9.3 最大值:                     |              |
| IDDB              | 最小值: 2.4 典型值: 3.5 最大值:                     |              |
|                   | 电源电流 – 直流信号                                   |              |
| ENB = VDDB; VIN = 0V (CA-IS3740 VLS) |                     |              |
| IDDA              | 最小值: 1.4 典型值: 2.0 最大值:                     |              |
| IDDB              | 最小值: 2.5 典型值: 3.6 最大值:                     |              |
| ENB = VDDB; VIN = VDDA (CA-IS3740 VLS) |                     |              |
| IDDA              | 最小值: 6.3 典型值: 9.3 最大值:                     |              |
| IDDB              | 最小值: 2.5 典型值: 3.7 最大值:                     |              |
|                   | 电源电流 – 交流信号                                   |              |
| ENB = VDDB; 所有通道输入 50% 占空比，幅值为 2.5V 的方波;每个通道 CL = 15 pF | | |
| 1Mbps (500kHz)    | IDDA 最小值: 3.8 典型值: 5.6 IDDB 最小值: 3.4 最大值: 4.7 | |
| 10Mbps (5MHz)     | IDDA 最小值: 3.8 典型值: 5.6 IDDB 最小值: 10.6 最大值: 14.1 | |
| 100Mbps (50MHz)   | IDDA 最小值: 4.7 典型值: 7.0 IDDB 最小值: 22.4 最大值: 30.0 | |
| 备注              | 1. VDDI = 输入侧 VDD                                  |              |
---table end---


# 7.10. 时序特性
# 7.10.1. VDDA = VDDB = 5 V ± 10%, TA = -40 to 125°C
---table begin---
Table tile:CA-IS3740VLN VDDA = VDDB = 5 V ± 10%, TA = -40 to 125°C表
| 参数      | 测试说明                                      | 最小值 | 典型值 | 最大值 | 单位   |
|-----------|---------------------------------------------|-------|--------|--------|--------|
| DR        | 数据速率                                      |       | 150    |       | Mbps   |
| PWmin     | 最小脉宽                                      |       | 5      |       | ns     |
| tPLH, tPHL | 传播延迟 (图 8-1)                          |       | 5      | 12     | 16 ns  |
| PWD       | 脉冲宽度失真 |tPLH - tPHL|                  | 0.2   | 4.5    |        | ns     |
| tsk(o)    | 通道到通道输出偏移时间 (1 同方向通道)       | 0.4   | 2.5    |        | ns     |
| tsk(pp)   | 片与片之间通道输出偏移时间 (2)              | 2.0   | 4.5    |        | ns     |
| tr        | 输出上升时间 (图 8-1)                        | 2.5   | 4      |        | ns     |
| tf        | 输出下降时间 (图 8-1)                        | 2.5   | 4      |        | ns     |
| tPHZ      | 关闭使能传输延迟，输出高电平至高阻抗时间 (图 8-2) | 8 | 13   |        | ns     |
| tPLZ      | 关闭使能传播延迟，输出低电平至高阻抗时间     | 8     | 17     |        | ns     |
| tPZH      | 使能传播延迟时间，输出高阻抗至高电平时间     | 10    | 15     | 20     | ns     |
|           |                                                 |       | 30     |        | ns     |
| tPZL      | 使能传播延迟时间，输出高阻抗至低电平时间     | 10    | 15     | 25     | ns     |
|           |                                                 |       | 30     |        | ns     |
| tDO       | 从信号输入侧电源欠压保护到信号输出恢复默认值的延迟时间 (图 8-3) | 0.1 | 0.3 | µs     |
| tSU       | 启动时间                                      | 15    | 40     |        | µs     |

备注:
1. tsk(o) 为具有所有驱动输入连接在一起的单个设备的输出与驱动相同负载时沿相同方向切换的输出之间的偏差。
2. tsk(pp) 是在相同的电源电压、温度、输入信号和负载下，不同器件在同一方向切换的任意终端之间传播延迟时间的差值。
---table end---


# 7.10.2. VDDA = VDDB = 3点3 V ± 10%, TA = -40 to 125°C
---table begin---
Table tile:CA-IS3740VLN VDDA = VDDB = 3.3 V ± 10%, TA = -40 to 125°C表
| 参数    | 测试说明                                      | 最小值 | 典型值 | 最大值 | 单位  |
|---------|---------------------------------------------|-------|--------|--------|-------|
| DR      | 数据速率                                      |       | 150    |       | Mbps  |
| PWmin   | 最小脉宽                                      |       | 5      |       | ns    |
| tPLH    | 传播延迟 (图 8-1)                            |       | 5      | 12     | 16 ns |
| tPHL    | 传播延迟 (图 8-1)                            |       | 5      | 12     | 16 ns |
| PWD     | 脉冲宽度失真 |tPLH - tPHL|                  | 0.2   | 4.5    |       | ns    |
| tsk(o)  | 通道到通道输出偏移时间 (1 同方向通道)       | 0.4   | 2.5    |       | ns    |
| tsk(pp) | 片与片之间通道输出偏移时间 (2)              | 2.0   | 4.5    |       | ns    |
| tr      | 输出上升时间 (图 8-1)                        | 2.5   | 4      |       | ns    |
| tf      | 输出下降时间 (图 8-1)                        | 2.5   | 4      |       | ns    |
| tPHZ    | 关闭使能传输延迟，输出高电平至高阻抗时间 (图 8-2) | 8 | 13   |       | ns    |
| tPLZ    | 关闭使能传播延迟，输出低电平至高阻抗时间     | 8     | 17     |       | ns    |
| tPZH    | 使能传播延迟时间，输出高阻抗至高电平时间     | 10    | 15     | 20     | ns    |
|         |                                                 |       | 30     |       | ns    |
| tPZL    | 使能传播延迟时间，输出高阻抗至低电平时间     | 10    | 15     | 25     | ns    |
|         |                                                 |       | 30     |       | ns    |
| tDO     | 从信号输入侧电源欠压保护到信号输出恢复默认值的延迟时间 (图 8-3) | 0.1 | 0.3 | µs   |
| tSU     | 启动时间                                      | 15    | 40     |       | µs   |

备注:
1. tsk(o) 为具有所有驱动输入连接在一起的单个设备的输出与驱动相同负载时沿相同方向切换的输出之间的偏差。
2. tsk(pp) 是在相同的电源电压、温度、输入信号和负载下，不同器件在同一方向切换的任意终端之间传播延迟时间的差值。
---table end---


# 7.10.3. VDDA = VDDB = 2点5 V ± 5%, TA = -40 to 125°C
---table begin---
Table tile:CA-IS3740VLN VDDA = VDDB = 2.5 V ± 5%, TA = -40 to 125°C表
| 参数    | 测试说明                                      | 最小值 | 典型值 | 最大值 | 单位  |
|---------|---------------------------------------------|-------|--------|--------|-------|
| DR      | 数据速率                                      |       | 150    |       | Mbps  |
| PWmin   | 最小脉宽                                      |       | 5      |       | ns    |
| tPLH    | 传播延迟 (图 8-1)                            |       | 5      | 12     | 16 ns |
| tPHL    | 传播延迟 (图 8-1)                            |       | 5      | 12     | 16 ns |
| PWD     | 脉冲宽度失真 |tPLH - tPHL|                  | 0.2   | 5      |       | ns    |
| tsk(o)  | 通道到通道输出偏移时间 (1 同方向通道)       | 0.4   | 2.5    |       | ns    |
| tsk(pp) | 片与片之间通道输出偏移时间 (2)              | 1     | 5      |       | ns    |
| tr      | 输出上升时间 (图 8-1)                        | 2.5   | 4      |       | ns    |
| tf      | 输出下降时间 (图 8-1)                        | 2.5   | 4      |       | ns    |
| tPHZ    | 关闭使能传输延迟，输出高电平至高阻抗时间 (图 8-2) | 16 | 26   |       | ns    |
| tPLZ    | 关闭使能传播延迟，输出低电平至高阻抗时间     | 16    | 26     |       | ns    |
| tPZH    | 使能传播延迟时间，输出高阻抗至高电平时间     | 10    | 20     | 20     | ns    |
|         |                                                 |       | 10     |       | ns    |
| tPZL    | 使能传播延迟时间，输出高阻抗至低电平时间     | 10    | 18     | 20     | ns    |
|         |                                                 |       | 10     |       | ns    |
| tDO     | 从信号输入侧电源欠压保护到信号输出恢复默认值的延迟时间 (图 8-3) | 0.1 | 0.3 | µs   |
| tSU     | 启动时间                                      | 15    | 40     |       | µs   |

备注:
1. tsk(o) 为具有所有驱动输入连接在一起的单个设备的输出与驱动相同负载时沿相同方向切换的输出之间的偏差。
2. tsk(pp) 是在相同的电源电压、温度、输入信号和负载下，不同器件在同一方向切换的任意终端之间传播延迟时间的差值。
---table end---


#  7.10.4. VDDA = VDDB = 1点8 V ± 5%, TA = -40 to 125°C
---table begin---
Table tile:CA-IS3740VLN VDDA = VDDB = 1.8 V ± 5%, TA = -40 to 125°C表
| 参数    | 测试说明                                      | 最小值 | 典型值 | 最大值 | 单位  |
|---------|---------------------------------------------|-------|--------|--------|-------|
| DR      | 数据速率                                      |       | 100    |       | Mbps  |
| PWmin   | 最小脉宽                                      |       | 10     |       | ns    |
| tPLH    | 传播延迟 (图 8-1)                            |       | 5      | 16     | 22 ns |
| tPHL    | 传播延迟 (图 8-1)                            |       | 5      | 16     | 22 ns |
| PWD     | 脉冲宽度失真 |tPLH - tPHL|                  | 0.2   | 5      |       | ns    |
| tsk(o)  | 通道到通道输出偏移时间 (1 同方向通道)       | 0.4   | 2.5    |       | ns    |
| tsk(pp) | 片与片之间通道输出偏移时间 (2)              | 1     | 5      |       | ns    |
| tr      | 输出上升时间 (图 8-1)                        | 2.5   | 4      |       | ns    |
| tf      | 输出下降时间 (图 8-1)                        | 2.5   | 4      |       | ns    |
| tPHZ    | 关闭使能传输延迟，输出高电平至高阻抗时间 (图 8-2) | 20 | 30   |       | ns    |
| tPLZ    | 关闭使能传播延迟，输出低电平至高阻抗时间     | 20    | 30     |       | ns    |
| tPZH    | 使能传播延迟时间，输出高阻抗至高电平时间     | 10    | 20     | 20    | ns    |
|         |                                                 |       | 10     |       | ns    |
| tPZL    | 使能传播延迟时间，输出高阻抗至低电平时间     | 10    | 18     | 20    | ns    |
|         |                                                 |       | 10     |       | ns    |
| tDO     | 从信号输入侧电源欠压保护到信号输出恢复默认值的延迟时间 (图 8-3) | 0.1 | 0.3 | µs   |
| tSU     | 启动时间                                      | 15    | 40     |       | µs   |

备注:
1. tsk(o) 为具有所有驱动输入连接在一起的单个设备的输出与驱动相同负载时沿相同方向切换的输出之间的偏差。
2. tsk(pp) 是在相同的电源电压、温度、输入信号和负载下，不同器件在同一方向切换的任意终端之间传播延迟时间的差值。
---table end---


# 8. 参数测量信息


# 9. 详细说明
# 9.1. 工作原理
CA-IS37xx 系列产品采用全差分隔离电容技术。由 SiO2构成的高压隔离电容为不同的电压域之间提供可靠的绝缘屏
障，并提供可靠的高频信号传输路径；为了保证稳定的数据传输质量，引入开关键控(OOK)调制解调技术。发射机(TX)
将输入信号调制到载波频率上，即 TX 在一个输入状态下通过隔离电容传递高频信号，而在另一个输入状态下无信号通
过隔离电容，然后接收机根据检测到的带内数据重建输入信号。这个架构为隔离的不同电压域之间提供了可靠的数据
传输路径，在启动时不需要考虑初始化。全差分的隔离电容架构可以最大限度地提高信号共模瞬态抗干扰能力。
CA-IS37xx 系列产品采用先进的电路技术可以有效的抑制载波信号和 IO 开关引入的 EMI。相比于电感耦合隔离架
构，电容耦合架构具有更高的电磁抗干扰能力。OOK 调制方案消除了脉冲调制方案中可能出现的脉冲丢失引起的误码
现象。图 9-1 和图 9-2 分别为单通道功能框图和 OOK 开关键控调制方案波形示意图。
# 9.2. 功能框图图
# 9.3. 真值表
表 9-1 为 CA-IS3710 器件真值表。
表 9-1 真值表 1
---table begin---
Table tile:CA-IS3740VLN真值表
| 参数    | 测试说明                                      | 最小值 | 典型值 | 最大值 | 单位  |
|---------|---------------------------------------------|-------|--------|--------|-------|
| VDDI    | 输入侧VDD电源电压                            |       |        |        |       |
| VDDO    | 输出侧VDD电源电压                            |       |        |        |       |
| 输入(AIx) | 输入通道                                    |       |        |        |       |
| 输出使能(ENB) | 输出使能控制引脚                         |       |        |        |       |
| 输出(BOx) | 输出通道                                    |       |        |        |       |
| 模式    | 模式描述                                    |       |        |        |       |
| PU      | 上电状态                                    |       |        |        |       |
| PD      | 断电状态                                    |       |        |        |       |
| X       | 无关状态                                    |       |        |        |       |
| H       | 高电平                                      |       |        |        |       |
| L       | 低电平                                      |       |        |        |       |
| Z       | 高阻抗                                      |       |        |        |       |
| NC      | 未连接状态                                  |       |        |        |       |
| Undetermined | 不确定状态                              |       |        |        |       |

备注:
1. VDDI = 输入侧 VDD; VDDO = 输出侧 VDD; PU = 上电 (VDD ≥ VDD(UVLO+)); PD = 断电 (VDD ≤ VDD(UVLO-)); X = 无关; H = 高电平; L = 低电平; Z = 高阻抗。
2. 强驱动的输入信号可以通过内部保护二极管微弱地驱动浮动的 VDD，从而导致输出不确定。
3. 当 CA-IS3740VLN 在噪声环境中工作时，建议将使能引脚输入连接到外部逻辑的高电平或低电平。
4. NC 引脚是没有内部连接，可以悬空，连接到 VDD 或连接到 GND。
5. 当 VDD(UVLO+) < VDDI，VDDO < VDD(UVLO-) 时，输出处于不确定状态。
---table end---


# 9.3.1.使能输入真值表
表 9-2 使能输入真值表
---table begin---
Table tile:CA-IS3740VLN使能输入真值表
| 型号  | ENB1,2状态                                   |
|-------|---------------------------------------------|
| CA-IS3740 |                                      |
| H     | 输出B1, B2, B3, B4通道开启，输出状态和输入状态相同。   |
| L     | 输出B1, B2, B3, B4通道关闭，输出为高阻态。       |

备注:
1. 输出使能ENB可用于多路复用，时钟同步或其他输出控制。 表 9-2 中列出了该产品的ENB逻辑运算。 这些输入在内部上拉至本地VDD，
   允许它们连接到外部逻辑电平（高或低）或悬空。 为了最大限度地降低噪声耦合，如果它们悬空，请不要将电路走线连接到ENB。
   如果未使用ENB，建议将它们连接到外部逻辑电平，特别是如果CA-IS3740VLN在嘈杂的环境中运行。
2. X = 无关; H = 高电平; L = 低电平。
---table end---


#  10. 应用电路
相比于光耦器件，CA-IS37xx 系列数字隔离器不需要外部元件来提供偏置或限制电流能力，只需要两个外部 VDD 旁
路电容（0.1μF 至 1μF）即可工作。 CA-IS37xx 产品输入兼容 TTL 电平，仅吸收微安级的输入漏电流，无需外部缓冲电
路即可驱动。 输出电阻为 50Ω（轨到轨输出），可提供正向和反向通道配置。图 10-1 显示了 CA-IS3740VLN 产品的典型
应用电路。图 10-2 显示了 CA-IS37xx 系列产品的典型应用电路。


# 11 .封装信息
#11.1. SOIC16 窄体外形尺寸
下图说明了 CA-IS3740VLS 数字隔离器采用 SOIC16 窄体封装大小尺寸图和建议焊盘尺寸图。 尺寸以毫米为单位。。


# 12. 焊接信息
---table begin---
Table tile:  CA-IS3740VLS 焊接信息
| 简要说明                   |无铅焊接       |
|------------------------|-----------------|
| 温升速率 (TL至TP)     | 最大3°C/s        |
| 预热温度范围 (Tsmin至Tsmax) | 150°C至200°C    |
| 预热时间 (ts)          | 60~120秒         |
| 温度保持时间 (tL)      | 60~150秒         |
| 峰值温度 (TP)          | 260°C           |
| tP (小于峰值温度5°C内)  | 最长30秒         |
| 降温速率 (TP至TL)     | 最大6°C/s        |
| 常温至峰值温度时间     | 最长8分钟        |
---table end---

# 13. 卷带信息


# 14. 重要声明
上述资料仅供参考使用，用于协助 Chipanalog 客户进行设计与研发。Chipanalog 有权在不事先通知的情况下，保留
因技术革新而改变上述资料的权利。
Chipanalog 产品全部经过出厂测试。 针对具体的实际应用，客户需负责自行评估，并确定是否适用。Chipanalog
对客户使用所述资源的授权仅限于开发所涉及 Chipanalog 产品的相关应用。 除此之外不得复制或展示所述资源， 如
因使用所述资源而产生任何索赔、 赔偿、 成本、 损失及债务等， Chipanalog 对此概不负责。

.


# 15.介绍下川土微电子的产品线
川土微为您提供的答案是：上海川土微电子有限公司主要专注于高端模拟芯片的研发设计与销售，它的产品线涵盖了隔离、接口、驱动与电源等系列。以下是其主要产品的详细信息：

低功耗单双向I2C隔离器CA-IS302X系列：这款芯片为兼容I2C接口的双向通讯低功耗隔离器，具有电气隔离特性，其电气隔离屏障由二氧化硅构成的高压隔离电容构成。该系列隔离器具有高达5KVrms的超高绝缘能力，可以防止数据总线或其他电路上的噪声和浪涌进入本地接地端而干扰或损坏敏感电路。其150kV/μS的CMTI 抗干扰能力可以保证信号在恶劣噪声环境下的正确传输。

ESD保护20KV的RS-485收发器CS485xx系列：该系列产品是一系列抗噪声RS-485半双工收发器，能够运用在恶劣的工业、电力环境中。这些器件的总线引脚可耐受高级别的ESD事件，保护内部电路不受损害。

ESD保护30KV的RS-485/RS-422收发器CA-IF48xx系列：这是一系列抗噪声RS-485/RS-422全双工/半双工收发器，能够运用在恶劣的工业环境中。这些器件的总线引脚可耐受高级别的IEC电气快速瞬变(EFT)和IEC静电放电(ESD)，无需使用其他系统级保护组件。

这些产品已广泛应用于工业控制、电源能源、通讯与计算、汽车电子等领域，为全世界的客户提供高品质的模拟芯片。


# 16.介绍下川土微电子
川土微为您提供的答案是： 上海川土微电子有限公司是专注于高端模拟芯片研发设计与销售的高科技公司，产品涵盖隔离、接口、驱动与电源等系列，目前已广泛应用于工业控制、电源能源、通讯与计算、汽车电子等领域。成立于2016年的川土微电子，对接合作客户超过3000家，已发展成为隔离、接口等高端模拟芯片领域的知名供应商。

川土微电子秉承“志存高远、持续创新、完美极致、诚实守信”的价值观，期望用先进的半导体技术建设更加洁净美好的世界。公司荣誉包括2022工业和信息化部专精特新“小巨人”企业，车规级模拟类芯片优质供应商，高新技术企业等。

公司总部位于上海市青浦区高泾路599号D座4楼＆5楼，也在深圳和上海浦东设有办公室。联系方式包括销售联系人：ctwdz@chipanalog.com，市场联系人：news@chipanalog.com，简历投递：hr@chipanalog.com，电话：+86-21-50838601。

