
Se obtiene los logs de sintetizado del modulo. Se obtuvo los siguientes resultados relevantes:

``` verilog
3.49. Printing statistics.

=== LCD ===

   Number of wires:                150
   Number of wire bits:            297
   Number of public wires:         150
   Number of public wire bits:     297
   Number of ports:                 11
   Number of port bits:             11
   Number of memories:               0
   Number of memory bits:            0
   Number of processes:              0
   Number of cells:                241
     $scopeinfo                      1
     SB_CARRY                       44
     SB_DFF                         18
     SB_DFFE                        47
     SB_DFFESR                      21
     SB_DFFESS                       4
     SB_LUT4                       106
```

No se genero ningun warning, todo el proceso de sintetizado se realizo de manera adecuada. Se adjunta en la carpeta de codigo fuente los resultados obtenidos.

