TimeQuest Timing Analyzer report for test
Sun Dec 03 07:04:32 2017
Quartus Prime Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 100C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 100C Model Setup Summary
  8. Slow 1200mV 100C Model Hold Summary
  9. Slow 1200mV 100C Model Recovery Summary
 10. Slow 1200mV 100C Model Removal Summary
 11. Slow 1200mV 100C Model Minimum Pulse Width Summary
 12. Slow 1200mV 100C Model Setup: 'IR[13]'
 13. Slow 1200mV 100C Model Setup: 'IR[12]'
 14. Slow 1200mV 100C Model Hold: 'IR[12]'
 15. Slow 1200mV 100C Model Hold: 'IR[13]'
 16. Slow 1200mV 100C Model Metastability Summary
 17. Slow 1200mV -40C Model Fmax Summary
 18. Slow 1200mV -40C Model Setup Summary
 19. Slow 1200mV -40C Model Hold Summary
 20. Slow 1200mV -40C Model Recovery Summary
 21. Slow 1200mV -40C Model Removal Summary
 22. Slow 1200mV -40C Model Minimum Pulse Width Summary
 23. Slow 1200mV -40C Model Setup: 'IR[13]'
 24. Slow 1200mV -40C Model Setup: 'IR[12]'
 25. Slow 1200mV -40C Model Hold: 'IR[12]'
 26. Slow 1200mV -40C Model Hold: 'IR[13]'
 27. Slow 1200mV -40C Model Metastability Summary
 28. Fast 1200mV -40C Model Setup Summary
 29. Fast 1200mV -40C Model Hold Summary
 30. Fast 1200mV -40C Model Recovery Summary
 31. Fast 1200mV -40C Model Removal Summary
 32. Fast 1200mV -40C Model Minimum Pulse Width Summary
 33. Fast 1200mV -40C Model Setup: 'IR[13]'
 34. Fast 1200mV -40C Model Setup: 'IR[12]'
 35. Fast 1200mV -40C Model Hold: 'IR[12]'
 36. Fast 1200mV -40C Model Hold: 'IR[13]'
 37. Fast 1200mV -40C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv n40c Model)
 42. Signal Integrity Metrics (Slow 1200mv 100c Model)
 43. Signal Integrity Metrics (Fast 1200mv n40c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Input Ports
 51. Unconstrained Output Ports
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2016  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; test                                                ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29I7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.4%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                             ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets    ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; IR[12]     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { IR[12] } ;
; IR[13]     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { IR[13] } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+


+--------------------------------------------------+
; Slow 1200mV 100C Model Fmax Summary              ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 132.49 MHz ; 132.49 MHz      ; IR[12]     ;      ;
; 135.14 MHz ; 135.14 MHz      ; IR[13]     ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------+
; Slow 1200mV 100C Model Setup Summary ;
+--------+--------+--------------------+
; Clock  ; Slack  ; End Point TNS      ;
+--------+--------+--------------------+
; IR[13] ; -3.349 ; -31.379            ;
; IR[12] ; -3.274 ; -28.066            ;
+--------+--------+--------------------+


+-------------------------------------+
; Slow 1200mV 100C Model Hold Summary ;
+--------+--------+-------------------+
; Clock  ; Slack  ; End Point TNS     ;
+--------+--------+-------------------+
; IR[12] ; -0.633 ; -1.664            ;
; IR[13] ; -0.618 ; -1.202            ;
+--------+--------+-------------------+


-------------------------------------------
; Slow 1200mV 100C Model Recovery Summary ;
-------------------------------------------
No paths to report.


------------------------------------------
; Slow 1200mV 100C Model Removal Summary ;
------------------------------------------
No paths to report.


+----------------------------------------------------+
; Slow 1200mV 100C Model Minimum Pulse Width Summary ;
+--------+--------+----------------------------------+
; Clock  ; Slack  ; End Point TNS                    ;
+--------+--------+----------------------------------+
; IR[12] ; -3.000 ; -3.000                           ;
; IR[13] ; -3.000 ; -3.000                           ;
+--------+--------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Setup: 'IR[13]'                                                                            ;
+--------+-----------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------+--------------+-------------+--------------+------------+------------+
; -3.349 ; IR[12]    ; op2_check$latch        ; IR[12]       ; IR[13]      ; 0.500        ; 4.969      ; 7.785      ;
; -3.200 ; IR[13]    ; op2_check$latch        ; IR[13]       ; IR[13]      ; 0.500        ; 4.969      ; 7.656      ;
; -2.773 ; IR[12]    ; source2_cycle[0]$latch ; IR[12]       ; IR[13]      ; 0.500        ; 4.830      ; 7.358      ;
; -2.742 ; IR[12]    ; op1_check$latch        ; IR[12]       ; IR[13]      ; 0.500        ; 4.933      ; 7.437      ;
; -2.703 ; IR[12]    ; op2_check$latch        ; IR[12]       ; IR[13]      ; 1.000        ; 4.969      ; 7.639      ;
; -2.638 ; IR[13]    ; op1_check$latch        ; IR[13]       ; IR[13]      ; 0.500        ; 4.933      ; 7.353      ;
; -2.581 ; IR[13]    ; op2_check$latch        ; IR[13]       ; IR[13]      ; 1.000        ; 4.969      ; 7.537      ;
; -2.396 ; IR[12]    ; mux_d2$latch           ; IR[12]       ; IR[13]      ; 0.500        ; 4.819      ; 6.969      ;
; -2.373 ; IR[12]    ; mux_ao$latch           ; IR[12]       ; IR[13]      ; 0.500        ; 2.326      ; 4.274      ;
; -2.265 ; IR[13]    ; mux_ao$latch           ; IR[13]       ; IR[13]      ; 0.500        ; 2.326      ; 4.186      ;
; -2.133 ; IR[12]    ; op1_check$latch        ; IR[12]       ; IR[13]      ; 1.000        ; 4.933      ; 7.328      ;
; -2.127 ; IR[12]    ; mux_a2$latch           ; IR[12]       ; IR[13]      ; 0.500        ; 2.330      ; 4.213      ;
; -2.059 ; IR[13]    ; op1_check$latch        ; IR[13]       ; IR[13]      ; 1.000        ; 4.933      ; 7.274      ;
; -2.032 ; IR[12]    ; source2_cycle[0]$latch ; IR[12]       ; IR[13]      ; 1.000        ; 4.830      ; 7.117      ;
; -2.029 ; IR[13]    ; mux_d2$latch           ; IR[13]       ; IR[13]      ; 0.500        ; 4.819      ; 6.622      ;
; -1.915 ; IR[12]    ; mux_d2$latch           ; IR[12]       ; IR[13]      ; 1.000        ; 4.819      ; 6.988      ;
; -1.760 ; IR[12]    ; mux_ao$latch           ; IR[12]       ; IR[13]      ; 1.000        ; 2.326      ; 4.161      ;
; -1.686 ; IR[13]    ; mux_ao$latch           ; IR[13]       ; IR[13]      ; 1.000        ; 2.326      ; 4.107      ;
; -1.622 ; IR[13]    ; source2_cycle[0]$latch ; IR[13]       ; IR[13]      ; 0.500        ; 4.830      ; 6.227      ;
; -1.480 ; IR[12]    ; mux_a2$latch           ; IR[12]       ; IR[13]      ; 1.000        ; 2.330      ; 4.066      ;
; -1.393 ; IR[13]    ; mux_a3[1]$latch        ; IR[13]       ; IR[13]      ; 0.500        ; 4.814      ; 5.868      ;
; -1.385 ; IR[13]    ; mux_op2[1]$latch       ; IR[13]       ; IR[13]      ; 0.500        ; 4.807      ; 5.855      ;
; -1.382 ; IR[13]    ; mux_d2$latch           ; IR[13]       ; IR[13]      ; 1.000        ; 4.819      ; 6.475      ;
; -1.240 ; IR[13]    ; lm_detected$latch      ; IR[13]       ; IR[13]      ; 0.500        ; 4.967      ; 5.687      ;
; -1.177 ; IR[13]    ; alu_op_sel$latch       ; IR[13]       ; IR[13]      ; 0.500        ; 4.799      ; 5.750      ;
; -1.171 ; IR[12]    ; mux_a3[1]$latch        ; IR[12]       ; IR[13]      ; 0.500        ; 4.814      ; 5.626      ;
; -1.129 ; IR[13]    ; sm_detected$latch      ; IR[13]       ; IR[13]      ; 0.500        ; 5.118      ; 5.885      ;
; -1.125 ; IR[13]    ; mux_a3[0]$latch        ; IR[13]       ; IR[13]      ; 0.500        ; 4.931      ; 5.841      ;
; -1.078 ; IR[12]    ; wr_mem$latch           ; IR[12]       ; IR[13]      ; 0.500        ; 4.964      ; 5.672      ;
; -1.069 ; IR[12]    ; source1_cycle[0]$latch ; IR[12]       ; IR[13]      ; 0.500        ; 4.848      ; 5.672      ;
; -1.006 ; IR[12]    ; mux_d1$latch           ; IR[12]       ; IR[13]      ; 0.500        ; 4.847      ; 5.494      ;
; -0.976 ; IR[13]    ; mux_a2$latch           ; IR[13]       ; IR[13]      ; 0.500        ; 2.330      ; 3.082      ;
; -0.954 ; IR[13]    ; source2_cycle[0]$latch ; IR[13]       ; IR[13]      ; 1.000        ; 4.830      ; 6.059      ;
; -0.925 ; IR[12]    ; sm_detected$latch      ; IR[12]       ; IR[13]      ; 0.500        ; 5.118      ; 5.661      ;
; -0.870 ; IR[13]    ; mux_d1$latch           ; IR[13]       ; IR[13]      ; 0.500        ; 4.847      ; 5.378      ;
; -0.853 ; IR[12]    ; wr_rf$latch            ; IR[12]       ; IR[13]      ; 0.500        ; 4.964      ; 5.276      ;
; -0.846 ; IR[12]    ; dest_cycle$latch       ; IR[12]       ; IR[13]      ; 0.500        ; 4.937      ; 5.545      ;
; -0.839 ; IR[12]    ; mux_a3[0]$latch        ; IR[12]       ; IR[13]      ; 0.500        ; 4.931      ; 5.535      ;
; -0.836 ; IR[13]    ; mux_a3[1]$latch        ; IR[13]       ; IR[13]      ; 1.000        ; 4.814      ; 5.811      ;
; -0.816 ; IR[13]    ; mux_op2[1]$latch       ; IR[13]       ; IR[13]      ; 1.000        ; 4.807      ; 5.786      ;
; -0.794 ; IR[12]    ; mux_op2[0]$latch       ; IR[12]       ; IR[13]      ; 0.500        ; 4.939      ; 5.498      ;
; -0.792 ; IR[13]    ; mux_op1[1]$latch       ; IR[13]       ; IR[13]      ; 0.500        ; 4.809      ; 5.265      ;
; -0.732 ; IR[13]    ; source1_cycle[1]$latch ; IR[13]       ; IR[13]      ; 0.500        ; 4.847      ; 5.239      ;
; -0.712 ; IR[13]    ; lm_detected$latch      ; IR[13]       ; IR[13]      ; 1.000        ; 4.967      ; 5.659      ;
; -0.661 ; IR[13]    ; mux_op1[0]$latch       ; IR[13]       ; IR[13]      ; 0.500        ; 4.814      ; 5.250      ;
; -0.613 ; IR[12]    ; source1_cycle[1]$latch ; IR[12]       ; IR[13]      ; 0.500        ; 4.847      ; 5.100      ;
; -0.600 ; IR[13]    ; alu_op_sel$latch       ; IR[13]       ; IR[13]      ; 1.000        ; 4.799      ; 5.673      ;
; -0.587 ; IR[13]    ; mux_a3[0]$latch        ; IR[13]       ; IR[13]      ; 1.000        ; 4.931      ; 5.803      ;
; -0.575 ; IR[13]    ; sm_detected$latch      ; IR[13]       ; IR[13]      ; 1.000        ; 5.118      ; 5.831      ;
; -0.506 ; IR[12]    ; mux_a3[1]$latch        ; IR[12]       ; IR[13]      ; 1.000        ; 4.814      ; 5.461      ;
; -0.463 ; IR[12]    ; wr_mem$latch           ; IR[12]       ; IR[13]      ; 1.000        ; 4.964      ; 5.557      ;
; -0.454 ; IR[12]    ; source1_cycle[0]$latch ; IR[12]       ; IR[13]      ; 1.000        ; 4.848      ; 5.557      ;
; -0.438 ; IR[12]    ; lm_detected$latch      ; IR[12]       ; IR[13]      ; 0.500        ; 4.967      ; 4.865      ;
; -0.402 ; IR[13]    ; mux_a2$latch           ; IR[13]       ; IR[13]      ; 1.000        ; 2.330      ; 3.008      ;
; -0.372 ; IR[12]    ; mux_d1$latch           ; IR[12]       ; IR[13]      ; 1.000        ; 4.847      ; 5.360      ;
; -0.346 ; IR[12]    ; sm_detected$latch      ; IR[12]       ; IR[13]      ; 1.000        ; 5.118      ; 5.582      ;
; -0.339 ; IR[13]    ; mux_7sh$latch          ; IR[13]       ; IR[13]      ; 0.500        ; 2.427      ; 2.541      ;
; -0.325 ; IR[12]    ; mux_a3[0]$latch        ; IR[12]       ; IR[13]      ; 1.000        ; 4.931      ; 5.521      ;
; -0.320 ; IR[12]    ; dest_cycle$latch       ; IR[12]       ; IR[13]      ; 1.000        ; 4.937      ; 5.519      ;
; -0.304 ; IR[13]    ; mux_d1$latch           ; IR[13]       ; IR[13]      ; 1.000        ; 4.847      ; 5.312      ;
; -0.267 ; IR[12]    ; mux_op2[0]$latch       ; IR[12]       ; IR[13]      ; 1.000        ; 4.939      ; 5.471      ;
; -0.233 ; IR[13]    ; mux_op1[1]$latch       ; IR[13]       ; IR[13]      ; 1.000        ; 4.809      ; 5.206      ;
; -0.205 ; IR[12]    ; wr_rf$latch            ; IR[12]       ; IR[13]      ; 1.000        ; 4.964      ; 5.128      ;
; -0.166 ; IR[13]    ; mux_op1[0]$latch       ; IR[13]       ; IR[13]      ; 1.000        ; 4.814      ; 5.255      ;
; -0.155 ; IR[13]    ; source1_cycle[1]$latch ; IR[13]       ; IR[13]      ; 1.000        ; 4.847      ; 5.162      ;
; -0.057 ; IR[12]    ; source1_cycle[1]$latch ; IR[12]       ; IR[13]      ; 1.000        ; 4.847      ; 5.044      ;
; 0.046  ; IR[13]    ; mux_7sh$latch          ; IR[13]       ; IR[13]      ; 1.000        ; 2.427      ; 2.656      ;
; 0.169  ; IR[12]    ; lm_detected$latch      ; IR[12]       ; IR[13]      ; 1.000        ; 4.967      ; 4.758      ;
+--------+-----------+------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Setup: 'IR[12]'                                                                            ;
+--------+-----------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------+--------------+-------------+--------------+------------+------------+
; -3.274 ; IR[12]    ; op2_check$latch        ; IR[12]       ; IR[12]      ; 0.500        ; 5.024      ; 7.785      ;
; -3.165 ; IR[13]    ; op2_check$latch        ; IR[13]       ; IR[12]      ; 0.500        ; 5.024      ; 7.656      ;
; -2.702 ; IR[12]    ; source2_cycle[0]$latch ; IR[12]       ; IR[12]      ; 0.500        ; 4.881      ; 7.358      ;
; -2.667 ; IR[12]    ; op1_check$latch        ; IR[12]       ; IR[12]      ; 0.500        ; 4.988      ; 7.437      ;
; -2.628 ; IR[12]    ; op2_check$latch        ; IR[12]       ; IR[12]      ; 1.000        ; 5.024      ; 7.639      ;
; -2.603 ; IR[13]    ; op1_check$latch        ; IR[13]       ; IR[12]      ; 0.500        ; 4.988      ; 7.353      ;
; -2.546 ; IR[13]    ; op2_check$latch        ; IR[13]       ; IR[12]      ; 1.000        ; 5.024      ; 7.537      ;
; -2.325 ; IR[12]    ; mux_d2$latch           ; IR[12]       ; IR[12]      ; 0.500        ; 4.870      ; 6.969      ;
; -2.058 ; IR[12]    ; op1_check$latch        ; IR[12]       ; IR[12]      ; 1.000        ; 4.988      ; 7.328      ;
; -2.054 ; IR[12]    ; mux_a2$latch           ; IR[12]       ; IR[12]      ; 0.500        ; 2.383      ; 4.213      ;
; -2.024 ; IR[13]    ; op1_check$latch        ; IR[13]       ; IR[12]      ; 1.000        ; 4.988      ; 7.274      ;
; -1.998 ; IR[13]    ; mux_d2$latch           ; IR[13]       ; IR[12]      ; 0.500        ; 4.870      ; 6.622      ;
; -1.961 ; IR[12]    ; source2_cycle[0]$latch ; IR[12]       ; IR[12]      ; 1.000        ; 4.881      ; 7.117      ;
; -1.844 ; IR[12]    ; mux_d2$latch           ; IR[12]       ; IR[12]      ; 1.000        ; 4.870      ; 6.988      ;
; -1.591 ; IR[13]    ; source2_cycle[0]$latch ; IR[13]       ; IR[12]      ; 0.500        ; 4.881      ; 6.227      ;
; -1.407 ; IR[12]    ; mux_a2$latch           ; IR[12]       ; IR[12]      ; 1.000        ; 2.383      ; 4.066      ;
; -1.359 ; IR[13]    ; mux_a3[1]$latch        ; IR[13]       ; IR[12]      ; 0.500        ; 4.868      ; 5.868      ;
; -1.353 ; IR[13]    ; mux_op2[1]$latch       ; IR[13]       ; IR[12]      ; 0.500        ; 4.859      ; 5.855      ;
; -1.351 ; IR[13]    ; mux_d2$latch           ; IR[13]       ; IR[12]      ; 1.000        ; 4.870      ; 6.475      ;
; -1.205 ; IR[13]    ; lm_detected$latch      ; IR[13]       ; IR[12]      ; 0.500        ; 5.022      ; 5.687      ;
; -1.145 ; IR[13]    ; alu_op_sel$latch       ; IR[13]       ; IR[12]      ; 0.500        ; 4.851      ; 5.750      ;
; -1.097 ; IR[12]    ; mux_a3[1]$latch        ; IR[12]       ; IR[12]      ; 0.500        ; 4.868      ; 5.626      ;
; -1.094 ; IR[13]    ; sm_detected$latch      ; IR[13]       ; IR[12]      ; 0.500        ; 5.173      ; 5.885      ;
; -1.091 ; IR[13]    ; mux_a3[0]$latch        ; IR[13]       ; IR[12]      ; 0.500        ; 4.985      ; 5.841      ;
; -1.003 ; IR[12]    ; wr_mem$latch           ; IR[12]       ; IR[12]      ; 0.500        ; 5.019      ; 5.672      ;
; -0.998 ; IR[12]    ; source1_cycle[0]$latch ; IR[12]       ; IR[12]      ; 0.500        ; 4.899      ; 5.672      ;
; -0.943 ; IR[13]    ; mux_a2$latch           ; IR[13]       ; IR[12]      ; 0.500        ; 2.383      ; 3.082      ;
; -0.935 ; IR[12]    ; mux_d1$latch           ; IR[12]       ; IR[12]      ; 0.500        ; 4.898      ; 5.494      ;
; -0.923 ; IR[13]    ; source2_cycle[0]$latch ; IR[13]       ; IR[12]      ; 1.000        ; 4.881      ; 6.059      ;
; -0.850 ; IR[12]    ; sm_detected$latch      ; IR[12]       ; IR[12]      ; 0.500        ; 5.173      ; 5.661      ;
; -0.839 ; IR[13]    ; mux_d1$latch           ; IR[13]       ; IR[12]      ; 0.500        ; 4.898      ; 5.378      ;
; -0.802 ; IR[13]    ; mux_a3[1]$latch        ; IR[13]       ; IR[12]      ; 1.000        ; 4.868      ; 5.811      ;
; -0.784 ; IR[13]    ; mux_op2[1]$latch       ; IR[13]       ; IR[12]      ; 1.000        ; 4.859      ; 5.786      ;
; -0.778 ; IR[12]    ; wr_rf$latch            ; IR[12]       ; IR[12]      ; 0.500        ; 5.019      ; 5.276      ;
; -0.772 ; IR[12]    ; dest_cycle$latch       ; IR[12]       ; IR[12]      ; 0.500        ; 4.991      ; 5.545      ;
; -0.765 ; IR[12]    ; mux_a3[0]$latch        ; IR[12]       ; IR[12]      ; 0.500        ; 4.985      ; 5.535      ;
; -0.760 ; IR[13]    ; mux_op1[1]$latch       ; IR[13]       ; IR[12]      ; 0.500        ; 4.861      ; 5.265      ;
; -0.722 ; IR[12]    ; mux_op2[0]$latch       ; IR[12]       ; IR[12]      ; 0.500        ; 4.991      ; 5.498      ;
; -0.701 ; IR[13]    ; source1_cycle[1]$latch ; IR[13]       ; IR[12]      ; 0.500        ; 4.898      ; 5.239      ;
; -0.677 ; IR[13]    ; lm_detected$latch      ; IR[13]       ; IR[12]      ; 1.000        ; 5.022      ; 5.659      ;
; -0.629 ; IR[13]    ; mux_op1[0]$latch       ; IR[13]       ; IR[12]      ; 0.500        ; 4.866      ; 5.250      ;
; -0.568 ; IR[13]    ; alu_op_sel$latch       ; IR[13]       ; IR[12]      ; 1.000        ; 4.851      ; 5.673      ;
; -0.553 ; IR[13]    ; mux_a3[0]$latch        ; IR[13]       ; IR[12]      ; 1.000        ; 4.985      ; 5.803      ;
; -0.542 ; IR[12]    ; source1_cycle[1]$latch ; IR[12]       ; IR[12]      ; 0.500        ; 4.898      ; 5.100      ;
; -0.540 ; IR[13]    ; sm_detected$latch      ; IR[13]       ; IR[12]      ; 1.000        ; 5.173      ; 5.831      ;
; -0.432 ; IR[12]    ; mux_a3[1]$latch        ; IR[12]       ; IR[12]      ; 1.000        ; 4.868      ; 5.461      ;
; -0.388 ; IR[12]    ; wr_mem$latch           ; IR[12]       ; IR[12]      ; 1.000        ; 5.019      ; 5.557      ;
; -0.383 ; IR[12]    ; source1_cycle[0]$latch ; IR[12]       ; IR[12]      ; 1.000        ; 4.899      ; 5.557      ;
; -0.369 ; IR[13]    ; mux_a2$latch           ; IR[13]       ; IR[12]      ; 1.000        ; 2.383      ; 3.008      ;
; -0.363 ; IR[12]    ; lm_detected$latch      ; IR[12]       ; IR[12]      ; 0.500        ; 5.022      ; 4.865      ;
; -0.301 ; IR[12]    ; mux_d1$latch           ; IR[12]       ; IR[12]      ; 1.000        ; 4.898      ; 5.360      ;
; -0.273 ; IR[13]    ; mux_d1$latch           ; IR[13]       ; IR[12]      ; 1.000        ; 4.898      ; 5.312      ;
; -0.271 ; IR[12]    ; sm_detected$latch      ; IR[12]       ; IR[12]      ; 1.000        ; 5.173      ; 5.582      ;
; -0.268 ; IR[13]    ; mux_dr$latch           ; IR[13]       ; IR[12]      ; 0.500        ; 2.518      ; 2.538      ;
; -0.251 ; IR[12]    ; mux_a3[0]$latch        ; IR[12]       ; IR[12]      ; 1.000        ; 4.985      ; 5.521      ;
; -0.246 ; IR[12]    ; dest_cycle$latch       ; IR[12]       ; IR[12]      ; 1.000        ; 4.991      ; 5.519      ;
; -0.231 ; IR[13]    ; mux_7sh$latch          ; IR[13]       ; IR[12]      ; 0.500        ; 2.555      ; 2.541      ;
; -0.201 ; IR[13]    ; mux_op1[1]$latch       ; IR[13]       ; IR[12]      ; 1.000        ; 4.861      ; 5.206      ;
; -0.195 ; IR[12]    ; mux_op2[0]$latch       ; IR[12]       ; IR[12]      ; 1.000        ; 4.991      ; 5.471      ;
; -0.134 ; IR[13]    ; mux_op1[0]$latch       ; IR[13]       ; IR[12]      ; 1.000        ; 4.866      ; 5.255      ;
; -0.130 ; IR[12]    ; wr_rf$latch            ; IR[12]       ; IR[12]      ; 1.000        ; 5.019      ; 5.128      ;
; -0.124 ; IR[13]    ; source1_cycle[1]$latch ; IR[13]       ; IR[12]      ; 1.000        ; 4.898      ; 5.162      ;
; 0.014  ; IR[12]    ; source1_cycle[1]$latch ; IR[12]       ; IR[12]      ; 1.000        ; 4.898      ; 5.044      ;
; 0.117  ; IR[13]    ; mux_dr$latch           ; IR[13]       ; IR[12]      ; 1.000        ; 2.518      ; 2.653      ;
; 0.154  ; IR[13]    ; mux_7sh$latch          ; IR[13]       ; IR[12]      ; 1.000        ; 2.555      ; 2.656      ;
; 0.244  ; IR[12]    ; lm_detected$latch      ; IR[12]       ; IR[12]      ; 1.000        ; 5.022      ; 4.758      ;
+--------+-----------+------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Hold: 'IR[12]'                                                                             ;
+--------+-----------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------+--------------+-------------+--------------+------------+------------+
; -0.633 ; IR[12]    ; lm_detected$latch      ; IR[12]       ; IR[12]      ; 0.000        ; 5.211      ; 4.578      ;
; -0.373 ; IR[12]    ; wr_rf$latch            ; IR[12]       ; IR[12]      ; 0.000        ; 5.211      ; 4.838      ;
; -0.224 ; IR[12]    ; source1_cycle[1]$latch ; IR[12]       ; IR[12]      ; 0.000        ; 5.084      ; 4.860      ;
; -0.158 ; IR[13]    ; source1_cycle[1]$latch ; IR[13]       ; IR[12]      ; 0.000        ; 5.084      ; 4.966      ;
; -0.127 ; IR[13]    ; mux_7sh$latch          ; IR[13]       ; IR[12]      ; 0.000        ; 2.635      ; 2.548      ;
; -0.099 ; IR[13]    ; mux_op1[1]$latch       ; IR[13]       ; IR[12]      ; 0.000        ; 5.043      ; 4.984      ;
; -0.094 ; IR[13]    ; mux_dr$latch           ; IR[13]       ; IR[12]      ; 0.000        ; 2.599      ; 2.545      ;
; -0.083 ; IR[13]    ; mux_op1[0]$latch       ; IR[13]       ; IR[12]      ; 0.000        ; 5.049      ; 5.006      ;
; -0.037 ; IR[12]    ; lm_detected$latch      ; IR[12]       ; IR[12]      ; -0.500       ; 5.211      ; 4.694      ;
; -0.024 ; IR[12]    ; sm_detected$latch      ; IR[12]       ; IR[12]      ; 0.000        ; 5.401      ; 5.377      ;
; -0.007 ; IR[13]    ; mux_d1$latch           ; IR[13]       ; IR[12]      ; 0.000        ; 5.084      ; 5.117      ;
; 0.016  ; IR[12]    ; mux_op2[0]$latch       ; IR[12]       ; IR[12]      ; 0.000        ; 5.178      ; 5.194      ;
; 0.053  ; IR[12]    ; wr_mem$latch           ; IR[12]       ; IR[12]      ; 0.000        ; 5.207      ; 5.260      ;
; 0.064  ; IR[12]    ; dest_cycle$latch       ; IR[12]       ; IR[12]      ; 0.000        ; 5.179      ; 5.243      ;
; 0.070  ; IR[12]    ; mux_a3[0]$latch        ; IR[12]       ; IR[12]      ; 0.000        ; 5.173      ; 5.243      ;
; 0.080  ; IR[12]    ; mux_d1$latch           ; IR[12]       ; IR[12]      ; 0.000        ; 5.084      ; 5.164      ;
; 0.174  ; IR[13]    ; sm_detected$latch      ; IR[13]       ; IR[12]      ; 0.000        ; 5.401      ; 5.615      ;
; 0.200  ; IR[13]    ; lm_detected$latch      ; IR[13]       ; IR[12]      ; 0.000        ; 5.211      ; 5.451      ;
; 0.207  ; IR[13]    ; mux_a3[0]$latch        ; IR[13]       ; IR[12]      ; 0.000        ; 5.173      ; 5.420      ;
; 0.210  ; IR[12]    ; mux_a3[1]$latch        ; IR[12]       ; IR[12]      ; 0.000        ; 5.053      ; 5.263      ;
; 0.222  ; IR[12]    ; source1_cycle[0]$latch ; IR[12]       ; IR[12]      ; 0.000        ; 5.085      ; 5.307      ;
; 0.253  ; IR[13]    ; mux_7sh$latch          ; IR[13]       ; IR[12]      ; -0.500       ; 2.635      ; 2.428      ;
; 0.258  ; IR[12]    ; wr_rf$latch            ; IR[12]       ; IR[12]      ; -0.500       ; 5.211      ; 4.989      ;
; 0.283  ; IR[13]    ; alu_op_sel$latch       ; IR[13]       ; IR[12]      ; 0.000        ; 5.033      ; 5.356      ;
; 0.287  ; IR[13]    ; mux_dr$latch           ; IR[13]       ; IR[12]      ; -0.500       ; 2.599      ; 2.426      ;
; 0.317  ; IR[12]    ; source1_cycle[1]$latch ; IR[12]       ; IR[12]      ; -0.500       ; 5.084      ; 4.921      ;
; 0.370  ; IR[13]    ; mux_a2$latch           ; IR[13]       ; IR[12]      ; 0.000        ; 2.464      ; 2.874      ;
; 0.373  ; IR[13]    ; mux_d2$latch           ; IR[13]       ; IR[12]      ; 0.000        ; 5.055      ; 5.468      ;
; 0.429  ; IR[13]    ; source1_cycle[1]$latch ; IR[13]       ; IR[12]      ; -0.500       ; 5.084      ; 5.053      ;
; 0.434  ; IR[13]    ; mux_op2[1]$latch       ; IR[13]       ; IR[12]      ; 0.000        ; 5.041      ; 5.515      ;
; 0.446  ; IR[13]    ; mux_op1[0]$latch       ; IR[13]       ; IR[12]      ; -0.500       ; 5.049      ; 5.035      ;
; 0.477  ; IR[13]    ; mux_op1[1]$latch       ; IR[13]       ; IR[12]      ; -0.500       ; 5.043      ; 5.060      ;
; 0.504  ; IR[13]    ; mux_a3[1]$latch        ; IR[13]       ; IR[12]      ; 0.000        ; 5.053      ; 5.597      ;
; 0.515  ; IR[12]    ; mux_op2[0]$latch       ; IR[12]       ; IR[12]      ; -0.500       ; 5.178      ; 5.213      ;
; 0.539  ; IR[12]    ; sm_detected$latch      ; IR[12]       ; IR[12]      ; -0.500       ; 5.401      ; 5.460      ;
; 0.555  ; IR[12]    ; mux_a3[0]$latch        ; IR[12]       ; IR[12]      ; -0.500       ; 5.173      ; 5.248      ;
; 0.557  ; IR[12]    ; dest_cycle$latch       ; IR[12]       ; IR[12]      ; -0.500       ; 5.179      ; 5.256      ;
; 0.563  ; IR[13]    ; mux_d1$latch           ; IR[13]       ; IR[12]      ; -0.500       ; 5.084      ; 5.187      ;
; 0.623  ; IR[12]    ; wr_mem$latch           ; IR[12]       ; IR[12]      ; -0.500       ; 5.207      ; 5.350      ;
; 0.696  ; IR[12]    ; mux_d1$latch           ; IR[12]       ; IR[12]      ; -0.500       ; 5.084      ; 5.300      ;
; 0.696  ; IR[13]    ; source2_cycle[0]$latch ; IR[13]       ; IR[12]      ; 0.000        ; 5.067      ; 5.803      ;
; 0.732  ; IR[13]    ; lm_detected$latch      ; IR[13]       ; IR[12]      ; -0.500       ; 5.211      ; 5.483      ;
; 0.732  ; IR[13]    ; sm_detected$latch      ; IR[13]       ; IR[12]      ; -0.500       ; 5.401      ; 5.673      ;
; 0.781  ; IR[12]    ; source1_cycle[0]$latch ; IR[12]       ; IR[12]      ; -0.500       ; 5.085      ; 5.386      ;
; 0.803  ; IR[13]    ; mux_a3[0]$latch        ; IR[13]       ; IR[12]      ; -0.500       ; 5.173      ; 5.516      ;
; 0.829  ; IR[13]    ; alu_op_sel$latch       ; IR[13]       ; IR[12]      ; -0.500       ; 5.033      ; 5.402      ;
; 0.853  ; IR[12]    ; mux_a3[1]$latch        ; IR[12]       ; IR[12]      ; -0.500       ; 5.053      ; 5.426      ;
; 0.906  ; IR[13]    ; mux_d2$latch           ; IR[13]       ; IR[12]      ; -0.500       ; 5.055      ; 5.501      ;
; 0.925  ; IR[13]    ; mux_a2$latch           ; IR[13]       ; IR[12]      ; -0.500       ; 2.464      ; 2.929      ;
; 0.992  ; IR[13]    ; mux_op2[1]$latch       ; IR[13]       ; IR[12]      ; -0.500       ; 5.041      ; 5.573      ;
; 1.064  ; IR[13]    ; mux_a3[1]$latch        ; IR[13]       ; IR[12]      ; -0.500       ; 5.053      ; 5.657      ;
; 1.286  ; IR[12]    ; mux_d2$latch           ; IR[12]       ; IR[12]      ; 0.000        ; 5.055      ; 6.341      ;
; 1.342  ; IR[13]    ; source2_cycle[0]$latch ; IR[13]       ; IR[12]      ; -0.500       ; 5.067      ; 5.949      ;
; 1.428  ; IR[12]    ; mux_a2$latch           ; IR[12]       ; IR[12]      ; 0.000        ; 2.464      ; 3.892      ;
; 1.602  ; IR[13]    ; op1_check$latch        ; IR[13]       ; IR[12]      ; 0.000        ; 5.175      ; 6.817      ;
; 1.691  ; IR[12]    ; op1_check$latch        ; IR[12]       ; IR[12]      ; 0.000        ; 5.175      ; 6.866      ;
; 1.754  ; IR[12]    ; source2_cycle[0]$latch ; IR[12]       ; IR[12]      ; 0.000        ; 5.067      ; 6.821      ;
; 1.863  ; IR[12]    ; mux_d2$latch           ; IR[12]       ; IR[12]      ; -0.500       ; 5.055      ; 6.438      ;
; 1.923  ; IR[13]    ; op2_check$latch        ; IR[13]       ; IR[12]      ; 0.000        ; 5.217      ; 7.180      ;
; 2.014  ; IR[12]    ; op2_check$latch        ; IR[12]       ; IR[12]      ; 0.000        ; 5.217      ; 7.231      ;
; 2.032  ; IR[12]    ; mux_a2$latch           ; IR[12]       ; IR[12]      ; -0.500       ; 2.464      ; 4.016      ;
; 2.175  ; IR[13]    ; op1_check$latch        ; IR[13]       ; IR[12]      ; -0.500       ; 5.175      ; 6.890      ;
; 2.319  ; IR[12]    ; op1_check$latch        ; IR[12]       ; IR[12]      ; -0.500       ; 5.175      ; 7.014      ;
; 2.449  ; IR[12]    ; source2_cycle[0]$latch ; IR[12]       ; IR[12]      ; -0.500       ; 5.067      ; 7.036      ;
; 2.538  ; IR[13]    ; op2_check$latch        ; IR[13]       ; IR[12]      ; -0.500       ; 5.217      ; 7.295      ;
; 2.606  ; IR[12]    ; op2_check$latch        ; IR[12]       ; IR[12]      ; -0.500       ; 5.217      ; 7.343      ;
+--------+-----------+------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Hold: 'IR[13]'                                                                             ;
+--------+-----------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------+--------------+-------------+--------------+------------+------------+
; -0.618 ; IR[12]    ; lm_detected$latch      ; IR[12]       ; IR[13]      ; 0.000        ; 5.156      ; 4.578      ;
; -0.358 ; IR[12]    ; wr_rf$latch            ; IR[12]       ; IR[13]      ; 0.000        ; 5.156      ; 4.838      ;
; -0.210 ; IR[12]    ; source1_cycle[1]$latch ; IR[12]       ; IR[13]      ; 0.000        ; 5.030      ; 4.860      ;
; -0.064 ; IR[13]    ; source1_cycle[1]$latch ; IR[13]       ; IR[13]      ; 0.000        ; 5.030      ; 4.966      ;
; -0.009 ; IR[12]    ; sm_detected$latch      ; IR[12]       ; IR[13]      ; 0.000        ; 5.346      ; 5.377      ;
; -0.007 ; IR[13]    ; mux_op1[1]$latch       ; IR[13]       ; IR[13]      ; 0.000        ; 4.991      ; 4.984      ;
; -0.002 ; IR[12]    ; lm_detected$latch      ; IR[12]       ; IR[13]      ; -0.500       ; 5.156      ; 4.694      ;
; 0.009  ; IR[13]    ; mux_op1[0]$latch       ; IR[13]       ; IR[13]      ; 0.000        ; 4.997      ; 5.006      ;
; 0.028  ; IR[12]    ; mux_op2[0]$latch       ; IR[12]       ; IR[13]      ; 0.000        ; 5.126      ; 5.194      ;
; 0.045  ; IR[13]    ; mux_7sh$latch          ; IR[13]       ; IR[13]      ; 0.000        ; 2.503      ; 2.548      ;
; 0.068  ; IR[12]    ; wr_mem$latch           ; IR[12]       ; IR[13]      ; 0.000        ; 5.152      ; 5.260      ;
; 0.080  ; IR[12]    ; dest_cycle$latch       ; IR[12]       ; IR[13]      ; 0.000        ; 5.123      ; 5.243      ;
; 0.086  ; IR[12]    ; mux_a3[0]$latch        ; IR[12]       ; IR[13]      ; 0.000        ; 5.117      ; 5.243      ;
; 0.087  ; IR[13]    ; mux_d1$latch           ; IR[13]       ; IR[13]      ; 0.000        ; 5.030      ; 5.117      ;
; 0.094  ; IR[12]    ; mux_d1$latch           ; IR[12]       ; IR[13]      ; 0.000        ; 5.030      ; 5.164      ;
; 0.226  ; IR[12]    ; mux_a3[1]$latch        ; IR[12]       ; IR[13]      ; 0.000        ; 4.997      ; 5.263      ;
; 0.236  ; IR[12]    ; source1_cycle[0]$latch ; IR[12]       ; IR[13]      ; 0.000        ; 5.031      ; 5.307      ;
; 0.269  ; IR[13]    ; sm_detected$latch      ; IR[13]       ; IR[13]      ; 0.000        ; 5.346      ; 5.615      ;
; 0.293  ; IR[12]    ; wr_rf$latch            ; IR[12]       ; IR[13]      ; -0.500       ; 5.156      ; 4.989      ;
; 0.295  ; IR[13]    ; lm_detected$latch      ; IR[13]       ; IR[13]      ; 0.000        ; 5.156      ; 5.451      ;
; 0.303  ; IR[13]    ; mux_a3[0]$latch        ; IR[13]       ; IR[13]      ; 0.000        ; 5.117      ; 5.420      ;
; 0.351  ; IR[12]    ; source1_cycle[1]$latch ; IR[12]       ; IR[13]      ; -0.500       ; 5.030      ; 4.921      ;
; 0.375  ; IR[13]    ; alu_op_sel$latch       ; IR[13]       ; IR[13]      ; 0.000        ; 4.981      ; 5.356      ;
; 0.405  ; IR[13]    ; mux_7sh$latch          ; IR[13]       ; IR[13]      ; -0.500       ; 2.503      ; 2.428      ;
; 0.465  ; IR[13]    ; mux_a2$latch           ; IR[13]       ; IR[13]      ; 0.000        ; 2.409      ; 2.874      ;
; 0.467  ; IR[13]    ; mux_d2$latch           ; IR[13]       ; IR[13]      ; 0.000        ; 5.001      ; 5.468      ;
; 0.503  ; IR[13]    ; source1_cycle[1]$latch ; IR[13]       ; IR[13]      ; -0.500       ; 5.030      ; 5.053      ;
; 0.518  ; IR[13]    ; mux_op1[0]$latch       ; IR[13]       ; IR[13]      ; -0.500       ; 4.997      ; 5.035      ;
; 0.526  ; IR[13]    ; mux_op2[1]$latch       ; IR[13]       ; IR[13]      ; 0.000        ; 4.989      ; 5.515      ;
; 0.547  ; IR[12]    ; mux_op2[0]$latch       ; IR[12]       ; IR[13]      ; -0.500       ; 5.126      ; 5.213      ;
; 0.549  ; IR[13]    ; mux_op1[1]$latch       ; IR[13]       ; IR[13]      ; -0.500       ; 4.991      ; 5.060      ;
; 0.574  ; IR[12]    ; sm_detected$latch      ; IR[12]       ; IR[13]      ; -0.500       ; 5.346      ; 5.460      ;
; 0.591  ; IR[12]    ; mux_a3[0]$latch        ; IR[12]       ; IR[13]      ; -0.500       ; 5.117      ; 5.248      ;
; 0.593  ; IR[12]    ; dest_cycle$latch       ; IR[12]       ; IR[13]      ; -0.500       ; 5.123      ; 5.256      ;
; 0.600  ; IR[13]    ; mux_a3[1]$latch        ; IR[13]       ; IR[13]      ; 0.000        ; 4.997      ; 5.597      ;
; 0.637  ; IR[13]    ; mux_d1$latch           ; IR[13]       ; IR[13]      ; -0.500       ; 5.030      ; 5.187      ;
; 0.658  ; IR[12]    ; wr_mem$latch           ; IR[12]       ; IR[13]      ; -0.500       ; 5.152      ; 5.350      ;
; 0.730  ; IR[12]    ; mux_d1$latch           ; IR[12]       ; IR[13]      ; -0.500       ; 5.030      ; 5.300      ;
; 0.790  ; IR[13]    ; source2_cycle[0]$latch ; IR[13]       ; IR[13]      ; 0.000        ; 5.013      ; 5.803      ;
; 0.807  ; IR[13]    ; lm_detected$latch      ; IR[13]       ; IR[13]      ; -0.500       ; 5.156      ; 5.483      ;
; 0.807  ; IR[13]    ; sm_detected$latch      ; IR[13]       ; IR[13]      ; -0.500       ; 5.346      ; 5.673      ;
; 0.815  ; IR[12]    ; source1_cycle[0]$latch ; IR[12]       ; IR[13]      ; -0.500       ; 5.031      ; 5.386      ;
; 0.879  ; IR[13]    ; mux_a3[0]$latch        ; IR[13]       ; IR[13]      ; -0.500       ; 5.117      ; 5.516      ;
; 0.889  ; IR[12]    ; mux_a3[1]$latch        ; IR[12]       ; IR[13]      ; -0.500       ; 4.997      ; 5.426      ;
; 0.901  ; IR[13]    ; alu_op_sel$latch       ; IR[13]       ; IR[13]      ; -0.500       ; 4.981      ; 5.402      ;
; 0.980  ; IR[13]    ; mux_d2$latch           ; IR[13]       ; IR[13]      ; -0.500       ; 5.001      ; 5.501      ;
; 1.000  ; IR[13]    ; mux_a2$latch           ; IR[13]       ; IR[13]      ; -0.500       ; 2.409      ; 2.929      ;
; 1.064  ; IR[13]    ; mux_op2[1]$latch       ; IR[13]       ; IR[13]      ; -0.500       ; 4.989      ; 5.573      ;
; 1.140  ; IR[13]    ; mux_a3[1]$latch        ; IR[13]       ; IR[13]      ; -0.500       ; 4.997      ; 5.657      ;
; 1.300  ; IR[12]    ; mux_d2$latch           ; IR[12]       ; IR[13]      ; 0.000        ; 5.001      ; 6.341      ;
; 1.416  ; IR[13]    ; source2_cycle[0]$latch ; IR[13]       ; IR[13]      ; -0.500       ; 5.013      ; 5.949      ;
; 1.443  ; IR[12]    ; mux_a2$latch           ; IR[12]       ; IR[13]      ; 0.000        ; 2.409      ; 3.892      ;
; 1.521  ; IR[13]    ; mux_ao$latch           ; IR[13]       ; IR[13]      ; 0.000        ; 2.406      ; 3.927      ;
; 1.569  ; IR[12]    ; mux_ao$latch           ; IR[12]       ; IR[13]      ; 0.000        ; 2.406      ; 4.015      ;
; 1.697  ; IR[13]    ; op1_check$latch        ; IR[13]       ; IR[13]      ; 0.000        ; 5.120      ; 6.817      ;
; 1.706  ; IR[12]    ; op1_check$latch        ; IR[12]       ; IR[13]      ; 0.000        ; 5.120      ; 6.866      ;
; 1.768  ; IR[12]    ; source2_cycle[0]$latch ; IR[12]       ; IR[13]      ; 0.000        ; 5.013      ; 6.821      ;
; 1.897  ; IR[12]    ; mux_d2$latch           ; IR[12]       ; IR[13]      ; -0.500       ; 5.001      ; 6.438      ;
; 2.018  ; IR[13]    ; op2_check$latch        ; IR[13]       ; IR[13]      ; 0.000        ; 5.162      ; 7.180      ;
; 2.029  ; IR[12]    ; op2_check$latch        ; IR[12]       ; IR[13]      ; 0.000        ; 5.162      ; 7.231      ;
; 2.067  ; IR[12]    ; mux_a2$latch           ; IR[12]       ; IR[13]      ; -0.500       ; 2.409      ; 4.016      ;
; 2.075  ; IR[13]    ; mux_ao$latch           ; IR[13]       ; IR[13]      ; -0.500       ; 2.406      ; 4.001      ;
; 2.183  ; IR[12]    ; mux_ao$latch           ; IR[12]       ; IR[13]      ; -0.500       ; 2.406      ; 4.129      ;
; 2.250  ; IR[13]    ; op1_check$latch        ; IR[13]       ; IR[13]      ; -0.500       ; 5.120      ; 6.890      ;
; 2.354  ; IR[12]    ; op1_check$latch        ; IR[12]       ; IR[13]      ; -0.500       ; 5.120      ; 7.014      ;
; 2.483  ; IR[12]    ; source2_cycle[0]$latch ; IR[12]       ; IR[13]      ; -0.500       ; 5.013      ; 7.036      ;
; 2.613  ; IR[13]    ; op2_check$latch        ; IR[13]       ; IR[13]      ; -0.500       ; 5.162      ; 7.295      ;
; 2.641  ; IR[12]    ; op2_check$latch        ; IR[12]       ; IR[13]      ; -0.500       ; 5.162      ; 7.343      ;
+--------+-----------+------------------------+--------------+-------------+--------------+------------+------------+


------------------------------------------------
; Slow 1200mV 100C Model Metastability Summary ;
------------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV -40C Model Fmax Summary              ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 148.24 MHz ; 148.24 MHz      ; IR[12]     ;      ;
; 161.81 MHz ; 161.81 MHz      ; IR[13]     ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------+
; Slow 1200mV -40C Model Setup Summary ;
+--------+--------+--------------------+
; Clock  ; Slack  ; End Point TNS      ;
+--------+--------+--------------------+
; IR[13] ; -2.936 ; -25.008            ;
; IR[12] ; -2.873 ; -22.423            ;
+--------+--------+--------------------+


+-------------------------------------+
; Slow 1200mV -40C Model Hold Summary ;
+--------+--------+-------------------+
; Clock  ; Slack  ; End Point TNS     ;
+--------+--------+-------------------+
; IR[12] ; -0.560 ; -1.480            ;
; IR[13] ; -0.555 ; -1.059            ;
+--------+--------+-------------------+


-------------------------------------------
; Slow 1200mV -40C Model Recovery Summary ;
-------------------------------------------
No paths to report.


------------------------------------------
; Slow 1200mV -40C Model Removal Summary ;
------------------------------------------
No paths to report.


+----------------------------------------------------+
; Slow 1200mV -40C Model Minimum Pulse Width Summary ;
+--------+--------+----------------------------------+
; Clock  ; Slack  ; End Point TNS                    ;
+--------+--------+----------------------------------+
; IR[12] ; -3.000 ; -3.000                           ;
; IR[13] ; -3.000 ; -3.000                           ;
+--------+--------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Setup: 'IR[13]'                                                                            ;
+--------+-----------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------+--------------+-------------+--------------+------------+------------+
; -2.936 ; IR[12]    ; op2_check$latch        ; IR[12]       ; IR[13]      ; 0.500        ; 4.400      ; 6.924      ;
; -2.590 ; IR[13]    ; op2_check$latch        ; IR[13]       ; IR[13]      ; 0.500        ; 4.400      ; 6.598      ;
; -2.506 ; IR[12]    ; op1_check$latch        ; IR[12]       ; IR[13]      ; 0.500        ; 4.364      ; 6.710      ;
; -2.419 ; IR[12]    ; op2_check$latch        ; IR[12]       ; IR[13]      ; 1.000        ; 4.400      ; 6.907      ;
; -2.382 ; IR[13]    ; op1_check$latch        ; IR[13]       ; IR[13]      ; 0.500        ; 4.364      ; 6.606      ;
; -2.356 ; IR[13]    ; op2_check$latch        ; IR[13]       ; IR[13]      ; 1.000        ; 4.400      ; 6.864      ;
; -2.218 ; IR[12]    ; source2_cycle[0]$latch ; IR[12]       ; IR[13]      ; 0.500        ; 4.270      ; 6.322      ;
; -1.990 ; IR[12]    ; op1_check$latch        ; IR[12]       ; IR[13]      ; 1.000        ; 4.364      ; 6.694      ;
; -1.927 ; IR[12]    ; source2_cycle[0]$latch ; IR[12]       ; IR[13]      ; 1.000        ; 4.270      ; 6.531      ;
; -1.927 ; IR[13]    ; op1_check$latch        ; IR[13]       ; IR[13]      ; 1.000        ; 4.364      ; 6.651      ;
; -1.896 ; IR[12]    ; mux_ao$latch           ; IR[12]       ; IR[13]      ; 0.500        ; 2.110      ; 3.697      ;
; -1.882 ; IR[13]    ; mux_ao$latch           ; IR[13]       ; IR[13]      ; 0.500        ; 2.110      ; 3.703      ;
; -1.836 ; IR[12]    ; mux_d2$latch           ; IR[12]       ; IR[13]      ; 0.500        ; 4.259      ; 5.930      ;
; -1.826 ; IR[12]    ; mux_d2$latch           ; IR[12]       ; IR[13]      ; 1.000        ; 4.259      ; 6.420      ;
; -1.730 ; IR[13]    ; mux_d2$latch           ; IR[13]       ; IR[13]      ; 0.500        ; 4.259      ; 5.844      ;
; -1.666 ; IR[12]    ; mux_a2$latch           ; IR[12]       ; IR[13]      ; 0.500        ; 2.132      ; 3.632      ;
; -1.490 ; IR[12]    ; mux_ao$latch           ; IR[12]       ; IR[13]      ; 1.000        ; 2.110      ; 3.791      ;
; -1.426 ; IR[13]    ; mux_ao$latch           ; IR[13]       ; IR[13]      ; 1.000        ; 2.110      ; 3.747      ;
; -1.255 ; IR[12]    ; mux_a2$latch           ; IR[12]       ; IR[13]      ; 1.000        ; 2.132      ; 3.721      ;
; -1.223 ; IR[13]    ; source2_cycle[0]$latch ; IR[13]       ; IR[13]      ; 0.500        ; 4.270      ; 5.347      ;
; -1.118 ; IR[13]    ; mux_d2$latch           ; IR[13]       ; IR[13]      ; 1.000        ; 4.259      ; 5.732      ;
; -1.025 ; IR[13]    ; mux_a3[1]$latch        ; IR[13]       ; IR[13]      ; 0.500        ; 4.258      ; 5.042      ;
; -1.010 ; IR[13]    ; mux_op2[1]$latch       ; IR[13]       ; IR[13]      ; 0.500        ; 4.250      ; 5.020      ;
; -0.994 ; IR[13]    ; mux_a3[0]$latch        ; IR[13]       ; IR[13]      ; 0.500        ; 4.360      ; 5.215      ;
; -0.938 ; IR[13]    ; source2_cycle[0]$latch ; IR[13]       ; IR[13]      ; 1.000        ; 4.270      ; 5.562      ;
; -0.885 ; IR[13]    ; lm_detected$latch      ; IR[13]       ; IR[13]      ; 0.500        ; 4.394      ; 4.879      ;
; -0.881 ; IR[12]    ; mux_d1$latch           ; IR[12]       ; IR[13]      ; 0.500        ; 4.287      ; 4.907      ;
; -0.870 ; IR[12]    ; mux_a3[1]$latch        ; IR[12]       ; IR[13]      ; 0.500        ; 4.258      ; 4.867      ;
; -0.818 ; IR[13]    ; alu_op_sel$latch       ; IR[13]       ; IR[13]      ; 0.500        ; 4.244      ; 4.917      ;
; -0.802 ; IR[13]    ; mux_a3[1]$latch        ; IR[13]       ; IR[13]      ; 1.000        ; 4.258      ; 5.319      ;
; -0.790 ; IR[13]    ; mux_op2[1]$latch       ; IR[13]       ; IR[13]      ; 1.000        ; 4.250      ; 5.300      ;
; -0.781 ; IR[12]    ; wr_mem$latch           ; IR[12]       ; IR[13]      ; 0.500        ; 4.392      ; 4.878      ;
; -0.773 ; IR[13]    ; sm_detected$latch      ; IR[13]       ; IR[13]      ; 0.500        ; 4.533      ; 5.047      ;
; -0.757 ; IR[12]    ; source1_cycle[0]$latch ; IR[12]       ; IR[13]      ; 0.500        ; 4.288      ; 4.879      ;
; -0.730 ; IR[13]    ; mux_d1$latch           ; IR[13]       ; IR[13]      ; 0.500        ; 4.287      ; 4.776      ;
; -0.716 ; IR[12]    ; wr_rf$latch            ; IR[12]       ; IR[13]      ; 0.500        ; 4.392      ; 4.688      ;
; -0.691 ; IR[13]    ; lm_detected$latch      ; IR[13]       ; IR[13]      ; 1.000        ; 4.394      ; 5.185      ;
; -0.680 ; IR[13]    ; mux_op1[1]$latch       ; IR[13]       ; IR[13]      ; 0.500        ; 4.252      ; 4.692      ;
; -0.671 ; IR[13]    ; mux_a2$latch           ; IR[13]       ; IR[13]      ; 0.500        ; 2.132      ; 2.657      ;
; -0.627 ; IR[12]    ; sm_detected$latch      ; IR[12]       ; IR[13]      ; 0.500        ; 4.533      ; 4.881      ;
; -0.612 ; IR[13]    ; alu_op_sel$latch       ; IR[13]       ; IR[13]      ; 1.000        ; 4.244      ; 5.211      ;
; -0.599 ; IR[13]    ; source1_cycle[1]$latch ; IR[13]       ; IR[13]      ; 0.500        ; 4.287      ; 4.645      ;
; -0.595 ; IR[13]    ; mux_op1[0]$latch       ; IR[13]       ; IR[13]      ; 0.500        ; 4.259      ; 4.708      ;
; -0.579 ; IR[13]    ; sm_detected$latch      ; IR[13]       ; IR[13]      ; 1.000        ; 4.533      ; 5.353      ;
; -0.574 ; IR[13]    ; mux_a3[0]$latch        ; IR[13]       ; IR[13]      ; 1.000        ; 4.360      ; 5.295      ;
; -0.560 ; IR[12]    ; mux_a3[0]$latch        ; IR[12]       ; IR[13]      ; 0.500        ; 4.360      ; 4.761      ;
; -0.548 ; IR[12]    ; dest_cycle$latch       ; IR[12]       ; IR[13]      ; 0.500        ; 4.366      ; 4.754      ;
; -0.517 ; IR[12]    ; source1_cycle[1]$latch ; IR[12]       ; IR[13]      ; 0.500        ; 4.287      ; 4.543      ;
; -0.503 ; IR[12]    ; mux_op2[0]$latch       ; IR[12]       ; IR[13]      ; 0.500        ; 4.369      ; 4.713      ;
; -0.486 ; IR[12]    ; mux_a3[1]$latch        ; IR[12]       ; IR[13]      ; 1.000        ; 4.258      ; 4.983      ;
; -0.485 ; IR[12]    ; wr_mem$latch           ; IR[12]       ; IR[13]      ; 1.000        ; 4.392      ; 5.082      ;
; -0.461 ; IR[12]    ; source1_cycle[0]$latch ; IR[12]       ; IR[13]      ; 1.000        ; 4.288      ; 5.083      ;
; -0.385 ; IR[13]    ; mux_7sh$latch          ; IR[13]       ; IR[13]      ; 0.500        ; 2.085      ; 2.323      ;
; -0.366 ; IR[12]    ; lm_detected$latch      ; IR[12]       ; IR[13]      ; 0.500        ; 4.394      ; 4.340      ;
; -0.365 ; IR[12]    ; sm_detected$latch      ; IR[12]       ; IR[13]      ; 1.000        ; 4.533      ; 5.119      ;
; -0.362 ; IR[12]    ; dest_cycle$latch       ; IR[12]       ; IR[13]      ; 1.000        ; 4.366      ; 5.068      ;
; -0.353 ; IR[12]    ; mux_a3[0]$latch        ; IR[12]       ; IR[13]      ; 1.000        ; 4.360      ; 5.054      ;
; -0.310 ; IR[12]    ; mux_op2[0]$latch       ; IR[12]       ; IR[13]      ; 1.000        ; 4.369      ; 5.020      ;
; -0.266 ; IR[13]    ; mux_a2$latch           ; IR[13]       ; IR[13]      ; 1.000        ; 2.132      ; 2.752      ;
; -0.235 ; IR[12]    ; mux_d1$latch           ; IR[12]       ; IR[13]      ; 1.000        ; 4.287      ; 4.761      ;
; -0.176 ; IR[13]    ; mux_d1$latch           ; IR[13]       ; IR[13]      ; 1.000        ; 4.287      ; 4.722      ;
; -0.098 ; IR[13]    ; mux_op1[1]$latch       ; IR[13]       ; IR[13]      ; 1.000        ; 4.252      ; 4.610      ;
; -0.062 ; IR[12]    ; wr_rf$latch            ; IR[12]       ; IR[13]      ; 1.000        ; 4.392      ; 4.534      ;
; -0.039 ; IR[13]    ; source1_cycle[1]$latch ; IR[13]       ; IR[13]      ; 1.000        ; 4.287      ; 4.585      ;
; 0.014  ; IR[13]    ; mux_op1[0]$latch       ; IR[13]       ; IR[13]      ; 1.000        ; 4.259      ; 4.599      ;
; 0.057  ; IR[12]    ; source1_cycle[1]$latch ; IR[12]       ; IR[13]      ; 1.000        ; 4.287      ; 4.469      ;
; 0.155  ; IR[13]    ; mux_7sh$latch          ; IR[13]       ; IR[13]      ; 1.000        ; 2.085      ; 2.283      ;
; 0.277  ; IR[12]    ; lm_detected$latch      ; IR[12]       ; IR[13]      ; 1.000        ; 4.394      ; 4.197      ;
+--------+-----------+------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Setup: 'IR[12]'                                                                            ;
+--------+-----------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------+--------------+-------------+--------------+------------+------------+
; -2.873 ; IR[12]    ; op2_check$latch        ; IR[12]       ; IR[12]      ; 0.500        ; 4.443      ; 6.924      ;
; -2.567 ; IR[13]    ; op2_check$latch        ; IR[13]       ; IR[12]      ; 0.500        ; 4.443      ; 6.598      ;
; -2.443 ; IR[12]    ; op1_check$latch        ; IR[12]       ; IR[12]      ; 0.500        ; 4.407      ; 6.710      ;
; -2.359 ; IR[13]    ; op1_check$latch        ; IR[13]       ; IR[12]      ; 0.500        ; 4.407      ; 6.606      ;
; -2.356 ; IR[12]    ; op2_check$latch        ; IR[12]       ; IR[12]      ; 1.000        ; 4.443      ; 6.907      ;
; -2.333 ; IR[13]    ; op2_check$latch        ; IR[13]       ; IR[12]      ; 1.000        ; 4.443      ; 6.864      ;
; -2.159 ; IR[12]    ; source2_cycle[0]$latch ; IR[12]       ; IR[12]      ; 0.500        ; 4.309      ; 6.322      ;
; -1.927 ; IR[12]    ; op1_check$latch        ; IR[12]       ; IR[12]      ; 1.000        ; 4.407      ; 6.694      ;
; -1.904 ; IR[13]    ; op1_check$latch        ; IR[13]       ; IR[12]      ; 1.000        ; 4.407      ; 6.651      ;
; -1.868 ; IR[12]    ; source2_cycle[0]$latch ; IR[12]       ; IR[12]      ; 1.000        ; 4.309      ; 6.531      ;
; -1.777 ; IR[12]    ; mux_d2$latch           ; IR[12]       ; IR[12]      ; 0.500        ; 4.298      ; 5.930      ;
; -1.767 ; IR[12]    ; mux_d2$latch           ; IR[12]       ; IR[12]      ; 1.000        ; 4.298      ; 6.420      ;
; -1.711 ; IR[13]    ; mux_d2$latch           ; IR[13]       ; IR[12]      ; 0.500        ; 4.298      ; 5.844      ;
; -1.605 ; IR[12]    ; mux_a2$latch           ; IR[12]       ; IR[12]      ; 0.500        ; 2.173      ; 3.632      ;
; -1.204 ; IR[13]    ; source2_cycle[0]$latch ; IR[13]       ; IR[12]      ; 0.500        ; 4.309      ; 5.347      ;
; -1.194 ; IR[12]    ; mux_a2$latch           ; IR[12]       ; IR[12]      ; 1.000        ; 2.173      ; 3.721      ;
; -1.099 ; IR[13]    ; mux_d2$latch           ; IR[13]       ; IR[12]      ; 1.000        ; 4.298      ; 5.732      ;
; -1.003 ; IR[13]    ; mux_a3[1]$latch        ; IR[13]       ; IR[12]      ; 0.500        ; 4.300      ; 5.042      ;
; -0.990 ; IR[13]    ; mux_op2[1]$latch       ; IR[13]       ; IR[12]      ; 0.500        ; 4.290      ; 5.020      ;
; -0.972 ; IR[13]    ; mux_a3[0]$latch        ; IR[13]       ; IR[12]      ; 0.500        ; 4.402      ; 5.215      ;
; -0.919 ; IR[13]    ; source2_cycle[0]$latch ; IR[13]       ; IR[12]      ; 1.000        ; 4.309      ; 5.562      ;
; -0.862 ; IR[13]    ; lm_detected$latch      ; IR[13]       ; IR[12]      ; 0.500        ; 4.437      ; 4.879      ;
; -0.822 ; IR[12]    ; mux_d1$latch           ; IR[12]       ; IR[12]      ; 0.500        ; 4.326      ; 4.907      ;
; -0.808 ; IR[12]    ; mux_a3[1]$latch        ; IR[12]       ; IR[12]      ; 0.500        ; 4.300      ; 4.867      ;
; -0.798 ; IR[13]    ; alu_op_sel$latch       ; IR[13]       ; IR[12]      ; 0.500        ; 4.284      ; 4.917      ;
; -0.780 ; IR[13]    ; mux_a3[1]$latch        ; IR[13]       ; IR[12]      ; 1.000        ; 4.300      ; 5.319      ;
; -0.770 ; IR[13]    ; mux_op2[1]$latch       ; IR[13]       ; IR[12]      ; 1.000        ; 4.290      ; 5.300      ;
; -0.750 ; IR[13]    ; sm_detected$latch      ; IR[13]       ; IR[12]      ; 0.500        ; 4.576      ; 5.047      ;
; -0.718 ; IR[12]    ; wr_mem$latch           ; IR[12]       ; IR[12]      ; 0.500        ; 4.435      ; 4.878      ;
; -0.711 ; IR[13]    ; mux_d1$latch           ; IR[13]       ; IR[12]      ; 0.500        ; 4.326      ; 4.776      ;
; -0.698 ; IR[12]    ; source1_cycle[0]$latch ; IR[12]       ; IR[12]      ; 0.500        ; 4.327      ; 4.879      ;
; -0.668 ; IR[13]    ; lm_detected$latch      ; IR[13]       ; IR[12]      ; 1.000        ; 4.437      ; 5.185      ;
; -0.660 ; IR[13]    ; mux_op1[1]$latch       ; IR[13]       ; IR[12]      ; 0.500        ; 4.292      ; 4.692      ;
; -0.653 ; IR[12]    ; wr_rf$latch            ; IR[12]       ; IR[12]      ; 0.500        ; 4.435      ; 4.688      ;
; -0.650 ; IR[13]    ; mux_a2$latch           ; IR[13]       ; IR[12]      ; 0.500        ; 2.173      ; 2.657      ;
; -0.592 ; IR[13]    ; alu_op_sel$latch       ; IR[13]       ; IR[12]      ; 1.000        ; 4.284      ; 5.211      ;
; -0.580 ; IR[13]    ; source1_cycle[1]$latch ; IR[13]       ; IR[12]      ; 0.500        ; 4.326      ; 4.645      ;
; -0.575 ; IR[13]    ; mux_op1[0]$latch       ; IR[13]       ; IR[12]      ; 0.500        ; 4.299      ; 4.708      ;
; -0.564 ; IR[12]    ; sm_detected$latch      ; IR[12]       ; IR[12]      ; 0.500        ; 4.576      ; 4.881      ;
; -0.556 ; IR[13]    ; sm_detected$latch      ; IR[13]       ; IR[12]      ; 1.000        ; 4.576      ; 5.353      ;
; -0.552 ; IR[13]    ; mux_a3[0]$latch        ; IR[13]       ; IR[12]      ; 1.000        ; 4.402      ; 5.295      ;
; -0.498 ; IR[12]    ; mux_a3[0]$latch        ; IR[12]       ; IR[12]      ; 0.500        ; 4.402      ; 4.761      ;
; -0.486 ; IR[12]    ; dest_cycle$latch       ; IR[12]       ; IR[12]      ; 0.500        ; 4.408      ; 4.754      ;
; -0.458 ; IR[12]    ; source1_cycle[1]$latch ; IR[12]       ; IR[12]      ; 0.500        ; 4.326      ; 4.543      ;
; -0.443 ; IR[12]    ; mux_op2[0]$latch       ; IR[12]       ; IR[12]      ; 0.500        ; 4.409      ; 4.713      ;
; -0.424 ; IR[12]    ; mux_a3[1]$latch        ; IR[12]       ; IR[12]      ; 1.000        ; 4.300      ; 4.983      ;
; -0.422 ; IR[12]    ; wr_mem$latch           ; IR[12]       ; IR[12]      ; 1.000        ; 4.435      ; 5.082      ;
; -0.402 ; IR[12]    ; source1_cycle[0]$latch ; IR[12]       ; IR[12]      ; 1.000        ; 4.327      ; 5.083      ;
; -0.303 ; IR[12]    ; lm_detected$latch      ; IR[12]       ; IR[12]      ; 0.500        ; 4.437      ; 4.340      ;
; -0.302 ; IR[12]    ; sm_detected$latch      ; IR[12]       ; IR[12]      ; 1.000        ; 4.576      ; 5.119      ;
; -0.300 ; IR[12]    ; dest_cycle$latch       ; IR[12]       ; IR[12]      ; 1.000        ; 4.408      ; 5.068      ;
; -0.293 ; IR[13]    ; mux_dr$latch           ; IR[13]       ; IR[12]      ; 0.500        ; 2.195      ; 2.321      ;
; -0.291 ; IR[12]    ; mux_a3[0]$latch        ; IR[12]       ; IR[12]      ; 1.000        ; 4.402      ; 5.054      ;
; -0.263 ; IR[13]    ; mux_7sh$latch          ; IR[13]       ; IR[12]      ; 0.500        ; 2.227      ; 2.323      ;
; -0.250 ; IR[12]    ; mux_op2[0]$latch       ; IR[12]       ; IR[12]      ; 1.000        ; 4.409      ; 5.020      ;
; -0.245 ; IR[13]    ; mux_a2$latch           ; IR[13]       ; IR[12]      ; 1.000        ; 2.173      ; 2.752      ;
; -0.176 ; IR[12]    ; mux_d1$latch           ; IR[12]       ; IR[12]      ; 1.000        ; 4.326      ; 4.761      ;
; -0.157 ; IR[13]    ; mux_d1$latch           ; IR[13]       ; IR[12]      ; 1.000        ; 4.326      ; 4.722      ;
; -0.078 ; IR[13]    ; mux_op1[1]$latch       ; IR[13]       ; IR[12]      ; 1.000        ; 4.292      ; 4.610      ;
; -0.020 ; IR[13]    ; source1_cycle[1]$latch ; IR[13]       ; IR[12]      ; 1.000        ; 4.326      ; 4.585      ;
; 0.001  ; IR[12]    ; wr_rf$latch            ; IR[12]       ; IR[12]      ; 1.000        ; 4.435      ; 4.534      ;
; 0.034  ; IR[13]    ; mux_op1[0]$latch       ; IR[13]       ; IR[12]      ; 1.000        ; 4.299      ; 4.599      ;
; 0.116  ; IR[12]    ; source1_cycle[1]$latch ; IR[12]       ; IR[12]      ; 1.000        ; 4.326      ; 4.469      ;
; 0.248  ; IR[13]    ; mux_dr$latch           ; IR[13]       ; IR[12]      ; 1.000        ; 2.195      ; 2.280      ;
; 0.277  ; IR[13]    ; mux_7sh$latch          ; IR[13]       ; IR[12]      ; 1.000        ; 2.227      ; 2.283      ;
; 0.340  ; IR[12]    ; lm_detected$latch      ; IR[12]       ; IR[12]      ; 1.000        ; 4.437      ; 4.197      ;
+--------+-----------+------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Hold: 'IR[12]'                                                                             ;
+--------+-----------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------+--------------+-------------+--------------+------------+------------+
; -0.560 ; IR[12]    ; lm_detected$latch      ; IR[12]       ; IR[12]      ; 0.000        ; 4.600      ; 4.040      ;
; -0.312 ; IR[12]    ; wr_rf$latch            ; IR[12]       ; IR[12]      ; 0.000        ; 4.600      ; 4.288      ;
; -0.173 ; IR[12]    ; source1_cycle[1]$latch ; IR[12]       ; IR[12]      ; 0.000        ; 4.486      ; 4.313      ;
; -0.145 ; IR[13]    ; mux_7sh$latch          ; IR[13]       ; IR[12]      ; 0.000        ; 2.296      ; 2.191      ;
; -0.114 ; IR[13]    ; mux_dr$latch           ; IR[13]       ; IR[12]      ; 0.000        ; 2.262      ; 2.188      ;
; -0.109 ; IR[13]    ; source1_cycle[1]$latch ; IR[13]       ; IR[12]      ; 0.000        ; 4.486      ; 4.417      ;
; -0.109 ; IR[13]    ; mux_op1[0]$latch       ; IR[13]       ; IR[12]      ; 0.000        ; 4.457      ; 4.388      ;
; -0.067 ; IR[13]    ; mux_op1[1]$latch       ; IR[13]       ; IR[12]      ; 0.000        ; 4.450      ; 4.423      ;
; 0.028  ; IR[13]    ; mux_d1$latch           ; IR[13]       ; IR[12]      ; 0.000        ; 4.486      ; 4.554      ;
; 0.071  ; IR[12]    ; lm_detected$latch      ; IR[12]       ; IR[12]      ; -0.500       ; 4.600      ; 4.191      ;
; 0.107  ; IR[12]    ; mux_d1$latch           ; IR[12]       ; IR[12]      ; 0.000        ; 4.486      ; 4.593      ;
; 0.162  ; IR[13]    ; mux_a3[0]$latch        ; IR[13]       ; IR[12]      ; 0.000        ; 4.564      ; 4.766      ;
; 0.163  ; IR[12]    ; sm_detected$latch      ; IR[12]       ; IR[12]      ; 0.000        ; 4.769      ; 4.932      ;
; 0.195  ; IR[12]    ; mux_op2[0]$latch       ; IR[12]       ; IR[12]      ; 0.000        ; 4.571      ; 4.766      ;
; 0.212  ; IR[12]    ; wr_mem$latch           ; IR[12]       ; IR[12]      ; 0.000        ; 4.598      ; 4.810      ;
; 0.246  ; IR[12]    ; mux_a3[0]$latch        ; IR[12]       ; IR[12]      ; 0.000        ; 4.564      ; 4.810      ;
; 0.251  ; IR[12]    ; dest_cycle$latch       ; IR[12]       ; IR[12]      ; 0.000        ; 4.571      ; 4.822      ;
; 0.314  ; IR[12]    ; wr_rf$latch            ; IR[12]       ; IR[12]      ; -0.500       ; 4.600      ; 4.434      ;
; 0.343  ; IR[13]    ; mux_a2$latch           ; IR[13]       ; IR[12]      ; 0.000        ; 2.244      ; 2.627      ;
; 0.347  ; IR[12]    ; mux_a3[1]$latch        ; IR[12]       ; IR[12]      ; 0.000        ; 4.459      ; 4.806      ;
; 0.348  ; IR[13]    ; sm_detected$latch      ; IR[13]       ; IR[12]      ; 0.000        ; 4.769      ; 5.157      ;
; 0.360  ; IR[12]    ; source1_cycle[0]$latch ; IR[12]       ; IR[12]      ; 0.000        ; 4.487      ; 4.847      ;
; 0.361  ; IR[13]    ; lm_detected$latch      ; IR[13]       ; IR[12]      ; 0.000        ; 4.600      ; 5.001      ;
; 0.376  ; IR[12]    ; mux_op2[0]$latch       ; IR[12]       ; IR[12]      ; -0.500       ; 4.571      ; 4.467      ;
; 0.378  ; IR[12]    ; source1_cycle[1]$latch ; IR[12]       ; IR[12]      ; -0.500       ; 4.486      ; 4.384      ;
; 0.392  ; IR[13]    ; mux_7sh$latch          ; IR[13]       ; IR[12]      ; -0.500       ; 2.296      ; 2.228      ;
; 0.415  ; IR[12]    ; dest_cycle$latch       ; IR[12]       ; IR[12]      ; -0.500       ; 4.571      ; 4.506      ;
; 0.421  ; IR[12]    ; sm_detected$latch      ; IR[12]       ; IR[12]      ; -0.500       ; 4.769      ; 4.710      ;
; 0.424  ; IR[13]    ; mux_dr$latch           ; IR[13]       ; IR[12]      ; -0.500       ; 2.262      ; 2.226      ;
; 0.431  ; IR[13]    ; alu_op_sel$latch       ; IR[13]       ; IR[12]      ; 0.000        ; 4.442      ; 4.913      ;
; 0.434  ; IR[12]    ; mux_a3[0]$latch        ; IR[12]       ; IR[12]      ; -0.500       ; 4.564      ; 4.518      ;
; 0.453  ; IR[13]    ; source1_cycle[1]$latch ; IR[13]       ; IR[12]      ; -0.500       ; 4.486      ; 4.479      ;
; 0.484  ; IR[12]    ; wr_mem$latch           ; IR[12]       ; IR[12]      ; -0.500       ; 4.598      ; 4.602      ;
; 0.511  ; IR[13]    ; mux_d2$latch           ; IR[13]       ; IR[12]      ; 0.000        ; 4.457      ; 5.008      ;
; 0.517  ; IR[13]    ; mux_op1[0]$latch       ; IR[13]       ; IR[12]      ; -0.500       ; 4.457      ; 4.514      ;
; 0.519  ; IR[13]    ; mux_op1[1]$latch       ; IR[13]       ; IR[12]      ; -0.500       ; 4.450      ; 4.509      ;
; 0.558  ; IR[13]    ; sm_detected$latch      ; IR[13]       ; IR[12]      ; -0.500       ; 4.769      ; 4.867      ;
; 0.564  ; IR[13]    ; mux_op2[1]$latch       ; IR[13]       ; IR[12]      ; 0.000        ; 4.448      ; 5.052      ;
; 0.565  ; IR[13]    ; lm_detected$latch      ; IR[13]       ; IR[12]      ; -0.500       ; 4.600      ; 4.705      ;
; 0.581  ; IR[13]    ; mux_d1$latch           ; IR[13]       ; IR[12]      ; -0.500       ; 4.486      ; 4.607      ;
; 0.629  ; IR[12]    ; source1_cycle[0]$latch ; IR[12]       ; IR[12]      ; -0.500       ; 4.487      ; 4.636      ;
; 0.629  ; IR[13]    ; mux_a3[1]$latch        ; IR[13]       ; IR[12]      ; 0.000        ; 4.459      ; 5.128      ;
; 0.631  ; IR[13]    ; alu_op_sel$latch       ; IR[13]       ; IR[12]      ; -0.500       ; 4.442      ; 4.613      ;
; 0.637  ; IR[13]    ; mux_a3[0]$latch        ; IR[13]       ; IR[12]      ; -0.500       ; 4.564      ; 4.741      ;
; 0.673  ; IR[13]    ; mux_d2$latch           ; IR[13]       ; IR[12]      ; -0.500       ; 4.457      ; 4.670      ;
; 0.717  ; IR[12]    ; mux_a3[1]$latch        ; IR[12]       ; IR[12]      ; -0.500       ; 4.459      ; 4.696      ;
; 0.727  ; IR[12]    ; mux_d1$latch           ; IR[12]       ; IR[12]      ; -0.500       ; 4.486      ; 4.733      ;
; 0.740  ; IR[13]    ; mux_a2$latch           ; IR[13]       ; IR[12]      ; -0.500       ; 2.244      ; 2.524      ;
; 0.790  ; IR[13]    ; mux_op2[1]$latch       ; IR[13]       ; IR[12]      ; -0.500       ; 4.448      ; 4.778      ;
; 0.817  ; IR[13]    ; source2_cycle[0]$latch ; IR[13]       ; IR[12]      ; 0.000        ; 4.468      ; 5.325      ;
; 0.863  ; IR[13]    ; mux_a3[1]$latch        ; IR[13]       ; IR[12]      ; -0.500       ; 4.459      ; 4.862      ;
; 1.098  ; IR[13]    ; source2_cycle[0]$latch ; IR[13]       ; IR[12]      ; -0.500       ; 4.468      ; 5.106      ;
; 1.189  ; IR[12]    ; mux_d2$latch           ; IR[12]       ; IR[12]      ; 0.000        ; 4.457      ; 5.646      ;
; 1.313  ; IR[12]    ; mux_a2$latch           ; IR[12]       ; IR[12]      ; 0.000        ; 2.244      ; 3.557      ;
; 1.345  ; IR[13]    ; op1_check$latch        ; IR[13]       ; IR[12]      ; 0.000        ; 4.568      ; 5.953      ;
; 1.425  ; IR[12]    ; op1_check$latch        ; IR[12]       ; IR[12]      ; 0.000        ; 4.568      ; 5.993      ;
; 1.620  ; IR[12]    ; mux_d2$latch           ; IR[12]       ; IR[12]      ; -0.500       ; 4.457      ; 5.597      ;
; 1.699  ; IR[12]    ; mux_a2$latch           ; IR[12]       ; IR[12]      ; -0.500       ; 2.244      ; 3.463      ;
; 1.768  ; IR[12]    ; op2_check$latch        ; IR[12]       ; IR[12]      ; 0.000        ; 4.608      ; 6.376      ;
; 1.787  ; IR[12]    ; source2_cycle[0]$latch ; IR[12]       ; IR[12]      ; 0.000        ; 4.468      ; 6.255      ;
; 1.798  ; IR[13]    ; op1_check$latch        ; IR[13]       ; IR[12]      ; -0.500       ; 4.568      ; 5.906      ;
; 1.900  ; IR[13]    ; op2_check$latch        ; IR[13]       ; IR[12]      ; 0.000        ; 4.608      ; 6.548      ;
; 1.957  ; IR[12]    ; op1_check$latch        ; IR[12]       ; IR[12]      ; -0.500       ; 4.568      ; 6.045      ;
; 2.057  ; IR[12]    ; source2_cycle[0]$latch ; IR[12]       ; IR[12]      ; -0.500       ; 4.468      ; 6.045      ;
; 2.141  ; IR[13]    ; op2_check$latch        ; IR[13]       ; IR[12]      ; -0.500       ; 4.608      ; 6.289      ;
; 2.300  ; IR[12]    ; op2_check$latch        ; IR[12]       ; IR[12]      ; -0.500       ; 4.608      ; 6.428      ;
+--------+-----------+------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Hold: 'IR[13]'                                                                             ;
+--------+-----------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------+--------------+-------------+--------------+------------+------------+
; -0.555 ; IR[12]    ; lm_detected$latch      ; IR[12]       ; IR[13]      ; 0.000        ; 4.555      ; 4.040      ;
; -0.307 ; IR[12]    ; wr_rf$latch            ; IR[12]       ; IR[13]      ; 0.000        ; 4.555      ; 4.288      ;
; -0.170 ; IR[12]    ; source1_cycle[1]$latch ; IR[12]       ; IR[13]      ; 0.000        ; 4.443      ; 4.313      ;
; -0.027 ; IR[13]    ; mux_op1[0]$latch       ; IR[13]       ; IR[13]      ; 0.000        ; 4.415      ; 4.388      ;
; -0.026 ; IR[13]    ; source1_cycle[1]$latch ; IR[13]       ; IR[13]      ; 0.000        ; 4.443      ; 4.417      ;
; 0.015  ; IR[13]    ; mux_op1[1]$latch       ; IR[13]       ; IR[13]      ; 0.000        ; 4.408      ; 4.423      ;
; 0.041  ; IR[13]    ; mux_7sh$latch          ; IR[13]       ; IR[13]      ; 0.000        ; 2.150      ; 2.191      ;
; 0.096  ; IR[12]    ; lm_detected$latch      ; IR[12]       ; IR[13]      ; -0.500       ; 4.555      ; 4.191      ;
; 0.110  ; IR[12]    ; mux_d1$latch           ; IR[12]       ; IR[13]      ; 0.000        ; 4.443      ; 4.593      ;
; 0.111  ; IR[13]    ; mux_d1$latch           ; IR[13]       ; IR[13]      ; 0.000        ; 4.443      ; 4.554      ;
; 0.168  ; IR[12]    ; sm_detected$latch      ; IR[12]       ; IR[13]      ; 0.000        ; 4.724      ; 4.932      ;
; 0.197  ; IR[12]    ; mux_op2[0]$latch       ; IR[12]       ; IR[13]      ; 0.000        ; 4.529      ; 4.766      ;
; 0.217  ; IR[12]    ; wr_mem$latch           ; IR[12]       ; IR[13]      ; 0.000        ; 4.553      ; 4.810      ;
; 0.248  ; IR[13]    ; mux_a3[0]$latch        ; IR[13]       ; IR[13]      ; 0.000        ; 4.518      ; 4.766      ;
; 0.252  ; IR[12]    ; mux_a3[0]$latch        ; IR[12]       ; IR[13]      ; 0.000        ; 4.518      ; 4.810      ;
; 0.257  ; IR[12]    ; dest_cycle$latch       ; IR[12]       ; IR[13]      ; 0.000        ; 4.525      ; 4.822      ;
; 0.339  ; IR[12]    ; wr_rf$latch            ; IR[12]       ; IR[13]      ; -0.500       ; 4.555      ; 4.434      ;
; 0.353  ; IR[12]    ; mux_a3[1]$latch        ; IR[12]       ; IR[13]      ; 0.000        ; 4.413      ; 4.806      ;
; 0.363  ; IR[12]    ; source1_cycle[0]$latch ; IR[12]       ; IR[13]      ; 0.000        ; 4.444      ; 4.847      ;
; 0.398  ; IR[12]    ; mux_op2[0]$latch       ; IR[12]       ; IR[13]      ; -0.500       ; 4.529      ; 4.467      ;
; 0.401  ; IR[12]    ; source1_cycle[1]$latch ; IR[12]       ; IR[13]      ; -0.500       ; 4.443      ; 4.384      ;
; 0.428  ; IR[13]    ; mux_a2$latch           ; IR[13]       ; IR[13]      ; 0.000        ; 2.199      ; 2.627      ;
; 0.433  ; IR[13]    ; sm_detected$latch      ; IR[13]       ; IR[13]      ; 0.000        ; 4.724      ; 5.157      ;
; 0.441  ; IR[12]    ; dest_cycle$latch       ; IR[12]       ; IR[13]      ; -0.500       ; 4.525      ; 4.506      ;
; 0.446  ; IR[12]    ; sm_detected$latch      ; IR[12]       ; IR[13]      ; -0.500       ; 4.724      ; 4.710      ;
; 0.446  ; IR[13]    ; lm_detected$latch      ; IR[13]       ; IR[13]      ; 0.000        ; 4.555      ; 5.001      ;
; 0.460  ; IR[12]    ; mux_a3[0]$latch        ; IR[12]       ; IR[13]      ; -0.500       ; 4.518      ; 4.518      ;
; 0.509  ; IR[12]    ; wr_mem$latch           ; IR[12]       ; IR[13]      ; -0.500       ; 4.553      ; 4.602      ;
; 0.513  ; IR[13]    ; alu_op_sel$latch       ; IR[13]       ; IR[13]      ; 0.000        ; 4.400      ; 4.913      ;
; 0.516  ; IR[13]    ; source1_cycle[1]$latch ; IR[13]       ; IR[13]      ; -0.500       ; 4.443      ; 4.479      ;
; 0.558  ; IR[13]    ; mux_7sh$latch          ; IR[13]       ; IR[13]      ; -0.500       ; 2.150      ; 2.228      ;
; 0.579  ; IR[13]    ; mux_op1[0]$latch       ; IR[13]       ; IR[13]      ; -0.500       ; 4.415      ; 4.514      ;
; 0.581  ; IR[13]    ; mux_op1[1]$latch       ; IR[13]       ; IR[13]      ; -0.500       ; 4.408      ; 4.509      ;
; 0.594  ; IR[13]    ; mux_d2$latch           ; IR[13]       ; IR[13]      ; 0.000        ; 4.414      ; 5.008      ;
; 0.623  ; IR[13]    ; sm_detected$latch      ; IR[13]       ; IR[13]      ; -0.500       ; 4.724      ; 4.867      ;
; 0.630  ; IR[13]    ; lm_detected$latch      ; IR[13]       ; IR[13]      ; -0.500       ; 4.555      ; 4.705      ;
; 0.644  ; IR[13]    ; mux_d1$latch           ; IR[13]       ; IR[13]      ; -0.500       ; 4.443      ; 4.607      ;
; 0.646  ; IR[13]    ; mux_op2[1]$latch       ; IR[13]       ; IR[13]      ; 0.000        ; 4.406      ; 5.052      ;
; 0.652  ; IR[12]    ; source1_cycle[0]$latch ; IR[12]       ; IR[13]      ; -0.500       ; 4.444      ; 4.636      ;
; 0.693  ; IR[13]    ; alu_op_sel$latch       ; IR[13]       ; IR[13]      ; -0.500       ; 4.400      ; 4.613      ;
; 0.703  ; IR[13]    ; mux_a3[0]$latch        ; IR[13]       ; IR[13]      ; -0.500       ; 4.518      ; 4.741      ;
; 0.715  ; IR[13]    ; mux_a3[1]$latch        ; IR[13]       ; IR[13]      ; 0.000        ; 4.413      ; 5.128      ;
; 0.736  ; IR[13]    ; mux_d2$latch           ; IR[13]       ; IR[13]      ; -0.500       ; 4.414      ; 4.670      ;
; 0.743  ; IR[12]    ; mux_a3[1]$latch        ; IR[12]       ; IR[13]      ; -0.500       ; 4.413      ; 4.696      ;
; 0.750  ; IR[12]    ; mux_d1$latch           ; IR[12]       ; IR[13]      ; -0.500       ; 4.443      ; 4.733      ;
; 0.805  ; IR[13]    ; mux_a2$latch           ; IR[13]       ; IR[13]      ; -0.500       ; 2.199      ; 2.524      ;
; 0.852  ; IR[13]    ; mux_op2[1]$latch       ; IR[13]       ; IR[13]      ; -0.500       ; 4.406      ; 4.778      ;
; 0.900  ; IR[13]    ; source2_cycle[0]$latch ; IR[13]       ; IR[13]      ; 0.000        ; 4.425      ; 5.325      ;
; 0.929  ; IR[13]    ; mux_a3[1]$latch        ; IR[13]       ; IR[13]      ; -0.500       ; 4.413      ; 4.862      ;
; 1.161  ; IR[13]    ; source2_cycle[0]$latch ; IR[13]       ; IR[13]      ; -0.500       ; 4.425      ; 5.106      ;
; 1.192  ; IR[12]    ; mux_d2$latch           ; IR[12]       ; IR[13]      ; 0.000        ; 4.414      ; 5.646      ;
; 1.301  ; IR[13]    ; mux_ao$latch           ; IR[13]       ; IR[13]      ; 0.000        ; 2.177      ; 3.478      ;
; 1.318  ; IR[12]    ; mux_a2$latch           ; IR[12]       ; IR[13]      ; 0.000        ; 2.199      ; 3.557      ;
; 1.430  ; IR[12]    ; op1_check$latch        ; IR[12]       ; IR[13]      ; 0.000        ; 4.523      ; 5.993      ;
; 1.430  ; IR[13]    ; op1_check$latch        ; IR[13]       ; IR[13]      ; 0.000        ; 4.523      ; 5.953      ;
; 1.443  ; IR[12]    ; mux_ao$latch           ; IR[12]       ; IR[13]      ; 0.000        ; 2.177      ; 3.660      ;
; 1.643  ; IR[12]    ; mux_d2$latch           ; IR[12]       ; IR[13]      ; -0.500       ; 4.414      ; 5.597      ;
; 1.724  ; IR[12]    ; mux_a2$latch           ; IR[12]       ; IR[13]      ; -0.500       ; 2.199      ; 3.463      ;
; 1.735  ; IR[13]    ; mux_ao$latch           ; IR[13]       ; IR[13]      ; -0.500       ; 2.177      ; 3.432      ;
; 1.773  ; IR[12]    ; op2_check$latch        ; IR[12]       ; IR[13]      ; 0.000        ; 4.563      ; 6.376      ;
; 1.790  ; IR[12]    ; source2_cycle[0]$latch ; IR[12]       ; IR[13]      ; 0.000        ; 4.425      ; 6.255      ;
; 1.857  ; IR[12]    ; mux_ao$latch           ; IR[12]       ; IR[13]      ; -0.500       ; 2.177      ; 3.574      ;
; 1.863  ; IR[13]    ; op1_check$latch        ; IR[13]       ; IR[13]      ; -0.500       ; 4.523      ; 5.906      ;
; 1.982  ; IR[12]    ; op1_check$latch        ; IR[12]       ; IR[13]      ; -0.500       ; 4.523      ; 6.045      ;
; 1.985  ; IR[13]    ; op2_check$latch        ; IR[13]       ; IR[13]      ; 0.000        ; 4.563      ; 6.548      ;
; 2.080  ; IR[12]    ; source2_cycle[0]$latch ; IR[12]       ; IR[13]      ; -0.500       ; 4.425      ; 6.045      ;
; 2.206  ; IR[13]    ; op2_check$latch        ; IR[13]       ; IR[13]      ; -0.500       ; 4.563      ; 6.289      ;
; 2.325  ; IR[12]    ; op2_check$latch        ; IR[12]       ; IR[13]      ; -0.500       ; 4.563      ; 6.428      ;
+--------+-----------+------------------------+--------------+-------------+--------------+------------+------------+


------------------------------------------------
; Slow 1200mV -40C Model Metastability Summary ;
------------------------------------------------
No synchronizer chains to report.


+--------------------------------------+
; Fast 1200mV -40C Model Setup Summary ;
+--------+--------+--------------------+
; Clock  ; Slack  ; End Point TNS      ;
+--------+--------+--------------------+
; IR[13] ; -2.166 ; -20.649            ;
; IR[12] ; -2.084 ; -17.965            ;
+--------+--------+--------------------+


+-------------------------------------+
; Fast 1200mV -40C Model Hold Summary ;
+--------+--------+-------------------+
; Clock  ; Slack  ; End Point TNS     ;
+--------+--------+-------------------+
; IR[12] ; -0.160 ; -0.759            ;
; IR[13] ; -0.135 ; -0.308            ;
+--------+--------+-------------------+


-------------------------------------------
; Fast 1200mV -40C Model Recovery Summary ;
-------------------------------------------
No paths to report.


------------------------------------------
; Fast 1200mV -40C Model Removal Summary ;
------------------------------------------
No paths to report.


+----------------------------------------------------+
; Fast 1200mV -40C Model Minimum Pulse Width Summary ;
+--------+--------+----------------------------------+
; Clock  ; Slack  ; End Point TNS                    ;
+--------+--------+----------------------------------+
; IR[12] ; -3.000 ; -3.090                           ;
; IR[13] ; -3.000 ; -3.000                           ;
+--------+--------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Setup: 'IR[13]'                                                                            ;
+--------+-----------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------+--------------+-------------+--------------+------------+------------+
; -2.166 ; IR[12]    ; op2_check$latch        ; IR[12]       ; IR[13]      ; 0.500        ; 2.307      ; 4.485      ;
; -2.054 ; IR[13]    ; op2_check$latch        ; IR[13]       ; IR[13]      ; 0.500        ; 2.307      ; 4.393      ;
; -1.757 ; IR[12]    ; source2_cycle[0]$latch ; IR[12]       ; IR[13]      ; 0.500        ; 2.254      ; 4.157      ;
; -1.736 ; IR[12]    ; op1_check$latch        ; IR[12]       ; IR[13]      ; 0.500        ; 2.294      ; 4.183      ;
; -1.624 ; IR[13]    ; op1_check$latch        ; IR[13]       ; IR[13]      ; 0.500        ; 2.294      ; 4.091      ;
; -1.397 ; IR[12]    ; mux_ao$latch           ; IR[12]       ; IR[13]      ; 0.500        ; 1.038      ; 2.493      ;
; -1.380 ; IR[12]    ; mux_d2$latch           ; IR[12]       ; IR[13]      ; 0.500        ; 2.238      ; 3.763      ;
; -1.282 ; IR[13]    ; mux_ao$latch           ; IR[13]       ; IR[13]      ; 0.500        ; 1.038      ; 2.398      ;
; -1.236 ; IR[12]    ; mux_a2$latch           ; IR[12]       ; IR[13]      ; 0.500        ; 1.025      ; 2.407      ;
; -1.205 ; IR[12]    ; op2_check$latch        ; IR[12]       ; IR[13]      ; 1.000        ; 2.307      ; 4.024      ;
; -1.135 ; IR[13]    ; source2_cycle[0]$latch ; IR[13]       ; IR[13]      ; 0.500        ; 2.254      ; 3.555      ;
; -1.024 ; IR[13]    ; mux_d2$latch           ; IR[13]       ; IR[13]      ; 0.500        ; 2.238      ; 3.427      ;
; -0.992 ; IR[13]    ; mux_a3[1]$latch        ; IR[13]       ; IR[13]      ; 0.500        ; 2.251      ; 3.350      ;
; -0.937 ; IR[13]    ; mux_op2[1]$latch       ; IR[13]       ; IR[13]      ; 0.500        ; 2.244      ; 3.289      ;
; -0.925 ; IR[13]    ; lm_detected$latch      ; IR[13]       ; IR[13]      ; 0.500        ; 2.311      ; 3.263      ;
; -0.919 ; IR[12]    ; mux_a3[1]$latch        ; IR[12]       ; IR[13]      ; 0.500        ; 2.251      ; 3.257      ;
; -0.867 ; IR[13]    ; sm_detected$latch      ; IR[13]       ; IR[13]      ; 0.500        ; 2.373      ; 3.347      ;
; -0.844 ; IR[12]    ; wr_mem$latch           ; IR[12]       ; IR[13]      ; 0.500        ; 2.310      ; 3.240      ;
; -0.831 ; IR[12]    ; source1_cycle[0]$latch ; IR[12]       ; IR[13]      ; 0.500        ; 2.264      ; 3.241      ;
; -0.815 ; IR[13]    ; mux_a3[0]$latch        ; IR[13]       ; IR[13]      ; 0.500        ; 2.298      ; 3.287      ;
; -0.800 ; IR[13]    ; alu_op_sel$latch       ; IR[13]       ; IR[13]      ; 0.500        ; 2.240      ; 3.205      ;
; -0.777 ; IR[12]    ; sm_detected$latch      ; IR[12]       ; IR[13]      ; 0.500        ; 2.373      ; 3.237      ;
; -0.774 ; IR[12]    ; op1_check$latch        ; IR[12]       ; IR[13]      ; 1.000        ; 2.294      ; 3.721      ;
; -0.744 ; IR[13]    ; op2_check$latch        ; IR[13]       ; IR[13]      ; 1.000        ; 2.307      ; 3.583      ;
; -0.724 ; IR[12]    ; mux_a3[0]$latch        ; IR[12]       ; IR[13]      ; 0.500        ; 2.298      ; 3.176      ;
; -0.695 ; IR[13]    ; op1_check$latch        ; IR[13]       ; IR[13]      ; 1.000        ; 2.294      ; 3.662      ;
; -0.694 ; IR[12]    ; dest_cycle$latch       ; IR[12]       ; IR[13]      ; 0.500        ; 2.300      ; 3.147      ;
; -0.689 ; IR[12]    ; mux_d1$latch           ; IR[12]       ; IR[13]      ; 0.500        ; 2.264      ; 3.040      ;
; -0.637 ; IR[12]    ; mux_op2[0]$latch       ; IR[12]       ; IR[13]      ; 0.500        ; 2.300      ; 3.090      ;
; -0.614 ; IR[13]    ; mux_a2$latch           ; IR[13]       ; IR[13]      ; 0.500        ; 1.025      ; 1.805      ;
; -0.581 ; IR[12]    ; wr_rf$latch            ; IR[12]       ; IR[13]      ; 0.500        ; 2.310      ; 2.899      ;
; -0.557 ; IR[13]    ; mux_d1$latch           ; IR[13]       ; IR[13]      ; 0.500        ; 2.264      ; 2.928      ;
; -0.481 ; IR[13]    ; mux_op1[1]$latch       ; IR[13]       ; IR[13]      ; 0.500        ; 2.245      ; 2.834      ;
; -0.463 ; IR[13]    ; source1_cycle[1]$latch ; IR[13]       ; IR[13]      ; 0.500        ; 2.264      ; 2.834      ;
; -0.438 ; IR[12]    ; source1_cycle[1]$latch ; IR[12]       ; IR[13]      ; 0.500        ; 2.264      ; 2.789      ;
; -0.427 ; IR[12]    ; source2_cycle[0]$latch ; IR[12]       ; IR[13]      ; 1.000        ; 2.254      ; 3.327      ;
; -0.421 ; IR[13]    ; mux_op1[0]$latch       ; IR[13]       ; IR[13]      ; 0.500        ; 2.249      ; 2.836      ;
; -0.352 ; IR[13]    ; mux_ao$latch           ; IR[13]       ; IR[13]      ; 1.000        ; 1.038      ; 1.968      ;
; -0.318 ; IR[12]    ; lm_detected$latch      ; IR[12]       ; IR[13]      ; 0.500        ; 2.311      ; 2.636      ;
; -0.314 ; IR[12]    ; mux_ao$latch           ; IR[12]       ; IR[13]      ; 1.000        ; 1.038      ; 1.910      ;
; -0.260 ; IR[12]    ; mux_d2$latch           ; IR[12]       ; IR[13]      ; 1.000        ; 2.238      ; 3.143      ;
; -0.174 ; IR[12]    ; mux_a2$latch           ; IR[12]       ; IR[13]      ; 1.000        ; 1.025      ; 1.845      ;
; -0.145 ; IR[13]    ; mux_d2$latch           ; IR[13]       ; IR[13]      ; 1.000        ; 2.238      ; 3.048      ;
; 0.098  ; IR[13]    ; source2_cycle[0]$latch ; IR[13]       ; IR[13]      ; 1.000        ; 2.254      ; 2.822      ;
; 0.132  ; IR[12]    ; mux_d1$latch           ; IR[12]       ; IR[13]      ; 1.000        ; 2.264      ; 2.719      ;
; 0.148  ; IR[13]    ; mux_a3[0]$latch        ; IR[13]       ; IR[13]      ; 1.000        ; 2.298      ; 2.824      ;
; 0.188  ; IR[13]    ; mux_a3[1]$latch        ; IR[13]       ; IR[13]      ; 1.000        ; 2.251      ; 2.670      ;
; 0.225  ; IR[13]    ; mux_op2[1]$latch       ; IR[13]       ; IR[13]      ; 1.000        ; 2.244      ; 2.627      ;
; 0.234  ; IR[13]    ; lm_detected$latch      ; IR[13]       ; IR[13]      ; 1.000        ; 2.311      ; 2.604      ;
; 0.237  ; IR[13]    ; mux_d1$latch           ; IR[13]       ; IR[13]      ; 1.000        ; 2.264      ; 2.634      ;
; 0.251  ; IR[12]    ; wr_rf$latch            ; IR[12]       ; IR[13]      ; 1.000        ; 2.310      ; 2.567      ;
; 0.268  ; IR[12]    ; mux_a3[1]$latch        ; IR[12]       ; IR[13]      ; 1.000        ; 2.251      ; 2.570      ;
; 0.316  ; IR[13]    ; sm_detected$latch      ; IR[13]       ; IR[13]      ; 1.000        ; 2.373      ; 2.664      ;
; 0.317  ; IR[13]    ; mux_op1[0]$latch       ; IR[13]       ; IR[13]      ; 1.000        ; 2.249      ; 2.598      ;
; 0.322  ; IR[12]    ; wr_mem$latch           ; IR[12]       ; IR[13]      ; 1.000        ; 2.310      ; 2.574      ;
; 0.329  ; IR[13]    ; mux_op1[1]$latch       ; IR[13]       ; IR[13]      ; 1.000        ; 2.245      ; 2.524      ;
; 0.335  ; IR[12]    ; source1_cycle[0]$latch ; IR[12]       ; IR[13]      ; 1.000        ; 2.264      ; 2.575      ;
; 0.335  ; IR[12]    ; source1_cycle[1]$latch ; IR[12]       ; IR[13]      ; 1.000        ; 2.264      ; 2.516      ;
; 0.338  ; IR[13]    ; source1_cycle[1]$latch ; IR[13]       ; IR[13]      ; 1.000        ; 2.264      ; 2.533      ;
; 0.346  ; IR[13]    ; alu_op_sel$latch       ; IR[13]       ; IR[13]      ; 1.000        ; 2.240      ; 2.559      ;
; 0.351  ; IR[13]    ; mux_a2$latch           ; IR[13]       ; IR[13]      ; 1.000        ; 1.025      ; 1.340      ;
; 0.382  ; IR[12]    ; sm_detected$latch      ; IR[12]       ; IR[13]      ; 1.000        ; 2.373      ; 2.578      ;
; 0.400  ; IR[12]    ; mux_a3[0]$latch        ; IR[12]       ; IR[13]      ; 1.000        ; 2.298      ; 2.552      ;
; 0.425  ; IR[12]    ; lm_detected$latch      ; IR[12]       ; IR[13]      ; 1.000        ; 2.311      ; 2.393      ;
; 0.434  ; IR[12]    ; dest_cycle$latch       ; IR[12]       ; IR[13]      ; 1.000        ; 2.300      ; 2.519      ;
; 0.476  ; IR[12]    ; mux_op2[0]$latch       ; IR[12]       ; IR[13]      ; 1.000        ; 2.300      ; 2.477      ;
; 0.513  ; IR[13]    ; mux_7sh$latch          ; IR[13]       ; IR[13]      ; 0.500        ; 1.478      ; 1.132      ;
; 0.534  ; IR[13]    ; mux_7sh$latch          ; IR[13]       ; IR[13]      ; 1.000        ; 1.478      ; 1.611      ;
+--------+-----------+------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Setup: 'IR[12]'                                                                            ;
+--------+-----------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------+--------------+-------------+--------------+------------+------------+
; -2.084 ; IR[12]    ; op2_check$latch        ; IR[12]       ; IR[12]      ; 0.500        ; 2.369      ; 4.485      ;
; -2.012 ; IR[13]    ; op2_check$latch        ; IR[13]       ; IR[12]      ; 0.500        ; 2.369      ; 4.393      ;
; -1.675 ; IR[12]    ; source2_cycle[0]$latch ; IR[12]       ; IR[12]      ; 0.500        ; 2.316      ; 4.157      ;
; -1.654 ; IR[12]    ; op1_check$latch        ; IR[12]       ; IR[12]      ; 0.500        ; 2.356      ; 4.183      ;
; -1.582 ; IR[13]    ; op1_check$latch        ; IR[13]       ; IR[12]      ; 0.500        ; 2.356      ; 4.091      ;
; -1.298 ; IR[12]    ; mux_d2$latch           ; IR[12]       ; IR[12]      ; 0.500        ; 2.300      ; 3.763      ;
; -1.153 ; IR[12]    ; mux_a2$latch           ; IR[12]       ; IR[12]      ; 0.500        ; 1.088      ; 2.407      ;
; -1.123 ; IR[12]    ; op2_check$latch        ; IR[12]       ; IR[12]      ; 1.000        ; 2.369      ; 4.024      ;
; -1.093 ; IR[13]    ; source2_cycle[0]$latch ; IR[13]       ; IR[12]      ; 0.500        ; 2.316      ; 3.555      ;
; -0.982 ; IR[13]    ; mux_d2$latch           ; IR[13]       ; IR[12]      ; 0.500        ; 2.300      ; 3.427      ;
; -0.947 ; IR[13]    ; mux_a3[1]$latch        ; IR[13]       ; IR[12]      ; 0.500        ; 2.316      ; 3.350      ;
; -0.895 ; IR[13]    ; mux_op2[1]$latch       ; IR[13]       ; IR[12]      ; 0.500        ; 2.306      ; 3.289      ;
; -0.883 ; IR[13]    ; lm_detected$latch      ; IR[13]       ; IR[12]      ; 0.500        ; 2.373      ; 3.263      ;
; -0.834 ; IR[12]    ; mux_a3[1]$latch        ; IR[12]       ; IR[12]      ; 0.500        ; 2.316      ; 3.257      ;
; -0.825 ; IR[13]    ; sm_detected$latch      ; IR[13]       ; IR[12]      ; 0.500        ; 2.435      ; 3.347      ;
; -0.770 ; IR[13]    ; mux_a3[0]$latch        ; IR[13]       ; IR[12]      ; 0.500        ; 2.363      ; 3.287      ;
; -0.762 ; IR[12]    ; wr_mem$latch           ; IR[12]       ; IR[12]      ; 0.500        ; 2.372      ; 3.240      ;
; -0.758 ; IR[13]    ; alu_op_sel$latch       ; IR[13]       ; IR[12]      ; 0.500        ; 2.302      ; 3.205      ;
; -0.750 ; IR[12]    ; source1_cycle[0]$latch ; IR[12]       ; IR[12]      ; 0.500        ; 2.325      ; 3.241      ;
; -0.702 ; IR[13]    ; op2_check$latch        ; IR[13]       ; IR[12]      ; 1.000        ; 2.369      ; 3.583      ;
; -0.695 ; IR[12]    ; sm_detected$latch      ; IR[12]       ; IR[12]      ; 0.500        ; 2.435      ; 3.237      ;
; -0.692 ; IR[12]    ; op1_check$latch        ; IR[12]       ; IR[12]      ; 1.000        ; 2.356      ; 3.721      ;
; -0.653 ; IR[13]    ; op1_check$latch        ; IR[13]       ; IR[12]      ; 1.000        ; 2.356      ; 3.662      ;
; -0.639 ; IR[12]    ; mux_a3[0]$latch        ; IR[12]       ; IR[12]      ; 0.500        ; 2.363      ; 3.176      ;
; -0.609 ; IR[12]    ; dest_cycle$latch       ; IR[12]       ; IR[12]      ; 0.500        ; 2.365      ; 3.147      ;
; -0.608 ; IR[12]    ; mux_d1$latch           ; IR[12]       ; IR[12]      ; 0.500        ; 2.325      ; 3.040      ;
; -0.571 ; IR[13]    ; mux_a2$latch           ; IR[13]       ; IR[12]      ; 0.500        ; 1.088      ; 1.805      ;
; -0.555 ; IR[12]    ; mux_op2[0]$latch       ; IR[12]       ; IR[12]      ; 0.500        ; 2.362      ; 3.090      ;
; -0.516 ; IR[13]    ; mux_d1$latch           ; IR[13]       ; IR[12]      ; 0.500        ; 2.325      ; 2.928      ;
; -0.499 ; IR[12]    ; wr_rf$latch            ; IR[12]       ; IR[12]      ; 0.500        ; 2.372      ; 2.899      ;
; -0.439 ; IR[13]    ; mux_op1[1]$latch       ; IR[13]       ; IR[12]      ; 0.500        ; 2.307      ; 2.834      ;
; -0.422 ; IR[13]    ; source1_cycle[1]$latch ; IR[13]       ; IR[12]      ; 0.500        ; 2.325      ; 2.834      ;
; -0.379 ; IR[13]    ; mux_op1[0]$latch       ; IR[13]       ; IR[12]      ; 0.500        ; 2.311      ; 2.836      ;
; -0.357 ; IR[12]    ; source1_cycle[1]$latch ; IR[12]       ; IR[12]      ; 0.500        ; 2.325      ; 2.789      ;
; -0.345 ; IR[12]    ; source2_cycle[0]$latch ; IR[12]       ; IR[12]      ; 1.000        ; 2.316      ; 3.327      ;
; -0.236 ; IR[12]    ; lm_detected$latch      ; IR[12]       ; IR[12]      ; 0.500        ; 2.373      ; 2.636      ;
; -0.178 ; IR[12]    ; mux_d2$latch           ; IR[12]       ; IR[12]      ; 1.000        ; 2.300      ; 3.143      ;
; -0.103 ; IR[13]    ; mux_d2$latch           ; IR[13]       ; IR[12]      ; 1.000        ; 2.300      ; 3.048      ;
; -0.091 ; IR[12]    ; mux_a2$latch           ; IR[12]       ; IR[12]      ; 1.000        ; 1.088      ; 1.845      ;
; 0.140  ; IR[13]    ; source2_cycle[0]$latch ; IR[13]       ; IR[12]      ; 1.000        ; 2.316      ; 2.822      ;
; 0.193  ; IR[13]    ; mux_a3[0]$latch        ; IR[13]       ; IR[12]      ; 1.000        ; 2.363      ; 2.824      ;
; 0.213  ; IR[12]    ; mux_d1$latch           ; IR[12]       ; IR[12]      ; 1.000        ; 2.325      ; 2.719      ;
; 0.233  ; IR[13]    ; mux_a3[1]$latch        ; IR[13]       ; IR[12]      ; 1.000        ; 2.316      ; 2.670      ;
; 0.267  ; IR[13]    ; mux_op2[1]$latch       ; IR[13]       ; IR[12]      ; 1.000        ; 2.306      ; 2.627      ;
; 0.276  ; IR[13]    ; lm_detected$latch      ; IR[13]       ; IR[12]      ; 1.000        ; 2.373      ; 2.604      ;
; 0.278  ; IR[13]    ; mux_d1$latch           ; IR[13]       ; IR[12]      ; 1.000        ; 2.325      ; 2.634      ;
; 0.333  ; IR[12]    ; wr_rf$latch            ; IR[12]       ; IR[12]      ; 1.000        ; 2.372      ; 2.567      ;
; 0.353  ; IR[12]    ; mux_a3[1]$latch        ; IR[12]       ; IR[12]      ; 1.000        ; 2.316      ; 2.570      ;
; 0.358  ; IR[13]    ; sm_detected$latch      ; IR[13]       ; IR[12]      ; 1.000        ; 2.435      ; 2.664      ;
; 0.359  ; IR[13]    ; mux_op1[0]$latch       ; IR[13]       ; IR[12]      ; 1.000        ; 2.311      ; 2.598      ;
; 0.371  ; IR[13]    ; mux_op1[1]$latch       ; IR[13]       ; IR[12]      ; 1.000        ; 2.307      ; 2.524      ;
; 0.379  ; IR[13]    ; source1_cycle[1]$latch ; IR[13]       ; IR[12]      ; 1.000        ; 2.325      ; 2.533      ;
; 0.388  ; IR[13]    ; alu_op_sel$latch       ; IR[13]       ; IR[12]      ; 1.000        ; 2.302      ; 2.559      ;
; 0.394  ; IR[13]    ; mux_a2$latch           ; IR[13]       ; IR[12]      ; 1.000        ; 1.088      ; 1.340      ;
; 0.404  ; IR[12]    ; wr_mem$latch           ; IR[12]       ; IR[12]      ; 1.000        ; 2.372      ; 2.574      ;
; 0.416  ; IR[12]    ; source1_cycle[0]$latch ; IR[12]       ; IR[12]      ; 1.000        ; 2.325      ; 2.575      ;
; 0.416  ; IR[12]    ; source1_cycle[1]$latch ; IR[12]       ; IR[12]      ; 1.000        ; 2.325      ; 2.516      ;
; 0.464  ; IR[12]    ; sm_detected$latch      ; IR[12]       ; IR[12]      ; 1.000        ; 2.435      ; 2.578      ;
; 0.485  ; IR[12]    ; mux_a3[0]$latch        ; IR[12]       ; IR[12]      ; 1.000        ; 2.363      ; 2.552      ;
; 0.507  ; IR[12]    ; lm_detected$latch      ; IR[12]       ; IR[12]      ; 1.000        ; 2.373      ; 2.393      ;
; 0.519  ; IR[12]    ; dest_cycle$latch       ; IR[12]       ; IR[12]      ; 1.000        ; 2.365      ; 2.519      ;
; 0.558  ; IR[12]    ; mux_op2[0]$latch       ; IR[12]       ; IR[12]      ; 1.000        ; 2.362      ; 2.477      ;
; 0.564  ; IR[13]    ; mux_dr$latch           ; IR[13]       ; IR[12]      ; 0.500        ; 1.548      ; 1.129      ;
; 0.584  ; IR[13]    ; mux_dr$latch           ; IR[13]       ; IR[12]      ; 1.000        ; 1.548      ; 1.609      ;
; 0.585  ; IR[13]    ; mux_7sh$latch          ; IR[13]       ; IR[12]      ; 0.500        ; 1.570      ; 1.132      ;
; 0.606  ; IR[13]    ; mux_7sh$latch          ; IR[13]       ; IR[12]      ; 1.000        ; 1.570      ; 1.611      ;
+--------+-----------+------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Hold: 'IR[12]'                                                                             ;
+--------+-----------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------+--------------+-------------+--------------+------------+------------+
; -0.160 ; IR[12]    ; lm_detected$latch      ; IR[12]       ; IR[12]      ; 0.000        ; 2.464      ; 2.304      ;
; -0.100 ; IR[13]    ; mux_7sh$latch          ; IR[13]       ; IR[12]      ; 0.000        ; 1.612      ; 1.552      ;
; -0.098 ; IR[12]    ; mux_op2[0]$latch       ; IR[12]       ; IR[12]      ; 0.000        ; 2.451      ; 2.353      ;
; -0.078 ; IR[13]    ; mux_dr$latch           ; IR[13]       ; IR[12]      ; 0.000        ; 1.588      ; 1.550      ;
; -0.074 ; IR[13]    ; mux_7sh$latch          ; IR[13]       ; IR[12]      ; -0.500       ; 1.612      ; 1.078      ;
; -0.063 ; IR[12]    ; sm_detected$latch      ; IR[12]       ; IR[12]      ; 0.000        ; 2.546      ; 2.483      ;
; -0.061 ; IR[12]    ; dest_cycle$latch       ; IR[12]       ; IR[12]      ; 0.000        ; 2.455      ; 2.394      ;
; -0.052 ; IR[13]    ; mux_dr$latch           ; IR[13]       ; IR[12]      ; -0.500       ; 1.588      ; 1.076      ;
; -0.049 ; IR[13]    ; mux_d2$latch           ; IR[13]       ; IR[12]      ; 0.000        ; 2.386      ; 2.377      ;
; -0.045 ; IR[12]    ; wr_rf$latch            ; IR[12]       ; IR[12]      ; 0.000        ; 2.464      ; 2.419      ;
; -0.032 ; IR[12]    ; mux_a3[0]$latch        ; IR[12]       ; IR[12]      ; 0.000        ; 2.452      ; 2.420      ;
; -0.024 ; IR[12]    ; wr_mem$latch           ; IR[12]       ; IR[12]      ; 0.000        ; 2.463      ; 2.439      ;
; -0.022 ; IR[13]    ; mux_op1[1]$latch       ; IR[13]       ; IR[12]      ; 0.000        ; 2.394      ; 2.412      ;
; -0.021 ; IR[13]    ; sm_detected$latch      ; IR[13]       ; IR[12]      ; 0.000        ; 2.546      ; 2.565      ;
; -0.014 ; IR[13]    ; source1_cycle[1]$latch ; IR[13]       ; IR[12]      ; 0.000        ; 2.411      ; 2.437      ;
; -0.013 ; IR[13]    ; alu_op_sel$latch       ; IR[13]       ; IR[12]      ; 0.000        ; 2.388      ; 2.415      ;
; 0.005  ; IR[13]    ; lm_detected$latch      ; IR[13]       ; IR[12]      ; 0.000        ; 2.464      ; 2.509      ;
; 0.013  ; IR[12]    ; source1_cycle[1]$latch ; IR[12]       ; IR[12]      ; 0.000        ; 2.411      ; 2.424      ;
; 0.029  ; IR[13]    ; mux_a3[0]$latch        ; IR[13]       ; IR[12]      ; 0.000        ; 2.452      ; 2.521      ;
; 0.039  ; IR[13]    ; mux_op1[0]$latch       ; IR[13]       ; IR[12]      ; 0.000        ; 2.397      ; 2.476      ;
; 0.047  ; IR[12]    ; source1_cycle[0]$latch ; IR[12]       ; IR[12]      ; 0.000        ; 2.412      ; 2.459      ;
; 0.070  ; IR[13]    ; mux_op2[1]$latch       ; IR[13]       ; IR[12]      ; 0.000        ; 2.392      ; 2.502      ;
; 0.074  ; IR[12]    ; mux_a3[1]$latch        ; IR[12]       ; IR[12]      ; 0.000        ; 2.402      ; 2.476      ;
; 0.087  ; IR[13]    ; mux_d1$latch           ; IR[13]       ; IR[12]      ; 0.000        ; 2.411      ; 2.538      ;
; 0.117  ; IR[13]    ; mux_a2$latch           ; IR[13]       ; IR[12]      ; 0.000        ; 1.123      ; 1.280      ;
; 0.129  ; IR[13]    ; mux_a3[1]$latch        ; IR[13]       ; IR[12]      ; 0.000        ; 2.402      ; 2.571      ;
; 0.210  ; IR[12]    ; mux_d1$latch           ; IR[12]       ; IR[12]      ; 0.000        ; 2.411      ; 2.621      ;
; 0.261  ; IR[13]    ; source2_cycle[0]$latch ; IR[13]       ; IR[12]      ; 0.000        ; 2.402      ; 2.703      ;
; 0.556  ; IR[12]    ; mux_d2$latch           ; IR[12]       ; IR[12]      ; 0.000        ; 2.386      ; 2.942      ;
; 0.569  ; IR[12]    ; lm_detected$latch      ; IR[12]       ; IR[12]      ; -0.500       ; 2.464      ; 2.553      ;
; 0.642  ; IR[12]    ; mux_a2$latch           ; IR[12]       ; IR[12]      ; 0.000        ; 1.123      ; 1.765      ;
; 0.701  ; IR[13]    ; op1_check$latch        ; IR[13]       ; IR[12]      ; 0.000        ; 2.446      ; 3.187      ;
; 0.768  ; IR[12]    ; source1_cycle[1]$latch ; IR[12]       ; IR[12]      ; -0.500       ; 2.411      ; 2.699      ;
; 0.772  ; IR[12]    ; wr_rf$latch            ; IR[12]       ; IR[12]      ; -0.500       ; 2.464      ; 2.756      ;
; 0.786  ; IR[12]    ; source2_cycle[0]$latch ; IR[12]       ; IR[12]      ; 0.000        ; 2.402      ; 3.188      ;
; 0.789  ; IR[13]    ; source1_cycle[1]$latch ; IR[13]       ; IR[12]      ; -0.500       ; 2.411      ; 2.740      ;
; 0.793  ; IR[13]    ; mux_op1[0]$latch       ; IR[13]       ; IR[12]      ; -0.500       ; 2.397      ; 2.730      ;
; 0.796  ; IR[13]    ; mux_op1[1]$latch       ; IR[13]       ; IR[12]      ; -0.500       ; 2.394      ; 2.730      ;
; 0.802  ; IR[12]    ; op1_check$latch        ; IR[12]       ; IR[12]      ; 0.000        ; 2.446      ; 3.248      ;
; 0.882  ; IR[13]    ; mux_d1$latch           ; IR[13]       ; IR[12]      ; -0.500       ; 2.411      ; 2.833      ;
; 0.909  ; IR[13]    ; op2_check$latch        ; IR[13]       ; IR[12]      ; 0.000        ; 2.460      ; 3.409      ;
; 0.959  ; IR[13]    ; mux_a3[0]$latch        ; IR[13]       ; IR[12]      ; -0.500       ; 2.452      ; 2.951      ;
; 0.976  ; IR[12]    ; mux_op2[0]$latch       ; IR[12]       ; IR[12]      ; -0.500       ; 2.451      ; 2.947      ;
; 1.011  ; IR[12]    ; op2_check$latch        ; IR[12]       ; IR[12]      ; 0.000        ; 2.460      ; 3.471      ;
; 1.011  ; IR[12]    ; mux_d1$latch           ; IR[12]       ; IR[12]      ; -0.500       ; 2.411      ; 2.942      ;
; 1.024  ; IR[12]    ; dest_cycle$latch       ; IR[12]       ; IR[12]      ; -0.500       ; 2.455      ; 2.999      ;
; 1.054  ; IR[12]    ; mux_a3[0]$latch        ; IR[12]       ; IR[12]      ; -0.500       ; 2.452      ; 3.026      ;
; 1.064  ; IR[12]    ; sm_detected$latch      ; IR[12]       ; IR[12]      ; -0.500       ; 2.546      ; 3.130      ;
; 1.065  ; IR[13]    ; mux_d2$latch           ; IR[13]       ; IR[12]      ; -0.500       ; 2.386      ; 2.991      ;
; 1.068  ; IR[13]    ; mux_a2$latch           ; IR[13]       ; IR[12]      ; -0.500       ; 1.123      ; 1.731      ;
; 1.091  ; IR[12]    ; wr_mem$latch           ; IR[12]       ; IR[12]      ; -0.500       ; 2.463      ; 3.074      ;
; 1.105  ; IR[13]    ; alu_op_sel$latch       ; IR[13]       ; IR[12]      ; -0.500       ; 2.388      ; 3.033      ;
; 1.149  ; IR[13]    ; sm_detected$latch      ; IR[13]       ; IR[12]      ; -0.500       ; 2.546      ; 3.235      ;
; 1.151  ; IR[13]    ; lm_detected$latch      ; IR[13]       ; IR[12]      ; -0.500       ; 2.464      ; 3.155      ;
; 1.161  ; IR[12]    ; source1_cycle[0]$latch ; IR[12]       ; IR[12]      ; -0.500       ; 2.412      ; 3.093      ;
; 1.213  ; IR[13]    ; mux_op2[1]$latch       ; IR[13]       ; IR[12]      ; -0.500       ; 2.392      ; 3.145      ;
; 1.227  ; IR[12]    ; mux_a3[1]$latch        ; IR[12]       ; IR[12]      ; -0.500       ; 2.402      ; 3.149      ;
; 1.295  ; IR[13]    ; mux_a3[1]$latch        ; IR[13]       ; IR[12]      ; -0.500       ; 2.402      ; 3.237      ;
; 1.451  ; IR[12]    ; mux_d2$latch           ; IR[12]       ; IR[12]      ; -0.500       ; 2.386      ; 3.357      ;
; 1.469  ; IR[13]    ; source2_cycle[0]$latch ; IR[13]       ; IR[12]      ; -0.500       ; 2.402      ; 3.411      ;
; 1.631  ; IR[13]    ; op1_check$latch        ; IR[13]       ; IR[12]      ; -0.500       ; 2.446      ; 3.617      ;
; 1.667  ; IR[12]    ; mux_a2$latch           ; IR[12]       ; IR[12]      ; -0.500       ; 1.123      ; 2.310      ;
; 1.720  ; IR[12]    ; op1_check$latch        ; IR[12]       ; IR[12]      ; -0.500       ; 2.446      ; 3.686      ;
; 1.930  ; IR[12]    ; op2_check$latch        ; IR[12]       ; IR[12]      ; -0.500       ; 2.460      ; 3.910      ;
; 2.068  ; IR[12]    ; source2_cycle[0]$latch ; IR[12]       ; IR[12]      ; -0.500       ; 2.402      ; 3.990      ;
; 2.200  ; IR[13]    ; op2_check$latch        ; IR[13]       ; IR[12]      ; -0.500       ; 2.460      ; 4.200      ;
+--------+-----------+------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Hold: 'IR[13]'                                                                             ;
+--------+-----------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------+--------------+-------------+--------------+------------+------------+
; -0.135 ; IR[12]    ; lm_detected$latch      ; IR[12]       ; IR[13]      ; 0.000        ; 2.399      ; 2.304      ;
; -0.074 ; IR[12]    ; mux_op2[0]$latch       ; IR[12]       ; IR[13]      ; 0.000        ; 2.387      ; 2.353      ;
; -0.038 ; IR[12]    ; sm_detected$latch      ; IR[12]       ; IR[13]      ; 0.000        ; 2.481      ; 2.483      ;
; -0.035 ; IR[12]    ; dest_cycle$latch       ; IR[12]       ; IR[13]      ; 0.000        ; 2.389      ; 2.394      ;
; -0.020 ; IR[12]    ; wr_rf$latch            ; IR[12]       ; IR[13]      ; 0.000        ; 2.399      ; 2.419      ;
; -0.006 ; IR[12]    ; mux_a3[0]$latch        ; IR[12]       ; IR[13]      ; 0.000        ; 2.386      ; 2.420      ;
; 0.001  ; IR[12]    ; wr_mem$latch           ; IR[12]       ; IR[13]      ; 0.000        ; 2.398      ; 2.439      ;
; 0.035  ; IR[13]    ; mux_7sh$latch          ; IR[13]       ; IR[13]      ; 0.000        ; 1.517      ; 1.552      ;
; 0.036  ; IR[12]    ; source1_cycle[1]$latch ; IR[12]       ; IR[13]      ; 0.000        ; 2.348      ; 2.424      ;
; 0.041  ; IR[13]    ; mux_7sh$latch          ; IR[13]       ; IR[13]      ; -0.500       ; 1.517      ; 1.078      ;
; 0.055  ; IR[13]    ; mux_d2$latch           ; IR[13]       ; IR[13]      ; 0.000        ; 2.322      ; 2.377      ;
; 0.070  ; IR[12]    ; source1_cycle[0]$latch ; IR[12]       ; IR[13]      ; 0.000        ; 2.349      ; 2.459      ;
; 0.082  ; IR[13]    ; mux_op1[1]$latch       ; IR[13]       ; IR[13]      ; 0.000        ; 2.330      ; 2.412      ;
; 0.084  ; IR[13]    ; sm_detected$latch      ; IR[13]       ; IR[13]      ; 0.000        ; 2.481      ; 2.565      ;
; 0.089  ; IR[13]    ; source1_cycle[1]$latch ; IR[13]       ; IR[13]      ; 0.000        ; 2.348      ; 2.437      ;
; 0.091  ; IR[13]    ; alu_op_sel$latch       ; IR[13]       ; IR[13]      ; 0.000        ; 2.324      ; 2.415      ;
; 0.100  ; IR[12]    ; mux_a3[1]$latch        ; IR[12]       ; IR[13]      ; 0.000        ; 2.336      ; 2.476      ;
; 0.110  ; IR[13]    ; lm_detected$latch      ; IR[13]       ; IR[13]      ; 0.000        ; 2.399      ; 2.509      ;
; 0.135  ; IR[13]    ; mux_a3[0]$latch        ; IR[13]       ; IR[13]      ; 0.000        ; 2.386      ; 2.521      ;
; 0.143  ; IR[13]    ; mux_op1[0]$latch       ; IR[13]       ; IR[13]      ; 0.000        ; 2.333      ; 2.476      ;
; 0.174  ; IR[13]    ; mux_op2[1]$latch       ; IR[13]       ; IR[13]      ; 0.000        ; 2.328      ; 2.502      ;
; 0.190  ; IR[13]    ; mux_d1$latch           ; IR[13]       ; IR[13]      ; 0.000        ; 2.348      ; 2.538      ;
; 0.222  ; IR[13]    ; mux_a2$latch           ; IR[13]       ; IR[13]      ; 0.000        ; 1.058      ; 1.280      ;
; 0.233  ; IR[12]    ; mux_d1$latch           ; IR[12]       ; IR[13]      ; 0.000        ; 2.348      ; 2.621      ;
; 0.235  ; IR[13]    ; mux_a3[1]$latch        ; IR[13]       ; IR[13]      ; 0.000        ; 2.336      ; 2.571      ;
; 0.365  ; IR[13]    ; source2_cycle[0]$latch ; IR[13]       ; IR[13]      ; 0.000        ; 2.338      ; 2.703      ;
; 0.580  ; IR[12]    ; mux_d2$latch           ; IR[12]       ; IR[13]      ; 0.000        ; 2.322      ; 2.942      ;
; 0.614  ; IR[12]    ; lm_detected$latch      ; IR[12]       ; IR[13]      ; -0.500       ; 2.399      ; 2.553      ;
; 0.667  ; IR[12]    ; mux_a2$latch           ; IR[12]       ; IR[13]      ; 0.000        ; 1.058      ; 1.765      ;
; 0.705  ; IR[13]    ; mux_ao$latch           ; IR[13]       ; IR[13]      ; 0.000        ; 1.073      ; 1.778      ;
; 0.728  ; IR[12]    ; mux_ao$latch           ; IR[12]       ; IR[13]      ; 0.000        ; 1.073      ; 1.841      ;
; 0.806  ; IR[13]    ; op1_check$latch        ; IR[13]       ; IR[13]      ; 0.000        ; 2.381      ; 3.187      ;
; 0.810  ; IR[12]    ; source2_cycle[0]$latch ; IR[12]       ; IR[13]      ; 0.000        ; 2.338      ; 3.188      ;
; 0.811  ; IR[12]    ; source1_cycle[1]$latch ; IR[12]       ; IR[13]      ; -0.500       ; 2.348      ; 2.699      ;
; 0.817  ; IR[12]    ; wr_rf$latch            ; IR[12]       ; IR[13]      ; -0.500       ; 2.399      ; 2.756      ;
; 0.827  ; IR[12]    ; op1_check$latch        ; IR[12]       ; IR[13]      ; 0.000        ; 2.381      ; 3.248      ;
; 0.872  ; IR[13]    ; source1_cycle[1]$latch ; IR[13]       ; IR[13]      ; -0.500       ; 2.348      ; 2.740      ;
; 0.877  ; IR[13]    ; mux_op1[0]$latch       ; IR[13]       ; IR[13]      ; -0.500       ; 2.333      ; 2.730      ;
; 0.880  ; IR[13]    ; mux_op1[1]$latch       ; IR[13]       ; IR[13]      ; -0.500       ; 2.330      ; 2.730      ;
; 0.965  ; IR[13]    ; mux_d1$latch           ; IR[13]       ; IR[13]      ; -0.500       ; 2.348      ; 2.833      ;
; 1.014  ; IR[13]    ; op2_check$latch        ; IR[13]       ; IR[13]      ; 0.000        ; 2.395      ; 3.409      ;
; 1.020  ; IR[12]    ; mux_op2[0]$latch       ; IR[12]       ; IR[13]      ; -0.500       ; 2.387      ; 2.947      ;
; 1.036  ; IR[12]    ; op2_check$latch        ; IR[12]       ; IR[13]      ; 0.000        ; 2.395      ; 3.471      ;
; 1.045  ; IR[13]    ; mux_a3[0]$latch        ; IR[13]       ; IR[13]      ; -0.500       ; 2.386      ; 2.951      ;
; 1.054  ; IR[12]    ; mux_d1$latch           ; IR[12]       ; IR[13]      ; -0.500       ; 2.348      ; 2.942      ;
; 1.070  ; IR[12]    ; dest_cycle$latch       ; IR[12]       ; IR[13]      ; -0.500       ; 2.389      ; 2.999      ;
; 1.100  ; IR[12]    ; mux_a3[0]$latch        ; IR[12]       ; IR[13]      ; -0.500       ; 2.386      ; 3.026      ;
; 1.109  ; IR[12]    ; sm_detected$latch      ; IR[12]       ; IR[13]      ; -0.500       ; 2.481      ; 3.130      ;
; 1.136  ; IR[12]    ; wr_mem$latch           ; IR[12]       ; IR[13]      ; -0.500       ; 2.398      ; 3.074      ;
; 1.149  ; IR[13]    ; mux_d2$latch           ; IR[13]       ; IR[13]      ; -0.500       ; 2.322      ; 2.991      ;
; 1.153  ; IR[13]    ; mux_a2$latch           ; IR[13]       ; IR[13]      ; -0.500       ; 1.058      ; 1.731      ;
; 1.189  ; IR[13]    ; alu_op_sel$latch       ; IR[13]       ; IR[13]      ; -0.500       ; 2.324      ; 3.033      ;
; 1.204  ; IR[12]    ; source1_cycle[0]$latch ; IR[12]       ; IR[13]      ; -0.500       ; 2.349      ; 3.093      ;
; 1.234  ; IR[13]    ; sm_detected$latch      ; IR[13]       ; IR[13]      ; -0.500       ; 2.481      ; 3.235      ;
; 1.236  ; IR[13]    ; lm_detected$latch      ; IR[13]       ; IR[13]      ; -0.500       ; 2.399      ; 3.155      ;
; 1.273  ; IR[12]    ; mux_a3[1]$latch        ; IR[12]       ; IR[13]      ; -0.500       ; 2.336      ; 3.149      ;
; 1.297  ; IR[13]    ; mux_op2[1]$latch       ; IR[13]       ; IR[13]      ; -0.500       ; 2.328      ; 3.145      ;
; 1.381  ; IR[13]    ; mux_a3[1]$latch        ; IR[13]       ; IR[13]      ; -0.500       ; 2.336      ; 3.237      ;
; 1.495  ; IR[12]    ; mux_d2$latch           ; IR[12]       ; IR[13]      ; -0.500       ; 2.322      ; 3.357      ;
; 1.553  ; IR[13]    ; source2_cycle[0]$latch ; IR[13]       ; IR[13]      ; -0.500       ; 2.338      ; 3.411      ;
; 1.616  ; IR[13]    ; mux_ao$latch           ; IR[13]       ; IR[13]      ; -0.500       ; 1.073      ; 2.209      ;
; 1.712  ; IR[12]    ; mux_a2$latch           ; IR[12]       ; IR[13]      ; -0.500       ; 1.058      ; 2.310      ;
; 1.716  ; IR[13]    ; op1_check$latch        ; IR[13]       ; IR[13]      ; -0.500       ; 2.381      ; 3.617      ;
; 1.765  ; IR[12]    ; op1_check$latch        ; IR[12]       ; IR[13]      ; -0.500       ; 2.381      ; 3.686      ;
; 1.802  ; IR[12]    ; mux_ao$latch           ; IR[12]       ; IR[13]      ; -0.500       ; 1.073      ; 2.415      ;
; 1.975  ; IR[12]    ; op2_check$latch        ; IR[12]       ; IR[13]      ; -0.500       ; 2.395      ; 3.910      ;
; 2.112  ; IR[12]    ; source2_cycle[0]$latch ; IR[12]       ; IR[13]      ; -0.500       ; 2.338      ; 3.990      ;
; 2.285  ; IR[13]    ; op2_check$latch        ; IR[13]       ; IR[13]      ; -0.500       ; 2.395      ; 4.200      ;
+--------+-----------+------------------------+--------------+-------------+--------------+------------+------------+


------------------------------------------------
; Fast 1200mV -40C Model Metastability Summary ;
------------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+---------+--------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack ; -3.349  ; -0.633 ; N/A      ; N/A     ; -3.000              ;
;  IR[12]          ; -3.274  ; -0.633 ; N/A      ; N/A     ; -3.000              ;
;  IR[13]          ; -3.349  ; -0.618 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -59.445 ; -2.866 ; 0.0      ; 0.0     ; -6.09               ;
;  IR[12]          ; -28.066 ; -1.664 ; N/A      ; N/A     ; -3.090              ;
;  IR[13]          ; -31.379 ; -1.202 ; N/A      ; N/A     ; -3.000              ;
+------------------+---------+--------+----------+---------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                       ;
+------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin              ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; lm_detected      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sm_detected      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mux_add2         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mux_7sh          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mux_a2           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mux_d1           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mux_d2           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mux_dr           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mux_rfd          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mux_z2           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; alu_op_sel       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; wr_mem           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; wr_rf            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; op1_check        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; op2_check        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dest_cycle       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mux_ao           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; valid_dest       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mux_a3[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mux_a3[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mux_op1[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mux_op1[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mux_op2[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mux_op2[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; source1_cycle[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; source1_cycle[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; source2_cycle[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; source2_cycle[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; IR[2]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IR[3]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IR[4]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IR[5]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IR[13]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IR[14]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IR[12]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IR[15]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IR[10]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IR[11]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IR[9]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sm_address[2]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IR[8]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IR[6]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IR[7]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sm_address[0]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sm_address[1]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IR[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IR[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; lm_sm_start             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv n40c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin              ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; lm_detected      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; sm_detected      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; mux_add2         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; mux_7sh          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; mux_a2           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; mux_d1           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; mux_d2           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; mux_dr           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; mux_rfd          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; mux_z2           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; alu_op_sel       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; wr_mem           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; wr_rf            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; op1_check        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; op2_check        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; dest_cycle       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; mux_ao           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; valid_dest       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; mux_a3[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.34 V              ; -0.00643 V          ; 0.21 V                               ; 0.072 V                              ; 2.63e-09 s                  ; 2.47e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.34 V             ; -0.00643 V         ; 0.21 V                              ; 0.072 V                             ; 2.63e-09 s                 ; 2.47e-09 s                 ; No                        ; Yes                       ;
; mux_a3[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; mux_op1[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; mux_op1[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; mux_op2[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; mux_op2[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; source1_cycle[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.34 V              ; -0.00643 V          ; 0.21 V                               ; 0.072 V                              ; 2.63e-09 s                  ; 2.47e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.34 V             ; -0.00643 V         ; 0.21 V                              ; 0.072 V                             ; 2.63e-09 s                 ; 2.47e-09 s                 ; No                        ; Yes                       ;
; source1_cycle[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; source2_cycle[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; source2_cycle[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.16e-09 V                   ; 2.39 V              ; -0.0797 V           ; 0.13 V                               ; 0.103 V                              ; 2.71e-10 s                  ; 2.5e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 1.16e-09 V                  ; 2.39 V             ; -0.0797 V          ; 0.13 V                              ; 0.103 V                             ; 2.71e-10 s                 ; 2.5e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.64e-09 V                   ; 2.39 V              ; -0.00331 V          ; 0.132 V                              ; 0.006 V                              ; 4.59e-10 s                  ; 5.62e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.64e-09 V                  ; 2.39 V             ; -0.00331 V         ; 0.132 V                             ; 0.006 V                             ; 4.59e-10 s                 ; 5.62e-10 s                 ; No                        ; Yes                       ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 100c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin              ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; lm_detected      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; sm_detected      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; mux_add2         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; mux_7sh          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; mux_a2           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; mux_d1           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; mux_d2           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; mux_dr           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; mux_rfd          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; mux_z2           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; alu_op_sel       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; wr_mem           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; wr_rf            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; op1_check        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; op2_check        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; dest_cycle       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; mux_ao           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; valid_dest       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; mux_a3[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.33 V              ; -0.00254 V          ; 0.097 V                              ; 0.068 V                              ; 3.61e-09 s                  ; 3.44e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.33 V             ; -0.00254 V         ; 0.097 V                             ; 0.068 V                             ; 3.61e-09 s                 ; 3.44e-09 s                 ; Yes                       ; Yes                       ;
; mux_a3[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; mux_op1[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; mux_op1[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; mux_op2[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; mux_op2[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; source1_cycle[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.33 V              ; -0.00254 V          ; 0.097 V                              ; 0.068 V                              ; 3.61e-09 s                  ; 3.44e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.33 V             ; -0.00254 V         ; 0.097 V                             ; 0.068 V                             ; 3.61e-09 s                 ; 3.44e-09 s                 ; Yes                       ; Yes                       ;
; source1_cycle[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; source2_cycle[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; source2_cycle[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.77e-07 V                   ; 2.35 V              ; -0.00801 V          ; 0.087 V                              ; 0.01 V                               ; 4.39e-10 s                  ; 3.77e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.77e-07 V                  ; 2.35 V             ; -0.00801 V         ; 0.087 V                             ; 0.01 V                              ; 4.39e-10 s                 ; 3.77e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.28e-06 V                   ; 2.34 V              ; -0.00738 V          ; 0.097 V                              ; 0.024 V                              ; 6.41e-10 s                  ; 8.13e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.28e-06 V                  ; 2.34 V             ; -0.00738 V         ; 0.097 V                             ; 0.024 V                             ; 6.41e-10 s                 ; 8.13e-10 s                 ; Yes                       ; Yes                       ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv n40c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin              ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; lm_detected      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; sm_detected      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; mux_add2         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; mux_7sh          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; mux_a2           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; mux_d1           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; mux_d2           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; mux_dr           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; mux_rfd          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; mux_z2           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; alu_op_sel       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; wr_mem           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; wr_rf            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; op1_check        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; op2_check        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; dest_cycle       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; mux_ao           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; valid_dest       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; mux_a3[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.65 V              ; -0.0147 V           ; 0.207 V                              ; 0.176 V                              ; 2.16e-09 s                  ; 2.03e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.65 V             ; -0.0147 V          ; 0.207 V                             ; 0.176 V                             ; 2.16e-09 s                 ; 2.03e-09 s                 ; No                        ; Yes                       ;
; mux_a3[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; mux_op1[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; mux_op1[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; mux_op2[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; mux_op2[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; source1_cycle[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.65 V              ; -0.0147 V           ; 0.207 V                              ; 0.176 V                              ; 2.16e-09 s                  ; 2.03e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.65 V             ; -0.0147 V          ; 0.207 V                             ; 0.176 V                             ; 2.16e-09 s                 ; 2.03e-09 s                 ; No                        ; Yes                       ;
; source1_cycle[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; source2_cycle[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; source2_cycle[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 1.87e-09 V                   ; 2.79 V              ; -0.0524 V           ; 0.19 V                               ; 0.066 V                              ; 2.63e-10 s                  ; 1.96e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 1.87e-09 V                  ; 2.79 V             ; -0.0524 V          ; 0.19 V                              ; 0.066 V                             ; 2.63e-10 s                 ; 1.96e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.91e-09 V                   ; 2.73 V              ; -0.0159 V           ; 0.231 V                              ; 0.026 V                              ; 2.89e-10 s                  ; 4.54e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.91e-09 V                  ; 2.73 V             ; -0.0159 V          ; 0.231 V                             ; 0.026 V                             ; 2.89e-10 s                 ; 4.54e-10 s                 ; Yes                       ; Yes                       ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; IR[12]     ; IR[12]   ; 17       ; 17       ; 0        ; 0        ;
; IR[13]     ; IR[12]   ; 16       ; 16       ; 2        ; 2        ;
; IR[12]     ; IR[13]   ; 18       ; 18       ; 0        ; 0        ;
; IR[13]     ; IR[13]   ; 17       ; 17       ; 1        ; 1        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; IR[12]     ; IR[12]   ; 17       ; 17       ; 0        ; 0        ;
; IR[13]     ; IR[12]   ; 16       ; 16       ; 2        ; 2        ;
; IR[12]     ; IR[13]   ; 18       ; 18       ; 0        ; 0        ;
; IR[13]     ; IR[13]   ; 17       ; 17       ; 1        ; 1        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 14    ; 14   ;
; Unconstrained Input Port Paths  ; 41    ; 41   ;
; Unconstrained Output Ports      ; 28    ; 28   ;
; Unconstrained Output Port Paths ; 28    ; 28   ;
+---------------------------------+-------+------+


+--------------------------------------+
; Clock Status Summary                 ;
+--------+--------+------+-------------+
; Target ; Clock  ; Type ; Status      ;
+--------+--------+------+-------------+
; IR[12] ; IR[12] ; Base ; Constrained ;
; IR[13] ; IR[13] ; Base ; Constrained ;
+--------+--------+------+-------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                            ;
+---------------+--------------------------------------------------------------------------------------+
; Input Port    ; Comment                                                                              ;
+---------------+--------------------------------------------------------------------------------------+
; IR[0]         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IR[1]         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IR[6]         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IR[7]         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IR[8]         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IR[9]         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IR[10]        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IR[11]        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IR[14]        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IR[15]        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; lm_sm_start   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sm_address[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sm_address[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sm_address[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+---------------+--------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                               ;
+------------------+---------------------------------------------------------------------------------------+
; Output Port      ; Comment                                                                               ;
+------------------+---------------------------------------------------------------------------------------+
; alu_op_sel       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dest_cycle       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; lm_detected      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; mux_7sh          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; mux_a2           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; mux_a3[0]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; mux_a3[1]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; mux_add2         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; mux_ao           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; mux_d1           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; mux_d2           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; mux_dr           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; mux_op1[0]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; mux_op1[1]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; mux_op2[0]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; mux_op2[1]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; mux_rfd          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; mux_z2           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; op1_check        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; op2_check        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sm_detected      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; source1_cycle[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; source1_cycle[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; source2_cycle[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; source2_cycle[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; valid_dest       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; wr_mem           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; wr_rf            ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------------+---------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                            ;
+---------------+--------------------------------------------------------------------------------------+
; Input Port    ; Comment                                                                              ;
+---------------+--------------------------------------------------------------------------------------+
; IR[0]         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IR[1]         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IR[6]         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IR[7]         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IR[8]         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IR[9]         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IR[10]        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IR[11]        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IR[14]        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IR[15]        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; lm_sm_start   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sm_address[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sm_address[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sm_address[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+---------------+--------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                               ;
+------------------+---------------------------------------------------------------------------------------+
; Output Port      ; Comment                                                                               ;
+------------------+---------------------------------------------------------------------------------------+
; alu_op_sel       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dest_cycle       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; lm_detected      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; mux_7sh          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; mux_a2           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; mux_a3[0]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; mux_a3[1]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; mux_add2         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; mux_ao           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; mux_d1           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; mux_d2           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; mux_dr           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; mux_op1[0]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; mux_op1[1]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; mux_op2[0]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; mux_op2[1]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; mux_rfd          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; mux_z2           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; op1_check        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; op2_check        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sm_detected      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; source1_cycle[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; source1_cycle[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; source2_cycle[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; source2_cycle[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; valid_dest       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; wr_mem           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; wr_rf            ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition
    Info: Processing started: Sun Dec 03 07:04:29 2017
Info: Command: quartus_sta test -c test
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 100 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 27 combinational loops as latches. For more details, run the Check Timing command in the TimeQuest Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'test.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name IR[12] IR[12]
    Info (332105): create_clock -period 1.000 -name IR[13] IR[13]
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: Mux11~0  from: datac  to: combout
    Info (332098): Cell: Mux13~0  from: datac  to: combout
    Info (332098): Cell: Mux13~0  from: datad  to: combout
    Info (332098): Cell: Mux41~0  from: datac  to: combout
    Info (332098): Cell: Mux9~0  from: datad  to: combout
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 100C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.349
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.349             -31.379 IR[13] 
    Info (332119):    -3.274             -28.066 IR[12] 
Info (332146): Worst-case hold slack is -0.633
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.633              -1.664 IR[12] 
    Info (332119):    -0.618              -1.202 IR[13] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000              -3.000 IR[12] 
    Info (332119):    -3.000              -3.000 IR[13] 
Info: Analyzing Slow 1200mV -40C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: Mux11~0  from: datac  to: combout
    Info (332098): Cell: Mux13~0  from: datac  to: combout
    Info (332098): Cell: Mux13~0  from: datad  to: combout
    Info (332098): Cell: Mux41~0  from: datac  to: combout
    Info (332098): Cell: Mux9~0  from: datad  to: combout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.936
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.936             -25.008 IR[13] 
    Info (332119):    -2.873             -22.423 IR[12] 
Info (332146): Worst-case hold slack is -0.560
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.560              -1.480 IR[12] 
    Info (332119):    -0.555              -1.059 IR[13] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000              -3.000 IR[12] 
    Info (332119):    -3.000              -3.000 IR[13] 
Info: Analyzing Fast 1200mV -40C Model
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: Mux11~0  from: datac  to: combout
    Info (332098): Cell: Mux13~0  from: datac  to: combout
    Info (332098): Cell: Mux13~0  from: datad  to: combout
    Info (332098): Cell: Mux41~0  from: datac  to: combout
    Info (332098): Cell: Mux9~0  from: datad  to: combout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.166
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.166             -20.649 IR[13] 
    Info (332119):    -2.084             -17.965 IR[12] 
Info (332146): Worst-case hold slack is -0.160
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.160              -0.759 IR[12] 
    Info (332119):    -0.135              -0.308 IR[13] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000              -3.090 IR[12] 
    Info (332119):    -3.000              -3.000 IR[13] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 705 megabytes
    Info: Processing ended: Sun Dec 03 07:04:32 2017
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


