{
  "path_to_soc": "",
  "module": {
    "name": "specsitf",
    "offset": "5000",
    "size": "100",
    "interfaces": {
      "reg": true,
      "obi_master": false,
      "obi_slave": false
    },
    "registers": [
      { "name": "int_reg_1", "verilog_type": "logic", "dpi_type": "int", "width": 32, "initial": 0 },
      { "name":  "int_reg_2", "verilog_type": "logic", "dpi_type": "int", "width": 32, "initial": 0 }
    ]
  }
}
