Fitter report for Ball_Screw
Sun Jan 03 15:36:26 2016
Quartus II Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. Output Pin Default Load For Reported TCO
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Non-Global High Fan-Out Signals
 25. Interconnect Usage Summary
 26. LAB Logic Elements
 27. LAB-wide Signals
 28. LAB Signals Sourced
 29. LAB Signals Sourced Out
 30. LAB Distinct Inputs
 31. I/O Rules Summary
 32. I/O Rules Details
 33. I/O Rules Matrix
 34. Fitter Device Options
 35. Operating Settings and Conditions
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------+
; Fitter Summary                                                                      ;
+------------------------------------+------------------------------------------------+
; Fitter Status                      ; Successful - Sun Jan 03 15:36:26 2016          ;
; Quartus II Version                 ; 11.0 Build 208 07/03/2011 SP 1 SJ Full Version ;
; Revision Name                      ; Ball_Screw                                     ;
; Top-level Entity Name              ; Ball_Screw                                     ;
; Family                             ; Cyclone IV E                                   ;
; Device                             ; EP4CE6F17C8                                    ;
; Timing Models                      ; Final                                          ;
; Total logic elements               ; 2,319 / 6,272 ( 37 % )                         ;
;     Total combinational functions  ; 2,196 / 6,272 ( 35 % )                         ;
;     Dedicated logic registers      ; 848 / 6,272 ( 14 % )                           ;
; Total registers                    ; 848                                            ;
; Total pins                         ; 13 / 180 ( 7 % )                               ;
; Total virtual pins                 ; 0                                              ;
; Total memory bits                  ; 0 / 276,480 ( 0 % )                            ;
; Embedded Multiplier 9-bit elements ; 0 / 30 ( 0 % )                                 ;
; Total PLLs                         ; 0 / 2 ( 0 % )                                  ;
+------------------------------------+------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                          ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Option                                                                     ; Setting             ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Device                                                                     ; EP4CE6F17C8         ;                                       ;
; Fit Attempts to Skip                                                       ; 0                   ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V               ;                                       ;
; Reserve all unused pins                                                    ; As input tri-stated ; As input tri-stated with weak pull-up ;
; Use smart compilation                                                      ; Off                 ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                  ; On                                    ;
; Enable compact report table                                                ; Off                 ; Off                                   ;
; Use TimeQuest Timing Analyzer                                              ; On                  ; On                                    ;
; Auto Merge PLLs                                                            ; On                  ; On                                    ;
; Router Timing Optimization Level                                           ; Normal              ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                 ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                 ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                 ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths           ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; Off                 ; Off                                   ;
; PowerPlay Power Optimization                                               ; Normal compilation  ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                 ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation  ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                 ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                 ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal              ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                 ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically       ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically       ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                   ; 1                                     ;
; PCI I/O                                                                    ; Off                 ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                 ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                 ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                ; Auto                                  ;
; Auto Delay Chains                                                          ; On                  ; On                                    ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                 ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                 ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                 ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                 ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                 ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                 ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit            ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal              ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                ; Auto                                  ;
; Auto Global Clock                                                          ; On                  ; On                                    ;
; Auto Global Register Control Signals                                       ; On                  ; On                                    ;
; Synchronizer Identification                                                ; Off                 ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                  ; On                                    ;
; Optimize Design for Metastability                                          ; On                  ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                 ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                 ; Off                                   ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.22        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;  12.5%      ;
+----------------------------+-------------+


+-----------------------------------------------------+
; I/O Assignment Warnings                             ;
+--------------+--------------------------------------+
; Pin Name     ; Reason                               ;
+--------------+--------------------------------------+
; USART_TX_Pin ; Missing drive strength and slew rate ;
; LEDG[0]      ; Missing drive strength and slew rate ;
; LEDG[1]      ; Missing drive strength and slew rate ;
; LEDG[2]      ; Missing drive strength and slew rate ;
; LEDG[3]      ; Missing drive strength and slew rate ;
; LEDG[4]      ; Missing drive strength and slew rate ;
; LEDG[5]      ; Missing drive strength and slew rate ;
; LEDG[6]      ; Missing drive strength and slew rate ;
; LEDG[7]      ; Missing drive strength and slew rate ;
; LEDG[8]      ; Missing drive strength and slew rate ;
+--------------+--------------------------------------+


+------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                      ;
+----------+----------------+--------------+--------------+---------------+----------------+
; Name     ; Ignored Entity ; Ignored From ; Ignored To   ; Ignored Value ; Ignored Source ;
+----------+----------------+--------------+--------------+---------------+----------------+
; Location ;                ;              ; DISP0_SEG[0] ; PIN_C3        ; QSF Assignment ;
; Location ;                ;              ; DISP0_SEG[1] ; PIN_E6        ; QSF Assignment ;
; Location ;                ;              ; DISP0_SEG[2] ; PIN_D8        ; QSF Assignment ;
; Location ;                ;              ; DISP0_SEG[3] ; PIN_D6        ; QSF Assignment ;
; Location ;                ;              ; DISP0_SEG[4] ; PIN_C6        ; QSF Assignment ;
; Location ;                ;              ; DISP0_SEG[5] ; PIN_D5        ; QSF Assignment ;
; Location ;                ;              ; DISP0_SEG[6] ; PIN_F8        ; QSF Assignment ;
; Location ;                ;              ; DISP0_SEG[7] ; PIN_E8        ; QSF Assignment ;
; Location ;                ;              ; DISP1_SEG[0] ; PIN_G1        ; QSF Assignment ;
; Location ;                ;              ; DISP1_SEG[1] ; PIN_F1        ; QSF Assignment ;
; Location ;                ;              ; DISP1_SEG[2] ; PIN_B3        ; QSF Assignment ;
; Location ;                ;              ; DISP1_SEG[3] ; PIN_B1        ; QSF Assignment ;
; Location ;                ;              ; DISP1_SEG[4] ; PIN_C2        ; QSF Assignment ;
; Location ;                ;              ; DISP1_SEG[5] ; PIN_F2        ; QSF Assignment ;
; Location ;                ;              ; DISP1_SEG[6] ; PIN_G2        ; QSF Assignment ;
; Location ;                ;              ; DISP1_SEG[7] ; PIN_A2        ; QSF Assignment ;
; Location ;                ;              ; DISP_SEL[0]  ; PIN_D3        ; QSF Assignment ;
; Location ;                ;              ; DISP_SEL[1]  ; PIN_D4        ; QSF Assignment ;
; Location ;                ;              ; DISP_SEL[2]  ; PIN_E5        ; QSF Assignment ;
; Location ;                ;              ; DISP_SEL[3]  ; PIN_F3        ; QSF Assignment ;
; Location ;                ;              ; DISP_SEL[4]  ; PIN_K2        ; QSF Assignment ;
; Location ;                ;              ; DISP_SEL[5]  ; PIN_K1        ; QSF Assignment ;
; Location ;                ;              ; DISP_SEL[6]  ; PIN_J2        ; QSF Assignment ;
; Location ;                ;              ; DISP_SEL[7]  ; PIN_J1        ; QSF Assignment ;
; Location ;                ;              ; KEY[0]       ; PIN_E15       ; QSF Assignment ;
; Location ;                ;              ; KEY[1]       ; PIN_E16       ; QSF Assignment ;
; Location ;                ;              ; KEY[2]       ; PIN_M16       ; QSF Assignment ;
; Location ;                ;              ; KEY[3]       ; PIN_M15       ; QSF Assignment ;
; Location ;                ;              ; LAB_TCK      ; PIN_N5        ; QSF Assignment ;
; Location ;                ;              ; LAB_TDI      ; PIN_M6        ; QSF Assignment ;
; Location ;                ;              ; LAB_TDO      ; PIN_N6        ; QSF Assignment ;
; Location ;                ;              ; LAB_TMS      ; PIN_P6        ; QSF Assignment ;
; Location ;                ;              ; LCD_DATA[0]  ; PIN_A3        ; QSF Assignment ;
; Location ;                ;              ; LCD_DATA[1]  ; PIN_B4        ; QSF Assignment ;
; Location ;                ;              ; LCD_DATA[2]  ; PIN_A4        ; QSF Assignment ;
; Location ;                ;              ; LCD_DATA[3]  ; PIN_B5        ; QSF Assignment ;
; Location ;                ;              ; LCD_DATA[4]  ; PIN_A5        ; QSF Assignment ;
; Location ;                ;              ; LCD_DATA[5]  ; PIN_B6        ; QSF Assignment ;
; Location ;                ;              ; LCD_DATA[6]  ; PIN_A6        ; QSF Assignment ;
; Location ;                ;              ; LCD_DATA[7]  ; PIN_B7        ; QSF Assignment ;
; Location ;                ;              ; LCD_EN       ; PIN_A7        ; QSF Assignment ;
; Location ;                ;              ; LCD_RS       ; PIN_A8        ; QSF Assignment ;
; Location ;                ;              ; LCD_RW       ; PIN_B8        ; QSF Assignment ;
; Location ;                ;              ; LEDR[0]      ; PIN_J14       ; QSF Assignment ;
; Location ;                ;              ; LEDR[10]     ; PIN_N11       ; QSF Assignment ;
; Location ;                ;              ; LEDR[11]     ; PIN_P11       ; QSF Assignment ;
; Location ;                ;              ; LEDR[12]     ; PIN_M11       ; QSF Assignment ;
; Location ;                ;              ; LEDR[13]     ; PIN_M10       ; QSF Assignment ;
; Location ;                ;              ; LEDR[14]     ; PIN_N9        ; QSF Assignment ;
; Location ;                ;              ; LEDR[15]     ; PIN_M9        ; QSF Assignment ;
; Location ;                ;              ; LEDR[16]     ; PIN_L9        ; QSF Assignment ;
; Location ;                ;              ; LEDR[17]     ; PIN_K9        ; QSF Assignment ;
; Location ;                ;              ; LEDR[1]      ; PIN_J13       ; QSF Assignment ;
; Location ;                ;              ; LEDR[2]      ; PIN_K11       ; QSF Assignment ;
; Location ;                ;              ; LEDR[3]      ; PIN_L14       ; QSF Assignment ;
; Location ;                ;              ; LEDR[4]      ; PIN_L13       ; QSF Assignment ;
; Location ;                ;              ; LEDR[5]      ; PIN_M12       ; QSF Assignment ;
; Location ;                ;              ; LEDR[6]      ; PIN_N14       ; QSF Assignment ;
; Location ;                ;              ; LEDR[7]      ; PIN_P14       ; QSF Assignment ;
; Location ;                ;              ; LEDR[8]      ; PIN_N13       ; QSF Assignment ;
; Location ;                ;              ; LEDR[9]      ; PIN_N12       ; QSF Assignment ;
; Location ;                ;              ; SW[0]        ; PIN_E9        ; QSF Assignment ;
; Location ;                ;              ; SW[10]       ; PIN_D14       ; QSF Assignment ;
; Location ;                ;              ; SW[11]       ; PIN_F11       ; QSF Assignment ;
; Location ;                ;              ; SW[12]       ; PIN_F13       ; QSF Assignment ;
; Location ;                ;              ; SW[13]       ; PIN_F14       ; QSF Assignment ;
; Location ;                ;              ; SW[14]       ; PIN_F9        ; QSF Assignment ;
; Location ;                ;              ; SW[15]       ; PIN_G11       ; QSF Assignment ;
; Location ;                ;              ; SW[16]       ; PIN_J11       ; QSF Assignment ;
; Location ;                ;              ; SW[17]       ; PIN_J12       ; QSF Assignment ;
; Location ;                ;              ; SW[1]        ; PIN_D9        ; QSF Assignment ;
; Location ;                ;              ; SW[2]        ; PIN_C9        ; QSF Assignment ;
; Location ;                ;              ; SW[3]        ; PIN_E10       ; QSF Assignment ;
; Location ;                ;              ; SW[4]        ; PIN_F10       ; QSF Assignment ;
; Location ;                ;              ; SW[5]        ; PIN_C11       ; QSF Assignment ;
; Location ;                ;              ; SW[6]        ; PIN_D11       ; QSF Assignment ;
; Location ;                ;              ; SW[7]        ; PIN_D12       ; QSF Assignment ;
; Location ;                ;              ; SW[8]        ; PIN_E11       ; QSF Assignment ;
; Location ;                ;              ; SW[9]        ; PIN_C14       ; QSF Assignment ;
; Location ;                ;              ; UART_RXD     ; PIN_M1        ; QSF Assignment ;
+----------+----------------+--------------+--------------+---------------+----------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 3082 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 3082 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 3082    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 0       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in H:/Ball_screw_measurement/Test/FPGA/Ball_Screw_2016_1_2/Ball_Screw.pin.


+-----------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                       ;
+---------------------------------------------+-------------------------------------------------------+
; Resource                                    ; Usage                                                 ;
+---------------------------------------------+-------------------------------------------------------+
; Total logic elements                        ; 2,319 / 6,272 ( 37 % )                                ;
;     -- Combinational with no register       ; 1471                                                  ;
;     -- Register only                        ; 123                                                   ;
;     -- Combinational with a register        ; 725                                                   ;
;                                             ;                                                       ;
; Logic element usage by number of LUT inputs ;                                                       ;
;     -- 4 input functions                    ; 492                                                   ;
;     -- 3 input functions                    ; 364                                                   ;
;     -- <=2 input functions                  ; 1340                                                  ;
;     -- Register only                        ; 123                                                   ;
;                                             ;                                                       ;
; Logic elements by mode                      ;                                                       ;
;     -- normal mode                          ; 1221                                                  ;
;     -- arithmetic mode                      ; 975                                                   ;
;                                             ;                                                       ;
; Total registers*                            ; 848 / 7,124 ( 12 % )                                  ;
;     -- Dedicated logic registers            ; 848 / 6,272 ( 14 % )                                  ;
;     -- I/O registers                        ; 0 / 852 ( 0 % )                                       ;
;                                             ;                                                       ;
; Total LABs:  partially or completely used   ; 183 / 392 ( 47 % )                                    ;
; User inserted logic elements                ; 0                                                     ;
; Virtual pins                                ; 0                                                     ;
; I/O pins                                    ; 13 / 180 ( 7 % )                                      ;
;     -- Clock pins                           ; 2 / 3 ( 67 % )                                        ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )                                         ;
; Global signals                              ; 2                                                     ;
; M9Ks                                        ; 0 / 30 ( 0 % )                                        ;
; Total block memory bits                     ; 0 / 276,480 ( 0 % )                                   ;
; Total block memory implementation bits      ; 0 / 276,480 ( 0 % )                                   ;
; Embedded Multiplier 9-bit elements          ; 0 / 30 ( 0 % )                                        ;
; PLLs                                        ; 0 / 2 ( 0 % )                                         ;
; Global clocks                               ; 2 / 10 ( 20 % )                                       ;
; JTAGs                                       ; 0 / 1 ( 0 % )                                         ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                                         ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                                         ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )                                         ;
; Average interconnect usage (total/H/V)      ; 4% / 4% / 3%                                          ;
; Peak interconnect usage (total/H/V)         ; 7% / 7% / 7%                                          ;
; Maximum fan-out node                        ; CLOCK_50M~inputclkctrl                                ;
; Maximum fan-out                             ; 848                                                   ;
; Highest non-global fan-out signal           ; USART_Send:U3|Communicate_Send:U1|Tx_Buffered:U0|i[2] ;
; Highest non-global fan-out                  ; 55                                                    ;
; Total fan-out                               ; 8695                                                  ;
; Average fan-out                             ; 2.78                                                  ;
+---------------------------------------------+-------------------------------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 2319 / 6272 ( 36 % ) ; 0 / 6272 ( 0 % )               ;
;     -- Combinational with no register       ; 1471                 ; 0                              ;
;     -- Register only                        ; 123                  ; 0                              ;
;     -- Combinational with a register        ; 725                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 492                  ; 0                              ;
;     -- 3 input functions                    ; 364                  ; 0                              ;
;     -- <=2 input functions                  ; 1340                 ; 0                              ;
;     -- Register only                        ; 123                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 1221                 ; 0                              ;
;     -- arithmetic mode                      ; 975                  ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 848                  ; 0                              ;
;     -- Dedicated logic registers            ; 848 / 6272 ( 13 % )  ; 0 / 6272 ( 0 % )               ;
;     -- I/O registers                        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 182 / 392 ( 46 % )   ; 0 / 392 ( 0 % )                ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 13                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 30 ( 0 % )       ; 0 / 30 ( 0 % )                 ;
; Total memory bits                           ; 0                    ; 0                              ;
; Total RAM block bits                        ; 0                    ; 0                              ;
; Clock control block                         ; 2 / 12 ( 16 % )      ; 0 / 12 ( 0 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 8695                 ; 0                              ;
;     -- Registered Connections               ; 2276                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 3                    ; 0                              ;
;     -- Output Ports                         ; 10                   ; 0                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                        ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; CLOCK_50M    ; E1    ; 1        ; 0            ; 11           ; 7            ; 848                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; RST_n        ; E15   ; 6        ; 34           ; 12           ; 0            ; 614                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; USART_RX_Pin ; N3    ; 3        ; 1            ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+
; LEDG[0]      ; F15   ; 6        ; 34           ; 18           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[1]      ; F16   ; 6        ; 34           ; 18           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[2]      ; G15   ; 6        ; 34           ; 17           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[3]      ; G16   ; 6        ; 34           ; 17           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[4]      ; J16   ; 5        ; 34           ; 9            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[5]      ; J15   ; 5        ; 34           ; 10           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[6]      ; K16   ; 5        ; 34           ; 9            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[7]      ; K15   ; 5        ; 34           ; 9            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[8]      ; L16   ; 5        ; 34           ; 8            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; USART_TX_Pin ; P3    ; 3        ; 1            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+


+----------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                          ;
+----------+-----------------------+------------------------+------------------+---------------------------+
; Location ; Pin Name              ; Reserved As            ; User Signal Name ; Pin Type                  ;
+----------+-----------------------+------------------------+------------------+---------------------------+
; F4       ; nSTATUS               ; -                      ; -                ; Dedicated Programming Pin ;
; H5       ; nCONFIG               ; -                      ; -                ; Dedicated Programming Pin ;
; J3       ; nCE                   ; -                      ; -                ; Dedicated Programming Pin ;
; J16      ; DIFFIO_R7n, DEV_OE    ; Use as regular IO      ; LEDG[4]          ; Dual Purpose Pin          ;
; J15      ; DIFFIO_R7p, DEV_CLRn  ; Use as regular IO      ; LEDG[5]          ; Dual Purpose Pin          ;
; H14      ; CONF_DONE             ; -                      ; -                ; Dedicated Programming Pin ;
; H13      ; MSEL0                 ; -                      ; -                ; Dedicated Programming Pin ;
; H12      ; MSEL1                 ; -                      ; -                ; Dedicated Programming Pin ;
; G12      ; MSEL2                 ; -                      ; -                ; Dedicated Programming Pin ;
; G12      ; MSEL3                 ; -                      ; -                ; Dedicated Programming Pin ;
; G16      ; DIFFIO_R4n, INIT_DONE ; Use as regular IO      ; LEDG[3]          ; Dual Purpose Pin          ;
; G15      ; DIFFIO_R4p, CRC_ERROR ; Use as regular IO      ; LEDG[2]          ; Dual Purpose Pin          ;
; F16      ; DIFFIO_R3n, nCEO      ; Use as programming pin ; LEDG[1]          ; Dual Purpose Pin          ;
; F15      ; DIFFIO_R3p, CLKUSR    ; Use as regular IO      ; LEDG[0]          ; Dual Purpose Pin          ;
+----------+-----------------------+------------------------+------------------+---------------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 1 / 17 ( 6 % )  ; 2.5V          ; --           ;
; 2        ; 0 / 19 ( 0 % )  ; 2.5V          ; --           ;
; 3        ; 2 / 26 ( 8 % )  ; 2.5V          ; --           ;
; 4        ; 0 / 27 ( 0 % )  ; 2.5V          ; --           ;
; 5        ; 5 / 25 ( 20 % ) ; 2.5V          ; --           ;
; 6        ; 5 / 14 ( 36 % ) ; 2.5V          ; --           ;
; 7        ; 0 / 26 ( 0 % )  ; 2.5V          ; --           ;
; 8        ; 0 / 26 ( 0 % )  ; 2.5V          ; --           ;
+----------+-----------------+---------------+--------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                             ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A2       ; 194        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A3       ; 200        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A4       ; 196        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 192        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 188        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 183        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 177        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 175        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 168        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ; 161        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A12      ; 159        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A13      ; 153        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A14      ; 155        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ; 167        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A16      ;            ; 7        ; VCCIO7         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ; 3          ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B2       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 201        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 197        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 195        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 189        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 184        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 178        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 176        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 169        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 162        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 160        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B13      ; 154        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B14      ; 156        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 141        ; 6        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C1       ; 5          ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C2       ; 4          ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 202        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C4       ;            ; 8        ; VCCIO8         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 187        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ;            ; 8        ; VCCIO8         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ; 179        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C9       ; 172        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ;            ; 7        ; VCCIO7         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C11      ; 163        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C12      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C14      ; 149        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C15      ; 147        ; 6        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C16      ; 146        ; 6        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D1       ; 8          ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 7          ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 203        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D4       ; 0          ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D5       ; 198        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 199        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 180        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 173        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 151        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D12      ; 152        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D13      ;            ;          ; VCCD_PLL2      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 150        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 144        ; 6        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D16      ; 143        ; 6        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 24         ; 1        ; CLOCK_50M      ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 1          ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E6       ; 191        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E7       ; 190        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 181        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ; 174        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ; 158        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ; 157        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ;            ;          ; GNDA2          ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E15      ; 128        ; 6        ; RST_n          ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E16      ; 127        ; 6        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 12         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 11         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 6          ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 9          ; 1        ; ^nSTATUS       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ; 2          ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F6       ; 185        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F7       ; 186        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F8       ; 182        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ; 165        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 164        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 166        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ;            ; --       ; VCCA2          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 138        ; 6        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F14      ; 142        ; 6        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F15      ; 140        ; 6        ; LEDG[0]        ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F16      ; 139        ; 6        ; LEDG[1]        ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ; 14         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 13         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ;            ; 1        ; VCCIO1         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 10         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ; 145        ; 6        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G12      ; 132        ; 6        ; ^MSEL2         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 133        ; 6        ; ^MSEL3         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 137        ; 6        ; LEDG[2]        ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G16      ; 136        ; 6        ; LEDG[3]        ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 15         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; --       ; Off          ;
; H2       ; 16         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 19         ; 1        ; #TCK           ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 18         ; 1        ; #TDI           ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 17         ; 1        ; ^nCONFIG       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 131        ; 6        ; ^MSEL1         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 130        ; 6        ; ^MSEL0         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 129        ; 6        ; ^CONF_DONE     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 28         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 27         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ; 22         ; 1        ; ^nCE           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 21         ; 1        ; #TDO           ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 20         ; 1        ; #TMS           ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 29         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ; 117        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J12      ; 123        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J13      ; 124        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J14      ; 122        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J15      ; 121        ; 5        ; LEDG[5]        ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J16      ; 120        ; 5        ; LEDG[4]        ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ; 33         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K2       ; 32         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K3       ;            ; 2        ; VCCIO2         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 39         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ; 30         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K7       ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ; 60         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K9       ; 76         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K10      ; 87         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K11      ; 110        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K12      ; 105        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K13      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ; 119        ; 5        ; LEDG[7]        ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K16      ; 118        ; 5        ; LEDG[6]        ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L1       ; 35         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L2       ; 34         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L3       ; 36         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L4       ; 40         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L5       ;            ; --       ; VCCA1          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ; 31         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L7       ; 65         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; L8       ; 68         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; L9       ; 77         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; L10      ; 88         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; L11      ; 99         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; L12      ; 104        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L13      ; 114        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L14      ; 113        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L15      ; 116        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L16      ; 115        ; 5        ; LEDG[8]        ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 26         ; 2        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 25         ; 2        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 2        ; VCCIO2         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1          ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 57         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M7       ; 59         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M8       ; 69         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M9       ; 78         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M10      ; 93         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M11      ; 100        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M12      ; 103        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M13      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M15      ; 126        ; 5        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M16      ; 125        ; 5        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 38         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N2       ; 37         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N3       ; 45         ; 3        ; USART_RX_Pin   ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; N4       ;            ;          ; VCCD_PLL1      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 55         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N6       ; 56         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N7       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 70         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N9       ; 79         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N10      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 94         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N12      ; 101        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N13      ; 102        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N14      ; 106        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N15      ; 112        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N16      ; 111        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P1       ; 44         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P2       ; 43         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P3       ; 46         ; 3        ; USART_TX_Pin   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; P4       ;            ; 3        ; VCCIO3         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 58         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P7       ;            ; 3        ; VCCIO3         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 71         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P9       ; 89         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P10      ;            ; 4        ; VCCIO4         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P11      ; 90         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P12      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P14      ; 98         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P15      ; 107        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P16      ; 108        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R1       ; 42         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R2       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 47         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R4       ; 53         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R5       ; 61         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R6       ; 63         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R7       ; 66         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R8       ; 72         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R9       ; 74         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R10      ; 80         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R11      ; 83         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R12      ; 85         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R13      ; 91         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R14      ; 97         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R15      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 109        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T1       ;            ; 3        ; VCCIO3         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ; 52         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T3       ; 48         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T4       ; 54         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T5       ; 62         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T6       ; 64         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T7       ; 67         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T8       ; 73         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T9       ; 75         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T10      ; 81         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T11      ; 84         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T12      ; 86         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T13      ; 92         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T14      ; 95         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T15      ; 96         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T16      ;            ; 4        ; VCCIO4         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.0-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.0-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 3.0-V PCI                        ; 10 pF ; Not Available                      ;
; 3.0-V PCI-X                      ; 10 pF ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 1.2 V                            ; 0 pF  ; Not Available                      ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 2.5-V SSTL Class I  ; 0 pF  ; (See SSTL-2)                       ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; 1.2-V HSTL Class I               ; 0 pF  ; Not Available                      ;
; Differential 1.2-V HSTL Class I  ; 0 pF  ; Not Available                      ;
; 1.2-V HSTL Class II              ; 0 pF  ; Not Available                      ;
; Differential 1.2-V HSTL Class II ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; LVDS_E_3R                        ; 0 pF  ; Not Available                      ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS_E_1R                        ; 0 pF  ; Not Available                      ;
; RSDS_E_3R                        ; 0 pF  ; Not Available                      ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS_E_3R                   ; 0 pF  ; Not Available                      ;
; PPDS                             ; 0 pF  ; Not Available                      ;
; PPDS_E_3R                        ; 0 pF  ; Not Available                      ;
; Bus LVDS                         ; 0 pF  ; Not Available                      ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                ;
+-------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                      ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                 ; Library Name ;
+-------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |Ball_Screw                                     ; 2319 (0)    ; 848 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 13   ; 0            ; 1471 (0)     ; 123 (0)           ; 725 (0)          ; |Ball_Screw                                                                                                                                                         ;              ;
;    |Measure:U2|                                 ; 204 (204)   ; 141 (141)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 63 (63)      ; 28 (28)           ; 113 (113)        ; |Ball_Screw|Measure:U2                                                                                                                                              ;              ;
;    |Signal_Filter_Top:U1|                       ; 296 (3)     ; 236 (3)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (0)       ; 15 (0)            ; 221 (6)          ; |Ball_Screw|Signal_Filter_Top:U1                                                                                                                                    ;              ;
;       |Detect:U5|                               ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 3 (3)            ; |Ball_Screw|Signal_Filter_Top:U1|Detect:U5                                                                                                                          ;              ;
;       |Detect:U6|                               ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 3 (3)            ; |Ball_Screw|Signal_Filter_Top:U1|Detect:U6                                                                                                                          ;              ;
;       |Detect:U7|                               ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |Ball_Screw|Signal_Filter_Top:U1|Detect:U7                                                                                                                          ;              ;
;       |Detect:U8|                               ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 3 (3)            ; |Ball_Screw|Signal_Filter_Top:U1|Detect:U8                                                                                                                          ;              ;
;       |Detect:U9|                               ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 3 (3)            ; |Ball_Screw|Signal_Filter_Top:U1|Detect:U9                                                                                                                          ;              ;
;       |Signal_Filter:U0|                        ; 56 (0)      ; 43 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 2 (0)             ; 42 (0)           ; |Ball_Screw|Signal_Filter_Top:U1|Signal_Filter:U0                                                                                                                   ;              ;
;          |Delay_Filter:U1|                      ; 50 (50)     ; 37 (37)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 38 (38)          ; |Ball_Screw|Signal_Filter_Top:U1|Signal_Filter:U0|Delay_Filter:U1                                                                                                   ;              ;
;          |Detect:U0|                            ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |Ball_Screw|Signal_Filter_Top:U1|Signal_Filter:U0|Detect:U0                                                                                                         ;              ;
;          |Detect:U2|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |Ball_Screw|Signal_Filter_Top:U1|Signal_Filter:U0|Detect:U2                                                                                                         ;              ;
;       |Signal_Filter:U1|                        ; 56 (0)      ; 43 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 2 (0)             ; 42 (0)           ; |Ball_Screw|Signal_Filter_Top:U1|Signal_Filter:U1                                                                                                                   ;              ;
;          |Delay_Filter:U1|                      ; 50 (50)     ; 37 (37)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 38 (38)          ; |Ball_Screw|Signal_Filter_Top:U1|Signal_Filter:U1|Delay_Filter:U1                                                                                                   ;              ;
;          |Detect:U0|                            ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |Ball_Screw|Signal_Filter_Top:U1|Signal_Filter:U1|Detect:U0                                                                                                         ;              ;
;          |Detect:U2|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |Ball_Screw|Signal_Filter_Top:U1|Signal_Filter:U1|Detect:U2                                                                                                         ;              ;
;       |Signal_Filter:U2|                        ; 56 (0)      ; 43 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 2 (0)             ; 42 (0)           ; |Ball_Screw|Signal_Filter_Top:U1|Signal_Filter:U2                                                                                                                   ;              ;
;          |Delay_Filter:U1|                      ; 50 (50)     ; 37 (37)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 38 (38)          ; |Ball_Screw|Signal_Filter_Top:U1|Signal_Filter:U2|Delay_Filter:U1                                                                                                   ;              ;
;          |Detect:U0|                            ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |Ball_Screw|Signal_Filter_Top:U1|Signal_Filter:U2|Detect:U0                                                                                                         ;              ;
;          |Detect:U2|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |Ball_Screw|Signal_Filter_Top:U1|Signal_Filter:U2|Detect:U2                                                                                                         ;              ;
;       |Signal_Filter:U3|                        ; 56 (0)      ; 43 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 2 (0)             ; 42 (0)           ; |Ball_Screw|Signal_Filter_Top:U1|Signal_Filter:U3                                                                                                                   ;              ;
;          |Delay_Filter:U1|                      ; 50 (50)     ; 37 (37)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 38 (38)          ; |Ball_Screw|Signal_Filter_Top:U1|Signal_Filter:U3|Delay_Filter:U1                                                                                                   ;              ;
;          |Detect:U0|                            ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |Ball_Screw|Signal_Filter_Top:U1|Signal_Filter:U3|Detect:U0                                                                                                         ;              ;
;          |Detect:U2|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |Ball_Screw|Signal_Filter_Top:U1|Signal_Filter:U3|Detect:U2                                                                                                         ;              ;
;       |Signal_Filter:U4|                        ; 56 (0)      ; 43 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 2 (0)             ; 42 (0)           ; |Ball_Screw|Signal_Filter_Top:U1|Signal_Filter:U4                                                                                                                   ;              ;
;          |Delay_Filter:U1|                      ; 50 (50)     ; 37 (37)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 38 (38)          ; |Ball_Screw|Signal_Filter_Top:U1|Signal_Filter:U4|Delay_Filter:U1                                                                                                   ;              ;
;          |Detect:U0|                            ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |Ball_Screw|Signal_Filter_Top:U1|Signal_Filter:U4|Detect:U0                                                                                                         ;              ;
;          |Detect:U2|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |Ball_Screw|Signal_Filter_Top:U1|Signal_Filter:U4|Detect:U2                                                                                                         ;              ;
;    |Signal_Source:U0|                           ; 1241 (409)  ; 225 (225)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1016 (184)   ; 0 (0)             ; 225 (109)        ; |Ball_Screw|Signal_Source:U0                                                                                                                                        ;              ;
;       |lpm_divide:Div0|                         ; 82 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (0)       ; 0 (0)             ; 0 (0)            ; |Ball_Screw|Signal_Source:U0|lpm_divide:Div0                                                                                                                        ;              ;
;          |lpm_divide_kkm:auto_generated|        ; 82 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (0)       ; 0 (0)             ; 0 (0)            ; |Ball_Screw|Signal_Source:U0|lpm_divide:Div0|lpm_divide_kkm:auto_generated                                                                                          ;              ;
;             |sign_div_unsign_cnh:divider|       ; 82 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (0)       ; 0 (0)             ; 0 (0)            ; |Ball_Screw|Signal_Source:U0|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider                                                              ;              ;
;                |alt_u_div_39f:divider|          ; 82 (82)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (82)      ; 0 (0)             ; 0 (0)            ; |Ball_Screw|Signal_Source:U0|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider                                        ;              ;
;       |lpm_divide:Div1|                         ; 82 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (0)       ; 0 (0)             ; 0 (0)            ; |Ball_Screw|Signal_Source:U0|lpm_divide:Div1                                                                                                                        ;              ;
;          |lpm_divide_kkm:auto_generated|        ; 82 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (0)       ; 0 (0)             ; 0 (0)            ; |Ball_Screw|Signal_Source:U0|lpm_divide:Div1|lpm_divide_kkm:auto_generated                                                                                          ;              ;
;             |sign_div_unsign_cnh:divider|       ; 82 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (0)       ; 0 (0)             ; 0 (0)            ; |Ball_Screw|Signal_Source:U0|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider                                                              ;              ;
;                |alt_u_div_39f:divider|          ; 82 (82)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (82)      ; 0 (0)             ; 0 (0)            ; |Ball_Screw|Signal_Source:U0|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider                                        ;              ;
;       |lpm_divide:Div2|                         ; 82 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (0)       ; 0 (0)             ; 0 (0)            ; |Ball_Screw|Signal_Source:U0|lpm_divide:Div2                                                                                                                        ;              ;
;          |lpm_divide_kkm:auto_generated|        ; 82 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (0)       ; 0 (0)             ; 0 (0)            ; |Ball_Screw|Signal_Source:U0|lpm_divide:Div2|lpm_divide_kkm:auto_generated                                                                                          ;              ;
;             |sign_div_unsign_cnh:divider|       ; 82 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (0)       ; 0 (0)             ; 0 (0)            ; |Ball_Screw|Signal_Source:U0|lpm_divide:Div2|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider                                                              ;              ;
;                |alt_u_div_39f:divider|          ; 82 (82)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (82)      ; 0 (0)             ; 0 (0)            ; |Ball_Screw|Signal_Source:U0|lpm_divide:Div2|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider                                        ;              ;
;       |lpm_divide:Div3|                         ; 82 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (0)       ; 0 (0)             ; 0 (0)            ; |Ball_Screw|Signal_Source:U0|lpm_divide:Div3                                                                                                                        ;              ;
;          |lpm_divide_kkm:auto_generated|        ; 82 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (0)       ; 0 (0)             ; 0 (0)            ; |Ball_Screw|Signal_Source:U0|lpm_divide:Div3|lpm_divide_kkm:auto_generated                                                                                          ;              ;
;             |sign_div_unsign_cnh:divider|       ; 82 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (0)       ; 0 (0)             ; 0 (0)            ; |Ball_Screw|Signal_Source:U0|lpm_divide:Div3|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider                                                              ;              ;
;                |alt_u_div_39f:divider|          ; 82 (82)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (82)      ; 0 (0)             ; 0 (0)            ; |Ball_Screw|Signal_Source:U0|lpm_divide:Div3|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider                                        ;              ;
;       |lpm_divide:Mod0|                         ; 44 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (0)       ; 0 (0)             ; 8 (0)            ; |Ball_Screw|Signal_Source:U0|lpm_divide:Mod0                                                                                                                        ;              ;
;          |lpm_divide_7bm:auto_generated|        ; 44 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (0)       ; 0 (0)             ; 8 (0)            ; |Ball_Screw|Signal_Source:U0|lpm_divide:Mod0|lpm_divide_7bm:auto_generated                                                                                          ;              ;
;             |sign_div_unsign_slh:divider|       ; 44 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (0)       ; 0 (0)             ; 8 (0)            ; |Ball_Screw|Signal_Source:U0|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_slh:divider                                                              ;              ;
;                |alt_u_div_36f:divider|          ; 44 (44)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (36)      ; 0 (0)             ; 8 (8)            ; |Ball_Screw|Signal_Source:U0|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_36f:divider                                        ;              ;
;       |lpm_divide:Mod1|                         ; 109 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 88 (0)       ; 0 (0)             ; 21 (0)           ; |Ball_Screw|Signal_Source:U0|lpm_divide:Mod1                                                                                                                        ;              ;
;          |lpm_divide_ncm:auto_generated|        ; 109 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 88 (0)       ; 0 (0)             ; 21 (0)           ; |Ball_Screw|Signal_Source:U0|lpm_divide:Mod1|lpm_divide_ncm:auto_generated                                                                                          ;              ;
;             |sign_div_unsign_cnh:divider|       ; 109 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 88 (0)       ; 0 (0)             ; 21 (0)           ; |Ball_Screw|Signal_Source:U0|lpm_divide:Mod1|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider                                                              ;              ;
;                |alt_u_div_39f:divider|          ; 109 (109)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 88 (88)      ; 0 (0)             ; 21 (21)          ; |Ball_Screw|Signal_Source:U0|lpm_divide:Mod1|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider                                        ;              ;
;       |lpm_divide:Mod2|                         ; 56 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (0)       ; 0 (0)             ; 10 (0)           ; |Ball_Screw|Signal_Source:U0|lpm_divide:Mod2                                                                                                                        ;              ;
;          |lpm_divide_jcm:auto_generated|        ; 56 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (0)       ; 0 (0)             ; 10 (0)           ; |Ball_Screw|Signal_Source:U0|lpm_divide:Mod2|lpm_divide_jcm:auto_generated                                                                                          ;              ;
;             |sign_div_unsign_8nh:divider|       ; 56 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (0)       ; 0 (0)             ; 10 (0)           ; |Ball_Screw|Signal_Source:U0|lpm_divide:Mod2|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider                                                              ;              ;
;                |alt_u_div_r8f:divider|          ; 56 (56)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (46)      ; 0 (0)             ; 10 (10)          ; |Ball_Screw|Signal_Source:U0|lpm_divide:Mod2|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_r8f:divider                                        ;              ;
;       |lpm_divide:Mod3|                         ; 101 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (0)       ; 0 (0)             ; 19 (0)           ; |Ball_Screw|Signal_Source:U0|lpm_divide:Mod3                                                                                                                        ;              ;
;          |lpm_divide_ncm:auto_generated|        ; 101 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (0)       ; 0 (0)             ; 19 (0)           ; |Ball_Screw|Signal_Source:U0|lpm_divide:Mod3|lpm_divide_ncm:auto_generated                                                                                          ;              ;
;             |sign_div_unsign_cnh:divider|       ; 101 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (0)       ; 0 (0)             ; 19 (0)           ; |Ball_Screw|Signal_Source:U0|lpm_divide:Mod3|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider                                                              ;              ;
;                |alt_u_div_39f:divider|          ; 101 (101)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (82)      ; 0 (0)             ; 19 (19)          ; |Ball_Screw|Signal_Source:U0|lpm_divide:Mod3|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider                                        ;              ;
;       |lpm_divide:Mod4|                         ; 44 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (0)       ; 0 (0)             ; 8 (0)            ; |Ball_Screw|Signal_Source:U0|lpm_divide:Mod4                                                                                                                        ;              ;
;          |lpm_divide_7bm:auto_generated|        ; 44 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (0)       ; 0 (0)             ; 8 (0)            ; |Ball_Screw|Signal_Source:U0|lpm_divide:Mod4|lpm_divide_7bm:auto_generated                                                                                          ;              ;
;             |sign_div_unsign_slh:divider|       ; 44 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (0)       ; 0 (0)             ; 8 (0)            ; |Ball_Screw|Signal_Source:U0|lpm_divide:Mod4|lpm_divide_7bm:auto_generated|sign_div_unsign_slh:divider                                                              ;              ;
;                |alt_u_div_36f:divider|          ; 44 (44)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (36)      ; 0 (0)             ; 8 (8)            ; |Ball_Screw|Signal_Source:U0|lpm_divide:Mod4|lpm_divide_7bm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_36f:divider                                        ;              ;
;       |lpm_divide:Mod5|                         ; 109 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 88 (0)       ; 0 (0)             ; 21 (0)           ; |Ball_Screw|Signal_Source:U0|lpm_divide:Mod5                                                                                                                        ;              ;
;          |lpm_divide_ncm:auto_generated|        ; 109 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 88 (0)       ; 0 (0)             ; 21 (0)           ; |Ball_Screw|Signal_Source:U0|lpm_divide:Mod5|lpm_divide_ncm:auto_generated                                                                                          ;              ;
;             |sign_div_unsign_cnh:divider|       ; 109 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 88 (0)       ; 0 (0)             ; 21 (0)           ; |Ball_Screw|Signal_Source:U0|lpm_divide:Mod5|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider                                                              ;              ;
;                |alt_u_div_39f:divider|          ; 109 (109)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 88 (88)      ; 0 (0)             ; 21 (21)          ; |Ball_Screw|Signal_Source:U0|lpm_divide:Mod5|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider                                        ;              ;
;       |lpm_divide:Mod6|                         ; 56 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (0)       ; 0 (0)             ; 10 (0)           ; |Ball_Screw|Signal_Source:U0|lpm_divide:Mod6                                                                                                                        ;              ;
;          |lpm_divide_jcm:auto_generated|        ; 56 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (0)       ; 0 (0)             ; 10 (0)           ; |Ball_Screw|Signal_Source:U0|lpm_divide:Mod6|lpm_divide_jcm:auto_generated                                                                                          ;              ;
;             |sign_div_unsign_8nh:divider|       ; 56 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (0)       ; 0 (0)             ; 10 (0)           ; |Ball_Screw|Signal_Source:U0|lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider                                                              ;              ;
;                |alt_u_div_r8f:divider|          ; 56 (56)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (46)      ; 0 (0)             ; 10 (10)          ; |Ball_Screw|Signal_Source:U0|lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_r8f:divider                                        ;              ;
;       |lpm_divide:Mod7|                         ; 101 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (0)       ; 0 (0)             ; 19 (0)           ; |Ball_Screw|Signal_Source:U0|lpm_divide:Mod7                                                                                                                        ;              ;
;          |lpm_divide_ncm:auto_generated|        ; 101 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (0)       ; 0 (0)             ; 19 (0)           ; |Ball_Screw|Signal_Source:U0|lpm_divide:Mod7|lpm_divide_ncm:auto_generated                                                                                          ;              ;
;             |sign_div_unsign_cnh:divider|       ; 101 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (0)       ; 0 (0)             ; 19 (0)           ; |Ball_Screw|Signal_Source:U0|lpm_divide:Mod7|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider                                                              ;              ;
;                |alt_u_div_39f:divider|          ; 101 (101)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (82)      ; 0 (0)             ; 19 (19)          ; |Ball_Screw|Signal_Source:U0|lpm_divide:Mod7|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider                                        ;              ;
;    |USART_Send:U3|                              ; 579 (0)     ; 246 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 332 (0)      ; 80 (0)            ; 167 (0)          ; |Ball_Screw|USART_Send:U3                                                                                                                                           ;              ;
;       |Communicate_Send:U1|                     ; 579 (0)     ; 246 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 332 (0)      ; 80 (0)            ; 167 (0)          ; |Ball_Screw|USART_Send:U3|Communicate_Send:U1                                                                                                                       ;              ;
;          |FrequencyGenerator:U1|                ; 239 (49)    ; 28 (28)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 211 (21)     ; 0 (0)             ; 28 (4)           ; |Ball_Screw|USART_Send:U3|Communicate_Send:U1|FrequencyGenerator:U1                                                                                                 ;              ;
;             |lpm_divide:Div0|                   ; 82 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (0)       ; 0 (0)             ; 0 (0)            ; |Ball_Screw|USART_Send:U3|Communicate_Send:U1|FrequencyGenerator:U1|lpm_divide:Div0                                                                                 ;              ;
;                |lpm_divide_kkm:auto_generated|  ; 82 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (0)       ; 0 (0)             ; 0 (0)            ; |Ball_Screw|USART_Send:U3|Communicate_Send:U1|FrequencyGenerator:U1|lpm_divide:Div0|lpm_divide_kkm:auto_generated                                                   ;              ;
;                   |sign_div_unsign_cnh:divider| ; 82 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (0)       ; 0 (0)             ; 0 (0)            ; |Ball_Screw|USART_Send:U3|Communicate_Send:U1|FrequencyGenerator:U1|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider                       ;              ;
;                      |alt_u_div_39f:divider|    ; 82 (82)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (82)      ; 0 (0)             ; 0 (0)            ; |Ball_Screw|USART_Send:U3|Communicate_Send:U1|FrequencyGenerator:U1|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider ;              ;
;             |lpm_divide:Mod0|                   ; 31 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 5 (0)            ; |Ball_Screw|USART_Send:U3|Communicate_Send:U1|FrequencyGenerator:U1|lpm_divide:Mod0                                                                                 ;              ;
;                |lpm_divide_5bm:auto_generated|  ; 31 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 5 (0)            ; |Ball_Screw|USART_Send:U3|Communicate_Send:U1|FrequencyGenerator:U1|lpm_divide:Mod0|lpm_divide_5bm:auto_generated                                                   ;              ;
;                   |sign_div_unsign_qlh:divider| ; 31 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 5 (0)            ; |Ball_Screw|USART_Send:U3|Communicate_Send:U1|FrequencyGenerator:U1|lpm_divide:Mod0|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider                       ;              ;
;                      |alt_u_div_87f:divider|    ; 31 (31)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (26)      ; 0 (0)             ; 5 (5)            ; |Ball_Screw|USART_Send:U3|Communicate_Send:U1|FrequencyGenerator:U1|lpm_divide:Mod0|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider ;              ;
;             |lpm_divide:Mod1|                   ; 101 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (0)       ; 0 (0)             ; 19 (0)           ; |Ball_Screw|USART_Send:U3|Communicate_Send:U1|FrequencyGenerator:U1|lpm_divide:Mod1                                                                                 ;              ;
;                |lpm_divide_ncm:auto_generated|  ; 101 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (0)       ; 0 (0)             ; 19 (0)           ; |Ball_Screw|USART_Send:U3|Communicate_Send:U1|FrequencyGenerator:U1|lpm_divide:Mod1|lpm_divide_ncm:auto_generated                                                   ;              ;
;                   |sign_div_unsign_cnh:divider| ; 101 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (0)       ; 0 (0)             ; 19 (0)           ; |Ball_Screw|USART_Send:U3|Communicate_Send:U1|FrequencyGenerator:U1|lpm_divide:Mod1|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider                       ;              ;
;                      |alt_u_div_39f:divider|    ; 101 (101)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (82)      ; 0 (0)             ; 19 (19)          ; |Ball_Screw|USART_Send:U3|Communicate_Send:U1|FrequencyGenerator:U1|lpm_divide:Mod1|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider ;              ;
;          |Tx_Buffered:U0|                       ; 319 (319)   ; 212 (212)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 106 (106)    ; 80 (80)           ; 133 (133)        ; |Ball_Screw|USART_Send:U3|Communicate_Send:U1|Tx_Buffered:U0                                                                                                        ;              ;
;          |Tx_Control_Module:U2|                 ; 22 (22)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 7 (7)            ; |Ball_Screw|USART_Send:U3|Communicate_Send:U1|Tx_Control_Module:U2                                                                                                  ;              ;
+-------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                          ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+
; Name         ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+
; USART_TX_Pin ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; USART_RX_Pin ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[2]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[3]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[4]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[5]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[6]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[7]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[8]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CLOCK_50M    ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; RST_n        ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; USART_RX_Pin        ;                   ;         ;
; CLOCK_50M           ;                   ;         ;
; RST_n               ;                   ;         ;
+---------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                             ;
+-------------------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                              ; Location           ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50M                                                         ; PIN_E1             ; 848     ; Clock                     ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; Measure:U2|RESR_pulse_count0[10]~21                               ; LCCOMB_X25_Y11_N30 ; 15      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Measure:U2|RESR_pulse_count1[15]~0                                ; LCCOMB_X25_Y8_N2   ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Measure:U2|RESR_pulse_count2[12]~1                                ; LCCOMB_X25_Y8_N28  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Measure:U2|RGS_pulse_count[14]~16                                 ; LCCOMB_X24_Y11_N0  ; 31      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; Measure:U2|RGS_pulse_count[14]~49                                 ; LCCOMB_X22_Y7_N20  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Measure:U2|group_count[1]~18                                      ; LCCOMB_X25_Y11_N14 ; 17      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; Measure:U2|group_count[1]~19                                      ; LCCOMB_X25_Y11_N0  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Measure:U2|group_measure_again                                    ; FF_X25_Y11_N27     ; 25      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Measure:U2|num[5]~2                                               ; LCCOMB_X22_Y7_N0   ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Measure:U2|num~9                                                  ; LCCOMB_X22_Y7_N2   ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Measure:U2|rData[0]~1                                             ; LCCOMB_X22_Y7_N6   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Measure:U2|rFrame_Start_Sig                                       ; FF_X21_Y11_N19     ; 39      ; Sync. clear, Sync. load   ; no     ; --                   ; --               ; --                        ;
; Measure:U2|sampling_signal                                        ; FF_X22_Y7_N13      ; 18      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RST_n                                                             ; PIN_E15            ; 585     ; Async. clear              ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; Signal_Filter_Top:U1|Signal_Filter:U0|Delay_Filter:U1|isCount     ; FF_X10_Y11_N11     ; 33      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; Signal_Filter_Top:U1|Signal_Filter:U1|Delay_Filter:U1|isCount     ; FF_X22_Y16_N31     ; 33      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; Signal_Filter_Top:U1|Signal_Filter:U2|Delay_Filter:U1|isCount     ; FF_X18_Y18_N1      ; 33      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; Signal_Filter_Top:U1|Signal_Filter:U3|Delay_Filter:U1|isCount     ; FF_X13_Y10_N27     ; 33      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; Signal_Filter_Top:U1|Signal_Filter:U4|Delay_Filter:U1|isCount     ; FF_X14_Y17_N7      ; 33      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; Signal_Filter_Top:U1|rRESR_signalZ                                ; FF_X18_Y18_N17     ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Signal_Source:U0|LessThan5~9                                      ; LCCOMB_X17_Y13_N0  ; 33      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Signal_Source:U0|LessThan6~10                                     ; LCCOMB_X17_Y7_N22  ; 33      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Signal_Source:U0|is_RESR_start                                    ; FF_X25_Y13_N9      ; 30      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Signal_Source:U0|is_RGS_start                                     ; FF_X17_Y7_N1       ; 33      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; USART_Send:U3|Communicate_Send:U1|Tx_Buffered:U0|check_sum[5]~38  ; LCCOMB_X21_Y11_N4  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; USART_Send:U3|Communicate_Send:U1|Tx_Buffered:U0|data_count[0]~10 ; LCCOMB_X21_Y11_N16 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; USART_Send:U3|Communicate_Send:U1|Tx_Buffered:U0|rData~283        ; LCCOMB_X21_Y11_N8  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; USART_Send:U3|Communicate_Send:U1|Tx_Buffered:U0|rData~285        ; LCCOMB_X21_Y11_N10 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; USART_Send:U3|Communicate_Send:U1|Tx_Buffered:U0|rData~287        ; LCCOMB_X18_Y13_N26 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; USART_Send:U3|Communicate_Send:U1|Tx_Buffered:U0|rData~289        ; LCCOMB_X21_Y11_N12 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; USART_Send:U3|Communicate_Send:U1|Tx_Buffered:U0|rData~292        ; LCCOMB_X21_Y16_N4  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; USART_Send:U3|Communicate_Send:U1|Tx_Buffered:U0|rData~294        ; LCCOMB_X21_Y11_N22 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; USART_Send:U3|Communicate_Send:U1|Tx_Buffered:U0|rData~296        ; LCCOMB_X21_Y11_N24 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; USART_Send:U3|Communicate_Send:U1|Tx_Buffered:U0|rData~298        ; LCCOMB_X21_Y14_N18 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; USART_Send:U3|Communicate_Send:U1|Tx_Buffered:U0|rData~299        ; LCCOMB_X21_Y16_N14 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; USART_Send:U3|Communicate_Send:U1|Tx_Buffered:U0|rData~300        ; LCCOMB_X21_Y11_N26 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; USART_Send:U3|Communicate_Send:U1|Tx_Buffered:U0|rData~301        ; LCCOMB_X21_Y11_N20 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; USART_Send:U3|Communicate_Send:U1|Tx_Buffered:U0|rData~302        ; LCCOMB_X21_Y14_N20 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; USART_Send:U3|Communicate_Send:U1|Tx_Buffered:U0|rData~303        ; LCCOMB_X18_Y14_N4  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; USART_Send:U3|Communicate_Send:U1|Tx_Buffered:U0|rData~304        ; LCCOMB_X18_Y13_N28 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; USART_Send:U3|Communicate_Send:U1|Tx_Buffered:U0|rData~305        ; LCCOMB_X18_Y13_N22 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; USART_Send:U3|Communicate_Send:U1|Tx_Buffered:U0|rData~306        ; LCCOMB_X18_Y14_N30 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; USART_Send:U3|Communicate_Send:U1|Tx_Buffered:U0|rData~308        ; LCCOMB_X17_Y11_N26 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; USART_Send:U3|Communicate_Send:U1|Tx_Buffered:U0|rData~310        ; LCCOMB_X18_Y11_N26 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; USART_Send:U3|Communicate_Send:U1|Tx_Buffered:U0|rData~312        ; LCCOMB_X21_Y11_N30 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; USART_Send:U3|Communicate_Send:U1|Tx_Buffered:U0|rData~313        ; LCCOMB_X18_Y11_N4  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; USART_Send:U3|Communicate_Send:U1|Tx_Buffered:U0|rData~314        ; LCCOMB_X18_Y11_N22 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; USART_Send:U3|Communicate_Send:U1|Tx_Buffered:U0|rTx_Data[5]~15   ; LCCOMB_X18_Y16_N4  ; 8       ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; USART_Send:U3|Communicate_Send:U1|Tx_Buffered:U0|rTx_Data[5]~17   ; LCCOMB_X18_Y16_N22 ; 13      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; USART_Send:U3|Communicate_Send:U1|Tx_Buffered:U0|rec_complete     ; FF_X17_Y10_N9      ; 22      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; USART_Send:U3|Communicate_Send:U1|Tx_Buffered:U0|tx_enable        ; FF_X17_Y16_N11     ; 33      ; Clock enable, Sync. clear ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                 ;
+-----------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name      ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; CLOCK_50M ; PIN_E1   ; 848     ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; RST_n     ; PIN_E15  ; 585     ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
+-----------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                 ; Fan-Out ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; USART_Send:U3|Communicate_Send:U1|Tx_Buffered:U0|i[2]                                                                                                                                ; 55      ;
; USART_Send:U3|Communicate_Send:U1|Tx_Buffered:U0|i[1]                                                                                                                                ; 54      ;
; USART_Send:U3|Communicate_Send:U1|Tx_Buffered:U0|i[0]                                                                                                                                ; 44      ;
; Signal_Source:U0|lpm_divide:Mod5|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|add_sub_30_result_int[27]~40                                        ; 44      ;
; Signal_Source:U0|lpm_divide:Mod1|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|add_sub_30_result_int[27]~40                                        ; 44      ;
; Signal_Source:U0|lpm_divide:Div2|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|add_sub_30_result_int[27]~40                                        ; 41      ;
; Signal_Source:U0|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|add_sub_30_result_int[27]~40                                        ; 41      ;
; Signal_Source:U0|lpm_divide:Div3|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|add_sub_30_result_int[27]~40                                        ; 41      ;
; Signal_Source:U0|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|add_sub_30_result_int[27]~40                                        ; 41      ;
; USART_Send:U3|Communicate_Send:U1|FrequencyGenerator:U1|lpm_divide:Div0|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|add_sub_30_result_int[27]~40 ; 41      ;
; Signal_Source:U0|lpm_divide:Mod7|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|add_sub_30_result_int[27]~40                                        ; 40      ;
; Signal_Source:U0|lpm_divide:Mod3|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|add_sub_30_result_int[27]~40                                        ; 40      ;
; USART_Send:U3|Communicate_Send:U1|FrequencyGenerator:U1|lpm_divide:Mod1|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|add_sub_30_result_int[27]~40 ; 40      ;
; Measure:U2|rFrame_Start_Sig                                                                                                                                                          ; 39      ;
; USART_Send:U3|Communicate_Send:U1|Tx_Buffered:U0|i[3]                                                                                                                                ; 38      ;
; Signal_Source:U0|LessThan5~9                                                                                                                                                         ; 33      ;
; Signal_Source:U0|LessThan6~10                                                                                                                                                        ; 33      ;
; Signal_Source:U0|is_RGS_start                                                                                                                                                        ; 33      ;
; Signal_Filter_Top:U1|Signal_Filter:U1|Delay_Filter:U1|isCount                                                                                                                        ; 33      ;
; Signal_Filter_Top:U1|Signal_Filter:U0|Delay_Filter:U1|isCount                                                                                                                        ; 33      ;
; Signal_Filter_Top:U1|Signal_Filter:U4|Delay_Filter:U1|isCount                                                                                                                        ; 33      ;
; Signal_Filter_Top:U1|Signal_Filter:U3|Delay_Filter:U1|isCount                                                                                                                        ; 33      ;
; Signal_Filter_Top:U1|Signal_Filter:U2|Delay_Filter:U1|isCount                                                                                                                        ; 33      ;
; USART_Send:U3|Communicate_Send:U1|Tx_Buffered:U0|tx_enable                                                                                                                           ; 33      ;
; Measure:U2|RGS_pulse_count[14]~16                                                                                                                                                    ; 31      ;
; Signal_Source:U0|is_RESR_start                                                                                                                                                       ; 30      ;
; RST_n~input                                                                                                                                                                          ; 29      ;
; Measure:U2|is_measure_start                                                                                                                                                          ; 29      ;
; USART_Send:U3|Communicate_Send:U1|Tx_Buffered:U0|Add3~0                                                                                                                              ; 29      ;
; Measure:U2|group_measure_again                                                                                                                                                       ; 25      ;
; Measure:U2|rData[0]                                                                                                                                                                  ; 22      ;
; Measure:U2|rData[1]                                                                                                                                                                  ; 22      ;
; Measure:U2|rData[2]                                                                                                                                                                  ; 22      ;
; Measure:U2|rData[3]                                                                                                                                                                  ; 22      ;
; Measure:U2|rData[4]                                                                                                                                                                  ; 22      ;
; Measure:U2|rData[5]                                                                                                                                                                  ; 22      ;
; Measure:U2|rData[6]                                                                                                                                                                  ; 22      ;
; Measure:U2|rData[7]                                                                                                                                                                  ; 22      ;
; Signal_Source:U0|lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_r8f:divider|add_sub_30_result_int[14]~22                                        ; 22      ;
; Signal_Source:U0|lpm_divide:Mod2|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_r8f:divider|add_sub_30_result_int[14]~22                                        ; 22      ;
; USART_Send:U3|Communicate_Send:U1|Tx_Buffered:U0|rec_complete                                                                                                                        ; 22      ;
; Signal_Source:U0|lpm_divide:Mod5|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|add_sub_31_result_int[27]~40                                        ; 21      ;
; Signal_Source:U0|lpm_divide:Mod1|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|add_sub_31_result_int[27]~40                                        ; 21      ;
; Measure:U2|LessThan0~4                                                                                                                                                               ; 19      ;
; Signal_Source:U0|lpm_divide:Mod7|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|add_sub_31_result_int[27]~40                                        ; 19      ;
; Signal_Source:U0|lpm_divide:Mod3|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|add_sub_31_result_int[27]~40                                        ; 19      ;
; USART_Send:U3|Communicate_Send:U1|FrequencyGenerator:U1|lpm_divide:Mod1|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|add_sub_31_result_int[27]~40 ; 19      ;
; Measure:U2|sampling_signal                                                                                                                                                           ; 18      ;
; Measure:U2|group_count[1]~18                                                                                                                                                         ; 17      ;
; Measure:U2|group_count[1]~19                                                                                                                                                         ; 16      ;
; Measure:U2|RESR_pulse_count2[12]~1                                                                                                                                                   ; 16      ;
; Measure:U2|RESR_pulse_count1[15]~0                                                                                                                                                   ; 16      ;
; Measure:U2|RGS_pulse_count[14]~49                                                                                                                                                    ; 16      ;
; USART_Send:U3|Communicate_Send:U1|Tx_Buffered:U0|check_sum[5]~38                                                                                                                     ; 16      ;
; Signal_Source:U0|lpm_divide:Mod4|lpm_divide_7bm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_36f:divider|op_23~18                                                            ; 16      ;
; Signal_Source:U0|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_36f:divider|op_23~18                                                            ; 16      ;
; Measure:U2|RESR_pulse_count0[10]~21                                                                                                                                                  ; 15      ;
; Measure:U2|num[1]                                                                                                                                                                    ; 15      ;
; Measure:U2|num[2]                                                                                                                                                                    ; 15      ;
; Signal_Source:U0|Equal0~8                                                                                                                                                            ; 14      ;
; Signal_Source:U0|Equal0~13                                                                                                                                                           ; 13      ;
; Signal_Source:U0|Equal0~3                                                                                                                                                            ; 13      ;
; USART_Send:U3|Communicate_Send:U1|Tx_Buffered:U0|rTx_Data[5]~17                                                                                                                      ; 13      ;
; USART_Send:U3|Communicate_Send:U1|Tx_Buffered:U0|data_count[4]                                                                                                                       ; 13      ;
; USART_Send:U3|Communicate_Send:U1|Tx_Buffered:U0|data_count[2]                                                                                                                       ; 13      ;
; USART_Send:U3|Communicate_Send:U1|Tx_Buffered:U0|data_count[3]                                                                                                                       ; 13      ;
; USART_Send:U3|Communicate_Send:U1|Tx_Buffered:U0|data_count[0]                                                                                                                       ; 13      ;
; USART_Send:U3|Communicate_Send:U1|Tx_Control_Module:U2|i[1]                                                                                                                          ; 12      ;
; USART_Send:U3|Communicate_Send:U1|FrequencyGenerator:U1|lpm_divide:Mod0|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_30_result_int[7]~12  ; 12      ;
; USART_Send:U3|Communicate_Send:U1|Tx_Buffered:U0|rData~281                                                                                                                           ; 11      ;
; USART_Send:U3|Communicate_Send:U1|Tx_Buffered:U0|rData~290                                                                                                                           ; 10      ;
; USART_Send:U3|Communicate_Send:U1|Tx_Control_Module:U2|i[0]                                                                                                                          ; 10      ;
; Measure:U2|rLED[8]                                                                                                                                                                   ; 10      ;
; Signal_Source:U0|lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_r8f:divider|add_sub_31_result_int[14]~22                                        ; 10      ;
; Signal_Source:U0|lpm_divide:Mod2|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_r8f:divider|add_sub_31_result_int[14]~22                                        ; 10      ;
; Signal_Filter_Top:U1|rRESR_signalZ                                                                                                                                                   ; 9       ;
; USART_Send:U3|Communicate_Send:U1|Tx_Control_Module:U2|i[2]                                                                                                                          ; 9       ;
; USART_Send:U3|Communicate_Send:U1|Tx_Control_Module:U2|i[3]                                                                                                                          ; 9       ;
; Measure:U2|rData[0]~1                                                                                                                                                                ; 8       ;
; USART_Send:U3|Communicate_Send:U1|Tx_Buffered:U0|data_count[0]~10                                                                                                                    ; 8       ;
; USART_Send:U3|Communicate_Send:U1|Tx_Buffered:U0|rData~314                                                                                                                           ; 8       ;
; USART_Send:U3|Communicate_Send:U1|Tx_Buffered:U0|rData~313                                                                                                                           ; 8       ;
; USART_Send:U3|Communicate_Send:U1|Tx_Buffered:U0|rData~312                                                                                                                           ; 8       ;
; USART_Send:U3|Communicate_Send:U1|Tx_Buffered:U0|rData~310                                                                                                                           ; 8       ;
; USART_Send:U3|Communicate_Send:U1|Tx_Buffered:U0|rData~308                                                                                                                           ; 8       ;
; USART_Send:U3|Communicate_Send:U1|Tx_Buffered:U0|rData~306                                                                                                                           ; 8       ;
; USART_Send:U3|Communicate_Send:U1|Tx_Buffered:U0|rData~305                                                                                                                           ; 8       ;
; USART_Send:U3|Communicate_Send:U1|Tx_Buffered:U0|rData~304                                                                                                                           ; 8       ;
; USART_Send:U3|Communicate_Send:U1|Tx_Buffered:U0|rData~303                                                                                                                           ; 8       ;
; USART_Send:U3|Communicate_Send:U1|Tx_Buffered:U0|rData~302                                                                                                                           ; 8       ;
; USART_Send:U3|Communicate_Send:U1|Tx_Buffered:U0|rData~301                                                                                                                           ; 8       ;
; USART_Send:U3|Communicate_Send:U1|Tx_Buffered:U0|rData~300                                                                                                                           ; 8       ;
; USART_Send:U3|Communicate_Send:U1|Tx_Buffered:U0|rData~299                                                                                                                           ; 8       ;
; USART_Send:U3|Communicate_Send:U1|Tx_Buffered:U0|rData~298                                                                                                                           ; 8       ;
; USART_Send:U3|Communicate_Send:U1|Tx_Buffered:U0|rData~296                                                                                                                           ; 8       ;
; USART_Send:U3|Communicate_Send:U1|Tx_Buffered:U0|rData~294                                                                                                                           ; 8       ;
; USART_Send:U3|Communicate_Send:U1|Tx_Buffered:U0|rData~292                                                                                                                           ; 8       ;
; USART_Send:U3|Communicate_Send:U1|Tx_Buffered:U0|rData~289                                                                                                                           ; 8       ;
; USART_Send:U3|Communicate_Send:U1|Tx_Buffered:U0|rData~287                                                                                                                           ; 8       ;
; USART_Send:U3|Communicate_Send:U1|Tx_Buffered:U0|rData~285                                                                                                                           ; 8       ;
; USART_Send:U3|Communicate_Send:U1|Tx_Buffered:U0|rData~283                                                                                                                           ; 8       ;
; USART_Send:U3|Communicate_Send:U1|Tx_Buffered:U0|rTx_Data[5]~15                                                                                                                      ; 8       ;
; USART_Send:U3|Communicate_Send:U1|Tx_Buffered:U0|rTx_Data[5]~12                                                                                                                      ; 8       ;
; USART_Send:U3|Communicate_Send:U1|Tx_Buffered:U0|Add3~1                                                                                                                              ; 8       ;
; USART_Send:U3|Communicate_Send:U1|Tx_Buffered:U0|rData~178                                                                                                                           ; 8       ;
; Signal_Source:U0|lpm_divide:Mod4|lpm_divide_7bm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_36f:divider|op_24~18                                                            ; 8       ;
; Signal_Source:U0|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_36f:divider|op_24~18                                                            ; 8       ;
; Measure:U2|num[5]~2                                                                                                                                                                  ; 6       ;
; Measure:U2|num[5]~0                                                                                                                                                                  ; 6       ;
; Measure:U2|num[7]                                                                                                                                                                    ; 6       ;
; USART_Send:U3|Communicate_Send:U1|Tx_Control_Module:U2|isDone                                                                                                                        ; 6       ;
; USART_Send:U3|Communicate_Send:U1|FrequencyGenerator:U1|Equal0~0                                                                                                                     ; 6       ;
; Measure:U2|RESR_pulse_count0[0]                                                                                                                                                      ; 5       ;
; Measure:U2|detected_first_RGS_pulse                                                                                                                                                  ; 5       ;
; Measure:U2|num[0]                                                                                                                                                                    ; 5       ;
; Measure:U2|Equal0~0                                                                                                                                                                  ; 5       ;
; USART_Send:U3|Communicate_Send:U1|Tx_Buffered:U0|i[5]~7                                                                                                                              ; 5       ;
; USART_Send:U3|Communicate_Send:U1|Tx_Buffered:U0|i[6]~0                                                                                                                              ; 5       ;
; USART_Send:U3|Communicate_Send:U1|Tx_Buffered:U0|i[4]                                                                                                                                ; 5       ;
; USART_Send:U3|Communicate_Send:U1|FrequencyGenerator:U1|lpm_divide:Mod0|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_31_result_int[7]~12  ; 5       ;
; Measure:U2|start_send                                                                                                                                                                ; 5       ;
; Measure:U2|rData_Send_Sig                                                                                                                                                            ; 5       ;
; Signal_Filter_Top:U1|Signal_Filter:U1|Delay_Filter:U1|Equal0~10                                                                                                                      ; 4       ;
; Signal_Filter_Top:U1|Signal_Filter:U0|Delay_Filter:U1|Equal0~10                                                                                                                      ; 4       ;
; Signal_Filter_Top:U1|Signal_Filter:U4|Delay_Filter:U1|Equal0~10                                                                                                                      ; 4       ;
; Signal_Filter_Top:U1|Signal_Filter:U3|Delay_Filter:U1|Equal0~10                                                                                                                      ; 4       ;
; Signal_Filter_Top:U1|rRESR_signalA                                                                                                                                                   ; 4       ;
; Measure:U2|start_RGS_pulse_count                                                                                                                                                     ; 4       ;
; Signal_Filter_Top:U1|Signal_Filter:U2|Delay_Filter:U1|Equal0~10                                                                                                                      ; 4       ;
; USART_Send:U3|Communicate_Send:U1|Tx_Buffered:U0|i[5]                                                                                                                                ; 4       ;
; USART_Send:U3|Communicate_Send:U1|Tx_Buffered:U0|i[6]                                                                                                                                ; 4       ;
; USART_Send:U3|Communicate_Send:U1|Tx_Buffered:U0|i[7]                                                                                                                                ; 4       ;
; USART_Send:U3|Communicate_Send:U1|Tx_Control_Module:U2|rTx                                                                                                                           ; 4       ;
; Signal_Source:U0|Add8~42                                                                                                                                                             ; 4       ;
; Signal_Source:U0|Add8~40                                                                                                                                                             ; 4       ;
; Signal_Source:U0|Add8~38                                                                                                                                                             ; 4       ;
; Signal_Source:U0|Add8~36                                                                                                                                                             ; 4       ;
; Signal_Source:U0|Add8~34                                                                                                                                                             ; 4       ;
; Signal_Source:U0|Add8~32                                                                                                                                                             ; 4       ;
; Signal_Source:U0|Add8~30                                                                                                                                                             ; 4       ;
; Signal_Source:U0|Add8~28                                                                                                                                                             ; 4       ;
; Signal_Source:U0|Add8~26                                                                                                                                                             ; 4       ;
; Signal_Source:U0|Add8~24                                                                                                                                                             ; 4       ;
; Signal_Source:U0|Add8~22                                                                                                                                                             ; 4       ;
; Signal_Source:U0|Add8~20                                                                                                                                                             ; 4       ;
; Signal_Source:U0|Add8~18                                                                                                                                                             ; 4       ;
; Signal_Source:U0|Add8~16                                                                                                                                                             ; 4       ;
; Signal_Source:U0|Add8~14                                                                                                                                                             ; 4       ;
; Signal_Source:U0|Add8~12                                                                                                                                                             ; 4       ;
; Signal_Source:U0|Add8~10                                                                                                                                                             ; 4       ;
; Signal_Source:U0|Add8~8                                                                                                                                                              ; 4       ;
; Signal_Source:U0|Add8~6                                                                                                                                                              ; 4       ;
; Signal_Source:U0|Add8~4                                                                                                                                                              ; 4       ;
; Signal_Source:U0|Add2~42                                                                                                                                                             ; 4       ;
; Signal_Source:U0|Add2~40                                                                                                                                                             ; 4       ;
; Signal_Source:U0|Add2~38                                                                                                                                                             ; 4       ;
; Signal_Source:U0|Add2~36                                                                                                                                                             ; 4       ;
; Signal_Source:U0|Add2~34                                                                                                                                                             ; 4       ;
; Signal_Source:U0|Add2~32                                                                                                                                                             ; 4       ;
; Signal_Source:U0|Add2~30                                                                                                                                                             ; 4       ;
; Signal_Source:U0|Add2~28                                                                                                                                                             ; 4       ;
; Signal_Source:U0|Add2~26                                                                                                                                                             ; 4       ;
; Signal_Source:U0|Add2~24                                                                                                                                                             ; 4       ;
; Signal_Source:U0|Add2~22                                                                                                                                                             ; 4       ;
; Signal_Source:U0|Add2~20                                                                                                                                                             ; 4       ;
; Signal_Source:U0|Add2~18                                                                                                                                                             ; 4       ;
; Signal_Source:U0|Add2~16                                                                                                                                                             ; 4       ;
; Signal_Source:U0|Add2~14                                                                                                                                                             ; 4       ;
; Signal_Source:U0|Add2~12                                                                                                                                                             ; 4       ;
; Signal_Source:U0|Add2~10                                                                                                                                                             ; 4       ;
; Signal_Source:U0|Add2~8                                                                                                                                                              ; 4       ;
; Signal_Source:U0|Add2~6                                                                                                                                                              ; 4       ;
; Signal_Source:U0|Add2~4                                                                                                                                                              ; 4       ;
; Signal_Source:U0|Add10~38                                                                                                                                                            ; 4       ;
; Signal_Source:U0|Add10~36                                                                                                                                                            ; 4       ;
; Signal_Source:U0|Add10~34                                                                                                                                                            ; 4       ;
; Signal_Source:U0|Add10~32                                                                                                                                                            ; 4       ;
; Signal_Source:U0|Add10~30                                                                                                                                                            ; 4       ;
; Signal_Source:U0|Add10~28                                                                                                                                                            ; 4       ;
; Signal_Source:U0|Add10~26                                                                                                                                                            ; 4       ;
; Signal_Source:U0|Add10~24                                                                                                                                                            ; 4       ;
; Signal_Source:U0|Add10~22                                                                                                                                                            ; 4       ;
; Signal_Source:U0|Add10~20                                                                                                                                                            ; 4       ;
; Signal_Source:U0|Add10~18                                                                                                                                                            ; 4       ;
; Signal_Source:U0|Add10~16                                                                                                                                                            ; 4       ;
; Signal_Source:U0|Add10~14                                                                                                                                                            ; 4       ;
; Signal_Source:U0|Add10~12                                                                                                                                                            ; 4       ;
; Signal_Source:U0|Add10~10                                                                                                                                                            ; 4       ;
; Signal_Source:U0|Add10~8                                                                                                                                                             ; 4       ;
; Signal_Source:U0|Add10~6                                                                                                                                                             ; 4       ;
; Signal_Source:U0|Add10~4                                                                                                                                                             ; 4       ;
; Signal_Source:U0|Add10~2                                                                                                                                                             ; 4       ;
; Signal_Source:U0|Add10~0                                                                                                                                                             ; 4       ;
; Signal_Source:U0|Add4~38                                                                                                                                                             ; 4       ;
; Signal_Source:U0|Add4~36                                                                                                                                                             ; 4       ;
; Signal_Source:U0|Add4~34                                                                                                                                                             ; 4       ;
; Signal_Source:U0|Add4~32                                                                                                                                                             ; 4       ;
; Signal_Source:U0|Add4~30                                                                                                                                                             ; 4       ;
; Signal_Source:U0|Add4~28                                                                                                                                                             ; 4       ;
; Signal_Source:U0|Add4~26                                                                                                                                                             ; 4       ;
; Signal_Source:U0|Add4~24                                                                                                                                                             ; 4       ;
; Signal_Source:U0|Add4~22                                                                                                                                                             ; 4       ;
; Signal_Source:U0|Add4~20                                                                                                                                                             ; 4       ;
; Signal_Source:U0|Add4~18                                                                                                                                                             ; 4       ;
; Signal_Source:U0|Add4~16                                                                                                                                                             ; 4       ;
; Signal_Source:U0|Add4~14                                                                                                                                                             ; 4       ;
; Signal_Source:U0|Add4~12                                                                                                                                                             ; 4       ;
; Signal_Source:U0|Add4~10                                                                                                                                                             ; 4       ;
; Signal_Source:U0|Add4~8                                                                                                                                                              ; 4       ;
; Signal_Source:U0|Add4~6                                                                                                                                                              ; 4       ;
; Signal_Source:U0|Add4~4                                                                                                                                                              ; 4       ;
; Signal_Source:U0|Add4~2                                                                                                                                                              ; 4       ;
; Signal_Source:U0|Add4~0                                                                                                                                                              ; 4       ;
; Measure:U2|group_count[0]                                                                                                                                                            ; 4       ;
; USART_Send:U3|Communicate_Send:U1|FrequencyGenerator:U1|reg_a[7]                                                                                                                     ; 4       ;
; USART_Send:U3|Communicate_Send:U1|FrequencyGenerator:U1|reg_a[8]                                                                                                                     ; 4       ;
; USART_Send:U3|Communicate_Send:U1|FrequencyGenerator:U1|reg_a[9]                                                                                                                     ; 4       ;
; USART_Send:U3|Communicate_Send:U1|FrequencyGenerator:U1|reg_a[10]                                                                                                                    ; 4       ;
; USART_Send:U3|Communicate_Send:U1|FrequencyGenerator:U1|reg_a[11]                                                                                                                    ; 4       ;
; USART_Send:U3|Communicate_Send:U1|FrequencyGenerator:U1|reg_a[12]                                                                                                                    ; 4       ;
; USART_Send:U3|Communicate_Send:U1|FrequencyGenerator:U1|Add1~26                                                                                                                      ; 4       ;
; USART_Send:U3|Communicate_Send:U1|FrequencyGenerator:U1|Add1~24                                                                                                                      ; 4       ;
; USART_Send:U3|Communicate_Send:U1|FrequencyGenerator:U1|Add1~22                                                                                                                      ; 4       ;
; USART_Send:U3|Communicate_Send:U1|FrequencyGenerator:U1|Add1~20                                                                                                                      ; 4       ;
; USART_Send:U3|Communicate_Send:U1|FrequencyGenerator:U1|Add1~18                                                                                                                      ; 4       ;
; USART_Send:U3|Communicate_Send:U1|FrequencyGenerator:U1|Add1~16                                                                                                                      ; 4       ;
; USART_Send:U3|Communicate_Send:U1|FrequencyGenerator:U1|Add1~14                                                                                                                      ; 4       ;
; USART_Send:U3|Communicate_Send:U1|FrequencyGenerator:U1|Add1~12                                                                                                                      ; 4       ;
; USART_Send:U3|Communicate_Send:U1|FrequencyGenerator:U1|Add1~10                                                                                                                      ; 4       ;
; USART_Send:U3|Communicate_Send:U1|FrequencyGenerator:U1|Add1~8                                                                                                                       ; 4       ;
; USART_Send:U3|Communicate_Send:U1|FrequencyGenerator:U1|Add1~6                                                                                                                       ; 4       ;
; USART_Send:U3|Communicate_Send:U1|FrequencyGenerator:U1|Add1~4                                                                                                                       ; 4       ;
; USART_Send:U3|Communicate_Send:U1|FrequencyGenerator:U1|Add1~2                                                                                                                       ; 4       ;
; USART_Send:U3|Communicate_Send:U1|FrequencyGenerator:U1|Add1~0                                                                                                                       ; 4       ;
; USART_Send:U3|Communicate_Send:U1|Tx_Buffered:U0|data_count[1]                                                                                                                       ; 4       ;
; USART_Send:U3|Communicate_Send:U1|Tx_Buffered:U0|rec_start                                                                                                                           ; 4       ;
; Signal_Source:U0|count1[0]                                                                                                                                                           ; 3       ;
; Signal_Filter_Top:U1|Signal_Filter:U1|Delay_Filter:U1|state.00                                                                                                                       ; 3       ;
; Signal_Filter_Top:U1|Signal_Filter:U1|Detect:U0|H2L_Sig                                                                                                                              ; 3       ;
; Signal_Filter_Top:U1|Signal_Filter:U1|Detect:U0|H2L_F1                                                                                                                               ; 3       ;
; Signal_Filter_Top:U1|Signal_Filter:U1|Detect:U0|L2H_Sig~0                                                                                                                            ; 3       ;
; Signal_Filter_Top:U1|Signal_Filter:U1|Detect:U0|L2H_F1                                                                                                                               ; 3       ;
; Signal_Filter_Top:U1|Signal_Filter:U0|Delay_Filter:U1|state.00                                                                                                                       ; 3       ;
; Signal_Filter_Top:U1|Signal_Filter:U0|Detect:U0|H2L_Sig                                                                                                                              ; 3       ;
; Signal_Filter_Top:U1|Signal_Filter:U0|Detect:U0|H2L_F1                                                                                                                               ; 3       ;
; Signal_Filter_Top:U1|Signal_Filter:U0|Detect:U0|L2H_Sig~0                                                                                                                            ; 3       ;
; Signal_Filter_Top:U1|Signal_Filter:U0|Detect:U0|L2H_F1                                                                                                                               ; 3       ;
; Signal_Filter_Top:U1|Signal_Filter:U4|Delay_Filter:U1|state.00                                                                                                                       ; 3       ;
; Signal_Filter_Top:U1|Signal_Filter:U4|Detect:U0|H2L_Sig                                                                                                                              ; 3       ;
; Signal_Filter_Top:U1|Signal_Filter:U4|Detect:U0|H2L_F1                                                                                                                               ; 3       ;
; Signal_Filter_Top:U1|Signal_Filter:U4|Detect:U0|L2H_Sig~0                                                                                                                            ; 3       ;
; Signal_Filter_Top:U1|Signal_Filter:U4|Detect:U0|L2H_F1                                                                                                                               ; 3       ;
; Signal_Filter_Top:U1|Signal_Filter:U3|Delay_Filter:U1|state.00                                                                                                                       ; 3       ;
; Signal_Filter_Top:U1|Signal_Filter:U3|Detect:U0|H2L_Sig                                                                                                                              ; 3       ;
; Signal_Filter_Top:U1|Signal_Filter:U3|Detect:U0|H2L_F1                                                                                                                               ; 3       ;
; Signal_Filter_Top:U1|Signal_Filter:U3|Detect:U0|L2H_Sig~0                                                                                                                            ; 3       ;
; Signal_Filter_Top:U1|Signal_Filter:U3|Detect:U0|L2H_F1                                                                                                                               ; 3       ;
; Signal_Source:U0|count_time[2]                                                                                                                                                       ; 3       ;
; Signal_Source:U0|count_time[3]                                                                                                                                                       ; 3       ;
; Signal_Source:U0|count_time[4]                                                                                                                                                       ; 3       ;
; Signal_Source:U0|count_time[6]                                                                                                                                                       ; 3       ;
; Signal_Source:U0|count_time[5]                                                                                                                                                       ; 3       ;
; Signal_Source:U0|count_time[16]                                                                                                                                                      ; 3       ;
; Signal_Source:U0|count_time[17]                                                                                                                                                      ; 3       ;
; Signal_Source:U0|count_time[18]                                                                                                                                                      ; 3       ;
; Signal_Source:U0|count_time[19]                                                                                                                                                      ; 3       ;
; Signal_Source:U0|count_time[24]                                                                                                                                                      ; 3       ;
; Signal_Source:U0|count_time[25]                                                                                                                                                      ; 3       ;
; Signal_Source:U0|rRESR_signalZ                                                                                                                                                       ; 3       ;
; Measure:U2|LessThan1~4                                                                                                                                                               ; 3       ;
; Signal_Filter_Top:U1|Signal_Filter:U2|Delay_Filter:U1|state.00                                                                                                                       ; 3       ;
; Signal_Filter_Top:U1|Signal_Filter:U2|Detect:U0|H2L_Sig                                                                                                                              ; 3       ;
; Signal_Filter_Top:U1|Signal_Filter:U2|Detect:U0|H2L_F1                                                                                                                               ; 3       ;
; Signal_Filter_Top:U1|Signal_Filter:U2|Detect:U0|L2H_Sig~0                                                                                                                            ; 3       ;
; Signal_Filter_Top:U1|Signal_Filter:U2|Detect:U0|L2H_F1                                                                                                                               ; 3       ;
; Measure:U2|RESR_pulse_count0[8]                                                                                                                                                      ; 3       ;
; Measure:U2|RESR_pulse_count0[9]                                                                                                                                                      ; 3       ;
; Measure:U2|RESR_pulse_count0[10]                                                                                                                                                     ; 3       ;
; Measure:U2|RESR_pulse_count0[11]                                                                                                                                                     ; 3       ;
; Measure:U2|RESR_pulse_count0[12]                                                                                                                                                     ; 3       ;
; Measure:U2|RESR_pulse_count0[13]                                                                                                                                                     ; 3       ;
; Measure:U2|RESR_pulse_count0[14]                                                                                                                                                     ; 3       ;
; Measure:U2|RESR_pulse_count0[15]                                                                                                                                                     ; 3       ;
; Measure:U2|RESR_pulse_count0[1]                                                                                                                                                      ; 3       ;
; Measure:U2|RESR_pulse_count0[2]                                                                                                                                                      ; 3       ;
; Measure:U2|RESR_pulse_count0[3]                                                                                                                                                      ; 3       ;
; Measure:U2|RESR_pulse_count0[4]                                                                                                                                                      ; 3       ;
; Measure:U2|RESR_pulse_count0[5]                                                                                                                                                      ; 3       ;
; Measure:U2|RESR_pulse_count0[6]                                                                                                                                                      ; 3       ;
; Measure:U2|RESR_pulse_count0[7]                                                                                                                                                      ; 3       ;
; Measure:U2|is_group_measure_start                                                                                                                                                    ; 3       ;
; Signal_Filter_Top:U1|rRGS_signalA                                                                                                                                                    ; 3       ;
; Measure:U2|rData[0]~0                                                                                                                                                                ; 3       ;
; USART_Send:U3|Communicate_Send:U1|Tx_Buffered:U0|rec_complete~0                                                                                                                      ; 3       ;
; USART_Send:U3|Communicate_Send:U1|Tx_Buffered:U0|rTx_Data[5]~10                                                                                                                      ; 3       ;
; USART_Send:U3|Communicate_Send:U1|Tx_Control_Module:U2|Mux3~0                                                                                                                        ; 3       ;
; USART_Send:U3|Communicate_Send:U1|FrequencyGenerator:U1|rCLK_L2H[0]                                                                                                                  ; 3       ;
; USART_Send:U3|Communicate_Send:U1|FrequencyGenerator:U1|Add0~2                                                                                                                       ; 3       ;
; USART_Send:U3|Communicate_Send:U1|Tx_Buffered:U0|frame_send_complete                                                                                                                 ; 3       ;
; Signal_Source:U0|count0[0]                                                                                                                                                           ; 2       ;
; Signal_Source:U0|lpm_divide:Mod5|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[814]~63                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod5|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[814]~62                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod5|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[815]~60                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod5|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[815]~59                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod5|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[816]~37                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod5|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[816]~36                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod5|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[817]~35                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod5|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[817]~34                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod5|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[818]~33                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod5|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[818]~32                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod5|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[819]~31                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod5|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[819]~30                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod5|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[820]~29                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod5|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[820]~28                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod5|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[821]~27                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod5|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[821]~26                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod5|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[822]~25                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod5|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[822]~24                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod5|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[823]~23                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod5|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[823]~22                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod5|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[824]~21                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod5|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[824]~20                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod5|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[825]~19                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod5|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[825]~18                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod5|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[826]~17                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod5|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[826]~16                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod5|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[827]~15                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod5|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[827]~14                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod5|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[828]~13                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod5|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[828]~12                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod5|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[829]~11                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod5|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[829]~10                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod5|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[830]~9                                                     ; 2       ;
; Signal_Source:U0|lpm_divide:Mod5|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[830]~8                                                     ; 2       ;
; Signal_Source:U0|lpm_divide:Mod5|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[831]~7                                                     ; 2       ;
; Signal_Source:U0|lpm_divide:Mod5|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[831]~6                                                     ; 2       ;
; Signal_Source:U0|lpm_divide:Mod5|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[832]~5                                                     ; 2       ;
; Signal_Source:U0|lpm_divide:Mod5|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[832]~4                                                     ; 2       ;
; Signal_Source:U0|lpm_divide:Mod5|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[833]~3                                                     ; 2       ;
; Signal_Source:U0|lpm_divide:Mod5|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[833]~2                                                     ; 2       ;
; Signal_Source:U0|lpm_divide:Mod5|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[834]~1                                                     ; 2       ;
; Signal_Source:U0|lpm_divide:Mod5|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[834]~0                                                     ; 2       ;
; Signal_Source:U0|lpm_divide:Mod1|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[814]~63                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod1|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[814]~62                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod1|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[815]~60                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod1|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[815]~59                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod1|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[816]~37                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod1|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[816]~36                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod1|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[817]~35                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod1|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[817]~34                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod1|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[818]~33                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod1|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[818]~32                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod1|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[819]~31                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod1|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[819]~30                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod1|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[820]~29                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod1|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[820]~28                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod1|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[821]~27                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod1|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[821]~26                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod1|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[822]~25                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod1|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[822]~24                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod1|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[823]~23                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod1|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[823]~22                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod1|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[824]~21                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod1|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[824]~20                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod1|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[825]~19                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod1|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[825]~18                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod1|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[826]~17                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod1|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[826]~16                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod1|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[827]~15                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod1|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[827]~14                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod1|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[828]~13                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod1|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[828]~12                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod1|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[829]~11                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod1|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[829]~10                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod1|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[830]~9                                                     ; 2       ;
; Signal_Source:U0|lpm_divide:Mod1|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[830]~8                                                     ; 2       ;
; Signal_Source:U0|lpm_divide:Mod1|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[831]~7                                                     ; 2       ;
; Signal_Source:U0|lpm_divide:Mod1|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[831]~6                                                     ; 2       ;
; Signal_Source:U0|lpm_divide:Mod1|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[832]~5                                                     ; 2       ;
; Signal_Source:U0|lpm_divide:Mod1|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[832]~4                                                     ; 2       ;
; Signal_Source:U0|lpm_divide:Mod1|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[833]~3                                                     ; 2       ;
; Signal_Source:U0|lpm_divide:Mod1|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[833]~2                                                     ; 2       ;
; Signal_Source:U0|lpm_divide:Mod1|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[834]~1                                                     ; 2       ;
; Signal_Source:U0|lpm_divide:Mod1|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[834]~0                                                     ; 2       ;
; Signal_Source:U0|lpm_divide:Mod4|lpm_divide_7bm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_36f:divider|StageOut[271]~15                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod4|lpm_divide_7bm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_36f:divider|StageOut[271]~14                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod4|lpm_divide_7bm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_36f:divider|StageOut[272]~13                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod4|lpm_divide_7bm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_36f:divider|StageOut[272]~12                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod4|lpm_divide_7bm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_36f:divider|StageOut[273]~11                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod4|lpm_divide_7bm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_36f:divider|StageOut[273]~10                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod4|lpm_divide_7bm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_36f:divider|StageOut[274]~9                                                     ; 2       ;
; Signal_Source:U0|lpm_divide:Mod4|lpm_divide_7bm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_36f:divider|StageOut[274]~8                                                     ; 2       ;
; Signal_Source:U0|lpm_divide:Mod4|lpm_divide_7bm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_36f:divider|StageOut[275]~7                                                     ; 2       ;
; Signal_Source:U0|lpm_divide:Mod4|lpm_divide_7bm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_36f:divider|StageOut[275]~6                                                     ; 2       ;
; Signal_Source:U0|lpm_divide:Mod4|lpm_divide_7bm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_36f:divider|StageOut[276]~5                                                     ; 2       ;
; Signal_Source:U0|lpm_divide:Mod4|lpm_divide_7bm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_36f:divider|StageOut[276]~4                                                     ; 2       ;
; Signal_Source:U0|lpm_divide:Mod4|lpm_divide_7bm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_36f:divider|StageOut[270]~1                                                     ; 2       ;
; Signal_Source:U0|lpm_divide:Mod4|lpm_divide_7bm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_36f:divider|StageOut[270]~0                                                     ; 2       ;
; Signal_Source:U0|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_36f:divider|StageOut[271]~15                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_36f:divider|StageOut[271]~14                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_36f:divider|StageOut[272]~13                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_36f:divider|StageOut[272]~12                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_36f:divider|StageOut[273]~11                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_36f:divider|StageOut[273]~10                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_36f:divider|StageOut[274]~9                                                     ; 2       ;
; Signal_Source:U0|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_36f:divider|StageOut[274]~8                                                     ; 2       ;
; Signal_Source:U0|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_36f:divider|StageOut[275]~7                                                     ; 2       ;
; Signal_Source:U0|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_36f:divider|StageOut[275]~6                                                     ; 2       ;
; Signal_Source:U0|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_36f:divider|StageOut[276]~5                                                     ; 2       ;
; Signal_Source:U0|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_36f:divider|StageOut[276]~4                                                     ; 2       ;
; Signal_Source:U0|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_36f:divider|StageOut[270]~1                                                     ; 2       ;
; Signal_Source:U0|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_36f:divider|StageOut[270]~0                                                     ; 2       ;
; Signal_Source:U0|lpm_divide:Mod7|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[816]~37                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod7|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[816]~36                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod7|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[817]~35                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod7|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[817]~34                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod7|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[818]~33                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod7|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[818]~32                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod7|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[819]~31                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod7|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[819]~30                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod7|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[820]~29                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod7|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[820]~28                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod7|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[821]~27                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod7|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[821]~26                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod7|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[822]~25                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod7|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[822]~24                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod7|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[823]~23                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod7|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[823]~22                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod7|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[824]~21                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod7|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[824]~20                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod7|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[825]~19                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod7|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[825]~18                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod7|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[826]~17                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod7|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[826]~16                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod7|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[827]~15                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod7|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[827]~14                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod7|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[828]~13                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod7|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[828]~12                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod7|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[829]~11                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod7|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[829]~10                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod7|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[830]~9                                                     ; 2       ;
; Signal_Source:U0|lpm_divide:Mod7|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[830]~8                                                     ; 2       ;
; Signal_Source:U0|lpm_divide:Mod7|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[831]~7                                                     ; 2       ;
; Signal_Source:U0|lpm_divide:Mod7|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[831]~6                                                     ; 2       ;
; Signal_Source:U0|lpm_divide:Mod7|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[832]~5                                                     ; 2       ;
; Signal_Source:U0|lpm_divide:Mod7|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[832]~4                                                     ; 2       ;
; Signal_Source:U0|lpm_divide:Mod7|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[833]~3                                                     ; 2       ;
; Signal_Source:U0|lpm_divide:Mod7|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[833]~2                                                     ; 2       ;
; Signal_Source:U0|lpm_divide:Mod7|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[834]~1                                                     ; 2       ;
; Signal_Source:U0|lpm_divide:Mod7|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[834]~0                                                     ; 2       ;
; Signal_Source:U0|lpm_divide:Mod3|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[816]~37                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod3|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[816]~36                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod3|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[817]~35                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod3|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[817]~34                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod3|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[818]~33                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod3|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[818]~32                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod3|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[819]~31                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod3|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[819]~30                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod3|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[820]~29                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod3|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[820]~28                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod3|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[821]~27                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod3|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[821]~26                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod3|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[822]~25                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod3|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[822]~24                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod3|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[823]~23                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod3|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[823]~22                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod3|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[824]~21                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod3|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[824]~20                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod3|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[825]~19                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod3|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[825]~18                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod3|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[826]~17                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod3|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[826]~16                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod3|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[827]~15                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod3|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[827]~14                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod3|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[828]~13                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod3|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[828]~12                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod3|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[829]~11                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod3|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[829]~10                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod3|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[830]~9                                                     ; 2       ;
; Signal_Source:U0|lpm_divide:Mod3|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[830]~8                                                     ; 2       ;
; Signal_Source:U0|lpm_divide:Mod3|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[831]~7                                                     ; 2       ;
; Signal_Source:U0|lpm_divide:Mod3|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[831]~6                                                     ; 2       ;
; Signal_Source:U0|lpm_divide:Mod3|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[832]~5                                                     ; 2       ;
; Signal_Source:U0|lpm_divide:Mod3|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[832]~4                                                     ; 2       ;
; Signal_Source:U0|lpm_divide:Mod3|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[833]~3                                                     ; 2       ;
; Signal_Source:U0|lpm_divide:Mod3|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[833]~2                                                     ; 2       ;
; Signal_Source:U0|lpm_divide:Mod3|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[834]~1                                                     ; 2       ;
; Signal_Source:U0|lpm_divide:Mod3|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[834]~0                                                     ; 2       ;
; Signal_Source:U0|resr_b1[7]                                                                                                                                                          ; 2       ;
; Signal_Source:U0|resr_b1[6]                                                                                                                                                          ; 2       ;
; Signal_Source:U0|resr_b1[4]                                                                                                                                                          ; 2       ;
; Signal_Source:U0|resr_b1[5]                                                                                                                                                          ; 2       ;
; Signal_Source:U0|resr_b1[2]                                                                                                                                                          ; 2       ;
; Signal_Source:U0|resr_b1[3]                                                                                                                                                          ; 2       ;
; Signal_Source:U0|resr_b1[0]                                                                                                                                                          ; 2       ;
; Signal_Source:U0|resr_b1[1]                                                                                                                                                          ; 2       ;
; Signal_Source:U0|resr_b[7]                                                                                                                                                           ; 2       ;
; Signal_Source:U0|resr_b[6]                                                                                                                                                           ; 2       ;
; Signal_Source:U0|resr_b[4]                                                                                                                                                           ; 2       ;
; Signal_Source:U0|resr_b[5]                                                                                                                                                           ; 2       ;
; Signal_Source:U0|resr_b[2]                                                                                                                                                           ; 2       ;
; Signal_Source:U0|resr_b[3]                                                                                                                                                           ; 2       ;
; Signal_Source:U0|resr_b[0]                                                                                                                                                           ; 2       ;
; Signal_Source:U0|resr_b[1]                                                                                                                                                           ; 2       ;
; Signal_Source:U0|lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_r8f:divider|StageOut[424]~21                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_r8f:divider|StageOut[424]~20                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_r8f:divider|StageOut[425]~19                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_r8f:divider|StageOut[425]~18                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_r8f:divider|StageOut[426]~17                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_r8f:divider|StageOut[426]~16                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_r8f:divider|StageOut[427]~15                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_r8f:divider|StageOut[427]~14                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_r8f:divider|StageOut[428]~13                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_r8f:divider|StageOut[428]~12                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_r8f:divider|StageOut[429]~11                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_r8f:divider|StageOut[429]~10                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_r8f:divider|StageOut[430]~9                                                     ; 2       ;
; Signal_Source:U0|lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_r8f:divider|StageOut[430]~8                                                     ; 2       ;
; Signal_Source:U0|lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_r8f:divider|StageOut[431]~7                                                     ; 2       ;
; Signal_Source:U0|lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_r8f:divider|StageOut[431]~6                                                     ; 2       ;
; Signal_Source:U0|lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_r8f:divider|StageOut[422]~3                                                     ; 2       ;
; Signal_Source:U0|lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_r8f:divider|StageOut[422]~2                                                     ; 2       ;
; Signal_Source:U0|lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_r8f:divider|StageOut[423]~1                                                     ; 2       ;
; Signal_Source:U0|lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_r8f:divider|StageOut[423]~0                                                     ; 2       ;
; Signal_Source:U0|lpm_divide:Mod2|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_r8f:divider|StageOut[424]~21                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod2|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_r8f:divider|StageOut[424]~20                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod2|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_r8f:divider|StageOut[425]~19                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod2|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_r8f:divider|StageOut[425]~18                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod2|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_r8f:divider|StageOut[426]~17                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod2|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_r8f:divider|StageOut[426]~16                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod2|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_r8f:divider|StageOut[427]~15                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod2|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_r8f:divider|StageOut[427]~14                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod2|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_r8f:divider|StageOut[428]~13                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod2|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_r8f:divider|StageOut[428]~12                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod2|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_r8f:divider|StageOut[429]~11                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod2|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_r8f:divider|StageOut[429]~10                                                    ; 2       ;
; Signal_Source:U0|lpm_divide:Mod2|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_r8f:divider|StageOut[430]~9                                                     ; 2       ;
; Signal_Source:U0|lpm_divide:Mod2|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_r8f:divider|StageOut[430]~8                                                     ; 2       ;
; Signal_Source:U0|lpm_divide:Mod2|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_r8f:divider|StageOut[431]~7                                                     ; 2       ;
; Signal_Source:U0|lpm_divide:Mod2|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_r8f:divider|StageOut[431]~6                                                     ; 2       ;
; Signal_Source:U0|lpm_divide:Mod2|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_r8f:divider|StageOut[422]~3                                                     ; 2       ;
; Signal_Source:U0|lpm_divide:Mod2|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_r8f:divider|StageOut[422]~2                                                     ; 2       ;
; Signal_Source:U0|lpm_divide:Mod2|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_r8f:divider|StageOut[423]~1                                                     ; 2       ;
; Signal_Source:U0|lpm_divide:Mod2|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_r8f:divider|StageOut[423]~0                                                     ; 2       ;
; Signal_Source:U0|rRESR_signalB                                                                                                                                                       ; 2       ;
; Signal_Source:U0|rRESR_signalA                                                                                                                                                       ; 2       ;
; Signal_Source:U0|rgs_b1[11]                                                                                                                                                          ; 2       ;
; Signal_Source:U0|rgs_b1[12]                                                                                                                                                          ; 2       ;
; Signal_Source:U0|rgs_b1[10]                                                                                                                                                          ; 2       ;
; Signal_Source:U0|rgs_b1[8]                                                                                                                                                           ; 2       ;
; Signal_Source:U0|rgs_b1[9]                                                                                                                                                           ; 2       ;
; Signal_Source:U0|rgs_b1[5]                                                                                                                                                           ; 2       ;
; Signal_Source:U0|rgs_b1[6]                                                                                                                                                           ; 2       ;
; Signal_Source:U0|rgs_b1[7]                                                                                                                                                           ; 2       ;
; Signal_Source:U0|rgs_b1[1]                                                                                                                                                           ; 2       ;
; Signal_Source:U0|rgs_b1[2]                                                                                                                                                           ; 2       ;
; Signal_Source:U0|rgs_b1[3]                                                                                                                                                           ; 2       ;
; Signal_Source:U0|rgs_b1[4]                                                                                                                                                           ; 2       ;
; Signal_Source:U0|rgs_b[11]                                                                                                                                                           ; 2       ;
; Signal_Source:U0|rgs_b[12]                                                                                                                                                           ; 2       ;
; Signal_Source:U0|rgs_b[10]                                                                                                                                                           ; 2       ;
; Signal_Source:U0|rgs_b[8]                                                                                                                                                            ; 2       ;
; Signal_Source:U0|rgs_b[9]                                                                                                                                                            ; 2       ;
; Signal_Source:U0|rgs_b[5]                                                                                                                                                            ; 2       ;
; Signal_Source:U0|rgs_b[6]                                                                                                                                                            ; 2       ;
; Signal_Source:U0|rgs_b[7]                                                                                                                                                            ; 2       ;
; Signal_Source:U0|rgs_b[1]                                                                                                                                                            ; 2       ;
; Signal_Source:U0|rgs_b[2]                                                                                                                                                            ; 2       ;
; Signal_Source:U0|rgs_b[3]                                                                                                                                                            ; 2       ;
; Signal_Source:U0|rgs_b[4]                                                                                                                                                            ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U1|Delay_Filter:U1|state~10                                                                                                                       ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U1|Detect:U0|H2L_F2                                                                                                                               ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U1|Detect:U0|L2H_F2                                                                                                                               ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U0|Delay_Filter:U1|state~10                                                                                                                       ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U0|Detect:U0|H2L_F2                                                                                                                               ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U0|Detect:U0|L2H_F2                                                                                                                               ; 2       ;
; Signal_Source:U0|rRGS_signalB                                                                                                                                                        ; 2       ;
; Signal_Source:U0|rRGS_signalA                                                                                                                                                        ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U1|Delay_Filter:U1|state.01                                                                                                                       ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U1|Delay_Filter:U1|state.10                                                                                                                       ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U0|Delay_Filter:U1|state.01                                                                                                                       ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U0|Delay_Filter:U1|state.10                                                                                                                       ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U4|Delay_Filter:U1|state~10                                                                                                                       ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U4|Detect:U0|H2L_F2                                                                                                                               ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U4|Detect:U0|L2H_F2                                                                                                                               ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U3|Delay_Filter:U1|state~10                                                                                                                       ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U3|Detect:U0|H2L_F2                                                                                                                               ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U3|Detect:U0|L2H_F2                                                                                                                               ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U1|Delay_Filter:U1|rSignal                                                                                                                        ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U0|Delay_Filter:U1|rSignal                                                                                                                        ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U4|Delay_Filter:U1|state.01                                                                                                                       ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U4|Delay_Filter:U1|state.10                                                                                                                       ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U3|Delay_Filter:U1|state.01                                                                                                                       ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U3|Delay_Filter:U1|state.10                                                                                                                       ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U1|Detect:U2|L2H_Sig                                                                                                                              ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U1|Detect:U2|L2H_F1                                                                                                                               ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U0|Detect:U2|L2H_Sig                                                                                                                              ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U0|Detect:U2|L2H_F1                                                                                                                               ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U4|Delay_Filter:U1|rSignal                                                                                                                        ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U3|Delay_Filter:U1|rSignal                                                                                                                        ; 2       ;
; Signal_Source:U0|count_time[0]                                                                                                                                                       ; 2       ;
; Signal_Source:U0|count_time[1]                                                                                                                                                       ; 2       ;
; Signal_Source:U0|count_time[26]                                                                                                                                                      ; 2       ;
; Signal_Source:U0|count_time[27]                                                                                                                                                      ; 2       ;
; Signal_Source:U0|count_time[28]                                                                                                                                                      ; 2       ;
; Signal_Source:U0|count_time[29]                                                                                                                                                      ; 2       ;
; Signal_Source:U0|count_time[30]                                                                                                                                                      ; 2       ;
; Signal_Source:U0|count_time[31]                                                                                                                                                      ; 2       ;
; Signal_Source:U0|Equal0~6                                                                                                                                                            ; 2       ;
; Signal_Source:U0|count_time[7]                                                                                                                                                       ; 2       ;
; Signal_Source:U0|count_time[8]                                                                                                                                                       ; 2       ;
; Signal_Source:U0|count_time[9]                                                                                                                                                       ; 2       ;
; Signal_Source:U0|count_time[10]                                                                                                                                                      ; 2       ;
; Signal_Source:U0|count_time[11]                                                                                                                                                      ; 2       ;
; Signal_Source:U0|Equal0~4                                                                                                                                                            ; 2       ;
; Signal_Source:U0|count_time[12]                                                                                                                                                      ; 2       ;
; Signal_Source:U0|count_time[13]                                                                                                                                                      ; 2       ;
; Signal_Source:U0|count_time[14]                                                                                                                                                      ; 2       ;
; Signal_Source:U0|count_time[15]                                                                                                                                                      ; 2       ;
; Signal_Source:U0|Equal0~2                                                                                                                                                            ; 2       ;
; Signal_Source:U0|count_time[20]                                                                                                                                                      ; 2       ;
; Signal_Source:U0|count_time[21]                                                                                                                                                      ; 2       ;
; Signal_Source:U0|count_time[22]                                                                                                                                                      ; 2       ;
; Signal_Source:U0|count_time[23]                                                                                                                                                      ; 2       ;
; Signal_Filter_Top:U1|Detect:U6|L2H_F1                                                                                                                                                ; 2       ;
; Signal_Filter_Top:U1|Detect:U6|H2L_F1                                                                                                                                                ; 2       ;
; Signal_Filter_Top:U1|Detect:U5|L2H_F1                                                                                                                                                ; 2       ;
; Signal_Filter_Top:U1|Detect:U5|H2L_F1                                                                                                                                                ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U4|Detect:U2|L2H_Sig                                                                                                                              ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U4|Detect:U2|L2H_F1                                                                                                                               ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U3|Detect:U2|L2H_Sig                                                                                                                              ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U3|Detect:U2|L2H_F1                                                                                                                               ; 2       ;
; Measure:U2|RESR_pulse_count0~3                                                                                                                                                       ; 2       ;
; Measure:U2|start_RGS_pulse_count~0                                                                                                                                                   ; 2       ;
; Signal_Filter_Top:U1|Detect:U9|L2H_F1                                                                                                                                                ; 2       ;
; Signal_Filter_Top:U1|Detect:U9|H2L_F1                                                                                                                                                ; 2       ;
; Signal_Filter_Top:U1|Detect:U8|L2H_F1                                                                                                                                                ; 2       ;
; Signal_Filter_Top:U1|Detect:U8|H2L_F1                                                                                                                                                ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U2|Delay_Filter:U1|state~10                                                                                                                       ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U2|Detect:U0|H2L_F2                                                                                                                               ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U2|Detect:U0|L2H_F2                                                                                                                               ; 2       ;
; Measure:U2|RESR_pulse_count2~16                                                                                                                                                      ; 2       ;
; Measure:U2|RESR_pulse_count2~15                                                                                                                                                      ; 2       ;
; Measure:U2|RESR_pulse_count2~14                                                                                                                                                      ; 2       ;
; Measure:U2|RESR_pulse_count2~13                                                                                                                                                      ; 2       ;
; Measure:U2|RESR_pulse_count2~12                                                                                                                                                      ; 2       ;
; Measure:U2|RESR_pulse_count2~11                                                                                                                                                      ; 2       ;
; Measure:U2|RESR_pulse_count2~10                                                                                                                                                      ; 2       ;
; Measure:U2|RESR_pulse_count2~9                                                                                                                                                       ; 2       ;
; Measure:U2|RESR_pulse_count2~8                                                                                                                                                       ; 2       ;
; Measure:U2|RESR_pulse_count2~7                                                                                                                                                       ; 2       ;
; Measure:U2|RESR_pulse_count2~6                                                                                                                                                       ; 2       ;
; Measure:U2|RESR_pulse_count2~5                                                                                                                                                       ; 2       ;
; Measure:U2|RESR_pulse_count2~4                                                                                                                                                       ; 2       ;
; Measure:U2|RESR_pulse_count2~3                                                                                                                                                       ; 2       ;
; Measure:U2|RESR_pulse_count2~2                                                                                                                                                       ; 2       ;
; Measure:U2|RESR_pulse_count2~0                                                                                                                                                       ; 2       ;
; Measure:U2|is_first_RGS_pulse                                                                                                                                                        ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U2|Delay_Filter:U1|state.01                                                                                                                       ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U2|Delay_Filter:U1|state.10                                                                                                                       ; 2       ;
; USART_Send:U3|Communicate_Send:U1|FrequencyGenerator:U1|lpm_divide:Mod1|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[816]~37             ; 2       ;
; USART_Send:U3|Communicate_Send:U1|FrequencyGenerator:U1|lpm_divide:Mod1|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[816]~36             ; 2       ;
; USART_Send:U3|Communicate_Send:U1|FrequencyGenerator:U1|lpm_divide:Mod1|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[817]~35             ; 2       ;
; USART_Send:U3|Communicate_Send:U1|FrequencyGenerator:U1|lpm_divide:Mod1|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[817]~34             ; 2       ;
; USART_Send:U3|Communicate_Send:U1|FrequencyGenerator:U1|lpm_divide:Mod1|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[818]~33             ; 2       ;
; USART_Send:U3|Communicate_Send:U1|FrequencyGenerator:U1|lpm_divide:Mod1|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[818]~32             ; 2       ;
; USART_Send:U3|Communicate_Send:U1|FrequencyGenerator:U1|lpm_divide:Mod1|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[819]~31             ; 2       ;
; USART_Send:U3|Communicate_Send:U1|FrequencyGenerator:U1|lpm_divide:Mod1|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[819]~30             ; 2       ;
; USART_Send:U3|Communicate_Send:U1|FrequencyGenerator:U1|lpm_divide:Mod1|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[820]~29             ; 2       ;
; USART_Send:U3|Communicate_Send:U1|FrequencyGenerator:U1|lpm_divide:Mod1|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[820]~28             ; 2       ;
; USART_Send:U3|Communicate_Send:U1|FrequencyGenerator:U1|lpm_divide:Mod1|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[821]~27             ; 2       ;
; USART_Send:U3|Communicate_Send:U1|FrequencyGenerator:U1|lpm_divide:Mod1|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[821]~26             ; 2       ;
; USART_Send:U3|Communicate_Send:U1|FrequencyGenerator:U1|lpm_divide:Mod1|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[822]~25             ; 2       ;
; USART_Send:U3|Communicate_Send:U1|FrequencyGenerator:U1|lpm_divide:Mod1|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[822]~24             ; 2       ;
; USART_Send:U3|Communicate_Send:U1|FrequencyGenerator:U1|lpm_divide:Mod1|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[823]~23             ; 2       ;
; USART_Send:U3|Communicate_Send:U1|FrequencyGenerator:U1|lpm_divide:Mod1|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[823]~22             ; 2       ;
; USART_Send:U3|Communicate_Send:U1|FrequencyGenerator:U1|lpm_divide:Mod1|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[824]~21             ; 2       ;
; USART_Send:U3|Communicate_Send:U1|FrequencyGenerator:U1|lpm_divide:Mod1|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[824]~20             ; 2       ;
; USART_Send:U3|Communicate_Send:U1|FrequencyGenerator:U1|lpm_divide:Mod1|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[825]~19             ; 2       ;
; USART_Send:U3|Communicate_Send:U1|FrequencyGenerator:U1|lpm_divide:Mod1|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[825]~18             ; 2       ;
; USART_Send:U3|Communicate_Send:U1|FrequencyGenerator:U1|lpm_divide:Mod1|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[826]~17             ; 2       ;
; USART_Send:U3|Communicate_Send:U1|FrequencyGenerator:U1|lpm_divide:Mod1|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[826]~16             ; 2       ;
; USART_Send:U3|Communicate_Send:U1|FrequencyGenerator:U1|lpm_divide:Mod1|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[827]~15             ; 2       ;
; USART_Send:U3|Communicate_Send:U1|FrequencyGenerator:U1|lpm_divide:Mod1|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[827]~14             ; 2       ;
; USART_Send:U3|Communicate_Send:U1|FrequencyGenerator:U1|lpm_divide:Mod1|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[828]~13             ; 2       ;
; USART_Send:U3|Communicate_Send:U1|FrequencyGenerator:U1|lpm_divide:Mod1|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[828]~12             ; 2       ;
; USART_Send:U3|Communicate_Send:U1|FrequencyGenerator:U1|lpm_divide:Mod1|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[829]~11             ; 2       ;
; USART_Send:U3|Communicate_Send:U1|FrequencyGenerator:U1|lpm_divide:Mod1|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[829]~10             ; 2       ;
; USART_Send:U3|Communicate_Send:U1|FrequencyGenerator:U1|lpm_divide:Mod1|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[830]~9              ; 2       ;
; USART_Send:U3|Communicate_Send:U1|FrequencyGenerator:U1|lpm_divide:Mod1|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[830]~8              ; 2       ;
; USART_Send:U3|Communicate_Send:U1|FrequencyGenerator:U1|lpm_divide:Mod1|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[831]~7              ; 2       ;
; USART_Send:U3|Communicate_Send:U1|FrequencyGenerator:U1|lpm_divide:Mod1|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[831]~6              ; 2       ;
; USART_Send:U3|Communicate_Send:U1|FrequencyGenerator:U1|lpm_divide:Mod1|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[832]~5              ; 2       ;
; USART_Send:U3|Communicate_Send:U1|FrequencyGenerator:U1|lpm_divide:Mod1|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[832]~4              ; 2       ;
; USART_Send:U3|Communicate_Send:U1|FrequencyGenerator:U1|lpm_divide:Mod1|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[833]~3              ; 2       ;
; USART_Send:U3|Communicate_Send:U1|FrequencyGenerator:U1|lpm_divide:Mod1|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[833]~2              ; 2       ;
; USART_Send:U3|Communicate_Send:U1|FrequencyGenerator:U1|lpm_divide:Mod1|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[834]~1              ; 2       ;
; USART_Send:U3|Communicate_Send:U1|FrequencyGenerator:U1|lpm_divide:Mod1|lpm_divide_ncm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_39f:divider|StageOut[834]~0              ; 2       ;
; Measure:U2|count[0]                                                                                                                                                                  ; 2       ;
; Measure:U2|num~9                                                                                                                                                                     ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U2|Delay_Filter:U1|rSignal                                                                                                                        ; 2       ;
; USART_Send:U3|Communicate_Send:U1|FrequencyGenerator:U1|lpm_divide:Mod0|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[211]~11             ; 2       ;
; USART_Send:U3|Communicate_Send:U1|FrequencyGenerator:U1|lpm_divide:Mod0|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[211]~10             ; 2       ;
; USART_Send:U3|Communicate_Send:U1|FrequencyGenerator:U1|lpm_divide:Mod0|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[212]~9              ; 2       ;
; USART_Send:U3|Communicate_Send:U1|FrequencyGenerator:U1|lpm_divide:Mod0|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[212]~8              ; 2       ;
; USART_Send:U3|Communicate_Send:U1|FrequencyGenerator:U1|lpm_divide:Mod0|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[213]~7              ; 2       ;
; USART_Send:U3|Communicate_Send:U1|FrequencyGenerator:U1|lpm_divide:Mod0|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[213]~6              ; 2       ;
; USART_Send:U3|Communicate_Send:U1|FrequencyGenerator:U1|lpm_divide:Mod0|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[214]~5              ; 2       ;
; USART_Send:U3|Communicate_Send:U1|FrequencyGenerator:U1|lpm_divide:Mod0|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[214]~4              ; 2       ;
; Measure:U2|Equal0~1                                                                                                                                                                  ; 2       ;
; Measure:U2|num[3]                                                                                                                                                                    ; 2       ;
; Measure:U2|num[4]                                                                                                                                                                    ; 2       ;
; Measure:U2|num[5]                                                                                                                                                                    ; 2       ;
; Measure:U2|num[6]                                                                                                                                                                    ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U2|Detect:U2|L2H_F1                                                                                                                               ; 2       ;
; USART_Send:U3|Communicate_Send:U1|Tx_Buffered:U0|rData~311                                                                                                                           ; 2       ;
; USART_Send:U3|Communicate_Send:U1|Tx_Buffered:U0|rData~309                                                                                                                           ; 2       ;
; USART_Send:U3|Communicate_Send:U1|Tx_Buffered:U0|rData~297                                                                                                                           ; 2       ;
; USART_Send:U3|Communicate_Send:U1|Tx_Buffered:U0|rData~295                                                                                                                           ; 2       ;
; USART_Send:U3|Communicate_Send:U1|Tx_Buffered:U0|rData~293                                                                                                                           ; 2       ;
; USART_Send:U3|Communicate_Send:U1|Tx_Buffered:U0|rData~291                                                                                                                           ; 2       ;
; USART_Send:U3|Communicate_Send:U1|Tx_Buffered:U0|rData~288                                                                                                                           ; 2       ;
; USART_Send:U3|Communicate_Send:U1|Tx_Buffered:U0|rData~286                                                                                                                           ; 2       ;
; USART_Send:U3|Communicate_Send:U1|Tx_Buffered:U0|rData~284                                                                                                                           ; 2       ;
; USART_Send:U3|Communicate_Send:U1|Tx_Buffered:U0|rData~282                                                                                                                           ; 2       ;
; USART_Send:U3|Communicate_Send:U1|Tx_Buffered:U0|LessThan0~1                                                                                                                         ; 2       ;
; USART_Send:U3|Communicate_Send:U1|Tx_Buffered:U0|LessThan0~0                                                                                                                         ; 2       ;
; Signal_Filter_Top:U1|Detect:U7|L2H_F1                                                                                                                                                ; 2       ;
; USART_Send:U3|Communicate_Send:U1|Tx_Buffered:U0|rTx_Data[5]~14                                                                                                                      ; 2       ;
; USART_Send:U3|Communicate_Send:U1|Tx_Buffered:U0|rTx_Data[5]~13                                                                                                                      ; 2       ;
; USART_Send:U3|Communicate_Send:U1|Tx_Buffered:U0|rTx_Data[5]~11                                                                                                                      ; 2       ;
; USART_Send:U3|Communicate_Send:U1|FrequencyGenerator:U1|rCLK_L2H[1]                                                                                                                  ; 2       ;
; Signal_Source:U0|count0[31]                                                                                                                                                          ; 2       ;
; Signal_Source:U0|count0[30]                                                                                                                                                          ; 2       ;
; Signal_Source:U0|count0[29]                                                                                                                                                          ; 2       ;
; Signal_Source:U0|count0[28]                                                                                                                                                          ; 2       ;
; Signal_Source:U0|count0[27]                                                                                                                                                          ; 2       ;
; Signal_Source:U0|count0[26]                                                                                                                                                          ; 2       ;
; Signal_Source:U0|count0[25]                                                                                                                                                          ; 2       ;
; Signal_Source:U0|count0[24]                                                                                                                                                          ; 2       ;
; Signal_Source:U0|count0[23]                                                                                                                                                          ; 2       ;
; Signal_Source:U0|count0[22]                                                                                                                                                          ; 2       ;
; Signal_Source:U0|count0[21]                                                                                                                                                          ; 2       ;
; Signal_Source:U0|count0[20]                                                                                                                                                          ; 2       ;
; Signal_Source:U0|count0[19]                                                                                                                                                          ; 2       ;
; Signal_Source:U0|count0[18]                                                                                                                                                          ; 2       ;
; Signal_Source:U0|count0[17]                                                                                                                                                          ; 2       ;
; Signal_Source:U0|count0[16]                                                                                                                                                          ; 2       ;
; Signal_Source:U0|count0[15]                                                                                                                                                          ; 2       ;
; Signal_Source:U0|count0[14]                                                                                                                                                          ; 2       ;
; Signal_Source:U0|count0[5]                                                                                                                                                           ; 2       ;
; Signal_Source:U0|count0[4]                                                                                                                                                           ; 2       ;
; Signal_Source:U0|count0[3]                                                                                                                                                           ; 2       ;
; Signal_Source:U0|count0[2]                                                                                                                                                           ; 2       ;
; Signal_Source:U0|count0[1]                                                                                                                                                           ; 2       ;
; Signal_Source:U0|count0[13]                                                                                                                                                          ; 2       ;
; Signal_Source:U0|count0[12]                                                                                                                                                          ; 2       ;
; Signal_Source:U0|count0[11]                                                                                                                                                          ; 2       ;
; Signal_Source:U0|count0[10]                                                                                                                                                          ; 2       ;
; Signal_Source:U0|count0[9]                                                                                                                                                           ; 2       ;
; Signal_Source:U0|count0[8]                                                                                                                                                           ; 2       ;
; Signal_Source:U0|count0[7]                                                                                                                                                           ; 2       ;
; Signal_Source:U0|count0[6]                                                                                                                                                           ; 2       ;
; Signal_Source:U0|Add7~16                                                                                                                                                             ; 2       ;
; Signal_Source:U0|Add7~14                                                                                                                                                             ; 2       ;
; Signal_Source:U0|Add7~12                                                                                                                                                             ; 2       ;
; Signal_Source:U0|Add7~10                                                                                                                                                             ; 2       ;
; Signal_Source:U0|Add7~8                                                                                                                                                              ; 2       ;
; Signal_Source:U0|Add7~6                                                                                                                                                              ; 2       ;
; Signal_Source:U0|Add7~4                                                                                                                                                              ; 2       ;
; Signal_Source:U0|Add7~2                                                                                                                                                              ; 2       ;
; Signal_Source:U0|Add7~0                                                                                                                                                              ; 2       ;
; Signal_Source:U0|Add8~2                                                                                                                                                              ; 2       ;
; Signal_Source:U0|Add8~0                                                                                                                                                              ; 2       ;
; Signal_Source:U0|Add1~16                                                                                                                                                             ; 2       ;
; Signal_Source:U0|Add1~14                                                                                                                                                             ; 2       ;
; Signal_Source:U0|Add1~12                                                                                                                                                             ; 2       ;
; Signal_Source:U0|Add1~10                                                                                                                                                             ; 2       ;
; Signal_Source:U0|Add1~8                                                                                                                                                              ; 2       ;
; Signal_Source:U0|Add1~6                                                                                                                                                              ; 2       ;
; Signal_Source:U0|Add1~4                                                                                                                                                              ; 2       ;
; Signal_Source:U0|Add1~2                                                                                                                                                              ; 2       ;
; Signal_Source:U0|Add1~0                                                                                                                                                              ; 2       ;
; Signal_Source:U0|Add2~2                                                                                                                                                              ; 2       ;
; Signal_Source:U0|Add2~0                                                                                                                                                              ; 2       ;
; Signal_Source:U0|count1[31]                                                                                                                                                          ; 2       ;
; Signal_Source:U0|count1[30]                                                                                                                                                          ; 2       ;
; Signal_Source:U0|count1[29]                                                                                                                                                          ; 2       ;
; Signal_Source:U0|count1[28]                                                                                                                                                          ; 2       ;
; Signal_Source:U0|count1[27]                                                                                                                                                          ; 2       ;
; Signal_Source:U0|count1[26]                                                                                                                                                          ; 2       ;
; Signal_Source:U0|count1[25]                                                                                                                                                          ; 2       ;
; Signal_Source:U0|count1[24]                                                                                                                                                          ; 2       ;
; Signal_Source:U0|count1[23]                                                                                                                                                          ; 2       ;
; Signal_Source:U0|count1[22]                                                                                                                                                          ; 2       ;
; Signal_Source:U0|count1[21]                                                                                                                                                          ; 2       ;
; Signal_Source:U0|count1[20]                                                                                                                                                          ; 2       ;
; Signal_Source:U0|count1[19]                                                                                                                                                          ; 2       ;
; Signal_Source:U0|count1[18]                                                                                                                                                          ; 2       ;
; Signal_Source:U0|count1[17]                                                                                                                                                          ; 2       ;
; Signal_Source:U0|count1[16]                                                                                                                                                          ; 2       ;
; Signal_Source:U0|count1[15]                                                                                                                                                          ; 2       ;
; Signal_Source:U0|count1[14]                                                                                                                                                          ; 2       ;
; Signal_Source:U0|count1[13]                                                                                                                                                          ; 2       ;
; Signal_Source:U0|count1[12]                                                                                                                                                          ; 2       ;
; Signal_Source:U0|count1[11]                                                                                                                                                          ; 2       ;
; Signal_Source:U0|count1[10]                                                                                                                                                          ; 2       ;
; Signal_Source:U0|count1[9]                                                                                                                                                           ; 2       ;
; Signal_Source:U0|count1[8]                                                                                                                                                           ; 2       ;
; Signal_Source:U0|count1[7]                                                                                                                                                           ; 2       ;
; Signal_Source:U0|count1[6]                                                                                                                                                           ; 2       ;
; Signal_Source:U0|count1[5]                                                                                                                                                           ; 2       ;
; Signal_Source:U0|count1[4]                                                                                                                                                           ; 2       ;
; Signal_Source:U0|count1[3]                                                                                                                                                           ; 2       ;
; Signal_Source:U0|count1[2]                                                                                                                                                           ; 2       ;
; Signal_Source:U0|count1[1]                                                                                                                                                           ; 2       ;
; Signal_Source:U0|Add9~26                                                                                                                                                             ; 2       ;
; Signal_Source:U0|Add9~24                                                                                                                                                             ; 2       ;
; Signal_Source:U0|Add9~22                                                                                                                                                             ; 2       ;
; Signal_Source:U0|Add9~20                                                                                                                                                             ; 2       ;
; Signal_Source:U0|Add9~18                                                                                                                                                             ; 2       ;
; Signal_Source:U0|Add9~16                                                                                                                                                             ; 2       ;
; Signal_Source:U0|Add9~14                                                                                                                                                             ; 2       ;
; Signal_Source:U0|Add9~12                                                                                                                                                             ; 2       ;
; Signal_Source:U0|Add9~10                                                                                                                                                             ; 2       ;
; Signal_Source:U0|Add9~8                                                                                                                                                              ; 2       ;
; Signal_Source:U0|Add9~6                                                                                                                                                              ; 2       ;
; Signal_Source:U0|Add3~26                                                                                                                                                             ; 2       ;
; Signal_Source:U0|Add3~24                                                                                                                                                             ; 2       ;
; Signal_Source:U0|Add3~22                                                                                                                                                             ; 2       ;
; Signal_Source:U0|Add3~20                                                                                                                                                             ; 2       ;
; Signal_Source:U0|Add3~18                                                                                                                                                             ; 2       ;
; Signal_Source:U0|Add3~16                                                                                                                                                             ; 2       ;
; Signal_Source:U0|Add3~14                                                                                                                                                             ; 2       ;
; Signal_Source:U0|Add3~12                                                                                                                                                             ; 2       ;
; Signal_Source:U0|Add3~10                                                                                                                                                             ; 2       ;
; Signal_Source:U0|Add3~8                                                                                                                                                              ; 2       ;
; Signal_Source:U0|Add3~6                                                                                                                                                              ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U1|Delay_Filter:U1|count_CLK[31]                                                                                                                  ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U1|Delay_Filter:U1|count_CLK[30]                                                                                                                  ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U1|Delay_Filter:U1|count_CLK[29]                                                                                                                  ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U1|Delay_Filter:U1|count_CLK[28]                                                                                                                  ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U1|Delay_Filter:U1|count_CLK[27]                                                                                                                  ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U1|Delay_Filter:U1|count_CLK[26]                                                                                                                  ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U1|Delay_Filter:U1|count_CLK[25]                                                                                                                  ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U1|Delay_Filter:U1|count_CLK[24]                                                                                                                  ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U1|Delay_Filter:U1|count_CLK[17]                                                                                                                  ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U1|Delay_Filter:U1|count_CLK[16]                                                                                                                  ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U1|Delay_Filter:U1|count_CLK[23]                                                                                                                  ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U1|Delay_Filter:U1|count_CLK[22]                                                                                                                  ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U1|Delay_Filter:U1|count_CLK[21]                                                                                                                  ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U1|Delay_Filter:U1|count_CLK[20]                                                                                                                  ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U1|Delay_Filter:U1|count_CLK[19]                                                                                                                  ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U1|Delay_Filter:U1|count_CLK[18]                                                                                                                  ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U1|Delay_Filter:U1|count_CLK[15]                                                                                                                  ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U1|Delay_Filter:U1|count_CLK[14]                                                                                                                  ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U1|Delay_Filter:U1|count_CLK[13]                                                                                                                  ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U1|Delay_Filter:U1|count_CLK[12]                                                                                                                  ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U1|Delay_Filter:U1|count_CLK[11]                                                                                                                  ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U1|Delay_Filter:U1|count_CLK[10]                                                                                                                  ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U1|Delay_Filter:U1|count_CLK[9]                                                                                                                   ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U1|Delay_Filter:U1|count_CLK[8]                                                                                                                   ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U1|Delay_Filter:U1|count_CLK[7]                                                                                                                   ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U1|Delay_Filter:U1|count_CLK[6]                                                                                                                   ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U1|Delay_Filter:U1|count_CLK[5]                                                                                                                   ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U1|Delay_Filter:U1|count_CLK[4]                                                                                                                   ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U1|Delay_Filter:U1|count_CLK[3]                                                                                                                   ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U1|Delay_Filter:U1|count_CLK[2]                                                                                                                   ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U1|Delay_Filter:U1|count_CLK[1]                                                                                                                   ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U1|Delay_Filter:U1|count_CLK[0]                                                                                                                   ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U0|Delay_Filter:U1|count_CLK[31]                                                                                                                  ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U0|Delay_Filter:U1|count_CLK[30]                                                                                                                  ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U0|Delay_Filter:U1|count_CLK[29]                                                                                                                  ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U0|Delay_Filter:U1|count_CLK[28]                                                                                                                  ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U0|Delay_Filter:U1|count_CLK[27]                                                                                                                  ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U0|Delay_Filter:U1|count_CLK[26]                                                                                                                  ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U0|Delay_Filter:U1|count_CLK[25]                                                                                                                  ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U0|Delay_Filter:U1|count_CLK[24]                                                                                                                  ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U0|Delay_Filter:U1|count_CLK[23]                                                                                                                  ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U0|Delay_Filter:U1|count_CLK[22]                                                                                                                  ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U0|Delay_Filter:U1|count_CLK[21]                                                                                                                  ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U0|Delay_Filter:U1|count_CLK[20]                                                                                                                  ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U0|Delay_Filter:U1|count_CLK[19]                                                                                                                  ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U0|Delay_Filter:U1|count_CLK[18]                                                                                                                  ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U0|Delay_Filter:U1|count_CLK[17]                                                                                                                  ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U0|Delay_Filter:U1|count_CLK[16]                                                                                                                  ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U0|Delay_Filter:U1|count_CLK[15]                                                                                                                  ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U0|Delay_Filter:U1|count_CLK[14]                                                                                                                  ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U0|Delay_Filter:U1|count_CLK[13]                                                                                                                  ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U0|Delay_Filter:U1|count_CLK[12]                                                                                                                  ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U0|Delay_Filter:U1|count_CLK[11]                                                                                                                  ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U0|Delay_Filter:U1|count_CLK[10]                                                                                                                  ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U0|Delay_Filter:U1|count_CLK[9]                                                                                                                   ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U0|Delay_Filter:U1|count_CLK[8]                                                                                                                   ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U0|Delay_Filter:U1|count_CLK[7]                                                                                                                   ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U0|Delay_Filter:U1|count_CLK[6]                                                                                                                   ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U0|Delay_Filter:U1|count_CLK[5]                                                                                                                   ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U0|Delay_Filter:U1|count_CLK[4]                                                                                                                   ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U0|Delay_Filter:U1|count_CLK[3]                                                                                                                   ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U0|Delay_Filter:U1|count_CLK[2]                                                                                                                   ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U0|Delay_Filter:U1|count_CLK[1]                                                                                                                   ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U0|Delay_Filter:U1|count_CLK[0]                                                                                                                   ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U4|Delay_Filter:U1|count_CLK[31]                                                                                                                  ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U4|Delay_Filter:U1|count_CLK[30]                                                                                                                  ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U4|Delay_Filter:U1|count_CLK[29]                                                                                                                  ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U4|Delay_Filter:U1|count_CLK[28]                                                                                                                  ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U4|Delay_Filter:U1|count_CLK[27]                                                                                                                  ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U4|Delay_Filter:U1|count_CLK[26]                                                                                                                  ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U4|Delay_Filter:U1|count_CLK[25]                                                                                                                  ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U4|Delay_Filter:U1|count_CLK[24]                                                                                                                  ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U4|Delay_Filter:U1|count_CLK[21]                                                                                                                  ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U4|Delay_Filter:U1|count_CLK[20]                                                                                                                  ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U4|Delay_Filter:U1|count_CLK[23]                                                                                                                  ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U4|Delay_Filter:U1|count_CLK[22]                                                                                                                  ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U4|Delay_Filter:U1|count_CLK[19]                                                                                                                  ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U4|Delay_Filter:U1|count_CLK[18]                                                                                                                  ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U4|Delay_Filter:U1|count_CLK[17]                                                                                                                  ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U4|Delay_Filter:U1|count_CLK[16]                                                                                                                  ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U4|Delay_Filter:U1|count_CLK[15]                                                                                                                  ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U4|Delay_Filter:U1|count_CLK[14]                                                                                                                  ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U4|Delay_Filter:U1|count_CLK[13]                                                                                                                  ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U4|Delay_Filter:U1|count_CLK[12]                                                                                                                  ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U4|Delay_Filter:U1|count_CLK[11]                                                                                                                  ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U4|Delay_Filter:U1|count_CLK[10]                                                                                                                  ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U4|Delay_Filter:U1|count_CLK[9]                                                                                                                   ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U4|Delay_Filter:U1|count_CLK[8]                                                                                                                   ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U4|Delay_Filter:U1|count_CLK[7]                                                                                                                   ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U4|Delay_Filter:U1|count_CLK[6]                                                                                                                   ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U4|Delay_Filter:U1|count_CLK[5]                                                                                                                   ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U4|Delay_Filter:U1|count_CLK[4]                                                                                                                   ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U4|Delay_Filter:U1|count_CLK[3]                                                                                                                   ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U4|Delay_Filter:U1|count_CLK[2]                                                                                                                   ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U4|Delay_Filter:U1|count_CLK[1]                                                                                                                   ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U4|Delay_Filter:U1|count_CLK[0]                                                                                                                   ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U3|Delay_Filter:U1|count_CLK[31]                                                                                                                  ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U3|Delay_Filter:U1|count_CLK[30]                                                                                                                  ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U3|Delay_Filter:U1|count_CLK[29]                                                                                                                  ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U3|Delay_Filter:U1|count_CLK[28]                                                                                                                  ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U3|Delay_Filter:U1|count_CLK[27]                                                                                                                  ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U3|Delay_Filter:U1|count_CLK[26]                                                                                                                  ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U3|Delay_Filter:U1|count_CLK[25]                                                                                                                  ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U3|Delay_Filter:U1|count_CLK[24]                                                                                                                  ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U3|Delay_Filter:U1|count_CLK[23]                                                                                                                  ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U3|Delay_Filter:U1|count_CLK[22]                                                                                                                  ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U3|Delay_Filter:U1|count_CLK[21]                                                                                                                  ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U3|Delay_Filter:U1|count_CLK[20]                                                                                                                  ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U3|Delay_Filter:U1|count_CLK[19]                                                                                                                  ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U3|Delay_Filter:U1|count_CLK[18]                                                                                                                  ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U3|Delay_Filter:U1|count_CLK[17]                                                                                                                  ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U3|Delay_Filter:U1|count_CLK[16]                                                                                                                  ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U3|Delay_Filter:U1|count_CLK[15]                                                                                                                  ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U3|Delay_Filter:U1|count_CLK[14]                                                                                                                  ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U3|Delay_Filter:U1|count_CLK[13]                                                                                                                  ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U3|Delay_Filter:U1|count_CLK[12]                                                                                                                  ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U3|Delay_Filter:U1|count_CLK[11]                                                                                                                  ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U3|Delay_Filter:U1|count_CLK[10]                                                                                                                  ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U3|Delay_Filter:U1|count_CLK[9]                                                                                                                   ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U3|Delay_Filter:U1|count_CLK[8]                                                                                                                   ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U3|Delay_Filter:U1|count_CLK[7]                                                                                                                   ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U3|Delay_Filter:U1|count_CLK[6]                                                                                                                   ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U3|Delay_Filter:U1|count_CLK[5]                                                                                                                   ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U3|Delay_Filter:U1|count_CLK[4]                                                                                                                   ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U3|Delay_Filter:U1|count_CLK[3]                                                                                                                   ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U3|Delay_Filter:U1|count_CLK[2]                                                                                                                   ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U3|Delay_Filter:U1|count_CLK[1]                                                                                                                   ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U3|Delay_Filter:U1|count_CLK[0]                                                                                                                   ; 2       ;
; Measure:U2|group_count[15]                                                                                                                                                           ; 2       ;
; Measure:U2|group_count[14]                                                                                                                                                           ; 2       ;
; Measure:U2|group_count[13]                                                                                                                                                           ; 2       ;
; Measure:U2|group_count[12]                                                                                                                                                           ; 2       ;
; Measure:U2|group_count[11]                                                                                                                                                           ; 2       ;
; Measure:U2|group_count[10]                                                                                                                                                           ; 2       ;
; Measure:U2|group_count[3]                                                                                                                                                            ; 2       ;
; Measure:U2|group_count[2]                                                                                                                                                            ; 2       ;
; Measure:U2|group_count[1]                                                                                                                                                            ; 2       ;
; Measure:U2|group_count[4]                                                                                                                                                            ; 2       ;
; Measure:U2|group_count[5]                                                                                                                                                            ; 2       ;
; Measure:U2|group_count[9]                                                                                                                                                            ; 2       ;
; Measure:U2|group_count[8]                                                                                                                                                            ; 2       ;
; Measure:U2|group_count[7]                                                                                                                                                            ; 2       ;
; Measure:U2|group_count[6]                                                                                                                                                            ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U2|Delay_Filter:U1|count_CLK[31]                                                                                                                  ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U2|Delay_Filter:U1|count_CLK[30]                                                                                                                  ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U2|Delay_Filter:U1|count_CLK[29]                                                                                                                  ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U2|Delay_Filter:U1|count_CLK[28]                                                                                                                  ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U2|Delay_Filter:U1|count_CLK[27]                                                                                                                  ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U2|Delay_Filter:U1|count_CLK[26]                                                                                                                  ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U2|Delay_Filter:U1|count_CLK[25]                                                                                                                  ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U2|Delay_Filter:U1|count_CLK[24]                                                                                                                  ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U2|Delay_Filter:U1|count_CLK[19]                                                                                                                  ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U2|Delay_Filter:U1|count_CLK[18]                                                                                                                  ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U2|Delay_Filter:U1|count_CLK[23]                                                                                                                  ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U2|Delay_Filter:U1|count_CLK[22]                                                                                                                  ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U2|Delay_Filter:U1|count_CLK[21]                                                                                                                  ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U2|Delay_Filter:U1|count_CLK[20]                                                                                                                  ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U2|Delay_Filter:U1|count_CLK[17]                                                                                                                  ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U2|Delay_Filter:U1|count_CLK[16]                                                                                                                  ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U2|Delay_Filter:U1|count_CLK[15]                                                                                                                  ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U2|Delay_Filter:U1|count_CLK[14]                                                                                                                  ; 2       ;
; Signal_Filter_Top:U1|Signal_Filter:U2|Delay_Filter:U1|count_CLK[13]                                                                                                                  ; 2       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------+
; Interconnect Usage Summary                          ;
+----------------------------+------------------------+
; Interconnect Resource Type ; Usage                  ;
+----------------------------+------------------------+
; Block interconnects        ; 2,522 / 32,401 ( 8 % ) ;
; C16 interconnects          ; 4 / 1,326 ( < 1 % )    ;
; C4 interconnects           ; 866 / 21,816 ( 4 % )   ;
; Direct links               ; 723 / 32,401 ( 2 % )   ;
; Global clocks              ; 2 / 10 ( 20 % )        ;
; Local interconnects        ; 953 / 10,320 ( 9 % )   ;
; R24 interconnects          ; 12 / 1,289 ( < 1 % )   ;
; R4 interconnects           ; 1,353 / 28,186 ( 5 % ) ;
+----------------------------+------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.73) ; Number of LABs  (Total = 183) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 22                            ;
; 2                                           ; 1                             ;
; 3                                           ; 7                             ;
; 4                                           ; 1                             ;
; 5                                           ; 5                             ;
; 6                                           ; 0                             ;
; 7                                           ; 1                             ;
; 8                                           ; 5                             ;
; 9                                           ; 0                             ;
; 10                                          ; 4                             ;
; 11                                          ; 1                             ;
; 12                                          ; 4                             ;
; 13                                          ; 0                             ;
; 14                                          ; 1                             ;
; 15                                          ; 1                             ;
; 16                                          ; 130                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.48) ; Number of LABs  (Total = 183) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 89                            ;
; 1 Clock                            ; 112                           ;
; 1 Clock enable                     ; 33                            ;
; 1 Sync. clear                      ; 23                            ;
; 1 Sync. load                       ; 2                             ;
; 2 Clock enables                    ; 12                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 16.23) ; Number of LABs  (Total = 183) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 14                            ;
; 2                                            ; 8                             ;
; 3                                            ; 6                             ;
; 4                                            ; 2                             ;
; 5                                            ; 5                             ;
; 6                                            ; 11                            ;
; 7                                            ; 1                             ;
; 8                                            ; 5                             ;
; 9                                            ; 0                             ;
; 10                                           ; 2                             ;
; 11                                           ; 1                             ;
; 12                                           ; 2                             ;
; 13                                           ; 0                             ;
; 14                                           ; 1                             ;
; 15                                           ; 12                            ;
; 16                                           ; 15                            ;
; 17                                           ; 14                            ;
; 18                                           ; 4                             ;
; 19                                           ; 12                            ;
; 20                                           ; 6                             ;
; 21                                           ; 12                            ;
; 22                                           ; 6                             ;
; 23                                           ; 5                             ;
; 24                                           ; 5                             ;
; 25                                           ; 5                             ;
; 26                                           ; 2                             ;
; 27                                           ; 2                             ;
; 28                                           ; 1                             ;
; 29                                           ; 3                             ;
; 30                                           ; 2                             ;
; 31                                           ; 3                             ;
; 32                                           ; 16                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.31) ; Number of LABs  (Total = 183) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 5                             ;
; 1                                               ; 38                            ;
; 2                                               ; 5                             ;
; 3                                               ; 5                             ;
; 4                                               ; 2                             ;
; 5                                               ; 2                             ;
; 6                                               ; 3                             ;
; 7                                               ; 3                             ;
; 8                                               ; 7                             ;
; 9                                               ; 2                             ;
; 10                                              ; 11                            ;
; 11                                              ; 15                            ;
; 12                                              ; 16                            ;
; 13                                              ; 11                            ;
; 14                                              ; 11                            ;
; 15                                              ; 10                            ;
; 16                                              ; 35                            ;
; 17                                              ; 1                             ;
; 18                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 14.43) ; Number of LABs  (Total = 183) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 0                             ;
; 3                                            ; 14                            ;
; 4                                            ; 24                            ;
; 5                                            ; 2                             ;
; 6                                            ; 1                             ;
; 7                                            ; 4                             ;
; 8                                            ; 14                            ;
; 9                                            ; 2                             ;
; 10                                           ; 4                             ;
; 11                                           ; 12                            ;
; 12                                           ; 3                             ;
; 13                                           ; 4                             ;
; 14                                           ; 6                             ;
; 15                                           ; 6                             ;
; 16                                           ; 12                            ;
; 17                                           ; 9                             ;
; 18                                           ; 5                             ;
; 19                                           ; 3                             ;
; 20                                           ; 9                             ;
; 21                                           ; 8                             ;
; 22                                           ; 5                             ;
; 23                                           ; 0                             ;
; 24                                           ; 6                             ;
; 25                                           ; 8                             ;
; 26                                           ; 6                             ;
; 27                                           ; 4                             ;
; 28                                           ; 2                             ;
; 29                                           ; 3                             ;
; 30                                           ; 2                             ;
; 31                                           ; 1                             ;
; 32                                           ; 0                             ;
; 33                                           ; 2                             ;
; 34                                           ; 0                             ;
; 35                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 13        ; 0            ; 13        ; 0            ; 0            ; 13        ; 13        ; 0            ; 13        ; 13        ; 0            ; 10           ; 0            ; 0            ; 3            ; 0            ; 10           ; 3            ; 0            ; 0            ; 0            ; 10           ; 0            ; 0            ; 0            ; 0            ; 0            ; 13        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 13           ; 0         ; 13           ; 13           ; 0         ; 0         ; 13           ; 0         ; 0         ; 13           ; 3            ; 13           ; 13           ; 10           ; 13           ; 3            ; 10           ; 13           ; 13           ; 13           ; 3            ; 13           ; 13           ; 13           ; 13           ; 13           ; 0         ; 13           ; 13           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; USART_TX_Pin       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; USART_RX_Pin       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[7]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[8]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLOCK_50M          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RST_n              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+----------------------------------------------------------------------------------+
; Fitter Device Options                                                            ;
+------------------------------------------------------------------+---------------+
; Option                                                           ; Setting       ;
+------------------------------------------------------------------+---------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off           ;
; Enable device-wide reset (DEV_CLRn)                              ; Off           ;
; Enable device-wide output enable (DEV_OE)                        ; Off           ;
; Enable INIT_DONE output                                          ; Off           ;
; Configuration scheme                                             ; Active Serial ;
; Error detection CRC                                              ; Off           ;
; Enable open drain on CRC_ERROR pin                               ; Off           ;
; Enable input tri-state on active configuration pins in user mode ; Off           ;
; Configuration Voltage Level                                      ; Auto          ;
; Force Configuration Voltage Level                                ; Off           ;
; nCEO                                                             ; Unreserved    ;
; Data[0]                                                          ; Unreserved    ;
; Data[1]/ASDO                                                     ; Unreserved    ;
; Data[7..2]                                                       ; Unreserved    ;
; FLASH_nCE/nCSO                                                   ; Unreserved    ;
; Other Active Parallel pins                                       ; Unreserved    ;
; DCLK                                                             ; Unreserved    ;
; Base pin-out file on sameframe device                            ; Off           ;
+------------------------------------------------------------------+---------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Full Version
    Info: Processing started: Sun Jan 03 15:36:19 2016
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off Ball_Screw -c Ball_Screw
Info: Parallel compilation is enabled and will use 2 of the 2 processors detected
Info: Selected device EP4CE6F17C8 for design "Ball_Screw"
Info: High junction temperature operating condition is not set. Assuming a default value of '85'.
Info: Low junction temperature operating condition is not set. Assuming a default value of '0'.
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP4CE10F17C8 is compatible
    Info: Device EP4CE15F17C8 is compatible
    Info: Device EP4CE22F17C8 is compatible
Info: DATA[0] dual-purpose pin not reserved
Warning: Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info: Timing-driven compilation is using the TimeQuest Timing Analyzer
Critical Warning: Synopsys Design Constraints File file not found: 'Ball_Screw.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design
Info: No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info: The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info: Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info: Automatically promoted node CLOCK_50M~input (placed in PIN E1 (CLK1, DIFFCLK_0n))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info: Automatically promoted node RST_n~input (placed in PIN E15 (CLK4, DIFFCLK_2p))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node USART_Send:U3|Communicate_Send:U1|Tx_Buffered:U0|rData~281
        Info: Destination node USART_Send:U3|Communicate_Send:U1|Tx_Buffered:U0|rData~290
        Info: Destination node Measure:U2|rData[0]~1
        Info: Destination node Measure:U2|RGS_pulse_count[14]~16
        Info: Destination node Measure:U2|RGS_pulse_count[14]~49
        Info: Destination node Measure:U2|RESR_pulse_count2~0
        Info: Destination node Measure:U2|RESR_pulse_count1[15]~0
        Info: Destination node Measure:U2|RESR_pulse_count2[12]~1
        Info: Destination node Measure:U2|RESR_pulse_count2~2
        Info: Destination node Measure:U2|RESR_pulse_count2~3
        Info: Non-global destination nodes limited to 10 nodes
Info: Starting register packing
Info: Finished register packing
    Extra Info: No registers were packed into other blocks
Warning: Ignored locations or region assignments to the following nodes
    Warning: Node "DISP0_SEG[0]" is assigned to location or region, but does not exist in design
    Warning: Node "DISP0_SEG[1]" is assigned to location or region, but does not exist in design
    Warning: Node "DISP0_SEG[2]" is assigned to location or region, but does not exist in design
    Warning: Node "DISP0_SEG[3]" is assigned to location or region, but does not exist in design
    Warning: Node "DISP0_SEG[4]" is assigned to location or region, but does not exist in design
    Warning: Node "DISP0_SEG[5]" is assigned to location or region, but does not exist in design
    Warning: Node "DISP0_SEG[6]" is assigned to location or region, but does not exist in design
    Warning: Node "DISP0_SEG[7]" is assigned to location or region, but does not exist in design
    Warning: Node "DISP1_SEG[0]" is assigned to location or region, but does not exist in design
    Warning: Node "DISP1_SEG[1]" is assigned to location or region, but does not exist in design
    Warning: Node "DISP1_SEG[2]" is assigned to location or region, but does not exist in design
    Warning: Node "DISP1_SEG[3]" is assigned to location or region, but does not exist in design
    Warning: Node "DISP1_SEG[4]" is assigned to location or region, but does not exist in design
    Warning: Node "DISP1_SEG[5]" is assigned to location or region, but does not exist in design
    Warning: Node "DISP1_SEG[6]" is assigned to location or region, but does not exist in design
    Warning: Node "DISP1_SEG[7]" is assigned to location or region, but does not exist in design
    Warning: Node "DISP_SEL[0]" is assigned to location or region, but does not exist in design
    Warning: Node "DISP_SEL[1]" is assigned to location or region, but does not exist in design
    Warning: Node "DISP_SEL[2]" is assigned to location or region, but does not exist in design
    Warning: Node "DISP_SEL[3]" is assigned to location or region, but does not exist in design
    Warning: Node "DISP_SEL[4]" is assigned to location or region, but does not exist in design
    Warning: Node "DISP_SEL[5]" is assigned to location or region, but does not exist in design
    Warning: Node "DISP_SEL[6]" is assigned to location or region, but does not exist in design
    Warning: Node "DISP_SEL[7]" is assigned to location or region, but does not exist in design
    Warning: Node "KEY[0]" is assigned to location or region, but does not exist in design
    Warning: Node "KEY[1]" is assigned to location or region, but does not exist in design
    Warning: Node "KEY[2]" is assigned to location or region, but does not exist in design
    Warning: Node "KEY[3]" is assigned to location or region, but does not exist in design
    Warning: Node "LAB_TCK" is assigned to location or region, but does not exist in design
    Warning: Node "LAB_TDI" is assigned to location or region, but does not exist in design
    Warning: Node "LAB_TDO" is assigned to location or region, but does not exist in design
    Warning: Node "LAB_TMS" is assigned to location or region, but does not exist in design
    Warning: Node "LCD_DATA[0]" is assigned to location or region, but does not exist in design
    Warning: Node "LCD_DATA[1]" is assigned to location or region, but does not exist in design
    Warning: Node "LCD_DATA[2]" is assigned to location or region, but does not exist in design
    Warning: Node "LCD_DATA[3]" is assigned to location or region, but does not exist in design
    Warning: Node "LCD_DATA[4]" is assigned to location or region, but does not exist in design
    Warning: Node "LCD_DATA[5]" is assigned to location or region, but does not exist in design
    Warning: Node "LCD_DATA[6]" is assigned to location or region, but does not exist in design
    Warning: Node "LCD_DATA[7]" is assigned to location or region, but does not exist in design
    Warning: Node "LCD_EN" is assigned to location or region, but does not exist in design
    Warning: Node "LCD_RS" is assigned to location or region, but does not exist in design
    Warning: Node "LCD_RW" is assigned to location or region, but does not exist in design
    Warning: Node "LEDR[0]" is assigned to location or region, but does not exist in design
    Warning: Node "LEDR[10]" is assigned to location or region, but does not exist in design
    Warning: Node "LEDR[11]" is assigned to location or region, but does not exist in design
    Warning: Node "LEDR[12]" is assigned to location or region, but does not exist in design
    Warning: Node "LEDR[13]" is assigned to location or region, but does not exist in design
    Warning: Node "LEDR[14]" is assigned to location or region, but does not exist in design
    Warning: Node "LEDR[15]" is assigned to location or region, but does not exist in design
    Warning: Node "LEDR[16]" is assigned to location or region, but does not exist in design
    Warning: Node "LEDR[17]" is assigned to location or region, but does not exist in design
    Warning: Node "LEDR[1]" is assigned to location or region, but does not exist in design
    Warning: Node "LEDR[2]" is assigned to location or region, but does not exist in design
    Warning: Node "LEDR[3]" is assigned to location or region, but does not exist in design
    Warning: Node "LEDR[4]" is assigned to location or region, but does not exist in design
    Warning: Node "LEDR[5]" is assigned to location or region, but does not exist in design
    Warning: Node "LEDR[6]" is assigned to location or region, but does not exist in design
    Warning: Node "LEDR[7]" is assigned to location or region, but does not exist in design
    Warning: Node "LEDR[8]" is assigned to location or region, but does not exist in design
    Warning: Node "LEDR[9]" is assigned to location or region, but does not exist in design
    Warning: Node "SW[0]" is assigned to location or region, but does not exist in design
    Warning: Node "SW[10]" is assigned to location or region, but does not exist in design
    Warning: Node "SW[11]" is assigned to location or region, but does not exist in design
    Warning: Node "SW[12]" is assigned to location or region, but does not exist in design
    Warning: Node "SW[13]" is assigned to location or region, but does not exist in design
    Warning: Node "SW[14]" is assigned to location or region, but does not exist in design
    Warning: Node "SW[15]" is assigned to location or region, but does not exist in design
    Warning: Node "SW[16]" is assigned to location or region, but does not exist in design
    Warning: Node "SW[17]" is assigned to location or region, but does not exist in design
    Warning: Node "SW[1]" is assigned to location or region, but does not exist in design
    Warning: Node "SW[2]" is assigned to location or region, but does not exist in design
    Warning: Node "SW[3]" is assigned to location or region, but does not exist in design
    Warning: Node "SW[4]" is assigned to location or region, but does not exist in design
    Warning: Node "SW[5]" is assigned to location or region, but does not exist in design
    Warning: Node "SW[6]" is assigned to location or region, but does not exist in design
    Warning: Node "SW[7]" is assigned to location or region, but does not exist in design
    Warning: Node "SW[8]" is assigned to location or region, but does not exist in design
    Warning: Node "SW[9]" is assigned to location or region, but does not exist in design
    Warning: Node "UART_RXD" is assigned to location or region, but does not exist in design
Info: Fitter preparation operations ending: elapsed time is 00:00:02
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:01
Info: Fitter routing operations beginning
Info: Router estimated average interconnect usage is 3% of the available device resources
    Info: Router estimated peak interconnect usage is 6% of the available device resources in the region that extends from location X11_Y12 to location X22_Y24
Info: Fitter routing operations ending: elapsed time is 00:00:01
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Warning: Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info: Generated suppressed messages file H:/Ball_screw_measurement/Test/FPGA/Ball_Screw_2016_1_2/Ball_Screw.fit.smsg
Info: Quartus II Fitter was successful. 0 errors, 84 warnings
    Info: Peak virtual memory: 368 megabytes
    Info: Processing ended: Sun Jan 03 15:36:27 2016
    Info: Elapsed time: 00:00:08
    Info: Total CPU time (on all processors): 00:00:09


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in H:/Ball_screw_measurement/Test/FPGA/Ball_Screw_2016_1_2/Ball_Screw.fit.smsg.


