start 1 std_logic sc_logic
done 1 std_logic sc_logic
clk 1 std_logic bool
rst 1 std_logic sc_logic
Src_rsc_singleport_data_in 8 std_logic_vector sc_lv
Src_rsc_singleport_addr 17 std_logic_vector sc_lv
Src_rsc_singleport_re 1 std_logic sc_lv
Src_rsc_singleport_we 1 std_logic sc_lv
Src_rsc_singleport_data_out 8 std_logic_vector sc_lv
Dst_rsc_singleport_data_in 8 std_logic_vector sc_lv
Dst_rsc_singleport_addr 17 std_logic_vector sc_lv
Dst_rsc_singleport_re 1 std_logic sc_lv
Dst_rsc_singleport_we 1 std_logic sc_lv
Dst_rsc_singleport_data_out 8 std_logic_vector sc_lv
Vga_rsc_singleport_data_in 8 std_logic_vector sc_lv
Vga_rsc_singleport_addr 17 std_logic_vector sc_lv
Vga_rsc_singleport_re 1 std_logic sc_lv
Vga_rsc_singleport_we 1 std_logic sc_lv
Vga_rsc_singleport_data_out 8 std_logic_vector sc_lv
nbLevels_rsc_z 3 std_logic_vector sc_lv
Src_triosy_lz 1 std_logic sc_logic
Dst_triosy_lz 1 std_logic sc_logic
Vga_triosy_lz 1 std_logic sc_logic
nbLevels_triosy_lz 1 std_logic sc_logic
