  
行政院國家科學委員會專題研究計劃成果報告 
金屬閘極/高介電質HIGH-K/METAL GATE CMOSFET之材料評估,設計製
作與可靠性分析 
The Material Evaluation, Fabrication and Reliability Check for Metal gate/ 
high-k HIGH-K/METAL GATE CMOSFET Design  
計畫編號：NSC 96-2221-E-390-026 
執行期間：96 年 08 月 1 日至 97 年 7 月 31 日 
 
主持人：葉文冠       執行機構及單位名稱:高雄大學電機系 
計畫參與人員：許家維、林俊宇 執行機構及單位名稱: 高雄大學電機系 
 
一、中文摘要 
在這個計劃中，我們與聯華電子公司
(UMC) 合作，首先利用目前先進的邏輯製
程技術完成 90 奈米的 Fully silicided 
(FUSI) GATE 金氧半電晶體，其中包含 2 
nm 厚的薄氧化層與 10nm 厚的矽化物材
料 (NiSix)，以及 CESL gate。本計劃以
特殊高應力薄膜沈積技術來提昇 FUSI 金
氧半電晶體特性，即利用原本覆蓋於閘極
上方的接觸蝕刻阻擋層(contact etch stop 
layer, CESL)來逶過閘極對通道施加應
力，此應力技術的優點在於不會增加元件
製程的複雜度，只需更改 CESL 的厚度或
是沈積條件便可對通道施加拉伸或是壓縮
應力。由於藉著調整 CESL 來提昇載子移
動率的應變矽技術並不會增加原先元件的
製程的複雜度，因此可將其應用在已使用
的電晶體結構中，尤其當前已被廣泛應用
的 MOSFET 結構。另一方面我們我們與
聯華電子公司(UMC) 合作，利用 90 奈米
的 high k/ metal gate 金氧半電晶體，其中
包含1 nm厚的薄氧化層(interfacial oxide)
與 2nm 厚的 high k 物材料 (Hfsiox)，以
及 10nm metal gate。 
 
 
關鍵詞:  Fully Silicide gate 金氧半電晶
體、HIGH-K/METAL GATE、特殊高應力
薄膜。 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
圖 一  The process schematic of the 
developed simple FUSI process, with 
compatible ultimate spacer process 
圖二  TEM cross-section of the 
developed FUSI process, with 
compatible ultimate spacer 
process scheme.  
  
Abstract 
This project is in cooperation with 
R&D division in Unite Microelectronic 
Corporation for reliability 
measurement of sub-90nm Fully 
silicided GATE CMOSFET with 
mobility enhanced technology using 
CESL technology. We are going to 
investigate the effect of high tensile 
stress CESL on sub-90nm Fully 
silicided GATE CMOSFET. By the 
way, we also investigate the 
HIGH-K/METAL GATE MOSFET with 
various high k materials and post 
nitridation. The schedule can be 
included: Set up a new related 
integration process flow of sub-90nm 
strained CESL on Fully silicided gate 
MOSFET. Design the process flow for 
HIGH-K/METAL GATE MOSFET (e.g. 
various high k material, post 
nitridation, interfacial). Set up the 
device measurement methodology for 
device performance and reliability 
(including charging pumping) for 
sub-90nm HIGH-K/METAL GATE 
MOSFET. Develop a new test vehicle 
for a high mobility sub-90nm 
HIGH-K/METAL GATE device design 
and related circuit verification. 
Develop a new structure to enhance 
device mobility of sub-90nm 
HIGH-K/METAL GATE MOSFET. 
With these studies, a measurement 
as well as verification of device’s 
characteristics will be developed for 
sub-90nm strain HIGH-K/METAL 
GATE CMOSFETs. These results can 
be supplied to semiconductor factory 
for next generation HIGH-K/METAL 
GATE MOSFET design and 
manufacture development. 
 
Keywords: Fully silicided, HIGH-K , 
METAL GATE, Contact Etch Stop 
Layer,  
 
二、緣由與目的 
 
由於深次微米積體電路技術的持續
發展，目前 VLSI 量產技術已達 45 奈米世
代，西元 2012 年將至 45 奈米世代。然而
短通道效應(short channel effect)與擊穿
現象(punch-through)將非常明顯地發生在
45 奈米以下之元件上，因此以目前完全矽
基底(bulk Si-substrate)形成之金氧半場效
電晶體(MOSFET)很難符合45奈米元件低
漏電流的要求因此需降低閘極絕緣層減少
來金氧半場效電晶體之短通道效應。然
而，由於應用於 45nm 技術之閘極絕緣層
(Gate insulator)厚度將小於 1.5nm，此時
漏電流(Gate leakage)將明顯增加，此不尋
常之絕緣層漏電流將影響元件特性，因此
high-k 材料必需發展以確保 CMOSFET 結
構可以繼續使用。另外 45 奈米以下之元件
特別重視功率消耗問題，所以在低功率產
品上，如何設計出低漏電流的 45 奈米金氧
半場效電晶體是目前半導體廠最重要的使
命之一，而半導體廠最希望能延續傳統
CMOSFET 結構，但因閘極絕緣層與接面
漏電流等問題阻礙 MOSFET 結構的發
展，雖然 high-k 材料不斷進步，但是離量
產仍有一段距離，因此如何合理設計次
45nm 元件金氧半場效電晶體是目前
CMOSFET 元件設計者面臨之課題之一 
因此在本計畫中，我們將針對次 90
奈米 CMOSFET，設計一連串相關實驗與
電性量測，首先探討 Fully silicided gate
等結構對於元件特性及熱載子可靠度的影
響，以完成理想 Fully silicided GATE 金氧
半電晶體為目標，建立次 90 奈米金氧半電
晶體相關評估標準，以期提供未來次 90
奈米 HIGH-K/METAL GATE 半導體元件
設計參考。主要的研究將涵蓋下列主題: 
1. 建立次90奈米應變矽在Fully-silicided 
GATE 電晶體製程流程，並完成相關製
程模組(module)的可行性。 
2. 設計不同的 Fully-silicided 元件結構來
驗證與了解各類相關元件的電性，並完
成量測系統建立與撰寫控制程式。 
3. 建立各類次 90 奈米 HIGH-K/METAL 
GATE 測試的量測條件及評估標準。 
 
三、結果與討論 
 
A. 在建立 Fully-silicided 製程方面、絕大
部分與大致與邏輯製程相似且可直接套
用，但是部份製程如 fully silicided gate 技
術必須尤其需避免因 fully silicided 製程造
  
外筆者已在此計畫下，發表論文於第七
屆國際半導體會議大會。 
9) 筆者已在此計畫下，已發表與欲發表之
國際期刊論文於 
(1) Chien-Ting Lin, Yean-Kuen Fang, 
Wen-Kuan Yeh, Chieh-Ming Lai, 
Che-Hua Hsu, Li-Wei Cheng, and 
Guang Hwa Ma., „Impacts of 
Notched-Gate Structure on Contact 
Etch Stop ayer (CESL) Stressed 
90-nm nMOSFET”, IEEE ELECTRON 
DEVICE LETTERS, vol. 28, May, 
(2007) pp.376-377. (SCI) 
(2) Wen-Kuan Yeh, “The Impact of Mobility 
Enhanced Technology on Device 
Performance and Reliability for 
sub-90nm SOI nMOSFETs, 
Microelectronic Engineering, vol.659 
(2007). 
(3) Chien-Ting Lin, Yean-Kuen Fang, 
Chieh-Ming Lai, Wen-Kuan Yeh, 
Che-Hua Hsu, Li-Wei Cheng, 
Yao-Tsung Huang, and Guang Hwa 
Ma. “Extra Bonus on Transistor 
Optimization with Stress Enhanced 
Notch-gate Technology for sub-90nm 
CMOSFET” Japanese Journal of 
Applied Physics Vol. 46, No. 4B, (2007) 
pp.2131-2133. (SCI) 
(4) Chieh-Ming Lai, Yean-Kuen Fang, 
Chien-Ting Lin, Wen-Kuan Yeh, 
“Efficient Mobility Enhancement 
Engineering on 65nm Fully Silicide 
complementary MOSFET Using 
Second Contact Etch Stop Layer 
Process, ” Japanese Journal of Applied 
Physics Vol. 46, No. 4B, (2007) 
pp.2127-2130. (SCI) 
(5) Chien-Ting Lin, Yean-Kuen Fang, 
Wen-Kuan Yeh, Tung-Hsing Lee, 
Ming-Shing Chen, Chieh-Ming Lai, 
Che-Hua Hsu, Liang-Wei Chen, Li-Wei 
Cheng, and Mike Ma,, “A Novel Strain 
Method for Enhancement of 90-nm 
Node and Beyond FUSI-Gated CMOS 
Performance”, IEEE ELECTRON 
DEVICE LETTERS, vol. 28, FEB, 
(2007) pp.111-113. (SCI) 
(6) Chieh-Ming Lai, Yean-Kuen Fang, 
Wen-Kuan Yeh, Chien-Ting Lin, and T. 
H. Chou, “The Investigation of 
Post-Annealing-Induced Defects 
Behavior on 90-nm In Halo nMOSFETs 
With Low-Frequency Noise and 
Charge-Pumping Measuring”, IEEE 
ELECTRON DEVICE LETTERS, vol. 
28, FEB, (2007) pp.142-144. (SCI) 
(7) W.-K. Yeh, C.-W.  Hsu, C.-M. Lai, 
C.-T. Lin, Y.-K. Fang, C.-H. Hsu, 
L.-W. Chen, Y.-T. Huang3, C.-T. Tsai, 
“ Efficient Transistor Optimization 
with Stress Enhanced Notch-gate 
Technology for sub-90nm CMOSFET, 
IEEE Proceedings of EDSSC, Tainan, 
Taiwan, 2007. 
(8) Jiun-Yu Chen, Jean-An Wang, 
Wen-Kuan Yeh , The Impact of Strain 
Technology on Device Performance 
and Reliability for sub-90nm FUSI SOI 
MOSFETs, IEEE Proceedings of 
EDSSC, Tainan, Taiwan, 2007. 
(9) Chia-Wei Hsu, Wen-Kuan Yeh, 
Chieh-Ming Lai, Chien-Ting Lin, 
Yean-Kuen Fang, The Effect of 
Mobility Enhanced Technology on 
Device Characteristic and Reliability 
for sub-90nm SOI nMOSFETs, Tainan, 
Taiwan, 2007. 
(10) Jean-An Wang, Jiun-Yu Chen, 
Chia-Wei Hsu, Wen-Kuan Yeh, The 
Impact of Strain Technology on Device 
Performance and Reliability for 
sub-90nm SOI nMOSFETs , IEEE 
Proceedings of IEDMS, HsinChu, 
Taiwan, 2007. 
(11) Yen-Chin Chen, Wen-Kuan Yeh, 
Ruey-Lue Wang, Hsuan-Der 
Yen,”2~10GHz UWB Low Noise 
Amplifier Using a Cascode Structure 
with Resistive Shunt Feedback”, Asia 
Pacific Microwave Conference, Bankok, 
Thailand 2007. 
(12) S M Wu, E Jahja, J W Wang, 
Wen-Kuan Yeh, “Study of Discrete 
Capacitor Embedded Process and 
Characterization Analysis in 
Organic-Base Substrate”, Electronic 
Packaging Technology Conference, 
December, Singapore, 2007. 
(13) Sung-Mao Wu, E. Jahja, J. W. Wang, 
Z. Z. Lai, and ,Wen-Kuan Yeh, , 
“Embedded Process and 
Characterization Analysis o discrete 
capacitor in Organic-Base substrate”, 
國際固態元件與材料會議 
葉文冠 
高雄大學電機系 
計畫編號：96-2221-E-390-028 
執行期限：96 年 09 月 18 日至 96 年 09 月 21 日 
（一）參加會議經過 
國際固態元件與材料會議 (Solid State 
Device and material Conference)是由日
本應用物理協會(THE JAPAN SOCIETY 
OF APPLIED PHYSICS)及電機電子工程
師協會(IEEE) 所合辦之一年一度有關微
電子元件與材料最近發展之國際大型學術
研討會，此次會議地點選在日本城市筑波 
( TSUKUBA, Japan)舉行，會議期間為
2006 年 09 月 18 日至 09 月 21 日 
    由於此會議主要在探討 MOSFET 之
相關應用及技術，因此針對這個主題，特
別舉行了八個相關專題的演講及教學場
次，分別為先進閘極製程(advanced Gate 
Stack processing), 先進 CMOS 元件
(advanced CMOSFET), 先進記憶體製程
(advanced Memory processing), 先進電
路 (Advanced Circuit, 含 design , 
modeling and testing), 化 合 半 導 體
(Compound Semiconductor), 奈米元件
(Nano Device), 光 電 元 件  (Photonic 
Device)與先進材料 (advanced Material 
processing)等，針對此次的主題作廣泛的
深入探討。此外本會議為了使相關議題能
充份討論，共規劃了 30 個議題場次，300
多篇論文發表，會議可說相當盛大且成
功。筆者參與於此次會議中先進 CMOS
元件中專題中之一個場次。我所發表論文
之主題為以特殊高應力薄膜沈積技術提昇
次 90奈米SOI MOSFET載子移動率之技
術 開 發 與 可 靠 性 分 析 (A New Fully 
Silicided Strain Engineering for 45-nm 
Node and beyond CMOS 
Technologies)，主要探討 FUSI 對部份空
乏 SOI 金氧半元件的影響。這些校效應對
於未來 SOICMOSFET 元件之設計相當的
重要，並可應用於半導體工業的製造，詳
見附件。另外我也聽取其它相關學者給我
很多 
相當寶貴的意見。 
（二） 與會心得 
    此次會議場次可概略分為八大方向，
分別為分八個相關專題的演講及教學場
次，分別為先進閘極製程(advanced Gate 
Stack processing), 先進 CMOS 元件
(advanced CMOSFET), 先進記憶體製程
(advanced Memory processing), 先進電
路 (Advanced Circuit, 含 design , 
modeling and testing), 化 合 半 導 體
(Compound Semiconductor), 奈米元件
(Nano Device), 光 電 元 件  (Photonic 
Device)與先進材料 (advanced Material 
processing)等，均是針對此次的主題作廣
泛的深入探討，分述如下。 
