背景
従来の技術では手に負えない問題へアプローチする量子コンピュータや、安全な通信を目指した量子暗号などの量子情報科学技術の研究が、世界中で活発化しています。中でも解くのに時間のかかる大きな問題や長距離通信のように拡張性(スケーラビリティ)が必須のシステムでは、誤りに対する耐性を持たせることで、大規模化を保証できることが理論的に知られています。
また、量子コンピュータの基本素子である量子情報素子の研究も進んでおり、近年の実験的成果では、世界的に見て10量子ビット程度まで実現されるようになってきたものの、誤り耐性を持つ量子技術は、多くの量子ビットを必要とすることがわかっています。ではこのような基本的な素子技術を結集して、大規模量子コンピュータが作られたなら、それはどのくらいの性能で、どのくらいのリソースを必要とするでしょうか?
この問いに答えるためには、まず量子コンピュータの組み立て方を明らかにする必要があります。我々はまず2009年に、量子コンピュータのアーキテクチャを示しました。また、量子コンピュータの動作を時間を追って記述し、性能を評価するためには、情報処理の一連の流れ(ソフトウエア)まで含めて考慮する必要があります。しかし従来のコンピュータとは異なり、アルゴリズムから素子までのすべての技術レイヤを統合する困難さから、これまで量子コンピュータ全体としての評価は不完全でした。
研究成果
今回、我々は、NIIが蓄積してきた量子コンピュータのアーキテクチャに関する知見とNTTが有する量子素子に関する知見を生かして、大規模な誤り耐性量子コンピュータにおける構成素子からアルゴリズムまでの技術レイヤを統合し、量子コンピュータの性能評価手法を世界で初めて確立しました。
性能評価の結果から、量子コンピュータの性能は、素子の完成度よりも、基本素子の配列、使い方、組み合わせといったソフトウエア的アプローチに依存することが判明しました。
本手法により、量子コンピュータの統一的な設計指針の策定が可能になり、大規模な量子コンピュータの実現に向けてとるべき指針が明らかになりました。
各技術レイヤとその統合について(NII、NTT):
最下層の構成素子から最上層のアルゴリズムまで、新たに導入すべきレイヤをも含めて特定し、大規模な誤り耐性量子コンピュータに不可欠なすべてのステップを明らかにしました。
技術レイヤの特定と統合は、構成素子に光モジュールを採用して行いました。構成素子である「光モジュール」は、「光と量子ビット(原子や固体中の2準位系)」から成り、光と量子ビットの合成系を制御することで、エンタングルメント(量子もつれ)を生成する素子です。この素子を3次元に規則的に配置し、「光モジュールネットワーク」を構成します。この素子のネットワークに、「光モジュール上のスケジュール」で決められた通りに光子を送り込むことで、3次元の格子状にエンタングルした光子列が生成されます。この光子列は3次元トポロジカル量子計算※3のリソースで、一定の規則に従って光子を測定することで、「誤り訂正符号により保護された量子ビット」(ロジカル量子ビット)上で量子計算を進めることができるようになります。
「光モジュールネットワーク」上に割り当てられたロジカル量子ビットは誤り訂正が可能ですが、量子計算全体に誤り耐性を持たせるためには、誤り耐性のあるゲートの実装が必要です。誤り耐性ゲートの実行ができるよう、量子コンピュータの「リソース・アロケーション」を決めてハードウエアのリソースを配分します。誤り耐性のあるゲートの種類はごく限られているため、アルゴリズムからユニバーサル・ゲートセット※4への分解により得られる「量子回路」をさらに、誤り耐性のあるゲートセットへ分解して、「誤り耐性のある量子回路」を得ます。ここでさらに、ハードウエアのもつ制限を考慮してゲートの「スケジューリング」を行うことで、実行可能なゲート列が生成されます。
各技術レイヤのリストは、他のスケーラブルな量子コンピュータの実装方式へも適用でき、実行可能性のチェックリストとして機能する他、リソースやパフォーマンスのベンチマークへ用いることができます。
NTT HOME > NTT持株会社ニュースリリース > 世界初、量子コンピュータを理論的に統合評価する方法を確立
