TimeQuest Timing Analyzer report for Proyect5
Tue Jul 02 20:55:04 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk_2'
 12. Slow Model Setup: 'clk'
 13. Slow Model Hold: 'clk'
 14. Slow Model Hold: 'clk_2'
 15. Slow Model Minimum Pulse Width: 'clk'
 16. Slow Model Minimum Pulse Width: 'clk_2'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Fast Model Setup Summary
 22. Fast Model Hold Summary
 23. Fast Model Recovery Summary
 24. Fast Model Removal Summary
 25. Fast Model Minimum Pulse Width Summary
 26. Fast Model Setup: 'clk_2'
 27. Fast Model Setup: 'clk'
 28. Fast Model Hold: 'clk'
 29. Fast Model Hold: 'clk_2'
 30. Fast Model Minimum Pulse Width: 'clk'
 31. Fast Model Minimum Pulse Width: 'clk_2'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Multicorner Timing Analysis Summary
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Proyect5                                                          ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }   ;
; clk_2      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_2 } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 246.18 MHz ; 246.18 MHz      ; clk_2      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk_2 ; -3.062 ; -86.435       ;
; clk   ; -1.990 ; -3.980        ;
+-------+--------+---------------+


+--------------------------------+
; Slow Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -2.548 ; -2.548        ;
; clk_2 ; 0.391  ; 0.000         ;
+-------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.380 ; -4.380                ;
; clk_2 ; -0.500 ; -58.000               ;
+-------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_2'                                                                                                                ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -3.062 ; \VGA_horizontal:cont_int[1] ; \VGA_horizontal:cont_int[0] ; clk_2        ; clk_2       ; 1.000        ; 0.000      ; 4.098      ;
; -3.062 ; \VGA_horizontal:cont_int[1] ; \VGA_horizontal:cont_int[2] ; clk_2        ; clk_2       ; 1.000        ; 0.000      ; 4.098      ;
; -3.062 ; \VGA_horizontal:cont_int[1] ; \VGA_horizontal:cont_int[3] ; clk_2        ; clk_2       ; 1.000        ; 0.000      ; 4.098      ;
; -3.062 ; \VGA_horizontal:cont_int[1] ; \VGA_horizontal:cont_int[4] ; clk_2        ; clk_2       ; 1.000        ; 0.000      ; 4.098      ;
; -3.062 ; \VGA_horizontal:cont_int[1] ; \VGA_horizontal:cont_int[5] ; clk_2        ; clk_2       ; 1.000        ; 0.000      ; 4.098      ;
; -3.062 ; \VGA_horizontal:cont_int[1] ; \VGA_horizontal:cont_int[6] ; clk_2        ; clk_2       ; 1.000        ; 0.000      ; 4.098      ;
; -3.062 ; \VGA_horizontal:cont_int[1] ; \VGA_horizontal:cont_int[7] ; clk_2        ; clk_2       ; 1.000        ; 0.000      ; 4.098      ;
; -3.062 ; \VGA_horizontal:cont_int[1] ; \VGA_horizontal:cont_int[8] ; clk_2        ; clk_2       ; 1.000        ; 0.000      ; 4.098      ;
; -3.062 ; \VGA_horizontal:cont_int[1] ; \VGA_horizontal:cont_int[9] ; clk_2        ; clk_2       ; 1.000        ; 0.000      ; 4.098      ;
; -3.062 ; \VGA_horizontal:cont_int[1] ; \VGA_horizontal:cont_int[1] ; clk_2        ; clk_2       ; 1.000        ; 0.000      ; 4.098      ;
; -3.041 ; \VGA_horizontal:cont_int[4] ; \VGA_horizontal:cont_int[0] ; clk_2        ; clk_2       ; 1.000        ; 0.000      ; 4.077      ;
; -3.041 ; \VGA_horizontal:cont_int[4] ; \VGA_horizontal:cont_int[2] ; clk_2        ; clk_2       ; 1.000        ; 0.000      ; 4.077      ;
; -3.041 ; \VGA_horizontal:cont_int[4] ; \VGA_horizontal:cont_int[3] ; clk_2        ; clk_2       ; 1.000        ; 0.000      ; 4.077      ;
; -3.041 ; \VGA_horizontal:cont_int[4] ; \VGA_horizontal:cont_int[4] ; clk_2        ; clk_2       ; 1.000        ; 0.000      ; 4.077      ;
; -3.041 ; \VGA_horizontal:cont_int[4] ; \VGA_horizontal:cont_int[5] ; clk_2        ; clk_2       ; 1.000        ; 0.000      ; 4.077      ;
; -3.041 ; \VGA_horizontal:cont_int[4] ; \VGA_horizontal:cont_int[6] ; clk_2        ; clk_2       ; 1.000        ; 0.000      ; 4.077      ;
; -3.041 ; \VGA_horizontal:cont_int[4] ; \VGA_horizontal:cont_int[7] ; clk_2        ; clk_2       ; 1.000        ; 0.000      ; 4.077      ;
; -3.041 ; \VGA_horizontal:cont_int[4] ; \VGA_horizontal:cont_int[8] ; clk_2        ; clk_2       ; 1.000        ; 0.000      ; 4.077      ;
; -3.041 ; \VGA_horizontal:cont_int[4] ; \VGA_horizontal:cont_int[9] ; clk_2        ; clk_2       ; 1.000        ; 0.000      ; 4.077      ;
; -3.041 ; \VGA_horizontal:cont_int[4] ; \VGA_horizontal:cont_int[1] ; clk_2        ; clk_2       ; 1.000        ; 0.000      ; 4.077      ;
; -2.946 ; \VGA_horizontal:cont_int[2] ; \VGA_horizontal:cont_int[0] ; clk_2        ; clk_2       ; 1.000        ; 0.000      ; 3.982      ;
; -2.946 ; \VGA_horizontal:cont_int[2] ; \VGA_horizontal:cont_int[2] ; clk_2        ; clk_2       ; 1.000        ; 0.000      ; 3.982      ;
; -2.946 ; \VGA_horizontal:cont_int[2] ; \VGA_horizontal:cont_int[3] ; clk_2        ; clk_2       ; 1.000        ; 0.000      ; 3.982      ;
; -2.946 ; \VGA_horizontal:cont_int[2] ; \VGA_horizontal:cont_int[4] ; clk_2        ; clk_2       ; 1.000        ; 0.000      ; 3.982      ;
; -2.946 ; \VGA_horizontal:cont_int[2] ; \VGA_horizontal:cont_int[5] ; clk_2        ; clk_2       ; 1.000        ; 0.000      ; 3.982      ;
; -2.946 ; \VGA_horizontal:cont_int[2] ; \VGA_horizontal:cont_int[6] ; clk_2        ; clk_2       ; 1.000        ; 0.000      ; 3.982      ;
; -2.946 ; \VGA_horizontal:cont_int[2] ; \VGA_horizontal:cont_int[7] ; clk_2        ; clk_2       ; 1.000        ; 0.000      ; 3.982      ;
; -2.946 ; \VGA_horizontal:cont_int[2] ; \VGA_horizontal:cont_int[8] ; clk_2        ; clk_2       ; 1.000        ; 0.000      ; 3.982      ;
; -2.946 ; \VGA_horizontal:cont_int[2] ; \VGA_horizontal:cont_int[9] ; clk_2        ; clk_2       ; 1.000        ; 0.000      ; 3.982      ;
; -2.946 ; \VGA_horizontal:cont_int[2] ; \VGA_horizontal:cont_int[1] ; clk_2        ; clk_2       ; 1.000        ; 0.000      ; 3.982      ;
; -2.904 ; \VGA_horizontal:cont_int[3] ; \VGA_horizontal:cont_int[0] ; clk_2        ; clk_2       ; 1.000        ; 0.000      ; 3.940      ;
; -2.904 ; \VGA_horizontal:cont_int[3] ; \VGA_horizontal:cont_int[2] ; clk_2        ; clk_2       ; 1.000        ; 0.000      ; 3.940      ;
; -2.904 ; \VGA_horizontal:cont_int[3] ; \VGA_horizontal:cont_int[3] ; clk_2        ; clk_2       ; 1.000        ; 0.000      ; 3.940      ;
; -2.904 ; \VGA_horizontal:cont_int[3] ; \VGA_horizontal:cont_int[4] ; clk_2        ; clk_2       ; 1.000        ; 0.000      ; 3.940      ;
; -2.904 ; \VGA_horizontal:cont_int[3] ; \VGA_horizontal:cont_int[5] ; clk_2        ; clk_2       ; 1.000        ; 0.000      ; 3.940      ;
; -2.904 ; \VGA_horizontal:cont_int[3] ; \VGA_horizontal:cont_int[6] ; clk_2        ; clk_2       ; 1.000        ; 0.000      ; 3.940      ;
; -2.904 ; \VGA_horizontal:cont_int[3] ; \VGA_horizontal:cont_int[7] ; clk_2        ; clk_2       ; 1.000        ; 0.000      ; 3.940      ;
; -2.904 ; \VGA_horizontal:cont_int[3] ; \VGA_horizontal:cont_int[8] ; clk_2        ; clk_2       ; 1.000        ; 0.000      ; 3.940      ;
; -2.904 ; \VGA_horizontal:cont_int[3] ; \VGA_horizontal:cont_int[9] ; clk_2        ; clk_2       ; 1.000        ; 0.000      ; 3.940      ;
; -2.904 ; \VGA_horizontal:cont_int[3] ; \VGA_horizontal:cont_int[1] ; clk_2        ; clk_2       ; 1.000        ; 0.000      ; 3.940      ;
; -2.828 ; \VGA_horizontal:cont_int[9] ; linea[4]                    ; clk_2        ; clk_2       ; 1.000        ; 0.046      ; 3.910      ;
; -2.828 ; \VGA_horizontal:cont_int[9] ; linea[5]                    ; clk_2        ; clk_2       ; 1.000        ; 0.046      ; 3.910      ;
; -2.828 ; \VGA_horizontal:cont_int[9] ; linea[6]                    ; clk_2        ; clk_2       ; 1.000        ; 0.046      ; 3.910      ;
; -2.828 ; \VGA_horizontal:cont_int[9] ; linea[7]                    ; clk_2        ; clk_2       ; 1.000        ; 0.046      ; 3.910      ;
; -2.828 ; \VGA_horizontal:cont_int[9] ; linea[8]                    ; clk_2        ; clk_2       ; 1.000        ; 0.046      ; 3.910      ;
; -2.823 ; \VGA_horizontal:cont_int[9] ; linea[1]                    ; clk_2        ; clk_2       ; 1.000        ; 0.050      ; 3.909      ;
; -2.823 ; \VGA_horizontal:cont_int[9] ; linea[3]                    ; clk_2        ; clk_2       ; 1.000        ; 0.050      ; 3.909      ;
; -2.823 ; \VGA_horizontal:cont_int[9] ; linea[2]                    ; clk_2        ; clk_2       ; 1.000        ; 0.050      ; 3.909      ;
; -2.823 ; \VGA_horizontal:cont_int[9] ; linea[9]                    ; clk_2        ; clk_2       ; 1.000        ; 0.050      ; 3.909      ;
; -2.823 ; \VGA_horizontal:cont_int[9] ; linea[0]                    ; clk_2        ; clk_2       ; 1.000        ; 0.050      ; 3.909      ;
; -2.731 ; \VGA_horizontal:cont_int[8] ; linea[4]                    ; clk_2        ; clk_2       ; 1.000        ; 0.046      ; 3.813      ;
; -2.731 ; \VGA_horizontal:cont_int[8] ; linea[5]                    ; clk_2        ; clk_2       ; 1.000        ; 0.046      ; 3.813      ;
; -2.731 ; \VGA_horizontal:cont_int[8] ; linea[6]                    ; clk_2        ; clk_2       ; 1.000        ; 0.046      ; 3.813      ;
; -2.731 ; \VGA_horizontal:cont_int[8] ; linea[7]                    ; clk_2        ; clk_2       ; 1.000        ; 0.046      ; 3.813      ;
; -2.731 ; \VGA_horizontal:cont_int[8] ; linea[8]                    ; clk_2        ; clk_2       ; 1.000        ; 0.046      ; 3.813      ;
; -2.726 ; \VGA_horizontal:cont_int[8] ; linea[1]                    ; clk_2        ; clk_2       ; 1.000        ; 0.050      ; 3.812      ;
; -2.726 ; \VGA_horizontal:cont_int[8] ; linea[3]                    ; clk_2        ; clk_2       ; 1.000        ; 0.050      ; 3.812      ;
; -2.726 ; \VGA_horizontal:cont_int[8] ; linea[2]                    ; clk_2        ; clk_2       ; 1.000        ; 0.050      ; 3.812      ;
; -2.726 ; \VGA_horizontal:cont_int[8] ; linea[9]                    ; clk_2        ; clk_2       ; 1.000        ; 0.050      ; 3.812      ;
; -2.726 ; \VGA_horizontal:cont_int[8] ; linea[0]                    ; clk_2        ; clk_2       ; 1.000        ; 0.050      ; 3.812      ;
; -2.667 ; \VGA_horizontal:cont_int[3] ; linea[4]                    ; clk_2        ; clk_2       ; 1.000        ; 0.046      ; 3.749      ;
; -2.667 ; \VGA_horizontal:cont_int[3] ; linea[5]                    ; clk_2        ; clk_2       ; 1.000        ; 0.046      ; 3.749      ;
; -2.667 ; \VGA_horizontal:cont_int[3] ; linea[6]                    ; clk_2        ; clk_2       ; 1.000        ; 0.046      ; 3.749      ;
; -2.667 ; \VGA_horizontal:cont_int[3] ; linea[7]                    ; clk_2        ; clk_2       ; 1.000        ; 0.046      ; 3.749      ;
; -2.667 ; \VGA_horizontal:cont_int[3] ; linea[8]                    ; clk_2        ; clk_2       ; 1.000        ; 0.046      ; 3.749      ;
; -2.662 ; \VGA_horizontal:cont_int[3] ; linea[1]                    ; clk_2        ; clk_2       ; 1.000        ; 0.050      ; 3.748      ;
; -2.662 ; \VGA_horizontal:cont_int[3] ; linea[3]                    ; clk_2        ; clk_2       ; 1.000        ; 0.050      ; 3.748      ;
; -2.662 ; \VGA_horizontal:cont_int[3] ; linea[2]                    ; clk_2        ; clk_2       ; 1.000        ; 0.050      ; 3.748      ;
; -2.662 ; \VGA_horizontal:cont_int[3] ; linea[9]                    ; clk_2        ; clk_2       ; 1.000        ; 0.050      ; 3.748      ;
; -2.662 ; \VGA_horizontal:cont_int[3] ; linea[0]                    ; clk_2        ; clk_2       ; 1.000        ; 0.050      ; 3.748      ;
; -2.660 ; \VGA_horizontal:cont_int[4] ; linea[4]                    ; clk_2        ; clk_2       ; 1.000        ; 0.046      ; 3.742      ;
; -2.660 ; \VGA_horizontal:cont_int[4] ; linea[5]                    ; clk_2        ; clk_2       ; 1.000        ; 0.046      ; 3.742      ;
; -2.660 ; \VGA_horizontal:cont_int[4] ; linea[6]                    ; clk_2        ; clk_2       ; 1.000        ; 0.046      ; 3.742      ;
; -2.660 ; \VGA_horizontal:cont_int[4] ; linea[7]                    ; clk_2        ; clk_2       ; 1.000        ; 0.046      ; 3.742      ;
; -2.660 ; \VGA_horizontal:cont_int[4] ; linea[8]                    ; clk_2        ; clk_2       ; 1.000        ; 0.046      ; 3.742      ;
; -2.655 ; \VGA_horizontal:cont_int[4] ; linea[1]                    ; clk_2        ; clk_2       ; 1.000        ; 0.050      ; 3.741      ;
; -2.655 ; \VGA_horizontal:cont_int[4] ; linea[3]                    ; clk_2        ; clk_2       ; 1.000        ; 0.050      ; 3.741      ;
; -2.655 ; \VGA_horizontal:cont_int[4] ; linea[2]                    ; clk_2        ; clk_2       ; 1.000        ; 0.050      ; 3.741      ;
; -2.655 ; \VGA_horizontal:cont_int[4] ; linea[9]                    ; clk_2        ; clk_2       ; 1.000        ; 0.050      ; 3.741      ;
; -2.655 ; \VGA_horizontal:cont_int[4] ; linea[0]                    ; clk_2        ; clk_2       ; 1.000        ; 0.050      ; 3.741      ;
; -2.645 ; \VGA_horizontal:cont_int[9] ; \VGA_horizontal:cont_int[0] ; clk_2        ; clk_2       ; 1.000        ; 0.000      ; 3.681      ;
; -2.645 ; \VGA_horizontal:cont_int[9] ; \VGA_horizontal:cont_int[2] ; clk_2        ; clk_2       ; 1.000        ; 0.000      ; 3.681      ;
; -2.645 ; \VGA_horizontal:cont_int[9] ; \VGA_horizontal:cont_int[3] ; clk_2        ; clk_2       ; 1.000        ; 0.000      ; 3.681      ;
; -2.645 ; \VGA_horizontal:cont_int[9] ; \VGA_horizontal:cont_int[4] ; clk_2        ; clk_2       ; 1.000        ; 0.000      ; 3.681      ;
; -2.645 ; \VGA_horizontal:cont_int[9] ; \VGA_horizontal:cont_int[5] ; clk_2        ; clk_2       ; 1.000        ; 0.000      ; 3.681      ;
; -2.645 ; \VGA_horizontal:cont_int[9] ; \VGA_horizontal:cont_int[6] ; clk_2        ; clk_2       ; 1.000        ; 0.000      ; 3.681      ;
; -2.645 ; \VGA_horizontal:cont_int[9] ; \VGA_horizontal:cont_int[7] ; clk_2        ; clk_2       ; 1.000        ; 0.000      ; 3.681      ;
; -2.645 ; \VGA_horizontal:cont_int[9] ; \VGA_horizontal:cont_int[8] ; clk_2        ; clk_2       ; 1.000        ; 0.000      ; 3.681      ;
; -2.645 ; \VGA_horizontal:cont_int[9] ; \VGA_horizontal:cont_int[9] ; clk_2        ; clk_2       ; 1.000        ; 0.000      ; 3.681      ;
; -2.645 ; \VGA_horizontal:cont_int[9] ; \VGA_horizontal:cont_int[1] ; clk_2        ; clk_2       ; 1.000        ; 0.000      ; 3.681      ;
; -2.631 ; \VGA_horizontal:cont_int[2] ; linea[4]                    ; clk_2        ; clk_2       ; 1.000        ; 0.046      ; 3.713      ;
; -2.631 ; \VGA_horizontal:cont_int[2] ; linea[5]                    ; clk_2        ; clk_2       ; 1.000        ; 0.046      ; 3.713      ;
; -2.631 ; \VGA_horizontal:cont_int[2] ; linea[6]                    ; clk_2        ; clk_2       ; 1.000        ; 0.046      ; 3.713      ;
; -2.631 ; \VGA_horizontal:cont_int[2] ; linea[7]                    ; clk_2        ; clk_2       ; 1.000        ; 0.046      ; 3.713      ;
; -2.631 ; \VGA_horizontal:cont_int[2] ; linea[8]                    ; clk_2        ; clk_2       ; 1.000        ; 0.046      ; 3.713      ;
; -2.626 ; \VGA_horizontal:cont_int[2] ; linea[1]                    ; clk_2        ; clk_2       ; 1.000        ; 0.050      ; 3.712      ;
; -2.626 ; \VGA_horizontal:cont_int[2] ; linea[3]                    ; clk_2        ; clk_2       ; 1.000        ; 0.050      ; 3.712      ;
; -2.626 ; \VGA_horizontal:cont_int[2] ; linea[2]                    ; clk_2        ; clk_2       ; 1.000        ; 0.050      ; 3.712      ;
; -2.626 ; \VGA_horizontal:cont_int[2] ; linea[9]                    ; clk_2        ; clk_2       ; 1.000        ; 0.050      ; 3.712      ;
; -2.626 ; \VGA_horizontal:cont_int[2] ; linea[0]                    ; clk_2        ; clk_2       ; 1.000        ; 0.050      ; 3.712      ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; -1.990 ; linea[5]  ; VGA_VS~reg0 ; clk_2        ; clk         ; 1.000        ; 0.527      ; 3.553      ;
; -1.990 ; linea[5]  ; V_blank     ; clk_2        ; clk         ; 1.000        ; 0.527      ; 3.553      ;
; -1.867 ; linea[6]  ; VGA_VS~reg0 ; clk_2        ; clk         ; 1.000        ; 0.527      ; 3.430      ;
; -1.867 ; linea[6]  ; V_blank     ; clk_2        ; clk         ; 1.000        ; 0.527      ; 3.430      ;
; -1.740 ; linea[3]  ; VGA_VS~reg0 ; clk_2        ; clk         ; 1.000        ; 0.523      ; 3.299      ;
; -1.740 ; linea[3]  ; V_blank     ; clk_2        ; clk         ; 1.000        ; 0.523      ; 3.299      ;
; -1.735 ; linea[7]  ; VGA_VS~reg0 ; clk_2        ; clk         ; 1.000        ; 0.527      ; 3.298      ;
; -1.735 ; linea[7]  ; V_blank     ; clk_2        ; clk         ; 1.000        ; 0.527      ; 3.298      ;
; -1.718 ; linea[8]  ; VGA_VS~reg0 ; clk_2        ; clk         ; 1.000        ; 0.527      ; 3.281      ;
; -1.718 ; linea[8]  ; V_blank     ; clk_2        ; clk         ; 1.000        ; 0.527      ; 3.281      ;
; -1.671 ; linea[4]  ; VGA_VS~reg0 ; clk_2        ; clk         ; 1.000        ; 0.527      ; 3.234      ;
; -1.671 ; linea[4]  ; V_blank     ; clk_2        ; clk         ; 1.000        ; 0.527      ; 3.234      ;
; -1.668 ; linea[9]  ; VGA_VS~reg0 ; clk_2        ; clk         ; 1.000        ; 0.523      ; 3.227      ;
; -1.668 ; linea[9]  ; V_blank     ; clk_2        ; clk         ; 1.000        ; 0.523      ; 3.227      ;
; -1.656 ; linea[1]  ; VGA_VS~reg0 ; clk_2        ; clk         ; 1.000        ; 0.523      ; 3.215      ;
; -1.656 ; linea[1]  ; V_blank     ; clk_2        ; clk         ; 1.000        ; 0.523      ; 3.215      ;
; -1.651 ; linea[0]  ; VGA_VS~reg0 ; clk_2        ; clk         ; 1.000        ; 0.523      ; 3.210      ;
; -1.651 ; linea[0]  ; V_blank     ; clk_2        ; clk         ; 1.000        ; 0.523      ; 3.210      ;
; -1.613 ; linea[2]  ; VGA_VS~reg0 ; clk_2        ; clk         ; 1.000        ; 0.523      ; 3.172      ;
; -1.613 ; linea[2]  ; V_blank     ; clk_2        ; clk         ; 1.000        ; 0.523      ; 3.172      ;
; 2.818  ; clk_2     ; clk_2       ; clk_2        ; clk         ; 0.500        ; 2.689      ; 0.657      ;
; 3.318  ; clk_2     ; clk_2       ; clk_2        ; clk         ; 1.000        ; 2.689      ; 0.657      ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                 ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; -2.548 ; clk_2     ; clk_2       ; clk_2        ; clk         ; 0.000        ; 2.689      ; 0.657      ;
; -2.048 ; clk_2     ; clk_2       ; clk_2        ; clk         ; -0.500       ; 2.689      ; 0.657      ;
; 0.470  ; linea[0]  ; VGA_VS~reg0 ; clk_2        ; clk         ; 0.000        ; 0.523      ; 1.259      ;
; 0.526  ; linea[4]  ; VGA_VS~reg0 ; clk_2        ; clk         ; 0.000        ; 0.527      ; 1.319      ;
; 0.540  ; linea[9]  ; VGA_VS~reg0 ; clk_2        ; clk         ; 0.000        ; 0.523      ; 1.329      ;
; 0.642  ; linea[2]  ; VGA_VS~reg0 ; clk_2        ; clk         ; 0.000        ; 0.523      ; 1.431      ;
; 0.713  ; linea[1]  ; V_blank     ; clk_2        ; clk         ; 0.000        ; 0.523      ; 1.502      ;
; 0.752  ; linea[8]  ; VGA_VS~reg0 ; clk_2        ; clk         ; 0.000        ; 0.527      ; 1.545      ;
; 0.769  ; linea[7]  ; VGA_VS~reg0 ; clk_2        ; clk         ; 0.000        ; 0.527      ; 1.562      ;
; 0.806  ; linea[1]  ; VGA_VS~reg0 ; clk_2        ; clk         ; 0.000        ; 0.523      ; 1.595      ;
; 0.821  ; linea[9]  ; V_blank     ; clk_2        ; clk         ; 0.000        ; 0.523      ; 1.610      ;
; 0.844  ; linea[3]  ; VGA_VS~reg0 ; clk_2        ; clk         ; 0.000        ; 0.523      ; 1.633      ;
; 0.901  ; linea[6]  ; VGA_VS~reg0 ; clk_2        ; clk         ; 0.000        ; 0.527      ; 1.694      ;
; 0.961  ; linea[2]  ; V_blank     ; clk_2        ; clk         ; 0.000        ; 0.523      ; 1.750      ;
; 1.024  ; linea[5]  ; VGA_VS~reg0 ; clk_2        ; clk         ; 0.000        ; 0.527      ; 1.817      ;
; 1.034  ; linea[3]  ; V_blank     ; clk_2        ; clk         ; 0.000        ; 0.523      ; 1.823      ;
; 1.039  ; linea[0]  ; V_blank     ; clk_2        ; clk         ; 0.000        ; 0.523      ; 1.828      ;
; 1.069  ; linea[5]  ; V_blank     ; clk_2        ; clk         ; 0.000        ; 0.527      ; 1.862      ;
; 1.163  ; linea[6]  ; V_blank     ; clk_2        ; clk         ; 0.000        ; 0.527      ; 1.956      ;
; 1.201  ; linea[8]  ; V_blank     ; clk_2        ; clk         ; 0.000        ; 0.527      ; 1.994      ;
; 1.294  ; linea[7]  ; V_blank     ; clk_2        ; clk         ; 0.000        ; 0.527      ; 2.087      ;
; 1.306  ; linea[4]  ; V_blank     ; clk_2        ; clk         ; 0.000        ; 0.527      ; 2.099      ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_2'                                                                                                                ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; state.a                     ; state.a                     ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; state.b                     ; state.b                     ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; state.c                     ; state.c                     ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; state.d                     ; state.d                     ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 0.657      ;
; 0.531 ; col_int[9]                  ; col_int[9]                  ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 0.797      ;
; 0.541 ; \VGA_horizontal:cont_int[9] ; \VGA_horizontal:cont_int[9] ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 0.807      ;
; 0.794 ; state.b                     ; state.c                     ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 1.060      ;
; 0.795 ; col_int[1]                  ; col_int[1]                  ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 1.061      ;
; 0.801 ; col_int[3]                  ; col_int[3]                  ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 1.067      ;
; 0.802 ; col_int[5]                  ; col_int[5]                  ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 1.068      ;
; 0.806 ; col_int[7]                  ; col_int[7]                  ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; col_int[8]                  ; col_int[8]                  ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 1.072      ;
; 0.813 ; \VGA_horizontal:cont_int[2] ; \VGA_horizontal:cont_int[2] ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 1.079      ;
; 0.813 ; \VGA_horizontal:cont_int[5] ; \VGA_horizontal:cont_int[5] ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 1.079      ;
; 0.813 ; linea[4]                    ; linea[4]                    ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 1.079      ;
; 0.815 ; \VGA_horizontal:cont_int[7] ; \VGA_horizontal:cont_int[7] ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 1.081      ;
; 0.815 ; state.a                     ; state.b                     ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 1.081      ;
; 0.818 ; state.d                     ; state.a                     ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 1.084      ;
; 0.828 ; col_int[0]                  ; col_int[0]                  ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 1.094      ;
; 0.838 ; col_int[2]                  ; col_int[2]                  ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; col_int[4]                  ; col_int[4]                  ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; col_int[6]                  ; col_int[6]                  ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 1.104      ;
; 0.841 ; state.c                     ; state.d                     ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 1.107      ;
; 0.848 ; \VGA_horizontal:cont_int[6] ; \VGA_horizontal:cont_int[6] ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 1.114      ;
; 0.848 ; \VGA_horizontal:cont_int[1] ; \VGA_horizontal:cont_int[1] ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 1.114      ;
; 0.849 ; \VGA_horizontal:cont_int[3] ; \VGA_horizontal:cont_int[3] ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 1.115      ;
; 0.849 ; \VGA_horizontal:cont_int[8] ; \VGA_horizontal:cont_int[8] ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 1.115      ;
; 0.852 ; linea[6]                    ; linea[6]                    ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 1.118      ;
; 0.854 ; \VGA_horizontal:cont_int[4] ; \VGA_horizontal:cont_int[4] ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 1.120      ;
; 0.985 ; linea[5]                    ; linea[5]                    ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 1.251      ;
; 0.987 ; linea[7]                    ; linea[7]                    ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 1.253      ;
; 0.996 ; linea[8]                    ; linea[8]                    ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 1.262      ;
; 1.004 ; \VGA_horizontal:cont_int[0] ; \VGA_horizontal:cont_int[0] ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 1.270      ;
; 1.184 ; col_int[3]                  ; col_int[4]                  ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 1.450      ;
; 1.185 ; col_int[5]                  ; col_int[6]                  ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 1.451      ;
; 1.189 ; col_int[8]                  ; col_int[9]                  ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; col_int[7]                  ; col_int[8]                  ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 1.455      ;
; 1.196 ; \VGA_horizontal:cont_int[2] ; \VGA_horizontal:cont_int[3] ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 1.462      ;
; 1.196 ; linea[4]                    ; linea[5]                    ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 1.462      ;
; 1.198 ; \VGA_horizontal:cont_int[7] ; \VGA_horizontal:cont_int[8] ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 1.464      ;
; 1.214 ; col_int[0]                  ; col_int[1]                  ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 1.480      ;
; 1.224 ; col_int[2]                  ; col_int[3]                  ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; col_int[4]                  ; col_int[5]                  ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; col_int[6]                  ; col_int[7]                  ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 1.490      ;
; 1.234 ; \VGA_horizontal:cont_int[1] ; \VGA_horizontal:cont_int[2] ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 1.500      ;
; 1.234 ; \VGA_horizontal:cont_int[6] ; \VGA_horizontal:cont_int[7] ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 1.500      ;
; 1.235 ; \VGA_horizontal:cont_int[8] ; \VGA_horizontal:cont_int[9] ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 1.501      ;
; 1.235 ; \VGA_horizontal:cont_int[3] ; \VGA_horizontal:cont_int[4] ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 1.501      ;
; 1.238 ; linea[6]                    ; linea[7]                    ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 1.504      ;
; 1.240 ; \VGA_horizontal:cont_int[4] ; \VGA_horizontal:cont_int[5] ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 1.506      ;
; 1.255 ; col_int[3]                  ; col_int[5]                  ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 1.521      ;
; 1.256 ; col_int[5]                  ; col_int[7]                  ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 1.522      ;
; 1.260 ; col_int[7]                  ; col_int[9]                  ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 1.526      ;
; 1.267 ; linea[4]                    ; linea[6]                    ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 1.533      ;
; 1.267 ; \VGA_horizontal:cont_int[2] ; \VGA_horizontal:cont_int[4] ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 1.533      ;
; 1.269 ; \VGA_horizontal:cont_int[7] ; \VGA_horizontal:cont_int[9] ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 1.535      ;
; 1.270 ; col_int[1]                  ; col_int[2]                  ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 1.536      ;
; 1.283 ; \VGA_horizontal:cont_int[5] ; state.a                     ; clk_2        ; clk_2       ; 0.000        ; -0.001     ; 1.548      ;
; 1.283 ; \VGA_horizontal:cont_int[5] ; state.d                     ; clk_2        ; clk_2       ; 0.000        ; -0.001     ; 1.548      ;
; 1.288 ; \VGA_horizontal:cont_int[5] ; \VGA_horizontal:cont_int[6] ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 1.554      ;
; 1.295 ; col_int[2]                  ; col_int[4]                  ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 1.561      ;
; 1.295 ; col_int[4]                  ; col_int[6]                  ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 1.561      ;
; 1.295 ; col_int[6]                  ; col_int[8]                  ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 1.561      ;
; 1.305 ; \VGA_horizontal:cont_int[1] ; \VGA_horizontal:cont_int[3] ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 1.571      ;
; 1.305 ; \VGA_horizontal:cont_int[6] ; \VGA_horizontal:cont_int[8] ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 1.571      ;
; 1.306 ; \VGA_horizontal:cont_int[3] ; \VGA_horizontal:cont_int[5] ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 1.572      ;
; 1.326 ; col_int[3]                  ; col_int[6]                  ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 1.592      ;
; 1.327 ; col_int[5]                  ; col_int[8]                  ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 1.593      ;
; 1.338 ; linea[4]                    ; linea[7]                    ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 1.604      ;
; 1.338 ; \VGA_horizontal:cont_int[2] ; \VGA_horizontal:cont_int[5] ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 1.604      ;
; 1.341 ; col_int[1]                  ; col_int[3]                  ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 1.607      ;
; 1.359 ; \VGA_horizontal:cont_int[5] ; \VGA_horizontal:cont_int[7] ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 1.625      ;
; 1.366 ; col_int[2]                  ; col_int[5]                  ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 1.632      ;
; 1.366 ; col_int[4]                  ; col_int[7]                  ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 1.632      ;
; 1.366 ; col_int[6]                  ; col_int[9]                  ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 1.632      ;
; 1.368 ; linea[5]                    ; linea[6]                    ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 1.634      ;
; 1.373 ; col_int[0]                  ; col_int[2]                  ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 1.639      ;
; 1.376 ; \VGA_horizontal:cont_int[1] ; \VGA_horizontal:cont_int[4] ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 1.642      ;
; 1.376 ; \VGA_horizontal:cont_int[6] ; \VGA_horizontal:cont_int[9] ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 1.642      ;
; 1.390 ; \VGA_horizontal:cont_int[0] ; \VGA_horizontal:cont_int[1] ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 1.656      ;
; 1.397 ; linea[6]                    ; linea[8]                    ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 1.663      ;
; 1.397 ; col_int[3]                  ; col_int[7]                  ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 1.663      ;
; 1.398 ; col_int[5]                  ; col_int[9]                  ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 1.664      ;
; 1.399 ; \VGA_horizontal:cont_int[4] ; \VGA_horizontal:cont_int[6] ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 1.665      ;
; 1.407 ; \VGA_horizontal:cont_int[9] ; state.c                     ; clk_2        ; clk_2       ; 0.000        ; -0.001     ; 1.672      ;
; 1.412 ; col_int[1]                  ; col_int[4]                  ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 1.678      ;
; 1.414 ; linea[3]                    ; linea[4]                    ; clk_2        ; clk_2       ; 0.000        ; -0.004     ; 1.676      ;
; 1.421 ; \VGA_horizontal:cont_int[6] ; state.a                     ; clk_2        ; clk_2       ; 0.000        ; -0.001     ; 1.686      ;
; 1.421 ; \VGA_horizontal:cont_int[6] ; state.d                     ; clk_2        ; clk_2       ; 0.000        ; -0.001     ; 1.686      ;
; 1.430 ; \VGA_horizontal:cont_int[5] ; state.b                     ; clk_2        ; clk_2       ; 0.000        ; -0.001     ; 1.695      ;
; 1.430 ; \VGA_horizontal:cont_int[5] ; \VGA_horizontal:cont_int[8] ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 1.696      ;
; 1.437 ; col_int[2]                  ; col_int[6]                  ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 1.703      ;
; 1.437 ; col_int[4]                  ; col_int[8]                  ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 1.703      ;
; 1.439 ; linea[5]                    ; linea[7]                    ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 1.705      ;
; 1.444 ; col_int[0]                  ; col_int[3]                  ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 1.710      ;
; 1.447 ; \VGA_horizontal:cont_int[1] ; \VGA_horizontal:cont_int[5] ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 1.713      ;
; 1.461 ; \VGA_horizontal:cont_int[0] ; \VGA_horizontal:cont_int[2] ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 1.727      ;
; 1.461 ; \VGA_horizontal:cont_int[7] ; state.c                     ; clk_2        ; clk_2       ; 0.000        ; -0.001     ; 1.726      ;
; 1.463 ; linea[7]                    ; linea[8]                    ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 1.729      ;
; 1.465 ; \VGA_horizontal:cont_int[3] ; \VGA_horizontal:cont_int[6] ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 1.731      ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; VGA_VS~reg0          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; VGA_VS~reg0          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; V_blank              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; V_blank              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_2                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_2                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; VGA_VS~reg0|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; VGA_VS~reg0|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; V_blank|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; V_blank|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_2|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_2|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+-------+------------+----------------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_2'                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_2 ; Rise       ; \VGA_horizontal:cont_int[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_2 ; Rise       ; \VGA_horizontal:cont_int[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_2 ; Rise       ; \VGA_horizontal:cont_int[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_2 ; Rise       ; \VGA_horizontal:cont_int[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_2 ; Rise       ; \VGA_horizontal:cont_int[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_2 ; Rise       ; \VGA_horizontal:cont_int[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_2 ; Rise       ; \VGA_horizontal:cont_int[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_2 ; Rise       ; \VGA_horizontal:cont_int[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_2 ; Rise       ; \VGA_horizontal:cont_int[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_2 ; Rise       ; \VGA_horizontal:cont_int[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_2 ; Rise       ; \VGA_horizontal:cont_int[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_2 ; Rise       ; \VGA_horizontal:cont_int[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_2 ; Rise       ; \VGA_horizontal:cont_int[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_2 ; Rise       ; \VGA_horizontal:cont_int[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_2 ; Rise       ; \VGA_horizontal:cont_int[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_2 ; Rise       ; \VGA_horizontal:cont_int[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_2 ; Rise       ; \VGA_horizontal:cont_int[8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_2 ; Rise       ; \VGA_horizontal:cont_int[8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_2 ; Rise       ; \VGA_horizontal:cont_int[9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_2 ; Rise       ; \VGA_horizontal:cont_int[9] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_2 ; Fall       ; azul_reg[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_2 ; Fall       ; azul_reg[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_2 ; Fall       ; azul_reg[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_2 ; Fall       ; azul_reg[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_2 ; Fall       ; azul_reg[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_2 ; Fall       ; azul_reg[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_2 ; Fall       ; azul_reg[3]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_2 ; Fall       ; azul_reg[3]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_2 ; Fall       ; azul_reg[4]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_2 ; Fall       ; azul_reg[4]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_2 ; Fall       ; azul_reg[5]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_2 ; Fall       ; azul_reg[5]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_2 ; Fall       ; azul_reg[6]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_2 ; Fall       ; azul_reg[6]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_2 ; Fall       ; azul_reg[7]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_2 ; Fall       ; azul_reg[7]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_2 ; Rise       ; col_int[0]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_2 ; Rise       ; col_int[0]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_2 ; Rise       ; col_int[1]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_2 ; Rise       ; col_int[1]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_2 ; Rise       ; col_int[2]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_2 ; Rise       ; col_int[2]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_2 ; Rise       ; col_int[3]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_2 ; Rise       ; col_int[3]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_2 ; Rise       ; col_int[4]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_2 ; Rise       ; col_int[4]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_2 ; Rise       ; col_int[5]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_2 ; Rise       ; col_int[5]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_2 ; Rise       ; col_int[6]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_2 ; Rise       ; col_int[6]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_2 ; Rise       ; col_int[7]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_2 ; Rise       ; col_int[7]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_2 ; Rise       ; col_int[8]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_2 ; Rise       ; col_int[8]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_2 ; Rise       ; col_int[9]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_2 ; Rise       ; col_int[9]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_2 ; Rise       ; linea[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_2 ; Rise       ; linea[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_2 ; Rise       ; linea[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_2 ; Rise       ; linea[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_2 ; Rise       ; linea[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_2 ; Rise       ; linea[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_2 ; Rise       ; linea[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_2 ; Rise       ; linea[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_2 ; Rise       ; linea[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_2 ; Rise       ; linea[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_2 ; Rise       ; linea[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_2 ; Rise       ; linea[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_2 ; Rise       ; linea[6]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_2 ; Rise       ; linea[6]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_2 ; Rise       ; linea[7]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_2 ; Rise       ; linea[7]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_2 ; Rise       ; linea[8]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_2 ; Rise       ; linea[8]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_2 ; Rise       ; linea[9]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_2 ; Rise       ; linea[9]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_2 ; Fall       ; rojo_reg[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_2 ; Fall       ; rojo_reg[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_2 ; Fall       ; rojo_reg[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_2 ; Fall       ; rojo_reg[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_2 ; Fall       ; rojo_reg[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_2 ; Fall       ; rojo_reg[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_2 ; Fall       ; rojo_reg[3]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_2 ; Fall       ; rojo_reg[3]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_2 ; Fall       ; rojo_reg[4]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_2 ; Fall       ; rojo_reg[4]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_2 ; Fall       ; rojo_reg[5]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_2 ; Fall       ; rojo_reg[5]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_2 ; Fall       ; rojo_reg[6]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_2 ; Fall       ; rojo_reg[6]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_2 ; Fall       ; rojo_reg[7]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_2 ; Fall       ; rojo_reg[7]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_2 ; Rise       ; state.a                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_2 ; Rise       ; state.a                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_2 ; Rise       ; state.b                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_2 ; Rise       ; state.b                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_2 ; Rise       ; state.c                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_2 ; Rise       ; state.c                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_2 ; Rise       ; state.d                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_2 ; Rise       ; state.d                     ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; reset        ; clk_2      ; 0.448  ; 0.448  ; Rise       ; clk_2           ;
; azul_in[*]   ; clk_2      ; 3.706  ; 3.706  ; Fall       ; clk_2           ;
;  azul_in[0]  ; clk_2      ; 3.706  ; 3.706  ; Fall       ; clk_2           ;
;  azul_in[1]  ; clk_2      ; 3.661  ; 3.661  ; Fall       ; clk_2           ;
;  azul_in[2]  ; clk_2      ; 3.677  ; 3.677  ; Fall       ; clk_2           ;
;  azul_in[3]  ; clk_2      ; 3.678  ; 3.678  ; Fall       ; clk_2           ;
;  azul_in[4]  ; clk_2      ; 3.386  ; 3.386  ; Fall       ; clk_2           ;
;  azul_in[5]  ; clk_2      ; 3.686  ; 3.686  ; Fall       ; clk_2           ;
;  azul_in[6]  ; clk_2      ; 3.389  ; 3.389  ; Fall       ; clk_2           ;
;  azul_in[7]  ; clk_2      ; 3.686  ; 3.686  ; Fall       ; clk_2           ;
; rojo_in[*]   ; clk_2      ; 3.714  ; 3.714  ; Fall       ; clk_2           ;
;  rojo_in[0]  ; clk_2      ; -0.363 ; -0.363 ; Fall       ; clk_2           ;
;  rojo_in[1]  ; clk_2      ; -0.367 ; -0.367 ; Fall       ; clk_2           ;
;  rojo_in[2]  ; clk_2      ; 3.331  ; 3.331  ; Fall       ; clk_2           ;
;  rojo_in[3]  ; clk_2      ; 3.669  ; 3.669  ; Fall       ; clk_2           ;
;  rojo_in[4]  ; clk_2      ; 3.714  ; 3.714  ; Fall       ; clk_2           ;
;  rojo_in[5]  ; clk_2      ; 3.648  ; 3.648  ; Fall       ; clk_2           ;
;  rojo_in[6]  ; clk_2      ; 3.701  ; 3.701  ; Fall       ; clk_2           ;
;  rojo_in[7]  ; clk_2      ; 3.352  ; 3.352  ; Fall       ; clk_2           ;
; verde_in[*]  ; clk_2      ; 3.701  ; 3.701  ; Fall       ; clk_2           ;
;  verde_in[0] ; clk_2      ; 3.687  ; 3.687  ; Fall       ; clk_2           ;
;  verde_in[1] ; clk_2      ; 3.666  ; 3.666  ; Fall       ; clk_2           ;
;  verde_in[2] ; clk_2      ; 3.676  ; 3.676  ; Fall       ; clk_2           ;
;  verde_in[3] ; clk_2      ; 3.701  ; 3.701  ; Fall       ; clk_2           ;
;  verde_in[4] ; clk_2      ; 3.674  ; 3.674  ; Fall       ; clk_2           ;
;  verde_in[5] ; clk_2      ; 3.664  ; 3.664  ; Fall       ; clk_2           ;
;  verde_in[6] ; clk_2      ; 3.689  ; 3.689  ; Fall       ; clk_2           ;
;  verde_in[7] ; clk_2      ; 3.352  ; 3.352  ; Fall       ; clk_2           ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; reset        ; clk_2      ; -0.218 ; -0.218 ; Rise       ; clk_2           ;
; azul_in[*]   ; clk_2      ; -3.156 ; -3.156 ; Fall       ; clk_2           ;
;  azul_in[0]  ; clk_2      ; -3.476 ; -3.476 ; Fall       ; clk_2           ;
;  azul_in[1]  ; clk_2      ; -3.431 ; -3.431 ; Fall       ; clk_2           ;
;  azul_in[2]  ; clk_2      ; -3.447 ; -3.447 ; Fall       ; clk_2           ;
;  azul_in[3]  ; clk_2      ; -3.448 ; -3.448 ; Fall       ; clk_2           ;
;  azul_in[4]  ; clk_2      ; -3.156 ; -3.156 ; Fall       ; clk_2           ;
;  azul_in[5]  ; clk_2      ; -3.456 ; -3.456 ; Fall       ; clk_2           ;
;  azul_in[6]  ; clk_2      ; -3.159 ; -3.159 ; Fall       ; clk_2           ;
;  azul_in[7]  ; clk_2      ; -3.456 ; -3.456 ; Fall       ; clk_2           ;
; rojo_in[*]   ; clk_2      ; 0.597  ; 0.597  ; Fall       ; clk_2           ;
;  rojo_in[0]  ; clk_2      ; 0.593  ; 0.593  ; Fall       ; clk_2           ;
;  rojo_in[1]  ; clk_2      ; 0.597  ; 0.597  ; Fall       ; clk_2           ;
;  rojo_in[2]  ; clk_2      ; -3.101 ; -3.101 ; Fall       ; clk_2           ;
;  rojo_in[3]  ; clk_2      ; -3.439 ; -3.439 ; Fall       ; clk_2           ;
;  rojo_in[4]  ; clk_2      ; -3.484 ; -3.484 ; Fall       ; clk_2           ;
;  rojo_in[5]  ; clk_2      ; -3.418 ; -3.418 ; Fall       ; clk_2           ;
;  rojo_in[6]  ; clk_2      ; -3.471 ; -3.471 ; Fall       ; clk_2           ;
;  rojo_in[7]  ; clk_2      ; -3.122 ; -3.122 ; Fall       ; clk_2           ;
; verde_in[*]  ; clk_2      ; -3.122 ; -3.122 ; Fall       ; clk_2           ;
;  verde_in[0] ; clk_2      ; -3.457 ; -3.457 ; Fall       ; clk_2           ;
;  verde_in[1] ; clk_2      ; -3.436 ; -3.436 ; Fall       ; clk_2           ;
;  verde_in[2] ; clk_2      ; -3.446 ; -3.446 ; Fall       ; clk_2           ;
;  verde_in[3] ; clk_2      ; -3.471 ; -3.471 ; Fall       ; clk_2           ;
;  verde_in[4] ; clk_2      ; -3.444 ; -3.444 ; Fall       ; clk_2           ;
;  verde_in[5] ; clk_2      ; -3.434 ; -3.434 ; Fall       ; clk_2           ;
;  verde_in[6] ; clk_2      ; -3.459 ; -3.459 ; Fall       ; clk_2           ;
;  verde_in[7] ; clk_2      ; -3.122 ; -3.122 ; Fall       ; clk_2           ;
+--------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; VGA_Blank     ; clk        ; 7.269 ; 7.269 ; Rise       ; clk             ;
; VGA_VS        ; clk        ; 6.400 ; 6.400 ; Rise       ; clk             ;
; v_blank_sim   ; clk        ; 6.596 ; 6.596 ; Rise       ; clk             ;
; VGA_Blank     ; clk_2      ; 7.114 ; 7.114 ; Rise       ; clk_2           ;
; VGA_HS        ; clk_2      ; 5.719 ; 5.719 ; Rise       ; clk_2           ;
; VGA_clk       ; clk_2      ; 3.459 ;       ; Rise       ; clk_2           ;
; columna[*]    ; clk_2      ; 5.818 ; 5.818 ; Rise       ; clk_2           ;
;  columna[0]   ; clk_2      ; 5.805 ; 5.805 ; Rise       ; clk_2           ;
;  columna[1]   ; clk_2      ; 5.818 ; 5.818 ; Rise       ; clk_2           ;
;  columna[2]   ; clk_2      ; 5.816 ; 5.816 ; Rise       ; clk_2           ;
;  columna[3]   ; clk_2      ; 5.798 ; 5.798 ; Rise       ; clk_2           ;
;  columna[4]   ; clk_2      ; 5.515 ; 5.515 ; Rise       ; clk_2           ;
;  columna[5]   ; clk_2      ; 5.814 ; 5.814 ; Rise       ; clk_2           ;
;  columna[6]   ; clk_2      ; 5.802 ; 5.802 ; Rise       ; clk_2           ;
;  columna[7]   ; clk_2      ; 5.809 ; 5.809 ; Rise       ; clk_2           ;
;  columna[8]   ; clk_2      ; 5.505 ; 5.505 ; Rise       ; clk_2           ;
;  columna[9]   ; clk_2      ; 5.517 ; 5.517 ; Rise       ; clk_2           ;
; fila[*]       ; clk_2      ; 6.110 ; 6.110 ; Rise       ; clk_2           ;
;  fila[0]      ; clk_2      ; 5.784 ; 5.784 ; Rise       ; clk_2           ;
;  fila[1]      ; clk_2      ; 6.088 ; 6.088 ; Rise       ; clk_2           ;
;  fila[2]      ; clk_2      ; 5.903 ; 5.903 ; Rise       ; clk_2           ;
;  fila[3]      ; clk_2      ; 5.785 ; 5.785 ; Rise       ; clk_2           ;
;  fila[4]      ; clk_2      ; 6.110 ; 6.110 ; Rise       ; clk_2           ;
;  fila[5]      ; clk_2      ; 5.888 ; 5.888 ; Rise       ; clk_2           ;
;  fila[6]      ; clk_2      ; 5.846 ; 5.846 ; Rise       ; clk_2           ;
;  fila[7]      ; clk_2      ; 5.875 ; 5.875 ; Rise       ; clk_2           ;
;  fila[8]      ; clk_2      ; 5.760 ; 5.760 ; Rise       ; clk_2           ;
;  fila[9]      ; clk_2      ; 5.879 ; 5.879 ; Rise       ; clk_2           ;
; h_blank_sim   ; clk_2      ; 6.011 ; 6.011 ; Rise       ; clk_2           ;
; VGA_clk       ; clk_2      ;       ; 3.459 ; Fall       ; clk_2           ;
; azul_out[*]   ; clk_2      ; 5.844 ; 5.844 ; Fall       ; clk_2           ;
;  azul_out[2]  ; clk_2      ; 5.844 ; 5.844 ; Fall       ; clk_2           ;
;  azul_out[3]  ; clk_2      ; 5.837 ; 5.837 ; Fall       ; clk_2           ;
;  azul_out[4]  ; clk_2      ; 5.822 ; 5.822 ; Fall       ; clk_2           ;
;  azul_out[5]  ; clk_2      ; 5.812 ; 5.812 ; Fall       ; clk_2           ;
;  azul_out[6]  ; clk_2      ; 5.517 ; 5.517 ; Fall       ; clk_2           ;
;  azul_out[7]  ; clk_2      ; 5.826 ; 5.826 ; Fall       ; clk_2           ;
;  azul_out[8]  ; clk_2      ; 5.564 ; 5.564 ; Fall       ; clk_2           ;
;  azul_out[9]  ; clk_2      ; 5.822 ; 5.822 ; Fall       ; clk_2           ;
; rojo_out[*]   ; clk_2      ; 5.855 ; 5.855 ; Fall       ; clk_2           ;
;  rojo_out[2]  ; clk_2      ; 5.847 ; 5.847 ; Fall       ; clk_2           ;
;  rojo_out[3]  ; clk_2      ; 5.848 ; 5.848 ; Fall       ; clk_2           ;
;  rojo_out[4]  ; clk_2      ; 5.572 ; 5.572 ; Fall       ; clk_2           ;
;  rojo_out[5]  ; clk_2      ; 5.823 ; 5.823 ; Fall       ; clk_2           ;
;  rojo_out[6]  ; clk_2      ; 5.855 ; 5.855 ; Fall       ; clk_2           ;
;  rojo_out[7]  ; clk_2      ; 5.804 ; 5.804 ; Fall       ; clk_2           ;
;  rojo_out[8]  ; clk_2      ; 5.798 ; 5.798 ; Fall       ; clk_2           ;
;  rojo_out[9]  ; clk_2      ; 5.518 ; 5.518 ; Fall       ; clk_2           ;
; verde_out[*]  ; clk_2      ; 5.845 ; 5.845 ; Fall       ; clk_2           ;
;  verde_out[2] ; clk_2      ; 5.822 ; 5.822 ; Fall       ; clk_2           ;
;  verde_out[3] ; clk_2      ; 5.844 ; 5.844 ; Fall       ; clk_2           ;
;  verde_out[4] ; clk_2      ; 5.831 ; 5.831 ; Fall       ; clk_2           ;
;  verde_out[5] ; clk_2      ; 5.800 ; 5.800 ; Fall       ; clk_2           ;
;  verde_out[6] ; clk_2      ; 5.823 ; 5.823 ; Fall       ; clk_2           ;
;  verde_out[7] ; clk_2      ; 5.845 ; 5.845 ; Fall       ; clk_2           ;
;  verde_out[8] ; clk_2      ; 5.843 ; 5.843 ; Fall       ; clk_2           ;
;  verde_out[9] ; clk_2      ; 5.548 ; 5.548 ; Fall       ; clk_2           ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; VGA_Blank     ; clk        ; 7.269 ; 7.269 ; Rise       ; clk             ;
; VGA_VS        ; clk        ; 6.400 ; 6.400 ; Rise       ; clk             ;
; v_blank_sim   ; clk        ; 6.596 ; 6.596 ; Rise       ; clk             ;
; VGA_Blank     ; clk_2      ; 7.114 ; 7.114 ; Rise       ; clk_2           ;
; VGA_HS        ; clk_2      ; 5.719 ; 5.719 ; Rise       ; clk_2           ;
; VGA_clk       ; clk_2      ; 3.459 ;       ; Rise       ; clk_2           ;
; columna[*]    ; clk_2      ; 5.505 ; 5.505 ; Rise       ; clk_2           ;
;  columna[0]   ; clk_2      ; 5.805 ; 5.805 ; Rise       ; clk_2           ;
;  columna[1]   ; clk_2      ; 5.818 ; 5.818 ; Rise       ; clk_2           ;
;  columna[2]   ; clk_2      ; 5.816 ; 5.816 ; Rise       ; clk_2           ;
;  columna[3]   ; clk_2      ; 5.798 ; 5.798 ; Rise       ; clk_2           ;
;  columna[4]   ; clk_2      ; 5.515 ; 5.515 ; Rise       ; clk_2           ;
;  columna[5]   ; clk_2      ; 5.814 ; 5.814 ; Rise       ; clk_2           ;
;  columna[6]   ; clk_2      ; 5.802 ; 5.802 ; Rise       ; clk_2           ;
;  columna[7]   ; clk_2      ; 5.809 ; 5.809 ; Rise       ; clk_2           ;
;  columna[8]   ; clk_2      ; 5.505 ; 5.505 ; Rise       ; clk_2           ;
;  columna[9]   ; clk_2      ; 5.517 ; 5.517 ; Rise       ; clk_2           ;
; fila[*]       ; clk_2      ; 5.760 ; 5.760 ; Rise       ; clk_2           ;
;  fila[0]      ; clk_2      ; 5.784 ; 5.784 ; Rise       ; clk_2           ;
;  fila[1]      ; clk_2      ; 6.088 ; 6.088 ; Rise       ; clk_2           ;
;  fila[2]      ; clk_2      ; 5.903 ; 5.903 ; Rise       ; clk_2           ;
;  fila[3]      ; clk_2      ; 5.785 ; 5.785 ; Rise       ; clk_2           ;
;  fila[4]      ; clk_2      ; 6.110 ; 6.110 ; Rise       ; clk_2           ;
;  fila[5]      ; clk_2      ; 5.888 ; 5.888 ; Rise       ; clk_2           ;
;  fila[6]      ; clk_2      ; 5.846 ; 5.846 ; Rise       ; clk_2           ;
;  fila[7]      ; clk_2      ; 5.875 ; 5.875 ; Rise       ; clk_2           ;
;  fila[8]      ; clk_2      ; 5.760 ; 5.760 ; Rise       ; clk_2           ;
;  fila[9]      ; clk_2      ; 5.879 ; 5.879 ; Rise       ; clk_2           ;
; h_blank_sim   ; clk_2      ; 6.011 ; 6.011 ; Rise       ; clk_2           ;
; VGA_clk       ; clk_2      ;       ; 3.459 ; Fall       ; clk_2           ;
; azul_out[*]   ; clk_2      ; 5.517 ; 5.517 ; Fall       ; clk_2           ;
;  azul_out[2]  ; clk_2      ; 5.844 ; 5.844 ; Fall       ; clk_2           ;
;  azul_out[3]  ; clk_2      ; 5.837 ; 5.837 ; Fall       ; clk_2           ;
;  azul_out[4]  ; clk_2      ; 5.822 ; 5.822 ; Fall       ; clk_2           ;
;  azul_out[5]  ; clk_2      ; 5.812 ; 5.812 ; Fall       ; clk_2           ;
;  azul_out[6]  ; clk_2      ; 5.517 ; 5.517 ; Fall       ; clk_2           ;
;  azul_out[7]  ; clk_2      ; 5.826 ; 5.826 ; Fall       ; clk_2           ;
;  azul_out[8]  ; clk_2      ; 5.564 ; 5.564 ; Fall       ; clk_2           ;
;  azul_out[9]  ; clk_2      ; 5.822 ; 5.822 ; Fall       ; clk_2           ;
; rojo_out[*]   ; clk_2      ; 5.518 ; 5.518 ; Fall       ; clk_2           ;
;  rojo_out[2]  ; clk_2      ; 5.847 ; 5.847 ; Fall       ; clk_2           ;
;  rojo_out[3]  ; clk_2      ; 5.848 ; 5.848 ; Fall       ; clk_2           ;
;  rojo_out[4]  ; clk_2      ; 5.572 ; 5.572 ; Fall       ; clk_2           ;
;  rojo_out[5]  ; clk_2      ; 5.823 ; 5.823 ; Fall       ; clk_2           ;
;  rojo_out[6]  ; clk_2      ; 5.855 ; 5.855 ; Fall       ; clk_2           ;
;  rojo_out[7]  ; clk_2      ; 5.804 ; 5.804 ; Fall       ; clk_2           ;
;  rojo_out[8]  ; clk_2      ; 5.798 ; 5.798 ; Fall       ; clk_2           ;
;  rojo_out[9]  ; clk_2      ; 5.518 ; 5.518 ; Fall       ; clk_2           ;
; verde_out[*]  ; clk_2      ; 5.548 ; 5.548 ; Fall       ; clk_2           ;
;  verde_out[2] ; clk_2      ; 5.822 ; 5.822 ; Fall       ; clk_2           ;
;  verde_out[3] ; clk_2      ; 5.844 ; 5.844 ; Fall       ; clk_2           ;
;  verde_out[4] ; clk_2      ; 5.831 ; 5.831 ; Fall       ; clk_2           ;
;  verde_out[5] ; clk_2      ; 5.800 ; 5.800 ; Fall       ; clk_2           ;
;  verde_out[6] ; clk_2      ; 5.823 ; 5.823 ; Fall       ; clk_2           ;
;  verde_out[7] ; clk_2      ; 5.845 ; 5.845 ; Fall       ; clk_2           ;
;  verde_out[8] ; clk_2      ; 5.843 ; 5.843 ; Fall       ; clk_2           ;
;  verde_out[9] ; clk_2      ; 5.548 ; 5.548 ; Fall       ; clk_2           ;
+---------------+------------+-------+-------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk_2 ; -0.842 ; -22.174       ;
; clk   ; -0.355 ; -0.710        ;
+-------+--------+---------------+


+--------------------------------+
; Fast Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -1.591 ; -1.591        ;
; clk_2 ; 0.215  ; 0.000         ;
+-------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.380 ; -4.380                ;
; clk_2 ; -0.500 ; -58.000               ;
+-------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_2'                                                                                                                ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -0.842 ; \VGA_horizontal:cont_int[1] ; \VGA_horizontal:cont_int[0] ; clk_2        ; clk_2       ; 1.000        ; 0.000      ; 1.874      ;
; -0.842 ; \VGA_horizontal:cont_int[1] ; \VGA_horizontal:cont_int[2] ; clk_2        ; clk_2       ; 1.000        ; 0.000      ; 1.874      ;
; -0.842 ; \VGA_horizontal:cont_int[1] ; \VGA_horizontal:cont_int[3] ; clk_2        ; clk_2       ; 1.000        ; 0.000      ; 1.874      ;
; -0.842 ; \VGA_horizontal:cont_int[1] ; \VGA_horizontal:cont_int[4] ; clk_2        ; clk_2       ; 1.000        ; 0.000      ; 1.874      ;
; -0.842 ; \VGA_horizontal:cont_int[1] ; \VGA_horizontal:cont_int[5] ; clk_2        ; clk_2       ; 1.000        ; 0.000      ; 1.874      ;
; -0.842 ; \VGA_horizontal:cont_int[1] ; \VGA_horizontal:cont_int[6] ; clk_2        ; clk_2       ; 1.000        ; 0.000      ; 1.874      ;
; -0.842 ; \VGA_horizontal:cont_int[1] ; \VGA_horizontal:cont_int[7] ; clk_2        ; clk_2       ; 1.000        ; 0.000      ; 1.874      ;
; -0.842 ; \VGA_horizontal:cont_int[1] ; \VGA_horizontal:cont_int[8] ; clk_2        ; clk_2       ; 1.000        ; 0.000      ; 1.874      ;
; -0.842 ; \VGA_horizontal:cont_int[1] ; \VGA_horizontal:cont_int[9] ; clk_2        ; clk_2       ; 1.000        ; 0.000      ; 1.874      ;
; -0.842 ; \VGA_horizontal:cont_int[1] ; \VGA_horizontal:cont_int[1] ; clk_2        ; clk_2       ; 1.000        ; 0.000      ; 1.874      ;
; -0.834 ; \VGA_horizontal:cont_int[4] ; \VGA_horizontal:cont_int[0] ; clk_2        ; clk_2       ; 1.000        ; 0.000      ; 1.866      ;
; -0.834 ; \VGA_horizontal:cont_int[4] ; \VGA_horizontal:cont_int[2] ; clk_2        ; clk_2       ; 1.000        ; 0.000      ; 1.866      ;
; -0.834 ; \VGA_horizontal:cont_int[4] ; \VGA_horizontal:cont_int[3] ; clk_2        ; clk_2       ; 1.000        ; 0.000      ; 1.866      ;
; -0.834 ; \VGA_horizontal:cont_int[4] ; \VGA_horizontal:cont_int[4] ; clk_2        ; clk_2       ; 1.000        ; 0.000      ; 1.866      ;
; -0.834 ; \VGA_horizontal:cont_int[4] ; \VGA_horizontal:cont_int[5] ; clk_2        ; clk_2       ; 1.000        ; 0.000      ; 1.866      ;
; -0.834 ; \VGA_horizontal:cont_int[4] ; \VGA_horizontal:cont_int[6] ; clk_2        ; clk_2       ; 1.000        ; 0.000      ; 1.866      ;
; -0.834 ; \VGA_horizontal:cont_int[4] ; \VGA_horizontal:cont_int[7] ; clk_2        ; clk_2       ; 1.000        ; 0.000      ; 1.866      ;
; -0.834 ; \VGA_horizontal:cont_int[4] ; \VGA_horizontal:cont_int[8] ; clk_2        ; clk_2       ; 1.000        ; 0.000      ; 1.866      ;
; -0.834 ; \VGA_horizontal:cont_int[4] ; \VGA_horizontal:cont_int[9] ; clk_2        ; clk_2       ; 1.000        ; 0.000      ; 1.866      ;
; -0.834 ; \VGA_horizontal:cont_int[4] ; \VGA_horizontal:cont_int[1] ; clk_2        ; clk_2       ; 1.000        ; 0.000      ; 1.866      ;
; -0.821 ; \VGA_horizontal:cont_int[9] ; linea[1]                    ; clk_2        ; clk_2       ; 1.000        ; 0.045      ; 1.898      ;
; -0.821 ; \VGA_horizontal:cont_int[9] ; linea[3]                    ; clk_2        ; clk_2       ; 1.000        ; 0.045      ; 1.898      ;
; -0.821 ; \VGA_horizontal:cont_int[9] ; linea[2]                    ; clk_2        ; clk_2       ; 1.000        ; 0.045      ; 1.898      ;
; -0.821 ; \VGA_horizontal:cont_int[9] ; linea[9]                    ; clk_2        ; clk_2       ; 1.000        ; 0.045      ; 1.898      ;
; -0.821 ; \VGA_horizontal:cont_int[9] ; linea[0]                    ; clk_2        ; clk_2       ; 1.000        ; 0.045      ; 1.898      ;
; -0.819 ; \VGA_horizontal:cont_int[9] ; linea[4]                    ; clk_2        ; clk_2       ; 1.000        ; 0.044      ; 1.895      ;
; -0.819 ; \VGA_horizontal:cont_int[9] ; linea[5]                    ; clk_2        ; clk_2       ; 1.000        ; 0.044      ; 1.895      ;
; -0.819 ; \VGA_horizontal:cont_int[9] ; linea[6]                    ; clk_2        ; clk_2       ; 1.000        ; 0.044      ; 1.895      ;
; -0.819 ; \VGA_horizontal:cont_int[9] ; linea[7]                    ; clk_2        ; clk_2       ; 1.000        ; 0.044      ; 1.895      ;
; -0.819 ; \VGA_horizontal:cont_int[9] ; linea[8]                    ; clk_2        ; clk_2       ; 1.000        ; 0.044      ; 1.895      ;
; -0.780 ; \VGA_horizontal:cont_int[2] ; \VGA_horizontal:cont_int[0] ; clk_2        ; clk_2       ; 1.000        ; 0.000      ; 1.812      ;
; -0.780 ; \VGA_horizontal:cont_int[2] ; \VGA_horizontal:cont_int[2] ; clk_2        ; clk_2       ; 1.000        ; 0.000      ; 1.812      ;
; -0.780 ; \VGA_horizontal:cont_int[2] ; \VGA_horizontal:cont_int[3] ; clk_2        ; clk_2       ; 1.000        ; 0.000      ; 1.812      ;
; -0.780 ; \VGA_horizontal:cont_int[2] ; \VGA_horizontal:cont_int[4] ; clk_2        ; clk_2       ; 1.000        ; 0.000      ; 1.812      ;
; -0.780 ; \VGA_horizontal:cont_int[2] ; \VGA_horizontal:cont_int[5] ; clk_2        ; clk_2       ; 1.000        ; 0.000      ; 1.812      ;
; -0.780 ; \VGA_horizontal:cont_int[2] ; \VGA_horizontal:cont_int[6] ; clk_2        ; clk_2       ; 1.000        ; 0.000      ; 1.812      ;
; -0.780 ; \VGA_horizontal:cont_int[2] ; \VGA_horizontal:cont_int[7] ; clk_2        ; clk_2       ; 1.000        ; 0.000      ; 1.812      ;
; -0.780 ; \VGA_horizontal:cont_int[2] ; \VGA_horizontal:cont_int[8] ; clk_2        ; clk_2       ; 1.000        ; 0.000      ; 1.812      ;
; -0.780 ; \VGA_horizontal:cont_int[2] ; \VGA_horizontal:cont_int[9] ; clk_2        ; clk_2       ; 1.000        ; 0.000      ; 1.812      ;
; -0.780 ; \VGA_horizontal:cont_int[2] ; \VGA_horizontal:cont_int[1] ; clk_2        ; clk_2       ; 1.000        ; 0.000      ; 1.812      ;
; -0.776 ; \VGA_horizontal:cont_int[3] ; \VGA_horizontal:cont_int[0] ; clk_2        ; clk_2       ; 1.000        ; 0.000      ; 1.808      ;
; -0.776 ; \VGA_horizontal:cont_int[3] ; \VGA_horizontal:cont_int[2] ; clk_2        ; clk_2       ; 1.000        ; 0.000      ; 1.808      ;
; -0.776 ; \VGA_horizontal:cont_int[3] ; \VGA_horizontal:cont_int[3] ; clk_2        ; clk_2       ; 1.000        ; 0.000      ; 1.808      ;
; -0.776 ; \VGA_horizontal:cont_int[3] ; \VGA_horizontal:cont_int[4] ; clk_2        ; clk_2       ; 1.000        ; 0.000      ; 1.808      ;
; -0.776 ; \VGA_horizontal:cont_int[3] ; \VGA_horizontal:cont_int[5] ; clk_2        ; clk_2       ; 1.000        ; 0.000      ; 1.808      ;
; -0.776 ; \VGA_horizontal:cont_int[3] ; \VGA_horizontal:cont_int[6] ; clk_2        ; clk_2       ; 1.000        ; 0.000      ; 1.808      ;
; -0.776 ; \VGA_horizontal:cont_int[3] ; \VGA_horizontal:cont_int[7] ; clk_2        ; clk_2       ; 1.000        ; 0.000      ; 1.808      ;
; -0.776 ; \VGA_horizontal:cont_int[3] ; \VGA_horizontal:cont_int[8] ; clk_2        ; clk_2       ; 1.000        ; 0.000      ; 1.808      ;
; -0.776 ; \VGA_horizontal:cont_int[3] ; \VGA_horizontal:cont_int[9] ; clk_2        ; clk_2       ; 1.000        ; 0.000      ; 1.808      ;
; -0.776 ; \VGA_horizontal:cont_int[3] ; \VGA_horizontal:cont_int[1] ; clk_2        ; clk_2       ; 1.000        ; 0.000      ; 1.808      ;
; -0.752 ; \VGA_horizontal:cont_int[8] ; linea[1]                    ; clk_2        ; clk_2       ; 1.000        ; 0.045      ; 1.829      ;
; -0.752 ; \VGA_horizontal:cont_int[8] ; linea[3]                    ; clk_2        ; clk_2       ; 1.000        ; 0.045      ; 1.829      ;
; -0.752 ; \VGA_horizontal:cont_int[8] ; linea[2]                    ; clk_2        ; clk_2       ; 1.000        ; 0.045      ; 1.829      ;
; -0.752 ; \VGA_horizontal:cont_int[8] ; linea[9]                    ; clk_2        ; clk_2       ; 1.000        ; 0.045      ; 1.829      ;
; -0.752 ; \VGA_horizontal:cont_int[8] ; linea[0]                    ; clk_2        ; clk_2       ; 1.000        ; 0.045      ; 1.829      ;
; -0.750 ; \VGA_horizontal:cont_int[8] ; linea[4]                    ; clk_2        ; clk_2       ; 1.000        ; 0.044      ; 1.826      ;
; -0.750 ; \VGA_horizontal:cont_int[8] ; linea[5]                    ; clk_2        ; clk_2       ; 1.000        ; 0.044      ; 1.826      ;
; -0.750 ; \VGA_horizontal:cont_int[8] ; linea[6]                    ; clk_2        ; clk_2       ; 1.000        ; 0.044      ; 1.826      ;
; -0.750 ; \VGA_horizontal:cont_int[8] ; linea[7]                    ; clk_2        ; clk_2       ; 1.000        ; 0.044      ; 1.826      ;
; -0.750 ; \VGA_horizontal:cont_int[8] ; linea[8]                    ; clk_2        ; clk_2       ; 1.000        ; 0.044      ; 1.826      ;
; -0.706 ; \VGA_horizontal:cont_int[3] ; linea[1]                    ; clk_2        ; clk_2       ; 1.000        ; 0.045      ; 1.783      ;
; -0.706 ; \VGA_horizontal:cont_int[3] ; linea[3]                    ; clk_2        ; clk_2       ; 1.000        ; 0.045      ; 1.783      ;
; -0.706 ; \VGA_horizontal:cont_int[3] ; linea[2]                    ; clk_2        ; clk_2       ; 1.000        ; 0.045      ; 1.783      ;
; -0.706 ; \VGA_horizontal:cont_int[3] ; linea[9]                    ; clk_2        ; clk_2       ; 1.000        ; 0.045      ; 1.783      ;
; -0.706 ; \VGA_horizontal:cont_int[3] ; linea[0]                    ; clk_2        ; clk_2       ; 1.000        ; 0.045      ; 1.783      ;
; -0.704 ; \VGA_horizontal:cont_int[3] ; linea[4]                    ; clk_2        ; clk_2       ; 1.000        ; 0.044      ; 1.780      ;
; -0.704 ; \VGA_horizontal:cont_int[3] ; linea[5]                    ; clk_2        ; clk_2       ; 1.000        ; 0.044      ; 1.780      ;
; -0.704 ; \VGA_horizontal:cont_int[3] ; linea[6]                    ; clk_2        ; clk_2       ; 1.000        ; 0.044      ; 1.780      ;
; -0.704 ; \VGA_horizontal:cont_int[3] ; linea[7]                    ; clk_2        ; clk_2       ; 1.000        ; 0.044      ; 1.780      ;
; -0.704 ; \VGA_horizontal:cont_int[3] ; linea[8]                    ; clk_2        ; clk_2       ; 1.000        ; 0.044      ; 1.780      ;
; -0.699 ; \VGA_horizontal:cont_int[7] ; linea[1]                    ; clk_2        ; clk_2       ; 1.000        ; 0.045      ; 1.776      ;
; -0.699 ; \VGA_horizontal:cont_int[7] ; linea[3]                    ; clk_2        ; clk_2       ; 1.000        ; 0.045      ; 1.776      ;
; -0.699 ; \VGA_horizontal:cont_int[7] ; linea[2]                    ; clk_2        ; clk_2       ; 1.000        ; 0.045      ; 1.776      ;
; -0.699 ; \VGA_horizontal:cont_int[7] ; linea[9]                    ; clk_2        ; clk_2       ; 1.000        ; 0.045      ; 1.776      ;
; -0.699 ; \VGA_horizontal:cont_int[7] ; linea[0]                    ; clk_2        ; clk_2       ; 1.000        ; 0.045      ; 1.776      ;
; -0.699 ; \VGA_horizontal:cont_int[4] ; linea[1]                    ; clk_2        ; clk_2       ; 1.000        ; 0.045      ; 1.776      ;
; -0.699 ; \VGA_horizontal:cont_int[4] ; linea[3]                    ; clk_2        ; clk_2       ; 1.000        ; 0.045      ; 1.776      ;
; -0.699 ; \VGA_horizontal:cont_int[4] ; linea[2]                    ; clk_2        ; clk_2       ; 1.000        ; 0.045      ; 1.776      ;
; -0.699 ; \VGA_horizontal:cont_int[4] ; linea[9]                    ; clk_2        ; clk_2       ; 1.000        ; 0.045      ; 1.776      ;
; -0.699 ; \VGA_horizontal:cont_int[4] ; linea[0]                    ; clk_2        ; clk_2       ; 1.000        ; 0.045      ; 1.776      ;
; -0.697 ; \VGA_horizontal:cont_int[7] ; linea[4]                    ; clk_2        ; clk_2       ; 1.000        ; 0.044      ; 1.773      ;
; -0.697 ; \VGA_horizontal:cont_int[7] ; linea[5]                    ; clk_2        ; clk_2       ; 1.000        ; 0.044      ; 1.773      ;
; -0.697 ; \VGA_horizontal:cont_int[7] ; linea[6]                    ; clk_2        ; clk_2       ; 1.000        ; 0.044      ; 1.773      ;
; -0.697 ; \VGA_horizontal:cont_int[7] ; linea[7]                    ; clk_2        ; clk_2       ; 1.000        ; 0.044      ; 1.773      ;
; -0.697 ; \VGA_horizontal:cont_int[7] ; linea[8]                    ; clk_2        ; clk_2       ; 1.000        ; 0.044      ; 1.773      ;
; -0.697 ; \VGA_horizontal:cont_int[4] ; linea[4]                    ; clk_2        ; clk_2       ; 1.000        ; 0.044      ; 1.773      ;
; -0.697 ; \VGA_horizontal:cont_int[4] ; linea[5]                    ; clk_2        ; clk_2       ; 1.000        ; 0.044      ; 1.773      ;
; -0.697 ; \VGA_horizontal:cont_int[4] ; linea[6]                    ; clk_2        ; clk_2       ; 1.000        ; 0.044      ; 1.773      ;
; -0.697 ; \VGA_horizontal:cont_int[4] ; linea[7]                    ; clk_2        ; clk_2       ; 1.000        ; 0.044      ; 1.773      ;
; -0.697 ; \VGA_horizontal:cont_int[4] ; linea[8]                    ; clk_2        ; clk_2       ; 1.000        ; 0.044      ; 1.773      ;
; -0.692 ; \VGA_horizontal:cont_int[2] ; linea[1]                    ; clk_2        ; clk_2       ; 1.000        ; 0.045      ; 1.769      ;
; -0.692 ; \VGA_horizontal:cont_int[2] ; linea[3]                    ; clk_2        ; clk_2       ; 1.000        ; 0.045      ; 1.769      ;
; -0.692 ; \VGA_horizontal:cont_int[2] ; linea[2]                    ; clk_2        ; clk_2       ; 1.000        ; 0.045      ; 1.769      ;
; -0.692 ; \VGA_horizontal:cont_int[2] ; linea[9]                    ; clk_2        ; clk_2       ; 1.000        ; 0.045      ; 1.769      ;
; -0.692 ; \VGA_horizontal:cont_int[2] ; linea[0]                    ; clk_2        ; clk_2       ; 1.000        ; 0.045      ; 1.769      ;
; -0.690 ; \VGA_horizontal:cont_int[2] ; linea[4]                    ; clk_2        ; clk_2       ; 1.000        ; 0.044      ; 1.766      ;
; -0.690 ; \VGA_horizontal:cont_int[2] ; linea[5]                    ; clk_2        ; clk_2       ; 1.000        ; 0.044      ; 1.766      ;
; -0.690 ; \VGA_horizontal:cont_int[2] ; linea[6]                    ; clk_2        ; clk_2       ; 1.000        ; 0.044      ; 1.766      ;
; -0.690 ; \VGA_horizontal:cont_int[2] ; linea[7]                    ; clk_2        ; clk_2       ; 1.000        ; 0.044      ; 1.766      ;
; -0.690 ; \VGA_horizontal:cont_int[2] ; linea[8]                    ; clk_2        ; clk_2       ; 1.000        ; 0.044      ; 1.766      ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; -0.355 ; linea[5]  ; VGA_VS~reg0 ; clk_2        ; clk         ; 1.000        ; 0.312      ; 1.699      ;
; -0.355 ; linea[5]  ; V_blank     ; clk_2        ; clk         ; 1.000        ; 0.312      ; 1.699      ;
; -0.296 ; linea[6]  ; VGA_VS~reg0 ; clk_2        ; clk         ; 1.000        ; 0.312      ; 1.640      ;
; -0.296 ; linea[6]  ; V_blank     ; clk_2        ; clk         ; 1.000        ; 0.312      ; 1.640      ;
; -0.235 ; linea[3]  ; VGA_VS~reg0 ; clk_2        ; clk         ; 1.000        ; 0.311      ; 1.578      ;
; -0.235 ; linea[3]  ; V_blank     ; clk_2        ; clk         ; 1.000        ; 0.311      ; 1.578      ;
; -0.225 ; linea[7]  ; VGA_VS~reg0 ; clk_2        ; clk         ; 1.000        ; 0.312      ; 1.569      ;
; -0.225 ; linea[7]  ; V_blank     ; clk_2        ; clk         ; 1.000        ; 0.312      ; 1.569      ;
; -0.205 ; linea[9]  ; VGA_VS~reg0 ; clk_2        ; clk         ; 1.000        ; 0.311      ; 1.548      ;
; -0.205 ; linea[9]  ; V_blank     ; clk_2        ; clk         ; 1.000        ; 0.311      ; 1.548      ;
; -0.204 ; linea[8]  ; VGA_VS~reg0 ; clk_2        ; clk         ; 1.000        ; 0.312      ; 1.548      ;
; -0.204 ; linea[8]  ; V_blank     ; clk_2        ; clk         ; 1.000        ; 0.312      ; 1.548      ;
; -0.199 ; linea[1]  ; VGA_VS~reg0 ; clk_2        ; clk         ; 1.000        ; 0.311      ; 1.542      ;
; -0.199 ; linea[1]  ; V_blank     ; clk_2        ; clk         ; 1.000        ; 0.311      ; 1.542      ;
; -0.190 ; linea[0]  ; VGA_VS~reg0 ; clk_2        ; clk         ; 1.000        ; 0.311      ; 1.533      ;
; -0.190 ; linea[0]  ; V_blank     ; clk_2        ; clk         ; 1.000        ; 0.311      ; 1.533      ;
; -0.190 ; linea[4]  ; VGA_VS~reg0 ; clk_2        ; clk         ; 1.000        ; 0.312      ; 1.534      ;
; -0.190 ; linea[4]  ; V_blank     ; clk_2        ; clk         ; 1.000        ; 0.312      ; 1.534      ;
; -0.181 ; linea[2]  ; VGA_VS~reg0 ; clk_2        ; clk         ; 1.000        ; 0.311      ; 1.524      ;
; -0.181 ; linea[2]  ; V_blank     ; clk_2        ; clk         ; 1.000        ; 0.311      ; 1.524      ;
; 1.971  ; clk_2     ; clk_2       ; clk_2        ; clk         ; 0.500        ; 1.665      ; 0.367      ;
; 2.471  ; clk_2     ; clk_2       ; clk_2        ; clk         ; 1.000        ; 1.665      ; 0.367      ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                 ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; -1.591 ; clk_2     ; clk_2       ; clk_2        ; clk         ; 0.000        ; 1.665      ; 0.367      ;
; -1.091 ; clk_2     ; clk_2       ; clk_2        ; clk         ; -0.500       ; 1.665      ; 0.367      ;
; 0.134  ; linea[0]  ; VGA_VS~reg0 ; clk_2        ; clk         ; 0.000        ; 0.311      ; 0.597      ;
; 0.163  ; linea[4]  ; VGA_VS~reg0 ; clk_2        ; clk         ; 0.000        ; 0.312      ; 0.627      ;
; 0.169  ; linea[9]  ; VGA_VS~reg0 ; clk_2        ; clk         ; 0.000        ; 0.311      ; 0.632      ;
; 0.219  ; linea[2]  ; VGA_VS~reg0 ; clk_2        ; clk         ; 0.000        ; 0.311      ; 0.682      ;
; 0.243  ; linea[1]  ; V_blank     ; clk_2        ; clk         ; 0.000        ; 0.311      ; 0.706      ;
; 0.269  ; linea[8]  ; VGA_VS~reg0 ; clk_2        ; clk         ; 0.000        ; 0.312      ; 0.733      ;
; 0.280  ; linea[1]  ; VGA_VS~reg0 ; clk_2        ; clk         ; 0.000        ; 0.311      ; 0.743      ;
; 0.290  ; linea[7]  ; VGA_VS~reg0 ; clk_2        ; clk         ; 0.000        ; 0.312      ; 0.754      ;
; 0.292  ; linea[9]  ; V_blank     ; clk_2        ; clk         ; 0.000        ; 0.311      ; 0.755      ;
; 0.294  ; linea[3]  ; VGA_VS~reg0 ; clk_2        ; clk         ; 0.000        ; 0.311      ; 0.757      ;
; 0.361  ; linea[6]  ; VGA_VS~reg0 ; clk_2        ; clk         ; 0.000        ; 0.312      ; 0.825      ;
; 0.372  ; linea[2]  ; V_blank     ; clk_2        ; clk         ; 0.000        ; 0.311      ; 0.835      ;
; 0.379  ; linea[3]  ; V_blank     ; clk_2        ; clk         ; 0.000        ; 0.311      ; 0.842      ;
; 0.381  ; linea[0]  ; V_blank     ; clk_2        ; clk         ; 0.000        ; 0.311      ; 0.844      ;
; 0.386  ; linea[5]  ; V_blank     ; clk_2        ; clk         ; 0.000        ; 0.312      ; 0.850      ;
; 0.420  ; linea[5]  ; VGA_VS~reg0 ; clk_2        ; clk         ; 0.000        ; 0.312      ; 0.884      ;
; 0.425  ; linea[6]  ; V_blank     ; clk_2        ; clk         ; 0.000        ; 0.312      ; 0.889      ;
; 0.444  ; linea[8]  ; V_blank     ; clk_2        ; clk         ; 0.000        ; 0.312      ; 0.908      ;
; 0.482  ; linea[7]  ; V_blank     ; clk_2        ; clk         ; 0.000        ; 0.312      ; 0.946      ;
; 0.484  ; linea[4]  ; V_blank     ; clk_2        ; clk         ; 0.000        ; 0.312      ; 0.948      ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_2'                                                                                                                ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; state.a                     ; state.a                     ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; state.b                     ; state.b                     ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; state.c                     ; state.c                     ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; state.d                     ; state.d                     ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 0.367      ;
; 0.243 ; col_int[9]                  ; col_int[9]                  ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 0.395      ;
; 0.249 ; \VGA_horizontal:cont_int[9] ; \VGA_horizontal:cont_int[9] ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 0.401      ;
; 0.356 ; col_int[1]                  ; col_int[1]                  ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 0.508      ;
; 0.356 ; state.b                     ; state.c                     ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 0.508      ;
; 0.358 ; col_int[3]                  ; col_int[3]                  ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; col_int[5]                  ; col_int[5]                  ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 0.510      ;
; 0.361 ; col_int[7]                  ; col_int[7]                  ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; col_int[8]                  ; col_int[8]                  ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 0.513      ;
; 0.364 ; \VGA_horizontal:cont_int[2] ; \VGA_horizontal:cont_int[2] ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; linea[4]                    ; linea[4]                    ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; \VGA_horizontal:cont_int[5] ; \VGA_horizontal:cont_int[5] ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; \VGA_horizontal:cont_int[7] ; \VGA_horizontal:cont_int[7] ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 0.518      ;
; 0.367 ; col_int[0]                  ; col_int[0]                  ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 0.519      ;
; 0.371 ; col_int[2]                  ; col_int[2]                  ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; col_int[4]                  ; col_int[4]                  ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; col_int[6]                  ; col_int[6]                  ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 0.524      ;
; 0.374 ; state.a                     ; state.b                     ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; state.d                     ; state.a                     ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; state.c                     ; state.d                     ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 0.527      ;
; 0.377 ; \VGA_horizontal:cont_int[6] ; \VGA_horizontal:cont_int[6] ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 0.529      ;
; 0.377 ; \VGA_horizontal:cont_int[1] ; \VGA_horizontal:cont_int[1] ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; \VGA_horizontal:cont_int[3] ; \VGA_horizontal:cont_int[3] ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; \VGA_horizontal:cont_int[8] ; \VGA_horizontal:cont_int[8] ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 0.530      ;
; 0.379 ; \VGA_horizontal:cont_int[4] ; \VGA_horizontal:cont_int[4] ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 0.531      ;
; 0.379 ; linea[6]                    ; linea[6]                    ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 0.531      ;
; 0.442 ; linea[5]                    ; linea[5]                    ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 0.594      ;
; 0.445 ; linea[7]                    ; linea[7]                    ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 0.597      ;
; 0.446 ; \VGA_horizontal:cont_int[0] ; \VGA_horizontal:cont_int[0] ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 0.598      ;
; 0.446 ; linea[8]                    ; linea[8]                    ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 0.598      ;
; 0.496 ; col_int[3]                  ; col_int[4]                  ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; col_int[5]                  ; col_int[6]                  ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 0.648      ;
; 0.499 ; col_int[8]                  ; col_int[9]                  ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; col_int[7]                  ; col_int[8]                  ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 0.651      ;
; 0.502 ; \VGA_horizontal:cont_int[2] ; \VGA_horizontal:cont_int[3] ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 0.654      ;
; 0.502 ; linea[4]                    ; linea[5]                    ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 0.654      ;
; 0.504 ; \VGA_horizontal:cont_int[7] ; \VGA_horizontal:cont_int[8] ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 0.656      ;
; 0.507 ; col_int[0]                  ; col_int[1]                  ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 0.659      ;
; 0.511 ; col_int[2]                  ; col_int[3]                  ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; col_int[4]                  ; col_int[5]                  ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; col_int[6]                  ; col_int[7]                  ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 0.664      ;
; 0.517 ; \VGA_horizontal:cont_int[1] ; \VGA_horizontal:cont_int[2] ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 0.669      ;
; 0.517 ; \VGA_horizontal:cont_int[6] ; \VGA_horizontal:cont_int[7] ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 0.669      ;
; 0.518 ; \VGA_horizontal:cont_int[8] ; \VGA_horizontal:cont_int[9] ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 0.670      ;
; 0.518 ; \VGA_horizontal:cont_int[3] ; \VGA_horizontal:cont_int[4] ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 0.670      ;
; 0.519 ; \VGA_horizontal:cont_int[4] ; \VGA_horizontal:cont_int[5] ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 0.671      ;
; 0.519 ; linea[6]                    ; linea[7]                    ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 0.671      ;
; 0.531 ; col_int[3]                  ; col_int[5]                  ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 0.683      ;
; 0.531 ; col_int[5]                  ; col_int[7]                  ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 0.683      ;
; 0.534 ; col_int[7]                  ; col_int[9]                  ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 0.686      ;
; 0.537 ; linea[4]                    ; linea[6]                    ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 0.689      ;
; 0.537 ; \VGA_horizontal:cont_int[2] ; \VGA_horizontal:cont_int[4] ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 0.689      ;
; 0.539 ; \VGA_horizontal:cont_int[7] ; \VGA_horizontal:cont_int[9] ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 0.691      ;
; 0.546 ; col_int[2]                  ; col_int[4]                  ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; col_int[4]                  ; col_int[6]                  ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 0.698      ;
; 0.547 ; col_int[6]                  ; col_int[8]                  ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 0.699      ;
; 0.549 ; col_int[1]                  ; col_int[2]                  ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 0.701      ;
; 0.552 ; \VGA_horizontal:cont_int[1] ; \VGA_horizontal:cont_int[3] ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 0.704      ;
; 0.552 ; \VGA_horizontal:cont_int[6] ; \VGA_horizontal:cont_int[8] ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 0.704      ;
; 0.553 ; \VGA_horizontal:cont_int[3] ; \VGA_horizontal:cont_int[5] ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 0.705      ;
; 0.558 ; \VGA_horizontal:cont_int[5] ; \VGA_horizontal:cont_int[6] ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 0.710      ;
; 0.561 ; \VGA_horizontal:cont_int[5] ; state.a                     ; clk_2        ; clk_2       ; 0.000        ; -0.002     ; 0.711      ;
; 0.561 ; \VGA_horizontal:cont_int[5] ; state.d                     ; clk_2        ; clk_2       ; 0.000        ; -0.002     ; 0.711      ;
; 0.566 ; col_int[3]                  ; col_int[6]                  ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 0.718      ;
; 0.566 ; col_int[5]                  ; col_int[8]                  ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 0.718      ;
; 0.572 ; linea[4]                    ; linea[7]                    ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 0.724      ;
; 0.572 ; \VGA_horizontal:cont_int[2] ; \VGA_horizontal:cont_int[5] ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 0.724      ;
; 0.580 ; linea[5]                    ; linea[6]                    ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 0.732      ;
; 0.581 ; col_int[2]                  ; col_int[5]                  ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 0.733      ;
; 0.581 ; col_int[4]                  ; col_int[7]                  ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 0.733      ;
; 0.582 ; col_int[6]                  ; col_int[9]                  ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 0.734      ;
; 0.584 ; col_int[1]                  ; col_int[3]                  ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 0.736      ;
; 0.586 ; \VGA_horizontal:cont_int[0] ; \VGA_horizontal:cont_int[1] ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 0.738      ;
; 0.587 ; \VGA_horizontal:cont_int[1] ; \VGA_horizontal:cont_int[4] ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 0.739      ;
; 0.587 ; \VGA_horizontal:cont_int[6] ; \VGA_horizontal:cont_int[9] ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 0.739      ;
; 0.593 ; \VGA_horizontal:cont_int[5] ; \VGA_horizontal:cont_int[7] ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 0.745      ;
; 0.601 ; col_int[0]                  ; col_int[2]                  ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 0.753      ;
; 0.601 ; col_int[3]                  ; col_int[7]                  ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 0.753      ;
; 0.601 ; col_int[5]                  ; col_int[9]                  ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 0.753      ;
; 0.603 ; linea[3]                    ; linea[4]                    ; clk_2        ; clk_2       ; 0.000        ; -0.001     ; 0.754      ;
; 0.613 ; linea[6]                    ; linea[8]                    ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 0.765      ;
; 0.613 ; \VGA_horizontal:cont_int[4] ; \VGA_horizontal:cont_int[6] ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 0.765      ;
; 0.615 ; linea[5]                    ; linea[7]                    ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 0.767      ;
; 0.616 ; col_int[2]                  ; col_int[6]                  ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 0.768      ;
; 0.616 ; col_int[4]                  ; col_int[8]                  ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 0.768      ;
; 0.619 ; col_int[1]                  ; col_int[4]                  ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 0.771      ;
; 0.621 ; \VGA_horizontal:cont_int[0] ; \VGA_horizontal:cont_int[2] ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 0.773      ;
; 0.622 ; \VGA_horizontal:cont_int[9] ; state.c                     ; clk_2        ; clk_2       ; 0.000        ; -0.002     ; 0.772      ;
; 0.622 ; \VGA_horizontal:cont_int[1] ; \VGA_horizontal:cont_int[5] ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 0.774      ;
; 0.628 ; \VGA_horizontal:cont_int[5] ; \VGA_horizontal:cont_int[8] ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 0.780      ;
; 0.635 ; linea[2]                    ; linea[4]                    ; clk_2        ; clk_2       ; 0.000        ; -0.001     ; 0.786      ;
; 0.636 ; \VGA_horizontal:cont_int[5] ; state.b                     ; clk_2        ; clk_2       ; 0.000        ; -0.002     ; 0.786      ;
; 0.636 ; col_int[0]                  ; col_int[3]                  ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 0.788      ;
; 0.636 ; col_int[3]                  ; col_int[8]                  ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 0.788      ;
; 0.636 ; \VGA_horizontal:cont_int[7] ; state.c                     ; clk_2        ; clk_2       ; 0.000        ; -0.002     ; 0.786      ;
; 0.638 ; linea[3]                    ; linea[5]                    ; clk_2        ; clk_2       ; 0.000        ; -0.001     ; 0.789      ;
; 0.639 ; linea[7]                    ; linea[8]                    ; clk_2        ; clk_2       ; 0.000        ; 0.000      ; 0.791      ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; VGA_VS~reg0          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; VGA_VS~reg0          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; V_blank              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; V_blank              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_2                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_2                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; VGA_VS~reg0|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; VGA_VS~reg0|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; V_blank|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; V_blank|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_2|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_2|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+-------+------------+----------------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_2'                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_2 ; Rise       ; \VGA_horizontal:cont_int[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_2 ; Rise       ; \VGA_horizontal:cont_int[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_2 ; Rise       ; \VGA_horizontal:cont_int[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_2 ; Rise       ; \VGA_horizontal:cont_int[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_2 ; Rise       ; \VGA_horizontal:cont_int[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_2 ; Rise       ; \VGA_horizontal:cont_int[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_2 ; Rise       ; \VGA_horizontal:cont_int[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_2 ; Rise       ; \VGA_horizontal:cont_int[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_2 ; Rise       ; \VGA_horizontal:cont_int[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_2 ; Rise       ; \VGA_horizontal:cont_int[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_2 ; Rise       ; \VGA_horizontal:cont_int[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_2 ; Rise       ; \VGA_horizontal:cont_int[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_2 ; Rise       ; \VGA_horizontal:cont_int[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_2 ; Rise       ; \VGA_horizontal:cont_int[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_2 ; Rise       ; \VGA_horizontal:cont_int[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_2 ; Rise       ; \VGA_horizontal:cont_int[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_2 ; Rise       ; \VGA_horizontal:cont_int[8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_2 ; Rise       ; \VGA_horizontal:cont_int[8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_2 ; Rise       ; \VGA_horizontal:cont_int[9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_2 ; Rise       ; \VGA_horizontal:cont_int[9] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_2 ; Fall       ; azul_reg[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_2 ; Fall       ; azul_reg[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_2 ; Fall       ; azul_reg[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_2 ; Fall       ; azul_reg[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_2 ; Fall       ; azul_reg[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_2 ; Fall       ; azul_reg[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_2 ; Fall       ; azul_reg[3]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_2 ; Fall       ; azul_reg[3]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_2 ; Fall       ; azul_reg[4]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_2 ; Fall       ; azul_reg[4]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_2 ; Fall       ; azul_reg[5]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_2 ; Fall       ; azul_reg[5]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_2 ; Fall       ; azul_reg[6]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_2 ; Fall       ; azul_reg[6]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_2 ; Fall       ; azul_reg[7]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_2 ; Fall       ; azul_reg[7]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_2 ; Rise       ; col_int[0]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_2 ; Rise       ; col_int[0]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_2 ; Rise       ; col_int[1]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_2 ; Rise       ; col_int[1]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_2 ; Rise       ; col_int[2]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_2 ; Rise       ; col_int[2]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_2 ; Rise       ; col_int[3]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_2 ; Rise       ; col_int[3]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_2 ; Rise       ; col_int[4]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_2 ; Rise       ; col_int[4]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_2 ; Rise       ; col_int[5]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_2 ; Rise       ; col_int[5]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_2 ; Rise       ; col_int[6]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_2 ; Rise       ; col_int[6]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_2 ; Rise       ; col_int[7]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_2 ; Rise       ; col_int[7]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_2 ; Rise       ; col_int[8]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_2 ; Rise       ; col_int[8]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_2 ; Rise       ; col_int[9]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_2 ; Rise       ; col_int[9]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_2 ; Rise       ; linea[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_2 ; Rise       ; linea[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_2 ; Rise       ; linea[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_2 ; Rise       ; linea[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_2 ; Rise       ; linea[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_2 ; Rise       ; linea[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_2 ; Rise       ; linea[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_2 ; Rise       ; linea[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_2 ; Rise       ; linea[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_2 ; Rise       ; linea[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_2 ; Rise       ; linea[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_2 ; Rise       ; linea[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_2 ; Rise       ; linea[6]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_2 ; Rise       ; linea[6]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_2 ; Rise       ; linea[7]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_2 ; Rise       ; linea[7]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_2 ; Rise       ; linea[8]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_2 ; Rise       ; linea[8]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_2 ; Rise       ; linea[9]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_2 ; Rise       ; linea[9]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_2 ; Fall       ; rojo_reg[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_2 ; Fall       ; rojo_reg[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_2 ; Fall       ; rojo_reg[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_2 ; Fall       ; rojo_reg[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_2 ; Fall       ; rojo_reg[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_2 ; Fall       ; rojo_reg[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_2 ; Fall       ; rojo_reg[3]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_2 ; Fall       ; rojo_reg[3]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_2 ; Fall       ; rojo_reg[4]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_2 ; Fall       ; rojo_reg[4]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_2 ; Fall       ; rojo_reg[5]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_2 ; Fall       ; rojo_reg[5]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_2 ; Fall       ; rojo_reg[6]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_2 ; Fall       ; rojo_reg[6]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_2 ; Fall       ; rojo_reg[7]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_2 ; Fall       ; rojo_reg[7]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_2 ; Rise       ; state.a                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_2 ; Rise       ; state.a                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_2 ; Rise       ; state.b                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_2 ; Rise       ; state.b                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_2 ; Rise       ; state.c                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_2 ; Rise       ; state.c                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_2 ; Rise       ; state.d                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_2 ; Rise       ; state.d                     ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; reset        ; clk_2      ; 0.103  ; 0.103  ; Rise       ; clk_2           ;
; azul_in[*]   ; clk_2      ; 2.049  ; 2.049  ; Fall       ; clk_2           ;
;  azul_in[0]  ; clk_2      ; 2.049  ; 2.049  ; Fall       ; clk_2           ;
;  azul_in[1]  ; clk_2      ; 2.005  ; 2.005  ; Fall       ; clk_2           ;
;  azul_in[2]  ; clk_2      ; 2.010  ; 2.010  ; Fall       ; clk_2           ;
;  azul_in[3]  ; clk_2      ; 2.016  ; 2.016  ; Fall       ; clk_2           ;
;  azul_in[4]  ; clk_2      ; 1.923  ; 1.923  ; Fall       ; clk_2           ;
;  azul_in[5]  ; clk_2      ; 2.028  ; 2.028  ; Fall       ; clk_2           ;
;  azul_in[6]  ; clk_2      ; 1.930  ; 1.930  ; Fall       ; clk_2           ;
;  azul_in[7]  ; clk_2      ; 2.023  ; 2.023  ; Fall       ; clk_2           ;
; rojo_in[*]   ; clk_2      ; 2.053  ; 2.053  ; Fall       ; clk_2           ;
;  rojo_in[0]  ; clk_2      ; -0.453 ; -0.453 ; Fall       ; clk_2           ;
;  rojo_in[1]  ; clk_2      ; -0.458 ; -0.458 ; Fall       ; clk_2           ;
;  rojo_in[2]  ; clk_2      ; 1.904  ; 1.904  ; Fall       ; clk_2           ;
;  rojo_in[3]  ; clk_2      ; 2.011  ; 2.011  ; Fall       ; clk_2           ;
;  rojo_in[4]  ; clk_2      ; 2.053  ; 2.053  ; Fall       ; clk_2           ;
;  rojo_in[5]  ; clk_2      ; 1.988  ; 1.988  ; Fall       ; clk_2           ;
;  rojo_in[6]  ; clk_2      ; 2.039  ; 2.039  ; Fall       ; clk_2           ;
;  rojo_in[7]  ; clk_2      ; 1.893  ; 1.893  ; Fall       ; clk_2           ;
; verde_in[*]  ; clk_2      ; 2.039  ; 2.039  ; Fall       ; clk_2           ;
;  verde_in[0] ; clk_2      ; 2.029  ; 2.029  ; Fall       ; clk_2           ;
;  verde_in[1] ; clk_2      ; 2.009  ; 2.009  ; Fall       ; clk_2           ;
;  verde_in[2] ; clk_2      ; 2.018  ; 2.018  ; Fall       ; clk_2           ;
;  verde_in[3] ; clk_2      ; 2.039  ; 2.039  ; Fall       ; clk_2           ;
;  verde_in[4] ; clk_2      ; 2.013  ; 2.013  ; Fall       ; clk_2           ;
;  verde_in[5] ; clk_2      ; 2.000  ; 2.000  ; Fall       ; clk_2           ;
;  verde_in[6] ; clk_2      ; 2.029  ; 2.029  ; Fall       ; clk_2           ;
;  verde_in[7] ; clk_2      ; 1.895  ; 1.895  ; Fall       ; clk_2           ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; reset        ; clk_2      ; 0.017  ; 0.017  ; Rise       ; clk_2           ;
; azul_in[*]   ; clk_2      ; -1.803 ; -1.803 ; Fall       ; clk_2           ;
;  azul_in[0]  ; clk_2      ; -1.929 ; -1.929 ; Fall       ; clk_2           ;
;  azul_in[1]  ; clk_2      ; -1.885 ; -1.885 ; Fall       ; clk_2           ;
;  azul_in[2]  ; clk_2      ; -1.890 ; -1.890 ; Fall       ; clk_2           ;
;  azul_in[3]  ; clk_2      ; -1.896 ; -1.896 ; Fall       ; clk_2           ;
;  azul_in[4]  ; clk_2      ; -1.803 ; -1.803 ; Fall       ; clk_2           ;
;  azul_in[5]  ; clk_2      ; -1.908 ; -1.908 ; Fall       ; clk_2           ;
;  azul_in[6]  ; clk_2      ; -1.810 ; -1.810 ; Fall       ; clk_2           ;
;  azul_in[7]  ; clk_2      ; -1.903 ; -1.903 ; Fall       ; clk_2           ;
; rojo_in[*]   ; clk_2      ; 0.578  ; 0.578  ; Fall       ; clk_2           ;
;  rojo_in[0]  ; clk_2      ; 0.573  ; 0.573  ; Fall       ; clk_2           ;
;  rojo_in[1]  ; clk_2      ; 0.578  ; 0.578  ; Fall       ; clk_2           ;
;  rojo_in[2]  ; clk_2      ; -1.784 ; -1.784 ; Fall       ; clk_2           ;
;  rojo_in[3]  ; clk_2      ; -1.891 ; -1.891 ; Fall       ; clk_2           ;
;  rojo_in[4]  ; clk_2      ; -1.933 ; -1.933 ; Fall       ; clk_2           ;
;  rojo_in[5]  ; clk_2      ; -1.868 ; -1.868 ; Fall       ; clk_2           ;
;  rojo_in[6]  ; clk_2      ; -1.919 ; -1.919 ; Fall       ; clk_2           ;
;  rojo_in[7]  ; clk_2      ; -1.773 ; -1.773 ; Fall       ; clk_2           ;
; verde_in[*]  ; clk_2      ; -1.775 ; -1.775 ; Fall       ; clk_2           ;
;  verde_in[0] ; clk_2      ; -1.909 ; -1.909 ; Fall       ; clk_2           ;
;  verde_in[1] ; clk_2      ; -1.889 ; -1.889 ; Fall       ; clk_2           ;
;  verde_in[2] ; clk_2      ; -1.898 ; -1.898 ; Fall       ; clk_2           ;
;  verde_in[3] ; clk_2      ; -1.919 ; -1.919 ; Fall       ; clk_2           ;
;  verde_in[4] ; clk_2      ; -1.893 ; -1.893 ; Fall       ; clk_2           ;
;  verde_in[5] ; clk_2      ; -1.880 ; -1.880 ; Fall       ; clk_2           ;
;  verde_in[6] ; clk_2      ; -1.909 ; -1.909 ; Fall       ; clk_2           ;
;  verde_in[7] ; clk_2      ; -1.775 ; -1.775 ; Fall       ; clk_2           ;
+--------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; VGA_Blank     ; clk        ; 4.036 ; 4.036 ; Rise       ; clk             ;
; VGA_VS        ; clk        ; 3.674 ; 3.674 ; Rise       ; clk             ;
; v_blank_sim   ; clk        ; 3.715 ; 3.715 ; Rise       ; clk             ;
; VGA_Blank     ; clk_2      ; 3.894 ; 3.894 ; Rise       ; clk_2           ;
; VGA_HS        ; clk_2      ; 3.210 ; 3.210 ; Rise       ; clk_2           ;
; VGA_clk       ; clk_2      ; 1.808 ;       ; Rise       ; clk_2           ;
; columna[*]    ; clk_2      ; 3.254 ; 3.254 ; Rise       ; clk_2           ;
;  columna[0]   ; clk_2      ; 3.249 ; 3.249 ; Rise       ; clk_2           ;
;  columna[1]   ; clk_2      ; 3.248 ; 3.248 ; Rise       ; clk_2           ;
;  columna[2]   ; clk_2      ; 3.254 ; 3.254 ; Rise       ; clk_2           ;
;  columna[3]   ; clk_2      ; 3.241 ; 3.241 ; Rise       ; clk_2           ;
;  columna[4]   ; clk_2      ; 3.115 ; 3.115 ; Rise       ; clk_2           ;
;  columna[5]   ; clk_2      ; 3.252 ; 3.252 ; Rise       ; clk_2           ;
;  columna[6]   ; clk_2      ; 3.242 ; 3.242 ; Rise       ; clk_2           ;
;  columna[7]   ; clk_2      ; 3.251 ; 3.251 ; Rise       ; clk_2           ;
;  columna[8]   ; clk_2      ; 3.105 ; 3.105 ; Rise       ; clk_2           ;
;  columna[9]   ; clk_2      ; 3.109 ; 3.109 ; Rise       ; clk_2           ;
; fila[*]       ; clk_2      ; 3.464 ; 3.464 ; Rise       ; clk_2           ;
;  fila[0]      ; clk_2      ; 3.270 ; 3.270 ; Rise       ; clk_2           ;
;  fila[1]      ; clk_2      ; 3.450 ; 3.450 ; Rise       ; clk_2           ;
;  fila[2]      ; clk_2      ; 3.358 ; 3.358 ; Rise       ; clk_2           ;
;  fila[3]      ; clk_2      ; 3.271 ; 3.271 ; Rise       ; clk_2           ;
;  fila[4]      ; clk_2      ; 3.464 ; 3.464 ; Rise       ; clk_2           ;
;  fila[5]      ; clk_2      ; 3.371 ; 3.371 ; Rise       ; clk_2           ;
;  fila[6]      ; clk_2      ; 3.280 ; 3.280 ; Rise       ; clk_2           ;
;  fila[7]      ; clk_2      ; 3.290 ; 3.290 ; Rise       ; clk_2           ;
;  fila[8]      ; clk_2      ; 3.259 ; 3.259 ; Rise       ; clk_2           ;
;  fila[9]      ; clk_2      ; 3.360 ; 3.360 ; Rise       ; clk_2           ;
; h_blank_sim   ; clk_2      ; 3.346 ; 3.346 ; Rise       ; clk_2           ;
; VGA_clk       ; clk_2      ;       ; 1.808 ; Fall       ; clk_2           ;
; azul_out[*]   ; clk_2      ; 3.342 ; 3.342 ; Fall       ; clk_2           ;
;  azul_out[2]  ; clk_2      ; 3.342 ; 3.342 ; Fall       ; clk_2           ;
;  azul_out[3]  ; clk_2      ; 3.334 ; 3.334 ; Fall       ; clk_2           ;
;  azul_out[4]  ; clk_2      ; 3.322 ; 3.322 ; Fall       ; clk_2           ;
;  azul_out[5]  ; clk_2      ; 3.312 ; 3.312 ; Fall       ; clk_2           ;
;  azul_out[6]  ; clk_2      ; 3.126 ; 3.126 ; Fall       ; clk_2           ;
;  azul_out[7]  ; clk_2      ; 3.323 ; 3.323 ; Fall       ; clk_2           ;
;  azul_out[8]  ; clk_2      ; 3.158 ; 3.158 ; Fall       ; clk_2           ;
;  azul_out[9]  ; clk_2      ; 3.320 ; 3.320 ; Fall       ; clk_2           ;
; rojo_out[*]   ; clk_2      ; 3.344 ; 3.344 ; Fall       ; clk_2           ;
;  rojo_out[2]  ; clk_2      ; 3.344 ; 3.344 ; Fall       ; clk_2           ;
;  rojo_out[3]  ; clk_2      ; 3.344 ; 3.344 ; Fall       ; clk_2           ;
;  rojo_out[4]  ; clk_2      ; 3.174 ; 3.174 ; Fall       ; clk_2           ;
;  rojo_out[5]  ; clk_2      ; 3.322 ; 3.322 ; Fall       ; clk_2           ;
;  rojo_out[6]  ; clk_2      ; 3.327 ; 3.327 ; Fall       ; clk_2           ;
;  rojo_out[7]  ; clk_2      ; 3.304 ; 3.304 ; Fall       ; clk_2           ;
;  rojo_out[8]  ; clk_2      ; 3.301 ; 3.301 ; Fall       ; clk_2           ;
;  rojo_out[9]  ; clk_2      ; 3.120 ; 3.120 ; Fall       ; clk_2           ;
; verde_out[*]  ; clk_2      ; 3.343 ; 3.343 ; Fall       ; clk_2           ;
;  verde_out[2] ; clk_2      ; 3.321 ; 3.321 ; Fall       ; clk_2           ;
;  verde_out[3] ; clk_2      ; 3.342 ; 3.342 ; Fall       ; clk_2           ;
;  verde_out[4] ; clk_2      ; 3.330 ; 3.330 ; Fall       ; clk_2           ;
;  verde_out[5] ; clk_2      ; 3.302 ; 3.302 ; Fall       ; clk_2           ;
;  verde_out[6] ; clk_2      ; 3.324 ; 3.324 ; Fall       ; clk_2           ;
;  verde_out[7] ; clk_2      ; 3.343 ; 3.343 ; Fall       ; clk_2           ;
;  verde_out[8] ; clk_2      ; 3.288 ; 3.288 ; Fall       ; clk_2           ;
;  verde_out[9] ; clk_2      ; 3.149 ; 3.149 ; Fall       ; clk_2           ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; VGA_Blank     ; clk        ; 4.036 ; 4.036 ; Rise       ; clk             ;
; VGA_VS        ; clk        ; 3.674 ; 3.674 ; Rise       ; clk             ;
; v_blank_sim   ; clk        ; 3.715 ; 3.715 ; Rise       ; clk             ;
; VGA_Blank     ; clk_2      ; 3.894 ; 3.894 ; Rise       ; clk_2           ;
; VGA_HS        ; clk_2      ; 3.210 ; 3.210 ; Rise       ; clk_2           ;
; VGA_clk       ; clk_2      ; 1.808 ;       ; Rise       ; clk_2           ;
; columna[*]    ; clk_2      ; 3.105 ; 3.105 ; Rise       ; clk_2           ;
;  columna[0]   ; clk_2      ; 3.249 ; 3.249 ; Rise       ; clk_2           ;
;  columna[1]   ; clk_2      ; 3.248 ; 3.248 ; Rise       ; clk_2           ;
;  columna[2]   ; clk_2      ; 3.254 ; 3.254 ; Rise       ; clk_2           ;
;  columna[3]   ; clk_2      ; 3.241 ; 3.241 ; Rise       ; clk_2           ;
;  columna[4]   ; clk_2      ; 3.115 ; 3.115 ; Rise       ; clk_2           ;
;  columna[5]   ; clk_2      ; 3.252 ; 3.252 ; Rise       ; clk_2           ;
;  columna[6]   ; clk_2      ; 3.242 ; 3.242 ; Rise       ; clk_2           ;
;  columna[7]   ; clk_2      ; 3.251 ; 3.251 ; Rise       ; clk_2           ;
;  columna[8]   ; clk_2      ; 3.105 ; 3.105 ; Rise       ; clk_2           ;
;  columna[9]   ; clk_2      ; 3.109 ; 3.109 ; Rise       ; clk_2           ;
; fila[*]       ; clk_2      ; 3.259 ; 3.259 ; Rise       ; clk_2           ;
;  fila[0]      ; clk_2      ; 3.270 ; 3.270 ; Rise       ; clk_2           ;
;  fila[1]      ; clk_2      ; 3.450 ; 3.450 ; Rise       ; clk_2           ;
;  fila[2]      ; clk_2      ; 3.358 ; 3.358 ; Rise       ; clk_2           ;
;  fila[3]      ; clk_2      ; 3.271 ; 3.271 ; Rise       ; clk_2           ;
;  fila[4]      ; clk_2      ; 3.464 ; 3.464 ; Rise       ; clk_2           ;
;  fila[5]      ; clk_2      ; 3.371 ; 3.371 ; Rise       ; clk_2           ;
;  fila[6]      ; clk_2      ; 3.280 ; 3.280 ; Rise       ; clk_2           ;
;  fila[7]      ; clk_2      ; 3.290 ; 3.290 ; Rise       ; clk_2           ;
;  fila[8]      ; clk_2      ; 3.259 ; 3.259 ; Rise       ; clk_2           ;
;  fila[9]      ; clk_2      ; 3.360 ; 3.360 ; Rise       ; clk_2           ;
; h_blank_sim   ; clk_2      ; 3.346 ; 3.346 ; Rise       ; clk_2           ;
; VGA_clk       ; clk_2      ;       ; 1.808 ; Fall       ; clk_2           ;
; azul_out[*]   ; clk_2      ; 3.126 ; 3.126 ; Fall       ; clk_2           ;
;  azul_out[2]  ; clk_2      ; 3.342 ; 3.342 ; Fall       ; clk_2           ;
;  azul_out[3]  ; clk_2      ; 3.334 ; 3.334 ; Fall       ; clk_2           ;
;  azul_out[4]  ; clk_2      ; 3.322 ; 3.322 ; Fall       ; clk_2           ;
;  azul_out[5]  ; clk_2      ; 3.312 ; 3.312 ; Fall       ; clk_2           ;
;  azul_out[6]  ; clk_2      ; 3.126 ; 3.126 ; Fall       ; clk_2           ;
;  azul_out[7]  ; clk_2      ; 3.323 ; 3.323 ; Fall       ; clk_2           ;
;  azul_out[8]  ; clk_2      ; 3.158 ; 3.158 ; Fall       ; clk_2           ;
;  azul_out[9]  ; clk_2      ; 3.320 ; 3.320 ; Fall       ; clk_2           ;
; rojo_out[*]   ; clk_2      ; 3.120 ; 3.120 ; Fall       ; clk_2           ;
;  rojo_out[2]  ; clk_2      ; 3.344 ; 3.344 ; Fall       ; clk_2           ;
;  rojo_out[3]  ; clk_2      ; 3.344 ; 3.344 ; Fall       ; clk_2           ;
;  rojo_out[4]  ; clk_2      ; 3.174 ; 3.174 ; Fall       ; clk_2           ;
;  rojo_out[5]  ; clk_2      ; 3.322 ; 3.322 ; Fall       ; clk_2           ;
;  rojo_out[6]  ; clk_2      ; 3.327 ; 3.327 ; Fall       ; clk_2           ;
;  rojo_out[7]  ; clk_2      ; 3.304 ; 3.304 ; Fall       ; clk_2           ;
;  rojo_out[8]  ; clk_2      ; 3.301 ; 3.301 ; Fall       ; clk_2           ;
;  rojo_out[9]  ; clk_2      ; 3.120 ; 3.120 ; Fall       ; clk_2           ;
; verde_out[*]  ; clk_2      ; 3.149 ; 3.149 ; Fall       ; clk_2           ;
;  verde_out[2] ; clk_2      ; 3.321 ; 3.321 ; Fall       ; clk_2           ;
;  verde_out[3] ; clk_2      ; 3.342 ; 3.342 ; Fall       ; clk_2           ;
;  verde_out[4] ; clk_2      ; 3.330 ; 3.330 ; Fall       ; clk_2           ;
;  verde_out[5] ; clk_2      ; 3.302 ; 3.302 ; Fall       ; clk_2           ;
;  verde_out[6] ; clk_2      ; 3.324 ; 3.324 ; Fall       ; clk_2           ;
;  verde_out[7] ; clk_2      ; 3.343 ; 3.343 ; Fall       ; clk_2           ;
;  verde_out[8] ; clk_2      ; 3.288 ; 3.288 ; Fall       ; clk_2           ;
;  verde_out[9] ; clk_2      ; 3.149 ; 3.149 ; Fall       ; clk_2           ;
+---------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+---------+--------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack ; -3.062  ; -2.548 ; N/A      ; N/A     ; -1.380              ;
;  clk             ; -1.990  ; -2.548 ; N/A      ; N/A     ; -1.380              ;
;  clk_2           ; -3.062  ; 0.215  ; N/A      ; N/A     ; -0.500              ;
; Design-wide TNS  ; -90.415 ; -2.548 ; 0.0      ; 0.0     ; -62.38              ;
;  clk             ; -3.980  ; -2.548 ; N/A      ; N/A     ; -4.380              ;
;  clk_2           ; -86.435 ; 0.000  ; N/A      ; N/A     ; -58.000             ;
+------------------+---------+--------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; reset        ; clk_2      ; 0.448  ; 0.448  ; Rise       ; clk_2           ;
; azul_in[*]   ; clk_2      ; 3.706  ; 3.706  ; Fall       ; clk_2           ;
;  azul_in[0]  ; clk_2      ; 3.706  ; 3.706  ; Fall       ; clk_2           ;
;  azul_in[1]  ; clk_2      ; 3.661  ; 3.661  ; Fall       ; clk_2           ;
;  azul_in[2]  ; clk_2      ; 3.677  ; 3.677  ; Fall       ; clk_2           ;
;  azul_in[3]  ; clk_2      ; 3.678  ; 3.678  ; Fall       ; clk_2           ;
;  azul_in[4]  ; clk_2      ; 3.386  ; 3.386  ; Fall       ; clk_2           ;
;  azul_in[5]  ; clk_2      ; 3.686  ; 3.686  ; Fall       ; clk_2           ;
;  azul_in[6]  ; clk_2      ; 3.389  ; 3.389  ; Fall       ; clk_2           ;
;  azul_in[7]  ; clk_2      ; 3.686  ; 3.686  ; Fall       ; clk_2           ;
; rojo_in[*]   ; clk_2      ; 3.714  ; 3.714  ; Fall       ; clk_2           ;
;  rojo_in[0]  ; clk_2      ; -0.363 ; -0.363 ; Fall       ; clk_2           ;
;  rojo_in[1]  ; clk_2      ; -0.367 ; -0.367 ; Fall       ; clk_2           ;
;  rojo_in[2]  ; clk_2      ; 3.331  ; 3.331  ; Fall       ; clk_2           ;
;  rojo_in[3]  ; clk_2      ; 3.669  ; 3.669  ; Fall       ; clk_2           ;
;  rojo_in[4]  ; clk_2      ; 3.714  ; 3.714  ; Fall       ; clk_2           ;
;  rojo_in[5]  ; clk_2      ; 3.648  ; 3.648  ; Fall       ; clk_2           ;
;  rojo_in[6]  ; clk_2      ; 3.701  ; 3.701  ; Fall       ; clk_2           ;
;  rojo_in[7]  ; clk_2      ; 3.352  ; 3.352  ; Fall       ; clk_2           ;
; verde_in[*]  ; clk_2      ; 3.701  ; 3.701  ; Fall       ; clk_2           ;
;  verde_in[0] ; clk_2      ; 3.687  ; 3.687  ; Fall       ; clk_2           ;
;  verde_in[1] ; clk_2      ; 3.666  ; 3.666  ; Fall       ; clk_2           ;
;  verde_in[2] ; clk_2      ; 3.676  ; 3.676  ; Fall       ; clk_2           ;
;  verde_in[3] ; clk_2      ; 3.701  ; 3.701  ; Fall       ; clk_2           ;
;  verde_in[4] ; clk_2      ; 3.674  ; 3.674  ; Fall       ; clk_2           ;
;  verde_in[5] ; clk_2      ; 3.664  ; 3.664  ; Fall       ; clk_2           ;
;  verde_in[6] ; clk_2      ; 3.689  ; 3.689  ; Fall       ; clk_2           ;
;  verde_in[7] ; clk_2      ; 3.352  ; 3.352  ; Fall       ; clk_2           ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; reset        ; clk_2      ; 0.017  ; 0.017  ; Rise       ; clk_2           ;
; azul_in[*]   ; clk_2      ; -1.803 ; -1.803 ; Fall       ; clk_2           ;
;  azul_in[0]  ; clk_2      ; -1.929 ; -1.929 ; Fall       ; clk_2           ;
;  azul_in[1]  ; clk_2      ; -1.885 ; -1.885 ; Fall       ; clk_2           ;
;  azul_in[2]  ; clk_2      ; -1.890 ; -1.890 ; Fall       ; clk_2           ;
;  azul_in[3]  ; clk_2      ; -1.896 ; -1.896 ; Fall       ; clk_2           ;
;  azul_in[4]  ; clk_2      ; -1.803 ; -1.803 ; Fall       ; clk_2           ;
;  azul_in[5]  ; clk_2      ; -1.908 ; -1.908 ; Fall       ; clk_2           ;
;  azul_in[6]  ; clk_2      ; -1.810 ; -1.810 ; Fall       ; clk_2           ;
;  azul_in[7]  ; clk_2      ; -1.903 ; -1.903 ; Fall       ; clk_2           ;
; rojo_in[*]   ; clk_2      ; 0.597  ; 0.597  ; Fall       ; clk_2           ;
;  rojo_in[0]  ; clk_2      ; 0.593  ; 0.593  ; Fall       ; clk_2           ;
;  rojo_in[1]  ; clk_2      ; 0.597  ; 0.597  ; Fall       ; clk_2           ;
;  rojo_in[2]  ; clk_2      ; -1.784 ; -1.784 ; Fall       ; clk_2           ;
;  rojo_in[3]  ; clk_2      ; -1.891 ; -1.891 ; Fall       ; clk_2           ;
;  rojo_in[4]  ; clk_2      ; -1.933 ; -1.933 ; Fall       ; clk_2           ;
;  rojo_in[5]  ; clk_2      ; -1.868 ; -1.868 ; Fall       ; clk_2           ;
;  rojo_in[6]  ; clk_2      ; -1.919 ; -1.919 ; Fall       ; clk_2           ;
;  rojo_in[7]  ; clk_2      ; -1.773 ; -1.773 ; Fall       ; clk_2           ;
; verde_in[*]  ; clk_2      ; -1.775 ; -1.775 ; Fall       ; clk_2           ;
;  verde_in[0] ; clk_2      ; -1.909 ; -1.909 ; Fall       ; clk_2           ;
;  verde_in[1] ; clk_2      ; -1.889 ; -1.889 ; Fall       ; clk_2           ;
;  verde_in[2] ; clk_2      ; -1.898 ; -1.898 ; Fall       ; clk_2           ;
;  verde_in[3] ; clk_2      ; -1.919 ; -1.919 ; Fall       ; clk_2           ;
;  verde_in[4] ; clk_2      ; -1.893 ; -1.893 ; Fall       ; clk_2           ;
;  verde_in[5] ; clk_2      ; -1.880 ; -1.880 ; Fall       ; clk_2           ;
;  verde_in[6] ; clk_2      ; -1.909 ; -1.909 ; Fall       ; clk_2           ;
;  verde_in[7] ; clk_2      ; -1.775 ; -1.775 ; Fall       ; clk_2           ;
+--------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; VGA_Blank     ; clk        ; 7.269 ; 7.269 ; Rise       ; clk             ;
; VGA_VS        ; clk        ; 6.400 ; 6.400 ; Rise       ; clk             ;
; v_blank_sim   ; clk        ; 6.596 ; 6.596 ; Rise       ; clk             ;
; VGA_Blank     ; clk_2      ; 7.114 ; 7.114 ; Rise       ; clk_2           ;
; VGA_HS        ; clk_2      ; 5.719 ; 5.719 ; Rise       ; clk_2           ;
; VGA_clk       ; clk_2      ; 3.459 ;       ; Rise       ; clk_2           ;
; columna[*]    ; clk_2      ; 5.818 ; 5.818 ; Rise       ; clk_2           ;
;  columna[0]   ; clk_2      ; 5.805 ; 5.805 ; Rise       ; clk_2           ;
;  columna[1]   ; clk_2      ; 5.818 ; 5.818 ; Rise       ; clk_2           ;
;  columna[2]   ; clk_2      ; 5.816 ; 5.816 ; Rise       ; clk_2           ;
;  columna[3]   ; clk_2      ; 5.798 ; 5.798 ; Rise       ; clk_2           ;
;  columna[4]   ; clk_2      ; 5.515 ; 5.515 ; Rise       ; clk_2           ;
;  columna[5]   ; clk_2      ; 5.814 ; 5.814 ; Rise       ; clk_2           ;
;  columna[6]   ; clk_2      ; 5.802 ; 5.802 ; Rise       ; clk_2           ;
;  columna[7]   ; clk_2      ; 5.809 ; 5.809 ; Rise       ; clk_2           ;
;  columna[8]   ; clk_2      ; 5.505 ; 5.505 ; Rise       ; clk_2           ;
;  columna[9]   ; clk_2      ; 5.517 ; 5.517 ; Rise       ; clk_2           ;
; fila[*]       ; clk_2      ; 6.110 ; 6.110 ; Rise       ; clk_2           ;
;  fila[0]      ; clk_2      ; 5.784 ; 5.784 ; Rise       ; clk_2           ;
;  fila[1]      ; clk_2      ; 6.088 ; 6.088 ; Rise       ; clk_2           ;
;  fila[2]      ; clk_2      ; 5.903 ; 5.903 ; Rise       ; clk_2           ;
;  fila[3]      ; clk_2      ; 5.785 ; 5.785 ; Rise       ; clk_2           ;
;  fila[4]      ; clk_2      ; 6.110 ; 6.110 ; Rise       ; clk_2           ;
;  fila[5]      ; clk_2      ; 5.888 ; 5.888 ; Rise       ; clk_2           ;
;  fila[6]      ; clk_2      ; 5.846 ; 5.846 ; Rise       ; clk_2           ;
;  fila[7]      ; clk_2      ; 5.875 ; 5.875 ; Rise       ; clk_2           ;
;  fila[8]      ; clk_2      ; 5.760 ; 5.760 ; Rise       ; clk_2           ;
;  fila[9]      ; clk_2      ; 5.879 ; 5.879 ; Rise       ; clk_2           ;
; h_blank_sim   ; clk_2      ; 6.011 ; 6.011 ; Rise       ; clk_2           ;
; VGA_clk       ; clk_2      ;       ; 3.459 ; Fall       ; clk_2           ;
; azul_out[*]   ; clk_2      ; 5.844 ; 5.844 ; Fall       ; clk_2           ;
;  azul_out[2]  ; clk_2      ; 5.844 ; 5.844 ; Fall       ; clk_2           ;
;  azul_out[3]  ; clk_2      ; 5.837 ; 5.837 ; Fall       ; clk_2           ;
;  azul_out[4]  ; clk_2      ; 5.822 ; 5.822 ; Fall       ; clk_2           ;
;  azul_out[5]  ; clk_2      ; 5.812 ; 5.812 ; Fall       ; clk_2           ;
;  azul_out[6]  ; clk_2      ; 5.517 ; 5.517 ; Fall       ; clk_2           ;
;  azul_out[7]  ; clk_2      ; 5.826 ; 5.826 ; Fall       ; clk_2           ;
;  azul_out[8]  ; clk_2      ; 5.564 ; 5.564 ; Fall       ; clk_2           ;
;  azul_out[9]  ; clk_2      ; 5.822 ; 5.822 ; Fall       ; clk_2           ;
; rojo_out[*]   ; clk_2      ; 5.855 ; 5.855 ; Fall       ; clk_2           ;
;  rojo_out[2]  ; clk_2      ; 5.847 ; 5.847 ; Fall       ; clk_2           ;
;  rojo_out[3]  ; clk_2      ; 5.848 ; 5.848 ; Fall       ; clk_2           ;
;  rojo_out[4]  ; clk_2      ; 5.572 ; 5.572 ; Fall       ; clk_2           ;
;  rojo_out[5]  ; clk_2      ; 5.823 ; 5.823 ; Fall       ; clk_2           ;
;  rojo_out[6]  ; clk_2      ; 5.855 ; 5.855 ; Fall       ; clk_2           ;
;  rojo_out[7]  ; clk_2      ; 5.804 ; 5.804 ; Fall       ; clk_2           ;
;  rojo_out[8]  ; clk_2      ; 5.798 ; 5.798 ; Fall       ; clk_2           ;
;  rojo_out[9]  ; clk_2      ; 5.518 ; 5.518 ; Fall       ; clk_2           ;
; verde_out[*]  ; clk_2      ; 5.845 ; 5.845 ; Fall       ; clk_2           ;
;  verde_out[2] ; clk_2      ; 5.822 ; 5.822 ; Fall       ; clk_2           ;
;  verde_out[3] ; clk_2      ; 5.844 ; 5.844 ; Fall       ; clk_2           ;
;  verde_out[4] ; clk_2      ; 5.831 ; 5.831 ; Fall       ; clk_2           ;
;  verde_out[5] ; clk_2      ; 5.800 ; 5.800 ; Fall       ; clk_2           ;
;  verde_out[6] ; clk_2      ; 5.823 ; 5.823 ; Fall       ; clk_2           ;
;  verde_out[7] ; clk_2      ; 5.845 ; 5.845 ; Fall       ; clk_2           ;
;  verde_out[8] ; clk_2      ; 5.843 ; 5.843 ; Fall       ; clk_2           ;
;  verde_out[9] ; clk_2      ; 5.548 ; 5.548 ; Fall       ; clk_2           ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; VGA_Blank     ; clk        ; 4.036 ; 4.036 ; Rise       ; clk             ;
; VGA_VS        ; clk        ; 3.674 ; 3.674 ; Rise       ; clk             ;
; v_blank_sim   ; clk        ; 3.715 ; 3.715 ; Rise       ; clk             ;
; VGA_Blank     ; clk_2      ; 3.894 ; 3.894 ; Rise       ; clk_2           ;
; VGA_HS        ; clk_2      ; 3.210 ; 3.210 ; Rise       ; clk_2           ;
; VGA_clk       ; clk_2      ; 1.808 ;       ; Rise       ; clk_2           ;
; columna[*]    ; clk_2      ; 3.105 ; 3.105 ; Rise       ; clk_2           ;
;  columna[0]   ; clk_2      ; 3.249 ; 3.249 ; Rise       ; clk_2           ;
;  columna[1]   ; clk_2      ; 3.248 ; 3.248 ; Rise       ; clk_2           ;
;  columna[2]   ; clk_2      ; 3.254 ; 3.254 ; Rise       ; clk_2           ;
;  columna[3]   ; clk_2      ; 3.241 ; 3.241 ; Rise       ; clk_2           ;
;  columna[4]   ; clk_2      ; 3.115 ; 3.115 ; Rise       ; clk_2           ;
;  columna[5]   ; clk_2      ; 3.252 ; 3.252 ; Rise       ; clk_2           ;
;  columna[6]   ; clk_2      ; 3.242 ; 3.242 ; Rise       ; clk_2           ;
;  columna[7]   ; clk_2      ; 3.251 ; 3.251 ; Rise       ; clk_2           ;
;  columna[8]   ; clk_2      ; 3.105 ; 3.105 ; Rise       ; clk_2           ;
;  columna[9]   ; clk_2      ; 3.109 ; 3.109 ; Rise       ; clk_2           ;
; fila[*]       ; clk_2      ; 3.259 ; 3.259 ; Rise       ; clk_2           ;
;  fila[0]      ; clk_2      ; 3.270 ; 3.270 ; Rise       ; clk_2           ;
;  fila[1]      ; clk_2      ; 3.450 ; 3.450 ; Rise       ; clk_2           ;
;  fila[2]      ; clk_2      ; 3.358 ; 3.358 ; Rise       ; clk_2           ;
;  fila[3]      ; clk_2      ; 3.271 ; 3.271 ; Rise       ; clk_2           ;
;  fila[4]      ; clk_2      ; 3.464 ; 3.464 ; Rise       ; clk_2           ;
;  fila[5]      ; clk_2      ; 3.371 ; 3.371 ; Rise       ; clk_2           ;
;  fila[6]      ; clk_2      ; 3.280 ; 3.280 ; Rise       ; clk_2           ;
;  fila[7]      ; clk_2      ; 3.290 ; 3.290 ; Rise       ; clk_2           ;
;  fila[8]      ; clk_2      ; 3.259 ; 3.259 ; Rise       ; clk_2           ;
;  fila[9]      ; clk_2      ; 3.360 ; 3.360 ; Rise       ; clk_2           ;
; h_blank_sim   ; clk_2      ; 3.346 ; 3.346 ; Rise       ; clk_2           ;
; VGA_clk       ; clk_2      ;       ; 1.808 ; Fall       ; clk_2           ;
; azul_out[*]   ; clk_2      ; 3.126 ; 3.126 ; Fall       ; clk_2           ;
;  azul_out[2]  ; clk_2      ; 3.342 ; 3.342 ; Fall       ; clk_2           ;
;  azul_out[3]  ; clk_2      ; 3.334 ; 3.334 ; Fall       ; clk_2           ;
;  azul_out[4]  ; clk_2      ; 3.322 ; 3.322 ; Fall       ; clk_2           ;
;  azul_out[5]  ; clk_2      ; 3.312 ; 3.312 ; Fall       ; clk_2           ;
;  azul_out[6]  ; clk_2      ; 3.126 ; 3.126 ; Fall       ; clk_2           ;
;  azul_out[7]  ; clk_2      ; 3.323 ; 3.323 ; Fall       ; clk_2           ;
;  azul_out[8]  ; clk_2      ; 3.158 ; 3.158 ; Fall       ; clk_2           ;
;  azul_out[9]  ; clk_2      ; 3.320 ; 3.320 ; Fall       ; clk_2           ;
; rojo_out[*]   ; clk_2      ; 3.120 ; 3.120 ; Fall       ; clk_2           ;
;  rojo_out[2]  ; clk_2      ; 3.344 ; 3.344 ; Fall       ; clk_2           ;
;  rojo_out[3]  ; clk_2      ; 3.344 ; 3.344 ; Fall       ; clk_2           ;
;  rojo_out[4]  ; clk_2      ; 3.174 ; 3.174 ; Fall       ; clk_2           ;
;  rojo_out[5]  ; clk_2      ; 3.322 ; 3.322 ; Fall       ; clk_2           ;
;  rojo_out[6]  ; clk_2      ; 3.327 ; 3.327 ; Fall       ; clk_2           ;
;  rojo_out[7]  ; clk_2      ; 3.304 ; 3.304 ; Fall       ; clk_2           ;
;  rojo_out[8]  ; clk_2      ; 3.301 ; 3.301 ; Fall       ; clk_2           ;
;  rojo_out[9]  ; clk_2      ; 3.120 ; 3.120 ; Fall       ; clk_2           ;
; verde_out[*]  ; clk_2      ; 3.149 ; 3.149 ; Fall       ; clk_2           ;
;  verde_out[2] ; clk_2      ; 3.321 ; 3.321 ; Fall       ; clk_2           ;
;  verde_out[3] ; clk_2      ; 3.342 ; 3.342 ; Fall       ; clk_2           ;
;  verde_out[4] ; clk_2      ; 3.330 ; 3.330 ; Fall       ; clk_2           ;
;  verde_out[5] ; clk_2      ; 3.302 ; 3.302 ; Fall       ; clk_2           ;
;  verde_out[6] ; clk_2      ; 3.324 ; 3.324 ; Fall       ; clk_2           ;
;  verde_out[7] ; clk_2      ; 3.343 ; 3.343 ; Fall       ; clk_2           ;
;  verde_out[8] ; clk_2      ; 3.288 ; 3.288 ; Fall       ; clk_2           ;
;  verde_out[9] ; clk_2      ; 3.149 ; 3.149 ; Fall       ; clk_2           ;
+---------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk_2      ; clk      ; 138      ; 1        ; 0        ; 0        ;
; clk_2      ; clk_2    ; 875      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk_2      ; clk      ; 138      ; 1        ; 0        ; 0        ;
; clk_2      ; clk_2    ; 875      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 25    ; 25   ;
; Unconstrained Input Port Paths  ; 82    ; 82   ;
; Unconstrained Output Ports      ; 50    ; 50   ;
; Unconstrained Output Port Paths ; 51    ; 51   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Jul 02 20:55:03 2024
Info: Command: quartus_sta Proyect5 -c Proyect5
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Proyect5.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_2 clk_2
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.062
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.062       -86.435 clk_2 
    Info (332119):    -1.990        -3.980 clk 
Info (332146): Worst-case hold slack is -2.548
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.548        -2.548 clk 
    Info (332119):     0.391         0.000 clk_2 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380        -4.380 clk 
    Info (332119):    -0.500       -58.000 clk_2 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.842
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.842       -22.174 clk_2 
    Info (332119):    -0.355        -0.710 clk 
Info (332146): Worst-case hold slack is -1.591
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.591        -1.591 clk 
    Info (332119):     0.215         0.000 clk_2 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380        -4.380 clk 
    Info (332119):    -0.500       -58.000 clk_2 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4552 megabytes
    Info: Processing ended: Tue Jul 02 20:55:03 2024
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:01


