-- begin_signature
-- memory_verilog
-- end_signature
WIDTH=10;
DEPTH=32;

ADDRESS_RADIX=UNS;
DATA_RADIX=BIN;

CONTENT BEGIN
	31 :	0000000000;
	30 :	0000000000;
	29 :	0000000000;
	28 :	0000000000;
	27 :	1000000000;
	26 :	1100000000;
	25 :	1110000000;
	24 :	1111000000;
	23 :	1111100000;
	22 :	0111110000;
	21 :	0011111000;
	20 :	0001111100;
	19 :	0000111110;
	18 :	0000011111;
	17 :	0000001111;
	16 :	0000000111;
	15 :	0000000011;
	14 :	0000000000;
	13 :	0000000001;
	12 :	0000000011;
	11 :	0000000111;
	10 :	0000001111;
	9 :	0000011111;
	8 :	0000111110;
	7 :	0001111100;
	6 :	0011111000;
	5 :	0111110000;
	4 :	1111100000;
	3 :	1110000000;
	2 :	1100000000;
	1 :	1000000000;
	0 :	0000000000;
END;
