TimeQuest Timing Analyzer report for vgalab1
Mon Mar 24 20:22:08 2014
Quartus II 64-Bit Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'datagrid[0][0][0]'
 12. Slow Model Setup: 'CLOCK_50'
 13. Slow Model Setup: 'KEY[2]'
 14. Slow Model Setup: 'KEY[3]'
 15. Slow Model Setup: 'p1|altpll_component|pll|clk[0]'
 16. Slow Model Hold: 'datagrid[0][0][0]'
 17. Slow Model Hold: 'KEY[3]'
 18. Slow Model Hold: 'CLOCK_50'
 19. Slow Model Hold: 'KEY[2]'
 20. Slow Model Hold: 'p1|altpll_component|pll|clk[0]'
 21. Slow Model Recovery: 'p1|altpll_component|pll|clk[0]'
 22. Slow Model Removal: 'p1|altpll_component|pll|clk[0]'
 23. Slow Model Minimum Pulse Width: 'datagrid[0][0][0]'
 24. Slow Model Minimum Pulse Width: 'CLOCK_50'
 25. Slow Model Minimum Pulse Width: 'KEY[2]'
 26. Slow Model Minimum Pulse Width: 'KEY[3]'
 27. Slow Model Minimum Pulse Width: 'XXX[0]'
 28. Slow Model Minimum Pulse Width: 'CLOCK_27'
 29. Slow Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[0]'
 30. Setup Times
 31. Hold Times
 32. Clock to Output Times
 33. Minimum Clock to Output Times
 34. Fast Model Setup Summary
 35. Fast Model Hold Summary
 36. Fast Model Recovery Summary
 37. Fast Model Removal Summary
 38. Fast Model Minimum Pulse Width Summary
 39. Fast Model Setup: 'datagrid[0][0][0]'
 40. Fast Model Setup: 'CLOCK_50'
 41. Fast Model Setup: 'KEY[2]'
 42. Fast Model Setup: 'KEY[3]'
 43. Fast Model Setup: 'p1|altpll_component|pll|clk[0]'
 44. Fast Model Hold: 'datagrid[0][0][0]'
 45. Fast Model Hold: 'KEY[3]'
 46. Fast Model Hold: 'CLOCK_50'
 47. Fast Model Hold: 'KEY[2]'
 48. Fast Model Hold: 'p1|altpll_component|pll|clk[0]'
 49. Fast Model Recovery: 'p1|altpll_component|pll|clk[0]'
 50. Fast Model Removal: 'p1|altpll_component|pll|clk[0]'
 51. Fast Model Minimum Pulse Width: 'datagrid[0][0][0]'
 52. Fast Model Minimum Pulse Width: 'CLOCK_50'
 53. Fast Model Minimum Pulse Width: 'KEY[2]'
 54. Fast Model Minimum Pulse Width: 'KEY[3]'
 55. Fast Model Minimum Pulse Width: 'XXX[0]'
 56. Fast Model Minimum Pulse Width: 'CLOCK_27'
 57. Fast Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[0]'
 58. Setup Times
 59. Hold Times
 60. Clock to Output Times
 61. Minimum Clock to Output Times
 62. Multicorner Timing Analysis Summary
 63. Setup Times
 64. Hold Times
 65. Clock to Output Times
 66. Minimum Clock to Output Times
 67. Setup Transfers
 68. Hold Transfers
 69. Recovery Transfers
 70. Removal Transfers
 71. Report TCCS
 72. Report RSKM
 73. Unconstrained Paths
 74. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                     ;
+--------------------+------------------------------------------------------------------+
; Quartus II Version ; Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Full Version ;
; Revision Name      ; vgalab1                                                          ;
; Device Family      ; Cyclone II                                                       ;
; Device Name        ; EP2C35F672C6                                                     ;
; Timing Models      ; Final                                                            ;
; Delay Model        ; Combined                                                         ;
; Rise/Fall Delays   ; Unavailable                                                      ;
+--------------------+------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ; < 0.1%      ;
;     3-4 processors         ;   0.0%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                            ;
+--------------------------------+-----------+--------+------------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+----------------------------------+------------------------------------+
; Clock Name                     ; Type      ; Period ; Frequency  ; Rise   ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master   ; Source                           ; Targets                            ;
+--------------------------------+-----------+--------+------------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+----------------------------------+------------------------------------+
; CLOCK_27                       ; Base      ; 37.037 ; 27.0 MHz   ; 0.000  ; 18.518 ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                  ; { CLOCK_27 }                       ;
; CLOCK_50                       ; Base      ; 1.000  ; 1000.0 MHz ; 0.000  ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                  ; { CLOCK_50 }                       ;
; datagrid[0][0][0]              ; Base      ; 1.000  ; 1000.0 MHz ; 0.000  ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                  ; { datagrid[0][0][0] }              ;
; KEY[2]                         ; Base      ; 1.000  ; 1000.0 MHz ; 0.000  ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                  ; { KEY[2] }                         ;
; KEY[3]                         ; Base      ; 1.000  ; 1000.0 MHz ; 0.000  ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                  ; { KEY[3] }                         ;
; p1|altpll_component|pll|clk[0] ; Generated ; 39.682 ; 25.2 MHz   ; 0.000  ; 19.841 ; 50.00      ; 15        ; 14          ;       ;        ;           ;            ; false    ; CLOCK_27 ; p1|altpll_component|pll|inclk[0] ; { p1|altpll_component|pll|clk[0] } ;
; p1|altpll_component|pll|clk[2] ; Generated ; 39.682 ; 25.2 MHz   ; -9.920 ; 9.921  ; 50.00      ; 15        ; 14          ; -90.0 ;        ;           ;            ; false    ; CLOCK_27 ; p1|altpll_component|pll|inclk[0] ; { p1|altpll_component|pll|clk[2] } ;
; XXX[0]                         ; Base      ; 1.000  ; 1000.0 MHz ; 0.000  ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                  ; { XXX[0] }                         ;
+--------------------------------+-----------+--------+------------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+----------------------------------+------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                        ;
+-------------+-----------------+--------------------------------+---------------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                     ; Note                                                          ;
+-------------+-----------------+--------------------------------+---------------------------------------------------------------+
; 33.91 MHz   ; 25.16 MHz       ; datagrid[0][0][0]              ; limit due to hold check                                       ;
; 160.1 MHz   ; 160.1 MHz       ; p1|altpll_component|pll|clk[0] ;                                                               ;
; 252.21 MHz  ; 252.21 MHz      ; CLOCK_50                       ;                                                               ;
; 1187.65 MHz ; 450.05 MHz      ; KEY[2]                         ; limit due to minimum period restriction (max I/O toggle rate) ;
; 1610.31 MHz ; 450.05 MHz      ; KEY[3]                         ; limit due to minimum period restriction (max I/O toggle rate) ;
+-------------+-----------------+--------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------+
; Slow Model Setup Summary                                 ;
+--------------------------------+---------+---------------+
; Clock                          ; Slack   ; End Point TNS ;
+--------------------------------+---------+---------------+
; datagrid[0][0][0]              ; -19.784 ; -58.438       ;
; CLOCK_50                       ; -2.965  ; -56.249       ;
; KEY[2]                         ; 0.158   ; 0.000         ;
; KEY[3]                         ; 0.379   ; 0.000         ;
; p1|altpll_component|pll|clk[0] ; 33.436  ; 0.000         ;
+--------------------------------+---------+---------------+


+----------------------------------------------------------+
; Slow Model Hold Summary                                  ;
+--------------------------------+---------+---------------+
; Clock                          ; Slack   ; End Point TNS ;
+--------------------------------+---------+---------------+
; datagrid[0][0][0]              ; -19.876 ; -59.614       ;
; KEY[3]                         ; -2.987  ; -5.751        ;
; CLOCK_50                       ; 0.391   ; 0.000         ;
; KEY[2]                         ; 0.391   ; 0.000         ;
; p1|altpll_component|pll|clk[0] ; 0.391   ; 0.000         ;
+--------------------------------+---------+---------------+


+---------------------------------------------------------+
; Slow Model Recovery Summary                             ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; p1|altpll_component|pll|clk[0] ; -5.214 ; -101.493      ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------+
; Slow Model Removal Summary                             ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; p1|altpll_component|pll|clk[0] ; 4.320 ; 0.000         ;
+--------------------------------+-------+---------------+


+----------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                   ;
+--------------------------------+---------+---------------+
; Clock                          ; Slack   ; End Point TNS ;
+--------------------------------+---------+---------------+
; datagrid[0][0][0]              ; -14.124 ; -1362.528     ;
; CLOCK_50                       ; -1.380  ; -22.380       ;
; KEY[2]                         ; -1.222  ; -3.222        ;
; KEY[3]                         ; -1.222  ; -3.222        ;
; XXX[0]                         ; 0.500   ; 0.000         ;
; CLOCK_27                       ; 18.518  ; 0.000         ;
; p1|altpll_component|pll|clk[0] ; 18.841  ; 0.000         ;
+--------------------------------+---------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'datagrid[0][0][0]'                                                                                                                        ;
+---------+------------------------+-----------------------------+--------------------------------+-------------------+--------------+------------+------------+
; Slack   ; From Node              ; To Node                     ; Launch Clock                   ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------+-----------------------------+--------------------------------+-------------------+--------------+------------+------------+
; -19.784 ; vga_sync:u1|h_count[5] ; color_blocker:colorer|v3[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 7.178      ; 25.560     ;
; -19.378 ; vga_sync:u1|h_count[4] ; color_blocker:colorer|v3[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 7.178      ; 25.154     ;
; -19.346 ; vga_sync:u1|h_count[7] ; color_blocker:colorer|v3[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 7.178      ; 25.122     ;
; -19.333 ; vga_sync:u1|h_count[5] ; color_blocker:colorer|v2[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 7.181      ; 25.573     ;
; -19.322 ; vga_sync:u1|h_count[1] ; color_blocker:colorer|v3[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 7.178      ; 25.098     ;
; -19.321 ; vga_sync:u1|h_count[5] ; color_blocker:colorer|v1[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 7.182      ; 25.562     ;
; -19.307 ; vga_sync:u1|h_count[3] ; color_blocker:colorer|v3[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 7.178      ; 25.083     ;
; -19.294 ; vga_sync:u1|h_count[9] ; color_blocker:colorer|v3[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 7.178      ; 25.070     ;
; -19.230 ; vga_sync:u1|h_count[0] ; color_blocker:colorer|v3[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 7.178      ; 25.006     ;
; -19.197 ; vga_sync:u1|h_count[2] ; color_blocker:colorer|v3[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 7.178      ; 24.973     ;
; -19.160 ; vga_sync:u1|v_count[9] ; color_blocker:colorer|v3[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 7.179      ; 24.937     ;
; -19.139 ; datagrid[1][1][0]      ; color_blocker:colorer|v3[0] ; XXX[0]                         ; datagrid[0][0][0] ; 1.000        ; 5.972      ; 24.707     ;
; -19.066 ; vga_sync:u1|h_count[8] ; color_blocker:colorer|v3[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 7.178      ; 24.842     ;
; -18.978 ; vga_sync:u1|v_count[6] ; color_blocker:colorer|v3[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 7.179      ; 24.755     ;
; -18.940 ; vga_sync:u1|h_count[6] ; color_blocker:colorer|v3[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 7.178      ; 24.716     ;
; -18.927 ; vga_sync:u1|h_count[4] ; color_blocker:colorer|v2[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 7.181      ; 25.167     ;
; -18.917 ; vga_sync:u1|v_count[5] ; color_blocker:colorer|v3[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 7.179      ; 24.694     ;
; -18.915 ; vga_sync:u1|h_count[4] ; color_blocker:colorer|v1[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 7.182      ; 25.156     ;
; -18.895 ; vga_sync:u1|h_count[7] ; color_blocker:colorer|v2[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 7.181      ; 25.135     ;
; -18.893 ; vga_sync:u1|v_count[3] ; color_blocker:colorer|v3[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 7.179      ; 24.670     ;
; -18.883 ; vga_sync:u1|h_count[7] ; color_blocker:colorer|v1[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 7.182      ; 25.124     ;
; -18.872 ; vga_sync:u1|v_count[8] ; color_blocker:colorer|v3[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 7.179      ; 24.649     ;
; -18.871 ; vga_sync:u1|h_count[1] ; color_blocker:colorer|v2[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 7.181      ; 25.111     ;
; -18.859 ; vga_sync:u1|h_count[1] ; color_blocker:colorer|v1[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 7.182      ; 25.100     ;
; -18.856 ; vga_sync:u1|h_count[3] ; color_blocker:colorer|v2[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 7.181      ; 25.096     ;
; -18.844 ; vga_sync:u1|h_count[3] ; color_blocker:colorer|v1[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 7.182      ; 25.085     ;
; -18.843 ; vga_sync:u1|h_count[9] ; color_blocker:colorer|v2[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 7.181      ; 25.083     ;
; -18.831 ; vga_sync:u1|h_count[9] ; color_blocker:colorer|v1[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 7.182      ; 25.072     ;
; -18.826 ; vga_sync:u1|v_count[1] ; color_blocker:colorer|v3[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 7.179      ; 24.603     ;
; -18.779 ; vga_sync:u1|h_count[0] ; color_blocker:colorer|v2[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 7.181      ; 25.019     ;
; -18.767 ; vga_sync:u1|h_count[0] ; color_blocker:colorer|v1[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 7.182      ; 25.008     ;
; -18.766 ; vga_sync:u1|v_count[0] ; color_blocker:colorer|v3[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 7.179      ; 24.543     ;
; -18.746 ; vga_sync:u1|h_count[2] ; color_blocker:colorer|v2[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 7.181      ; 24.986     ;
; -18.734 ; vga_sync:u1|h_count[2] ; color_blocker:colorer|v1[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 7.182      ; 24.975     ;
; -18.722 ; vga_sync:u1|v_count[7] ; color_blocker:colorer|v3[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 7.179      ; 24.499     ;
; -18.709 ; vga_sync:u1|v_count[9] ; color_blocker:colorer|v2[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 7.182      ; 24.950     ;
; -18.697 ; vga_sync:u1|v_count[9] ; color_blocker:colorer|v1[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 7.183      ; 24.939     ;
; -18.688 ; datagrid[1][1][0]      ; color_blocker:colorer|v2[0] ; XXX[0]                         ; datagrid[0][0][0] ; 1.000        ; 5.975      ; 24.720     ;
; -18.679 ; vga_sync:u1|v_count[2] ; color_blocker:colorer|v3[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 7.179      ; 24.456     ;
; -18.676 ; datagrid[1][1][0]      ; color_blocker:colorer|v1[0] ; XXX[0]                         ; datagrid[0][0][0] ; 1.000        ; 5.976      ; 24.709     ;
; -18.615 ; vga_sync:u1|h_count[8] ; color_blocker:colorer|v2[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 7.181      ; 24.855     ;
; -18.611 ; vga_sync:u1|v_count[4] ; color_blocker:colorer|v3[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 7.179      ; 24.388     ;
; -18.603 ; vga_sync:u1|h_count[8] ; color_blocker:colorer|v1[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 7.182      ; 24.844     ;
; -18.527 ; vga_sync:u1|v_count[6] ; color_blocker:colorer|v2[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 7.182      ; 24.768     ;
; -18.515 ; vga_sync:u1|v_count[6] ; color_blocker:colorer|v1[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 7.183      ; 24.757     ;
; -18.489 ; vga_sync:u1|h_count[6] ; color_blocker:colorer|v2[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 7.181      ; 24.729     ;
; -18.477 ; vga_sync:u1|h_count[6] ; color_blocker:colorer|v1[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 7.182      ; 24.718     ;
; -18.466 ; vga_sync:u1|v_count[5] ; color_blocker:colorer|v2[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 7.182      ; 24.707     ;
; -18.454 ; vga_sync:u1|v_count[5] ; color_blocker:colorer|v1[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 7.183      ; 24.696     ;
; -18.442 ; vga_sync:u1|v_count[3] ; color_blocker:colorer|v2[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 7.182      ; 24.683     ;
; -18.430 ; vga_sync:u1|v_count[3] ; color_blocker:colorer|v1[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 7.183      ; 24.672     ;
; -18.421 ; vga_sync:u1|v_count[8] ; color_blocker:colorer|v2[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 7.182      ; 24.662     ;
; -18.409 ; vga_sync:u1|v_count[8] ; color_blocker:colorer|v1[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 7.183      ; 24.651     ;
; -18.375 ; vga_sync:u1|v_count[1] ; color_blocker:colorer|v2[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 7.182      ; 24.616     ;
; -18.363 ; vga_sync:u1|v_count[1] ; color_blocker:colorer|v1[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 7.183      ; 24.605     ;
; -18.315 ; vga_sync:u1|v_count[0] ; color_blocker:colorer|v2[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 7.182      ; 24.556     ;
; -18.303 ; vga_sync:u1|v_count[0] ; color_blocker:colorer|v1[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 7.183      ; 24.545     ;
; -18.271 ; vga_sync:u1|v_count[7] ; color_blocker:colorer|v2[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 7.182      ; 24.512     ;
; -18.259 ; vga_sync:u1|v_count[7] ; color_blocker:colorer|v1[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 7.183      ; 24.501     ;
; -18.228 ; vga_sync:u1|v_count[2] ; color_blocker:colorer|v2[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 7.182      ; 24.469     ;
; -18.216 ; vga_sync:u1|v_count[2] ; color_blocker:colorer|v1[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 7.183      ; 24.458     ;
; -18.160 ; vga_sync:u1|v_count[4] ; color_blocker:colorer|v2[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 7.182      ; 24.401     ;
; -18.148 ; vga_sync:u1|v_count[4] ; color_blocker:colorer|v1[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 7.183      ; 24.390     ;
; -17.238 ; datagrid[0][1][2]      ; color_blocker:colorer|v3[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.500        ; 5.809      ; 22.143     ;
; -17.082 ; datagrid[0][1][1]      ; color_blocker:colorer|v3[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.500        ; 5.806      ; 21.984     ;
; -17.064 ; datagrid[0][1][0]      ; color_blocker:colorer|v3[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.500        ; 5.807      ; 21.967     ;
; -16.992 ; datagrid[0][2][1]      ; color_blocker:colorer|v3[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.500        ; 5.923      ; 22.011     ;
; -16.984 ; datagrid[2][0][0]      ; color_blocker:colorer|v3[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.500        ; 5.828      ; 21.908     ;
; -16.967 ; datagrid[2][3][1]      ; color_blocker:colorer|v3[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.500        ; 5.689      ; 21.752     ;
; -16.963 ; datagrid[2][1][0]      ; color_blocker:colorer|v3[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.500        ; 5.946      ; 22.005     ;
; -16.948 ; vga_sync:u1|h_count[5] ; color_blocker:colorer|v3[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 10.014     ; 25.560     ;
; -16.935 ; datagrid[0][2][2]      ; color_blocker:colorer|v3[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.500        ; 5.926      ; 21.957     ;
; -16.917 ; datagrid[0][0][2]      ; color_blocker:colorer|v3[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.500        ; 5.964      ; 21.977     ;
; -16.902 ; datagrid[2][0][1]      ; color_blocker:colorer|v3[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.500        ; 5.824      ; 21.822     ;
; -16.856 ; datagrid[2][3][2]      ; color_blocker:colorer|v3[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.500        ; 5.685      ; 21.637     ;
; -16.809 ; datagrid[0][0][1]      ; color_blocker:colorer|v3[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.500        ; 5.866      ; 21.771     ;
; -16.804 ; datagrid[0][3][0]      ; color_blocker:colorer|v3[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.500        ; 5.918      ; 21.818     ;
; -16.803 ; datagrid[1][1][0]      ; color_blocker:colorer|v3[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.500        ; 8.808      ; 24.707     ;
; -16.799 ; datagrid[0][2][0]      ; color_blocker:colorer|v3[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.500        ; 5.926      ; 21.821     ;
; -16.792 ; datagrid[2][0][2]      ; color_blocker:colorer|v3[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.500        ; 5.823      ; 21.711     ;
; -16.791 ; datagrid[2][3][0]      ; color_blocker:colorer|v3[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.500        ; 5.690      ; 21.577     ;
; -16.789 ; datagrid[2][1][1]      ; color_blocker:colorer|v3[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.500        ; 5.945      ; 21.830     ;
; -16.787 ; datagrid[0][1][2]      ; color_blocker:colorer|v2[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.500        ; 5.812      ; 22.156     ;
; -16.779 ; datagrid[1][0][2]      ; color_blocker:colorer|v3[0] ; XXX[0]                         ; datagrid[0][0][0] ; 1.000        ; 6.052      ; 22.427     ;
; -16.776 ; datagrid[0][3][1]      ; color_blocker:colorer|v3[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.500        ; 5.918      ; 21.790     ;
; -16.775 ; datagrid[0][1][2]      ; color_blocker:colorer|v1[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.500        ; 5.813      ; 22.145     ;
; -16.759 ; datagrid[0][3][2]      ; color_blocker:colorer|v3[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.500        ; 5.918      ; 21.773     ;
; -16.681 ; datagrid[2][1][2]      ; color_blocker:colorer|v3[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.500        ; 5.946      ; 21.723     ;
; -16.646 ; datagrid[1][2][1]      ; color_blocker:colorer|v3[0] ; XXX[0]                         ; datagrid[0][0][0] ; 1.000        ; 5.457      ; 21.699     ;
; -16.631 ; datagrid[0][1][1]      ; color_blocker:colorer|v2[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.500        ; 5.809      ; 21.997     ;
; -16.619 ; datagrid[0][1][1]      ; color_blocker:colorer|v1[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.500        ; 5.810      ; 21.986     ;
; -16.613 ; datagrid[0][1][0]      ; color_blocker:colorer|v2[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.500        ; 5.810      ; 21.980     ;
; -16.601 ; datagrid[0][1][0]      ; color_blocker:colorer|v1[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.500        ; 5.811      ; 21.969     ;
; -16.584 ; datagrid[2][2][1]      ; color_blocker:colorer|v3[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.500        ; 5.822      ; 21.502     ;
; -16.542 ; vga_sync:u1|h_count[4] ; color_blocker:colorer|v3[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 10.014     ; 25.154     ;
; -16.541 ; datagrid[0][2][1]      ; color_blocker:colorer|v2[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.500        ; 5.926      ; 22.024     ;
; -16.533 ; datagrid[2][0][0]      ; color_blocker:colorer|v2[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.500        ; 5.831      ; 21.921     ;
; -16.529 ; datagrid[0][2][1]      ; color_blocker:colorer|v1[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.500        ; 5.927      ; 22.013     ;
; -16.521 ; datagrid[2][0][0]      ; color_blocker:colorer|v1[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.500        ; 5.832      ; 21.910     ;
; -16.516 ; datagrid[2][3][1]      ; color_blocker:colorer|v2[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.500        ; 5.692      ; 21.765     ;
+---------+------------------------+-----------------------------+--------------------------------+-------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                    ;
+--------+-------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -2.965 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.001      ;
; -2.965 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.001      ;
; -2.965 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.001      ;
; -2.965 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.001      ;
; -2.965 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.001      ;
; -2.965 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.001      ;
; -2.965 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.001      ;
; -2.965 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.001      ;
; -2.965 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.001      ;
; -2.934 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.970      ;
; -2.934 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.970      ;
; -2.934 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.970      ;
; -2.934 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.970      ;
; -2.934 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.970      ;
; -2.934 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.970      ;
; -2.934 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.970      ;
; -2.934 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.970      ;
; -2.934 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.970      ;
; -2.858 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.894      ;
; -2.858 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.894      ;
; -2.858 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.894      ;
; -2.858 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.894      ;
; -2.858 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.894      ;
; -2.858 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.894      ;
; -2.858 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.894      ;
; -2.858 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.894      ;
; -2.858 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.894      ;
; -2.792 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 3.824      ;
; -2.792 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 3.824      ;
; -2.792 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 3.824      ;
; -2.792 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 3.824      ;
; -2.792 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 3.824      ;
; -2.792 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 3.824      ;
; -2.792 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 3.824      ;
; -2.792 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 3.824      ;
; -2.792 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 3.824      ;
; -2.762 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 3.794      ;
; -2.762 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 3.794      ;
; -2.762 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 3.794      ;
; -2.762 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 3.794      ;
; -2.762 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 3.794      ;
; -2.762 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 3.794      ;
; -2.762 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 3.794      ;
; -2.762 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 3.794      ;
; -2.762 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 3.794      ;
; -2.729 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 3.761      ;
; -2.729 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 3.761      ;
; -2.729 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 3.761      ;
; -2.729 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 3.761      ;
; -2.729 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 3.761      ;
; -2.729 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 3.761      ;
; -2.729 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 3.761      ;
; -2.729 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 3.761      ;
; -2.729 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 3.761      ;
; -2.717 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.753      ;
; -2.717 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.753      ;
; -2.717 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.753      ;
; -2.717 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.753      ;
; -2.717 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.753      ;
; -2.717 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.753      ;
; -2.717 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.753      ;
; -2.717 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.753      ;
; -2.717 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.753      ;
; -2.696 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.732      ;
; -2.696 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.732      ;
; -2.696 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.732      ;
; -2.696 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.732      ;
; -2.696 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.732      ;
; -2.696 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.732      ;
; -2.696 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.732      ;
; -2.696 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.732      ;
; -2.696 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.732      ;
; -2.694 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 3.726      ;
; -2.694 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 3.726      ;
; -2.694 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 3.726      ;
; -2.694 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 3.726      ;
; -2.694 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 3.726      ;
; -2.694 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 3.726      ;
; -2.694 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 3.726      ;
; -2.694 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 3.726      ;
; -2.694 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 3.726      ;
; -2.684 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.720      ;
; -2.684 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.720      ;
; -2.684 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.720      ;
; -2.684 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.720      ;
; -2.684 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.720      ;
; -2.684 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.720      ;
; -2.684 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.720      ;
; -2.684 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.720      ;
; -2.684 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.720      ;
; -2.684 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.720      ;
; -2.684 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.720      ;
; -2.684 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.720      ;
; -2.684 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.720      ;
; -2.684 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.720      ;
; -2.684 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.720      ;
; -2.684 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.720      ;
; -2.684 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.720      ;
; -2.684 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.720      ;
; -2.620 ; Reset_Delay:r0|Cont[19] ; Reset_Delay:r0|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 3.652      ;
+--------+-------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'KEY[2]'                                                                        ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 0.158 ; YYY[0]    ; YYY[1]  ; KEY[2]       ; KEY[2]      ; 1.000        ; 0.000      ; 0.878      ;
; 0.379 ; YYY[0]    ; YYY[0]  ; KEY[2]       ; KEY[2]      ; 1.000        ; 0.000      ; 0.657      ;
; 0.379 ; YYY[1]    ; YYY[1]  ; KEY[2]       ; KEY[2]      ; 1.000        ; 0.000      ; 0.657      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'KEY[3]'                                                                        ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 0.379 ; XXX[1]    ; XXX[1]  ; KEY[3]       ; KEY[3]      ; 1.000        ; 0.000      ; 0.657      ;
; 3.034 ; XXX[0]    ; XXX[1]  ; XXX[0]       ; KEY[3]      ; 0.500        ; 3.128      ; 0.880      ;
; 3.257 ; XXX[0]    ; XXX[0]  ; XXX[0]       ; KEY[3]      ; 0.500        ; 3.128      ; 0.657      ;
; 3.534 ; XXX[0]    ; XXX[1]  ; XXX[0]       ; KEY[3]      ; 1.000        ; 3.128      ; 0.880      ;
; 3.757 ; XXX[0]    ; XXX[0]  ; XXX[0]       ; KEY[3]      ; 1.000        ; 3.128      ; 0.657      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'p1|altpll_component|pll|clk[0]'                                                                                                                  ;
+--------+------------------------+------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 33.436 ; vga_sync:u1|h_count[8] ; vga_sync:u1|VGA_V_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 6.282      ;
; 33.539 ; vga_sync:u1|h_count[9] ; vga_sync:u1|VGA_V_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 6.179      ;
; 33.588 ; vga_sync:u1|h_count[8] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 6.129      ;
; 33.588 ; vga_sync:u1|h_count[8] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 6.129      ;
; 33.588 ; vga_sync:u1|h_count[8] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 6.129      ;
; 33.588 ; vga_sync:u1|h_count[8] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 6.129      ;
; 33.588 ; vga_sync:u1|h_count[8] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 6.129      ;
; 33.588 ; vga_sync:u1|h_count[8] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 6.129      ;
; 33.588 ; vga_sync:u1|h_count[8] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 6.129      ;
; 33.588 ; vga_sync:u1|h_count[8] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 6.129      ;
; 33.588 ; vga_sync:u1|h_count[8] ; vga_sync:u1|v_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 6.129      ;
; 33.588 ; vga_sync:u1|h_count[8] ; vga_sync:u1|v_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 6.129      ;
; 33.691 ; vga_sync:u1|h_count[9] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 6.026      ;
; 33.691 ; vga_sync:u1|h_count[9] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 6.026      ;
; 33.691 ; vga_sync:u1|h_count[9] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 6.026      ;
; 33.691 ; vga_sync:u1|h_count[9] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 6.026      ;
; 33.691 ; vga_sync:u1|h_count[9] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 6.026      ;
; 33.691 ; vga_sync:u1|h_count[9] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 6.026      ;
; 33.691 ; vga_sync:u1|h_count[9] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 6.026      ;
; 33.691 ; vga_sync:u1|h_count[9] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 6.026      ;
; 33.691 ; vga_sync:u1|h_count[9] ; vga_sync:u1|v_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 6.026      ;
; 33.691 ; vga_sync:u1|h_count[9] ; vga_sync:u1|v_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 6.026      ;
; 33.996 ; vga_sync:u1|v_count[4] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 5.722      ;
; 34.070 ; vga_sync:u1|v_count[4] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 5.648      ;
; 34.397 ; vga_sync:u1|h_count[7] ; vga_sync:u1|VGA_V_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 5.321      ;
; 34.418 ; vga_sync:u1|v_count[0] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 5.300      ;
; 34.492 ; vga_sync:u1|v_count[0] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 5.226      ;
; 34.542 ; vga_sync:u1|h_count[5] ; vga_sync:u1|VGA_V_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 5.176      ;
; 34.549 ; vga_sync:u1|h_count[7] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 5.168      ;
; 34.549 ; vga_sync:u1|h_count[7] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 5.168      ;
; 34.549 ; vga_sync:u1|h_count[7] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 5.168      ;
; 34.549 ; vga_sync:u1|h_count[7] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 5.168      ;
; 34.549 ; vga_sync:u1|h_count[7] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 5.168      ;
; 34.549 ; vga_sync:u1|h_count[7] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 5.168      ;
; 34.549 ; vga_sync:u1|h_count[7] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 5.168      ;
; 34.549 ; vga_sync:u1|h_count[7] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 5.168      ;
; 34.549 ; vga_sync:u1|h_count[7] ; vga_sync:u1|v_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 5.168      ;
; 34.549 ; vga_sync:u1|h_count[7] ; vga_sync:u1|v_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 5.168      ;
; 34.564 ; vga_sync:u1|h_count[3] ; vga_sync:u1|VGA_V_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 5.154      ;
; 34.571 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 5.147      ;
; 34.571 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 5.147      ;
; 34.571 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 5.147      ;
; 34.571 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 5.147      ;
; 34.571 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 5.147      ;
; 34.571 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 5.147      ;
; 34.571 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 5.147      ;
; 34.571 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 5.147      ;
; 34.571 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 5.147      ;
; 34.571 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 5.147      ;
; 34.694 ; vga_sync:u1|h_count[5] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 5.023      ;
; 34.694 ; vga_sync:u1|h_count[5] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 5.023      ;
; 34.694 ; vga_sync:u1|h_count[5] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 5.023      ;
; 34.694 ; vga_sync:u1|h_count[5] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 5.023      ;
; 34.694 ; vga_sync:u1|h_count[5] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 5.023      ;
; 34.694 ; vga_sync:u1|h_count[5] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 5.023      ;
; 34.694 ; vga_sync:u1|h_count[5] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 5.023      ;
; 34.694 ; vga_sync:u1|h_count[5] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 5.023      ;
; 34.694 ; vga_sync:u1|h_count[5] ; vga_sync:u1|v_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 5.023      ;
; 34.694 ; vga_sync:u1|h_count[5] ; vga_sync:u1|v_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 5.023      ;
; 34.716 ; vga_sync:u1|h_count[3] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 5.001      ;
; 34.716 ; vga_sync:u1|h_count[3] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 5.001      ;
; 34.716 ; vga_sync:u1|h_count[3] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 5.001      ;
; 34.716 ; vga_sync:u1|h_count[3] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 5.001      ;
; 34.716 ; vga_sync:u1|h_count[3] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 5.001      ;
; 34.716 ; vga_sync:u1|h_count[3] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 5.001      ;
; 34.716 ; vga_sync:u1|h_count[3] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 5.001      ;
; 34.716 ; vga_sync:u1|h_count[3] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 5.001      ;
; 34.716 ; vga_sync:u1|h_count[3] ; vga_sync:u1|v_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 5.001      ;
; 34.716 ; vga_sync:u1|h_count[3] ; vga_sync:u1|v_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 5.001      ;
; 34.893 ; vga_sync:u1|v_count[4] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 4.825      ;
; 34.893 ; vga_sync:u1|v_count[4] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 4.825      ;
; 34.893 ; vga_sync:u1|v_count[4] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 4.825      ;
; 34.893 ; vga_sync:u1|v_count[4] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 4.825      ;
; 34.893 ; vga_sync:u1|v_count[4] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 4.825      ;
; 34.893 ; vga_sync:u1|v_count[4] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 4.825      ;
; 34.893 ; vga_sync:u1|v_count[4] ; vga_sync:u1|v_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 4.825      ;
; 34.893 ; vga_sync:u1|v_count[4] ; vga_sync:u1|v_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 4.825      ;
; 34.920 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 4.798      ;
; 34.971 ; vga_sync:u1|h_count[4] ; vga_sync:u1|VGA_V_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 4.747      ;
; 35.060 ; vga_sync:u1|v_count[0] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 4.658      ;
; 35.061 ; vga_sync:u1|v_count[3] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 4.657      ;
; 35.061 ; vga_sync:u1|v_count[3] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 4.657      ;
; 35.061 ; vga_sync:u1|v_count[3] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 4.657      ;
; 35.061 ; vga_sync:u1|v_count[3] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 4.657      ;
; 35.061 ; vga_sync:u1|v_count[3] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 4.657      ;
; 35.061 ; vga_sync:u1|v_count[3] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 4.657      ;
; 35.061 ; vga_sync:u1|v_count[3] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 4.657      ;
; 35.061 ; vga_sync:u1|v_count[3] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 4.657      ;
; 35.061 ; vga_sync:u1|v_count[3] ; vga_sync:u1|v_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 4.657      ;
; 35.061 ; vga_sync:u1|v_count[3] ; vga_sync:u1|v_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 4.657      ;
; 35.123 ; vga_sync:u1|h_count[4] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 4.594      ;
; 35.123 ; vga_sync:u1|h_count[4] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 4.594      ;
; 35.123 ; vga_sync:u1|h_count[4] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 4.594      ;
; 35.123 ; vga_sync:u1|h_count[4] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 4.594      ;
; 35.123 ; vga_sync:u1|h_count[4] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 4.594      ;
; 35.123 ; vga_sync:u1|h_count[4] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 4.594      ;
; 35.123 ; vga_sync:u1|h_count[4] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 4.594      ;
; 35.123 ; vga_sync:u1|h_count[4] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 4.594      ;
; 35.123 ; vga_sync:u1|h_count[4] ; vga_sync:u1|v_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 4.594      ;
; 35.123 ; vga_sync:u1|h_count[4] ; vga_sync:u1|v_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 4.594      ;
+--------+------------------------+------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'datagrid[0][0][0]'                                                                                                                         ;
+---------+------------------------+-----------------------------+--------------------------------+-------------------+--------------+------------+------------+
; Slack   ; From Node              ; To Node                     ; Launch Clock                   ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------+-----------------------------+--------------------------------+-------------------+--------------+------------+------------+
; -19.876 ; datagrid[0][0][0]      ; color_blocker:colorer|v1[0] ; datagrid[0][0][0]              ; datagrid[0][0][0] ; 0.000        ; 24.036     ; 4.160      ;
; -19.874 ; datagrid[0][0][0]      ; color_blocker:colorer|v3[0] ; datagrid[0][0][0]              ; datagrid[0][0][0] ; 0.000        ; 24.032     ; 4.158      ;
; -19.864 ; datagrid[0][0][0]      ; color_blocker:colorer|v2[0] ; datagrid[0][0][0]              ; datagrid[0][0][0] ; 0.000        ; 24.035     ; 4.171      ;
; -19.376 ; datagrid[0][0][0]      ; color_blocker:colorer|v1[0] ; datagrid[0][0][0]              ; datagrid[0][0][0] ; -0.500       ; 24.036     ; 4.160      ;
; -19.374 ; datagrid[0][0][0]      ; color_blocker:colorer|v3[0] ; datagrid[0][0][0]              ; datagrid[0][0][0] ; -0.500       ; 24.032     ; 4.158      ;
; -19.364 ; datagrid[0][0][0]      ; color_blocker:colorer|v2[0] ; datagrid[0][0][0]              ; datagrid[0][0][0] ; -0.500       ; 24.035     ; 4.171      ;
; -17.892 ; datagrid[0][0][0]      ; color_blocker:colorer|v1[0] ; datagrid[0][0][0]              ; datagrid[0][0][0] ; 0.000        ; 22.052     ; 4.160      ;
; -17.890 ; datagrid[0][0][0]      ; color_blocker:colorer|v3[0] ; datagrid[0][0][0]              ; datagrid[0][0][0] ; 0.000        ; 22.048     ; 4.158      ;
; -17.880 ; datagrid[0][0][0]      ; color_blocker:colorer|v2[0] ; datagrid[0][0][0]              ; datagrid[0][0][0] ; 0.000        ; 22.051     ; 4.171      ;
; -17.873 ; vga_sync:u1|v_count[4] ; color_blocker:colorer|v1[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.000        ; 23.791     ; 5.918      ;
; -17.871 ; vga_sync:u1|v_count[4] ; color_blocker:colorer|v3[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.000        ; 23.787     ; 5.916      ;
; -17.861 ; vga_sync:u1|v_count[4] ; color_blocker:colorer|v2[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.000        ; 23.790     ; 5.929      ;
; -17.698 ; vga_sync:u1|h_count[8] ; color_blocker:colorer|v1[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.000        ; 23.790     ; 6.092      ;
; -17.696 ; vga_sync:u1|h_count[8] ; color_blocker:colorer|v3[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.000        ; 23.786     ; 6.090      ;
; -17.686 ; vga_sync:u1|h_count[8] ; color_blocker:colorer|v2[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.000        ; 23.789     ; 6.103      ;
; -17.658 ; datagrid[2][2][2]      ; color_blocker:colorer|v1[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.000        ; 22.439     ; 4.781      ;
; -17.656 ; datagrid[2][2][2]      ; color_blocker:colorer|v3[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.000        ; 22.435     ; 4.779      ;
; -17.646 ; datagrid[2][2][2]      ; color_blocker:colorer|v2[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.000        ; 22.438     ; 4.792      ;
; -17.632 ; datagrid[2][2][0]      ; color_blocker:colorer|v1[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.000        ; 22.436     ; 4.804      ;
; -17.630 ; datagrid[2][2][0]      ; color_blocker:colorer|v3[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.000        ; 22.432     ; 4.802      ;
; -17.620 ; datagrid[2][2][0]      ; color_blocker:colorer|v2[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.000        ; 22.435     ; 4.815      ;
; -17.584 ; datagrid[3][0][2]      ; color_blocker:colorer|v1[0] ; XXX[0]                         ; datagrid[0][0][0] ; -0.500       ; 22.567     ; 4.483      ;
; -17.582 ; datagrid[3][0][2]      ; color_blocker:colorer|v3[0] ; XXX[0]                         ; datagrid[0][0][0] ; -0.500       ; 22.563     ; 4.481      ;
; -17.572 ; datagrid[3][0][2]      ; color_blocker:colorer|v2[0] ; XXX[0]                         ; datagrid[0][0][0] ; -0.500       ; 22.566     ; 4.494      ;
; -17.557 ; datagrid[3][0][1]      ; color_blocker:colorer|v1[0] ; XXX[0]                         ; datagrid[0][0][0] ; -0.500       ; 22.563     ; 4.506      ;
; -17.555 ; datagrid[3][0][1]      ; color_blocker:colorer|v3[0] ; XXX[0]                         ; datagrid[0][0][0] ; -0.500       ; 22.559     ; 4.504      ;
; -17.545 ; datagrid[3][0][1]      ; color_blocker:colorer|v2[0] ; XXX[0]                         ; datagrid[0][0][0] ; -0.500       ; 22.562     ; 4.517      ;
; -17.538 ; datagrid[2][2][1]      ; color_blocker:colorer|v1[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.000        ; 22.434     ; 4.896      ;
; -17.537 ; vga_sync:u1|h_count[9] ; color_blocker:colorer|v1[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.000        ; 23.790     ; 6.253      ;
; -17.536 ; datagrid[2][2][1]      ; color_blocker:colorer|v3[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.000        ; 22.430     ; 4.894      ;
; -17.535 ; vga_sync:u1|h_count[9] ; color_blocker:colorer|v3[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.000        ; 23.786     ; 6.251      ;
; -17.526 ; datagrid[2][2][1]      ; color_blocker:colorer|v2[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.000        ; 22.433     ; 4.907      ;
; -17.525 ; vga_sync:u1|h_count[9] ; color_blocker:colorer|v2[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.000        ; 23.789     ; 6.264      ;
; -17.462 ; datagrid[3][1][1]      ; color_blocker:colorer|v1[0] ; XXX[0]                         ; datagrid[0][0][0] ; -0.500       ; 22.365     ; 4.403      ;
; -17.460 ; datagrid[3][1][1]      ; color_blocker:colorer|v3[0] ; XXX[0]                         ; datagrid[0][0][0] ; -0.500       ; 22.361     ; 4.401      ;
; -17.450 ; datagrid[3][1][1]      ; color_blocker:colorer|v2[0] ; XXX[0]                         ; datagrid[0][0][0] ; -0.500       ; 22.364     ; 4.414      ;
; -17.441 ; datagrid[2][1][2]      ; color_blocker:colorer|v1[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.000        ; 22.558     ; 5.117      ;
; -17.439 ; datagrid[2][1][2]      ; color_blocker:colorer|v3[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.000        ; 22.554     ; 5.115      ;
; -17.431 ; datagrid[3][0][0]      ; color_blocker:colorer|v1[0] ; XXX[0]                         ; datagrid[0][0][0] ; -0.500       ; 22.563     ; 4.632      ;
; -17.430 ; vga_sync:u1|v_count[2] ; color_blocker:colorer|v1[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.000        ; 23.791     ; 6.361      ;
; -17.429 ; datagrid[3][0][0]      ; color_blocker:colorer|v3[0] ; XXX[0]                         ; datagrid[0][0][0] ; -0.500       ; 22.559     ; 4.630      ;
; -17.429 ; datagrid[3][1][0]      ; color_blocker:colorer|v1[0] ; XXX[0]                         ; datagrid[0][0][0] ; -0.500       ; 22.365     ; 4.436      ;
; -17.429 ; datagrid[2][1][2]      ; color_blocker:colorer|v2[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.000        ; 22.557     ; 5.128      ;
; -17.428 ; vga_sync:u1|v_count[2] ; color_blocker:colorer|v3[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.000        ; 23.787     ; 6.359      ;
; -17.427 ; datagrid[3][1][0]      ; color_blocker:colorer|v3[0] ; XXX[0]                         ; datagrid[0][0][0] ; -0.500       ; 22.361     ; 4.434      ;
; -17.419 ; datagrid[3][0][0]      ; color_blocker:colorer|v2[0] ; XXX[0]                         ; datagrid[0][0][0] ; -0.500       ; 22.562     ; 4.643      ;
; -17.418 ; vga_sync:u1|v_count[2] ; color_blocker:colorer|v2[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.000        ; 23.790     ; 6.372      ;
; -17.417 ; datagrid[3][1][0]      ; color_blocker:colorer|v2[0] ; XXX[0]                         ; datagrid[0][0][0] ; -0.500       ; 22.364     ; 4.447      ;
; -17.392 ; datagrid[0][0][0]      ; color_blocker:colorer|v1[0] ; datagrid[0][0][0]              ; datagrid[0][0][0] ; -0.500       ; 22.052     ; 4.160      ;
; -17.390 ; datagrid[0][0][0]      ; color_blocker:colorer|v3[0] ; datagrid[0][0][0]              ; datagrid[0][0][0] ; -0.500       ; 22.048     ; 4.158      ;
; -17.380 ; datagrid[0][0][0]      ; color_blocker:colorer|v2[0] ; datagrid[0][0][0]              ; datagrid[0][0][0] ; -0.500       ; 22.051     ; 4.171      ;
; -17.367 ; datagrid[3][3][2]      ; color_blocker:colorer|v1[0] ; XXX[0]                         ; datagrid[0][0][0] ; -0.500       ; 22.590     ; 4.723      ;
; -17.365 ; datagrid[3][3][2]      ; color_blocker:colorer|v3[0] ; XXX[0]                         ; datagrid[0][0][0] ; -0.500       ; 22.586     ; 4.721      ;
; -17.363 ; datagrid[0][3][2]      ; color_blocker:colorer|v1[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.000        ; 22.530     ; 5.167      ;
; -17.361 ; datagrid[0][3][2]      ; color_blocker:colorer|v3[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.000        ; 22.526     ; 5.165      ;
; -17.357 ; datagrid[3][1][2]      ; color_blocker:colorer|v1[0] ; XXX[0]                         ; datagrid[0][0][0] ; -0.500       ; 22.365     ; 4.508      ;
; -17.355 ; datagrid[3][1][2]      ; color_blocker:colorer|v3[0] ; XXX[0]                         ; datagrid[0][0][0] ; -0.500       ; 22.361     ; 4.506      ;
; -17.355 ; datagrid[3][3][2]      ; color_blocker:colorer|v2[0] ; XXX[0]                         ; datagrid[0][0][0] ; -0.500       ; 22.589     ; 4.734      ;
; -17.351 ; datagrid[0][3][2]      ; color_blocker:colorer|v2[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.000        ; 22.529     ; 5.178      ;
; -17.346 ; datagrid[0][3][1]      ; color_blocker:colorer|v1[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.000        ; 22.530     ; 5.184      ;
; -17.345 ; datagrid[3][1][2]      ; color_blocker:colorer|v2[0] ; XXX[0]                         ; datagrid[0][0][0] ; -0.500       ; 22.364     ; 4.519      ;
; -17.344 ; datagrid[0][3][1]      ; color_blocker:colorer|v3[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.000        ; 22.526     ; 5.182      ;
; -17.342 ; vga_sync:u1|v_count[8] ; color_blocker:colorer|v1[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.000        ; 23.791     ; 6.449      ;
; -17.340 ; vga_sync:u1|v_count[8] ; color_blocker:colorer|v3[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.000        ; 23.787     ; 6.447      ;
; -17.339 ; datagrid[3][3][0]      ; color_blocker:colorer|v1[0] ; XXX[0]                         ; datagrid[0][0][0] ; -0.500       ; 22.589     ; 4.750      ;
; -17.337 ; datagrid[3][3][0]      ; color_blocker:colorer|v3[0] ; XXX[0]                         ; datagrid[0][0][0] ; -0.500       ; 22.585     ; 4.748      ;
; -17.334 ; datagrid[0][3][1]      ; color_blocker:colorer|v2[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.000        ; 22.529     ; 5.195      ;
; -17.333 ; datagrid[2][1][1]      ; color_blocker:colorer|v1[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.000        ; 22.557     ; 5.224      ;
; -17.331 ; datagrid[2][3][0]      ; color_blocker:colorer|v1[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.000        ; 22.302     ; 4.971      ;
; -17.331 ; datagrid[2][1][1]      ; color_blocker:colorer|v3[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.000        ; 22.553     ; 5.222      ;
; -17.330 ; vga_sync:u1|v_count[8] ; color_blocker:colorer|v2[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.000        ; 23.790     ; 6.460      ;
; -17.330 ; datagrid[2][0][2]      ; color_blocker:colorer|v1[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.000        ; 22.435     ; 5.105      ;
; -17.329 ; datagrid[2][3][0]      ; color_blocker:colorer|v3[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.000        ; 22.298     ; 4.969      ;
; -17.328 ; datagrid[2][0][2]      ; color_blocker:colorer|v3[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.000        ; 22.431     ; 5.103      ;
; -17.327 ; datagrid[3][3][0]      ; color_blocker:colorer|v2[0] ; XXX[0]                         ; datagrid[0][0][0] ; -0.500       ; 22.588     ; 4.761      ;
; -17.325 ; vga_sync:u1|v_count[6] ; color_blocker:colorer|v1[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.000        ; 23.791     ; 6.466      ;
; -17.323 ; vga_sync:u1|v_count[6] ; color_blocker:colorer|v3[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.000        ; 23.787     ; 6.464      ;
; -17.323 ; datagrid[0][2][0]      ; color_blocker:colorer|v1[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.000        ; 22.538     ; 5.215      ;
; -17.321 ; datagrid[2][1][1]      ; color_blocker:colorer|v2[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.000        ; 22.556     ; 5.235      ;
; -17.321 ; datagrid[0][2][0]      ; color_blocker:colorer|v3[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.000        ; 22.534     ; 5.213      ;
; -17.319 ; datagrid[2][3][0]      ; color_blocker:colorer|v2[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.000        ; 22.301     ; 4.982      ;
; -17.318 ; datagrid[2][0][2]      ; color_blocker:colorer|v2[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.000        ; 22.434     ; 5.116      ;
; -17.318 ; datagrid[0][3][0]      ; color_blocker:colorer|v1[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.000        ; 22.530     ; 5.212      ;
; -17.316 ; datagrid[0][3][0]      ; color_blocker:colorer|v3[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.000        ; 22.526     ; 5.210      ;
; -17.313 ; vga_sync:u1|v_count[6] ; color_blocker:colorer|v2[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.000        ; 23.790     ; 6.477      ;
; -17.313 ; datagrid[0][0][1]      ; color_blocker:colorer|v1[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.000        ; 22.478     ; 5.165      ;
; -17.311 ; datagrid[0][0][1]      ; color_blocker:colorer|v3[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.000        ; 22.474     ; 5.163      ;
; -17.311 ; datagrid[0][2][0]      ; color_blocker:colorer|v2[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.000        ; 22.537     ; 5.226      ;
; -17.306 ; datagrid[0][3][0]      ; color_blocker:colorer|v2[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.000        ; 22.529     ; 5.223      ;
; -17.301 ; datagrid[0][0][1]      ; color_blocker:colorer|v2[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.000        ; 22.477     ; 5.176      ;
; -17.275 ; vga_sync:u1|h_count[7] ; color_blocker:colorer|v1[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.000        ; 23.790     ; 6.515      ;
; -17.274 ; datagrid[1][3][0]      ; color_blocker:colorer|v1[0] ; XXX[0]                         ; datagrid[0][0][0] ; -0.500       ; 22.563     ; 4.789      ;
; -17.273 ; vga_sync:u1|h_count[7] ; color_blocker:colorer|v3[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.000        ; 23.786     ; 6.513      ;
; -17.272 ; datagrid[1][3][0]      ; color_blocker:colorer|v3[0] ; XXX[0]                         ; datagrid[0][0][0] ; -0.500       ; 22.559     ; 4.787      ;
; -17.270 ; vga_sync:u1|v_count[7] ; color_blocker:colorer|v1[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.000        ; 23.791     ; 6.521      ;
; -17.268 ; vga_sync:u1|v_count[7] ; color_blocker:colorer|v3[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.000        ; 23.787     ; 6.519      ;
; -17.266 ; datagrid[1][3][1]      ; color_blocker:colorer|v1[0] ; XXX[0]                         ; datagrid[0][0][0] ; -0.500       ; 22.565     ; 4.799      ;
; -17.266 ; datagrid[2][3][2]      ; color_blocker:colorer|v1[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.000        ; 22.297     ; 5.031      ;
; -17.264 ; datagrid[3][3][1]      ; color_blocker:colorer|v1[0] ; XXX[0]                         ; datagrid[0][0][0] ; -0.500       ; 22.593     ; 4.829      ;
; -17.264 ; datagrid[1][3][1]      ; color_blocker:colorer|v3[0] ; XXX[0]                         ; datagrid[0][0][0] ; -0.500       ; 22.561     ; 4.797      ;
+---------+------------------------+-----------------------------+--------------------------------+-------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'KEY[3]'                                                                          ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -2.987 ; XXX[0]    ; XXX[0]  ; XXX[0]       ; KEY[3]      ; 0.000        ; 3.128      ; 0.657      ;
; -2.764 ; XXX[0]    ; XXX[1]  ; XXX[0]       ; KEY[3]      ; 0.000        ; 3.128      ; 0.880      ;
; -2.487 ; XXX[0]    ; XXX[0]  ; XXX[0]       ; KEY[3]      ; -0.500       ; 3.128      ; 0.657      ;
; -2.264 ; XXX[0]    ; XXX[1]  ; XXX[0]       ; KEY[3]      ; -0.500       ; 3.128      ; 0.880      ;
; 0.391  ; XXX[1]    ; XXX[1]  ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 0.657      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                     ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.529 ; Reset_Delay:r0|Cont[19] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.795      ;
; 0.801 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.067      ;
; 0.802 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.068      ;
; 0.802 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.068      ;
; 0.804 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.070      ;
; 0.805 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.071      ;
; 0.806 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.831 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.097      ;
; 0.838 ; Reset_Delay:r0|Cont[18] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.104      ;
; 0.841 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.107      ;
; 0.842 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.108      ;
; 0.846 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.112      ;
; 1.184 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.450      ;
; 1.185 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.451      ;
; 1.187 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.453      ;
; 1.188 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.454      ;
; 1.189 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.455      ;
; 1.199 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.465      ;
; 1.224 ; Reset_Delay:r0|Cont[18] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.490      ;
; 1.227 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.493      ;
; 1.228 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.494      ;
; 1.232 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.498      ;
; 1.244 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.510      ;
; 1.255 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.521      ;
; 1.256 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.522      ;
; 1.258 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.524      ;
; 1.259 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.525      ;
; 1.260 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.526      ;
; 1.260 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.526      ;
; 1.277 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.543      ;
; 1.277 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 1.547      ;
; 1.295 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.561      ;
; 1.295 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.561      ;
; 1.295 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.561      ;
; 1.298 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.564      ;
; 1.299 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.565      ;
; 1.308 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.574      ;
; 1.326 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.592      ;
; 1.327 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.593      ;
; 1.329 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.595      ;
; 1.330 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.596      ;
; 1.331 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 1.601      ;
; 1.331 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.597      ;
; 1.348 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 1.618      ;
; 1.348 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.614      ;
; 1.366 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.632      ;
; 1.366 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.632      ;
; 1.366 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.632      ;
; 1.369 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.635      ;
; 1.379 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.645      ;
; 1.391 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.657      ;
; 1.397 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.663      ;
; 1.398 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.664      ;
; 1.400 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.666      ;
; 1.401 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.667      ;
; 1.402 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 1.672      ;
; 1.402 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 1.672      ;
; 1.419 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 1.689      ;
; 1.419 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.685      ;
; 1.437 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.703      ;
; 1.437 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.703      ;
; 1.440 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.706      ;
; 1.450 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.716      ;
; 1.458 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.724      ;
; 1.462 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.728      ;
; 1.468 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.734      ;
; 1.471 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.737      ;
; 1.472 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.738      ;
; 1.473 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 1.743      ;
; 1.473 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 1.743      ;
; 1.490 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 1.760      ;
; 1.490 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.756      ;
; 1.490 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.756      ;
; 1.508 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.774      ;
; 1.508 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.774      ;
; 1.508 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 1.778      ;
; 1.521 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.787      ;
; 1.529 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.795      ;
; 1.539 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.805      ;
; 1.540 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 1.810      ;
; 1.542 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.808      ;
; 1.544 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 1.814      ;
; 1.544 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 1.814      ;
; 1.561 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 1.831      ;
; 1.561 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.827      ;
; 1.561 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.827      ;
; 1.579 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.845      ;
; 1.579 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 1.849      ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'KEY[2]'                                                                         ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 0.391 ; YYY[0]    ; YYY[0]  ; KEY[2]       ; KEY[2]      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; YYY[1]    ; YYY[1]  ; KEY[2]       ; KEY[2]      ; 0.000        ; 0.000      ; 0.657      ;
; 0.612 ; YYY[0]    ; YYY[1]  ; KEY[2]       ; KEY[2]      ; 0.000        ; 0.000      ; 0.878      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'p1|altpll_component|pll|clk[0]'                                                                                                                  ;
+-------+------------------------+------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.391 ; vga_sync:u1|VGA_V_SYNC ; vga_sync:u1|VGA_V_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 1.242 ; vga_sync:u1|h_count[7] ; vga_sync:u1|VGA_H_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.507      ;
; 1.347 ; vga_sync:u1|h_count[8] ; vga_sync:u1|VGA_H_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.612      ;
; 1.765 ; vga_sync:u1|h_count[5] ; vga_sync:u1|VGA_H_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 2.030      ;
; 1.971 ; vga_sync:u1|v_count[1] ; vga_sync:u1|v_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.237      ;
; 1.976 ; vga_sync:u1|v_count[8] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.242      ;
; 1.979 ; vga_sync:u1|v_count[9] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.245      ;
; 2.041 ; vga_sync:u1|h_count[0] ; vga_sync:u1|VGA_H_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 2.306      ;
; 2.088 ; vga_sync:u1|h_count[1] ; vga_sync:u1|VGA_H_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 2.353      ;
; 2.097 ; vga_sync:u1|h_count[2] ; vga_sync:u1|VGA_H_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 2.362      ;
; 2.138 ; vga_sync:u1|v_count[8] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.404      ;
; 2.147 ; vga_sync:u1|h_count[6] ; vga_sync:u1|VGA_H_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 2.412      ;
; 2.166 ; vga_sync:u1|v_count[7] ; vga_sync:u1|VGA_V_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.433      ;
; 2.187 ; vga_sync:u1|h_count[3] ; vga_sync:u1|VGA_H_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 2.452      ;
; 2.200 ; vga_sync:u1|h_count[8] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.466      ;
; 2.215 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.481      ;
; 2.221 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.487      ;
; 2.273 ; vga_sync:u1|v_count[6] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.539      ;
; 2.411 ; vga_sync:u1|v_count[2] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.677      ;
; 2.436 ; vga_sync:u1|h_count[7] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.702      ;
; 2.453 ; vga_sync:u1|v_count[7] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.719      ;
; 2.498 ; vga_sync:u1|v_count[1] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.764      ;
; 2.556 ; vga_sync:u1|v_count[3] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.822      ;
; 2.575 ; vga_sync:u1|h_count[7] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.841      ;
; 2.575 ; vga_sync:u1|h_count[7] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.841      ;
; 2.575 ; vga_sync:u1|h_count[7] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.841      ;
; 2.575 ; vga_sync:u1|h_count[7] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.841      ;
; 2.575 ; vga_sync:u1|h_count[7] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.841      ;
; 2.575 ; vga_sync:u1|h_count[7] ; vga_sync:u1|h_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.841      ;
; 2.575 ; vga_sync:u1|h_count[7] ; vga_sync:u1|h_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.841      ;
; 2.575 ; vga_sync:u1|h_count[7] ; vga_sync:u1|h_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.841      ;
; 2.575 ; vga_sync:u1|h_count[7] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.841      ;
; 2.585 ; vga_sync:u1|h_count[4] ; vga_sync:u1|VGA_H_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 2.850      ;
; 2.589 ; vga_sync:u1|h_count[8] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.855      ;
; 2.603 ; vga_sync:u1|v_count[7] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.869      ;
; 2.611 ; vga_sync:u1|v_count[2] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.877      ;
; 2.614 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.880      ;
; 2.624 ; vga_sync:u1|v_count[6] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.890      ;
; 2.625 ; vga_sync:u1|v_count[5] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.891      ;
; 2.645 ; vga_sync:u1|v_count[2] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.911      ;
; 2.659 ; vga_sync:u1|v_count[5] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.925      ;
; 2.670 ; vga_sync:u1|h_count[6] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 2.935      ;
; 2.670 ; vga_sync:u1|h_count[6] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 2.935      ;
; 2.670 ; vga_sync:u1|h_count[6] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 2.935      ;
; 2.670 ; vga_sync:u1|h_count[6] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 2.935      ;
; 2.670 ; vga_sync:u1|h_count[6] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 2.935      ;
; 2.670 ; vga_sync:u1|h_count[6] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 2.935      ;
; 2.670 ; vga_sync:u1|h_count[6] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 2.935      ;
; 2.670 ; vga_sync:u1|h_count[6] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 2.935      ;
; 2.670 ; vga_sync:u1|h_count[6] ; vga_sync:u1|v_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 2.935      ;
; 2.670 ; vga_sync:u1|h_count[6] ; vga_sync:u1|v_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 2.935      ;
; 2.698 ; vga_sync:u1|v_count[1] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.964      ;
; 2.705 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.971      ;
; 2.732 ; vga_sync:u1|v_count[1] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.998      ;
; 2.756 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 3.022      ;
; 2.756 ; vga_sync:u1|v_count[3] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 3.022      ;
; 2.770 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 3.036      ;
; 2.774 ; vga_sync:u1|v_count[6] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 3.040      ;
; 2.786 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 3.052      ;
; 2.790 ; vga_sync:u1|v_count[3] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 3.056      ;
; 2.795 ; vga_sync:u1|v_count[2] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 3.061      ;
; 2.809 ; vga_sync:u1|v_count[5] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 3.075      ;
; 2.822 ; vga_sync:u1|h_count[6] ; vga_sync:u1|VGA_V_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 3.088      ;
; 2.827 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 3.093      ;
; 2.850 ; vga_sync:u1|v_count[4] ; vga_sync:u1|VGA_V_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 3.117      ;
; 2.851 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 3.117      ;
; 2.882 ; vga_sync:u1|v_count[1] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 3.148      ;
; 2.887 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 3.153      ;
; 2.887 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 3.153      ;
; 2.901 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 3.167      ;
; 2.928 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 3.194      ;
; 2.940 ; vga_sync:u1|v_count[3] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 3.206      ;
; 2.968 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 3.234      ;
; 2.982 ; vga_sync:u1|v_count[2] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 3.248      ;
; 2.993 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 3.259      ;
; 2.995 ; vga_sync:u1|h_count[5] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 3.261      ;
; 2.999 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 3.265      ;
; 3.003 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 3.269      ;
; 3.064 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 3.330      ;
; 3.072 ; vga_sync:u1|h_count[9] ; vga_sync:u1|VGA_H_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 3.337      ;
; 3.073 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 3.339      ;
; 3.074 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 3.340      ;
; 3.081 ; vga_sync:u1|v_count[6] ; vga_sync:u1|VGA_V_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 3.348      ;
; 3.110 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 3.376      ;
; 3.138 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 3.404      ;
; 3.139 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 3.405      ;
; 3.161 ; vga_sync:u1|h_count[6] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 3.427      ;
; 3.181 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 3.447      ;
; 3.192 ; vga_sync:u1|v_count[0] ; vga_sync:u1|v_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 3.458      ;
; 3.211 ; vga_sync:u1|v_count[7] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 3.477      ;
; 3.211 ; vga_sync:u1|v_count[7] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 3.477      ;
; 3.211 ; vga_sync:u1|v_count[7] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 3.477      ;
; 3.211 ; vga_sync:u1|v_count[7] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 3.477      ;
; 3.211 ; vga_sync:u1|v_count[7] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 3.477      ;
; 3.211 ; vga_sync:u1|v_count[7] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 3.477      ;
; 3.211 ; vga_sync:u1|v_count[7] ; vga_sync:u1|v_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 3.477      ;
; 3.211 ; vga_sync:u1|v_count[7] ; vga_sync:u1|v_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 3.477      ;
; 3.212 ; vga_sync:u1|v_count[2] ; vga_sync:u1|VGA_V_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 3.479      ;
; 3.232 ; vga_sync:u1|v_count[3] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 3.498      ;
; 3.232 ; vga_sync:u1|h_count[6] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 3.498      ;
+-------+------------------------+------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'p1|altpll_component|pll|clk[0]'                                                                                            ;
+--------+-----------------------+------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+------------------------+--------------+--------------------------------+--------------+------------+------------+
; -5.214 ; Reset_Delay:r0|oRESET ; vga_sync:u1|VGA_V_SYNC ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.435     ; 2.817      ;
; -5.149 ; Reset_Delay:r0|oRESET ; vga_sync:u1|VGA_H_SYNC ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.436     ; 2.751      ;
; -4.565 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.435     ; 2.168      ;
; -4.565 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.435     ; 2.168      ;
; -4.565 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.435     ; 2.168      ;
; -4.565 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.435     ; 2.168      ;
; -4.565 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.435     ; 2.168      ;
; -4.565 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.435     ; 2.168      ;
; -4.565 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.435     ; 2.168      ;
; -4.565 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.435     ; 2.168      ;
; -4.565 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.435     ; 2.168      ;
; -4.565 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.435     ; 2.168      ;
; -4.548 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.436     ; 2.150      ;
; -4.548 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.436     ; 2.150      ;
; -4.548 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.436     ; 2.150      ;
; -4.548 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.436     ; 2.150      ;
; -4.548 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.436     ; 2.150      ;
; -4.548 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.436     ; 2.150      ;
; -4.548 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.436     ; 2.150      ;
; -4.548 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.436     ; 2.150      ;
; -4.548 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.436     ; 2.150      ;
; -4.548 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.436     ; 2.150      ;
+--------+-----------------------+------------------------+--------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'p1|altpll_component|pll|clk[0]'                                                                                            ;
+-------+-----------------------+------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+------------------------+--------------+--------------------------------+--------------+------------+------------+
; 4.320 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.436     ; 2.150      ;
; 4.320 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.436     ; 2.150      ;
; 4.320 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.436     ; 2.150      ;
; 4.320 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.436     ; 2.150      ;
; 4.320 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.436     ; 2.150      ;
; 4.320 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.436     ; 2.150      ;
; 4.320 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.436     ; 2.150      ;
; 4.320 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.436     ; 2.150      ;
; 4.320 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.436     ; 2.150      ;
; 4.320 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.436     ; 2.150      ;
; 4.337 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.435     ; 2.168      ;
; 4.337 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.435     ; 2.168      ;
; 4.337 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.435     ; 2.168      ;
; 4.337 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.435     ; 2.168      ;
; 4.337 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.435     ; 2.168      ;
; 4.337 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.435     ; 2.168      ;
; 4.337 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.435     ; 2.168      ;
; 4.337 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.435     ; 2.168      ;
; 4.337 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.435     ; 2.168      ;
; 4.337 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.435     ; 2.168      ;
; 4.921 ; Reset_Delay:r0|oRESET ; vga_sync:u1|VGA_H_SYNC ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.436     ; 2.751      ;
; 4.986 ; Reset_Delay:r0|oRESET ; vga_sync:u1|VGA_V_SYNC ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.435     ; 2.817      ;
+-------+-----------------------+------------------------+--------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'datagrid[0][0][0]'                                                                             ;
+---------+--------------+----------------+------------------+-------------------+------------+-----------------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock             ; Clock Edge ; Target                            ;
+---------+--------------+----------------+------------------+-------------------+------------+-----------------------------------+
; -14.124 ; -14.124      ; 0.000          ; High Pulse Width ; datagrid[0][0][0] ; Fall       ; Equal16~1|combout                 ;
; -14.124 ; -14.124      ; 0.000          ; Low Pulse Width  ; datagrid[0][0][0] ; Fall       ; Equal16~1|combout                 ;
; -14.124 ; -14.124      ; 0.000          ; High Pulse Width ; datagrid[0][0][0] ; Rise       ; color_blocker:colorer|v1[0]       ;
; -14.124 ; -14.124      ; 0.000          ; Low Pulse Width  ; datagrid[0][0][0] ; Rise       ; color_blocker:colorer|v1[0]       ;
; -14.124 ; -14.124      ; 0.000          ; High Pulse Width ; datagrid[0][0][0] ; Rise       ; color_blocker:colorer|v2[0]       ;
; -14.124 ; -14.124      ; 0.000          ; Low Pulse Width  ; datagrid[0][0][0] ; Rise       ; color_blocker:colorer|v2[0]       ;
; -14.124 ; -14.124      ; 0.000          ; High Pulse Width ; datagrid[0][0][0] ; Rise       ; color_blocker:colorer|v3[0]       ;
; -14.124 ; -14.124      ; 0.000          ; Low Pulse Width  ; datagrid[0][0][0] ; Rise       ; color_blocker:colorer|v3[0]       ;
; -14.124 ; -14.124      ; 0.000          ; High Pulse Width ; datagrid[0][0][0] ; Fall       ; colorer|WideOr0~0clkctrl|inclk[0] ;
; -14.124 ; -14.124      ; 0.000          ; Low Pulse Width  ; datagrid[0][0][0] ; Fall       ; colorer|WideOr0~0clkctrl|inclk[0] ;
; -14.124 ; -14.124      ; 0.000          ; High Pulse Width ; datagrid[0][0][0] ; Fall       ; colorer|WideOr0~0clkctrl|outclk   ;
; -14.124 ; -14.124      ; 0.000          ; Low Pulse Width  ; datagrid[0][0][0] ; Fall       ; colorer|WideOr0~0clkctrl|outclk   ;
; -14.124 ; -14.124      ; 0.000          ; High Pulse Width ; datagrid[0][0][0] ; Fall       ; colorer|WideOr0~0|combout         ;
; -14.124 ; -14.124      ; 0.000          ; Low Pulse Width  ; datagrid[0][0][0] ; Fall       ; colorer|WideOr0~0|combout         ;
; -14.124 ; -14.124      ; 0.000          ; High Pulse Width ; datagrid[0][0][0] ; Fall       ; colorer|WideOr0~0|datad           ;
; -14.124 ; -14.124      ; 0.000          ; Low Pulse Width  ; datagrid[0][0][0] ; Fall       ; colorer|WideOr0~0|datad           ;
; -14.124 ; -14.124      ; 0.000          ; High Pulse Width ; datagrid[0][0][0] ; Fall       ; colorer|v1[0]|datac               ;
; -14.124 ; -14.124      ; 0.000          ; Low Pulse Width  ; datagrid[0][0][0] ; Fall       ; colorer|v1[0]|datac               ;
; -14.124 ; -14.124      ; 0.000          ; High Pulse Width ; datagrid[0][0][0] ; Fall       ; colorer|v2[0]|datac               ;
; -14.124 ; -14.124      ; 0.000          ; Low Pulse Width  ; datagrid[0][0][0] ; Fall       ; colorer|v2[0]|datac               ;
; -14.124 ; -14.124      ; 0.000          ; High Pulse Width ; datagrid[0][0][0] ; Fall       ; colorer|v3[0]|datac               ;
; -14.124 ; -14.124      ; 0.000          ; Low Pulse Width  ; datagrid[0][0][0] ; Fall       ; colorer|v3[0]|datac               ;
; -13.834 ; -13.834      ; 0.000          ; High Pulse Width ; datagrid[0][0][0] ; Fall       ; Equal16~0|combout                 ;
; -13.834 ; -13.834      ; 0.000          ; Low Pulse Width  ; datagrid[0][0][0] ; Fall       ; Equal16~0|combout                 ;
; -13.834 ; -13.834      ; 0.000          ; High Pulse Width ; datagrid[0][0][0] ; Fall       ; Equal16~1|datad                   ;
; -13.834 ; -13.834      ; 0.000          ; Low Pulse Width  ; datagrid[0][0][0] ; Fall       ; Equal16~1|datad                   ;
; -13.818 ; -13.818      ; 0.000          ; High Pulse Width ; datagrid[0][0][0] ; Rise       ; Add2~21|combout                   ;
; -13.818 ; -13.818      ; 0.000          ; Low Pulse Width  ; datagrid[0][0][0] ; Rise       ; Add2~21|combout                   ;
; -13.818 ; -13.818      ; 0.000          ; High Pulse Width ; datagrid[0][0][0] ; Rise       ; Equal16~0|datad                   ;
; -13.818 ; -13.818      ; 0.000          ; Low Pulse Width  ; datagrid[0][0][0] ; Rise       ; Equal16~0|datad                   ;
; -13.272 ; -13.272      ; 0.000          ; High Pulse Width ; datagrid[0][0][0] ; Fall       ; Add2~17|cout                      ;
; -13.272 ; -13.272      ; 0.000          ; Low Pulse Width  ; datagrid[0][0][0] ; Fall       ; Add2~17|cout                      ;
; -13.272 ; -13.272      ; 0.000          ; High Pulse Width ; datagrid[0][0][0] ; Fall       ; Add2~19|cin                       ;
; -13.272 ; -13.272      ; 0.000          ; Low Pulse Width  ; datagrid[0][0][0] ; Fall       ; Add2~19|cin                       ;
; -13.272 ; -13.272      ; 0.000          ; High Pulse Width ; datagrid[0][0][0] ; Fall       ; Add2~21|combout                   ;
; -13.272 ; -13.272      ; 0.000          ; Low Pulse Width  ; datagrid[0][0][0] ; Fall       ; Add2~21|combout                   ;
; -13.272 ; -13.272      ; 0.000          ; High Pulse Width ; datagrid[0][0][0] ; Rise       ; Equal16~0|combout                 ;
; -13.272 ; -13.272      ; 0.000          ; Low Pulse Width  ; datagrid[0][0][0] ; Rise       ; Equal16~0|combout                 ;
; -13.272 ; -13.272      ; 0.000          ; High Pulse Width ; datagrid[0][0][0] ; Fall       ; Equal16~0|datad                   ;
; -13.272 ; -13.272      ; 0.000          ; Low Pulse Width  ; datagrid[0][0][0] ; Fall       ; Equal16~0|datad                   ;
; -13.272 ; -13.272      ; 0.000          ; High Pulse Width ; datagrid[0][0][0] ; Rise       ; Equal16~1|combout                 ;
; -13.272 ; -13.272      ; 0.000          ; Low Pulse Width  ; datagrid[0][0][0] ; Rise       ; Equal16~1|combout                 ;
; -13.272 ; -13.272      ; 0.000          ; High Pulse Width ; datagrid[0][0][0] ; Rise       ; Equal16~1|datad                   ;
; -13.272 ; -13.272      ; 0.000          ; Low Pulse Width  ; datagrid[0][0][0] ; Rise       ; Equal16~1|datad                   ;
; -13.272 ; -13.272      ; 0.000          ; High Pulse Width ; datagrid[0][0][0] ; Fall       ; color_blocker:colorer|v1[0]       ;
; -13.272 ; -13.272      ; 0.000          ; Low Pulse Width  ; datagrid[0][0][0] ; Fall       ; color_blocker:colorer|v1[0]       ;
; -13.272 ; -13.272      ; 0.000          ; High Pulse Width ; datagrid[0][0][0] ; Fall       ; color_blocker:colorer|v2[0]       ;
; -13.272 ; -13.272      ; 0.000          ; Low Pulse Width  ; datagrid[0][0][0] ; Fall       ; color_blocker:colorer|v2[0]       ;
; -13.272 ; -13.272      ; 0.000          ; High Pulse Width ; datagrid[0][0][0] ; Fall       ; color_blocker:colorer|v3[0]       ;
; -13.272 ; -13.272      ; 0.000          ; Low Pulse Width  ; datagrid[0][0][0] ; Fall       ; color_blocker:colorer|v3[0]       ;
; -13.272 ; -13.272      ; 0.000          ; High Pulse Width ; datagrid[0][0][0] ; Rise       ; colorer|WideOr0~0clkctrl|inclk[0] ;
; -13.272 ; -13.272      ; 0.000          ; Low Pulse Width  ; datagrid[0][0][0] ; Rise       ; colorer|WideOr0~0clkctrl|inclk[0] ;
; -13.272 ; -13.272      ; 0.000          ; High Pulse Width ; datagrid[0][0][0] ; Rise       ; colorer|WideOr0~0clkctrl|outclk   ;
; -13.272 ; -13.272      ; 0.000          ; Low Pulse Width  ; datagrid[0][0][0] ; Rise       ; colorer|WideOr0~0clkctrl|outclk   ;
; -13.272 ; -13.272      ; 0.000          ; High Pulse Width ; datagrid[0][0][0] ; Rise       ; colorer|WideOr0~0|combout         ;
; -13.272 ; -13.272      ; 0.000          ; Low Pulse Width  ; datagrid[0][0][0] ; Rise       ; colorer|WideOr0~0|combout         ;
; -13.272 ; -13.272      ; 0.000          ; High Pulse Width ; datagrid[0][0][0] ; Rise       ; colorer|WideOr0~0|datad           ;
; -13.272 ; -13.272      ; 0.000          ; Low Pulse Width  ; datagrid[0][0][0] ; Rise       ; colorer|WideOr0~0|datad           ;
; -13.272 ; -13.272      ; 0.000          ; High Pulse Width ; datagrid[0][0][0] ; Rise       ; colorer|v1[0]|datac               ;
; -13.272 ; -13.272      ; 0.000          ; Low Pulse Width  ; datagrid[0][0][0] ; Rise       ; colorer|v1[0]|datac               ;
; -13.272 ; -13.272      ; 0.000          ; High Pulse Width ; datagrid[0][0][0] ; Rise       ; colorer|v2[0]|datac               ;
; -13.272 ; -13.272      ; 0.000          ; Low Pulse Width  ; datagrid[0][0][0] ; Rise       ; colorer|v2[0]|datac               ;
; -13.272 ; -13.272      ; 0.000          ; High Pulse Width ; datagrid[0][0][0] ; Rise       ; colorer|v3[0]|datac               ;
; -13.272 ; -13.272      ; 0.000          ; Low Pulse Width  ; datagrid[0][0][0] ; Rise       ; colorer|v3[0]|datac               ;
; -12.017 ; -12.017      ; 0.000          ; High Pulse Width ; datagrid[0][0][0] ; Rise       ; Add2~17|datab                     ;
; -12.017 ; -12.017      ; 0.000          ; Low Pulse Width  ; datagrid[0][0][0] ; Rise       ; Add2~17|datab                     ;
; -12.017 ; -12.017      ; 0.000          ; High Pulse Width ; datagrid[0][0][0] ; Rise       ; Add2~22|combout                   ;
; -12.017 ; -12.017      ; 0.000          ; Low Pulse Width  ; datagrid[0][0][0] ; Rise       ; Add2~22|combout                   ;
; -12.017 ; -12.017      ; 0.000          ; High Pulse Width ; datagrid[0][0][0] ; Rise       ; Equal16~0|datac                   ;
; -12.017 ; -12.017      ; 0.000          ; Low Pulse Width  ; datagrid[0][0][0] ; Rise       ; Equal16~0|datac                   ;
; -11.199 ; -11.199      ; 0.000          ; High Pulse Width ; datagrid[0][0][0] ; Rise       ; Add2~15|cout                      ;
; -11.199 ; -11.199      ; 0.000          ; Low Pulse Width  ; datagrid[0][0][0] ; Rise       ; Add2~15|cout                      ;
; -11.199 ; -11.199      ; 0.000          ; High Pulse Width ; datagrid[0][0][0] ; Rise       ; Add2~17|cin                       ;
; -11.199 ; -11.199      ; 0.000          ; Low Pulse Width  ; datagrid[0][0][0] ; Rise       ; Add2~17|cin                       ;
; -10.171 ; -10.171      ; 0.000          ; High Pulse Width ; datagrid[0][0][0] ; Rise       ; Add2~15|datab                     ;
; -10.171 ; -10.171      ; 0.000          ; Low Pulse Width  ; datagrid[0][0][0] ; Rise       ; Add2~15|datab                     ;
; -10.171 ; -10.171      ; 0.000          ; High Pulse Width ; datagrid[0][0][0] ; Rise       ; Add2~23|combout                   ;
; -10.171 ; -10.171      ; 0.000          ; Low Pulse Width  ; datagrid[0][0][0] ; Rise       ; Add2~23|combout                   ;
; -10.171 ; -10.171      ; 0.000          ; High Pulse Width ; datagrid[0][0][0] ; Rise       ; Equal16~0|datab                   ;
; -10.171 ; -10.171      ; 0.000          ; Low Pulse Width  ; datagrid[0][0][0] ; Rise       ; Equal16~0|datab                   ;
; -9.272  ; -9.272       ; 0.000          ; High Pulse Width ; datagrid[0][0][0] ; Rise       ; Add2~17|cout                      ;
; -9.272  ; -9.272       ; 0.000          ; Low Pulse Width  ; datagrid[0][0][0] ; Rise       ; Add2~17|cout                      ;
; -9.272  ; -9.272       ; 0.000          ; High Pulse Width ; datagrid[0][0][0] ; Rise       ; Add2~19|cin                       ;
; -9.272  ; -9.272       ; 0.000          ; Low Pulse Width  ; datagrid[0][0][0] ; Rise       ; Add2~19|cin                       ;
; -7.199  ; -7.199       ; 0.000          ; High Pulse Width ; datagrid[0][0][0] ; Fall       ; Add2~15|cout                      ;
; -7.199  ; -7.199       ; 0.000          ; Low Pulse Width  ; datagrid[0][0][0] ; Fall       ; Add2~15|cout                      ;
; -7.199  ; -7.199       ; 0.000          ; High Pulse Width ; datagrid[0][0][0] ; Fall       ; Add2~17|cin                       ;
; -7.199  ; -7.199       ; 0.000          ; Low Pulse Width  ; datagrid[0][0][0] ; Fall       ; Add2~17|cin                       ;
; -7.199  ; -7.199       ; 0.000          ; High Pulse Width ; datagrid[0][0][0] ; Fall       ; Add2~17|datab                     ;
; -7.199  ; -7.199       ; 0.000          ; Low Pulse Width  ; datagrid[0][0][0] ; Fall       ; Add2~17|datab                     ;
; -7.199  ; -7.199       ; 0.000          ; High Pulse Width ; datagrid[0][0][0] ; Fall       ; Add2~22|combout                   ;
; -7.199  ; -7.199       ; 0.000          ; Low Pulse Width  ; datagrid[0][0][0] ; Fall       ; Add2~22|combout                   ;
; -7.199  ; -7.199       ; 0.000          ; High Pulse Width ; datagrid[0][0][0] ; Fall       ; Equal16~0|datac                   ;
; -7.199  ; -7.199       ; 0.000          ; Low Pulse Width  ; datagrid[0][0][0] ; Fall       ; Equal16~0|datac                   ;
; -5.858  ; -5.858       ; 0.000          ; High Pulse Width ; datagrid[0][0][0] ; Rise       ; Add2~13|cout                      ;
; -5.858  ; -5.858       ; 0.000          ; High Pulse Width ; datagrid[0][0][0] ; Fall       ; Add2~13|cout                      ;
; -5.858  ; -5.858       ; 0.000          ; Low Pulse Width  ; datagrid[0][0][0] ; Rise       ; Add2~13|cout                      ;
; -5.858  ; -5.858       ; 0.000          ; Low Pulse Width  ; datagrid[0][0][0] ; Fall       ; Add2~13|cout                      ;
; -5.858  ; -5.858       ; 0.000          ; High Pulse Width ; datagrid[0][0][0] ; Rise       ; Add2~15|cin                       ;
; -5.858  ; -5.858       ; 0.000          ; High Pulse Width ; datagrid[0][0][0] ; Fall       ; Add2~15|cin                       ;
+---------+--------------+----------------+------------------+-------------------+------------+-----------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                    ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[10]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[10]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[11]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[11]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[12]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[12]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[13]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[13]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[14]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[14]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[15]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[15]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[16]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[16]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[17]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[17]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[18]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[18]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[19]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[19]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[7]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[8]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[8]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[9]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[9]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|oRESET     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|oRESET     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[10]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[10]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[11]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[11]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[12]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[12]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[13]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[13]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[14]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[14]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[15]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[15]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[16]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[16]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[17]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[17]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[18]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[18]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[19]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[19]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[4]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[4]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[5]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[5]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[6]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[6]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[7]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[7]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[8]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[8]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[9]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[9]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|oRESET|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|oRESET|clk             ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'KEY[2]'                                                         ;
+--------+--------------+----------------+------------------+--------+------------+----------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target         ;
+--------+--------------+----------------+------------------+--------+------------+----------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; KEY[2] ; Rise       ; KEY[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[2] ; Fall       ; YYY[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[2] ; Fall       ; YYY[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[2] ; Fall       ; YYY[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[2] ; Fall       ; YYY[1]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[2] ; Rise       ; KEY[2]|combout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[2] ; Rise       ; KEY[2]|combout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[2] ; Rise       ; YYY[0]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[2] ; Rise       ; YYY[0]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[2] ; Rise       ; YYY[1]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[2] ; Rise       ; YYY[1]|clk     ;
+--------+--------------+----------------+------------------+--------+------------+----------------+


+--------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'KEY[3]'                                                         ;
+--------+--------------+----------------+------------------+--------+------------+----------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target         ;
+--------+--------------+----------------+------------------+--------+------------+----------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; KEY[3] ; Rise       ; KEY[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[3] ; Fall       ; XXX[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[3] ; Fall       ; XXX[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[3] ; Fall       ; XXX[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[3] ; Fall       ; XXX[1]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; KEY[3]|combout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; KEY[3]|combout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; XXX[0]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; XXX[0]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; XXX[1]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; XXX[1]|clk     ;
+--------+--------------+----------------+------------------+--------+------------+----------------+


+----------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'XXX[0]'                                                                 ;
+-------+--------------+----------------+------------------+--------+------------+-------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                  ;
+-------+--------------+----------------+------------------+--------+------------+-------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; XXX[0] ; Rise       ; XXX[0]|regout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; XXX[0] ; Rise       ; XXX[0]|regout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; XXX[0] ; Fall       ; concat~0|combout        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; XXX[0] ; Fall       ; concat~0|combout        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; XXX[0] ; Rise       ; concat~0|datad          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; XXX[0] ; Rise       ; concat~0|datad          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; XXX[0] ; Fall       ; concat~10|combout       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; XXX[0] ; Fall       ; concat~10|combout       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; XXX[0] ; Rise       ; concat~10|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; XXX[0] ; Rise       ; concat~10|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; XXX[0] ; Fall       ; concat~11|combout       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; XXX[0] ; Fall       ; concat~11|combout       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; XXX[0] ; Rise       ; concat~11|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; XXX[0] ; Rise       ; concat~11|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; XXX[0] ; Fall       ; concat~12|combout       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; XXX[0] ; Fall       ; concat~12|combout       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; XXX[0] ; Rise       ; concat~12|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; XXX[0] ; Rise       ; concat~12|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; XXX[0] ; Rise       ; concat~13|combout       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; XXX[0] ; Rise       ; concat~13|combout       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; XXX[0] ; Rise       ; concat~13|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; XXX[0] ; Rise       ; concat~13|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; XXX[0] ; Rise       ; concat~14|combout       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; XXX[0] ; Rise       ; concat~14|combout       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; XXX[0] ; Rise       ; concat~14|dataa         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; XXX[0] ; Rise       ; concat~14|dataa         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; XXX[0] ; Rise       ; concat~15|combout       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; XXX[0] ; Rise       ; concat~15|combout       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; XXX[0] ; Rise       ; concat~15|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; XXX[0] ; Rise       ; concat~15|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; XXX[0] ; Fall       ; concat~1|combout        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; XXX[0] ; Fall       ; concat~1|combout        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; XXX[0] ; Rise       ; concat~1|datad          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; XXX[0] ; Rise       ; concat~1|datad          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; XXX[0] ; Fall       ; concat~2|combout        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; XXX[0] ; Fall       ; concat~2|combout        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; XXX[0] ; Rise       ; concat~2|datab          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; XXX[0] ; Rise       ; concat~2|datab          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; XXX[0] ; Fall       ; concat~3|combout        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; XXX[0] ; Fall       ; concat~3|combout        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; XXX[0] ; Rise       ; concat~3|datad          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; XXX[0] ; Rise       ; concat~3|datad          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; XXX[0] ; Fall       ; concat~4|combout        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; XXX[0] ; Fall       ; concat~4|combout        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; XXX[0] ; Rise       ; concat~4|datad          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; XXX[0] ; Rise       ; concat~4|datad          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; XXX[0] ; Rise       ; concat~5|combout        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; XXX[0] ; Rise       ; concat~5|combout        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; XXX[0] ; Rise       ; concat~5|datab          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; XXX[0] ; Rise       ; concat~5|datab          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; XXX[0] ; Rise       ; concat~6|combout        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; XXX[0] ; Rise       ; concat~6|combout        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; XXX[0] ; Rise       ; concat~6|datad          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; XXX[0] ; Rise       ; concat~6|datad          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; XXX[0] ; Rise       ; concat~7|combout        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; XXX[0] ; Rise       ; concat~7|combout        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; XXX[0] ; Rise       ; concat~7|datad          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; XXX[0] ; Rise       ; concat~7|datad          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; XXX[0] ; Fall       ; concat~8|combout        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; XXX[0] ; Fall       ; concat~8|combout        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; XXX[0] ; Rise       ; concat~8|datad          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; XXX[0] ; Rise       ; concat~8|datad          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; XXX[0] ; Rise       ; concat~9|combout        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; XXX[0] ; Rise       ; concat~9|combout        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; XXX[0] ; Rise       ; concat~9|datad          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; XXX[0] ; Rise       ; concat~9|datad          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; XXX[0] ; Fall       ; datagrid[0][0][0]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; XXX[0] ; Fall       ; datagrid[0][0][0]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; XXX[0] ; Fall       ; datagrid[0][0][0]|datad ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; XXX[0] ; Fall       ; datagrid[0][0][0]|datad ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; XXX[0] ; Fall       ; datagrid[0][0][1]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; XXX[0] ; Fall       ; datagrid[0][0][1]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; XXX[0] ; Fall       ; datagrid[0][0][1]|datac ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; XXX[0] ; Fall       ; datagrid[0][0][1]|datac ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; XXX[0] ; Fall       ; datagrid[0][0][2]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; XXX[0] ; Fall       ; datagrid[0][0][2]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; XXX[0] ; Fall       ; datagrid[0][0][2]|datad ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; XXX[0] ; Fall       ; datagrid[0][0][2]|datad ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; XXX[0] ; Fall       ; datagrid[0][1][0]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; XXX[0] ; Fall       ; datagrid[0][1][0]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; XXX[0] ; Rise       ; datagrid[0][1][0]|datad ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; XXX[0] ; Rise       ; datagrid[0][1][0]|datad ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; XXX[0] ; Fall       ; datagrid[0][1][1]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; XXX[0] ; Fall       ; datagrid[0][1][1]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; XXX[0] ; Rise       ; datagrid[0][1][1]|datad ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; XXX[0] ; Rise       ; datagrid[0][1][1]|datad ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; XXX[0] ; Fall       ; datagrid[0][1][2]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; XXX[0] ; Fall       ; datagrid[0][1][2]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; XXX[0] ; Rise       ; datagrid[0][1][2]|datad ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; XXX[0] ; Rise       ; datagrid[0][1][2]|datad ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; XXX[0] ; Fall       ; datagrid[0][2][0]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; XXX[0] ; Fall       ; datagrid[0][2][0]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; XXX[0] ; Rise       ; datagrid[0][2][0]|datad ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; XXX[0] ; Rise       ; datagrid[0][2][0]|datad ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; XXX[0] ; Fall       ; datagrid[0][2][1]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; XXX[0] ; Fall       ; datagrid[0][2][1]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; XXX[0] ; Rise       ; datagrid[0][2][1]|datad ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; XXX[0] ; Rise       ; datagrid[0][2][1]|datad ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; XXX[0] ; Fall       ; datagrid[0][2][2]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; XXX[0] ; Fall       ; datagrid[0][2][2]       ;
+-------+--------------+----------------+------------------+--------+------------+-------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_27'                                                                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; CLOCK_27|combout                 ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[0]   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[2]   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|inclk[0] ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; CLOCK_27|combout                 ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[0]   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[2]   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|inclk[0] ;
; 34.657 ; 37.037       ; 2.380          ; Port Rate        ; CLOCK_27 ; Rise       ; CLOCK_27                         ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[0]'                                                                                     ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|VGA_H_SYNC                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|VGA_H_SYNC                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|VGA_V_SYNC                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|VGA_V_SYNC                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[0]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[0]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[1]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[1]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[2]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[2]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[3]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[3]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[4]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[4]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[5]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[5]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[6]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[6]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[7]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[7]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[8]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[8]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[9]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[9]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[0]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[0]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[1]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[1]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[2]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[2]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[3]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[3]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[4]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[4]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[5]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[5]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[6]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[6]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[7]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[7]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[8]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[8]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[9]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[9]                     ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; p1|altpll_component|_clk0~clkctrl|inclk[0] ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; p1|altpll_component|_clk0~clkctrl|inclk[0] ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; p1|altpll_component|_clk0~clkctrl|outclk   ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; p1|altpll_component|_clk0~clkctrl|outclk   ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|VGA_H_SYNC|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|VGA_H_SYNC|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|VGA_V_SYNC|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|VGA_V_SYNC|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[0]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[0]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[1]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[1]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[2]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[2]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[3]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[3]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[4]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[4]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[5]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[5]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[6]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[6]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[7]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[7]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[8]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[8]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[9]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[9]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[0]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[0]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[1]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[1]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[2]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[2]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[3]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[3]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[4]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[4]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[5]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[5]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[6]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[6]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[7]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[7]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[8]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[8]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[9]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[9]|clk                          ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SW[*]     ; XXX[0]     ; 3.107 ; 3.107 ; Rise       ; XXX[0]          ;
;  SW[0]    ; XXX[0]     ; 2.576 ; 2.576 ; Rise       ; XXX[0]          ;
;  SW[1]    ; XXX[0]     ; 3.107 ; 3.107 ; Rise       ; XXX[0]          ;
;  SW[2]    ; XXX[0]     ; 2.893 ; 2.893 ; Rise       ; XXX[0]          ;
; SW[*]     ; XXX[0]     ; 3.977 ; 3.977 ; Fall       ; XXX[0]          ;
;  SW[0]    ; XXX[0]     ; 2.071 ; 2.071 ; Fall       ; XXX[0]          ;
;  SW[1]    ; XXX[0]     ; 2.174 ; 2.174 ; Fall       ; XXX[0]          ;
;  SW[2]    ; XXX[0]     ; 3.977 ; 3.977 ; Fall       ; XXX[0]          ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; XXX[0]     ; -0.591 ; -0.591 ; Rise       ; XXX[0]          ;
;  SW[0]    ; XXX[0]     ; -0.608 ; -0.608 ; Rise       ; XXX[0]          ;
;  SW[1]    ; XXX[0]     ; -1.062 ; -1.062 ; Rise       ; XXX[0]          ;
;  SW[2]    ; XXX[0]     ; -0.591 ; -0.591 ; Rise       ; XXX[0]          ;
; SW[*]     ; XXX[0]     ; -0.534 ; -0.534 ; Fall       ; XXX[0]          ;
;  SW[0]    ; XXX[0]     ; -0.826 ; -0.826 ; Fall       ; XXX[0]          ;
;  SW[1]    ; XXX[0]     ; -0.926 ; -0.926 ; Fall       ; XXX[0]          ;
;  SW[2]    ; XXX[0]     ; -0.534 ; -0.534 ; Fall       ; XXX[0]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                         ;
+-----------+-------------------+--------+--------+------------+--------------------------------+
; Data Port ; Clock Port        ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-----------+-------------------+--------+--------+------------+--------------------------------+
; LEDR[*]   ; KEY[2]            ; 8.523  ; 8.523  ; Fall       ; KEY[2]                         ;
;  LEDR[4]  ; KEY[2]            ; 8.521  ; 8.521  ; Fall       ; KEY[2]                         ;
;  LEDR[5]  ; KEY[2]            ; 8.523  ; 8.523  ; Fall       ; KEY[2]                         ;
; LEDR[*]   ; KEY[3]            ; 8.769  ; 8.769  ; Fall       ; KEY[3]                         ;
;  LEDR[1]  ; KEY[3]            ; 8.769  ; 8.769  ; Fall       ; KEY[3]                         ;
; LEDR[*]   ; XXX[0]            ;        ; 5.906  ; Rise       ; XXX[0]                         ;
;  LEDR[0]  ; XXX[0]            ;        ; 5.906  ; Rise       ; XXX[0]                         ;
; LEDR[*]   ; XXX[0]            ; 5.906  ;        ; Fall       ; XXX[0]                         ;
;  LEDR[0]  ; XXX[0]            ; 5.906  ;        ; Fall       ; XXX[0]                         ;
; VGA_B[*]  ; datagrid[0][0][0] ; 29.681 ; 29.681 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_B[0] ; datagrid[0][0][0] ; 29.681 ; 29.681 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_B[1] ; datagrid[0][0][0] ; 29.681 ; 29.681 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_B[2] ; datagrid[0][0][0] ; 29.432 ; 29.432 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_B[3] ; datagrid[0][0][0] ; 29.422 ; 29.422 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_B[4] ; datagrid[0][0][0] ; 29.492 ; 29.492 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_B[5] ; datagrid[0][0][0] ; 29.482 ; 29.482 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_B[6] ; datagrid[0][0][0] ; 29.454 ; 29.454 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_B[7] ; datagrid[0][0][0] ; 29.454 ; 29.454 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_B[8] ; datagrid[0][0][0] ; 29.205 ; 29.205 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_B[9] ; datagrid[0][0][0] ; 29.205 ; 29.205 ; Rise       ; datagrid[0][0][0]              ;
; VGA_G[*]  ; datagrid[0][0][0] ; 28.527 ; 28.527 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_G[0] ; datagrid[0][0][0] ; 28.527 ; 28.527 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_G[1] ; datagrid[0][0][0] ; 28.527 ; 28.527 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_G[2] ; datagrid[0][0][0] ; 28.323 ; 28.323 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_G[3] ; datagrid[0][0][0] ; 28.323 ; 28.323 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_G[4] ; datagrid[0][0][0] ; 28.333 ; 28.333 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_G[5] ; datagrid[0][0][0] ; 28.333 ; 28.333 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_G[6] ; datagrid[0][0][0] ; 28.287 ; 28.287 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_G[7] ; datagrid[0][0][0] ; 28.307 ; 28.307 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_G[8] ; datagrid[0][0][0] ; 28.317 ; 28.317 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_G[9] ; datagrid[0][0][0] ; 28.317 ; 28.317 ; Rise       ; datagrid[0][0][0]              ;
; VGA_R[*]  ; datagrid[0][0][0] ; 29.309 ; 29.309 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_R[0] ; datagrid[0][0][0] ; 28.842 ; 28.842 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_R[1] ; datagrid[0][0][0] ; 28.822 ; 28.822 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_R[2] ; datagrid[0][0][0] ; 28.822 ; 28.822 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_R[3] ; datagrid[0][0][0] ; 29.055 ; 29.055 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_R[4] ; datagrid[0][0][0] ; 29.055 ; 29.055 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_R[5] ; datagrid[0][0][0] ; 29.309 ; 29.309 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_R[6] ; datagrid[0][0][0] ; 29.289 ; 29.289 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_R[7] ; datagrid[0][0][0] ; 29.299 ; 29.299 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_R[8] ; datagrid[0][0][0] ; 29.271 ; 29.271 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_R[9] ; datagrid[0][0][0] ; 29.271 ; 29.271 ; Rise       ; datagrid[0][0][0]              ;
; VGA_B[*]  ; datagrid[0][0][0] ; 31.665 ; 31.665 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_B[0] ; datagrid[0][0][0] ; 31.665 ; 31.665 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_B[1] ; datagrid[0][0][0] ; 31.665 ; 31.665 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_B[2] ; datagrid[0][0][0] ; 31.416 ; 31.416 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_B[3] ; datagrid[0][0][0] ; 31.406 ; 31.406 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_B[4] ; datagrid[0][0][0] ; 31.476 ; 31.476 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_B[5] ; datagrid[0][0][0] ; 31.466 ; 31.466 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_B[6] ; datagrid[0][0][0] ; 31.438 ; 31.438 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_B[7] ; datagrid[0][0][0] ; 31.438 ; 31.438 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_B[8] ; datagrid[0][0][0] ; 31.189 ; 31.189 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_B[9] ; datagrid[0][0][0] ; 31.189 ; 31.189 ; Fall       ; datagrid[0][0][0]              ;
; VGA_G[*]  ; datagrid[0][0][0] ; 30.511 ; 30.511 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_G[0] ; datagrid[0][0][0] ; 30.511 ; 30.511 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_G[1] ; datagrid[0][0][0] ; 30.511 ; 30.511 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_G[2] ; datagrid[0][0][0] ; 30.307 ; 30.307 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_G[3] ; datagrid[0][0][0] ; 30.307 ; 30.307 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_G[4] ; datagrid[0][0][0] ; 30.317 ; 30.317 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_G[5] ; datagrid[0][0][0] ; 30.317 ; 30.317 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_G[6] ; datagrid[0][0][0] ; 30.271 ; 30.271 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_G[7] ; datagrid[0][0][0] ; 30.291 ; 30.291 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_G[8] ; datagrid[0][0][0] ; 30.301 ; 30.301 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_G[9] ; datagrid[0][0][0] ; 30.301 ; 30.301 ; Fall       ; datagrid[0][0][0]              ;
; VGA_R[*]  ; datagrid[0][0][0] ; 31.293 ; 31.293 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_R[0] ; datagrid[0][0][0] ; 30.826 ; 30.826 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_R[1] ; datagrid[0][0][0] ; 30.806 ; 30.806 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_R[2] ; datagrid[0][0][0] ; 30.806 ; 30.806 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_R[3] ; datagrid[0][0][0] ; 31.039 ; 31.039 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_R[4] ; datagrid[0][0][0] ; 31.039 ; 31.039 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_R[5] ; datagrid[0][0][0] ; 31.293 ; 31.293 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_R[6] ; datagrid[0][0][0] ; 31.273 ; 31.273 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_R[7] ; datagrid[0][0][0] ; 31.283 ; 31.283 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_R[8] ; datagrid[0][0][0] ; 31.255 ; 31.255 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_R[9] ; datagrid[0][0][0] ; 31.255 ; 31.255 ; Fall       ; datagrid[0][0][0]              ;
; VGA_B[*]  ; CLOCK_27          ; 10.039 ; 10.039 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[0] ; CLOCK_27          ; 10.039 ; 10.039 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[1] ; CLOCK_27          ; 10.039 ; 10.039 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[2] ; CLOCK_27          ; 9.790  ; 9.790  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[3] ; CLOCK_27          ; 9.780  ; 9.780  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[4] ; CLOCK_27          ; 9.850  ; 9.850  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[5] ; CLOCK_27          ; 9.840  ; 9.840  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[6] ; CLOCK_27          ; 9.812  ; 9.812  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[7] ; CLOCK_27          ; 9.812  ; 9.812  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[8] ; CLOCK_27          ; 9.563  ; 9.563  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[9] ; CLOCK_27          ; 9.563  ; 9.563  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_BLANK ; CLOCK_27          ; 6.868  ; 6.868  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_G[*]  ; CLOCK_27          ; 8.784  ; 8.784  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[0] ; CLOCK_27          ; 8.784  ; 8.784  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[1] ; CLOCK_27          ; 8.784  ; 8.784  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[2] ; CLOCK_27          ; 8.580  ; 8.580  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[3] ; CLOCK_27          ; 8.580  ; 8.580  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[4] ; CLOCK_27          ; 8.590  ; 8.590  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[5] ; CLOCK_27          ; 8.590  ; 8.590  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[6] ; CLOCK_27          ; 8.544  ; 8.544  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[7] ; CLOCK_27          ; 8.564  ; 8.564  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[8] ; CLOCK_27          ; 8.574  ; 8.574  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[9] ; CLOCK_27          ; 8.574  ; 8.574  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_HS    ; CLOCK_27          ; 6.061  ; 6.061  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_R[*]  ; CLOCK_27          ; 9.754  ; 9.754  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[0] ; CLOCK_27          ; 9.287  ; 9.287  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[1] ; CLOCK_27          ; 9.267  ; 9.267  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[2] ; CLOCK_27          ; 9.267  ; 9.267  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[3] ; CLOCK_27          ; 9.500  ; 9.500  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[4] ; CLOCK_27          ; 9.500  ; 9.500  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[5] ; CLOCK_27          ; 9.754  ; 9.754  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[6] ; CLOCK_27          ; 9.734  ; 9.734  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[7] ; CLOCK_27          ; 9.744  ; 9.744  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[8] ; CLOCK_27          ; 9.716  ; 9.716  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[9] ; CLOCK_27          ; 9.716  ; 9.716  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_VS    ; CLOCK_27          ; 6.020  ; 6.020  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_CLK   ; CLOCK_27          ; -7.035 ;        ; Rise       ; p1|altpll_component|pll|clk[2] ;
; VGA_CLK   ; CLOCK_27          ;        ; -7.035 ; Fall       ; p1|altpll_component|pll|clk[2] ;
+-----------+-------------------+--------+--------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                 ;
+-----------+-------------------+--------+--------+------------+--------------------------------+
; Data Port ; Clock Port        ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-----------+-------------------+--------+--------+------------+--------------------------------+
; LEDR[*]   ; KEY[2]            ; 8.521  ; 8.521  ; Fall       ; KEY[2]                         ;
;  LEDR[4]  ; KEY[2]            ; 8.521  ; 8.521  ; Fall       ; KEY[2]                         ;
;  LEDR[5]  ; KEY[2]            ; 8.523  ; 8.523  ; Fall       ; KEY[2]                         ;
; LEDR[*]   ; KEY[3]            ; 8.769  ; 8.769  ; Fall       ; KEY[3]                         ;
;  LEDR[1]  ; KEY[3]            ; 8.769  ; 8.769  ; Fall       ; KEY[3]                         ;
; LEDR[*]   ; XXX[0]            ;        ; 5.906  ; Rise       ; XXX[0]                         ;
;  LEDR[0]  ; XXX[0]            ;        ; 5.906  ; Rise       ; XXX[0]                         ;
; LEDR[*]   ; XXX[0]            ; 5.906  ;        ; Fall       ; XXX[0]                         ;
;  LEDR[0]  ; XXX[0]            ; 5.906  ;        ; Fall       ; XXX[0]                         ;
; VGA_B[*]  ; datagrid[0][0][0] ; 14.581 ; 14.581 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_B[0] ; datagrid[0][0][0] ; 15.057 ; 15.057 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_B[1] ; datagrid[0][0][0] ; 15.057 ; 15.057 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_B[2] ; datagrid[0][0][0] ; 14.808 ; 14.808 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_B[3] ; datagrid[0][0][0] ; 14.798 ; 14.798 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_B[4] ; datagrid[0][0][0] ; 14.868 ; 14.868 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_B[5] ; datagrid[0][0][0] ; 14.858 ; 14.858 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_B[6] ; datagrid[0][0][0] ; 14.830 ; 14.830 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_B[7] ; datagrid[0][0][0] ; 14.830 ; 14.830 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_B[8] ; datagrid[0][0][0] ; 14.581 ; 14.581 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_B[9] ; datagrid[0][0][0] ; 14.581 ; 14.581 ; Rise       ; datagrid[0][0][0]              ;
; VGA_G[*]  ; datagrid[0][0][0] ; 13.663 ; 13.663 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_G[0] ; datagrid[0][0][0] ; 13.903 ; 13.903 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_G[1] ; datagrid[0][0][0] ; 13.903 ; 13.903 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_G[2] ; datagrid[0][0][0] ; 13.699 ; 13.699 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_G[3] ; datagrid[0][0][0] ; 13.699 ; 13.699 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_G[4] ; datagrid[0][0][0] ; 13.709 ; 13.709 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_G[5] ; datagrid[0][0][0] ; 13.709 ; 13.709 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_G[6] ; datagrid[0][0][0] ; 13.663 ; 13.663 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_G[7] ; datagrid[0][0][0] ; 13.683 ; 13.683 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_G[8] ; datagrid[0][0][0] ; 13.693 ; 13.693 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_G[9] ; datagrid[0][0][0] ; 13.693 ; 13.693 ; Rise       ; datagrid[0][0][0]              ;
; VGA_R[*]  ; datagrid[0][0][0] ; 14.198 ; 14.198 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_R[0] ; datagrid[0][0][0] ; 14.218 ; 14.218 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_R[1] ; datagrid[0][0][0] ; 14.198 ; 14.198 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_R[2] ; datagrid[0][0][0] ; 14.198 ; 14.198 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_R[3] ; datagrid[0][0][0] ; 14.431 ; 14.431 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_R[4] ; datagrid[0][0][0] ; 14.431 ; 14.431 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_R[5] ; datagrid[0][0][0] ; 14.685 ; 14.685 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_R[6] ; datagrid[0][0][0] ; 14.665 ; 14.665 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_R[7] ; datagrid[0][0][0] ; 14.675 ; 14.675 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_R[8] ; datagrid[0][0][0] ; 14.647 ; 14.647 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_R[9] ; datagrid[0][0][0] ; 14.647 ; 14.647 ; Rise       ; datagrid[0][0][0]              ;
; VGA_B[*]  ; datagrid[0][0][0] ; 17.417 ; 17.417 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_B[0] ; datagrid[0][0][0] ; 17.893 ; 17.893 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_B[1] ; datagrid[0][0][0] ; 17.893 ; 17.893 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_B[2] ; datagrid[0][0][0] ; 17.644 ; 17.644 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_B[3] ; datagrid[0][0][0] ; 17.634 ; 17.634 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_B[4] ; datagrid[0][0][0] ; 17.704 ; 17.704 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_B[5] ; datagrid[0][0][0] ; 17.694 ; 17.694 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_B[6] ; datagrid[0][0][0] ; 17.666 ; 17.666 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_B[7] ; datagrid[0][0][0] ; 17.666 ; 17.666 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_B[8] ; datagrid[0][0][0] ; 17.417 ; 17.417 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_B[9] ; datagrid[0][0][0] ; 17.417 ; 17.417 ; Fall       ; datagrid[0][0][0]              ;
; VGA_G[*]  ; datagrid[0][0][0] ; 16.499 ; 16.499 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_G[0] ; datagrid[0][0][0] ; 16.739 ; 16.739 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_G[1] ; datagrid[0][0][0] ; 16.739 ; 16.739 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_G[2] ; datagrid[0][0][0] ; 16.535 ; 16.535 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_G[3] ; datagrid[0][0][0] ; 16.535 ; 16.535 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_G[4] ; datagrid[0][0][0] ; 16.545 ; 16.545 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_G[5] ; datagrid[0][0][0] ; 16.545 ; 16.545 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_G[6] ; datagrid[0][0][0] ; 16.499 ; 16.499 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_G[7] ; datagrid[0][0][0] ; 16.519 ; 16.519 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_G[8] ; datagrid[0][0][0] ; 16.529 ; 16.529 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_G[9] ; datagrid[0][0][0] ; 16.529 ; 16.529 ; Fall       ; datagrid[0][0][0]              ;
; VGA_R[*]  ; datagrid[0][0][0] ; 17.034 ; 17.034 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_R[0] ; datagrid[0][0][0] ; 17.054 ; 17.054 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_R[1] ; datagrid[0][0][0] ; 17.034 ; 17.034 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_R[2] ; datagrid[0][0][0] ; 17.034 ; 17.034 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_R[3] ; datagrid[0][0][0] ; 17.267 ; 17.267 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_R[4] ; datagrid[0][0][0] ; 17.267 ; 17.267 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_R[5] ; datagrid[0][0][0] ; 17.521 ; 17.521 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_R[6] ; datagrid[0][0][0] ; 17.501 ; 17.501 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_R[7] ; datagrid[0][0][0] ; 17.511 ; 17.511 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_R[8] ; datagrid[0][0][0] ; 17.483 ; 17.483 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_R[9] ; datagrid[0][0][0] ; 17.483 ; 17.483 ; Fall       ; datagrid[0][0][0]              ;
; VGA_B[*]  ; CLOCK_27          ; 7.296  ; 7.296  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[0] ; CLOCK_27          ; 7.772  ; 7.772  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[1] ; CLOCK_27          ; 7.772  ; 7.772  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[2] ; CLOCK_27          ; 7.523  ; 7.523  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[3] ; CLOCK_27          ; 7.513  ; 7.513  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[4] ; CLOCK_27          ; 7.583  ; 7.583  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[5] ; CLOCK_27          ; 7.573  ; 7.573  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[6] ; CLOCK_27          ; 7.545  ; 7.545  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[7] ; CLOCK_27          ; 7.545  ; 7.545  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[8] ; CLOCK_27          ; 7.296  ; 7.296  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[9] ; CLOCK_27          ; 7.296  ; 7.296  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_BLANK ; CLOCK_27          ; 6.741  ; 6.741  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_G[*]  ; CLOCK_27          ; 6.922  ; 6.922  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[0] ; CLOCK_27          ; 7.162  ; 7.162  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[1] ; CLOCK_27          ; 7.162  ; 7.162  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[2] ; CLOCK_27          ; 6.958  ; 6.958  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[3] ; CLOCK_27          ; 6.958  ; 6.958  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[4] ; CLOCK_27          ; 6.968  ; 6.968  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[5] ; CLOCK_27          ; 6.968  ; 6.968  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[6] ; CLOCK_27          ; 6.922  ; 6.922  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[7] ; CLOCK_27          ; 6.942  ; 6.942  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[8] ; CLOCK_27          ; 6.952  ; 6.952  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[9] ; CLOCK_27          ; 6.952  ; 6.952  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_HS    ; CLOCK_27          ; 6.061  ; 6.061  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_R[*]  ; CLOCK_27          ; 7.645  ; 7.645  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[0] ; CLOCK_27          ; 7.665  ; 7.665  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[1] ; CLOCK_27          ; 7.645  ; 7.645  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[2] ; CLOCK_27          ; 7.645  ; 7.645  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[3] ; CLOCK_27          ; 7.878  ; 7.878  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[4] ; CLOCK_27          ; 7.878  ; 7.878  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[5] ; CLOCK_27          ; 8.132  ; 8.132  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[6] ; CLOCK_27          ; 8.112  ; 8.112  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[7] ; CLOCK_27          ; 8.122  ; 8.122  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[8] ; CLOCK_27          ; 8.094  ; 8.094  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[9] ; CLOCK_27          ; 8.094  ; 8.094  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_VS    ; CLOCK_27          ; 6.020  ; 6.020  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_CLK   ; CLOCK_27          ; -7.035 ;        ; Rise       ; p1|altpll_component|pll|clk[2] ;
; VGA_CLK   ; CLOCK_27          ;        ; -7.035 ; Fall       ; p1|altpll_component|pll|clk[2] ;
+-----------+-------------------+--------+--------+------------+--------------------------------+


+---------------------------------------------------------+
; Fast Model Setup Summary                                ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; datagrid[0][0][0]              ; -8.332 ; -24.611       ;
; CLOCK_50                       ; -0.849 ; -15.029       ;
; KEY[2]                         ; 0.592  ; 0.000         ;
; KEY[3]                         ; 0.665  ; 0.000         ;
; p1|altpll_component|pll|clk[0] ; 36.833 ; 0.000         ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------+
; Fast Model Hold Summary                                 ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; datagrid[0][0][0]              ; -9.062 ; -27.172       ;
; KEY[3]                         ; -1.614 ; -3.154        ;
; CLOCK_50                       ; 0.215  ; 0.000         ;
; KEY[2]                         ; 0.215  ; 0.000         ;
; p1|altpll_component|pll|clk[0] ; 0.215  ; 0.000         ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------+
; Fast Model Recovery Summary                             ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; p1|altpll_component|pll|clk[0] ; -3.068 ; -60.897       ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------+
; Fast Model Removal Summary                             ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; p1|altpll_component|pll|clk[0] ; 2.618 ; 0.000         ;
+--------------------------------+-------+---------------+


+---------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                  ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; datagrid[0][0][0]              ; -5.963 ; -564.580      ;
; CLOCK_50                       ; -1.380 ; -22.380       ;
; KEY[2]                         ; -1.222 ; -3.222        ;
; KEY[3]                         ; -1.222 ; -3.222        ;
; XXX[0]                         ; 0.500  ; 0.000         ;
; CLOCK_27                       ; 18.518 ; 0.000         ;
; p1|altpll_component|pll|clk[0] ; 18.841 ; 0.000         ;
+--------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'datagrid[0][0][0]'                                                                                                                       ;
+--------+------------------------+-----------------------------+--------------------------------+-------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                     ; Launch Clock                   ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-----------------------------+--------------------------------+-------------------+--------------+------------+------------+
; -8.332 ; vga_sync:u1|h_count[5] ; color_blocker:colorer|v3[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 3.511      ; 11.254     ;
; -8.180 ; vga_sync:u1|h_count[7] ; color_blocker:colorer|v3[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 3.511      ; 11.102     ;
; -8.144 ; vga_sync:u1|h_count[5] ; color_blocker:colorer|v2[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 3.510      ; 11.264     ;
; -8.140 ; vga_sync:u1|h_count[9] ; color_blocker:colorer|v3[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 3.511      ; 11.062     ;
; -8.135 ; vga_sync:u1|h_count[5] ; color_blocker:colorer|v1[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 3.511      ; 11.257     ;
; -8.131 ; vga_sync:u1|h_count[4] ; color_blocker:colorer|v3[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 3.511      ; 11.053     ;
; -8.108 ; vga_sync:u1|h_count[1] ; color_blocker:colorer|v3[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 3.511      ; 11.030     ;
; -8.106 ; vga_sync:u1|h_count[3] ; color_blocker:colorer|v3[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 3.511      ; 11.028     ;
; -8.057 ; vga_sync:u1|h_count[0] ; color_blocker:colorer|v3[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 3.511      ; 10.979     ;
; -8.055 ; vga_sync:u1|h_count[2] ; color_blocker:colorer|v3[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 3.511      ; 10.977     ;
; -8.046 ; vga_sync:u1|v_count[9] ; color_blocker:colorer|v3[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 3.512      ; 10.969     ;
; -8.019 ; vga_sync:u1|h_count[8] ; color_blocker:colorer|v3[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 3.511      ; 10.941     ;
; -7.992 ; vga_sync:u1|h_count[7] ; color_blocker:colorer|v2[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 3.510      ; 11.112     ;
; -7.983 ; vga_sync:u1|h_count[7] ; color_blocker:colorer|v1[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 3.511      ; 11.105     ;
; -7.978 ; vga_sync:u1|h_count[6] ; color_blocker:colorer|v3[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 3.511      ; 10.900     ;
; -7.977 ; vga_sync:u1|v_count[6] ; color_blocker:colorer|v3[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 3.512      ; 10.900     ;
; -7.952 ; vga_sync:u1|h_count[9] ; color_blocker:colorer|v2[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 3.510      ; 11.072     ;
; -7.943 ; vga_sync:u1|h_count[4] ; color_blocker:colorer|v2[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 3.510      ; 11.063     ;
; -7.943 ; vga_sync:u1|h_count[9] ; color_blocker:colorer|v1[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 3.511      ; 11.065     ;
; -7.934 ; vga_sync:u1|h_count[4] ; color_blocker:colorer|v1[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 3.511      ; 11.056     ;
; -7.933 ; vga_sync:u1|v_count[3] ; color_blocker:colorer|v3[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 3.512      ; 10.856     ;
; -7.925 ; vga_sync:u1|v_count[5] ; color_blocker:colorer|v3[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 3.512      ; 10.848     ;
; -7.920 ; vga_sync:u1|h_count[1] ; color_blocker:colorer|v2[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 3.510      ; 11.040     ;
; -7.918 ; vga_sync:u1|h_count[3] ; color_blocker:colorer|v2[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 3.510      ; 11.038     ;
; -7.911 ; vga_sync:u1|h_count[1] ; color_blocker:colorer|v1[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 3.511      ; 11.033     ;
; -7.909 ; vga_sync:u1|h_count[3] ; color_blocker:colorer|v1[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 3.511      ; 11.031     ;
; -7.902 ; vga_sync:u1|v_count[8] ; color_blocker:colorer|v3[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 3.512      ; 10.825     ;
; -7.870 ; vga_sync:u1|v_count[1] ; color_blocker:colorer|v3[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 3.512      ; 10.793     ;
; -7.869 ; vga_sync:u1|h_count[0] ; color_blocker:colorer|v2[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 3.510      ; 10.989     ;
; -7.867 ; vga_sync:u1|h_count[2] ; color_blocker:colorer|v2[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 3.510      ; 10.987     ;
; -7.860 ; vga_sync:u1|h_count[0] ; color_blocker:colorer|v1[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 3.511      ; 10.982     ;
; -7.858 ; vga_sync:u1|v_count[9] ; color_blocker:colorer|v2[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 3.511      ; 10.979     ;
; -7.858 ; vga_sync:u1|h_count[2] ; color_blocker:colorer|v1[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 3.511      ; 10.980     ;
; -7.849 ; vga_sync:u1|v_count[9] ; color_blocker:colorer|v1[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 3.512      ; 10.972     ;
; -7.846 ; vga_sync:u1|v_count[0] ; color_blocker:colorer|v3[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 3.512      ; 10.769     ;
; -7.844 ; vga_sync:u1|v_count[7] ; color_blocker:colorer|v3[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 3.512      ; 10.767     ;
; -7.841 ; vga_sync:u1|v_count[2] ; color_blocker:colorer|v3[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 3.512      ; 10.764     ;
; -7.831 ; vga_sync:u1|h_count[8] ; color_blocker:colorer|v2[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 3.510      ; 10.951     ;
; -7.822 ; vga_sync:u1|h_count[8] ; color_blocker:colorer|v1[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 3.511      ; 10.944     ;
; -7.790 ; vga_sync:u1|h_count[6] ; color_blocker:colorer|v2[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 3.510      ; 10.910     ;
; -7.789 ; vga_sync:u1|v_count[6] ; color_blocker:colorer|v2[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 3.511      ; 10.910     ;
; -7.781 ; vga_sync:u1|h_count[6] ; color_blocker:colorer|v1[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 3.511      ; 10.903     ;
; -7.780 ; vga_sync:u1|v_count[6] ; color_blocker:colorer|v1[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 3.512      ; 10.903     ;
; -7.767 ; vga_sync:u1|v_count[4] ; color_blocker:colorer|v3[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 3.512      ; 10.690     ;
; -7.745 ; vga_sync:u1|v_count[3] ; color_blocker:colorer|v2[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 3.511      ; 10.866     ;
; -7.737 ; vga_sync:u1|v_count[5] ; color_blocker:colorer|v2[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 3.511      ; 10.858     ;
; -7.736 ; vga_sync:u1|v_count[3] ; color_blocker:colorer|v1[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 3.512      ; 10.859     ;
; -7.728 ; vga_sync:u1|v_count[5] ; color_blocker:colorer|v1[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 3.512      ; 10.851     ;
; -7.714 ; vga_sync:u1|v_count[8] ; color_blocker:colorer|v2[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 3.511      ; 10.835     ;
; -7.705 ; vga_sync:u1|v_count[8] ; color_blocker:colorer|v1[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 3.512      ; 10.828     ;
; -7.682 ; vga_sync:u1|v_count[1] ; color_blocker:colorer|v2[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 3.511      ; 10.803     ;
; -7.673 ; vga_sync:u1|v_count[1] ; color_blocker:colorer|v1[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 3.512      ; 10.796     ;
; -7.658 ; vga_sync:u1|v_count[0] ; color_blocker:colorer|v2[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 3.511      ; 10.779     ;
; -7.656 ; vga_sync:u1|v_count[7] ; color_blocker:colorer|v2[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 3.511      ; 10.777     ;
; -7.653 ; vga_sync:u1|v_count[2] ; color_blocker:colorer|v2[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 3.511      ; 10.774     ;
; -7.649 ; vga_sync:u1|v_count[0] ; color_blocker:colorer|v1[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 3.512      ; 10.772     ;
; -7.647 ; vga_sync:u1|v_count[7] ; color_blocker:colorer|v1[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 3.512      ; 10.770     ;
; -7.644 ; vga_sync:u1|v_count[2] ; color_blocker:colorer|v1[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 3.512      ; 10.767     ;
; -7.635 ; datagrid[1][1][0]      ; color_blocker:colorer|v3[0] ; XXX[0]                         ; datagrid[0][0][0] ; 1.000        ; 2.861      ; 10.905     ;
; -7.579 ; vga_sync:u1|v_count[4] ; color_blocker:colorer|v2[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 3.511      ; 10.700     ;
; -7.570 ; vga_sync:u1|v_count[4] ; color_blocker:colorer|v1[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 3.512      ; 10.693     ;
; -7.447 ; datagrid[1][1][0]      ; color_blocker:colorer|v2[0] ; XXX[0]                         ; datagrid[0][0][0] ; 1.000        ; 2.860      ; 10.915     ;
; -7.438 ; datagrid[1][1][0]      ; color_blocker:colorer|v1[0] ; XXX[0]                         ; datagrid[0][0][0] ; 1.000        ; 2.861      ; 10.908     ;
; -7.089 ; vga_sync:u1|h_count[5] ; color_blocker:colorer|v3[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 4.754      ; 11.254     ;
; -6.953 ; datagrid[0][1][2]      ; color_blocker:colorer|v3[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.500        ; 2.805      ; 9.667      ;
; -6.937 ; vga_sync:u1|h_count[7] ; color_blocker:colorer|v3[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 4.754      ; 11.102     ;
; -6.901 ; vga_sync:u1|h_count[5] ; color_blocker:colorer|v2[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 4.753      ; 11.264     ;
; -6.897 ; vga_sync:u1|h_count[9] ; color_blocker:colorer|v3[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 4.754      ; 11.062     ;
; -6.892 ; datagrid[1][1][0]      ; color_blocker:colorer|v3[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.500        ; 4.104      ; 10.905     ;
; -6.892 ; vga_sync:u1|h_count[5] ; color_blocker:colorer|v1[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 4.754      ; 11.257     ;
; -6.888 ; vga_sync:u1|h_count[4] ; color_blocker:colorer|v3[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 4.754      ; 11.053     ;
; -6.877 ; datagrid[0][1][1]      ; color_blocker:colorer|v3[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.500        ; 2.803      ; 9.589      ;
; -6.868 ; datagrid[0][0][2]      ; color_blocker:colorer|v3[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.500        ; 2.839      ; 9.616      ;
; -6.865 ; vga_sync:u1|h_count[1] ; color_blocker:colorer|v3[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 4.754      ; 11.030     ;
; -6.864 ; datagrid[2][0][0]      ; color_blocker:colorer|v3[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.500        ; 2.801      ; 9.574      ;
; -6.863 ; vga_sync:u1|h_count[3] ; color_blocker:colorer|v3[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 4.754      ; 11.028     ;
; -6.857 ; datagrid[0][2][1]      ; color_blocker:colorer|v3[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.500        ; 2.834      ; 9.600      ;
; -6.857 ; datagrid[0][1][0]      ; color_blocker:colorer|v3[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.500        ; 2.804      ; 9.570      ;
; -6.854 ; datagrid[2][3][1]      ; color_blocker:colorer|v3[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.500        ; 2.738      ; 9.501      ;
; -6.848 ; datagrid[2][1][0]      ; color_blocker:colorer|v3[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.500        ; 2.850      ; 9.607      ;
; -6.831 ; datagrid[0][2][2]      ; color_blocker:colorer|v3[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.500        ; 2.837      ; 9.577      ;
; -6.828 ; datagrid[2][0][1]      ; color_blocker:colorer|v3[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.500        ; 2.798      ; 9.535      ;
; -6.818 ; datagrid[2][3][2]      ; color_blocker:colorer|v3[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.500        ; 2.733      ; 9.460      ;
; -6.814 ; vga_sync:u1|h_count[0] ; color_blocker:colorer|v3[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 4.754      ; 10.979     ;
; -6.812 ; vga_sync:u1|h_count[2] ; color_blocker:colorer|v3[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 4.754      ; 10.977     ;
; -6.803 ; datagrid[0][0][1]      ; color_blocker:colorer|v3[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.500        ; 2.811      ; 9.523      ;
; -6.803 ; vga_sync:u1|v_count[9] ; color_blocker:colorer|v3[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 4.755      ; 10.969     ;
; -6.785 ; datagrid[2][3][0]      ; color_blocker:colorer|v3[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.500        ; 2.739      ; 9.433      ;
; -6.784 ; datagrid[2][0][2]      ; color_blocker:colorer|v3[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.500        ; 2.798      ; 9.491      ;
; -6.779 ; datagrid[2][1][1]      ; color_blocker:colorer|v3[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.500        ; 2.850      ; 9.538      ;
; -6.776 ; datagrid[0][2][0]      ; color_blocker:colorer|v3[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.500        ; 2.837      ; 9.522      ;
; -6.776 ; vga_sync:u1|h_count[8] ; color_blocker:colorer|v3[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 4.754      ; 10.941     ;
; -6.765 ; datagrid[0][1][2]      ; color_blocker:colorer|v2[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.500        ; 2.804      ; 9.677      ;
; -6.758 ; datagrid[0][3][0]      ; color_blocker:colorer|v3[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.500        ; 2.833      ; 9.500      ;
; -6.758 ; datagrid[0][3][2]      ; color_blocker:colorer|v3[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.500        ; 2.832      ; 9.499      ;
; -6.756 ; datagrid[0][1][2]      ; color_blocker:colorer|v1[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.500        ; 2.805      ; 9.670      ;
; -6.751 ; datagrid[0][3][1]      ; color_blocker:colorer|v3[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.500        ; 2.832      ; 9.492      ;
; -6.749 ; vga_sync:u1|h_count[7] ; color_blocker:colorer|v2[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 4.753      ; 11.112     ;
; -6.740 ; vga_sync:u1|h_count[7] ; color_blocker:colorer|v1[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 4.754      ; 11.105     ;
; -6.735 ; vga_sync:u1|h_count[6] ; color_blocker:colorer|v3[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.002        ; 4.754      ; 10.900     ;
+--------+------------------------+-----------------------------+--------------------------------+-------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                    ;
+--------+-------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -0.849 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.881      ;
; -0.849 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.881      ;
; -0.849 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.881      ;
; -0.849 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.881      ;
; -0.849 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.881      ;
; -0.849 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.881      ;
; -0.849 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.881      ;
; -0.849 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.881      ;
; -0.849 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.881      ;
; -0.839 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.871      ;
; -0.839 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.871      ;
; -0.839 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.871      ;
; -0.839 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.871      ;
; -0.839 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.871      ;
; -0.839 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.871      ;
; -0.839 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.871      ;
; -0.839 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.871      ;
; -0.839 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.871      ;
; -0.812 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.844      ;
; -0.812 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.844      ;
; -0.812 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.844      ;
; -0.812 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.844      ;
; -0.812 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.844      ;
; -0.812 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.844      ;
; -0.812 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.844      ;
; -0.812 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.844      ;
; -0.812 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.844      ;
; -0.776 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.805      ;
; -0.776 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.805      ;
; -0.776 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.805      ;
; -0.776 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.805      ;
; -0.776 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.805      ;
; -0.776 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.805      ;
; -0.776 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.805      ;
; -0.776 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.805      ;
; -0.776 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.805      ;
; -0.767 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.796      ;
; -0.767 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.796      ;
; -0.767 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.796      ;
; -0.767 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.796      ;
; -0.767 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.796      ;
; -0.767 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.796      ;
; -0.767 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.796      ;
; -0.767 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.796      ;
; -0.767 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.796      ;
; -0.751 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.783      ;
; -0.751 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.783      ;
; -0.751 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.783      ;
; -0.751 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.783      ;
; -0.751 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.783      ;
; -0.751 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.783      ;
; -0.751 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.783      ;
; -0.751 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.783      ;
; -0.751 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.783      ;
; -0.750 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.779      ;
; -0.750 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.779      ;
; -0.750 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.779      ;
; -0.750 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.779      ;
; -0.750 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.779      ;
; -0.750 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.779      ;
; -0.750 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.779      ;
; -0.750 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.779      ;
; -0.750 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.779      ;
; -0.735 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.764      ;
; -0.735 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.764      ;
; -0.735 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.764      ;
; -0.735 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.764      ;
; -0.735 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.764      ;
; -0.735 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.764      ;
; -0.735 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.764      ;
; -0.735 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.764      ;
; -0.735 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.764      ;
; -0.730 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.759      ;
; -0.730 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.759      ;
; -0.730 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.759      ;
; -0.730 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.759      ;
; -0.730 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.759      ;
; -0.730 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.759      ;
; -0.730 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.759      ;
; -0.730 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.759      ;
; -0.730 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.759      ;
; -0.727 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.759      ;
; -0.727 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.759      ;
; -0.727 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.759      ;
; -0.727 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.759      ;
; -0.727 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.759      ;
; -0.727 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.759      ;
; -0.727 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.759      ;
; -0.727 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.759      ;
; -0.727 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.759      ;
; -0.723 ; Reset_Delay:r0|Cont[19] ; Reset_Delay:r0|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.752      ;
; -0.723 ; Reset_Delay:r0|Cont[19] ; Reset_Delay:r0|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.752      ;
; -0.723 ; Reset_Delay:r0|Cont[19] ; Reset_Delay:r0|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.752      ;
; -0.723 ; Reset_Delay:r0|Cont[19] ; Reset_Delay:r0|Cont[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.752      ;
; -0.723 ; Reset_Delay:r0|Cont[19] ; Reset_Delay:r0|Cont[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.752      ;
; -0.723 ; Reset_Delay:r0|Cont[19] ; Reset_Delay:r0|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.752      ;
; -0.723 ; Reset_Delay:r0|Cont[19] ; Reset_Delay:r0|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.752      ;
; -0.723 ; Reset_Delay:r0|Cont[19] ; Reset_Delay:r0|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.752      ;
; -0.723 ; Reset_Delay:r0|Cont[19] ; Reset_Delay:r0|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.752      ;
; -0.713 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.745      ;
+--------+-------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'KEY[2]'                                                                        ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 0.592 ; YYY[0]    ; YYY[1]  ; KEY[2]       ; KEY[2]      ; 1.000        ; 0.000      ; 0.440      ;
; 0.665 ; YYY[0]    ; YYY[0]  ; KEY[2]       ; KEY[2]      ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; YYY[1]    ; YYY[1]  ; KEY[2]       ; KEY[2]      ; 1.000        ; 0.000      ; 0.367      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'KEY[3]'                                                                        ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 0.665 ; XXX[1]    ; XXX[1]  ; KEY[3]       ; KEY[3]      ; 1.000        ; 0.000      ; 0.367      ;
; 1.920 ; XXX[0]    ; XXX[1]  ; XXX[0]       ; KEY[3]      ; 0.500        ; 1.688      ; 0.441      ;
; 1.994 ; XXX[0]    ; XXX[0]  ; XXX[0]       ; KEY[3]      ; 0.500        ; 1.688      ; 0.367      ;
; 2.420 ; XXX[0]    ; XXX[1]  ; XXX[0]       ; KEY[3]      ; 1.000        ; 1.688      ; 0.441      ;
; 2.494 ; XXX[0]    ; XXX[0]  ; XXX[0]       ; KEY[3]      ; 1.000        ; 1.688      ; 0.367      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'p1|altpll_component|pll|clk[0]'                                                                                                                  ;
+--------+------------------------+------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 36.833 ; vga_sync:u1|h_count[8] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 2.880      ;
; 36.833 ; vga_sync:u1|h_count[8] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 2.880      ;
; 36.833 ; vga_sync:u1|h_count[8] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 2.880      ;
; 36.833 ; vga_sync:u1|h_count[8] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 2.880      ;
; 36.833 ; vga_sync:u1|h_count[8] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 2.880      ;
; 36.833 ; vga_sync:u1|h_count[8] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 2.880      ;
; 36.833 ; vga_sync:u1|h_count[8] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 2.880      ;
; 36.833 ; vga_sync:u1|h_count[8] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 2.880      ;
; 36.833 ; vga_sync:u1|h_count[8] ; vga_sync:u1|v_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 2.880      ;
; 36.833 ; vga_sync:u1|h_count[8] ; vga_sync:u1|v_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 2.880      ;
; 36.841 ; vga_sync:u1|h_count[8] ; vga_sync:u1|VGA_V_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.873      ;
; 36.866 ; vga_sync:u1|h_count[9] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 2.847      ;
; 36.866 ; vga_sync:u1|h_count[9] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 2.847      ;
; 36.866 ; vga_sync:u1|h_count[9] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 2.847      ;
; 36.866 ; vga_sync:u1|h_count[9] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 2.847      ;
; 36.866 ; vga_sync:u1|h_count[9] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 2.847      ;
; 36.866 ; vga_sync:u1|h_count[9] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 2.847      ;
; 36.866 ; vga_sync:u1|h_count[9] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 2.847      ;
; 36.866 ; vga_sync:u1|h_count[9] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 2.847      ;
; 36.866 ; vga_sync:u1|h_count[9] ; vga_sync:u1|v_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 2.847      ;
; 36.866 ; vga_sync:u1|h_count[9] ; vga_sync:u1|v_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 2.847      ;
; 36.874 ; vga_sync:u1|h_count[9] ; vga_sync:u1|VGA_V_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.840      ;
; 37.105 ; vga_sync:u1|v_count[4] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.609      ;
; 37.126 ; vga_sync:u1|v_count[4] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.588      ;
; 37.256 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.458      ;
; 37.256 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.458      ;
; 37.256 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.458      ;
; 37.256 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.458      ;
; 37.256 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.458      ;
; 37.256 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.458      ;
; 37.256 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.458      ;
; 37.256 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.458      ;
; 37.256 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.458      ;
; 37.256 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.458      ;
; 37.272 ; vga_sync:u1|h_count[7] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 2.441      ;
; 37.272 ; vga_sync:u1|h_count[7] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 2.441      ;
; 37.272 ; vga_sync:u1|h_count[7] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 2.441      ;
; 37.272 ; vga_sync:u1|h_count[7] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 2.441      ;
; 37.272 ; vga_sync:u1|h_count[7] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 2.441      ;
; 37.272 ; vga_sync:u1|h_count[7] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 2.441      ;
; 37.272 ; vga_sync:u1|h_count[7] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 2.441      ;
; 37.272 ; vga_sync:u1|h_count[7] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 2.441      ;
; 37.272 ; vga_sync:u1|h_count[7] ; vga_sync:u1|v_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 2.441      ;
; 37.272 ; vga_sync:u1|h_count[7] ; vga_sync:u1|v_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 2.441      ;
; 37.276 ; vga_sync:u1|v_count[0] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.438      ;
; 37.280 ; vga_sync:u1|h_count[7] ; vga_sync:u1|VGA_V_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.434      ;
; 37.297 ; vga_sync:u1|v_count[0] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.417      ;
; 37.337 ; vga_sync:u1|h_count[5] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 2.376      ;
; 37.337 ; vga_sync:u1|h_count[5] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 2.376      ;
; 37.337 ; vga_sync:u1|h_count[5] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 2.376      ;
; 37.337 ; vga_sync:u1|h_count[5] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 2.376      ;
; 37.337 ; vga_sync:u1|h_count[5] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 2.376      ;
; 37.337 ; vga_sync:u1|h_count[5] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 2.376      ;
; 37.337 ; vga_sync:u1|h_count[5] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 2.376      ;
; 37.337 ; vga_sync:u1|h_count[5] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 2.376      ;
; 37.337 ; vga_sync:u1|h_count[5] ; vga_sync:u1|v_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 2.376      ;
; 37.337 ; vga_sync:u1|h_count[5] ; vga_sync:u1|v_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 2.376      ;
; 37.345 ; vga_sync:u1|h_count[3] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 2.368      ;
; 37.345 ; vga_sync:u1|h_count[3] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 2.368      ;
; 37.345 ; vga_sync:u1|h_count[3] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 2.368      ;
; 37.345 ; vga_sync:u1|h_count[3] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 2.368      ;
; 37.345 ; vga_sync:u1|h_count[3] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 2.368      ;
; 37.345 ; vga_sync:u1|h_count[3] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 2.368      ;
; 37.345 ; vga_sync:u1|h_count[3] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 2.368      ;
; 37.345 ; vga_sync:u1|h_count[3] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 2.368      ;
; 37.345 ; vga_sync:u1|h_count[3] ; vga_sync:u1|v_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 2.368      ;
; 37.345 ; vga_sync:u1|h_count[3] ; vga_sync:u1|v_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 2.368      ;
; 37.345 ; vga_sync:u1|h_count[5] ; vga_sync:u1|VGA_V_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.369      ;
; 37.353 ; vga_sync:u1|h_count[3] ; vga_sync:u1|VGA_V_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.361      ;
; 37.433 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.281      ;
; 37.473 ; vga_sync:u1|v_count[4] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.241      ;
; 37.473 ; vga_sync:u1|v_count[4] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.241      ;
; 37.473 ; vga_sync:u1|v_count[4] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.241      ;
; 37.473 ; vga_sync:u1|v_count[4] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.241      ;
; 37.473 ; vga_sync:u1|v_count[4] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.241      ;
; 37.473 ; vga_sync:u1|v_count[4] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.241      ;
; 37.473 ; vga_sync:u1|v_count[4] ; vga_sync:u1|v_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.241      ;
; 37.473 ; vga_sync:u1|v_count[4] ; vga_sync:u1|v_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.241      ;
; 37.509 ; vga_sync:u1|h_count[4] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 2.204      ;
; 37.509 ; vga_sync:u1|h_count[4] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 2.204      ;
; 37.509 ; vga_sync:u1|h_count[4] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 2.204      ;
; 37.509 ; vga_sync:u1|h_count[4] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 2.204      ;
; 37.509 ; vga_sync:u1|h_count[4] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 2.204      ;
; 37.509 ; vga_sync:u1|h_count[4] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 2.204      ;
; 37.509 ; vga_sync:u1|h_count[4] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 2.204      ;
; 37.509 ; vga_sync:u1|h_count[4] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 2.204      ;
; 37.509 ; vga_sync:u1|h_count[4] ; vga_sync:u1|v_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 2.204      ;
; 37.509 ; vga_sync:u1|h_count[4] ; vga_sync:u1|v_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 2.204      ;
; 37.517 ; vga_sync:u1|h_count[4] ; vga_sync:u1|VGA_V_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.197      ;
; 37.534 ; vga_sync:u1|h_count[8] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.180      ;
; 37.534 ; vga_sync:u1|h_count[8] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.180      ;
; 37.534 ; vga_sync:u1|h_count[8] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.180      ;
; 37.534 ; vga_sync:u1|h_count[8] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.180      ;
; 37.534 ; vga_sync:u1|h_count[8] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.180      ;
; 37.534 ; vga_sync:u1|h_count[8] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.180      ;
; 37.534 ; vga_sync:u1|h_count[8] ; vga_sync:u1|h_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.180      ;
; 37.534 ; vga_sync:u1|h_count[8] ; vga_sync:u1|h_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.180      ;
; 37.534 ; vga_sync:u1|h_count[8] ; vga_sync:u1|h_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.180      ;
; 37.534 ; vga_sync:u1|h_count[8] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.180      ;
; 37.557 ; vga_sync:u1|v_count[3] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.157      ;
+--------+------------------------+------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'datagrid[0][0][0]'                                                                                                                        ;
+--------+------------------------+-----------------------------+--------------------------------+-------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                     ; Launch Clock                   ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-----------------------------+--------------------------------+-------------------+--------------+------------+------------+
; -9.062 ; datagrid[0][0][0]      ; color_blocker:colorer|v3[0] ; datagrid[0][0][0]              ; datagrid[0][0][0] ; 0.000        ; 10.815     ; 1.753      ;
; -9.059 ; datagrid[0][0][0]      ; color_blocker:colorer|v1[0] ; datagrid[0][0][0]              ; datagrid[0][0][0] ; 0.000        ; 10.815     ; 1.756      ;
; -9.051 ; datagrid[0][0][0]      ; color_blocker:colorer|v2[0] ; datagrid[0][0][0]              ; datagrid[0][0][0] ; 0.000        ; 10.814     ; 1.763      ;
; -8.562 ; datagrid[0][0][0]      ; color_blocker:colorer|v3[0] ; datagrid[0][0][0]              ; datagrid[0][0][0] ; -0.500       ; 10.815     ; 1.753      ;
; -8.559 ; datagrid[0][0][0]      ; color_blocker:colorer|v1[0] ; datagrid[0][0][0]              ; datagrid[0][0][0] ; -0.500       ; 10.815     ; 1.756      ;
; -8.551 ; datagrid[0][0][0]      ; color_blocker:colorer|v2[0] ; datagrid[0][0][0]              ; datagrid[0][0][0] ; -0.500       ; 10.814     ; 1.763      ;
; -8.233 ; datagrid[0][0][0]      ; color_blocker:colorer|v3[0] ; datagrid[0][0][0]              ; datagrid[0][0][0] ; 0.000        ; 9.986      ; 1.753      ;
; -8.230 ; datagrid[0][0][0]      ; color_blocker:colorer|v1[0] ; datagrid[0][0][0]              ; datagrid[0][0][0] ; 0.000        ; 9.986      ; 1.756      ;
; -8.222 ; datagrid[0][0][0]      ; color_blocker:colorer|v2[0] ; datagrid[0][0][0]              ; datagrid[0][0][0] ; 0.000        ; 9.985      ; 1.763      ;
; -8.152 ; vga_sync:u1|v_count[4] ; color_blocker:colorer|v3[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.000        ; 10.804     ; 2.652      ;
; -8.149 ; vga_sync:u1|v_count[4] ; color_blocker:colorer|v1[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.000        ; 10.804     ; 2.655      ;
; -8.141 ; vga_sync:u1|v_count[4] ; color_blocker:colorer|v2[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.000        ; 10.803     ; 2.662      ;
; -8.104 ; vga_sync:u1|h_count[8] ; color_blocker:colorer|v3[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.000        ; 10.803     ; 2.699      ;
; -8.101 ; vga_sync:u1|h_count[8] ; color_blocker:colorer|v1[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.000        ; 10.803     ; 2.702      ;
; -8.093 ; vga_sync:u1|h_count[8] ; color_blocker:colorer|v2[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.000        ; 10.802     ; 2.709      ;
; -8.053 ; datagrid[2][2][2]      ; color_blocker:colorer|v3[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.000        ; 10.096     ; 2.043      ;
; -8.050 ; datagrid[2][2][2]      ; color_blocker:colorer|v1[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.000        ; 10.096     ; 2.046      ;
; -8.042 ; datagrid[2][2][2]      ; color_blocker:colorer|v2[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.000        ; 10.095     ; 2.053      ;
; -8.041 ; vga_sync:u1|h_count[9] ; color_blocker:colorer|v3[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.000        ; 10.803     ; 2.762      ;
; -8.040 ; datagrid[2][2][0]      ; color_blocker:colorer|v3[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.000        ; 10.094     ; 2.054      ;
; -8.038 ; vga_sync:u1|h_count[9] ; color_blocker:colorer|v1[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.000        ; 10.803     ; 2.765      ;
; -8.037 ; datagrid[2][2][0]      ; color_blocker:colorer|v1[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.000        ; 10.094     ; 2.057      ;
; -8.030 ; vga_sync:u1|h_count[9] ; color_blocker:colorer|v2[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.000        ; 10.802     ; 2.772      ;
; -8.029 ; datagrid[2][2][0]      ; color_blocker:colorer|v2[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.000        ; 10.093     ; 2.064      ;
; -7.994 ; datagrid[2][2][1]      ; color_blocker:colorer|v3[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.000        ; 10.092     ; 2.098      ;
; -7.991 ; datagrid[2][2][1]      ; color_blocker:colorer|v1[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.000        ; 10.092     ; 2.101      ;
; -7.983 ; datagrid[2][2][1]      ; color_blocker:colorer|v2[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.000        ; 10.091     ; 2.108      ;
; -7.982 ; vga_sync:u1|v_count[2] ; color_blocker:colorer|v3[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.000        ; 10.804     ; 2.822      ;
; -7.979 ; vga_sync:u1|v_count[2] ; color_blocker:colorer|v1[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.000        ; 10.804     ; 2.825      ;
; -7.971 ; vga_sync:u1|v_count[2] ; color_blocker:colorer|v2[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.000        ; 10.803     ; 2.832      ;
; -7.964 ; vga_sync:u1|v_count[7] ; color_blocker:colorer|v3[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.000        ; 10.804     ; 2.840      ;
; -7.961 ; vga_sync:u1|v_count[7] ; color_blocker:colorer|v1[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.000        ; 10.804     ; 2.843      ;
; -7.953 ; vga_sync:u1|v_count[7] ; color_blocker:colorer|v2[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.000        ; 10.803     ; 2.850      ;
; -7.950 ; datagrid[2][1][2]      ; color_blocker:colorer|v3[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.000        ; 10.143     ; 2.193      ;
; -7.947 ; datagrid[2][1][2]      ; color_blocker:colorer|v1[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.000        ; 10.143     ; 2.196      ;
; -7.945 ; vga_sync:u1|v_count[8] ; color_blocker:colorer|v3[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.000        ; 10.804     ; 2.859      ;
; -7.942 ; vga_sync:u1|v_count[8] ; color_blocker:colorer|v1[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.000        ; 10.804     ; 2.862      ;
; -7.939 ; datagrid[2][1][2]      ; color_blocker:colorer|v2[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.000        ; 10.142     ; 2.203      ;
; -7.936 ; vga_sync:u1|v_count[1] ; color_blocker:colorer|v3[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.000        ; 10.804     ; 2.868      ;
; -7.934 ; vga_sync:u1|v_count[0] ; color_blocker:colorer|v3[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.000        ; 10.804     ; 2.870      ;
; -7.934 ; vga_sync:u1|v_count[8] ; color_blocker:colorer|v2[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.000        ; 10.803     ; 2.869      ;
; -7.933 ; vga_sync:u1|v_count[1] ; color_blocker:colorer|v1[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.000        ; 10.804     ; 2.871      ;
; -7.931 ; vga_sync:u1|v_count[0] ; color_blocker:colorer|v1[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.000        ; 10.804     ; 2.873      ;
; -7.925 ; vga_sync:u1|v_count[1] ; color_blocker:colorer|v2[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.000        ; 10.803     ; 2.878      ;
; -7.924 ; vga_sync:u1|v_count[5] ; color_blocker:colorer|v3[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.000        ; 10.804     ; 2.880      ;
; -7.924 ; datagrid[0][3][1]      ; color_blocker:colorer|v3[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.000        ; 10.124     ; 2.200      ;
; -7.923 ; vga_sync:u1|v_count[0] ; color_blocker:colorer|v2[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.000        ; 10.803     ; 2.880      ;
; -7.921 ; vga_sync:u1|v_count[5] ; color_blocker:colorer|v1[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.000        ; 10.804     ; 2.883      ;
; -7.921 ; datagrid[0][3][1]      ; color_blocker:colorer|v1[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.000        ; 10.124     ; 2.203      ;
; -7.917 ; datagrid[0][3][0]      ; color_blocker:colorer|v3[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.000        ; 10.125     ; 2.208      ;
; -7.917 ; datagrid[0][3][2]      ; color_blocker:colorer|v3[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.000        ; 10.124     ; 2.207      ;
; -7.914 ; datagrid[0][3][0]      ; color_blocker:colorer|v1[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.000        ; 10.125     ; 2.211      ;
; -7.914 ; datagrid[0][3][2]      ; color_blocker:colorer|v1[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.000        ; 10.124     ; 2.210      ;
; -7.913 ; vga_sync:u1|v_count[6] ; color_blocker:colorer|v3[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.000        ; 10.804     ; 2.891      ;
; -7.913 ; vga_sync:u1|v_count[5] ; color_blocker:colorer|v2[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.000        ; 10.803     ; 2.890      ;
; -7.913 ; datagrid[0][3][1]      ; color_blocker:colorer|v2[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.000        ; 10.123     ; 2.210      ;
; -7.910 ; vga_sync:u1|v_count[6] ; color_blocker:colorer|v1[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.000        ; 10.804     ; 2.894      ;
; -7.909 ; vga_sync:u1|v_count[9] ; color_blocker:colorer|v3[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.000        ; 10.804     ; 2.895      ;
; -7.906 ; vga_sync:u1|v_count[9] ; color_blocker:colorer|v1[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.000        ; 10.804     ; 2.898      ;
; -7.906 ; vga_sync:u1|h_count[2] ; color_blocker:colorer|v3[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.000        ; 10.803     ; 2.897      ;
; -7.906 ; datagrid[0][3][0]      ; color_blocker:colorer|v2[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.000        ; 10.124     ; 2.218      ;
; -7.906 ; datagrid[0][3][2]      ; color_blocker:colorer|v2[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.000        ; 10.123     ; 2.217      ;
; -7.903 ; vga_sync:u1|h_count[3] ; color_blocker:colorer|v3[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.000        ; 10.803     ; 2.900      ;
; -7.903 ; vga_sync:u1|h_count[2] ; color_blocker:colorer|v1[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.000        ; 10.803     ; 2.900      ;
; -7.902 ; vga_sync:u1|v_count[6] ; color_blocker:colorer|v2[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.000        ; 10.803     ; 2.901      ;
; -7.900 ; vga_sync:u1|h_count[3] ; color_blocker:colorer|v1[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.000        ; 10.803     ; 2.903      ;
; -7.899 ; datagrid[0][2][0]      ; color_blocker:colorer|v3[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.000        ; 10.129     ; 2.230      ;
; -7.898 ; vga_sync:u1|v_count[9] ; color_blocker:colorer|v2[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.000        ; 10.803     ; 2.905      ;
; -7.896 ; vga_sync:u1|h_count[7] ; color_blocker:colorer|v3[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.000        ; 10.803     ; 2.907      ;
; -7.896 ; vga_sync:u1|h_count[5] ; color_blocker:colorer|v3[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.000        ; 10.803     ; 2.907      ;
; -7.896 ; datagrid[2][1][1]      ; color_blocker:colorer|v3[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.000        ; 10.142     ; 2.246      ;
; -7.896 ; datagrid[0][2][0]      ; color_blocker:colorer|v1[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.000        ; 10.129     ; 2.233      ;
; -7.895 ; vga_sync:u1|h_count[2] ; color_blocker:colorer|v2[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.000        ; 10.802     ; 2.907      ;
; -7.893 ; vga_sync:u1|h_count[7] ; color_blocker:colorer|v1[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.000        ; 10.803     ; 2.910      ;
; -7.893 ; vga_sync:u1|h_count[5] ; color_blocker:colorer|v1[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.000        ; 10.803     ; 2.910      ;
; -7.893 ; datagrid[2][1][1]      ; color_blocker:colorer|v1[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.000        ; 10.142     ; 2.249      ;
; -7.892 ; vga_sync:u1|h_count[3] ; color_blocker:colorer|v2[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.000        ; 10.802     ; 2.910      ;
; -7.891 ; datagrid[2][0][2]      ; color_blocker:colorer|v3[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.000        ; 10.090     ; 2.199      ;
; -7.890 ; datagrid[2][3][0]      ; color_blocker:colorer|v3[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.000        ; 10.031     ; 2.141      ;
; -7.888 ; vga_sync:u1|h_count[6] ; color_blocker:colorer|v3[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.000        ; 10.803     ; 2.915      ;
; -7.888 ; datagrid[2][0][2]      ; color_blocker:colorer|v1[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.000        ; 10.090     ; 2.202      ;
; -7.888 ; datagrid[0][2][0]      ; color_blocker:colorer|v2[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.000        ; 10.128     ; 2.240      ;
; -7.887 ; datagrid[2][3][0]      ; color_blocker:colorer|v1[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.000        ; 10.031     ; 2.144      ;
; -7.885 ; vga_sync:u1|h_count[7] ; color_blocker:colorer|v2[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.000        ; 10.802     ; 2.917      ;
; -7.885 ; vga_sync:u1|h_count[5] ; color_blocker:colorer|v2[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.000        ; 10.802     ; 2.917      ;
; -7.885 ; vga_sync:u1|h_count[6] ; color_blocker:colorer|v1[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.000        ; 10.803     ; 2.918      ;
; -7.885 ; datagrid[2][1][1]      ; color_blocker:colorer|v2[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.000        ; 10.141     ; 2.256      ;
; -7.880 ; datagrid[2][0][2]      ; color_blocker:colorer|v2[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.000        ; 10.089     ; 2.209      ;
; -7.879 ; datagrid[2][3][0]      ; color_blocker:colorer|v2[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.000        ; 10.030     ; 2.151      ;
; -7.877 ; vga_sync:u1|h_count[6] ; color_blocker:colorer|v2[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.000        ; 10.802     ; 2.925      ;
; -7.872 ; datagrid[0][0][1]      ; color_blocker:colorer|v3[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.000        ; 10.103     ; 2.231      ;
; -7.869 ; datagrid[0][0][1]      ; color_blocker:colorer|v1[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.000        ; 10.103     ; 2.234      ;
; -7.861 ; datagrid[0][0][1]      ; color_blocker:colorer|v2[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.000        ; 10.102     ; 2.241      ;
; -7.857 ; datagrid[2][3][2]      ; color_blocker:colorer|v3[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.000        ; 10.025     ; 2.168      ;
; -7.855 ; vga_sync:u1|h_count[4] ; color_blocker:colorer|v3[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.000        ; 10.803     ; 2.948      ;
; -7.854 ; datagrid[2][3][2]      ; color_blocker:colorer|v1[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.000        ; 10.025     ; 2.171      ;
; -7.852 ; vga_sync:u1|h_count[4] ; color_blocker:colorer|v1[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.000        ; 10.803     ; 2.951      ;
; -7.847 ; datagrid[2][0][1]      ; color_blocker:colorer|v3[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.000        ; 10.090     ; 2.243      ;
; -7.846 ; vga_sync:u1|h_count[0] ; color_blocker:colorer|v3[0] ; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0] ; 0.000        ; 10.803     ; 2.957      ;
; -7.846 ; datagrid[2][3][2]      ; color_blocker:colorer|v2[0] ; XXX[0]                         ; datagrid[0][0][0] ; 0.000        ; 10.024     ; 2.178      ;
+--------+------------------------+-----------------------------+--------------------------------+-------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'KEY[3]'                                                                          ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -1.614 ; XXX[0]    ; XXX[0]  ; XXX[0]       ; KEY[3]      ; 0.000        ; 1.688      ; 0.367      ;
; -1.540 ; XXX[0]    ; XXX[1]  ; XXX[0]       ; KEY[3]      ; 0.000        ; 1.688      ; 0.441      ;
; -1.114 ; XXX[0]    ; XXX[0]  ; XXX[0]       ; KEY[3]      ; -0.500       ; 1.688      ; 0.367      ;
; -1.040 ; XXX[0]    ; XXX[1]  ; XXX[0]       ; KEY[3]      ; -0.500       ; 1.688      ; 0.441      ;
; 0.215  ; XXX[1]    ; XXX[1]  ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 0.367      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                     ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.242 ; Reset_Delay:r0|Cont[19] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.394      ;
; 0.358 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.511      ;
; 0.361 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.515      ;
; 0.368 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.520      ;
; 0.371 ; Reset_Delay:r0|Cont[18] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.375 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.528      ;
; 0.496 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.648      ;
; 0.497 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.649      ;
; 0.499 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.651      ;
; 0.500 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.652      ;
; 0.501 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.653      ;
; 0.511 ; Reset_Delay:r0|Cont[18] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.664      ;
; 0.515 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.667      ;
; 0.516 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.668      ;
; 0.516 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.668      ;
; 0.531 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.683      ;
; 0.531 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.683      ;
; 0.532 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.684      ;
; 0.533 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.685      ;
; 0.534 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.686      ;
; 0.535 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.687      ;
; 0.536 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.688      ;
; 0.543 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.003      ; 0.698      ;
; 0.546 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.698      ;
; 0.547 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.699      ;
; 0.550 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.702      ;
; 0.551 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.703      ;
; 0.551 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.703      ;
; 0.562 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.714      ;
; 0.566 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.718      ;
; 0.566 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.718      ;
; 0.567 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.719      ;
; 0.570 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.722      ;
; 0.570 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.722      ;
; 0.571 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.723      ;
; 0.578 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.003      ; 0.733      ;
; 0.581 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.733      ;
; 0.581 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.733      ;
; 0.582 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.734      ;
; 0.583 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.003      ; 0.738      ;
; 0.585 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.737      ;
; 0.586 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.738      ;
; 0.597 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.749      ;
; 0.601 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.753      ;
; 0.601 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.753      ;
; 0.602 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.754      ;
; 0.605 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.757      ;
; 0.610 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.762      ;
; 0.613 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.003      ; 0.768      ;
; 0.616 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.768      ;
; 0.616 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.768      ;
; 0.618 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.003      ; 0.773      ;
; 0.618 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.003      ; 0.773      ;
; 0.620 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.772      ;
; 0.621 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.773      ;
; 0.632 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.784      ;
; 0.636 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.788      ;
; 0.637 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.789      ;
; 0.640 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.792      ;
; 0.645 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.797      ;
; 0.645 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.797      ;
; 0.648 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.003      ; 0.803      ;
; 0.651 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.803      ;
; 0.651 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.803      ;
; 0.653 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.003      ; 0.808      ;
; 0.653 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.003      ; 0.808      ;
; 0.656 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.808      ;
; 0.665 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.817      ;
; 0.666 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.003      ; 0.821      ;
; 0.667 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.819      ;
; 0.671 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.823      ;
; 0.671 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.823      ;
; 0.672 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.824      ;
; 0.680 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.832      ;
; 0.683 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.003      ; 0.838      ;
; 0.685 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.003      ; 0.840      ;
; 0.686 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.838      ;
; 0.688 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.003      ; 0.843      ;
; 0.688 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.003      ; 0.843      ;
; 0.691 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.843      ;
; 0.700 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.852      ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'KEY[2]'                                                                         ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 0.215 ; YYY[0]    ; YYY[0]  ; KEY[2]       ; KEY[2]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; YYY[1]    ; YYY[1]  ; KEY[2]       ; KEY[2]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.288 ; YYY[0]    ; YYY[1]  ; KEY[2]       ; KEY[2]      ; 0.000        ; 0.000      ; 0.440      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'p1|altpll_component|pll|clk[0]'                                                                                                                  ;
+-------+------------------------+------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.215 ; vga_sync:u1|VGA_V_SYNC ; vga_sync:u1|VGA_V_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.557 ; vga_sync:u1|h_count[7] ; vga_sync:u1|VGA_H_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.709      ;
; 0.612 ; vga_sync:u1|h_count[8] ; vga_sync:u1|VGA_H_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.764      ;
; 0.800 ; vga_sync:u1|h_count[5] ; vga_sync:u1|VGA_H_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.952      ;
; 0.889 ; vga_sync:u1|v_count[1] ; vga_sync:u1|v_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.041      ;
; 0.894 ; vga_sync:u1|v_count[8] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.046      ;
; 0.895 ; vga_sync:u1|h_count[0] ; vga_sync:u1|VGA_H_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.047      ;
; 0.903 ; vga_sync:u1|v_count[9] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.055      ;
; 0.917 ; vga_sync:u1|h_count[1] ; vga_sync:u1|VGA_H_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.069      ;
; 0.933 ; vga_sync:u1|h_count[2] ; vga_sync:u1|VGA_H_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.085      ;
; 0.938 ; vga_sync:u1|v_count[8] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.090      ;
; 0.953 ; vga_sync:u1|h_count[6] ; vga_sync:u1|VGA_H_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.105      ;
; 0.957 ; vga_sync:u1|h_count[3] ; vga_sync:u1|VGA_H_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.109      ;
; 0.962 ; vga_sync:u1|v_count[7] ; vga_sync:u1|VGA_V_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.115      ;
; 0.992 ; vga_sync:u1|h_count[8] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.144      ;
; 1.001 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.153      ;
; 1.027 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.179      ;
; 1.030 ; vga_sync:u1|v_count[6] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.182      ;
; 1.071 ; vga_sync:u1|v_count[2] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.223      ;
; 1.077 ; vga_sync:u1|v_count[7] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.229      ;
; 1.097 ; vga_sync:u1|h_count[7] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.249      ;
; 1.109 ; vga_sync:u1|v_count[1] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.261      ;
; 1.131 ; vga_sync:u1|v_count[3] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.283      ;
; 1.134 ; vga_sync:u1|h_count[8] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.286      ;
; 1.136 ; vga_sync:u1|v_count[7] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.288      ;
; 1.158 ; vga_sync:u1|v_count[5] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.310      ;
; 1.163 ; vga_sync:u1|v_count[2] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.315      ;
; 1.170 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.322      ;
; 1.171 ; vga_sync:u1|v_count[6] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.323      ;
; 1.178 ; vga_sync:u1|h_count[4] ; vga_sync:u1|VGA_H_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.330      ;
; 1.199 ; vga_sync:u1|v_count[5] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.351      ;
; 1.201 ; vga_sync:u1|v_count[1] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.353      ;
; 1.204 ; vga_sync:u1|v_count[2] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.356      ;
; 1.208 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.360      ;
; 1.223 ; vga_sync:u1|v_count[3] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.375      ;
; 1.230 ; vga_sync:u1|v_count[6] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.382      ;
; 1.236 ; vga_sync:u1|h_count[7] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.388      ;
; 1.241 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.393      ;
; 1.242 ; vga_sync:u1|v_count[1] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.394      ;
; 1.243 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.395      ;
; 1.248 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.400      ;
; 1.258 ; vga_sync:u1|v_count[5] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.410      ;
; 1.263 ; vga_sync:u1|v_count[2] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.415      ;
; 1.264 ; vga_sync:u1|v_count[3] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.416      ;
; 1.267 ; vga_sync:u1|h_count[7] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.419      ;
; 1.267 ; vga_sync:u1|h_count[7] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.419      ;
; 1.267 ; vga_sync:u1|h_count[7] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.419      ;
; 1.267 ; vga_sync:u1|h_count[7] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.419      ;
; 1.267 ; vga_sync:u1|h_count[7] ; vga_sync:u1|h_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.419      ;
; 1.267 ; vga_sync:u1|h_count[7] ; vga_sync:u1|h_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.419      ;
; 1.267 ; vga_sync:u1|h_count[7] ; vga_sync:u1|h_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.419      ;
; 1.267 ; vga_sync:u1|h_count[7] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.419      ;
; 1.277 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.429      ;
; 1.281 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.433      ;
; 1.287 ; vga_sync:u1|v_count[4] ; vga_sync:u1|VGA_V_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.440      ;
; 1.295 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.447      ;
; 1.298 ; vga_sync:u1|h_count[6] ; vga_sync:u1|VGA_V_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.450      ;
; 1.301 ; vga_sync:u1|v_count[1] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.453      ;
; 1.306 ; vga_sync:u1|h_count[6] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.457      ;
; 1.306 ; vga_sync:u1|h_count[6] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.457      ;
; 1.306 ; vga_sync:u1|h_count[6] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.457      ;
; 1.306 ; vga_sync:u1|h_count[6] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.457      ;
; 1.306 ; vga_sync:u1|h_count[6] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.457      ;
; 1.306 ; vga_sync:u1|h_count[6] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.457      ;
; 1.306 ; vga_sync:u1|h_count[6] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.457      ;
; 1.306 ; vga_sync:u1|h_count[6] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.457      ;
; 1.306 ; vga_sync:u1|h_count[6] ; vga_sync:u1|v_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.457      ;
; 1.306 ; vga_sync:u1|h_count[6] ; vga_sync:u1|v_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.457      ;
; 1.313 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.465      ;
; 1.314 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.466      ;
; 1.321 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.473      ;
; 1.323 ; vga_sync:u1|v_count[3] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.475      ;
; 1.335 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.487      ;
; 1.341 ; vga_sync:u1|v_count[2] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.493      ;
; 1.352 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.504      ;
; 1.354 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.506      ;
; 1.355 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.507      ;
; 1.356 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.508      ;
; 1.359 ; vga_sync:u1|h_count[5] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.511      ;
; 1.388 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.540      ;
; 1.389 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.541      ;
; 1.392 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.544      ;
; 1.404 ; vga_sync:u1|h_count[6] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.556      ;
; 1.408 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.560      ;
; 1.410 ; vga_sync:u1|h_count[9] ; vga_sync:u1|VGA_H_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.562      ;
; 1.415 ; vga_sync:u1|v_count[0] ; vga_sync:u1|v_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.567      ;
; 1.425 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.577      ;
; 1.432 ; vga_sync:u1|v_count[2] ; vga_sync:u1|VGA_V_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.585      ;
; 1.433 ; vga_sync:u1|v_count[6] ; vga_sync:u1|VGA_V_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.586      ;
; 1.438 ; vga_sync:u1|h_count[6] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.590      ;
; 1.442 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.594      ;
; 1.443 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.595      ;
; 1.458 ; vga_sync:u1|v_count[3] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.610      ;
; 1.470 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.622      ;
; 1.475 ; vga_sync:u1|h_count[6] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.627      ;
; 1.476 ; vga_sync:u1|v_count[7] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.628      ;
; 1.476 ; vga_sync:u1|v_count[7] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.628      ;
; 1.476 ; vga_sync:u1|v_count[7] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.628      ;
; 1.476 ; vga_sync:u1|v_count[7] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.628      ;
; 1.476 ; vga_sync:u1|v_count[7] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.628      ;
+-------+------------------------+------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'p1|altpll_component|pll|clk[0]'                                                                                            ;
+--------+-----------------------+------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+------------------------+--------------+--------------------------------+--------------+------------+------------+
; -3.068 ; Reset_Delay:r0|oRESET ; vga_sync:u1|VGA_V_SYNC ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.646     ; 1.456      ;
; -3.019 ; Reset_Delay:r0|oRESET ; vga_sync:u1|VGA_H_SYNC ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.646     ; 1.407      ;
; -2.745 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.646     ; 1.133      ;
; -2.745 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.646     ; 1.133      ;
; -2.745 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.646     ; 1.133      ;
; -2.745 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.646     ; 1.133      ;
; -2.745 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.646     ; 1.133      ;
; -2.745 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.646     ; 1.133      ;
; -2.745 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.646     ; 1.133      ;
; -2.745 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.646     ; 1.133      ;
; -2.745 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.646     ; 1.133      ;
; -2.745 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.646     ; 1.133      ;
; -2.736 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.647     ; 1.123      ;
; -2.736 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.647     ; 1.123      ;
; -2.736 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.647     ; 1.123      ;
; -2.736 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.647     ; 1.123      ;
; -2.736 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.647     ; 1.123      ;
; -2.736 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.647     ; 1.123      ;
; -2.736 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.647     ; 1.123      ;
; -2.736 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.647     ; 1.123      ;
; -2.736 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.647     ; 1.123      ;
; -2.736 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.647     ; 1.123      ;
+--------+-----------------------+------------------------+--------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'p1|altpll_component|pll|clk[0]'                                                                                            ;
+-------+-----------------------+------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+------------------------+--------------+--------------------------------+--------------+------------+------------+
; 2.618 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.647     ; 1.123      ;
; 2.618 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.647     ; 1.123      ;
; 2.618 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.647     ; 1.123      ;
; 2.618 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.647     ; 1.123      ;
; 2.618 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.647     ; 1.123      ;
; 2.618 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.647     ; 1.123      ;
; 2.618 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.647     ; 1.123      ;
; 2.618 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.647     ; 1.123      ;
; 2.618 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.647     ; 1.123      ;
; 2.618 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.647     ; 1.123      ;
; 2.627 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.646     ; 1.133      ;
; 2.627 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.646     ; 1.133      ;
; 2.627 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.646     ; 1.133      ;
; 2.627 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.646     ; 1.133      ;
; 2.627 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.646     ; 1.133      ;
; 2.627 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.646     ; 1.133      ;
; 2.627 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.646     ; 1.133      ;
; 2.627 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.646     ; 1.133      ;
; 2.627 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.646     ; 1.133      ;
; 2.627 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.646     ; 1.133      ;
; 2.901 ; Reset_Delay:r0|oRESET ; vga_sync:u1|VGA_H_SYNC ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.646     ; 1.407      ;
; 2.950 ; Reset_Delay:r0|oRESET ; vga_sync:u1|VGA_V_SYNC ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.646     ; 1.456      ;
+-------+-----------------------+------------------------+--------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'datagrid[0][0][0]'                                                                            ;
+--------+--------------+----------------+------------------+-------------------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock             ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+-------------------+------------+-----------------------------------+
; -5.963 ; -5.963       ; 0.000          ; High Pulse Width ; datagrid[0][0][0] ; Fall       ; Equal16~1|combout                 ;
; -5.963 ; -5.963       ; 0.000          ; Low Pulse Width  ; datagrid[0][0][0] ; Fall       ; Equal16~1|combout                 ;
; -5.963 ; -5.963       ; 0.000          ; High Pulse Width ; datagrid[0][0][0] ; Rise       ; color_blocker:colorer|v1[0]       ;
; -5.963 ; -5.963       ; 0.000          ; Low Pulse Width  ; datagrid[0][0][0] ; Rise       ; color_blocker:colorer|v1[0]       ;
; -5.963 ; -5.963       ; 0.000          ; High Pulse Width ; datagrid[0][0][0] ; Rise       ; color_blocker:colorer|v2[0]       ;
; -5.963 ; -5.963       ; 0.000          ; Low Pulse Width  ; datagrid[0][0][0] ; Rise       ; color_blocker:colorer|v2[0]       ;
; -5.963 ; -5.963       ; 0.000          ; High Pulse Width ; datagrid[0][0][0] ; Rise       ; color_blocker:colorer|v3[0]       ;
; -5.963 ; -5.963       ; 0.000          ; Low Pulse Width  ; datagrid[0][0][0] ; Rise       ; color_blocker:colorer|v3[0]       ;
; -5.963 ; -5.963       ; 0.000          ; High Pulse Width ; datagrid[0][0][0] ; Fall       ; colorer|WideOr0~0clkctrl|inclk[0] ;
; -5.963 ; -5.963       ; 0.000          ; Low Pulse Width  ; datagrid[0][0][0] ; Fall       ; colorer|WideOr0~0clkctrl|inclk[0] ;
; -5.963 ; -5.963       ; 0.000          ; High Pulse Width ; datagrid[0][0][0] ; Fall       ; colorer|WideOr0~0clkctrl|outclk   ;
; -5.963 ; -5.963       ; 0.000          ; Low Pulse Width  ; datagrid[0][0][0] ; Fall       ; colorer|WideOr0~0clkctrl|outclk   ;
; -5.963 ; -5.963       ; 0.000          ; High Pulse Width ; datagrid[0][0][0] ; Fall       ; colorer|WideOr0~0|combout         ;
; -5.963 ; -5.963       ; 0.000          ; Low Pulse Width  ; datagrid[0][0][0] ; Fall       ; colorer|WideOr0~0|combout         ;
; -5.963 ; -5.963       ; 0.000          ; High Pulse Width ; datagrid[0][0][0] ; Fall       ; colorer|WideOr0~0|datad           ;
; -5.963 ; -5.963       ; 0.000          ; Low Pulse Width  ; datagrid[0][0][0] ; Fall       ; colorer|WideOr0~0|datad           ;
; -5.963 ; -5.963       ; 0.000          ; High Pulse Width ; datagrid[0][0][0] ; Fall       ; colorer|v1[0]|datac               ;
; -5.963 ; -5.963       ; 0.000          ; Low Pulse Width  ; datagrid[0][0][0] ; Fall       ; colorer|v1[0]|datac               ;
; -5.963 ; -5.963       ; 0.000          ; High Pulse Width ; datagrid[0][0][0] ; Fall       ; colorer|v2[0]|datac               ;
; -5.963 ; -5.963       ; 0.000          ; Low Pulse Width  ; datagrid[0][0][0] ; Fall       ; colorer|v2[0]|datac               ;
; -5.963 ; -5.963       ; 0.000          ; High Pulse Width ; datagrid[0][0][0] ; Fall       ; colorer|v3[0]|datac               ;
; -5.963 ; -5.963       ; 0.000          ; Low Pulse Width  ; datagrid[0][0][0] ; Fall       ; colorer|v3[0]|datac               ;
; -5.834 ; -5.834       ; 0.000          ; High Pulse Width ; datagrid[0][0][0] ; Rise       ; Add2~21|combout                   ;
; -5.834 ; -5.834       ; 0.000          ; Low Pulse Width  ; datagrid[0][0][0] ; Rise       ; Add2~21|combout                   ;
; -5.834 ; -5.834       ; 0.000          ; High Pulse Width ; datagrid[0][0][0] ; Fall       ; Equal16~0|combout                 ;
; -5.834 ; -5.834       ; 0.000          ; Low Pulse Width  ; datagrid[0][0][0] ; Fall       ; Equal16~0|combout                 ;
; -5.834 ; -5.834       ; 0.000          ; High Pulse Width ; datagrid[0][0][0] ; Rise       ; Equal16~0|datad                   ;
; -5.834 ; -5.834       ; 0.000          ; Low Pulse Width  ; datagrid[0][0][0] ; Rise       ; Equal16~0|datad                   ;
; -5.834 ; -5.834       ; 0.000          ; High Pulse Width ; datagrid[0][0][0] ; Fall       ; Equal16~1|datad                   ;
; -5.834 ; -5.834       ; 0.000          ; Low Pulse Width  ; datagrid[0][0][0] ; Fall       ; Equal16~1|datad                   ;
; -5.549 ; -5.549       ; 0.000          ; High Pulse Width ; datagrid[0][0][0] ; Fall       ; Add2~17|cout                      ;
; -5.549 ; -5.549       ; 0.000          ; Low Pulse Width  ; datagrid[0][0][0] ; Fall       ; Add2~17|cout                      ;
; -5.549 ; -5.549       ; 0.000          ; High Pulse Width ; datagrid[0][0][0] ; Fall       ; Add2~19|cin                       ;
; -5.549 ; -5.549       ; 0.000          ; Low Pulse Width  ; datagrid[0][0][0] ; Fall       ; Add2~19|cin                       ;
; -5.549 ; -5.549       ; 0.000          ; High Pulse Width ; datagrid[0][0][0] ; Fall       ; Add2~21|combout                   ;
; -5.549 ; -5.549       ; 0.000          ; Low Pulse Width  ; datagrid[0][0][0] ; Fall       ; Add2~21|combout                   ;
; -5.549 ; -5.549       ; 0.000          ; High Pulse Width ; datagrid[0][0][0] ; Rise       ; Equal16~0|combout                 ;
; -5.549 ; -5.549       ; 0.000          ; Low Pulse Width  ; datagrid[0][0][0] ; Rise       ; Equal16~0|combout                 ;
; -5.549 ; -5.549       ; 0.000          ; High Pulse Width ; datagrid[0][0][0] ; Fall       ; Equal16~0|datad                   ;
; -5.549 ; -5.549       ; 0.000          ; Low Pulse Width  ; datagrid[0][0][0] ; Fall       ; Equal16~0|datad                   ;
; -5.549 ; -5.549       ; 0.000          ; High Pulse Width ; datagrid[0][0][0] ; Rise       ; Equal16~1|combout                 ;
; -5.549 ; -5.549       ; 0.000          ; Low Pulse Width  ; datagrid[0][0][0] ; Rise       ; Equal16~1|combout                 ;
; -5.549 ; -5.549       ; 0.000          ; High Pulse Width ; datagrid[0][0][0] ; Rise       ; Equal16~1|datad                   ;
; -5.549 ; -5.549       ; 0.000          ; Low Pulse Width  ; datagrid[0][0][0] ; Rise       ; Equal16~1|datad                   ;
; -5.549 ; -5.549       ; 0.000          ; High Pulse Width ; datagrid[0][0][0] ; Fall       ; color_blocker:colorer|v1[0]       ;
; -5.549 ; -5.549       ; 0.000          ; Low Pulse Width  ; datagrid[0][0][0] ; Fall       ; color_blocker:colorer|v1[0]       ;
; -5.549 ; -5.549       ; 0.000          ; High Pulse Width ; datagrid[0][0][0] ; Fall       ; color_blocker:colorer|v2[0]       ;
; -5.549 ; -5.549       ; 0.000          ; Low Pulse Width  ; datagrid[0][0][0] ; Fall       ; color_blocker:colorer|v2[0]       ;
; -5.549 ; -5.549       ; 0.000          ; High Pulse Width ; datagrid[0][0][0] ; Fall       ; color_blocker:colorer|v3[0]       ;
; -5.549 ; -5.549       ; 0.000          ; Low Pulse Width  ; datagrid[0][0][0] ; Fall       ; color_blocker:colorer|v3[0]       ;
; -5.549 ; -5.549       ; 0.000          ; High Pulse Width ; datagrid[0][0][0] ; Rise       ; colorer|WideOr0~0clkctrl|inclk[0] ;
; -5.549 ; -5.549       ; 0.000          ; Low Pulse Width  ; datagrid[0][0][0] ; Rise       ; colorer|WideOr0~0clkctrl|inclk[0] ;
; -5.549 ; -5.549       ; 0.000          ; High Pulse Width ; datagrid[0][0][0] ; Rise       ; colorer|WideOr0~0clkctrl|outclk   ;
; -5.549 ; -5.549       ; 0.000          ; Low Pulse Width  ; datagrid[0][0][0] ; Rise       ; colorer|WideOr0~0clkctrl|outclk   ;
; -5.549 ; -5.549       ; 0.000          ; High Pulse Width ; datagrid[0][0][0] ; Rise       ; colorer|WideOr0~0|combout         ;
; -5.549 ; -5.549       ; 0.000          ; Low Pulse Width  ; datagrid[0][0][0] ; Rise       ; colorer|WideOr0~0|combout         ;
; -5.549 ; -5.549       ; 0.000          ; High Pulse Width ; datagrid[0][0][0] ; Rise       ; colorer|WideOr0~0|datad           ;
; -5.549 ; -5.549       ; 0.000          ; Low Pulse Width  ; datagrid[0][0][0] ; Rise       ; colorer|WideOr0~0|datad           ;
; -5.549 ; -5.549       ; 0.000          ; High Pulse Width ; datagrid[0][0][0] ; Rise       ; colorer|v1[0]|datac               ;
; -5.549 ; -5.549       ; 0.000          ; Low Pulse Width  ; datagrid[0][0][0] ; Rise       ; colorer|v1[0]|datac               ;
; -5.549 ; -5.549       ; 0.000          ; High Pulse Width ; datagrid[0][0][0] ; Rise       ; colorer|v2[0]|datac               ;
; -5.549 ; -5.549       ; 0.000          ; Low Pulse Width  ; datagrid[0][0][0] ; Rise       ; colorer|v2[0]|datac               ;
; -5.549 ; -5.549       ; 0.000          ; High Pulse Width ; datagrid[0][0][0] ; Rise       ; colorer|v3[0]|datac               ;
; -5.549 ; -5.549       ; 0.000          ; Low Pulse Width  ; datagrid[0][0][0] ; Rise       ; colorer|v3[0]|datac               ;
; -4.972 ; -4.972       ; 0.000          ; High Pulse Width ; datagrid[0][0][0] ; Rise       ; Add2~17|datab                     ;
; -4.972 ; -4.972       ; 0.000          ; Low Pulse Width  ; datagrid[0][0][0] ; Rise       ; Add2~17|datab                     ;
; -4.972 ; -4.972       ; 0.000          ; High Pulse Width ; datagrid[0][0][0] ; Rise       ; Add2~22|combout                   ;
; -4.972 ; -4.972       ; 0.000          ; Low Pulse Width  ; datagrid[0][0][0] ; Rise       ; Add2~22|combout                   ;
; -4.972 ; -4.972       ; 0.000          ; High Pulse Width ; datagrid[0][0][0] ; Rise       ; Equal16~0|datac                   ;
; -4.972 ; -4.972       ; 0.000          ; Low Pulse Width  ; datagrid[0][0][0] ; Rise       ; Equal16~0|datac                   ;
; -4.681 ; -4.681       ; 0.000          ; High Pulse Width ; datagrid[0][0][0] ; Rise       ; Add2~15|cout                      ;
; -4.681 ; -4.681       ; 0.000          ; Low Pulse Width  ; datagrid[0][0][0] ; Rise       ; Add2~15|cout                      ;
; -4.681 ; -4.681       ; 0.000          ; High Pulse Width ; datagrid[0][0][0] ; Rise       ; Add2~17|cin                       ;
; -4.681 ; -4.681       ; 0.000          ; Low Pulse Width  ; datagrid[0][0][0] ; Rise       ; Add2~17|cin                       ;
; -4.207 ; -4.207       ; 0.000          ; High Pulse Width ; datagrid[0][0][0] ; Rise       ; Add2~15|datab                     ;
; -4.207 ; -4.207       ; 0.000          ; Low Pulse Width  ; datagrid[0][0][0] ; Rise       ; Add2~15|datab                     ;
; -4.207 ; -4.207       ; 0.000          ; High Pulse Width ; datagrid[0][0][0] ; Rise       ; Add2~23|combout                   ;
; -4.207 ; -4.207       ; 0.000          ; Low Pulse Width  ; datagrid[0][0][0] ; Rise       ; Add2~23|combout                   ;
; -4.207 ; -4.207       ; 0.000          ; High Pulse Width ; datagrid[0][0][0] ; Rise       ; Equal16~0|datab                   ;
; -4.207 ; -4.207       ; 0.000          ; Low Pulse Width  ; datagrid[0][0][0] ; Rise       ; Equal16~0|datab                   ;
; -3.891 ; -3.891       ; 0.000          ; High Pulse Width ; datagrid[0][0][0] ; Rise       ; Add2~17|cout                      ;
; -3.891 ; -3.891       ; 0.000          ; Low Pulse Width  ; datagrid[0][0][0] ; Rise       ; Add2~17|cout                      ;
; -3.891 ; -3.891       ; 0.000          ; High Pulse Width ; datagrid[0][0][0] ; Rise       ; Add2~19|cin                       ;
; -3.891 ; -3.891       ; 0.000          ; Low Pulse Width  ; datagrid[0][0][0] ; Rise       ; Add2~19|cin                       ;
; -3.023 ; -3.023       ; 0.000          ; High Pulse Width ; datagrid[0][0][0] ; Fall       ; Add2~15|cout                      ;
; -3.023 ; -3.023       ; 0.000          ; Low Pulse Width  ; datagrid[0][0][0] ; Fall       ; Add2~15|cout                      ;
; -3.023 ; -3.023       ; 0.000          ; High Pulse Width ; datagrid[0][0][0] ; Fall       ; Add2~17|cin                       ;
; -3.023 ; -3.023       ; 0.000          ; Low Pulse Width  ; datagrid[0][0][0] ; Fall       ; Add2~17|cin                       ;
; -3.023 ; -3.023       ; 0.000          ; High Pulse Width ; datagrid[0][0][0] ; Fall       ; Add2~17|datab                     ;
; -3.023 ; -3.023       ; 0.000          ; Low Pulse Width  ; datagrid[0][0][0] ; Fall       ; Add2~17|datab                     ;
; -3.023 ; -3.023       ; 0.000          ; High Pulse Width ; datagrid[0][0][0] ; Fall       ; Add2~22|combout                   ;
; -3.023 ; -3.023       ; 0.000          ; Low Pulse Width  ; datagrid[0][0][0] ; Fall       ; Add2~22|combout                   ;
; -3.023 ; -3.023       ; 0.000          ; High Pulse Width ; datagrid[0][0][0] ; Fall       ; Equal16~0|datac                   ;
; -3.023 ; -3.023       ; 0.000          ; Low Pulse Width  ; datagrid[0][0][0] ; Fall       ; Equal16~0|datac                   ;
; -2.365 ; -2.365       ; 0.000          ; High Pulse Width ; datagrid[0][0][0] ; Rise       ; Add2~13|cout                      ;
; -2.365 ; -2.365       ; 0.000          ; High Pulse Width ; datagrid[0][0][0] ; Fall       ; Add2~13|cout                      ;
; -2.365 ; -2.365       ; 0.000          ; Low Pulse Width  ; datagrid[0][0][0] ; Rise       ; Add2~13|cout                      ;
; -2.365 ; -2.365       ; 0.000          ; Low Pulse Width  ; datagrid[0][0][0] ; Fall       ; Add2~13|cout                      ;
; -2.365 ; -2.365       ; 0.000          ; High Pulse Width ; datagrid[0][0][0] ; Rise       ; Add2~15|cin                       ;
; -2.365 ; -2.365       ; 0.000          ; High Pulse Width ; datagrid[0][0][0] ; Fall       ; Add2~15|cin                       ;
+--------+--------------+----------------+------------------+-------------------+------------+-----------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                    ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[10]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[10]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[11]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[11]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[12]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[12]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[13]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[13]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[14]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[14]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[15]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[15]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[16]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[16]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[17]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[17]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[18]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[18]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[19]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[19]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[7]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[8]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[8]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[9]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[9]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|oRESET     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|oRESET     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[10]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[10]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[11]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[11]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[12]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[12]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[13]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[13]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[14]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[14]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[15]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[15]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[16]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[16]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[17]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[17]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[18]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[18]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[19]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[19]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[4]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[4]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[5]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[5]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[6]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[6]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[7]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[7]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[8]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[8]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[9]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[9]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|oRESET|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|oRESET|clk             ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'KEY[2]'                                                         ;
+--------+--------------+----------------+------------------+--------+------------+----------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target         ;
+--------+--------------+----------------+------------------+--------+------------+----------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; KEY[2] ; Rise       ; KEY[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[2] ; Fall       ; YYY[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[2] ; Fall       ; YYY[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[2] ; Fall       ; YYY[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[2] ; Fall       ; YYY[1]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[2] ; Rise       ; KEY[2]|combout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[2] ; Rise       ; KEY[2]|combout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[2] ; Rise       ; YYY[0]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[2] ; Rise       ; YYY[0]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[2] ; Rise       ; YYY[1]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[2] ; Rise       ; YYY[1]|clk     ;
+--------+--------------+----------------+------------------+--------+------------+----------------+


+--------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'KEY[3]'                                                         ;
+--------+--------------+----------------+------------------+--------+------------+----------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target         ;
+--------+--------------+----------------+------------------+--------+------------+----------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; KEY[3] ; Rise       ; KEY[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[3] ; Fall       ; XXX[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[3] ; Fall       ; XXX[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[3] ; Fall       ; XXX[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[3] ; Fall       ; XXX[1]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; KEY[3]|combout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; KEY[3]|combout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; XXX[0]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; XXX[0]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; XXX[1]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; XXX[1]|clk     ;
+--------+--------------+----------------+------------------+--------+------------+----------------+


+----------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'XXX[0]'                                                                 ;
+-------+--------------+----------------+------------------+--------+------------+-------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                  ;
+-------+--------------+----------------+------------------+--------+------------+-------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; XXX[0] ; Rise       ; XXX[0]|regout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; XXX[0] ; Rise       ; XXX[0]|regout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; XXX[0] ; Fall       ; concat~0|combout        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; XXX[0] ; Fall       ; concat~0|combout        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; XXX[0] ; Rise       ; concat~0|datad          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; XXX[0] ; Rise       ; concat~0|datad          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; XXX[0] ; Fall       ; concat~10|combout       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; XXX[0] ; Fall       ; concat~10|combout       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; XXX[0] ; Rise       ; concat~10|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; XXX[0] ; Rise       ; concat~10|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; XXX[0] ; Fall       ; concat~11|combout       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; XXX[0] ; Fall       ; concat~11|combout       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; XXX[0] ; Rise       ; concat~11|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; XXX[0] ; Rise       ; concat~11|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; XXX[0] ; Fall       ; concat~12|combout       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; XXX[0] ; Fall       ; concat~12|combout       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; XXX[0] ; Rise       ; concat~12|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; XXX[0] ; Rise       ; concat~12|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; XXX[0] ; Rise       ; concat~13|combout       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; XXX[0] ; Rise       ; concat~13|combout       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; XXX[0] ; Rise       ; concat~13|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; XXX[0] ; Rise       ; concat~13|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; XXX[0] ; Rise       ; concat~14|combout       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; XXX[0] ; Rise       ; concat~14|combout       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; XXX[0] ; Rise       ; concat~14|dataa         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; XXX[0] ; Rise       ; concat~14|dataa         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; XXX[0] ; Rise       ; concat~15|combout       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; XXX[0] ; Rise       ; concat~15|combout       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; XXX[0] ; Rise       ; concat~15|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; XXX[0] ; Rise       ; concat~15|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; XXX[0] ; Fall       ; concat~1|combout        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; XXX[0] ; Fall       ; concat~1|combout        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; XXX[0] ; Rise       ; concat~1|datad          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; XXX[0] ; Rise       ; concat~1|datad          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; XXX[0] ; Fall       ; concat~2|combout        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; XXX[0] ; Fall       ; concat~2|combout        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; XXX[0] ; Rise       ; concat~2|datab          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; XXX[0] ; Rise       ; concat~2|datab          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; XXX[0] ; Fall       ; concat~3|combout        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; XXX[0] ; Fall       ; concat~3|combout        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; XXX[0] ; Rise       ; concat~3|datad          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; XXX[0] ; Rise       ; concat~3|datad          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; XXX[0] ; Fall       ; concat~4|combout        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; XXX[0] ; Fall       ; concat~4|combout        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; XXX[0] ; Rise       ; concat~4|datad          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; XXX[0] ; Rise       ; concat~4|datad          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; XXX[0] ; Rise       ; concat~5|combout        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; XXX[0] ; Rise       ; concat~5|combout        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; XXX[0] ; Rise       ; concat~5|datab          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; XXX[0] ; Rise       ; concat~5|datab          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; XXX[0] ; Rise       ; concat~6|combout        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; XXX[0] ; Rise       ; concat~6|combout        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; XXX[0] ; Rise       ; concat~6|datad          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; XXX[0] ; Rise       ; concat~6|datad          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; XXX[0] ; Rise       ; concat~7|combout        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; XXX[0] ; Rise       ; concat~7|combout        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; XXX[0] ; Rise       ; concat~7|datad          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; XXX[0] ; Rise       ; concat~7|datad          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; XXX[0] ; Fall       ; concat~8|combout        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; XXX[0] ; Fall       ; concat~8|combout        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; XXX[0] ; Rise       ; concat~8|datad          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; XXX[0] ; Rise       ; concat~8|datad          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; XXX[0] ; Rise       ; concat~9|combout        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; XXX[0] ; Rise       ; concat~9|combout        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; XXX[0] ; Rise       ; concat~9|datad          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; XXX[0] ; Rise       ; concat~9|datad          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; XXX[0] ; Fall       ; datagrid[0][0][0]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; XXX[0] ; Fall       ; datagrid[0][0][0]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; XXX[0] ; Fall       ; datagrid[0][0][0]|datad ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; XXX[0] ; Fall       ; datagrid[0][0][0]|datad ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; XXX[0] ; Fall       ; datagrid[0][0][1]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; XXX[0] ; Fall       ; datagrid[0][0][1]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; XXX[0] ; Fall       ; datagrid[0][0][1]|datac ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; XXX[0] ; Fall       ; datagrid[0][0][1]|datac ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; XXX[0] ; Fall       ; datagrid[0][0][2]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; XXX[0] ; Fall       ; datagrid[0][0][2]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; XXX[0] ; Fall       ; datagrid[0][0][2]|datad ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; XXX[0] ; Fall       ; datagrid[0][0][2]|datad ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; XXX[0] ; Fall       ; datagrid[0][1][0]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; XXX[0] ; Fall       ; datagrid[0][1][0]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; XXX[0] ; Rise       ; datagrid[0][1][0]|datad ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; XXX[0] ; Rise       ; datagrid[0][1][0]|datad ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; XXX[0] ; Fall       ; datagrid[0][1][1]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; XXX[0] ; Fall       ; datagrid[0][1][1]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; XXX[0] ; Rise       ; datagrid[0][1][1]|datad ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; XXX[0] ; Rise       ; datagrid[0][1][1]|datad ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; XXX[0] ; Fall       ; datagrid[0][1][2]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; XXX[0] ; Fall       ; datagrid[0][1][2]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; XXX[0] ; Rise       ; datagrid[0][1][2]|datad ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; XXX[0] ; Rise       ; datagrid[0][1][2]|datad ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; XXX[0] ; Fall       ; datagrid[0][2][0]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; XXX[0] ; Fall       ; datagrid[0][2][0]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; XXX[0] ; Rise       ; datagrid[0][2][0]|datad ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; XXX[0] ; Rise       ; datagrid[0][2][0]|datad ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; XXX[0] ; Fall       ; datagrid[0][2][1]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; XXX[0] ; Fall       ; datagrid[0][2][1]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; XXX[0] ; Rise       ; datagrid[0][2][1]|datad ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; XXX[0] ; Rise       ; datagrid[0][2][1]|datad ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; XXX[0] ; Fall       ; datagrid[0][2][2]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; XXX[0] ; Fall       ; datagrid[0][2][2]       ;
+-------+--------------+----------------+------------------+--------+------------+-------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_27'                                                                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; CLOCK_27|combout                 ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[0]   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[2]   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|inclk[0] ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; CLOCK_27|combout                 ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[0]   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[2]   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|inclk[0] ;
; 34.657 ; 37.037       ; 2.380          ; Port Rate        ; CLOCK_27 ; Rise       ; CLOCK_27                         ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[0]'                                                                                     ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|VGA_H_SYNC                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|VGA_H_SYNC                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|VGA_V_SYNC                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|VGA_V_SYNC                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[0]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[0]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[1]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[1]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[2]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[2]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[3]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[3]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[4]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[4]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[5]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[5]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[6]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[6]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[7]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[7]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[8]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[8]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[9]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[9]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[0]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[0]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[1]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[1]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[2]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[2]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[3]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[3]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[4]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[4]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[5]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[5]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[6]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[6]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[7]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[7]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[8]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[8]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[9]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[9]                     ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; p1|altpll_component|_clk0~clkctrl|inclk[0] ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; p1|altpll_component|_clk0~clkctrl|inclk[0] ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; p1|altpll_component|_clk0~clkctrl|outclk   ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; p1|altpll_component|_clk0~clkctrl|outclk   ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|VGA_H_SYNC|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|VGA_H_SYNC|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|VGA_V_SYNC|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|VGA_V_SYNC|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[0]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[0]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[1]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[1]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[2]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[2]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[3]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[3]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[4]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[4]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[5]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[5]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[6]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[6]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[7]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[7]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[8]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[8]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[9]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[9]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[0]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[0]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[1]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[1]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[2]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[2]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[3]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[3]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[4]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[4]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[5]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[5]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[6]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[6]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[7]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[7]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[8]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[8]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[9]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[9]|clk                          ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SW[*]     ; XXX[0]     ; 1.535 ; 1.535 ; Rise       ; XXX[0]          ;
;  SW[0]    ; XXX[0]     ; 1.290 ; 1.290 ; Rise       ; XXX[0]          ;
;  SW[1]    ; XXX[0]     ; 1.535 ; 1.535 ; Rise       ; XXX[0]          ;
;  SW[2]    ; XXX[0]     ; 1.415 ; 1.415 ; Rise       ; XXX[0]          ;
; SW[*]     ; XXX[0]     ; 1.923 ; 1.923 ; Fall       ; XXX[0]          ;
;  SW[0]    ; XXX[0]     ; 1.082 ; 1.082 ; Fall       ; XXX[0]          ;
;  SW[1]    ; XXX[0]     ; 1.099 ; 1.099 ; Fall       ; XXX[0]          ;
;  SW[2]    ; XXX[0]     ; 1.923 ; 1.923 ; Fall       ; XXX[0]          ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; XXX[0]     ; -0.404 ; -0.404 ; Rise       ; XXX[0]          ;
;  SW[0]    ; XXX[0]     ; -0.406 ; -0.406 ; Rise       ; XXX[0]          ;
;  SW[1]    ; XXX[0]     ; -0.610 ; -0.610 ; Rise       ; XXX[0]          ;
;  SW[2]    ; XXX[0]     ; -0.404 ; -0.404 ; Rise       ; XXX[0]          ;
; SW[*]     ; XXX[0]     ; -0.374 ; -0.374 ; Fall       ; XXX[0]          ;
;  SW[0]    ; XXX[0]     ; -0.516 ; -0.516 ; Fall       ; XXX[0]          ;
;  SW[1]    ; XXX[0]     ; -0.561 ; -0.561 ; Fall       ; XXX[0]          ;
;  SW[2]    ; XXX[0]     ; -0.374 ; -0.374 ; Fall       ; XXX[0]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                         ;
+-----------+-------------------+--------+--------+------------+--------------------------------+
; Data Port ; Clock Port        ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-----------+-------------------+--------+--------+------------+--------------------------------+
; LEDR[*]   ; KEY[2]            ; 4.616  ; 4.616  ; Fall       ; KEY[2]                         ;
;  LEDR[4]  ; KEY[2]            ; 4.482  ; 4.482  ; Fall       ; KEY[2]                         ;
;  LEDR[5]  ; KEY[2]            ; 4.616  ; 4.616  ; Fall       ; KEY[2]                         ;
; LEDR[*]   ; KEY[3]            ; 4.643  ; 4.643  ; Fall       ; KEY[3]                         ;
;  LEDR[1]  ; KEY[3]            ; 4.643  ; 4.643  ; Fall       ; KEY[3]                         ;
; LEDR[*]   ; XXX[0]            ;        ; 3.021  ; Rise       ; XXX[0]                         ;
;  LEDR[0]  ; XXX[0]            ;        ; 3.021  ; Rise       ; XXX[0]                         ;
; LEDR[*]   ; XXX[0]            ; 3.021  ;        ; Fall       ; XXX[0]                         ;
;  LEDR[0]  ; XXX[0]            ; 3.021  ;        ; Fall       ; XXX[0]                         ;
; VGA_B[*]  ; datagrid[0][0][0] ; 13.745 ; 13.745 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_B[0] ; datagrid[0][0][0] ; 13.745 ; 13.745 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_B[1] ; datagrid[0][0][0] ; 13.745 ; 13.745 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_B[2] ; datagrid[0][0][0] ; 13.624 ; 13.624 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_B[3] ; datagrid[0][0][0] ; 13.614 ; 13.614 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_B[4] ; datagrid[0][0][0] ; 13.684 ; 13.684 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_B[5] ; datagrid[0][0][0] ; 13.674 ; 13.674 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_B[6] ; datagrid[0][0][0] ; 13.647 ; 13.647 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_B[7] ; datagrid[0][0][0] ; 13.647 ; 13.647 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_B[8] ; datagrid[0][0][0] ; 13.529 ; 13.529 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_B[9] ; datagrid[0][0][0] ; 13.529 ; 13.529 ; Rise       ; datagrid[0][0][0]              ;
; VGA_G[*]  ; datagrid[0][0][0] ; 13.300 ; 13.300 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_G[0] ; datagrid[0][0][0] ; 13.300 ; 13.300 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_G[1] ; datagrid[0][0][0] ; 13.300 ; 13.300 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_G[2] ; datagrid[0][0][0] ; 13.200 ; 13.200 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_G[3] ; datagrid[0][0][0] ; 13.200 ; 13.200 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_G[4] ; datagrid[0][0][0] ; 13.210 ; 13.210 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_G[5] ; datagrid[0][0][0] ; 13.210 ; 13.210 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_G[6] ; datagrid[0][0][0] ; 13.166 ; 13.166 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_G[7] ; datagrid[0][0][0] ; 13.186 ; 13.186 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_G[8] ; datagrid[0][0][0] ; 13.196 ; 13.196 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_G[9] ; datagrid[0][0][0] ; 13.196 ; 13.196 ; Rise       ; datagrid[0][0][0]              ;
; VGA_R[*]  ; datagrid[0][0][0] ; 13.650 ; 13.650 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_R[0] ; datagrid[0][0][0] ; 13.441 ; 13.441 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_R[1] ; datagrid[0][0][0] ; 13.421 ; 13.421 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_R[2] ; datagrid[0][0][0] ; 13.421 ; 13.421 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_R[3] ; datagrid[0][0][0] ; 13.532 ; 13.532 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_R[4] ; datagrid[0][0][0] ; 13.532 ; 13.532 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_R[5] ; datagrid[0][0][0] ; 13.650 ; 13.650 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_R[6] ; datagrid[0][0][0] ; 13.630 ; 13.630 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_R[7] ; datagrid[0][0][0] ; 13.640 ; 13.640 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_R[8] ; datagrid[0][0][0] ; 13.618 ; 13.618 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_R[9] ; datagrid[0][0][0] ; 13.618 ; 13.618 ; Rise       ; datagrid[0][0][0]              ;
; VGA_B[*]  ; datagrid[0][0][0] ; 14.574 ; 14.574 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_B[0] ; datagrid[0][0][0] ; 14.574 ; 14.574 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_B[1] ; datagrid[0][0][0] ; 14.574 ; 14.574 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_B[2] ; datagrid[0][0][0] ; 14.453 ; 14.453 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_B[3] ; datagrid[0][0][0] ; 14.443 ; 14.443 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_B[4] ; datagrid[0][0][0] ; 14.513 ; 14.513 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_B[5] ; datagrid[0][0][0] ; 14.503 ; 14.503 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_B[6] ; datagrid[0][0][0] ; 14.476 ; 14.476 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_B[7] ; datagrid[0][0][0] ; 14.476 ; 14.476 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_B[8] ; datagrid[0][0][0] ; 14.358 ; 14.358 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_B[9] ; datagrid[0][0][0] ; 14.358 ; 14.358 ; Fall       ; datagrid[0][0][0]              ;
; VGA_G[*]  ; datagrid[0][0][0] ; 14.129 ; 14.129 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_G[0] ; datagrid[0][0][0] ; 14.129 ; 14.129 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_G[1] ; datagrid[0][0][0] ; 14.129 ; 14.129 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_G[2] ; datagrid[0][0][0] ; 14.029 ; 14.029 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_G[3] ; datagrid[0][0][0] ; 14.029 ; 14.029 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_G[4] ; datagrid[0][0][0] ; 14.039 ; 14.039 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_G[5] ; datagrid[0][0][0] ; 14.039 ; 14.039 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_G[6] ; datagrid[0][0][0] ; 13.995 ; 13.995 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_G[7] ; datagrid[0][0][0] ; 14.015 ; 14.015 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_G[8] ; datagrid[0][0][0] ; 14.025 ; 14.025 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_G[9] ; datagrid[0][0][0] ; 14.025 ; 14.025 ; Fall       ; datagrid[0][0][0]              ;
; VGA_R[*]  ; datagrid[0][0][0] ; 14.479 ; 14.479 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_R[0] ; datagrid[0][0][0] ; 14.270 ; 14.270 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_R[1] ; datagrid[0][0][0] ; 14.250 ; 14.250 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_R[2] ; datagrid[0][0][0] ; 14.250 ; 14.250 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_R[3] ; datagrid[0][0][0] ; 14.361 ; 14.361 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_R[4] ; datagrid[0][0][0] ; 14.361 ; 14.361 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_R[5] ; datagrid[0][0][0] ; 14.479 ; 14.479 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_R[6] ; datagrid[0][0][0] ; 14.459 ; 14.459 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_R[7] ; datagrid[0][0][0] ; 14.469 ; 14.469 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_R[8] ; datagrid[0][0][0] ; 14.447 ; 14.447 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_R[9] ; datagrid[0][0][0] ; 14.447 ; 14.447 ; Fall       ; datagrid[0][0][0]              ;
; VGA_B[*]  ; CLOCK_27          ; 4.794  ; 4.794  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[0] ; CLOCK_27          ; 4.794  ; 4.794  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[1] ; CLOCK_27          ; 4.794  ; 4.794  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[2] ; CLOCK_27          ; 4.673  ; 4.673  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[3] ; CLOCK_27          ; 4.663  ; 4.663  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[4] ; CLOCK_27          ; 4.733  ; 4.733  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[5] ; CLOCK_27          ; 4.723  ; 4.723  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[6] ; CLOCK_27          ; 4.696  ; 4.696  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[7] ; CLOCK_27          ; 4.696  ; 4.696  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[8] ; CLOCK_27          ; 4.578  ; 4.578  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[9] ; CLOCK_27          ; 4.578  ; 4.578  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_BLANK ; CLOCK_27          ; 3.421  ; 3.421  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_G[*]  ; CLOCK_27          ; 4.321  ; 4.321  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[0] ; CLOCK_27          ; 4.321  ; 4.321  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[1] ; CLOCK_27          ; 4.321  ; 4.321  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[2] ; CLOCK_27          ; 4.221  ; 4.221  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[3] ; CLOCK_27          ; 4.221  ; 4.221  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[4] ; CLOCK_27          ; 4.231  ; 4.231  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[5] ; CLOCK_27          ; 4.231  ; 4.231  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[6] ; CLOCK_27          ; 4.187  ; 4.187  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[7] ; CLOCK_27          ; 4.207  ; 4.207  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[8] ; CLOCK_27          ; 4.217  ; 4.217  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[9] ; CLOCK_27          ; 4.217  ; 4.217  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_HS    ; CLOCK_27          ; 3.080  ; 3.080  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_R[*]  ; CLOCK_27          ; 4.743  ; 4.743  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[0] ; CLOCK_27          ; 4.534  ; 4.534  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[1] ; CLOCK_27          ; 4.514  ; 4.514  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[2] ; CLOCK_27          ; 4.514  ; 4.514  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[3] ; CLOCK_27          ; 4.625  ; 4.625  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[4] ; CLOCK_27          ; 4.625  ; 4.625  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[5] ; CLOCK_27          ; 4.743  ; 4.743  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[6] ; CLOCK_27          ; 4.723  ; 4.723  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[7] ; CLOCK_27          ; 4.733  ; 4.733  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[8] ; CLOCK_27          ; 4.711  ; 4.711  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[9] ; CLOCK_27          ; 4.711  ; 4.711  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_VS    ; CLOCK_27          ; 3.076  ; 3.076  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_CLK   ; CLOCK_27          ; -8.488 ;        ; Rise       ; p1|altpll_component|pll|clk[2] ;
; VGA_CLK   ; CLOCK_27          ;        ; -8.488 ; Fall       ; p1|altpll_component|pll|clk[2] ;
+-----------+-------------------+--------+--------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                 ;
+-----------+-------------------+--------+--------+------------+--------------------------------+
; Data Port ; Clock Port        ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-----------+-------------------+--------+--------+------------+--------------------------------+
; LEDR[*]   ; KEY[2]            ; 4.482  ; 4.482  ; Fall       ; KEY[2]                         ;
;  LEDR[4]  ; KEY[2]            ; 4.482  ; 4.482  ; Fall       ; KEY[2]                         ;
;  LEDR[5]  ; KEY[2]            ; 4.616  ; 4.616  ; Fall       ; KEY[2]                         ;
; LEDR[*]   ; KEY[3]            ; 4.643  ; 4.643  ; Fall       ; KEY[3]                         ;
;  LEDR[1]  ; KEY[3]            ; 4.643  ; 4.643  ; Fall       ; KEY[3]                         ;
; LEDR[*]   ; XXX[0]            ;        ; 3.021  ; Rise       ; XXX[0]                         ;
;  LEDR[0]  ; XXX[0]            ;        ; 3.021  ; Rise       ; XXX[0]                         ;
; LEDR[*]   ; XXX[0]            ; 3.021  ;        ; Fall       ; XXX[0]                         ;
;  LEDR[0]  ; XXX[0]            ; 3.021  ;        ; Fall       ; XXX[0]                         ;
; VGA_B[*]  ; datagrid[0][0][0] ; 7.066  ; 7.066  ; Rise       ; datagrid[0][0][0]              ;
;  VGA_B[0] ; datagrid[0][0][0] ; 7.282  ; 7.282  ; Rise       ; datagrid[0][0][0]              ;
;  VGA_B[1] ; datagrid[0][0][0] ; 7.282  ; 7.282  ; Rise       ; datagrid[0][0][0]              ;
;  VGA_B[2] ; datagrid[0][0][0] ; 7.161  ; 7.161  ; Rise       ; datagrid[0][0][0]              ;
;  VGA_B[3] ; datagrid[0][0][0] ; 7.151  ; 7.151  ; Rise       ; datagrid[0][0][0]              ;
;  VGA_B[4] ; datagrid[0][0][0] ; 7.221  ; 7.221  ; Rise       ; datagrid[0][0][0]              ;
;  VGA_B[5] ; datagrid[0][0][0] ; 7.211  ; 7.211  ; Rise       ; datagrid[0][0][0]              ;
;  VGA_B[6] ; datagrid[0][0][0] ; 7.184  ; 7.184  ; Rise       ; datagrid[0][0][0]              ;
;  VGA_B[7] ; datagrid[0][0][0] ; 7.184  ; 7.184  ; Rise       ; datagrid[0][0][0]              ;
;  VGA_B[8] ; datagrid[0][0][0] ; 7.066  ; 7.066  ; Rise       ; datagrid[0][0][0]              ;
;  VGA_B[9] ; datagrid[0][0][0] ; 7.066  ; 7.066  ; Rise       ; datagrid[0][0][0]              ;
; VGA_G[*]  ; datagrid[0][0][0] ; 6.703  ; 6.703  ; Rise       ; datagrid[0][0][0]              ;
;  VGA_G[0] ; datagrid[0][0][0] ; 6.837  ; 6.837  ; Rise       ; datagrid[0][0][0]              ;
;  VGA_G[1] ; datagrid[0][0][0] ; 6.837  ; 6.837  ; Rise       ; datagrid[0][0][0]              ;
;  VGA_G[2] ; datagrid[0][0][0] ; 6.737  ; 6.737  ; Rise       ; datagrid[0][0][0]              ;
;  VGA_G[3] ; datagrid[0][0][0] ; 6.737  ; 6.737  ; Rise       ; datagrid[0][0][0]              ;
;  VGA_G[4] ; datagrid[0][0][0] ; 6.747  ; 6.747  ; Rise       ; datagrid[0][0][0]              ;
;  VGA_G[5] ; datagrid[0][0][0] ; 6.747  ; 6.747  ; Rise       ; datagrid[0][0][0]              ;
;  VGA_G[6] ; datagrid[0][0][0] ; 6.703  ; 6.703  ; Rise       ; datagrid[0][0][0]              ;
;  VGA_G[7] ; datagrid[0][0][0] ; 6.723  ; 6.723  ; Rise       ; datagrid[0][0][0]              ;
;  VGA_G[8] ; datagrid[0][0][0] ; 6.733  ; 6.733  ; Rise       ; datagrid[0][0][0]              ;
;  VGA_G[9] ; datagrid[0][0][0] ; 6.733  ; 6.733  ; Rise       ; datagrid[0][0][0]              ;
; VGA_R[*]  ; datagrid[0][0][0] ; 6.958  ; 6.958  ; Rise       ; datagrid[0][0][0]              ;
;  VGA_R[0] ; datagrid[0][0][0] ; 6.978  ; 6.978  ; Rise       ; datagrid[0][0][0]              ;
;  VGA_R[1] ; datagrid[0][0][0] ; 6.958  ; 6.958  ; Rise       ; datagrid[0][0][0]              ;
;  VGA_R[2] ; datagrid[0][0][0] ; 6.958  ; 6.958  ; Rise       ; datagrid[0][0][0]              ;
;  VGA_R[3] ; datagrid[0][0][0] ; 7.069  ; 7.069  ; Rise       ; datagrid[0][0][0]              ;
;  VGA_R[4] ; datagrid[0][0][0] ; 7.069  ; 7.069  ; Rise       ; datagrid[0][0][0]              ;
;  VGA_R[5] ; datagrid[0][0][0] ; 7.187  ; 7.187  ; Rise       ; datagrid[0][0][0]              ;
;  VGA_R[6] ; datagrid[0][0][0] ; 7.167  ; 7.167  ; Rise       ; datagrid[0][0][0]              ;
;  VGA_R[7] ; datagrid[0][0][0] ; 7.177  ; 7.177  ; Rise       ; datagrid[0][0][0]              ;
;  VGA_R[8] ; datagrid[0][0][0] ; 7.155  ; 7.155  ; Rise       ; datagrid[0][0][0]              ;
;  VGA_R[9] ; datagrid[0][0][0] ; 7.155  ; 7.155  ; Rise       ; datagrid[0][0][0]              ;
; VGA_B[*]  ; datagrid[0][0][0] ; 8.309  ; 8.309  ; Fall       ; datagrid[0][0][0]              ;
;  VGA_B[0] ; datagrid[0][0][0] ; 8.525  ; 8.525  ; Fall       ; datagrid[0][0][0]              ;
;  VGA_B[1] ; datagrid[0][0][0] ; 8.525  ; 8.525  ; Fall       ; datagrid[0][0][0]              ;
;  VGA_B[2] ; datagrid[0][0][0] ; 8.404  ; 8.404  ; Fall       ; datagrid[0][0][0]              ;
;  VGA_B[3] ; datagrid[0][0][0] ; 8.394  ; 8.394  ; Fall       ; datagrid[0][0][0]              ;
;  VGA_B[4] ; datagrid[0][0][0] ; 8.464  ; 8.464  ; Fall       ; datagrid[0][0][0]              ;
;  VGA_B[5] ; datagrid[0][0][0] ; 8.454  ; 8.454  ; Fall       ; datagrid[0][0][0]              ;
;  VGA_B[6] ; datagrid[0][0][0] ; 8.427  ; 8.427  ; Fall       ; datagrid[0][0][0]              ;
;  VGA_B[7] ; datagrid[0][0][0] ; 8.427  ; 8.427  ; Fall       ; datagrid[0][0][0]              ;
;  VGA_B[8] ; datagrid[0][0][0] ; 8.309  ; 8.309  ; Fall       ; datagrid[0][0][0]              ;
;  VGA_B[9] ; datagrid[0][0][0] ; 8.309  ; 8.309  ; Fall       ; datagrid[0][0][0]              ;
; VGA_G[*]  ; datagrid[0][0][0] ; 7.946  ; 7.946  ; Fall       ; datagrid[0][0][0]              ;
;  VGA_G[0] ; datagrid[0][0][0] ; 8.080  ; 8.080  ; Fall       ; datagrid[0][0][0]              ;
;  VGA_G[1] ; datagrid[0][0][0] ; 8.080  ; 8.080  ; Fall       ; datagrid[0][0][0]              ;
;  VGA_G[2] ; datagrid[0][0][0] ; 7.980  ; 7.980  ; Fall       ; datagrid[0][0][0]              ;
;  VGA_G[3] ; datagrid[0][0][0] ; 7.980  ; 7.980  ; Fall       ; datagrid[0][0][0]              ;
;  VGA_G[4] ; datagrid[0][0][0] ; 7.990  ; 7.990  ; Fall       ; datagrid[0][0][0]              ;
;  VGA_G[5] ; datagrid[0][0][0] ; 7.990  ; 7.990  ; Fall       ; datagrid[0][0][0]              ;
;  VGA_G[6] ; datagrid[0][0][0] ; 7.946  ; 7.946  ; Fall       ; datagrid[0][0][0]              ;
;  VGA_G[7] ; datagrid[0][0][0] ; 7.966  ; 7.966  ; Fall       ; datagrid[0][0][0]              ;
;  VGA_G[8] ; datagrid[0][0][0] ; 7.976  ; 7.976  ; Fall       ; datagrid[0][0][0]              ;
;  VGA_G[9] ; datagrid[0][0][0] ; 7.976  ; 7.976  ; Fall       ; datagrid[0][0][0]              ;
; VGA_R[*]  ; datagrid[0][0][0] ; 8.201  ; 8.201  ; Fall       ; datagrid[0][0][0]              ;
;  VGA_R[0] ; datagrid[0][0][0] ; 8.221  ; 8.221  ; Fall       ; datagrid[0][0][0]              ;
;  VGA_R[1] ; datagrid[0][0][0] ; 8.201  ; 8.201  ; Fall       ; datagrid[0][0][0]              ;
;  VGA_R[2] ; datagrid[0][0][0] ; 8.201  ; 8.201  ; Fall       ; datagrid[0][0][0]              ;
;  VGA_R[3] ; datagrid[0][0][0] ; 8.312  ; 8.312  ; Fall       ; datagrid[0][0][0]              ;
;  VGA_R[4] ; datagrid[0][0][0] ; 8.312  ; 8.312  ; Fall       ; datagrid[0][0][0]              ;
;  VGA_R[5] ; datagrid[0][0][0] ; 8.430  ; 8.430  ; Fall       ; datagrid[0][0][0]              ;
;  VGA_R[6] ; datagrid[0][0][0] ; 8.410  ; 8.410  ; Fall       ; datagrid[0][0][0]              ;
;  VGA_R[7] ; datagrid[0][0][0] ; 8.420  ; 8.420  ; Fall       ; datagrid[0][0][0]              ;
;  VGA_R[8] ; datagrid[0][0][0] ; 8.398  ; 8.398  ; Fall       ; datagrid[0][0][0]              ;
;  VGA_R[9] ; datagrid[0][0][0] ; 8.398  ; 8.398  ; Fall       ; datagrid[0][0][0]              ;
; VGA_B[*]  ; CLOCK_27          ; 3.528  ; 3.528  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[0] ; CLOCK_27          ; 3.744  ; 3.744  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[1] ; CLOCK_27          ; 3.744  ; 3.744  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[2] ; CLOCK_27          ; 3.623  ; 3.623  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[3] ; CLOCK_27          ; 3.613  ; 3.613  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[4] ; CLOCK_27          ; 3.683  ; 3.683  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[5] ; CLOCK_27          ; 3.673  ; 3.673  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[6] ; CLOCK_27          ; 3.646  ; 3.646  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[7] ; CLOCK_27          ; 3.646  ; 3.646  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[8] ; CLOCK_27          ; 3.528  ; 3.528  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[9] ; CLOCK_27          ; 3.528  ; 3.528  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_BLANK ; CLOCK_27          ; 3.418  ; 3.418  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_G[*]  ; CLOCK_27          ; 3.421  ; 3.421  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[0] ; CLOCK_27          ; 3.555  ; 3.555  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[1] ; CLOCK_27          ; 3.555  ; 3.555  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[2] ; CLOCK_27          ; 3.455  ; 3.455  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[3] ; CLOCK_27          ; 3.455  ; 3.455  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[4] ; CLOCK_27          ; 3.465  ; 3.465  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[5] ; CLOCK_27          ; 3.465  ; 3.465  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[6] ; CLOCK_27          ; 3.421  ; 3.421  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[7] ; CLOCK_27          ; 3.441  ; 3.441  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[8] ; CLOCK_27          ; 3.451  ; 3.451  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[9] ; CLOCK_27          ; 3.451  ; 3.451  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_HS    ; CLOCK_27          ; 3.080  ; 3.080  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_R[*]  ; CLOCK_27          ; 3.748  ; 3.748  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[0] ; CLOCK_27          ; 3.768  ; 3.768  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[1] ; CLOCK_27          ; 3.748  ; 3.748  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[2] ; CLOCK_27          ; 3.748  ; 3.748  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[3] ; CLOCK_27          ; 3.859  ; 3.859  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[4] ; CLOCK_27          ; 3.859  ; 3.859  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[5] ; CLOCK_27          ; 3.977  ; 3.977  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[6] ; CLOCK_27          ; 3.957  ; 3.957  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[7] ; CLOCK_27          ; 3.967  ; 3.967  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[8] ; CLOCK_27          ; 3.945  ; 3.945  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[9] ; CLOCK_27          ; 3.945  ; 3.945  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_VS    ; CLOCK_27          ; 3.076  ; 3.076  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_CLK   ; CLOCK_27          ; -8.488 ;        ; Rise       ; p1|altpll_component|pll|clk[2] ;
; VGA_CLK   ; CLOCK_27          ;        ; -8.488 ; Fall       ; p1|altpll_component|pll|clk[2] ;
+-----------+-------------------+--------+--------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                             ;
+---------------------------------+----------+---------+----------+---------+---------------------+
; Clock                           ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack                ; -19.784  ; -19.876 ; -5.214   ; 2.618   ; -14.124             ;
;  CLOCK_27                       ; N/A      ; N/A     ; N/A      ; N/A     ; 18.518              ;
;  CLOCK_50                       ; -2.965   ; 0.215   ; N/A      ; N/A     ; -1.380              ;
;  KEY[2]                         ; 0.158    ; 0.215   ; N/A      ; N/A     ; -1.222              ;
;  KEY[3]                         ; 0.379    ; -2.987  ; N/A      ; N/A     ; -1.222              ;
;  XXX[0]                         ; N/A      ; N/A     ; N/A      ; N/A     ; 0.500               ;
;  datagrid[0][0][0]              ; -19.784  ; -19.876 ; N/A      ; N/A     ; -14.124             ;
;  p1|altpll_component|pll|clk[0] ; 33.436   ; 0.215   ; -5.214   ; 2.618   ; 18.841              ;
; Design-wide TNS                 ; -114.687 ; -65.365 ; -101.493 ; 0.0     ; -1391.352           ;
;  CLOCK_27                       ; N/A      ; N/A     ; N/A      ; N/A     ; 0.000               ;
;  CLOCK_50                       ; -56.249  ; 0.000   ; N/A      ; N/A     ; -22.380             ;
;  KEY[2]                         ; 0.000    ; 0.000   ; N/A      ; N/A     ; -3.222              ;
;  KEY[3]                         ; 0.000    ; -5.751  ; N/A      ; N/A     ; -3.222              ;
;  XXX[0]                         ; N/A      ; N/A     ; N/A      ; N/A     ; 0.000               ;
;  datagrid[0][0][0]              ; -58.438  ; -59.614 ; N/A      ; N/A     ; -1362.528           ;
;  p1|altpll_component|pll|clk[0] ; 0.000    ; 0.000   ; -101.493 ; 0.000   ; 0.000               ;
+---------------------------------+----------+---------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SW[*]     ; XXX[0]     ; 3.107 ; 3.107 ; Rise       ; XXX[0]          ;
;  SW[0]    ; XXX[0]     ; 2.576 ; 2.576 ; Rise       ; XXX[0]          ;
;  SW[1]    ; XXX[0]     ; 3.107 ; 3.107 ; Rise       ; XXX[0]          ;
;  SW[2]    ; XXX[0]     ; 2.893 ; 2.893 ; Rise       ; XXX[0]          ;
; SW[*]     ; XXX[0]     ; 3.977 ; 3.977 ; Fall       ; XXX[0]          ;
;  SW[0]    ; XXX[0]     ; 2.071 ; 2.071 ; Fall       ; XXX[0]          ;
;  SW[1]    ; XXX[0]     ; 2.174 ; 2.174 ; Fall       ; XXX[0]          ;
;  SW[2]    ; XXX[0]     ; 3.977 ; 3.977 ; Fall       ; XXX[0]          ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; XXX[0]     ; -0.404 ; -0.404 ; Rise       ; XXX[0]          ;
;  SW[0]    ; XXX[0]     ; -0.406 ; -0.406 ; Rise       ; XXX[0]          ;
;  SW[1]    ; XXX[0]     ; -0.610 ; -0.610 ; Rise       ; XXX[0]          ;
;  SW[2]    ; XXX[0]     ; -0.404 ; -0.404 ; Rise       ; XXX[0]          ;
; SW[*]     ; XXX[0]     ; -0.374 ; -0.374 ; Fall       ; XXX[0]          ;
;  SW[0]    ; XXX[0]     ; -0.516 ; -0.516 ; Fall       ; XXX[0]          ;
;  SW[1]    ; XXX[0]     ; -0.561 ; -0.561 ; Fall       ; XXX[0]          ;
;  SW[2]    ; XXX[0]     ; -0.374 ; -0.374 ; Fall       ; XXX[0]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                         ;
+-----------+-------------------+--------+--------+------------+--------------------------------+
; Data Port ; Clock Port        ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-----------+-------------------+--------+--------+------------+--------------------------------+
; LEDR[*]   ; KEY[2]            ; 8.523  ; 8.523  ; Fall       ; KEY[2]                         ;
;  LEDR[4]  ; KEY[2]            ; 8.521  ; 8.521  ; Fall       ; KEY[2]                         ;
;  LEDR[5]  ; KEY[2]            ; 8.523  ; 8.523  ; Fall       ; KEY[2]                         ;
; LEDR[*]   ; KEY[3]            ; 8.769  ; 8.769  ; Fall       ; KEY[3]                         ;
;  LEDR[1]  ; KEY[3]            ; 8.769  ; 8.769  ; Fall       ; KEY[3]                         ;
; LEDR[*]   ; XXX[0]            ;        ; 5.906  ; Rise       ; XXX[0]                         ;
;  LEDR[0]  ; XXX[0]            ;        ; 5.906  ; Rise       ; XXX[0]                         ;
; LEDR[*]   ; XXX[0]            ; 5.906  ;        ; Fall       ; XXX[0]                         ;
;  LEDR[0]  ; XXX[0]            ; 5.906  ;        ; Fall       ; XXX[0]                         ;
; VGA_B[*]  ; datagrid[0][0][0] ; 29.681 ; 29.681 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_B[0] ; datagrid[0][0][0] ; 29.681 ; 29.681 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_B[1] ; datagrid[0][0][0] ; 29.681 ; 29.681 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_B[2] ; datagrid[0][0][0] ; 29.432 ; 29.432 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_B[3] ; datagrid[0][0][0] ; 29.422 ; 29.422 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_B[4] ; datagrid[0][0][0] ; 29.492 ; 29.492 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_B[5] ; datagrid[0][0][0] ; 29.482 ; 29.482 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_B[6] ; datagrid[0][0][0] ; 29.454 ; 29.454 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_B[7] ; datagrid[0][0][0] ; 29.454 ; 29.454 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_B[8] ; datagrid[0][0][0] ; 29.205 ; 29.205 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_B[9] ; datagrid[0][0][0] ; 29.205 ; 29.205 ; Rise       ; datagrid[0][0][0]              ;
; VGA_G[*]  ; datagrid[0][0][0] ; 28.527 ; 28.527 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_G[0] ; datagrid[0][0][0] ; 28.527 ; 28.527 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_G[1] ; datagrid[0][0][0] ; 28.527 ; 28.527 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_G[2] ; datagrid[0][0][0] ; 28.323 ; 28.323 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_G[3] ; datagrid[0][0][0] ; 28.323 ; 28.323 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_G[4] ; datagrid[0][0][0] ; 28.333 ; 28.333 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_G[5] ; datagrid[0][0][0] ; 28.333 ; 28.333 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_G[6] ; datagrid[0][0][0] ; 28.287 ; 28.287 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_G[7] ; datagrid[0][0][0] ; 28.307 ; 28.307 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_G[8] ; datagrid[0][0][0] ; 28.317 ; 28.317 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_G[9] ; datagrid[0][0][0] ; 28.317 ; 28.317 ; Rise       ; datagrid[0][0][0]              ;
; VGA_R[*]  ; datagrid[0][0][0] ; 29.309 ; 29.309 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_R[0] ; datagrid[0][0][0] ; 28.842 ; 28.842 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_R[1] ; datagrid[0][0][0] ; 28.822 ; 28.822 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_R[2] ; datagrid[0][0][0] ; 28.822 ; 28.822 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_R[3] ; datagrid[0][0][0] ; 29.055 ; 29.055 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_R[4] ; datagrid[0][0][0] ; 29.055 ; 29.055 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_R[5] ; datagrid[0][0][0] ; 29.309 ; 29.309 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_R[6] ; datagrid[0][0][0] ; 29.289 ; 29.289 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_R[7] ; datagrid[0][0][0] ; 29.299 ; 29.299 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_R[8] ; datagrid[0][0][0] ; 29.271 ; 29.271 ; Rise       ; datagrid[0][0][0]              ;
;  VGA_R[9] ; datagrid[0][0][0] ; 29.271 ; 29.271 ; Rise       ; datagrid[0][0][0]              ;
; VGA_B[*]  ; datagrid[0][0][0] ; 31.665 ; 31.665 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_B[0] ; datagrid[0][0][0] ; 31.665 ; 31.665 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_B[1] ; datagrid[0][0][0] ; 31.665 ; 31.665 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_B[2] ; datagrid[0][0][0] ; 31.416 ; 31.416 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_B[3] ; datagrid[0][0][0] ; 31.406 ; 31.406 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_B[4] ; datagrid[0][0][0] ; 31.476 ; 31.476 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_B[5] ; datagrid[0][0][0] ; 31.466 ; 31.466 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_B[6] ; datagrid[0][0][0] ; 31.438 ; 31.438 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_B[7] ; datagrid[0][0][0] ; 31.438 ; 31.438 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_B[8] ; datagrid[0][0][0] ; 31.189 ; 31.189 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_B[9] ; datagrid[0][0][0] ; 31.189 ; 31.189 ; Fall       ; datagrid[0][0][0]              ;
; VGA_G[*]  ; datagrid[0][0][0] ; 30.511 ; 30.511 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_G[0] ; datagrid[0][0][0] ; 30.511 ; 30.511 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_G[1] ; datagrid[0][0][0] ; 30.511 ; 30.511 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_G[2] ; datagrid[0][0][0] ; 30.307 ; 30.307 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_G[3] ; datagrid[0][0][0] ; 30.307 ; 30.307 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_G[4] ; datagrid[0][0][0] ; 30.317 ; 30.317 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_G[5] ; datagrid[0][0][0] ; 30.317 ; 30.317 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_G[6] ; datagrid[0][0][0] ; 30.271 ; 30.271 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_G[7] ; datagrid[0][0][0] ; 30.291 ; 30.291 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_G[8] ; datagrid[0][0][0] ; 30.301 ; 30.301 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_G[9] ; datagrid[0][0][0] ; 30.301 ; 30.301 ; Fall       ; datagrid[0][0][0]              ;
; VGA_R[*]  ; datagrid[0][0][0] ; 31.293 ; 31.293 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_R[0] ; datagrid[0][0][0] ; 30.826 ; 30.826 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_R[1] ; datagrid[0][0][0] ; 30.806 ; 30.806 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_R[2] ; datagrid[0][0][0] ; 30.806 ; 30.806 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_R[3] ; datagrid[0][0][0] ; 31.039 ; 31.039 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_R[4] ; datagrid[0][0][0] ; 31.039 ; 31.039 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_R[5] ; datagrid[0][0][0] ; 31.293 ; 31.293 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_R[6] ; datagrid[0][0][0] ; 31.273 ; 31.273 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_R[7] ; datagrid[0][0][0] ; 31.283 ; 31.283 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_R[8] ; datagrid[0][0][0] ; 31.255 ; 31.255 ; Fall       ; datagrid[0][0][0]              ;
;  VGA_R[9] ; datagrid[0][0][0] ; 31.255 ; 31.255 ; Fall       ; datagrid[0][0][0]              ;
; VGA_B[*]  ; CLOCK_27          ; 10.039 ; 10.039 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[0] ; CLOCK_27          ; 10.039 ; 10.039 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[1] ; CLOCK_27          ; 10.039 ; 10.039 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[2] ; CLOCK_27          ; 9.790  ; 9.790  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[3] ; CLOCK_27          ; 9.780  ; 9.780  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[4] ; CLOCK_27          ; 9.850  ; 9.850  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[5] ; CLOCK_27          ; 9.840  ; 9.840  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[6] ; CLOCK_27          ; 9.812  ; 9.812  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[7] ; CLOCK_27          ; 9.812  ; 9.812  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[8] ; CLOCK_27          ; 9.563  ; 9.563  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[9] ; CLOCK_27          ; 9.563  ; 9.563  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_BLANK ; CLOCK_27          ; 6.868  ; 6.868  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_G[*]  ; CLOCK_27          ; 8.784  ; 8.784  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[0] ; CLOCK_27          ; 8.784  ; 8.784  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[1] ; CLOCK_27          ; 8.784  ; 8.784  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[2] ; CLOCK_27          ; 8.580  ; 8.580  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[3] ; CLOCK_27          ; 8.580  ; 8.580  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[4] ; CLOCK_27          ; 8.590  ; 8.590  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[5] ; CLOCK_27          ; 8.590  ; 8.590  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[6] ; CLOCK_27          ; 8.544  ; 8.544  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[7] ; CLOCK_27          ; 8.564  ; 8.564  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[8] ; CLOCK_27          ; 8.574  ; 8.574  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[9] ; CLOCK_27          ; 8.574  ; 8.574  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_HS    ; CLOCK_27          ; 6.061  ; 6.061  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_R[*]  ; CLOCK_27          ; 9.754  ; 9.754  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[0] ; CLOCK_27          ; 9.287  ; 9.287  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[1] ; CLOCK_27          ; 9.267  ; 9.267  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[2] ; CLOCK_27          ; 9.267  ; 9.267  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[3] ; CLOCK_27          ; 9.500  ; 9.500  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[4] ; CLOCK_27          ; 9.500  ; 9.500  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[5] ; CLOCK_27          ; 9.754  ; 9.754  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[6] ; CLOCK_27          ; 9.734  ; 9.734  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[7] ; CLOCK_27          ; 9.744  ; 9.744  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[8] ; CLOCK_27          ; 9.716  ; 9.716  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[9] ; CLOCK_27          ; 9.716  ; 9.716  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_VS    ; CLOCK_27          ; 6.020  ; 6.020  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_CLK   ; CLOCK_27          ; -7.035 ;        ; Rise       ; p1|altpll_component|pll|clk[2] ;
; VGA_CLK   ; CLOCK_27          ;        ; -7.035 ; Fall       ; p1|altpll_component|pll|clk[2] ;
+-----------+-------------------+--------+--------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                 ;
+-----------+-------------------+--------+--------+------------+--------------------------------+
; Data Port ; Clock Port        ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-----------+-------------------+--------+--------+------------+--------------------------------+
; LEDR[*]   ; KEY[2]            ; 4.482  ; 4.482  ; Fall       ; KEY[2]                         ;
;  LEDR[4]  ; KEY[2]            ; 4.482  ; 4.482  ; Fall       ; KEY[2]                         ;
;  LEDR[5]  ; KEY[2]            ; 4.616  ; 4.616  ; Fall       ; KEY[2]                         ;
; LEDR[*]   ; KEY[3]            ; 4.643  ; 4.643  ; Fall       ; KEY[3]                         ;
;  LEDR[1]  ; KEY[3]            ; 4.643  ; 4.643  ; Fall       ; KEY[3]                         ;
; LEDR[*]   ; XXX[0]            ;        ; 3.021  ; Rise       ; XXX[0]                         ;
;  LEDR[0]  ; XXX[0]            ;        ; 3.021  ; Rise       ; XXX[0]                         ;
; LEDR[*]   ; XXX[0]            ; 3.021  ;        ; Fall       ; XXX[0]                         ;
;  LEDR[0]  ; XXX[0]            ; 3.021  ;        ; Fall       ; XXX[0]                         ;
; VGA_B[*]  ; datagrid[0][0][0] ; 7.066  ; 7.066  ; Rise       ; datagrid[0][0][0]              ;
;  VGA_B[0] ; datagrid[0][0][0] ; 7.282  ; 7.282  ; Rise       ; datagrid[0][0][0]              ;
;  VGA_B[1] ; datagrid[0][0][0] ; 7.282  ; 7.282  ; Rise       ; datagrid[0][0][0]              ;
;  VGA_B[2] ; datagrid[0][0][0] ; 7.161  ; 7.161  ; Rise       ; datagrid[0][0][0]              ;
;  VGA_B[3] ; datagrid[0][0][0] ; 7.151  ; 7.151  ; Rise       ; datagrid[0][0][0]              ;
;  VGA_B[4] ; datagrid[0][0][0] ; 7.221  ; 7.221  ; Rise       ; datagrid[0][0][0]              ;
;  VGA_B[5] ; datagrid[0][0][0] ; 7.211  ; 7.211  ; Rise       ; datagrid[0][0][0]              ;
;  VGA_B[6] ; datagrid[0][0][0] ; 7.184  ; 7.184  ; Rise       ; datagrid[0][0][0]              ;
;  VGA_B[7] ; datagrid[0][0][0] ; 7.184  ; 7.184  ; Rise       ; datagrid[0][0][0]              ;
;  VGA_B[8] ; datagrid[0][0][0] ; 7.066  ; 7.066  ; Rise       ; datagrid[0][0][0]              ;
;  VGA_B[9] ; datagrid[0][0][0] ; 7.066  ; 7.066  ; Rise       ; datagrid[0][0][0]              ;
; VGA_G[*]  ; datagrid[0][0][0] ; 6.703  ; 6.703  ; Rise       ; datagrid[0][0][0]              ;
;  VGA_G[0] ; datagrid[0][0][0] ; 6.837  ; 6.837  ; Rise       ; datagrid[0][0][0]              ;
;  VGA_G[1] ; datagrid[0][0][0] ; 6.837  ; 6.837  ; Rise       ; datagrid[0][0][0]              ;
;  VGA_G[2] ; datagrid[0][0][0] ; 6.737  ; 6.737  ; Rise       ; datagrid[0][0][0]              ;
;  VGA_G[3] ; datagrid[0][0][0] ; 6.737  ; 6.737  ; Rise       ; datagrid[0][0][0]              ;
;  VGA_G[4] ; datagrid[0][0][0] ; 6.747  ; 6.747  ; Rise       ; datagrid[0][0][0]              ;
;  VGA_G[5] ; datagrid[0][0][0] ; 6.747  ; 6.747  ; Rise       ; datagrid[0][0][0]              ;
;  VGA_G[6] ; datagrid[0][0][0] ; 6.703  ; 6.703  ; Rise       ; datagrid[0][0][0]              ;
;  VGA_G[7] ; datagrid[0][0][0] ; 6.723  ; 6.723  ; Rise       ; datagrid[0][0][0]              ;
;  VGA_G[8] ; datagrid[0][0][0] ; 6.733  ; 6.733  ; Rise       ; datagrid[0][0][0]              ;
;  VGA_G[9] ; datagrid[0][0][0] ; 6.733  ; 6.733  ; Rise       ; datagrid[0][0][0]              ;
; VGA_R[*]  ; datagrid[0][0][0] ; 6.958  ; 6.958  ; Rise       ; datagrid[0][0][0]              ;
;  VGA_R[0] ; datagrid[0][0][0] ; 6.978  ; 6.978  ; Rise       ; datagrid[0][0][0]              ;
;  VGA_R[1] ; datagrid[0][0][0] ; 6.958  ; 6.958  ; Rise       ; datagrid[0][0][0]              ;
;  VGA_R[2] ; datagrid[0][0][0] ; 6.958  ; 6.958  ; Rise       ; datagrid[0][0][0]              ;
;  VGA_R[3] ; datagrid[0][0][0] ; 7.069  ; 7.069  ; Rise       ; datagrid[0][0][0]              ;
;  VGA_R[4] ; datagrid[0][0][0] ; 7.069  ; 7.069  ; Rise       ; datagrid[0][0][0]              ;
;  VGA_R[5] ; datagrid[0][0][0] ; 7.187  ; 7.187  ; Rise       ; datagrid[0][0][0]              ;
;  VGA_R[6] ; datagrid[0][0][0] ; 7.167  ; 7.167  ; Rise       ; datagrid[0][0][0]              ;
;  VGA_R[7] ; datagrid[0][0][0] ; 7.177  ; 7.177  ; Rise       ; datagrid[0][0][0]              ;
;  VGA_R[8] ; datagrid[0][0][0] ; 7.155  ; 7.155  ; Rise       ; datagrid[0][0][0]              ;
;  VGA_R[9] ; datagrid[0][0][0] ; 7.155  ; 7.155  ; Rise       ; datagrid[0][0][0]              ;
; VGA_B[*]  ; datagrid[0][0][0] ; 8.309  ; 8.309  ; Fall       ; datagrid[0][0][0]              ;
;  VGA_B[0] ; datagrid[0][0][0] ; 8.525  ; 8.525  ; Fall       ; datagrid[0][0][0]              ;
;  VGA_B[1] ; datagrid[0][0][0] ; 8.525  ; 8.525  ; Fall       ; datagrid[0][0][0]              ;
;  VGA_B[2] ; datagrid[0][0][0] ; 8.404  ; 8.404  ; Fall       ; datagrid[0][0][0]              ;
;  VGA_B[3] ; datagrid[0][0][0] ; 8.394  ; 8.394  ; Fall       ; datagrid[0][0][0]              ;
;  VGA_B[4] ; datagrid[0][0][0] ; 8.464  ; 8.464  ; Fall       ; datagrid[0][0][0]              ;
;  VGA_B[5] ; datagrid[0][0][0] ; 8.454  ; 8.454  ; Fall       ; datagrid[0][0][0]              ;
;  VGA_B[6] ; datagrid[0][0][0] ; 8.427  ; 8.427  ; Fall       ; datagrid[0][0][0]              ;
;  VGA_B[7] ; datagrid[0][0][0] ; 8.427  ; 8.427  ; Fall       ; datagrid[0][0][0]              ;
;  VGA_B[8] ; datagrid[0][0][0] ; 8.309  ; 8.309  ; Fall       ; datagrid[0][0][0]              ;
;  VGA_B[9] ; datagrid[0][0][0] ; 8.309  ; 8.309  ; Fall       ; datagrid[0][0][0]              ;
; VGA_G[*]  ; datagrid[0][0][0] ; 7.946  ; 7.946  ; Fall       ; datagrid[0][0][0]              ;
;  VGA_G[0] ; datagrid[0][0][0] ; 8.080  ; 8.080  ; Fall       ; datagrid[0][0][0]              ;
;  VGA_G[1] ; datagrid[0][0][0] ; 8.080  ; 8.080  ; Fall       ; datagrid[0][0][0]              ;
;  VGA_G[2] ; datagrid[0][0][0] ; 7.980  ; 7.980  ; Fall       ; datagrid[0][0][0]              ;
;  VGA_G[3] ; datagrid[0][0][0] ; 7.980  ; 7.980  ; Fall       ; datagrid[0][0][0]              ;
;  VGA_G[4] ; datagrid[0][0][0] ; 7.990  ; 7.990  ; Fall       ; datagrid[0][0][0]              ;
;  VGA_G[5] ; datagrid[0][0][0] ; 7.990  ; 7.990  ; Fall       ; datagrid[0][0][0]              ;
;  VGA_G[6] ; datagrid[0][0][0] ; 7.946  ; 7.946  ; Fall       ; datagrid[0][0][0]              ;
;  VGA_G[7] ; datagrid[0][0][0] ; 7.966  ; 7.966  ; Fall       ; datagrid[0][0][0]              ;
;  VGA_G[8] ; datagrid[0][0][0] ; 7.976  ; 7.976  ; Fall       ; datagrid[0][0][0]              ;
;  VGA_G[9] ; datagrid[0][0][0] ; 7.976  ; 7.976  ; Fall       ; datagrid[0][0][0]              ;
; VGA_R[*]  ; datagrid[0][0][0] ; 8.201  ; 8.201  ; Fall       ; datagrid[0][0][0]              ;
;  VGA_R[0] ; datagrid[0][0][0] ; 8.221  ; 8.221  ; Fall       ; datagrid[0][0][0]              ;
;  VGA_R[1] ; datagrid[0][0][0] ; 8.201  ; 8.201  ; Fall       ; datagrid[0][0][0]              ;
;  VGA_R[2] ; datagrid[0][0][0] ; 8.201  ; 8.201  ; Fall       ; datagrid[0][0][0]              ;
;  VGA_R[3] ; datagrid[0][0][0] ; 8.312  ; 8.312  ; Fall       ; datagrid[0][0][0]              ;
;  VGA_R[4] ; datagrid[0][0][0] ; 8.312  ; 8.312  ; Fall       ; datagrid[0][0][0]              ;
;  VGA_R[5] ; datagrid[0][0][0] ; 8.430  ; 8.430  ; Fall       ; datagrid[0][0][0]              ;
;  VGA_R[6] ; datagrid[0][0][0] ; 8.410  ; 8.410  ; Fall       ; datagrid[0][0][0]              ;
;  VGA_R[7] ; datagrid[0][0][0] ; 8.420  ; 8.420  ; Fall       ; datagrid[0][0][0]              ;
;  VGA_R[8] ; datagrid[0][0][0] ; 8.398  ; 8.398  ; Fall       ; datagrid[0][0][0]              ;
;  VGA_R[9] ; datagrid[0][0][0] ; 8.398  ; 8.398  ; Fall       ; datagrid[0][0][0]              ;
; VGA_B[*]  ; CLOCK_27          ; 3.528  ; 3.528  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[0] ; CLOCK_27          ; 3.744  ; 3.744  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[1] ; CLOCK_27          ; 3.744  ; 3.744  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[2] ; CLOCK_27          ; 3.623  ; 3.623  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[3] ; CLOCK_27          ; 3.613  ; 3.613  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[4] ; CLOCK_27          ; 3.683  ; 3.683  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[5] ; CLOCK_27          ; 3.673  ; 3.673  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[6] ; CLOCK_27          ; 3.646  ; 3.646  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[7] ; CLOCK_27          ; 3.646  ; 3.646  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[8] ; CLOCK_27          ; 3.528  ; 3.528  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[9] ; CLOCK_27          ; 3.528  ; 3.528  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_BLANK ; CLOCK_27          ; 3.418  ; 3.418  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_G[*]  ; CLOCK_27          ; 3.421  ; 3.421  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[0] ; CLOCK_27          ; 3.555  ; 3.555  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[1] ; CLOCK_27          ; 3.555  ; 3.555  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[2] ; CLOCK_27          ; 3.455  ; 3.455  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[3] ; CLOCK_27          ; 3.455  ; 3.455  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[4] ; CLOCK_27          ; 3.465  ; 3.465  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[5] ; CLOCK_27          ; 3.465  ; 3.465  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[6] ; CLOCK_27          ; 3.421  ; 3.421  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[7] ; CLOCK_27          ; 3.441  ; 3.441  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[8] ; CLOCK_27          ; 3.451  ; 3.451  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[9] ; CLOCK_27          ; 3.451  ; 3.451  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_HS    ; CLOCK_27          ; 3.080  ; 3.080  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_R[*]  ; CLOCK_27          ; 3.748  ; 3.748  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[0] ; CLOCK_27          ; 3.768  ; 3.768  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[1] ; CLOCK_27          ; 3.748  ; 3.748  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[2] ; CLOCK_27          ; 3.748  ; 3.748  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[3] ; CLOCK_27          ; 3.859  ; 3.859  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[4] ; CLOCK_27          ; 3.859  ; 3.859  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[5] ; CLOCK_27          ; 3.977  ; 3.977  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[6] ; CLOCK_27          ; 3.957  ; 3.957  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[7] ; CLOCK_27          ; 3.967  ; 3.967  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[8] ; CLOCK_27          ; 3.945  ; 3.945  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[9] ; CLOCK_27          ; 3.945  ; 3.945  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_VS    ; CLOCK_27          ; 3.076  ; 3.076  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_CLK   ; CLOCK_27          ; -8.488 ;        ; Rise       ; p1|altpll_component|pll|clk[2] ;
; VGA_CLK   ; CLOCK_27          ;        ; -8.488 ; Fall       ; p1|altpll_component|pll|clk[2] ;
+-----------+-------------------+--------+--------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                             ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; CLOCK_50                       ; CLOCK_50                       ; 630      ; 0        ; 0        ; 0        ;
; datagrid[0][0][0]              ; datagrid[0][0][0]              ; 766      ; 766      ; 766      ; 766      ;
; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0]              ; 465600   ; 0        ; 465600   ; 0        ;
; XXX[0]                         ; datagrid[0][0][0]              ; 18400    ; 17634    ; 18400    ; 17634    ;
; KEY[2]                         ; KEY[2]                         ; 0        ; 0        ; 0        ; 3        ;
; KEY[3]                         ; KEY[3]                         ; 0        ; 0        ; 0        ; 1        ;
; XXX[0]                         ; KEY[3]                         ; 0        ; 0        ; 2        ; 2        ;
; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 425      ; 0        ; 0        ; 0        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                              ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; CLOCK_50                       ; CLOCK_50                       ; 630      ; 0        ; 0        ; 0        ;
; datagrid[0][0][0]              ; datagrid[0][0][0]              ; 766      ; 766      ; 766      ; 766      ;
; p1|altpll_component|pll|clk[0] ; datagrid[0][0][0]              ; 465600   ; 0        ; 465600   ; 0        ;
; XXX[0]                         ; datagrid[0][0][0]              ; 18400    ; 17634    ; 18400    ; 17634    ;
; KEY[2]                         ; KEY[2]                         ; 0        ; 0        ; 0        ; 3        ;
; KEY[3]                         ; KEY[3]                         ; 0        ; 0        ; 0        ; 1        ;
; XXX[0]                         ; KEY[3]                         ; 0        ; 0        ; 2        ; 2        ;
; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 425      ; 0        ; 0        ; 0        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------+
; Recovery Transfers                                                                      ;
+------------+--------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+--------------------------------+----------+----------+----------+----------+
; CLOCK_50   ; p1|altpll_component|pll|clk[0] ; 22       ; 0        ; 0        ; 0        ;
+------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------+
; Removal Transfers                                                                       ;
+------------+--------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+--------------------------------+----------+----------+----------+----------+
; CLOCK_50   ; p1|altpll_component|pll|clk[0] ; 22       ; 0        ; 0        ; 0        ;
+------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 4     ; 4    ;
; Unconstrained Input Port Paths  ; 70    ; 70   ;
; Unconstrained Output Ports      ; 38    ; 38   ;
; Unconstrained Output Port Paths ; 279   ; 279  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Full Version
    Info: Processing started: Mon Mar 24 20:21:58 2014
Info: Command: quartus_sta vgalab1 -c vgalab1
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Warning (335093): Timing Analysis is analyzing one or more combinational loops as latches
    Warning (335094): Node "datagrid[3][3][0]|combout" is a latch
    Warning (335094): Node "datagrid[3][3][2]|combout" is a latch
    Warning (335094): Node "datagrid[3][3][1]|combout" is a latch
    Warning (335094): Node "datagrid[0][0][1]|combout" is a latch
    Warning (335094): Node "datagrid[0][0][2]|combout" is a latch
    Warning (335094): Node "datagrid[0][0][0]|combout" is a latch
    Warning (335094): Node "datagrid[3][1][0]|combout" is a latch
    Warning (335094): Node "datagrid[3][1][1]|combout" is a latch
    Warning (335094): Node "datagrid[3][1][2]|combout" is a latch
    Warning (335094): Node "datagrid[0][2][1]|combout" is a latch
    Warning (335094): Node "datagrid[0][2][0]|combout" is a latch
    Warning (335094): Node "datagrid[0][2][2]|combout" is a latch
    Warning (335094): Node "datagrid[1][0][2]|combout" is a latch
    Warning (335094): Node "datagrid[1][0][0]|combout" is a latch
    Warning (335094): Node "datagrid[1][0][1]|combout" is a latch
    Warning (335094): Node "datagrid[1][1][1]|combout" is a latch
    Warning (335094): Node "datagrid[1][1][0]|combout" is a latch
    Warning (335094): Node "datagrid[1][1][2]|combout" is a latch
    Warning (335094): Node "datagrid[1][3][2]|combout" is a latch
    Warning (335094): Node "datagrid[1][3][0]|combout" is a latch
    Warning (335094): Node "datagrid[1][3][1]|combout" is a latch
    Warning (335094): Node "datagrid[3][0][2]|combout" is a latch
    Warning (335094): Node "datagrid[3][0][1]|combout" is a latch
    Warning (335094): Node "datagrid[3][0][0]|combout" is a latch
    Warning (335094): Node "datagrid[2][2][2]|combout" is a latch
    Warning (335094): Node "datagrid[3][2][2]|combout" is a latch
    Warning (335094): Node "datagrid[3][2][0]|combout" is a latch
    Warning (335094): Node "datagrid[3][2][1]|combout" is a latch
    Warning (335094): Node "datagrid[0][3][0]|combout" is a latch
    Warning (335094): Node "datagrid[0][3][1]|combout" is a latch
    Warning (335094): Node "datagrid[0][3][2]|combout" is a latch
    Warning (335094): Node "datagrid[0][1][0]|combout" is a latch
    Warning (335094): Node "datagrid[0][1][1]|combout" is a latch
    Warning (335094): Node "datagrid[0][1][2]|combout" is a latch
    Warning (335094): Node "datagrid[2][0][0]|combout" is a latch
    Warning (335094): Node "datagrid[2][0][2]|combout" is a latch
    Warning (335094): Node "datagrid[2][0][1]|combout" is a latch
    Warning (335094): Node "datagrid[1][2][1]|combout" is a latch
    Warning (335094): Node "datagrid[1][2][0]|combout" is a latch
    Warning (335094): Node "datagrid[1][2][2]|combout" is a latch
    Warning (335094): Node "datagrid[2][1][0]|combout" is a latch
    Warning (335094): Node "datagrid[2][1][1]|combout" is a latch
    Warning (335094): Node "datagrid[2][1][2]|combout" is a latch
    Warning (335094): Node "datagrid[2][3][1]|combout" is a latch
    Warning (335094): Node "datagrid[2][3][0]|combout" is a latch
    Warning (335094): Node "datagrid[2][3][2]|combout" is a latch
    Warning (335094): Node "datagrid[2][2][1]|combout" is a latch
    Warning (335094): Node "datagrid[2][2][0]|combout" is a latch
    Warning (335094): Node "colorer|v1[0]|combout" is a latch
    Warning (335094): Node "colorer|v2[0]|combout" is a latch
    Warning (335094): Node "colorer|v3[0]|combout" is a latch
Critical Warning (332012): Synopsys Design Constraints File file not found: 'vgalab1.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL Clocks
    Info (332110): create_clock -period 37.037 -waveform {0.000 18.518} -name CLOCK_27 CLOCK_27
    Info (332110): create_generated_clock -source {p1|altpll_component|pll|inclk[0]} -divide_by 15 -multiply_by 14 -duty_cycle 50.00 -name {p1|altpll_component|pll|clk[0]} {p1|altpll_component|pll|clk[0]}
    Info (332110): create_generated_clock -source {p1|altpll_component|pll|inclk[0]} -divide_by 15 -multiply_by 14 -phase -90.00 -duty_cycle 50.00 -name {p1|altpll_component|pll|clk[2]} {p1|altpll_component|pll|clk[2]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name KEY[3] KEY[3]
    Info (332105): create_clock -period 1.000 -name KEY[2] KEY[2]
    Info (332105): create_clock -period 1.000 -name XXX[0] XXX[0]
    Info (332105): create_clock -period 1.000 -name datagrid[0][0][0] datagrid[0][0][0]
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Add2~19|dataa"
    Warning (332126): Node "Add2~19|combout"
    Warning (332126): Node "Add2~21|datab"
    Warning (332126): Node "Add2~21|combout"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Add2~17|datab"
    Warning (332126): Node "Add2~17|combout"
    Warning (332126): Node "Add2~22|datab"
    Warning (332126): Node "Add2~22|combout"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Add2~15|datab"
    Warning (332126): Node "Add2~15|combout"
    Warning (332126): Node "Add2~23|datad"
    Warning (332126): Node "Add2~23|combout"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Add2~13|dataa"
    Warning (332126): Node "Add2~13|combout"
    Warning (332126): Node "Add2~24|datac"
    Warning (332126): Node "Add2~24|combout"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Add2~11|datab"
    Warning (332126): Node "Add2~11|combout"
    Warning (332126): Node "Add2~25|datab"
    Warning (332126): Node "Add2~25|combout"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Add2~9|datab"
    Warning (332126): Node "Add2~9|combout"
    Warning (332126): Node "Add2~26|datac"
    Warning (332126): Node "Add2~26|combout"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Add2~7|datab"
    Warning (332126): Node "Add2~7|combout"
    Warning (332126): Node "Add2~27|datac"
    Warning (332126): Node "Add2~27|combout"
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): From: Add2~11|cin  to: Add2~25|combout
    Info (332098): From: Add2~13|cin  to: Add2~24|combout
    Info (332098): From: Add2~15|cin  to: Add2~23|combout
    Info (332098): From: Add2~17|cin  to: Add2~22|combout
    Info (332098): From: Add2~19|cin  to: Add2~21|combout
    Info (332098): From: Add2~9|cin  to: Add2~26|combout
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -19.784
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -19.784       -58.438 datagrid[0][0][0] 
    Info (332119):    -2.965       -56.249 CLOCK_50 
    Info (332119):     0.158         0.000 KEY[2] 
    Info (332119):     0.379         0.000 KEY[3] 
    Info (332119):    33.436         0.000 p1|altpll_component|pll|clk[0] 
Info (332146): Worst-case hold slack is -19.876
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -19.876       -59.614 datagrid[0][0][0] 
    Info (332119):    -2.987        -5.751 KEY[3] 
    Info (332119):     0.391         0.000 CLOCK_50 
    Info (332119):     0.391         0.000 KEY[2] 
    Info (332119):     0.391         0.000 p1|altpll_component|pll|clk[0] 
Info (332146): Worst-case recovery slack is -5.214
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.214      -101.493 p1|altpll_component|pll|clk[0] 
Info (332146): Worst-case removal slack is 4.320
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.320         0.000 p1|altpll_component|pll|clk[0] 
Info (332146): Worst-case minimum pulse width slack is -14.124
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -14.124     -1362.528 datagrid[0][0][0] 
    Info (332119):    -1.380       -22.380 CLOCK_50 
    Info (332119):    -1.222        -3.222 KEY[2] 
    Info (332119):    -1.222        -3.222 KEY[3] 
    Info (332119):     0.500         0.000 XXX[0] 
    Info (332119):    18.518         0.000 CLOCK_27 
    Info (332119):    18.841         0.000 p1|altpll_component|pll|clk[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): From: Add2~11|cin  to: Add2~25|combout
    Info (332098): From: Add2~13|cin  to: Add2~24|combout
    Info (332098): From: Add2~15|cin  to: Add2~23|combout
    Info (332098): From: Add2~17|cin  to: Add2~22|combout
    Info (332098): From: Add2~19|cin  to: Add2~21|combout
    Info (332098): From: Add2~9|cin  to: Add2~26|combout
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -8.332
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -8.332       -24.611 datagrid[0][0][0] 
    Info (332119):    -0.849       -15.029 CLOCK_50 
    Info (332119):     0.592         0.000 KEY[2] 
    Info (332119):     0.665         0.000 KEY[3] 
    Info (332119):    36.833         0.000 p1|altpll_component|pll|clk[0] 
Info (332146): Worst-case hold slack is -9.062
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -9.062       -27.172 datagrid[0][0][0] 
    Info (332119):    -1.614        -3.154 KEY[3] 
    Info (332119):     0.215         0.000 CLOCK_50 
    Info (332119):     0.215         0.000 KEY[2] 
    Info (332119):     0.215         0.000 p1|altpll_component|pll|clk[0] 
Info (332146): Worst-case recovery slack is -3.068
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.068       -60.897 p1|altpll_component|pll|clk[0] 
Info (332146): Worst-case removal slack is 2.618
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.618         0.000 p1|altpll_component|pll|clk[0] 
Info (332146): Worst-case minimum pulse width slack is -5.963
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.963      -564.580 datagrid[0][0][0] 
    Info (332119):    -1.380       -22.380 CLOCK_50 
    Info (332119):    -1.222        -3.222 KEY[2] 
    Info (332119):    -1.222        -3.222 KEY[3] 
    Info (332119):     0.500         0.000 XXX[0] 
    Info (332119):    18.518         0.000 CLOCK_27 
    Info (332119):    18.841         0.000 p1|altpll_component|pll|clk[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 90 warnings
    Info: Peak virtual memory: 365 megabytes
    Info: Processing ended: Mon Mar 24 20:22:08 2014
    Info: Elapsed time: 00:00:10
    Info: Total CPU time (on all processors): 00:00:05


