
22/08/06

## 绪论
- 建模、结构平衡、功能验证、故障模拟、逻辑综合  
- 算法级、门级、开关级等逻辑抽象  
- EDA  
- verilog HDL（1364）、VHDL（1076）  
- 高层次、基于语言的抽象电路  
- 功能和定时特性  
- 状态机、状态转移图、算法状态图ASM  
- 有限状态机  
- 数据通道  
- RISC状态机、汇编器  
- RTL，寄存器传输级  
- 卡诺图  
- 面积限制、定时约束  
- 图形发生器  
- UUT  
- 激励发生器  
- 最优布尔描述  
- 目标FPGA的标准单元网表或数据库  
- 软竞争条件  
- 


## 第一章 数字设计方法概论  
- 电路原理的人工设计方法  
- 门  
- 网表netlist  
- 功能模型、行为模型 
  - 设计规范，功能特性;功能、定时、硅面积、功耗、可测性、故障覆盖率；状态转移图、时序图、ASM（描述时序机）  
  - 设计划分，自顶向下、分层设计  
  - 设计输入，基于语言的描述文件，综合工具转换引擎技术；行为建模，  
  - 仿真与功能验证，待测试单元UUT，  
  - 设计整合和验证  
  - 预综合结束  
  - 门级综合和工艺映射，综合工具产生布尔描述和设计描述  
  - 后综合设计确认，与行为模型，响应比较器  
  - 
