## 2.3.  R√©sultats et Analyse du CPU RISC_V

### Travail r√©alis√©
Ici des codes en Systme Verilog nous ont √©t√© fournis. Il s'agissait d'un CPU RISC V. Pour l‚Äôadapter au flux de conception TinyTapeout, nous n‚Äôavons pas modifi√© directement le code SystemVerilog g√©n√©r√©, mais ajust√© les options de compilation de **chisel3** afin d‚Äôobtenir un Verilog propre, synth√©tisable, et compatible avec les contraintes d‚ÄôOpenLane. Nous avons notamment d√©sactiv√© l‚Äôajout automatique du mot-cl√© automatic, qui posait probl√®me lors de la synth√®se ASIC, puis nous avons compl√©t√© le fichier top.v pour bien associ√© les signaux et permettre l'utilisation de TinyTapeout.

Voici la commande utilis√©e :

```Markdown
object TT extends App {
  _root_.circt.stage.ChiselStage.emitSystemVerilog(
    new TT(),
    firtoolOpts = Array.concat(
      Array(
        "--disable-all-randomization",          // Supprime l'insertion de valeurs al√©atoires pour l'initialisation des registres (utile uniquement pour la simulation)
        "--strip-debug-info",                   // Supprime les informations de debug inutiles dans le fichier Verilog final
        "--split-verilog",                      // G√©n√®re un fichier Verilog par module, au lieu d‚Äôun seul fichier global
        "--lowering-options=noAlwaysCombNoSyncReg" // √âvite d‚Äôutiliser les blocs always_comb ou always_ff avec `automatic`, ce qui am√©liore la compatibilit√© avec la synth√®se ASIC
      ),
      args
    )
  )
}
```

Design fourni par **M. Mathieu Escouteloup** sur GitLab 
üîó [riscv-chisel-design](https://gitlab.com/escou64/riscv-design).
Design fourni par M. Mathieu Escouteloup sur GitLab.  
¬© Tous droits r√©serv√©s √† M. Mathieu Escouteloup.

### Obtention des r√©sultats

De la m√™me mani√®re que pour le compteur 8 bits et le CPU pr√©c√©demment d√©taill√©, nous avons pu observer les r√©sultats dans la partie GDS de "Actions" sur Github.

### R√©sultats obtenus

GitHub nous fournit des informations cl√©s pour la conception d'un ASIC, notamment les cellules utilis√©es, l'empreinte de notre projet sur l'ASIC s√©lectionn√©, ainsi que des visualisations 2D et 3D de notre projet sur la puce.

Nous avons fait varier la taille de la RAM.
Ainsi on a obtenu les r√©sultats suivants pour notre CPU


| RAM (octets) | Cellules utilis√©es |
|--------------|--------------------|
| 16           | 6931               |
| 32           | 7465               |
| 64           | 8530               |
| 96           | 9750               |
| 128          | 10778              |


Gr√¢ce √† ces valeurs nous pouvons effectuer une r√©gression lin√©aire du nombre totale de cellules utilis√©es en fonction de la taille de la RAM en octets:

![Graphique RAM vs Cellules](../images/RISCVvsRAM.png)

Avec cette r√©gression nous en tirons une √©quation liant taille de la RAM et cellules utilis√©es:
```
Nombre de cellules utilis√©es = 34.68 x Taille_de_RAM(en octets) + 6360.54
```
Donc on peut estimer la taille de **notre CPU RISC V sans RAM: environ 6 360 cellules.**


Ce petit  travail finam nous a permis de ma√Ætriser la conception d'un CPU RISC-V et d'appr√©hender l'impact des ressources m√©moire sur la taille du circuit int√©gr√©. Gr√¢ce √† l'utilisation de TinyTapeout et GitHub, nous avons observ√© un gain de temps √† la g√©n√©ration des r√©sultats et des visualisations. La r√©gression lin√©aire nous a permis de pr√©dire le nombre de cellules n√©cessaires en fonction de la taille de la RAM, offrant ainsi une m√©thode efficace pour anticiper les besoins en ressources. En somme, cette exp√©rience nous a pr√©par√©s √† concevoir et analyser rapidement des ASICs pour des projets futurs.
