1. Project Overview

This project implements a MAC (Multiply–Accumulate) hardware module using Verilog HDL.
MAC 是数字信号处理与神经网络计算中最常见的运算单元，执行：

\text{MAC} = A \times B + C

它是 卷积、矩阵乘法、FIR 滤波器、深度学习推理 的基础计算核心。

本项目包含：
	•	一个可综合的 MAC 模块
	•	对应 testbench（用于仿真验证）
	•	波形截图
