`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 2022/11/23 09:54:08
// Design Name: 
// Module Name: reg_hilo
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module reg_hilo(
    input clk,
    input rst,
    input write_enable,
    input in_hi,
    input in_lo,
    output out_hi,
    output out_lo
    );
endmodule
