
test_main.elf:     file format elf32-v850-rh850


Disassembly of section .vector:

00000000 <__reset>:
   0:	80 07 d0 07 	jr	7d0 <__text>
	...
  10:	80 07 68 08 	jr	878 <_default_int_handler>
	...
  20:	80 07 58 08 	jr	878 <_default_int_handler>
	...
  40:	80 07 38 08 	jr	878 <_default_int_handler>
	...
  50:	80 07 28 08 	jr	878 <_default_int_handler>
	...
  60:	80 07 18 08 	jr	878 <_default_int_handler>
	...
  80:	80 07 f8 07 	jr	878 <_default_int_handler>
	...
  90:	80 07 e8 07 	jr	878 <_default_int_handler>
	...
  a0:	80 07 d8 07 	jr	878 <_default_int_handler>
	...
  b0:	80 07 c8 07 	jr	878 <_default_int_handler>
	...
  c0:	80 07 b8 07 	jr	878 <_default_int_handler>
	...
  d0:	80 07 a8 07 	jr	878 <_default_int_handler>
	...
  e0:	80 07 98 07 	jr	878 <_default_int_handler>
	...
  f0:	80 07 88 07 	jr	878 <_default_int_handler>
	...
 100:	80 07 78 07 	jr	878 <_default_int_handler>
	...
 110:	80 07 68 07 	jr	878 <_default_int_handler>
	...
 120:	80 07 58 07 	jr	878 <_default_int_handler>
	...
 130:	80 07 48 07 	jr	878 <_default_int_handler>
	...
 140:	80 07 38 07 	jr	878 <_default_int_handler>
	...
 150:	80 07 28 07 	jr	878 <_default_int_handler>
	...
 160:	80 07 18 07 	jr	878 <_default_int_handler>
	...
 170:	80 07 08 07 	jr	878 <_default_int_handler>
	...
 180:	80 07 f8 06 	jr	878 <_default_int_handler>
	...
 190:	80 07 e8 06 	jr	878 <_default_int_handler>
	...
 1a0:	80 07 d8 06 	jr	878 <_default_int_handler>
	...
 1b0:	80 07 c8 06 	jr	878 <_default_int_handler>
	...
 1c0:	80 07 b8 06 	jr	878 <_default_int_handler>
	...
 1d0:	80 07 a8 06 	jr	878 <_default_int_handler>
	...
 1e0:	80 07 c0 09 	jr	ba0 <_interrupt>
	...
 1f0:	80 07 88 06 	jr	878 <_default_int_handler>
	...
 200:	80 07 78 06 	jr	878 <_default_int_handler>
	...
 210:	80 07 68 06 	jr	878 <_default_int_handler>
	...
 220:	80 07 58 06 	jr	878 <_default_int_handler>
	...
 230:	80 07 48 06 	jr	878 <_default_int_handler>
	...
 240:	80 07 38 06 	jr	878 <_default_int_handler>
	...
 250:	80 07 28 06 	jr	878 <_default_int_handler>
	...
 260:	80 07 18 06 	jr	878 <_default_int_handler>
	...
 270:	80 07 08 06 	jr	878 <_default_int_handler>
	...
 280:	80 07 f8 05 	jr	878 <_default_int_handler>
	...
 290:	80 07 e8 05 	jr	878 <_default_int_handler>
	...
 2a0:	80 07 d8 05 	jr	878 <_default_int_handler>
	...
 2b0:	80 07 c8 05 	jr	878 <_default_int_handler>
	...
 2c0:	80 07 b8 05 	jr	878 <_default_int_handler>
	...
 2d0:	80 07 a8 05 	jr	878 <_default_int_handler>
	...
 2e0:	80 07 98 05 	jr	878 <_default_int_handler>
	...
 2f0:	80 07 88 05 	jr	878 <_default_int_handler>
	...
 300:	80 07 78 05 	jr	878 <_default_int_handler>
	...
 310:	80 07 68 05 	jr	878 <_default_int_handler>
	...
 320:	80 07 58 05 	jr	878 <_default_int_handler>
	...
 330:	80 07 48 05 	jr	878 <_default_int_handler>
	...
 340:	80 07 38 05 	jr	878 <_default_int_handler>
	...
 350:	80 07 28 05 	jr	878 <_default_int_handler>
	...
 360:	80 07 18 05 	jr	878 <_default_int_handler>
	...
 370:	80 07 08 05 	jr	878 <_default_int_handler>
	...
 380:	80 07 f8 04 	jr	878 <_default_int_handler>
	...
 390:	80 07 e8 04 	jr	878 <_default_int_handler>
	...
 3a0:	80 07 d8 04 	jr	878 <_default_int_handler>
	...
 3b0:	80 07 c8 04 	jr	878 <_default_int_handler>
	...
 3c0:	80 07 b8 04 	jr	878 <_default_int_handler>
	...
 3d0:	80 07 a8 04 	jr	878 <_default_int_handler>
	...
 3e0:	80 07 98 04 	jr	878 <_default_int_handler>
	...
 3f0:	80 07 88 04 	jr	878 <_default_int_handler>
	...
 400:	80 07 78 04 	jr	878 <_default_int_handler>
	...
 410:	80 07 68 04 	jr	878 <_default_int_handler>
	...
 420:	80 07 58 04 	jr	878 <_default_int_handler>
	...
 430:	80 07 48 04 	jr	878 <_default_int_handler>
	...
 440:	80 07 38 04 	jr	878 <_default_int_handler>
	...
 450:	80 07 28 04 	jr	878 <_default_int_handler>
	...
 460:	80 07 18 04 	jr	878 <_default_int_handler>
	...
 470:	80 07 08 04 	jr	878 <_default_int_handler>
	...
 480:	80 07 f8 03 	jr	878 <_default_int_handler>
	...
 490:	80 07 e8 03 	jr	878 <_default_int_handler>
	...
 4a0:	80 07 d8 03 	jr	878 <_default_int_handler>
	...
 4b0:	80 07 c8 03 	jr	878 <_default_int_handler>
	...
 4c0:	80 07 b8 03 	jr	878 <_default_int_handler>
	...
 4d0:	80 07 a8 03 	jr	878 <_default_int_handler>
	...
 4e0:	80 07 98 03 	jr	878 <_default_int_handler>
	...
 4f0:	80 07 88 03 	jr	878 <_default_int_handler>
	...
 500:	80 07 78 03 	jr	878 <_default_int_handler>
	...
 510:	80 07 68 03 	jr	878 <_default_int_handler>
	...
 520:	80 07 58 03 	jr	878 <_default_int_handler>
	...
 530:	80 07 48 03 	jr	878 <_default_int_handler>
	...
 540:	80 07 38 03 	jr	878 <_default_int_handler>
	...
 550:	80 07 28 03 	jr	878 <_default_int_handler>
	...
 560:	80 07 18 03 	jr	878 <_default_int_handler>
	...
 570:	80 07 08 03 	jr	878 <_default_int_handler>
	...
 580:	80 07 f8 02 	jr	878 <_default_int_handler>
	...
 590:	80 07 e8 02 	jr	878 <_default_int_handler>
	...
 5a0:	80 07 d8 02 	jr	878 <_default_int_handler>
	...
 5b0:	80 07 c8 02 	jr	878 <_default_int_handler>
	...
 5c0:	80 07 b8 02 	jr	878 <_default_int_handler>
	...
 5d0:	80 07 a8 02 	jr	878 <_default_int_handler>
	...
 5e0:	80 07 98 02 	jr	878 <_default_int_handler>
	...
 5f0:	80 07 88 02 	jr	878 <_default_int_handler>
	...
 600:	80 07 78 02 	jr	878 <_default_int_handler>
	...
 610:	80 07 68 02 	jr	878 <_default_int_handler>
	...
 620:	80 07 58 02 	jr	878 <_default_int_handler>
	...
 630:	80 07 48 02 	jr	878 <_default_int_handler>
	...
 640:	80 07 38 02 	jr	878 <_default_int_handler>
	...
 650:	80 07 28 02 	jr	878 <_default_int_handler>
	...
 660:	80 07 18 02 	jr	878 <_default_int_handler>
	...
 670:	80 07 08 02 	jr	878 <_default_int_handler>
	...
 680:	80 07 f8 01 	jr	878 <_default_int_handler>
	...
 690:	80 07 e8 01 	jr	878 <_default_int_handler>
	...
 6a0:	80 07 d8 01 	jr	878 <_default_int_handler>
	...
 6b0:	80 07 c8 01 	jr	878 <_default_int_handler>
	...
 6c0:	80 07 b8 01 	jr	878 <_default_int_handler>
	...
 6d0:	80 07 a8 01 	jr	878 <_default_int_handler>
	...
 6e0:	80 07 98 01 	jr	878 <_default_int_handler>
	...
 6f0:	80 07 88 01 	jr	878 <_default_int_handler>
	...
 700:	80 07 78 01 	jr	878 <_default_int_handler>
	...
 710:	80 07 68 01 	jr	878 <_default_int_handler>
	...
 720:	80 07 58 01 	jr	878 <_default_int_handler>
	...
 730:	80 07 48 01 	jr	878 <_default_int_handler>
	...
 740:	80 07 38 01 	jr	878 <_default_int_handler>
	...
 750:	80 07 28 01 	jr	878 <_default_int_handler>
	...
 760:	80 07 18 01 	jr	878 <_default_int_handler>
	...
 770:	80 07 08 01 	jr	878 <_default_int_handler>
	...
 780:	80 07 f8 00 	jr	878 <_default_int_handler>
	...
 790:	80 07 e8 00 	jr	878 <_default_int_handler>
	...
 7a0:	80 07 d8 00 	jr	878 <_default_int_handler>
	...
 7b0:	80 07 c8 00 	jr	878 <_default_int_handler>
	...
 7c0:	80 07 b8 00 	jr	878 <_default_int_handler>
	...

Disassembly of section .text:

000007d0 <__text>:
     7d0:	e0 07 60 01 	di	
     7d4:	40 1e ff 06 	movhi	1791, r0, sp
     7d8:	23 1e 8c 70 	movea	28812, sp, sp
     7dc:	03 1e 00 04 	addi	1024, sp, sp
     7e0:	80 ff 50 04 	jarl	c30 <_bss_clear>, lp
     7e4:	80 ff 96 04 	jarl	c7a <_data_init>, lp
     7e8:	80 ff f8 04 	jarl	ce0 <_ctors_init>, lp
     7ec:	e0 87 60 01 	ei	
     7f0:	80 ff 02 05 	jarl	cf2 <_main>, lp
     7f4:	e0 07 20 01 	halt	
	...

00000800 <_disable_int_all>:
     800:	5c 1a       	add	-4, sp
     802:	63 ef 01 00 	st.w	r29, 0[sp]
     806:	03 e8       	mov	sp, r29
     808:	e0 07 60 01 	di	
     80c:	1d 18       	mov	r29, sp
     80e:	23 ef 01 00 	ld.w	0[sp], r29
     812:	44 1a       	add	4, sp
     814:	7f 00       	jmp	[lp]

00000816 <_enable_int_all>:
     816:	5c 1a       	add	-4, sp
     818:	63 ef 01 00 	st.w	r29, 0[sp]
     81c:	03 e8       	mov	sp, r29
     81e:	e0 87 60 01 	ei	
     822:	1d 18       	mov	r29, sp
     824:	23 ef 01 00 	ld.w	0[sp], r29
     828:	44 1a       	add	4, sp
     82a:	7f 00       	jmp	[lp]

0000082c <_sil_wrb_mem>:
     82c:	5c 1a       	add	-4, sp
     82e:	63 ef 01 00 	st.w	r29, 0[sp]
     832:	58 1a       	add	-8, sp
     834:	03 e8       	mov	sp, r29
     836:	7d 37 05 00 	st.w	r6, 4[r29]
     83a:	07 50       	mov	r7, r10
     83c:	5d 57 00 00 	st.b	r10, 0[r29]
     840:	3d 57 05 00 	ld.w	4[r29], r10
     844:	1d 5f 00 00 	ld.b	0[r29], r11
     848:	4a 5f 00 00 	st.b	r11, 0[r10]
     84c:	00 00       	nop	
     84e:	1d 18       	mov	r29, sp
     850:	23 ef 09 00 	ld.w	8[sp], r29
     854:	4c 1a       	add	12, sp
     856:	7f 00       	jmp	[lp]

00000858 <_sil_reb_mem>:
     858:	5c 1a       	add	-4, sp
     85a:	63 ef 01 00 	st.w	r29, 0[sp]
     85e:	5c 1a       	add	-4, sp
     860:	03 e8       	mov	sp, r29
     862:	7d 37 01 00 	st.w	r6, 0[r29]
     866:	3d 57 01 00 	ld.w	0[r29], r10
     86a:	8a 57 01 00 	ld.bu	0[r10], r10
     86e:	1d 18       	mov	r29, sp
     870:	23 ef 05 00 	ld.w	4[sp], r29
     874:	48 1a       	add	8, sp
     876:	7f 00       	jmp	[lp]

00000878 <_default_int_handler>:
     878:	5c 1a       	add	-4, sp
     87a:	63 ef 01 00 	st.w	r29, 0[sp]
     87e:	03 e8       	mov	sp, r29
     880:	00 00       	nop	
     882:	1d 18       	mov	r29, sp
     884:	23 ef 01 00 	ld.w	0[sp], r29
     888:	44 1a       	add	4, sp
     88a:	7f 00       	jmp	[lp]

0000088c <_x_enable_int>:
     88c:	54 1a       	add	-12, sp
     88e:	63 ff 09 00 	st.w	lp, 8[sp]
     892:	63 e7 05 00 	st.w	r28, 4[sp]
     896:	63 ef 01 00 	st.w	r29, 0[sp]
     89a:	58 1a       	add	-8, sp
     89c:	03 e8       	mov	sp, r29
     89e:	7d 37 01 00 	st.w	r6, 0[r29]
     8a2:	3d 57 01 00 	ld.w	0[r29], r10
     8a6:	2b 06 88 f8 	mov	0x7ffff888, r11
     8aa:	ff 7f 
     8ac:	cb 51       	add	r11, r10
     8ae:	ca 51       	add	r10, r10
     8b0:	7d 57 05 00 	st.w	r10, 4[r29]
     8b4:	3d e7 05 00 	ld.w	4[r29], r28
     8b8:	3d 57 05 00 	ld.w	4[r29], r10
     8bc:	0a 30       	mov	r10, r6
     8be:	2a 06 58 08 	mov	0x858, r10
     8c2:	00 00 
     8c4:	80 ff 04 00 	jarl	8c8 <_x_enable_int+0x3c>, lp
     8c8:	44 fa       	add	4, lp
     8ca:	6a 00       	jmp	[r10]
     8cc:	8a 00       	zxb	r10
     8ce:	ca 56 bf 00 	andi	191, r10, r10
     8d2:	1c 30       	mov	r28, r6
     8d4:	0a 38       	mov	r10, r7
     8d6:	2a 06 2c 08 	mov	0x82c, r10
     8da:	00 00 
     8dc:	80 ff 04 00 	jarl	8e0 <_x_enable_int+0x54>, lp
     8e0:	44 fa       	add	4, lp
     8e2:	6a 00       	jmp	[r10]
     8e4:	00 00       	nop	
     8e6:	1d 18       	mov	r29, sp
     8e8:	23 ff 11 00 	ld.w	16[sp], lp
     8ec:	23 e7 0d 00 	ld.w	12[sp], r28
     8f0:	23 ef 09 00 	ld.w	8[sp], r29
     8f4:	03 1e 14 00 	addi	20, sp, sp
     8f8:	7f 00       	jmp	[lp]

000008fa <_x_clear_int>:
     8fa:	54 1a       	add	-12, sp
     8fc:	63 ff 09 00 	st.w	lp, 8[sp]
     900:	63 e7 05 00 	st.w	r28, 4[sp]
     904:	63 ef 01 00 	st.w	r29, 0[sp]
     908:	58 1a       	add	-8, sp
     90a:	03 e8       	mov	sp, r29
     90c:	7d 37 01 00 	st.w	r6, 0[r29]
     910:	3d 57 01 00 	ld.w	0[r29], r10
     914:	2b 06 88 f8 	mov	0x7ffff888, r11
     918:	ff 7f 
     91a:	cb 51       	add	r11, r10
     91c:	ca 51       	add	r10, r10
     91e:	7d 57 05 00 	st.w	r10, 4[r29]
     922:	3d e7 05 00 	ld.w	4[r29], r28
     926:	3d 57 05 00 	ld.w	4[r29], r10
     92a:	0a 30       	mov	r10, r6
     92c:	2a 06 58 08 	mov	0x858, r10
     930:	00 00 
     932:	80 ff 04 00 	jarl	936 <_x_clear_int+0x3c>, lp
     936:	44 fa       	add	4, lp
     938:	6a 00       	jmp	[r10]
     93a:	8a 00       	zxb	r10
     93c:	ca 56 7f 00 	andi	127, r10, r10
     940:	1c 30       	mov	r28, r6
     942:	0a 38       	mov	r10, r7
     944:	2a 06 2c 08 	mov	0x82c, r10
     948:	00 00 
     94a:	80 ff 04 00 	jarl	94e <_x_clear_int+0x54>, lp
     94e:	44 fa       	add	4, lp
     950:	6a 00       	jmp	[r10]
     952:	1d 18       	mov	r29, sp
     954:	23 ff 11 00 	ld.w	16[sp], lp
     958:	23 e7 0d 00 	ld.w	12[sp], r28
     95c:	23 ef 09 00 	ld.w	8[sp], r29
     960:	03 1e 14 00 	addi	20, sp, sp
     964:	7f 00       	jmp	[lp]

00000966 <_interrupt_handler>:
     966:	58 1a       	add	-8, sp
     968:	63 ff 05 00 	st.w	lp, 4[sp]
     96c:	63 ef 01 00 	st.w	r29, 0[sp]
     970:	58 1a       	add	-8, sp
     972:	03 e8       	mov	sp, r29
     974:	7d 37 01 00 	st.w	r6, 0[r29]
     978:	3d 57 01 00 	ld.w	0[r29], r10
     97c:	ca 56 ff ff 	andi	65535, r10, r10
     980:	0a 56 80 ff 	addi	-128, r10, r10
     984:	84 52       	shr	4, r10
     986:	7d 57 05 00 	st.w	r10, 4[r29]
     98a:	3d 57 05 00 	ld.w	4[r29], r10
     98e:	0a 30       	mov	r10, r6
     990:	2a 06 fa 08 	mov	0x8fa, r10
     994:	00 00 
     996:	80 ff 04 00 	jarl	99a <_interrupt_handler+0x34>, lp
     99a:	44 fa       	add	4, lp
     99c:	6a 00       	jmp	[r10]
     99e:	2a 06 16 08 	mov	0x816, r10
     9a2:	00 00 
     9a4:	80 ff 04 00 	jarl	9a8 <_interrupt_handler+0x42>, lp
     9a8:	44 fa       	add	4, lp
     9aa:	6a 00       	jmp	[r10]
     9ac:	3d 37 05 00 	ld.w	4[r29], r6
     9b0:	2a 06 84 0a 	mov	0xa84, r10
     9b4:	00 00 
     9b6:	80 ff 04 00 	jarl	9ba <_interrupt_handler+0x54>, lp
     9ba:	44 fa       	add	4, lp
     9bc:	6a 00       	jmp	[r10]
     9be:	2a 06 00 08 	mov	0x800, r10
     9c2:	00 00 
     9c4:	80 ff 04 00 	jarl	9c8 <_interrupt_handler+0x62>, lp
     9c8:	44 fa       	add	4, lp
     9ca:	6a 00       	jmp	[r10]
     9cc:	00 00       	nop	
     9ce:	1d 18       	mov	r29, sp
     9d0:	23 ff 0d 00 	ld.w	12[sp], lp
     9d4:	23 ef 09 00 	ld.w	8[sp], r29
     9d8:	03 1e 10 00 	addi	16, sp, sp
     9dc:	7f 00       	jmp	[lp]

000009de <_disable_int_all>:
     9de:	5c 1a       	add	-4, sp
     9e0:	63 ef 01 00 	st.w	r29, 0[sp]
     9e4:	03 e8       	mov	sp, r29
     9e6:	e0 07 60 01 	di	
     9ea:	1d 18       	mov	r29, sp
     9ec:	23 ef 01 00 	ld.w	0[sp], r29
     9f0:	44 1a       	add	4, sp
     9f2:	7f 00       	jmp	[lp]

000009f4 <_enable_int_all>:
     9f4:	5c 1a       	add	-4, sp
     9f6:	63 ef 01 00 	st.w	r29, 0[sp]
     9fa:	03 e8       	mov	sp, r29
     9fc:	e0 87 60 01 	ei	
     a00:	1d 18       	mov	r29, sp
     a02:	23 ef 01 00 	ld.w	0[sp], r29
     a06:	44 1a       	add	4, sp
     a08:	7f 00       	jmp	[lp]

00000a0a <_register_interrupt_handler>:
     a0a:	58 1a       	add	-8, sp
     a0c:	63 ff 05 00 	st.w	lp, 4[sp]
     a10:	63 ef 01 00 	st.w	r29, 0[sp]
     a14:	58 1a       	add	-8, sp
     a16:	03 e8       	mov	sp, r29
     a18:	7d 37 05 00 	st.w	r6, 4[r29]
     a1c:	7d 3f 01 00 	st.w	r7, 0[r29]
     a20:	3d 5f 05 00 	ld.w	4[r29], r11
     a24:	20 56 1d 00 	movea	29, r0, r10
     a28:	ea 59       	cmp	r10, r11
     a2a:	cb 25       	bh	a72 <_register_interrupt_handler+0x68>
     a2c:	2a 06 de 09 	mov	0x9de, r10
     a30:	00 00 
     a32:	80 ff 04 00 	jarl	a36 <_register_interrupt_handler+0x2c>, lp
     a36:	44 fa       	add	4, lp
     a38:	6a 00       	jmp	[r10]
     a3a:	3d 57 05 00 	ld.w	4[r29], r10
     a3e:	0a 30       	mov	r10, r6
     a40:	2a 06 8c 08 	mov	0x88c, r10
     a44:	00 00 
     a46:	80 ff 04 00 	jarl	a4a <_register_interrupt_handler+0x40>, lp
     a4a:	44 fa       	add	4, lp
     a4c:	6a 00       	jmp	[r10]
     a4e:	2b 06 00 70 	mov	0x6ff7000, r11
     a52:	ff 06 
     a54:	3d 57 05 00 	ld.w	4[r29], r10
     a58:	c2 52       	shl	2, r10
     a5a:	cb 51       	add	r11, r10
     a5c:	3d 5f 01 00 	ld.w	0[r29], r11
     a60:	6a 5f 01 00 	st.w	r11, 0[r10]
     a64:	2a 06 f4 09 	mov	0x9f4, r10
     a68:	00 00 
     a6a:	80 ff 04 00 	jarl	a6e <_register_interrupt_handler+0x64>, lp
     a6e:	44 fa       	add	4, lp
     a70:	6a 00       	jmp	[r10]
     a72:	00 00       	nop	
     a74:	1d 18       	mov	r29, sp
     a76:	23 ff 0d 00 	ld.w	12[sp], lp
     a7a:	23 ef 09 00 	ld.w	8[sp], r29
     a7e:	03 1e 10 00 	addi	16, sp, sp
     a82:	7f 00       	jmp	[lp]

00000a84 <_do_interrupt_handler>:
     a84:	58 1a       	add	-8, sp
     a86:	63 ff 05 00 	st.w	lp, 4[sp]
     a8a:	63 ef 01 00 	st.w	r29, 0[sp]
     a8e:	5c 1a       	add	-4, sp
     a90:	03 e8       	mov	sp, r29
     a92:	7d 37 01 00 	st.w	r6, 0[r29]
     a96:	3d 5f 01 00 	ld.w	0[r29], r11
     a9a:	20 56 1d 00 	movea	29, r0, r10
     a9e:	ea 59       	cmp	r10, r11
     aa0:	9b 1d       	bh	ad2 <_do_interrupt_handler+0x4e>
     aa2:	2b 06 00 70 	mov	0x6ff7000, r11
     aa6:	ff 06 
     aa8:	3d 57 01 00 	ld.w	0[r29], r10
     aac:	c2 52       	shl	2, r10
     aae:	cb 51       	add	r11, r10
     ab0:	2a 57 01 00 	ld.w	0[r10], r10
     ab4:	60 52       	cmp	0, r10
     ab6:	e2 0d       	be	ad2 <_do_interrupt_handler+0x4e>
     ab8:	2b 06 00 70 	mov	0x6ff7000, r11
     abc:	ff 06 
     abe:	3d 57 01 00 	ld.w	0[r29], r10
     ac2:	c2 52       	shl	2, r10
     ac4:	cb 51       	add	r11, r10
     ac6:	2a 57 01 00 	ld.w	0[r10], r10
     aca:	80 ff 04 00 	jarl	ace <_do_interrupt_handler+0x4a>, lp
     ace:	44 fa       	add	4, lp
     ad0:	6a 00       	jmp	[r10]
     ad2:	1d 18       	mov	r29, sp
     ad4:	23 ff 09 00 	ld.w	8[sp], lp
     ad8:	23 ef 05 00 	ld.w	4[sp], r29
     adc:	4c 1a       	add	12, sp
     ade:	7f 00       	jmp	[lp]

00000ae0 <_test_print>:
     ae0:	5c 1a       	add	-4, sp
     ae2:	63 ef 01 00 	st.w	r29, 0[sp]
     ae6:	58 1a       	add	-8, sp
     ae8:	03 e8       	mov	sp, r29
     aea:	7d 37 01 00 	st.w	r6, 0[r29]
     aee:	7d 07 05 00 	st.w	r0, 4[r29]
     af2:	c5 15       	br	b1a <_test_print+0x3a>
     af4:	20 56 07 fa 	movea	-1529, r0, r10
     af8:	3d 5f 05 00 	ld.w	4[r29], r11
     afc:	3d 67 01 00 	ld.w	0[r29], r12
     b00:	cc 59       	add	r12, r11
     b02:	0b 5f 00 00 	ld.b	0[r11], r11
     b06:	d8 5a       	shl	24, r11
     b08:	b8 5a       	sar	24, r11
     b0a:	8b 00       	zxb	r11
     b0c:	4a 5f 00 00 	st.b	r11, 0[r10]
     b10:	3d 57 05 00 	ld.w	4[r29], r10
     b14:	41 52       	add	1, r10
     b16:	7d 57 05 00 	st.w	r10, 4[r29]
     b1a:	3d 57 05 00 	ld.w	4[r29], r10
     b1e:	3d 5f 01 00 	ld.w	0[r29], r11
     b22:	cb 51       	add	r11, r10
     b24:	0a 57 00 00 	ld.b	0[r10], r10
     b28:	d8 52       	shl	24, r10
     b2a:	b8 52       	sar	24, r10
     b2c:	60 52       	cmp	0, r10
     b2e:	ba e5       	bne	af4 <_test_print+0x14>
     b30:	1d 18       	mov	r29, sp
     b32:	23 ef 09 00 	ld.w	8[sp], r29
     b36:	4c 1a       	add	12, sp
     b38:	7f 00       	jmp	[lp]

00000b3a <_timer_interrupt_handler>:
     b3a:	58 1a       	add	-8, sp
     b3c:	63 ff 05 00 	st.w	lp, 4[sp]
     b40:	63 ef 01 00 	st.w	r29, 0[sp]
     b44:	03 e8       	mov	sp, r29
     b46:	26 06 e8 10 	mov	0x10e8, r6
     b4a:	00 00 
     b4c:	2a 06 e0 0a 	mov	0xae0, r10
     b50:	00 00 
     b52:	80 ff 04 00 	jarl	b56 <_timer_interrupt_handler+0x1c>, lp
     b56:	44 fa       	add	4, lp
     b58:	6a 00       	jmp	[r10]
     b5a:	00 00       	nop	
     b5c:	1d 18       	mov	r29, sp
     b5e:	23 ff 05 00 	ld.w	4[sp], lp
     b62:	23 ef 01 00 	ld.w	0[sp], r29
     b66:	48 1a       	add	8, sp
     b68:	7f 00       	jmp	[lp]

00000b6a <_timer_init>:
     b6a:	58 1a       	add	-8, sp
     b6c:	63 ff 05 00 	st.w	lp, 4[sp]
     b70:	63 ef 01 00 	st.w	r29, 0[sp]
     b74:	03 e8       	mov	sp, r29
     b76:	20 36 16 00 	movea	22, r0, r6
     b7a:	27 06 3a 0b 	mov	0xb3a, r7
     b7e:	00 00 
     b80:	2a 06 0a 0a 	mov	0xa0a, r10
     b84:	00 00 
     b86:	80 ff 04 00 	jarl	b8a <_timer_init+0x20>, lp
     b8a:	44 fa       	add	4, lp
     b8c:	6a 00       	jmp	[r10]
     b8e:	1d 18       	mov	r29, sp
     b90:	23 ff 05 00 	ld.w	4[sp], lp
     b94:	23 ef 01 00 	ld.w	0[sp], r29
     b98:	48 1a       	add	8, sp
     b9a:	7f 00       	jmp	[lp]
     b9c:	00 00       	nop	
	...

00000ba0 <_interrupt>:
     ba0:	03 1e b0 ff 	addi	-80, sp, sp
     ba4:	63 f7 0d 00 	st.w	ep, 12[sp]
     ba8:	03 f0       	mov	sp, ep
     baa:	25 0d       	sst.w	r1, 72[ep]
     bac:	23 35       	sst.w	r6, 68[ep]
     bae:	21 3d       	sst.w	r7, 64[ep]
     bb0:	1f 45       	sst.w	r8, 60[ep]
     bb2:	1d 4d       	sst.w	r9, 56[ep]
     bb4:	1b 55       	sst.w	r10, 52[ep]
     bb6:	19 5d       	sst.w	r11, 48[ep]
     bb8:	17 65       	sst.w	r12, 44[ep]
     bba:	15 6d       	sst.w	r13, 40[ep]
     bbc:	13 75       	sst.w	r14, 36[ep]
     bbe:	11 7d       	sst.w	r15, 32[ep]
     bc0:	0f 85       	sst.w	r16, 28[ep]
     bc2:	0d 8d       	sst.w	r17, 24[ep]
     bc4:	0b 95       	sst.w	r18, 20[ep]
     bc6:	09 9d       	sst.w	r19, 16[ep]
     bc8:	05 fd       	sst.w	lp, 8[ep]
     bca:	e0 5f 40 00 	stsr	eipc/vip/mpm, r11
     bce:	03 5d       	sst.w	r11, 4[ep]
     bd0:	e1 5f 40 00 	stsr	eipsw/mpc, r11
     bd4:	01 5d       	sst.w	r11, 0[ep]
     bd6:	e4 37 40 00 	stsr	ecr/vmecr, r6
     bda:	40 56 00 00 	movhi	0, r0, r10
     bde:	2a 56 66 09 	movea	2406, r10, r10
     be2:	40 fe 00 00 	movhi	0, r0, lp
     be6:	3f fe ec 0b 	movea	3052, lp, lp
     bea:	6a 00       	jmp	[r10]

00000bec <end_int_handler>:
     bec:	03 f0       	mov	sp, ep
     bee:	02 5d       	sld.w	4[ep], r11
     bf0:	eb 07 20 00 	ldsr	r11, eipc/vip/mpm
     bf4:	00 5d       	sld.w	0[ep], r11
     bf6:	eb 0f 20 00 	ldsr	r11, eipsw/mpc
     bfa:	24 0d       	sld.w	72[ep], r1
     bfc:	22 35       	sld.w	68[ep], r6
     bfe:	20 3d       	sld.w	64[ep], r7
     c00:	1e 45       	sld.w	60[ep], r8
     c02:	1c 4d       	sld.w	56[ep], r9
     c04:	1a 55       	sld.w	52[ep], r10
     c06:	18 5d       	sld.w	48[ep], r11
     c08:	16 65       	sld.w	44[ep], r12
     c0a:	14 6d       	sld.w	40[ep], r13
     c0c:	12 75       	sld.w	36[ep], r14
     c0e:	10 7d       	sld.w	32[ep], r15
     c10:	0e 85       	sld.w	28[ep], r16
     c12:	0c 8d       	sld.w	24[ep], r17
     c14:	0a 95       	sld.w	20[ep], r18
     c16:	08 9d       	sld.w	16[ep], r19
     c18:	04 fd       	sld.w	8[ep], lp
     c1a:	1e 1e 50 00 	addi	80, ep, sp
     c1e:	06 f5       	sld.w	12[ep], ep
     c20:	e0 07 40 01 	reti	
	...

00000c30 <_bss_clear>:
     c30:	5c 1a       	add	-4, sp
     c32:	63 ef 01 00 	st.w	r29, 0[sp]
     c36:	58 1a       	add	-8, sp
     c38:	03 e8       	mov	sp, r29
     c3a:	2a 06 00 70 	mov	0x6ff7000, r10
     c3e:	ff 06 
     c40:	7d 57 05 00 	st.w	r10, 4[r29]
     c44:	2a 06 8c 74 	mov	0x6ff748c, r10
     c48:	ff 06 
     c4a:	7d 57 01 00 	st.w	r10, 0[r29]
     c4e:	a5 0d       	br	c62 <_bss_clear+0x32>
     c50:	3d 57 05 00 	ld.w	4[r29], r10
     c54:	4a 07 00 00 	st.b	r0, 0[r10]
     c58:	3d 57 05 00 	ld.w	4[r29], r10
     c5c:	41 52       	add	1, r10
     c5e:	7d 57 05 00 	st.w	r10, 4[r29]
     c62:	3d 5f 05 00 	ld.w	4[r29], r11
     c66:	3d 57 01 00 	ld.w	0[r29], r10
     c6a:	ea 59       	cmp	r10, r11
     c6c:	a1 f5       	bl	c50 <_bss_clear+0x20>
     c6e:	00 00       	nop	
     c70:	1d 18       	mov	r29, sp
     c72:	23 ef 09 00 	ld.w	8[sp], r29
     c76:	4c 1a       	add	12, sp
     c78:	7f 00       	jmp	[lp]

00000c7a <_data_init>:
     c7a:	5c 1a       	add	-4, sp
     c7c:	63 ef 01 00 	st.w	r29, 0[sp]
     c80:	54 1a       	add	-12, sp
     c82:	03 e8       	mov	sp, r29
     c84:	2a 06 18 11 	mov	0x1118, r10
     c88:	00 00 
     c8a:	7d 57 09 00 	st.w	r10, 8[r29]
     c8e:	2a 06 18 11 	mov	0x1118, r10
     c92:	00 00 
     c94:	7d 57 01 00 	st.w	r10, 0[r29]
     c98:	2a 06 00 70 	mov	0x6ff7000, r10
     c9c:	ff 06 
     c9e:	7d 57 05 00 	st.w	r10, 4[r29]
     ca2:	b5 15       	br	cc8 <_data_init+0x4e>
     ca4:	3d 57 09 00 	ld.w	8[r29], r10
     ca8:	8a 5f 01 00 	ld.bu	0[r10], r11
     cac:	3d 57 05 00 	ld.w	4[r29], r10
     cb0:	4a 5f 00 00 	st.b	r11, 0[r10]
     cb4:	3d 57 05 00 	ld.w	4[r29], r10
     cb8:	41 52       	add	1, r10
     cba:	7d 57 05 00 	st.w	r10, 4[r29]
     cbe:	3d 57 09 00 	ld.w	8[r29], r10
     cc2:	41 52       	add	1, r10
     cc4:	7d 57 09 00 	st.w	r10, 8[r29]
     cc8:	3d 5f 09 00 	ld.w	8[r29], r11
     ccc:	3d 57 01 00 	ld.w	0[r29], r10
     cd0:	ea 59       	cmp	r10, r11
     cd2:	91 ed       	bl	ca4 <_data_init+0x2a>
     cd4:	1d 18       	mov	r29, sp
     cd6:	23 ef 0d 00 	ld.w	12[sp], r29
     cda:	03 1e 10 00 	addi	16, sp, sp
     cde:	7f 00       	jmp	[lp]

00000ce0 <_ctors_init>:
     ce0:	5c 1a       	add	-4, sp
     ce2:	63 ef 01 00 	st.w	r29, 0[sp]
     ce6:	03 e8       	mov	sp, r29
     ce8:	1d 18       	mov	r29, sp
     cea:	23 ef 01 00 	ld.w	0[sp], r29
     cee:	44 1a       	add	4, sp
     cf0:	7f 00       	jmp	[lp]

00000cf2 <_main>:
     cf2:	58 1a       	add	-8, sp
     cf4:	63 ff 05 00 	st.w	lp, 4[sp]
     cf8:	63 ef 01 00 	st.w	r29, 0[sp]
     cfc:	03 1e ec ff 	addi	-20, sp, sp
     d00:	03 e8       	mov	sp, r29
     d02:	20 36 1f 00 	movea	31, r0, r6
     d06:	2a 06 ea 0e 	mov	0xeea, r10
     d0a:	00 00 
     d0c:	80 ff 04 00 	jarl	d10 <_main+0x1e>, lp
     d10:	44 fa       	add	4, lp
     d12:	6a 00       	jmp	[r10]
     d14:	7d 57 01 00 	st.w	r10, 0[r29]
     d18:	20 36 20 00 	movea	32, r0, r6
     d1c:	2a 06 ea 0e 	mov	0xeea, r10
     d20:	00 00 
     d22:	80 ff 04 00 	jarl	d26 <_main+0x34>, lp
     d26:	44 fa       	add	4, lp
     d28:	6a 00       	jmp	[r10]
     d2a:	7d 57 05 00 	st.w	r10, 4[r29]
     d2e:	20 36 21 00 	movea	33, r0, r6
     d32:	2a 06 ea 0e 	mov	0xeea, r10
     d36:	00 00 
     d38:	80 ff 04 00 	jarl	d3c <_main+0x4a>, lp
     d3c:	44 fa       	add	4, lp
     d3e:	6a 00       	jmp	[r10]
     d40:	7d 57 09 00 	st.w	r10, 8[r29]
     d44:	3d 57 01 00 	ld.w	0[r29], r10
     d48:	0a 30       	mov	r10, r6
     d4a:	2a 06 1c 0f 	mov	0xf1c, r10
     d4e:	00 00 
     d50:	80 ff 04 00 	jarl	d54 <_main+0x62>, lp
     d54:	44 fa       	add	4, lp
     d56:	6a 00       	jmp	[r10]
     d58:	0b 32       	mov	11, r6
     d5a:	2a 06 ea 0e 	mov	0xeea, r10
     d5e:	00 00 
     d60:	80 ff 04 00 	jarl	d64 <_main+0x72>, lp
     d64:	44 fa       	add	4, lp
     d66:	6a 00       	jmp	[r10]
     d68:	7d 57 0d 00 	st.w	r10, 12[r29]
     d6c:	3d 57 0d 00 	ld.w	12[r29], r10
     d70:	7d 57 11 00 	st.w	r10, 16[r29]
     d74:	3d 57 11 00 	ld.w	16[r29], r10
     d78:	20 5e 74 00 	movea	116, r0, r11
     d7c:	4a 5f 00 00 	st.b	r11, 0[r10]
     d80:	3d 57 11 00 	ld.w	16[r29], r10
     d84:	41 52       	add	1, r10
     d86:	20 5e 6d 00 	movea	109, r0, r11
     d8a:	4a 5f 00 00 	st.b	r11, 0[r10]
     d8e:	3d 57 11 00 	ld.w	16[r29], r10
     d92:	42 52       	add	2, r10
     d94:	20 5e 6f 00 	movea	111, r0, r11
     d98:	4a 5f 00 00 	st.b	r11, 0[r10]
     d9c:	3d 57 11 00 	ld.w	16[r29], r10
     da0:	43 52       	add	3, r10
     da2:	20 5e 72 00 	movea	114, r0, r11
     da6:	4a 5f 00 00 	st.b	r11, 0[r10]
     daa:	3d 57 11 00 	ld.w	16[r29], r10
     dae:	44 52       	add	4, r10
     db0:	20 5e 69 00 	movea	105, r0, r11
     db4:	4a 5f 00 00 	st.b	r11, 0[r10]
     db8:	3d 57 11 00 	ld.w	16[r29], r10
     dbc:	45 52       	add	5, r10
     dbe:	4a 07 00 00 	st.b	r0, 0[r10]
     dc2:	85 05       	br	dc2 <_main+0xd0>

00000dc4 <_athrill_posix_malloc>:
     dc4:	5c 1a       	add	-4, sp
     dc6:	63 ef 01 00 	st.w	r29, 0[sp]
     dca:	03 1e e4 ff 	addi	-28, sp, sp
     dce:	03 e8       	mov	sp, r29
     dd0:	7d 37 01 00 	st.w	r6, 0[r29]
     dd4:	0b 52       	mov	11, r10
     dd6:	7d 57 05 00 	st.w	r10, 4[r29]
     dda:	20 56 ea ff 	movea	-22, r0, r10
     dde:	7d 57 09 00 	st.w	r10, 8[r29]
     de2:	3d 57 01 00 	ld.w	0[r29], r10
     de6:	7d 57 0d 00 	st.w	r10, 12[r29]
     dea:	1d 5e 04 00 	addi	4, r29, r11
     dee:	2a 06 00 00 	mov	0xdead0000, r10
     df2:	ad de 
     df4:	6a 5f 01 00 	st.w	r11, 0[r10]
     df8:	3d 57 11 00 	ld.w	16[r29], r10
     dfc:	1d 18       	mov	r29, sp
     dfe:	23 ef 1d 00 	ld.w	28[sp], r29
     e02:	03 1e 20 00 	addi	32, sp, sp
     e06:	7f 00       	jmp	[lp]

00000e08 <_athrill_posix_calloc>:
     e08:	5c 1a       	add	-4, sp
     e0a:	63 ef 01 00 	st.w	r29, 0[sp]
     e0e:	03 1e e0 ff 	addi	-32, sp, sp
     e12:	03 e8       	mov	sp, r29
     e14:	7d 37 05 00 	st.w	r6, 4[r29]
     e18:	7d 3f 01 00 	st.w	r7, 0[r29]
     e1c:	0c 52       	mov	12, r10
     e1e:	7d 57 09 00 	st.w	r10, 8[r29]
     e22:	20 56 ea ff 	movea	-22, r0, r10
     e26:	7d 57 0d 00 	st.w	r10, 12[r29]
     e2a:	3d 57 05 00 	ld.w	4[r29], r10
     e2e:	7d 57 11 00 	st.w	r10, 16[r29]
     e32:	3d 57 01 00 	ld.w	0[r29], r10
     e36:	7d 57 15 00 	st.w	r10, 20[r29]
     e3a:	1d 5e 08 00 	addi	8, r29, r11
     e3e:	2a 06 00 00 	mov	0xdead0000, r10
     e42:	ad de 
     e44:	6a 5f 01 00 	st.w	r11, 0[r10]
     e48:	3d 57 19 00 	ld.w	24[r29], r10
     e4c:	1d 18       	mov	r29, sp
     e4e:	23 ef 21 00 	ld.w	32[sp], r29
     e52:	03 1e 24 00 	addi	36, sp, sp
     e56:	7f 00       	jmp	[lp]

00000e58 <_athrill_posix_realloc>:
     e58:	5c 1a       	add	-4, sp
     e5a:	63 ef 01 00 	st.w	r29, 0[sp]
     e5e:	03 1e e0 ff 	addi	-32, sp, sp
     e62:	03 e8       	mov	sp, r29
     e64:	7d 37 05 00 	st.w	r6, 4[r29]
     e68:	7d 3f 01 00 	st.w	r7, 0[r29]
     e6c:	0d 52       	mov	13, r10
     e6e:	7d 57 09 00 	st.w	r10, 8[r29]
     e72:	20 56 ea ff 	movea	-22, r0, r10
     e76:	7d 57 0d 00 	st.w	r10, 12[r29]
     e7a:	3d 57 05 00 	ld.w	4[r29], r10
     e7e:	7d 57 11 00 	st.w	r10, 16[r29]
     e82:	3d 57 01 00 	ld.w	0[r29], r10
     e86:	7d 57 15 00 	st.w	r10, 20[r29]
     e8a:	1d 5e 08 00 	addi	8, r29, r11
     e8e:	2a 06 00 00 	mov	0xdead0000, r10
     e92:	ad de 
     e94:	6a 5f 01 00 	st.w	r11, 0[r10]
     e98:	3d 57 19 00 	ld.w	24[r29], r10
     e9c:	1d 18       	mov	r29, sp
     e9e:	23 ef 21 00 	ld.w	32[sp], r29
     ea2:	03 1e 24 00 	addi	36, sp, sp
     ea6:	7f 00       	jmp	[lp]

00000ea8 <_athrill_posix_free>:
     ea8:	5c 1a       	add	-4, sp
     eaa:	63 ef 01 00 	st.w	r29, 0[sp]
     eae:	03 1e e4 ff 	addi	-28, sp, sp
     eb2:	03 e8       	mov	sp, r29
     eb4:	7d 37 01 00 	st.w	r6, 0[r29]
     eb8:	0e 52       	mov	14, r10
     eba:	7d 57 05 00 	st.w	r10, 4[r29]
     ebe:	20 56 ea ff 	movea	-22, r0, r10
     ec2:	7d 57 09 00 	st.w	r10, 8[r29]
     ec6:	3d 57 01 00 	ld.w	0[r29], r10
     eca:	7d 57 0d 00 	st.w	r10, 12[r29]
     ece:	1d 5e 04 00 	addi	4, r29, r11
     ed2:	2a 06 00 00 	mov	0xdead0000, r10
     ed6:	ad de 
     ed8:	6a 5f 01 00 	st.w	r11, 0[r10]
     edc:	00 00       	nop	
     ede:	1d 18       	mov	r29, sp
     ee0:	23 ef 1d 00 	ld.w	28[sp], r29
     ee4:	03 1e 20 00 	addi	32, sp, sp
     ee8:	7f 00       	jmp	[lp]

00000eea <_malloc>:
     eea:	58 1a       	add	-8, sp
     eec:	63 ff 05 00 	st.w	lp, 4[sp]
     ef0:	63 ef 01 00 	st.w	r29, 0[sp]
     ef4:	5c 1a       	add	-4, sp
     ef6:	03 e8       	mov	sp, r29
     ef8:	7d 37 01 00 	st.w	r6, 0[r29]
     efc:	3d 37 01 00 	ld.w	0[r29], r6
     f00:	2a 06 c4 0d 	mov	0xdc4, r10
     f04:	00 00 
     f06:	80 ff 04 00 	jarl	f0a <_malloc+0x20>, lp
     f0a:	44 fa       	add	4, lp
     f0c:	6a 00       	jmp	[r10]
     f0e:	1d 18       	mov	r29, sp
     f10:	23 ff 09 00 	ld.w	8[sp], lp
     f14:	23 ef 05 00 	ld.w	4[sp], r29
     f18:	4c 1a       	add	12, sp
     f1a:	7f 00       	jmp	[lp]

00000f1c <_free>:
     f1c:	58 1a       	add	-8, sp
     f1e:	63 ff 05 00 	st.w	lp, 4[sp]
     f22:	63 ef 01 00 	st.w	r29, 0[sp]
     f26:	5c 1a       	add	-4, sp
     f28:	03 e8       	mov	sp, r29
     f2a:	7d 37 01 00 	st.w	r6, 0[r29]
     f2e:	3d 57 01 00 	ld.w	0[r29], r10
     f32:	0a 30       	mov	r10, r6
     f34:	2a 06 a8 0e 	mov	0xea8, r10
     f38:	00 00 
     f3a:	80 ff 04 00 	jarl	f3e <_free+0x22>, lp
     f3e:	44 fa       	add	4, lp
     f40:	6a 00       	jmp	[r10]
     f42:	1d 18       	mov	r29, sp
     f44:	23 ff 09 00 	ld.w	8[sp], lp
     f48:	23 ef 05 00 	ld.w	4[sp], r29
     f4c:	4c 1a       	add	12, sp
     f4e:	7f 00       	jmp	[lp]

00000f50 <_calloc>:
     f50:	58 1a       	add	-8, sp
     f52:	63 ff 05 00 	st.w	lp, 4[sp]
     f56:	63 ef 01 00 	st.w	r29, 0[sp]
     f5a:	58 1a       	add	-8, sp
     f5c:	03 e8       	mov	sp, r29
     f5e:	7d 37 05 00 	st.w	r6, 4[r29]
     f62:	7d 3f 01 00 	st.w	r7, 0[r29]
     f66:	3d 37 05 00 	ld.w	4[r29], r6
     f6a:	3d 3f 01 00 	ld.w	0[r29], r7
     f6e:	2a 06 08 0e 	mov	0xe08, r10
     f72:	00 00 
     f74:	80 ff 04 00 	jarl	f78 <_calloc+0x28>, lp
     f78:	44 fa       	add	4, lp
     f7a:	6a 00       	jmp	[r10]
     f7c:	1d 18       	mov	r29, sp
     f7e:	23 ff 0d 00 	ld.w	12[sp], lp
     f82:	23 ef 09 00 	ld.w	8[sp], r29
     f86:	03 1e 10 00 	addi	16, sp, sp
     f8a:	7f 00       	jmp	[lp]

00000f8c <_realloc>:
     f8c:	58 1a       	add	-8, sp
     f8e:	63 ff 05 00 	st.w	lp, 4[sp]
     f92:	63 ef 01 00 	st.w	r29, 0[sp]
     f96:	58 1a       	add	-8, sp
     f98:	03 e8       	mov	sp, r29
     f9a:	7d 37 05 00 	st.w	r6, 4[r29]
     f9e:	7d 3f 01 00 	st.w	r7, 0[r29]
     fa2:	3d 57 05 00 	ld.w	4[r29], r10
     fa6:	0a 30       	mov	r10, r6
     fa8:	3d 3f 01 00 	ld.w	0[r29], r7
     fac:	2a 06 58 0e 	mov	0xe58, r10
     fb0:	00 00 
     fb2:	80 ff 04 00 	jarl	fb6 <_realloc+0x2a>, lp
     fb6:	44 fa       	add	4, lp
     fb8:	6a 00       	jmp	[r10]
     fba:	1d 18       	mov	r29, sp
     fbc:	23 ff 0d 00 	ld.w	12[sp], lp
     fc0:	23 ef 09 00 	ld.w	8[sp], r29
     fc4:	03 1e 10 00 	addi	16, sp, sp
     fc8:	7f 00       	jmp	[lp]

00000fca <__malloc_r>:
     fca:	58 1a       	add	-8, sp
     fcc:	63 ff 05 00 	st.w	lp, 4[sp]
     fd0:	63 ef 01 00 	st.w	r29, 0[sp]
     fd4:	58 1a       	add	-8, sp
     fd6:	03 e8       	mov	sp, r29
     fd8:	7d 37 05 00 	st.w	r6, 4[r29]
     fdc:	7d 3f 01 00 	st.w	r7, 0[r29]
     fe0:	3d 37 01 00 	ld.w	0[r29], r6
     fe4:	2a 06 ea 0e 	mov	0xeea, r10
     fe8:	00 00 
     fea:	80 ff 04 00 	jarl	fee <__malloc_r+0x24>, lp
     fee:	44 fa       	add	4, lp
     ff0:	6a 00       	jmp	[r10]
     ff2:	1d 18       	mov	r29, sp
     ff4:	23 ff 0d 00 	ld.w	12[sp], lp
     ff8:	23 ef 09 00 	ld.w	8[sp], r29
     ffc:	03 1e 10 00 	addi	16, sp, sp
    1000:	7f 00       	jmp	[lp]

00001002 <__calloc_r>:
    1002:	58 1a       	add	-8, sp
    1004:	63 ff 05 00 	st.w	lp, 4[sp]
    1008:	63 ef 01 00 	st.w	r29, 0[sp]
    100c:	54 1a       	add	-12, sp
    100e:	03 e8       	mov	sp, r29
    1010:	7d 37 09 00 	st.w	r6, 8[r29]
    1014:	7d 3f 05 00 	st.w	r7, 4[r29]
    1018:	7d 47 01 00 	st.w	r8, 0[r29]
    101c:	3d 37 05 00 	ld.w	4[r29], r6
    1020:	3d 3f 01 00 	ld.w	0[r29], r7
    1024:	2a 06 50 0f 	mov	0xf50, r10
    1028:	00 00 
    102a:	80 ff 04 00 	jarl	102e <__calloc_r+0x2c>, lp
    102e:	44 fa       	add	4, lp
    1030:	6a 00       	jmp	[r10]
    1032:	1d 18       	mov	r29, sp
    1034:	23 ff 11 00 	ld.w	16[sp], lp
    1038:	23 ef 0d 00 	ld.w	12[sp], r29
    103c:	03 1e 14 00 	addi	20, sp, sp
    1040:	7f 00       	jmp	[lp]

00001042 <__realloc_r>:
    1042:	58 1a       	add	-8, sp
    1044:	63 ff 05 00 	st.w	lp, 4[sp]
    1048:	63 ef 01 00 	st.w	r29, 0[sp]
    104c:	54 1a       	add	-12, sp
    104e:	03 e8       	mov	sp, r29
    1050:	7d 37 09 00 	st.w	r6, 8[r29]
    1054:	7d 3f 05 00 	st.w	r7, 4[r29]
    1058:	7d 47 01 00 	st.w	r8, 0[r29]
    105c:	3d 37 05 00 	ld.w	4[r29], r6
    1060:	3d 3f 01 00 	ld.w	0[r29], r7
    1064:	2a 06 8c 0f 	mov	0xf8c, r10
    1068:	00 00 
    106a:	80 ff 04 00 	jarl	106e <__realloc_r+0x2c>, lp
    106e:	44 fa       	add	4, lp
    1070:	6a 00       	jmp	[r10]
    1072:	1d 18       	mov	r29, sp
    1074:	23 ff 11 00 	ld.w	16[sp], lp
    1078:	23 ef 0d 00 	ld.w	12[sp], r29
    107c:	03 1e 14 00 	addi	20, sp, sp
    1080:	7f 00       	jmp	[lp]

00001082 <__free_r>:
    1082:	58 1a       	add	-8, sp
    1084:	63 ff 05 00 	st.w	lp, 4[sp]
    1088:	63 ef 01 00 	st.w	r29, 0[sp]
    108c:	58 1a       	add	-8, sp
    108e:	03 e8       	mov	sp, r29
    1090:	7d 37 05 00 	st.w	r6, 4[r29]
    1094:	7d 3f 01 00 	st.w	r7, 0[r29]
    1098:	3d 37 01 00 	ld.w	0[r29], r6
    109c:	2a 06 1c 0f 	mov	0xf1c, r10
    10a0:	00 00 
    10a2:	80 ff 04 00 	jarl	10a6 <__free_r+0x24>, lp
    10a6:	44 fa       	add	4, lp
    10a8:	6a 00       	jmp	[r10]
    10aa:	1d 18       	mov	r29, sp
    10ac:	23 ff 0d 00 	ld.w	12[sp], lp
    10b0:	23 ef 09 00 	ld.w	8[sp], r29
    10b4:	03 1e 10 00 	addi	16, sp, sp
    10b8:	7f 00       	jmp	[lp]

000010ba <_raise>:
    10ba:	5c 1a       	add	-4, sp
    10bc:	63 ef 01 00 	st.w	r29, 0[sp]
    10c0:	5c 1a       	add	-4, sp
    10c2:	03 e8       	mov	sp, r29
    10c4:	7d 37 01 00 	st.w	r6, 0[r29]
    10c8:	00 00       	nop	
    10ca:	1d 18       	mov	r29, sp
    10cc:	23 ef 05 00 	ld.w	4[sp], r29
    10d0:	48 1a       	add	8, sp
    10d2:	7f 00       	jmp	[lp]
