TimeQuest Timing Analyzer report for tasks
Tue Dec 01 17:24:12 2015
Quartus II 64-Bit Version 15.0.2 Build 153 07/15/2015 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Summary
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'clk'
 27. Slow 1200mV 0C Model Hold: 'clk'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Summary
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'clk'
 40. Fast 1200mV 0C Model Hold: 'clk'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Summary
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Signal Integrity Metrics (Slow 1200mv 0c Model)
 55. Signal Integrity Metrics (Slow 1200mv 85c Model)
 56. Signal Integrity Metrics (Fast 1200mv 0c Model)
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 15.0.2 Build 153 07/15/2015 SJ Web Edition ;
; Revision Name      ; tasks                                              ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE6E22C6                                        ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 362.84 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -1.756 ; -25.019            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.307 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -36.566                          ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                                                                                                               ;
+--------+---------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                               ; To Node                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.756 ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|ram_block1a0~porta_address_reg0 ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|q_a[7]                          ; clk          ; clk         ; 1.000        ; -0.069     ; 2.616      ;
; -1.756 ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|ram_block1a0~porta_address_reg0 ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|q_a[6]                          ; clk          ; clk         ; 1.000        ; -0.069     ; 2.616      ;
; -1.756 ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|ram_block1a0~porta_address_reg0 ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|q_a[5]                          ; clk          ; clk         ; 1.000        ; -0.069     ; 2.616      ;
; -1.756 ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|ram_block1a0~porta_address_reg0 ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|q_a[4]                          ; clk          ; clk         ; 1.000        ; -0.069     ; 2.616      ;
; -1.756 ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|ram_block1a0~porta_address_reg0 ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|q_a[3]                          ; clk          ; clk         ; 1.000        ; -0.069     ; 2.616      ;
; -1.756 ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|ram_block1a0~porta_address_reg0 ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|q_a[2]                          ; clk          ; clk         ; 1.000        ; -0.069     ; 2.616      ;
; -1.756 ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|ram_block1a0~porta_address_reg0 ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|q_a[1]                          ; clk          ; clk         ; 1.000        ; -0.069     ; 2.616      ;
; -1.756 ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|ram_block1a0~porta_address_reg0 ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|q_a[0]                          ; clk          ; clk         ; 1.000        ; -0.069     ; 2.616      ;
; -1.145 ; phase_acc:pa|phasereg[1]                                                                                ; phase_acc:pa|phasereg[12]                                                                               ; clk          ; clk         ; 1.000        ; -0.063     ; 2.077      ;
; -1.142 ; phase_acc:pa|phasereg[0]                                                                                ; phase_acc:pa|phasereg[13]                                                                               ; clk          ; clk         ; 1.000        ; -0.063     ; 2.074      ;
; -1.139 ; phase_acc:pa|phasereg[1]                                                                                ; phase_acc:pa|phasereg[13]                                                                               ; clk          ; clk         ; 1.000        ; -0.063     ; 2.071      ;
; -1.061 ; phase_acc:pa|phasereg[0]                                                                                ; phase_acc:pa|phasereg[12]                                                                               ; clk          ; clk         ; 1.000        ; -0.063     ; 1.993      ;
; -1.029 ; phase_acc:pa|phasereg[1]                                                                                ; phase_acc:pa|phasereg[10]                                                                               ; clk          ; clk         ; 1.000        ; -0.063     ; 1.961      ;
; -1.027 ; phase_acc:pa|phasereg[2]                                                                                ; phase_acc:pa|phasereg[13]                                                                               ; clk          ; clk         ; 1.000        ; -0.063     ; 1.959      ;
; -1.026 ; phase_acc:pa|phasereg[0]                                                                                ; phase_acc:pa|phasereg[11]                                                                               ; clk          ; clk         ; 1.000        ; -0.063     ; 1.958      ;
; -1.026 ; phase_acc:pa|phasereg[3]                                                                                ; phase_acc:pa|phasereg[12]                                                                               ; clk          ; clk         ; 1.000        ; -0.063     ; 1.958      ;
; -1.023 ; phase_acc:pa|phasereg[1]                                                                                ; phase_acc:pa|phasereg[11]                                                                               ; clk          ; clk         ; 1.000        ; -0.063     ; 1.955      ;
; -1.020 ; phase_acc:pa|phasereg[3]                                                                                ; phase_acc:pa|phasereg[13]                                                                               ; clk          ; clk         ; 1.000        ; -0.063     ; 1.952      ;
; -0.946 ; phase_acc:pa|phasereg[2]                                                                                ; phase_acc:pa|phasereg[12]                                                                               ; clk          ; clk         ; 1.000        ; -0.063     ; 1.878      ;
; -0.945 ; phase_acc:pa|phasereg[0]                                                                                ; phase_acc:pa|phasereg[10]                                                                               ; clk          ; clk         ; 1.000        ; -0.063     ; 1.877      ;
; -0.913 ; phase_acc:pa|phasereg[1]                                                                                ; phase_acc:pa|phasereg[8]                                                                                ; clk          ; clk         ; 1.000        ; -0.063     ; 1.845      ;
; -0.913 ; phase_acc:pa|phasereg[5]                                                                                ; phase_acc:pa|phasereg[12]                                                                               ; clk          ; clk         ; 1.000        ; -0.063     ; 1.845      ;
; -0.913 ; phase_acc:pa|phasereg[4]                                                                                ; phase_acc:pa|phasereg[13]                                                                               ; clk          ; clk         ; 1.000        ; -0.063     ; 1.845      ;
; -0.911 ; phase_acc:pa|phasereg[2]                                                                                ; phase_acc:pa|phasereg[11]                                                                               ; clk          ; clk         ; 1.000        ; -0.063     ; 1.843      ;
; -0.910 ; phase_acc:pa|phasereg[0]                                                                                ; phase_acc:pa|phasereg[9]                                                                                ; clk          ; clk         ; 1.000        ; -0.063     ; 1.842      ;
; -0.910 ; phase_acc:pa|phasereg[3]                                                                                ; phase_acc:pa|phasereg[10]                                                                               ; clk          ; clk         ; 1.000        ; -0.063     ; 1.842      ;
; -0.907 ; phase_acc:pa|phasereg[5]                                                                                ; phase_acc:pa|phasereg[13]                                                                               ; clk          ; clk         ; 1.000        ; -0.063     ; 1.839      ;
; -0.907 ; phase_acc:pa|phasereg[1]                                                                                ; phase_acc:pa|phasereg[9]                                                                                ; clk          ; clk         ; 1.000        ; -0.063     ; 1.839      ;
; -0.904 ; phase_acc:pa|phasereg[3]                                                                                ; phase_acc:pa|phasereg[11]                                                                               ; clk          ; clk         ; 1.000        ; -0.063     ; 1.836      ;
; -0.831 ; phase_acc:pa|phasereg[4]                                                                                ; phase_acc:pa|phasereg[12]                                                                               ; clk          ; clk         ; 1.000        ; -0.063     ; 1.763      ;
; -0.830 ; phase_acc:pa|phasereg[2]                                                                                ; phase_acc:pa|phasereg[10]                                                                               ; clk          ; clk         ; 1.000        ; -0.063     ; 1.762      ;
; -0.829 ; phase_acc:pa|phasereg[0]                                                                                ; phase_acc:pa|phasereg[8]                                                                                ; clk          ; clk         ; 1.000        ; -0.063     ; 1.761      ;
; -0.821 ; phase_acc:pa|phasereg[7]                                                                                ; phase_acc:pa|phasereg[12]                                                                               ; clk          ; clk         ; 1.000        ; -0.063     ; 1.753      ;
; -0.815 ; phase_acc:pa|phasereg[6]                                                                                ; phase_acc:pa|phasereg[13]                                                                               ; clk          ; clk         ; 1.000        ; -0.063     ; 1.747      ;
; -0.815 ; phase_acc:pa|phasereg[7]                                                                                ; phase_acc:pa|phasereg[13]                                                                               ; clk          ; clk         ; 1.000        ; -0.063     ; 1.747      ;
; -0.797 ; phase_acc:pa|phasereg[1]                                                                                ; phase_acc:pa|phasereg[6]                                                                                ; clk          ; clk         ; 1.000        ; -0.063     ; 1.729      ;
; -0.797 ; phase_acc:pa|phasereg[5]                                                                                ; phase_acc:pa|phasereg[10]                                                                               ; clk          ; clk         ; 1.000        ; -0.063     ; 1.729      ;
; -0.797 ; phase_acc:pa|phasereg[4]                                                                                ; phase_acc:pa|phasereg[11]                                                                               ; clk          ; clk         ; 1.000        ; -0.063     ; 1.729      ;
; -0.795 ; phase_acc:pa|phasereg[2]                                                                                ; phase_acc:pa|phasereg[9]                                                                                ; clk          ; clk         ; 1.000        ; -0.063     ; 1.727      ;
; -0.794 ; phase_acc:pa|phasereg[0]                                                                                ; phase_acc:pa|phasereg[7]                                                                                ; clk          ; clk         ; 1.000        ; -0.063     ; 1.726      ;
; -0.794 ; phase_acc:pa|phasereg[3]                                                                                ; phase_acc:pa|phasereg[8]                                                                                ; clk          ; clk         ; 1.000        ; -0.063     ; 1.726      ;
; -0.791 ; phase_acc:pa|phasereg[5]                                                                                ; phase_acc:pa|phasereg[11]                                                                               ; clk          ; clk         ; 1.000        ; -0.063     ; 1.723      ;
; -0.791 ; phase_acc:pa|phasereg[1]                                                                                ; phase_acc:pa|phasereg[7]                                                                                ; clk          ; clk         ; 1.000        ; -0.063     ; 1.723      ;
; -0.788 ; phase_acc:pa|phasereg[3]                                                                                ; phase_acc:pa|phasereg[9]                                                                                ; clk          ; clk         ; 1.000        ; -0.063     ; 1.720      ;
; -0.740 ; phase_acc:pa|phasereg[6]                                                                                ; phase_acc:pa|phasereg[12]                                                                               ; clk          ; clk         ; 1.000        ; -0.063     ; 1.672      ;
; -0.715 ; phase_acc:pa|phasereg[4]                                                                                ; phase_acc:pa|phasereg[10]                                                                               ; clk          ; clk         ; 1.000        ; -0.063     ; 1.647      ;
; -0.714 ; phase_acc:pa|phasereg[2]                                                                                ; phase_acc:pa|phasereg[8]                                                                                ; clk          ; clk         ; 1.000        ; -0.063     ; 1.646      ;
; -0.713 ; phase_acc:pa|phasereg[0]                                                                                ; phase_acc:pa|phasereg[6]                                                                                ; clk          ; clk         ; 1.000        ; -0.063     ; 1.645      ;
; -0.705 ; phase_acc:pa|phasereg[9]                                                                                ; phase_acc:pa|phasereg[12]                                                                               ; clk          ; clk         ; 1.000        ; -0.063     ; 1.637      ;
; -0.705 ; phase_acc:pa|phasereg[7]                                                                                ; phase_acc:pa|phasereg[10]                                                                               ; clk          ; clk         ; 1.000        ; -0.063     ; 1.637      ;
; -0.702 ; phase_acc:pa|phasereg[8]                                                                                ; phase_acc:pa|phasereg[13]                                                                               ; clk          ; clk         ; 1.000        ; -0.063     ; 1.634      ;
; -0.699 ; phase_acc:pa|phasereg[9]                                                                                ; phase_acc:pa|phasereg[13]                                                                               ; clk          ; clk         ; 1.000        ; -0.063     ; 1.631      ;
; -0.699 ; phase_acc:pa|phasereg[6]                                                                                ; phase_acc:pa|phasereg[11]                                                                               ; clk          ; clk         ; 1.000        ; -0.063     ; 1.631      ;
; -0.699 ; phase_acc:pa|phasereg[7]                                                                                ; phase_acc:pa|phasereg[11]                                                                               ; clk          ; clk         ; 1.000        ; -0.063     ; 1.631      ;
; -0.681 ; phase_acc:pa|phasereg[1]                                                                                ; phase_acc:pa|phasereg[4]                                                                                ; clk          ; clk         ; 1.000        ; -0.063     ; 1.613      ;
; -0.681 ; phase_acc:pa|phasereg[5]                                                                                ; phase_acc:pa|phasereg[8]                                                                                ; clk          ; clk         ; 1.000        ; -0.063     ; 1.613      ;
; -0.681 ; phase_acc:pa|phasereg[4]                                                                                ; phase_acc:pa|phasereg[9]                                                                                ; clk          ; clk         ; 1.000        ; -0.063     ; 1.613      ;
; -0.679 ; phase_acc:pa|phasereg[2]                                                                                ; phase_acc:pa|phasereg[7]                                                                                ; clk          ; clk         ; 1.000        ; -0.063     ; 1.611      ;
; -0.678 ; phase_acc:pa|phasereg[0]                                                                                ; phase_acc:pa|phasereg[5]                                                                                ; clk          ; clk         ; 1.000        ; -0.063     ; 1.610      ;
; -0.678 ; phase_acc:pa|phasereg[3]                                                                                ; phase_acc:pa|phasereg[6]                                                                                ; clk          ; clk         ; 1.000        ; -0.063     ; 1.610      ;
; -0.675 ; phase_acc:pa|phasereg[5]                                                                                ; phase_acc:pa|phasereg[9]                                                                                ; clk          ; clk         ; 1.000        ; -0.063     ; 1.607      ;
; -0.675 ; phase_acc:pa|phasereg[1]                                                                                ; phase_acc:pa|phasereg[5]                                                                                ; clk          ; clk         ; 1.000        ; -0.063     ; 1.607      ;
; -0.672 ; phase_acc:pa|phasereg[3]                                                                                ; phase_acc:pa|phasereg[7]                                                                                ; clk          ; clk         ; 1.000        ; -0.063     ; 1.604      ;
; -0.624 ; phase_acc:pa|phasereg[6]                                                                                ; phase_acc:pa|phasereg[10]                                                                               ; clk          ; clk         ; 1.000        ; -0.063     ; 1.556      ;
; -0.622 ; phase_acc:pa|phasereg[8]                                                                                ; phase_acc:pa|phasereg[12]                                                                               ; clk          ; clk         ; 1.000        ; -0.063     ; 1.554      ;
; -0.599 ; phase_acc:pa|phasereg[4]                                                                                ; phase_acc:pa|phasereg[8]                                                                                ; clk          ; clk         ; 1.000        ; -0.063     ; 1.531      ;
; -0.598 ; phase_acc:pa|phasereg[2]                                                                                ; phase_acc:pa|phasereg[6]                                                                                ; clk          ; clk         ; 1.000        ; -0.063     ; 1.530      ;
; -0.597 ; phase_acc:pa|phasereg[0]                                                                                ; phase_acc:pa|phasereg[4]                                                                                ; clk          ; clk         ; 1.000        ; -0.063     ; 1.529      ;
; -0.589 ; phase_acc:pa|phasereg[9]                                                                                ; phase_acc:pa|phasereg[10]                                                                               ; clk          ; clk         ; 1.000        ; -0.063     ; 1.521      ;
; -0.589 ; phase_acc:pa|phasereg[7]                                                                                ; phase_acc:pa|phasereg[8]                                                                                ; clk          ; clk         ; 1.000        ; -0.063     ; 1.521      ;
; -0.586 ; phase_acc:pa|phasereg[10]                                                                               ; phase_acc:pa|phasereg[13]                                                                               ; clk          ; clk         ; 1.000        ; -0.063     ; 1.518      ;
; -0.586 ; phase_acc:pa|phasereg[8]                                                                                ; phase_acc:pa|phasereg[11]                                                                               ; clk          ; clk         ; 1.000        ; -0.063     ; 1.518      ;
; -0.584 ; phase_acc:pa|phasereg[11]                                                                               ; phase_acc:pa|phasereg[12]                                                                               ; clk          ; clk         ; 1.000        ; -0.063     ; 1.516      ;
; -0.583 ; phase_acc:pa|phasereg[9]                                                                                ; phase_acc:pa|phasereg[11]                                                                               ; clk          ; clk         ; 1.000        ; -0.063     ; 1.515      ;
; -0.583 ; phase_acc:pa|phasereg[6]                                                                                ; phase_acc:pa|phasereg[9]                                                                                ; clk          ; clk         ; 1.000        ; -0.063     ; 1.515      ;
; -0.583 ; phase_acc:pa|phasereg[7]                                                                                ; phase_acc:pa|phasereg[9]                                                                                ; clk          ; clk         ; 1.000        ; -0.063     ; 1.515      ;
; -0.578 ; phase_acc:pa|phasereg[11]                                                                               ; phase_acc:pa|phasereg[13]                                                                               ; clk          ; clk         ; 1.000        ; -0.063     ; 1.510      ;
; -0.565 ; phase_acc:pa|phasereg[1]                                                                                ; phase_acc:pa|phasereg[2]                                                                                ; clk          ; clk         ; 1.000        ; -0.063     ; 1.497      ;
; -0.565 ; phase_acc:pa|phasereg[5]                                                                                ; phase_acc:pa|phasereg[6]                                                                                ; clk          ; clk         ; 1.000        ; -0.063     ; 1.497      ;
; -0.565 ; phase_acc:pa|phasereg[4]                                                                                ; phase_acc:pa|phasereg[7]                                                                                ; clk          ; clk         ; 1.000        ; -0.063     ; 1.497      ;
; -0.563 ; phase_acc:pa|phasereg[2]                                                                                ; phase_acc:pa|phasereg[5]                                                                                ; clk          ; clk         ; 1.000        ; -0.063     ; 1.495      ;
; -0.562 ; phase_acc:pa|phasereg[0]                                                                                ; phase_acc:pa|phasereg[3]                                                                                ; clk          ; clk         ; 1.000        ; -0.063     ; 1.494      ;
; -0.562 ; phase_acc:pa|phasereg[3]                                                                                ; phase_acc:pa|phasereg[4]                                                                                ; clk          ; clk         ; 1.000        ; -0.063     ; 1.494      ;
; -0.559 ; phase_acc:pa|phasereg[5]                                                                                ; phase_acc:pa|phasereg[7]                                                                                ; clk          ; clk         ; 1.000        ; -0.063     ; 1.491      ;
; -0.559 ; phase_acc:pa|phasereg[1]                                                                                ; phase_acc:pa|phasereg[3]                                                                                ; clk          ; clk         ; 1.000        ; -0.063     ; 1.491      ;
; -0.556 ; phase_acc:pa|phasereg[3]                                                                                ; phase_acc:pa|phasereg[5]                                                                                ; clk          ; clk         ; 1.000        ; -0.063     ; 1.488      ;
; -0.508 ; phase_acc:pa|phasereg[6]                                                                                ; phase_acc:pa|phasereg[8]                                                                                ; clk          ; clk         ; 1.000        ; -0.063     ; 1.440      ;
; -0.506 ; phase_acc:pa|phasereg[10]                                                                               ; phase_acc:pa|phasereg[12]                                                                               ; clk          ; clk         ; 1.000        ; -0.063     ; 1.438      ;
; -0.506 ; phase_acc:pa|phasereg[8]                                                                                ; phase_acc:pa|phasereg[10]                                                                               ; clk          ; clk         ; 1.000        ; -0.063     ; 1.438      ;
; -0.483 ; phase_acc:pa|phasereg[4]                                                                                ; phase_acc:pa|phasereg[6]                                                                                ; clk          ; clk         ; 1.000        ; -0.063     ; 1.415      ;
; -0.482 ; phase_acc:pa|phasereg[2]                                                                                ; phase_acc:pa|phasereg[4]                                                                                ; clk          ; clk         ; 1.000        ; -0.063     ; 1.414      ;
; -0.481 ; phase_acc:pa|phasereg[0]                                                                                ; phase_acc:pa|phasereg[2]                                                                                ; clk          ; clk         ; 1.000        ; -0.063     ; 1.413      ;
; -0.470 ; phase_acc:pa|phasereg[10]                                                                               ; phase_acc:pa|phasereg[11]                                                                               ; clk          ; clk         ; 1.000        ; -0.063     ; 1.402      ;
; -0.470 ; phase_acc:pa|phasereg[8]                                                                                ; phase_acc:pa|phasereg[9]                                                                                ; clk          ; clk         ; 1.000        ; -0.063     ; 1.402      ;
; -0.469 ; phase_acc:pa|phasereg[12]                                                                               ; phase_acc:pa|phasereg[13]                                                                               ; clk          ; clk         ; 1.000        ; -0.063     ; 1.401      ;
; -0.467 ; phase_acc:pa|phasereg[6]                                                                                ; phase_acc:pa|phasereg[7]                                                                                ; clk          ; clk         ; 1.000        ; -0.063     ; 1.399      ;
; -0.449 ; phase_acc:pa|phasereg[4]                                                                                ; phase_acc:pa|phasereg[5]                                                                                ; clk          ; clk         ; 1.000        ; -0.063     ; 1.381      ;
; -0.447 ; phase_acc:pa|phasereg[2]                                                                                ; phase_acc:pa|phasereg[3]                                                                                ; clk          ; clk         ; 1.000        ; -0.063     ; 1.379      ;
; -0.446 ; phase_acc:pa|phasereg[0]                                                                                ; phase_acc:pa|phasereg[1]                                                                                ; clk          ; clk         ; 1.000        ; -0.063     ; 1.378      ;
; -0.234 ; phase_acc:pa|phasereg[7]                                                                                ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.255      ; 1.517      ;
+--------+---------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                 ;
+-------+---------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.307 ; phase_acc:pa|phasereg[13] ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.381      ; 0.875      ;
; 0.315 ; phase_acc:pa|phasereg[11] ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.381      ; 0.883      ;
; 0.316 ; phase_acc:pa|phasereg[6]  ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.381      ; 0.884      ;
; 0.322 ; phase_acc:pa|phasereg[10] ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.381      ; 0.890      ;
; 0.344 ; phase_acc:pa|phasereg[12] ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.381      ; 0.912      ;
; 0.549 ; phase_acc:pa|phasereg[3]  ; phase_acc:pa|phasereg[3]                                                                                ; clk          ; clk         ; 0.000        ; 0.063      ; 0.769      ;
; 0.550 ; phase_acc:pa|phasereg[5]  ; phase_acc:pa|phasereg[5]                                                                                ; clk          ; clk         ; 0.000        ; 0.063      ; 0.770      ;
; 0.550 ; phase_acc:pa|phasereg[2]  ; phase_acc:pa|phasereg[2]                                                                                ; clk          ; clk         ; 0.000        ; 0.063      ; 0.770      ;
; 0.551 ; phase_acc:pa|phasereg[4]  ; phase_acc:pa|phasereg[4]                                                                                ; clk          ; clk         ; 0.000        ; 0.063      ; 0.771      ;
; 0.551 ; phase_acc:pa|phasereg[1]  ; phase_acc:pa|phasereg[1]                                                                                ; clk          ; clk         ; 0.000        ; 0.063      ; 0.771      ;
; 0.560 ; phase_acc:pa|phasereg[0]  ; phase_acc:pa|phasereg[0]                                                                                ; clk          ; clk         ; 0.000        ; 0.063      ; 0.780      ;
; 0.569 ; phase_acc:pa|phasereg[13] ; phase_acc:pa|phasereg[13]                                                                               ; clk          ; clk         ; 0.000        ; 0.063      ; 0.789      ;
; 0.569 ; phase_acc:pa|phasereg[11] ; phase_acc:pa|phasereg[11]                                                                               ; clk          ; clk         ; 0.000        ; 0.063      ; 0.789      ;
; 0.569 ; phase_acc:pa|phasereg[6]  ; phase_acc:pa|phasereg[6]                                                                                ; clk          ; clk         ; 0.000        ; 0.063      ; 0.789      ;
; 0.571 ; phase_acc:pa|phasereg[9]  ; phase_acc:pa|phasereg[9]                                                                                ; clk          ; clk         ; 0.000        ; 0.063      ; 0.791      ;
; 0.573 ; phase_acc:pa|phasereg[12] ; phase_acc:pa|phasereg[12]                                                                               ; clk          ; clk         ; 0.000        ; 0.063      ; 0.793      ;
; 0.573 ; phase_acc:pa|phasereg[7]  ; phase_acc:pa|phasereg[7]                                                                                ; clk          ; clk         ; 0.000        ; 0.063      ; 0.793      ;
; 0.574 ; phase_acc:pa|phasereg[10] ; phase_acc:pa|phasereg[10]                                                                               ; clk          ; clk         ; 0.000        ; 0.063      ; 0.794      ;
; 0.574 ; phase_acc:pa|phasereg[8]  ; phase_acc:pa|phasereg[8]                                                                                ; clk          ; clk         ; 0.000        ; 0.063      ; 0.794      ;
; 0.620 ; phase_acc:pa|phasereg[8]  ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.381      ; 1.188      ;
; 0.811 ; phase_acc:pa|phasereg[9]  ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.381      ; 1.379      ;
; 0.823 ; phase_acc:pa|phasereg[1]  ; phase_acc:pa|phasereg[2]                                                                                ; clk          ; clk         ; 0.000        ; 0.063      ; 1.043      ;
; 0.823 ; phase_acc:pa|phasereg[3]  ; phase_acc:pa|phasereg[4]                                                                                ; clk          ; clk         ; 0.000        ; 0.063      ; 1.043      ;
; 0.824 ; phase_acc:pa|phasereg[5]  ; phase_acc:pa|phasereg[6]                                                                                ; clk          ; clk         ; 0.000        ; 0.063      ; 1.044      ;
; 0.838 ; phase_acc:pa|phasereg[0]  ; phase_acc:pa|phasereg[1]                                                                                ; clk          ; clk         ; 0.000        ; 0.063      ; 1.058      ;
; 0.839 ; phase_acc:pa|phasereg[2]  ; phase_acc:pa|phasereg[3]                                                                                ; clk          ; clk         ; 0.000        ; 0.063      ; 1.059      ;
; 0.840 ; phase_acc:pa|phasereg[4]  ; phase_acc:pa|phasereg[5]                                                                                ; clk          ; clk         ; 0.000        ; 0.063      ; 1.060      ;
; 0.840 ; phase_acc:pa|phasereg[0]  ; phase_acc:pa|phasereg[2]                                                                                ; clk          ; clk         ; 0.000        ; 0.063      ; 1.060      ;
; 0.841 ; phase_acc:pa|phasereg[2]  ; phase_acc:pa|phasereg[4]                                                                                ; clk          ; clk         ; 0.000        ; 0.063      ; 1.061      ;
; 0.842 ; phase_acc:pa|phasereg[4]  ; phase_acc:pa|phasereg[6]                                                                                ; clk          ; clk         ; 0.000        ; 0.063      ; 1.062      ;
; 0.844 ; phase_acc:pa|phasereg[11] ; phase_acc:pa|phasereg[12]                                                                               ; clk          ; clk         ; 0.000        ; 0.063      ; 1.064      ;
; 0.845 ; phase_acc:pa|phasereg[9]  ; phase_acc:pa|phasereg[10]                                                                               ; clk          ; clk         ; 0.000        ; 0.063      ; 1.065      ;
; 0.845 ; phase_acc:pa|phasereg[7]  ; phase_acc:pa|phasereg[8]                                                                                ; clk          ; clk         ; 0.000        ; 0.063      ; 1.065      ;
; 0.848 ; phase_acc:pa|phasereg[7]  ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.381      ; 1.416      ;
; 0.858 ; phase_acc:pa|phasereg[6]  ; phase_acc:pa|phasereg[7]                                                                                ; clk          ; clk         ; 0.000        ; 0.063      ; 1.078      ;
; 0.860 ; phase_acc:pa|phasereg[12] ; phase_acc:pa|phasereg[13]                                                                               ; clk          ; clk         ; 0.000        ; 0.063      ; 1.080      ;
; 0.860 ; phase_acc:pa|phasereg[6]  ; phase_acc:pa|phasereg[8]                                                                                ; clk          ; clk         ; 0.000        ; 0.063      ; 1.080      ;
; 0.861 ; phase_acc:pa|phasereg[10] ; phase_acc:pa|phasereg[11]                                                                               ; clk          ; clk         ; 0.000        ; 0.063      ; 1.081      ;
; 0.861 ; phase_acc:pa|phasereg[8]  ; phase_acc:pa|phasereg[9]                                                                                ; clk          ; clk         ; 0.000        ; 0.063      ; 1.081      ;
; 0.863 ; phase_acc:pa|phasereg[10] ; phase_acc:pa|phasereg[12]                                                                               ; clk          ; clk         ; 0.000        ; 0.063      ; 1.083      ;
; 0.863 ; phase_acc:pa|phasereg[8]  ; phase_acc:pa|phasereg[10]                                                                               ; clk          ; clk         ; 0.000        ; 0.063      ; 1.083      ;
; 0.933 ; phase_acc:pa|phasereg[1]  ; phase_acc:pa|phasereg[3]                                                                                ; clk          ; clk         ; 0.000        ; 0.063      ; 1.153      ;
; 0.933 ; phase_acc:pa|phasereg[3]  ; phase_acc:pa|phasereg[5]                                                                                ; clk          ; clk         ; 0.000        ; 0.063      ; 1.153      ;
; 0.934 ; phase_acc:pa|phasereg[5]  ; phase_acc:pa|phasereg[7]                                                                                ; clk          ; clk         ; 0.000        ; 0.063      ; 1.154      ;
; 0.935 ; phase_acc:pa|phasereg[1]  ; phase_acc:pa|phasereg[4]                                                                                ; clk          ; clk         ; 0.000        ; 0.063      ; 1.155      ;
; 0.935 ; phase_acc:pa|phasereg[3]  ; phase_acc:pa|phasereg[6]                                                                                ; clk          ; clk         ; 0.000        ; 0.063      ; 1.155      ;
; 0.936 ; phase_acc:pa|phasereg[5]  ; phase_acc:pa|phasereg[8]                                                                                ; clk          ; clk         ; 0.000        ; 0.063      ; 1.156      ;
; 0.950 ; phase_acc:pa|phasereg[0]  ; phase_acc:pa|phasereg[3]                                                                                ; clk          ; clk         ; 0.000        ; 0.063      ; 1.170      ;
; 0.951 ; phase_acc:pa|phasereg[2]  ; phase_acc:pa|phasereg[5]                                                                                ; clk          ; clk         ; 0.000        ; 0.063      ; 1.171      ;
; 0.952 ; phase_acc:pa|phasereg[4]  ; phase_acc:pa|phasereg[7]                                                                                ; clk          ; clk         ; 0.000        ; 0.063      ; 1.172      ;
; 0.952 ; phase_acc:pa|phasereg[0]  ; phase_acc:pa|phasereg[4]                                                                                ; clk          ; clk         ; 0.000        ; 0.063      ; 1.172      ;
; 0.953 ; phase_acc:pa|phasereg[2]  ; phase_acc:pa|phasereg[6]                                                                                ; clk          ; clk         ; 0.000        ; 0.063      ; 1.173      ;
; 0.954 ; phase_acc:pa|phasereg[11] ; phase_acc:pa|phasereg[13]                                                                               ; clk          ; clk         ; 0.000        ; 0.063      ; 1.174      ;
; 0.954 ; phase_acc:pa|phasereg[4]  ; phase_acc:pa|phasereg[8]                                                                                ; clk          ; clk         ; 0.000        ; 0.063      ; 1.174      ;
; 0.955 ; phase_acc:pa|phasereg[9]  ; phase_acc:pa|phasereg[11]                                                                               ; clk          ; clk         ; 0.000        ; 0.063      ; 1.175      ;
; 0.955 ; phase_acc:pa|phasereg[7]  ; phase_acc:pa|phasereg[9]                                                                                ; clk          ; clk         ; 0.000        ; 0.063      ; 1.175      ;
; 0.957 ; phase_acc:pa|phasereg[9]  ; phase_acc:pa|phasereg[12]                                                                               ; clk          ; clk         ; 0.000        ; 0.063      ; 1.177      ;
; 0.957 ; phase_acc:pa|phasereg[7]  ; phase_acc:pa|phasereg[10]                                                                               ; clk          ; clk         ; 0.000        ; 0.063      ; 1.177      ;
; 0.970 ; phase_acc:pa|phasereg[6]  ; phase_acc:pa|phasereg[9]                                                                                ; clk          ; clk         ; 0.000        ; 0.063      ; 1.190      ;
; 0.972 ; phase_acc:pa|phasereg[6]  ; phase_acc:pa|phasereg[10]                                                                               ; clk          ; clk         ; 0.000        ; 0.063      ; 1.192      ;
; 0.973 ; phase_acc:pa|phasereg[10] ; phase_acc:pa|phasereg[13]                                                                               ; clk          ; clk         ; 0.000        ; 0.063      ; 1.193      ;
; 0.973 ; phase_acc:pa|phasereg[8]  ; phase_acc:pa|phasereg[11]                                                                               ; clk          ; clk         ; 0.000        ; 0.063      ; 1.193      ;
; 0.975 ; phase_acc:pa|phasereg[8]  ; phase_acc:pa|phasereg[12]                                                                               ; clk          ; clk         ; 0.000        ; 0.063      ; 1.195      ;
; 1.045 ; phase_acc:pa|phasereg[1]  ; phase_acc:pa|phasereg[5]                                                                                ; clk          ; clk         ; 0.000        ; 0.063      ; 1.265      ;
; 1.045 ; phase_acc:pa|phasereg[3]  ; phase_acc:pa|phasereg[7]                                                                                ; clk          ; clk         ; 0.000        ; 0.063      ; 1.265      ;
; 1.046 ; phase_acc:pa|phasereg[5]  ; phase_acc:pa|phasereg[9]                                                                                ; clk          ; clk         ; 0.000        ; 0.063      ; 1.266      ;
; 1.047 ; phase_acc:pa|phasereg[1]  ; phase_acc:pa|phasereg[6]                                                                                ; clk          ; clk         ; 0.000        ; 0.063      ; 1.267      ;
; 1.047 ; phase_acc:pa|phasereg[3]  ; phase_acc:pa|phasereg[8]                                                                                ; clk          ; clk         ; 0.000        ; 0.063      ; 1.267      ;
; 1.048 ; phase_acc:pa|phasereg[5]  ; phase_acc:pa|phasereg[10]                                                                               ; clk          ; clk         ; 0.000        ; 0.063      ; 1.268      ;
; 1.062 ; phase_acc:pa|phasereg[0]  ; phase_acc:pa|phasereg[5]                                                                                ; clk          ; clk         ; 0.000        ; 0.063      ; 1.282      ;
; 1.063 ; phase_acc:pa|phasereg[2]  ; phase_acc:pa|phasereg[7]                                                                                ; clk          ; clk         ; 0.000        ; 0.063      ; 1.283      ;
; 1.064 ; phase_acc:pa|phasereg[4]  ; phase_acc:pa|phasereg[9]                                                                                ; clk          ; clk         ; 0.000        ; 0.063      ; 1.284      ;
; 1.064 ; phase_acc:pa|phasereg[0]  ; phase_acc:pa|phasereg[6]                                                                                ; clk          ; clk         ; 0.000        ; 0.063      ; 1.284      ;
; 1.065 ; phase_acc:pa|phasereg[2]  ; phase_acc:pa|phasereg[8]                                                                                ; clk          ; clk         ; 0.000        ; 0.063      ; 1.285      ;
; 1.066 ; phase_acc:pa|phasereg[4]  ; phase_acc:pa|phasereg[10]                                                                               ; clk          ; clk         ; 0.000        ; 0.063      ; 1.286      ;
; 1.067 ; phase_acc:pa|phasereg[9]  ; phase_acc:pa|phasereg[13]                                                                               ; clk          ; clk         ; 0.000        ; 0.063      ; 1.287      ;
; 1.067 ; phase_acc:pa|phasereg[7]  ; phase_acc:pa|phasereg[11]                                                                               ; clk          ; clk         ; 0.000        ; 0.063      ; 1.287      ;
; 1.069 ; phase_acc:pa|phasereg[7]  ; phase_acc:pa|phasereg[12]                                                                               ; clk          ; clk         ; 0.000        ; 0.063      ; 1.289      ;
; 1.082 ; phase_acc:pa|phasereg[6]  ; phase_acc:pa|phasereg[11]                                                                               ; clk          ; clk         ; 0.000        ; 0.063      ; 1.302      ;
; 1.084 ; phase_acc:pa|phasereg[6]  ; phase_acc:pa|phasereg[12]                                                                               ; clk          ; clk         ; 0.000        ; 0.063      ; 1.304      ;
; 1.085 ; phase_acc:pa|phasereg[8]  ; phase_acc:pa|phasereg[13]                                                                               ; clk          ; clk         ; 0.000        ; 0.063      ; 1.305      ;
; 1.157 ; phase_acc:pa|phasereg[1]  ; phase_acc:pa|phasereg[7]                                                                                ; clk          ; clk         ; 0.000        ; 0.063      ; 1.377      ;
; 1.157 ; phase_acc:pa|phasereg[3]  ; phase_acc:pa|phasereg[9]                                                                                ; clk          ; clk         ; 0.000        ; 0.063      ; 1.377      ;
; 1.158 ; phase_acc:pa|phasereg[5]  ; phase_acc:pa|phasereg[11]                                                                               ; clk          ; clk         ; 0.000        ; 0.063      ; 1.378      ;
; 1.159 ; phase_acc:pa|phasereg[1]  ; phase_acc:pa|phasereg[8]                                                                                ; clk          ; clk         ; 0.000        ; 0.063      ; 1.379      ;
; 1.159 ; phase_acc:pa|phasereg[3]  ; phase_acc:pa|phasereg[10]                                                                               ; clk          ; clk         ; 0.000        ; 0.063      ; 1.379      ;
; 1.160 ; phase_acc:pa|phasereg[5]  ; phase_acc:pa|phasereg[12]                                                                               ; clk          ; clk         ; 0.000        ; 0.063      ; 1.380      ;
; 1.174 ; phase_acc:pa|phasereg[0]  ; phase_acc:pa|phasereg[7]                                                                                ; clk          ; clk         ; 0.000        ; 0.063      ; 1.394      ;
; 1.175 ; phase_acc:pa|phasereg[2]  ; phase_acc:pa|phasereg[9]                                                                                ; clk          ; clk         ; 0.000        ; 0.063      ; 1.395      ;
; 1.176 ; phase_acc:pa|phasereg[4]  ; phase_acc:pa|phasereg[11]                                                                               ; clk          ; clk         ; 0.000        ; 0.063      ; 1.396      ;
; 1.176 ; phase_acc:pa|phasereg[0]  ; phase_acc:pa|phasereg[8]                                                                                ; clk          ; clk         ; 0.000        ; 0.063      ; 1.396      ;
; 1.177 ; phase_acc:pa|phasereg[2]  ; phase_acc:pa|phasereg[10]                                                                               ; clk          ; clk         ; 0.000        ; 0.063      ; 1.397      ;
; 1.178 ; phase_acc:pa|phasereg[4]  ; phase_acc:pa|phasereg[12]                                                                               ; clk          ; clk         ; 0.000        ; 0.063      ; 1.398      ;
; 1.179 ; phase_acc:pa|phasereg[7]  ; phase_acc:pa|phasereg[13]                                                                               ; clk          ; clk         ; 0.000        ; 0.063      ; 1.399      ;
; 1.194 ; phase_acc:pa|phasereg[6]  ; phase_acc:pa|phasereg[13]                                                                               ; clk          ; clk         ; 0.000        ; 0.063      ; 1.414      ;
; 1.269 ; phase_acc:pa|phasereg[1]  ; phase_acc:pa|phasereg[9]                                                                                ; clk          ; clk         ; 0.000        ; 0.063      ; 1.489      ;
; 1.269 ; phase_acc:pa|phasereg[3]  ; phase_acc:pa|phasereg[11]                                                                               ; clk          ; clk         ; 0.000        ; 0.063      ; 1.489      ;
; 1.270 ; phase_acc:pa|phasereg[5]  ; phase_acc:pa|phasereg[13]                                                                               ; clk          ; clk         ; 0.000        ; 0.063      ; 1.490      ;
; 1.271 ; phase_acc:pa|phasereg[1]  ; phase_acc:pa|phasereg[10]                                                                               ; clk          ; clk         ; 0.000        ; 0.063      ; 1.491      ;
; 1.271 ; phase_acc:pa|phasereg[3]  ; phase_acc:pa|phasereg[12]                                                                               ; clk          ; clk         ; 0.000        ; 0.063      ; 1.491      ;
+-------+---------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                                                                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|q_a[0]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|q_a[1]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|q_a[2]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|q_a[3]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|q_a[4]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|q_a[5]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|q_a[6]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|q_a[7]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; phase_acc:pa|phasereg[0]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; phase_acc:pa|phasereg[10]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; phase_acc:pa|phasereg[11]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; phase_acc:pa|phasereg[12]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; phase_acc:pa|phasereg[13]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; phase_acc:pa|phasereg[1]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; phase_acc:pa|phasereg[2]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; phase_acc:pa|phasereg[3]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; phase_acc:pa|phasereg[4]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; phase_acc:pa|phasereg[5]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; phase_acc:pa|phasereg[6]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; phase_acc:pa|phasereg[7]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; phase_acc:pa|phasereg[8]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; phase_acc:pa|phasereg[9]                                                                                ;
; 0.061  ; 0.291        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.065  ; 0.295        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|q_a[0]                          ;
; 0.065  ; 0.295        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|q_a[1]                          ;
; 0.065  ; 0.295        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|q_a[2]                          ;
; 0.065  ; 0.295        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|q_a[3]                          ;
; 0.065  ; 0.295        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|q_a[4]                          ;
; 0.065  ; 0.295        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|q_a[5]                          ;
; 0.065  ; 0.295        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|q_a[6]                          ;
; 0.065  ; 0.295        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|q_a[7]                          ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:pa|phasereg[0]                                                                                ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:pa|phasereg[10]                                                                               ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:pa|phasereg[11]                                                                               ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:pa|phasereg[12]                                                                               ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:pa|phasereg[13]                                                                               ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:pa|phasereg[1]                                                                                ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:pa|phasereg[2]                                                                                ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:pa|phasereg[3]                                                                                ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:pa|phasereg[4]                                                                                ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:pa|phasereg[5]                                                                                ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:pa|phasereg[6]                                                                                ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:pa|phasereg[7]                                                                                ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:pa|phasereg[8]                                                                                ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:pa|phasereg[9]                                                                                ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; m|altsyncram_component|auto_generated|ram_block1a0|clk0                                                 ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pa|phasereg[0]|clk                                                                                      ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pa|phasereg[10]|clk                                                                                     ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pa|phasereg[11]|clk                                                                                     ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pa|phasereg[12]|clk                                                                                     ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pa|phasereg[13]|clk                                                                                     ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pa|phasereg[1]|clk                                                                                      ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pa|phasereg[2]|clk                                                                                      ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pa|phasereg[3]|clk                                                                                      ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pa|phasereg[4]|clk                                                                                      ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pa|phasereg[5]|clk                                                                                      ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pa|phasereg[6]|clk                                                                                      ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pa|phasereg[7]|clk                                                                                      ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pa|phasereg[8]|clk                                                                                      ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pa|phasereg[9]|clk                                                                                      ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                                                             ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                                               ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                                 ;
; 0.431  ; 0.647        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; phase_acc:pa|phasereg[0]                                                                                ;
; 0.431  ; 0.647        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; phase_acc:pa|phasereg[10]                                                                               ;
; 0.431  ; 0.647        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; phase_acc:pa|phasereg[11]                                                                               ;
; 0.431  ; 0.647        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; phase_acc:pa|phasereg[12]                                                                               ;
; 0.431  ; 0.647        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; phase_acc:pa|phasereg[13]                                                                               ;
; 0.431  ; 0.647        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; phase_acc:pa|phasereg[1]                                                                                ;
; 0.431  ; 0.647        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; phase_acc:pa|phasereg[2]                                                                                ;
; 0.431  ; 0.647        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; phase_acc:pa|phasereg[3]                                                                                ;
; 0.431  ; 0.647        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; phase_acc:pa|phasereg[4]                                                                                ;
; 0.431  ; 0.647        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; phase_acc:pa|phasereg[5]                                                                                ;
; 0.431  ; 0.647        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; phase_acc:pa|phasereg[6]                                                                                ;
; 0.431  ; 0.647        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; phase_acc:pa|phasereg[7]                                                                                ;
; 0.431  ; 0.647        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; phase_acc:pa|phasereg[8]                                                                                ;
; 0.431  ; 0.647        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; phase_acc:pa|phasereg[9]                                                                                ;
; 0.461  ; 0.691        ; 0.230          ; High Pulse Width ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|q_a[0]                          ;
; 0.461  ; 0.691        ; 0.230          ; High Pulse Width ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|q_a[1]                          ;
; 0.461  ; 0.691        ; 0.230          ; High Pulse Width ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|q_a[2]                          ;
; 0.461  ; 0.691        ; 0.230          ; High Pulse Width ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|q_a[3]                          ;
; 0.461  ; 0.691        ; 0.230          ; High Pulse Width ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|q_a[4]                          ;
; 0.461  ; 0.691        ; 0.230          ; High Pulse Width ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|q_a[5]                          ;
; 0.461  ; 0.691        ; 0.230          ; High Pulse Width ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|q_a[6]                          ;
; 0.461  ; 0.691        ; 0.230          ; High Pulse Width ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|q_a[7]                          ;
; 0.465  ; 0.695        ; 0.230          ; High Pulse Width ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                                                             ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                                               ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                                 ;
; 0.665  ; 0.665        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                                                                             ;
; 0.670  ; 0.670        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; m|altsyncram_component|auto_generated|ram_block1a0|clk0                                                 ;
; 0.671  ; 0.671        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; pa|phasereg[0]|clk                                                                                      ;
; 0.671  ; 0.671        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; pa|phasereg[10]|clk                                                                                     ;
; 0.671  ; 0.671        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; pa|phasereg[11]|clk                                                                                     ;
; 0.671  ; 0.671        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; pa|phasereg[12]|clk                                                                                     ;
; 0.671  ; 0.671        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; pa|phasereg[13]|clk                                                                                     ;
; 0.671  ; 0.671        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; pa|phasereg[1]|clk                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; phinc[*]  ; clk        ; 3.488 ; 3.847 ; Rise       ; clk             ;
;  phinc[0] ; clk        ; 3.488 ; 3.748 ; Rise       ; clk             ;
;  phinc[1] ; clk        ; 2.812 ; 3.314 ; Rise       ; clk             ;
;  phinc[2] ; clk        ; 3.349 ; 3.615 ; Rise       ; clk             ;
;  phinc[3] ; clk        ; 3.286 ; 3.847 ; Rise       ; clk             ;
;  phinc[4] ; clk        ; 2.768 ; 3.039 ; Rise       ; clk             ;
;  phinc[5] ; clk        ; 3.342 ; 3.838 ; Rise       ; clk             ;
;  phinc[6] ; clk        ; 2.650 ; 2.912 ; Rise       ; clk             ;
;  phinc[7] ; clk        ; 3.000 ; 3.473 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; phinc[*]  ; clk        ; -1.331 ; -1.764 ; Rise       ; clk             ;
;  phinc[0] ; clk        ; -1.852 ; -2.250 ; Rise       ; clk             ;
;  phinc[1] ; clk        ; -1.331 ; -1.764 ; Rise       ; clk             ;
;  phinc[2] ; clk        ; -1.814 ; -2.233 ; Rise       ; clk             ;
;  phinc[3] ; clk        ; -1.899 ; -2.377 ; Rise       ; clk             ;
;  phinc[4] ; clk        ; -1.368 ; -1.791 ; Rise       ; clk             ;
;  phinc[5] ; clk        ; -2.065 ; -2.480 ; Rise       ; clk             ;
;  phinc[6] ; clk        ; -1.365 ; -1.777 ; Rise       ; clk             ;
;  phinc[7] ; clk        ; -1.846 ; -2.252 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; q[*]      ; clk        ; 7.485 ; 7.491 ; Rise       ; clk             ;
;  q[0]     ; clk        ; 6.183 ; 6.179 ; Rise       ; clk             ;
;  q[1]     ; clk        ; 6.325 ; 6.285 ; Rise       ; clk             ;
;  q[2]     ; clk        ; 5.750 ; 5.704 ; Rise       ; clk             ;
;  q[3]     ; clk        ; 6.314 ; 6.245 ; Rise       ; clk             ;
;  q[4]     ; clk        ; 6.472 ; 6.423 ; Rise       ; clk             ;
;  q[5]     ; clk        ; 7.485 ; 7.491 ; Rise       ; clk             ;
;  q[6]     ; clk        ; 6.334 ; 6.256 ; Rise       ; clk             ;
;  q[7]     ; clk        ; 5.907 ; 5.849 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; q[*]      ; clk        ; 5.582 ; 5.536 ; Rise       ; clk             ;
;  q[0]     ; clk        ; 5.998 ; 5.991 ; Rise       ; clk             ;
;  q[1]     ; clk        ; 6.134 ; 6.093 ; Rise       ; clk             ;
;  q[2]     ; clk        ; 5.582 ; 5.536 ; Rise       ; clk             ;
;  q[3]     ; clk        ; 6.123 ; 6.055 ; Rise       ; clk             ;
;  q[4]     ; clk        ; 6.275 ; 6.226 ; Rise       ; clk             ;
;  q[5]     ; clk        ; 7.299 ; 7.306 ; Rise       ; clk             ;
;  q[6]     ; clk        ; 6.142 ; 6.066 ; Rise       ; clk             ;
;  q[7]     ; clk        ; 5.733 ; 5.675 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 402.58 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.484 ; -19.954           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.304 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -36.566                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                                                                ;
+--------+---------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                               ; To Node                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.484 ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|ram_block1a0~porta_address_reg0 ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|q_a[7]                          ; clk          ; clk         ; 1.000        ; -0.069     ; 2.353      ;
; -1.484 ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|ram_block1a0~porta_address_reg0 ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|q_a[6]                          ; clk          ; clk         ; 1.000        ; -0.069     ; 2.353      ;
; -1.484 ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|ram_block1a0~porta_address_reg0 ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|q_a[5]                          ; clk          ; clk         ; 1.000        ; -0.069     ; 2.353      ;
; -1.484 ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|ram_block1a0~porta_address_reg0 ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|q_a[4]                          ; clk          ; clk         ; 1.000        ; -0.069     ; 2.353      ;
; -1.484 ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|ram_block1a0~porta_address_reg0 ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|q_a[3]                          ; clk          ; clk         ; 1.000        ; -0.069     ; 2.353      ;
; -1.484 ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|ram_block1a0~porta_address_reg0 ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|q_a[2]                          ; clk          ; clk         ; 1.000        ; -0.069     ; 2.353      ;
; -1.484 ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|ram_block1a0~porta_address_reg0 ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|q_a[1]                          ; clk          ; clk         ; 1.000        ; -0.069     ; 2.353      ;
; -1.484 ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|ram_block1a0~porta_address_reg0 ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|q_a[0]                          ; clk          ; clk         ; 1.000        ; -0.069     ; 2.353      ;
; -0.889 ; phase_acc:pa|phasereg[0]                                                                                ; phase_acc:pa|phasereg[13]                                                                               ; clk          ; clk         ; 1.000        ; -0.056     ; 1.828      ;
; -0.889 ; phase_acc:pa|phasereg[1]                                                                                ; phase_acc:pa|phasereg[12]                                                                               ; clk          ; clk         ; 1.000        ; -0.056     ; 1.828      ;
; -0.871 ; phase_acc:pa|phasereg[1]                                                                                ; phase_acc:pa|phasereg[13]                                                                               ; clk          ; clk         ; 1.000        ; -0.056     ; 1.810      ;
; -0.819 ; phase_acc:pa|phasereg[0]                                                                                ; phase_acc:pa|phasereg[12]                                                                               ; clk          ; clk         ; 1.000        ; -0.056     ; 1.758      ;
; -0.790 ; phase_acc:pa|phasereg[2]                                                                                ; phase_acc:pa|phasereg[13]                                                                               ; clk          ; clk         ; 1.000        ; -0.056     ; 1.729      ;
; -0.789 ; phase_acc:pa|phasereg[0]                                                                                ; phase_acc:pa|phasereg[11]                                                                               ; clk          ; clk         ; 1.000        ; -0.056     ; 1.728      ;
; -0.789 ; phase_acc:pa|phasereg[1]                                                                                ; phase_acc:pa|phasereg[10]                                                                               ; clk          ; clk         ; 1.000        ; -0.056     ; 1.728      ;
; -0.786 ; phase_acc:pa|phasereg[3]                                                                                ; phase_acc:pa|phasereg[12]                                                                               ; clk          ; clk         ; 1.000        ; -0.056     ; 1.725      ;
; -0.771 ; phase_acc:pa|phasereg[1]                                                                                ; phase_acc:pa|phasereg[11]                                                                               ; clk          ; clk         ; 1.000        ; -0.056     ; 1.710      ;
; -0.768 ; phase_acc:pa|phasereg[3]                                                                                ; phase_acc:pa|phasereg[13]                                                                               ; clk          ; clk         ; 1.000        ; -0.056     ; 1.707      ;
; -0.720 ; phase_acc:pa|phasereg[2]                                                                                ; phase_acc:pa|phasereg[12]                                                                               ; clk          ; clk         ; 1.000        ; -0.056     ; 1.659      ;
; -0.719 ; phase_acc:pa|phasereg[0]                                                                                ; phase_acc:pa|phasereg[10]                                                                               ; clk          ; clk         ; 1.000        ; -0.056     ; 1.658      ;
; -0.692 ; phase_acc:pa|phasereg[4]                                                                                ; phase_acc:pa|phasereg[13]                                                                               ; clk          ; clk         ; 1.000        ; -0.056     ; 1.631      ;
; -0.690 ; phase_acc:pa|phasereg[2]                                                                                ; phase_acc:pa|phasereg[11]                                                                               ; clk          ; clk         ; 1.000        ; -0.056     ; 1.629      ;
; -0.689 ; phase_acc:pa|phasereg[0]                                                                                ; phase_acc:pa|phasereg[9]                                                                                ; clk          ; clk         ; 1.000        ; -0.056     ; 1.628      ;
; -0.689 ; phase_acc:pa|phasereg[1]                                                                                ; phase_acc:pa|phasereg[8]                                                                                ; clk          ; clk         ; 1.000        ; -0.056     ; 1.628      ;
; -0.689 ; phase_acc:pa|phasereg[5]                                                                                ; phase_acc:pa|phasereg[12]                                                                               ; clk          ; clk         ; 1.000        ; -0.056     ; 1.628      ;
; -0.686 ; phase_acc:pa|phasereg[3]                                                                                ; phase_acc:pa|phasereg[10]                                                                               ; clk          ; clk         ; 1.000        ; -0.056     ; 1.625      ;
; -0.671 ; phase_acc:pa|phasereg[5]                                                                                ; phase_acc:pa|phasereg[13]                                                                               ; clk          ; clk         ; 1.000        ; -0.056     ; 1.610      ;
; -0.671 ; phase_acc:pa|phasereg[1]                                                                                ; phase_acc:pa|phasereg[9]                                                                                ; clk          ; clk         ; 1.000        ; -0.056     ; 1.610      ;
; -0.668 ; phase_acc:pa|phasereg[3]                                                                                ; phase_acc:pa|phasereg[11]                                                                               ; clk          ; clk         ; 1.000        ; -0.056     ; 1.607      ;
; -0.621 ; phase_acc:pa|phasereg[4]                                                                                ; phase_acc:pa|phasereg[12]                                                                               ; clk          ; clk         ; 1.000        ; -0.056     ; 1.560      ;
; -0.620 ; phase_acc:pa|phasereg[2]                                                                                ; phase_acc:pa|phasereg[10]                                                                               ; clk          ; clk         ; 1.000        ; -0.056     ; 1.559      ;
; -0.619 ; phase_acc:pa|phasereg[0]                                                                                ; phase_acc:pa|phasereg[8]                                                                                ; clk          ; clk         ; 1.000        ; -0.056     ; 1.558      ;
; -0.611 ; phase_acc:pa|phasereg[7]                                                                                ; phase_acc:pa|phasereg[12]                                                                               ; clk          ; clk         ; 1.000        ; -0.056     ; 1.550      ;
; -0.607 ; phase_acc:pa|phasereg[6]                                                                                ; phase_acc:pa|phasereg[13]                                                                               ; clk          ; clk         ; 1.000        ; -0.056     ; 1.546      ;
; -0.593 ; phase_acc:pa|phasereg[7]                                                                                ; phase_acc:pa|phasereg[13]                                                                               ; clk          ; clk         ; 1.000        ; -0.056     ; 1.532      ;
; -0.592 ; phase_acc:pa|phasereg[4]                                                                                ; phase_acc:pa|phasereg[11]                                                                               ; clk          ; clk         ; 1.000        ; -0.056     ; 1.531      ;
; -0.590 ; phase_acc:pa|phasereg[2]                                                                                ; phase_acc:pa|phasereg[9]                                                                                ; clk          ; clk         ; 1.000        ; -0.056     ; 1.529      ;
; -0.589 ; phase_acc:pa|phasereg[0]                                                                                ; phase_acc:pa|phasereg[7]                                                                                ; clk          ; clk         ; 1.000        ; -0.056     ; 1.528      ;
; -0.589 ; phase_acc:pa|phasereg[1]                                                                                ; phase_acc:pa|phasereg[6]                                                                                ; clk          ; clk         ; 1.000        ; -0.056     ; 1.528      ;
; -0.589 ; phase_acc:pa|phasereg[5]                                                                                ; phase_acc:pa|phasereg[10]                                                                               ; clk          ; clk         ; 1.000        ; -0.056     ; 1.528      ;
; -0.586 ; phase_acc:pa|phasereg[3]                                                                                ; phase_acc:pa|phasereg[8]                                                                                ; clk          ; clk         ; 1.000        ; -0.056     ; 1.525      ;
; -0.571 ; phase_acc:pa|phasereg[5]                                                                                ; phase_acc:pa|phasereg[11]                                                                               ; clk          ; clk         ; 1.000        ; -0.056     ; 1.510      ;
; -0.571 ; phase_acc:pa|phasereg[1]                                                                                ; phase_acc:pa|phasereg[7]                                                                                ; clk          ; clk         ; 1.000        ; -0.056     ; 1.510      ;
; -0.568 ; phase_acc:pa|phasereg[3]                                                                                ; phase_acc:pa|phasereg[9]                                                                                ; clk          ; clk         ; 1.000        ; -0.056     ; 1.507      ;
; -0.545 ; phase_acc:pa|phasereg[6]                                                                                ; phase_acc:pa|phasereg[12]                                                                               ; clk          ; clk         ; 1.000        ; -0.056     ; 1.484      ;
; -0.521 ; phase_acc:pa|phasereg[4]                                                                                ; phase_acc:pa|phasereg[10]                                                                               ; clk          ; clk         ; 1.000        ; -0.056     ; 1.460      ;
; -0.520 ; phase_acc:pa|phasereg[2]                                                                                ; phase_acc:pa|phasereg[8]                                                                                ; clk          ; clk         ; 1.000        ; -0.056     ; 1.459      ;
; -0.519 ; phase_acc:pa|phasereg[0]                                                                                ; phase_acc:pa|phasereg[6]                                                                                ; clk          ; clk         ; 1.000        ; -0.056     ; 1.458      ;
; -0.511 ; phase_acc:pa|phasereg[8]                                                                                ; phase_acc:pa|phasereg[13]                                                                               ; clk          ; clk         ; 1.000        ; -0.056     ; 1.450      ;
; -0.511 ; phase_acc:pa|phasereg[9]                                                                                ; phase_acc:pa|phasereg[12]                                                                               ; clk          ; clk         ; 1.000        ; -0.056     ; 1.450      ;
; -0.511 ; phase_acc:pa|phasereg[7]                                                                                ; phase_acc:pa|phasereg[10]                                                                               ; clk          ; clk         ; 1.000        ; -0.056     ; 1.450      ;
; -0.507 ; phase_acc:pa|phasereg[6]                                                                                ; phase_acc:pa|phasereg[11]                                                                               ; clk          ; clk         ; 1.000        ; -0.056     ; 1.446      ;
; -0.493 ; phase_acc:pa|phasereg[9]                                                                                ; phase_acc:pa|phasereg[13]                                                                               ; clk          ; clk         ; 1.000        ; -0.056     ; 1.432      ;
; -0.493 ; phase_acc:pa|phasereg[7]                                                                                ; phase_acc:pa|phasereg[11]                                                                               ; clk          ; clk         ; 1.000        ; -0.056     ; 1.432      ;
; -0.492 ; phase_acc:pa|phasereg[4]                                                                                ; phase_acc:pa|phasereg[9]                                                                                ; clk          ; clk         ; 1.000        ; -0.056     ; 1.431      ;
; -0.490 ; phase_acc:pa|phasereg[2]                                                                                ; phase_acc:pa|phasereg[7]                                                                                ; clk          ; clk         ; 1.000        ; -0.056     ; 1.429      ;
; -0.489 ; phase_acc:pa|phasereg[0]                                                                                ; phase_acc:pa|phasereg[5]                                                                                ; clk          ; clk         ; 1.000        ; -0.056     ; 1.428      ;
; -0.489 ; phase_acc:pa|phasereg[1]                                                                                ; phase_acc:pa|phasereg[4]                                                                                ; clk          ; clk         ; 1.000        ; -0.056     ; 1.428      ;
; -0.489 ; phase_acc:pa|phasereg[5]                                                                                ; phase_acc:pa|phasereg[8]                                                                                ; clk          ; clk         ; 1.000        ; -0.056     ; 1.428      ;
; -0.486 ; phase_acc:pa|phasereg[3]                                                                                ; phase_acc:pa|phasereg[6]                                                                                ; clk          ; clk         ; 1.000        ; -0.056     ; 1.425      ;
; -0.471 ; phase_acc:pa|phasereg[5]                                                                                ; phase_acc:pa|phasereg[9]                                                                                ; clk          ; clk         ; 1.000        ; -0.056     ; 1.410      ;
; -0.471 ; phase_acc:pa|phasereg[1]                                                                                ; phase_acc:pa|phasereg[5]                                                                                ; clk          ; clk         ; 1.000        ; -0.056     ; 1.410      ;
; -0.468 ; phase_acc:pa|phasereg[3]                                                                                ; phase_acc:pa|phasereg[7]                                                                                ; clk          ; clk         ; 1.000        ; -0.056     ; 1.407      ;
; -0.445 ; phase_acc:pa|phasereg[6]                                                                                ; phase_acc:pa|phasereg[10]                                                                               ; clk          ; clk         ; 1.000        ; -0.056     ; 1.384      ;
; -0.441 ; phase_acc:pa|phasereg[8]                                                                                ; phase_acc:pa|phasereg[12]                                                                               ; clk          ; clk         ; 1.000        ; -0.056     ; 1.380      ;
; -0.421 ; phase_acc:pa|phasereg[4]                                                                                ; phase_acc:pa|phasereg[8]                                                                                ; clk          ; clk         ; 1.000        ; -0.056     ; 1.360      ;
; -0.420 ; phase_acc:pa|phasereg[2]                                                                                ; phase_acc:pa|phasereg[6]                                                                                ; clk          ; clk         ; 1.000        ; -0.056     ; 1.359      ;
; -0.419 ; phase_acc:pa|phasereg[0]                                                                                ; phase_acc:pa|phasereg[4]                                                                                ; clk          ; clk         ; 1.000        ; -0.056     ; 1.358      ;
; -0.411 ; phase_acc:pa|phasereg[10]                                                                               ; phase_acc:pa|phasereg[13]                                                                               ; clk          ; clk         ; 1.000        ; -0.056     ; 1.350      ;
; -0.411 ; phase_acc:pa|phasereg[8]                                                                                ; phase_acc:pa|phasereg[11]                                                                               ; clk          ; clk         ; 1.000        ; -0.056     ; 1.350      ;
; -0.411 ; phase_acc:pa|phasereg[9]                                                                                ; phase_acc:pa|phasereg[10]                                                                               ; clk          ; clk         ; 1.000        ; -0.056     ; 1.350      ;
; -0.411 ; phase_acc:pa|phasereg[7]                                                                                ; phase_acc:pa|phasereg[8]                                                                                ; clk          ; clk         ; 1.000        ; -0.056     ; 1.350      ;
; -0.407 ; phase_acc:pa|phasereg[6]                                                                                ; phase_acc:pa|phasereg[9]                                                                                ; clk          ; clk         ; 1.000        ; -0.056     ; 1.346      ;
; -0.406 ; phase_acc:pa|phasereg[11]                                                                               ; phase_acc:pa|phasereg[12]                                                                               ; clk          ; clk         ; 1.000        ; -0.056     ; 1.345      ;
; -0.393 ; phase_acc:pa|phasereg[9]                                                                                ; phase_acc:pa|phasereg[11]                                                                               ; clk          ; clk         ; 1.000        ; -0.056     ; 1.332      ;
; -0.393 ; phase_acc:pa|phasereg[7]                                                                                ; phase_acc:pa|phasereg[9]                                                                                ; clk          ; clk         ; 1.000        ; -0.056     ; 1.332      ;
; -0.392 ; phase_acc:pa|phasereg[4]                                                                                ; phase_acc:pa|phasereg[7]                                                                                ; clk          ; clk         ; 1.000        ; -0.056     ; 1.331      ;
; -0.390 ; phase_acc:pa|phasereg[2]                                                                                ; phase_acc:pa|phasereg[5]                                                                                ; clk          ; clk         ; 1.000        ; -0.056     ; 1.329      ;
; -0.389 ; phase_acc:pa|phasereg[0]                                                                                ; phase_acc:pa|phasereg[3]                                                                                ; clk          ; clk         ; 1.000        ; -0.056     ; 1.328      ;
; -0.389 ; phase_acc:pa|phasereg[1]                                                                                ; phase_acc:pa|phasereg[2]                                                                                ; clk          ; clk         ; 1.000        ; -0.056     ; 1.328      ;
; -0.389 ; phase_acc:pa|phasereg[5]                                                                                ; phase_acc:pa|phasereg[6]                                                                                ; clk          ; clk         ; 1.000        ; -0.056     ; 1.328      ;
; -0.388 ; phase_acc:pa|phasereg[11]                                                                               ; phase_acc:pa|phasereg[13]                                                                               ; clk          ; clk         ; 1.000        ; -0.056     ; 1.327      ;
; -0.386 ; phase_acc:pa|phasereg[3]                                                                                ; phase_acc:pa|phasereg[4]                                                                                ; clk          ; clk         ; 1.000        ; -0.056     ; 1.325      ;
; -0.371 ; phase_acc:pa|phasereg[5]                                                                                ; phase_acc:pa|phasereg[7]                                                                                ; clk          ; clk         ; 1.000        ; -0.056     ; 1.310      ;
; -0.371 ; phase_acc:pa|phasereg[1]                                                                                ; phase_acc:pa|phasereg[3]                                                                                ; clk          ; clk         ; 1.000        ; -0.056     ; 1.310      ;
; -0.368 ; phase_acc:pa|phasereg[3]                                                                                ; phase_acc:pa|phasereg[5]                                                                                ; clk          ; clk         ; 1.000        ; -0.056     ; 1.307      ;
; -0.345 ; phase_acc:pa|phasereg[6]                                                                                ; phase_acc:pa|phasereg[8]                                                                                ; clk          ; clk         ; 1.000        ; -0.056     ; 1.284      ;
; -0.342 ; phase_acc:pa|phasereg[10]                                                                               ; phase_acc:pa|phasereg[12]                                                                               ; clk          ; clk         ; 1.000        ; -0.056     ; 1.281      ;
; -0.341 ; phase_acc:pa|phasereg[8]                                                                                ; phase_acc:pa|phasereg[10]                                                                               ; clk          ; clk         ; 1.000        ; -0.056     ; 1.280      ;
; -0.321 ; phase_acc:pa|phasereg[4]                                                                                ; phase_acc:pa|phasereg[6]                                                                                ; clk          ; clk         ; 1.000        ; -0.056     ; 1.260      ;
; -0.320 ; phase_acc:pa|phasereg[2]                                                                                ; phase_acc:pa|phasereg[4]                                                                                ; clk          ; clk         ; 1.000        ; -0.056     ; 1.259      ;
; -0.319 ; phase_acc:pa|phasereg[0]                                                                                ; phase_acc:pa|phasereg[2]                                                                                ; clk          ; clk         ; 1.000        ; -0.056     ; 1.258      ;
; -0.311 ; phase_acc:pa|phasereg[10]                                                                               ; phase_acc:pa|phasereg[11]                                                                               ; clk          ; clk         ; 1.000        ; -0.056     ; 1.250      ;
; -0.311 ; phase_acc:pa|phasereg[8]                                                                                ; phase_acc:pa|phasereg[9]                                                                                ; clk          ; clk         ; 1.000        ; -0.056     ; 1.250      ;
; -0.310 ; phase_acc:pa|phasereg[12]                                                                               ; phase_acc:pa|phasereg[13]                                                                               ; clk          ; clk         ; 1.000        ; -0.056     ; 1.249      ;
; -0.307 ; phase_acc:pa|phasereg[6]                                                                                ; phase_acc:pa|phasereg[7]                                                                                ; clk          ; clk         ; 1.000        ; -0.056     ; 1.246      ;
; -0.292 ; phase_acc:pa|phasereg[4]                                                                                ; phase_acc:pa|phasereg[5]                                                                                ; clk          ; clk         ; 1.000        ; -0.056     ; 1.231      ;
; -0.290 ; phase_acc:pa|phasereg[2]                                                                                ; phase_acc:pa|phasereg[3]                                                                                ; clk          ; clk         ; 1.000        ; -0.056     ; 1.229      ;
; -0.289 ; phase_acc:pa|phasereg[0]                                                                                ; phase_acc:pa|phasereg[1]                                                                                ; clk          ; clk         ; 1.000        ; -0.056     ; 1.228      ;
; -0.125 ; phase_acc:pa|phasereg[7]                                                                                ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.222      ; 1.367      ;
+--------+---------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                  ;
+-------+---------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.304 ; phase_acc:pa|phasereg[13] ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.340      ; 0.813      ;
; 0.314 ; phase_acc:pa|phasereg[6]  ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.340      ; 0.823      ;
; 0.314 ; phase_acc:pa|phasereg[11] ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.340      ; 0.823      ;
; 0.316 ; phase_acc:pa|phasereg[10] ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.340      ; 0.825      ;
; 0.341 ; phase_acc:pa|phasereg[12] ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.340      ; 0.850      ;
; 0.493 ; phase_acc:pa|phasereg[3]  ; phase_acc:pa|phasereg[3]                                                                                ; clk          ; clk         ; 0.000        ; 0.056      ; 0.693      ;
; 0.494 ; phase_acc:pa|phasereg[5]  ; phase_acc:pa|phasereg[5]                                                                                ; clk          ; clk         ; 0.000        ; 0.056      ; 0.694      ;
; 0.494 ; phase_acc:pa|phasereg[2]  ; phase_acc:pa|phasereg[2]                                                                                ; clk          ; clk         ; 0.000        ; 0.056      ; 0.694      ;
; 0.496 ; phase_acc:pa|phasereg[4]  ; phase_acc:pa|phasereg[4]                                                                                ; clk          ; clk         ; 0.000        ; 0.056      ; 0.696      ;
; 0.496 ; phase_acc:pa|phasereg[1]  ; phase_acc:pa|phasereg[1]                                                                                ; clk          ; clk         ; 0.000        ; 0.056      ; 0.696      ;
; 0.505 ; phase_acc:pa|phasereg[0]  ; phase_acc:pa|phasereg[0]                                                                                ; clk          ; clk         ; 0.000        ; 0.056      ; 0.705      ;
; 0.511 ; phase_acc:pa|phasereg[13] ; phase_acc:pa|phasereg[13]                                                                               ; clk          ; clk         ; 0.000        ; 0.056      ; 0.711      ;
; 0.511 ; phase_acc:pa|phasereg[11] ; phase_acc:pa|phasereg[11]                                                                               ; clk          ; clk         ; 0.000        ; 0.056      ; 0.711      ;
; 0.511 ; phase_acc:pa|phasereg[6]  ; phase_acc:pa|phasereg[6]                                                                                ; clk          ; clk         ; 0.000        ; 0.056      ; 0.711      ;
; 0.514 ; phase_acc:pa|phasereg[9]  ; phase_acc:pa|phasereg[9]                                                                                ; clk          ; clk         ; 0.000        ; 0.056      ; 0.714      ;
; 0.515 ; phase_acc:pa|phasereg[12] ; phase_acc:pa|phasereg[12]                                                                               ; clk          ; clk         ; 0.000        ; 0.056      ; 0.715      ;
; 0.516 ; phase_acc:pa|phasereg[10] ; phase_acc:pa|phasereg[10]                                                                               ; clk          ; clk         ; 0.000        ; 0.056      ; 0.716      ;
; 0.516 ; phase_acc:pa|phasereg[8]  ; phase_acc:pa|phasereg[8]                                                                                ; clk          ; clk         ; 0.000        ; 0.056      ; 0.716      ;
; 0.516 ; phase_acc:pa|phasereg[7]  ; phase_acc:pa|phasereg[7]                                                                                ; clk          ; clk         ; 0.000        ; 0.056      ; 0.716      ;
; 0.590 ; phase_acc:pa|phasereg[8]  ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.340      ; 1.099      ;
; 0.736 ; phase_acc:pa|phasereg[3]  ; phase_acc:pa|phasereg[4]                                                                                ; clk          ; clk         ; 0.000        ; 0.056      ; 0.936      ;
; 0.737 ; phase_acc:pa|phasereg[5]  ; phase_acc:pa|phasereg[6]                                                                                ; clk          ; clk         ; 0.000        ; 0.056      ; 0.937      ;
; 0.739 ; phase_acc:pa|phasereg[1]  ; phase_acc:pa|phasereg[2]                                                                                ; clk          ; clk         ; 0.000        ; 0.056      ; 0.939      ;
; 0.744 ; phase_acc:pa|phasereg[0]  ; phase_acc:pa|phasereg[1]                                                                                ; clk          ; clk         ; 0.000        ; 0.056      ; 0.944      ;
; 0.745 ; phase_acc:pa|phasereg[2]  ; phase_acc:pa|phasereg[3]                                                                                ; clk          ; clk         ; 0.000        ; 0.056      ; 0.945      ;
; 0.747 ; phase_acc:pa|phasereg[4]  ; phase_acc:pa|phasereg[5]                                                                                ; clk          ; clk         ; 0.000        ; 0.056      ; 0.947      ;
; 0.751 ; phase_acc:pa|phasereg[0]  ; phase_acc:pa|phasereg[2]                                                                                ; clk          ; clk         ; 0.000        ; 0.056      ; 0.951      ;
; 0.752 ; phase_acc:pa|phasereg[2]  ; phase_acc:pa|phasereg[4]                                                                                ; clk          ; clk         ; 0.000        ; 0.056      ; 0.952      ;
; 0.754 ; phase_acc:pa|phasereg[4]  ; phase_acc:pa|phasereg[6]                                                                                ; clk          ; clk         ; 0.000        ; 0.056      ; 0.954      ;
; 0.755 ; phase_acc:pa|phasereg[11] ; phase_acc:pa|phasereg[12]                                                                               ; clk          ; clk         ; 0.000        ; 0.056      ; 0.955      ;
; 0.759 ; phase_acc:pa|phasereg[9]  ; phase_acc:pa|phasereg[10]                                                                               ; clk          ; clk         ; 0.000        ; 0.056      ; 0.959      ;
; 0.759 ; phase_acc:pa|phasereg[7]  ; phase_acc:pa|phasereg[8]                                                                                ; clk          ; clk         ; 0.000        ; 0.056      ; 0.959      ;
; 0.761 ; phase_acc:pa|phasereg[6]  ; phase_acc:pa|phasereg[7]                                                                                ; clk          ; clk         ; 0.000        ; 0.056      ; 0.961      ;
; 0.764 ; phase_acc:pa|phasereg[12] ; phase_acc:pa|phasereg[13]                                                                               ; clk          ; clk         ; 0.000        ; 0.056      ; 0.964      ;
; 0.765 ; phase_acc:pa|phasereg[10] ; phase_acc:pa|phasereg[11]                                                                               ; clk          ; clk         ; 0.000        ; 0.056      ; 0.965      ;
; 0.765 ; phase_acc:pa|phasereg[8]  ; phase_acc:pa|phasereg[9]                                                                                ; clk          ; clk         ; 0.000        ; 0.056      ; 0.965      ;
; 0.767 ; phase_acc:pa|phasereg[9]  ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.340      ; 1.276      ;
; 0.768 ; phase_acc:pa|phasereg[6]  ; phase_acc:pa|phasereg[8]                                                                                ; clk          ; clk         ; 0.000        ; 0.056      ; 0.968      ;
; 0.772 ; phase_acc:pa|phasereg[10] ; phase_acc:pa|phasereg[12]                                                                               ; clk          ; clk         ; 0.000        ; 0.056      ; 0.972      ;
; 0.772 ; phase_acc:pa|phasereg[8]  ; phase_acc:pa|phasereg[10]                                                                               ; clk          ; clk         ; 0.000        ; 0.056      ; 0.972      ;
; 0.808 ; phase_acc:pa|phasereg[7]  ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.340      ; 1.317      ;
; 0.825 ; phase_acc:pa|phasereg[3]  ; phase_acc:pa|phasereg[5]                                                                                ; clk          ; clk         ; 0.000        ; 0.056      ; 1.025      ;
; 0.826 ; phase_acc:pa|phasereg[5]  ; phase_acc:pa|phasereg[7]                                                                                ; clk          ; clk         ; 0.000        ; 0.056      ; 1.026      ;
; 0.828 ; phase_acc:pa|phasereg[1]  ; phase_acc:pa|phasereg[3]                                                                                ; clk          ; clk         ; 0.000        ; 0.056      ; 1.028      ;
; 0.832 ; phase_acc:pa|phasereg[3]  ; phase_acc:pa|phasereg[6]                                                                                ; clk          ; clk         ; 0.000        ; 0.056      ; 1.032      ;
; 0.833 ; phase_acc:pa|phasereg[5]  ; phase_acc:pa|phasereg[8]                                                                                ; clk          ; clk         ; 0.000        ; 0.056      ; 1.033      ;
; 0.835 ; phase_acc:pa|phasereg[1]  ; phase_acc:pa|phasereg[4]                                                                                ; clk          ; clk         ; 0.000        ; 0.056      ; 1.035      ;
; 0.840 ; phase_acc:pa|phasereg[0]  ; phase_acc:pa|phasereg[3]                                                                                ; clk          ; clk         ; 0.000        ; 0.056      ; 1.040      ;
; 0.841 ; phase_acc:pa|phasereg[2]  ; phase_acc:pa|phasereg[5]                                                                                ; clk          ; clk         ; 0.000        ; 0.056      ; 1.041      ;
; 0.843 ; phase_acc:pa|phasereg[4]  ; phase_acc:pa|phasereg[7]                                                                                ; clk          ; clk         ; 0.000        ; 0.056      ; 1.043      ;
; 0.844 ; phase_acc:pa|phasereg[11] ; phase_acc:pa|phasereg[13]                                                                               ; clk          ; clk         ; 0.000        ; 0.056      ; 1.044      ;
; 0.847 ; phase_acc:pa|phasereg[0]  ; phase_acc:pa|phasereg[4]                                                                                ; clk          ; clk         ; 0.000        ; 0.056      ; 1.047      ;
; 0.848 ; phase_acc:pa|phasereg[9]  ; phase_acc:pa|phasereg[11]                                                                               ; clk          ; clk         ; 0.000        ; 0.056      ; 1.048      ;
; 0.848 ; phase_acc:pa|phasereg[7]  ; phase_acc:pa|phasereg[9]                                                                                ; clk          ; clk         ; 0.000        ; 0.056      ; 1.048      ;
; 0.848 ; phase_acc:pa|phasereg[2]  ; phase_acc:pa|phasereg[6]                                                                                ; clk          ; clk         ; 0.000        ; 0.056      ; 1.048      ;
; 0.850 ; phase_acc:pa|phasereg[4]  ; phase_acc:pa|phasereg[8]                                                                                ; clk          ; clk         ; 0.000        ; 0.056      ; 1.050      ;
; 0.855 ; phase_acc:pa|phasereg[9]  ; phase_acc:pa|phasereg[12]                                                                               ; clk          ; clk         ; 0.000        ; 0.056      ; 1.055      ;
; 0.855 ; phase_acc:pa|phasereg[7]  ; phase_acc:pa|phasereg[10]                                                                               ; clk          ; clk         ; 0.000        ; 0.056      ; 1.055      ;
; 0.857 ; phase_acc:pa|phasereg[6]  ; phase_acc:pa|phasereg[9]                                                                                ; clk          ; clk         ; 0.000        ; 0.056      ; 1.057      ;
; 0.861 ; phase_acc:pa|phasereg[10] ; phase_acc:pa|phasereg[13]                                                                               ; clk          ; clk         ; 0.000        ; 0.056      ; 1.061      ;
; 0.861 ; phase_acc:pa|phasereg[8]  ; phase_acc:pa|phasereg[11]                                                                               ; clk          ; clk         ; 0.000        ; 0.056      ; 1.061      ;
; 0.864 ; phase_acc:pa|phasereg[6]  ; phase_acc:pa|phasereg[10]                                                                               ; clk          ; clk         ; 0.000        ; 0.056      ; 1.064      ;
; 0.868 ; phase_acc:pa|phasereg[8]  ; phase_acc:pa|phasereg[12]                                                                               ; clk          ; clk         ; 0.000        ; 0.056      ; 1.068      ;
; 0.921 ; phase_acc:pa|phasereg[3]  ; phase_acc:pa|phasereg[7]                                                                                ; clk          ; clk         ; 0.000        ; 0.056      ; 1.121      ;
; 0.922 ; phase_acc:pa|phasereg[5]  ; phase_acc:pa|phasereg[9]                                                                                ; clk          ; clk         ; 0.000        ; 0.056      ; 1.122      ;
; 0.924 ; phase_acc:pa|phasereg[1]  ; phase_acc:pa|phasereg[5]                                                                                ; clk          ; clk         ; 0.000        ; 0.056      ; 1.124      ;
; 0.928 ; phase_acc:pa|phasereg[3]  ; phase_acc:pa|phasereg[8]                                                                                ; clk          ; clk         ; 0.000        ; 0.056      ; 1.128      ;
; 0.929 ; phase_acc:pa|phasereg[5]  ; phase_acc:pa|phasereg[10]                                                                               ; clk          ; clk         ; 0.000        ; 0.056      ; 1.129      ;
; 0.931 ; phase_acc:pa|phasereg[1]  ; phase_acc:pa|phasereg[6]                                                                                ; clk          ; clk         ; 0.000        ; 0.056      ; 1.131      ;
; 0.936 ; phase_acc:pa|phasereg[0]  ; phase_acc:pa|phasereg[5]                                                                                ; clk          ; clk         ; 0.000        ; 0.056      ; 1.136      ;
; 0.937 ; phase_acc:pa|phasereg[2]  ; phase_acc:pa|phasereg[7]                                                                                ; clk          ; clk         ; 0.000        ; 0.056      ; 1.137      ;
; 0.939 ; phase_acc:pa|phasereg[4]  ; phase_acc:pa|phasereg[9]                                                                                ; clk          ; clk         ; 0.000        ; 0.056      ; 1.139      ;
; 0.943 ; phase_acc:pa|phasereg[0]  ; phase_acc:pa|phasereg[6]                                                                                ; clk          ; clk         ; 0.000        ; 0.056      ; 1.143      ;
; 0.944 ; phase_acc:pa|phasereg[9]  ; phase_acc:pa|phasereg[13]                                                                               ; clk          ; clk         ; 0.000        ; 0.056      ; 1.144      ;
; 0.944 ; phase_acc:pa|phasereg[7]  ; phase_acc:pa|phasereg[11]                                                                               ; clk          ; clk         ; 0.000        ; 0.056      ; 1.144      ;
; 0.944 ; phase_acc:pa|phasereg[2]  ; phase_acc:pa|phasereg[8]                                                                                ; clk          ; clk         ; 0.000        ; 0.056      ; 1.144      ;
; 0.946 ; phase_acc:pa|phasereg[4]  ; phase_acc:pa|phasereg[10]                                                                               ; clk          ; clk         ; 0.000        ; 0.056      ; 1.146      ;
; 0.951 ; phase_acc:pa|phasereg[7]  ; phase_acc:pa|phasereg[12]                                                                               ; clk          ; clk         ; 0.000        ; 0.056      ; 1.151      ;
; 0.953 ; phase_acc:pa|phasereg[6]  ; phase_acc:pa|phasereg[11]                                                                               ; clk          ; clk         ; 0.000        ; 0.056      ; 1.153      ;
; 0.957 ; phase_acc:pa|phasereg[8]  ; phase_acc:pa|phasereg[13]                                                                               ; clk          ; clk         ; 0.000        ; 0.056      ; 1.157      ;
; 0.960 ; phase_acc:pa|phasereg[6]  ; phase_acc:pa|phasereg[12]                                                                               ; clk          ; clk         ; 0.000        ; 0.056      ; 1.160      ;
; 1.017 ; phase_acc:pa|phasereg[3]  ; phase_acc:pa|phasereg[9]                                                                                ; clk          ; clk         ; 0.000        ; 0.056      ; 1.217      ;
; 1.018 ; phase_acc:pa|phasereg[5]  ; phase_acc:pa|phasereg[11]                                                                               ; clk          ; clk         ; 0.000        ; 0.056      ; 1.218      ;
; 1.020 ; phase_acc:pa|phasereg[1]  ; phase_acc:pa|phasereg[7]                                                                                ; clk          ; clk         ; 0.000        ; 0.056      ; 1.220      ;
; 1.024 ; phase_acc:pa|phasereg[3]  ; phase_acc:pa|phasereg[10]                                                                               ; clk          ; clk         ; 0.000        ; 0.056      ; 1.224      ;
; 1.025 ; phase_acc:pa|phasereg[5]  ; phase_acc:pa|phasereg[12]                                                                               ; clk          ; clk         ; 0.000        ; 0.056      ; 1.225      ;
; 1.027 ; phase_acc:pa|phasereg[1]  ; phase_acc:pa|phasereg[8]                                                                                ; clk          ; clk         ; 0.000        ; 0.056      ; 1.227      ;
; 1.032 ; phase_acc:pa|phasereg[0]  ; phase_acc:pa|phasereg[7]                                                                                ; clk          ; clk         ; 0.000        ; 0.056      ; 1.232      ;
; 1.033 ; phase_acc:pa|phasereg[2]  ; phase_acc:pa|phasereg[9]                                                                                ; clk          ; clk         ; 0.000        ; 0.056      ; 1.233      ;
; 1.035 ; phase_acc:pa|phasereg[4]  ; phase_acc:pa|phasereg[11]                                                                               ; clk          ; clk         ; 0.000        ; 0.056      ; 1.235      ;
; 1.039 ; phase_acc:pa|phasereg[0]  ; phase_acc:pa|phasereg[8]                                                                                ; clk          ; clk         ; 0.000        ; 0.056      ; 1.239      ;
; 1.040 ; phase_acc:pa|phasereg[7]  ; phase_acc:pa|phasereg[13]                                                                               ; clk          ; clk         ; 0.000        ; 0.056      ; 1.240      ;
; 1.040 ; phase_acc:pa|phasereg[2]  ; phase_acc:pa|phasereg[10]                                                                               ; clk          ; clk         ; 0.000        ; 0.056      ; 1.240      ;
; 1.042 ; phase_acc:pa|phasereg[4]  ; phase_acc:pa|phasereg[12]                                                                               ; clk          ; clk         ; 0.000        ; 0.056      ; 1.242      ;
; 1.049 ; phase_acc:pa|phasereg[6]  ; phase_acc:pa|phasereg[13]                                                                               ; clk          ; clk         ; 0.000        ; 0.056      ; 1.249      ;
; 1.113 ; phase_acc:pa|phasereg[3]  ; phase_acc:pa|phasereg[11]                                                                               ; clk          ; clk         ; 0.000        ; 0.056      ; 1.313      ;
; 1.114 ; phase_acc:pa|phasereg[5]  ; phase_acc:pa|phasereg[13]                                                                               ; clk          ; clk         ; 0.000        ; 0.056      ; 1.314      ;
; 1.116 ; phase_acc:pa|phasereg[1]  ; phase_acc:pa|phasereg[9]                                                                                ; clk          ; clk         ; 0.000        ; 0.056      ; 1.316      ;
; 1.120 ; phase_acc:pa|phasereg[3]  ; phase_acc:pa|phasereg[12]                                                                               ; clk          ; clk         ; 0.000        ; 0.056      ; 1.320      ;
; 1.123 ; phase_acc:pa|phasereg[1]  ; phase_acc:pa|phasereg[10]                                                                               ; clk          ; clk         ; 0.000        ; 0.056      ; 1.323      ;
+-------+---------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                                                                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|q_a[0]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|q_a[1]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|q_a[2]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|q_a[3]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|q_a[4]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|q_a[5]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|q_a[6]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|q_a[7]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; phase_acc:pa|phasereg[0]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; phase_acc:pa|phasereg[10]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; phase_acc:pa|phasereg[11]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; phase_acc:pa|phasereg[12]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; phase_acc:pa|phasereg[13]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; phase_acc:pa|phasereg[1]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; phase_acc:pa|phasereg[2]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; phase_acc:pa|phasereg[3]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; phase_acc:pa|phasereg[4]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; phase_acc:pa|phasereg[5]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; phase_acc:pa|phasereg[6]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; phase_acc:pa|phasereg[7]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; phase_acc:pa|phasereg[8]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; phase_acc:pa|phasereg[9]                                                                                ;
; 0.086  ; 0.316        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.090  ; 0.320        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|q_a[0]                          ;
; 0.090  ; 0.320        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|q_a[1]                          ;
; 0.090  ; 0.320        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|q_a[2]                          ;
; 0.090  ; 0.320        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|q_a[3]                          ;
; 0.090  ; 0.320        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|q_a[4]                          ;
; 0.090  ; 0.320        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|q_a[5]                          ;
; 0.090  ; 0.320        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|q_a[6]                          ;
; 0.090  ; 0.320        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|q_a[7]                          ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:pa|phasereg[0]                                                                                ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:pa|phasereg[10]                                                                               ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:pa|phasereg[11]                                                                               ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:pa|phasereg[12]                                                                               ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:pa|phasereg[13]                                                                               ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:pa|phasereg[1]                                                                                ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:pa|phasereg[2]                                                                                ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:pa|phasereg[3]                                                                                ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:pa|phasereg[4]                                                                                ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:pa|phasereg[5]                                                                                ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:pa|phasereg[6]                                                                                ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:pa|phasereg[7]                                                                                ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:pa|phasereg[8]                                                                                ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:pa|phasereg[9]                                                                                ;
; 0.352  ; 0.352        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; m|altsyncram_component|auto_generated|ram_block1a0|clk0                                                 ;
; 0.352  ; 0.352        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pa|phasereg[0]|clk                                                                                      ;
; 0.352  ; 0.352        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pa|phasereg[10]|clk                                                                                     ;
; 0.352  ; 0.352        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pa|phasereg[11]|clk                                                                                     ;
; 0.352  ; 0.352        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pa|phasereg[12]|clk                                                                                     ;
; 0.352  ; 0.352        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pa|phasereg[13]|clk                                                                                     ;
; 0.352  ; 0.352        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pa|phasereg[1]|clk                                                                                      ;
; 0.352  ; 0.352        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pa|phasereg[2]|clk                                                                                      ;
; 0.352  ; 0.352        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pa|phasereg[3]|clk                                                                                      ;
; 0.352  ; 0.352        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pa|phasereg[4]|clk                                                                                      ;
; 0.352  ; 0.352        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pa|phasereg[5]|clk                                                                                      ;
; 0.352  ; 0.352        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pa|phasereg[6]|clk                                                                                      ;
; 0.352  ; 0.352        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pa|phasereg[7]|clk                                                                                      ;
; 0.352  ; 0.352        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pa|phasereg[8]|clk                                                                                      ;
; 0.352  ; 0.352        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pa|phasereg[9]|clk                                                                                      ;
; 0.358  ; 0.358        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                                                             ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                                               ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                                 ;
; 0.407  ; 0.623        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; phase_acc:pa|phasereg[0]                                                                                ;
; 0.407  ; 0.623        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; phase_acc:pa|phasereg[10]                                                                               ;
; 0.407  ; 0.623        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; phase_acc:pa|phasereg[11]                                                                               ;
; 0.407  ; 0.623        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; phase_acc:pa|phasereg[12]                                                                               ;
; 0.407  ; 0.623        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; phase_acc:pa|phasereg[13]                                                                               ;
; 0.407  ; 0.623        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; phase_acc:pa|phasereg[1]                                                                                ;
; 0.407  ; 0.623        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; phase_acc:pa|phasereg[2]                                                                                ;
; 0.407  ; 0.623        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; phase_acc:pa|phasereg[3]                                                                                ;
; 0.407  ; 0.623        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; phase_acc:pa|phasereg[4]                                                                                ;
; 0.407  ; 0.623        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; phase_acc:pa|phasereg[5]                                                                                ;
; 0.407  ; 0.623        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; phase_acc:pa|phasereg[6]                                                                                ;
; 0.407  ; 0.623        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; phase_acc:pa|phasereg[7]                                                                                ;
; 0.407  ; 0.623        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; phase_acc:pa|phasereg[8]                                                                                ;
; 0.407  ; 0.623        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; phase_acc:pa|phasereg[9]                                                                                ;
; 0.448  ; 0.678        ; 0.230          ; High Pulse Width ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|q_a[0]                          ;
; 0.448  ; 0.678        ; 0.230          ; High Pulse Width ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|q_a[1]                          ;
; 0.448  ; 0.678        ; 0.230          ; High Pulse Width ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|q_a[2]                          ;
; 0.448  ; 0.678        ; 0.230          ; High Pulse Width ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|q_a[3]                          ;
; 0.448  ; 0.678        ; 0.230          ; High Pulse Width ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|q_a[4]                          ;
; 0.448  ; 0.678        ; 0.230          ; High Pulse Width ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|q_a[5]                          ;
; 0.448  ; 0.678        ; 0.230          ; High Pulse Width ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|q_a[6]                          ;
; 0.448  ; 0.678        ; 0.230          ; High Pulse Width ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|q_a[7]                          ;
; 0.452  ; 0.682        ; 0.230          ; High Pulse Width ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                                                             ;
; 0.630  ; 0.630        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                                               ;
; 0.630  ; 0.630        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                                 ;
; 0.642  ; 0.642        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                                                                             ;
; 0.647  ; 0.647        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; m|altsyncram_component|auto_generated|ram_block1a0|clk0                                                 ;
; 0.647  ; 0.647        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; pa|phasereg[0]|clk                                                                                      ;
; 0.647  ; 0.647        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; pa|phasereg[10]|clk                                                                                     ;
; 0.647  ; 0.647        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; pa|phasereg[11]|clk                                                                                     ;
; 0.647  ; 0.647        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; pa|phasereg[12]|clk                                                                                     ;
; 0.647  ; 0.647        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; pa|phasereg[13]|clk                                                                                     ;
; 0.647  ; 0.647        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; pa|phasereg[1]|clk                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; phinc[*]  ; clk        ; 3.027 ; 3.295 ; Rise       ; clk             ;
;  phinc[0] ; clk        ; 3.027 ; 3.194 ; Rise       ; clk             ;
;  phinc[1] ; clk        ; 2.411 ; 2.810 ; Rise       ; clk             ;
;  phinc[2] ; clk        ; 2.905 ; 3.095 ; Rise       ; clk             ;
;  phinc[3] ; clk        ; 2.864 ; 3.283 ; Rise       ; clk             ;
;  phinc[4] ; clk        ; 2.365 ; 2.583 ; Rise       ; clk             ;
;  phinc[5] ; clk        ; 2.936 ; 3.295 ; Rise       ; clk             ;
;  phinc[6] ; clk        ; 2.271 ; 2.466 ; Rise       ; clk             ;
;  phinc[7] ; clk        ; 2.614 ; 2.976 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; phinc[*]  ; clk        ; -1.118 ; -1.454 ; Rise       ; clk             ;
;  phinc[0] ; clk        ; -1.603 ; -1.877 ; Rise       ; clk             ;
;  phinc[1] ; clk        ; -1.118 ; -1.454 ; Rise       ; clk             ;
;  phinc[2] ; clk        ; -1.567 ; -1.877 ; Rise       ; clk             ;
;  phinc[3] ; clk        ; -1.648 ; -1.995 ; Rise       ; clk             ;
;  phinc[4] ; clk        ; -1.145 ; -1.482 ; Rise       ; clk             ;
;  phinc[5] ; clk        ; -1.814 ; -2.103 ; Rise       ; clk             ;
;  phinc[6] ; clk        ; -1.150 ; -1.466 ; Rise       ; clk             ;
;  phinc[7] ; clk        ; -1.600 ; -1.901 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; q[*]      ; clk        ; 6.713 ; 6.644 ; Rise       ; clk             ;
;  q[0]     ; clk        ; 5.543 ; 5.530 ; Rise       ; clk             ;
;  q[1]     ; clk        ; 5.677 ; 5.624 ; Rise       ; clk             ;
;  q[2]     ; clk        ; 5.144 ; 5.099 ; Rise       ; clk             ;
;  q[3]     ; clk        ; 5.681 ; 5.580 ; Rise       ; clk             ;
;  q[4]     ; clk        ; 5.815 ; 5.749 ; Rise       ; clk             ;
;  q[5]     ; clk        ; 6.713 ; 6.644 ; Rise       ; clk             ;
;  q[6]     ; clk        ; 5.698 ; 5.588 ; Rise       ; clk             ;
;  q[7]     ; clk        ; 5.294 ; 5.224 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; q[*]      ; clk        ; 4.976 ; 4.933 ; Rise       ; clk             ;
;  q[0]     ; clk        ; 5.360 ; 5.346 ; Rise       ; clk             ;
;  q[1]     ; clk        ; 5.488 ; 5.437 ; Rise       ; clk             ;
;  q[2]     ; clk        ; 4.976 ; 4.933 ; Rise       ; clk             ;
;  q[3]     ; clk        ; 5.492 ; 5.395 ; Rise       ; clk             ;
;  q[4]     ; clk        ; 5.621 ; 5.557 ; Rise       ; clk             ;
;  q[5]     ; clk        ; 6.529 ; 6.463 ; Rise       ; clk             ;
;  q[6]     ; clk        ; 5.508 ; 5.402 ; Rise       ; clk             ;
;  q[7]     ; clk        ; 5.120 ; 5.053 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.324 ; -3.488            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.143 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -28.045                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                                                                ;
+--------+---------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                               ; To Node                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.324 ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|ram_block1a0~porta_address_reg0 ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|q_a[7]                          ; clk          ; clk         ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|ram_block1a0~porta_address_reg0 ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|q_a[6]                          ; clk          ; clk         ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|ram_block1a0~porta_address_reg0 ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|q_a[5]                          ; clk          ; clk         ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|ram_block1a0~porta_address_reg0 ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|q_a[4]                          ; clk          ; clk         ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|ram_block1a0~porta_address_reg0 ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|q_a[3]                          ; clk          ; clk         ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|ram_block1a0~porta_address_reg0 ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|q_a[2]                          ; clk          ; clk         ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|ram_block1a0~porta_address_reg0 ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|q_a[1]                          ; clk          ; clk         ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|ram_block1a0~porta_address_reg0 ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|q_a[0]                          ; clk          ; clk         ; 1.000        ; -0.047     ; 1.232      ;
; -0.216 ; phase_acc:pa|phasereg[1]                                                                                ; phase_acc:pa|phasereg[13]                                                                               ; clk          ; clk         ; 1.000        ; -0.036     ; 1.167      ;
; -0.212 ; phase_acc:pa|phasereg[1]                                                                                ; phase_acc:pa|phasereg[12]                                                                               ; clk          ; clk         ; 1.000        ; -0.036     ; 1.163      ;
; -0.202 ; phase_acc:pa|phasereg[0]                                                                                ; phase_acc:pa|phasereg[13]                                                                               ; clk          ; clk         ; 1.000        ; -0.036     ; 1.153      ;
; -0.164 ; phase_acc:pa|phasereg[0]                                                                                ; phase_acc:pa|phasereg[12]                                                                               ; clk          ; clk         ; 1.000        ; -0.036     ; 1.115      ;
; -0.148 ; phase_acc:pa|phasereg[1]                                                                                ; phase_acc:pa|phasereg[11]                                                                               ; clk          ; clk         ; 1.000        ; -0.036     ; 1.099      ;
; -0.145 ; phase_acc:pa|phasereg[3]                                                                                ; phase_acc:pa|phasereg[13]                                                                               ; clk          ; clk         ; 1.000        ; -0.036     ; 1.096      ;
; -0.144 ; phase_acc:pa|phasereg[1]                                                                                ; phase_acc:pa|phasereg[10]                                                                               ; clk          ; clk         ; 1.000        ; -0.036     ; 1.095      ;
; -0.141 ; phase_acc:pa|phasereg[3]                                                                                ; phase_acc:pa|phasereg[12]                                                                               ; clk          ; clk         ; 1.000        ; -0.036     ; 1.092      ;
; -0.135 ; phase_acc:pa|phasereg[2]                                                                                ; phase_acc:pa|phasereg[13]                                                                               ; clk          ; clk         ; 1.000        ; -0.036     ; 1.086      ;
; -0.134 ; phase_acc:pa|phasereg[0]                                                                                ; phase_acc:pa|phasereg[11]                                                                               ; clk          ; clk         ; 1.000        ; -0.036     ; 1.085      ;
; -0.097 ; phase_acc:pa|phasereg[2]                                                                                ; phase_acc:pa|phasereg[12]                                                                               ; clk          ; clk         ; 1.000        ; -0.036     ; 1.048      ;
; -0.096 ; phase_acc:pa|phasereg[0]                                                                                ; phase_acc:pa|phasereg[10]                                                                               ; clk          ; clk         ; 1.000        ; -0.036     ; 1.047      ;
; -0.080 ; phase_acc:pa|phasereg[1]                                                                                ; phase_acc:pa|phasereg[9]                                                                                ; clk          ; clk         ; 1.000        ; -0.036     ; 1.031      ;
; -0.077 ; phase_acc:pa|phasereg[5]                                                                                ; phase_acc:pa|phasereg[13]                                                                               ; clk          ; clk         ; 1.000        ; -0.036     ; 1.028      ;
; -0.077 ; phase_acc:pa|phasereg[3]                                                                                ; phase_acc:pa|phasereg[11]                                                                               ; clk          ; clk         ; 1.000        ; -0.036     ; 1.028      ;
; -0.076 ; phase_acc:pa|phasereg[1]                                                                                ; phase_acc:pa|phasereg[8]                                                                                ; clk          ; clk         ; 1.000        ; -0.036     ; 1.027      ;
; -0.073 ; phase_acc:pa|phasereg[5]                                                                                ; phase_acc:pa|phasereg[12]                                                                               ; clk          ; clk         ; 1.000        ; -0.036     ; 1.024      ;
; -0.073 ; phase_acc:pa|phasereg[3]                                                                                ; phase_acc:pa|phasereg[10]                                                                               ; clk          ; clk         ; 1.000        ; -0.036     ; 1.024      ;
; -0.067 ; phase_acc:pa|phasereg[4]                                                                                ; phase_acc:pa|phasereg[13]                                                                               ; clk          ; clk         ; 1.000        ; -0.036     ; 1.018      ;
; -0.067 ; phase_acc:pa|phasereg[2]                                                                                ; phase_acc:pa|phasereg[11]                                                                               ; clk          ; clk         ; 1.000        ; -0.036     ; 1.018      ;
; -0.066 ; phase_acc:pa|phasereg[0]                                                                                ; phase_acc:pa|phasereg[9]                                                                                ; clk          ; clk         ; 1.000        ; -0.036     ; 1.017      ;
; -0.029 ; phase_acc:pa|phasereg[4]                                                                                ; phase_acc:pa|phasereg[12]                                                                               ; clk          ; clk         ; 1.000        ; -0.036     ; 0.980      ;
; -0.029 ; phase_acc:pa|phasereg[2]                                                                                ; phase_acc:pa|phasereg[10]                                                                               ; clk          ; clk         ; 1.000        ; -0.036     ; 0.980      ;
; -0.028 ; phase_acc:pa|phasereg[0]                                                                                ; phase_acc:pa|phasereg[8]                                                                                ; clk          ; clk         ; 1.000        ; -0.036     ; 0.979      ;
; -0.025 ; phase_acc:pa|phasereg[7]                                                                                ; phase_acc:pa|phasereg[13]                                                                               ; clk          ; clk         ; 1.000        ; -0.036     ; 0.976      ;
; -0.021 ; phase_acc:pa|phasereg[7]                                                                                ; phase_acc:pa|phasereg[12]                                                                               ; clk          ; clk         ; 1.000        ; -0.036     ; 0.972      ;
; -0.012 ; phase_acc:pa|phasereg[1]                                                                                ; phase_acc:pa|phasereg[7]                                                                                ; clk          ; clk         ; 1.000        ; -0.036     ; 0.963      ;
; -0.011 ; phase_acc:pa|phasereg[6]                                                                                ; phase_acc:pa|phasereg[13]                                                                               ; clk          ; clk         ; 1.000        ; -0.036     ; 0.962      ;
; -0.009 ; phase_acc:pa|phasereg[5]                                                                                ; phase_acc:pa|phasereg[11]                                                                               ; clk          ; clk         ; 1.000        ; -0.036     ; 0.960      ;
; -0.009 ; phase_acc:pa|phasereg[3]                                                                                ; phase_acc:pa|phasereg[9]                                                                                ; clk          ; clk         ; 1.000        ; -0.036     ; 0.960      ;
; -0.008 ; phase_acc:pa|phasereg[1]                                                                                ; phase_acc:pa|phasereg[6]                                                                                ; clk          ; clk         ; 1.000        ; -0.036     ; 0.959      ;
; -0.005 ; phase_acc:pa|phasereg[5]                                                                                ; phase_acc:pa|phasereg[10]                                                                               ; clk          ; clk         ; 1.000        ; -0.036     ; 0.956      ;
; -0.005 ; phase_acc:pa|phasereg[3]                                                                                ; phase_acc:pa|phasereg[8]                                                                                ; clk          ; clk         ; 1.000        ; -0.036     ; 0.956      ;
; 0.001  ; phase_acc:pa|phasereg[4]                                                                                ; phase_acc:pa|phasereg[11]                                                                               ; clk          ; clk         ; 1.000        ; -0.036     ; 0.950      ;
; 0.001  ; phase_acc:pa|phasereg[2]                                                                                ; phase_acc:pa|phasereg[9]                                                                                ; clk          ; clk         ; 1.000        ; -0.036     ; 0.950      ;
; 0.002  ; phase_acc:pa|phasereg[0]                                                                                ; phase_acc:pa|phasereg[7]                                                                                ; clk          ; clk         ; 1.000        ; -0.036     ; 0.949      ;
; 0.028  ; phase_acc:pa|phasereg[6]                                                                                ; phase_acc:pa|phasereg[12]                                                                               ; clk          ; clk         ; 1.000        ; -0.036     ; 0.923      ;
; 0.039  ; phase_acc:pa|phasereg[4]                                                                                ; phase_acc:pa|phasereg[10]                                                                               ; clk          ; clk         ; 1.000        ; -0.036     ; 0.912      ;
; 0.039  ; phase_acc:pa|phasereg[2]                                                                                ; phase_acc:pa|phasereg[8]                                                                                ; clk          ; clk         ; 1.000        ; -0.036     ; 0.912      ;
; 0.040  ; phase_acc:pa|phasereg[0]                                                                                ; phase_acc:pa|phasereg[6]                                                                                ; clk          ; clk         ; 1.000        ; -0.036     ; 0.911      ;
; 0.043  ; phase_acc:pa|phasereg[9]                                                                                ; phase_acc:pa|phasereg[13]                                                                               ; clk          ; clk         ; 1.000        ; -0.036     ; 0.908      ;
; 0.043  ; phase_acc:pa|phasereg[7]                                                                                ; phase_acc:pa|phasereg[11]                                                                               ; clk          ; clk         ; 1.000        ; -0.036     ; 0.908      ;
; 0.047  ; phase_acc:pa|phasereg[9]                                                                                ; phase_acc:pa|phasereg[12]                                                                               ; clk          ; clk         ; 1.000        ; -0.036     ; 0.904      ;
; 0.047  ; phase_acc:pa|phasereg[7]                                                                                ; phase_acc:pa|phasereg[10]                                                                               ; clk          ; clk         ; 1.000        ; -0.036     ; 0.904      ;
; 0.056  ; phase_acc:pa|phasereg[1]                                                                                ; phase_acc:pa|phasereg[5]                                                                                ; clk          ; clk         ; 1.000        ; -0.036     ; 0.895      ;
; 0.057  ; phase_acc:pa|phasereg[8]                                                                                ; phase_acc:pa|phasereg[13]                                                                               ; clk          ; clk         ; 1.000        ; -0.036     ; 0.894      ;
; 0.057  ; phase_acc:pa|phasereg[6]                                                                                ; phase_acc:pa|phasereg[11]                                                                               ; clk          ; clk         ; 1.000        ; -0.036     ; 0.894      ;
; 0.059  ; phase_acc:pa|phasereg[5]                                                                                ; phase_acc:pa|phasereg[9]                                                                                ; clk          ; clk         ; 1.000        ; -0.036     ; 0.892      ;
; 0.059  ; phase_acc:pa|phasereg[3]                                                                                ; phase_acc:pa|phasereg[7]                                                                                ; clk          ; clk         ; 1.000        ; -0.036     ; 0.892      ;
; 0.060  ; phase_acc:pa|phasereg[1]                                                                                ; phase_acc:pa|phasereg[4]                                                                                ; clk          ; clk         ; 1.000        ; -0.036     ; 0.891      ;
; 0.063  ; phase_acc:pa|phasereg[5]                                                                                ; phase_acc:pa|phasereg[8]                                                                                ; clk          ; clk         ; 1.000        ; -0.036     ; 0.888      ;
; 0.063  ; phase_acc:pa|phasereg[3]                                                                                ; phase_acc:pa|phasereg[6]                                                                                ; clk          ; clk         ; 1.000        ; -0.036     ; 0.888      ;
; 0.069  ; phase_acc:pa|phasereg[4]                                                                                ; phase_acc:pa|phasereg[9]                                                                                ; clk          ; clk         ; 1.000        ; -0.036     ; 0.882      ;
; 0.069  ; phase_acc:pa|phasereg[2]                                                                                ; phase_acc:pa|phasereg[7]                                                                                ; clk          ; clk         ; 1.000        ; -0.036     ; 0.882      ;
; 0.070  ; phase_acc:pa|phasereg[0]                                                                                ; phase_acc:pa|phasereg[5]                                                                                ; clk          ; clk         ; 1.000        ; -0.036     ; 0.881      ;
; 0.095  ; phase_acc:pa|phasereg[8]                                                                                ; phase_acc:pa|phasereg[12]                                                                               ; clk          ; clk         ; 1.000        ; -0.036     ; 0.856      ;
; 0.096  ; phase_acc:pa|phasereg[6]                                                                                ; phase_acc:pa|phasereg[10]                                                                               ; clk          ; clk         ; 1.000        ; -0.036     ; 0.855      ;
; 0.107  ; phase_acc:pa|phasereg[4]                                                                                ; phase_acc:pa|phasereg[8]                                                                                ; clk          ; clk         ; 1.000        ; -0.036     ; 0.844      ;
; 0.107  ; phase_acc:pa|phasereg[2]                                                                                ; phase_acc:pa|phasereg[6]                                                                                ; clk          ; clk         ; 1.000        ; -0.036     ; 0.844      ;
; 0.108  ; phase_acc:pa|phasereg[0]                                                                                ; phase_acc:pa|phasereg[4]                                                                                ; clk          ; clk         ; 1.000        ; -0.036     ; 0.843      ;
; 0.111  ; phase_acc:pa|phasereg[9]                                                                                ; phase_acc:pa|phasereg[11]                                                                               ; clk          ; clk         ; 1.000        ; -0.036     ; 0.840      ;
; 0.111  ; phase_acc:pa|phasereg[7]                                                                                ; phase_acc:pa|phasereg[9]                                                                                ; clk          ; clk         ; 1.000        ; -0.036     ; 0.840      ;
; 0.115  ; phase_acc:pa|phasereg[11]                                                                               ; phase_acc:pa|phasereg[13]                                                                               ; clk          ; clk         ; 1.000        ; -0.036     ; 0.836      ;
; 0.115  ; phase_acc:pa|phasereg[9]                                                                                ; phase_acc:pa|phasereg[10]                                                                               ; clk          ; clk         ; 1.000        ; -0.036     ; 0.836      ;
; 0.115  ; phase_acc:pa|phasereg[7]                                                                                ; phase_acc:pa|phasereg[8]                                                                                ; clk          ; clk         ; 1.000        ; -0.036     ; 0.836      ;
; 0.119  ; phase_acc:pa|phasereg[11]                                                                               ; phase_acc:pa|phasereg[12]                                                                               ; clk          ; clk         ; 1.000        ; -0.036     ; 0.832      ;
; 0.124  ; phase_acc:pa|phasereg[1]                                                                                ; phase_acc:pa|phasereg[3]                                                                                ; clk          ; clk         ; 1.000        ; -0.036     ; 0.827      ;
; 0.125  ; phase_acc:pa|phasereg[10]                                                                               ; phase_acc:pa|phasereg[13]                                                                               ; clk          ; clk         ; 1.000        ; -0.036     ; 0.826      ;
; 0.125  ; phase_acc:pa|phasereg[8]                                                                                ; phase_acc:pa|phasereg[11]                                                                               ; clk          ; clk         ; 1.000        ; -0.036     ; 0.826      ;
; 0.125  ; phase_acc:pa|phasereg[6]                                                                                ; phase_acc:pa|phasereg[9]                                                                                ; clk          ; clk         ; 1.000        ; -0.036     ; 0.826      ;
; 0.127  ; phase_acc:pa|phasereg[5]                                                                                ; phase_acc:pa|phasereg[7]                                                                                ; clk          ; clk         ; 1.000        ; -0.036     ; 0.824      ;
; 0.127  ; phase_acc:pa|phasereg[3]                                                                                ; phase_acc:pa|phasereg[5]                                                                                ; clk          ; clk         ; 1.000        ; -0.036     ; 0.824      ;
; 0.128  ; phase_acc:pa|phasereg[1]                                                                                ; phase_acc:pa|phasereg[2]                                                                                ; clk          ; clk         ; 1.000        ; -0.036     ; 0.823      ;
; 0.131  ; phase_acc:pa|phasereg[5]                                                                                ; phase_acc:pa|phasereg[6]                                                                                ; clk          ; clk         ; 1.000        ; -0.036     ; 0.820      ;
; 0.131  ; phase_acc:pa|phasereg[3]                                                                                ; phase_acc:pa|phasereg[4]                                                                                ; clk          ; clk         ; 1.000        ; -0.036     ; 0.820      ;
; 0.137  ; phase_acc:pa|phasereg[4]                                                                                ; phase_acc:pa|phasereg[7]                                                                                ; clk          ; clk         ; 1.000        ; -0.036     ; 0.814      ;
; 0.137  ; phase_acc:pa|phasereg[2]                                                                                ; phase_acc:pa|phasereg[5]                                                                                ; clk          ; clk         ; 1.000        ; -0.036     ; 0.814      ;
; 0.138  ; phase_acc:pa|phasereg[0]                                                                                ; phase_acc:pa|phasereg[3]                                                                                ; clk          ; clk         ; 1.000        ; -0.036     ; 0.813      ;
; 0.163  ; phase_acc:pa|phasereg[10]                                                                               ; phase_acc:pa|phasereg[12]                                                                               ; clk          ; clk         ; 1.000        ; -0.036     ; 0.788      ;
; 0.163  ; phase_acc:pa|phasereg[8]                                                                                ; phase_acc:pa|phasereg[10]                                                                               ; clk          ; clk         ; 1.000        ; -0.036     ; 0.788      ;
; 0.164  ; phase_acc:pa|phasereg[6]                                                                                ; phase_acc:pa|phasereg[8]                                                                                ; clk          ; clk         ; 1.000        ; -0.036     ; 0.787      ;
; 0.175  ; phase_acc:pa|phasereg[4]                                                                                ; phase_acc:pa|phasereg[6]                                                                                ; clk          ; clk         ; 1.000        ; -0.036     ; 0.776      ;
; 0.175  ; phase_acc:pa|phasereg[2]                                                                                ; phase_acc:pa|phasereg[4]                                                                                ; clk          ; clk         ; 1.000        ; -0.036     ; 0.776      ;
; 0.176  ; phase_acc:pa|phasereg[0]                                                                                ; phase_acc:pa|phasereg[2]                                                                                ; clk          ; clk         ; 1.000        ; -0.036     ; 0.775      ;
; 0.193  ; phase_acc:pa|phasereg[12]                                                                               ; phase_acc:pa|phasereg[13]                                                                               ; clk          ; clk         ; 1.000        ; -0.036     ; 0.758      ;
; 0.193  ; phase_acc:pa|phasereg[10]                                                                               ; phase_acc:pa|phasereg[11]                                                                               ; clk          ; clk         ; 1.000        ; -0.036     ; 0.758      ;
; 0.193  ; phase_acc:pa|phasereg[8]                                                                                ; phase_acc:pa|phasereg[9]                                                                                ; clk          ; clk         ; 1.000        ; -0.036     ; 0.758      ;
; 0.193  ; phase_acc:pa|phasereg[6]                                                                                ; phase_acc:pa|phasereg[7]                                                                                ; clk          ; clk         ; 1.000        ; -0.036     ; 0.758      ;
; 0.205  ; phase_acc:pa|phasereg[4]                                                                                ; phase_acc:pa|phasereg[5]                                                                                ; clk          ; clk         ; 1.000        ; -0.036     ; 0.746      ;
; 0.205  ; phase_acc:pa|phasereg[2]                                                                                ; phase_acc:pa|phasereg[3]                                                                                ; clk          ; clk         ; 1.000        ; -0.036     ; 0.746      ;
; 0.206  ; phase_acc:pa|phasereg[0]                                                                                ; phase_acc:pa|phasereg[1]                                                                                ; clk          ; clk         ; 1.000        ; -0.036     ; 0.745      ;
; 0.250  ; phase_acc:pa|phasereg[7]                                                                                ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.145      ; 0.904      ;
+--------+---------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                  ;
+-------+---------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.143 ; phase_acc:pa|phasereg[13] ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.226      ; 0.473      ;
; 0.147 ; phase_acc:pa|phasereg[11] ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.226      ; 0.477      ;
; 0.150 ; phase_acc:pa|phasereg[6]  ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.226      ; 0.480      ;
; 0.152 ; phase_acc:pa|phasereg[10] ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.226      ; 0.482      ;
; 0.163 ; phase_acc:pa|phasereg[12] ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.226      ; 0.493      ;
; 0.294 ; phase_acc:pa|phasereg[2]  ; phase_acc:pa|phasereg[2]                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.414      ;
; 0.295 ; phase_acc:pa|phasereg[5]  ; phase_acc:pa|phasereg[5]                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; phase_acc:pa|phasereg[4]  ; phase_acc:pa|phasereg[4]                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; phase_acc:pa|phasereg[3]  ; phase_acc:pa|phasereg[3]                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; phase_acc:pa|phasereg[1]  ; phase_acc:pa|phasereg[1]                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.415      ;
; 0.299 ; phase_acc:pa|phasereg[0]  ; phase_acc:pa|phasereg[0]                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.305 ; phase_acc:pa|phasereg[13] ; phase_acc:pa|phasereg[13]                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; phase_acc:pa|phasereg[11] ; phase_acc:pa|phasereg[11]                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; phase_acc:pa|phasereg[6]  ; phase_acc:pa|phasereg[6]                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.307 ; phase_acc:pa|phasereg[9]  ; phase_acc:pa|phasereg[9]                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; phase_acc:pa|phasereg[8]  ; phase_acc:pa|phasereg[8]                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; phase_acc:pa|phasereg[7]  ; phase_acc:pa|phasereg[7]                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.308 ; phase_acc:pa|phasereg[12] ; phase_acc:pa|phasereg[12]                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.308 ; phase_acc:pa|phasereg[10] ; phase_acc:pa|phasereg[10]                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.326 ; phase_acc:pa|phasereg[8]  ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.226      ; 0.656      ;
; 0.418 ; phase_acc:pa|phasereg[9]  ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.226      ; 0.748      ;
; 0.434 ; phase_acc:pa|phasereg[7]  ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.226      ; 0.764      ;
; 0.443 ; phase_acc:pa|phasereg[1]  ; phase_acc:pa|phasereg[2]                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.563      ;
; 0.443 ; phase_acc:pa|phasereg[3]  ; phase_acc:pa|phasereg[4]                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.563      ;
; 0.443 ; phase_acc:pa|phasereg[5]  ; phase_acc:pa|phasereg[6]                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.563      ;
; 0.452 ; phase_acc:pa|phasereg[0]  ; phase_acc:pa|phasereg[1]                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.572      ;
; 0.453 ; phase_acc:pa|phasereg[2]  ; phase_acc:pa|phasereg[3]                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.573      ;
; 0.454 ; phase_acc:pa|phasereg[4]  ; phase_acc:pa|phasereg[5]                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; phase_acc:pa|phasereg[11] ; phase_acc:pa|phasereg[12]                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.455 ; phase_acc:pa|phasereg[7]  ; phase_acc:pa|phasereg[8]                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.575      ;
; 0.455 ; phase_acc:pa|phasereg[0]  ; phase_acc:pa|phasereg[2]                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.575      ;
; 0.456 ; phase_acc:pa|phasereg[9]  ; phase_acc:pa|phasereg[10]                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.576      ;
; 0.456 ; phase_acc:pa|phasereg[2]  ; phase_acc:pa|phasereg[4]                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.576      ;
; 0.457 ; phase_acc:pa|phasereg[4]  ; phase_acc:pa|phasereg[6]                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.577      ;
; 0.464 ; phase_acc:pa|phasereg[6]  ; phase_acc:pa|phasereg[7]                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.584      ;
; 0.465 ; phase_acc:pa|phasereg[8]  ; phase_acc:pa|phasereg[9]                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.585      ;
; 0.466 ; phase_acc:pa|phasereg[12] ; phase_acc:pa|phasereg[13]                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.586      ;
; 0.466 ; phase_acc:pa|phasereg[10] ; phase_acc:pa|phasereg[11]                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.586      ;
; 0.467 ; phase_acc:pa|phasereg[6]  ; phase_acc:pa|phasereg[8]                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.587      ;
; 0.468 ; phase_acc:pa|phasereg[8]  ; phase_acc:pa|phasereg[10]                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.588      ;
; 0.469 ; phase_acc:pa|phasereg[10] ; phase_acc:pa|phasereg[12]                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.589      ;
; 0.506 ; phase_acc:pa|phasereg[1]  ; phase_acc:pa|phasereg[3]                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.626      ;
; 0.506 ; phase_acc:pa|phasereg[3]  ; phase_acc:pa|phasereg[5]                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.626      ;
; 0.506 ; phase_acc:pa|phasereg[5]  ; phase_acc:pa|phasereg[7]                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.626      ;
; 0.509 ; phase_acc:pa|phasereg[1]  ; phase_acc:pa|phasereg[4]                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.629      ;
; 0.509 ; phase_acc:pa|phasereg[3]  ; phase_acc:pa|phasereg[6]                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.629      ;
; 0.509 ; phase_acc:pa|phasereg[5]  ; phase_acc:pa|phasereg[8]                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.629      ;
; 0.517 ; phase_acc:pa|phasereg[11] ; phase_acc:pa|phasereg[13]                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.637      ;
; 0.518 ; phase_acc:pa|phasereg[7]  ; phase_acc:pa|phasereg[9]                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.638      ;
; 0.518 ; phase_acc:pa|phasereg[0]  ; phase_acc:pa|phasereg[3]                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.638      ;
; 0.519 ; phase_acc:pa|phasereg[9]  ; phase_acc:pa|phasereg[11]                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.639      ;
; 0.519 ; phase_acc:pa|phasereg[2]  ; phase_acc:pa|phasereg[5]                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.639      ;
; 0.520 ; phase_acc:pa|phasereg[4]  ; phase_acc:pa|phasereg[7]                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.640      ;
; 0.521 ; phase_acc:pa|phasereg[7]  ; phase_acc:pa|phasereg[10]                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.641      ;
; 0.521 ; phase_acc:pa|phasereg[0]  ; phase_acc:pa|phasereg[4]                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.641      ;
; 0.522 ; phase_acc:pa|phasereg[9]  ; phase_acc:pa|phasereg[12]                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.642      ;
; 0.522 ; phase_acc:pa|phasereg[2]  ; phase_acc:pa|phasereg[6]                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.642      ;
; 0.523 ; phase_acc:pa|phasereg[4]  ; phase_acc:pa|phasereg[8]                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.643      ;
; 0.530 ; phase_acc:pa|phasereg[6]  ; phase_acc:pa|phasereg[9]                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.650      ;
; 0.531 ; phase_acc:pa|phasereg[8]  ; phase_acc:pa|phasereg[11]                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.651      ;
; 0.532 ; phase_acc:pa|phasereg[10] ; phase_acc:pa|phasereg[13]                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.652      ;
; 0.533 ; phase_acc:pa|phasereg[6]  ; phase_acc:pa|phasereg[10]                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.653      ;
; 0.534 ; phase_acc:pa|phasereg[8]  ; phase_acc:pa|phasereg[12]                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.654      ;
; 0.572 ; phase_acc:pa|phasereg[1]  ; phase_acc:pa|phasereg[5]                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.692      ;
; 0.572 ; phase_acc:pa|phasereg[3]  ; phase_acc:pa|phasereg[7]                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.692      ;
; 0.572 ; phase_acc:pa|phasereg[5]  ; phase_acc:pa|phasereg[9]                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.692      ;
; 0.575 ; phase_acc:pa|phasereg[1]  ; phase_acc:pa|phasereg[6]                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.695      ;
; 0.575 ; phase_acc:pa|phasereg[3]  ; phase_acc:pa|phasereg[8]                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.695      ;
; 0.575 ; phase_acc:pa|phasereg[5]  ; phase_acc:pa|phasereg[10]                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.695      ;
; 0.584 ; phase_acc:pa|phasereg[7]  ; phase_acc:pa|phasereg[11]                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.704      ;
; 0.584 ; phase_acc:pa|phasereg[0]  ; phase_acc:pa|phasereg[5]                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.704      ;
; 0.585 ; phase_acc:pa|phasereg[9]  ; phase_acc:pa|phasereg[13]                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.705      ;
; 0.585 ; phase_acc:pa|phasereg[2]  ; phase_acc:pa|phasereg[7]                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.705      ;
; 0.586 ; phase_acc:pa|phasereg[4]  ; phase_acc:pa|phasereg[9]                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.706      ;
; 0.587 ; phase_acc:pa|phasereg[7]  ; phase_acc:pa|phasereg[12]                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.707      ;
; 0.587 ; phase_acc:pa|phasereg[0]  ; phase_acc:pa|phasereg[6]                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.707      ;
; 0.588 ; phase_acc:pa|phasereg[2]  ; phase_acc:pa|phasereg[8]                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.708      ;
; 0.589 ; phase_acc:pa|phasereg[4]  ; phase_acc:pa|phasereg[10]                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.709      ;
; 0.596 ; phase_acc:pa|phasereg[6]  ; phase_acc:pa|phasereg[11]                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.716      ;
; 0.597 ; phase_acc:pa|phasereg[8]  ; phase_acc:pa|phasereg[13]                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.717      ;
; 0.599 ; phase_acc:pa|phasereg[6]  ; phase_acc:pa|phasereg[12]                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.719      ;
; 0.638 ; phase_acc:pa|phasereg[1]  ; phase_acc:pa|phasereg[7]                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.758      ;
; 0.638 ; phase_acc:pa|phasereg[3]  ; phase_acc:pa|phasereg[9]                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.758      ;
; 0.638 ; phase_acc:pa|phasereg[5]  ; phase_acc:pa|phasereg[11]                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.758      ;
; 0.641 ; phase_acc:pa|phasereg[1]  ; phase_acc:pa|phasereg[8]                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.761      ;
; 0.641 ; phase_acc:pa|phasereg[3]  ; phase_acc:pa|phasereg[10]                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.761      ;
; 0.641 ; phase_acc:pa|phasereg[5]  ; phase_acc:pa|phasereg[12]                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.761      ;
; 0.650 ; phase_acc:pa|phasereg[7]  ; phase_acc:pa|phasereg[13]                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.770      ;
; 0.650 ; phase_acc:pa|phasereg[0]  ; phase_acc:pa|phasereg[7]                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.770      ;
; 0.651 ; phase_acc:pa|phasereg[2]  ; phase_acc:pa|phasereg[9]                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.771      ;
; 0.652 ; phase_acc:pa|phasereg[4]  ; phase_acc:pa|phasereg[11]                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.772      ;
; 0.653 ; phase_acc:pa|phasereg[0]  ; phase_acc:pa|phasereg[8]                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.773      ;
; 0.654 ; phase_acc:pa|phasereg[2]  ; phase_acc:pa|phasereg[10]                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.774      ;
; 0.655 ; phase_acc:pa|phasereg[4]  ; phase_acc:pa|phasereg[12]                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.775      ;
; 0.662 ; phase_acc:pa|phasereg[6]  ; phase_acc:pa|phasereg[13]                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.782      ;
; 0.704 ; phase_acc:pa|phasereg[1]  ; phase_acc:pa|phasereg[9]                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.824      ;
; 0.704 ; phase_acc:pa|phasereg[3]  ; phase_acc:pa|phasereg[11]                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.824      ;
; 0.704 ; phase_acc:pa|phasereg[5]  ; phase_acc:pa|phasereg[13]                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.824      ;
; 0.707 ; phase_acc:pa|phasereg[1]  ; phase_acc:pa|phasereg[10]                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.827      ;
; 0.707 ; phase_acc:pa|phasereg[3]  ; phase_acc:pa|phasereg[12]                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.827      ;
+-------+---------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|q_a[0]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|q_a[1]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|q_a[2]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|q_a[3]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|q_a[4]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|q_a[5]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|q_a[6]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|q_a[7]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; phase_acc:pa|phasereg[0]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; phase_acc:pa|phasereg[10]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; phase_acc:pa|phasereg[11]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; phase_acc:pa|phasereg[12]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; phase_acc:pa|phasereg[13]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; phase_acc:pa|phasereg[1]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; phase_acc:pa|phasereg[2]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; phase_acc:pa|phasereg[3]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; phase_acc:pa|phasereg[4]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; phase_acc:pa|phasereg[5]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; phase_acc:pa|phasereg[6]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; phase_acc:pa|phasereg[7]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; phase_acc:pa|phasereg[8]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; phase_acc:pa|phasereg[9]                                                                                ;
; -0.127 ; 0.103        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|ram_block1a0~porta_address_reg0 ;
; -0.126 ; 0.104        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|q_a[0]                          ;
; -0.126 ; 0.104        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|q_a[1]                          ;
; -0.126 ; 0.104        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|q_a[2]                          ;
; -0.126 ; 0.104        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|q_a[3]                          ;
; -0.126 ; 0.104        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|q_a[4]                          ;
; -0.126 ; 0.104        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|q_a[5]                          ;
; -0.126 ; 0.104        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|q_a[6]                          ;
; -0.126 ; 0.104        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|q_a[7]                          ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:pa|phasereg[0]                                                                                ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:pa|phasereg[10]                                                                               ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:pa|phasereg[11]                                                                               ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:pa|phasereg[12]                                                                               ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:pa|phasereg[13]                                                                               ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:pa|phasereg[1]                                                                                ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:pa|phasereg[2]                                                                                ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:pa|phasereg[3]                                                                                ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:pa|phasereg[4]                                                                                ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:pa|phasereg[5]                                                                                ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:pa|phasereg[6]                                                                                ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:pa|phasereg[7]                                                                                ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:pa|phasereg[8]                                                                                ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:pa|phasereg[9]                                                                                ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pa|phasereg[0]|clk                                                                                      ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pa|phasereg[10]|clk                                                                                     ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pa|phasereg[11]|clk                                                                                     ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pa|phasereg[12]|clk                                                                                     ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pa|phasereg[13]|clk                                                                                     ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pa|phasereg[1]|clk                                                                                      ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pa|phasereg[2]|clk                                                                                      ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pa|phasereg[3]|clk                                                                                      ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pa|phasereg[4]|clk                                                                                      ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pa|phasereg[5]|clk                                                                                      ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pa|phasereg[6]|clk                                                                                      ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pa|phasereg[7]|clk                                                                                      ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pa|phasereg[8]|clk                                                                                      ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pa|phasereg[9]|clk                                                                                      ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; m|altsyncram_component|auto_generated|ram_block1a0|clk0                                                 ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                                                             ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                                               ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                                                             ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; phase_acc:pa|phasereg[0]                                                                                ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; phase_acc:pa|phasereg[10]                                                                               ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; phase_acc:pa|phasereg[11]                                                                               ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; phase_acc:pa|phasereg[12]                                                                               ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; phase_acc:pa|phasereg[13]                                                                               ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; phase_acc:pa|phasereg[1]                                                                                ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; phase_acc:pa|phasereg[2]                                                                                ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; phase_acc:pa|phasereg[3]                                                                                ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; phase_acc:pa|phasereg[4]                                                                                ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; phase_acc:pa|phasereg[5]                                                                                ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; phase_acc:pa|phasereg[6]                                                                                ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; phase_acc:pa|phasereg[7]                                                                                ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; phase_acc:pa|phasereg[8]                                                                                ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; phase_acc:pa|phasereg[9]                                                                                ;
; 0.662  ; 0.892        ; 0.230          ; High Pulse Width ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|q_a[0]                          ;
; 0.662  ; 0.892        ; 0.230          ; High Pulse Width ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|q_a[1]                          ;
; 0.662  ; 0.892        ; 0.230          ; High Pulse Width ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|q_a[2]                          ;
; 0.662  ; 0.892        ; 0.230          ; High Pulse Width ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|q_a[3]                          ;
; 0.662  ; 0.892        ; 0.230          ; High Pulse Width ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|q_a[4]                          ;
; 0.662  ; 0.892        ; 0.230          ; High Pulse Width ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|q_a[5]                          ;
; 0.662  ; 0.892        ; 0.230          ; High Pulse Width ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|q_a[6]                          ;
; 0.662  ; 0.892        ; 0.230          ; High Pulse Width ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|q_a[7]                          ;
; 0.664  ; 0.894        ; 0.230          ; High Pulse Width ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_na91:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.861  ; 0.861        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                                               ;
; 0.861  ; 0.861        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                                 ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                                                                             ;
; 0.883  ; 0.883        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; m|altsyncram_component|auto_generated|ram_block1a0|clk0                                                 ;
; 0.883  ; 0.883        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; pa|phasereg[0]|clk                                                                                      ;
; 0.883  ; 0.883        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; pa|phasereg[10]|clk                                                                                     ;
; 0.883  ; 0.883        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; pa|phasereg[11]|clk                                                                                     ;
; 0.883  ; 0.883        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; pa|phasereg[12]|clk                                                                                     ;
; 0.883  ; 0.883        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; pa|phasereg[13]|clk                                                                                     ;
; 0.883  ; 0.883        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; pa|phasereg[1]|clk                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; phinc[*]  ; clk        ; 1.980 ; 2.570 ; Rise       ; clk             ;
;  phinc[0] ; clk        ; 1.980 ; 2.495 ; Rise       ; clk             ;
;  phinc[1] ; clk        ; 1.606 ; 2.222 ; Rise       ; clk             ;
;  phinc[2] ; clk        ; 1.904 ; 2.418 ; Rise       ; clk             ;
;  phinc[3] ; clk        ; 1.878 ; 2.560 ; Rise       ; clk             ;
;  phinc[4] ; clk        ; 1.572 ; 2.061 ; Rise       ; clk             ;
;  phinc[5] ; clk        ; 1.903 ; 2.570 ; Rise       ; clk             ;
;  phinc[6] ; clk        ; 1.502 ; 1.986 ; Rise       ; clk             ;
;  phinc[7] ; clk        ; 1.693 ; 2.342 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; phinc[*]  ; clk        ; -0.769 ; -1.337 ; Rise       ; clk             ;
;  phinc[0] ; clk        ; -1.052 ; -1.641 ; Rise       ; clk             ;
;  phinc[1] ; clk        ; -0.769 ; -1.337 ; Rise       ; clk             ;
;  phinc[2] ; clk        ; -1.038 ; -1.631 ; Rise       ; clk             ;
;  phinc[3] ; clk        ; -1.097 ; -1.719 ; Rise       ; clk             ;
;  phinc[4] ; clk        ; -0.784 ; -1.354 ; Rise       ; clk             ;
;  phinc[5] ; clk        ; -1.186 ; -1.794 ; Rise       ; clk             ;
;  phinc[6] ; clk        ; -0.784 ; -1.343 ; Rise       ; clk             ;
;  phinc[7] ; clk        ; -1.049 ; -1.648 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; q[*]      ; clk        ; 4.555 ; 4.663 ; Rise       ; clk             ;
;  q[0]     ; clk        ; 3.666 ; 3.735 ; Rise       ; clk             ;
;  q[1]     ; clk        ; 3.713 ; 3.781 ; Rise       ; clk             ;
;  q[2]     ; clk        ; 3.389 ; 3.415 ; Rise       ; clk             ;
;  q[3]     ; clk        ; 3.691 ; 3.746 ; Rise       ; clk             ;
;  q[4]     ; clk        ; 3.804 ; 3.873 ; Rise       ; clk             ;
;  q[5]     ; clk        ; 4.555 ; 4.663 ; Rise       ; clk             ;
;  q[6]     ; clk        ; 3.701 ; 3.757 ; Rise       ; clk             ;
;  q[7]     ; clk        ; 3.470 ; 3.504 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; q[*]      ; clk        ; 3.281 ; 3.306 ; Rise       ; clk             ;
;  q[0]     ; clk        ; 3.547 ; 3.613 ; Rise       ; clk             ;
;  q[1]     ; clk        ; 3.592 ; 3.658 ; Rise       ; clk             ;
;  q[2]     ; clk        ; 3.281 ; 3.306 ; Rise       ; clk             ;
;  q[3]     ; clk        ; 3.571 ; 3.624 ; Rise       ; clk             ;
;  q[4]     ; clk        ; 3.679 ; 3.745 ; Rise       ; clk             ;
;  q[5]     ; clk        ; 4.437 ; 4.543 ; Rise       ; clk             ;
;  q[6]     ; clk        ; 3.580 ; 3.634 ; Rise       ; clk             ;
;  q[7]     ; clk        ; 3.358 ; 3.391 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.756  ; 0.143 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -1.756  ; 0.143 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -25.019 ; 0.0   ; 0.0      ; 0.0     ; -36.566             ;
;  clk             ; -25.019 ; 0.000 ; N/A      ; N/A     ; -36.566             ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; phinc[*]  ; clk        ; 3.488 ; 3.847 ; Rise       ; clk             ;
;  phinc[0] ; clk        ; 3.488 ; 3.748 ; Rise       ; clk             ;
;  phinc[1] ; clk        ; 2.812 ; 3.314 ; Rise       ; clk             ;
;  phinc[2] ; clk        ; 3.349 ; 3.615 ; Rise       ; clk             ;
;  phinc[3] ; clk        ; 3.286 ; 3.847 ; Rise       ; clk             ;
;  phinc[4] ; clk        ; 2.768 ; 3.039 ; Rise       ; clk             ;
;  phinc[5] ; clk        ; 3.342 ; 3.838 ; Rise       ; clk             ;
;  phinc[6] ; clk        ; 2.650 ; 2.912 ; Rise       ; clk             ;
;  phinc[7] ; clk        ; 3.000 ; 3.473 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; phinc[*]  ; clk        ; -0.769 ; -1.337 ; Rise       ; clk             ;
;  phinc[0] ; clk        ; -1.052 ; -1.641 ; Rise       ; clk             ;
;  phinc[1] ; clk        ; -0.769 ; -1.337 ; Rise       ; clk             ;
;  phinc[2] ; clk        ; -1.038 ; -1.631 ; Rise       ; clk             ;
;  phinc[3] ; clk        ; -1.097 ; -1.719 ; Rise       ; clk             ;
;  phinc[4] ; clk        ; -0.784 ; -1.354 ; Rise       ; clk             ;
;  phinc[5] ; clk        ; -1.186 ; -1.794 ; Rise       ; clk             ;
;  phinc[6] ; clk        ; -0.784 ; -1.343 ; Rise       ; clk             ;
;  phinc[7] ; clk        ; -1.049 ; -1.648 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; q[*]      ; clk        ; 7.485 ; 7.491 ; Rise       ; clk             ;
;  q[0]     ; clk        ; 6.183 ; 6.179 ; Rise       ; clk             ;
;  q[1]     ; clk        ; 6.325 ; 6.285 ; Rise       ; clk             ;
;  q[2]     ; clk        ; 5.750 ; 5.704 ; Rise       ; clk             ;
;  q[3]     ; clk        ; 6.314 ; 6.245 ; Rise       ; clk             ;
;  q[4]     ; clk        ; 6.472 ; 6.423 ; Rise       ; clk             ;
;  q[5]     ; clk        ; 7.485 ; 7.491 ; Rise       ; clk             ;
;  q[6]     ; clk        ; 6.334 ; 6.256 ; Rise       ; clk             ;
;  q[7]     ; clk        ; 5.907 ; 5.849 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; q[*]      ; clk        ; 3.281 ; 3.306 ; Rise       ; clk             ;
;  q[0]     ; clk        ; 3.547 ; 3.613 ; Rise       ; clk             ;
;  q[1]     ; clk        ; 3.592 ; 3.658 ; Rise       ; clk             ;
;  q[2]     ; clk        ; 3.281 ; 3.306 ; Rise       ; clk             ;
;  q[3]     ; clk        ; 3.571 ; 3.624 ; Rise       ; clk             ;
;  q[4]     ; clk        ; 3.679 ; 3.745 ; Rise       ; clk             ;
;  q[5]     ; clk        ; 4.437 ; 4.543 ; Rise       ; clk             ;
;  q[6]     ; clk        ; 3.580 ; 3.634 ; Rise       ; clk             ;
;  q[7]     ; clk        ; 3.358 ; 3.391 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; q[0]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; q[1]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; q[2]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; q[3]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; q[4]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; q[5]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; q[6]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; q[7]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; phinc[6]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; phinc[5]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; phinc[4]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; phinc[3]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; phinc[2]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; phinc[1]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; phinc[0]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clrn                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; phinc[7]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; q[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; q[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; q[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; q[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; q[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; q[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.33 V              ; -0.00616 V          ; 0.191 V                              ; 0.099 V                              ; 2.83e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.33 V             ; -0.00616 V         ; 0.191 V                             ; 0.099 V                             ; 2.83e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; q[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; q[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; q[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; q[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; q[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; q[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; q[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; q[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.33 V              ; -0.00344 V          ; 0.134 V                              ; 0.075 V                              ; 3.33e-09 s                  ; 3.16e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.33 V             ; -0.00344 V         ; 0.134 V                             ; 0.075 V                             ; 3.33e-09 s                 ; 3.16e-09 s                 ; Yes                       ; Yes                       ;
; q[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; q[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; q[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; q[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; q[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; q[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; q[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; q[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; q[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; q[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 121      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 121      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 9     ; 9    ;
; Unconstrained Input Port Paths  ; 98    ; 98   ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 8     ; 8    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 15.0.2 Build 153 07/15/2015 SJ Web Edition
    Info: Processing started: Tue Dec 01 17:24:10 2015
Info: Command: quartus_sta tasks -c tasks
Info: qsta_default_script.tcl version: #11
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'tasks.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.756
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.756             -25.019 clk 
Info (332146): Worst-case hold slack is 0.307
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.307               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -36.566 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.484
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.484             -19.954 clk 
Info (332146): Worst-case hold slack is 0.304
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.304               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -36.566 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.324
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.324              -3.488 clk 
Info (332146): Worst-case hold slack is 0.143
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.143               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -28.045 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 666 megabytes
    Info: Processing ended: Tue Dec 01 17:24:12 2015
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


