# Proyecto II IE523 Capa de transacción PCIE adaptada y lógica de conmutación - Yeison Rodriguez B56074 - Pablo Vargas B57564 - Luis Soto B57082

## NOTA PARA EL PROFESOR


## Compilación y ejecución


## Bitácora
### Avance 1: 19 de junio, 17:00
Las reuniones que realizamos son principalmente virtuales por medio de un grupo de whatsapp, en ellas
discutimos los módulos realizados por los compañeros para que en un futuro no existan problemas de conexión
y también se discute la sintaxis a utilizar en los módulos conductuales y estructurales con el fin de utilizar 
de manera correcta autoinst

A continuacón se pesentan las tareas que realizó cada estudiante para este avance

Luis Soto: Bitácora y Revisión de módulos de los compañeros. 
El trabajo de este integrante fue realizado entre los días 18 y 19 del mes de Mayo

Pablo Vargas: Módulo de máquina de estados revisión de módulos de los compañeros
El trabajo de este integrante fue realizado entre los días 13 y 16 del mes de Mayo

Yeison Rodríguez: Bitácora, plan de trabajo y revisión de módulo RAM.
El trabajo de este integrante fue realizado entre los días 17 y 19 del mes de junio



Los problemas que se tuvieron fueron los siguientes:

La memoria no podía leer y escribir al mismo tiempo por lo que se tuvo que realizar una corrección.
La máquina de estados tenía un problema en una de las transiciones.



### Avance 2: 26 de junio, 17:00
Las reuniones que realizamos son principalmente virtuales por medio de un grupo de whatsapp, en ellas
discutimos los módulos realizados por los compañeros para que en un futuro no existan problemas de conexión
y también se discute la sintaxis a utilizar en los módulos conductuales y estructurales con el fin de utilizar 
de manera correcta autoinst

A continuacón se pesentan las tareas que realizó cada estudiante para este avance

Luis Soto: Revisión de módulo FIFO.
El trabajo de este integrante fue realizado entre los días 24 y 26 del mes de junio

Pablo Vargas:  Revisión de módulo FIFO.
El trabajo de este integrante fue realizado entre los días 24 y 26 del mes de junio

Yeison Rodríguez: Bitácora y creación de módulo FIFO.
El trabajo de este integrante fue realizado entre los días 26 y 26 del mes de junio

Los problemas que se tuvieron fueron los siguientes:

No se presentaron problemas


### Avance 3: 3 de julio, 17:00

Las reuniones que realizamos son principalmente virtuales por medio de un grupo de whatsapp, en ellas
discutimos los módulos realizados por los compañeros para que en un futuro no existan problemas de conexión
y también se discute la sintaxis a utilizar en los módulos conductuales y estructurales con el fin de utilizar 
de manera correcta autoinst

A continuacón se pesentan las tareas que realizó cada estudiante para este avance

Luis Soto: Creación de la interconexión total.
El trabajo de este integrante fue realizado entre los días 1 y 3 del mes de julio

Pablo Vargas:  Revisión de módulo de la interconexión total.
El trabajo de este integrante fue realizado entre los días 1 y 3 del mes de julio

Yeison Rodríguez: Bitácora y revisión de módulo de la interconexión total.
El trabajo de este integrante fue realizado entre los días 1 y 3 del mes de julio

Los problemas que se tuvieron fueron los siguientes:

El FIFO caía en estado de error cuando se leía un dato y estaba vacío, por lo que fue corregido.


### Avance 4: 6 de julio, 08:00

Todos los integrantes trabajaron en la creación del reporte.

### Presentación final: 10 de julio, 17:00



## Requisitos previos

### Instalar Icarus Verilog
Herramienta que opera como un compilador de código escrito en verilog

Para instalar en Linux ejecutar:
```
>> sudo apt-get install iverilog
```

### Instalar Gtkwave
Herramienta de visualización de archivos VCD, en este caso generados por Icarus Verilog 

Para instalar en Linux ejecutar:
```
>> sudo apt-get install gtkwave
```

### Instalar yosys
Herramienta utilizada para generar una síntesis a partir de un modelo conductual

Para instalar en Linux ejecutar:
```
>> sudo apt-get install yosys
```

