# Line Limit Test
alias display1 d0

add r0 0 0
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1
add r0 r0 1

start:
s display1 Setting r0
add r0 r0 10
yield
j start
