m255
K4
z2
!s11e vcom 2020.3 2020.10, Oct 14 2020
13
!s112 1.1
!i10d 8192
!i10e 25
!i10f 100
cModel Technology
Z0 dC:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Banco_Registro/SimulacionBancoRegistro
Ebancoregistro
Z1 w1687293445
Z2 DPx4 ieee 18 std_logic_unsigned 0 22 ;eZjO2D4ZDz<]0>8AL<ne1
Z3 DPx4 ieee 15 std_logic_arith 0 22 [G314=:2zXJ`VORJe1J@Z1
Z4 DPx3 std 6 textio 0 22 zE1`LPoLg^DX3Oz^4Fj1K3
Z5 DPx4 ieee 14 std_logic_1164 0 22 cVAk:aDinOX8^VGI1ekP<3
!i122 0
R0
Z6 8C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Banco_Registro/SimulacionBancoRegistro/Banco_Registros.vhd
Z7 FC:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Banco_Registro/SimulacionBancoRegistro/Banco_Registros.vhd
l0
L6 1
V4J0FjTF<B_VGHD=eCPBXI3
!s100 a>=VVOiKKFPG=[B[g2nE]3
Z8 OT;C;2020.3;71
32
Z9 !s110 1687462226
!i10b 1
Z10 !s108 1687462226.000000
Z11 !s90 -reportprogress|300|-work|work|C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Banco_Registro/SimulacionBancoRegistro/Banco_Registros.vhd|
Z12 !s107 C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Banco_Registro/SimulacionBancoRegistro/Banco_Registros.vhd|
!i113 1
Z13 o-work work -O0
Z14 tExplicit 1 CvgOpt 0
Abancoregistro0
R2
R3
R4
R5
DEx4 work 13 bancoregistro 0 22 4J0FjTF<B_VGHD=eCPBXI3
!i122 0
l21
L16 18
VcdDHa6GXWhCaC6WgnZ[Xl2
!s100 Y]WLiUB>3<O_noVaHjQQo0
R8
32
R9
!i10b 1
R10
R11
R12
!i113 1
R13
R14
Etestbench
Z15 w1687462188
R2
R3
R4
R5
!i122 1
R0
Z16 8C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Banco_Registro/SimulacionBancoRegistro/TestBench.vhdl
Z17 FC:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Banco_Registro/SimulacionBancoRegistro/TestBench.vhdl
l0
L6 1
VTh_<3>J?<0b_>>kA7Go?j1
!s100 MOkiORB3nZMTUBegAXF@F2
R8
32
R9
!i10b 1
R10
Z18 !s90 -reportprogress|300|-work|work|C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Banco_Registro/SimulacionBancoRegistro/TestBench.vhdl|
!s107 C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Banco_Registro/SimulacionBancoRegistro/TestBench.vhdl|
!i113 1
R13
R14
Atestbench0
R2
R3
R4
R5
DEx4 work 9 testbench 0 22 Th_<3>J?<0b_>>kA7Go?j1
!i122 1
l26
L9 46
VfPDlT==VW:ibSg4UC6O[E2
!s100 HGjL9QQ[aZo^[S[]3aBgE2
R8
32
R9
!i10b 1
R10
R18
Z19 !s107 C:/Users/andre/Documents/University/Noveno Semestre/Arquitectura de computadoras/Procesador/Banco_Registro/SimulacionBancoRegistro/TestBench.vhdl|
!i113 1
R13
R14
