---
layout: post
title: FPGA学习（三）- IO核FIFO简介
data: 2022-06-15
description: "FPGA学习笔记"
tag: FPGA
typora-root-url: ..
---

FIFO 的英文全称是 First In First Out,即先进先出。FPGA 使用的 FIFO 一般指的是对数据的存储具有先进先出特性的一个缓存器,常被用于数据的缓存,或者高速异步数据的交互也即所谓的跨时钟域信号传递。它与 FPGA 内部的 RAM 和 ROM 的区别是没有外部读写地址线,采取顺序写入数据,顺序读出数据的方式,使用起来简单方便,由此带来的缺点就是不能像 RAM 和 ROM 那样可以由地址线决定读取或写入某个指定的地址。本章我们将对 Vivado 软件生成的 FIFO IP 核进行读写测试,来向大家介绍 Xilinx FIFO IP 核的使用方法。



## FIFO IP核简介

根据FIFO工作的时钟域，可以将FIFO分为同步FIFO和异步FIFO。同步FIFO是指读时钟和写时钟为同一个时钟，在时钟沿来临时同时发生读写操作。异步FIFO是指读写时钟不一致，读写时钟是互相独立的。Xilinx的FIFO IP核可以被配置为同步FIFO或异步FIFO，其信号框图如下图所示。从图中可以了解到，当被配置为同步FIFO时，只使用wr_clk，所有的输入输出信号都同步于wr_clk信号。而当被配置为异步FIFO时候，写端口和读端口分别有独立的时钟，所有与写相关的信号都是同步于写时钟wr_clk，所有与读相关的信号都是同步于读时钟rd_clk。

![1](/images/fpga/3-1.png)

FIFO的相关参数：

**FIFO的宽度：**FIFO一次读写操作的数据位N。

**FIFO的深度：**FIFO可以储存多少个宽度为N位的数据。

**将空标志：**almost_empty。FIFO即将被读空。

**空标志：**empty。FIFO已空时由FIFO的状态电路送出一个信号，以组织FIFO的读操作继续从FIFO中读出数据而造成无效数据的读出。

**将满标志：**full。FIFO已满或将要写满的时由FIFO的状态电路送出的一个信号，以阻止FIFO的写操作继续向FIFO中写数据而造成溢出。

**读时钟：**读FIFO时所遵循的时钟，在每个时钟的上升沿触发。

**写时钟：**写FIFO时所遵循的时钟，在每个时钟的上升沿触发。

这里请注意,“almost_empty”和“almost_full”这两个信号分别被看作“empty”和“full”的警告信号,他们相对于真正的空(empty)和满(full)都会提前一个时钟周期拉高。

对于 FIFO 的基本知识先了解这些就足够了,可能有人会好奇为什么会有同步 FIFO 和异步 FIFO,它们各自的用途是什么。之所以有同步 FIFO 和异步 FIFO 是因为各自的作用不同。同步 FIFO 常用于同步时钟的数据缓存,异步 FIFO 常用于跨时钟域的数据信号的传递,例如时钟域 A 下的数据 data1 传递给异步时钟域 B,当 data1 为连续变化信号时,如果直接传递给时钟域 B 则可能会导致收非所送的情况,即在采集过程中会出现包括亚稳态问题在内的一系列问题,使用异步 FIFO 能够将不同时钟域中的数据同步到所需的时钟域中。



## 实验任务

本节的实验任务是使用 Vivado 生成 FIFO IP 核,并实现以下功能:当 FIFO 为空时,向 FIFO 中写入数据,写入的数据量和 FIFO 深度一致,即 FIFO 被写满;然后从 FIFO 中读出数据,直到 FIFO 被读空为止,以此向大家详细介绍一下 FIFO IP 核的使用方法。



## 硬件设计

输入时钟信号和按键复位信号，管脚分配如下：

| 信号名    | 方向  | 管脚 | 端口说明                                | 电平标准 |
| --------- | ----- | ---- | --------------------------------------- | -------- |
| sys_clk   | input | N18  | 系统时钟,50Mhz                          | LVCMOS33 |
| sys_rst_n | input | P16  | 系统复位,低电平有效,位于底板上(PL_KEY1) | LVCMOS33 |

对应的约束语句如下：

```
set_property -dict {PACKAGE_PIN U18 IOSTANDARD LVCMOS33} [get_ports sys_clk]
set_property -dict {PACKAGE_PIN N16 IOSTANDARD LVCMOS33} [get_ports sys_clk_n]
```



## 程序设计

根据实验任务要求和模块化设计的思想,我们需要如下 4 个模块:fifo IP 核、写 fifo 模块、读 fifo 模块以及顶层例化模块实现前三个模块的信号交互。由于 FIFO 多用于跨时钟域信号的处理,所以本实验我们使用异步 FIFO 来向大家详细介绍双时钟 FIFO IP 核的创建和使用。为了方便大家理解,这里我们将读/写时钟都用系统时钟来驱动。系统的功能框图如下图所示:

![2](/images/fpga/3-2.png)

使用“FIFO Generator”IP核模块，完成相关参数的配置。

![3](/images/fpga/3-3.png)

这里选择接口类型为默认的“Native”，也就是传统意义上的FIFO接口。“FIFO Implementation”选项用于选择我们想要实现的是同步FIFO还是异步FIFO以及使用哪种资源实现FIFO，这里我们选择“Independent Clocks Block RAM”，即使用块RAM来实现异步FIFO。接下来设置FIFO端口的参数，由于我们只是观察 FIFO 的读写,所以最下面的“Reset Pin”选项我们可以不使用,把它取消勾选。其他设置保持默认即可,如下图所示。

![3-4](/images/fpga/3-4.png)

接下来在“status flags”选项将“即将写满”和“即将读空”两个信号勾选上，在“data counts”选项卡用于设置FIFO内数据计数的输出信号，此信号表示当前在FIFO内存在多少个有效数据。为了更加方便观察读/写过程，这里我们把读/写端口的数据计数都打开，且计数值总线的位宽设置为满位宽，即8位，如下图所示。

![5](/images/fpga/3-5.png)

接下来就可以看见fifo_generator_0.veo文件，我们可以按照其提供的例化格式去例化FIFO。接下来创建一个ip_fifo.v文件作为顶层模块
