{
  "module_name": "phy-qcom-qmp-pcie-qhp.h",
  "hash_id": "08b51a37bd94c0ad97c5c5aed3c7e843e61a0eeda2d5d389c0e9674f7a590daa",
  "original_prompt": "Ingested from linux-6.6.14/drivers/phy/qualcomm/phy-qcom-qmp-pcie-qhp.h",
  "human_readable_source": " \n \n\n#ifndef QCOM_PHY_QMP_PCIE_QHP_H_\n#define QCOM_PHY_QMP_PCIE_QHP_H_\n\n \n#define PCIE_GEN3_QHP_COM_SSC_EN_CENTER\t\t\t0x14\n#define PCIE_GEN3_QHP_COM_SSC_PER1\t\t\t0x20\n#define PCIE_GEN3_QHP_COM_SSC_PER2\t\t\t0x24\n#define PCIE_GEN3_QHP_COM_SSC_STEP_SIZE1\t\t0x28\n#define PCIE_GEN3_QHP_COM_SSC_STEP_SIZE2\t\t0x2c\n#define PCIE_GEN3_QHP_COM_SSC_STEP_SIZE1_MODE1\t\t0x34\n#define PCIE_GEN3_QHP_COM_SSC_STEP_SIZE2_MODE1\t\t0x38\n#define PCIE_GEN3_QHP_COM_BIAS_EN_CKBUFLR_EN\t\t0x54\n#define PCIE_GEN3_QHP_COM_CLK_ENABLE1\t\t\t0x58\n#define PCIE_GEN3_QHP_COM_LOCK_CMP1_MODE0\t\t0x6c\n#define PCIE_GEN3_QHP_COM_LOCK_CMP2_MODE0\t\t0x70\n#define PCIE_GEN3_QHP_COM_LOCK_CMP1_MODE1\t\t0x78\n#define PCIE_GEN3_QHP_COM_LOCK_CMP2_MODE1\t\t0x7c\n#define PCIE_GEN3_QHP_COM_BGV_TRIM\t\t\t0x98\n#define PCIE_GEN3_QHP_COM_CP_CTRL_MODE0\t\t\t0xb4\n#define PCIE_GEN3_QHP_COM_CP_CTRL_MODE1\t\t\t0xb8\n#define PCIE_GEN3_QHP_COM_PLL_RCTRL_MODE0\t\t0xc0\n#define PCIE_GEN3_QHP_COM_PLL_RCTRL_MODE1\t\t0xc4\n#define PCIE_GEN3_QHP_COM_PLL_CCTRL_MODE0\t\t0xcc\n#define PCIE_GEN3_QHP_COM_PLL_CCTRL_MODE1\t\t0xd0\n#define PCIE_GEN3_QHP_COM_SYSCLK_EN_SEL\t\t\t0xdc\n#define PCIE_GEN3_QHP_COM_RESTRIM_CTRL2\t\t\t0xf0\n#define PCIE_GEN3_QHP_COM_LOCK_CMP_EN\t\t\t0xf8\n#define PCIE_GEN3_QHP_COM_DEC_START_MODE0\t\t0x100\n#define PCIE_GEN3_QHP_COM_DEC_START_MODE1\t\t0x108\n#define PCIE_GEN3_QHP_COM_DIV_FRAC_START1_MODE0\t\t0x11c\n#define PCIE_GEN3_QHP_COM_DIV_FRAC_START2_MODE0\t\t0x120\n#define PCIE_GEN3_QHP_COM_DIV_FRAC_START3_MODE0\t\t0x124\n#define PCIE_GEN3_QHP_COM_DIV_FRAC_START1_MODE1\t\t0x128\n#define PCIE_GEN3_QHP_COM_DIV_FRAC_START2_MODE1\t\t0x12c\n#define PCIE_GEN3_QHP_COM_DIV_FRAC_START3_MODE1\t\t0x130\n#define PCIE_GEN3_QHP_COM_INTEGLOOP_GAIN0_MODE0\t\t0x150\n#define PCIE_GEN3_QHP_COM_INTEGLOOP_GAIN0_MODE1\t\t0x158\n#define PCIE_GEN3_QHP_COM_VCO_TUNE_MAP\t\t\t0x178\n#define PCIE_GEN3_QHP_COM_BG_CTRL\t\t\t0x1c8\n#define PCIE_GEN3_QHP_COM_CLK_SELECT\t\t\t0x1cc\n#define PCIE_GEN3_QHP_COM_HSCLK_SEL1\t\t\t0x1d0\n#define PCIE_GEN3_QHP_COM_CORECLK_DIV\t\t\t0x1e0\n#define PCIE_GEN3_QHP_COM_CORE_CLK_EN\t\t\t0x1e8\n#define PCIE_GEN3_QHP_COM_CMN_CONFIG\t\t\t0x1f0\n#define PCIE_GEN3_QHP_COM_SVS_MODE_CLK_SEL\t\t0x1fc\n#define PCIE_GEN3_QHP_COM_CORECLK_DIV_MODE1\t\t0x21c\n#define PCIE_GEN3_QHP_COM_CMN_MODE\t\t\t0x224\n#define PCIE_GEN3_QHP_COM_VREGCLK_DIV1\t\t\t0x228\n#define PCIE_GEN3_QHP_COM_VREGCLK_DIV2\t\t\t0x22c\n\n \n#define PCIE_GEN3_QHP_L0_DRVR_CTRL0\t\t\t0xc\n#define PCIE_GEN3_QHP_L0_DRVR_CTRL1\t\t\t0x10\n#define PCIE_GEN3_QHP_L0_DRVR_CTRL2\t\t\t0x14\n#define PCIE_GEN3_QHP_L0_DRVR_TAP_EN\t\t\t0x18\n#define PCIE_GEN3_QHP_L0_TX_BAND_MODE\t\t\t0x60\n#define PCIE_GEN3_QHP_L0_LANE_MODE\t\t\t0x64\n#define PCIE_GEN3_QHP_L0_PARALLEL_RATE\t\t\t0x7c\n#define PCIE_GEN3_QHP_L0_CML_CTRL_MODE0\t\t\t0xc0\n#define PCIE_GEN3_QHP_L0_CML_CTRL_MODE1\t\t\t0xc4\n#define PCIE_GEN3_QHP_L0_CML_CTRL_MODE2\t\t\t0xc8\n#define PCIE_GEN3_QHP_L0_PREAMP_CTRL_MODE1\t\t0xd0\n#define PCIE_GEN3_QHP_L0_PREAMP_CTRL_MODE2\t\t0xd4\n#define PCIE_GEN3_QHP_L0_MIXER_CTRL_MODE0\t\t0xd8\n#define PCIE_GEN3_QHP_L0_MIXER_CTRL_MODE1\t\t0xdc\n#define PCIE_GEN3_QHP_L0_MIXER_CTRL_MODE2\t\t0xe0\n#define PCIE_GEN3_QHP_L0_CTLE_THRESH_DFE\t\t0xfc\n#define PCIE_GEN3_QHP_L0_CGA_THRESH_DFE\t\t\t0x100\n#define PCIE_GEN3_QHP_L0_RXENGINE_EN0\t\t\t0x108\n#define PCIE_GEN3_QHP_L0_CTLE_TRAIN_TIME\t\t0x114\n#define PCIE_GEN3_QHP_L0_CTLE_DFE_OVRLP_TIME\t\t0x118\n#define PCIE_GEN3_QHP_L0_DFE_REFRESH_TIME\t\t0x11c\n#define PCIE_GEN3_QHP_L0_DFE_ENABLE_TIME\t\t0x120\n#define PCIE_GEN3_QHP_L0_VGA_GAIN\t\t\t0x124\n#define PCIE_GEN3_QHP_L0_DFE_GAIN\t\t\t0x128\n#define PCIE_GEN3_QHP_L0_EQ_GAIN\t\t\t0x130\n#define PCIE_GEN3_QHP_L0_OFFSET_GAIN\t\t\t0x134\n#define PCIE_GEN3_QHP_L0_PRE_GAIN\t\t\t0x138\n#define PCIE_GEN3_QHP_L0_VGA_INITVAL\t\t\t0x13c\n#define PCIE_GEN3_QHP_L0_EQ_INTVAL\t\t\t0x154\n#define PCIE_GEN3_QHP_L0_EDAC_INITVAL\t\t\t0x160\n#define PCIE_GEN3_QHP_L0_RXEQ_INITB0\t\t\t0x168\n#define PCIE_GEN3_QHP_L0_RXEQ_INITB1\t\t\t0x16c\n#define PCIE_GEN3_QHP_L0_RCVRDONE_THRESH1\t\t0x178\n#define PCIE_GEN3_QHP_L0_RXEQ_CTRL\t\t\t0x180\n#define PCIE_GEN3_QHP_L0_UCDR_FO_GAIN_MODE0\t\t0x184\n#define PCIE_GEN3_QHP_L0_UCDR_FO_GAIN_MODE1\t\t0x188\n#define PCIE_GEN3_QHP_L0_UCDR_FO_GAIN_MODE2\t\t0x18c\n#define PCIE_GEN3_QHP_L0_UCDR_SO_GAIN_MODE0\t\t0x190\n#define PCIE_GEN3_QHP_L0_UCDR_SO_GAIN_MODE1\t\t0x194\n#define PCIE_GEN3_QHP_L0_UCDR_SO_GAIN_MODE2\t\t0x198\n#define PCIE_GEN3_QHP_L0_UCDR_SO_CONFIG\t\t\t0x19c\n#define PCIE_GEN3_QHP_L0_RX_BAND\t\t\t0x1a4\n#define PCIE_GEN3_QHP_L0_RX_RCVR_PATH1_MODE0\t\t0x1c0\n#define PCIE_GEN3_QHP_L0_RX_RCVR_PATH1_MODE1\t\t0x1c4\n#define PCIE_GEN3_QHP_L0_RX_RCVR_PATH1_MODE2\t\t0x1c8\n#define PCIE_GEN3_QHP_L0_SIGDET_ENABLES\t\t\t0x230\n#define PCIE_GEN3_QHP_L0_SIGDET_CNTRL\t\t\t0x234\n#define PCIE_GEN3_QHP_L0_SIGDET_DEGLITCH_CNTRL\t\t0x238\n#define PCIE_GEN3_QHP_L0_DCC_GAIN\t\t\t0x2a4\n#define PCIE_GEN3_QHP_L0_RSM_START\t\t\t0x2a8\n#define PCIE_GEN3_QHP_L0_RX_EN_SIGNAL\t\t\t0x2ac\n#define PCIE_GEN3_QHP_L0_PSM_RX_EN_CAL\t\t\t0x2b0\n#define PCIE_GEN3_QHP_L0_RX_MISC_CNTRL0\t\t\t0x2b8\n#define PCIE_GEN3_QHP_L0_TS0_TIMER\t\t\t0x2c0\n#define PCIE_GEN3_QHP_L0_DLL_HIGHDATARATE\t\t0x2c4\n#define PCIE_GEN3_QHP_L0_RX_RESETCODE_OFFSET\t\t0x2cc\n\n \n#define PCIE_GEN3_QHP_PHY_TXMGN_MAIN_V0_M3P5DB\t\t0x2c\n#define PCIE_GEN3_QHP_PHY_TXMGN_POST_V0_M3P5DB\t\t0x40\n#define PCIE_GEN3_QHP_PHY_TXMGN_MAIN_V0_M6DB\t\t0x54\n#define PCIE_GEN3_QHP_PHY_TXMGN_POST_V0_M6DB\t\t0x68\n#define PCIE_GEN3_QHP_PHY_POWER_STATE_CONFIG\t\t0x15c\n#define PCIE_GEN3_QHP_PHY_POWER_STATE_CONFIG5\t\t0x16c\n#define PCIE_GEN3_QHP_PHY_PCS_TX_RX_CONFIG\t\t0x174\n\n#endif\n",
  "logic_map": {},
  "failure_modes": [],
  "crash_correlation_map": {}
}