# Lab1

本实验也是热身的一部分，所涉及的内容仍然没有超过《数字逻辑设计》一课的实验内容🧐。

第一节：ALU与Register Files，使用给定的IP核组装一个ALU模块，自己设计实现一个寄存器组。

第二节：简单的有限状态机设计，完成序列检测任务。

**开始实验之前，你需要回顾或简单思考：**

* IP core是什么，怎么调用？
* 如何对设计的模块进行测试？
* Verilog中
  * 实现基本功能的`module`由哪些部分组成？
  * `always @()`块是什么含义，怎么使用它来完成寄存器组读写操作？
  * 类型`wire`和`reg`的区别是什么？
  * 赋值操作`=`与`<=`的区别是什么？
* FSM（Finite State Machine，有限状态机）是什么，你会怎么设计状态转移部分的code？

!!! warning "本实验需要提交实验报告（Lab0-3合成一份提交）"

!!! warning "本实验不需要验收"
