 2 
行政院國家科學委員會專題研究計畫成果報告 
雜訊限制的 MTCMOS 電路功率優化之研究 
計畫編號：NSC 98-2221-E-212-30 
執行期限：98 年 8 月 1 日至 99 年 7 月 31 日 
主持人：林浩仁   靜宜大學資訊工程學系 
E-mail : hrlin@pu.edu.tw 
計畫參與人員：許思傑、黃玟賢、楊佳睿大葉大學資訊工程學系 
 
一、中文摘要 
 
漏電流與耦合雜訊是目前奈米世代積
體電路設計的重要課題，對於漏電流的處
理，由於 Multiple Threshold Voltages 
CMOS(MTCMOS)製程技術不會增加電路設計
的複雜度，是近年來相當受到重視的方法。 
本篇計畫同時考量上述兩個課題，提
出加入 noise immunity 的觀點，由於
low-Vth 元件的雜訊免疫力比 high-Vth 元
件差，在佈局中雜訊較敏感區域中的元
件，應該盡量以 high-Vth 的 MOS 元件實現
以提高電路的強健性與可靠性。但是若這
些元件也是在關鍵路徑上，則會與前述效
能的原則而採用 L-VT 樣式互相牴觸。基於
前述的觀察與發現，本計劃提出：在關鍵
路徑上且耦合雜訊嚴重區域的邏輯元件，
應該採用 H-VT 樣式，而非 L-VT 樣式，以
避免較嚴重的耦合雜訊造成邏輯元件的功
能錯誤。以前述的觀點為核心，本論文提
出 考 量 雜 訊 的 MTCMOS 電 路 元 件
V-TH(Voltage Threshold)值選擇演算法。
以 ISCAS89 測試電路進行實驗，在不增加
電路時間延遲的限制下，本計劃所設計的
演算法平均可降低 52.43%雜訊敏感元件
數。 
 
關鍵詞：低功率設計、漏電流、MTCMOS、
耦合雜訊干擾 
 
Abstract 
 
Subthreshold leakage current and 
crosstalk noise are two important issues of 
integrated circuits in nanometer technology 
node. MTCMOS (Multi-Threshold CMOS) 
is a technology that allows the devices in a 
circuit to be with different threshold voltages 
(VTH). It is an effective way to achieve high 
performance and low power goal by 
adequately assigning the threshold voltage of 
each device in a circuit.   
In this paper, we take the above 
mentioned two issues into consideration. 
With considering the crosstalk and leakage 
issues simultaneously, we have the following 
observation. If the input signal of a device on 
the critical path has the crosstalk noise 
problem, then the device should be assigned 
with high VTH since high VTH device is less 
sensitive to noise. We propose an algorithm 
based on the above observation. We first 
extract the coupling capacitances of 
aggressor and victim nets from the 
standard-cell-based layout of a circuit. Then, 
crosstalk noise analysis is performed to find 
out the nets with larger noise which is 
measured by the “maximum peak voltage”. 
The second step is to identify the critical path. 
By the results of the above steps, we globally 
assign each cell with either H-VT or L-VT 
version from the cell library to achieve the 
noise-aware and low-power design goal. 
Experiments are performed on the 
circuits from the ISCAS89 benchmark suite. 
First, the circuit is implemented using the 
TSMC 0.13um dual threshold standard-cell 
library. Then, the commercial tool SOC 
Encounter is used to perform the placement 
and routing work and crosstalk analysis of 
the circuit. After applying our proposed 
algorithm, we can reduce the number of cell 
with noise about 52.43%. 
Keywords: low-power design, leakage, 
MTCMOS, crosstalk noise. 
 
二、計畫緣由與目的 
   
 4 
時序限制設定為電路最佳運作時間的 1.1
倍，運用 Design Compiler執行功率最佳化
後，經由 SOC Encounter產生元件擺置與繞
線圖，Fire & Ice 粹取電路中的寄生電容與
耦合電容等資訊，最後再以 CeltIC 執行訊
號干擾分析，完成整個實驗的初始建構。 
表 3.1 工作站軟硬體資訊 
工作站硬
體 
SunBlade1000 UltraSPARCIII 1GHz 2G 
Ram 
作業系統 SunOS Release 5.8 
C++編譯器 GCC version 3.2 
標準製程
元件庫 
Cell-Based Design Kit 0.13um TSMC/ 
Artisan Metro v1.0 
Design Compiler 
x05.09sp4 
Logic Synthesis  
SOC Encounter version 
6.2 
P&R Flow 
Fire&Ice QXC version 
3.11 
Extracting RC 
使用軟體 
CeltIC V06.20 Ccrosstalk 
analysis  
 
實驗初始以 SOC Encounter 內建之
CeltIC 雜訊分析軟體，萃取出測試電路中
耦合雜訊大於 10%*VDD、15%*VDD 及
20%*VDD 之干擾線段，分別以本文所設計
之方法，執行降低雜訊干擾程序。 
表3.2 侵害線段改善統計 
電路名稱 s13207 s15850 s35932 s38584 
Before/After/ 
average 
B A avg B A avg B A avg B A avg 
20% 2 2 0% 38 29 23.68% 33 13 60.60% 24 13 45.83% 
15% 8 5 37.5% 44 39 11.36% 33 15 54.54% 36 19 47.22% 
耦合雜訊
臨界電壓 
準位 
10% 17 13 23.52% 47 37 21.27% 38 26 31.57% 47 27 42.55% 
( Before - After ) ÷ Before × 100% Total average 35.14% 
 
表3.3 受害線段改善統計 
電路名稱 s13207 s15850 s35932 s38584 
Before/After/ 
average 
B A avg B A avg B A avg B A avg 
20% 1 1 0% 48 58 -20.8% 32 15 53.12% 50 38 24% 
15% 14 19 -35.7% 100 106 -6% 32 28 12.5% 116 95 18.1% 
耦合雜
訊臨界
電壓 
準位 
10% 35 39 -11.4% 127 133 -4.72% 89 98 -10.1% 265 228 13.96% 
( Before - After ) ÷ Before × 100% Total average 5.61% 
  
表 3.2 與表 3.3分別為侵害線段與受害
線段，在經由本文所提出之降低干擾方法
優化後之結果。第 1 列為測試電路名稱；
第 2 列分別為改善前、改善後與平均值；
第 3 列為電路中的耦合雜訊取樣準位分別
設 定 在 20%*VDD 、 15%*VDD 與
10%*VDD 之情形；第 4列則是線段平均改
善百分比。 
 
 由於干擾現象最主要的成因是取決於
元件的驅動力、訊號轉換斜率與線段間的
平行耦合電容等因素。因此，當電路元件
數多且繞線密集度越高且長時，在這種條
件下便會使線線段受到干擾影響的程度加
重，會有較多的干擾情形得以作探討與執
行優化。電路 s15850 與 s38584 這兩個電路
檔擁有較高的繞線密集度，因此在電路中
的受害線段數，便會明顯多於其他兩個，
尤其當雜訊臨界值設定較小(VDD*15%或
VDD*10%)時，受害線段數更會明顯增加。 
由 3.2 中可以看到，整體而言本論文所
提出的雜訊限制之 MTCMOS 功率優化演
算法對侵害線段的改善可獲致顯著的效
果，以表 4.2 中為例，電路 38584 在耦合雜
訊臨界準位 VDD*20%時，初始電路有 24
條侵害線段，經由本文所提出之演算法執
行優化後，侵害線段剩下 13條，減少比例
為(24-13)/24  45.83%，改善效果相當顯
著。平均而言，在整體的侵害線段平均的
改善幅度約為 35.14%。受害線段平均的改
善幅度約為 5.61%。 
 表 3.4 為經由本文方法處理電路中雜
訊敏感元件，在改善前與改善後之數據比
較。其中第 1欄為電路名稱第 2欄為耦合
雜訊準位，第 3 與第 4欄分別為改善前、
改善後的元件個數，第 5欄則是改善的百
分比。 
 我們可以從表中明顯的看到，在多數
的電路中都能有效的達到降低電路中的雜
訊敏感元件的目地。而以測試電路 s35932 
在 VDD 10%的耦合雜訊準位時，在改善前
共有 115 個雜訊敏感的元件，在經由本文
提出的方法改善後，剩餘 54 個雜訊敏感的
 6 
power design using dual threshold 
voltage, Proceedings of the 2004 
conference on Asia South Pacific design 
automation: electronic design and 
solution fair, p.205-208, January 27-30, 
2004, Yokohama, Japan 
[9]  Seong-Ook Jung, Ki-Wook Kim, 
Sung-Mo Kang.” Noise constrained 
transistor sizing and power 
optimization for dual Vt domino logic” 
Very Large Scale Integration (VLSI) 
Systems, IEEE Transactions on Volume 
10,  Issue 5,  Oct. 2002 Page(s):532 – 
541 
[10] Anis, M.H, Allam, M.W, Elmasry, M.I, 
“Energy-efficient noise-tolerant 
dynamic styles for scaled-down CMOS 
and MTCMOS technologies” Very 
Large Scale Integration (VLSI) Systems, 
IEEE Transactions on Volume 10,  Issue 
2,  April 2002 Page(s):71 – 78 
[11] Seong-Ook Jung, Ki-Wook Kim, 
Sung-Mo Kang,” Dual threshold voltage 
domino logic synthesis for high 
performance with noise and power 
constraint” Design, Automation and Test 
in Europe Conference and Exhibition, 
2002. Proceedings 4-8 March 2002 
Page(s):260 – 265 
[12] Seong-Ook Jung, Ki-Wook Kim, 
Sung-Mo Kang,” Noise constrained 
power optimization for dual VT 
domino logic “ Circuits and Systems, 
2001. ISCAS 2001. The 2001 IEEE 
International Symposium on Volume 4,  
6-9 May 2001 Page(s):158 - 161 vol. 4 
[13] M. Ketkar, S.S. Sapatnekar, “Standby 
power optimization via transistor 
sizing and dual threshold voltage 
assignment,” in Proc. of ICCAD, Nov. 
2002, Page(s): 375 -378. 
[14] Jeegar Tilak Shah, Marius Evers, Jeff 
Trull, Alper Halbutogullari, ” Circuit 
optimization for leakage power 
reduction using multi-threshold 
voltages for high performance 
microprocessors.” ISPD 2007: 67-74. 
 
無衍生研發成果推廣資料
其他成果 
(無法以量化表達之成
果如辦理學術活動、獲
得獎項、重要國際合
作、研究成果國際影響
力及其他協助產業技
術發展之具體效益事
項等，請以文字敘述填
列。) 
無 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
