/software 
    - contiene todos los programas necesarios para la validacion del procesador a nivel de software

/hardware 
    - contiene todos los archivos fuente de los componentes del procesador, asi como sus testbechs,
    adicionalmente contiene el archivo generate-test.py el cual es utilizado para generar los archivos
    vectores de prueba. Todos los testbech se comprueban solos, ver en consola si hay algun problema o no
    
/docker_yosys_ghdl_plugin
    - qflow unicamente trabaja con archivos escritos en verilog, por lo tanto en esta carpeta se encuentran
    los comandos para convertir el codigo vhdl sintesisable en verilog.
    
/qflow
    -contiene los diferentes reportes de sintesis a CMOS y static time analysis
/cacti
	-Contiene los archivos relacionados a CACTI, obtener tiempos de acceso
	en diferentes configuraciones de memorias cache
/esquematicos
	esquematicos de diferentes microarquitecturas
    
/*.pdf
    - es el ISA de RISCV para arquitectura privilegiada y arquitectura de usuario.

