DMA_CTRL_ACK,VAR_0
DMA_PREP_INTERRUPT,VAR_1
INIT_LIST_HEAD,FUNC_0
TEGRA_APBDMA_AHBSEQ_BUS_WIDTH_32,VAR_2
TEGRA_APBDMA_AHBSEQ_INTR_ENB,VAR_3
TEGRA_APBDMA_AHBSEQ_WRAP_NONE,VAR_4
TEGRA_APBDMA_AHBSEQ_WRAP_SHIFT,VAR_5
TEGRA_APBDMA_APBSEQ_WRAP_WORD_1,VAR_6
TEGRA_APBDMA_CSR_FLOW,VAR_7
TEGRA_APBDMA_CSR_IE_EOC,VAR_8
TEGRA_APBDMA_CSR_REQ_SEL_SHIFT,VAR_9
TEGRA_APBDMA_SLAVE_ID_INVALID,VAR_10
WARN_ON_ONCE,FUNC_1
dev_err,FUNC_2
get_burst_size,FUNC_3
get_transfer_param,FUNC_4
handle_cont_sngl_cycle_dma_done,VAR_11
list_add_tail,FUNC_5
tdc2dev,FUNC_6
tegra_dma_desc_get,FUNC_7
tegra_dma_desc_put,FUNC_8
tegra_dma_prep_wcount,FUNC_9
tegra_dma_sg_req_get,FUNC_10
to_tegra_dma_chan,FUNC_11
tegra_dma_prep_dma_cyclic,FUNC_12
dc,VAR_12
buf_addr,VAR_13
buf_len,VAR_14
period_len,VAR_15
direction,VAR_16
flags,VAR_17
tdc,VAR_18
dma_desc,VAR_19
sg_req,VAR_20
csr,VAR_21
ahb_seq,VAR_22
apb_ptr,VAR_23
apb_seq,VAR_24
len,VAR_25
remain_len,VAR_26
mem,VAR_27
burst_size,VAR_28
slave_bw,VAR_29
