.model Verilog1
.inputs CLK
.outputs OUT
