---
aliases:
- CPU
tag:
- 计算机组成原理
---

# 中央处理器

中央处理器 CPU 由运算器和控制器组成。其中，控制器的功能是负责协调并控制计算机各部件执行程序的指令序列。运算器的功能是对数据进行加工。CPU 的具体功能包括：
1. **指令控制**：完成取指令、分析指令和执行指令的操作，即程序的顺序控制。
2. **操作控制**：产生完成一条指令所需的操作信号，把各种操作信号送到相应的部件，从而控制这些部件按指令的要求正确执行。
3. **时间控制**：严格控制各种操作信号出现的时间、持续时间及出现的时间顺序。
4. **数据加工**：对数据进行算术和逻辑运算。
5. **中断处理**：对运行过程中出现的异常情况和中断请求进行处理。

## CPU 的基本结构

在计算机系统中，CPU 主要由运算器和控制器两大部分组成。
- **运算器**用于实现算术运算、逻辑运算。主要功能是根据控制器送来的命令，对数据进行算术运算、逻辑运算或条件测试^[根据计算的结果修改 ZF、SF、OF、CF 符号位]。其组成包括 ACC、MQ、X、ALU 等。
	- <u>累加器 (ACC)</u>：用于存放 ALU 的计算结果，可以实现加法、乘法、除法等操作。
	- <u>乘商寄存器 (MQ)</u>：在乘、除运算时，用于存放操作数或运算结果。
	- <u>通用的操作数寄存器组 (GPRs)</u>：如 AX、BX、CX、SP 等，用于存放操作数和各种地址信息。在指令中要指定寄存器的编号，才能明确是对哪个寄存器进行访问。*SP 是一个特殊的寄存器，称为堆栈指针，其中保存了堆栈栈顶的地址*。
	- <u>算术逻辑单元 (ALU)</u>：通过复杂的内部电路实现算术运算、逻辑运算。
	- <u>程序状态字寄存器 (PSW)</u>：保留由算术逻辑运算指令或测试指令的结果而建立的各种状态信息，如溢出标志 (OF)、符号标识 (SF)、零标识 (ZF)、进位标识 (CF) 等。每个标志位通常由一位触发器来保存，这些标志位组合在一起称为**程序状态寄存字**。
	- <u>移位寄存器 (SR)</u>：不但可以用于存放操作数，而且在控制信号的作用下，寄存器中的数据可以根据需要进行左移或者右移。
	- <u>暂存寄存器</u>：用于暂存从数据总线或者通用寄存器送来的操作数，以便在取出下一个操作数时将其同时送入 ALU。*暂存寄存器对于程序员来说是透明的*。
- **控制器**主要用于执行指令，每条指令的执行是由控制器发出的一组微操作实现的。其组成包括 PC、IR、ID、MAR、MDR 和一些时序电路、微操作信号发生器等。
	- <u>程序计数器 (PC)</u>：用于指出欲执行指令在主存储器中的存放地址。若 PC 和主存储器均按字节编址，则 PC 的位数等于主存储器地址位数。CPU 根据 PC 的内容从主存储器中取指令，然后送入指令寄存器。指令通常是顺序执行的，因此 PC 具有自动加 1 的功能。
	- <u>指令寄存器 (IR</u>)：存放当前执行的指令，IR 位数等于指令字长。
	- <u>存储地址寄存器 MAR</u> 与<u>存储器数据寄存器 MDR</u>：见 [[计算机组成原理/计算机系统概述#^MarMdr|计算机系统概述]]。
		- MAR 用于存放要访问的主存储器单元的地址，MAR 的位数等于主存储器地址线数，它反映了最多可寻址的存储单元的个数。
		- MDR 用于存放主存储器写入的信息或从主存储器读出的信息，MDR 的位数等于存储字长。
		- 当 CPU 与主存储器交换信息时，都要用到 MAR 与 MDR。
	- <u>微操作信号发生器</u>：根据 IR 的内容、PSW 的内容 (状态信息) 及时序信号，产生控制整个计算机系统所需的各种控制信号，其结构有组合逻辑型和存储逻辑型两种。
	- <u>时序系统</u>：用于产生各种时序信号，它们都是由统一时钟 (CLOCK) 分频得到的。

> [!note] 控制器的作用
> 1. 取指令：自动形成指令地址；自动发出取指令的命令。
> 2. 分析指令：操作码译码、产生操作数的有效地址。
> 3. 执行指令：根据分析指令得到的操作命令和操作数地址，形成操作信号控制序列，控制运算器、存储器以及 IO 设备完成相应的操作。
> 4. 中断处理：管理总线及输入输出；处理异常情况 (如掉电) 和特殊请求 (如 IO 请求)。

> [!note] ALU 与寄存器的连接
> 算术逻辑单元与寄存器的连接方式包括^[[[#数据通路的功能和基本结构]] 部分有详细介绍]：
> - 专用数据通路方式：根据指令执行过程中的数据和地址的流动方向安排连接线路。*即每个寄存器都与 ALU 相连，并根据多路选择器或者三态门来控制输入信息*。
> 	- 优点: 性能较高，基本不存在数据冲突现象。
> 	- 缺点：结构复杂，硬件量大，不易实现。
> - CPU 内部单总线方式：将所有寄存器的输入段和输出端都连接到一条公共通路上。
> 	- 优点：结构简单，容易实现。
> 	- 缺点：数据传输存在较多冲突的现象，性能较低。

> [!note] CPU 内部单总线的实现
> 在 CPU 的单总线系统中，为了确保每次只有一个寄存器的数据被发送到总线上，每个寄存器的输出端都会连接一个三态缓冲器（或称为三态门）。三态缓冲器的作用是在特定的控制信号作用下，使能其中一个寄存器将数据放到总线上，而其他寄存器则处于高阻态，防止数据冲突。
>
> 在算术逻辑单元（ALU）的输入端，设计了一个暂存寄存器来保存从总线上传输的数据。这个暂存寄存器可以在需要执行涉及多个操作数的指令时，暂时存储操作数之一，以便 ALU 进行计算处理。
>
> 此外，在 ALU 的输出端也设置了一个暂存寄存器。这个寄存器的主要功能是存储 ALU 处理后的结果，从而避免了结果直接与可能存在的其他输入信号在总线上发生冲突，保证了数据传输的正确性和完整性。

> [!tip]
> - CPU 中对用户可见的寄存器：通用寄存器组、程序状态寄存器 PSW、程序计数器 PC
> - CPU 中对用户不可见的寄存器：MAR、MDR、IR、暂存寄存器

## 指令执行过程

### 指令周期的概念

CPU 每取出并执行一条指令所需的全部时间称为**指令周期**，不同指令的指令周期可能不同。指令周期常常用若干机器周期来表示，机器周期又叫 CPU 周期。一个机器周期又包含若干时钟周期^[时钟周期又称为节拍、T 周期或者 CPU 周期，它是 CPU 操作的最基本单位]。
- 机器周期表示 CPU 进行一个操作需要的时间。
- 每个指令周期内机器周期可以不等，每个机器周期内的节拍数也可以不等。

> [!tip]- 不同的周期对比
> ![[image/中央处理器-1.png|不同的周期|500]]

> [!note] 常见的指令周期
> - 空指令 NOP：一个取指周期。
> - 加法指令 ADD：一个取指周期和一个执行周期。
> - 乘法指令 MUL：一个取指周期和一个执行周期，*但是执行周期更长*。
> - 具有间接寻址的指令：一个取指周期、一个间址周期和一个执行周期。
> - 带有中断周期的指令：一个取指周期、一个间址周期、一个执行周期、一个中断周期。

> [!example]
> 一个完整的指令周期如下：
> $$
\begin{array}{|c|c|c|c|}
\hline
\small\text{取指周期} & \small\text{间址周期} & \small\text{执行周期} & \small\text{中断周期} \\ \hline
\end{array}
> $$
> - 对于如无条件跳转指令这种类型，在执行期间不需要访问主存，指包含取指阶段和执行阶段，没有间址周期。
> - 对于一些间接寻址指令，还额外包含间址周期。
> - 当 CPU 采用中断方式实现主机和 IO 设备的信息交换时，CPU 在每条指令执行结束前，都要发中断查询信号，该时间称为中断周期。

> [!note] 指令执行的过程
> 1. 当 CPU 执行指令时，首先进入取指周期，从 PC 指出的主存单元中取出指令，送至指令寄存器，同时 PC 加 1。
> 2. 判断是否有间接寻址，如果有，则进入间址周期以获取操作数的有效地址。
> 3. 之后进入执行周期，完成取操作数、执行运算和存操作数的任务。
> 4. 执行周期结束后，如果 CPU 检测到中断请求，则进入中断周期，此时需要关中断、保存断点，修改 PC 指为中断程序的入口地址，并转向中断服务程序。

### 指令周期的数据流

数据流是根据指令要求依次访问的数据序列。在指令执行的不同阶段，要求依次访问的数据序列是不同的，而且对于不同的指令，它们的数据流往往也是不同的。

#### 取指周期

取指周期的任务是根据 PC 中的内容从主存中取出指令代码并放在 IR 中。
1. **地址传送**：PC 中的内容 (即当前指令的地址) 被送到 MAR 中，表示为 $(\text{PC})→\text{MAR}$。
2. **启动读操作**：控制单元 CU 发出控制信号，触发对主存的读取操作，以获取存储在 MAR 所指地址上的指令内容，表示为 $1\to\text{R}$。
3. **数据传送**：存储在 MAR 所指向地址的指令内容通过数据总线被送入 MDR，表示为 $\text{M(MAR)}\to\text{MDR}$。
4. **指令装载**：MDR 中的内容 (即从主存读取的指令) 被送入指令寄存器 IR，表示为 $(\text{MDR})→\text{IR}$。
5. **更新 PC**：CU 发出控制信号，使得 PC 的内容增加 1，指向下一个待取指令的地址，表示为 $(\text{PC})+1→\text{PC}$。

#### 间址周期

间址周期的任务是读取操作数的有效地址，以一次间接寻址为例。
1. **地址传送**：将指令中的地址码部分送入 MAR 中。由于在取指周期中，IR 的内容实际上是从 MDR 中复制过来的，所以也可以表示为从 MDR 获取地址码。表示为 $\text{Ad(IR)}\to\text{MAR}$ 或 $\text{Ad(MDR)}\to\text{MAR}$。
2. **启动读操作**：控制单元（CU）发出控制信号，启动主存的读操作，以获取存储在 MAR 所指地址的实际地址信息。表示为 $1\to\text{R}$ (这里的 1 表示启动操作)
3. **数据传送**：将 MAR 所指内存地址中的内容通过数据总线送入 MDR。表示为 $\text{M(MAR)}\to\text{MDR}$。
4. **更新地址码**：将 MDR 中的内容 (即从内存读取的有效地址) 作为新的地址码存储在 IR 的地址码字段中。表示为 $\text{(MDR)}\to\text{Ad(IR)}$。

#### 执行周期

执行周期的任务是根据 IR 中的指令字的操作码和操作数通过 ALU 操作产生执行结果。不同指令的执行周期操作不同，因此没有统一的数据流向。

#### 中断周期

中断周期的任务是处理中断请求。假设程序端点存入堆栈中，并用 SP 指示栈顶地址，且进栈操作是先修改栈顶指针，后存入数据。则数据流向为：
1. **修改栈顶指针**：CU 控制将堆栈指针 SP 减 1，以腾出空间存放断点地址。修改后的 SP 值送入 MAR 中，表示为 $\text{(SP)}-1\to\text{SP},\text{(SP)}\to\text{MAR}$。
2. **启动写操作**：CU 发出控制信号，启动主存的写操作，以将数据写入由 MAR 指定的地址。表示为 $1\to\text{W}$ (这里的 1 表示启动写操作信号)
3. **保存断点地址**：将当前 PC 中的值 (即断点地址) 送入 MDR，表示为 $\text{(PC)}\to\text{MDR}$。
4. **写入断点地址**：CU 控制将 MDR 中的断点地址写入由 MAR 指定的堆栈地址，表示为 $\text{MDR}\to\text{M(MAR)}$。
5. **转到中断服务程序**：CU 控制将中断向量地址形成的入口地址送入 PC，以便 CPU 跳转到相应的中断服务程序开始执行。表示为 $\text{向量地址}\to\text{PC}$。

### 指令执行方案

一个指令周期通常要包括几个时间段，每个步骤完成指令的一部分功能，几个依次执行的步骤完成这条指令的全部功能。不同的处理器采用不同的方案来安排指令的执行步骤。
1. **单周期处理器**：单周期处理器对所有的指令都选用相同的执行时间来完成。
	- 指令之间串行执行，每条指令都执行相同的时间。
	- 指令周期取决于执行时间最长的指令的执行时间 ($\text{CPI}=1$ ^[CPI 参考 [[计算机组成原理/计算机系统概述#运算速度|计算机系统的运算速度]]])。
	- 对于那些本来可以在更短时间内完成的指令，要使用这个较长的周期来完成，会降低整个系统的运行速度。
2. **多周期处理器**：对不同类型的指令选用不同的执行步骤来完成。指令需要多少周期就为其分配多少周期。
	- 指令之间串行执行。
	- 可选用不同个数的时钟周期来完成不同指令的执行过程 ($\text{CPI}>1$)。
	- 需要更加复杂的硬件设计。
3. **流水线处理器**：流水线处理器采用指令之间并行执行的方案，其追求的目标是力争在每个时钟周期完成一条指令的执行过程^[在理想情况下，流水线处理器的 CPI=1，但是实际上达不到]。这种方案通过在每个时钟周期启动一条指令，尽量让多条指令同时运行，但各自处在不同的执行步骤中 (使用不同的硬件)。

> [!tip] 单周期 CPU 的性质
> 1. 在单周期 CPU 中，每条指令都是在一个时钟周期内完成。
> 2. 单周期处理器无法使用单总线数据通路。
> 3. 单周期 CPU 的一个时钟周期中，控制信号不变。
> 4. 单周期 CPU 的指令周期以最长的那条指令的时钟周期为准。

## 数据通路的功能和基本结构

随着技术的发展，更多的功能逻辑被集成到 CPU 芯片中，但不论 CPU 的内部结构多么复杂，它都可以视为由数据通路 (Data Path) 和控制部件 (Control Unit) 两大部分组成。

> [!note] 数据通路的组成部件
> 数据在指令执行过程中所经过的路径，包括路径上的部件，称为**数据通路**。
> - ALU、通用寄存器、状态寄存器、异常和中断处理逻辑等都是指令执行时数据流经的部件，都属于数据通路的一部分。
> - 数据通路描述了信息从哪里开始，中间经过了哪些部件，最后被传送到哪里。
> - 数据通路由控制部件 (CU) 控制，控制部件根据每条指令功能的不同，生成对数据通路的控制信号。

### 数据通路的组成

组成数据通路的元件主要分为组合逻辑元件和时序逻辑元件。
1. 组合逻辑元件 (操作元件)：任何时刻的输出仅取决与当前的输入，即组合逻辑电路。
	- 组合电路不含存储信号的记忆单元，也不受时钟信号的控制，输出与输入之间无反馈通路，信号是单向传输的。
	- 数据通路中常见的组合逻辑元件：加法器、ALU、译码器、多路选择器、三态门等。
2. 时序逻辑元件 (状态元件)：任何时刻的输出不仅与该时刻的输入有关，还与该时刻以前的输入有关。
	- 时序电路必然包含存储信号的记忆单元，必须在时钟节拍下工作。
	- 数据通路中常见的时序逻辑元件：各类寄存器、存储器。

### 数据通路的基本结构

数据通路的基本结构包括 CPU 内部单总线、CPU 内部多总线、专用数据通路三种方式。

> [!tip] 总线
> - 内部总线：指同一部件中，例如 CPU 内部连接各寄存器及运算部件之间的总线。
> - 系统总线：指同一台计算机系统的各部件，如 CPU、内存、通道和各 IO 设备接口之间相互连接的总线。

CPU 内部**单总线**方式如图：
![[Excalidraw/计算机组成原理-CPU 内部单总线.excalidraw|计算机组成原理-CPU 内部单总线.excalidraw|800|center]]

1. 寄存器之间的数据传输：以将 PC 内容送至 MAR 为例。
	- `PCout` 与 `MARin` 有效，`(PC)->bus->MAR`。
2. 主存与 CPU 之间的数据传输：以 CPU 从主存中读指令为例。
	- `PCout` 与 `MARin` 有效，`(PC)->bus->MAR`。
	- CPU 发出 `R` 信号，`1->R`。
	- `MDRin` 有效，`M(MAR)->MDR`。
	- `MDRout` 与 `IRin` 有效，`(MDR)->bus->IR`。
3. 执行算术运算或逻辑运算，以间接寻址的加法指令为例，其中一个操作数存储在 ACC 中，另一个操作数使用一次间接寻址。
	- 间接寻址过程：
		- `IRout` 与 `MARin` 有效，`Ad(IR)->bus->MAR`。
		- CPU 发出 `R` 信号，`1->R`。
		- `MDRin` 有效，`M(MAR)->MDR`。
		- `MDRout` 与 `IRin` 有效，`(MDR)->bus->Ad(IR)`。
	- 加法指令
		- `IROut` 与 `MARin` 有效，`Ad(IR)->bus->MAR`。
		- CPU 发出 `R` 信号，`1->R`。
		- `MDRin` 有效，`M(MAR)->MDR`。
		- `MDRout` 与 `Yin` 有效，`(MDR)->bus->Y`。
		- `ACCout` 与 `ALUin` 有效，`(ACC)+(Y)->Z`。
		- `Zout` 与 `ACCin` 有效，`(Z)->bus->ACC`。

> [!note]
> - **CPU 内部多总线方式**：CPU 内部有两条或者更多的总线时，构成双总线结构或者多总线结构。将所有寄存器的输入端和输出端都连接到多条公共通路上，相比之下单总线中一个时钟只允许传输一个数据，因而指令执行效率很低，因此采用多总线方式，同时在多个总线上传送不同的数据，提高效率。
> - **专用数据通路方式**：根据指令执行过程中的数据和地址的流动方向安排连接电路，避免使用共享的总线，性能较高，但是硬件量大。

> [!tip] 使用不同的布线方式，数据的流动过程大同小异，这里指给出单总线的方式。

## 控制器的功能与工作原理

控制器是计算机系统的指挥中心，控制器的主要功能有：
1. 从主存中取出一条指令，并指出下一条执行在主存中的什么位置。
2. 对指令进行译码和测试，产生相应的操作控制信号，以便启动规定的动作。
3. 指挥并控制 CPU、主存、输入设备和输出设备之间的数据流动方向。

根据控制器产生微操作控制信号的方式不同，控制器可以分为硬布线控制器和微程序控制器，两类控制器中的 PC 和 IR 是相同的，但是确定和表示指令执行步骤的办法及给出控制各部件运行所需要的控制信号的方案是不同的。

### 硬布线控制器

**硬布线控制器**由复杂的组合逻辑门电路和触发器构成，也称为组合逻辑控制器。其原理是根据指令的要求、当前的时序以及内外部的状态，按时间的顺序发送一系列微操作控制的信号。
- 指令的操作码是决定控制单元 (CU) 发出不同控制信号的关键。例如，可以将存储在 IR 中的 $n$ 位操作码经过译码电路产生 $2^{n}$ 个输出，每种操作码对应一个输出送至 CU 中。
- 控制单元 CU 的输入信号来源如下：
	1. 经过指令译码产生的指令信号。现行指令的操作码决定了不同指令在执行周期所需完成的不同操作，它与时钟配合产生不同的控制信号。
	2. 时序系统产生的机器周期信号和节拍信号。为了使控制单元按一定先后顺序，一定的节奏发出各种控制信号，控制单元必须受时钟控制。
	3. 来自执行单元的反馈信号，即标志。控制单元有时需要依赖 CPU 当前所处的状态产生控制信号，如 BAN 指令，控制单元要根据上条指令的结果是否为负来产生不同的控制信号。
	4. *指示当前所处指令周期的信号，一般使用四个寄存器 FE、IND、EX、INT，在现实中，常将这些寄存器集成在 CU 内部*。

> [!note]
> 硬布线控制的功能由逻辑门组合实现，其速度主要取决于电路延迟，因此高速计算机中的关键核心部件 CPU 往往采用硬布线逻辑实现。*因此，RISC 一般都选用硬布线控制器*。
>
> 硬布线控制器的控制信号必须先用逻辑式列出，经过化简后用电路来实现，因此显得凌乱复杂，当需要修改或增加指令时就必须重新设计电路，非常麻烦。并且指令系统功能越全，微操作命令越多，电路就越庞杂，调试就越困难。

### 微程序控制器

微程序的设计思想就是将每条机器指令编写成一个微程序，每个微程序包含若干微指令，每条微指令对应一个或几个微操作命令。因此，执行一条指令的过程就是执行一个微程序的过程，这些微程序存储在一个控制存储器中。目前，大多数的计算机都采用微程序设计技术。

> [!note] 微命令与微操作
> 在微程序控制的计算机中，控制部件向执行部件发出的各种控制名称统称为**微命令**，它是构成控制序列的最小单位。
> - 例如，打开或关闭某个控制门的电位信号、某个寄存器的打入脉冲等。
> - 执行部件收到微命令后所进行的操作称为**微操作**，微命令与微操作是一一对应的。
>
> 微命令有**相容性**和**互斥性**之分。
> - 相容性命令指可以同时出现，共同完成某些微操作的微命令。
> - 互斥性微命令指在机器中不允许同时出现的微命令。

> [!note] 微指令与微周期
> - **微指令**是若干微命令的集合，一条微指令通常至少包含两大部分信息：
> 	- 微指令的结构：$\begin{array}{|c|c|}\hline\small\text{操作控制字段}&\small\text{顺序控制字段}\\ \hline\end{array}$
> 	- 操作控制字段，也称微操作码字段，用于产生某一步操作所需的各种操作控制信号。
> 	- 顺序控制字段，也称微地址码字段，用于控制下一条要执行的微指令地址。
> - **微周期**是指从控制存储器中取出并执行一条微指令所需的全部时间，通常为一个时钟周期。

> [!note] 主存储器与控制存储器
> - 主存储器用于存放程序和数据，在 CPU 外部，用 RAM 实现。
> - **控制存储器 (CM)**用于存放微程序，在 CPU 内部，用 ROM 实现。存放微指令的控制存储器的单元地址称为微地址。

> [!note] 程序与微程序
> - 程序是指令的有序集合，用于完成特定的功能。
> 	- 程序最终由机器指令组成，并且由软件设计人员实现编制好并存放在主存储器或辅助存储器中。
> - 微程序是微指令的有序集合，用于描述机器指令，一条指令的功能由一段微程序来实现。
> 	- 微程序实际上是机器指令的实时解释器，是由计算机设计者事先编制好并存放在控制存储器中的，一般不提供给用户。*对于程序员来说，系统中微程序的结构和功能是透明的*。
> 	- 微程序与机器指令是一一对应的。

> [!example]
> 以数据通路中单总线的方式为例，为了将 IR 中的数据传送到 MAR 中，我们需要进行：
> - `IRout` 与 `MARin` 有效，`(IR)->MAR`。
>
> 在上述过程中，使得 `IRout` 与 `MARin` 有效的命令称为微命令。而该微命令对应的 `(IR)->MAR` 的结果称为微操作，*微命令与微操作一一对应*。在一个时钟周期内，可以一次性完成多个微操作，我们将这多个微操作称为一条微指令。*微指令是可以同时进行的微操作的集合*。

#### 微指令控制器的基本结构

- **微指令形成部件**：产生初始微指令地址和后续微指令，以保证微指令的连续执行。
- **微地址寄存器**(CMAR)：别名**μPC**^[其在微指令控制器中的地位与 PC 一样，指明了下一个要执行微指令的地址]。接受微地址形成部件送来的微地址，为在 CM 中读取微指令作准备。
- **控制存储器**(CM)：用于存放各指令对应的微程序，控制器可用只读存储器 ROM 构。
- **微指令寄器**(CMDR)：别名 **μIR**^[其在微指令控制器中的地位与 IR 一样，存储当前正在执行的微指令]，用于存放从 CM 取出的微指令，它的位数同微指令字长。
- 地址译码：将地址码转换为存储单元控制信号。
- 顺序逻辑：根据指令地址码的寻址特征判断是否要跳过间址周期。根据中断信号判断是否进入中断周期。

> [!example]- 微指令控制器的工作过程
> ![[Excalidraw/计算机组成原理-微指令控制器.excalidraw|计算机组成原理-微指令控制器.excalidraw|center]]
> 1. 执行取指令公共操作。在机器开始运行时，自动地将取指微程序的入口地址送入 μPC 中，并从 CM 中读取相应的微指令并送入 μIR。取指微程序的入口地址一般为 CM 的 0 号单元，取指微程序执行完成后，从主存中取出的机器指令就已经存入指令寄存器中。
> 2. 由机器指令的操作码字段通过微地址形成部件产生该机器指令所对应的微程序的入口地址，并送入 μPC。
> 3. 从 CM 中逐条取出对应的微指令并执行。
> 4. 执行完对应于一条机器指令的微程序后，又回到取指微程序的入口地址，继续第 1 步。

> [!note]
> 由于所有的程序的取指周期、间址周期、中断周期的微程序都是一样的，因此在计算机中分别只保存一份取指周期、间址周期、中断周期的微程序。
>
> 因此，如果某个指令系统只有 n 条机器指令，则 CM 中的微程序段的个数至少为 n+1 个^[一些早起的 CPU、物联网设备的 CPU 中可以不提供间接寻址和中断的功能。]。虽然我们将微程序按照不同的周期进行了划分，但是仍然认为同一条指令对应的微程序只有一个。

#### 微指令的编码方式

微指令的编码方式又称为**微指令的控制方式**，它指如何对微指令的控制字段进行编码，以形成控制信号。编码的目标是在保证速度的情况下，尽量缩短微指令字长。
1. **直接编码方式**：在微指令的操作控制字段中，每一位代表一个微操作命令。某位为 "1" 表示该控制信号有效 (one-hot)。直接编码方法无需进行译码，设计微指令时，选用或者不选用某个微命令，只需要将该微命令的对应位设置为 0 或 1 即可。
	- 优点：简单直观，执行速度快，操作并行性好。
	- 缺点：微指令字长过长，n 个微命令需要 n 位操作字段，需要的控制存储器容量极大。
2. **字段直接编码方式**：将微指令的控制字段分为若干个段，每段经译码后发出控制信号。其中相同段内的微操作是互斥的，不会同时发出；不同段内的微操作是相容的，可以并行发出。
	- 微命令字段分段的原则：
		- 互斥性微命令分在同一段内，相容性微命令分在不同段内，每个字段独立编码。
		- 每个小段中包含的信息位不能太多，否则将增加译码线路的复杂性和译码时间。
		- 一般每个小段还要留出一个状态，表示本字段不发出任何微操作命令。因此当某字段的长度为 3 位时，最多只能表示 7 个互斥的微命令。通常 000 表示不操作。
	- 优点：可以缩短微指令字长。
	- 缺点：要通过译码电路后再发出微命令，因此比直接编码方式慢。
3. **字段间接编码方式**：一个字段的某些微命令需要另一个字段中的某些微命令来解释。由于不是靠字段直接译码发出的微命令，因此称为字段间接编码，也成为**隐式编码**。
	- 优点：可进一步缩短微指令字长。
	- 缺点：削弱了微指令的并行控制能力，故通常作为字段直接编码方式的一种辅助手段。

#### 微指令的地址形成方式

后继微地址的形成主要有以下几种基本类型：
1. **微指令的下地址字段指出**：微指令格式中设置一个下地址字段，由微指令的下地址字段直接指出后继微指令的地址，这种方式又称为**断定**方式。
2. **根据机器指令的操作码形成**：当机器指令取至指令寄存器后，微指令的地址由操作码经微指令形成部件形成。该部件输出对应机器指令微程序的首地址。
3. 增量计数器法：$(\text{CMAR})+1\to\text{CMAR}$，与 PC 的自增相同，用于后续微指令地址是连续的情况。
4. 分支转移：根据各种标识决定下一条微指令分支转移的地址。
5. **由硬件直接产生微程序入口地址**：第一条微指令地址由专门的硬件产生。中断周期由硬件产生中断周期微程序首地址。

#### 微指令的格式

微命令与微操作一一对应，一个微命令对应一个输出线。有的微命令可以并行执行，因此一条微指令可以包含多个微命令。微指令的格式与微指令的编码方式有关，通常分为水平型微指令和垂直型微指令两种。
1. **水平型微指令**：一条微指令能定义多个可并行的微命令。从编码方式来看，直接编码、字段直接编码和字段间接编码都属于水平型微指令。这样的微指令的每一位都可以控制一种微操作，因此可以并行完成微操作。
	- 基本格式：$\begin{array}{|c|c|c|c|c|c|c|}\hline A_{1}&A_{2}&\cdots&A_{n-1}&A_{n}&\small\text{判断测试字段}&\small\text{后继地址字段}\\ \hline\end{array}$
		- 其中前半部分称为操作控制字段，后半部分称为顺序控制字段
	- 优点：微程序短，执行速度快，并行能力强。
	- 缺点：微指令长，编写微程序较麻烦.
2. **垂直型微指令**：一条微指令只能定义一个微命令，由微操作码字段规定具体功能。类似于机器指令操作码的方式，在微指令字中设置操作码字段。使用微操作码可以每个二进制数都编写一种微操作，因此不能并行操作。
	- 基本格式：$\begin{array}{|c|c|}\hline\mu\text{OP(微操作码)}&\text{Rd(目的地址)}&\text{Rs(源地址)}\\ \hline\end{array}$
	- 优点：微指令短，简单、规整，便于编写微程序
	- 缺点：微程序长，执行速度慢，工作效率低
3. 混合型微指令：在垂直型的基础上增加一些不太复杂的并行操作。
	- 特点：微指令较短，仍便于编写。微程序也不长，执行速度加快。

> [!note] 比较
> 1. 水平型微指令并行能力强，效率高、灵活性强；垂直型微指令并行能力差、效率低、灵活性低。
> 2. 水平型微指令执行一条执行的时间短；垂直型微指令执行的时间长。
> 3. 用水平型微指令编写的微程序，微指令字较长但微程序短；垂直型微指令则正好相反。
> 4. 水平型微指令难以掌握；垂直型微指令与机器指令比较相似，相对容易掌握。

### 硬布线与微程序控制器的特点

- 硬布线控制器：
	- 优点：由于控制器的速度取决于电路延迟，所以速度快。
	- 缺点：由于将控制部件视为专门产生固定时序控制信号的逻辑电路，所以把用最少元件和取得最高速度作为设计目标，一旦设计完成，就不可能通过其他额外修改添加新功能。
- 微程序控制器：
	- 优点：具有规整性、灵活性和可维护性。
	- 缺点：由于微程序控制器采用了存储程序原理，所以每条指令都要从控制存储器中取一次，影响速度。

|      |              微程序控制器               |              硬布线控制器              |
| :--: | :-------------------------------: | :------------------------------: |
| 工作原理 | 微操作控制信号以微程序的形式存放在控制存储器中，执行指令时读出即可 | 微操作控制信号由组合逻辑电路根据当前的指令码、状态和时序即时产生 |
| 执行速度 |                 慢                 |                快                 |
| 规整性  |               较为规整                |              繁琐、不规整              |
| 应用场合 |               CISC                |               RISC               |
| 易扩充性 |               以扩充修改               |              扩充修改困难              |

## 异常和中断

> [!definition|Definition] 异常与中断
> - 由 CPU 内部产生的意外事件被称为**异常**，也称**内中断**。异常是 CPU 执行一条指令时，由 CPU 在其内部检测到、与正在执行的指令相关的同步事件。
> - 由来自 CPU 外部的设备向 CPU 发出的中断请求称为**中断**，通常用于信息的输入和输出，也称**外中断**。中断是一种典型的由外部设备触发、与当前正在执行的指令无关的事件。

若 CPU 在执行用户程序的第 i 条指令时检测到了一个异常事件，或者在执行完第 i 条指令后发现一个中断请求信号，则 CPU 打断当前程序，然后转去执行相应的异常或中断处理程序。
- 若异常或中断处理程序能够解决相应的问题，则在异常或中断处理程序的最后，CPU 通过执行异常或中断返回程序返回指令，回到被打断的用户程序的第 i 条执行或第 i+1 条执行继续执行。
- 若异常或中断处理程序发现是不可恢复的致命错误，则终止用户程序。

### 异常和中断的分类

与 [[操作系统/操作系统基本原理概论#中断和异常|中断与异常]] 部分相同。

异常是由 CPU 内部引起的意外事件，称为故障中断和程序性异常。
- **硬故障中断**：由硬件连线出现异常引起的，如存储器校验出错、总线错误等。
- **程序性异常**：也称软件中断，指 CPU 内部因执行指令而引起的异常事件，如除 0、溢出、断点、栈溢出、地址越界、缺页等。
	- **故障 (Fault)**：指在引起故障的指令启动之后、执行结束之前被检测到的异常事件。例如指令译码时出现非法操作码、取数时发生缺页或者缺段、执行除法时发现除数为 0。
	- **自陷 (Trap)**：也称陷入，是一种预先安排的异常事件，进程执行自陷指令后，CPU 根据不同的指令类型，进行相应的处理，然后返回到自陷指令的下一条执行。*自陷指令是转移指令时，处理完毕后返回到转移目标继续执行*。
	- **终止 (Abort)**：如果在执行指令的过程中，发生了使计算机无法继续执行的硬件故障，如控制器出错、存储器校验错、总线错误等，那么程序无法继续执行，只能终止。*这种异常与故障和自陷不同，是随机发生的*。

中断是指来自 CPU 外部、与 CPU 执行指令无关的事件引发的中断，包括 IO 设备发出的 IO 中断、发生某种特殊事件等。外部 IO 设备通过特定的中断请求信号线向 CPU 提出中断请求，CPU 每执行完一条指令就检查中断请求信号线，如果检测到中断请求，则进入中断周期。
- **可屏蔽中断**：通过可屏蔽中断请求线 (INTR) 向 CPU 发出的中断请求。CPU 可以通过设置中断控制器中的屏蔽字来屏蔽它，被屏蔽的中断请求将不被送到 CPU。
- **不可屏蔽中断**：通过不可屏蔽中断请求线 (NMI) 向 CPU 发出的中断请求，通常是非常紧急的硬件故障，如电源掉电等。这类中断请求不可被屏蔽，以让 CPU 快速处理这类紧急事件。

> [!note]
> 中断和异常在本质上是一样的，但是它们有以下两个重要的不同点：
> 1. 缺页和溢出等异常事件是由特定指令在执行过程中产生，而中断不和任何指令相关联，也不阻止任何指令的完成。
> 2. 异常的检测由 CPU 自身完成，不必通过外部的某个信号通知 CPU。对于中断，CPU 必须通过中断请求线获得中断源的信息，才能知道哪个设备发生了何种中断。

> [!tip] 所有的异常和中断事件都是由硬件检测发现的。

### 中断和异常的响应过程

CPU 执行指令时，如果发生了异常或中断请求，必须进行相应的处理。从 CPU 检测到异常或中断事件，到调出相应的处理程序，整个过程称为**异常和中断响应**。其过程如下：
1. **关中断**：在保存断点和程序状态期间，不能被新的中断打断，因此要禁用响应新的中断，即关中断。
	- 通常通过设置中断运行 (IF) 触发器来实现，当 IF 设置为 1 时，表示开中断。
2. **保存断点和程序状态**：为了能在异常和中断处理后正确返回到被中断的程序继续执行，必须将程序的断点送到栈或特定寄存器中。
	- 通常保存在栈中，这样可以支持异常和中断的嵌套。
	- 异常和终端处理后可能还要回到被中断的程序继续执行，被中断时的程序状态字寄存器 PSW 的内容也需要保存在栈或特定寄存器中，在异常和中断返回时恢复到 PSW 中。
3. **识别异常和中断并转移到相应的处理程序**：异常和中断源的识别有软件识别和硬件识别两种方式。整个响应过程是不可被打断的。
	- 异常和终端源的识别方式不同，异常大多采用软件识别方式，而中断可以采用软件识别方式或硬件识别方式。
	- **软件识别方式**：指 CPU 设置一个异常状态寄存器，用于记录异常原因。操作系统使用同一的异常或中断查询程序，按优先级顺序查询异常状态寄存器，以检测异常和中断类型，先查询到的先被处理，然后转到内核中相应的处理程序。
	- **硬件识别方式**：也称向量中断，异常或中断处理程序的首地址称为中断向量，所有中断向量都存放在中断向量表中。每个异常或中断都被指定一个中断类型号。在中断向量表中，类型号和中断向量一一对应，应而可以根据类型号快速找到对应的处理程序。

中断响应过程结束后，CPU 就从 PC 中取出对应的中断服务程序的第一条指令开始执行，直到中断返回，这部分任务是由执行中断服务程序完成的，整个中断处理的过程是由软硬件协同进行的。

## 指令流水线

现代计算机普遍采用指令流水线技术，同一时刻多条指令在 CPU 的不同功能部件中并发执行，大大提高了功能部件的并行性和程序的执行效率。

> [!note] 提高处理机的并行性
> 可以从两个方面提高处理机的并行性：
> 1. **时间上的并行技术**：将一个任务分解为几个不同的子阶段，每个子阶段在不同的功能部件上并行执行，以便在同一时刻能够同时执行多个任务，进而提升系统性能，这种方法称为**指令流水线技术**。
> 2. **空间上的并行技术**：在一个处理机内设置多个执行相同任务的功能部件，并让这些功能部件并行工作，这样的处理机被称为**超标量处理机**。

一条指令的执行过程可以分为多个阶段，每个阶段由相应的功能部件完成。如果将各阶段视为相应的流水段，则指令的执行过程就构成了一条指令流水线。假设一条指令分为以下 5 个阶段^[不同的机器有不同的划分，这里是一个例子。]：
- 取指 (IF^[Instruction Fetch])：根据 PC 内容访问主存储器，取出一条指令送到 IR 中。
- 译码/读寄存器 (ID^[Instruction Decode])：操作控制器对指令进行译码，同时从寄存器堆中取操作数。
- 执行/计算地址 (EX^[EXecute])：执行运行操作或计算地址。
- 访存 (MEM^[MEMory])：对存储器进行读/写操作。
- 写回 (WB^[Write Back])：将指令执行结果写会寄存器堆。

由于每个阶段执行的硬件不同，因此执行有下面的几种策略：
1. 顺序执行方式：串行执行方式
	- 优点：控制简单，硬件代价小
	- 缺点：执行指令的速度慢，在任何时刻，处理机中只有一条指令在执行，各功能部件的利用率很低。
2. 一次重叠执行方式
	- 优点：程序的执行时间缩短了 1/3，各功能部件的利用率明显提高
	- 缺点：需要付出硬件上较大开销的代价，控制过程也比顺序执行复杂了
3. 二次重叠执行方式
	- 优点：指令的执行时间缩短了近 2/3，这是一种理想的指令执行方式，在正常情况下，处理机中同时有 3 条指令正在执行。

> [!example]-
> 1. 顺序执行方式 ![[Pasted image 20231109121658.png]]
> 2. 一次重叠执行方式 ![[Pasted image 20231109121811.png]]
> 3. 二次重叠执行方式 ![[Pasted image 20231109121952.png]]

> [!note] 流水线对指令集的要求
> 为了有利于实现指令流水线，指令集应具有如下特征：
> 1. 指令长度应尽量一致，有利于简化取指令和指令译码操作。否则，取指令所花的时间长短不一，使得取指部件极其复杂，并且也不利于指令译码。
> 2. 指令格式应尽量规整，尽量保证源寄存器的位置相同。有利于在指令未知时就可以取寄存器操作数，否则必须译码后才能确定指令中各寄存器编号的位置。
> 3. 采用 LOAD/STORE 型指令，其他指令都不能访问存储器。这样可以把 LOAD/STORE 指令的地址计算和运算指令的执行步骤规整在一个周期内，减少操作步骤。
> 4. 数据和指令在存储器中按边界对齐存放。这样，有利于减少访存次数，使所需数据在一个流水段内就能从存储器中得到。

### 指令流水线的性能

1. 吞吐率：单位时间内流水线所完成的任务数量，或是输出结果的数量。
	- 设任务数为 $n$，处理完成 $n$ 个任务所用的时间为 $T_k$，则流水吞吐率的基本公式为 $TP=\dfrac{n}{T_k}$。
2. 加速比：完成同样一批任务，不使用流水线所用的时间与使用流水线所用的时间之比。
	- 设 $T_0$ 表示不使用流水线时的执行时间，即顺序执行所用的时间，$T_k$ 表示使用流水线时的执行时间。则计算流水线加速比的基本公式为 $S=\dfrac{T_0}{T_k}$。
3. 效率：流水线的设备的利用率称为流水线的效率。即设备忙碌时间占总时间的比率。
	- 在时空图上，流水线的效率定义为完成 $n$ 个任务占用时空区有效面积与 $n$ 各任务所用时间与 $n$ 个流水段所围成的时空区面积之比。

> [!example]- 效率
> ![[Pasted image 20231109122901.png]]

### 指令流水线的实现

> [!warning] 机器周期的设置
> 由于每个阶段都在不同的机器上运行，因此每个阶段的耗时不同。为了方便流水线的设计，将每个阶段的耗时取成一样，以**最长耗时**为准。

流水线设计的原则：
1. 指令流水线个数以最复杂指令所用的功能段个数为准。
2. 流水段长度以最复杂操作所花的时间为准。

> [!example]-
> 假设某条指令的 5 个阶段所花的时间分别为：取指 (200ps)，译码 (100ps)，执行 (150ps)，访存 (200ps)，写回 (100ps)。
> - 该指令的总执行时间为 750ps。
> - 按照指令流水线的设计原则，每个流水段的长度为 200ps，所以每条指令的执行时间为 1ns。
> - 假设某个程序有 N 条指令，单周期处理器所花费的时间为 $N\times 750\text{ps}$，而指令流水线处理机所用的时间为 $(N+4)\times 200\text{ps}$。因此，**指令流水线不能缩短单条指令的执行时间，但是对于整个程序来说，执行效率大幅提高了**。

在每个流水段后面都要增加一个**流水段寄存器**，用于锁存本段处理完的所有数据，以保证本段的执行结果能在下一个时钟周期给下一段流水段使用。各种寄存器使用统一时钟进行同步，每到来一个时钟，各段处理完的数据都将锁存到段尾的流水段寄存器中，作为后段的输入。同时，当前段也会收到通过流水段寄存器传递过来的数据。

只有大量连续任务不断输入才能充分发挥流水线的性能，而指令的执行正好是连续不断的，非常适合流水线技术。

### 指令流水线的影响因素

在指令流水线中，可能会遇到一些情况使得后续指令无法正确执行而引起流水线阻塞，这种现象称为**流水线冒险**。根据冒险的原因不同，分为结构冒险、数据冒险、控制冒险三种。

流水线的每一个功能段部件后面都要有一个缓冲寄存器，或者称为**锁存器**，其作用是保存流水段的执行结果，提供给下一流水段使用。

#### 结构冒险

由不同指令在同一时刻争用同一功能部件而形成的冲突，也称**资源冲突**，即硬件资源竞争造成的冲突^[参照操作系统中的 [[操作系统/进程管理#实现进程互斥|互斥资源的访问]]]。解决结构冲突有以下两种方法：
1. 前一指令访存时，使后一条相关指令 (及其后续指令) 暂停一个时钟周期。
2. 设置多个独立的部件。例如，对于寄存器访问冲突，可以将寄存器的读口和写口独立开；对于访存冲突，单独设置数据存储器和指令存储器。

> [!tip] Data Cache 与 Instruction Cache
> 在使用指令流水线技术的 CPU 中，通常分别设置两个不同的 Cache，即 Data Cache 与 Instruction Cache，分别存放访存的数据与访存得到的指令。这样，在取指阶段与访存阶段，CPU 就可以并行的方位数据与指令，这就是设置多个独立的部件解决结构冒险的例子。

#### 数据冒险

数据冒险也称**数据相关**。引起数据冒险的原因是，后面指令用到前面指令的结果时，前面指令的结果还没有产生。在以非乱序执行的流水线中，所有数据冒险都是由于前面指令写结果之前，后面指令就要读取导致的，这种数据冒险称为**写后读**(Read After Write, RAW) 冲突^[参照操作系统的 [[操作系统/进程管理#实现进程同步|进程同步]]]。可以采用以下几种方式解决 RAW 数据冲突：
1. **延迟执行相关指令**：把遇到数据相关的指令及其后续指令都暂停一至几个时钟周期，直到数据相关问题消失后再继续执行。可分为硬件阻塞和软件插入空操作 `nop` 两种方法。
2. **数据旁路技术 (转发机制)**：设置相关转发通路，不等前一条指令把计算结果写会寄存器，下一条指令也不再从寄存器读，而将数据通路中生成的中间数据直接转发到 ALU 的输入端。
	- 在前一条指令计算得到结果后，会保存在 `EX/MEM` 寄存器中，在当前时钟交给 `MEM` 阶段处理。此时，相邻的运算指令如果要使用该指令的计算结果，那么可以直接从 `EX/MEM` 寄存器中取出对应的值。
	- 增加转发通路后，相邻两条运算类指令之间、相隔一条的两个运算类指令之间的数据相关带来的数据冒险就都能解决。
	- 转发技术直接将数据转发到 `ALU` 处，交给 `ALU` 计算，即 `EX` 阶段才会使用转发技术的结果，而不在 `ID` 阶段取数。
3. **编译优化**：如果 `load` 指令与其后紧邻的运算类指令存在数据相关问题，则无法通过转发技术来解决，通常将这种情况称为 `load-use` 数据冒险^[由于 `use` 需要使用的指令还没有 `load`，因此无法通过数据旁路技术从别的流水线中读取]。对于这类数据冒险，一般在程序编译时进行优化，通过调整指令顺序以避免出现 `load-use` 现象。

#### 控制冒险

指令通常是顺序执行的，但当遇到改变指令执行顺序的情况，例如执行转移或返回指令、发生中断或异常时，会改变 PC 值，从而造成断流，也称**控制冲突**。对于由转移引起的冲突，最简单的处理方法就是推迟后续指令的执行。通常把因流水线阻塞带来的延迟时钟周期数称为延迟损失时间片 $C$。

控制冒险的解决方法如下：
1. 对于由转移指令引起的冲突，可采用和解决数据冲突相同的软件插入 `nop` 空指令和硬件阻塞的方法。例如，损失多少时间片，就插入多少条 `nop` 指令。
2. 对转移指令进行分支预测，尽早生成转移目标地址。分支预测分为简单 (静态) 预测和动态预测。
	- 简单预测 (静态预测)：猜测结果恒为 True 或者 False。
	- 动态预测：根据程序的历史转移情况，进行动态预测调整，有较高的预测准确率。

### 流水线的分类

1. **部件功能级、处理机级和处理机间级流水线**：根据流水线使用的级别不同来划分。
   - **部件功能级流水线**：将复杂的算术逻辑运算组成流水工作方式。*如在 ALU 中，把复杂的乘法运算拆分成若干简单的步骤，以流水线方式处理。*
   - **处理机级流水线**：将一条指令的解释过程分为多个子进程。*如将取指、译码、执行等步骤分开，使得多个指令可以并行执行。*
   - **处理机间级流水线**：一种宏流水，其中每一个处理机完成某一专门任务。*多处理器系统中，每个处理器专门负责数据的不同处理阶段。*
2. **单功能流水线和多功能流水线**
   - **单功能流水线**：只能实现一种固定的专门功能的流水线。*如专门用于加法运算的流水线，不能执行其他运算。*
   - **多功能流水线**：通过各段间的不同连接方式可以同时或不同时地实现多种功能的流水线。*如流水线可以同时执行加法、乘法等运算任务。*
3. **动态流水线和静态流水线**
   - **静态流水线**：在同一时间内，流水线的各段只能按同一种功能的连接方式工作。*每个阶段只能按固定顺序完成任务，如加法器每次只能完成加法操作。*
   - **动态流水线**：在同一时间内，当某些段正在实现某种运算时，另一些段却正在进行不同运算。虽然效率提高，但控制复杂。*即指令流水线。*
4. **线性流水线和非线性流水线**
   - **线性流水线**：从输入到输出，每个功能只允许经过一次，不存在反馈回路。*指令从取指到执行，一次性完成，不返回前一阶段。*
   - **非线性流水线**：存在反馈回路，某些功能段可能会多次通过流水线，适合线性递归运算。*在递归算法中，部分操作需要反复调用，因此需要反馈回路。*

### 流水线的多发技术

有两种增加指令级并行的策略，一种是多发射技术，它通过采用多个内部功能部件，使流水线功能段能同时处理多条指令，处理机一次可以发生多条指令进入流水线执行。另一种是超流水技术，它通过增加流水线级数来使更多的指令同时在流水线中重叠执行。
1. 超标量流水技术：空分复用技术
	- 也称**动态多发射技术**，每个时钟周期内可并发多条独立指令，并以并行操作方式将两条或多条指令编译并执行。
	- 要配置多个功能部件
	- 为了更好地提高并行性能，多数超标量 CPU 都结合动态流水线调度技术，通过动态分支预测等手段，指令不按顺序执行。这种方式称为**乱序执行**。
	- 多发射流水线 CPU 每个时钟周期可以处理多条指令，CPI<1，但是其成本更高，控制更复杂。
2. 超流水线技术：时分复用技术
	- 流水线功能段划分得越多，时钟周期越短，指令吞吐率也就越高，因此超流水线技术是通过提高流水线主频的方式来提升流水线性能的。
	- 在一个时钟周期内一个功能部件使用多次
	- 超流水线 CPU 在流水线充满后，每个时钟周期还是执行一条指令，CPI=1，但是其主频更高。
3. 超长指令字技术：空分复用技术
	- 也称**静态多发射技术**，由编译程序挖掘出指令间潜在的并行性，将多条能并行操作的指令组合成一条具有多个操作码字段的超长指令字，为此需要多个处理部件。

## 多处理器

### 基本概念

基于指令流的数量和数据流的数量，将计算机体系结构分为 SISD、SIMD、MISD 和 MIMD 四类。常规的单处理器属于 SISD，而常规的多处理器属于 MIMD。

#### SISD 结构

单指令流单数据流 (SISD) 结构是传统的串行计算机结构，这种计算机通常仅包含一个处理器和一个存储器，处理器在一段时间内仅执行一条指令，按指令流规定的顺序串行执行指令流中的若干指令。

> [!note]
> - 为了提高速度，有些 SISD 计算机采用流水线的方式。
> - SISD 处理器有时会设置多个功能部件，并且采用 [[计算机组成原理/存储系统#多模块存储器|多模块交叉方式]] 组织存储器。

#### SIMD 结构

单指令流多数据流 (SIMD) 是指一个指令流同时对多个数据流进行处理，一般称为数据级并行技术。这种结构的计算机通常由一个指令控制部件、多个处理单元组成。
- 每个处理单元虽然执行的都是同一条指令，但是每个单元都有自己的地址寄存器，这样每个单元就都有不同的数据地址。因此，不同处理单元执行的同一条指令所处理的数据是不同的。
- 一个顺序应用程序被编译后，即可能按照 SISD 组织并运行在串行硬件上，又可能按 SIMD 组织并运行在并行部件上。

#### MISD 结构

多指令流单数据流 (MISD) 结构是指同时执行多条指令，处理同一个数据。实际上不存在这样的计算机。

#### MIMD 结构

多指令流多数据流 (MIMD) 是指同时执行多条指令，分别处理多个不同的数据，MIMD 分为多计算机系统和多处理器系统。
- **多计算机系统**中的每个计算机节点都具有各自的私有存储器，并且具有相互独立的主存地址空间，不能通过存储器指令来访问不同节点的私有存储器，而要通过消息传递进行数据传送，也称**消息传递 MIMD**。
- **多处理器系统**是共享存储多处理器 (SMP) 系统的简称，它具有共享的单一地址空间，通过存储指令来访问系统中的所有存储器，也称**共享存储 MIMD**。

> [!note] 向量处理器
> 向量处理器是 SIMD 的变体，是一种实现了直接操作一位数组 (向量) 指令集的 CPU，而 SIMD 只能处理单一数据集。其基本理念是将从存储器中收集的一组数据按顺序放到一组向量寄存器中，然后以流水线的方式对它们依次操作，最后将结果写回寄存器。
>
> 向量处理器在特定工作环境中极大的提高了性能，尤其是在数值模拟或相似的领域中。

> [!tip]
> SIMD 和 MIMD 是两种计算并行模式，其中 SIMD 是一种数据级并行模式，而 MIMD 是一种并行程度更高的线程级并行或线程以上并行的计算模式。

### 硬件多线程

在传统 CPU 中，线程的切换包含一系列开销，频繁地切换会极大影响系统的性能，为了减少现成切换过程中的开销，便诞生了硬件多线程。在支持硬件多线程的 CPU 中，必须为每个线程提供单独的通用寄存器组、单独的程序计数器等，线程的切换只需激活选中的寄存器，从而省略了与存储器数据交换的环节，大大减少了线程切换的开销。

硬件多线程有三种实现方式：
1. **细粒度多线程**：多个线程之间轮流交叉执行指令，多个线程之间的指令是不相关的，可以乱序并行执行。在这种方式下，处理器能在每个时钟周期切换线程。
2. **粗粒度多线程**：连续几个时钟周期都执行同一线程的指令序列，仅在当前线程出现了较大开销的阻塞时，才切换线程，如 Cache 缺失。在这种方式下，当发生流水线阻塞时，必须清除被阻塞的流水线，新线程的指令开始执行前需要重载流水线，因此，线程切换的开销比细粒度多线程更大。
3. **同时多线程**(SMT)：是上述两种多线程技术的变体。它在实现指令级并行的同时，实现线程级并行，也就是说，它在同一个时钟周期中，发射多个不同线程中的多条指令执行。

> [!note]
> 1. 细粒度多线程与粗粒度多线程技术都仅实现了指令级并行，而线程级不并行。
> 2. Inter 处理器中的超线程 (Hyper-threading) 就是同时多线程 SMT。

### 多核处理器

多核处理器是将多个处理单元集成到单个 CPU 中，每个处理单元称为一个核 (core)，通常也称**片上多处理器**。每个核既可以有自己的 Cache，又可以共享同一个 Cache，所有核通常共享存储器。

> [!note]
> 与单核上的多线程不同，多核上的多个线程是物理上并行执行的，是真正意义上的并行执行，在同一个时刻有多个线程在并行执行。

### 共享内存多处理器

具有共享的单一物理地址空间的多处理器称为**共享内存多处理器**(SMP)，处理器通过存储器中的共享变量互相通信，所有处理器都能通过存取指令访问存储器的任何位置。注意，即使这些系统共享同一个物理地址空间，它们仍然可以在自己的虚拟地址空间中单独地运行程序。

单一地址空间的多处理器有两种类型：
- **统一存储访问 (UMA) 多处理器**：每个处理器对所有存储单元的访问时间是大致相同的，即访问时间与哪个处理器提出访存请求及访问哪个字无关。
- **非统一存储访问 (NUMA) 多处理器**：某些存储器的访存速度比其他的快，具体取决于哪个处理器提出访问请求以及访问哪一个字，这是由于主存被分割给不同处理器。

---
< [[计算机组成原理/指令系统|指令系统]] | [[计算机组成原理/总线|总线]] >
