Timing Analyzer report for programador
Sat May 25 18:30:09 2024
Quartus Prime Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2023  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                        ;
+-----------------------+--------------------------------------------------------+
; Quartus Prime Version ; Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                 ;
; Revision Name         ; programador                                            ;
; Device Family         ; Cyclone IV E                                           ;
; Device Name           ; EP4CE6E22C6                                            ;
; Timing Models         ; Final                                                  ;
; Delay Model           ; Combined                                               ;
; Rise/Fall Delays      ; Enabled                                                ;
+-----------------------+--------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 12          ;
;                            ;             ;
; Average used               ; 1.03        ;
; Maximum used               ; 12          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-12        ;   0.3%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 363.11 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -1.754 ; -34.105            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.356 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -29.000                          ;
+-------+--------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                             ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -1.754 ; controlador:inst|state.dp_00_2 ; controlador:inst|count[0]      ; clk          ; clk         ; 1.000        ; -0.064     ; 2.685      ;
; -1.754 ; controlador:inst|state.dp_00_2 ; controlador:inst|count[1]      ; clk          ; clk         ; 1.000        ; -0.064     ; 2.685      ;
; -1.754 ; controlador:inst|state.dp_00_2 ; controlador:inst|count[2]      ; clk          ; clk         ; 1.000        ; -0.064     ; 2.685      ;
; -1.754 ; controlador:inst|state.dp_00_2 ; controlador:inst|count[3]      ; clk          ; clk         ; 1.000        ; -0.064     ; 2.685      ;
; -1.754 ; controlador:inst|state.dp_00_2 ; controlador:inst|count[4]      ; clk          ; clk         ; 1.000        ; -0.064     ; 2.685      ;
; -1.754 ; controlador:inst|state.dp_00_2 ; controlador:inst|count[6]      ; clk          ; clk         ; 1.000        ; -0.064     ; 2.685      ;
; -1.754 ; controlador:inst|state.dp_00_2 ; controlador:inst|count[7]      ; clk          ; clk         ; 1.000        ; -0.064     ; 2.685      ;
; -1.750 ; controlador:inst|state.dp_81   ; controlador:inst|count[0]      ; clk          ; clk         ; 1.000        ; -0.064     ; 2.681      ;
; -1.750 ; controlador:inst|state.dp_81   ; controlador:inst|count[1]      ; clk          ; clk         ; 1.000        ; -0.064     ; 2.681      ;
; -1.750 ; controlador:inst|state.dp_81   ; controlador:inst|count[2]      ; clk          ; clk         ; 1.000        ; -0.064     ; 2.681      ;
; -1.750 ; controlador:inst|state.dp_81   ; controlador:inst|count[3]      ; clk          ; clk         ; 1.000        ; -0.064     ; 2.681      ;
; -1.750 ; controlador:inst|state.dp_81   ; controlador:inst|count[4]      ; clk          ; clk         ; 1.000        ; -0.064     ; 2.681      ;
; -1.750 ; controlador:inst|state.dp_81   ; controlador:inst|count[6]      ; clk          ; clk         ; 1.000        ; -0.064     ; 2.681      ;
; -1.750 ; controlador:inst|state.dp_81   ; controlador:inst|count[7]      ; clk          ; clk         ; 1.000        ; -0.064     ; 2.681      ;
; -1.737 ; controlador:inst|state.dp_00_2 ; controlador:inst|count[5]      ; clk          ; clk         ; 1.000        ; -0.064     ; 2.668      ;
; -1.733 ; controlador:inst|state.dp_81   ; controlador:inst|count[5]      ; clk          ; clk         ; 1.000        ; -0.064     ; 2.664      ;
; -1.702 ; controlador:inst|count[1]      ; controlador:inst|state.dw_07   ; clk          ; clk         ; 1.000        ; -0.064     ; 2.633      ;
; -1.701 ; controlador:inst|count[1]      ; controlador:inst|count[5]      ; clk          ; clk         ; 1.000        ; -0.064     ; 2.632      ;
; -1.701 ; controlador:inst|count[1]      ; controlador:inst|state.dw_81   ; clk          ; clk         ; 1.000        ; -0.064     ; 2.632      ;
; -1.701 ; controlador:inst|count[1]      ; controlador:inst|state.dw_1E   ; clk          ; clk         ; 1.000        ; -0.064     ; 2.632      ;
; -1.700 ; controlador:inst|count[1]      ; controlador:inst|state.dw_00   ; clk          ; clk         ; 1.000        ; -0.064     ; 2.631      ;
; -1.700 ; controlador:inst|count[1]      ; controlador:inst|state.dp_00_2 ; clk          ; clk         ; 1.000        ; -0.064     ; 2.631      ;
; -1.699 ; controlador:inst|count[1]      ; controlador:inst|state.dp_02   ; clk          ; clk         ; 1.000        ; -0.064     ; 2.630      ;
; -1.699 ; controlador:inst|count[1]      ; controlador:inst|state.dp_81   ; clk          ; clk         ; 1.000        ; -0.064     ; 2.630      ;
; -1.692 ; controlador:inst|count[1]      ; controlador:inst|state.dp_00   ; clk          ; clk         ; 1.000        ; -0.064     ; 2.623      ;
; -1.692 ; controlador:inst|count[1]      ; controlador:inst|state.dp_07   ; clk          ; clk         ; 1.000        ; -0.064     ; 2.623      ;
; -1.692 ; controlador:inst|count[1]      ; controlador:inst|state.dp_1E   ; clk          ; clk         ; 1.000        ; -0.064     ; 2.623      ;
; -1.620 ; controlador:inst|count[0]      ; controlador:inst|state.dw_07   ; clk          ; clk         ; 1.000        ; -0.064     ; 2.551      ;
; -1.619 ; controlador:inst|count[0]      ; controlador:inst|count[5]      ; clk          ; clk         ; 1.000        ; -0.064     ; 2.550      ;
; -1.619 ; controlador:inst|count[0]      ; controlador:inst|state.dw_81   ; clk          ; clk         ; 1.000        ; -0.064     ; 2.550      ;
; -1.619 ; controlador:inst|count[0]      ; controlador:inst|state.dw_1E   ; clk          ; clk         ; 1.000        ; -0.064     ; 2.550      ;
; -1.618 ; controlador:inst|count[0]      ; controlador:inst|state.dw_00   ; clk          ; clk         ; 1.000        ; -0.064     ; 2.549      ;
; -1.618 ; controlador:inst|count[0]      ; controlador:inst|state.dp_00_2 ; clk          ; clk         ; 1.000        ; -0.064     ; 2.549      ;
; -1.617 ; controlador:inst|count[0]      ; controlador:inst|state.dp_02   ; clk          ; clk         ; 1.000        ; -0.064     ; 2.548      ;
; -1.617 ; controlador:inst|count[0]      ; controlador:inst|state.dp_81   ; clk          ; clk         ; 1.000        ; -0.064     ; 2.548      ;
; -1.612 ; controlador:inst|state.dp_02   ; controlador:inst|count[0]      ; clk          ; clk         ; 1.000        ; -0.064     ; 2.543      ;
; -1.612 ; controlador:inst|state.dp_02   ; controlador:inst|count[1]      ; clk          ; clk         ; 1.000        ; -0.064     ; 2.543      ;
; -1.612 ; controlador:inst|state.dp_02   ; controlador:inst|count[2]      ; clk          ; clk         ; 1.000        ; -0.064     ; 2.543      ;
; -1.612 ; controlador:inst|state.dp_02   ; controlador:inst|count[3]      ; clk          ; clk         ; 1.000        ; -0.064     ; 2.543      ;
; -1.612 ; controlador:inst|state.dp_02   ; controlador:inst|count[4]      ; clk          ; clk         ; 1.000        ; -0.064     ; 2.543      ;
; -1.612 ; controlador:inst|state.dp_02   ; controlador:inst|count[6]      ; clk          ; clk         ; 1.000        ; -0.064     ; 2.543      ;
; -1.612 ; controlador:inst|state.dp_02   ; controlador:inst|count[7]      ; clk          ; clk         ; 1.000        ; -0.064     ; 2.543      ;
; -1.610 ; controlador:inst|count[0]      ; controlador:inst|state.dp_00   ; clk          ; clk         ; 1.000        ; -0.064     ; 2.541      ;
; -1.610 ; controlador:inst|count[0]      ; controlador:inst|state.dp_07   ; clk          ; clk         ; 1.000        ; -0.064     ; 2.541      ;
; -1.610 ; controlador:inst|count[0]      ; controlador:inst|state.dp_1E   ; clk          ; clk         ; 1.000        ; -0.064     ; 2.541      ;
; -1.595 ; controlador:inst|state.dp_02   ; controlador:inst|count[5]      ; clk          ; clk         ; 1.000        ; -0.064     ; 2.526      ;
; -1.591 ; controlador:inst|count[5]      ; controlador:inst|state.dw_07   ; clk          ; clk         ; 1.000        ; -0.064     ; 2.522      ;
; -1.590 ; controlador:inst|count[5]      ; controlador:inst|count[5]      ; clk          ; clk         ; 1.000        ; -0.064     ; 2.521      ;
; -1.590 ; controlador:inst|count[5]      ; controlador:inst|state.dw_81   ; clk          ; clk         ; 1.000        ; -0.064     ; 2.521      ;
; -1.590 ; controlador:inst|count[5]      ; controlador:inst|state.dw_1E   ; clk          ; clk         ; 1.000        ; -0.064     ; 2.521      ;
; -1.589 ; controlador:inst|count[5]      ; controlador:inst|state.dw_00   ; clk          ; clk         ; 1.000        ; -0.064     ; 2.520      ;
; -1.589 ; controlador:inst|count[5]      ; controlador:inst|state.dp_00_2 ; clk          ; clk         ; 1.000        ; -0.064     ; 2.520      ;
; -1.588 ; controlador:inst|count[5]      ; controlador:inst|state.dp_02   ; clk          ; clk         ; 1.000        ; -0.064     ; 2.519      ;
; -1.588 ; controlador:inst|count[5]      ; controlador:inst|state.dp_81   ; clk          ; clk         ; 1.000        ; -0.064     ; 2.519      ;
; -1.584 ; controlador:inst|count[3]      ; controlador:inst|state.dw_07   ; clk          ; clk         ; 1.000        ; -0.064     ; 2.515      ;
; -1.583 ; controlador:inst|count[3]      ; controlador:inst|count[5]      ; clk          ; clk         ; 1.000        ; -0.064     ; 2.514      ;
; -1.583 ; controlador:inst|count[3]      ; controlador:inst|state.dw_81   ; clk          ; clk         ; 1.000        ; -0.064     ; 2.514      ;
; -1.583 ; controlador:inst|count[3]      ; controlador:inst|state.dw_1E   ; clk          ; clk         ; 1.000        ; -0.064     ; 2.514      ;
; -1.582 ; controlador:inst|count[3]      ; controlador:inst|state.dw_00   ; clk          ; clk         ; 1.000        ; -0.064     ; 2.513      ;
; -1.582 ; controlador:inst|count[3]      ; controlador:inst|state.dp_00_2 ; clk          ; clk         ; 1.000        ; -0.064     ; 2.513      ;
; -1.581 ; controlador:inst|count[3]      ; controlador:inst|state.dp_02   ; clk          ; clk         ; 1.000        ; -0.064     ; 2.512      ;
; -1.581 ; controlador:inst|count[3]      ; controlador:inst|state.dp_81   ; clk          ; clk         ; 1.000        ; -0.064     ; 2.512      ;
; -1.581 ; controlador:inst|count[5]      ; controlador:inst|state.dp_00   ; clk          ; clk         ; 1.000        ; -0.064     ; 2.512      ;
; -1.581 ; controlador:inst|count[5]      ; controlador:inst|state.dp_07   ; clk          ; clk         ; 1.000        ; -0.064     ; 2.512      ;
; -1.581 ; controlador:inst|count[5]      ; controlador:inst|state.dp_1E   ; clk          ; clk         ; 1.000        ; -0.064     ; 2.512      ;
; -1.574 ; controlador:inst|count[3]      ; controlador:inst|state.dp_00   ; clk          ; clk         ; 1.000        ; -0.064     ; 2.505      ;
; -1.574 ; controlador:inst|count[3]      ; controlador:inst|state.dp_07   ; clk          ; clk         ; 1.000        ; -0.064     ; 2.505      ;
; -1.574 ; controlador:inst|count[3]      ; controlador:inst|state.dp_1E   ; clk          ; clk         ; 1.000        ; -0.064     ; 2.505      ;
; -1.505 ; controlador:inst|count[2]      ; controlador:inst|state.dw_07   ; clk          ; clk         ; 1.000        ; -0.064     ; 2.436      ;
; -1.504 ; controlador:inst|count[2]      ; controlador:inst|count[5]      ; clk          ; clk         ; 1.000        ; -0.064     ; 2.435      ;
; -1.504 ; controlador:inst|count[2]      ; controlador:inst|state.dw_81   ; clk          ; clk         ; 1.000        ; -0.064     ; 2.435      ;
; -1.504 ; controlador:inst|count[2]      ; controlador:inst|state.dw_1E   ; clk          ; clk         ; 1.000        ; -0.064     ; 2.435      ;
; -1.503 ; controlador:inst|count[2]      ; controlador:inst|state.dw_00   ; clk          ; clk         ; 1.000        ; -0.064     ; 2.434      ;
; -1.503 ; controlador:inst|count[2]      ; controlador:inst|state.dp_00_2 ; clk          ; clk         ; 1.000        ; -0.064     ; 2.434      ;
; -1.502 ; controlador:inst|count[2]      ; controlador:inst|state.dp_02   ; clk          ; clk         ; 1.000        ; -0.064     ; 2.433      ;
; -1.502 ; controlador:inst|count[2]      ; controlador:inst|state.dp_81   ; clk          ; clk         ; 1.000        ; -0.064     ; 2.433      ;
; -1.495 ; controlador:inst|count[2]      ; controlador:inst|state.dp_00   ; clk          ; clk         ; 1.000        ; -0.064     ; 2.426      ;
; -1.495 ; controlador:inst|count[2]      ; controlador:inst|state.dp_07   ; clk          ; clk         ; 1.000        ; -0.064     ; 2.426      ;
; -1.495 ; controlador:inst|count[2]      ; controlador:inst|state.dp_1E   ; clk          ; clk         ; 1.000        ; -0.064     ; 2.426      ;
; -1.464 ; controlador:inst|state.dp_BA   ; controlador:inst|count[0]      ; clk          ; clk         ; 1.000        ; -0.064     ; 2.395      ;
; -1.464 ; controlador:inst|state.dp_1E   ; controlador:inst|count[0]      ; clk          ; clk         ; 1.000        ; -0.064     ; 2.395      ;
; -1.464 ; controlador:inst|state.dp_BA   ; controlador:inst|count[1]      ; clk          ; clk         ; 1.000        ; -0.064     ; 2.395      ;
; -1.464 ; controlador:inst|state.dp_1E   ; controlador:inst|count[1]      ; clk          ; clk         ; 1.000        ; -0.064     ; 2.395      ;
; -1.464 ; controlador:inst|state.dp_BA   ; controlador:inst|count[2]      ; clk          ; clk         ; 1.000        ; -0.064     ; 2.395      ;
; -1.464 ; controlador:inst|state.dp_1E   ; controlador:inst|count[2]      ; clk          ; clk         ; 1.000        ; -0.064     ; 2.395      ;
; -1.464 ; controlador:inst|state.dp_BA   ; controlador:inst|count[3]      ; clk          ; clk         ; 1.000        ; -0.064     ; 2.395      ;
; -1.464 ; controlador:inst|state.dp_1E   ; controlador:inst|count[3]      ; clk          ; clk         ; 1.000        ; -0.064     ; 2.395      ;
; -1.464 ; controlador:inst|state.dp_BA   ; controlador:inst|count[4]      ; clk          ; clk         ; 1.000        ; -0.064     ; 2.395      ;
; -1.464 ; controlador:inst|state.dp_1E   ; controlador:inst|count[4]      ; clk          ; clk         ; 1.000        ; -0.064     ; 2.395      ;
; -1.464 ; controlador:inst|state.dp_BA   ; controlador:inst|count[6]      ; clk          ; clk         ; 1.000        ; -0.064     ; 2.395      ;
; -1.464 ; controlador:inst|state.dp_1E   ; controlador:inst|count[6]      ; clk          ; clk         ; 1.000        ; -0.064     ; 2.395      ;
; -1.464 ; controlador:inst|state.dp_BA   ; controlador:inst|count[7]      ; clk          ; clk         ; 1.000        ; -0.064     ; 2.395      ;
; -1.464 ; controlador:inst|state.dp_1E   ; controlador:inst|count[7]      ; clk          ; clk         ; 1.000        ; -0.064     ; 2.395      ;
; -1.447 ; controlador:inst|state.dp_BA   ; controlador:inst|count[5]      ; clk          ; clk         ; 1.000        ; -0.064     ; 2.378      ;
; -1.447 ; controlador:inst|state.dp_1E   ; controlador:inst|count[5]      ; clk          ; clk         ; 1.000        ; -0.064     ; 2.378      ;
; -1.386 ; controlador:inst|count[4]      ; controlador:inst|state.dw_07   ; clk          ; clk         ; 1.000        ; -0.064     ; 2.317      ;
; -1.385 ; controlador:inst|count[4]      ; controlador:inst|count[5]      ; clk          ; clk         ; 1.000        ; -0.064     ; 2.316      ;
; -1.385 ; controlador:inst|count[4]      ; controlador:inst|state.dw_81   ; clk          ; clk         ; 1.000        ; -0.064     ; 2.316      ;
; -1.385 ; controlador:inst|count[4]      ; controlador:inst|state.dw_1E   ; clk          ; clk         ; 1.000        ; -0.064     ; 2.316      ;
; -1.384 ; controlador:inst|count[4]      ; controlador:inst|state.dw_00   ; clk          ; clk         ; 1.000        ; -0.064     ; 2.315      ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                             ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.356 ; controlador:inst|state.done    ; controlador:inst|state.done    ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; controlador:inst|state.dp_02   ; controlador:inst|state.dp_02   ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; controlador:inst|state.dp_00   ; controlador:inst|state.dp_00   ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; controlador:inst|state.dp_07   ; controlador:inst|state.dp_07   ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; controlador:inst|state.dp_1E   ; controlador:inst|state.dp_1E   ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; controlador:inst|state.dp_00_2 ; controlador:inst|state.dp_00_2 ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; controlador:inst|state.dp_81   ; controlador:inst|state.dp_81   ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; controlador:inst|state.idle    ; controlador:inst|state.idle    ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.452 ; controlador:inst|state.dp_00_2 ; controlador:inst|state.dw_00_2 ; clk          ; clk         ; 0.000        ; 0.430      ; 1.039      ;
; 0.480 ; controlador:inst|state.dp_02   ; controlador:inst|state.dw_02   ; clk          ; clk         ; 0.000        ; 0.430      ; 1.067      ;
; 0.486 ; controlador:inst|state.dp_00   ; controlador:inst|state.dw_00   ; clk          ; clk         ; 0.000        ; 0.064      ; 0.707      ;
; 0.520 ; controlador:inst|state.idle    ; controlador:inst|state.dp_BA   ; clk          ; clk         ; 0.000        ; 0.063      ; 0.740      ;
; 0.551 ; controlador:inst|state.dw_07   ; controlador:inst|state.dp_00   ; clk          ; clk         ; 0.000        ; 0.064      ; 0.772      ;
; 0.553 ; controlador:inst|state.dw_00   ; controlador:inst|state.dp_02   ; clk          ; clk         ; 0.000        ; 0.064      ; 0.774      ;
; 0.558 ; controlador:inst|state.dp_BA   ; controlador:inst|state.dp_07   ; clk          ; clk         ; 0.000        ; 0.064      ; 0.779      ;
; 0.559 ; controlador:inst|state.dp_BA_2 ; controlador:inst|state.dp_1E   ; clk          ; clk         ; 0.000        ; 0.064      ; 0.780      ;
; 0.595 ; controlador:inst|state.dp_81   ; controlador:inst|state.dw_81   ; clk          ; clk         ; 0.000        ; 0.064      ; 0.816      ;
; 0.598 ; controlador:inst|state.dp_1E   ; controlador:inst|state.dw_1E   ; clk          ; clk         ; 0.000        ; 0.064      ; 0.819      ;
; 0.599 ; controlador:inst|state.dp_07   ; controlador:inst|state.dw_07   ; clk          ; clk         ; 0.000        ; 0.064      ; 0.820      ;
; 0.652 ; controlador:inst|state.stop_1  ; controlador:inst|state.dp_BA_2 ; clk          ; clk         ; 0.000        ; 0.064      ; 0.873      ;
; 0.697 ; controlador:inst|state.dw_1E   ; controlador:inst|state.dp_81   ; clk          ; clk         ; 0.000        ; 0.064      ; 0.918      ;
; 0.706 ; controlador:inst|state.stop_2  ; controlador:inst|state.done    ; clk          ; clk         ; 0.000        ; 0.066      ; 0.929      ;
; 0.724 ; controlador:inst|state.dw_81   ; controlador:inst|state.dp_00_2 ; clk          ; clk         ; 0.000        ; 0.064      ; 0.945      ;
; 0.930 ; controlador:inst|count[7]      ; controlador:inst|state.dw_02   ; clk          ; clk         ; 0.000        ; 0.430      ; 1.517      ;
; 0.932 ; controlador:inst|count[7]      ; controlador:inst|state.dw_00_2 ; clk          ; clk         ; 0.000        ; 0.430      ; 1.519      ;
; 0.937 ; controlador:inst|state.dp_BA_2 ; controlador:inst|count[5]      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.158      ;
; 0.946 ; controlador:inst|count[2]      ; controlador:inst|count[2]      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.167      ;
; 0.946 ; controlador:inst|count[6]      ; controlador:inst|state.dw_02   ; clk          ; clk         ; 0.000        ; 0.430      ; 1.533      ;
; 0.948 ; controlador:inst|count[6]      ; controlador:inst|state.dw_00_2 ; clk          ; clk         ; 0.000        ; 0.430      ; 1.535      ;
; 0.983 ; controlador:inst|state.dp_BA_2 ; controlador:inst|count[1]      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.204      ;
; 0.984 ; controlador:inst|count[0]      ; controlador:inst|count[0]      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.205      ;
; 0.999 ; controlador:inst|state.dp_BA_2 ; controlador:inst|count[4]      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.220      ;
; 1.000 ; controlador:inst|state.dp_BA_2 ; controlador:inst|count[3]      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.221      ;
; 1.011 ; controlador:inst|state.dp_BA_2 ; controlador:inst|count[6]      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.232      ;
; 1.020 ; controlador:inst|count[4]      ; controlador:inst|count[4]      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.241      ;
; 1.021 ; controlador:inst|count[3]      ; controlador:inst|count[3]      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.242      ;
; 1.022 ; controlador:inst|count[6]      ; controlador:inst|count[6]      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.243      ;
; 1.024 ; controlador:inst|count[1]      ; controlador:inst|count[1]      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.245      ;
; 1.034 ; controlador:inst|state.dw_02   ; controlador:inst|state.stop_1  ; clk          ; clk         ; 0.000        ; -0.288     ; 0.903      ;
; 1.035 ; controlador:inst|state.dw_00_2 ; controlador:inst|state.stop_2  ; clk          ; clk         ; 0.000        ; -0.288     ; 0.904      ;
; 1.040 ; controlador:inst|state.dp_BA   ; controlador:inst|count[5]      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.261      ;
; 1.060 ; controlador:inst|count[4]      ; controlador:inst|state.dw_02   ; clk          ; clk         ; 0.000        ; 0.430      ; 1.647      ;
; 1.062 ; controlador:inst|count[4]      ; controlador:inst|state.dw_00_2 ; clk          ; clk         ; 0.000        ; 0.430      ; 1.649      ;
; 1.072 ; controlador:inst|state.dp_07   ; controlador:inst|count[5]      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.293      ;
; 1.073 ; controlador:inst|state.dp_00   ; controlador:inst|count[5]      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.294      ;
; 1.081 ; controlador:inst|count[7]      ; controlador:inst|count[7]      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.302      ;
; 1.086 ; controlador:inst|state.dp_BA   ; controlador:inst|count[1]      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.307      ;
; 1.102 ; controlador:inst|state.dp_BA   ; controlador:inst|count[4]      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.323      ;
; 1.103 ; controlador:inst|state.dp_BA_2 ; controlador:inst|count[7]      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.324      ;
; 1.103 ; controlador:inst|state.dp_BA   ; controlador:inst|count[3]      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.324      ;
; 1.105 ; controlador:inst|state.dp_BA_2 ; controlador:inst|count[2]      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.326      ;
; 1.114 ; controlador:inst|state.dp_BA   ; controlador:inst|count[6]      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.335      ;
; 1.127 ; controlador:inst|state.dp_BA_2 ; controlador:inst|count[0]      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.348      ;
; 1.154 ; controlador:inst|count[3]      ; controlador:inst|state.dw_02   ; clk          ; clk         ; 0.000        ; 0.430      ; 1.741      ;
; 1.156 ; controlador:inst|count[3]      ; controlador:inst|state.dw_00_2 ; clk          ; clk         ; 0.000        ; 0.430      ; 1.743      ;
; 1.170 ; controlador:inst|count[2]      ; controlador:inst|state.dw_02   ; clk          ; clk         ; 0.000        ; 0.430      ; 1.757      ;
; 1.172 ; controlador:inst|count[2]      ; controlador:inst|state.dw_00_2 ; clk          ; clk         ; 0.000        ; 0.430      ; 1.759      ;
; 1.173 ; controlador:inst|count[7]      ; controlador:inst|count[0]      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.394      ;
; 1.174 ; controlador:inst|count[7]      ; controlador:inst|count[1]      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.395      ;
; 1.176 ; controlador:inst|count[7]      ; controlador:inst|count[2]      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.397      ;
; 1.176 ; controlador:inst|count[5]      ; controlador:inst|state.dw_02   ; clk          ; clk         ; 0.000        ; 0.430      ; 1.763      ;
; 1.177 ; controlador:inst|count[7]      ; controlador:inst|count[6]      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.398      ;
; 1.178 ; controlador:inst|count[7]      ; controlador:inst|count[4]      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.399      ;
; 1.178 ; controlador:inst|count[7]      ; controlador:inst|count[3]      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.399      ;
; 1.178 ; controlador:inst|count[5]      ; controlador:inst|state.dw_00_2 ; clk          ; clk         ; 0.000        ; 0.430      ; 1.765      ;
; 1.189 ; controlador:inst|count[6]      ; controlador:inst|count[0]      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.410      ;
; 1.190 ; controlador:inst|count[6]      ; controlador:inst|count[1]      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.411      ;
; 1.192 ; controlador:inst|count[6]      ; controlador:inst|count[2]      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.413      ;
; 1.192 ; controlador:inst|count[6]      ; controlador:inst|count[7]      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.413      ;
; 1.194 ; controlador:inst|count[6]      ; controlador:inst|count[4]      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.415      ;
; 1.194 ; controlador:inst|count[6]      ; controlador:inst|count[3]      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.415      ;
; 1.206 ; controlador:inst|state.dp_BA   ; controlador:inst|count[7]      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.427      ;
; 1.208 ; controlador:inst|state.dp_BA   ; controlador:inst|count[2]      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.429      ;
; 1.222 ; controlador:inst|count[1]      ; controlador:inst|count[2]      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.443      ;
; 1.230 ; controlador:inst|state.dp_BA   ; controlador:inst|count[0]      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.451      ;
; 1.236 ; controlador:inst|count[0]      ; controlador:inst|count[2]      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.457      ;
; 1.244 ; controlador:inst|count[5]      ; controlador:inst|count[5]      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.465      ;
; 1.253 ; controlador:inst|state.dp_07   ; controlador:inst|count[4]      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.474      ;
; 1.253 ; controlador:inst|state.dp_07   ; controlador:inst|count[3]      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.474      ;
; 1.254 ; controlador:inst|state.dp_00   ; controlador:inst|count[4]      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.475      ;
; 1.254 ; controlador:inst|state.dp_00   ; controlador:inst|count[3]      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.475      ;
; 1.267 ; controlador:inst|state.dp_07   ; controlador:inst|count[1]      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.488      ;
; 1.267 ; controlador:inst|count[1]      ; controlador:inst|state.dw_02   ; clk          ; clk         ; 0.000        ; 0.430      ; 1.854      ;
; 1.268 ; controlador:inst|state.dp_00   ; controlador:inst|count[1]      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.489      ;
; 1.269 ; controlador:inst|count[1]      ; controlador:inst|state.dw_00_2 ; clk          ; clk         ; 0.000        ; 0.430      ; 1.856      ;
; 1.277 ; controlador:inst|state.dp_1E   ; controlador:inst|count[5]      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.498      ;
; 1.281 ; controlador:inst|count[0]      ; controlador:inst|state.dw_02   ; clk          ; clk         ; 0.000        ; 0.430      ; 1.868      ;
; 1.283 ; controlador:inst|count[0]      ; controlador:inst|state.dw_00_2 ; clk          ; clk         ; 0.000        ; 0.430      ; 1.870      ;
; 1.293 ; controlador:inst|count[3]      ; controlador:inst|count[4]      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.514      ;
; 1.303 ; controlador:inst|count[4]      ; controlador:inst|count[0]      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.524      ;
; 1.304 ; controlador:inst|count[4]      ; controlador:inst|count[1]      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.525      ;
; 1.306 ; controlador:inst|count[4]      ; controlador:inst|count[2]      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.527      ;
; 1.306 ; controlador:inst|count[4]      ; controlador:inst|count[7]      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.527      ;
; 1.307 ; controlador:inst|count[4]      ; controlador:inst|count[6]      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.528      ;
; 1.308 ; controlador:inst|count[2]      ; controlador:inst|count[3]      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.529      ;
; 1.308 ; controlador:inst|count[4]      ; controlador:inst|count[3]      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.529      ;
; 1.309 ; controlador:inst|count[0]      ; controlador:inst|count[1]      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.530      ;
; 1.309 ; controlador:inst|count[2]      ; controlador:inst|count[4]      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.530      ;
; 1.390 ; controlador:inst|state.dp_07   ; controlador:inst|count[7]      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.611      ;
; 1.391 ; controlador:inst|state.dp_07   ; controlador:inst|count[2]      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.612      ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 403.71 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.477 ; -27.878           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.310 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -29.000                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                              ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -1.477 ; controlador:inst|state.dp_00_2 ; controlador:inst|count[0]      ; clk          ; clk         ; 1.000        ; -0.058     ; 2.414      ;
; -1.477 ; controlador:inst|state.dp_00_2 ; controlador:inst|count[1]      ; clk          ; clk         ; 1.000        ; -0.058     ; 2.414      ;
; -1.477 ; controlador:inst|state.dp_00_2 ; controlador:inst|count[2]      ; clk          ; clk         ; 1.000        ; -0.058     ; 2.414      ;
; -1.477 ; controlador:inst|state.dp_00_2 ; controlador:inst|count[3]      ; clk          ; clk         ; 1.000        ; -0.058     ; 2.414      ;
; -1.477 ; controlador:inst|state.dp_00_2 ; controlador:inst|count[4]      ; clk          ; clk         ; 1.000        ; -0.058     ; 2.414      ;
; -1.477 ; controlador:inst|state.dp_00_2 ; controlador:inst|count[6]      ; clk          ; clk         ; 1.000        ; -0.058     ; 2.414      ;
; -1.477 ; controlador:inst|state.dp_00_2 ; controlador:inst|count[7]      ; clk          ; clk         ; 1.000        ; -0.058     ; 2.414      ;
; -1.473 ; controlador:inst|state.dp_81   ; controlador:inst|count[0]      ; clk          ; clk         ; 1.000        ; -0.058     ; 2.410      ;
; -1.473 ; controlador:inst|state.dp_81   ; controlador:inst|count[1]      ; clk          ; clk         ; 1.000        ; -0.058     ; 2.410      ;
; -1.473 ; controlador:inst|state.dp_81   ; controlador:inst|count[2]      ; clk          ; clk         ; 1.000        ; -0.058     ; 2.410      ;
; -1.473 ; controlador:inst|state.dp_81   ; controlador:inst|count[3]      ; clk          ; clk         ; 1.000        ; -0.058     ; 2.410      ;
; -1.473 ; controlador:inst|state.dp_81   ; controlador:inst|count[4]      ; clk          ; clk         ; 1.000        ; -0.058     ; 2.410      ;
; -1.473 ; controlador:inst|state.dp_81   ; controlador:inst|count[6]      ; clk          ; clk         ; 1.000        ; -0.058     ; 2.410      ;
; -1.473 ; controlador:inst|state.dp_81   ; controlador:inst|count[7]      ; clk          ; clk         ; 1.000        ; -0.058     ; 2.410      ;
; -1.453 ; controlador:inst|state.dp_00_2 ; controlador:inst|count[5]      ; clk          ; clk         ; 1.000        ; -0.057     ; 2.391      ;
; -1.449 ; controlador:inst|state.dp_81   ; controlador:inst|count[5]      ; clk          ; clk         ; 1.000        ; -0.057     ; 2.387      ;
; -1.398 ; controlador:inst|count[1]      ; controlador:inst|state.dw_07   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.337      ;
; -1.395 ; controlador:inst|count[1]      ; controlador:inst|state.dw_00   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.334      ;
; -1.392 ; controlador:inst|count[1]      ; controlador:inst|state.dw_81   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.331      ;
; -1.392 ; controlador:inst|count[1]      ; controlador:inst|state.dw_1E   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.331      ;
; -1.388 ; controlador:inst|count[1]      ; controlador:inst|count[5]      ; clk          ; clk         ; 1.000        ; -0.056     ; 2.327      ;
; -1.388 ; controlador:inst|count[1]      ; controlador:inst|state.dp_00_2 ; clk          ; clk         ; 1.000        ; -0.056     ; 2.327      ;
; -1.387 ; controlador:inst|count[1]      ; controlador:inst|state.dp_81   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.326      ;
; -1.386 ; controlador:inst|count[1]      ; controlador:inst|state.dp_02   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.325      ;
; -1.385 ; controlador:inst|count[1]      ; controlador:inst|state.dp_07   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.324      ;
; -1.385 ; controlador:inst|count[1]      ; controlador:inst|state.dp_1E   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.324      ;
; -1.379 ; controlador:inst|count[1]      ; controlador:inst|state.dp_00   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.318      ;
; -1.356 ; controlador:inst|state.dp_02   ; controlador:inst|count[0]      ; clk          ; clk         ; 1.000        ; -0.058     ; 2.293      ;
; -1.356 ; controlador:inst|state.dp_02   ; controlador:inst|count[1]      ; clk          ; clk         ; 1.000        ; -0.058     ; 2.293      ;
; -1.356 ; controlador:inst|state.dp_02   ; controlador:inst|count[2]      ; clk          ; clk         ; 1.000        ; -0.058     ; 2.293      ;
; -1.356 ; controlador:inst|state.dp_02   ; controlador:inst|count[3]      ; clk          ; clk         ; 1.000        ; -0.058     ; 2.293      ;
; -1.356 ; controlador:inst|state.dp_02   ; controlador:inst|count[4]      ; clk          ; clk         ; 1.000        ; -0.058     ; 2.293      ;
; -1.356 ; controlador:inst|state.dp_02   ; controlador:inst|count[6]      ; clk          ; clk         ; 1.000        ; -0.058     ; 2.293      ;
; -1.356 ; controlador:inst|state.dp_02   ; controlador:inst|count[7]      ; clk          ; clk         ; 1.000        ; -0.058     ; 2.293      ;
; -1.332 ; controlador:inst|state.dp_02   ; controlador:inst|count[5]      ; clk          ; clk         ; 1.000        ; -0.057     ; 2.270      ;
; -1.331 ; controlador:inst|count[0]      ; controlador:inst|state.dw_07   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.270      ;
; -1.328 ; controlador:inst|count[0]      ; controlador:inst|state.dw_00   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.267      ;
; -1.325 ; controlador:inst|count[0]      ; controlador:inst|state.dw_81   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.264      ;
; -1.325 ; controlador:inst|count[0]      ; controlador:inst|state.dw_1E   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.264      ;
; -1.321 ; controlador:inst|count[0]      ; controlador:inst|count[5]      ; clk          ; clk         ; 1.000        ; -0.056     ; 2.260      ;
; -1.321 ; controlador:inst|count[0]      ; controlador:inst|state.dp_00_2 ; clk          ; clk         ; 1.000        ; -0.056     ; 2.260      ;
; -1.320 ; controlador:inst|count[0]      ; controlador:inst|state.dp_81   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.259      ;
; -1.319 ; controlador:inst|count[0]      ; controlador:inst|state.dp_02   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.258      ;
; -1.318 ; controlador:inst|count[0]      ; controlador:inst|state.dp_07   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.257      ;
; -1.318 ; controlador:inst|count[0]      ; controlador:inst|state.dp_1E   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.257      ;
; -1.312 ; controlador:inst|count[0]      ; controlador:inst|state.dp_00   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.251      ;
; -1.306 ; controlador:inst|count[5]      ; controlador:inst|state.dw_07   ; clk          ; clk         ; 1.000        ; -0.057     ; 2.244      ;
; -1.303 ; controlador:inst|count[5]      ; controlador:inst|state.dw_00   ; clk          ; clk         ; 1.000        ; -0.057     ; 2.241      ;
; -1.300 ; controlador:inst|count[5]      ; controlador:inst|state.dw_81   ; clk          ; clk         ; 1.000        ; -0.057     ; 2.238      ;
; -1.300 ; controlador:inst|count[5]      ; controlador:inst|state.dw_1E   ; clk          ; clk         ; 1.000        ; -0.057     ; 2.238      ;
; -1.297 ; controlador:inst|count[3]      ; controlador:inst|state.dw_07   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.236      ;
; -1.296 ; controlador:inst|count[5]      ; controlador:inst|count[5]      ; clk          ; clk         ; 1.000        ; -0.057     ; 2.234      ;
; -1.296 ; controlador:inst|count[5]      ; controlador:inst|state.dp_00_2 ; clk          ; clk         ; 1.000        ; -0.057     ; 2.234      ;
; -1.295 ; controlador:inst|count[5]      ; controlador:inst|state.dp_81   ; clk          ; clk         ; 1.000        ; -0.057     ; 2.233      ;
; -1.294 ; controlador:inst|count[3]      ; controlador:inst|state.dw_00   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.233      ;
; -1.294 ; controlador:inst|count[5]      ; controlador:inst|state.dp_02   ; clk          ; clk         ; 1.000        ; -0.057     ; 2.232      ;
; -1.293 ; controlador:inst|count[5]      ; controlador:inst|state.dp_07   ; clk          ; clk         ; 1.000        ; -0.057     ; 2.231      ;
; -1.293 ; controlador:inst|count[5]      ; controlador:inst|state.dp_1E   ; clk          ; clk         ; 1.000        ; -0.057     ; 2.231      ;
; -1.291 ; controlador:inst|count[3]      ; controlador:inst|state.dw_81   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.230      ;
; -1.291 ; controlador:inst|count[3]      ; controlador:inst|state.dw_1E   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.230      ;
; -1.287 ; controlador:inst|count[3]      ; controlador:inst|count[5]      ; clk          ; clk         ; 1.000        ; -0.056     ; 2.226      ;
; -1.287 ; controlador:inst|count[3]      ; controlador:inst|state.dp_00_2 ; clk          ; clk         ; 1.000        ; -0.056     ; 2.226      ;
; -1.287 ; controlador:inst|count[5]      ; controlador:inst|state.dp_00   ; clk          ; clk         ; 1.000        ; -0.057     ; 2.225      ;
; -1.286 ; controlador:inst|count[3]      ; controlador:inst|state.dp_81   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.225      ;
; -1.285 ; controlador:inst|count[3]      ; controlador:inst|state.dp_02   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.224      ;
; -1.284 ; controlador:inst|count[3]      ; controlador:inst|state.dp_07   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.223      ;
; -1.284 ; controlador:inst|count[3]      ; controlador:inst|state.dp_1E   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.223      ;
; -1.278 ; controlador:inst|count[3]      ; controlador:inst|state.dp_00   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.217      ;
; -1.232 ; controlador:inst|count[2]      ; controlador:inst|state.dw_07   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.171      ;
; -1.229 ; controlador:inst|state.dp_BA   ; controlador:inst|count[0]      ; clk          ; clk         ; 1.000        ; -0.058     ; 2.166      ;
; -1.229 ; controlador:inst|state.dp_BA   ; controlador:inst|count[1]      ; clk          ; clk         ; 1.000        ; -0.058     ; 2.166      ;
; -1.229 ; controlador:inst|state.dp_BA   ; controlador:inst|count[2]      ; clk          ; clk         ; 1.000        ; -0.058     ; 2.166      ;
; -1.229 ; controlador:inst|state.dp_BA   ; controlador:inst|count[3]      ; clk          ; clk         ; 1.000        ; -0.058     ; 2.166      ;
; -1.229 ; controlador:inst|state.dp_BA   ; controlador:inst|count[4]      ; clk          ; clk         ; 1.000        ; -0.058     ; 2.166      ;
; -1.229 ; controlador:inst|state.dp_BA   ; controlador:inst|count[6]      ; clk          ; clk         ; 1.000        ; -0.058     ; 2.166      ;
; -1.229 ; controlador:inst|state.dp_BA   ; controlador:inst|count[7]      ; clk          ; clk         ; 1.000        ; -0.058     ; 2.166      ;
; -1.229 ; controlador:inst|count[2]      ; controlador:inst|state.dw_00   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.168      ;
; -1.226 ; controlador:inst|count[2]      ; controlador:inst|state.dw_81   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.165      ;
; -1.226 ; controlador:inst|count[2]      ; controlador:inst|state.dw_1E   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.165      ;
; -1.222 ; controlador:inst|count[2]      ; controlador:inst|count[5]      ; clk          ; clk         ; 1.000        ; -0.056     ; 2.161      ;
; -1.222 ; controlador:inst|count[2]      ; controlador:inst|state.dp_00_2 ; clk          ; clk         ; 1.000        ; -0.056     ; 2.161      ;
; -1.221 ; controlador:inst|count[2]      ; controlador:inst|state.dp_81   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.160      ;
; -1.220 ; controlador:inst|count[2]      ; controlador:inst|state.dp_02   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.159      ;
; -1.219 ; controlador:inst|state.dp_1E   ; controlador:inst|count[0]      ; clk          ; clk         ; 1.000        ; -0.058     ; 2.156      ;
; -1.219 ; controlador:inst|state.dp_1E   ; controlador:inst|count[1]      ; clk          ; clk         ; 1.000        ; -0.058     ; 2.156      ;
; -1.219 ; controlador:inst|state.dp_1E   ; controlador:inst|count[2]      ; clk          ; clk         ; 1.000        ; -0.058     ; 2.156      ;
; -1.219 ; controlador:inst|state.dp_1E   ; controlador:inst|count[3]      ; clk          ; clk         ; 1.000        ; -0.058     ; 2.156      ;
; -1.219 ; controlador:inst|state.dp_1E   ; controlador:inst|count[4]      ; clk          ; clk         ; 1.000        ; -0.058     ; 2.156      ;
; -1.219 ; controlador:inst|state.dp_1E   ; controlador:inst|count[6]      ; clk          ; clk         ; 1.000        ; -0.058     ; 2.156      ;
; -1.219 ; controlador:inst|state.dp_1E   ; controlador:inst|count[7]      ; clk          ; clk         ; 1.000        ; -0.058     ; 2.156      ;
; -1.219 ; controlador:inst|count[2]      ; controlador:inst|state.dp_07   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.158      ;
; -1.219 ; controlador:inst|count[2]      ; controlador:inst|state.dp_1E   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.158      ;
; -1.213 ; controlador:inst|count[2]      ; controlador:inst|state.dp_00   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.152      ;
; -1.205 ; controlador:inst|state.dp_BA   ; controlador:inst|count[5]      ; clk          ; clk         ; 1.000        ; -0.057     ; 2.143      ;
; -1.195 ; controlador:inst|state.dp_1E   ; controlador:inst|count[5]      ; clk          ; clk         ; 1.000        ; -0.057     ; 2.133      ;
; -1.134 ; controlador:inst|state.dp_BA_2 ; controlador:inst|count[0]      ; clk          ; clk         ; 1.000        ; -0.058     ; 2.071      ;
; -1.134 ; controlador:inst|state.dp_BA_2 ; controlador:inst|count[1]      ; clk          ; clk         ; 1.000        ; -0.058     ; 2.071      ;
; -1.134 ; controlador:inst|state.dp_BA_2 ; controlador:inst|count[2]      ; clk          ; clk         ; 1.000        ; -0.058     ; 2.071      ;
; -1.134 ; controlador:inst|state.dp_BA_2 ; controlador:inst|count[3]      ; clk          ; clk         ; 1.000        ; -0.058     ; 2.071      ;
; -1.134 ; controlador:inst|state.dp_BA_2 ; controlador:inst|count[4]      ; clk          ; clk         ; 1.000        ; -0.058     ; 2.071      ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                              ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.310 ; controlador:inst|state.done    ; controlador:inst|state.done    ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; controlador:inst|state.dp_02   ; controlador:inst|state.dp_02   ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; controlador:inst|state.dp_00   ; controlador:inst|state.dp_00   ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; controlador:inst|state.dp_07   ; controlador:inst|state.dp_07   ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; controlador:inst|state.dp_1E   ; controlador:inst|state.dp_1E   ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; controlador:inst|state.dp_00_2 ; controlador:inst|state.dp_00_2 ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; controlador:inst|state.dp_81   ; controlador:inst|state.dp_81   ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; controlador:inst|state.idle    ; controlador:inst|state.idle    ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.420 ; controlador:inst|state.dp_00_2 ; controlador:inst|state.dw_00_2 ; clk          ; clk         ; 0.000        ; 0.390      ; 0.954      ;
; 0.439 ; controlador:inst|state.dp_00   ; controlador:inst|state.dw_00   ; clk          ; clk         ; 0.000        ; 0.057      ; 0.640      ;
; 0.441 ; controlador:inst|state.dp_02   ; controlador:inst|state.dw_02   ; clk          ; clk         ; 0.000        ; 0.390      ; 0.975      ;
; 0.470 ; controlador:inst|state.idle    ; controlador:inst|state.dp_BA   ; clk          ; clk         ; 0.000        ; 0.057      ; 0.671      ;
; 0.495 ; controlador:inst|state.dw_07   ; controlador:inst|state.dp_00   ; clk          ; clk         ; 0.000        ; 0.057      ; 0.696      ;
; 0.497 ; controlador:inst|state.dw_00   ; controlador:inst|state.dp_02   ; clk          ; clk         ; 0.000        ; 0.057      ; 0.698      ;
; 0.500 ; controlador:inst|state.dp_BA   ; controlador:inst|state.dp_07   ; clk          ; clk         ; 0.000        ; 0.057      ; 0.701      ;
; 0.503 ; controlador:inst|state.dp_BA_2 ; controlador:inst|state.dp_1E   ; clk          ; clk         ; 0.000        ; 0.057      ; 0.704      ;
; 0.534 ; controlador:inst|state.dp_81   ; controlador:inst|state.dw_81   ; clk          ; clk         ; 0.000        ; 0.057      ; 0.735      ;
; 0.537 ; controlador:inst|state.dp_07   ; controlador:inst|state.dw_07   ; clk          ; clk         ; 0.000        ; 0.057      ; 0.738      ;
; 0.538 ; controlador:inst|state.dp_1E   ; controlador:inst|state.dw_1E   ; clk          ; clk         ; 0.000        ; 0.057      ; 0.739      ;
; 0.595 ; controlador:inst|state.stop_1  ; controlador:inst|state.dp_BA_2 ; clk          ; clk         ; 0.000        ; 0.058      ; 0.797      ;
; 0.634 ; controlador:inst|state.dw_1E   ; controlador:inst|state.dp_81   ; clk          ; clk         ; 0.000        ; 0.057      ; 0.835      ;
; 0.656 ; controlador:inst|state.stop_2  ; controlador:inst|state.done    ; clk          ; clk         ; 0.000        ; 0.060      ; 0.860      ;
; 0.657 ; controlador:inst|state.dw_81   ; controlador:inst|state.dp_00_2 ; clk          ; clk         ; 0.000        ; 0.057      ; 0.858      ;
; 0.833 ; controlador:inst|state.dp_BA_2 ; controlador:inst|count[5]      ; clk          ; clk         ; 0.000        ; 0.057      ; 1.034      ;
; 0.837 ; controlador:inst|count[7]      ; controlador:inst|state.dw_02   ; clk          ; clk         ; 0.000        ; 0.391      ; 1.372      ;
; 0.839 ; controlador:inst|count[7]      ; controlador:inst|state.dw_00_2 ; clk          ; clk         ; 0.000        ; 0.391      ; 1.374      ;
; 0.847 ; controlador:inst|count[6]      ; controlador:inst|state.dw_02   ; clk          ; clk         ; 0.000        ; 0.391      ; 1.382      ;
; 0.849 ; controlador:inst|count[6]      ; controlador:inst|state.dw_00_2 ; clk          ; clk         ; 0.000        ; 0.391      ; 1.384      ;
; 0.854 ; controlador:inst|count[2]      ; controlador:inst|count[2]      ; clk          ; clk         ; 0.000        ; 0.057      ; 1.055      ;
; 0.884 ; controlador:inst|state.dp_BA_2 ; controlador:inst|count[1]      ; clk          ; clk         ; 0.000        ; 0.056      ; 1.084      ;
; 0.886 ; controlador:inst|count[0]      ; controlador:inst|count[0]      ; clk          ; clk         ; 0.000        ; 0.057      ; 1.087      ;
; 0.893 ; controlador:inst|state.dp_BA_2 ; controlador:inst|count[3]      ; clk          ; clk         ; 0.000        ; 0.056      ; 1.093      ;
; 0.893 ; controlador:inst|state.dp_BA_2 ; controlador:inst|count[4]      ; clk          ; clk         ; 0.000        ; 0.056      ; 1.093      ;
; 0.902 ; controlador:inst|state.dp_BA_2 ; controlador:inst|count[6]      ; clk          ; clk         ; 0.000        ; 0.056      ; 1.102      ;
; 0.918 ; controlador:inst|count[4]      ; controlador:inst|count[4]      ; clk          ; clk         ; 0.000        ; 0.057      ; 1.119      ;
; 0.920 ; controlador:inst|count[3]      ; controlador:inst|count[3]      ; clk          ; clk         ; 0.000        ; 0.057      ; 1.121      ;
; 0.920 ; controlador:inst|count[6]      ; controlador:inst|count[6]      ; clk          ; clk         ; 0.000        ; 0.057      ; 1.121      ;
; 0.923 ; controlador:inst|count[1]      ; controlador:inst|count[1]      ; clk          ; clk         ; 0.000        ; 0.057      ; 1.124      ;
; 0.925 ; controlador:inst|state.dp_BA   ; controlador:inst|count[5]      ; clk          ; clk         ; 0.000        ; 0.057      ; 1.126      ;
; 0.946 ; controlador:inst|count[4]      ; controlador:inst|state.dw_02   ; clk          ; clk         ; 0.000        ; 0.391      ; 1.481      ;
; 0.947 ; controlador:inst|state.dw_02   ; controlador:inst|state.stop_1  ; clk          ; clk         ; 0.000        ; -0.264     ; 0.827      ;
; 0.948 ; controlador:inst|state.dw_00_2 ; controlador:inst|state.stop_2  ; clk          ; clk         ; 0.000        ; -0.264     ; 0.828      ;
; 0.948 ; controlador:inst|count[4]      ; controlador:inst|state.dw_00_2 ; clk          ; clk         ; 0.000        ; 0.391      ; 1.483      ;
; 0.965 ; controlador:inst|state.dp_00   ; controlador:inst|count[5]      ; clk          ; clk         ; 0.000        ; 0.057      ; 1.166      ;
; 0.965 ; controlador:inst|state.dp_07   ; controlador:inst|count[5]      ; clk          ; clk         ; 0.000        ; 0.057      ; 1.166      ;
; 0.976 ; controlador:inst|state.dp_BA   ; controlador:inst|count[1]      ; clk          ; clk         ; 0.000        ; 0.056      ; 1.176      ;
; 0.979 ; controlador:inst|state.dp_BA_2 ; controlador:inst|count[7]      ; clk          ; clk         ; 0.000        ; 0.056      ; 1.179      ;
; 0.980 ; controlador:inst|state.dp_BA_2 ; controlador:inst|count[2]      ; clk          ; clk         ; 0.000        ; 0.056      ; 1.180      ;
; 0.985 ; controlador:inst|state.dp_BA   ; controlador:inst|count[3]      ; clk          ; clk         ; 0.000        ; 0.056      ; 1.185      ;
; 0.985 ; controlador:inst|state.dp_BA   ; controlador:inst|count[4]      ; clk          ; clk         ; 0.000        ; 0.056      ; 1.185      ;
; 0.988 ; controlador:inst|count[7]      ; controlador:inst|count[7]      ; clk          ; clk         ; 0.000        ; 0.057      ; 1.189      ;
; 0.994 ; controlador:inst|state.dp_BA   ; controlador:inst|count[6]      ; clk          ; clk         ; 0.000        ; 0.056      ; 1.194      ;
; 1.001 ; controlador:inst|state.dp_BA_2 ; controlador:inst|count[0]      ; clk          ; clk         ; 0.000        ; 0.056      ; 1.201      ;
; 1.029 ; controlador:inst|count[3]      ; controlador:inst|state.dw_02   ; clk          ; clk         ; 0.000        ; 0.391      ; 1.564      ;
; 1.031 ; controlador:inst|count[3]      ; controlador:inst|state.dw_00_2 ; clk          ; clk         ; 0.000        ; 0.391      ; 1.566      ;
; 1.040 ; controlador:inst|count[2]      ; controlador:inst|state.dw_02   ; clk          ; clk         ; 0.000        ; 0.391      ; 1.575      ;
; 1.042 ; controlador:inst|count[2]      ; controlador:inst|state.dw_00_2 ; clk          ; clk         ; 0.000        ; 0.391      ; 1.577      ;
; 1.051 ; controlador:inst|count[7]      ; controlador:inst|count[1]      ; clk          ; clk         ; 0.000        ; 0.057      ; 1.252      ;
; 1.053 ; controlador:inst|count[7]      ; controlador:inst|count[0]      ; clk          ; clk         ; 0.000        ; 0.057      ; 1.254      ;
; 1.059 ; controlador:inst|count[7]      ; controlador:inst|count[2]      ; clk          ; clk         ; 0.000        ; 0.057      ; 1.260      ;
; 1.060 ; controlador:inst|count[7]      ; controlador:inst|count[6]      ; clk          ; clk         ; 0.000        ; 0.057      ; 1.261      ;
; 1.061 ; controlador:inst|count[6]      ; controlador:inst|count[1]      ; clk          ; clk         ; 0.000        ; 0.057      ; 1.262      ;
; 1.063 ; controlador:inst|count[7]      ; controlador:inst|count[4]      ; clk          ; clk         ; 0.000        ; 0.057      ; 1.264      ;
; 1.063 ; controlador:inst|count[7]      ; controlador:inst|count[3]      ; clk          ; clk         ; 0.000        ; 0.057      ; 1.264      ;
; 1.063 ; controlador:inst|count[5]      ; controlador:inst|state.dw_02   ; clk          ; clk         ; 0.000        ; 0.390      ; 1.597      ;
; 1.063 ; controlador:inst|count[6]      ; controlador:inst|count[0]      ; clk          ; clk         ; 0.000        ; 0.057      ; 1.264      ;
; 1.065 ; controlador:inst|count[5]      ; controlador:inst|state.dw_00_2 ; clk          ; clk         ; 0.000        ; 0.390      ; 1.599      ;
; 1.069 ; controlador:inst|count[6]      ; controlador:inst|count[2]      ; clk          ; clk         ; 0.000        ; 0.057      ; 1.270      ;
; 1.071 ; controlador:inst|state.dp_BA   ; controlador:inst|count[7]      ; clk          ; clk         ; 0.000        ; 0.056      ; 1.271      ;
; 1.072 ; controlador:inst|state.dp_BA   ; controlador:inst|count[2]      ; clk          ; clk         ; 0.000        ; 0.056      ; 1.272      ;
; 1.072 ; controlador:inst|count[6]      ; controlador:inst|count[7]      ; clk          ; clk         ; 0.000        ; 0.057      ; 1.273      ;
; 1.073 ; controlador:inst|count[6]      ; controlador:inst|count[4]      ; clk          ; clk         ; 0.000        ; 0.057      ; 1.274      ;
; 1.073 ; controlador:inst|count[6]      ; controlador:inst|count[3]      ; clk          ; clk         ; 0.000        ; 0.057      ; 1.274      ;
; 1.093 ; controlador:inst|state.dp_BA   ; controlador:inst|count[0]      ; clk          ; clk         ; 0.000        ; 0.056      ; 1.293      ;
; 1.101 ; controlador:inst|count[1]      ; controlador:inst|count[2]      ; clk          ; clk         ; 0.000        ; 0.057      ; 1.302      ;
; 1.109 ; controlador:inst|count[0]      ; controlador:inst|count[2]      ; clk          ; clk         ; 0.000        ; 0.057      ; 1.310      ;
; 1.126 ; controlador:inst|count[1]      ; controlador:inst|state.dw_02   ; clk          ; clk         ; 0.000        ; 0.391      ; 1.661      ;
; 1.128 ; controlador:inst|count[1]      ; controlador:inst|state.dw_00_2 ; clk          ; clk         ; 0.000        ; 0.391      ; 1.663      ;
; 1.134 ; controlador:inst|count[0]      ; controlador:inst|state.dw_02   ; clk          ; clk         ; 0.000        ; 0.391      ; 1.669      ;
; 1.136 ; controlador:inst|count[0]      ; controlador:inst|state.dw_00_2 ; clk          ; clk         ; 0.000        ; 0.391      ; 1.671      ;
; 1.137 ; controlador:inst|state.dp_00   ; controlador:inst|count[4]      ; clk          ; clk         ; 0.000        ; 0.056      ; 1.337      ;
; 1.137 ; controlador:inst|state.dp_07   ; controlador:inst|count[4]      ; clk          ; clk         ; 0.000        ; 0.056      ; 1.337      ;
; 1.138 ; controlador:inst|state.dp_00   ; controlador:inst|count[3]      ; clk          ; clk         ; 0.000        ; 0.056      ; 1.338      ;
; 1.138 ; controlador:inst|state.dp_07   ; controlador:inst|count[3]      ; clk          ; clk         ; 0.000        ; 0.056      ; 1.338      ;
; 1.144 ; controlador:inst|count[5]      ; controlador:inst|count[5]      ; clk          ; clk         ; 0.000        ; 0.057      ; 1.345      ;
; 1.146 ; controlador:inst|state.dp_00   ; controlador:inst|count[1]      ; clk          ; clk         ; 0.000        ; 0.056      ; 1.346      ;
; 1.146 ; controlador:inst|state.dp_07   ; controlador:inst|count[1]      ; clk          ; clk         ; 0.000        ; 0.056      ; 1.346      ;
; 1.153 ; controlador:inst|state.dp_1E   ; controlador:inst|count[5]      ; clk          ; clk         ; 0.000        ; 0.057      ; 1.354      ;
; 1.160 ; controlador:inst|count[4]      ; controlador:inst|count[1]      ; clk          ; clk         ; 0.000        ; 0.057      ; 1.361      ;
; 1.162 ; controlador:inst|count[4]      ; controlador:inst|count[0]      ; clk          ; clk         ; 0.000        ; 0.057      ; 1.363      ;
; 1.163 ; controlador:inst|count[3]      ; controlador:inst|count[4]      ; clk          ; clk         ; 0.000        ; 0.057      ; 1.364      ;
; 1.168 ; controlador:inst|count[4]      ; controlador:inst|count[2]      ; clk          ; clk         ; 0.000        ; 0.057      ; 1.369      ;
; 1.169 ; controlador:inst|count[4]      ; controlador:inst|count[6]      ; clk          ; clk         ; 0.000        ; 0.057      ; 1.370      ;
; 1.171 ; controlador:inst|count[4]      ; controlador:inst|count[7]      ; clk          ; clk         ; 0.000        ; 0.057      ; 1.372      ;
; 1.172 ; controlador:inst|count[4]      ; controlador:inst|count[3]      ; clk          ; clk         ; 0.000        ; 0.057      ; 1.373      ;
; 1.173 ; controlador:inst|count[2]      ; controlador:inst|count[3]      ; clk          ; clk         ; 0.000        ; 0.057      ; 1.374      ;
; 1.173 ; controlador:inst|count[0]      ; controlador:inst|count[1]      ; clk          ; clk         ; 0.000        ; 0.057      ; 1.374      ;
; 1.174 ; controlador:inst|count[2]      ; controlador:inst|count[4]      ; clk          ; clk         ; 0.000        ; 0.057      ; 1.375      ;
; 1.243 ; controlador:inst|count[3]      ; controlador:inst|count[1]      ; clk          ; clk         ; 0.000        ; 0.057      ; 1.444      ;
; 1.245 ; controlador:inst|count[3]      ; controlador:inst|count[0]      ; clk          ; clk         ; 0.000        ; 0.057      ; 1.446      ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.545 ; -10.005           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.186 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -30.720                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                              ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -0.545 ; controlador:inst|count[1]      ; controlador:inst|state.dp_00_2 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.496      ;
; -0.543 ; controlador:inst|count[1]      ; controlador:inst|state.dp_02   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.494      ;
; -0.542 ; controlador:inst|count[1]      ; controlador:inst|count[5]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.493      ;
; -0.542 ; controlador:inst|count[1]      ; controlador:inst|state.dw_81   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.493      ;
; -0.542 ; controlador:inst|count[1]      ; controlador:inst|state.dp_81   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.493      ;
; -0.541 ; controlador:inst|count[1]      ; controlador:inst|state.dw_1E   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.492      ;
; -0.540 ; controlador:inst|count[1]      ; controlador:inst|state.dp_1E   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.491      ;
; -0.539 ; controlador:inst|count[1]      ; controlador:inst|state.dw_07   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.490      ;
; -0.539 ; controlador:inst|count[1]      ; controlador:inst|state.dp_07   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.490      ;
; -0.537 ; controlador:inst|count[1]      ; controlador:inst|state.dp_00   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.488      ;
; -0.536 ; controlador:inst|count[1]      ; controlador:inst|state.dw_00   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.487      ;
; -0.532 ; controlador:inst|state.dp_00_2 ; controlador:inst|count[0]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.482      ;
; -0.532 ; controlador:inst|state.dp_00_2 ; controlador:inst|count[1]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.482      ;
; -0.532 ; controlador:inst|state.dp_00_2 ; controlador:inst|count[2]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.482      ;
; -0.532 ; controlador:inst|state.dp_00_2 ; controlador:inst|count[3]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.482      ;
; -0.532 ; controlador:inst|state.dp_00_2 ; controlador:inst|count[4]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.482      ;
; -0.532 ; controlador:inst|state.dp_00_2 ; controlador:inst|count[6]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.482      ;
; -0.532 ; controlador:inst|state.dp_00_2 ; controlador:inst|count[7]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.482      ;
; -0.530 ; controlador:inst|state.dp_81   ; controlador:inst|count[0]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.480      ;
; -0.530 ; controlador:inst|state.dp_81   ; controlador:inst|count[1]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.480      ;
; -0.530 ; controlador:inst|state.dp_81   ; controlador:inst|count[2]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.480      ;
; -0.530 ; controlador:inst|state.dp_81   ; controlador:inst|count[3]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.480      ;
; -0.530 ; controlador:inst|state.dp_81   ; controlador:inst|count[4]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.480      ;
; -0.530 ; controlador:inst|state.dp_81   ; controlador:inst|count[6]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.480      ;
; -0.530 ; controlador:inst|state.dp_81   ; controlador:inst|count[7]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.480      ;
; -0.522 ; controlador:inst|state.dp_00_2 ; controlador:inst|count[5]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.472      ;
; -0.520 ; controlador:inst|state.dp_81   ; controlador:inst|count[5]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.470      ;
; -0.496 ; controlador:inst|count[0]      ; controlador:inst|state.dp_00_2 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.447      ;
; -0.494 ; controlador:inst|count[0]      ; controlador:inst|state.dp_02   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.445      ;
; -0.493 ; controlador:inst|count[0]      ; controlador:inst|count[5]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.444      ;
; -0.493 ; controlador:inst|count[0]      ; controlador:inst|state.dw_81   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.444      ;
; -0.493 ; controlador:inst|count[0]      ; controlador:inst|state.dp_81   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.444      ;
; -0.492 ; controlador:inst|count[0]      ; controlador:inst|state.dw_1E   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.443      ;
; -0.491 ; controlador:inst|count[0]      ; controlador:inst|state.dp_1E   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.442      ;
; -0.490 ; controlador:inst|count[0]      ; controlador:inst|state.dw_07   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.441      ;
; -0.490 ; controlador:inst|count[0]      ; controlador:inst|state.dp_07   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.441      ;
; -0.488 ; controlador:inst|count[0]      ; controlador:inst|state.dp_00   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.439      ;
; -0.487 ; controlador:inst|count[0]      ; controlador:inst|state.dw_00   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.438      ;
; -0.479 ; controlador:inst|count[5]      ; controlador:inst|state.dp_00_2 ; clk          ; clk         ; 1.000        ; -0.037     ; 1.429      ;
; -0.477 ; controlador:inst|count[5]      ; controlador:inst|state.dp_02   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.427      ;
; -0.476 ; controlador:inst|count[5]      ; controlador:inst|count[5]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.426      ;
; -0.476 ; controlador:inst|count[5]      ; controlador:inst|state.dw_81   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.426      ;
; -0.476 ; controlador:inst|count[5]      ; controlador:inst|state.dp_81   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.426      ;
; -0.475 ; controlador:inst|count[3]      ; controlador:inst|state.dp_00_2 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.426      ;
; -0.475 ; controlador:inst|count[5]      ; controlador:inst|state.dw_1E   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.425      ;
; -0.474 ; controlador:inst|count[5]      ; controlador:inst|state.dp_1E   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.424      ;
; -0.473 ; controlador:inst|count[3]      ; controlador:inst|state.dp_02   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.424      ;
; -0.473 ; controlador:inst|count[5]      ; controlador:inst|state.dw_07   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.423      ;
; -0.473 ; controlador:inst|count[5]      ; controlador:inst|state.dp_07   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.423      ;
; -0.472 ; controlador:inst|count[3]      ; controlador:inst|count[5]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.423      ;
; -0.472 ; controlador:inst|count[3]      ; controlador:inst|state.dw_81   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.423      ;
; -0.472 ; controlador:inst|count[3]      ; controlador:inst|state.dp_81   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.423      ;
; -0.471 ; controlador:inst|count[3]      ; controlador:inst|state.dw_1E   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.422      ;
; -0.471 ; controlador:inst|count[5]      ; controlador:inst|state.dp_00   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.421      ;
; -0.470 ; controlador:inst|count[3]      ; controlador:inst|state.dp_1E   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.421      ;
; -0.470 ; controlador:inst|count[5]      ; controlador:inst|state.dw_00   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.420      ;
; -0.469 ; controlador:inst|count[3]      ; controlador:inst|state.dw_07   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.420      ;
; -0.469 ; controlador:inst|count[3]      ; controlador:inst|state.dp_07   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.420      ;
; -0.467 ; controlador:inst|count[3]      ; controlador:inst|state.dp_00   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.418      ;
; -0.466 ; controlador:inst|count[3]      ; controlador:inst|state.dw_00   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.417      ;
; -0.451 ; controlador:inst|state.dp_02   ; controlador:inst|count[0]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.401      ;
; -0.451 ; controlador:inst|state.dp_02   ; controlador:inst|count[1]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.401      ;
; -0.451 ; controlador:inst|state.dp_02   ; controlador:inst|count[2]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.401      ;
; -0.451 ; controlador:inst|state.dp_02   ; controlador:inst|count[3]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.401      ;
; -0.451 ; controlador:inst|state.dp_02   ; controlador:inst|count[4]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.401      ;
; -0.451 ; controlador:inst|state.dp_02   ; controlador:inst|count[6]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.401      ;
; -0.451 ; controlador:inst|state.dp_02   ; controlador:inst|count[7]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.401      ;
; -0.441 ; controlador:inst|state.dp_02   ; controlador:inst|count[5]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.391      ;
; -0.428 ; controlador:inst|count[2]      ; controlador:inst|state.dp_00_2 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.379      ;
; -0.426 ; controlador:inst|count[2]      ; controlador:inst|state.dp_02   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.377      ;
; -0.425 ; controlador:inst|count[2]      ; controlador:inst|count[5]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.376      ;
; -0.425 ; controlador:inst|count[2]      ; controlador:inst|state.dw_81   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.376      ;
; -0.425 ; controlador:inst|count[2]      ; controlador:inst|state.dp_81   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.376      ;
; -0.424 ; controlador:inst|count[2]      ; controlador:inst|state.dw_1E   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.375      ;
; -0.423 ; controlador:inst|count[2]      ; controlador:inst|state.dp_1E   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.374      ;
; -0.422 ; controlador:inst|count[2]      ; controlador:inst|state.dw_07   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.373      ;
; -0.422 ; controlador:inst|count[2]      ; controlador:inst|state.dp_07   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.373      ;
; -0.420 ; controlador:inst|count[2]      ; controlador:inst|state.dp_00   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.371      ;
; -0.419 ; controlador:inst|count[2]      ; controlador:inst|state.dw_00   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.370      ;
; -0.370 ; controlador:inst|state.dp_1E   ; controlador:inst|count[0]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.320      ;
; -0.370 ; controlador:inst|state.dp_1E   ; controlador:inst|count[1]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.320      ;
; -0.370 ; controlador:inst|state.dp_1E   ; controlador:inst|count[2]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.320      ;
; -0.370 ; controlador:inst|state.dp_1E   ; controlador:inst|count[3]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.320      ;
; -0.370 ; controlador:inst|state.dp_1E   ; controlador:inst|count[4]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.320      ;
; -0.370 ; controlador:inst|state.dp_1E   ; controlador:inst|count[6]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.320      ;
; -0.370 ; controlador:inst|state.dp_1E   ; controlador:inst|count[7]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.320      ;
; -0.368 ; controlador:inst|state.dp_BA   ; controlador:inst|count[0]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.318      ;
; -0.368 ; controlador:inst|state.dp_BA   ; controlador:inst|count[1]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.318      ;
; -0.368 ; controlador:inst|state.dp_BA   ; controlador:inst|count[2]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.318      ;
; -0.368 ; controlador:inst|state.dp_BA   ; controlador:inst|count[3]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.318      ;
; -0.368 ; controlador:inst|state.dp_BA   ; controlador:inst|count[4]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.318      ;
; -0.368 ; controlador:inst|state.dp_BA   ; controlador:inst|count[6]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.318      ;
; -0.368 ; controlador:inst|state.dp_BA   ; controlador:inst|count[7]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.318      ;
; -0.360 ; controlador:inst|state.dp_1E   ; controlador:inst|count[5]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.310      ;
; -0.359 ; controlador:inst|count[4]      ; controlador:inst|state.dp_00_2 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.310      ;
; -0.358 ; controlador:inst|state.dp_BA   ; controlador:inst|count[5]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.308      ;
; -0.357 ; controlador:inst|count[4]      ; controlador:inst|state.dp_02   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.308      ;
; -0.356 ; controlador:inst|count[4]      ; controlador:inst|count[5]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.307      ;
; -0.356 ; controlador:inst|count[4]      ; controlador:inst|state.dw_81   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.307      ;
; -0.356 ; controlador:inst|count[4]      ; controlador:inst|state.dp_81   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.307      ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                              ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; controlador:inst|state.done    ; controlador:inst|state.done    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; controlador:inst|state.dp_02   ; controlador:inst|state.dp_02   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; controlador:inst|state.dp_00   ; controlador:inst|state.dp_00   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; controlador:inst|state.dp_07   ; controlador:inst|state.dp_07   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; controlador:inst|state.dp_1E   ; controlador:inst|state.dp_1E   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; controlador:inst|state.dp_00_2 ; controlador:inst|state.dp_00_2 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; controlador:inst|state.dp_81   ; controlador:inst|state.dp_81   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; controlador:inst|state.idle    ; controlador:inst|state.idle    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.228 ; controlador:inst|state.dp_00_2 ; controlador:inst|state.dw_00_2 ; clk          ; clk         ; 0.000        ; 0.237      ; 0.549      ;
; 0.242 ; controlador:inst|state.dp_02   ; controlador:inst|state.dw_02   ; clk          ; clk         ; 0.000        ; 0.237      ; 0.563      ;
; 0.258 ; controlador:inst|state.dp_00   ; controlador:inst|state.dw_00   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.379      ;
; 0.270 ; controlador:inst|state.idle    ; controlador:inst|state.dp_BA   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.391      ;
; 0.295 ; controlador:inst|state.dw_00   ; controlador:inst|state.dp_02   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.416      ;
; 0.295 ; controlador:inst|state.dw_07   ; controlador:inst|state.dp_00   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.416      ;
; 0.298 ; controlador:inst|state.dp_BA   ; controlador:inst|state.dp_07   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.299 ; controlador:inst|state.dp_BA_2 ; controlador:inst|state.dp_1E   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.320 ; controlador:inst|state.dp_81   ; controlador:inst|state.dw_81   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.441      ;
; 0.321 ; controlador:inst|state.dp_07   ; controlador:inst|state.dw_07   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.442      ;
; 0.321 ; controlador:inst|state.dp_1E   ; controlador:inst|state.dw_1E   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.442      ;
; 0.334 ; controlador:inst|state.stop_1  ; controlador:inst|state.dp_BA_2 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.455      ;
; 0.365 ; controlador:inst|state.dw_1E   ; controlador:inst|state.dp_81   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.486      ;
; 0.369 ; controlador:inst|state.stop_2  ; controlador:inst|state.done    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.490      ;
; 0.377 ; controlador:inst|state.dw_81   ; controlador:inst|state.dp_00_2 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.498      ;
; 0.494 ; controlador:inst|count[7]      ; controlador:inst|state.dw_02   ; clk          ; clk         ; 0.000        ; 0.237      ; 0.815      ;
; 0.497 ; controlador:inst|count[7]      ; controlador:inst|state.dw_00_2 ; clk          ; clk         ; 0.000        ; 0.237      ; 0.818      ;
; 0.506 ; controlador:inst|count[6]      ; controlador:inst|state.dw_02   ; clk          ; clk         ; 0.000        ; 0.237      ; 0.827      ;
; 0.508 ; controlador:inst|count[2]      ; controlador:inst|count[2]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.628      ;
; 0.509 ; controlador:inst|count[6]      ; controlador:inst|state.dw_00_2 ; clk          ; clk         ; 0.000        ; 0.237      ; 0.830      ;
; 0.511 ; controlador:inst|state.dp_BA_2 ; controlador:inst|count[5]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.632      ;
; 0.530 ; controlador:inst|count[0]      ; controlador:inst|count[0]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.650      ;
; 0.541 ; controlador:inst|state.dw_00_2 ; controlador:inst|state.stop_2  ; clk          ; clk         ; 0.000        ; -0.157     ; 0.468      ;
; 0.542 ; controlador:inst|state.dw_02   ; controlador:inst|state.stop_1  ; clk          ; clk         ; 0.000        ; -0.157     ; 0.469      ;
; 0.548 ; controlador:inst|state.dp_BA_2 ; controlador:inst|count[1]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.668      ;
; 0.548 ; controlador:inst|count[4]      ; controlador:inst|count[4]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.668      ;
; 0.549 ; controlador:inst|count[3]      ; controlador:inst|count[3]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.669      ;
; 0.549 ; controlador:inst|count[6]      ; controlador:inst|count[6]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.669      ;
; 0.554 ; controlador:inst|count[1]      ; controlador:inst|count[1]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.674      ;
; 0.556 ; controlador:inst|state.dp_BA_2 ; controlador:inst|count[4]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.676      ;
; 0.556 ; controlador:inst|state.dp_BA_2 ; controlador:inst|count[3]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.676      ;
; 0.561 ; controlador:inst|state.dp_BA   ; controlador:inst|count[5]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.682      ;
; 0.565 ; controlador:inst|state.dp_BA_2 ; controlador:inst|count[6]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.685      ;
; 0.573 ; controlador:inst|count[4]      ; controlador:inst|state.dw_02   ; clk          ; clk         ; 0.000        ; 0.237      ; 0.894      ;
; 0.574 ; controlador:inst|count[7]      ; controlador:inst|count[7]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.694      ;
; 0.575 ; controlador:inst|state.dp_00   ; controlador:inst|count[5]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.696      ;
; 0.576 ; controlador:inst|count[4]      ; controlador:inst|state.dw_00_2 ; clk          ; clk         ; 0.000        ; 0.237      ; 0.897      ;
; 0.577 ; controlador:inst|state.dp_07   ; controlador:inst|count[5]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.698      ;
; 0.603 ; controlador:inst|state.dp_BA   ; controlador:inst|count[1]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.723      ;
; 0.606 ; controlador:inst|state.dp_BA   ; controlador:inst|count[4]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.726      ;
; 0.606 ; controlador:inst|state.dp_BA   ; controlador:inst|count[3]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.726      ;
; 0.610 ; controlador:inst|state.dp_BA_2 ; controlador:inst|count[2]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.730      ;
; 0.610 ; controlador:inst|state.dp_BA_2 ; controlador:inst|count[7]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.730      ;
; 0.615 ; controlador:inst|state.dp_BA   ; controlador:inst|count[6]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.735      ;
; 0.626 ; controlador:inst|count[5]      ; controlador:inst|state.dw_02   ; clk          ; clk         ; 0.000        ; 0.237      ; 0.947      ;
; 0.626 ; controlador:inst|count[3]      ; controlador:inst|state.dw_02   ; clk          ; clk         ; 0.000        ; 0.237      ; 0.947      ;
; 0.629 ; controlador:inst|state.dp_BA_2 ; controlador:inst|count[0]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.749      ;
; 0.629 ; controlador:inst|count[5]      ; controlador:inst|state.dw_00_2 ; clk          ; clk         ; 0.000        ; 0.237      ; 0.950      ;
; 0.629 ; controlador:inst|count[3]      ; controlador:inst|state.dw_00_2 ; clk          ; clk         ; 0.000        ; 0.237      ; 0.950      ;
; 0.631 ; controlador:inst|count[7]      ; controlador:inst|count[2]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.751      ;
; 0.631 ; controlador:inst|count[7]      ; controlador:inst|count[6]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.751      ;
; 0.633 ; controlador:inst|count[7]      ; controlador:inst|count[4]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.753      ;
; 0.634 ; controlador:inst|count[7]      ; controlador:inst|count[3]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.754      ;
; 0.635 ; controlador:inst|count[7]      ; controlador:inst|count[0]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.755      ;
; 0.635 ; controlador:inst|count[7]      ; controlador:inst|count[1]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.755      ;
; 0.639 ; controlador:inst|count[2]      ; controlador:inst|state.dw_02   ; clk          ; clk         ; 0.000        ; 0.237      ; 0.960      ;
; 0.642 ; controlador:inst|count[2]      ; controlador:inst|state.dw_00_2 ; clk          ; clk         ; 0.000        ; 0.237      ; 0.963      ;
; 0.643 ; controlador:inst|count[6]      ; controlador:inst|count[2]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.763      ;
; 0.643 ; controlador:inst|count[6]      ; controlador:inst|count[7]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.763      ;
; 0.645 ; controlador:inst|count[6]      ; controlador:inst|count[4]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.765      ;
; 0.646 ; controlador:inst|count[6]      ; controlador:inst|count[3]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.766      ;
; 0.647 ; controlador:inst|count[6]      ; controlador:inst|count[0]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.767      ;
; 0.647 ; controlador:inst|count[6]      ; controlador:inst|count[1]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.767      ;
; 0.653 ; controlador:inst|count[5]      ; controlador:inst|count[5]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.774      ;
; 0.659 ; controlador:inst|count[1]      ; controlador:inst|count[2]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.779      ;
; 0.660 ; controlador:inst|state.dp_BA   ; controlador:inst|count[2]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.780      ;
; 0.660 ; controlador:inst|state.dp_BA   ; controlador:inst|count[7]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.780      ;
; 0.669 ; controlador:inst|state.dp_00   ; controlador:inst|count[4]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.789      ;
; 0.669 ; controlador:inst|state.dp_00   ; controlador:inst|count[3]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.789      ;
; 0.670 ; controlador:inst|count[0]      ; controlador:inst|count[2]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.790      ;
; 0.671 ; controlador:inst|state.dp_07   ; controlador:inst|count[4]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.791      ;
; 0.671 ; controlador:inst|state.dp_07   ; controlador:inst|count[3]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.791      ;
; 0.673 ; controlador:inst|state.dp_00   ; controlador:inst|count[1]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.793      ;
; 0.675 ; controlador:inst|state.dp_07   ; controlador:inst|count[1]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.795      ;
; 0.679 ; controlador:inst|state.dp_BA   ; controlador:inst|count[0]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.799      ;
; 0.680 ; controlador:inst|state.dp_1E   ; controlador:inst|count[5]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.801      ;
; 0.694 ; controlador:inst|count[1]      ; controlador:inst|state.dw_02   ; clk          ; clk         ; 0.000        ; 0.237      ; 1.015      ;
; 0.697 ; controlador:inst|count[3]      ; controlador:inst|count[4]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.817      ;
; 0.697 ; controlador:inst|count[1]      ; controlador:inst|state.dw_00_2 ; clk          ; clk         ; 0.000        ; 0.237      ; 1.018      ;
; 0.705 ; controlador:inst|count[0]      ; controlador:inst|state.dw_02   ; clk          ; clk         ; 0.000        ; 0.237      ; 1.026      ;
; 0.707 ; controlador:inst|count[2]      ; controlador:inst|count[3]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.827      ;
; 0.708 ; controlador:inst|count[0]      ; controlador:inst|state.dw_00_2 ; clk          ; clk         ; 0.000        ; 0.237      ; 1.029      ;
; 0.710 ; controlador:inst|count[0]      ; controlador:inst|count[1]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.830      ;
; 0.710 ; controlador:inst|count[4]      ; controlador:inst|count[2]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.830      ;
; 0.710 ; controlador:inst|count[4]      ; controlador:inst|count[6]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.830      ;
; 0.710 ; controlador:inst|count[4]      ; controlador:inst|count[7]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.830      ;
; 0.710 ; controlador:inst|count[2]      ; controlador:inst|count[4]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.830      ;
; 0.713 ; controlador:inst|count[4]      ; controlador:inst|count[3]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.833      ;
; 0.714 ; controlador:inst|count[4]      ; controlador:inst|count[0]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.834      ;
; 0.714 ; controlador:inst|count[4]      ; controlador:inst|count[1]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.834      ;
; 0.744 ; controlador:inst|state.dp_00   ; controlador:inst|count[6]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.864      ;
; 0.745 ; controlador:inst|state.dp_00   ; controlador:inst|count[2]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.865      ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.754  ; 0.186 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -1.754  ; 0.186 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -34.105 ; 0.0   ; 0.0      ; 0.0     ; -30.72              ;
;  clk             ; -34.105 ; 0.000 ; N/A      ; N/A     ; -30.720             ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; DONE          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sca           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; trigg         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; clk_out       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; reset_camara  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sda           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; sda                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; start                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DONE          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; sca           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; trigg         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.33 V              ; -0.00616 V          ; 0.191 V                              ; 0.099 V                              ; 2.83e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.33 V             ; -0.00616 V         ; 0.191 V                             ; 0.099 V                             ; 2.83e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; clk_out       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; reset_camara  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; sda           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DONE          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; sca           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; trigg         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.33 V              ; -0.00344 V          ; 0.134 V                              ; 0.075 V                              ; 3.33e-09 s                  ; 3.16e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.33 V             ; -0.00344 V         ; 0.134 V                             ; 0.075 V                             ; 3.33e-09 s                 ; 3.16e-09 s                 ; Yes                       ; Yes                       ;
; clk_out       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; reset_camara  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; sda           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DONE          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; sca           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; trigg         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; clk_out       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; reset_camara  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sda           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 365      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 365      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 29    ; 29   ;
; Unconstrained Output Ports      ; 2     ; 2    ;
; Unconstrained Output Port Paths ; 2     ; 2    ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; clk        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; start      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; DONE        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; clk_out     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; clk        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; start      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; DONE        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; clk_out     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition
    Info: Processing started: Sat May 25 18:30:07 2024
Info: Command: quartus_sta programador -c programador
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 12 of the 12 processors detected
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'programador.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.754
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.754             -34.105 clk 
Info (332146): Worst-case hold slack is 0.356
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.356               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -29.000 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.477
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.477             -27.878 clk 
Info (332146): Worst-case hold slack is 0.310
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.310               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -29.000 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.545
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.545             -10.005 clk 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.186               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -30.720 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4846 megabytes
    Info: Processing ended: Sat May 25 18:30:09 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


