Timing Analyzer report for toolflow
Thu Nov 21 15:58:29 2024
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'iCLK'
 14. Slow 1200mV 85C Model Hold: 'iCLK'
 15. Slow 1200mV 85C Model Recovery: 'iCLK'
 16. Slow 1200mV 85C Model Removal: 'iCLK'
 17. Slow 1200mV 85C Model Metastability Summary
 18. Slow 1200mV 0C Model Fmax Summary
 19. Slow 1200mV 0C Model Setup Summary
 20. Slow 1200mV 0C Model Hold Summary
 21. Slow 1200mV 0C Model Recovery Summary
 22. Slow 1200mV 0C Model Removal Summary
 23. Slow 1200mV 0C Model Minimum Pulse Width Summary
 24. Slow 1200mV 0C Model Setup: 'iCLK'
 25. Slow 1200mV 0C Model Hold: 'iCLK'
 26. Slow 1200mV 0C Model Recovery: 'iCLK'
 27. Slow 1200mV 0C Model Removal: 'iCLK'
 28. Slow 1200mV 0C Model Metastability Summary
 29. Fast 1200mV 0C Model Setup Summary
 30. Fast 1200mV 0C Model Hold Summary
 31. Fast 1200mV 0C Model Recovery Summary
 32. Fast 1200mV 0C Model Removal Summary
 33. Fast 1200mV 0C Model Minimum Pulse Width Summary
 34. Fast 1200mV 0C Model Setup: 'iCLK'
 35. Fast 1200mV 0C Model Hold: 'iCLK'
 36. Fast 1200mV 0C Model Recovery: 'iCLK'
 37. Fast 1200mV 0C Model Removal: 'iCLK'
 38. Fast 1200mV 0C Model Metastability Summary
 39. Multicorner Timing Analysis Summary
 40. Board Trace Model Assignments
 41. Input Transition Times
 42. Signal Integrity Metrics (Slow 1200mv 0c Model)
 43. Signal Integrity Metrics (Slow 1200mv 85c Model)
 44. Signal Integrity Metrics (Fast 1200mv 0c Model)
 45. Setup Transfers
 46. Hold Transfers
 47. Recovery Transfers
 48. Removal Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths Summary
 52. Clock Status Summary
 53. Unconstrained Input Ports
 54. Unconstrained Output Ports
 55. Unconstrained Input Ports
 56. Unconstrained Output Ports
 57. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+---------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                         ;
+-----------------------+---------------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Standard Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                  ;
; Revision Name         ; toolflow                                                ;
; Device Family         ; Cyclone IV E                                            ;
; Device Name           ; EP4CE115F29C7                                           ;
; Timing Models         ; Final                                                   ;
; Delay Model           ; Combined                                                ;
; Rise/Fall Delays      ; Enabled                                                 ;
+-----------------------+---------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 20          ;
; Maximum allowed            ; 12          ;
;                            ;             ;
; Average used               ; 1.67        ;
; Maximum used               ; 12          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  18.2%      ;
;     Processor 3            ;  14.1%      ;
;     Processor 4            ;  12.3%      ;
;     Processors 5-12        ;   2.8%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; toolflow.sdc  ; OK     ; Thu Nov 21 15:58:28 2024 ;
+---------------+--------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                           ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets  ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; iCLK       ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { iCLK } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 42.56 MHz ; 42.56 MHz       ; iCLK       ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; iCLK  ; -1.748 ; -24.371            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; iCLK  ; 0.332 ; 0.000              ;
+-------+-------+--------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; iCLK  ; 13.147 ; 0.000                 ;
+-------+--------+-----------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; iCLK  ; 2.242 ; 0.000                 ;
+-------+-------+-----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+-------+-----------------------------------+
; Clock ; Slack ; End Point TNS                     ;
+-------+-------+-----------------------------------+
; iCLK  ; 9.623 ; 0.000                             ;
+-------+-------+-----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'iCLK'                                                                                                                                                                                                  ;
+--------+----------------------------------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                              ; To Node                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.748 ; regFile:g_REGFILE|reg_N:\G_N_Reg:9:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.210     ; 11.536     ;
; -1.729 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.210     ; 11.517     ;
; -1.638 ; regFile:g_REGFILE|reg_N:\G_N_Reg:14:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q                  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.226     ; 11.410     ;
; -1.365 ; regFile:g_REGFILE|reg_N:\G_N_Reg:13:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q                  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.216     ; 11.147     ;
; -1.238 ; regFile:g_REGFILE|reg_N:\G_N_Reg:10:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q                  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.209     ; 11.027     ;
; -1.215 ; regFile:g_REGFILE|reg_N:\G_N_Reg:9:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.210     ; 11.003     ;
; -1.196 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.210     ; 10.984     ;
; -1.105 ; regFile:g_REGFILE|reg_N:\G_N_Reg:14:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q                  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.226     ; 10.877     ;
; -1.075 ; regFile:g_REGFILE|reg_N:\G_N_Reg:12:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q                  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.201     ; 10.872     ;
; -1.013 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:31:REGI|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.056     ; 20.955     ;
; -0.980 ; regFile:g_REGFILE|reg_N:\G_N_Reg:9:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.210     ; 10.768     ;
; -0.963 ; regFile:g_REGFILE|reg_N:\G_N_Reg:9:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:25:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.176      ; 11.137     ;
; -0.961 ; regFile:g_REGFILE|reg_N:\G_N_Reg:11:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q                  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.209     ; 10.750     ;
; -0.961 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.210     ; 10.749     ;
; -0.944 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:25:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.176      ; 11.118     ;
; -0.930 ; regFile:g_REGFILE|reg_N:\G_N_Reg:9:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:11:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.201     ; 10.727     ;
; -0.911 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:11:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.201     ; 10.708     ;
; -0.902 ; regFile:g_REGFILE|reg_N:\G_N_Reg:9:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:31:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.209     ; 10.691     ;
; -0.894 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_we_reg ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:31:REGI|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.063     ; 20.829     ;
; -0.883 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:31:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.209     ; 10.672     ;
; -0.870 ; regFile:g_REGFILE|reg_N:\G_N_Reg:14:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q                  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.226     ; 10.642     ;
; -0.853 ; regFile:g_REGFILE|reg_N:\G_N_Reg:14:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q                  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:25:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.160      ; 11.011     ;
; -0.851 ; regFile:g_REGFILE|reg_N:\G_N_Reg:9:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:6:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.210     ; 10.639     ;
; -0.844 ; regFile:g_REGFILE|reg_N:\G_N_Reg:9:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.201      ; 11.043     ;
; -0.843 ; regFile:g_REGFILE|reg_N:\G_N_Reg:9:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:13:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.201      ; 11.042     ;
; -0.843 ; regFile:g_REGFILE|reg_N:\G_N_Reg:9:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:14:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.201      ; 11.042     ;
; -0.837 ; regFile:g_REGFILE|reg_N:\G_N_Reg:9:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:8:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; 0.170      ; 11.005     ;
; -0.832 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:6:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.210     ; 10.620     ;
; -0.832 ; regFile:g_REGFILE|reg_N:\G_N_Reg:13:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q                  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.216     ; 10.614     ;
; -0.828 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:9:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.217     ; 10.609     ;
; -0.825 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.201      ; 11.024     ;
; -0.824 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:30:REGI|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.061     ; 20.761     ;
; -0.824 ; regFile:g_REGFILE|reg_N:\G_N_Reg:9:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:10:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.215      ; 11.037     ;
; -0.824 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:13:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.201      ; 11.023     ;
; -0.824 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:14:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.201      ; 11.023     ;
; -0.822 ; regFile:g_REGFILE|reg_N:\G_N_Reg:9:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; 0.215      ; 11.035     ;
; -0.820 ; regFile:g_REGFILE|reg_N:\G_N_Reg:14:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q                  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:11:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.217     ; 10.601     ;
; -0.818 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:8:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; 0.170      ; 10.986     ;
; -0.814 ; regFile:g_REGFILE|reg_N:\G_N_Reg:9:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; 0.200      ; 11.012     ;
; -0.805 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:10:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.215      ; 11.018     ;
; -0.804 ; regFile:g_REGFILE|reg_N:\G_N_Reg:9:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:27:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.176      ; 10.978     ;
; -0.803 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; 0.215      ; 11.016     ;
; -0.795 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; 0.200      ; 10.993     ;
; -0.792 ; regFile:g_REGFILE|reg_N:\G_N_Reg:14:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q                  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:31:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.225     ; 10.565     ;
; -0.785 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:9:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.217     ; 10.566     ;
; -0.785 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:27:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.176      ; 10.959     ;
; -0.782 ; regFile:g_REGFILE|reg_N:\G_N_Reg:9:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:17:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.244      ; 11.024     ;
; -0.777 ; regFile:g_REGFILE|reg_N:\G_N_Reg:9:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:16:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.244      ; 11.019     ;
; -0.763 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:17:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.244      ; 11.005     ;
; -0.758 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:16:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.244      ; 11.000     ;
; -0.751 ; regFile:g_REGFILE|reg_N:\G_N_Reg:9:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:30:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.209     ; 10.540     ;
; -0.741 ; regFile:g_REGFILE|reg_N:\G_N_Reg:14:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q                  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:6:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.226     ; 10.513     ;
; -0.734 ; regFile:g_REGFILE|reg_N:\G_N_Reg:14:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q                  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.185      ; 10.917     ;
; -0.733 ; regFile:g_REGFILE|reg_N:\G_N_Reg:14:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q                  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:13:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.185      ; 10.916     ;
; -0.733 ; regFile:g_REGFILE|reg_N:\G_N_Reg:14:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q                  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:14:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.185      ; 10.916     ;
; -0.732 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:30:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.209     ; 10.521     ;
; -0.731 ; regFile:g_REGFILE|reg_N:\G_N_Reg:9:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:20:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.207      ; 10.936     ;
; -0.727 ; regFile:g_REGFILE|reg_N:\G_N_Reg:14:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q                  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:8:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; 0.154      ; 10.879     ;
; -0.714 ; regFile:g_REGFILE|reg_N:\G_N_Reg:14:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q                  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:10:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.199      ; 10.911     ;
; -0.713 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_we_reg ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:30:REGI|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.068     ; 20.643     ;
; -0.712 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:20:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.207      ; 10.917     ;
; -0.712 ; regFile:g_REGFILE|reg_N:\G_N_Reg:14:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q                  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; 0.199      ; 10.909     ;
; -0.705 ; regFile:g_REGFILE|reg_N:\G_N_Reg:10:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q                  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.209     ; 10.494     ;
; -0.704 ; regFile:g_REGFILE|reg_N:\G_N_Reg:14:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q                  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; 0.184      ; 10.886     ;
; -0.694 ; regFile:g_REGFILE|reg_N:\G_N_Reg:14:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q                  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:27:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.160      ; 10.852     ;
; -0.693 ; regFile:g_REGFILE|reg_N:\G_N_Reg:9:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; 0.200      ; 10.891     ;
; -0.676 ; regFile:g_REGFILE|reg_N:\G_N_Reg:24:REGI|dffg:\G_NBit_Reg:9:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.204     ; 10.470     ;
; -0.674 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; 0.200      ; 10.872     ;
; -0.672 ; regFile:g_REGFILE|reg_N:\G_N_Reg:14:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q                  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:17:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.228      ; 10.898     ;
; -0.667 ; regFile:g_REGFILE|reg_N:\G_N_Reg:14:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q                  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:16:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.228      ; 10.893     ;
; -0.665 ; regFile:g_REGFILE|reg_N:\G_N_Reg:9:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:18:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.172      ; 10.835     ;
; -0.665 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:9:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.198     ; 10.465     ;
; -0.663 ; regFile:g_REGFILE|reg_N:\G_N_Reg:9:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:23:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.172      ; 10.833     ;
; -0.662 ; regFile:g_REGFILE|reg_N:\G_N_Reg:9:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:24:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.172      ; 10.832     ;
; -0.646 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:18:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.172      ; 10.816     ;
; -0.644 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:23:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.172      ; 10.814     ;
; -0.643 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:24:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.172      ; 10.813     ;
; -0.641 ; regFile:g_REGFILE|reg_N:\G_N_Reg:14:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q                  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:30:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.225     ; 10.414     ;
; -0.621 ; regFile:g_REGFILE|reg_N:\G_N_Reg:14:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q                  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:20:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.191      ; 10.810     ;
; -0.620 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:9:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.217     ; 10.401     ;
; -0.597 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:24:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.658     ; 9.937      ;
; -0.597 ; regFile:g_REGFILE|reg_N:\G_N_Reg:13:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q                  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.216     ; 10.379     ;
; -0.591 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:5:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.612     ; 9.977      ;
; -0.587 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:24:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.612     ; 9.973      ;
; -0.583 ; regFile:g_REGFILE|reg_N:\G_N_Reg:14:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q                  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; 0.184      ; 10.765     ;
; -0.580 ; regFile:g_REGFILE|reg_N:\G_N_Reg:13:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q                  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:25:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.170      ; 10.748     ;
; -0.566 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRegWr:3:REGI|s_Q                          ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:31:REGI|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.299      ; 20.863     ;
; -0.557 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q                  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.216     ; 10.339     ;
; -0.555 ; regFile:g_REGFILE|reg_N:\G_N_Reg:14:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q                  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:18:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.156      ; 10.709     ;
; -0.553 ; regFile:g_REGFILE|reg_N:\G_N_Reg:14:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q                  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:23:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.156      ; 10.707     ;
; -0.552 ; regFile:g_REGFILE|reg_N:\G_N_Reg:14:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q                  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:24:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.156      ; 10.706     ;
; -0.547 ; regFile:g_REGFILE|reg_N:\G_N_Reg:13:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q                  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:11:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.207     ; 10.338     ;
; -0.542 ; regFile:g_REGFILE|reg_N:\G_N_Reg:12:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q                  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.201     ; 10.339     ;
; -0.537 ; regFile:g_REGFILE|reg_N:\G_N_Reg:20:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q                  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.216     ; 10.319     ;
; -0.533 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.658     ; 9.873      ;
; -0.524 ; regFile:g_REGFILE|reg_N:\G_N_Reg:9:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:29:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.203      ; 10.725     ;
; -0.524 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:3:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.658     ; 9.864      ;
; -0.519 ; regFile:g_REGFILE|reg_N:\G_N_Reg:13:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q                  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:31:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.215     ; 10.302     ;
; -0.516 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.612     ; 9.902      ;
; -0.505 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:29:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.203      ; 10.706     ;
+--------+----------------------------------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'iCLK'                                                                                                                                                                                                           ;
+-------+-----------------------------------------------------------------+----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                       ; To Node                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------+----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.332 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:1:REGI|s_Q  ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.442      ; 0.996      ;
; 0.339 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:3:REGI|s_Q  ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.442      ; 1.003      ;
; 0.389 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q                                            ; iCLK         ; iCLK        ; 0.000        ; 0.099      ; 0.674      ;
; 0.410 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:9:REGI|s_Q        ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:9:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.099      ; 0.695      ;
; 0.412 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:18:REGI|s_Q                                  ; iCLK         ; iCLK        ; 0.000        ; 0.099      ; 0.697      ;
; 0.429 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:23:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:23:REGI|s_Q                                               ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.696      ;
; 0.429 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:23:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:23:REGI|s_Q                                  ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.696      ;
; 0.429 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:16:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:16:REGI|s_Q                                  ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.696      ;
; 0.429 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:15:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:15:REGI|s_Q                                               ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.696      ;
; 0.429 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:21:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:21:REGI|s_Q                                               ; iCLK         ; iCLK        ; 0.000        ; 0.080      ; 0.695      ;
; 0.429 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:26:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:26:REGI|s_Q                                  ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.696      ;
; 0.429 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:17:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:17:REGI|s_Q                                  ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.696      ;
; 0.429 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:20:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:20:REGI|s_Q                                               ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.696      ;
; 0.430 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:12:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:12:REGI|s_Q                                  ; iCLK         ; iCLK        ; 0.000        ; 0.080      ; 0.696      ;
; 0.430 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:16:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:16:REGI|s_Q                                               ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.697      ;
; 0.430 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:13:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:13:REGI|s_Q                                  ; iCLK         ; iCLK        ; 0.000        ; 0.080      ; 0.696      ;
; 0.430 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:15:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:15:REGI|s_Q                                  ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.697      ;
; 0.430 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:31:REGI|s_Q                                  ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.697      ;
; 0.430 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:27:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:27:REGI|s_Q                                               ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.697      ;
; 0.430 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:24:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:24:REGI|s_Q                                               ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.697      ;
; 0.431 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:12:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:12:REGI|s_Q                                               ; iCLK         ; iCLK        ; 0.000        ; 0.080      ; 0.697      ;
; 0.431 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:21:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:21:REGI|s_Q                                  ; iCLK         ; iCLK        ; 0.000        ; 0.080      ; 0.697      ;
; 0.431 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:24:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:24:REGI|s_Q                                  ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.698      ;
; 0.432 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:2:REGI|s_Q      ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:2:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.699      ;
; 0.432 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:11:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:11:REGI|s_Q                                               ; iCLK         ; iCLK        ; 0.000        ; 0.080      ; 0.698      ;
; 0.432 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:isJump|s_Q                    ; reg_MEMWB:MEMWB|dffg:isJump|s_Q                                                              ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.699      ;
; 0.448 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:7:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.715      ;
; 0.448 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:8:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.715      ;
; 0.510 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:20:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a15~porta_datain_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.472      ; 1.204      ;
; 0.521 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:21:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a15~porta_datain_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.472      ; 1.215      ;
; 0.548 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:30:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:30:REGI|s_Q                                    ; iCLK         ; iCLK        ; 0.000        ; 0.082      ; 0.816      ;
; 0.548 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:30:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q                                    ; iCLK         ; iCLK        ; 0.000        ; 0.082      ; 0.816      ;
; 0.580 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:3:REGI|s_Q        ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:3:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.100      ; 0.866      ;
; 0.581 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:18:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:18:REGI|s_Q                                               ; iCLK         ; iCLK        ; 0.000        ; 0.099      ; 0.866      ;
; 0.581 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:9:REGI|s_Q      ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:9:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.099      ; 0.866      ;
; 0.581 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:6:REGI|s_Q      ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:6:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.099      ; 0.866      ;
; 0.582 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:14:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:14:REGI|s_Q                                               ; iCLK         ; iCLK        ; 0.000        ; 0.099      ; 0.867      ;
; 0.582 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:14:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:14:REGI|s_Q                                  ; iCLK         ; iCLK        ; 0.000        ; 0.099      ; 0.867      ;
; 0.583 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:8:REGI|s_Q      ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:8:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.098      ; 0.867      ;
; 0.595 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:8:REGI|s_Q         ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:8:REGI|s_Q                               ; iCLK         ; iCLK        ; 0.000        ; 0.511      ; 1.292      ;
; 0.595 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:4:REGI|s_Q      ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:4:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.862      ;
; 0.599 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:27:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:27:REGI|s_Q                                  ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.866      ;
; 0.600 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:25:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:25:REGI|s_Q                                               ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.867      ;
; 0.600 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:5:REGI|s_Q      ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:5:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.867      ;
; 0.602 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:13:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:13:REGI|s_Q                                               ; iCLK         ; iCLK        ; 0.000        ; 0.080      ; 0.868      ;
; 0.602 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:4:REGI|s_Q        ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:4:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.869      ;
; 0.602 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:28:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:28:REGI|s_Q                                  ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.869      ;
; 0.605 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:4:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.872      ;
; 0.607 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:29:REGI|s_Q       ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:29:REGI|s_Q                                           ; iCLK         ; iCLK        ; 0.000        ; 0.515      ; 1.308      ;
; 0.614 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:17:REGI|s_Q       ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:17:REGI|s_Q                                           ; iCLK         ; iCLK        ; 0.000        ; 0.544      ; 1.344      ;
; 0.627 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:22:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a15~porta_datain_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.472      ; 1.321      ;
; 0.629 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:23:REGI|s_Q        ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:23:REGI|s_Q                              ; iCLK         ; iCLK        ; 0.000        ; 0.098      ; 0.913      ;
; 0.638 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:31:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q                                    ; iCLK         ; iCLK        ; 0.000        ; 0.082      ; 0.906      ;
; 0.646 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:8:REGI|s_Q        ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:8:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.511      ; 1.343      ;
; 0.658 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:28:REGI|s_Q       ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:28:REGI|s_Q                                           ; iCLK         ; iCLK        ; 0.000        ; 0.515      ; 1.359      ;
; 0.661 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:11:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q                                    ; iCLK         ; iCLK        ; 0.000        ; 0.082      ; 0.929      ;
; 0.670 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:12:REGI|s_Q        ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:12:REGI|s_Q                              ; iCLK         ; iCLK        ; 0.000        ; 0.100      ; 0.956      ;
; 0.673 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:15:REGI|s_Q        ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:15:REGI|s_Q                              ; iCLK         ; iCLK        ; 0.000        ; 0.100      ; 0.959      ;
; 0.679 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:7:REGI|s_Q        ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:7:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.507      ; 1.372      ;
; 0.691 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:14:REGI|s_Q       ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:14:REGI|s_Q                                    ; iCLK         ; iCLK        ; 0.000        ; 0.517      ; 1.394      ;
; 0.712 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:7:REGI|s_Q  ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a6~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.427      ; 1.361      ;
; 0.718 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:18:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q                                    ; iCLK         ; iCLK        ; 0.000        ; 0.133      ; 1.037      ;
; 0.727 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.099      ; 1.012      ;
; 0.732 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:4:REGI|s_Q     ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:4:REGI|s_Q                               ; iCLK         ; iCLK        ; 0.000        ; 0.515      ; 1.433      ;
; 0.760 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:9:REGI|s_Q  ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a6~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.026      ; 1.008      ;
; 0.772 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:MemWr|s_Q                       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:MemWr|s_Q                                                  ; iCLK         ; iCLK        ; 0.000        ; 0.098      ; 1.056      ;
; 0.775 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:8:REGI|s_Q  ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a6~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.028      ; 1.025      ;
; 0.779 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:6:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:6:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 1.046      ;
; 0.779 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:6:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:7:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 1.046      ;
; 0.789 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q       ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q                                    ; iCLK         ; iCLK        ; 0.000        ; 0.099      ; 1.074      ;
; 0.791 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:13:REGI|s_Q       ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:13:REGI|s_Q                                           ; iCLK         ; iCLK        ; 0.000        ; 0.512      ; 1.489      ;
; 0.793 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:1:REGI|s_Q        ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:1:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.095      ; 1.074      ;
; 0.794 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:8:REGI|s_Q                                            ; iCLK         ; iCLK        ; 0.000        ; 0.477      ; 1.457      ;
; 0.799 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:31:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:31:REGI|s_Q                                               ; iCLK         ; iCLK        ; 0.000        ; 0.082      ; 1.067      ;
; 0.809 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:28:REGI|s_Q       ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:28:REGI|s_Q                                    ; iCLK         ; iCLK        ; 0.000        ; 0.079      ; 1.074      ;
; 0.810 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:4:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegALU:4:REGI|s_Q                                               ; iCLK         ; iCLK        ; 0.000        ; 0.080      ; 1.076      ;
; 0.812 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:25:REGI|s_Q        ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:25:REGI|s_Q                              ; iCLK         ; iCLK        ; 0.000        ; 0.098      ; 1.096      ;
; 0.812 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 1.079      ;
; 0.828 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRegWr:0:REGI|s_Q   ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegRegWrAddr:0:REGI|s_Q                                         ; iCLK         ; iCLK        ; 0.000        ; 0.082      ; 1.096      ;
; 0.831 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:30:REGI|s_Q       ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:30:REGI|s_Q                                           ; iCLK         ; iCLK        ; 0.000        ; 0.082      ; 1.099      ;
; 0.837 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:18:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a15~porta_datain_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.441      ; 1.500      ;
; 0.844 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:19:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:19:REGI|s_Q                                  ; iCLK         ; iCLK        ; 0.000        ; -0.333     ; 0.697      ;
; 0.846 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 1.113      ;
; 0.847 ; reg_NPC:g_NBITREG_PC|dffgPC:\G_NBit_Reg1:22:REGI|s_Q            ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:23:REGI|s_Q                                    ; iCLK         ; iCLK        ; 0.000        ; -0.334     ; 0.699      ;
; 0.848 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:27:REGI|s_Q       ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:27:REGI|s_Q                                    ; iCLK         ; iCLK        ; 0.000        ; 0.079      ; 1.113      ;
; 0.853 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:29:REGI|s_Q       ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:29:REGI|s_Q                                    ; iCLK         ; iCLK        ; 0.000        ; 0.079      ; 1.118      ;
; 0.858 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:26:REGI|s_Q        ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:26:REGI|s_Q                              ; iCLK         ; iCLK        ; 0.000        ; 0.112      ; 1.156      ;
; 0.861 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:1:REGI|s_Q        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:1:REGI|s_Q                                            ; iCLK         ; iCLK        ; 0.000        ; 0.095      ; 1.142      ;
; 0.861 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:30:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:30:REGI|s_Q                                               ; iCLK         ; iCLK        ; 0.000        ; 0.523      ; 1.570      ;
; 0.862 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:21:REGI|s_Q       ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:21:REGI|s_Q                                           ; iCLK         ; iCLK        ; 0.000        ; 0.513      ; 1.561      ;
; 0.865 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q       ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:31:REGI|s_Q                                           ; iCLK         ; iCLK        ; 0.000        ; 0.082      ; 1.133      ;
; 0.867 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:26:REGI|s_Q       ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:26:REGI|s_Q                                    ; iCLK         ; iCLK        ; 0.000        ; 0.079      ; 1.132      ;
; 0.869 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:10:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q                                    ; iCLK         ; iCLK        ; 0.000        ; -0.334     ; 0.721      ;
; 0.872 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:10:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:10:REGI|s_Q                                    ; iCLK         ; iCLK        ; 0.000        ; -0.334     ; 0.724      ;
; 0.873 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:9:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.448      ; 1.543      ;
; 0.873 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:3:REGI|s_Q      ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:3:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; -0.363     ; 0.696      ;
; 0.874 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q        ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:2:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; -0.363     ; 0.697      ;
; 0.874 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:MemToReg|s_Q                  ; reg_MEMWB:MEMWB|dffg:MemToReg|s_Q                                                            ; iCLK         ; iCLK        ; 0.000        ; -0.363     ; 0.697      ;
; 0.879 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:9:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; -0.334     ; 0.731      ;
; 0.881 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:6:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:8:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 1.148      ;
+-------+-----------------------------------------------------------------+----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'iCLK'                                                                                                                                                     ;
+--------+----------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 13.147 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:23:REGI|s_Q    ; iCLK         ; iCLK        ; 20.000       ; -0.083     ; 6.768      ;
; 13.152 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:10:REGI|s_Q    ; iCLK         ; iCLK        ; 20.000       ; -0.089     ; 6.757      ;
; 13.153 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q    ; iCLK         ; iCLK        ; 20.000       ; -0.090     ; 6.755      ;
; 13.153 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:17:REGI|s_Q    ; iCLK         ; iCLK        ; 20.000       ; -0.090     ; 6.755      ;
; 13.153 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:15:REGI|s_Q    ; iCLK         ; iCLK        ; 20.000       ; -0.090     ; 6.755      ;
; 13.158 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.086     ; 6.754      ;
; 13.158 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:4:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.086     ; 6.754      ;
; 13.169 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRsAddr:0:REGI|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.083     ; 6.746      ;
; 13.169 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRsAddr:1:REGI|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.083     ; 6.746      ;
; 13.169 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRsAddr:2:REGI|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.083     ; 6.746      ;
; 13.169 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRsAddr:3:REGI|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.083     ; 6.746      ;
; 13.169 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRsAddr:4:REGI|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.083     ; 6.746      ;
; 13.173 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:7:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; -0.070     ; 6.755      ;
; 13.532 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:14:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.090     ; 6.376      ;
; 13.532 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:15:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.090     ; 6.376      ;
; 13.550 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:20:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; 0.302      ; 6.750      ;
; 13.556 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:1:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; -0.080     ; 6.362      ;
; 13.556 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:1:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; -0.080     ; 6.362      ;
; 13.556 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:24:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.079     ; 6.363      ;
; 13.556 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:18:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.082     ; 6.360      ;
; 13.556 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:2:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; -0.080     ; 6.362      ;
; 13.556 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:16:REGI|s_Q    ; iCLK         ; iCLK        ; 20.000       ; -0.090     ; 6.352      ;
; 13.556 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:26:REGI|s_Q    ; iCLK         ; iCLK        ; 20.000       ; -0.090     ; 6.352      ;
; 13.556 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:22:REGI|s_Q    ; iCLK         ; iCLK        ; 20.000       ; -0.082     ; 6.360      ;
; 13.556 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:30:REGI|s_Q    ; iCLK         ; iCLK        ; 20.000       ; -0.090     ; 6.352      ;
; 13.556 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:29:REGI|s_Q    ; iCLK         ; iCLK        ; 20.000       ; -0.090     ; 6.352      ;
; 13.556 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:28:REGI|s_Q    ; iCLK         ; iCLK        ; 20.000       ; -0.090     ; 6.352      ;
; 13.556 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:27:REGI|s_Q    ; iCLK         ; iCLK        ; 20.000       ; -0.090     ; 6.352      ;
; 13.556 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:25:REGI|s_Q    ; iCLK         ; iCLK        ; 20.000       ; -0.082     ; 6.360      ;
; 13.556 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:24:REGI|s_Q    ; iCLK         ; iCLK        ; 20.000       ; -0.090     ; 6.352      ;
; 13.557 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:28:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.080     ; 6.361      ;
; 13.557 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:8:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; -0.084     ; 6.357      ;
; 13.557 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRegWr:0:REGI|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.097     ; 6.344      ;
; 13.557 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRegWr:3:REGI|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.097     ; 6.344      ;
; 13.557 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRegWr:4:REGI|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.091     ; 6.350      ;
; 13.557 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:28:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.080     ; 6.361      ;
; 13.557 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:31:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.080     ; 6.361      ;
; 13.557 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:8:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; -0.084     ; 6.357      ;
; 13.557 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:3:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.097     ; 6.344      ;
; 13.557 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:6:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.084     ; 6.357      ;
; 13.557 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:8:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.091     ; 6.350      ;
; 13.557 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:8:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.084     ; 6.357      ;
; 13.557 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:9:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.097     ; 6.344      ;
; 13.557 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:10:REGI|s_Q    ; iCLK         ; iCLK        ; 20.000       ; -0.089     ; 6.352      ;
; 13.557 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:11:REGI|s_Q    ; iCLK         ; iCLK        ; 20.000       ; -0.086     ; 6.355      ;
; 13.557 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:13:REGI|s_Q    ; iCLK         ; iCLK        ; 20.000       ; -0.086     ; 6.355      ;
; 13.557 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:14:REGI|s_Q    ; iCLK         ; iCLK        ; 20.000       ; -0.091     ; 6.350      ;
; 13.557 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:16:REGI|s_Q    ; iCLK         ; iCLK        ; 20.000       ; -0.082     ; 6.359      ;
; 13.557 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:21:REGI|s_Q    ; iCLK         ; iCLK        ; 20.000       ; -0.090     ; 6.351      ;
; 13.557 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q    ; iCLK         ; iCLK        ; 20.000       ; -0.097     ; 6.344      ;
; 13.558 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:22:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; 0.309      ; 6.749      ;
; 13.558 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:12:REGI|s_Q    ; iCLK         ; iCLK        ; 20.000       ; -0.095     ; 6.345      ;
; 13.558 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:13:REGI|s_Q    ; iCLK         ; iCLK        ; 20.000       ; -0.095     ; 6.345      ;
; 13.567 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:29:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; 0.333      ; 6.764      ;
; 13.567 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:4:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; -0.069     ; 6.362      ;
; 13.567 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:30:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; 0.333      ; 6.764      ;
; 13.567 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:6:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; -0.069     ; 6.362      ;
; 13.567 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:5:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; -0.069     ; 6.362      ;
; 13.567 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q    ; iCLK         ; iCLK        ; 20.000       ; 0.333      ; 6.764      ;
; 13.569 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:0:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.081     ; 6.348      ;
; 13.569 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRtAddr:0:REGI|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.082     ; 6.347      ;
; 13.569 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRtAddr:1:REGI|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.082     ; 6.347      ;
; 13.569 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRtAddr:2:REGI|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.081     ; 6.348      ;
; 13.569 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRtAddr:3:REGI|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.081     ; 6.348      ;
; 13.569 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRtAddr:4:REGI|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.081     ; 6.348      ;
; 13.569 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:0:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; -0.075     ; 6.354      ;
; 13.569 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:1:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.075     ; 6.354      ;
; 13.569 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:0:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.075     ; 6.354      ;
; 13.569 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:1:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.075     ; 6.354      ;
; 13.569 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:AluSrc|s_Q                   ; iCLK         ; iCLK        ; 20.000       ; -0.075     ; 6.354      ;
; 13.572 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:14:REGI|s_Q    ; iCLK         ; iCLK        ; 20.000       ; 0.331      ; 6.757      ;
; 13.572 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:9:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; 0.331      ; 6.757      ;
; 13.620 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:3:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; 0.371      ; 6.749      ;
; 13.620 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; 0.371      ; 6.749      ;
; 13.946 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:23:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; 0.301      ; 6.353      ;
; 13.946 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:30:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; 0.301      ; 6.353      ;
; 13.946 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:26:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; 0.302      ; 6.354      ;
; 13.946 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:20:REGI|s_Q    ; iCLK         ; iCLK        ; 20.000       ; 0.301      ; 6.353      ;
; 13.947 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:14:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; 0.325      ; 6.376      ;
; 13.947 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:13:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; 0.325      ; 6.376      ;
; 13.947 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:13:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; 0.325      ; 6.376      ;
; 13.947 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:12:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; 0.325      ; 6.376      ;
; 13.948 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:9:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; 0.324      ; 6.374      ;
; 13.948 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:11:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; 0.324      ; 6.374      ;
; 13.948 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:9:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; 0.324      ; 6.374      ;
; 13.948 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:11:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; 0.324      ; 6.374      ;
; 13.957 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:12:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; 0.334      ; 6.375      ;
; 13.957 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:15:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; 0.334      ; 6.375      ;
; 13.957 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:12:REGI|s_Q    ; iCLK         ; iCLK        ; 20.000       ; 0.334      ; 6.375      ;
; 13.957 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:15:REGI|s_Q    ; iCLK         ; iCLK        ; 20.000       ; 0.334      ; 6.375      ;
; 13.960 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:25:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; 0.335      ; 6.373      ;
; 13.960 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:29:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; 0.334      ; 6.372      ;
; 13.971 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:22:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; 0.334      ; 6.361      ;
; 13.971 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:17:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; 0.335      ; 6.362      ;
; 13.971 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:20:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; 0.334      ; 6.361      ;
; 13.971 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:27:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; 0.336      ; 6.363      ;
; 13.971 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:21:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; 0.334      ; 6.361      ;
; 13.971 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:16:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; 0.335      ; 6.362      ;
; 13.971 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:18:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; 0.335      ; 6.362      ;
; 13.971 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:19:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; 0.335      ; 6.362      ;
+--------+----------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'iCLK'                                                                                                                                                          ;
+-------+--------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.242 ; hazardDetectionUnit:hazard_Detection|o_FlushIFID ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.091      ; 2.519      ;
; 2.242 ; hazardDetectionUnit:hazard_Detection|o_FlushIFID ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:3:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.091      ; 2.519      ;
; 2.509 ; hazardDetectionUnit:hazard_Detection|o_FlushIFID ; mem:IMem|ram~43                                               ; iCLK         ; iCLK        ; 0.000        ; 0.090      ; 2.785      ;
; 2.656 ; hazardDetectionUnit:hazard_Detection|o_FlushIFID ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:12:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; -0.340     ; 2.502      ;
; 2.656 ; hazardDetectionUnit:hazard_Detection|o_FlushIFID ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:13:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; -0.340     ; 2.502      ;
; 2.656 ; hazardDetectionUnit:hazard_Detection|o_FlushIFID ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:14:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; -0.340     ; 2.502      ;
; 2.729 ; hazardDetectionUnit:hazard_Detection|o_FlushIFID ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.097      ; 3.012      ;
; 2.941 ; hazardDetectionUnit:hazard_Detection|o_FlushIFID ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:0:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; -0.342     ; 2.785      ;
; 2.941 ; hazardDetectionUnit:hazard_Detection|o_FlushIFID ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:1:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; -0.342     ; 2.785      ;
; 2.982 ; hazardDetectionUnit:hazard_Detection|o_FlushIFID ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; -0.327     ; 2.841      ;
; 2.982 ; hazardDetectionUnit:hazard_Detection|o_FlushIFID ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:10:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; -0.327     ; 2.841      ;
; 2.982 ; hazardDetectionUnit:hazard_Detection|o_FlushIFID ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:9:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; -0.327     ; 2.841      ;
; 3.161 ; hazardDetectionUnit:hazard_Detection|o_FlushIFID ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:20:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; -0.335     ; 3.012      ;
; 3.161 ; hazardDetectionUnit:hazard_Detection|o_FlushIFID ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:19:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; -0.335     ; 3.012      ;
; 3.200 ; hazardDetectionUnit:hazard_Detection|o_FlushIFID ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:16:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; -0.326     ; 3.060      ;
; 3.200 ; hazardDetectionUnit:hazard_Detection|o_FlushIFID ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:15:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; -0.326     ; 3.060      ;
; 3.200 ; hazardDetectionUnit:hazard_Detection|o_FlushIFID ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:17:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; -0.326     ; 3.060      ;
; 3.293 ; hazardDetectionUnit:hazard_Detection|o_FlushIFID ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:22:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; -0.335     ; 3.144      ;
; 3.293 ; hazardDetectionUnit:hazard_Detection|o_FlushIFID ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:21:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; -0.335     ; 3.144      ;
; 3.293 ; hazardDetectionUnit:hazard_Detection|o_FlushIFID ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:23:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; -0.335     ; 3.144      ;
; 3.734 ; hazardDetectionUnit:hazard_Detection|o_FlushIFID ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:7:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; -0.337     ; 3.583      ;
; 3.734 ; hazardDetectionUnit:hazard_Detection|o_FlushIFID ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:8:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; -0.337     ; 3.583      ;
; 3.734 ; hazardDetectionUnit:hazard_Detection|o_FlushIFID ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:6:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; -0.337     ; 3.583      ;
; 3.734 ; hazardDetectionUnit:hazard_Detection|o_FlushIFID ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; -0.337     ; 3.583      ;
; 3.734 ; hazardDetectionUnit:hazard_Detection|o_FlushIFID ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:4:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; -0.337     ; 3.583      ;
; 3.782 ; hazardDetectionUnit:hazard_Detection|o_FlushIFID ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:24:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.093      ; 4.061      ;
; 4.216 ; hazardDetectionUnit:hazard_Detection|o_FlushIFID ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:26:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; -0.341     ; 4.061      ;
; 4.216 ; hazardDetectionUnit:hazard_Detection|o_FlushIFID ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:25:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; -0.341     ; 4.061      ;
; 4.216 ; hazardDetectionUnit:hazard_Detection|o_FlushIFID ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:27:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; -0.341     ; 4.061      ;
; 4.216 ; hazardDetectionUnit:hazard_Detection|o_FlushIFID ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:28:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; -0.341     ; 4.061      ;
; 4.216 ; hazardDetectionUnit:hazard_Detection|o_FlushIFID ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:29:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; -0.341     ; 4.061      ;
; 4.250 ; hazardDetectionUnit:hazard_Detection|o_FlushIFID ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:30:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; -0.335     ; 4.101      ;
; 4.250 ; hazardDetectionUnit:hazard_Detection|o_FlushIFID ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; -0.335     ; 4.101      ;
; 5.290 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:12:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.563      ; 6.039      ;
; 5.290 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:15:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.563      ; 6.039      ;
; 5.290 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:12:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.563      ; 6.039      ;
; 5.290 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:15:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.563      ; 6.039      ;
; 5.299 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:9:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.553      ; 6.038      ;
; 5.299 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:11:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.553      ; 6.038      ;
; 5.299 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:9:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.553      ; 6.038      ;
; 5.299 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:11:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.553      ; 6.038      ;
; 5.301 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:14:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.553      ; 6.040      ;
; 5.301 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:13:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.553      ; 6.040      ;
; 5.301 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:13:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.553      ; 6.040      ;
; 5.301 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:12:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.553      ; 6.040      ;
; 5.306 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:23:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.528      ; 6.020      ;
; 5.306 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:30:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.528      ; 6.020      ;
; 5.306 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:26:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.529      ; 6.021      ;
; 5.306 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:20:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.528      ; 6.020      ;
; 5.309 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:4:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.535      ; 6.030      ;
; 5.314 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:2:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.523      ; 6.023      ;
; 5.314 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:4:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.523      ; 6.023      ;
; 5.315 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegAluCtrl:0:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.523      ; 6.024      ;
; 5.318 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:2:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.525      ; 6.029      ;
; 5.318 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:3:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.524      ; 6.028      ;
; 5.318 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:6:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.525      ; 6.029      ;
; 5.318 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:7:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.525      ; 6.029      ;
; 5.318 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:5:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.525      ; 6.029      ;
; 5.318 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:3:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.524      ; 6.028      ;
; 5.319 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:24:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.525      ; 6.030      ;
; 5.319 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:0:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.525      ; 6.030      ;
; 5.319 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:6:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.525      ; 6.030      ;
; 5.320 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:10:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.522      ; 6.028      ;
; 5.320 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:10:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.522      ; 6.028      ;
; 5.328 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:17:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.515      ; 6.029      ;
; 5.328 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:16:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.515      ; 6.029      ;
; 5.328 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:18:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.515      ; 6.029      ;
; 5.328 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:19:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.515      ; 6.029      ;
; 5.328 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRegWr:1:REGI|s_Q   ; iCLK         ; iCLK        ; 0.000        ; 0.502      ; 6.016      ;
; 5.328 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRegWr:2:REGI|s_Q   ; iCLK         ; iCLK        ; 0.000        ; 0.502      ; 6.016      ;
; 5.328 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:19:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.515      ; 6.029      ;
; 5.328 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:16:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.515      ; 6.029      ;
; 5.328 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:17:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.515      ; 6.029      ;
; 5.328 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:5:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.504      ; 6.018      ;
; 5.328 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:7:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.504      ; 6.018      ;
; 5.328 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:7:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.504      ; 6.018      ;
; 5.328 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:19:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.507      ; 6.021      ;
; 5.328 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:MemWr|s_Q                     ; iCLK         ; iCLK        ; 0.000        ; 0.502      ; 6.016      ;
; 5.328 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegAluCtrl:2:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.501      ; 6.015      ;
; 5.328 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegAluCtrl:3:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.501      ; 6.015      ;
; 5.328 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:MemToReg|s_Q                  ; iCLK         ; iCLK        ; 0.000        ; 0.504      ; 6.018      ;
; 5.328 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegAluCtrl:1:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.501      ; 6.015      ;
; 5.328 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:isJump|s_Q                    ; iCLK         ; iCLK        ; 0.000        ; 0.503      ; 6.017      ;
; 5.328 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:luiCtrl|s_Q                   ; iCLK         ; iCLK        ; 0.000        ; 0.504      ; 6.018      ;
; 5.328 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:RegWr|s_Q                     ; iCLK         ; iCLK        ; 0.000        ; 0.502      ; 6.016      ;
; 5.329 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:22:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.514      ; 6.029      ;
; 5.329 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:20:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.514      ; 6.029      ;
; 5.329 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:27:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.515      ; 6.030      ;
; 5.329 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:21:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.514      ; 6.029      ;
; 5.329 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:26:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.515      ; 6.030      ;
; 5.329 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:31:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.514      ; 6.029      ;
; 5.329 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:25:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.515      ; 6.030      ;
; 5.329 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:21:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.514      ; 6.029      ;
; 5.329 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:27:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.515      ; 6.030      ;
; 5.329 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:23:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.514      ; 6.029      ;
; 5.345 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:25:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.515      ; 6.046      ;
; 5.345 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:29:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.514      ; 6.045      ;
; 5.648 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:3:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.552      ; 6.386      ;
; 5.648 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.552      ; 6.386      ;
; 5.671 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:22:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.536      ; 6.393      ;
+-------+--------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
The design MTBF is not calculated because there are no specified synchronizers in the design.
Number of Synchronizer Chains Found: 2
Shortest Synchronizer Chain: 2 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
Worst Case Available Settling Time: 18.642 ns




+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 46.11 MHz ; 46.11 MHz       ; iCLK       ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; iCLK  ; -0.843 ; -1.503            ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; iCLK  ; 0.335 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; iCLK  ; 13.742 ; 0.000                ;
+-------+--------+----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; iCLK  ; 2.016 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; iCLK  ; 9.648 ; 0.000                            ;
+-------+-------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'iCLK'                                                                                                                                                                        ;
+--------+-----------------------------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                             ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.843 ; regFile:g_REGFILE|reg_N:\G_N_Reg:9:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.169     ; 10.673     ;
; -0.833 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.169     ; 10.663     ;
; -0.725 ; regFile:g_REGFILE|reg_N:\G_N_Reg:14:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.185     ; 10.539     ;
; -0.528 ; regFile:g_REGFILE|reg_N:\G_N_Reg:13:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.175     ; 10.352     ;
; -0.364 ; regFile:g_REGFILE|reg_N:\G_N_Reg:10:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.168     ; 10.195     ;
; -0.343 ; regFile:g_REGFILE|reg_N:\G_N_Reg:9:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.169     ; 10.173     ;
; -0.333 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.169     ; 10.163     ;
; -0.225 ; regFile:g_REGFILE|reg_N:\G_N_Reg:14:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.185     ; 10.039     ;
; -0.196 ; regFile:g_REGFILE|reg_N:\G_N_Reg:12:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.165     ; 10.030     ;
; -0.112 ; regFile:g_REGFILE|reg_N:\G_N_Reg:9:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.169     ; 9.942      ;
; -0.103 ; regFile:g_REGFILE|reg_N:\G_N_Reg:11:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.168     ; 9.934      ;
; -0.102 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.169     ; 9.932      ;
; -0.096 ; regFile:g_REGFILE|reg_N:\G_N_Reg:9:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:25:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.179      ; 10.274     ;
; -0.086 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:25:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.179      ; 10.264     ;
; -0.068 ; regFile:g_REGFILE|reg_N:\G_N_Reg:9:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.161     ; 9.906      ;
; -0.058 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.161     ; 9.896      ;
; -0.033 ; regFile:g_REGFILE|reg_N:\G_N_Reg:9:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:31:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.169     ; 9.863      ;
; -0.028 ; regFile:g_REGFILE|reg_N:\G_N_Reg:13:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.175     ; 9.852      ;
; -0.023 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:31:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.169     ; 9.853      ;
; -0.008 ; regFile:g_REGFILE|reg_N:\G_N_Reg:9:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:6:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.169     ; 9.838      ;
; 0.001  ; regFile:g_REGFILE|reg_N:\G_N_Reg:9:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:8:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; 0.175      ; 10.173     ;
; 0.002  ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:6:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.169     ; 9.828      ;
; 0.004  ; regFile:g_REGFILE|reg_N:\G_N_Reg:9:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.207      ; 10.202     ;
; 0.005  ; regFile:g_REGFILE|reg_N:\G_N_Reg:9:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:13:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.207      ; 10.201     ;
; 0.005  ; regFile:g_REGFILE|reg_N:\G_N_Reg:9:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:14:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.207      ; 10.201     ;
; 0.006  ; regFile:g_REGFILE|reg_N:\G_N_Reg:14:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.185     ; 9.808      ;
; 0.011  ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:8:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; 0.175      ; 10.163     ;
; 0.014  ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.207      ; 10.192     ;
; 0.015  ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:9:REGI|s_Q   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.177     ; 9.807      ;
; 0.015  ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:13:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.207      ; 10.191     ;
; 0.015  ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:14:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.207      ; 10.191     ;
; 0.021  ; regFile:g_REGFILE|reg_N:\G_N_Reg:9:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:10:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.220      ; 10.198     ;
; 0.022  ; regFile:g_REGFILE|reg_N:\G_N_Reg:14:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:25:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.163      ; 10.140     ;
; 0.023  ; regFile:g_REGFILE|reg_N:\G_N_Reg:9:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; 0.220      ; 10.196     ;
; 0.026  ; regFile:g_REGFILE|reg_N:\G_N_Reg:9:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; 0.206      ; 10.179     ;
; 0.026  ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:9:REGI|s_Q   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.177     ; 9.796      ;
; 0.031  ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:10:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.220      ; 10.188     ;
; 0.033  ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; 0.220      ; 10.186     ;
; 0.036  ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; 0.206      ; 10.169     ;
; 0.048  ; regFile:g_REGFILE|reg_N:\G_N_Reg:9:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:27:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.179      ; 10.130     ;
; 0.050  ; regFile:g_REGFILE|reg_N:\G_N_Reg:14:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.177     ; 9.772      ;
; 0.058  ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:27:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.179      ; 10.120     ;
; 0.060  ; regFile:g_REGFILE|reg_N:\G_N_Reg:9:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:17:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.248      ; 10.187     ;
; 0.064  ; regFile:g_REGFILE|reg_N:\G_N_Reg:9:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:16:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.248      ; 10.183     ;
; 0.070  ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:17:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.248      ; 10.177     ;
; 0.074  ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:16:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.248      ; 10.173     ;
; 0.085  ; regFile:g_REGFILE|reg_N:\G_N_Reg:14:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:31:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.185     ; 9.729      ;
; 0.088  ; regFile:g_REGFILE|reg_N:\G_N_Reg:9:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:30:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.169     ; 9.742      ;
; 0.098  ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:30:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.169     ; 9.732      ;
; 0.110  ; regFile:g_REGFILE|reg_N:\G_N_Reg:14:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:6:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.185     ; 9.704      ;
; 0.118  ; regFile:g_REGFILE|reg_N:\G_N_Reg:24:REGI|dffg:\G_NBit_Reg:9:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.167     ; 9.714      ;
; 0.119  ; regFile:g_REGFILE|reg_N:\G_N_Reg:14:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:8:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; 0.159      ; 10.039     ;
; 0.122  ; regFile:g_REGFILE|reg_N:\G_N_Reg:14:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.191      ; 10.068     ;
; 0.123  ; regFile:g_REGFILE|reg_N:\G_N_Reg:14:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:13:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.191      ; 10.067     ;
; 0.123  ; regFile:g_REGFILE|reg_N:\G_N_Reg:14:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:14:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.191      ; 10.067     ;
; 0.130  ; regFile:g_REGFILE|reg_N:\G_N_Reg:9:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:20:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.211      ; 10.080     ;
; 0.132  ; regFile:g_REGFILE|reg_N:\G_N_Reg:9:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; 0.205      ; 10.072     ;
; 0.136  ; regFile:g_REGFILE|reg_N:\G_N_Reg:10:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.168     ; 9.695      ;
; 0.139  ; regFile:g_REGFILE|reg_N:\G_N_Reg:14:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:10:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.204      ; 10.064     ;
; 0.140  ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:20:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.211      ; 10.070     ;
; 0.141  ; regFile:g_REGFILE|reg_N:\G_N_Reg:14:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; 0.204      ; 10.062     ;
; 0.142  ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; 0.205      ; 10.062     ;
; 0.144  ; regFile:g_REGFILE|reg_N:\G_N_Reg:14:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; 0.190      ; 10.045     ;
; 0.166  ; regFile:g_REGFILE|reg_N:\G_N_Reg:14:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:27:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.163      ; 9.996      ;
; 0.178  ; regFile:g_REGFILE|reg_N:\G_N_Reg:14:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:17:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.232      ; 10.053     ;
; 0.182  ; regFile:g_REGFILE|reg_N:\G_N_Reg:14:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:16:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.232      ; 10.049     ;
; 0.185  ; regFile:g_REGFILE|reg_N:\G_N_Reg:9:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:23:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.176      ; 9.990      ;
; 0.185  ; regFile:g_REGFILE|reg_N:\G_N_Reg:9:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:18:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.176      ; 9.990      ;
; 0.187  ; regFile:g_REGFILE|reg_N:\G_N_Reg:9:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:24:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.176      ; 9.988      ;
; 0.195  ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:23:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.176      ; 9.980      ;
; 0.195  ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:18:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.176      ; 9.980      ;
; 0.197  ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:24:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.176      ; 9.978      ;
; 0.203  ; regFile:g_REGFILE|reg_N:\G_N_Reg:13:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.175     ; 9.621      ;
; 0.206  ; regFile:g_REGFILE|reg_N:\G_N_Reg:14:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:30:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.185     ; 9.608      ;
; 0.219  ; regFile:g_REGFILE|reg_N:\G_N_Reg:13:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:25:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.173      ; 9.953      ;
; 0.222  ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:9:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.160     ; 9.617      ;
; 0.243  ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:9:REGI|s_Q   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.176     ; 9.580      ;
; 0.247  ; regFile:g_REGFILE|reg_N:\G_N_Reg:13:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.167     ; 9.585      ;
; 0.248  ; regFile:g_REGFILE|reg_N:\G_N_Reg:14:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:20:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.195      ; 9.946      ;
; 0.250  ; regFile:g_REGFILE|reg_N:\G_N_Reg:14:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; 0.189      ; 9.938      ;
; 0.265  ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.174     ; 9.560      ;
; 0.274  ; regFile:g_REGFILE|reg_N:\G_N_Reg:20:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.174     ; 9.551      ;
; 0.276  ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:5:REGI|s_Q   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.525     ; 9.198      ;
; 0.279  ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:3:REGI|s_Q   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.565     ; 9.155      ;
; 0.282  ; regFile:g_REGFILE|reg_N:\G_N_Reg:13:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:31:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.175     ; 9.542      ;
; 0.303  ; regFile:g_REGFILE|reg_N:\G_N_Reg:14:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:23:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.160      ; 9.856      ;
; 0.303  ; regFile:g_REGFILE|reg_N:\G_N_Reg:14:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:18:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.160      ; 9.856      ;
; 0.304  ; regFile:g_REGFILE|reg_N:\G_N_Reg:12:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.165     ; 9.530      ;
; 0.305  ; regFile:g_REGFILE|reg_N:\G_N_Reg:14:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:24:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.160      ; 9.854      ;
; 0.307  ; regFile:g_REGFILE|reg_N:\G_N_Reg:13:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:6:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.175     ; 9.517      ;
; 0.310  ; regFile:g_REGFILE|reg_N:\G_N_Reg:9:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:29:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.208      ; 9.897      ;
; 0.316  ; regFile:g_REGFILE|reg_N:\G_N_Reg:13:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:8:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; 0.169      ; 9.852      ;
; 0.319  ; regFile:g_REGFILE|reg_N:\G_N_Reg:13:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.201      ; 9.881      ;
; 0.320  ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:24:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.525     ; 9.154      ;
; 0.320  ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:29:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.208      ; 9.887      ;
; 0.320  ; regFile:g_REGFILE|reg_N:\G_N_Reg:13:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:13:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.201      ; 9.880      ;
; 0.320  ; regFile:g_REGFILE|reg_N:\G_N_Reg:13:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:14:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.201      ; 9.880      ;
; 0.323  ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:9:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.170     ; 9.506      ;
; 0.323  ; regFile:g_REGFILE|reg_N:\G_N_Reg:24:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.175     ; 9.501      ;
; 0.324  ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.525     ; 9.150      ;
+--------+-----------------------------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'iCLK'                                                                                                                                                                                                            ;
+-------+-----------------------------------------------------------------+----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                       ; To Node                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------+----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.335 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:1:REGI|s_Q  ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.395      ; 0.931      ;
; 0.342 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:3:REGI|s_Q  ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.395      ; 0.938      ;
; 0.349 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q                                            ; iCLK         ; iCLK        ; 0.000        ; 0.088      ; 0.608      ;
; 0.378 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:9:REGI|s_Q        ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:9:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.089      ; 0.638      ;
; 0.382 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:18:REGI|s_Q                                  ; iCLK         ; iCLK        ; 0.000        ; 0.088      ; 0.641      ;
; 0.395 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:15:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:15:REGI|s_Q                                               ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 0.639      ;
; 0.395 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:21:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:21:REGI|s_Q                                               ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.638      ;
; 0.395 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:17:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:17:REGI|s_Q                                  ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 0.639      ;
; 0.396 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:23:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:23:REGI|s_Q                                               ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 0.640      ;
; 0.396 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:23:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:23:REGI|s_Q                                  ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 0.640      ;
; 0.396 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:16:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:16:REGI|s_Q                                  ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 0.640      ;
; 0.396 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:13:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:13:REGI|s_Q                                  ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.639      ;
; 0.396 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:15:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:15:REGI|s_Q                                  ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 0.640      ;
; 0.396 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:26:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:26:REGI|s_Q                                  ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 0.640      ;
; 0.396 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:27:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:27:REGI|s_Q                                               ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 0.640      ;
; 0.396 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:24:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:24:REGI|s_Q                                               ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 0.640      ;
; 0.397 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:12:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:12:REGI|s_Q                                  ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.640      ;
; 0.397 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:16:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:16:REGI|s_Q                                               ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 0.641      ;
; 0.397 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:31:REGI|s_Q                                  ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 0.641      ;
; 0.397 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:24:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:24:REGI|s_Q                                  ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 0.641      ;
; 0.397 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:20:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:20:REGI|s_Q                                               ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.640      ;
; 0.398 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:12:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:12:REGI|s_Q                                               ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.641      ;
; 0.398 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:11:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:11:REGI|s_Q                                               ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.641      ;
; 0.398 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:21:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:21:REGI|s_Q                                  ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.641      ;
; 0.398 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:isJump|s_Q                    ; reg_MEMWB:MEMWB|dffg:isJump|s_Q                                                              ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 0.642      ;
; 0.399 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:2:REGI|s_Q      ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:2:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 0.643      ;
; 0.406 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:7:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.649      ;
; 0.406 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:8:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.649      ;
; 0.475 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:20:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a15~porta_datain_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.421      ; 1.097      ;
; 0.486 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:21:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a15~porta_datain_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.421      ; 1.108      ;
; 0.497 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:30:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:30:REGI|s_Q                                    ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 0.741      ;
; 0.497 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:30:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q                                    ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 0.741      ;
; 0.530 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:3:REGI|s_Q        ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:3:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.090      ; 0.791      ;
; 0.530 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:9:REGI|s_Q      ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:9:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.089      ; 0.790      ;
; 0.531 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:14:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:14:REGI|s_Q                                  ; iCLK         ; iCLK        ; 0.000        ; 0.089      ; 0.791      ;
; 0.532 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:18:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:18:REGI|s_Q                                               ; iCLK         ; iCLK        ; 0.000        ; 0.088      ; 0.791      ;
; 0.532 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:14:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:14:REGI|s_Q                                               ; iCLK         ; iCLK        ; 0.000        ; 0.089      ; 0.792      ;
; 0.532 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:6:REGI|s_Q      ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:6:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.088      ; 0.791      ;
; 0.533 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:8:REGI|s_Q      ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:8:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.088      ; 0.792      ;
; 0.545 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:8:REGI|s_Q         ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:8:REGI|s_Q                               ; iCLK         ; iCLK        ; 0.000        ; 0.466      ; 1.182      ;
; 0.547 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:27:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:27:REGI|s_Q                                  ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 0.791      ;
; 0.548 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:5:REGI|s_Q      ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:5:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 0.792      ;
; 0.549 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:25:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:25:REGI|s_Q                                               ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.792      ;
; 0.549 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:4:REGI|s_Q        ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:4:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 0.793      ;
; 0.550 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:13:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:13:REGI|s_Q                                               ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.793      ;
; 0.550 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:4:REGI|s_Q      ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:4:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 0.794      ;
; 0.550 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:28:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:28:REGI|s_Q                                  ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 0.794      ;
; 0.557 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:4:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.800      ;
; 0.565 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:29:REGI|s_Q       ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:29:REGI|s_Q                                           ; iCLK         ; iCLK        ; 0.000        ; 0.470      ; 1.206      ;
; 0.576 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:23:REGI|s_Q        ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:23:REGI|s_Q                              ; iCLK         ; iCLK        ; 0.000        ; 0.088      ; 0.835      ;
; 0.577 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:17:REGI|s_Q       ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:17:REGI|s_Q                                           ; iCLK         ; iCLK        ; 0.000        ; 0.498      ; 1.246      ;
; 0.579 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:22:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a15~porta_datain_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.421      ; 1.201      ;
; 0.585 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:31:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q                                    ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 0.829      ;
; 0.599 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:8:REGI|s_Q        ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:8:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.466      ; 1.236      ;
; 0.604 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:11:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q                                    ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 0.848      ;
; 0.613 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:15:REGI|s_Q        ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:15:REGI|s_Q                              ; iCLK         ; iCLK        ; 0.000        ; 0.090      ; 0.874      ;
; 0.613 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:12:REGI|s_Q        ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:12:REGI|s_Q                              ; iCLK         ; iCLK        ; 0.000        ; 0.090      ; 0.874      ;
; 0.615 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:28:REGI|s_Q       ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:28:REGI|s_Q                                           ; iCLK         ; iCLK        ; 0.000        ; 0.470      ; 1.256      ;
; 0.642 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:4:REGI|s_Q     ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:4:REGI|s_Q                               ; iCLK         ; iCLK        ; 0.000        ; 0.469      ; 1.282      ;
; 0.644 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:7:REGI|s_Q        ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:7:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.461      ; 1.276      ;
; 0.653 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:14:REGI|s_Q       ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:14:REGI|s_Q                                    ; iCLK         ; iCLK        ; 0.000        ; 0.471      ; 1.295      ;
; 0.659 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:18:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q                                    ; iCLK         ; iCLK        ; 0.000        ; 0.123      ; 0.953      ;
; 0.662 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:7:REGI|s_Q  ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a6~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.380      ; 1.243      ;
; 0.674 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.088      ; 0.933      ;
; 0.705 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:8:REGI|s_Q                                            ; iCLK         ; iCLK        ; 0.000        ; 0.431      ; 1.307      ;
; 0.716 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:MemWr|s_Q                       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:MemWr|s_Q                                                  ; iCLK         ; iCLK        ; 0.000        ; 0.088      ; 0.975      ;
; 0.717 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:28:REGI|s_Q       ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:28:REGI|s_Q                                    ; iCLK         ; iCLK        ; 0.000        ; 0.071      ; 0.959      ;
; 0.717 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:6:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:7:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.960      ;
; 0.718 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:6:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:6:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.961      ;
; 0.728 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:9:REGI|s_Q  ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a6~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.014      ; 0.943      ;
; 0.736 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:8:REGI|s_Q  ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a6~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.016      ; 0.953      ;
; 0.736 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q       ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q                                    ; iCLK         ; iCLK        ; 0.000        ; 0.089      ; 0.996      ;
; 0.737 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:13:REGI|s_Q       ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:13:REGI|s_Q                                           ; iCLK         ; iCLK        ; 0.000        ; 0.467      ; 1.375      ;
; 0.737 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:1:REGI|s_Q        ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:1:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.085      ; 0.993      ;
; 0.746 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:25:REGI|s_Q        ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:25:REGI|s_Q                              ; iCLK         ; iCLK        ; 0.000        ; 0.088      ; 1.005      ;
; 0.746 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:31:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:31:REGI|s_Q                                               ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 0.990      ;
; 0.752 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:4:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegALU:4:REGI|s_Q                                               ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.995      ;
; 0.754 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.997      ;
; 0.756 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:27:REGI|s_Q       ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:27:REGI|s_Q                                    ; iCLK         ; iCLK        ; 0.000        ; 0.071      ; 0.998      ;
; 0.759 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:18:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a15~porta_datain_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.393      ; 1.353      ;
; 0.762 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:29:REGI|s_Q       ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:29:REGI|s_Q                                    ; iCLK         ; iCLK        ; 0.000        ; 0.071      ; 1.004      ;
; 0.769 ; reg_NPC:g_NBITREG_PC|dffgPC:\G_NBit_Reg1:22:REGI|s_Q            ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:23:REGI|s_Q                                    ; iCLK         ; iCLK        ; 0.000        ; -0.306     ; 0.634      ;
; 0.769 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRegWr:0:REGI|s_Q   ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegRegWrAddr:0:REGI|s_Q                                         ; iCLK         ; iCLK        ; 0.000        ; 0.074      ; 1.014      ;
; 0.769 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:26:REGI|s_Q       ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:26:REGI|s_Q                                    ; iCLK         ; iCLK        ; 0.000        ; 0.071      ; 1.011      ;
; 0.772 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:30:REGI|s_Q       ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:30:REGI|s_Q                                           ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 1.016      ;
; 0.775 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:19:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:19:REGI|s_Q                                  ; iCLK         ; iCLK        ; 0.000        ; -0.306     ; 0.640      ;
; 0.783 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 1.026      ;
; 0.791 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:10:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q                                    ; iCLK         ; iCLK        ; 0.000        ; -0.308     ; 0.654      ;
; 0.792 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:1:REGI|s_Q        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:1:REGI|s_Q                                            ; iCLK         ; iCLK        ; 0.000        ; 0.085      ; 1.048      ;
; 0.792 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:30:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:30:REGI|s_Q                                               ; iCLK         ; iCLK        ; 0.000        ; 0.477      ; 1.440      ;
; 0.794 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:10:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:10:REGI|s_Q                                    ; iCLK         ; iCLK        ; 0.000        ; -0.308     ; 0.657      ;
; 0.796 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:16:REGI|s_Q       ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:16:REGI|s_Q                                           ; iCLK         ; iCLK        ; 0.000        ; 0.498      ; 1.465      ;
; 0.797 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:26:REGI|s_Q        ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:26:REGI|s_Q                              ; iCLK         ; iCLK        ; 0.000        ; 0.101      ; 1.069      ;
; 0.800 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:9:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; -0.308     ; 0.663      ;
; 0.803 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q       ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:31:REGI|s_Q                                           ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 1.047      ;
; 0.804 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:21:REGI|s_Q       ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:21:REGI|s_Q                                           ; iCLK         ; iCLK        ; 0.000        ; 0.467      ; 1.442      ;
; 0.804 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q        ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:2:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; -0.335     ; 0.640      ;
; 0.804 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:3:REGI|s_Q      ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:3:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; -0.335     ; 0.640      ;
; 0.805 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:17:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a15~porta_datain_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.393      ; 1.399      ;
; 0.805 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:MemToReg|s_Q                  ; reg_MEMWB:MEMWB|dffg:MemToReg|s_Q                                                            ; iCLK         ; iCLK        ; 0.000        ; -0.335     ; 0.641      ;
+-------+-----------------------------------------------------------------+----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'iCLK'                                                                                                                                                      ;
+--------+----------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 13.742 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:23:REGI|s_Q    ; iCLK         ; iCLK        ; 20.000       ; -0.075     ; 6.182      ;
; 13.748 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q    ; iCLK         ; iCLK        ; 20.000       ; -0.082     ; 6.169      ;
; 13.748 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:17:REGI|s_Q    ; iCLK         ; iCLK        ; 20.000       ; -0.082     ; 6.169      ;
; 13.748 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:15:REGI|s_Q    ; iCLK         ; iCLK        ; 20.000       ; -0.082     ; 6.169      ;
; 13.748 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:10:REGI|s_Q    ; iCLK         ; iCLK        ; 20.000       ; -0.081     ; 6.170      ;
; 13.753 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.077     ; 6.169      ;
; 13.753 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:4:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.077     ; 6.169      ;
; 13.763 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRsAddr:0:REGI|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.074     ; 6.162      ;
; 13.763 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRsAddr:1:REGI|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.074     ; 6.162      ;
; 13.763 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRsAddr:2:REGI|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.074     ; 6.162      ;
; 13.763 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRsAddr:3:REGI|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.074     ; 6.162      ;
; 13.763 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRsAddr:4:REGI|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.074     ; 6.162      ;
; 13.769 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:7:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; -0.062     ; 6.168      ;
; 14.094 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:14:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.080     ; 5.825      ;
; 14.094 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:15:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.080     ; 5.825      ;
; 14.114 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:20:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; 0.280      ; 6.165      ;
; 14.115 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:1:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; -0.072     ; 5.812      ;
; 14.115 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:1:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; -0.072     ; 5.812      ;
; 14.115 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:24:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.071     ; 5.813      ;
; 14.115 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:2:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; -0.072     ; 5.812      ;
; 14.116 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:28:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.072     ; 5.811      ;
; 14.116 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:8:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; -0.076     ; 5.807      ;
; 14.116 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRegWr:4:REGI|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.082     ; 5.801      ;
; 14.116 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:28:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.072     ; 5.811      ;
; 14.116 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:18:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.074     ; 5.809      ;
; 14.116 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:31:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.072     ; 5.811      ;
; 14.116 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:8:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; -0.076     ; 5.807      ;
; 14.116 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:6:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.076     ; 5.807      ;
; 14.116 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:8:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.082     ; 5.801      ;
; 14.116 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:8:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.076     ; 5.807      ;
; 14.116 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:10:REGI|s_Q    ; iCLK         ; iCLK        ; 20.000       ; -0.080     ; 5.803      ;
; 14.116 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:11:REGI|s_Q    ; iCLK         ; iCLK        ; 20.000       ; -0.077     ; 5.806      ;
; 14.116 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:13:REGI|s_Q    ; iCLK         ; iCLK        ; 20.000       ; -0.077     ; 5.806      ;
; 14.116 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:14:REGI|s_Q    ; iCLK         ; iCLK        ; 20.000       ; -0.082     ; 5.801      ;
; 14.116 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:16:REGI|s_Q    ; iCLK         ; iCLK        ; 20.000       ; -0.074     ; 5.809      ;
; 14.116 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:12:REGI|s_Q    ; iCLK         ; iCLK        ; 20.000       ; -0.086     ; 5.797      ;
; 14.116 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:16:REGI|s_Q    ; iCLK         ; iCLK        ; 20.000       ; -0.082     ; 5.801      ;
; 14.116 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:26:REGI|s_Q    ; iCLK         ; iCLK        ; 20.000       ; -0.082     ; 5.801      ;
; 14.116 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:22:REGI|s_Q    ; iCLK         ; iCLK        ; 20.000       ; -0.074     ; 5.809      ;
; 14.116 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:30:REGI|s_Q    ; iCLK         ; iCLK        ; 20.000       ; -0.082     ; 5.801      ;
; 14.116 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:29:REGI|s_Q    ; iCLK         ; iCLK        ; 20.000       ; -0.082     ; 5.801      ;
; 14.116 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:28:REGI|s_Q    ; iCLK         ; iCLK        ; 20.000       ; -0.082     ; 5.801      ;
; 14.116 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:27:REGI|s_Q    ; iCLK         ; iCLK        ; 20.000       ; -0.082     ; 5.801      ;
; 14.116 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:25:REGI|s_Q    ; iCLK         ; iCLK        ; 20.000       ; -0.074     ; 5.809      ;
; 14.116 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:24:REGI|s_Q    ; iCLK         ; iCLK        ; 20.000       ; -0.082     ; 5.801      ;
; 14.116 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:13:REGI|s_Q    ; iCLK         ; iCLK        ; 20.000       ; -0.086     ; 5.797      ;
; 14.117 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRegWr:0:REGI|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.087     ; 5.795      ;
; 14.117 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRegWr:3:REGI|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.087     ; 5.795      ;
; 14.117 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:3:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.087     ; 5.795      ;
; 14.117 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:9:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.087     ; 5.795      ;
; 14.117 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:21:REGI|s_Q    ; iCLK         ; iCLK        ; 20.000       ; -0.082     ; 5.800      ;
; 14.117 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q    ; iCLK         ; iCLK        ; 20.000       ; -0.087     ; 5.795      ;
; 14.120 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:22:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; 0.285      ; 6.164      ;
; 14.127 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:0:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.073     ; 5.799      ;
; 14.127 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRtAddr:0:REGI|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.074     ; 5.798      ;
; 14.127 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRtAddr:1:REGI|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.074     ; 5.798      ;
; 14.127 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRtAddr:2:REGI|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.073     ; 5.799      ;
; 14.127 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRtAddr:3:REGI|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.073     ; 5.799      ;
; 14.127 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRtAddr:4:REGI|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.073     ; 5.799      ;
; 14.127 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:4:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; -0.061     ; 5.811      ;
; 14.127 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:6:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; -0.061     ; 5.811      ;
; 14.127 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:5:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; -0.061     ; 5.811      ;
; 14.128 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:29:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; 0.306      ; 6.177      ;
; 14.128 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:30:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; 0.306      ; 6.177      ;
; 14.128 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:0:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; -0.067     ; 5.804      ;
; 14.128 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:1:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.067     ; 5.804      ;
; 14.128 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:0:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.067     ; 5.804      ;
; 14.128 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q    ; iCLK         ; iCLK        ; 20.000       ; 0.306      ; 6.177      ;
; 14.128 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:1:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.067     ; 5.804      ;
; 14.128 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:AluSrc|s_Q                   ; iCLK         ; iCLK        ; 20.000       ; -0.067     ; 5.804      ;
; 14.132 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:14:REGI|s_Q    ; iCLK         ; iCLK        ; 20.000       ; 0.304      ; 6.171      ;
; 14.132 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:9:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; 0.304      ; 6.171      ;
; 14.176 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:3:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; 0.343      ; 6.166      ;
; 14.176 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; 0.343      ; 6.166      ;
; 14.475 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:14:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; 0.301      ; 5.825      ;
; 14.475 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:13:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; 0.301      ; 5.825      ;
; 14.475 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:26:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; 0.279      ; 5.803      ;
; 14.475 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:13:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; 0.301      ; 5.825      ;
; 14.475 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:12:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; 0.301      ; 5.825      ;
; 14.476 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:23:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; 0.279      ; 5.802      ;
; 14.476 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:30:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; 0.279      ; 5.802      ;
; 14.476 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:20:REGI|s_Q    ; iCLK         ; iCLK        ; 20.000       ; 0.279      ; 5.802      ;
; 14.478 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:9:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; 0.302      ; 5.823      ;
; 14.478 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:11:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; 0.302      ; 5.823      ;
; 14.478 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:9:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; 0.302      ; 5.823      ;
; 14.478 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:11:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; 0.302      ; 5.823      ;
; 14.483 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:25:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; 0.307      ; 5.823      ;
; 14.483 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:29:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; 0.306      ; 5.822      ;
; 14.485 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:12:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; 0.310      ; 5.824      ;
; 14.485 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:15:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; 0.310      ; 5.824      ;
; 14.485 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:12:REGI|s_Q    ; iCLK         ; iCLK        ; 20.000       ; 0.310      ; 5.824      ;
; 14.485 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:15:REGI|s_Q    ; iCLK         ; iCLK        ; 20.000       ; 0.310      ; 5.824      ;
; 14.494 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:22:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; 0.306      ; 5.811      ;
; 14.494 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:17:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; 0.307      ; 5.812      ;
; 14.494 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:20:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; 0.306      ; 5.811      ;
; 14.494 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:27:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; 0.308      ; 5.813      ;
; 14.494 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:21:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; 0.306      ; 5.811      ;
; 14.494 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:16:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; 0.307      ; 5.812      ;
; 14.494 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:18:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; 0.307      ; 5.812      ;
; 14.494 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:19:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; 0.307      ; 5.812      ;
+--------+----------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'iCLK'                                                                                                                                                           ;
+-------+--------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.016 ; hazardDetectionUnit:hazard_Detection|o_FlushIFID ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.082      ; 2.269      ;
; 2.016 ; hazardDetectionUnit:hazard_Detection|o_FlushIFID ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:3:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.082      ; 2.269      ;
; 2.242 ; hazardDetectionUnit:hazard_Detection|o_FlushIFID ; mem:IMem|ram~43                                               ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 2.494      ;
; 2.389 ; hazardDetectionUnit:hazard_Detection|o_FlushIFID ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:12:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; -0.312     ; 2.248      ;
; 2.389 ; hazardDetectionUnit:hazard_Detection|o_FlushIFID ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:13:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; -0.312     ; 2.248      ;
; 2.389 ; hazardDetectionUnit:hazard_Detection|o_FlushIFID ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:14:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; -0.312     ; 2.248      ;
; 2.439 ; hazardDetectionUnit:hazard_Detection|o_FlushIFID ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.087      ; 2.697      ;
; 2.636 ; hazardDetectionUnit:hazard_Detection|o_FlushIFID ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:0:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; -0.313     ; 2.494      ;
; 2.636 ; hazardDetectionUnit:hazard_Detection|o_FlushIFID ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:1:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; -0.313     ; 2.494      ;
; 2.680 ; hazardDetectionUnit:hazard_Detection|o_FlushIFID ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; -0.300     ; 2.551      ;
; 2.680 ; hazardDetectionUnit:hazard_Detection|o_FlushIFID ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:10:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; -0.300     ; 2.551      ;
; 2.680 ; hazardDetectionUnit:hazard_Detection|o_FlushIFID ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:9:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; -0.300     ; 2.551      ;
; 2.833 ; hazardDetectionUnit:hazard_Detection|o_FlushIFID ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:20:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; -0.307     ; 2.697      ;
; 2.833 ; hazardDetectionUnit:hazard_Detection|o_FlushIFID ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:19:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; -0.307     ; 2.697      ;
; 2.867 ; hazardDetectionUnit:hazard_Detection|o_FlushIFID ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:16:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; -0.299     ; 2.739      ;
; 2.867 ; hazardDetectionUnit:hazard_Detection|o_FlushIFID ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:15:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; -0.299     ; 2.739      ;
; 2.867 ; hazardDetectionUnit:hazard_Detection|o_FlushIFID ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:17:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; -0.299     ; 2.739      ;
; 2.958 ; hazardDetectionUnit:hazard_Detection|o_FlushIFID ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:22:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; -0.307     ; 2.822      ;
; 2.958 ; hazardDetectionUnit:hazard_Detection|o_FlushIFID ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:21:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; -0.307     ; 2.822      ;
; 2.958 ; hazardDetectionUnit:hazard_Detection|o_FlushIFID ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:23:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; -0.307     ; 2.822      ;
; 3.345 ; hazardDetectionUnit:hazard_Detection|o_FlushIFID ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:7:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; -0.309     ; 3.207      ;
; 3.345 ; hazardDetectionUnit:hazard_Detection|o_FlushIFID ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:8:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; -0.309     ; 3.207      ;
; 3.345 ; hazardDetectionUnit:hazard_Detection|o_FlushIFID ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:6:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; -0.309     ; 3.207      ;
; 3.345 ; hazardDetectionUnit:hazard_Detection|o_FlushIFID ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; -0.309     ; 3.207      ;
; 3.345 ; hazardDetectionUnit:hazard_Detection|o_FlushIFID ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:4:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; -0.309     ; 3.207      ;
; 3.393 ; hazardDetectionUnit:hazard_Detection|o_FlushIFID ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:24:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.084      ; 3.648      ;
; 3.791 ; hazardDetectionUnit:hazard_Detection|o_FlushIFID ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:26:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; -0.314     ; 3.648      ;
; 3.791 ; hazardDetectionUnit:hazard_Detection|o_FlushIFID ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:25:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; -0.314     ; 3.648      ;
; 3.791 ; hazardDetectionUnit:hazard_Detection|o_FlushIFID ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:27:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; -0.314     ; 3.648      ;
; 3.791 ; hazardDetectionUnit:hazard_Detection|o_FlushIFID ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:28:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; -0.314     ; 3.648      ;
; 3.791 ; hazardDetectionUnit:hazard_Detection|o_FlushIFID ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:29:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; -0.314     ; 3.648      ;
; 3.807 ; hazardDetectionUnit:hazard_Detection|o_FlushIFID ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:30:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; -0.308     ; 3.670      ;
; 3.807 ; hazardDetectionUnit:hazard_Detection|o_FlushIFID ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; -0.308     ; 3.670      ;
; 4.723 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:12:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.515      ; 5.409      ;
; 4.723 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:15:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.515      ; 5.409      ;
; 4.723 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:12:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.515      ; 5.409      ;
; 4.723 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:15:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.515      ; 5.409      ;
; 4.731 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:9:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.506      ; 5.408      ;
; 4.731 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:11:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.506      ; 5.408      ;
; 4.731 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:9:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.506      ; 5.408      ;
; 4.731 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:11:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.506      ; 5.408      ;
; 4.733 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:14:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.505      ; 5.409      ;
; 4.733 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:13:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.505      ; 5.409      ;
; 4.733 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:13:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.505      ; 5.409      ;
; 4.733 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:12:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.505      ; 5.409      ;
; 4.737 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:23:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.482      ; 5.390      ;
; 4.737 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:30:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.482      ; 5.390      ;
; 4.737 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:20:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.482      ; 5.390      ;
; 4.738 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:26:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.482      ; 5.391      ;
; 4.739 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:4:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.489      ; 5.399      ;
; 4.745 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:2:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.478      ; 5.394      ;
; 4.745 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:4:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.478      ; 5.394      ;
; 4.747 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:2:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.480      ; 5.398      ;
; 4.747 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:3:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.478      ; 5.396      ;
; 4.747 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:6:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.480      ; 5.398      ;
; 4.747 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:7:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.480      ; 5.398      ;
; 4.747 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:5:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.480      ; 5.398      ;
; 4.747 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:3:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.478      ; 5.396      ;
; 4.747 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegAluCtrl:0:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.477      ; 5.395      ;
; 4.750 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:24:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.478      ; 5.399      ;
; 4.750 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:0:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.478      ; 5.399      ;
; 4.750 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:6:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.478      ; 5.399      ;
; 4.751 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:10:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.475      ; 5.397      ;
; 4.751 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:10:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.475      ; 5.397      ;
; 4.757 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:19:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.463      ; 5.391      ;
; 4.758 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:17:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.469      ; 5.398      ;
; 4.758 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:27:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.470      ; 5.399      ;
; 4.758 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:16:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.469      ; 5.398      ;
; 4.758 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:18:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.469      ; 5.398      ;
; 4.758 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:19:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.469      ; 5.398      ;
; 4.758 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:26:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.470      ; 5.399      ;
; 4.758 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:31:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.468      ; 5.397      ;
; 4.758 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRegWr:1:REGI|s_Q   ; iCLK         ; iCLK        ; 0.000        ; 0.458      ; 5.387      ;
; 4.758 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRegWr:2:REGI|s_Q   ; iCLK         ; iCLK        ; 0.000        ; 0.458      ; 5.387      ;
; 4.758 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:25:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.470      ; 5.399      ;
; 4.758 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:19:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.469      ; 5.398      ;
; 4.758 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:16:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.469      ; 5.398      ;
; 4.758 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:27:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.470      ; 5.399      ;
; 4.758 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:17:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.469      ; 5.398      ;
; 4.758 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:MemWr|s_Q                     ; iCLK         ; iCLK        ; 0.000        ; 0.458      ; 5.387      ;
; 4.758 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:isJump|s_Q                    ; iCLK         ; iCLK        ; 0.000        ; 0.459      ; 5.388      ;
; 4.758 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:RegWr|s_Q                     ; iCLK         ; iCLK        ; 0.000        ; 0.458      ; 5.387      ;
; 4.759 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:22:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.468      ; 5.398      ;
; 4.759 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:20:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.468      ; 5.398      ;
; 4.759 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:21:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.468      ; 5.398      ;
; 4.759 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:21:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.468      ; 5.398      ;
; 4.759 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:23:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.468      ; 5.398      ;
; 4.759 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:5:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.459      ; 5.389      ;
; 4.759 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:7:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.459      ; 5.389      ;
; 4.759 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:7:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.459      ; 5.389      ;
; 4.759 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegAluCtrl:2:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.455      ; 5.385      ;
; 4.759 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegAluCtrl:3:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.455      ; 5.385      ;
; 4.759 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:MemToReg|s_Q                  ; iCLK         ; iCLK        ; 0.000        ; 0.459      ; 5.389      ;
; 4.759 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegAluCtrl:1:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.455      ; 5.385      ;
; 4.759 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:luiCtrl|s_Q                   ; iCLK         ; iCLK        ; 0.000        ; 0.459      ; 5.389      ;
; 4.767 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:25:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.469      ; 5.407      ;
; 4.768 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:29:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.468      ; 5.407      ;
; 5.036 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:3:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.506      ; 5.713      ;
; 5.036 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.506      ; 5.713      ;
; 5.060 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:22:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.489      ; 5.720      ;
+-------+--------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
The design MTBF is not calculated because there are no specified synchronizers in the design.
Number of Synchronizer Chains Found: 2
Shortest Synchronizer Chain: 2 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
Worst Case Available Settling Time: 20.316 ns




+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; iCLK  ; 3.744 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; iCLK  ; 0.132 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; iCLK  ; 16.303 ; 0.000                ;
+-------+--------+----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; iCLK  ; 1.058 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; iCLK  ; 9.367 ; 0.000                            ;
+-------+-------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'iCLK'                                                                                                                                                                       ;
+-------+-----------------------------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                             ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 3.744 ; regFile:g_REGFILE|reg_N:\G_N_Reg:9:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.464     ; 5.779      ;
; 3.767 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.464     ; 5.756      ;
; 3.769 ; regFile:g_REGFILE|reg_N:\G_N_Reg:14:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.473     ; 5.745      ;
; 3.871 ; regFile:g_REGFILE|reg_N:\G_N_Reg:13:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.468     ; 5.648      ;
; 3.947 ; regFile:g_REGFILE|reg_N:\G_N_Reg:10:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.463     ; 5.577      ;
; 4.019 ; regFile:g_REGFILE|reg_N:\G_N_Reg:9:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.464     ; 5.504      ;
; 4.042 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.464     ; 5.481      ;
; 4.044 ; regFile:g_REGFILE|reg_N:\G_N_Reg:14:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.473     ; 5.470      ;
; 4.066 ; regFile:g_REGFILE|reg_N:\G_N_Reg:12:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.459     ; 5.462      ;
; 4.135 ; regFile:g_REGFILE|reg_N:\G_N_Reg:9:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.464     ; 5.388      ;
; 4.138 ; regFile:g_REGFILE|reg_N:\G_N_Reg:11:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.463     ; 5.386      ;
; 4.146 ; regFile:g_REGFILE|reg_N:\G_N_Reg:13:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.468     ; 5.373      ;
; 4.149 ; regFile:g_REGFILE|reg_N:\G_N_Reg:9:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:25:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.280     ; 5.558      ;
; 4.158 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.464     ; 5.365      ;
; 4.160 ; regFile:g_REGFILE|reg_N:\G_N_Reg:14:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.473     ; 5.354      ;
; 4.161 ; regFile:g_REGFILE|reg_N:\G_N_Reg:9:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.459     ; 5.367      ;
; 4.167 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:9:REGI|s_Q   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.467     ; 5.353      ;
; 4.172 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:25:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.280     ; 5.535      ;
; 4.174 ; regFile:g_REGFILE|reg_N:\G_N_Reg:14:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:25:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.289     ; 5.524      ;
; 4.183 ; regFile:g_REGFILE|reg_N:\G_N_Reg:9:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.272     ; 5.532      ;
; 4.184 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.459     ; 5.344      ;
; 4.186 ; regFile:g_REGFILE|reg_N:\G_N_Reg:9:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:13:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.272     ; 5.529      ;
; 4.186 ; regFile:g_REGFILE|reg_N:\G_N_Reg:14:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.468     ; 5.333      ;
; 4.187 ; regFile:g_REGFILE|reg_N:\G_N_Reg:9:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:14:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.272     ; 5.528      ;
; 4.190 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:9:REGI|s_Q   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.467     ; 5.330      ;
; 4.194 ; regFile:g_REGFILE|reg_N:\G_N_Reg:9:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:10:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.264     ; 5.529      ;
; 4.194 ; regFile:g_REGFILE|reg_N:\G_N_Reg:9:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:6:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.464     ; 5.329      ;
; 4.200 ; regFile:g_REGFILE|reg_N:\G_N_Reg:9:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.264     ; 5.523      ;
; 4.201 ; regFile:g_REGFILE|reg_N:\G_N_Reg:9:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:8:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.284     ; 5.502      ;
; 4.206 ; regFile:g_REGFILE|reg_N:\G_N_Reg:9:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.272     ; 5.509      ;
; 4.206 ; regFile:g_REGFILE|reg_N:\G_N_Reg:9:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:31:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.462     ; 5.319      ;
; 4.206 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.272     ; 5.509      ;
; 4.208 ; regFile:g_REGFILE|reg_N:\G_N_Reg:14:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.281     ; 5.498      ;
; 4.209 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:13:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.272     ; 5.506      ;
; 4.210 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:14:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.272     ; 5.505      ;
; 4.211 ; regFile:g_REGFILE|reg_N:\G_N_Reg:14:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:13:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.281     ; 5.495      ;
; 4.212 ; regFile:g_REGFILE|reg_N:\G_N_Reg:14:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:14:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.281     ; 5.494      ;
; 4.217 ; regFile:g_REGFILE|reg_N:\G_N_Reg:9:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:17:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.253     ; 5.517      ;
; 4.217 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:10:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.264     ; 5.506      ;
; 4.217 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:6:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.464     ; 5.306      ;
; 4.219 ; regFile:g_REGFILE|reg_N:\G_N_Reg:14:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:10:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.273     ; 5.495      ;
; 4.219 ; regFile:g_REGFILE|reg_N:\G_N_Reg:14:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:6:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.473     ; 5.295      ;
; 4.221 ; regFile:g_REGFILE|reg_N:\G_N_Reg:9:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:16:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.253     ; 5.513      ;
; 4.222 ; regFile:g_REGFILE|reg_N:\G_N_Reg:10:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.463     ; 5.302      ;
; 4.223 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.264     ; 5.500      ;
; 4.224 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:8:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.284     ; 5.479      ;
; 4.225 ; regFile:g_REGFILE|reg_N:\G_N_Reg:14:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.273     ; 5.489      ;
; 4.226 ; regFile:g_REGFILE|reg_N:\G_N_Reg:14:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:8:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.293     ; 5.468      ;
; 4.229 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.272     ; 5.486      ;
; 4.229 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:31:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.462     ; 5.296      ;
; 4.230 ; regFile:g_REGFILE|reg_N:\G_N_Reg:9:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:27:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.280     ; 5.477      ;
; 4.231 ; regFile:g_REGFILE|reg_N:\G_N_Reg:14:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.281     ; 5.475      ;
; 4.231 ; regFile:g_REGFILE|reg_N:\G_N_Reg:14:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:31:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.471     ; 5.285      ;
; 4.240 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:17:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.253     ; 5.494      ;
; 4.242 ; regFile:g_REGFILE|reg_N:\G_N_Reg:14:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:17:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.262     ; 5.483      ;
; 4.244 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:16:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.253     ; 5.490      ;
; 4.246 ; regFile:g_REGFILE|reg_N:\G_N_Reg:14:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:16:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.262     ; 5.479      ;
; 4.249 ; regFile:g_REGFILE|reg_N:\G_N_Reg:24:REGI|dffg:\G_NBit_Reg:9:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.462     ; 5.276      ;
; 4.253 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:27:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.280     ; 5.454      ;
; 4.255 ; regFile:g_REGFILE|reg_N:\G_N_Reg:9:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:20:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.268     ; 5.464      ;
; 4.255 ; regFile:g_REGFILE|reg_N:\G_N_Reg:14:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:27:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.289     ; 5.443      ;
; 4.256 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:9:REGI|s_Q   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.467     ; 5.264      ;
; 4.262 ; regFile:g_REGFILE|reg_N:\G_N_Reg:13:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.468     ; 5.257      ;
; 4.269 ; regFile:g_REGFILE|reg_N:\G_N_Reg:9:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.272     ; 5.446      ;
; 4.276 ; regFile:g_REGFILE|reg_N:\G_N_Reg:9:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:30:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.462     ; 5.249      ;
; 4.276 ; regFile:g_REGFILE|reg_N:\G_N_Reg:13:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:25:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.284     ; 5.427      ;
; 4.277 ; regFile:g_REGFILE|reg_N:\G_N_Reg:9:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:18:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.282     ; 5.428      ;
; 4.278 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:20:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.268     ; 5.441      ;
; 4.279 ; regFile:g_REGFILE|reg_N:\G_N_Reg:9:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:23:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.282     ; 5.426      ;
; 4.280 ; regFile:g_REGFILE|reg_N:\G_N_Reg:9:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:24:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.282     ; 5.425      ;
; 4.280 ; regFile:g_REGFILE|reg_N:\G_N_Reg:14:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:20:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.277     ; 5.430      ;
; 4.288 ; regFile:g_REGFILE|reg_N:\G_N_Reg:13:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.463     ; 5.236      ;
; 4.292 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.272     ; 5.423      ;
; 4.294 ; regFile:g_REGFILE|reg_N:\G_N_Reg:14:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.281     ; 5.412      ;
; 4.299 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:30:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.462     ; 5.226      ;
; 4.300 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:18:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.282     ; 5.405      ;
; 4.301 ; regFile:g_REGFILE|reg_N:\G_N_Reg:14:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:30:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.471     ; 5.215      ;
; 4.302 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:23:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.282     ; 5.403      ;
; 4.302 ; regFile:g_REGFILE|reg_N:\G_N_Reg:14:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:18:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.291     ; 5.394      ;
; 4.303 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:24:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.282     ; 5.402      ;
; 4.304 ; regFile:g_REGFILE|reg_N:\G_N_Reg:14:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:23:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.291     ; 5.392      ;
; 4.305 ; regFile:g_REGFILE|reg_N:\G_N_Reg:14:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:24:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.291     ; 5.391      ;
; 4.306 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:9:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.459     ; 5.222      ;
; 4.310 ; regFile:g_REGFILE|reg_N:\G_N_Reg:13:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.276     ; 5.401      ;
; 4.313 ; regFile:g_REGFILE|reg_N:\G_N_Reg:13:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:13:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.276     ; 5.398      ;
; 4.314 ; regFile:g_REGFILE|reg_N:\G_N_Reg:13:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:14:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.276     ; 5.397      ;
; 4.321 ; regFile:g_REGFILE|reg_N:\G_N_Reg:13:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:10:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.268     ; 5.398      ;
; 4.321 ; regFile:g_REGFILE|reg_N:\G_N_Reg:13:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:6:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.468     ; 5.198      ;
; 4.327 ; regFile:g_REGFILE|reg_N:\G_N_Reg:13:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.268     ; 5.392      ;
; 4.328 ; regFile:g_REGFILE|reg_N:\G_N_Reg:13:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:8:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.288     ; 5.371      ;
; 4.333 ; regFile:g_REGFILE|reg_N:\G_N_Reg:13:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.276     ; 5.378      ;
; 4.333 ; regFile:g_REGFILE|reg_N:\G_N_Reg:13:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:31:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.466     ; 5.188      ;
; 4.338 ; regFile:g_REGFILE|reg_N:\G_N_Reg:10:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.463     ; 5.186      ;
; 4.341 ; regFile:g_REGFILE|reg_N:\G_N_Reg:12:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.459     ; 5.187      ;
; 4.344 ; regFile:g_REGFILE|reg_N:\G_N_Reg:13:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:17:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.257     ; 5.386      ;
; 4.348 ; regFile:g_REGFILE|reg_N:\G_N_Reg:13:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:16:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.257     ; 5.382      ;
; 4.352 ; regFile:g_REGFILE|reg_N:\G_N_Reg:10:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:25:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.279     ; 5.356      ;
; 4.357 ; regFile:g_REGFILE|reg_N:\G_N_Reg:13:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:27:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.284     ; 5.346      ;
; 4.364 ; regFile:g_REGFILE|reg_N:\G_N_Reg:10:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.458     ; 5.165      ;
; 4.365 ; regFile:g_REGFILE|reg_N:\G_N_Reg:9:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:29:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.268     ; 5.354      ;
+-------+-----------------------------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'iCLK'                                                                                                                                                                                                            ;
+-------+-----------------------------------------------------------------+----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                       ; To Node                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------+----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.132 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:1:REGI|s_Q  ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.227      ; 0.463      ;
; 0.137 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:3:REGI|s_Q  ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.227      ; 0.468      ;
; 0.179 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:9:REGI|s_Q        ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:9:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.050      ; 0.313      ;
; 0.180 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q                                            ; iCLK         ; iCLK        ; 0.000        ; 0.050      ; 0.314      ;
; 0.182 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:18:REGI|s_Q                                  ; iCLK         ; iCLK        ; 0.000        ; 0.050      ; 0.316      ;
; 0.187 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:21:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:21:REGI|s_Q                                               ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.313      ;
; 0.188 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:23:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:23:REGI|s_Q                                               ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.314      ;
; 0.188 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:16:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:16:REGI|s_Q                                  ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.314      ;
; 0.188 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:15:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:15:REGI|s_Q                                               ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.314      ;
; 0.188 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:26:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:26:REGI|s_Q                                  ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.314      ;
; 0.188 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:17:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:17:REGI|s_Q                                  ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.314      ;
; 0.188 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:20:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:20:REGI|s_Q                                               ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.314      ;
; 0.189 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:23:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:23:REGI|s_Q                                  ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.315      ;
; 0.189 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:12:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:12:REGI|s_Q                                  ; iCLK         ; iCLK        ; 0.000        ; 0.041      ; 0.314      ;
; 0.189 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:13:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:13:REGI|s_Q                                  ; iCLK         ; iCLK        ; 0.000        ; 0.041      ; 0.314      ;
; 0.189 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:15:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:15:REGI|s_Q                                  ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.315      ;
; 0.189 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:21:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:21:REGI|s_Q                                  ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.315      ;
; 0.189 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:27:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:27:REGI|s_Q                                               ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.315      ;
; 0.190 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:2:REGI|s_Q      ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:2:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.043      ; 0.317      ;
; 0.190 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:12:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:12:REGI|s_Q                                               ; iCLK         ; iCLK        ; 0.000        ; 0.041      ; 0.315      ;
; 0.190 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:16:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:16:REGI|s_Q                                               ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.316      ;
; 0.190 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:11:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:11:REGI|s_Q                                               ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.316      ;
; 0.190 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:31:REGI|s_Q                                  ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.316      ;
; 0.190 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:24:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:24:REGI|s_Q                                               ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.316      ;
; 0.190 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:24:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:24:REGI|s_Q                                  ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.316      ;
; 0.192 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:isJump|s_Q                    ; reg_MEMWB:MEMWB|dffg:isJump|s_Q                                                              ; iCLK         ; iCLK        ; 0.000        ; 0.041      ; 0.317      ;
; 0.204 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:7:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.330      ;
; 0.204 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:8:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.330      ;
; 0.210 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:20:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a15~porta_datain_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.246      ; 0.560      ;
; 0.213 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:21:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a15~porta_datain_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.246      ; 0.563      ;
; 0.247 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:8:REGI|s_Q         ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:8:REGI|s_Q                               ; iCLK         ; iCLK        ; 0.000        ; 0.245      ; 0.576      ;
; 0.251 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:30:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:30:REGI|s_Q                                    ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.377      ;
; 0.251 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:30:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q                                    ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.377      ;
; 0.252 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:3:REGI|s_Q        ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:3:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.051      ; 0.387      ;
; 0.252 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:9:REGI|s_Q      ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:9:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.050      ; 0.386      ;
; 0.253 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:8:REGI|s_Q      ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:8:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.050      ; 0.387      ;
; 0.253 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:14:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:14:REGI|s_Q                                  ; iCLK         ; iCLK        ; 0.000        ; 0.050      ; 0.387      ;
; 0.253 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:6:REGI|s_Q      ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:6:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.050      ; 0.387      ;
; 0.254 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:18:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:18:REGI|s_Q                                               ; iCLK         ; iCLK        ; 0.000        ; 0.050      ; 0.388      ;
; 0.254 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:14:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:14:REGI|s_Q                                               ; iCLK         ; iCLK        ; 0.000        ; 0.050      ; 0.388      ;
; 0.258 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:4:REGI|s_Q      ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:4:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.041      ; 0.383      ;
; 0.261 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:27:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:27:REGI|s_Q                                  ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.387      ;
; 0.262 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:17:REGI|s_Q       ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:17:REGI|s_Q                                           ; iCLK         ; iCLK        ; 0.000        ; 0.256      ; 0.602      ;
; 0.262 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:25:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:25:REGI|s_Q                                               ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.388      ;
; 0.263 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:5:REGI|s_Q      ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:5:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.041      ; 0.388      ;
; 0.264 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:29:REGI|s_Q       ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:29:REGI|s_Q                                           ; iCLK         ; iCLK        ; 0.000        ; 0.247      ; 0.595      ;
; 0.264 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:8:REGI|s_Q        ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:8:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.245      ; 0.593      ;
; 0.264 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:13:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:13:REGI|s_Q                                               ; iCLK         ; iCLK        ; 0.000        ; 0.041      ; 0.389      ;
; 0.264 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:4:REGI|s_Q        ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:4:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.041      ; 0.389      ;
; 0.264 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:28:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:28:REGI|s_Q                                  ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.390      ;
; 0.268 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:4:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.394      ;
; 0.275 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:22:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a15~porta_datain_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.246      ; 0.625      ;
; 0.280 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:28:REGI|s_Q       ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:28:REGI|s_Q                                           ; iCLK         ; iCLK        ; 0.000        ; 0.247      ; 0.611      ;
; 0.286 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:23:REGI|s_Q        ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:23:REGI|s_Q                              ; iCLK         ; iCLK        ; 0.000        ; 0.050      ; 0.420      ;
; 0.292 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:31:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q                                    ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.418      ;
; 0.302 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:7:REGI|s_Q        ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:7:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.239      ; 0.625      ;
; 0.302 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:14:REGI|s_Q       ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:14:REGI|s_Q                                    ; iCLK         ; iCLK        ; 0.000        ; 0.248      ; 0.634      ;
; 0.303 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:11:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q                                    ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.429      ;
; 0.307 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:15:REGI|s_Q        ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:15:REGI|s_Q                              ; iCLK         ; iCLK        ; 0.000        ; 0.051      ; 0.442      ;
; 0.309 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:12:REGI|s_Q        ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:12:REGI|s_Q                              ; iCLK         ; iCLK        ; 0.000        ; 0.051      ; 0.444      ;
; 0.320 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:4:REGI|s_Q     ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:4:REGI|s_Q                               ; iCLK         ; iCLK        ; 0.000        ; 0.247      ; 0.651      ;
; 0.322 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:7:REGI|s_Q  ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a6~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.217      ; 0.643      ;
; 0.323 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.050      ; 0.457      ;
; 0.324 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:18:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q                                    ; iCLK         ; iCLK        ; 0.000        ; 0.064      ; 0.472      ;
; 0.334 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:9:REGI|s_Q  ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a6~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.031      ; 0.469      ;
; 0.334 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:MemWr|s_Q                       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:MemWr|s_Q                                                  ; iCLK         ; iCLK        ; 0.000        ; 0.049      ; 0.467      ;
; 0.338 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q       ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q                                    ; iCLK         ; iCLK        ; 0.000        ; 0.051      ; 0.473      ;
; 0.340 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:1:REGI|s_Q        ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:1:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.050      ; 0.474      ;
; 0.342 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:31:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:31:REGI|s_Q                                               ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.468      ;
; 0.343 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:13:REGI|s_Q       ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:13:REGI|s_Q                                           ; iCLK         ; iCLK        ; 0.000        ; 0.245      ; 0.672      ;
; 0.345 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:8:REGI|s_Q  ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a6~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.031      ; 0.480      ;
; 0.347 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:6:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:7:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.473      ;
; 0.349 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:6:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:6:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.475      ;
; 0.350 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:4:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegALU:4:REGI|s_Q                                               ; iCLK         ; iCLK        ; 0.000        ; 0.041      ; 0.475      ;
; 0.355 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:18:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a15~porta_datain_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.226      ; 0.685      ;
; 0.355 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:28:REGI|s_Q       ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:28:REGI|s_Q                                    ; iCLK         ; iCLK        ; 0.000        ; 0.041      ; 0.480      ;
; 0.357 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRegWr:0:REGI|s_Q   ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegRegWrAddr:0:REGI|s_Q                                         ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.483      ;
; 0.359 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:8:REGI|s_Q                                            ; iCLK         ; iCLK        ; 0.000        ; 0.230      ; 0.673      ;
; 0.361 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:25:REGI|s_Q        ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:25:REGI|s_Q                              ; iCLK         ; iCLK        ; 0.000        ; 0.050      ; 0.495      ;
; 0.364 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.490      ;
; 0.373 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:27:REGI|s_Q       ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:27:REGI|s_Q                                    ; iCLK         ; iCLK        ; 0.000        ; 0.041      ; 0.498      ;
; 0.375 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:30:REGI|s_Q       ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:30:REGI|s_Q                                           ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.501      ;
; 0.376 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:26:REGI|s_Q       ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:26:REGI|s_Q                                    ; iCLK         ; iCLK        ; 0.000        ; 0.041      ; 0.501      ;
; 0.376 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:29:REGI|s_Q       ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:29:REGI|s_Q                                    ; iCLK         ; iCLK        ; 0.000        ; 0.041      ; 0.501      ;
; 0.378 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:17:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a15~porta_datain_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.226      ; 0.708      ;
; 0.381 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:21:REGI|s_Q       ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:21:REGI|s_Q                                           ; iCLK         ; iCLK        ; 0.000        ; 0.245      ; 0.710      ;
; 0.381 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.507      ;
; 0.382 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:1:REGI|s_Q        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:1:REGI|s_Q                                            ; iCLK         ; iCLK        ; 0.000        ; 0.050      ; 0.516      ;
; 0.384 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:19:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:19:REGI|s_Q                                  ; iCLK         ; iCLK        ; 0.000        ; -0.153     ; 0.315      ;
; 0.384 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:30:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:30:REGI|s_Q                                               ; iCLK         ; iCLK        ; 0.000        ; 0.250      ; 0.718      ;
; 0.386 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q       ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:31:REGI|s_Q                                           ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.512      ;
; 0.387 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:26:REGI|s_Q        ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:26:REGI|s_Q                              ; iCLK         ; iCLK        ; 0.000        ; 0.059      ; 0.530      ;
; 0.390 ; reg_NPC:g_NBITREG_PC|dffgPC:\G_NBit_Reg1:22:REGI|s_Q            ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:23:REGI|s_Q                                    ; iCLK         ; iCLK        ; 0.000        ; -0.153     ; 0.321      ;
; 0.394 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q        ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:2:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; -0.163     ; 0.315      ;
; 0.394 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:9:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.234      ; 0.732      ;
; 0.394 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:3:REGI|s_Q      ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:3:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; -0.163     ; 0.315      ;
; 0.394 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:MemToReg|s_Q                  ; reg_MEMWB:MEMWB|dffg:MemToReg|s_Q                                                            ; iCLK         ; iCLK        ; 0.000        ; -0.163     ; 0.315      ;
; 0.395 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:6:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:8:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.521      ;
; 0.396 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:19:REGI|s_Q       ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:19:REGI|s_Q                                    ; iCLK         ; iCLK        ; 0.000        ; 0.241      ; 0.721      ;
; 0.399 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:16:REGI|s_Q       ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:16:REGI|s_Q                                           ; iCLK         ; iCLK        ; 0.000        ; 0.256      ; 0.739      ;
+-------+-----------------------------------------------------------------+----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'iCLK'                                                                                                                                                      ;
+--------+----------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 16.303 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:23:REGI|s_Q    ; iCLK         ; iCLK        ; 20.000       ; -0.043     ; 3.641      ;
; 16.309 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:10:REGI|s_Q    ; iCLK         ; iCLK        ; 20.000       ; -0.046     ; 3.632      ;
; 16.310 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q    ; iCLK         ; iCLK        ; 20.000       ; -0.046     ; 3.631      ;
; 16.310 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:17:REGI|s_Q    ; iCLK         ; iCLK        ; 20.000       ; -0.046     ; 3.631      ;
; 16.310 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:15:REGI|s_Q    ; iCLK         ; iCLK        ; 20.000       ; -0.046     ; 3.631      ;
; 16.314 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.046     ; 3.627      ;
; 16.314 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:4:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.046     ; 3.627      ;
; 16.318 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRsAddr:0:REGI|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.043     ; 3.626      ;
; 16.318 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRsAddr:1:REGI|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.043     ; 3.626      ;
; 16.318 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRsAddr:2:REGI|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.043     ; 3.626      ;
; 16.318 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRsAddr:3:REGI|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.043     ; 3.626      ;
; 16.318 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRsAddr:4:REGI|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.043     ; 3.626      ;
; 16.325 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:7:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; -0.035     ; 3.627      ;
; 16.493 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:20:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; 0.133      ; 3.627      ;
; 16.498 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:22:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; 0.137      ; 3.626      ;
; 16.502 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:14:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.047     ; 3.438      ;
; 16.502 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:15:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.047     ; 3.438      ;
; 16.505 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:29:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; 0.153      ; 3.635      ;
; 16.505 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:30:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; 0.153      ; 3.635      ;
; 16.505 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q    ; iCLK         ; iCLK        ; 20.000       ; 0.153      ; 3.635      ;
; 16.506 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:14:REGI|s_Q    ; iCLK         ; iCLK        ; 20.000       ; 0.151      ; 3.632      ;
; 16.506 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:9:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; 0.151      ; 3.632      ;
; 16.515 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:8:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; -0.044     ; 3.428      ;
; 16.515 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRegWr:4:REGI|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.047     ; 3.425      ;
; 16.515 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:8:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; -0.044     ; 3.428      ;
; 16.515 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:6:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.044     ; 3.428      ;
; 16.515 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:8:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.044     ; 3.428      ;
; 16.515 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:16:REGI|s_Q    ; iCLK         ; iCLK        ; 20.000       ; -0.043     ; 3.429      ;
; 16.516 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:24:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.041     ; 3.430      ;
; 16.516 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:18:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.042     ; 3.429      ;
; 16.516 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:22:REGI|s_Q    ; iCLK         ; iCLK        ; 20.000       ; -0.042     ; 3.429      ;
; 16.516 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:25:REGI|s_Q    ; iCLK         ; iCLK        ; 20.000       ; -0.042     ; 3.429      ;
; 16.517 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:1:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; -0.041     ; 3.429      ;
; 16.517 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:28:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.041     ; 3.429      ;
; 16.517 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRegWr:0:REGI|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.053     ; 3.417      ;
; 16.517 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRegWr:3:REGI|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.053     ; 3.417      ;
; 16.517 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:28:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.041     ; 3.429      ;
; 16.517 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:1:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; -0.041     ; 3.429      ;
; 16.517 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:31:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.041     ; 3.429      ;
; 16.517 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:2:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; -0.041     ; 3.429      ;
; 16.517 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:3:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.053     ; 3.417      ;
; 16.517 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:8:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.051     ; 3.419      ;
; 16.517 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:9:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.053     ; 3.417      ;
; 16.517 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:10:REGI|s_Q    ; iCLK         ; iCLK        ; 20.000       ; -0.050     ; 3.420      ;
; 16.517 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:11:REGI|s_Q    ; iCLK         ; iCLK        ; 20.000       ; -0.047     ; 3.423      ;
; 16.517 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:13:REGI|s_Q    ; iCLK         ; iCLK        ; 20.000       ; -0.047     ; 3.423      ;
; 16.517 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:14:REGI|s_Q    ; iCLK         ; iCLK        ; 20.000       ; -0.051     ; 3.419      ;
; 16.517 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:16:REGI|s_Q    ; iCLK         ; iCLK        ; 20.000       ; -0.046     ; 3.424      ;
; 16.517 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:26:REGI|s_Q    ; iCLK         ; iCLK        ; 20.000       ; -0.046     ; 3.424      ;
; 16.517 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:21:REGI|s_Q    ; iCLK         ; iCLK        ; 20.000       ; -0.048     ; 3.422      ;
; 16.517 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:30:REGI|s_Q    ; iCLK         ; iCLK        ; 20.000       ; -0.046     ; 3.424      ;
; 16.517 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:29:REGI|s_Q    ; iCLK         ; iCLK        ; 20.000       ; -0.046     ; 3.424      ;
; 16.517 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:28:REGI|s_Q    ; iCLK         ; iCLK        ; 20.000       ; -0.046     ; 3.424      ;
; 16.517 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:27:REGI|s_Q    ; iCLK         ; iCLK        ; 20.000       ; -0.046     ; 3.424      ;
; 16.517 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:24:REGI|s_Q    ; iCLK         ; iCLK        ; 20.000       ; -0.046     ; 3.424      ;
; 16.517 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q    ; iCLK         ; iCLK        ; 20.000       ; -0.053     ; 3.417      ;
; 16.518 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:12:REGI|s_Q    ; iCLK         ; iCLK        ; 20.000       ; -0.050     ; 3.419      ;
; 16.518 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:13:REGI|s_Q    ; iCLK         ; iCLK        ; 20.000       ; -0.050     ; 3.419      ;
; 16.521 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:0:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; -0.040     ; 3.426      ;
; 16.521 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:1:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.040     ; 3.426      ;
; 16.521 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:0:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.040     ; 3.426      ;
; 16.521 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:1:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.040     ; 3.426      ;
; 16.521 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:AluSrc|s_Q                   ; iCLK         ; iCLK        ; 20.000       ; -0.040     ; 3.426      ;
; 16.522 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:0:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.042     ; 3.423      ;
; 16.522 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRtAddr:0:REGI|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.042     ; 3.423      ;
; 16.522 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRtAddr:1:REGI|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.042     ; 3.423      ;
; 16.522 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRtAddr:2:REGI|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.042     ; 3.423      ;
; 16.522 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRtAddr:3:REGI|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.042     ; 3.423      ;
; 16.522 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRtAddr:4:REGI|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.042     ; 3.423      ;
; 16.522 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:4:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; -0.035     ; 3.430      ;
; 16.522 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:6:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; -0.035     ; 3.430      ;
; 16.522 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:5:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; -0.035     ; 3.430      ;
; 16.530 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:3:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; 0.167      ; 3.624      ;
; 16.530 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; 0.167      ; 3.624      ;
; 16.696 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:26:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; 0.133      ; 3.424      ;
; 16.697 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:23:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; 0.133      ; 3.423      ;
; 16.697 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:30:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; 0.133      ; 3.423      ;
; 16.697 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:14:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; 0.148      ; 3.438      ;
; 16.697 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:13:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; 0.148      ; 3.438      ;
; 16.697 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:13:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; 0.148      ; 3.438      ;
; 16.697 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:12:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; 0.148      ; 3.438      ;
; 16.697 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:20:REGI|s_Q    ; iCLK         ; iCLK        ; 20.000       ; 0.133      ; 3.423      ;
; 16.698 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:9:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; 0.148      ; 3.437      ;
; 16.698 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:11:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; 0.148      ; 3.437      ;
; 16.698 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:9:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; 0.148      ; 3.437      ;
; 16.698 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:11:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; 0.148      ; 3.437      ;
; 16.701 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:25:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; 0.153      ; 3.439      ;
; 16.702 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:29:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; 0.153      ; 3.438      ;
; 16.703 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:12:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; 0.153      ; 3.437      ;
; 16.703 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:15:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; 0.153      ; 3.437      ;
; 16.703 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:12:REGI|s_Q    ; iCLK         ; iCLK        ; 20.000       ; 0.153      ; 3.437      ;
; 16.703 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:15:REGI|s_Q    ; iCLK         ; iCLK        ; 20.000       ; 0.153      ; 3.437      ;
; 16.710 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRegWr:1:REGI|s_Q  ; iCLK         ; iCLK        ; 20.000       ; 0.148      ; 3.425      ;
; 16.710 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRegWr:2:REGI|s_Q  ; iCLK         ; iCLK        ; 20.000       ; 0.148      ; 3.425      ;
; 16.711 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:22:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; 0.153      ; 3.429      ;
; 16.711 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:17:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; 0.154      ; 3.430      ;
; 16.711 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:20:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; 0.153      ; 3.429      ;
; 16.711 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:27:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; 0.154      ; 3.430      ;
; 16.711 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:21:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; 0.153      ; 3.429      ;
; 16.711 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:16:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; 0.154      ; 3.430      ;
+--------+----------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'iCLK'                                                                                                                                                           ;
+-------+--------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.058 ; hazardDetectionUnit:hazard_Detection|o_FlushIFID ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.045      ; 1.187      ;
; 1.058 ; hazardDetectionUnit:hazard_Detection|o_FlushIFID ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:3:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.045      ; 1.187      ;
; 1.181 ; hazardDetectionUnit:hazard_Detection|o_FlushIFID ; mem:IMem|ram~43                                               ; iCLK         ; iCLK        ; 0.000        ; 0.045      ; 1.310      ;
; 1.251 ; hazardDetectionUnit:hazard_Detection|o_FlushIFID ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:12:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; -0.158     ; 1.177      ;
; 1.251 ; hazardDetectionUnit:hazard_Detection|o_FlushIFID ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:13:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; -0.158     ; 1.177      ;
; 1.251 ; hazardDetectionUnit:hazard_Detection|o_FlushIFID ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:14:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; -0.158     ; 1.177      ;
; 1.297 ; hazardDetectionUnit:hazard_Detection|o_FlushIFID ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.049      ; 1.430      ;
; 1.385 ; hazardDetectionUnit:hazard_Detection|o_FlushIFID ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:0:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; -0.159     ; 1.310      ;
; 1.385 ; hazardDetectionUnit:hazard_Detection|o_FlushIFID ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:1:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; -0.159     ; 1.310      ;
; 1.405 ; hazardDetectionUnit:hazard_Detection|o_FlushIFID ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; -0.150     ; 1.339      ;
; 1.405 ; hazardDetectionUnit:hazard_Detection|o_FlushIFID ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:10:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; -0.150     ; 1.339      ;
; 1.405 ; hazardDetectionUnit:hazard_Detection|o_FlushIFID ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:9:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; -0.150     ; 1.339      ;
; 1.500 ; hazardDetectionUnit:hazard_Detection|o_FlushIFID ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:20:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; -0.154     ; 1.430      ;
; 1.500 ; hazardDetectionUnit:hazard_Detection|o_FlushIFID ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:19:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; -0.154     ; 1.430      ;
; 1.505 ; hazardDetectionUnit:hazard_Detection|o_FlushIFID ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:16:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; -0.150     ; 1.439      ;
; 1.505 ; hazardDetectionUnit:hazard_Detection|o_FlushIFID ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:15:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; -0.150     ; 1.439      ;
; 1.505 ; hazardDetectionUnit:hazard_Detection|o_FlushIFID ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:17:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; -0.150     ; 1.439      ;
; 1.558 ; hazardDetectionUnit:hazard_Detection|o_FlushIFID ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:22:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; -0.153     ; 1.489      ;
; 1.558 ; hazardDetectionUnit:hazard_Detection|o_FlushIFID ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:21:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; -0.153     ; 1.489      ;
; 1.558 ; hazardDetectionUnit:hazard_Detection|o_FlushIFID ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:23:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; -0.153     ; 1.489      ;
; 1.768 ; hazardDetectionUnit:hazard_Detection|o_FlushIFID ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:7:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; -0.155     ; 1.697      ;
; 1.768 ; hazardDetectionUnit:hazard_Detection|o_FlushIFID ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:8:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; -0.155     ; 1.697      ;
; 1.768 ; hazardDetectionUnit:hazard_Detection|o_FlushIFID ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:6:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; -0.155     ; 1.697      ;
; 1.768 ; hazardDetectionUnit:hazard_Detection|o_FlushIFID ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; -0.155     ; 1.697      ;
; 1.768 ; hazardDetectionUnit:hazard_Detection|o_FlushIFID ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:4:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; -0.155     ; 1.697      ;
; 1.824 ; hazardDetectionUnit:hazard_Detection|o_FlushIFID ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:24:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.049      ; 1.957      ;
; 2.029 ; hazardDetectionUnit:hazard_Detection|o_FlushIFID ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:26:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; -0.156     ; 1.957      ;
; 2.029 ; hazardDetectionUnit:hazard_Detection|o_FlushIFID ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:25:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; -0.156     ; 1.957      ;
; 2.029 ; hazardDetectionUnit:hazard_Detection|o_FlushIFID ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:27:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; -0.156     ; 1.957      ;
; 2.029 ; hazardDetectionUnit:hazard_Detection|o_FlushIFID ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:28:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; -0.156     ; 1.957      ;
; 2.029 ; hazardDetectionUnit:hazard_Detection|o_FlushIFID ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:29:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; -0.156     ; 1.957      ;
; 2.030 ; hazardDetectionUnit:hazard_Detection|o_FlushIFID ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:30:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; -0.153     ; 1.961      ;
; 2.030 ; hazardDetectionUnit:hazard_Detection|o_FlushIFID ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; -0.153     ; 1.961      ;
; 2.720 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:12:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.276      ; 3.080      ;
; 2.720 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:15:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.276      ; 3.080      ;
; 2.720 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:12:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.276      ; 3.080      ;
; 2.720 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:15:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.276      ; 3.080      ;
; 2.726 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:9:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.271      ; 3.081      ;
; 2.726 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:14:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.271      ; 3.081      ;
; 2.726 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:13:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.271      ; 3.081      ;
; 2.726 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:11:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.271      ; 3.081      ;
; 2.726 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:9:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.271      ; 3.081      ;
; 2.726 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:11:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.271      ; 3.081      ;
; 2.726 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:13:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.271      ; 3.081      ;
; 2.726 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:12:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.271      ; 3.081      ;
; 2.727 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:23:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.255      ; 3.066      ;
; 2.727 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:30:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.255      ; 3.066      ;
; 2.727 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:26:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.255      ; 3.066      ;
; 2.727 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:20:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.255      ; 3.066      ;
; 2.729 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:4:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.259      ; 3.072      ;
; 2.735 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:2:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.253      ; 3.072      ;
; 2.735 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:3:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.252      ; 3.071      ;
; 2.735 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:6:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.253      ; 3.072      ;
; 2.735 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:7:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.253      ; 3.072      ;
; 2.735 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:5:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.253      ; 3.072      ;
; 2.735 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:3:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.252      ; 3.071      ;
; 2.735 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:2:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.249      ; 3.068      ;
; 2.735 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:4:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.249      ; 3.068      ;
; 2.735 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegAluCtrl:0:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.249      ; 3.068      ;
; 2.736 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:24:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.252      ; 3.072      ;
; 2.736 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:0:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.252      ; 3.072      ;
; 2.736 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:10:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.251      ; 3.071      ;
; 2.736 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:10:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.251      ; 3.071      ;
; 2.736 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:6:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.252      ; 3.072      ;
; 2.741 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:22:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.246      ; 3.071      ;
; 2.741 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:20:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.246      ; 3.071      ;
; 2.741 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:21:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.246      ; 3.071      ;
; 2.741 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:31:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.246      ; 3.071      ;
; 2.741 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:21:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.246      ; 3.071      ;
; 2.741 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:23:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.246      ; 3.071      ;
; 2.742 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:17:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.246      ; 3.072      ;
; 2.742 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:27:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.246      ; 3.072      ;
; 2.742 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:16:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.246      ; 3.072      ;
; 2.742 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:18:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.246      ; 3.072      ;
; 2.742 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:19:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.246      ; 3.072      ;
; 2.742 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:26:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.246      ; 3.072      ;
; 2.742 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRegWr:1:REGI|s_Q   ; iCLK         ; iCLK        ; 0.000        ; 0.240      ; 3.066      ;
; 2.742 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRegWr:2:REGI|s_Q   ; iCLK         ; iCLK        ; 0.000        ; 0.240      ; 3.066      ;
; 2.742 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:25:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.246      ; 3.072      ;
; 2.742 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:19:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.246      ; 3.072      ;
; 2.742 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:16:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.246      ; 3.072      ;
; 2.742 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:27:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.246      ; 3.072      ;
; 2.742 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:17:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.246      ; 3.072      ;
; 2.742 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:5:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.237      ; 3.063      ;
; 2.742 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:7:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.237      ; 3.063      ;
; 2.742 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:7:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.237      ; 3.063      ;
; 2.742 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:19:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.240      ; 3.066      ;
; 2.742 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:MemWr|s_Q                     ; iCLK         ; iCLK        ; 0.000        ; 0.236      ; 3.062      ;
; 2.742 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegAluCtrl:2:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.232      ; 3.058      ;
; 2.742 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegAluCtrl:3:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.232      ; 3.058      ;
; 2.742 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:MemToReg|s_Q                  ; iCLK         ; iCLK        ; 0.000        ; 0.237      ; 3.063      ;
; 2.742 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegAluCtrl:1:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.232      ; 3.058      ;
; 2.742 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:isJump|s_Q                    ; iCLK         ; iCLK        ; 0.000        ; 0.237      ; 3.063      ;
; 2.742 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:luiCtrl|s_Q                   ; iCLK         ; iCLK        ; 0.000        ; 0.237      ; 3.063      ;
; 2.742 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:RegWr|s_Q                     ; iCLK         ; iCLK        ; 0.000        ; 0.236      ; 3.062      ;
; 2.748 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:29:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.245      ; 3.077      ;
; 2.749 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:25:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.245      ; 3.078      ;
; 2.902 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:3:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.260      ; 3.246      ;
; 2.902 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.260      ; 3.246      ;
; 2.903 ; hazardDetectionUnit:hazard_Detection|o_Flush     ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:22:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.259      ; 3.246      ;
+-------+--------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
The design MTBF is not calculated because there are no specified synchronizers in the design.
Number of Synchronizer Chains Found: 2
Shortest Synchronizer Chain: 2 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
Worst Case Available Settling Time: 29.487 ns




+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.748  ; 0.132 ; 13.147   ; 1.058   ; 9.367               ;
;  iCLK            ; -1.748  ; 0.132 ; 13.147   ; 1.058   ; 9.367               ;
; Design-wide TNS  ; -24.371 ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  iCLK            ; -24.371 ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; oALUOut[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[8]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[9]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[10]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[11]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[12]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[13]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[14]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[15]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[16]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[17]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[18]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[19]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[20]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[21]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[22]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[23]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[24]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[25]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[26]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[27]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[28]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[29]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[30]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[31]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; iInstAddr[0]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[1]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[12]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[13]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[14]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[15]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[16]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[17]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[18]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[19]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[20]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[21]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[22]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[23]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[24]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[25]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[26]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[27]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[28]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[29]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[30]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[31]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iCLK                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iRST                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstLd                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[17]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[2]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[3]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[4]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[5]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[6]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[7]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[8]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[9]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[10]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[11]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[16]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[20]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[18]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[19]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[0]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[21]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[22]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[23]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[24]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[25]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[15]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[14]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[13]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[12]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[11]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[10]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[9]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[8]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[7]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[6]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[5]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[4]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[3]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[2]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[1]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[30]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[26]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[27]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[28]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[29]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[31]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; oALUOut[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; oALUOut[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[16]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[17]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[18]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[19]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[20]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[21]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[22]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[23]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; oALUOut[24]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[25]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[26]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[27]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[28]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[29]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[30]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[31]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; oALUOut[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; oALUOut[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[16]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[17]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[18]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[19]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[20]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[21]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[22]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[23]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; oALUOut[24]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[25]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[26]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[27]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[28]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[29]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[30]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[31]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; oALUOut[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; oALUOut[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; oALUOut[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[16]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[17]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[18]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[19]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[20]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[21]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[22]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[23]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; oALUOut[24]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[25]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[26]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[27]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[28]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[29]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; oALUOut[30]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[31]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; iCLK       ; iCLK     ; 965246   ; 88388    ; 11970    ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; iCLK       ; iCLK     ; 965246   ; 88388    ; 11970    ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; iCLK       ; iCLK     ; 171      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; iCLK       ; iCLK     ; 171      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 44    ; 44   ;
; Unconstrained Input Port Paths  ; 1501  ; 1501 ;
; Unconstrained Output Ports      ; 32    ; 32   ;
; Unconstrained Output Port Paths ; 6319  ; 6319 ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; iCLK   ; iCLK  ; Base ; Constrained ;
+--------+-------+------+-------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                            ;
+---------------+--------------------------------------------------------------------------------------+
; Input Port    ; Comment                                                                              ;
+---------------+--------------------------------------------------------------------------------------+
; iInstAddr[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[4]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[5]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[6]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[7]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[8]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[9]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[10] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[11] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[0]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[1]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[2]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[3]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[4]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[5]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[6]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[7]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[8]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[9]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[10]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[11]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[12]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[13]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[14]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[15]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[16]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[17]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[18]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[19]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[20]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[21]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[22]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[23]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[24]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[25]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[26]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[27]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[28]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[29]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[30]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[31]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstLd       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iRST          ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+---------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; oALUOut[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[8]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[9]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[10] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[11] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[12] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[13] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[14] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[15] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[16] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[17] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[18] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[19] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[20] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[21] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[22] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[23] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[24] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[25] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[26] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[27] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[28] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[29] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[30] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[31] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                            ;
+---------------+--------------------------------------------------------------------------------------+
; Input Port    ; Comment                                                                              ;
+---------------+--------------------------------------------------------------------------------------+
; iInstAddr[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[4]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[5]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[6]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[7]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[8]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[9]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[10] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[11] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[0]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[1]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[2]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[3]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[4]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[5]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[6]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[7]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[8]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[9]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[10]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[11]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[12]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[13]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[14]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[15]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[16]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[17]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[18]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[19]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[20]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[21]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[22]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[23]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[24]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[25]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[26]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[27]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[28]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[29]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[30]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[31]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstLd       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iRST          ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+---------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; oALUOut[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[8]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[9]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[10] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[11] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[12] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[13] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[14] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[15] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[16] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[17] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[18] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[19] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[20] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[21] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[22] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[23] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[24] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[25] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[26] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[27] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[28] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[29] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[30] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[31] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Standard Edition
    Info: Copyright (C) 2020  Intel Corporation. All rights reserved.
    Info: Your use of Intel Corporation's design tools, logic functions 
    Info: and other software and tools, and any partner logic 
    Info: functions, and any output files from any of the foregoing 
    Info: (including device programming or simulation files), and any 
    Info: associated documentation or information are expressly subject 
    Info: to the terms and conditions of the Intel Program License 
    Info: Subscription Agreement, the Intel Quartus Prime License Agreement,
    Info: the Intel FPGA IP License Agreement, or other applicable license
    Info: agreement, including, without limitation, that your use is for
    Info: the sole purpose of programming logic devices manufactured by
    Info: Intel and sold by Intel or its authorized distributors.  Please
    Info: refer to the applicable agreement for further details, at
    Info: https://fpgasoftware.intel.com/eula.
    Info: Processing started: Thu Nov 21 15:58:27 2024
Info: Command: quartus_sta --sdc=toolflow.sdc toolflow --do_report_timing
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 12 of the 12 processors detected
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Warning (335093): The Timing Analyzer is analyzing 15 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Info (332104): Reading SDC File: 'toolflow.sdc'
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.748
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.748             -24.371 iCLK 
Info (332146): Worst-case hold slack is 0.332
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.332               0.000 iCLK 
Info (332146): Worst-case recovery slack is 13.147
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    13.147               0.000 iCLK 
Info (332146): Worst-case removal slack is 2.242
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.242               0.000 iCLK 
Info (332146): Worst-case minimum pulse width slack is 9.623
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.623               0.000 iCLK 
Info (332114): Report Metastability: Found 2 synchronizer chains.
    Info (332114): The design MTBF is not calculated because there are no specified synchronizers in the design.
    Info (332114): Number of Synchronizer Chains Found: 2
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
    Info (332114): Worst Case Available Settling Time: 18.642 ns
    Info (332114): 
Info (332115): Report Timing: Found 1 setup paths (1 violated).  Worst case slack is -1.748
    Info (332115): -to_clock [get_clocks {iCLK}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is -1.748 (VIOLATED)
    Info (332115): ===================================================================
    Info (332115): From Node    : regFile:g_REGFILE|reg_N:\G_N_Reg:9:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q
    Info (332115): To Node      : reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q
    Info (332115): Launch Clock : iCLK (INVERTED)
    Info (332115): Latch Clock  : iCLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           launch edge time
    Info (332115):     13.198      3.198  F        clock network delay
    Info (332115):     13.430      0.232     uTco  regFile:g_REGFILE|reg_N:\G_N_Reg:9:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q
    Info (332115):     13.430      0.000 FF  CELL  g_REGFILE|\G_N_Reg:9:REGI|\G_NBit_Reg:11:REGI|s_Q|q
    Info (332115):     13.754      0.324 FF    IC  g_REGFILE|g_MUX_RS|Mux20~6|datad
    Info (332115):     13.879      0.125 FF  CELL  g_REGFILE|g_MUX_RS|Mux20~6|combout
    Info (332115):     14.475      0.596 FF    IC  g_REGFILE|g_MUX_RS|Mux20~7|datad
    Info (332115):     14.625      0.150 FR  CELL  g_REGFILE|g_MUX_RS|Mux20~7|combout
    Info (332115):     15.654      1.029 RR    IC  g_REGFILE|g_MUX_RS|Mux20~8|dataa
    Info (332115):     16.071      0.417 RR  CELL  g_REGFILE|g_MUX_RS|Mux20~8|combout
    Info (332115):     18.860      2.789 RR    IC  g_REGFILE|g_MUX_RS|Mux20~19|datab
    Info (332115):     19.294      0.434 RF  CELL  g_REGFILE|g_MUX_RS|Mux20~19|combout
    Info (332115):     19.543      0.249 FF    IC  forwardBrnch_MUX_A|MUX3|\G_NBit_MUX:11:MUXI|g_Or|o_F~0|datad
    Info (332115):     19.668      0.125 FF  CELL  forwardBrnch_MUX_A|MUX3|\G_NBit_MUX:11:MUXI|g_Or|o_F~0|combout
    Info (332115):     19.937      0.269 FF    IC  e_equalityModule|Equal0~15|datab
    Info (332115):     20.378      0.441 FR  CELL  e_equalityModule|Equal0~15|combout
    Info (332115):     21.086      0.708 RR    IC  e_equalityModule|Equal0~16|datac
    Info (332115):     21.353      0.267 RF  CELL  e_equalityModule|Equal0~16|combout
    Info (332115):     21.582      0.229 FF    IC  e_equalityModule|Equal0~23|datad
    Info (332115):     21.707      0.125 FF  CELL  e_equalityModule|Equal0~23|combout
    Info (332115):     21.945      0.238 FF    IC  g_NBITMUX_PCnextAddr|\G_NBit_MUX:22:MUXI|g_Or|o_F~6|datad
    Info (332115):     22.070      0.125 FF  CELL  g_NBITMUX_PCnextAddr|\G_NBit_MUX:22:MUXI|g_Or|o_F~6|combout
    Info (332115):     22.320      0.250 FF    IC  g_NBITREG_PC|\G_NBit_Reg2:25:REGI|s_Q~0|datad
    Info (332115):     22.470      0.150 FR  CELL  g_NBITREG_PC|\G_NBit_Reg2:25:REGI|s_Q~0|combout
    Info (332115):     23.227      0.757 RR    IC  g_NBITMUX_PCnextAddr|\G_NBit_MUX:7:MUXI|g_Or|o_F~2|datad
    Info (332115):     23.366      0.139 RF  CELL  g_NBITMUX_PCnextAddr|\G_NBit_MUX:7:MUXI|g_Or|o_F~2|combout
    Info (332115):     23.593      0.227 FF    IC  g_NBITMUX_PCnextAddr|\G_NBit_MUX:7:MUXI|g_Or|o_F~3|datad
    Info (332115):     23.743      0.150 FR  CELL  g_NBITMUX_PCnextAddr|\G_NBit_MUX:7:MUXI|g_Or|o_F~3|combout
    Info (332115):     24.492      0.749 RR    IC  g_NBITMUX_PCnextAddr|\G_NBit_MUX:7:MUXI|g_Or|o_F~4|datad
    Info (332115):     24.647      0.155 RR  CELL  g_NBITMUX_PCnextAddr|\G_NBit_MUX:7:MUXI|g_Or|o_F~4|combout
    Info (332115):     24.647      0.000 RR    IC  g_NBITREG_PC|\G_NBit_Reg0:7:REGI|s_Q|d
    Info (332115):     24.734      0.087 RR  CELL  reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           latch edge time
    Info (332115):     22.980      2.980  R        clock network delay
    Info (332115):     22.988      0.008           clock pessimism removed
    Info (332115):     22.968     -0.020           clock uncertainty
    Info (332115):     22.986      0.018     uTsu  reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q
    Info (332115): 
    Info (332115): Data Arrival Time  :    24.734
    Info (332115): Data Required Time :    22.986
    Info (332115): Slack              :    -1.748 (VIOLATED)
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.332
    Info (332115): -to_clock [get_clocks {iCLK}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.332 
    Info (332115): ===================================================================
    Info (332115): From Node    : reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:1:REGI|s_Q
    Info (332115): To Node      : mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_datain_reg0
    Info (332115): Launch Clock : iCLK
    Info (332115): Latch Clock  : iCLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.989      2.989  R        clock network delay
    Info (332115):      3.221      0.232     uTco  reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:1:REGI|s_Q
    Info (332115):      3.221      0.000 RR  CELL  EXMEM_Pipeline_Red|\G_NBit_RegRdDtaB:1:REGI|s_Q|q
    Info (332115):      3.913      0.692 RR    IC  DMem|ram_rtl_0|auto_generated|ram_block1a1|portadatain[0]
    Info (332115):      3.985      0.072 RR  CELL  mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_datain_reg0
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      3.463      3.463  R        clock network delay
    Info (332115):      3.431     -0.032           clock pessimism removed
    Info (332115):      3.431      0.000           clock uncertainty
    Info (332115):      3.653      0.222      uTh  mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_datain_reg0
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.985
    Info (332115): Data Required Time :     3.653
    Info (332115): Slack              :     0.332 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 13.147
    Info (332115): -to_clock [get_clocks {iCLK}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 13.147 
    Info (332115): ===================================================================
    Info (332115): From Node    : hazardDetectionUnit:hazard_Detection|o_Flush
    Info (332115): To Node      : reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:23:REGI|s_Q
    Info (332115): Launch Clock : iCLK
    Info (332115): Latch Clock  : iCLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      3.096      3.096  R        clock network delay
    Info (332115):      3.328      0.232     uTco  hazardDetectionUnit:hazard_Detection|o_Flush
    Info (332115):      3.328      0.000 RR  CELL  hazard_Detection|o_Flush|q
    Info (332115):      3.328      0.000 RR    IC  comb~0|datac
    Info (332115):      3.737      0.409 RR  CELL  comb~0|combout
    Info (332115):      7.148      3.411 RR    IC  comb~0clkctrl|inclk[0]
    Info (332115):      7.148      0.000 RR  CELL  comb~0clkctrl|outclk
    Info (332115):      9.095      1.947 RR    IC  IDEX_Pipeline_Reg|\G_NBit_RegPC:23:REGI|s_Q|clrn
    Info (332115):      9.864      0.769 RF  CELL  reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:23:REGI|s_Q
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           latch edge time
    Info (332115):     22.981      2.981  R        clock network delay
    Info (332115):     23.013      0.032           clock pessimism removed
    Info (332115):     22.993     -0.020           clock uncertainty
    Info (332115):     23.011      0.018     uTsu  reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:23:REGI|s_Q
    Info (332115): 
    Info (332115): Data Arrival Time  :     9.864
    Info (332115): Data Required Time :    23.011
    Info (332115): Slack              :    13.147 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 2.242
    Info (332115): -to_clock [get_clocks {iCLK}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 2.242 
    Info (332115): ===================================================================
    Info (332115): From Node    : hazardDetectionUnit:hazard_Detection|o_FlushIFID
    Info (332115): To Node      : reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q
    Info (332115): Launch Clock : iCLK
    Info (332115): Latch Clock  : iCLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      3.398      3.398  R        clock network delay
    Info (332115):      3.630      0.232     uTco  hazardDetectionUnit:hazard_Detection|o_FlushIFID
    Info (332115):      3.630      0.000 RR  CELL  hazard_Detection|o_FlushIFID|q
    Info (332115):      4.619      0.989 RR    IC  comb~2|datad
    Info (332115):      4.768      0.149 RR  CELL  comb~2|combout
    Info (332115):      5.188      0.420 RR    IC  IFID_Pipeline_Reg|\G_NBit_RegPC:2:REGI|s_Q|clrn
    Info (332115):      5.917      0.729 RF  CELL  reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      3.521      3.521  R        clock network delay
    Info (332115):      3.489     -0.032           clock pessimism removed
    Info (332115):      3.489      0.000           clock uncertainty
    Info (332115):      3.675      0.186      uTh  reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q
    Info (332115): 
    Info (332115): Data Arrival Time  :     5.917
    Info (332115): Data Required Time :     3.675
    Info (332115): Slack              :     2.242 
    Info (332115): ===================================================================
    Info (332115): 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.843
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.843              -1.503 iCLK 
Info (332146): Worst-case hold slack is 0.335
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.335               0.000 iCLK 
Info (332146): Worst-case recovery slack is 13.742
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    13.742               0.000 iCLK 
Info (332146): Worst-case removal slack is 2.016
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.016               0.000 iCLK 
Info (332146): Worst-case minimum pulse width slack is 9.648
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.648               0.000 iCLK 
Info (332114): Report Metastability: Found 2 synchronizer chains.
    Info (332114): The design MTBF is not calculated because there are no specified synchronizers in the design.
    Info (332114): Number of Synchronizer Chains Found: 2
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
    Info (332114): Worst Case Available Settling Time: 20.316 ns
    Info (332114): 
Info (332115): Report Timing: Found 1 setup paths (1 violated).  Worst case slack is -0.843
    Info (332115): -to_clock [get_clocks {iCLK}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is -0.843 (VIOLATED)
    Info (332115): ===================================================================
    Info (332115): From Node    : regFile:g_REGFILE|reg_N:\G_N_Reg:9:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q
    Info (332115): To Node      : reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q
    Info (332115): Launch Clock : iCLK (INVERTED)
    Info (332115): Latch Clock  : iCLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           launch edge time
    Info (332115):     12.886      2.886  F        clock network delay
    Info (332115):     13.099      0.213     uTco  regFile:g_REGFILE|reg_N:\G_N_Reg:9:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q
    Info (332115):     13.099      0.000 RR  CELL  g_REGFILE|\G_N_Reg:9:REGI|\G_NBit_Reg:11:REGI|s_Q|q
    Info (332115):     13.331      0.232 RR    IC  g_REGFILE|g_MUX_RS|Mux20~6|datad
    Info (332115):     13.475      0.144 RR  CELL  g_REGFILE|g_MUX_RS|Mux20~6|combout
    Info (332115):     14.060      0.585 RR    IC  g_REGFILE|g_MUX_RS|Mux20~7|datad
    Info (332115):     14.204      0.144 RR  CELL  g_REGFILE|g_MUX_RS|Mux20~7|combout
    Info (332115):     15.168      0.964 RR    IC  g_REGFILE|g_MUX_RS|Mux20~8|dataa
    Info (332115):     15.548      0.380 RR  CELL  g_REGFILE|g_MUX_RS|Mux20~8|combout
    Info (332115):     18.164      2.616 RR    IC  g_REGFILE|g_MUX_RS|Mux20~19|datab
    Info (332115):     18.559      0.395 RF  CELL  g_REGFILE|g_MUX_RS|Mux20~19|combout
    Info (332115):     18.786      0.227 FF    IC  forwardBrnch_MUX_A|MUX3|\G_NBit_MUX:11:MUXI|g_Or|o_F~0|datad
    Info (332115):     18.896      0.110 FF  CELL  forwardBrnch_MUX_A|MUX3|\G_NBit_MUX:11:MUXI|g_Or|o_F~0|combout
    Info (332115):     19.140      0.244 FF    IC  e_equalityModule|Equal0~15|datab
    Info (332115):     19.531      0.391 FR  CELL  e_equalityModule|Equal0~15|combout
    Info (332115):     20.199      0.668 RR    IC  e_equalityModule|Equal0~16|datac
    Info (332115):     20.442      0.243 RF  CELL  e_equalityModule|Equal0~16|combout
    Info (332115):     20.651      0.209 FF    IC  e_equalityModule|Equal0~23|datad
    Info (332115):     20.761      0.110 FF  CELL  e_equalityModule|Equal0~23|combout
    Info (332115):     20.977      0.216 FF    IC  g_NBITMUX_PCnextAddr|\G_NBit_MUX:22:MUXI|g_Or|o_F~6|datad
    Info (332115):     21.087      0.110 FF  CELL  g_NBITMUX_PCnextAddr|\G_NBit_MUX:22:MUXI|g_Or|o_F~6|combout
    Info (332115):     21.315      0.228 FF    IC  g_NBITREG_PC|\G_NBit_Reg2:25:REGI|s_Q~0|datad
    Info (332115):     21.449      0.134 FR  CELL  g_NBITREG_PC|\G_NBit_Reg2:25:REGI|s_Q~0|combout
    Info (332115):     22.156      0.707 RR    IC  g_NBITMUX_PCnextAddr|\G_NBit_MUX:7:MUXI|g_Or|o_F~2|datad
    Info (332115):     22.300      0.144 RR  CELL  g_NBITMUX_PCnextAddr|\G_NBit_MUX:7:MUXI|g_Or|o_F~2|combout
    Info (332115):     22.487      0.187 RR    IC  g_NBITMUX_PCnextAddr|\G_NBit_MUX:7:MUXI|g_Or|o_F~3|datad
    Info (332115):     22.631      0.144 RR  CELL  g_NBITMUX_PCnextAddr|\G_NBit_MUX:7:MUXI|g_Or|o_F~3|combout
    Info (332115):     23.335      0.704 RR    IC  g_NBITMUX_PCnextAddr|\G_NBit_MUX:7:MUXI|g_Or|o_F~4|datad
    Info (332115):     23.479      0.144 RR  CELL  g_NBITMUX_PCnextAddr|\G_NBit_MUX:7:MUXI|g_Or|o_F~4|combout
    Info (332115):     23.479      0.000 RR    IC  g_NBITREG_PC|\G_NBit_Reg0:7:REGI|s_Q|d
    Info (332115):     23.559      0.080 RR  CELL  reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           latch edge time
    Info (332115):     22.710      2.710  R        clock network delay
    Info (332115):     22.717      0.007           clock pessimism removed
    Info (332115):     22.697     -0.020           clock uncertainty
    Info (332115):     22.716      0.019     uTsu  reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q
    Info (332115): 
    Info (332115): Data Arrival Time  :    23.559
    Info (332115): Data Required Time :    22.716
    Info (332115): Slack              :    -0.843 (VIOLATED)
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.335
    Info (332115): -to_clock [get_clocks {iCLK}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.335 
    Info (332115): ===================================================================
    Info (332115): From Node    : reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:1:REGI|s_Q
    Info (332115): To Node      : mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_datain_reg0
    Info (332115): Launch Clock : iCLK
    Info (332115): Latch Clock  : iCLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.718      2.718  R        clock network delay
    Info (332115):      2.931      0.213     uTco  reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:1:REGI|s_Q
    Info (332115):      2.931      0.000 RR  CELL  EXMEM_Pipeline_Red|\G_NBit_RegRdDtaB:1:REGI|s_Q|q
    Info (332115):      3.576      0.645 RR    IC  DMem|ram_rtl_0|auto_generated|ram_block1a1|portadatain[0]
    Info (332115):      3.649      0.073 RR  CELL  mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_datain_reg0
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      3.141      3.141  R        clock network delay
    Info (332115):      3.113     -0.028           clock pessimism removed
    Info (332115):      3.113      0.000           clock uncertainty
    Info (332115):      3.314      0.201      uTh  mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_datain_reg0
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.649
    Info (332115): Data Required Time :     3.314
    Info (332115): Slack              :     0.335 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 13.742
    Info (332115): -to_clock [get_clocks {iCLK}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 13.742 
    Info (332115): ===================================================================
    Info (332115): From Node    : hazardDetectionUnit:hazard_Detection|o_Flush
    Info (332115): To Node      : reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:23:REGI|s_Q
    Info (332115): Launch Clock : iCLK
    Info (332115): Latch Clock  : iCLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.813      2.813  R        clock network delay
    Info (332115):      3.026      0.213     uTco  hazardDetectionUnit:hazard_Detection|o_Flush
    Info (332115):      3.026      0.000 RR  CELL  hazard_Detection|o_Flush|q
    Info (332115):      3.026      0.000 RR    IC  comb~0|datac
    Info (332115):      3.392      0.366 RR  CELL  comb~0|combout
    Info (332115):      6.575      3.183 RR    IC  comb~0clkctrl|inclk[0]
    Info (332115):      6.575      0.000 RR  CELL  comb~0clkctrl|outclk
    Info (332115):      8.305      1.730 RR    IC  IDEX_Pipeline_Reg|\G_NBit_RegPC:23:REGI|s_Q|clrn
    Info (332115):      8.995      0.690 RF  CELL  reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:23:REGI|s_Q
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           latch edge time
    Info (332115):     22.710      2.710  R        clock network delay
    Info (332115):     22.738      0.028           clock pessimism removed
    Info (332115):     22.718     -0.020           clock uncertainty
    Info (332115):     22.737      0.019     uTsu  reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:23:REGI|s_Q
    Info (332115): 
    Info (332115): Data Arrival Time  :     8.995
    Info (332115): Data Required Time :    22.737
    Info (332115): Slack              :    13.742 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 2.016
    Info (332115): -to_clock [get_clocks {iCLK}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 2.016 
    Info (332115): ===================================================================
    Info (332115): From Node    : hazardDetectionUnit:hazard_Detection|o_FlushIFID
    Info (332115): To Node      : reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q
    Info (332115): Launch Clock : iCLK
    Info (332115): Latch Clock  : iCLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      3.091      3.091  R        clock network delay
    Info (332115):      3.304      0.213     uTco  hazardDetectionUnit:hazard_Detection|o_FlushIFID
    Info (332115):      3.304      0.000 FF  CELL  hazard_Detection|o_FlushIFID|q
    Info (332115):      4.214      0.910 FF    IC  comb~2|datad
    Info (332115):      4.319      0.105 FF  CELL  comb~2|combout
    Info (332115):      4.697      0.378 FF    IC  IFID_Pipeline_Reg|\G_NBit_RegPC:2:REGI|s_Q|clrn
    Info (332115):      5.360      0.663 FR  CELL  reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      3.201      3.201  R        clock network delay
    Info (332115):      3.173     -0.028           clock pessimism removed
    Info (332115):      3.173      0.000           clock uncertainty
    Info (332115):      3.344      0.171      uTh  reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q
    Info (332115): 
    Info (332115): Data Arrival Time  :     5.360
    Info (332115): Data Required Time :     3.344
    Info (332115): Slack              :     2.016 
    Info (332115): ===================================================================
    Info (332115): 
Info: Analyzing Fast 1200mV 0C Model
Info (332146): Worst-case setup slack is 3.744
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     3.744               0.000 iCLK 
Info (332146): Worst-case hold slack is 0.132
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.132               0.000 iCLK 
Info (332146): Worst-case recovery slack is 16.303
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    16.303               0.000 iCLK 
Info (332146): Worst-case removal slack is 1.058
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.058               0.000 iCLK 
Info (332146): Worst-case minimum pulse width slack is 9.367
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.367               0.000 iCLK 
Info (332114): Report Metastability: Found 2 synchronizer chains.
    Info (332114): The design MTBF is not calculated because there are no specified synchronizers in the design.
    Info (332114): Number of Synchronizer Chains Found: 2
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
    Info (332114): Worst Case Available Settling Time: 29.487 ns
    Info (332114): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 3.744
    Info (332115): -to_clock [get_clocks {iCLK}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 3.744 
    Info (332115): ===================================================================
    Info (332115): From Node    : regFile:g_REGFILE|reg_N:\G_N_Reg:9:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q
    Info (332115): To Node      : reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q
    Info (332115): Launch Clock : iCLK (INVERTED)
    Info (332115): Latch Clock  : iCLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           launch edge time
    Info (332115):     12.067      2.067  F        clock network delay
    Info (332115):     12.172      0.105     uTco  regFile:g_REGFILE|reg_N:\G_N_Reg:9:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q
    Info (332115):     12.172      0.000 FF  CELL  g_REGFILE|\G_N_Reg:9:REGI|\G_NBit_Reg:11:REGI|s_Q|q
    Info (332115):     12.327      0.155 FF    IC  g_REGFILE|g_MUX_RS|Mux20~6|datad
    Info (332115):     12.390      0.063 FF  CELL  g_REGFILE|g_MUX_RS|Mux20~6|combout
    Info (332115):     12.697      0.307 FF    IC  g_REGFILE|g_MUX_RS|Mux20~7|datad
    Info (332115):     12.760      0.063 FF  CELL  g_REGFILE|g_MUX_RS|Mux20~7|combout
    Info (332115):     13.292      0.532 FF    IC  g_REGFILE|g_MUX_RS|Mux20~8|dataa
    Info (332115):     13.485      0.193 FF  CELL  g_REGFILE|g_MUX_RS|Mux20~8|combout
    Info (332115):     14.980      1.495 FF    IC  g_REGFILE|g_MUX_RS|Mux20~19|datab
    Info (332115):     15.172      0.192 FF  CELL  g_REGFILE|g_MUX_RS|Mux20~19|combout
    Info (332115):     15.291      0.119 FF    IC  forwardBrnch_MUX_A|MUX3|\G_NBit_MUX:11:MUXI|g_Or|o_F~0|datad
    Info (332115):     15.354      0.063 FF  CELL  forwardBrnch_MUX_A|MUX3|\G_NBit_MUX:11:MUXI|g_Or|o_F~0|combout
    Info (332115):     15.487      0.133 FF    IC  e_equalityModule|Equal0~15|datab
    Info (332115):     15.706      0.219 FR  CELL  e_equalityModule|Equal0~15|combout
    Info (332115):     16.041      0.335 RR    IC  e_equalityModule|Equal0~16|datac
    Info (332115):     16.165      0.124 RF  CELL  e_equalityModule|Equal0~16|combout
    Info (332115):     16.275      0.110 FF    IC  e_equalityModule|Equal0~23|datad
    Info (332115):     16.338      0.063 FF  CELL  e_equalityModule|Equal0~23|combout
    Info (332115):     16.453      0.115 FF    IC  g_NBITMUX_PCnextAddr|\G_NBit_MUX:22:MUXI|g_Or|o_F~6|datad
    Info (332115):     16.525      0.072 FR  CELL  g_NBITMUX_PCnextAddr|\G_NBit_MUX:22:MUXI|g_Or|o_F~6|combout
    Info (332115):     16.627      0.102 RR    IC  g_NBITREG_PC|\G_NBit_Reg2:25:REGI|s_Q~0|datad
    Info (332115):     16.693      0.066 RF  CELL  g_NBITREG_PC|\G_NBit_Reg2:25:REGI|s_Q~0|combout
    Info (332115):     17.098      0.405 FF    IC  g_NBITMUX_PCnextAddr|\G_NBit_MUX:7:MUXI|g_Or|o_F~2|datad
    Info (332115):     17.161      0.063 FF  CELL  g_NBITMUX_PCnextAddr|\G_NBit_MUX:7:MUXI|g_Or|o_F~2|combout
    Info (332115):     17.267      0.106 FF    IC  g_NBITMUX_PCnextAddr|\G_NBit_MUX:7:MUXI|g_Or|o_F~3|datad
    Info (332115):     17.330      0.063 FF  CELL  g_NBITMUX_PCnextAddr|\G_NBit_MUX:7:MUXI|g_Or|o_F~3|combout
    Info (332115):     17.733      0.403 FF    IC  g_NBITMUX_PCnextAddr|\G_NBit_MUX:7:MUXI|g_Or|o_F~4|datad
    Info (332115):     17.796      0.063 FF  CELL  g_NBITMUX_PCnextAddr|\G_NBit_MUX:7:MUXI|g_Or|o_F~4|combout
    Info (332115):     17.796      0.000 FF    IC  g_NBITREG_PC|\G_NBit_Reg0:7:REGI|s_Q|d
    Info (332115):     17.846      0.050 FF  CELL  reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           latch edge time
    Info (332115):     21.599      1.599  R        clock network delay
    Info (332115):     21.603      0.004           clock pessimism removed
    Info (332115):     21.583     -0.020           clock uncertainty
    Info (332115):     21.590      0.007     uTsu  reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q
    Info (332115): 
    Info (332115): Data Arrival Time  :    17.846
    Info (332115): Data Required Time :    21.590
    Info (332115): Slack              :     3.744 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.132
    Info (332115): -to_clock [get_clocks {iCLK}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.132 
    Info (332115): ===================================================================
    Info (332115): From Node    : reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:1:REGI|s_Q
    Info (332115): To Node      : mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_datain_reg0
    Info (332115): Launch Clock : iCLK
    Info (332115): Latch Clock  : iCLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.603      1.603  R        clock network delay
    Info (332115):      1.708      0.105     uTco  reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:1:REGI|s_Q
    Info (332115):      1.708      0.000 RR  CELL  EXMEM_Pipeline_Red|\G_NBit_RegRdDtaB:1:REGI|s_Q|q
    Info (332115):      2.030      0.322 RR    IC  DMem|ram_rtl_0|auto_generated|ram_block1a1|portadatain[0]
    Info (332115):      2.066      0.036 RR  CELL  mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_datain_reg0
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      1.850      1.850  R        clock network delay
    Info (332115):      1.830     -0.020           clock pessimism removed
    Info (332115):      1.830      0.000           clock uncertainty
    Info (332115):      1.934      0.104      uTh  mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_datain_reg0
    Info (332115): 
    Info (332115): Data Arrival Time  :     2.066
    Info (332115): Data Required Time :     1.934
    Info (332115): Slack              :     0.132 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 16.303
    Info (332115): -to_clock [get_clocks {iCLK}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 16.303 
    Info (332115): ===================================================================
    Info (332115): From Node    : hazardDetectionUnit:hazard_Detection|o_Flush
    Info (332115): To Node      : reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:23:REGI|s_Q
    Info (332115): Launch Clock : iCLK
    Info (332115): Latch Clock  : iCLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.663      1.663  R        clock network delay
    Info (332115):      1.768      0.105     uTco  hazardDetectionUnit:hazard_Detection|o_Flush
    Info (332115):      1.768      0.000 FF  CELL  hazard_Detection|o_Flush|q
    Info (332115):      1.768      0.000 FF    IC  comb~0|datac
    Info (332115):      1.963      0.195 FF  CELL  comb~0|combout
    Info (332115):      3.816      1.853 FF    IC  comb~0clkctrl|inclk[0]
    Info (332115):      3.816      0.000 FF  CELL  comb~0clkctrl|outclk
    Info (332115):      4.913      1.097 FF    IC  IDEX_Pipeline_Reg|\G_NBit_RegPC:23:REGI|s_Q|clrn
    Info (332115):      5.304      0.391 FR  CELL  reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:23:REGI|s_Q
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           latch edge time
    Info (332115):     21.600      1.600  R        clock network delay
    Info (332115):     21.620      0.020           clock pessimism removed
    Info (332115):     21.600     -0.020           clock uncertainty
    Info (332115):     21.607      0.007     uTsu  reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:23:REGI|s_Q
    Info (332115): 
    Info (332115): Data Arrival Time  :     5.304
    Info (332115): Data Required Time :    21.607
    Info (332115): Slack              :    16.303 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 1.058
    Info (332115): -to_clock [get_clocks {iCLK}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 1.058 
    Info (332115): ===================================================================
    Info (332115): From Node    : hazardDetectionUnit:hazard_Detection|o_FlushIFID
    Info (332115): To Node      : reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q
    Info (332115): Launch Clock : iCLK
    Info (332115): Latch Clock  : iCLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.796      1.796  R        clock network delay
    Info (332115):      1.901      0.105     uTco  hazardDetectionUnit:hazard_Detection|o_FlushIFID
    Info (332115):      1.901      0.000 RR  CELL  hazard_Detection|o_FlushIFID|q
    Info (332115):      2.364      0.463 RR    IC  comb~2|datad
    Info (332115):      2.429      0.065 RR  CELL  comb~2|combout
    Info (332115):      2.617      0.188 RR    IC  IFID_Pipeline_Reg|\G_NBit_RegPC:2:REGI|s_Q|clrn
    Info (332115):      2.983      0.366 RF  CELL  reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      1.861      1.861  R        clock network delay
    Info (332115):      1.841     -0.020           clock pessimism removed
    Info (332115):      1.841      0.000           clock uncertainty
    Info (332115):      1.925      0.084      uTh  reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q
    Info (332115): 
    Info (332115): Data Arrival Time  :     2.983
    Info (332115): Data Required Time :     1.925
    Info (332115): Slack              :     1.058 
    Info (332115): ===================================================================
    Info (332115): 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 962 megabytes
    Info: Processing ended: Thu Nov 21 15:58:29 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


