Fitter report for SDRAM_CONTROL
Tue Oct 11 16:11:59 2011
Quartus II Version 10.0 Build 218 06/27/2010 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Ignored Assignments
  7. Pin-Out File
  8. Fitter Resource Usage Summary
  9. Input Pins
 10. Output Pins
 11. Bidir Pins
 12. Dual Purpose and Dedicated Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. PLL Summary
 16. PLL Usage
 17. Output Pin Default Load For Reported TCO
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter RAM Summary
 25. Interconnect Usage Summary
 26. LAB Logic Elements
 27. LAB-wide Signals
 28. LAB Signals Sourced
 29. LAB Signals Sourced Out
 30. LAB Distinct Inputs
 31. I/O Rules Summary
 32. I/O Rules Details
 33. I/O Rules Matrix
 34. Fitter Device Options
 35. Operating Settings and Conditions
 36. Estimated Delay Added for Hold Timing Summary
 37. Estimated Delay Added for Hold Timing Details
 38. Fitter Messages
 39. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------+
; Fitter Summary                                                                 ;
+------------------------------------+-------------------------------------------+
; Fitter Status                      ; Successful - Tue Oct 11 16:11:59 2011     ;
; Quartus II Version                 ; 10.0 Build 218 06/27/2010 SJ Full Version ;
; Revision Name                      ; SDRAM_CONTROL                             ;
; Top-level Entity Name              ; SDRAM_CONTROL                             ;
; Family                             ; Cyclone IV E                              ;
; Device                             ; EP4CE115F29C7                             ;
; Timing Models                      ; Final                                     ;
; Total logic elements               ; 816 / 114,480 ( < 1 % )                   ;
;     Total combinational functions  ; 584 / 114,480 ( < 1 % )                   ;
;     Dedicated logic registers      ; 625 / 114,480 ( < 1 % )                   ;
; Total registers                    ; 625                                       ;
; Total pins                         ; 90 / 529 ( 17 % )                         ;
; Total virtual pins                 ; 0                                         ;
; Total memory bits                  ; 36,864 / 3,981,312 ( < 1 % )              ;
; Embedded Multiplier 9-bit elements ; 0 / 532 ( 0 % )                           ;
; Total PLLs                         ; 2 / 4 ( 50 % )                            ;
+------------------------------------+-------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE115F29C7                         ;                                       ;
; Maximum processors allowed for parallel compilation                        ; 1                                     ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; LVTTL                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Use TimeQuest Timing Analyzer                                              ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; Off                                   ; Off                                   ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Stop After Congestion Map Generation                                       ; Off                                   ; Off                                   ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------+
; I/O Assignment Warnings                ;
+---------------+------------------------+
; Pin Name      ; Reason                 ;
+---------------+------------------------+
; HEX0[0]       ; Missing drive strength ;
; HEX0[1]       ; Missing drive strength ;
; HEX0[2]       ; Missing drive strength ;
; HEX0[3]       ; Missing drive strength ;
; HEX0[4]       ; Missing drive strength ;
; HEX0[5]       ; Missing drive strength ;
; HEX0[6]       ; Missing drive strength ;
; HEX1[0]       ; Missing drive strength ;
; HEX1[1]       ; Missing drive strength ;
; HEX1[2]       ; Missing drive strength ;
; HEX1[3]       ; Missing drive strength ;
; HEX1[4]       ; Missing drive strength ;
; HEX1[5]       ; Missing drive strength ;
; HEX1[6]       ; Missing drive strength ;
; HEX2[0]       ; Missing drive strength ;
; HEX2[1]       ; Missing drive strength ;
; HEX2[2]       ; Missing drive strength ;
; HEX2[3]       ; Missing drive strength ;
; HEX2[4]       ; Missing drive strength ;
; HEX2[5]       ; Missing drive strength ;
; HEX2[6]       ; Missing drive strength ;
; HEX3[0]       ; Missing drive strength ;
; HEX3[1]       ; Missing drive strength ;
; HEX3[2]       ; Missing drive strength ;
; HEX3[3]       ; Missing drive strength ;
; HEX3[4]       ; Missing drive strength ;
; HEX3[5]       ; Missing drive strength ;
; HEX3[6]       ; Missing drive strength ;
; DRAM_ADDR[0]  ; Missing drive strength ;
; DRAM_ADDR[1]  ; Missing drive strength ;
; DRAM_ADDR[2]  ; Missing drive strength ;
; DRAM_ADDR[3]  ; Missing drive strength ;
; DRAM_ADDR[4]  ; Missing drive strength ;
; DRAM_ADDR[5]  ; Missing drive strength ;
; DRAM_ADDR[6]  ; Missing drive strength ;
; DRAM_ADDR[7]  ; Missing drive strength ;
; DRAM_ADDR[8]  ; Missing drive strength ;
; DRAM_ADDR[9]  ; Missing drive strength ;
; DRAM_ADDR[10] ; Missing drive strength ;
; DRAM_ADDR[11] ; Missing drive strength ;
; DRAM_ADDR[12] ; Missing drive strength ;
; DRAM_BA[0]    ; Missing drive strength ;
; DRAM_BA[1]    ; Missing drive strength ;
; DRAM_CAS_N    ; Missing drive strength ;
; DRAM_CKE      ; Missing drive strength ;
; DRAM_CLK      ; Missing drive strength ;
; DRAM_CS_N     ; Missing drive strength ;
; DRAM_DQM[0]   ; Missing drive strength ;
; DRAM_DQM[1]   ; Missing drive strength ;
; DRAM_DQM[2]   ; Missing drive strength ;
; DRAM_DQM[3]   ; Missing drive strength ;
; DRAM_RAS_N    ; Missing drive strength ;
; DRAM_WE_N     ; Missing drive strength ;
; DRAM_DQ[0]    ; Missing drive strength ;
; DRAM_DQ[1]    ; Missing drive strength ;
; DRAM_DQ[2]    ; Missing drive strength ;
; DRAM_DQ[3]    ; Missing drive strength ;
; DRAM_DQ[4]    ; Missing drive strength ;
; DRAM_DQ[5]    ; Missing drive strength ;
; DRAM_DQ[6]    ; Missing drive strength ;
; DRAM_DQ[7]    ; Missing drive strength ;
; DRAM_DQ[8]    ; Missing drive strength ;
; DRAM_DQ[9]    ; Missing drive strength ;
; DRAM_DQ[10]   ; Missing drive strength ;
; DRAM_DQ[11]   ; Missing drive strength ;
; DRAM_DQ[12]   ; Missing drive strength ;
; DRAM_DQ[13]   ; Missing drive strength ;
; DRAM_DQ[14]   ; Missing drive strength ;
; DRAM_DQ[15]   ; Missing drive strength ;
; DRAM_DQ[16]   ; Missing drive strength ;
; DRAM_DQ[17]   ; Missing drive strength ;
; DRAM_DQ[18]   ; Missing drive strength ;
; DRAM_DQ[19]   ; Missing drive strength ;
; DRAM_DQ[20]   ; Missing drive strength ;
; DRAM_DQ[21]   ; Missing drive strength ;
; DRAM_DQ[22]   ; Missing drive strength ;
; DRAM_DQ[23]   ; Missing drive strength ;
; DRAM_DQ[24]   ; Missing drive strength ;
; DRAM_DQ[25]   ; Missing drive strength ;
; DRAM_DQ[26]   ; Missing drive strength ;
; DRAM_DQ[27]   ; Missing drive strength ;
; DRAM_DQ[28]   ; Missing drive strength ;
; DRAM_DQ[29]   ; Missing drive strength ;
; DRAM_DQ[30]   ; Missing drive strength ;
; DRAM_DQ[31]   ; Missing drive strength ;
+---------------+------------------------+


+----------------------------------------------------------------------------------------+
; Ignored Assignments                                                                    ;
+----------+----------------+--------------+------------+---------------+----------------+
; Name     ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+----------+----------------+--------------+------------+---------------+----------------+
; Location ;                ;              ; OSC_50     ; PIN_N2        ; QSF Assignment ;
+----------+----------------+--------------+------------+---------------+----------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/book_ftp/Chapter6/SDRAM_CONTROL_ADV3_1/SDRAM_CONTROL.pin.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                                                                         ;
+---------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                                                                   ;
+---------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+
; Total logic elements                        ; 816 / 114,480 ( < 1 % )                                                                                                 ;
;     -- Combinational with no register       ; 191                                                                                                                     ;
;     -- Register only                        ; 232                                                                                                                     ;
;     -- Combinational with a register        ; 393                                                                                                                     ;
;                                             ;                                                                                                                         ;
; Logic element usage by number of LUT inputs ;                                                                                                                         ;
;     -- 4 input functions                    ; 262                                                                                                                     ;
;     -- 3 input functions                    ; 131                                                                                                                     ;
;     -- <=2 input functions                  ; 191                                                                                                                     ;
;     -- Register only                        ; 232                                                                                                                     ;
;                                             ;                                                                                                                         ;
; Logic elements by mode                      ;                                                                                                                         ;
;     -- normal mode                          ; 463                                                                                                                     ;
;     -- arithmetic mode                      ; 121                                                                                                                     ;
;                                             ;                                                                                                                         ;
; Total registers*                            ; 625 / 117,053 ( < 1 % )                                                                                                 ;
;     -- Dedicated logic registers            ; 625 / 114,480 ( < 1 % )                                                                                                 ;
;     -- I/O registers                        ; 0 / 2,573 ( 0 % )                                                                                                       ;
;                                             ;                                                                                                                         ;
; Total LABs:  partially or completely used   ; 102 / 7,155 ( 1 % )                                                                                                     ;
; User inserted logic elements                ; 0                                                                                                                       ;
; Virtual pins                                ; 0                                                                                                                       ;
; I/O pins                                    ; 90 / 529 ( 17 % )                                                                                                       ;
;     -- Clock pins                           ; 1 / 7 ( 14 % )                                                                                                          ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )                                                                                                           ;
; Global signals                              ; 4                                                                                                                       ;
; M9Ks                                        ; 5 / 432 ( 1 % )                                                                                                         ;
; Total block memory bits                     ; 36,864 / 3,981,312 ( < 1 % )                                                                                            ;
; Total block memory implementation bits      ; 46,080 / 3,981,312 ( 1 % )                                                                                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 532 ( 0 % )                                                                                                         ;
; DSP Blocks                                  ; 0 / 266 ( 0 % )                                                                                                         ;
; PLLs                                        ; 2 / 4 ( 50 % )                                                                                                          ;
; Global clocks                               ; 4 / 20 ( 20 % )                                                                                                         ;
; JTAGs                                       ; 0 / 1 ( 0 % )                                                                                                           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                                                                                                           ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                                                                                                           ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )                                                                                                           ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%                                                                                                            ;
; Peak interconnect usage (total/H/V)         ; 5% / 5% / 5%                                                                                                            ;
; Maximum fan-out node                        ; Sdram_Control:u1|Sdram_PLL:u_sdram_pll|altpll:altpll_component|Sdram_PLL_altpll:auto_generated|wire_pll1_clk[0]~clkctrl ;
; Maximum fan-out                             ; 454                                                                                                                     ;
; Highest non-global fan-out signal           ; KEY[0]~input                                                                                                            ;
; Highest non-global fan-out                  ; 126                                                                                                                     ;
; Total fan-out                               ; 4376                                                                                                                    ;
; Average fan-out                             ; 2.70                                                                                                                    ;
+---------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                    ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; CLOCK_50 ; Y2    ; 2        ; 0            ; 36           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; KEY[0]   ; M23   ; 6        ; 115          ; 40           ; 7            ; 126                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; KEY[1]   ; M21   ; 6        ; 115          ; 53           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; KEY[2]   ; N21   ; 6        ; 115          ; 42           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; KEY[3]   ; R24   ; 5        ; 115          ; 35           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+
; DRAM_ADDR[0]  ; R6    ; 2        ; 0            ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[10] ; R5    ; 2        ; 0            ; 32           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[11] ; AA5   ; 2        ; 0            ; 10           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[12] ; Y7    ; 2        ; 0            ; 11           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[1]  ; V8    ; 2        ; 0            ; 15           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[2]  ; U8    ; 2        ; 0            ; 18           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[3]  ; P1    ; 1        ; 0            ; 42           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[4]  ; V5    ; 2        ; 0            ; 15           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[5]  ; W8    ; 2        ; 0            ; 11           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[6]  ; W7    ; 2        ; 0            ; 12           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[7]  ; AA7   ; 2        ; 0            ; 9            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[8]  ; Y5    ; 2        ; 0            ; 12           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[9]  ; Y6    ; 2        ; 0            ; 13           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_BA[0]    ; U7    ; 2        ; 0            ; 18           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_BA[1]    ; R4    ; 2        ; 0            ; 33           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CAS_N    ; V7    ; 2        ; 0            ; 14           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CKE      ; AA6   ; 2        ; 0            ; 10           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CLK      ; AE5   ; 3        ; 5            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CS_N     ; T4    ; 2        ; 0            ; 33           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_DQM[0]   ; U2    ; 2        ; 0            ; 30           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_DQM[1]   ; W4    ; 2        ; 0            ; 14           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_DQM[2]   ; K8    ; 1        ; 0            ; 48           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_DQM[3]   ; N8    ; 1        ; 0            ; 42           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_RAS_N    ; U6    ; 2        ; 0            ; 25           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_WE_N     ; V6    ; 2        ; 0            ; 16           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[0]       ; G18   ; 7        ; 69           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[1]       ; F22   ; 7        ; 107          ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[2]       ; E17   ; 7        ; 67           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[3]       ; L26   ; 6        ; 115          ; 50           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[4]       ; L25   ; 6        ; 115          ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[5]       ; J22   ; 6        ; 115          ; 67           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[6]       ; H22   ; 6        ; 115          ; 69           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[0]       ; M24   ; 6        ; 115          ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[1]       ; Y22   ; 5        ; 115          ; 30           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[2]       ; W21   ; 5        ; 115          ; 25           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[3]       ; W22   ; 5        ; 115          ; 30           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[4]       ; W25   ; 5        ; 115          ; 20           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[5]       ; U23   ; 5        ; 115          ; 22           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[6]       ; U24   ; 5        ; 115          ; 28           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[0]       ; AA25  ; 5        ; 115          ; 17           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[1]       ; AA26  ; 5        ; 115          ; 16           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[2]       ; Y25   ; 5        ; 115          ; 19           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[3]       ; W26   ; 5        ; 115          ; 19           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[4]       ; Y26   ; 5        ; 115          ; 18           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[5]       ; W27   ; 5        ; 115          ; 20           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[6]       ; W28   ; 5        ; 115          ; 21           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[0]       ; V21   ; 5        ; 115          ; 25           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[1]       ; U21   ; 5        ; 115          ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[2]       ; AB20  ; 4        ; 100          ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[3]       ; AA21  ; 4        ; 111          ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[4]       ; AD24  ; 4        ; 105          ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[5]       ; AF23  ; 4        ; 105          ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[6]       ; Y19   ; 4        ; 105          ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+------------------------------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination ; Termination Control Block ; Location assigned by ; Load ; Output Enable Source                     ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+------------------------------------------+---------------------+
; DRAM_DQ[0]  ; W3    ; 2        ; 0            ; 13           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; Sdram_Control:u1|mDATAIN[0]~0 (inverted) ; -                   ;
; DRAM_DQ[10] ; AB1   ; 2        ; 0            ; 27           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; Sdram_Control:u1|mDATAIN[0]~0 (inverted) ; -                   ;
; DRAM_DQ[11] ; AA3   ; 2        ; 0            ; 19           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; Sdram_Control:u1|mDATAIN[0]~0 (inverted) ; -                   ;
; DRAM_DQ[12] ; AB2   ; 2        ; 0            ; 27           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; Sdram_Control:u1|mDATAIN[0]~0 (inverted) ; -                   ;
; DRAM_DQ[13] ; AC1   ; 2        ; 0            ; 23           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; Sdram_Control:u1|mDATAIN[0]~0 (inverted) ; -                   ;
; DRAM_DQ[14] ; AB3   ; 2        ; 0            ; 21           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; Sdram_Control:u1|mDATAIN[0]~0 (inverted) ; -                   ;
; DRAM_DQ[15] ; AC2   ; 2        ; 0            ; 24           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; Sdram_Control:u1|mDATAIN[0]~0 (inverted) ; -                   ;
; DRAM_DQ[16] ; M8    ; 1        ; 0            ; 45           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; Sdram_Control:u1|mDATAIN[0]~0 (inverted) ; -                   ;
; DRAM_DQ[17] ; L8    ; 1        ; 0            ; 48           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; Sdram_Control:u1|mDATAIN[0]~0 (inverted) ; -                   ;
; DRAM_DQ[18] ; P2    ; 1        ; 0            ; 43           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; Sdram_Control:u1|mDATAIN[0]~0 (inverted) ; -                   ;
; DRAM_DQ[19] ; N3    ; 1        ; 0            ; 46           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; Sdram_Control:u1|mDATAIN[0]~0 (inverted) ; -                   ;
; DRAM_DQ[1]  ; W2    ; 2        ; 0            ; 26           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; Sdram_Control:u1|mDATAIN[0]~0 (inverted) ; -                   ;
; DRAM_DQ[20] ; N4    ; 1        ; 0            ; 46           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; Sdram_Control:u1|mDATAIN[0]~0 (inverted) ; -                   ;
; DRAM_DQ[21] ; M4    ; 1        ; 0            ; 52           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; Sdram_Control:u1|mDATAIN[0]~0 (inverted) ; -                   ;
; DRAM_DQ[22] ; M7    ; 1        ; 0            ; 45           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; Sdram_Control:u1|mDATAIN[0]~0 (inverted) ; -                   ;
; DRAM_DQ[23] ; L7    ; 1        ; 0            ; 47           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; Sdram_Control:u1|mDATAIN[0]~0 (inverted) ; -                   ;
; DRAM_DQ[24] ; U5    ; 2        ; 0            ; 24           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; Sdram_Control:u1|mDATAIN[0]~0 (inverted) ; -                   ;
; DRAM_DQ[25] ; R7    ; 2        ; 0            ; 35           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; Sdram_Control:u1|mDATAIN[0]~0 (inverted) ; -                   ;
; DRAM_DQ[26] ; R1    ; 2        ; 0            ; 35           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; Sdram_Control:u1|mDATAIN[0]~0 (inverted) ; -                   ;
; DRAM_DQ[27] ; R2    ; 2        ; 0            ; 35           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; Sdram_Control:u1|mDATAIN[0]~0 (inverted) ; -                   ;
; DRAM_DQ[28] ; R3    ; 2        ; 0            ; 34           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; Sdram_Control:u1|mDATAIN[0]~0 (inverted) ; -                   ;
; DRAM_DQ[29] ; T3    ; 2        ; 0            ; 32           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; Sdram_Control:u1|mDATAIN[0]~0 (inverted) ; -                   ;
; DRAM_DQ[2]  ; V4    ; 2        ; 0            ; 29           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; Sdram_Control:u1|mDATAIN[0]~0 (inverted) ; -                   ;
; DRAM_DQ[30] ; U4    ; 2        ; 0            ; 34           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; Sdram_Control:u1|mDATAIN[0]~0 (inverted) ; -                   ;
; DRAM_DQ[31] ; U1    ; 2        ; 0            ; 30           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; Sdram_Control:u1|mDATAIN[0]~0 (inverted) ; -                   ;
; DRAM_DQ[3]  ; W1    ; 2        ; 0            ; 25           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; Sdram_Control:u1|mDATAIN[0]~0 (inverted) ; -                   ;
; DRAM_DQ[4]  ; V3    ; 2        ; 0            ; 29           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; Sdram_Control:u1|mDATAIN[0]~0 (inverted) ; -                   ;
; DRAM_DQ[5]  ; V2    ; 2        ; 0            ; 28           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; Sdram_Control:u1|mDATAIN[0]~0 (inverted) ; -                   ;
; DRAM_DQ[6]  ; V1    ; 2        ; 0            ; 28           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; Sdram_Control:u1|mDATAIN[0]~0 (inverted) ; -                   ;
; DRAM_DQ[7]  ; U3    ; 2        ; 0            ; 34           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; Sdram_Control:u1|mDATAIN[0]~0 (inverted) ; -                   ;
; DRAM_DQ[8]  ; Y3    ; 2        ; 0            ; 24           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; Sdram_Control:u1|mDATAIN[0]~0 (inverted) ; -                   ;
; DRAM_DQ[9]  ; Y4    ; 2        ; 0            ; 24           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; Sdram_Control:u1|mDATAIN[0]~0 (inverted) ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+------------------------------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; F4       ; DIFFIO_L5n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L8p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; M6       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; P3       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; N7       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; P4       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; R8       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; P24      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; N22      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; P23      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; M22      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; P22      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 15 / 56 ( 27 % ) ; 3.3V          ; --           ;
; 2        ; 46 / 63 ( 73 % ) ; 3.3V          ; --           ;
; 3        ; 1 / 73 ( 1 % )   ; 3.3V          ; --           ;
; 4        ; 5 / 71 ( 7 % )   ; 3.3V          ; --           ;
; 5        ; 16 / 65 ( 25 % ) ; 3.3V          ; --           ;
; 6        ; 8 / 58 ( 14 % )  ; 3.3V          ; --           ;
; 7        ; 3 / 72 ( 4 % )   ; 3.3V          ; --           ;
; 8        ; 0 / 71 ( 0 % )   ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 535        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 532        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A6       ; 504        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 501        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 517        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A10      ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 487        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 482        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A14      ; 472        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A15      ; 470        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 462        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 442        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 440        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A21      ; 425        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A22      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A23      ; 412        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A24      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A25      ; 405        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A26      ; 404        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A27      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 102        ; 2        ; DRAM_DQ[11]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA4      ; 101        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA5      ; 119        ; 2        ; DRAM_ADDR[11]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA6      ; 118        ; 2        ; DRAM_CKE                                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA7      ; 120        ; 2        ; DRAM_ADDR[7]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA8      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA10     ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA12     ; 188        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA13     ; 190        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 191        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 213        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 211        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 241        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA19     ; 264        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA21     ; 269        ; 4        ; HEX3[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA22     ; 275        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA23     ; 280        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA24     ; 279        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA25     ; 294        ; 5        ; HEX2[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA26     ; 293        ; 5        ; HEX2[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB1      ; 86         ; 2        ; DRAM_DQ[10]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB2      ; 85         ; 2        ; DRAM_DQ[12]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB3      ; 99         ; 2        ; DRAM_DQ[14]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB4      ; 121        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB5      ; 127        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB6      ; 126        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB7      ; 152        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 148        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 147        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 173        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 164        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB12     ; 180        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB13     ; 181        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 192        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 214        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 212        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 242        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 254        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 253        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 257        ; 4        ; HEX3[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB21     ; 266        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB22     ; 265        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB23     ; 276        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB24     ; 274        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB25     ; 292        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB26     ; 291        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB27     ; 296        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB28     ; 295        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC1      ; 94         ; 2        ; DRAM_DQ[13]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC2      ; 93         ; 2        ; DRAM_DQ[15]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC3      ; 95         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC4      ; 125        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC5      ; 124        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC7      ; 144        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC8      ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC10     ; 174        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC11     ; 185        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC12     ; 179        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC14     ; 195        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC15     ; 203        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC17     ; 221        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC18     ; 240        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC19     ; 247        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC21     ; 258        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC22     ; 267        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC23     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC24     ; 273        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC25     ; 272        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC26     ; 282        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC27     ; 290        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC28     ; 289        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD1      ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD2      ; 97         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD3      ; 96         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD4      ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD5      ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD7      ; 134        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD8      ; 143        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD10     ; 149        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD11     ; 186        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD12     ; 182        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD14     ; 196        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD15     ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD17     ; 222        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD18     ; 237        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD19     ; 248        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 259        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD22     ; 268        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD23     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD24     ; 260        ; 4        ; HEX3[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD25     ; 255        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD26     ; 281        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD27     ; 286        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD28     ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE1      ; 106        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE2      ; 105        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE3      ; 122        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE4      ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE5      ; 135        ; 3        ; DRAM_CLK                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE6      ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE7      ; 158        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE8      ; 161        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE9      ; 163        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE10     ; 165        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE11     ; 171        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE12     ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE13     ; 177        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE14     ; 183        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE15     ; 205        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE16     ; 209        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE17     ; 215        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE18     ; 225        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE19     ; 231        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE20     ; 235        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE21     ; 238        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE22     ; 251        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE23     ; 261        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE24     ; 256        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE25     ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE26     ; 278        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE27     ; 284        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE28     ; 283        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ; 123        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF3      ; 138        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF4      ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF5      ; 136        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF6      ; 139        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF7      ; 159        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF8      ; 162        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF9      ; 160        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF10     ; 166        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF11     ; 172        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF12     ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF13     ; 178        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF14     ; 184        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF15     ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF16     ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF17     ; 216        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF18     ; 226        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF19     ; 232        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF20     ; 236        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF21     ; 239        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF22     ; 252        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF23     ; 262        ; 4        ; HEX3[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF24     ; 233        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF25     ; 234        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF26     ; 244        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF27     ; 277        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF28     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AG2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG3      ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG4      ; 141        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG5      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG6      ; 145        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG7      ; 150        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG8      ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG10     ; 167        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG11     ; 175        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG12     ; 193        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG14     ; 199        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG15     ; 201        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG17     ; 207        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG18     ; 217        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG19     ; 219        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG21     ; 223        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG22     ; 227        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG23     ; 229        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG24     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG25     ; 245        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG26     ; 270        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH3      ; 137        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH4      ; 142        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH5      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH6      ; 146        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH7      ; 151        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH8      ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH10     ; 168        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH11     ; 176        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH12     ; 194        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH14     ; 200        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH15     ; 202        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH17     ; 208        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH18     ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH19     ; 220        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH21     ; 224        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH22     ; 228        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH23     ; 230        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH24     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH25     ; 246        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH26     ; 271        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH27     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 534        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 533        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B6       ; 505        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 502        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 518        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B10      ; 492        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 488        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B14      ; 473        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B15      ; 471        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B17      ; 463        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ; 443        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 441        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B21      ; 426        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B22      ; 424        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B23      ; 413        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B24      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B25      ; 406        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B26      ; 401        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 543        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 539        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 538        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 536        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 521        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 519        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 510        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 495        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ; 508        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ; 478        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 474        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 468        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 460        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 438        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 435        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 431        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C21      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C22      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C23      ; 415        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C24      ; 416        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C25      ; 411        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C26      ; 400        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C27      ; 382        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C28      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D1       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ; 540        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D5       ; 537        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 524        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 522        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ; 520        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 511        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 496        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ; 509        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 479        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ; 475        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 469        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ; 461        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D17      ; 439        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D19      ; 436        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D21      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D22      ; 402        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D23      ; 414        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D24      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D25      ; 410        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D26      ; 383        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D27      ; 381        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D28      ; 380        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 17         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 16         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 541        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E5       ; 542        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ; 523        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 526        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 516        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 497        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 467        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E17      ; 456        ; 7        ; HEX0[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E18      ; 427        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E19      ; 421        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E21      ; 407        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E22      ; 403        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E23      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E24      ; 433        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E25      ; 434        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E26      ; 378        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E27      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E28      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 19         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 10         ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; F5       ; 9          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ; 531        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 527        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F10      ; 512        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 500        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ; 498        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F14      ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 466        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F17      ; 455        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F18      ; 428        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F19      ; 420        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F21      ; 408        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F22      ; 409        ; 7        ; HEX0[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F24      ; 396        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F25      ; 395        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F26      ; 379        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F27      ; 373        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F28      ; 372        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 26         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 25         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G7       ; 530        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 528        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 525        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G10      ; 513        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 506        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ; 503        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G13      ; 493        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G15      ; 457        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G16      ; 453        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G17      ; 437        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G18      ; 452        ; 7        ; HEX0[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G19      ; 451        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G20      ; 444        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G21      ; 445        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G22      ; 449        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G23      ; 398        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G24      ; 397        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G25      ; 393        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G26      ; 392        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G27      ; 367        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G28      ; 366        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H6       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H8       ; 529        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H9       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ; 514        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H12      ; 507        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 494        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 480        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 464        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H16      ; 459        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H17      ; 454        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H19      ; 446        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H20      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ; 448        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H22      ; 399        ; 6        ; HEX0[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H23      ; 391        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H24      ; 390        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H25      ; 377        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H26      ; 376        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J1       ; 64         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ; 36         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J6       ; 35         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ; 37         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J10      ; 515        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ; 490        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J13      ; 489        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J15      ; 465        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J16      ; 458        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J17      ; 450        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J19      ; 447        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J20      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J21      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J22      ; 394        ; 6        ; HEX0[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J23      ; 387        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J24      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J25      ; 365        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J26      ; 364        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J27      ; 338        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J28      ; 337        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K1       ; 28         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 27         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ; 30         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K4       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 38         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 39         ; 1        ; DRAM_DQM[2]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 389        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 388        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K25      ; 371        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K26      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K27      ; 362        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K28      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 49         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 48         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 32         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L4       ; 31         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L6       ; 43         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 42         ; 1        ; DRAM_DQ[23]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L8       ; 40         ; 1        ; DRAM_DQ[17]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L21      ; 385        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 384        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L23      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L24      ; 359        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L25      ; 369        ; 6        ; HEX0[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L26      ; 363        ; 6        ; HEX0[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L27      ; 358        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L28      ; 357        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 51         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 50         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 34         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 33         ; 1        ; DRAM_DQ[21]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M5       ; 41         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M6       ; 24         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 47         ; 1        ; DRAM_DQ[22]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M8       ; 46         ; 1        ; DRAM_DQ[16]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M21      ; 368        ; 6        ; KEY[1]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M22      ; 342        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M23      ; 344        ; 6        ; KEY[0]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M24      ; 347        ; 6        ; HEX1[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M25      ; 356        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M26      ; 355        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M27      ; 354        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M28      ; 353        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ; 45         ; 1        ; DRAM_DQ[19]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N4       ; 44         ; 1        ; DRAM_DQ[20]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 56         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; N8       ; 54         ; 1        ; DRAM_DQM[3]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N21      ; 348        ; 6        ; KEY[2]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N22      ; 340        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N25      ; 352        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N26      ; 351        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P1       ; 53         ; 1        ; DRAM_ADDR[3]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 52         ; 1        ; DRAM_DQ[18]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 55         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; P4       ; 57         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 59         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 61         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; P7       ; 58         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P8       ; 60         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 334        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 343        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P23      ; 341        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P24      ; 339        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P25      ; 346        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P26      ; 345        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P27      ; 350        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P28      ; 349        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 68         ; 2        ; DRAM_DQ[26]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ; 67         ; 2        ; DRAM_DQ[27]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ; 73         ; 2        ; DRAM_DQ[28]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R4       ; 74         ; 2        ; DRAM_BA[1]                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R5       ; 77         ; 2        ; DRAM_ADDR[10]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R6       ; 70         ; 2        ; DRAM_ADDR[0]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R7       ; 69         ; 2        ; DRAM_DQ[25]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R8       ; 62         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R21      ; 333        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 332        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R23      ; 331        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R24      ; 330        ; 5        ; KEY[3]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R25      ; 327        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R26      ; 326        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R27      ; 329        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R28      ; 328        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ; 76         ; 2        ; DRAM_DQ[29]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T4       ; 75         ; 2        ; DRAM_CS_N                                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T7       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T8       ; 100        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 325        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 324        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T25      ; 323        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T26      ; 322        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T28      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 80         ; 2        ; DRAM_DQ[31]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U2       ; 79         ; 2        ; DRAM_DQM[0]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ; 71         ; 2        ; DRAM_DQ[7]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U4       ; 72         ; 2        ; DRAM_DQ[30]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U5       ; 90         ; 2        ; DRAM_DQ[24]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U6       ; 89         ; 2        ; DRAM_RAS_N                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U7       ; 103        ; 2        ; DRAM_BA[0]                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U8       ; 104        ; 2        ; DRAM_ADDR[2]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U21      ; 319        ; 5        ; HEX3[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 313        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U23      ; 305        ; 5        ; HEX1[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U24      ; 316        ; 5        ; HEX1[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U25      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U26      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U27      ; 318        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U28      ; 317        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 84         ; 2        ; DRAM_DQ[6]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ; 83         ; 2        ; DRAM_DQ[5]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ; 82         ; 2        ; DRAM_DQ[4]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V4       ; 81         ; 2        ; DRAM_DQ[2]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V5       ; 108        ; 2        ; DRAM_ADDR[4]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V6       ; 107        ; 2        ; DRAM_WE_N                                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V7       ; 110        ; 2        ; DRAM_CAS_N                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V8       ; 109        ; 2        ; DRAM_ADDR[1]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 311        ; 5        ; HEX3[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 312        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V23      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V24      ; 308        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V25      ; 307        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V26      ; 306        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V27      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V28      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 88         ; 2        ; DRAM_DQ[3]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 87         ; 2        ; DRAM_DQ[1]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W3       ; 112        ; 2        ; DRAM_DQ[0]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W4       ; 111        ; 2        ; DRAM_DQM[1]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W7       ; 115        ; 2        ; DRAM_ADDR[6]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W8       ; 116        ; 2        ; DRAM_ADDR[5]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W21      ; 310        ; 5        ; HEX1[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ; 321        ; 5        ; HEX1[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W25      ; 300        ; 5        ; HEX1[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W26      ; 299        ; 5        ; HEX2[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W27      ; 301        ; 5        ; HEX2[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W28      ; 302        ; 5        ; HEX2[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 66         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y2       ; 65         ; 2        ; CLOCK_50                                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y3       ; 92         ; 2        ; DRAM_DQ[8]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y4       ; 91         ; 2        ; DRAM_DQ[9]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y5       ; 114        ; 2        ; DRAM_ADDR[8]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y6       ; 113        ; 2        ; DRAM_ADDR[9]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y7       ; 117        ; 2        ; DRAM_ADDR[12]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y8       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y10      ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ; 187        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y13      ; 189        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 197        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ; 198        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y16      ; 250        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y17      ; 249        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ; 263        ; 4        ; HEX3[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y20      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y22      ; 320        ; 5        ; HEX1[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y23      ; 288        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y24      ; 287        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y25      ; 298        ; 5        ; HEX2[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y26      ; 297        ; 5        ; HEX2[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y27      ; 336        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y28      ; 335        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                                                                          ;
+-------------------------------+-----------------------------------------------------------------------------------------------------+------------------------------------------------+
; Name                          ; Sdram_Control:u1|Sdram_PLL:u_sdram_pll|altpll:altpll_component|Sdram_PLL_altpll:auto_generated|pll1 ; pll_27:pll_27_inst|altpll:altpll_component|pll ;
+-------------------------------+-----------------------------------------------------------------------------------------------------+------------------------------------------------+
; SDC pin name                  ; u1|u_sdram_pll|altpll_component|auto_generated|pll1                                                 ; pll_27_inst|altpll_component|pll               ;
; PLL mode                      ; Normal                                                                                              ; Normal                                         ;
; Compensate clock              ; clock0                                                                                              ; clock0                                         ;
; Compensated input/output pins ; --                                                                                                  ; --                                             ;
; Switchover type               ; --                                                                                                  ; --                                             ;
; Input frequency 0             ; 27.0 MHz                                                                                            ; 50.0 MHz                                       ;
; Input frequency 1             ; --                                                                                                  ; --                                             ;
; Nominal PFD frequency         ; 9.0 MHz                                                                                             ; 10.0 MHz                                       ;
; Nominal VCO frequency         ; 900.1 MHz                                                                                           ; 540.0 MHz                                      ;
; VCO post scale                ; --                                                                                                  ; 2                                              ;
; VCO frequency control         ; Auto                                                                                                ; Auto                                           ;
; VCO phase shift step          ; 138 ps                                                                                              ; 231 ps                                         ;
; VCO multiply                  ; --                                                                                                  ; --                                             ;
; VCO divide                    ; --                                                                                                  ; --                                             ;
; Freq min lock                 ; 18.01 MHz                                                                                           ; 28.0 MHz                                       ;
; Freq max lock                 ; 39.01 MHz                                                                                           ; 60.2 MHz                                       ;
; M VCO Tap                     ; 6                                                                                                   ; 0                                              ;
; M Initial                     ; 3                                                                                                   ; 1                                              ;
; M value                       ; 100                                                                                                 ; 54                                             ;
; N value                       ; 3                                                                                                   ; 5                                              ;
; Charge pump current           ; setting 1                                                                                           ; setting 1                                      ;
; Loop filter resistance        ; setting 19                                                                                          ; setting 19                                     ;
; Loop filter capacitance       ; setting 0                                                                                           ; setting 0                                      ;
; Bandwidth                     ; 450 kHz to 560 kHz                                                                                  ; 450 kHz to 560 kHz                             ;
; Bandwidth type                ; Medium                                                                                              ; Medium                                         ;
; Real time reconfigurable      ; Off                                                                                                 ; Off                                            ;
; Scan chain MIF file           ; --                                                                                                  ; --                                             ;
; Preserve PLL counter order    ; Off                                                                                                 ; Off                                            ;
; PLL location                  ; PLL_3                                                                                               ; PLL_1                                          ;
; Inclk0 signal                 ; pll_27:pll_27_inst|altpll:altpll_component|_clk0                                                    ; CLOCK_50                                       ;
; Inclk1 signal                 ; --                                                                                                  ; --                                             ;
; Inclk0 signal type            ; Global Clock                                                                                        ; Dedicated Pin                                  ;
; Inclk1 signal type            ; --                                                                                                  ; --                                             ;
+-------------------------------+-----------------------------------------------------------------------------------------------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                                                ;
+-----------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------------------+
; Name                                                                                                            ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift     ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                               ;
+-----------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------------------+
; Sdram_Control:u1|Sdram_PLL:u_sdram_pll|altpll:altpll_component|Sdram_PLL_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 100  ; 27  ; 100.0 MHz        ; 0 (0 ps)        ; 5.00 (138 ps)    ; 50/50      ; C0      ; 9             ; 5/4 Odd    ; --            ; 3       ; 6       ; u1|u_sdram_pll|altpll_component|auto_generated|pll1|clk[0] ;
; Sdram_Control:u1|Sdram_PLL:u_sdram_pll|altpll:altpll_component|Sdram_PLL_altpll:auto_generated|wire_pll1_clk[1] ; clock1       ; 100  ; 27  ; 100.0 MHz        ; -110 (-3056 ps) ; 5.00 (138 ps)    ; 50/50      ; C1      ; 9             ; 5/4 Odd    ; --            ; 1       ; 0       ; u1|u_sdram_pll|altpll_component|auto_generated|pll1|clk[1] ;
; pll_27:pll_27_inst|altpll:altpll_component|_clk0                                                                ; clock0       ; 27   ; 50  ; 27.0 MHz         ; 0 (0 ps)        ; 2.25 (231 ps)    ; 50/50      ; C0      ; 20            ; 10/10 Even ; --            ; 1       ; 0       ; pll_27_inst|altpll_component|pll|clk[0]                    ;
+-----------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.0-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.0-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 3.0-V PCI                        ; 10 pF ; Not Available                      ;
; 3.0-V PCI-X                      ; 10 pF ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 1.2 V                            ; 0 pF  ; Not Available                      ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 2.5-V SSTL Class I  ; 0 pF  ; (See SSTL-2)                       ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; 1.2-V HSTL Class I               ; 0 pF  ; Not Available                      ;
; Differential 1.2-V HSTL Class I  ; 0 pF  ; Not Available                      ;
; 1.2-V HSTL Class II              ; 0 pF  ; Not Available                      ;
; Differential 1.2-V HSTL Class II ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; LVDS_E_3R                        ; 0 pF  ; Not Available                      ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS_E_1R                        ; 0 pF  ; Not Available                      ;
; RSDS_E_3R                        ; 0 pF  ; Not Available                      ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS_E_3R                   ; 0 pF  ; Not Available                      ;
; PPDS                             ; 0 pF  ; Not Available                      ;
; PPDS_E_3R                        ; 0 pF  ; Not Available                      ;
; Bus LVDS                         ; 0 pF  ; Not Available                      ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+--------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                   ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Blocks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                      ; Library Name ;
+--------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |SDRAM_CONTROL                                               ; 816 (43)    ; 625 (37)                  ; 0 (0)         ; 36864       ; 5    ; 0          ; 0            ; 0       ; 0         ; 90   ; 0            ; 191 (6)      ; 232 (3)           ; 393 (15)         ; |SDRAM_CONTROL                                                                                                                                                                           ; work         ;
;    |SEG7_LUT:u2|                                             ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |SDRAM_CONTROL|SEG7_LUT:u2                                                                                                                                                               ; work         ;
;    |SEG7_LUT:u3|                                             ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |SDRAM_CONTROL|SEG7_LUT:u3                                                                                                                                                               ; work         ;
;    |SEG7_LUT:u4|                                             ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |SDRAM_CONTROL|SEG7_LUT:u4                                                                                                                                                               ; work         ;
;    |SEG7_LUT:u5|                                             ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |SDRAM_CONTROL|SEG7_LUT:u5                                                                                                                                                               ; work         ;
;    |Sdram_Control:u1|                                        ; 764 (218)   ; 588 (150)                 ; 0 (0)         ; 36864       ; 5    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 173 (67)     ; 229 (50)          ; 362 (102)        ; |SDRAM_CONTROL|Sdram_Control:u1                                                                                                                                                          ; work         ;
;       |Sdram_PLL:u_sdram_pll|                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SDRAM_CONTROL|Sdram_Control:u1|Sdram_PLL:u_sdram_pll                                                                                                                                    ; work         ;
;          |altpll:altpll_component|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SDRAM_CONTROL|Sdram_Control:u1|Sdram_PLL:u_sdram_pll|altpll:altpll_component                                                                                                            ; work         ;
;             |Sdram_PLL_altpll:auto_generated|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SDRAM_CONTROL|Sdram_Control:u1|Sdram_PLL:u_sdram_pll|altpll:altpll_component|Sdram_PLL_altpll:auto_generated                                                                            ; work         ;
;       |Sdram_RD_FIFO:u_read_fifo1|                           ; 143 (0)     ; 118 (0)                   ; 0 (0)         ; 16384       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (0)       ; 58 (0)            ; 61 (0)           ; |SDRAM_CONTROL|Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo1                                                                                                                               ; work         ;
;          |dcfifo_mixed_widths:dcfifo_mixed_widths_component| ; 143 (0)     ; 118 (0)                   ; 0 (0)         ; 16384       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (0)       ; 58 (0)            ; 61 (0)           ; |SDRAM_CONTROL|Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                             ; work         ;
;             |dcfifo_5kp1:auto_generated|                     ; 143 (43)    ; 118 (30)                  ; 0 (0)         ; 16384       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (10)      ; 58 (28)           ; 61 (5)           ; |SDRAM_CONTROL|Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated                                                  ; work         ;
;                |a_gray2bin_6ib:wrptr_g_gray2bin|             ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |SDRAM_CONTROL|Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|a_gray2bin_6ib:wrptr_g_gray2bin                  ; work         ;
;                |a_gray2bin_6ib:ws_dgrp_gray2bin|             ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |SDRAM_CONTROL|Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|a_gray2bin_6ib:ws_dgrp_gray2bin                  ; work         ;
;                |a_graycounter_1lc:wrptr_g1p|                 ; 19 (19)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 14 (14)          ; |SDRAM_CONTROL|Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|a_graycounter_1lc:wrptr_g1p                      ; work         ;
;                |a_graycounter_477:rdptr_g1p|                 ; 19 (19)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 14 (14)          ; |SDRAM_CONTROL|Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|a_graycounter_477:rdptr_g1p                      ; work         ;
;                |alt_synch_pipe_qld:rs_dgwp|                  ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (0)            ; 5 (0)            ; |SDRAM_CONTROL|Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|alt_synch_pipe_qld:rs_dgwp                       ; work         ;
;                   |dffpipe_pe9:dffpipe12|                    ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 5 (5)            ; |SDRAM_CONTROL|Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|alt_synch_pipe_qld:rs_dgwp|dffpipe_pe9:dffpipe12 ; work         ;
;                |alt_synch_pipe_rld:ws_dgrp|                  ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (0)            ; 5 (0)            ; |SDRAM_CONTROL|Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|alt_synch_pipe_rld:ws_dgrp                       ; work         ;
;                   |dffpipe_qe9:dffpipe16|                    ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 5 (5)            ; |SDRAM_CONTROL|Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|alt_synch_pipe_rld:ws_dgrp|dffpipe_qe9:dffpipe16 ; work         ;
;                |altsyncram_3t81:fifo_ram|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SDRAM_CONTROL|Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|altsyncram_3t81:fifo_ram                         ; work         ;
;                |cmpr_n76:rdempty_eq_comp|                    ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |SDRAM_CONTROL|Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|cmpr_n76:rdempty_eq_comp                         ; work         ;
;                |cmpr_n76:wrfull_eq_comp|                     ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |SDRAM_CONTROL|Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|cmpr_n76:wrfull_eq_comp                          ; work         ;
;                |cntr_64e:cntr_b|                             ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |SDRAM_CONTROL|Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|cntr_64e:cntr_b                                  ; work         ;
;                |dffpipe_oe9:ws_brp|                          ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |SDRAM_CONTROL|Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|dffpipe_oe9:ws_brp                               ; work         ;
;                |dffpipe_oe9:ws_bwp|                          ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |SDRAM_CONTROL|Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|dffpipe_oe9:ws_bwp                               ; work         ;
;       |Sdram_RD_FIFO:u_read_fifo2|                           ; 143 (0)     ; 118 (0)                   ; 0 (0)         ; 16384       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (0)       ; 58 (0)            ; 61 (0)           ; |SDRAM_CONTROL|Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo2                                                                                                                               ; work         ;
;          |dcfifo_mixed_widths:dcfifo_mixed_widths_component| ; 143 (0)     ; 118 (0)                   ; 0 (0)         ; 16384       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (0)       ; 58 (0)            ; 61 (0)           ; |SDRAM_CONTROL|Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                             ; work         ;
;             |dcfifo_5kp1:auto_generated|                     ; 143 (43)    ; 118 (30)                  ; 0 (0)         ; 16384       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (10)      ; 58 (28)           ; 61 (5)           ; |SDRAM_CONTROL|Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated                                                  ; work         ;
;                |a_gray2bin_6ib:wrptr_g_gray2bin|             ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |SDRAM_CONTROL|Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|a_gray2bin_6ib:wrptr_g_gray2bin                  ; work         ;
;                |a_gray2bin_6ib:ws_dgrp_gray2bin|             ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |SDRAM_CONTROL|Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|a_gray2bin_6ib:ws_dgrp_gray2bin                  ; work         ;
;                |a_graycounter_1lc:wrptr_g1p|                 ; 19 (19)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 14 (14)          ; |SDRAM_CONTROL|Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|a_graycounter_1lc:wrptr_g1p                      ; work         ;
;                |a_graycounter_477:rdptr_g1p|                 ; 19 (19)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 14 (14)          ; |SDRAM_CONTROL|Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|a_graycounter_477:rdptr_g1p                      ; work         ;
;                |alt_synch_pipe_qld:rs_dgwp|                  ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (0)            ; 5 (0)            ; |SDRAM_CONTROL|Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|alt_synch_pipe_qld:rs_dgwp                       ; work         ;
;                   |dffpipe_pe9:dffpipe12|                    ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 5 (5)            ; |SDRAM_CONTROL|Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|alt_synch_pipe_qld:rs_dgwp|dffpipe_pe9:dffpipe12 ; work         ;
;                |alt_synch_pipe_rld:ws_dgrp|                  ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (0)            ; 5 (0)            ; |SDRAM_CONTROL|Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|alt_synch_pipe_rld:ws_dgrp                       ; work         ;
;                   |dffpipe_qe9:dffpipe16|                    ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 5 (5)            ; |SDRAM_CONTROL|Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|alt_synch_pipe_rld:ws_dgrp|dffpipe_qe9:dffpipe16 ; work         ;
;                |altsyncram_3t81:fifo_ram|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SDRAM_CONTROL|Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|altsyncram_3t81:fifo_ram                         ; work         ;
;                |cmpr_n76:rdempty_eq_comp|                    ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |SDRAM_CONTROL|Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|cmpr_n76:rdempty_eq_comp                         ; work         ;
;                |cmpr_n76:wrfull_eq_comp|                     ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |SDRAM_CONTROL|Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|cmpr_n76:wrfull_eq_comp                          ; work         ;
;                |cntr_64e:cntr_b|                             ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |SDRAM_CONTROL|Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|cntr_64e:cntr_b                                  ; work         ;
;                |dffpipe_oe9:ws_brp|                          ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |SDRAM_CONTROL|Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|dffpipe_oe9:ws_brp                               ; work         ;
;                |dffpipe_oe9:ws_bwp|                          ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |SDRAM_CONTROL|Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|dffpipe_oe9:ws_bwp                               ; work         ;
;       |Sdram_WR_FIFO:u_write_fifo|                           ; 117 (0)     ; 96 (0)                    ; 0 (0)         ; 4096        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (0)       ; 45 (0)            ; 51 (0)           ; |SDRAM_CONTROL|Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo                                                                                                                               ; work         ;
;          |dcfifo_mixed_widths:dcfifo_mixed_widths_component| ; 117 (0)     ; 96 (0)                    ; 0 (0)         ; 4096        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (0)       ; 45 (0)            ; 51 (0)           ; |SDRAM_CONTROL|Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                             ; work         ;
;             |dcfifo_7ip1:auto_generated|                     ; 117 (35)    ; 96 (26)                   ; 0 (0)         ; 4096        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (9)       ; 45 (22)           ; 51 (4)           ; |SDRAM_CONTROL|Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated                                                  ; work         ;
;                |a_gray2bin_tgb:rdptr_g_gray2bin|             ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |SDRAM_CONTROL|Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|a_gray2bin_tgb:rdptr_g_gray2bin                  ; work         ;
;                |a_gray2bin_tgb:rs_dgwp_gray2bin|             ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |SDRAM_CONTROL|Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|a_gray2bin_tgb:rs_dgwp_gray2bin                  ; work         ;
;                |a_graycounter_njc:wrptr_g1p|                 ; 15 (15)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; |SDRAM_CONTROL|Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|a_graycounter_njc:wrptr_g1p                      ; work         ;
;                |a_graycounter_s57:rdptr_g1p|                 ; 17 (17)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 11 (11)          ; |SDRAM_CONTROL|Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|a_graycounter_s57:rdptr_g1p                      ; work         ;
;                |alt_synch_pipe_hkd:rs_dgwp|                  ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (0)            ; 4 (0)            ; |SDRAM_CONTROL|Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|alt_synch_pipe_hkd:rs_dgwp                       ; work         ;
;                   |dffpipe_gd9:dffpipe13|                    ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 4 (4)            ; |SDRAM_CONTROL|Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|alt_synch_pipe_hkd:rs_dgwp|dffpipe_gd9:dffpipe13 ; work         ;
;                |alt_synch_pipe_ikd:ws_dgrp|                  ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (0)            ; 5 (0)            ; |SDRAM_CONTROL|Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|alt_synch_pipe_ikd:ws_dgrp                       ; work         ;
;                   |dffpipe_hd9:dffpipe16|                    ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 5 (5)            ; |SDRAM_CONTROL|Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|alt_synch_pipe_ikd:ws_dgrp|dffpipe_hd9:dffpipe16 ; work         ;
;                |altsyncram_or81:fifo_ram|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SDRAM_CONTROL|Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|altsyncram_or81:fifo_ram                         ; work         ;
;                |cmpr_e66:rdempty_eq_comp|                    ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |SDRAM_CONTROL|Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|cmpr_e66:rdempty_eq_comp                         ; work         ;
;                |cmpr_e66:wrfull_eq_comp|                     ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |SDRAM_CONTROL|Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|cmpr_e66:wrfull_eq_comp                          ; work         ;
;                |cntr_64e:cntr_b|                             ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |SDRAM_CONTROL|Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|cntr_64e:cntr_b                                  ; work         ;
;                |dffpipe_fd9:rs_brp|                          ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |SDRAM_CONTROL|Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|dffpipe_fd9:rs_brp                               ; work         ;
;                |dffpipe_fd9:rs_bwp|                          ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |SDRAM_CONTROL|Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|dffpipe_fd9:rs_bwp                               ; work         ;
;       |command:u_command|                                    ; 60 (60)     ; 48 (48)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 1 (1)             ; 48 (48)          ; |SDRAM_CONTROL|Sdram_Control:u1|command:u_command                                                                                                                                        ; work         ;
;       |control_interface:u_control|                          ; 84 (84)     ; 58 (58)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (26)      ; 17 (17)           ; 41 (41)          ; |SDRAM_CONTROL|Sdram_Control:u1|control_interface:u_control                                                                                                                              ; work         ;
;    |pll_27:pll_27_inst|                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SDRAM_CONTROL|pll_27:pll_27_inst                                                                                                                                                        ; work         ;
;       |altpll:altpll_component|                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SDRAM_CONTROL|pll_27:pll_27_inst|altpll:altpll_component                                                                                                                                ; work         ;
+--------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                           ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; KEY[0]        ; Input    ; --            ; (6) 2427 ps   ; --                    ; --  ; --   ;
; CLOCK_50      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; KEY[2]        ; Input    ; (6) 2427 ps   ; --            ; --                    ; --  ; --   ;
; KEY[3]        ; Input    ; --            ; (6) 2427 ps   ; --                    ; --  ; --   ;
; KEY[1]        ; Input    ; (6) 2427 ps   ; --            ; --                    ; --  ; --   ;
; HEX0[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[10] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[11] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[12] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_BA[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_BA[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_CAS_N    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_CKE      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_CLK      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_CS_N     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQM[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQM[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQM[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQM[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_RAS_N    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_WE_N     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[0]    ; Bidir    ; (6) 2427 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[1]    ; Bidir    ; (6) 2427 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[2]    ; Bidir    ; (6) 2427 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[3]    ; Bidir    ; (6) 2427 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[4]    ; Bidir    ; --            ; (6) 2427 ps   ; --                    ; --  ; --   ;
; DRAM_DQ[5]    ; Bidir    ; (6) 2427 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[6]    ; Bidir    ; (6) 2427 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[7]    ; Bidir    ; (6) 2427 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[8]    ; Bidir    ; (6) 2427 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[9]    ; Bidir    ; --            ; (6) 2427 ps   ; --                    ; --  ; --   ;
; DRAM_DQ[10]   ; Bidir    ; --            ; (6) 2427 ps   ; --                    ; --  ; --   ;
; DRAM_DQ[11]   ; Bidir    ; (6) 2427 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[12]   ; Bidir    ; (6) 2427 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[13]   ; Bidir    ; (6) 2427 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[14]   ; Bidir    ; --            ; (6) 2427 ps   ; --                    ; --  ; --   ;
; DRAM_DQ[15]   ; Bidir    ; (6) 2427 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[16]   ; Bidir    ; (6) 2427 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[17]   ; Bidir    ; --            ; (6) 2427 ps   ; --                    ; --  ; --   ;
; DRAM_DQ[18]   ; Bidir    ; (6) 2427 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[19]   ; Bidir    ; (6) 2427 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[20]   ; Bidir    ; --            ; (6) 2427 ps   ; --                    ; --  ; --   ;
; DRAM_DQ[21]   ; Bidir    ; --            ; (6) 2427 ps   ; --                    ; --  ; --   ;
; DRAM_DQ[22]   ; Bidir    ; (6) 2427 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[23]   ; Bidir    ; (6) 2427 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[24]   ; Bidir    ; (6) 2427 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[25]   ; Bidir    ; (6) 2427 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[26]   ; Bidir    ; --            ; (6) 2427 ps   ; --                    ; --  ; --   ;
; DRAM_DQ[27]   ; Bidir    ; (6) 2427 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[28]   ; Bidir    ; (6) 2427 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[29]   ; Bidir    ; (6) 2427 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[30]   ; Bidir    ; (6) 2427 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[31]   ; Bidir    ; --            ; (6) 2427 ps   ; --                    ; --  ; --   ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                            ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                                         ; Pad To Core Index ; Setting ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; KEY[0]                                                                                                                                                                                      ;                   ;         ;
;      - latch1                                                                                                                                                                               ; 1                 ; 6       ;
;      - display_latch[0]~0                                                                                                                                                                   ; 1                 ; 6       ;
;      - latch2                                                                                                                                                                               ; 1                 ; 6       ;
;      - display_latch[8]~1                                                                                                                                                                   ; 1                 ; 6       ;
;      - key2_dly[0]                                                                                                                                                                          ; 1                 ; 6       ;
;      - key2_dly[1]                                                                                                                                                                          ; 1                 ; 6       ;
;      - wr1_wen                                                                                                                                                                              ; 1                 ; 6       ;
;      - wr1_wen_d[3]                                                                                                                                                                         ; 1                 ; 6       ;
;      - comb~0                                                                                                                                                                               ; 1                 ; 6       ;
;      - key3_dly[0]                                                                                                                                                                          ; 1                 ; 6       ;
;      - key3_dly[1]                                                                                                                                                                          ; 1                 ; 6       ;
;      - Sdram_Control:u1|always3~0                                                                                                                                                           ; 1                 ; 6       ;
;      - Sdram_Control:u1|always3~2                                                                                                                                                           ; 1                 ; 6       ;
;      - Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|dffpipe_fd9:rs_bwp|dffe12a[6]                               ; 1                 ; 6       ;
;      - Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|dffpipe_fd9:rs_brp|dffe12a[6]                               ; 1                 ; 6       ;
;      - Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|dffpipe_fd9:rs_bwp|dffe12a[5]                               ; 1                 ; 6       ;
;      - Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|dffpipe_fd9:rs_brp|dffe12a[5]                               ; 1                 ; 6       ;
;      - Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|dffpipe_fd9:rs_bwp|dffe12a[4]                               ; 1                 ; 6       ;
;      - Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|dffpipe_fd9:rs_brp|dffe12a[4]                               ; 1                 ; 6       ;
;      - Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|dffpipe_fd9:rs_bwp|dffe12a[3]                               ; 1                 ; 6       ;
;      - Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|dffpipe_fd9:rs_brp|dffe12a[3]                               ; 1                 ; 6       ;
;      - Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|dffpipe_fd9:rs_bwp|dffe12a[2]                               ; 1                 ; 6       ;
;      - Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|dffpipe_fd9:rs_brp|dffe12a[2]                               ; 1                 ; 6       ;
;      - Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|dffpipe_fd9:rs_bwp|dffe12a[1]                               ; 1                 ; 6       ;
;      - Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|dffpipe_fd9:rs_brp|dffe12a[1]                               ; 1                 ; 6       ;
;      - Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|dffpipe_fd9:rs_bwp|dffe12a[0]                               ; 1                 ; 6       ;
;      - Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|dffpipe_fd9:rs_brp|dffe12a[0]                               ; 1                 ; 6       ;
;      - Sdram_Control:u1|mWR~0                                                                                                                                                               ; 1                 ; 6       ;
;      - Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|altsyncram_or81:fifo_ram|ram_block11a0                      ; 1                 ; 6       ;
;      - key1_dly[0]                                                                                                                                                                          ; 1                 ; 6       ;
;      - key1_dly[1]                                                                                                                                                                          ; 1                 ; 6       ;
;      - counter[0]                                                                                                                                                                           ; 1                 ; 6       ;
;      - counter[1]                                                                                                                                                                           ; 1                 ; 6       ;
;      - counter[2]                                                                                                                                                                           ; 1                 ; 6       ;
;      - counter[3]                                                                                                                                                                           ; 1                 ; 6       ;
;      - counter[4]                                                                                                                                                                           ; 1                 ; 6       ;
;      - counter[5]                                                                                                                                                                           ; 1                 ; 6       ;
;      - counter[6]                                                                                                                                                                           ; 1                 ; 6       ;
;      - counter[7]                                                                                                                                                                           ; 1                 ; 6       ;
;      - wr1_wen_d[2]                                                                                                                                                                         ; 1                 ; 6       ;
;      - Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|alt_synch_pipe_hkd:rs_dgwp|dffpipe_gd9:dffpipe13|dffe15a[7] ; 1                 ; 6       ;
;      - Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|alt_synch_pipe_hkd:rs_dgwp|dffpipe_gd9:dffpipe13|dffe15a[6] ; 1                 ; 6       ;
;      - Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|rdptr_g[7]                                                  ; 1                 ; 6       ;
;      - Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|rdptr_g[6]                                                  ; 1                 ; 6       ;
;      - Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|alt_synch_pipe_hkd:rs_dgwp|dffpipe_gd9:dffpipe13|dffe15a[5] ; 1                 ; 6       ;
;      - Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|rdptr_g[5]                                                  ; 1                 ; 6       ;
;      - Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|alt_synch_pipe_hkd:rs_dgwp|dffpipe_gd9:dffpipe13|dffe15a[4] ; 1                 ; 6       ;
;      - Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|rdptr_g[4]                                                  ; 1                 ; 6       ;
;      - Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|alt_synch_pipe_hkd:rs_dgwp|dffpipe_gd9:dffpipe13|dffe15a[3] ; 1                 ; 6       ;
;      - Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|rdptr_g[3]                                                  ; 1                 ; 6       ;
;      - Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|alt_synch_pipe_hkd:rs_dgwp|dffpipe_gd9:dffpipe13|dffe15a[2] ; 1                 ; 6       ;
;      - Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|rdptr_g[2]                                                  ; 1                 ; 6       ;
;      - Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|alt_synch_pipe_hkd:rs_dgwp|dffpipe_gd9:dffpipe13|dffe15a[1] ; 1                 ; 6       ;
;      - Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|rdptr_g[1]                                                  ; 1                 ; 6       ;
;      - Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|alt_synch_pipe_hkd:rs_dgwp|dffpipe_gd9:dffpipe13|dffe15a[0] ; 1                 ; 6       ;
;      - Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|rdptr_g[0]                                                  ; 1                 ; 6       ;
;      - Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|wrptr_g[8]                                                  ; 1                 ; 6       ;
;      - Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|wrptr_g[9]                                                  ; 1                 ; 6       ;
;      - Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|alt_synch_pipe_ikd:ws_dgrp|dffpipe_hd9:dffpipe16|dffe18a[7] ; 1                 ; 6       ;
;      - Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|alt_synch_pipe_ikd:ws_dgrp|dffpipe_hd9:dffpipe16|dffe18a[6] ; 1                 ; 6       ;
;      - Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|wrptr_g[6]                                                  ; 1                 ; 6       ;
;      - Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|alt_synch_pipe_ikd:ws_dgrp|dffpipe_hd9:dffpipe16|dffe18a[4] ; 1                 ; 6       ;
;      - Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|wrptr_g[7]                                                  ; 1                 ; 6       ;
;      - Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|alt_synch_pipe_ikd:ws_dgrp|dffpipe_hd9:dffpipe16|dffe18a[5] ; 1                 ; 6       ;
;      - Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|wrptr_g[4]                                                  ; 1                 ; 6       ;
;      - Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|alt_synch_pipe_ikd:ws_dgrp|dffpipe_hd9:dffpipe16|dffe18a[2] ; 1                 ; 6       ;
;      - Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|wrptr_g[5]                                                  ; 1                 ; 6       ;
;      - Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|alt_synch_pipe_ikd:ws_dgrp|dffpipe_hd9:dffpipe16|dffe18a[3] ; 1                 ; 6       ;
;      - Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|wrptr_g[2]                                                  ; 1                 ; 6       ;
;      - Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|alt_synch_pipe_ikd:ws_dgrp|dffpipe_hd9:dffpipe16|dffe18a[0] ; 1                 ; 6       ;
;      - Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|wrptr_g[3]                                                  ; 1                 ; 6       ;
;      - Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|alt_synch_pipe_ikd:ws_dgrp|dffpipe_hd9:dffpipe16|dffe18a[1] ; 1                 ; 6       ;
;      - Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|wrptr_g[0]                                                  ; 1                 ; 6       ;
;      - Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|wrptr_g[1]                                                  ; 1                 ; 6       ;
;      - Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|a_graycounter_s57:rdptr_g1p|counter5a0                      ; 1                 ; 6       ;
;      - Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|a_graycounter_s57:rdptr_g1p|counter5a1                      ; 1                 ; 6       ;
;      - Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|a_graycounter_s57:rdptr_g1p|counter5a2                      ; 1                 ; 6       ;
;      - Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|a_graycounter_s57:rdptr_g1p|counter5a3                      ; 1                 ; 6       ;
;      - Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|a_graycounter_s57:rdptr_g1p|counter5a4                      ; 1                 ; 6       ;
;      - Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|a_graycounter_s57:rdptr_g1p|counter5a5                      ; 1                 ; 6       ;
;      - Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|a_graycounter_s57:rdptr_g1p|counter5a6                      ; 1                 ; 6       ;
;      - Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|a_graycounter_s57:rdptr_g1p|counter5a7                      ; 1                 ; 6       ;
;      - wr1_wen_d[1]                                                                                                                                                                         ; 1                 ; 6       ;
;      - Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|alt_synch_pipe_hkd:rs_dgwp|dffpipe_gd9:dffpipe13|dffe14a[7] ; 1                 ; 6       ;
;      - Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|alt_synch_pipe_hkd:rs_dgwp|dffpipe_gd9:dffpipe13|dffe14a[6] ; 1                 ; 6       ;
;      - Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|alt_synch_pipe_hkd:rs_dgwp|dffpipe_gd9:dffpipe13|dffe14a[5] ; 1                 ; 6       ;
;      - Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|alt_synch_pipe_hkd:rs_dgwp|dffpipe_gd9:dffpipe13|dffe14a[4] ; 1                 ; 6       ;
;      - Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|alt_synch_pipe_hkd:rs_dgwp|dffpipe_gd9:dffpipe13|dffe14a[3] ; 1                 ; 6       ;
;      - Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|alt_synch_pipe_hkd:rs_dgwp|dffpipe_gd9:dffpipe13|dffe14a[2] ; 1                 ; 6       ;
;      - Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|alt_synch_pipe_hkd:rs_dgwp|dffpipe_gd9:dffpipe13|dffe14a[1] ; 1                 ; 6       ;
;      - Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|alt_synch_pipe_hkd:rs_dgwp|dffpipe_gd9:dffpipe13|dffe14a[0] ; 1                 ; 6       ;
;      - Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|a_graycounter_njc:wrptr_g1p|counter10a[6]                   ; 1                 ; 6       ;
;      - Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|a_graycounter_njc:wrptr_g1p|counter10a[7]                   ; 1                 ; 6       ;
;      - Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|alt_synch_pipe_ikd:ws_dgrp|dffpipe_hd9:dffpipe16|dffe17a[7] ; 1                 ; 6       ;
;      - Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|alt_synch_pipe_ikd:ws_dgrp|dffpipe_hd9:dffpipe16|dffe17a[6] ; 1                 ; 6       ;
;      - Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|a_graycounter_njc:wrptr_g1p|counter10a[4]                   ; 1                 ; 6       ;
;      - Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|alt_synch_pipe_ikd:ws_dgrp|dffpipe_hd9:dffpipe16|dffe17a[4] ; 1                 ; 6       ;
;      - Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|a_graycounter_njc:wrptr_g1p|counter10a[5]                   ; 1                 ; 6       ;
;      - Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|alt_synch_pipe_ikd:ws_dgrp|dffpipe_hd9:dffpipe16|dffe17a[5] ; 1                 ; 6       ;
;      - Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|a_graycounter_njc:wrptr_g1p|counter10a[2]                   ; 1                 ; 6       ;
;      - Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|alt_synch_pipe_ikd:ws_dgrp|dffpipe_hd9:dffpipe16|dffe17a[2] ; 1                 ; 6       ;
;      - Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|a_graycounter_njc:wrptr_g1p|counter10a[3]                   ; 1                 ; 6       ;
;      - Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|alt_synch_pipe_ikd:ws_dgrp|dffpipe_hd9:dffpipe16|dffe17a[3] ; 1                 ; 6       ;
;      - Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|a_graycounter_njc:wrptr_g1p|counter10a[0]                   ; 1                 ; 6       ;
;      - Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|alt_synch_pipe_ikd:ws_dgrp|dffpipe_hd9:dffpipe16|dffe17a[0] ; 1                 ; 6       ;
;      - Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|a_graycounter_njc:wrptr_g1p|counter10a[1]                   ; 1                 ; 6       ;
;      - Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|alt_synch_pipe_ikd:ws_dgrp|dffpipe_hd9:dffpipe16|dffe17a[1] ; 1                 ; 6       ;
;      - Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|cntr_64e:cntr_b|counter_reg_bit[0]                          ; 1                 ; 6       ;
;      - Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|cntr_64e:cntr_b|counter_reg_bit[1]                          ; 1                 ; 6       ;
;      - Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|a_graycounter_s57:rdptr_g1p|parity6                         ; 1                 ; 6       ;
;      - wr1_wen_d[0]                                                                                                                                                                         ; 1                 ; 6       ;
;      - Sdram_Control:u1|rWR1_ADDR[9]~23                                                                                                                                                     ; 1                 ; 6       ;
;      - Sdram_Control:u1|rWR1_ADDR[9]~29                                                                                                                                                     ; 1                 ; 6       ;
;      - Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|delayed_wrptr_g[7]                                          ; 1                 ; 6       ;
;      - Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|delayed_wrptr_g[6]                                          ; 1                 ; 6       ;
;      - Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|delayed_wrptr_g[5]                                          ; 1                 ; 6       ;
;      - Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|delayed_wrptr_g[4]                                          ; 1                 ; 6       ;
;      - Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|delayed_wrptr_g[3]                                          ; 1                 ; 6       ;
;      - Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|delayed_wrptr_g[2]                                          ; 1                 ; 6       ;
;      - Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|delayed_wrptr_g[1]                                          ; 1                 ; 6       ;
;      - Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|delayed_wrptr_g[0]                                          ; 1                 ; 6       ;
;      - Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|a_graycounter_njc:wrptr_g1p|parity8                         ; 1                 ; 6       ;
;      - Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|a_graycounter_s57:rdptr_g1p|sub_parity7a[1]                 ; 1                 ; 6       ;
;      - Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|a_graycounter_s57:rdptr_g1p|sub_parity7a[0]                 ; 1                 ; 6       ;
;      - Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|a_graycounter_njc:wrptr_g1p|sub_parity9a0                   ; 1                 ; 6       ;
;      - Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|a_graycounter_njc:wrptr_g1p|sub_parity9a1                   ; 1                 ; 6       ;
; CLOCK_50                                                                                                                                                                                    ;                   ;         ;
; KEY[2]                                                                                                                                                                                      ;                   ;         ;
;      - key2_dly[0]~0                                                                                                                                                                        ; 0                 ; 6       ;
; KEY[3]                                                                                                                                                                                      ;                   ;         ;
;      - key3_dly[0]~0                                                                                                                                                                        ; 1                 ; 6       ;
; KEY[1]                                                                                                                                                                                      ;                   ;         ;
;      - key1_dly[0]~0                                                                                                                                                                        ; 0                 ; 6       ;
; DRAM_DQ[0]                                                                                                                                                                                  ;                   ;         ;
;      - Sdram_Control:u1|mDATAOUT[0]                                                                                                                                                         ; 0                 ; 6       ;
; DRAM_DQ[1]                                                                                                                                                                                  ;                   ;         ;
;      - Sdram_Control:u1|mDATAOUT[1]~feeder                                                                                                                                                  ; 0                 ; 6       ;
; DRAM_DQ[2]                                                                                                                                                                                  ;                   ;         ;
;      - Sdram_Control:u1|mDATAOUT[2]~feeder                                                                                                                                                  ; 0                 ; 6       ;
; DRAM_DQ[3]                                                                                                                                                                                  ;                   ;         ;
;      - Sdram_Control:u1|mDATAOUT[3]                                                                                                                                                         ; 0                 ; 6       ;
; DRAM_DQ[4]                                                                                                                                                                                  ;                   ;         ;
;      - Sdram_Control:u1|mDATAOUT[4]~feeder                                                                                                                                                  ; 1                 ; 6       ;
; DRAM_DQ[5]                                                                                                                                                                                  ;                   ;         ;
;      - Sdram_Control:u1|mDATAOUT[5]~feeder                                                                                                                                                  ; 0                 ; 6       ;
; DRAM_DQ[6]                                                                                                                                                                                  ;                   ;         ;
;      - Sdram_Control:u1|mDATAOUT[6]~feeder                                                                                                                                                  ; 0                 ; 6       ;
; DRAM_DQ[7]                                                                                                                                                                                  ;                   ;         ;
;      - Sdram_Control:u1|mDATAOUT[7]~feeder                                                                                                                                                  ; 0                 ; 6       ;
; DRAM_DQ[8]                                                                                                                                                                                  ;                   ;         ;
;      - Sdram_Control:u1|mDATAOUT[8]                                                                                                                                                         ; 0                 ; 6       ;
; DRAM_DQ[9]                                                                                                                                                                                  ;                   ;         ;
;      - Sdram_Control:u1|mDATAOUT[9]                                                                                                                                                         ; 1                 ; 6       ;
; DRAM_DQ[10]                                                                                                                                                                                 ;                   ;         ;
;      - Sdram_Control:u1|mDATAOUT[10]~feeder                                                                                                                                                 ; 1                 ; 6       ;
; DRAM_DQ[11]                                                                                                                                                                                 ;                   ;         ;
;      - Sdram_Control:u1|mDATAOUT[11]~feeder                                                                                                                                                 ; 0                 ; 6       ;
; DRAM_DQ[12]                                                                                                                                                                                 ;                   ;         ;
;      - Sdram_Control:u1|mDATAOUT[12]~feeder                                                                                                                                                 ; 0                 ; 6       ;
; DRAM_DQ[13]                                                                                                                                                                                 ;                   ;         ;
;      - Sdram_Control:u1|mDATAOUT[13]~feeder                                                                                                                                                 ; 0                 ; 6       ;
; DRAM_DQ[14]                                                                                                                                                                                 ;                   ;         ;
;      - Sdram_Control:u1|mDATAOUT[14]~feeder                                                                                                                                                 ; 1                 ; 6       ;
; DRAM_DQ[15]                                                                                                                                                                                 ;                   ;         ;
;      - Sdram_Control:u1|mDATAOUT[15]~feeder                                                                                                                                                 ; 0                 ; 6       ;
; DRAM_DQ[16]                                                                                                                                                                                 ;                   ;         ;
;      - Sdram_Control:u1|mDATAOUT[16]~feeder                                                                                                                                                 ; 0                 ; 6       ;
; DRAM_DQ[17]                                                                                                                                                                                 ;                   ;         ;
;      - Sdram_Control:u1|mDATAOUT[17]~feeder                                                                                                                                                 ; 1                 ; 6       ;
; DRAM_DQ[18]                                                                                                                                                                                 ;                   ;         ;
;      - Sdram_Control:u1|mDATAOUT[18]                                                                                                                                                        ; 0                 ; 6       ;
; DRAM_DQ[19]                                                                                                                                                                                 ;                   ;         ;
;      - Sdram_Control:u1|mDATAOUT[19]~feeder                                                                                                                                                 ; 0                 ; 6       ;
; DRAM_DQ[20]                                                                                                                                                                                 ;                   ;         ;
;      - Sdram_Control:u1|mDATAOUT[20]~feeder                                                                                                                                                 ; 1                 ; 6       ;
; DRAM_DQ[21]                                                                                                                                                                                 ;                   ;         ;
;      - Sdram_Control:u1|mDATAOUT[21]~feeder                                                                                                                                                 ; 1                 ; 6       ;
; DRAM_DQ[22]                                                                                                                                                                                 ;                   ;         ;
;      - Sdram_Control:u1|mDATAOUT[22]~feeder                                                                                                                                                 ; 0                 ; 6       ;
; DRAM_DQ[23]                                                                                                                                                                                 ;                   ;         ;
;      - Sdram_Control:u1|mDATAOUT[23]                                                                                                                                                        ; 0                 ; 6       ;
; DRAM_DQ[24]                                                                                                                                                                                 ;                   ;         ;
;      - Sdram_Control:u1|mDATAOUT[24]~feeder                                                                                                                                                 ; 0                 ; 6       ;
; DRAM_DQ[25]                                                                                                                                                                                 ;                   ;         ;
;      - Sdram_Control:u1|mDATAOUT[25]~feeder                                                                                                                                                 ; 0                 ; 6       ;
; DRAM_DQ[26]                                                                                                                                                                                 ;                   ;         ;
;      - Sdram_Control:u1|mDATAOUT[26]                                                                                                                                                        ; 1                 ; 6       ;
; DRAM_DQ[27]                                                                                                                                                                                 ;                   ;         ;
;      - Sdram_Control:u1|mDATAOUT[27]~feeder                                                                                                                                                 ; 0                 ; 6       ;
; DRAM_DQ[28]                                                                                                                                                                                 ;                   ;         ;
;      - Sdram_Control:u1|mDATAOUT[28]~feeder                                                                                                                                                 ; 0                 ; 6       ;
; DRAM_DQ[29]                                                                                                                                                                                 ;                   ;         ;
;      - Sdram_Control:u1|mDATAOUT[29]~feeder                                                                                                                                                 ; 0                 ; 6       ;
; DRAM_DQ[30]                                                                                                                                                                                 ;                   ;         ;
;      - Sdram_Control:u1|mDATAOUT[30]~feeder                                                                                                                                                 ; 0                 ; 6       ;
; DRAM_DQ[31]                                                                                                                                                                                 ;                   ;         ;
;      - Sdram_Control:u1|mDATAOUT[31]~feeder                                                                                                                                                 ; 1                 ; 6       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                   ;
+----------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                   ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                                               ; PIN_Y2             ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; KEY[0]                                                                                                                                 ; PIN_M23            ; 126     ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u1|CMD[1]~0                                                                                                              ; LCCOMB_X56_Y44_N22 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u1|RD_MASK[1]~1                                                                                                          ; LCCOMB_X59_Y44_N18 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u1|Sdram_PLL:u_sdram_pll|altpll:altpll_component|Sdram_PLL_altpll:auto_generated|wire_pll1_clk[0]                        ; PLL_3              ; 454     ; Clock                      ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|_~0           ; LCCOMB_X53_Y60_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|valid_rdreq~0 ; LCCOMB_X53_Y60_N4  ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|valid_wrreq~0 ; LCCOMB_X55_Y59_N28 ; 20      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|_~0           ; LCCOMB_X54_Y62_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|valid_rdreq~0 ; LCCOMB_X54_Y62_N12 ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|valid_wrreq~0 ; LCCOMB_X54_Y63_N28 ; 20      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|_~0           ; LCCOMB_X53_Y39_N28 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|valid_rdreq~0 ; LCCOMB_X54_Y40_N18 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|valid_wrreq~0 ; LCCOMB_X53_Y39_N30 ; 15      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u1|always3~1                                                                                                             ; LCCOMB_X59_Y44_N24 ; 22      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u1|command:u_command|do_load_mode                                                                                        ; FF_X56_Y46_N25     ; 19      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u1|command:u_command|rp_shift[2]~1                                                                                       ; LCCOMB_X56_Y45_N18 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u1|control_interface:u_control|INIT_REQ                                                                                  ; FF_X56_Y46_N13     ; 26      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u1|control_interface:u_control|LessThan0~4                                                                               ; LCCOMB_X56_Y46_N14 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u1|control_interface:u_control|REF_REQ~1                                                                                 ; LCCOMB_X55_Y45_N12 ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u1|mDATAIN[0]~0                                                                                                          ; LCCOMB_X55_Y45_N26 ; 32      ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u1|mLENGTH[6]~5                                                                                                          ; LCCOMB_X59_Y44_N0  ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u1|rRD1_ADDR[14]~28                                                                                                      ; LCCOMB_X60_Y44_N12 ; 17      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u1|rRD1_ADDR[14]~29                                                                                                      ; LCCOMB_X60_Y44_N30 ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u1|rRD2_ADDR[6]~31                                                                                                       ; LCCOMB_X60_Y44_N0  ; 18      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u1|rRD2_ADDR[6]~32                                                                                                       ; LCCOMB_X60_Y44_N10 ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u1|rWR1_ADDR[9]~28                                                                                                       ; LCCOMB_X59_Y45_N4  ; 17      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u1|rWR1_ADDR[9]~29                                                                                                       ; LCCOMB_X58_Y43_N8  ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; comb~0                                                                                                                                 ; LCCOMB_X59_Y44_N8  ; 240     ; Async. clear               ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; display_latch[0]~0                                                                                                                     ; LCCOMB_X54_Y57_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; display_latch[8]~1                                                                                                                     ; LCCOMB_X54_Y57_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pll_27:pll_27_inst|altpll:altpll_component|_clk0                                                                                       ; PLL_1              ; 182     ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; wr1_wen                                                                                                                                ; FF_X59_Y44_N9      ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+----------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                ;
+-----------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                            ; Location          ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Sdram_Control:u1|Sdram_PLL:u_sdram_pll|altpll:altpll_component|Sdram_PLL_altpll:auto_generated|wire_pll1_clk[0] ; PLL_3             ; 454     ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
; Sdram_Control:u1|Sdram_PLL:u_sdram_pll|altpll:altpll_component|Sdram_PLL_altpll:auto_generated|wire_pll1_clk[1] ; PLL_3             ; 1       ; 0                                    ; Global Clock         ; GCLK14           ; --                        ;
; comb~0                                                                                                          ; LCCOMB_X59_Y44_N8 ; 240     ; 0                                    ; Global Clock         ; GCLK11           ; --                        ;
; pll_27:pll_27_inst|altpll:altpll_component|_clk0                                                                ; PLL_1             ; 182     ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
+-----------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                              ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                               ; Fan-Out ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; KEY[0]~input                                                                                                                                                       ; 126     ;
; Sdram_Control:u1|mDATAIN[0]~0                                                                                                                                      ; 32      ;
; ~GND                                                                                                                                                               ; 31      ;
; Sdram_Control:u1|control_interface:u_control|INIT_REQ                                                                                                              ; 26      ;
; Sdram_Control:u1|always3~1                                                                                                                                         ; 22      ;
; Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|valid_wrreq~0                             ; 22      ;
; Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|valid_wrreq~0                             ; 22      ;
; Sdram_Control:u1|command:u_command|do_writea                                                                                                                       ; 21      ;
; Sdram_Control:u1|command:u_command|do_reada                                                                                                                        ; 21      ;
; Sdram_Control:u1|command:u_command|do_load_mode                                                                                                                    ; 19      ;
; Sdram_Control:u1|rRD2_ADDR[6]~32                                                                                                                                   ; 18      ;
; Sdram_Control:u1|rRD2_ADDR[6]~31                                                                                                                                   ; 18      ;
; Sdram_Control:u1|mLENGTH[6]~5                                                                                                                                      ; 18      ;
; Sdram_Control:u1|rRD1_ADDR[14]~29                                                                                                                                  ; 17      ;
; Sdram_Control:u1|rRD1_ADDR[14]~28                                                                                                                                  ; 17      ;
; Sdram_Control:u1|rWR1_ADDR[9]~29                                                                                                                                   ; 17      ;
; Sdram_Control:u1|rWR1_ADDR[9]~28                                                                                                                                   ; 17      ;
; Sdram_Control:u1|always3~5                                                                                                                                         ; 17      ;
; Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|valid_rdreq~0                             ; 17      ;
; Sdram_Control:u1|control_interface:u_control|REF_REQ~1                                                                                                             ; 16      ;
; Sdram_Control:u1|control_interface:u_control|LessThan0~4                                                                                                           ; 16      ;
; Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|valid_wrreq~0                             ; 16      ;
; Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|valid_rdreq~0                             ; 16      ;
; Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|valid_rdreq~0                             ; 16      ;
; Sdram_Control:u1|Equal5~0                                                                                                                                          ; 14      ;
; wr1_wen                                                                                                                                                            ; 14      ;
; Sdram_Control:u1|command:u_command|always0~0                                                                                                                       ; 12      ;
; Sdram_Control:u1|command:u_command|rw_flag~0                                                                                                                       ; 11      ;
; Sdram_Control:u1|command:u_command|command_done                                                                                                                    ; 10      ;
; Sdram_Control:u1|ST[4]~1                                                                                                                                           ; 10      ;
; Sdram_Control:u1|Equal4~3                                                                                                                                          ; 10      ;
; Sdram_Control:u1|ST[0]                                                                                                                                             ; 10      ;
; Sdram_Control:u1|ST[1]~4                                                                                                                                           ; 9       ;
; Sdram_Control:u1|command:u_command|do_precharge                                                                                                                    ; 9       ;
; Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|a_graycounter_477:rdptr_g1p|counter7a[2]  ; 9       ;
; Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|a_graycounter_477:rdptr_g1p|counter7a[2]  ; 9       ;
; Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|a_graycounter_s57:rdptr_g1p|counter5a2    ; 8       ;
; Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|_~0                                       ; 8       ;
; Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|_~0                                       ; 8       ;
; Sdram_Control:u1|WR_MASK                                                                                                                                           ; 8       ;
; Sdram_Control:u1|command:u_command|do_refresh                                                                                                                      ; 8       ;
; Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|a_graycounter_477:rdptr_g1p|counter7a[5]  ; 8       ;
; Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|a_graycounter_477:rdptr_g1p|counter7a[3]  ; 8       ;
; Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|a_graycounter_477:rdptr_g1p|counter7a[0]  ; 8       ;
; Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|a_graycounter_477:rdptr_g1p|counter7a[5]  ; 8       ;
; Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|a_graycounter_477:rdptr_g1p|counter7a[3]  ; 8       ;
; Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|a_graycounter_477:rdptr_g1p|counter7a[0]  ; 8       ;
; display_latch[8]~1                                                                                                                                                 ; 8       ;
; display_latch[0]~0                                                                                                                                                 ; 8       ;
; Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|a_graycounter_njc:wrptr_g1p|counter10a[2] ; 7       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------+
; Name                                                                                                                                                         ; Type ; Mode             ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------+
; Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|altsyncram_3t81:fifo_ram|ALTSYNCRAM ; M9K  ; Simple Dual Port ; Dual Clocks ; 512          ; 32           ; 2048         ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 16384 ; 512                         ; 32                          ; 2048                        ; 8                           ; 16384               ; 2    ; None ; M9K_X51_Y60_N0, M9K_X51_Y59_N0 ;
; Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|altsyncram_3t81:fifo_ram|ALTSYNCRAM ; M9K  ; Simple Dual Port ; Dual Clocks ; 512          ; 32           ; 2048         ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 16384 ; 512                         ; 32                          ; 2048                        ; 8                           ; 16384               ; 2    ; None ; M9K_X51_Y63_N0, M9K_X51_Y62_N0 ;
; Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|altsyncram_or81:fifo_ram|ALTSYNCRAM ; M9K  ; Simple Dual Port ; Dual Clocks ; 512          ; 8            ; 128          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 4096  ; 512                         ; 8                           ; 128                         ; 32                          ; 4096                ; 1    ; None ; M9K_X51_Y39_N0                 ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+--------------------------------------------------------+
; Interconnect Usage Summary                             ;
+----------------------------+---------------------------+
; Interconnect Resource Type ; Usage                     ;
+----------------------------+---------------------------+
; Block interconnects        ; 1,271 / 342,891 ( < 1 % ) ;
; C16 interconnects          ; 156 / 10,120 ( 2 % )      ;
; C4 interconnects           ; 873 / 209,544 ( < 1 % )   ;
; Direct links               ; 297 / 342,891 ( < 1 % )   ;
; Global clocks              ; 4 / 20 ( 20 % )           ;
; Local interconnects        ; 331 / 119,088 ( < 1 % )   ;
; R24 interconnects          ; 219 / 9,963 ( 2 % )       ;
; R4 interconnects           ; 1,182 / 289,782 ( < 1 % ) ;
+----------------------------+---------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+--------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 8.00) ; Number of LABs  (Total = 102) ;
+--------------------------------------------+-------------------------------+
; 1                                          ; 37                            ;
; 2                                          ; 3                             ;
; 3                                          ; 3                             ;
; 4                                          ; 0                             ;
; 5                                          ; 0                             ;
; 6                                          ; 6                             ;
; 7                                          ; 4                             ;
; 8                                          ; 1                             ;
; 9                                          ; 7                             ;
; 10                                         ; 1                             ;
; 11                                         ; 3                             ;
; 12                                         ; 0                             ;
; 13                                         ; 0                             ;
; 14                                         ; 3                             ;
; 15                                         ; 0                             ;
; 16                                         ; 34                            ;
+--------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.73) ; Number of LABs  (Total = 102) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 34                            ;
; 1 Clock                            ; 82                            ;
; 1 Clock enable                     ; 27                            ;
; 1 Sync. clear                      ; 4                             ;
; 1 Sync. load                       ; 7                             ;
; 2 Async. clears                    ; 3                             ;
; 2 Clock enables                    ; 1                             ;
; 2 Clocks                           ; 18                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 13.44) ; Number of LABs  (Total = 102) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 8                             ;
; 2                                            ; 29                            ;
; 3                                            ; 0                             ;
; 4                                            ; 3                             ;
; 5                                            ; 0                             ;
; 6                                            ; 3                             ;
; 7                                            ; 0                             ;
; 8                                            ; 0                             ;
; 9                                            ; 1                             ;
; 10                                           ; 1                             ;
; 11                                           ; 2                             ;
; 12                                           ; 5                             ;
; 13                                           ; 0                             ;
; 14                                           ; 1                             ;
; 15                                           ; 0                             ;
; 16                                           ; 5                             ;
; 17                                           ; 2                             ;
; 18                                           ; 5                             ;
; 19                                           ; 1                             ;
; 20                                           ; 5                             ;
; 21                                           ; 0                             ;
; 22                                           ; 3                             ;
; 23                                           ; 1                             ;
; 24                                           ; 1                             ;
; 25                                           ; 3                             ;
; 26                                           ; 5                             ;
; 27                                           ; 7                             ;
; 28                                           ; 2                             ;
; 29                                           ; 2                             ;
; 30                                           ; 4                             ;
; 31                                           ; 0                             ;
; 32                                           ; 3                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 6.31) ; Number of LABs  (Total = 102) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 40                            ;
; 2                                               ; 2                             ;
; 3                                               ; 2                             ;
; 4                                               ; 5                             ;
; 5                                               ; 5                             ;
; 6                                               ; 4                             ;
; 7                                               ; 3                             ;
; 8                                               ; 6                             ;
; 9                                               ; 7                             ;
; 10                                              ; 2                             ;
; 11                                              ; 2                             ;
; 12                                              ; 6                             ;
; 13                                              ; 1                             ;
; 14                                              ; 6                             ;
; 15                                              ; 1                             ;
; 16                                              ; 7                             ;
; 17                                              ; 1                             ;
; 18                                              ; 0                             ;
; 19                                              ; 2                             ;
+-------------------------------------------------+-------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+---------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 9.21) ; Number of LABs  (Total = 102) ;
+---------------------------------------------+-------------------------------+
; 0                                           ; 0                             ;
; 1                                           ; 0                             ;
; 2                                           ; 35                            ;
; 3                                           ; 7                             ;
; 4                                           ; 5                             ;
; 5                                           ; 7                             ;
; 6                                           ; 6                             ;
; 7                                           ; 5                             ;
; 8                                           ; 1                             ;
; 9                                           ; 2                             ;
; 10                                          ; 3                             ;
; 11                                          ; 0                             ;
; 12                                          ; 5                             ;
; 13                                          ; 1                             ;
; 14                                          ; 3                             ;
; 15                                          ; 1                             ;
; 16                                          ; 0                             ;
; 17                                          ; 1                             ;
; 18                                          ; 1                             ;
; 19                                          ; 1                             ;
; 20                                          ; 3                             ;
; 21                                          ; 1                             ;
; 22                                          ; 1                             ;
; 23                                          ; 0                             ;
; 24                                          ; 2                             ;
; 25                                          ; 2                             ;
; 26                                          ; 1                             ;
; 27                                          ; 2                             ;
; 28                                          ; 0                             ;
; 29                                          ; 0                             ;
; 30                                          ; 0                             ;
; 31                                          ; 0                             ;
; 32                                          ; 1                             ;
; 33                                          ; 3                             ;
; 34                                          ; 0                             ;
; 35                                          ; 2                             ;
+---------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 90        ; 0            ; 90        ; 0            ; 0            ; 90        ; 90        ; 0            ; 90        ; 90        ; 0            ; 0            ; 0            ; 0            ; 37           ; 0            ; 0            ; 37           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 90        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 90           ; 0         ; 90           ; 90           ; 0         ; 0         ; 90           ; 0         ; 0         ; 90           ; 90           ; 90           ; 90           ; 53           ; 90           ; 90           ; 53           ; 90           ; 90           ; 90           ; 90           ; 90           ; 90           ; 90           ; 90           ; 90           ; 0         ; 90           ; 90           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; HEX0[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[0]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[1]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[2]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[3]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[4]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[5]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[6]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[7]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[8]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[9]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[10]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[11]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[12]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_BA[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_BA[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CAS_N         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CKE           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CLK           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CS_N          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQM[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQM[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQM[2]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQM[3]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_RAS_N         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_WE_N          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[4]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[5]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[6]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[7]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[8]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[9]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[10]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[11]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[12]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[13]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[14]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[15]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[16]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[17]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[18]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[19]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[20]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[21]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[22]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[23]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[24]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[25]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[26]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[27]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[28]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[29]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[30]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[31]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLOCK_50           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open-drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; Unreserved               ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                               ;
+------------------------------------------------------------+------------------------------------------------------------+-------------------+
; Source Clock(s)                                            ; Destination Clock(s)                                       ; Delay Added in ns ;
+------------------------------------------------------------+------------------------------------------------------------+-------------------+
; u1|u_sdram_pll|altpll_component|auto_generated|pll1|clk[0] ; u1|u_sdram_pll|altpll_component|auto_generated|pll1|clk[0] ; 41.6847           ;
+------------------------------------------------------------+------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                 ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                       ; Destination Register                                                                                                                                                              ; Delay Added in ns ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Sdram_Control:u1|mDATAOUT[10]                                                                                                                                         ; Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|altsyncram_3t81:fifo_ram|ram_block11a2~porta_datain_reg0 ; 0.422201          ;
; Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|a_graycounter_s57:rdptr_g1p|counter5a5       ; Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|a_graycounter_s57:rdptr_g1p|counter5a7                   ; 0.368000          ;
; Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|wrptr_g[5]                                   ; Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|dffpipe_oe9:ws_bwp|dffe15a[3]                            ; 0.368000          ;
; Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|wrptr_g[5]                                   ; Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|dffpipe_oe9:ws_bwp|dffe15a[2]                            ; 0.368000          ;
; Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|wrptr_g[5]                                   ; Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|dffpipe_oe9:ws_bwp|dffe15a[1]                            ; 0.368000          ;
; Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|wrptr_g[5]                                   ; Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|dffpipe_oe9:ws_bwp|dffe15a[0]                            ; 0.368000          ;
; Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a7       ; Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[1]             ; 0.368000          ;
; Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|wrptr_g[5]                                   ; Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|dffpipe_oe9:ws_bwp|dffe15a[3]                            ; 0.368000          ;
; Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|wrptr_g[5]                                   ; Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|dffpipe_oe9:ws_bwp|dffe15a[2]                            ; 0.368000          ;
; Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|wrptr_g[5]                                   ; Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|dffpipe_oe9:ws_bwp|dffe15a[1]                            ; 0.368000          ;
; Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|wrptr_g[5]                                   ; Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|dffpipe_oe9:ws_bwp|dffe15a[0]                            ; 0.368000          ;
; Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a7       ; Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[1]             ; 0.368000          ;
; Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a0       ; Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a1                   ; 0.368000          ;
; Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a0       ; Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a1                   ; 0.368000          ;
; Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|rdptr_g[3]                                   ; Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|dffpipe_fd9:rs_brp|dffe12a[1]                            ; 0.368000          ;
; Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|rdptr_g[3]                                   ; Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|dffpipe_fd9:rs_brp|dffe12a[0]                            ; 0.368000          ;
; Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|a_graycounter_s57:rdptr_g1p|counter5a0       ; Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|a_graycounter_s57:rdptr_g1p|counter5a1                   ; 0.368000          ;
; Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|a_graycounter_s57:rdptr_g1p|counter5a1       ; Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|a_graycounter_s57:rdptr_g1p|sub_parity7a[0]              ; 0.365000          ;
; Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|a_graycounter_s57:rdptr_g1p|counter5a2       ; Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|a_graycounter_s57:rdptr_g1p|counter5a4                   ; 0.365000          ;
; Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|wrptr_g[4]                                   ; Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|dffpipe_oe9:ws_bwp|dffe15a[3]                            ; 0.365000          ;
; Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|wrptr_g[4]                                   ; Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|dffpipe_oe9:ws_bwp|dffe15a[2]                            ; 0.365000          ;
; Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|wrptr_g[4]                                   ; Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|dffpipe_oe9:ws_bwp|dffe15a[1]                            ; 0.365000          ;
; Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|wrptr_g[4]                                   ; Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|dffpipe_oe9:ws_bwp|dffe15a[0]                            ; 0.365000          ;
; Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a1       ; Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[0]             ; 0.365000          ;
; Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a6       ; Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[1]             ; 0.365000          ;
; Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|wrptr_g[4]                                   ; Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|dffpipe_oe9:ws_bwp|dffe15a[3]                            ; 0.365000          ;
; Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|wrptr_g[4]                                   ; Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|dffpipe_oe9:ws_bwp|dffe15a[2]                            ; 0.365000          ;
; Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|wrptr_g[4]                                   ; Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|dffpipe_oe9:ws_bwp|dffe15a[1]                            ; 0.365000          ;
; Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|wrptr_g[4]                                   ; Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|dffpipe_oe9:ws_bwp|dffe15a[0]                            ; 0.365000          ;
; Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a1       ; Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[0]             ; 0.365000          ;
; Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a6       ; Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[1]             ; 0.365000          ;
; Sdram_Control:u1|Read                                                                                                                                                 ; Sdram_Control:u1|mRD_DONE                                                                                                                                                         ; 0.365000          ;
; Sdram_Control:u1|Write                                                                                                                                                ; Sdram_Control:u1|mWR_DONE                                                                                                                                                         ; 0.365000          ;
; Sdram_Control:u1|rRD1_ADDR[22]                                                                                                                                        ; Sdram_Control:u1|rRD1_ADDR[22]                                                                                                                                                    ; 0.365000          ;
; Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a0       ; Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[0]             ; 0.365000          ;
; Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a0       ; Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[0]             ; 0.365000          ;
; Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|rdptr_g[7]                                   ; Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|dffpipe_fd9:rs_brp|dffe12a[5]                            ; 0.365000          ;
; Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|rdptr_g[6]                                   ; Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|dffpipe_fd9:rs_brp|dffe12a[5]                            ; 0.365000          ;
; Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|a_graycounter_s57:rdptr_g1p|counter5a0       ; Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|a_graycounter_s57:rdptr_g1p|sub_parity7a[0]              ; 0.365000          ;
; Sdram_Control:u1|control_interface:u_control|init_timer[15]                                                                                                           ; Sdram_Control:u1|control_interface:u_control|init_timer[15]                                                                                                                       ; 0.365000          ;
; Sdram_Control:u1|rRD2_ADDR[22]                                                                                                                                        ; Sdram_Control:u1|rRD2_ADDR[22]                                                                                                                                                    ; 0.365000          ;
; Sdram_Control:u1|rWR1_ADDR[22]                                                                                                                                        ; Sdram_Control:u1|rWR1_ADDR[22]                                                                                                                                                    ; 0.365000          ;
; Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[2] ; Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|a_graycounter_1lc:wrptr_g1p|parity9                      ; 0.365000          ;
; Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[2] ; Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|a_graycounter_1lc:wrptr_g1p|parity9                      ; 0.365000          ;
; Sdram_Control:u1|mDATAOUT[25]                                                                                                                                         ; Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|altsyncram_3t81:fifo_ram|ram_block11a1~porta_datain_reg0 ; 0.356000          ;
; Sdram_Control:u1|mDATAOUT[11]                                                                                                                                         ; Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|altsyncram_3t81:fifo_ram|ram_block11a3~porta_datain_reg0 ; 0.349292          ;
; Sdram_Control:u1|mDATAOUT[16]                                                                                                                                         ; Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|altsyncram_3t81:fifo_ram|ram_block11a0~porta_datain_reg0 ; 0.346000          ;
; Sdram_Control:u1|mDATAOUT[30]                                                                                                                                         ; Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|altsyncram_3t81:fifo_ram|ram_block11a6~porta_datain_reg0 ; 0.341251          ;
; Sdram_Control:u1|Write                                                                                                                                                ; Sdram_Control:u1|DQM[0]                                                                                                                                                           ; 0.340000          ;
; Sdram_Control:u1|Write                                                                                                                                                ; Sdram_Control:u1|DQM[1]                                                                                                                                                           ; 0.340000          ;
; Sdram_Control:u1|Write                                                                                                                                                ; Sdram_Control:u1|DQM[2]                                                                                                                                                           ; 0.340000          ;
; Sdram_Control:u1|Write                                                                                                                                                ; Sdram_Control:u1|DQM[3]                                                                                                                                                           ; 0.340000          ;
; Sdram_Control:u1|mDATAOUT[25]                                                                                                                                         ; Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|altsyncram_3t81:fifo_ram|ram_block11a1~porta_datain_reg0 ; 0.328000          ;
; Sdram_Control:u1|control_interface:u_control|SADDR[22]                                                                                                                ; Sdram_Control:u1|command:u_command|CS_N[0]                                                                                                                                        ; 0.320000          ;
; Sdram_Control:u1|command:u_command|CM_ACK                                                                                                                             ; Sdram_Control:u1|control_interface:u_control|CMD_ACK                                                                                                                              ; 0.320000          ;
; Sdram_Control:u1|command:u_command|rp_shift[1]                                                                                                                        ; Sdram_Control:u1|command:u_command|rp_shift[0]                                                                                                                                    ; 0.320000          ;
; Sdram_Control:u1|command:u_command|rp_shift[2]                                                                                                                        ; Sdram_Control:u1|command:u_command|rp_shift[1]                                                                                                                                    ; 0.320000          ;
; Sdram_Control:u1|command:u_command|rp_shift[3]                                                                                                                        ; Sdram_Control:u1|command:u_command|rp_shift[2]                                                                                                                                    ; 0.320000          ;
; Sdram_Control:u1|ST[0]                                                                                                                                                ; Sdram_Control:u1|CAS_N                                                                                                                                                            ; 0.318000          ;
; Sdram_Control:u1|ST[0]                                                                                                                                                ; Sdram_Control:u1|RAS_N                                                                                                                                                            ; 0.318000          ;
; Sdram_Control:u1|ST[0]                                                                                                                                                ; Sdram_Control:u1|WE_N                                                                                                                                                             ; 0.318000          ;
; Sdram_Control:u1|ST[0]                                                                                                                                                ; Sdram_Control:u1|mWR_DONE                                                                                                                                                         ; 0.318000          ;
; Sdram_Control:u1|ST[0]                                                                                                                                                ; Sdram_Control:u1|PM_STOP                                                                                                                                                          ; 0.318000          ;
; Sdram_Control:u1|control_interface:u_control|SADDR[20]                                                                                                                ; Sdram_Control:u1|command:u_command|BA[0]                                                                                                                                          ; 0.307000          ;
; Sdram_Control:u1|control_interface:u_control|SADDR[21]                                                                                                                ; Sdram_Control:u1|command:u_command|BA[1]                                                                                                                                          ; 0.307000          ;
; Sdram_Control:u1|control_interface:u_control|LOAD_MODE                                                                                                                ; Sdram_Control:u1|command:u_command|do_load_mode                                                                                                                                   ; 0.307000          ;
; Sdram_Control:u1|command:u_command|command_done                                                                                                                       ; Sdram_Control:u1|command:u_command|rp_shift[3]                                                                                                                                    ; 0.307000          ;
; Sdram_Control:u1|control_interface:u_control|READA                                                                                                                    ; Sdram_Control:u1|command:u_command|do_reada                                                                                                                                       ; 0.307000          ;
; Sdram_Control:u1|control_interface:u_control|WRITEA                                                                                                                   ; Sdram_Control:u1|command:u_command|do_writea                                                                                                                                      ; 0.307000          ;
; Sdram_Control:u1|command:u_command|rw_shift[0]                                                                                                                        ; Sdram_Control:u1|command:u_command|do_rw                                                                                                                                          ; 0.307000          ;
; Sdram_Control:u1|command:u_command|rw_shift[1]                                                                                                                        ; Sdram_Control:u1|command:u_command|rw_shift[0]                                                                                                                                    ; 0.307000          ;
; Sdram_Control:u1|command:u_command|command_delay[1]                                                                                                                   ; Sdram_Control:u1|command:u_command|command_delay[0]                                                                                                                               ; 0.302000          ;
; Sdram_Control:u1|command:u_command|command_delay[2]                                                                                                                   ; Sdram_Control:u1|command:u_command|command_delay[1]                                                                                                                               ; 0.302000          ;
; Sdram_Control:u1|command:u_command|command_delay[3]                                                                                                                   ; Sdram_Control:u1|command:u_command|command_delay[2]                                                                                                                               ; 0.302000          ;
; Sdram_Control:u1|command:u_command|command_delay[4]                                                                                                                   ; Sdram_Control:u1|command:u_command|command_delay[3]                                                                                                                               ; 0.302000          ;
; Sdram_Control:u1|command:u_command|command_delay[5]                                                                                                                   ; Sdram_Control:u1|command:u_command|command_delay[4]                                                                                                                               ; 0.302000          ;
; Sdram_Control:u1|command:u_command|command_delay[7]                                                                                                                   ; Sdram_Control:u1|command:u_command|command_delay[6]                                                                                                                               ; 0.302000          ;
; Sdram_Control:u1|command:u_command|command_done                                                                                                                       ; Sdram_Control:u1|command:u_command|rp_shift[0]                                                                                                                                    ; 0.292000          ;
; Sdram_Control:u1|command:u_command|command_done                                                                                                                       ; Sdram_Control:u1|command:u_command|rp_shift[1]                                                                                                                                    ; 0.292000          ;
; Sdram_Control:u1|command:u_command|command_done                                                                                                                       ; Sdram_Control:u1|command:u_command|rp_shift[2]                                                                                                                                    ; 0.292000          ;
; Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|wrptr_g[7]                                   ; Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|dffpipe_oe9:ws_bwp|dffe15a[7]                            ; 0.272000          ;
; Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a2       ; Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[0]             ; 0.272000          ;
; Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a4       ; Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[1]             ; 0.272000          ;
; Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|wrptr_g[7]                                   ; Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|dffpipe_oe9:ws_bwp|dffe15a[7]                            ; 0.272000          ;
; Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a2       ; Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[0]             ; 0.272000          ;
; Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a4       ; Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[1]             ; 0.272000          ;
; Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|rdptr_g[5]                                   ; Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|dffpipe_fd9:rs_brp|dffe12a[5]                            ; 0.272000          ;
; Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[0] ; Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|a_graycounter_1lc:wrptr_g1p|parity9                      ; 0.272000          ;
; Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[0] ; Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|a_graycounter_1lc:wrptr_g1p|parity9                      ; 0.272000          ;
; Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|a_graycounter_s57:rdptr_g1p|sub_parity7a[1]  ; Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|a_graycounter_s57:rdptr_g1p|parity6                      ; 0.272000          ;
; Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|wrptr_g[3]                                   ; Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|dffpipe_oe9:ws_bwp|dffe15a[3]                            ; 0.270000          ;
; Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|wrptr_g[3]                                   ; Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|dffpipe_oe9:ws_bwp|dffe15a[2]                            ; 0.270000          ;
; Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|wrptr_g[3]                                   ; Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|dffpipe_oe9:ws_bwp|dffe15a[1]                            ; 0.270000          ;
; Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|wrptr_g[3]                                   ; Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|dffpipe_oe9:ws_bwp|dffe15a[0]                            ; 0.270000          ;
; Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|wrptr_g[3]                                   ; Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|dffpipe_oe9:ws_bwp|dffe15a[3]                            ; 0.270000          ;
; Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|wrptr_g[3]                                   ; Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|dffpipe_oe9:ws_bwp|dffe15a[2]                            ; 0.270000          ;
; Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|wrptr_g[3]                                   ; Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|dffpipe_oe9:ws_bwp|dffe15a[1]                            ; 0.270000          ;
; Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|wrptr_g[3]                                   ; Sdram_Control:u1|Sdram_RD_FIFO:u_read_fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5kp1:auto_generated|dffpipe_oe9:ws_bwp|dffe15a[0]                            ; 0.270000          ;
; Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|rdptr_g[2]                                   ; Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|dffpipe_fd9:rs_brp|dffe12a[1]                            ; 0.270000          ;
; Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|rdptr_g[2]                                   ; Sdram_Control:u1|Sdram_WR_FIFO:u_write_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_7ip1:auto_generated|dffpipe_fd9:rs_brp|dffe12a[0]                            ; 0.270000          ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 10.0 Build 218 06/27/2010 SJ Full Version
    Info: Processing started: Tue Oct 11 16:11:31 2011
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off SDRAM_CONTROL -c SDRAM_CONTROL
Info: Selected device EP4CE115F29C7 for design "SDRAM_CONTROL"
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Warning: Implemented PLL "Sdram_Control:u1|Sdram_PLL:u_sdram_pll|altpll:altpll_component|Sdram_PLL_altpll:auto_generated|pll1" as Cyclone IV E PLL type, but with warnings
    Warning: Can't achieve requested value -108.0 degrees for clock output Sdram_Control:u1|Sdram_PLL:u_sdram_pll|altpll:altpll_component|Sdram_PLL_altpll:auto_generated|wire_pll1_clk[1] of parameter phase shift -- achieved value of -110.0 degrees
    Info: Implementing clock multiplication of 100, clock division of 27, and phase shift of 0 degrees (0 ps) for Sdram_Control:u1|Sdram_PLL:u_sdram_pll|altpll:altpll_component|Sdram_PLL_altpll:auto_generated|wire_pll1_clk[0] port
    Info: Implementing clock multiplication of 100, clock division of 27, and phase shift of -110 degrees (-3056 ps) for Sdram_Control:u1|Sdram_PLL:u_sdram_pll|altpll:altpll_component|Sdram_PLL_altpll:auto_generated|wire_pll1_clk[1] port
Info: Implemented PLL "pll_27:pll_27_inst|altpll:altpll_component|pll" as Cyclone IV E PLL type
    Info: Implementing clock multiplication of 27, clock division of 50, and phase shift of 0 degrees (0 ps) for pll_27:pll_27_inst|altpll:altpll_component|_clk0 port
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP4CE40F29C7 is compatible
    Info: Device EP4CE40F29I7 is compatible
    Info: Device EP4CE30F29C7 is compatible
    Info: Device EP4CE30F29I7 is compatible
    Info: Device EP4CE55F29C7 is compatible
    Info: Device EP4CE55F29I7 is compatible
    Info: Device EP4CE75F29C7 is compatible
    Info: Device EP4CE75F29I7 is compatible
    Info: Device EP4CE115F29I7 is compatible
Info: Fitter converted 4 user pins into dedicated programming pins
    Info: Pin ~ALTERA_ASDO_DATA1~ is reserved at location F4
    Info: Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info: Pin ~ALTERA_DCLK~ is reserved at location P3
    Info: Pin ~ALTERA_DATA0~ is reserved at location N7
Warning: Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info: Implemented PLL "pll_27:pll_27_inst|altpll:altpll_component|pll" as Cyclone IV E PLL type
    Info: Implementing clock multiplication of 27, clock division of 50, and phase shift of 0 degrees (0 ps) for pll_27:pll_27_inst|altpll:altpll_component|_clk0 port
Warning: Implemented PLL "Sdram_Control:u1|Sdram_PLL:u_sdram_pll|altpll:altpll_component|Sdram_PLL_altpll:auto_generated|pll1" as Cyclone IV E PLL type, but with warnings
    Warning: Can't achieve requested value -108.0 degrees for clock output Sdram_Control:u1|Sdram_PLL:u_sdram_pll|altpll:altpll_component|Sdram_PLL_altpll:auto_generated|wire_pll1_clk[1] of parameter phase shift -- achieved value of -110.0 degrees
    Info: Implementing clock multiplication of 100, clock division of 27, and phase shift of 0 degrees (0 ps) for Sdram_Control:u1|Sdram_PLL:u_sdram_pll|altpll:altpll_component|Sdram_PLL_altpll:auto_generated|wire_pll1_clk[0] port
    Info: Implementing clock multiplication of 100, clock division of 27, and phase shift of -110 degrees (-3056 ps) for Sdram_Control:u1|Sdram_PLL:u_sdram_pll|altpll:altpll_component|Sdram_PLL_altpll:auto_generated|wire_pll1_clk[1] port
Info: Timing-driven compilation is using the TimeQuest Timing Analyzer
Info: Evaluating HDL-embedded SDC commands
    Info: Entity dcfifo_5kp1
        Info: set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_qe9:dffpipe16|dffe17a* 
        Info: set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_pe9:dffpipe12|dffe13a* 
    Info: Entity dcfifo_7ip1
        Info: set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_hd9:dffpipe16|dffe17a* 
        Info: set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_gd9:dffpipe13|dffe14a* 
Critical Warning: Synopsys Design Constraints File file not found: 'SDRAM_CONTROL.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained generated clocks found in the design
Info: No user constrained base clocks found in the design
Info: The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info: No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {u1|u_sdram_pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {pll_27_inst|altpll_component|pll|clk[0]}] -setup 0.120
    Info: set_clock_uncertainty -rise_from [get_clocks {u1|u_sdram_pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {pll_27_inst|altpll_component|pll|clk[0]}] -setup 0.120
    Info: set_clock_uncertainty -fall_from [get_clocks {u1|u_sdram_pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {pll_27_inst|altpll_component|pll|clk[0]}] -setup 0.120
    Info: set_clock_uncertainty -fall_from [get_clocks {u1|u_sdram_pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {pll_27_inst|altpll_component|pll|clk[0]}] -setup 0.120
    Info: set_clock_uncertainty -rise_from [get_clocks {u1|u_sdram_pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {pll_27_inst|altpll_component|pll|clk[0]}] -hold 0.080
    Info: set_clock_uncertainty -rise_from [get_clocks {u1|u_sdram_pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {pll_27_inst|altpll_component|pll|clk[0]}] -hold 0.080
    Info: set_clock_uncertainty -fall_from [get_clocks {u1|u_sdram_pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {pll_27_inst|altpll_component|pll|clk[0]}] -hold 0.080
    Info: set_clock_uncertainty -fall_from [get_clocks {u1|u_sdram_pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {pll_27_inst|altpll_component|pll|clk[0]}] -hold 0.080
    Info: set_clock_uncertainty -rise_from [get_clocks {pll_27_inst|altpll_component|pll|clk[0]}] -rise_to [get_clocks {u1|u_sdram_pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.080
    Info: set_clock_uncertainty -rise_from [get_clocks {pll_27_inst|altpll_component|pll|clk[0]}] -fall_to [get_clocks {u1|u_sdram_pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.080
    Info: set_clock_uncertainty -fall_from [get_clocks {pll_27_inst|altpll_component|pll|clk[0]}] -rise_to [get_clocks {u1|u_sdram_pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.080
    Info: set_clock_uncertainty -fall_from [get_clocks {pll_27_inst|altpll_component|pll|clk[0]}] -fall_to [get_clocks {u1|u_sdram_pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.080
    Info: set_clock_uncertainty -rise_from [get_clocks {pll_27_inst|altpll_component|pll|clk[0]}] -rise_to [get_clocks {u1|u_sdram_pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.120
    Info: set_clock_uncertainty -rise_from [get_clocks {pll_27_inst|altpll_component|pll|clk[0]}] -fall_to [get_clocks {u1|u_sdram_pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.120
    Info: set_clock_uncertainty -fall_from [get_clocks {pll_27_inst|altpll_component|pll|clk[0]}] -rise_to [get_clocks {u1|u_sdram_pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.120
    Info: set_clock_uncertainty -fall_from [get_clocks {pll_27_inst|altpll_component|pll|clk[0]}] -fall_to [get_clocks {u1|u_sdram_pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.120
    Info: set_clock_uncertainty -rise_from [get_clocks {pll_27_inst|altpll_component|pll|clk[0]}] -rise_to [get_clocks {pll_27_inst|altpll_component|pll|clk[0]}] -setup 0.120
    Info: set_clock_uncertainty -rise_from [get_clocks {pll_27_inst|altpll_component|pll|clk[0]}] -fall_to [get_clocks {pll_27_inst|altpll_component|pll|clk[0]}] -setup 0.120
    Info: set_clock_uncertainty -fall_from [get_clocks {pll_27_inst|altpll_component|pll|clk[0]}] -rise_to [get_clocks {pll_27_inst|altpll_component|pll|clk[0]}] -setup 0.120
    Info: set_clock_uncertainty -fall_from [get_clocks {pll_27_inst|altpll_component|pll|clk[0]}] -fall_to [get_clocks {pll_27_inst|altpll_component|pll|clk[0]}] -setup 0.120
    Info: set_clock_uncertainty -rise_from [get_clocks {pll_27_inst|altpll_component|pll|clk[0]}] -rise_to [get_clocks {pll_27_inst|altpll_component|pll|clk[0]}] -hold 0.120
    Info: set_clock_uncertainty -rise_from [get_clocks {pll_27_inst|altpll_component|pll|clk[0]}] -fall_to [get_clocks {pll_27_inst|altpll_component|pll|clk[0]}] -hold 0.120
    Info: set_clock_uncertainty -fall_from [get_clocks {pll_27_inst|altpll_component|pll|clk[0]}] -rise_to [get_clocks {pll_27_inst|altpll_component|pll|clk[0]}] -hold 0.120
    Info: set_clock_uncertainty -fall_from [get_clocks {pll_27_inst|altpll_component|pll|clk[0]}] -fall_to [get_clocks {pll_27_inst|altpll_component|pll|clk[0]}] -hold 0.120
Info: Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info: Automatically promoted node pll_27:pll_27_inst|altpll:altpll_component|_clk0 (placed in counter C0 of PLL_1)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info: Automatically promoted node Sdram_Control:u1|Sdram_PLL:u_sdram_pll|altpll:altpll_component|Sdram_PLL_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_3)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G13
Info: Automatically promoted node Sdram_Control:u1|Sdram_PLL:u_sdram_pll|altpll:altpll_component|Sdram_PLL_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C1 of PLL_3)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G14
Info: Automatically promoted node comb~0 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node Sdram_Control:u1|mLENGTH[6]~4
        Info: Destination node Sdram_Control:u1|rRD2_ADDR[6]~31
        Info: Destination node Sdram_Control:u1|rRD2_ADDR[6]~32
        Info: Destination node Sdram_Control:u1|rRD1_ADDR[14]~28
        Info: Destination node Sdram_Control:u1|rRD1_ADDR[14]~29
Info: Starting register packing
Info: Finished register packing
    Extra Info: No registers were packed into other blocks
Warning: PLL "Sdram_Control:u1|Sdram_PLL:u_sdram_pll|altpll:altpll_component|Sdram_PLL_altpll:auto_generated|pll1" input clock inclk[0] is not fully compensated and may have reduced jitter performance because it is fed by a non-dedicated input
    Info: Input port INCLK[0] of node "Sdram_Control:u1|Sdram_PLL:u_sdram_pll|altpll:altpll_component|Sdram_PLL_altpll:auto_generated|pll1" is driven by pll_27:pll_27_inst|altpll:altpll_component|_clk0~clkctrl which is OUTCLK output port of Clock control block type node pll_27:pll_27_inst|altpll:altpll_component|_clk0~clkctrl
Warning: PLL "Sdram_Control:u1|Sdram_PLL:u_sdram_pll|altpll:altpll_component|Sdram_PLL_altpll:auto_generated|pll1" output port clk[1] feeds output pin "DRAM_CLK~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning: Ignored locations or region assignments to the following nodes
    Warning: Node "OSC_50" is assigned to location or region, but does not exist in design
Info: Fitter preparation operations ending: elapsed time is 00:00:03
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:03
Info: Fitter routing operations beginning
Info: Router estimated average interconnect usage is 0% of the available device resources
    Info: Router estimated peak interconnect usage is 4% of the available device resources in the region that extends from location X46_Y37 to location X57_Y48
Info: Fitter routing operations ending: elapsed time is 00:00:02
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Warning: Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning: 37 pins must meet Altera requirements for 3.3, 3.0, and 2.5-V interfaces. Refer to the device Application Note 447 (Interfacing Cyclone III Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems).
    Info: Pin DRAM_DQ[0] uses I/O standard 3.3-V LVTTL at W3
    Info: Pin DRAM_DQ[1] uses I/O standard 3.3-V LVTTL at W2
    Info: Pin DRAM_DQ[2] uses I/O standard 3.3-V LVTTL at V4
    Info: Pin DRAM_DQ[3] uses I/O standard 3.3-V LVTTL at W1
    Info: Pin DRAM_DQ[4] uses I/O standard 3.3-V LVTTL at V3
    Info: Pin DRAM_DQ[5] uses I/O standard 3.3-V LVTTL at V2
    Info: Pin DRAM_DQ[6] uses I/O standard 3.3-V LVTTL at V1
    Info: Pin DRAM_DQ[7] uses I/O standard 3.3-V LVTTL at U3
    Info: Pin DRAM_DQ[8] uses I/O standard 3.3-V LVTTL at Y3
    Info: Pin DRAM_DQ[9] uses I/O standard 3.3-V LVTTL at Y4
    Info: Pin DRAM_DQ[10] uses I/O standard 3.3-V LVTTL at AB1
    Info: Pin DRAM_DQ[11] uses I/O standard 3.3-V LVTTL at AA3
    Info: Pin DRAM_DQ[12] uses I/O standard 3.3-V LVTTL at AB2
    Info: Pin DRAM_DQ[13] uses I/O standard 3.3-V LVTTL at AC1
    Info: Pin DRAM_DQ[14] uses I/O standard 3.3-V LVTTL at AB3
    Info: Pin DRAM_DQ[15] uses I/O standard 3.3-V LVTTL at AC2
    Info: Pin DRAM_DQ[16] uses I/O standard 3.3-V LVTTL at M8
    Info: Pin DRAM_DQ[17] uses I/O standard 3.3-V LVTTL at L8
    Info: Pin DRAM_DQ[18] uses I/O standard 3.3-V LVTTL at P2
    Info: Pin DRAM_DQ[19] uses I/O standard 3.3-V LVTTL at N3
    Info: Pin DRAM_DQ[20] uses I/O standard 3.3-V LVTTL at N4
    Info: Pin DRAM_DQ[21] uses I/O standard 3.3-V LVTTL at M4
    Info: Pin DRAM_DQ[22] uses I/O standard 3.3-V LVTTL at M7
    Info: Pin DRAM_DQ[23] uses I/O standard 3.3-V LVTTL at L7
    Info: Pin DRAM_DQ[24] uses I/O standard 3.3-V LVTTL at U5
    Info: Pin DRAM_DQ[25] uses I/O standard 3.3-V LVTTL at R7
    Info: Pin DRAM_DQ[26] uses I/O standard 3.3-V LVTTL at R1
    Info: Pin DRAM_DQ[27] uses I/O standard 3.3-V LVTTL at R2
    Info: Pin DRAM_DQ[28] uses I/O standard 3.3-V LVTTL at R3
    Info: Pin DRAM_DQ[29] uses I/O standard 3.3-V LVTTL at T3
    Info: Pin DRAM_DQ[30] uses I/O standard 3.3-V LVTTL at U4
    Info: Pin DRAM_DQ[31] uses I/O standard 3.3-V LVTTL at U1
    Info: Pin KEY[0] uses I/O standard 3.3-V LVTTL at M23
    Info: Pin CLOCK_50 uses I/O standard 3.3-V LVTTL at Y2
    Info: Pin KEY[2] uses I/O standard 3.3-V LVTTL at N21
    Info: Pin KEY[3] uses I/O standard 3.3-V LVTTL at R24
    Info: Pin KEY[1] uses I/O standard 3.3-V LVTTL at M21
Info: Generated suppressed messages file D:/book_ftp/Chapter6/SDRAM_CONTROL_ADV3_1/SDRAM_CONTROL.fit.smsg
Info: Quartus II Fitter was successful. 0 errors, 12 warnings
    Info: Peak virtual memory: 420 megabytes
    Info: Processing ended: Tue Oct 11 16:11:59 2011
    Info: Elapsed time: 00:00:28
    Info: Total CPU time (on all processors): 00:00:28


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/book_ftp/Chapter6/SDRAM_CONTROL_ADV3_1/SDRAM_CONTROL.fit.smsg.


