TimeQuest Timing Analyzer report for SCDAQ
Sun Apr 19 20:46:20 2015
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'DAQ_Clock'
 13. Slow Model Setup: 'RDO_Clock'
 14. Slow Model Setup: 'CFG_Clock'
 15. Slow Model Hold: 'CFG_Clock'
 16. Slow Model Hold: 'RDO_Clock'
 17. Slow Model Hold: 'DAQ_Clock'
 18. Slow Model Minimum Pulse Width: 'DAQ_Clock'
 19. Slow Model Minimum Pulse Width: 'CFG_Clock'
 20. Slow Model Minimum Pulse Width: 'RDO_Clock'
 21. Setup Times
 22. Hold Times
 23. Clock to Output Times
 24. Minimum Clock to Output Times
 25. Fast Model Setup Summary
 26. Fast Model Hold Summary
 27. Fast Model Recovery Summary
 28. Fast Model Removal Summary
 29. Fast Model Minimum Pulse Width Summary
 30. Fast Model Setup: 'DAQ_Clock'
 31. Fast Model Setup: 'RDO_Clock'
 32. Fast Model Setup: 'CFG_Clock'
 33. Fast Model Hold: 'CFG_Clock'
 34. Fast Model Hold: 'RDO_Clock'
 35. Fast Model Hold: 'DAQ_Clock'
 36. Fast Model Minimum Pulse Width: 'DAQ_Clock'
 37. Fast Model Minimum Pulse Width: 'CFG_Clock'
 38. Fast Model Minimum Pulse Width: 'RDO_Clock'
 39. Setup Times
 40. Hold Times
 41. Clock to Output Times
 42. Minimum Clock to Output Times
 43. Multicorner Timing Analysis Summary
 44. Setup Times
 45. Hold Times
 46. Clock to Output Times
 47. Minimum Clock to Output Times
 48. Setup Transfers
 49. Hold Transfers
 50. Report TCCS
 51. Report RSKM
 52. Unconstrained Paths
 53. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; SCDAQ                                                             ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C70F896C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; SCDAQ.sdc     ; OK     ; Sun Apr 19 20:46:18 2015 ;
+---------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets       ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------+
; CFG_Clock  ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CFG_Clock } ;
; DAQ_Clock  ; Base ; 16.000 ; 62.5 MHz  ; 0.000 ; 8.000  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { DAQ_Clock } ;
; RDO_Clock  ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { RDO_Clock } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 94.46 MHz  ; 94.46 MHz       ; DAQ_Clock  ;      ;
; 123.17 MHz ; 123.17 MHz      ; CFG_Clock  ;      ;
; 204.37 MHz ; 204.37 MHz      ; RDO_Clock  ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow Model Setup Summary           ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; DAQ_Clock ; -4.845 ; -11934.613    ;
; RDO_Clock ; -3.878 ; -53.251       ;
; CFG_Clock ; 11.881 ; 0.000         ;
+-----------+--------+---------------+


+-----------------------------------+
; Slow Model Hold Summary           ;
+-----------+-------+---------------+
; Clock     ; Slack ; End Point TNS ;
+-----------+-------+---------------+
; CFG_Clock ; 0.391 ; 0.000         ;
; RDO_Clock ; 0.391 ; 0.000         ;
; DAQ_Clock ; 0.520 ; 0.000         ;
+-----------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-----------+-------+--------------------+
; Clock     ; Slack ; End Point TNS      ;
+-----------+-------+--------------------+
; DAQ_Clock ; 7.000 ; 0.000              ;
; CFG_Clock ; 9.000 ; 0.000              ;
; RDO_Clock ; 9.000 ; 0.000              ;
+-----------+-------+--------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'DAQ_Clock'                                                                                                                          ;
+--------+-------------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -4.845 ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[0]     ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1345 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.064     ; 8.817      ;
; -4.779 ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[1]     ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1345 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.064     ; 8.751      ;
; -4.709 ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[2]     ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1345 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.064     ; 8.681      ;
; -4.673 ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[3]     ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1345 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.064     ; 8.645      ;
; -4.643 ; SCDAQ_CTP:SCDAQ_CTP_inst|MSK[0][8]  ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1345 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.071     ; 8.608      ;
; -4.626 ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[0]     ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1663 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.006     ; 8.656      ;
; -4.611 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[2][4]  ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1345 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.070     ; 8.577      ;
; -4.592 ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[0]     ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~3038 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.009     ; 8.619      ;
; -4.567 ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[4]     ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1345 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.064     ; 8.539      ;
; -4.560 ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[1]     ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1663 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.006     ; 8.590      ;
; -4.543 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[2][2]  ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1345 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.070     ; 8.509      ;
; -4.532 ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[5]     ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1345 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.064     ; 8.504      ;
; -4.526 ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[1]     ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~3038 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.009     ; 8.553      ;
; -4.520 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[0][12] ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1345 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.071     ; 8.485      ;
; -4.514 ; SCDAQ_CTP:SCDAQ_CTP_inst|MSK[0][5]  ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1345 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.066     ; 8.484      ;
; -4.512 ; SCDAQ_CTP:SCDAQ_CTP_inst|MSK[0][0]  ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1345 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.066     ; 8.482      ;
; -4.510 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[0][8]  ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1345 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.071     ; 8.475      ;
; -4.496 ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[0]     ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1775 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.072     ; 8.460      ;
; -4.490 ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[2]     ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1663 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.006     ; 8.520      ;
; -4.476 ; SCDAQ_CTP:SCDAQ_CTP_inst|MODE[5]    ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1345 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.062     ; 8.450      ;
; -4.461 ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[6]     ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1345 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.064     ; 8.433      ;
; -4.456 ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[2]     ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~3038 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.009     ; 8.483      ;
; -4.454 ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[3]     ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1663 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.006     ; 8.484      ;
; -4.433 ; SCDAQ_CTP:SCDAQ_CTP_inst|MODE[4]    ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1345 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.062     ; 8.407      ;
; -4.430 ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[1]     ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1775 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.072     ; 8.394      ;
; -4.426 ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[0]     ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~113  ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.051     ; 8.411      ;
; -4.426 ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[0]     ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~117  ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.051     ; 8.411      ;
; -4.426 ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[0]     ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~125  ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.051     ; 8.411      ;
; -4.424 ; SCDAQ_CTP:SCDAQ_CTP_inst|MSK[0][8]  ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1663 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.013     ; 8.447      ;
; -4.420 ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[3]     ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~3038 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.009     ; 8.447      ;
; -4.392 ; SCDAQ_CTP:SCDAQ_CTP_inst|MSK[0][9]  ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1345 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.071     ; 8.357      ;
; -4.392 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[2][4]  ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1663 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.012     ; 8.416      ;
; -4.390 ; SCDAQ_CTP:SCDAQ_CTP_inst|MSK[2][6]  ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1345 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.070     ; 8.356      ;
; -4.390 ; SCDAQ_CTP:SCDAQ_CTP_inst|MSK[0][8]  ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~3038 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.016     ; 8.410      ;
; -4.388 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[5][12] ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1345 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.068     ; 8.356      ;
; -4.387 ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[0]     ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1028 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.047     ; 8.376      ;
; -4.387 ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[0]     ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1032 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.047     ; 8.376      ;
; -4.387 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[0][4]  ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1345 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.066     ; 8.357      ;
; -4.382 ; SCDAQ_CTP:SCDAQ_CTP_inst|MSK[0][12] ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1345 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.071     ; 8.347      ;
; -4.379 ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[0]     ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~630  ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.091     ; 8.324      ;
; -4.379 ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[0]     ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~633  ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.091     ; 8.324      ;
; -4.379 ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[0]     ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~636  ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.091     ; 8.324      ;
; -4.376 ; SCDAQ_CTP:SCDAQ_CTP_inst|MSK[4][8]  ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1345 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.072     ; 8.340      ;
; -4.371 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[0][5]  ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1345 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.066     ; 8.341      ;
; -4.363 ; SCDAQ_CTP:SCDAQ_CTP_inst|MSK[0][2]  ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1345 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.071     ; 8.328      ;
; -4.362 ; SCDAQ_CTP:SCDAQ_CTP_inst|MSK[0][1]  ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1345 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.071     ; 8.327      ;
; -4.361 ; SCDAQ_CTP:SCDAQ_CTP_inst|MSK[0][10] ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1345 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.066     ; 8.331      ;
; -4.360 ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[2]     ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1775 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.072     ; 8.324      ;
; -4.360 ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[1]     ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~113  ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.051     ; 8.345      ;
; -4.360 ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[1]     ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~117  ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.051     ; 8.345      ;
; -4.360 ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[1]     ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~125  ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.051     ; 8.345      ;
; -4.358 ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[7]     ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1345 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.064     ; 8.330      ;
; -4.358 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[2][4]  ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~3038 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.015     ; 8.379      ;
; -4.352 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[2][8]  ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1345 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.070     ; 8.318      ;
; -4.350 ; SCDAQ_CTP:SCDAQ_CTP_inst|MSK[2][3]  ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1345 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.070     ; 8.316      ;
; -4.348 ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[4]     ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1663 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.006     ; 8.378      ;
; -4.340 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[6][0]  ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1345 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.069     ; 8.307      ;
; -4.335 ; SCDAQ_CTP:SCDAQ_CTP_inst|MODE[9]    ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1345 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.062     ; 8.309      ;
; -4.330 ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[0]     ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1412 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.073     ; 8.293      ;
; -4.328 ; SCDAQ_CTP:SCDAQ_CTP_inst|MSK[2][4]  ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1345 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.070     ; 8.294      ;
; -4.325 ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[0]     ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~311  ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.012     ; 8.349      ;
; -4.325 ; SCDAQ_CTP:SCDAQ_CTP_inst|MSK[6][3]  ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1345 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.068     ; 8.293      ;
; -4.324 ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[3]     ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1775 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.072     ; 8.288      ;
; -4.324 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[2][2]  ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1663 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.012     ; 8.348      ;
; -4.321 ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[1]     ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1028 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.047     ; 8.310      ;
; -4.321 ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[1]     ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1032 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.047     ; 8.310      ;
; -4.316 ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[0]     ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~142  ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.036     ; 8.316      ;
; -4.314 ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[4]     ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~3038 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.009     ; 8.341      ;
; -4.313 ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[5]     ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1663 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.006     ; 8.343      ;
; -4.313 ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[1]     ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~630  ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.091     ; 8.258      ;
; -4.313 ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[1]     ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~633  ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.091     ; 8.258      ;
; -4.313 ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[1]     ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~636  ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.091     ; 8.258      ;
; -4.308 ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[0]     ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~141  ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.019     ; 8.325      ;
; -4.302 ; SCDAQ_CTP:SCDAQ_CTP_inst|MODE[7]    ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1345 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.062     ; 8.276      ;
; -4.301 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[0][12] ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1663 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.013     ; 8.324      ;
; -4.298 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[4][6]  ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1345 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.069     ; 8.265      ;
; -4.295 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[1][8]  ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1345 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.065     ; 8.266      ;
; -4.295 ; SCDAQ_CTP:SCDAQ_CTP_inst|MSK[0][5]  ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1663 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.008     ; 8.323      ;
; -4.294 ; SCDAQ_CTP:SCDAQ_CTP_inst|MSK[0][8]  ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1775 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.079     ; 8.251      ;
; -4.293 ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[0]     ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~560  ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.068     ; 8.261      ;
; -4.293 ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[0]     ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~562  ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.068     ; 8.261      ;
; -4.293 ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[0]     ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~563  ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.068     ; 8.261      ;
; -4.293 ; SCDAQ_CTP:SCDAQ_CTP_inst|MSK[0][0]  ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1663 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.008     ; 8.321      ;
; -4.291 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[0][8]  ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1663 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.013     ; 8.314      ;
; -4.290 ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[2]     ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~113  ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.051     ; 8.275      ;
; -4.290 ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[2]     ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~117  ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.051     ; 8.275      ;
; -4.290 ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[2]     ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~125  ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.051     ; 8.275      ;
; -4.290 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[2][2]  ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~3038 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.015     ; 8.311      ;
; -4.284 ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[0]     ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2701 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.079     ; 8.241      ;
; -4.279 ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[5]     ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~3038 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.009     ; 8.306      ;
; -4.276 ; SCDAQ_CTP:SCDAQ_CTP_inst|MSK[2][8]  ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1345 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.070     ; 8.242      ;
; -4.269 ; SCDAQ_CTP:SCDAQ_CTP_inst|MSK[2][2]  ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1345 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.070     ; 8.235      ;
; -4.268 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[3][2]  ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1345 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.071     ; 8.233      ;
; -4.267 ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[0]     ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1030 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.087     ; 8.216      ;
; -4.267 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[0][12] ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~3038 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.016     ; 8.287      ;
; -4.266 ; SCDAQ_CTP:SCDAQ_CTP_inst|MSK[4][0]  ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1345 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.062     ; 8.240      ;
; -4.265 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[1][6]  ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1345 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.065     ; 8.236      ;
; -4.264 ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[1]     ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1412 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.073     ; 8.227      ;
; -4.262 ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[0]     ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~3416 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; 0.006      ; 8.304      ;
; -4.262 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[2][4]  ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1775 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.078     ; 8.220      ;
+--------+-------------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'RDO_Clock'                                                                                                                           ;
+--------+-------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.878 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1372   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[0]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.037     ; 7.877      ;
; -3.876 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2218   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[6]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.050     ; 7.862      ;
; -3.851 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2664   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[4]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; 0.022      ; 7.909      ;
; -3.828 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2080   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[8]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.045     ; 7.819      ;
; -3.741 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1329   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[13] ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.035     ; 7.742      ;
; -3.737 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~364    ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[0]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.008     ; 7.765      ;
; -3.709 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~959    ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[7]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.095     ; 7.650      ;
; -3.684 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~854    ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[0]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; 0.027      ; 7.747      ;
; -3.671 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~3297   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[7]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.099     ; 7.608      ;
; -3.670 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~3405   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[3]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.067     ; 7.639      ;
; -3.664 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2061   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[3]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.072     ; 7.628      ;
; -3.659 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~406    ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[0]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; 0.032      ; 7.727      ;
; -3.650 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2597   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[7]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.080     ; 7.606      ;
; -3.647 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~761    ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[5]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.002     ; 7.681      ;
; -3.643 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2818   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[4]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.009     ; 7.670      ;
; -3.640 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1368   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[10] ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.021     ; 7.655      ;
; -3.640 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~3246   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[12] ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; 0.025      ; 7.701      ;
; -3.636 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2084   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[12] ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.059     ; 7.613      ;
; -3.622 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1139   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[5]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.034     ; 7.624      ;
; -3.619 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~3428   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[12] ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.030     ; 7.625      ;
; -3.612 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~3442   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[12] ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.027     ; 7.621      ;
; -3.603 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2607   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[3]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.045     ; 7.594      ;
; -3.596 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2089   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[3]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.057     ; 7.575      ;
; -3.593 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1811   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[5]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.002     ; 7.627      ;
; -3.588 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2820   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[6]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.034     ; 7.590      ;
; -3.587 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2426   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[4]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; 0.026      ; 7.649      ;
; -3.580 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~452    ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[4]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; 0.040      ; 7.656      ;
; -3.568 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~3475   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[3]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.054     ; 7.550      ;
; -3.552 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~384    ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[6]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.030     ; 7.558      ;
; -3.551 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~3420   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[4]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.005     ; 7.582      ;
; -3.539 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2371   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[5]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; 0.021      ; 7.596      ;
; -3.525 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1011   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[3]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.030     ; 7.531      ;
; -3.524 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2912   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[0]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.022     ; 7.538      ;
; -3.522 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1573   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[5]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.045     ; 7.513      ;
; -3.522 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2804   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[4]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; 0.033      ; 7.591      ;
; -3.502 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2259   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[5]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; 0.046      ; 7.584      ;
; -3.497 ; SCDAQ_BUF:SCDAQ_BUF_inst|DAQ_Add[3] ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[0]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.009     ; 7.524      ;
; -3.493 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~252    ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[0]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.019     ; 7.510      ;
; -3.484 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~410    ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[4]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; 0.049      ; 7.569      ;
; -3.481 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1382   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[10] ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.077     ; 7.440      ;
; -3.476 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~3155   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[5]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; 0.006      ; 7.518      ;
; -3.474 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~382    ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[4]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.005     ; 7.505      ;
; -3.473 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~934    ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[10] ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.080     ; 7.429      ;
; -3.470 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~378    ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[0]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.022     ; 7.484      ;
; -3.464 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2156   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[0]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; 0.015      ; 7.515      ;
; -3.460 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2798   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[12] ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.023     ; 7.473      ;
; -3.451 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1767   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[3]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.029     ; 7.458      ;
; -3.444 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2579   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[3]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.045     ; 7.435      ;
; -3.440 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~3260   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[12] ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; 0.014      ; 7.490      ;
; -3.426 ; SCDAQ_BUF:SCDAQ_BUF_inst|DAQ_Add[0] ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[0]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.009     ; 7.453      ;
; -3.425 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~620    ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[4]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; 0.063      ; 7.524      ;
; -3.424 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2495   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[3]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.040     ; 7.420      ;
; -3.416 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1482   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[12] ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; 0.027      ; 7.479      ;
; -3.413 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2509   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[3]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.039     ; 7.410      ;
; -3.411 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~553    ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[7]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.100     ; 7.347      ;
; -3.406 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1067   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[3]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.003     ; 7.439      ;
; -3.404 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~3434   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[4]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.002     ; 7.438      ;
; -3.402 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~899    ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[3]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.030     ; 7.408      ;
; -3.397 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1210   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[6]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.057     ; 7.376      ;
; -3.396 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1603   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[7]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.088     ; 7.344      ;
; -3.394 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2531   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[11] ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.024     ; 7.406      ;
; -3.387 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1667   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[1]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.093     ; 7.330      ;
; -3.383 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2173   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[3]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.058     ; 7.361      ;
; -3.380 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~294    ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[0]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.012     ; 7.404      ;
; -3.379 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2104   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[4]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; 0.012      ; 7.427      ;
; -3.379 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2625   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[7]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.092     ; 7.323      ;
; -3.374 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2994   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[12] ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.057     ; 7.353      ;
; -3.373 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~3243   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[9]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; 0.047      ; 7.456      ;
; -3.373 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~357    ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[7]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.086     ; 7.323      ;
; -3.373 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2345   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[7]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.072     ; 7.337      ;
; -3.373 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~3469   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[11] ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.061     ; 7.348      ;
; -3.370 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~916    ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[6]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.042     ; 7.364      ;
; -3.369 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~534    ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[2]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.007     ; 7.398      ;
; -3.369 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2329   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[5]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.019     ; 7.386      ;
; -3.368 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1607   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[11] ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.034     ; 7.370      ;
; -3.367 ; SCDAQ_BUF:SCDAQ_BUF_inst|DAQ_Add[7] ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[0]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.009     ; 7.394      ;
; -3.365 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~3448   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[4]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.009     ; 7.392      ;
; -3.363 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2301   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[5]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.036     ; 7.363      ;
; -3.362 ; SCDAQ_BUF:SCDAQ_BUF_inst|DAQ_Add[1] ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[0]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.009     ; 7.389      ;
; -3.361 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1551   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[11] ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.036     ; 7.361      ;
; -3.353 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1366   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[8]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; 0.025      ; 7.414      ;
; -3.347 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~3505   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[5]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.034     ; 7.349      ;
; -3.344 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2085   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[13] ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.041     ; 7.339      ;
; -3.344 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~438    ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[4]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.028     ; 7.352      ;
; -3.343 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~3120   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[12] ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.051     ; 7.328      ;
; -3.343 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~969    ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[3]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.038     ; 7.341      ;
; -3.341 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2006   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[4]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; 0.004      ; 7.381      ;
; -3.341 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~665    ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[7]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.099     ; 7.278      ;
; -3.340 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2279   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[11] ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.024     ; 7.352      ;
; -3.336 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~648    ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[4]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; 0.050      ; 7.422      ;
; -3.334 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~963    ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[11] ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.055     ; 7.315      ;
; -3.334 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2826   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[12] ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.034     ; 7.336      ;
; -3.332 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2601   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[11] ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.026     ; 7.342      ;
; -3.330 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1889   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[13] ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; 0.002      ; 7.368      ;
; -3.330 ; SCDAQ_BUF:SCDAQ_BUF_inst|DAQ_Add[4] ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[0]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.009     ; 7.357      ;
; -3.329 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2650   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[4]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; 0.031      ; 7.396      ;
; -3.329 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~3058   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[6]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.052     ; 7.313      ;
; -3.328 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1314   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[12] ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.023     ; 7.341      ;
; -3.323 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~271    ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[5]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.009     ; 7.350      ;
; -3.313 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~3239   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[5]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; 0.032      ; 7.381      ;
+--------+-------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CFG_Clock'                                                                                                                            ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 11.881 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[7][8]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.019     ; 8.136      ;
; 11.881 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[7][9]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.019     ; 8.136      ;
; 11.881 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[7][10] ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.019     ; 8.136      ;
; 11.881 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[7][11] ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.019     ; 8.136      ;
; 11.881 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[7][12] ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.019     ; 8.136      ;
; 11.881 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[7][13] ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.019     ; 8.136      ;
; 12.136 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[5][2]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.019     ; 7.881      ;
; 12.136 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[5][3]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.019     ; 7.881      ;
; 12.136 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[5][4]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.019     ; 7.881      ;
; 12.136 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[5][5]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.019     ; 7.881      ;
; 12.136 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[5][7]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.019     ; 7.881      ;
; 12.136 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[5][8]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.019     ; 7.881      ;
; 12.136 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[5][9]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.019     ; 7.881      ;
; 12.151 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[5][0]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.018     ; 7.867      ;
; 12.151 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[5][1]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.018     ; 7.867      ;
; 12.151 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[5][12] ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.018     ; 7.867      ;
; 12.296 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[4][0]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.021     ; 7.719      ;
; 12.296 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[4][1]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.021     ; 7.719      ;
; 12.296 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[4][2]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.021     ; 7.719      ;
; 12.296 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[4][3]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.021     ; 7.719      ;
; 12.441 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[3][0]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.015     ; 7.580      ;
; 12.441 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[3][1]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.015     ; 7.580      ;
; 12.441 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[3][2]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.015     ; 7.580      ;
; 12.441 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[3][3]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.015     ; 7.580      ;
; 12.441 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[3][4]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.015     ; 7.580      ;
; 12.441 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[3][5]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.015     ; 7.580      ;
; 12.443 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[5][10] ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.020     ; 7.573      ;
; 12.443 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[5][11] ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.020     ; 7.573      ;
; 12.658 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[6][8]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.019     ; 7.359      ;
; 12.658 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[6][9]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.019     ; 7.359      ;
; 12.658 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[6][10] ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.019     ; 7.359      ;
; 12.658 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[6][11] ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.019     ; 7.359      ;
; 12.658 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[6][12] ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.019     ; 7.359      ;
; 12.658 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[6][13] ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.019     ; 7.359      ;
; 12.660 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[2][4]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.016     ; 7.360      ;
; 12.660 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[2][5]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.016     ; 7.360      ;
; 12.660 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[2][8]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.016     ; 7.360      ;
; 12.660 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[2][9]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.016     ; 7.360      ;
; 12.660 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[2][10] ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.016     ; 7.360      ;
; 12.660 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[2][11] ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.016     ; 7.360      ;
; 12.663 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[5][6]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.021     ; 7.352      ;
; 12.663 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[5][13] ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.021     ; 7.352      ;
; 12.723 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[7][0]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.018     ; 7.295      ;
; 12.723 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[7][1]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.018     ; 7.295      ;
; 12.723 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[7][2]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.018     ; 7.295      ;
; 12.723 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[7][3]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.018     ; 7.295      ;
; 12.723 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[7][6]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.018     ; 7.295      ;
; 12.723 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[7][7]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.018     ; 7.295      ;
; 12.729 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[7][4]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.017     ; 7.290      ;
; 12.729 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[7][5]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.017     ; 7.290      ;
; 12.831 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[4][4]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.017     ; 7.188      ;
; 12.831 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[4][5]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.017     ; 7.188      ;
; 12.831 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[4][6]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.017     ; 7.188      ;
; 12.831 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[4][7]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.017     ; 7.188      ;
; 12.831 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[4][8]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.017     ; 7.188      ;
; 12.831 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[4][9]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.017     ; 7.188      ;
; 12.831 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[4][10] ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.017     ; 7.188      ;
; 12.831 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[4][11] ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.017     ; 7.188      ;
; 12.872 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[4][12] ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.014     ; 7.150      ;
; 12.872 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[4][13] ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.014     ; 7.150      ;
; 12.879 ; SCDAQ_CTP:SCDAQ_CTP_inst|MSK[0][11] ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[11]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.014     ; 7.143      ;
; 12.909 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[6][0]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.017     ; 7.110      ;
; 12.909 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[6][1]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.017     ; 7.110      ;
; 12.909 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[6][3]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.017     ; 7.110      ;
; 12.909 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[6][4]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.017     ; 7.110      ;
; 12.909 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[6][5]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.017     ; 7.110      ;
; 12.909 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[6][6]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.017     ; 7.110      ;
; 12.909 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[6][7]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.017     ; 7.110      ;
; 12.913 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[3][6]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.017     ; 7.106      ;
; 12.913 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[3][7]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.017     ; 7.106      ;
; 12.913 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[3][8]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.017     ; 7.106      ;
; 12.913 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[3][10] ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.017     ; 7.106      ;
; 12.913 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[3][11] ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.017     ; 7.106      ;
; 12.913 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[3][12] ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.017     ; 7.106      ;
; 12.913 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[3][13] ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.017     ; 7.106      ;
; 12.928 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[6][2]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.022     ; 7.086      ;
; 12.954 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[0][0]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.020     ; 7.062      ;
; 12.954 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[0][4]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.020     ; 7.062      ;
; 12.954 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[0][5]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.020     ; 7.062      ;
; 12.954 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[0][6]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.020     ; 7.062      ;
; 12.954 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[0][7]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.020     ; 7.062      ;
; 12.954 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[0][10] ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.020     ; 7.062      ;
; 12.970 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[3][9]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.021     ; 7.045      ;
; 12.972 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[0][8]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.015     ; 7.049      ;
; 12.972 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[0][9]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.015     ; 7.049      ;
; 12.972 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[0][12] ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.015     ; 7.049      ;
; 12.972 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[0][13] ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.015     ; 7.049      ;
; 12.989 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[1][2]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.021     ; 7.026      ;
; 12.989 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[1][3]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.021     ; 7.026      ;
; 12.989 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[1][4]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.021     ; 7.026      ;
; 12.989 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[1][5]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.021     ; 7.026      ;
; 12.989 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[1][6]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.021     ; 7.026      ;
; 12.989 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[1][7]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.021     ; 7.026      ;
; 12.989 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[1][8]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.021     ; 7.026      ;
; 12.989 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[1][9]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.021     ; 7.026      ;
; 13.043 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[2][0]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.016     ; 6.977      ;
; 13.043 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[2][1]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.016     ; 6.977      ;
; 13.043 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[2][2]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.016     ; 6.977      ;
; 13.043 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[2][3]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.016     ; 6.977      ;
; 13.043 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[2][6]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.016     ; 6.977      ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CFG_Clock'                                                                                                                           ;
+-------+-------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4  ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4 ; CFG_Clock    ; CFG_Clock   ; 0.000        ; 0.000      ; 0.657      ;
; 0.522 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4  ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Ack   ; CFG_Clock    ; CFG_Clock   ; 0.000        ; 0.000      ; 0.788      ;
; 1.384 ; SCDAQ_CTP:SCDAQ_CTP_inst|MODE[8]    ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[8]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.010     ; 1.640      ;
; 1.402 ; SCDAQ_CTP:SCDAQ_CTP_inst|MODE[10]   ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[10] ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.010     ; 1.658      ;
; 1.437 ; SCDAQ_CTP:SCDAQ_CTP_inst|MODE[12]   ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[12] ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.005     ; 1.698      ;
; 1.486 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[1][10] ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[10] ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.016     ; 1.736      ;
; 1.531 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[1][8]  ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[8]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.013     ; 1.784      ;
; 1.537 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[1][6]  ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[6]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.003     ; 1.800      ;
; 1.562 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[0][7]  ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[7]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.014     ; 1.814      ;
; 1.579 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[5][1]  ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[1]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.006     ; 1.839      ;
; 1.591 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[0][0]  ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[0]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.014     ; 1.843      ;
; 1.612 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[7][9]  ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[9]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.005     ; 1.873      ;
; 1.693 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[1][3]  ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[3]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.013     ; 1.946      ;
; 1.764 ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[12]    ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[12] ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.002     ; 2.028      ;
; 1.773 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[5][11] ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[11] ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.014     ; 2.025      ;
; 1.790 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[1][13] ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[13] ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.016     ; 2.040      ;
; 1.807 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[0][5]  ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[5]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.004     ; 2.069      ;
; 1.818 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[7][6]  ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[6]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.006     ; 2.078      ;
; 1.837 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[0][6]  ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[6]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.004     ; 2.099      ;
; 1.847 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[5][3]  ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[3]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.015     ; 2.098      ;
; 1.861 ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[1]     ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[1]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.002     ; 2.125      ;
; 1.868 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[7][4]  ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[4]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.017     ; 2.117      ;
; 1.885 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[5][2]  ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[2]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.015     ; 2.136      ;
; 1.908 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[0][4]  ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[4]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.014     ; 2.160      ;
; 1.941 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[1][9]  ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[9]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.003     ; 2.204      ;
; 1.966 ; SCDAQ_CTP:SCDAQ_CTP_inst|MODE[2]    ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[2]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.015     ; 2.217      ;
; 1.995 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[1][4]  ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[4]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.013     ; 2.248      ;
; 2.018 ; SCDAQ_CTP:SCDAQ_CTP_inst|MODE[4]    ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[4]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.010     ; 2.274      ;
; 2.025 ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[8]     ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[8]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.012     ; 2.279      ;
; 2.026 ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[9]     ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[9]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.002     ; 2.290      ;
; 2.033 ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[6]     ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[6]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.002     ; 2.297      ;
; 2.090 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[1][11] ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[11] ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.016     ; 2.340      ;
; 2.106 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[5][7]  ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[7]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.015     ; 2.357      ;
; 2.147 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[5][12] ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[12] ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.006     ; 2.407      ;
; 2.147 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[0][1]  ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[1]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.005     ; 2.408      ;
; 2.148 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[1][7]  ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[7]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.013     ; 2.401      ;
; 2.244 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[7][5]  ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[5]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.007     ; 2.503      ;
; 2.246 ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[5]     ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[5]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.002     ; 2.510      ;
; 2.251 ; SCDAQ_CTP:SCDAQ_CTP_inst|MODE[6]    ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[6]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; 0.000      ; 2.517      ;
; 2.253 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[2][9]  ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[9]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.008     ; 2.511      ;
; 2.261 ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[4]     ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[4]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.012     ; 2.515      ;
; 2.283 ; SCDAQ_CTP:SCDAQ_CTP_inst|MODE[13]   ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[13] ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.015     ; 2.534      ;
; 2.286 ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[10]    ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[10] ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.012     ; 2.540      ;
; 2.309 ; SCDAQ_CTP:SCDAQ_CTP_inst|MODE[1]    ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[1]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.005     ; 2.570      ;
; 2.328 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[0][10] ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[10] ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.014     ; 2.580      ;
; 2.333 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[1][12] ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[12] ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.006     ; 2.593      ;
; 2.335 ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[7]     ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[7]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.012     ; 2.589      ;
; 2.345 ; SCDAQ_CTP:SCDAQ_CTP_inst|MSK[5][11] ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[11] ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.014     ; 2.597      ;
; 2.348 ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[3]     ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[3]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.012     ; 2.602      ;
; 2.383 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[7][10] ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[10] ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.015     ; 2.634      ;
; 2.397 ; SCDAQ_CTP:SCDAQ_CTP_inst|MSK[5][5]  ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[5]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.005     ; 2.658      ;
; 2.407 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[0][8]  ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[8]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.019     ; 2.654      ;
; 2.423 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[0][3]  ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[3]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.015     ; 2.674      ;
; 2.455 ; SCDAQ_CTP:SCDAQ_CTP_inst|MSK[1][7]  ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[7]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.010     ; 2.711      ;
; 2.459 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[5][9]  ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[9]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.005     ; 2.720      ;
; 2.469 ; SCDAQ_CTP:SCDAQ_CTP_inst|MODE[7]    ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[7]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.010     ; 2.725      ;
; 2.484 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[3][0]  ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[0]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.019     ; 2.731      ;
; 2.516 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[0][9]  ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[9]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.009     ; 2.773      ;
; 2.523 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[7][8]  ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[8]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.015     ; 2.774      ;
; 2.540 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[3][1]  ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[1]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.009     ; 2.797      ;
; 2.545 ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[11]    ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[11] ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.012     ; 2.799      ;
; 2.560 ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[2]     ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[2]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.012     ; 2.814      ;
; 2.567 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[7][0]  ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[0]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.016     ; 2.817      ;
; 2.569 ; SCDAQ_CTP:SCDAQ_CTP_inst|MSK[4][1]  ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[1]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; 0.000      ; 2.835      ;
; 2.618 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[1][1]  ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[1]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.006     ; 2.878      ;
; 2.634 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[0][11] ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[11] ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.015     ; 2.885      ;
; 2.639 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[0][13] ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[13] ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.019     ; 2.886      ;
; 2.646 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[7][11] ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[11] ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.015     ; 2.897      ;
; 2.661 ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[0]     ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[0]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.012     ; 2.915      ;
; 2.666 ; SCDAQ_CTP:SCDAQ_CTP_inst|MSK[4][3]  ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[3]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.010     ; 2.922      ;
; 2.668 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[2][13] ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[13] ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.018     ; 2.916      ;
; 2.686 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[1][5]  ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[5]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.003     ; 2.949      ;
; 2.689 ; SCDAQ_CTP:SCDAQ_CTP_inst|MSK[4][5]  ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[5]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.007     ; 2.948      ;
; 2.690 ; SCDAQ_CTP:SCDAQ_CTP_inst|MSK[4][9]  ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[9]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.007     ; 2.949      ;
; 2.709 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[2][7]  ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[7]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.018     ; 2.957      ;
; 2.712 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[7][12] ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[12] ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.005     ; 2.973      ;
; 2.714 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[5][5]  ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[5]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.005     ; 2.975      ;
; 2.728 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[6][4]  ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[4]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.017     ; 2.977      ;
; 2.745 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[7][3]  ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[3]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.016     ; 2.995      ;
; 2.756 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[5][6]  ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[6]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.003     ; 3.019      ;
; 2.758 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[5][0]  ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[0]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.016     ; 3.008      ;
; 2.790 ; SCDAQ_CTP:SCDAQ_CTP_inst|MSK[4][0]  ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[0]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.010     ; 3.046      ;
; 2.797 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[6][5]  ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[5]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.007     ; 3.056      ;
; 2.805 ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[13]    ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[13] ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.012     ; 3.059      ;
; 2.811 ; SCDAQ_CTP:SCDAQ_CTP_inst|MSK[5][6]  ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[6]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.004     ; 3.073      ;
; 2.857 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[6][6]  ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[6]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.007     ; 3.116      ;
; 2.858 ; SCDAQ_CTP:SCDAQ_CTP_inst|MODE[9]    ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[9]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; 0.000      ; 3.124      ;
; 2.877 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[7][13] ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[13] ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.015     ; 3.128      ;
; 2.898 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[6][11] ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[11] ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.015     ; 3.149      ;
; 2.914 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[2][5]  ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[5]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.008     ; 3.172      ;
; 2.951 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[5][8]  ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[8]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.015     ; 3.202      ;
; 2.955 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[6][12] ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[12] ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.005     ; 3.216      ;
; 2.966 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[2][6]  ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[6]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.008     ; 3.224      ;
; 2.973 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[7][1]  ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[1]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.006     ; 3.233      ;
; 2.990 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[3][4]  ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[4]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.019     ; 3.237      ;
; 2.995 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[2][2]  ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[2]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.018     ; 3.243      ;
; 3.017 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[6][8]  ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[8]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.015     ; 3.268      ;
; 3.036 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[5][4]  ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[4]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.015     ; 3.287      ;
; 3.039 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[5][13] ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[13] ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.013     ; 3.292      ;
; 3.060 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[6][0]  ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[0]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.017     ; 3.309      ;
+-------+-------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'RDO_Clock'                                                                                                                           ;
+-------+-------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Ack    ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Ack   ; RDO_Clock    ; RDO_Clock   ; 0.000        ; 0.000      ; 0.657      ;
; 1.434 ; SCDAQ_BUF:SCDAQ_BUF_inst|State_Q~4  ; SCDAQ_BUF:SCDAQ_BUF_inst|State_Q~4 ; RDO_Clock    ; RDO_Clock   ; 0.000        ; 0.000      ; 1.700      ;
; 2.805 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1726   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[4]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; -0.003     ; 3.068      ;
; 2.817 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1777   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[13] ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; 0.001      ; 3.084      ;
; 2.887 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1497   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[13] ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; 0.024      ; 3.177      ;
; 2.902 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~971    ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[5]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; -0.019     ; 3.149      ;
; 2.931 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1278   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[4]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; -0.003     ; 3.194      ;
; 2.950 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~3435   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[5]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; -0.020     ; 3.196      ;
; 2.954 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~657    ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[13] ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; 0.033      ; 3.253      ;
; 2.956 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1493   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[9]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; 0.021      ; 3.243      ;
; 3.038 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1536   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[10] ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; 0.000      ; 3.304      ;
; 3.042 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~503    ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[13] ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; 0.000      ; 3.308      ;
; 3.066 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2991   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[9]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; -0.018     ; 3.314      ;
; 3.071 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1271   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[11] ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; -0.020     ; 3.317      ;
; 3.080 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1124   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[4]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; 0.000      ; 3.346      ;
; 3.094 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2365   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[13] ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; 0.066      ; 3.426      ;
; 3.112 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~3211   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[5]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; 0.029      ; 3.407      ;
; 3.115 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2321   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[11] ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; 0.032      ; 3.413      ;
; 3.121 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~3347   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[1]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; -0.063     ; 3.324      ;
; 3.146 ; SCDAQ_BUF:SCDAQ_BUF_inst|State_Q~4  ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Ack   ; RDO_Clock    ; RDO_Clock   ; 0.000        ; -0.026     ; 3.386      ;
; 3.148 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~3295   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[5]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; -0.038     ; 3.376      ;
; 3.159 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~750    ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[8]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; 0.000      ; 3.425      ;
; 3.164 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~3068   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[2]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; -0.006     ; 3.424      ;
; 3.175 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~3547   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[5]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; -0.007     ; 3.434      ;
; 3.186 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~796    ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[12] ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; -0.002     ; 3.450      ;
; 3.202 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1959   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[13] ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; 0.017      ; 3.485      ;
; 3.217 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~3569   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[13] ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; 0.001      ; 3.484      ;
; 3.238 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2871   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[1]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; 0.002      ; 3.506      ;
; 3.245 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1157   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[9]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; 0.000      ; 3.511      ;
; 3.271 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2633   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[1]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; -0.039     ; 3.498      ;
; 3.273 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2674   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[0]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; 0.056      ; 3.595      ;
; 3.273 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1374   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[2]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; -0.012     ; 3.527      ;
; 3.285 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2208   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[10] ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; -0.045     ; 3.506      ;
; 3.295 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~806    ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[8]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; -0.009     ; 3.552      ;
; 3.318 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1967   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[7]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; -0.026     ; 3.558      ;
; 3.318 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2152   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[10] ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; -0.038     ; 3.546      ;
; 3.327 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2290   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[8]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; 0.003      ; 3.596      ;
; 3.334 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~3143   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[7]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; -0.002     ; 3.598      ;
; 3.344 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2666   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[6]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; -0.003     ; 3.607      ;
; 3.362 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1166   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[4]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; -0.024     ; 3.604      ;
; 3.377 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~3553   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[11] ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; -0.015     ; 3.628      ;
; 3.384 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1768   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[4]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; -0.015     ; 3.635      ;
; 3.393 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2577   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[1]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; -0.049     ; 3.610      ;
; 3.395 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~809    ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[11] ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; -0.020     ; 3.641      ;
; 3.402 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~38     ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[10] ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; 0.004      ; 3.672      ;
; 3.409 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1294   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[6]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; 0.038      ; 3.713      ;
; 3.410 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2430   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[8]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; 0.015      ; 3.691      ;
; 3.430 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1754   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[4]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; 0.045      ; 3.741      ;
; 3.443 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1513   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[1]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; 0.027      ; 3.736      ;
; 3.447 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2045   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[1]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; -0.074     ; 3.639      ;
; 3.448 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2122   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[8]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; -0.043     ; 3.671      ;
; 3.463 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1828   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[8]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; 0.003      ; 3.732      ;
; 3.464 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2317   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[7]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; -0.022     ; 3.708      ;
; 3.471 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2774   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[2]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; -0.018     ; 3.719      ;
; 3.475 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~3245   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[11] ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; 0.025      ; 3.766      ;
; 3.477 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1780   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[2]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; 0.000      ; 3.743      ;
; 3.480 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1939   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[7]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; -0.016     ; 3.730      ;
; 3.493 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2249   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[9]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; 0.037      ; 3.796      ;
; 3.495 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1150   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[2]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; 0.016      ; 3.777      ;
; 3.499 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2539   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[5]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; -0.025     ; 3.740      ;
; 3.502 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1199   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[9]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; -0.018     ; 3.750      ;
; 3.508 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1778   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[0]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; -0.025     ; 3.749      ;
; 3.511 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~3519   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[5]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; -0.047     ; 3.730      ;
; 3.516 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1298   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[10] ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; 0.006      ; 3.788      ;
; 3.519 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1138   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[4]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; -0.016     ; 3.769      ;
; 3.521 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2977   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[9]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; -0.026     ; 3.761      ;
; 3.527 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~3291   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[1]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; -0.063     ; 3.730      ;
; 3.528 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~862    ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[8]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; 0.034      ; 3.828      ;
; 3.532 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1782   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[4]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; -0.008     ; 3.790      ;
; 3.541 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~3516   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[2]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; -0.021     ; 3.786      ;
; 3.543 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~276    ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[10] ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; -0.036     ; 3.773      ;
; 3.543 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2094   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[8]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; -0.031     ; 3.778      ;
; 3.551 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1254   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[8]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; -0.018     ; 3.799      ;
; 3.553 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2562   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[0]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; -0.016     ; 3.803      ;
; 3.556 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1698   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[4]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; 0.023      ; 3.845      ;
; 3.557 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2363   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[11] ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; 0.048      ; 3.871      ;
; 3.562 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2612   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[8]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; 0.008      ; 3.836      ;
; 3.564 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~3104   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[10] ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; -0.045     ; 3.785      ;
; 3.571 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2670   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[10] ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; -0.035     ; 3.802      ;
; 3.581 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1876   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[0]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; 0.052      ; 3.899      ;
; 3.599 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1297   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[9]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; 0.060      ; 3.925      ;
; 3.600 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2620   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[2]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; -0.005     ; 3.861      ;
; 3.601 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1750   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[0]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; 0.027      ; 3.894      ;
; 3.605 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2450   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[0]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; -0.013     ; 3.858      ;
; 3.608 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~3099   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[5]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; -0.006     ; 3.868      ;
; 3.613 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1519   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[7]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; 0.008      ; 3.887      ;
; 3.614 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~3565   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[9]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; 0.005      ; 3.885      ;
; 3.620 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~371    ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[7]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; -0.045     ; 3.841      ;
; 3.622 ; SCDAQ_BUF:SCDAQ_BUF_inst|DAQ_Add[6] ; SCDAQ_BUF:SCDAQ_BUF_inst|State_Q~4 ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; 0.029      ; 3.917      ;
; 3.622 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~895    ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[13] ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; -0.035     ; 3.853      ;
; 3.623 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1736   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[0]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; -0.003     ; 3.886      ;
; 3.623 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2296   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[0]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; 0.047      ; 3.936      ;
; 3.624 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~348    ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[12] ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; -0.002     ; 3.888      ;
; 3.626 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~210    ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[0]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; -0.038     ; 3.854      ;
; 3.630 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~624    ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[8]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; 0.052      ; 3.948      ;
; 3.633 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~982    ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[2]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; -0.016     ; 3.883      ;
; 3.641 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1203   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[13] ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; -0.025     ; 3.882      ;
; 3.643 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1267   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[7]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; -0.074     ; 3.835      ;
; 3.647 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~3269   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[7]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; -0.057     ; 3.856      ;
; 3.648 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~747    ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[5]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; -0.020     ; 3.894      ;
+-------+-------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'DAQ_Clock'                                                                                                                            ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.520 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[5][12]  ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[6][12]  ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.786      ;
; 0.522 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[1][8]   ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[2][8]   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.788      ;
; 0.522 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[2][4]   ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[3][4]   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.788      ;
; 0.522 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[2][2]   ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[3][2]   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.788      ;
; 0.522 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[6][5]   ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[7][5]   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.788      ;
; 0.523 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[1][10]  ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[2][10]  ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.789      ;
; 0.523 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[2][7]   ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[3][7]   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.789      ;
; 0.523 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[2][1]   ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[3][1]   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.789      ;
; 0.523 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[3][4]   ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[4][4]   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.789      ;
; 0.523 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[3][3]   ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[4][3]   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.789      ;
; 0.523 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[4][4]   ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[5][4]   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.789      ;
; 0.523 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[4][9]   ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[5][9]   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.789      ;
; 0.524 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[2][13]  ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[3][13]  ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.790      ;
; 0.524 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[1][4]   ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[2][4]   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.790      ;
; 0.524 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[3][7]   ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[4][7]   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.790      ;
; 0.524 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[4][5]   ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[5][5]   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.790      ;
; 0.524 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[6][3]   ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[7][3]   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.790      ;
; 0.524 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[6][8]   ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[7][8]   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.790      ;
; 0.524 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[6][9]   ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[7][9]   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.790      ;
; 0.525 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[3][10]  ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[4][10]  ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.791      ;
; 0.525 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[4][6]   ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[5][6]   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.791      ;
; 0.525 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[4][1]   ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[5][1]   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.791      ;
; 0.526 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[2][0]   ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[3][0]   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.792      ;
; 0.526 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[3][11]  ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[4][11]  ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.792      ;
; 0.526 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[4][3]   ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[5][3]   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.792      ;
; 0.527 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[2][11]  ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[3][11]  ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.793      ;
; 0.527 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[1][12]  ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[2][12]  ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.793      ;
; 0.527 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[1][2]   ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[2][2]   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.793      ;
; 0.527 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[5][11]  ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[6][11]  ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.793      ;
; 0.527 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[6][7]   ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[7][7]   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.793      ;
; 0.528 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[2][6]   ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[3][6]   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.794      ;
; 0.528 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[2][3]   ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[3][3]   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.794      ;
; 0.528 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[3][8]   ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[4][8]   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.794      ;
; 0.529 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[1][0]   ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[2][0]   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.795      ;
; 0.529 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[4][7]   ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[5][7]   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.795      ;
; 0.529 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[4][2]   ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[5][2]   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.795      ;
; 0.530 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[6][4]   ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[7][4]   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.796      ;
; 0.532 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[5][13]  ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[6][13]  ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.798      ;
; 0.536 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[5][2]   ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[6][2]   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.802      ;
; 0.663 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[6][2]   ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[7][2]   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.929      ;
; 0.664 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[5][8]   ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[6][8]   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.930      ;
; 0.665 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[1][5]   ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[2][5]   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.931      ;
; 0.665 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[4][11]  ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[5][11]  ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.931      ;
; 0.666 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[1][6]   ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[2][6]   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.932      ;
; 0.667 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[5][7]   ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[6][7]   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.933      ;
; 0.667 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[5][3]   ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[6][3]   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.933      ;
; 0.667 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[6][13]  ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[7][13]  ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.933      ;
; 0.668 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[2][12]  ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[3][12]  ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.934      ;
; 0.668 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[3][1]   ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[4][1]   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.934      ;
; 0.669 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[1][7]   ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[2][7]   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.935      ;
; 0.669 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[1][1]   ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[2][1]   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.935      ;
; 0.669 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[1][3]   ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[2][3]   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.935      ;
; 0.669 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[5][0]   ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[6][0]   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.935      ;
; 0.669 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[6][12]  ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[7][12]  ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.935      ;
; 0.670 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[4][10]  ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[5][10]  ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.936      ;
; 0.670 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[4][13]  ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[5][13]  ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.936      ;
; 0.670 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[6][0]   ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[7][0]   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.936      ;
; 0.671 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[3][13]  ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[4][13]  ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.937      ;
; 0.671 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[2][5]   ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[3][5]   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.937      ;
; 0.672 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[3][9]   ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[4][9]   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.938      ;
; 0.672 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[4][0]   ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[5][0]   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.938      ;
; 0.672 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[5][1]   ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[6][1]   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.938      ;
; 0.673 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[3][5]   ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[4][5]   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.939      ;
; 0.673 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[5][5]   ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[6][5]   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.939      ;
; 0.674 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[1][13]  ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[2][13]  ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.940      ;
; 0.674 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[3][6]   ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[4][6]   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.940      ;
; 0.717 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[7][5]   ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~3267   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.001      ; 0.984      ;
; 0.817 ; SCDAQ_BUF:SCDAQ_BUF_inst|DAQ_Add[6] ; SCDAQ_BUF:SCDAQ_BUF_inst|DAQ_Add[6] ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 1.083      ;
; 0.839 ; SCDAQ_BUF:SCDAQ_BUF_inst|DAQ_Add[4] ; SCDAQ_BUF:SCDAQ_BUF_inst|DAQ_Add[4] ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 1.105      ;
; 0.843 ; SCDAQ_BUF:SCDAQ_BUF_inst|DAQ_Add[1] ; SCDAQ_BUF:SCDAQ_BUF_inst|DAQ_Add[1] ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 1.109      ;
; 0.844 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[5][9]   ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[6][9]   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 1.110      ;
; 0.845 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[5][6]   ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[6][6]   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 1.111      ;
; 0.846 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[7][13]  ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2841   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 1.112      ;
; 0.847 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[1][9]   ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[2][9]   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 1.113      ;
; 0.850 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[4][8]   ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[5][8]   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 1.116      ;
; 0.866 ; SCDAQ_BUF:SCDAQ_BUF_inst|DAQ_Add[5] ; SCDAQ_BUF:SCDAQ_BUF_inst|DAQ_Add[5] ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 1.132      ;
; 0.868 ; SCDAQ_BUF:SCDAQ_BUF_inst|DAQ_Add[7] ; SCDAQ_BUF:SCDAQ_BUF_inst|DAQ_Add[7] ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 1.134      ;
; 0.876 ; SCDAQ_BUF:SCDAQ_BUF_inst|DAQ_Add[2] ; SCDAQ_BUF:SCDAQ_BUF_inst|DAQ_Add[2] ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 1.142      ;
; 0.877 ; SCDAQ_BUF:SCDAQ_BUF_inst|DAQ_Add[3] ; SCDAQ_BUF:SCDAQ_BUF_inst|DAQ_Add[3] ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 1.143      ;
; 0.952 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[7][0]   ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~3122   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.001      ; 1.219      ;
; 0.952 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[7][12]  ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2910   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 1.218      ;
; 0.956 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[1][11]  ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[2][11]  ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; -0.004     ; 1.218      ;
; 0.958 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[2][9]   ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[3][9]   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 1.224      ;
; 0.960 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[4][12]  ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[5][12]  ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; -0.001     ; 1.225      ;
; 1.020 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[7][10]  ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1606   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; -0.014     ; 1.272      ;
; 1.021 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[7][10]  ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~710    ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; -0.014     ; 1.273      ;
; 1.023 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[7][1]   ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1191   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.001      ; 1.290      ;
; 1.024 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[7][2]   ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1192   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; -0.002     ; 1.288      ;
; 1.024 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[7][2]   ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2984   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; -0.002     ; 1.288      ;
; 1.034 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[7][6]   ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~3576   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; -0.008     ; 1.292      ;
; 1.035 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[7][2]   ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2494   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; -0.014     ; 1.287      ;
; 1.037 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[7][3]   ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~3363   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; -0.009     ; 1.294      ;
; 1.042 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[7][13]  ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2785   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.004      ; 1.312      ;
; 1.048 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[7][1]   ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1863   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; -0.002     ; 1.312      ;
; 1.053 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[7][6]   ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2988   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; -0.004     ; 1.315      ;
; 1.060 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[7][9]   ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2837   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; -0.008     ; 1.318      ;
; 1.082 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[7][7]   ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~707    ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.002      ; 1.350      ;
; 1.091 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[7][1]   ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1723   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; -0.014     ; 1.343      ;
; 1.100 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[7][0]   ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2898   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 1.366      ;
; 1.134 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[7][12]  ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2728   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; -0.008     ; 1.392      ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'DAQ_Clock'                                                                             ;
+-------+--------------+----------------+------------------+-----------+------------+-------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                              ;
+-------+--------------+----------------+------------------+-----------+------------+-------------------------------------+
; 7.000 ; 8.000        ; 1.000          ; High Pulse Width ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|DAQ_Add[0] ;
; 7.000 ; 8.000        ; 1.000          ; Low Pulse Width  ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|DAQ_Add[0] ;
; 7.000 ; 8.000        ; 1.000          ; High Pulse Width ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|DAQ_Add[1] ;
; 7.000 ; 8.000        ; 1.000          ; Low Pulse Width  ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|DAQ_Add[1] ;
; 7.000 ; 8.000        ; 1.000          ; High Pulse Width ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|DAQ_Add[2] ;
; 7.000 ; 8.000        ; 1.000          ; Low Pulse Width  ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|DAQ_Add[2] ;
; 7.000 ; 8.000        ; 1.000          ; High Pulse Width ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|DAQ_Add[3] ;
; 7.000 ; 8.000        ; 1.000          ; Low Pulse Width  ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|DAQ_Add[3] ;
; 7.000 ; 8.000        ; 1.000          ; High Pulse Width ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|DAQ_Add[4] ;
; 7.000 ; 8.000        ; 1.000          ; Low Pulse Width  ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|DAQ_Add[4] ;
; 7.000 ; 8.000        ; 1.000          ; High Pulse Width ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|DAQ_Add[5] ;
; 7.000 ; 8.000        ; 1.000          ; Low Pulse Width  ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|DAQ_Add[5] ;
; 7.000 ; 8.000        ; 1.000          ; High Pulse Width ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|DAQ_Add[6] ;
; 7.000 ; 8.000        ; 1.000          ; Low Pulse Width  ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|DAQ_Add[6] ;
; 7.000 ; 8.000        ; 1.000          ; High Pulse Width ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|DAQ_Add[7] ;
; 7.000 ; 8.000        ; 1.000          ; Low Pulse Width  ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|DAQ_Add[7] ;
; 7.000 ; 8.000        ; 1.000          ; High Pulse Width ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~0      ;
; 7.000 ; 8.000        ; 1.000          ; Low Pulse Width  ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~0      ;
; 7.000 ; 8.000        ; 1.000          ; High Pulse Width ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1      ;
; 7.000 ; 8.000        ; 1.000          ; Low Pulse Width  ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1      ;
; 7.000 ; 8.000        ; 1.000          ; High Pulse Width ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~10     ;
; 7.000 ; 8.000        ; 1.000          ; Low Pulse Width  ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~10     ;
; 7.000 ; 8.000        ; 1.000          ; High Pulse Width ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~100    ;
; 7.000 ; 8.000        ; 1.000          ; Low Pulse Width  ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~100    ;
; 7.000 ; 8.000        ; 1.000          ; High Pulse Width ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1000   ;
; 7.000 ; 8.000        ; 1.000          ; Low Pulse Width  ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1000   ;
; 7.000 ; 8.000        ; 1.000          ; High Pulse Width ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1001   ;
; 7.000 ; 8.000        ; 1.000          ; Low Pulse Width  ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1001   ;
; 7.000 ; 8.000        ; 1.000          ; High Pulse Width ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1002   ;
; 7.000 ; 8.000        ; 1.000          ; Low Pulse Width  ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1002   ;
; 7.000 ; 8.000        ; 1.000          ; High Pulse Width ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1003   ;
; 7.000 ; 8.000        ; 1.000          ; Low Pulse Width  ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1003   ;
; 7.000 ; 8.000        ; 1.000          ; High Pulse Width ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1004   ;
; 7.000 ; 8.000        ; 1.000          ; Low Pulse Width  ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1004   ;
; 7.000 ; 8.000        ; 1.000          ; High Pulse Width ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1005   ;
; 7.000 ; 8.000        ; 1.000          ; Low Pulse Width  ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1005   ;
; 7.000 ; 8.000        ; 1.000          ; High Pulse Width ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1006   ;
; 7.000 ; 8.000        ; 1.000          ; Low Pulse Width  ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1006   ;
; 7.000 ; 8.000        ; 1.000          ; High Pulse Width ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1007   ;
; 7.000 ; 8.000        ; 1.000          ; Low Pulse Width  ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1007   ;
; 7.000 ; 8.000        ; 1.000          ; High Pulse Width ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1008   ;
; 7.000 ; 8.000        ; 1.000          ; Low Pulse Width  ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1008   ;
; 7.000 ; 8.000        ; 1.000          ; High Pulse Width ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1009   ;
; 7.000 ; 8.000        ; 1.000          ; Low Pulse Width  ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1009   ;
; 7.000 ; 8.000        ; 1.000          ; High Pulse Width ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~101    ;
; 7.000 ; 8.000        ; 1.000          ; Low Pulse Width  ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~101    ;
; 7.000 ; 8.000        ; 1.000          ; High Pulse Width ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1010   ;
; 7.000 ; 8.000        ; 1.000          ; Low Pulse Width  ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1010   ;
; 7.000 ; 8.000        ; 1.000          ; High Pulse Width ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1011   ;
; 7.000 ; 8.000        ; 1.000          ; Low Pulse Width  ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1011   ;
; 7.000 ; 8.000        ; 1.000          ; High Pulse Width ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1012   ;
; 7.000 ; 8.000        ; 1.000          ; Low Pulse Width  ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1012   ;
; 7.000 ; 8.000        ; 1.000          ; High Pulse Width ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1013   ;
; 7.000 ; 8.000        ; 1.000          ; Low Pulse Width  ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1013   ;
; 7.000 ; 8.000        ; 1.000          ; High Pulse Width ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1014   ;
; 7.000 ; 8.000        ; 1.000          ; Low Pulse Width  ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1014   ;
; 7.000 ; 8.000        ; 1.000          ; High Pulse Width ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1015   ;
; 7.000 ; 8.000        ; 1.000          ; Low Pulse Width  ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1015   ;
; 7.000 ; 8.000        ; 1.000          ; High Pulse Width ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1016   ;
; 7.000 ; 8.000        ; 1.000          ; Low Pulse Width  ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1016   ;
; 7.000 ; 8.000        ; 1.000          ; High Pulse Width ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1017   ;
; 7.000 ; 8.000        ; 1.000          ; Low Pulse Width  ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1017   ;
; 7.000 ; 8.000        ; 1.000          ; High Pulse Width ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1018   ;
; 7.000 ; 8.000        ; 1.000          ; Low Pulse Width  ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1018   ;
; 7.000 ; 8.000        ; 1.000          ; High Pulse Width ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1019   ;
; 7.000 ; 8.000        ; 1.000          ; Low Pulse Width  ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1019   ;
; 7.000 ; 8.000        ; 1.000          ; High Pulse Width ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~102    ;
; 7.000 ; 8.000        ; 1.000          ; Low Pulse Width  ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~102    ;
; 7.000 ; 8.000        ; 1.000          ; High Pulse Width ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1020   ;
; 7.000 ; 8.000        ; 1.000          ; Low Pulse Width  ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1020   ;
; 7.000 ; 8.000        ; 1.000          ; High Pulse Width ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1021   ;
; 7.000 ; 8.000        ; 1.000          ; Low Pulse Width  ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1021   ;
; 7.000 ; 8.000        ; 1.000          ; High Pulse Width ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1022   ;
; 7.000 ; 8.000        ; 1.000          ; Low Pulse Width  ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1022   ;
; 7.000 ; 8.000        ; 1.000          ; High Pulse Width ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1023   ;
; 7.000 ; 8.000        ; 1.000          ; Low Pulse Width  ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1023   ;
; 7.000 ; 8.000        ; 1.000          ; High Pulse Width ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1024   ;
; 7.000 ; 8.000        ; 1.000          ; Low Pulse Width  ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1024   ;
; 7.000 ; 8.000        ; 1.000          ; High Pulse Width ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1025   ;
; 7.000 ; 8.000        ; 1.000          ; Low Pulse Width  ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1025   ;
; 7.000 ; 8.000        ; 1.000          ; High Pulse Width ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1026   ;
; 7.000 ; 8.000        ; 1.000          ; Low Pulse Width  ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1026   ;
; 7.000 ; 8.000        ; 1.000          ; High Pulse Width ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1027   ;
; 7.000 ; 8.000        ; 1.000          ; Low Pulse Width  ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1027   ;
; 7.000 ; 8.000        ; 1.000          ; High Pulse Width ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1028   ;
; 7.000 ; 8.000        ; 1.000          ; Low Pulse Width  ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1028   ;
; 7.000 ; 8.000        ; 1.000          ; High Pulse Width ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1029   ;
; 7.000 ; 8.000        ; 1.000          ; Low Pulse Width  ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1029   ;
; 7.000 ; 8.000        ; 1.000          ; High Pulse Width ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~103    ;
; 7.000 ; 8.000        ; 1.000          ; Low Pulse Width  ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~103    ;
; 7.000 ; 8.000        ; 1.000          ; High Pulse Width ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1030   ;
; 7.000 ; 8.000        ; 1.000          ; Low Pulse Width  ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1030   ;
; 7.000 ; 8.000        ; 1.000          ; High Pulse Width ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1031   ;
; 7.000 ; 8.000        ; 1.000          ; Low Pulse Width  ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1031   ;
; 7.000 ; 8.000        ; 1.000          ; High Pulse Width ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1032   ;
; 7.000 ; 8.000        ; 1.000          ; Low Pulse Width  ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1032   ;
; 7.000 ; 8.000        ; 1.000          ; High Pulse Width ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1033   ;
; 7.000 ; 8.000        ; 1.000          ; Low Pulse Width  ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1033   ;
; 7.000 ; 8.000        ; 1.000          ; High Pulse Width ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1034   ;
; 7.000 ; 8.000        ; 1.000          ; Low Pulse Width  ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1034   ;
+-------+--------------+----------------+------------------+-----------+------------+-------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CFG_Clock'                                                                             ;
+-------+--------------+----------------+------------------+-----------+------------+-------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                              ;
+-------+--------------+----------------+------------------+-----------+------------+-------------------------------------+
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Ack    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Ack    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[0]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[0]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[10]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[10]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[11]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[11]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[12]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[12]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[13]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[13]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[1]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[1]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[2]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[2]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[3]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[3]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[4]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[4]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[5]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[5]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[6]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[6]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[7]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[7]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[8]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[8]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[9]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[9]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[0]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[0]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[10]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[10]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[11]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[11]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[12]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[12]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[13]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[13]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[1]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[1]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[2]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[2]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[3]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[3]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[4]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[4]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[5]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[5]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[6]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[6]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[7]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[7]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[8]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[8]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[9]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[9]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|MODE[0]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|MODE[0]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|MODE[10]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|MODE[10]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|MODE[11]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|MODE[11]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|MODE[12]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|MODE[12]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|MODE[13]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|MODE[13]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|MODE[1]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|MODE[1]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|MODE[2]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|MODE[2]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|MODE[3]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|MODE[3]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|MODE[4]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|MODE[4]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|MODE[5]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|MODE[5]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|MODE[6]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|MODE[6]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|MODE[7]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|MODE[7]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|MODE[8]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|MODE[8]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|MODE[9]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|MODE[9]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|MSK[0][0]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|MSK[0][0]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|MSK[0][10] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|MSK[0][10] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|MSK[0][11] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|MSK[0][11] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|MSK[0][12] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|MSK[0][12] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|MSK[0][13] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|MSK[0][13] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|MSK[0][1]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|MSK[0][1]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|MSK[0][2]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|MSK[0][2]  ;
+-------+--------------+----------------+------------------+-----------+------------+-------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'RDO_Clock'                                                                             ;
+--------+--------------+----------------+------------------+-----------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-----------+------------+------------------------------------+
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; RDO_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Ack   ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; RDO_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Ack   ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; RDO_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[0]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; RDO_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[0]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; RDO_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[10] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; RDO_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[10] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; RDO_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[11] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; RDO_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[11] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; RDO_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[12] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; RDO_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[12] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; RDO_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[13] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; RDO_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[13] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; RDO_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[1]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; RDO_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[1]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; RDO_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[2]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; RDO_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[2]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; RDO_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[3]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; RDO_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[3]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; RDO_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[4]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; RDO_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[4]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; RDO_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[5]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; RDO_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[5]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; RDO_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[6]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; RDO_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[6]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; RDO_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[7]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; RDO_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[7]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; RDO_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[8]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; RDO_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[8]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; RDO_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[9]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; RDO_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[9]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; RDO_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|State_Q~4 ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; RDO_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|State_Q~4 ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; RDO_Clock ; Rise       ; RDO_Clock|combout                  ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; RDO_Clock ; Rise       ; RDO_Clock|combout                  ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; RDO_Clock ; Rise       ; RDO_Clock~clkctrl|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; RDO_Clock ; Rise       ; RDO_Clock~clkctrl|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; RDO_Clock ; Rise       ; RDO_Clock~clkctrl|outclk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; RDO_Clock ; Rise       ; RDO_Clock~clkctrl|outclk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; RDO_Clock ; Rise       ; SCDAQ_BUF_inst|RDO_Ack|clk         ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; RDO_Clock ; Rise       ; SCDAQ_BUF_inst|RDO_Ack|clk         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; RDO_Clock ; Rise       ; SCDAQ_BUF_inst|RDO_Q[0]|clk        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; RDO_Clock ; Rise       ; SCDAQ_BUF_inst|RDO_Q[0]|clk        ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; RDO_Clock ; Rise       ; SCDAQ_BUF_inst|RDO_Q[10]|clk       ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; RDO_Clock ; Rise       ; SCDAQ_BUF_inst|RDO_Q[10]|clk       ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; RDO_Clock ; Rise       ; SCDAQ_BUF_inst|RDO_Q[11]|clk       ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; RDO_Clock ; Rise       ; SCDAQ_BUF_inst|RDO_Q[11]|clk       ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; RDO_Clock ; Rise       ; SCDAQ_BUF_inst|RDO_Q[12]|clk       ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; RDO_Clock ; Rise       ; SCDAQ_BUF_inst|RDO_Q[12]|clk       ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; RDO_Clock ; Rise       ; SCDAQ_BUF_inst|RDO_Q[13]|clk       ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; RDO_Clock ; Rise       ; SCDAQ_BUF_inst|RDO_Q[13]|clk       ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; RDO_Clock ; Rise       ; SCDAQ_BUF_inst|RDO_Q[1]|clk        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; RDO_Clock ; Rise       ; SCDAQ_BUF_inst|RDO_Q[1]|clk        ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; RDO_Clock ; Rise       ; SCDAQ_BUF_inst|RDO_Q[2]|clk        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; RDO_Clock ; Rise       ; SCDAQ_BUF_inst|RDO_Q[2]|clk        ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; RDO_Clock ; Rise       ; SCDAQ_BUF_inst|RDO_Q[3]|clk        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; RDO_Clock ; Rise       ; SCDAQ_BUF_inst|RDO_Q[3]|clk        ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; RDO_Clock ; Rise       ; SCDAQ_BUF_inst|RDO_Q[4]|clk        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; RDO_Clock ; Rise       ; SCDAQ_BUF_inst|RDO_Q[4]|clk        ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; RDO_Clock ; Rise       ; SCDAQ_BUF_inst|RDO_Q[5]|clk        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; RDO_Clock ; Rise       ; SCDAQ_BUF_inst|RDO_Q[5]|clk        ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; RDO_Clock ; Rise       ; SCDAQ_BUF_inst|RDO_Q[6]|clk        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; RDO_Clock ; Rise       ; SCDAQ_BUF_inst|RDO_Q[6]|clk        ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; RDO_Clock ; Rise       ; SCDAQ_BUF_inst|RDO_Q[7]|clk        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; RDO_Clock ; Rise       ; SCDAQ_BUF_inst|RDO_Q[7]|clk        ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; RDO_Clock ; Rise       ; SCDAQ_BUF_inst|RDO_Q[8]|clk        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; RDO_Clock ; Rise       ; SCDAQ_BUF_inst|RDO_Q[8]|clk        ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; RDO_Clock ; Rise       ; SCDAQ_BUF_inst|RDO_Q[9]|clk        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; RDO_Clock ; Rise       ; SCDAQ_BUF_inst|RDO_Q[9]|clk        ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; RDO_Clock ; Rise       ; SCDAQ_BUF_inst|State_Q~4|clk       ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; RDO_Clock ; Rise       ; SCDAQ_BUF_inst|State_Q~4|clk       ;
; 17.620 ; 20.000       ; 2.380          ; Port Rate        ; RDO_Clock ; Rise       ; RDO_Clock                          ;
+--------+--------------+----------------+------------------+-----------+------------+------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; CFG_Add[*]  ; CFG_Clock  ; 10.731 ; 10.731 ; Rise       ; CFG_Clock       ;
;  CFG_Add[0] ; CFG_Clock  ; 10.431 ; 10.431 ; Rise       ; CFG_Clock       ;
;  CFG_Add[1] ; CFG_Clock  ; 10.175 ; 10.175 ; Rise       ; CFG_Clock       ;
;  CFG_Add[2] ; CFG_Clock  ; 10.076 ; 10.076 ; Rise       ; CFG_Clock       ;
;  CFG_Add[3] ; CFG_Clock  ; 10.731 ; 10.731 ; Rise       ; CFG_Clock       ;
;  CFG_Add[4] ; CFG_Clock  ; 9.543  ; 9.543  ; Rise       ; CFG_Clock       ;
; CFG_D[*]    ; CFG_Clock  ; 5.744  ; 5.744  ; Rise       ; CFG_Clock       ;
;  CFG_D[0]   ; CFG_Clock  ; 5.130  ; 5.130  ; Rise       ; CFG_Clock       ;
;  CFG_D[1]   ; CFG_Clock  ; 4.833  ; 4.833  ; Rise       ; CFG_Clock       ;
;  CFG_D[2]   ; CFG_Clock  ; 4.768  ; 4.768  ; Rise       ; CFG_Clock       ;
;  CFG_D[3]   ; CFG_Clock  ; 4.887  ; 4.887  ; Rise       ; CFG_Clock       ;
;  CFG_D[4]   ; CFG_Clock  ; 5.420  ; 5.420  ; Rise       ; CFG_Clock       ;
;  CFG_D[5]   ; CFG_Clock  ; 5.173  ; 5.173  ; Rise       ; CFG_Clock       ;
;  CFG_D[6]   ; CFG_Clock  ; 5.163  ; 5.163  ; Rise       ; CFG_Clock       ;
;  CFG_D[7]   ; CFG_Clock  ; 5.744  ; 5.744  ; Rise       ; CFG_Clock       ;
;  CFG_D[8]   ; CFG_Clock  ; 4.745  ; 4.745  ; Rise       ; CFG_Clock       ;
;  CFG_D[9]   ; CFG_Clock  ; 5.267  ; 5.267  ; Rise       ; CFG_Clock       ;
;  CFG_D[10]  ; CFG_Clock  ; 4.531  ; 4.531  ; Rise       ; CFG_Clock       ;
;  CFG_D[11]  ; CFG_Clock  ; 4.635  ; 4.635  ; Rise       ; CFG_Clock       ;
;  CFG_D[12]  ; CFG_Clock  ; 4.965  ; 4.965  ; Rise       ; CFG_Clock       ;
;  CFG_D[13]  ; CFG_Clock  ; 5.043  ; 5.043  ; Rise       ; CFG_Clock       ;
; CFG_Done    ; CFG_Clock  ; 2.914  ; 2.914  ; Rise       ; CFG_Clock       ;
; CFG_Req     ; CFG_Clock  ; 3.194  ; 3.194  ; Rise       ; CFG_Clock       ;
; CFG_WREn    ; CFG_Clock  ; 8.930  ; 8.930  ; Rise       ; CFG_Clock       ;
; DAQ_D[*]    ; DAQ_Clock  ; 12.591 ; 12.591 ; Rise       ; DAQ_Clock       ;
;  DAQ_D[0]   ; DAQ_Clock  ; 12.591 ; 12.591 ; Rise       ; DAQ_Clock       ;
;  DAQ_D[1]   ; DAQ_Clock  ; 11.106 ; 11.106 ; Rise       ; DAQ_Clock       ;
;  DAQ_D[2]   ; DAQ_Clock  ; 11.281 ; 11.281 ; Rise       ; DAQ_Clock       ;
;  DAQ_D[3]   ; DAQ_Clock  ; 12.117 ; 12.117 ; Rise       ; DAQ_Clock       ;
;  DAQ_D[4]   ; DAQ_Clock  ; 11.930 ; 11.930 ; Rise       ; DAQ_Clock       ;
;  DAQ_D[5]   ; DAQ_Clock  ; 12.004 ; 12.004 ; Rise       ; DAQ_Clock       ;
;  DAQ_D[6]   ; DAQ_Clock  ; 11.609 ; 11.609 ; Rise       ; DAQ_Clock       ;
;  DAQ_D[7]   ; DAQ_Clock  ; 12.105 ; 12.105 ; Rise       ; DAQ_Clock       ;
;  DAQ_D[8]   ; DAQ_Clock  ; 11.955 ; 11.955 ; Rise       ; DAQ_Clock       ;
;  DAQ_D[9]   ; DAQ_Clock  ; 11.643 ; 11.643 ; Rise       ; DAQ_Clock       ;
;  DAQ_D[10]  ; DAQ_Clock  ; 11.936 ; 11.936 ; Rise       ; DAQ_Clock       ;
;  DAQ_D[11]  ; DAQ_Clock  ; 11.912 ; 11.912 ; Rise       ; DAQ_Clock       ;
;  DAQ_D[12]  ; DAQ_Clock  ; 11.616 ; 11.616 ; Rise       ; DAQ_Clock       ;
;  DAQ_D[13]  ; DAQ_Clock  ; 11.048 ; 11.048 ; Rise       ; DAQ_Clock       ;
; RDO_Done    ; DAQ_Clock  ; 8.725  ; 8.725  ; Rise       ; DAQ_Clock       ;
; RDO_Req     ; DAQ_Clock  ; 8.562  ; 8.562  ; Rise       ; DAQ_Clock       ;
; Reset_n     ; DAQ_Clock  ; 4.433  ; 4.433  ; Rise       ; DAQ_Clock       ;
; RDO_Add[*]  ; RDO_Clock  ; 13.890 ; 13.890 ; Rise       ; RDO_Clock       ;
;  RDO_Add[0] ; RDO_Clock  ; 12.725 ; 12.725 ; Rise       ; RDO_Clock       ;
;  RDO_Add[1] ; RDO_Clock  ; 12.085 ; 12.085 ; Rise       ; RDO_Clock       ;
;  RDO_Add[2] ; RDO_Clock  ; 13.206 ; 13.206 ; Rise       ; RDO_Clock       ;
;  RDO_Add[3] ; RDO_Clock  ; 13.890 ; 13.890 ; Rise       ; RDO_Clock       ;
;  RDO_Add[4] ; RDO_Clock  ; 13.140 ; 13.140 ; Rise       ; RDO_Clock       ;
;  RDO_Add[5] ; RDO_Clock  ; 12.698 ; 12.698 ; Rise       ; RDO_Clock       ;
;  RDO_Add[6] ; RDO_Clock  ; 13.313 ; 13.313 ; Rise       ; RDO_Clock       ;
;  RDO_Add[7] ; RDO_Clock  ; 12.934 ; 12.934 ; Rise       ; RDO_Clock       ;
; RDO_Done    ; RDO_Clock  ; 7.739  ; 7.739  ; Rise       ; RDO_Clock       ;
; RDO_Req     ; RDO_Clock  ; 7.606  ; 7.606  ; Rise       ; RDO_Clock       ;
; Reset_n     ; RDO_Clock  ; 3.459  ; 3.459  ; Rise       ; RDO_Clock       ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; CFG_Add[*]  ; CFG_Clock  ; -4.313 ; -4.313 ; Rise       ; CFG_Clock       ;
;  CFG_Add[0] ; CFG_Clock  ; -4.898 ; -4.898 ; Rise       ; CFG_Clock       ;
;  CFG_Add[1] ; CFG_Clock  ; -4.313 ; -4.313 ; Rise       ; CFG_Clock       ;
;  CFG_Add[2] ; CFG_Clock  ; -4.435 ; -4.435 ; Rise       ; CFG_Clock       ;
;  CFG_Add[3] ; CFG_Clock  ; -6.063 ; -6.063 ; Rise       ; CFG_Clock       ;
;  CFG_Add[4] ; CFG_Clock  ; -5.409 ; -5.409 ; Rise       ; CFG_Clock       ;
; CFG_D[*]    ; CFG_Clock  ; -3.492 ; -3.492 ; Rise       ; CFG_Clock       ;
;  CFG_D[0]   ; CFG_Clock  ; -4.102 ; -4.102 ; Rise       ; CFG_Clock       ;
;  CFG_D[1]   ; CFG_Clock  ; -3.800 ; -3.800 ; Rise       ; CFG_Clock       ;
;  CFG_D[2]   ; CFG_Clock  ; -3.492 ; -3.492 ; Rise       ; CFG_Clock       ;
;  CFG_D[3]   ; CFG_Clock  ; -3.548 ; -3.548 ; Rise       ; CFG_Clock       ;
;  CFG_D[4]   ; CFG_Clock  ; -3.789 ; -3.789 ; Rise       ; CFG_Clock       ;
;  CFG_D[5]   ; CFG_Clock  ; -3.846 ; -3.846 ; Rise       ; CFG_Clock       ;
;  CFG_D[6]   ; CFG_Clock  ; -3.735 ; -3.735 ; Rise       ; CFG_Clock       ;
;  CFG_D[7]   ; CFG_Clock  ; -4.115 ; -4.115 ; Rise       ; CFG_Clock       ;
;  CFG_D[8]   ; CFG_Clock  ; -3.612 ; -3.612 ; Rise       ; CFG_Clock       ;
;  CFG_D[9]   ; CFG_Clock  ; -4.238 ; -4.238 ; Rise       ; CFG_Clock       ;
;  CFG_D[10]  ; CFG_Clock  ; -3.629 ; -3.629 ; Rise       ; CFG_Clock       ;
;  CFG_D[11]  ; CFG_Clock  ; -3.757 ; -3.757 ; Rise       ; CFG_Clock       ;
;  CFG_D[12]  ; CFG_Clock  ; -4.176 ; -4.176 ; Rise       ; CFG_Clock       ;
;  CFG_D[13]  ; CFG_Clock  ; -3.744 ; -3.744 ; Rise       ; CFG_Clock       ;
; CFG_Done    ; CFG_Clock  ; -2.684 ; -2.684 ; Rise       ; CFG_Clock       ;
; CFG_Req     ; CFG_Clock  ; -2.964 ; -2.964 ; Rise       ; CFG_Clock       ;
; CFG_WREn    ; CFG_Clock  ; -4.957 ; -4.957 ; Rise       ; CFG_Clock       ;
; DAQ_D[*]    ; DAQ_Clock  ; -3.211 ; -3.211 ; Rise       ; DAQ_Clock       ;
;  DAQ_D[0]   ; DAQ_Clock  ; -4.059 ; -4.059 ; Rise       ; DAQ_Clock       ;
;  DAQ_D[1]   ; DAQ_Clock  ; -3.724 ; -3.724 ; Rise       ; DAQ_Clock       ;
;  DAQ_D[2]   ; DAQ_Clock  ; -3.725 ; -3.725 ; Rise       ; DAQ_Clock       ;
;  DAQ_D[3]   ; DAQ_Clock  ; -4.817 ; -4.817 ; Rise       ; DAQ_Clock       ;
;  DAQ_D[4]   ; DAQ_Clock  ; -4.150 ; -4.150 ; Rise       ; DAQ_Clock       ;
;  DAQ_D[5]   ; DAQ_Clock  ; -3.211 ; -3.211 ; Rise       ; DAQ_Clock       ;
;  DAQ_D[6]   ; DAQ_Clock  ; -3.579 ; -3.579 ; Rise       ; DAQ_Clock       ;
;  DAQ_D[7]   ; DAQ_Clock  ; -4.646 ; -4.646 ; Rise       ; DAQ_Clock       ;
;  DAQ_D[8]   ; DAQ_Clock  ; -3.409 ; -3.409 ; Rise       ; DAQ_Clock       ;
;  DAQ_D[9]   ; DAQ_Clock  ; -3.552 ; -3.552 ; Rise       ; DAQ_Clock       ;
;  DAQ_D[10]  ; DAQ_Clock  ; -4.062 ; -4.062 ; Rise       ; DAQ_Clock       ;
;  DAQ_D[11]  ; DAQ_Clock  ; -3.813 ; -3.813 ; Rise       ; DAQ_Clock       ;
;  DAQ_D[12]  ; DAQ_Clock  ; -3.489 ; -3.489 ; Rise       ; DAQ_Clock       ;
;  DAQ_D[13]  ; DAQ_Clock  ; -3.578 ; -3.578 ; Rise       ; DAQ_Clock       ;
; RDO_Done    ; DAQ_Clock  ; -6.063 ; -6.063 ; Rise       ; DAQ_Clock       ;
; RDO_Req     ; DAQ_Clock  ; -5.900 ; -5.900 ; Rise       ; DAQ_Clock       ;
; Reset_n     ; DAQ_Clock  ; -0.424 ; -0.424 ; Rise       ; DAQ_Clock       ;
; RDO_Add[*]  ; RDO_Clock  ; -4.177 ; -4.177 ; Rise       ; RDO_Clock       ;
;  RDO_Add[0] ; RDO_Clock  ; -5.028 ; -5.028 ; Rise       ; RDO_Clock       ;
;  RDO_Add[1] ; RDO_Clock  ; -4.495 ; -4.495 ; Rise       ; RDO_Clock       ;
;  RDO_Add[2] ; RDO_Clock  ; -4.863 ; -4.863 ; Rise       ; RDO_Clock       ;
;  RDO_Add[3] ; RDO_Clock  ; -4.926 ; -4.926 ; Rise       ; RDO_Clock       ;
;  RDO_Add[4] ; RDO_Clock  ; -4.177 ; -4.177 ; Rise       ; RDO_Clock       ;
;  RDO_Add[5] ; RDO_Clock  ; -4.816 ; -4.816 ; Rise       ; RDO_Clock       ;
;  RDO_Add[6] ; RDO_Clock  ; -5.043 ; -5.043 ; Rise       ; RDO_Clock       ;
;  RDO_Add[7] ; RDO_Clock  ; -4.381 ; -4.381 ; Rise       ; RDO_Clock       ;
; RDO_Done    ; RDO_Clock  ; -4.280 ; -4.280 ; Rise       ; RDO_Clock       ;
; RDO_Req     ; RDO_Clock  ; -3.407 ; -3.407 ; Rise       ; RDO_Clock       ;
; Reset_n     ; RDO_Clock  ; 0.076  ; 0.076  ; Rise       ; RDO_Clock       ;
+-------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; CFG_Ack    ; CFG_Clock  ; 6.586 ; 6.586 ; Rise       ; CFG_Clock       ;
; CFG_Q[*]   ; CFG_Clock  ; 9.214 ; 9.214 ; Rise       ; CFG_Clock       ;
;  CFG_Q[0]  ; CFG_Clock  ; 7.622 ; 7.622 ; Rise       ; CFG_Clock       ;
;  CFG_Q[1]  ; CFG_Clock  ; 8.519 ; 8.519 ; Rise       ; CFG_Clock       ;
;  CFG_Q[2]  ; CFG_Clock  ; 8.549 ; 8.549 ; Rise       ; CFG_Clock       ;
;  CFG_Q[3]  ; CFG_Clock  ; 9.214 ; 9.214 ; Rise       ; CFG_Clock       ;
;  CFG_Q[4]  ; CFG_Clock  ; 8.611 ; 8.611 ; Rise       ; CFG_Clock       ;
;  CFG_Q[5]  ; CFG_Clock  ; 8.146 ; 8.146 ; Rise       ; CFG_Clock       ;
;  CFG_Q[6]  ; CFG_Clock  ; 8.937 ; 8.937 ; Rise       ; CFG_Clock       ;
;  CFG_Q[7]  ; CFG_Clock  ; 8.168 ; 8.168 ; Rise       ; CFG_Clock       ;
;  CFG_Q[8]  ; CFG_Clock  ; 8.102 ; 8.102 ; Rise       ; CFG_Clock       ;
;  CFG_Q[9]  ; CFG_Clock  ; 8.167 ; 8.167 ; Rise       ; CFG_Clock       ;
;  CFG_Q[10] ; CFG_Clock  ; 8.141 ; 8.141 ; Rise       ; CFG_Clock       ;
;  CFG_Q[11] ; CFG_Clock  ; 8.866 ; 8.866 ; Rise       ; CFG_Clock       ;
;  CFG_Q[12] ; CFG_Clock  ; 7.928 ; 7.928 ; Rise       ; CFG_Clock       ;
;  CFG_Q[13] ; CFG_Clock  ; 8.148 ; 8.148 ; Rise       ; CFG_Clock       ;
; RDO_Ack    ; RDO_Clock  ; 6.923 ; 6.923 ; Rise       ; RDO_Clock       ;
; RDO_Q[*]   ; RDO_Clock  ; 9.007 ; 9.007 ; Rise       ; RDO_Clock       ;
;  RDO_Q[0]  ; RDO_Clock  ; 7.786 ; 7.786 ; Rise       ; RDO_Clock       ;
;  RDO_Q[1]  ; RDO_Clock  ; 7.401 ; 7.401 ; Rise       ; RDO_Clock       ;
;  RDO_Q[2]  ; RDO_Clock  ; 8.101 ; 8.101 ; Rise       ; RDO_Clock       ;
;  RDO_Q[3]  ; RDO_Clock  ; 7.965 ; 7.965 ; Rise       ; RDO_Clock       ;
;  RDO_Q[4]  ; RDO_Clock  ; 8.358 ; 8.358 ; Rise       ; RDO_Clock       ;
;  RDO_Q[5]  ; RDO_Clock  ; 9.007 ; 9.007 ; Rise       ; RDO_Clock       ;
;  RDO_Q[6]  ; RDO_Clock  ; 8.235 ; 8.235 ; Rise       ; RDO_Clock       ;
;  RDO_Q[7]  ; RDO_Clock  ; 7.882 ; 7.882 ; Rise       ; RDO_Clock       ;
;  RDO_Q[8]  ; RDO_Clock  ; 7.907 ; 7.907 ; Rise       ; RDO_Clock       ;
;  RDO_Q[9]  ; RDO_Clock  ; 7.872 ; 7.872 ; Rise       ; RDO_Clock       ;
;  RDO_Q[10] ; RDO_Clock  ; 7.450 ; 7.450 ; Rise       ; RDO_Clock       ;
;  RDO_Q[11] ; RDO_Clock  ; 7.732 ; 7.732 ; Rise       ; RDO_Clock       ;
;  RDO_Q[12] ; RDO_Clock  ; 7.780 ; 7.780 ; Rise       ; RDO_Clock       ;
;  RDO_Q[13] ; RDO_Clock  ; 7.782 ; 7.782 ; Rise       ; RDO_Clock       ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; CFG_Ack    ; CFG_Clock  ; 6.586 ; 6.586 ; Rise       ; CFG_Clock       ;
; CFG_Q[*]   ; CFG_Clock  ; 7.622 ; 7.622 ; Rise       ; CFG_Clock       ;
;  CFG_Q[0]  ; CFG_Clock  ; 7.622 ; 7.622 ; Rise       ; CFG_Clock       ;
;  CFG_Q[1]  ; CFG_Clock  ; 8.519 ; 8.519 ; Rise       ; CFG_Clock       ;
;  CFG_Q[2]  ; CFG_Clock  ; 8.549 ; 8.549 ; Rise       ; CFG_Clock       ;
;  CFG_Q[3]  ; CFG_Clock  ; 9.214 ; 9.214 ; Rise       ; CFG_Clock       ;
;  CFG_Q[4]  ; CFG_Clock  ; 8.611 ; 8.611 ; Rise       ; CFG_Clock       ;
;  CFG_Q[5]  ; CFG_Clock  ; 8.146 ; 8.146 ; Rise       ; CFG_Clock       ;
;  CFG_Q[6]  ; CFG_Clock  ; 8.937 ; 8.937 ; Rise       ; CFG_Clock       ;
;  CFG_Q[7]  ; CFG_Clock  ; 8.168 ; 8.168 ; Rise       ; CFG_Clock       ;
;  CFG_Q[8]  ; CFG_Clock  ; 8.102 ; 8.102 ; Rise       ; CFG_Clock       ;
;  CFG_Q[9]  ; CFG_Clock  ; 8.167 ; 8.167 ; Rise       ; CFG_Clock       ;
;  CFG_Q[10] ; CFG_Clock  ; 8.141 ; 8.141 ; Rise       ; CFG_Clock       ;
;  CFG_Q[11] ; CFG_Clock  ; 8.866 ; 8.866 ; Rise       ; CFG_Clock       ;
;  CFG_Q[12] ; CFG_Clock  ; 7.928 ; 7.928 ; Rise       ; CFG_Clock       ;
;  CFG_Q[13] ; CFG_Clock  ; 8.148 ; 8.148 ; Rise       ; CFG_Clock       ;
; RDO_Ack    ; RDO_Clock  ; 6.923 ; 6.923 ; Rise       ; RDO_Clock       ;
; RDO_Q[*]   ; RDO_Clock  ; 7.401 ; 7.401 ; Rise       ; RDO_Clock       ;
;  RDO_Q[0]  ; RDO_Clock  ; 7.786 ; 7.786 ; Rise       ; RDO_Clock       ;
;  RDO_Q[1]  ; RDO_Clock  ; 7.401 ; 7.401 ; Rise       ; RDO_Clock       ;
;  RDO_Q[2]  ; RDO_Clock  ; 8.101 ; 8.101 ; Rise       ; RDO_Clock       ;
;  RDO_Q[3]  ; RDO_Clock  ; 7.965 ; 7.965 ; Rise       ; RDO_Clock       ;
;  RDO_Q[4]  ; RDO_Clock  ; 8.358 ; 8.358 ; Rise       ; RDO_Clock       ;
;  RDO_Q[5]  ; RDO_Clock  ; 9.007 ; 9.007 ; Rise       ; RDO_Clock       ;
;  RDO_Q[6]  ; RDO_Clock  ; 8.235 ; 8.235 ; Rise       ; RDO_Clock       ;
;  RDO_Q[7]  ; RDO_Clock  ; 7.882 ; 7.882 ; Rise       ; RDO_Clock       ;
;  RDO_Q[8]  ; RDO_Clock  ; 7.907 ; 7.907 ; Rise       ; RDO_Clock       ;
;  RDO_Q[9]  ; RDO_Clock  ; 7.872 ; 7.872 ; Rise       ; RDO_Clock       ;
;  RDO_Q[10] ; RDO_Clock  ; 7.450 ; 7.450 ; Rise       ; RDO_Clock       ;
;  RDO_Q[11] ; RDO_Clock  ; 7.732 ; 7.732 ; Rise       ; RDO_Clock       ;
;  RDO_Q[12] ; RDO_Clock  ; 7.780 ; 7.780 ; Rise       ; RDO_Clock       ;
;  RDO_Q[13] ; RDO_Clock  ; 7.782 ; 7.782 ; Rise       ; RDO_Clock       ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------+
; Fast Model Setup Summary           ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; DAQ_Clock ; -0.202 ; -0.203        ;
; RDO_Clock ; 0.293  ; 0.000         ;
; CFG_Clock ; 16.129 ; 0.000         ;
+-----------+--------+---------------+


+-----------------------------------+
; Fast Model Hold Summary           ;
+-----------+-------+---------------+
; Clock     ; Slack ; End Point TNS ;
+-----------+-------+---------------+
; CFG_Clock ; 0.215 ; 0.000         ;
; RDO_Clock ; 0.215 ; 0.000         ;
; DAQ_Clock ; 0.238 ; 0.000         ;
+-----------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-----------+-------+--------------------+
; Clock     ; Slack ; End Point TNS      ;
+-----------+-------+--------------------+
; DAQ_Clock ; 7.000 ; 0.000              ;
; CFG_Clock ; 9.000 ; 0.000              ;
; RDO_Clock ; 9.000 ; 0.000              ;
+-----------+-------+--------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'DAQ_Clock'                                                                                                                          ;
+--------+-------------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.202 ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[0]     ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1345 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.060     ; 4.174      ;
; -0.169 ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[1]     ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1345 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.060     ; 4.141      ;
; -0.135 ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[2]     ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1345 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.060     ; 4.107      ;
; -0.113 ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[3]     ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1345 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.060     ; 4.085      ;
; -0.111 ; SCDAQ_CTP:SCDAQ_CTP_inst|MSK[0][8]  ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1345 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.066     ; 4.077      ;
; -0.088 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[2][4]  ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1345 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.064     ; 4.056      ;
; -0.087 ; SCDAQ_CTP:SCDAQ_CTP_inst|MODE[5]    ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1345 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.058     ; 4.061      ;
; -0.074 ; SCDAQ_CTP:SCDAQ_CTP_inst|MODE[4]    ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1345 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.058     ; 4.048      ;
; -0.066 ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[4]     ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1345 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.060     ; 4.038      ;
; -0.063 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[0][8]  ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1345 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.066     ; 4.029      ;
; -0.059 ; SCDAQ_CTP:SCDAQ_CTP_inst|MSK[0][0]  ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1345 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.061     ; 4.030      ;
; -0.053 ; SCDAQ_CTP:SCDAQ_CTP_inst|MSK[0][5]  ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1345 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.061     ; 4.024      ;
; -0.048 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[2][2]  ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1345 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.067     ; 4.013      ;
; -0.044 ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[5]     ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1345 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.060     ; 4.016      ;
; -0.031 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[0][4]  ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1345 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.061     ; 4.002      ;
; -0.027 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[0][12] ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1345 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.066     ; 3.993      ;
; -0.023 ; SCDAQ_CTP:SCDAQ_CTP_inst|MSK[0][9]  ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1345 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.066     ; 3.989      ;
; -0.019 ; SCDAQ_CTP:SCDAQ_CTP_inst|MSK[0][1]  ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1345 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.066     ; 3.985      ;
; -0.015 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[6][0]  ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1345 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.064     ; 3.983      ;
; -0.009 ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[6]     ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1345 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.060     ; 3.981      ;
; -0.006 ; SCDAQ_CTP:SCDAQ_CTP_inst|MODE[9]    ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1345 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.058     ; 3.980      ;
; -0.001 ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[0]     ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1663 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.006     ; 4.027      ;
; -0.001 ; SCDAQ_CTP:SCDAQ_CTP_inst|MSK[0][2]  ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1345 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.066     ; 3.967      ;
; 0.000  ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[0]     ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~3038 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.008     ; 4.024      ;
; 0.003  ; SCDAQ_CTP:SCDAQ_CTP_inst|MODE[7]    ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1345 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.058     ; 3.971      ;
; 0.004  ; SCDAQ_CTP:SCDAQ_CTP_inst|MSK[6][3]  ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1345 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.063     ; 3.965      ;
; 0.010  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[0][5]  ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1345 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.061     ; 3.961      ;
; 0.016  ; SCDAQ_CTP:SCDAQ_CTP_inst|MSK[0][10] ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1345 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.061     ; 3.955      ;
; 0.016  ; SCDAQ_CTP:SCDAQ_CTP_inst|MSK[2][3]  ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1345 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.067     ; 3.949      ;
; 0.020  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[2][8]  ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1345 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.064     ; 3.948      ;
; 0.021  ; SCDAQ_CTP:SCDAQ_CTP_inst|MSK[4][8]  ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1345 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.068     ; 3.943      ;
; 0.026  ; SCDAQ_CTP:SCDAQ_CTP_inst|MSK[0][12] ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1345 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.066     ; 3.940      ;
; 0.030  ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[0]     ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1775 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.067     ; 3.935      ;
; 0.032  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[1][8]  ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1345 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.059     ; 3.941      ;
; 0.032  ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[1]     ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1663 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.006     ; 3.994      ;
; 0.033  ; SCDAQ_CTP:SCDAQ_CTP_inst|MSK[6][1]  ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1345 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.063     ; 3.936      ;
; 0.033  ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[1]     ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~3038 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.008     ; 3.991      ;
; 0.035  ; SCDAQ_CTP:SCDAQ_CTP_inst|MSK[2][4]  ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1345 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.064     ; 3.933      ;
; 0.036  ; SCDAQ_CTP:SCDAQ_CTP_inst|MSK[2][8]  ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1345 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.064     ; 3.932      ;
; 0.039  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[0][9]  ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1345 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.066     ; 3.927      ;
; 0.041  ; SCDAQ_CTP:SCDAQ_CTP_inst|MSK[6][5]  ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1345 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.063     ; 3.928      ;
; 0.042  ; SCDAQ_CTP:SCDAQ_CTP_inst|MSK[2][6]  ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1345 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.067     ; 3.923      ;
; 0.043  ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[7]     ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1345 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.060     ; 3.929      ;
; 0.043  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[5][12] ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1345 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.063     ; 3.926      ;
; 0.045  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[1][6]  ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1345 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.059     ; 3.928      ;
; 0.046  ; SCDAQ_CTP:SCDAQ_CTP_inst|MODE[3]    ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1345 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.058     ; 3.928      ;
; 0.048  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[0][6]  ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1345 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.061     ; 3.923      ;
; 0.050  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[6][2]  ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1345 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.059     ; 3.923      ;
; 0.051  ; SCDAQ_CTP:SCDAQ_CTP_inst|MODE[2]    ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1345 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.061     ; 3.920      ;
; 0.051  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[6][3]  ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1345 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.064     ; 3.917      ;
; 0.053  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[6][7]  ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1345 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.064     ; 3.915      ;
; 0.056  ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[0]     ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~630  ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.089     ; 3.887      ;
; 0.056  ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[0]     ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~633  ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.089     ; 3.887      ;
; 0.056  ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[0]     ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~636  ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.089     ; 3.887      ;
; 0.056  ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[0]     ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1028 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.043     ; 3.933      ;
; 0.056  ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[0]     ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1032 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.043     ; 3.933      ;
; 0.060  ; SCDAQ_CTP:SCDAQ_CTP_inst|MSK[1][8]  ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1345 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.059     ; 3.913      ;
; 0.063  ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[1]     ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1775 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.067     ; 3.902      ;
; 0.065  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[0][7]  ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1345 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.061     ; 3.906      ;
; 0.066  ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[2]     ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1663 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.006     ; 3.960      ;
; 0.067  ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[2]     ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~3038 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.008     ; 3.957      ;
; 0.068  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[2][5]  ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1345 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.064     ; 3.900      ;
; 0.069  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[0][0]  ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1345 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.061     ; 3.902      ;
; 0.069  ; SCDAQ_CTP:SCDAQ_CTP_inst|MSK[1][6]  ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1345 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.059     ; 3.904      ;
; 0.070  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[3][2]  ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1345 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.066     ; 3.896      ;
; 0.070  ; SCDAQ_CTP:SCDAQ_CTP_inst|MODE[0]    ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1345 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.061     ; 3.901      ;
; 0.072  ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[0]     ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1412 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.071     ; 3.889      ;
; 0.072  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[4][6]  ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1345 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.065     ; 3.895      ;
; 0.073  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[2][1]  ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1345 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.067     ; 3.892      ;
; 0.073  ; SCDAQ_CTP:SCDAQ_CTP_inst|MSK[1][10] ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1345 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.064     ; 3.895      ;
; 0.073  ; SCDAQ_CTP:SCDAQ_CTP_inst|MSK[2][2]  ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1345 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.067     ; 3.892      ;
; 0.074  ; SCDAQ_CTP:SCDAQ_CTP_inst|MSK[5][6]  ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1345 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.061     ; 3.897      ;
; 0.074  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[6][1]  ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1345 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.064     ; 3.894      ;
; 0.076  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[1][4]  ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1345 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.059     ; 3.897      ;
; 0.077  ; SCDAQ_CTP:SCDAQ_CTP_inst|MODE[6]    ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1345 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.058     ; 3.897      ;
; 0.077  ; SCDAQ_CTP:SCDAQ_CTP_inst|MODE[8]    ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1345 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.058     ; 3.897      ;
; 0.077  ; SCDAQ_CTP:SCDAQ_CTP_inst|MSK[0][6]  ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1345 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.061     ; 3.894      ;
; 0.080  ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[0]     ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~113  ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.048     ; 3.904      ;
; 0.080  ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[0]     ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~117  ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.048     ; 3.904      ;
; 0.080  ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[0]     ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~125  ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.048     ; 3.904      ;
; 0.081  ; SCDAQ_CTP:SCDAQ_CTP_inst|MSK[4][4]  ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1345 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.065     ; 3.886      ;
; 0.085  ; SCDAQ_CTP:SCDAQ_CTP_inst|MSK[0][4]  ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1345 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.061     ; 3.886      ;
; 0.086  ; SCDAQ_CTP:SCDAQ_CTP_inst|MSK[1][2]  ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1345 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.062     ; 3.884      ;
; 0.088  ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[3]     ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1663 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.006     ; 3.938      ;
; 0.089  ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[3]     ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~3038 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.008     ; 3.935      ;
; 0.089  ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[1]     ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~630  ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.089     ; 3.854      ;
; 0.089  ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[1]     ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~633  ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.089     ; 3.854      ;
; 0.089  ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[1]     ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~636  ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.089     ; 3.854      ;
; 0.089  ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[1]     ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1028 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.043     ; 3.900      ;
; 0.089  ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[1]     ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1032 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.043     ; 3.900      ;
; 0.090  ; SCDAQ_CTP:SCDAQ_CTP_inst|MSK[0][8]  ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1663 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.012     ; 3.930      ;
; 0.091  ; SCDAQ_CTP:SCDAQ_CTP_inst|MSK[0][8]  ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~3038 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.014     ; 3.927      ;
; 0.095  ; SCDAQ_CTP:SCDAQ_CTP_inst|MSK[5][12] ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1345 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.063     ; 3.874      ;
; 0.096  ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[0]     ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~311  ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.012     ; 3.924      ;
; 0.097  ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[2]     ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1775 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.067     ; 3.868      ;
; 0.099  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[3][9]  ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1345 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.061     ; 3.872      ;
; 0.103  ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[0]     ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1030 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.086     ; 3.843      ;
; 0.103  ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[0][11] ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1345 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.062     ; 3.867      ;
; 0.104  ; SCDAQ_CTP:SCDAQ_CTP_inst|MSK[4][0]  ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1345 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.059     ; 3.869      ;
; 0.105  ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[1]     ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1412 ; CFG_Clock    ; DAQ_Clock   ; 4.000        ; -0.071     ; 3.856      ;
+--------+-------------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'RDO_Clock'                                                                                                                          ;
+-------+-------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.293 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2218   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[6]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.048     ; 3.691      ;
; 0.389 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~3297   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[7]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.094     ; 3.549      ;
; 0.419 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2080   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[8]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.040     ; 3.573      ;
; 0.437 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1329   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[13] ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.031     ; 3.564      ;
; 0.444 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2061   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[3]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.068     ; 3.520      ;
; 0.446 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~406    ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[0]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; 0.034      ; 3.620      ;
; 0.457 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~3246   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[12] ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; 0.022      ; 3.597      ;
; 0.464 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2664   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[4]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; 0.018      ; 3.586      ;
; 0.466 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2597   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[7]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.076     ; 3.490      ;
; 0.468 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~3405   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[3]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.063     ; 3.501      ;
; 0.477 ; SCDAQ_BUF:SCDAQ_BUF_inst|DAQ_Add[3] ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[0]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.007     ; 3.548      ;
; 0.478 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~959    ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[7]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.090     ; 3.464      ;
; 0.483 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1372   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[0]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.033     ; 3.516      ;
; 0.486 ; SCDAQ_BUF:SCDAQ_BUF_inst|DAQ_Add[7] ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[0]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.007     ; 3.539      ;
; 0.487 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~854    ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[0]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; 0.028      ; 3.573      ;
; 0.494 ; SCDAQ_BUF:SCDAQ_BUF_inst|DAQ_Add[4] ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[0]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.007     ; 3.531      ;
; 0.495 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1139   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[5]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.033     ; 3.504      ;
; 0.499 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2607   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[3]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.044     ; 3.489      ;
; 0.502 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1368   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[10] ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.021     ; 3.509      ;
; 0.508 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2089   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[3]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.054     ; 3.470      ;
; 0.508 ; SCDAQ_BUF:SCDAQ_BUF_inst|DAQ_Add[0] ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[0]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.007     ; 3.517      ;
; 0.510 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~364    ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[0]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.003     ; 3.519      ;
; 0.519 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1767   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[3]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.031     ; 3.482      ;
; 0.524 ; SCDAQ_BUF:SCDAQ_BUF_inst|DAQ_Add[3] ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[7]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.068     ; 3.440      ;
; 0.526 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~3353   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[7]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.098     ; 3.408      ;
; 0.526 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2818   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[4]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.011     ; 3.495      ;
; 0.527 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~3442   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[12] ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.024     ; 3.481      ;
; 0.531 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2085   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[13] ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.035     ; 3.466      ;
; 0.533 ; SCDAQ_BUF:SCDAQ_BUF_inst|DAQ_Add[7] ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[7]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.068     ; 3.431      ;
; 0.541 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~3448   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[4]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.008     ; 3.483      ;
; 0.541 ; SCDAQ_BUF:SCDAQ_BUF_inst|DAQ_Add[4] ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[7]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.068     ; 3.423      ;
; 0.542 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~3434   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[4]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; 0.000      ; 3.490      ;
; 0.543 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1811   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[5]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.003     ; 3.486      ;
; 0.544 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~3420   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[4]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.003     ; 3.485      ;
; 0.544 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~3428   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[12] ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.027     ; 3.461      ;
; 0.547 ; SCDAQ_BUF:SCDAQ_BUF_inst|DAQ_Add[3] ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[1]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.048     ; 3.437      ;
; 0.547 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~934    ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[10] ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.078     ; 3.407      ;
; 0.554 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~382    ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[4]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.005     ; 3.473      ;
; 0.555 ; SCDAQ_BUF:SCDAQ_BUF_inst|DAQ_Add[0] ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[7]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.068     ; 3.409      ;
; 0.556 ; SCDAQ_BUF:SCDAQ_BUF_inst|DAQ_Add[7] ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[1]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.048     ; 3.428      ;
; 0.558 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~3243   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[9]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; 0.046      ; 3.520      ;
; 0.559 ; SCDAQ_BUF:SCDAQ_BUF_inst|DAQ_Add[1] ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[0]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.007     ; 3.466      ;
; 0.562 ; SCDAQ_BUF:SCDAQ_BUF_inst|DAQ_Add[3] ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[10] ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.049     ; 3.421      ;
; 0.562 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2084   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[12] ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.057     ; 3.413      ;
; 0.564 ; SCDAQ_BUF:SCDAQ_BUF_inst|DAQ_Add[4] ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[1]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.048     ; 3.420      ;
; 0.565 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2601   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[11] ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.027     ; 3.440      ;
; 0.565 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~761    ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[5]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.002     ; 3.465      ;
; 0.565 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~3155   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[5]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; 0.005      ; 3.472      ;
; 0.567 ; SCDAQ_BUF:SCDAQ_BUF_inst|DAQ_Add[5] ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[0]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.007     ; 3.458      ;
; 0.571 ; SCDAQ_BUF:SCDAQ_BUF_inst|DAQ_Add[7] ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[10] ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.049     ; 3.412      ;
; 0.573 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2371   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[5]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; 0.018      ; 3.477      ;
; 0.575 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2798   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[12] ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.023     ; 3.434      ;
; 0.577 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~357    ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[7]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.080     ; 3.375      ;
; 0.578 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~384    ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[6]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.029     ; 3.425      ;
; 0.578 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~553    ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[7]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.095     ; 3.359      ;
; 0.578 ; SCDAQ_BUF:SCDAQ_BUF_inst|DAQ_Add[0] ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[1]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.048     ; 3.406      ;
; 0.579 ; SCDAQ_BUF:SCDAQ_BUF_inst|DAQ_Add[4] ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[10] ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.049     ; 3.404      ;
; 0.583 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2912   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[0]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.019     ; 3.430      ;
; 0.586 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2426   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[4]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; 0.024      ; 3.470      ;
; 0.588 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~3475   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[3]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.052     ; 3.392      ;
; 0.588 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2259   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[5]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; 0.043      ; 3.487      ;
; 0.589 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2495   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[3]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.036     ; 3.407      ;
; 0.592 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2820   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[6]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.035     ; 3.405      ;
; 0.593 ; SCDAQ_BUF:SCDAQ_BUF_inst|DAQ_Add[0] ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[10] ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.049     ; 3.390      ;
; 0.601 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~378    ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[0]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.017     ; 3.414      ;
; 0.601 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2804   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[4]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; 0.029      ; 3.460      ;
; 0.602 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1382   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[10] ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.075     ; 3.355      ;
; 0.606 ; SCDAQ_BUF:SCDAQ_BUF_inst|DAQ_Add[1] ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[7]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.068     ; 3.358      ;
; 0.606 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~665    ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[7]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.094     ; 3.332      ;
; 0.610 ; SCDAQ_BUF:SCDAQ_BUF_inst|DAQ_Add[2] ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[0]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.007     ; 3.415      ;
; 0.612 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1573   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[5]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.044     ; 3.376      ;
; 0.614 ; SCDAQ_BUF:SCDAQ_BUF_inst|DAQ_Add[5] ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[7]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.068     ; 3.350      ;
; 0.616 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2104   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[4]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; 0.013      ; 3.429      ;
; 0.617 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2156   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[0]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; 0.018      ; 3.433      ;
; 0.623 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~3469   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[11] ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.058     ; 3.351      ;
; 0.623 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2345   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[7]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.069     ; 3.340      ;
; 0.626 ; SCDAQ_BUF:SCDAQ_BUF_inst|DAQ_Add[3] ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[6]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.019     ; 3.387      ;
; 0.626 ; SCDAQ_BUF:SCDAQ_BUF_inst|DAQ_Add[3] ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[11] ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.019     ; 3.387      ;
; 0.626 ; SCDAQ_BUF:SCDAQ_BUF_inst|DAQ_Add[3] ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[12] ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.019     ; 3.387      ;
; 0.629 ; SCDAQ_BUF:SCDAQ_BUF_inst|DAQ_Add[1] ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[1]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.048     ; 3.355      ;
; 0.631 ; SCDAQ_BUF:SCDAQ_BUF_inst|DAQ_Add[6] ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[0]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.007     ; 3.394      ;
; 0.632 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2625   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[7]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.087     ; 3.313      ;
; 0.635 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2173   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[3]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.055     ; 3.342      ;
; 0.635 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~452    ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[4]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; 0.036      ; 3.433      ;
; 0.635 ; SCDAQ_BUF:SCDAQ_BUF_inst|DAQ_Add[7] ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[6]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.019     ; 3.378      ;
; 0.635 ; SCDAQ_BUF:SCDAQ_BUF_inst|DAQ_Add[7] ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[11] ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.019     ; 3.378      ;
; 0.635 ; SCDAQ_BUF:SCDAQ_BUF_inst|DAQ_Add[7] ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[12] ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.019     ; 3.378      ;
; 0.636 ; SCDAQ_BUF:SCDAQ_BUF_inst|DAQ_Add[3] ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[13] ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; 0.003      ; 3.399      ;
; 0.637 ; SCDAQ_BUF:SCDAQ_BUF_inst|DAQ_Add[5] ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[1]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.048     ; 3.347      ;
; 0.639 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~3505   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[5]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.034     ; 3.359      ;
; 0.641 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~3237   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[3]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; 0.011      ; 3.402      ;
; 0.643 ; SCDAQ_BUF:SCDAQ_BUF_inst|DAQ_Add[4] ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[6]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.019     ; 3.370      ;
; 0.643 ; SCDAQ_BUF:SCDAQ_BUF_inst|DAQ_Add[4] ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[11] ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.019     ; 3.370      ;
; 0.643 ; SCDAQ_BUF:SCDAQ_BUF_inst|DAQ_Add[4] ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[12] ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.019     ; 3.370      ;
; 0.644 ; SCDAQ_BUF:SCDAQ_BUF_inst|DAQ_Add[1] ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[10] ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.049     ; 3.339      ;
; 0.645 ; SCDAQ_BUF:SCDAQ_BUF_inst|DAQ_Add[7] ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[13] ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; 0.003      ; 3.390      ;
; 0.646 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1210   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[6]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.055     ; 3.331      ;
; 0.646 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2329   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[5]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.020     ; 3.366      ;
; 0.647 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1011   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[3]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.030     ; 3.355      ;
; 0.648 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2289   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[7]  ; DAQ_Clock    ; RDO_Clock   ; 4.000        ; -0.069     ; 3.315      ;
+-------+-------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CFG_Clock'                                                                                                                           ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 16.129 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[7][8]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.018     ; 3.885      ;
; 16.129 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[7][9]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.018     ; 3.885      ;
; 16.129 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[7][10] ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.018     ; 3.885      ;
; 16.129 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[7][11] ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.018     ; 3.885      ;
; 16.129 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[7][12] ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.018     ; 3.885      ;
; 16.129 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[7][13] ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.018     ; 3.885      ;
; 16.313 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[5][2]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.016     ; 3.703      ;
; 16.313 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[5][3]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.016     ; 3.703      ;
; 16.313 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[5][4]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.016     ; 3.703      ;
; 16.313 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[5][5]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.016     ; 3.703      ;
; 16.313 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[5][7]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.016     ; 3.703      ;
; 16.313 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[5][8]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.016     ; 3.703      ;
; 16.313 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[5][9]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.016     ; 3.703      ;
; 16.325 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[5][0]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.016     ; 3.691      ;
; 16.325 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[5][1]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.016     ; 3.691      ;
; 16.325 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[5][12] ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.016     ; 3.691      ;
; 16.385 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[4][0]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.019     ; 3.628      ;
; 16.385 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[4][1]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.019     ; 3.628      ;
; 16.385 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[4][2]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.019     ; 3.628      ;
; 16.385 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[4][3]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.019     ; 3.628      ;
; 16.444 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[3][0]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.013     ; 3.575      ;
; 16.444 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[3][1]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.013     ; 3.575      ;
; 16.444 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[3][2]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.013     ; 3.575      ;
; 16.444 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[3][3]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.013     ; 3.575      ;
; 16.444 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[3][4]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.013     ; 3.575      ;
; 16.444 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[3][5]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.013     ; 3.575      ;
; 16.457 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[5][10] ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.018     ; 3.557      ;
; 16.457 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[5][11] ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.018     ; 3.557      ;
; 16.536 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[2][4]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.015     ; 3.481      ;
; 16.536 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[2][5]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.015     ; 3.481      ;
; 16.536 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[2][8]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.015     ; 3.481      ;
; 16.536 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[2][9]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.015     ; 3.481      ;
; 16.536 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[2][10] ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.015     ; 3.481      ;
; 16.536 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[2][11] ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.015     ; 3.481      ;
; 16.542 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[6][8]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.018     ; 3.472      ;
; 16.542 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[6][9]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.018     ; 3.472      ;
; 16.542 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[6][10] ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.018     ; 3.472      ;
; 16.542 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[6][11] ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.018     ; 3.472      ;
; 16.542 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[6][12] ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.018     ; 3.472      ;
; 16.542 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[6][13] ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.018     ; 3.472      ;
; 16.545 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[5][6]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.019     ; 3.468      ;
; 16.545 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[5][13] ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.019     ; 3.468      ;
; 16.577 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[7][0]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.016     ; 3.439      ;
; 16.577 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[7][1]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.016     ; 3.439      ;
; 16.577 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[7][2]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.016     ; 3.439      ;
; 16.577 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[7][3]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.016     ; 3.439      ;
; 16.577 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[7][6]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.016     ; 3.439      ;
; 16.577 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[7][7]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.016     ; 3.439      ;
; 16.581 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[7][4]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.015     ; 3.436      ;
; 16.581 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[7][5]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.015     ; 3.436      ;
; 16.621 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[4][4]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.014     ; 3.397      ;
; 16.621 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[4][5]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.014     ; 3.397      ;
; 16.621 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[4][6]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.014     ; 3.397      ;
; 16.621 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[4][7]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.014     ; 3.397      ;
; 16.621 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[4][8]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.014     ; 3.397      ;
; 16.621 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[4][9]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.014     ; 3.397      ;
; 16.621 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[4][10] ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.014     ; 3.397      ;
; 16.621 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[4][11] ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.014     ; 3.397      ;
; 16.647 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[3][6]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.014     ; 3.371      ;
; 16.647 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[3][7]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.014     ; 3.371      ;
; 16.647 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[3][8]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.014     ; 3.371      ;
; 16.647 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[3][10] ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.014     ; 3.371      ;
; 16.647 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[3][11] ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.014     ; 3.371      ;
; 16.647 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[3][12] ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.014     ; 3.371      ;
; 16.647 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[3][13] ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.014     ; 3.371      ;
; 16.662 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[4][12] ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.011     ; 3.359      ;
; 16.662 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[4][13] ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.011     ; 3.359      ;
; 16.670 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[6][0]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.015     ; 3.347      ;
; 16.670 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[6][1]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.015     ; 3.347      ;
; 16.670 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[6][3]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.015     ; 3.347      ;
; 16.670 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[6][4]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.015     ; 3.347      ;
; 16.670 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[6][5]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.015     ; 3.347      ;
; 16.670 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[6][6]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.015     ; 3.347      ;
; 16.670 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[6][7]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.015     ; 3.347      ;
; 16.679 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[6][2]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.020     ; 3.333      ;
; 16.688 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[3][9]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.018     ; 3.326      ;
; 16.702 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[0][0]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.018     ; 3.312      ;
; 16.702 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[0][4]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.018     ; 3.312      ;
; 16.702 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[0][5]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.018     ; 3.312      ;
; 16.702 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[0][6]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.018     ; 3.312      ;
; 16.702 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[0][7]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.018     ; 3.312      ;
; 16.702 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[0][10] ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.018     ; 3.312      ;
; 16.705 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[1][2]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.020     ; 3.307      ;
; 16.705 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[1][3]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.020     ; 3.307      ;
; 16.705 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[1][4]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.020     ; 3.307      ;
; 16.705 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[1][5]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.020     ; 3.307      ;
; 16.705 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[1][6]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.020     ; 3.307      ;
; 16.705 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[1][7]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.020     ; 3.307      ;
; 16.705 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[1][8]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.020     ; 3.307      ;
; 16.705 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[1][9]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.020     ; 3.307      ;
; 16.712 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[0][8]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.013     ; 3.307      ;
; 16.712 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[0][9]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.013     ; 3.307      ;
; 16.712 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[0][12] ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.013     ; 3.307      ;
; 16.712 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[0][13] ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.013     ; 3.307      ;
; 16.719 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[2][0]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.012     ; 3.301      ;
; 16.719 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[2][1]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.012     ; 3.301      ;
; 16.719 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[2][2]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.012     ; 3.301      ;
; 16.719 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[2][3]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.012     ; 3.301      ;
; 16.719 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[2][6]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.012     ; 3.301      ;
; 16.719 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[2][7]  ; CFG_Clock    ; CFG_Clock   ; 20.000       ; -0.012     ; 3.301      ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CFG_Clock'                                                                                                                           ;
+-------+-------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4  ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4 ; CFG_Clock    ; CFG_Clock   ; 0.000        ; 0.000      ; 0.367      ;
; 0.239 ; SCDAQ_CTP:SCDAQ_CTP_inst|State_Q~4  ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Ack   ; CFG_Clock    ; CFG_Clock   ; 0.000        ; 0.000      ; 0.391      ;
; 0.683 ; SCDAQ_CTP:SCDAQ_CTP_inst|MODE[8]    ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[8]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.011     ; 0.824      ;
; 0.707 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[1][10] ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[10] ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.017     ; 0.842      ;
; 0.707 ; SCDAQ_CTP:SCDAQ_CTP_inst|MODE[12]   ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[12] ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.005     ; 0.854      ;
; 0.711 ; SCDAQ_CTP:SCDAQ_CTP_inst|MODE[10]   ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[10] ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.011     ; 0.852      ;
; 0.715 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[1][6]  ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[6]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.003     ; 0.864      ;
; 0.737 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[1][8]  ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[8]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.012     ; 0.877      ;
; 0.742 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[0][7]  ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[7]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.014     ; 0.880      ;
; 0.749 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[5][1]  ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[1]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.007     ; 0.894      ;
; 0.756 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[7][9]  ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[9]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.005     ; 0.903      ;
; 0.765 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[1][3]  ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[3]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.012     ; 0.905      ;
; 0.775 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[0][0]  ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[0]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.014     ; 0.913      ;
; 0.820 ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[12]    ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[12] ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.004     ; 0.968      ;
; 0.825 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[0][6]  ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[6]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.005     ; 0.972      ;
; 0.838 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[7][6]  ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[6]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.007     ; 0.983      ;
; 0.840 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[0][5]  ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[5]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.005     ; 0.987      ;
; 0.842 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[5][11] ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[11] ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.014     ; 0.980      ;
; 0.842 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[1][13] ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[13] ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.017     ; 0.977      ;
; 0.847 ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[1]     ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[1]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.004     ; 0.995      ;
; 0.868 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[1][9]  ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[9]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.003     ; 1.017      ;
; 0.871 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[0][4]  ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[4]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.014     ; 1.009      ;
; 0.875 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[7][4]  ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[4]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.017     ; 1.010      ;
; 0.881 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[5][3]  ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[3]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.016     ; 1.017      ;
; 0.893 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[5][2]  ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[2]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.016     ; 1.029      ;
; 0.904 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[1][4]  ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[4]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.012     ; 1.044      ;
; 0.921 ; SCDAQ_CTP:SCDAQ_CTP_inst|MODE[4]    ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[4]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.011     ; 1.062      ;
; 0.926 ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[9]     ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[9]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.004     ; 1.074      ;
; 0.930 ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[8]     ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[8]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.013     ; 1.069      ;
; 0.935 ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[6]     ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[6]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.004     ; 1.083      ;
; 0.952 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[1][11] ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[11] ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.017     ; 1.087      ;
; 0.954 ; SCDAQ_CTP:SCDAQ_CTP_inst|MODE[2]    ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[2]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.014     ; 1.092      ;
; 0.960 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[0][1]  ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[1]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.006     ; 1.106      ;
; 0.963 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[5][12] ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[12] ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.007     ; 1.108      ;
; 0.969 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[1][7]  ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[7]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.012     ; 1.109      ;
; 0.991 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[7][5]  ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[5]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.008     ; 1.135      ;
; 0.997 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[5][7]  ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[7]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.016     ; 1.133      ;
; 1.014 ; SCDAQ_CTP:SCDAQ_CTP_inst|MODE[6]    ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[6]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.002     ; 1.164      ;
; 1.025 ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[5]     ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[5]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.004     ; 1.173      ;
; 1.035 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[2][9]  ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[9]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.008     ; 1.179      ;
; 1.035 ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[4]     ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[4]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.013     ; 1.174      ;
; 1.045 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[0][10] ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[10] ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.014     ; 1.183      ;
; 1.059 ; SCDAQ_CTP:SCDAQ_CTP_inst|MSK[5][11] ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[11] ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.014     ; 1.197      ;
; 1.066 ; SCDAQ_CTP:SCDAQ_CTP_inst|MODE[13]   ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[13] ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.014     ; 1.204      ;
; 1.067 ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[10]    ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[10] ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.013     ; 1.206      ;
; 1.067 ; SCDAQ_CTP:SCDAQ_CTP_inst|MODE[1]    ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[1]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.005     ; 1.214      ;
; 1.068 ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[7]     ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[7]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.013     ; 1.207      ;
; 1.085 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[0][3]  ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[3]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.015     ; 1.222      ;
; 1.089 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[1][12] ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[12] ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.008     ; 1.233      ;
; 1.103 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[5][9]  ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[9]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.007     ; 1.248      ;
; 1.107 ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[3]     ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[3]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.013     ; 1.246      ;
; 1.107 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[7][10] ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[10] ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.014     ; 1.245      ;
; 1.112 ; SCDAQ_CTP:SCDAQ_CTP_inst|MODE[7]    ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[7]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.011     ; 1.253      ;
; 1.115 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[0][8]  ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[8]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.019     ; 1.248      ;
; 1.118 ; SCDAQ_CTP:SCDAQ_CTP_inst|MSK[5][5]  ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[5]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.007     ; 1.263      ;
; 1.126 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[0][9]  ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[9]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.010     ; 1.268      ;
; 1.131 ; SCDAQ_CTP:SCDAQ_CTP_inst|MSK[1][7]  ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[7]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.011     ; 1.272      ;
; 1.135 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[7][8]  ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[8]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.014     ; 1.273      ;
; 1.150 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[7][0]  ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[0]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.016     ; 1.286      ;
; 1.166 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[3][1]  ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[1]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.010     ; 1.308      ;
; 1.170 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[3][0]  ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[0]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.019     ; 1.303      ;
; 1.173 ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[11]    ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[11] ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.013     ; 1.312      ;
; 1.174 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[1][1]  ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[1]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.008     ; 1.318      ;
; 1.178 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[0][13] ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[13] ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.019     ; 1.311      ;
; 1.180 ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[2]     ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[2]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.013     ; 1.319      ;
; 1.185 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[0][11] ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[11] ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.015     ; 1.322      ;
; 1.190 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[1][5]  ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[5]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.003     ; 1.339      ;
; 1.202 ; SCDAQ_CTP:SCDAQ_CTP_inst|MSK[4][1]  ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[1]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.003     ; 1.351      ;
; 1.207 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[7][11] ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[11] ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.014     ; 1.345      ;
; 1.216 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[7][12] ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[12] ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.005     ; 1.363      ;
; 1.217 ; SCDAQ_CTP:SCDAQ_CTP_inst|MSK[4][3]  ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[3]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.012     ; 1.357      ;
; 1.220 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[5][5]  ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[5]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.007     ; 1.365      ;
; 1.222 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[2][13] ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[13] ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.019     ; 1.355      ;
; 1.225 ; SCDAQ_CTP:SCDAQ_CTP_inst|MSK[4][5]  ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[5]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.009     ; 1.368      ;
; 1.236 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[5][6]  ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[6]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.004     ; 1.384      ;
; 1.238 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[5][0]  ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[0]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.016     ; 1.374      ;
; 1.240 ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[0]     ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[0]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.013     ; 1.379      ;
; 1.242 ; SCDAQ_CTP:SCDAQ_CTP_inst|MSK[5][6]  ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[6]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.005     ; 1.389      ;
; 1.243 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[6][4]  ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[4]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.017     ; 1.378      ;
; 1.249 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[6][6]  ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[6]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.008     ; 1.393      ;
; 1.254 ; SCDAQ_CTP:SCDAQ_CTP_inst|MSK[4][9]  ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[9]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.009     ; 1.397      ;
; 1.255 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[7][3]  ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[3]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.016     ; 1.391      ;
; 1.261 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[2][7]  ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[7]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.020     ; 1.393      ;
; 1.276 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[6][5]  ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[5]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.008     ; 1.420      ;
; 1.278 ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[13]    ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[13] ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.013     ; 1.417      ;
; 1.281 ; SCDAQ_CTP:SCDAQ_CTP_inst|MSK[4][0]  ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[0]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.012     ; 1.421      ;
; 1.303 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[7][13] ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[13] ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.014     ; 1.441      ;
; 1.303 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[6][12] ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[12] ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.005     ; 1.450      ;
; 1.327 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[2][5]  ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[5]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.008     ; 1.471      ;
; 1.333 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[6][11] ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[11] ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.014     ; 1.471      ;
; 1.341 ; SCDAQ_CTP:SCDAQ_CTP_inst|MODE[9]    ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[9]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.002     ; 1.491      ;
; 1.343 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[6][8]  ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[8]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.014     ; 1.481      ;
; 1.343 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[5][8]  ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[8]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.016     ; 1.479      ;
; 1.354 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[6][0]  ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[0]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.017     ; 1.489      ;
; 1.359 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[2][6]  ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[6]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.011     ; 1.500      ;
; 1.362 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[7][1]  ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[1]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.007     ; 1.507      ;
; 1.366 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[5][4]  ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[4]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.016     ; 1.502      ;
; 1.373 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[3][4]  ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[4]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.019     ; 1.506      ;
; 1.373 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[2][2]  ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[2]  ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.020     ; 1.505      ;
; 1.385 ; SCDAQ_CTP:SCDAQ_CTP_inst|PAT[5][13] ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[13] ; CFG_Clock    ; CFG_Clock   ; 0.000        ; -0.013     ; 1.524      ;
+-------+-------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'RDO_Clock'                                                                                                                          ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Ack   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Ack   ; RDO_Clock    ; RDO_Clock   ; 0.000        ; 0.000      ; 0.367      ;
; 0.627 ; SCDAQ_BUF:SCDAQ_BUF_inst|State_Q~4 ; SCDAQ_BUF:SCDAQ_BUF_inst|State_Q~4 ; RDO_Clock    ; RDO_Clock   ; 0.000        ; 0.000      ; 0.779      ;
; 1.248 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1777  ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[13] ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; 0.002      ; 1.402      ;
; 1.268 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1726  ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[4]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; -0.005     ; 1.415      ;
; 1.274 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~657   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[13] ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; 0.037      ; 1.463      ;
; 1.290 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1278  ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[4]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; -0.005     ; 1.437      ;
; 1.293 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1493  ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[9]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; 0.024      ; 1.469      ;
; 1.294 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~971   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[5]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; -0.017     ; 1.429      ;
; 1.300 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1497  ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[13] ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; 0.028      ; 1.480      ;
; 1.315 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~503   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[13] ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; 0.001      ; 1.468      ;
; 1.320 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1536  ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[10] ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; 0.001      ; 1.473      ;
; 1.333 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1124  ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[4]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; 0.001      ; 1.486      ;
; 1.346 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~3435  ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[5]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; -0.017     ; 1.481      ;
; 1.355 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1271  ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[11] ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; -0.018     ; 1.489      ;
; 1.356 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2991  ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[9]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; -0.016     ; 1.492      ;
; 1.357 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2365  ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[13] ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; 0.068      ; 1.577      ;
; 1.362 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~750   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[8]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; 0.001      ; 1.515      ;
; 1.377 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1959  ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[13] ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; 0.022      ; 1.551      ;
; 1.380 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~796   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[12] ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; -0.002     ; 1.530      ;
; 1.389 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~3569  ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[13] ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; 0.002      ; 1.543      ;
; 1.395 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2321  ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[11] ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; 0.031      ; 1.578      ;
; 1.400 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2871  ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[1]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; 0.003      ; 1.555      ;
; 1.403 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~3211  ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[5]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; 0.026      ; 1.581      ;
; 1.409 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1157  ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[9]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; 0.001      ; 1.562      ;
; 1.426 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~3547  ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[5]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; -0.009     ; 1.569      ;
; 1.428 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~3347  ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[1]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; -0.058     ; 1.522      ;
; 1.429 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1374  ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[2]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; -0.009     ; 1.572      ;
; 1.430 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~3143  ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[7]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; -0.001     ; 1.581      ;
; 1.432 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2674  ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[0]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; 0.058      ; 1.642      ;
; 1.436 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~806   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[8]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; -0.007     ; 1.581      ;
; 1.438 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~3295  ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[5]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; -0.038     ; 1.552      ;
; 1.445 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2290  ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[8]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; 0.005      ; 1.602      ;
; 1.455 ; SCDAQ_BUF:SCDAQ_BUF_inst|State_Q~4 ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Ack   ; RDO_Clock    ; RDO_Clock   ; 0.000        ; -0.025     ; 1.582      ;
; 1.460 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~3068  ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[2]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; -0.002     ; 1.610      ;
; 1.462 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1967  ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[7]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; -0.023     ; 1.591      ;
; 1.470 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~38    ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[10] ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; 0.004      ; 1.626      ;
; 1.476 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2152  ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[10] ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; -0.038     ; 1.590      ;
; 1.480 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1166  ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[4]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; -0.025     ; 1.607      ;
; 1.481 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2633  ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[1]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; -0.035     ; 1.598      ;
; 1.496 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1513  ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[1]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; 0.030      ; 1.678      ;
; 1.497 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2249  ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[9]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; 0.036      ; 1.685      ;
; 1.497 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1828  ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[8]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; 0.005      ; 1.654      ;
; 1.503 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1294  ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[6]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; 0.034      ; 1.689      ;
; 1.509 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1768  ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[4]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; -0.016     ; 1.645      ;
; 1.509 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1199  ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[9]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; -0.016     ; 1.645      ;
; 1.510 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2666  ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[6]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; -0.006     ; 1.656      ;
; 1.522 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2430  ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[8]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; 0.017      ; 1.691      ;
; 1.523 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2774  ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[2]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; -0.015     ; 1.660      ;
; 1.523 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2317  ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[7]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; -0.018     ; 1.657      ;
; 1.525 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~3553  ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[11] ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; -0.017     ; 1.660      ;
; 1.527 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2577  ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[1]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; -0.045     ; 1.634      ;
; 1.529 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~809   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[11] ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; -0.022     ; 1.659      ;
; 1.535 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~862   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[8]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; 0.033      ; 1.720      ;
; 1.535 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~348   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[12] ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; -0.002     ; 1.685      ;
; 1.537 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1754  ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[4]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; 0.040      ; 1.729      ;
; 1.538 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2208  ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[10] ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; -0.043     ; 1.647      ;
; 1.539 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1150  ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[2]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; 0.021      ; 1.712      ;
; 1.539 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1939  ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[7]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; -0.014     ; 1.677      ;
; 1.541 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1780  ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[2]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; 0.002      ; 1.695      ;
; 1.546 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1876  ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[0]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; 0.055      ; 1.753      ;
; 1.549 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2977  ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[9]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; -0.024     ; 1.677      ;
; 1.554 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2363  ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[11] ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; 0.046      ; 1.752      ;
; 1.554 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1519  ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[7]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; 0.010      ; 1.716      ;
; 1.555 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1254  ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[8]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; -0.014     ; 1.693      ;
; 1.560 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2539  ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[5]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; -0.022     ; 1.690      ;
; 1.562 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1298  ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[10] ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; 0.004      ; 1.718      ;
; 1.566 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1138  ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[4]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; -0.016     ; 1.702      ;
; 1.570 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~3291  ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[1]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; -0.058     ; 1.664      ;
; 1.570 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2296  ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[0]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; 0.049      ; 1.771      ;
; 1.572 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~276   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[10] ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; -0.033     ; 1.691      ;
; 1.573 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1297  ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[9]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; 0.058      ; 1.783      ;
; 1.574 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2122  ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[8]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; -0.038     ; 1.688      ;
; 1.574 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2612  ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[8]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; 0.009      ; 1.735      ;
; 1.576 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~895   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[13] ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; -0.031     ; 1.697      ;
; 1.577 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2045  ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[1]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; -0.067     ; 1.662      ;
; 1.577 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1778  ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[0]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; -0.022     ; 1.707      ;
; 1.580 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~624   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[8]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; 0.051      ; 1.783      ;
; 1.584 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1698  ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[4]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; 0.019      ; 1.755      ;
; 1.588 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1782  ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[4]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; -0.010     ; 1.730      ;
; 1.588 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2094  ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[8]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; -0.026     ; 1.714      ;
; 1.591 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~3245  ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[11] ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; 0.022      ; 1.765      ;
; 1.595 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~982   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[2]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; -0.013     ; 1.734      ;
; 1.597 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~680   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[8]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; -0.017     ; 1.732      ;
; 1.599 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2670  ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[10] ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; -0.036     ; 1.715      ;
; 1.604 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1220  ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[2]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; -0.013     ; 1.743      ;
; 1.606 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2562  ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[0]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; -0.009     ; 1.749      ;
; 1.607 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~371   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[7]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; -0.040     ; 1.719      ;
; 1.614 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2450  ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[0]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; -0.008     ; 1.758      ;
; 1.615 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2221  ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[9]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; 0.002      ; 1.769      ;
; 1.618 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~3565  ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[9]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; 0.004      ; 1.774      ;
; 1.618 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1736  ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[0]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; 0.003      ; 1.773      ;
; 1.620 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1750  ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[0]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; 0.028      ; 1.800      ;
; 1.623 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~210   ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[0]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; -0.034     ; 1.741      ;
; 1.625 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1712  ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[4]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; 0.000      ; 1.777      ;
; 1.626 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~3025  ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[1]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; -0.007     ; 1.771      ;
; 1.626 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1954  ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[8]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; -0.009     ; 1.769      ;
; 1.629 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2295  ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[13] ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; -0.014     ; 1.767      ;
; 1.630 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~3324  ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[6]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; 0.009      ; 1.791      ;
; 1.632 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~3519  ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[5]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; -0.045     ; 1.739      ;
; 1.632 ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~3081  ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[1]  ; DAQ_Clock    ; RDO_Clock   ; 0.000        ; -0.015     ; 1.769      ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'DAQ_Clock'                                                                                                                            ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.238 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[5][12]  ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[6][12]  ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[6][5]   ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[7][5]   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.390      ;
; 0.239 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[1][10]  ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[2][10]  ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[2][7]   ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[3][7]   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[1][8]   ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[2][8]   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[2][4]   ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[3][4]   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[2][2]   ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[3][2]   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[4][9]   ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[5][9]   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[2][1]   ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[3][1]   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[3][11]  ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[4][11]  ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[3][4]   ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[4][4]   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[3][7]   ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[4][7]   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[3][3]   ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[4][3]   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[4][4]   ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[5][4]   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[6][3]   ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[7][3]   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[6][9]   ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[7][9]   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[2][13]  ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[3][13]  ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[1][4]   ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[2][4]   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[3][10]  ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[4][10]  ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[4][5]   ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[5][5]   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[4][6]   ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[5][6]   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[4][1]   ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[5][1]   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[4][3]   ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[5][3]   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[2][11]  ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[3][11]  ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[1][12]  ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[2][12]  ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[2][0]   ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[3][0]   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[1][2]   ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[2][2]   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[5][11]  ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[6][11]  ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[6][8]   ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[7][8]   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[1][0]   ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[2][0]   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[2][3]   ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[3][3]   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[3][8]   ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[4][8]   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[6][7]   ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[7][7]   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.395      ;
; 0.244 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[2][6]   ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[3][6]   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[6][4]   ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[7][4]   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.396      ;
; 0.245 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[4][7]   ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[5][7]   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[4][2]   ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[5][2]   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.397      ;
; 0.246 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[5][13]  ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[6][13]  ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.398      ;
; 0.247 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[5][2]   ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[6][2]   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.399      ;
; 0.324 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[6][2]   ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[7][2]   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.476      ;
; 0.326 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[1][6]   ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[2][6]   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.478      ;
; 0.326 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[1][5]   ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[2][5]   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.478      ;
; 0.326 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[4][11]  ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[5][11]  ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.478      ;
; 0.326 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[5][3]   ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[6][3]   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.478      ;
; 0.326 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[5][8]   ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[6][8]   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.478      ;
; 0.327 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[5][7]   ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[6][7]   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[6][13]  ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[7][13]  ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.479      ;
; 0.328 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[2][12]  ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[3][12]  ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.480      ;
; 0.328 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[1][1]   ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[2][1]   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.480      ;
; 0.328 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[3][1]   ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[4][1]   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.480      ;
; 0.329 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[1][7]   ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[2][7]   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.481      ;
; 0.329 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[2][5]   ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[3][5]   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.481      ;
; 0.329 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[1][3]   ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[2][3]   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.481      ;
; 0.329 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[4][10]  ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[5][10]  ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.481      ;
; 0.329 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[4][13]  ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[5][13]  ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.481      ;
; 0.329 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[5][0]   ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[6][0]   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.481      ;
; 0.329 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[6][0]   ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[7][0]   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.481      ;
; 0.329 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[6][12]  ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[7][12]  ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.481      ;
; 0.329 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[7][5]   ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~3267   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.002      ; 0.483      ;
; 0.330 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[3][13]  ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[4][13]  ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.482      ;
; 0.331 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[3][9]   ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[4][9]   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.483      ;
; 0.331 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[5][5]   ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[6][5]   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.483      ;
; 0.331 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[4][0]   ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[5][0]   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.483      ;
; 0.331 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[5][1]   ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[6][1]   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.483      ;
; 0.332 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[1][13]  ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[2][13]  ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.484      ;
; 0.332 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[3][5]   ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[4][5]   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.484      ;
; 0.334 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[3][6]   ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[4][6]   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.486      ;
; 0.368 ; SCDAQ_BUF:SCDAQ_BUF_inst|DAQ_Add[6] ; SCDAQ_BUF:SCDAQ_BUF_inst|DAQ_Add[6] ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.520      ;
; 0.380 ; SCDAQ_BUF:SCDAQ_BUF_inst|DAQ_Add[4] ; SCDAQ_BUF:SCDAQ_BUF_inst|DAQ_Add[4] ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.532      ;
; 0.383 ; SCDAQ_BUF:SCDAQ_BUF_inst|DAQ_Add[1] ; SCDAQ_BUF:SCDAQ_BUF_inst|DAQ_Add[1] ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.535      ;
; 0.388 ; SCDAQ_BUF:SCDAQ_BUF_inst|DAQ_Add[5] ; SCDAQ_BUF:SCDAQ_BUF_inst|DAQ_Add[5] ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.540      ;
; 0.388 ; SCDAQ_BUF:SCDAQ_BUF_inst|DAQ_Add[7] ; SCDAQ_BUF:SCDAQ_BUF_inst|DAQ_Add[7] ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.540      ;
; 0.394 ; SCDAQ_BUF:SCDAQ_BUF_inst|DAQ_Add[2] ; SCDAQ_BUF:SCDAQ_BUF_inst|DAQ_Add[2] ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.546      ;
; 0.394 ; SCDAQ_BUF:SCDAQ_BUF_inst|DAQ_Add[3] ; SCDAQ_BUF:SCDAQ_BUF_inst|DAQ_Add[3] ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.546      ;
; 0.407 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[5][9]   ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[6][9]   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.559      ;
; 0.408 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[7][13]  ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2841   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.560      ;
; 0.409 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[1][9]   ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[2][9]   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.561      ;
; 0.410 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[5][6]   ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[6][6]   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.562      ;
; 0.410 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[4][8]   ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[5][8]   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.562      ;
; 0.434 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[7][0]   ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~3122   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.001      ; 0.587      ;
; 0.435 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[2][9]   ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[3][9]   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.587      ;
; 0.435 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[7][12]  ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2910   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.587      ;
; 0.437 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[4][12]  ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[5][12]  ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; -0.001     ; 0.588      ;
; 0.438 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[1][11]  ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[2][11]  ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; -0.003     ; 0.587      ;
; 0.467 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[7][2]   ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1192   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; -0.002     ; 0.617      ;
; 0.467 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[7][2]   ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2984   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; -0.002     ; 0.617      ;
; 0.468 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[7][1]   ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1191   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; -0.001     ; 0.619      ;
; 0.484 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[7][13]  ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2785   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.004      ; 0.640      ;
; 0.487 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[7][10]  ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1606   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; -0.016     ; 0.623      ;
; 0.487 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[7][10]  ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~710    ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; -0.016     ; 0.623      ;
; 0.488 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[7][6]   ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~3576   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; -0.007     ; 0.633      ;
; 0.491 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[7][1]   ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1863   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; -0.004     ; 0.639      ;
; 0.491 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[7][3]   ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~3363   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; -0.007     ; 0.636      ;
; 0.494 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[7][2]   ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2494   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; -0.016     ; 0.630      ;
; 0.498 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[7][6]   ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2988   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; -0.003     ; 0.647      ;
; 0.506 ; SCDAQ_BUF:SCDAQ_BUF_inst|DAQ_Add[6] ; SCDAQ_BUF:SCDAQ_BUF_inst|DAQ_Add[7] ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.658      ;
; 0.507 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[7][9]   ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~2837   ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; -0.007     ; 0.652      ;
; 0.510 ; SCDAQ_BUF:SCDAQ_BUF_inst|DAQ_Add[0] ; SCDAQ_BUF:SCDAQ_BUF_inst|DAQ_Add[1] ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.662      ;
; 0.514 ; SCDAQ_CTP:SCDAQ_CTP_inst|SR[7][7]   ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~707    ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.003      ; 0.669      ;
; 0.521 ; SCDAQ_BUF:SCDAQ_BUF_inst|DAQ_Add[1] ; SCDAQ_BUF:SCDAQ_BUF_inst|DAQ_Add[2] ; DAQ_Clock    ; DAQ_Clock   ; 0.000        ; 0.000      ; 0.673      ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'DAQ_Clock'                                                                             ;
+-------+--------------+----------------+------------------+-----------+------------+-------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                              ;
+-------+--------------+----------------+------------------+-----------+------------+-------------------------------------+
; 7.000 ; 8.000        ; 1.000          ; High Pulse Width ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|DAQ_Add[0] ;
; 7.000 ; 8.000        ; 1.000          ; Low Pulse Width  ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|DAQ_Add[0] ;
; 7.000 ; 8.000        ; 1.000          ; High Pulse Width ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|DAQ_Add[1] ;
; 7.000 ; 8.000        ; 1.000          ; Low Pulse Width  ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|DAQ_Add[1] ;
; 7.000 ; 8.000        ; 1.000          ; High Pulse Width ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|DAQ_Add[2] ;
; 7.000 ; 8.000        ; 1.000          ; Low Pulse Width  ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|DAQ_Add[2] ;
; 7.000 ; 8.000        ; 1.000          ; High Pulse Width ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|DAQ_Add[3] ;
; 7.000 ; 8.000        ; 1.000          ; Low Pulse Width  ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|DAQ_Add[3] ;
; 7.000 ; 8.000        ; 1.000          ; High Pulse Width ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|DAQ_Add[4] ;
; 7.000 ; 8.000        ; 1.000          ; Low Pulse Width  ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|DAQ_Add[4] ;
; 7.000 ; 8.000        ; 1.000          ; High Pulse Width ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|DAQ_Add[5] ;
; 7.000 ; 8.000        ; 1.000          ; Low Pulse Width  ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|DAQ_Add[5] ;
; 7.000 ; 8.000        ; 1.000          ; High Pulse Width ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|DAQ_Add[6] ;
; 7.000 ; 8.000        ; 1.000          ; Low Pulse Width  ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|DAQ_Add[6] ;
; 7.000 ; 8.000        ; 1.000          ; High Pulse Width ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|DAQ_Add[7] ;
; 7.000 ; 8.000        ; 1.000          ; Low Pulse Width  ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|DAQ_Add[7] ;
; 7.000 ; 8.000        ; 1.000          ; High Pulse Width ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~0      ;
; 7.000 ; 8.000        ; 1.000          ; Low Pulse Width  ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~0      ;
; 7.000 ; 8.000        ; 1.000          ; High Pulse Width ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1      ;
; 7.000 ; 8.000        ; 1.000          ; Low Pulse Width  ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1      ;
; 7.000 ; 8.000        ; 1.000          ; High Pulse Width ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~10     ;
; 7.000 ; 8.000        ; 1.000          ; Low Pulse Width  ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~10     ;
; 7.000 ; 8.000        ; 1.000          ; High Pulse Width ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~100    ;
; 7.000 ; 8.000        ; 1.000          ; Low Pulse Width  ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~100    ;
; 7.000 ; 8.000        ; 1.000          ; High Pulse Width ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1000   ;
; 7.000 ; 8.000        ; 1.000          ; Low Pulse Width  ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1000   ;
; 7.000 ; 8.000        ; 1.000          ; High Pulse Width ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1001   ;
; 7.000 ; 8.000        ; 1.000          ; Low Pulse Width  ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1001   ;
; 7.000 ; 8.000        ; 1.000          ; High Pulse Width ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1002   ;
; 7.000 ; 8.000        ; 1.000          ; Low Pulse Width  ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1002   ;
; 7.000 ; 8.000        ; 1.000          ; High Pulse Width ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1003   ;
; 7.000 ; 8.000        ; 1.000          ; Low Pulse Width  ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1003   ;
; 7.000 ; 8.000        ; 1.000          ; High Pulse Width ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1004   ;
; 7.000 ; 8.000        ; 1.000          ; Low Pulse Width  ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1004   ;
; 7.000 ; 8.000        ; 1.000          ; High Pulse Width ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1005   ;
; 7.000 ; 8.000        ; 1.000          ; Low Pulse Width  ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1005   ;
; 7.000 ; 8.000        ; 1.000          ; High Pulse Width ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1006   ;
; 7.000 ; 8.000        ; 1.000          ; Low Pulse Width  ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1006   ;
; 7.000 ; 8.000        ; 1.000          ; High Pulse Width ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1007   ;
; 7.000 ; 8.000        ; 1.000          ; Low Pulse Width  ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1007   ;
; 7.000 ; 8.000        ; 1.000          ; High Pulse Width ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1008   ;
; 7.000 ; 8.000        ; 1.000          ; Low Pulse Width  ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1008   ;
; 7.000 ; 8.000        ; 1.000          ; High Pulse Width ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1009   ;
; 7.000 ; 8.000        ; 1.000          ; Low Pulse Width  ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1009   ;
; 7.000 ; 8.000        ; 1.000          ; High Pulse Width ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~101    ;
; 7.000 ; 8.000        ; 1.000          ; Low Pulse Width  ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~101    ;
; 7.000 ; 8.000        ; 1.000          ; High Pulse Width ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1010   ;
; 7.000 ; 8.000        ; 1.000          ; Low Pulse Width  ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1010   ;
; 7.000 ; 8.000        ; 1.000          ; High Pulse Width ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1011   ;
; 7.000 ; 8.000        ; 1.000          ; Low Pulse Width  ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1011   ;
; 7.000 ; 8.000        ; 1.000          ; High Pulse Width ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1012   ;
; 7.000 ; 8.000        ; 1.000          ; Low Pulse Width  ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1012   ;
; 7.000 ; 8.000        ; 1.000          ; High Pulse Width ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1013   ;
; 7.000 ; 8.000        ; 1.000          ; Low Pulse Width  ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1013   ;
; 7.000 ; 8.000        ; 1.000          ; High Pulse Width ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1014   ;
; 7.000 ; 8.000        ; 1.000          ; Low Pulse Width  ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1014   ;
; 7.000 ; 8.000        ; 1.000          ; High Pulse Width ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1015   ;
; 7.000 ; 8.000        ; 1.000          ; Low Pulse Width  ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1015   ;
; 7.000 ; 8.000        ; 1.000          ; High Pulse Width ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1016   ;
; 7.000 ; 8.000        ; 1.000          ; Low Pulse Width  ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1016   ;
; 7.000 ; 8.000        ; 1.000          ; High Pulse Width ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1017   ;
; 7.000 ; 8.000        ; 1.000          ; Low Pulse Width  ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1017   ;
; 7.000 ; 8.000        ; 1.000          ; High Pulse Width ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1018   ;
; 7.000 ; 8.000        ; 1.000          ; Low Pulse Width  ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1018   ;
; 7.000 ; 8.000        ; 1.000          ; High Pulse Width ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1019   ;
; 7.000 ; 8.000        ; 1.000          ; Low Pulse Width  ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1019   ;
; 7.000 ; 8.000        ; 1.000          ; High Pulse Width ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~102    ;
; 7.000 ; 8.000        ; 1.000          ; Low Pulse Width  ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~102    ;
; 7.000 ; 8.000        ; 1.000          ; High Pulse Width ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1020   ;
; 7.000 ; 8.000        ; 1.000          ; Low Pulse Width  ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1020   ;
; 7.000 ; 8.000        ; 1.000          ; High Pulse Width ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1021   ;
; 7.000 ; 8.000        ; 1.000          ; Low Pulse Width  ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1021   ;
; 7.000 ; 8.000        ; 1.000          ; High Pulse Width ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1022   ;
; 7.000 ; 8.000        ; 1.000          ; Low Pulse Width  ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1022   ;
; 7.000 ; 8.000        ; 1.000          ; High Pulse Width ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1023   ;
; 7.000 ; 8.000        ; 1.000          ; Low Pulse Width  ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1023   ;
; 7.000 ; 8.000        ; 1.000          ; High Pulse Width ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1024   ;
; 7.000 ; 8.000        ; 1.000          ; Low Pulse Width  ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1024   ;
; 7.000 ; 8.000        ; 1.000          ; High Pulse Width ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1025   ;
; 7.000 ; 8.000        ; 1.000          ; Low Pulse Width  ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1025   ;
; 7.000 ; 8.000        ; 1.000          ; High Pulse Width ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1026   ;
; 7.000 ; 8.000        ; 1.000          ; Low Pulse Width  ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1026   ;
; 7.000 ; 8.000        ; 1.000          ; High Pulse Width ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1027   ;
; 7.000 ; 8.000        ; 1.000          ; Low Pulse Width  ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1027   ;
; 7.000 ; 8.000        ; 1.000          ; High Pulse Width ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1028   ;
; 7.000 ; 8.000        ; 1.000          ; Low Pulse Width  ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1028   ;
; 7.000 ; 8.000        ; 1.000          ; High Pulse Width ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1029   ;
; 7.000 ; 8.000        ; 1.000          ; Low Pulse Width  ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1029   ;
; 7.000 ; 8.000        ; 1.000          ; High Pulse Width ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~103    ;
; 7.000 ; 8.000        ; 1.000          ; Low Pulse Width  ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~103    ;
; 7.000 ; 8.000        ; 1.000          ; High Pulse Width ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1030   ;
; 7.000 ; 8.000        ; 1.000          ; Low Pulse Width  ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1030   ;
; 7.000 ; 8.000        ; 1.000          ; High Pulse Width ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1031   ;
; 7.000 ; 8.000        ; 1.000          ; Low Pulse Width  ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1031   ;
; 7.000 ; 8.000        ; 1.000          ; High Pulse Width ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1032   ;
; 7.000 ; 8.000        ; 1.000          ; Low Pulse Width  ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1032   ;
; 7.000 ; 8.000        ; 1.000          ; High Pulse Width ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1033   ;
; 7.000 ; 8.000        ; 1.000          ; Low Pulse Width  ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1033   ;
; 7.000 ; 8.000        ; 1.000          ; High Pulse Width ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1034   ;
; 7.000 ; 8.000        ; 1.000          ; Low Pulse Width  ; DAQ_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RAM~1034   ;
+-------+--------------+----------------+------------------+-----------+------------+-------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CFG_Clock'                                                                             ;
+-------+--------------+----------------+------------------+-----------+------------+-------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                              ;
+-------+--------------+----------------+------------------+-----------+------------+-------------------------------------+
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Ack    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Ack    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[0]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[0]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[10]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[10]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[11]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[11]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[12]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[12]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[13]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[13]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[1]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[1]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[2]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[2]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[3]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[3]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[4]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[4]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[5]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[5]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[6]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[6]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[7]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[7]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[8]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[8]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[9]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|CFG_Q[9]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[0]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[0]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[10]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[10]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[11]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[11]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[12]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[12]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[13]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[13]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[1]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[1]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[2]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[2]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[3]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[3]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[4]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[4]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[5]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[5]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[6]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[6]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[7]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[7]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[8]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[8]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[9]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|LVL[9]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|MODE[0]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|MODE[0]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|MODE[10]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|MODE[10]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|MODE[11]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|MODE[11]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|MODE[12]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|MODE[12]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|MODE[13]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|MODE[13]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|MODE[1]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|MODE[1]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|MODE[2]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|MODE[2]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|MODE[3]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|MODE[3]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|MODE[4]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|MODE[4]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|MODE[5]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|MODE[5]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|MODE[6]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|MODE[6]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|MODE[7]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|MODE[7]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|MODE[8]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|MODE[8]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|MODE[9]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|MODE[9]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|MSK[0][0]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|MSK[0][0]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|MSK[0][10] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|MSK[0][10] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|MSK[0][11] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|MSK[0][11] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|MSK[0][12] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|MSK[0][12] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|MSK[0][13] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|MSK[0][13] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|MSK[0][1]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|MSK[0][1]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|MSK[0][2]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CFG_Clock ; Rise       ; SCDAQ_CTP:SCDAQ_CTP_inst|MSK[0][2]  ;
+-------+--------------+----------------+------------------+-----------+------------+-------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'RDO_Clock'                                                                             ;
+--------+--------------+----------------+------------------+-----------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-----------+------------+------------------------------------+
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; RDO_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Ack   ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; RDO_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Ack   ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; RDO_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[0]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; RDO_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[0]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; RDO_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[10] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; RDO_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[10] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; RDO_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[11] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; RDO_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[11] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; RDO_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[12] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; RDO_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[12] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; RDO_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[13] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; RDO_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[13] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; RDO_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[1]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; RDO_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[1]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; RDO_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[2]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; RDO_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[2]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; RDO_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[3]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; RDO_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[3]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; RDO_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[4]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; RDO_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[4]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; RDO_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[5]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; RDO_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[5]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; RDO_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[6]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; RDO_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[6]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; RDO_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[7]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; RDO_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[7]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; RDO_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[8]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; RDO_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[8]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; RDO_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[9]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; RDO_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|RDO_Q[9]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; RDO_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|State_Q~4 ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; RDO_Clock ; Rise       ; SCDAQ_BUF:SCDAQ_BUF_inst|State_Q~4 ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; RDO_Clock ; Rise       ; RDO_Clock|combout                  ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; RDO_Clock ; Rise       ; RDO_Clock|combout                  ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; RDO_Clock ; Rise       ; RDO_Clock~clkctrl|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; RDO_Clock ; Rise       ; RDO_Clock~clkctrl|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; RDO_Clock ; Rise       ; RDO_Clock~clkctrl|outclk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; RDO_Clock ; Rise       ; RDO_Clock~clkctrl|outclk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; RDO_Clock ; Rise       ; SCDAQ_BUF_inst|RDO_Ack|clk         ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; RDO_Clock ; Rise       ; SCDAQ_BUF_inst|RDO_Ack|clk         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; RDO_Clock ; Rise       ; SCDAQ_BUF_inst|RDO_Q[0]|clk        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; RDO_Clock ; Rise       ; SCDAQ_BUF_inst|RDO_Q[0]|clk        ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; RDO_Clock ; Rise       ; SCDAQ_BUF_inst|RDO_Q[10]|clk       ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; RDO_Clock ; Rise       ; SCDAQ_BUF_inst|RDO_Q[10]|clk       ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; RDO_Clock ; Rise       ; SCDAQ_BUF_inst|RDO_Q[11]|clk       ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; RDO_Clock ; Rise       ; SCDAQ_BUF_inst|RDO_Q[11]|clk       ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; RDO_Clock ; Rise       ; SCDAQ_BUF_inst|RDO_Q[12]|clk       ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; RDO_Clock ; Rise       ; SCDAQ_BUF_inst|RDO_Q[12]|clk       ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; RDO_Clock ; Rise       ; SCDAQ_BUF_inst|RDO_Q[13]|clk       ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; RDO_Clock ; Rise       ; SCDAQ_BUF_inst|RDO_Q[13]|clk       ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; RDO_Clock ; Rise       ; SCDAQ_BUF_inst|RDO_Q[1]|clk        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; RDO_Clock ; Rise       ; SCDAQ_BUF_inst|RDO_Q[1]|clk        ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; RDO_Clock ; Rise       ; SCDAQ_BUF_inst|RDO_Q[2]|clk        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; RDO_Clock ; Rise       ; SCDAQ_BUF_inst|RDO_Q[2]|clk        ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; RDO_Clock ; Rise       ; SCDAQ_BUF_inst|RDO_Q[3]|clk        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; RDO_Clock ; Rise       ; SCDAQ_BUF_inst|RDO_Q[3]|clk        ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; RDO_Clock ; Rise       ; SCDAQ_BUF_inst|RDO_Q[4]|clk        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; RDO_Clock ; Rise       ; SCDAQ_BUF_inst|RDO_Q[4]|clk        ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; RDO_Clock ; Rise       ; SCDAQ_BUF_inst|RDO_Q[5]|clk        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; RDO_Clock ; Rise       ; SCDAQ_BUF_inst|RDO_Q[5]|clk        ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; RDO_Clock ; Rise       ; SCDAQ_BUF_inst|RDO_Q[6]|clk        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; RDO_Clock ; Rise       ; SCDAQ_BUF_inst|RDO_Q[6]|clk        ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; RDO_Clock ; Rise       ; SCDAQ_BUF_inst|RDO_Q[7]|clk        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; RDO_Clock ; Rise       ; SCDAQ_BUF_inst|RDO_Q[7]|clk        ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; RDO_Clock ; Rise       ; SCDAQ_BUF_inst|RDO_Q[8]|clk        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; RDO_Clock ; Rise       ; SCDAQ_BUF_inst|RDO_Q[8]|clk        ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; RDO_Clock ; Rise       ; SCDAQ_BUF_inst|RDO_Q[9]|clk        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; RDO_Clock ; Rise       ; SCDAQ_BUF_inst|RDO_Q[9]|clk        ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; RDO_Clock ; Rise       ; SCDAQ_BUF_inst|State_Q~4|clk       ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; RDO_Clock ; Rise       ; SCDAQ_BUF_inst|State_Q~4|clk       ;
; 17.620 ; 20.000       ; 2.380          ; Port Rate        ; RDO_Clock ; Rise       ; RDO_Clock                          ;
+--------+--------------+----------------+------------------+-----------+------------+------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; CFG_Add[*]  ; CFG_Clock  ; 5.274 ; 5.274 ; Rise       ; CFG_Clock       ;
;  CFG_Add[0] ; CFG_Clock  ; 5.180 ; 5.180 ; Rise       ; CFG_Clock       ;
;  CFG_Add[1] ; CFG_Clock  ; 5.023 ; 5.023 ; Rise       ; CFG_Clock       ;
;  CFG_Add[2] ; CFG_Clock  ; 4.968 ; 4.968 ; Rise       ; CFG_Clock       ;
;  CFG_Add[3] ; CFG_Clock  ; 5.274 ; 5.274 ; Rise       ; CFG_Clock       ;
;  CFG_Add[4] ; CFG_Clock  ; 4.744 ; 4.744 ; Rise       ; CFG_Clock       ;
; CFG_D[*]    ; CFG_Clock  ; 2.998 ; 2.998 ; Rise       ; CFG_Clock       ;
;  CFG_D[0]   ; CFG_Clock  ; 2.689 ; 2.689 ; Rise       ; CFG_Clock       ;
;  CFG_D[1]   ; CFG_Clock  ; 2.548 ; 2.548 ; Rise       ; CFG_Clock       ;
;  CFG_D[2]   ; CFG_Clock  ; 2.533 ; 2.533 ; Rise       ; CFG_Clock       ;
;  CFG_D[3]   ; CFG_Clock  ; 2.580 ; 2.580 ; Rise       ; CFG_Clock       ;
;  CFG_D[4]   ; CFG_Clock  ; 2.812 ; 2.812 ; Rise       ; CFG_Clock       ;
;  CFG_D[5]   ; CFG_Clock  ; 2.713 ; 2.713 ; Rise       ; CFG_Clock       ;
;  CFG_D[6]   ; CFG_Clock  ; 2.741 ; 2.741 ; Rise       ; CFG_Clock       ;
;  CFG_D[7]   ; CFG_Clock  ; 2.998 ; 2.998 ; Rise       ; CFG_Clock       ;
;  CFG_D[8]   ; CFG_Clock  ; 2.498 ; 2.498 ; Rise       ; CFG_Clock       ;
;  CFG_D[9]   ; CFG_Clock  ; 2.752 ; 2.752 ; Rise       ; CFG_Clock       ;
;  CFG_D[10]  ; CFG_Clock  ; 2.387 ; 2.387 ; Rise       ; CFG_Clock       ;
;  CFG_D[11]  ; CFG_Clock  ; 2.464 ; 2.464 ; Rise       ; CFG_Clock       ;
;  CFG_D[12]  ; CFG_Clock  ; 2.614 ; 2.614 ; Rise       ; CFG_Clock       ;
;  CFG_D[13]  ; CFG_Clock  ; 2.624 ; 2.624 ; Rise       ; CFG_Clock       ;
; CFG_Done    ; CFG_Clock  ; 1.531 ; 1.531 ; Rise       ; CFG_Clock       ;
; CFG_Req     ; CFG_Clock  ; 1.658 ; 1.658 ; Rise       ; CFG_Clock       ;
; CFG_WREn    ; CFG_Clock  ; 4.452 ; 4.452 ; Rise       ; CFG_Clock       ;
; DAQ_D[*]    ; DAQ_Clock  ; 6.236 ; 6.236 ; Rise       ; DAQ_Clock       ;
;  DAQ_D[0]   ; DAQ_Clock  ; 6.236 ; 6.236 ; Rise       ; DAQ_Clock       ;
;  DAQ_D[1]   ; DAQ_Clock  ; 5.594 ; 5.594 ; Rise       ; DAQ_Clock       ;
;  DAQ_D[2]   ; DAQ_Clock  ; 5.612 ; 5.612 ; Rise       ; DAQ_Clock       ;
;  DAQ_D[3]   ; DAQ_Clock  ; 5.939 ; 5.939 ; Rise       ; DAQ_Clock       ;
;  DAQ_D[4]   ; DAQ_Clock  ; 5.927 ; 5.927 ; Rise       ; DAQ_Clock       ;
;  DAQ_D[5]   ; DAQ_Clock  ; 5.975 ; 5.975 ; Rise       ; DAQ_Clock       ;
;  DAQ_D[6]   ; DAQ_Clock  ; 5.765 ; 5.765 ; Rise       ; DAQ_Clock       ;
;  DAQ_D[7]   ; DAQ_Clock  ; 6.003 ; 6.003 ; Rise       ; DAQ_Clock       ;
;  DAQ_D[8]   ; DAQ_Clock  ; 5.879 ; 5.879 ; Rise       ; DAQ_Clock       ;
;  DAQ_D[9]   ; DAQ_Clock  ; 5.782 ; 5.782 ; Rise       ; DAQ_Clock       ;
;  DAQ_D[10]  ; DAQ_Clock  ; 5.910 ; 5.910 ; Rise       ; DAQ_Clock       ;
;  DAQ_D[11]  ; DAQ_Clock  ; 5.927 ; 5.927 ; Rise       ; DAQ_Clock       ;
;  DAQ_D[12]  ; DAQ_Clock  ; 5.724 ; 5.724 ; Rise       ; DAQ_Clock       ;
;  DAQ_D[13]  ; DAQ_Clock  ; 5.493 ; 5.493 ; Rise       ; DAQ_Clock       ;
; RDO_Done    ; DAQ_Clock  ; 4.446 ; 4.446 ; Rise       ; DAQ_Clock       ;
; RDO_Req     ; DAQ_Clock  ; 4.376 ; 4.376 ; Rise       ; DAQ_Clock       ;
; Reset_n     ; DAQ_Clock  ; 1.893 ; 1.893 ; Rise       ; DAQ_Clock       ;
; RDO_Add[*]  ; RDO_Clock  ; 6.748 ; 6.748 ; Rise       ; RDO_Clock       ;
;  RDO_Add[0] ; RDO_Clock  ; 6.173 ; 6.173 ; Rise       ; RDO_Clock       ;
;  RDO_Add[1] ; RDO_Clock  ; 5.852 ; 5.852 ; Rise       ; RDO_Clock       ;
;  RDO_Add[2] ; RDO_Clock  ; 6.384 ; 6.384 ; Rise       ; RDO_Clock       ;
;  RDO_Add[3] ; RDO_Clock  ; 6.748 ; 6.748 ; Rise       ; RDO_Clock       ;
;  RDO_Add[4] ; RDO_Clock  ; 6.371 ; 6.371 ; Rise       ; RDO_Clock       ;
;  RDO_Add[5] ; RDO_Clock  ; 6.138 ; 6.138 ; Rise       ; RDO_Clock       ;
;  RDO_Add[6] ; RDO_Clock  ; 6.351 ; 6.351 ; Rise       ; RDO_Clock       ;
;  RDO_Add[7] ; RDO_Clock  ; 6.283 ; 6.283 ; Rise       ; RDO_Clock       ;
; RDO_Done    ; RDO_Clock  ; 3.913 ; 3.913 ; Rise       ; RDO_Clock       ;
; RDO_Req     ; RDO_Clock  ; 3.843 ; 3.843 ; Rise       ; RDO_Clock       ;
; Reset_n     ; RDO_Clock  ; 1.371 ; 1.371 ; Rise       ; RDO_Clock       ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; CFG_Add[*]  ; CFG_Clock  ; -2.218 ; -2.218 ; Rise       ; CFG_Clock       ;
;  CFG_Add[0] ; CFG_Clock  ; -2.537 ; -2.537 ; Rise       ; CFG_Clock       ;
;  CFG_Add[1] ; CFG_Clock  ; -2.218 ; -2.218 ; Rise       ; CFG_Clock       ;
;  CFG_Add[2] ; CFG_Clock  ; -2.382 ; -2.382 ; Rise       ; CFG_Clock       ;
;  CFG_Add[3] ; CFG_Clock  ; -3.078 ; -3.078 ; Rise       ; CFG_Clock       ;
;  CFG_Add[4] ; CFG_Clock  ; -2.774 ; -2.774 ; Rise       ; CFG_Clock       ;
; CFG_D[*]    ; CFG_Clock  ; -1.866 ; -1.866 ; Rise       ; CFG_Clock       ;
;  CFG_D[0]   ; CFG_Clock  ; -2.214 ; -2.214 ; Rise       ; CFG_Clock       ;
;  CFG_D[1]   ; CFG_Clock  ; -2.042 ; -2.042 ; Rise       ; CFG_Clock       ;
;  CFG_D[2]   ; CFG_Clock  ; -1.866 ; -1.866 ; Rise       ; CFG_Clock       ;
;  CFG_D[3]   ; CFG_Clock  ; -1.912 ; -1.912 ; Rise       ; CFG_Clock       ;
;  CFG_D[4]   ; CFG_Clock  ; -2.047 ; -2.047 ; Rise       ; CFG_Clock       ;
;  CFG_D[5]   ; CFG_Clock  ; -2.076 ; -2.076 ; Rise       ; CFG_Clock       ;
;  CFG_D[6]   ; CFG_Clock  ; -2.040 ; -2.040 ; Rise       ; CFG_Clock       ;
;  CFG_D[7]   ; CFG_Clock  ; -2.222 ; -2.222 ; Rise       ; CFG_Clock       ;
;  CFG_D[8]   ; CFG_Clock  ; -1.937 ; -1.937 ; Rise       ; CFG_Clock       ;
;  CFG_D[9]   ; CFG_Clock  ; -2.262 ; -2.262 ; Rise       ; CFG_Clock       ;
;  CFG_D[10]  ; CFG_Clock  ; -1.940 ; -1.940 ; Rise       ; CFG_Clock       ;
;  CFG_D[11]  ; CFG_Clock  ; -2.026 ; -2.026 ; Rise       ; CFG_Clock       ;
;  CFG_D[12]  ; CFG_Clock  ; -2.241 ; -2.241 ; Rise       ; CFG_Clock       ;
;  CFG_D[13]  ; CFG_Clock  ; -2.001 ; -2.001 ; Rise       ; CFG_Clock       ;
; CFG_Done    ; CFG_Clock  ; -1.411 ; -1.411 ; Rise       ; CFG_Clock       ;
; CFG_Req     ; CFG_Clock  ; -1.538 ; -1.538 ; Rise       ; CFG_Clock       ;
; CFG_WREn    ; CFG_Clock  ; -2.604 ; -2.604 ; Rise       ; CFG_Clock       ;
; DAQ_D[*]    ; DAQ_Clock  ; -1.729 ; -1.729 ; Rise       ; DAQ_Clock       ;
;  DAQ_D[0]   ; DAQ_Clock  ; -2.158 ; -2.158 ; Rise       ; DAQ_Clock       ;
;  DAQ_D[1]   ; DAQ_Clock  ; -2.046 ; -2.046 ; Rise       ; DAQ_Clock       ;
;  DAQ_D[2]   ; DAQ_Clock  ; -2.010 ; -2.010 ; Rise       ; DAQ_Clock       ;
;  DAQ_D[3]   ; DAQ_Clock  ; -2.398 ; -2.398 ; Rise       ; DAQ_Clock       ;
;  DAQ_D[4]   ; DAQ_Clock  ; -2.183 ; -2.183 ; Rise       ; DAQ_Clock       ;
;  DAQ_D[5]   ; DAQ_Clock  ; -1.729 ; -1.729 ; Rise       ; DAQ_Clock       ;
;  DAQ_D[6]   ; DAQ_Clock  ; -1.916 ; -1.916 ; Rise       ; DAQ_Clock       ;
;  DAQ_D[7]   ; DAQ_Clock  ; -2.465 ; -2.465 ; Rise       ; DAQ_Clock       ;
;  DAQ_D[8]   ; DAQ_Clock  ; -1.818 ; -1.818 ; Rise       ; DAQ_Clock       ;
;  DAQ_D[9]   ; DAQ_Clock  ; -1.909 ; -1.909 ; Rise       ; DAQ_Clock       ;
;  DAQ_D[10]  ; DAQ_Clock  ; -2.152 ; -2.152 ; Rise       ; DAQ_Clock       ;
;  DAQ_D[11]  ; DAQ_Clock  ; -2.072 ; -2.072 ; Rise       ; DAQ_Clock       ;
;  DAQ_D[12]  ; DAQ_Clock  ; -1.876 ; -1.876 ; Rise       ; DAQ_Clock       ;
;  DAQ_D[13]  ; DAQ_Clock  ; -1.935 ; -1.935 ; Rise       ; DAQ_Clock       ;
; RDO_Done    ; DAQ_Clock  ; -3.067 ; -3.067 ; Rise       ; DAQ_Clock       ;
; RDO_Req     ; DAQ_Clock  ; -2.997 ; -2.997 ; Rise       ; DAQ_Clock       ;
; Reset_n     ; DAQ_Clock  ; 0.058  ; 0.058  ; Rise       ; DAQ_Clock       ;
; RDO_Add[*]  ; RDO_Clock  ; -2.221 ; -2.221 ; Rise       ; RDO_Clock       ;
;  RDO_Add[0] ; RDO_Clock  ; -2.647 ; -2.647 ; Rise       ; RDO_Clock       ;
;  RDO_Add[1] ; RDO_Clock  ; -2.391 ; -2.391 ; Rise       ; RDO_Clock       ;
;  RDO_Add[2] ; RDO_Clock  ; -2.527 ; -2.527 ; Rise       ; RDO_Clock       ;
;  RDO_Add[3] ; RDO_Clock  ; -2.601 ; -2.601 ; Rise       ; RDO_Clock       ;
;  RDO_Add[4] ; RDO_Clock  ; -2.221 ; -2.221 ; Rise       ; RDO_Clock       ;
;  RDO_Add[5] ; RDO_Clock  ; -2.566 ; -2.566 ; Rise       ; RDO_Clock       ;
;  RDO_Add[6] ; RDO_Clock  ; -2.643 ; -2.643 ; Rise       ; RDO_Clock       ;
;  RDO_Add[7] ; RDO_Clock  ; -2.322 ; -2.322 ; Rise       ; RDO_Clock       ;
; RDO_Done    ; RDO_Clock  ; -2.214 ; -2.214 ; Rise       ; RDO_Clock       ;
; RDO_Req     ; RDO_Clock  ; -1.788 ; -1.788 ; Rise       ; RDO_Clock       ;
; Reset_n     ; RDO_Clock  ; 0.303  ; 0.303  ; Rise       ; RDO_Clock       ;
+-------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; CFG_Ack    ; CFG_Clock  ; 3.808 ; 3.808 ; Rise       ; CFG_Clock       ;
; CFG_Q[*]   ; CFG_Clock  ; 5.041 ; 5.041 ; Rise       ; CFG_Clock       ;
;  CFG_Q[0]  ; CFG_Clock  ; 4.344 ; 4.344 ; Rise       ; CFG_Clock       ;
;  CFG_Q[1]  ; CFG_Clock  ; 4.710 ; 4.710 ; Rise       ; CFG_Clock       ;
;  CFG_Q[2]  ; CFG_Clock  ; 4.719 ; 4.719 ; Rise       ; CFG_Clock       ;
;  CFG_Q[3]  ; CFG_Clock  ; 5.041 ; 5.041 ; Rise       ; CFG_Clock       ;
;  CFG_Q[4]  ; CFG_Clock  ; 4.767 ; 4.767 ; Rise       ; CFG_Clock       ;
;  CFG_Q[5]  ; CFG_Clock  ; 4.540 ; 4.540 ; Rise       ; CFG_Clock       ;
;  CFG_Q[6]  ; CFG_Clock  ; 4.920 ; 4.920 ; Rise       ; CFG_Clock       ;
;  CFG_Q[7]  ; CFG_Clock  ; 4.542 ; 4.542 ; Rise       ; CFG_Clock       ;
;  CFG_Q[8]  ; CFG_Clock  ; 4.530 ; 4.530 ; Rise       ; CFG_Clock       ;
;  CFG_Q[9]  ; CFG_Clock  ; 4.554 ; 4.554 ; Rise       ; CFG_Clock       ;
;  CFG_Q[10] ; CFG_Clock  ; 4.522 ; 4.522 ; Rise       ; CFG_Clock       ;
;  CFG_Q[11] ; CFG_Clock  ; 4.899 ; 4.899 ; Rise       ; CFG_Clock       ;
;  CFG_Q[12] ; CFG_Clock  ; 4.487 ; 4.487 ; Rise       ; CFG_Clock       ;
;  CFG_Q[13] ; CFG_Clock  ; 4.525 ; 4.525 ; Rise       ; CFG_Clock       ;
; RDO_Ack    ; RDO_Clock  ; 3.957 ; 3.957 ; Rise       ; RDO_Clock       ;
; RDO_Q[*]   ; RDO_Clock  ; 4.932 ; 4.932 ; Rise       ; RDO_Clock       ;
;  RDO_Q[0]  ; RDO_Clock  ; 4.363 ; 4.363 ; Rise       ; RDO_Clock       ;
;  RDO_Q[1]  ; RDO_Clock  ; 4.141 ; 4.141 ; Rise       ; RDO_Clock       ;
;  RDO_Q[2]  ; RDO_Clock  ; 4.533 ; 4.533 ; Rise       ; RDO_Clock       ;
;  RDO_Q[3]  ; RDO_Clock  ; 4.419 ; 4.419 ; Rise       ; RDO_Clock       ;
;  RDO_Q[4]  ; RDO_Clock  ; 4.640 ; 4.640 ; Rise       ; RDO_Clock       ;
;  RDO_Q[5]  ; RDO_Clock  ; 4.932 ; 4.932 ; Rise       ; RDO_Clock       ;
;  RDO_Q[6]  ; RDO_Clock  ; 4.558 ; 4.558 ; Rise       ; RDO_Clock       ;
;  RDO_Q[7]  ; RDO_Clock  ; 4.369 ; 4.369 ; Rise       ; RDO_Clock       ;
;  RDO_Q[8]  ; RDO_Clock  ; 4.377 ; 4.377 ; Rise       ; RDO_Clock       ;
;  RDO_Q[9]  ; RDO_Clock  ; 4.416 ; 4.416 ; Rise       ; RDO_Clock       ;
;  RDO_Q[10] ; RDO_Clock  ; 4.166 ; 4.166 ; Rise       ; RDO_Clock       ;
;  RDO_Q[11] ; RDO_Clock  ; 4.317 ; 4.317 ; Rise       ; RDO_Clock       ;
;  RDO_Q[12] ; RDO_Clock  ; 4.347 ; 4.347 ; Rise       ; RDO_Clock       ;
;  RDO_Q[13] ; RDO_Clock  ; 4.364 ; 4.364 ; Rise       ; RDO_Clock       ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; CFG_Ack    ; CFG_Clock  ; 3.808 ; 3.808 ; Rise       ; CFG_Clock       ;
; CFG_Q[*]   ; CFG_Clock  ; 4.344 ; 4.344 ; Rise       ; CFG_Clock       ;
;  CFG_Q[0]  ; CFG_Clock  ; 4.344 ; 4.344 ; Rise       ; CFG_Clock       ;
;  CFG_Q[1]  ; CFG_Clock  ; 4.710 ; 4.710 ; Rise       ; CFG_Clock       ;
;  CFG_Q[2]  ; CFG_Clock  ; 4.719 ; 4.719 ; Rise       ; CFG_Clock       ;
;  CFG_Q[3]  ; CFG_Clock  ; 5.041 ; 5.041 ; Rise       ; CFG_Clock       ;
;  CFG_Q[4]  ; CFG_Clock  ; 4.767 ; 4.767 ; Rise       ; CFG_Clock       ;
;  CFG_Q[5]  ; CFG_Clock  ; 4.540 ; 4.540 ; Rise       ; CFG_Clock       ;
;  CFG_Q[6]  ; CFG_Clock  ; 4.920 ; 4.920 ; Rise       ; CFG_Clock       ;
;  CFG_Q[7]  ; CFG_Clock  ; 4.542 ; 4.542 ; Rise       ; CFG_Clock       ;
;  CFG_Q[8]  ; CFG_Clock  ; 4.530 ; 4.530 ; Rise       ; CFG_Clock       ;
;  CFG_Q[9]  ; CFG_Clock  ; 4.554 ; 4.554 ; Rise       ; CFG_Clock       ;
;  CFG_Q[10] ; CFG_Clock  ; 4.522 ; 4.522 ; Rise       ; CFG_Clock       ;
;  CFG_Q[11] ; CFG_Clock  ; 4.899 ; 4.899 ; Rise       ; CFG_Clock       ;
;  CFG_Q[12] ; CFG_Clock  ; 4.487 ; 4.487 ; Rise       ; CFG_Clock       ;
;  CFG_Q[13] ; CFG_Clock  ; 4.525 ; 4.525 ; Rise       ; CFG_Clock       ;
; RDO_Ack    ; RDO_Clock  ; 3.957 ; 3.957 ; Rise       ; RDO_Clock       ;
; RDO_Q[*]   ; RDO_Clock  ; 4.141 ; 4.141 ; Rise       ; RDO_Clock       ;
;  RDO_Q[0]  ; RDO_Clock  ; 4.363 ; 4.363 ; Rise       ; RDO_Clock       ;
;  RDO_Q[1]  ; RDO_Clock  ; 4.141 ; 4.141 ; Rise       ; RDO_Clock       ;
;  RDO_Q[2]  ; RDO_Clock  ; 4.533 ; 4.533 ; Rise       ; RDO_Clock       ;
;  RDO_Q[3]  ; RDO_Clock  ; 4.419 ; 4.419 ; Rise       ; RDO_Clock       ;
;  RDO_Q[4]  ; RDO_Clock  ; 4.640 ; 4.640 ; Rise       ; RDO_Clock       ;
;  RDO_Q[5]  ; RDO_Clock  ; 4.932 ; 4.932 ; Rise       ; RDO_Clock       ;
;  RDO_Q[6]  ; RDO_Clock  ; 4.558 ; 4.558 ; Rise       ; RDO_Clock       ;
;  RDO_Q[7]  ; RDO_Clock  ; 4.369 ; 4.369 ; Rise       ; RDO_Clock       ;
;  RDO_Q[8]  ; RDO_Clock  ; 4.377 ; 4.377 ; Rise       ; RDO_Clock       ;
;  RDO_Q[9]  ; RDO_Clock  ; 4.416 ; 4.416 ; Rise       ; RDO_Clock       ;
;  RDO_Q[10] ; RDO_Clock  ; 4.166 ; 4.166 ; Rise       ; RDO_Clock       ;
;  RDO_Q[11] ; RDO_Clock  ; 4.317 ; 4.317 ; Rise       ; RDO_Clock       ;
;  RDO_Q[12] ; RDO_Clock  ; 4.347 ; 4.347 ; Rise       ; RDO_Clock       ;
;  RDO_Q[13] ; RDO_Clock  ; 4.364 ; 4.364 ; Rise       ; RDO_Clock       ;
+------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+------------+-------+----------+---------+---------------------+
; Clock            ; Setup      ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+------------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.845     ; 0.215 ; N/A      ; N/A     ; 7.000               ;
;  CFG_Clock       ; 11.881     ; 0.215 ; N/A      ; N/A     ; 9.000               ;
;  DAQ_Clock       ; -4.845     ; 0.238 ; N/A      ; N/A     ; 7.000               ;
;  RDO_Clock       ; -3.878     ; 0.215 ; N/A      ; N/A     ; 9.000               ;
; Design-wide TNS  ; -11987.864 ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CFG_Clock       ; 0.000      ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  DAQ_Clock       ; -11934.613 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  RDO_Clock       ; -53.251    ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+------------+-------+----------+---------+---------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; CFG_Add[*]  ; CFG_Clock  ; 10.731 ; 10.731 ; Rise       ; CFG_Clock       ;
;  CFG_Add[0] ; CFG_Clock  ; 10.431 ; 10.431 ; Rise       ; CFG_Clock       ;
;  CFG_Add[1] ; CFG_Clock  ; 10.175 ; 10.175 ; Rise       ; CFG_Clock       ;
;  CFG_Add[2] ; CFG_Clock  ; 10.076 ; 10.076 ; Rise       ; CFG_Clock       ;
;  CFG_Add[3] ; CFG_Clock  ; 10.731 ; 10.731 ; Rise       ; CFG_Clock       ;
;  CFG_Add[4] ; CFG_Clock  ; 9.543  ; 9.543  ; Rise       ; CFG_Clock       ;
; CFG_D[*]    ; CFG_Clock  ; 5.744  ; 5.744  ; Rise       ; CFG_Clock       ;
;  CFG_D[0]   ; CFG_Clock  ; 5.130  ; 5.130  ; Rise       ; CFG_Clock       ;
;  CFG_D[1]   ; CFG_Clock  ; 4.833  ; 4.833  ; Rise       ; CFG_Clock       ;
;  CFG_D[2]   ; CFG_Clock  ; 4.768  ; 4.768  ; Rise       ; CFG_Clock       ;
;  CFG_D[3]   ; CFG_Clock  ; 4.887  ; 4.887  ; Rise       ; CFG_Clock       ;
;  CFG_D[4]   ; CFG_Clock  ; 5.420  ; 5.420  ; Rise       ; CFG_Clock       ;
;  CFG_D[5]   ; CFG_Clock  ; 5.173  ; 5.173  ; Rise       ; CFG_Clock       ;
;  CFG_D[6]   ; CFG_Clock  ; 5.163  ; 5.163  ; Rise       ; CFG_Clock       ;
;  CFG_D[7]   ; CFG_Clock  ; 5.744  ; 5.744  ; Rise       ; CFG_Clock       ;
;  CFG_D[8]   ; CFG_Clock  ; 4.745  ; 4.745  ; Rise       ; CFG_Clock       ;
;  CFG_D[9]   ; CFG_Clock  ; 5.267  ; 5.267  ; Rise       ; CFG_Clock       ;
;  CFG_D[10]  ; CFG_Clock  ; 4.531  ; 4.531  ; Rise       ; CFG_Clock       ;
;  CFG_D[11]  ; CFG_Clock  ; 4.635  ; 4.635  ; Rise       ; CFG_Clock       ;
;  CFG_D[12]  ; CFG_Clock  ; 4.965  ; 4.965  ; Rise       ; CFG_Clock       ;
;  CFG_D[13]  ; CFG_Clock  ; 5.043  ; 5.043  ; Rise       ; CFG_Clock       ;
; CFG_Done    ; CFG_Clock  ; 2.914  ; 2.914  ; Rise       ; CFG_Clock       ;
; CFG_Req     ; CFG_Clock  ; 3.194  ; 3.194  ; Rise       ; CFG_Clock       ;
; CFG_WREn    ; CFG_Clock  ; 8.930  ; 8.930  ; Rise       ; CFG_Clock       ;
; DAQ_D[*]    ; DAQ_Clock  ; 12.591 ; 12.591 ; Rise       ; DAQ_Clock       ;
;  DAQ_D[0]   ; DAQ_Clock  ; 12.591 ; 12.591 ; Rise       ; DAQ_Clock       ;
;  DAQ_D[1]   ; DAQ_Clock  ; 11.106 ; 11.106 ; Rise       ; DAQ_Clock       ;
;  DAQ_D[2]   ; DAQ_Clock  ; 11.281 ; 11.281 ; Rise       ; DAQ_Clock       ;
;  DAQ_D[3]   ; DAQ_Clock  ; 12.117 ; 12.117 ; Rise       ; DAQ_Clock       ;
;  DAQ_D[4]   ; DAQ_Clock  ; 11.930 ; 11.930 ; Rise       ; DAQ_Clock       ;
;  DAQ_D[5]   ; DAQ_Clock  ; 12.004 ; 12.004 ; Rise       ; DAQ_Clock       ;
;  DAQ_D[6]   ; DAQ_Clock  ; 11.609 ; 11.609 ; Rise       ; DAQ_Clock       ;
;  DAQ_D[7]   ; DAQ_Clock  ; 12.105 ; 12.105 ; Rise       ; DAQ_Clock       ;
;  DAQ_D[8]   ; DAQ_Clock  ; 11.955 ; 11.955 ; Rise       ; DAQ_Clock       ;
;  DAQ_D[9]   ; DAQ_Clock  ; 11.643 ; 11.643 ; Rise       ; DAQ_Clock       ;
;  DAQ_D[10]  ; DAQ_Clock  ; 11.936 ; 11.936 ; Rise       ; DAQ_Clock       ;
;  DAQ_D[11]  ; DAQ_Clock  ; 11.912 ; 11.912 ; Rise       ; DAQ_Clock       ;
;  DAQ_D[12]  ; DAQ_Clock  ; 11.616 ; 11.616 ; Rise       ; DAQ_Clock       ;
;  DAQ_D[13]  ; DAQ_Clock  ; 11.048 ; 11.048 ; Rise       ; DAQ_Clock       ;
; RDO_Done    ; DAQ_Clock  ; 8.725  ; 8.725  ; Rise       ; DAQ_Clock       ;
; RDO_Req     ; DAQ_Clock  ; 8.562  ; 8.562  ; Rise       ; DAQ_Clock       ;
; Reset_n     ; DAQ_Clock  ; 4.433  ; 4.433  ; Rise       ; DAQ_Clock       ;
; RDO_Add[*]  ; RDO_Clock  ; 13.890 ; 13.890 ; Rise       ; RDO_Clock       ;
;  RDO_Add[0] ; RDO_Clock  ; 12.725 ; 12.725 ; Rise       ; RDO_Clock       ;
;  RDO_Add[1] ; RDO_Clock  ; 12.085 ; 12.085 ; Rise       ; RDO_Clock       ;
;  RDO_Add[2] ; RDO_Clock  ; 13.206 ; 13.206 ; Rise       ; RDO_Clock       ;
;  RDO_Add[3] ; RDO_Clock  ; 13.890 ; 13.890 ; Rise       ; RDO_Clock       ;
;  RDO_Add[4] ; RDO_Clock  ; 13.140 ; 13.140 ; Rise       ; RDO_Clock       ;
;  RDO_Add[5] ; RDO_Clock  ; 12.698 ; 12.698 ; Rise       ; RDO_Clock       ;
;  RDO_Add[6] ; RDO_Clock  ; 13.313 ; 13.313 ; Rise       ; RDO_Clock       ;
;  RDO_Add[7] ; RDO_Clock  ; 12.934 ; 12.934 ; Rise       ; RDO_Clock       ;
; RDO_Done    ; RDO_Clock  ; 7.739  ; 7.739  ; Rise       ; RDO_Clock       ;
; RDO_Req     ; RDO_Clock  ; 7.606  ; 7.606  ; Rise       ; RDO_Clock       ;
; Reset_n     ; RDO_Clock  ; 3.459  ; 3.459  ; Rise       ; RDO_Clock       ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; CFG_Add[*]  ; CFG_Clock  ; -2.218 ; -2.218 ; Rise       ; CFG_Clock       ;
;  CFG_Add[0] ; CFG_Clock  ; -2.537 ; -2.537 ; Rise       ; CFG_Clock       ;
;  CFG_Add[1] ; CFG_Clock  ; -2.218 ; -2.218 ; Rise       ; CFG_Clock       ;
;  CFG_Add[2] ; CFG_Clock  ; -2.382 ; -2.382 ; Rise       ; CFG_Clock       ;
;  CFG_Add[3] ; CFG_Clock  ; -3.078 ; -3.078 ; Rise       ; CFG_Clock       ;
;  CFG_Add[4] ; CFG_Clock  ; -2.774 ; -2.774 ; Rise       ; CFG_Clock       ;
; CFG_D[*]    ; CFG_Clock  ; -1.866 ; -1.866 ; Rise       ; CFG_Clock       ;
;  CFG_D[0]   ; CFG_Clock  ; -2.214 ; -2.214 ; Rise       ; CFG_Clock       ;
;  CFG_D[1]   ; CFG_Clock  ; -2.042 ; -2.042 ; Rise       ; CFG_Clock       ;
;  CFG_D[2]   ; CFG_Clock  ; -1.866 ; -1.866 ; Rise       ; CFG_Clock       ;
;  CFG_D[3]   ; CFG_Clock  ; -1.912 ; -1.912 ; Rise       ; CFG_Clock       ;
;  CFG_D[4]   ; CFG_Clock  ; -2.047 ; -2.047 ; Rise       ; CFG_Clock       ;
;  CFG_D[5]   ; CFG_Clock  ; -2.076 ; -2.076 ; Rise       ; CFG_Clock       ;
;  CFG_D[6]   ; CFG_Clock  ; -2.040 ; -2.040 ; Rise       ; CFG_Clock       ;
;  CFG_D[7]   ; CFG_Clock  ; -2.222 ; -2.222 ; Rise       ; CFG_Clock       ;
;  CFG_D[8]   ; CFG_Clock  ; -1.937 ; -1.937 ; Rise       ; CFG_Clock       ;
;  CFG_D[9]   ; CFG_Clock  ; -2.262 ; -2.262 ; Rise       ; CFG_Clock       ;
;  CFG_D[10]  ; CFG_Clock  ; -1.940 ; -1.940 ; Rise       ; CFG_Clock       ;
;  CFG_D[11]  ; CFG_Clock  ; -2.026 ; -2.026 ; Rise       ; CFG_Clock       ;
;  CFG_D[12]  ; CFG_Clock  ; -2.241 ; -2.241 ; Rise       ; CFG_Clock       ;
;  CFG_D[13]  ; CFG_Clock  ; -2.001 ; -2.001 ; Rise       ; CFG_Clock       ;
; CFG_Done    ; CFG_Clock  ; -1.411 ; -1.411 ; Rise       ; CFG_Clock       ;
; CFG_Req     ; CFG_Clock  ; -1.538 ; -1.538 ; Rise       ; CFG_Clock       ;
; CFG_WREn    ; CFG_Clock  ; -2.604 ; -2.604 ; Rise       ; CFG_Clock       ;
; DAQ_D[*]    ; DAQ_Clock  ; -1.729 ; -1.729 ; Rise       ; DAQ_Clock       ;
;  DAQ_D[0]   ; DAQ_Clock  ; -2.158 ; -2.158 ; Rise       ; DAQ_Clock       ;
;  DAQ_D[1]   ; DAQ_Clock  ; -2.046 ; -2.046 ; Rise       ; DAQ_Clock       ;
;  DAQ_D[2]   ; DAQ_Clock  ; -2.010 ; -2.010 ; Rise       ; DAQ_Clock       ;
;  DAQ_D[3]   ; DAQ_Clock  ; -2.398 ; -2.398 ; Rise       ; DAQ_Clock       ;
;  DAQ_D[4]   ; DAQ_Clock  ; -2.183 ; -2.183 ; Rise       ; DAQ_Clock       ;
;  DAQ_D[5]   ; DAQ_Clock  ; -1.729 ; -1.729 ; Rise       ; DAQ_Clock       ;
;  DAQ_D[6]   ; DAQ_Clock  ; -1.916 ; -1.916 ; Rise       ; DAQ_Clock       ;
;  DAQ_D[7]   ; DAQ_Clock  ; -2.465 ; -2.465 ; Rise       ; DAQ_Clock       ;
;  DAQ_D[8]   ; DAQ_Clock  ; -1.818 ; -1.818 ; Rise       ; DAQ_Clock       ;
;  DAQ_D[9]   ; DAQ_Clock  ; -1.909 ; -1.909 ; Rise       ; DAQ_Clock       ;
;  DAQ_D[10]  ; DAQ_Clock  ; -2.152 ; -2.152 ; Rise       ; DAQ_Clock       ;
;  DAQ_D[11]  ; DAQ_Clock  ; -2.072 ; -2.072 ; Rise       ; DAQ_Clock       ;
;  DAQ_D[12]  ; DAQ_Clock  ; -1.876 ; -1.876 ; Rise       ; DAQ_Clock       ;
;  DAQ_D[13]  ; DAQ_Clock  ; -1.935 ; -1.935 ; Rise       ; DAQ_Clock       ;
; RDO_Done    ; DAQ_Clock  ; -3.067 ; -3.067 ; Rise       ; DAQ_Clock       ;
; RDO_Req     ; DAQ_Clock  ; -2.997 ; -2.997 ; Rise       ; DAQ_Clock       ;
; Reset_n     ; DAQ_Clock  ; 0.058  ; 0.058  ; Rise       ; DAQ_Clock       ;
; RDO_Add[*]  ; RDO_Clock  ; -2.221 ; -2.221 ; Rise       ; RDO_Clock       ;
;  RDO_Add[0] ; RDO_Clock  ; -2.647 ; -2.647 ; Rise       ; RDO_Clock       ;
;  RDO_Add[1] ; RDO_Clock  ; -2.391 ; -2.391 ; Rise       ; RDO_Clock       ;
;  RDO_Add[2] ; RDO_Clock  ; -2.527 ; -2.527 ; Rise       ; RDO_Clock       ;
;  RDO_Add[3] ; RDO_Clock  ; -2.601 ; -2.601 ; Rise       ; RDO_Clock       ;
;  RDO_Add[4] ; RDO_Clock  ; -2.221 ; -2.221 ; Rise       ; RDO_Clock       ;
;  RDO_Add[5] ; RDO_Clock  ; -2.566 ; -2.566 ; Rise       ; RDO_Clock       ;
;  RDO_Add[6] ; RDO_Clock  ; -2.643 ; -2.643 ; Rise       ; RDO_Clock       ;
;  RDO_Add[7] ; RDO_Clock  ; -2.322 ; -2.322 ; Rise       ; RDO_Clock       ;
; RDO_Done    ; RDO_Clock  ; -2.214 ; -2.214 ; Rise       ; RDO_Clock       ;
; RDO_Req     ; RDO_Clock  ; -1.788 ; -1.788 ; Rise       ; RDO_Clock       ;
; Reset_n     ; RDO_Clock  ; 0.303  ; 0.303  ; Rise       ; RDO_Clock       ;
+-------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; CFG_Ack    ; CFG_Clock  ; 6.586 ; 6.586 ; Rise       ; CFG_Clock       ;
; CFG_Q[*]   ; CFG_Clock  ; 9.214 ; 9.214 ; Rise       ; CFG_Clock       ;
;  CFG_Q[0]  ; CFG_Clock  ; 7.622 ; 7.622 ; Rise       ; CFG_Clock       ;
;  CFG_Q[1]  ; CFG_Clock  ; 8.519 ; 8.519 ; Rise       ; CFG_Clock       ;
;  CFG_Q[2]  ; CFG_Clock  ; 8.549 ; 8.549 ; Rise       ; CFG_Clock       ;
;  CFG_Q[3]  ; CFG_Clock  ; 9.214 ; 9.214 ; Rise       ; CFG_Clock       ;
;  CFG_Q[4]  ; CFG_Clock  ; 8.611 ; 8.611 ; Rise       ; CFG_Clock       ;
;  CFG_Q[5]  ; CFG_Clock  ; 8.146 ; 8.146 ; Rise       ; CFG_Clock       ;
;  CFG_Q[6]  ; CFG_Clock  ; 8.937 ; 8.937 ; Rise       ; CFG_Clock       ;
;  CFG_Q[7]  ; CFG_Clock  ; 8.168 ; 8.168 ; Rise       ; CFG_Clock       ;
;  CFG_Q[8]  ; CFG_Clock  ; 8.102 ; 8.102 ; Rise       ; CFG_Clock       ;
;  CFG_Q[9]  ; CFG_Clock  ; 8.167 ; 8.167 ; Rise       ; CFG_Clock       ;
;  CFG_Q[10] ; CFG_Clock  ; 8.141 ; 8.141 ; Rise       ; CFG_Clock       ;
;  CFG_Q[11] ; CFG_Clock  ; 8.866 ; 8.866 ; Rise       ; CFG_Clock       ;
;  CFG_Q[12] ; CFG_Clock  ; 7.928 ; 7.928 ; Rise       ; CFG_Clock       ;
;  CFG_Q[13] ; CFG_Clock  ; 8.148 ; 8.148 ; Rise       ; CFG_Clock       ;
; RDO_Ack    ; RDO_Clock  ; 6.923 ; 6.923 ; Rise       ; RDO_Clock       ;
; RDO_Q[*]   ; RDO_Clock  ; 9.007 ; 9.007 ; Rise       ; RDO_Clock       ;
;  RDO_Q[0]  ; RDO_Clock  ; 7.786 ; 7.786 ; Rise       ; RDO_Clock       ;
;  RDO_Q[1]  ; RDO_Clock  ; 7.401 ; 7.401 ; Rise       ; RDO_Clock       ;
;  RDO_Q[2]  ; RDO_Clock  ; 8.101 ; 8.101 ; Rise       ; RDO_Clock       ;
;  RDO_Q[3]  ; RDO_Clock  ; 7.965 ; 7.965 ; Rise       ; RDO_Clock       ;
;  RDO_Q[4]  ; RDO_Clock  ; 8.358 ; 8.358 ; Rise       ; RDO_Clock       ;
;  RDO_Q[5]  ; RDO_Clock  ; 9.007 ; 9.007 ; Rise       ; RDO_Clock       ;
;  RDO_Q[6]  ; RDO_Clock  ; 8.235 ; 8.235 ; Rise       ; RDO_Clock       ;
;  RDO_Q[7]  ; RDO_Clock  ; 7.882 ; 7.882 ; Rise       ; RDO_Clock       ;
;  RDO_Q[8]  ; RDO_Clock  ; 7.907 ; 7.907 ; Rise       ; RDO_Clock       ;
;  RDO_Q[9]  ; RDO_Clock  ; 7.872 ; 7.872 ; Rise       ; RDO_Clock       ;
;  RDO_Q[10] ; RDO_Clock  ; 7.450 ; 7.450 ; Rise       ; RDO_Clock       ;
;  RDO_Q[11] ; RDO_Clock  ; 7.732 ; 7.732 ; Rise       ; RDO_Clock       ;
;  RDO_Q[12] ; RDO_Clock  ; 7.780 ; 7.780 ; Rise       ; RDO_Clock       ;
;  RDO_Q[13] ; RDO_Clock  ; 7.782 ; 7.782 ; Rise       ; RDO_Clock       ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; CFG_Ack    ; CFG_Clock  ; 3.808 ; 3.808 ; Rise       ; CFG_Clock       ;
; CFG_Q[*]   ; CFG_Clock  ; 4.344 ; 4.344 ; Rise       ; CFG_Clock       ;
;  CFG_Q[0]  ; CFG_Clock  ; 4.344 ; 4.344 ; Rise       ; CFG_Clock       ;
;  CFG_Q[1]  ; CFG_Clock  ; 4.710 ; 4.710 ; Rise       ; CFG_Clock       ;
;  CFG_Q[2]  ; CFG_Clock  ; 4.719 ; 4.719 ; Rise       ; CFG_Clock       ;
;  CFG_Q[3]  ; CFG_Clock  ; 5.041 ; 5.041 ; Rise       ; CFG_Clock       ;
;  CFG_Q[4]  ; CFG_Clock  ; 4.767 ; 4.767 ; Rise       ; CFG_Clock       ;
;  CFG_Q[5]  ; CFG_Clock  ; 4.540 ; 4.540 ; Rise       ; CFG_Clock       ;
;  CFG_Q[6]  ; CFG_Clock  ; 4.920 ; 4.920 ; Rise       ; CFG_Clock       ;
;  CFG_Q[7]  ; CFG_Clock  ; 4.542 ; 4.542 ; Rise       ; CFG_Clock       ;
;  CFG_Q[8]  ; CFG_Clock  ; 4.530 ; 4.530 ; Rise       ; CFG_Clock       ;
;  CFG_Q[9]  ; CFG_Clock  ; 4.554 ; 4.554 ; Rise       ; CFG_Clock       ;
;  CFG_Q[10] ; CFG_Clock  ; 4.522 ; 4.522 ; Rise       ; CFG_Clock       ;
;  CFG_Q[11] ; CFG_Clock  ; 4.899 ; 4.899 ; Rise       ; CFG_Clock       ;
;  CFG_Q[12] ; CFG_Clock  ; 4.487 ; 4.487 ; Rise       ; CFG_Clock       ;
;  CFG_Q[13] ; CFG_Clock  ; 4.525 ; 4.525 ; Rise       ; CFG_Clock       ;
; RDO_Ack    ; RDO_Clock  ; 3.957 ; 3.957 ; Rise       ; RDO_Clock       ;
; RDO_Q[*]   ; RDO_Clock  ; 4.141 ; 4.141 ; Rise       ; RDO_Clock       ;
;  RDO_Q[0]  ; RDO_Clock  ; 4.363 ; 4.363 ; Rise       ; RDO_Clock       ;
;  RDO_Q[1]  ; RDO_Clock  ; 4.141 ; 4.141 ; Rise       ; RDO_Clock       ;
;  RDO_Q[2]  ; RDO_Clock  ; 4.533 ; 4.533 ; Rise       ; RDO_Clock       ;
;  RDO_Q[3]  ; RDO_Clock  ; 4.419 ; 4.419 ; Rise       ; RDO_Clock       ;
;  RDO_Q[4]  ; RDO_Clock  ; 4.640 ; 4.640 ; Rise       ; RDO_Clock       ;
;  RDO_Q[5]  ; RDO_Clock  ; 4.932 ; 4.932 ; Rise       ; RDO_Clock       ;
;  RDO_Q[6]  ; RDO_Clock  ; 4.558 ; 4.558 ; Rise       ; RDO_Clock       ;
;  RDO_Q[7]  ; RDO_Clock  ; 4.369 ; 4.369 ; Rise       ; RDO_Clock       ;
;  RDO_Q[8]  ; RDO_Clock  ; 4.377 ; 4.377 ; Rise       ; RDO_Clock       ;
;  RDO_Q[9]  ; RDO_Clock  ; 4.416 ; 4.416 ; Rise       ; RDO_Clock       ;
;  RDO_Q[10] ; RDO_Clock  ; 4.166 ; 4.166 ; Rise       ; RDO_Clock       ;
;  RDO_Q[11] ; RDO_Clock  ; 4.317 ; 4.317 ; Rise       ; RDO_Clock       ;
;  RDO_Q[12] ; RDO_Clock  ; 4.347 ; 4.347 ; Rise       ; RDO_Clock       ;
;  RDO_Q[13] ; RDO_Clock  ; 4.364 ; 4.364 ; Rise       ; RDO_Clock       ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------+
; Setup Transfers                                                    ;
+------------+-----------+----------+----------+----------+----------+
; From Clock ; To Clock  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------+----------+----------+----------+----------+
; CFG_Clock  ; CFG_Clock ; 492      ; 0        ; 0        ; 0        ;
; CFG_Clock  ; DAQ_Clock ; 1012944  ; 0        ; 0        ; 0        ;
; DAQ_Clock  ; DAQ_Clock ; 492152   ; 0        ; 0        ; 0        ;
; RDO_Clock  ; DAQ_Clock ; 3592     ; 0        ; 0        ; 0        ;
; DAQ_Clock  ; RDO_Clock ; 3712     ; 0        ; 0        ; 0        ;
; RDO_Clock  ; RDO_Clock ; 17       ; 0        ; 0        ; 0        ;
+------------+-----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------+
; Hold Transfers                                                     ;
+------------+-----------+----------+----------+----------+----------+
; From Clock ; To Clock  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------+----------+----------+----------+----------+
; CFG_Clock  ; CFG_Clock ; 492      ; 0        ; 0        ; 0        ;
; CFG_Clock  ; DAQ_Clock ; 1012944  ; 0        ; 0        ; 0        ;
; DAQ_Clock  ; DAQ_Clock ; 492152   ; 0        ; 0        ; 0        ;
; RDO_Clock  ; DAQ_Clock ; 3592     ; 0        ; 0        ; 0        ;
; DAQ_Clock  ; RDO_Clock ; 3712     ; 0        ; 0        ; 0        ;
; RDO_Clock  ; RDO_Clock ; 17       ; 0        ; 0        ; 0        ;
+------------+-----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+-------------------------------------------------+
; Unconstrained Paths                             ;
+---------------------------------+-------+-------+
; Property                        ; Setup ; Hold  ;
+---------------------------------+-------+-------+
; Illegal Clocks                  ; 0     ; 0     ;
; Unconstrained Clocks            ; 0     ; 0     ;
; Unconstrained Input Ports       ; 47    ; 47    ;
; Unconstrained Input Port Paths  ; 63089 ; 63089 ;
; Unconstrained Output Ports      ; 30    ; 30    ;
; Unconstrained Output Port Paths ; 30    ; 30    ;
+---------------------------------+-------+-------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
<<<<message_ref>>>>
Z:/VMW764/ELEC5563M/components/SCDAQ/quartusii/EP2C70F896C6/db/SCDAQ.sta.qmsg
<<<</message_ref>>>>


