TimeQuest Timing Analyzer report for PC8001
Sat Mar 03 21:51:40 2012
Quartus II Version 11.0 Build 157 04/27/2011 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Fmax Summary
  6. Setup Summary
  7. Hold Summary
  8. Recovery Summary
  9. Removal Summary
 10. Minimum Pulse Width Summary
 11. Minimum Pulse Width: 'altera_reserved_tck'
 12. Propagation Delay
 13. Minimum Propagation Delay
 14. Clock Transfers
 15. Report TCCS
 16. Report RSKM
 17. Unconstrained Paths
 18. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                     ;
+--------------------+--------------------------------------------------+
; Quartus II Version ; Version 11.0 Build 157 04/27/2011 SJ Web Edition ;
; Revision Name      ; PC8001                                           ;
; Device Family      ; Cyclone                                          ;
; Device Name        ; EP1C12Q240C8                                     ;
; Timing Models      ; Final                                            ;
; Delay Model        ; Slow Model                                       ;
; Rise/Fall Delays   ; Unavailable                                      ;
+--------------------+--------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                    ;
+---------------------+------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+
; Clock Name          ; Type ; Period  ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                 ;
+---------------------+------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+
; altera_reserved_tck ; Base ; 100.000 ; 10.0 MHz  ; 0.000 ; 50.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { altera_reserved_tck } ;
+---------------------+------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+


----------------
; Fmax Summary ;
----------------
No paths to report.


-----------------
; Setup Summary ;
-----------------
No paths to report.


----------------
; Hold Summary ;
----------------
No paths to report.


--------------------
; Recovery Summary ;
--------------------
No paths to report.


-------------------
; Removal Summary ;
-------------------
No paths to report.


+----------------------------------------------+
; Minimum Pulse Width Summary                  ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; altera_reserved_tck ; 97.417 ; 0.000         ;
+---------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'altera_reserved_tck'                                                                  ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type      ; Clock               ; Clock Edge ; Target              ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+
; 97.417 ; 100.000      ; 2.583          ; Port Rate ; altera_reserved_tck ; Rise       ; altera_reserved_tck ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+


+------------------------------------------------------+
; Propagation Delay                                    ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; IO_D[0]    ; IO_D[0]     ; 53.099 ;    ;    ; 53.099 ;
; IO_D[0]    ; IO_D[1]     ; 54.322 ;    ;    ; 54.322 ;
; IO_D[0]    ; IO_D[2]     ; 52.638 ;    ;    ; 52.638 ;
; IO_D[0]    ; IO_D[3]     ; 52.451 ;    ;    ; 52.451 ;
; IO_D[0]    ; IO_D[4]     ; 55.301 ;    ;    ; 55.301 ;
; IO_D[0]    ; IO_D[5]     ; 54.633 ;    ;    ; 54.633 ;
; IO_D[0]    ; IO_D[6]     ; 55.003 ;    ;    ; 55.003 ;
; IO_D[0]    ; IO_D[7]     ; 53.366 ;    ;    ; 53.366 ;
; IO_D[0]    ; O_A[0]      ; 49.264 ;    ;    ; 49.264 ;
; IO_D[0]    ; O_A[1]      ; 45.995 ;    ;    ; 45.995 ;
; IO_D[0]    ; O_A[2]      ; 51.080 ;    ;    ; 51.080 ;
; IO_D[0]    ; O_A[3]      ; 43.528 ;    ;    ; 43.528 ;
; IO_D[0]    ; O_A[4]      ; 45.772 ;    ;    ; 45.772 ;
; IO_D[0]    ; O_A[5]      ; 45.738 ;    ;    ; 45.738 ;
; IO_D[0]    ; O_A[6]      ; 45.665 ;    ;    ; 45.665 ;
; IO_D[0]    ; O_A[7]      ; 43.897 ;    ;    ; 43.897 ;
; IO_D[0]    ; O_A[8]      ; 47.644 ;    ;    ; 47.644 ;
; IO_D[0]    ; O_A[9]      ; 47.601 ;    ;    ; 47.601 ;
; IO_D[0]    ; O_A[10]     ; 46.785 ;    ;    ; 46.785 ;
; IO_D[0]    ; O_A[11]     ; 49.223 ;    ;    ; 49.223 ;
; IO_D[0]    ; O_A[12]     ; 46.679 ;    ;    ; 46.679 ;
; IO_D[0]    ; O_A[13]     ; 47.823 ;    ;    ; 47.823 ;
; IO_D[0]    ; O_A[14]     ; 45.048 ;    ;    ; 45.048 ;
; IO_D[0]    ; O_nCS1      ; 47.044 ;    ;    ; 47.044 ;
; IO_D[0]    ; O_nCS2      ; 46.806 ;    ;    ; 46.806 ;
; IO_D[1]    ; IO_D[0]     ; 47.546 ;    ;    ; 47.546 ;
; IO_D[1]    ; IO_D[1]     ; 49.840 ;    ;    ; 49.840 ;
; IO_D[1]    ; IO_D[2]     ; 47.085 ;    ;    ; 47.085 ;
; IO_D[1]    ; IO_D[3]     ; 46.898 ;    ;    ; 46.898 ;
; IO_D[1]    ; IO_D[4]     ; 50.819 ;    ;    ; 50.819 ;
; IO_D[1]    ; IO_D[5]     ; 50.151 ;    ;    ; 50.151 ;
; IO_D[1]    ; IO_D[6]     ; 50.521 ;    ;    ; 50.521 ;
; IO_D[1]    ; IO_D[7]     ; 48.884 ;    ;    ; 48.884 ;
; IO_D[1]    ; O_A[0]      ; 43.711 ;    ;    ; 43.711 ;
; IO_D[1]    ; O_A[1]      ; 40.442 ;    ;    ; 40.442 ;
; IO_D[1]    ; O_A[2]      ; 45.527 ;    ;    ; 45.527 ;
; IO_D[1]    ; O_A[3]      ; 37.975 ;    ;    ; 37.975 ;
; IO_D[1]    ; O_A[4]      ; 40.219 ;    ;    ; 40.219 ;
; IO_D[1]    ; O_A[5]      ; 40.185 ;    ;    ; 40.185 ;
; IO_D[1]    ; O_A[6]      ; 40.112 ;    ;    ; 40.112 ;
; IO_D[1]    ; O_A[7]      ; 38.344 ;    ;    ; 38.344 ;
; IO_D[1]    ; O_A[8]      ; 42.091 ;    ;    ; 42.091 ;
; IO_D[1]    ; O_A[9]      ; 42.048 ;    ;    ; 42.048 ;
; IO_D[1]    ; O_A[10]     ; 41.232 ;    ;    ; 41.232 ;
; IO_D[1]    ; O_A[11]     ; 43.670 ;    ;    ; 43.670 ;
; IO_D[1]    ; O_A[12]     ; 41.126 ;    ;    ; 41.126 ;
; IO_D[1]    ; O_A[13]     ; 42.270 ;    ;    ; 42.270 ;
; IO_D[1]    ; O_A[14]     ; 39.495 ;    ;    ; 39.495 ;
; IO_D[1]    ; O_nCS1      ; 41.491 ;    ;    ; 41.491 ;
; IO_D[1]    ; O_nCS2      ; 41.253 ;    ;    ; 41.253 ;
; IO_D[2]    ; IO_D[0]     ; 48.454 ;    ;    ; 48.454 ;
; IO_D[2]    ; IO_D[1]     ; 51.401 ;    ;    ; 51.401 ;
; IO_D[2]    ; IO_D[2]     ; 47.993 ;    ;    ; 47.993 ;
; IO_D[2]    ; IO_D[3]     ; 47.806 ;    ;    ; 47.806 ;
; IO_D[2]    ; IO_D[4]     ; 52.380 ;    ;    ; 52.380 ;
; IO_D[2]    ; IO_D[5]     ; 51.712 ;    ;    ; 51.712 ;
; IO_D[2]    ; IO_D[6]     ; 52.082 ;    ;    ; 52.082 ;
; IO_D[2]    ; IO_D[7]     ; 50.445 ;    ;    ; 50.445 ;
; IO_D[2]    ; O_A[0]      ; 44.619 ;    ;    ; 44.619 ;
; IO_D[2]    ; O_A[1]      ; 41.350 ;    ;    ; 41.350 ;
; IO_D[2]    ; O_A[2]      ; 46.435 ;    ;    ; 46.435 ;
; IO_D[2]    ; O_A[3]      ; 39.211 ;    ;    ; 39.211 ;
; IO_D[2]    ; O_A[4]      ; 41.127 ;    ;    ; 41.127 ;
; IO_D[2]    ; O_A[5]      ; 41.093 ;    ;    ; 41.093 ;
; IO_D[2]    ; O_A[6]      ; 41.020 ;    ;    ; 41.020 ;
; IO_D[2]    ; O_A[7]      ; 39.509 ;    ;    ; 39.509 ;
; IO_D[2]    ; O_A[8]      ; 42.999 ;    ;    ; 42.999 ;
; IO_D[2]    ; O_A[9]      ; 42.956 ;    ;    ; 42.956 ;
; IO_D[2]    ; O_A[10]     ; 42.140 ;    ;    ; 42.140 ;
; IO_D[2]    ; O_A[11]     ; 44.578 ;    ;    ; 44.578 ;
; IO_D[2]    ; O_A[12]     ; 42.166 ;    ;    ; 42.166 ;
; IO_D[2]    ; O_A[13]     ; 43.178 ;    ;    ; 43.178 ;
; IO_D[2]    ; O_A[14]     ; 41.259 ;    ;    ; 41.259 ;
; IO_D[2]    ; O_nCS1      ; 42.399 ;    ;    ; 42.399 ;
; IO_D[2]    ; O_nCS2      ; 42.161 ;    ;    ; 42.161 ;
; IO_D[3]    ; IO_D[0]     ; 49.187 ;    ;    ; 49.187 ;
; IO_D[3]    ; IO_D[1]     ; 51.503 ;    ;    ; 51.503 ;
; IO_D[3]    ; IO_D[2]     ; 48.726 ;    ;    ; 48.726 ;
; IO_D[3]    ; IO_D[3]     ; 48.539 ;    ;    ; 48.539 ;
; IO_D[3]    ; IO_D[4]     ; 52.482 ;    ;    ; 52.482 ;
; IO_D[3]    ; IO_D[5]     ; 51.814 ;    ;    ; 51.814 ;
; IO_D[3]    ; IO_D[6]     ; 52.184 ;    ;    ; 52.184 ;
; IO_D[3]    ; IO_D[7]     ; 50.547 ;    ;    ; 50.547 ;
; IO_D[3]    ; O_A[0]      ; 45.352 ;    ;    ; 45.352 ;
; IO_D[3]    ; O_A[1]      ; 42.083 ;    ;    ; 42.083 ;
; IO_D[3]    ; O_A[2]      ; 47.168 ;    ;    ; 47.168 ;
; IO_D[3]    ; O_A[3]      ; 40.107 ;    ;    ; 40.107 ;
; IO_D[3]    ; O_A[4]      ; 41.860 ;    ;    ; 41.860 ;
; IO_D[3]    ; O_A[5]      ; 41.826 ;    ;    ; 41.826 ;
; IO_D[3]    ; O_A[6]      ; 41.753 ;    ;    ; 41.753 ;
; IO_D[3]    ; O_A[7]      ; 40.405 ;    ;    ; 40.405 ;
; IO_D[3]    ; O_A[8]      ; 43.732 ;    ;    ; 43.732 ;
; IO_D[3]    ; O_A[9]      ; 43.689 ;    ;    ; 43.689 ;
; IO_D[3]    ; O_A[10]     ; 42.873 ;    ;    ; 42.873 ;
; IO_D[3]    ; O_A[11]     ; 45.311 ;    ;    ; 45.311 ;
; IO_D[3]    ; O_A[12]     ; 42.767 ;    ;    ; 42.767 ;
; IO_D[3]    ; O_A[13]     ; 43.911 ;    ;    ; 43.911 ;
; IO_D[3]    ; O_A[14]     ; 41.136 ;    ;    ; 41.136 ;
; IO_D[3]    ; O_nCS1      ; 43.132 ;    ;    ; 43.132 ;
; IO_D[3]    ; O_nCS2      ; 42.894 ;    ;    ; 42.894 ;
; IO_D[4]    ; IO_D[0]     ; 49.678 ;    ;    ; 49.678 ;
; IO_D[4]    ; IO_D[1]     ; 51.444 ;    ;    ; 51.444 ;
; IO_D[4]    ; IO_D[2]     ; 49.217 ;    ;    ; 49.217 ;
; IO_D[4]    ; IO_D[3]     ; 49.030 ;    ;    ; 49.030 ;
; IO_D[4]    ; IO_D[4]     ; 52.423 ;    ;    ; 52.423 ;
; IO_D[4]    ; IO_D[5]     ; 51.755 ;    ;    ; 51.755 ;
; IO_D[4]    ; IO_D[6]     ; 52.125 ;    ;    ; 52.125 ;
; IO_D[4]    ; IO_D[7]     ; 50.488 ;    ;    ; 50.488 ;
; IO_D[4]    ; O_A[0]      ; 45.843 ;    ;    ; 45.843 ;
; IO_D[4]    ; O_A[1]      ; 42.574 ;    ;    ; 42.574 ;
; IO_D[4]    ; O_A[2]      ; 47.659 ;    ;    ; 47.659 ;
; IO_D[4]    ; O_A[3]      ; 40.107 ;    ;    ; 40.107 ;
; IO_D[4]    ; O_A[4]      ; 42.351 ;    ;    ; 42.351 ;
; IO_D[4]    ; O_A[5]      ; 42.317 ;    ;    ; 42.317 ;
; IO_D[4]    ; O_A[6]      ; 42.244 ;    ;    ; 42.244 ;
; IO_D[4]    ; O_A[7]      ; 40.476 ;    ;    ; 40.476 ;
; IO_D[4]    ; O_A[8]      ; 44.223 ;    ;    ; 44.223 ;
; IO_D[4]    ; O_A[9]      ; 44.180 ;    ;    ; 44.180 ;
; IO_D[4]    ; O_A[10]     ; 43.364 ;    ;    ; 43.364 ;
; IO_D[4]    ; O_A[11]     ; 45.802 ;    ;    ; 45.802 ;
; IO_D[4]    ; O_A[12]     ; 43.258 ;    ;    ; 43.258 ;
; IO_D[4]    ; O_A[13]     ; 44.402 ;    ;    ; 44.402 ;
; IO_D[4]    ; O_A[14]     ; 41.627 ;    ;    ; 41.627 ;
; IO_D[4]    ; O_nCS1      ; 43.623 ;    ;    ; 43.623 ;
; IO_D[4]    ; O_nCS2      ; 43.385 ;    ;    ; 43.385 ;
; IO_D[5]    ; IO_D[0]     ; 48.146 ;    ;    ; 48.146 ;
; IO_D[5]    ; IO_D[1]     ; 50.986 ;    ;    ; 50.986 ;
; IO_D[5]    ; IO_D[2]     ; 47.685 ;    ;    ; 47.685 ;
; IO_D[5]    ; IO_D[3]     ; 47.498 ;    ;    ; 47.498 ;
; IO_D[5]    ; IO_D[4]     ; 51.965 ;    ;    ; 51.965 ;
; IO_D[5]    ; IO_D[5]     ; 51.297 ;    ;    ; 51.297 ;
; IO_D[5]    ; IO_D[6]     ; 51.667 ;    ;    ; 51.667 ;
; IO_D[5]    ; IO_D[7]     ; 50.030 ;    ;    ; 50.030 ;
; IO_D[5]    ; O_A[0]      ; 44.311 ;    ;    ; 44.311 ;
; IO_D[5]    ; O_A[1]      ; 41.042 ;    ;    ; 41.042 ;
; IO_D[5]    ; O_A[2]      ; 46.127 ;    ;    ; 46.127 ;
; IO_D[5]    ; O_A[3]      ; 39.590 ;    ;    ; 39.590 ;
; IO_D[5]    ; O_A[4]      ; 40.819 ;    ;    ; 40.819 ;
; IO_D[5]    ; O_A[5]      ; 40.785 ;    ;    ; 40.785 ;
; IO_D[5]    ; O_A[6]      ; 40.712 ;    ;    ; 40.712 ;
; IO_D[5]    ; O_A[7]      ; 39.888 ;    ;    ; 39.888 ;
; IO_D[5]    ; O_A[8]      ; 42.691 ;    ;    ; 42.691 ;
; IO_D[5]    ; O_A[9]      ; 42.648 ;    ;    ; 42.648 ;
; IO_D[5]    ; O_A[10]     ; 41.832 ;    ;    ; 41.832 ;
; IO_D[5]    ; O_A[11]     ; 44.270 ;    ;    ; 44.270 ;
; IO_D[5]    ; O_A[12]     ; 41.726 ;    ;    ; 41.726 ;
; IO_D[5]    ; O_A[13]     ; 42.870 ;    ;    ; 42.870 ;
; IO_D[5]    ; O_A[14]     ; 40.095 ;    ;    ; 40.095 ;
; IO_D[5]    ; O_nCS1      ; 42.091 ;    ;    ; 42.091 ;
; IO_D[5]    ; O_nCS2      ; 41.853 ;    ;    ; 41.853 ;
; IO_D[6]    ; IO_D[0]     ; 49.396 ;    ;    ; 49.396 ;
; IO_D[6]    ; IO_D[1]     ; 50.763 ;    ;    ; 50.763 ;
; IO_D[6]    ; IO_D[2]     ; 48.935 ;    ;    ; 48.935 ;
; IO_D[6]    ; IO_D[3]     ; 48.748 ;    ;    ; 48.748 ;
; IO_D[6]    ; IO_D[4]     ; 51.742 ;    ;    ; 51.742 ;
; IO_D[6]    ; IO_D[5]     ; 51.074 ;    ;    ; 51.074 ;
; IO_D[6]    ; IO_D[6]     ; 51.444 ;    ;    ; 51.444 ;
; IO_D[6]    ; IO_D[7]     ; 49.807 ;    ;    ; 49.807 ;
; IO_D[6]    ; O_A[0]      ; 45.561 ;    ;    ; 45.561 ;
; IO_D[6]    ; O_A[1]      ; 42.292 ;    ;    ; 42.292 ;
; IO_D[6]    ; O_A[2]      ; 47.377 ;    ;    ; 47.377 ;
; IO_D[6]    ; O_A[3]      ; 39.825 ;    ;    ; 39.825 ;
; IO_D[6]    ; O_A[4]      ; 42.069 ;    ;    ; 42.069 ;
; IO_D[6]    ; O_A[5]      ; 42.035 ;    ;    ; 42.035 ;
; IO_D[6]    ; O_A[6]      ; 41.962 ;    ;    ; 41.962 ;
; IO_D[6]    ; O_A[7]      ; 40.194 ;    ;    ; 40.194 ;
; IO_D[6]    ; O_A[8]      ; 43.941 ;    ;    ; 43.941 ;
; IO_D[6]    ; O_A[9]      ; 43.898 ;    ;    ; 43.898 ;
; IO_D[6]    ; O_A[10]     ; 43.082 ;    ;    ; 43.082 ;
; IO_D[6]    ; O_A[11]     ; 45.520 ;    ;    ; 45.520 ;
; IO_D[6]    ; O_A[12]     ; 42.976 ;    ;    ; 42.976 ;
; IO_D[6]    ; O_A[13]     ; 44.120 ;    ;    ; 44.120 ;
; IO_D[6]    ; O_A[14]     ; 41.345 ;    ;    ; 41.345 ;
; IO_D[6]    ; O_nCS1      ; 43.341 ;    ;    ; 43.341 ;
; IO_D[6]    ; O_nCS2      ; 43.103 ;    ;    ; 43.103 ;
; IO_D[7]    ; IO_D[0]     ; 51.660 ;    ;    ; 51.660 ;
; IO_D[7]    ; IO_D[1]     ; 53.945 ;    ;    ; 53.945 ;
; IO_D[7]    ; IO_D[2]     ; 51.199 ;    ;    ; 51.199 ;
; IO_D[7]    ; IO_D[3]     ; 51.012 ;    ;    ; 51.012 ;
; IO_D[7]    ; IO_D[4]     ; 54.924 ;    ;    ; 54.924 ;
; IO_D[7]    ; IO_D[5]     ; 54.256 ;    ;    ; 54.256 ;
; IO_D[7]    ; IO_D[6]     ; 54.626 ;    ;    ; 54.626 ;
; IO_D[7]    ; IO_D[7]     ; 52.989 ;    ;    ; 52.989 ;
; IO_D[7]    ; O_A[0]      ; 47.825 ;    ;    ; 47.825 ;
; IO_D[7]    ; O_A[1]      ; 44.556 ;    ;    ; 44.556 ;
; IO_D[7]    ; O_A[2]      ; 49.641 ;    ;    ; 49.641 ;
; IO_D[7]    ; O_A[3]      ; 43.247 ;    ;    ; 43.247 ;
; IO_D[7]    ; O_A[4]      ; 44.333 ;    ;    ; 44.333 ;
; IO_D[7]    ; O_A[5]      ; 44.299 ;    ;    ; 44.299 ;
; IO_D[7]    ; O_A[6]      ; 44.226 ;    ;    ; 44.226 ;
; IO_D[7]    ; O_A[7]      ; 43.545 ;    ;    ; 43.545 ;
; IO_D[7]    ; O_A[8]      ; 46.205 ;    ;    ; 46.205 ;
; IO_D[7]    ; O_A[9]      ; 46.162 ;    ;    ; 46.162 ;
; IO_D[7]    ; O_A[10]     ; 45.346 ;    ;    ; 45.346 ;
; IO_D[7]    ; O_A[11]     ; 47.784 ;    ;    ; 47.784 ;
; IO_D[7]    ; O_A[12]     ; 45.240 ;    ;    ; 45.240 ;
; IO_D[7]    ; O_A[13]     ; 46.384 ;    ;    ; 46.384 ;
; IO_D[7]    ; O_A[14]     ; 43.609 ;    ;    ; 43.609 ;
; IO_D[7]    ; O_nCS1      ; 45.605 ;    ;    ; 45.605 ;
; IO_D[7]    ; O_nCS2      ; 45.367 ;    ;    ; 45.367 ;
+------------+-------------+--------+----+----+--------+


+------------------------------------------------------+
; Minimum Propagation Delay                            ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; IO_D[0]    ; IO_D[0]     ; 32.512 ;    ;    ; 32.512 ;
; IO_D[0]    ; IO_D[1]     ; 34.064 ;    ;    ; 34.064 ;
; IO_D[0]    ; IO_D[2]     ; 34.129 ;    ;    ; 34.129 ;
; IO_D[0]    ; IO_D[3]     ; 32.139 ;    ;    ; 32.139 ;
; IO_D[0]    ; IO_D[4]     ; 31.698 ;    ;    ; 31.698 ;
; IO_D[0]    ; IO_D[5]     ; 32.496 ;    ;    ; 32.496 ;
; IO_D[0]    ; IO_D[6]     ; 32.500 ;    ;    ; 32.500 ;
; IO_D[0]    ; IO_D[7]     ; 32.265 ;    ;    ; 32.265 ;
; IO_D[0]    ; O_A[0]      ; 31.403 ;    ;    ; 31.403 ;
; IO_D[0]    ; O_A[1]      ; 31.694 ;    ;    ; 31.694 ;
; IO_D[0]    ; O_A[2]      ; 31.050 ;    ;    ; 31.050 ;
; IO_D[0]    ; O_A[3]      ; 31.282 ;    ;    ; 31.282 ;
; IO_D[0]    ; O_A[4]      ; 32.938 ;    ;    ; 32.938 ;
; IO_D[0]    ; O_A[5]      ; 32.930 ;    ;    ; 32.930 ;
; IO_D[0]    ; O_A[6]      ; 32.951 ;    ;    ; 32.951 ;
; IO_D[0]    ; O_A[7]      ; 32.106 ;    ;    ; 32.106 ;
; IO_D[0]    ; O_A[8]      ; 32.058 ;    ;    ; 32.058 ;
; IO_D[0]    ; O_A[9]      ; 33.095 ;    ;    ; 33.095 ;
; IO_D[0]    ; O_A[10]     ; 31.222 ;    ;    ; 31.222 ;
; IO_D[0]    ; O_A[11]     ; 32.670 ;    ;    ; 32.670 ;
; IO_D[0]    ; O_A[12]     ; 32.593 ;    ;    ; 32.593 ;
; IO_D[0]    ; O_A[13]     ; 32.345 ;    ;    ; 32.345 ;
; IO_D[0]    ; O_A[14]     ; 31.346 ;    ;    ; 31.346 ;
; IO_D[0]    ; O_nCS1      ; 33.263 ;    ;    ; 33.263 ;
; IO_D[0]    ; O_nCS2      ; 33.025 ;    ;    ; 33.025 ;
; IO_D[1]    ; IO_D[0]     ; 27.693 ;    ;    ; 27.693 ;
; IO_D[1]    ; IO_D[1]     ; 28.909 ;    ;    ; 28.909 ;
; IO_D[1]    ; IO_D[2]     ; 29.490 ;    ;    ; 29.490 ;
; IO_D[1]    ; IO_D[3]     ; 26.984 ;    ;    ; 26.984 ;
; IO_D[1]    ; IO_D[4]     ; 26.543 ;    ;    ; 26.543 ;
; IO_D[1]    ; IO_D[5]     ; 27.341 ;    ;    ; 27.341 ;
; IO_D[1]    ; IO_D[6]     ; 27.345 ;    ;    ; 27.345 ;
; IO_D[1]    ; IO_D[7]     ; 27.110 ;    ;    ; 27.110 ;
; IO_D[1]    ; O_A[0]      ; 26.944 ;    ;    ; 26.944 ;
; IO_D[1]    ; O_A[1]      ; 27.235 ;    ;    ; 27.235 ;
; IO_D[1]    ; O_A[2]      ; 26.591 ;    ;    ; 26.591 ;
; IO_D[1]    ; O_A[3]      ; 26.823 ;    ;    ; 26.823 ;
; IO_D[1]    ; O_A[4]      ; 28.479 ;    ;    ; 28.479 ;
; IO_D[1]    ; O_A[5]      ; 28.471 ;    ;    ; 28.471 ;
; IO_D[1]    ; O_A[6]      ; 28.492 ;    ;    ; 28.492 ;
; IO_D[1]    ; O_A[7]      ; 27.647 ;    ;    ; 27.647 ;
; IO_D[1]    ; O_A[8]      ; 27.528 ;    ;    ; 27.528 ;
; IO_D[1]    ; O_A[9]      ; 28.636 ;    ;    ; 28.636 ;
; IO_D[1]    ; O_A[10]     ; 26.763 ;    ;    ; 26.763 ;
; IO_D[1]    ; O_A[11]     ; 28.211 ;    ;    ; 28.211 ;
; IO_D[1]    ; O_A[12]     ; 28.134 ;    ;    ; 28.134 ;
; IO_D[1]    ; O_A[13]     ; 27.886 ;    ;    ; 27.886 ;
; IO_D[1]    ; O_A[14]     ; 26.887 ;    ;    ; 26.887 ;
; IO_D[1]    ; O_nCS1      ; 28.854 ;    ;    ; 28.854 ;
; IO_D[1]    ; O_nCS2      ; 28.616 ;    ;    ; 28.616 ;
; IO_D[2]    ; IO_D[0]     ; 30.339 ;    ;    ; 30.339 ;
; IO_D[2]    ; IO_D[1]     ; 31.555 ;    ;    ; 31.555 ;
; IO_D[2]    ; IO_D[2]     ; 28.786 ;    ;    ; 28.786 ;
; IO_D[2]    ; IO_D[3]     ; 29.630 ;    ;    ; 29.630 ;
; IO_D[2]    ; IO_D[4]     ; 29.189 ;    ;    ; 29.189 ;
; IO_D[2]    ; IO_D[5]     ; 29.987 ;    ;    ; 29.987 ;
; IO_D[2]    ; IO_D[6]     ; 29.991 ;    ;    ; 29.991 ;
; IO_D[2]    ; IO_D[7]     ; 29.674 ;    ;    ; 29.674 ;
; IO_D[2]    ; O_A[0]      ; 29.382 ;    ;    ; 29.382 ;
; IO_D[2]    ; O_A[1]      ; 29.673 ;    ;    ; 29.673 ;
; IO_D[2]    ; O_A[2]      ; 29.029 ;    ;    ; 29.029 ;
; IO_D[2]    ; O_A[3]      ; 29.261 ;    ;    ; 29.261 ;
; IO_D[2]    ; O_A[4]      ; 30.917 ;    ;    ; 30.917 ;
; IO_D[2]    ; O_A[5]      ; 30.909 ;    ;    ; 30.909 ;
; IO_D[2]    ; O_A[6]      ; 30.930 ;    ;    ; 30.930 ;
; IO_D[2]    ; O_A[7]      ; 30.085 ;    ;    ; 30.085 ;
; IO_D[2]    ; O_A[8]      ; 29.481 ;    ;    ; 29.481 ;
; IO_D[2]    ; O_A[9]      ; 31.074 ;    ;    ; 31.074 ;
; IO_D[2]    ; O_A[10]     ; 29.201 ;    ;    ; 29.201 ;
; IO_D[2]    ; O_A[11]     ; 30.649 ;    ;    ; 30.649 ;
; IO_D[2]    ; O_A[12]     ; 30.572 ;    ;    ; 30.572 ;
; IO_D[2]    ; O_A[13]     ; 30.324 ;    ;    ; 30.324 ;
; IO_D[2]    ; O_A[14]     ; 29.325 ;    ;    ; 29.325 ;
; IO_D[2]    ; O_nCS1      ; 31.082 ;    ;    ; 31.082 ;
; IO_D[2]    ; O_nCS2      ; 30.844 ;    ;    ; 30.844 ;
; IO_D[3]    ; IO_D[0]     ; 29.260 ;    ;    ; 29.260 ;
; IO_D[3]    ; IO_D[1]     ; 31.459 ;    ;    ; 31.459 ;
; IO_D[3]    ; IO_D[2]     ; 28.822 ;    ;    ; 28.822 ;
; IO_D[3]    ; IO_D[3]     ; 26.696 ;    ;    ; 26.696 ;
; IO_D[3]    ; IO_D[4]     ; 27.666 ;    ;    ; 27.666 ;
; IO_D[3]    ; IO_D[5]     ; 28.375 ;    ;    ; 28.375 ;
; IO_D[3]    ; IO_D[6]     ; 27.760 ;    ;    ; 27.760 ;
; IO_D[3]    ; IO_D[7]     ; 27.402 ;    ;    ; 27.402 ;
; IO_D[3]    ; O_A[0]      ; 30.261 ;    ;    ; 30.261 ;
; IO_D[3]    ; O_A[1]      ; 30.552 ;    ;    ; 30.552 ;
; IO_D[3]    ; O_A[2]      ; 29.908 ;    ;    ; 29.908 ;
; IO_D[3]    ; O_A[3]      ; 30.104 ;    ;    ; 30.104 ;
; IO_D[3]    ; O_A[4]      ; 31.796 ;    ;    ; 31.796 ;
; IO_D[3]    ; O_A[5]      ; 31.788 ;    ;    ; 31.788 ;
; IO_D[3]    ; O_A[6]      ; 31.809 ;    ;    ; 31.809 ;
; IO_D[3]    ; O_A[7]      ; 30.964 ;    ;    ; 30.964 ;
; IO_D[3]    ; O_A[8]      ; 29.408 ;    ;    ; 29.408 ;
; IO_D[3]    ; O_A[9]      ; 31.953 ;    ;    ; 31.953 ;
; IO_D[3]    ; O_A[10]     ; 30.080 ;    ;    ; 30.080 ;
; IO_D[3]    ; O_A[11]     ; 31.528 ;    ;    ; 31.528 ;
; IO_D[3]    ; O_A[12]     ; 30.714 ;    ;    ; 30.714 ;
; IO_D[3]    ; O_A[13]     ; 31.203 ;    ;    ; 31.203 ;
; IO_D[3]    ; O_A[14]     ; 30.078 ;    ;    ; 30.078 ;
; IO_D[3]    ; O_nCS1      ; 31.430 ;    ;    ; 31.430 ;
; IO_D[3]    ; O_nCS2      ; 31.192 ;    ;    ; 31.192 ;
; IO_D[4]    ; IO_D[0]     ; 30.301 ;    ;    ; 30.301 ;
; IO_D[4]    ; IO_D[1]     ; 31.303 ;    ;    ; 31.303 ;
; IO_D[4]    ; IO_D[2]     ; 32.403 ;    ;    ; 32.403 ;
; IO_D[4]    ; IO_D[3]     ; 26.216 ;    ;    ; 26.216 ;
; IO_D[4]    ; IO_D[4]     ; 24.608 ;    ;    ; 24.608 ;
; IO_D[4]    ; IO_D[5]     ; 30.746 ;    ;    ; 30.746 ;
; IO_D[4]    ; IO_D[6]     ; 30.750 ;    ;    ; 30.750 ;
; IO_D[4]    ; IO_D[7]     ; 30.515 ;    ;    ; 30.515 ;
; IO_D[4]    ; O_A[0]      ; 28.825 ;    ;    ; 28.825 ;
; IO_D[4]    ; O_A[1]      ; 29.247 ;    ;    ; 29.247 ;
; IO_D[4]    ; O_A[2]      ; 28.283 ;    ;    ; 28.283 ;
; IO_D[4]    ; O_A[3]      ; 28.128 ;    ;    ; 28.128 ;
; IO_D[4]    ; O_A[4]      ; 29.575 ;    ;    ; 29.575 ;
; IO_D[4]    ; O_A[5]      ; 29.998 ;    ;    ; 29.998 ;
; IO_D[4]    ; O_A[6]      ; 30.565 ;    ;    ; 30.565 ;
; IO_D[4]    ; O_A[7]      ; 29.341 ;    ;    ; 29.341 ;
; IO_D[4]    ; O_A[8]      ; 27.124 ;    ;    ; 27.124 ;
; IO_D[4]    ; O_A[9]      ; 29.837 ;    ;    ; 29.837 ;
; IO_D[4]    ; O_A[10]     ; 29.377 ;    ;    ; 29.377 ;
; IO_D[4]    ; O_A[11]     ; 30.615 ;    ;    ; 30.615 ;
; IO_D[4]    ; O_A[12]     ; 28.430 ;    ;    ; 28.430 ;
; IO_D[4]    ; O_A[13]     ; 29.205 ;    ;    ; 29.205 ;
; IO_D[4]    ; O_A[14]     ; 27.794 ;    ;    ; 27.794 ;
; IO_D[4]    ; O_nCS1      ; 29.770 ;    ;    ; 29.770 ;
; IO_D[4]    ; O_nCS2      ; 29.532 ;    ;    ; 29.532 ;
; IO_D[5]    ; IO_D[0]     ; 28.061 ;    ;    ; 28.061 ;
; IO_D[5]    ; IO_D[1]     ; 29.277 ;    ;    ; 29.277 ;
; IO_D[5]    ; IO_D[2]     ; 29.858 ;    ;    ; 29.858 ;
; IO_D[5]    ; IO_D[3]     ; 27.352 ;    ;    ; 27.352 ;
; IO_D[5]    ; IO_D[4]     ; 26.911 ;    ;    ; 26.911 ;
; IO_D[5]    ; IO_D[5]     ; 23.489 ;    ;    ; 23.489 ;
; IO_D[5]    ; IO_D[6]     ; 27.713 ;    ;    ; 27.713 ;
; IO_D[5]    ; IO_D[7]     ; 27.478 ;    ;    ; 27.478 ;
; IO_D[5]    ; O_A[0]      ; 28.685 ;    ;    ; 28.685 ;
; IO_D[5]    ; O_A[1]      ; 28.976 ;    ;    ; 28.976 ;
; IO_D[5]    ; O_A[2]      ; 28.332 ;    ;    ; 28.332 ;
; IO_D[5]    ; O_A[3]      ; 28.564 ;    ;    ; 28.564 ;
; IO_D[5]    ; O_A[4]      ; 30.220 ;    ;    ; 30.220 ;
; IO_D[5]    ; O_A[5]      ; 30.212 ;    ;    ; 30.212 ;
; IO_D[5]    ; O_A[6]      ; 30.233 ;    ;    ; 30.233 ;
; IO_D[5]    ; O_A[7]      ; 29.388 ;    ;    ; 29.388 ;
; IO_D[5]    ; O_A[8]      ; 28.955 ;    ;    ; 28.955 ;
; IO_D[5]    ; O_A[9]      ; 30.377 ;    ;    ; 30.377 ;
; IO_D[5]    ; O_A[10]     ; 28.504 ;    ;    ; 28.504 ;
; IO_D[5]    ; O_A[11]     ; 29.952 ;    ;    ; 29.952 ;
; IO_D[5]    ; O_A[12]     ; 29.875 ;    ;    ; 29.875 ;
; IO_D[5]    ; O_A[13]     ; 29.627 ;    ;    ; 29.627 ;
; IO_D[5]    ; O_A[14]     ; 28.628 ;    ;    ; 28.628 ;
; IO_D[5]    ; O_nCS1      ; 30.556 ;    ;    ; 30.556 ;
; IO_D[5]    ; O_nCS2      ; 30.318 ;    ;    ; 30.318 ;
; IO_D[6]    ; IO_D[0]     ; 29.003 ;    ;    ; 29.003 ;
; IO_D[6]    ; IO_D[1]     ; 30.219 ;    ;    ; 30.219 ;
; IO_D[6]    ; IO_D[2]     ; 30.001 ;    ;    ; 30.001 ;
; IO_D[6]    ; IO_D[3]     ; 28.294 ;    ;    ; 28.294 ;
; IO_D[6]    ; IO_D[4]     ; 27.853 ;    ;    ; 27.853 ;
; IO_D[6]    ; IO_D[5]     ; 28.651 ;    ;    ; 28.651 ;
; IO_D[6]    ; IO_D[6]     ; 25.658 ;    ;    ; 25.658 ;
; IO_D[6]    ; IO_D[7]     ; 28.420 ;    ;    ; 28.420 ;
; IO_D[6]    ; O_A[0]      ; 30.325 ;    ;    ; 30.325 ;
; IO_D[6]    ; O_A[1]      ; 30.897 ;    ;    ; 30.897 ;
; IO_D[6]    ; O_A[2]      ; 29.758 ;    ;    ; 29.758 ;
; IO_D[6]    ; O_A[3]      ; 29.546 ;    ;    ; 29.546 ;
; IO_D[6]    ; O_A[4]      ; 31.667 ;    ;    ; 31.667 ;
; IO_D[6]    ; O_A[5]      ; 31.937 ;    ;    ; 31.937 ;
; IO_D[6]    ; O_A[6]      ; 31.949 ;    ;    ; 31.949 ;
; IO_D[6]    ; O_A[7]      ; 31.309 ;    ;    ; 31.309 ;
; IO_D[6]    ; O_A[8]      ; 29.271 ;    ;    ; 29.271 ;
; IO_D[6]    ; O_A[9]      ; 31.709 ;    ;    ; 31.709 ;
; IO_D[6]    ; O_A[10]     ; 30.425 ;    ;    ; 30.425 ;
; IO_D[6]    ; O_A[11]     ; 31.873 ;    ;    ; 31.873 ;
; IO_D[6]    ; O_A[12]     ; 31.011 ;    ;    ; 31.011 ;
; IO_D[6]    ; O_A[13]     ; 31.548 ;    ;    ; 31.548 ;
; IO_D[6]    ; O_A[14]     ; 30.022 ;    ;    ; 30.022 ;
; IO_D[6]    ; O_nCS1      ; 30.872 ;    ;    ; 30.872 ;
; IO_D[6]    ; O_nCS2      ; 30.634 ;    ;    ; 30.634 ;
; IO_D[7]    ; IO_D[0]     ; 32.655 ;    ;    ; 32.655 ;
; IO_D[7]    ; IO_D[1]     ; 33.871 ;    ;    ; 33.871 ;
; IO_D[7]    ; IO_D[2]     ; 34.240 ;    ;    ; 34.240 ;
; IO_D[7]    ; IO_D[3]     ; 31.946 ;    ;    ; 31.946 ;
; IO_D[7]    ; IO_D[4]     ; 31.505 ;    ;    ; 31.505 ;
; IO_D[7]    ; IO_D[5]     ; 32.303 ;    ;    ; 32.303 ;
; IO_D[7]    ; IO_D[6]     ; 32.307 ;    ;    ; 32.307 ;
; IO_D[7]    ; IO_D[7]     ; 25.833 ;    ;    ; 25.833 ;
; IO_D[7]    ; O_A[0]      ; 31.595 ;    ;    ; 31.595 ;
; IO_D[7]    ; O_A[1]      ; 32.258 ;    ;    ; 32.258 ;
; IO_D[7]    ; O_A[2]      ; 31.028 ;    ;    ; 31.028 ;
; IO_D[7]    ; O_A[3]      ; 30.816 ;    ;    ; 30.816 ;
; IO_D[7]    ; O_A[4]      ; 33.740 ;    ;    ; 33.740 ;
; IO_D[7]    ; O_A[5]      ; 33.207 ;    ;    ; 33.207 ;
; IO_D[7]    ; O_A[6]      ; 33.219 ;    ;    ; 33.219 ;
; IO_D[7]    ; O_A[7]      ; 32.668 ;    ;    ; 32.668 ;
; IO_D[7]    ; O_A[8]      ; 30.541 ;    ;    ; 30.541 ;
; IO_D[7]    ; O_A[9]      ; 31.841 ;    ;    ; 31.841 ;
; IO_D[7]    ; O_A[10]     ; 31.684 ;    ;    ; 31.684 ;
; IO_D[7]    ; O_A[11]     ; 32.147 ;    ;    ; 32.147 ;
; IO_D[7]    ; O_A[12]     ; 32.281 ;    ;    ; 32.281 ;
; IO_D[7]    ; O_A[13]     ; 32.341 ;    ;    ; 32.341 ;
; IO_D[7]    ; O_A[14]     ; 30.154 ;    ;    ; 30.154 ;
; IO_D[7]    ; O_nCS1      ; 31.350 ;    ;    ; 31.350 ;
; IO_D[7]    ; O_nCS2      ; 31.112 ;    ;    ; 31.112 ;
+------------+-------------+--------+----+----+--------+


-------------------
; Clock Transfers ;
-------------------
Nothing to report.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 5     ; 5    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 3137  ; 3137 ;
; Unconstrained Output Ports      ; 42    ; 42   ;
; Unconstrained Output Port Paths ; 1415  ; 1415 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 11.0 Build 157 04/27/2011 SJ Web Edition
    Info: Processing started: Sat Mar 03 21:51:38 2012
Info: Command: quartus_sta PC8001 -c PC8001
Info: qsta_default_script.tcl version: #1
Warning: Parallel compilation is not licensed and has been disabled
Info: Evaluating HDL-embedded SDC commands
    Info: Entity sld_hub
        Info: create_clock -period 10MHz -name altera_reserved_tck [get_ports {altera_reserved_tck}]
        Info: set_clock_groups -asynchronous -group {altera_reserved_tck}
Critical Warning: Synopsys Design Constraints File file not found: 'PC8001.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Warning: Node: r_clk was determined to be a clock but was found without an associated clock assignment.
Warning: Node: I_CLK_21M was determined to be a clock but was found without an associated clock assignment.
Warning: Node: r_clk_12m[1] was determined to be a clock but was found without an associated clock assignment.
Warning: Node: ukp:ukp|clockgen:clockgen|carry_a was determined to be a clock but was found without an associated clock assignment.
Warning: Node: ukp:ukp|clockgen:clockgen|carry_b was determined to be a clock but was found without an associated clock assignment.
Warning: PLL cross checking found inconsistent PLL clock settings:
    Warning: Node: system_clk|altpll_component|pll|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 46.728
    Warning: Node: system_clk|altpll_component|pll|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 46.728
Info: No fmax paths to report
Info: No Setup paths to report
Info: No Hold paths to report
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is 97.417
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    97.417         0.000 altera_reserved_tck 
Info: The selected device family is not supported by the report_metastability command.
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 10 warnings
    Info: Peak virtual memory: 251 megabytes
    Info: Processing ended: Sat Mar 03 21:51:40 2012
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


