digraph "CFG for '_Z32yMinDeltaIntegralReplicateKernelPKfPfiiiS0_S0_S0_ii' function" {
	label="CFG for '_Z32yMinDeltaIntegralReplicateKernelPKfPfiiiS0_S0_S0_ii' function";

	Node0x64322c0 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%10:\l  %11 = add nsw i32 %3, -1\l  %12 = add i32 %11, %8\l  %13 = sdiv i32 %12, %8\l  %14 = add nsw i32 %4, -1\l  %15 = add i32 %14, %9\l  %16 = sdiv i32 %15, %9\l  %17 = tail call i32 @llvm.amdgcn.workgroup.id.x()\l  %18 = shl i32 %17, 4\l  %19 = tail call i32 @llvm.amdgcn.workitem.id.x(), !range !4\l  %20 = add i32 %18, %19\l  %21 = freeze i32 %20\l  %22 = freeze i32 %16\l  %23 = sdiv i32 %21, %22\l  %24 = mul i32 %23, %22\l  %25 = sub i32 %21, %24\l  %26 = freeze i32 %13\l  %27 = sdiv i32 %23, %26\l  %28 = mul i32 %27, %26\l  %29 = sub i32 %23, %28\l  %30 = icmp slt i32 %27, %2\l  %31 = icmp sgt i32 %13, -1\l  %32 = and i1 %31, %30\l  %33 = icmp sgt i32 %16, -1\l  %34 = select i1 %32, i1 %33, i1 false\l  br i1 %34, label %35, label %105\l|{<s0>T|<s1>F}}"];
	Node0x64322c0:s0 -> Node0x6433b80;
	Node0x64322c0:s1 -> Node0x6435540;
	Node0x6433b80 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f59c7d70",label="{%35:\l35:                                               \l  %36 = mul nsw i32 %29, %8\l  %37 = add nsw i32 %36, 1\l  %38 = mul nsw i32 %25, %9\l  %39 = mul i32 %16, %13\l  %40 = mul i32 %39, %27\l  %41 = sext i32 %40 to i64\l  %42 = getelementptr inbounds float, float addrspace(1)* %1, i64 %41\l  %43 = sext i32 %27 to i64\l  %44 = getelementptr inbounds float, float addrspace(1)* %5, i64 %43\l  %45 = load float, float addrspace(1)* %44, align 4, !tbaa !5,\l... !amdgpu.noclobber !9\l  %46 = fadd contract float %45, -1.000000e+00\l  %47 = tail call float @llvm.ceil.f32(float %46)\l  %48 = fptosi float %47 to i32\l  %49 = getelementptr inbounds float, float addrspace(1)* %7, i64 %43\l  %50 = load float, float addrspace(1)* %49, align 4, !tbaa !5,\l... !amdgpu.noclobber !9\l  %51 = fadd contract float %50, -1.000000e+00\l  %52 = tail call float @llvm.ceil.f32(float %51)\l  %53 = fptosi float %52 to i32\l  %54 = getelementptr inbounds float, float addrspace(1)* %6, i64 %43\l  %55 = load float, float addrspace(1)* %54, align 4, !tbaa !5,\l... !amdgpu.noclobber !9\l  %56 = tail call float @llvm.floor.f32(float %55)\l  %57 = fptosi float %56 to i32\l  %58 = add nsw i32 %37, %57\l  %59 = tail call i32 @llvm.smin.i32(i32 %58, i32 %3)\l  %60 = tail call i32 @llvm.smax.i32(i32 %59, i32 0)\l  %61 = add nsw i32 %4, 1\l  %62 = mul nsw i32 %60, %61\l  %63 = add i32 %38, %53\l  %64 = add i32 %63, 1\l  %65 = tail call i32 @llvm.smin.i32(i32 %64, i32 %4)\l  %66 = tail call i32 @llvm.smax.i32(i32 %65, i32 0)\l  %67 = add nsw i32 %62, %66\l  %68 = sext i32 %67 to i64\l  %69 = getelementptr inbounds float, float addrspace(1)* %0, i64 %68\l  %70 = load float, float addrspace(1)* %69, align 4, !tbaa !5,\l... !amdgpu.noclobber !9\l  %71 = fadd contract float %70, 0.000000e+00\l  %72 = tail call i32 @llvm.smin.i32(i32 %63, i32 %14)\l  %73 = tail call i32 @llvm.smax.i32(i32 %72, i32 0)\l  %74 = add nsw i32 %62, %73\l  %75 = sext i32 %74 to i64\l  %76 = getelementptr inbounds float, float addrspace(1)* %0, i64 %75\l  %77 = load float, float addrspace(1)* %76, align 4, !tbaa !5,\l... !amdgpu.noclobber !9\l  %78 = fsub contract float %71, %77\l  %79 = add nsw i32 %37, %48\l  %80 = tail call i32 @llvm.smin.i32(i32 %79, i32 %3)\l  %81 = tail call i32 @llvm.smax.i32(i32 %80, i32 0)\l  %82 = mul nsw i32 %81, %61\l  %83 = add nsw i32 %82, %66\l  %84 = sext i32 %83 to i64\l  %85 = getelementptr inbounds float, float addrspace(1)* %0, i64 %84\l  %86 = load float, float addrspace(1)* %85, align 4, !tbaa !5,\l... !amdgpu.noclobber !9\l  %87 = fsub contract float %78, %86\l  %88 = add nsw i32 %82, %73\l  %89 = sext i32 %88 to i64\l  %90 = getelementptr inbounds float, float addrspace(1)* %0, i64 %89\l  %91 = load float, float addrspace(1)* %90, align 4, !tbaa !5,\l... !amdgpu.noclobber !9\l  %92 = fadd contract float %87, %91\l  %93 = icmp ult i32 %63, 2147483647\l  %94 = icmp slt i32 %64, %4\l  %95 = uitofp i1 %94 to float\l  %96 = select i1 %93, float %95, float 0.000000e+00\l  %97 = fneg contract float %92\l  %98 = fmul contract float %96, %97\l  %99 = mul nsw i32 %29, %16\l  %100 = add nsw i32 %99, %25\l  %101 = sext i32 %100 to i64\l  %102 = getelementptr inbounds float, float addrspace(1)* %42, i64 %101\l  %103 = load float, float addrspace(1)* %102, align 4, !tbaa !5,\l... !amdgpu.noclobber !9\l  %104 = fmul contract float %103, %98\l  store float %104, float addrspace(1)* %102, align 4, !tbaa !5\l  br label %105\l}"];
	Node0x6433b80 -> Node0x6435540;
	Node0x6435540 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%105:\l105:                                              \l  ret void\l}"];
}
