Timing Analyzer report for t1b_cd_fd
Fri Oct 25 14:55:46 2024
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk_1MHz'
 13. Slow 1200mV 85C Model Hold: 'clk_1MHz'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk_1MHz'
 22. Slow 1200mV 0C Model Hold: 'clk_1MHz'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk_1MHz'
 30. Fast 1200mV 0C Model Hold: 'clk_1MHz'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; t1b_cd_fd                                           ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE22F17C6                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   0.2%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; clk_1MHz   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_1MHz } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 490.68 MHz ; 250.0 MHz       ; clk_1MHz   ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+----------+--------+-----------------+
; Clock    ; Slack  ; End Point TNS   ;
+----------+--------+-----------------+
; clk_1MHz ; -1.038 ; -13.399         ;
+----------+--------+-----------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+----------+-------+-----------------+
; Clock    ; Slack ; End Point TNS   ;
+----------+-------+-----------------+
; clk_1MHz ; 0.343 ; 0.000           ;
+----------+-------+-----------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+----------+--------+-------------------------------+
; Clock    ; Slack  ; End Point TNS                 ;
+----------+--------+-------------------------------+
; clk_1MHz ; -3.000 ; -19.000                       ;
+----------+--------+-------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_1MHz'                                                                        ;
+--------+--------------------+------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+------------+--------------+-------------+--------------+------------+------------+
; -1.038 ; counter[6]         ; counter[9] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.062     ; 1.971      ;
; -1.038 ; counter[6]         ; counter[5] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.062     ; 1.971      ;
; -1.038 ; counter[6]         ; counter[0] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.062     ; 1.971      ;
; -1.038 ; counter[6]         ; counter[1] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.062     ; 1.971      ;
; -1.038 ; counter[6]         ; counter[2] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.062     ; 1.971      ;
; -1.038 ; counter[6]         ; counter[3] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.062     ; 1.971      ;
; -1.038 ; counter[6]         ; counter[4] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.062     ; 1.971      ;
; -1.038 ; counter[6]         ; counter[8] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.062     ; 1.971      ;
; -1.038 ; counter[6]         ; counter[6] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.062     ; 1.971      ;
; -1.038 ; counter[6]         ; counter[7] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.062     ; 1.971      ;
; -0.912 ; counter[1]         ; counter[8] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.062     ; 1.845      ;
; -0.910 ; counter[3]         ; counter[9] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.062     ; 1.843      ;
; -0.910 ; counter[3]         ; counter[5] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.062     ; 1.843      ;
; -0.910 ; counter[3]         ; counter[0] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.062     ; 1.843      ;
; -0.910 ; counter[3]         ; counter[1] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.062     ; 1.843      ;
; -0.910 ; counter[3]         ; counter[2] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.062     ; 1.843      ;
; -0.910 ; counter[3]         ; counter[3] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.062     ; 1.843      ;
; -0.910 ; counter[3]         ; counter[4] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.062     ; 1.843      ;
; -0.910 ; counter[3]         ; counter[8] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.062     ; 1.843      ;
; -0.910 ; counter[3]         ; counter[6] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.062     ; 1.843      ;
; -0.910 ; counter[3]         ; counter[7] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.062     ; 1.843      ;
; -0.909 ; counter[0]         ; counter[9] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.062     ; 1.842      ;
; -0.906 ; counter[1]         ; counter[9] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.062     ; 1.839      ;
; -0.902 ; counter[2]         ; counter[9] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.062     ; 1.835      ;
; -0.902 ; counter[2]         ; counter[5] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.062     ; 1.835      ;
; -0.902 ; counter[2]         ; counter[0] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.062     ; 1.835      ;
; -0.902 ; counter[2]         ; counter[1] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.062     ; 1.835      ;
; -0.902 ; counter[2]         ; counter[2] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.062     ; 1.835      ;
; -0.902 ; counter[2]         ; counter[3] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.062     ; 1.835      ;
; -0.902 ; counter[2]         ; counter[4] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.062     ; 1.835      ;
; -0.902 ; counter[2]         ; counter[8] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.062     ; 1.835      ;
; -0.902 ; counter[2]         ; counter[6] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.062     ; 1.835      ;
; -0.902 ; counter[2]         ; counter[7] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.062     ; 1.835      ;
; -0.894 ; counter[7]         ; counter[9] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.062     ; 1.827      ;
; -0.894 ; counter[7]         ; counter[5] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.062     ; 1.827      ;
; -0.894 ; counter[7]         ; counter[0] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.062     ; 1.827      ;
; -0.894 ; counter[7]         ; counter[1] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.062     ; 1.827      ;
; -0.894 ; counter[7]         ; counter[2] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.062     ; 1.827      ;
; -0.894 ; counter[7]         ; counter[3] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.062     ; 1.827      ;
; -0.894 ; counter[7]         ; counter[4] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.062     ; 1.827      ;
; -0.894 ; counter[7]         ; counter[8] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.062     ; 1.827      ;
; -0.894 ; counter[7]         ; counter[6] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.062     ; 1.827      ;
; -0.894 ; counter[7]         ; counter[7] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.062     ; 1.827      ;
; -0.835 ; counter[9]         ; counter[9] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.062     ; 1.768      ;
; -0.835 ; counter[9]         ; counter[5] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.062     ; 1.768      ;
; -0.835 ; counter[9]         ; counter[0] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.062     ; 1.768      ;
; -0.835 ; counter[9]         ; counter[1] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.062     ; 1.768      ;
; -0.835 ; counter[9]         ; counter[2] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.062     ; 1.768      ;
; -0.835 ; counter[9]         ; counter[3] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.062     ; 1.768      ;
; -0.835 ; counter[9]         ; counter[4] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.062     ; 1.768      ;
; -0.835 ; counter[9]         ; counter[8] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.062     ; 1.768      ;
; -0.835 ; counter[9]         ; counter[6] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.062     ; 1.768      ;
; -0.835 ; counter[9]         ; counter[7] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.062     ; 1.768      ;
; -0.828 ; counter[0]         ; counter[8] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.062     ; 1.761      ;
; -0.796 ; counter[1]         ; counter[6] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.062     ; 1.729      ;
; -0.794 ; counter[8]         ; counter[9] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.062     ; 1.727      ;
; -0.794 ; counter[8]         ; counter[5] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.062     ; 1.727      ;
; -0.794 ; counter[8]         ; counter[0] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.062     ; 1.727      ;
; -0.794 ; counter[8]         ; counter[1] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.062     ; 1.727      ;
; -0.794 ; counter[8]         ; counter[2] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.062     ; 1.727      ;
; -0.794 ; counter[8]         ; counter[3] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.062     ; 1.727      ;
; -0.794 ; counter[8]         ; counter[4] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.062     ; 1.727      ;
; -0.794 ; counter[8]         ; counter[8] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.062     ; 1.727      ;
; -0.794 ; counter[8]         ; counter[6] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.062     ; 1.727      ;
; -0.794 ; counter[8]         ; counter[7] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.062     ; 1.727      ;
; -0.793 ; counter[0]         ; counter[7] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.062     ; 1.726      ;
; -0.790 ; counter[1]         ; counter[7] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.062     ; 1.723      ;
; -0.789 ; counter[4]         ; counter[9] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.062     ; 1.722      ;
; -0.789 ; counter[4]         ; counter[5] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.062     ; 1.722      ;
; -0.789 ; counter[4]         ; counter[0] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.062     ; 1.722      ;
; -0.789 ; counter[4]         ; counter[1] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.062     ; 1.722      ;
; -0.789 ; counter[4]         ; counter[2] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.062     ; 1.722      ;
; -0.789 ; counter[4]         ; counter[3] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.062     ; 1.722      ;
; -0.789 ; counter[4]         ; counter[4] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.062     ; 1.722      ;
; -0.789 ; counter[4]         ; counter[8] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.062     ; 1.722      ;
; -0.789 ; counter[4]         ; counter[6] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.062     ; 1.722      ;
; -0.789 ; counter[4]         ; counter[7] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.062     ; 1.722      ;
; -0.785 ; current_state.IDLE ; counter[9] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.063     ; 1.717      ;
; -0.785 ; current_state.IDLE ; counter[5] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.063     ; 1.717      ;
; -0.785 ; current_state.IDLE ; counter[0] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.063     ; 1.717      ;
; -0.785 ; current_state.IDLE ; counter[1] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.063     ; 1.717      ;
; -0.785 ; current_state.IDLE ; counter[2] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.063     ; 1.717      ;
; -0.785 ; current_state.IDLE ; counter[3] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.063     ; 1.717      ;
; -0.785 ; current_state.IDLE ; counter[4] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.063     ; 1.717      ;
; -0.785 ; current_state.IDLE ; counter[8] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.063     ; 1.717      ;
; -0.785 ; current_state.IDLE ; counter[6] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.063     ; 1.717      ;
; -0.785 ; current_state.IDLE ; counter[7] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.063     ; 1.717      ;
; -0.712 ; counter[0]         ; counter[6] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.062     ; 1.645      ;
; -0.692 ; counter[5]         ; counter[9] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.062     ; 1.625      ;
; -0.692 ; counter[5]         ; counter[5] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.062     ; 1.625      ;
; -0.692 ; counter[5]         ; counter[0] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.062     ; 1.625      ;
; -0.692 ; counter[5]         ; counter[1] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.062     ; 1.625      ;
; -0.692 ; counter[5]         ; counter[2] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.062     ; 1.625      ;
; -0.692 ; counter[5]         ; counter[3] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.062     ; 1.625      ;
; -0.692 ; counter[5]         ; counter[4] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.062     ; 1.625      ;
; -0.692 ; counter[5]         ; counter[8] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.062     ; 1.625      ;
; -0.692 ; counter[5]         ; counter[6] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.062     ; 1.625      ;
; -0.692 ; counter[5]         ; counter[7] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.062     ; 1.625      ;
; -0.680 ; counter[1]         ; counter[4] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.062     ; 1.613      ;
; -0.677 ; counter[0]         ; counter[5] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.062     ; 1.610      ;
+--------+--------------------+------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_1MHz'                                                                                                ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 0.343 ; next_state.IDLE            ; next_state.IDLE            ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; next_state.FILTER_GREEN    ; next_state.FILTER_GREEN    ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.077      ; 0.577      ;
; 0.399 ; counter[9]                 ; counter[9]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.062      ; 0.618      ;
; 0.409 ; current_state.IDLE         ; next_state.IDLE            ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.431      ; 0.997      ;
; 0.409 ; current_state.IDLE         ; next_state.FILTER_GREEN    ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.431      ; 0.997      ;
; 0.491 ; current_state.FILTER_GREEN ; filter[1]~reg0             ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.062      ; 0.710      ;
; 0.508 ; counter[9]                 ; next_state.IDLE            ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.432      ; 1.097      ;
; 0.508 ; counter[9]                 ; next_state.FILTER_GREEN    ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.432      ; 1.097      ;
; 0.532 ; current_state.FILTER_GREEN ; filter[0]~reg0             ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.062      ; 0.751      ;
; 0.550 ; counter[1]                 ; counter[1]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.062      ; 0.769      ;
; 0.557 ; counter[3]                 ; counter[3]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.062      ; 0.776      ;
; 0.558 ; counter[5]                 ; counter[5]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.062      ; 0.777      ;
; 0.559 ; counter[6]                 ; counter[6]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.062      ; 0.778      ;
; 0.561 ; counter[2]                 ; counter[2]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.062      ; 0.780      ;
; 0.561 ; counter[7]                 ; counter[7]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.062      ; 0.780      ;
; 0.562 ; counter[4]                 ; counter[4]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.062      ; 0.781      ;
; 0.562 ; counter[8]                 ; counter[8]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.062      ; 0.781      ;
; 0.572 ; counter[0]                 ; counter[0]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.062      ; 0.791      ;
; 0.622 ; counter[5]                 ; next_state.IDLE            ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.432      ; 1.211      ;
; 0.622 ; counter[5]                 ; next_state.FILTER_GREEN    ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.432      ; 1.211      ;
; 0.727 ; counter[4]                 ; next_state.IDLE            ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.432      ; 1.316      ;
; 0.727 ; counter[4]                 ; next_state.FILTER_GREEN    ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.432      ; 1.316      ;
; 0.822 ; counter[3]                 ; next_state.IDLE            ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.432      ; 1.411      ;
; 0.822 ; counter[3]                 ; next_state.FILTER_GREEN    ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.432      ; 1.411      ;
; 0.824 ; counter[1]                 ; counter[2]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.062      ; 1.043      ;
; 0.827 ; counter[2]                 ; next_state.IDLE            ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.432      ; 1.416      ;
; 0.827 ; counter[2]                 ; next_state.FILTER_GREEN    ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.432      ; 1.416      ;
; 0.832 ; counter[3]                 ; counter[4]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.062      ; 1.051      ;
; 0.833 ; counter[5]                 ; counter[6]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.062      ; 1.052      ;
; 0.835 ; counter[7]                 ; counter[8]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.062      ; 1.054      ;
; 0.839 ; counter[0]                 ; counter[1]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.062      ; 1.058      ;
; 0.841 ; counter[0]                 ; counter[2]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.062      ; 1.060      ;
; 0.847 ; counter[6]                 ; counter[7]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.062      ; 1.066      ;
; 0.848 ; counter[2]                 ; counter[3]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.062      ; 1.067      ;
; 0.849 ; counter[8]                 ; counter[9]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.062      ; 1.068      ;
; 0.849 ; counter[4]                 ; counter[5]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.062      ; 1.068      ;
; 0.849 ; counter[6]                 ; counter[8]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.062      ; 1.068      ;
; 0.850 ; counter[2]                 ; counter[4]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.062      ; 1.069      ;
; 0.851 ; counter[4]                 ; counter[6]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.062      ; 1.070      ;
; 0.864 ; counter[8]                 ; next_state.IDLE            ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.432      ; 1.453      ;
; 0.864 ; counter[8]                 ; next_state.FILTER_GREEN    ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.432      ; 1.453      ;
; 0.889 ; next_state.FILTER_GREEN    ; current_state.FILTER_GREEN ; clk_1MHz     ; clk_1MHz    ; 0.000        ; -0.292     ; 0.754      ;
; 0.934 ; counter[1]                 ; counter[3]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.062      ; 1.153      ;
; 0.936 ; counter[1]                 ; counter[4]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.062      ; 1.155      ;
; 0.942 ; counter[3]                 ; counter[5]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.062      ; 1.161      ;
; 0.943 ; counter[5]                 ; counter[7]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.062      ; 1.162      ;
; 0.944 ; counter[3]                 ; counter[6]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.062      ; 1.163      ;
; 0.945 ; counter[7]                 ; counter[9]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.062      ; 1.164      ;
; 0.945 ; counter[5]                 ; counter[8]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.062      ; 1.164      ;
; 0.951 ; counter[0]                 ; counter[3]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.062      ; 1.170      ;
; 0.953 ; current_state.FILTER_GREEN ; next_state.IDLE            ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.431      ; 1.541      ;
; 0.953 ; current_state.FILTER_GREEN ; next_state.FILTER_GREEN    ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.431      ; 1.541      ;
; 0.953 ; counter[0]                 ; counter[4]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.062      ; 1.172      ;
; 0.959 ; counter[6]                 ; counter[9]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.062      ; 1.178      ;
; 0.960 ; counter[2]                 ; counter[5]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.062      ; 1.179      ;
; 0.961 ; counter[4]                 ; counter[7]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.062      ; 1.180      ;
; 0.962 ; counter[2]                 ; counter[6]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.062      ; 1.181      ;
; 0.963 ; counter[4]                 ; counter[8]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.062      ; 1.182      ;
; 0.970 ; counter[7]                 ; next_state.IDLE            ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.432      ; 1.559      ;
; 0.970 ; counter[7]                 ; next_state.FILTER_GREEN    ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.432      ; 1.559      ;
; 1.003 ; next_state.IDLE            ; current_state.IDLE         ; clk_1MHz     ; clk_1MHz    ; 0.000        ; -0.292     ; 0.868      ;
; 1.046 ; counter[1]                 ; counter[5]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.062      ; 1.265      ;
; 1.048 ; counter[1]                 ; counter[6]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.062      ; 1.267      ;
; 1.054 ; counter[3]                 ; counter[7]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.062      ; 1.273      ;
; 1.055 ; counter[5]                 ; counter[9]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.062      ; 1.274      ;
; 1.056 ; counter[3]                 ; counter[8]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.062      ; 1.275      ;
; 1.063 ; counter[0]                 ; counter[5]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.062      ; 1.282      ;
; 1.064 ; counter[6]                 ; next_state.IDLE            ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.432      ; 1.653      ;
; 1.064 ; counter[6]                 ; next_state.FILTER_GREEN    ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.432      ; 1.653      ;
; 1.065 ; counter[0]                 ; counter[6]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.062      ; 1.284      ;
; 1.072 ; counter[2]                 ; counter[7]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.062      ; 1.291      ;
; 1.073 ; counter[4]                 ; counter[9]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.062      ; 1.292      ;
; 1.074 ; counter[2]                 ; counter[8]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.062      ; 1.293      ;
; 1.158 ; counter[1]                 ; counter[7]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.062      ; 1.377      ;
; 1.160 ; counter[1]                 ; counter[8]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.062      ; 1.379      ;
; 1.166 ; counter[3]                 ; counter[9]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.062      ; 1.385      ;
; 1.175 ; counter[0]                 ; counter[7]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.062      ; 1.394      ;
; 1.177 ; counter[0]                 ; counter[8]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.062      ; 1.396      ;
; 1.184 ; counter[2]                 ; counter[9]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.062      ; 1.403      ;
; 1.212 ; current_state.IDLE         ; filter[0]~reg0             ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.062      ; 1.431      ;
; 1.212 ; current_state.IDLE         ; filter[1]~reg0             ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.062      ; 1.431      ;
; 1.270 ; counter[1]                 ; counter[9]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.062      ; 1.489      ;
; 1.287 ; counter[0]                 ; counter[9]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.062      ; 1.506      ;
; 1.299 ; counter[5]                 ; counter[0]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.062      ; 1.518      ;
; 1.299 ; counter[5]                 ; counter[1]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.062      ; 1.518      ;
; 1.299 ; counter[5]                 ; counter[2]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.062      ; 1.518      ;
; 1.299 ; counter[5]                 ; counter[3]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.062      ; 1.518      ;
; 1.299 ; counter[5]                 ; counter[4]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.062      ; 1.518      ;
; 1.340 ; counter[9]                 ; counter[5]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.062      ; 1.559      ;
; 1.340 ; counter[9]                 ; counter[0]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.062      ; 1.559      ;
; 1.340 ; counter[9]                 ; counter[1]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.062      ; 1.559      ;
; 1.340 ; counter[9]                 ; counter[2]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.062      ; 1.559      ;
; 1.340 ; counter[9]                 ; counter[3]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.062      ; 1.559      ;
; 1.340 ; counter[9]                 ; counter[4]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.062      ; 1.559      ;
; 1.340 ; counter[9]                 ; counter[8]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.062      ; 1.559      ;
; 1.340 ; counter[9]                 ; counter[6]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.062      ; 1.559      ;
; 1.340 ; counter[9]                 ; counter[7]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.062      ; 1.559      ;
; 1.352 ; current_state.IDLE         ; counter[9]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.061      ; 1.570      ;
; 1.352 ; current_state.IDLE         ; counter[5]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.061      ; 1.570      ;
; 1.352 ; current_state.IDLE         ; counter[0]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.061      ; 1.570      ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 543.48 MHz ; 250.0 MHz       ; clk_1MHz   ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; clk_1MHz ; -0.840 ; -10.489        ;
+----------+--------+----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+----------+-------+----------------+
; Clock    ; Slack ; End Point TNS  ;
+----------+-------+----------------+
; clk_1MHz ; 0.299 ; 0.000          ;
+----------+-------+----------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; clk_1MHz ; -3.000 ; -19.000                      ;
+----------+--------+------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_1MHz'                                                                         ;
+--------+--------------------+------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+------------+--------------+-------------+--------------+------------+------------+
; -0.840 ; counter[6]         ; counter[9] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.055     ; 1.780      ;
; -0.840 ; counter[6]         ; counter[5] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.055     ; 1.780      ;
; -0.840 ; counter[6]         ; counter[0] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.055     ; 1.780      ;
; -0.840 ; counter[6]         ; counter[1] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.055     ; 1.780      ;
; -0.840 ; counter[6]         ; counter[2] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.055     ; 1.780      ;
; -0.840 ; counter[6]         ; counter[3] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.055     ; 1.780      ;
; -0.840 ; counter[6]         ; counter[4] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.055     ; 1.780      ;
; -0.840 ; counter[6]         ; counter[8] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.055     ; 1.780      ;
; -0.840 ; counter[6]         ; counter[6] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.055     ; 1.780      ;
; -0.840 ; counter[6]         ; counter[7] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.055     ; 1.780      ;
; -0.727 ; counter[3]         ; counter[9] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.055     ; 1.667      ;
; -0.727 ; counter[3]         ; counter[5] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.055     ; 1.667      ;
; -0.727 ; counter[3]         ; counter[0] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.055     ; 1.667      ;
; -0.727 ; counter[3]         ; counter[1] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.055     ; 1.667      ;
; -0.727 ; counter[3]         ; counter[2] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.055     ; 1.667      ;
; -0.727 ; counter[3]         ; counter[3] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.055     ; 1.667      ;
; -0.727 ; counter[3]         ; counter[4] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.055     ; 1.667      ;
; -0.727 ; counter[3]         ; counter[8] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.055     ; 1.667      ;
; -0.727 ; counter[3]         ; counter[6] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.055     ; 1.667      ;
; -0.727 ; counter[3]         ; counter[7] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.055     ; 1.667      ;
; -0.719 ; counter[2]         ; counter[9] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.055     ; 1.659      ;
; -0.719 ; counter[2]         ; counter[5] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.055     ; 1.659      ;
; -0.719 ; counter[2]         ; counter[0] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.055     ; 1.659      ;
; -0.719 ; counter[2]         ; counter[1] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.055     ; 1.659      ;
; -0.719 ; counter[2]         ; counter[2] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.055     ; 1.659      ;
; -0.719 ; counter[2]         ; counter[3] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.055     ; 1.659      ;
; -0.719 ; counter[2]         ; counter[4] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.055     ; 1.659      ;
; -0.719 ; counter[2]         ; counter[8] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.055     ; 1.659      ;
; -0.719 ; counter[2]         ; counter[6] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.055     ; 1.659      ;
; -0.719 ; counter[2]         ; counter[7] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.055     ; 1.659      ;
; -0.717 ; counter[7]         ; counter[9] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.055     ; 1.657      ;
; -0.717 ; counter[7]         ; counter[5] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.055     ; 1.657      ;
; -0.717 ; counter[7]         ; counter[0] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.055     ; 1.657      ;
; -0.717 ; counter[7]         ; counter[1] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.055     ; 1.657      ;
; -0.717 ; counter[7]         ; counter[2] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.055     ; 1.657      ;
; -0.717 ; counter[7]         ; counter[3] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.055     ; 1.657      ;
; -0.717 ; counter[7]         ; counter[4] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.055     ; 1.657      ;
; -0.717 ; counter[7]         ; counter[8] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.055     ; 1.657      ;
; -0.717 ; counter[7]         ; counter[6] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.055     ; 1.657      ;
; -0.717 ; counter[7]         ; counter[7] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.055     ; 1.657      ;
; -0.688 ; counter[0]         ; counter[9] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.055     ; 1.628      ;
; -0.688 ; counter[1]         ; counter[8] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.055     ; 1.628      ;
; -0.670 ; counter[1]         ; counter[9] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.055     ; 1.610      ;
; -0.651 ; counter[9]         ; counter[9] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.055     ; 1.591      ;
; -0.651 ; counter[9]         ; counter[5] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.055     ; 1.591      ;
; -0.651 ; counter[9]         ; counter[0] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.055     ; 1.591      ;
; -0.651 ; counter[9]         ; counter[1] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.055     ; 1.591      ;
; -0.651 ; counter[9]         ; counter[2] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.055     ; 1.591      ;
; -0.651 ; counter[9]         ; counter[3] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.055     ; 1.591      ;
; -0.651 ; counter[9]         ; counter[4] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.055     ; 1.591      ;
; -0.651 ; counter[9]         ; counter[8] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.055     ; 1.591      ;
; -0.651 ; counter[9]         ; counter[6] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.055     ; 1.591      ;
; -0.651 ; counter[9]         ; counter[7] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.055     ; 1.591      ;
; -0.624 ; counter[8]         ; counter[9] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.055     ; 1.564      ;
; -0.624 ; counter[8]         ; counter[5] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.055     ; 1.564      ;
; -0.624 ; counter[8]         ; counter[0] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.055     ; 1.564      ;
; -0.624 ; counter[8]         ; counter[1] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.055     ; 1.564      ;
; -0.624 ; counter[8]         ; counter[2] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.055     ; 1.564      ;
; -0.624 ; counter[8]         ; counter[3] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.055     ; 1.564      ;
; -0.624 ; counter[8]         ; counter[4] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.055     ; 1.564      ;
; -0.624 ; counter[8]         ; counter[8] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.055     ; 1.564      ;
; -0.624 ; counter[8]         ; counter[6] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.055     ; 1.564      ;
; -0.624 ; counter[8]         ; counter[7] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.055     ; 1.564      ;
; -0.624 ; counter[4]         ; counter[9] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.055     ; 1.564      ;
; -0.624 ; counter[4]         ; counter[5] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.055     ; 1.564      ;
; -0.624 ; counter[4]         ; counter[0] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.055     ; 1.564      ;
; -0.624 ; counter[4]         ; counter[1] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.055     ; 1.564      ;
; -0.624 ; counter[4]         ; counter[2] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.055     ; 1.564      ;
; -0.624 ; counter[4]         ; counter[3] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.055     ; 1.564      ;
; -0.624 ; counter[4]         ; counter[4] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.055     ; 1.564      ;
; -0.624 ; counter[4]         ; counter[8] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.055     ; 1.564      ;
; -0.624 ; counter[4]         ; counter[6] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.055     ; 1.564      ;
; -0.624 ; counter[4]         ; counter[7] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.055     ; 1.564      ;
; -0.618 ; counter[0]         ; counter[8] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.055     ; 1.558      ;
; -0.606 ; current_state.IDLE ; counter[9] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.056     ; 1.545      ;
; -0.606 ; current_state.IDLE ; counter[5] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.056     ; 1.545      ;
; -0.606 ; current_state.IDLE ; counter[0] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.056     ; 1.545      ;
; -0.606 ; current_state.IDLE ; counter[1] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.056     ; 1.545      ;
; -0.606 ; current_state.IDLE ; counter[2] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.056     ; 1.545      ;
; -0.606 ; current_state.IDLE ; counter[3] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.056     ; 1.545      ;
; -0.606 ; current_state.IDLE ; counter[4] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.056     ; 1.545      ;
; -0.606 ; current_state.IDLE ; counter[8] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.056     ; 1.545      ;
; -0.606 ; current_state.IDLE ; counter[6] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.056     ; 1.545      ;
; -0.606 ; current_state.IDLE ; counter[7] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.056     ; 1.545      ;
; -0.588 ; counter[1]         ; counter[6] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.055     ; 1.528      ;
; -0.588 ; counter[0]         ; counter[7] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.055     ; 1.528      ;
; -0.570 ; counter[1]         ; counter[7] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.055     ; 1.510      ;
; -0.535 ; counter[5]         ; counter[9] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.055     ; 1.475      ;
; -0.535 ; counter[5]         ; counter[5] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.055     ; 1.475      ;
; -0.535 ; counter[5]         ; counter[0] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.055     ; 1.475      ;
; -0.535 ; counter[5]         ; counter[1] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.055     ; 1.475      ;
; -0.535 ; counter[5]         ; counter[2] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.055     ; 1.475      ;
; -0.535 ; counter[5]         ; counter[3] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.055     ; 1.475      ;
; -0.535 ; counter[5]         ; counter[4] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.055     ; 1.475      ;
; -0.535 ; counter[5]         ; counter[8] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.055     ; 1.475      ;
; -0.535 ; counter[5]         ; counter[6] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.055     ; 1.475      ;
; -0.535 ; counter[5]         ; counter[7] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.055     ; 1.475      ;
; -0.518 ; counter[0]         ; counter[6] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.055     ; 1.458      ;
; -0.488 ; counter[0]         ; counter[5] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.055     ; 1.428      ;
; -0.488 ; counter[1]         ; counter[4] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.055     ; 1.428      ;
+--------+--------------------+------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_1MHz'                                                                                                 ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 0.299 ; next_state.IDLE            ; next_state.IDLE            ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; next_state.FILTER_GREEN    ; next_state.FILTER_GREEN    ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.068      ; 0.511      ;
; 0.354 ; counter[9]                 ; counter[9]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.055      ; 0.553      ;
; 0.378 ; current_state.IDLE         ; next_state.FILTER_GREEN    ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.386      ; 0.908      ;
; 0.379 ; current_state.IDLE         ; next_state.IDLE            ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.386      ; 0.909      ;
; 0.435 ; current_state.FILTER_GREEN ; filter[1]~reg0             ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.055      ; 0.634      ;
; 0.456 ; counter[9]                 ; next_state.IDLE            ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.387      ; 0.987      ;
; 0.456 ; counter[9]                 ; next_state.FILTER_GREEN    ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.387      ; 0.987      ;
; 0.478 ; current_state.FILTER_GREEN ; filter[0]~reg0             ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.055      ; 0.677      ;
; 0.495 ; counter[1]                 ; counter[1]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.055      ; 0.694      ;
; 0.500 ; counter[3]                 ; counter[3]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.055      ; 0.699      ;
; 0.501 ; counter[5]                 ; counter[5]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.055      ; 0.700      ;
; 0.503 ; counter[2]                 ; counter[2]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.055      ; 0.702      ;
; 0.503 ; counter[6]                 ; counter[6]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.055      ; 0.702      ;
; 0.504 ; counter[7]                 ; counter[7]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.055      ; 0.703      ;
; 0.505 ; counter[4]                 ; counter[4]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.055      ; 0.704      ;
; 0.507 ; counter[8]                 ; counter[8]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.055      ; 0.706      ;
; 0.512 ; counter[0]                 ; counter[0]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.055      ; 0.711      ;
; 0.559 ; counter[5]                 ; next_state.IDLE            ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.387      ; 1.090      ;
; 0.559 ; counter[5]                 ; next_state.FILTER_GREEN    ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.387      ; 1.090      ;
; 0.650 ; counter[4]                 ; next_state.IDLE            ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.387      ; 1.181      ;
; 0.650 ; counter[4]                 ; next_state.FILTER_GREEN    ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.387      ; 1.181      ;
; 0.740 ; counter[1]                 ; counter[2]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.055      ; 0.939      ;
; 0.740 ; counter[3]                 ; next_state.IDLE            ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.387      ; 1.271      ;
; 0.740 ; counter[3]                 ; next_state.FILTER_GREEN    ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.387      ; 1.271      ;
; 0.744 ; counter[3]                 ; counter[4]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.055      ; 0.943      ;
; 0.744 ; counter[2]                 ; next_state.IDLE            ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.387      ; 1.275      ;
; 0.744 ; counter[2]                 ; next_state.FILTER_GREEN    ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.387      ; 1.275      ;
; 0.745 ; counter[5]                 ; counter[6]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.055      ; 0.944      ;
; 0.745 ; counter[0]                 ; counter[1]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.055      ; 0.944      ;
; 0.749 ; counter[7]                 ; counter[8]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.055      ; 0.948      ;
; 0.752 ; counter[2]                 ; counter[3]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.055      ; 0.951      ;
; 0.752 ; counter[6]                 ; counter[7]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.055      ; 0.951      ;
; 0.752 ; counter[0]                 ; counter[2]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.055      ; 0.951      ;
; 0.754 ; counter[4]                 ; counter[5]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.055      ; 0.953      ;
; 0.756 ; counter[8]                 ; counter[9]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.055      ; 0.955      ;
; 0.759 ; counter[2]                 ; counter[4]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.055      ; 0.958      ;
; 0.759 ; counter[6]                 ; counter[8]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.055      ; 0.958      ;
; 0.761 ; counter[4]                 ; counter[6]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.055      ; 0.960      ;
; 0.771 ; counter[8]                 ; next_state.IDLE            ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.387      ; 1.302      ;
; 0.771 ; counter[8]                 ; next_state.FILTER_GREEN    ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.387      ; 1.302      ;
; 0.811 ; next_state.FILTER_GREEN    ; current_state.FILTER_GREEN ; clk_1MHz     ; clk_1MHz    ; 0.000        ; -0.263     ; 0.692      ;
; 0.829 ; counter[1]                 ; counter[3]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.055      ; 1.028      ;
; 0.833 ; counter[3]                 ; counter[5]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.055      ; 1.032      ;
; 0.834 ; counter[5]                 ; counter[7]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.055      ; 1.033      ;
; 0.836 ; counter[1]                 ; counter[4]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.055      ; 1.035      ;
; 0.838 ; counter[7]                 ; counter[9]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.055      ; 1.037      ;
; 0.840 ; counter[3]                 ; counter[6]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.055      ; 1.039      ;
; 0.841 ; counter[5]                 ; counter[8]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.055      ; 1.040      ;
; 0.841 ; counter[0]                 ; counter[3]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.055      ; 1.040      ;
; 0.848 ; counter[2]                 ; counter[5]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.055      ; 1.047      ;
; 0.848 ; counter[0]                 ; counter[4]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.055      ; 1.047      ;
; 0.848 ; counter[6]                 ; counter[9]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.055      ; 1.047      ;
; 0.850 ; counter[4]                 ; counter[7]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.055      ; 1.049      ;
; 0.855 ; counter[2]                 ; counter[6]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.055      ; 1.054      ;
; 0.857 ; counter[4]                 ; counter[8]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.055      ; 1.056      ;
; 0.864 ; counter[7]                 ; next_state.IDLE            ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.387      ; 1.395      ;
; 0.864 ; counter[7]                 ; next_state.FILTER_GREEN    ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.387      ; 1.395      ;
; 0.871 ; current_state.FILTER_GREEN ; next_state.IDLE            ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.386      ; 1.401      ;
; 0.871 ; current_state.FILTER_GREEN ; next_state.FILTER_GREEN    ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.386      ; 1.401      ;
; 0.915 ; next_state.IDLE            ; current_state.IDLE         ; clk_1MHz     ; clk_1MHz    ; 0.000        ; -0.263     ; 0.796      ;
; 0.925 ; counter[1]                 ; counter[5]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.055      ; 1.124      ;
; 0.929 ; counter[3]                 ; counter[7]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.055      ; 1.128      ;
; 0.930 ; counter[5]                 ; counter[9]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.055      ; 1.129      ;
; 0.932 ; counter[1]                 ; counter[6]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.055      ; 1.131      ;
; 0.936 ; counter[3]                 ; counter[8]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.055      ; 1.135      ;
; 0.937 ; counter[0]                 ; counter[5]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.055      ; 1.136      ;
; 0.944 ; counter[2]                 ; counter[7]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.055      ; 1.143      ;
; 0.944 ; counter[0]                 ; counter[6]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.055      ; 1.143      ;
; 0.946 ; counter[4]                 ; counter[9]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.055      ; 1.145      ;
; 0.951 ; counter[2]                 ; counter[8]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.055      ; 1.150      ;
; 0.954 ; counter[6]                 ; next_state.IDLE            ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.387      ; 1.485      ;
; 0.954 ; counter[6]                 ; next_state.FILTER_GREEN    ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.387      ; 1.485      ;
; 1.021 ; counter[1]                 ; counter[7]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.055      ; 1.220      ;
; 1.025 ; counter[3]                 ; counter[9]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.055      ; 1.224      ;
; 1.028 ; counter[1]                 ; counter[8]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.055      ; 1.227      ;
; 1.033 ; counter[0]                 ; counter[7]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.055      ; 1.232      ;
; 1.040 ; counter[2]                 ; counter[9]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.055      ; 1.239      ;
; 1.040 ; counter[0]                 ; counter[8]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.055      ; 1.239      ;
; 1.097 ; current_state.IDLE         ; filter[0]~reg0             ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.055      ; 1.296      ;
; 1.097 ; current_state.IDLE         ; filter[1]~reg0             ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.055      ; 1.296      ;
; 1.117 ; counter[1]                 ; counter[9]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.055      ; 1.316      ;
; 1.129 ; counter[0]                 ; counter[9]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.055      ; 1.328      ;
; 1.173 ; counter[5]                 ; counter[0]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.055      ; 1.372      ;
; 1.173 ; counter[5]                 ; counter[1]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.055      ; 1.372      ;
; 1.173 ; counter[5]                 ; counter[2]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.055      ; 1.372      ;
; 1.173 ; counter[5]                 ; counter[3]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.055      ; 1.372      ;
; 1.173 ; counter[5]                 ; counter[4]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.055      ; 1.372      ;
; 1.223 ; counter[9]                 ; counter[5]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.055      ; 1.422      ;
; 1.223 ; counter[9]                 ; counter[0]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.055      ; 1.422      ;
; 1.223 ; counter[9]                 ; counter[1]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.055      ; 1.422      ;
; 1.223 ; counter[9]                 ; counter[2]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.055      ; 1.422      ;
; 1.223 ; counter[9]                 ; counter[3]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.055      ; 1.422      ;
; 1.223 ; counter[9]                 ; counter[4]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.055      ; 1.422      ;
; 1.223 ; counter[9]                 ; counter[8]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.055      ; 1.422      ;
; 1.223 ; counter[9]                 ; counter[6]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.055      ; 1.422      ;
; 1.223 ; counter[9]                 ; counter[7]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.055      ; 1.422      ;
; 1.237 ; current_state.IDLE         ; counter[9]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.054      ; 1.435      ;
; 1.237 ; current_state.IDLE         ; counter[5]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.054      ; 1.435      ;
; 1.237 ; current_state.IDLE         ; counter[0]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.054      ; 1.435      ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; clk_1MHz ; -0.112 ; -1.120         ;
+----------+--------+----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+----------+-------+----------------+
; Clock    ; Slack ; End Point TNS  ;
+----------+-------+----------------+
; clk_1MHz ; 0.179 ; 0.000          ;
+----------+-------+----------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; clk_1MHz ; -3.000 ; -19.946                      ;
+----------+--------+------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_1MHz'                                                                         ;
+--------+--------------------+------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+------------+--------------+-------------+--------------+------------+------------+
; -0.112 ; counter[6]         ; counter[9] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.037     ; 1.062      ;
; -0.112 ; counter[6]         ; counter[5] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.037     ; 1.062      ;
; -0.112 ; counter[6]         ; counter[0] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.037     ; 1.062      ;
; -0.112 ; counter[6]         ; counter[1] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.037     ; 1.062      ;
; -0.112 ; counter[6]         ; counter[2] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.037     ; 1.062      ;
; -0.112 ; counter[6]         ; counter[3] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.037     ; 1.062      ;
; -0.112 ; counter[6]         ; counter[4] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.037     ; 1.062      ;
; -0.112 ; counter[6]         ; counter[8] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.037     ; 1.062      ;
; -0.112 ; counter[6]         ; counter[6] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.037     ; 1.062      ;
; -0.112 ; counter[6]         ; counter[7] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.037     ; 1.062      ;
; -0.081 ; counter[1]         ; counter[9] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.037     ; 1.031      ;
; -0.077 ; counter[1]         ; counter[8] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.037     ; 1.027      ;
; -0.067 ; counter[0]         ; counter[9] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.037     ; 1.017      ;
; -0.041 ; counter[3]         ; counter[9] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.037     ; 0.991      ;
; -0.041 ; counter[3]         ; counter[5] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.037     ; 0.991      ;
; -0.041 ; counter[3]         ; counter[0] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.037     ; 0.991      ;
; -0.041 ; counter[3]         ; counter[1] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.037     ; 0.991      ;
; -0.041 ; counter[3]         ; counter[2] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.037     ; 0.991      ;
; -0.041 ; counter[3]         ; counter[3] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.037     ; 0.991      ;
; -0.041 ; counter[3]         ; counter[4] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.037     ; 0.991      ;
; -0.041 ; counter[3]         ; counter[8] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.037     ; 0.991      ;
; -0.041 ; counter[3]         ; counter[6] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.037     ; 0.991      ;
; -0.041 ; counter[3]         ; counter[7] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.037     ; 0.991      ;
; -0.034 ; counter[2]         ; counter[9] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.037     ; 0.984      ;
; -0.034 ; counter[2]         ; counter[5] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.037     ; 0.984      ;
; -0.034 ; counter[2]         ; counter[0] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.037     ; 0.984      ;
; -0.034 ; counter[2]         ; counter[1] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.037     ; 0.984      ;
; -0.034 ; counter[2]         ; counter[2] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.037     ; 0.984      ;
; -0.034 ; counter[2]         ; counter[3] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.037     ; 0.984      ;
; -0.034 ; counter[2]         ; counter[4] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.037     ; 0.984      ;
; -0.034 ; counter[2]         ; counter[8] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.037     ; 0.984      ;
; -0.034 ; counter[2]         ; counter[6] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.037     ; 0.984      ;
; -0.034 ; counter[2]         ; counter[7] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.037     ; 0.984      ;
; -0.029 ; counter[0]         ; counter[8] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.037     ; 0.979      ;
; -0.019 ; counter[7]         ; counter[9] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.037     ; 0.969      ;
; -0.019 ; counter[7]         ; counter[5] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.037     ; 0.969      ;
; -0.019 ; counter[7]         ; counter[0] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.037     ; 0.969      ;
; -0.019 ; counter[7]         ; counter[1] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.037     ; 0.969      ;
; -0.019 ; counter[7]         ; counter[2] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.037     ; 0.969      ;
; -0.019 ; counter[7]         ; counter[3] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.037     ; 0.969      ;
; -0.019 ; counter[7]         ; counter[4] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.037     ; 0.969      ;
; -0.019 ; counter[7]         ; counter[8] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.037     ; 0.969      ;
; -0.019 ; counter[7]         ; counter[6] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.037     ; 0.969      ;
; -0.019 ; counter[7]         ; counter[7] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.037     ; 0.969      ;
; -0.013 ; counter[1]         ; counter[7] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.037     ; 0.963      ;
; -0.013 ; counter[9]         ; counter[9] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.037     ; 0.963      ;
; -0.013 ; counter[9]         ; counter[5] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.037     ; 0.963      ;
; -0.013 ; counter[9]         ; counter[0] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.037     ; 0.963      ;
; -0.013 ; counter[9]         ; counter[1] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.037     ; 0.963      ;
; -0.013 ; counter[9]         ; counter[2] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.037     ; 0.963      ;
; -0.013 ; counter[9]         ; counter[3] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.037     ; 0.963      ;
; -0.013 ; counter[9]         ; counter[4] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.037     ; 0.963      ;
; -0.013 ; counter[9]         ; counter[8] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.037     ; 0.963      ;
; -0.013 ; counter[9]         ; counter[6] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.037     ; 0.963      ;
; -0.013 ; counter[9]         ; counter[7] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.037     ; 0.963      ;
; -0.009 ; counter[1]         ; counter[6] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.037     ; 0.959      ;
; 0.001  ; counter[0]         ; counter[7] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.037     ; 0.949      ;
; 0.013  ; current_state.IDLE ; counter[9] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.038     ; 0.936      ;
; 0.013  ; current_state.IDLE ; counter[5] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.038     ; 0.936      ;
; 0.013  ; current_state.IDLE ; counter[0] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.038     ; 0.936      ;
; 0.013  ; current_state.IDLE ; counter[1] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.038     ; 0.936      ;
; 0.013  ; current_state.IDLE ; counter[2] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.038     ; 0.936      ;
; 0.013  ; current_state.IDLE ; counter[3] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.038     ; 0.936      ;
; 0.013  ; current_state.IDLE ; counter[4] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.038     ; 0.936      ;
; 0.013  ; current_state.IDLE ; counter[8] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.038     ; 0.936      ;
; 0.013  ; current_state.IDLE ; counter[6] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.038     ; 0.936      ;
; 0.013  ; current_state.IDLE ; counter[7] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.038     ; 0.936      ;
; 0.032  ; counter[8]         ; counter[9] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.037     ; 0.918      ;
; 0.032  ; counter[8]         ; counter[5] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.037     ; 0.918      ;
; 0.032  ; counter[8]         ; counter[0] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.037     ; 0.918      ;
; 0.032  ; counter[8]         ; counter[1] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.037     ; 0.918      ;
; 0.032  ; counter[8]         ; counter[2] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.037     ; 0.918      ;
; 0.032  ; counter[8]         ; counter[3] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.037     ; 0.918      ;
; 0.032  ; counter[8]         ; counter[4] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.037     ; 0.918      ;
; 0.032  ; counter[8]         ; counter[8] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.037     ; 0.918      ;
; 0.032  ; counter[8]         ; counter[6] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.037     ; 0.918      ;
; 0.032  ; counter[8]         ; counter[7] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.037     ; 0.918      ;
; 0.038  ; counter[4]         ; counter[9] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.037     ; 0.912      ;
; 0.038  ; counter[4]         ; counter[5] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.037     ; 0.912      ;
; 0.038  ; counter[4]         ; counter[0] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.037     ; 0.912      ;
; 0.038  ; counter[4]         ; counter[1] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.037     ; 0.912      ;
; 0.038  ; counter[4]         ; counter[2] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.037     ; 0.912      ;
; 0.038  ; counter[4]         ; counter[3] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.037     ; 0.912      ;
; 0.038  ; counter[4]         ; counter[4] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.037     ; 0.912      ;
; 0.038  ; counter[4]         ; counter[8] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.037     ; 0.912      ;
; 0.038  ; counter[4]         ; counter[6] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.037     ; 0.912      ;
; 0.038  ; counter[4]         ; counter[7] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.037     ; 0.912      ;
; 0.039  ; counter[0]         ; counter[6] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.037     ; 0.911      ;
; 0.052  ; counter[5]         ; counter[9] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.037     ; 0.898      ;
; 0.055  ; counter[1]         ; counter[5] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.037     ; 0.895      ;
; 0.056  ; counter[5]         ; counter[8] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.037     ; 0.894      ;
; 0.059  ; counter[1]         ; counter[4] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.037     ; 0.891      ;
; 0.069  ; counter[0]         ; counter[5] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.037     ; 0.881      ;
; 0.088  ; counter[5]         ; counter[5] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.037     ; 0.862      ;
; 0.088  ; counter[5]         ; counter[0] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.037     ; 0.862      ;
; 0.088  ; counter[5]         ; counter[1] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.037     ; 0.862      ;
; 0.088  ; counter[5]         ; counter[2] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.037     ; 0.862      ;
; 0.088  ; counter[5]         ; counter[3] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.037     ; 0.862      ;
; 0.088  ; counter[5]         ; counter[4] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.037     ; 0.862      ;
; 0.088  ; counter[5]         ; counter[6] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.037     ; 0.862      ;
+--------+--------------------+------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_1MHz'                                                                                                 ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 0.179 ; next_state.IDLE            ; next_state.IDLE            ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; next_state.FILTER_GREEN    ; next_state.FILTER_GREEN    ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.044      ; 0.307      ;
; 0.209 ; counter[9]                 ; counter[9]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.037      ; 0.330      ;
; 0.215 ; current_state.IDLE         ; next_state.FILTER_GREEN    ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.234      ; 0.533      ;
; 0.216 ; current_state.IDLE         ; next_state.IDLE            ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.234      ; 0.534      ;
; 0.263 ; current_state.FILTER_GREEN ; filter[1]~reg0             ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.037      ; 0.384      ;
; 0.272 ; counter[9]                 ; next_state.IDLE            ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.235      ; 0.591      ;
; 0.273 ; counter[9]                 ; next_state.FILTER_GREEN    ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.235      ; 0.592      ;
; 0.276 ; current_state.FILTER_GREEN ; filter[0]~reg0             ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.037      ; 0.397      ;
; 0.293 ; counter[1]                 ; counter[1]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.037      ; 0.414      ;
; 0.297 ; counter[5]                 ; counter[5]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; counter[3]                 ; counter[3]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.037      ; 0.418      ;
; 0.299 ; counter[2]                 ; counter[2]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; counter[8]                 ; counter[8]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; counter[6]                 ; counter[6]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; counter[7]                 ; counter[7]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.037      ; 0.420      ;
; 0.300 ; counter[4]                 ; counter[4]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.037      ; 0.421      ;
; 0.305 ; counter[0]                 ; counter[0]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.037      ; 0.426      ;
; 0.337 ; counter[5]                 ; next_state.IDLE            ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.235      ; 0.656      ;
; 0.338 ; counter[5]                 ; next_state.FILTER_GREEN    ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.235      ; 0.657      ;
; 0.392 ; counter[4]                 ; next_state.IDLE            ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.235      ; 0.711      ;
; 0.393 ; counter[4]                 ; next_state.FILTER_GREEN    ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.235      ; 0.712      ;
; 0.442 ; counter[1]                 ; counter[2]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.037      ; 0.563      ;
; 0.445 ; counter[3]                 ; next_state.IDLE            ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.235      ; 0.764      ;
; 0.446 ; counter[5]                 ; counter[6]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.037      ; 0.567      ;
; 0.446 ; counter[3]                 ; counter[4]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.037      ; 0.567      ;
; 0.446 ; counter[3]                 ; next_state.FILTER_GREEN    ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.235      ; 0.765      ;
; 0.448 ; counter[7]                 ; counter[8]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.037      ; 0.569      ;
; 0.448 ; counter[2]                 ; next_state.IDLE            ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.235      ; 0.767      ;
; 0.449 ; counter[2]                 ; next_state.FILTER_GREEN    ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.235      ; 0.768      ;
; 0.452 ; counter[0]                 ; counter[1]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.037      ; 0.573      ;
; 0.455 ; counter[0]                 ; counter[2]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.037      ; 0.576      ;
; 0.457 ; counter[8]                 ; counter[9]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.037      ; 0.578      ;
; 0.457 ; counter[2]                 ; counter[3]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.037      ; 0.578      ;
; 0.457 ; counter[6]                 ; counter[7]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.037      ; 0.578      ;
; 0.458 ; counter[4]                 ; counter[5]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.037      ; 0.579      ;
; 0.460 ; counter[2]                 ; counter[4]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.037      ; 0.581      ;
; 0.460 ; counter[6]                 ; counter[8]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.037      ; 0.581      ;
; 0.461 ; counter[4]                 ; counter[6]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.037      ; 0.582      ;
; 0.462 ; next_state.FILTER_GREEN    ; current_state.FILTER_GREEN ; clk_1MHz     ; clk_1MHz    ; 0.000        ; -0.153     ; 0.393      ;
; 0.479 ; counter[8]                 ; next_state.IDLE            ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.235      ; 0.798      ;
; 0.480 ; counter[8]                 ; next_state.FILTER_GREEN    ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.235      ; 0.799      ;
; 0.504 ; current_state.FILTER_GREEN ; next_state.IDLE            ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.234      ; 0.822      ;
; 0.505 ; current_state.FILTER_GREEN ; next_state.FILTER_GREEN    ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.234      ; 0.823      ;
; 0.505 ; counter[1]                 ; counter[3]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.037      ; 0.626      ;
; 0.508 ; counter[1]                 ; counter[4]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.037      ; 0.629      ;
; 0.509 ; counter[5]                 ; counter[7]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.037      ; 0.630      ;
; 0.509 ; counter[3]                 ; counter[5]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.037      ; 0.630      ;
; 0.511 ; counter[7]                 ; counter[9]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.037      ; 0.632      ;
; 0.512 ; counter[5]                 ; counter[8]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.037      ; 0.633      ;
; 0.512 ; counter[3]                 ; counter[6]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.037      ; 0.633      ;
; 0.518 ; counter[0]                 ; counter[3]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.037      ; 0.639      ;
; 0.521 ; counter[0]                 ; counter[4]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.037      ; 0.642      ;
; 0.523 ; counter[2]                 ; counter[5]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.037      ; 0.644      ;
; 0.523 ; counter[6]                 ; counter[9]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.037      ; 0.644      ;
; 0.524 ; counter[4]                 ; counter[7]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.037      ; 0.645      ;
; 0.526 ; next_state.IDLE            ; current_state.IDLE         ; clk_1MHz     ; clk_1MHz    ; 0.000        ; -0.153     ; 0.457      ;
; 0.526 ; counter[2]                 ; counter[6]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.037      ; 0.647      ;
; 0.527 ; counter[4]                 ; counter[8]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.037      ; 0.648      ;
; 0.535 ; counter[7]                 ; next_state.IDLE            ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.235      ; 0.854      ;
; 0.536 ; counter[7]                 ; next_state.FILTER_GREEN    ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.235      ; 0.855      ;
; 0.571 ; counter[1]                 ; counter[5]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.037      ; 0.692      ;
; 0.574 ; counter[1]                 ; counter[6]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.037      ; 0.695      ;
; 0.575 ; counter[5]                 ; counter[9]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.037      ; 0.696      ;
; 0.575 ; counter[3]                 ; counter[7]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.037      ; 0.696      ;
; 0.578 ; counter[3]                 ; counter[8]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.037      ; 0.699      ;
; 0.584 ; counter[0]                 ; counter[5]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.037      ; 0.705      ;
; 0.587 ; counter[6]                 ; next_state.IDLE            ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.235      ; 0.906      ;
; 0.587 ; counter[0]                 ; counter[6]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.037      ; 0.708      ;
; 0.588 ; counter[6]                 ; next_state.FILTER_GREEN    ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.235      ; 0.907      ;
; 0.589 ; counter[2]                 ; counter[7]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.037      ; 0.710      ;
; 0.590 ; counter[4]                 ; counter[9]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.037      ; 0.711      ;
; 0.592 ; counter[2]                 ; counter[8]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.037      ; 0.713      ;
; 0.637 ; counter[1]                 ; counter[7]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.037      ; 0.758      ;
; 0.640 ; counter[1]                 ; counter[8]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.037      ; 0.761      ;
; 0.641 ; counter[3]                 ; counter[9]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.037      ; 0.762      ;
; 0.650 ; current_state.IDLE         ; filter[0]~reg0             ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.037      ; 0.771      ;
; 0.650 ; current_state.IDLE         ; filter[1]~reg0             ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.037      ; 0.771      ;
; 0.650 ; counter[0]                 ; counter[7]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.037      ; 0.771      ;
; 0.653 ; counter[0]                 ; counter[8]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.037      ; 0.774      ;
; 0.655 ; counter[2]                 ; counter[9]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.037      ; 0.776      ;
; 0.689 ; counter[5]                 ; counter[0]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.037      ; 0.810      ;
; 0.689 ; counter[5]                 ; counter[1]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.037      ; 0.810      ;
; 0.689 ; counter[5]                 ; counter[2]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.037      ; 0.810      ;
; 0.689 ; counter[5]                 ; counter[3]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.037      ; 0.810      ;
; 0.689 ; counter[5]                 ; counter[4]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.037      ; 0.810      ;
; 0.703 ; counter[1]                 ; counter[9]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.037      ; 0.824      ;
; 0.708 ; current_state.IDLE         ; counter[9]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.036      ; 0.828      ;
; 0.708 ; current_state.IDLE         ; counter[5]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.036      ; 0.828      ;
; 0.708 ; current_state.IDLE         ; counter[0]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.036      ; 0.828      ;
; 0.708 ; current_state.IDLE         ; counter[1]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.036      ; 0.828      ;
; 0.708 ; current_state.IDLE         ; counter[2]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.036      ; 0.828      ;
; 0.708 ; current_state.IDLE         ; counter[3]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.036      ; 0.828      ;
; 0.708 ; current_state.IDLE         ; counter[4]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.036      ; 0.828      ;
; 0.708 ; current_state.IDLE         ; counter[8]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.036      ; 0.828      ;
; 0.708 ; current_state.IDLE         ; counter[6]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.036      ; 0.828      ;
; 0.708 ; current_state.IDLE         ; counter[7]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.036      ; 0.828      ;
; 0.709 ; counter[9]                 ; counter[5]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.037      ; 0.830      ;
; 0.709 ; counter[9]                 ; counter[0]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.037      ; 0.830      ;
; 0.709 ; counter[9]                 ; counter[1]                 ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.037      ; 0.830      ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.038  ; 0.179 ; N/A      ; N/A     ; -3.000              ;
;  clk_1MHz        ; -1.038  ; 0.179 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -13.399 ; 0.0   ; 0.0      ; 0.0     ; -19.946             ;
;  clk_1MHz        ; -13.399 ; 0.000 ; N/A      ; N/A     ; -19.946             ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; filter[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; filter[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; color[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; color[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk_1MHz                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; cs_out                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; filter[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; filter[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; color[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; color[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; filter[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; filter[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; color[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; color[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; filter[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; filter[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; color[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; color[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk_1MHz   ; clk_1MHz ; 177      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk_1MHz   ; clk_1MHz ; 177      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 2     ; 2    ;
; Unconstrained Output Ports      ; 2     ; 2    ;
; Unconstrained Output Port Paths ; 2     ; 2    ;
+---------------------------------+-------+------+


+------------------------------------------+
; Clock Status Summary                     ;
+----------+----------+------+-------------+
; Target   ; Clock    ; Type ; Status      ;
+----------+----------+------+-------------+
; clk_1MHz ; clk_1MHz ; Base ; Constrained ;
+----------+----------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; cs_out     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; filter[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; filter[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; cs_out     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; filter[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; filter[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Fri Oct 25 14:55:45 2024
Info: Command: quartus_sta t1b_cd_fd -c t1b_cd_fd
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 't1b_cd_fd.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_1MHz clk_1MHz
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.038
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.038             -13.399 clk_1MHz 
Info (332146): Worst-case hold slack is 0.343
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.343               0.000 clk_1MHz 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -19.000 clk_1MHz 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.840
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.840             -10.489 clk_1MHz 
Info (332146): Worst-case hold slack is 0.299
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.299               0.000 clk_1MHz 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -19.000 clk_1MHz 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.112
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.112              -1.120 clk_1MHz 
Info (332146): Worst-case hold slack is 0.179
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.179               0.000 clk_1MHz 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -19.946 clk_1MHz 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4794 megabytes
    Info: Processing ended: Fri Oct 25 14:55:46 2024
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


