Система процессор-кэш-память на языке описания апппаратуры <strong>SystemVerilog</strong>. 
- смоделирована работа одноуровнего LRU write-back кэша 
- смоделирован обмен данными по шинам между процессором и кэшем, между кэшем и оперативной памятью.
- в качестве примера написана программа, перемножающая две матрицы. Посчитан процент кэш-попаданий.

Более подробное описание проекта можно найти в отчете к лабораторной работе (файл <code>Отчет.pdf</code>).

Помимо этого, в коде программы много поясняющих комментариев, благодаря которым можно лучше понять протоколы взаимодействия по шине и то, какие действия совершает каждый модуль в компьютере.
