欢迎交流
存储verilog，FPGA学习代码
1.二进制转8421BCD码，移位加三法，具有使能信号和done信号，大概转换周期=位数-2
