vhdtdtfi -lib work C:/Users/Sebastian/Documents/GitHub/Proyecto1Taller/MonitorVGA/FrecuencyDivider.v -lang verilog -prj MonitorVGA -o FrecuencyDivider.spl -module FrecuencyDivider -template C:/Xilinx/14.7/ISE_DS/ISE//data/splveri.tft -deleteonerror 
spl2sym -intstyle ise -family spartan6 FrecuencyDivider.spl C:/Users/Sebastian/Documents/GitHub/Proyecto1Taller/MonitorVGA/FrecuencyDivider.sym 
vhdtdtfi -lang verilog -prj MonitorVGA -o C:/Users/Sebastian/Documents/GitHub/Proyecto1Taller/MonitorVGA/FrecuencyDivider.tfi -lib work C:/Users/Sebastian/Documents/GitHub/Proyecto1Taller/MonitorVGA//FrecuencyDivider.v -module FrecuencyDivider -template C:/Xilinx/14.7/ISE_DS/ISE//data/tfi.tft -deleteonerror 
vhdtdtfi -lang verilog -prj MonitorVGA -o C:/Users/Sebastian/Documents/GitHub/Proyecto1Taller/MonitorVGA/FrecuencyDivider.tfi -lib work C:/Users/Sebastian/Documents/GitHub/Proyecto1Taller/MonitorVGA//FrecuencyDivider.v -module FrecuencyDivider -template C:/Xilinx/14.7/ISE_DS/ISE//data/tfi.tft -deleteonerror 
