Fitter report for DE1_SoC
Tue May 19 18:35:54 2015
Quartus II 64-Bit Version 14.0.0 Build 200 06/17/2014 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Ignored Assignments
  8. Incremental Compilation Preservation Summary
  9. Incremental Compilation Partition Settings
 10. Incremental Compilation Placement Preservation
 11. Pin-Out File
 12. Fitter Resource Usage Summary
 13. Fitter Partition Statistics
 14. Input Pins
 15. Output Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter RAM Summary
 25. Routing Usage Summary
 26. I/O Rules Summary
 27. I/O Rules Details
 28. I/O Rules Matrix
 29. Fitter Device Options
 30. Operating Settings and Conditions
 31. Estimated Delay Added for Hold Timing Summary
 32. Estimated Delay Added for Hold Timing Details
 33. Fitter Messages
 34. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Tue May 19 18:35:54 2015       ;
; Quartus II 64-Bit Version       ; 14.0.0 Build 200 06/17/2014 SJ Full Version ;
; Revision Name                   ; DE1_SoC                                     ;
; Top-level Entity Name           ; DE1_SoC                                     ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CSEMA5F31C6                                ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 1,159 / 32,070 ( 4 % )                      ;
; Total registers                 ; 1660                                        ;
; Total pins                      ; 67 / 457 ( 15 % )                           ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 1,354,792 / 4,065,280 ( 33 % )              ;
; Total DSP Blocks                ; 0 / 87 ( 0 % )                              ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI PMA TX Serializers   ; 0                                           ;
; Total PLLs                      ; 0 / 6 ( 0 % )                               ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 5CSEMA5F31C6                          ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                         ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                             ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 2.25        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  41.6%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+-------------------------------------------------+
; I/O Assignment Warnings                         ;
+----------+--------------------------------------+
; Pin Name ; Reason                               ;
+----------+--------------------------------------+
; HEX0[0]  ; Missing drive strength and slew rate ;
; HEX0[1]  ; Missing drive strength and slew rate ;
; HEX0[2]  ; Missing drive strength and slew rate ;
; HEX0[3]  ; Missing drive strength and slew rate ;
; HEX0[4]  ; Missing drive strength and slew rate ;
; HEX0[5]  ; Missing drive strength and slew rate ;
; HEX0[6]  ; Missing drive strength and slew rate ;
; HEX1[0]  ; Missing drive strength and slew rate ;
; HEX1[1]  ; Missing drive strength and slew rate ;
; HEX1[2]  ; Missing drive strength and slew rate ;
; HEX1[3]  ; Missing drive strength and slew rate ;
; HEX1[4]  ; Missing drive strength and slew rate ;
; HEX1[5]  ; Missing drive strength and slew rate ;
; HEX1[6]  ; Missing drive strength and slew rate ;
; HEX2[0]  ; Missing drive strength and slew rate ;
; HEX2[1]  ; Missing drive strength and slew rate ;
; HEX2[2]  ; Missing drive strength and slew rate ;
; HEX2[3]  ; Missing drive strength and slew rate ;
; HEX2[4]  ; Missing drive strength and slew rate ;
; HEX2[5]  ; Missing drive strength and slew rate ;
; HEX2[6]  ; Missing drive strength and slew rate ;
; HEX3[0]  ; Missing drive strength and slew rate ;
; HEX3[1]  ; Missing drive strength and slew rate ;
; HEX3[2]  ; Missing drive strength and slew rate ;
; HEX3[3]  ; Missing drive strength and slew rate ;
; HEX3[4]  ; Missing drive strength and slew rate ;
; HEX3[5]  ; Missing drive strength and slew rate ;
; HEX3[6]  ; Missing drive strength and slew rate ;
; HEX4[0]  ; Missing drive strength and slew rate ;
; HEX4[1]  ; Missing drive strength and slew rate ;
; HEX4[2]  ; Missing drive strength and slew rate ;
; HEX4[3]  ; Missing drive strength and slew rate ;
; HEX4[4]  ; Missing drive strength and slew rate ;
; HEX4[5]  ; Missing drive strength and slew rate ;
; HEX4[6]  ; Missing drive strength and slew rate ;
; HEX5[0]  ; Missing drive strength and slew rate ;
; HEX5[1]  ; Missing drive strength and slew rate ;
; HEX5[2]  ; Missing drive strength and slew rate ;
; HEX5[3]  ; Missing drive strength and slew rate ;
; HEX5[4]  ; Missing drive strength and slew rate ;
; HEX5[5]  ; Missing drive strength and slew rate ;
; HEX5[6]  ; Missing drive strength and slew rate ;
; LEDR[0]  ; Missing drive strength and slew rate ;
; LEDR[1]  ; Missing drive strength and slew rate ;
; LEDR[2]  ; Missing drive strength and slew rate ;
; LEDR[3]  ; Missing drive strength and slew rate ;
; LEDR[4]  ; Missing drive strength and slew rate ;
; LEDR[5]  ; Missing drive strength and slew rate ;
; LEDR[6]  ; Missing drive strength and slew rate ;
; LEDR[7]  ; Missing drive strength and slew rate ;
; LEDR[8]  ; Missing drive strength and slew rate ;
; LEDR[9]  ; Missing drive strength and slew rate ;
+----------+--------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                     ; Action          ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                   ; Destination Port ; Destination Port Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; CLOCK_50~inputCLKENA0                                                                                                                                                                                                                                                                                    ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|alt_jtag_atlantic:switchesqsys_jtag_uart_alt_jtag_atlantic|rdata[0]                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|switchesqsys_jtag_uart_scfifo_w:the_switchesqsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1|q_b[0]                                                                            ; PORTBDATAOUT     ;                       ;
; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|alt_jtag_atlantic:switchesqsys_jtag_uart_alt_jtag_atlantic|rdata[1]                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|switchesqsys_jtag_uart_scfifo_w:the_switchesqsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1|q_b[1]                                                                            ; PORTBDATAOUT     ;                       ;
; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|alt_jtag_atlantic:switchesqsys_jtag_uart_alt_jtag_atlantic|rdata[2]                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|switchesqsys_jtag_uart_scfifo_w:the_switchesqsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1|q_b[2]                                                                            ; PORTBDATAOUT     ;                       ;
; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|alt_jtag_atlantic:switchesqsys_jtag_uart_alt_jtag_atlantic|rdata[3]                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|switchesqsys_jtag_uart_scfifo_w:the_switchesqsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1|q_b[3]                                                                            ; PORTBDATAOUT     ;                       ;
; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|alt_jtag_atlantic:switchesqsys_jtag_uart_alt_jtag_atlantic|rdata[4]                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|switchesqsys_jtag_uart_scfifo_w:the_switchesqsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1|q_b[4]                                                                            ; PORTBDATAOUT     ;                       ;
; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|alt_jtag_atlantic:switchesqsys_jtag_uart_alt_jtag_atlantic|rdata[5]                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|switchesqsys_jtag_uart_scfifo_w:the_switchesqsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1|q_b[5]                                                                            ; PORTBDATAOUT     ;                       ;
; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|alt_jtag_atlantic:switchesqsys_jtag_uart_alt_jtag_atlantic|rdata[6]                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|switchesqsys_jtag_uart_scfifo_w:the_switchesqsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1|q_b[6]                                                                            ; PORTBDATAOUT     ;                       ;
; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|alt_jtag_atlantic:switchesqsys_jtag_uart_alt_jtag_atlantic|rdata[7]                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|switchesqsys_jtag_uart_scfifo_w:the_switchesqsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1|q_b[7]                                                                            ; PORTBDATAOUT     ;                       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[10]                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[10]~DUPLICATE                                                                                                                                                                                                                               ;                  ;                       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~DUPLICATE                                                                                                                                                                                                                          ;                  ;                       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[2]                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[2]~DUPLICATE                                                                                                                                                                                                                          ;                  ;                       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[3]                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[3]~DUPLICATE                                                                                                                                                                                                                          ;                  ;                       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]~DUPLICATE                                                                                                                                                                                                    ;                  ;                       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_k784:auto_generated|address_reg_b[1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_k784:auto_generated|address_reg_b[1]~DUPLICATE                                                                        ;                  ;                       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:collecting_post_data_var                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:collecting_post_data_var~DUPLICATE                                                                                    ;                  ;                       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[7]                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[7]~DUPLICATE                                                                                             ;                  ;                       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[14]                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[14]~DUPLICATE                                                                                            ;                  ;                       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|last_level_delayed                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|last_level_delayed~DUPLICATE                                                           ;                  ;                       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_49i:auto_generated|counter_reg_bit[4] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_49i:auto_generated|counter_reg_bit[4]~DUPLICATE ;                  ;                       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[1]                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[1]~DUPLICATE                                                                                                                                  ;                  ;                       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[25]                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[25]~DUPLICATE                                                                                                                                                    ;                  ;                       ;
; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|alt_jtag_atlantic:switchesqsys_jtag_uart_alt_jtag_atlantic|user_saw_rvalid                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|alt_jtag_atlantic:switchesqsys_jtag_uart_alt_jtag_atlantic|user_saw_rvalid~DUPLICATE                                                                                                                                                                              ;                  ;                       ;
; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|alt_jtag_atlantic:switchesqsys_jtag_uart_alt_jtag_atlantic|write                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|alt_jtag_atlantic:switchesqsys_jtag_uart_alt_jtag_atlantic|write~DUPLICATE                                                                                                                                                                                        ;                  ;                       ;
; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|switchesqsys_jtag_uart_scfifo_r:the_switchesqsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|cntr_jgb:rd_ptr_count|counter_reg_bit[0]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|switchesqsys_jtag_uart_scfifo_r:the_switchesqsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|cntr_jgb:rd_ptr_count|counter_reg_bit[0]~DUPLICATE                                                                               ;                  ;                       ;
; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|switchesqsys_jtag_uart_scfifo_r:the_switchesqsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|cntr_jgb:rd_ptr_count|counter_reg_bit[2]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|switchesqsys_jtag_uart_scfifo_r:the_switchesqsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|cntr_jgb:rd_ptr_count|counter_reg_bit[2]~DUPLICATE                                                                               ;                  ;                       ;
; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|switchesqsys_jtag_uart_scfifo_r:the_switchesqsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|cntr_jgb:wr_ptr|counter_reg_bit[5]                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|switchesqsys_jtag_uart_scfifo_r:the_switchesqsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|cntr_jgb:wr_ptr|counter_reg_bit[5]~DUPLICATE                                                                                     ;                  ;                       ;
; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|switchesqsys_jtag_uart_scfifo_w:the_switchesqsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|cntr_jgb:wr_ptr|counter_reg_bit[4]                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|switchesqsys_jtag_uart_scfifo_w:the_switchesqsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|cntr_jgb:wr_ptr|counter_reg_bit[4]~DUPLICATE                                                                                     ;                  ;                       ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_processor_data_master_translator|write_accepted                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_processor_data_master_translator|write_accepted~DUPLICATE                                                                                                                                                   ;                  ;                       ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:leds_s1_translator|wait_latency_counter[0]                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:leds_s1_translator|wait_latency_counter[0]~DUPLICATE                                                                                                                                                               ;                  ;                       ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:outsignal_s1_translator|wait_latency_counter[1]                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:outsignal_s1_translator|wait_latency_counter[1]~DUPLICATE                                                                                                                                                          ;                  ;                       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|E_shift_rot_result[0]                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|E_shift_rot_result[0]~DUPLICATE                                                                                                                                                                                                                       ;                  ;                       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|E_shift_rot_result[1]                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|E_shift_rot_result[1]~DUPLICATE                                                                                                                                                                                                                       ;                  ;                       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|E_shift_rot_result[2]                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|E_shift_rot_result[2]~DUPLICATE                                                                                                                                                                                                                       ;                  ;                       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|E_shift_rot_result[3]                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|E_shift_rot_result[3]~DUPLICATE                                                                                                                                                                                                                       ;                  ;                       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|E_shift_rot_result[4]                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|E_shift_rot_result[4]~DUPLICATE                                                                                                                                                                                                                       ;                  ;                       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|E_shift_rot_result[6]                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|E_shift_rot_result[6]~DUPLICATE                                                                                                                                                                                                                       ;                  ;                       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|E_shift_rot_result[11]                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|E_shift_rot_result[11]~DUPLICATE                                                                                                                                                                                                                      ;                  ;                       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|E_shift_rot_result[14]                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|E_shift_rot_result[14]~DUPLICATE                                                                                                                                                                                                                      ;                  ;                       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|E_shift_rot_result[22]                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|E_shift_rot_result[22]~DUPLICATE                                                                                                                                                                                                                      ;                  ;                       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|E_shift_rot_result[29]                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|E_shift_rot_result[29]~DUPLICATE                                                                                                                                                                                                                      ;                  ;                       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|E_shift_rot_result[31]                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|E_shift_rot_result[31]~DUPLICATE                                                                                                                                                                                                                      ;                  ;                       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|E_src1[17]                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|E_src1[17]~DUPLICATE                                                                                                                                                                                                                                  ;                  ;                       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|E_src2[29]                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|E_src2[29]~DUPLICATE                                                                                                                                                                                                                                  ;                  ;                       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|F_pc[3]                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|F_pc[3]~DUPLICATE                                                                                                                                                                                                                                     ;                  ;                       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|R_ctrl_shift_rot                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|R_ctrl_shift_rot~DUPLICATE                                                                                                                                                                                                                            ;                  ;                       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|R_logic_op[1]                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|R_logic_op[1]~DUPLICATE                                                                                                                                                                                                                               ;                  ;                       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|R_valid                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|R_valid~DUPLICATE                                                                                                                                                                                                                                     ;                  ;                       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|W_alu_result[3]                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|W_alu_result[3]~DUPLICATE                                                                                                                                                                                                                             ;                  ;                       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|av_ld_align_cycle[0]                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|av_ld_align_cycle[0]~DUPLICATE                                                                                                                                                                                                                        ;                  ;                       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|av_ld_align_cycle[1]                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|av_ld_align_cycle[1]~DUPLICATE                                                                                                                                                                                                                        ;                  ;                       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|av_ld_byte2_data[2]                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|av_ld_byte2_data[2]~DUPLICATE                                                                                                                                                                                                                         ;                  ;                       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|av_ld_byte2_data[6]                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|av_ld_byte2_data[6]~DUPLICATE                                                                                                                                                                                                                         ;                  ;                       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|av_ld_byte2_data[7]                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|av_ld_byte2_data[7]~DUPLICATE                                                                                                                                                                                                                         ;                  ;                       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|av_ld_byte3_data[1]                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|av_ld_byte3_data[1]~DUPLICATE                                                                                                                                                                                                                         ;                  ;                       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|d_write                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|d_write~DUPLICATE                                                                                                                                                                                                                                     ;                  ;                       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|d_writedata[1]                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|d_writedata[1]~DUPLICATE                                                                                                                                                                                                                              ;                  ;                       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|d_writedata[5]                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|d_writedata[5]~DUPLICATE                                                                                                                                                                                                                              ;                  ;                       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_nios2_ocimem:the_switchesqsys_nios2_processor_nios2_ocimem|MonDReg[21]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_nios2_ocimem:the_switchesqsys_nios2_processor_nios2_ocimem|MonDReg[21]~DUPLICATE                                                       ;                  ;                       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_nios2_ocimem:the_switchesqsys_nios2_processor_nios2_ocimem|MonDReg[23]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_nios2_ocimem:the_switchesqsys_nios2_processor_nios2_ocimem|MonDReg[23]~DUPLICATE                                                       ;                  ;                       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_nios2_ocimem:the_switchesqsys_nios2_processor_nios2_ocimem|MonDReg[24]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_nios2_ocimem:the_switchesqsys_nios2_processor_nios2_ocimem|MonDReg[24]~DUPLICATE                                                       ;                  ;                       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_nios2_ocimem:the_switchesqsys_nios2_processor_nios2_ocimem|waitrequest                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_nios2_ocimem:the_switchesqsys_nios2_processor_nios2_ocimem|waitrequest~DUPLICATE                                                       ;                  ;                       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                                                ;
+-----------------------------------------+----------------+--------------+---------------------+-----------------------------------+----------------+
; Name                                    ; Ignored Entity ; Ignored From ; Ignored To          ; Ignored Value                     ; Ignored Source ;
+-----------------------------------------+----------------+--------------+---------------------+-----------------------------------+----------------+
; Location                                ;                ;              ; ADC_CS_N            ; PIN_AJ4                           ; QSF Assignment ;
; Location                                ;                ;              ; ADC_DIN             ; PIN_AK4                           ; QSF Assignment ;
; Location                                ;                ;              ; ADC_DOUT            ; PIN_AK3                           ; QSF Assignment ;
; Location                                ;                ;              ; ADC_SCLK            ; PIN_AK2                           ; QSF Assignment ;
; Location                                ;                ;              ; AUD_ADCDAT          ; PIN_K7                            ; QSF Assignment ;
; Location                                ;                ;              ; AUD_ADCLRCK         ; PIN_K8                            ; QSF Assignment ;
; Location                                ;                ;              ; AUD_BCLK            ; PIN_H7                            ; QSF Assignment ;
; Location                                ;                ;              ; AUD_DACDAT          ; PIN_J7                            ; QSF Assignment ;
; Location                                ;                ;              ; AUD_DACLRCK         ; PIN_H8                            ; QSF Assignment ;
; Location                                ;                ;              ; AUD_XCK             ; PIN_G7                            ; QSF Assignment ;
; Location                                ;                ;              ; CLOCK2_50           ; PIN_AA16                          ; QSF Assignment ;
; Location                                ;                ;              ; CLOCK3_50           ; PIN_Y26                           ; QSF Assignment ;
; Location                                ;                ;              ; CLOCK4_50           ; PIN_K14                           ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_ADDR[0]        ; PIN_AK14                          ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_ADDR[10]       ; PIN_AG12                          ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_ADDR[11]       ; PIN_AH13                          ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_ADDR[12]       ; PIN_AJ14                          ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_ADDR[1]        ; PIN_AH14                          ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_ADDR[2]        ; PIN_AG15                          ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_ADDR[3]        ; PIN_AE14                          ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_ADDR[4]        ; PIN_AB15                          ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_ADDR[5]        ; PIN_AC14                          ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_ADDR[6]        ; PIN_AD14                          ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_ADDR[7]        ; PIN_AF15                          ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_ADDR[8]        ; PIN_AH15                          ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_ADDR[9]        ; PIN_AG13                          ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_BA[0]          ; PIN_AF13                          ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_BA[1]          ; PIN_AJ12                          ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_CAS_N          ; PIN_AF11                          ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_CKE            ; PIN_AK13                          ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_CLK            ; PIN_AH12                          ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_CS_N           ; PIN_AG11                          ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_DQ[0]          ; PIN_AK6                           ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_DQ[10]         ; PIN_AJ9                           ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_DQ[11]         ; PIN_AH9                           ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_DQ[12]         ; PIN_AH8                           ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_DQ[13]         ; PIN_AH7                           ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_DQ[14]         ; PIN_AJ6                           ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_DQ[15]         ; PIN_AJ5                           ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_DQ[1]          ; PIN_AJ7                           ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_DQ[2]          ; PIN_AK7                           ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_DQ[3]          ; PIN_AK8                           ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_DQ[4]          ; PIN_AK9                           ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_DQ[5]          ; PIN_AG10                          ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_DQ[6]          ; PIN_AK11                          ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_DQ[7]          ; PIN_AJ11                          ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_DQ[8]          ; PIN_AH10                          ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_DQ[9]          ; PIN_AJ10                          ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_LDQM           ; PIN_AB13                          ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_RAS_N          ; PIN_AE13                          ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_UDQM           ; PIN_AK12                          ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_WE_N           ; PIN_AA13                          ; QSF Assignment ;
; Location                                ;                ;              ; FAN_CTRL            ; PIN_AA12                          ; QSF Assignment ;
; Location                                ;                ;              ; FPGA_I2C_SCLK       ; PIN_J12                           ; QSF Assignment ;
; Location                                ;                ;              ; FPGA_I2C_SDAT       ; PIN_K12                           ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_0[0]           ; PIN_AC18                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_0[10]          ; PIN_AH18                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_0[11]          ; PIN_AH17                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_0[12]          ; PIN_AG16                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_0[13]          ; PIN_AE16                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_0[14]          ; PIN_AF16                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_0[15]          ; PIN_AG17                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_0[16]          ; PIN_AA18                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_0[17]          ; PIN_AA19                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_0[18]          ; PIN_AE17                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_0[19]          ; PIN_AC20                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_0[1]           ; PIN_Y17                           ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_0[20]          ; PIN_AH19                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_0[21]          ; PIN_AJ20                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_0[22]          ; PIN_AH20                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_0[23]          ; PIN_AK21                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_0[24]          ; PIN_AD19                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_0[25]          ; PIN_AD20                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_0[26]          ; PIN_AE18                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_0[27]          ; PIN_AE19                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_0[28]          ; PIN_AF20                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_0[29]          ; PIN_AF21                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_0[2]           ; PIN_AD17                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_0[30]          ; PIN_AF19                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_0[31]          ; PIN_AG21                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_0[32]          ; PIN_AF18                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_0[33]          ; PIN_AG20                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_0[34]          ; PIN_AG18                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_0[35]          ; PIN_AJ21                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_0[3]           ; PIN_Y18                           ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_0[4]           ; PIN_AK16                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_0[5]           ; PIN_AK18                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_0[6]           ; PIN_AK19                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_0[7]           ; PIN_AJ19                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_0[8]           ; PIN_AJ17                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_0[9]           ; PIN_AJ16                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[0]           ; PIN_AB17                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[10]          ; PIN_AG26                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[11]          ; PIN_AH24                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[12]          ; PIN_AH27                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[13]          ; PIN_AJ27                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[14]          ; PIN_AK29                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[15]          ; PIN_AK28                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[16]          ; PIN_AK27                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[17]          ; PIN_AJ26                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[18]          ; PIN_AK26                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[19]          ; PIN_AH25                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[1]           ; PIN_AA21                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[20]          ; PIN_AJ25                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[21]          ; PIN_AJ24                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[22]          ; PIN_AK24                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[23]          ; PIN_AG23                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[24]          ; PIN_AK23                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[25]          ; PIN_AH23                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[26]          ; PIN_AK22                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[27]          ; PIN_AJ22                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[28]          ; PIN_AH22                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[29]          ; PIN_AG22                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[2]           ; PIN_AB21                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[30]          ; PIN_AF24                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[31]          ; PIN_AF23                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[32]          ; PIN_AE22                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[33]          ; PIN_AD21                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[34]          ; PIN_AA20                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[35]          ; PIN_AC22                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[3]           ; PIN_AC23                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[4]           ; PIN_AD24                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[5]           ; PIN_AE23                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[6]           ; PIN_AE24                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[7]           ; PIN_AF25                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[8]           ; PIN_AF26                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[9]           ; PIN_AG25                          ; QSF Assignment ;
; Location                                ;                ;              ; IRDA_RXD            ; PIN_AA30                          ; QSF Assignment ;
; Location                                ;                ;              ; IRDA_TXD            ; PIN_AB30                          ; QSF Assignment ;
; Location                                ;                ;              ; PS2_CLK             ; PIN_AD7                           ; QSF Assignment ;
; Location                                ;                ;              ; PS2_CLK2            ; PIN_AD9                           ; QSF Assignment ;
; Location                                ;                ;              ; PS2_DAT             ; PIN_AE7                           ; QSF Assignment ;
; Location                                ;                ;              ; PS2_DAT2            ; PIN_AE9                           ; QSF Assignment ;
; Location                                ;                ;              ; TD_CLK27            ; PIN_H15                           ; QSF Assignment ;
; Location                                ;                ;              ; TD_DATA[0]          ; PIN_D2                            ; QSF Assignment ;
; Location                                ;                ;              ; TD_DATA[1]          ; PIN_B1                            ; QSF Assignment ;
; Location                                ;                ;              ; TD_DATA[2]          ; PIN_E2                            ; QSF Assignment ;
; Location                                ;                ;              ; TD_DATA[3]          ; PIN_B2                            ; QSF Assignment ;
; Location                                ;                ;              ; TD_DATA[4]          ; PIN_D1                            ; QSF Assignment ;
; Location                                ;                ;              ; TD_DATA[5]          ; PIN_E1                            ; QSF Assignment ;
; Location                                ;                ;              ; TD_DATA[6]          ; PIN_C2                            ; QSF Assignment ;
; Location                                ;                ;              ; TD_DATA[7]          ; PIN_B3                            ; QSF Assignment ;
; Location                                ;                ;              ; TD_HS               ; PIN_A5                            ; QSF Assignment ;
; Location                                ;                ;              ; TD_RESET_N          ; PIN_F6                            ; QSF Assignment ;
; Location                                ;                ;              ; TD_VS               ; PIN_A3                            ; QSF Assignment ;
; Location                                ;                ;              ; USB_B2_CLK          ; PIN_AF4                           ; QSF Assignment ;
; Location                                ;                ;              ; USB_B2_DATA[0]      ; PIN_AH4                           ; QSF Assignment ;
; Location                                ;                ;              ; USB_B2_DATA[1]      ; PIN_AH3                           ; QSF Assignment ;
; Location                                ;                ;              ; USB_B2_DATA[2]      ; PIN_AJ2                           ; QSF Assignment ;
; Location                                ;                ;              ; USB_B2_DATA[3]      ; PIN_AJ1                           ; QSF Assignment ;
; Location                                ;                ;              ; USB_B2_DATA[4]      ; PIN_AH2                           ; QSF Assignment ;
; Location                                ;                ;              ; USB_B2_DATA[5]      ; PIN_AG3                           ; QSF Assignment ;
; Location                                ;                ;              ; USB_B2_DATA[6]      ; PIN_AG2                           ; QSF Assignment ;
; Location                                ;                ;              ; USB_B2_DATA[7]      ; PIN_AG1                           ; QSF Assignment ;
; Location                                ;                ;              ; USB_EMPTY           ; PIN_AF5                           ; QSF Assignment ;
; Location                                ;                ;              ; USB_FULL            ; PIN_AG5                           ; QSF Assignment ;
; Location                                ;                ;              ; USB_OE_N            ; PIN_AF6                           ; QSF Assignment ;
; Location                                ;                ;              ; USB_RD_N            ; PIN_AG6                           ; QSF Assignment ;
; Location                                ;                ;              ; USB_RESET_N         ; PIN_AG7                           ; QSF Assignment ;
; Location                                ;                ;              ; USB_SCL             ; PIN_AG8                           ; QSF Assignment ;
; Location                                ;                ;              ; USB_SDA             ; PIN_AF8                           ; QSF Assignment ;
; Location                                ;                ;              ; USB_WR_N            ; PIN_AH5                           ; QSF Assignment ;
; Location                                ;                ;              ; VGA_BLANK_N         ; PIN_F10                           ; QSF Assignment ;
; Location                                ;                ;              ; VGA_B[0]            ; PIN_B13                           ; QSF Assignment ;
; Location                                ;                ;              ; VGA_B[1]            ; PIN_G13                           ; QSF Assignment ;
; Location                                ;                ;              ; VGA_B[2]            ; PIN_H13                           ; QSF Assignment ;
; Location                                ;                ;              ; VGA_B[3]            ; PIN_F14                           ; QSF Assignment ;
; Location                                ;                ;              ; VGA_B[4]            ; PIN_H14                           ; QSF Assignment ;
; Location                                ;                ;              ; VGA_B[5]            ; PIN_F15                           ; QSF Assignment ;
; Location                                ;                ;              ; VGA_B[6]            ; PIN_G15                           ; QSF Assignment ;
; Location                                ;                ;              ; VGA_B[7]            ; PIN_J14                           ; QSF Assignment ;
; Location                                ;                ;              ; VGA_CLK             ; PIN_A11                           ; QSF Assignment ;
; Location                                ;                ;              ; VGA_G[0]            ; PIN_J9                            ; QSF Assignment ;
; Location                                ;                ;              ; VGA_G[1]            ; PIN_J10                           ; QSF Assignment ;
; Location                                ;                ;              ; VGA_G[2]            ; PIN_H12                           ; QSF Assignment ;
; Location                                ;                ;              ; VGA_G[3]            ; PIN_G10                           ; QSF Assignment ;
; Location                                ;                ;              ; VGA_G[4]            ; PIN_G11                           ; QSF Assignment ;
; Location                                ;                ;              ; VGA_G[5]            ; PIN_G12                           ; QSF Assignment ;
; Location                                ;                ;              ; VGA_G[6]            ; PIN_F11                           ; QSF Assignment ;
; Location                                ;                ;              ; VGA_G[7]            ; PIN_E11                           ; QSF Assignment ;
; Location                                ;                ;              ; VGA_HS              ; PIN_B11                           ; QSF Assignment ;
; Location                                ;                ;              ; VGA_R[0]            ; PIN_A13                           ; QSF Assignment ;
; Location                                ;                ;              ; VGA_R[1]            ; PIN_C13                           ; QSF Assignment ;
; Location                                ;                ;              ; VGA_R[2]            ; PIN_E13                           ; QSF Assignment ;
; Location                                ;                ;              ; VGA_R[3]            ; PIN_B12                           ; QSF Assignment ;
; Location                                ;                ;              ; VGA_R[4]            ; PIN_C12                           ; QSF Assignment ;
; Location                                ;                ;              ; VGA_R[5]            ; PIN_D12                           ; QSF Assignment ;
; Location                                ;                ;              ; VGA_R[6]            ; PIN_E12                           ; QSF Assignment ;
; Location                                ;                ;              ; VGA_R[7]            ; PIN_F13                           ; QSF Assignment ;
; Location                                ;                ;              ; VGA_SYNC_N          ; PIN_C10                           ; QSF Assignment ;
; Location                                ;                ;              ; VGA_VS              ; PIN_D11                           ; QSF Assignment ;
; Current Strength                        ; DE1_SoC        ;              ; HPS_DDR3_ADDR[0]    ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                        ; DE1_SoC        ;              ; HPS_DDR3_ADDR[10]   ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                        ; DE1_SoC        ;              ; HPS_DDR3_ADDR[11]   ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                        ; DE1_SoC        ;              ; HPS_DDR3_ADDR[12]   ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                        ; DE1_SoC        ;              ; HPS_DDR3_ADDR[13]   ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                        ; DE1_SoC        ;              ; HPS_DDR3_ADDR[14]   ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                        ; DE1_SoC        ;              ; HPS_DDR3_ADDR[1]    ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                        ; DE1_SoC        ;              ; HPS_DDR3_ADDR[2]    ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                        ; DE1_SoC        ;              ; HPS_DDR3_ADDR[3]    ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                        ; DE1_SoC        ;              ; HPS_DDR3_ADDR[4]    ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                        ; DE1_SoC        ;              ; HPS_DDR3_ADDR[5]    ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                        ; DE1_SoC        ;              ; HPS_DDR3_ADDR[6]    ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                        ; DE1_SoC        ;              ; HPS_DDR3_ADDR[7]    ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                        ; DE1_SoC        ;              ; HPS_DDR3_ADDR[8]    ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                        ; DE1_SoC        ;              ; HPS_DDR3_ADDR[9]    ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                        ; DE1_SoC        ;              ; HPS_DDR3_BA[0]      ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                        ; DE1_SoC        ;              ; HPS_DDR3_BA[1]      ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                        ; DE1_SoC        ;              ; HPS_DDR3_BA[2]      ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                        ; DE1_SoC        ;              ; HPS_DDR3_CAS_N      ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                        ; DE1_SoC        ;              ; HPS_DDR3_CKE        ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                        ; DE1_SoC        ;              ; HPS_DDR3_CS_N       ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                        ; DE1_SoC        ;              ; HPS_DDR3_ODT        ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                        ; DE1_SoC        ;              ; HPS_DDR3_RAS_N      ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                        ; DE1_SoC        ;              ; HPS_DDR3_RESET_N    ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                        ; DE1_SoC        ;              ; HPS_DDR3_WE_N       ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQS_N[0]   ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQS_N[1]   ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQS_N[2]   ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQS_N[3]   ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQS_P[0]   ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQS_P[1]   ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQS_P[2]   ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQS_P[3]   ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQ[0]      ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQ[10]     ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQ[11]     ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQ[12]     ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQ[13]     ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQ[14]     ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQ[15]     ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQ[16]     ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQ[17]     ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQ[18]     ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQ[19]     ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQ[1]      ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQ[20]     ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQ[21]     ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQ[22]     ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQ[23]     ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQ[24]     ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQ[25]     ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQ[26]     ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQ[27]     ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQ[28]     ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQ[29]     ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQ[2]      ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQ[30]     ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQ[31]     ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQ[3]      ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQ[4]      ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQ[5]      ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQ[6]      ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQ[7]      ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQ[8]      ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQ[9]      ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_CK_N       ; SERIES 50 OHM WITHOUT CALIBRATION ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_CK_P       ; SERIES 50 OHM WITHOUT CALIBRATION ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DM[0]      ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DM[1]      ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DM[2]      ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DM[3]      ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQS_N[0]   ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQS_N[1]   ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQS_N[2]   ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQS_N[3]   ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQS_P[0]   ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQS_P[1]   ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQS_P[2]   ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQS_P[3]   ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQ[0]      ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQ[10]     ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQ[11]     ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQ[12]     ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQ[13]     ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQ[14]     ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQ[15]     ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQ[16]     ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQ[17]     ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQ[18]     ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQ[19]     ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQ[1]      ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQ[20]     ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQ[21]     ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQ[22]     ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQ[23]     ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQ[24]     ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQ[25]     ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQ[26]     ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQ[27]     ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQ[28]     ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQ[29]     ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQ[2]      ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQ[30]     ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQ[31]     ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQ[3]      ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQ[4]      ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQ[5]      ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQ[6]      ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQ[7]      ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQ[8]      ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQ[9]      ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; D5 Delay (output register to io buffer) ; DE1_SoC        ;              ; HPS_DDR3_CK_N       ; 2                                 ; QSF Assignment ;
; D5 Delay (output register to io buffer) ; DE1_SoC        ;              ; HPS_DDR3_CK_P       ; 2                                 ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; ADC_CS_N            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; ADC_DIN             ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; ADC_DOUT            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; ADC_SCLK            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; AUD_ADCDAT          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; AUD_ADCLRCK         ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; AUD_BCLK            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; AUD_DACDAT          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; AUD_DACLRCK         ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; AUD_XCK             ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; CLOCK2_50           ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; CLOCK3_50           ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; CLOCK4_50           ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; DRAM_ADDR[0]        ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; DRAM_ADDR[10]       ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; DRAM_ADDR[11]       ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; DRAM_ADDR[12]       ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; DRAM_ADDR[1]        ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; DRAM_ADDR[2]        ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; DRAM_ADDR[3]        ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; DRAM_ADDR[4]        ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; DRAM_ADDR[5]        ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; DRAM_ADDR[6]        ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; DRAM_ADDR[7]        ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; DRAM_ADDR[8]        ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; DRAM_ADDR[9]        ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; DRAM_BA[0]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; DRAM_BA[1]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; DRAM_CAS_N          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; DRAM_CKE            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; DRAM_CLK            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; DRAM_CS_N           ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; DRAM_DQ[0]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; DRAM_DQ[10]         ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; DRAM_DQ[11]         ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; DRAM_DQ[12]         ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; DRAM_DQ[13]         ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; DRAM_DQ[14]         ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; DRAM_DQ[15]         ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; DRAM_DQ[1]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; DRAM_DQ[2]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; DRAM_DQ[3]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; DRAM_DQ[4]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; DRAM_DQ[5]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; DRAM_DQ[6]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; DRAM_DQ[7]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; DRAM_DQ[8]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; DRAM_DQ[9]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; DRAM_LDQM           ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; DRAM_RAS_N          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; DRAM_UDQM           ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; DRAM_WE_N           ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; FAN_CTRL            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; FPGA_I2C_SCLK       ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; FPGA_I2C_SDAT       ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_0[0]           ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_0[10]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_0[11]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_0[12]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_0[13]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_0[14]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_0[15]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_0[16]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_0[17]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_0[18]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_0[19]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_0[1]           ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_0[20]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_0[21]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_0[22]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_0[23]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_0[24]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_0[25]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_0[26]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_0[27]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_0[28]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_0[29]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_0[2]           ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_0[30]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_0[31]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_0[32]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_0[33]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_0[34]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_0[35]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_0[3]           ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_0[4]           ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_0[5]           ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_0[6]           ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_0[7]           ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_0[8]           ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_0[9]           ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_1[0]           ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_1[10]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_1[11]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_1[12]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_1[13]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_1[14]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_1[15]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_1[16]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_1[17]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_1[18]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_1[19]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_1[1]           ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_1[20]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_1[21]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_1[22]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_1[23]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_1[24]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_1[25]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_1[26]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_1[27]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_1[28]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_1[29]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_1[2]           ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_1[30]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_1[31]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_1[32]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_1[33]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_1[34]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_1[35]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_1[3]           ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_1[4]           ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_1[5]           ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_1[6]           ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_1[7]           ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_1[8]           ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_1[9]           ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_CONV_USB_N      ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_ADDR[0]    ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_ADDR[10]   ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_ADDR[11]   ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_ADDR[12]   ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_ADDR[13]   ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_ADDR[14]   ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_ADDR[1]    ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_ADDR[2]    ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_ADDR[3]    ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_ADDR[4]    ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_ADDR[5]    ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_ADDR[6]    ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_ADDR[7]    ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_ADDR[8]    ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_ADDR[9]    ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_BA[0]      ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_BA[1]      ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_BA[2]      ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_CAS_N      ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_CKE        ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_CK_N       ; DIFFERENTIAL 1.5-V SSTL CLASS I   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_CK_P       ; DIFFERENTIAL 1.5-V SSTL CLASS I   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_CS_N       ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DM[0]      ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DM[1]      ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DM[2]      ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DM[3]      ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQS_N[0]   ; DIFFERENTIAL 1.5-V SSTL CLASS I   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQS_N[1]   ; DIFFERENTIAL 1.5-V SSTL CLASS I   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQS_N[2]   ; DIFFERENTIAL 1.5-V SSTL CLASS I   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQS_N[3]   ; DIFFERENTIAL 1.5-V SSTL CLASS I   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQS_P[0]   ; DIFFERENTIAL 1.5-V SSTL CLASS I   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQS_P[1]   ; DIFFERENTIAL 1.5-V SSTL CLASS I   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQS_P[2]   ; DIFFERENTIAL 1.5-V SSTL CLASS I   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQS_P[3]   ; DIFFERENTIAL 1.5-V SSTL CLASS I   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQ[0]      ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQ[10]     ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQ[11]     ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQ[12]     ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQ[13]     ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQ[14]     ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQ[15]     ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQ[16]     ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQ[17]     ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQ[18]     ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQ[19]     ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQ[1]      ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQ[20]     ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQ[21]     ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQ[22]     ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQ[23]     ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQ[24]     ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQ[25]     ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQ[26]     ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQ[27]     ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQ[28]     ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQ[29]     ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQ[2]      ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQ[30]     ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQ[31]     ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQ[3]      ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQ[4]      ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQ[5]      ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQ[6]      ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQ[7]      ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQ[8]      ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQ[9]      ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_ODT        ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_RAS_N      ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_RESET_N    ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_RZQ        ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_WE_N       ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_ENET_GTX_CLK    ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_ENET_INT_N      ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_ENET_MDC        ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_ENET_MDIO       ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_ENET_RX_CLK     ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_ENET_RX_DATA[0] ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_ENET_RX_DATA[1] ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_ENET_RX_DATA[2] ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_ENET_RX_DATA[3] ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_ENET_RX_DV      ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_ENET_TX_DATA[0] ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_ENET_TX_DATA[1] ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_ENET_TX_DATA[2] ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_ENET_TX_DATA[3] ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_ENET_TX_EN      ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_FLASH_DATA[0]   ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_FLASH_DATA[1]   ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_FLASH_DATA[2]   ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_FLASH_DATA[3]   ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_FLASH_DCLK      ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_FLASH_NCSO      ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_GPIO[0]         ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_GPIO[1]         ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_GSENSOR_INT     ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_I2C1_SCLK       ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_I2C1_SDAT       ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_I2C2_SCLK       ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_I2C2_SDAT       ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_I2C_CONTROL     ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_KEY             ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_LED             ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_LTC_GPIO        ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_SD_CLK          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_SD_CMD          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_SD_DATA[0]      ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_SD_DATA[1]      ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_SD_DATA[2]      ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_SD_DATA[3]      ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_SPIM_CLK        ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_SPIM_MISO       ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_SPIM_MOSI       ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_SPIM_SS         ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_UART_RX         ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_UART_TX         ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_USB_CLKOUT      ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_USB_DATA[0]     ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_USB_DATA[1]     ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_USB_DATA[2]     ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_USB_DATA[3]     ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_USB_DATA[4]     ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_USB_DATA[5]     ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_USB_DATA[6]     ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_USB_DATA[7]     ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_USB_DIR         ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_USB_NXT         ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_USB_STP         ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; IRDA_RXD            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; IRDA_TXD            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; PS2_CLK             ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; PS2_CLK2            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; PS2_DAT             ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; PS2_DAT2            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; TD_CLK27            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; TD_DATA[0]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; TD_DATA[1]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; TD_DATA[2]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; TD_DATA[3]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; TD_DATA[4]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; TD_DATA[5]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; TD_DATA[6]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; TD_DATA[7]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; TD_HS               ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; TD_RESET_N          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; TD_VS               ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; USB_B2_CLK          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; USB_B2_DATA[0]      ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; USB_B2_DATA[1]      ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; USB_B2_DATA[2]      ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; USB_B2_DATA[3]      ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; USB_B2_DATA[4]      ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; USB_B2_DATA[5]      ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; USB_B2_DATA[6]      ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; USB_B2_DATA[7]      ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; USB_EMPTY           ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; USB_FULL            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; USB_OE_N            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; USB_RD_N            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; USB_RESET_N         ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; USB_SCL             ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; USB_SDA             ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; USB_WR_N            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; VGA_BLANK_N         ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; VGA_B[0]            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; VGA_B[1]            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; VGA_B[2]            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; VGA_B[3]            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; VGA_B[4]            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; VGA_B[5]            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; VGA_B[6]            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; VGA_B[7]            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; VGA_CLK             ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; VGA_G[0]            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; VGA_G[1]            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; VGA_G[2]            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; VGA_G[3]            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; VGA_G[4]            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; VGA_G[5]            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; VGA_G[6]            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; VGA_G[7]            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; VGA_HS              ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; VGA_R[0]            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; VGA_R[1]            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; VGA_R[2]            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; VGA_R[3]            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; VGA_R[4]            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; VGA_R[5]            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; VGA_R[6]            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; VGA_R[7]            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; VGA_SYNC_N          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; VGA_VS              ; 3.3-V LVTTL                       ; QSF Assignment ;
+-----------------------------------------+----------------+--------------+---------------------+-----------------------------------+----------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 3719 ) ; 0.00 % ( 0 / 3719 )        ; 0.00 % ( 0 / 3719 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 3719 ) ; 0.00 % ( 0 / 3719 )        ; 0.00 % ( 0 / 3719 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                                                                         ;
+------------------------------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+------------------------------------------------------+
; Partition Name                                       ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                                             ;
+------------------------------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+------------------------------------------------------+
; Top                                                  ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                                      ;
; sld_hub:auto_hub                                     ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub                                     ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_signaltap:Flushing_Download_back_to_LP_SB_Active ;
; hard_block:auto_generated_inst                       ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst                       ;
+------------------------------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                                           ;
+------------------------------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                                       ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+------------------------------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                                                  ; 0.00 % ( 0 / 2407 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub                                     ; 0.00 % ( 0 / 270 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active ; 0.00 % ( 0 / 1033 )   ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst                       ; 0.00 % ( 0 / 9 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+------------------------------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/klholden/Documents/nightmares/Lab 3copy/output_files/DE1_SoC.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 1,159 / 32,070        ; 4 %   ;
; ALMs needed [=A-B+C]                                        ; 1,159                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 1,380 / 32,070        ; 4 %   ;
;         [a] ALMs used for LUT logic and registers           ; 364                   ;       ;
;         [b] ALMs used for LUT logic                         ; 581                   ;       ;
;         [c] ALMs used for registers                         ; 435                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 235 / 32,070          ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 14 / 32,070           ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 1                     ;       ;
;         [c] Due to LAB input limits                         ; 13                    ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 193 / 3,207           ; 6 %   ;
;     -- Logic LABs                                           ; 193                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 1,657                 ;       ;
;     -- 7 input functions                                    ; 11                    ;       ;
;     -- 6 input functions                                    ; 302                   ;       ;
;     -- 5 input functions                                    ; 371                   ;       ;
;     -- 4 input functions                                    ; 287                   ;       ;
;     -- <=3 input functions                                  ; 686                   ;       ;
; Combinational ALUT usage for route-throughs                 ; 556                   ;       ;
; Dedicated logic registers                                   ; 1,660                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 1,597 / 64,140        ; 2 %   ;
;         -- Secondary logic registers                        ; 63 / 64,140           ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 1,607                 ;       ;
;         -- Routing optimization registers                   ; 53                    ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 67 / 457              ; 15 %  ;
;     -- Clock pins                                           ; 4 / 8                 ; 50 %  ;
;     -- Dedicated input pins                                 ; 3 / 21                ; 14 %  ;
;                                                             ;                       ;       ;
; Hard processor system peripheral utilization                ;                       ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )         ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )         ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )         ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )         ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )         ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )         ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )         ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )         ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )         ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )         ;       ;
;                                                             ;                       ;       ;
; Global signals                                              ; 1                     ;       ;
; M10K blocks                                                 ; 170 / 397             ; 43 %  ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 1,354,792 / 4,065,280 ; 33 %  ;
; Total block memory implementation bits                      ; 1,740,800 / 4,065,280 ; 43 %  ;
; Total DSP Blocks                                            ; 0 / 87                ; 0 %   ;
; Fractional PLLs                                             ; 0 / 6                 ; 0 %   ;
; Global clocks                                               ; 1 / 16                ; 6 %   ;
; Quadrant clocks                                             ; 0 / 66                ; 0 %   ;
; Horizontal periphery clocks                                 ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100               ; 0 %   ;
; JTAGs                                                       ; 1 / 1                 ; 100 % ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 4                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 3.1% / 3.2% / 2.8%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 20.0% / 21.1% / 21.1% ;       ;
; Maximum fan-out                                             ; 891                   ;       ;
; Highest non-global fan-out                                  ; 891                   ;       ;
; Total fan-out                                               ; 18571                 ;       ;
; Average fan-out                                             ; 4.43                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                                                                        ;
+-------------------------------------------------------------+----------------------+-----------------------+------------------------------------------------------+--------------------------------+
; Statistic                                                   ; Top                  ; sld_hub:auto_hub      ; sld_signaltap:Flushing_Download_back_to_LP_SB_Active ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+----------------------+-----------------------+------------------------------------------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 789 / 32070 ( 2 % )  ; 115 / 32070 ( < 1 % ) ; 334 / 32070 ( 1 % )                                  ; 0 / 32070 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 789                  ; 115                   ; 334                                                  ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 847 / 32070 ( 3 % )  ; 126 / 32070 ( < 1 % ) ; 409 / 32070 ( 1 % )                                  ; 0 / 32070 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 275                  ; 24                    ; 66                                                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 383                  ; 53                    ; 145                                                  ; 0                              ;
;         [c] ALMs used for registers                         ; 189                  ; 49                    ; 198                                                  ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                    ; 0                     ; 0                                                    ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 67 / 32070 ( < 1 % ) ; 12 / 32070 ( < 1 % )  ; 80 / 32070 ( < 1 % )                                 ; 0 / 32070 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 9 / 32070 ( < 1 % )  ; 1 / 32070 ( < 1 % )   ; 5 / 32070 ( < 1 % )                                  ; 0 / 32070 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                    ; 0                     ; 0                                                    ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 0                    ; 1                     ; 1                                                    ; 0                              ;
;         [c] Due to LAB input limits                         ; 9                    ; 0                     ; 4                                                    ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                    ; 0                     ; 0                                                    ; 0                              ;
;                                                             ;                      ;                       ;                                                      ;                                ;
; Difficulty packing design                                   ; Low                  ; Low                   ; Low                                                  ; Low                            ;
;                                                             ;                      ;                       ;                                                      ;                                ;
; Total LABs:  partially or completely used                   ; 113 / 3207 ( 4 % )   ; 19 / 3207 ( < 1 % )   ; 70 / 3207 ( 2 % )                                    ; 0 / 3207 ( 0 % )               ;
;     -- Logic LABs                                           ; 113                  ; 19                    ; 70                                                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                    ; 0                     ; 0                                                    ; 0                              ;
;                                                             ;                      ;                       ;                                                      ;                                ;
; Combinational ALUT usage for logic                          ; 1189                 ; 126                   ; 342                                                  ; 0                              ;
;     -- 7 input functions                                    ; 9                    ; 2                     ; 0                                                    ; 0                              ;
;     -- 6 input functions                                    ; 168                  ; 31                    ; 103                                                  ; 0                              ;
;     -- 5 input functions                                    ; 284                  ; 24                    ; 63                                                   ; 0                              ;
;     -- 4 input functions                                    ; 248                  ; 18                    ; 21                                                   ; 0                              ;
;     -- <=3 input functions                                  ; 480                  ; 51                    ; 155                                                  ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 188                  ; 74                    ; 294                                                  ; 0                              ;
; Memory ALUT usage                                           ; 0                    ; 0                     ; 0                                                    ; 0                              ;
;     -- 64-address deep                                      ; 0                    ; 0                     ; 0                                                    ; 0                              ;
;     -- 32-address deep                                      ; 0                    ; 0                     ; 0                                                    ; 0                              ;
;                                                             ;                      ;                       ;                                                      ;                                ;
; Dedicated logic registers                                   ; 0                    ; 0                     ; 0                                                    ; 0                              ;
;     -- By type:                                             ;                      ;                       ;                                                      ;                                ;
;         -- Primary logic registers                          ; 926 / 64140 ( 1 % )  ; 144 / 64140 ( < 1 % ) ; 527 / 64140 ( < 1 % )                                ; 0 / 64140 ( 0 % )              ;
;         -- Secondary logic registers                        ; 44 / 64140 ( < 1 % ) ; 5 / 64140 ( < 1 % )   ; 14 / 64140 ( < 1 % )                                 ; 0 / 64140 ( 0 % )              ;
;     -- By function:                                         ;                      ;                       ;                                                      ;                                ;
;         -- Design implementation registers                  ; 930                  ; 144                   ; 533                                                  ; 0                              ;
;         -- Routing optimization registers                   ; 40                   ; 5                     ; 8                                                    ; 0                              ;
;                                                             ;                      ;                       ;                                                      ;                                ;
;                                                             ;                      ;                       ;                                                      ;                                ;
; Virtual pins                                                ; 0                    ; 0                     ; 0                                                    ; 0                              ;
; I/O pins                                                    ; 67                   ; 0                     ; 0                                                    ; 0                              ;
; I/O registers                                               ; 0                    ; 0                     ; 0                                                    ; 0                              ;
; Total block memory bits                                     ; 44072                ; 0                     ; 1310720                                              ; 0                              ;
; Total block memory implementation bits                      ; 102400               ; 0                     ; 1638400                                              ; 0                              ;
; JTAG                                                        ; 0 / 1 ( 0 % )        ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                                        ; 1 / 1 ( 100 % )                ;
; M10K block                                                  ; 10 / 397 ( 2 % )     ; 0 / 397 ( 0 % )       ; 160 / 397 ( 40 % )                                   ; 0 / 397 ( 0 % )                ;
; Clock enable block                                          ; 1 / 116 ( < 1 % )    ; 0 / 116 ( 0 % )       ; 0 / 116 ( 0 % )                                      ; 0 / 116 ( 0 % )                ;
;                                                             ;                      ;                       ;                                                      ;                                ;
; Connections                                                 ;                      ;                       ;                                                      ;                                ;
;     -- Input Connections                                    ; 312                  ; 227                   ; 1309                                                 ; 1                              ;
;     -- Registered Input Connections                         ; 146                  ; 158                   ; 589                                                  ; 0                              ;
;     -- Output Connections                                   ; 462                  ; 621                   ; 33                                                   ; 733                            ;
;     -- Registered Output Connections                        ; 433                  ; 620                   ; 0                                                    ; 0                              ;
;                                                             ;                      ;                       ;                                                      ;                                ;
; Internal Connections                                        ;                      ;                       ;                                                      ;                                ;
;     -- Total Connections                                    ; 9223                 ; 1825                  ; 11248                                                ; 742                            ;
;     -- Registered Connections                               ; 5677                 ; 1408                  ; 8634                                                 ; 0                              ;
;                                                             ;                      ;                       ;                                                      ;                                ;
; External Connections                                        ;                      ;                       ;                                                      ;                                ;
;     -- Top                                                  ; 0                    ; 234                   ; 438                                                  ; 102                            ;
;     -- sld_hub:auto_hub                                     ; 234                  ; 22                    ; 400                                                  ; 192                            ;
;     -- sld_signaltap:Flushing_Download_back_to_LP_SB_Active ; 438                  ; 400                   ; 64                                                   ; 440                            ;
;     -- hard_block:auto_generated_inst                       ; 102                  ; 192                   ; 440                                                  ; 0                              ;
;                                                             ;                      ;                       ;                                                      ;                                ;
; Partition Interface                                         ;                      ;                       ;                                                      ;                                ;
;     -- Input Ports                                          ; 55                   ; 45                    ; 79                                                   ; 4                              ;
;     -- Output Ports                                         ; 70                   ; 61                    ; 25                                                   ; 9                              ;
;     -- Bidir Ports                                          ; 0                    ; 0                     ; 0                                                    ; 0                              ;
;                                                             ;                      ;                       ;                                                      ;                                ;
; Registered Ports                                            ;                      ;                       ;                                                      ;                                ;
;     -- Registered Input Ports                               ; 0                    ; 3                     ; 10                                                   ; 0                              ;
;     -- Registered Output Ports                              ; 0                    ; 50                    ; 12                                                   ; 0                              ;
;                                                             ;                      ;                       ;                                                      ;                                ;
; Port Connectivity                                           ;                      ;                       ;                                                      ;                                ;
;     -- Input Ports driven by GND                            ; 0                    ; 20                    ; 19                                                   ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                    ; 1                     ; 1                                                    ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                    ; 0                     ; 13                                                   ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                    ; 0                     ; 1                                                    ; 0                              ;
;     -- Input Ports with no Source                           ; 0                    ; 1                     ; 12                                                   ; 0                              ;
;     -- Output Ports with no Source                          ; 0                    ; 0                     ; 0                                                    ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                    ; 2                     ; 17                                                   ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                    ; 31                    ; 14                                                   ; 0                              ;
+-------------------------------------------------------------+----------------------+-----------------------+------------------------------------------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                  ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; CLOCK_50 ; AF14  ; 3B       ; 32           ; 0            ; 0            ; 7                     ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; KEY[0]   ; AA14  ; 3B       ; 36           ; 0            ; 0            ; 31                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; KEY[1]   ; AA15  ; 3B       ; 36           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; KEY[2]   ; W15   ; 3B       ; 40           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; KEY[3]   ; Y16   ; 3B       ; 40           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; SW[0]    ; AB12  ; 3A       ; 12           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; SW[1]    ; AC12  ; 3A       ; 16           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; SW[2]    ; AF9   ; 3A       ; 8            ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; SW[3]    ; AF10  ; 3A       ; 4            ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; SW[4]    ; AD11  ; 3A       ; 2            ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; SW[5]    ; AD12  ; 3A       ; 16           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; SW[6]    ; AE11  ; 3A       ; 4            ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; SW[7]    ; AC9   ; 3A       ; 4            ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; SW[8]    ; AD10  ; 3A       ; 4            ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; SW[9]    ; AE12  ; 3A       ; 2            ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; HEX0[0] ; AE26  ; 5A       ; 89           ; 8            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[1] ; AE27  ; 5A       ; 89           ; 11           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[2] ; AE28  ; 5A       ; 89           ; 11           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[3] ; AG27  ; 5A       ; 89           ; 4            ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[4] ; AF28  ; 5A       ; 89           ; 13           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[5] ; AG28  ; 5A       ; 89           ; 13           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[6] ; AH28  ; 5A       ; 89           ; 4            ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[0] ; AJ29  ; 5A       ; 89           ; 6            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[1] ; AH29  ; 5A       ; 89           ; 6            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[2] ; AH30  ; 5A       ; 89           ; 16           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[3] ; AG30  ; 5A       ; 89           ; 16           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[4] ; AF29  ; 5A       ; 89           ; 15           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[5] ; AF30  ; 5A       ; 89           ; 15           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[6] ; AD27  ; 5A       ; 89           ; 8            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[0] ; AB23  ; 5A       ; 89           ; 9            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[1] ; AE29  ; 5B       ; 89           ; 23           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[2] ; AD29  ; 5B       ; 89           ; 23           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[3] ; AC28  ; 5B       ; 89           ; 20           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[4] ; AD30  ; 5B       ; 89           ; 25           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[5] ; AC29  ; 5B       ; 89           ; 20           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[6] ; AC30  ; 5B       ; 89           ; 25           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[0] ; AD26  ; 5A       ; 89           ; 16           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[1] ; AC27  ; 5A       ; 89           ; 16           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[2] ; AD25  ; 5A       ; 89           ; 4            ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[3] ; AC25  ; 5A       ; 89           ; 4            ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[4] ; AB28  ; 5B       ; 89           ; 21           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[5] ; AB25  ; 5A       ; 89           ; 11           ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[6] ; AB22  ; 5A       ; 89           ; 9            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[0] ; AA24  ; 5A       ; 89           ; 11           ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[1] ; Y23   ; 5A       ; 89           ; 13           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[2] ; Y24   ; 5A       ; 89           ; 13           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[3] ; W22   ; 5A       ; 89           ; 8            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[4] ; W24   ; 5A       ; 89           ; 15           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[5] ; V23   ; 5A       ; 89           ; 15           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[6] ; W25   ; 5B       ; 89           ; 20           ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[0] ; V25   ; 5B       ; 89           ; 20           ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[1] ; AA28  ; 5B       ; 89           ; 21           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[2] ; Y27   ; 5B       ; 89           ; 25           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[3] ; AB27  ; 5B       ; 89           ; 23           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[4] ; AB26  ; 5A       ; 89           ; 9            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[5] ; AA26  ; 5B       ; 89           ; 23           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[6] ; AA25  ; 5A       ; 89           ; 9            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[0] ; V16   ; 4A       ; 52           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[1] ; W16   ; 4A       ; 52           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[2] ; V17   ; 4A       ; 60           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[3] ; V18   ; 4A       ; 80           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[4] ; W17   ; 4A       ; 60           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[5] ; W19   ; 4A       ; 80           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[6] ; Y19   ; 4A       ; 84           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[7] ; W20   ; 5A       ; 89           ; 6            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[8] ; W21   ; 5A       ; 89           ; 8            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[9] ; Y21   ; 5A       ; 89           ; 6            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------+
; I/O Bank Usage                                                              ;
+----------+-------------------+---------------+--------------+---------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+-------------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )      ; --            ; --           ; --            ;
; B1L      ; 0 / 0 ( -- )      ; --            ; --           ; --            ;
; 3A       ; 10 / 32 ( 31 % )  ; 3.3V          ; --           ; 3.3V          ;
; 3B       ; 5 / 48 ( 10 % )   ; 3.3V          ; --           ; 3.3V          ;
; 4A       ; 7 / 80 ( 9 % )    ; 3.3V          ; --           ; 3.3V          ;
; 5A       ; 32 / 32 ( 100 % ) ; 3.3V          ; --           ; 3.3V          ;
; 5B       ; 13 / 16 ( 81 % )  ; 3.3V          ; --           ; 3.3V          ;
; 6B       ; 0 / 45 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 57 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 0 / 80 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
+----------+-------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ; 493        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A4       ; 491        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 489        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 487        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A8       ; 473        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 471        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 465        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ; 463        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A13      ; 461        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 455        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 447        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 439        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ; 425        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 423        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 415        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 411        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A23      ; 395        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A24      ; 391        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A25      ; 389        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A26      ; 382        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A27      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A28      ; 380        ; 7A       ; ^HPS_TRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A29      ; 378        ; 7A       ; ^HPS_TMS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AA6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA8      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA9      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 74         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 90         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ; 122        ; 3B       ; KEY[0]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA15     ; 120        ; 3B       ; KEY[1]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA16     ; 146        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA17     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 176        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 200        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ; 210        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA22     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA23     ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA24     ; 228        ; 5A       ; HEX4[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA25     ; 224        ; 5A       ; HEX5[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA26     ; 252        ; 5B       ; HEX5[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA27     ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA28     ; 251        ; 5B       ; HEX5[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA29     ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AA30     ; 250        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB6      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB8      ; 43         ; 3A       ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB9      ; 42         ; 3A       ; altera_reserved_tdo             ; output ; 3.3-V LVTTL  ;                     ; --           ; N               ; no       ; Off          ;
; AB10     ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AB11     ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB12     ; 72         ; 3A       ; SW[0]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB13     ; 88         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB14     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB15     ; 106        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB17     ; 144        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB19     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB21     ; 208        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 225        ; 5A       ; HEX3[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB23     ; 227        ; 5A       ; HEX2[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB24     ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB25     ; 230        ; 5A       ; HEX3[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB26     ; 226        ; 5A       ; HEX5[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB27     ; 254        ; 5B       ; HEX5[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB28     ; 249        ; 5B       ; HEX3[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB29     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB30     ; 248        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC5      ; 46         ; 3A       ; altera_reserved_tck             ; input  ; 3.3-V LVTTL  ;                     ; --           ; N               ; no       ; Off          ;
; AC6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC7      ; 45         ; 3A       ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC8      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC9      ; 58         ; 3A       ; SW[7]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC10     ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC11     ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC12     ; 82         ; 3A       ; SW[1]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC13     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC14     ; 104        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC15     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC16     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC17     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC18     ; 162        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC19     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC20     ; 186        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC21     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC22     ; 207        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC23     ; 205        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC24     ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC25     ; 215        ; 5A       ; HEX3[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC26     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 242        ; 5A       ; HEX3[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC28     ; 245        ; 5B       ; HEX2[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC29     ; 247        ; 5B       ; HEX2[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC30     ; 259        ; 5B       ; HEX2[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD6      ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 62         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD8      ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD9      ; 55         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD10     ; 56         ; 3A       ; SW[8]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD11     ; 54         ; 3A       ; SW[4]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD12     ; 80         ; 3A       ; SW[5]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD13     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD14     ; 98         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD15     ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD16     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD17     ; 160        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD18     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD19     ; 184        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD20     ; 199        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD21     ; 197        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD22     ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD23     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD24     ; 211        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD25     ; 213        ; 5A       ; HEX3[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD26     ; 240        ; 5A       ; HEX3[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD27     ; 222        ; 5A       ; HEX1[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD28     ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD29     ; 255        ; 5B       ; HEX2[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD30     ; 257        ; 5B       ; HEX2[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE5      ; 49         ; 3A       ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE6      ; 51         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE7      ; 60         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE8      ; 47         ; 3A       ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE9      ; 53         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE10     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE11     ; 59         ; 3A       ; SW[6]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE12     ; 52         ; 3A       ; SW[9]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE13     ; 95         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE14     ; 96         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE15     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE16     ; 139        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE17     ; 135        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE18     ; 167        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE19     ; 165        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE20     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE21     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE22     ; 191        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE23     ; 189        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE24     ; 209        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE25     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE26     ; 220        ; 5A       ; HEX0[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE27     ; 229        ; 5A       ; HEX0[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE28     ; 231        ; 5A       ; HEX0[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE29     ; 253        ; 5B       ; HEX2[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE30     ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 66         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF5      ; 64         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF6      ; 75         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF7      ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF8      ; 70         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 67         ; 3A       ; SW[2]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF10     ; 57         ; 3A       ; SW[3]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF11     ; 87         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF12     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 93         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF14     ; 114        ; 3B       ; CLOCK_50                        ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF15     ; 112        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF16     ; 137        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF17     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF18     ; 133        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF19     ; 159        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF20     ; 175        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF21     ; 173        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF22     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF23     ; 183        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF24     ; 181        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF25     ; 206        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF26     ; 204        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF27     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF28     ; 235        ; 5A       ; HEX0[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AF29     ; 237        ; 5A       ; HEX1[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AF30     ; 239        ; 5A       ; HEX1[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG1      ; 71         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG2      ; 83         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG3      ; 63         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG4      ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG5      ; 78         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG6      ; 73         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG7      ; 68         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG8      ; 65         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG9      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG10     ; 86         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG11     ; 85         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG12     ; 103        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG13     ; 101        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG15     ; 127        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG16     ; 134        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG17     ; 132        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG18     ; 150        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG19     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG20     ; 157        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG21     ; 143        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG22     ; 166        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG23     ; 163        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG24     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG25     ; 190        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG26     ; 203        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG27     ; 212        ; 5A       ; HEX0[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG28     ; 233        ; 5A       ; HEX0[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG29     ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG30     ; 243        ; 5A       ; HEX1[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH2      ; 69         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH3      ; 81         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH4      ; 61         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH5      ; 76         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH7      ; 115        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH8      ; 113        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH9      ; 84         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH10     ; 118        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH12     ; 126        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH13     ; 111        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH14     ; 109        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH15     ; 125        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH17     ; 147        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH18     ; 145        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH19     ; 148        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH20     ; 141        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH21     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH22     ; 164        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH23     ; 174        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH24     ; 161        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH25     ; 188        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH26     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH27     ; 201        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH28     ; 214        ; 5A       ; HEX0[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH29     ; 218        ; 5A       ; HEX1[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH30     ; 241        ; 5A       ; HEX1[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AJ1      ; 79         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ2      ; 77         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ4      ; 94         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ5      ; 99         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ6      ; 102        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ7      ; 100        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ8      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AJ9      ; 110        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ10     ; 116        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ11     ; 119        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ12     ; 124        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ13     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AJ14     ; 131        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ15     ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ16     ; 142        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ17     ; 151        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ18     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ19     ; 155        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ20     ; 158        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ21     ; 156        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ22     ; 172        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ23     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AJ24     ; 182        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ25     ; 180        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ26     ; 187        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ27     ; 195        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ28     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ29     ; 216        ; 5A       ; HEX1[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AJ30     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK2      ; 91         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK3      ; 89         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK4      ; 92         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK6      ; 97         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK7      ; 107        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK8      ; 105        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK9      ; 108        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK10     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AK11     ; 117        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK12     ; 123        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK13     ; 121        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK14     ; 129        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK15     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK16     ; 140        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK17     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AK18     ; 149        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK19     ; 153        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK20     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AK21     ; 171        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK22     ; 169        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK23     ; 179        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK24     ; 177        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK25     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK26     ; 185        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK27     ; 193        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK28     ; 198        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK29     ; 196        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ; 509        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B2       ; 507        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B3       ; 513        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B4       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B5       ; 512        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 510        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 477        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ; 481        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B11      ; 469        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 464        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 459        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 451        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 441        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 431        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 418        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B20      ; 417        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 413        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 399        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B23      ; 397        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B25      ; 387        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B26      ; 386        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B27      ; 381        ; 7A       ; ^HPS_TDI                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 376        ; 7A       ; ^HPS_TDO                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B29      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B30      ; 365        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 517        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C3       ; 511        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C4       ; 501        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C5       ; 497        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C7       ; 475        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 479        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 485        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 483        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C11      ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C12      ; 467        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C13      ; 462        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ; 448        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 453        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C17      ; 433        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 435        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 427        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 421        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ; 396        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C23      ; 401        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C24      ; 393        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C25      ; 388        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C26      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C27      ; 374        ; 7A       ; ^HPS_nRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C28      ; 369        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C29      ; 367        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C30      ; 363        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D1       ; 529        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D2       ; 515        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 521        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D5       ; 499        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D6       ; 495        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 505        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 480        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ; 472        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D11      ; 470        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D12      ; 496        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 446        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 449        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ; 445        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D17      ; 440        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7C       ; VCCIO7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 426        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ; 420        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D21      ; 419        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 402        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D23      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 404        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D25      ; 384        ; 7A       ; ^HPS_CLK1                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D26      ; 373        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D27      ; 371        ; 6A       ; HPS_RZQ_0                       ;        ;              ;                     ; --           ;                 ; no       ; On           ;
; D28      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D29      ; 361        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D30      ; 359        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ; 527        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E2       ; 525        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E3       ; 523        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E4       ; 519        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E5       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E6       ; 533        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E7       ; 531        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ; 503        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E9       ; 478        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E11      ; 504        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E12      ; 494        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ; 488        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E14      ; 454        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ;            ; 7D       ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 443        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ; 438        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E18      ; 437        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E19      ; 424        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ;            ; 7B       ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E21      ; 412        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ;            ; --       ; VREFB7A7B7C7DN0_HPS             ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 394        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E24      ; 403        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E25      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E26      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E27      ; 357        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E28      ; 351        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E29      ; 353        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E30      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 539        ; 9A       ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 541        ; 9A       ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ; 537        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ; 536        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F9       ; 534        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 528        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ; 502        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F12      ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F13      ; 486        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 468        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 466        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ; 442        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 430        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 410        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 407        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ; 409        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F22      ;            ; 7A       ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F23      ; 375        ; 7A       ; ^HPS_nPOR                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 383        ; 7A       ; ^HPS_PORSEL                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F25      ; 385        ; 7A       ; ^HPS_CLK2                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F26      ; 341        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F28      ; 345        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F29      ; 349        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F30      ; 347        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;          ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 542        ; 9A       ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A       ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G7       ; 535        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G8       ; 492        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G10      ; 526        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 520        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 518        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 484        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 460        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 444        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 436        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 432        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ; 7B       ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G20      ; 416        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 392        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 400        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G23      ; 377        ; 7A       ; ^VCCRSTCLK_HPS                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G25      ; 370        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 362        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 339        ; 6A       ; GND+                            ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G28      ; 335        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G29      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G30      ; 343        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H7       ; 508        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H8       ; 490        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; H10      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 500        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H13      ; 498        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 482        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 458        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ;            ; 7D       ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H17      ; 434        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ; 422        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ; 406        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H20      ; 398        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ;            ; 7A       ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H22      ; 379        ; 7A       ; ^HPS_TCK                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H23      ; 390        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H24      ; 364        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H25      ; 368        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H27      ; 360        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H28      ; 333        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H29      ; 331        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H30      ; 337        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J5       ; 545        ; 9A       ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 547        ; 9A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 506        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ; 532        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ; 530        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J11      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J12      ; 516        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J14      ; 476        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J15      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J17      ;            ; 7C       ; VCCPD7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J19      ; 408        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ; --       ; VCCRSTCLK_HPS                   ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J21      ;            ; --       ; VCC_AUX_SHARED                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J22      ; 372        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J23      ; 354        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ; 352        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J25      ; 344        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 323        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 346        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J28      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J29      ; 327        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J30      ; 329        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K6       ; 540        ; 9A       ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 522        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ; 524        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K9       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; 8A       ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K12      ; 514        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K13      ;            ; 8A       ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K14      ; 474        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K16      ;            ; 7D       ; VCCPD7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K17      ; 414        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K18      ;            ; 7B       ; VCCPD7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ;            ; 7A       ; VCCPD7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ; 366        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 336        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K23      ; 338        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K24      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K26      ; 322        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 319        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 325        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K29      ; 321        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K30      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 544        ; 9A       ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ; 538        ; 9A       ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ; 546        ; 9A       ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; 8A       ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; 8A       ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; 8A       ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L21      ;            ; --       ; VCCPLL_HPS                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L23      ; 350        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ; 328        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L25      ; 330        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L26      ; 320        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L27      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L28      ; 313        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L29      ; 315        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L30      ; 317        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ; 450        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M19      ; 334        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; --       ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M22      ; 308        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M23      ; 348        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M24      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 314        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 312        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 309        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M29      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M30      ; 311        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N7       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 452        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ; 332        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N21      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N22      ;            ; --       ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N23      ; 310        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 318        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 316        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N27      ; 297        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 303        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N29      ; 305        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N30      ; 307        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P15      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; --       ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 294        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P23      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ; 290        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P25      ; 288        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P26      ; 298        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P27      ; 296        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P28      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P29      ; 299        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P30      ; 301        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R7       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R18      ; 302        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 300        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R20      ;            ; --       ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R21      ; 286        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 284        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R23      ;            ; --       ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R24      ; 272        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R26      ; 280        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 282        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 293        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R29      ; 295        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R30      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T6       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T19      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T21      ; 278        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T22      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T23      ; 270        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T24      ; 268        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ; 266        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T26      ; 304        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T27      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T28      ; 287        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T29      ; 289        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T30      ; 291        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U7       ; 50         ; 3A       ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; U8       ; 48         ; 3A       ; altera_reserved_tdi             ; input  ; 3.3-V LVTTL  ;                     ; --           ; N               ; no       ; Off          ;
; U9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U16      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 276        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U21      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U23      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 264        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ; 306        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U27      ; 273        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U28      ; 285        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U29      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U30      ; 283        ; 6B       ; GND+                            ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V9       ; 44         ; 3A       ; altera_reserved_tms             ; input  ; 3.3-V LVTTL  ;                     ; --           ; N               ; no       ; Off          ;
; V10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V16      ; 138        ; 4A       ; LEDR[0]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V17      ; 154        ; 4A       ; LEDR[2]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V18      ; 194        ; 4A       ; LEDR[3]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V20      ; 292        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V22      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; V23      ; 236        ; 5A       ; HEX4[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V24      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; V25      ; 246        ; 5B       ; HEX5[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V26      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V27      ; 265        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 271        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V29      ; 275        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V30      ; 281        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W15      ; 130        ; 3B       ; KEY[2]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W16      ; 136        ; 4A       ; LEDR[1]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W17      ; 152        ; 4A       ; LEDR[4]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ; 192        ; 4A       ; LEDR[5]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W20      ; 217        ; 5A       ; LEDR[7]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W21      ; 221        ; 5A       ; LEDR[8]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W22      ; 223        ; 5A       ; HEX4[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W23      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W24      ; 238        ; 5A       ; HEX4[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W25      ; 244        ; 5B       ; HEX4[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W26      ; 274        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ; 261        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W28      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W29      ; 279        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W30      ; 277        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y9       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y16      ; 128        ; 3B       ; KEY[3]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y17      ; 170        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y18      ; 178        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y19      ; 202        ; 4A       ; LEDR[6]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ; 219        ; 5A       ; LEDR[9]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y22      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y23      ; 232        ; 5A       ; HEX4[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y24      ; 234        ; 5A       ; HEX4[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y25      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 256        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y27      ; 258        ; 5B       ; HEX5[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y28      ; 269        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y29      ; 263        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y30      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                       ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                                                                                            ; Library Name ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |DE1_SoC                                                                                                                         ; 1158.5 (0.8)         ; 1379.0 (1.0)                     ; 234.5 (0.2)                                       ; 14.0 (0.0)                       ; 0.0 (0.0)            ; 1657 (2)            ; 1660 (0)                  ; 0 (0)         ; 1354792           ; 170   ; 0          ; 67   ; 0            ; |DE1_SoC                                                                                                                                                                                                                                                                                                                                                                                                                                       ; work         ;
;    |Buffer:buf1|                                                                                                                 ; 5.9 (5.9)            ; 7.4 (7.4)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 17 (17)                   ; 0 (0)         ; 40                ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC|Buffer:buf1                                                                                                                                                                                                                                                                                                                                                                                                                           ; work         ;
;       |altsyncram:memory_rtl_0|                                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 40                ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC|Buffer:buf1|altsyncram:memory_rtl_0                                                                                                                                                                                                                                                                                                                                                                                                   ; work         ;
;          |altsyncram_ivm1:auto_generated|                                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 40                ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC|Buffer:buf1|altsyncram:memory_rtl_0|altsyncram_ivm1:auto_generated                                                                                                                                                                                                                                                                                                                                                                    ; work         ;
;    |Buffer:buf2|                                                                                                                 ; 3.7 (3.7)            ; 4.0 (4.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|Buffer:buf2                                                                                                                                                                                                                                                                                                                                                                                                                           ; work         ;
;    |Camera:camera1|                                                                                                              ; 17.3 (17.3)          ; 17.8 (17.8)                      ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (33)             ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|Camera:camera1                                                                                                                                                                                                                                                                                                                                                                                                                        ; work         ;
;    |Camera:camera2|                                                                                                              ; 20.5 (20.5)          ; 21.6 (21.6)                      ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (39)             ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|Camera:camera2                                                                                                                                                                                                                                                                                                                                                                                                                        ; work         ;
;    |ClockDivider:cdiv|                                                                                                           ; 3.5 (3.5)            ; 4.5 (4.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|ClockDivider:cdiv                                                                                                                                                                                                                                                                                                                                                                                                                     ; work         ;
;    |CountUp:countUpCam1|                                                                                                         ; 3.3 (3.3)            ; 3.3 (3.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|CountUp:countUpCam1                                                                                                                                                                                                                                                                                                                                                                                                                   ; work         ;
;    |CountUp:countUpCam2|                                                                                                         ; 3.3 (3.3)            ; 3.3 (3.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|CountUp:countUpCam2                                                                                                                                                                                                                                                                                                                                                                                                                   ; work         ;
;    |DFlipFlop:downloadStuff|                                                                                                     ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|DFlipFlop:downloadStuff                                                                                                                                                                                                                                                                                                                                                                                                               ; work         ;
;    |Percents:cam1Percent|                                                                                                        ; 18.5 (18.5)          ; 21.7 (21.7)                      ; 3.2 (3.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|Percents:cam1Percent                                                                                                                                                                                                                                                                                                                                                                                                                  ; work         ;
;    |Percents:cam2Percent|                                                                                                        ; 5.3 (5.3)            ; 5.3 (5.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|Percents:cam2Percent                                                                                                                                                                                                                                                                                                                                                                                                                  ; work         ;
;    |UserInput:resetInput|                                                                                                        ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|UserInput:resetInput                                                                                                                                                                                                                                                                                                                                                                                                                  ; work         ;
;    |sld_hub:auto_hub|                                                                                                            ; 108.5 (0.5)          ; 124.5 (0.5)                      ; 16.5 (0.0)                                        ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 126 (1)             ; 149 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                                                                                                      ; work         ;
;       |sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|                                                                             ; 108.0 (84.8)         ; 124.0 (96.3)                     ; 16.5 (12.0)                                       ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 125 (84)            ; 149 (119)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst                                                                                                                                                                                                                                                                                                                                                                         ; work         ;
;          |sld_rom_sr:hub_info_reg|                                                                                               ; 14.0 (14.0)          ; 14.3 (14.3)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg                                                                                                                                                                                                                                                                                                                                                 ; work         ;
;          |sld_shadow_jsm:shadow_jsm|                                                                                             ; 9.2 (9.2)            ; 13.3 (13.3)                      ; 4.2 (4.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                                                                                                                                                                               ; work         ;
;    |sld_signaltap:Flushing_Download_back_to_LP_SB_Active|                                                                        ; 317.5 (2.8)          ; 408.5 (6.5)                      ; 95.5 (3.8)                                        ; 4.5 (0.0)                        ; 0.0 (0.0)            ; 342 (2)             ; 541 (11)                  ; 0 (0)         ; 1310720           ; 160   ; 0          ; 0    ; 0            ; |DE1_SoC|sld_signaltap:Flushing_Download_back_to_LP_SB_Active                                                                                                                                                                                                                                                                                                                                                                                  ; work         ;
;       |sld_signaltap_impl:sld_signaltap_body|                                                                                    ; 314.8 (0.0)          ; 402.0 (0.0)                      ; 91.8 (0.0)                                        ; 4.5 (0.0)                        ; 0.0 (0.0)            ; 340 (0)             ; 530 (0)                   ; 0 (0)         ; 1310720           ; 160   ; 0          ; 0    ; 0            ; |DE1_SoC|sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                                                                                                                                            ; work         ;
;          |sld_signaltap_implb:sld_signaltap_body|                                                                                ; 314.8 (75.6)         ; 402.0 (99.8)                     ; 91.8 (24.2)                                       ; 4.5 (0.0)                        ; 0.0 (0.0)            ; 340 (68)            ; 530 (135)                 ; 0 (0)         ; 1310720           ; 160   ; 0          ; 0    ; 0            ; |DE1_SoC|sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body                                                                                                                                                                                                                                                                                                     ; work         ;
;             |altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|                                                     ; 20.0 (19.2)          ; 53.7 (52.7)                      ; 33.7 (33.5)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 106 (106)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem                                                                                                                                                                                                                                      ; work         ;
;                |lpm_decode:wdecoder|                                                                                             ; 0.8 (0.0)            ; 1.0 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder                                                                                                                                                                                                                  ; work         ;
;                   |decode_vnf:auto_generated|                                                                                    ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_vnf:auto_generated                                                                                                                                                                                        ; work         ;
;             |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                                                    ; 13.1 (0.0)           ; 13.2 (0.0)                       ; 0.7 (0.0)                                         ; 0.6 (0.0)                        ; 0.0 (0.0)            ; 21 (0)              ; 5 (0)                     ; 0 (0)         ; 1310720           ; 160   ; 0          ; 0    ; 0            ; |DE1_SoC|sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                                                                                                     ; work         ;
;                |altsyncram_k784:auto_generated|                                                                                  ; 13.1 (1.8)           ; 13.2 (2.0)                       ; 0.7 (0.7)                                         ; 0.6 (0.4)                        ; 0.0 (0.0)            ; 21 (0)              ; 5 (5)                     ; 0 (0)         ; 1310720           ; 160   ; 0          ; 0    ; 0            ; |DE1_SoC|sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_k784:auto_generated                                                                                                                                                                                                                      ; work         ;
;                   |decode_tma:decode2|                                                                                           ; 6.5 (6.5)            ; 6.5 (6.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_k784:auto_generated|decode_tma:decode2                                                                                                                                                                                                   ; work         ;
;                   |mux_mib:mux3|                                                                                                 ; 4.5 (4.5)            ; 4.7 (4.7)                        ; 0.3 (0.3)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_k784:auto_generated|mux_mib:mux3                                                                                                                                                                                                         ; work         ;
;             |lpm_shiftreg:segment_offset_config_deserialize|                                                                     ; 4.3 (4.3)            ; 4.5 (4.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize                                                                                                                                                                                                                                                      ; work         ;
;             |lpm_shiftreg:status_register|                                                                                       ; 9.0 (9.0)            ; 9.0 (9.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                                                                                                        ; work         ;
;             |serial_crc_16:\tdo_crc_gen:tdo_crc_calc|                                                                            ; 3.5 (3.5)            ; 8.3 (8.3)                        ; 4.8 (4.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc                                                                                                                                                                                                                                                             ; work         ;
;             |sld_buffer_manager:sld_buffer_manager_inst|                                                                         ; 57.9 (57.9)          ; 75.9 (75.9)                      ; 18.0 (18.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 113 (113)           ; 97 (97)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                                                                                                          ; work         ;
;             |sld_ela_control:ela_control|                                                                                        ; 3.0 (0.3)            ; 8.8 (0.5)                        ; 5.8 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (1)               ; 22 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                                                                                                                         ; work         ;
;                |lpm_shiftreg:trigger_config_deserialize|                                                                         ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                                                                                                 ; work         ;
;                |sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|                          ; 1.3 (0.0)            ; 1.8 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm                                                                                                                                                                                  ; work         ;
;                   |lpm_shiftreg:trigger_condition_deserialize|                                                                   ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize                                                                                                                                       ; work         ;
;                   |sld_mbpmg:\trigger_modules_gen:0:trigger_match|                                                               ; 0.5 (0.0)            ; 1.0 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match                                                                                                                                   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                     ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                             ; work         ;
;                |sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|                                                   ; 0.5 (0.3)            ; 5.5 (0.5)                        ; 5.0 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 12 (2)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity                                                                                                                                                                                                           ; work         ;
;                   |lpm_shiftreg:trigger_config_deserialize|                                                                      ; 0.3 (0.3)            ; 5.0 (5.0)                        ; 4.8 (4.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                                   ; work         ;
;             |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|                                   ; 113.1 (6.5)          ; 113.3 (7.0)                      ; 4.2 (0.5)                                         ; 3.9 (0.0)                        ; 0.0 (0.0)            ; 92 (11)             ; 109 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                                                                                                    ; work         ;
;                |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                                                       ; 5.0 (0.0)            ; 5.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                                                                                                          ; work         ;
;                   |cntr_r8i:auto_generated|                                                                                      ; 5.0 (5.0)            ; 5.0 (5.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_r8i:auto_generated                                                                                                                                  ; work         ;
;                |lpm_counter:read_pointer_counter|                                                                                ; 8.5 (0.0)            ; 12.0 (0.0)                       ; 3.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 17 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                                                                                                   ; work         ;
;                   |cntr_85j:auto_generated|                                                                                      ; 8.5 (8.5)            ; 12.0 (12.0)                      ; 3.5 (3.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_85j:auto_generated                                                                                                                                                           ; work         ;
;                |lpm_counter:status_advance_pointer_counter|                                                                      ; 7.0 (0.0)            ; 7.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 7 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter                                                                                                                                                                         ; work         ;
;                   |cntr_49i:auto_generated|                                                                                      ; 7.0 (7.0)            ; 7.0 (7.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_49i:auto_generated                                                                                                                                                 ; work         ;
;                |lpm_counter:status_read_pointer_counter|                                                                         ; 2.0 (0.0)            ; 2.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter                                                                                                                                                                            ; work         ;
;                   |cntr_kri:auto_generated|                                                                                      ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_kri:auto_generated                                                                                                                                                    ; work         ;
;                |lpm_shiftreg:info_data_shift_out|                                                                                ; 18.0 (18.0)          ; 17.5 (17.5)                      ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                                                                                                   ; work         ;
;                |lpm_shiftreg:ram_data_shift_out|                                                                                 ; 48.1 (48.1)          ; 44.8 (44.8)                      ; 0.2 (0.2)                                         ; 3.4 (3.4)                        ; 0.0 (0.0)            ; 46 (46)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                                                                                                    ; work         ;
;                |lpm_shiftreg:status_data_shift_out|                                                                              ; 18.0 (18.0)          ; 18.0 (18.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out                                                                                                                                                                                 ; work         ;
;             |sld_rom_sr:crc_rom_sr|                                                                                              ; 15.3 (15.3)          ; 15.5 (15.5)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                                                                                               ; work         ;
;    |switchesqsys:u0|                                                                                                             ; 648.5 (0.0)          ; 754.7 (0.0)                      ; 115.2 (0.0)                                       ; 9.0 (0.0)                        ; 0.0 (0.0)            ; 1041 (0)            ; 902 (0)                   ; 0 (0)         ; 44032             ; 9     ; 0          ; 0    ; 0            ; |DE1_SoC|switchesqsys:u0                                                                                                                                                                                                                                                                                                                                                                                                                       ; switchesqsys ;
;       |altera_reset_controller:rst_controller|                                                                                   ; 3.7 (3.3)            ; 8.9 (5.8)                        ; 5.3 (2.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (6)               ; 16 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|switchesqsys:u0|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                                                                                                ; switchesqsys ;
;          |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                                        ; 0.3 (0.3)            ; 1.7 (1.7)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|switchesqsys:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                                                                 ; switchesqsys ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                            ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|switchesqsys:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                                     ; switchesqsys ;
;       |switchesqsys_LEDs:leds|                                                                                                   ; 3.3 (3.3)            ; 6.4 (6.4)                        ; 3.1 (3.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|switchesqsys:u0|switchesqsys_LEDs:leds                                                                                                                                                                                                                                                                                                                                                                                                ; switchesqsys ;
;       |switchesqsys_jtag_uart:jtag_uart|                                                                                         ; 63.6 (13.7)          ; 91.4 (17.1)                      ; 28.0 (3.3)                                        ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 114 (32)            ; 110 (13)                  ; 0 (0)         ; 1024              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC|switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart                                                                                                                                                                                                                                                                                                                                                                                      ; switchesqsys ;
;          |alt_jtag_atlantic:switchesqsys_jtag_uart_alt_jtag_atlantic|                                                            ; 22.6 (22.6)          ; 34.8 (34.8)                      ; 12.3 (12.3)                                       ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 34 (34)             ; 53 (53)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|alt_jtag_atlantic:switchesqsys_jtag_uart_alt_jtag_atlantic                                                                                                                                                                                                                                                                                                                           ; work         ;
;          |switchesqsys_jtag_uart_scfifo_r:the_switchesqsys_jtag_uart_scfifo_r|                                                   ; 14.3 (0.0)           ; 20.8 (0.0)                       ; 6.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 23 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC|switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|switchesqsys_jtag_uart_scfifo_r:the_switchesqsys_jtag_uart_scfifo_r                                                                                                                                                                                                                                                                                                                  ; switchesqsys ;
;             |scfifo:rfifo|                                                                                                       ; 14.3 (0.0)           ; 20.8 (0.0)                       ; 6.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 23 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC|switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|switchesqsys_jtag_uart_scfifo_r:the_switchesqsys_jtag_uart_scfifo_r|scfifo:rfifo                                                                                                                                                                                                                                                                                                     ; work         ;
;                |scfifo_3291:auto_generated|                                                                                      ; 14.3 (0.0)           ; 20.8 (0.0)                       ; 6.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 23 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC|switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|switchesqsys_jtag_uart_scfifo_r:the_switchesqsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated                                                                                                                                                                                                                                                                          ; work         ;
;                   |a_dpfifo_a891:dpfifo|                                                                                         ; 14.3 (0.0)           ; 20.8 (0.0)                       ; 6.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 23 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC|switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|switchesqsys_jtag_uart_scfifo_r:the_switchesqsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo                                                                                                                                                                                                                                                     ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                                   ; 8.3 (3.4)            ; 8.8 (3.9)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (6)              ; 8 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|switchesqsys_jtag_uart_scfifo_r:the_switchesqsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                                                             ; work         ;
;                         |cntr_vg7:count_usedw|                                                                                   ; 4.8 (4.8)            ; 4.8 (4.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|switchesqsys_jtag_uart_scfifo_r:the_switchesqsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw                                                                                                                                                                                                        ; work         ;
;                      |cntr_jgb:rd_ptr_count|                                                                                     ; 3.0 (3.0)            ; 6.0 (6.0)                        ; 3.0 (3.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|switchesqsys_jtag_uart_scfifo_r:the_switchesqsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|cntr_jgb:rd_ptr_count                                                                                                                                                                                                                               ; work         ;
;                      |cntr_jgb:wr_ptr|                                                                                           ; 3.0 (3.0)            ; 6.0 (6.0)                        ; 3.0 (3.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|switchesqsys_jtag_uart_scfifo_r:the_switchesqsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|cntr_jgb:wr_ptr                                                                                                                                                                                                                                     ; work         ;
;                      |dpram_7s81:FIFOram|                                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC|switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|switchesqsys_jtag_uart_scfifo_r:the_switchesqsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram                                                                                                                                                                                                                                  ; work         ;
;                         |altsyncram_b8s1:altsyncram1|                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC|switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|switchesqsys_jtag_uart_scfifo_r:the_switchesqsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1                                                                                                                                                                                                      ; work         ;
;          |switchesqsys_jtag_uart_scfifo_w:the_switchesqsys_jtag_uart_scfifo_w|                                                   ; 12.9 (0.0)           ; 18.8 (0.0)                       ; 5.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 21 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC|switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|switchesqsys_jtag_uart_scfifo_w:the_switchesqsys_jtag_uart_scfifo_w                                                                                                                                                                                                                                                                                                                  ; switchesqsys ;
;             |scfifo:wfifo|                                                                                                       ; 12.9 (0.0)           ; 18.8 (0.0)                       ; 5.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 21 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC|switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|switchesqsys_jtag_uart_scfifo_w:the_switchesqsys_jtag_uart_scfifo_w|scfifo:wfifo                                                                                                                                                                                                                                                                                                     ; work         ;
;                |scfifo_3291:auto_generated|                                                                                      ; 12.9 (0.0)           ; 18.8 (0.0)                       ; 5.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 21 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC|switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|switchesqsys_jtag_uart_scfifo_w:the_switchesqsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated                                                                                                                                                                                                                                                                          ; work         ;
;                   |a_dpfifo_a891:dpfifo|                                                                                         ; 12.9 (0.0)           ; 18.8 (0.0)                       ; 5.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 21 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC|switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|switchesqsys_jtag_uart_scfifo_w:the_switchesqsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo                                                                                                                                                                                                                                                     ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                                   ; 7.1 (2.6)            ; 7.3 (2.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (6)              ; 8 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|switchesqsys_jtag_uart_scfifo_w:the_switchesqsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                                                             ; work         ;
;                         |cntr_vg7:count_usedw|                                                                                   ; 4.5 (4.5)            ; 4.5 (4.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|switchesqsys_jtag_uart_scfifo_w:the_switchesqsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw                                                                                                                                                                                                        ; work         ;
;                      |cntr_jgb:rd_ptr_count|                                                                                     ; 3.0 (3.0)            ; 5.8 (5.8)                        ; 2.8 (2.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|switchesqsys_jtag_uart_scfifo_w:the_switchesqsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|cntr_jgb:rd_ptr_count                                                                                                                                                                                                                               ; work         ;
;                      |cntr_jgb:wr_ptr|                                                                                           ; 2.8 (2.8)            ; 5.7 (5.7)                        ; 2.8 (2.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|switchesqsys_jtag_uart_scfifo_w:the_switchesqsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|cntr_jgb:wr_ptr                                                                                                                                                                                                                                     ; work         ;
;                      |dpram_7s81:FIFOram|                                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC|switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|switchesqsys_jtag_uart_scfifo_w:the_switchesqsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram                                                                                                                                                                                                                                  ; work         ;
;                         |altsyncram_b8s1:altsyncram1|                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC|switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|switchesqsys_jtag_uart_scfifo_w:the_switchesqsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1                                                                                                                                                                                                      ; work         ;
;       |switchesqsys_mm_interconnect_0:mm_interconnect_0|                                                                         ; 159.6 (0.0)          ; 168.1 (0.0)                      ; 8.8 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 280 (0)             ; 157 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                                                                                                                      ; switchesqsys ;
;          |altera_avalon_sc_fifo:curbyte1_s1_agent_rsp_fifo|                                                                      ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:curbyte1_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                     ; switchesqsys ;
;          |altera_avalon_sc_fifo:curbyte2_s1_agent_rsp_fifo|                                                                      ; 2.1 (2.1)            ; 2.1 (2.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:curbyte2_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                     ; switchesqsys ;
;          |altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo|                                                      ; 2.8 (2.8)            ; 3.8 (3.8)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                                     ; switchesqsys ;
;          |altera_avalon_sc_fifo:leds_s1_agent_rsp_fifo|                                                                          ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:leds_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                         ; switchesqsys ;
;          |altera_avalon_sc_fifo:nios2_processor_jtag_debug_module_agent_rsp_fifo|                                                ; 4.0 (4.0)            ; 5.3 (5.3)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_processor_jtag_debug_module_agent_rsp_fifo                                                                                                                                                                                                                                                                                               ; switchesqsys ;
;          |altera_avalon_sc_fifo:onchip_memory_s1_agent_rsp_fifo|                                                                 ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                ; switchesqsys ;
;          |altera_avalon_sc_fifo:outsignal_s1_agent_rsp_fifo|                                                                     ; 3.2 (3.2)            ; 3.2 (3.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:outsignal_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                    ; switchesqsys ;
;          |altera_avalon_sc_fifo:readytodownload1_s1_agent_rsp_fifo|                                                              ; 2.7 (2.7)            ; 3.3 (3.3)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:readytodownload1_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                             ; switchesqsys ;
;          |altera_avalon_sc_fifo:readytodownload2_s1_agent_rsp_fifo|                                                              ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:readytodownload2_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                             ; switchesqsys ;
;          |altera_avalon_sc_fifo:switches_s1_agent_rsp_fifo|                                                                      ; 2.7 (2.7)            ; 2.8 (2.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:switches_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                     ; switchesqsys ;
;          |altera_merlin_master_agent:nios2_processor_data_master_agent|                                                          ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_processor_data_master_agent                                                                                                                                                                                                                                                                                                         ; switchesqsys ;
;          |altera_merlin_master_translator:nios2_processor_data_master_translator|                                                ; 6.2 (6.2)            ; 6.4 (6.4)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_processor_data_master_translator                                                                                                                                                                                                                                                                                               ; switchesqsys ;
;          |altera_merlin_master_translator:nios2_processor_instruction_master_translator|                                         ; 2.0 (2.0)            ; 2.3 (2.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_processor_instruction_master_translator                                                                                                                                                                                                                                                                                        ; switchesqsys ;
;          |altera_merlin_slave_agent:curbyte1_s1_agent|                                                                           ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:curbyte1_s1_agent                                                                                                                                                                                                                                                                                                                          ; switchesqsys ;
;          |altera_merlin_slave_agent:curbyte2_s1_agent|                                                                           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:curbyte2_s1_agent                                                                                                                                                                                                                                                                                                                          ; switchesqsys ;
;          |altera_merlin_slave_agent:nios2_processor_jtag_debug_module_agent|                                                     ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:nios2_processor_jtag_debug_module_agent                                                                                                                                                                                                                                                                                                    ; switchesqsys ;
;          |altera_merlin_slave_agent:onchip_memory_s1_agent|                                                                      ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:onchip_memory_s1_agent                                                                                                                                                                                                                                                                                                                     ; switchesqsys ;
;          |altera_merlin_slave_agent:readytodownload1_s1_agent|                                                                   ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:readytodownload1_s1_agent                                                                                                                                                                                                                                                                                                                  ; switchesqsys ;
;          |altera_merlin_slave_agent:readytodownload2_s1_agent|                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:readytodownload2_s1_agent                                                                                                                                                                                                                                                                                                                  ; switchesqsys ;
;          |altera_merlin_slave_agent:switches_s1_agent|                                                                           ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:switches_s1_agent                                                                                                                                                                                                                                                                                                                          ; switchesqsys ;
;          |altera_merlin_slave_translator:curbyte1_s1_translator|                                                                 ; 2.7 (2.7)            ; 3.5 (3.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:curbyte1_s1_translator                                                                                                                                                                                                                                                                                                                ; switchesqsys ;
;          |altera_merlin_slave_translator:curbyte2_s1_translator|                                                                 ; 1.7 (1.7)            ; 2.3 (2.3)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:curbyte2_s1_translator                                                                                                                                                                                                                                                                                                                ; switchesqsys ;
;          |altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator|                                                 ; 8.8 (8.8)            ; 9.4 (9.4)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator                                                                                                                                                                                                                                                                                                ; switchesqsys ;
;          |altera_merlin_slave_translator:leds_s1_translator|                                                                     ; 5.9 (5.9)            ; 5.9 (5.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:leds_s1_translator                                                                                                                                                                                                                                                                                                                    ; switchesqsys ;
;          |altera_merlin_slave_translator:nios2_processor_jtag_debug_module_translator|                                           ; 9.8 (9.8)            ; 10.8 (10.8)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_processor_jtag_debug_module_translator                                                                                                                                                                                                                                                                                          ; switchesqsys ;
;          |altera_merlin_slave_translator:onchip_memory_s1_translator|                                                            ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:onchip_memory_s1_translator                                                                                                                                                                                                                                                                                                           ; switchesqsys ;
;          |altera_merlin_slave_translator:outsignal_s1_translator|                                                                ; 6.2 (6.2)            ; 6.3 (6.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:outsignal_s1_translator                                                                                                                                                                                                                                                                                                               ; switchesqsys ;
;          |altera_merlin_slave_translator:readytodownload1_s1_translator|                                                         ; 1.6 (1.6)            ; 2.7 (2.7)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:readytodownload1_s1_translator                                                                                                                                                                                                                                                                                                        ; switchesqsys ;
;          |altera_merlin_slave_translator:readytodownload2_s1_translator|                                                         ; 1.6 (1.6)            ; 1.7 (1.7)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:readytodownload2_s1_translator                                                                                                                                                                                                                                                                                                        ; switchesqsys ;
;          |altera_merlin_slave_translator:switches_s1_translator|                                                                 ; 1.7 (1.7)            ; 2.7 (2.7)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:switches_s1_translator                                                                                                                                                                                                                                                                                                                ; switchesqsys ;
;          |switchesqsys_mm_interconnect_0_cmd_demux:cmd_demux|                                                                    ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|switchesqsys_mm_interconnect_0_cmd_demux:cmd_demux                                                                                                                                                                                                                                                                                                                   ; switchesqsys ;
;          |switchesqsys_mm_interconnect_0_cmd_demux:rsp_demux|                                                                    ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|switchesqsys_mm_interconnect_0_cmd_demux:rsp_demux                                                                                                                                                                                                                                                                                                                   ; switchesqsys ;
;          |switchesqsys_mm_interconnect_0_cmd_demux:rsp_demux_001|                                                                ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|switchesqsys_mm_interconnect_0_cmd_demux:rsp_demux_001                                                                                                                                                                                                                                                                                                               ; switchesqsys ;
;          |switchesqsys_mm_interconnect_0_cmd_demux_001:cmd_demux_001|                                                            ; 9.8 (9.8)            ; 9.8 (9.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|switchesqsys_mm_interconnect_0_cmd_demux_001:cmd_demux_001                                                                                                                                                                                                                                                                                                           ; switchesqsys ;
;          |switchesqsys_mm_interconnect_0_cmd_mux:cmd_mux|                                                                        ; 18.8 (16.7)          ; 19.7 (17.5)                      ; 1.1 (0.8)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 54 (50)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|switchesqsys_mm_interconnect_0_cmd_mux:cmd_mux                                                                                                                                                                                                                                                                                                                       ; switchesqsys ;
;             |altera_merlin_arbitrator:arb|                                                                                       ; 2.2 (2.2)            ; 2.3 (2.3)                        ; 0.3 (0.3)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|switchesqsys_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                          ; switchesqsys ;
;          |switchesqsys_mm_interconnect_0_cmd_mux:cmd_mux_001|                                                                    ; 23.1 (20.5)          ; 24.0 (22.2)                      ; 1.0 (1.7)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 55 (51)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|switchesqsys_mm_interconnect_0_cmd_mux:cmd_mux_001                                                                                                                                                                                                                                                                                                                   ; switchesqsys ;
;             |altera_merlin_arbitrator:arb|                                                                                       ; 1.9 (1.9)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|switchesqsys_mm_interconnect_0_cmd_mux:cmd_mux_001|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                      ; switchesqsys ;
;          |switchesqsys_mm_interconnect_0_router_001:router_001|                                                                  ; 9.3 (9.3)            ; 9.7 (9.7)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|switchesqsys_mm_interconnect_0_router_001:router_001                                                                                                                                                                                                                                                                                                                 ; switchesqsys ;
;          |switchesqsys_mm_interconnect_0_rsp_mux_001:rsp_mux_001|                                                                ; 11.9 (11.9)          ; 12.1 (12.1)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|switchesqsys_mm_interconnect_0_rsp_mux_001:rsp_mux_001                                                                                                                                                                                                                                                                                                               ; switchesqsys ;
;       |switchesqsys_nios2_processor:nios2_processor|                                                                             ; 412.9 (275.2)        ; 472.3 (296.3)                    ; 67.9 (28.2)                                       ; 8.6 (7.1)                        ; 0.0 (0.0)            ; 617 (450)           ; 602 (329)                 ; 0 (0)         ; 10240             ; 3     ; 0          ; 0    ; 0            ; |DE1_SoC|switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor                                                                                                                                                                                                                                                                                                                                                                          ; switchesqsys ;
;          |switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|                                     ; 137.8 (31.3)         ; 176.0 (31.3)                     ; 39.8 (0.0)                                        ; 1.5 (0.0)                        ; 0.0 (0.0)            ; 167 (6)             ; 273 (80)                  ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC|switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci                                                                                                                                                                                                                                                                                        ; switchesqsys ;
;             |switchesqsys_nios2_processor_jtag_debug_module_wrapper:the_switchesqsys_nios2_processor_jtag_debug_module_wrapper|  ; 44.6 (0.0)           ; 67.8 (0.0)                       ; 24.2 (0.0)                                        ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 67 (0)              ; 96 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_jtag_debug_module_wrapper:the_switchesqsys_nios2_processor_jtag_debug_module_wrapper                                                                                                                                                                      ; switchesqsys ;
;                |sld_virtual_jtag_basic:switchesqsys_nios2_processor_jtag_debug_module_phy|                                       ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_jtag_debug_module_wrapper:the_switchesqsys_nios2_processor_jtag_debug_module_wrapper|sld_virtual_jtag_basic:switchesqsys_nios2_processor_jtag_debug_module_phy                                                                                            ; work         ;
;                |switchesqsys_nios2_processor_jtag_debug_module_sysclk:the_switchesqsys_nios2_processor_jtag_debug_module_sysclk| ; 9.6 (9.3)            ; 22.7 (21.2)                      ; 13.1 (11.9)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 49 (45)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_jtag_debug_module_wrapper:the_switchesqsys_nios2_processor_jtag_debug_module_wrapper|switchesqsys_nios2_processor_jtag_debug_module_sysclk:the_switchesqsys_nios2_processor_jtag_debug_module_sysclk                                                      ; switchesqsys ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer3|                                                         ; 0.2 (0.2)            ; 0.8 (0.8)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_jtag_debug_module_wrapper:the_switchesqsys_nios2_processor_jtag_debug_module_wrapper|switchesqsys_nios2_processor_jtag_debug_module_sysclk:the_switchesqsys_nios2_processor_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ; work         ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer4|                                                         ; 0.2 (0.2)            ; 0.8 (0.8)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_jtag_debug_module_wrapper:the_switchesqsys_nios2_processor_jtag_debug_module_wrapper|switchesqsys_nios2_processor_jtag_debug_module_sysclk:the_switchesqsys_nios2_processor_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4 ; work         ;
;                |switchesqsys_nios2_processor_jtag_debug_module_tck:the_switchesqsys_nios2_processor_jtag_debug_module_tck|       ; 33.5 (32.5)          ; 43.7 (41.9)                      ; 11.2 (10.4)                                       ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 57 (57)             ; 47 (43)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_jtag_debug_module_wrapper:the_switchesqsys_nios2_processor_jtag_debug_module_wrapper|switchesqsys_nios2_processor_jtag_debug_module_tck:the_switchesqsys_nios2_processor_jtag_debug_module_tck                                                            ; switchesqsys ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer1|                                                         ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_jtag_debug_module_wrapper:the_switchesqsys_nios2_processor_jtag_debug_module_wrapper|switchesqsys_nios2_processor_jtag_debug_module_tck:the_switchesqsys_nios2_processor_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1       ; work         ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer2|                                                         ; 0.5 (0.5)            ; 0.8 (0.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_jtag_debug_module_wrapper:the_switchesqsys_nios2_processor_jtag_debug_module_wrapper|switchesqsys_nios2_processor_jtag_debug_module_tck:the_switchesqsys_nios2_processor_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer2       ; work         ;
;             |switchesqsys_nios2_processor_nios2_avalon_reg:the_switchesqsys_nios2_processor_nios2_avalon_reg|                    ; 4.3 (4.3)            ; 4.9 (4.9)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_nios2_avalon_reg:the_switchesqsys_nios2_processor_nios2_avalon_reg                                                                                                                                                                                        ; switchesqsys ;
;             |switchesqsys_nios2_processor_nios2_oci_break:the_switchesqsys_nios2_processor_nios2_oci_break|                      ; 1.2 (1.2)            ; 14.0 (14.0)                      ; 12.8 (12.8)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_nios2_oci_break:the_switchesqsys_nios2_processor_nios2_oci_break                                                                                                                                                                                          ; switchesqsys ;
;             |switchesqsys_nios2_processor_nios2_oci_debug:the_switchesqsys_nios2_processor_nios2_oci_debug|                      ; 4.5 (3.9)            ; 6.6 (5.9)                        ; 2.1 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 9 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_nios2_oci_debug:the_switchesqsys_nios2_processor_nios2_oci_debug                                                                                                                                                                                          ; switchesqsys ;
;                |altera_std_synchronizer:the_altera_std_synchronizer|                                                             ; 0.6 (0.6)            ; 0.7 (0.7)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_nios2_oci_debug:the_switchesqsys_nios2_processor_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                                      ; work         ;
;             |switchesqsys_nios2_processor_nios2_ocimem:the_switchesqsys_nios2_processor_nios2_ocimem|                            ; 51.8 (51.8)          ; 51.3 (51.3)                      ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 77 (77)             ; 53 (53)                   ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC|switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_nios2_ocimem:the_switchesqsys_nios2_processor_nios2_ocimem                                                                                                                                                                                                ; switchesqsys ;
;                |switchesqsys_nios2_processor_ociram_sp_ram_module:switchesqsys_nios2_processor_ociram_sp_ram|                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC|switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_nios2_ocimem:the_switchesqsys_nios2_processor_nios2_ocimem|switchesqsys_nios2_processor_ociram_sp_ram_module:switchesqsys_nios2_processor_ociram_sp_ram                                                                                                   ; switchesqsys ;
;                   |altsyncram:the_altsyncram|                                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC|switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_nios2_ocimem:the_switchesqsys_nios2_processor_nios2_ocimem|switchesqsys_nios2_processor_ociram_sp_ram_module:switchesqsys_nios2_processor_ociram_sp_ram|altsyncram:the_altsyncram                                                                         ; work         ;
;                      |altsyncram_0cg1:auto_generated|                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC|switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_nios2_ocimem:the_switchesqsys_nios2_processor_nios2_ocimem|switchesqsys_nios2_processor_ociram_sp_ram_module:switchesqsys_nios2_processor_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_0cg1:auto_generated                                          ; work         ;
;          |switchesqsys_nios2_processor_register_bank_a_module:switchesqsys_nios2_processor_register_bank_a|                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC|switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_register_bank_a_module:switchesqsys_nios2_processor_register_bank_a                                                                                                                                                                                                                                                                         ; switchesqsys ;
;             |altsyncram:the_altsyncram|                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC|switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_register_bank_a_module:switchesqsys_nios2_processor_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                                                                               ; work         ;
;                |altsyncram_d5o1:auto_generated|                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC|switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_register_bank_a_module:switchesqsys_nios2_processor_register_bank_a|altsyncram:the_altsyncram|altsyncram_d5o1:auto_generated                                                                                                                                                                                                                ; work         ;
;          |switchesqsys_nios2_processor_register_bank_b_module:switchesqsys_nios2_processor_register_bank_b|                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC|switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_register_bank_b_module:switchesqsys_nios2_processor_register_bank_b                                                                                                                                                                                                                                                                         ; switchesqsys ;
;             |altsyncram:the_altsyncram|                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC|switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_register_bank_b_module:switchesqsys_nios2_processor_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                                                                               ; work         ;
;                |altsyncram_e5o1:auto_generated|                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC|switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_register_bank_b_module:switchesqsys_nios2_processor_register_bank_b|altsyncram:the_altsyncram|altsyncram_e5o1:auto_generated                                                                                                                                                                                                                ; work         ;
;       |switchesqsys_onchip_memory:onchip_memory|                                                                                 ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |DE1_SoC|switchesqsys:u0|switchesqsys_onchip_memory:onchip_memory                                                                                                                                                                                                                                                                                                                                                                              ; switchesqsys ;
;          |altsyncram:the_altsyncram|                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |DE1_SoC|switchesqsys:u0|switchesqsys_onchip_memory:onchip_memory|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                                    ; work         ;
;             |altsyncram_9lj1:auto_generated|                                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |DE1_SoC|switchesqsys:u0|switchesqsys_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_9lj1:auto_generated                                                                                                                                                                                                                                                                                                                     ; work         ;
;       |switchesqsys_outSignal:outsignal|                                                                                         ; 1.5 (1.5)            ; 2.6 (2.6)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|switchesqsys:u0|switchesqsys_outSignal:outsignal                                                                                                                                                                                                                                                                                                                                                                                      ; switchesqsys ;
;       |switchesqsys_readyToDownload1:readytodownload1|                                                                           ; 0.5 (0.5)            ; 0.8 (0.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|switchesqsys:u0|switchesqsys_readyToDownload1:readytodownload1                                                                                                                                                                                                                                                                                                                                                                        ; switchesqsys ;
;       |switchesqsys_readyToDownload1:readytodownload2|                                                                           ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|switchesqsys:u0|switchesqsys_readyToDownload1:readytodownload2                                                                                                                                                                                                                                                                                                                                                                        ; switchesqsys ;
;       |switchesqsys_switches:curbyte1|                                                                                           ; 1.8 (1.8)            ; 1.9 (1.9)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|switchesqsys:u0|switchesqsys_switches:curbyte1                                                                                                                                                                                                                                                                                                                                                                                        ; switchesqsys ;
;       |switchesqsys_switches:curbyte2|                                                                                           ; 0.3 (0.3)            ; 0.6 (0.6)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|switchesqsys:u0|switchesqsys_switches:curbyte2                                                                                                                                                                                                                                                                                                                                                                                        ; switchesqsys ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                     ;
+----------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name     ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+----------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; HEX0[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; KEY[1]   ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[2]   ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[3]   ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; LEDR[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[7]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[8]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[9]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SW[1]    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[2]    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[3]    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[4]    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[6]    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[7]    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[8]    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[9]    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[0]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CLOCK_50 ; Input    ; -- ; (0)  ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[0]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[5]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+----------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                             ;
+------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                          ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------------+-------------------+---------+
; KEY[1]                                                                       ;                   ;         ;
; KEY[2]                                                                       ;                   ;         ;
; KEY[3]                                                                       ;                   ;         ;
; SW[1]                                                                        ;                   ;         ;
; SW[2]                                                                        ;                   ;         ;
; SW[3]                                                                        ;                   ;         ;
; SW[4]                                                                        ;                   ;         ;
; SW[6]                                                                        ;                   ;         ;
; SW[7]                                                                        ;                   ;         ;
; SW[8]                                                                        ;                   ;         ;
; SW[9]                                                                        ;                   ;         ;
; KEY[0]                                                                       ;                   ;         ;
;      - Percents:cam2Percent|percentFilled~0                                  ; 1                 ; 0       ;
;      - Percents:cam2Percent|percentFilled~1                                  ; 1                 ; 0       ;
;      - Percents:cam2Percent|percentFilled[1]~2                               ; 1                 ; 0       ;
;      - Percents:cam2Percent|percentFilled~3                                  ; 1                 ; 0       ;
;      - Percents:cam2Percent|percentFilled~6                                  ; 1                 ; 0       ;
;      - Camera:camera2|ps~11                                                  ; 1                 ; 0       ;
;      - Camera:camera2|ps~13                                                  ; 1                 ; 0       ;
;      - Camera:camera2|ps~15                                                  ; 1                 ; 0       ;
;      - Camera:camera2|ps~16                                                  ; 1                 ; 0       ;
;      - Camera:camera1|ps~11                                                  ; 1                 ; 0       ;
;      - Camera:camera1|ps~12                                                  ; 1                 ; 0       ;
;      - Camera:camera1|ps~14                                                  ; 1                 ; 0       ;
;      - Camera:camera1|ps~16                                                  ; 1                 ; 0       ;
;      - Percents:cam1Percent|percentFilled~0                                  ; 1                 ; 0       ;
;      - Percents:cam1Percent|percentFilled~3                                  ; 1                 ; 0       ;
;      - UserInput:resetInput|pressed                                          ; 1                 ; 0       ;
;      - Camera:camera2|myFilm~1                                               ; 1                 ; 0       ;
;      - Camera:camera2|myStandby~1                                            ; 1                 ; 0       ;
;      - Camera:camera1|myFilm~0                                               ; 1                 ; 0       ;
;      - Camera:camera1|myStandby~0                                            ; 1                 ; 0       ;
;      - Percents:cam1Percent|clkCounter[11]~0                                 ; 1                 ; 0       ;
;      - DFlipFlop:downloadStuff|q~0                                           ; 1                 ; 0       ;
;      - Buffer:buf1|outputValue~0                                             ; 1                 ; 0       ;
;      - Buffer:buf2|outputValue~1                                             ; 1                 ; 0       ;
;      - Buffer:buf1|memory~2                                                  ; 1                 ; 0       ;
;      - Buffer:buf2|memory~10                                                 ; 1                 ; 0       ;
;      - Buffer:buf2|memory~11                                                 ; 1                 ; 0       ;
;      - Buffer:buf1|outputValue~1                                             ; 1                 ; 0       ;
;      - Buffer:buf1|outputValue~2                                             ; 1                 ; 0       ;
;      - Buffer:buf1|outputValue~3                                             ; 1                 ; 0       ;
;      - UserInput:resetInput|prev~0                                           ; 1                 ; 0       ;
; CLOCK_50                                                                     ;                   ;         ;
;      - ClockDivider:cdiv|divided_clocks[5]                                   ; 1                 ; 0       ;
;      - ClockDivider:cdiv|divided_clocks[6]                                   ; 1                 ; 0       ;
; SW[0]                                                                        ;                   ;         ;
;      - DFlipFlop:downloadStuff|q~0                                           ; 1                 ; 0       ;
; SW[5]                                                                        ;                   ;         ;
;      - switchesqsys:u0|altera_reset_controller:rst_controller|merged_reset~0 ; 1                 ; 0       ;
+------------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                    ; Location             ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Buffer:buf1|memory~2                                                                                                                                                                                                                                                                                                                                                                                    ; LABCELL_X43_Y15_N12  ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; CLOCK_50                                                                                                                                                                                                                                                                                                                                                                                                ; PIN_AF14             ; 3       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; CLOCK_50                                                                                                                                                                                                                                                                                                                                                                                                ; PIN_AF14             ; 5       ; Clock                      ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; ClockDivider:cdiv|divided_clocks[5]                                                                                                                                                                                                                                                                                                                                                                     ; FF_X40_Y10_N20       ; 428     ; Clock                      ; no     ; --                   ; --               ; --                        ;
; ClockDivider:cdiv|divided_clocks[6]                                                                                                                                                                                                                                                                                                                                                                     ; FF_X40_Y12_N47       ; 887     ; Clock                      ; no     ; --                   ; --               ; --                        ;
; Percents:cam1Percent|clkCounter[11]~0                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X43_Y15_N6   ; 19      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Percents:cam2Percent|percentFilled[1]~2                                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X46_Y11_N9   ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                                                            ; JTAG_X0_Y2_N3        ; 671     ; Clock                      ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                                                            ; JTAG_X0_Y2_N3        ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                                                                                                                                                                                                   ; FF_X2_Y4_N2          ; 121     ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                                                                                                                                                                                                                          ; LABCELL_X4_Y4_N3     ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                                                                                                                                                                                                                                                        ; LABCELL_X1_Y4_N18    ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]                                                                                                                                                                                                                                                                                                                           ; FF_X3_Y2_N5          ; 40      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~0                                                                                                                                                                                                                                                                                                           ; LABCELL_X1_Y4_N6     ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                                                                                                                                                                                                                          ; LABCELL_X2_Y4_N21    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~2                                                                                                                                                                                                                                                                                                                           ; MLABCELL_X3_Y2_N12   ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]~4                                                                                                                                                                                                                                                                                                                           ; MLABCELL_X3_Y2_N15   ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[3][0]~5                                                                                                                                                                                                                                                                                                                           ; MLABCELL_X3_Y2_N0    ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[3][4]                                                                                                                                                                                                                                                                                                                             ; FF_X1_Y3_N20         ; 173     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[3][7]                                                                                                                                                                                                                                                                                                                             ; FF_X1_Y3_N38         ; 44      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]~4                                                                                                                                                                                                                                                                                                                             ; LABCELL_X1_Y3_N51    ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~1                                                                                                                                                                                                                                                                                                                       ; MLABCELL_X3_Y4_N30   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena~3                                                                                                                                                                                                                                                                                                                                ; MLABCELL_X3_Y4_N48   ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][0]~0                                                                                                                                                                                                                                                                                                                    ; MLABCELL_X3_Y2_N42   ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][0]~1                                                                                                                                                                                                                                                                                                                    ; MLABCELL_X3_Y2_N45   ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[3][0]~3                                                                                                                                                                                                                                                                                                                    ; LABCELL_X1_Y3_N6     ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]~6                                                                                                                                                                                                                                                                                                      ; MLABCELL_X3_Y4_N54   ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]~0                                                                                                                                                                                                                                                                                                 ; MLABCELL_X3_Y4_N57   ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                                                                                                                        ; FF_X2_Y4_N56         ; 15      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                                                                                                                       ; FF_X1_Y4_N59         ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                                                                                                                        ; FF_X1_Y2_N29         ; 87      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                                                                                                                        ; FF_X1_Y4_N44         ; 72      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                                                                                                        ; FF_X1_Y2_N47         ; 24      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                                                                                                                                                                                                                                                                                                                 ; LABCELL_X2_Y4_N42    ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                                                                                                                       ; FF_X1_Y1_N26         ; 84      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_vnf:auto_generated|eq_node[0]~1                                                                                                                                             ; LABCELL_X40_Y7_N36   ; 35      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_vnf:auto_generated|eq_node[1]~0                                                                                                                                             ; LABCELL_X40_Y7_N42   ; 35      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xraddr[0]                                                                                                                                                                                              ; FF_X2_Y2_N47         ; 35      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_k784:auto_generated|decode_tma:decode2|w_anode470w[3]                                                                                                                                                      ; LABCELL_X37_Y8_N45   ; 10      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_k784:auto_generated|decode_tma:decode2|w_anode487w[3]                                                                                                                                                      ; LABCELL_X37_Y8_N24   ; 10      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_k784:auto_generated|decode_tma:decode2|w_anode497w[3]                                                                                                                                                      ; LABCELL_X37_Y8_N27   ; 10      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_k784:auto_generated|decode_tma:decode2|w_anode507w[3]                                                                                                                                                      ; LABCELL_X37_Y8_N30   ; 10      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_k784:auto_generated|decode_tma:decode2|w_anode517w[3]                                                                                                                                                      ; LABCELL_X37_Y8_N33   ; 10      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_k784:auto_generated|decode_tma:decode2|w_anode527w[3]                                                                                                                                                      ; LABCELL_X37_Y8_N12   ; 10      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_k784:auto_generated|decode_tma:decode2|w_anode537w[3]                                                                                                                                                      ; LABCELL_X37_Y8_N15   ; 10      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_k784:auto_generated|decode_tma:decode2|w_anode547w[3]                                                                                                                                                      ; LABCELL_X37_Y8_N18   ; 10      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_k784:auto_generated|decode_tma:decode2|w_anode566w[3]                                                                                                                                                      ; LABCELL_X37_Y8_N21   ; 10      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_k784:auto_generated|decode_tma:decode2|w_anode577w[3]                                                                                                                                                      ; LABCELL_X37_Y8_N0    ; 10      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_k784:auto_generated|decode_tma:decode2|w_anode587w[3]                                                                                                                                                      ; LABCELL_X37_Y8_N3    ; 10      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_k784:auto_generated|decode_tma:decode2|w_anode597w[3]                                                                                                                                                      ; LABCELL_X37_Y8_N6    ; 10      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_k784:auto_generated|decode_tma:decode2|w_anode607w[3]                                                                                                                                                      ; LABCELL_X37_Y8_N9    ; 10      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_k784:auto_generated|decode_tma:decode2|w_anode617w[3]                                                                                                                                                      ; LABCELL_X37_Y8_N48   ; 10      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_k784:auto_generated|decode_tma:decode2|w_anode627w[3]                                                                                                                                                      ; LABCELL_X37_Y8_N51   ; 10      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_k784:auto_generated|decode_tma:decode2|w_anode637w[3]                                                                                                                                                      ; LABCELL_X37_Y8_N42   ; 10      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|cdr~0                                                                                                                                                                                                                                                                 ; LABCELL_X7_Y4_N48    ; 13      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data                                                                                                                                                                                                                                                          ; MLABCELL_X39_Y7_N39  ; 44      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~0                                                                                                                                                                                                                                                           ; LABCELL_X7_Y4_N54    ; 33      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~1                                                                                                                                                                                                                                                           ; LABCELL_X7_Y4_N3     ; 33      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                                                                                                                                                                                                                             ; FF_X4_Y1_N14         ; 218     ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sdr                                                                                                                                                                                                                                                                   ; LABCELL_X7_Y4_N27    ; 35      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[2]~1                                                                                                                                                                                                                     ; LABCELL_X7_Y4_N12    ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[3]~1                                                                                                                                                                                                               ; LABCELL_X30_Y9_N15   ; 18      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~0                                                                                                                                                                                                        ; MLABCELL_X39_Y7_N33  ; 36      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                                                                                                         ; MLABCELL_X39_Y7_N42  ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|segment_shift_var~0                                                                                                                                                                                                        ; MLABCELL_X39_Y7_N18  ; 55      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal2~0                                                                                                                                                                             ; LABCELL_X9_Y2_N18    ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                                                                                                   ; LABCELL_X7_Y3_N9     ; 17      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_r8i:auto_generated|cout_actual                                                                                        ; LABCELL_X9_Y3_N48    ; 4       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_49i:auto_generated|cout_actual                                                                                                       ; LABCELL_X9_Y2_N24    ; 7       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_kri:auto_generated|cout_actual                                                                                                          ; LABCELL_X7_Y3_N18    ; 1       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|offload_shift_ena                                                                                                                                                                    ; LABCELL_X7_Y4_N18    ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|ram_shift_load                                                                                                                                                                       ; LABCELL_X9_Y3_N33    ; 9       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                                                                                                         ; LABCELL_X7_Y3_N30    ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_buf_read_reset                                                                                                                                                                ; LABCELL_X7_Y3_N6     ; 1       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_offload_shift_ena                                                                                                                                                             ; LABCELL_X7_Y4_N39    ; 7       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_ram_shift_load                                                                                                                                                                ; LABCELL_X9_Y2_N57    ; 34      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[2]~5                                                                                                                                                                                                                                    ; MLABCELL_X6_Y1_N24   ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[3]~1                                                                                                                                                                                                                               ; MLABCELL_X6_Y1_N27   ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~0                                                                                                                                                                                                                                                 ; LABCELL_X7_Y3_N24    ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_gen~0                                                                                                                                                                                                                                                         ; LABCELL_X7_Y4_N45    ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[2]~0                                                                                                                                                                                                                                                  ; LABCELL_X7_Y4_N6     ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[0]~0                                                                                                                                                                                                                                            ; LABCELL_X7_Y4_N33    ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                                                                                                     ; LABCELL_X7_Y3_N45    ; 34      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; switchesqsys:u0|altera_reset_controller:rst_controller|merged_reset~0                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X35_Y10_N6   ; 3       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; switchesqsys:u0|altera_reset_controller:rst_controller|r_early_rst                                                                                                                                                                                                                                                                                                                                      ; FF_X35_Y10_N58       ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; switchesqsys:u0|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                                                                                                                       ; FF_X35_Y10_N26       ; 579     ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; switchesqsys:u0|switchesqsys_LEDs:leds|always0~1                                                                                                                                                                                                                                                                                                                                                        ; LABCELL_X43_Y12_N6   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|alt_jtag_atlantic:switchesqsys_jtag_uart_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                                                                                                                     ; LABCELL_X33_Y13_N54  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|alt_jtag_atlantic:switchesqsys_jtag_uart_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                                                                                                                               ; LABCELL_X2_Y5_N21    ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|alt_jtag_atlantic:switchesqsys_jtag_uart_alt_jtag_atlantic|write_stalled~1                                                                                                                                                                                                                                                                             ; LABCELL_X2_Y5_N33    ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|alt_jtag_atlantic:switchesqsys_jtag_uart_alt_jtag_atlantic|write~0                                                                                                                                                                                                                                                                                     ; LABCELL_X2_Y5_N30    ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|fifo_rd~0                                                                                                                                                                                                                                                                                                                                              ; LABCELL_X40_Y16_N0   ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|fifo_wr                                                                                                                                                                                                                                                                                                                                                ; FF_X33_Y13_N41       ; 16      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|ien_AE~0                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X34_Y13_N48 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|r_val~0                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X33_Y13_N36  ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|read_0                                                                                                                                                                                                                                                                                                                                                 ; FF_X34_Y13_N20       ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|switchesqsys_jtag_uart_scfifo_r:the_switchesqsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|_~2                                                                                                                                                                                           ; LABCELL_X40_Y16_N3   ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|switchesqsys_jtag_uart_scfifo_w:the_switchesqsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                                                                                           ; LABCELL_X35_Y16_N48  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|wr_rfifo                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X40_Y16_N21  ; 15      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_processor_jtag_debug_module_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                                                   ; LABCELL_X35_Y11_N45  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                                        ; MLABCELL_X39_Y12_N27 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|switchesqsys_mm_interconnect_0_cmd_mux:cmd_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                                  ; MLABCELL_X39_Y12_N30 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|switchesqsys_mm_interconnect_0_cmd_mux:cmd_mux_001|update_grant~1                                                                                                                                                                                                                                                                      ; MLABCELL_X39_Y12_N36 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|switchesqsys_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                                      ; MLABCELL_X34_Y11_N12 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|switchesqsys_mm_interconnect_0_cmd_mux:cmd_mux|update_grant~0                                                                                                                                                                                                                                                                          ; MLABCELL_X34_Y11_N24 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|D_iw[4]                                                                                                                                                                                                                                                                                                                                    ; FF_X36_Y13_N20       ; 52      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|E_alu_result~1                                                                                                                                                                                                                                                                                                                             ; LABCELL_X37_Y14_N27  ; 33      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|E_new_inst                                                                                                                                                                                                                                                                                                                                 ; FF_X43_Y12_N56       ; 53      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|E_src1[14]~0                                                                                                                                                                                                                                                                                                                               ; LABCELL_X42_Y10_N42  ; 21      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|E_valid                                                                                                                                                                                                                                                                                                                                    ; FF_X39_Y11_N44       ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|Equal0~0                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X37_Y15_N42  ; 10      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|F_valid~0                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X36_Y13_N51  ; 34      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|R_ctrl_exception                                                                                                                                                                                                                                                                                                                           ; FF_X43_Y13_N53       ; 17      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|R_src2_hi~1                                                                                                                                                                                                                                                                                                                                ; LABCELL_X40_Y9_N12   ; 17      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|R_src2_lo~0                                                                                                                                                                                                                                                                                                                                ; LABCELL_X40_Y9_N15   ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|R_src2_use_imm                                                                                                                                                                                                                                                                                                                             ; FF_X37_Y13_N38       ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|W_rf_wren                                                                                                                                                                                                                                                                                                                                  ; MLABCELL_X39_Y13_N27 ; 2       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|W_valid                                                                                                                                                                                                                                                                                                                                    ; FF_X39_Y11_N38       ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|av_ld_aligning_data                                                                                                                                                                                                                                                                                                                        ; FF_X40_Y13_N50       ; 29      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|av_ld_byte0_data[1]~0                                                                                                                                                                                                                                                                                                                      ; LABCELL_X43_Y11_N3   ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|av_ld_byte1_data_en~0                                                                                                                                                                                                                                                                                                                      ; LABCELL_X35_Y10_N33  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|av_ld_rshift8~0                                                                                                                                                                                                                                                                                                                            ; LABCELL_X43_Y11_N30  ; 17      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|hbreak_req~0                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X39_Y13_N24 ; 23      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|address[8]                                                                                                                                                                                                                                               ; FF_X37_Y15_N17       ; 35      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_jtag_debug_module_wrapper:the_switchesqsys_nios2_processor_jtag_debug_module_wrapper|switchesqsys_nios2_processor_jtag_debug_module_sysclk:the_switchesqsys_nios2_processor_jtag_debug_module_sysclk|jxuir                  ; FF_X31_Y11_N5        ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_jtag_debug_module_wrapper:the_switchesqsys_nios2_processor_jtag_debug_module_wrapper|switchesqsys_nios2_processor_jtag_debug_module_sysclk:the_switchesqsys_nios2_processor_jtag_debug_module_sysclk|take_action_ocimem_a   ; LABCELL_X29_Y12_N54  ; 15      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_jtag_debug_module_wrapper:the_switchesqsys_nios2_processor_jtag_debug_module_wrapper|switchesqsys_nios2_processor_jtag_debug_module_sysclk:the_switchesqsys_nios2_processor_jtag_debug_module_sysclk|take_action_ocimem_a~0 ; LABCELL_X31_Y11_N12  ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_jtag_debug_module_wrapper:the_switchesqsys_nios2_processor_jtag_debug_module_wrapper|switchesqsys_nios2_processor_jtag_debug_module_sysclk:the_switchesqsys_nios2_processor_jtag_debug_module_sysclk|take_action_ocimem_a~1 ; MLABCELL_X34_Y10_N24 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_jtag_debug_module_wrapper:the_switchesqsys_nios2_processor_jtag_debug_module_wrapper|switchesqsys_nios2_processor_jtag_debug_module_sysclk:the_switchesqsys_nios2_processor_jtag_debug_module_sysclk|take_action_ocimem_b   ; LABCELL_X29_Y12_N9   ; 39      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_jtag_debug_module_wrapper:the_switchesqsys_nios2_processor_jtag_debug_module_wrapper|switchesqsys_nios2_processor_jtag_debug_module_sysclk:the_switchesqsys_nios2_processor_jtag_debug_module_sysclk|update_jdo_strobe      ; FF_X31_Y11_N20       ; 39      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_jtag_debug_module_wrapper:the_switchesqsys_nios2_processor_jtag_debug_module_wrapper|switchesqsys_nios2_processor_jtag_debug_module_tck:the_switchesqsys_nios2_processor_jtag_debug_module_tck|sr[13]~10                    ; MLABCELL_X21_Y12_N0  ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_jtag_debug_module_wrapper:the_switchesqsys_nios2_processor_jtag_debug_module_wrapper|switchesqsys_nios2_processor_jtag_debug_module_tck:the_switchesqsys_nios2_processor_jtag_debug_module_tck|sr[13]~11                    ; MLABCELL_X21_Y12_N3  ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_jtag_debug_module_wrapper:the_switchesqsys_nios2_processor_jtag_debug_module_wrapper|switchesqsys_nios2_processor_jtag_debug_module_tck:the_switchesqsys_nios2_processor_jtag_debug_module_tck|sr[28]~22                    ; LABCELL_X10_Y3_N36   ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_jtag_debug_module_wrapper:the_switchesqsys_nios2_processor_jtag_debug_module_wrapper|switchesqsys_nios2_processor_jtag_debug_module_tck:the_switchesqsys_nios2_processor_jtag_debug_module_tck|sr[33]~20                    ; MLABCELL_X21_Y12_N21 ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_jtag_debug_module_wrapper:the_switchesqsys_nios2_processor_jtag_debug_module_wrapper|switchesqsys_nios2_processor_jtag_debug_module_tck:the_switchesqsys_nios2_processor_jtag_debug_module_tck|sr[37]~16                    ; LABCELL_X10_Y3_N30   ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_nios2_avalon_reg:the_switchesqsys_nios2_processor_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                                                          ; MLABCELL_X34_Y12_N48 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_nios2_oci_break:the_switchesqsys_nios2_processor_nios2_oci_break|break_readreg[14]~0                                                                                                                                        ; LABCELL_X31_Y11_N57  ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_nios2_oci_break:the_switchesqsys_nios2_processor_nios2_oci_break|break_readreg[14]~1                                                                                                                                        ; LABCELL_X27_Y11_N57  ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_nios2_ocimem:the_switchesqsys_nios2_processor_nios2_ocimem|MonDReg[0]~1                                                                                                                                                     ; MLABCELL_X34_Y10_N15 ; 34      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_nios2_ocimem:the_switchesqsys_nios2_processor_nios2_ocimem|MonDReg[30]~0                                                                                                                                                    ; LABCELL_X31_Y12_N48  ; 24      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_nios2_ocimem:the_switchesqsys_nios2_processor_nios2_ocimem|ociram_wr_en~1                                                                                                                                                   ; MLABCELL_X34_Y12_N36 ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; switchesqsys:u0|switchesqsys_onchip_memory:onchip_memory|wren~0                                                                                                                                                                                                                                                                                                                                         ; MLABCELL_X34_Y11_N30 ; 4       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; switchesqsys:u0|switchesqsys_outSignal:outsignal|always0~1                                                                                                                                                                                                                                                                                                                                              ; LABCELL_X45_Y12_N42  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                         ;
+----------+----------+---------+----------------------+------------------+---------------------------+
; Name     ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------+----------+---------+----------------------+------------------+---------------------------+
; CLOCK_50 ; PIN_AF14 ; 5       ; Global Clock         ; GCLK6            ; --                        ;
+----------+----------+---------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                                                                                                                                                                                   ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                    ; Fan-Out ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; ClockDivider:cdiv|divided_clocks[6]                                                                                                                                                                                                                                                                                                                                                                     ; 891     ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                                                            ; 671     ;
; switchesqsys:u0|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                                                                                                                       ; 579     ;
; ClockDivider:cdiv|divided_clocks[5]                                                                                                                                                                                                                                                                                                                                                                     ; 428     ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][9]                                                                                                                                                                                                                                            ; 256     ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][8]                                                                                                                                                                                                                                            ; 256     ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][7]                                                                                                                                                                                                                                            ; 256     ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][6]                                                                                                                                                                                                                                            ; 256     ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][5]                                                                                                                                                                                                                                            ; 256     ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][4]                                                                                                                                                                                                                                            ; 256     ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][3]                                                                                                                                                                                                                                            ; 256     ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][2]                                                                                                                                                                                                                                            ; 256     ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][1]                                                                                                                                                                                                                                            ; 256     ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][0]                                                                                                                                                                                                                                            ; 256     ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                                                                                                                                                                                                                             ; 218     ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[3][4]                                                                                                                                                                                                                                                                                                                             ; 173     ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[12]                                                                                                                                                                                                                                      ; 162     ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[11]                                                                                                                                                                                                                                      ; 162     ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[10]                                                                                                                                                                                                                                      ; 162     ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[9]                                                                                                                                                                                                                                       ; 162     ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[8]                                                                                                                                                                                                                                       ; 162     ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[7]                                                                                                                                                                                                                                       ; 162     ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[6]                                                                                                                                                                                                                                       ; 162     ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[5]                                                                                                                                                                                                                                       ; 162     ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[4]                                                                                                                                                                                                                                       ; 162     ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[3]                                                                                                                                                                                                                                       ; 162     ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[2]                                                                                                                                                                                                                                       ; 162     ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[1]                                                                                                                                                                                                                                       ; 162     ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[0]                                                                                                                                                                                                                                       ; 162     ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_85j:auto_generated|counter_reg_bit[12]                                                                                                         ; 161     ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_85j:auto_generated|counter_reg_bit[11]                                                                                                         ; 161     ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_85j:auto_generated|counter_reg_bit[10]                                                                                                         ; 161     ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_85j:auto_generated|counter_reg_bit[9]                                                                                                          ; 161     ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_85j:auto_generated|counter_reg_bit[8]                                                                                                          ; 161     ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_85j:auto_generated|counter_reg_bit[7]                                                                                                          ; 161     ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_85j:auto_generated|counter_reg_bit[6]                                                                                                          ; 161     ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_85j:auto_generated|counter_reg_bit[5]                                                                                                          ; 161     ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_85j:auto_generated|counter_reg_bit[4]                                                                                                          ; 161     ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_85j:auto_generated|counter_reg_bit[3]                                                                                                          ; 161     ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_85j:auto_generated|counter_reg_bit[2]                                                                                                          ; 161     ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_85j:auto_generated|counter_reg_bit[1]                                                                                                          ; 161     ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_85j:auto_generated|counter_reg_bit[0]                                                                                                          ; 161     ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                                                                                                                                                                                                   ; 121     ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                                                                                                                        ; 87      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                                                                                                                       ; 84      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                                                                                                                        ; 72      ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|segment_shift_var~0                                                                                                                                                                                                        ; 55      ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|E_new_inst                                                                                                                                                                                                                                                                                                                                 ; 53      ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|switchesqsys_mm_interconnect_0_cmd_mux:cmd_mux|saved_grant[1]                                                                                                                                                                                                                                                                          ; 53      ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|switchesqsys_mm_interconnect_0_cmd_mux:cmd_mux_001|saved_grant[1]                                                                                                                                                                                                                                                                      ; 52      ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|D_iw[4]                                                                                                                                                                                                                                                                                                                                    ; 52      ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_nios2_ocimem:the_switchesqsys_nios2_processor_nios2_ocimem|jtag_ram_access                                                                                                                                                  ; 46      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][1]                                                                                                                                                                                                                                                                                                                             ; 45      ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data                                                                                                                                                                                                                                                          ; 44      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[3][7]                                                                                                                                                                                                                                                                                                                             ; 44      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]                                                                                                                                                                                                                                                                                                                           ; 40      ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|D_iw[3]                                                                                                                                                                                                                                                                                                                                    ; 40      ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_jtag_debug_module_wrapper:the_switchesqsys_nios2_processor_jtag_debug_module_wrapper|switchesqsys_nios2_processor_jtag_debug_module_sysclk:the_switchesqsys_nios2_processor_jtag_debug_module_sysclk|update_jdo_strobe      ; 39      ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_jtag_debug_module_wrapper:the_switchesqsys_nios2_processor_jtag_debug_module_wrapper|switchesqsys_nios2_processor_jtag_debug_module_sysclk:the_switchesqsys_nios2_processor_jtag_debug_module_sysclk|take_action_ocimem_b   ; 39      ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_processor_data_master_agent|hold_waitrequest                                                                                                                                                                                                                                                          ; 37      ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~0                                                                                                                                                                                                        ; 36      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[3]~reg0                                                                                                                                                                                                                                                                                                                          ; 36      ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_processor_data_master_translator|uav_write~0                                                                                                                                                                                                                                                     ; 36      ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_jtag_debug_module_wrapper:the_switchesqsys_nios2_processor_jtag_debug_module_wrapper|sld_virtual_jtag_basic:switchesqsys_nios2_processor_jtag_debug_module_phy|virtual_state_sdr~0                                          ; 36      ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_vnf:auto_generated|eq_node[0]~1                                                                                                                                             ; 35      ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_vnf:auto_generated|eq_node[1]~0                                                                                                                                             ; 35      ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xraddr[0]                                                                                                                                                                                              ; 35      ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sdr                                                                                                                                                                                                                                                                   ; 35      ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|R_ctrl_ld                                                                                                                                                                                                                                                                                                                                  ; 35      ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|switchesqsys_mm_interconnect_0_cmd_demux:rsp_demux_001|src0_valid                                                                                                                                                                                                                                                                      ; 35      ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|switchesqsys_mm_interconnect_0_cmd_demux:rsp_demux|src0_valid                                                                                                                                                                                                                                                                          ; 35      ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|address[8]                                                                                                                                                                                                                                               ; 35      ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_ram_shift_load                                                                                                                                                                ; 34      ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                                                                                                     ; 34      ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|E_alu_sub                                                                                                                                                                                                                                                                                                                                  ; 34      ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|switchesqsys_mm_interconnect_0_cmd_demux:rsp_demux|src1_valid                                                                                                                                                                                                                                                                          ; 34      ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|F_valid~0                                                                                                                                                                                                                                                                                                                                  ; 34      ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_nios2_ocimem:the_switchesqsys_nios2_processor_nios2_ocimem|MonDReg[0]~1                                                                                                                                                     ; 34      ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[2]~0                                                                                                                                                                                                                                                  ; 33      ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~1                                                                                                                                                                                                                                                           ; 33      ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~0                                                                                                                                                                                                                                                           ; 33      ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|E_alu_result~1                                                                                                                                                                                                                                                                                                                             ; 33      ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|R_ctrl_rdctl_inst                                                                                                                                                                                                                                                                                                                          ; 33      ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|R_ctrl_br_cmp                                                                                                                                                                                                                                                                                                                              ; 33      ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|switchesqsys_mm_interconnect_0_cmd_demux:rsp_demux_001|src1_valid                                                                                                                                                                                                                                                                      ; 33      ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_nios2_oci_break:the_switchesqsys_nios2_processor_nios2_oci_break|break_readreg[14]~0                                                                                                                                        ; 33      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                                                            ; 32      ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|R_src2_use_imm                                                                                                                                                                                                                                                                                                                             ; 32      ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|R_ctrl_shift_rot_right                                                                                                                                                                                                                                                                                                                     ; 32      ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|R_logic_op[0]                                                                                                                                                                                                                                                                                                                              ; 32      ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|R_ctrl_logic                                                                                                                                                                                                                                                                                                                               ; 32      ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_nios2_oci_break:the_switchesqsys_nios2_processor_nios2_oci_break|break_readreg[14]~1                                                                                                                                        ; 32      ;
; KEY[0]~input                                                                                                                                                                                                                                                                                                                                                                                            ; 31      ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|~GND                                                                                                                                                                                                                                                                                                                                               ; 31      ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|D_iw[2]                                                                                                                                                                                                                                                                                                                                    ; 31      ;
; altera_internal_jtag~TDIUTAP                                                                                                                                                                                                                                                                                                                                                                            ; 30      ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|D_iw[1]                                                                                                                                                                                                                                                                                                                                    ; 30      ;
; UserInput:resetInput|prev                                                                                                                                                                                                                                                                                                                                                                               ; 30      ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|D_iw[0]                                                                                                                                                                                                                                                                                                                                    ; 30      ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|av_ld_aligning_data                                                                                                                                                                                                                                                                                                                        ; 29      ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|W_alu_result[2]                                                                                                                                                                                                                                                                                                                            ; 28      ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_nios2_avalon_reg:the_switchesqsys_nios2_processor_nios2_avalon_reg|oci_reg_readdata~0                                                                                                                                       ; 27      ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                        ; 27      ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set                                                                                                                                                                                                          ; 26      ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize|dffs[0]                                                                                                                             ; 26      ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|R_logic_op[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                    ; 25      ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_k784:auto_generated|address_reg_b[3]                                                                                                                                                                       ; 25      ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_k784:auto_generated|address_reg_b[2]                                                                                                                                                                       ; 25      ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_k784:auto_generated|address_reg_b[0]                                                                                                                                                                       ; 25      ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|av_fill_bit~0                                                                                                                                                                                                                                                                                                                              ; 25      ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_k784:auto_generated|address_reg_b[1]~DUPLICATE                                                                                                                                                             ; 24      ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|R_ctrl_shift_rot~DUPLICATE                                                                                                                                                                                                                                                                                                                 ; 24      ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal0~3                                                                                                                                                                                                                   ; 24      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                                                                                                        ; 24      ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_nios2_ocimem:the_switchesqsys_nios2_processor_nios2_ocimem|MonDReg[30]~0                                                                                                                                                    ; 24      ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|D_iw[14]                                                                                                                                                                                                                                                                                                                                   ; 24      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[3][1]                                                                                                                                                                                                                                                                                                                             ; 23      ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|hbreak_req~0                                                                                                                                                                                                                                                                                                                               ; 23      ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|D_iw[5]                                                                                                                                                                                                                                                                                                                                    ; 23      ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|last_level_delayed~DUPLICATE                                                                                                                                                ; 22      ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|intr_req                                                                                                                                                                                                                                                                                                                                   ; 22      ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|D_iw[15]                                                                                                                                                                                                                                                                                                                                   ; 22      ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|W_alu_result[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                  ; 21      ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|E_src1[14]~0                                                                                                                                                                                                                                                                                                                               ; 21      ;
; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|alt_jtag_atlantic:switchesqsys_jtag_uart_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                                                                                                                               ; 21      ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_k784:auto_generated|decode_tma:decode2|w_anode637w[3]                                                                                                                                                      ; 20      ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_k784:auto_generated|decode_tma:decode2|w_anode627w[3]                                                                                                                                                      ; 20      ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_k784:auto_generated|decode_tma:decode2|w_anode617w[3]                                                                                                                                                      ; 20      ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_k784:auto_generated|decode_tma:decode2|w_anode607w[3]                                                                                                                                                      ; 20      ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_k784:auto_generated|decode_tma:decode2|w_anode597w[3]                                                                                                                                                      ; 20      ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_k784:auto_generated|decode_tma:decode2|w_anode587w[3]                                                                                                                                                      ; 20      ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_k784:auto_generated|decode_tma:decode2|w_anode577w[3]                                                                                                                                                      ; 20      ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_k784:auto_generated|decode_tma:decode2|w_anode566w[3]                                                                                                                                                      ; 20      ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_k784:auto_generated|decode_tma:decode2|w_anode547w[3]                                                                                                                                                      ; 20      ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_k784:auto_generated|decode_tma:decode2|w_anode537w[3]                                                                                                                                                      ; 20      ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_k784:auto_generated|decode_tma:decode2|w_anode527w[3]                                                                                                                                                      ; 20      ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_k784:auto_generated|decode_tma:decode2|w_anode517w[3]                                                                                                                                                      ; 20      ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_k784:auto_generated|decode_tma:decode2|w_anode507w[3]                                                                                                                                                      ; 20      ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_k784:auto_generated|decode_tma:decode2|w_anode497w[3]                                                                                                                                                      ; 20      ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_k784:auto_generated|decode_tma:decode2|w_anode487w[3]                                                                                                                                                      ; 20      ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_k784:auto_generated|decode_tma:decode2|w_anode470w[3]                                                                                                                                                      ; 20      ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                                                                                                           ; 20      ;
; switchesqsys:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1|altera_reset_synchronizer_int_chain[1]~0                                                                                                                                                                                                                                                          ; 20      ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|switchesqsys_mm_interconnect_0_cmd_mux:cmd_mux_001|saved_grant[0]                                                                                                                                                                                                                                                                      ; 20      ;
; Camera:camera1|ps~4                                                                                                                                                                                                                                                                                                                                                                                     ; 20      ;
; Camera:camera1|ps~3                                                                                                                                                                                                                                                                                                                                                                                     ; 20      ;
; Camera:camera1|ps~2                                                                                                                                                                                                                                                                                                                                                                                     ; 20      ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~0                                                                                                                                                                                                                                                 ; 19      ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|switchesqsys_mm_interconnect_0_cmd_mux:cmd_mux|saved_grant[0]                                                                                                                                                                                                                                                                          ; 19      ;
; Percents:cam1Percent|clkCounter[11]~0                                                                                                                                                                                                                                                                                                                                                                   ; 19      ;
; Percents:cam1Percent|percentFilled[0]                                                                                                                                                                                                                                                                                                                                                                   ; 19      ;
; Percents:cam2Percent|percentFilled[0]                                                                                                                                                                                                                                                                                                                                                                   ; 19      ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|W_alu_result[7]                                                                                                                                                                                                                                                                                                                            ; 19      ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|W_alu_result[5]                                                                                                                                                                                                                                                                                                                            ; 19      ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[16]                                                                                                                                                                                                                                      ; 18      ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[15]                                                                                                                                                                                                                                      ; 18      ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[14]                                                                                                                                                                                                                                      ; 18      ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[13]                                                                                                                                                                                                                                      ; 18      ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[3]~1                                                                                                                                                                                                               ; 18      ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|D_iw[21]                                                                                                                                                                                                                                                                                                                                   ; 18      ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_jtag_debug_module_wrapper:the_switchesqsys_nios2_processor_jtag_debug_module_wrapper|switchesqsys_nios2_processor_jtag_debug_module_tck:the_switchesqsys_nios2_processor_jtag_debug_module_tck|sr[33]~20                    ; 18      ;
; Camera:camera2|ps~4                                                                                                                                                                                                                                                                                                                                                                                     ; 18      ;
; Camera:camera2|ps~3                                                                                                                                                                                                                                                                                                                                                                                     ; 18      ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|D_iw[12]                                                                                                                                                                                                                                                                                                                                   ; 18      ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                                                                                                         ; 17      ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                                                                                                   ; 17      ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                                                                                                         ; 17      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                                                                                                                                                                                          ; 17      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[3][6]                                                                                                                                                                                                                                                                                                                             ; 17      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]                                                                                                                                                                                                                                                                                                                             ; 17      ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|R_src2_hi~1                                                                                                                                                                                                                                                                                                                                ; 17      ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|av_ld_rshift8~0                                                                                                                                                                                                                                                                                                                            ; 17      ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|R_ctrl_hi_imm16                                                                                                                                                                                                                                                                                                                            ; 17      ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|R_ctrl_exception                                                                                                                                                                                                                                                                                                                           ; 17      ;
; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|fifo_wr                                                                                                                                                                                                                                                                                                                                                ; 17      ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|Equal2~0                                                                                                                                                                                                                                                                                                                                   ; 17      ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|D_iw[16]                                                                                                                                                                                                                                                                                                                                   ; 17      ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|D_iw[13]                                                                                                                                                                                                                                                                                                                                   ; 17      ;
; Percents:cam1Percent|percentFilled[1]                                                                                                                                                                                                                                                                                                                                                                   ; 17      ;
; Camera:camera2|ps~2                                                                                                                                                                                                                                                                                                                                                                                     ; 17      ;
; Percents:cam2Percent|percentFilled[1]                                                                                                                                                                                                                                                                                                                                                                   ; 17      ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[0]~0                                                                                                                                                                                                                                            ; 16      ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|LessThan0~0                                                                                                                                                                                                                                                                                                                                ; 16      ;
; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|read_0                                                                                                                                                                                                                                                                                                                                                 ; 16      ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|R_src2_lo~0                                                                                                                                                                                                                                                                                                                                ; 16      ;
; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|wr_rfifo                                                                                                                                                                                                                                                                                                                                               ; 16      ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_jtag_debug_module_wrapper:the_switchesqsys_nios2_processor_jtag_debug_module_wrapper|switchesqsys_nios2_processor_jtag_debug_module_tck:the_switchesqsys_nios2_processor_jtag_debug_module_tck|sr[28]~22                    ; 16      ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|W_valid                                                                                                                                                                                                                                                                                                                                    ; 16      ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|switchesqsys_mm_interconnect_0_router_001:router_001|Equal5~0                                                                                                                                                                                                                                                                          ; 16      ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|d_read                                                                                                                                                                                                                                                                                                                                     ; 16      ;
; Percents:cam1Percent|percentFilled[3]                                                                                                                                                                                                                                                                                                                                                                   ; 16      ;
; Percents:cam1Percent|percentFilled[2]                                                                                                                                                                                                                                                                                                                                                                   ; 16      ;
; Percents:cam2Percent|percentFilled[2]                                                                                                                                                                                                                                                                                                                                                                   ; 16      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[11]                                                                                                                                                                                                                                                                                                                              ; 15      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]                                                                                                                                                                                                                                                                                                                               ; 15      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                                                                                                                        ; 15      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]                                                                                                                                                                                                                                                                                                                             ; 15      ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_processor_data_master_translator|uav_read~0                                                                                                                                                                                                                                                      ; 15      ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_jtag_debug_module_wrapper:the_switchesqsys_nios2_processor_jtag_debug_module_wrapper|switchesqsys_nios2_processor_jtag_debug_module_sysclk:the_switchesqsys_nios2_processor_jtag_debug_module_sysclk|take_action_ocimem_a   ; 15      ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_jtag_debug_module_wrapper:the_switchesqsys_nios2_processor_jtag_debug_module_wrapper|switchesqsys_nios2_processor_jtag_debug_module_sysclk:the_switchesqsys_nios2_processor_jtag_debug_module_sysclk|take_action_ocimem_a~0 ; 15      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|clear_signal                                                                                                                                                                                                                                                                                                      ; 14      ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|D_iw[11]                                                                                                                                                                                                                                                                                                                                   ; 14      ;
; Percents:cam2Percent|percentFilled[3]                                                                                                                                                                                                                                                                                                                                                                   ; 14      ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|~VCC                                                                                                                                                                                                                                                                                                                                               ; 13      ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[2]~1                                                                                                                                                                                                                     ; 13      ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_gen~0                                                                                                                                                                                                                                                         ; 13      ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|cdr~0                                                                                                                                                                                                                                                                 ; 13      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]                                                                                                                                                                                                                                                                                                                               ; 13      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]                                                                                                                                                                                                                                                                                                                               ; 13      ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|R_src1~1                                                                                                                                                                                                                                                                                                                                   ; 13      ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|R_src1~0                                                                                                                                                                                                                                                                                                                                   ; 13      ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:leds_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                            ; 13      ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_nios2_ocimem:the_switchesqsys_nios2_processor_nios2_ocimem|jtag_ram_rd_d1                                                                                                                                                   ; 13      ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_jtag_debug_module_wrapper:the_switchesqsys_nios2_processor_jtag_debug_module_wrapper|switchesqsys_nios2_processor_jtag_debug_module_tck:the_switchesqsys_nios2_processor_jtag_debug_module_tck|sr[13]~11                    ; 13      ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_jtag_debug_module_wrapper:the_switchesqsys_nios2_processor_jtag_debug_module_wrapper|switchesqsys_nios2_processor_jtag_debug_module_tck:the_switchesqsys_nios2_processor_jtag_debug_module_tck|sr[13]~10                    ; 13      ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]                                                                                                                                                                                                                                 ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]                                                                                                                                                                                                                                                                                                   ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                                                                                                                       ; 12      ;
; Camera:camera1|ps~5                                                                                                                                                                                                                                                                                                                                                                                     ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]                                                                                                                                                                                                                                                                                                   ; 11      ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|F_pc_sel_nxt.10~0                                                                                                                                                                                                                                                                                                                          ; 11      ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|F_pc_sel_nxt.01~0                                                                                                                                                                                                                                                                                                                          ; 11      ;
; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|fifo_rd~0                                                                                                                                                                                                                                                                                                                                              ; 11      ;
; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|r_val~0                                                                                                                                                                                                                                                                                                                                                ; 11      ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|D_iw[13]~0                                                                                                                                                                                                                                                                                                                                 ; 11      ;
; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|alt_jtag_atlantic:switchesqsys_jtag_uart_alt_jtag_atlantic|count[9]                                                                                                                                                                                                                                                                                    ; 11      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[10]~DUPLICATE                                                                                                                                                                                                                                                                                                                    ; 10      ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_processor_data_master_translator|write_accepted~DUPLICATE                                                                                                                                                                                                                                        ; 10      ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|d_write~DUPLICATE                                                                                                                                                                                                                                                                                                                          ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[3][0]~3                                                                                                                                                                                                                                                                                                                    ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][0]~1                                                                                                                                                                                                                                                                                                                    ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][0]~0                                                                                                                                                                                                                                                                                                                    ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]~4                                                                                                                                                                                                                                                                                                                             ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]~1                                                                                                                                                                                                                                                                                                                             ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]~0                                                                                                                                                                                                                                                                                                                             ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[3][0]~5                                                                                                                                                                                                                                                                                                                           ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]~4                                                                                                                                                                                                                                                                                                                           ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]                                                                                                                                                                                                                                                                                                                               ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~2                                                                                                                                                                                                                                                                                                                           ; 10      ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|Equal0~0                                                                                                                                                                                                                                                                                                                                   ; 10      ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|E_valid                                                                                                                                                                                                                                                                                                                                    ; 10      ;
; Camera:camera2|ps~5                                                                                                                                                                                                                                                                                                                                                                                     ; 10      ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|ram_shift_load                                                                                                                                                                       ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]                                                                                                                                                                                                                                                                                                   ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]                                                                                                                                                                                                                                                                                                   ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]                                                                                                                                                                                                                                                                                                                               ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[3][9]                                                                                                                                                                                                                                                                                                                             ; 9       ;
; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|alt_jtag_atlantic:switchesqsys_jtag_uart_alt_jtag_atlantic|write~0                                                                                                                                                                                                                                                                                     ; 9       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|av_ld_byte0_data[1]~0                                                                                                                                                                                                                                                                                                                      ; 9       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|R_ctrl_shift_rot                                                                                                                                                                                                                                                                                                                           ; 9       ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:curbyte1_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                        ; 9       ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_processor_data_master_translator|read_accepted                                                                                                                                                                                                                                                   ; 9       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|i_read                                                                                                                                                                                                                                                                                                                                     ; 9       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|address[0]                                                                                                                                                                                                                                               ; 9       ;
; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|alt_jtag_atlantic:switchesqsys_jtag_uart_alt_jtag_atlantic|state                                                                                                                                                                                                                                                                                       ; 9       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|D_iw[6]                                                                                                                                                                                                                                                                                                                                    ; 9       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|D_iw[7]                                                                                                                                                                                                                                                                                                                                    ; 9       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|D_iw[8]                                                                                                                                                                                                                                                                                                                                    ; 9       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|W_alu_result[6]                                                                                                                                                                                                                                                                                                                            ; 9       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|W_alu_result[4]                                                                                                                                                                                                                                                                                                                            ; 9       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[1]~DUPLICATE                                                                                                                                                                                                                       ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~1                                                                                                                                                                                                                                                                                                                       ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_dr_scan_reg                                                                                                                                                                                                                                                                                                                       ; 8       ;
; switchesqsys:u0|switchesqsys_LEDs:leds|always0~1                                                                                                                                                                                                                                                                                                                                                        ; 8       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|av_ld_byte1_data_en~0                                                                                                                                                                                                                                                                                                                      ; 8       ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:outsignal_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                                          ; 8       ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:leds_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                                               ; 8       ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                                      ; 8       ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_processor_data_master_agent|cp_valid                                                                                                                                                                                                                                                                  ; 8       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|F_pc[10]                                                                                                                                                                                                                                                                                                                                   ; 8       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|F_pc[9]                                                                                                                                                                                                                                                                                                                                    ; 8       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_nios2_ocimem:the_switchesqsys_nios2_processor_nios2_ocimem|MonAReg[3]                                                                                                                                                       ; 8       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_nios2_ocimem:the_switchesqsys_nios2_processor_nios2_ocimem|MonAReg[4]                                                                                                                                                       ; 8       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_nios2_ocimem:the_switchesqsys_nios2_processor_nios2_ocimem|MonAReg[2]                                                                                                                                                       ; 8       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_49i:auto_generated|cout_actual                                                                                                       ; 7       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_offload_shift_ena                                                                                                                                                             ; 7       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal1~6                                                                                                                                                                                                                   ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]~0                                                                                                                                                                                                                                                                                                 ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]                                                                                                                                                                                                                                                                                                   ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[1]                                                                                                                                                                                                                                                                                                                         ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[9]                                                                                                                                                                                                                                                                                                                               ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[8]                                                                                                                                                                                                                                                                                                                               ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[7]                                                                                                                                                                                                                                                                                                                               ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[6]                                                                                                                                                                                                                                                                                                                               ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[5]                                                                                                                                                                                                                                                                                                                               ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_proc~0                                                                                                                                                                                                                                                                                                                                ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[3][8]                                                                                                                                                                                                                                                                                                                             ; 7       ;
; ~GND                                                                                                                                                                                                                                                                                                                                                                                                    ; 7       ;
; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|switchesqsys_jtag_uart_scfifo_w:the_switchesqsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|b_full                                                                                                                                                                                        ; 7       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|R_logic_op[1]                                                                                                                                                                                                                                                                                                                              ; 7       ;
; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|switchesqsys_jtag_uart_scfifo_r:the_switchesqsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty                                                                                                                                                                                   ; 7       ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                           ; 7       ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_processor_jtag_debug_module_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                     ; 7       ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_processor_instruction_master_translator|read_accepted                                                                                                                                                                                                                                            ; 7       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_nios2_avalon_reg:the_switchesqsys_nios2_processor_nios2_avalon_reg|Equal0~1                                                                                                                                                 ; 7       ;
; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|alt_jtag_atlantic:switchesqsys_jtag_uart_alt_jtag_atlantic|td_shift[6]~5                                                                                                                                                                                                                                                                               ; 7       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|E_src1[0]                                                                                                                                                                                                                                                                                                                                  ; 7       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|F_pc[11]                                                                                                                                                                                                                                                                                                                                   ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~DUPLICATE                                                                                                                                                                                                                                                                                                               ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[3]~DUPLICATE                                                                                                                                                                                                                                                                                                               ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[2]~DUPLICATE                                                                                                                                                                                                                                                                                                               ; 6       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_nios2_ocimem:the_switchesqsys_nios2_processor_nios2_ocimem|waitrequest~DUPLICATE                                                                                                                                            ; 6       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:done                                                                                                                                                                                                       ; 6       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|run                                                                                                                                                                                                                                                                   ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[5]                                                                                                                                                                                                                                                                                                   ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]                                                                                                                                                                                                                                                                                                                         ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[10]                                                                                                                                                                                                                                                                                                                              ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[2]~reg0                                                                                                                                                                                                                                                                                                                          ; 6       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|D_ctrl_b_is_dst~0                                                                                                                                                                                                                                                                                                                          ; 6       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|D_ctrl_implicit_dst_retaddr~0                                                                                                                                                                                                                                                                                                              ; 6       ;
; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|switchesqsys_jtag_uart_scfifo_w:the_switchesqsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                                                                                           ; 6       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|D_ctrl_implicit_dst_eretaddr~0                                                                                                                                                                                                                                                                                                             ; 6       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|Equal101~1                                                                                                                                                                                                                                                                                                                                 ; 6       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|Equal2~1                                                                                                                                                                                                                                                                                                                                   ; 6       ;
; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|switchesqsys_jtag_uart_scfifo_r:the_switchesqsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|_~2                                                                                                                                                                                           ; 6       ;
; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|switchesqsys_jtag_uart_scfifo_r:the_switchesqsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[0]                                                                                                                                                       ; 6       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|av_ld_getting_data~5                                                                                                                                                                                                                                                                                                                       ; 6       ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:readytodownload1_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                ; 6       ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:outsignal_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                       ; 6       ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:readytodownload2_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                ; 6       ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:curbyte2_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                        ; 6       ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|switchesqsys_mm_interconnect_0_cmd_demux_001:cmd_demux_001|WideOr0~1                                                                                                                                                                                                                                                                   ; 6       ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:outsignal_s1_translator|wait_latency_counter[0]                                                                                                                                                                                                                                                         ; 6       ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|switchesqsys_mm_interconnect_0_cmd_demux_001:cmd_demux_001|WideOr0~0                                                                                                                                                                                                                                                                   ; 6       ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:curbyte2_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                                           ; 6       ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:readytodownload2_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                                   ; 6       ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:curbyte1_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                                           ; 6       ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:readytodownload1_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                                   ; 6       ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:switches_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                                           ; 6       ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:onchip_memory_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                   ; 6       ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|switchesqsys_mm_interconnect_0_cmd_mux:cmd_mux|WideOr1                                                                                                                                                                                                                                                                                 ; 6       ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|switchesqsys_mm_interconnect_0_router_001:router_001|src_channel[1]~2                                                                                                                                                                                                                                                                  ; 6       ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|switchesqsys_mm_interconnect_0_router_001:router_001|src_channel[1]~1                                                                                                                                                                                                                                                                  ; 6       ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|switchesqsys_mm_interconnect_0_router_001:router_001|src_channel[1]~0                                                                                                                                                                                                                                                                  ; 6       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|d_writedata[0]                                                                                                                                                                                                                                                                                                                             ; 6       ;
; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|switchesqsys_jtag_uart_scfifo_r:the_switchesqsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|b_full                                                                                                                                                                                        ; 6       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|R_ctrl_break                                                                                                                                                                                                                                                                                                                               ; 6       ;
; switchesqsys:u0|altera_reset_controller:rst_controller|r_early_rst                                                                                                                                                                                                                                                                                                                                      ; 6       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_nios2_ocimem:the_switchesqsys_nios2_processor_nios2_ocimem|MonDReg~2                                                                                                                                                        ; 6       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|hbreak_enabled                                                                                                                                                                                                                                                                                                                             ; 6       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_jtag_debug_module_wrapper:the_switchesqsys_nios2_processor_jtag_debug_module_wrapper|switchesqsys_nios2_processor_jtag_debug_module_sysclk:the_switchesqsys_nios2_processor_jtag_debug_module_sysclk|jdo[35]                ; 6       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_jtag_debug_module_wrapper:the_switchesqsys_nios2_processor_jtag_debug_module_wrapper|switchesqsys_nios2_processor_jtag_debug_module_tck:the_switchesqsys_nios2_processor_jtag_debug_module_tck|DRsize~3                     ; 6       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_register_bank_b_module:switchesqsys_nios2_processor_register_bank_b|altsyncram:the_altsyncram|altsyncram_e5o1:auto_generated|q_b[1]                                                                                                                                                                           ; 6       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_register_bank_b_module:switchesqsys_nios2_processor_register_bank_b|altsyncram:the_altsyncram|altsyncram_e5o1:auto_generated|q_b[5]                                                                                                                                                                           ; 6       ;
; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|alt_jtag_atlantic:switchesqsys_jtag_uart_alt_jtag_atlantic|td_shift[9]                                                                                                                                                                                                                                                                                 ; 6       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|d_writedata[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                   ; 5       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|R_valid~DUPLICATE                                                                                                                                                                                                                                                                                                                          ; 5       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|offload_shift_ena                                                                                                                                                                    ; 5       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[3]~1                                                                                                                                                                                                                               ; 5       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[2]                                                                                                                                                                                                                                 ; 5       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~29                                                                                                                                                                                                                    ; 5       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~17                                                                                                                                                                                                                    ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                                                                                                                                                                                                                                                        ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[2]                                                                                                                                                                                                                                                                                                        ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[3][3]                                                                                                                                                                                                                                                                                                                             ; 5       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|D_ctrl_implicit_dst_eretaddr~3                                                                                                                                                                                                                                                                                                             ; 5       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_nios2_avalon_reg:the_switchesqsys_nios2_processor_nios2_avalon_reg|oci_ienable[13]                                                                                                                                          ; 5       ;
; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|switchesqsys_jtag_uart_scfifo_w:the_switchesqsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[4]                                                                                                                                                       ; 5       ;
; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|switchesqsys_jtag_uart_scfifo_w:the_switchesqsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[5]                                                                                                                                                       ; 5       ;
; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|switchesqsys_jtag_uart_scfifo_w:the_switchesqsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[1]                                                                                                                                                       ; 5       ;
; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|switchesqsys_jtag_uart_scfifo_w:the_switchesqsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[2]                                                                                                                                                       ; 5       ;
; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|switchesqsys_jtag_uart_scfifo_w:the_switchesqsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[0]                                                                                                                                                       ; 5       ;
; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|switchesqsys_jtag_uart_scfifo_w:the_switchesqsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[3]                                                                                                                                                       ; 5       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|D_ctrl_shift_logical~0                                                                                                                                                                                                                                                                                                                     ; 5       ;
; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|switchesqsys_jtag_uart_scfifo_r:the_switchesqsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[2]                                                                                                                                                       ; 5       ;
; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|switchesqsys_jtag_uart_scfifo_r:the_switchesqsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[3]                                                                                                                                                       ; 5       ;
; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|switchesqsys_jtag_uart_scfifo_r:the_switchesqsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[4]                                                                                                                                                       ; 5       ;
; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|switchesqsys_jtag_uart_scfifo_r:the_switchesqsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[5]                                                                                                                                                       ; 5       ;
; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|alt_jtag_atlantic:switchesqsys_jtag_uart_alt_jtag_atlantic|t_ena~reg0                                                                                                                                                                                                                                                                                  ; 5       ;
; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|switchesqsys_jtag_uart_scfifo_r:the_switchesqsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[1]                                                                                                                                                       ; 5       ;
; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|av_waitrequest~0                                                                                                                                                                                                                                                                                                                                       ; 5       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|av_ld_align_cycle[0]                                                                                                                                                                                                                                                                                                                       ; 5       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|av_ld_getting_data~6                                                                                                                                                                                                                                                                                                                       ; 5       ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:switches_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                        ; 5       ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:leds_s1_translator|wait_latency_counter[1]                                                                                                                                                                                                                                                              ; 5       ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_processor_jtag_debug_module_agent_rsp_fifo|write~0                                                                                                                                                                                                                                                         ; 5       ;
; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|av_waitrequest                                                                                                                                                                                                                                                                                                                                         ; 5       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|W_status_reg_pie                                                                                                                                                                                                                                                                                                                           ; 5       ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_processor_jtag_debug_module_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                  ; 5       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_jtag_debug_module_wrapper:the_switchesqsys_nios2_processor_jtag_debug_module_wrapper|switchesqsys_nios2_processor_jtag_debug_module_sysclk:the_switchesqsys_nios2_processor_jtag_debug_module_sysclk|jdo[17]                ; 5       ;
; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|alt_jtag_atlantic:switchesqsys_jtag_uart_alt_jtag_atlantic|write_stalled~1                                                                                                                                                                                                                                                                             ; 5       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|write                                                                                                                                                                                                                                                    ; 5       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_jtag_debug_module_wrapper:the_switchesqsys_nios2_processor_jtag_debug_module_wrapper|switchesqsys_nios2_processor_jtag_debug_module_sysclk:the_switchesqsys_nios2_processor_jtag_debug_module_sysclk|jdo[34]                ; 5       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_jtag_debug_module_wrapper:the_switchesqsys_nios2_processor_jtag_debug_module_wrapper|switchesqsys_nios2_processor_jtag_debug_module_tck:the_switchesqsys_nios2_processor_jtag_debug_module_tck|DRsize~4                     ; 5       ;
; DFlipFlop:downloadStuff|q                                                                                                                                                                                                                                                                                                                                                                               ; 5       ;
; Camera:camera2|emptyBuffer                                                                                                                                                                                                                                                                                                                                                                              ; 5       ;
; Camera:camera2|ps.reaches50~0                                                                                                                                                                                                                                                                                                                                                                           ; 5       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|Add2~53                                                                                                                                                                                                                                                                                                                                    ; 5       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|Add2~49                                                                                                                                                                                                                                                                                                                                    ; 5       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_register_bank_b_module:switchesqsys_nios2_processor_register_bank_b|altsyncram:the_altsyncram|altsyncram_e5o1:auto_generated|q_b[2]                                                                                                                                                                           ; 5       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_register_bank_b_module:switchesqsys_nios2_processor_register_bank_b|altsyncram:the_altsyncram|altsyncram_e5o1:auto_generated|q_b[3]                                                                                                                                                                           ; 5       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_register_bank_b_module:switchesqsys_nios2_processor_register_bank_b|altsyncram:the_altsyncram|altsyncram_e5o1:auto_generated|q_b[4]                                                                                                                                                                           ; 5       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_register_bank_b_module:switchesqsys_nios2_processor_register_bank_b|altsyncram:the_altsyncram|altsyncram_e5o1:auto_generated|q_b[6]                                                                                                                                                                           ; 5       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_register_bank_b_module:switchesqsys_nios2_processor_register_bank_b|altsyncram:the_altsyncram|altsyncram_e5o1:auto_generated|q_b[7]                                                                                                                                                                           ; 5       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_register_bank_b_module:switchesqsys_nios2_processor_register_bank_b|altsyncram:the_altsyncram|altsyncram_e5o1:auto_generated|q_b[0]                                                                                                                                                                           ; 5       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|E_shift_rot_cnt[0]                                                                                                                                                                                                                                                                                                                         ; 5       ;
; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|alt_jtag_atlantic:switchesqsys_jtag_uart_alt_jtag_atlantic|count[1]                                                                                                                                                                                                                                                                                    ; 5       ;
; Percents:cam1Percent|clkCounter[7]                                                                                                                                                                                                                                                                                                                                                                      ; 5       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|av_ld_align_cycle[1]~DUPLICATE                                                                                                                                                                                                                                                                                                             ; 4       ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:outsignal_s1_translator|wait_latency_counter[1]~DUPLICATE                                                                                                                                                                                                                                               ; 4       ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:leds_s1_translator|wait_latency_counter[0]~DUPLICATE                                                                                                                                                                                                                                                    ; 4       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_r8i:auto_generated|cout_actual                                                                                        ; 4       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|condition_delay_reg[3]                                                                                                                                                                                                                                                ; 4       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|last_level_delayed                                                                                                                                                          ; 4       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:is_buffer_wrapped                                                                                                                                                                                          ; 4       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[2]~5                                                                                                                                                                                                                                    ; 4       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[2]~2                                                                                                                                                                                                                                    ; 4       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[2]~1                                                                                                                                                                                                                                    ; 4       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[3]                                                                                                                                                                                                                                 ; 4       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[1]                                                                                                                                                                                                                                 ; 4       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_load_on~0                                                                                                                                                                                                                                                      ; 4       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_internal~4                                                                                                                                                                                                                                                        ; 4       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_r8i:auto_generated|counter_reg_bit[1]                                                                                 ; 4       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_r8i:auto_generated|counter_reg_bit[2]                                                                                 ; 4       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_r8i:auto_generated|counter_reg_bit[3]                                                                                 ; 4       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_r8i:auto_generated|counter_reg_bit[0]                                                                                 ; 4       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~65                                                                                                                                                                                                                    ; 4       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~61                                                                                                                                                                                                                    ; 4       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~57                                                                                                                                                                                                                    ; 4       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~53                                                                                                                                                                                                                    ; 4       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~49                                                                                                                                                                                                                    ; 4       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~45                                                                                                                                                                                                                    ; 4       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~41                                                                                                                                                                                                                    ; 4       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~37                                                                                                                                                                                                                    ; 4       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~33                                                                                                                                                                                                                    ; 4       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~25                                                                                                                                                                                                                    ; 4       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~21                                                                                                                                                                                                                    ; 4       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~13                                                                                                                                                                                                                    ; 4       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~9                                                                                                                                                                                                                     ; 4       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~5                                                                                                                                                                                                                     ; 4       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~1                                                                                                                                                                                                                     ; 4       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[0]                                                                                                                                                                                                                       ; 4       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[26]                                                                                                                                                                                                                                                   ; 4       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[0]                                                                                                                                                                                                                                              ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~0                                                                                                                                                                                                                                                                                                           ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                                                                                                                                                                                                                          ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]~6                                                                                                                                                                                                                                                                                                      ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                                                                                                                                                                                                                          ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[1]~0                                                                                                                                                                                                                                                                                                                      ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                                                                                                                                                                                                                                                        ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[0]                                                                                                                                                                                                                                                                                                                           ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[7]                                                                                                                                                                                                                                                                                                        ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[5]                                                                                                                                                                                                                                                                                                        ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[1]                                                                                                                                                                                                                                                                                                        ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[3][5]                                                                                                                                                                                                                                                                                                                             ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[3][2]                                                                                                                                                                                                                                                                                                                             ; 4       ;
; Buffer:buf1|memory~1                                                                                                                                                                                                                                                                                                                                                                                    ; 4       ;
; Camera:camera1|emptyBuffer~2                                                                                                                                                                                                                                                                                                                                                                            ; 4       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|d_writedata[6]                                                                                                                                                                                                                                                                                                                             ; 4       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|Equal101~2                                                                                                                                                                                                                                                                                                                                 ; 4       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|W_rf_wren                                                                                                                                                                                                                                                                                                                                  ; 4       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_jtag_debug_module_wrapper:the_switchesqsys_nios2_processor_jtag_debug_module_wrapper|switchesqsys_nios2_processor_jtag_debug_module_sysclk:the_switchesqsys_nios2_processor_jtag_debug_module_sysclk|jdo[24]                ; 4       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|d_writedata[4]                                                                                                                                                                                                                                                                                                                             ; 4       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|d_writedata[3]                                                                                                                                                                                                                                                                                                                             ; 4       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|d_writedata[2]                                                                                                                                                                                                                                                                                                                             ; 4       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|R_ctrl_wrctl_inst                                                                                                                                                                                                                                                                                                                          ; 4       ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|switchesqsys_mm_interconnect_0_cmd_mux:cmd_mux_001|WideOr1                                                                                                                                                                                                                                                                             ; 4       ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|switchesqsys_mm_interconnect_0_cmd_mux:cmd_mux_001|src_data[47]                                                                                                                                                                                                                                                                        ; 4       ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|switchesqsys_mm_interconnect_0_cmd_mux:cmd_mux_001|src_data[46]                                                                                                                                                                                                                                                                        ; 4       ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|switchesqsys_mm_interconnect_0_cmd_mux:cmd_mux_001|src_data[45]                                                                                                                                                                                                                                                                        ; 4       ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|switchesqsys_mm_interconnect_0_cmd_mux:cmd_mux_001|src_data[44]                                                                                                                                                                                                                                                                        ; 4       ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|switchesqsys_mm_interconnect_0_cmd_mux:cmd_mux_001|src_data[43]                                                                                                                                                                                                                                                                        ; 4       ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|switchesqsys_mm_interconnect_0_cmd_mux:cmd_mux_001|src_data[42]                                                                                                                                                                                                                                                                        ; 4       ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|switchesqsys_mm_interconnect_0_cmd_mux:cmd_mux_001|src_data[41]                                                                                                                                                                                                                                                                        ; 4       ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|switchesqsys_mm_interconnect_0_cmd_mux:cmd_mux_001|src_data[40]                                                                                                                                                                                                                                                                        ; 4       ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|switchesqsys_mm_interconnect_0_cmd_mux:cmd_mux_001|src_data[39]                                                                                                                                                                                                                                                                        ; 4       ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|switchesqsys_mm_interconnect_0_cmd_mux:cmd_mux_001|src_data[38]                                                                                                                                                                                                                                                                        ; 4       ;
; switchesqsys:u0|switchesqsys_onchip_memory:onchip_memory|wren~0                                                                                                                                                                                                                                                                                                                                         ; 4       ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:nios2_processor_jtag_debug_module_agent|rf_source_valid~0                                                                                                                                                                                                                                                    ; 4       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|E_src1[11]                                                                                                                                                                                                                                                                                                                                 ; 4       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|E_src1[6]                                                                                                                                                                                                                                                                                                                                  ; 4       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|E_src1[3]                                                                                                                                                                                                                                                                                                                                  ; 4       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|E_src1[4]                                                                                                                                                                                                                                                                                                                                  ; 4       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|E_src1[5]                                                                                                                                                                                                                                                                                                                                  ; 4       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|E_src1[2]                                                                                                                                                                                                                                                                                                                                  ; 4       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|d_writedata[7]                                                                                                                                                                                                                                                                                                                             ; 4       ;
; switchesqsys:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer_int_chain[2]                                                                                                                                                                                                                                                                                                           ; 4       ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:curbyte2_s1_translator|wait_latency_counter[0]                                                                                                                                                                                                                                                          ; 4       ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:curbyte2_s1_translator|wait_latency_counter[1]                                                                                                                                                                                                                                                          ; 4       ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:readytodownload2_s1_translator|wait_latency_counter[0]                                                                                                                                                                                                                                                  ; 4       ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:readytodownload2_s1_translator|wait_latency_counter[1]                                                                                                                                                                                                                                                  ; 4       ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|switchesqsys_mm_interconnect_0_router_001:router_001|Equal5~1                                                                                                                                                                                                                                                                          ; 4       ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:curbyte1_s1_translator|wait_latency_counter[0]                                                                                                                                                                                                                                                          ; 4       ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:curbyte1_s1_translator|wait_latency_counter[1]                                                                                                                                                                                                                                                          ; 4       ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:readytodownload1_s1_translator|wait_latency_counter[0]                                                                                                                                                                                                                                                  ; 4       ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:readytodownload1_s1_translator|wait_latency_counter[1]                                                                                                                                                                                                                                                  ; 4       ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|switchesqsys_mm_interconnect_0_router_001:router_001|Equal8~0                                                                                                                                                                                                                                                                          ; 4       ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:switches_s1_translator|wait_latency_counter[0]                                                                                                                                                                                                                                                          ; 4       ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:switches_s1_translator|wait_latency_counter[1]                                                                                                                                                                                                                                                          ; 4       ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_processor_jtag_debug_module_agent_rsp_fifo|mem[0][52]                                                                                                                                                                                                                                                      ; 4       ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory_s1_agent_rsp_fifo|mem[0][52]                                                                                                                                                                                                                                                                       ; 4       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_jtag_debug_module_wrapper:the_switchesqsys_nios2_processor_jtag_debug_module_wrapper|sld_virtual_jtag_basic:switchesqsys_nios2_processor_jtag_debug_module_phy|virtual_state_cdr                                            ; 4       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_jtag_debug_module_wrapper:the_switchesqsys_nios2_processor_jtag_debug_module_wrapper|switchesqsys_nios2_processor_jtag_debug_module_sysclk:the_switchesqsys_nios2_processor_jtag_debug_module_sysclk|take_action_ocimem_a~1 ; 4       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_jtag_debug_module_wrapper:the_switchesqsys_nios2_processor_jtag_debug_module_wrapper|switchesqsys_nios2_processor_jtag_debug_module_sysclk:the_switchesqsys_nios2_processor_jtag_debug_module_sysclk|jdo[27]                ; 4       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_jtag_debug_module_wrapper:the_switchesqsys_nios2_processor_jtag_debug_module_wrapper|switchesqsys_nios2_processor_jtag_debug_module_sysclk:the_switchesqsys_nios2_processor_jtag_debug_module_sysclk|jdo[26]                ; 4       ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|switchesqsys_mm_interconnect_0_router_001:router_001|Equal9~0                                                                                                                                                                                                                                                                          ; 4       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|D_ctrl_force_src2_zero~0                                                                                                                                                                                                                                                                                                                   ; 4       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_jtag_debug_module_wrapper:the_switchesqsys_nios2_processor_jtag_debug_module_wrapper|switchesqsys_nios2_processor_jtag_debug_module_sysclk:the_switchesqsys_nios2_processor_jtag_debug_module_sysclk|jdo[25]                ; 4       ;
; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|alt_jtag_atlantic:switchesqsys_jtag_uart_alt_jtag_atlantic|write_stalled                                                                                                                                                                                                                                                                               ; 4       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_jtag_debug_module_wrapper:the_switchesqsys_nios2_processor_jtag_debug_module_wrapper|switchesqsys_nios2_processor_jtag_debug_module_tck:the_switchesqsys_nios2_processor_jtag_debug_module_tck|DRsize~5                     ; 4       ;
; Percents:cam1Percent|Equal0~2                                                                                                                                                                                                                                                                                                                                                                           ; 4       ;
; Percents:cam1Percent|Equal0~1                                                                                                                                                                                                                                                                                                                                                                           ; 4       ;
; Percents:cam1Percent|Equal0~0                                                                                                                                                                                                                                                                                                                                                                           ; 4       ;
; Camera:camera2|ps.downloading~1                                                                                                                                                                                                                                                                                                                                                                         ; 4       ;
; Camera:camera1|ps.standBy~0                                                                                                                                                                                                                                                                                                                                                                             ; 4       ;
; Camera:camera1|ps.active~0                                                                                                                                                                                                                                                                                                                                                                              ; 4       ;
; Camera:camera2|ps.reaches90~0                                                                                                                                                                                                                                                                                                                                                                           ; 4       ;
; Camera:camera2|ps.signalToDownload~0                                                                                                                                                                                                                                                                                                                                                                    ; 4       ;
; Camera:camera1|myFilm                                                                                                                                                                                                                                                                                                                                                                                   ; 4       ;
; Camera:camera2|myFilm                                                                                                                                                                                                                                                                                                                                                                                   ; 4       ;
; Camera:camera1|ps.downloading~0                                                                                                                                                                                                                                                                                                                                                                         ; 4       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|W_alu_result[1]                                                                                                                                                                                                                                                                                                                            ; 4       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|D_iw[17]                                                                                                                                                                                                                                                                                                                                   ; 4       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|E_src1[14]                                                                                                                                                                                                                                                                                                                                 ; 4       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|E_src1[29]                                                                                                                                                                                                                                                                                                                                 ; 4       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|E_src1[31]                                                                                                                                                                                                                                                                                                                                 ; 4       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|E_src1[1]                                                                                                                                                                                                                                                                                                                                  ; 4       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|E_src1[22]                                                                                                                                                                                                                                                                                                                                 ; 4       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|W_alu_result[0]                                                                                                                                                                                                                                                                                                                            ; 4       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|E_shift_rot_cnt[1]                                                                                                                                                                                                                                                                                                                         ; 4       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_nios2_ocimem:the_switchesqsys_nios2_processor_nios2_ocimem|Add0~13                                                                                                                                                          ; 4       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|W_alu_result[11]                                                                                                                                                                                                                                                                                                                           ; 4       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|W_alu_result[8]                                                                                                                                                                                                                                                                                                                            ; 4       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|W_alu_result[9]                                                                                                                                                                                                                                                                                                                            ; 4       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|W_alu_result[10]                                                                                                                                                                                                                                                                                                                           ; 4       ;
; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|alt_jtag_atlantic:switchesqsys_jtag_uart_alt_jtag_atlantic|td_shift[10]                                                                                                                                                                                                                                                                                ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]~DUPLICATE                                                                                                                                                                                                                                                                                         ; 3       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|crc_rom_sr_ena~0                                                                                                                                                                                                                                                      ; 3       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|current_segment_delayed[0]                                                                                                                                                                                                                                            ; 3       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_internal~6                                                                                                                                                                                                                                                        ; 3       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal3~0                                                                                                                                                                             ; 3       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[0]                                                                                                                                                                                                                ; 3       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|bypass_reg_out                                                                                                                                                                                                                                                        ; 3       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_85j:auto_generated|counter_reg_bit[14]                                                                                                         ; 3       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_kri:auto_generated|counter_reg_bit[0]                                                                                                   ; 3       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[5]                                                                                                                                                                                                                 ; 3       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[4]                                                                                                                                                                                                                 ; 3       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[3]                                                                                                                                                                                                                 ; 3       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[2]                                                                                                                                                                                                                 ; 3       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[1]                                                                                                                                                                                                                 ; 3       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[0]                                                                                                                                                                                                                 ; 3       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[8]                                                                                                                                                                                                                 ; 3       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                                                                                                                                                                                                                 ; 3       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[6]                                                                                                                                                                                                                 ; 3       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[11]                                                                                                                                                                                                                ; 3       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[10]                                                                                                                                                                                                                ; 3       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[9]                                                                                                                                                                                                                 ; 3       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[14]                                                                                                                                                                                                                ; 3       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[13]                                                                                                                                                                                                                ; 3       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[12]                                                                                                                                                                                                                ; 3       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[17]                                                                                                                                                                                                                ; 3       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[16]                                                                                                                                                                                                                ; 3       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[15]                                                                                                                                                                                                                ; 3       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_49i:auto_generated|counter_reg_bit[0]                                                                                                ; 3       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_49i:auto_generated|counter_reg_bit[1]                                                                                                ; 3       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_49i:auto_generated|counter_reg_bit[2]                                                                                                ; 3       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_49i:auto_generated|counter_reg_bit[3]                                                                                                ; 3       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_49i:auto_generated|counter_reg_bit[5]                                                                                                ; 3       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[17]                                                                                                                                                                                                                                                   ; 3       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[8]                                                                                                                                                                                                                                                    ; 3       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[4]                                                                                                                                                                                                                                                    ; 3       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[18]                                                                                                                                                                                                                                                   ; 3       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[19]                                                                                                                                                                                                                                                   ; 3       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[20]                                                                                                                                                                                                                                                   ; 3       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[21]                                                                                                                                                                                                                                                   ; 3       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[3]                                                                                                                                                                                                                                                    ; 3       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[22]                                                                                                                                                                                                                                                   ; 3       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[23]                                                                                                                                                                                                                                                   ; 3       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[24]                                                                                                                                                                                                                                                   ; 3       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[2]                                                                                                                                                                                                                                                    ; 3       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[12]                                                                                                                                                                                                                                                   ; 3       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[13]                                                                                                                                                                                                                                                   ; 3       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[14]                                                                                                                                                                                                                                                   ; 3       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[5]                                                                                                                                                                                                                                                    ; 3       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[15]                                                                                                                                                                                                                                                   ; 3       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[16]                                                                                                                                                                                                                                                   ; 3       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[30]                                                                                                                                                                                                                                                   ; 3       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[31]                                                                                                                                                                                                                                                   ; 3       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[7]                                                                                                                                                                                                                                                    ; 3       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[6]                                                                                                                                                                                                                                                    ; 3       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[10]                                                                                                                                                                                                                                                   ; 3       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[11]                                                                                                                                                                                                                                                   ; 3       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[27]                                                                                                                                                                                                                                                   ; 3       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[28]                                                                                                                                                                                                                                                   ; 3       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[29]                                                                                                                                                                                                                                                   ; 3       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[9]                                                                                                                                                                                                                                                    ; 3       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[1]                                                                                                                                                                                                                                                    ; 3       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[0]                                                                                                                                                                                                                                                    ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|Equal8~0                                                                                                                                                                                                                                                                                                                                  ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[0]                                                                                                                                                                                                                                                                                                      ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[2]~1                                                                                                                                                                                                                                                                                                                         ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                                                                                                                                                                                                                                                                                                                 ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[2]                                                                                                                                                                                                                                                                                                                            ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[3]                                                                                                                                                                                                                                                                                                                            ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[4]                                                                                                                                                                                                                                                                                                                            ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[1]                                                                                                                                                                                                                                                                                                                            ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena~3                                                                                                                                                                                                                                                                                                                                ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]~3                                                                                                                                                                                                                                                                                                                           ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~1                                                                                                                                                                                                                                                                                                                           ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~0                                                                                                                                                                                                                                                                                                                           ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|Equal11~0                                                                                                                                                                                                                                                                                                                                 ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[15]                                                                                                                                                                                                                                                                                                       ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[3][0]                                                                                                                                                                                                                                                                                                                             ; 3       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_jtag_debug_module_wrapper:the_switchesqsys_nios2_processor_jtag_debug_module_wrapper|switchesqsys_nios2_processor_jtag_debug_module_tck:the_switchesqsys_nios2_processor_jtag_debug_module_tck|sr[15]                       ; 3       ;
; switchesqsys:u0|altera_reset_controller:rst_controller|merged_reset~0                                                                                                                                                                                                                                                                                                                                   ; 3       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_jtag_debug_module_wrapper:the_switchesqsys_nios2_processor_jtag_debug_module_wrapper|switchesqsys_nios2_processor_jtag_debug_module_sysclk:the_switchesqsys_nios2_processor_jtag_debug_module_sysclk|jdo[22]                ; 3       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_jtag_debug_module_wrapper:the_switchesqsys_nios2_processor_jtag_debug_module_wrapper|switchesqsys_nios2_processor_jtag_debug_module_sysclk:the_switchesqsys_nios2_processor_jtag_debug_module_sysclk|jdo[23]                ; 3       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_nios2_ocimem:the_switchesqsys_nios2_processor_nios2_ocimem|MonDReg[12]                                                                                                                                                      ; 3       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|av_ld_byte1_data[7]                                                                                                                                                                                                                                                                                                                        ; 3       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|D_iw[20]                                                                                                                                                                                                                                                                                                                                   ; 3       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_jtag_debug_module_wrapper:the_switchesqsys_nios2_processor_jtag_debug_module_wrapper|switchesqsys_nios2_processor_jtag_debug_module_sysclk:the_switchesqsys_nios2_processor_jtag_debug_module_sysclk|jdo[18]                ; 3       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_jtag_debug_module_wrapper:the_switchesqsys_nios2_processor_jtag_debug_module_wrapper|switchesqsys_nios2_processor_jtag_debug_module_sysclk:the_switchesqsys_nios2_processor_jtag_debug_module_sysclk|jdo[19]                ; 3       ;
; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|ien_AE~0                                                                                                                                                                                                                                                                                                                                               ; 3       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_jtag_debug_module_wrapper:the_switchesqsys_nios2_processor_jtag_debug_module_wrapper|switchesqsys_nios2_processor_jtag_debug_module_tck:the_switchesqsys_nios2_processor_jtag_debug_module_tck|sr[7]                        ; 3       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|D_iw[18]                                                                                                                                                                                                                                                                                                                                   ; 3       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|D_iw[19]                                                                                                                                                                                                                                                                                                                                   ; 3       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|D_ctrl_alu_force_xor~1                                                                                                                                                                                                                                                                                                                     ; 3       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|R_ctrl_br_nxt~0                                                                                                                                                                                                                                                                                                                            ; 3       ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:outsignal_s1_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                                                                                          ; 3       ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:leds_s1_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                                                                                               ; 3       ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|switchesqsys_mm_interconnect_0_cmd_mux:cmd_mux_001|update_grant~1                                                                                                                                                                                                                                                                      ; 3       ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|switchesqsys_mm_interconnect_0_cmd_demux_001:cmd_demux_001|src1_valid~0                                                                                                                                                                                                                                                                ; 3       ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|switchesqsys_mm_interconnect_0_cmd_demux:cmd_demux|src1_valid                                                                                                                                                                                                                                                                          ; 3       ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                                                                           ; 3       ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|switchesqsys_mm_interconnect_0_router_001:router_001|Equal9~1                                                                                                                                                                                                                                                                          ; 3       ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:curbyte2_s1_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                                                                                           ; 3       ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:readytodownload2_s1_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                                                                                   ; 3       ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:curbyte1_s1_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                                                                                           ; 3       ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:readytodownload1_s1_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                                                                                   ; 3       ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:switches_s1_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                                                                                           ; 3       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_nios2_avalon_reg:the_switchesqsys_nios2_processor_nios2_avalon_reg|oci_single_step_mode                                                                                                                                     ; 3       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_jtag_debug_module_wrapper:the_switchesqsys_nios2_processor_jtag_debug_module_wrapper|switchesqsys_nios2_processor_jtag_debug_module_sysclk:the_switchesqsys_nios2_processor_jtag_debug_module_sysclk|jdo[20]                ; 3       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_jtag_debug_module_wrapper:the_switchesqsys_nios2_processor_jtag_debug_module_wrapper|switchesqsys_nios2_processor_jtag_debug_module_sysclk:the_switchesqsys_nios2_processor_jtag_debug_module_sysclk|jdo[21]                ; 3       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|W_ienable_reg[5]                                                                                                                                                                                                                                                                                                                           ; 3       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|W_bstatus_reg                                                                                                                                                                                                                                                                                                                              ; 3       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|W_estatus_reg                                                                                                                                                                                                                                                                                                                              ; 3       ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory_s1_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                                                                                      ; 3       ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|switchesqsys_mm_interconnect_0_cmd_mux:cmd_mux_001|update_grant~0                                                                                                                                                                                                                                                                      ; 3       ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:onchip_memory_s1_agent|local_read~0                                                                                                                                                                                                                                                                          ; 3       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_jtag_debug_module_wrapper:the_switchesqsys_nios2_processor_jtag_debug_module_wrapper|switchesqsys_nios2_processor_jtag_debug_module_tck:the_switchesqsys_nios2_processor_jtag_debug_module_tck|sr[31]                       ; 3       ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_processor_jtag_debug_module_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                                                                     ; 3       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|E_src1[12]                                                                                                                                                                                                                                                                                                                                 ; 3       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|E_src1[13]                                                                                                                                                                                                                                                                                                                                 ; 3       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|read                                                                                                                                                                                                                                                     ; 3       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|E_src1[7]                                                                                                                                                                                                                                                                                                                                  ; 3       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|E_src1[8]                                                                                                                                                                                                                                                                                                                                  ; 3       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|E_src1[9]                                                                                                                                                                                                                                                                                                                                  ; 3       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|E_src1[10]                                                                                                                                                                                                                                                                                                                                 ; 3       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|R_ctrl_br                                                                                                                                                                                                                                                                                                                                  ; 3       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|W_cmp_result                                                                                                                                                                                                                                                                                                                               ; 3       ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|switchesqsys_mm_interconnect_0_cmd_mux:cmd_mux|update_grant~0                                                                                                                                                                                                                                                                          ; 3       ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|switchesqsys_mm_interconnect_0_cmd_demux_001:cmd_demux_001|src0_valid~0                                                                                                                                                                                                                                                                ; 3       ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|switchesqsys_mm_interconnect_0_cmd_demux:cmd_demux|src0_valid~0                                                                                                                                                                                                                                                                        ; 3       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_nios2_oci_debug:the_switchesqsys_nios2_processor_nios2_oci_debug|monitor_error                                                                                                                                              ; 3       ;
; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|switchesqsys_jtag_uart_scfifo_w:the_switchesqsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty                                                                                                                                                                                   ; 3       ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_processor_data_master_translator|av_waitrequest~0                                                                                                                                                                                                                                                ; 3       ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|switchesqsys_mm_interconnect_0_router_001:router_001|Equal5~2                                                                                                                                                                                                                                                                          ; 3       ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|switchesqsys_mm_interconnect_0_router_001:router_001|Equal8~1                                                                                                                                                                                                                                                                          ; 3       ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator|read_latency_shift_reg~0                                                                                                                                                                                                                                         ; 3       ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|switchesqsys_mm_interconnect_0_cmd_demux_001:cmd_demux_001|sink_ready~4                                                                                                                                                                                                                                                                ; 3       ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|switchesqsys_mm_interconnect_0_router_001:router_001|always1~6                                                                                                                                                                                                                                                                         ; 3       ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|switchesqsys_mm_interconnect_0_cmd_demux_001:cmd_demux_001|sink_ready~3                                                                                                                                                                                                                                                                ; 3       ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|switchesqsys_mm_interconnect_0_router_001:router_001|always1~5                                                                                                                                                                                                                                                                         ; 3       ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|switchesqsys_mm_interconnect_0_cmd_demux_001:cmd_demux_001|sink_ready~2                                                                                                                                                                                                                                                                ; 3       ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|switchesqsys_mm_interconnect_0_router_001:router_001|always1~4                                                                                                                                                                                                                                                                         ; 3       ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|switchesqsys_mm_interconnect_0_cmd_demux_001:cmd_demux_001|sink_ready~1                                                                                                                                                                                                                                                                ; 3       ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|switchesqsys_mm_interconnect_0_router_001:router_001|always1~3                                                                                                                                                                                                                                                                         ; 3       ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|switchesqsys_mm_interconnect_0_cmd_demux_001:cmd_demux_001|sink_ready~0                                                                                                                                                                                                                                                                ; 3       ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|switchesqsys_mm_interconnect_0_router_001:router_001|always1~2                                                                                                                                                                                                                                                                         ; 3       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|d_write_nxt~0                                                                                                                                                                                                                                                                                                                              ; 3       ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory_s1_agent_rsp_fifo|mem[0][71]                                                                                                                                                                                                                                                                       ; 3       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|D_ctrl_break~0                                                                                                                                                                                                                                                                                                                             ; 3       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_jtag_debug_module_wrapper:the_switchesqsys_nios2_processor_jtag_debug_module_wrapper|switchesqsys_nios2_processor_jtag_debug_module_sysclk:the_switchesqsys_nios2_processor_jtag_debug_module_sysclk|jdo[31]                ; 3       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_jtag_debug_module_wrapper:the_switchesqsys_nios2_processor_jtag_debug_module_wrapper|switchesqsys_nios2_processor_jtag_debug_module_sysclk:the_switchesqsys_nios2_processor_jtag_debug_module_sysclk|jdo[30]                ; 3       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_jtag_debug_module_wrapper:the_switchesqsys_nios2_processor_jtag_debug_module_wrapper|switchesqsys_nios2_processor_jtag_debug_module_sysclk:the_switchesqsys_nios2_processor_jtag_debug_module_sysclk|jdo[29]                ; 3       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_jtag_debug_module_wrapper:the_switchesqsys_nios2_processor_jtag_debug_module_wrapper|switchesqsys_nios2_processor_jtag_debug_module_sysclk:the_switchesqsys_nios2_processor_jtag_debug_module_sysclk|jdo[28]                ; 3       ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|switchesqsys_mm_interconnect_0_router_001:router_001|always1~0                                                                                                                                                                                                                                                                         ; 3       ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_processor_data_master_translator|write_accepted                                                                                                                                                                                                                                                  ; 3       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|d_write                                                                                                                                                                                                                                                                                                                                    ; 3       ;
; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|alt_jtag_atlantic:switchesqsys_jtag_uart_alt_jtag_atlantic|rst2                                                                                                                                                                                                                                                                                        ; 3       ;
; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|alt_jtag_atlantic:switchesqsys_jtag_uart_alt_jtag_atlantic|r_ena1                                                                                                                                                                                                                                                                                      ; 3       ;
; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|r_val                                                                                                                                                                                                                                                                                                                                                  ; 3       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|Equal101~0                                                                                                                                                                                                                                                                                                                                 ; 3       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_jtag_debug_module_wrapper:the_switchesqsys_nios2_processor_jtag_debug_module_wrapper|switchesqsys_nios2_processor_jtag_debug_module_tck:the_switchesqsys_nios2_processor_jtag_debug_module_tck|sr[35]                       ; 3       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_nios2_avalon_reg:the_switchesqsys_nios2_processor_nios2_avalon_reg|take_action_ocireg~0                                                                                                                                     ; 3       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|address[1]                                                                                                                                                                                                                                               ; 3       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|address[2]                                                                                                                                                                                                                                               ; 3       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|address[3]                                                                                                                                                                                                                                               ; 3       ;
; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|t_dav                                                                                                                                                                                                                                                                                                                                                  ; 3       ;
; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|alt_jtag_atlantic:switchesqsys_jtag_uart_alt_jtag_atlantic|rvalid0                                                                                                                                                                                                                                                                                     ; 3       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_nios2_oci_debug:the_switchesqsys_nios2_processor_nios2_oci_debug|monitor_ready                                                                                                                                              ; 3       ;
; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|alt_jtag_atlantic:switchesqsys_jtag_uart_alt_jtag_atlantic|user_saw_rvalid                                                                                                                                                                                                                                                                             ; 3       ;
; Percents:cam1Percent|percentFilled~5                                                                                                                                                                                                                                                                                                                                                                    ; 3       ;
; Percents:cam1Percent|percentFilled~4                                                                                                                                                                                                                                                                                                                                                                    ; 3       ;
; Percents:cam1Percent|percentFilled~3                                                                                                                                                                                                                                                                                                                                                                    ; 3       ;
; Percents:cam1Percent|percentFilled~2                                                                                                                                                                                                                                                                                                                                                                    ; 3       ;
; Camera:camera1|WideOr0~2                                                                                                                                                                                                                                                                                                                                                                                ; 3       ;
; Percents:cam1Percent|percentFilled~0                                                                                                                                                                                                                                                                                                                                                                    ; 3       ;
; Camera:camera1|Selector6~0                                                                                                                                                                                                                                                                                                                                                                              ; 3       ;
; Camera:camera1|Equal3~0                                                                                                                                                                                                                                                                                                                                                                                 ; 3       ;
; Percents:cam1Percent|Add0~0                                                                                                                                                                                                                                                                                                                                                                             ; 3       ;
; Camera:camera2|Selector6~0                                                                                                                                                                                                                                                                                                                                                                              ; 3       ;
; Camera:camera1|ps.reaches50~0                                                                                                                                                                                                                                                                                                                                                                           ; 3       ;
; Percents:cam2Percent|percentFilled[1]~2                                                                                                                                                                                                                                                                                                                                                                 ; 3       ;
; Percents:cam1Percent|Equal0~3                                                                                                                                                                                                                                                                                                                                                                           ; 3       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_jtag_debug_module_wrapper:the_switchesqsys_nios2_processor_jtag_debug_module_wrapper|switchesqsys_nios2_processor_jtag_debug_module_tck:the_switchesqsys_nios2_processor_jtag_debug_module_tck|sr[0]                        ; 3       ;
; Camera:camera1|myStandby                                                                                                                                                                                                                                                                                                                                                                                ; 3       ;
; Camera:camera2|myStandby                                                                                                                                                                                                                                                                                                                                                                                ; 3       ;
; Camera:camera1|ps.lowPower~0                                                                                                                                                                                                                                                                                                                                                                            ; 3       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|E_shift_rot_result[17]                                                                                                                                                                                                                                                                                                                     ; 3       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|E_shift_rot_result[18]                                                                                                                                                                                                                                                                                                                     ; 3       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|E_shift_rot_result[19]                                                                                                                                                                                                                                                                                                                     ; 3       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|E_shift_rot_result[21]                                                                                                                                                                                                                                                                                                                     ; 3       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|E_shift_rot_result[25]                                                                                                                                                                                                                                                                                                                     ; 3       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|E_shift_rot_result[26]                                                                                                                                                                                                                                                                                                                     ; 3       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|E_shift_rot_result[27]                                                                                                                                                                                                                                                                                                                     ; 3       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|E_shift_rot_result[28]                                                                                                                                                                                                                                                                                                                     ; 3       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|E_shift_rot_result[20]                                                                                                                                                                                                                                                                                                                     ; 3       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|E_shift_rot_result[23]                                                                                                                                                                                                                                                                                                                     ; 3       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|E_shift_rot_result[24]                                                                                                                                                                                                                                                                                                                     ; 3       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|E_shift_rot_result[30]                                                                                                                                                                                                                                                                                                                     ; 3       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_nios2_ocimem:the_switchesqsys_nios2_processor_nios2_ocimem|switchesqsys_nios2_processor_ociram_sp_ram_module:switchesqsys_nios2_processor_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_0cg1:auto_generated|q_a[21]    ; 3       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_nios2_ocimem:the_switchesqsys_nios2_processor_nios2_ocimem|switchesqsys_nios2_processor_ociram_sp_ram_module:switchesqsys_nios2_processor_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_0cg1:auto_generated|q_a[23]    ; 3       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|E_shift_rot_result[16]                                                                                                                                                                                                                                                                                                                     ; 3       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|d_writedata[10]                                                                                                                                                                                                                                                                                                                            ; 3       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|E_shift_rot_result[15]                                                                                                                                                                                                                                                                                                                     ; 3       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|D_iw[10]                                                                                                                                                                                                                                                                                                                                   ; 3       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|D_iw[9]                                                                                                                                                                                                                                                                                                                                    ; 3       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|E_src1[15]                                                                                                                                                                                                                                                                                                                                 ; 3       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|E_src1[16]                                                                                                                                                                                                                                                                                                                                 ; 3       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|E_src1[18]                                                                                                                                                                                                                                                                                                                                 ; 3       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|E_src1[19]                                                                                                                                                                                                                                                                                                                                 ; 3       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|E_src1[30]                                                                                                                                                                                                                                                                                                                                 ; 3       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|E_src1[21]                                                                                                                                                                                                                                                                                                                                 ; 3       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|E_src1[25]                                                                                                                                                                                                                                                                                                                                 ; 3       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|E_src1[26]                                                                                                                                                                                                                                                                                                                                 ; 3       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|E_src1[27]                                                                                                                                                                                                                                                                                                                                 ; 3       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|E_src1[28]                                                                                                                                                                                                                                                                                                                                 ; 3       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|E_src1[20]                                                                                                                                                                                                                                                                                                                                 ; 3       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|E_src1[23]                                                                                                                                                                                                                                                                                                                                 ; 3       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|E_src1[24]                                                                                                                                                                                                                                                                                                                                 ; 3       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|E_src2[0]                                                                                                                                                                                                                                                                                                                                  ; 3       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|E_src2[1]                                                                                                                                                                                                                                                                                                                                  ; 3       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|E_shift_rot_result[12]                                                                                                                                                                                                                                                                                                                     ; 3       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|E_shift_rot_result[13]                                                                                                                                                                                                                                                                                                                     ; 3       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|E_shift_rot_result[7]                                                                                                                                                                                                                                                                                                                      ; 3       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|E_shift_rot_result[8]                                                                                                                                                                                                                                                                                                                      ; 3       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|E_shift_rot_result[9]                                                                                                                                                                                                                                                                                                                      ; 3       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|E_shift_rot_result[10]                                                                                                                                                                                                                                                                                                                     ; 3       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|E_src2[3]                                                                                                                                                                                                                                                                                                                                  ; 3       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|E_src2[4]                                                                                                                                                                                                                                                                                                                                  ; 3       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|E_shift_rot_result[5]                                                                                                                                                                                                                                                                                                                      ; 3       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|E_src2[2]                                                                                                                                                                                                                                                                                                                                  ; 3       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_register_bank_b_module:switchesqsys_nios2_processor_register_bank_b|altsyncram:the_altsyncram|altsyncram_e5o1:auto_generated|q_b[8]                                                                                                                                                                           ; 3       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_register_bank_b_module:switchesqsys_nios2_processor_register_bank_b|altsyncram:the_altsyncram|altsyncram_e5o1:auto_generated|q_b[9]                                                                                                                                                                           ; 3       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_register_bank_b_module:switchesqsys_nios2_processor_register_bank_b|altsyncram:the_altsyncram|altsyncram_e5o1:auto_generated|q_b[10]                                                                                                                                                                          ; 3       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_register_bank_b_module:switchesqsys_nios2_processor_register_bank_b|altsyncram:the_altsyncram|altsyncram_e5o1:auto_generated|q_b[11]                                                                                                                                                                          ; 3       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_register_bank_b_module:switchesqsys_nios2_processor_register_bank_b|altsyncram:the_altsyncram|altsyncram_e5o1:auto_generated|q_b[12]                                                                                                                                                                          ; 3       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_register_bank_b_module:switchesqsys_nios2_processor_register_bank_b|altsyncram:the_altsyncram|altsyncram_e5o1:auto_generated|q_b[13]                                                                                                                                                                          ; 3       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_register_bank_b_module:switchesqsys_nios2_processor_register_bank_b|altsyncram:the_altsyncram|altsyncram_e5o1:auto_generated|q_b[14]                                                                                                                                                                          ; 3       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_register_bank_b_module:switchesqsys_nios2_processor_register_bank_b|altsyncram:the_altsyncram|altsyncram_e5o1:auto_generated|q_b[15]                                                                                                                                                                          ; 3       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|E_shift_rot_cnt[2]                                                                                                                                                                                                                                                                                                                         ; 3       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|W_alu_result[12]                                                                                                                                                                                                                                                                                                                           ; 3       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|W_alu_result[13]                                                                                                                                                                                                                                                                                                                           ; 3       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|F_pc[4]                                                                                                                                                                                                                                                                                                                                    ; 3       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|F_pc[5]                                                                                                                                                                                                                                                                                                                                    ; 3       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|F_pc[6]                                                                                                                                                                                                                                                                                                                                    ; 3       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|F_pc[7]                                                                                                                                                                                                                                                                                                                                    ; 3       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|F_pc[8]                                                                                                                                                                                                                                                                                                                                    ; 3       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|F_pc[1]                                                                                                                                                                                                                                                                                                                                    ; 3       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|F_pc[2]                                                                                                                                                                                                                                                                                                                                    ; 3       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|F_pc[0]                                                                                                                                                                                                                                                                                                                                    ; 3       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_nios2_ocimem:the_switchesqsys_nios2_processor_nios2_ocimem|switchesqsys_nios2_processor_ociram_sp_ram_module:switchesqsys_nios2_processor_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_0cg1:auto_generated|q_a[24]    ; 3       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[25]~DUPLICATE                                                                                                                                                                                                                                         ; 2       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|d_writedata[5]~DUPLICATE                                                                                                                                                                                                                                                                                                                   ; 2       ;
; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|alt_jtag_atlantic:switchesqsys_jtag_uart_alt_jtag_atlantic|user_saw_rvalid~DUPLICATE                                                                                                                                                                                                                                                                   ; 2       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|E_shift_rot_result[29]~DUPLICATE                                                                                                                                                                                                                                                                                                           ; 2       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|E_shift_rot_result[14]~DUPLICATE                                                                                                                                                                                                                                                                                                           ; 2       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|E_src1[17]~DUPLICATE                                                                                                                                                                                                                                                                                                                       ; 2       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|E_shift_rot_result[4]~DUPLICATE                                                                                                                                                                                                                                                                                                            ; 2       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|F_pc[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                          ; 2       ;
; CLOCK_50~input                                                                                                                                                                                                                                                                                                                                                                                          ; 2       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal1~0                                                                                                                                                                             ; 2       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[16]                                                                                                                                                                                                                                      ; 2       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[15]                                                                                                                                                                                                                                      ; 2       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[14]                                                                                                                                                                                                                                      ; 2       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[13]                                                                                                                                                                                                                                      ; 2       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[12]                                                                                                                                                                                                                                      ; 2       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[11]                                                                                                                                                                                                                                      ; 2       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[10]                                                                                                                                                                                                                                      ; 2       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[9]                                                                                                                                                                                                                                       ; 2       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[8]                                                                                                                                                                                                                                       ; 2       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[7]                                                                                                                                                                                                                                       ; 2       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[6]                                                                                                                                                                                                                                       ; 2       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[5]                                                                                                                                                                                                                                       ; 2       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[4]                                                                                                                                                                                                                                       ; 2       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[3]                                                                                                                                                                                                                                       ; 2       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[2]                                                                                                                                                                                                                                       ; 2       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[1]                                                                                                                                                                                                                                       ; 2       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[0]                                                                                                                                                                                                                                       ; 2       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[5]                                                                                                                                                                                                                ; 2       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[4]                                                                                                                                                                                                                ; 2       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[8]                                                                                                                                                                                                                ; 2       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[7]                                                                                                                                                                                                                ; 2       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[6]                                                                                                                                                                                                                ; 2       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[11]                                                                                                                                                                                                               ; 2       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[10]                                                                                                                                                                                                               ; 2       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[9]                                                                                                                                                                                                                ; 2       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[14]                                                                                                                                                                                                               ; 2       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[13]                                                                                                                                                                                                               ; 2       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[12]                                                                                                                                                                                                               ; 2       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[16]                                                                                                                                                                                                               ; 2       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[15]                                                                                                                                                                                                               ; 2       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[2]                                                                                                 ; 2       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[0]                                                                                                 ; 2       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[1]                                                                                                 ; 2       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:segment_shift_var                                                                                                                                                                                          ; 2       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|segment_wrapped_delayed                                                                                                                                                                                                                                               ; 2       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[3]                                                                                                                                                                                                                ; 2       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|last_level_delayed~0                                                                                                                                                        ; 2       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize|dffs[0]                                                                                                                                                                                           ; 2       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[2]                                                                                                                                                                                                                ; 2       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|base_address~0                                                                                                                                                                                                             ; 2       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:base_address[0]                                                                                                                                                                                            ; 2       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|done~0                                                                                                                                                                                                                     ; 2       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter~0                                                                                                                                                                                                                                  ; 2       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|collecting_post_data_var~0                                                                                                                                                                                                 ; 2       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|state_status[2]~0                                                                                                                                                                                                                                                     ; 2       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_out_mode_ff                                                                                                                                                                                                                                                   ; 2       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[1]                                                                                                                                                                                                                ; 2       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|LessThan0~6                                                                                                                                                                                                                                                           ; 2       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|is_buffer_wrapped_once_sig                                                                                                                                                                                                 ; 2       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|acq_trigger_in_reg[0]                                                                                                                                                                                                                                                                                                                              ; 2       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_internal~3                                                                                                                                                                                                                                                        ; 2       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_internal~2                                                                                                                                                                                                                                                        ; 2       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_internal~0                                                                                                                                                                                                                                                        ; 2       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[0]                                                                                                                                                                                                                                  ; 2       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_85j:auto_generated|counter_reg_bit[16]                                                                                                         ; 2       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_85j:auto_generated|counter_reg_bit[15]                                                                                                         ; 2       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_85j:auto_generated|counter_reg_bit[13]                                                                                                         ; 2       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[16]                                                                                                                                                                               ; 2       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[15]                                                                                                                                                                               ; 2       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[14]                                                                                                                                                                               ; 2       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[13]                                                                                                                                                                               ; 2       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[12]                                                                                                                                                                               ; 2       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[11]                                                                                                                                                                               ; 2       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[10]                                                                                                                                                                               ; 2       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[9]                                                                                                                                                                                ; 2       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[12]                                                                                                                                                                                                                      ; 2       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[8]                                                                                                                                                                                ; 2       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[11]                                                                                                                                                                                                                      ; 2       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[7]                                                                                                                                                                                ; 2       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[10]                                                                                                                                                                                                                      ; 2       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[6]                                                                                                                                                                                ; 2       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[9]                                                                                                                                                                                                                       ; 2       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[5]                                                                                                                                                                                ; 2       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[8]                                                                                                                                                                                                                       ; 2       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[4]                                                                                                                                                                                ; 2       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[7]                                                                                                                                                                                                                       ; 2       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[3]                                                                                                                                                                                ; 2       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[6]                                                                                                                                                                                                                       ; 2       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[2]                                                                                                                                                                                ; 2       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[5]                                                                                                                                                                                                                       ; 2       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[1]                                                                                                                                                                                ; 2       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[4]                                                                                                                                                                                                                       ; 2       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[0]                                                                                                                                                                                ; 2       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[3]                                                                                                                                                                                                                       ; 2       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[4]                                                                                                                                                                                            ; 2       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[3]                                                                                                                                                                                            ; 2       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[2]                                                                                                                                                                                            ; 2       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[1]                                                                                                                                                                                            ; 2       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[0]                                                                                                                                                                                            ; 2       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[15]                                                                                                                                                                                           ; 2       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[13]                                                                                                                                                                                           ; 2       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[12]                                                                                                                                                                                           ; 2       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[5]                                                                                                                                                                                            ; 2       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[9]                                                                                                                                                                                            ; 2       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[8]                                                                                                                                                                                            ; 2       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[6]                                                                                                                                                                                            ; 2       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[10]                                                                                                                                                                                           ; 2       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[16]                                                                                                                                                                                           ; 2       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[11]                                                                                                                                                                                           ; 2       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[2]                                                                                                                                                                                                                       ; 2       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[1]                                                                                                                                                                                                                       ; 2       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_49i:auto_generated|counter_comb_bita4                                                                                                ; 2       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|Add0~29                                                                                                                                                                                                                                                               ; 2       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_49i:auto_generated|counter_reg_bit[4]                                                                                                ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter~4                                                                                                                                                                                                                                                                                                    ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[3]                                                                                                                                                                                                                                                                                                             ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[2]                                                                                                                                                                                                                                                                                                             ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[1]                                                                                                                                                                                                                                                                                                             ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|Equal0~0                                                                                                                                                                                                                                                                                                          ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg~4                                                                                                                                                                                                                                                                                                                          ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg~3                                                                                                                                                                                                                                                                                                                          ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg~2                                                                                                                                                                                                                                                                                                                          ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|reset_ena_reg_proc~0                                                                                                                                                                                                                                                                                                                      ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~2                                                                                                                                                                                                                                                                                                         ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]                                                                                                                                                                                                                                                                                                                         ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[2]                                                                                                                                                                                                                                                                                                                         ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[10]~7                                                                                                                                                                                                                                                                                                                            ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|Equal0~0                                                                                                                                                                                                                                                                                                                                  ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[5]                                                                                                                                                                                                                                                                                                                            ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[6]                                                                                                                                                                                                                                                                                                                            ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[7]                                                                                                                                                                                                                                                                                                                            ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[8]                                                                                                                                                                                                                                                                                                                            ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[9]                                                                                                                                                                                                                                                                                                                            ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[0]                                                                                                                                                                                                                                                                                                                            ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[2]                                                                                                                                                                                                                                                                                                                           ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena~1                                                                                                                                                                                                                                                                                                                                ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena~0                                                                                                                                                                                                                                                                                                                                ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo_bypass_reg                                                                                                                                                                                                                                                                                                                            ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[14]                                                                                                                                                                                                                                                                                                       ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[12]                                                                                                                                                                                                                                                                                                       ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[10]                                                                                                                                                                                                                                                                                                       ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[9]                                                                                                                                                                                                                                                                                                        ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[1]                                                                                                                                                                                                                                                                                                      ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[2]                                                                                                                                                                                                                                                                                                      ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[13]                                                                                                                                                                                                                                                                                                       ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[6]                                                                                                                                                                                                                                                                                                        ; 2       ;
; Camera:camera2|ps.signalToDownload~0_wirecell                                                                                                                                                                                                                                                                                                                                                           ; 2       ;
; Camera:camera2|ps.reaches90~0_wirecell                                                                                                                                                                                                                                                                                                                                                                  ; 2       ;
; Camera:camera2|ps.reaches50~0_wirecell                                                                                                                                                                                                                                                                                                                                                                  ; 2       ;
; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|alt_jtag_atlantic:switchesqsys_jtag_uart_alt_jtag_atlantic|write~1                                                                                                                                                                                                                                                                                     ; 2       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|D_ctrl_alu_force_xor~4                                                                                                                                                                                                                                                                                                                     ; 2       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|D_ctrl_retaddr~3                                                                                                                                                                                                                                                                                                                           ; 2       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_jtag_debug_module_wrapper:the_switchesqsys_nios2_processor_jtag_debug_module_wrapper|switchesqsys_nios2_processor_jtag_debug_module_sysclk:the_switchesqsys_nios2_processor_jtag_debug_module_sysclk|jdo[13]                ; 2       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_jtag_debug_module_wrapper:the_switchesqsys_nios2_processor_jtag_debug_module_wrapper|switchesqsys_nios2_processor_jtag_debug_module_sysclk:the_switchesqsys_nios2_processor_jtag_debug_module_sysclk|jdo[12]                ; 2       ;
; Buffer:buf1|memory~2                                                                                                                                                                                                                                                                                                                                                                                    ; 2       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_jtag_debug_module_wrapper:the_switchesqsys_nios2_processor_jtag_debug_module_wrapper|switchesqsys_nios2_processor_jtag_debug_module_sysclk:the_switchesqsys_nios2_processor_jtag_debug_module_sysclk|jdo[11]                ; 2       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_nios2_ocimem:the_switchesqsys_nios2_processor_nios2_ocimem|MonDReg[10]                                                                                                                                                      ; 2       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_nios2_ocimem:the_switchesqsys_nios2_processor_nios2_ocimem|MonDReg[9]                                                                                                                                                       ; 2       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|E_shift_rot_result_nxt[29]~28                                                                                                                                                                                                                                                                                                              ; 2       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|E_shift_rot_result_nxt[22]~21                                                                                                                                                                                                                                                                                                              ; 2       ;
; Buffer:buf2|memory~5                                                                                                                                                                                                                                                                                                                                                                                    ; 2       ;
; Buffer:buf2|memory~9                                                                                                                                                                                                                                                                                                                                                                                    ; 2       ;
; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|woverflow                                                                                                                                                                                                                                                                                                                                              ; 2       ;
; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|rvalid                                                                                                                                                                                                                                                                                                                                                 ; 2       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_jtag_debug_module_wrapper:the_switchesqsys_nios2_processor_jtag_debug_module_wrapper|switchesqsys_nios2_processor_jtag_debug_module_sysclk:the_switchesqsys_nios2_processor_jtag_debug_module_sysclk|jdo[10]                ; 2       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_nios2_ocimem:the_switchesqsys_nios2_processor_nios2_ocimem|MonDReg[8]                                                                                                                                                       ; 2       ;
; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|ac                                                                                                                                                                                                                                                                                                                                                     ; 2       ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|switchesqsys_mm_interconnect_0_cmd_mux:cmd_mux_001|src_payload~31                                                                                                                                                                                                                                                                      ; 2       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|d_writedata[31]                                                                                                                                                                                                                                                                                                                            ; 2       ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|switchesqsys_mm_interconnect_0_cmd_mux:cmd_mux_001|src_payload~30                                                                                                                                                                                                                                                                      ; 2       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|d_writedata[30]                                                                                                                                                                                                                                                                                                                            ; 2       ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|switchesqsys_mm_interconnect_0_cmd_mux:cmd_mux_001|src_payload~29                                                                                                                                                                                                                                                                      ; 2       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|d_writedata[29]                                                                                                                                                                                                                                                                                                                            ; 2       ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|switchesqsys_mm_interconnect_0_cmd_mux:cmd_mux_001|src_payload~28                                                                                                                                                                                                                                                                      ; 2       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|d_writedata[28]                                                                                                                                                                                                                                                                                                                            ; 2       ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|switchesqsys_mm_interconnect_0_cmd_mux:cmd_mux_001|src_payload~27                                                                                                                                                                                                                                                                      ; 2       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|d_writedata[27]                                                                                                                                                                                                                                                                                                                            ; 2       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|av_ld_byte2_data_nxt[2]~13                                                                                                                                                                                                                                                                                                                 ; 2       ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|switchesqsys_mm_interconnect_0_rsp_mux_001:rsp_mux_001|src_payload~21                                                                                                                                                                                                                                                                  ; 2       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|av_ld_byte2_data_nxt[6]~5                                                                                                                                                                                                                                                                                                                  ; 2       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|av_ld_byte2_data_nxt[7]~3                                                                                                                                                                                                                                                                                                                  ; 2       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|E_shift_rot_result_nxt[31]~16                                                                                                                                                                                                                                                                                                              ; 2       ;
; switchesqsys:u0|switchesqsys_outSignal:outsignal|always0~1                                                                                                                                                                                                                                                                                                                                              ; 2       ;
; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|switchesqsys_jtag_uart_scfifo_r:the_switchesqsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|cntr_jgb:rd_ptr_count|counter_reg_bit[5]                                                                                                                                                                              ; 2       ;
; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|switchesqsys_jtag_uart_scfifo_r:the_switchesqsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|cntr_jgb:rd_ptr_count|counter_reg_bit[4]                                                                                                                                                                              ; 2       ;
; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|switchesqsys_jtag_uart_scfifo_r:the_switchesqsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|cntr_jgb:rd_ptr_count|counter_reg_bit[3]                                                                                                                                                                              ; 2       ;
; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|switchesqsys_jtag_uart_scfifo_r:the_switchesqsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|cntr_jgb:rd_ptr_count|counter_reg_bit[1]                                                                                                                                                                              ; 2       ;
; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|switchesqsys_jtag_uart_scfifo_r:the_switchesqsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|cntr_jgb:wr_ptr|counter_reg_bit[4]                                                                                                                                                                                    ; 2       ;
; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|switchesqsys_jtag_uart_scfifo_r:the_switchesqsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|cntr_jgb:wr_ptr|counter_reg_bit[3]                                                                                                                                                                                    ; 2       ;
; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|switchesqsys_jtag_uart_scfifo_r:the_switchesqsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|cntr_jgb:wr_ptr|counter_reg_bit[2]                                                                                                                                                                                    ; 2       ;
; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|switchesqsys_jtag_uart_scfifo_r:the_switchesqsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|cntr_jgb:wr_ptr|counter_reg_bit[1]                                                                                                                                                                                    ; 2       ;
; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|switchesqsys_jtag_uart_scfifo_r:the_switchesqsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|cntr_jgb:wr_ptr|counter_reg_bit[0]                                                                                                                                                                                    ; 2       ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|switchesqsys_mm_interconnect_0_cmd_mux:cmd_mux_001|src_payload~26                                                                                                                                                                                                                                                                      ; 2       ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|switchesqsys_mm_interconnect_0_cmd_mux:cmd_mux_001|src_payload~25                                                                                                                                                                                                                                                                      ; 2       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_jtag_debug_module_wrapper:the_switchesqsys_nios2_processor_jtag_debug_module_wrapper|switchesqsys_nios2_processor_jtag_debug_module_sysclk:the_switchesqsys_nios2_processor_jtag_debug_module_sysclk|jdo[15]                ; 2       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_jtag_debug_module_wrapper:the_switchesqsys_nios2_processor_jtag_debug_module_wrapper|switchesqsys_nios2_processor_jtag_debug_module_sysclk:the_switchesqsys_nios2_processor_jtag_debug_module_sysclk|jdo[14]                ; 2       ;
; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|alt_jtag_atlantic:switchesqsys_jtag_uart_alt_jtag_atlantic|jupdate                                                                                                                                                                                                                                                                                     ; 2       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_nios2_ocimem:the_switchesqsys_nios2_processor_nios2_ocimem|MonDReg[18]                                                                                                                                                      ; 2       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_jtag_debug_module_wrapper:the_switchesqsys_nios2_processor_jtag_debug_module_wrapper|switchesqsys_nios2_processor_jtag_debug_module_sysclk:the_switchesqsys_nios2_processor_jtag_debug_module_sysclk|jdo[9]                 ; 2       ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|switchesqsys_mm_interconnect_0_cmd_mux:cmd_mux_001|src_payload~24                                                                                                                                                                                                                                                                      ; 2       ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|switchesqsys_mm_interconnect_0_cmd_mux:cmd_mux_001|src_payload~23                                                                                                                                                                                                                                                                      ; 2       ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|switchesqsys_mm_interconnect_0_cmd_mux:cmd_mux_001|src_payload~22                                                                                                                                                                                                                                                                      ; 2       ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|switchesqsys_mm_interconnect_0_cmd_mux:cmd_mux_001|src_payload~21                                                                                                                                                                                                                                                                      ; 2       ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|switchesqsys_mm_interconnect_0_cmd_mux:cmd_mux_001|src_payload~20                                                                                                                                                                                                                                                                      ; 2       ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_processor_jtag_debug_module_translator|av_readdata_pre[31]                                                                                                                                                                                                                                        ; 2       ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_processor_jtag_debug_module_translator|av_readdata_pre[30]                                                                                                                                                                                                                                        ; 2       ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_processor_jtag_debug_module_translator|av_readdata_pre[29]                                                                                                                                                                                                                                        ; 2       ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_processor_jtag_debug_module_translator|av_readdata_pre[28]                                                                                                                                                                                                                                        ; 2       ;
; switchesqsys:u0|switchesqsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_processor_jtag_debug_module_translator|av_readdata_pre[27]                                                                                                                                                                                                                                        ; 2       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|W_rf_wr_data[17]~30                                                                                                                                                                                                                                                                                                                        ; 2       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|av_ld_byte2_data[1]                                                                                                                                                                                                                                                                                                                        ; 2       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|W_rf_wr_data[18]~29                                                                                                                                                                                                                                                                                                                        ; 2       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|W_rf_wr_data[19]~28                                                                                                                                                                                                                                                                                                                        ; 2       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|av_ld_byte2_data[3]                                                                                                                                                                                                                                                                                                                        ; 2       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|W_rf_wr_data[29]~27                                                                                                                                                                                                                                                                                                                        ; 2       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|W_rf_wr_data[30]~26                                                                                                                                                                                                                                                                                                                        ; 2       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|W_rf_wr_data[31]~25                                                                                                                                                                                                                                                                                                                        ; 2       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|W_rf_wr_data[21]~24                                                                                                                                                                                                                                                                                                                        ; 2       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|av_ld_byte2_data[5]                                                                                                                                                                                                                                                                                                                        ; 2       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|W_rf_wr_data[25]~23                                                                                                                                                                                                                                                                                                                        ; 2       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|W_rf_wr_data[26]~22                                                                                                                                                                                                                                                                                                                        ; 2       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|W_rf_wr_data[27]~21                                                                                                                                                                                                                                                                                                                        ; 2       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|W_rf_wr_data[28]~20                                                                                                                                                                                                                                                                                                                        ; 2       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|W_rf_wr_data[20]~19                                                                                                                                                                                                                                                                                                                        ; 2       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|av_ld_byte2_data[4]                                                                                                                                                                                                                                                                                                                        ; 2       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|W_rf_wr_data[22]~18                                                                                                                                                                                                                                                                                                                        ; 2       ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|W_rf_wr_data[23]~17                                                                                                                                                                                                                                                                                                                        ; 2       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+----------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+-------------------------------------------------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                    ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size    ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLAB cells ; MIF                                                      ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; Fits in MLABs                                                     ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+----------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+-------------------------------------------------------------------+
; Buffer:buf1|altsyncram:memory_rtl_0|altsyncram_ivm1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 10           ; 4            ; 10           ; 4            ; yes                    ; no                      ; yes                    ; no                      ; 40      ; 10                          ; 4                           ; 10                          ; 4                           ; 40                  ; 1           ; 0          ; None                                                     ; M10K_X49_Y15_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Old data             ; New data        ; New data        ; No - Unsupported Mixed Feed Through Setting                       ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_k784:auto_generated|ALTSYNCRAM                                                                                                                                                                             ; AUTO ; Simple Dual Port ; Dual Clocks  ; 131072       ; 10           ; 131072       ; 10           ; yes                    ; no                      ; yes                    ; no                      ; 1310720 ; 131072                      ; 10                          ; 131072                      ; 10                          ; 1310720             ; 160         ; 0          ; None                                                     ; M10K_X49_Y17_N0, M10K_X58_Y9_N0, M10K_X49_Y23_N0, M10K_X26_Y25_N0, M10K_X26_Y12_N0, M10K_X14_Y9_N0, M10K_X41_Y24_N0, M10K_X41_Y9_N0, M10K_X41_Y13_N0, M10K_X14_Y25_N0, M10K_X38_Y21_N0, M10K_X58_Y17_N0, M10K_X49_Y21_N0, M10K_X38_Y25_N0, M10K_X49_Y9_N0, M10K_X41_Y25_N0, M10K_X5_Y1_N0, M10K_X26_Y1_N0, M10K_X26_Y10_N0, M10K_X69_Y11_N0, M10K_X58_Y6_N0, M10K_X5_Y8_N0, M10K_X14_Y8_N0, M10K_X14_Y20_N0, M10K_X38_Y23_N0, M10K_X69_Y9_N0, M10K_X69_Y10_N0, M10K_X49_Y4_N0, M10K_X26_Y6_N0, M10K_X14_Y5_N0, M10K_X5_Y5_N0, M10K_X14_Y23_N0, M10K_X41_Y3_N0, M10K_X49_Y2_N0, M10K_X49_Y1_N0, M10K_X38_Y6_N0, M10K_X38_Y2_N0, M10K_X38_Y19_N0, M10K_X41_Y14_N0, M10K_X58_Y2_N0, M10K_X49_Y7_N0, M10K_X38_Y8_N0, M10K_X58_Y8_N0, M10K_X41_Y7_N0, M10K_X58_Y14_N0, M10K_X41_Y19_N0, M10K_X49_Y16_N0, M10K_X58_Y1_N0, M10K_X5_Y7_N0, M10K_X5_Y6_N0, M10K_X41_Y6_N0, M10K_X14_Y18_N0, M10K_X14_Y6_N0, M10K_X5_Y9_N0, M10K_X14_Y7_N0, M10K_X58_Y11_N0, M10K_X49_Y18_N0, M10K_X49_Y19_N0, M10K_X41_Y8_N0, M10K_X38_Y7_N0, M10K_X58_Y16_N0, M10K_X69_Y12_N0, M10K_X5_Y14_N0, M10K_X14_Y15_N0, M10K_X5_Y10_N0, M10K_X14_Y10_N0, M10K_X41_Y23_N0, M10K_X14_Y11_N0, M10K_X5_Y13_N0, M10K_X5_Y12_N0, M10K_X5_Y3_N0, M10K_X49_Y3_N0, M10K_X26_Y7_N0, M10K_X5_Y11_N0, M10K_X14_Y16_N0, M10K_X26_Y17_N0, M10K_X38_Y18_N0, M10K_X49_Y14_N0, M10K_X14_Y13_N0, M10K_X26_Y19_N0, M10K_X38_Y24_N0, M10K_X26_Y16_N0, M10K_X49_Y6_N0, M10K_X69_Y3_N0, M10K_X58_Y3_N0, M10K_X26_Y8_N0, M10K_X26_Y22_N0, M10K_X49_Y25_N0, M10K_X49_Y20_N0, M10K_X38_Y11_N0, M10K_X38_Y20_N0, M10K_X26_Y14_N0, M10K_X26_Y24_N0, M10K_X69_Y6_N0, M10K_X58_Y4_N0, M10K_X49_Y24_N0, M10K_X49_Y10_N0, M10K_X58_Y10_N0, M10K_X41_Y10_N0, M10K_X41_Y26_N0, M10K_X26_Y15_N0, M10K_X26_Y27_N0, M10K_X41_Y27_N0, M10K_X58_Y12_N0, M10K_X38_Y15_N0, M10K_X38_Y27_N0, M10K_X58_Y13_N0, M10K_X26_Y13_N0, M10K_X26_Y11_N0, M10K_X49_Y11_N0, M10K_X49_Y13_N0, M10K_X38_Y26_N0, M10K_X26_Y23_N0, M10K_X14_Y4_N0, M10K_X41_Y18_N0, M10K_X26_Y4_N0, M10K_X14_Y3_N0, M10K_X26_Y26_N0, M10K_X14_Y12_N0, M10K_X26_Y18_N0, M10K_X41_Y4_N0, M10K_X5_Y2_N0, M10K_X14_Y19_N0, M10K_X38_Y4_N0, M10K_X14_Y27_N0, M10K_X41_Y5_N0, M10K_X5_Y4_N0, M10K_X14_Y26_N0, M10K_X14_Y1_N0, M10K_X41_Y2_N0, M10K_X41_Y1_N0, M10K_X26_Y3_N0, M10K_X38_Y5_N0, M10K_X14_Y24_N0, M10K_X26_Y2_N0, M10K_X14_Y2_N0, M10K_X41_Y21_N0, M10K_X38_Y9_N0, M10K_X14_Y17_N0, M10K_X38_Y3_N0, M10K_X26_Y21_N0, M10K_X49_Y12_N0, M10K_X26_Y9_N0, M10K_X38_Y1_N0, M10K_X49_Y22_N0, M10K_X14_Y14_N0, M10K_X38_Y14_N0, M10K_X14_Y21_N0, M10K_X38_Y10_N0, M10K_X38_Y22_N0, M10K_X26_Y20_N0, M10K_X14_Y22_N0, M10K_X49_Y8_N0, M10K_X58_Y15_N0, M10K_X41_Y22_N0, M10K_X41_Y20_N0, M10K_X58_Y7_N0, M10K_X49_Y5_N0, M10K_X26_Y5_N0, M10K_X58_Y5_N0 ; Don't care           ; New data        ; New data        ; No - Address Too Wide                                             ;
; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|switchesqsys_jtag_uart_scfifo_r:the_switchesqsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1|ALTSYNCRAM                                                                                                                                                             ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512     ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1           ; 0          ; None                                                     ; M10K_X41_Y16_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care           ; New data        ; New data        ; No - Latch Type Behaviour                                         ;
; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|switchesqsys_jtag_uart_scfifo_w:the_switchesqsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1|ALTSYNCRAM                                                                                                                                                             ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512     ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1           ; 0          ; None                                                     ; M10K_X38_Y13_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care           ; New data        ; New data        ; No - Latch Type Behaviour                                         ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_nios2_ocimem:the_switchesqsys_nios2_processor_nios2_ocimem|switchesqsys_nios2_processor_ociram_sp_ram_module:switchesqsys_nios2_processor_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_0cg1:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192    ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1           ; 0          ; switchesqsys_nios2_processor_ociram_default_contents.mif ; M10K_X38_Y12_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care           ; New data        ; New data        ; No - Single Port Feed Through New Data with Unregistered Data Out ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_register_bank_a_module:switchesqsys_nios2_processor_register_bank_a|altsyncram:the_altsyncram|altsyncram_d5o1:auto_generated|ALTSYNCRAM                                                                                                                                                                       ; AUTO ; Simple Dual Port ; Dual Clocks  ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024    ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0          ; switchesqsys_nios2_processor_rf_ram_a.mif                ; M10K_X41_Y11_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care           ; New data        ; New data        ; Yes                                                               ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_register_bank_b_module:switchesqsys_nios2_processor_register_bank_b|altsyncram:the_altsyncram|altsyncram_e5o1:auto_generated|ALTSYNCRAM                                                                                                                                                                       ; AUTO ; Simple Dual Port ; Dual Clocks  ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024    ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0          ; switchesqsys_nios2_processor_rf_ram_b.mif                ; M10K_X41_Y12_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care           ; New data        ; New data        ; Yes                                                               ;
; switchesqsys:u0|switchesqsys_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_9lj1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                            ; AUTO ; Single Port      ; Single Clock ; 1024         ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 32768   ; 1024                        ; 32                          ; --                          ; --                          ; 32768               ; 4           ; 0          ; switchesqsys_onchip_memory.hex                           ; M10K_X38_Y16_N0, M10K_X41_Y15_N0, M10K_X41_Y17_N0, M10K_X38_Y17_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Don't care           ; New data        ; New data        ; No - Address Too Wide                                             ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+----------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+-------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------+
; Routing Usage Summary                                                 ;
+---------------------------------------------+-------------------------+
; Routing Resource Type                       ; Usage                   ;
+---------------------------------------------+-------------------------+
; Block interconnects                         ; 9,528 / 289,320 ( 3 % ) ;
; C12 interconnects                           ; 214 / 13,420 ( 2 % )    ;
; C2 interconnects                            ; 3,003 / 119,108 ( 3 % ) ;
; C4 interconnects                            ; 1,910 / 56,300 ( 3 % )  ;
; DQS bus muxes                               ; 0 / 25 ( 0 % )          ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )          ;
; DQS-9 I/O buses                             ; 0 / 25 ( 0 % )          ;
; Direct links                                ; 329 / 289,320 ( < 1 % ) ;
; Global clocks                               ; 1 / 16 ( 6 % )          ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )           ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )           ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )           ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )           ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 0 / 6 ( 0 % )           ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )          ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )          ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )          ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )          ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )          ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )           ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )         ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )         ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )         ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )         ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )         ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )          ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )         ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )         ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )          ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )          ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )           ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )         ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )          ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )           ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )           ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )          ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )          ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )          ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )         ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )         ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )           ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )          ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )          ;
; Local interconnects                         ; 792 / 84,580 ( < 1 % )  ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )          ;
; R14 interconnects                           ; 445 / 12,676 ( 4 % )    ;
; R14/C12 interconnect drivers                ; 526 / 20,720 ( 3 % )    ;
; R3 interconnects                            ; 3,620 / 130,992 ( 3 % ) ;
; R6 interconnects                            ; 7,317 / 266,960 ( 3 % ) ;
; Spine clocks                                ; 1 / 360 ( < 1 % )       ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )      ;
+---------------------------------------------+-------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 6     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 22    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                  ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass          ; 67           ; 0            ; 67           ; 0            ; 0            ; 71        ; 67           ; 0            ; 71        ; 71        ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable  ; 4            ; 71           ; 4            ; 71           ; 71           ; 0         ; 4            ; 71           ; 0         ; 0         ; 71           ; 71           ; 71           ; 71           ; 71           ; 71           ; 71           ; 71           ; 71           ; 71           ; 71           ; 71           ; 71           ; 71           ; 71           ; 71           ; 71           ; 71           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; HEX0[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[3]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[8]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[9]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[1]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[2]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[3]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[4]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[6]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[7]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[8]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[9]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK_50            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[0]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[5]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+----------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                  ;
+---------------------+----------------------+-------------------+
; Source Clock(s)     ; Destination Clock(s) ; Delay Added in ns ;
+---------------------+----------------------+-------------------+
; altera_reserved_tck ; altera_reserved_tck  ; 1391.5            ;
+---------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                                                                                                                                                                                                                         ; Destination Register                                                                                                                                                                                                                                                                                                                                                              ; Delay Added in ns ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[3][4]                                                                                                                                                                                                                                                                                                                                                             ; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_k784:auto_generated|ram_block1a127~portb_address_reg0                                                                                                                                ; 1.244             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                                                                                                                                        ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[3]                                                                                                                                                                                                                                                                                                   ; 1.244             ;
; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|alt_jtag_atlantic:switchesqsys_jtag_uart_alt_jtag_atlantic|state                                                                                                                                                                                                                                                                                                                       ; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|alt_jtag_atlantic:switchesqsys_jtag_uart_alt_jtag_atlantic|td_shift[3]                                                                                                                                                                                                                                                           ; 1.122             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[6]                                                                                                                                                                                                                                                                                                                                                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                                                                                                 ; 1.059             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[7]                                                                                                                                                                                                                                                                                                                                        ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|reset_ena_reg                                                                                                                                                                                                                                                                                                       ; 1.044             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[5]                                                                                                                                                                                                                                                                                                                                        ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|reset_ena_reg                                                                                                                                                                                                                                                                                                       ; 1.042             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[3]                                                                                                                                                                                                                                                                                                                                                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                                                                                                 ; 0.941             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[11]                                                                                                                                                                                                                                                                                                                                                              ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[2]~reg0                                                                                                                                                                                                                                                                                                    ; 0.926             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[1]                                                                                                                                                                                                                                                                                                                                                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                                                                                                 ; 0.923             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[2]                                                                                                                                                                                                                                                                                                                                                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                                                                                                 ; 0.915             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                                                                                                                                                        ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[10]                                                                                                                                                                                                                                                                                                        ; 0.909             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[4]                                                                                                                                                                                                                                                                                                                                                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                                                                                                 ; 0.893             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]                                                                                                                                                                                                                                                                                                                                   ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[3]                                                                                                                                                                                                                                                                                  ; 0.884             ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_r8i:auto_generated|counter_reg_bit[2]                                                                                                                 ; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[9]                                                                                                                        ; 0.871             ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_jtag_debug_module_wrapper:the_switchesqsys_nios2_processor_jtag_debug_module_wrapper|switchesqsys_nios2_processor_jtag_debug_module_tck:the_switchesqsys_nios2_processor_jtag_debug_module_tck|sr[2]                                                        ; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_jtag_debug_module_wrapper:the_switchesqsys_nios2_processor_jtag_debug_module_wrapper|switchesqsys_nios2_processor_jtag_debug_module_tck:the_switchesqsys_nios2_processor_jtag_debug_module_tck|sr[1]  ; 0.865             ;
; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|alt_jtag_atlantic:switchesqsys_jtag_uart_alt_jtag_atlantic|td_shift[4]                                                                                                                                                                                                                                                                                                                 ; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|alt_jtag_atlantic:switchesqsys_jtag_uart_alt_jtag_atlantic|td_shift[3]                                                                                                                                                                                                                                                           ; 0.855             ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_jtag_debug_module_wrapper:the_switchesqsys_nios2_processor_jtag_debug_module_wrapper|switchesqsys_nios2_processor_jtag_debug_module_tck:the_switchesqsys_nios2_processor_jtag_debug_module_tck|sr[27]                                                       ; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_jtag_debug_module_wrapper:the_switchesqsys_nios2_processor_jtag_debug_module_wrapper|switchesqsys_nios2_processor_jtag_debug_module_tck:the_switchesqsys_nios2_processor_jtag_debug_module_tck|sr[26] ; 0.854             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[0]                                                                                                                                                                                                                                                                                                                                                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                                                                                                 ; 0.853             ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_jtag_debug_module_wrapper:the_switchesqsys_nios2_processor_jtag_debug_module_wrapper|switchesqsys_nios2_processor_jtag_debug_module_tck:the_switchesqsys_nios2_processor_jtag_debug_module_tck|sr[3]                                                        ; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_jtag_debug_module_wrapper:the_switchesqsys_nios2_processor_jtag_debug_module_wrapper|switchesqsys_nios2_processor_jtag_debug_module_tck:the_switchesqsys_nios2_processor_jtag_debug_module_tck|sr[2]  ; 0.852             ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_r8i:auto_generated|counter_reg_bit[3]                                                                                                                 ; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[9]                                                                                                                        ; 0.842             ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_jtag_debug_module_wrapper:the_switchesqsys_nios2_processor_jtag_debug_module_wrapper|switchesqsys_nios2_processor_jtag_debug_module_tck:the_switchesqsys_nios2_processor_jtag_debug_module_tck|sr[28]                                                       ; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_jtag_debug_module_wrapper:the_switchesqsys_nios2_processor_jtag_debug_module_wrapper|switchesqsys_nios2_processor_jtag_debug_module_tck:the_switchesqsys_nios2_processor_jtag_debug_module_tck|sr[27] ; 0.841             ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_jtag_debug_module_wrapper:the_switchesqsys_nios2_processor_jtag_debug_module_wrapper|switchesqsys_nios2_processor_jtag_debug_module_tck:the_switchesqsys_nios2_processor_jtag_debug_module_tck|sr[34]                                                       ; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_jtag_debug_module_wrapper:the_switchesqsys_nios2_processor_jtag_debug_module_wrapper|switchesqsys_nios2_processor_jtag_debug_module_tck:the_switchesqsys_nios2_processor_jtag_debug_module_tck|sr[33] ; 0.837             ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_jtag_debug_module_wrapper:the_switchesqsys_nios2_processor_jtag_debug_module_wrapper|switchesqsys_nios2_processor_jtag_debug_module_tck:the_switchesqsys_nios2_processor_jtag_debug_module_tck|sr[26]                                                       ; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_jtag_debug_module_wrapper:the_switchesqsys_nios2_processor_jtag_debug_module_wrapper|switchesqsys_nios2_processor_jtag_debug_module_tck:the_switchesqsys_nios2_processor_jtag_debug_module_tck|sr[25] ; 0.834             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[2]                                                                                                                                                                                                                                                                                                                                                        ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[1]                                                                                                                                                                                                                                                                                                  ; 0.833             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]                                                                                                                                                                                                                                                                                                                                   ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[2]                                                                                                                                                                                                                                                                                  ; 0.833             ;
; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|alt_jtag_atlantic:switchesqsys_jtag_uart_alt_jtag_atlantic|count[9]                                                                                                                                                                                                                                                                                                                    ; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|alt_jtag_atlantic:switchesqsys_jtag_uart_alt_jtag_atlantic|count[0]                                                                                                                                                                                                                                                              ; 0.832             ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_85j:auto_generated|counter_reg_bit[3]                                                                                                                                          ; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_k784:auto_generated|ram_block1a79~portb_address_reg0                                                                                                                                 ; 0.830             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]                                                                                                                                                                                                                                                                                                                                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[0]                                                                                                                                                                                                                                                                                                  ; 0.826             ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_85j:auto_generated|counter_reg_bit[8]                                                                                                                                          ; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_k784:auto_generated|ram_block1a127~portb_address_reg0                                                                                                                                ; 0.826             ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_85j:auto_generated|counter_reg_bit[6]                                                                                                                                          ; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_k784:auto_generated|ram_block1a127~portb_address_reg0                                                                                                                                ; 0.826             ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_85j:auto_generated|counter_reg_bit[4]                                                                                                                                          ; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_k784:auto_generated|ram_block1a127~portb_address_reg0                                                                                                                                ; 0.826             ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_r8i:auto_generated|counter_reg_bit[0]                                                                                                                 ; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[9]                                                                                                                        ; 0.821             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[9]                                                                                                                                                                                                                                                                                                                                                               ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[8]                                                                                                                                                                                                                                                                                                         ; 0.812             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[8]                                                                                                                                                                                                                                                                                                                                                               ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[7]                                                                                                                                                                                                                                                                                                         ; 0.812             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[7]                                                                                                                                                                                                                                                                                                                                                               ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[6]                                                                                                                                                                                                                                                                                                         ; 0.812             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[6]                                                                                                                                                                                                                                                                                                                                                               ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[5]                                                                                                                                                                                                                                                                                                         ; 0.812             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[5]                                                                                                                                                                                                                                                                                                                                                               ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]                                                                                                                                                                                                                                                                                                         ; 0.812             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]                                                                                                                                                                                                                                                                                                                                                               ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]                                                                                                                                                                                                                                                                                                         ; 0.812             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]                                                                                                                                                                                                                                                                                                                                                               ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]                                                                                                                                                                                                                                                                                                         ; 0.812             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]                                                                                                                                                                                                                                                                                                                                                               ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]                                                                                                                                                                                                                                                                                                         ; 0.812             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]                                                                                                                                                                                                                                                                                                                                                               ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]                                                                                                                                                                                                                                                                                                         ; 0.812             ;
; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|alt_jtag_atlantic:switchesqsys_jtag_uart_alt_jtag_atlantic|user_saw_rvalid                                                                                                                                                                                                                                                                                                             ; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|alt_jtag_atlantic:switchesqsys_jtag_uart_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                                           ; 0.809             ;
; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|alt_jtag_atlantic:switchesqsys_jtag_uart_alt_jtag_atlantic|td_shift[9]                                                                                                                                                                                                                                                                                                                 ; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|alt_jtag_atlantic:switchesqsys_jtag_uart_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                                           ; 0.809             ;
; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|alt_jtag_atlantic:switchesqsys_jtag_uart_alt_jtag_atlantic|count[1]                                                                                                                                                                                                                                                                                                                    ; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|alt_jtag_atlantic:switchesqsys_jtag_uart_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                                           ; 0.809             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]                                                                                                                                                                                                                                                                                                                                                             ; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|alt_jtag_atlantic:switchesqsys_jtag_uart_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                                           ; 0.809             ;
; altera_reserved_tdi                                                                                                                                                                                                                                                                                                                                                                                                                     ; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|alt_jtag_atlantic:switchesqsys_jtag_uart_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                                           ; 0.809             ;
; altera_internal_jtag~FF_20                                                                                                                                                                                                                                                                                                                                                                                                              ; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|alt_jtag_atlantic:switchesqsys_jtag_uart_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                                           ; 0.809             ;
; altera_internal_jtag~FF_39                                                                                                                                                                                                                                                                                                                                                                                                              ; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|alt_jtag_atlantic:switchesqsys_jtag_uart_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                                           ; 0.809             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[3][9]                                                                                                                                                                                                                                                                                                                                                             ; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[5]                                                                                                                                                                                                 ; 0.808             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[2]                                                                                                                                                                                                                                                                                                                                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[2]                                                                                                                                                                                                                                                                                                  ; 0.807             ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_k784:auto_generated|address_reg_b[3]                                                                                                                                                                                                       ; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[0]                                                                                                                        ; 0.805             ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_85j:auto_generated|counter_reg_bit[11]                                                                                                                                         ; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_k784:auto_generated|ram_block1a127~portb_address_reg0                                                                                                                                ; 0.804             ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_85j:auto_generated|counter_reg_bit[9]                                                                                                                                          ; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_k784:auto_generated|ram_block1a127~portb_address_reg0                                                                                                                                ; 0.804             ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_85j:auto_generated|counter_reg_bit[12]                                                                                                                                         ; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_k784:auto_generated|ram_block1a127~portb_address_reg0                                                                                                                                ; 0.802             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                                                                                                                                                                                                                          ; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_jtag_debug_module_wrapper:the_switchesqsys_nios2_processor_jtag_debug_module_wrapper|switchesqsys_nios2_processor_jtag_debug_module_tck:the_switchesqsys_nios2_processor_jtag_debug_module_tck|sr[37] ; 0.801             ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_jtag_debug_module_wrapper:the_switchesqsys_nios2_processor_jtag_debug_module_wrapper|switchesqsys_nios2_processor_jtag_debug_module_tck:the_switchesqsys_nios2_processor_jtag_debug_module_tck|sr[4]                                                        ; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_jtag_debug_module_wrapper:the_switchesqsys_nios2_processor_jtag_debug_module_wrapper|switchesqsys_nios2_processor_jtag_debug_module_tck:the_switchesqsys_nios2_processor_jtag_debug_module_tck|sr[3]  ; 0.794             ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_jtag_debug_module_wrapper:the_switchesqsys_nios2_processor_jtag_debug_module_wrapper|switchesqsys_nios2_processor_jtag_debug_module_tck:the_switchesqsys_nios2_processor_jtag_debug_module_tck|sr[6]                                                        ; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_jtag_debug_module_wrapper:the_switchesqsys_nios2_processor_jtag_debug_module_wrapper|switchesqsys_nios2_processor_jtag_debug_module_tck:the_switchesqsys_nios2_processor_jtag_debug_module_tck|sr[5]  ; 0.794             ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_jtag_debug_module_wrapper:the_switchesqsys_nios2_processor_jtag_debug_module_wrapper|switchesqsys_nios2_processor_jtag_debug_module_tck:the_switchesqsys_nios2_processor_jtag_debug_module_tck|sr[10]                                                       ; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_jtag_debug_module_wrapper:the_switchesqsys_nios2_processor_jtag_debug_module_wrapper|switchesqsys_nios2_processor_jtag_debug_module_tck:the_switchesqsys_nios2_processor_jtag_debug_module_tck|sr[9]  ; 0.794             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[3]                                                                                                                                                                                                                                                                                                                                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[3]                                                                                                                                                                                                                                                                                                  ; 0.793             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[1]                                                                                                                                                                                                                                                                                                                                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[1]                                                                                                                                                                                                                                                                                                  ; 0.793             ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_jtag_debug_module_wrapper:the_switchesqsys_nios2_processor_jtag_debug_module_wrapper|switchesqsys_nios2_processor_jtag_debug_module_tck:the_switchesqsys_nios2_processor_jtag_debug_module_tck|sr[22]                                                       ; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_jtag_debug_module_wrapper:the_switchesqsys_nios2_processor_jtag_debug_module_wrapper|switchesqsys_nios2_processor_jtag_debug_module_tck:the_switchesqsys_nios2_processor_jtag_debug_module_tck|sr[21] ; 0.788             ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_jtag_debug_module_wrapper:the_switchesqsys_nios2_processor_jtag_debug_module_wrapper|switchesqsys_nios2_processor_jtag_debug_module_tck:the_switchesqsys_nios2_processor_jtag_debug_module_tck|sr[20]                                                       ; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_jtag_debug_module_wrapper:the_switchesqsys_nios2_processor_jtag_debug_module_wrapper|switchesqsys_nios2_processor_jtag_debug_module_tck:the_switchesqsys_nios2_processor_jtag_debug_module_tck|sr[19] ; 0.788             ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_jtag_debug_module_wrapper:the_switchesqsys_nios2_processor_jtag_debug_module_wrapper|switchesqsys_nios2_processor_jtag_debug_module_tck:the_switchesqsys_nios2_processor_jtag_debug_module_tck|sr[24]                                                       ; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_jtag_debug_module_wrapper:the_switchesqsys_nios2_processor_jtag_debug_module_wrapper|switchesqsys_nios2_processor_jtag_debug_module_tck:the_switchesqsys_nios2_processor_jtag_debug_module_tck|sr[23] ; 0.788             ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[5]                                                                                                                                                                                                                                                                  ; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[4]                                                                                                                                                                                                            ; 0.786             ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_jtag_debug_module_wrapper:the_switchesqsys_nios2_processor_jtag_debug_module_wrapper|switchesqsys_nios2_processor_jtag_debug_module_tck:the_switchesqsys_nios2_processor_jtag_debug_module_tck|sr[5]                                                        ; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_jtag_debug_module_wrapper:the_switchesqsys_nios2_processor_jtag_debug_module_wrapper|switchesqsys_nios2_processor_jtag_debug_module_tck:the_switchesqsys_nios2_processor_jtag_debug_module_tck|sr[4]  ; 0.786             ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_85j:auto_generated|counter_reg_bit[5]                                                                                                                                          ; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_k784:auto_generated|ram_block1a61~portb_address_reg0                                                                                                                                 ; 0.784             ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_85j:auto_generated|counter_reg_bit[2]                                                                                                                                          ; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_k784:auto_generated|ram_block1a61~portb_address_reg0                                                                                                                                 ; 0.784             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[2]                                                                                                                                                                                                                                                                                                                                                      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[1]                                                                                                                                                                                                                                                                                                ; 0.784             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[2]                                                                                                                                                                                                                                                                                                                                                           ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                                                                                                                                                                             ; 0.782             ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_jtag_debug_module_wrapper:the_switchesqsys_nios2_processor_jtag_debug_module_wrapper|switchesqsys_nios2_processor_jtag_debug_module_tck:the_switchesqsys_nios2_processor_jtag_debug_module_tck|sr[18]                                                       ; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_jtag_debug_module_wrapper:the_switchesqsys_nios2_processor_jtag_debug_module_wrapper|switchesqsys_nios2_processor_jtag_debug_module_tck:the_switchesqsys_nios2_processor_jtag_debug_module_tck|sr[17] ; 0.781             ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_jtag_debug_module_wrapper:the_switchesqsys_nios2_processor_jtag_debug_module_wrapper|switchesqsys_nios2_processor_jtag_debug_module_tck:the_switchesqsys_nios2_processor_jtag_debug_module_tck|sr[29]                                                       ; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_jtag_debug_module_wrapper:the_switchesqsys_nios2_processor_jtag_debug_module_wrapper|switchesqsys_nios2_processor_jtag_debug_module_tck:the_switchesqsys_nios2_processor_jtag_debug_module_tck|sr[28] ; 0.781             ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_jtag_debug_module_wrapper:the_switchesqsys_nios2_processor_jtag_debug_module_wrapper|switchesqsys_nios2_processor_jtag_debug_module_tck:the_switchesqsys_nios2_processor_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer2|dreg[0] ; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_jtag_debug_module_wrapper:the_switchesqsys_nios2_processor_jtag_debug_module_wrapper|switchesqsys_nios2_processor_jtag_debug_module_tck:the_switchesqsys_nios2_processor_jtag_debug_module_tck|sr[0]  ; 0.780             ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_85j:auto_generated|counter_reg_bit[1]                                                                                                                                          ; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_k784:auto_generated|ram_block1a79~portb_address_reg0                                                                                                                                 ; 0.779             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[1]                                                                                                                                                                                                                                                                                                                                                        ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[0]                                                                                                                                                                                                                                                                                                  ; 0.778             ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_jtag_debug_module_wrapper:the_switchesqsys_nios2_processor_jtag_debug_module_wrapper|switchesqsys_nios2_processor_jtag_debug_module_tck:the_switchesqsys_nios2_processor_jtag_debug_module_tck|sr[23]                                                       ; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_jtag_debug_module_wrapper:the_switchesqsys_nios2_processor_jtag_debug_module_wrapper|switchesqsys_nios2_processor_jtag_debug_module_tck:the_switchesqsys_nios2_processor_jtag_debug_module_tck|sr[22] ; 0.775             ;
; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|alt_jtag_atlantic:switchesqsys_jtag_uart_alt_jtag_atlantic|count[8]                                                                                                                                                                                                                                                                                                                    ; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|alt_jtag_atlantic:switchesqsys_jtag_uart_alt_jtag_atlantic|count[9]                                                                                                                                                                                                                                                              ; 0.775             ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[0]                                                                                                                                                                                                                                                ; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[5]                                                                                                                                                                                                 ; 0.774             ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[0]                                                                                                                                                                           ; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[5]                                                                                                                                                                                                 ; 0.774             ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[0]                                                                                                                                                                                                                                                                                    ; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[5]                                                                                                                                                                                                 ; 0.774             ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[14]                                                                                                                                                                                                                                                                             ; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[13]                                                                                                                                                                                                                       ; 0.774             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[3][8]                                                                                                                                                                                                                                                                                                                                                             ; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[5]                                                                                                                                                                                                 ; 0.774             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[3][7]                                                                                                                                                                                                                                                                                                                                                             ; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[5]                                                                                                                                                                                                 ; 0.774             ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_jtag_debug_module_wrapper:the_switchesqsys_nios2_processor_jtag_debug_module_wrapper|switchesqsys_nios2_processor_jtag_debug_module_tck:the_switchesqsys_nios2_processor_jtag_debug_module_tck|sr[14]                                                       ; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_jtag_debug_module_wrapper:the_switchesqsys_nios2_processor_jtag_debug_module_wrapper|switchesqsys_nios2_processor_jtag_debug_module_tck:the_switchesqsys_nios2_processor_jtag_debug_module_tck|sr[13] ; 0.774             ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_jtag_debug_module_wrapper:the_switchesqsys_nios2_processor_jtag_debug_module_wrapper|switchesqsys_nios2_processor_jtag_debug_module_tck:the_switchesqsys_nios2_processor_jtag_debug_module_tck|sr[12]                                                       ; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_jtag_debug_module_wrapper:the_switchesqsys_nios2_processor_jtag_debug_module_wrapper|switchesqsys_nios2_processor_jtag_debug_module_tck:the_switchesqsys_nios2_processor_jtag_debug_module_tck|sr[11] ; 0.774             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[3][3]                                                                                                                                                                                                                                                                                                                                                             ; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[5]                                                                                                                                                                                                 ; 0.774             ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[3]                                                                                                                                                                                                                                                                  ; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[2]                                                                                                                                                                                                            ; 0.773             ;
; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|alt_jtag_atlantic:switchesqsys_jtag_uart_alt_jtag_atlantic|td_shift[7]                                                                                                                                                                                                                                                                                                                 ; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|alt_jtag_atlantic:switchesqsys_jtag_uart_alt_jtag_atlantic|wdata[3]                                                                                                                                                                                                                                                              ; 0.772             ;
; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|alt_jtag_atlantic:switchesqsys_jtag_uart_alt_jtag_atlantic|td_shift[5]                                                                                                                                                                                                                                                                                                                 ; switchesqsys:u0|switchesqsys_jtag_uart:jtag_uart|alt_jtag_atlantic:switchesqsys_jtag_uart_alt_jtag_atlantic|wdata[1]                                                                                                                                                                                                                                                              ; 0.772             ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[3]                                                                                                                                                                                                                                                                      ; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[2]                                                                                                                                                                                                                ; 0.771             ;
; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[2]                                                                                                                                                                                                                                                                      ; sld_signaltap:Flushing_Download_back_to_LP_SB_Active|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[1]                                                                                                                                                                                                                ; 0.771             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                                                                                                                                                        ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[2]                                                                                                                                                                                                                                                                                  ; 0.770             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[3]                                                                                                                                                                                                                                                                                                                                                      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[2]                                                                                                                                                                                                                                                                                                ; 0.768             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[1]                                                                                                                                                                                                                                                                                                                                                      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[0]                                                                                                                                                                                                                                                                                                ; 0.768             ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_jtag_debug_module_wrapper:the_switchesqsys_nios2_processor_jtag_debug_module_wrapper|switchesqsys_nios2_processor_jtag_debug_module_tck:the_switchesqsys_nios2_processor_jtag_debug_module_tck|sr[19]                                                       ; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_jtag_debug_module_wrapper:the_switchesqsys_nios2_processor_jtag_debug_module_wrapper|switchesqsys_nios2_processor_jtag_debug_module_tck:the_switchesqsys_nios2_processor_jtag_debug_module_tck|sr[18] ; 0.768             ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_jtag_debug_module_wrapper:the_switchesqsys_nios2_processor_jtag_debug_module_wrapper|switchesqsys_nios2_processor_jtag_debug_module_tck:the_switchesqsys_nios2_processor_jtag_debug_module_tck|sr[21]                                                       ; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_jtag_debug_module_wrapper:the_switchesqsys_nios2_processor_jtag_debug_module_wrapper|switchesqsys_nios2_processor_jtag_debug_module_tck:the_switchesqsys_nios2_processor_jtag_debug_module_tck|sr[20] ; 0.768             ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_jtag_debug_module_wrapper:the_switchesqsys_nios2_processor_jtag_debug_module_wrapper|switchesqsys_nios2_processor_jtag_debug_module_tck:the_switchesqsys_nios2_processor_jtag_debug_module_tck|sr[25]                                                       ; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_jtag_debug_module_wrapper:the_switchesqsys_nios2_processor_jtag_debug_module_wrapper|switchesqsys_nios2_processor_jtag_debug_module_tck:the_switchesqsys_nios2_processor_jtag_debug_module_tck|sr[24] ; 0.768             ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_jtag_debug_module_wrapper:the_switchesqsys_nios2_processor_jtag_debug_module_wrapper|switchesqsys_nios2_processor_jtag_debug_module_tck:the_switchesqsys_nios2_processor_jtag_debug_module_tck|sr[30]                                                       ; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_jtag_debug_module_wrapper:the_switchesqsys_nios2_processor_jtag_debug_module_wrapper|switchesqsys_nios2_processor_jtag_debug_module_tck:the_switchesqsys_nios2_processor_jtag_debug_module_tck|sr[29] ; 0.768             ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_jtag_debug_module_wrapper:the_switchesqsys_nios2_processor_jtag_debug_module_wrapper|switchesqsys_nios2_processor_jtag_debug_module_tck:the_switchesqsys_nios2_processor_jtag_debug_module_tck|sr[17]                                                       ; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_jtag_debug_module_wrapper:the_switchesqsys_nios2_processor_jtag_debug_module_wrapper|switchesqsys_nios2_processor_jtag_debug_module_tck:the_switchesqsys_nios2_processor_jtag_debug_module_tck|sr[16] ; 0.768             ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_jtag_debug_module_wrapper:the_switchesqsys_nios2_processor_jtag_debug_module_wrapper|switchesqsys_nios2_processor_jtag_debug_module_tck:the_switchesqsys_nios2_processor_jtag_debug_module_tck|sr[13]                                                       ; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_jtag_debug_module_wrapper:the_switchesqsys_nios2_processor_jtag_debug_module_wrapper|switchesqsys_nios2_processor_jtag_debug_module_tck:the_switchesqsys_nios2_processor_jtag_debug_module_tck|sr[12] ; 0.765             ;
; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_jtag_debug_module_wrapper:the_switchesqsys_nios2_processor_jtag_debug_module_wrapper|switchesqsys_nios2_processor_jtag_debug_module_tck:the_switchesqsys_nios2_processor_jtag_debug_module_tck|sr[11]                                                       ; switchesqsys:u0|switchesqsys_nios2_processor:nios2_processor|switchesqsys_nios2_processor_nios2_oci:the_switchesqsys_nios2_processor_nios2_oci|switchesqsys_nios2_processor_jtag_debug_module_wrapper:the_switchesqsys_nios2_processor_jtag_debug_module_wrapper|switchesqsys_nios2_processor_jtag_debug_module_tck:the_switchesqsys_nios2_processor_jtag_debug_module_tck|sr[10] ; 0.765             ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (119006): Selected device 5CSEMA5F31C6 for design "DE1_SoC"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (184020): Starting Fitter periphery placement operations
Info (11191): Automatically promoted 1 clock (1 global)
    Info (11162): CLOCK_50~inputCLKENA0 with 5 fanout uses global clock CLKCTRL_G6
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (176233): Starting register packing
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity sld_jtag_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 30MHz   
        Info (332166): if { [string equal quartus_fit $::TimeQuestInfo(nameofexecutable)] } { set_max_delay -to [get_ports { altera_reserved_tdo } ] 0 }
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'DE1_SoC.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332104): Reading SDC File: 'c:/users/klholden/documents/nightmares/lab 3copy/db/ip/switchesqsys/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'c:/users/klholden/documents/nightmares/lab 3copy/db/ip/switchesqsys/submodules/switchesqsys_nios2_processor.sdc'
Critical Warning (332012): Synopsys Design Constraints File file not found: 'c:/users/codyohl/documents/nightmares/lab 3copy/db/ip/switchesqsys/submodules/altera_reset_controller.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'c:/users/codyohl/documents/nightmares/lab 3copy/db/ip/switchesqsys/submodules/switchesqsys_nios2_processor.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 2 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   33.333 altera_reserved_tck
    Info (332111):   20.000     CLOCK_50
Info (176235): Finished register packing
    Extra Info (176218): Packed 8 registers into blocks of type EC
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:09
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:02
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:05
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 2% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 18% of the available device resources in the region that extends from location X0_Y0 to location X10_Y10
Info (170194): Fitter routing operations ending: elapsed time is 00:00:23
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 4.16 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:19
Info (144001): Generated suppressed messages file C:/Users/klholden/Documents/nightmares/Lab 3copy/output_files/DE1_SoC.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 2229 megabytes
    Info: Processing ended: Tue May 19 18:35:57 2015
    Info: Elapsed time: 00:01:21
    Info: Total CPU time (on all processors): 00:02:17


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/klholden/Documents/nightmares/Lab 3copy/output_files/DE1_SoC.fit.smsg.


