Address;RegName;Clk;Rst;Port ; Public ; Signal;BitPos;Default;SW(R/W);HW(W);MCU(W);MISC;Description;INPUT;OUTPUT;INTERRUPT
0x000;PRO_BOOT_REMAP_CTRL_REG;CLK;nReset;;;;[31:1];31'b0;RO;;;;;;;
;;;;;;pro_boot_remap;[0];1'b0;R/W;;;;;;;
0x004;APP_BOOT_REMAP_CTRL_REG;CLK;nReset;;;;[31:1];31'b0;RO;;;;;;;
;;;;;;app_boot_remap;[0];1'b0;R/W;;;;;;;
0x008;DPORT_ACCESS_CHECK;CLK;nReset;;;;[31:9];23'b0;RO;;;;;;;
;;;;;;dport_access_check_app;[8];1'b0;RO;;;;;;;
;;;;;;;[7:1];7'b0;RO;;;;;;;
;;;;;;dport_access_check_pro;[0];1'b0;RO;;;;;;;
0x00C;PRO_DPORT_APB_MASK0;CLK;nReset;;;reg_prodport_apb_mask0;[31:0];32'h0;R/W;;;;;;;
0x010;PRO_DPORT_APB_MASK1;CLK;nReset;;;reg_prodport_apb_mask1;[31:0];32'h0;R/W;;;;;;;
0x014;APP_DPORT_APB_MASK0;CLK;nReset;;;reg_appdport_apb_mask0;[31:0];32'h0;R/W;;;;;;;
0x018;APP_DPORT_APB_MASK1;CLK;nReset;;;reg_appdport_apb_mask1;[31:0];32'h0;R/W;;;;;;;
0x01C;PERI_CLK_EN;CLK;nReset;;;peri_clk_en;[31:0];32'h0;R/W;;;;;;;
0x020;PERI_RST_EN;CLK;nReset;;;peri_rst_en;[31:0];32'h0;R/W;;;;;;;
0x024;WIFI_BB_CFG;CLK;nReset;;;reg_wifi_bb_cfg;[31:0];32'h0;R/W;;;;;;;
0x028;WIFI_BB_CFG_2;CLK;nReset;;;reg_wifi_bb_cfg_2;[31:0];32'h0;R/W;;;;;;;
0x02C;APPCPU_CTRL_REG_A;CLK;nReset;;;;[31:1];31'b0;RO;;;;;;;
;;;;;;reg_appcpu_resetting;[0];1'b1;R/W;;;;;;;
0x030;APPCPU_CTRL_REG_B;CLK;nReset;;;;[31:1];31'b0;RO;;;;;;;
;;;;;;reg_appcpu_clkgate_en;[0];1'b0;R/W;;;;;;;
0x034;APPCPU_CTRL_REG_C;CLK;nReset;;;;[31:1];31'b0;RO;;;;;;;
;;;;;;reg_appcpu_runstall;[0];1'b0;R/W;;;;;;;
0x038;APPCPU_CTRL_REG_D;CLK;nReset;;;reg_appcpu_boot_addr;[31:0];32'h0;R/W;;;;;;;
0x03C;CPU_PER_CONF_REG;CLK;nReset;;;;[31:4];28'h0;RO;;;;;;;
;;;;;;reg_fast_clk_rtc_sel;[3];1'b0;R/W;;;;;;;
;;;;;;reg_lowspeed_clk_sel;[2];1'b0;R/W;;;;;;;
;;;;;;reg_cpuperiod_sel;[1:0];2'b0;R/W;;;;;;;
0x040;PRO_CACHE_CTRL_REG;CLK;nReset;;;;[31:17];15'h0;RO;;;;;;;
;;;;;;pro_dram_hl;[16];1'b0;R/W;;;;;;;
;;;;;;slave_req;[15];1'b0;RO;;;;;;;
;;;;;;ahb_spi_req;[14];1'b0;RO;;;;;;;
;;;;;;pro_slave_req;[13];1'b0;RO;;;;;;;
;;;;;;pro_ahb_spi_req;[12];1'b0;RO;;;;;;;
;;;;;;pro_dram_split;[11];1'b0;R/W;;;;;;;
;;;;;;pro_single_iram_ena;[10];1'b0;R/W;;;;;;;
;;;;;;pro_cache_lock_3_en;[9];1'b0;R/W;;;;;;;
;;;;;;pro_cache_lock_2_en;[8];1'b0;R/W;;;;;;;
;;;;;;pro_cache_lock_1_en;[7];1'b0;R/W;;;;;;;
;;;;;;pro_cache_lock_0_en;[6];1'b0;R/W;;;;;;;
;;;;;;pro_cache_flush_done;[5];1'b0;RO;;;;;;;
;;;;;;pro_cache_flush_ena;[4];1'b1;R/W;;;;;;;
;;;;;;pro_cache_enable;[3];1'b0;R/W;;;;;;;
;;;;;;pro_cache_mode;[2];1'b0;R/W;;;;;;;
;;;;;;;[1:0];2'b0;RO;;;;;;;
0x044;PRO_CACHE_CTRL1_REG;CLK;nReset;;;;[31:14];18'h0;RO;;;;;;;
;;;;;;pro_cache_mmu_ia_clr;[13];1'b0;R/W;;;;;;;
;;;;;;pro_cmmu_pd;[12];1'b0;R/W;;;;;;;
;;;;;;pro_cmmu_force_on;[11];1'b1;R/W;;;;;;;
;;;;;;pro_cmmu_flash_page_mode;[10:9];2'b0;R/W;;;;;;;
;;;;;;pro_cmmu_sram_page_mode;[8:6];3'd3;R/W;;;;;;;
;;;;;;pro_cache_mask_opsdram;[5];1'b1;R/W;;;;;;;
;;;;;;pro_cache_mask_drom0;[4];1'b1;R/W;;;;;;;
;;;;;;pro_cache_mask_dram1;[3];1'b1;R/W;;;;;;;
;;;;;;pro_cache_mask_irom0;[2];1'b1;R/W;;;;;;;
;;;;;;pro_cache_mask_iram1;[1];1'b1;R/W;;;;;;;
;;;;;;pro_cache_mask_iram0;[0];1'b1;R/W;;;;;;;
0x048;PRO_CACHE_LOCK_0_ADDR_REG;CLK;nReset;;;;[31:22];10'h0;RO;;;;;;;
;;;;;;pro_cache_lock_0_addr_max;[21:18];4'h0;R/W;;;;;;;
;;;;;;pro_cache_lock_0_addr_min;[17:14];4'h0;R/W;;;;;;;
;;;;;;pro_cache_lock_0_addr_pre;[13:0];14'h0;R/W;;;;;;;
0x04C;PRO_CACHE_LOCK_1_ADDR_REG;CLK;nReset;;;;[31:22];10'h0;RO;;;;;;;
;;;;;;pro_cache_lock_1_addr_max;[21:18];4'h0;R/W;;;;;;;
;;;;;;pro_cache_lock_1_addr_min;[17:14];4'h0;R/W;;;;;;;
;;;;;;pro_cache_lock_1_addr_pre;[13:0];14'h0;R/W;;;;;;;
0x050;PRO_CACHE_LOCK_2_ADDR_REG;CLK;nReset;;;;[31:22];10'h0;RO;;;;;;;
;;;;;;pro_cache_lock_2_addr_max;[21:18];4'h0;R/W;;;;;;;
;;;;;;pro_cache_lock_2_addr_min;[17:14];4'h0;R/W;;;;;;;
;;;;;;pro_cache_lock_2_addr_pre;[13:0];14'h0;R/W;;;;;;;
0x054;PRO_CACHE_LOCK_3_ADDR_REG;CLK;nReset;;;;[31:22];10'h0;RO;;;;;;;
;;;;;;pro_cache_lock_3_addr_max;[21:18];4'h0;R/W;;;;;;;
;;;;;;pro_cache_lock_3_addr_min;[17:14];4'h0;R/W;;;;;;;
;;;;;;pro_cache_lock_3_addr_pre;[13:0];14'h0;R/W;;;;;;;
0x058;APP_CACHE_CTRL_REG;CLK;nReset;;;;[31:15];18'h0;RO;;;;;;;
;;;;;;app_dram_hl;[14];1'b0;R/W;;;;;;;
;;;;;;app_slave_req;[13];1'b0;RO;;;;;;;
;;;;;;app_ahb_spi_req;[12];1'b0;RO;;;;;;;
;;;;;;app_dram_split;[11];1'b0;R/W;;;;;;;
;;;;;;app_single_iram_ena;[10];1'b0;R/W;;;;;;;
;;;;;;app_cache_lock_3_en;[9];1'b0;R/W;;;;;;;
;;;;;;app_cache_lock_2_en;[8];1'b0;R/W;;;;;;;
;;;;;;app_cache_lock_1_en;[7];1'b0;R/W;;;;;;;
;;;;;;app_cache_lock_0_en;[6];1'b0;R/W;;;;;;;
;;;;;;app_cache_flush_done;[5];1'b0;RO;;;;;;;
;;;;;;app_cache_flush_ena;[4];1'b1;R/W;;;;;;;
;;;;;;app_cache_enable;[3];1'b0;R/W;;;;;;;
;;;;;;app_cache_mode;[2];1'b0;R/W;;;;;;;
;;;;;;;[1:0];2'b0;RO;;;;;;;
0x05C;APP_CACHE_CTRL1_REG;CLK;nReset;;;;[31:14];18'h0;RO;;;;;;;
;;;;;;app_cache_mmu_ia_clr;[13];1'b0;R/W;;;;;;;
;;;;;;app_cmmu_pd;[12];1'b0;R/W;;;;;;;
;;;;;;app_cmmu_force_on;[11];1'b1;R/W;;;;;;;
;;;;;;app_cmmu_flash_page_mode;[10:9];2'b0;R/W;;;;;;;
;;;;;;app_cmmu_sram_page_mode;[8:6];3'd3;R/W;;;;;;;
;;;;;;app_cache_mask_opsdram;[5];1'b1;R/W;;;;;;;
;;;;;;app_cache_mask_drom0;[4];1'b1;R/W;;;;;;;
;;;;;;app_cache_mask_dram1;[3];1'b1;R/W;;;;;;;
;;;;;;app_cache_mask_irom0;[2];1'b1;R/W;;;;;;;
;;;;;;app_cache_mask_iram1;[1];1'b1;R/W;;;;;;;
;;;;;;app_cache_mask_iram0;[0];1'b1;R/W;;;;;;;
0x060;APP_CACHE_LOCK_0_ADDR_REG;CLK;nReset;;;;[31:22];10'h0;RO;;;;;;;
;;;;;;app_cache_lock_0_addr_max;[21:18];4'h0;R/W;;;;;;;
;;;;;;app_cache_lock_0_addr_min;[17:14];4'h0;R/W;;;;;;;
;;;;;;app_cache_lock_0_addr_pre;[13:0];14'h0;R/W;;;;;;;
0x064;APP_CACHE_LOCK_1_ADDR_REG;CLK;nReset;;;;[31:22];10'h0;RO;;;;;;;
;;;;;;app_cache_lock_1_addr_max;[21:18];4'h0;R/W;;;;;;;
;;;;;;app_cache_lock_1_addr_min;[17:14];4'h0;R/W;;;;;;;
;;;;;;app_cache_lock_1_addr_pre;[13:0];14'h0;R/W;;;;;;;
0x068;APP_CACHE_LOCK_2_ADDR_REG;CLK;nReset;;;;[31:22];10'h0;RO;;;;;;;
;;;;;;app_cache_lock_2_addr_max;[21:18];4'h0;R/W;;;;;;;
;;;;;;app_cache_lock_2_addr_min;[17:14];4'h0;R/W;;;;;;;
;;;;;;app_cache_lock_2_addr_pre;[13:0];14'h0;R/W;;;;;;;
0x06C;APP_CACHE_LOCK_3_ADDR_REG;CLK;nReset;;;;[31:22];10'h0;RO;;;;;;;
;;;;;;app_cache_lock_3_addr_max;[21:18];4'h0;R/W;;;;;;;
;;;;;;app_cache_lock_3_addr_min;[17:14];4'h0;R/W;;;;;;;
;;;;;;app_cache_lock_3_addr_pre;[13:0];14'h0;R/W;;;;;;;
0x070;TRACEMEM_MUX_MODE;CLK;nReset;;;;[31:2];30'b0;RO;;;;;;;
;;;;;;tracemem_mux_mode;[1:0];2'b0;R/W;;;;;;;
0x074;PRO_TRACEMEM_ENA;CLK;nReset;;;;[31:1];31'b0;RO;;;;;;;
;;;;;;pro_tracemem_ena;[0];1'b0;R/W;;;;;;;
0x078;APP_TRACEMEM_ENA;CLK;nReset;;;;[31:1];31'h0;RO;;;;;;;
;;;;;;app_tracemem_ena;[0];1'b0;R/W;;;;;;;
0x07C;CACHE_MUX_MODE;CLK;nReset;;;;[31:2];30'h0;RO;;;;;;;
;;;;;;cache_mux_mode;[1:0];2'b0;R/W;;;;;;;
0x080;IMMU_PAGE_MODE;CLK;nReset;;;;[31:3];29'b0;RO;;;;;;;
;;;;;;immu_page_mode;[2:1];2'b0;R/W;;;;;;;
;;;;;;internal_sram_immu_ena;[0];1'b0;R/W;;;;;;;
0x084;DMMU_PAGE_MODE;CLK;nReset;;;;[31:3];29'b0;RO;;;;;;;
;;;;;;dmmu_page_mode;[2:1];2'b0;R/W;;;;;;;
;;;;;;internal_sram_dmmu_ena;[0];1'b0;R/W;;;;;;;
0x088;ROM_MPU_ENA;CLK;nReset;;;;[31:3];29'b0;RO;;;;;;;
;;;;;;app_rom_mpu_ena;[2];1'b0;R/W;;;;;;;
;;;;;;pro_rom_mpu_ena;[1];1'b0;R/W;;;;;;;
;;;;;;share_rom_mpu_ena;[0];1'b0;R/W;;;;;;;
0x08C;MEM_PD_MASK_REG;CLK;nReset;;;;[31:1];31'h0;RO;;;;;;;
;;;;;;lslp_mem_pd_mask;[0];1'b1;R/W;;;;;;;
0x090;ROM_PD_CTRL_REG;CLK;nReset;;;;[31:8];24'h0;RO;;;;;;;
;;;;;;share_rom_pd;[7:2];6'h0;R/W;;;;;;;
;;;;;;app_rom_pd;[1];1'h0;R/W;;;;;;;
;;;;;;pro_rom_pd;[0];1'h0;R/W;;;;;;;
0x094;ROM_FO_CTRL_REG;CLK;nReset;;;;[31:8];24'h0;RO;;;;;;;
;;;;;;share_rom_fo;[7:2];6'h0;R/W;;;;;;;
;;;;;;app_rom_fo;[1];1'h1;R/W;;;;;;;
;;;;;;pro_rom_fo;[0];1'h1;R/W;;;;;;;
0x098;SRAM_PD_CTRL_REG_0;CLK;nReset;;;sram_pd_0;[31:0];32'h0;R/W;;;;;;;
0x09C;SRAM_PD_CTRL_REG_1;CLK;nReset;;;;[31:1];31'h0;RO;;;;;;;
;;;;;;sram_pd_1;[0];1'h0;R/W;;;;;;;
0x0A0;SRAM_FO_CTRL_REG_0;CLK;nReset;;;sram_fo_0;[31:0];32'hffffffff;R/W;;;;;;;
0x0A4;SRAM_FO_CTRL_REG_1;CLK;nReset;;;;[31:1];31'h0;RO;;;;;;;
;;;;;;sram_fo_1;[0];1'h1;R/W;;;;;;;
0x0A8;IRAM_DRAM_AHB_SEL;CLK;nReset;;;;[31:7];25'h0;RO;;;;;;;
;;;;;;mac_dump_mode;[6:5];2'h0;R/W;;;;;;;
;;;;;;mask_ahb;[4];1'b0;R/W;;;;;;;
;;;;;;mask_app_dram;[3];1'b0;R/W;;;;;;;
;;;;;;mask_pro_dram;[2];1'b0;R/W;;;;;;;
;;;;;;mask_app_iram;[1];1'b0;R/W;;;;;;;
;;;;;;mask_pro_iram;[0];1'b0;R/W;;;;;;;
0x0AC;TAG_FO_CTRL_REG;CLK;nReset;;;;[31:10];22'h0;RO;;;;;;;
;;;;;;app_cache_tag_pd;[9];1'b0;R/W;;;;;;;
;;;;;;app_cache_tag_force_on;[8];1'b1;R/W;;;;;;;
;;;;;;;[7:2];6'h0;RO;;;;;;;
;;;;;;pro_cache_tag_pd;[1];1'b0;R/W;;;;;;;
;;;;;;pro_cache_tag_force_on;[0];1'b1;R/W;;;;;;;
0x0B0;AHB_LITE_MASK_REG;CLK;nReset;;;;[31:14];18'h0;RO;;;;;;;
;;;;;;ahb_lite_sdhost_pid_reg;[13:11];3'b0;R/W;;;;;;;
;;;;;;ahb_lite_mask_appdport;[10];1'b0;R/W;;;;;;;
;;;;;;ahb_lite_mask_prodport;[9];1'b0;R/W;;;;;;;
;;;;;;ahb_lite_mask_sdio;[8];1'b0;R/W;;;;;;;
;;;;;;;[7:5];3'h0;RO;;;;;;;
;;;;;;ahb_lite_mask_app;[4];1'b0;R/W;;;;;;;
;;;;;;;[3:1];3'h0;RO;;;;;;;
;;;;;;ahb_lite_mask_pro;[0];1'b0;R/W;;;;;;;
0x0B4;AHB_MPU_TABLE_0;CLK;nReset;;;ahb_access_grant_0;[31:0];32'hffffffff;R/W;;;;;;;
0x0B8;AHB_MPU_TABLE_1;CLK;nReset;;;;[31:9];23'h0;RO;;;;;;;
;;;;;;ahb_access_grant_1;[8:0];9'h1ff;R/W;;;;;;;
0x0BC;HOST_INF_SEL;CLK;nReset;;;;[31:16];16'h0;RO;;;;;;;
;;;;;;link_device_sel;[15:8];8'h0;R/W;;;;;;;
;;;;;;peri_io_swap;[7:0];8'h0;R/W;;;;;;;
0x0C0;PERIP_CLK_EN;CLK;nReset;;;reg_perip_clk_en;[31:0];32'hf9c1e06f;R/W;;;;;;;
0x0C4;PERIP_RST_EN;CLK;nReset;;;reg_perip_rst;[31:0];32'h0;R/W;;;;;;;
0x0C8;SLAVE_SPI_CONFIG_REG;CLK;nReset;;;;[31:13];19'h0;RO;;;;;;;
;;;;;;reg_spi_decrypt_enable;[12];1'b0;R/W;;;;;;;
;;;;;;;[11:9];3'h0;RO;;;;;;;
;;;;;;reg_spi_encrypt_enable;[8];1'b0;R/W;;;;;;;
;;;;;;;[7:5];3'h0;RO;;;;;;;
;;;;;;slave_spi_mask_app;[4];1'b0;R/W;;;;;;;
;;;;;;;[3:1];3'h0;RO;;;;;;;
;;;;;;slave_spi_mask_pro;[0];1'b0;R/W;;;;;;;
0x0CC;WIFI_CLK_EN;CLK;nReset;;;reg_wifi_clk_en;[31:0];32'hfffce030;R/W;;;;;;;
0x0D0;WIFI_RST_EN;CLK;nReset;;;reg_wifi_rst;[31:0];32'h0;R/W;;;;;;;
0x0D4;BT_LPCK_DIV_INT;CLK;nReset;;;;[31:14];19'h0;RO;;;;;;;
;;;;;;;[13];;;;;;;;;
;;;;;;reg_btextwakeup_req;[12];1'b0;R/W;;;;;;;
;;;;;;reg_bt_lpck_div_num;[11:0];12'd255;R/W;;;;;;;
0x0D8;BT_LPCK_DIV_FRAC;CLK;nReset;;;;[31:28];4'h0;RO;;;;;;;
;;;;;;reg_lpclk_sel_xtal32k;[27];1'b0;R/W;;;;;;;
;;;;;;reg_lpclk_sel_xtal;[26];1'b0;R/W;;;;;;;
;;;;;;reg_lpclk_sel_8m;[25];1'b1;R/W;;;;;;;
;;;;;;reg_lpclk_sel_rtc_slow;[24];1'b0;R/W;;;;;;;
;;;;;;reg_bt_lpck_div_a;[23:12];12'd1;R/W;;;;;;;
;;;;;;reg_bt_lpck_div_b;[11:0];12'd1;R/W;;;;;;;
0x0DC;CPU_INTR_FROM_CPU_0_REG;CLK;nReset;;;;[31:1];31'b0;RO;;;;;;;
;;;;;;cpu_intr_from_cpu_0;[0];1'b0;R/W;;;;;;;
0x0E0;CPU_INTR_FROM_CPU_1_REG;CLK;nReset;;;;[31:1];31'b0;RO;;;;;;;
;;;;;;cpu_intr_from_cpu_1;[0];1'b0;R/W;;;;;;;
0x0E4;CPU_INTR_FROM_CPU_2_REG;CLK;nReset;;;;[31:1];31'b0;RO;;;;;;;
;;;;;;cpu_intr_from_cpu_2;[0];1'b0;R/W;;;;;;;
0x0E8;CPU_INTR_FROM_CPU_3_REG;CLK;nReset;;;;[31:1];31'b0;RO;;;;;;;
;;;;;;cpu_intr_from_cpu_3;[0];1'b0;R/W;;;;;;;
0x0EC;PRO_INTR_STATUS_REG_0;CLK;nReset;;;pro_intr_status_0;[31:0];32'h0;RO;;;;;;;
0x0F0;PRO_INTR_STATUS_REG_1;CLK;nReset;;;pro_intr_status_1;[31:0];32'h0;RO;;;;;;;
0x0F4;PRO_INTR_STATUS_REG_2;CLK;nReset;;;pro_intr_status_2;[31:0];32'h0;RO;;;;;;;
0x0F8;APP_INTR_STATUS_REG_0;CLK;nReset;;;app_intr_status_0;[31:0];32'h0;RO;;;;;;;
0x0FC;APP_INTR_STATUS_REG_1;CLK;nReset;;;app_intr_status_1;[31:0];32'h0;RO;;;;;;;
0x100;APP_INTR_STATUS_REG_2;CLK;nReset;;;app_intr_status_2;[31:0];32'h0;RO;;;;;;;
0x104;PRO_MAC_INTR_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;pro_mac_intr_map;[4:0];5'd16;R/W;;;;;;;PRO
0x108;PRO_MAC_NMI_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;pro_mac_nmi_map;[4:0];5'd16;R/W;;;;;;;PRO
0x10C;PRO_BB_INT_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;pro_bb_int_map;[4:0];5'd16;R/W;;;;;;;PRO
0x110;PRO_BT_MAC_INT_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;pro_bt_mac_int_map;[4:0];5'd16;R/W;;;;;;;PRO
0x114;PRO_BT_BB_INT_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;pro_bt_bb_int_map;[4:0];5'd16;R/W;;;;;;;PRO
0x118;PRO_BT_BB_NMI_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;pro_bt_bb_nmi_map;[4:0];5'd16;R/W;;;;;;;PRO
0x11C;PRO_RWBT_IRQ_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;pro_rwbt_irq_map;[4:0];5'd16;R/W;;;;;;;PRO
0x120;PRO_RWBLE_IRQ_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;pro_rwble_irq_map;[4:0];5'd16;R/W;;;;;;;PRO
0x124;PRO_RWBT_NMI_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;pro_rwbt_nmi_map;[4:0];5'd16;R/W;;;;;;;PRO
0x128;PRO_RWBLE_NMI_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;pro_rwble_nmi_map;[4:0];5'd16;R/W;;;;;;;PRO
0x12C;PRO_SLC0_INTR_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;pro_slc0_intr_map;[4:0];5'd16;R/W;;;;;;;PRO
0x130;PRO_SLC1_INTR_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;pro_slc1_intr_map;[4:0];5'd16;R/W;;;;;;;PRO
0x134;PRO_UHCI0_INTR_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;pro_uhci0_intr_map;[4:0];5'd16;R/W;;;;;;;PRO
0x138;PRO_UHCI1_INTR_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;pro_uhci1_intr_map;[4:0];5'd16;R/W;;;;;;;PRO
0x13C;PRO_TG_T0_LEVEL_INT_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;pro_tg_t0_level_int_map;[4:0];5'd16;R/W;;;;;;;PRO
0x140;PRO_TG_T1_LEVEL_INT_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;pro_tg_t1_level_int_map;[4:0];5'd16;R/W;;;;;;;PRO
0x144;PRO_TG_WDT_LEVEL_INT_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;pro_tg_wdt_level_int_map;[4:0];5'd16;R/W;;;;;;;PRO
0x148;PRO_TG_LACT_LEVEL_INT_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;pro_tg_lact_level_int_map;[4:0];5'd16;R/W;;;;;;;PRO
0x14C;PRO_TG1_T0_LEVEL_INT_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;pro_tg1_t0_level_int_map;[4:0];5'd16;R/W;;;;;;;PRO
0x150;PRO_TG1_T1_LEVEL_INT_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;pro_tg1_t1_level_int_map;[4:0];5'd16;R/W;;;;;;;PRO
0x154;PRO_TG1_WDT_LEVEL_INT_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;pro_tg1_wdt_level_int_map;[4:0];5'd16;R/W;;;;;;;PRO
0x158;PRO_TG1_LACT_LEVEL_INT_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;pro_tg1_lact_level_int_map;[4:0];5'd16;R/W;;;;;;;PRO
0x15C;PRO_GPIO_INTERRUPT_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;pro_gpio_interrupt_pro_map;[4:0];5'd16;R/W;;;;;;;PRO
0x160;PRO_GPIO_INTERRUPT_NMI_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;pro_gpio_interrupt_pro_nmi_map;[4:0];5'd16;R/W;;;;;;;PRO
0x164;PRO_CPU_INTR_FROM_CPU_0_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;pro_cpu_intr_from_cpu_0_map;[4:0];5'd16;R/W;;;;;;;PRO
0x168;PRO_CPU_INTR_FROM_CPU_1_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;pro_cpu_intr_from_cpu_1_map;[4:0];5'd16;R/W;;;;;;;PRO
0x16C;PRO_CPU_INTR_FROM_CPU_2_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;pro_cpu_intr_from_cpu_2_map;[4:0];5'd16;R/W;;;;;;;PRO
0x170;PRO_CPU_INTR_FROM_CPU_3_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;pro_cpu_intr_from_cpu_3_map;[4:0];5'd16;R/W;;;;;;;PRO
0x174;PRO_SPI_INTR_0_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;pro_spi_intr_0_map;[4:0];5'd16;R/W;;;;;;;PRO
0x178;PRO_SPI_INTR_1_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;pro_spi_intr_1_map;[4:0];5'd16;R/W;;;;;;;PRO
0x17C;PRO_SPI_INTR_2_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;pro_spi_intr_2_map;[4:0];5'd16;R/W;;;;;;;PRO
0x180;PRO_SPI_INTR_3_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;pro_spi_intr_3_map;[4:0];5'd16;R/W;;;;;;;PRO
0x184;PRO_I2S0_INT_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;pro_i2s0_int_map;[4:0];5'd16;R/W;;;;;;;PRO
0x188;PRO_I2S1_INT_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;pro_i2s1_int_map;[4:0];5'd16;R/W;;;;;;;PRO
0x18C;PRO_UART_INTR_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;pro_uart_intr_map;[4:0];5'd16;R/W;;;;;;;PRO
0x190;PRO_UART1_INTR_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;pro_uart1_intr_map;[4:0];5'd16;R/W;;;;;;;PRO
0x194;PRO_UART2_INTR_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;pro_uart2_intr_map;[4:0];5'd16;R/W;;;;;;;PRO
0x198;PRO_SDIO_HOST_INTERRUPT_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;pro_sdio_host_interrupt_map;[4:0];5'd16;R/W;;;;;;;PRO
0x19C;PRO_EMAC_INT_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;pro_emac_int_map;[4:0];5'd16;R/W;;;;;;;PRO
0x1A0;PRO_PWM0_INTR_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;pro_pwm0_intr_map;[4:0];5'd16;R/W;;;;;;;PRO
0x1A4;PRO_PWM1_INTR_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;pro_pwm1_intr_map;[4:0];5'd16;R/W;;;;;;;PRO
0x1A8;PRO_PWM2_INTR_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;pro_pwm2_intr_map;[4:0];5'd16;R/W;;;;;;;PRO
0x1AC;PRO_PWM3_INTR_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;pro_pwm3_intr_map;[4:0];5'd16;R/W;;;;;;;PRO
0x1B0;PRO_LEDC_INT_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;pro_ledc_int_map;[4:0];5'd16;R/W;;;;;;;PRO
0x1B4;PRO_EFUSE_INT_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;pro_efuse_int_map;[4:0];5'd16;R/W;;;;;;;PRO
0x1B8;PRO_CAN_INT_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;pro_can_int_map;[4:0];5'd16;R/W;;;;;;;PRO
0x1BC;PRO_RTC_CORE_INTR_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;pro_rtc_core_intr_map;[4:0];5'd16;R/W;;;;;;;PRO
0x1C0;PRO_RMT_INTR_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;pro_rmt_intr_map;[4:0];5'd16;R/W;;;;;;;PRO
0x1C4;PRO_PCNT_INTR_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;pro_pcnt_intr_map;[4:0];5'd16;R/W;;;;;;;PRO
0x1C8;PRO_I2C_EXT0_INTR_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;pro_i2c_ext0_intr_map;[4:0];5'd16;R/W;;;;;;;PRO
0x1CC;PRO_I2C_EXT1_INTR_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;pro_i2c_ext1_intr_map;[4:0];5'd16;R/W;;;;;;;PRO
0x1D0;PRO_RSA_INTR_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;pro_rsa_intr_map;[4:0];5'd16;R/W;;;;;;;PRO
0x1D4;PRO_SPI1_DMA_INT_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;pro_spi1_dma_int_map;[4:0];5'd16;R/W;;;;;;;PRO
0x1D8;PRO_SPI2_DMA_INT_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;pro_spi2_dma_int_map;[4:0];5'd16;R/W;;;;;;;PRO
0x1DC;PRO_SPI3_DMA_INT_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;pro_spi3_dma_int_map;[4:0];5'd16;R/W;;;;;;;PRO
0x1E0;PRO_WDG_INT_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;pro_wdg_int_map;[4:0];5'd16;R/W;;;;;;;PRO
0x1E4;PRO_TIMER_INT1_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;pro_timer_int1_map;[4:0];5'd16;R/W;;;;;;;PRO
0x1E8;PRO_TIMER_INT2_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;pro_timer_int2_map;[4:0];5'd16;R/W;;;;;;;PRO
0x1EC;PRO_TG_T0_EDGE_INT_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;pro_tg_t0_edge_int_map;[4:0];5'd16;R/W;;;;;;;PRO
0x1F0;PRO_TG_T1_EDGE_INT_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;pro_tg_t1_edge_int_map;[4:0];5'd16;R/W;;;;;;;PRO
0x1F4;PRO_TG_WDT_EDGE_INT_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;pro_tg_wdt_edge_int_map;[4:0];5'd16;R/W;;;;;;;PRO
0x1F8;PRO_TG_LACT_EDGE_INT_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;pro_tg_lact_edge_int_map;[4:0];5'd16;R/W;;;;;;;PRO
0x1FC;PRO_TG1_T0_EDGE_INT_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;pro_tg1_t0_edge_int_map;[4:0];5'd16;R/W;;;;;;;PRO
0x200;PRO_TG1_T1_EDGE_INT_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;pro_tg1_t1_edge_int_map;[4:0];5'd16;R/W;;;;;;;PRO
0x204;PRO_TG1_WDT_EDGE_INT_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;pro_tg1_wdt_edge_int_map;[4:0];5'd16;R/W;;;;;;;PRO
0x208;PRO_TG1_LACT_EDGE_INT_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;pro_tg1_lact_edge_int_map;[4:0];5'd16;R/W;;;;;;;PRO
0x20C;PRO_MMU_IA_INT_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;pro_mmu_ia_int_map;[4:0];5'd16;R/W;;;;;;;PRO
0x210;PRO_MPU_IA_INT_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;pro_mpu_ia_int_map;[4:0];5'd16;R/W;;;;;;;PRO
0x214;PRO_CACHE_IA_INT_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;pro_cache_ia_int_map;[4:0];5'd16;R/W;;;;;;;PRO
0x218;APP_MAC_INTR_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;app_mac_intr_map;[4:0];5'd16;R/W;;;;;;;APP
0x21C;APP_MAC_NMI_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;app_mac_nmi_map;[4:0];5'd16;R/W;;;;;;;APP
0x220;APP_BB_INT_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;app_bb_int_map;[4:0];5'd16;R/W;;;;;;;APP
0x224;APP_BT_MAC_INT_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;app_bt_mac_int_map;[4:0];5'd16;R/W;;;;;;;APP
0x228;APP_BT_BB_INT_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;app_bt_bb_int_map;[4:0];5'd16;R/W;;;;;;;APP
0x22C;APP_BT_BB_NMI_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;app_bt_bb_nmi_map;[4:0];5'd16;R/W;;;;;;;APP
0x230;APP_RWBT_IRQ_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;app_rwbt_irq_map;[4:0];5'd16;R/W;;;;;;;APP
0x234;APP_RWBLE_IRQ_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;app_rwble_irq_map;[4:0];5'd16;R/W;;;;;;;APP
0x238;APP_RWBT_NMI_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;app_rwbt_nmi_map;[4:0];5'd16;R/W;;;;;;;APP
0x23C;APP_RWBLE_NMI_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;app_rwble_nmi_map;[4:0];5'd16;R/W;;;;;;;APP
0x240;APP_SLC0_INTR_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;app_slc0_intr_map;[4:0];5'd16;R/W;;;;;;;APP
0x244;APP_SLC1_INTR_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;app_slc1_intr_map;[4:0];5'd16;R/W;;;;;;;APP
0x248;APP_UHCI0_INTR_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;app_uhci0_intr_map;[4:0];5'd16;R/W;;;;;;;APP
0x24C;APP_UHCI1_INTR_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;app_uhci1_intr_map;[4:0];5'd16;R/W;;;;;;;APP
0x250;APP_TG_T0_LEVEL_INT_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;app_tg_t0_level_int_map;[4:0];5'd16;R/W;;;;;;;APP
0x254;APP_TG_T1_LEVEL_INT_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;app_tg_t1_level_int_map;[4:0];5'd16;R/W;;;;;;;APP
0x258;APP_TG_WDT_LEVEL_INT_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;app_tg_wdt_level_int_map;[4:0];5'd16;R/W;;;;;;;APP
0x25C;APP_TG_LACT_LEVEL_INT_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;app_tg_lact_level_int_map;[4:0];5'd16;R/W;;;;;;;APP
0x260;APP_TG1_T0_LEVEL_INT_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;app_tg1_t0_level_int_map;[4:0];5'd16;R/W;;;;;;;APP
0x264;APP_TG1_T1_LEVEL_INT_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;app_tg1_t1_level_int_map;[4:0];5'd16;R/W;;;;;;;APP
0x268;APP_TG1_WDT_LEVEL_INT_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;app_tg1_wdt_level_int_map;[4:0];5'd16;R/W;;;;;;;APP
0x26C;APP_TG1_LACT_LEVEL_INT_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;app_tg1_lact_level_int_map;[4:0];5'd16;R/W;;;;;;;APP
0x270;APP_GPIO_INTERRUPT_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;app_gpio_interrupt_app_map;[4:0];5'd16;R/W;;;;;;;APP
0x274;APP_GPIO_INTERRUPT_NMI_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;app_gpio_interrupt_app_nmi_map;[4:0];5'd16;R/W;;;;;;;APP
0x278;APP_CPU_INTR_FROM_CPU_0_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;app_cpu_intr_from_cpu_0_map;[4:0];5'd16;R/W;;;;;;;APP
0x27C;APP_CPU_INTR_FROM_CPU_1_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;app_cpu_intr_from_cpu_1_map;[4:0];5'd16;R/W;;;;;;;APP
0x280;APP_CPU_INTR_FROM_CPU_2_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;app_cpu_intr_from_cpu_2_map;[4:0];5'd16;R/W;;;;;;;APP
0x284;APP_CPU_INTR_FROM_CPU_3_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;app_cpu_intr_from_cpu_3_map;[4:0];5'd16;R/W;;;;;;;APP
0x288;APP_SPI_INTR_0_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;app_spi_intr_0_map;[4:0];5'd16;R/W;;;;;;;APP
0x28C;APP_SPI_INTR_1_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;app_spi_intr_1_map;[4:0];5'd16;R/W;;;;;;;APP
0x290;APP_SPI_INTR_2_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;app_spi_intr_2_map;[4:0];5'd16;R/W;;;;;;;APP
0x294;APP_SPI_INTR_3_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;app_spi_intr_3_map;[4:0];5'd16;R/W;;;;;;;APP
0x298;APP_I2S0_INT_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;app_i2s0_int_map;[4:0];5'd16;R/W;;;;;;;APP
0x29C;APP_I2S1_INT_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;app_i2s1_int_map;[4:0];5'd16;R/W;;;;;;;APP
0x2A0;APP_UART_INTR_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;app_uart_intr_map;[4:0];5'd16;R/W;;;;;;;APP
0x2A4;APP_UART1_INTR_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;app_uart1_intr_map;[4:0];5'd16;R/W;;;;;;;APP
0x2A8;APP_UART2_INTR_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;app_uart2_intr_map;[4:0];5'd16;R/W;;;;;;;APP
0x2AC;APP_SDIO_HOST_INTERRUPT_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;app_sdio_host_interrupt_map;[4:0];5'd16;R/W;;;;;;;APP
0x2B0;APP_EMAC_INT_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;app_emac_int_map;[4:0];5'd16;R/W;;;;;;;APP
0x2B4;APP_PWM0_INTR_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;app_pwm0_intr_map;[4:0];5'd16;R/W;;;;;;;APP
0x2B8;APP_PWM1_INTR_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;app_pwm1_intr_map;[4:0];5'd16;R/W;;;;;;;APP
0x2BC;APP_PWM2_INTR_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;app_pwm2_intr_map;[4:0];5'd16;R/W;;;;;;;APP
0x2C0;APP_PWM3_INTR_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;app_pwm3_intr_map;[4:0];5'd16;R/W;;;;;;;APP
0x2C4;APP_LEDC_INT_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;app_ledc_int_map;[4:0];5'd16;R/W;;;;;;;APP
0x2C8;APP_EFUSE_INT_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;app_efuse_int_map;[4:0];5'd16;R/W;;;;;;;APP
0x2CC;APP_CAN_INT_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;app_can_int_map;[4:0];5'd16;R/W;;;;;;;APP
0x2D0;APP_RTC_CORE_INTR_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;app_rtc_core_intr_map;[4:0];5'd16;R/W;;;;;;;APP
0x2D4;APP_RMT_INTR_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;app_rmt_intr_map;[4:0];5'd16;R/W;;;;;;;APP
0x2D8;APP_PCNT_INTR_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;app_pcnt_intr_map;[4:0];5'd16;R/W;;;;;;;APP
0x2DC;APP_I2C_EXT0_INTR_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;app_i2c_ext0_intr_map;[4:0];5'd16;R/W;;;;;;;APP
0x2E0;APP_I2C_EXT1_INTR_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;app_i2c_ext1_intr_map;[4:0];5'd16;R/W;;;;;;;APP
0x2E4;APP_RSA_INTR_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;app_rsa_intr_map;[4:0];5'd16;R/W;;;;;;;APP
0x2E8;APP_SPI1_DMA_INT_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;app_spi1_dma_int_map;[4:0];5'd16;R/W;;;;;;;APP
0x2EC;APP_SPI2_DMA_INT_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;app_spi2_dma_int_map;[4:0];5'd16;R/W;;;;;;;APP
0x2F0;APP_SPI3_DMA_INT_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;app_spi3_dma_int_map;[4:0];5'd16;R/W;;;;;;;APP
0x2F4;APP_WDG_INT_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;app_wdg_int_map;[4:0];5'd16;R/W;;;;;;;APP
0x2F8;APP_TIMER_INT1_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;app_timer_int1_map;[4:0];5'd16;R/W;;;;;;;APP
0x2FC;APP_TIMER_INT2_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;app_timer_int2_map;[4:0];5'd16;R/W;;;;;;;APP
0x300;APP_TG_T0_EDGE_INT_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;app_tg_t0_edge_int_map;[4:0];5'd16;R/W;;;;;;;APP
0x304;APP_TG_T1_EDGE_INT_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;app_tg_t1_edge_int_map;[4:0];5'd16;R/W;;;;;;;APP
0x308;APP_TG_WDT_EDGE_INT_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;app_tg_wdt_edge_int_map;[4:0];5'd16;R/W;;;;;;;APP
0x30C;APP_TG_LACT_EDGE_INT_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;app_tg_lact_edge_int_map;[4:0];5'd16;R/W;;;;;;;APP
0x310;APP_TG1_T0_EDGE_INT_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;app_tg1_t0_edge_int_map;[4:0];5'd16;R/W;;;;;;;APP
0x314;APP_TG1_T1_EDGE_INT_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;app_tg1_t1_edge_int_map;[4:0];5'd16;R/W;;;;;;;APP
0x318;APP_TG1_WDT_EDGE_INT_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;app_tg1_wdt_edge_int_map;[4:0];5'd16;R/W;;;;;;;APP
0x31C;APP_TG1_LACT_EDGE_INT_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;app_tg1_lact_edge_int_map;[4:0];5'd16;R/W;;;;;;;APP
0x320;APP_MMU_IA_INT_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;app_mmu_ia_int_map;[4:0];5'd16;R/W;;;;;;;APP
0x324;APP_MPU_IA_INT_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;app_mpu_ia_int_map;[4:0];5'd16;R/W;;;;;;;APP
0x328;APP_CACHE_IA_INT_MAP_REG;CLK;nReset;;;;[31:5];27'b0;RO;;;;;;;
;;;;;;app_cache_ia_int_map;[4:0];5'd16;R/W;;;;;;;APP
0x32C;AHBLITE_MPU_TABLE_UART;CLK;nReset;;;;[31:6];26'b0;RO;;;;;;;
;;;;;;uart_access_grant_config;[5:0];6'b0;R/W;;;;;;;
0x330;AHBLITE_MPU_TABLE_SPI1;CLK;nReset;;;;[31:6];26'b0;RO;;;;;;;
;;;;;;spi1_access_grant_config;[5:0];6'b0;R/W;;;;;;;
0x334;AHBLITE_MPU_TABLE_SPI0;CLK;nReset;;;;[31:6];26'b0;RO;;;;;;;
;;;;;;spi0_access_grant_config;[5:0];6'b0;R/W;;;;;;;
0x338;AHBLITE_MPU_TABLE_GPIO;CLK;nReset;;;;[31:6];26'b0;RO;;;;;;;
;;;;;;gpio_access_grant_config;[5:0];6'b0;R/W;;;;;;;
0x33C;AHBLITE_MPU_TABLE_FE2;CLK;nReset;;;;[31:6];26'b0;RO;;;;;;;
;;;;;;fe2_access_grant_config;[5:0];6'b0;R/W;;;;;;;
0x340;AHBLITE_MPU_TABLE_FE;CLK;nReset;;;;[31:6];26'b0;RO;;;;;;;
;;;;;;fe_access_grant_config;[5:0];6'b0;R/W;;;;;;;
0x344;AHBLITE_MPU_TABLE_TIMER;CLK;nReset;;;;[31:6];26'b0;RO;;;;;;;
;;;;;;timer_access_grant_config;[5:0];6'b0;R/W;;;;;;;
0x348;AHBLITE_MPU_TABLE_RTC;CLK;nReset;;;;[31:6];26'b0;RO;;;;;;;
;;;;;;rtc_access_grant_config;[5:0];6'b0;R/W;;;;;;;
0x34C;AHBLITE_MPU_TABLE_IO_MUX;CLK;nReset;;;;[31:6];26'b0;RO;;;;;;;
;;;;;;iomux_access_grant_config;[5:0];6'b0;R/W;;;;;;;
0x350;AHBLITE_MPU_TABLE_WDG;CLK;nReset;;;;[31:6];26'b0;RO;;;;;;;
;;;;;;wdg_access_grant_config;[5:0];6'b0;R/W;;;;;;;
0x354;AHBLITE_MPU_TABLE_HINF;CLK;nReset;;;;[31:6];26'b0;RO;;;;;;;
;;;;;;hinf_access_grant_config;[5:0];6'b0;R/W;;;;;;;
0x358;AHBLITE_MPU_TABLE_UHCI1;CLK;nReset;;;;[31:6];26'b0;RO;;;;;;;
;;;;;;uhci1_access_grant_config;[5:0];6'b0;R/W;;;;;;;
0x35C;AHBLITE_MPU_TABLE_MISC;CLK;nReset;;;;[31:6];26'b0;RO;;;;;;;
;;;;;;misc_access_grant_config;[5:0];6'b0;R/W;;;;;;;
0x360;AHBLITE_MPU_TABLE_I2C;CLK;nReset;;;;[31:6];26'b0;RO;;;;;;;
;;;;;;i2c_access_grant_config;[5:0];6'b0;R/W;;;;;;;
0x364;AHBLITE_MPU_TABLE_I2S0;CLK;nReset;;;;[31:6];26'b0;RO;;;;;;;
;;;;;;i2s0_access_grant_config;[5:0];6'b0;R/W;;;;;;;
0x368;AHBLITE_MPU_TABLE_UART1;CLK;nReset;;;;[31:6];26'b0;RO;;;;;;;
;;;;;;uart1_access_grant_config;[5:0];6'b0;R/W;;;;;;;
0x36C;AHBLITE_MPU_TABLE_BT;CLK;nReset;;;;[31:6];26'b0;RO;;;;;;;
;;;;;;bt_access_grant_config;[5:0];6'b0;R/W;;;;;;;
0x370;AHBLITE_MPU_TABLE_BT_BUFFER;CLK;nReset;;;;[31:6];26'b0;RO;;;;;;;
;;;;;;btbuffer_access_grant_config;[5:0];6'b0;R/W;;;;;;;
0x374;AHBLITE_MPU_TABLE_I2C_EXT0;CLK;nReset;;;;[31:6];26'b0;RO;;;;;;;
;;;;;;i2cext0_access_grant_config;[5:0];6'b0;R/W;;;;;;;
0x378;AHBLITE_MPU_TABLE_UHCI0;CLK;nReset;;;;[31:6];26'b0;RO;;;;;;;
;;;;;;uhci0_access_grant_config;[5:0];6'b0;R/W;;;;;;;
0x37C;AHBLITE_MPU_TABLE_SLCHOST;CLK;nReset;;;;[31:6];26'b0;RO;;;;;;;
;;;;;;slchost_access_grant_config;[5:0];6'b0;R/W;;;;;;;
0x380;AHBLITE_MPU_TABLE_RMT;CLK;nReset;;;;[31:6];26'b0;RO;;;;;;;
;;;;;;rmt_access_grant_config;[5:0];6'b0;R/W;;;;;;;
0x384;AHBLITE_MPU_TABLE_PCNT;CLK;nReset;;;;[31:6];26'b0;RO;;;;;;;
;;;;;;pcnt_access_grant_config;[5:0];6'b0;R/W;;;;;;;
0x388;AHBLITE_MPU_TABLE_SLC;CLK;nReset;;;;[31:6];26'b0;RO;;;;;;;
;;;;;;slc_access_grant_config;[5:0];6'b0;R/W;;;;;;;
0x38C;AHBLITE_MPU_TABLE_LEDC;CLK;nReset;;;;[31:6];26'b0;RO;;;;;;;
;;;;;;ledc_access_grant_config;[5:0];6'b0;R/W;;;;;;;
0x390;AHBLITE_MPU_TABLE_EFUSE;CLK;nReset;;;;[31:6];26'b0;RO;;;;;;;
;;;;;;efuse_access_grant_config;[5:0];6'b0;R/W;;;;;;;
0x394;AHBLITE_MPU_TABLE_SPI_ENCRYPT;CLK;nReset;;;;[31:6];26'b0;RO;;;;;;;
;;;;;;spi_encrypy_access_grant_config;[5:0];6'b0;R/W;;;;;;;
0x398;AHBLITE_MPU_TABLE_BB;CLK;nReset;;;;[31:6];26'b0;RO;;;;;;;
;;;;;;bb_access_grant_config;[5:0];6'b0;R/W;;;;;;;
0x39C;AHBLITE_MPU_TABLE_PWM0;CLK;nReset;;;;[31:6];26'b0;RO;;;;;;;
;;;;;;pwm0_access_grant_config;[5:0];6'b0;R/W;;;;;;;
0x3A0;AHBLITE_MPU_TABLE_TIMERGROUP;CLK;nReset;;;;[31:6];26'b0;RO;;;;;;;
;;;;;;timergroup_access_grant_config;[5:0];6'b0;R/W;;;;;;;
0x3A4;AHBLITE_MPU_TABLE_TIMERGROUP1;CLK;nReset;;;;[31:6];26'b0;RO;;;;;;;
;;;;;;timergroup1_access_grant_config;[5:0];6'b0;R/W;;;;;;;
0x3A8;AHBLITE_MPU_TABLE_SPI2;CLK;nReset;;;;[31:6];26'b0;RO;;;;;;;
;;;;;;spi2_access_grant_config;[5:0];6'b0;R/W;;;;;;;
0x3AC;AHBLITE_MPU_TABLE_SPI3;CLK;nReset;;;;[31:6];26'b0;RO;;;;;;;
;;;;;;spi3_access_grant_config;[5:0];6'b0;R/W;;;;;;;
0x3B0;AHBLITE_MPU_TABLE_APB_CTRL;CLK;nReset;;;;[31:6];26'b0;RO;;;;;;;
;;;;;;apbctrl_access_grant_config;[5:0];6'b0;R/W;;;;;;;
0x3B4;AHBLITE_MPU_TABLE_I2C_EXT1;CLK;nReset;;;;[31:6];26'b0;RO;;;;;;;
;;;;;;i2cext1_access_grant_config;[5:0];6'b0;R/W;;;;;;;
0x3B8;AHBLITE_MPU_TABLE_SDIO_HOST;CLK;nReset;;;;[31:6];26'b0;RO;;;;;;;
;;;;;;sdiohost_access_grant_config;[5:0];6'b0;R/W;;;;;;;
0x3BC;AHBLITE_MPU_TABLE_EMAC;CLK;nReset;;;;[31:6];26'b0;RO;;;;;;;
;;;;;;emac_access_grant_config;[5:0];6'b0;R/W;;;;;;;
0x3C0;AHBLITE_MPU_TABLE_CAN;CLK;nReset;;;;[31:6];26'b0;RO;;;;;;;
;;;;;;can_access_grant_config;[5:0];6'b0;R/W;;;;;;;
0x3C4;AHBLITE_MPU_TABLE_PWM1;CLK;nReset;;;;[31:6];26'b0;RO;;;;;;;
;;;;;;pwm1_access_grant_config;[5:0];6'b0;R/W;;;;;;;
0x3C8;AHBLITE_MPU_TABLE_I2S1;CLK;nReset;;;;[31:6];26'b0;RO;;;;;;;
;;;;;;i2s1_access_grant_config;[5:0];6'b0;R/W;;;;;;;
0x3CC;AHBLITE_MPU_TABLE_UART2;CLK;nReset;;;;[31:6];26'b0;RO;;;;;;;
;;;;;;uart2_access_grant_config;[5:0];6'b0;R/W;;;;;;;
0x3D0;AHBLITE_MPU_TABLE_PWM2;CLK;nReset;;;;[31:6];26'b0;RO;;;;;;;
;;;;;;pwm2_access_grant_config;[5:0];6'b0;R/W;;;;;;;
0x3D4;AHBLITE_MPU_TABLE_PWM3;CLK;nReset;;;;[31:6];26'b0;RO;;;;;;;
;;;;;;pwm3_access_grant_config;[5:0];6'b0;R/W;;;;;;;
0x3D8;AHBLITE_MPU_TABLE_RWBT;CLK;nReset;;;;[31:6];26'b0;RO;;;;;;;
;;;;;;rwbt_access_grant_config;[5:0];6'b0;R/W;;;;;;;
0x3DC;AHBLITE_MPU_TABLE_BTMAC;CLK;nReset;;;;[31:6];26'b0;RO;;;;;;;
;;;;;;btmac_access_grant_config;[5:0];6'b0;R/W;;;;;;;
0x3E0;AHBLITE_MPU_TABLE_WIFIMAC;CLK;nReset;;;;[31:6];26'b0;RO;;;;;;;
;;;;;;wifimac_access_grant_config;[5:0];6'b0;R/W;;;;;;;
0x3E4;AHBLITE_MPU_TABLE_PWR;CLK;nReset;;;;[31:6];26'b0;RO;;;;;;;
;;;;;;pwr_access_grant_config;[5:0];6'b0;R/W;;;;;;;
0x3E8;MEM_ACCESS_DBUG0;CLK;nReset;;;;[31:30];2'b0;RO;;;;;;;
;;;;;;internal_sram_mmu_multi_hit;[29:26];4'b0;RO;;;;;;;
;;;;;;internal_sram_ia;[25:14];12'b0;RO;;;;;;;
;;;;;;internal_sram_mmu_ad;[13:10];4'b0;RO;;;;;;;
;;;;;;share_rom_ia;[9:6];4'b0;RO;;;;;;;
;;;;;;share_rom_mpu_ad;[5:4];2'b0;RO;;;;;;;
;;;;;;app_rom_ia;[3];1'b0;RO;;;;;;;
;;;;;;app_rom_mpu_ad;[2];1'b0;RO;;;;;;;
;;;;;;pro_rom_ia;[1];1'b0;RO;;;;;;;
;;;;;;pro_rom_mpu_ad;[0];1'b0;RO;;;;;;;
0x3EC;MEM_ACCESS_DBUG1;CLK;nReset;;;;[31:11];21'b0;RO;;;;;;;
;;;;;;ahblite_ia;[10];1'b0;RO;;;;;;;
;;;;;;ahblite_access_deny;[9];1'b0;RO;;;;;;;
;;;;;;ahb_access_deny;[8];1'b0;RO;;;;;;;
;;;;;;dport_pidgen_ia;[7:6];2'b0;RO;;;;;;;
;;;;;;dport_arb_ia;[5:4];2'b0;RO;;;;;;;
;;;;;;internal_sram_mmu_miss;[3:0];4'b0;RO;;;;;;;
0x3F0;PRO_DCACHE_DBUG_REG0;CLK;nReset;;;;[31:24];8'b0;RO;;;;;;;
;;;;;;pro_rx_end;[23];1'b0;RO;;;;;;;
;;;;;;pro_slave_wdata_v;[22];1'b0;RO;;;;;;;
;;;;;;pro_slave_wr;[21];1'b0;RO;;;;;;;
;;;;;;pro_tx_end;[20];1'b0;RO;;;;;;;
;;;;;;pro_wr_bak_to_read;[19];1'b0;RO;;;;;;;
;;;;;;pro_cache_state;[18:7];12'b0;RO;;;;;;;
;;;;;;pro_cache_ia;[6:1];6'b0;RO;;;;;;;
;;;;;;pro_cache_mmu_ia;[0];1'b0;RO;;;;;;;
0x3F4;PRO_DCACHE_DBUG_REG1;CLK;nReset;;;pro_ctag_ram_rdata;[31:0];32'b0;RO;;;;;;;
0x3F8;PRO_DCACHE_DBUG_REG2;CLK;nReset;;;;[31:27];5'b0;RO;;;;;;;
;;;;;;pro_cache_vaddr;[26:0];27'b0;RO;;;;;;;
0x3FC;PRO_DCACHE_DBUG_REG3;CLK;nReset;;;;[31:16];16'b0;RO;;;;;;;
;;;;;;pro_cache_iram0_pid_error;[15];1'b0;RO;;;;;;;
;;;;;;pro_cpu_disabled_cache_ia;[14:9];6'b0;RO;;;;;;;
;;;;;;pro_mmu_rdata;[8:0];9'h0;RO;;;;;;;
0x400;PRO_DCACHE_DBUG_REG4;CLK;nReset;;;;[31:20];12'b0;RO;;;;;;;
;;;;;;pro_reg_DRam1Addr0_ia;[19:0];20'b0;RO;;;;;;;
0x404;PRO_DCACHE_DBUG_REG5;CLK;nReset;;;;[31:20];12'b0;RO;;;;;;;
;;;;;;pro_reg_DRom0Addr0_ia;[19:0];20'b0;RO;;;;;;;
0x408;PRO_DCACHE_DBUG_REG6;CLK;nReset;;;;[31:20];12'b0;RO;;;;;;;
;;;;;;pro_reg_IRam0Addr_ia;[19:0];20'b0;RO;;;;;;;
0x40C;PRO_DCACHE_DBUG_REG7;CLK;nReset;;;;[31:20];12'b0;RO;;;;;;;
;;;;;;pro_reg_IRam1Addr_ia;[19:0];20'b0;RO;;;;;;;
0x410;PRO_DCACHE_DBUG_REG8;CLK;nReset;;;;[31:20];12'b0;RO;;;;;;;
;;;;;;pro_reg_IRom0Addr_ia;[19:0];20'b0;RO;;;;;;;
0x414;PRO_DCACHE_DBUG_REG9;CLK;nReset;;;;[31:20];12'b0;RO;;;;;;;
;;;;;;pro_reg_opsDRamAddr_ia;[19:0];20'b0;RO;;;;;;;
0x418;APP_DCACHE_DBUG_REG0;CLK;nReset;;;;[31:24];8'b0;RO;;;;;;;
;;;;;;app_rx_end;[23];1'b0;RO;;;;;;;
;;;;;;app_slave_wdata_v;[22];1'b0;RO;;;;;;;
;;;;;;app_slave_wr;[21];1'b0;RO;;;;;;;
;;;;;;app_tx_end;[20];1'b0;RO;;;;;;;
;;;;;;app_wr_bak_to_read;[19];1'b0;RO;;;;;;;
;;;;;;app_cache_state;[18:7];12'b0;RO;;;;;;;
;;;;;;app_cache_ia;[6:1];6'b0;RO;;;;;;;
;;;;;;app_cache_mmu_ia;[0];1'b0;RO;;;;;;;
0x41C;APP_DCACHE_DBUG_REG1;CLK;nReset;;;app_ctag_ram_rdata;[31:0];32'b0;RO;;;;;;;
0x420;APP_DCACHE_DBUG_REG2;CLK;nReset;;;;[31:27];5'b0;RO;;;;;;;
;;;;;;app_cache_vaddr;[26:0];27'b0;RO;;;;;;;
0x424;APP_DCACHE_DBUG_REG3;CLK;nReset;;;;[31:16];16'b0;RO;;;;;;;
;;;;;;app_cache_iram0_pid_error;[15];1'b0;RO;;;;;;;
;;;;;;app_cpu_disabled_cache_ia;[14:9];6'b0;RO;;;;;;;
;;;;;;app_mmu_rdata;[8:0];9'h0;RO;;;;;;;
0x428;APP_DCACHE_DBUG_REG4;CLK;nReset;;;;[31:20];12'b0;RO;;;;;;;
;;;;;;app_reg_DRam1Addr0_ia;[19:0];20'b0;RO;;;;;;;
0x42C;APP_DCACHE_DBUG_REG5;CLK;nReset;;;;[31:20];12'b0;RO;;;;;;;
;;;;;;app_reg_DRom0Addr0_ia;[19:0];20'b0;RO;;;;;;;
0x430;APP_DCACHE_DBUG_REG6;CLK;nReset;;;;[31:20];12'b0;RO;;;;;;;
;;;;;;app_reg_IRam0Addr_ia;[19:0];20'b0;RO;;;;;;;
0x434;APP_DCACHE_DBUG_REG7;CLK;nReset;;;;[31:20];12'b0;RO;;;;;;;
;;;;;;app_reg_IRam1Addr_ia;[19:0];20'b0;RO;;;;;;;
0x438;APP_DCACHE_DBUG_REG8;CLK;nReset;;;;[31:20];12'b0;RO;;;;;;;
;;;;;;app_reg_IRom0Addr_ia;[19:0];20'b0;RO;;;;;;;
0x43C;APP_DCACHE_DBUG_REG9;CLK;nReset;;;;[31:20];12'b0;RO;;;;;;;
;;;;;;app_reg_opsDRamAddr_ia;[19:0];20'b0;RO;;;;;;;
0x440;PRO_CPU_RECORD_CTRL;CLK;nReset;;;;[31:9];23'b0;RO;;;;;;;
;;;;;;reg_pro_cpu_pdebug_enable;[8];1'b1;R/W;;;;;;;
;;;;;;;[7:5];3'b0;RO;;;;;;;
;;;;;;reg_pro_cpu_record_disable;[4];1'b0;R/W;;;;;;;
;;;;;;;[3:1];3'b0;RO;;;;;;;
;;;;;;reg_pro_cpu_record_enable;[0];1'b0;R/W;;;;;;;
0x444;PRO_CPU_RECORD_STATUS;CLK;nReset;;;;[31:1];31'b0;RO;;;;;;;
;;;;;;pro_cpu_recording;[0];1'b0;RO;;;;;;;
0x448;PRO_CPU_RECORD_PID;CLK;nReset;;;;[31:3];29'b0;RO;;;;;;;
;;;;;;record_pro_pid;[2:0];3'd0;RO;;;;;;;
0x44C;PRO_CPU_RECORD_PDEBUGINST;CLK;nReset;;;record_pro_pdebuginst;[31:0];32'b0;RO;;;;;;;
0x450;PRO_CPU_RECORD_PDEBUGSTATUS;CLK;nReset;;;;[31:8];24'b0;RO;;;;;;;
;;;;;;record_pro_pdebugstatus;[7:0];8'b0;RO;;;;;;;
0x454;PRO_CPU_RECORD_PDEBUGDATA;CLK;nReset;;;record_pro_pdebugdata;[31:0];32'b0;RO;;;;;;;
0x458;PRO_CPU_RECORD_PDEBUGPC;CLK;nReset;;;record_pro_pdebugpc;[31:0];32'b0;RO;;;;;;;
0x45C;PRO_CPU_RECORD_PDEBUGLS0STAT;CLK;nReset;;;record_pro_pdebugls0stat;[31:0];32'b0;RO;;;;;;;
0x460;PRO_CPU_RECORD_PDEBUGLS0ADDR;CLK;nReset;;;record_pro_pdebugls0addr;[31:0];32'b0;RO;;;;;;;
0x464;PRO_CPU_RECORD_PDEBUGLS0DATA;CLK;nReset;;;record_pro_pdebugls0data;[31:0];32'b0;RO;;;;;;;
0x468;APP_CPU_RECORD_CTRL;CLK;nReset;;;;[31:9];23'b0;RO;;;;;;;
;;;;;;reg_app_cpu_pdebug_enable;[8];1'b1;R/W;;;;;;;
;;;;;;;[7:5];3'b0;RO;;;;;;;
;;;;;;reg_app_cpu_record_disable;[4];1'b0;R/W;;;;;;;
;;;;;;;[3:1];3'b0;RO;;;;;;;
;;;;;;reg_app_cpu_record_enable;[0];1'b0;R/W;;;;;;;
0x46C;APP_CPU_RECORD_STATUS;CLK;nReset;;;;[31:1];31'b0;RO;;;;;;;
;;;;;;app_cpu_recording;[0];1'b0;RO;;;;;;;
0x470;APP_CPU_RECORD_PID;CLK;nReset;;;;[31:3];29'b0;RO;;;;;;;
;;;;;;record_app_pid;[2:0];3'd0;RO;;;;;;;
0x474;APP_CPU_RECORD_PDEBUGINST;CLK;nReset;;;record_app_pdebuginst;[31:0];32'b0;RO;;;;;;;
0x478;APP_CPU_RECORD_PDEBUGSTATUS;CLK;nReset;;;;[31:8];24'b0;RO;;;;;;;
;;;;;;record_app_pdebugstatus;[7:0];8'b0;RO;;;;;;;
0x47C;APP_CPU_RECORD_PDEBUGDATA;CLK;nReset;;;record_app_pdebugdata;[31:0];32'b0;RO;;;;;;;
0x480;APP_CPU_RECORD_PDEBUGPC;CLK;nReset;;;record_app_pdebugpc;[31:0];32'b0;RO;;;;;;;
0x484;APP_CPU_RECORD_PDEBUGLS0STAT;CLK;nReset;;;record_app_pdebugls0stat;[31:0];32'b0;RO;;;;;;;
0x488;APP_CPU_RECORD_PDEBUGLS0ADDR;CLK;nReset;;;record_app_pdebugls0addr;[31:0];32'b0;RO;;;;;;;
0x48C;APP_CPU_RECORD_PDEBUGLS0DATA;CLK;nReset;;;record_app_pdebugls0data;[31:0];32'b0;RO;;;;;;;
0x490;RSA_PD_CTRL_REG;CLK;nReset;;;;[31:1];31'b0;RO;;;;;;;
;;;;;;rsa_pd;[0];1'b0;R/W;;;;;;;
0x494;ROM_MPU_TABLE0;CLK;nReset;;;;[31:2];30'b0;RO;;;;;;;
;;;;;;rom_mpu_table0;[1:0];2'b1;R/W;;;;;;;
0x498;ROM_MPU_TABLE1;CLK;nReset;;;;[31:2];30'b0;RO;;;;;;;
;;;;;;rom_mpu_table1;[1:0];2'b1;R/W;;;;;;;
0x49C;ROM_MPU_TABLE2;CLK;nReset;;;;[31:2];30'b0;RO;;;;;;;
;;;;;;rom_mpu_table2;[1:0];2'b1;R/W;;;;;;;
0x4A0;ROM_MPU_TABLE3;CLK;nReset;;;;[31:2];30'b0;RO;;;;;;;
;;;;;;rom_mpu_table3;[1:0];2'b1;R/W;;;;;;;
0x4A4;SHROM_MPU_TABLE0;CLK;nReset;;;;[31:2];30'b0;RO;;;;;;;
;;;;;;shrom_mpu_table0;[1:0];2'b1;R/W;;;;;;;
0x4A8;SHROM_MPU_TABLE1;CLK;nReset;;;;[31:2];30'b0;RO;;;;;;;
;;;;;;shrom_mpu_table1;[1:0];2'b1;R/W;;;;;;;
0x4AC;SHROM_MPU_TABLE2;CLK;nReset;;;;[31:2];30'b0;RO;;;;;;;
;;;;;;shrom_mpu_table2;[1:0];2'b1;R/W;;;;;;;
0x4B0;SHROM_MPU_TABLE3;CLK;nReset;;;;[31:2];30'b0;RO;;;;;;;
;;;;;;shrom_mpu_table3;[1:0];2'b1;R/W;;;;;;;
0x4B4;SHROM_MPU_TABLE4;CLK;nReset;;;;[31:2];30'b0;RO;;;;;;;
;;;;;;shrom_mpu_table4;[1:0];2'b1;R/W;;;;;;;
0x4B8;SHROM_MPU_TABLE5;CLK;nReset;;;;[31:2];30'b0;RO;;;;;;;
;;;;;;shrom_mpu_table5;[1:0];2'b1;R/W;;;;;;;
0x4BC;SHROM_MPU_TABLE6;CLK;nReset;;;;[31:2];30'b0;RO;;;;;;;
;;;;;;shrom_mpu_table6;[1:0];2'b1;R/W;;;;;;;
0x4C0;SHROM_MPU_TABLE7;CLK;nReset;;;;[31:2];30'b0;RO;;;;;;;
;;;;;;shrom_mpu_table7;[1:0];2'b1;R/W;;;;;;;
0x4C4;SHROM_MPU_TABLE8;CLK;nReset;;;;[31:2];30'b0;RO;;;;;;;
;;;;;;shrom_mpu_table8;[1:0];2'b1;R/W;;;;;;;
0x4C8;SHROM_MPU_TABLE9;CLK;nReset;;;;[31:2];30'b0;RO;;;;;;;
;;;;;;shrom_mpu_table9;[1:0];2'b1;R/W;;;;;;;
0x4CC;SHROM_MPU_TABLE10;CLK;nReset;;;;[31:2];30'b0;RO;;;;;;;
;;;;;;shrom_mpu_table10;[1:0];2'b1;R/W;;;;;;;
0x4D0;SHROM_MPU_TABLE11;CLK;nReset;;;;[31:2];30'b0;RO;;;;;;;
;;;;;;shrom_mpu_table11;[1:0];2'b1;R/W;;;;;;;
0x4D4;SHROM_MPU_TABLE12;CLK;nReset;;;;[31:2];30'b0;RO;;;;;;;
;;;;;;shrom_mpu_table12;[1:0];2'b1;R/W;;;;;;;
0x4D8;SHROM_MPU_TABLE13;CLK;nReset;;;;[31:2];30'b0;RO;;;;;;;
;;;;;;shrom_mpu_table13;[1:0];2'b1;R/W;;;;;;;
0x4DC;SHROM_MPU_TABLE14;CLK;nReset;;;;[31:2];30'b0;RO;;;;;;;
;;;;;;shrom_mpu_table14;[1:0];2'b1;R/W;;;;;;;
0x4E0;SHROM_MPU_TABLE15;CLK;nReset;;;;[31:2];30'b0;RO;;;;;;;
;;;;;;shrom_mpu_table15;[1:0];2'b1;R/W;;;;;;;
0x4E4;SHROM_MPU_TABLE16;CLK;nReset;;;;[31:2];30'b0;RO;;;;;;;
;;;;;;shrom_mpu_table16;[1:0];2'b1;R/W;;;;;;;
0x4E8;SHROM_MPU_TABLE17;CLK;nReset;;;;[31:2];30'b0;RO;;;;;;;
;;;;;;shrom_mpu_table17;[1:0];2'b1;R/W;;;;;;;
0x4EC;SHROM_MPU_TABLE18;CLK;nReset;;;;[31:2];30'b0;RO;;;;;;;
;;;;;;shrom_mpu_table18;[1:0];2'b1;R/W;;;;;;;
0x4F0;SHROM_MPU_TABLE19;CLK;nReset;;;;[31:2];30'b0;RO;;;;;;;
;;;;;;shrom_mpu_table19;[1:0];2'b1;R/W;;;;;;;
0x4F4;SHROM_MPU_TABLE20;CLK;nReset;;;;[31:2];30'b0;RO;;;;;;;
;;;;;;shrom_mpu_table20;[1:0];2'b1;R/W;;;;;;;
0x4F8;SHROM_MPU_TABLE21;CLK;nReset;;;;[31:2];30'b0;RO;;;;;;;
;;;;;;shrom_mpu_table21;[1:0];2'b1;R/W;;;;;;;
0x4FC;SHROM_MPU_TABLE22;CLK;nReset;;;;[31:2];30'b0;RO;;;;;;;
;;;;;;shrom_mpu_table22;[1:0];2'b1;R/W;;;;;;;
0x500;SHROM_MPU_TABLE23;CLK;nReset;;;;[31:2];30'b0;RO;;;;;;;
;;;;;;shrom_mpu_table23;[1:0];2'b1;R/W;;;;;;;
0x504;IMMU_TABLE0;CLK;nReset;;;;[31:7];25'b0;RO;;;;;;;
;;;;;;immu_table0;[6:0];7'd0;R/W;;;;;;;
0x508;IMMU_TABLE1;CLK;nReset;;;;[31:7];25'b0;RO;;;;;;;
;;;;;;immu_table1;[6:0];7'd1;R/W;;;;;;;
0x50C;IMMU_TABLE2;CLK;nReset;;;;[31:7];25'b0;RO;;;;;;;
;;;;;;immu_table2;[6:0];7'd2;R/W;;;;;;;
0x510;IMMU_TABLE3;CLK;nReset;;;;[31:7];25'b0;RO;;;;;;;
;;;;;;immu_table3;[6:0];7'd3;R/W;;;;;;;
0x514;IMMU_TABLE4;CLK;nReset;;;;[31:7];25'b0;RO;;;;;;;
;;;;;;immu_table4;[6:0];7'd4;R/W;;;;;;;
0x518;IMMU_TABLE5;CLK;nReset;;;;[31:7];25'b0;RO;;;;;;;
;;;;;;immu_table5;[6:0];7'd5;R/W;;;;;;;
0x51C;IMMU_TABLE6;CLK;nReset;;;;[31:7];25'b0;RO;;;;;;;
;;;;;;immu_table6;[6:0];7'd6;R/W;;;;;;;
0x520;IMMU_TABLE7;CLK;nReset;;;;[31:7];25'b0;RO;;;;;;;
;;;;;;immu_table7;[6:0];7'd7;R/W;;;;;;;
0x524;IMMU_TABLE8;CLK;nReset;;;;[31:7];25'b0;RO;;;;;;;
;;;;;;immu_table8;[6:0];7'd8;R/W;;;;;;;
0x528;IMMU_TABLE9;CLK;nReset;;;;[31:7];25'b0;RO;;;;;;;
;;;;;;immu_table9;[6:0];7'd9;R/W;;;;;;;
0x52C;IMMU_TABLE10;CLK;nReset;;;;[31:7];25'b0;RO;;;;;;;
;;;;;;immu_table10;[6:0];7'd10;R/W;;;;;;;
0x530;IMMU_TABLE11;CLK;nReset;;;;[31:7];25'b0;RO;;;;;;;
;;;;;;immu_table11;[6:0];7'd11;R/W;;;;;;;
0x534;IMMU_TABLE12;CLK;nReset;;;;[31:7];25'b0;RO;;;;;;;
;;;;;;immu_table12;[6:0];7'd12;R/W;;;;;;;
0x538;IMMU_TABLE13;CLK;nReset;;;;[31:7];25'b0;RO;;;;;;;
;;;;;;immu_table13;[6:0];7'd13;R/W;;;;;;;
0x53C;IMMU_TABLE14;CLK;nReset;;;;[31:7];25'b0;RO;;;;;;;
;;;;;;immu_table14;[6:0];7'd14;R/W;;;;;;;
0x540;IMMU_TABLE15;CLK;nReset;;;;[31:7];25'b0;RO;;;;;;;
;;;;;;immu_table15;[6:0];7'd15;R/W;;;;;;;
0x544;DMMU_TABLE0;CLK;nReset;;;;[31:7];25'b0;RO;;;;;;;
;;;;;;dmmu_table0;[6:0];7'd0;R/W;;;;;;;
0x548;DMMU_TABLE1;CLK;nReset;;;;[31:7];25'b0;RO;;;;;;;
;;;;;;dmmu_table1;[6:0];7'd1;R/W;;;;;;;
0x54C;DMMU_TABLE2;CLK;nReset;;;;[31:7];25'b0;RO;;;;;;;
;;;;;;dmmu_table2;[6:0];7'd2;R/W;;;;;;;
0x550;DMMU_TABLE3;CLK;nReset;;;;[31:7];25'b0;RO;;;;;;;
;;;;;;dmmu_table3;[6:0];7'd3;R/W;;;;;;;
0x554;DMMU_TABLE4;CLK;nReset;;;;[31:7];25'b0;RO;;;;;;;
;;;;;;dmmu_table4;[6:0];7'd4;R/W;;;;;;;
0x558;DMMU_TABLE5;CLK;nReset;;;;[31:7];25'b0;RO;;;;;;;
;;;;;;dmmu_table5;[6:0];7'd5;R/W;;;;;;;
0x55C;DMMU_TABLE6;CLK;nReset;;;;[31:7];25'b0;RO;;;;;;;
;;;;;;dmmu_table6;[6:0];7'd6;R/W;;;;;;;
0x560;DMMU_TABLE7;CLK;nReset;;;;[31:7];25'b0;RO;;;;;;;
;;;;;;dmmu_table7;[6:0];7'd7;R/W;;;;;;;
0x564;DMMU_TABLE8;CLK;nReset;;;;[31:7];25'b0;RO;;;;;;;
;;;;;;dmmu_table8;[6:0];7'd8;R/W;;;;;;;
0x568;DMMU_TABLE9;CLK;nReset;;;;[31:7];25'b0;RO;;;;;;;
;;;;;;dmmu_table9;[6:0];7'd9;R/W;;;;;;;
0x56C;DMMU_TABLE10;CLK;nReset;;;;[31:7];25'b0;RO;;;;;;;
;;;;;;dmmu_table10;[6:0];7'd10;R/W;;;;;;;
0x570;DMMU_TABLE11;CLK;nReset;;;;[31:7];25'b0;RO;;;;;;;
;;;;;;dmmu_table11;[6:0];7'd11;R/W;;;;;;;
0x574;DMMU_TABLE12;CLK;nReset;;;;[31:7];25'b0;RO;;;;;;;
;;;;;;dmmu_table12;[6:0];7'd12;R/W;;;;;;;
0x578;DMMU_TABLE13;CLK;nReset;;;;[31:7];25'b0;RO;;;;;;;
;;;;;;dmmu_table13;[6:0];7'd13;R/W;;;;;;;
0x57C;DMMU_TABLE14;CLK;nReset;;;;[31:7];25'b0;RO;;;;;;;
;;;;;;dmmu_table14;[6:0];7'd14;R/W;;;;;;;
0x580;DMMU_TABLE15;CLK;nReset;;;;[31:7];25'b0;RO;;;;;;;
;;;;;;dmmu_table15;[6:0];7'd15;R/W;;;;;;;
0x584;PRO_INTRUSION_CTRL;CLK;nReset;;;;[31:1];31'b0;RO;;;;;;;
;;;;;;pro_intrusion_record_reset_n;[0];1'b1;R/W;;;;;;;
0x588;PRO_INTRUSION_STATUS;CLK;nReset;;;;[31:4];28'b0;RO;;;;;;;
;;;;;;pro_intrusion_record;[3:0];4'b0;RO;;;;;;;
0x58C;APP_INTRUSION_CTRL;CLK;nReset;;;;[31:1];31'b0;RO;;;;;;;
;;;;;;app_intrusion_record_reset_n;[0];1'b1;R/W;;;;;;;
0x590;APP_INTRUSION_STATUS;CLK;nReset;;;;[31:4];28'b0;RO;;;;;;;
;;;;;;app_intrusion_record;[3:0];4'b0;RO;;;;;;;
0x594;FRONT_END_MEM_PD;CLK;nReset;;;;[31:4];28'b0;RO;;;;;;;
;;;;;;reg_pbus_mem_force_pd;[3];1'b0;R/W;;;;;;;
;;;;;;reg_pbus_mem_force_pu;[2];1'b1;R/W;;;;;;;
;;;;;;reg_agc_mem_force_pd;[1];1'b0;R/W;;;;;;;
;;;;;;reg_agc_mem_force_pu;[0];1'b1;R/W;;;;;;;
0x598;MMU_IA_INT_EN;CLK;nReset;;;;[31:24];8'b0;RO;;;;;;;
;;;;;;mmu_ia_int_en;[23:0];24'b0;R/W;;;;;;;
0x59C;MPU_IA_INT_EN;CLK;nReset;;;;[31:17];15'b0;RO;;;;;;;
;;;;;;mpu_ia_int_en;[16:0];17'b0;R/W;;;;;;;
0x5A0;CACHE_IA_INT_EN;CLK;nReset;;;;[31:28];4'b0;RO;;;;;;;
;;;;;;cache_ia_int_en;[27:0];28'b0;R/W;;;;;;;
0x5A4;SECURE_BOOT_CTRL;CLK;nReset;;;;[31:1];31'b0;RO;;;;;;;
;;;;;;sw_bootloader_sel;[0];1'b0;R/W;;;;;;;
0x5A8;SPI_DMA_CHAN_SEL;CLK;nReset;;;;[31:6];26'b0;RO;;;;;;;
;;;;;;SPI3_DMA_CHAN_SEL;[5:4];2'b00;R/W;;;;;;;
;;;;;;SPI2_DMA_CHAN_SEL;[3:2];2'b00;R/W;;;;;;;
;;;;;;SPI1_DMA_CHAN_SEL;[1:0];2'b00;R/W;;;;;;;
0x5AC;PRO_VECBASE_CTRL;CLK;nReset;;;;[31:2];30'b0;RO;;;;;;;
;;;;;;pro_out_vecbase_sel;[1:0];2'b0;R/W;;;;;;;
0x5B0;PRO_VECBASE_SET;CLK;nReset;;;;[31:22];10'b0;RO;;;;;;;
;;;;;;pro_out_vecbase_reg;[21:0];22'b0;R/W;;;;;;;
0x5B4;APP_VECBASE_CTRL;CLK;nReset;;;;[31:2];30'b0;RO;;;;;;;
;;;;;;app_out_vecbase_sel;[1:0];2'b0;R/W;;;;;;;
0x5B8;APP_VECBASE_SET;CLK;nReset;;;;[31:22];10'b0;RO;;;;;;;
;;;;;;app_out_vecbase_reg;[21:0];22'b0;R/W;;;;;;;
0xFFC;DPORT_REG_DATE;CLK;nReset;;;;[31:28];4'h0;RO;;;;;;;
;;;;;;dport_reg_date;[27:0];28'h1605190;R/W;;;;;;;
