## 引言
[金属与半导体](@entry_id:269023)之间的接触是现代电子学的基石，构成了从微处理器到光电探测器等所有[半导体器件](@entry_id:192345)不可或缺的组成部分。这些接触的电学行为——无论是作为高效“开关”的[肖特基接触](@entry_id:203080)，还是作为低阻“导线”的[欧姆接触](@entry_id:144303)——直接决定了器件的性能、速度与[功耗](@entry_id:264815)。然而，真实界面的物理现象远比理想模型复杂，理解并控制这些接触的特性，是[半导体](@entry_id:141536)技术发展的核心挑战。本文旨在系统性地揭示肖特基与[欧姆接触](@entry_id:144303)背后的深层物理。

我们将分三个章节展开探讨。在**“原理与机制”**中，我们将从理想的肖特基-莫特模型出发，逐步揭示[费米能级钉扎](@entry_id:271793)、隧穿效应等真实世界中的关键机制。接着，在**“应用与[交叉](@entry_id:147634)学科连接”**中，我们将展示这些基本原理如何在微电子、[材料科学](@entry_id:152226)乃至[自旋电子学](@entry_id:141468)等前沿领域中发挥关键作用。最后，通过**“Hands-On Practices”**，我们将理论与实践相结合，解决具体的工程问题。通过这一结构化的学习路径，读者将建立起对[金属-半导体接触](@entry_id:144862)全面而深入的理解。

## 原理与机制

本章旨在系统性地阐述[金属-半导体接触](@entry_id:144862)的核心物理原理与输运机制。我们将从最理想化的模型出发，逐步引入真实界面中存在的各种复杂物理效应，从而构建一个从基本概念到前沿研究的完整知识框架。我们将探讨[肖特基势垒](@entry_id:141319)和[欧姆接触](@entry_id:144303)的形成机制、控制电流通过界面的物理过程，以及决定实际器件性能的非理想因素。

### 理想金属-[半导体](@entry_id:141536)界面：肖特基-莫特模型

理解金属-[半导体](@entry_id:141536)（M-S）接触的起点是分析两种材料在形成紧密接触时，其[电子能带结构](@entry_id:136694)如何相互作用并达到热力学平衡。最简洁的模型是**肖特基-莫特（Schottky-Mott）模型**，它为我们提供了一个理想化的参考基准。

我们首先考虑在接触之前，金属和[半导体](@entry_id:141536)（以n型为例）各自的[能带图](@entry_id:272375)。系统的共同能量参考是**[真空能级](@entry_id:756402)**（$E_{\mathrm{vac}}$），即一个静止电子在材料外部的能量。金属的特性由其**[功函数](@entry_id:143004)**（$\Phi_M$）定义，这是将其费米能级（$E_F$）处的电子移到[真空能级](@entry_id:756402)所需的能量，即 $\Phi_M = E_{\mathrm{vac}} - E_F$。[半导体](@entry_id:141536)的关键参数是**电子亲和能**（$\chi$），即将其[导带](@entry_id:159736)底（$E_C$）的电子移到[真空能级](@entry_id:756402)所需的能量，$\chi = E_{\mathrm{vac}} - E_C$。

当[金属与半导体](@entry_id:269023)形成原子级紧密接触时，系统必须达到热力学平衡。这一平衡态的标志是整个系统具有一个统一的、空间上恒定的**[费米能级](@entry_id:143215)** $E_F$。为了实现费米能级的对齐，[电荷](@entry_id:275494)会在两种材料之间发生转移。考虑一种典型情况，即金属[功函数](@entry_id:143004)大于[半导体](@entry_id:141536)[功函数](@entry_id:143004)（$\Phi_M > \Phi_S$）。对于n型[半导体](@entry_id:141536)，其[功函数](@entry_id:143004) $\Phi_S = \chi + (E_C - E_F)_{\text{bulk}}$。因此，$\Phi_M > \Phi_S$ 的条件意味着在接触前，金属的费米能级低于[半导体](@entry_id:141536)的[费米能级](@entry_id:143215)。为了[达到平衡](@entry_id:170346)，电子会从能量较高的[半导体](@entry_id:141536)流向能量较低的金属。[@problem_id:2786085]

电子的流失使得[半导体](@entry_id:141536)在界面附近区域失去了原有的电中性。电子作为多数载流子被耗尽，留下了带正电、固定的已电离[施主杂质](@entry_id:160591)。这个带正[电荷](@entry_id:275494)的区域被称为**[空间电荷区](@entry_id:136997)**（space-charge region）或**[耗尽区](@entry_id:136997)**（depletion region）。这些净正[电荷](@entry_id:275494)在[半导体](@entry_id:141536)内部产生一个指向界面的内建[电场](@entry_id:194326)，它所对应的静电势导致了[半导体能带](@entry_id:275901)的**向上弯曲**。

在平衡状态下，[能带弯曲](@entry_id:271304)的最终结果是在界面处形成一个[能量势](@entry_id:748988)垒。对于从金属移动到[半导体](@entry_id:141536)的电子，这个势垒的高度被称为**[肖特基势垒高度](@entry_id:199965)**（Schottky Barrier Height），记为 $\phi_{Bn}$。在理想的肖特基-莫特模型下，我们假设界面是完美的，并且[真空能级](@entry_id:756402)在整个界面上是连续的。因此，势垒高度就是接触后[半导体](@entry_id:141536)[导带](@entry_id:159736)底与系统统一费米能级之间的能量差：
$$ \phi_{Bn} = E_C(\text{interface}) - E_F $$
根据[真空能级](@entry_id:756402)连续的假设，$E_C(\text{interface}) = E_{\mathrm{vac}} - \chi$ 且 $E_F = E_{\mathrm{vac}} - \Phi_M$，我们可以直接得到**肖特基-莫特法则**：
$$ \phi_{Bn} = \Phi_M - \chi $$
这个公式揭示了一个核心预测：在理想情况下，[肖特基势垒高度](@entry_id:199965)仅由金属的功函数和[半导体](@entry_id:141536)的电子亲和能决定，而与[半导体](@entry_id:141536)的[掺杂浓度](@entry_id:272646)无关。

例如，考虑一个功函数为 $\Phi_M = 5.10\,\mathrm{eV}$ 的金属（如铂）与n型硅（$\chi = 4.05\,\mathrm{eV}$，$E_g = 1.12\,\mathrm{eV}$）接触。根据肖特基-莫特模型，电子的[肖特基势垒高度](@entry_id:199965)为 $\phi_{Bn} = 5.10\,\mathrm{eV} - 4.05\,\mathrm{eV} = 1.05\,\mathrm{eV}$。[@problem_id:2786036]

相应地，我们也可以定义空穴的[肖特基势垒高度](@entry_id:199965) $\phi_{Bp}$，即[价带](@entry_id:158227)顶（$E_V$）与费米能级之间的能量差。由于在界面处 $E_g = E_C - E_V$，可以推导出重要的**和法则**：
$$ \phi_{Bp} = E_F - E_V(\text{interface}) = E_g - (E_C(\text{interface}) - E_F) = E_g - \phi_{Bn} $$
对于上述例子，空穴势垒高度为 $\phi_{Bp} = 1.12\,\mathrm{eV} - 1.05\,\mathrm{eV} = 0.07\,\mathrm{eV}$。

能带在[半导体](@entry_id:141536)内部的总弯曲量定义了**[内建电势](@entry_id:137446)**（built-in potential）$V_{bi}$。它等于[半导体](@entry_id:141536)深处（体区）与界面处[导带](@entry_id:159736)能量的差异除以元[电荷](@entry_id:275494) $q$。利用统一的费米能级作为参考，我们可以得到：
$$ qV_{bi} = E_C(\text{bulk}) - E_C(\text{interface}) = (E_C(\text{bulk}) - E_F) - (E_C(\text{interface}) - E_F) $$
代入定义，我们得到一个关键关系式：
$$ qV_{bi} = (E_C - E_F)_{\text{bulk}} - \phi_{Bn} $$
这里需要注意，通常将$V_{bi}$定义为正值，所以更严谨的写法是 $qV_{bi} = |\phi_{Bn} - (E_C - E_F)_{\text{bulk}}|$。对于形成[耗尽区](@entry_id:136997)的n型[半导体](@entry_id:141536)，$\phi_{Bn}$通常大于$(E_C - E_F)_{\text{bulk}}$，所以可以写为 $qV_{bi} = \phi_{Bn} - (E_C - E_F)_{\text{bulk}}$。[@problem_id:2786085]

肖特基-莫特模型的简洁性是建立在一系列严格的理想化假设之上的，包括：(1) 原子级突变且无缺陷的理想界面；(2) 界面处[半导体带隙](@entry_id:191250)内不存在电子态（即无**界面态**）；(3) 界面处没有固定的[电荷](@entry_id:275494)或偶极子层，这意味着不存在**[费米能级钉扎](@entry_id:271793)**；(4) 忽略[镜像力](@entry_id:272147)势垒降低效应。[@problem_id:2786036] 在实际情况中，这些假设往往不成立，但该模型为我们分析更复杂的真实界面提供了不可或缺的理论起点。

### [耗尽区](@entry_id:136997)的[静电学](@entry_id:140489)

一旦我们理解了势垒的形成，下一步就是定量描述耗尽区的电学特性。这通常通过求解**[泊松方程](@entry_id:143763)**（Poisson's equation）来实现。为了简化问题，我们引入**耗尽近似**（depletion approximation）：假设在宽度为 $W$ 的耗尽区内，[电荷密度](@entry_id:144672)是均匀的，由已电离的[施主杂质](@entry_id:160591)贡献，即 $\rho(x) = qN_D$（其中 $N_D$ 是施主浓度）；而在[耗尽区](@entry_id:136997)之外（$x > W$），[半导体](@entry_id:141536)是完全电中性的。

在零偏压下，通过对[泊松方程](@entry_id:143763) $\frac{d^2\psi}{dx^2} = -\frac{\rho}{\epsilon_s}$（其中 $\epsilon_s$ 是[半导体](@entry_id:141536)[介电常数](@entry_id:146714)）进行两次积分，并施加边界条件（在 $x=W$ 处[电场](@entry_id:194326)和[电势](@entry_id:267554)与体区平滑衔接），我们可以推导出耗尽区宽度 $W$ 的表达式：
$$ W = \sqrt{\frac{2\epsilon_s V_{bi}}{q N_D}} $$
这个公式清晰地表明，耗尽区宽度与[内建电势](@entry_id:137446)的平方根成正比，与[掺杂浓度](@entry_id:272646)的平方根成反比。

我们可以通过一个具体的例子来完整地走一遍计算流程。考虑一个由金属（$\Phi_M = 4.70\,\mathrm{eV}$）和n型砷化镓（GaAs）形成的[肖特基二极管](@entry_id:136475)，其参数为：$\chi_S = 4.07\,\mathrm{eV}$，$E_g = 1.42\,\mathrm{eV}$，$N_D = 2.0 \times 10^{16}\,\mathrm{cm}^{-3}$，$\epsilon_r = 13.1$，温度 $T=300\,\mathrm{K}$。[@problem_id:1800977]
1.  **计算[肖特基势垒高度](@entry_id:199965) $\phi_{Bn}$**：
    $\phi_{Bn} = \Phi_M - \chi_S = 4.70\,\mathrm{eV} - 4.07\,\mathrm{eV} = 0.63\,\mathrm{eV}$。
2.  **计算体区费米能级位置 $(E_C - E_F)_{\text{bulk}}$**：
    对于[非简并半导体](@entry_id:203941)，$(E_C - E_F)_{\text{bulk}} = k_B T \ln(\frac{N_C}{N_D})$。给定 $N_C = 4.7 \times 10^{17}\,\mathrm{cm}^{-3}$，在 $300\,\mathrm{K}$ 时 $k_B T \approx 0.0259\,\mathrm{eV}$，我们得到 $(E_C - E_F)_{\text{bulk}} \approx 0.0816\,\mathrm{eV}$。
3.  **计算[内建电势](@entry_id:137446) $V_{bi}$**：
    $qV_{bi} = \phi_{Bn} - (E_C - E_F)_{\text{bulk}} = 0.63\,\mathrm{eV} - 0.0816\,\mathrm{eV} = 0.5484\,\mathrm{eV}$，所以 $V_{bi} \approx 0.548\,\mathrm{V}$。
4.  **计算耗尽区宽度 $W$**：
    将所有参数转换为[国际单位制](@entry_id:172547)后，代入公式 $W = \sqrt{\frac{2\epsilon_s V_{bi}}{q N_D}}$，可计算出 $W \approx 199\,\mathrm{nm}$。

这个计算过程将抽象的[能带图](@entry_id:272375)与可测量的物理尺寸联系起来，是理解和设计[半导体器件](@entry_id:192345)的基础。

### 从整流到[欧姆接触](@entry_id:144303)

[金属-半导体接触](@entry_id:144862)的行为可以分为两大类：**[肖特基接触](@entry_id:203080)**（Schottky contact）和**[欧姆接触](@entry_id:144303)**（Ohmic contact）。它们的运行定义（operational definition）基于其电流-电压（I-V）特性。[@problem_id:2786071]
*   **[肖特基接触](@entry_id:203080)**表现出**整流**（rectifying）行为。其I-V曲线是高度不对称的，类似于二极管。这是因为存在一个显著的[能量势](@entry_id:748988)垒，阻碍了多数载流子的流动。
*   **[欧姆接触](@entry_id:144303)**则表现出**线性、对称**的I-V特性。在零偏压附近，电流与电压成正比（$I \propto V$），[接触电阻](@entry_id:142898)很低，允许多数载流子在两个方向上都能高效地通过。

这两种行为的根源在于界面处[能带结构](@entry_id:139379)的不同。

1.  **形成[肖特基接触](@entry_id:203080)（耗尽型）**：
    如前所述，当 $\Phi_M > \Phi_S$ 时（对n型[半导体](@entry_id:141536)），界面形成[耗尽区](@entry_id:136997)和能量势垒。这个势垒导致了[整流](@entry_id:197363)特性。在正向偏压下，势垒高度降低，电流[指数增长](@entry_id:141869)；在[反向偏压](@entry_id:262204)下，势垒高度增加，电流很小并饱和。例如，对于一个中等掺杂（$N_D = 10^{16}\,\mathrm{cm^{-3}}$）的n型硅，与[功函数](@entry_id:143004)较高的金属（如 $\Phi_{M} = \chi + 0.90\,\mathrm{eV}$）接触时，会形成一个高达 $0.90\,\mathrm{eV}$ 的势垒，表现为典型的[肖特基接触](@entry_id:203080)。[@problem_id:3005174]

2.  **形成理想[欧姆接触](@entry_id:144303)（积累型）**：
    当 $\Phi_M  \Phi_S$ 时（对n型[半导体](@entry_id:141536)），情况则完全不同。为了实现[费米能级对齐](@entry_id:265596)，电子会从金属流向[半导体](@entry_id:141536)，在界面处形成一个**积累层**（accumulation layer）。这导致[半导体能带](@entry_id:275901)向下弯曲，不仅没有形成势垒，反而在界面处为多数载流子（电子）创造了一个低电阻通道。这种接触天然地表现出欧姆行为。例如，与[功函数](@entry_id:143004)较低的金属（如 $\Phi_{M} = \chi - 0.10\,\mathrm{eV}$）接触时，就会形成积累层，得到一个理想的[欧姆接触](@entry_id:144303)。[@problem_id:3005174]

3.  **通过隧穿机制实现[欧姆接触](@entry_id:144303)**：
    在实际器件制造中，找到满足 $\Phi_M  \Phi_S$ 条件的稳定金属往往很困难。幸运的是，还有一种更普遍、更实用的方法来制造[欧姆接触](@entry_id:144303)：**隧穿**（tunneling）。
    即使存在一个相当大的势垒（即 $\phi_{Bn} > 0$），如果这个势垒足够**薄**，载流子就可以依据量子力学原理直接隧穿过去，而不是通过[热激发](@entry_id:275697)越过它。当[隧穿概率](@entry_id:150336)足够高时，界面同样表现出低电阻的线性I-V特性，从而实现[欧姆接触](@entry_id:144303)。
    关键在于如何使势垒变薄。回顾[耗尽区](@entry_id:136997)宽度的公式 $W \propto N_D^{-1/2}$，我们发现，通过**极大地提高[半导体](@entry_id:141536)的[掺杂浓度](@entry_id:272646)**（通常达到简并掺杂水平，$N_D > 10^{19}\,\mathrm{cm}^{-3}$），可以使[耗尽区](@entry_id:136997)宽度 $W$ 减小到只有几个纳米。[@problem_id:2786071]
    例如，对于一个理想势垒高度为 $\phi_{Bn} = 0.60\,\mathrm{eV}$ 的接触，在中等掺杂（$N_D=10^{16}\,\mathrm{cm^{-3}}$）下，它是一个良好的[肖特基接触](@entry_id:203080)。但如果将掺杂提高到 $N_D = 5 \times 10^{19}\,\mathrm{cm^{-3}}$，计算出的耗尽区宽度仅为 $W \approx 3.9\,\mathrm{nm}$。如此薄的势垒使得电子能够高效地隧穿，从而使接触表现为欧姆特性。[@problem_id:3005174]
    这一原理至关重要，它告诉我们：**零势垒高度是实现[欧姆接触](@entry_id:144303)的充分条件，但不是必要条件**。通过重掺杂诱导隧穿，是制造[欧姆接触](@entry_id:144303)最常用的技术。

### 电流输运机制

载流子如何穿越[肖特基势垒](@entry_id:141319)？其主导的物理过程取决于势垒的宽度（由掺杂决定）和载流子的热能（由温度决定）。主要有三种机制：[@problem_id:2786017]

*   **[热电子发射](@entry_id:138033)（Thermionic Emission, TE）**：这是一种经典过程。载流子通过热搅动获得足够的能量（大于势垒高度 $\phi_{Bn}$），从而“越过”势垒。这种机制在**势垒较宽**（轻度或中度掺杂）和**温度较高**时占主导。理想的[肖特基二极管](@entry_id:136475)整流特性就是由TE主导的。

*   **场发射（Field Emission, FE）**：这是一种纯粹的[量子隧穿](@entry_id:142867)过程。载流子在费米能级附近，直接隧穿通过整个势垒。这种机制要求势垒非常薄，因此它在**势垒极窄**（重度或简并掺杂）和**温度较低**（热能不足以越过势垒）时占主导。这正是隧穿[欧姆接触](@entry_id:144303)的工作原理。

*   **热-场发射（Thermionic-Field Emission, TFE）**：这是一种混合过程。载流子首先被热激发到势垒中的某个能量位置（低于势垒顶），然后再隧穿通过剩余的、更薄的势垒部分。这种机制在介于TE和FE之间的**中等掺杂**和**中等温度**条件下非常重要。

这三种机制的相对重要性决定了接触的电学行为，从理想的整流特性（TE），到非理想的整流（TFE），再到线性的欧姆行为（FE）。

### 对理想模型的偏离：真实世界的接触

到目前为止，我们的讨论主要基于理想模型。然而，真实的金属-[半导体](@entry_id:141536)界面要复杂得多。理解这些非理想效应对于解释实验数据和设计高性能器件至关重要。

#### [镜像力](@entry_id:272147)导致的势垒降低

当一个电子从[半导体](@entry_id:141536)内部靠近导电的金属表面时，它会在金属中感应出一个等效的“镜像”正[电荷](@entry_id:275494)。电子与这个[镜像电荷](@entry_id:266998)之间的库仑吸[引力](@entry_id:175476)会叠加在原有的[肖特基势垒](@entry_id:141319)上。这种吸引势能会使总的势垒形状发生改变：势垒的峰值会向[半导体](@entry_id:141536)内部移动一小段距离，并且其高度会略微降低。这种效应被称为**[镜像力](@entry_id:272147)势垒降低**（image-force barrier lowering）。[@problem_id:1801002]

势垒的降低量 $\Delta\phi$ 取决于[界面处的电场](@entry_id:200060)强度 $E$：
$$ \Delta\phi = \sqrt{\frac{q E}{4\pi\epsilon_s}} $$
由于界面[电场](@entry_id:194326)依赖于外加偏压，这意味着有效的[肖特基势垒高度](@entry_id:199965)实际上是电压的函数。例如，在[反向偏压](@entry_id:262204) $V_R$ 下，界面最大[电场](@entry_id:194326) $E_{\text{max}} = \sqrt{2 q N_d (V_{bi} + V_R) / \epsilon_s}$。对于一个$V_{bi}=0.750\,\mathrm{V}$的GaAs[肖特基二极管](@entry_id:136475)，在$4.00\,\mathrm{V}$[反向偏压](@entry_id:262204)下，其势垒降低量可计算约为 $0.045\,\mathrm{eV}$。[@problem_id:1801002] 这种效应虽然通常不大，但它是导致真实[二极管](@entry_id:160339)反向电流不完全饱和的原因之一。

#### 界面态与[费米能级钉扎](@entry_id:271793)

肖特基-莫特模型最关键的假设是界面处是完美的，没有电子态。然而，真实的界面由于原子键的中断、[表面重构](@entry_id:145120)、缺陷或金属原子扩散等原因，会在[半导体](@entry_id:141536)的[带隙](@entry_id:191975)中引入大量的局域电子态，称为**界面态**（interface states）。这些界面态的密度通常用 $D_{it}$ (单位：$\mathrm{cm}^{-2}\mathrm{eV}^{-1}$) 来描述。[@problem_id:2786046]

这些界面态可以捕获或释放电子，从而在界面上储存[电荷](@entry_id:275494)。这些态的[电荷](@entry_id:275494)状态（类施主或类受主）及其能量[分布](@entry_id:182848)决定了一个重要的参数——**[电荷](@entry_id:275494)中性点**（Charge Neutrality Level, $E_{CNL}$）。当界面费米能级恰好位于 $E_{CNL}$ 时，界面态所携带的净[电荷](@entry_id:275494)为零。

如果界面态密度 $D_{it}$ 非常高，它们就会对[费米能级](@entry_id:143215)的位置产生强大的“钳位”或“钉扎”效应。其物理机制是：当试图通过改变金属[功函数](@entry_id:143004)来[移动界面](@entry_id:141467)[费米能级](@entry_id:143215)时，任何微小的[能级移动](@entry_id:156631)都会导致大量的界面态被填充或清空，从而产生巨大的界面[电荷](@entry_id:275494)。这个界面[电荷](@entry_id:275494)产生的[电场](@entry_id:194326)会反过来抵抗费米能级的移动，使其被“钉扎”在 $E_{CNL}$ 附近。

**[费米能级钉扎](@entry_id:271793)**（Fermi-level pinning）的后果是颠覆性的：它使得[肖特基势垒高度](@entry_id:199965) $\phi_{Bn}$ 在很大程度上不再由金属功函数 $\Phi_M$ 决定（即肖特基-莫特法则失效），而是主要由[半导体](@entry_id:141536)本身的表面性质（即$E_{CNL}$）决定，即 $\phi_{Bn} \approx E_g - E_{CNL}$（对于n型）。

这种效应在许多III-V族[半导体](@entry_id:141536)（如GaAs）的界面上尤为显著，它们的表面通常具有很高的界面[态密度](@entry_id:147894)，导致其[肖特基势垒高度](@entry_id:199965)对不同金属的选择非常不敏感。这给制造高质量的[欧姆接触](@entry_id:144303)带来了巨大挑战，往往只能依赖于重掺杂隧穿技术。相比之下，高质量的硅（Si）表面可以实现较低的界面态密度，其[费米能级钉扎](@entry_id:271793)效应相对较弱，因此势垒高度对金属[功函数](@entry_id:143004)的依赖性更强一些。[@problem_id:2786046]

#### [理想因子](@entry_id:137944)n：非理想性的量度

在实验上，我们通过测量正向偏压下的I-V曲线来表征[肖特基二极管](@entry_id:136475)的质量。对于由[热电子发射](@entry_id:138033)主导的理想[二极管](@entry_id:160339)，其电流满足 $I \propto \exp(qV/k_B T)$。然而，真实器件的电流通常表示为：
$$ I \propto \exp\left(\frac{qV}{n k_B T}\right) $$
这里的 $n$ 被称为**[理想因子](@entry_id:137944)**（ideality factor）。它可以通过I-V曲线的[半对数图](@entry_id:273457)的斜率来实验确定：
$$ n \equiv \frac{q}{k_B T} \frac{dV}{d(\ln I)} $$
对于纯粹的[热电子发射](@entry_id:138033)，[理想因子](@entry_id:137944) $n=1$。任何大于1的数值都表明存在偏离理想模型的输运机制或界面非理想性。因此，$n$ 成为了一个衡量[肖特基接触](@entry_id:203080)质量的重要参数。[@problem_id:2786062]

导致 $n > 1$ 的主要物理机制包括：
1.  **[空间电荷区](@entry_id:136997)内的[载流子复合](@entry_id:195598)**：通过Shockley-Read-Hall（SRH）机制，电子和空穴在耗尽区内的缺陷态上复合。这种复合电流的电压依赖性为 $\exp(qV/2k_B T)$。当它与TE电流（$n=1$）并存时，总电流在低偏压下会表现出接近于 $n=2$ 的行为。
2.  **隧穿效应**：如前述的TFE机制，其固有的电压依赖性就不同于纯TE，导致其等效的[理想因子](@entry_id:137944) $n>1$。
3.  **偏压依赖的界面[电荷](@entry_id:275494)**：如果界面态的[电荷](@entry_id:275494)状态随外加偏压而改变，部分外加电压会降落在界面层上，而不是完全用于降低[半导体](@entry_id:141536)势垒。这使得电流对总电压的响应变弱，从而表现为一个大于1的[理想因子](@entry_id:137944)。
4.  **势垒高度不[均匀性](@entry_id:152612)**：这是真实界面中一个非常重要且复杂的效应，我们将在下面详细讨论。

#### 势垒高度不[均匀性](@entry_id:152612)的影响

真实的金属-[半导体](@entry_id:141536)界面在纳米尺度上远非均匀。表面的原子台阶、缺陷、杂质团簇或金属晶粒取向的不同，都会导致局域的[肖特基势垒高度](@entry_id:199965)存在涨落。一个常见的模型是，界面可以看作是由大面积的高势垒背景和镶嵌其中的小面积**低势垒“补丁”**（low-barrier patches）组成。[@problem_id:2786022]

这种不均匀性对电流输运有着深远的影响，因为电流会优先通过电阻最小的路径，即低势垒补丁。[电流密度](@entry_id:190690)[对势](@entry_id:753090)垒高度是指数依赖的，因此即使低势垒补丁的[面积分](@entry_id:275394)数 $f$ 很小，它们也可能主导总的电流。在室温下，一个仅为 $0.3\,\mathrm{eV}$ 的势垒差，其电流密度之比就高达 $\exp(0.3/0.0259) \approx 10^5$。这意味着，如果低势垒区的面积分数 $f > 10^{-5}$，那么总电流就将由这些补丁主导。[@problem_id:2786022]

势垒不[均匀性](@entry_id:152612)会导致一系列可观测的非理想行为：
*   **正向I-V特性**：在低正向偏压下，电流主要流经低势垒补丁。由于这些补丁周围的[电场](@entry_id:194326)（“pinch-off”效应），其局部I-V行为本身就非理想（$n_{local}>1$），导致测得的整体[理想因子](@entry_id:137944) $n > 1$。随着偏压升高，高势垒区域开始导通，其理想的 $n=1$ 行为逐渐成为主导，因此总的[理想因子](@entry_id:137944)会随电压升高而趋向于1。
*   **反向I-V特性**：[反向饱和电流](@entry_id:263407)同样由低势垒补丁主导，因为它们提供了“最容易泄漏”的路径。这导致反向漏电流远大于根据平均势垒高度所预测的值。
*   **[温度依赖性](@entry_id:147684)**：通过变温测量并绘制**理查森图**（Richardson plot, $\ln(J_s/T^2)$ vs $1/T$），可以提取表观的势垒高度。对于不均匀势垒，在高温下，载流子有足够能量越过各种势垒，测得的势垒高度接近面积加权平均值。而在低温下，电流会“冻结”在高势垒区域，完全集中在最低的势垒补丁上，因此测得的势垒高度会降低并趋近于最低势垒值。这导致理查森图呈现出特征性的向上弯曲。[@problem_id:2786022]

综上所述，从理想的肖特基-莫特模型到考虑了各种非理想效应的复杂图像，我们构建了对[金属-半导体接触](@entry_id:144862)的全面理解。这些原理和机制不仅解释了[肖特基二极管](@entry_id:136475)的整流行为和[欧姆接触](@entry_id:144303)的线性行为，也为设计、制造和表征先进半导体器件提供了坚实的物理基础。