## 建立时间与保持时间
* [1 锁存器、触发器以及寄存器](#1-锁存器、触发器以及寄存器) 
 
### 1 锁存器、触发器以及寄存器
* 锁存器(latch)： 锁存器对电平敏感，是电平触发的存储单元。使能时，输出随着输入数据发生变化；锁存时，输出保持不变，输入信号不起作用。
锁存器也被称为透明的锁存器，指的是不锁存时，输出对输入是透明的。常见的锁存器有门控RS锁存器、D锁存器，门级电路原理图如图2-1所示。
<p align="center">  
    <img src=https://github.com/zcl-tju/interview_digital_IC/blob/master/img/fig2-1.png width="60%" height="60%"/> 
    <p align="center">  
        图2-1 锁存器门级原理图  
     
* 触发器(flip-flop, FF)：  
