上一个版本的代码写的比较差，状态机逻辑杂乱，本次重新优化一下。
2022/06/14
上个版本的测试文件在vivado中进行，运行很慢，这次在vsc中用wavetrace插件测试。
2022/06/15
相比于一段式状态机，三段式状态机的逻辑会清晰不少，同时让我对“并行”有了进一步的理解。

网络上uart模块多用4个状态实现，我用了12个状态，其实完全没必要。

由于上周刚研究了uart，本次重新构建很快就完成了，测试结果也没有问题。
就是有一个问题困扰了我很久，总线数据究竟是怎么传到uart模块的？

这样连续传来？
__  __________________  ___________________
  \/                  \/                   \
  /\                  /\                   /

这样断续传来？
     ________                  ________
____/        \________________/        \___
    \        /                \        /

这导致bus_arrival参数的实现浪费了我很多时间，最后姑且认为是断续传来的。。

