TimeQuest Timing Analyzer report for itr_201c
Thu Sep 08 15:18:25 2016
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Fmax Summary
  6. Setup Summary
  7. Hold Summary
  8. Recovery Summary
  9. Removal Summary
 10. Minimum Pulse Width Summary
 11. Setup: 'clk_1mhz'
 12. Setup: 'pwm_clk_div[2]'
 13. Setup: 'fpga_clk'
 14. Setup: 'my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9]'
 15. Hold: 'clk_1mhz'
 16. Hold: 'pwm_clk_div[2]'
 17. Hold: 'my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9]'
 18. Hold: 'fpga_clk'
 19. Minimum Pulse Width: 'clk_1mhz'
 20. Minimum Pulse Width: 'fpga_clk'
 21. Minimum Pulse Width: 'my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9]'
 22. Minimum Pulse Width: 'pwm_clk_div[2]'
 23. Setup Times
 24. Hold Times
 25. Clock to Output Times
 26. Minimum Clock to Output Times
 27. Propagation Delay
 28. Minimum Propagation Delay
 29. Setup Transfers
 30. Hold Transfers
 31. Report TCCS
 32. Report RSKM
 33. Unconstrained Paths
 34. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; itr_201c                                                           ;
; Device Family      ; MAX II                                                             ;
; Device Name        ; EPM570T144C5                                                       ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Slow Model                                                         ;
; Rise/Fall Delays   ; Unavailable                                                        ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                               ;
+-----------------------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------------------------------------------+
; Clock Name                                                                        ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                                                               ;
+-----------------------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------------------------------------------+
; clk_1mhz                                                                          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_1mhz }                                                                          ;
; fpga_clk                                                                          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { fpga_clk }                                                                          ;
; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] } ;
; pwm_clk_div[2]                                                                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { pwm_clk_div[2] }                                                                    ;
+-----------------------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fmax Summary                                                                                                            ;
+------------+-----------------+-----------------------------------------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                                                        ; Note ;
+------------+-----------------+-----------------------------------------------------------------------------------+------+
; 100.85 MHz ; 100.85 MHz      ; clk_1mhz                                                                          ;      ;
; 117.21 MHz ; 117.21 MHz      ; pwm_clk_div[2]                                                                    ;      ;
; 133.1 MHz  ; 133.1 MHz       ; fpga_clk                                                                          ;      ;
; 448.23 MHz ; 448.23 MHz      ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ;      ;
+------------+-----------------+-----------------------------------------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------------------------------------------------------+
; Setup Summary                                                                                              ;
+-----------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                             ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------------------------+--------+---------------+
; clk_1mhz                                                                          ; -8.916 ; -1606.530     ;
; pwm_clk_div[2]                                                                    ; -7.532 ; -125.796      ;
; fpga_clk                                                                          ; -6.513 ; -236.958      ;
; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; -1.231 ; -4.353        ;
+-----------------------------------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------+
; Hold Summary                                                                                               ;
+-----------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                             ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------------------------+--------+---------------+
; clk_1mhz                                                                          ; -2.264 ; -3.956        ;
; pwm_clk_div[2]                                                                    ; 1.283  ; 0.000         ;
; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; 1.397  ; 0.000         ;
; fpga_clk                                                                          ; 1.667  ; 0.000         ;
+-----------------------------------------------------------------------------------+--------+---------------+


--------------------
; Recovery Summary ;
--------------------
No paths to report.


-------------------
; Removal Summary ;
-------------------
No paths to report.


+------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width Summary                                                                                ;
+-----------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                             ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------------------------+--------+---------------+
; clk_1mhz                                                                          ; -2.289 ; -2.289        ;
; fpga_clk                                                                          ; -2.289 ; -2.289        ;
; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; 0.234  ; 0.000         ;
; pwm_clk_div[2]                                                                    ; 0.234  ; 0.000         ;
+-----------------------------------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'clk_1mhz'                                                                                                                ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -8.916 ; wsd:WSD2|wsd_counter[2] ; wsd:WSD2|data_shift[17] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.583      ;
; -8.916 ; wsd:WSD2|wsd_counter[2] ; wsd:WSD2|data_shift[15] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.583      ;
; -8.916 ; wsd:WSD2|wsd_counter[2] ; wsd:WSD2|data_shift[16] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.583      ;
; -8.916 ; wsd:WSD2|wsd_counter[2] ; wsd:WSD2|data_shift[6]  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.583      ;
; -8.916 ; wsd:WSD2|wsd_counter[2] ; wsd:WSD2|data_shift[7]  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.583      ;
; -8.916 ; wsd:WSD2|wsd_counter[2] ; wsd:WSD2|data_shift[8]  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.583      ;
; -8.810 ; wsd:WSD2|wsd_counter[0] ; wsd:WSD2|data_shift[17] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.477      ;
; -8.810 ; wsd:WSD2|wsd_counter[0] ; wsd:WSD2|data_shift[15] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.477      ;
; -8.810 ; wsd:WSD2|wsd_counter[0] ; wsd:WSD2|data_shift[16] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.477      ;
; -8.810 ; wsd:WSD2|wsd_counter[0] ; wsd:WSD2|data_shift[6]  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.477      ;
; -8.810 ; wsd:WSD2|wsd_counter[0] ; wsd:WSD2|data_shift[7]  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.477      ;
; -8.810 ; wsd:WSD2|wsd_counter[0] ; wsd:WSD2|data_shift[8]  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.477      ;
; -8.787 ; wsd:WSD2|wsd_counter[1] ; wsd:WSD2|data_shift[17] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.454      ;
; -8.787 ; wsd:WSD2|wsd_counter[1] ; wsd:WSD2|data_shift[15] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.454      ;
; -8.787 ; wsd:WSD2|wsd_counter[1] ; wsd:WSD2|data_shift[16] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.454      ;
; -8.787 ; wsd:WSD2|wsd_counter[1] ; wsd:WSD2|data_shift[6]  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.454      ;
; -8.787 ; wsd:WSD2|wsd_counter[1] ; wsd:WSD2|data_shift[7]  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.454      ;
; -8.787 ; wsd:WSD2|wsd_counter[1] ; wsd:WSD2|data_shift[8]  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.454      ;
; -8.598 ; wsd:WSD2|wsd_counter[2] ; wsd:WSD2|data_shift[25] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.265      ;
; -8.492 ; wsd:WSD2|wsd_counter[0] ; wsd:WSD2|data_shift[25] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.159      ;
; -8.491 ; wsd:WSD2|wsd_counter[2] ; wsd:WSD2|data_shift[3]  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.158      ;
; -8.491 ; wsd:WSD2|wsd_counter[2] ; wsd:WSD2|data_shift[19] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.158      ;
; -8.491 ; wsd:WSD2|wsd_counter[2] ; wsd:WSD2|data_shift[33] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.158      ;
; -8.491 ; wsd:WSD2|wsd_counter[2] ; wsd:WSD2|data_shift[20] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.158      ;
; -8.491 ; wsd:WSD2|wsd_counter[2] ; wsd:WSD2|data_shift[31] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.158      ;
; -8.491 ; wsd:WSD2|wsd_counter[2] ; wsd:WSD2|data_shift[32] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.158      ;
; -8.491 ; wsd:WSD2|wsd_counter[2] ; wsd:WSD2|data_shift[21] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.158      ;
; -8.482 ; wsd:WSD2|wsd_counter[2] ; wsd:WSD2|data_shift[26] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.149      ;
; -8.482 ; wsd:WSD2|wsd_counter[2] ; wsd:WSD2|data_shift[29] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.149      ;
; -8.482 ; wsd:WSD2|wsd_counter[2] ; wsd:WSD2|data_shift[30] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.149      ;
; -8.481 ; wsd:WSD1|wsd_counter[1] ; wsd:WSD1|data_shift[19] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.148      ;
; -8.481 ; wsd:WSD1|wsd_counter[1] ; wsd:WSD1|data_shift[20] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.148      ;
; -8.481 ; wsd:WSD1|wsd_counter[1] ; wsd:WSD1|data_shift[18] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.148      ;
; -8.481 ; wsd:WSD1|wsd_counter[1] ; wsd:WSD1|data_shift[21] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.148      ;
; -8.480 ; wsd:WSD2|wsd_counter[2] ; wsd:WSD2|data_shift[13] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.147      ;
; -8.479 ; wsd:WSD2|wsd_counter[2] ; wsd:WSD2|data_shift[27] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.146      ;
; -8.479 ; wsd:WSD2|wsd_counter[2] ; wsd:WSD2|data_shift[28] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.146      ;
; -8.469 ; wsd:WSD2|wsd_counter[3] ; wsd:WSD2|data_shift[17] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.136      ;
; -8.469 ; wsd:WSD2|wsd_counter[3] ; wsd:WSD2|data_shift[15] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.136      ;
; -8.469 ; wsd:WSD2|wsd_counter[3] ; wsd:WSD2|data_shift[16] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.136      ;
; -8.469 ; wsd:WSD2|wsd_counter[3] ; wsd:WSD2|data_shift[6]  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.136      ;
; -8.469 ; wsd:WSD2|wsd_counter[3] ; wsd:WSD2|data_shift[7]  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.136      ;
; -8.469 ; wsd:WSD2|wsd_counter[3] ; wsd:WSD2|data_shift[8]  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.136      ;
; -8.469 ; wsd:WSD2|wsd_counter[1] ; wsd:WSD2|data_shift[25] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.136      ;
; -8.462 ; wsd:WSD2|wsd_counter[4] ; wsd:WSD2|data_shift[17] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.129      ;
; -8.462 ; wsd:WSD2|wsd_counter[4] ; wsd:WSD2|data_shift[15] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.129      ;
; -8.462 ; wsd:WSD2|wsd_counter[4] ; wsd:WSD2|data_shift[16] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.129      ;
; -8.462 ; wsd:WSD2|wsd_counter[4] ; wsd:WSD2|data_shift[6]  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.129      ;
; -8.462 ; wsd:WSD2|wsd_counter[4] ; wsd:WSD2|data_shift[7]  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.129      ;
; -8.462 ; wsd:WSD2|wsd_counter[4] ; wsd:WSD2|data_shift[8]  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.129      ;
; -8.460 ; wsd:WSD2|wsd_counter[2] ; wsd:WSD2|data_shift[22] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.127      ;
; -8.444 ; wsd:WSD2|wsd_counter[2] ; wsd:WSD2|data_shift[37] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.111      ;
; -8.444 ; wsd:WSD2|wsd_counter[2] ; wsd:WSD2|data_shift[38] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.111      ;
; -8.444 ; wsd:WSD2|wsd_counter[2] ; wsd:WSD2|data_shift[39] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.111      ;
; -8.444 ; wsd:WSD2|wsd_counter[2] ; wsd:WSD2|data_shift[40] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.111      ;
; -8.442 ; wsd:WSD1|wsd_counter[4] ; wsd:WSD1|data_shift[19] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.109      ;
; -8.442 ; wsd:WSD1|wsd_counter[4] ; wsd:WSD1|data_shift[20] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.109      ;
; -8.442 ; wsd:WSD1|wsd_counter[4] ; wsd:WSD1|data_shift[18] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.109      ;
; -8.442 ; wsd:WSD1|wsd_counter[4] ; wsd:WSD1|data_shift[21] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.109      ;
; -8.433 ; wsd:WSD1|wsd_counter[1] ; wsd:WSD1|data_shift[26] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.100      ;
; -8.424 ; wsd:WSD2|wsd_counter[2] ; wsd:WSD2|data_shift[9]  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.091      ;
; -8.424 ; wsd:WSD2|wsd_counter[2] ; wsd:WSD2|data_shift[36] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.091      ;
; -8.424 ; wsd:WSD2|wsd_counter[2] ; wsd:WSD2|data_shift[1]  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.091      ;
; -8.424 ; wsd:WSD2|wsd_counter[2] ; wsd:WSD2|data_shift[2]  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.091      ;
; -8.394 ; wsd:WSD1|wsd_counter[4] ; wsd:WSD1|data_shift[26] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.061      ;
; -8.385 ; wsd:WSD2|wsd_counter[0] ; wsd:WSD2|data_shift[3]  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.052      ;
; -8.385 ; wsd:WSD2|wsd_counter[0] ; wsd:WSD2|data_shift[19] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.052      ;
; -8.385 ; wsd:WSD2|wsd_counter[0] ; wsd:WSD2|data_shift[33] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.052      ;
; -8.385 ; wsd:WSD2|wsd_counter[0] ; wsd:WSD2|data_shift[20] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.052      ;
; -8.385 ; wsd:WSD2|wsd_counter[0] ; wsd:WSD2|data_shift[31] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.052      ;
; -8.385 ; wsd:WSD2|wsd_counter[0] ; wsd:WSD2|data_shift[32] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.052      ;
; -8.385 ; wsd:WSD2|wsd_counter[0] ; wsd:WSD2|data_shift[21] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.052      ;
; -8.376 ; wsd:WSD2|wsd_counter[0] ; wsd:WSD2|data_shift[26] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.043      ;
; -8.376 ; wsd:WSD2|wsd_counter[0] ; wsd:WSD2|data_shift[29] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.043      ;
; -8.376 ; wsd:WSD2|wsd_counter[0] ; wsd:WSD2|data_shift[30] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.043      ;
; -8.374 ; wsd:WSD2|wsd_counter[0] ; wsd:WSD2|data_shift[13] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.041      ;
; -8.373 ; wsd:WSD2|wsd_counter[0] ; wsd:WSD2|data_shift[27] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.040      ;
; -8.373 ; wsd:WSD2|wsd_counter[0] ; wsd:WSD2|data_shift[28] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.040      ;
; -8.362 ; wsd:WSD2|wsd_counter[1] ; wsd:WSD2|data_shift[3]  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.029      ;
; -8.362 ; wsd:WSD2|wsd_counter[1] ; wsd:WSD2|data_shift[19] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.029      ;
; -8.362 ; wsd:WSD2|wsd_counter[1] ; wsd:WSD2|data_shift[33] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.029      ;
; -8.362 ; wsd:WSD2|wsd_counter[1] ; wsd:WSD2|data_shift[20] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.029      ;
; -8.362 ; wsd:WSD2|wsd_counter[1] ; wsd:WSD2|data_shift[31] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.029      ;
; -8.362 ; wsd:WSD2|wsd_counter[1] ; wsd:WSD2|data_shift[32] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.029      ;
; -8.362 ; wsd:WSD2|wsd_counter[1] ; wsd:WSD2|data_shift[21] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.029      ;
; -8.354 ; wsd:WSD2|wsd_counter[0] ; wsd:WSD2|data_shift[22] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.021      ;
; -8.353 ; wsd:WSD2|wsd_counter[1] ; wsd:WSD2|data_shift[26] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.020      ;
; -8.353 ; wsd:WSD2|wsd_counter[1] ; wsd:WSD2|data_shift[29] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.020      ;
; -8.353 ; wsd:WSD2|wsd_counter[1] ; wsd:WSD2|data_shift[30] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.020      ;
; -8.351 ; wsd:WSD2|wsd_counter[1] ; wsd:WSD2|data_shift[13] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.018      ;
; -8.350 ; wsd:WSD2|wsd_counter[1] ; wsd:WSD2|data_shift[27] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.017      ;
; -8.350 ; wsd:WSD2|wsd_counter[1] ; wsd:WSD2|data_shift[28] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.017      ;
; -8.338 ; wsd:WSD2|wsd_counter[0] ; wsd:WSD2|data_shift[37] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.005      ;
; -8.338 ; wsd:WSD2|wsd_counter[0] ; wsd:WSD2|data_shift[38] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.005      ;
; -8.338 ; wsd:WSD2|wsd_counter[0] ; wsd:WSD2|data_shift[39] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.005      ;
; -8.338 ; wsd:WSD2|wsd_counter[0] ; wsd:WSD2|data_shift[40] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.005      ;
; -8.331 ; wsd:WSD2|wsd_counter[1] ; wsd:WSD2|data_shift[22] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 8.998      ;
; -8.318 ; wsd:WSD2|wsd_counter[0] ; wsd:WSD2|data_shift[9]  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 8.985      ;
; -8.318 ; wsd:WSD2|wsd_counter[0] ; wsd:WSD2|data_shift[36] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 8.985      ;
; -8.318 ; wsd:WSD2|wsd_counter[0] ; wsd:WSD2|data_shift[1]  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 8.985      ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Setup: 'pwm_clk_div[2]'                                                                                               ;
+--------+-----------------+-----------------+----------------+----------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node         ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+-----------------+----------------+----------------+--------------+------------+------------+
; -7.532 ; led_pwm_cnt[1]  ; led_pwm_cnt[6]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 8.199      ;
; -7.532 ; led_pwm_cnt[1]  ; led_pwm_cnt[5]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 8.199      ;
; -7.532 ; led_pwm_cnt[1]  ; led_pwm_cnt[4]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 8.199      ;
; -7.532 ; led_pwm_cnt[1]  ; led_pwm_cnt[7]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 8.199      ;
; -7.532 ; led_pwm_cnt[1]  ; led_pwm_cnt[3]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 8.199      ;
; -7.532 ; led_pwm_cnt[1]  ; led_pwm_cnt[2]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 8.199      ;
; -7.532 ; led_pwm_cnt[1]  ; led_pwm_cnt[1]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 8.199      ;
; -7.532 ; led_pwm_cnt[1]  ; led_pwm_cnt[0]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 8.199      ;
; -7.529 ; led_pwm_cnt[1]  ; led_pwm_cnt[14] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 8.196      ;
; -7.529 ; led_pwm_cnt[1]  ; led_pwm_cnt[13] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 8.196      ;
; -7.529 ; led_pwm_cnt[1]  ; led_pwm_cnt[12] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 8.196      ;
; -7.529 ; led_pwm_cnt[1]  ; led_pwm_cnt[15] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 8.196      ;
; -7.529 ; led_pwm_cnt[1]  ; led_pwm_cnt[11] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 8.196      ;
; -7.529 ; led_pwm_cnt[1]  ; led_pwm_cnt[10] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 8.196      ;
; -7.529 ; led_pwm_cnt[1]  ; led_pwm_cnt[9]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 8.196      ;
; -7.529 ; led_pwm_cnt[1]  ; led_pwm_cnt[8]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 8.196      ;
; -7.165 ; led_pwm_cnt[12] ; led_pwm_cnt[6]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.832      ;
; -7.165 ; led_pwm_cnt[12] ; led_pwm_cnt[5]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.832      ;
; -7.165 ; led_pwm_cnt[12] ; led_pwm_cnt[4]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.832      ;
; -7.165 ; led_pwm_cnt[12] ; led_pwm_cnt[7]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.832      ;
; -7.165 ; led_pwm_cnt[12] ; led_pwm_cnt[3]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.832      ;
; -7.165 ; led_pwm_cnt[12] ; led_pwm_cnt[2]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.832      ;
; -7.165 ; led_pwm_cnt[12] ; led_pwm_cnt[1]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.832      ;
; -7.165 ; led_pwm_cnt[12] ; led_pwm_cnt[0]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.832      ;
; -7.162 ; led_pwm_cnt[12] ; led_pwm_cnt[14] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.829      ;
; -7.162 ; led_pwm_cnt[12] ; led_pwm_cnt[13] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.829      ;
; -7.162 ; led_pwm_cnt[12] ; led_pwm_cnt[12] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.829      ;
; -7.162 ; led_pwm_cnt[12] ; led_pwm_cnt[15] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.829      ;
; -7.162 ; led_pwm_cnt[12] ; led_pwm_cnt[11] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.829      ;
; -7.162 ; led_pwm_cnt[12] ; led_pwm_cnt[10] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.829      ;
; -7.162 ; led_pwm_cnt[12] ; led_pwm_cnt[9]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.829      ;
; -7.162 ; led_pwm_cnt[12] ; led_pwm_cnt[8]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.829      ;
; -7.156 ; led_pwm_cnt[3]  ; led_pwm_cnt[6]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.823      ;
; -7.156 ; led_pwm_cnt[3]  ; led_pwm_cnt[5]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.823      ;
; -7.156 ; led_pwm_cnt[3]  ; led_pwm_cnt[4]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.823      ;
; -7.156 ; led_pwm_cnt[3]  ; led_pwm_cnt[7]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.823      ;
; -7.156 ; led_pwm_cnt[3]  ; led_pwm_cnt[3]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.823      ;
; -7.156 ; led_pwm_cnt[3]  ; led_pwm_cnt[2]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.823      ;
; -7.156 ; led_pwm_cnt[3]  ; led_pwm_cnt[1]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.823      ;
; -7.156 ; led_pwm_cnt[3]  ; led_pwm_cnt[0]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.823      ;
; -7.153 ; led_pwm_cnt[3]  ; led_pwm_cnt[14] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.820      ;
; -7.153 ; led_pwm_cnt[3]  ; led_pwm_cnt[13] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.820      ;
; -7.153 ; led_pwm_cnt[3]  ; led_pwm_cnt[12] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.820      ;
; -7.153 ; led_pwm_cnt[3]  ; led_pwm_cnt[15] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.820      ;
; -7.153 ; led_pwm_cnt[3]  ; led_pwm_cnt[11] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.820      ;
; -7.153 ; led_pwm_cnt[3]  ; led_pwm_cnt[10] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.820      ;
; -7.153 ; led_pwm_cnt[3]  ; led_pwm_cnt[9]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.820      ;
; -7.153 ; led_pwm_cnt[3]  ; led_pwm_cnt[8]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.820      ;
; -7.051 ; led_pwm_cnt[13] ; led_pwm_cnt[6]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.718      ;
; -7.051 ; led_pwm_cnt[13] ; led_pwm_cnt[5]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.718      ;
; -7.051 ; led_pwm_cnt[13] ; led_pwm_cnt[4]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.718      ;
; -7.051 ; led_pwm_cnt[13] ; led_pwm_cnt[7]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.718      ;
; -7.051 ; led_pwm_cnt[13] ; led_pwm_cnt[3]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.718      ;
; -7.051 ; led_pwm_cnt[13] ; led_pwm_cnt[2]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.718      ;
; -7.051 ; led_pwm_cnt[13] ; led_pwm_cnt[1]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.718      ;
; -7.051 ; led_pwm_cnt[13] ; led_pwm_cnt[0]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.718      ;
; -7.048 ; led_pwm_cnt[13] ; led_pwm_cnt[14] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.715      ;
; -7.048 ; led_pwm_cnt[13] ; led_pwm_cnt[13] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.715      ;
; -7.048 ; led_pwm_cnt[13] ; led_pwm_cnt[12] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.715      ;
; -7.048 ; led_pwm_cnt[13] ; led_pwm_cnt[15] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.715      ;
; -7.048 ; led_pwm_cnt[13] ; led_pwm_cnt[11] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.715      ;
; -7.048 ; led_pwm_cnt[13] ; led_pwm_cnt[10] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.715      ;
; -7.048 ; led_pwm_cnt[13] ; led_pwm_cnt[9]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.715      ;
; -7.048 ; led_pwm_cnt[13] ; led_pwm_cnt[8]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.715      ;
; -7.045 ; led_pwm_cnt[11] ; led_pwm_cnt[6]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.712      ;
; -7.045 ; led_pwm_cnt[11] ; led_pwm_cnt[5]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.712      ;
; -7.045 ; led_pwm_cnt[11] ; led_pwm_cnt[4]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.712      ;
; -7.045 ; led_pwm_cnt[11] ; led_pwm_cnt[7]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.712      ;
; -7.045 ; led_pwm_cnt[11] ; led_pwm_cnt[3]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.712      ;
; -7.045 ; led_pwm_cnt[11] ; led_pwm_cnt[2]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.712      ;
; -7.045 ; led_pwm_cnt[11] ; led_pwm_cnt[1]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.712      ;
; -7.045 ; led_pwm_cnt[11] ; led_pwm_cnt[0]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.712      ;
; -7.042 ; led_pwm_cnt[11] ; led_pwm_cnt[14] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.709      ;
; -7.042 ; led_pwm_cnt[11] ; led_pwm_cnt[13] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.709      ;
; -7.042 ; led_pwm_cnt[11] ; led_pwm_cnt[12] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.709      ;
; -7.042 ; led_pwm_cnt[11] ; led_pwm_cnt[15] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.709      ;
; -7.042 ; led_pwm_cnt[11] ; led_pwm_cnt[11] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.709      ;
; -7.042 ; led_pwm_cnt[11] ; led_pwm_cnt[10] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.709      ;
; -7.042 ; led_pwm_cnt[11] ; led_pwm_cnt[9]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.709      ;
; -7.042 ; led_pwm_cnt[11] ; led_pwm_cnt[8]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.709      ;
; -6.996 ; led_pwm_cnt[0]  ; led_pwm_cnt[6]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.663      ;
; -6.996 ; led_pwm_cnt[0]  ; led_pwm_cnt[5]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.663      ;
; -6.996 ; led_pwm_cnt[0]  ; led_pwm_cnt[4]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.663      ;
; -6.996 ; led_pwm_cnt[0]  ; led_pwm_cnt[7]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.663      ;
; -6.996 ; led_pwm_cnt[0]  ; led_pwm_cnt[3]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.663      ;
; -6.996 ; led_pwm_cnt[0]  ; led_pwm_cnt[2]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.663      ;
; -6.996 ; led_pwm_cnt[0]  ; led_pwm_cnt[1]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.663      ;
; -6.996 ; led_pwm_cnt[0]  ; led_pwm_cnt[0]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.663      ;
; -6.993 ; led_pwm_cnt[0]  ; led_pwm_cnt[14] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.660      ;
; -6.993 ; led_pwm_cnt[0]  ; led_pwm_cnt[13] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.660      ;
; -6.993 ; led_pwm_cnt[0]  ; led_pwm_cnt[12] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.660      ;
; -6.993 ; led_pwm_cnt[0]  ; led_pwm_cnt[15] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.660      ;
; -6.993 ; led_pwm_cnt[0]  ; led_pwm_cnt[11] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.660      ;
; -6.993 ; led_pwm_cnt[0]  ; led_pwm_cnt[10] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.660      ;
; -6.993 ; led_pwm_cnt[0]  ; led_pwm_cnt[9]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.660      ;
; -6.993 ; led_pwm_cnt[0]  ; led_pwm_cnt[8]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.660      ;
; -6.940 ; led_pwm_cnt[14] ; led_pwm_cnt[6]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.607      ;
; -6.940 ; led_pwm_cnt[14] ; led_pwm_cnt[5]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.607      ;
; -6.940 ; led_pwm_cnt[14] ; led_pwm_cnt[4]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.607      ;
; -6.940 ; led_pwm_cnt[14] ; led_pwm_cnt[7]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.607      ;
+--------+-----------------+-----------------+----------------+----------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Setup: 'fpga_clk'                                                                                          ;
+--------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; -6.513 ; buzz_cnt[2]  ; buzz_cnt[21] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 7.180      ;
; -6.512 ; buzz_cnt[7]  ; buzz_cnt[21] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 7.179      ;
; -6.421 ; buzz_cnt[4]  ; buzz_cnt[21] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 7.088      ;
; -6.385 ; buzz_cnt[3]  ; buzz_cnt[21] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 7.052      ;
; -6.178 ; buzz_cnt[1]  ; buzz_cnt[21] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.845      ;
; -6.177 ; buzz_cnt[2]  ; buzz_cnt[23] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.844      ;
; -6.176 ; buzz_cnt[7]  ; buzz_cnt[23] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.843      ;
; -6.159 ; buzz_cnt[0]  ; buzz_cnt[21] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.826      ;
; -6.092 ; buzz_cnt[24] ; buzz_cnt[14] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.759      ;
; -6.092 ; buzz_cnt[24] ; buzz_cnt[19] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.759      ;
; -6.092 ; buzz_cnt[24] ; buzz_cnt[18] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.759      ;
; -6.085 ; buzz_cnt[4]  ; buzz_cnt[23] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.752      ;
; -6.052 ; buzz_cnt[12] ; buzz_cnt[21] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.719      ;
; -6.049 ; buzz_cnt[3]  ; buzz_cnt[23] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.716      ;
; -5.996 ; buzz_cnt[6]  ; buzz_cnt[21] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.663      ;
; -5.934 ; buzz_cnt[5]  ; buzz_cnt[21] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.601      ;
; -5.932 ; buzz_cnt[2]  ; buzz_cnt[20] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.599      ;
; -5.931 ; buzz_cnt[7]  ; buzz_cnt[20] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.598      ;
; -5.917 ; buzz_cnt[2]  ; buzz_cnt[22] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.584      ;
; -5.916 ; buzz_cnt[7]  ; buzz_cnt[22] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.583      ;
; -5.873 ; buzz_cnt[14] ; buzz_cnt[21] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.540      ;
; -5.842 ; buzz_cnt[1]  ; buzz_cnt[23] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.509      ;
; -5.840 ; buzz_cnt[4]  ; buzz_cnt[20] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.507      ;
; -5.825 ; buzz_cnt[4]  ; buzz_cnt[22] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.492      ;
; -5.823 ; buzz_cnt[0]  ; buzz_cnt[23] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.490      ;
; -5.810 ; buzz_cnt[2]  ; buzz_cnt[12] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.477      ;
; -5.809 ; buzz_cnt[7]  ; buzz_cnt[12] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.476      ;
; -5.804 ; buzz_cnt[3]  ; buzz_cnt[20] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.471      ;
; -5.789 ; buzz_cnt[13] ; buzz_cnt[21] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.456      ;
; -5.789 ; buzz_cnt[3]  ; buzz_cnt[22] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.456      ;
; -5.787 ; buzz_cnt[8]  ; buzz_cnt[21] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.454      ;
; -5.779 ; buzz_cnt[2]  ; buzz_cnt[16] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.446      ;
; -5.778 ; buzz_cnt[7]  ; buzz_cnt[16] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.445      ;
; -5.761 ; buzz_cnt[2]  ; buzz_cnt[15] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.428      ;
; -5.760 ; buzz_cnt[7]  ; buzz_cnt[15] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.427      ;
; -5.739 ; buzz_cnt[2]  ; buzz_cnt[14] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.406      ;
; -5.738 ; buzz_cnt[7]  ; buzz_cnt[14] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.405      ;
; -5.718 ; buzz_cnt[4]  ; buzz_cnt[12] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.385      ;
; -5.716 ; buzz_cnt[12] ; buzz_cnt[23] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.383      ;
; -5.687 ; buzz_cnt[4]  ; buzz_cnt[16] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.354      ;
; -5.685 ; buzz_cnt[2]  ; buzz_cnt[18] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.352      ;
; -5.684 ; buzz_cnt[7]  ; buzz_cnt[18] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.351      ;
; -5.682 ; buzz_cnt[3]  ; buzz_cnt[12] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.349      ;
; -5.669 ; buzz_cnt[2]  ; buzz_cnt[17] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.336      ;
; -5.669 ; buzz_cnt[4]  ; buzz_cnt[15] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.336      ;
; -5.668 ; buzz_cnt[7]  ; buzz_cnt[17] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.335      ;
; -5.660 ; buzz_cnt[6]  ; buzz_cnt[23] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.327      ;
; -5.655 ; buzz_cnt[9]  ; buzz_cnt[21] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.322      ;
; -5.654 ; buzz_cnt[2]  ; buzz_cnt[19] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.321      ;
; -5.653 ; buzz_cnt[7]  ; buzz_cnt[19] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.320      ;
; -5.651 ; buzz_cnt[3]  ; buzz_cnt[16] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.318      ;
; -5.647 ; buzz_cnt[4]  ; buzz_cnt[14] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.314      ;
; -5.633 ; buzz_cnt[3]  ; buzz_cnt[15] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.300      ;
; -5.611 ; buzz_cnt[3]  ; buzz_cnt[14] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.278      ;
; -5.598 ; buzz_cnt[5]  ; buzz_cnt[23] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.265      ;
; -5.597 ; buzz_cnt[1]  ; buzz_cnt[20] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.264      ;
; -5.593 ; buzz_cnt[4]  ; buzz_cnt[18] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.260      ;
; -5.583 ; buzz_cnt[11] ; buzz_cnt[21] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.250      ;
; -5.582 ; buzz_cnt[1]  ; buzz_cnt[22] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.249      ;
; -5.578 ; buzz_cnt[0]  ; buzz_cnt[20] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.245      ;
; -5.577 ; buzz_cnt[4]  ; buzz_cnt[17] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.244      ;
; -5.563 ; buzz_cnt[0]  ; buzz_cnt[22] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.230      ;
; -5.562 ; buzz_cnt[4]  ; buzz_cnt[19] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.229      ;
; -5.557 ; buzz_cnt[24] ; buzz_cnt[7]  ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.224      ;
; -5.557 ; buzz_cnt[24] ; buzz_cnt[6]  ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.224      ;
; -5.557 ; buzz_cnt[24] ; buzz_cnt[5]  ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.224      ;
; -5.557 ; buzz_cnt[24] ; buzz_cnt[4]  ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.224      ;
; -5.557 ; buzz_cnt[24] ; buzz_cnt[3]  ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.224      ;
; -5.557 ; buzz_cnt[24] ; buzz_cnt[2]  ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.224      ;
; -5.557 ; buzz_cnt[24] ; buzz_cnt[1]  ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.224      ;
; -5.557 ; buzz_cnt[24] ; buzz_cnt[0]  ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.224      ;
; -5.557 ; buzz_cnt[3]  ; buzz_cnt[18] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.224      ;
; -5.551 ; buzz_cnt[24] ; buzz_cnt[15] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.218      ;
; -5.551 ; buzz_cnt[24] ; buzz_cnt[13] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.218      ;
; -5.551 ; buzz_cnt[24] ; buzz_cnt[12] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.218      ;
; -5.551 ; buzz_cnt[24] ; buzz_cnt[11] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.218      ;
; -5.551 ; buzz_cnt[24] ; buzz_cnt[10] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.218      ;
; -5.551 ; buzz_cnt[24] ; buzz_cnt[9]  ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.218      ;
; -5.551 ; buzz_cnt[24] ; buzz_cnt[8]  ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.218      ;
; -5.551 ; buzz_cnt[24] ; buzz_cnt[17] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.218      ;
; -5.551 ; buzz_cnt[24] ; buzz_cnt[16] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.218      ;
; -5.548 ; buzz_cnt[17] ; buzz_cnt[23] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.215      ;
; -5.541 ; buzz_cnt[3]  ; buzz_cnt[17] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.208      ;
; -5.537 ; buzz_cnt[14] ; buzz_cnt[23] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.204      ;
; -5.532 ; buzz_cnt[10] ; buzz_cnt[21] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.199      ;
; -5.526 ; buzz_cnt[3]  ; buzz_cnt[19] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.193      ;
; -5.475 ; buzz_cnt[1]  ; buzz_cnt[12] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.142      ;
; -5.471 ; buzz_cnt[12] ; buzz_cnt[20] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.138      ;
; -5.469 ; buzz_cnt[24] ; buzz_cnt[23] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.136      ;
; -5.469 ; buzz_cnt[24] ; buzz_cnt[22] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.136      ;
; -5.469 ; buzz_cnt[24] ; buzz_cnt[21] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.136      ;
; -5.469 ; buzz_cnt[24] ; buzz_cnt[20] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.136      ;
; -5.456 ; buzz_cnt[12] ; buzz_cnt[22] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.123      ;
; -5.456 ; buzz_cnt[0]  ; buzz_cnt[12] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.123      ;
; -5.453 ; buzz_cnt[13] ; buzz_cnt[23] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.120      ;
; -5.451 ; buzz_cnt[8]  ; buzz_cnt[23] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.118      ;
; -5.450 ; buzz_cnt[17] ; buzz_cnt[21] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.117      ;
; -5.444 ; buzz_cnt[1]  ; buzz_cnt[16] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.111      ;
; -5.426 ; buzz_cnt[1]  ; buzz_cnt[15] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.093      ;
; -5.425 ; buzz_cnt[0]  ; buzz_cnt[16] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.092      ;
+--------+--------------+--------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9]'                                                                                                                                                            ;
+--------+--------------+--------------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node      ; Launch Clock                                                                      ; Latch Clock                                                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+--------------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+------------+------------+
; -1.231 ; key_shift[1] ; key_shift[0] ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; 1.000        ; 0.000      ; 1.898      ;
; -1.205 ; key_shift[0] ; key_shift[3] ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; 1.000        ; 0.000      ; 1.872      ;
; -0.966 ; key_shift[3] ; key_shift[2] ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; 1.000        ; 0.000      ; 1.633      ;
; -0.951 ; key_shift[2] ; key_shift[1] ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; 1.000        ; 0.000      ; 1.618      ;
+--------+--------------+--------------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'clk_1mhz'                                                                                                                                                                                                                                                                                                          ;
+--------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                         ; To Node                                                                           ; Launch Clock                                                                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; -2.264 ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; clk_1mhz    ; 0.000        ; 3.547      ; 1.880      ;
; -1.764 ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; clk_1mhz    ; -0.500       ; 3.547      ; 1.880      ;
; -1.692 ; pwm_clk_div[2]                                                                    ; pwm_clk_div[2]                                                                    ; pwm_clk_div[2]                                                                    ; clk_1mhz    ; 0.000        ; 3.547      ; 2.452      ;
; -1.192 ; pwm_clk_div[2]                                                                    ; pwm_clk_div[2]                                                                    ; pwm_clk_div[2]                                                                    ; clk_1mhz    ; -0.500       ; 3.547      ; 2.452      ;
; 1.376  ; wsd:WSD2|data_shift[19]                                                           ; wsd:WSD2|data_shift[20]                                                           ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 1.597      ;
; 1.376  ; wsd:WSD1|data_shift[5]                                                            ; wsd:WSD1|data_shift[6]                                                            ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 1.597      ;
; 1.378  ; wsd:WSD1|data_shift[20]                                                           ; wsd:WSD1|data_shift[21]                                                           ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 1.599      ;
; 1.384  ; wsd:WSD1|data_shift[12]                                                           ; wsd:WSD1|data_shift[13]                                                           ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 1.605      ;
; 1.385  ; wsd:WSD2|data_shift[0]                                                            ; wsd:WSD2|data_shift[1]                                                            ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 1.606      ;
; 1.385  ; wsd:WSD1|data_shift[14]                                                           ; wsd:WSD1|data_shift[15]                                                           ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 1.606      ;
; 1.387  ; wsd:WSD2|data_shift[39]                                                           ; wsd:WSD2|data_shift[40]                                                           ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 1.608      ;
; 1.388  ; wsd:WSD2|data_shift[32]                                                           ; wsd:WSD2|data_shift[33]                                                           ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 1.609      ;
; 1.389  ; wsd:WSD2|data_shift[4]                                                            ; wsd:WSD2|data_shift[5]                                                            ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 1.610      ;
; 1.398  ; wsd:WSD2|data_shift[38]                                                           ; wsd:WSD2|data_shift[39]                                                           ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 1.619      ;
; 1.399  ; wsd:WSD1|data_shift[30]                                                           ; wsd:WSD1|data_shift[31]                                                           ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 1.620      ;
; 1.402  ; wsd:WSD2|data_shift[27]                                                           ; wsd:WSD2|data_shift[28]                                                           ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 1.623      ;
; 1.402  ; wsd:WSD2|data_shift[6]                                                            ; wsd:WSD2|data_shift[7]                                                            ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 1.623      ;
; 1.408  ; wsd:WSD2|data_shift[15]                                                           ; wsd:WSD2|data_shift[16]                                                           ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 1.629      ;
; 1.412  ; wsd:WSD2|data_shift[37]                                                           ; wsd:WSD2|data_shift[38]                                                           ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 1.633      ;
; 1.417  ; wsd:WSD2|wsd_sample0                                                              ; wsd:WSD2|wsd_sample1                                                              ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 1.638      ;
; 1.418  ; wsd:WSD2|wsd[0]                                                                   ; wsd:WSD2|wsd[1]                                                                   ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 1.639      ;
; 1.640  ; wsd:WSD1|data_shift[7]                                                            ; wsd:WSD1|data_shift[8]                                                            ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 1.861      ;
; 1.641  ; wsd:WSD2|data_shift[31]                                                           ; wsd:WSD2|data_shift[32]                                                           ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 1.862      ;
; 1.644  ; wsd:WSD1|data_shift[31]                                                           ; wsd:WSD1|data_shift[32]                                                           ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 1.865      ;
; 1.654  ; wsd:WSD1|data_shift[15]                                                           ; wsd:WSD1|data_shift[16]                                                           ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 1.875      ;
; 1.660  ; wsd:WSD2|data_shift[7]                                                            ; wsd:WSD2|data_out_reg[6]                                                          ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 1.881      ;
; 1.662  ; wsd:WSD1|data_shift[18]                                                           ; wsd:WSD1|data_out_reg[17]                                                         ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 1.883      ;
; 1.662  ; wsd:WSD1|data_shift[28]                                                           ; wsd:WSD1|data_out_reg[27]                                                         ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 1.883      ;
; 1.662  ; wsd:WSD2|data_shift[40]                                                           ; wsd:WSD2|data_out_reg[39]                                                         ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 1.883      ;
; 1.666  ; wsd:WSD1|data_shift[22]                                                           ; wsd:WSD1|data_out_reg[21]                                                         ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 1.887      ;
; 1.667  ; wsd:WSD1|data_shift[22]                                                           ; wsd:WSD1|data_shift[23]                                                           ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 1.888      ;
; 1.668  ; wsd:WSD2|data_shift[7]                                                            ; wsd:WSD2|data_shift[8]                                                            ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 1.889      ;
; 1.669  ; wsd:WSD2|data_shift[29]                                                           ; wsd:WSD2|data_shift[30]                                                           ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 1.890      ;
; 1.669  ; wsd:WSD1|data_shift[39]                                                           ; wsd:WSD1|data_shift[40]                                                           ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 1.890      ;
; 1.674  ; wsd:WSD2|curr_state.WSD_ST2                                                       ; wsd:WSD2|curr_state.WSD_END                                                       ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 1.895      ;
; 1.676  ; wsd:WSD1|data_shift[39]                                                           ; wsd:WSD1|data_out_reg[38]                                                         ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 1.897      ;
; 1.680  ; pwm_clk_div[0]                                                                    ; pwm_clk_div[0]                                                                    ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 1.901      ;
; 1.682  ; wsd:WSD2|data_shift[20]                                                           ; wsd:WSD2|data_shift[21]                                                           ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 1.903      ;
; 1.683  ; pwm_clk_div[0]                                                                    ; pwm_clk_div[2]                                                                    ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 1.904      ;
; 1.684  ; pwm_clk_div[0]                                                                    ; pwm_clk_div[1]                                                                    ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 1.905      ;
; 1.691  ; wsd:WSD1|delay                                                                    ; wsd:WSD1|delay                                                                    ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 1.912      ;
; 1.702  ; wsd:WSD1|delay                                                                    ; wsd:WSD1|start_sample                                                             ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 1.923      ;
; 1.801  ; wsd:WSD1|data_shift[0]                                                            ; wsd:WSD1|data_shift[1]                                                            ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.022      ;
; 1.807  ; wsd_ctrl                                                                          ; wsd:WSD1|wsd_sample0                                                              ; fpga_clk                                                                          ; clk_1mhz    ; 0.000        ; -0.134     ; 1.894      ;
; 1.829  ; wsd:WSD1|data_shift[1]                                                            ; wsd:WSD1|data_shift[2]                                                            ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.050      ;
; 1.837  ; wsd2_ctrl                                                                         ; wsd:WSD2|wsd_sample0                                                              ; fpga_clk                                                                          ; clk_1mhz    ; 0.000        ; -0.134     ; 1.924      ;
; 1.861  ; wsd:WSD2|data_shift[28]                                                           ; wsd:WSD2|data_shift[29]                                                           ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.082      ;
; 1.901  ; wsd:WSD1|data_shift[35]                                                           ; wsd:WSD1|data_out_reg[34]                                                         ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.122      ;
; 1.904  ; wsd:WSD1|data_shift[40]                                                           ; wsd:WSD1|data_out_reg[39]                                                         ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.125      ;
; 1.906  ; wsd:WSD1|data_shift[36]                                                           ; wsd:WSD1|data_out_reg[35]                                                         ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.127      ;
; 1.915  ; wsd:WSD1|wsd_sample1                                                              ; wsd:WSD1|delay                                                                    ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.136      ;
; 1.918  ; wsd:WSD2|data_shift[27]                                                           ; wsd:WSD2|data_out_reg[26]                                                         ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.139      ;
; 1.928  ; pwm_clk_div[1]                                                                    ; pwm_clk_div[1]                                                                    ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.149      ;
; 1.928  ; wsd:WSD2|data_shift[26]                                                           ; wsd:WSD2|data_out_reg[25]                                                         ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.149      ;
; 1.930  ; pwm_clk_div[1]                                                                    ; pwm_clk_div[2]                                                                    ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.151      ;
; 1.935  ; wsd:WSD2|wsd_sample1                                                              ; wsd:WSD2|delay                                                                    ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.156      ;
; 1.944  ; wsd:WSD2|start_sample                                                             ; wsd:WSD2|start_sample                                                             ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.165      ;
; 1.950  ; wsd:WSD2|start_sample                                                             ; wsd:WSD2|curr_state.WSD_IDLE                                                      ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.171      ;
; 1.959  ; wsd:WSD2|wsd[1]                                                                   ; wsd:WSD2|curr_state.WSD_END                                                       ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.180      ;
; 2.054  ; wsd:WSD1|data_shift[13]                                                           ; wsd:WSD1|data_shift[14]                                                           ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.275      ;
; 2.074  ; wsd:WSD2|data_shift[9]                                                            ; wsd:WSD2|data_out_reg[8]                                                          ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.295      ;
; 2.090  ; wsd:WSD2|data_shift[21]                                                           ; wsd:WSD2|data_shift[22]                                                           ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.311      ;
; 2.091  ; wsd:WSD2|data_shift[21]                                                           ; wsd:WSD2|data_out_reg[20]                                                         ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.312      ;
; 2.096  ; wsd:WSD2|data_counter[5]                                                          ; wsd:WSD2|data_counter[5]                                                          ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.317      ;
; 2.099  ; wsd:WSD2|data_shift[3]                                                            ; wsd:WSD2|data_out_reg[2]                                                          ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.320      ;
; 2.109  ; wsd:WSD1|data_shift[21]                                                           ; wsd:WSD1|data_out_reg[20]                                                         ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.330      ;
; 2.116  ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[0] ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[0] ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.337      ;
; 2.117  ; wsd:WSD1|data_counter[0]                                                          ; wsd:WSD1|data_counter[0]                                                          ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.338      ;
; 2.117  ; wsd:WSD1|data_counter[1]                                                          ; wsd:WSD1|data_counter[1]                                                          ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.338      ;
; 2.117  ; wsd:WSD1|wsd_counter[2]                                                           ; wsd:WSD1|wsd_counter[2]                                                           ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.338      ;
; 2.117  ; wsd:WSD1|wsd_counter[1]                                                           ; wsd:WSD1|wsd_counter[1]                                                           ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.338      ;
; 2.117  ; wsd:WSD2|wsd_start_time_out[2]                                                    ; wsd:WSD2|wsd_start_time_out[2]                                                    ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.338      ;
; 2.117  ; wsd:WSD2|wsd_start_time_out[1]                                                    ; wsd:WSD2|wsd_start_time_out[1]                                                    ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.338      ;
; 2.117  ; wsd:WSD2|data_counter[0]                                                          ; wsd:WSD2|data_counter[0]                                                          ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.338      ;
; 2.117  ; wsd:WSD2|data_counter[1]                                                          ; wsd:WSD2|data_counter[1]                                                          ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.338      ;
; 2.117  ; wsd:WSD2|data_shift[28]                                                           ; wsd:WSD2|data_out_reg[27]                                                         ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.338      ;
; 2.117  ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[7] ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[7] ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.338      ;
; 2.117  ; wsd:WSD1|delay_counter[0]                                                         ; wsd:WSD1|delay_counter[0]                                                         ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.338      ;
; 2.122  ; wsd:WSD2|curr_state.WSD_DATA                                                      ; wsd:WSD2|curr_state.WSD_IDLE                                                      ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.343      ;
; 2.125  ; wsd:WSD1|wsd_start_time_out[0]                                                    ; wsd:WSD1|wsd_start_time_out[0]                                                    ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.346      ;
; 2.125  ; wsd:WSD2|wsd_start_time_out[0]                                                    ; wsd:WSD2|wsd_start_time_out[0]                                                    ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.346      ;
; 2.126  ; wsd:WSD1|wsd_start_time_out[1]                                                    ; wsd:WSD1|wsd_start_time_out[1]                                                    ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.347      ;
; 2.126  ; wsd:WSD1|delay_counter[5]                                                         ; wsd:WSD1|delay_counter[5]                                                         ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.347      ;
; 2.126  ; wsd:WSD2|delay_counter[0]                                                         ; wsd:WSD2|delay_counter[0]                                                         ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.347      ;
; 2.126  ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[2] ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[2] ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.347      ;
; 2.126  ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[1] ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[1] ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.347      ;
; 2.127  ; wsd:WSD1|wsd_counter[7]                                                           ; wsd:WSD1|wsd_counter[7]                                                           ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.348      ;
; 2.127  ; wsd:WSD2|wsd_counter[7]                                                           ; wsd:WSD2|wsd_counter[7]                                                           ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.348      ;
; 2.133  ; wsd:WSD1|wsd_counter[0]                                                           ; wsd:WSD1|wsd_counter[0]                                                           ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.354      ;
; 2.134  ; wsd:WSD2|wsd_counter[0]                                                           ; wsd:WSD2|wsd_counter[0]                                                           ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.355      ;
; 2.135  ; wsd:WSD1|wsd_start_time_out[2]                                                    ; wsd:WSD1|wsd_start_time_out[2]                                                    ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.356      ;
; 2.135  ; wsd:WSD2|delay_counter[1]                                                         ; wsd:WSD2|delay_counter[1]                                                         ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.356      ;
; 2.136  ; wsd:WSD1|wsd_start_time_out[7]                                                    ; wsd:WSD1|wsd_start_time_out[7]                                                    ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.357      ;
; 2.136  ; wsd:WSD2|wsd_start_time_out[7]                                                    ; wsd:WSD2|wsd_start_time_out[7]                                                    ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.357      ;
; 2.141  ; wsd:WSD2|data_shift[13]                                                           ; wsd:WSD2|data_out_reg[12]                                                         ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.362      ;
; 2.144  ; wsd:WSD2|data_shift[29]                                                           ; wsd:WSD2|data_out_reg[28]                                                         ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.365      ;
; 2.154  ; wsd:WSD1|start_sample                                                             ; wsd:WSD1|start_sample                                                             ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.375      ;
; 2.157  ; wsd:WSD2|curr_state.WSD_ERR                                                       ; wsd:WSD2|curr_state.WSD_IDLE                                                      ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.378      ;
; 2.160  ; wsd:WSD2|wsd_counter[2]                                                           ; wsd:WSD2|wsd_counter[2]                                                           ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.381      ;
; 2.165  ; wsd:WSD2|wsd_counter[1]                                                           ; wsd:WSD2|wsd_counter[1]                                                           ; clk_1mhz                                                                          ; clk_1mhz    ; 0.000        ; 0.000      ; 2.386      ;
+--------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Hold: 'pwm_clk_div[2]'                                                                                                ;
+-------+------------------+-----------------+----------------+----------------+--------------+------------+------------+
; Slack ; From Node        ; To Node         ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+-----------------+----------------+----------------+--------------+------------+------------+
; 1.283 ; led_load_cnt[7]  ; led_pwm_cnt[7]  ; fpga_clk       ; pwm_clk_div[2] ; 0.000        ; 0.118      ; 1.622      ;
; 1.944 ; led_pwm          ; led_pwm         ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 2.165      ;
; 2.117 ; led_pwm_cnt[10]  ; led_pwm_cnt[10] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 2.338      ;
; 2.117 ; led_pwm_cnt[9]   ; led_pwm_cnt[9]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 2.338      ;
; 2.126 ; led_pwm_cnt[0]   ; led_pwm_cnt[0]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 2.347      ;
; 2.137 ; led_pwm_cnt[7]   ; led_pwm_cnt[7]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 2.358      ;
; 2.211 ; led_pwm_cnt[13]  ; led_pwm_cnt[13] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 2.432      ;
; 2.221 ; led_pwm_cnt[11]  ; led_pwm_cnt[11] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 2.442      ;
; 2.222 ; led_pwm_cnt[1]   ; led_pwm_cnt[1]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 2.443      ;
; 2.229 ; led_pwm_cnt[3]   ; led_pwm_cnt[3]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 2.450      ;
; 2.231 ; led_pwm_cnt[2]   ; led_pwm_cnt[2]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 2.452      ;
; 2.292 ; led_load_cnt[12] ; led_pwm_cnt[12] ; fpga_clk       ; pwm_clk_div[2] ; 0.000        ; 0.118      ; 2.631      ;
; 2.293 ; led_load_cnt[13] ; led_pwm_cnt[13] ; fpga_clk       ; pwm_clk_div[2] ; 0.000        ; 0.118      ; 2.632      ;
; 2.293 ; led_load_cnt[11] ; led_pwm_cnt[11] ; fpga_clk       ; pwm_clk_div[2] ; 0.000        ; 0.118      ; 2.632      ;
; 2.294 ; led_load_cnt[10] ; led_pwm_cnt[10] ; fpga_clk       ; pwm_clk_div[2] ; 0.000        ; 0.118      ; 2.633      ;
; 2.319 ; led_load_cnt[14] ; led_pwm_cnt[14] ; fpga_clk       ; pwm_clk_div[2] ; 0.000        ; 0.118      ; 2.658      ;
; 2.324 ; led_load_cnt[15] ; led_pwm_cnt[15] ; fpga_clk       ; pwm_clk_div[2] ; 0.000        ; 0.118      ; 2.663      ;
; 2.374 ; led_load_cnt[0]  ; led_pwm_cnt[0]  ; fpga_clk       ; pwm_clk_div[2] ; 0.000        ; 0.118      ; 2.713      ;
; 2.380 ; led_load_cnt[1]  ; led_pwm_cnt[1]  ; fpga_clk       ; pwm_clk_div[2] ; 0.000        ; 0.118      ; 2.719      ;
; 2.404 ; led_load_cnt[6]  ; led_pwm_cnt[6]  ; fpga_clk       ; pwm_clk_div[2] ; 0.000        ; 0.118      ; 2.743      ;
; 2.405 ; led_load_cnt[9]  ; led_pwm_cnt[9]  ; fpga_clk       ; pwm_clk_div[2] ; 0.000        ; 0.118      ; 2.744      ;
; 2.406 ; led_load_cnt[3]  ; led_pwm_cnt[3]  ; fpga_clk       ; pwm_clk_div[2] ; 0.000        ; 0.118      ; 2.745      ;
; 2.429 ; led_load_cnt[8]  ; led_pwm_cnt[8]  ; fpga_clk       ; pwm_clk_div[2] ; 0.000        ; 0.118      ; 2.768      ;
; 2.509 ; led_load_cnt[2]  ; led_pwm_cnt[2]  ; fpga_clk       ; pwm_clk_div[2] ; 0.000        ; 0.118      ; 2.848      ;
; 2.513 ; led_pwm_cnt[14]  ; led_pwm_cnt[14] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 2.734      ;
; 2.526 ; led_pwm_cnt[12]  ; led_pwm_cnt[12] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 2.747      ;
; 2.539 ; led_pwm_cnt[8]   ; led_pwm_cnt[8]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 2.760      ;
; 2.539 ; led_pwm_cnt[6]   ; led_pwm_cnt[6]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 2.760      ;
; 2.539 ; led_pwm_cnt[4]   ; led_pwm_cnt[4]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 2.760      ;
; 2.573 ; led_load_cnt[4]  ; led_pwm_cnt[4]  ; fpga_clk       ; pwm_clk_div[2] ; 0.000        ; 0.118      ; 2.912      ;
; 2.645 ; led_pwm_cnt[5]   ; led_pwm_cnt[5]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 2.866      ;
; 2.700 ; led_pwm_cnt[15]  ; led_pwm_cnt[15] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 2.921      ;
; 2.884 ; led_load_cnt[5]  ; led_pwm_cnt[5]  ; fpga_clk       ; pwm_clk_div[2] ; 0.000        ; 0.118      ; 3.223      ;
; 2.949 ; led_pwm_cnt[10]  ; led_pwm_cnt[11] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.170      ;
; 2.949 ; led_pwm_cnt[9]   ; led_pwm_cnt[10] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.170      ;
; 2.958 ; led_pwm_cnt[0]   ; led_pwm_cnt[1]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.179      ;
; 3.060 ; led_pwm_cnt[10]  ; led_pwm_cnt[12] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.281      ;
; 3.060 ; led_pwm_cnt[9]   ; led_pwm_cnt[11] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.281      ;
; 3.069 ; led_pwm_cnt[0]   ; led_pwm_cnt[2]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.290      ;
; 3.151 ; led_pwm_cnt[13]  ; led_pwm_cnt[14] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.372      ;
; 3.161 ; led_pwm_cnt[11]  ; led_pwm_cnt[12] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.382      ;
; 3.162 ; led_pwm_cnt[1]   ; led_pwm_cnt[2]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.383      ;
; 3.169 ; led_pwm_cnt[3]   ; led_pwm_cnt[4]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.390      ;
; 3.171 ; led_pwm_cnt[9]   ; led_pwm_cnt[12] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.392      ;
; 3.262 ; led_pwm_cnt[13]  ; led_pwm_cnt[15] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.483      ;
; 3.280 ; led_pwm_cnt[3]   ; led_pwm_cnt[5]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.501      ;
; 3.345 ; led_pwm_cnt[14]  ; led_pwm_cnt[15] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.566      ;
; 3.371 ; led_pwm_cnt[8]   ; led_pwm_cnt[9]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.592      ;
; 3.371 ; led_pwm_cnt[6]   ; led_pwm_cnt[7]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.592      ;
; 3.371 ; led_pwm_cnt[4]   ; led_pwm_cnt[5]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.592      ;
; 3.391 ; led_pwm_cnt[3]   ; led_pwm_cnt[6]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.612      ;
; 3.482 ; led_pwm_cnt[8]   ; led_pwm_cnt[10] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.703      ;
; 3.482 ; led_pwm_cnt[4]   ; led_pwm_cnt[6]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.703      ;
; 3.492 ; led_pwm_cnt[2]   ; led_pwm_cnt[6]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.713      ;
; 3.492 ; led_pwm_cnt[2]   ; led_pwm_cnt[5]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.713      ;
; 3.492 ; led_pwm_cnt[2]   ; led_pwm_cnt[4]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.713      ;
; 3.492 ; led_pwm_cnt[2]   ; led_pwm_cnt[7]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.713      ;
; 3.492 ; led_pwm_cnt[2]   ; led_pwm_cnt[3]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.713      ;
; 3.502 ; led_pwm_cnt[3]   ; led_pwm_cnt[7]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.723      ;
; 3.529 ; led_pwm_cnt[10]  ; led_pwm_cnt[14] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.750      ;
; 3.529 ; led_pwm_cnt[10]  ; led_pwm_cnt[13] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.750      ;
; 3.529 ; led_pwm_cnt[10]  ; led_pwm_cnt[15] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.750      ;
; 3.538 ; led_pwm_cnt[0]   ; led_pwm_cnt[6]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.759      ;
; 3.538 ; led_pwm_cnt[0]   ; led_pwm_cnt[5]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.759      ;
; 3.538 ; led_pwm_cnt[0]   ; led_pwm_cnt[4]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.759      ;
; 3.538 ; led_pwm_cnt[0]   ; led_pwm_cnt[7]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.759      ;
; 3.538 ; led_pwm_cnt[0]   ; led_pwm_cnt[3]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.759      ;
; 3.585 ; led_pwm_cnt[5]   ; led_pwm_cnt[6]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.806      ;
; 3.593 ; led_pwm_cnt[8]   ; led_pwm_cnt[11] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.814      ;
; 3.593 ; led_pwm_cnt[4]   ; led_pwm_cnt[7]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.814      ;
; 3.630 ; led_pwm_cnt[11]  ; led_pwm_cnt[14] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.851      ;
; 3.630 ; led_pwm_cnt[11]  ; led_pwm_cnt[13] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.851      ;
; 3.630 ; led_pwm_cnt[11]  ; led_pwm_cnt[15] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.851      ;
; 3.631 ; led_pwm_cnt[1]   ; led_pwm_cnt[6]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.852      ;
; 3.631 ; led_pwm_cnt[1]   ; led_pwm_cnt[5]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.852      ;
; 3.631 ; led_pwm_cnt[1]   ; led_pwm_cnt[4]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.852      ;
; 3.631 ; led_pwm_cnt[1]   ; led_pwm_cnt[7]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.852      ;
; 3.631 ; led_pwm_cnt[1]   ; led_pwm_cnt[3]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.852      ;
; 3.640 ; led_pwm_cnt[9]   ; led_pwm_cnt[14] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.861      ;
; 3.640 ; led_pwm_cnt[9]   ; led_pwm_cnt[13] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.861      ;
; 3.640 ; led_pwm_cnt[9]   ; led_pwm_cnt[15] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.861      ;
; 3.696 ; led_pwm_cnt[5]   ; led_pwm_cnt[7]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.917      ;
; 3.704 ; led_pwm_cnt[8]   ; led_pwm_cnt[12] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.925      ;
; 3.786 ; led_pwm_cnt[12]  ; led_pwm_cnt[14] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 4.007      ;
; 3.786 ; led_pwm_cnt[12]  ; led_pwm_cnt[13] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 4.007      ;
; 3.786 ; led_pwm_cnt[12]  ; led_pwm_cnt[15] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 4.007      ;
; 3.788 ; led_pwm_cnt[7]   ; led_pwm_cnt[14] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 4.009      ;
; 3.788 ; led_pwm_cnt[7]   ; led_pwm_cnt[13] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 4.009      ;
; 3.788 ; led_pwm_cnt[7]   ; led_pwm_cnt[15] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 4.009      ;
; 3.801 ; led_pwm_cnt[7]   ; led_pwm_cnt[12] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 4.022      ;
; 3.801 ; led_pwm_cnt[7]   ; led_pwm_cnt[11] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 4.022      ;
; 3.801 ; led_pwm_cnt[7]   ; led_pwm_cnt[10] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 4.022      ;
; 3.801 ; led_pwm_cnt[7]   ; led_pwm_cnt[9]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 4.022      ;
; 3.801 ; led_pwm_cnt[7]   ; led_pwm_cnt[8]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 4.022      ;
; 4.087 ; led_pwm_cnt[2]   ; led_pwm_cnt[14] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 4.308      ;
; 4.087 ; led_pwm_cnt[2]   ; led_pwm_cnt[13] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 4.308      ;
; 4.087 ; led_pwm_cnt[2]   ; led_pwm_cnt[15] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 4.308      ;
; 4.100 ; led_pwm_cnt[2]   ; led_pwm_cnt[12] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 4.321      ;
; 4.100 ; led_pwm_cnt[2]   ; led_pwm_cnt[11] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 4.321      ;
; 4.100 ; led_pwm_cnt[2]   ; led_pwm_cnt[10] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 4.321      ;
+-------+------------------+-----------------+----------------+----------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9]'                                                                                                                                                            ;
+-------+--------------+--------------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node    ; To Node      ; Launch Clock                                                                      ; Latch Clock                                                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+--------------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+------------+------------+
; 1.397 ; key_shift[2] ; key_shift[1] ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; 0.000        ; 0.000      ; 1.618      ;
; 1.412 ; key_shift[3] ; key_shift[2] ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; 0.000        ; 0.000      ; 1.633      ;
; 1.651 ; key_shift[0] ; key_shift[3] ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; 0.000        ; 0.000      ; 1.872      ;
; 1.677 ; key_shift[1] ; key_shift[0] ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; 0.000        ; 0.000      ; 1.898      ;
+-------+--------------+--------------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Hold: 'fpga_clk'                                                                                          ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node    ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; 1.667 ; wdg_cnt[0]   ; wdg_cnt[0]   ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 1.888      ;
; 1.669 ; wsd_ctrl     ; wsd_ctrl     ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 1.890      ;
; 1.693 ; wsd2_ctrl    ; wsd2_ctrl    ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 1.914      ;
; 1.909 ; buzz_en      ; buzz_en      ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 2.130      ;
; 1.933 ; buzz_cnt[0]  ; buzz_cnt[0]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 2.154      ;
; 2.107 ; wdg_cnt[17]  ; wdg_cnt[17]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 2.328      ;
; 2.108 ; wdg_cnt[4]   ; wdg_cnt[4]   ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 2.329      ;
; 2.116 ; wdg_cnt[7]   ; wdg_cnt[7]   ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 2.337      ;
; 2.117 ; wdg_cnt[14]  ; wdg_cnt[14]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 2.338      ;
; 2.126 ; wdg_cnt[19]  ; wdg_cnt[19]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 2.347      ;
; 2.126 ; wdg_cnt[18]  ; wdg_cnt[18]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 2.347      ;
; 2.126 ; wdg_cnt[16]  ; wdg_cnt[16]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 2.347      ;
; 2.126 ; wdg_cnt[9]   ; wdg_cnt[9]   ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 2.347      ;
; 2.126 ; wdg_cnt[8]   ; wdg_cnt[8]   ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 2.347      ;
; 2.127 ; wdg_cnt[6]   ; wdg_cnt[6]   ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 2.348      ;
; 2.140 ; wdg_cnt[0]   ; wdg_cnt[1]   ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 2.361      ;
; 2.166 ; buzz_cnt[24] ; buzz_cnt[24] ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 2.387      ;
; 2.212 ; wdg_cnt[20]  ; wdg_cnt[20]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 2.433      ;
; 2.221 ; wdg_cnt[15]  ; wdg_cnt[15]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 2.442      ;
; 2.221 ; wdg_cnt[10]  ; wdg_cnt[10]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 2.442      ;
; 2.221 ; wdg_cnt[5]   ; wdg_cnt[5]   ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 2.442      ;
; 2.230 ; wdg_cnt[12]  ; wdg_cnt[12]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 2.451      ;
; 2.230 ; wdg_cnt[2]   ; wdg_cnt[2]   ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 2.451      ;
; 2.231 ; wdg_cnt[13]  ; wdg_cnt[13]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 2.452      ;
; 2.231 ; wdg_cnt[11]  ; wdg_cnt[11]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 2.452      ;
; 2.231 ; wdg_cnt[3]   ; wdg_cnt[3]   ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 2.452      ;
; 2.231 ; wdg_cnt[1]   ; wdg_cnt[1]   ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 2.452      ;
; 2.240 ; wdg_cnt[22]  ; wdg_cnt[22]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 2.461      ;
; 2.240 ; wdg_cnt[21]  ; wdg_cnt[21]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 2.461      ;
; 2.252 ; wdg_cnt[23]  ; wdg_cnt[23]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 2.473      ;
; 2.939 ; wdg_cnt[17]  ; wdg_cnt[18]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.160      ;
; 2.940 ; wdg_cnt[4]   ; wdg_cnt[5]   ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.161      ;
; 2.948 ; wdg_cnt[7]   ; wdg_cnt[8]   ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.169      ;
; 2.949 ; wdg_cnt[14]  ; wdg_cnt[15]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.170      ;
; 2.958 ; wdg_cnt[19]  ; wdg_cnt[20]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.179      ;
; 2.958 ; wdg_cnt[18]  ; wdg_cnt[19]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.179      ;
; 2.958 ; wdg_cnt[9]   ; wdg_cnt[10]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.179      ;
; 2.958 ; wdg_cnt[8]   ; wdg_cnt[9]   ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.179      ;
; 3.008 ; buzz_cnt[11] ; buzz_cnt[11] ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.229      ;
; 3.016 ; buzz_cnt[13] ; buzz_cnt[13] ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.237      ;
; 3.018 ; buzz_cnt[3]  ; buzz_cnt[3]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.239      ;
; 3.050 ; wdg_cnt[17]  ; wdg_cnt[19]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.271      ;
; 3.051 ; wdg_cnt[4]   ; wdg_cnt[6]   ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.272      ;
; 3.059 ; wdg_cnt[7]   ; wdg_cnt[9]   ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.280      ;
; 3.060 ; wdg_cnt[14]  ; wdg_cnt[16]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.281      ;
; 3.069 ; wdg_cnt[19]  ; wdg_cnt[21]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.290      ;
; 3.069 ; wdg_cnt[9]   ; wdg_cnt[11]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.290      ;
; 3.069 ; wdg_cnt[18]  ; wdg_cnt[20]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.290      ;
; 3.069 ; wdg_cnt[8]   ; wdg_cnt[10]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.290      ;
; 3.152 ; wdg_cnt[20]  ; wdg_cnt[21]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.373      ;
; 3.161 ; wdg_cnt[5]   ; wdg_cnt[6]   ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.382      ;
; 3.161 ; wdg_cnt[15]  ; wdg_cnt[16]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.382      ;
; 3.161 ; wdg_cnt[10]  ; wdg_cnt[11]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.382      ;
; 3.161 ; wdg_cnt[17]  ; wdg_cnt[20]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.382      ;
; 3.170 ; wdg_cnt[12]  ; wdg_cnt[13]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.391      ;
; 3.170 ; wdg_cnt[2]   ; wdg_cnt[3]   ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.391      ;
; 3.170 ; wdg_cnt[7]   ; wdg_cnt[10]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.391      ;
; 3.171 ; wdg_cnt[13]  ; wdg_cnt[14]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.392      ;
; 3.171 ; wdg_cnt[3]   ; wdg_cnt[4]   ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.392      ;
; 3.180 ; wdg_cnt[22]  ; wdg_cnt[23]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.401      ;
; 3.180 ; wdg_cnt[18]  ; wdg_cnt[21]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.401      ;
; 3.180 ; wdg_cnt[8]   ; wdg_cnt[11]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.401      ;
; 3.257 ; buzz_cnt[10] ; buzz_cnt[10] ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.478      ;
; 3.257 ; buzz_cnt[9]  ; buzz_cnt[9]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.478      ;
; 3.258 ; buzz_cnt[19] ; buzz_cnt[19] ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.479      ;
; 3.266 ; buzz_cnt[8]  ; buzz_cnt[8]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.487      ;
; 3.272 ; wdg_cnt[17]  ; wdg_cnt[21]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.493      ;
; 3.281 ; wdg_cnt[12]  ; wdg_cnt[14]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.502      ;
; 3.281 ; wdg_cnt[2]   ; wdg_cnt[4]   ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.502      ;
; 3.281 ; wdg_cnt[7]   ; wdg_cnt[11]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.502      ;
; 3.282 ; wdg_cnt[3]   ; wdg_cnt[5]   ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.503      ;
; 3.282 ; wdg_cnt[13]  ; wdg_cnt[15]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.503      ;
; 3.290 ; buzz_cnt[18] ; buzz_cnt[18] ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.511      ;
; 3.345 ; buzz_cnt[24] ; buzz_cnt[21] ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.566      ;
; 3.345 ; buzz_cnt[24] ; buzz_cnt[20] ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.566      ;
; 3.349 ; buzz_cnt[24] ; buzz_cnt[22] ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.570      ;
; 3.350 ; buzz_cnt[24] ; buzz_cnt[23] ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.571      ;
; 3.392 ; wdg_cnt[2]   ; wdg_cnt[5]   ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.613      ;
; 3.392 ; wdg_cnt[12]  ; wdg_cnt[15]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.613      ;
; 3.393 ; wdg_cnt[3]   ; wdg_cnt[6]   ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.614      ;
; 3.393 ; wdg_cnt[13]  ; wdg_cnt[16]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.614      ;
; 3.400 ; wdg_cnt[0]   ; wdg_cnt[6]   ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.621      ;
; 3.400 ; wdg_cnt[0]   ; wdg_cnt[5]   ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.621      ;
; 3.400 ; wdg_cnt[0]   ; wdg_cnt[4]   ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.621      ;
; 3.400 ; wdg_cnt[0]   ; wdg_cnt[3]   ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.621      ;
; 3.400 ; wdg_cnt[0]   ; wdg_cnt[2]   ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.621      ;
; 3.460 ; buzz_cnt[2]  ; buzz_cnt[2]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.681      ;
; 3.492 ; wdg_cnt[11]  ; wdg_cnt[16]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.713      ;
; 3.492 ; wdg_cnt[11]  ; wdg_cnt[15]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.713      ;
; 3.492 ; wdg_cnt[11]  ; wdg_cnt[14]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.713      ;
; 3.492 ; wdg_cnt[11]  ; wdg_cnt[13]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.713      ;
; 3.492 ; wdg_cnt[11]  ; wdg_cnt[12]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.713      ;
; 3.492 ; wdg_cnt[1]   ; wdg_cnt[6]   ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.713      ;
; 3.492 ; wdg_cnt[1]   ; wdg_cnt[5]   ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.713      ;
; 3.492 ; wdg_cnt[1]   ; wdg_cnt[4]   ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.713      ;
; 3.492 ; wdg_cnt[1]   ; wdg_cnt[3]   ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.713      ;
; 3.492 ; wdg_cnt[1]   ; wdg_cnt[2]   ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.713      ;
; 3.501 ; wdg_cnt[21]  ; wdg_cnt[23]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.722      ;
; 3.501 ; wdg_cnt[21]  ; wdg_cnt[22]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.722      ;
; 3.503 ; wdg_cnt[2]   ; wdg_cnt[6]   ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.724      ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'clk_1mhz'                                                                                                                                       ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                                            ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------------------------------------------+
; -2.289 ; 1.000        ; 3.289          ; Port Rate        ; clk_1mhz ; Rise       ; clk_1mhz                                                                          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[0] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[0] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[1] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[1] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[2] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[2] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[3] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[3] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[4] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[4] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[5] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[5] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[6] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[6] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[7] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[7] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[8] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[8] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; pwm_clk_div[0]                                                                    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; pwm_clk_div[0]                                                                    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; pwm_clk_div[1]                                                                    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; pwm_clk_div[1]                                                                    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; pwm_clk_div[2]                                                                    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; pwm_clk_div[2]                                                                    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; wsd:WSD1|curr_state.WSD_DATA                                                      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; wsd:WSD1|curr_state.WSD_DATA                                                      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; wsd:WSD1|curr_state.WSD_END                                                       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; wsd:WSD1|curr_state.WSD_END                                                       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; wsd:WSD1|curr_state.WSD_ERR                                                       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; wsd:WSD1|curr_state.WSD_ERR                                                       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; wsd:WSD1|curr_state.WSD_IDLE                                                      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; wsd:WSD1|curr_state.WSD_IDLE                                                      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; wsd:WSD1|curr_state.WSD_ST1                                                       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; wsd:WSD1|curr_state.WSD_ST1                                                       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; wsd:WSD1|curr_state.WSD_ST2                                                       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; wsd:WSD1|curr_state.WSD_ST2                                                       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; wsd:WSD1|data_counter[0]                                                          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; wsd:WSD1|data_counter[0]                                                          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; wsd:WSD1|data_counter[1]                                                          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; wsd:WSD1|data_counter[1]                                                          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; wsd:WSD1|data_counter[2]                                                          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; wsd:WSD1|data_counter[2]                                                          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; wsd:WSD1|data_counter[3]                                                          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; wsd:WSD1|data_counter[3]                                                          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; wsd:WSD1|data_counter[4]                                                          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; wsd:WSD1|data_counter[4]                                                          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; wsd:WSD1|data_counter[5]                                                          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; wsd:WSD1|data_counter[5]                                                          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; wsd:WSD1|data_out_reg[0]                                                          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; wsd:WSD1|data_out_reg[0]                                                          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; wsd:WSD1|data_out_reg[10]                                                         ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; wsd:WSD1|data_out_reg[10]                                                         ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; wsd:WSD1|data_out_reg[11]                                                         ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; wsd:WSD1|data_out_reg[11]                                                         ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; wsd:WSD1|data_out_reg[12]                                                         ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; wsd:WSD1|data_out_reg[12]                                                         ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; wsd:WSD1|data_out_reg[13]                                                         ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; wsd:WSD1|data_out_reg[13]                                                         ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; wsd:WSD1|data_out_reg[14]                                                         ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; wsd:WSD1|data_out_reg[14]                                                         ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; wsd:WSD1|data_out_reg[15]                                                         ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; wsd:WSD1|data_out_reg[15]                                                         ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; wsd:WSD1|data_out_reg[16]                                                         ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; wsd:WSD1|data_out_reg[16]                                                         ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; wsd:WSD1|data_out_reg[17]                                                         ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; wsd:WSD1|data_out_reg[17]                                                         ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; wsd:WSD1|data_out_reg[18]                                                         ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; wsd:WSD1|data_out_reg[18]                                                         ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; wsd:WSD1|data_out_reg[19]                                                         ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; wsd:WSD1|data_out_reg[19]                                                         ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; wsd:WSD1|data_out_reg[1]                                                          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; wsd:WSD1|data_out_reg[1]                                                          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; wsd:WSD1|data_out_reg[20]                                                         ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; wsd:WSD1|data_out_reg[20]                                                         ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; wsd:WSD1|data_out_reg[21]                                                         ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; wsd:WSD1|data_out_reg[21]                                                         ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; wsd:WSD1|data_out_reg[22]                                                         ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; wsd:WSD1|data_out_reg[22]                                                         ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; wsd:WSD1|data_out_reg[23]                                                         ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; wsd:WSD1|data_out_reg[23]                                                         ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; wsd:WSD1|data_out_reg[24]                                                         ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; wsd:WSD1|data_out_reg[24]                                                         ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; wsd:WSD1|data_out_reg[25]                                                         ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; wsd:WSD1|data_out_reg[25]                                                         ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; wsd:WSD1|data_out_reg[26]                                                         ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; wsd:WSD1|data_out_reg[26]                                                         ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; wsd:WSD1|data_out_reg[27]                                                         ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; wsd:WSD1|data_out_reg[27]                                                         ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; wsd:WSD1|data_out_reg[28]                                                         ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; wsd:WSD1|data_out_reg[28]                                                         ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; wsd:WSD1|data_out_reg[29]                                                         ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; wsd:WSD1|data_out_reg[29]                                                         ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; wsd:WSD1|data_out_reg[2]                                                          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; wsd:WSD1|data_out_reg[2]                                                          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; wsd:WSD1|data_out_reg[30]                                                         ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; wsd:WSD1|data_out_reg[30]                                                         ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; wsd:WSD1|data_out_reg[31]                                                         ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'fpga_clk'                                                                       ;
+--------+--------------+----------------+------------------+----------+------------+-------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target            ;
+--------+--------------+----------------+------------------+----------+------------+-------------------+
; -2.289 ; 1.000        ; 3.289          ; Port Rate        ; fpga_clk ; Rise       ; fpga_clk          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; buzz_cnt[0]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; buzz_cnt[0]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; buzz_cnt[10]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; buzz_cnt[10]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; buzz_cnt[11]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; buzz_cnt[11]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; buzz_cnt[12]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; buzz_cnt[12]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; buzz_cnt[13]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; buzz_cnt[13]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; buzz_cnt[14]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; buzz_cnt[14]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; buzz_cnt[15]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; buzz_cnt[15]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; buzz_cnt[16]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; buzz_cnt[16]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; buzz_cnt[17]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; buzz_cnt[17]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; buzz_cnt[18]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; buzz_cnt[18]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; buzz_cnt[19]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; buzz_cnt[19]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; buzz_cnt[1]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; buzz_cnt[1]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; buzz_cnt[20]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; buzz_cnt[20]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; buzz_cnt[21]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; buzz_cnt[21]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; buzz_cnt[22]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; buzz_cnt[22]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; buzz_cnt[23]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; buzz_cnt[23]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; buzz_cnt[24]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; buzz_cnt[24]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; buzz_cnt[2]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; buzz_cnt[2]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; buzz_cnt[3]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; buzz_cnt[3]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; buzz_cnt[4]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; buzz_cnt[4]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; buzz_cnt[5]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; buzz_cnt[5]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; buzz_cnt[6]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; buzz_cnt[6]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; buzz_cnt[7]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; buzz_cnt[7]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; buzz_cnt[8]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; buzz_cnt[8]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; buzz_cnt[9]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; buzz_cnt[9]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; buzz_en           ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; buzz_en           ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; io_led_out_reg[0] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; io_led_out_reg[0] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; io_led_out_reg[1] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; io_led_out_reg[1] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; io_led_out_reg[2] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; io_led_out_reg[2] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; io_led_out_reg[3] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; io_led_out_reg[3] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; led_load_cnt[0]   ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; led_load_cnt[0]   ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; led_load_cnt[10]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; led_load_cnt[10]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; led_load_cnt[11]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; led_load_cnt[11]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; led_load_cnt[12]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; led_load_cnt[12]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; led_load_cnt[13]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; led_load_cnt[13]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; led_load_cnt[14]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; led_load_cnt[14]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; led_load_cnt[15]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; led_load_cnt[15]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; led_load_cnt[1]   ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; led_load_cnt[1]   ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; led_load_cnt[2]   ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; led_load_cnt[2]   ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; led_load_cnt[3]   ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; led_load_cnt[3]   ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; led_load_cnt[4]   ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; led_load_cnt[4]   ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; led_load_cnt[5]   ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; led_load_cnt[5]   ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; led_load_cnt[6]   ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; led_load_cnt[6]   ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; led_load_cnt[7]   ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; led_load_cnt[7]   ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; led_load_cnt[8]   ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; led_load_cnt[8]   ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; led_load_cnt[9]   ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; led_load_cnt[9]   ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; led_pwm_en[0]     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; led_pwm_en[0]     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; led_pwm_en[1]     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; led_pwm_en[1]     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; lvds_ctrl[0]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; lvds_ctrl[0]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; lvds_ctrl[1]      ;
+--------+--------------+----------------+------------------+----------+------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9]'                                                                                                                  ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------------------------------+------------+---------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                                             ; Clock Edge ; Target                                                        ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------------------------------+------------+---------------------------------------------------------------+
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; Rise       ; key_shift[0]                                                  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; Rise       ; key_shift[0]                                                  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; Rise       ; key_shift[1]                                                  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; Rise       ; key_shift[1]                                                  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; Rise       ; key_shift[2]                                                  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; Rise       ; key_shift[2]                                                  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; Rise       ; key_shift[3]                                                  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; Rise       ; key_shift[3]                                                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; Rise       ; C1|LPM_COUNTER_component|auto_generated|counter_cella9|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; Rise       ; C1|LPM_COUNTER_component|auto_generated|counter_cella9|regout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; Rise       ; key_shift[0]|clk                                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; Rise       ; key_shift[0]|clk                                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; Rise       ; key_shift[1]|clk                                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; Rise       ; key_shift[1]|clk                                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; Rise       ; key_shift[2]|clk                                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; Rise       ; key_shift[2]|clk                                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; Rise       ; key_shift[3]|clk                                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; Rise       ; key_shift[3]|clk                                              ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------------------------------+------------+---------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'pwm_clk_div[2]'                                                                          ;
+-------+--------------+----------------+------------------+----------------+------------+-----------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock          ; Clock Edge ; Target                ;
+-------+--------------+----------------+------------------+----------------+------------+-----------------------+
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; pwm_clk_div[2] ; Rise       ; led_pwm               ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; pwm_clk_div[2] ; Rise       ; led_pwm               ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[0]        ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[0]        ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[10]       ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[10]       ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[11]       ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[11]       ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[12]       ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[12]       ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[13]       ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[13]       ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[14]       ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[14]       ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[15]       ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[15]       ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[1]        ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[1]        ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[2]        ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[2]        ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[3]        ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[3]        ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[4]        ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[4]        ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[5]        ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[5]        ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[6]        ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[6]        ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[7]        ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[7]        ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[8]        ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[8]        ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[9]        ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[9]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[0]|clk    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[0]|clk    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[10]|clk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[10]|clk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[11]|clk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[11]|clk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[12]|clk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[12]|clk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[13]|clk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[13]|clk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[14]|clk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[14]|clk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[15]|clk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[15]|clk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[1]|clk    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[1]|clk    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[2]|clk    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[2]|clk    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[3]|clk    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[3]|clk    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[4]|clk    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[4]|clk    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[5]|clk    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[5]|clk    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[6]|clk    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[6]|clk    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[7]|clk    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[7]|clk    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[8]|clk    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[8]|clk    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[9]|clk    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[9]|clk    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pwm_clk_div[2] ; Rise       ; led_pwm|clk           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pwm_clk_div[2] ; Rise       ; led_pwm|clk           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pwm_clk_div[2] ; Rise       ; pwm_clk_div[2]|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pwm_clk_div[2] ; Rise       ; pwm_clk_div[2]|regout ;
+-------+--------------+----------------+------------------+----------------+------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                                                                                            ;
+-----------------+-----------------------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------------------+
; Data Port       ; Clock Port                                                                        ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                                   ;
+-----------------+-----------------------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------------------+
; wsd[*]          ; clk_1mhz                                                                          ; 4.248  ; 4.248  ; Rise       ; clk_1mhz                                                                          ;
;  wsd[1]         ; clk_1mhz                                                                          ; 4.248  ; 4.248  ; Rise       ; clk_1mhz                                                                          ;
;  wsd[2]         ; clk_1mhz                                                                          ; 3.139  ; 3.139  ; Rise       ; clk_1mhz                                                                          ;
; gpmc_cs_n[*]    ; fpga_clk                                                                          ; 16.179 ; 16.179 ; Rise       ; fpga_clk                                                                          ;
;  gpmc_cs_n[3]   ; fpga_clk                                                                          ; 16.179 ; 16.179 ; Rise       ; fpga_clk                                                                          ;
; gpmc_we_n       ; fpga_clk                                                                          ; 11.987 ; 11.987 ; Rise       ; fpga_clk                                                                          ;
; sa[*]           ; fpga_clk                                                                          ; 16.714 ; 16.714 ; Rise       ; fpga_clk                                                                          ;
;  sa[0]          ; fpga_clk                                                                          ; 16.038 ; 16.038 ; Rise       ; fpga_clk                                                                          ;
;  sa[1]          ; fpga_clk                                                                          ; 14.899 ; 14.899 ; Rise       ; fpga_clk                                                                          ;
;  sa[2]          ; fpga_clk                                                                          ; 13.054 ; 13.054 ; Rise       ; fpga_clk                                                                          ;
;  sa[3]          ; fpga_clk                                                                          ; 11.965 ; 11.965 ; Rise       ; fpga_clk                                                                          ;
;  sa[4]          ; fpga_clk                                                                          ; 12.033 ; 12.033 ; Rise       ; fpga_clk                                                                          ;
;  sa[5]          ; fpga_clk                                                                          ; 13.363 ; 13.363 ; Rise       ; fpga_clk                                                                          ;
;  sa[6]          ; fpga_clk                                                                          ; 16.714 ; 16.714 ; Rise       ; fpga_clk                                                                          ;
;  sa[7]          ; fpga_clk                                                                          ; 16.093 ; 16.093 ; Rise       ; fpga_clk                                                                          ;
; sd[*]           ; fpga_clk                                                                          ; 6.875  ; 6.875  ; Rise       ; fpga_clk                                                                          ;
;  sd[0]          ; fpga_clk                                                                          ; 6.433  ; 6.433  ; Rise       ; fpga_clk                                                                          ;
;  sd[1]          ; fpga_clk                                                                          ; 6.333  ; 6.333  ; Rise       ; fpga_clk                                                                          ;
;  sd[2]          ; fpga_clk                                                                          ; 6.711  ; 6.711  ; Rise       ; fpga_clk                                                                          ;
;  sd[3]          ; fpga_clk                                                                          ; 6.229  ; 6.229  ; Rise       ; fpga_clk                                                                          ;
;  sd[4]          ; fpga_clk                                                                          ; 4.243  ; 4.243  ; Rise       ; fpga_clk                                                                          ;
;  sd[5]          ; fpga_clk                                                                          ; 6.250  ; 6.250  ; Rise       ; fpga_clk                                                                          ;
;  sd[6]          ; fpga_clk                                                                          ; 4.210  ; 4.210  ; Rise       ; fpga_clk                                                                          ;
;  sd[7]          ; fpga_clk                                                                          ; 6.875  ; 6.875  ; Rise       ; fpga_clk                                                                          ;
; sys_rst_n       ; fpga_clk                                                                          ; 6.794  ; 6.794  ; Rise       ; fpga_clk                                                                          ;
; cpld_key_in[*]  ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; 5.674  ; 5.674  ; Rise       ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ;
;  cpld_key_in[0] ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; 5.137  ; 5.137  ; Rise       ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ;
;  cpld_key_in[1] ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; 5.430  ; 5.430  ; Rise       ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ;
;  cpld_key_in[2] ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; 5.674  ; 5.674  ; Rise       ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ;
;  cpld_key_in[3] ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; 4.542  ; 4.542  ; Rise       ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ;
+-----------------+-----------------------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                                                                                             ;
+-----------------+-----------------------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------------------+
; Data Port       ; Clock Port                                                                        ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                                   ;
+-----------------+-----------------------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------------------+
; wsd[*]          ; clk_1mhz                                                                          ; -2.585 ; -2.585 ; Rise       ; clk_1mhz                                                                          ;
;  wsd[1]         ; clk_1mhz                                                                          ; -3.694 ; -3.694 ; Rise       ; clk_1mhz                                                                          ;
;  wsd[2]         ; clk_1mhz                                                                          ; -2.585 ; -2.585 ; Rise       ; clk_1mhz                                                                          ;
; gpmc_cs_n[*]    ; fpga_clk                                                                          ; -5.376 ; -5.376 ; Rise       ; fpga_clk                                                                          ;
;  gpmc_cs_n[3]   ; fpga_clk                                                                          ; -5.376 ; -5.376 ; Rise       ; fpga_clk                                                                          ;
; gpmc_we_n       ; fpga_clk                                                                          ; -4.922 ; -4.922 ; Rise       ; fpga_clk                                                                          ;
; sa[*]           ; fpga_clk                                                                          ; -5.654 ; -5.654 ; Rise       ; fpga_clk                                                                          ;
;  sa[0]          ; fpga_clk                                                                          ; -6.864 ; -6.864 ; Rise       ; fpga_clk                                                                          ;
;  sa[1]          ; fpga_clk                                                                          ; -5.654 ; -5.654 ; Rise       ; fpga_clk                                                                          ;
;  sa[2]          ; fpga_clk                                                                          ; -6.719 ; -6.719 ; Rise       ; fpga_clk                                                                          ;
;  sa[3]          ; fpga_clk                                                                          ; -6.064 ; -6.064 ; Rise       ; fpga_clk                                                                          ;
;  sa[4]          ; fpga_clk                                                                          ; -7.259 ; -7.259 ; Rise       ; fpga_clk                                                                          ;
;  sa[5]          ; fpga_clk                                                                          ; -6.855 ; -6.855 ; Rise       ; fpga_clk                                                                          ;
;  sa[6]          ; fpga_clk                                                                          ; -6.933 ; -6.933 ; Rise       ; fpga_clk                                                                          ;
;  sa[7]          ; fpga_clk                                                                          ; -6.309 ; -6.309 ; Rise       ; fpga_clk                                                                          ;
; sd[*]           ; fpga_clk                                                                          ; -2.938 ; -2.938 ; Rise       ; fpga_clk                                                                          ;
;  sd[0]          ; fpga_clk                                                                          ; -3.293 ; -3.293 ; Rise       ; fpga_clk                                                                          ;
;  sd[1]          ; fpga_clk                                                                          ; -2.938 ; -2.938 ; Rise       ; fpga_clk                                                                          ;
;  sd[2]          ; fpga_clk                                                                          ; -5.103 ; -5.103 ; Rise       ; fpga_clk                                                                          ;
;  sd[3]          ; fpga_clk                                                                          ; -5.047 ; -5.047 ; Rise       ; fpga_clk                                                                          ;
;  sd[4]          ; fpga_clk                                                                          ; -3.010 ; -3.010 ; Rise       ; fpga_clk                                                                          ;
;  sd[5]          ; fpga_clk                                                                          ; -4.490 ; -4.490 ; Rise       ; fpga_clk                                                                          ;
;  sd[6]          ; fpga_clk                                                                          ; -3.653 ; -3.653 ; Rise       ; fpga_clk                                                                          ;
;  sd[7]          ; fpga_clk                                                                          ; -6.235 ; -6.235 ; Rise       ; fpga_clk                                                                          ;
; sys_rst_n       ; fpga_clk                                                                          ; -5.699 ; -5.699 ; Rise       ; fpga_clk                                                                          ;
; cpld_key_in[*]  ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; -3.988 ; -3.988 ; Rise       ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ;
;  cpld_key_in[0] ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; -4.583 ; -4.583 ; Rise       ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ;
;  cpld_key_in[1] ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; -4.876 ; -4.876 ; Rise       ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ;
;  cpld_key_in[2] ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; -5.120 ; -5.120 ; Rise       ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ;
;  cpld_key_in[3] ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; -3.988 ; -3.988 ; Rise       ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ;
+-----------------+-----------------------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                                                                                   ;
+------------------+-----------------------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------------------+
; Data Port        ; Clock Port                                                                        ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                                   ;
+------------------+-----------------------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------------------+
; irq_cpld[*]      ; clk_1mhz                                                                          ; 10.451 ; 10.451 ; Rise       ; clk_1mhz                                                                          ;
;  irq_cpld[0]     ; clk_1mhz                                                                          ; 8.410  ; 8.410  ; Rise       ; clk_1mhz                                                                          ;
;  irq_cpld[1]     ; clk_1mhz                                                                          ; 10.451 ; 10.451 ; Rise       ; clk_1mhz                                                                          ;
; sd[*]            ; clk_1mhz                                                                          ; 26.162 ; 26.162 ; Rise       ; clk_1mhz                                                                          ;
;  sd[0]           ; clk_1mhz                                                                          ; 25.128 ; 25.128 ; Rise       ; clk_1mhz                                                                          ;
;  sd[1]           ; clk_1mhz                                                                          ; 26.162 ; 26.162 ; Rise       ; clk_1mhz                                                                          ;
;  sd[2]           ; clk_1mhz                                                                          ; 25.010 ; 25.010 ; Rise       ; clk_1mhz                                                                          ;
;  sd[3]           ; clk_1mhz                                                                          ; 21.191 ; 21.191 ; Rise       ; clk_1mhz                                                                          ;
;  sd[4]           ; clk_1mhz                                                                          ; 18.716 ; 18.716 ; Rise       ; clk_1mhz                                                                          ;
;  sd[5]           ; clk_1mhz                                                                          ; 25.621 ; 25.621 ; Rise       ; clk_1mhz                                                                          ;
;  sd[6]           ; clk_1mhz                                                                          ; 24.107 ; 24.107 ; Rise       ; clk_1mhz                                                                          ;
;  sd[7]           ; clk_1mhz                                                                          ; 21.255 ; 21.255 ; Rise       ; clk_1mhz                                                                          ;
; buzzer_out       ; fpga_clk                                                                          ; 10.162 ; 10.162 ; Rise       ; fpga_clk                                                                          ;
; cpld_led[*]      ; fpga_clk                                                                          ; 15.674 ; 15.674 ; Rise       ; fpga_clk                                                                          ;
;  cpld_led[0]     ; fpga_clk                                                                          ; 9.621  ; 9.621  ; Rise       ; fpga_clk                                                                          ;
;  cpld_led[1]     ; fpga_clk                                                                          ; 15.674 ; 15.674 ; Rise       ; fpga_clk                                                                          ;
; io_led_out[*]    ; fpga_clk                                                                          ; 14.287 ; 14.287 ; Rise       ; fpga_clk                                                                          ;
;  io_led_out[0]   ; fpga_clk                                                                          ; 12.159 ; 12.159 ; Rise       ; fpga_clk                                                                          ;
;  io_led_out[1]   ; fpga_clk                                                                          ; 12.294 ; 12.294 ; Rise       ; fpga_clk                                                                          ;
;  io_led_out[2]   ; fpga_clk                                                                          ; 14.287 ; 14.287 ; Rise       ; fpga_clk                                                                          ;
;  io_led_out[3]   ; fpga_clk                                                                          ; 13.398 ; 13.398 ; Rise       ; fpga_clk                                                                          ;
; lcd_vled         ; fpga_clk                                                                          ; 7.153  ; 7.153  ; Rise       ; fpga_clk                                                                          ;
; lvds_pwen        ; fpga_clk                                                                          ; 7.146  ; 7.146  ; Rise       ; fpga_clk                                                                          ;
; relay_ctrl[*]    ; fpga_clk                                                                          ; 10.128 ; 10.128 ; Rise       ; fpga_clk                                                                          ;
;  relay_ctrl[0]   ; fpga_clk                                                                          ; 9.735  ; 9.735  ; Rise       ; fpga_clk                                                                          ;
;  relay_ctrl[1]   ; fpga_clk                                                                          ; 9.259  ; 9.259  ; Rise       ; fpga_clk                                                                          ;
;  relay_ctrl[2]   ; fpga_clk                                                                          ; 10.128 ; 10.128 ; Rise       ; fpga_clk                                                                          ;
;  relay_ctrl[3]   ; fpga_clk                                                                          ; 9.579  ; 9.579  ; Rise       ; fpga_clk                                                                          ;
; sd[*]            ; fpga_clk                                                                          ; 26.591 ; 26.591 ; Rise       ; fpga_clk                                                                          ;
;  sd[0]           ; fpga_clk                                                                          ; 24.903 ; 24.903 ; Rise       ; fpga_clk                                                                          ;
;  sd[1]           ; fpga_clk                                                                          ; 26.591 ; 26.591 ; Rise       ; fpga_clk                                                                          ;
;  sd[2]           ; fpga_clk                                                                          ; 21.419 ; 21.419 ; Rise       ; fpga_clk                                                                          ;
;  sd[3]           ; fpga_clk                                                                          ; 20.813 ; 20.813 ; Rise       ; fpga_clk                                                                          ;
;  sd[4]           ; fpga_clk                                                                          ; 17.492 ; 17.492 ; Rise       ; fpga_clk                                                                          ;
;  sd[5]           ; fpga_clk                                                                          ; 16.676 ; 16.676 ; Rise       ; fpga_clk                                                                          ;
;  sd[6]           ; fpga_clk                                                                          ; 17.500 ; 17.500 ; Rise       ; fpga_clk                                                                          ;
;  sd[7]           ; fpga_clk                                                                          ; 20.761 ; 20.761 ; Rise       ; fpga_clk                                                                          ;
; wdg_out          ; fpga_clk                                                                          ; 10.297 ; 10.297 ; Rise       ; fpga_clk                                                                          ;
; wsd_sample[*]    ; fpga_clk                                                                          ; 10.529 ; 10.529 ; Rise       ; fpga_clk                                                                          ;
;  wsd_sample[1]   ; fpga_clk                                                                          ; 10.404 ; 10.404 ; Rise       ; fpga_clk                                                                          ;
;  wsd_sample[2]   ; fpga_clk                                                                          ; 10.529 ; 10.529 ; Rise       ; fpga_clk                                                                          ;
; cpld_key_out[*]  ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; 11.852 ; 11.852 ; Rise       ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ;
;  cpld_key_out[0] ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; 11.852 ; 11.852 ; Rise       ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ;
;  cpld_key_out[1] ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; 11.212 ; 11.212 ; Rise       ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ;
;  cpld_key_out[2] ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; 11.397 ; 11.397 ; Rise       ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ;
;  cpld_key_out[3] ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; 11.124 ; 11.124 ; Rise       ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ;
; sd[*]            ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; 20.296 ; 20.296 ; Rise       ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ;
;  sd[0]           ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; 20.296 ; 20.296 ; Rise       ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ;
;  sd[1]           ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; 18.769 ; 18.769 ; Rise       ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ;
;  sd[2]           ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; 17.810 ; 17.810 ; Rise       ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ;
;  sd[3]           ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; 18.070 ; 18.070 ; Rise       ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ;
; io_led_out[*]    ; pwm_clk_div[2]                                                                    ; 10.835 ; 10.835 ; Rise       ; pwm_clk_div[2]                                                                    ;
;  io_led_out[0]   ; pwm_clk_div[2]                                                                    ; 10.835 ; 10.835 ; Rise       ; pwm_clk_div[2]                                                                    ;
;  io_led_out[1]   ; pwm_clk_div[2]                                                                    ; 10.367 ; 10.367 ; Rise       ; pwm_clk_div[2]                                                                    ;
+------------------+-----------------------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                                                                           ;
+------------------+-----------------------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------------------+
; Data Port        ; Clock Port                                                                        ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                                   ;
+------------------+-----------------------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------------------+
; irq_cpld[*]      ; clk_1mhz                                                                          ; 8.410  ; 8.410  ; Rise       ; clk_1mhz                                                                          ;
;  irq_cpld[0]     ; clk_1mhz                                                                          ; 8.410  ; 8.410  ; Rise       ; clk_1mhz                                                                          ;
;  irq_cpld[1]     ; clk_1mhz                                                                          ; 10.451 ; 10.451 ; Rise       ; clk_1mhz                                                                          ;
; sd[*]            ; clk_1mhz                                                                          ; 12.266 ; 12.266 ; Rise       ; clk_1mhz                                                                          ;
;  sd[0]           ; clk_1mhz                                                                          ; 15.813 ; 15.813 ; Rise       ; clk_1mhz                                                                          ;
;  sd[1]           ; clk_1mhz                                                                          ; 17.762 ; 17.762 ; Rise       ; clk_1mhz                                                                          ;
;  sd[2]           ; clk_1mhz                                                                          ; 17.255 ; 17.255 ; Rise       ; clk_1mhz                                                                          ;
;  sd[3]           ; clk_1mhz                                                                          ; 17.046 ; 17.046 ; Rise       ; clk_1mhz                                                                          ;
;  sd[4]           ; clk_1mhz                                                                          ; 12.287 ; 12.287 ; Rise       ; clk_1mhz                                                                          ;
;  sd[5]           ; clk_1mhz                                                                          ; 14.964 ; 14.964 ; Rise       ; clk_1mhz                                                                          ;
;  sd[6]           ; clk_1mhz                                                                          ; 22.065 ; 22.065 ; Rise       ; clk_1mhz                                                                          ;
;  sd[7]           ; clk_1mhz                                                                          ; 12.266 ; 12.266 ; Rise       ; clk_1mhz                                                                          ;
; buzzer_out       ; fpga_clk                                                                          ; 9.641  ; 9.641  ; Rise       ; fpga_clk                                                                          ;
; cpld_led[*]      ; fpga_clk                                                                          ; 9.621  ; 9.621  ; Rise       ; fpga_clk                                                                          ;
;  cpld_led[0]     ; fpga_clk                                                                          ; 9.621  ; 9.621  ; Rise       ; fpga_clk                                                                          ;
;  cpld_led[1]     ; fpga_clk                                                                          ; 14.901 ; 14.901 ; Rise       ; fpga_clk                                                                          ;
; io_led_out[*]    ; fpga_clk                                                                          ; 9.160  ; 9.160  ; Rise       ; fpga_clk                                                                          ;
;  io_led_out[0]   ; fpga_clk                                                                          ; 9.633  ; 9.633  ; Rise       ; fpga_clk                                                                          ;
;  io_led_out[1]   ; fpga_clk                                                                          ; 9.160  ; 9.160  ; Rise       ; fpga_clk                                                                          ;
;  io_led_out[2]   ; fpga_clk                                                                          ; 10.266 ; 10.266 ; Rise       ; fpga_clk                                                                          ;
;  io_led_out[3]   ; fpga_clk                                                                          ; 10.058 ; 10.058 ; Rise       ; fpga_clk                                                                          ;
; lcd_vled         ; fpga_clk                                                                          ; 7.153  ; 7.153  ; Rise       ; fpga_clk                                                                          ;
; lvds_pwen        ; fpga_clk                                                                          ; 7.146  ; 7.146  ; Rise       ; fpga_clk                                                                          ;
; relay_ctrl[*]    ; fpga_clk                                                                          ; 7.625  ; 7.625  ; Rise       ; fpga_clk                                                                          ;
;  relay_ctrl[0]   ; fpga_clk                                                                          ; 8.810  ; 8.810  ; Rise       ; fpga_clk                                                                          ;
;  relay_ctrl[1]   ; fpga_clk                                                                          ; 7.625  ; 7.625  ; Rise       ; fpga_clk                                                                          ;
;  relay_ctrl[2]   ; fpga_clk                                                                          ; 8.676  ; 8.676  ; Rise       ; fpga_clk                                                                          ;
;  relay_ctrl[3]   ; fpga_clk                                                                          ; 8.683  ; 8.683  ; Rise       ; fpga_clk                                                                          ;
; sd[*]            ; fpga_clk                                                                          ; 12.019 ; 12.019 ; Rise       ; fpga_clk                                                                          ;
;  sd[0]           ; fpga_clk                                                                          ; 13.805 ; 13.805 ; Rise       ; fpga_clk                                                                          ;
;  sd[1]           ; fpga_clk                                                                          ; 15.614 ; 15.614 ; Rise       ; fpga_clk                                                                          ;
;  sd[2]           ; fpga_clk                                                                          ; 15.814 ; 15.814 ; Rise       ; fpga_clk                                                                          ;
;  sd[3]           ; fpga_clk                                                                          ; 12.019 ; 12.019 ; Rise       ; fpga_clk                                                                          ;
;  sd[4]           ; fpga_clk                                                                          ; 16.490 ; 16.490 ; Rise       ; fpga_clk                                                                          ;
;  sd[5]           ; fpga_clk                                                                          ; 14.675 ; 14.675 ; Rise       ; fpga_clk                                                                          ;
;  sd[6]           ; fpga_clk                                                                          ; 16.255 ; 16.255 ; Rise       ; fpga_clk                                                                          ;
;  sd[7]           ; fpga_clk                                                                          ; 15.981 ; 15.981 ; Rise       ; fpga_clk                                                                          ;
; wdg_out          ; fpga_clk                                                                          ; 9.063  ; 9.063  ; Rise       ; fpga_clk                                                                          ;
; wsd_sample[*]    ; fpga_clk                                                                          ; 10.404 ; 10.404 ; Rise       ; fpga_clk                                                                          ;
;  wsd_sample[1]   ; fpga_clk                                                                          ; 10.404 ; 10.404 ; Rise       ; fpga_clk                                                                          ;
;  wsd_sample[2]   ; fpga_clk                                                                          ; 10.529 ; 10.529 ; Rise       ; fpga_clk                                                                          ;
; cpld_key_out[*]  ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; 11.124 ; 11.124 ; Rise       ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ;
;  cpld_key_out[0] ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; 11.852 ; 11.852 ; Rise       ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ;
;  cpld_key_out[1] ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; 11.212 ; 11.212 ; Rise       ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ;
;  cpld_key_out[2] ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; 11.397 ; 11.397 ; Rise       ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ;
;  cpld_key_out[3] ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; 11.124 ; 11.124 ; Rise       ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ;
; sd[*]            ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; 17.810 ; 17.810 ; Rise       ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ;
;  sd[0]           ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; 20.296 ; 20.296 ; Rise       ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ;
;  sd[1]           ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; 18.769 ; 18.769 ; Rise       ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ;
;  sd[2]           ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; 17.810 ; 17.810 ; Rise       ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ;
;  sd[3]           ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; 18.070 ; 18.070 ; Rise       ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ;
; io_led_out[*]    ; pwm_clk_div[2]                                                                    ; 10.367 ; 10.367 ; Rise       ; pwm_clk_div[2]                                                                    ;
;  io_led_out[0]   ; pwm_clk_div[2]                                                                    ; 10.835 ; 10.835 ; Rise       ; pwm_clk_div[2]                                                                    ;
;  io_led_out[1]   ; pwm_clk_div[2]                                                                    ; 10.367 ; 10.367 ; Rise       ; pwm_clk_div[2]                                                                    ;
+------------------+-----------------------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------------------+


+------------------------------------------------------------+
; Propagation Delay                                          ;
+----------------+---------------+--------+----+----+--------+
; Input Port     ; Output Port   ; RR     ; RF ; FR ; FF     ;
+----------------+---------------+--------+----+----+--------+
; cpld_key_in[0] ; irq_cpld[2]   ; 13.926 ;    ;    ; 13.926 ;
; cpld_key_in[0] ; sd[0]         ; 22.057 ;    ;    ; 22.057 ;
; cpld_key_in[0] ; sd[1]         ; 21.603 ;    ;    ; 21.603 ;
; cpld_key_in[0] ; sd[2]         ; 20.640 ;    ;    ; 20.640 ;
; cpld_key_in[0] ; sd[3]         ; 19.667 ;    ;    ; 19.667 ;
; cpld_key_in[0] ; sd[4]         ; 20.004 ;    ;    ; 20.004 ;
; cpld_key_in[1] ; irq_cpld[2]   ; 14.219 ;    ;    ; 14.219 ;
; cpld_key_in[1] ; sd[0]         ; 22.350 ;    ;    ; 22.350 ;
; cpld_key_in[1] ; sd[1]         ; 21.896 ;    ;    ; 21.896 ;
; cpld_key_in[1] ; sd[2]         ; 20.933 ;    ;    ; 20.933 ;
; cpld_key_in[1] ; sd[3]         ; 19.960 ;    ;    ; 19.960 ;
; cpld_key_in[1] ; sd[5]         ; 18.947 ;    ;    ; 18.947 ;
; cpld_key_in[2] ; irq_cpld[2]   ; 14.463 ;    ;    ; 14.463 ;
; cpld_key_in[2] ; sd[0]         ; 22.594 ;    ;    ; 22.594 ;
; cpld_key_in[2] ; sd[1]         ; 22.140 ;    ;    ; 22.140 ;
; cpld_key_in[2] ; sd[2]         ; 21.177 ;    ;    ; 21.177 ;
; cpld_key_in[2] ; sd[3]         ; 20.204 ;    ;    ; 20.204 ;
; cpld_key_in[2] ; sd[6]         ; 18.603 ;    ;    ; 18.603 ;
; cpld_key_in[3] ; irq_cpld[2]   ; 13.331 ;    ;    ; 13.331 ;
; cpld_key_in[3] ; sd[0]         ; 21.462 ;    ;    ; 21.462 ;
; cpld_key_in[3] ; sd[1]         ; 21.008 ;    ;    ; 21.008 ;
; cpld_key_in[3] ; sd[2]         ; 20.045 ;    ;    ; 20.045 ;
; cpld_key_in[3] ; sd[3]         ; 19.072 ;    ;    ; 19.072 ;
; cpld_key_in[3] ; sd[7]         ; 17.923 ;    ;    ; 17.923 ;
; cpu_rxd[1]     ; io_led_out[5] ; 9.818  ;    ;    ; 9.818  ;
; cpu_rxd[2]     ; io_led_out[5] ; 11.214 ;    ;    ; 11.214 ;
; cpu_txd[1]     ; io_led_out[5] ; 10.220 ;    ;    ; 10.220 ;
; cpu_txd[2]     ; io_led_out[5] ; 11.286 ;    ;    ; 11.286 ;
; gpmc_cs_n[3]   ; sd[0]         ; 15.878 ;    ;    ; 15.878 ;
; gpmc_cs_n[3]   ; sd[1]         ; 22.483 ;    ;    ; 22.483 ;
; gpmc_cs_n[3]   ; sd[2]         ; 28.017 ;    ;    ; 28.017 ;
; gpmc_cs_n[3]   ; sd[3]         ; 16.597 ;    ;    ; 16.597 ;
; gpmc_cs_n[3]   ; sd[4]         ; 20.053 ;    ;    ; 20.053 ;
; gpmc_cs_n[3]   ; sd[5]         ; 16.676 ;    ;    ; 16.676 ;
; gpmc_cs_n[3]   ; sd[6]         ; 27.503 ;    ;    ; 27.503 ;
; gpmc_cs_n[3]   ; sd[7]         ; 16.179 ;    ;    ; 16.179 ;
; gpmc_oe_n      ; sd[0]         ; 8.587  ;    ;    ; 8.587  ;
; gpmc_oe_n      ; sd[1]         ; 8.587  ;    ;    ; 8.587  ;
; gpmc_oe_n      ; sd[2]         ; 9.156  ;    ;    ; 9.156  ;
; gpmc_oe_n      ; sd[3]         ; 9.156  ;    ;    ; 9.156  ;
; gpmc_oe_n      ; sd[4]         ; 9.156  ;    ;    ; 9.156  ;
; gpmc_oe_n      ; sd[5]         ; 9.156  ;    ;    ; 9.156  ;
; gpmc_oe_n      ; sd[6]         ; 8.687  ;    ;    ; 8.687  ;
; gpmc_oe_n      ; sd[7]         ; 8.687  ;    ;    ; 8.687  ;
; led_link       ; io_led_out[4] ; 12.887 ;    ;    ; 12.887 ;
; led_speed      ; io_led_out[4] ; 13.471 ;    ;    ; 13.471 ;
; sa[0]          ; sd[0]         ; 22.692 ;    ;    ; 22.692 ;
; sa[0]          ; sd[1]         ; 25.339 ;    ;    ; 25.339 ;
; sa[0]          ; sd[2]         ; 29.395 ;    ;    ; 29.395 ;
; sa[0]          ; sd[3]         ; 25.590 ;    ;    ; 25.590 ;
; sa[0]          ; sd[4]         ; 23.989 ;    ;    ; 23.989 ;
; sa[0]          ; sd[5]         ; 22.482 ;    ;    ; 22.482 ;
; sa[0]          ; sd[6]         ; 28.881 ;    ;    ; 28.881 ;
; sa[0]          ; sd[7]         ; 24.395 ;    ;    ; 24.395 ;
; sa[1]          ; sd[0]         ; 26.856 ;    ;    ; 26.856 ;
; sa[1]          ; sd[1]         ; 28.401 ;    ;    ; 28.401 ;
; sa[1]          ; sd[2]         ; 30.165 ;    ;    ; 30.165 ;
; sa[1]          ; sd[3]         ; 25.829 ;    ;    ; 25.829 ;
; sa[1]          ; sd[4]         ; 21.974 ;    ;    ; 21.974 ;
; sa[1]          ; sd[5]         ; 26.450 ;    ;    ; 26.450 ;
; sa[1]          ; sd[6]         ; 29.651 ;    ;    ; 29.651 ;
; sa[1]          ; sd[7]         ; 15.197 ;    ;    ; 15.197 ;
; sa[2]          ; sd[0]         ; 21.700 ;    ;    ; 21.700 ;
; sa[2]          ; sd[1]         ; 25.162 ;    ;    ; 25.162 ;
; sa[2]          ; sd[2]         ; 29.250 ;    ;    ; 29.250 ;
; sa[2]          ; sd[3]         ; 20.391 ;    ;    ; 20.391 ;
; sa[2]          ; sd[4]         ; 20.119 ;    ;    ; 20.119 ;
; sa[2]          ; sd[5]         ; 16.092 ;    ;    ; 16.092 ;
; sa[2]          ; sd[6]         ; 28.736 ;    ;    ; 28.736 ;
; sa[2]          ; sd[7]         ; 22.080 ;    ;    ; 22.080 ;
; sa[3]          ; sd[0]         ; 15.668 ;    ;    ; 15.668 ;
; sa[3]          ; sd[1]         ; 27.313 ;    ;    ; 27.313 ;
; sa[3]          ; sd[2]         ; 30.267 ;    ;    ; 30.267 ;
; sa[3]          ; sd[3]         ; 18.796 ;    ;    ; 18.796 ;
; sa[3]          ; sd[4]         ; 18.161 ;    ;    ; 18.161 ;
; sa[3]          ; sd[5]         ; 16.910 ;    ;    ; 16.910 ;
; sa[3]          ; sd[6]         ; 29.753 ;    ;    ; 29.753 ;
; sa[3]          ; sd[7]         ; 16.342 ;    ;    ; 16.342 ;
; sa[4]          ; sd[0]         ; 26.225 ;    ;    ; 26.225 ;
; sa[4]          ; sd[1]         ; 25.730 ;    ;    ; 25.730 ;
; sa[4]          ; sd[2]         ; 29.616 ;    ;    ; 29.616 ;
; sa[4]          ; sd[3]         ; 24.875 ;    ;    ; 24.875 ;
; sa[4]          ; sd[4]         ; 20.666 ;    ;    ; 20.666 ;
; sa[4]          ; sd[5]         ; 20.556 ;    ;    ; 20.556 ;
; sa[4]          ; sd[6]         ; 29.102 ;    ;    ; 29.102 ;
; sa[4]          ; sd[7]         ; 17.778 ;    ;    ; 17.778 ;
; sa[5]          ; sd[0]         ; 17.253 ;    ;    ; 17.253 ;
; sa[5]          ; sd[1]         ; 28.496 ;    ;    ; 28.496 ;
; sa[5]          ; sd[2]         ; 27.554 ;    ;    ; 27.554 ;
; sa[5]          ; sd[3]         ; 23.815 ;    ;    ; 23.815 ;
; sa[5]          ; sd[4]         ; 20.745 ;    ;    ; 20.745 ;
; sa[5]          ; sd[5]         ; 20.531 ;    ;    ; 20.531 ;
; sa[5]          ; sd[6]         ; 27.040 ;    ;    ; 27.040 ;
; sa[5]          ; sd[7]         ; 17.658 ;    ;    ; 17.658 ;
; sa[6]          ; sd[0]         ; 16.413 ;    ;    ; 16.413 ;
; sa[6]          ; sd[1]         ; 27.285 ;    ;    ; 27.285 ;
; sa[6]          ; sd[2]         ; 30.239 ;    ;    ; 30.239 ;
; sa[6]          ; sd[3]         ; 17.132 ;    ;    ; 17.132 ;
; sa[6]          ; sd[4]         ; 20.588 ;    ;    ; 20.588 ;
; sa[6]          ; sd[5]         ; 17.211 ;    ;    ; 17.211 ;
; sa[6]          ; sd[6]         ; 29.725 ;    ;    ; 29.725 ;
; sa[6]          ; sd[7]         ; 16.714 ;    ;    ; 16.714 ;
; sa[7]          ; sd[0]         ; 15.792 ;    ;    ; 15.792 ;
; sa[7]          ; sd[1]         ; 26.661 ;    ;    ; 26.661 ;
; sa[7]          ; sd[2]         ; 29.615 ;    ;    ; 29.615 ;
; sa[7]          ; sd[3]         ; 16.511 ;    ;    ; 16.511 ;
; sa[7]          ; sd[4]         ; 19.967 ;    ;    ; 19.967 ;
; sa[7]          ; sd[5]         ; 16.590 ;    ;    ; 16.590 ;
; sa[7]          ; sd[6]         ; 29.101 ;    ;    ; 29.101 ;
; sa[7]          ; sd[7]         ; 16.093 ;    ;    ; 16.093 ;
; sw_rst_in      ; sw_rst_out    ; 6.532  ;    ;    ; 6.532  ;
; sys_rst_n      ; cpld_lcd_nrst ; 9.481  ;    ;    ; 9.481  ;
; sys_rst_n      ; rst_out_n     ; 9.560  ;    ;    ; 9.560  ;
; sys_rst_n      ; rst_out_p     ; 9.560  ;    ;    ; 9.560  ;
+----------------+---------------+--------+----+----+--------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+----------------+---------------+--------+----+----+--------+
; Input Port     ; Output Port   ; RR     ; RF ; FR ; FF     ;
+----------------+---------------+--------+----+----+--------+
; cpld_key_in[0] ; irq_cpld[2]   ; 13.926 ;    ;    ; 13.926 ;
; cpld_key_in[0] ; sd[0]         ; 22.057 ;    ;    ; 22.057 ;
; cpld_key_in[0] ; sd[1]         ; 21.603 ;    ;    ; 21.603 ;
; cpld_key_in[0] ; sd[2]         ; 20.640 ;    ;    ; 20.640 ;
; cpld_key_in[0] ; sd[3]         ; 19.667 ;    ;    ; 19.667 ;
; cpld_key_in[0] ; sd[4]         ; 20.004 ;    ;    ; 20.004 ;
; cpld_key_in[1] ; irq_cpld[2]   ; 14.219 ;    ;    ; 14.219 ;
; cpld_key_in[1] ; sd[0]         ; 22.350 ;    ;    ; 22.350 ;
; cpld_key_in[1] ; sd[1]         ; 21.896 ;    ;    ; 21.896 ;
; cpld_key_in[1] ; sd[2]         ; 20.933 ;    ;    ; 20.933 ;
; cpld_key_in[1] ; sd[3]         ; 19.960 ;    ;    ; 19.960 ;
; cpld_key_in[1] ; sd[5]         ; 18.947 ;    ;    ; 18.947 ;
; cpld_key_in[2] ; irq_cpld[2]   ; 14.463 ;    ;    ; 14.463 ;
; cpld_key_in[2] ; sd[0]         ; 22.594 ;    ;    ; 22.594 ;
; cpld_key_in[2] ; sd[1]         ; 22.140 ;    ;    ; 22.140 ;
; cpld_key_in[2] ; sd[2]         ; 21.177 ;    ;    ; 21.177 ;
; cpld_key_in[2] ; sd[3]         ; 20.204 ;    ;    ; 20.204 ;
; cpld_key_in[2] ; sd[6]         ; 18.603 ;    ;    ; 18.603 ;
; cpld_key_in[3] ; irq_cpld[2]   ; 13.331 ;    ;    ; 13.331 ;
; cpld_key_in[3] ; sd[0]         ; 21.462 ;    ;    ; 21.462 ;
; cpld_key_in[3] ; sd[1]         ; 21.008 ;    ;    ; 21.008 ;
; cpld_key_in[3] ; sd[2]         ; 20.045 ;    ;    ; 20.045 ;
; cpld_key_in[3] ; sd[3]         ; 19.072 ;    ;    ; 19.072 ;
; cpld_key_in[3] ; sd[7]         ; 17.923 ;    ;    ; 17.923 ;
; cpu_rxd[1]     ; io_led_out[5] ; 9.818  ;    ;    ; 9.818  ;
; cpu_rxd[2]     ; io_led_out[5] ; 11.214 ;    ;    ; 11.214 ;
; cpu_txd[1]     ; io_led_out[5] ; 10.220 ;    ;    ; 10.220 ;
; cpu_txd[2]     ; io_led_out[5] ; 11.286 ;    ;    ; 11.286 ;
; gpmc_cs_n[3]   ; sd[0]         ; 12.230 ;    ;    ; 12.230 ;
; gpmc_cs_n[3]   ; sd[1]         ; 12.230 ;    ;    ; 12.230 ;
; gpmc_cs_n[3]   ; sd[2]         ; 9.498  ;    ;    ; 9.498  ;
; gpmc_cs_n[3]   ; sd[3]         ; 12.799 ;    ;    ; 12.799 ;
; gpmc_cs_n[3]   ; sd[4]         ; 12.799 ;    ;    ; 12.799 ;
; gpmc_cs_n[3]   ; sd[5]         ; 12.799 ;    ;    ; 12.799 ;
; gpmc_cs_n[3]   ; sd[6]         ; 10.420 ;    ;    ; 10.420 ;
; gpmc_cs_n[3]   ; sd[7]         ; 12.330 ;    ;    ; 12.330 ;
; gpmc_oe_n      ; sd[0]         ; 8.587  ;    ;    ; 8.587  ;
; gpmc_oe_n      ; sd[1]         ; 8.587  ;    ;    ; 8.587  ;
; gpmc_oe_n      ; sd[2]         ; 9.156  ;    ;    ; 9.156  ;
; gpmc_oe_n      ; sd[3]         ; 9.156  ;    ;    ; 9.156  ;
; gpmc_oe_n      ; sd[4]         ; 9.156  ;    ;    ; 9.156  ;
; gpmc_oe_n      ; sd[5]         ; 9.156  ;    ;    ; 9.156  ;
; gpmc_oe_n      ; sd[6]         ; 8.687  ;    ;    ; 8.687  ;
; gpmc_oe_n      ; sd[7]         ; 8.687  ;    ;    ; 8.687  ;
; led_link       ; io_led_out[4] ; 12.887 ;    ;    ; 12.887 ;
; led_speed      ; io_led_out[4] ; 13.471 ;    ;    ; 13.471 ;
; sa[0]          ; sd[0]         ; 11.578 ;    ;    ; 11.578 ;
; sa[0]          ; sd[1]         ; 11.578 ;    ;    ; 11.578 ;
; sa[0]          ; sd[2]         ; 12.147 ;    ;    ; 12.147 ;
; sa[0]          ; sd[3]         ; 12.147 ;    ;    ; 12.147 ;
; sa[0]          ; sd[4]         ; 10.282 ;    ;    ; 10.282 ;
; sa[0]          ; sd[5]         ; 12.147 ;    ;    ; 12.147 ;
; sa[0]          ; sd[6]         ; 11.678 ;    ;    ; 11.678 ;
; sa[0]          ; sd[7]         ; 11.678 ;    ;    ; 11.678 ;
; sa[1]          ; sd[0]         ; 12.520 ;    ;    ; 12.520 ;
; sa[1]          ; sd[1]         ; 12.520 ;    ;    ; 12.520 ;
; sa[1]          ; sd[2]         ; 13.089 ;    ;    ; 13.089 ;
; sa[1]          ; sd[3]         ; 13.089 ;    ;    ; 13.089 ;
; sa[1]          ; sd[4]         ; 11.238 ;    ;    ; 11.238 ;
; sa[1]          ; sd[5]         ; 13.089 ;    ;    ; 13.089 ;
; sa[1]          ; sd[6]         ; 12.620 ;    ;    ; 12.620 ;
; sa[1]          ; sd[7]         ; 12.519 ;    ;    ; 12.519 ;
; sa[2]          ; sd[0]         ; 11.364 ;    ;    ; 11.364 ;
; sa[2]          ; sd[1]         ; 11.364 ;    ;    ; 11.364 ;
; sa[2]          ; sd[2]         ; 11.933 ;    ;    ; 11.933 ;
; sa[2]          ; sd[3]         ; 11.933 ;    ;    ; 11.933 ;
; sa[2]          ; sd[4]         ; 11.019 ;    ;    ; 11.019 ;
; sa[2]          ; sd[5]         ; 11.933 ;    ;    ; 11.933 ;
; sa[2]          ; sd[6]         ; 11.464 ;    ;    ; 11.464 ;
; sa[2]          ; sd[7]         ; 11.464 ;    ;    ; 11.464 ;
; sa[3]          ; sd[0]         ; 11.614 ;    ;    ; 11.614 ;
; sa[3]          ; sd[1]         ; 11.614 ;    ;    ; 11.614 ;
; sa[3]          ; sd[2]         ; 11.513 ;    ;    ; 11.513 ;
; sa[3]          ; sd[3]         ; 12.183 ;    ;    ; 12.183 ;
; sa[3]          ; sd[4]         ; 12.183 ;    ;    ; 12.183 ;
; sa[3]          ; sd[5]         ; 12.183 ;    ;    ; 12.183 ;
; sa[3]          ; sd[6]         ; 11.714 ;    ;    ; 11.714 ;
; sa[3]          ; sd[7]         ; 11.714 ;    ;    ; 11.714 ;
; sa[4]          ; sd[0]         ; 13.843 ;    ;    ; 13.843 ;
; sa[4]          ; sd[1]         ; 13.843 ;    ;    ; 13.843 ;
; sa[4]          ; sd[2]         ; 14.412 ;    ;    ; 14.412 ;
; sa[4]          ; sd[3]         ; 14.412 ;    ;    ; 14.412 ;
; sa[4]          ; sd[4]         ; 14.412 ;    ;    ; 14.412 ;
; sa[4]          ; sd[5]         ; 14.412 ;    ;    ; 14.412 ;
; sa[4]          ; sd[6]         ; 13.943 ;    ;    ; 13.943 ;
; sa[4]          ; sd[7]         ; 13.943 ;    ;    ; 13.943 ;
; sa[5]          ; sd[0]         ; 12.555 ;    ;    ; 12.555 ;
; sa[5]          ; sd[1]         ; 12.555 ;    ;    ; 12.555 ;
; sa[5]          ; sd[2]         ; 13.124 ;    ;    ; 13.124 ;
; sa[5]          ; sd[3]         ; 13.124 ;    ;    ; 13.124 ;
; sa[5]          ; sd[4]         ; 12.916 ;    ;    ; 12.916 ;
; sa[5]          ; sd[5]         ; 13.124 ;    ;    ; 13.124 ;
; sa[5]          ; sd[6]         ; 12.655 ;    ;    ; 12.655 ;
; sa[5]          ; sd[7]         ; 12.655 ;    ;    ; 12.655 ;
; sa[6]          ; sd[0]         ; 12.765 ;    ;    ; 12.765 ;
; sa[6]          ; sd[1]         ; 12.765 ;    ;    ; 12.765 ;
; sa[6]          ; sd[2]         ; 10.230 ;    ;    ; 10.230 ;
; sa[6]          ; sd[3]         ; 13.334 ;    ;    ; 13.334 ;
; sa[6]          ; sd[4]         ; 13.334 ;    ;    ; 13.334 ;
; sa[6]          ; sd[5]         ; 13.334 ;    ;    ; 13.334 ;
; sa[6]          ; sd[6]         ; 10.603 ;    ;    ; 10.603 ;
; sa[6]          ; sd[7]         ; 12.865 ;    ;    ; 12.865 ;
; sa[7]          ; sd[0]         ; 12.144 ;    ;    ; 12.144 ;
; sa[7]          ; sd[1]         ; 12.144 ;    ;    ; 12.144 ;
; sa[7]          ; sd[2]         ; 10.645 ;    ;    ; 10.645 ;
; sa[7]          ; sd[3]         ; 12.713 ;    ;    ; 12.713 ;
; sa[7]          ; sd[4]         ; 12.713 ;    ;    ; 12.713 ;
; sa[7]          ; sd[5]         ; 12.713 ;    ;    ; 12.713 ;
; sa[7]          ; sd[6]         ; 10.335 ;    ;    ; 10.335 ;
; sa[7]          ; sd[7]         ; 12.244 ;    ;    ; 12.244 ;
; sw_rst_in      ; sw_rst_out    ; 6.532  ;    ;    ; 6.532  ;
; sys_rst_n      ; cpld_lcd_nrst ; 9.481  ;    ;    ; 9.481  ;
; sys_rst_n      ; rst_out_n     ; 9.560  ;    ;    ; 9.560  ;
; sys_rst_n      ; rst_out_p     ; 9.560  ;    ;    ; 9.560  ;
+----------------+---------------+--------+----+----+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                                                                                   ;
+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                                        ; To Clock                                                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+----------+----------+----------+----------+
; clk_1mhz                                                                          ; clk_1mhz                                                                          ; 3880     ; 0        ; 0        ; 0        ;
; fpga_clk                                                                          ; clk_1mhz                                                                          ; 2        ; 0        ; 0        ; 0        ;
; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; clk_1mhz                                                                          ; 1        ; 1        ; 0        ; 0        ;
; pwm_clk_div[2]                                                                    ; clk_1mhz                                                                          ; 1        ; 1        ; 0        ; 0        ;
; fpga_clk                                                                          ; fpga_clk                                                                          ; 1094     ; 0        ; 0        ; 0        ;
; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; 4        ; 0        ; 0        ; 0        ;
; fpga_clk                                                                          ; pwm_clk_div[2]                                                                    ; 16       ; 0        ; 0        ; 0        ;
; pwm_clk_div[2]                                                                    ; pwm_clk_div[2]                                                                    ; 505      ; 0        ; 0        ; 0        ;
+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                                                                    ;
+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                                        ; To Clock                                                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+----------+----------+----------+----------+
; clk_1mhz                                                                          ; clk_1mhz                                                                          ; 3880     ; 0        ; 0        ; 0        ;
; fpga_clk                                                                          ; clk_1mhz                                                                          ; 2        ; 0        ; 0        ; 0        ;
; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; clk_1mhz                                                                          ; 1        ; 1        ; 0        ; 0        ;
; pwm_clk_div[2]                                                                    ; clk_1mhz                                                                          ; 1        ; 1        ; 0        ; 0        ;
; fpga_clk                                                                          ; fpga_clk                                                                          ; 1094     ; 0        ; 0        ; 0        ;
; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; 4        ; 0        ; 0        ; 0        ;
; fpga_clk                                                                          ; pwm_clk_div[2]                                                                    ; 16       ; 0        ; 0        ; 0        ;
; pwm_clk_div[2]                                                                    ; pwm_clk_div[2]                                                                    ; 505      ; 0        ; 0        ; 0        ;
+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 33    ; 33   ;
; Unconstrained Input Port Paths  ; 903   ; 903  ;
; Unconstrained Output Ports      ; 37    ; 37   ;
; Unconstrained Output Port Paths ; 293   ; 293  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Thu Sep 08 15:18:22 2016
Info: Command: quartus_sta itr_201c -c itr_201c
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Critical Warning (332012): Synopsys Design Constraints File file not found: 'itr_201c.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_1mhz clk_1mhz
    Info (332105): create_clock -period 1.000 -name fpga_clk fpga_clk
    Info (332105): create_clock -period 1.000 -name pwm_clk_div[2] pwm_clk_div[2]
    Info (332105): create_clock -period 1.000 -name my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -8.916
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -8.916     -1606.530 clk_1mhz 
    Info (332119):    -7.532      -125.796 pwm_clk_div[2] 
    Info (332119):    -6.513      -236.958 fpga_clk 
    Info (332119):    -1.231        -4.353 my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] 
Info (332146): Worst-case hold slack is -2.264
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.264        -3.956 clk_1mhz 
    Info (332119):     1.283         0.000 pwm_clk_div[2] 
    Info (332119):     1.397         0.000 my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] 
    Info (332119):     1.667         0.000 fpga_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.289
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.289        -2.289 clk_1mhz 
    Info (332119):    -2.289        -2.289 fpga_clk 
    Info (332119):     0.234         0.000 my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] 
    Info (332119):     0.234         0.000 pwm_clk_div[2] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 436 megabytes
    Info: Processing ended: Thu Sep 08 15:18:25 2016
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


