// Generated by CIRCT firtool-1.62.1
// Standard header to adapt well known macros for register randomization.
`ifndef RANDOMIZE
  `ifdef RANDOMIZE_MEM_INIT
    `define RANDOMIZE
  `endif // RANDOMIZE_MEM_INIT
`endif // not def RANDOMIZE
`ifndef RANDOMIZE
  `ifdef RANDOMIZE_REG_INIT
    `define RANDOMIZE
  `endif // RANDOMIZE_REG_INIT
`endif // not def RANDOMIZE

// RANDOM may be set to an expression that produces a 32-bit random unsigned value.
`ifndef RANDOM
  `define RANDOM $random
`endif // not def RANDOM

// Users can define INIT_RANDOM as general code that gets injected into the
// initializer block for modules with registers.
`ifndef INIT_RANDOM
  `define INIT_RANDOM
`endif // not def INIT_RANDOM

// If using random initialization, you can also define RANDOMIZE_DELAY to
// customize the delay used, otherwise 0.002 is used.
`ifndef RANDOMIZE_DELAY
  `define RANDOMIZE_DELAY 0.002
`endif // not def RANDOMIZE_DELAY

// Define INIT_RANDOM_PROLOG_ for use in our modules below.
`ifndef INIT_RANDOM_PROLOG_
  `ifdef RANDOMIZE
    `ifdef VERILATOR
      `define INIT_RANDOM_PROLOG_ `INIT_RANDOM
    `else  // VERILATOR
      `define INIT_RANDOM_PROLOG_ `INIT_RANDOM #`RANDOMIZE_DELAY begin end
    `endif // VERILATOR
  `else  // RANDOMIZE
    `define INIT_RANDOM_PROLOG_
  `endif // RANDOMIZE
`endif // not def INIT_RANDOM_PROLOG_

// Include register initializers in init blocks unless synthesis is set
`ifndef SYNTHESIS
  `ifndef ENABLE_INITIAL_REG_
    `define ENABLE_INITIAL_REG_
  `endif // not def ENABLE_INITIAL_REG_
`endif // not def SYNTHESIS

// Include rmemory initializers in init blocks unless synthesis is set
`ifndef SYNTHESIS
  `ifndef ENABLE_INITIAL_MEM_
    `define ENABLE_INITIAL_MEM_
  `endif // not def ENABLE_INITIAL_MEM_
`endif // not def SYNTHESIS

module MultiWakeupQueue_4(
  input         clock,
  input         reset,
  input         io_flush_redirect_valid,
  input         io_flush_redirect_bits_robIdx_flag,
  input  [7:0]  io_flush_redirect_bits_robIdx_value,
  input         io_flush_redirect_bits_level,
  input         io_flush_og0Fail,
  input         io_enq_valid,
  input  [34:0] io_enq_bits_uop_fuType,
  input         io_enq_bits_uop_robIdx_flag,
  input  [7:0]  io_enq_bits_uop_robIdx_value,
  input  [7:0]  io_enq_bits_uop_pdest,
  input         io_enq_bits_uop_fpWen,
  input         io_enq_bits_uop_vecWen,
  input         io_enq_bits_uop_v0Wen,
  input  [2:0]  io_enq_bits_lat,
  output        io_deq_valid,
  output [34:0] io_deq_bits_fuType,
  output [7:0]  io_deq_bits_pdest,
  output        io_deq_bits_fpWen,
  output        io_deq_bits_vecWen,
  output        io_deq_bits_v0Wen
);

  wire        _pipes_3_io_deq_valid;
  wire [34:0] _pipes_3_io_deq_bits_fuType;
  wire        _pipes_3_io_deq_bits_robIdx_flag;
  wire [7:0]  _pipes_3_io_deq_bits_robIdx_value;
  wire [7:0]  _pipes_3_io_deq_bits_pdest;
  wire        _pipes_3_io_deq_bits_fpWen;
  wire        _pipes_3_io_deq_bits_vecWen;
  wire        _pipes_3_io_deq_bits_v0Wen;
  wire        _pipes_2_io_deq_valid;
  wire [34:0] _pipes_2_io_deq_bits_fuType;
  wire [7:0]  _pipes_2_io_deq_bits_pdest;
  wire        _pipes_2_io_deq_bits_fpWen;
  wire        _pipes_2_io_deq_bits_vecWen;
  wire        _pipes_2_io_deq_bits_v0Wen;
  wire        _pipes_1_io_deq_valid;
  wire [34:0] _pipes_1_io_deq_bits_fuType;
  wire        _pipes_1_io_deq_bits_robIdx_flag;
  wire [7:0]  _pipes_1_io_deq_bits_robIdx_value;
  wire [7:0]  _pipes_1_io_deq_bits_pdest;
  wire        _pipes_1_io_deq_bits_fpWen;
  wire        _pipes_1_io_deq_bits_vecWen;
  wire        _pipes_1_io_deq_bits_v0Wen;
  wire        _pipes_0_io_deq_valid;
  wire [34:0] _pipes_0_io_deq_bits_fuType;
  wire        _pipes_0_io_deq_bits_robIdx_flag;
  wire [7:0]  _pipes_0_io_deq_bits_robIdx_value;
  wire [7:0]  _pipes_0_io_deq_bits_pdest;
  wire        _pipes_0_io_deq_bits_fpWen;
  wire        _pipes_0_io_deq_bits_vecWen;
  wire        _pipes_0_io_deq_bits_v0Wen;
  reg         lastConnect_valid;
  reg  [34:0] lastConnect_bits_fuType;
  reg  [7:0]  lastConnect_bits_pdest;
  reg         lastConnect_bits_fpWen;
  reg         lastConnect_bits_vecWen;
  reg         lastConnect_bits_v0Wen;
  wire [8:0]  _pipesValidVec_redirectFlush_flushItself_T_10 =
    {io_flush_redirect_bits_robIdx_flag, io_flush_redirect_bits_robIdx_value};
  wire        pipesValidVec_0 =
    _pipes_0_io_deq_valid
    & ~(io_flush_redirect_valid
        & (io_flush_redirect_bits_level
           & {_pipes_0_io_deq_bits_robIdx_flag,
              _pipes_0_io_deq_bits_robIdx_value} == _pipesValidVec_redirectFlush_flushItself_T_10
           | _pipes_0_io_deq_bits_robIdx_flag ^ io_flush_redirect_bits_robIdx_flag
           ^ _pipes_0_io_deq_bits_robIdx_value > io_flush_redirect_bits_robIdx_value)
        | io_flush_og0Fail);
  wire        pipesValidVec_1 =
    _pipes_1_io_deq_valid
    & ~(io_flush_redirect_valid
        & (io_flush_redirect_bits_level
           & {_pipes_1_io_deq_bits_robIdx_flag,
              _pipes_1_io_deq_bits_robIdx_value} == _pipesValidVec_redirectFlush_flushItself_T_10
           | _pipes_1_io_deq_bits_robIdx_flag ^ io_flush_redirect_bits_robIdx_flag
           ^ _pipes_1_io_deq_bits_robIdx_value > io_flush_redirect_bits_robIdx_value));
  wire        pipesValidVec_3 =
    _pipes_3_io_deq_valid
    & ~(io_flush_redirect_valid
        & (io_flush_redirect_bits_level
           & {_pipes_3_io_deq_bits_robIdx_flag,
              _pipes_3_io_deq_bits_robIdx_value} == _pipesValidVec_redirectFlush_flushItself_T_10
           | _pipes_3_io_deq_bits_robIdx_flag ^ io_flush_redirect_bits_robIdx_flag
           ^ _pipes_3_io_deq_bits_robIdx_value > io_flush_redirect_bits_robIdx_value));
  always @(posedge clock) begin
    lastConnect_valid <=
      |{pipesValidVec_3, _pipes_2_io_deq_valid, pipesValidVec_1, pipesValidVec_0};
    lastConnect_bits_fuType <=
      (pipesValidVec_0 ? _pipes_0_io_deq_bits_fuType : 35'h0)
      | (pipesValidVec_1 ? _pipes_1_io_deq_bits_fuType : 35'h0)
      | (_pipes_2_io_deq_valid ? _pipes_2_io_deq_bits_fuType : 35'h0)
      | (pipesValidVec_3 ? _pipes_3_io_deq_bits_fuType : 35'h0);
    lastConnect_bits_pdest <=
      (pipesValidVec_0 ? _pipes_0_io_deq_bits_pdest : 8'h0)
      | (pipesValidVec_1 ? _pipes_1_io_deq_bits_pdest : 8'h0)
      | (_pipes_2_io_deq_valid ? _pipes_2_io_deq_bits_pdest : 8'h0)
      | (pipesValidVec_3 ? _pipes_3_io_deq_bits_pdest : 8'h0);
    lastConnect_bits_fpWen <=
      pipesValidVec_0 & _pipes_0_io_deq_bits_fpWen | pipesValidVec_1
      & _pipes_1_io_deq_bits_fpWen | _pipes_2_io_deq_valid & _pipes_2_io_deq_bits_fpWen
      | pipesValidVec_3 & _pipes_3_io_deq_bits_fpWen;
    lastConnect_bits_vecWen <=
      pipesValidVec_0 & _pipes_0_io_deq_bits_vecWen | pipesValidVec_1
      & _pipes_1_io_deq_bits_vecWen | _pipes_2_io_deq_valid & _pipes_2_io_deq_bits_vecWen
      | pipesValidVec_3 & _pipes_3_io_deq_bits_vecWen;
    lastConnect_bits_v0Wen <=
      pipesValidVec_0 & _pipes_0_io_deq_bits_v0Wen | pipesValidVec_1
      & _pipes_1_io_deq_bits_v0Wen | _pipes_2_io_deq_valid & _pipes_2_io_deq_bits_v0Wen
      | pipesValidVec_3 & _pipes_3_io_deq_bits_v0Wen;
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_REG_
    `ifdef FIRRTL_BEFORE_INITIAL
      `FIRRTL_BEFORE_INITIAL
    `endif // FIRRTL_BEFORE_INITIAL
    logic [31:0] _RANDOM[0:10];
    initial begin
      `ifdef INIT_RANDOM_PROLOG_
        `INIT_RANDOM_PROLOG_
      `endif // INIT_RANDOM_PROLOG_
      `ifdef RANDOMIZE_REG_INIT
        for (logic [3:0] i = 4'h0; i < 4'hB; i += 4'h1) begin
          _RANDOM[i] = `RANDOM;
        end
        lastConnect_valid = _RANDOM[4'h0][0];
        lastConnect_bits_fuType = {_RANDOM[4'h0][31:1], _RANDOM[4'h1][3:0]};
        lastConnect_bits_pdest = {_RANDOM[4'h9][31:27], _RANDOM[4'hA][2:0]};
        lastConnect_bits_fpWen = _RANDOM[4'hA][4];
        lastConnect_bits_vecWen = _RANDOM[4'hA][5];
        lastConnect_bits_v0Wen = _RANDOM[4'hA][6];
      `endif // RANDOMIZE_REG_INIT
    end // initial
    `ifdef FIRRTL_AFTER_INITIAL
      `FIRRTL_AFTER_INITIAL
    `endif // FIRRTL_AFTER_INITIAL
  `endif // ENABLE_INITIAL_REG_
  PipeWithFlush_6 pipes_0 (
    .clock                    (clock),
    .reset                    (reset),
    .io_enq_valid             (io_enq_valid & io_enq_bits_lat == 3'h1),
    .io_enq_bits_fuType       (io_enq_bits_uop_fuType),
    .io_enq_bits_robIdx_flag  (io_enq_bits_uop_robIdx_flag),
    .io_enq_bits_robIdx_value (io_enq_bits_uop_robIdx_value),
    .io_enq_bits_pdest        (io_enq_bits_uop_pdest),
    .io_enq_bits_fpWen        (io_enq_bits_uop_fpWen),
    .io_enq_bits_vecWen       (io_enq_bits_uop_vecWen),
    .io_enq_bits_v0Wen        (io_enq_bits_uop_v0Wen),
    .io_deq_valid             (_pipes_0_io_deq_valid),
    .io_deq_bits_fuType       (_pipes_0_io_deq_bits_fuType),
    .io_deq_bits_robIdx_flag  (_pipes_0_io_deq_bits_robIdx_flag),
    .io_deq_bits_robIdx_value (_pipes_0_io_deq_bits_robIdx_value),
    .io_deq_bits_pdest        (_pipes_0_io_deq_bits_pdest),
    .io_deq_bits_fpWen        (_pipes_0_io_deq_bits_fpWen),
    .io_deq_bits_vecWen       (_pipes_0_io_deq_bits_vecWen),
    .io_deq_bits_v0Wen        (_pipes_0_io_deq_bits_v0Wen)
  );
  PipeWithFlush_7 pipes_1 (
    .clock                               (clock),
    .reset                               (reset),
    .io_flush_redirect_valid             (io_flush_redirect_valid),
    .io_flush_redirect_bits_robIdx_flag  (io_flush_redirect_bits_robIdx_flag),
    .io_flush_redirect_bits_robIdx_value (io_flush_redirect_bits_robIdx_value),
    .io_flush_redirect_bits_level        (io_flush_redirect_bits_level),
    .io_flush_og0Fail                    (io_flush_og0Fail),
    .io_enq_valid                        (io_enq_valid & io_enq_bits_lat == 3'h2),
    .io_enq_bits_fuType                  (io_enq_bits_uop_fuType),
    .io_enq_bits_robIdx_flag             (io_enq_bits_uop_robIdx_flag),
    .io_enq_bits_robIdx_value            (io_enq_bits_uop_robIdx_value),
    .io_enq_bits_pdest                   (io_enq_bits_uop_pdest),
    .io_enq_bits_fpWen                   (io_enq_bits_uop_fpWen),
    .io_enq_bits_vecWen                  (io_enq_bits_uop_vecWen),
    .io_enq_bits_v0Wen                   (io_enq_bits_uop_v0Wen),
    .io_deq_valid                        (_pipes_1_io_deq_valid),
    .io_deq_bits_fuType                  (_pipes_1_io_deq_bits_fuType),
    .io_deq_bits_robIdx_flag             (_pipes_1_io_deq_bits_robIdx_flag),
    .io_deq_bits_robIdx_value            (_pipes_1_io_deq_bits_robIdx_value),
    .io_deq_bits_pdest                   (_pipes_1_io_deq_bits_pdest),
    .io_deq_bits_fpWen                   (_pipes_1_io_deq_bits_fpWen),
    .io_deq_bits_vecWen                  (_pipes_1_io_deq_bits_vecWen),
    .io_deq_bits_v0Wen                   (_pipes_1_io_deq_bits_v0Wen)
  );
  PipeWithFlush_8 pipes_2 (
    .io_enq_valid       (io_enq_valid & io_enq_bits_lat == 3'h0),
    .io_enq_bits_fuType (io_enq_bits_uop_fuType),
    .io_enq_bits_pdest  (io_enq_bits_uop_pdest),
    .io_enq_bits_fpWen  (io_enq_bits_uop_fpWen),
    .io_enq_bits_vecWen (io_enq_bits_uop_vecWen),
    .io_enq_bits_v0Wen  (io_enq_bits_uop_v0Wen),
    .io_deq_valid       (_pipes_2_io_deq_valid),
    .io_deq_bits_fuType (_pipes_2_io_deq_bits_fuType),
    .io_deq_bits_pdest  (_pipes_2_io_deq_bits_pdest),
    .io_deq_bits_fpWen  (_pipes_2_io_deq_bits_fpWen),
    .io_deq_bits_vecWen (_pipes_2_io_deq_bits_vecWen),
    .io_deq_bits_v0Wen  (_pipes_2_io_deq_bits_v0Wen)
  );
  PipeWithFlush_9 pipes_3 (
    .clock                               (clock),
    .reset                               (reset),
    .io_flush_redirect_valid             (io_flush_redirect_valid),
    .io_flush_redirect_bits_robIdx_flag  (io_flush_redirect_bits_robIdx_flag),
    .io_flush_redirect_bits_robIdx_value (io_flush_redirect_bits_robIdx_value),
    .io_flush_redirect_bits_level        (io_flush_redirect_bits_level),
    .io_flush_og0Fail                    (io_flush_og0Fail),
    .io_enq_valid                        (io_enq_valid & io_enq_bits_lat == 3'h3),
    .io_enq_bits_fuType                  (io_enq_bits_uop_fuType),
    .io_enq_bits_robIdx_flag             (io_enq_bits_uop_robIdx_flag),
    .io_enq_bits_robIdx_value            (io_enq_bits_uop_robIdx_value),
    .io_enq_bits_pdest                   (io_enq_bits_uop_pdest),
    .io_enq_bits_fpWen                   (io_enq_bits_uop_fpWen),
    .io_enq_bits_vecWen                  (io_enq_bits_uop_vecWen),
    .io_enq_bits_v0Wen                   (io_enq_bits_uop_v0Wen),
    .io_deq_valid                        (_pipes_3_io_deq_valid),
    .io_deq_bits_fuType                  (_pipes_3_io_deq_bits_fuType),
    .io_deq_bits_robIdx_flag             (_pipes_3_io_deq_bits_robIdx_flag),
    .io_deq_bits_robIdx_value            (_pipes_3_io_deq_bits_robIdx_value),
    .io_deq_bits_pdest                   (_pipes_3_io_deq_bits_pdest),
    .io_deq_bits_fpWen                   (_pipes_3_io_deq_bits_fpWen),
    .io_deq_bits_vecWen                  (_pipes_3_io_deq_bits_vecWen),
    .io_deq_bits_v0Wen                   (_pipes_3_io_deq_bits_v0Wen)
  );
  assign io_deq_valid = lastConnect_valid;
  assign io_deq_bits_fuType = lastConnect_bits_fuType;
  assign io_deq_bits_pdest = lastConnect_bits_pdest;
  assign io_deq_bits_fpWen = lastConnect_bits_fpWen;
  assign io_deq_bits_vecWen = lastConnect_bits_vecWen;
  assign io_deq_bits_v0Wen = lastConnect_bits_v0Wen;
endmodule

