器件标识结构及其制造方法 本发明涉及器件标识技术，公开了一种器件标识结构及其制造方法。本发明中，通过器件的封装配线连接来改变器件标识号，不需要增加附加电路，不需要多套掩模版用于虚拟器件的制作，减少了器件的掩模版成本和晶圆生产中的管理成本，并且由于器件标识号在最后器件封装时才决定下来，也极大地提高了应对市场需求变化的能力。
基于增强型LUT5结构的二进制加减法器 本实用新型涉及二进制加减法器，公开了一种基于增强型LUT5结构的二进制加减法器。本实用新型中，该加减法器包括增强型5输入LUT5结构、进位链结构和本位异或结构，该LUT5结构利用两个3输入共享的LUT4结构同时实现两位的加减法逻辑，端口资源利用率达到4/5，且实现可控加减法逻辑(带有加减控制信号输入)时，端口资源利用率更是达到了5/5=100%，相比现有的独立4输入查找表结构实现1位加/减法，端口利用率增加了30%，大大提高了面积利用率。此外，进位链结构包括2位超前进位链结构，将2位进位链逻辑延迟从传统的两个选择器降低到了一个三态反相器的延迟时间，减少了进位传输延迟，提高了加减法器的工作频率。
基于图形处理单元的布线方法及其系统 本发明涉及集成电路设计，公开了一种基于图形处理单元的布线方法及其系统。本发明中，利用图形处理单元的超级并行处理能力，将传统集成电路布线方法中最核心的优先队列去除，改以同时监控布线资源图中每个结点的状态来进行布线搜索，通过这种做法，布线的时间只与布线路径的长度有关，与布线空间的大小无关，并且能对单一连线使用成百上千的处理单元进行同时布线，布线速度要远快于当前已知的任何其他方法，且不牺牲整个系统的结果性能。此外，将整个布线分为总体布线和详细布线，进一步加快了整个布线速度并且使图形处理单元的内存足以负荷当前超大规模集成电路的应用需要。
基于图形处理单元的布线系统 本实用新型涉及集成电路设计，公开了一种基于图形处理单元的布线系统。本实用新型中，该布线系统包括中央处理单元和多个图形处理单元，这些图形处理单元与上述中央处理单元并行电连接，其中上述中央处理单元用于向上述图形处理单元输出布线信息，这些图形处理单元用于将根据上述中央处理单元输入的布线信息进行并行布线得到的布线结果输出给该中央处理单元，通过利用图形处理单元的超并行处理能力进行布线，大大缩短了布线时间，获得比传统布线快一个量级以上的布线速度，并且不牺牲整个系统的结果性能。
接收器 本发明涉及数据传输技术，公开了一种接收器。在本发明中，接收器采用两级放大器来接收差分输入信号，第一级放大器牺牲增益、提高带宽，第二级放大器在带宽不小于第一级放大器的情况下，可以达到较高的增益，从而同时实现高增益高带宽，并且在第一级放大器实现差分到单端的转换，可以节省功耗和面积。
交错排列式可编程逻辑器件 本实用新型涉及可编程器件技术，公开了一种交错排列式可编程逻辑器件。本实用新型中，该交错排列式可编程逻辑器件包括可编程互连单元和由多个矩形可编程逻辑单元(PLB)构成的可编程逻辑阵列，其中每个PLB的放置方向相同，上述PLB在一组对边方向上的两侧分别与两个PLB相邻，该相邻的两个PLB在该PLB的另一组对边方向上与该PLB相互交错，该PLB在该另一组对边方向上的两侧分别与一个PLB相邻。通过交错排列，一个PLB可与六个PLB相邻，在斜向连接时比传统结构连线短、经过开关少，器件速度较快、占用面积较小。此外，该交错排列式结构与现有深亚微米集成电路生产工艺兼容，便于批量生产。
