---
layout: post
title: "数字后端版图必备TapCell预防Latchup栓锁效应附对应版图画法"
date: 2024-12-17 21:25:57 +0800
description: "数字后端版图必备。一文教你看懂tapcell版图，如何添加tapcell来预防latchup栓锁效应"
keywords: "数字ic后端well tap"
categories: ['']
tags: ['模拟版图', '栓锁效应', '数字后端', '数字Ic后端', 'Tapcell', 'Latchup', 'Ic']
artid: "142459505"
image:
    path: https://api.vvhan.com/api/bing?rand=sj&artid=142459505
    alt: "数字后端版图必备TapCell预防Latchup栓锁效应附对应版图画法"
render_with_liquid: false
---

<div class="blog-content-box">
 <div class="article-header-box">
  <div class="article-header">
   <div class="article-title-box">
    <h1 class="title-article" id="articleContentId">
     数字后端版图必备！TapCell预防Latchup栓锁效应(附对应版图画法）
    </h1>
   </div>
  </div>
 </div>
 <article class="baidu_pl">
  <div class="article_content clearfix" id="article_content">
   <link href="../../assets/css/kdoc_html_views-1a98987dfd.css" rel="stylesheet"/>
   <link href="../../assets/css/ck_htmledit_views-704d5b9767.css" rel="stylesheet"/>
   <div class="markdown_views prism-atom-one-dark" id="content_views">
    <svg style="display: none;" xmlns="http://www.w3.org/2000/svg">
     <path d="M5,0 0,2.5 5,5z" id="raphael-marker-block" stroke-linecap="round" style="-webkit-tap-highlight-color: rgba(0, 0, 0, 0);">
     </path>
    </svg>
    <p>
     Latch up 是指cmos晶片中, 在电源power VDD和地线GND(VSS)之间由于寄生的PNP和NPN双极性BJT相互影响而产生的一低阻抗通路, 它的存在会使VDD和GND之间产生大电流。
    </p>
    <p>
     <strong>
      Latchup栓锁效应原理：
     </strong>
    </p>
    <p>
     <img alt="版图基础之Latchup栓锁效应" src="https://i-blog.csdnimg.cn/direct/f820852690c94b2eb61f5b88ba7a7fc1.png"/>
    </p>
    <p>
     Latch up 最易产生在易受外部干扰的I/O电路处, 也偶尔发生在内部电路。
    </p>
    <p>
     <strong>
      Latch-up发生的条件：
     </strong>
    </p>
    <p>
     (i)当两个BJT都导通，在VDD和GND之间产生低阻抗通路;
    </p>
    <p>
     (ii) 两个晶体管反馈回路（feedback loop）增益的乘积大于1
    </p>
    <p>
     <img alt="在这里插入图片描述" src="https://i-blog.csdnimg.cn/direct/8d28e24fa4b34cb98284869dee674398.png"/>
    </p>
    <p>
     <strong>
      Well Tap Cell作用：
     </strong>
    </p>
    <p>
     用来实现阱接触，使NW接到VDD，PSUB接到VSS！现在主流工艺都是使用tapless的标准单元库。因此在数字IC后端floorplan阶段都需要按照foundary规定的间距要求摆放tapcell。否则就会有latchup，同时calibre DRC检查也会报LUP.6的DRC Violation。
    </p>
    <p>
     <img alt="在这里插入图片描述" src="https://i-blog.csdnimg.cn/direct/46cd8e6496194954af528513765b89f7.png">
      <br/>
      <img alt="在这里插入图片描述" src="https://i-blog.csdnimg.cn/direct/c632edfd51954b4f8c469a61aecf72b3.png"/>
     </img>
    </p>
    <p>
     <strong>
      Well Tap Cell版图：
     </strong>
    </p>
    <p>
     <img alt="在这里插入图片描述" src="https://i-blog.csdnimg.cn/direct/5c0095f16e634aa99d66bafb4dec3dd7.png"/>
    </p>
    <p>
     <strong>
      Well Tap Cell摆放原则：
     </strong>
    </p>
    <p>
     <img alt="在这里插入图片描述" src="https://i-blog.csdnimg.cn/direct/20413d9e6c914e5aafa6252d7208aee0.png"/>
    </p>
    <p>
     需要严格按照foundary规定的间距要求来添加tapcell，否则在物理验证calibre drc检查阶段会查出Latch up drc violation。
    </p>
    <p>
     这个要求可以确保NWELL和PSUB的电阻足够小，确保它们的电位分别接近于VDD和VSS，从而避免寄生三极管带来的栓锁效应。
    </p>
    <p>
     <strong>
      Well Tap实现技巧：
     </strong>
    </p>
    <p>
     1）NW-&gt;NP-&gt;contact(CO or M0OD)-&gt;M1 metal (VDD)构成NWELL tap
    </p>
    <p>
     2）PSUB -&gt; PP -&gt; contact(CO or M0OD)-&gt;M1 metal (VSS)构成PWELL tap
    </p>
    <p>
     <img alt="在这里插入图片描述" src="https://i-blog.csdnimg.cn/direct/72b930513d74412e89bc6288adb80b55.png"/>
    </p>
    <p>
     如何判断一个库是否是tapless？
    </p>
    <p>
     只打开NW和NP，看看有没有重叠，没有重叠就是tapless库，有重叠则表示自带tap cell，不需要在PR的时候再添加tap cell。
    </p>
    <p>
     <img alt="在这里插入图片描述" src="https://i-blog.csdnimg.cn/direct/d949982eea6949f2b2aa2d4099b9a3dd.png"/>
    </p>
   </div>
   <link href="../../assets/css/markdown_views-a5d25dd831.css" rel="stylesheet"/>
   <link href="../../assets/css/style-e504d6a974.css" rel="stylesheet"/>
  </div>
 </article>
 <p alt="68747470733a2f2f626c6f672e:6373646e2e6e65742f77656978696e5f33373538343732382f:61727469636c652f64657461696c732f313432343539353035" class_="artid" style="display:none">
 </p>
</div>


