// Generated by CIRCT firtool-1.62.1
// Standard header to adapt well known macros for register randomization.
`ifndef RANDOMIZE
  `ifdef RANDOMIZE_MEM_INIT
    `define RANDOMIZE
  `endif // RANDOMIZE_MEM_INIT
`endif // not def RANDOMIZE
`ifndef RANDOMIZE
  `ifdef RANDOMIZE_REG_INIT
    `define RANDOMIZE
  `endif // RANDOMIZE_REG_INIT
`endif // not def RANDOMIZE

// RANDOM may be set to an expression that produces a 32-bit random unsigned value.
`ifndef RANDOM
  `define RANDOM $random
`endif // not def RANDOM

// Users can define INIT_RANDOM as general code that gets injected into the
// initializer block for modules with registers.
`ifndef INIT_RANDOM
  `define INIT_RANDOM
`endif // not def INIT_RANDOM

// If using random initialization, you can also define RANDOMIZE_DELAY to
// customize the delay used, otherwise 0.002 is used.
`ifndef RANDOMIZE_DELAY
  `define RANDOMIZE_DELAY 0.002
`endif // not def RANDOMIZE_DELAY

// Define INIT_RANDOM_PROLOG_ for use in our modules below.
`ifndef INIT_RANDOM_PROLOG_
  `ifdef RANDOMIZE
    `ifdef VERILATOR
      `define INIT_RANDOM_PROLOG_ `INIT_RANDOM
    `else  // VERILATOR
      `define INIT_RANDOM_PROLOG_ `INIT_RANDOM #`RANDOMIZE_DELAY begin end
    `endif // VERILATOR
  `else  // RANDOMIZE
    `define INIT_RANDOM_PROLOG_
  `endif // RANDOMIZE
`endif // not def INIT_RANDOM_PROLOG_

// Include register initializers in init blocks unless synthesis is set
`ifndef SYNTHESIS
  `ifndef ENABLE_INITIAL_REG_
    `define ENABLE_INITIAL_REG_
  `endif // not def ENABLE_INITIAL_REG_
`endif // not def SYNTHESIS

// Include rmemory initializers in init blocks unless synthesis is set
`ifndef SYNTHESIS
  `ifndef ENABLE_INITIAL_MEM_
    `define ENABLE_INITIAL_MEM_
  `endif // not def ENABLE_INITIAL_MEM_
`endif // not def SYNTHESIS

module PTWNewFilter(
  input         clock,
  input         reset,
  input         io_sfence_valid,
  input  [15:0] io_csr_satp_asid,
  input         io_csr_satp_changed,
  input  [15:0] io_csr_vsatp_asid,
  input         io_csr_vsatp_changed,
  input  [15:0] io_csr_hgatp_vmid,
  input         io_csr_priv_virt,
  input         io_tlb_req_0_valid,
  input  [37:0] io_tlb_req_0_bits_vpn,
  input  [1:0]  io_tlb_req_0_bits_s2xlate,
  input         io_tlb_req_0_bits_getGpa,
  input         io_tlb_req_1_valid,
  input  [37:0] io_tlb_req_1_bits_vpn,
  input  [1:0]  io_tlb_req_1_bits_s2xlate,
  input         io_tlb_req_1_bits_getGpa,
  input         io_tlb_req_2_valid,
  input  [37:0] io_tlb_req_2_bits_vpn,
  input  [1:0]  io_tlb_req_2_bits_s2xlate,
  input         io_tlb_req_2_bits_getGpa,
  input         io_tlb_req_3_valid,
  input  [37:0] io_tlb_req_3_bits_vpn,
  input  [1:0]  io_tlb_req_3_bits_s2xlate,
  input         io_tlb_req_3_bits_getGpa,
  input         io_tlb_req_4_valid,
  input  [37:0] io_tlb_req_4_bits_vpn,
  input  [1:0]  io_tlb_req_4_bits_s2xlate,
  input         io_tlb_req_4_bits_getGpa,
  input         io_tlb_req_5_valid,
  input  [37:0] io_tlb_req_5_bits_vpn,
  input  [1:0]  io_tlb_req_5_bits_s2xlate,
  input         io_tlb_req_5_bits_getGpa,
  input         io_tlb_req_6_valid,
  input  [37:0] io_tlb_req_6_bits_vpn,
  input  [1:0]  io_tlb_req_6_bits_s2xlate,
  input         io_tlb_req_6_bits_getGpa,
  input         io_tlb_req_7_valid,
  input  [37:0] io_tlb_req_7_bits_vpn,
  input  [1:0]  io_tlb_req_7_bits_s2xlate,
  input         io_tlb_req_7_bits_getGpa,
  output        io_tlb_resp_valid,
  output [1:0]  io_tlb_resp_bits_data_s2xlate,
  output [34:0] io_tlb_resp_bits_data_s1_entry_tag,
  output [15:0] io_tlb_resp_bits_data_s1_entry_asid,
  output [13:0] io_tlb_resp_bits_data_s1_entry_vmid,
  output        io_tlb_resp_bits_data_s1_entry_n,
  output [1:0]  io_tlb_resp_bits_data_s1_entry_pbmt,
  output        io_tlb_resp_bits_data_s1_entry_perm_d,
  output        io_tlb_resp_bits_data_s1_entry_perm_a,
  output        io_tlb_resp_bits_data_s1_entry_perm_g,
  output        io_tlb_resp_bits_data_s1_entry_perm_u,
  output        io_tlb_resp_bits_data_s1_entry_perm_x,
  output        io_tlb_resp_bits_data_s1_entry_perm_w,
  output        io_tlb_resp_bits_data_s1_entry_perm_r,
  output [1:0]  io_tlb_resp_bits_data_s1_entry_level,
  output        io_tlb_resp_bits_data_s1_entry_v,
  output [40:0] io_tlb_resp_bits_data_s1_entry_ppn,
  output [2:0]  io_tlb_resp_bits_data_s1_addr_low,
  output [2:0]  io_tlb_resp_bits_data_s1_ppn_low_0,
  output [2:0]  io_tlb_resp_bits_data_s1_ppn_low_1,
  output [2:0]  io_tlb_resp_bits_data_s1_ppn_low_2,
  output [2:0]  io_tlb_resp_bits_data_s1_ppn_low_3,
  output [2:0]  io_tlb_resp_bits_data_s1_ppn_low_4,
  output [2:0]  io_tlb_resp_bits_data_s1_ppn_low_5,
  output [2:0]  io_tlb_resp_bits_data_s1_ppn_low_6,
  output [2:0]  io_tlb_resp_bits_data_s1_ppn_low_7,
  output        io_tlb_resp_bits_data_s1_valididx_0,
  output        io_tlb_resp_bits_data_s1_valididx_1,
  output        io_tlb_resp_bits_data_s1_valididx_2,
  output        io_tlb_resp_bits_data_s1_valididx_3,
  output        io_tlb_resp_bits_data_s1_valididx_4,
  output        io_tlb_resp_bits_data_s1_valididx_5,
  output        io_tlb_resp_bits_data_s1_valididx_6,
  output        io_tlb_resp_bits_data_s1_valididx_7,
  output        io_tlb_resp_bits_data_s1_pteidx_0,
  output        io_tlb_resp_bits_data_s1_pteidx_1,
  output        io_tlb_resp_bits_data_s1_pteidx_2,
  output        io_tlb_resp_bits_data_s1_pteidx_3,
  output        io_tlb_resp_bits_data_s1_pteidx_4,
  output        io_tlb_resp_bits_data_s1_pteidx_5,
  output        io_tlb_resp_bits_data_s1_pteidx_6,
  output        io_tlb_resp_bits_data_s1_pteidx_7,
  output        io_tlb_resp_bits_data_s1_pf,
  output        io_tlb_resp_bits_data_s1_af,
  output [37:0] io_tlb_resp_bits_data_s2_entry_tag,
  output [13:0] io_tlb_resp_bits_data_s2_entry_vmid,
  output        io_tlb_resp_bits_data_s2_entry_n,
  output [1:0]  io_tlb_resp_bits_data_s2_entry_pbmt,
  output [37:0] io_tlb_resp_bits_data_s2_entry_ppn,
  output        io_tlb_resp_bits_data_s2_entry_perm_d,
  output        io_tlb_resp_bits_data_s2_entry_perm_a,
  output        io_tlb_resp_bits_data_s2_entry_perm_g,
  output        io_tlb_resp_bits_data_s2_entry_perm_u,
  output        io_tlb_resp_bits_data_s2_entry_perm_x,
  output        io_tlb_resp_bits_data_s2_entry_perm_w,
  output        io_tlb_resp_bits_data_s2_entry_perm_r,
  output [1:0]  io_tlb_resp_bits_data_s2_entry_level,
  output        io_tlb_resp_bits_data_s2_gpf,
  output        io_tlb_resp_bits_data_s2_gaf,
  output        io_tlb_resp_bits_vector_0,
  output        io_tlb_resp_bits_vector_4,
  output        io_tlb_resp_bits_vector_6,
  output        io_tlb_resp_bits_getGpa_0,
  output        io_tlb_resp_bits_getGpa_4,
  output        io_tlb_resp_bits_getGpa_6,
  input         io_ptw_req_0_ready,
  output        io_ptw_req_0_valid,
  output [37:0] io_ptw_req_0_bits_vpn,
  output [1:0]  io_ptw_req_0_bits_s2xlate,
  input         io_ptw_resp_valid,
  input  [1:0]  io_ptw_resp_bits_s2xlate,
  input  [34:0] io_ptw_resp_bits_s1_entry_tag,
  input  [15:0] io_ptw_resp_bits_s1_entry_asid,
  input  [13:0] io_ptw_resp_bits_s1_entry_vmid,
  input         io_ptw_resp_bits_s1_entry_n,
  input  [1:0]  io_ptw_resp_bits_s1_entry_pbmt,
  input         io_ptw_resp_bits_s1_entry_perm_d,
  input         io_ptw_resp_bits_s1_entry_perm_a,
  input         io_ptw_resp_bits_s1_entry_perm_g,
  input         io_ptw_resp_bits_s1_entry_perm_u,
  input         io_ptw_resp_bits_s1_entry_perm_x,
  input         io_ptw_resp_bits_s1_entry_perm_w,
  input         io_ptw_resp_bits_s1_entry_perm_r,
  input  [1:0]  io_ptw_resp_bits_s1_entry_level,
  input         io_ptw_resp_bits_s1_entry_v,
  input  [40:0] io_ptw_resp_bits_s1_entry_ppn,
  input  [2:0]  io_ptw_resp_bits_s1_addr_low,
  input  [2:0]  io_ptw_resp_bits_s1_ppn_low_0,
  input  [2:0]  io_ptw_resp_bits_s1_ppn_low_1,
  input  [2:0]  io_ptw_resp_bits_s1_ppn_low_2,
  input  [2:0]  io_ptw_resp_bits_s1_ppn_low_3,
  input  [2:0]  io_ptw_resp_bits_s1_ppn_low_4,
  input  [2:0]  io_ptw_resp_bits_s1_ppn_low_5,
  input  [2:0]  io_ptw_resp_bits_s1_ppn_low_6,
  input  [2:0]  io_ptw_resp_bits_s1_ppn_low_7,
  input         io_ptw_resp_bits_s1_valididx_0,
  input         io_ptw_resp_bits_s1_valididx_1,
  input         io_ptw_resp_bits_s1_valididx_2,
  input         io_ptw_resp_bits_s1_valididx_3,
  input         io_ptw_resp_bits_s1_valididx_4,
  input         io_ptw_resp_bits_s1_valididx_5,
  input         io_ptw_resp_bits_s1_valididx_6,
  input         io_ptw_resp_bits_s1_valididx_7,
  input         io_ptw_resp_bits_s1_pteidx_0,
  input         io_ptw_resp_bits_s1_pteidx_1,
  input         io_ptw_resp_bits_s1_pteidx_2,
  input         io_ptw_resp_bits_s1_pteidx_3,
  input         io_ptw_resp_bits_s1_pteidx_4,
  input         io_ptw_resp_bits_s1_pteidx_5,
  input         io_ptw_resp_bits_s1_pteidx_6,
  input         io_ptw_resp_bits_s1_pteidx_7,
  input         io_ptw_resp_bits_s1_pf,
  input         io_ptw_resp_bits_s1_af,
  input  [37:0] io_ptw_resp_bits_s2_entry_tag,
  input  [13:0] io_ptw_resp_bits_s2_entry_vmid,
  input         io_ptw_resp_bits_s2_entry_n,
  input  [1:0]  io_ptw_resp_bits_s2_entry_pbmt,
  input  [37:0] io_ptw_resp_bits_s2_entry_ppn,
  input         io_ptw_resp_bits_s2_entry_perm_d,
  input         io_ptw_resp_bits_s2_entry_perm_a,
  input         io_ptw_resp_bits_s2_entry_perm_g,
  input         io_ptw_resp_bits_s2_entry_perm_u,
  input         io_ptw_resp_bits_s2_entry_perm_x,
  input         io_ptw_resp_bits_s2_entry_perm_w,
  input         io_ptw_resp_bits_s2_entry_perm_r,
  input  [1:0]  io_ptw_resp_bits_s2_entry_level,
  input         io_ptw_resp_bits_s2_gpf,
  input         io_ptw_resp_bits_s2_gaf,
  output [3:0]  io_hint_req_0_id,
  output        io_hint_req_0_full,
  output [3:0]  io_hint_req_1_id,
  output        io_hint_req_1_full,
  output [3:0]  io_hint_req_2_id,
  output        io_hint_req_2_full,
  output        io_hint_resp_valid,
  output [3:0]  io_hint_resp_bits_id,
  output        io_hint_resp_bits_replay_all
);

  wire        _ptw_arb_io_in_0_ready;
  wire        _ptw_arb_io_in_1_ready;
  wire        _ptw_arb_io_in_2_ready;
  wire        _flush_delay_io_out;
  wire        _prefetch_filter_prefetch_entry_io_ptw_req_0_valid;
  wire [37:0] _prefetch_filter_prefetch_entry_io_ptw_req_0_bits_vpn;
  wire [1:0]  _prefetch_filter_prefetch_entry_io_ptw_req_0_bits_s2xlate;
  wire        _prefetch_filter_prefetch_entry_io_refill;
  wire        _store_filter_store_entry_io_ptw_req_0_valid;
  wire [37:0] _store_filter_store_entry_io_ptw_req_0_bits_vpn;
  wire [1:0]  _store_filter_store_entry_io_ptw_req_0_bits_s2xlate;
  wire        _store_filter_store_entry_io_refill;
  wire        _load_filter_load_entry_io_ptw_req_0_valid;
  wire [37:0] _load_filter_load_entry_io_ptw_req_0_bits_vpn;
  wire [1:0]  _load_filter_load_entry_io_ptw_req_0_bits_s2xlate;
  wire [3:0]  _load_filter_load_entry_io_hint_req_0_id;
  wire        _load_filter_load_entry_io_hint_req_0_full;
  wire [3:0]  _load_filter_load_entry_io_hint_req_1_id;
  wire        _load_filter_load_entry_io_hint_req_1_full;
  wire [3:0]  _load_filter_load_entry_io_hint_req_2_id;
  wire        _load_filter_load_entry_io_hint_req_2_full;
  wire        _load_filter_load_entry_io_hint_resp_valid;
  wire [3:0]  _load_filter_load_entry_io_hint_resp_bits_id;
  wire        _load_filter_load_entry_io_hint_resp_bits_replay_all;
  wire        _load_filter_load_entry_io_refill;
  reg  [1:0]  ptwResp_s2xlate;
  reg  [34:0] ptwResp_s1_entry_tag;
  reg  [15:0] ptwResp_s1_entry_asid;
  reg  [13:0] ptwResp_s1_entry_vmid;
  reg         ptwResp_s1_entry_n;
  reg  [1:0]  ptwResp_s1_entry_pbmt;
  reg         ptwResp_s1_entry_perm_d;
  reg         ptwResp_s1_entry_perm_a;
  reg         ptwResp_s1_entry_perm_g;
  reg         ptwResp_s1_entry_perm_u;
  reg         ptwResp_s1_entry_perm_x;
  reg         ptwResp_s1_entry_perm_w;
  reg         ptwResp_s1_entry_perm_r;
  reg  [1:0]  ptwResp_s1_entry_level;
  reg         ptwResp_s1_entry_v;
  reg  [40:0] ptwResp_s1_entry_ppn;
  reg  [2:0]  ptwResp_s1_addr_low;
  reg  [2:0]  ptwResp_s1_ppn_low_0;
  reg  [2:0]  ptwResp_s1_ppn_low_1;
  reg  [2:0]  ptwResp_s1_ppn_low_2;
  reg  [2:0]  ptwResp_s1_ppn_low_3;
  reg  [2:0]  ptwResp_s1_ppn_low_4;
  reg  [2:0]  ptwResp_s1_ppn_low_5;
  reg  [2:0]  ptwResp_s1_ppn_low_6;
  reg  [2:0]  ptwResp_s1_ppn_low_7;
  reg         ptwResp_s1_valididx_0;
  reg         ptwResp_s1_valididx_1;
  reg         ptwResp_s1_valididx_2;
  reg         ptwResp_s1_valididx_3;
  reg         ptwResp_s1_valididx_4;
  reg         ptwResp_s1_valididx_5;
  reg         ptwResp_s1_valididx_6;
  reg         ptwResp_s1_valididx_7;
  reg         ptwResp_s1_pteidx_0;
  reg         ptwResp_s1_pteidx_1;
  reg         ptwResp_s1_pteidx_2;
  reg         ptwResp_s1_pteidx_3;
  reg         ptwResp_s1_pteidx_4;
  reg         ptwResp_s1_pteidx_5;
  reg         ptwResp_s1_pteidx_6;
  reg         ptwResp_s1_pteidx_7;
  reg         ptwResp_s1_pf;
  reg         ptwResp_s1_af;
  reg  [37:0] ptwResp_s2_entry_tag;
  reg  [13:0] ptwResp_s2_entry_vmid;
  reg         ptwResp_s2_entry_n;
  reg  [1:0]  ptwResp_s2_entry_pbmt;
  reg  [37:0] ptwResp_s2_entry_ppn;
  reg         ptwResp_s2_entry_perm_d;
  reg         ptwResp_s2_entry_perm_a;
  reg         ptwResp_s2_entry_perm_g;
  reg         ptwResp_s2_entry_perm_u;
  reg         ptwResp_s2_entry_perm_x;
  reg         ptwResp_s2_entry_perm_w;
  reg         ptwResp_s2_entry_perm_r;
  reg  [1:0]  ptwResp_s2_entry_level;
  reg         ptwResp_s2_gpf;
  reg         ptwResp_s2_gaf;
  reg         load_filter_0_ptw_resp_valid_last_REG;
  reg         store_filter_0_ptw_resp_valid_last_REG;
  reg         prefetch_filter_0_ptw_resp_valid_last_REG;
  reg  [3:0]  io_hint_req_0_REG_id;
  reg         io_hint_req_0_REG_full;
  reg  [3:0]  io_hint_req_1_REG_id;
  reg         io_hint_req_1_REG_full;
  reg  [3:0]  io_hint_req_2_REG_id;
  reg         io_hint_req_2_REG_full;
  reg         io_hint_resp_valid_REG;
  reg  [3:0]  io_hint_resp_bits_r_id;
  reg         io_hint_resp_bits_r_replay_all;
  always @(posedge clock) begin
    if (io_ptw_resp_valid) begin
      ptwResp_s2xlate <= io_ptw_resp_bits_s2xlate;
      ptwResp_s1_entry_tag <= io_ptw_resp_bits_s1_entry_tag;
      ptwResp_s1_entry_asid <= io_ptw_resp_bits_s1_entry_asid;
      ptwResp_s1_entry_vmid <= io_ptw_resp_bits_s1_entry_vmid;
      ptwResp_s1_entry_n <= io_ptw_resp_bits_s1_entry_n;
      ptwResp_s1_entry_pbmt <= io_ptw_resp_bits_s1_entry_pbmt;
      ptwResp_s1_entry_perm_d <= io_ptw_resp_bits_s1_entry_perm_d;
      ptwResp_s1_entry_perm_a <= io_ptw_resp_bits_s1_entry_perm_a;
      ptwResp_s1_entry_perm_g <= io_ptw_resp_bits_s1_entry_perm_g;
      ptwResp_s1_entry_perm_u <= io_ptw_resp_bits_s1_entry_perm_u;
      ptwResp_s1_entry_perm_x <= io_ptw_resp_bits_s1_entry_perm_x;
      ptwResp_s1_entry_perm_w <= io_ptw_resp_bits_s1_entry_perm_w;
      ptwResp_s1_entry_perm_r <= io_ptw_resp_bits_s1_entry_perm_r;
      ptwResp_s1_entry_level <= io_ptw_resp_bits_s1_entry_level;
      ptwResp_s1_entry_v <= io_ptw_resp_bits_s1_entry_v;
      ptwResp_s1_entry_ppn <= io_ptw_resp_bits_s1_entry_ppn;
      ptwResp_s1_addr_low <= io_ptw_resp_bits_s1_addr_low;
      ptwResp_s1_ppn_low_0 <= io_ptw_resp_bits_s1_ppn_low_0;
      ptwResp_s1_ppn_low_1 <= io_ptw_resp_bits_s1_ppn_low_1;
      ptwResp_s1_ppn_low_2 <= io_ptw_resp_bits_s1_ppn_low_2;
      ptwResp_s1_ppn_low_3 <= io_ptw_resp_bits_s1_ppn_low_3;
      ptwResp_s1_ppn_low_4 <= io_ptw_resp_bits_s1_ppn_low_4;
      ptwResp_s1_ppn_low_5 <= io_ptw_resp_bits_s1_ppn_low_5;
      ptwResp_s1_ppn_low_6 <= io_ptw_resp_bits_s1_ppn_low_6;
      ptwResp_s1_ppn_low_7 <= io_ptw_resp_bits_s1_ppn_low_7;
      ptwResp_s1_valididx_0 <= io_ptw_resp_bits_s1_valididx_0;
      ptwResp_s1_valididx_1 <= io_ptw_resp_bits_s1_valididx_1;
      ptwResp_s1_valididx_2 <= io_ptw_resp_bits_s1_valididx_2;
      ptwResp_s1_valididx_3 <= io_ptw_resp_bits_s1_valididx_3;
      ptwResp_s1_valididx_4 <= io_ptw_resp_bits_s1_valididx_4;
      ptwResp_s1_valididx_5 <= io_ptw_resp_bits_s1_valididx_5;
      ptwResp_s1_valididx_6 <= io_ptw_resp_bits_s1_valididx_6;
      ptwResp_s1_valididx_7 <= io_ptw_resp_bits_s1_valididx_7;
      ptwResp_s1_pteidx_0 <= io_ptw_resp_bits_s1_pteidx_0;
      ptwResp_s1_pteidx_1 <= io_ptw_resp_bits_s1_pteidx_1;
      ptwResp_s1_pteidx_2 <= io_ptw_resp_bits_s1_pteidx_2;
      ptwResp_s1_pteidx_3 <= io_ptw_resp_bits_s1_pteidx_3;
      ptwResp_s1_pteidx_4 <= io_ptw_resp_bits_s1_pteidx_4;
      ptwResp_s1_pteidx_5 <= io_ptw_resp_bits_s1_pteidx_5;
      ptwResp_s1_pteidx_6 <= io_ptw_resp_bits_s1_pteidx_6;
      ptwResp_s1_pteidx_7 <= io_ptw_resp_bits_s1_pteidx_7;
      ptwResp_s1_pf <= io_ptw_resp_bits_s1_pf;
      ptwResp_s1_af <= io_ptw_resp_bits_s1_af;
      ptwResp_s2_entry_tag <= io_ptw_resp_bits_s2_entry_tag;
      ptwResp_s2_entry_vmid <= io_ptw_resp_bits_s2_entry_vmid;
      ptwResp_s2_entry_n <= io_ptw_resp_bits_s2_entry_n;
      ptwResp_s2_entry_pbmt <= io_ptw_resp_bits_s2_entry_pbmt;
      ptwResp_s2_entry_ppn <= io_ptw_resp_bits_s2_entry_ppn;
      ptwResp_s2_entry_perm_d <= io_ptw_resp_bits_s2_entry_perm_d;
      ptwResp_s2_entry_perm_a <= io_ptw_resp_bits_s2_entry_perm_a;
      ptwResp_s2_entry_perm_g <= io_ptw_resp_bits_s2_entry_perm_g;
      ptwResp_s2_entry_perm_u <= io_ptw_resp_bits_s2_entry_perm_u;
      ptwResp_s2_entry_perm_x <= io_ptw_resp_bits_s2_entry_perm_x;
      ptwResp_s2_entry_perm_w <= io_ptw_resp_bits_s2_entry_perm_w;
      ptwResp_s2_entry_perm_r <= io_ptw_resp_bits_s2_entry_perm_r;
      ptwResp_s2_entry_level <= io_ptw_resp_bits_s2_entry_level;
      ptwResp_s2_gpf <= io_ptw_resp_bits_s2_gpf;
      ptwResp_s2_gaf <= io_ptw_resp_bits_s2_gaf;
    end
    io_hint_req_0_REG_id <= _load_filter_load_entry_io_hint_req_0_id;
    io_hint_req_0_REG_full <= _load_filter_load_entry_io_hint_req_0_full;
    io_hint_req_1_REG_id <= _load_filter_load_entry_io_hint_req_1_id;
    io_hint_req_1_REG_full <= _load_filter_load_entry_io_hint_req_1_full;
    io_hint_req_2_REG_id <= _load_filter_load_entry_io_hint_req_2_id;
    io_hint_req_2_REG_full <= _load_filter_load_entry_io_hint_req_2_full;
    io_hint_resp_valid_REG <= _load_filter_load_entry_io_hint_resp_valid;
    if (_load_filter_load_entry_io_hint_resp_valid) begin
      io_hint_resp_bits_r_id <= _load_filter_load_entry_io_hint_resp_bits_id;
      io_hint_resp_bits_r_replay_all <=
        _load_filter_load_entry_io_hint_resp_bits_replay_all;
    end
  end // always @(posedge)
  always @(posedge clock or posedge reset) begin
    if (reset) begin
      load_filter_0_ptw_resp_valid_last_REG <= 1'h0;
      store_filter_0_ptw_resp_valid_last_REG <= 1'h0;
      prefetch_filter_0_ptw_resp_valid_last_REG <= 1'h0;
    end
    else begin
      load_filter_0_ptw_resp_valid_last_REG <= io_ptw_resp_valid;
      store_filter_0_ptw_resp_valid_last_REG <= io_ptw_resp_valid;
      prefetch_filter_0_ptw_resp_valid_last_REG <= io_ptw_resp_valid;
    end
  end // always @(posedge, posedge)
  `ifdef ENABLE_INITIAL_REG_
    `ifdef FIRRTL_BEFORE_INITIAL
      `FIRRTL_BEFORE_INITIAL
    `endif // FIRRTL_BEFORE_INITIAL
    logic [31:0] _RANDOM[0:9];
    initial begin
      `ifdef INIT_RANDOM_PROLOG_
        `INIT_RANDOM_PROLOG_
      `endif // INIT_RANDOM_PROLOG_
      `ifdef RANDOMIZE_REG_INIT
        for (logic [3:0] i = 4'h0; i < 4'hA; i += 4'h1) begin
          _RANDOM[i] = `RANDOM;
        end
        ptwResp_s2xlate = _RANDOM[4'h0][1:0];
        ptwResp_s1_entry_tag = {_RANDOM[4'h0][31:2], _RANDOM[4'h1][4:0]};
        ptwResp_s1_entry_asid = _RANDOM[4'h1][20:5];
        ptwResp_s1_entry_vmid = {_RANDOM[4'h1][31:21], _RANDOM[4'h2][2:0]};
        ptwResp_s1_entry_n = _RANDOM[4'h2][3];
        ptwResp_s1_entry_pbmt = _RANDOM[4'h2][5:4];
        ptwResp_s1_entry_perm_d = _RANDOM[4'h2][6];
        ptwResp_s1_entry_perm_a = _RANDOM[4'h2][7];
        ptwResp_s1_entry_perm_g = _RANDOM[4'h2][8];
        ptwResp_s1_entry_perm_u = _RANDOM[4'h2][9];
        ptwResp_s1_entry_perm_x = _RANDOM[4'h2][10];
        ptwResp_s1_entry_perm_w = _RANDOM[4'h2][11];
        ptwResp_s1_entry_perm_r = _RANDOM[4'h2][12];
        ptwResp_s1_entry_level = _RANDOM[4'h2][14:13];
        ptwResp_s1_entry_v = _RANDOM[4'h2][16];
        ptwResp_s1_entry_ppn = {_RANDOM[4'h2][31:17], _RANDOM[4'h3][25:0]};
        ptwResp_s1_addr_low = _RANDOM[4'h3][28:26];
        ptwResp_s1_ppn_low_0 = _RANDOM[4'h3][31:29];
        ptwResp_s1_ppn_low_1 = _RANDOM[4'h4][2:0];
        ptwResp_s1_ppn_low_2 = _RANDOM[4'h4][5:3];
        ptwResp_s1_ppn_low_3 = _RANDOM[4'h4][8:6];
        ptwResp_s1_ppn_low_4 = _RANDOM[4'h4][11:9];
        ptwResp_s1_ppn_low_5 = _RANDOM[4'h4][14:12];
        ptwResp_s1_ppn_low_6 = _RANDOM[4'h4][17:15];
        ptwResp_s1_ppn_low_7 = _RANDOM[4'h4][20:18];
        ptwResp_s1_valididx_0 = _RANDOM[4'h4][21];
        ptwResp_s1_valididx_1 = _RANDOM[4'h4][22];
        ptwResp_s1_valididx_2 = _RANDOM[4'h4][23];
        ptwResp_s1_valididx_3 = _RANDOM[4'h4][24];
        ptwResp_s1_valididx_4 = _RANDOM[4'h4][25];
        ptwResp_s1_valididx_5 = _RANDOM[4'h4][26];
        ptwResp_s1_valididx_6 = _RANDOM[4'h4][27];
        ptwResp_s1_valididx_7 = _RANDOM[4'h4][28];
        ptwResp_s1_pteidx_0 = _RANDOM[4'h4][29];
        ptwResp_s1_pteidx_1 = _RANDOM[4'h4][30];
        ptwResp_s1_pteidx_2 = _RANDOM[4'h4][31];
        ptwResp_s1_pteidx_3 = _RANDOM[4'h5][0];
        ptwResp_s1_pteidx_4 = _RANDOM[4'h5][1];
        ptwResp_s1_pteidx_5 = _RANDOM[4'h5][2];
        ptwResp_s1_pteidx_6 = _RANDOM[4'h5][3];
        ptwResp_s1_pteidx_7 = _RANDOM[4'h5][4];
        ptwResp_s1_pf = _RANDOM[4'h5][5];
        ptwResp_s1_af = _RANDOM[4'h5][6];
        ptwResp_s2_entry_tag = {_RANDOM[4'h5][31:7], _RANDOM[4'h6][12:0]};
        ptwResp_s2_entry_vmid = {_RANDOM[4'h6][31:29], _RANDOM[4'h7][10:0]};
        ptwResp_s2_entry_n = _RANDOM[4'h7][11];
        ptwResp_s2_entry_pbmt = _RANDOM[4'h7][13:12];
        ptwResp_s2_entry_ppn = {_RANDOM[4'h7][31:14], _RANDOM[4'h8][19:0]};
        ptwResp_s2_entry_perm_d = _RANDOM[4'h8][20];
        ptwResp_s2_entry_perm_a = _RANDOM[4'h8][21];
        ptwResp_s2_entry_perm_g = _RANDOM[4'h8][22];
        ptwResp_s2_entry_perm_u = _RANDOM[4'h8][23];
        ptwResp_s2_entry_perm_x = _RANDOM[4'h8][24];
        ptwResp_s2_entry_perm_w = _RANDOM[4'h8][25];
        ptwResp_s2_entry_perm_r = _RANDOM[4'h8][26];
        ptwResp_s2_entry_level = _RANDOM[4'h8][28:27];
        ptwResp_s2_gpf = _RANDOM[4'h8][31];
        ptwResp_s2_gaf = _RANDOM[4'h9][0];
        load_filter_0_ptw_resp_valid_last_REG = _RANDOM[4'h9][1];
        store_filter_0_ptw_resp_valid_last_REG = _RANDOM[4'h9][2];
        prefetch_filter_0_ptw_resp_valid_last_REG = _RANDOM[4'h9][3];
        io_hint_req_0_REG_id = _RANDOM[4'h9][7:4];
        io_hint_req_0_REG_full = _RANDOM[4'h9][8];
        io_hint_req_1_REG_id = _RANDOM[4'h9][12:9];
        io_hint_req_1_REG_full = _RANDOM[4'h9][13];
        io_hint_req_2_REG_id = _RANDOM[4'h9][17:14];
        io_hint_req_2_REG_full = _RANDOM[4'h9][18];
        io_hint_resp_valid_REG = _RANDOM[4'h9][19];
        io_hint_resp_bits_r_id = _RANDOM[4'h9][23:20];
        io_hint_resp_bits_r_replay_all = _RANDOM[4'h9][24];
      `endif // RANDOMIZE_REG_INIT
      if (reset) begin
        load_filter_0_ptw_resp_valid_last_REG = 1'h0;
        store_filter_0_ptw_resp_valid_last_REG = 1'h0;
        prefetch_filter_0_ptw_resp_valid_last_REG = 1'h0;
      end
    end // initial
    `ifdef FIRRTL_AFTER_INITIAL
      `FIRRTL_AFTER_INITIAL
    `endif // FIRRTL_AFTER_INITIAL
  `endif // ENABLE_INITIAL_REG_
  PTWFilterEntry load_filter_load_entry (
    .clock                           (clock),
    .reset                           (reset),
    .io_csr_satp_asid                (io_csr_satp_asid),
    .io_csr_vsatp_asid               (io_csr_vsatp_asid),
    .io_csr_hgatp_vmid               (io_csr_hgatp_vmid),
    .io_tlb_req_0_valid              (io_tlb_req_0_valid),
    .io_tlb_req_0_bits_vpn           (io_tlb_req_0_bits_vpn),
    .io_tlb_req_0_bits_s2xlate       (io_tlb_req_0_bits_s2xlate),
    .io_tlb_req_0_bits_getGpa        (io_tlb_req_0_bits_getGpa),
    .io_tlb_req_1_valid              (io_tlb_req_1_valid),
    .io_tlb_req_1_bits_vpn           (io_tlb_req_1_bits_vpn),
    .io_tlb_req_1_bits_s2xlate       (io_tlb_req_1_bits_s2xlate),
    .io_tlb_req_1_bits_getGpa        (io_tlb_req_1_bits_getGpa),
    .io_tlb_req_2_valid              (io_tlb_req_2_valid),
    .io_tlb_req_2_bits_vpn           (io_tlb_req_2_bits_vpn),
    .io_tlb_req_2_bits_s2xlate       (io_tlb_req_2_bits_s2xlate),
    .io_tlb_req_2_bits_getGpa        (io_tlb_req_2_bits_getGpa),
    .io_tlb_req_3_valid              (io_tlb_req_3_valid),
    .io_tlb_req_3_bits_vpn           (io_tlb_req_3_bits_vpn),
    .io_tlb_req_3_bits_s2xlate       (io_tlb_req_3_bits_s2xlate),
    .io_tlb_req_3_bits_getGpa        (io_tlb_req_3_bits_getGpa),
    .io_ptw_req_0_ready              (_ptw_arb_io_in_0_ready),
    .io_ptw_req_0_valid              (_load_filter_load_entry_io_ptw_req_0_valid),
    .io_ptw_req_0_bits_vpn           (_load_filter_load_entry_io_ptw_req_0_bits_vpn),
    .io_ptw_req_0_bits_s2xlate       (_load_filter_load_entry_io_ptw_req_0_bits_s2xlate),
    .io_ptw_resp_valid               (load_filter_0_ptw_resp_valid_last_REG),
    .io_ptw_resp_bits_s2xlate        (ptwResp_s2xlate),
    .io_ptw_resp_bits_s1_entry_tag   (ptwResp_s1_entry_tag),
    .io_ptw_resp_bits_s1_entry_asid  (ptwResp_s1_entry_asid),
    .io_ptw_resp_bits_s1_entry_vmid  (ptwResp_s1_entry_vmid),
    .io_ptw_resp_bits_s1_entry_level (ptwResp_s1_entry_level),
    .io_ptw_resp_bits_s1_addr_low    (ptwResp_s1_addr_low),
    .io_ptw_resp_bits_s1_valididx_0  (ptwResp_s1_valididx_0),
    .io_ptw_resp_bits_s1_valididx_1  (ptwResp_s1_valididx_1),
    .io_ptw_resp_bits_s1_valididx_2  (ptwResp_s1_valididx_2),
    .io_ptw_resp_bits_s1_valididx_3  (ptwResp_s1_valididx_3),
    .io_ptw_resp_bits_s1_valididx_4  (ptwResp_s1_valididx_4),
    .io_ptw_resp_bits_s1_valididx_5  (ptwResp_s1_valididx_5),
    .io_ptw_resp_bits_s1_valididx_6  (ptwResp_s1_valididx_6),
    .io_ptw_resp_bits_s1_valididx_7  (ptwResp_s1_valididx_7),
    .io_ptw_resp_bits_s2_entry_tag   (ptwResp_s2_entry_tag),
    .io_ptw_resp_bits_s2_entry_vmid  (ptwResp_s2_entry_vmid),
    .io_ptw_resp_bits_s2_entry_level (ptwResp_s2_entry_level),
    .io_hint_req_0_id                (_load_filter_load_entry_io_hint_req_0_id),
    .io_hint_req_0_full              (_load_filter_load_entry_io_hint_req_0_full),
    .io_hint_req_1_id                (_load_filter_load_entry_io_hint_req_1_id),
    .io_hint_req_1_full              (_load_filter_load_entry_io_hint_req_1_full),
    .io_hint_req_2_id                (_load_filter_load_entry_io_hint_req_2_id),
    .io_hint_req_2_full              (_load_filter_load_entry_io_hint_req_2_full),
    .io_hint_resp_valid              (_load_filter_load_entry_io_hint_resp_valid),
    .io_hint_resp_bits_id            (_load_filter_load_entry_io_hint_resp_bits_id),
    .io_hint_resp_bits_replay_all
      (_load_filter_load_entry_io_hint_resp_bits_replay_all),
    .io_flush                        (_flush_delay_io_out),
    .io_refill                       (_load_filter_load_entry_io_refill),
    .io_getGpa                       (io_tlb_resp_bits_getGpa_0)
  );
  PTWFilterEntry_1 store_filter_store_entry (
    .clock                           (clock),
    .reset                           (reset),
    .io_csr_satp_asid                (io_csr_satp_asid),
    .io_csr_vsatp_asid               (io_csr_vsatp_asid),
    .io_csr_hgatp_vmid               (io_csr_hgatp_vmid),
    .io_tlb_req_0_valid              (io_tlb_req_4_valid),
    .io_tlb_req_0_bits_vpn           (io_tlb_req_4_bits_vpn),
    .io_tlb_req_0_bits_s2xlate       (io_tlb_req_4_bits_s2xlate),
    .io_tlb_req_0_bits_getGpa        (io_tlb_req_4_bits_getGpa),
    .io_tlb_req_1_valid              (io_tlb_req_5_valid),
    .io_tlb_req_1_bits_vpn           (io_tlb_req_5_bits_vpn),
    .io_tlb_req_1_bits_s2xlate       (io_tlb_req_5_bits_s2xlate),
    .io_tlb_req_1_bits_getGpa        (io_tlb_req_5_bits_getGpa),
    .io_ptw_req_0_ready              (_ptw_arb_io_in_1_ready),
    .io_ptw_req_0_valid              (_store_filter_store_entry_io_ptw_req_0_valid),
    .io_ptw_req_0_bits_vpn           (_store_filter_store_entry_io_ptw_req_0_bits_vpn),
    .io_ptw_req_0_bits_s2xlate
      (_store_filter_store_entry_io_ptw_req_0_bits_s2xlate),
    .io_ptw_resp_valid               (store_filter_0_ptw_resp_valid_last_REG),
    .io_ptw_resp_bits_s2xlate        (ptwResp_s2xlate),
    .io_ptw_resp_bits_s1_entry_tag   (ptwResp_s1_entry_tag),
    .io_ptw_resp_bits_s1_entry_asid  (ptwResp_s1_entry_asid),
    .io_ptw_resp_bits_s1_entry_vmid  (ptwResp_s1_entry_vmid),
    .io_ptw_resp_bits_s1_entry_level (ptwResp_s1_entry_level),
    .io_ptw_resp_bits_s1_addr_low    (ptwResp_s1_addr_low),
    .io_ptw_resp_bits_s1_valididx_0  (ptwResp_s1_valididx_0),
    .io_ptw_resp_bits_s1_valididx_1  (ptwResp_s1_valididx_1),
    .io_ptw_resp_bits_s1_valididx_2  (ptwResp_s1_valididx_2),
    .io_ptw_resp_bits_s1_valididx_3  (ptwResp_s1_valididx_3),
    .io_ptw_resp_bits_s1_valididx_4  (ptwResp_s1_valididx_4),
    .io_ptw_resp_bits_s1_valididx_5  (ptwResp_s1_valididx_5),
    .io_ptw_resp_bits_s1_valididx_6  (ptwResp_s1_valididx_6),
    .io_ptw_resp_bits_s1_valididx_7  (ptwResp_s1_valididx_7),
    .io_ptw_resp_bits_s2_entry_tag   (ptwResp_s2_entry_tag),
    .io_ptw_resp_bits_s2_entry_vmid  (ptwResp_s2_entry_vmid),
    .io_ptw_resp_bits_s2_entry_level (ptwResp_s2_entry_level),
    .io_flush                        (_flush_delay_io_out),
    .io_refill                       (_store_filter_store_entry_io_refill),
    .io_getGpa                       (io_tlb_resp_bits_getGpa_4)
  );
  PTWFilterEntry_1 prefetch_filter_prefetch_entry (
    .clock                           (clock),
    .reset                           (reset),
    .io_csr_satp_asid                (io_csr_satp_asid),
    .io_csr_vsatp_asid               (io_csr_vsatp_asid),
    .io_csr_hgatp_vmid               (io_csr_hgatp_vmid),
    .io_tlb_req_0_valid              (io_tlb_req_6_valid),
    .io_tlb_req_0_bits_vpn           (io_tlb_req_6_bits_vpn),
    .io_tlb_req_0_bits_s2xlate       (io_tlb_req_6_bits_s2xlate),
    .io_tlb_req_0_bits_getGpa        (io_tlb_req_6_bits_getGpa),
    .io_tlb_req_1_valid              (io_tlb_req_7_valid),
    .io_tlb_req_1_bits_vpn           (io_tlb_req_7_bits_vpn),
    .io_tlb_req_1_bits_s2xlate       (io_tlb_req_7_bits_s2xlate),
    .io_tlb_req_1_bits_getGpa        (io_tlb_req_7_bits_getGpa),
    .io_ptw_req_0_ready              (_ptw_arb_io_in_2_ready),
    .io_ptw_req_0_valid              (_prefetch_filter_prefetch_entry_io_ptw_req_0_valid),
    .io_ptw_req_0_bits_vpn
      (_prefetch_filter_prefetch_entry_io_ptw_req_0_bits_vpn),
    .io_ptw_req_0_bits_s2xlate
      (_prefetch_filter_prefetch_entry_io_ptw_req_0_bits_s2xlate),
    .io_ptw_resp_valid               (prefetch_filter_0_ptw_resp_valid_last_REG),
    .io_ptw_resp_bits_s2xlate        (ptwResp_s2xlate),
    .io_ptw_resp_bits_s1_entry_tag   (ptwResp_s1_entry_tag),
    .io_ptw_resp_bits_s1_entry_asid  (ptwResp_s1_entry_asid),
    .io_ptw_resp_bits_s1_entry_vmid  (ptwResp_s1_entry_vmid),
    .io_ptw_resp_bits_s1_entry_level (ptwResp_s1_entry_level),
    .io_ptw_resp_bits_s1_addr_low    (ptwResp_s1_addr_low),
    .io_ptw_resp_bits_s1_valididx_0  (ptwResp_s1_valididx_0),
    .io_ptw_resp_bits_s1_valididx_1  (ptwResp_s1_valididx_1),
    .io_ptw_resp_bits_s1_valididx_2  (ptwResp_s1_valididx_2),
    .io_ptw_resp_bits_s1_valididx_3  (ptwResp_s1_valididx_3),
    .io_ptw_resp_bits_s1_valididx_4  (ptwResp_s1_valididx_4),
    .io_ptw_resp_bits_s1_valididx_5  (ptwResp_s1_valididx_5),
    .io_ptw_resp_bits_s1_valididx_6  (ptwResp_s1_valididx_6),
    .io_ptw_resp_bits_s1_valididx_7  (ptwResp_s1_valididx_7),
    .io_ptw_resp_bits_s2_entry_tag   (ptwResp_s2_entry_tag),
    .io_ptw_resp_bits_s2_entry_vmid  (ptwResp_s2_entry_vmid),
    .io_ptw_resp_bits_s2_entry_level (ptwResp_s2_entry_level),
    .io_flush                        (_flush_delay_io_out),
    .io_refill                       (_prefetch_filter_prefetch_entry_io_refill),
    .io_getGpa                       (io_tlb_resp_bits_getGpa_6)
  );
  DelayN_1 flush_delay (
    .clock  (clock),
    .io_in
      (io_sfence_valid | io_csr_satp_changed | io_csr_priv_virt & io_csr_vsatp_changed),
    .io_out (_flush_delay_io_out)
  );
  RRArbiterInit_10 ptw_arb (
    .clock                (clock),
    .reset                (reset),
    .io_in_0_ready        (_ptw_arb_io_in_0_ready),
    .io_in_0_valid        (_load_filter_load_entry_io_ptw_req_0_valid),
    .io_in_0_bits_vpn     (_load_filter_load_entry_io_ptw_req_0_bits_vpn),
    .io_in_0_bits_s2xlate (_load_filter_load_entry_io_ptw_req_0_bits_s2xlate),
    .io_in_1_ready        (_ptw_arb_io_in_1_ready),
    .io_in_1_valid        (_store_filter_store_entry_io_ptw_req_0_valid),
    .io_in_1_bits_vpn     (_store_filter_store_entry_io_ptw_req_0_bits_vpn),
    .io_in_1_bits_s2xlate (_store_filter_store_entry_io_ptw_req_0_bits_s2xlate),
    .io_in_2_ready        (_ptw_arb_io_in_2_ready),
    .io_in_2_valid        (_prefetch_filter_prefetch_entry_io_ptw_req_0_valid),
    .io_in_2_bits_vpn     (_prefetch_filter_prefetch_entry_io_ptw_req_0_bits_vpn),
    .io_in_2_bits_s2xlate (_prefetch_filter_prefetch_entry_io_ptw_req_0_bits_s2xlate),
    .io_out_ready         (io_ptw_req_0_ready),
    .io_out_valid         (io_ptw_req_0_valid),
    .io_out_bits_vpn      (io_ptw_req_0_bits_vpn),
    .io_out_bits_s2xlate  (io_ptw_req_0_bits_s2xlate)
  );
  assign io_tlb_resp_valid =
    |{_load_filter_load_entry_io_refill,
      _store_filter_store_entry_io_refill,
      _prefetch_filter_prefetch_entry_io_refill};
  assign io_tlb_resp_bits_data_s2xlate = ptwResp_s2xlate;
  assign io_tlb_resp_bits_data_s1_entry_tag = ptwResp_s1_entry_tag;
  assign io_tlb_resp_bits_data_s1_entry_asid = ptwResp_s1_entry_asid;
  assign io_tlb_resp_bits_data_s1_entry_vmid = ptwResp_s1_entry_vmid;
  assign io_tlb_resp_bits_data_s1_entry_n = ptwResp_s1_entry_n;
  assign io_tlb_resp_bits_data_s1_entry_pbmt = ptwResp_s1_entry_pbmt;
  assign io_tlb_resp_bits_data_s1_entry_perm_d = ptwResp_s1_entry_perm_d;
  assign io_tlb_resp_bits_data_s1_entry_perm_a = ptwResp_s1_entry_perm_a;
  assign io_tlb_resp_bits_data_s1_entry_perm_g = ptwResp_s1_entry_perm_g;
  assign io_tlb_resp_bits_data_s1_entry_perm_u = ptwResp_s1_entry_perm_u;
  assign io_tlb_resp_bits_data_s1_entry_perm_x = ptwResp_s1_entry_perm_x;
  assign io_tlb_resp_bits_data_s1_entry_perm_w = ptwResp_s1_entry_perm_w;
  assign io_tlb_resp_bits_data_s1_entry_perm_r = ptwResp_s1_entry_perm_r;
  assign io_tlb_resp_bits_data_s1_entry_level = ptwResp_s1_entry_level;
  assign io_tlb_resp_bits_data_s1_entry_v = ptwResp_s1_entry_v;
  assign io_tlb_resp_bits_data_s1_entry_ppn = ptwResp_s1_entry_ppn;
  assign io_tlb_resp_bits_data_s1_addr_low = ptwResp_s1_addr_low;
  assign io_tlb_resp_bits_data_s1_ppn_low_0 = ptwResp_s1_ppn_low_0;
  assign io_tlb_resp_bits_data_s1_ppn_low_1 = ptwResp_s1_ppn_low_1;
  assign io_tlb_resp_bits_data_s1_ppn_low_2 = ptwResp_s1_ppn_low_2;
  assign io_tlb_resp_bits_data_s1_ppn_low_3 = ptwResp_s1_ppn_low_3;
  assign io_tlb_resp_bits_data_s1_ppn_low_4 = ptwResp_s1_ppn_low_4;
  assign io_tlb_resp_bits_data_s1_ppn_low_5 = ptwResp_s1_ppn_low_5;
  assign io_tlb_resp_bits_data_s1_ppn_low_6 = ptwResp_s1_ppn_low_6;
  assign io_tlb_resp_bits_data_s1_ppn_low_7 = ptwResp_s1_ppn_low_7;
  assign io_tlb_resp_bits_data_s1_valididx_0 = ptwResp_s1_valididx_0;
  assign io_tlb_resp_bits_data_s1_valididx_1 = ptwResp_s1_valididx_1;
  assign io_tlb_resp_bits_data_s1_valididx_2 = ptwResp_s1_valididx_2;
  assign io_tlb_resp_bits_data_s1_valididx_3 = ptwResp_s1_valididx_3;
  assign io_tlb_resp_bits_data_s1_valididx_4 = ptwResp_s1_valididx_4;
  assign io_tlb_resp_bits_data_s1_valididx_5 = ptwResp_s1_valididx_5;
  assign io_tlb_resp_bits_data_s1_valididx_6 = ptwResp_s1_valididx_6;
  assign io_tlb_resp_bits_data_s1_valididx_7 = ptwResp_s1_valididx_7;
  assign io_tlb_resp_bits_data_s1_pteidx_0 = ptwResp_s1_pteidx_0;
  assign io_tlb_resp_bits_data_s1_pteidx_1 = ptwResp_s1_pteidx_1;
  assign io_tlb_resp_bits_data_s1_pteidx_2 = ptwResp_s1_pteidx_2;
  assign io_tlb_resp_bits_data_s1_pteidx_3 = ptwResp_s1_pteidx_3;
  assign io_tlb_resp_bits_data_s1_pteidx_4 = ptwResp_s1_pteidx_4;
  assign io_tlb_resp_bits_data_s1_pteidx_5 = ptwResp_s1_pteidx_5;
  assign io_tlb_resp_bits_data_s1_pteidx_6 = ptwResp_s1_pteidx_6;
  assign io_tlb_resp_bits_data_s1_pteidx_7 = ptwResp_s1_pteidx_7;
  assign io_tlb_resp_bits_data_s1_pf = ptwResp_s1_pf;
  assign io_tlb_resp_bits_data_s1_af = ptwResp_s1_af;
  assign io_tlb_resp_bits_data_s2_entry_tag = ptwResp_s2_entry_tag;
  assign io_tlb_resp_bits_data_s2_entry_vmid = ptwResp_s2_entry_vmid;
  assign io_tlb_resp_bits_data_s2_entry_n = ptwResp_s2_entry_n;
  assign io_tlb_resp_bits_data_s2_entry_pbmt = ptwResp_s2_entry_pbmt;
  assign io_tlb_resp_bits_data_s2_entry_ppn = ptwResp_s2_entry_ppn;
  assign io_tlb_resp_bits_data_s2_entry_perm_d = ptwResp_s2_entry_perm_d;
  assign io_tlb_resp_bits_data_s2_entry_perm_a = ptwResp_s2_entry_perm_a;
  assign io_tlb_resp_bits_data_s2_entry_perm_g = ptwResp_s2_entry_perm_g;
  assign io_tlb_resp_bits_data_s2_entry_perm_u = ptwResp_s2_entry_perm_u;
  assign io_tlb_resp_bits_data_s2_entry_perm_x = ptwResp_s2_entry_perm_x;
  assign io_tlb_resp_bits_data_s2_entry_perm_w = ptwResp_s2_entry_perm_w;
  assign io_tlb_resp_bits_data_s2_entry_perm_r = ptwResp_s2_entry_perm_r;
  assign io_tlb_resp_bits_data_s2_entry_level = ptwResp_s2_entry_level;
  assign io_tlb_resp_bits_data_s2_gpf = ptwResp_s2_gpf;
  assign io_tlb_resp_bits_data_s2_gaf = ptwResp_s2_gaf;
  assign io_tlb_resp_bits_vector_0 = _load_filter_load_entry_io_refill;
  assign io_tlb_resp_bits_vector_4 = _store_filter_store_entry_io_refill;
  assign io_tlb_resp_bits_vector_6 = _prefetch_filter_prefetch_entry_io_refill;
  assign io_hint_req_0_id = io_hint_req_0_REG_id;
  assign io_hint_req_0_full = io_hint_req_0_REG_full;
  assign io_hint_req_1_id = io_hint_req_1_REG_id;
  assign io_hint_req_1_full = io_hint_req_1_REG_full;
  assign io_hint_req_2_id = io_hint_req_2_REG_id;
  assign io_hint_req_2_full = io_hint_req_2_REG_full;
  assign io_hint_resp_valid = io_hint_resp_valid_REG;
  assign io_hint_resp_bits_id = io_hint_resp_bits_r_id;
  assign io_hint_resp_bits_replay_all = io_hint_resp_bits_r_replay_all;
endmodule

