TimeQuest Timing Analyzer report for DE2_TOP
Fri Dec 11 02:51:03 2015
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLOCK_50'
 12. Slow Model Setup: 'AUDIO_DAC_ADC:u4|LRCK_1X'
 13. Slow Model Setup: 'I2C_AV_Config:u3|mI2C_CTRL_CLK'
 14. Slow Model Setup: 'AUDIO_DAC_ADC:u4|oAUD_BCK'
 15. Slow Model Setup: 'p1|altpll_component|pll|clk[1]'
 16. Slow Model Hold: 'CLOCK_50'
 17. Slow Model Hold: 'p1|altpll_component|pll|clk[1]'
 18. Slow Model Hold: 'AUDIO_DAC_ADC:u4|LRCK_1X'
 19. Slow Model Hold: 'AUDIO_DAC_ADC:u4|oAUD_BCK'
 20. Slow Model Hold: 'I2C_AV_Config:u3|mI2C_CTRL_CLK'
 21. Slow Model Recovery: 'p1|altpll_component|pll|clk[1]'
 22. Slow Model Recovery: 'AUDIO_DAC_ADC:u4|oAUD_BCK'
 23. Slow Model Removal: 'AUDIO_DAC_ADC:u4|oAUD_BCK'
 24. Slow Model Removal: 'p1|altpll_component|pll|clk[1]'
 25. Slow Model Minimum Pulse Width: 'CLOCK_50'
 26. Slow Model Minimum Pulse Width: 'AUDIO_DAC_ADC:u4|LRCK_1X'
 27. Slow Model Minimum Pulse Width: 'I2C_AV_Config:u3|mI2C_CTRL_CLK'
 28. Slow Model Minimum Pulse Width: 'AUDIO_DAC_ADC:u4|oAUD_BCK'
 29. Slow Model Minimum Pulse Width: 'CLOCK_27'
 30. Slow Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[1]'
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Fast Model Setup Summary
 36. Fast Model Hold Summary
 37. Fast Model Recovery Summary
 38. Fast Model Removal Summary
 39. Fast Model Minimum Pulse Width Summary
 40. Fast Model Setup: 'CLOCK_50'
 41. Fast Model Setup: 'AUDIO_DAC_ADC:u4|LRCK_1X'
 42. Fast Model Setup: 'I2C_AV_Config:u3|mI2C_CTRL_CLK'
 43. Fast Model Setup: 'p1|altpll_component|pll|clk[1]'
 44. Fast Model Setup: 'AUDIO_DAC_ADC:u4|oAUD_BCK'
 45. Fast Model Hold: 'CLOCK_50'
 46. Fast Model Hold: 'p1|altpll_component|pll|clk[1]'
 47. Fast Model Hold: 'AUDIO_DAC_ADC:u4|LRCK_1X'
 48. Fast Model Hold: 'AUDIO_DAC_ADC:u4|oAUD_BCK'
 49. Fast Model Hold: 'I2C_AV_Config:u3|mI2C_CTRL_CLK'
 50. Fast Model Recovery: 'p1|altpll_component|pll|clk[1]'
 51. Fast Model Recovery: 'AUDIO_DAC_ADC:u4|oAUD_BCK'
 52. Fast Model Removal: 'AUDIO_DAC_ADC:u4|oAUD_BCK'
 53. Fast Model Removal: 'p1|altpll_component|pll|clk[1]'
 54. Fast Model Minimum Pulse Width: 'CLOCK_50'
 55. Fast Model Minimum Pulse Width: 'AUDIO_DAC_ADC:u4|LRCK_1X'
 56. Fast Model Minimum Pulse Width: 'I2C_AV_Config:u3|mI2C_CTRL_CLK'
 57. Fast Model Minimum Pulse Width: 'AUDIO_DAC_ADC:u4|oAUD_BCK'
 58. Fast Model Minimum Pulse Width: 'CLOCK_27'
 59. Fast Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[1]'
 60. Setup Times
 61. Hold Times
 62. Clock to Output Times
 63. Minimum Clock to Output Times
 64. Multicorner Timing Analysis Summary
 65. Setup Times
 66. Hold Times
 67. Clock to Output Times
 68. Minimum Clock to Output Times
 69. Setup Transfers
 70. Hold Transfers
 71. Recovery Transfers
 72. Removal Transfers
 73. Report TCCS
 74. Report RSKM
 75. Unconstrained Paths
 76. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; DE2_TOP                                                           ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                            ;
+--------------------------------+-----------+--------+------------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+----------------------------------+------------------------------------+
; Clock Name                     ; Type      ; Period ; Frequency  ; Rise   ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master   ; Source                           ; Targets                            ;
+--------------------------------+-----------+--------+------------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+----------------------------------+------------------------------------+
; AUDIO_DAC_ADC:u4|LRCK_1X       ; Base      ; 1.000  ; 1000.0 MHz ; 0.000  ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                  ; { AUDIO_DAC_ADC:u4|LRCK_1X }       ;
; AUDIO_DAC_ADC:u4|oAUD_BCK      ; Base      ; 1.000  ; 1000.0 MHz ; 0.000  ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                  ; { AUDIO_DAC_ADC:u4|oAUD_BCK }      ;
; CLOCK_27                       ; Base      ; 37.037 ; 27.0 MHz   ; 0.000  ; 18.518 ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                  ; { CLOCK_27 }                       ;
; CLOCK_50                       ; Base      ; 1.000  ; 1000.0 MHz ; 0.000  ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                  ; { CLOCK_50 }                       ;
; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Base      ; 1.000  ; 1000.0 MHz ; 0.000  ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                  ; { I2C_AV_Config:u3|mI2C_CTRL_CLK } ;
; p1|altpll_component|pll|clk[1] ; Generated ; 55.555 ; 18.0 MHz   ; 0.000  ; 27.777 ; 50.00      ; 3         ; 2           ;       ;        ;           ;            ; false    ; CLOCK_27 ; p1|altpll_component|pll|inclk[0] ; { p1|altpll_component|pll|clk[1] } ;
; p1|altpll_component|pll|clk[2] ; Generated ; 39.682 ; 25.2 MHz   ; -9.920 ; 9.921  ; 50.00      ; 15        ; 14          ; -90.0 ;        ;           ;            ; false    ; CLOCK_27 ; p1|altpll_component|pll|inclk[0] ; { p1|altpll_component|pll|clk[2] } ;
+--------------------------------+-----------+--------+------------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+----------------------------------+------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                              ;
+------------+-----------------+--------------------------------+------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                     ; Note                                                 ;
+------------+-----------------+--------------------------------+------------------------------------------------------+
; 261.44 MHz ; 261.44 MHz      ; CLOCK_50                       ;                                                      ;
; 283.69 MHz ; 283.69 MHz      ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;                                                      ;
; 303.77 MHz ; 303.77 MHz      ; p1|altpll_component|pll|clk[1] ;                                                      ;
; 355.87 MHz ; 355.87 MHz      ; AUDIO_DAC_ADC:u4|LRCK_1X       ;                                                      ;
; 803.86 MHz ; 500.0 MHz       ; AUDIO_DAC_ADC:u4|oAUD_BCK      ; limit due to low minimum pulse width violation (tcl) ;
+------------+-----------------+--------------------------------+------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------+
; Slow Model Setup Summary                                ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLOCK_50                       ; -4.215 ; -613.833      ;
; AUDIO_DAC_ADC:u4|LRCK_1X       ; -3.429 ; -156.113      ;
; I2C_AV_Config:u3|mI2C_CTRL_CLK ; -2.525 ; -74.701       ;
; AUDIO_DAC_ADC:u4|oAUD_BCK      ; -0.244 ; -0.290        ;
; p1|altpll_component|pll|clk[1] ; -0.145 ; -0.290        ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------+
; Slow Model Hold Summary                                 ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLOCK_50                       ; -2.545 ; -2.545        ;
; p1|altpll_component|pll|clk[1] ; -0.080 ; -0.160        ;
; AUDIO_DAC_ADC:u4|LRCK_1X       ; 0.214  ; 0.000         ;
; AUDIO_DAC_ADC:u4|oAUD_BCK      ; 0.391  ; 0.000         ;
; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.391  ; 0.000         ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------+
; Slow Model Recovery Summary                             ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; p1|altpll_component|pll|clk[1] ; -3.709 ; -51.926       ;
; AUDIO_DAC_ADC:u4|oAUD_BCK      ; -0.328 ; -1.312        ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------+
; Slow Model Removal Summary                             ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; AUDIO_DAC_ADC:u4|oAUD_BCK      ; 1.098 ; 0.000         ;
; p1|altpll_component|pll|clk[1] ; 3.484 ; 0.000         ;
+--------------------------------+-------+---------------+


+---------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                  ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLOCK_50                       ; -1.380 ; -213.380      ;
; AUDIO_DAC_ADC:u4|LRCK_1X       ; -0.500 ; -104.000      ;
; I2C_AV_Config:u3|mI2C_CTRL_CLK ; -0.500 ; -44.000       ;
; AUDIO_DAC_ADC:u4|oAUD_BCK      ; -0.500 ; -4.000        ;
; CLOCK_27                       ; 18.518 ; 0.000         ;
; p1|altpll_component|pll|clk[1] ; 26.777 ; 0.000         ;
+--------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                                 ;
+--------+----------------+----------------------------------+--------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node                          ; Launch Clock             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+----------------------------------+--------------------------+-------------+--------------+------------+------------+
; -4.215 ; DDS_accum[25]  ; sync_rom:sineTable|sine[3]       ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.599     ; 4.652      ;
; -4.193 ; DDS_accum[26]  ; sync_rom:sineTable|sine[3]       ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.599     ; 4.630      ;
; -4.084 ; DDS_accum3[27] ; sync_rom:sineTable_3|sine[5]     ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.596     ; 4.524      ;
; -4.029 ; DDS_accum3[27] ; sync_rom:sineTable_90_3|sine[1]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.598     ; 4.467      ;
; -4.029 ; DDS_accum3[27] ; sync_rom:sineTable_90_3|sine[4]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.598     ; 4.467      ;
; -4.029 ; DDS_accum4[25] ; sync_rom:sineTable_4|sine[7]     ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.598     ; 4.467      ;
; -4.025 ; DDS_accum4[28] ; sync_rom:sineTable_90_4|sine[7]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.602     ; 4.459      ;
; -4.018 ; DDS_accum4[27] ; sync_rom:sineTable_90_4|sine[0]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.586     ; 4.468      ;
; -4.000 ; DDS_accum[27]  ; sync_rom:sineTable|sine[3]       ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.599     ; 4.437      ;
; -3.979 ; DDS_accum3[27] ; sync_rom:sineTable_90_3|sine[7]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.594     ; 4.421      ;
; -3.972 ; DDS_accum4[30] ; sync_rom:sineTable_90_4|sine[12] ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.585     ; 4.423      ;
; -3.972 ; DDS_accum3[29] ; sync_rom:sineTable_90_3|sine[1]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.598     ; 4.410      ;
; -3.972 ; DDS_accum3[29] ; sync_rom:sineTable_90_3|sine[4]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.598     ; 4.410      ;
; -3.960 ; DDS_accum3[29] ; sync_rom:sineTable_3|sine[3]     ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.594     ; 4.402      ;
; -3.957 ; DDS_accum[26]  ; sync_rom:sineTable_90|sine[7]    ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.585     ; 4.408      ;
; -3.951 ; DDS_accum4[29] ; sync_rom:sineTable_90_4|sine[12] ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.585     ; 4.402      ;
; -3.941 ; DDS_accum3[30] ; sync_rom:sineTable_3|sine[5]     ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.596     ; 4.381      ;
; -3.937 ; DDS_accum[30]  ; sync_rom:sineTable_90|sine[9]    ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.600     ; 4.373      ;
; -3.935 ; DDS_accum4[30] ; sync_rom:sineTable_4|sine[12]    ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.586     ; 4.385      ;
; -3.931 ; DDS_accum3[27] ; sync_rom:sineTable_90_3|sine[5]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.597     ; 4.370      ;
; -3.922 ; DDS_accum3[29] ; sync_rom:sineTable_90_3|sine[7]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.594     ; 4.364      ;
; -3.921 ; DDS_accum3[27] ; sync_rom:sineTable_90_3|sine[8]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.601     ; 4.356      ;
; -3.921 ; DDS_accum[29]  ; sync_rom:sineTable|sine[3]       ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.599     ; 4.358      ;
; -3.919 ; DDS_accum[29]  ; sync_rom:sineTable_90|sine[9]    ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.600     ; 4.355      ;
; -3.906 ; DDS_accum3[26] ; sync_rom:sineTable_90_3|sine[6]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.595     ; 4.347      ;
; -3.906 ; DDS_accum3[29] ; sync_rom:sineTable_3|sine[5]     ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.596     ; 4.346      ;
; -3.896 ; DDS_accum2[27] ; sync_rom:sineTable_90_2|sine[11] ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.603     ; 4.329      ;
; -3.887 ; DDS_accum2[27] ; sync_rom:sineTable_2|sine[11]    ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.600     ; 4.323      ;
; -3.881 ; DDS_accum4[27] ; sync_rom:sineTable_4|sine[7]     ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.598     ; 4.319      ;
; -3.881 ; DDS_accum3[28] ; sync_rom:sineTable_90_3|sine[1]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.598     ; 4.319      ;
; -3.881 ; DDS_accum3[28] ; sync_rom:sineTable_90_3|sine[4]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.598     ; 4.319      ;
; -3.880 ; DDS_accum2[26] ; sync_rom:sineTable_90_2|sine[7]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.595     ; 4.321      ;
; -3.874 ; DDS_accum3[29] ; sync_rom:sineTable_90_3|sine[5]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.597     ; 4.313      ;
; -3.871 ; DDS_accum[28]  ; sync_rom:sineTable|sine[3]       ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.599     ; 4.308      ;
; -3.868 ; DDS_accum4[25] ; sync_rom:sineTable_4|sine[5]     ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.589     ; 4.315      ;
; -3.867 ; DDS_accum3[27] ; sync_rom:sineTable_90_3|sine[3]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.594     ; 4.309      ;
; -3.867 ; DDS_accum3[29] ; sync_rom:sineTable_90_3|sine[12] ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.595     ; 4.308      ;
; -3.866 ; DDS_accum4[30] ; sync_rom:sineTable_90_4|sine[9]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.592     ; 4.310      ;
; -3.864 ; DDS_accum3[29] ; sync_rom:sineTable_90_3|sine[8]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.601     ; 4.299      ;
; -3.862 ; DDS_accum4[28] ; sync_rom:sineTable_4|sine[7]     ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.598     ; 4.300      ;
; -3.861 ; DDS_accum3[28] ; sync_rom:sineTable_3|sine[3]     ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.594     ; 4.303      ;
; -3.859 ; DDS_accum[28]  ; sync_rom:sineTable_90|sine[10]   ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.600     ; 4.295      ;
; -3.859 ; DDS_accum[28]  ; sync_rom:sineTable|sine[6]       ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.598     ; 4.297      ;
; -3.858 ; DDS_accum[29]  ; sync_rom:sineTable|sine[6]       ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.598     ; 4.296      ;
; -3.856 ; DDS_accum2[29] ; sync_rom:sineTable_2|sine[4]     ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.608     ; 4.284      ;
; -3.853 ; DDS_accum4[26] ; sync_rom:sineTable_4|sine[1]     ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.587     ; 4.302      ;
; -3.853 ; DDS_accum3[26] ; sync_rom:sineTable_3|sine[6]     ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.595     ; 4.294      ;
; -3.852 ; DDS_accum4[26] ; sync_rom:sineTable_90_4|sine[12] ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.585     ; 4.303      ;
; -3.850 ; DDS_accum4[27] ; sync_rom:sineTable_4|sine[1]     ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.587     ; 4.299      ;
; -3.846 ; DDS_accum3[26] ; sync_rom:sineTable_3|sine[5]     ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.596     ; 4.286      ;
; -3.840 ; DDS_accum3[27] ; sync_rom:sineTable_3|sine[3]     ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.594     ; 4.282      ;
; -3.837 ; DDS_accum4[30] ; sync_rom:sineTable_90_4|sine[2]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.590     ; 4.283      ;
; -3.833 ; DDS_accum4[26] ; sync_rom:sineTable_4|sine[7]     ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.598     ; 4.271      ;
; -3.831 ; DDS_accum3[28] ; sync_rom:sineTable_90_3|sine[7]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.594     ; 4.273      ;
; -3.830 ; DDS_accum4[27] ; sync_rom:sineTable_90_4|sine[12] ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.585     ; 4.281      ;
; -3.825 ; DDS_accum4[30] ; sync_rom:sineTable_90_4|sine[3]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.588     ; 4.273      ;
; -3.818 ; DDS_accum4[28] ; sync_rom:sineTable_90_4|sine[2]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.590     ; 4.264      ;
; -3.815 ; DDS_accum3[29] ; sync_rom:sineTable_3|sine[11]    ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.598     ; 4.253      ;
; -3.804 ; DDS_accum4[25] ; sync_rom:sineTable_4|sine[3]     ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.588     ; 4.252      ;
; -3.798 ; DDS_accum2[25] ; sync_rom:sineTable_90_2|sine[3]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.602     ; 4.232      ;
; -3.795 ; DDS_accum2[25] ; sync_rom:sineTable_90_2|sine[5]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.603     ; 4.228      ;
; -3.795 ; DDS_accum4[25] ; sync_rom:sineTable_90_4|sine[10] ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.600     ; 4.231      ;
; -3.791 ; DDS_accum4[29] ; sync_rom:sineTable_90_4|sine[0]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.586     ; 4.241      ;
; -3.791 ; DDS_accum2[29] ; sync_rom:sineTable_90_2|sine[5]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.603     ; 4.224      ;
; -3.789 ; DDS_accum4[25] ; sync_rom:sineTable_4|sine[1]     ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.587     ; 4.238      ;
; -3.788 ; DDS_accum[27]  ; sync_rom:sineTable_90|sine[9]    ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.600     ; 4.224      ;
; -3.788 ; DDS_accum4[26] ; sync_rom:sineTable_90_4|sine[2]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.590     ; 4.234      ;
; -3.787 ; DDS_accum[26]  ; sync_rom:sineTable|sine[1]       ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.595     ; 4.228      ;
; -3.787 ; DDS_accum[25]  ; sync_rom:sineTable_90|sine[10]   ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.600     ; 4.223      ;
; -3.786 ; DDS_accum4[28] ; sync_rom:sineTable_90_4|sine[12] ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.585     ; 4.237      ;
; -3.786 ; DDS_accum[28]  ; sync_rom:sineTable_90|sine[9]    ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.600     ; 4.222      ;
; -3.785 ; DDS_accum2[26] ; sync_rom:sineTable_90_2|sine[3]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.602     ; 4.219      ;
; -3.784 ; DDS_accum[27]  ; sync_rom:sineTable|sine[4]       ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.597     ; 4.223      ;
; -3.783 ; DDS_accum4[27] ; sync_rom:sineTable_90_4|sine[7]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.602     ; 4.217      ;
; -3.783 ; DDS_accum3[28] ; sync_rom:sineTable_90_3|sine[5]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.597     ; 4.222      ;
; -3.782 ; DDS_accum3[29] ; sync_rom:sineTable_3|sine[6]     ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.595     ; 4.223      ;
; -3.779 ; DDS_accum3[29] ; sync_rom:sineTable_90_3|sine[6]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.595     ; 4.220      ;
; -3.776 ; DDS_accum3[30] ; sync_rom:sineTable_90_3|sine[1]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.598     ; 4.214      ;
; -3.776 ; DDS_accum3[30] ; sync_rom:sineTable_90_3|sine[4]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.598     ; 4.214      ;
; -3.775 ; DDS_accum3[29] ; sync_rom:sineTable_90_3|sine[3]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.594     ; 4.217      ;
; -3.773 ; DDS_accum3[28] ; sync_rom:sineTable_90_3|sine[8]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.601     ; 4.208      ;
; -3.773 ; DDS_accum4[29] ; sync_rom:sineTable_90_4|sine[3]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.588     ; 4.221      ;
; -3.771 ; DDS_accum3[30] ; sync_rom:sineTable_90_3|sine[7]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.594     ; 4.213      ;
; -3.767 ; DDS_accum4[27] ; sync_rom:sineTable_4|sine[6]     ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.596     ; 4.207      ;
; -3.767 ; DDS_accum2[26] ; sync_rom:sineTable_90_2|sine[5]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.603     ; 4.200      ;
; -3.766 ; DDS_accum3[28] ; sync_rom:sineTable_90_3|sine[6]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.595     ; 4.207      ;
; -3.763 ; DDS_accum3[30] ; sync_rom:sineTable_3|sine[3]     ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.594     ; 4.205      ;
; -3.762 ; DDS_accum2[29] ; sync_rom:sineTable_90_2|sine[6]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.605     ; 4.193      ;
; -3.762 ; DDS_accum2[28] ; sync_rom:sineTable_90_2|sine[6]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.605     ; 4.193      ;
; -3.759 ; DDS_accum4[28] ; sync_rom:sineTable_4|sine[5]     ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.589     ; 4.206      ;
; -3.757 ; DDS_accum4[27] ; sync_rom:sineTable_90_4|sine[3]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.588     ; 4.205      ;
; -3.755 ; DDS_accum2[27] ; sync_rom:sineTable_2|sine[0]     ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.596     ; 4.195      ;
; -3.755 ; DDS_accum[25]  ; sync_rom:sineTable_90|sine[7]    ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.585     ; 4.206      ;
; -3.754 ; DDS_accum2[26] ; sync_rom:sineTable_2|sine[7]     ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.595     ; 4.195      ;
; -3.752 ; DDS_accum[28]  ; sync_rom:sineTable_90|sine[8]    ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.602     ; 4.186      ;
; -3.750 ; DDS_accum[26]  ; sync_rom:sineTable_90|sine[0]    ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.595     ; 4.191      ;
; -3.748 ; DDS_accum3[27] ; sync_rom:sineTable_90_3|sine[6]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.595     ; 4.189      ;
; -3.747 ; DDS_accum4[26] ; sync_rom:sineTable_4|sine[0]     ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.585     ; 4.198      ;
; -3.746 ; DDS_accum4[28] ; sync_rom:sineTable_90_4|sine[0]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.586     ; 4.196      ;
; -3.745 ; DDS_accum2[28] ; sync_rom:sineTable_2|sine[5]     ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.601     ; 4.180      ;
+--------+----------------+----------------------------------+--------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'AUDIO_DAC_ADC:u4|LRCK_1X'                                                                                                                ;
+--------+---------------------------------+-------------------------------+--------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                       ; Launch Clock ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+-------------------------------+--------------+--------------------------+--------------+------------+------------+
; -3.429 ; sync_rom:sineTable|sine[2]      ; AUDIO_DAC_ADC:u4|AUD_outR[15] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.597      ; 5.062      ;
; -3.362 ; sync_rom:sineTable|sine[1]      ; AUDIO_DAC_ADC:u4|AUD_outR[15] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.599      ; 4.997      ;
; -3.358 ; sync_rom:sineTable|sine[2]      ; AUDIO_DAC_ADC:u4|AUD_outR[14] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.597      ; 4.991      ;
; -3.351 ; sync_rom:sineTable_2|sine[2]    ; AUDIO_DAC_ADC:u4|AUD_outR[15] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.611      ; 4.998      ;
; -3.323 ; sync_rom:sineTable_90_3|sine[1] ; AUDIO_DAC_ADC:u4|AUD_outL[15] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.586      ; 4.945      ;
; -3.316 ; sync_rom:sineTable|sine[7]      ; AUDIO_DAC_ADC:u4|AUD_outR[15] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.589      ; 4.941      ;
; -3.311 ; sync_rom:sineTable|sine[6]      ; AUDIO_DAC_ADC:u4|AUD_outR[15] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.602      ; 4.949      ;
; -3.295 ; sync_rom:sineTable_2|sine[0]    ; AUDIO_DAC_ADC:u4|AUD_outR[15] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.601      ; 4.932      ;
; -3.291 ; sync_rom:sineTable|sine[1]      ; AUDIO_DAC_ADC:u4|AUD_outR[14] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.599      ; 4.926      ;
; -3.287 ; sync_rom:sineTable|sine[2]      ; AUDIO_DAC_ADC:u4|AUD_outR[13] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.597      ; 4.920      ;
; -3.280 ; sync_rom:sineTable_2|sine[2]    ; AUDIO_DAC_ADC:u4|AUD_outR[14] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.611      ; 4.927      ;
; -3.257 ; sync_rom:sineTable_2|sine[4]    ; AUDIO_DAC_ADC:u4|AUD_outR[15] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.613      ; 4.906      ;
; -3.252 ; sync_rom:sineTable_90_3|sine[1] ; AUDIO_DAC_ADC:u4|AUD_outL[14] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.586      ; 4.874      ;
; -3.245 ; sync_rom:sineTable|sine[7]      ; AUDIO_DAC_ADC:u4|AUD_outR[14] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.589      ; 4.870      ;
; -3.245 ; sync_rom:sineTable|sine[0]      ; AUDIO_DAC_ADC:u4|AUD_outR[15] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.599      ; 4.880      ;
; -3.244 ; sync_rom:sineTable|sine[3]      ; AUDIO_DAC_ADC:u4|AUD_outR[15] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.603      ; 4.883      ;
; -3.242 ; sync_rom:sineTable_2|sine[1]    ; AUDIO_DAC_ADC:u4|AUD_outR[15] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.615      ; 4.893      ;
; -3.240 ; sync_rom:sineTable|sine[6]      ; AUDIO_DAC_ADC:u4|AUD_outR[14] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.602      ; 4.878      ;
; -3.224 ; sync_rom:sineTable_2|sine[0]    ; AUDIO_DAC_ADC:u4|AUD_outR[14] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.601      ; 4.861      ;
; -3.220 ; sync_rom:sineTable|sine[1]      ; AUDIO_DAC_ADC:u4|AUD_outR[13] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.599      ; 4.855      ;
; -3.216 ; sync_rom:sineTable|sine[2]      ; AUDIO_DAC_ADC:u4|AUD_outR[12] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.597      ; 4.849      ;
; -3.209 ; sync_rom:sineTable_2|sine[2]    ; AUDIO_DAC_ADC:u4|AUD_outR[13] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.611      ; 4.856      ;
; -3.208 ; sync_rom:sineTable|sine[5]      ; AUDIO_DAC_ADC:u4|AUD_outR[15] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.596      ; 4.840      ;
; -3.186 ; sync_rom:sineTable_2|sine[4]    ; AUDIO_DAC_ADC:u4|AUD_outR[14] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.613      ; 4.835      ;
; -3.181 ; sync_rom:sineTable_90_3|sine[1] ; AUDIO_DAC_ADC:u4|AUD_outL[13] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.586      ; 4.803      ;
; -3.174 ; sync_rom:sineTable|sine[7]      ; AUDIO_DAC_ADC:u4|AUD_outR[13] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.589      ; 4.799      ;
; -3.174 ; sync_rom:sineTable|sine[0]      ; AUDIO_DAC_ADC:u4|AUD_outR[14] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.599      ; 4.809      ;
; -3.173 ; sync_rom:sineTable|sine[3]      ; AUDIO_DAC_ADC:u4|AUD_outR[14] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.603      ; 4.812      ;
; -3.171 ; sync_rom:sineTable_2|sine[1]    ; AUDIO_DAC_ADC:u4|AUD_outR[14] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.615      ; 4.822      ;
; -3.169 ; sync_rom:sineTable|sine[6]      ; AUDIO_DAC_ADC:u4|AUD_outR[13] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.602      ; 4.807      ;
; -3.162 ; sync_rom:sineTable_2|sine[5]    ; AUDIO_DAC_ADC:u4|AUD_outR[15] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.606      ; 4.804      ;
; -3.162 ; sync_rom:sineTable_90|sine[7]   ; AUDIO_DAC_ADC:u4|AUD_outL[15] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.586      ; 4.784      ;
; -3.153 ; sync_rom:sineTable_2|sine[0]    ; AUDIO_DAC_ADC:u4|AUD_outR[13] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.601      ; 4.790      ;
; -3.149 ; sync_rom:sineTable|sine[1]      ; AUDIO_DAC_ADC:u4|AUD_outR[12] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.599      ; 4.784      ;
; -3.145 ; sync_rom:sineTable|sine[2]      ; AUDIO_DAC_ADC:u4|AUD_outR[11] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.597      ; 4.778      ;
; -3.138 ; sync_rom:sineTable_2|sine[2]    ; AUDIO_DAC_ADC:u4|AUD_outR[12] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.611      ; 4.785      ;
; -3.137 ; sync_rom:sineTable|sine[5]      ; AUDIO_DAC_ADC:u4|AUD_outR[14] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.596      ; 4.769      ;
; -3.115 ; sync_rom:sineTable_2|sine[4]    ; AUDIO_DAC_ADC:u4|AUD_outR[13] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.613      ; 4.764      ;
; -3.110 ; sync_rom:sineTable_90_3|sine[1] ; AUDIO_DAC_ADC:u4|AUD_outL[12] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.586      ; 4.732      ;
; -3.103 ; sync_rom:sineTable|sine[7]      ; AUDIO_DAC_ADC:u4|AUD_outR[12] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.589      ; 4.728      ;
; -3.103 ; sync_rom:sineTable|sine[0]      ; AUDIO_DAC_ADC:u4|AUD_outR[13] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.599      ; 4.738      ;
; -3.102 ; sync_rom:sineTable|sine[3]      ; AUDIO_DAC_ADC:u4|AUD_outR[13] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.603      ; 4.741      ;
; -3.100 ; sync_rom:sineTable_90_3|sine[4] ; AUDIO_DAC_ADC:u4|AUD_outL[15] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.586      ; 4.722      ;
; -3.100 ; sync_rom:sineTable_2|sine[1]    ; AUDIO_DAC_ADC:u4|AUD_outR[13] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.615      ; 4.751      ;
; -3.098 ; sync_rom:sineTable|sine[6]      ; AUDIO_DAC_ADC:u4|AUD_outR[12] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.602      ; 4.736      ;
; -3.091 ; sync_rom:sineTable_2|sine[5]    ; AUDIO_DAC_ADC:u4|AUD_outR[14] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.606      ; 4.733      ;
; -3.091 ; sync_rom:sineTable_90|sine[7]   ; AUDIO_DAC_ADC:u4|AUD_outL[14] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.586      ; 4.713      ;
; -3.082 ; sync_rom:sineTable_2|sine[0]    ; AUDIO_DAC_ADC:u4|AUD_outR[12] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.601      ; 4.719      ;
; -3.081 ; sync_rom:sineTable_90_4|sine[1] ; AUDIO_DAC_ADC:u4|AUD_outL[15] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.589      ; 4.706      ;
; -3.078 ; sync_rom:sineTable|sine[1]      ; AUDIO_DAC_ADC:u4|AUD_outR[11] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.599      ; 4.713      ;
; -3.070 ; sync_rom:sineTable_90|sine[0]   ; AUDIO_DAC_ADC:u4|AUD_outL[15] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.596      ; 4.702      ;
; -3.067 ; sync_rom:sineTable_2|sine[2]    ; AUDIO_DAC_ADC:u4|AUD_outR[11] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.611      ; 4.714      ;
; -3.066 ; sync_rom:sineTable|sine[5]      ; AUDIO_DAC_ADC:u4|AUD_outR[13] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.596      ; 4.698      ;
; -3.062 ; sync_rom:sineTable_2|sine[3]    ; AUDIO_DAC_ADC:u4|AUD_outR[15] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.606      ; 4.704      ;
; -3.046 ; sync_rom:sineTable_90|sine[4]   ; AUDIO_DAC_ADC:u4|AUD_outL[15] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.598      ; 4.680      ;
; -3.044 ; sync_rom:sineTable_2|sine[4]    ; AUDIO_DAC_ADC:u4|AUD_outR[12] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.613      ; 4.693      ;
; -3.032 ; sync_rom:sineTable|sine[7]      ; AUDIO_DAC_ADC:u4|AUD_outR[11] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.589      ; 4.657      ;
; -3.032 ; sync_rom:sineTable|sine[0]      ; AUDIO_DAC_ADC:u4|AUD_outR[12] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.599      ; 4.667      ;
; -3.031 ; sync_rom:sineTable|sine[3]      ; AUDIO_DAC_ADC:u4|AUD_outR[12] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.603      ; 4.670      ;
; -3.029 ; sync_rom:sineTable_3|sine[1]    ; AUDIO_DAC_ADC:u4|AUD_outR[15] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.587      ; 4.652      ;
; -3.029 ; sync_rom:sineTable_90_3|sine[4] ; AUDIO_DAC_ADC:u4|AUD_outL[14] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.586      ; 4.651      ;
; -3.029 ; sync_rom:sineTable_2|sine[1]    ; AUDIO_DAC_ADC:u4|AUD_outR[12] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.615      ; 4.680      ;
; -3.027 ; sync_rom:sineTable|sine[6]      ; AUDIO_DAC_ADC:u4|AUD_outR[11] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.602      ; 4.665      ;
; -3.020 ; sync_rom:sineTable_2|sine[5]    ; AUDIO_DAC_ADC:u4|AUD_outR[13] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.606      ; 4.662      ;
; -3.020 ; sync_rom:sineTable_90|sine[7]   ; AUDIO_DAC_ADC:u4|AUD_outL[13] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.586      ; 4.642      ;
; -3.019 ; sync_rom:sineTable_2|sine[7]    ; AUDIO_DAC_ADC:u4|AUD_outR[15] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.600      ; 4.655      ;
; -3.011 ; sync_rom:sineTable_2|sine[0]    ; AUDIO_DAC_ADC:u4|AUD_outR[11] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.601      ; 4.648      ;
; -3.010 ; sync_rom:sineTable_90_4|sine[1] ; AUDIO_DAC_ADC:u4|AUD_outL[14] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.589      ; 4.635      ;
; -2.999 ; sync_rom:sineTable_90|sine[0]   ; AUDIO_DAC_ADC:u4|AUD_outL[14] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.596      ; 4.631      ;
; -2.995 ; sync_rom:sineTable|sine[5]      ; AUDIO_DAC_ADC:u4|AUD_outR[12] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.596      ; 4.627      ;
; -2.992 ; sync_rom:sineTable_90|sine[2]   ; AUDIO_DAC_ADC:u4|AUD_outL[15] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.594      ; 4.622      ;
; -2.991 ; sync_rom:sineTable_2|sine[3]    ; AUDIO_DAC_ADC:u4|AUD_outR[14] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.606      ; 4.633      ;
; -2.987 ; sync_rom:sineTable_2|sine[8]    ; AUDIO_DAC_ADC:u4|AUD_outR[15] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.619      ; 4.642      ;
; -2.987 ; sync_rom:sineTable_90_4|sine[2] ; AUDIO_DAC_ADC:u4|AUD_outL[15] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.591      ; 4.614      ;
; -2.984 ; sync_rom:sineTable_3|sine[2]    ; AUDIO_DAC_ADC:u4|AUD_outR[15] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.587      ; 4.607      ;
; -2.982 ; sync_rom:sineTable_90|sine[1]   ; AUDIO_DAC_ADC:u4|AUD_outL[15] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.605      ; 4.623      ;
; -2.975 ; sync_rom:sineTable_90|sine[4]   ; AUDIO_DAC_ADC:u4|AUD_outL[14] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.598      ; 4.609      ;
; -2.973 ; sync_rom:sineTable_90_3|sine[2] ; AUDIO_DAC_ADC:u4|AUD_outL[15] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.584      ; 4.593      ;
; -2.973 ; sync_rom:sineTable_2|sine[4]    ; AUDIO_DAC_ADC:u4|AUD_outR[11] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.613      ; 4.622      ;
; -2.971 ; sync_rom:sineTable_4|sine[2]    ; AUDIO_DAC_ADC:u4|AUD_outR[15] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.594      ; 4.601      ;
; -2.961 ; sync_rom:sineTable|sine[0]      ; AUDIO_DAC_ADC:u4|AUD_outR[11] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.599      ; 4.596      ;
; -2.960 ; sync_rom:sineTable|sine[3]      ; AUDIO_DAC_ADC:u4|AUD_outR[11] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.603      ; 4.599      ;
; -2.958 ; sync_rom:sineTable_3|sine[1]    ; AUDIO_DAC_ADC:u4|AUD_outR[14] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.587      ; 4.581      ;
; -2.958 ; sync_rom:sineTable_90_3|sine[4] ; AUDIO_DAC_ADC:u4|AUD_outL[13] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.586      ; 4.580      ;
; -2.958 ; sync_rom:sineTable_2|sine[1]    ; AUDIO_DAC_ADC:u4|AUD_outR[11] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.615      ; 4.609      ;
; -2.953 ; sync_rom:sineTable_90_4|sine[7] ; AUDIO_DAC_ADC:u4|AUD_outL[15] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.603      ; 4.592      ;
; -2.949 ; sync_rom:sineTable_2|sine[5]    ; AUDIO_DAC_ADC:u4|AUD_outR[12] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.606      ; 4.591      ;
; -2.948 ; sync_rom:sineTable_2|sine[7]    ; AUDIO_DAC_ADC:u4|AUD_outR[14] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.600      ; 4.584      ;
; -2.941 ; sync_rom:sineTable_90|sine[7]   ; AUDIO_DAC_ADC:u4|AUD_outL[12] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.586      ; 4.563      ;
; -2.939 ; sync_rom:sineTable_90_4|sine[1] ; AUDIO_DAC_ADC:u4|AUD_outL[13] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.589      ; 4.564      ;
; -2.938 ; sync_rom:sineTable_90_4|sine[3] ; AUDIO_DAC_ADC:u4|AUD_outL[15] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.589      ; 4.563      ;
; -2.936 ; sync_rom:sineTable_90_2|sine[2] ; AUDIO_DAC_ADC:u4|AUD_outL[15] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.608      ; 4.580      ;
; -2.928 ; sync_rom:sineTable_90|sine[0]   ; AUDIO_DAC_ADC:u4|AUD_outL[13] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.596      ; 4.560      ;
; -2.925 ; sync_rom:sineTable|sine[4]      ; AUDIO_DAC_ADC:u4|AUD_outR[15] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.601      ; 4.562      ;
; -2.924 ; sync_rom:sineTable|sine[5]      ; AUDIO_DAC_ADC:u4|AUD_outR[11] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.596      ; 4.556      ;
; -2.921 ; sync_rom:sineTable_90|sine[2]   ; AUDIO_DAC_ADC:u4|AUD_outL[14] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.594      ; 4.551      ;
; -2.920 ; sync_rom:sineTable_2|sine[3]    ; AUDIO_DAC_ADC:u4|AUD_outR[13] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.606      ; 4.562      ;
; -2.916 ; sync_rom:sineTable_2|sine[8]    ; AUDIO_DAC_ADC:u4|AUD_outR[14] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.619      ; 4.571      ;
; -2.916 ; sync_rom:sineTable_90_4|sine[2] ; AUDIO_DAC_ADC:u4|AUD_outL[14] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.591      ; 4.543      ;
; -2.913 ; sync_rom:sineTable_3|sine[2]    ; AUDIO_DAC_ADC:u4|AUD_outR[14] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.587      ; 4.536      ;
+--------+---------------------------------+-------------------------------+--------------+--------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'I2C_AV_Config:u3|mI2C_CTRL_CLK'                                                                                                                                                               ;
+--------+--------------------------------------------------+-------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                   ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+-------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -2.525 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|SDO    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 3.563      ;
; -2.437 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SDO    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 3.475      ;
; -2.431 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SDO    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 3.469      ;
; -2.338 ; I2C_AV_Config:u3|I2C_Controller:u0|SD[11]        ; I2C_AV_Config:u3|I2C_Controller:u0|SDO    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.374      ;
; -2.305 ; I2C_AV_Config:u3|I2C_Controller:u0|SD[4]         ; I2C_AV_Config:u3|I2C_Controller:u0|SDO    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.341      ;
; -2.223 ; I2C_AV_Config:u3|I2C_Controller:u0|SD[22]        ; I2C_AV_Config:u3|I2C_Controller:u0|SDO    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.259      ;
; -2.131 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SDO    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 3.169      ;
; -1.989 ; I2C_AV_Config:u3|I2C_Controller:u0|SD[9]         ; I2C_AV_Config:u3|I2C_Controller:u0|SDO    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.004      ; 3.029      ;
; -1.906 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[22]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.942      ;
; -1.906 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[12]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.942      ;
; -1.906 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[10]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.942      ;
; -1.906 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[11]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.942      ;
; -1.906 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[3]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.942      ;
; -1.906 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[4]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.942      ;
; -1.906 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[0]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.942      ;
; -1.906 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[9]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.942      ;
; -1.906 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[2]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.942      ;
; -1.906 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[1]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.942      ;
; -1.906 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[5]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.942      ;
; -1.894 ; I2C_AV_Config:u3|I2C_Controller:u0|SD[10]        ; I2C_AV_Config:u3|I2C_Controller:u0|SDO    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.930      ;
; -1.888 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[22]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.924      ;
; -1.888 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[12]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.924      ;
; -1.888 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[10]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.924      ;
; -1.888 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[11]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.924      ;
; -1.888 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[3]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.924      ;
; -1.888 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[4]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.924      ;
; -1.888 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[0]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.924      ;
; -1.888 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[9]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.924      ;
; -1.888 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[2]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.924      ;
; -1.888 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[1]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.924      ;
; -1.888 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[5]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.924      ;
; -1.854 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|ACK3   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.006      ; 2.896      ;
; -1.835 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|ACK3   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.006      ; 2.877      ;
; -1.833 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|LUT_INDEX[2]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.869      ;
; -1.833 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|LUT_INDEX[3]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.869      ;
; -1.833 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|LUT_INDEX[1]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.869      ;
; -1.833 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|LUT_INDEX[5]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.869      ;
; -1.833 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|LUT_INDEX[4]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.869      ;
; -1.815 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|LUT_INDEX[2]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.851      ;
; -1.815 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|LUT_INDEX[3]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.851      ;
; -1.815 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|LUT_INDEX[1]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.851      ;
; -1.815 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|LUT_INDEX[5]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.851      ;
; -1.815 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|LUT_INDEX[4]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.851      ;
; -1.710 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|ACK3   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.006      ; 2.752      ;
; -1.679 ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|I2C_Controller:u0|SDO    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.715      ;
; -1.671 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[22]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.707      ;
; -1.671 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[12]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.707      ;
; -1.671 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[10]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.707      ;
; -1.671 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[11]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.707      ;
; -1.671 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[3]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.707      ;
; -1.671 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[4]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.707      ;
; -1.671 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[0]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.707      ;
; -1.671 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[9]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.707      ;
; -1.671 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[2]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.707      ;
; -1.671 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[1]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.707      ;
; -1.671 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[5]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.707      ;
; -1.669 ; I2C_AV_Config:u3|I2C_Controller:u0|SD[0]         ; I2C_AV_Config:u3|I2C_Controller:u0|SDO    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.705      ;
; -1.668 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[22]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.703      ;
; -1.668 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[12]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.703      ;
; -1.668 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[10]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.703      ;
; -1.668 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[11]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.703      ;
; -1.668 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[3]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.703      ;
; -1.668 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[4]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.703      ;
; -1.668 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[0]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.703      ;
; -1.668 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[9]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.703      ;
; -1.668 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[2]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.703      ;
; -1.668 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[1]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.703      ;
; -1.668 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[5]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.703      ;
; -1.647 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mSetup_ST.0001           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.684      ;
; -1.647 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mSetup_ST.0000           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.684      ;
; -1.647 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mSetup_ST.0010           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.684      ;
; -1.647 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_GO                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.684      ;
; -1.646 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[22] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 2.684      ;
; -1.646 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[12] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 2.684      ;
; -1.646 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[10] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 2.684      ;
; -1.646 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[11] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 2.684      ;
; -1.646 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[3]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 2.684      ;
; -1.646 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[4]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 2.684      ;
; -1.646 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[0]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 2.684      ;
; -1.646 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[2]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 2.684      ;
; -1.646 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[1]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 2.684      ;
; -1.646 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[5]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 2.684      ;
; -1.629 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mSetup_ST.0001           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.666      ;
; -1.629 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mSetup_ST.0000           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.666      ;
; -1.629 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mSetup_ST.0010           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.666      ;
; -1.629 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_GO                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.666      ;
; -1.627 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[9]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 2.661      ;
; -1.613 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[22] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 2.651      ;
; -1.613 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[12] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 2.651      ;
; -1.613 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[10] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 2.651      ;
; -1.613 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[11] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 2.651      ;
; -1.613 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[3]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 2.651      ;
; -1.613 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[4]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 2.651      ;
; -1.613 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[0]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 2.651      ;
; -1.613 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[2]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 2.651      ;
; -1.613 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[1]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 2.651      ;
; -1.613 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[5]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 2.651      ;
; -1.595 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|LUT_INDEX[2]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.630      ;
; -1.595 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|LUT_INDEX[3]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.630      ;
; -1.595 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|LUT_INDEX[1]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.630      ;
+--------+--------------------------------------------------+-------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'AUDIO_DAC_ADC:u4|oAUD_BCK'                                                                                                                         ;
+--------+------------------------------+------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; -0.244 ; AUDIO_DAC_ADC:u4|SEL_Cont[2] ; AUDIO_DAC_ADC:u4|SEL_Cont[3] ; AUDIO_DAC_ADC:u4|oAUD_BCK ; AUDIO_DAC_ADC:u4|oAUD_BCK ; 1.000        ; 0.000      ; 1.280      ;
; -0.046 ; AUDIO_DAC_ADC:u4|SEL_Cont[1] ; AUDIO_DAC_ADC:u4|SEL_Cont[2] ; AUDIO_DAC_ADC:u4|oAUD_BCK ; AUDIO_DAC_ADC:u4|oAUD_BCK ; 1.000        ; 0.000      ; 1.082      ;
; -0.046 ; AUDIO_DAC_ADC:u4|SEL_Cont[1] ; AUDIO_DAC_ADC:u4|SEL_Cont[3] ; AUDIO_DAC_ADC:u4|oAUD_BCK ; AUDIO_DAC_ADC:u4|oAUD_BCK ; 1.000        ; 0.000      ; 1.082      ;
; 0.223  ; AUDIO_DAC_ADC:u4|SEL_Cont[0] ; AUDIO_DAC_ADC:u4|SEL_Cont[3] ; AUDIO_DAC_ADC:u4|oAUD_BCK ; AUDIO_DAC_ADC:u4|oAUD_BCK ; 1.000        ; 0.000      ; 0.813      ;
; 0.224  ; AUDIO_DAC_ADC:u4|SEL_Cont[0] ; AUDIO_DAC_ADC:u4|SEL_Cont[1] ; AUDIO_DAC_ADC:u4|oAUD_BCK ; AUDIO_DAC_ADC:u4|oAUD_BCK ; 1.000        ; 0.000      ; 0.812      ;
; 0.224  ; AUDIO_DAC_ADC:u4|SEL_Cont[0] ; AUDIO_DAC_ADC:u4|SEL_Cont[2] ; AUDIO_DAC_ADC:u4|oAUD_BCK ; AUDIO_DAC_ADC:u4|oAUD_BCK ; 1.000        ; 0.000      ; 0.812      ;
; 0.379  ; AUDIO_DAC_ADC:u4|SEL_Cont[0] ; AUDIO_DAC_ADC:u4|SEL_Cont[0] ; AUDIO_DAC_ADC:u4|oAUD_BCK ; AUDIO_DAC_ADC:u4|oAUD_BCK ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; AUDIO_DAC_ADC:u4|SEL_Cont[3] ; AUDIO_DAC_ADC:u4|SEL_Cont[3] ; AUDIO_DAC_ADC:u4|oAUD_BCK ; AUDIO_DAC_ADC:u4|oAUD_BCK ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; AUDIO_DAC_ADC:u4|SEL_Cont[2] ; AUDIO_DAC_ADC:u4|SEL_Cont[2] ; AUDIO_DAC_ADC:u4|oAUD_BCK ; AUDIO_DAC_ADC:u4|oAUD_BCK ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; AUDIO_DAC_ADC:u4|SEL_Cont[1] ; AUDIO_DAC_ADC:u4|SEL_Cont[1] ; AUDIO_DAC_ADC:u4|oAUD_BCK ; AUDIO_DAC_ADC:u4|oAUD_BCK ; 1.000        ; 0.000      ; 0.657      ;
+--------+------------------------------+------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'p1|altpll_component|pll|clk[1]'                                                                                                                                    ;
+--------+---------------------------------+---------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.145 ; AUDIO_DAC_ADC:u4|LRCK_1X        ; AUDIO_DAC_ADC:u4|LRCK_1X        ; AUDIO_DAC_ADC:u4|LRCK_1X       ; p1|altpll_component|pll|clk[1] ; 0.005        ; 0.221      ; 0.657      ;
; -0.145 ; AUDIO_DAC_ADC:u4|LRCK_1X        ; AUDIO_DAC_ADC:u4|LRCK_1X        ; AUDIO_DAC_ADC:u4|LRCK_1X       ; p1|altpll_component|pll|clk[1] ; 0.005        ; 0.221      ; 0.657      ;
; -0.145 ; AUDIO_DAC_ADC:u4|oAUD_BCK       ; AUDIO_DAC_ADC:u4|oAUD_BCK       ; AUDIO_DAC_ADC:u4|oAUD_BCK      ; p1|altpll_component|pll|clk[1] ; 0.005        ; 0.221      ; 0.657      ;
; -0.145 ; AUDIO_DAC_ADC:u4|oAUD_BCK       ; AUDIO_DAC_ADC:u4|oAUD_BCK       ; AUDIO_DAC_ADC:u4|oAUD_BCK      ; p1|altpll_component|pll|clk[1] ; 0.005        ; 0.221      ; 0.657      ;
; 52.263 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.328      ;
; 52.263 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.328      ;
; 52.263 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.328      ;
; 52.263 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.328      ;
; 52.263 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.328      ;
; 52.263 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.328      ;
; 52.263 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.328      ;
; 52.263 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.328      ;
; 52.263 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.328      ;
; 52.317 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.274      ;
; 52.317 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.274      ;
; 52.317 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.274      ;
; 52.317 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.274      ;
; 52.317 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.274      ;
; 52.317 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.274      ;
; 52.317 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.274      ;
; 52.317 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.274      ;
; 52.317 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.274      ;
; 52.452 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.139      ;
; 52.452 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.139      ;
; 52.452 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.139      ;
; 52.452 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.139      ;
; 52.452 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.139      ;
; 52.452 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.139      ;
; 52.452 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.139      ;
; 52.452 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.139      ;
; 52.452 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.139      ;
; 52.572 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.019      ;
; 52.572 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.019      ;
; 52.572 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.019      ;
; 52.572 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.019      ;
; 52.572 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.019      ;
; 52.572 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.019      ;
; 52.572 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.019      ;
; 52.572 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.019      ;
; 52.572 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.019      ;
; 52.633 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.958      ;
; 52.633 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.958      ;
; 52.633 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.958      ;
; 52.633 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.958      ;
; 52.633 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.958      ;
; 52.633 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.958      ;
; 52.633 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.958      ;
; 52.633 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.958      ;
; 52.633 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.958      ;
; 52.838 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.753      ;
; 52.838 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.753      ;
; 52.838 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.753      ;
; 52.838 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.753      ;
; 52.838 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.753      ;
; 52.838 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.753      ;
; 52.838 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.753      ;
; 52.838 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.753      ;
; 52.838 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.753      ;
; 52.904 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC_ADC:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.687      ;
; 52.958 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC_ADC:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.633      ;
; 53.093 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC_ADC:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.498      ;
; 53.110 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.481      ;
; 53.110 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.481      ;
; 53.110 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.481      ;
; 53.110 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.481      ;
; 53.110 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.481      ;
; 53.110 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.481      ;
; 53.110 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.481      ;
; 53.110 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.481      ;
; 53.110 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.481      ;
; 53.213 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC_ADC:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.378      ;
; 53.274 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC_ADC:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.317      ;
; 53.479 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC_ADC:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.112      ;
; 53.726 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.865      ;
; 53.726 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.865      ;
; 53.726 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.865      ;
; 53.726 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.865      ;
; 53.726 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.865      ;
; 53.726 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.865      ;
; 53.726 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.865      ;
; 53.726 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.865      ;
; 53.726 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.865      ;
; 53.751 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC_ADC:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.840      ;
; 53.818 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.773      ;
; 53.818 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.773      ;
; 53.818 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.773      ;
; 53.818 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.773      ;
; 53.818 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.773      ;
; 53.818 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.773      ;
; 53.818 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.773      ;
; 53.818 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.773      ;
; 53.818 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.773      ;
; 54.305 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC_ADC:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.286      ;
; 54.471 ; AUDIO_DAC_ADC:u4|BCK_DIV[2]     ; AUDIO_DAC_ADC:u4|oAUD_BCK       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.120      ;
; 54.507 ; AUDIO_DAC_ADC:u4|BCK_DIV[0]     ; AUDIO_DAC_ADC:u4|BCK_DIV[1]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.084      ;
; 54.510 ; AUDIO_DAC_ADC:u4|BCK_DIV[0]     ; AUDIO_DAC_ADC:u4|oAUD_BCK       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.081      ;
; 54.513 ; AUDIO_DAC_ADC:u4|BCK_DIV[1]     ; AUDIO_DAC_ADC:u4|BCK_DIV[0]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.078      ;
; 54.544 ; AUDIO_DAC_ADC:u4|BCK_DIV[0]     ; AUDIO_DAC_ADC:u4|BCK_DIV[2]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.047      ;
; 54.607 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC_ADC:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.984      ;
; 54.776 ; AUDIO_DAC_ADC:u4|BCK_DIV[2]     ; AUDIO_DAC_ADC:u4|BCK_DIV[1]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.815      ;
+--------+---------------------------------+---------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                                                            ;
+--------+-----------------------------------+-----------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+--------------------------------+-------------+--------------+------------+------------+
; -2.545 ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; CLOCK_50    ; 0.000        ; 2.686      ; 0.657      ;
; -2.045 ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; CLOCK_50    ; -0.500       ; 2.686      ; 0.657      ;
; 0.391  ; Reset_Delay:r0|Cont[0]            ; Reset_Delay:r0|Cont[0]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.529  ; Reset_Delay:r0|Cont[19]           ; Reset_Delay:r0|Cont[19]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.795      ;
; 0.531  ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.797      ;
; 0.788  ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.054      ;
; 0.797  ; Reset_Delay:r0|Cont[10]           ; Reset_Delay:r0|Cont[10]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.063      ;
; 0.798  ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.064      ;
; 0.798  ; Reset_Delay:r0|Cont[1]            ; Reset_Delay:r0|Cont[1]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.064      ;
; 0.802  ; Reset_Delay:r0|Cont[7]            ; Reset_Delay:r0|Cont[7]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.068      ;
; 0.806  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; I2C_AV_Config:u3|mI2C_CLK_DIV[7]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[7]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; Reset_Delay:r0|Cont[9]            ; Reset_Delay:r0|Cont[9]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.808  ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[11]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.074      ;
; 0.813  ; Reset_Delay:r0|Cont[12]           ; Reset_Delay:r0|Cont[12]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.079      ;
; 0.814  ; Reset_Delay:r0|Cont[14]           ; Reset_Delay:r0|Cont[14]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.080      ;
; 0.815  ; Reset_Delay:r0|Cont[17]           ; Reset_Delay:r0|Cont[17]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.081      ;
; 0.830  ; Reset_Delay:r0|Cont[0]            ; Reset_Delay:r0|Cont[1]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.096      ;
; 0.836  ; Reset_Delay:r0|Cont[2]            ; Reset_Delay:r0|Cont[2]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.102      ;
; 0.837  ; Reset_Delay:r0|Cont[18]           ; Reset_Delay:r0|Cont[18]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.103      ;
; 0.838  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; I2C_AV_Config:u3|mI2C_CLK_DIV[8]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[8]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; Reset_Delay:r0|Cont[13]           ; Reset_Delay:r0|Cont[13]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; Reset_Delay:r0|Cont[15]           ; Reset_Delay:r0|Cont[15]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.104      ;
; 0.839  ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.105      ;
; 0.839  ; I2C_AV_Config:u3|mI2C_CLK_DIV[6]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[6]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.105      ;
; 0.978  ; Reset_Delay:r0|Cont[4]            ; Reset_Delay:r0|Cont[4]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.244      ;
; 0.978  ; Reset_Delay:r0|Cont[6]            ; Reset_Delay:r0|Cont[6]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.244      ;
; 0.983  ; Reset_Delay:r0|Cont[16]           ; Reset_Delay:r0|Cont[16]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.249      ;
; 1.008  ; Reset_Delay:r0|Cont[5]            ; Reset_Delay:r0|Cont[5]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.274      ;
; 1.009  ; Reset_Delay:r0|Cont[3]            ; Reset_Delay:r0|Cont[3]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.275      ;
; 1.086  ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; -0.001     ; 1.351      ;
; 1.171  ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.437      ;
; 1.175  ; s_address3[11]                    ; s_address3[11]                    ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.441      ;
; 1.180  ; Reset_Delay:r0|Cont[10]           ; Reset_Delay:r0|Cont[11]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.446      ;
; 1.181  ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.447      ;
; 1.189  ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.455      ;
; 1.191  ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[12]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.457      ;
; 1.196  ; Reset_Delay:r0|Cont[12]           ; Reset_Delay:r0|Cont[13]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.462      ;
; 1.197  ; Reset_Delay:r0|Cont[14]           ; Reset_Delay:r0|Cont[15]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.463      ;
; 1.212  ; s_address1[17]                    ; s_address1[17]                    ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.478      ;
; 1.215  ; s_address2[17]                    ; s_address2[17]                    ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.481      ;
; 1.222  ; Reset_Delay:r0|Cont[2]            ; Reset_Delay:r0|Cont[3]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.488      ;
; 1.223  ; Reset_Delay:r0|Cont[18]           ; Reset_Delay:r0|Cont[19]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.489      ;
; 1.224  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.490      ;
; 1.224  ; I2C_AV_Config:u3|mI2C_CLK_DIV[8]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.490      ;
; 1.224  ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.490      ;
; 1.224  ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.490      ;
; 1.224  ; Reset_Delay:r0|Cont[13]           ; Reset_Delay:r0|Cont[14]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.490      ;
; 1.224  ; Reset_Delay:r0|Cont[15]           ; Reset_Delay:r0|Cont[16]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.490      ;
; 1.225  ; I2C_AV_Config:u3|mI2C_CLK_DIV[6]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[7]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.491      ;
; 1.225  ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[6]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.491      ;
; 1.242  ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.508      ;
; 1.243  ; s_address2[16]                    ; s_address2[16]                    ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.509      ;
; 1.243  ; s_address3[16]                    ; s_address3[1]                     ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.509      ;
; 1.245  ; s_address2[16]                    ; s_address2[17]                    ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.511      ;
; 1.249  ; s_address1[17]                    ; s_address1[16]                    ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.515      ;
; 1.250  ; s_address3[6]                     ; s_address3[6]                     ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.516      ;
; 1.251  ; Reset_Delay:r0|Cont[10]           ; Reset_Delay:r0|Cont[12]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.517      ;
; 1.252  ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.518      ;
; 1.256  ; Reset_Delay:r0|Cont[7]            ; Reset_Delay:r0|Cont[9]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.522      ;
; 1.257  ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; -0.001     ; 1.522      ;
; 1.260  ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.526      ;
; 1.260  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.526      ;
; 1.260  ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.526      ;
; 1.260  ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.526      ;
; 1.260  ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[6]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.526      ;
; 1.262  ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[13]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.528      ;
; 1.267  ; Reset_Delay:r0|Cont[12]           ; Reset_Delay:r0|Cont[14]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.533      ;
; 1.268  ; Reset_Delay:r0|Cont[14]           ; Reset_Delay:r0|Cont[16]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.534      ;
; 1.273  ; Reset_Delay:r0|Cont[1]            ; Reset_Delay:r0|Cont[2]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.539      ;
; 1.281  ; s_address2[7]                     ; s_address2[7]                     ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.547      ;
; 1.281  ; I2C_AV_Config:u3|mI2C_CLK_DIV[7]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[8]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.547      ;
; 1.289  ; s_address3[16]                    ; s_address3[3]                     ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.555      ;
; 1.289  ; s_address3[16]                    ; s_address3[0]                     ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.555      ;
; 1.290  ; Reset_Delay:r0|Cont[9]            ; Reset_Delay:r0|Cont[10]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; -0.009     ; 1.547      ;
; 1.290  ; Reset_Delay:r0|Cont[17]           ; Reset_Delay:r0|Cont[18]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.556      ;
; 1.291  ; s_address3[16]                    ; s_address3[2]                     ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.557      ;
; 1.292  ; s_address3[16]                    ; s_address3[16]                    ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.558      ;
; 1.293  ; Reset_Delay:r0|Cont[2]            ; Reset_Delay:r0|Cont[4]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.559      ;
; 1.295  ; Reset_Delay:r0|Cont[15]           ; Reset_Delay:r0|Cont[17]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.561      ;
; 1.295  ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.561      ;
; 1.295  ; I2C_AV_Config:u3|mI2C_CLK_DIV[8]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.561      ;
; 1.295  ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.561      ;
; 1.295  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.561      ;
; 1.295  ; Reset_Delay:r0|Cont[13]           ; Reset_Delay:r0|Cont[15]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.561      ;
; 1.296  ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[7]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.562      ;
; 1.307  ; Reset_Delay:r0|Cont[0]            ; Reset_Delay:r0|Cont[2]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.573      ;
+--------+-----------------------------------+-----------------------------------+--------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'p1|altpll_component|pll|clk[1]'                                                                                                                                     ;
+--------+---------------------------------+---------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.080 ; AUDIO_DAC_ADC:u4|LRCK_1X        ; AUDIO_DAC_ADC:u4|LRCK_1X        ; AUDIO_DAC_ADC:u4|LRCK_1X       ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.221      ; 0.657      ;
; -0.080 ; AUDIO_DAC_ADC:u4|LRCK_1X        ; AUDIO_DAC_ADC:u4|LRCK_1X        ; AUDIO_DAC_ADC:u4|LRCK_1X       ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.221      ; 0.657      ;
; -0.080 ; AUDIO_DAC_ADC:u4|oAUD_BCK       ; AUDIO_DAC_ADC:u4|oAUD_BCK       ; AUDIO_DAC_ADC:u4|oAUD_BCK      ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.221      ; 0.657      ;
; -0.080 ; AUDIO_DAC_ADC:u4|oAUD_BCK       ; AUDIO_DAC_ADC:u4|oAUD_BCK       ; AUDIO_DAC_ADC:u4|oAUD_BCK      ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.221      ; 0.657      ;
; 0.391  ; AUDIO_DAC_ADC:u4|BCK_DIV[0]     ; AUDIO_DAC_ADC:u4|BCK_DIV[0]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; AUDIO_DAC_ADC:u4|BCK_DIV[2]     ; AUDIO_DAC_ADC:u4|BCK_DIV[2]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; AUDIO_DAC_ADC:u4|BCK_DIV[1]     ; AUDIO_DAC_ADC:u4|BCK_DIV[1]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.536  ; AUDIO_DAC_ADC:u4|BCK_DIV[1]     ; AUDIO_DAC_ADC:u4|oAUD_BCK       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.802      ;
; 0.537  ; AUDIO_DAC_ADC:u4|BCK_DIV[1]     ; AUDIO_DAC_ADC:u4|BCK_DIV[2]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.803      ;
; 0.545  ; AUDIO_DAC_ADC:u4|BCK_DIV[2]     ; AUDIO_DAC_ADC:u4|BCK_DIV[0]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.811      ;
; 0.549  ; AUDIO_DAC_ADC:u4|BCK_DIV[2]     ; AUDIO_DAC_ADC:u4|BCK_DIV[1]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.815      ;
; 0.718  ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC_ADC:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.984      ;
; 0.781  ; AUDIO_DAC_ADC:u4|BCK_DIV[0]     ; AUDIO_DAC_ADC:u4|BCK_DIV[2]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.047      ;
; 0.798  ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.064      ;
; 0.812  ; AUDIO_DAC_ADC:u4|BCK_DIV[1]     ; AUDIO_DAC_ADC:u4|BCK_DIV[0]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.078      ;
; 0.814  ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.080      ;
; 0.814  ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.080      ;
; 0.815  ; AUDIO_DAC_ADC:u4|BCK_DIV[0]     ; AUDIO_DAC_ADC:u4|oAUD_BCK       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.081      ;
; 0.818  ; AUDIO_DAC_ADC:u4|BCK_DIV[0]     ; AUDIO_DAC_ADC:u4|BCK_DIV[1]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.084      ;
; 0.833  ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.099      ;
; 0.838  ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.104      ;
; 0.850  ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.116      ;
; 0.850  ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.116      ;
; 0.854  ; AUDIO_DAC_ADC:u4|BCK_DIV[2]     ; AUDIO_DAC_ADC:u4|oAUD_BCK       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.120      ;
; 0.988  ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.254      ;
; 1.017  ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.283      ;
; 1.020  ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC_ADC:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.286      ;
; 1.197  ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.463      ;
; 1.197  ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.463      ;
; 1.219  ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.485      ;
; 1.224  ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.490      ;
; 1.236  ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.502      ;
; 1.236  ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.502      ;
; 1.268  ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.534      ;
; 1.268  ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.534      ;
; 1.273  ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.539      ;
; 1.290  ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.556      ;
; 1.295  ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.561      ;
; 1.307  ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.573      ;
; 1.339  ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.605      ;
; 1.344  ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.610      ;
; 1.361  ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.627      ;
; 1.366  ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.632      ;
; 1.371  ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.637      ;
; 1.395  ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.661      ;
; 1.410  ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.676      ;
; 1.415  ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.681      ;
; 1.432  ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.698      ;
; 1.466  ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.732      ;
; 1.466  ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.732      ;
; 1.486  ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.752      ;
; 1.503  ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.769      ;
; 1.507  ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.773      ;
; 1.507  ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.773      ;
; 1.507  ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.773      ;
; 1.507  ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.773      ;
; 1.507  ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.773      ;
; 1.507  ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.773      ;
; 1.507  ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.773      ;
; 1.537  ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.803      ;
; 1.537  ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.803      ;
; 1.557  ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.823      ;
; 1.574  ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC_ADC:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.840      ;
; 1.599  ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.865      ;
; 1.599  ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.865      ;
; 1.599  ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.865      ;
; 1.599  ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.865      ;
; 1.599  ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.865      ;
; 1.599  ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.865      ;
; 1.599  ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.865      ;
; 1.599  ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.865      ;
; 1.608  ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.874      ;
; 1.608  ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.874      ;
; 1.628  ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.894      ;
; 1.679  ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.945      ;
; 1.679  ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.945      ;
; 1.750  ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.016      ;
; 1.750  ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.016      ;
; 1.821  ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.087      ;
; 1.846  ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC_ADC:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.112      ;
; 2.051  ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC_ADC:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.317      ;
; 2.112  ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC_ADC:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.378      ;
; 2.215  ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.481      ;
; 2.215  ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.481      ;
; 2.215  ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.481      ;
; 2.215  ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.481      ;
; 2.232  ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC_ADC:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.498      ;
; 2.367  ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC_ADC:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.633      ;
; 2.421  ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC_ADC:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.687      ;
; 2.487  ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.753      ;
; 2.487  ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.753      ;
; 2.487  ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.753      ;
; 2.487  ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.753      ;
; 2.487  ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.753      ;
; 2.692  ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.958      ;
; 2.692  ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.958      ;
; 2.692  ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.958      ;
; 2.692  ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.958      ;
; 2.692  ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.958      ;
; 2.692  ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.958      ;
+--------+---------------------------------+---------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'AUDIO_DAC_ADC:u4|LRCK_1X'                                                                                            ;
+-------+----------------+----------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node      ; To Node        ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+----------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.214 ; s_address3[12] ; DDS_accum4[26] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.594      ; 1.074      ;
; 0.215 ; s_address3[3]  ; DDS_accum4[17] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.594      ; 1.075      ;
; 0.216 ; s_address3[14] ; DDS_accum4[28] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.594      ; 1.076      ;
; 0.220 ; s_address3[1]  ; DDS_accum4[15] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.594      ; 1.080      ;
; 0.220 ; s_address3[2]  ; DDS_accum4[16] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.594      ; 1.080      ;
; 0.248 ; s_address3[0]  ; DDS_accum4[14] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.594      ; 1.108      ;
; 0.382 ; s_address3[4]  ; DDS_accum4[18] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.595      ; 1.243      ;
; 0.395 ; s_address3[8]  ; DDS_accum4[22] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.595      ; 1.256      ;
; 0.397 ; s_address3[5]  ; DDS_accum4[19] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.595      ; 1.258      ;
; 0.415 ; s_address3[15] ; DDS_accum4[29] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.594      ; 1.275      ;
; 0.427 ; s_address2[2]  ; DDS_accum3[16] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.595      ; 1.288      ;
; 0.431 ; s_address3[7]  ; DDS_accum4[21] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.595      ; 1.292      ;
; 0.432 ; s_address3[6]  ; DDS_accum4[20] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.595      ; 1.293      ;
; 0.433 ; s_address3[13] ; DDS_accum4[27] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.594      ; 1.293      ;
; 0.597 ; s_address3[12] ; DDS_accum4[27] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.594      ; 1.457      ;
; 0.599 ; s_address3[14] ; DDS_accum4[29] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.594      ; 1.459      ;
; 0.602 ; s_address3[3]  ; DDS_accum4[18] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.594      ; 1.462      ;
; 0.603 ; s_address3[2]  ; DDS_accum4[17] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.594      ; 1.463      ;
; 0.607 ; s_address3[1]  ; DDS_accum4[16] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.594      ; 1.467      ;
; 0.643 ; s_address1[17] ; DDS_accum2[31] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.587      ; 1.496      ;
; 0.668 ; s_address3[12] ; DDS_accum4[28] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.594      ; 1.528      ;
; 0.670 ; s_address3[14] ; DDS_accum4[30] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.594      ; 1.530      ;
; 0.673 ; s_address3[3]  ; DDS_accum4[19] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.594      ; 1.533      ;
; 0.674 ; s_address3[2]  ; DDS_accum4[18] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.594      ; 1.534      ;
; 0.678 ; s_address2[4]  ; DDS_accum3[18] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.599      ; 1.543      ;
; 0.678 ; s_address3[11] ; DDS_accum4[25] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.592      ; 1.536      ;
; 0.678 ; s_address3[1]  ; DDS_accum4[17] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.594      ; 1.538      ;
; 0.680 ; s_address3[16] ; DDS_accum4[30] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.591      ; 1.537      ;
; 0.698 ; s_address1[5]  ; DDS_accum2[19] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.585      ; 1.549      ;
; 0.701 ; s_address1[3]  ; DDS_accum2[17] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.584      ; 1.551      ;
; 0.702 ; s_address3[10] ; DDS_accum4[24] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.592      ; 1.560      ;
; 0.703 ; s_address2[8]  ; DDS_accum3[22] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.599      ; 1.568      ;
; 0.705 ; s_address1[14] ; DDS_accum2[28] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.588      ; 1.559      ;
; 0.706 ; s_address1[1]  ; DDS_accum2[15] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.584      ; 1.556      ;
; 0.706 ; s_address1[13] ; DDS_accum2[27] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.588      ; 1.560      ;
; 0.718 ; s_address3[9]  ; DDS_accum4[23] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.592      ; 1.576      ;
; 0.725 ; s_address3[0]  ; DDS_accum4[15] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.594      ; 1.585      ;
; 0.731 ; s_address1[10] ; DDS_accum2[24] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.588      ; 1.585      ;
; 0.732 ; DDS_accum[31]  ; DDS_accum[31]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.998      ;
; 0.739 ; s_address3[12] ; DDS_accum4[29] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.594      ; 1.599      ;
; 0.743 ; s_address1[7]  ; DDS_accum2[21] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.585      ; 1.594      ;
; 0.744 ; s_address3[3]  ; DDS_accum4[20] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.594      ; 1.604      ;
; 0.745 ; s_address3[2]  ; DDS_accum4[19] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.594      ; 1.605      ;
; 0.749 ; s_address3[1]  ; DDS_accum4[18] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.594      ; 1.609      ;
; 0.753 ; s_address1[2]  ; DDS_accum2[16] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.584      ; 1.603      ;
; 0.758 ; s_address1[6]  ; DDS_accum2[20] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.585      ; 1.609      ;
; 0.762 ; s_address1[0]  ; DDS_accum2[14] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.584      ; 1.612      ;
; 0.768 ; s_address3[4]  ; DDS_accum4[19] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.595      ; 1.629      ;
; 0.784 ; s_address3[5]  ; DDS_accum4[20] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.595      ; 1.645      ;
; 0.784 ; DDS_accum4[23] ; DDS_accum4[23] ; AUDIO_DAC_ADC:u4|LRCK_1X ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.050      ;
; 0.784 ; DDS_accum2[23] ; DDS_accum2[23] ; AUDIO_DAC_ADC:u4|LRCK_1X ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.050      ;
; 0.788 ; DDS_accum3[14] ; DDS_accum3[14] ; AUDIO_DAC_ADC:u4|LRCK_1X ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.054      ;
; 0.789 ; DDS_accum[23]  ; DDS_accum[23]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.055      ;
; 0.790 ; DDS_accum3[23] ; DDS_accum3[23] ; AUDIO_DAC_ADC:u4|LRCK_1X ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.056      ;
; 0.791 ; DDS_accum4[21] ; DDS_accum4[21] ; AUDIO_DAC_ADC:u4|LRCK_1X ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.057      ;
; 0.794 ; DDS_accum3[16] ; DDS_accum3[16] ; AUDIO_DAC_ADC:u4|LRCK_1X ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.060      ;
; 0.795 ; DDS_accum3[18] ; DDS_accum3[18] ; AUDIO_DAC_ADC:u4|LRCK_1X ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.061      ;
; 0.795 ; DDS_accum3[21] ; DDS_accum3[21] ; AUDIO_DAC_ADC:u4|LRCK_1X ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.061      ;
; 0.795 ; DDS_accum4[20] ; DDS_accum4[20] ; AUDIO_DAC_ADC:u4|LRCK_1X ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.061      ;
; 0.795 ; DDS_accum[14]  ; DDS_accum[14]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.061      ;
; 0.795 ; DDS_accum[21]  ; DDS_accum[21]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.061      ;
; 0.795 ; DDS_accum2[14] ; DDS_accum2[14] ; AUDIO_DAC_ADC:u4|LRCK_1X ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.061      ;
; 0.795 ; DDS_accum2[21] ; DDS_accum2[21] ; AUDIO_DAC_ADC:u4|LRCK_1X ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.061      ;
; 0.796 ; s_address3[0]  ; DDS_accum4[16] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.594      ; 1.656      ;
; 0.798 ; DDS_accum[16]  ; DDS_accum[16]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.064      ;
; 0.798 ; DDS_accum2[16] ; DDS_accum2[16] ; AUDIO_DAC_ADC:u4|LRCK_1X ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.064      ;
; 0.799 ; DDS_accum3[20] ; DDS_accum3[20] ; AUDIO_DAC_ADC:u4|LRCK_1X ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.065      ;
; 0.799 ; DDS_accum3[22] ; DDS_accum3[22] ; AUDIO_DAC_ADC:u4|LRCK_1X ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.065      ;
; 0.799 ; DDS_accum4[18] ; DDS_accum4[18] ; AUDIO_DAC_ADC:u4|LRCK_1X ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.065      ;
; 0.799 ; DDS_accum[18]  ; DDS_accum[18]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.065      ;
; 0.799 ; DDS_accum[20]  ; DDS_accum[20]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.065      ;
; 0.799 ; DDS_accum[22]  ; DDS_accum[22]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.065      ;
; 0.799 ; DDS_accum2[18] ; DDS_accum2[18] ; AUDIO_DAC_ADC:u4|LRCK_1X ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.065      ;
; 0.799 ; DDS_accum2[20] ; DDS_accum2[20] ; AUDIO_DAC_ADC:u4|LRCK_1X ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.065      ;
; 0.799 ; DDS_accum2[22] ; DDS_accum2[22] ; AUDIO_DAC_ADC:u4|LRCK_1X ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.065      ;
; 0.800 ; DDS_accum2[24] ; DDS_accum2[24] ; AUDIO_DAC_ADC:u4|LRCK_1X ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.066      ;
; 0.802 ; s_address3[15] ; DDS_accum4[30] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.594      ; 1.662      ;
; 0.803 ; DDS_accum4[14] ; DDS_accum4[14] ; AUDIO_DAC_ADC:u4|LRCK_1X ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.069      ;
; 0.803 ; DDS_accum[24]  ; DDS_accum[24]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.069      ;
; 0.808 ; DDS_accum3[24] ; DDS_accum3[24] ; AUDIO_DAC_ADC:u4|LRCK_1X ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.074      ;
; 0.810 ; s_address3[12] ; DDS_accum4[30] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.594      ; 1.670      ;
; 0.813 ; s_address2[2]  ; DDS_accum3[17] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.595      ; 1.674      ;
; 0.815 ; s_address3[3]  ; DDS_accum4[21] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.594      ; 1.675      ;
; 0.816 ; s_address3[2]  ; DDS_accum4[20] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.594      ; 1.676      ;
; 0.816 ; DDS_accum4[25] ; DDS_accum4[25] ; AUDIO_DAC_ADC:u4|LRCK_1X ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.082      ;
; 0.816 ; DDS_accum4[27] ; DDS_accum4[27] ; AUDIO_DAC_ADC:u4|LRCK_1X ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.082      ;
; 0.817 ; s_address3[7]  ; DDS_accum4[22] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.595      ; 1.678      ;
; 0.818 ; s_address3[6]  ; DDS_accum4[21] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.595      ; 1.679      ;
; 0.819 ; s_address3[13] ; DDS_accum4[28] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.594      ; 1.679      ;
; 0.820 ; s_address3[1]  ; DDS_accum4[19] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.594      ; 1.680      ;
; 0.829 ; s_address3[14] ; DDS_accum4[31] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.594      ; 1.689      ;
; 0.831 ; DDS_accum3[15] ; DDS_accum3[15] ; AUDIO_DAC_ADC:u4|LRCK_1X ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.097      ;
; 0.831 ; DDS_accum3[17] ; DDS_accum3[17] ; AUDIO_DAC_ADC:u4|LRCK_1X ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.097      ;
; 0.831 ; DDS_accum3[19] ; DDS_accum3[19] ; AUDIO_DAC_ADC:u4|LRCK_1X ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.097      ;
; 0.831 ; DDS_accum4[15] ; DDS_accum4[15] ; AUDIO_DAC_ADC:u4|LRCK_1X ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.097      ;
; 0.831 ; DDS_accum4[17] ; DDS_accum4[17] ; AUDIO_DAC_ADC:u4|LRCK_1X ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.097      ;
; 0.831 ; DDS_accum4[19] ; DDS_accum4[19] ; AUDIO_DAC_ADC:u4|LRCK_1X ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.097      ;
; 0.831 ; DDS_accum[15]  ; DDS_accum[15]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.097      ;
; 0.831 ; DDS_accum[17]  ; DDS_accum[17]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.097      ;
; 0.831 ; DDS_accum[19]  ; DDS_accum[19]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.097      ;
+-------+----------------+----------------+--------------------------+--------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'AUDIO_DAC_ADC:u4|oAUD_BCK'                                                                                                                         ;
+-------+------------------------------+------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.391 ; AUDIO_DAC_ADC:u4|SEL_Cont[0] ; AUDIO_DAC_ADC:u4|SEL_Cont[0] ; AUDIO_DAC_ADC:u4|oAUD_BCK ; AUDIO_DAC_ADC:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; AUDIO_DAC_ADC:u4|SEL_Cont[1] ; AUDIO_DAC_ADC:u4|SEL_Cont[1] ; AUDIO_DAC_ADC:u4|oAUD_BCK ; AUDIO_DAC_ADC:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; AUDIO_DAC_ADC:u4|SEL_Cont[2] ; AUDIO_DAC_ADC:u4|SEL_Cont[2] ; AUDIO_DAC_ADC:u4|oAUD_BCK ; AUDIO_DAC_ADC:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; AUDIO_DAC_ADC:u4|SEL_Cont[3] ; AUDIO_DAC_ADC:u4|SEL_Cont[3] ; AUDIO_DAC_ADC:u4|oAUD_BCK ; AUDIO_DAC_ADC:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.546 ; AUDIO_DAC_ADC:u4|SEL_Cont[0] ; AUDIO_DAC_ADC:u4|SEL_Cont[1] ; AUDIO_DAC_ADC:u4|oAUD_BCK ; AUDIO_DAC_ADC:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.812      ;
; 0.546 ; AUDIO_DAC_ADC:u4|SEL_Cont[0] ; AUDIO_DAC_ADC:u4|SEL_Cont[2] ; AUDIO_DAC_ADC:u4|oAUD_BCK ; AUDIO_DAC_ADC:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.812      ;
; 0.547 ; AUDIO_DAC_ADC:u4|SEL_Cont[0] ; AUDIO_DAC_ADC:u4|SEL_Cont[3] ; AUDIO_DAC_ADC:u4|oAUD_BCK ; AUDIO_DAC_ADC:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.813      ;
; 0.816 ; AUDIO_DAC_ADC:u4|SEL_Cont[1] ; AUDIO_DAC_ADC:u4|SEL_Cont[2] ; AUDIO_DAC_ADC:u4|oAUD_BCK ; AUDIO_DAC_ADC:u4|oAUD_BCK ; 0.000        ; 0.000      ; 1.082      ;
; 0.816 ; AUDIO_DAC_ADC:u4|SEL_Cont[1] ; AUDIO_DAC_ADC:u4|SEL_Cont[3] ; AUDIO_DAC_ADC:u4|oAUD_BCK ; AUDIO_DAC_ADC:u4|oAUD_BCK ; 0.000        ; 0.000      ; 1.082      ;
; 1.014 ; AUDIO_DAC_ADC:u4|SEL_Cont[2] ; AUDIO_DAC_ADC:u4|SEL_Cont[3] ; AUDIO_DAC_ADC:u4|oAUD_BCK ; AUDIO_DAC_ADC:u4|oAUD_BCK ; 0.000        ; 0.000      ; 1.280      ;
+-------+------------------------------+------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'I2C_AV_Config:u3|mI2C_CTRL_CLK'                                                                                                                                                                      ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                          ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.391 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; I2C_AV_Config:u3|I2C_Controller:u0|ACK1          ; I2C_AV_Config:u3|I2C_Controller:u0|ACK1          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; I2C_AV_Config:u3|I2C_Controller:u0|ACK2          ; I2C_AV_Config:u3|I2C_Controller:u0|ACK2          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; I2C_AV_Config:u3|I2C_Controller:u0|ACK3          ; I2C_AV_Config:u3|I2C_Controller:u0|ACK3          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; I2C_AV_Config:u3|I2C_Controller:u0|SCLK          ; I2C_AV_Config:u3|I2C_Controller:u0|SCLK          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.534 ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.800      ;
; 0.540 ; I2C_AV_Config:u3|mSetup_ST.0010                  ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.806      ;
; 0.566 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.832      ;
; 0.603 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[10]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.869      ;
; 0.603 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[4]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.869      ;
; 0.603 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[0]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.869      ;
; 0.603 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[1]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.869      ;
; 0.607 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[11]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.873      ;
; 0.609 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[3]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.875      ;
; 0.609 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[2]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.875      ;
; 0.610 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[9]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.876      ;
; 0.610 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[5]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.876      ;
; 0.611 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[22]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.877      ;
; 0.611 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[12]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.877      ;
; 0.663 ; I2C_AV_Config:u3|mI2C_DATA[11]                   ; I2C_AV_Config:u3|I2C_Controller:u0|SD[11]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.928      ;
; 0.672 ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mSetup_ST.0010                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.938      ;
; 0.673 ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.939      ;
; 0.740 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[10]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.006      ;
; 0.740 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[0]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.006      ;
; 0.741 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[4]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.007      ;
; 0.741 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[1]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.007      ;
; 0.744 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[11]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.010      ;
; 0.746 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[3]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.012      ;
; 0.746 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[2]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.012      ;
; 0.748 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[9]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.014      ;
; 0.748 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[5]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.014      ;
; 0.749 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[22]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.015      ;
; 0.749 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[12]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.015      ;
; 0.770 ; I2C_AV_Config:u3|mSetup_ST.0010                  ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.036      ;
; 0.810 ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.076      ;
; 0.813 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.079      ;
; 0.814 ; I2C_AV_Config:u3|mSetup_ST.0010                  ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.080      ;
; 0.816 ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.082      ;
; 0.820 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.086      ;
; 0.824 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.090      ;
; 0.826 ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mSetup_ST.0010                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.092      ;
; 0.827 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.093      ;
; 0.844 ; I2C_AV_Config:u3|mI2C_DATA[1]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[1]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.109      ;
; 0.844 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.110      ;
; 0.847 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|I2C_Controller:u0|SCLK          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.113      ;
; 0.854 ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.120      ;
; 0.859 ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.125      ;
; 0.875 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.141      ;
; 0.879 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.145      ;
; 0.887 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.153      ;
; 0.890 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.156      ;
; 0.907 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.173      ;
; 0.924 ; I2C_AV_Config:u3|mI2C_DATA[9]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[9]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.005     ; 1.185      ;
; 1.034 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.002      ; 1.302      ;
; 1.049 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[4]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.315      ;
; 1.053 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[2]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.319      ;
; 1.054 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[3]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.320      ;
; 1.055 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[5]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.321      ;
; 1.064 ; I2C_AV_Config:u3|mI2C_DATA[0]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[0]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.329      ;
; 1.066 ; I2C_AV_Config:u3|mI2C_DATA[2]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[2]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.331      ;
; 1.070 ; I2C_AV_Config:u3|mI2C_DATA[10]                   ; I2C_AV_Config:u3|I2C_Controller:u0|SD[10]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.335      ;
; 1.071 ; I2C_AV_Config:u3|mI2C_DATA[4]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[4]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.336      ;
; 1.071 ; I2C_AV_Config:u3|mI2C_DATA[5]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[5]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.336      ;
; 1.079 ; I2C_AV_Config:u3|mI2C_DATA[22]                   ; I2C_AV_Config:u3|I2C_Controller:u0|SD[22]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.344      ;
; 1.087 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[10]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.353      ;
; 1.089 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[0]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.355      ;
; 1.092 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[1]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.358      ;
; 1.092 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[11]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.358      ;
; 1.097 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[9]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.363      ;
; 1.098 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[22]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.364      ;
; 1.098 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[12]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.364      ;
; 1.103 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.370      ;
; 1.115 ; I2C_AV_Config:u3|mI2C_DATA[3]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[3]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.380      ;
; 1.121 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[11]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.386      ;
; 1.134 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[4]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.399      ;
; 1.134 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[1]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.399      ;
; 1.135 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[10]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.400      ;
; 1.137 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[0]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.402      ;
; 1.138 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.403      ;
; 1.146 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[3]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.411      ;
; 1.147 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[2]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.412      ;
; 1.147 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[9]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.412      ;
; 1.148 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[12]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.413      ;
; 1.149 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[5]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.414      ;
; 1.149 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[22]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.414      ;
; 1.193 ; I2C_AV_Config:u3|I2C_Controller:u0|SD[12]        ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.459      ;
; 1.230 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.496      ;
; 1.234 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.500      ;
; 1.238 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.504      ;
; 1.250 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.004      ; 1.520      ;
; 1.261 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.527      ;
; 1.262 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.528      ;
; 1.263 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|ACK2          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.006      ; 1.535      ;
; 1.264 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|ACK3          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.006      ; 1.536      ;
; 1.265 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|ACK1          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.006      ; 1.537      ;
; 1.273 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.539      ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'p1|altpll_component|pll|clk[1]'                                                                                                     ;
+--------+-----------------------+---------------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                         ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+---------------------------------+--------------+--------------------------------+--------------+------------+------------+
; -3.709 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.435     ; 1.315      ;
; -3.709 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.435     ; 1.315      ;
; -3.709 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.435     ; 1.315      ;
; -3.709 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.435     ; 1.315      ;
; -3.709 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.435     ; 1.315      ;
; -3.709 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.435     ; 1.315      ;
; -3.709 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.435     ; 1.315      ;
; -3.709 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.435     ; 1.315      ;
; -3.709 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.435     ; 1.315      ;
; -3.709 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|LRCK_1X        ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.435     ; 1.315      ;
; -3.709 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|BCK_DIV[0]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.435     ; 1.315      ;
; -3.709 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|BCK_DIV[2]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.435     ; 1.315      ;
; -3.709 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|BCK_DIV[1]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.435     ; 1.315      ;
; -3.709 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|oAUD_BCK       ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.435     ; 1.315      ;
+--------+-----------------------+---------------------------------+--------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'AUDIO_DAC_ADC:u4|oAUD_BCK'                                                                                                  ;
+--------+-----------------------+------------------------------+--------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                      ; Launch Clock ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+------------------------------+--------------+---------------------------+--------------+------------+------------+
; -0.328 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|SEL_Cont[0] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|oAUD_BCK ; 0.500        ; 0.583      ; 1.447      ;
; -0.328 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|SEL_Cont[1] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|oAUD_BCK ; 0.500        ; 0.583      ; 1.447      ;
; -0.328 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|SEL_Cont[2] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|oAUD_BCK ; 0.500        ; 0.583      ; 1.447      ;
; -0.328 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|SEL_Cont[3] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|oAUD_BCK ; 0.500        ; 0.583      ; 1.447      ;
+--------+-----------------------+------------------------------+--------------+---------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'AUDIO_DAC_ADC:u4|oAUD_BCK'                                                                                                  ;
+-------+-----------------------+------------------------------+--------------+---------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                      ; Launch Clock ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+------------------------------+--------------+---------------------------+--------------+------------+------------+
; 1.098 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|SEL_Cont[0] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|oAUD_BCK ; -0.500       ; 0.583      ; 1.447      ;
; 1.098 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|SEL_Cont[1] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|oAUD_BCK ; -0.500       ; 0.583      ; 1.447      ;
; 1.098 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|SEL_Cont[2] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|oAUD_BCK ; -0.500       ; 0.583      ; 1.447      ;
; 1.098 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|SEL_Cont[3] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|oAUD_BCK ; -0.500       ; 0.583      ; 1.447      ;
+-------+-----------------------+------------------------------+--------------+---------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'p1|altpll_component|pll|clk[1]'                                                                                                     ;
+-------+-----------------------+---------------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                         ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+---------------------------------+--------------+--------------------------------+--------------+------------+------------+
; 3.484 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.435     ; 1.315      ;
; 3.484 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.435     ; 1.315      ;
; 3.484 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.435     ; 1.315      ;
; 3.484 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.435     ; 1.315      ;
; 3.484 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.435     ; 1.315      ;
; 3.484 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.435     ; 1.315      ;
; 3.484 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.435     ; 1.315      ;
; 3.484 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.435     ; 1.315      ;
; 3.484 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.435     ; 1.315      ;
; 3.484 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|LRCK_1X        ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.435     ; 1.315      ;
; 3.484 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|BCK_DIV[0]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.435     ; 1.315      ;
; 3.484 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|BCK_DIV[2]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.435     ; 1.315      ;
; 3.484 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|BCK_DIV[1]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.435     ; 1.315      ;
; 3.484 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|oAUD_BCK       ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.435     ; 1.315      ;
+-------+-----------------------+---------------------------------+--------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                            ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[10]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[10]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[11]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[11]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[12]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[12]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[13]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[13]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[14]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[14]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[15]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[15]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[16]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[16]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[17]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[17]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[18]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[18]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[19]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[19]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[2]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[3]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[3]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[4]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[4]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[5]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[5]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[6]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[6]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[7]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[7]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[8]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[8]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[9]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[9]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|oRESET             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|oRESET             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; s_address1[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; s_address1[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; s_address1[10]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; s_address1[10]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; s_address1[11]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; s_address1[11]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; s_address1[12]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; s_address1[12]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; s_address1[13]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; s_address1[13]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; s_address1[14]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; s_address1[14]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; s_address1[15]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; s_address1[15]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; s_address1[16]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; s_address1[16]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; s_address1[17]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; s_address1[17]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; s_address1[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; s_address1[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; s_address1[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; s_address1[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; s_address1[3]                     ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'AUDIO_DAC_ADC:u4|LRCK_1X'                                                                        ;
+--------+--------------+----------------+------------------+--------------------------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                    ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+--------------------------+------------+-------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outL[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outL[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outL[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outL[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outL[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outL[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outL[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outL[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outL[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outL[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outL[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outL[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outL[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outL[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outL[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outL[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outL[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outL[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outL[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outL[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outL[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outL[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outL[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outL[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outL[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outL[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outL[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outL[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outL[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outL[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outL[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outL[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outR[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outR[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outR[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outR[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outR[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outR[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outR[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outR[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outR[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outR[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outR[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outR[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outR[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outR[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outR[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outR[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outR[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outR[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outR[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outR[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outR[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outR[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outR[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outR[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outR[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outR[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outR[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outR[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outR[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outR[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outR[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outR[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; DDS_accum2[14]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; DDS_accum2[14]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; DDS_accum2[15]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; DDS_accum2[15]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; DDS_accum2[16]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; DDS_accum2[16]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; DDS_accum2[17]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; DDS_accum2[17]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; DDS_accum2[18]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; DDS_accum2[18]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; DDS_accum2[19]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; DDS_accum2[19]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; DDS_accum2[20]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; DDS_accum2[20]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; DDS_accum2[21]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; DDS_accum2[21]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; DDS_accum2[22]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; DDS_accum2[22]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; DDS_accum2[23]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; DDS_accum2[23]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; DDS_accum2[24]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; DDS_accum2[24]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; DDS_accum2[25]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; DDS_accum2[25]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; DDS_accum2[26]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; DDS_accum2[26]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; DDS_accum2[27]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; DDS_accum2[27]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; DDS_accum2[28]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; DDS_accum2[28]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; DDS_accum2[29]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; DDS_accum2[29]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; DDS_accum2[30]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; DDS_accum2[30]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; DDS_accum2[31]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; DDS_accum2[31]                ;
+--------+--------------+----------------+------------------+--------------------------+------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'I2C_AV_Config:u3|mI2C_CTRL_CLK'                                                                                           ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|ACK1          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|ACK1          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|ACK2          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|ACK2          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|ACK3          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|ACK3          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|END           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|END           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SCLK          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SCLK          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[12]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[22]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[22]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[10]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[10]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[11]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[11]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[12]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[12]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[22]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[22]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[9]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[9]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_GO                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_GO                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mSetup_ST.0000                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mSetup_ST.0000                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mSetup_ST.0001                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mSetup_ST.0001                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mSetup_ST.0010                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mSetup_ST.0010                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; u3|LUT_INDEX[0]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; u3|LUT_INDEX[0]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; u3|LUT_INDEX[1]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; u3|LUT_INDEX[1]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; u3|LUT_INDEX[2]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; u3|LUT_INDEX[2]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; u3|LUT_INDEX[3]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; u3|LUT_INDEX[3]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; u3|LUT_INDEX[4]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; u3|LUT_INDEX[4]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; u3|LUT_INDEX[5]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; u3|LUT_INDEX[5]|clk                              ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'AUDIO_DAC_ADC:u4|oAUD_BCK'                                                                       ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|oAUD_BCK ; Fall       ; AUDIO_DAC_ADC:u4|SEL_Cont[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|oAUD_BCK ; Fall       ; AUDIO_DAC_ADC:u4|SEL_Cont[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|oAUD_BCK ; Fall       ; AUDIO_DAC_ADC:u4|SEL_Cont[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|oAUD_BCK ; Fall       ; AUDIO_DAC_ADC:u4|SEL_Cont[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|oAUD_BCK ; Fall       ; AUDIO_DAC_ADC:u4|SEL_Cont[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|oAUD_BCK ; Fall       ; AUDIO_DAC_ADC:u4|SEL_Cont[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|oAUD_BCK ; Fall       ; AUDIO_DAC_ADC:u4|SEL_Cont[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|oAUD_BCK ; Fall       ; AUDIO_DAC_ADC:u4|SEL_Cont[3] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|oAUD_BCK ; Rise       ; u4|SEL_Cont[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|oAUD_BCK ; Rise       ; u4|SEL_Cont[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|oAUD_BCK ; Rise       ; u4|SEL_Cont[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|oAUD_BCK ; Rise       ; u4|SEL_Cont[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|oAUD_BCK ; Rise       ; u4|SEL_Cont[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|oAUD_BCK ; Rise       ; u4|SEL_Cont[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|oAUD_BCK ; Rise       ; u4|SEL_Cont[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|oAUD_BCK ; Rise       ; u4|SEL_Cont[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|oAUD_BCK ; Rise       ; u4|oAUD_BCK|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|oAUD_BCK ; Rise       ; u4|oAUD_BCK|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|oAUD_BCK ; Rise       ; u4|oAUD_BCK~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|oAUD_BCK ; Rise       ; u4|oAUD_BCK~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|oAUD_BCK ; Rise       ; u4|oAUD_BCK~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|oAUD_BCK ; Rise       ; u4|oAUD_BCK~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_27'                                                                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; CLOCK_27|combout                 ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[1]   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[2]   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|inclk[0] ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; CLOCK_27|combout                 ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[1]   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[2]   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|inclk[0] ;
; 34.657 ; 37.037       ; 2.380          ; Port Rate        ; CLOCK_27 ; Rise       ; CLOCK_27                         ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[1]'                                                                                     ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC_ADC:u4|BCK_DIV[0]                ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC_ADC:u4|BCK_DIV[1]                ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC_ADC:u4|BCK_DIV[2]                ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X                   ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0]            ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1]            ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2]            ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3]            ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4]            ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5]            ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6]            ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7]            ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8]            ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC_ADC:u4|oAUD_BCK                  ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC_ADC:u4|BCK_DIV[0]                ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC_ADC:u4|BCK_DIV[1]                ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC_ADC:u4|BCK_DIV[2]                ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X                   ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0]            ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1]            ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2]            ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3]            ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4]            ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5]            ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6]            ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7]            ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8]            ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC_ADC:u4|oAUD_BCK                  ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; p1|altpll_component|_clk1~clkctrl|inclk[0] ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; p1|altpll_component|_clk1~clkctrl|outclk   ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|BCK_DIV[0]|clk                          ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|BCK_DIV[1]|clk                          ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|BCK_DIV[2]|clk                          ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[0]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[1]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[2]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[3]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[4]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[5]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[6]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[7]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[8]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X|clk                             ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|oAUD_BCK|clk                            ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; p1|altpll_component|_clk1~clkctrl|inclk[0] ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; p1|altpll_component|_clk1~clkctrl|outclk   ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|BCK_DIV[0]|clk                          ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|BCK_DIV[1]|clk                          ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|BCK_DIV[2]|clk                          ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[0]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[1]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[2]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[3]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[4]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[5]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[6]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[7]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[8]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X|clk                             ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|oAUD_BCK|clk                            ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; KEY[*]    ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 4.860  ; 4.860  ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  KEY[0]   ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 4.522  ; 4.522  ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  KEY[1]   ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 4.150  ; 4.150  ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  KEY[2]   ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 4.087  ; 4.087  ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  KEY[3]   ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 4.860  ; 4.860  ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
; SW[*]     ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 4.940  ; 4.940  ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  SW[0]    ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 1.836  ; 1.836  ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  SW[1]    ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 1.303  ; 1.303  ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  SW[2]    ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 1.243  ; 1.243  ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  SW[3]    ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 1.754  ; 1.754  ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  SW[4]    ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 1.534  ; 1.534  ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  SW[5]    ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 1.647  ; 1.647  ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  SW[6]    ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 1.500  ; 1.500  ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  SW[7]    ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 1.364  ; 1.364  ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  SW[8]    ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 1.467  ; 1.467  ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  SW[9]    ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 1.134  ; 1.134  ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  SW[10]   ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 0.538  ; 0.538  ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  SW[11]   ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 0.080  ; 0.080  ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  SW[12]   ; AUDIO_DAC_ADC:u4|LRCK_1X       ; -0.054 ; -0.054 ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  SW[13]   ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 4.295  ; 4.295  ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  SW[14]   ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 4.375  ; 4.375  ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  SW[15]   ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 4.086  ; 4.086  ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  SW[16]   ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 4.940  ; 4.940  ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  SW[17]   ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 4.039  ; 4.039  ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
; KEY[*]    ; CLOCK_50                       ; 7.053  ; 7.053  ; Rise       ; CLOCK_50                       ;
;  KEY[0]   ; CLOCK_50                       ; 7.053  ; 7.053  ; Rise       ; CLOCK_50                       ;
;  KEY[1]   ; CLOCK_50                       ; 5.480  ; 5.480  ; Rise       ; CLOCK_50                       ;
;  KEY[2]   ; CLOCK_50                       ; 5.728  ; 5.728  ; Rise       ; CLOCK_50                       ;
;  KEY[3]   ; CLOCK_50                       ; 6.534  ; 6.534  ; Rise       ; CLOCK_50                       ;
; SW[*]     ; CLOCK_50                       ; 5.517  ; 5.517  ; Rise       ; CLOCK_50                       ;
;  SW[0]    ; CLOCK_50                       ; 0.829  ; 0.829  ; Rise       ; CLOCK_50                       ;
;  SW[1]    ; CLOCK_50                       ; 0.647  ; 0.647  ; Rise       ; CLOCK_50                       ;
;  SW[2]    ; CLOCK_50                       ; 0.604  ; 0.604  ; Rise       ; CLOCK_50                       ;
;  SW[3]    ; CLOCK_50                       ; 1.695  ; 1.695  ; Rise       ; CLOCK_50                       ;
;  SW[4]    ; CLOCK_50                       ; 1.052  ; 1.052  ; Rise       ; CLOCK_50                       ;
;  SW[5]    ; CLOCK_50                       ; 1.440  ; 1.440  ; Rise       ; CLOCK_50                       ;
;  SW[6]    ; CLOCK_50                       ; 1.042  ; 1.042  ; Rise       ; CLOCK_50                       ;
;  SW[7]    ; CLOCK_50                       ; 1.574  ; 1.574  ; Rise       ; CLOCK_50                       ;
;  SW[8]    ; CLOCK_50                       ; 1.090  ; 1.090  ; Rise       ; CLOCK_50                       ;
;  SW[9]    ; CLOCK_50                       ; 0.991  ; 0.991  ; Rise       ; CLOCK_50                       ;
;  SW[10]   ; CLOCK_50                       ; 0.322  ; 0.322  ; Rise       ; CLOCK_50                       ;
;  SW[11]   ; CLOCK_50                       ; 0.449  ; 0.449  ; Rise       ; CLOCK_50                       ;
;  SW[12]   ; CLOCK_50                       ; 0.665  ; 0.665  ; Rise       ; CLOCK_50                       ;
;  SW[13]   ; CLOCK_50                       ; 4.879  ; 4.879  ; Rise       ; CLOCK_50                       ;
;  SW[14]   ; CLOCK_50                       ; 4.739  ; 4.739  ; Rise       ; CLOCK_50                       ;
;  SW[15]   ; CLOCK_50                       ; 4.242  ; 4.242  ; Rise       ; CLOCK_50                       ;
;  SW[16]   ; CLOCK_50                       ; 5.517  ; 5.517  ; Rise       ; CLOCK_50                       ;
;  SW[17]   ; CLOCK_50                       ; 5.091  ; 5.091  ; Rise       ; CLOCK_50                       ;
; I2C_SDAT  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 4.204  ; 4.204  ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; KEY[*]    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 5.782  ; 5.782  ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
;  KEY[0]   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 5.782  ; 5.782  ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                 ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; KEY[*]    ; AUDIO_DAC_ADC:u4|LRCK_1X       ; -3.532 ; -3.532 ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  KEY[0]   ; AUDIO_DAC_ADC:u4|LRCK_1X       ; -4.275 ; -4.275 ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  KEY[1]   ; AUDIO_DAC_ADC:u4|LRCK_1X       ; -3.646 ; -3.646 ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  KEY[2]   ; AUDIO_DAC_ADC:u4|LRCK_1X       ; -3.532 ; -3.532 ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  KEY[3]   ; AUDIO_DAC_ADC:u4|LRCK_1X       ; -4.345 ; -4.345 ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
; SW[*]     ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 1.039  ; 1.039  ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  SW[0]    ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 0.169  ; 0.169  ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  SW[1]    ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 0.541  ; 0.541  ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  SW[2]    ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 0.529  ; 0.529  ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  SW[3]    ; AUDIO_DAC_ADC:u4|LRCK_1X       ; -0.052 ; -0.052 ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  SW[4]    ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 0.096  ; 0.096  ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  SW[5]    ; AUDIO_DAC_ADC:u4|LRCK_1X       ; -0.087 ; -0.087 ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  SW[6]    ; AUDIO_DAC_ADC:u4|LRCK_1X       ; -0.012 ; -0.012 ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  SW[7]    ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 0.053  ; 0.053  ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  SW[8]    ; AUDIO_DAC_ADC:u4|LRCK_1X       ; -0.115 ; -0.115 ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  SW[9]    ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 0.067  ; 0.067  ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  SW[10]   ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 0.592  ; 0.592  ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  SW[11]   ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 0.979  ; 0.979  ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  SW[12]   ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 1.039  ; 1.039  ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  SW[13]   ; AUDIO_DAC_ADC:u4|LRCK_1X       ; -3.378 ; -3.378 ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  SW[14]   ; AUDIO_DAC_ADC:u4|LRCK_1X       ; -3.532 ; -3.532 ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  SW[15]   ; AUDIO_DAC_ADC:u4|LRCK_1X       ; -3.310 ; -3.310 ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  SW[16]   ; AUDIO_DAC_ADC:u4|LRCK_1X       ; -4.234 ; -4.234 ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  SW[17]   ; AUDIO_DAC_ADC:u4|LRCK_1X       ; -3.809 ; -3.809 ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
; KEY[*]    ; CLOCK_50                       ; -4.772 ; -4.772 ; Rise       ; CLOCK_50                       ;
;  KEY[0]   ; CLOCK_50                       ; -5.481 ; -5.481 ; Rise       ; CLOCK_50                       ;
;  KEY[1]   ; CLOCK_50                       ; -4.772 ; -4.772 ; Rise       ; CLOCK_50                       ;
;  KEY[2]   ; CLOCK_50                       ; -5.006 ; -5.006 ; Rise       ; CLOCK_50                       ;
;  KEY[3]   ; CLOCK_50                       ; -6.027 ; -6.027 ; Rise       ; CLOCK_50                       ;
; SW[*]     ; CLOCK_50                       ; 0.017  ; 0.017  ; Rise       ; CLOCK_50                       ;
;  SW[0]    ; CLOCK_50                       ; -0.064 ; -0.064 ; Rise       ; CLOCK_50                       ;
;  SW[1]    ; CLOCK_50                       ; 0.017  ; 0.017  ; Rise       ; CLOCK_50                       ;
;  SW[2]    ; CLOCK_50                       ; -0.111 ; -0.111 ; Rise       ; CLOCK_50                       ;
;  SW[3]    ; CLOCK_50                       ; -1.102 ; -1.102 ; Rise       ; CLOCK_50                       ;
;  SW[4]    ; CLOCK_50                       ; -0.438 ; -0.438 ; Rise       ; CLOCK_50                       ;
;  SW[5]    ; CLOCK_50                       ; -0.866 ; -0.866 ; Rise       ; CLOCK_50                       ;
;  SW[6]    ; CLOCK_50                       ; -0.470 ; -0.470 ; Rise       ; CLOCK_50                       ;
;  SW[7]    ; CLOCK_50                       ; -0.514 ; -0.514 ; Rise       ; CLOCK_50                       ;
;  SW[8]    ; CLOCK_50                       ; -0.435 ; -0.435 ; Rise       ; CLOCK_50                       ;
;  SW[9]    ; CLOCK_50                       ; -0.477 ; -0.477 ; Rise       ; CLOCK_50                       ;
;  SW[10]   ; CLOCK_50                       ; -0.010 ; -0.010 ; Rise       ; CLOCK_50                       ;
;  SW[11]   ; CLOCK_50                       ; -0.132 ; -0.132 ; Rise       ; CLOCK_50                       ;
;  SW[12]   ; CLOCK_50                       ; -0.140 ; -0.140 ; Rise       ; CLOCK_50                       ;
;  SW[13]   ; CLOCK_50                       ; -3.674 ; -3.674 ; Rise       ; CLOCK_50                       ;
;  SW[14]   ; CLOCK_50                       ; -4.301 ; -4.301 ; Rise       ; CLOCK_50                       ;
;  SW[15]   ; CLOCK_50                       ; -3.482 ; -3.482 ; Rise       ; CLOCK_50                       ;
;  SW[16]   ; CLOCK_50                       ; -4.074 ; -4.074 ; Rise       ; CLOCK_50                       ;
;  SW[17]   ; CLOCK_50                       ; -4.068 ; -4.068 ; Rise       ; CLOCK_50                       ;
; I2C_SDAT  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; -3.299 ; -3.299 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; KEY[*]    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; -5.238 ; -5.238 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
;  KEY[0]   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; -5.238 ; -5.238 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                        ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port   ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+
; AUD_ADCLRCK ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 4.053  ;        ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
; AUD_DACDAT  ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 13.411 ; 13.411 ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
; AUD_DACLRCK ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 4.053  ;        ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
; AUD_ADCLRCK ; AUDIO_DAC_ADC:u4|LRCK_1X       ;        ; 4.053  ; Fall       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
; AUD_DACDAT  ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 7.568  ; 7.568  ; Fall       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
; AUD_DACLRCK ; AUDIO_DAC_ADC:u4|LRCK_1X       ;        ; 4.053  ; Fall       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
; AUD_BCLK    ; AUDIO_DAC_ADC:u4|oAUD_BCK      ; 4.066  ;        ; Rise       ; AUDIO_DAC_ADC:u4|oAUD_BCK      ;
; AUD_BCLK    ; AUDIO_DAC_ADC:u4|oAUD_BCK      ;        ; 4.066  ; Fall       ; AUDIO_DAC_ADC:u4|oAUD_BCK      ;
; AUD_DACDAT  ; AUDIO_DAC_ADC:u4|oAUD_BCK      ; 14.031 ; 14.031 ; Fall       ; AUDIO_DAC_ADC:u4|oAUD_BCK      ;
; I2C_SCLK    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 10.466 ; 10.466 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; I2C_SDAT    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 7.804  ; 7.804  ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; I2C_SCLK    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 5.991  ;        ; Fall       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; AUD_XCK     ; CLOCK_27                       ; 2.917  ;        ; Rise       ; p1|altpll_component|pll|clk[1] ;
; AUD_XCK     ; CLOCK_27                       ;        ; 2.917  ; Fall       ; p1|altpll_component|pll|clk[1] ;
; VGA_CLK     ; CLOCK_27                       ; -7.035 ;        ; Rise       ; p1|altpll_component|pll|clk[2] ;
; VGA_CLK     ; CLOCK_27                       ;        ; -7.035 ; Fall       ; p1|altpll_component|pll|clk[2] ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port   ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+
; AUD_ADCLRCK ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 4.053  ;        ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
; AUD_DACDAT  ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 7.568  ; 7.568  ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
; AUD_DACLRCK ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 4.053  ;        ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
; AUD_ADCLRCK ; AUDIO_DAC_ADC:u4|LRCK_1X       ;        ; 4.053  ; Fall       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
; AUD_DACDAT  ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 7.568  ; 7.568  ; Fall       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
; AUD_DACLRCK ; AUDIO_DAC_ADC:u4|LRCK_1X       ;        ; 4.053  ; Fall       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
; AUD_BCLK    ; AUDIO_DAC_ADC:u4|oAUD_BCK      ; 4.066  ;        ; Rise       ; AUDIO_DAC_ADC:u4|oAUD_BCK      ;
; AUD_BCLK    ; AUDIO_DAC_ADC:u4|oAUD_BCK      ;        ; 4.066  ; Fall       ; AUDIO_DAC_ADC:u4|oAUD_BCK      ;
; AUD_DACDAT  ; AUDIO_DAC_ADC:u4|oAUD_BCK      ; 11.565 ; 11.565 ; Fall       ; AUDIO_DAC_ADC:u4|oAUD_BCK      ;
; I2C_SCLK    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 8.996  ; 5.991  ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; I2C_SDAT    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 7.804  ; 7.804  ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; I2C_SCLK    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 5.991  ;        ; Fall       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; AUD_XCK     ; CLOCK_27                       ; 2.917  ;        ; Rise       ; p1|altpll_component|pll|clk[1] ;
; AUD_XCK     ; CLOCK_27                       ;        ; 2.917  ; Fall       ; p1|altpll_component|pll|clk[1] ;
; VGA_CLK     ; CLOCK_27                       ; -7.035 ;        ; Rise       ; p1|altpll_component|pll|clk[2] ;
; VGA_CLK     ; CLOCK_27                       ;        ; -7.035 ; Fall       ; p1|altpll_component|pll|clk[2] ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+


+---------------------------------------------------------+
; Fast Model Setup Summary                                ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLOCK_50                       ; -1.396 ; -169.538      ;
; AUDIO_DAC_ADC:u4|LRCK_1X       ; -0.990 ; -23.099       ;
; I2C_AV_Config:u3|mI2C_CTRL_CLK ; -0.537 ; -13.067       ;
; p1|altpll_component|pll|clk[1] ; -0.204 ; -0.408        ;
; AUDIO_DAC_ADC:u4|oAUD_BCK      ; 0.429  ; 0.000         ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------+
; Fast Model Hold Summary                                 ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLOCK_50                       ; -1.585 ; -1.585        ;
; p1|altpll_component|pll|clk[1] ; 0.089  ; 0.000         ;
; AUDIO_DAC_ADC:u4|LRCK_1X       ; 0.103  ; 0.000         ;
; AUDIO_DAC_ADC:u4|oAUD_BCK      ; 0.215  ; 0.000         ;
; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.215  ; 0.000         ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------+
; Fast Model Recovery Summary                             ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; p1|altpll_component|pll|clk[1] ; -2.351 ; -32.914       ;
; AUDIO_DAC_ADC:u4|oAUD_BCK      ; -0.018 ; -0.072        ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------+
; Fast Model Removal Summary                             ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; AUDIO_DAC_ADC:u4|oAUD_BCK      ; 0.898 ; 0.000         ;
; p1|altpll_component|pll|clk[1] ; 2.236 ; 0.000         ;
+--------------------------------+-------+---------------+


+---------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                  ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLOCK_50                       ; -1.380 ; -213.380      ;
; AUDIO_DAC_ADC:u4|LRCK_1X       ; -0.500 ; -104.000      ;
; I2C_AV_Config:u3|mI2C_CTRL_CLK ; -0.500 ; -44.000       ;
; AUDIO_DAC_ADC:u4|oAUD_BCK      ; -0.500 ; -4.000        ;
; CLOCK_27                       ; 18.518 ; 0.000         ;
; p1|altpll_component|pll|clk[1] ; 26.777 ; 0.000         ;
+--------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                                 ;
+--------+----------------+----------------------------------+--------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node                          ; Launch Clock             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+----------------------------------+--------------------------+-------------+--------------+------------+------------+
; -1.396 ; DDS_accum3[27] ; sync_rom:sineTable_90_3|sine[1]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.263     ; 2.165      ;
; -1.396 ; DDS_accum3[27] ; sync_rom:sineTable_90_3|sine[4]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.263     ; 2.165      ;
; -1.382 ; DDS_accum3[29] ; sync_rom:sineTable_90_3|sine[1]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.263     ; 2.151      ;
; -1.382 ; DDS_accum3[29] ; sync_rom:sineTable_90_3|sine[4]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.263     ; 2.151      ;
; -1.367 ; DDS_accum3[27] ; sync_rom:sineTable_90_3|sine[7]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.260     ; 2.139      ;
; -1.353 ; DDS_accum3[29] ; sync_rom:sineTable_90_3|sine[7]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.260     ; 2.125      ;
; -1.335 ; DDS_accum[25]  ; sync_rom:sineTable|sine[3]       ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.265     ; 2.102      ;
; -1.333 ; DDS_accum[26]  ; sync_rom:sineTable|sine[3]       ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.265     ; 2.100      ;
; -1.332 ; DDS_accum3[27] ; sync_rom:sineTable_90_3|sine[5]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.263     ; 2.101      ;
; -1.331 ; DDS_accum3[28] ; sync_rom:sineTable_90_3|sine[1]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.263     ; 2.100      ;
; -1.331 ; DDS_accum3[28] ; sync_rom:sineTable_90_3|sine[4]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.263     ; 2.100      ;
; -1.329 ; DDS_accum3[27] ; sync_rom:sineTable_90_3|sine[8]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.267     ; 2.094      ;
; -1.318 ; DDS_accum3[29] ; sync_rom:sineTable_90_3|sine[5]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.263     ; 2.087      ;
; -1.315 ; DDS_accum3[29] ; sync_rom:sineTable_90_3|sine[8]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.267     ; 2.080      ;
; -1.302 ; DDS_accum3[28] ; sync_rom:sineTable_90_3|sine[7]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.260     ; 2.074      ;
; -1.295 ; DDS_accum4[27] ; sync_rom:sineTable_90_4|sine[7]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.268     ; 2.059      ;
; -1.294 ; DDS_accum3[30] ; sync_rom:sineTable_90_3|sine[1]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.263     ; 2.063      ;
; -1.294 ; DDS_accum3[30] ; sync_rom:sineTable_90_3|sine[4]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.263     ; 2.063      ;
; -1.269 ; DDS_accum3[27] ; sync_rom:sineTable_90_3|sine[3]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.260     ; 2.041      ;
; -1.269 ; DDS_accum4[27] ; sync_rom:sineTable_90_4|sine[10] ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.267     ; 2.034      ;
; -1.268 ; DDS_accum3[27] ; sync_rom:sineTable_90_3|sine[6]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.261     ; 2.039      ;
; -1.267 ; DDS_accum3[28] ; sync_rom:sineTable_90_3|sine[5]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.263     ; 2.036      ;
; -1.266 ; DDS_accum4[27] ; sync_rom:sineTable_90_4|sine[0]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.253     ; 2.045      ;
; -1.265 ; DDS_accum3[30] ; sync_rom:sineTable_90_3|sine[7]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.260     ; 2.037      ;
; -1.264 ; DDS_accum3[28] ; sync_rom:sineTable_90_3|sine[8]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.267     ; 2.029      ;
; -1.261 ; DDS_accum4[27] ; sync_rom:sineTable_90_4|sine[8]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.258     ; 2.035      ;
; -1.261 ; DDS_accum4[27] ; sync_rom:sineTable_90_4|sine[9]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.258     ; 2.035      ;
; -1.258 ; DDS_accum2[29] ; sync_rom:sineTable_90_2|sine[10] ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.283     ; 2.007      ;
; -1.255 ; DDS_accum3[29] ; sync_rom:sineTable_90_3|sine[3]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.260     ; 2.027      ;
; -1.254 ; DDS_accum3[29] ; sync_rom:sineTable_90_3|sine[6]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.261     ; 2.025      ;
; -1.251 ; DDS_accum3[27] ; sync_rom:sineTable_90_3|sine[13] ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.260     ; 2.023      ;
; -1.251 ; DDS_accum3[27] ; sync_rom:sineTable_3|sine[5]     ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.261     ; 2.022      ;
; -1.247 ; DDS_accum[26]  ; sync_rom:sineTable_90|sine[0]    ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.262     ; 2.017      ;
; -1.247 ; DDS_accum4[27] ; sync_rom:sineTable_90_4|sine[12] ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.253     ; 2.026      ;
; -1.245 ; DDS_accum[27]  ; sync_rom:sineTable|sine[3]       ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.265     ; 2.012      ;
; -1.244 ; DDS_accum4[27] ; sync_rom:sineTable_90_4|sine[4]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.258     ; 2.018      ;
; -1.243 ; DDS_accum3[27] ; sync_rom:sineTable_90_3|sine[9]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.259     ; 2.016      ;
; -1.242 ; DDS_accum3[27] ; sync_rom:sineTable_3|sine[7]     ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.260     ; 2.014      ;
; -1.242 ; DDS_accum4[26] ; sync_rom:sineTable_90_4|sine[7]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.268     ; 2.006      ;
; -1.239 ; DDS_accum[26]  ; sync_rom:sineTable_90|sine[9]    ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.266     ; 2.005      ;
; -1.239 ; DDS_accum3[27] ; sync_rom:sineTable_90_3|sine[12] ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.262     ; 2.009      ;
; -1.238 ; DDS_accum3[24] ; sync_rom:sineTable_90_3|sine[1]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.263     ; 2.007      ;
; -1.238 ; DDS_accum3[24] ; sync_rom:sineTable_90_3|sine[4]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.263     ; 2.007      ;
; -1.237 ; DDS_accum3[27] ; sync_rom:sineTable_90_3|sine[2]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.262     ; 2.007      ;
; -1.237 ; DDS_accum3[29] ; sync_rom:sineTable_90_3|sine[13] ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.260     ; 2.009      ;
; -1.235 ; DDS_accum3[26] ; sync_rom:sineTable_90_3|sine[1]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.263     ; 2.004      ;
; -1.235 ; DDS_accum3[26] ; sync_rom:sineTable_90_3|sine[4]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.263     ; 2.004      ;
; -1.232 ; DDS_accum2[29] ; sync_rom:sineTable_90_2|sine[5]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.268     ; 1.996      ;
; -1.230 ; DDS_accum2[29] ; sync_rom:sineTable_90_2|sine[4]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.273     ; 1.989      ;
; -1.230 ; DDS_accum3[30] ; sync_rom:sineTable_90_3|sine[5]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.263     ; 1.999      ;
; -1.229 ; DDS_accum3[29] ; sync_rom:sineTable_90_3|sine[9]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.259     ; 2.002      ;
; -1.227 ; DDS_accum3[30] ; sync_rom:sineTable_90_3|sine[8]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.267     ; 1.992      ;
; -1.226 ; DDS_accum4[28] ; sync_rom:sineTable_90_4|sine[7]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.268     ; 1.990      ;
; -1.225 ; DDS_accum3[29] ; sync_rom:sineTable_90_3|sine[12] ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.262     ; 1.995      ;
; -1.224 ; DDS_accum2[29] ; sync_rom:sineTable_90_2|sine[2]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.271     ; 1.985      ;
; -1.223 ; DDS_accum3[29] ; sync_rom:sineTable_90_3|sine[2]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.262     ; 1.993      ;
; -1.222 ; DDS_accum3[27] ; sync_rom:sineTable_3|sine[8]     ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.267     ; 1.987      ;
; -1.220 ; DDS_accum2[29] ; sync_rom:sineTable_90_2|sine[0]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.262     ; 1.990      ;
; -1.218 ; DDS_accum4[25] ; sync_rom:sineTable_4|sine[7]     ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.264     ; 1.986      ;
; -1.217 ; DDS_accum[26]  ; sync_rom:sineTable_90|sine[2]    ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.260     ; 1.989      ;
; -1.216 ; DDS_accum2[29] ; sync_rom:sineTable_2|sine[10]    ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.285     ; 1.963      ;
; -1.216 ; DDS_accum4[26] ; sync_rom:sineTable_90_4|sine[10] ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.267     ; 1.981      ;
; -1.215 ; DDS_accum3[27] ; sync_rom:sineTable_90_3|sine[11] ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.264     ; 1.983      ;
; -1.215 ; DDS_accum[27]  ; sync_rom:sineTable_90|sine[0]    ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.262     ; 1.985      ;
; -1.214 ; DDS_accum[29]  ; sync_rom:sineTable|sine[3]       ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.265     ; 1.981      ;
; -1.213 ; DDS_accum3[27] ; sync_rom:sineTable_90_3|sine[0]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.264     ; 1.981      ;
; -1.209 ; DDS_accum4[27] ; sync_rom:sineTable_4|sine[12]    ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.254     ; 1.987      ;
; -1.209 ; DDS_accum3[24] ; sync_rom:sineTable_90_3|sine[7]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.260     ; 1.981      ;
; -1.208 ; DDS_accum4[30] ; sync_rom:sineTable_90_4|sine[12] ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.253     ; 1.987      ;
; -1.208 ; DDS_accum4[26] ; sync_rom:sineTable_90_4|sine[8]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.258     ; 1.982      ;
; -1.208 ; DDS_accum4[26] ; sync_rom:sineTable_90_4|sine[9]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.258     ; 1.982      ;
; -1.207 ; DDS_accum2[29] ; sync_rom:sineTable_90_2|sine[8]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.266     ; 1.973      ;
; -1.207 ; DDS_accum[27]  ; sync_rom:sineTable_90|sine[9]    ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.266     ; 1.973      ;
; -1.206 ; DDS_accum2[29] ; sync_rom:sineTable_90_2|sine[9]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.260     ; 1.978      ;
; -1.206 ; DDS_accum3[26] ; sync_rom:sineTable_90_3|sine[7]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.260     ; 1.978      ;
; -1.204 ; DDS_accum3[28] ; sync_rom:sineTable_90_3|sine[3]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.260     ; 1.976      ;
; -1.203 ; DDS_accum3[28] ; sync_rom:sineTable_90_3|sine[6]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.261     ; 1.974      ;
; -1.201 ; DDS_accum3[29] ; sync_rom:sineTable_90_3|sine[11] ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.264     ; 1.969      ;
; -1.200 ; DDS_accum[30]  ; sync_rom:sineTable_90|sine[9]    ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.266     ; 1.966      ;
; -1.200 ; DDS_accum[28]  ; sync_rom:sineTable|sine[3]       ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.265     ; 1.967      ;
; -1.199 ; DDS_accum3[29] ; sync_rom:sineTable_90_3|sine[0]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.264     ; 1.967      ;
; -1.199 ; DDS_accum4[29] ; sync_rom:sineTable_90_4|sine[12] ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.253     ; 1.978      ;
; -1.198 ; DDS_accum3[29] ; sync_rom:sineTable_3|sine[3]     ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.260     ; 1.970      ;
; -1.198 ; DDS_accum4[27] ; sync_rom:sineTable_4|sine[6]     ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.262     ; 1.968      ;
; -1.198 ; DDS_accum4[25] ; sync_rom:sineTable_90_4|sine[7]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.268     ; 1.962      ;
; -1.196 ; DDS_accum3[29] ; sync_rom:sineTable_3|sine[5]     ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.261     ; 1.967      ;
; -1.194 ; DDS_accum4[26] ; sync_rom:sineTable_90_4|sine[12] ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.253     ; 1.973      ;
; -1.191 ; DDS_accum4[27] ; sync_rom:sineTable_4|sine[2]     ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.257     ; 1.966      ;
; -1.191 ; DDS_accum4[30] ; sync_rom:sineTable_4|sine[12]    ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.254     ; 1.969      ;
; -1.191 ; DDS_accum4[26] ; sync_rom:sineTable_90_4|sine[4]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.258     ; 1.965      ;
; -1.190 ; DDS_accum2[29] ; sync_rom:sineTable_2|sine[12]    ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.277     ; 1.945      ;
; -1.188 ; DDS_accum4[27] ; sync_rom:sineTable_4|sine[1]     ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.254     ; 1.966      ;
; -1.188 ; DDS_accum2[29] ; sync_rom:sineTable_2|sine[4]     ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.273     ; 1.947      ;
; -1.186 ; DDS_accum3[28] ; sync_rom:sineTable_90_3|sine[13] ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.260     ; 1.958      ;
; -1.185 ; DDS_accum[26]  ; sync_rom:sineTable_90|sine[7]    ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.250     ; 1.967      ;
; -1.185 ; DDS_accum4[27] ; sync_rom:sineTable_4|sine[8]     ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.256     ; 1.961      ;
; -1.185 ; DDS_accum[27]  ; sync_rom:sineTable_90|sine[2]    ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.260     ; 1.957      ;
; -1.183 ; DDS_accum2[27] ; sync_rom:sineTable_90_2|sine[10] ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.283     ; 1.932      ;
; -1.183 ; DDS_accum[29]  ; sync_rom:sineTable_90|sine[9]    ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.266     ; 1.949      ;
; -1.181 ; DDS_accum4[27] ; sync_rom:sineTable_90_4|sine[6]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; CLOCK_50    ; 1.000        ; -0.263     ; 1.950      ;
+--------+----------------+----------------------------------+--------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'AUDIO_DAC_ADC:u4|LRCK_1X'                                                                                                                ;
+--------+---------------------------------+-------------------------------+--------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                       ; Launch Clock ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+-------------------------------+--------------+--------------------------+--------------+------------+------------+
; -0.990 ; sync_rom:sineTable|sine[2]      ; AUDIO_DAC_ADC:u4|AUD_outR[15] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.264      ; 2.286      ;
; -0.959 ; sync_rom:sineTable_90_3|sine[1] ; AUDIO_DAC_ADC:u4|AUD_outL[15] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.251      ; 2.242      ;
; -0.956 ; sync_rom:sineTable|sine[1]      ; AUDIO_DAC_ADC:u4|AUD_outR[15] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.262      ; 2.250      ;
; -0.955 ; sync_rom:sineTable|sine[2]      ; AUDIO_DAC_ADC:u4|AUD_outR[14] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.264      ; 2.251      ;
; -0.947 ; sync_rom:sineTable_2|sine[2]    ; AUDIO_DAC_ADC:u4|AUD_outR[15] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.277      ; 2.256      ;
; -0.934 ; sync_rom:sineTable_2|sine[0]    ; AUDIO_DAC_ADC:u4|AUD_outR[15] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.267      ; 2.233      ;
; -0.924 ; sync_rom:sineTable_90_3|sine[1] ; AUDIO_DAC_ADC:u4|AUD_outL[14] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.251      ; 2.207      ;
; -0.923 ; sync_rom:sineTable|sine[7]      ; AUDIO_DAC_ADC:u4|AUD_outR[15] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.254      ; 2.209      ;
; -0.921 ; sync_rom:sineTable|sine[1]      ; AUDIO_DAC_ADC:u4|AUD_outR[14] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.262      ; 2.215      ;
; -0.920 ; sync_rom:sineTable|sine[2]      ; AUDIO_DAC_ADC:u4|AUD_outR[13] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.264      ; 2.216      ;
; -0.915 ; sync_rom:sineTable|sine[6]      ; AUDIO_DAC_ADC:u4|AUD_outR[15] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.269      ; 2.216      ;
; -0.912 ; sync_rom:sineTable_2|sine[2]    ; AUDIO_DAC_ADC:u4|AUD_outR[14] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.277      ; 2.221      ;
; -0.901 ; sync_rom:sineTable_2|sine[1]    ; AUDIO_DAC_ADC:u4|AUD_outR[15] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.280      ; 2.213      ;
; -0.899 ; sync_rom:sineTable|sine[0]      ; AUDIO_DAC_ADC:u4|AUD_outR[15] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.266      ; 2.197      ;
; -0.899 ; sync_rom:sineTable_2|sine[0]    ; AUDIO_DAC_ADC:u4|AUD_outR[14] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.267      ; 2.198      ;
; -0.895 ; sync_rom:sineTable_2|sine[4]    ; AUDIO_DAC_ADC:u4|AUD_outR[15] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.279      ; 2.206      ;
; -0.889 ; sync_rom:sineTable_90_3|sine[1] ; AUDIO_DAC_ADC:u4|AUD_outL[13] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.251      ; 2.172      ;
; -0.888 ; sync_rom:sineTable|sine[7]      ; AUDIO_DAC_ADC:u4|AUD_outR[14] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.254      ; 2.174      ;
; -0.886 ; sync_rom:sineTable|sine[1]      ; AUDIO_DAC_ADC:u4|AUD_outR[13] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.262      ; 2.180      ;
; -0.885 ; sync_rom:sineTable|sine[2]      ; AUDIO_DAC_ADC:u4|AUD_outR[12] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.264      ; 2.181      ;
; -0.885 ; sync_rom:sineTable|sine[3]      ; AUDIO_DAC_ADC:u4|AUD_outR[15] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.269      ; 2.186      ;
; -0.883 ; sync_rom:sineTable|sine[5]      ; AUDIO_DAC_ADC:u4|AUD_outR[15] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.263      ; 2.178      ;
; -0.880 ; sync_rom:sineTable|sine[6]      ; AUDIO_DAC_ADC:u4|AUD_outR[14] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.269      ; 2.181      ;
; -0.877 ; sync_rom:sineTable_2|sine[2]    ; AUDIO_DAC_ADC:u4|AUD_outR[13] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.277      ; 2.186      ;
; -0.866 ; sync_rom:sineTable_2|sine[1]    ; AUDIO_DAC_ADC:u4|AUD_outR[14] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.280      ; 2.178      ;
; -0.864 ; sync_rom:sineTable|sine[0]      ; AUDIO_DAC_ADC:u4|AUD_outR[14] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.266      ; 2.162      ;
; -0.864 ; sync_rom:sineTable_2|sine[0]    ; AUDIO_DAC_ADC:u4|AUD_outR[13] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.267      ; 2.163      ;
; -0.860 ; sync_rom:sineTable_2|sine[4]    ; AUDIO_DAC_ADC:u4|AUD_outR[14] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.279      ; 2.171      ;
; -0.854 ; sync_rom:sineTable_90_3|sine[1] ; AUDIO_DAC_ADC:u4|AUD_outL[12] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.251      ; 2.137      ;
; -0.853 ; sync_rom:sineTable|sine[7]      ; AUDIO_DAC_ADC:u4|AUD_outR[13] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.254      ; 2.139      ;
; -0.851 ; sync_rom:sineTable_2|sine[5]    ; AUDIO_DAC_ADC:u4|AUD_outR[15] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.272      ; 2.155      ;
; -0.851 ; sync_rom:sineTable|sine[1]      ; AUDIO_DAC_ADC:u4|AUD_outR[12] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.262      ; 2.145      ;
; -0.850 ; sync_rom:sineTable|sine[2]      ; AUDIO_DAC_ADC:u4|AUD_outR[11] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.264      ; 2.146      ;
; -0.850 ; sync_rom:sineTable_90|sine[7]   ; AUDIO_DAC_ADC:u4|AUD_outL[15] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.251      ; 2.133      ;
; -0.850 ; sync_rom:sineTable|sine[3]      ; AUDIO_DAC_ADC:u4|AUD_outR[14] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.269      ; 2.151      ;
; -0.848 ; sync_rom:sineTable|sine[5]      ; AUDIO_DAC_ADC:u4|AUD_outR[14] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.263      ; 2.143      ;
; -0.846 ; sync_rom:sineTable_90_3|sine[4] ; AUDIO_DAC_ADC:u4|AUD_outL[15] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.251      ; 2.129      ;
; -0.845 ; sync_rom:sineTable|sine[6]      ; AUDIO_DAC_ADC:u4|AUD_outR[13] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.269      ; 2.146      ;
; -0.842 ; sync_rom:sineTable_2|sine[2]    ; AUDIO_DAC_ADC:u4|AUD_outR[12] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.277      ; 2.151      ;
; -0.834 ; sync_rom:sineTable_90_4|sine[1] ; AUDIO_DAC_ADC:u4|AUD_outL[15] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.255      ; 2.121      ;
; -0.831 ; sync_rom:sineTable_2|sine[1]    ; AUDIO_DAC_ADC:u4|AUD_outR[13] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.280      ; 2.143      ;
; -0.829 ; sync_rom:sineTable|sine[0]      ; AUDIO_DAC_ADC:u4|AUD_outR[13] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.266      ; 2.127      ;
; -0.829 ; sync_rom:sineTable_2|sine[0]    ; AUDIO_DAC_ADC:u4|AUD_outR[12] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.267      ; 2.128      ;
; -0.825 ; sync_rom:sineTable_2|sine[4]    ; AUDIO_DAC_ADC:u4|AUD_outR[13] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.279      ; 2.136      ;
; -0.819 ; sync_rom:sineTable_90|sine[0]   ; AUDIO_DAC_ADC:u4|AUD_outL[15] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.263      ; 2.114      ;
; -0.818 ; sync_rom:sineTable_3|sine[1]    ; AUDIO_DAC_ADC:u4|AUD_outR[15] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.252      ; 2.102      ;
; -0.818 ; sync_rom:sineTable|sine[7]      ; AUDIO_DAC_ADC:u4|AUD_outR[12] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.254      ; 2.104      ;
; -0.817 ; sync_rom:sineTable_2|sine[3]    ; AUDIO_DAC_ADC:u4|AUD_outR[15] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.272      ; 2.121      ;
; -0.816 ; sync_rom:sineTable_2|sine[5]    ; AUDIO_DAC_ADC:u4|AUD_outR[14] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.272      ; 2.120      ;
; -0.816 ; sync_rom:sineTable|sine[1]      ; AUDIO_DAC_ADC:u4|AUD_outR[11] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.262      ; 2.110      ;
; -0.815 ; sync_rom:sineTable_90|sine[7]   ; AUDIO_DAC_ADC:u4|AUD_outL[14] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.251      ; 2.098      ;
; -0.815 ; sync_rom:sineTable|sine[3]      ; AUDIO_DAC_ADC:u4|AUD_outR[13] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.269      ; 2.116      ;
; -0.813 ; sync_rom:sineTable|sine[5]      ; AUDIO_DAC_ADC:u4|AUD_outR[13] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.263      ; 2.108      ;
; -0.811 ; sync_rom:sineTable_90_3|sine[4] ; AUDIO_DAC_ADC:u4|AUD_outL[14] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.251      ; 2.094      ;
; -0.810 ; sync_rom:sineTable|sine[6]      ; AUDIO_DAC_ADC:u4|AUD_outR[12] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.269      ; 2.111      ;
; -0.808 ; sync_rom:sineTable_90|sine[4]   ; AUDIO_DAC_ADC:u4|AUD_outL[15] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.264      ; 2.104      ;
; -0.807 ; sync_rom:sineTable_2|sine[2]    ; AUDIO_DAC_ADC:u4|AUD_outR[11] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.277      ; 2.116      ;
; -0.799 ; sync_rom:sineTable_90_4|sine[1] ; AUDIO_DAC_ADC:u4|AUD_outL[14] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.255      ; 2.086      ;
; -0.798 ; sync_rom:sineTable_3|sine[2]    ; AUDIO_DAC_ADC:u4|AUD_outR[15] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.253      ; 2.083      ;
; -0.797 ; sync_rom:sineTable_90_4|sine[2] ; AUDIO_DAC_ADC:u4|AUD_outL[15] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.257      ; 2.086      ;
; -0.796 ; sync_rom:sineTable_2|sine[1]    ; AUDIO_DAC_ADC:u4|AUD_outR[12] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.280      ; 2.108      ;
; -0.794 ; sync_rom:sineTable|sine[0]      ; AUDIO_DAC_ADC:u4|AUD_outR[12] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.266      ; 2.092      ;
; -0.794 ; sync_rom:sineTable_2|sine[0]    ; AUDIO_DAC_ADC:u4|AUD_outR[11] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.267      ; 2.093      ;
; -0.790 ; sync_rom:sineTable_2|sine[4]    ; AUDIO_DAC_ADC:u4|AUD_outR[12] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.279      ; 2.101      ;
; -0.789 ; sync_rom:sineTable_90|sine[2]   ; AUDIO_DAC_ADC:u4|AUD_outL[15] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.261      ; 2.082      ;
; -0.788 ; sync_rom:sineTable_90|sine[1]   ; AUDIO_DAC_ADC:u4|AUD_outL[15] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.272      ; 2.092      ;
; -0.784 ; sync_rom:sineTable_90|sine[0]   ; AUDIO_DAC_ADC:u4|AUD_outL[14] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.263      ; 2.079      ;
; -0.783 ; sync_rom:sineTable_3|sine[1]    ; AUDIO_DAC_ADC:u4|AUD_outR[14] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.252      ; 2.067      ;
; -0.783 ; sync_rom:sineTable|sine[7]      ; AUDIO_DAC_ADC:u4|AUD_outR[11] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.254      ; 2.069      ;
; -0.782 ; sync_rom:sineTable_2|sine[3]    ; AUDIO_DAC_ADC:u4|AUD_outR[14] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.272      ; 2.086      ;
; -0.781 ; sync_rom:sineTable_2|sine[5]    ; AUDIO_DAC_ADC:u4|AUD_outR[13] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.272      ; 2.085      ;
; -0.780 ; sync_rom:sineTable_90|sine[7]   ; AUDIO_DAC_ADC:u4|AUD_outL[13] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.251      ; 2.063      ;
; -0.780 ; sync_rom:sineTable|sine[3]      ; AUDIO_DAC_ADC:u4|AUD_outR[12] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.269      ; 2.081      ;
; -0.778 ; sync_rom:sineTable_90_3|sine[2] ; AUDIO_DAC_ADC:u4|AUD_outL[15] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.250      ; 2.060      ;
; -0.778 ; sync_rom:sineTable|sine[5]      ; AUDIO_DAC_ADC:u4|AUD_outR[12] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.263      ; 2.073      ;
; -0.778 ; sync_rom:sineTable_4|sine[2]    ; AUDIO_DAC_ADC:u4|AUD_outR[15] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.260      ; 2.070      ;
; -0.776 ; sync_rom:sineTable_90_3|sine[4] ; AUDIO_DAC_ADC:u4|AUD_outL[13] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.251      ; 2.059      ;
; -0.775 ; sync_rom:sineTable|sine[6]      ; AUDIO_DAC_ADC:u4|AUD_outR[11] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.269      ; 2.076      ;
; -0.773 ; sync_rom:sineTable_90|sine[4]   ; AUDIO_DAC_ADC:u4|AUD_outL[14] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.264      ; 2.069      ;
; -0.772 ; sync_rom:sineTable_2|sine[7]    ; AUDIO_DAC_ADC:u4|AUD_outR[15] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.267      ; 2.071      ;
; -0.764 ; sync_rom:sineTable_90_4|sine[1] ; AUDIO_DAC_ADC:u4|AUD_outL[13] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.255      ; 2.051      ;
; -0.763 ; sync_rom:sineTable_2|sine[8]    ; AUDIO_DAC_ADC:u4|AUD_outR[15] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.285      ; 2.080      ;
; -0.763 ; sync_rom:sineTable_90_4|sine[3] ; AUDIO_DAC_ADC:u4|AUD_outL[15] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.255      ; 2.050      ;
; -0.763 ; sync_rom:sineTable_3|sine[2]    ; AUDIO_DAC_ADC:u4|AUD_outR[14] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.253      ; 2.048      ;
; -0.762 ; sync_rom:sineTable_90_4|sine[2] ; AUDIO_DAC_ADC:u4|AUD_outL[14] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.257      ; 2.051      ;
; -0.761 ; sync_rom:sineTable_2|sine[1]    ; AUDIO_DAC_ADC:u4|AUD_outR[11] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.280      ; 2.073      ;
; -0.759 ; sync_rom:sineTable|sine[0]      ; AUDIO_DAC_ADC:u4|AUD_outR[11] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.266      ; 2.057      ;
; -0.757 ; sync_rom:sineTable_90_4|sine[7] ; AUDIO_DAC_ADC:u4|AUD_outL[15] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.268      ; 2.057      ;
; -0.755 ; sync_rom:sineTable_2|sine[4]    ; AUDIO_DAC_ADC:u4|AUD_outR[11] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.279      ; 2.066      ;
; -0.755 ; sync_rom:sineTable_90_2|sine[2] ; AUDIO_DAC_ADC:u4|AUD_outL[15] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.274      ; 2.061      ;
; -0.754 ; sync_rom:sineTable_90|sine[2]   ; AUDIO_DAC_ADC:u4|AUD_outL[14] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.261      ; 2.047      ;
; -0.753 ; sync_rom:sineTable_90|sine[1]   ; AUDIO_DAC_ADC:u4|AUD_outL[14] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.272      ; 2.057      ;
; -0.749 ; sync_rom:sineTable_90|sine[0]   ; AUDIO_DAC_ADC:u4|AUD_outL[13] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.263      ; 2.044      ;
; -0.748 ; sync_rom:sineTable|sine[4]      ; AUDIO_DAC_ADC:u4|AUD_outR[15] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.267      ; 2.047      ;
; -0.748 ; sync_rom:sineTable_3|sine[1]    ; AUDIO_DAC_ADC:u4|AUD_outR[13] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.252      ; 2.032      ;
; -0.747 ; sync_rom:sineTable_90_4|sine[0] ; AUDIO_DAC_ADC:u4|AUD_outL[15] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.253      ; 2.032      ;
; -0.747 ; sync_rom:sineTable_2|sine[3]    ; AUDIO_DAC_ADC:u4|AUD_outR[13] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.272      ; 2.051      ;
; -0.746 ; sync_rom:sineTable_2|sine[5]    ; AUDIO_DAC_ADC:u4|AUD_outR[12] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.272      ; 2.050      ;
; -0.745 ; sync_rom:sineTable|sine[3]      ; AUDIO_DAC_ADC:u4|AUD_outR[11] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.269      ; 2.046      ;
; -0.743 ; sync_rom:sineTable_90_3|sine[2] ; AUDIO_DAC_ADC:u4|AUD_outL[14] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|LRCK_1X ; 1.000        ; 0.250      ; 2.025      ;
+--------+---------------------------------+-------------------------------+--------------+--------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'I2C_AV_Config:u3|mI2C_CTRL_CLK'                                                                                                                                                               ;
+--------+--------------------------------------------------+-------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                   ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+-------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.537 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|SDO    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.570      ;
; -0.522 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SDO    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.555      ;
; -0.513 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SDO    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.546      ;
; -0.433 ; I2C_AV_Config:u3|I2C_Controller:u0|SD[11]        ; I2C_AV_Config:u3|I2C_Controller:u0|SDO    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.465      ;
; -0.432 ; I2C_AV_Config:u3|I2C_Controller:u0|SD[4]         ; I2C_AV_Config:u3|I2C_Controller:u0|SDO    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.464      ;
; -0.413 ; I2C_AV_Config:u3|I2C_Controller:u0|SD[22]        ; I2C_AV_Config:u3|I2C_Controller:u0|SDO    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.445      ;
; -0.405 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[22]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.437      ;
; -0.405 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[12]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.437      ;
; -0.405 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[10]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.437      ;
; -0.405 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[11]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.437      ;
; -0.405 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[3]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.437      ;
; -0.405 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[4]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.437      ;
; -0.405 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[0]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.437      ;
; -0.405 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[9]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.437      ;
; -0.405 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[2]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.437      ;
; -0.405 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[1]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.437      ;
; -0.405 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[5]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.437      ;
; -0.404 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[22]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.436      ;
; -0.404 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[12]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.436      ;
; -0.404 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[10]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.436      ;
; -0.404 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[11]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.436      ;
; -0.404 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[3]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.436      ;
; -0.404 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[4]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.436      ;
; -0.404 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[0]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.436      ;
; -0.404 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[9]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.436      ;
; -0.404 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[2]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.436      ;
; -0.404 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[1]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.436      ;
; -0.404 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[5]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.436      ;
; -0.384 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SDO    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.417      ;
; -0.356 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|LUT_INDEX[2]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.388      ;
; -0.356 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|LUT_INDEX[3]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.388      ;
; -0.356 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|LUT_INDEX[1]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.388      ;
; -0.356 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|LUT_INDEX[5]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.388      ;
; -0.356 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|LUT_INDEX[4]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.388      ;
; -0.355 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|LUT_INDEX[2]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.387      ;
; -0.355 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|LUT_INDEX[3]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.387      ;
; -0.355 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|LUT_INDEX[1]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.387      ;
; -0.355 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|LUT_INDEX[5]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.387      ;
; -0.355 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|LUT_INDEX[4]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.387      ;
; -0.318 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|ACK3   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.005      ; 1.355      ;
; -0.312 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[22]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 1.342      ;
; -0.312 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[12]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 1.342      ;
; -0.312 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[10]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 1.342      ;
; -0.312 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[11]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 1.342      ;
; -0.312 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[3]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 1.342      ;
; -0.312 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[4]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 1.342      ;
; -0.312 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[0]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 1.342      ;
; -0.312 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[9]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 1.342      ;
; -0.312 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[2]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 1.342      ;
; -0.312 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[1]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 1.342      ;
; -0.312 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[5]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 1.342      ;
; -0.311 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[22]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.343      ;
; -0.311 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[12]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.343      ;
; -0.311 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[10]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.343      ;
; -0.311 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[11]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.343      ;
; -0.311 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[3]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.343      ;
; -0.311 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[4]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.343      ;
; -0.311 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[0]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.343      ;
; -0.311 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[9]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.343      ;
; -0.311 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[2]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.343      ;
; -0.311 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[1]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.343      ;
; -0.311 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[5]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.343      ;
; -0.309 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|ACK3   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.005      ; 1.346      ;
; -0.306 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[22] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.339      ;
; -0.306 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[12] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.339      ;
; -0.306 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[10] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.339      ;
; -0.306 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[11] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.339      ;
; -0.306 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[3]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.339      ;
; -0.306 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[4]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.339      ;
; -0.306 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[0]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.339      ;
; -0.306 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[2]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.339      ;
; -0.306 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[1]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.339      ;
; -0.306 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[5]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.339      ;
; -0.301 ; I2C_AV_Config:u3|I2C_Controller:u0|SD[9]         ; I2C_AV_Config:u3|I2C_Controller:u0|SDO    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.003      ; 1.336      ;
; -0.296 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[9]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 1.326      ;
; -0.289 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[22] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.322      ;
; -0.289 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[12] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.322      ;
; -0.289 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[10] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.322      ;
; -0.289 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[11] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.322      ;
; -0.289 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[3]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.322      ;
; -0.289 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[4]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.322      ;
; -0.289 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[0]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.322      ;
; -0.289 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[2]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.322      ;
; -0.289 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[1]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.322      ;
; -0.289 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[5]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.322      ;
; -0.282 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[22]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.314      ;
; -0.282 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[12]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.314      ;
; -0.282 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[10]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.314      ;
; -0.282 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[11]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.314      ;
; -0.282 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[3]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.314      ;
; -0.282 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[4]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.314      ;
; -0.282 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[0]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.314      ;
; -0.282 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[9]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.314      ;
; -0.282 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[2]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.314      ;
; -0.282 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[1]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.314      ;
; -0.282 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[5]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.314      ;
; -0.279 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[9]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 1.309      ;
; -0.278 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mSetup_ST.0001           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 1.312      ;
; -0.278 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mSetup_ST.0000           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 1.312      ;
; -0.278 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mSetup_ST.0010           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 1.312      ;
+--------+--------------------------------------------------+-------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'p1|altpll_component|pll|clk[1]'                                                                                                                                    ;
+--------+---------------------------------+---------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.204 ; AUDIO_DAC_ADC:u4|LRCK_1X        ; AUDIO_DAC_ADC:u4|LRCK_1X        ; AUDIO_DAC_ADC:u4|LRCK_1X       ; p1|altpll_component|pll|clk[1] ; 0.005        ; -0.015     ; 0.367      ;
; -0.204 ; AUDIO_DAC_ADC:u4|LRCK_1X        ; AUDIO_DAC_ADC:u4|LRCK_1X        ; AUDIO_DAC_ADC:u4|LRCK_1X       ; p1|altpll_component|pll|clk[1] ; 0.005        ; -0.015     ; 0.367      ;
; -0.204 ; AUDIO_DAC_ADC:u4|oAUD_BCK       ; AUDIO_DAC_ADC:u4|oAUD_BCK       ; AUDIO_DAC_ADC:u4|oAUD_BCK      ; p1|altpll_component|pll|clk[1] ; 0.005        ; -0.015     ; 0.367      ;
; -0.204 ; AUDIO_DAC_ADC:u4|oAUD_BCK       ; AUDIO_DAC_ADC:u4|oAUD_BCK       ; AUDIO_DAC_ADC:u4|oAUD_BCK      ; p1|altpll_component|pll|clk[1] ; 0.005        ; -0.015     ; 0.367      ;
; 54.050 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.537      ;
; 54.050 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.537      ;
; 54.050 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.537      ;
; 54.050 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.537      ;
; 54.050 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.537      ;
; 54.050 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.537      ;
; 54.050 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.537      ;
; 54.050 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.537      ;
; 54.050 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.537      ;
; 54.074 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.513      ;
; 54.074 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.513      ;
; 54.074 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.513      ;
; 54.074 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.513      ;
; 54.074 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.513      ;
; 54.074 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.513      ;
; 54.074 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.513      ;
; 54.074 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.513      ;
; 54.074 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.513      ;
; 54.135 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.452      ;
; 54.135 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.452      ;
; 54.135 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.452      ;
; 54.135 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.452      ;
; 54.135 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.452      ;
; 54.135 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.452      ;
; 54.135 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.452      ;
; 54.135 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.452      ;
; 54.135 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.452      ;
; 54.159 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.428      ;
; 54.159 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.428      ;
; 54.159 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.428      ;
; 54.159 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.428      ;
; 54.159 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.428      ;
; 54.159 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.428      ;
; 54.159 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.428      ;
; 54.159 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.428      ;
; 54.159 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.428      ;
; 54.183 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.404      ;
; 54.183 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.404      ;
; 54.183 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.404      ;
; 54.183 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.404      ;
; 54.183 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.404      ;
; 54.183 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.404      ;
; 54.183 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.404      ;
; 54.183 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.404      ;
; 54.183 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.404      ;
; 54.283 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.304      ;
; 54.283 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.304      ;
; 54.283 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.304      ;
; 54.283 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.304      ;
; 54.283 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.304      ;
; 54.283 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.304      ;
; 54.283 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.304      ;
; 54.283 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.304      ;
; 54.283 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.304      ;
; 54.396 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC_ADC:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.191      ;
; 54.401 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.186      ;
; 54.401 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.186      ;
; 54.401 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.186      ;
; 54.401 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.186      ;
; 54.401 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.186      ;
; 54.401 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.186      ;
; 54.401 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.186      ;
; 54.401 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.186      ;
; 54.401 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.186      ;
; 54.420 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC_ADC:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.167      ;
; 54.481 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC_ADC:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.106      ;
; 54.505 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC_ADC:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.082      ;
; 54.529 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC_ADC:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.058      ;
; 54.629 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC_ADC:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.958      ;
; 54.649 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.938      ;
; 54.649 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.938      ;
; 54.649 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.938      ;
; 54.649 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.938      ;
; 54.649 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.938      ;
; 54.649 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.938      ;
; 54.649 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.938      ;
; 54.649 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.938      ;
; 54.649 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.938      ;
; 54.692 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.895      ;
; 54.692 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.895      ;
; 54.692 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.895      ;
; 54.692 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.895      ;
; 54.692 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.895      ;
; 54.692 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.895      ;
; 54.692 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.895      ;
; 54.692 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.895      ;
; 54.692 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.895      ;
; 54.747 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC_ADC:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.840      ;
; 54.979 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC_ADC:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.608      ;
; 55.051 ; AUDIO_DAC_ADC:u4|BCK_DIV[2]     ; AUDIO_DAC_ADC:u4|oAUD_BCK       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.536      ;
; 55.059 ; AUDIO_DAC_ADC:u4|BCK_DIV[0]     ; AUDIO_DAC_ADC:u4|BCK_DIV[1]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.528      ;
; 55.063 ; AUDIO_DAC_ADC:u4|BCK_DIV[0]     ; AUDIO_DAC_ADC:u4|BCK_DIV[2]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.524      ;
; 55.066 ; AUDIO_DAC_ADC:u4|BCK_DIV[1]     ; AUDIO_DAC_ADC:u4|BCK_DIV[0]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.521      ;
; 55.067 ; AUDIO_DAC_ADC:u4|BCK_DIV[0]     ; AUDIO_DAC_ADC:u4|oAUD_BCK       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.520      ;
; 55.106 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC_ADC:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.481      ;
; 55.178 ; AUDIO_DAC_ADC:u4|BCK_DIV[2]     ; AUDIO_DAC_ADC:u4|BCK_DIV[1]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.409      ;
+--------+---------------------------------+---------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'AUDIO_DAC_ADC:u4|oAUD_BCK'                                                                                                                        ;
+-------+------------------------------+------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.429 ; AUDIO_DAC_ADC:u4|SEL_Cont[2] ; AUDIO_DAC_ADC:u4|SEL_Cont[3] ; AUDIO_DAC_ADC:u4|oAUD_BCK ; AUDIO_DAC_ADC:u4|oAUD_BCK ; 1.000        ; 0.000      ; 0.603      ;
; 0.512 ; AUDIO_DAC_ADC:u4|SEL_Cont[1] ; AUDIO_DAC_ADC:u4|SEL_Cont[3] ; AUDIO_DAC_ADC:u4|oAUD_BCK ; AUDIO_DAC_ADC:u4|oAUD_BCK ; 1.000        ; 0.000      ; 0.520      ;
; 0.513 ; AUDIO_DAC_ADC:u4|SEL_Cont[1] ; AUDIO_DAC_ADC:u4|SEL_Cont[2] ; AUDIO_DAC_ADC:u4|oAUD_BCK ; AUDIO_DAC_ADC:u4|oAUD_BCK ; 1.000        ; 0.000      ; 0.519      ;
; 0.627 ; AUDIO_DAC_ADC:u4|SEL_Cont[0] ; AUDIO_DAC_ADC:u4|SEL_Cont[1] ; AUDIO_DAC_ADC:u4|oAUD_BCK ; AUDIO_DAC_ADC:u4|oAUD_BCK ; 1.000        ; 0.000      ; 0.405      ;
; 0.627 ; AUDIO_DAC_ADC:u4|SEL_Cont[0] ; AUDIO_DAC_ADC:u4|SEL_Cont[3] ; AUDIO_DAC_ADC:u4|oAUD_BCK ; AUDIO_DAC_ADC:u4|oAUD_BCK ; 1.000        ; 0.000      ; 0.405      ;
; 0.627 ; AUDIO_DAC_ADC:u4|SEL_Cont[0] ; AUDIO_DAC_ADC:u4|SEL_Cont[2] ; AUDIO_DAC_ADC:u4|oAUD_BCK ; AUDIO_DAC_ADC:u4|oAUD_BCK ; 1.000        ; 0.000      ; 0.405      ;
; 0.665 ; AUDIO_DAC_ADC:u4|SEL_Cont[0] ; AUDIO_DAC_ADC:u4|SEL_Cont[0] ; AUDIO_DAC_ADC:u4|oAUD_BCK ; AUDIO_DAC_ADC:u4|oAUD_BCK ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; AUDIO_DAC_ADC:u4|SEL_Cont[3] ; AUDIO_DAC_ADC:u4|SEL_Cont[3] ; AUDIO_DAC_ADC:u4|oAUD_BCK ; AUDIO_DAC_ADC:u4|oAUD_BCK ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; AUDIO_DAC_ADC:u4|SEL_Cont[2] ; AUDIO_DAC_ADC:u4|SEL_Cont[2] ; AUDIO_DAC_ADC:u4|oAUD_BCK ; AUDIO_DAC_ADC:u4|oAUD_BCK ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; AUDIO_DAC_ADC:u4|SEL_Cont[1] ; AUDIO_DAC_ADC:u4|SEL_Cont[1] ; AUDIO_DAC_ADC:u4|oAUD_BCK ; AUDIO_DAC_ADC:u4|oAUD_BCK ; 1.000        ; 0.000      ; 0.367      ;
+-------+------------------------------+------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                                                            ;
+--------+-----------------------------------+-----------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+--------------------------------+-------------+--------------+------------+------------+
; -1.585 ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; CLOCK_50    ; 0.000        ; 1.659      ; 0.367      ;
; -1.085 ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; CLOCK_50    ; -0.500       ; 1.659      ; 0.367      ;
; 0.215  ; Reset_Delay:r0|Cont[0]            ; Reset_Delay:r0|Cont[0]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.243  ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.395      ;
; 0.244  ; Reset_Delay:r0|Cont[19]           ; Reset_Delay:r0|Cont[19]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.396      ;
; 0.353  ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.505      ;
; 0.357  ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.509      ;
; 0.357  ; Reset_Delay:r0|Cont[10]           ; Reset_Delay:r0|Cont[10]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.509      ;
; 0.360  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; Reset_Delay:r0|Cont[7]            ; Reset_Delay:r0|Cont[7]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.361  ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; I2C_AV_Config:u3|mI2C_CLK_DIV[7]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[7]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; Reset_Delay:r0|Cont[9]            ; Reset_Delay:r0|Cont[9]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[11]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; Reset_Delay:r0|Cont[1]            ; Reset_Delay:r0|Cont[1]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.367  ; Reset_Delay:r0|Cont[12]           ; Reset_Delay:r0|Cont[12]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.519      ;
; 0.367  ; Reset_Delay:r0|Cont[14]           ; Reset_Delay:r0|Cont[14]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.519      ;
; 0.368  ; Reset_Delay:r0|Cont[17]           ; Reset_Delay:r0|Cont[17]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.520      ;
; 0.369  ; Reset_Delay:r0|Cont[0]            ; Reset_Delay:r0|Cont[1]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.521      ;
; 0.371  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; I2C_AV_Config:u3|mI2C_CLK_DIV[8]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[8]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.372  ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; I2C_AV_Config:u3|mI2C_CLK_DIV[6]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[6]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; Reset_Delay:r0|Cont[2]            ; Reset_Delay:r0|Cont[2]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.373  ; Reset_Delay:r0|Cont[13]           ; Reset_Delay:r0|Cont[13]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.525      ;
; 0.373  ; Reset_Delay:r0|Cont[18]           ; Reset_Delay:r0|Cont[18]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.525      ;
; 0.374  ; Reset_Delay:r0|Cont[15]           ; Reset_Delay:r0|Cont[15]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.526      ;
; 0.437  ; Reset_Delay:r0|Cont[4]            ; Reset_Delay:r0|Cont[4]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.589      ;
; 0.437  ; Reset_Delay:r0|Cont[6]            ; Reset_Delay:r0|Cont[6]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.589      ;
; 0.442  ; Reset_Delay:r0|Cont[16]           ; Reset_Delay:r0|Cont[16]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.594      ;
; 0.448  ; Reset_Delay:r0|Cont[5]            ; Reset_Delay:r0|Cont[5]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.600      ;
; 0.448  ; Reset_Delay:r0|Cont[3]            ; Reset_Delay:r0|Cont[3]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.600      ;
; 0.489  ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; -0.001     ; 0.640      ;
; 0.491  ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.643      ;
; 0.495  ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.647      ;
; 0.495  ; Reset_Delay:r0|Cont[10]           ; Reset_Delay:r0|Cont[11]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.647      ;
; 0.498  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.650      ;
; 0.498  ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.650      ;
; 0.498  ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.650      ;
; 0.499  ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.651      ;
; 0.499  ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.651      ;
; 0.499  ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[12]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.651      ;
; 0.499  ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.651      ;
; 0.505  ; Reset_Delay:r0|Cont[12]           ; Reset_Delay:r0|Cont[13]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.505  ; Reset_Delay:r0|Cont[14]           ; Reset_Delay:r0|Cont[15]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.511  ; I2C_AV_Config:u3|mI2C_CLK_DIV[8]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.663      ;
; 0.511  ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.663      ;
; 0.511  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.663      ;
; 0.512  ; I2C_AV_Config:u3|mI2C_CLK_DIV[6]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[7]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.664      ;
; 0.512  ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.664      ;
; 0.512  ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[6]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.664      ;
; 0.512  ; Reset_Delay:r0|Cont[2]            ; Reset_Delay:r0|Cont[3]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.664      ;
; 0.513  ; Reset_Delay:r0|Cont[18]           ; Reset_Delay:r0|Cont[19]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.665      ;
; 0.513  ; Reset_Delay:r0|Cont[13]           ; Reset_Delay:r0|Cont[14]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.665      ;
; 0.514  ; Reset_Delay:r0|Cont[15]           ; Reset_Delay:r0|Cont[16]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.666      ;
; 0.526  ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.678      ;
; 0.530  ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.682      ;
; 0.530  ; Reset_Delay:r0|Cont[10]           ; Reset_Delay:r0|Cont[12]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.682      ;
; 0.533  ; Reset_Delay:r0|Cont[7]            ; Reset_Delay:r0|Cont[9]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.685      ;
; 0.533  ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.685      ;
; 0.533  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.685      ;
; 0.533  ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.685      ;
; 0.534  ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.686      ;
; 0.534  ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[13]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.686      ;
; 0.534  ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[6]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.686      ;
; 0.537  ; s_address1[17]                    ; s_address1[17]                    ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.689      ;
; 0.538  ; s_address3[16]                    ; s_address3[1]                     ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.690      ;
; 0.539  ; s_address2[17]                    ; s_address2[17]                    ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.691      ;
; 0.540  ; s_address2[16]                    ; s_address2[16]                    ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.692      ;
; 0.540  ; Reset_Delay:r0|Cont[12]           ; Reset_Delay:r0|Cont[14]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.692      ;
; 0.540  ; Reset_Delay:r0|Cont[14]           ; Reset_Delay:r0|Cont[16]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.692      ;
; 0.541  ; s_address3[11]                    ; s_address3[11]                    ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.693      ;
; 0.544  ; s_address1[17]                    ; s_address1[16]                    ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.696      ;
; 0.544  ; s_address2[16]                    ; s_address2[17]                    ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.696      ;
; 0.546  ; I2C_AV_Config:u3|mI2C_CLK_DIV[8]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.698      ;
; 0.546  ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.698      ;
; 0.546  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.698      ;
; 0.547  ; s_address3[6]                     ; s_address3[6]                     ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.699      ;
; 0.547  ; Reset_Delay:r0|Cont[2]            ; Reset_Delay:r0|Cont[4]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.699      ;
; 0.547  ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.699      ;
; 0.547  ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[7]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.699      ;
; 0.548  ; Reset_Delay:r0|Cont[13]           ; Reset_Delay:r0|Cont[15]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.700      ;
; 0.549  ; Reset_Delay:r0|Cont[15]           ; Reset_Delay:r0|Cont[17]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.701      ;
; 0.551  ; Reset_Delay:r0|Cont[1]            ; Reset_Delay:r0|Cont[2]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.703      ;
; 0.554  ; Reset_Delay:r0|Cont[9]            ; Reset_Delay:r0|Cont[10]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; -0.008     ; 0.698      ;
; 0.554  ; I2C_AV_Config:u3|mI2C_CLK_DIV[7]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[8]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.706      ;
; 0.559  ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; -0.001     ; 0.710      ;
; 0.561  ; Reset_Delay:r0|Cont[17]           ; Reset_Delay:r0|Cont[18]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.713      ;
; 0.561  ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.713      ;
; 0.563  ; s_address3[16]                    ; s_address3[3]                     ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.715      ;
; 0.563  ; Reset_Delay:r0|Cont[0]            ; Reset_Delay:r0|Cont[2]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.715      ;
; 0.564  ; s_address3[16]                    ; s_address3[0]                     ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.716      ;
; 0.565  ; s_address3[16]                    ; s_address3[16]                    ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.717      ;
; 0.565  ; s_address3[16]                    ; s_address3[2]                     ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.717      ;
+--------+-----------------------------------+-----------------------------------+--------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'p1|altpll_component|pll|clk[1]'                                                                                                                                    ;
+-------+---------------------------------+---------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.089 ; AUDIO_DAC_ADC:u4|LRCK_1X        ; AUDIO_DAC_ADC:u4|LRCK_1X        ; AUDIO_DAC_ADC:u4|LRCK_1X       ; p1|altpll_component|pll|clk[1] ; 0.000        ; -0.015     ; 0.367      ;
; 0.089 ; AUDIO_DAC_ADC:u4|LRCK_1X        ; AUDIO_DAC_ADC:u4|LRCK_1X        ; AUDIO_DAC_ADC:u4|LRCK_1X       ; p1|altpll_component|pll|clk[1] ; 0.000        ; -0.015     ; 0.367      ;
; 0.089 ; AUDIO_DAC_ADC:u4|oAUD_BCK       ; AUDIO_DAC_ADC:u4|oAUD_BCK       ; AUDIO_DAC_ADC:u4|oAUD_BCK      ; p1|altpll_component|pll|clk[1] ; 0.000        ; -0.015     ; 0.367      ;
; 0.089 ; AUDIO_DAC_ADC:u4|oAUD_BCK       ; AUDIO_DAC_ADC:u4|oAUD_BCK       ; AUDIO_DAC_ADC:u4|oAUD_BCK      ; p1|altpll_component|pll|clk[1] ; 0.000        ; -0.015     ; 0.367      ;
; 0.215 ; AUDIO_DAC_ADC:u4|BCK_DIV[0]     ; AUDIO_DAC_ADC:u4|BCK_DIV[0]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AUDIO_DAC_ADC:u4|BCK_DIV[2]     ; AUDIO_DAC_ADC:u4|BCK_DIV[2]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AUDIO_DAC_ADC:u4|BCK_DIV[1]     ; AUDIO_DAC_ADC:u4|BCK_DIV[1]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.250 ; AUDIO_DAC_ADC:u4|BCK_DIV[1]     ; AUDIO_DAC_ADC:u4|oAUD_BCK       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.402      ;
; 0.251 ; AUDIO_DAC_ADC:u4|BCK_DIV[1]     ; AUDIO_DAC_ADC:u4|BCK_DIV[2]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.403      ;
; 0.254 ; AUDIO_DAC_ADC:u4|BCK_DIV[2]     ; AUDIO_DAC_ADC:u4|BCK_DIV[0]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.406      ;
; 0.257 ; AUDIO_DAC_ADC:u4|BCK_DIV[2]     ; AUDIO_DAC_ADC:u4|BCK_DIV[1]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.409      ;
; 0.329 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC_ADC:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.481      ;
; 0.358 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.510      ;
; 0.365 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.517      ;
; 0.368 ; AUDIO_DAC_ADC:u4|BCK_DIV[0]     ; AUDIO_DAC_ADC:u4|oAUD_BCK       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; AUDIO_DAC_ADC:u4|BCK_DIV[1]     ; AUDIO_DAC_ADC:u4|BCK_DIV[0]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.521      ;
; 0.371 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; AUDIO_DAC_ADC:u4|BCK_DIV[0]     ; AUDIO_DAC_ADC:u4|BCK_DIV[2]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.524      ;
; 0.376 ; AUDIO_DAC_ADC:u4|BCK_DIV[0]     ; AUDIO_DAC_ADC:u4|BCK_DIV[1]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.528      ;
; 0.381 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.533      ;
; 0.381 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.533      ;
; 0.384 ; AUDIO_DAC_ADC:u4|BCK_DIV[2]     ; AUDIO_DAC_ADC:u4|oAUD_BCK       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.536      ;
; 0.444 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.596      ;
; 0.454 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.606      ;
; 0.456 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC_ADC:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.608      ;
; 0.503 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.655      ;
; 0.503 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.655      ;
; 0.511 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.663      ;
; 0.521 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.673      ;
; 0.521 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.673      ;
; 0.538 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.690      ;
; 0.538 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.690      ;
; 0.546 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.698      ;
; 0.551 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.703      ;
; 0.556 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.708      ;
; 0.573 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.725      ;
; 0.581 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.733      ;
; 0.581 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.733      ;
; 0.582 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.734      ;
; 0.586 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.738      ;
; 0.608 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.760      ;
; 0.615 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.767      ;
; 0.616 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.768      ;
; 0.621 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.773      ;
; 0.650 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.802      ;
; 0.650 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.802      ;
; 0.651 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.803      ;
; 0.656 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.808      ;
; 0.685 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.837      ;
; 0.685 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.837      ;
; 0.688 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC_ADC:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.840      ;
; 0.691 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.843      ;
; 0.720 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.872      ;
; 0.720 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.872      ;
; 0.726 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.878      ;
; 0.743 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.895      ;
; 0.743 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.895      ;
; 0.743 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.895      ;
; 0.743 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.895      ;
; 0.743 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.895      ;
; 0.743 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.895      ;
; 0.743 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.895      ;
; 0.755 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.907      ;
; 0.755 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.907      ;
; 0.786 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.938      ;
; 0.786 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.938      ;
; 0.786 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.938      ;
; 0.786 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.938      ;
; 0.786 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.938      ;
; 0.786 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.938      ;
; 0.786 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.938      ;
; 0.786 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.938      ;
; 0.790 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.942      ;
; 0.790 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.942      ;
; 0.806 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC_ADC:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.958      ;
; 0.825 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.977      ;
; 0.906 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC_ADC:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.058      ;
; 0.930 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC_ADC:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.082      ;
; 0.954 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC_ADC:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.106      ;
; 1.015 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC_ADC:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.167      ;
; 1.034 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.186      ;
; 1.034 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.186      ;
; 1.034 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.186      ;
; 1.034 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.186      ;
; 1.039 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC_ADC:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.191      ;
; 1.152 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.304      ;
; 1.152 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.304      ;
; 1.152 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.304      ;
; 1.152 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.304      ;
; 1.152 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.304      ;
; 1.252 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.404      ;
; 1.252 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.404      ;
; 1.252 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.404      ;
; 1.252 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.404      ;
; 1.252 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.404      ;
; 1.252 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.404      ;
+-------+---------------------------------+---------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'AUDIO_DAC_ADC:u4|LRCK_1X'                                                                                            ;
+-------+----------------+----------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node      ; To Node        ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+----------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.103 ; s_address3[12] ; DDS_accum4[26] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.260      ; 0.515      ;
; 0.104 ; s_address3[14] ; DDS_accum4[28] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.260      ; 0.516      ;
; 0.106 ; s_address3[3]  ; DDS_accum4[17] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.260      ; 0.518      ;
; 0.108 ; s_address3[2]  ; DDS_accum4[16] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.260      ; 0.520      ;
; 0.110 ; s_address3[1]  ; DDS_accum4[15] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.260      ; 0.522      ;
; 0.115 ; s_address3[0]  ; DDS_accum4[14] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.260      ; 0.527      ;
; 0.180 ; s_address3[8]  ; DDS_accum4[22] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.261      ; 0.593      ;
; 0.181 ; s_address3[4]  ; DDS_accum4[18] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.261      ; 0.594      ;
; 0.184 ; s_address3[5]  ; DDS_accum4[19] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.261      ; 0.597      ;
; 0.193 ; s_address2[2]  ; DDS_accum3[16] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.260      ; 0.605      ;
; 0.195 ; s_address3[7]  ; DDS_accum4[21] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.261      ; 0.608      ;
; 0.196 ; s_address3[6]  ; DDS_accum4[20] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.261      ; 0.609      ;
; 0.196 ; s_address3[13] ; DDS_accum4[27] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.260      ; 0.608      ;
; 0.196 ; s_address3[15] ; DDS_accum4[29] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.260      ; 0.608      ;
; 0.241 ; s_address3[12] ; DDS_accum4[27] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.260      ; 0.653      ;
; 0.242 ; s_address3[14] ; DDS_accum4[29] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.260      ; 0.654      ;
; 0.244 ; s_address3[3]  ; DDS_accum4[18] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.260      ; 0.656      ;
; 0.246 ; s_address3[2]  ; DDS_accum4[17] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.260      ; 0.658      ;
; 0.248 ; s_address3[1]  ; DDS_accum4[16] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.260      ; 0.660      ;
; 0.276 ; s_address3[12] ; DDS_accum4[28] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.260      ; 0.688      ;
; 0.277 ; s_address3[14] ; DDS_accum4[30] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.260      ; 0.689      ;
; 0.279 ; s_address3[3]  ; DDS_accum4[19] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.260      ; 0.691      ;
; 0.281 ; s_address3[2]  ; DDS_accum4[18] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.260      ; 0.693      ;
; 0.283 ; s_address3[1]  ; DDS_accum4[17] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.260      ; 0.695      ;
; 0.305 ; s_address3[11] ; DDS_accum4[25] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.259      ; 0.716      ;
; 0.305 ; s_address1[17] ; DDS_accum2[31] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.253      ; 0.710      ;
; 0.309 ; s_address3[0]  ; DDS_accum4[15] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.260      ; 0.721      ;
; 0.309 ; s_address3[16] ; DDS_accum4[30] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.258      ; 0.719      ;
; 0.310 ; s_address2[4]  ; DDS_accum3[18] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.265      ; 0.727      ;
; 0.311 ; s_address3[12] ; DDS_accum4[29] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.260      ; 0.723      ;
; 0.314 ; s_address3[3]  ; DDS_accum4[20] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.260      ; 0.726      ;
; 0.316 ; s_address3[2]  ; DDS_accum4[19] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.260      ; 0.728      ;
; 0.318 ; s_address3[1]  ; DDS_accum4[18] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.260      ; 0.730      ;
; 0.321 ; s_address2[8]  ; DDS_accum3[22] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.265      ; 0.738      ;
; 0.321 ; s_address3[4]  ; DDS_accum4[19] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.261      ; 0.734      ;
; 0.322 ; s_address3[10] ; DDS_accum4[24] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.259      ; 0.733      ;
; 0.322 ; s_address3[5]  ; DDS_accum4[20] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.261      ; 0.735      ;
; 0.324 ; s_address3[9]  ; DDS_accum4[23] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.259      ; 0.735      ;
; 0.328 ; s_address1[14] ; DDS_accum2[28] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.254      ; 0.734      ;
; 0.331 ; s_address1[13] ; DDS_accum2[27] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.254      ; 0.737      ;
; 0.333 ; s_address2[2]  ; DDS_accum3[17] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.260      ; 0.745      ;
; 0.333 ; s_address1[3]  ; DDS_accum2[17] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.251      ; 0.736      ;
; 0.333 ; s_address1[5]  ; DDS_accum2[19] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.252      ; 0.737      ;
; 0.334 ; s_address3[15] ; DDS_accum4[30] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.260      ; 0.746      ;
; 0.334 ; DDS_accum[31]  ; DDS_accum[31]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.486      ;
; 0.335 ; s_address1[1]  ; DDS_accum2[15] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.251      ; 0.738      ;
; 0.335 ; s_address1[10] ; DDS_accum2[24] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.254      ; 0.741      ;
; 0.335 ; s_address3[7]  ; DDS_accum4[22] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.261      ; 0.748      ;
; 0.336 ; s_address3[6]  ; DDS_accum4[21] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.261      ; 0.749      ;
; 0.336 ; s_address3[13] ; DDS_accum4[28] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.260      ; 0.748      ;
; 0.344 ; s_address3[0]  ; DDS_accum4[16] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.260      ; 0.756      ;
; 0.346 ; s_address3[12] ; DDS_accum4[30] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.260      ; 0.758      ;
; 0.349 ; s_address1[7]  ; DDS_accum2[21] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.252      ; 0.753      ;
; 0.349 ; s_address3[3]  ; DDS_accum4[21] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.260      ; 0.761      ;
; 0.351 ; s_address3[2]  ; DDS_accum4[20] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.260      ; 0.763      ;
; 0.352 ; s_address1[2]  ; DDS_accum2[16] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.251      ; 0.755      ;
; 0.353 ; s_address3[1]  ; DDS_accum4[19] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.260      ; 0.765      ;
; 0.353 ; DDS_accum4[23] ; DDS_accum4[23] ; AUDIO_DAC_ADC:u4|LRCK_1X ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.505      ;
; 0.353 ; DDS_accum2[23] ; DDS_accum2[23] ; AUDIO_DAC_ADC:u4|LRCK_1X ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.505      ;
; 0.355 ; DDS_accum3[23] ; DDS_accum3[23] ; AUDIO_DAC_ADC:u4|LRCK_1X ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.507      ;
; 0.355 ; DDS_accum[23]  ; DDS_accum[23]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.507      ;
; 0.356 ; s_address1[6]  ; DDS_accum2[20] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.252      ; 0.760      ;
; 0.356 ; s_address3[4]  ; DDS_accum4[20] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.261      ; 0.769      ;
; 0.356 ; DDS_accum3[16] ; DDS_accum3[16] ; AUDIO_DAC_ADC:u4|LRCK_1X ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.508      ;
; 0.356 ; DDS_accum3[18] ; DDS_accum3[18] ; AUDIO_DAC_ADC:u4|LRCK_1X ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.508      ;
; 0.356 ; DDS_accum4[20] ; DDS_accum4[20] ; AUDIO_DAC_ADC:u4|LRCK_1X ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.508      ;
; 0.356 ; DDS_accum4[21] ; DDS_accum4[21] ; AUDIO_DAC_ADC:u4|LRCK_1X ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.508      ;
; 0.357 ; s_address1[0]  ; DDS_accum2[14] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.251      ; 0.760      ;
; 0.357 ; s_address3[5]  ; DDS_accum4[21] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.261      ; 0.770      ;
; 0.357 ; DDS_accum3[14] ; DDS_accum3[14] ; AUDIO_DAC_ADC:u4|LRCK_1X ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.509      ;
; 0.357 ; DDS_accum2[24] ; DDS_accum2[24] ; AUDIO_DAC_ADC:u4|LRCK_1X ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.509      ;
; 0.358 ; DDS_accum[16]  ; DDS_accum[16]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; DDS_accum[18]  ; DDS_accum[18]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; DDS_accum[24]  ; DDS_accum[24]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; DDS_accum2[16] ; DDS_accum2[16] ; AUDIO_DAC_ADC:u4|LRCK_1X ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; DDS_accum2[18] ; DDS_accum2[18] ; AUDIO_DAC_ADC:u4|LRCK_1X ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; DDS_accum3[20] ; DDS_accum3[20] ; AUDIO_DAC_ADC:u4|LRCK_1X ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; DDS_accum3[21] ; DDS_accum3[21] ; AUDIO_DAC_ADC:u4|LRCK_1X ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; DDS_accum3[22] ; DDS_accum3[22] ; AUDIO_DAC_ADC:u4|LRCK_1X ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; DDS_accum4[18] ; DDS_accum4[18] ; AUDIO_DAC_ADC:u4|LRCK_1X ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; DDS_accum[14]  ; DDS_accum[14]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; DDS_accum[20]  ; DDS_accum[20]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; DDS_accum[21]  ; DDS_accum[21]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; DDS_accum[22]  ; DDS_accum[22]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; DDS_accum2[14] ; DDS_accum2[14] ; AUDIO_DAC_ADC:u4|LRCK_1X ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; DDS_accum2[20] ; DDS_accum2[20] ; AUDIO_DAC_ADC:u4|LRCK_1X ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; DDS_accum2[21] ; DDS_accum2[21] ; AUDIO_DAC_ADC:u4|LRCK_1X ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; DDS_accum2[22] ; DDS_accum2[22] ; AUDIO_DAC_ADC:u4|LRCK_1X ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; DDS_accum3[24] ; DDS_accum3[24] ; AUDIO_DAC_ADC:u4|LRCK_1X ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.512      ;
; 0.364 ; DDS_accum4[14] ; DDS_accum4[14] ; AUDIO_DAC_ADC:u4|LRCK_1X ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.516      ;
; 0.367 ; s_address3[8]  ; DDS_accum4[23] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.259      ; 0.778      ;
; 0.367 ; DDS_accum4[25] ; DDS_accum4[25] ; AUDIO_DAC_ADC:u4|LRCK_1X ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; DDS_accum4[27] ; DDS_accum4[27] ; AUDIO_DAC_ADC:u4|LRCK_1X ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; s_address2[2]  ; DDS_accum3[18] ; CLOCK_50                 ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.260      ; 0.780      ;
; 0.369 ; DDS_accum3[15] ; DDS_accum3[15] ; AUDIO_DAC_ADC:u4|LRCK_1X ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; DDS_accum3[17] ; DDS_accum3[17] ; AUDIO_DAC_ADC:u4|LRCK_1X ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; DDS_accum3[31] ; DDS_accum3[31] ; AUDIO_DAC_ADC:u4|LRCK_1X ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; DDS_accum4[15] ; DDS_accum4[15] ; AUDIO_DAC_ADC:u4|LRCK_1X ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; DDS_accum4[17] ; DDS_accum4[17] ; AUDIO_DAC_ADC:u4|LRCK_1X ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; DDS_accum[15]  ; DDS_accum[15]  ; AUDIO_DAC_ADC:u4|LRCK_1X ; AUDIO_DAC_ADC:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.521      ;
+-------+----------------+----------------+--------------------------+--------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'AUDIO_DAC_ADC:u4|oAUD_BCK'                                                                                                                         ;
+-------+------------------------------+------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.215 ; AUDIO_DAC_ADC:u4|SEL_Cont[0] ; AUDIO_DAC_ADC:u4|SEL_Cont[0] ; AUDIO_DAC_ADC:u4|oAUD_BCK ; AUDIO_DAC_ADC:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AUDIO_DAC_ADC:u4|SEL_Cont[1] ; AUDIO_DAC_ADC:u4|SEL_Cont[1] ; AUDIO_DAC_ADC:u4|oAUD_BCK ; AUDIO_DAC_ADC:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AUDIO_DAC_ADC:u4|SEL_Cont[2] ; AUDIO_DAC_ADC:u4|SEL_Cont[2] ; AUDIO_DAC_ADC:u4|oAUD_BCK ; AUDIO_DAC_ADC:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AUDIO_DAC_ADC:u4|SEL_Cont[3] ; AUDIO_DAC_ADC:u4|SEL_Cont[3] ; AUDIO_DAC_ADC:u4|oAUD_BCK ; AUDIO_DAC_ADC:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.253 ; AUDIO_DAC_ADC:u4|SEL_Cont[0] ; AUDIO_DAC_ADC:u4|SEL_Cont[1] ; AUDIO_DAC_ADC:u4|oAUD_BCK ; AUDIO_DAC_ADC:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.405      ;
; 0.253 ; AUDIO_DAC_ADC:u4|SEL_Cont[0] ; AUDIO_DAC_ADC:u4|SEL_Cont[2] ; AUDIO_DAC_ADC:u4|oAUD_BCK ; AUDIO_DAC_ADC:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.405      ;
; 0.253 ; AUDIO_DAC_ADC:u4|SEL_Cont[0] ; AUDIO_DAC_ADC:u4|SEL_Cont[3] ; AUDIO_DAC_ADC:u4|oAUD_BCK ; AUDIO_DAC_ADC:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.405      ;
; 0.367 ; AUDIO_DAC_ADC:u4|SEL_Cont[1] ; AUDIO_DAC_ADC:u4|SEL_Cont[2] ; AUDIO_DAC_ADC:u4|oAUD_BCK ; AUDIO_DAC_ADC:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; AUDIO_DAC_ADC:u4|SEL_Cont[1] ; AUDIO_DAC_ADC:u4|SEL_Cont[3] ; AUDIO_DAC_ADC:u4|oAUD_BCK ; AUDIO_DAC_ADC:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.520      ;
; 0.451 ; AUDIO_DAC_ADC:u4|SEL_Cont[2] ; AUDIO_DAC_ADC:u4|SEL_Cont[3] ; AUDIO_DAC_ADC:u4|oAUD_BCK ; AUDIO_DAC_ADC:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.603      ;
+-------+------------------------------+------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'I2C_AV_Config:u3|mI2C_CTRL_CLK'                                                                                                                                                                      ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                          ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.215 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u3|I2C_Controller:u0|ACK1          ; I2C_AV_Config:u3|I2C_Controller:u0|ACK1          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u3|I2C_Controller:u0|ACK2          ; I2C_AV_Config:u3|I2C_Controller:u0|ACK2          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u3|I2C_Controller:u0|ACK3          ; I2C_AV_Config:u3|I2C_Controller:u0|ACK3          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u3|I2C_Controller:u0|SCLK          ; I2C_AV_Config:u3|I2C_Controller:u0|SCLK          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.252 ; I2C_AV_Config:u3|mSetup_ST.0010                  ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.404      ;
; 0.262 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.414      ;
; 0.267 ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.419      ;
; 0.285 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[10]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.437      ;
; 0.285 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[4]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.437      ;
; 0.285 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[0]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.437      ;
; 0.285 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[1]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.437      ;
; 0.288 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[11]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.440      ;
; 0.291 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[3]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.443      ;
; 0.291 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[2]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.443      ;
; 0.292 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[22]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.444      ;
; 0.292 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[12]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.444      ;
; 0.292 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[9]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.444      ;
; 0.292 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[5]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.444      ;
; 0.302 ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mSetup_ST.0010                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.454      ;
; 0.303 ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.455      ;
; 0.311 ; I2C_AV_Config:u3|mI2C_DATA[11]                   ; I2C_AV_Config:u3|I2C_Controller:u0|SD[11]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.462      ;
; 0.341 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[10]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.493      ;
; 0.341 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[0]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.493      ;
; 0.342 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[4]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.494      ;
; 0.345 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[1]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.497      ;
; 0.345 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[11]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.497      ;
; 0.348 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[3]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.500      ;
; 0.349 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[9]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.501      ;
; 0.349 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[5]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.501      ;
; 0.350 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[22]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.502      ;
; 0.350 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[12]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.502      ;
; 0.351 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[2]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.503      ;
; 0.366 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.518      ;
; 0.367 ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; I2C_AV_Config:u3|mSetup_ST.0010                  ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.519      ;
; 0.370 ; I2C_AV_Config:u3|mSetup_ST.0010                  ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.522      ;
; 0.377 ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.529      ;
; 0.383 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.535      ;
; 0.383 ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.535      ;
; 0.384 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.536      ;
; 0.385 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.537      ;
; 0.385 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|I2C_Controller:u0|SCLK          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.537      ;
; 0.386 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.538      ;
; 0.388 ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.540      ;
; 0.392 ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mSetup_ST.0010                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.544      ;
; 0.393 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.545      ;
; 0.400 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.552      ;
; 0.402 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.554      ;
; 0.408 ; I2C_AV_Config:u3|mI2C_DATA[1]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[1]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.559      ;
; 0.412 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.564      ;
; 0.412 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.564      ;
; 0.421 ; I2C_AV_Config:u3|mI2C_DATA[9]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[9]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.004     ; 0.569      ;
; 0.467 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.620      ;
; 0.498 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[0]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[10]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[4]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.651      ;
; 0.500 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[1]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.652      ;
; 0.502 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.002      ; 0.656      ;
; 0.502 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[11]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.654      ;
; 0.504 ; I2C_AV_Config:u3|mI2C_DATA[0]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[0]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.655      ;
; 0.504 ; I2C_AV_Config:u3|mI2C_DATA[2]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[2]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.655      ;
; 0.504 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[3]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.656      ;
; 0.506 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[2]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.658      ;
; 0.506 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[9]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.658      ;
; 0.506 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[5]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.658      ;
; 0.509 ; I2C_AV_Config:u3|mI2C_DATA[4]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[4]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.660      ;
; 0.509 ; I2C_AV_Config:u3|mI2C_DATA[5]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[5]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.660      ;
; 0.510 ; I2C_AV_Config:u3|mI2C_DATA[10]                   ; I2C_AV_Config:u3|I2C_Controller:u0|SD[10]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.661      ;
; 0.510 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[12]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.662      ;
; 0.511 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[22]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.663      ;
; 0.515 ; I2C_AV_Config:u3|mI2C_DATA[22]                   ; I2C_AV_Config:u3|I2C_Controller:u0|SD[22]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.666      ;
; 0.516 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[4]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.002     ; 0.666      ;
; 0.517 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[1]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.002     ; 0.667      ;
; 0.518 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[10]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.002     ; 0.668      ;
; 0.520 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[0]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.002     ; 0.670      ;
; 0.521 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.673      ;
; 0.522 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.002     ; 0.672      ;
; 0.523 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.675      ;
; 0.524 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.676      ;
; 0.528 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[11]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.002     ; 0.678      ;
; 0.529 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[3]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.002     ; 0.679      ;
; 0.530 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[2]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.002     ; 0.680      ;
; 0.530 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[9]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.002     ; 0.680      ;
; 0.530 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[5]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.002     ; 0.680      ;
; 0.531 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[22]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.002     ; 0.681      ;
; 0.531 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[12]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.002     ; 0.681      ;
; 0.533 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.685      ;
; 0.540 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.692      ;
; 0.542 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.694      ;
; 0.547 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.699      ;
; 0.549 ; I2C_AV_Config:u3|mI2C_DATA[3]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[3]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.700      ;
; 0.550 ; I2C_AV_Config:u3|I2C_Controller:u0|SD[12]        ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.702      ;
; 0.552 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.704      ;
; 0.558 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.710      ;
; 0.559 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.711      ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'p1|altpll_component|pll|clk[1]'                                                                                                     ;
+--------+-----------------------+---------------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                         ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+---------------------------------+--------------+--------------------------------+--------------+------------+------------+
; -2.351 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.646     ; 0.742      ;
; -2.351 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.646     ; 0.742      ;
; -2.351 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.646     ; 0.742      ;
; -2.351 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.646     ; 0.742      ;
; -2.351 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.646     ; 0.742      ;
; -2.351 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.646     ; 0.742      ;
; -2.351 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.646     ; 0.742      ;
; -2.351 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.646     ; 0.742      ;
; -2.351 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.646     ; 0.742      ;
; -2.351 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|LRCK_1X        ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.646     ; 0.742      ;
; -2.351 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|BCK_DIV[0]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.646     ; 0.742      ;
; -2.351 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|BCK_DIV[2]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.646     ; 0.742      ;
; -2.351 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|BCK_DIV[1]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.646     ; 0.742      ;
; -2.351 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|oAUD_BCK       ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.646     ; 0.742      ;
+--------+-----------------------+---------------------------------+--------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'AUDIO_DAC_ADC:u4|oAUD_BCK'                                                                                                  ;
+--------+-----------------------+------------------------------+--------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                      ; Launch Clock ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+------------------------------+--------------+---------------------------+--------------+------------+------------+
; -0.018 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|SEL_Cont[0] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|oAUD_BCK ; 0.500        ; 0.257      ; 0.807      ;
; -0.018 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|SEL_Cont[1] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|oAUD_BCK ; 0.500        ; 0.257      ; 0.807      ;
; -0.018 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|SEL_Cont[2] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|oAUD_BCK ; 0.500        ; 0.257      ; 0.807      ;
; -0.018 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|SEL_Cont[3] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|oAUD_BCK ; 0.500        ; 0.257      ; 0.807      ;
+--------+-----------------------+------------------------------+--------------+---------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'AUDIO_DAC_ADC:u4|oAUD_BCK'                                                                                                  ;
+-------+-----------------------+------------------------------+--------------+---------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                      ; Launch Clock ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+------------------------------+--------------+---------------------------+--------------+------------+------------+
; 0.898 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|SEL_Cont[0] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|oAUD_BCK ; -0.500       ; 0.257      ; 0.807      ;
; 0.898 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|SEL_Cont[1] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|oAUD_BCK ; -0.500       ; 0.257      ; 0.807      ;
; 0.898 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|SEL_Cont[2] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|oAUD_BCK ; -0.500       ; 0.257      ; 0.807      ;
; 0.898 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|SEL_Cont[3] ; CLOCK_50     ; AUDIO_DAC_ADC:u4|oAUD_BCK ; -0.500       ; 0.257      ; 0.807      ;
+-------+-----------------------+------------------------------+--------------+---------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'p1|altpll_component|pll|clk[1]'                                                                                                     ;
+-------+-----------------------+---------------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                         ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+---------------------------------+--------------+--------------------------------+--------------+------------+------------+
; 2.236 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.646     ; 0.742      ;
; 2.236 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.646     ; 0.742      ;
; 2.236 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.646     ; 0.742      ;
; 2.236 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.646     ; 0.742      ;
; 2.236 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.646     ; 0.742      ;
; 2.236 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.646     ; 0.742      ;
; 2.236 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.646     ; 0.742      ;
; 2.236 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.646     ; 0.742      ;
; 2.236 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.646     ; 0.742      ;
; 2.236 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|LRCK_1X        ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.646     ; 0.742      ;
; 2.236 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|BCK_DIV[0]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.646     ; 0.742      ;
; 2.236 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|BCK_DIV[2]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.646     ; 0.742      ;
; 2.236 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|BCK_DIV[1]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.646     ; 0.742      ;
; 2.236 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|oAUD_BCK       ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.646     ; 0.742      ;
+-------+-----------------------+---------------------------------+--------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                            ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[10]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[10]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[11]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[11]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[12]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[12]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[13]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[13]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[14]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[14]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[15]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[15]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[16]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[16]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[17]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[17]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[18]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[18]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[19]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[19]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[2]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[3]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[3]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[4]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[4]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[5]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[5]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[6]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[6]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[7]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[7]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[8]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[8]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[9]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[9]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|oRESET             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|oRESET             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; s_address1[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; s_address1[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; s_address1[10]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; s_address1[10]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; s_address1[11]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; s_address1[11]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; s_address1[12]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; s_address1[12]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; s_address1[13]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; s_address1[13]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; s_address1[14]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; s_address1[14]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; s_address1[15]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; s_address1[15]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; s_address1[16]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; s_address1[16]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; s_address1[17]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; s_address1[17]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; s_address1[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; s_address1[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; s_address1[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; s_address1[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; s_address1[3]                     ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'AUDIO_DAC_ADC:u4|LRCK_1X'                                                                        ;
+--------+--------------+----------------+------------------+--------------------------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                    ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+--------------------------+------------+-------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outL[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outL[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outL[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outL[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outL[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outL[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outL[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outL[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outL[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outL[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outL[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outL[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outL[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outL[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outL[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outL[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outL[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outL[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outL[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outL[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outL[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outL[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outL[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outL[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outL[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outL[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outL[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outL[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outL[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outL[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outL[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outL[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outR[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outR[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outR[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outR[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outR[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outR[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outR[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outR[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outR[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outR[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outR[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outR[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outR[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outR[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outR[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outR[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outR[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outR[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outR[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outR[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outR[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outR[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outR[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outR[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outR[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outR[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outR[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outR[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outR[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outR[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outR[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; AUDIO_DAC_ADC:u4|AUD_outR[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; DDS_accum2[14]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; DDS_accum2[14]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; DDS_accum2[15]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; DDS_accum2[15]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; DDS_accum2[16]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; DDS_accum2[16]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; DDS_accum2[17]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; DDS_accum2[17]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; DDS_accum2[18]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; DDS_accum2[18]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; DDS_accum2[19]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; DDS_accum2[19]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; DDS_accum2[20]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; DDS_accum2[20]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; DDS_accum2[21]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; DDS_accum2[21]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; DDS_accum2[22]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; DDS_accum2[22]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; DDS_accum2[23]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; DDS_accum2[23]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; DDS_accum2[24]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; DDS_accum2[24]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; DDS_accum2[25]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; DDS_accum2[25]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; DDS_accum2[26]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; DDS_accum2[26]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; DDS_accum2[27]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; DDS_accum2[27]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; DDS_accum2[28]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; DDS_accum2[28]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; DDS_accum2[29]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; DDS_accum2[29]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; DDS_accum2[30]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; DDS_accum2[30]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; DDS_accum2[31]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|LRCK_1X ; Rise       ; DDS_accum2[31]                ;
+--------+--------------+----------------+------------------+--------------------------+------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'I2C_AV_Config:u3|mI2C_CTRL_CLK'                                                                                           ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|ACK1          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|ACK1          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|ACK2          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|ACK2          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|ACK3          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|ACK3          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|END           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|END           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SCLK          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SCLK          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[12]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[22]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[22]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[10]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[10]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[11]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[11]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[12]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[12]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[22]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[22]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[9]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[9]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_GO                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_GO                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mSetup_ST.0000                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mSetup_ST.0000                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mSetup_ST.0001                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mSetup_ST.0001                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mSetup_ST.0010                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mSetup_ST.0010                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; u3|LUT_INDEX[0]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; u3|LUT_INDEX[0]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; u3|LUT_INDEX[1]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; u3|LUT_INDEX[1]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; u3|LUT_INDEX[2]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; u3|LUT_INDEX[2]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; u3|LUT_INDEX[3]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; u3|LUT_INDEX[3]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; u3|LUT_INDEX[4]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; u3|LUT_INDEX[4]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; u3|LUT_INDEX[5]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; u3|LUT_INDEX[5]|clk                              ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'AUDIO_DAC_ADC:u4|oAUD_BCK'                                                                       ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|oAUD_BCK ; Fall       ; AUDIO_DAC_ADC:u4|SEL_Cont[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|oAUD_BCK ; Fall       ; AUDIO_DAC_ADC:u4|SEL_Cont[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|oAUD_BCK ; Fall       ; AUDIO_DAC_ADC:u4|SEL_Cont[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|oAUD_BCK ; Fall       ; AUDIO_DAC_ADC:u4|SEL_Cont[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|oAUD_BCK ; Fall       ; AUDIO_DAC_ADC:u4|SEL_Cont[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|oAUD_BCK ; Fall       ; AUDIO_DAC_ADC:u4|SEL_Cont[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|oAUD_BCK ; Fall       ; AUDIO_DAC_ADC:u4|SEL_Cont[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|oAUD_BCK ; Fall       ; AUDIO_DAC_ADC:u4|SEL_Cont[3] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|oAUD_BCK ; Rise       ; u4|SEL_Cont[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|oAUD_BCK ; Rise       ; u4|SEL_Cont[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|oAUD_BCK ; Rise       ; u4|SEL_Cont[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|oAUD_BCK ; Rise       ; u4|SEL_Cont[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|oAUD_BCK ; Rise       ; u4|SEL_Cont[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|oAUD_BCK ; Rise       ; u4|SEL_Cont[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|oAUD_BCK ; Rise       ; u4|SEL_Cont[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|oAUD_BCK ; Rise       ; u4|SEL_Cont[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|oAUD_BCK ; Rise       ; u4|oAUD_BCK|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|oAUD_BCK ; Rise       ; u4|oAUD_BCK|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|oAUD_BCK ; Rise       ; u4|oAUD_BCK~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|oAUD_BCK ; Rise       ; u4|oAUD_BCK~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC_ADC:u4|oAUD_BCK ; Rise       ; u4|oAUD_BCK~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC_ADC:u4|oAUD_BCK ; Rise       ; u4|oAUD_BCK~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_27'                                                                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; CLOCK_27|combout                 ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[1]   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[2]   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|inclk[0] ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; CLOCK_27|combout                 ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[1]   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[2]   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|inclk[0] ;
; 34.657 ; 37.037       ; 2.380          ; Port Rate        ; CLOCK_27 ; Rise       ; CLOCK_27                         ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[1]'                                                                                     ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC_ADC:u4|BCK_DIV[0]                ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC_ADC:u4|BCK_DIV[1]                ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC_ADC:u4|BCK_DIV[2]                ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X                   ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0]            ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1]            ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2]            ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3]            ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4]            ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5]            ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6]            ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7]            ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8]            ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC_ADC:u4|oAUD_BCK                  ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC_ADC:u4|BCK_DIV[0]                ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC_ADC:u4|BCK_DIV[1]                ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC_ADC:u4|BCK_DIV[2]                ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X                   ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0]            ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1]            ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2]            ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3]            ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4]            ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5]            ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6]            ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7]            ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8]            ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC_ADC:u4|oAUD_BCK                  ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; p1|altpll_component|_clk1~clkctrl|inclk[0] ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; p1|altpll_component|_clk1~clkctrl|outclk   ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|BCK_DIV[0]|clk                          ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|BCK_DIV[1]|clk                          ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|BCK_DIV[2]|clk                          ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[0]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[1]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[2]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[3]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[4]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[5]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[6]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[7]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[8]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X|clk                             ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|oAUD_BCK|clk                            ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; p1|altpll_component|_clk1~clkctrl|inclk[0] ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; p1|altpll_component|_clk1~clkctrl|outclk   ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|BCK_DIV[0]|clk                          ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|BCK_DIV[1]|clk                          ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|BCK_DIV[2]|clk                          ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[0]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[1]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[2]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[3]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[4]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[5]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[6]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[7]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[8]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X|clk                             ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|oAUD_BCK|clk                            ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; KEY[*]    ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 2.738  ; 2.738  ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  KEY[0]   ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 2.563  ; 2.563  ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  KEY[1]   ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 2.359  ; 2.359  ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  KEY[2]   ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 2.327  ; 2.327  ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  KEY[3]   ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 2.738  ; 2.738  ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
; SW[*]     ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 2.578  ; 2.578  ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  SW[0]    ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 0.621  ; 0.621  ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  SW[1]    ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 0.371  ; 0.371  ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  SW[2]    ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 0.332  ; 0.332  ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  SW[3]    ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 0.658  ; 0.658  ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  SW[4]    ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 0.488  ; 0.488  ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  SW[5]    ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 0.589  ; 0.589  ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  SW[6]    ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 0.486  ; 0.486  ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  SW[7]    ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 0.425  ; 0.425  ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  SW[8]    ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 0.495  ; 0.495  ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  SW[9]    ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 0.285  ; 0.285  ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  SW[10]   ; AUDIO_DAC_ADC:u4|LRCK_1X       ; -0.043 ; -0.043 ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  SW[11]   ; AUDIO_DAC_ADC:u4|LRCK_1X       ; -0.275 ; -0.275 ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  SW[12]   ; AUDIO_DAC_ADC:u4|LRCK_1X       ; -0.344 ; -0.344 ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  SW[13]   ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 2.294  ; 2.294  ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  SW[14]   ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 2.317  ; 2.317  ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  SW[15]   ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 2.191  ; 2.191  ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  SW[16]   ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 2.578  ; 2.578  ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  SW[17]   ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 2.220  ; 2.220  ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
; KEY[*]    ; CLOCK_50                       ; 3.659  ; 3.659  ; Rise       ; CLOCK_50                       ;
;  KEY[0]   ; CLOCK_50                       ; 3.659  ; 3.659  ; Rise       ; CLOCK_50                       ;
;  KEY[1]   ; CLOCK_50                       ; 2.872  ; 2.872  ; Rise       ; CLOCK_50                       ;
;  KEY[2]   ; CLOCK_50                       ; 2.950  ; 2.950  ; Rise       ; CLOCK_50                       ;
;  KEY[3]   ; CLOCK_50                       ; 3.425  ; 3.425  ; Rise       ; CLOCK_50                       ;
; SW[*]     ; CLOCK_50                       ; 2.848  ; 2.848  ; Rise       ; CLOCK_50                       ;
;  SW[0]    ; CLOCK_50                       ; 0.095  ; 0.095  ; Rise       ; CLOCK_50                       ;
;  SW[1]    ; CLOCK_50                       ; 0.022  ; 0.022  ; Rise       ; CLOCK_50                       ;
;  SW[2]    ; CLOCK_50                       ; 0.005  ; 0.005  ; Rise       ; CLOCK_50                       ;
;  SW[3]    ; CLOCK_50                       ; 0.600  ; 0.600  ; Rise       ; CLOCK_50                       ;
;  SW[4]    ; CLOCK_50                       ; 0.236  ; 0.236  ; Rise       ; CLOCK_50                       ;
;  SW[5]    ; CLOCK_50                       ; 0.445  ; 0.445  ; Rise       ; CLOCK_50                       ;
;  SW[6]    ; CLOCK_50                       ; 0.235  ; 0.235  ; Rise       ; CLOCK_50                       ;
;  SW[7]    ; CLOCK_50                       ; 0.482  ; 0.482  ; Rise       ; CLOCK_50                       ;
;  SW[8]    ; CLOCK_50                       ; 0.267  ; 0.267  ; Rise       ; CLOCK_50                       ;
;  SW[9]    ; CLOCK_50                       ; 0.184  ; 0.184  ; Rise       ; CLOCK_50                       ;
;  SW[10]   ; CLOCK_50                       ; -0.165 ; -0.165 ; Rise       ; CLOCK_50                       ;
;  SW[11]   ; CLOCK_50                       ; -0.090 ; -0.090 ; Rise       ; CLOCK_50                       ;
;  SW[12]   ; CLOCK_50                       ; -0.016 ; -0.016 ; Rise       ; CLOCK_50                       ;
;  SW[13]   ; CLOCK_50                       ; 2.578  ; 2.578  ; Rise       ; CLOCK_50                       ;
;  SW[14]   ; CLOCK_50                       ; 2.548  ; 2.548  ; Rise       ; CLOCK_50                       ;
;  SW[15]   ; CLOCK_50                       ; 2.287  ; 2.287  ; Rise       ; CLOCK_50                       ;
;  SW[16]   ; CLOCK_50                       ; 2.848  ; 2.848  ; Rise       ; CLOCK_50                       ;
;  SW[17]   ; CLOCK_50                       ; 2.722  ; 2.722  ; Rise       ; CLOCK_50                       ;
; I2C_SDAT  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 2.300  ; 2.300  ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; KEY[*]    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 3.179  ; 3.179  ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
;  KEY[0]   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 3.179  ; 3.179  ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                 ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; KEY[*]    ; AUDIO_DAC_ADC:u4|LRCK_1X       ; -2.035 ; -2.035 ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  KEY[0]   ; AUDIO_DAC_ADC:u4|LRCK_1X       ; -2.425 ; -2.425 ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  KEY[1]   ; AUDIO_DAC_ADC:u4|LRCK_1X       ; -2.114 ; -2.114 ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  KEY[2]   ; AUDIO_DAC_ADC:u4|LRCK_1X       ; -2.035 ; -2.035 ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  KEY[3]   ; AUDIO_DAC_ADC:u4|LRCK_1X       ; -2.497 ; -2.497 ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
; SW[*]     ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 0.801  ; 0.801  ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  SW[0]    ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 0.363  ; 0.363  ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  SW[1]    ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 0.522  ; 0.522  ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  SW[2]    ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 0.528  ; 0.528  ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  SW[3]    ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 0.165  ; 0.165  ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  SW[4]    ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 0.302  ; 0.302  ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  SW[5]    ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 0.164  ; 0.164  ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  SW[6]    ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 0.234  ; 0.234  ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  SW[7]    ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 0.260  ; 0.260  ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  SW[8]    ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 0.148  ; 0.148  ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  SW[9]    ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 0.279  ; 0.279  ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  SW[10]   ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 0.572  ; 0.572  ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  SW[11]   ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 0.769  ; 0.769  ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  SW[12]   ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 0.801  ; 0.801  ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  SW[13]   ; AUDIO_DAC_ADC:u4|LRCK_1X       ; -1.870 ; -1.870 ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  SW[14]   ; AUDIO_DAC_ADC:u4|LRCK_1X       ; -1.930 ; -1.930 ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  SW[15]   ; AUDIO_DAC_ADC:u4|LRCK_1X       ; -1.839 ; -1.839 ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  SW[16]   ; AUDIO_DAC_ADC:u4|LRCK_1X       ; -2.264 ; -2.264 ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  SW[17]   ; AUDIO_DAC_ADC:u4|LRCK_1X       ; -2.100 ; -2.100 ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
; KEY[*]    ; CLOCK_50                       ; -2.525 ; -2.525 ; Rise       ; CLOCK_50                       ;
;  KEY[0]   ; CLOCK_50                       ; -2.875 ; -2.875 ; Rise       ; CLOCK_50                       ;
;  KEY[1]   ; CLOCK_50                       ; -2.525 ; -2.525 ; Rise       ; CLOCK_50                       ;
;  KEY[2]   ; CLOCK_50                       ; -2.610 ; -2.610 ; Rise       ; CLOCK_50                       ;
;  KEY[3]   ; CLOCK_50                       ; -3.152 ; -3.152 ; Rise       ; CLOCK_50                       ;
; SW[*]     ; CLOCK_50                       ; 0.310  ; 0.310  ; Rise       ; CLOCK_50                       ;
;  SW[0]    ; CLOCK_50                       ; 0.277  ; 0.277  ; Rise       ; CLOCK_50                       ;
;  SW[1]    ; CLOCK_50                       ; 0.293  ; 0.293  ; Rise       ; CLOCK_50                       ;
;  SW[2]    ; CLOCK_50                       ; 0.251  ; 0.251  ; Rise       ; CLOCK_50                       ;
;  SW[3]    ; CLOCK_50                       ; -0.308 ; -0.308 ; Rise       ; CLOCK_50                       ;
;  SW[4]    ; CLOCK_50                       ; 0.069  ; 0.069  ; Rise       ; CLOCK_50                       ;
;  SW[5]    ; CLOCK_50                       ; -0.168 ; -0.168 ; Rise       ; CLOCK_50                       ;
;  SW[6]    ; CLOCK_50                       ; 0.053  ; 0.053  ; Rise       ; CLOCK_50                       ;
;  SW[7]    ; CLOCK_50                       ; 0.019  ; 0.019  ; Rise       ; CLOCK_50                       ;
;  SW[8]    ; CLOCK_50                       ; 0.035  ; 0.035  ; Rise       ; CLOCK_50                       ;
;  SW[9]    ; CLOCK_50                       ; 0.063  ; 0.063  ; Rise       ; CLOCK_50                       ;
;  SW[10]   ; CLOCK_50                       ; 0.310  ; 0.310  ; Rise       ; CLOCK_50                       ;
;  SW[11]   ; CLOCK_50                       ; 0.277  ; 0.277  ; Rise       ; CLOCK_50                       ;
;  SW[12]   ; CLOCK_50                       ; 0.270  ; 0.270  ; Rise       ; CLOCK_50                       ;
;  SW[13]   ; CLOCK_50                       ; -1.988 ; -1.988 ; Rise       ; CLOCK_50                       ;
;  SW[14]   ; CLOCK_50                       ; -2.321 ; -2.321 ; Rise       ; CLOCK_50                       ;
;  SW[15]   ; CLOCK_50                       ; -1.895 ; -1.895 ; Rise       ; CLOCK_50                       ;
;  SW[16]   ; CLOCK_50                       ; -2.181 ; -2.181 ; Rise       ; CLOCK_50                       ;
;  SW[17]   ; CLOCK_50                       ; -2.185 ; -2.185 ; Rise       ; CLOCK_50                       ;
; I2C_SDAT  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; -1.895 ; -1.895 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; KEY[*]    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; -2.906 ; -2.906 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
;  KEY[0]   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; -2.906 ; -2.906 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                        ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port   ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+
; AUD_ADCLRCK ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 2.157  ;        ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
; AUD_DACDAT  ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 6.839  ; 6.839  ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
; AUD_DACLRCK ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 2.157  ;        ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
; AUD_ADCLRCK ; AUDIO_DAC_ADC:u4|LRCK_1X       ;        ; 2.157  ; Fall       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
; AUD_DACDAT  ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 3.790  ; 3.790  ; Fall       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
; AUD_DACLRCK ; AUDIO_DAC_ADC:u4|LRCK_1X       ;        ; 2.157  ; Fall       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
; AUD_BCLK    ; AUDIO_DAC_ADC:u4|oAUD_BCK      ; 2.169  ;        ; Rise       ; AUDIO_DAC_ADC:u4|oAUD_BCK      ;
; AUD_BCLK    ; AUDIO_DAC_ADC:u4|oAUD_BCK      ;        ; 2.169  ; Fall       ; AUDIO_DAC_ADC:u4|oAUD_BCK      ;
; AUD_DACDAT  ; AUDIO_DAC_ADC:u4|oAUD_BCK      ; 7.096  ; 7.096  ; Fall       ; AUDIO_DAC_ADC:u4|oAUD_BCK      ;
; I2C_SCLK    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 5.382  ; 5.382  ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; I2C_SDAT    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 4.246  ; 4.246  ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; I2C_SCLK    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 2.998  ;        ; Fall       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; AUD_XCK     ; CLOCK_27                       ; 1.463  ;        ; Rise       ; p1|altpll_component|pll|clk[1] ;
; AUD_XCK     ; CLOCK_27                       ;        ; 1.463  ; Fall       ; p1|altpll_component|pll|clk[1] ;
; VGA_CLK     ; CLOCK_27                       ; -8.488 ;        ; Rise       ; p1|altpll_component|pll|clk[2] ;
; VGA_CLK     ; CLOCK_27                       ;        ; -8.488 ; Fall       ; p1|altpll_component|pll|clk[2] ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port   ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+
; AUD_ADCLRCK ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 2.157  ;        ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
; AUD_DACDAT  ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 3.790  ; 3.790  ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
; AUD_DACLRCK ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 2.157  ;        ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
; AUD_ADCLRCK ; AUDIO_DAC_ADC:u4|LRCK_1X       ;        ; 2.157  ; Fall       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
; AUD_DACDAT  ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 3.790  ; 3.790  ; Fall       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
; AUD_DACLRCK ; AUDIO_DAC_ADC:u4|LRCK_1X       ;        ; 2.157  ; Fall       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
; AUD_BCLK    ; AUDIO_DAC_ADC:u4|oAUD_BCK      ; 2.169  ;        ; Rise       ; AUDIO_DAC_ADC:u4|oAUD_BCK      ;
; AUD_BCLK    ; AUDIO_DAC_ADC:u4|oAUD_BCK      ;        ; 2.169  ; Fall       ; AUDIO_DAC_ADC:u4|oAUD_BCK      ;
; AUD_DACDAT  ; AUDIO_DAC_ADC:u4|oAUD_BCK      ; 6.010  ; 6.010  ; Fall       ; AUDIO_DAC_ADC:u4|oAUD_BCK      ;
; I2C_SCLK    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 4.757  ; 2.998  ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; I2C_SDAT    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 4.246  ; 4.246  ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; I2C_SCLK    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 2.998  ;        ; Fall       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; AUD_XCK     ; CLOCK_27                       ; 1.463  ;        ; Rise       ; p1|altpll_component|pll|clk[1] ;
; AUD_XCK     ; CLOCK_27                       ;        ; 1.463  ; Fall       ; p1|altpll_component|pll|clk[1] ;
; VGA_CLK     ; CLOCK_27                       ; -8.488 ;        ; Rise       ; p1|altpll_component|pll|clk[2] ;
; VGA_CLK     ; CLOCK_27                       ;        ; -8.488 ; Fall       ; p1|altpll_component|pll|clk[2] ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                            ;
+---------------------------------+----------+--------+----------+---------+---------------------+
; Clock                           ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack                ; -4.215   ; -2.545 ; -3.709   ; 0.898   ; -1.380              ;
;  AUDIO_DAC_ADC:u4|LRCK_1X       ; -3.429   ; 0.103  ; N/A      ; N/A     ; -0.500              ;
;  AUDIO_DAC_ADC:u4|oAUD_BCK      ; -0.244   ; 0.215  ; -0.328   ; 0.898   ; -0.500              ;
;  CLOCK_27                       ; N/A      ; N/A    ; N/A      ; N/A     ; 18.518              ;
;  CLOCK_50                       ; -4.215   ; -2.545 ; N/A      ; N/A     ; -1.380              ;
;  I2C_AV_Config:u3|mI2C_CTRL_CLK ; -2.525   ; 0.215  ; N/A      ; N/A     ; -0.500              ;
;  p1|altpll_component|pll|clk[1] ; -0.204   ; -0.080 ; -3.709   ; 2.236   ; 26.777              ;
; Design-wide TNS                 ; -845.227 ; -2.705 ; -53.238  ; 0.0     ; -365.38             ;
;  AUDIO_DAC_ADC:u4|LRCK_1X       ; -156.113 ; 0.000  ; N/A      ; N/A     ; -104.000            ;
;  AUDIO_DAC_ADC:u4|oAUD_BCK      ; -0.290   ; 0.000  ; -1.312   ; 0.000   ; -4.000              ;
;  CLOCK_27                       ; N/A      ; N/A    ; N/A      ; N/A     ; 0.000               ;
;  CLOCK_50                       ; -613.833 ; -2.545 ; N/A      ; N/A     ; -213.380            ;
;  I2C_AV_Config:u3|mI2C_CTRL_CLK ; -74.701  ; 0.000  ; N/A      ; N/A     ; -44.000             ;
;  p1|altpll_component|pll|clk[1] ; -0.408   ; -0.160 ; -51.926  ; 0.000   ; 0.000               ;
+---------------------------------+----------+--------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; KEY[*]    ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 4.860  ; 4.860  ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  KEY[0]   ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 4.522  ; 4.522  ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  KEY[1]   ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 4.150  ; 4.150  ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  KEY[2]   ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 4.087  ; 4.087  ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  KEY[3]   ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 4.860  ; 4.860  ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
; SW[*]     ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 4.940  ; 4.940  ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  SW[0]    ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 1.836  ; 1.836  ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  SW[1]    ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 1.303  ; 1.303  ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  SW[2]    ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 1.243  ; 1.243  ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  SW[3]    ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 1.754  ; 1.754  ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  SW[4]    ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 1.534  ; 1.534  ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  SW[5]    ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 1.647  ; 1.647  ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  SW[6]    ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 1.500  ; 1.500  ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  SW[7]    ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 1.364  ; 1.364  ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  SW[8]    ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 1.467  ; 1.467  ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  SW[9]    ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 1.134  ; 1.134  ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  SW[10]   ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 0.538  ; 0.538  ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  SW[11]   ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 0.080  ; 0.080  ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  SW[12]   ; AUDIO_DAC_ADC:u4|LRCK_1X       ; -0.054 ; -0.054 ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  SW[13]   ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 4.295  ; 4.295  ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  SW[14]   ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 4.375  ; 4.375  ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  SW[15]   ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 4.086  ; 4.086  ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  SW[16]   ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 4.940  ; 4.940  ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  SW[17]   ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 4.039  ; 4.039  ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
; KEY[*]    ; CLOCK_50                       ; 7.053  ; 7.053  ; Rise       ; CLOCK_50                       ;
;  KEY[0]   ; CLOCK_50                       ; 7.053  ; 7.053  ; Rise       ; CLOCK_50                       ;
;  KEY[1]   ; CLOCK_50                       ; 5.480  ; 5.480  ; Rise       ; CLOCK_50                       ;
;  KEY[2]   ; CLOCK_50                       ; 5.728  ; 5.728  ; Rise       ; CLOCK_50                       ;
;  KEY[3]   ; CLOCK_50                       ; 6.534  ; 6.534  ; Rise       ; CLOCK_50                       ;
; SW[*]     ; CLOCK_50                       ; 5.517  ; 5.517  ; Rise       ; CLOCK_50                       ;
;  SW[0]    ; CLOCK_50                       ; 0.829  ; 0.829  ; Rise       ; CLOCK_50                       ;
;  SW[1]    ; CLOCK_50                       ; 0.647  ; 0.647  ; Rise       ; CLOCK_50                       ;
;  SW[2]    ; CLOCK_50                       ; 0.604  ; 0.604  ; Rise       ; CLOCK_50                       ;
;  SW[3]    ; CLOCK_50                       ; 1.695  ; 1.695  ; Rise       ; CLOCK_50                       ;
;  SW[4]    ; CLOCK_50                       ; 1.052  ; 1.052  ; Rise       ; CLOCK_50                       ;
;  SW[5]    ; CLOCK_50                       ; 1.440  ; 1.440  ; Rise       ; CLOCK_50                       ;
;  SW[6]    ; CLOCK_50                       ; 1.042  ; 1.042  ; Rise       ; CLOCK_50                       ;
;  SW[7]    ; CLOCK_50                       ; 1.574  ; 1.574  ; Rise       ; CLOCK_50                       ;
;  SW[8]    ; CLOCK_50                       ; 1.090  ; 1.090  ; Rise       ; CLOCK_50                       ;
;  SW[9]    ; CLOCK_50                       ; 0.991  ; 0.991  ; Rise       ; CLOCK_50                       ;
;  SW[10]   ; CLOCK_50                       ; 0.322  ; 0.322  ; Rise       ; CLOCK_50                       ;
;  SW[11]   ; CLOCK_50                       ; 0.449  ; 0.449  ; Rise       ; CLOCK_50                       ;
;  SW[12]   ; CLOCK_50                       ; 0.665  ; 0.665  ; Rise       ; CLOCK_50                       ;
;  SW[13]   ; CLOCK_50                       ; 4.879  ; 4.879  ; Rise       ; CLOCK_50                       ;
;  SW[14]   ; CLOCK_50                       ; 4.739  ; 4.739  ; Rise       ; CLOCK_50                       ;
;  SW[15]   ; CLOCK_50                       ; 4.242  ; 4.242  ; Rise       ; CLOCK_50                       ;
;  SW[16]   ; CLOCK_50                       ; 5.517  ; 5.517  ; Rise       ; CLOCK_50                       ;
;  SW[17]   ; CLOCK_50                       ; 5.091  ; 5.091  ; Rise       ; CLOCK_50                       ;
; I2C_SDAT  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 4.204  ; 4.204  ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; KEY[*]    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 5.782  ; 5.782  ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
;  KEY[0]   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 5.782  ; 5.782  ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                 ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; KEY[*]    ; AUDIO_DAC_ADC:u4|LRCK_1X       ; -2.035 ; -2.035 ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  KEY[0]   ; AUDIO_DAC_ADC:u4|LRCK_1X       ; -2.425 ; -2.425 ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  KEY[1]   ; AUDIO_DAC_ADC:u4|LRCK_1X       ; -2.114 ; -2.114 ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  KEY[2]   ; AUDIO_DAC_ADC:u4|LRCK_1X       ; -2.035 ; -2.035 ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  KEY[3]   ; AUDIO_DAC_ADC:u4|LRCK_1X       ; -2.497 ; -2.497 ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
; SW[*]     ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 1.039  ; 1.039  ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  SW[0]    ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 0.363  ; 0.363  ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  SW[1]    ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 0.541  ; 0.541  ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  SW[2]    ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 0.529  ; 0.529  ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  SW[3]    ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 0.165  ; 0.165  ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  SW[4]    ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 0.302  ; 0.302  ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  SW[5]    ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 0.164  ; 0.164  ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  SW[6]    ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 0.234  ; 0.234  ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  SW[7]    ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 0.260  ; 0.260  ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  SW[8]    ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 0.148  ; 0.148  ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  SW[9]    ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 0.279  ; 0.279  ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  SW[10]   ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 0.592  ; 0.592  ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  SW[11]   ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 0.979  ; 0.979  ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  SW[12]   ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 1.039  ; 1.039  ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  SW[13]   ; AUDIO_DAC_ADC:u4|LRCK_1X       ; -1.870 ; -1.870 ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  SW[14]   ; AUDIO_DAC_ADC:u4|LRCK_1X       ; -1.930 ; -1.930 ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  SW[15]   ; AUDIO_DAC_ADC:u4|LRCK_1X       ; -1.839 ; -1.839 ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  SW[16]   ; AUDIO_DAC_ADC:u4|LRCK_1X       ; -2.264 ; -2.264 ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
;  SW[17]   ; AUDIO_DAC_ADC:u4|LRCK_1X       ; -2.100 ; -2.100 ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
; KEY[*]    ; CLOCK_50                       ; -2.525 ; -2.525 ; Rise       ; CLOCK_50                       ;
;  KEY[0]   ; CLOCK_50                       ; -2.875 ; -2.875 ; Rise       ; CLOCK_50                       ;
;  KEY[1]   ; CLOCK_50                       ; -2.525 ; -2.525 ; Rise       ; CLOCK_50                       ;
;  KEY[2]   ; CLOCK_50                       ; -2.610 ; -2.610 ; Rise       ; CLOCK_50                       ;
;  KEY[3]   ; CLOCK_50                       ; -3.152 ; -3.152 ; Rise       ; CLOCK_50                       ;
; SW[*]     ; CLOCK_50                       ; 0.310  ; 0.310  ; Rise       ; CLOCK_50                       ;
;  SW[0]    ; CLOCK_50                       ; 0.277  ; 0.277  ; Rise       ; CLOCK_50                       ;
;  SW[1]    ; CLOCK_50                       ; 0.293  ; 0.293  ; Rise       ; CLOCK_50                       ;
;  SW[2]    ; CLOCK_50                       ; 0.251  ; 0.251  ; Rise       ; CLOCK_50                       ;
;  SW[3]    ; CLOCK_50                       ; -0.308 ; -0.308 ; Rise       ; CLOCK_50                       ;
;  SW[4]    ; CLOCK_50                       ; 0.069  ; 0.069  ; Rise       ; CLOCK_50                       ;
;  SW[5]    ; CLOCK_50                       ; -0.168 ; -0.168 ; Rise       ; CLOCK_50                       ;
;  SW[6]    ; CLOCK_50                       ; 0.053  ; 0.053  ; Rise       ; CLOCK_50                       ;
;  SW[7]    ; CLOCK_50                       ; 0.019  ; 0.019  ; Rise       ; CLOCK_50                       ;
;  SW[8]    ; CLOCK_50                       ; 0.035  ; 0.035  ; Rise       ; CLOCK_50                       ;
;  SW[9]    ; CLOCK_50                       ; 0.063  ; 0.063  ; Rise       ; CLOCK_50                       ;
;  SW[10]   ; CLOCK_50                       ; 0.310  ; 0.310  ; Rise       ; CLOCK_50                       ;
;  SW[11]   ; CLOCK_50                       ; 0.277  ; 0.277  ; Rise       ; CLOCK_50                       ;
;  SW[12]   ; CLOCK_50                       ; 0.270  ; 0.270  ; Rise       ; CLOCK_50                       ;
;  SW[13]   ; CLOCK_50                       ; -1.988 ; -1.988 ; Rise       ; CLOCK_50                       ;
;  SW[14]   ; CLOCK_50                       ; -2.321 ; -2.321 ; Rise       ; CLOCK_50                       ;
;  SW[15]   ; CLOCK_50                       ; -1.895 ; -1.895 ; Rise       ; CLOCK_50                       ;
;  SW[16]   ; CLOCK_50                       ; -2.181 ; -2.181 ; Rise       ; CLOCK_50                       ;
;  SW[17]   ; CLOCK_50                       ; -2.185 ; -2.185 ; Rise       ; CLOCK_50                       ;
; I2C_SDAT  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; -1.895 ; -1.895 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; KEY[*]    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; -2.906 ; -2.906 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
;  KEY[0]   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; -2.906 ; -2.906 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                        ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port   ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+
; AUD_ADCLRCK ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 4.053  ;        ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
; AUD_DACDAT  ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 13.411 ; 13.411 ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
; AUD_DACLRCK ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 4.053  ;        ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
; AUD_ADCLRCK ; AUDIO_DAC_ADC:u4|LRCK_1X       ;        ; 4.053  ; Fall       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
; AUD_DACDAT  ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 7.568  ; 7.568  ; Fall       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
; AUD_DACLRCK ; AUDIO_DAC_ADC:u4|LRCK_1X       ;        ; 4.053  ; Fall       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
; AUD_BCLK    ; AUDIO_DAC_ADC:u4|oAUD_BCK      ; 4.066  ;        ; Rise       ; AUDIO_DAC_ADC:u4|oAUD_BCK      ;
; AUD_BCLK    ; AUDIO_DAC_ADC:u4|oAUD_BCK      ;        ; 4.066  ; Fall       ; AUDIO_DAC_ADC:u4|oAUD_BCK      ;
; AUD_DACDAT  ; AUDIO_DAC_ADC:u4|oAUD_BCK      ; 14.031 ; 14.031 ; Fall       ; AUDIO_DAC_ADC:u4|oAUD_BCK      ;
; I2C_SCLK    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 10.466 ; 10.466 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; I2C_SDAT    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 7.804  ; 7.804  ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; I2C_SCLK    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 5.991  ;        ; Fall       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; AUD_XCK     ; CLOCK_27                       ; 2.917  ;        ; Rise       ; p1|altpll_component|pll|clk[1] ;
; AUD_XCK     ; CLOCK_27                       ;        ; 2.917  ; Fall       ; p1|altpll_component|pll|clk[1] ;
; VGA_CLK     ; CLOCK_27                       ; -7.035 ;        ; Rise       ; p1|altpll_component|pll|clk[2] ;
; VGA_CLK     ; CLOCK_27                       ;        ; -7.035 ; Fall       ; p1|altpll_component|pll|clk[2] ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port   ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+
; AUD_ADCLRCK ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 2.157  ;        ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
; AUD_DACDAT  ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 3.790  ; 3.790  ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
; AUD_DACLRCK ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 2.157  ;        ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
; AUD_ADCLRCK ; AUDIO_DAC_ADC:u4|LRCK_1X       ;        ; 2.157  ; Fall       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
; AUD_DACDAT  ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 3.790  ; 3.790  ; Fall       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
; AUD_DACLRCK ; AUDIO_DAC_ADC:u4|LRCK_1X       ;        ; 2.157  ; Fall       ; AUDIO_DAC_ADC:u4|LRCK_1X       ;
; AUD_BCLK    ; AUDIO_DAC_ADC:u4|oAUD_BCK      ; 2.169  ;        ; Rise       ; AUDIO_DAC_ADC:u4|oAUD_BCK      ;
; AUD_BCLK    ; AUDIO_DAC_ADC:u4|oAUD_BCK      ;        ; 2.169  ; Fall       ; AUDIO_DAC_ADC:u4|oAUD_BCK      ;
; AUD_DACDAT  ; AUDIO_DAC_ADC:u4|oAUD_BCK      ; 6.010  ; 6.010  ; Fall       ; AUDIO_DAC_ADC:u4|oAUD_BCK      ;
; I2C_SCLK    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 4.757  ; 2.998  ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; I2C_SDAT    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 4.246  ; 4.246  ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; I2C_SCLK    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 2.998  ;        ; Fall       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; AUD_XCK     ; CLOCK_27                       ; 1.463  ;        ; Rise       ; p1|altpll_component|pll|clk[1] ;
; AUD_XCK     ; CLOCK_27                       ;        ; 1.463  ; Fall       ; p1|altpll_component|pll|clk[1] ;
; VGA_CLK     ; CLOCK_27                       ; -8.488 ;        ; Rise       ; p1|altpll_component|pll|clk[2] ;
; VGA_CLK     ; CLOCK_27                       ;        ; -8.488 ; Fall       ; p1|altpll_component|pll|clk[2] ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                             ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; AUDIO_DAC_ADC:u4|LRCK_1X       ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 684      ; 0        ; 0        ; 0        ;
; CLOCK_50                       ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 7041     ; 0        ; 0        ; 0        ;
; AUDIO_DAC_ADC:u4|oAUD_BCK      ; AUDIO_DAC_ADC:u4|oAUD_BCK      ; 0        ; 0        ; 0        ; 10       ;
; AUDIO_DAC_ADC:u4|LRCK_1X       ; CLOCK_50                       ; 8916     ; 0        ; 0        ; 0        ;
; CLOCK_50                       ; CLOCK_50                       ; 2030     ; 0        ; 0        ; 0        ;
; I2C_AV_Config:u3|mI2C_CTRL_CLK ; CLOCK_50                       ; 1        ; 1        ; 0        ; 0        ;
; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 481      ; 0        ; 0        ; 0        ;
; AUDIO_DAC_ADC:u4|LRCK_1X       ; p1|altpll_component|pll|clk[1] ; 1        ; 1        ; 0        ; 0        ;
; AUDIO_DAC_ADC:u4|oAUD_BCK      ; p1|altpll_component|pll|clk[1] ; 1        ; 1        ; 0        ; 0        ;
; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 147      ; 0        ; 0        ; 0        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                              ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; AUDIO_DAC_ADC:u4|LRCK_1X       ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 684      ; 0        ; 0        ; 0        ;
; CLOCK_50                       ; AUDIO_DAC_ADC:u4|LRCK_1X       ; 7041     ; 0        ; 0        ; 0        ;
; AUDIO_DAC_ADC:u4|oAUD_BCK      ; AUDIO_DAC_ADC:u4|oAUD_BCK      ; 0        ; 0        ; 0        ; 10       ;
; AUDIO_DAC_ADC:u4|LRCK_1X       ; CLOCK_50                       ; 8916     ; 0        ; 0        ; 0        ;
; CLOCK_50                       ; CLOCK_50                       ; 2030     ; 0        ; 0        ; 0        ;
; I2C_AV_Config:u3|mI2C_CTRL_CLK ; CLOCK_50                       ; 1        ; 1        ; 0        ; 0        ;
; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 481      ; 0        ; 0        ; 0        ;
; AUDIO_DAC_ADC:u4|LRCK_1X       ; p1|altpll_component|pll|clk[1] ; 1        ; 1        ; 0        ; 0        ;
; AUDIO_DAC_ADC:u4|oAUD_BCK      ; p1|altpll_component|pll|clk[1] ; 1        ; 1        ; 0        ; 0        ;
; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 147      ; 0        ; 0        ; 0        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------+
; Recovery Transfers                                                                      ;
+------------+--------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+--------------------------------+----------+----------+----------+----------+
; CLOCK_50   ; AUDIO_DAC_ADC:u4|oAUD_BCK      ; 0        ; 0        ; 4        ; 0        ;
; CLOCK_50   ; p1|altpll_component|pll|clk[1] ; 14       ; 0        ; 0        ; 0        ;
+------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------+
; Removal Transfers                                                                       ;
+------------+--------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+--------------------------------+----------+----------+----------+----------+
; CLOCK_50   ; AUDIO_DAC_ADC:u4|oAUD_BCK      ; 0        ; 0        ; 4        ; 0        ;
; CLOCK_50   ; p1|altpll_component|pll|clk[1] ; 14       ; 0        ; 0        ; 0        ;
+------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 23    ; 23   ;
; Unconstrained Input Port Paths  ; 469   ; 469  ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 51    ; 51   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Dec 11 02:50:58 2015
Info: Command: quartus_sta Synthesizer -c DE2_TOP
Info: qsta_default_script.tcl version: #1
Critical Warning (332012): Synopsys Design Constraints File file not found: 'DE2_TOP.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 37.037 -waveform {0.000 18.518} -name CLOCK_27 CLOCK_27
    Info (332110): create_generated_clock -source {p1|altpll_component|pll|inclk[0]} -divide_by 3 -multiply_by 2 -duty_cycle 50.00 -name {p1|altpll_component|pll|clk[1]} {p1|altpll_component|pll|clk[1]}
    Info (332110): create_generated_clock -source {p1|altpll_component|pll|inclk[0]} -divide_by 15 -multiply_by 14 -phase -90.00 -duty_cycle 50.00 -name {p1|altpll_component|pll|clk[2]} {p1|altpll_component|pll|clk[2]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name I2C_AV_Config:u3|mI2C_CTRL_CLK I2C_AV_Config:u3|mI2C_CTRL_CLK
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name AUDIO_DAC_ADC:u4|LRCK_1X AUDIO_DAC_ADC:u4|LRCK_1X
    Info (332105): create_clock -period 1.000 -name AUDIO_DAC_ADC:u4|oAUD_BCK AUDIO_DAC_ADC:u4|oAUD_BCK
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.215      -613.833 CLOCK_50 
    Info (332119):    -3.429      -156.113 AUDIO_DAC_ADC:u4|LRCK_1X 
    Info (332119):    -2.525       -74.701 I2C_AV_Config:u3|mI2C_CTRL_CLK 
    Info (332119):    -0.244        -0.290 AUDIO_DAC_ADC:u4|oAUD_BCK 
    Info (332119):    -0.145        -0.290 p1|altpll_component|pll|clk[1] 
Info (332146): Worst-case hold slack is -2.545
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.545        -2.545 CLOCK_50 
    Info (332119):    -0.080        -0.160 p1|altpll_component|pll|clk[1] 
    Info (332119):     0.214         0.000 AUDIO_DAC_ADC:u4|LRCK_1X 
    Info (332119):     0.391         0.000 AUDIO_DAC_ADC:u4|oAUD_BCK 
    Info (332119):     0.391         0.000 I2C_AV_Config:u3|mI2C_CTRL_CLK 
Info (332146): Worst-case recovery slack is -3.709
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.709       -51.926 p1|altpll_component|pll|clk[1] 
    Info (332119):    -0.328        -1.312 AUDIO_DAC_ADC:u4|oAUD_BCK 
Info (332146): Worst-case removal slack is 1.098
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.098         0.000 AUDIO_DAC_ADC:u4|oAUD_BCK 
    Info (332119):     3.484         0.000 p1|altpll_component|pll|clk[1] 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -213.380 CLOCK_50 
    Info (332119):    -0.500      -104.000 AUDIO_DAC_ADC:u4|LRCK_1X 
    Info (332119):    -0.500       -44.000 I2C_AV_Config:u3|mI2C_CTRL_CLK 
    Info (332119):    -0.500        -4.000 AUDIO_DAC_ADC:u4|oAUD_BCK 
    Info (332119):    18.518         0.000 CLOCK_27 
    Info (332119):    26.777         0.000 p1|altpll_component|pll|clk[1] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.396
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.396      -169.538 CLOCK_50 
    Info (332119):    -0.990       -23.099 AUDIO_DAC_ADC:u4|LRCK_1X 
    Info (332119):    -0.537       -13.067 I2C_AV_Config:u3|mI2C_CTRL_CLK 
    Info (332119):    -0.204        -0.408 p1|altpll_component|pll|clk[1] 
    Info (332119):     0.429         0.000 AUDIO_DAC_ADC:u4|oAUD_BCK 
Info (332146): Worst-case hold slack is -1.585
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.585        -1.585 CLOCK_50 
    Info (332119):     0.089         0.000 p1|altpll_component|pll|clk[1] 
    Info (332119):     0.103         0.000 AUDIO_DAC_ADC:u4|LRCK_1X 
    Info (332119):     0.215         0.000 AUDIO_DAC_ADC:u4|oAUD_BCK 
    Info (332119):     0.215         0.000 I2C_AV_Config:u3|mI2C_CTRL_CLK 
Info (332146): Worst-case recovery slack is -2.351
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.351       -32.914 p1|altpll_component|pll|clk[1] 
    Info (332119):    -0.018        -0.072 AUDIO_DAC_ADC:u4|oAUD_BCK 
Info (332146): Worst-case removal slack is 0.898
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.898         0.000 AUDIO_DAC_ADC:u4|oAUD_BCK 
    Info (332119):     2.236         0.000 p1|altpll_component|pll|clk[1] 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -213.380 CLOCK_50 
    Info (332119):    -0.500      -104.000 AUDIO_DAC_ADC:u4|LRCK_1X 
    Info (332119):    -0.500       -44.000 I2C_AV_Config:u3|mI2C_CTRL_CLK 
    Info (332119):    -0.500        -4.000 AUDIO_DAC_ADC:u4|oAUD_BCK 
    Info (332119):    18.518         0.000 CLOCK_27 
    Info (332119):    26.777         0.000 p1|altpll_component|pll|clk[1] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 457 megabytes
    Info: Processing ended: Fri Dec 11 02:51:03 2015
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:03


