+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                          ;
+----------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                      ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+----------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; gpio0                                                                                                          ; 21    ; 2              ; 6            ; 2              ; 11     ; 2               ; 2             ; 2               ; 8     ; 0              ; 0            ; 0                ; 0                 ;
; sdc_controller_0|sd_controller_wb0                                                                             ; 202   ; 0              ; 4            ; 0              ; 195    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdc_controller_0|fifo_filer_rx|Rx_Fifo                                                                         ; 9     ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdc_controller_0|fifo_filer_rx                                                                                 ; 42    ; 5              ; 0            ; 5              ; 73     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdc_controller_0|fifo_filer_tx|Tx_Fifo                                                                         ; 37    ; 0              ; 0            ; 0              ; 40     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdc_controller_0|fifo_filer_tx                                                                                 ; 70    ; 5              ; 0            ; 5              ; 74     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdc_controller_0|tx_bd                                                                                         ; 21    ; 0              ; 0            ; 0              ; 22     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdc_controller_0|rx_bd                                                                                         ; 21    ; 0              ; 0            ; 0              ; 22     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdc_controller_0|sd_data_serial_host_1|CRC_16_gen[3].CRC_16_i                                                  ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdc_controller_0|sd_data_serial_host_1|CRC_16_gen[2].CRC_16_i                                                  ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdc_controller_0|sd_data_serial_host_1|CRC_16_gen[1].CRC_16_i                                                  ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdc_controller_0|sd_data_serial_host_1|CRC_16_gen[0].CRC_16_i                                                  ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdc_controller_0|sd_data_serial_host_1                                                                         ; 41    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdc_controller_0|data_master_1                                                                                 ; 63    ; 0              ; 0            ; 0              ; 99     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdc_controller_0|cmd_serial_host_1|CRC_7                                                                       ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdc_controller_0|cmd_serial_host_1                                                                             ; 61    ; 0              ; 1            ; 0              ; 54     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdc_controller_0|cmd_master_1                                                                                  ; 120   ; 16             ; 10           ; 16             ; 128    ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdc_controller_0|clock_divider_1                                                                               ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdc_controller_0                                                                                               ; 89    ; 12             ; 0            ; 12             ; 120    ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart16550_0|regs|receiver|fifo_rx|rfifo                                                                        ; 18    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart16550_0|regs|receiver|fifo_rx                                                                              ; 17    ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart16550_0|regs|receiver                                                                                      ; 15    ; 0              ; 2            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart16550_0|regs|i_uart_sync_flops                                                                             ; 5     ; 2              ; 0            ; 2              ; 1      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart16550_0|regs|transmitter|fifo_tx|tfifo                                                                     ; 18    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart16550_0|regs|transmitter|fifo_tx                                                                           ; 14    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart16550_0|regs|transmitter                                                                                   ; 22    ; 0              ; 1            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart16550_0|regs                                                                                               ; 20    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart16550_0|wb_interface                                                                                       ; 60    ; 36             ; 0            ; 36             ; 22     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart16550_0                                                                                                    ; 21    ; 4              ; 0            ; 4              ; 11     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ethmac0|macstatus1                                                                                             ; 94    ; 0              ; 2            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ethmac0|wishbone|rx_fifo1                                                                                      ; 37    ; 0              ; 0            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ethmac0|wishbone|rx_fifo0                                                                                      ; 37    ; 0              ; 0            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ethmac0|wishbone|tx_fifo                                                                                       ; 37    ; 0              ; 0            ; 0              ; 44     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ethmac0|wishbone|bd_ram                                                                                        ; 45    ; 1              ; 1            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ethmac0|wishbone                                                                                               ; 145   ; 2              ; 1            ; 2              ; 159    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ethmac0|rxethmac1|crcrx                                                                                        ; 8     ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ethmac0|rxethmac1|rxaddrcheck1                                                                                 ; 144   ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ethmac0|rxethmac1|rxcounters1                                                                                  ; 30    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ethmac0|rxethmac1|rxstatem1                                                                                    ; 10    ; 0              ; 2            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ethmac0|rxethmac1                                                                                              ; 143   ; 0              ; 0            ; 0              ; 38     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ethmac0|txethmac1|random1                                                                                      ; 34    ; 0              ; 9            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ethmac0|txethmac1|txcrc                                                                                        ; 8     ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ethmac0|txethmac1|txstatem1                                                                                    ; 51    ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ethmac0|txethmac1|txcounters1                                                                                  ; 55    ; 0              ; 0            ; 0              ; 40     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ethmac0|txethmac1                                                                                              ; 85    ; 0              ; 0            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ethmac0|maccontrol1|transmitcontrol1                                                                           ; 75    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ethmac0|maccontrol1|receivecontrol1                                                                            ; 74    ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ethmac0|maccontrol1                                                                                            ; 103   ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ethmac0|ethreg1|TXCTRL_2                                                                                       ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ethmac0|ethreg1|TXCTRL_1                                                                                       ; 12    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ethmac0|ethreg1|TXCTRL_0                                                                                       ; 12    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ethmac0|ethreg1|RXHASH1_3                                                                                      ; 12    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ethmac0|ethreg1|RXHASH1_2                                                                                      ; 12    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ethmac0|ethreg1|RXHASH1_1                                                                                      ; 12    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ethmac0|ethreg1|RXHASH1_0                                                                                      ; 12    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ethmac0|ethreg1|RXHASH0_3                                                                                      ; 12    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ethmac0|ethreg1|RXHASH0_2                                                                                      ; 12    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ethmac0|ethreg1|RXHASH0_1                                                                                      ; 12    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ethmac0|ethreg1|RXHASH0_0                                                                                      ; 12    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ethmac0|ethreg1|MAC_ADDR1_1                                                                                    ; 12    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ethmac0|ethreg1|MAC_ADDR1_0                                                                                    ; 12    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ethmac0|ethreg1|MAC_ADDR0_3                                                                                    ; 12    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ethmac0|ethreg1|MAC_ADDR0_2                                                                                    ; 12    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ethmac0|ethreg1|MAC_ADDR0_1                                                                                    ; 12    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ethmac0|ethreg1|MAC_ADDR0_0                                                                                    ; 12    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ethmac0|ethreg1|MIIRX_DATA                                                                                     ; 20    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ethmac0|ethreg1|MIITX_DATA_1                                                                                   ; 12    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ethmac0|ethreg1|MIITX_DATA_0                                                                                   ; 12    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ethmac0|ethreg1|MIIADDRESS_1                                                                                   ; 9     ; 1              ; 0            ; 1              ; 5      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ethmac0|ethreg1|MIIADDRESS_0                                                                                   ; 9     ; 1              ; 0            ; 1              ; 5      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ethmac0|ethreg1|MIICOMMAND2                                                                                    ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ethmac0|ethreg1|MIICOMMAND1                                                                                    ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ethmac0|ethreg1|MIICOMMAND0                                                                                    ; 5     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ethmac0|ethreg1|MIIMODER_1                                                                                     ; 5     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ethmac0|ethreg1|MIIMODER_0                                                                                     ; 12    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ethmac0|ethreg1|CTRLMODER_0                                                                                    ; 7     ; 1              ; 0            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ethmac0|ethreg1|TX_BD_NUM_0                                                                                    ; 12    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ethmac0|ethreg1|COLLCONF_2                                                                                     ; 8     ; 1              ; 0            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ethmac0|ethreg1|COLLCONF_0                                                                                     ; 10    ; 1              ; 0            ; 1              ; 6      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ethmac0|ethreg1|PACKETLEN_3                                                                                    ; 12    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ethmac0|ethreg1|PACKETLEN_2                                                                                    ; 12    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ethmac0|ethreg1|PACKETLEN_1                                                                                    ; 12    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ethmac0|ethreg1|PACKETLEN_0                                                                                    ; 12    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ethmac0|ethreg1|IPGR2_0                                                                                        ; 11    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ethmac0|ethreg1|IPGR1_0                                                                                        ; 11    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ethmac0|ethreg1|IPGT_0                                                                                         ; 11    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ethmac0|ethreg1|INT_MASK_0                                                                                     ; 11    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ethmac0|ethreg1|MODER_2                                                                                        ; 5     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ethmac0|ethreg1|MODER_1                                                                                        ; 12    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ethmac0|ethreg1|MODER_0                                                                                        ; 12    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ethmac0|ethreg1                                                                                                ; 112   ; 1              ; 0            ; 1              ; 289    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ethmac0|miim1|outctrl                                                                                          ; 14    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ethmac0|miim1|shftrg                                                                                           ; 37    ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ethmac0|miim1|clkgen                                                                                           ; 10    ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ethmac0|miim1                                                                                                  ; 41    ; 0              ; 0            ; 0              ; 25     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ethmac0                                                                                                        ; 96    ; 3              ; 0            ; 3              ; 120    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rom0                                                                                                           ; 15    ; 0              ; 5            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; wb_sdram_ctrl0|arbiter|wbports[2].wb_port|wrfifo                                                               ; 78    ; 6              ; 0            ; 6              ; 74     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; wb_sdram_ctrl0|arbiter|wbports[2].wb_port|bufram|dpram_altera.dpram_altera|altsyncram_component|auto_generated ; 84    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; wb_sdram_ctrl0|arbiter|wbports[2].wb_port|bufram|dpram_altera.dpram_altera                                     ; 80    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; wb_sdram_ctrl0|arbiter|wbports[2].wb_port|bufram                                                               ; 80    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; wb_sdram_ctrl0|arbiter|wbports[2].wb_port                                                                      ; 198   ; 0              ; 32           ; 0              ; 85     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; wb_sdram_ctrl0|arbiter|wbports[1].wb_port|wrfifo                                                               ; 78    ; 6              ; 0            ; 6              ; 74     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; wb_sdram_ctrl0|arbiter|wbports[1].wb_port|bufram|dpram_altera.dpram_altera|altsyncram_component|auto_generated ; 84    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; wb_sdram_ctrl0|arbiter|wbports[1].wb_port|bufram|dpram_altera.dpram_altera                                     ; 80    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; wb_sdram_ctrl0|arbiter|wbports[1].wb_port|bufram                                                               ; 80    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; wb_sdram_ctrl0|arbiter|wbports[1].wb_port                                                                      ; 198   ; 0              ; 32           ; 0              ; 85     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; wb_sdram_ctrl0|arbiter|wbports[0].wb_port|wrfifo                                                               ; 78    ; 6              ; 0            ; 6              ; 74     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; wb_sdram_ctrl0|arbiter|wbports[0].wb_port|bufram|dpram_altera.dpram_altera|altsyncram_component|auto_generated ; 84    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; wb_sdram_ctrl0|arbiter|wbports[0].wb_port|bufram|dpram_altera.dpram_altera                                     ; 80    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; wb_sdram_ctrl0|arbiter|wbports[0].wb_port|bufram                                                               ; 80    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; wb_sdram_ctrl0|arbiter|wbports[0].wb_port                                                                      ; 198   ; 0              ; 32           ; 0              ; 85     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; wb_sdram_ctrl0|arbiter                                                                                         ; 282   ; 0              ; 0            ; 0              ; 151    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; wb_sdram_ctrl0|sdram_ctrl                                                                                      ; 70    ; 2              ; 0            ; 2              ; 89     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; wb_sdram_ctrl0                                                                                                 ; 248   ; 0              ; 0            ; 0              ; 138    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dbg_if0|i_dbg_jsp|jsp_biu_i|rd_fifo                                                                            ; 12    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dbg_if0|i_dbg_jsp|jsp_biu_i|wr_fifo                                                                            ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dbg_if0|i_dbg_jsp|jsp_biu_i|bytesavail_syncreg|ack_sff                                                         ; 5     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dbg_if0|i_dbg_jsp|jsp_biu_i|bytesavail_syncreg|strobe_sff                                                      ; 5     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dbg_if0|i_dbg_jsp|jsp_biu_i|bytesavail_syncreg                                                                 ; 7     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dbg_if0|i_dbg_jsp|jsp_biu_i|freespace_syncreg|ack_sff                                                          ; 5     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dbg_if0|i_dbg_jsp|jsp_biu_i|freespace_syncreg|strobe_sff                                                       ; 5     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dbg_if0|i_dbg_jsp|jsp_biu_i|freespace_syncreg                                                                  ; 7     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dbg_if0|i_dbg_jsp|jsp_biu_i|ren_sff                                                                            ; 5     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dbg_if0|i_dbg_jsp|jsp_biu_i|wen_sff                                                                            ; 5     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dbg_if0|i_dbg_jsp|jsp_biu_i                                                                                    ; 91    ; 10             ; 52           ; 10             ; 51     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dbg_if0|i_dbg_jsp                                                                                              ; 139   ; 1              ; 46           ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dbg_if0|i_dbg_cpu_or1k|or1k_crc_i                                                                              ; 6     ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dbg_if0|i_dbg_cpu_or1k|or1k_biu_i                                                                              ; 102   ; 0              ; 0            ; 0              ; 99     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dbg_if0|i_dbg_cpu_or1k|or1k_statusreg_i                                                                        ; 7     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dbg_if0|i_dbg_cpu_or1k                                                                                         ; 95    ; 0              ; 0            ; 0              ; 70     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dbg_if0|i_dbg_wb|wb_crc_i                                                                                      ; 6     ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dbg_if0|i_dbg_wb|wb_biu_i                                                                                      ; 106   ; 6              ; 0            ; 6              ; 111    ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dbg_if0|i_dbg_wb                                                                                               ; 95    ; 0              ; 0            ; 0              ; 79     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dbg_if0                                                                                                        ; 78    ; 0              ; 1            ; 0              ; 145    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_pm                                                                                          ; 69    ; 44             ; 69           ; 44             ; 44     ; 44              ; 44            ; 44              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_tt                                                                                          ; 69    ; 0              ; 31           ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_pic                                                                                         ; 88    ; 12             ; 42           ; 12             ; 34     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_du                                                                                          ; 413   ; 23             ; 258          ; 23             ; 190    ; 23              ; 23            ; 23              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_sb                                                                                          ; 109   ; 0              ; 3            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_qmem_top                                                                                    ; 197   ; 0              ; 2            ; 0              ; 195    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_dc_top|or1200_dc_tag|dc_tag0                                                                ; 33    ; 0              ; 0            ; 0              ; 22     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_dc_top|or1200_dc_tag                                                                        ; 34    ; 0              ; 1            ; 0              ; 22     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_dc_top|or1200_dc_ram|dc_ram                                                                 ; 48    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_dc_top|or1200_dc_ram                                                                        ; 49    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_dc_top|or1200_dc_fsm                                                                        ; 103   ; 4              ; 1            ; 4              ; 48     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_dc_top                                                                                      ; 179   ; 0              ; 29           ; 0              ; 112    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_dmmu_top|or1200_dmmu_tlb|dtlb_tr_ram                                                        ; 33    ; 0              ; 0            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_dmmu_top|or1200_dmmu_tlb|dtlb_ram                                                           ; 23    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_dmmu_top|or1200_dmmu_tlb                                                                    ; 101   ; 7              ; 46           ; 7              ; 57     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_dmmu_top                                                                                    ; 110   ; 0              ; 0            ; 0              ; 71     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_cfgr                                                                             ; 32    ; 18             ; 0            ; 18             ; 32     ; 18              ; 18            ; 18              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_except                                                                           ; 209   ; 0              ; 27           ; 0              ; 281    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_freeze                                                                           ; 21    ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_wbmux                                                                            ; 167   ; 0              ; 0            ; 0              ; 65     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_lsu|or1200_reg2mem                                                               ; 38    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_lsu|or1200_mem2reg                                                               ; 38    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_lsu                                                                              ; 211   ; 3              ; 65           ; 3              ; 113    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_sprs                                                                             ; 639   ; 0              ; 0            ; 0              ; 203    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_mult_mac|or1200_gmultp2_32x32                                                    ; 66    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_mult_mac                                                                         ; 143   ; 0              ; 31           ; 0              ; 67     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_fpu|fpu_fcmp                                                                     ; 64    ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_fpu|fpu_intfloat_conv|u4                                                         ; 67    ; 0              ; 1            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_fpu|fpu_intfloat_conv|u0                                                         ; 33    ; 0              ; 1            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_fpu|fpu_intfloat_conv                                                            ; 38    ; 0              ; 0            ; 0              ; 38     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_fpu|fpu_arith|fpu_post_norm_div                                                  ; 132   ; 0              ; 2            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_fpu|fpu_arith|fpu_div                                                            ; 81    ; 0              ; 0            ; 0              ; 56     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_fpu|fpu_arith|fpu_pre_norm_div                                                   ; 65    ; 29             ; 2            ; 29             ; 87     ; 29              ; 29            ; 29              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_fpu|fpu_arith|fpu_post_norm_mul                                                  ; 126   ; 0              ; 2            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_fpu|fpu_arith|fpu_mul                                                            ; 52    ; 0              ; 0            ; 0              ; 49     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_fpu|fpu_arith|fpu_pre_norm_mul                                                   ; 65    ; 0              ; 2            ; 0              ; 58     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_fpu|fpu_arith|fpu_postnorm_addsub                                                ; 105   ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_fpu|fpu_arith|fpu_addsub                                                         ; 60    ; 0              ; 0            ; 0              ; 29     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_fpu|fpu_arith|fpu_prenorm_addsub                                                 ; 65    ; 0              ; 2            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_fpu|fpu_arith                                                                    ; 71    ; 1              ; 0            ; 1              ; 41     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_fpu                                                                              ; 143   ; 32             ; 66           ; 32             ; 80     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_alu                                                                              ; 123   ; 0              ; 11           ; 0              ; 38     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_operandmuxes                                                                     ; 168   ; 0              ; 0            ; 0              ; 128    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_rf|rf_b                                                                          ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_rf|rf_a                                                                          ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_rf                                                                               ; 124   ; 0              ; 22           ; 0              ; 97     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_enc_fsm_top|or1200_enc_store_fsm|or1200_pulse_gen                                ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_enc_fsm_top|or1200_enc_store_fsm|aes_cipher_128|us33                             ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_enc_fsm_top|or1200_enc_store_fsm|aes_cipher_128|us32                             ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_enc_fsm_top|or1200_enc_store_fsm|aes_cipher_128|us31                             ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_enc_fsm_top|or1200_enc_store_fsm|aes_cipher_128|us30                             ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_enc_fsm_top|or1200_enc_store_fsm|aes_cipher_128|us23                             ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_enc_fsm_top|or1200_enc_store_fsm|aes_cipher_128|us22                             ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_enc_fsm_top|or1200_enc_store_fsm|aes_cipher_128|us21                             ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_enc_fsm_top|or1200_enc_store_fsm|aes_cipher_128|us20                             ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_enc_fsm_top|or1200_enc_store_fsm|aes_cipher_128|us13                             ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_enc_fsm_top|or1200_enc_store_fsm|aes_cipher_128|us12                             ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_enc_fsm_top|or1200_enc_store_fsm|aes_cipher_128|us11                             ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_enc_fsm_top|or1200_enc_store_fsm|aes_cipher_128|us10                             ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_enc_fsm_top|or1200_enc_store_fsm|aes_cipher_128|us03                             ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_enc_fsm_top|or1200_enc_store_fsm|aes_cipher_128|us02                             ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_enc_fsm_top|or1200_enc_store_fsm|aes_cipher_128|us01                             ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_enc_fsm_top|or1200_enc_store_fsm|aes_cipher_128|us00                             ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_enc_fsm_top|or1200_enc_store_fsm|aes_cipher_128|u0|r0                            ; 2     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_enc_fsm_top|or1200_enc_store_fsm|aes_cipher_128|u0|u3                            ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_enc_fsm_top|or1200_enc_store_fsm|aes_cipher_128|u0|u2                            ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_enc_fsm_top|or1200_enc_store_fsm|aes_cipher_128|u0|u1                            ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_enc_fsm_top|or1200_enc_store_fsm|aes_cipher_128|u0|u0                            ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_enc_fsm_top|or1200_enc_store_fsm|aes_cipher_128|u0                               ; 130   ; 0              ; 0            ; 0              ; 128    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_enc_fsm_top|or1200_enc_store_fsm|aes_cipher_128                                  ; 259   ; 40             ; 0            ; 40             ; 129    ; 40              ; 40            ; 40              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_enc_fsm_top|or1200_enc_store_fsm                                                 ; 183   ; 0              ; 10           ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_enc_fsm_top|or1200_enc_load_fsm|or1200_pulse_gen                                 ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_enc_fsm_top|or1200_enc_load_fsm|aes_cipher_128|us33                              ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_enc_fsm_top|or1200_enc_load_fsm|aes_cipher_128|us32                              ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_enc_fsm_top|or1200_enc_load_fsm|aes_cipher_128|us31                              ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_enc_fsm_top|or1200_enc_load_fsm|aes_cipher_128|us30                              ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_enc_fsm_top|or1200_enc_load_fsm|aes_cipher_128|us23                              ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_enc_fsm_top|or1200_enc_load_fsm|aes_cipher_128|us22                              ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_enc_fsm_top|or1200_enc_load_fsm|aes_cipher_128|us21                              ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_enc_fsm_top|or1200_enc_load_fsm|aes_cipher_128|us20                              ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_enc_fsm_top|or1200_enc_load_fsm|aes_cipher_128|us13                              ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_enc_fsm_top|or1200_enc_load_fsm|aes_cipher_128|us12                              ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_enc_fsm_top|or1200_enc_load_fsm|aes_cipher_128|us11                              ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_enc_fsm_top|or1200_enc_load_fsm|aes_cipher_128|us10                              ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_enc_fsm_top|or1200_enc_load_fsm|aes_cipher_128|us03                              ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_enc_fsm_top|or1200_enc_load_fsm|aes_cipher_128|us02                              ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_enc_fsm_top|or1200_enc_load_fsm|aes_cipher_128|us01                              ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_enc_fsm_top|or1200_enc_load_fsm|aes_cipher_128|us00                              ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_enc_fsm_top|or1200_enc_load_fsm|aes_cipher_128|u0|r0                             ; 2     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_enc_fsm_top|or1200_enc_load_fsm|aes_cipher_128|u0|u3                             ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_enc_fsm_top|or1200_enc_load_fsm|aes_cipher_128|u0|u2                             ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_enc_fsm_top|or1200_enc_load_fsm|aes_cipher_128|u0|u1                             ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_enc_fsm_top|or1200_enc_load_fsm|aes_cipher_128|u0|u0                             ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_enc_fsm_top|or1200_enc_load_fsm|aes_cipher_128|u0                                ; 130   ; 0              ; 0            ; 0              ; 128    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_enc_fsm_top|or1200_enc_load_fsm|aes_cipher_128                                   ; 259   ; 40             ; 0            ; 40             ; 129    ; 40              ; 40            ; 40              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_enc_fsm_top|or1200_enc_load_fsm                                                  ; 183   ; 0              ; 10           ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_enc_fsm_top                                                                      ; 87    ; 0              ; 0            ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_ack_store                                                                        ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_ack_load                                                                         ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_ld_insn_fifo|ld_insn_ram                                                         ; 7     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_ld_insn_fifo                                                                     ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_pulse_gen                                                                        ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_insn_count                                                                       ; 37    ; 0              ; 25           ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_ctrl                                                                             ; 108   ; 4              ; 34           ; 4              ; 339    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_if                                                                               ; 76    ; 0              ; 1            ; 0              ; 70     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu|or1200_genpc                                                                            ; 242   ; 8              ; 69           ; 8              ; 42     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_cpu                                                                                         ; 416   ; 2              ; 1            ; 2              ; 609    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_ic_top|or1200_ic_tag|ic_tag0                                                                ; 32    ; 0              ; 0            ; 0              ; 21     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_ic_top|or1200_ic_tag                                                                        ; 33    ; 0              ; 1            ; 0              ; 21     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_ic_top|or1200_ic_ram|ic_ram0                                                                ; 45    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_ic_top|or1200_ic_ram                                                                        ; 49    ; 0              ; 4            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_ic_top|or1200_ic_fsm                                                                        ; 40    ; 0              ; 0            ; 0              ; 42     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_ic_top                                                                                      ; 113   ; 33             ; 24           ; 33             ; 111    ; 33              ; 33            ; 33              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_immu_top|or1200_immu_tlb|itlb_tr_ram                                                        ; 31    ; 0              ; 0            ; 0              ; 22     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_immu_top|or1200_immu_tlb|itlb_mr_ram                                                        ; 23    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_immu_top|or1200_immu_tlb                                                                    ; 101   ; 9              ; 48           ; 9              ; 55     ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|or1200_immu_top                                                                                    ; 111   ; 2              ; 2            ; 2              ; 104    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|dwb_biu                                                                                            ; 113   ; 0              ; 0            ; 0              ; 110    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0|iwb_biu                                                                                            ; 113   ; 2              ; 0            ; 2              ; 110    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; or1200_top0                                                                                                    ; 167   ; 19             ; 0            ; 19             ; 204    ; 19              ; 19            ; 19              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jtag_tap0                                                                                                      ; 1     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; arbiter_bytebus0                                                                                               ; 210   ; 109            ; 3            ; 109            ; 611    ; 109             ; 109           ; 109             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; arbiter_dbus0                                                                                                  ; 364   ; 75             ; 0            ; 75             ; 526    ; 75              ; 75            ; 75              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; arbiter_ibus0                                                                                                  ; 148   ; 4              ; 0            ; 4              ; 187    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; clkgen0|pll0|altpll_component|auto_generated                                                                   ; 3     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; clkgen0|pll0                                                                                                   ; 2     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; clkgen0                                                                                                        ; 2     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+----------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
