{
    "PLD": {
        "AN": ["可编程逻辑器件"],
        "desc": "\
Programmable Logic Device\n\
分为低密度PLD和高密度PLD\n\
低密度PLD有：\n\
    FPLA\n\
    PAL\n\
    GAL\n\
高密度PLD(可用门数>600门)有：\n\
    CPLD\n\
    FPGA\n\
一般结构为：\n\
    输入电路=>与阵列=>或阵列=>输出电路\n\
    可能存在输出反馈回输入\n\
"
    },
    "FPLA": {
        "AN": ["现场可编程逻辑阵列"],
        "desc": "\
Field Programmable Logic Array\n\
组成：\n\
    可编程与阵列\n\
    可编程或阵列\n\
    输出缓冲器\n\
不同于PROM，FPLA的与阵列不是全译码制\n\
故无需将逻辑函数化为最小项\n\
"
    },
    "PAL": {
        "AN": ["可编程阵列逻辑"],
        "desc": "\
Programmable Array Logic\n\
采用熔丝工艺，比FPLA简单\n\
组成：\n\
    可编程与阵列\n\
    固定或阵列\n\
    输出缓冲器\n\
输出结构：\n\
    专用输出结构：\n\
        输出端只能用作输出使用\n\
        只能用来产生简单组合逻辑函数\n\
    可编程输入/输出结构：\n\
        输出端有一个三态门\n\
    带反馈的寄存器输出结构：\n\
        在可编程IO基础上加入一个由触发器组成的寄存器\n\
优点：\n\
    输出结构由选定芯片型号确定\n\
    有20多种型号，选择丰富\n\
    方便研制数字电路和生产小批量产品\n\
缺点：\n\
    采用双极型熔丝工艺，只能一次性编程\n\
    PAL输出方式固定，不能重新组态，编程灵活性较差\n\
"
    },
    "GAL": {
        "AN": ["通用阵列逻辑"],
        "desc": "\
Generic Array Logic\n\
采用E^2CMOS工艺制造，可反复多次编程\n\
特性：\n\
    采用可编程输出逻辑宏单元OLMC(Output Logic Macro Cell)\n\
    具有加密功能\n\
组成：\n\
    输入缓冲器\n\
    可编程与阵列\n\
    固定或阵列\n\
    OLMC\n\
行地址映射：\n\
    0~31：与逻辑阵列\n\
    32：电子标签\n\
    33~59：保留地址空间\n\
    60：结构控制字\n\
    61：加密单元\n\
    62：保留\n\
    63：整体擦除\n\
"
    },

}
