[TOC]







# 介绍

该文件对RISC-V高级中断架构进行了规定：
对《RISC-V指令集手册》第二卷规定的标准RISC-V hart（核心）特权架构进行了扩展，使得在现有的特权层级上支持更灵活的中断机制

ps：hart（Hardware Thread） - 硬件线程，表示一个可以独立执行指令流的处理单元，每个hart可以视为一个独立的CPU核心或线程，可以执行自己的指令、管理自己的寄存器，独立的处理中断和进行上下文切换（单核处理器一般只有一个hart）

AIA中定义了两个标准中断控制器，用于不同规模和需求的RISC-V系统 1）高级平台级中断控制器（APLIC）：用于更大或更复杂的系统，可以处理更复杂的中断需求，处理线中断    2）信息信号型中断控制器（IMSIC）：用于接收和处理信息信号中断（MSI）的控制器，适合分布式或虚拟化的系统架构。一般来说这两种控制器会配合使用

对于线中断，定义的平台级中断控制器APLIC，可以对每一级权限都有独立的控制接口，可以将有线中断转换为MSI，用于支持MSI的系统

允许软件对所有中断源的优先级配置到hart，而不仅仅限于外部中断。（定时器中断、软件中断-核间通信），使得软件可以根据实际需求动态调整优先级，而不被硬件预设限制，AIA对与中断相关的其他系统组件提出了要求，以确保整个系统能有效的处理中断。包括如何管理中断信号、如何支持**虚拟化中断**。



目前来说，该版本的手册是针对较大、高性能的RISC-V系统需求，目前对高实时性系统的支持还需要支持以下的特性：

1、在hart处给每一个中断源一个单独的陷阱（trap）入口地址的选项；（不需要同一处理所有中断再分派）

2、在中断陷进入口自动堆叠寄存器，并在出口恢复寄存器；（硬件自动存储当前寄存器的内容，例如程序计数器PC等 ）

3、基于优先级的中断在hart处的自动抢占（中断嵌套）

trap：trap包括异常或中断两种处理机制，描述为：发生trap，处理器会跳到预定义的trap entry address（陷阱入口地址）

## 具体组成

RISC-V系统中，系统架构中断信号的设计与采用的中断类型，即信息传递中断（MSI，Message-Signaled Interrupts）还是传统的有线中断（wired interrupts）

**支持消息传递中断的系统**：对于完全支持MSI的系统中，每个处理核心（hart）都会配备一个**入站 MSI 控制器（IMSIC，Incoming MSI Controller）**，用来作为该核心的专用中断控制器，专门处理来自外部的中断信号。IMSIC 让每个核心可以直接接收 MSI 中断请求，适用于较大的系统，特别是那些带有 PCI 设备的系统，通过提供核心IMSICs（多个核心的中断控制器），有望完全支持MSIs（多个信息传递中断），对于较小的系统，继续使用有线中断和没有IMSICs的简单核心。

ps：PCI - 用于连接计算机主板和各种外设设备（显卡、网卡和存储设备）的高速接口标准，是一种标准化、快速的数据传输方式。

ps：IMSICs - 是为了多核处理器设计的，以便每个hart可以独立处理中断信号，提高并行处理能力和系统响应效率。

ps：外部中断 - 指的是有处理器以外的硬件设备产生的中断信号，对于软件发出的中断信号属于软件中断/内部中断，比如操作系统的系统调用等，软件中断不需要APLIC或者IMSIC，定时器中断是内部中断。

**基于传统有线中断的系统**：在这种系统中，核心没有 IMSIC 控制器。系统中断信号通过有线连接方式传递。通常，小型系统的设计更适合这种方法，因为它简化了硬件设计，适合不需要 MSI 支持的简单核心。

![image-20241212105153448](https://raw.githubusercontent.com/upsetgrass/typora_pic_bed/main/image-20241212105153448.png)

### 没有IMSICs的外部中断

当RISC-V的核心没有IMSIC，外部中断通过专用线路发送给核心（hart），核心中的APLIC充当传统的**中心化中断控制器**，用于路由和优先级排序来自不同外部设备的中断信号，将中断信号路由到每个处理核心的适当级别（M级、S级、U级）

在没有IMSIC的情况下，就算RISC-V实现了**特权架构**中的hypervisor extension（**虚拟机监控器扩展**），当前的AIA也不支持外部中断直接传递给**虚拟机**，需要通过hypervisor（**虚拟机监控器**），由虚拟机监控器选择是否将中断转换为虚拟中断，并将其注入到虚拟机中。

ps：虚拟机监控器（Hypervisor）运行在物理硬件或操作系统上的软件层，负责创建和管理虚拟机。

ps：虚拟机监控器扩展（hypervisor extension）是RISC-V特权架构中引入的一种扩展，旨在支持虚拟化，允许一个虚拟机监控器能够管理多个虚拟机

ps：虚拟机（Virtual Machine，VM）虚拟机是由虚拟监控器创建的一个逻辑计算环境，可以运行自己的操作系统和应用程序



下图是有线中断的流程，有线中断发送中断信号给APLIC，APLIC负责中断挂起和中断使能，来记录当前待处理和中断是否被允许触发，允许触发后将中断信号按照优先级、路由选择等方式选择M还是S级的中断发送给核心。

![image-20241115155048502](https://raw.githubusercontent.com/upsetgrass/typora_pic_bed/main/image-20241115155048502.png)

### 有IMSICs的外部中断

为了能够接收 MSI 信号，每个 RISC-V 核心需要配备一个 IMSIC。IMSIC 是 RISC-V hart 的专用组件，在系统的物理地址空间中被分配了一个唯一标识地址。IMSIC 的多个功能内存地址是基于这个唯一标识地址通过偏移计算得到的，分布在一定的地址范围内。当系统对这些地址之一进行符合预期格式的写操作时，IMSIC 会将其解析为该 hart 的外部中断请求。

对于能够接收MSI信号的RISC-V系统，系统中任然会包含一个APLIC，但是其作用是将有线中断转换为MSI write，并通过特定的IMSIC将信息发送给对应的hart

如果RISC-V hart实现了特权架构的虚拟机监控器扩展，IMSIs可能会有额外的“guest interrupt files”用于将中断传递给虚拟机
如果系统中还包含了一个IOMMU（Input-Output Memory Management Units）来执行I/O设备的内存访问的地址转换，那么来自I/O设备的MSI还需要进行处理。

![image-20241118104335845](https://raw.githubusercontent.com/upsetgrass/typora_pic_bed/main/image-20241118104335845.png)

### 其他中断

定时器中断是完全支持的，软件中断部分支持（具体在第七章）

AIA为hart提供了大量对本地中断的支持，本地中断是指hart在响应**异步事件**（通常是错误）时，会“自我中断”，并且本地中断在hart内部，所以和定时器（一种本地中断）、软件中断相同，都不需要APLIC、IMSIC

ps：为什么软件中断不需要？软件中断是由操作系统或者应用程序的软件指令发出的，是直接在hart内部生成的中断信号，这些中断信号是硬编码在hart内部的

ps：定时器中断 - 是由hart内部的定时器模块发出，中断信号从hart内部生成和处理，不需要额外的中断路由，是处理器内部的固定功能模块之一，其操作和触发完全依赖于hart内部的计时机制。

## hart的中断标识

RISC-V特权架构为每一个hart的中断原因分配了一个独特的主身份码，该身份码是在中断发生时写入到CSR（控制和状态寄存器）中mcause（机器模式）和scause（监管模式）寄存器中的异常代码，用于帮助区分不同类型的中断。

0-15范围：特权架构规定的中断原因（定时器中断、软件中断、外部中断...）被分配到这个范围内

16号及更高位：由平台标准或自定义用途使用。

对于AIA高级中断架构中，16-23和32-47范围都由AIA控制，用于进一步定义平台或系统的标准中断类型，对于24-31，48号以上，这部分任然作为自定义使用，可以根据系统特有的中断原因，或根据需求构建新的中断类型。（这里的自定义与后面eie和eip有上千个bit位可以存储不同中断配合）

![image-20241118115006745](https://raw.githubusercontent.com/upsetgrass/typora_pic_bed/main/image-20241118115006745.png)

对于外部中断具有不同的主身份码和次身份码，用于区分中断的种类和来源

1、主身份码是由特权级别决定：机器模式（Machine Level）：主身份码为11，监督模式（Supervisor Level）：主身份码为9，虚拟机监控器模式（VS-level）：主身份码是10，用于区分不同特权级别的外部中断

2、次身份码用于区分同一特权级下的不同中断原因或来源，也就是主码是9、10、11时是外部中断，而具体是什么外部中断，由次身份码确定

3、并且并不只是外部中断会有次身份码（当前存疑）

 

## 中断接收选择

对于RISC-V的AIA，是不支持直接的**广播**或**多播**机制，每个中断都明确地定位到单个hart和特权级别，这是由软件配置和控制的，不支持硬件级别的中断广播或多播。（不排除未来版本会把广播或多播提供为可选的硬件机制，但是在2020年的Linux即使支持了多播IPI硬件系统上也不使用多播）

本地中断通常是由hart内部的事件触发，其他的hart无法看到；

虚拟中断中软件可以将中断注入到低特权级别的虚拟机中，该中断只会影响注入的特定的虚拟机，不会影响其他的虚拟机或hart；

定时器中断是RISC-V架构中唯一与特定核心绑定的中断；

外部中断也只会通过APLIC或IMSIC路由管理传递给指定的hart；

处理器间中断（InterProcessor Interrupt，IPI）为了向多个hart发送中断，发起中断的hart需要执行一个循环，逐一的向每个目标hart发送中断请求。

ps：广播 - 信息从一个源发送到网络中的**所有目标**，每个设备都会接收到广播信息（无线电广播，电视，收音机），多播 -  信息从一个源发送到一组特定的目标

RISC-V AIA不提供硬件机制来支持IPI的多播有以下原因 1）发送中断的花销远小于目标hart接收中断的花销 2）硬件实现的收益有限 3）大规模系统中hart过多，明确多播目标hart会增加系统复杂度

对于IO设备的单个中断需要通信到多个harts的情况下（情况非常少见），需要先将中断发送到单个hart中，然后通过IPI向其他harts发送信号。“1-of-N机制”

## ISA扩展Smaia和Ssaia

AIA为RISC-V指令集体系结构ISA的扩展了Smaia和Ssaia，也就是Smaia和Ssaia是RISC-V AIA的具体实现形式，根据不同的系统需求来实现，对于Smaia是针对机器级别的执行环境，增加了一些控制状态寄存器（CSRs），用于记录中断状态、配置中断行为、处理中断优先逻辑等，AIA修改了hart对中断的响应行为，涵盖了所有特权级别的中断管理能力，全面支持了hart在M、S、U模式下的中断管理，Ssaia适用于监督级别（操作系统）的执行环境，为S模式提供与中断相关的扩展功能，帮助操作系统管理中断。

Smaia和Ssaia扩展仅涵盖对RISC-V指令集架构有影响的中断特性，他们定义的是hart内部与中断相关的行为，这些功能直接影响ISA（CSR、异常响应），而对于APLIC、IOMMU是非ISA功能





# CSRs

对于每个特权级下的处理单元（hart）可以捕获中断陷阱（interrupt traps）的情况，高级中断架构（Advanced Interrupt Architecture, AIA）增加了一些用于中断控制和处理的控制与状态寄存器（CSRs）。这些寄存器帮助在不同的特权级上管理中断的优先级、处理流程和相关的状态信息。



## Machine-level CSRs

对于mie、mip、mideleg寄存器的宽度扩展到了64位，以支持64种中断源



对于RV32（32位），表中列出的“高半部分CSR”提供了对寄存器高32位的访问，AIA要求RV32必须存在这些高半部分CSR，即使他们这些位可能全是只读的0，也就是说对于RV32，一个64bit的寄存器需要用RV32两个位宽的空间进行存储，对于低32位部分，存储在原始的CSR中，对于高32位部分会使用另外一个地址进行存储，所以如果硬件实现中没有用到高32位的中断源，此时只读高32位就是全0了，比如下图中的0x304和0x314

miselect和mireg提供了一个窗口，用于访问下表中列出的CSR之外的多个寄存器，miselect是一个索引寄存器，可写且读取合法值（WARL- Write Any Read Legal）的寄存器，其值决定了别名CSR mireg当前映射到哪个具体的寄存器，对于无IMSIC，miselect至少支持0\~0x3F的值（0011 1111 - 6位）；对于有IMSIC，miselect必须支持范围为0\~xFF（1111 1111 - 8位）

ps:miselect和mireg的意义：使用一个通用的CSR mireg，通过修改miselect的值来访问多个寄存器，而不需要为每个寄存器单独定义CSR地址

ps:WARL - Write Any（任意写入）Read Legal（读取合法值），允许向寄存器中写入任意值，读取时只返回硬件支持的合法值（mireg动态寄存器的访问范围）

0x3F - 3*$16^1$+15 = 63 - 0011 1111 - 6位

0xFF - 1111 1111 = 255 - 8位

miselect的值分配：

0x00–0x2F reserved  - 保留位是为了将来扩展或升级中断控制功能所进行保留的

0x30–0x3F major interrupt priorities - 定义了各个中断的优先级，从而决定中断的响应顺序

0x40–0x6F reserved  

0x70–0xFF external interrupts (only with an IMSIC) 外部中断



现在没有为0x00\~0xFF之外的地址分配标准寄存器，但miselect也可能会支持



![image-20241202100057636](https://raw.githubusercontent.com/upsetgrass/typora_pic_bed/main/image-20241202100057636.png)

如果miselect的最高位为1，这些值被预留用于自定义用途，可以通过mireg寄存器访问自定义寄存器，例如，如果`miselect`是一个值，其最高位设置为1，则它可以访问一些特殊寄存器，具体寄存器的定义可以在硬件实现中自定义，并且miselect的最高位随着XLEN变化而发生变化（X-架构的位数，LEN长度），这个特性不一定严格执行

如果miselect的值位于保留的范围或者超过0xFF，但未指定自定义用途的数值，那么访问mireg时会引发非法指令异常；对于没有实现IMSIC，访问0x70-0xFF时也会引发非法指令异常

ps：miselect的最高位是标记位（标准寄存器还是自定义寄存器），其他位是数据位，数据位就用于决定mireg访问的是哪个寄存器

ps：mireg是一个别名寄存器，本身不代表一个固定的寄存器，根据索引寄存器miselect选择不同的寄存机来访问，可以访问多个寄存器。

mtopei寄存器：只有在实现了IMSIC时才存在，用于报告最高优先级的中断（具体在IMSIC章节中说明）

如果实现了S模式，mvien和mvip寄存器则支持用于S模式的中断过滤和虚拟中断功能（后续会讲）

ps：MRW - 机器模式下的读写  MRO - 机器模式下的只读



如果实现了**Smcsrind**扩展（给S模式下为中断控制器提供额外的寄存器，用于控制过滤S模型下的中断，mireg2-mireg6就是用于访问smcsrind扩展中定义的额外寄存器），那么当`miselect`的值处于`0x30–0x3F`或`0x70–0xFF`范围时，访问别名寄存器`mireg2`到`mireg6`会引发**非法指令异常**。



## Supervisor-level CSRs

## Hypervisor and VS CSRs

## Virtual instruction exceptions

## Access control by the state-enable CSRs



# IMSIC

IMSIC (**Incoming MSI Controller**)，即“消息信号中断控制器”，是 RISC-V 架构中的一个**可选硬件组件**，用于处理 **MSI（Message-Signaled Interrupts，消息信号中断）**，每个hart都有一个独立的IMSIC，用于接收来自外部设备的MSI，并记录其相关信息，当有挂起且被启用的中断时，会让对应的hart进行处理。

IMSIC 的主要功能

1、接收中断：IMSIC 提供了若干**内存映射寄存器**（Memory-Mapped Registers），位于机器的地址空间中，用于接收外设发送的 MSI。

外设通过这些寄存器向 IMSIC 发送中断请求。

2、记录中断：IMSIC 会在其内部记录哪些中断请求处于**挂起状态**。

3、通知 hart：如果中断已被启用（enabled），IMSIC 会将其标记为“可服务”（pending），并通过 hart 的中断处理逻辑触发相应的响应。



1、通过内存映射寄存器（Memory-Mapped Registers），IMSIC 在机器地址空间中占据特定范围的地址，这些地址对应的寄存器用于接收 MSI，外设通过写入这些寄存器，向 IMSIC 发送中断。

2、通过RISC-V的控制和状态寄存器（CSRs），除了内存映射寄存器，IMSIC 还通过一系列与 hart 关联的CSR与软件交互，这些 CSR 用于：控制 IMSIC 的行为（如启用或禁用某些中断）；检查中断的状态（如挂起中断的优先级）。

## 中断文件和中断标识符

在RISC-V系统中，MSI指向特定的hart，和特定hart的特定权限级别，当一个特定的MSI中断被触发，IMSIC会根据设置的目标特权级决定将中断传递给hart的哪个特权级别。机器模式的中断传递给机器模式；如果系统视线了Hypervisor扩展，IMSIC可能运行MSI中断定向到特定的虚拟hart，根据虚拟化层的特权级别（例如VS-virtual supervisor虚拟超级用户级  VM-virtuall Machine）来处理中断。

对于hart每个特权等级都会实现一个中断文件，用于独立管理各自特权级别的中断信息，确保在不同的特权级别之间中断处理隔离，如果实现了虚拟化扩展，那么每个虚拟hart都有独立的来宾中断文件，数量与GEILEN（Guest External Interrupts Length）相同，允许对虚拟机中的中断进行处理。

ps：中断文件-IMSIC只负责中断信号的接收和初步处理，它并不处理如何将中断映射到具体的特权级别和虚拟hart，所以尽管IMSIC提供了接受中断的功能，但仍然需要为每个hart的特权级配置单独的中断文件，可以理解为：IMSIC是处理中断的“入口”，而中断文件负责具体的中断控制、优先级判断、中断过滤等策略、工作。



中断文件的结构：

每个中断文件由两组大小相同的位 数组组成：1、中断挂起位（pending）：用于记录已经达到但尚未处理的MSI，这些位表示特定的中断是否已到达，但处理尚未完成。每个位置对应一个特定的中断2、中断使能位（enable）：用于指定该hart当前是否接受特定的中断，即哪些中断是可以被处理的，哪一些是被屏蔽的。

如果某个MSI到达IMSIC，并且对应的挂起位被设置为1，则表示该MSI尚未被处理，如果对应的使能位被设置为1，那么该MSI被允许被处理。

中断文件中的每一个位置，对应于一个不同的中断身份编号。该编号用于区分不同来源的MSI，可能是不同的硬件设备、外部事件，每个中断文件都有一个唯一的表示。

IMSIC会为每个外部中断分配一个独特的中断身份编号，这些编号称为中断文件中的外部中断的次要身份，次要身份是同一中断源下不同事件或子类型

ps：这里的次要身份、主要身份，主要身份是用于区分中断的优先级或来源类别，而次要身份专注于具体的事件管理。每个位数组都包含了不同来源的所有细分中断类型，所以可以仅通过次要身份就确定具体中断类型。



中断标识 - 用于标识不同中断的来源或中断类型的编号，是从1-N的连续编号
中断身份数 - 指的是中断文件中支持的中断标识的数量，既可以管理多少种不同的中断身份。



每个中断文件内的中断身份标识符与其他中断文件中的标识符没有关系，因此不同中断文件的身份标识并不统一，因此在不同中断文件中对于不同的中断类型可以使用相同的标识符，所以如果考虑一个系统中中断源总数可能是：单中断文件中中断身份数 * 中断文件总数，例如一个中断文件有64个标识符，系统中有10个中断文件（hart个数，hart支持的特权个数，每个hart支持的虚拟hart个数），那么可以支持最多640个独立的中断源



不是所有的中断文件在系统中都有相同的大小。对于给定的hart，来宾中断guest external interrupts的中断文件需要具有相同的大小；对于机器级和监督级的中断文件大小可以不同于来宾中断，彼此也可以不同，不同hart之间的中断文件也可以不同。



平台可以为软件提供方法来配置IMSIC中中断文件的数量和大小（一般建议仅赋予hart的机器级有权限改变中断文件的数量和大小）



## MSI编码

单个信息信号中断MSI通常采用设备进行的自然对齐的32位写操作，地址和值由软件在设备（设备控制器）中配置，根据设备或控制器符合的标准版本中，地址可能会限制在低4GiB（32位）范围内，并且写入的数据可能是在16位范围内，其中高16位总是为0

自然对齐：数据在内存中存储的地址必须是数据大小的整数倍。32位（4byte），地址必须是4的倍数；64位（8byte），地址必须是8的倍数

地址和值：1、地址：设备要写入的物理内存地址（IMSIC中的一个寄存器地址），IMSIC会根据该寄存器地址的数据发送给正确的IMSIC 2、值：标识特定的中断来源或中断类型

怎么理解地址和值由软件配置？每个IMSIC的寄存器会映射到特定的物理地址范围，以用于接收MSI，这个映射是硬件设计阶段确定的。一个MSI的写入地址对应了IMSIC中断文件的某个特定寄存器，而不同的hart有不同的IMSIC，每个IMSIC的寄存器地址范围不同，软件需要决定设备的MSI应该发送到哪个hart的IMSIC，并决定到具体IMSIC的哪一个特权级，该信息是记录于设备的MSI Address Register

如何决定发送到哪个IMSIC？通过中断的分配策略、软件分析中断负载等进行决定

写入的数据是在16位范围内，其中高16位总是0：也就是说MSI的数据范围是0 - 65535，而对于IMSIC支持的中断识别号范围为63-2047，完全是足够了

对于32位系统，一个地址通常可以存储4字节（32位）的数据

MSI的写入数据是设备发出的中断识别号，而在中断文件的中断待处理位数组（Pending Bits）将对应位置为1，也就称其为次要身份，也就是说中断识别号和次要身份其实是一个编号



设备端软件配置决定了：a、哪个hart接收特定的外部中断   b、hart目标特权级或虚拟hart    c、目标中断文件中代表MSI的中断识别号。对于第a、b点，是由MSI写入的地址确定，对于c点，是由MSI写入的数据确定。

这里需要注意：一个IMSIC的寄存器是一个物理地址范围，这个范围内有多个地址，每个地址对应了一个特权级或虚拟hart

当 RISC-V 系统实现了 Hypervisor Extension（虚拟化扩展）并且设备由 guest OS（来宾操作系统）直接管理时，设备生成的MSI地址最初是 guest physical addresses（来宾物理地址），即由来宾操作系统配置的物理地址。这些 guest physical addresses 必须通过 IOMMU（输入输出内存管理单元）进行转换。

来宾物理地址：这些地址是由来宾操作系统分配的物理地址，不是直接由物理硬件控制的地址。在虚拟化环境中，每个虚拟机（或来宾操作系统）都认为它有自己的物理地址空间，这些地址是虚拟化后的物理地址，并且认为自己有独立的硬件和资源，但是这些资源是由宿主操作系统通过虚拟化技术提供。

IOMMU 是一个硬件单元，用于将来自设备的地址（在这种情况下，是设备发送的 MSI 地址）转换为正确的物理地址。IOMMU 执行地址翻译，将 guest physical address 转换为 host physical address（宿主物理地址）或在多个虚拟机环境下进一步管理不同虚拟机的地址映射，并确保中断能够被正确地路由到宿主操作系统或正确的虚拟机

宿主物理地址是宿主操作系统（运行虚拟化管理程序的操作系统）中实际的物理内存地址，宿主操作系统是运行虚拟机监控程序（Hypervisor）的操作系统，控制物理硬件资源。

eg：一台windows电脑，在上面搞linux虚拟机，那么windows系统就是宿主操作系统，linux就是来宾操作系统





## 中断优先级

在每个中断文件中，中断优先级直接由中断标识符决定。较低的中断识别码具有较高的优先级。

这样设计的原因是：在不同的系统中，1-63能够保证一直存在，所以更改系统之后优先级最高的依旧是优先级最高的，所以能够保证最重要最紧急的中断始终能够优先处理，而不需要对不同系统进行处理。

但是一般支持MSI的系统，软件很少会利用中断标识符所表示的优先级差异。

 

## 重置和启用

在IMSIC重置时，所有的中断文件（interrupt files）的状态会变得有效并一致，但它们的具体内容是未指定的（unspecified）。这意味着，在重置后，虽然中断文件的状态被认为是有效的，但它的具体内容和初始值可能会依赖于具体实现，未在规范中明确；某些特定的寄存器可能有特殊的初始化要求。比如在机器级和监督级的中断文件中，`eidelivery`寄存器的状态会被明确地初始化，确保在这些特权级别的中断处理中不会发生不一致的行为。

有效：中断文件的寄存器或字段不会因为未初始化或硬件故障而变得不可用。

一致：不会发生同一个中断即被标记为挂起，又被标记为处理完成。

使得在重置后的IMSIC的行为可预测。



Supervisor级别：如果IMSIC包含监督级别（S-mode）的中断文件，并且软件启用了S模式（例如通过将CSR寄存器`misa`中的S位从0改为1），那么与Supervisor级别相关的中断文件状态会变得有效并一致，但其他状态仍然是未指定的；Guest级别：如果IMSIC包含来宾级别（guest interrupt files）的中断文件，并且软件启用了虚拟化扩展（例如通过将`misa`寄存器中的H位从0改为1），则与来宾级别相关的中断文件的状态也会变得有效并一致，但其他状态未指定



misa：Machine ISA Register 的缩写，表示处理器支持的指令集架构（ISA）特性，只能由**机器模式的软件**进行访问和修改misa

也就是说是由软件来决定hart使用哪种模式处理中断

![image-20241204105708078](https://raw.githubusercontent.com/upsetgrass/typora_pic_bed/main/image-20241204105708078.png)

## 中断文件的内存区域

IMSIC中的每个中断文件都有一个或两个内存映射的32位寄存器用于接收MSI写。这些内存映射寄存器位于中断文件存在的物理地址空间的自然对齐的4KiB区域(一页，4096Byte)，即每个中断文件占用一页的空间，其内会包含一个或两个32位寄存器MMIO寄存器（这么做符合分页机制），不管系统是32/64，内存页都是4096Byte，只不过下面的偏移是0x000和0x008

![image-20241204112443762](https://raw.githubusercontent.com/upsetgrass/typora_pic_bed/main/image-20241204112443762.png)

一页中只会存储这些内容，对于偏移量0x000前四个字节，用于接收小段格式的中段号seteipnum_le，对于0x004，接收的是大段格式的中断号seteipnum_be，从0x008到0xFFF（2^12 - 4096）都是只读零，这里不同的设备和系统使用的不同的端方式，提供这两个寄存器映射是为了兼容这两种字节序，并且其实对于0x000 0x004也只会写入低16位

le - little-Endian   be - big-Endian

仅支持自然对齐的 32 位读取和写入，也就是仅支持对0x000和0x004进行读取和写入，当写入0x002，也会被认为是非法的从，此时应该报告一个访问错误或总线错误（bus error）。

对于写入只读字节位会被忽略。对于访问的数据大小不是系统宽度，那么也需要报告错误；IMSIC只支持Put的读写操作，不支持AMO（原子内存操作）-要么报告错误，要么忽略不执行。

AMO-原子内存操作：读取-修改-写入，一般用于多线程和多核环境，现在不深入学习



如果x是已经实现的中断标识号，并且是小段，那么就会写入到seteipnum_le等待被对应的imsic的对应中断文件接收，如果写入的值bus已实现的中断标识号，那么写入会被忽略

“已经实现的中断标识号”：这是在设计IMSIC时，硬件预定义好的，针对每一个hart的IMSIC都有各自的中断识别号。

读取seteipnum_le和seteipnum_be时总是返回0，因为这些寄存器是作为写入端口，用于设置中断的挂起状态，并不保存实际的中断状态信息。

当写入操作没有被忽略时（写入正常），写入到中断文件内存区域的内容最终会反映到中断文件中，若是对同一个中断文件进行多次写入时，写入的效果会按照在内存中的全局内存顺序依次反映到中断文件中。

具体的全局内存顺序会按照RISC-V无特权指令集架构中定义的全局内存顺序确定。

RISC-V无特权指令集是定义了在没有操作系统或其他特权级支持的情况下，处理器可以执行的基本指令集

在普通的内存访问中，写入操作可能会在内存系统中经历延迟，但这种延迟通常是透明的，也就是说，对系统的其他部分是不可见的。这意味着，无论写操作的延迟多长，其他处理器或系统组件并不能直接感知到这个延迟。

而当一个处理器核心（`hart`）向自己所属的IMSIC中断文件的寄存器写入数据时，写操作和中断挂起位设置之间的延迟可能对这个核心是可见的。也就是说，写指令完成之后，IMSIC中的中断挂起位并不会立即生效，可能会有一个延迟，这个延迟对触发中断的核心是可察觉的。

## 多个中断文件的内存区域管理

IMSIC实现的每一个中断文件都有自己的内存区域（4Kib-4096Byte），但是尽可能会把所有的机器特权级中断文件的内存页都放在临近的内存地址上，对于主管级和来宾级的中断文件都几种放在另一个内存区域中。

这么做是为了优化物理内存保护（PMP）和访问控制，通过将机器级中断文件与低特权级（如主管级和来宾级）中断文件分开，**主管级可以通过一个PMP表项授予对所有主管级和来宾级中断文件的访问权限**。这意味着对于所有主管级和来宾级的中断文件，只需要一个PMP表项来管理访问权限，简化了内存保护的配置和管理。（PMP的一次授权针对一片连续的内存区域）

若出现系统的硬件架构要求hart分组，每个组只能访问自己的一部分地址空间，那么依旧在组内会将机器级中断文件的内存页放在一起，主管和来宾的中断文件的内存页放在一起。（一般分组是由于hart位于不同的物理芯片上，由于硬件设计的限制，是很难把不同芯片的地址放在一起的，并且对于每个组的主管级访问权限进行授权时，每个组都会分配一个表项PMP）



每个处理核心称为一个hart，hart number是为了方便定位中断文件分配的一个编号，不一定和RISC-V特权架构定义的hart ID一致

hart的中断文件的内存页地址计算公式：$A+h×2^C$

A - 是所有中断文件的起始地址

h - 是hart的编号

$2^C$ - 是每个hart的中断文件的间隔，C是常数，表示地址间隔的位宽。

如果最大的hart number是$h_{max}$，那么需要$k=⌈log_2(h_{max}+1)⌉$位来表示所有的hart number，基地址A必须对齐到$2^{(k+C)}$的地址边界，以确保$A+h×2^C$等价于$A|(h×2^C)$，这里的|是按位或

$h×2^C$ 可以转换为$h<<C$，A如果对齐到了$2^{k+C}$，加上IMSIC的地址分配机制，那么就可以保证A和h<<C不会出现重叠，那么既可以把A+h<<C 转换为 A|h<<C

![image-20241204160335463](https://raw.githubusercontent.com/upsetgrass/typora_pic_bed/main/image-20241204160335463.png)

这里的C直接取12，也就是说不同中断文件是连续存储的，A需要对齐到$2^{15}$，二进制也就是1000 0000 0000 0000，向左左移的每个地址都可以是A，也就是比如这里A可以是0x0000，也可以是0x8000 - 1000 0000 0000 0000也可以是0x10000 - 0001 0000 0000 0000 0000



### 机器级中断内存

对于机器级中断文件，C最小是12，如果C>12，机器中断文件在内存中的起始地址必须对齐到$2^C$的边界，C=13，2^C=8192(8KiB)，每个中断文件的起始地址必须是8KiB的倍数(可以理解为比C低的位全是0，比C高的位可以有1)，对于未被占用的内存空间 $A$~$A+2^{k+C}-1$如果某个4KiB页没有被中断文件占用，则需要填充只读零

![image-20241204164420953](https://raw.githubusercontent.com/upsetgrass/typora_pic_bed/main/image-20241204164420953.png)

![image-20241204165208033](https://raw.githubusercontent.com/upsetgrass/typora_pic_bed/main/image-20241204165208033.png)

也就是说$2^C$控制间隔，而对于每个中断文件占的空间是根据系统而定，一般为4KiB



### S级/来宾级中断内存

主管级中断文件的地址计算方式类似于机器级中断文件：

Address=$B+h×2^D$

B - 主管级中断文件基地址（Base Address）。
h - hart 的编号。

D - 地址步长对应的位数（每个中断文件所占用的内存区域大小为$2^D$字节）。

B - 必须对齐到$2^{k+D}$的边界，其中 k 是 hart 编号的比特数。



如果一个 IMSIC 同时实现了主管级和来宾级中断文件，它们的内存布局有以下规则：

内存区域从主管级中断文件开始，接着是所有来宾级中断文件。

来宾级中断文件按 **来宾中断编号（guest interrupt number）** 排序。

S, $G_1$,$G_2$,$G_3$,...

S:主管级中断文件的内存页面

$G_i$:第i个来宾级中断文件的内存页面

主管和来宾级中断文件是连续分布的（不一定是间隔连续，只能说是成片）

常量D（每个hart的地址步长位数）：$D>⌈log2(最大来宾中断文件数量+1)⌉+12$

 IMSIC 实现的来宾中断文件数量由参数 GEILEN 决定

如果内存大小占4KiB，那么如果有来宾中断文件，那么必定在中断文件的内存之间有间隔

## 分组的内存映射

考虑分组后的内存映射：

对于机器级中断：$g×2^E+A+h×2^C$

对于主管级中断：$g×2^E+B+h×2^D$

g - 组号

h - hart号

E-C-D - 整数常数，定义了内存地址的对齐方式

$g×2^E+A$ 或 $g×2^E+B$ 这部分一起作为一个起始地址，然后用2^C往前推

为了确保内存地址对齐：

$(2^j-1)×2^E \& A=0$

$(2^j-1)×2^E \& B=0$

j是组号所需的位数，E是一个常数，E大于k+max(C,D)，确保组间不会发生重叠。

并且组内的地址满足对齐要求：$g×2^E+A+h×2^C=(g×2^E)|A|(h×2^C) = g<<E|A|h<<C$

对于每个组，所有未占用的内存页也需要填充只读零：
从 $g×2^E+A$~$g×2^E+A+2^{k+C}-1$ - 机器级中断文件的地址范围，其间非中断文件的页会被填充

从 $g×2^E+B$~$g×2^E+B+2^{k+D}-1$ - 主管级中断文件的地址范围



## 通过IMSIC的外部中断

IMSIC对每个能够接收中断的特权级提供了独立的一组CSR，这些CSR用来配置和管理中断文件。

机器级CSR与与IMSIC的机器级中断文件交互（主管级和来宾VS特权级类似）

对于来宾中断文件是动态选择的，通过hstatus寄存器中的VGEIN字段（来宾中断号），可以灵活的选择来宾中断文件，以支持来宾虚拟化场景。

这里说的CSR和IMSIC下中断文件的寄存器是两个层级的寄存器，CSR负责高层管理，IMSIC寄存器完成具体操作。



\*iselect(miselect, siselect, vsiselect)  （m-i-select  机器模式-中断-选择）

*ireg     (mireg,     sireg,     vsireg)

*topei  (mtopei,   stopei,   vstopei)

\*iselect和\*ireg配合使用

\*iselect和\*ireg提供了一个窗口，用于访问下表中列出的CSR之外的多个寄存器，miselect是一个索引寄存器，可写且读取合法值（WARL- Write Any Read Legal）的寄存器，其值决定了别名CSR mireg当前映射到哪个具体的寄存器，对于无IMSIC，miselect至少支持0\~0x3F的值（6位）；对于有IMSIC，miselect必须支持范围为0\~xFF（8位）  具体看第二章

简单来说\*iselect和\*ireg是为对应特权级提供间接访问的。

如果值在*iselect寄存器的0x70-0xFF范围内，那么这些值到\*ireg对应了IMSIC中断文件中的寄存器

这样能大量减少对所有可能的寄存器的直接映射，大幅减少了CSR的总数量

对于每个特权下的*iselect的0x70-0xFF：

0x70 eidelivery

0x72 eithreshold

0x80 eip0

0x81 eip1

... ... 

0xBF eip63

0xC0 eie0

0xC1 eie1

... ...

0xFF eie63



对于iselect只有一个4字节的访问空间，对这个空间中写入0x80，则会去*ireg中访问eip0

寄存器编号 0x71 和 0x73–0x7F 被保留，这意味着这些寄存器目前没有被硬件分配实际功能或用途，而是为了将来可能的扩展预留，如果\*iselect写入了0x71 0x73-0x7F，那么写入*ireg CSR时会被忽略，

寄存器eip0到eip63包含了所有已实现中断身份的待处理位，统称为eip数组。寄存器eie0到eie63包含相同中断标识的使能位，统称为eie数组，这两个数组就是中断文件的两个大小相同的数组。



间接访问的中断文件寄存器和CSRs mtopei，stopei和vstopei在接下来的两节中都会有详细的记录



## 间接访问中断寄存器

这部分会描述\*iselect和\*ireg间接访问的中断文件寄存器。这些间接访问的宽度始终等于当前的XLEN（32位-RV32指令，64位-RV64指令）

### eidelivery

外部中断发送使能寄存器(External interrupt delivery enable register, eidelivery)是一个WARL寄存器，控制是否将来自该中断文件的中断从 IMSIC 传递到连接的 hart，使其在 hart 的 `mip` 或 `hgeip` CSR 中显示为待处理外部中断，并且eidelivery可以选择性的支持来自PLIC（平台级中断控制器）和APLIC（高级平台级中断控制器）直接传递中断到连接的hart。有三种可能的输入

**可以把eidelivery理解为一个总开关**



0x0000 0000 - 中断文件接收到的中断不允许传递给连接的hart

0x0000 0001 - 中断文件接收到的中断运行被传递给hart

0x4000 0000 - 支持从 PLIC（平台级中断控制器）或 APLIC（高级平台级中断控制器）直接交付中断到连接的 hart



ps：WARL（Writable- Always Readable -Limited），允许软件向该寄存器写入，部分位的写入受到硬件规则限制，寄存器始终可读。



如果 `eidelivery` 支持值 0x40000000，那么系统中的特定 PLIC（平台级中断控制器）或 APLIC（高级平台级中断控制器）可以作为附加 hart 的替代外部中断控制器，并且在与此中断文件相同的特权级别下工作。当 `eidelivery` 为 0x40000000 时，中断文件的功能与 `eidelivery` 为 0x00000000 时相同，即不再由中断文件直接交付中断，而是由 PLIC 或 APLIC 替代中断文件，负责提供此特权级别的挂起外部中断。 简单来说就是当eidelivery为0x4000 0000，那么此时该中断文件只会作为占位符，，PLIC/APLIC会替代中断文件的作用



特殊的，来宾中断文件不支持eidelivery为0x4000 0000

重置时，如果支持0x4000 0000则会将eidelivery初始化为0x4000 0000，如果不支持那么eidelivery在重置后会具有未指定的有效值0/1

如果 `eidelivery` 为 0x40000000，意味着系统中的外部中断控制器（如 PLIC 或 APLIC）接管了外部中断的交付，而 IMSIC 并未参与。此种配置对那些不依赖于 IMSIC 的系统软件有帮助，这些软件可能早于 IMSIC 的出现

（除了来宾，其他的特权都重置为0x4000 0000？有点怪，先搁置在这里）



### eithreshold

外部中断使能阈值寄存器（External interrupt enable threshold register，eithreshold）是一个WLRL寄存器，是一个确定允许从该中断文件向对应的hart发出的最小中断优先级，用来过滤到某些优先级较低的中断信号。

eithreshold需要设置为非零值P，只有优先级小于或等于P的中断才会触发中断信号。eithreshold的考虑等级高于eie数组中对应的中断可启用位的设置。是该IMSIC的中断使能的总开关。

特殊的，当eithreshold为0，所有启用的中断标识符都会参与触发中断信号，即使他们的优先级较低，也不会被eithreshold限制阻止

WLRL（Write-Legal, Read-Legal）写入寄存器的需要是合法值，从寄存器读取时，总是返回一个合法值，写入的值不合法时会由硬件进行调整，具体实现由硬件决定



### 外部中断寄存器（eip0-eip63）

eipk寄存器用于存储中断标识符的挂起位，是中断文件的一部分，挂起位是表示对应的中断是否处于挂起状态，这64个寄存器共同组成一个很长的位数组，每一个中断类型所定义的中断号，都会在 0~63×32+31 这个范围内进行写入

当XLEN=32时，eipk寄存器包含从k×32~k×32+31的中断标识符的挂起位，对于每一个范围内的每个中断标识符i，其挂起位存储在eipk寄存器中的第（i mod 32）位。

当XLEN=64时，奇数eip1，eip3，eip5，...,eip63寄存器不再存在，所以对应的*iselect的0x81 0x83...0xBF在访问时会触发非法指令异常，在VS来宾模式下，会触发虚拟指令异常，对于偶数值的k（k=0，2，4），eipk寄存器包含了从k×32~k×32+63的中断标识符的挂起位，然后挂起位存储在eipk寄存器的第（i mod 64）位。

当然0~63×32+31范围内有一些未被实现的中断标识符，这些位是只读零

### 外部中断使能寄存器（eie0-eie63）

eiek是中断标识符在k×32~k×32+31的使能位，其规则和存储范围等，与eip完全一致。



## 顶部外部中断（*topei）

Top external interrupt CSR，*topei与对应特权级中断文件进行交互，特别的，对于实现了Hypervisor，并且hstatus的字段VGEIN是一个已实现的来宾文件编号，则vstopei与选定的来宾中断文件交互。

\*topei的值表示中断文件中当前最高优先级且已启用（enable）并处于挂起（pending）状态的中断（以中断号的形式存储），并且中断优先级需要超过eithreshold寄存器的设定的阈值，\*topei使得硬件能够查找需要立刻处理的中断

也就是说，一个中断，其挂起位置为1（表示中断被触发，未处理），并且被启用，即使能位置为1（Enabled），并且优先级大于阈值，此时就会把该中断号给到\*topei，处理器通过读取\*topei获取中断号，进入ISR进行中断处理



ps：如果一直有优先级较高的中断不断发起请求，那么优先级较低的中断可能会长期得不到处理，这是经典的优先级反转或中断饥饿（Interrupt Starvation）问题。

有不少的解决方案：1、时间片轮转机制-限制高优先级中断的连续执行次数 2、中断优先级动态调整-对长期未处理的低优先级中断提升优先级 3、中断服务例程ISR优化等等

\*topei读取值为0：代表了没有中断待处理，也就是说eip数组没有任何中断处于挂起状态，同时eie数组中没有启用的中断   或者  eithreshold的值非零，并且没有一个中断的标识符小于eithreshold的值且同时处于挂起、启用状态。

\*topei读取值的格式：1、bits 26:16  表示中断标识符，即具体的中断编号   2、bits 10:0，表示中断的优先级，这里的优先级也是较小的值标识较高的优先级，3、对于\*topei寄存器的其他位都是0

ps：bits 26:16的意思是从第16位到26位，这是计算机体系结构中在定义寄存器和位域时的写法

0~10   - 优先级，11个优先级

11~15 - 填充0 

16~26 - 中断编号 ，11个中断长度，最多表示2048

27~32 - 填充0

提问：eip eip能够表示到63×32+31，那如果有一个很大的中断号在，这里就会超出范围

这里在*topei中给到的中断号，就是hart处外部中断的次要身份



虽然把中断号和优先级都放在了一个寄存器中，但是这两个东西是独立的，在APLIC中也是类似的设计，读取一个寄存器，就能够知道需要执行哪个中断，该中断的优先级是多少

ps：为什么\*topei中需要存储优先级，给一个场景，中断A被放进了*topei，然后发送给了hart的ISA开始处理中断，此时来了一个中断B，中断B被放进了\*topei，中断A还在被处理，但是来了一个更紧急的中断C，此时就会把\*topei中的中断B替换为中断C，也就是中断嵌套处理，也就是\*topei中存储的优先级使得中断能够插队，使得ISA处理的始终是最紧急的中断。



在对\*topei CSR寄存器中进行写入时，并不会使用写入的值来修改中断文件的挂起位，是通过\*topei寄存器当前的读取值来决定哪个中断的挂起位需要被清除，也就是说我如果有一个紧急的中断A，首先读取\*topei的旧值（之前中断写进去的值），在写入\*topei时会把之前读取到的旧值对应的pending给清除，然后再把中断A的中断号和优先级写入到\*topei。

提问：如果遇到了中断嵌套的情况？是否会出现中断流失？

具体而言，读后写入，是由单条CSR指令（CSRRW、CSRRS、CSRRC）执行时，在读取阶段返回的值是寄存器当前存储的值，也就是需要清除的挂起位

CSRRW - 读并写

CSRRS - 读并置位

CSRRC - 读并清位



对于enable使能位，系统初始化时通过enable位决定了hart是否能够处理某中断，硬件可能会发出某中断给hart，但是hart是否能够处理，需要看enable对应的位，也就是该hart是否允许去处理该中断，**enable可以理解为为每一个中断类型的开关**

为什么这里读后写需要放在一个指令中？那么就可能出现在读取后写入前的这段时间出现高优先级中断的抢占问题，此时写入操作会错误的覆盖新抢占高优先级的中断，此时就会发生中断丢失（这部分还有点不确定和GPT的理解始终有出入）

如果确实需要把读和写分开成两个指令，那么就需要通过修改\*sileelct和\*sireg选择和访问挂起寄存器eipk来清除挂起位，而不是通过写入\*topei



关于高优先级抢占：也就是有一个中断A正在被ISA处理，但是又来了一个中断B，此时会自动检查当前正在处理的中断的优先级，如果优先级更高，会根据配置决定是否需要抢占当前中断，如果抢占的话，会更新\*topei寄存器，停止中断A的处理，进而让ISA处理中断B，而对于未处理完成的中断A会根据中断管理策略来决定保存中断A还是重新挂起中断A还是丢弃中断A

hart会定期检查\*topei来执行中断

## 中断传递和处理

IMSIC的中断文件为连接的hart提供外部中断信号，每个中断文件对应一个中断信号，来自机器级中断文件的中断信号会出现在mip CSR寄存器的MEIP位，Supervisor级的中断信号会出现在mip sip CSR的SEIP，来宾中断会出现在hgeip寄存器的活动位。

如果中断文件的eidelivery寄存器为0，那么该中断文件的中断信号保持不激活状态（false）

如果eidelivery寄存器为1，则需要满足条件：该中断文件有一个待处理（pending=1）且启用（enable=1），并且满足eithreshold设置的优先级要求时，中断信号才会被处理。



处理外部中断的操作流程：

1、保存处理器寄存器

2、读取\*topei寄存器的值（旧中断A），同时执行写操作来声明（claim）中断A（这里的声明中断A就是说明中断A已经正在处理了，可以把pending位给清除了，并且同时会写入新的中断的中断号）   csrrw rd , mtopei/stopei, x0  这条指令会读取\*topei寄存器的值，并将其写入到寄存器rd中，并将x0寄存器（其值恒为0）写入到\*mtopei中表示清除\*topei中的信息

3、将读取的\*topei寄存器的值右移16位，获取中断标识符

4、调用该中断的处理程序

5、恢复处理器寄存器

6、从中断返回





# APLIC

Platform-Level Interrupt Controller（PLIC）用于处理通过专用路线传递的外部中断。当系统中的RISC-V没有IMSIC，且这些核心本身不支持MSIs时，所有的外部中断必须通过PLIC传递。而对于具备IMSIC并且大多数中断通过MSIs通信的情况下，依旧会有部分外部中断使用专用线路通过PLIC处理中断。特别是，对于不需要频繁发起系统总线事务的设备/设备控制器，支持MSIs的成本非常高，使用有限中断是一种节约成本的替代方案。并且有限中断在所有的计算平台被广泛支持，这也是通用设备或控制器会选择有限中断而不是MSIs，除非他们遵循PCI Express这样的标准，而这样的标准要求支持MSIs

即使现代 RISC-V 平台逐渐支持 MSIs 和 IMSIC，大量设备仍然选择使用更简单、兼容性更好的线路中断方式，尤其是对总线事务需求较低的设备。PLIC 在这种情况下仍然是不可替代的中断处理组件。

总线事务需求较低：设备功能独立性较强，很少需要与处理器和内存通信、设备产生的数据量较少，不需要频繁向处理器发送中断信号。一般为一些简单的逻辑设备：传感器、简单外设、GPIO控制器等。

对于PLIC来说，实现线路中断的硬件设计简单，不需要复杂的信息机制；适合不频繁触发的中断设备，不需要消耗总线宽带；无需在总线上发起事务。（直接发出电气信号即可）

对于没有IMSIC的机器中，每一个hart接受APLIC/PLIC的中断，APLIC/PLIC通过专用连线（导线）向hart发送中断信号，用于hart可能收到的每个权限级别的中断。（也是所有hart对应一个APLIC/PLIC）

如果一个系统中harts进行了物理分组（或者物理距离过远），此时才会出现多个APLIC，每个组各一个，如果一个组内有多个APLIC时反而效率可能会更低

## 中断来源和中断号

单个APLIC支持固定数量的中断源，这些中断源对应APLIC的物理输入中断线，每个中断源的进线与来自单个设备或设备控制器（设备本身产生中断信号、设备的设备控制器产生中断信号）的输出中断线相连

如果中断是电平敏感（level-sensitive），则多个设备或设备控制器的中断输出信号可以组合在一起，驱动APLIC的单个中断源的输入线，如果一个中断源不需要被使用（被配置为Detached模式-不关联任何设备），它的输入线可以直接拉高或拉低（固定状态）

APLIC的每一个中断源都有一个中断号（1~N），0不是有效的中断号，N最大为1023，即支持的最大中断源数为1023

当 APLIC 直接向特定特权级别的 hart 传递中断（而不是将中断转发为 MSIs）时，APLIC 成为了该特权级别 hart 的外部中断控制器，APLIC 中断源的标识直接对应于 hart 的外部中断的次标识，用于区分具体的中断来源。

![image-20241226172430628](https://raw.githubusercontent.com/upsetgrass/typora_pic_bed/main/image-20241226172430628.png)

APLIC支持一个或多个中断域，每个中断域与一组特定的RISC-V hart机器特权级别关联，每个中断域有其独立的内存映射控制区域，软件会将这些区域视为单独的APLIC控制器

![image-20241226173807262](https://raw.githubusercontent.com/upsetgrass/typora_pic_bed/main/image-20241226173807262.png)

下图为用于更大系统的对称多处理( SMP )设计图，其中多个hart均实现了监督模式。在这种情况下，APLIC通常会为主管层提供一个单独的中断域，如图所示。这种主管级的中断域允许操作系统在多hart上以S模式运行，对接收到的主管级中断进行直接控制，避免了调用M模式进行控制的需要。

![image-20241226174656848](https://raw.githubusercontent.com/upsetgrass/typora_pic_bed/main/image-20241226174656848.png)

APLIC的中断域采用树形层次结构，根域始终是机器域，对于传入的中断线，首先都会到达根域，然后有选择的将中断信号传递委托给子域，在APLIC中中断源的编号是统一的，也就是说编号为i的中断源在所有的中断域中都代表了相同的物理中断源，并且总是对应于输入中断线i。对于子域来说，未被委托的中断源对其来说是不可见的。



下图显示了三个中断域的层次结构，两个机器级，一个主管级。通过结合 PMP（物理内存保护，一种硬件机制，允许软件通过隔离物理内存的访问权限来实现更精细的控制） 和中断域的层级结构，机器级的软件（例如操作系统）可以 隔离中断源，使得 特定的中断 只能在特定的 hart 上处理。比如下图中可以让某些中断独占Hart0。这也使得即使是机器级别，其他的harts也无法访问这些中断源。

![image-20241226180020157](https://raw.githubusercontent.com/upsetgrass/typora_pic_bed/main/image-20241226180020157.png)





