,Bit Positions -->,63:57,56:55,54,53,52,51,50,49,48,47,46,45,44,43,42,41,40,39,38,37,36,35,34:0,,,Misc. IR bits,,,,
,Num Signals -->,22,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,Num Bits -->,7,2,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,35,, ,,,,,
State,Description,J,MOD,DEC,EVCOND,LATCH_REG,RD_MUX,PC_MUX,DATA_MUX,REG_GATE_B,REG_GATE_C,LD_MUL,MUL_HILO,GATE_MUL,AM1_PASS_THRU,IR_RD_MUX,LSM_RD_MUX,CS,WE,OE,LD_IR,LD_MRDR,LD_MWDR,UNUSED,,,L,P,A,,
0,"Data processing Immediate 
Rd = Rn (OP) shift_imm",104,,,,,,,,,,,,0,,,,1,,,,,,,,,,,,,
1,,,,,,,,,,,,,,0,,,,1,,,,,,,,,,,,,"NOTE
All empty slots are assumed to contain 0's. Leave any ""don't care"" values as blanks (i.e. 0) just to keep the table clean"
2,,,,,,,,,,,,,,0,,,,1,,,,,,,,,,,,,
3,,,,,,,,,,,,,,0,,,,1,,,,,,,,,,,,,
4,,,,,,,,,,,,,,0,,,,1,,,,,,,,,,,,,
5,,,,,,,,,,,,,,0,,,,1,,,,,,,,,,,,,"HOW TO ADD A SIGNAL
1. Add a column to the LEFT of the UNUSED column
2. Fill in the bit position
3. Increment the number of signals we have
4. Add the bit width of the signal
5. Subtract that amount from the UNUSED bit width
6. Modify the bit position of the UNUSED column
7. Check: the sum of the ""Num Bits"" row should be 64! (Check cell AF3)
8. Type in the value of the signal (in decimal) for every state that the signal is non-zero
9. If you are using the A, P, L, or U bits put an 'X' in the correct cell.
10. If you need to add a bit from the IR, just add a column and do the same thing. Note that these columns aren't used by the python script. They exist solely for our readability. 
11. Download as a csv
12. Rename to ""states.csv""
13. Put into github folder. Go ahead and replace the already existing csv file
14. Now execute the 'csv-to-bits.py' script
15. That's it! Though you might want to re-run any relevant test benches just to be safe..."
6,,,,,,,,,,,,,,0,,,,1,,,,,,,,,,,,,
7,,,,,,,,,,,,,,0,,,,1,,,,,,,,,,,,,
8,"Data processing Immediate 
Shift   Rd = Rn (OP) shift_imm",104,,,,,,,,,,,,0,,,,1,,,,,,,,,,,,,
9,,,,,,,,,,,,,,0,,,,1,,,,,,,,,,,,,
10,,,,,,,,,,,,,,0,,,,1,,,,,,,,,,,,,
11,,,,,,,,,,,,,,0,,,,1,,,,,,,,,,,,,
12,,,,,,,,,,,,,,0,,,,1,,,,,,,,,,,,,
13,,,,,,,,,,,,,,0,,,,1,,,,,,,,,,,,,
14,,,,,,,,,,,,,,0,,,,1,,,,,,,,,,,,,
15,,,,,,,,,,,,,,0,,,,1,,,,,,,,,,,,,
16,"Data Processing register shift
Rd = Rn (OP) shift_imm",104,,,,,,,,,,,,0,,,,1,,,,,,,,,,,,,
17,,,,,,,,,,,,,,0,,,,1,,,,,,,,,,,,,
18,,,,,,,,,,,,,,0,,,,1,,,,,,,,,,,,,
19,,,,,,,,,,,,,,0,,,,1,,,,,,,,,,,,,
20,,,,,,,,,,,,,,0,,,,1,,,,,,,,,,,,,
21,,,,,,,,,,,,,,0,,,,1,,,,,,,,,,,,,
22,,,,,,,,,,,,,,0,,,,1,,,,,,,,,,,,,
23,,,,,,,,,,,,,,0,,,,1,,,,,,,,,,,,,
24,"Multiply 
Rd = Rm * Rs",26,1,,,,,,,,,1,,0,,,,1,,,,,,,,,,,X,,
25,,,,,,,,,,,,,,0,,,,1,,,,,,,,,,,,,
26,Rd = MulLo,104,,,,,,,,,,0,0,1,,,,1,,,,,,,,,,,,,
27,Rd = MulLo+ Rn,104,,,,,,,,,,0,0,1,,,,1,,,,,,,,,,,,,
28,,,,,,,,,,,,,,0,,,,1,,,,,,,,,,,,,
29,,,,,,,,,,,,,,0,,,,1,,,,,,,,,,,,,
30,,,,,,,,,,,,,,0,,,,1,,,,,,,,,,,,,
31,,,,,,,,,,,,,,0,,,,1,,,,,,,,,,,,,
32,"Multiply long 
Mul <- Rs * Rm",34,1,,,,,,,,,1,,0,,,,1,,,,,,,,,,,X,,
33,,,,,,,,,,,,,,0,,,,1,,,,,,,,,,,,,
34,RdLo <- MulLo,36,,,,,,,,,,0,0,1,,,,1,,,,,,,,,,,,,
35,RdLo <- MulLo + RdLo,37,,,,,,,,,,0,0,1,,,,1,,,,,,,,,,,,,
36,RdHi <- C + MulHi,104,,,,,,,,,,0,1,1,,,,1,,,,,,,,,,,,,
37,RdHi<- MulHi +RdHi + C,104,,,,,,,,,,0,1,1,,,,1,,,,,,,,,,,,,
38,,,,,,,,,,,,,,0,,,,1,,,,,,,,,,,,,
39,,,,,,,,,,,,,,0,,,,1,,,,,,,,,,,,,
40,"Ld/St W UB
Ld/St (Addr 2)",41,2,,,,,,,,,,,0,,,,1,,,,,,,,,,X,,,
41,AR = Rn,42,,,,,,,,,,,,0,,,,1,,,,,,,,,,,,,
42,Rn = Rn (U) B Bus,44,,,,,,,,,,,,0,,,,1,,,,,,,,,,,,,
43,"AR= Rn (U) B Bus
Rn (W) B Bus",44,,,,,,,,,,,,0,,,,1,,,,,,,,,,,,,
44,Rd (L) (B) Data,104,,,,,,,,,,,,0,,,,1,,,,,,,,,,,,,
45,,,,,,,,,,,,,,0,,,,1,,,,,,,,,,,,,
46,,,,,,,,,,,,,,0,,,,1,,,,,,,,,,,,,
47,,,,,,,,,,,,,,0,,,,1,,,,,,,,,,,,,
48,"Ld/St HW SB
Ld/St (Addr 2)",49,2,,,,,,,,,,,0,,,,1,,,,,,,,,,X,,,
49,AR = Rn,50,,,,,,,,,,,,0,,,,1,,,,,,,,,,,,,
50,Rn = Rn (U) B Bus,52,,,,,,,,,,,,0,,,,1,,,,,,,,,,,,,
51,"AR= Rn (U) B Bus
Rn (W) B Bus",52,,,,,,,,,,,,0,,,,1,,,,,,,,,,,,,
52,Rd (L) (S) (H) Data,104,,,,,,,,,,,,0,,,,1,,,,,,,,,,,,,
53,,,,,,,,,,,,,,0,,,,1,,,,,,,,,,,,,
54,,,,,,,,,,,,,,0,,,,1,,,,,,,,,,,,,
55,,,,,,,,,,,,,,0,,,,1,,,,,,,,,,,,,
56,"Branch/ Link
BL",57,3,,,,,,,,,,,0,,,,1,,,,,,,,,X,,,,
57,PC <- PC + offset,104,,,,,,,,,,,,0,,,,1,,,,,,,,,,,,,
58,,,,,,,,,,,,,,0,,,,1,,,,,,,,,,,,,
59,,,,,,,,,,,,,,0,,,,1,,,,,,,,,,,,,
60,,,,,,,,,,,,,,0,,,,1,,,,,,,,,,,,,
61,R14 <- PC,57,,,,,,,,,,,,0,,,,1,,,,,,,,,,,,,
62,,,,,,,,,,,,,,0,,,,1,,,,,,,,,,,,,
63,,,,,,,,,,,,,,0,,,,1,,,,,,,,,,,,,
64,"Swap
MRDR <- M[Rm]
MWDR <- Rn",65,,,,,,,,,,,,0,,,,1,,,,,,,,,,,,,
65,"M[Rm] <- MWDR
Rn <- MWDR",104,,,,,,,,,,,,0,,,,1,,,,,,,,,,,,,
66,,,,,,,,,,,,,,0,,,,1,,,,,,,,,,,,,
67,,,,,,,,,,,,,,0,,,,1,,,,,,,,,,,,,
68,,,,,,,,,,,,,,0,,,,1,,,,,,,,,,,,,
69,,,,,,,,,,,,,,0,,,,1,,,,,,,,,,,,,
70,,,,,,,,,,,,,,0,,,,1,,,,,,,,,,,,,
71,,,,,,,,,,,,,,0,,,,1,,,,,,,,,,,,,
72,,,,,,,,,,,,,,0,,,,1,,,,,,,,,,,,,
73,,,,,,,,,,,,,,0,,,,1,,,,,,,,,,,,,
74,,,,,,,,,,,,,,0,,,,1,,,,,,,,,,,,,
75,,,,,,,,,,,,,,0,,,,1,,,,,,,,,,,,,
76,,,,,,,,,,,,,,0,,,,1,,,,,,,,,,,,,
77,,,,,,,,,,,,,,0,,,,1,,,,,,,,,,,,,
78,,,,,,,,,,,,,,0,,,,1,,,,,,,,,,,,,
79,,,,,,,,,,,,,,0,,,,1,,,,,,,,,,,,,
80,,,,,,,,,,,,,,0,,,,1,,,,,,,,,,,,,
81,,,,,,,,,,,,,,0,,,,1,,,,,,,,,,,,,
82,,,,,,,,,,,,,,0,,,,1,,,,,,,,,,,,,
83,,,,,,,,,,,,,,0,,,,1,,,,,,,,,,,,,
84,,,,,,,,,,,,,,0,,,,1,,,,,,,,,,,,,
85,,,,,,,,,,,,,,0,,,,1,,,,,,,,,,,,,
86,,,,,,,,,,,,,,0,,,,1,,,,,,,,,,,,,
87,,,,,,,,,,,,,,0,,,,1,,,,,,,,,,,,,
88,,,,,,,,,,,,,,0,,,,1,,,,,,,,,,,,,
89,,,,,,,,,,,,,,0,,,,1,,,,,,,,,,,,,
90,,,,,,,,,,,,,,0,,,,1,,,,,,,,,,,,,
91,,,,,,,,,,,,,,0,,,,1,,,,,,,,,,,,,
92,,,,,,,,,,,,,,0,,,,1,,,,,,,,,,,,,
93,,,,,,,,,,,,,,0,,,,1,,,,,,,,,,,,,
94,,,,,,,,,,,,,,0,,,,1,,,,,,,,,,,,,
95,,,,,,,,,,,,,,0,,,,1,,,,,,,,,,,,,
96,,,,,,,,,,,,,,0,,,,1,,,,,,,,,,,,,
97,,,,,,,,,,,,,,0,,,,1,,,,,,,,,,,,,
98,,,,,,,,,,,,,,0,,,,1,,,,,,,,,,,,,
99,,,,,,,,,,,,,,0,,,,1,,,,,,,,,,,,,
100,,,,,,,,,,,,,,0,,,,1,,,,,,,,,,,,,
101,,,,,,,,,,,,,,0,,,,1,,,,,,,,,,,,,
102,,,,,,,,,,,,,,0,,,,1,,,,,,,,,,,,,
103,,,,,,,,,,,,,,0,,,,1,,,,,,,,,,,,,
104,"Fetch 
MAR <- PC
PC <- PC + 4",105,,,,,,,,,,,,0,,,,1,,,,,,,,,,,,,
105,IR <- M[MAR],106,,,,,,,,,,,,0,,,,1,0,1,1,,,,,,,,,,
106,Check COND && Decode Branch,,,1,1,,,,,,,,,0,,,,1,,,,,,,,,,,,,
107,,,,,,,,,,,,,,0,,,,1,,,,,,,,,,,,,
108,,,,,,,,,,,,,,0,,,,1,,,,,,,,,,,,,
109,,,,,,,,,,,,,,0,,,,1,,,,,,,,,,,,,
110,,,,,,,,,,,,,,0,,,,1,,,,,,,,,,,,,
111,,,,,,,,,,,,,,0,,,,1,,,,,,,,,,,,,
112,,,,,,,,,,,,,,0,,,,1,,,,,,,,,,,,,
113,,,,,,,,,,,,,,0,,,,1,,,,,,,,,,,,,
114,,,,,,,,,,,,,,0,,,,1,,,,,,,,,,,,,
115,,,,,,,,,,,,,,0,,,,1,,,,,,,,,,,,,
116,,,,,,,,,,,,,,0,,,,1,,,,,,,,,,,,,
117,,,,,,,,,,,,,,0,,,,1,,,,,,,,,,,,,
118,,,,,,,,,,,,,,0,,,,1,,,,,,,,,,,,,
119,,,,,,,,,,,,,,0,,,,1,,,,,,,,,,,,,
120,,,,,,,,,,,,,,0,,,,1,,,,,,,,,,,,,
121,,,,,,,,,,,,,,0,,,,1,,,,,,,,,,,,,
122,,,,,,,,,,,,,,0,,,,1,,,,,,,,,,,,,
123,,,,,,,,,,,,,,0,,,,1,,,,,,,,,,,,,
124,,,,,,,,,,,,,,0,,,,1,,,,,,,,,,,,,
125,,,,,,,,,,,,,,0,,,,1,,,,,,,,,,,,,
126,,,,,,,,,,,,,,0,,,,1,,,,,,,,,,,,,
127,,,,,,,,,,,,,,0,,,,1,,,,,,,,,,,,,