# P6 设计文稿

## 思考题

>1. 为什么需要有单独的乘除法部件而不是整合进 ALU？为何需要有独立的 HI、LO 寄存器？
>2. 真实的流水线 CPU 是如何使用实现乘除法的？请查阅相关资料进行简单说明。
>3. 请结合自己的实现分析，你是如何处理 Busy 信号带来的周期阻塞的？
>4. 请问采用字节使能信号的方式处理写指令有什么好处？（提示：从清晰性、统一性等角度考虑）
>5. 请思考，我们在按字节读和按字节写时，实际从 DM 获得的数据和向 DM 写入的数据是否是一字节？在什么情况下我们按字节读和按字节写的效率会高于按字读和按字写呢？
>6. 为了对抗复杂性你采取了哪些抽象和规范手段？这些手段在译码和处理数据冲突的时候有什么样的特点与帮助？
>7. 在本实验中你遇到了哪些不同指令类型组合产生的冲突？你又是如何解决的？相应的测试样例是什么样的？
>8. 如果你是手动构造的样例，请说明构造策略，说明你的测试程序如何保证**覆盖**了所有需要测试的情况；如果你是**完全随机**生成的测试样例，请思考完全随机的测试程序有何不足之处；如果你在生成测试样例时采用了**特殊的策略**，比如构造连续数据冒险序列，请你描述一下你使用的策略如何**结合了随机性**达到强测的效果。
>9. [P5、P6 选做] 请评估我们给出的覆盖率分析模型的合理性，如有更好的方案，可一并提出。

### 1

乘除法运算的耗时太高，为了不拖慢运行效率，因此将乘除法独立于 ALU

如果没有独立的 HI，LO 寄存器，则会影响 CPU 的关键路径，影响频率

### 2

通过模拟竖式的方法实现

### 3

当 Busy 且 D 级指令需要调用乘法器/除法器时即暂停 F，D级流水线，清空 D2E 级寄存器

### 4

便于控制对应的指令

### 5

是

仅当需要对于单独的字进行修改时

### 6

例如将 `add, sub, or, and` 等集中为 `cal_r`

将 `mult, div` 等和 `mfhi, mflo` 分别表示为 `cal_mt, cal_mf`

### 7

常见的寄存器冲突，使用转发或阻塞解决

对于乘除法器的冲突，参照问题 3 答案

### 8

非常抱歉，使用的是借用的测试数据

### 9

很抱歉，并未使用

## Module Design

### mips

```verilog
module mips (
    input clk,
    input reset,
    input [31:0] i_inst_rdata,
    input [31:0] m_data_rdata,
    output [31:0] i_inst_addr,
    output [31:0] m_data_addr,
    output [31:0] m_data_wdata,
    output [3 :0] m_data_byteen,
    output [31:0] m_inst_addr,
    output w_grf_we,
    output [4:0] w_grf_addr,
    output [31:0] w_grf_wdata,
    output [31:0] w_inst_addr
);
```

### CU

```verilog
module CU(
    input [31:0] instr,
    // Decode
    output [2:0] nPC_sel,  ext_op,
    output branch,
    output [5:0]brc_op,

    // Execute
    output [2:0] alu_src0, alu_src, mlu_out,
    output [4:0] mlu_op, alu_op,
    output start, mlu_use,

    // Memory
    output memw_enable, sign_ext,
    output [2:0] width,

    // Writeback
    output regw_enable,
    output [3:0] regw_src, regw_dst,

    // global
    output [4:0] T, reg_adr, rsT, rtT

);
```

### Fetch

```verilog
module Fetch(
    input clk, reset, pause,
    input branch,
    input [31:0] DnPC,
    output [31:0] F_PC
);
```

#### PC

```verilog
module PC(
    input [31:0] npc,
    input reset, clk, pause,
    output reg [31:0] pc
);
```

### F2D

```verilog
module IF2ID(
    input reset, clk, pause,
    input [31:0] F_ins, F_PC, 
    input F_lat,
    output reg[31:0] D_ins, D_PC,
    output reg D_lat
);
```

### Decode

```verilog
module Decode(
    input clk, reset,
    input [31:0] D_ins, D_PC,
    input [31:0] reg_read1, reg_read2,
    output [4:0] reg_adr1, reg_adr2,
    output PCw_enable, 
    output [31:0] DnPC, imm32,
    output [31:0] reg_rs, reg_rt,
    output mlu_use
);
```

#### CMP

```verilog
module CMP(
    input [31:0] A1, A2,
    input [5:0] brc_op,
    output bool_res
);
```

#### EXT

```verilog
module EXT(
    input [2:0] ext_op,
    input [15:0] imm16,
    output [31:0] imm32
);
```

#### NPC

```verilog
module NPC(
    input [2:0] nPC_sel,
    /*
    0: 
    */
    input [31:0] pc,
    input [31:0] imm32, reg_ra,
    input [25:0] imm26,
    output reg [31:0] npc
);
```

### GRF

```verilog
module GRF(
    input reset, clk, pause, reg_we,
    input [4:0] reg_adr1,reg_adr2,reg_adr3,
    input [31:0] reg_wd, WPC,
    output[31:0] reg_rd1, reg_rd2
);
```

### D2EX

```verilog
module ID2EX(
    input reset, clk, pause,
    input [31:0] Dimm32, Dreg_rs, Dreg_rt, D_PC, D_ins, 
    input D_lat,
    output reg [31:0] Eimm32, Ereg_rs, Ereg_rt, E_PC, E_ins, 
    output reg E_lat
);
```

### Execute

#### ALU

```verilog
module ALU(
    input [31:0] A1, A2,
    input [4:0] alu_op,
    output reg [31:0] alu_res
);
```

#### MLU

```verilog
module MLU(
    input clk, reset, start,
    input [31:0] D1, D2,
    input [3:0] mlu_op,        // 0 : do not do anything
    output reg [31:0] HI, LO,
    output reg busy
);
```

### EX2Mem

```verilog
module EX2MEM (
    input reset, clk, pause,
    input [31:0] E_ins, E_PC, E_alu_res, E_reg_rs, E_reg_rt, E_imm32, E_mlu_res,
    input E_lat,
    output reg [31:0] M_ins, M_PC, M_alu_res, M_reg_rs, M_reg_rt, M_imm32, M_mlu_res,
    output reg M_lat
);
```

### Memory

```verilog
module Memory(
    input reset, clk, 
    input [31:0] M_ins, M_PC, alu_res, mlu_res, reg_rs, reg_rt, imm32, mem_read_raw,
    output [31:0] mem_adr, 
    output reg [31:0] mem_write, mem_read,
    output memw_enable,  
    output reg [3:0] byteen,
    output [4:0] regw_adr, T,
    output [31:0] reg_write
);
```

### Mem2WB

```verilog
module MEM2WB(
    input clk, reset, pause,
    input [31:0] M_PC, M_ins, M_alu_res, M_reg_rs, M_reg_rt, M_mem_read, M_mlu_res,
    input M_lat,
    output reg [31:0] W_PC, W_ins, W_alu_res, W_reg_rs, W_reg_rt, W_mem_read, W_mlu_res,
    output reg W_lat
);
```

### Writeback

```verilog
module Writeback(
    input clk, reset,
    input [31:0] W_PC, W_ins, alu_res, mlu_res, reg_rs, reg_rt, mem_read,
    output [31:0]  reg_write,
    output [4:0] regw_adr, T,
    output regw_enable
);
```



