# üìù Relat√≥rio T√©cnico - Coprocessador em FPGA

## üìë Sum√°rio
- üéØ [Introdu√ß√£o](#introdu√ß√£o)
- üéØ [Objetivos e Requisitos do Problema](#objetivos-e-requisitos-do-problema)
- üõ†Ô∏è [Recursos Utilizados](#recursos-utilizados)
- üöÄ [Desenvolvimento e Descri√ß√£o em Alto N√≠vel](#desenvolvimento-e-descri√ß√£o-em-alto-n√≠vel)
- üß™ [Testes, Simula√ß√µes, Resultados e Discuss√µes](#testes-simula√ß√µes-resultados-e-discuss√µes)
- [Requisitos do Projeto](#-requisitos-do-projeto)
  


4.2.3.
 Especifica√ß√£o dos hardwares usados nos testes;     FALTA
4.2.4.
 Descri√ß√£o detalhada do processo para instala√ß√£o e configura√ß√£o de
ambiente para uso da solu√ß√£o;                     FALTA
4.2.6.
 An√°lise dos resultados alcan√ßados.             FALTTA

projeto falta o makefile e falta ajeitar esse indice



## Introdu√ß√£o
O desenvolvimento de um m√≥dulo embarcado para redimensionamento de imagens √© crucial para sistemas de vigil√¢ncia e exibi√ß√£o em tempo real, demandando solu√ß√µes que unam a efici√™ncia do hardware reconfigur√°vel √† flexibilidade do software de controle.Neste contexto, o projeto visa concluir um sistema capaz de aplicar zoom (amplia√ß√£o) ou *downscale* (redu√ß√£o) de imagens, simulando interpola√ß√£o visual, com foco nas etapas de interface e aplica√ß√£o.

O presente projeto insere-se no √¢mbito do desenvolvimento de uma **API (Application Programming Interface)** e de um **driver de software** para o coprocessador gr√°fico executando na FPGA da plataforma DE1-SoC.A API, que constitui a segunda etapa, deve ser implementada em **linguagem Assembly** e deve traduzir um repert√≥rio de instru√ß√µes (ISA) para o coprocessador, utilizando comandos que replicam as opera√ß√µes previamente implementadas via chaves e bot√µes.O objetivo √© permitir que o controlador gr√°fico seja integrado a um sistema computacional, com a imagem sendo lida a partir de um arquivo BITMAP, transferida e processada pelo coprocessador
.
Al√©m da implementa√ß√£o em Assembly, o projeto exige o desenvolvimento de uma **aplica√ß√£o principal em linguagem C**, que √© a **terceira etapa**.Esta aplica√ß√£o dever√° carregar o arquivo BITMAP, ligar-se ao driver (biblioteca Assembly) e controlar as opera√ß√µes de redimensionamento atrav√©s dO terminal.A solu√ß√£o deve ser compat√≠vel com o processador **ARM (HPS)** e utilizar as interfaces da placa DE1-SoC.

Este relat√≥rio detalha o processo de desenvolvimento e os requisitos t√©cnicos para as etapas 2 e 3, abrangendo aspectos como mapeamento de mem√≥ria em arquitetura ARM, programa√ß√£o em Assembly e link-edi√ß√£o de m√≥dulos objeto.Atrav√©s da cria√ß√£o de um *script* de compila√ß√£o (*Makefile*) e de uma documenta√ß√£o detalhada no `README`, busca-se n√£o apenas cumprir os objetivos t√©cnicos, mas tamb√©m fornecer uma solu√ß√£o completa para a interface hardware-software na DE1-SoCs.

## üìã Requisitos do Projeto
* O c√≥digo da API deve ser escrito em linguagem **Assembly**
* O sistema s√≥ poder√° utilizar os **componentes dispon√≠veis na placa DE1-SoC**.
* Dever√£o ser implementados na API os **comandos da ISA** (Instruction Set Architecture) do coprocessador, utilizando opera√ß√µes que foram implementadas anteriormente via chaves e bot√µes
* As imagens s√£o representadas em **escala de cinza*.
* Cada pixel dever√° ser representado por um n√∫mero inteiro de **8 bits**
* A imagem deve ser lida a partir de um arquivo e **transferida para o coprocessador**.
* O coprocessador deve ser **compat√≠vel com o processador ARM (HPS)** para viabilizar o desenvolvimento da solu√ß√£o.
* O c√≥digo da aplica√ß√£o deve ser escrito em **linguagem C**.
* O driver do processador (biblioteca Assembly) deve ser **ligado ao c√≥digo da aplica√ß√£o principal**.
* Um **arquivo *header*** deve armazenar os prot√≥tipos dos m√©todos da API da controladora.
* A aplica√ß√£o dever√° ter as seguintes opera√ß√µes atrav√©s de uma **interface texto**:
    * Carregar arquivo **BITMAP**
    * Selecionar **algoritmo de zoom**


## üõ†Ô∏è Recursos Utilizados

### üîß Ferramentas

#### üíª Quartus Prime

- S√≠ntese e Compila√ß√£o:

O Quartus Prime √© utilizado para compilar o projeto em Verilog, convertendo a descri√ß√£o HDL em uma implementa√ß√£o f√≠sica adequada para a FPGA. Durante esse processo, o compilador realiza a s√≠ntese l√≥gica, o mapeamento e o ajuste de layout (place and route), otimizando as rotas l√≥gicas e a aloca√ß√£o dos recursos internos da FPGA, conforme as recomenda√ß√µes descritas no User Guide: Compiler.

- Refer√™ncia oficial:
[**Quartus Prime Guide**](https://www.intel.com/content/www/us/en/support/programmable/support-resources/design-software/user-guides.html)

#### üíª FPGA DE1-SoC

- Especifica√ß√µes T√©cnicas:

A placa DE1-SoC, baseada no FPGA Cyclone V SoC (modelo 5CSEMA5F31C6N), conta com aproximadamente 85K elementos l√≥gicos (LEs), 4.450 Kbits de mem√≥ria embarcada e 6 blocos DSP de 18x18 bits. Essas caracter√≠sticas permitem a implementa√ß√£o de designs complexos e o processamento paralelo de dados.

- Perif√©ricos Utilizados:
- Acesso √† Chip Memory:
O design utiliza diretamente a mem√≥ria embarcada na FPGA para armazenamento tempor√°rio de dados e matrizes, eliminando a necessidade de interfaces externas para mem√≥ria DDR3.

- Refer√™ncia oficial:
[**Manual da Placa**](https://www.terasic.com.tw/cgi-bin/page/archive.pl?Language=English&No=836&PartNo=4)

### üîß Recursos

#### üîå VGA module
M√≥dulo respons√°vel pela comunica√ß√£o entre o monitor e a mem√≥ria (no caso, On Chip memory),utilizado para exibir as imagens processadas ou n√£o atrav√©s do conector VGA.

As sa√≠das next_x e next_y do m√≥dulo VGA definem o endere√ßo de leitura para a mem√≥ria e acessa as informa√ß√µes de cor dos pixels.

Controlar uma tela VGA requer a manipula√ß√£o de dois pinos de sincroniza√ß√£o digital e tr√™s pinos anal√≥gicos coloridos (VERMELHO, VERDE e AZUL). Um dos pinos de sincroniza√ß√£o, HSYNC, informa √† tela quando mover para uma nova linha de pixels. O outro pino de sincroniza√ß√£o, VSYNC, informa √† tela quando iniciar um novo quadro. O protocolo √© descrito abaixo, tanto textualmente quanto visualmente.


- Refer√™ncia oficial:
[**Verilog VGA module**](https://vanhunteradams.com/DE1/VGA_Driver/Driver.html)

#### Plataform Designer
Ferramenta de integra√ß√£o de sistemas do software Intel¬Æ Quartus¬Æ Prime,que captura projetos de hardware em n√≠vel de sistema com alto n√≠vel de abstra√ß√£o e automatiza a tarefa de definir e integrar componentes personalizados da Linguagem de Descri√ß√£o de Hardware (HDL).Ele empacota e integra seus componentes personalizados com componentes IP da Intel e de terceiros e cria automaticamente a l√≥gica de interconex√£o eliminando assim a tarefa demorada e propensa a erros de escrever HDL para especificar conex√µes em n√≠vel de sistema.

- Refer√™ncia oficial:
[**Plataform Designer**](https://www.intel.com/content/www/us/en/docs/programmable/683738/current/platform-designer.html)

## üöÄ  Descri√ß√£o de alto n√≠vel

Esta se√ß√£o descreve a arquitetura de software e hardware utilizada para permitir que o processador HPS (Hard Processor System), rodando um sistema operacional Linux, controle perif√©ricos customizados (PIOs - Parallel Input/Output) implementados na l√≥gica da FPGA. A intera√ß√£o √© feita atrav√©s de uma API (Application Programming Interface) de baixo n√≠vel escrita em Assembly ARMv7-a.

###  üåâ Ponte HPS-FPGA (Interface Hardware-Software)

A comunica√ß√£o fundamental entre o HPS e a FPGA ocorre atrav√©s de **pontes (bridges) AXI**. Neste projeto, utilizamos a **Lightweight HPS-to-FPGA (LWH2F) Bridge**.

  * **Mapeamento em Mem√≥ria:** Esta ponte funciona como uma interface **mapeada em mem√≥ria**. Isso significa que, do ponto de vista do HPS, os registradores dos perif√©ricos na FPGA (como os PIOs `pio_in`  e `pio_out` ) aparecem como se fossem posi√ß√µes de mem√≥ria comuns.
  * **Endere√ßo Base:** O Qsys/Platform Designer atribui um **endere√ßo f√≠sico base** para esta ponte. No nosso caso, √© `0xFF000000`. Todos os perif√©ricos conectados a esta ponte ter√£o seus registradores acess√≠veis em **offsets** (deslocamentos) relativos a este endere√ßo base.

### üìÅ O Arquivo de Cabe√ßalho `.h` (Defini√ß√£o do Hardware para o Software)

Para que o software (seja C ou Assembly) saiba *onde* encontrar os registradores de cada perif√©rico, o Qsys/Platform Designer gera automaticamente um arquivo de cabe√ßalho (geralmente `hps_0.h` ou similar).

  * **Mapa de Endere√ßos:** Este arquivo `.h` cont√©m diretivas `#define` que mapeiam os nomes dos componentes do Qsys para seus **offsets** relativos ao endere√ßo base da ponte.
  * **Exemplo:** O arquivo `hps_0.h` do nosso projeto define:
    ```c
    #define PIO_LED_BASE 0x0
    ```
    Isso informa ao software que os registradores do `pio_led` come√ßam no offset `0` a partir do endere√ßo base da ponte (`0xFF200000`). **√â crucial que os offsets usados no software correspondam exatamente aos definidos neste arquivo.** (Nota: Precisamos confirmar o offset do `pio_sw` neste arquivo ou no Qsys).


1.  **(`main.c`)**:

      * **N√£o** inclui `hps_0.h` (ele n√£o precisa saber `PIO_DATA_OFFSET`).
      * **N√£o** calcula nenhum ponteiro.
      * Ele apenas chama `init_memory()` no in√≠cio [cite: main.c].
      * Quando quer enviar dados, ele chama `escrever_bus_0_9(valor_de_10_bits);` [cite: main.c]. O C n√£o sabe onde esse valor vai parar, ele apenas confia na API.

2.  **(`api.s`)**:

      * **Define a constante internamente**: O offset est√° "hard-coded" (fixo) dentro do pr√≥prio Assembly:
        ```assembly
        .equ PIO_DATA_OFFSET,   0x00000000
        ```
      * `init_memory()`: Mapeia o `LW_BRIDGE_BASE` (`0xFF200000`) e salva o ponteiro virtual na vari√°vel global `asm_lw_virtual_base` [cite: api.s].
      * `escrever_bus_0_9(r0)`: Esta fun√ß√£o (e a `write_pio_masked` que ela chama) faz o trabalho que o C fazia antes:
        1.  L√™ o ponteiro base de `asm_lw_virtual_base`.
        2.  Adiciona o offset: `add r4, r4, #PIO_DATA_OFFSET`.
        3.  Escreve o valor (`str r3, [r4]`) [cite: api.s].
















### üìö A Biblioteca Assembly 

A API em Assembly (`api.s`) atua como um driver de baixo n√≠vel, encapsulando o acesso direto ao hardware.

  * **Mapeamento de Mem√≥ria via Syscalls:** A fun√ß√£o `iniciarCoprocessor` √© respons√°vel por tornar o endere√ßo f√≠sico da ponte (`0xFF000000`) acess√≠vel ao programa. Ela faz isso **diretamente**, usando **chamadas de sistema (syscalls)** do Linux:
      * **`open` (syscall \#5):** Abre o arquivo `/dev/mem`, que representa a mem√≥ria f√≠sica do sistema.
      * **`mmap2` (syscall \#192):** Pede ao Kernel para mapear o endere√ßo f√≠sico da ponte (`FPGA_BRIDGE`) em um **endere√ßo virtual** que o programa pode usar. Esse ponteiro virtual √© armazenado na vari√°vel global `FPGA_ADDRS`.
  * **Fun√ß√µes Primitivas (`write_pio`, `read_pio`):** Estas fun√ß√µes recebem um **offset** (como `PIO_IN_OFFSET` ou `PIO_OUT_OFFSET`, definidos com `.equ` baseados no `.h`) e, opcionalmente, um valor. Elas calculam o endere√ßo virtual final (`FPGA_ADDRS + offset`) e usam as instru√ß√µes ARM `STR` (Store Register) ou `LDR` (Load Register) para escrever ou ler diretamente no endere√ßo mapeado, controlando assim os PIOs.
* **Fun√ß√µes Auxiliares** instru√ß√µes de nome`funcao_enviar` que usam uma **fun√ß√£o helper interna** `write_pio_helper`, `write_to_pio`  e `cleanup_memory`.

### ‚ú¥Ô∏è Main 

O programa C (`.c`) cont√©m a l√≥gica principal da aplica√ß√£o e utiliza a API Assembly para interagir com o hardware.

  * **Declara√ß√µes `extern`:** O C utiliza declara√ß√µes `extern` (ex: `extern void* iniciarCoprocessor(void);`, `extern void write_pio(unsigned int offset, unsigned int value);` - adaptando a assinatura se necess√°rio) para informar ao compilador que essas fun√ß√µes existem, mesmo que sua implementa√ß√£o esteja em outro arquivo (o `.s`).
  * **Chamada de Fun√ß√µes:** O c√≥digo C chama as fun√ß√µes Assembly como se fossem fun√ß√µes C normais (ex: `lw_virtual = iniciarCoprocessor();`, `funcao_apagar_tudo(led_ptr);`). O compilador C gera o c√≥digo de m√°quina apropriado para passar os par√¢metros (nos registradores corretos, conforme a conven√ß√£o de chamada ARM EABI) e pular para o endere√ßo da fun√ß√£o Assembly.
  * **L√≥gica de Controle:** O C decide *quando* e *com quais valores* chamar as fun√ß√µes da API Assembly, implementando a l√≥gica desejada (ler bot√µes, acender LEDs, processar dados, etc.). No exemplo `pograma.c`, ele l√™ a entrada do usu√°rio e chama a fun√ß√£o Assembly correspondente.

### üèóÔ∏è Montagem e Linkagem

O processo para criar o programa final que roda no HPS envolve tr√™s etapas principais:

1.  **Montagem (Assembly `.s` -\> `.o`):** O **Montador** (Assembler - `as`) l√™ o arquivo da API Assembly (`.s`) e o traduz para c√≥digo de m√°quina bin√°rio espec√≠fico da arquitetura ARMv7-a. O resultado √© um **arquivo objeto** (`.o`). Este arquivo cont√©m o c√≥digo de m√°quina das fun√ß√µes Assembly e uma tabela de s√≠mbolos indicando quais fun√ß√µes s√£o globais (`.global`).
2.  **Compila√ß√£o (C `.c` -\> `.o`):** O **Compilador C** (`gcc -c`) l√™ o arquivo C (`.c`) e o traduz para c√≥digo de m√°quina ARMv7-a, criando outro **arquivo objeto** (`.o`). Este arquivo cont√©m o c√≥digo de m√°quina da fun√ß√£o `main` e outras fun√ß√µes C, al√©m de refer√™ncias (na tabela de s√≠mbolos) √†s fun√ß√µes Assembly declaradas como `extern`.
3.  **Linkagem (`.o` + `.o` -\> Execut√°vel):** O **Linker** (geralmente invocado pelo `gcc` quando n√£o se usa `-c`) pega todos os arquivos objeto (`.o`). Sua principal tarefa √© **resolver as refer√™ncias**: ele encontra a chamada para `iniciarCoprocessor` no `.o` do C e a conecta √† defini√ß√£o de `iniciarCoprocessor` no `.o` do Assembly. Ele combina todo o c√≥digo de m√°quina, organiza as se√ß√µes de dados e c√≥digo, e produz um **arquivo execut√°vel** final que o Linux pode carregar e rodar.


### Esquema do projeto vis√£o Top-Down 

![Texto Alternativo da Imagem](assets/exemplo.png)

https://mermaid.live/edit#pako:eNpVjbFugzAQhl_FuqmVSAQxBPBQqSFtlkjtkKmQwQoHRg02MkZpCrx7DVHU9qY7fd__Xw8nlSMwKM7qchJcG3LYZpLYeU4ToavW1Lw9ksXiadihIbWSeB3I5mGnSCtU01SyfLz5m0kiSb-fNCRGVPJzvKFkzr9JHMg23fPGqOb4lxwuaiAvafUubP1_IjTa1GtacFbwxYlrknA9K-BAqascmNEdOlCjrvl0Qj_RDIzAGjNgds2x4N3ZZJDJ0cYaLj-Uqu9JrbpSgK0_t_bqmpwb3Fa81PxXQZmjTlQnDTCPzhXAevgCRt1o6Qer2PNouI4D6jlwBRa4y3UU-vHaiwLqrkLqjw58z0_d5QTsRG4c-6Hv0fEHO2p3Ag

## üìö Funcionamento da API

### Constantes
* LW_BRIDGE_BASE  = 0xFF200000   `Corresponde ao endere√ßo f√≠sico da ponte na FPGA`
* LW_BRIDGE_SPAN  = 0x00020000   `Tamanho da janela (128KB ou 20KB)`
* PIO_DATA_OFFSET = 0x00000000    `Onde est√° o PIO dentro da ponte`

###  Vari√°veis globais exlcusivas
* asm_lw_virtual_base: .word 0   `Corresponde ao ponteiro virtual ap√≥s mmap`
* asm_mem_fd:          .word -1  `File descriptor de /dev/mem`

### 
*




![Texto Alternativo da Imagem](assets/api.png)





## üìà An√°lise dos Resultados



## üèÅ Conclus√£o

	
## ‚úçÔ∏è Colaboradores

Este projeto foi desenvolvido por:

- [**Julia Santana**](https://github.com/)
- [**Maria Clara**](https://github.com/)
- [**Vitor D√≥rea**](https://github.com/)

Agradecimentos ao professor **Angelo Duarte** e aos tutored **Wesley** e **Alan**.
