+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                     ;
+-----------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                 ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+-----------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; sdram|rst_controller|alt_rst_req_sync_uq1                 ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram|rst_controller|alt_rst_sync_uq1                     ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram|rst_controller                                      ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram|mm_interconnect_0|mt48lc4m16a2_axi_0_axi_translator ; 199   ; 20             ; 2            ; 20             ; 154    ; 20              ; 20            ; 20              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram|mm_interconnect_0|axi_bridge_0_m0_translator        ; 199   ; 66             ; 2            ; 66             ; 187    ; 66              ; 66            ; 66              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram|mm_interconnect_0                                   ; 156   ; 0              ; 0            ; 0              ; 152    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram|axi_bridge_0|r_channel_pipeline                     ; 95    ; 64             ; 0            ; 64             ; 93     ; 64              ; 64            ; 64              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram|axi_bridge_0|ar_channel_pipeline                    ; 127   ; 80             ; 0            ; 80             ; 125    ; 80              ; 80            ; 80              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram|axi_bridge_0|b_channel_pipeline                     ; 78    ; 64             ; 0            ; 64             ; 76     ; 64              ; 64            ; 64              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram|axi_bridge_0|w_channel_pipeline                     ; 117   ; 86             ; 0            ; 86             ; 115    ; 86              ; 86            ; 86              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram|axi_bridge_0|aw_channel_pipeline                    ; 127   ; 80             ; 0            ; 80             ; 125    ; 80              ; 80            ; 80              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram|axi_bridge_0                                        ; 514   ; 360            ; 0            ; 360            ; 158    ; 360             ; 360           ; 360             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram|mt48lc4m16a2_axi_0                                  ; 112   ; 18             ; 32           ; 18             ; 59     ; 18              ; 18            ; 18              ; 16    ; 0              ; 0            ; 0                ; 0                 ;
; sdram                                                     ; 110   ; 19             ; 0            ; 19             ; 41     ; 19              ; 19            ; 19              ; 16    ; 0              ; 0            ; 0                ; 0                 ;
; pll_inst|altpll_component|auto_generated                  ; 2     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pll_inst                                                  ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+-----------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
