**Semaine du 16 Juillet 2021**

**Objectifs:** 
- Développer une interface en Verilog (contrainte du MIG de Xilinx, ne produit qu'un module Verilog lorsque les fonctionnalités AXI sont sélectionnées) pour exploiter les écritures et lectures en mode **burst** du protocole AXI.

**Ressources consultées:** 
- [Verilog HDL Basics (.pdf)](http://www.ee.ic.ac.uk/pcheung/teaching/ee2_digital/Altera%20Tutorial%20-%20Verilog%20HDL%20Basic.pdf)

**Tâches effectuées 13 Juillet 2021**
