tms_version 5 [Tool:	VERILOG-XL	08.20.001-p]
verilog_options 

 -1 /h/nkurin0a/Output_Register.run1/testfixture.template 
-2 2 1 21 96 0 1 525 1 9 363 11 1 522 12 2 47 15 1 363 17 1 522 18 2 
-2 4 23 13 305 0 6 364 7 4 59 11 1 
-2 7 38 42 308 0 4 364 6 2 44 8 1 364 10 2 44 12 1 364 14 2 44 16 1 364 18 2 44 20 1 364 22 2 44 24 1 364 26 2 44 28 1 364 30 2 44 32 1 364 34 2 44 36 1 364 38 2 59 40 1 
-2 9 81 46 318 0 3 364 5 3 44 8 1 364 10 2 44 12 1 364 14 2 44 16 1 364 18 2 44 20 1 364 22 2 44 24 1 364 26 2 44 28 1 364 30 2 44 32 1 364 34 2 44 36 1 364 38 2 44 40 1 364 42 2 59 44 1 
-2 13 130 72 364 0 15 364 16 3 40 19 1 364 20 2 44 22 1 364 24 2 44 26 1 364 28 2 44 30 1 364 32 2 44 34 1 364 36 2 44 38 1 364 40 2 44 42 1 364 44 2 44 46 1 364 48 2 44 50 1 364 52 2 44 54 1 364 56 3 44 59 1 364 61 2 44 63 1 364 65 2 44 67 1 364 69 2 
-2 14 202 33 44 5 1 364 7 2 44 9 1 364 11 2 44 13 1 364 15 2 44 17 1 364 19 2 44 21 1 364 23 2 44 25 1 364 27 2 41 29 1 59 30 1 
-2 17 238 15 96 0 1 550 1 5 364 7 7 
-2 20 334 33 96 2 1 553 3 7 366 11 21
 -7 testfixture.verilog 
-2 8 107 8 297 0 7 
-2 9 115 7 270 0 5 
-2 11 123 15 364 3 3 61 7 1 363 9 1 362 10 2 363 12 1 59 13 1 
-2 12 138 14 364 3 2 61 6 1 363 8 1 362 9 2 363 11 1 59 12 1 
-2 13 152 14 364 3 2 61 6 1 363 8 1 362 9 2 363 11 1 59 12 1 
-2 14 166 14 364 3 2 61 6 1 363 8 1 362 9 2 363 11 1 59 12 1 
-2 15 180 14 364 3 2 61 6 1 363 8 1 362 9 2 363 11 1 59 12 1 
-2 16 194 14 364 3 2 61 6 1 363 8 1 362 9 2 363 11 1 59 12 1 
-2 17 208 14 364 3 2 61 6 1 363 8 1 362 9 2 363 11 1 59 12 1 
-2 18 222 14 364 3 2 61 6 1 363 8 1 362 9 2 363 11 1 59 12 1 
-2 19 236 14 364 3 2 61 6 1 363 8 1 362 9 2 363 11 1 59 12 1 
-2 20 250 14 364 3 2 61 6 1 363 8 1 362 9 2 363 11 1 59 12 1 
-2 22 265 19 35 3 1 363 4 2 364 7 3 61 11 1 363 13 1 362 14 2 363 16 1 59 17 1 
-2 23 284 14 364 3 2 61 6 1 363 8 1 362 9 2 363 11 1 59 12 1 
-2 24 298 14 364 3 2 61 6 1 363 8 1 362 9 2 363 11 1 59 12 1 
-2 25 312 14 364 3 2 61 6 1 363 8 1 362 9 2 363 11 1 59 12 1 
-2 26 326 14 364 3 2 61 6 1 363 8 1 362 9 2 363 11 1 59 12 1 
-2 27 340 14 364 3 2 61 6 1 363 8 1 362 9 2 363 11 1 59 12 1 
-2 28 354 14 364 3 2 61 6 1 363 8 1 362 9 2 363 11 1 59 12 1 
-2 29 368 14 364 3 2 61 6 1 363 8 1 362 9 2 363 11 1 59 12 1 
-2 30 382 14 364 3 2 61 6 1 363 8 1 362 9 2 363 11 1 59 12 1 
-2 31 396 14 364 3 2 61 6 1 363 8 1 362 9 2 363 11 1 59 12 1 
-2 33 411 18 35 3 1 363 4 2 364 7 2 61 10 1 363 12 1 362 13 2 363 15 1 59 16 1 
-2 34 429 14 364 3 2 61 6 1 363 8 1 362 9 2 363 11 1 59 12 1 
-2 35 443 14 364 3 2 61 6 1 363 8 1 362 9 2 363 11 1 59 12 1 
-2 36 457 14 364 3 2 61 6 1 363 8 1 362 9 2 363 11 1 59 12 1 
-2 37 471 14 364 3 2 61 6 1 363 8 1 362 9 2 363 11 1 59 12 1 
-2 38 485 14 364 3 2 61 6 1 363 8 1 362 9 2 363 11 1 59 12 1 
-2 39 499 14 364 3 2 61 6 1 363 8 1 362 9 2 363 11 1 59 12 1 
-2 40 513 14 364 3 2 61 6 1 363 8 1 362 9 2 363 11 1 59 12 1 
-2 41 527 14 364 3 2 61 6 1 363 8 1 362 9 2 363 11 1 59 12 1 
-2 42 541 19 35 3 1 363 4 2 364 7 3 61 11 1 363 13 1 362 14 2 363 16 1 59 17 1 
-2 44 561 18 35 3 1 363 4 2 364 7 2 61 10 1 363 12 1 362 13 2 363 15 1 59 16 1 
-2 45 579 14 364 3 2 61 6 1 363 8 1 362 9 2 363 11 1 59 12 1 
-2 46 593 14 364 3 2 61 6 1 363 8 1 362 9 2 363 11 1 59 12 1 
-2 47 607 14 364 3 2 61 6 1 363 8 1 362 9 2 363 11 1 59 12 1 
-2 48 621 14 364 3 2 61 6 1 363 8 1 362 9 2 363 11 1 59 12 1 
-2 49 635 14 364 3 2 61 6 1 363 8 1 362 9 2 363 11 1 59 12 1 
-2 50 649 14 364 3 2 61 6 1 363 8 1 362 9 2 363 11 1 59 12 1 
-2 51 663 14 364 3 2 61 6 1 363 8 1 362 9 2 363 11 1 59 12 1 
-2 52 677 14 364 3 2 61 6 1 363 8 1 362 9 2 363 11 1 59 12 1 
-2 54 692 19 35 3 1 363 4 2 364 7 3 61 11 1 363 13 1 362 14 2 363 16 1 59 17 1 
-2 55 711 16 35 3 1 363 4 2 365 7 7 59 14 1 
-2 57 728 5 280 0 3
 -8  
-2 21 367 7 96 0 1 552 1 5 
-2 23 375 16 96 0 1 550 1 5 364 7 8 
-2 29 506 17 96 0 1 550 1 5 364 7 9 
-2 34 640 11 283 0 9
 -1 /h/nkurin0a/public_html/EE103/Adder/Inverter/functional/verilog.v 
-2 3 51 20 96 0 1 525 1 9 363 11 1 522 12 2 47 14 1 363 15 2 523 17 2 
-2 5 72 31 305 0 6 364 7 8 40 16 1 364 18 4 44 22 1 364 24 3 41 28 1 59 29 1 
-2 7 104 13 299 2 5 364 8 3 59 11 1 
-2 8 117 15 310 2 6 364 9 4 59 13 1 
-2 10 133 24 295 2 3 35 6 1 363 7 1 364 9 2 40 11 1 364 12 4 44 16 1 364 17 3 41 20 1 59 21 1 
-2 12 158 10 283 0 9
 -1 /h/nkurin0a/public_html/EE103/Adder/Latch/functional/verilog.v 
-2 3 49 20 96 0 1 525 1 9 363 11 1 522 12 2 47 14 1 363 15 2 523 17 2 
-2 5 70 28 305 0 6 364 7 5 40 13 1 364 15 1 44 16 1 364 18 3 44 21 1 364 23 1 41 25 1 59 26 1 
-2 7 99 11 299 2 5 364 8 1 59 9 1 
-2 8 110 12 310 2 6 364 9 1 59 10 1 
-2 9 122 13 299 2 5 364 8 3 59 11 1 
-2 10 135 11 308 2 4 364 7 2 59 9 1 
-2 11 146 15 308 2 4 364 7 1 44 8 1 364 9 1 44 10 1 364 11 2 59 13 1 
-2 12 161 13 308 2 4 364 7 4 59 11 1 
-2 14 175 27 295 2 3 35 6 1 363 7 1 364 9 2 40 11 1 364 12 4 44 16 1 364 17 3 41 20 1 59 21 1 
-2 15 202 20 295 2 3 35 6 1 363 7 1 364 9 2 40 11 1 364 12 2 44 14 1 364 15 2 41 17 1 59 18 1 
-2 16 222 22 295 2 3 35 6 1 363 7 1 364 9 2 40 11 1 364 12 1 44 13 1 364 14 1 44 15 1 364 16 3 41 19 1 59 20 1 
-2 17 244 24 295 2 3 35 6 1 363 7 1 364 9 2 40 11 1 364 12 1 44 13 1 364 14 2 44 16 1 364 17 4 41 21 1 59 22 1 
-2 18 268 19 295 2 3 364 6 3 40 9 1 364 10 2 44 12 1 364 13 1 44 14 1 364 15 1 41 16 1 59 17 1 
-2 19 287 19 295 2 3 35 6 1 363 7 1 364 9 2 40 11 1 364 12 1 44 13 1 364 14 2 41 16 1 59 17 1 
-2 21 307 10 283 0 9
 -1 ihnl/cds0/netlist 
-2 4 140 22 96 0 1 525 1 9 363 11 1 522 12 2 47 15 1 363 17 1 522 18 2 
-2 6 163 70 305 0 6 364 7 15 40 23 1 364 25 2 44 27 1 364 29 2 44 31 1 364 33 2 44 35 1 364 37 2 44 39 1 364 41 2 44 43 1 364 45 2 44 47 1 364 49 2 44 51 1 364 53 2 44 55 1 364 57 2 44 59 1 364 61 3 44 64 1 364 66 2 44 68 1 
-2 7 233 39 364 5 2 44 7 1 364 9 2 44 11 1 364 13 2 44 15 1 364 17 2 44 19 1 364 21 2 44 23 1 364 25 2 44 27 1 364 29 2 44 31 1 364 33 2 41 36 1 59 37 1 
-2 9 273 44 310 0 6 364 8 2 44 10 1 364 12 2 44 14 1 364 16 2 44 18 1 364 20 2 44 22 1 364 24 2 44 26 1 364 28 2 44 30 1 364 32 2 44 34 1 364 36 2 44 38 1 364 40 2 59 42 1 
-2 11 318 48 299 0 5 364 7 3 44 10 1 364 12 2 44 14 1 364 16 2 44 18 1 364 20 2 44 22 1 364 24 2 44 26 1 364 28 2 44 30 1 364 32 2 44 34 1 364 36 2 44 38 1 364 40 2 44 42 1 364 44 2 59 46 1 
-2 14 368 9 257 0 7 
-2 15 377 38 353 4 9 364 14 11 61 27 1 366 29 7 59 36 1 
-2 16 415 48 353 4 9 364 14 12 61 27 1 366 29 17 59 46 1 
-2 17 463 42 353 4 9 364 14 12 61 27 1 366 29 11 59 40 1 
-2 18 505 11 258 0 10 
-2 20 517 27 364 0 5 364 6 2 40 9 1 364 11 2 44 13 1 364 15 5 44 20 1 364 22 2 41 24 1 59 25 1 
-2 21 544 27 364 0 5 364 6 2 40 9 1 364 11 2 44 13 1 364 15 5 44 20 1 364 22 2 41 24 1 59 25 1 
-2 22 571 27 364 0 5 364 6 2 40 9 1 364 11 2 44 13 1 364 15 5 44 20 1 364 22 2 41 24 1 59 25 1 
-2 23 598 27 364 0 5 364 6 2 40 9 1 364 11 2 44 13 1 364 15 5 44 20 1 364 22 2 41 24 1 59 25 1 
-2 24 625 27 364 0 5 364 6 2 40 9 1 364 11 2 44 13 1 364 15 5 44 20 1 364 22 2 41 24 1 59 25 1 
-2 25 652 27 364 0 5 364 6 2 40 9 1 364 11 2 44 13 1 364 15 5 44 20 1 364 22 2 41 24 1 59 25 1 
-2 26 679 27 364 0 5 364 6 2 40 9 1 364 11 2 44 13 1 364 15 5 44 20 1 364 22 2 41 24 1 59 25 1 
-2 27 706 27 364 0 5 364 6 2 40 9 1 364 11 2 44 13 1 364 15 5 44 20 1 364 22 2 41 24 1 59 25 1 
-2 28 733 27 364 0 5 364 6 2 40 9 1 364 11 2 44 13 1 364 15 5 44 20 1 364 22 2 41 24 1 59 25 1 
-2 29 760 30 364 0 8 364 9 3 40 13 1 364 15 5 44 20 1 364 22 5 41 27 1 59 28 1 
-2 30 790 27 364 0 8 364 9 2 40 12 1 364 14 5 44 19 1 364 21 3 41 24 1 59 25 1 
-2 32 818 10 283 0 9
 -3
test test 0 0 0 0 0 /h/nkurin0a/Output_Register.run1/testfixture.template
test.top Output_Register Adder Output_Register schematic 0 0 ihnl/cds0/netlist
test.top.I8 Latch 0 0 0 0 0 /h/nkurin0a/public_html/EE103/Adder/Latch/functional/verilog.v
test.top.I7 Latch 0 0 0 0 0 /h/nkurin0a/public_html/EE103/Adder/Latch/functional/verilog.v
test.top.I6 Latch 0 0 0 0 0 /h/nkurin0a/public_html/EE103/Adder/Latch/functional/verilog.v
test.top.I5 Latch 0 0 0 0 0 /h/nkurin0a/public_html/EE103/Adder/Latch/functional/verilog.v
test.top.I4 Latch 0 0 0 0 0 /h/nkurin0a/public_html/EE103/Adder/Latch/functional/verilog.v
test.top.I3 Latch 0 0 0 0 0 /h/nkurin0a/public_html/EE103/Adder/Latch/functional/verilog.v
test.top.I2 Latch 0 0 0 0 0 /h/nkurin0a/public_html/EE103/Adder/Latch/functional/verilog.v
test.top.I1 Latch 0 0 0 0 0 /h/nkurin0a/public_html/EE103/Adder/Latch/functional/verilog.v
test.top.I0 Latch 0 0 0 0 0 /h/nkurin0a/public_html/EE103/Adder/Latch/functional/verilog.v
test.top.I10 Inverter 0 0 0 0 0 /h/nkurin0a/public_html/EE103/Adder/Inverter/functional/verilog.v
test.top.I9 Inverter 0 0 0 0 0 /h/nkurin0a/public_html/EE103/Adder/Inverter/functional/verilog.v
 -4 -4
-5 -5
-6 test
Q0 22
Q1 22
Q2 22
Q3 22
Q4 22
Q5 22
Q6 22
Q7 22
Q8 22
D8 33
Clk 33
D7 33
D6 33
D5 33
D4 33
D3 33
D2 33
top 95
D1 33
D0 33
-6 Inverter
Vout 20
Vout 22
Vin 19
Vin 22
n1 53
-6 Latch
Q 20
Q 22
Clk 19
Clk 22
Clk_ 22
R 22
QR 22
n2 53
n0 53
n1 53
no0 48
a1 46
a0 46
D 19
D 22
L 22
Q_ 22
-6 Output_Register
Q0 20
Q0 22
Q1 20
Q1 22
Q2 20
Q2 22
Q3 20
Q3 22
Q4 20
Q4 22
Q5 20
Q5 22
Q6 20
Q6 22
Q7 20
Q7 22
Q8 20
Q8 22
net66 22
D8 19
D8 22
I8 95
net67 22
Clk 19
Clk 22
D7 19
D7 22
I7 95
D6 19
D6 22
I6 95
D5 19
D5 22
CDS_LIBNAME 39
I5 95
D4 19
D4 22
I4 95
D3 19
D3 22
I3 95
D2 19
D2 22
I2 95
I10 95
D1 19
D1 22
I1 95
D0 19
D0 22
I0 95
CDS_CELLNAME 39
CDS_VIEWNAME 39
I9 95
