# VGA-GAME
关于文件划分：<br>
FPGA工程划分为5个部分，亦即5个文件夹。
第一个是名为core的文件夹，用于放置IP核相关的文件；
第二个是名为dev的文件夹，用于放置主工程相关的文件；
第三个是名为doc的文件夹，用于放置项目资料；
第四个是名为sim的文件夹，用于放置modelsim仿真相关的文件；
第五个是名为src的文件夹，用于放置工程子代码文件，里面还可以细化为多个子文件夹
xdc文件位于doc文件夹下

关于命名规则：
模块名称用"大驼峰命名法"，例如CntByFinalPos
变量名称用"小写单词搭配下划线"，例如clk_px表示clock for pixel，要注意的是像clk，rst此类型变量应当把clk或rst放在命名的首位
模块例化用"u_ + 特征 + 子模块名称"，例如DST模块中的CntS #() u_H_CntS()
本地参数用"大写单词_ + 特征"，例如HSW_t
禁用a1，mul2这种风格的命名灌屎

关于注释书写：
需要书写注释的场合包括且不限于：
1.变量定义
2.模块例化
3.输入输出
4.条件判断
多行注释要使用/* */，单行注释要使用//
函数之间留一个空行和可选的一个注释行/块
尾部注释尽量头部对齐，单独的注释行/块前面不空位
