; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
; RUN: sed 's/iXLen/i32/g' %s | llc -mtriple=riscv32 -mattr=+v,+experimental-zvabd -verify-machineinstrs | FileCheck %s --check-prefix=RV32
; RUN: sed 's/iXLen/i64/g' %s | llc -mtriple=riscv64 -mattr=+v,+experimental-zvabd -verify-machineinstrs | FileCheck %s --check-prefix=RV64

define <vscale x 1 x i16> @vwabdacc_vv_i8mf8(<vscale x 1 x i16> %vd, <vscale x 1 x i8> %a, <vscale x 1 x i8> %b) {
; RV32-LABEL: vwabdacc_vv_i8mf8:
; RV32:       # %bb.0:
; RV32-NEXT:    vsetvli a0, zero, e8, mf8, tu, ma
; RV32-NEXT:    vwabda.vv v8, v9, v10
; RV32-NEXT:    ret
;
; RV64-LABEL: vwabdacc_vv_i8mf8:
; RV64:       # %bb.0:
; RV64-NEXT:    vsetvli a0, zero, e8, mf8, tu, ma
; RV64-NEXT:    vwabda.vv v8, v9, v10
; RV64-NEXT:    ret
  %res = call <vscale x 1 x i16> @llvm.riscv.vwabdacc.vscalex1xi16.vscalex1xi8.vscalex1xi8(<vscale x 1 x i16> %vd, <vscale x 1 x i8> %a, <vscale x 1 x i8> %b, iXLen -1, iXLen 0)
  ret <vscale x 1 x i16> %res
}

declare <vscale x 1 x i16> @llvm.riscv.vwabdacc.vscalex1xi16.vscalex1xi8.vscalex1xi8(<vscale x 1 x i16>, <vscale x 1 x i8>, <vscale x 1 x i8>, iXLen, iXLen)

define <vscale x 2 x i16> @vwabdacc_vv_i8mf4(<vscale x 2 x i16> %vd, <vscale x 2 x i8> %a, <vscale x 2 x i8> %b) {
; RV32-LABEL: vwabdacc_vv_i8mf4:
; RV32:       # %bb.0:
; RV32-NEXT:    vsetvli a0, zero, e8, mf4, tu, ma
; RV32-NEXT:    vwabda.vv v8, v9, v10
; RV32-NEXT:    ret
;
; RV64-LABEL: vwabdacc_vv_i8mf4:
; RV64:       # %bb.0:
; RV64-NEXT:    vsetvli a0, zero, e8, mf4, tu, ma
; RV64-NEXT:    vwabda.vv v8, v9, v10
; RV64-NEXT:    ret
  %res = call <vscale x 2 x i16> @llvm.riscv.vwabdacc.vscalex2xi16.vscalex2xi8.vscalex2xi8(<vscale x 2 x i16> %vd, <vscale x 2 x i8> %a, <vscale x 2 x i8> %b, iXLen -1, iXLen 0)
  ret <vscale x 2 x i16> %res
}

declare <vscale x 2 x i16> @llvm.riscv.vwabdacc.vscalex2xi16.vscalex2xi8.vscalex2xi8(<vscale x 2 x i16>, <vscale x 2 x i8>, <vscale x 2 x i8>, iXLen, iXLen)

define <vscale x 4 x i16> @vwabdacc_vv_i8mf2(<vscale x 4 x i16> %vd, <vscale x 4 x i8> %a, <vscale x 4 x i8> %b) {
; RV32-LABEL: vwabdacc_vv_i8mf2:
; RV32:       # %bb.0:
; RV32-NEXT:    vsetvli a0, zero, e8, mf2, tu, ma
; RV32-NEXT:    vwabda.vv v8, v9, v10
; RV32-NEXT:    ret
;
; RV64-LABEL: vwabdacc_vv_i8mf2:
; RV64:       # %bb.0:
; RV64-NEXT:    vsetvli a0, zero, e8, mf2, tu, ma
; RV64-NEXT:    vwabda.vv v8, v9, v10
; RV64-NEXT:    ret
  %res = call <vscale x 4 x i16> @llvm.riscv.vwabdacc.vscalex4xi16.vscalex4xi8.vscalex4xi8(<vscale x 4 x i16> %vd, <vscale x 4 x i8> %a, <vscale x 4 x i8> %b, iXLen -1, iXLen 0)
  ret <vscale x 4 x i16> %res
}

declare <vscale x 4 x i16> @llvm.riscv.vwabdacc.vscalex4xi16.vscalex4xi8.vscalex4xi8(<vscale x 4 x i16>, <vscale x 4 x i8>, <vscale x 4 x i8>, iXLen, iXLen)

define <vscale x 8 x i16> @vwabdacc_vv_i8m1(<vscale x 8 x i16> %vd, <vscale x 8 x i8> %a, <vscale x 8 x i8> %b) {
; RV32-LABEL: vwabdacc_vv_i8m1:
; RV32:       # %bb.0:
; RV32-NEXT:    vsetvli a0, zero, e8, m1, tu, ma
; RV32-NEXT:    vwabda.vv v8, v10, v11
; RV32-NEXT:    ret
;
; RV64-LABEL: vwabdacc_vv_i8m1:
; RV64:       # %bb.0:
; RV64-NEXT:    vsetvli a0, zero, e8, m1, tu, ma
; RV64-NEXT:    vwabda.vv v8, v10, v11
; RV64-NEXT:    ret
  %res = call <vscale x 8 x i16> @llvm.riscv.vwabdacc.vscalex8xi16.vscalex8xi8.vscalex8xi8(<vscale x 8 x i16> %vd, <vscale x 8 x i8> %a, <vscale x 8 x i8> %b, iXLen -1, iXLen 0)
  ret <vscale x 8 x i16> %res
}

declare <vscale x 8 x i16> @llvm.riscv.vwabdacc.vscalex8xi16.vscalex8xi8.vscalex8xi8(<vscale x 8 x i16>, <vscale x 8 x i8>, <vscale x 8 x i8>, iXLen, iXLen)

define <vscale x 16 x i16> @vwabdacc_vv_i8m2(<vscale x 16 x i16> %vd, <vscale x 16 x i8> %a, <vscale x 16 x i8> %b) {
; RV32-LABEL: vwabdacc_vv_i8m2:
; RV32:       # %bb.0:
; RV32-NEXT:    vsetvli a0, zero, e8, m2, tu, ma
; RV32-NEXT:    vwabda.vv v8, v12, v14
; RV32-NEXT:    ret
;
; RV64-LABEL: vwabdacc_vv_i8m2:
; RV64:       # %bb.0:
; RV64-NEXT:    vsetvli a0, zero, e8, m2, tu, ma
; RV64-NEXT:    vwabda.vv v8, v12, v14
; RV64-NEXT:    ret
  %res = call <vscale x 16 x i16> @llvm.riscv.vwabdacc.vscalex16xi16.vscalex16xi8.vscalex16xi8(<vscale x 16 x i16> %vd, <vscale x 16 x i8> %a, <vscale x 16 x i8> %b, iXLen -1, iXLen 0)
  ret <vscale x 16 x i16> %res
}

declare <vscale x 16 x i16> @llvm.riscv.vwabdacc.vscalex16xi16.vscalex16xi8.vscalex16xi8(<vscale x 16 x i16>, <vscale x 16 x i8>, <vscale x 16 x i8>, iXLen, iXLen)

define <vscale x 32 x i16> @vwabdacc_vv_i8m4(<vscale x 32 x i16> %vd, <vscale x 32 x i8> %a, <vscale x 32 x i8> %b) {
; RV32-LABEL: vwabdacc_vv_i8m4:
; RV32:       # %bb.0:
; RV32-NEXT:    vsetvli a0, zero, e8, m4, tu, ma
; RV32-NEXT:    vwabda.vv v8, v16, v20
; RV32-NEXT:    ret
;
; RV64-LABEL: vwabdacc_vv_i8m4:
; RV64:       # %bb.0:
; RV64-NEXT:    vsetvli a0, zero, e8, m4, tu, ma
; RV64-NEXT:    vwabda.vv v8, v16, v20
; RV64-NEXT:    ret
  %res = call <vscale x 32 x i16> @llvm.riscv.vwabdacc.vscalex32xi16.vscalex32xi8.vscalex32xi8(<vscale x 32 x i16> %vd, <vscale x 32 x i8> %a, <vscale x 32 x i8> %b, iXLen -1, iXLen 0)
  ret <vscale x 32 x i16> %res
}

declare <vscale x 32 x i16> @llvm.riscv.vwabdacc.vscalex32xi16.vscalex32xi8.vscalex32xi8(<vscale x 32 x i16>, <vscale x 32 x i8>, <vscale x 32 x i8>, iXLen, iXLen)

define <vscale x 1 x i32> @vwabdacc_vv_i16mf4(<vscale x 1 x i32> %vd, <vscale x 1 x i16> %a, <vscale x 1 x i16> %b) {
; RV32-LABEL: vwabdacc_vv_i16mf4:
; RV32:       # %bb.0:
; RV32-NEXT:    vsetvli a0, zero, e16, mf4, tu, ma
; RV32-NEXT:    vwabda.vv v8, v9, v10
; RV32-NEXT:    ret
;
; RV64-LABEL: vwabdacc_vv_i16mf4:
; RV64:       # %bb.0:
; RV64-NEXT:    vsetvli a0, zero, e16, mf4, tu, ma
; RV64-NEXT:    vwabda.vv v8, v9, v10
; RV64-NEXT:    ret
  %res = call <vscale x 1 x i32> @llvm.riscv.vwabdacc.vscalex1xi32.vscalex1xi16.vscalex1xi16(<vscale x 1 x i32> %vd, <vscale x 1 x i16> %a, <vscale x 1 x i16> %b, iXLen -1, iXLen 0)
  ret <vscale x 1 x i32> %res
}

declare <vscale x 1 x i32> @llvm.riscv.vwabdacc.vscalex1xi32.vscalex1xi16.vscalex1xi16(<vscale x 1 x i32>, <vscale x 1 x i16>, <vscale x 1 x i16>, iXLen, iXLen)

define <vscale x 2 x i32> @vwabdacc_vv_i16mf2(<vscale x 2 x i32> %vd, <vscale x 2 x i16> %a, <vscale x 2 x i16> %b) {
; RV32-LABEL: vwabdacc_vv_i16mf2:
; RV32:       # %bb.0:
; RV32-NEXT:    vsetvli a0, zero, e16, mf2, tu, ma
; RV32-NEXT:    vwabda.vv v8, v9, v10
; RV32-NEXT:    ret
;
; RV64-LABEL: vwabdacc_vv_i16mf2:
; RV64:       # %bb.0:
; RV64-NEXT:    vsetvli a0, zero, e16, mf2, tu, ma
; RV64-NEXT:    vwabda.vv v8, v9, v10
; RV64-NEXT:    ret
  %res = call <vscale x 2 x i32> @llvm.riscv.vwabdacc.vscalex2xi32.vscalex2xi16.vscalex2xi16(<vscale x 2 x i32> %vd, <vscale x 2 x i16> %a, <vscale x 2 x i16> %b, iXLen -1, iXLen 0)
  ret <vscale x 2 x i32> %res
}

declare <vscale x 2 x i32> @llvm.riscv.vwabdacc.vscalex2xi32.vscalex2xi16.vscalex2xi16(<vscale x 2 x i32>, <vscale x 2 x i16>, <vscale x 2 x i16>, iXLen, iXLen)

define <vscale x 4 x i32> @vwabdacc_vv_i16m1(<vscale x 4 x i32> %vd, <vscale x 4 x i16> %a, <vscale x 4 x i16> %b) {
; RV32-LABEL: vwabdacc_vv_i16m1:
; RV32:       # %bb.0:
; RV32-NEXT:    vsetvli a0, zero, e16, m1, tu, ma
; RV32-NEXT:    vwabda.vv v8, v10, v11
; RV32-NEXT:    ret
;
; RV64-LABEL: vwabdacc_vv_i16m1:
; RV64:       # %bb.0:
; RV64-NEXT:    vsetvli a0, zero, e16, m1, tu, ma
; RV64-NEXT:    vwabda.vv v8, v10, v11
; RV64-NEXT:    ret
  %res = call <vscale x 4 x i32> @llvm.riscv.vwabdacc.vscalex4xi32.vscalex4xi16.vscalex4xi16(<vscale x 4 x i32> %vd, <vscale x 4 x i16> %a, <vscale x 4 x i16> %b, iXLen -1, iXLen 0)
  ret <vscale x 4 x i32> %res
}

declare <vscale x 4 x i32> @llvm.riscv.vwabdacc.vscalex4xi32.vscalex4xi16.vscalex4xi16(<vscale x 4 x i32>, <vscale x 4 x i16>, <vscale x 4 x i16>, iXLen, iXLen)

define <vscale x 8 x i32> @vwabdacc_vv_i16m2(<vscale x 8 x i32> %vd, <vscale x 8 x i16> %a, <vscale x 8 x i16> %b) {
; RV32-LABEL: vwabdacc_vv_i16m2:
; RV32:       # %bb.0:
; RV32-NEXT:    vsetvli a0, zero, e16, m2, tu, ma
; RV32-NEXT:    vwabda.vv v8, v12, v14
; RV32-NEXT:    ret
;
; RV64-LABEL: vwabdacc_vv_i16m2:
; RV64:       # %bb.0:
; RV64-NEXT:    vsetvli a0, zero, e16, m2, tu, ma
; RV64-NEXT:    vwabda.vv v8, v12, v14
; RV64-NEXT:    ret
  %res = call <vscale x 8 x i32> @llvm.riscv.vwabdacc.vscalex8xi32.vscalex8xi16.vscalex8xi16(<vscale x 8 x i32> %vd, <vscale x 8 x i16> %a, <vscale x 8 x i16> %b, iXLen -1, iXLen 0)
  ret <vscale x 8 x i32> %res
}

declare <vscale x 8 x i32> @llvm.riscv.vwabdacc.vscalex8xi32.vscalex8xi16.vscalex8xi16(<vscale x 8 x i32>, <vscale x 8 x i16>, <vscale x 8 x i16>, iXLen, iXLen)

define <vscale x 16 x i32> @vwabdacc_vv_i16m4(<vscale x 16 x i32> %vd, <vscale x 16 x i16> %a, <vscale x 16 x i16> %b) {
; RV32-LABEL: vwabdacc_vv_i16m4:
; RV32:       # %bb.0:
; RV32-NEXT:    vsetvli a0, zero, e16, m4, tu, ma
; RV32-NEXT:    vwabda.vv v8, v16, v20
; RV32-NEXT:    ret
;
; RV64-LABEL: vwabdacc_vv_i16m4:
; RV64:       # %bb.0:
; RV64-NEXT:    vsetvli a0, zero, e16, m4, tu, ma
; RV64-NEXT:    vwabda.vv v8, v16, v20
; RV64-NEXT:    ret
  %res = call <vscale x 16 x i32> @llvm.riscv.vwabdacc.vscalex16xi32.vscalex16xi16.vscalex16xi16(<vscale x 16 x i32> %vd, <vscale x 16 x i16> %a, <vscale x 16 x i16> %b, iXLen -1, iXLen 0)
  ret <vscale x 16 x i32> %res
}

declare <vscale x 16 x i32> @llvm.riscv.vwabdacc.vscalex16xi32.vscalex16xi16.vscalex16xi16(<vscale x 16 x i32>, <vscale x 16 x i16>, <vscale x 16 x i16>, iXLen, iXLen)

