`timescale 1ns / 1ps

module LED( input led_clk,    		    // 时钟信号
            input ledrst, 		        // 复位信号
            input LEDCtrlLow,		      // 从memorio来的，由低至高位形成的LED片选信号   
            input LEDCtrlHigh,		      // 从memorio来的，由低至高位形成的LED片选信号   
            input[15:0] ledwdata,	  //  写到LED模块的数据，注意数据线只有16根
            output reg [23:0] ledout	//  向板子上输出的24位LED信号
            );

    
   always@(posedge led_clk or posedge ledrst) begin
        if(ledrst) begin
            ledout <= 24'h000000;
        end
		else if(LEDCtrlLow == 1'b1)begin
				ledout[23:0] <= { ledout[23:16], ledwdata[15:0] };
		end
		else if(LEDCtrlHigh ==1'b1 )begin
				ledout[23:0] <= { ledwdata[7:0], ledout[15:0] };
		end
        else begin
            ledout <= ledout;
        end
    end
endmodule
