TimeQuest Timing Analyzer report for DigitalModulation
Fri Nov 29 11:27:42 2024
Quartus II 64-Bit Version 12.1 Build 177 11/07/2012 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Setup: 'FrequencyDivider:frq1|cnt[0]'
 13. Slow Model Hold: 'clk'
 14. Slow Model Hold: 'FrequencyDivider:frq1|cnt[0]'
 15. Slow Model Minimum Pulse Width: 'clk'
 16. Slow Model Minimum Pulse Width: 'FrequencyDivider:frq1|cnt[0]'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Fast Model Setup Summary
 22. Fast Model Hold Summary
 23. Fast Model Recovery Summary
 24. Fast Model Removal Summary
 25. Fast Model Minimum Pulse Width Summary
 26. Fast Model Setup: 'clk'
 27. Fast Model Setup: 'FrequencyDivider:frq1|cnt[0]'
 28. Fast Model Hold: 'clk'
 29. Fast Model Hold: 'FrequencyDivider:frq1|cnt[0]'
 30. Fast Model Minimum Pulse Width: 'clk'
 31. Fast Model Minimum Pulse Width: 'FrequencyDivider:frq1|cnt[0]'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Multicorner Timing Analysis Summary
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                     ;
+--------------------+--------------------------------------------------+
; Quartus II Version ; Version 12.1 Build 177 11/07/2012 SJ Web Edition ;
; Revision Name      ; DigitalModulation                                ;
; Device Family      ; Cyclone II                                       ;
; Device Name        ; EP2C20F484C7                                     ;
; Timing Models      ; Final                                            ;
; Delay Model        ; Combined                                         ;
; Rise/Fall Delays   ; Unavailable                                      ;
+--------------------+--------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                     ;
+------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------+
; Clock Name                   ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                          ;
+------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------+
; clk                          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                          ;
; FrequencyDivider:frq1|cnt[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { FrequencyDivider:frq1|cnt[0] } ;
+------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                             ;
+------------+-----------------+------------------------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                   ; Note                                                  ;
+------------+-----------------+------------------------------+-------------------------------------------------------+
; 230.57 MHz ; 230.57 MHz      ; FrequencyDivider:frq1|cnt[0] ;                                                       ;
; 267.88 MHz ; 195.01 MHz      ; clk                          ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+------------------------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------------+
; Slow Model Setup Summary                               ;
+------------------------------+---------+---------------+
; Clock                        ; Slack   ; End Point TNS ;
+------------------------------+---------+---------------+
; clk                          ; -11.102 ; -102.440      ;
; FrequencyDivider:frq1|cnt[0] ; -3.337  ; -68.173       ;
+------------------------------+---------+---------------+


+-------------------------------------------------------+
; Slow Model Hold Summary                               ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; clk                          ; -1.951 ; -14.646       ;
; FrequencyDivider:frq1|cnt[0] ; 0.445  ; 0.000         ;
+------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; clk                          ; -2.064 ; -123.131      ;
; FrequencyDivider:frq1|cnt[0] ; -0.611 ; -42.770       ;
+------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                                                                                                                                                                                                                                                                              ;
+---------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                                                                        ; To Node                                                                                                                                                           ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------+-------------+--------------+------------+------------+
; -11.102 ; DDS:inst8|phase_accumulator:PA|ps.C                                                                                                                              ; dac_pwm:inst7|pwm_out                                                                                                                                             ; FrequencyDivider:frq1|cnt[0] ; clk         ; 1.000        ; -2.314     ; 9.826      ;
; -10.817 ; DDS:inst8|phase_accumulator:PA|ps.A                                                                                                                              ; dac_pwm:inst7|pwm_out                                                                                                                                             ; FrequencyDivider:frq1|cnt[0] ; clk         ; 1.000        ; -2.314     ; 9.541      ;
; -10.667 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[0]                                                                                                           ; dac_pwm:inst7|pwm_out                                                                                                                                             ; FrequencyDivider:frq1|cnt[0] ; clk         ; 1.000        ; -2.313     ; 9.392      ;
; -10.143 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[1]                                                                                                           ; dac_pwm:inst7|pwm_out                                                                                                                                             ; FrequencyDivider:frq1|cnt[0] ; clk         ; 1.000        ; -2.313     ; 8.868      ;
; -10.073 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[2]                                                                                                           ; dac_pwm:inst7|pwm_out                                                                                                                                             ; FrequencyDivider:frq1|cnt[0] ; clk         ; 1.000        ; -2.313     ; 8.798      ;
; -9.929  ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[3]                                                                                                           ; dac_pwm:inst7|pwm_out                                                                                                                                             ; FrequencyDivider:frq1|cnt[0] ; clk         ; 1.000        ; -2.313     ; 8.654      ;
; -9.884  ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[4]                                                                                                           ; dac_pwm:inst7|pwm_out                                                                                                                                             ; FrequencyDivider:frq1|cnt[0] ; clk         ; 1.000        ; -2.313     ; 8.609      ;
; -9.196  ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[5]                                                                                                           ; dac_pwm:inst7|pwm_out                                                                                                                                             ; FrequencyDivider:frq1|cnt[0] ; clk         ; 1.000        ; -2.313     ; 7.921      ;
; -6.102  ; DDS:inst8|phase_accumulator:PA|ps.B                                                                                                                              ; dac_pwm:inst7|pwm_out                                                                                                                                             ; FrequencyDivider:frq1|cnt[0] ; clk         ; 1.000        ; -2.307     ; 4.833      ;
; -5.345  ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[8]                                                                                                           ; dac_pwm:inst7|pwm_out                                                                                                                                             ; FrequencyDivider:frq1|cnt[0] ; clk         ; 1.000        ; -0.212     ; 6.171      ;
; -2.733  ; FrequencyDivider:frq1|cnt[4]                                                                                                                                     ; FrequencyDivider:frq1|cnt[0]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; -0.447     ; 3.324      ;
; -2.716  ; FrequencyDivider:frq1|cnt[1]                                                                                                                                     ; FrequencyDivider:frq1|cnt[0]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; -0.447     ; 3.307      ;
; -2.692  ; FrequencyDivider:frq1|cnt[7]                                                                                                                                     ; FrequencyDivider:frq1|cnt[0]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; -0.447     ; 3.283      ;
; -2.527  ; FrequencyDivider:frq1|cnt[6]                                                                                                                                     ; FrequencyDivider:frq1|cnt[0]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; -0.447     ; 3.118      ;
; -2.522  ; FrequencyDivider:frq1|cnt[3]                                                                                                                                     ; FrequencyDivider:frq1|cnt[0]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; -0.447     ; 3.113      ;
; -2.372  ; FrequencyDivider:frq1|cnt[5]                                                                                                                                     ; FrequencyDivider:frq1|cnt[0]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; -0.447     ; 2.963      ;
; -2.356  ; FrequencyDivider:frq1|cnt[2]                                                                                                                                     ; FrequencyDivider:frq1|cnt[0]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; -0.447     ; 2.947      ;
; -2.286  ; FrequencyDivider:frq1|cnt[4]                                                                                                                                     ; FrequencyDivider:frq1|cnt[1]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 3.324      ;
; -2.286  ; FrequencyDivider:frq1|cnt[4]                                                                                                                                     ; FrequencyDivider:frq1|cnt[2]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 3.324      ;
; -2.286  ; FrequencyDivider:frq1|cnt[4]                                                                                                                                     ; FrequencyDivider:frq1|cnt[3]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 3.324      ;
; -2.286  ; FrequencyDivider:frq1|cnt[4]                                                                                                                                     ; FrequencyDivider:frq1|cnt[4]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 3.324      ;
; -2.286  ; FrequencyDivider:frq1|cnt[4]                                                                                                                                     ; FrequencyDivider:frq1|cnt[5]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 3.324      ;
; -2.286  ; FrequencyDivider:frq1|cnt[4]                                                                                                                                     ; FrequencyDivider:frq1|cnt[6]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 3.324      ;
; -2.286  ; FrequencyDivider:frq1|cnt[4]                                                                                                                                     ; FrequencyDivider:frq1|cnt[7]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 3.324      ;
; -2.286  ; FrequencyDivider:frq1|cnt[4]                                                                                                                                     ; FrequencyDivider:frq1|cnt[8]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 3.324      ;
; -2.269  ; FrequencyDivider:frq1|cnt[1]                                                                                                                                     ; FrequencyDivider:frq1|cnt[1]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 3.307      ;
; -2.269  ; FrequencyDivider:frq1|cnt[1]                                                                                                                                     ; FrequencyDivider:frq1|cnt[2]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 3.307      ;
; -2.269  ; FrequencyDivider:frq1|cnt[1]                                                                                                                                     ; FrequencyDivider:frq1|cnt[3]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 3.307      ;
; -2.269  ; FrequencyDivider:frq1|cnt[1]                                                                                                                                     ; FrequencyDivider:frq1|cnt[4]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 3.307      ;
; -2.269  ; FrequencyDivider:frq1|cnt[1]                                                                                                                                     ; FrequencyDivider:frq1|cnt[5]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 3.307      ;
; -2.269  ; FrequencyDivider:frq1|cnt[1]                                                                                                                                     ; FrequencyDivider:frq1|cnt[6]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 3.307      ;
; -2.269  ; FrequencyDivider:frq1|cnt[1]                                                                                                                                     ; FrequencyDivider:frq1|cnt[7]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 3.307      ;
; -2.269  ; FrequencyDivider:frq1|cnt[1]                                                                                                                                     ; FrequencyDivider:frq1|cnt[8]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 3.307      ;
; -2.245  ; FrequencyDivider:frq1|cnt[7]                                                                                                                                     ; FrequencyDivider:frq1|cnt[1]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 3.283      ;
; -2.245  ; FrequencyDivider:frq1|cnt[7]                                                                                                                                     ; FrequencyDivider:frq1|cnt[2]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 3.283      ;
; -2.245  ; FrequencyDivider:frq1|cnt[7]                                                                                                                                     ; FrequencyDivider:frq1|cnt[3]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 3.283      ;
; -2.245  ; FrequencyDivider:frq1|cnt[7]                                                                                                                                     ; FrequencyDivider:frq1|cnt[4]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 3.283      ;
; -2.245  ; FrequencyDivider:frq1|cnt[7]                                                                                                                                     ; FrequencyDivider:frq1|cnt[5]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 3.283      ;
; -2.245  ; FrequencyDivider:frq1|cnt[7]                                                                                                                                     ; FrequencyDivider:frq1|cnt[6]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 3.283      ;
; -2.245  ; FrequencyDivider:frq1|cnt[7]                                                                                                                                     ; FrequencyDivider:frq1|cnt[7]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 3.283      ;
; -2.245  ; FrequencyDivider:frq1|cnt[7]                                                                                                                                     ; FrequencyDivider:frq1|cnt[8]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 3.283      ;
; -2.080  ; FrequencyDivider:frq1|cnt[6]                                                                                                                                     ; FrequencyDivider:frq1|cnt[1]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 3.118      ;
; -2.080  ; FrequencyDivider:frq1|cnt[6]                                                                                                                                     ; FrequencyDivider:frq1|cnt[2]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 3.118      ;
; -2.080  ; FrequencyDivider:frq1|cnt[6]                                                                                                                                     ; FrequencyDivider:frq1|cnt[3]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 3.118      ;
; -2.080  ; FrequencyDivider:frq1|cnt[6]                                                                                                                                     ; FrequencyDivider:frq1|cnt[4]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 3.118      ;
; -2.080  ; FrequencyDivider:frq1|cnt[6]                                                                                                                                     ; FrequencyDivider:frq1|cnt[5]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 3.118      ;
; -2.080  ; FrequencyDivider:frq1|cnt[6]                                                                                                                                     ; FrequencyDivider:frq1|cnt[6]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 3.118      ;
; -2.080  ; FrequencyDivider:frq1|cnt[6]                                                                                                                                     ; FrequencyDivider:frq1|cnt[7]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 3.118      ;
; -2.080  ; FrequencyDivider:frq1|cnt[6]                                                                                                                                     ; FrequencyDivider:frq1|cnt[8]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 3.118      ;
; -2.076  ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a0~porta_datain_reg0 ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a0~porta_memory_reg0  ; clk                          ; clk         ; 1.000        ; -0.022     ; 3.014      ;
; -2.076  ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a0~porta_datain_reg1 ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a1~porta_memory_reg0  ; clk                          ; clk         ; 1.000        ; -0.022     ; 3.014      ;
; -2.076  ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a0~porta_datain_reg2 ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a2~porta_memory_reg0  ; clk                          ; clk         ; 1.000        ; -0.022     ; 3.014      ;
; -2.076  ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a0~porta_datain_reg3 ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a3~porta_memory_reg0  ; clk                          ; clk         ; 1.000        ; -0.022     ; 3.014      ;
; -2.076  ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a0~porta_datain_reg4 ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a4~porta_memory_reg0  ; clk                          ; clk         ; 1.000        ; -0.022     ; 3.014      ;
; -2.075  ; FrequencyDivider:frq1|cnt[3]                                                                                                                                     ; FrequencyDivider:frq1|cnt[1]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 3.113      ;
; -2.075  ; FrequencyDivider:frq1|cnt[3]                                                                                                                                     ; FrequencyDivider:frq1|cnt[2]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 3.113      ;
; -2.075  ; FrequencyDivider:frq1|cnt[3]                                                                                                                                     ; FrequencyDivider:frq1|cnt[3]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 3.113      ;
; -2.075  ; FrequencyDivider:frq1|cnt[3]                                                                                                                                     ; FrequencyDivider:frq1|cnt[4]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 3.113      ;
; -2.075  ; FrequencyDivider:frq1|cnt[3]                                                                                                                                     ; FrequencyDivider:frq1|cnt[5]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 3.113      ;
; -2.075  ; FrequencyDivider:frq1|cnt[3]                                                                                                                                     ; FrequencyDivider:frq1|cnt[6]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 3.113      ;
; -2.075  ; FrequencyDivider:frq1|cnt[3]                                                                                                                                     ; FrequencyDivider:frq1|cnt[7]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 3.113      ;
; -2.075  ; FrequencyDivider:frq1|cnt[3]                                                                                                                                     ; FrequencyDivider:frq1|cnt[8]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 3.113      ;
; -2.049  ; FrequencyDivider:frq1|cnt[8]                                                                                                                                     ; FrequencyDivider:frq1|cnt[0]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; -0.447     ; 2.640      ;
; -2.006  ; FrequencyDivider:frq2|cnt[6]                                                                                                                                     ; FrequencyDivider:frq2|cnt[0]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 3.044      ;
; -2.006  ; FrequencyDivider:frq2|cnt[6]                                                                                                                                     ; FrequencyDivider:frq2|cnt[1]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 3.044      ;
; -2.006  ; FrequencyDivider:frq2|cnt[6]                                                                                                                                     ; FrequencyDivider:frq2|cnt[2]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 3.044      ;
; -2.006  ; FrequencyDivider:frq2|cnt[6]                                                                                                                                     ; FrequencyDivider:frq2|cnt[3]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 3.044      ;
; -2.006  ; FrequencyDivider:frq2|cnt[6]                                                                                                                                     ; FrequencyDivider:frq2|cnt[4]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 3.044      ;
; -2.006  ; FrequencyDivider:frq2|cnt[6]                                                                                                                                     ; FrequencyDivider:frq2|cnt[5]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 3.044      ;
; -2.006  ; FrequencyDivider:frq2|cnt[6]                                                                                                                                     ; FrequencyDivider:frq2|cnt[6]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 3.044      ;
; -2.006  ; FrequencyDivider:frq2|cnt[6]                                                                                                                                     ; FrequencyDivider:frq2|cnt[7]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 3.044      ;
; -2.006  ; FrequencyDivider:frq2|cnt[6]                                                                                                                                     ; FrequencyDivider:frq2|cnt[8]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 3.044      ;
; -1.925  ; FrequencyDivider:frq1|cnt[5]                                                                                                                                     ; FrequencyDivider:frq1|cnt[1]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 2.963      ;
; -1.925  ; FrequencyDivider:frq1|cnt[5]                                                                                                                                     ; FrequencyDivider:frq1|cnt[2]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 2.963      ;
; -1.925  ; FrequencyDivider:frq1|cnt[5]                                                                                                                                     ; FrequencyDivider:frq1|cnt[3]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 2.963      ;
; -1.925  ; FrequencyDivider:frq1|cnt[5]                                                                                                                                     ; FrequencyDivider:frq1|cnt[4]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 2.963      ;
; -1.925  ; FrequencyDivider:frq1|cnt[5]                                                                                                                                     ; FrequencyDivider:frq1|cnt[5]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 2.963      ;
; -1.925  ; FrequencyDivider:frq1|cnt[5]                                                                                                                                     ; FrequencyDivider:frq1|cnt[6]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 2.963      ;
; -1.925  ; FrequencyDivider:frq1|cnt[5]                                                                                                                                     ; FrequencyDivider:frq1|cnt[7]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 2.963      ;
; -1.925  ; FrequencyDivider:frq1|cnt[5]                                                                                                                                     ; FrequencyDivider:frq1|cnt[8]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 2.963      ;
; -1.909  ; FrequencyDivider:frq1|cnt[2]                                                                                                                                     ; FrequencyDivider:frq1|cnt[1]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 2.947      ;
; -1.909  ; FrequencyDivider:frq1|cnt[2]                                                                                                                                     ; FrequencyDivider:frq1|cnt[2]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 2.947      ;
; -1.909  ; FrequencyDivider:frq1|cnt[2]                                                                                                                                     ; FrequencyDivider:frq1|cnt[3]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 2.947      ;
; -1.909  ; FrequencyDivider:frq1|cnt[2]                                                                                                                                     ; FrequencyDivider:frq1|cnt[4]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 2.947      ;
; -1.909  ; FrequencyDivider:frq1|cnt[2]                                                                                                                                     ; FrequencyDivider:frq1|cnt[5]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 2.947      ;
; -1.909  ; FrequencyDivider:frq1|cnt[2]                                                                                                                                     ; FrequencyDivider:frq1|cnt[6]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 2.947      ;
; -1.909  ; FrequencyDivider:frq1|cnt[2]                                                                                                                                     ; FrequencyDivider:frq1|cnt[7]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 2.947      ;
; -1.909  ; FrequencyDivider:frq1|cnt[2]                                                                                                                                     ; FrequencyDivider:frq1|cnt[8]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 2.947      ;
; -1.761  ; FrequencyDivider:frq2|cnt[7]                                                                                                                                     ; FrequencyDivider:frq2|cnt[0]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 2.799      ;
; -1.761  ; FrequencyDivider:frq2|cnt[7]                                                                                                                                     ; FrequencyDivider:frq2|cnt[1]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 2.799      ;
; -1.761  ; FrequencyDivider:frq2|cnt[7]                                                                                                                                     ; FrequencyDivider:frq2|cnt[2]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 2.799      ;
; -1.761  ; FrequencyDivider:frq2|cnt[7]                                                                                                                                     ; FrequencyDivider:frq2|cnt[3]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 2.799      ;
; -1.761  ; FrequencyDivider:frq2|cnt[7]                                                                                                                                     ; FrequencyDivider:frq2|cnt[4]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 2.799      ;
; -1.761  ; FrequencyDivider:frq2|cnt[7]                                                                                                                                     ; FrequencyDivider:frq2|cnt[5]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 2.799      ;
; -1.761  ; FrequencyDivider:frq2|cnt[7]                                                                                                                                     ; FrequencyDivider:frq2|cnt[6]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 2.799      ;
; -1.761  ; FrequencyDivider:frq2|cnt[7]                                                                                                                                     ; FrequencyDivider:frq2|cnt[7]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 2.799      ;
; -1.761  ; FrequencyDivider:frq2|cnt[7]                                                                                                                                     ; FrequencyDivider:frq2|cnt[8]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 2.799      ;
; -1.745  ; one_pulser:inst1|CS.B                                                                                                                                            ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a0~portb_address_reg2 ; clk                          ; clk         ; 1.000        ; 0.113      ; 2.818      ;
; -1.745  ; one_pulser:inst1|CS.B                                                                                                                                            ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a0~portb_address_reg1 ; clk                          ; clk         ; 1.000        ; 0.113      ; 2.818      ;
; -1.745  ; one_pulser:inst1|CS.B                                                                                                                                            ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a0~portb_address_reg0 ; clk                          ; clk         ; 1.000        ; 0.113      ; 2.818      ;
+---------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'FrequencyDivider:frq1|cnt[0]'                                                                                                                                                                         ;
+--------+-------------------------------------------------+--------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                                ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+--------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; -3.337 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[8] ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[8] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -1.340     ; 3.035      ;
; -3.260 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[4] ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[8] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -1.340     ; 2.958      ;
; -3.188 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[1] ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[8] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -1.340     ; 2.886      ;
; -3.145 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[2] ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[8] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -1.340     ; 2.843      ;
; -3.064 ; MessageProcess:inst6|ps                         ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[8] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -1.341     ; 2.761      ;
; -2.993 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[4] ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[0] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -0.004     ; 4.027      ;
; -2.991 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[9] ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[8] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -1.340     ; 2.689      ;
; -2.987 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[6] ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[8] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -1.340     ; 2.685      ;
; -2.953 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[3] ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[8] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -1.340     ; 2.651      ;
; -2.871 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[7] ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[8] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -1.340     ; 2.569      ;
; -2.851 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[8] ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[1] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -0.004     ; 3.885      ;
; -2.851 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[8] ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[2] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -0.004     ; 3.885      ;
; -2.851 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[8] ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[3] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -0.004     ; 3.885      ;
; -2.851 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[8] ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[4] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -0.004     ; 3.885      ;
; -2.801 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[5] ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[8] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -1.340     ; 2.499      ;
; -2.793 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[0] ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[8] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -1.340     ; 2.491      ;
; -2.774 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[4] ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[1] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -0.004     ; 3.808      ;
; -2.774 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[4] ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[2] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -0.004     ; 3.808      ;
; -2.774 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[4] ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[3] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -0.004     ; 3.808      ;
; -2.774 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[4] ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[4] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -0.004     ; 3.808      ;
; -2.720 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[6] ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[0] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -0.004     ; 3.754      ;
; -2.702 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[1] ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[1] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -0.004     ; 3.736      ;
; -2.702 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[1] ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[2] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -0.004     ; 3.736      ;
; -2.702 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[1] ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[3] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -0.004     ; 3.736      ;
; -2.702 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[1] ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[4] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -0.004     ; 3.736      ;
; -2.668 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[1] ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[0] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -0.004     ; 3.702      ;
; -2.659 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[2] ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[1] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -0.004     ; 3.693      ;
; -2.659 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[2] ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[2] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -0.004     ; 3.693      ;
; -2.659 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[2] ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[3] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -0.004     ; 3.693      ;
; -2.659 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[2] ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[4] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -0.004     ; 3.693      ;
; -2.625 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[2] ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[0] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -0.004     ; 3.659      ;
; -2.612 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[4] ; MessageProcess:inst6|UpCounter:SineCounter|cnt[2]      ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -0.004     ; 3.646      ;
; -2.610 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[4] ; MessageProcess:inst6|UpCounter:SineCounter|cnt[3]      ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -0.004     ; 3.644      ;
; -2.608 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[4] ; MessageProcess:inst6|UpCounter:SineCounter|cnt[0]      ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -0.004     ; 3.642      ;
; -2.606 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[4] ; MessageProcess:inst6|UpCounter:SineCounter|cnt[1]      ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -0.004     ; 3.640      ;
; -2.604 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[7] ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[0] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -0.004     ; 3.638      ;
; -2.578 ; MessageProcess:inst6|ps                         ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[1] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -0.005     ; 3.611      ;
; -2.578 ; MessageProcess:inst6|ps                         ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[2] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -0.005     ; 3.611      ;
; -2.578 ; MessageProcess:inst6|ps                         ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[3] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -0.005     ; 3.611      ;
; -2.578 ; MessageProcess:inst6|ps                         ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[4] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -0.005     ; 3.611      ;
; -2.534 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[5] ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[0] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -0.004     ; 3.568      ;
; -2.505 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[9] ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[1] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -0.004     ; 3.539      ;
; -2.505 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[9] ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[2] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -0.004     ; 3.539      ;
; -2.505 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[9] ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[3] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -0.004     ; 3.539      ;
; -2.505 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[9] ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[4] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -0.004     ; 3.539      ;
; -2.501 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[6] ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[1] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -0.004     ; 3.535      ;
; -2.501 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[6] ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[2] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -0.004     ; 3.535      ;
; -2.501 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[6] ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[3] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -0.004     ; 3.535      ;
; -2.501 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[6] ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[4] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -0.004     ; 3.535      ;
; -2.483 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[8] ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[5] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 3.522      ;
; -2.483 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[8] ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[6] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 3.522      ;
; -2.483 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[8] ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[7] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 3.522      ;
; -2.467 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[3] ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[1] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -0.004     ; 3.501      ;
; -2.467 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[3] ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[2] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -0.004     ; 3.501      ;
; -2.467 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[3] ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[3] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -0.004     ; 3.501      ;
; -2.467 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[3] ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[4] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -0.004     ; 3.501      ;
; -2.433 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[3] ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[0] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -0.004     ; 3.467      ;
; -2.406 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[4] ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[5] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 3.445      ;
; -2.406 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[4] ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[6] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 3.445      ;
; -2.406 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[4] ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[7] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 3.445      ;
; -2.385 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[7] ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[1] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -0.004     ; 3.419      ;
; -2.385 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[7] ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[2] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -0.004     ; 3.419      ;
; -2.385 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[7] ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[3] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -0.004     ; 3.419      ;
; -2.385 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[7] ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[4] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -0.004     ; 3.419      ;
; -2.370 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[8] ; MessageProcess:inst6|UpCounter:SineMaker|cnt[0]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.000      ; 3.408      ;
; -2.370 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[8] ; MessageProcess:inst6|UpCounter:SineMaker|cnt[3]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.000      ; 3.408      ;
; -2.370 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[8] ; MessageProcess:inst6|UpCounter:SineMaker|cnt[2]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.000      ; 3.408      ;
; -2.370 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[8] ; MessageProcess:inst6|UpCounter:SineMaker|cnt[1]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.000      ; 3.408      ;
; -2.370 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[8] ; MessageProcess:inst6|UpCounter:SineMaker|cnt[8]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.000      ; 3.408      ;
; -2.370 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[8] ; MessageProcess:inst6|UpCounter:SineMaker|cnt[9]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.000      ; 3.408      ;
; -2.370 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[8] ; MessageProcess:inst6|UpCounter:SineMaker|cnt[4]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.000      ; 3.408      ;
; -2.370 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[8] ; MessageProcess:inst6|UpCounter:SineMaker|cnt[5]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.000      ; 3.408      ;
; -2.370 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[8] ; MessageProcess:inst6|UpCounter:SineMaker|cnt[6]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.000      ; 3.408      ;
; -2.370 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[8] ; MessageProcess:inst6|UpCounter:SineMaker|cnt[7]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.000      ; 3.408      ;
; -2.339 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[6] ; MessageProcess:inst6|UpCounter:SineCounter|cnt[2]      ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -0.004     ; 3.373      ;
; -2.337 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[6] ; MessageProcess:inst6|UpCounter:SineCounter|cnt[3]      ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -0.004     ; 3.371      ;
; -2.335 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[6] ; MessageProcess:inst6|UpCounter:SineCounter|cnt[0]      ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -0.004     ; 3.369      ;
; -2.334 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[1] ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[5] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 3.373      ;
; -2.334 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[1] ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[6] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 3.373      ;
; -2.334 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[1] ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[7] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 3.373      ;
; -2.333 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[6] ; MessageProcess:inst6|UpCounter:SineCounter|cnt[1]      ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -0.004     ; 3.367      ;
; -2.315 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[5] ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[1] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -0.004     ; 3.349      ;
; -2.315 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[5] ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[2] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -0.004     ; 3.349      ;
; -2.315 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[5] ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[3] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -0.004     ; 3.349      ;
; -2.315 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[5] ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[4] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -0.004     ; 3.349      ;
; -2.307 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[0] ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[1] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -0.004     ; 3.341      ;
; -2.307 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[0] ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[2] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -0.004     ; 3.341      ;
; -2.307 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[0] ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[3] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -0.004     ; 3.341      ;
; -2.307 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[0] ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[4] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -0.004     ; 3.341      ;
; -2.293 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[4] ; MessageProcess:inst6|UpCounter:SineMaker|cnt[0]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.000      ; 3.331      ;
; -2.293 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[4] ; MessageProcess:inst6|UpCounter:SineMaker|cnt[3]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.000      ; 3.331      ;
; -2.293 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[4] ; MessageProcess:inst6|UpCounter:SineMaker|cnt[2]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.000      ; 3.331      ;
; -2.293 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[4] ; MessageProcess:inst6|UpCounter:SineMaker|cnt[1]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.000      ; 3.331      ;
; -2.293 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[4] ; MessageProcess:inst6|UpCounter:SineMaker|cnt[8]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.000      ; 3.331      ;
; -2.293 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[4] ; MessageProcess:inst6|UpCounter:SineMaker|cnt[9]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.000      ; 3.331      ;
; -2.293 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[4] ; MessageProcess:inst6|UpCounter:SineMaker|cnt[4]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.000      ; 3.331      ;
; -2.293 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[4] ; MessageProcess:inst6|UpCounter:SineMaker|cnt[5]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.000      ; 3.331      ;
; -2.293 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[4] ; MessageProcess:inst6|UpCounter:SineMaker|cnt[6]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.000      ; 3.331      ;
; -2.293 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[4] ; MessageProcess:inst6|UpCounter:SineMaker|cnt[7]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.000      ; 3.331      ;
; -2.291 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[2] ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[5] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 3.330      ;
+--------+-------------------------------------------------+--------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                                                                                                                                                                                                                       ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                 ; To Node                                                                                                                                                           ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------+-------------+--------------+------------+------------+
; -1.951 ; FrequencyDivider:frq1|cnt[0]                                                                                                              ; FrequencyDivider:frq1|cnt[1]                                                                                                                                      ; FrequencyDivider:frq1|cnt[0] ; clk         ; 0.000        ; 3.301      ; 1.913      ;
; -1.936 ; FrequencyDivider:frq1|cnt[0]                                                                                                              ; FrequencyDivider:frq1|cnt[0]                                                                                                                                      ; FrequencyDivider:frq1|cnt[0] ; clk         ; 0.000        ; 2.854      ; 1.481      ;
; -1.777 ; FrequencyDivider:frq1|cnt[0]                                                                                                              ; FrequencyDivider:frq1|cnt[2]                                                                                                                                      ; FrequencyDivider:frq1|cnt[0] ; clk         ; 0.000        ; 3.301      ; 2.087      ;
; -1.697 ; FrequencyDivider:frq1|cnt[0]                                                                                                              ; FrequencyDivider:frq1|cnt[3]                                                                                                                                      ; FrequencyDivider:frq1|cnt[0] ; clk         ; 0.000        ; 3.301      ; 2.167      ;
; -1.617 ; FrequencyDivider:frq1|cnt[0]                                                                                                              ; FrequencyDivider:frq1|cnt[4]                                                                                                                                      ; FrequencyDivider:frq1|cnt[0] ; clk         ; 0.000        ; 3.301      ; 2.247      ;
; -1.537 ; FrequencyDivider:frq1|cnt[0]                                                                                                              ; FrequencyDivider:frq1|cnt[5]                                                                                                                                      ; FrequencyDivider:frq1|cnt[0] ; clk         ; 0.000        ; 3.301      ; 2.327      ;
; -1.457 ; FrequencyDivider:frq1|cnt[0]                                                                                                              ; FrequencyDivider:frq1|cnt[6]                                                                                                                                      ; FrequencyDivider:frq1|cnt[0] ; clk         ; 0.000        ; 3.301      ; 2.407      ;
; -1.451 ; FrequencyDivider:frq1|cnt[0]                                                                                                              ; FrequencyDivider:frq1|cnt[1]                                                                                                                                      ; FrequencyDivider:frq1|cnt[0] ; clk         ; -0.500       ; 3.301      ; 1.913      ;
; -1.436 ; FrequencyDivider:frq1|cnt[0]                                                                                                              ; FrequencyDivider:frq1|cnt[0]                                                                                                                                      ; FrequencyDivider:frq1|cnt[0] ; clk         ; -0.500       ; 2.854      ; 1.481      ;
; -1.377 ; FrequencyDivider:frq1|cnt[0]                                                                                                              ; FrequencyDivider:frq1|cnt[7]                                                                                                                                      ; FrequencyDivider:frq1|cnt[0] ; clk         ; 0.000        ; 3.301      ; 2.487      ;
; -1.297 ; FrequencyDivider:frq1|cnt[0]                                                                                                              ; FrequencyDivider:frq1|cnt[8]                                                                                                                                      ; FrequencyDivider:frq1|cnt[0] ; clk         ; 0.000        ; 3.301      ; 2.567      ;
; -1.277 ; FrequencyDivider:frq1|cnt[0]                                                                                                              ; FrequencyDivider:frq1|cnt[2]                                                                                                                                      ; FrequencyDivider:frq1|cnt[0] ; clk         ; -0.500       ; 3.301      ; 2.087      ;
; -1.197 ; FrequencyDivider:frq1|cnt[0]                                                                                                              ; FrequencyDivider:frq1|cnt[3]                                                                                                                                      ; FrequencyDivider:frq1|cnt[0] ; clk         ; -0.500       ; 3.301      ; 2.167      ;
; -1.117 ; FrequencyDivider:frq1|cnt[0]                                                                                                              ; FrequencyDivider:frq1|cnt[4]                                                                                                                                      ; FrequencyDivider:frq1|cnt[0] ; clk         ; -0.500       ; 3.301      ; 2.247      ;
; -1.037 ; FrequencyDivider:frq1|cnt[0]                                                                                                              ; FrequencyDivider:frq1|cnt[5]                                                                                                                                      ; FrequencyDivider:frq1|cnt[0] ; clk         ; -0.500       ; 3.301      ; 2.327      ;
; -0.957 ; FrequencyDivider:frq1|cnt[0]                                                                                                              ; FrequencyDivider:frq1|cnt[6]                                                                                                                                      ; FrequencyDivider:frq1|cnt[0] ; clk         ; -0.500       ; 3.301      ; 2.407      ;
; -0.877 ; FrequencyDivider:frq1|cnt[0]                                                                                                              ; FrequencyDivider:frq1|cnt[7]                                                                                                                                      ; FrequencyDivider:frq1|cnt[0] ; clk         ; -0.500       ; 3.301      ; 2.487      ;
; -0.797 ; FrequencyDivider:frq1|cnt[0]                                                                                                              ; FrequencyDivider:frq1|cnt[8]                                                                                                                                      ; FrequencyDivider:frq1|cnt[0] ; clk         ; -0.500       ; 3.301      ; 2.567      ;
; 0.445  ; dac_pwm:inst7|counter[0]                                                                                                                  ; dac_pwm:inst7|counter[0]                                                                                                                                          ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|a_fefifo_m4f:fifo_state|b_non_empty                    ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|a_fefifo_m4f:fifo_state|b_non_empty                                            ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|a_fefifo_m4f:fifo_state|b_full                         ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|a_fefifo_m4f:fifo_state|b_full                                                 ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.625  ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|cntr_cjb:wr_ptr|safe_q[2]                              ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|cntr_cjb:wr_ptr|safe_q[2]                                                      ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.911      ;
; 0.629  ; dac_pwm:inst7|counter[7]                                                                                                                  ; dac_pwm:inst7|counter[7]                                                                                                                                          ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.915      ;
; 0.629  ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|cntr_cjb:rd_ptr_count|safe_q[2]                        ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|cntr_cjb:rd_ptr_count|safe_q[2]                                                ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.915      ;
; 0.633  ; FrequencyDivider:frq1|cnt[8]                                                                                                              ; FrequencyDivider:frq1|cnt[8]                                                                                                                                      ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.919      ;
; 0.640  ; FrequencyDivider:frq2|cnt[8]                                                                                                              ; FrequencyDivider:frq2|cnt[8]                                                                                                                                      ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.926      ;
; 0.790  ; one_pulser:inst1|CS.A                                                                                                                     ; one_pulser:inst1|CS.B                                                                                                                                             ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.076      ;
; 0.907  ; one_pulser:inst11|CS.A                                                                                                                    ; one_pulser:inst11|CS.B                                                                                                                                            ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.193      ;
; 0.968  ; dac_pwm:inst7|counter[2]                                                                                                                  ; dac_pwm:inst7|counter[2]                                                                                                                                          ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.254      ;
; 0.968  ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|cntr_cjb:wr_ptr|safe_q[1]                              ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|cntr_cjb:wr_ptr|safe_q[1]                                                      ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.254      ;
; 0.972  ; dac_pwm:inst7|counter[3]                                                                                                                  ; dac_pwm:inst7|counter[3]                                                                                                                                          ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.258      ;
; 0.972  ; dac_pwm:inst7|counter[5]                                                                                                                  ; dac_pwm:inst7|counter[5]                                                                                                                                          ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.258      ;
; 0.975  ; FrequencyDivider:frq1|cnt[3]                                                                                                              ; FrequencyDivider:frq1|cnt[3]                                                                                                                                      ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.261      ;
; 0.976  ; FrequencyDivider:frq1|cnt[5]                                                                                                              ; FrequencyDivider:frq1|cnt[5]                                                                                                                                      ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.262      ;
; 0.976  ; FrequencyDivider:frq2|cnt[0]                                                                                                              ; FrequencyDivider:frq2|cnt[0]                                                                                                                                      ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.262      ;
; 0.977  ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|cntr_cjb:rd_ptr_count|safe_q[0]                        ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|cntr_cjb:rd_ptr_count|safe_q[0]                                                ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.263      ;
; 0.977  ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|cntr_cjb:rd_ptr_count|safe_q[1]                        ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|cntr_cjb:rd_ptr_count|safe_q[1]                                                ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.263      ;
; 0.980  ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|a_fefifo_m4f:fifo_state|cntr_oj7:count_usedw|safe_q[1] ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|a_fefifo_m4f:fifo_state|cntr_oj7:count_usedw|safe_q[1]                         ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.266      ;
; 0.980  ; FrequencyDivider:frq1|cnt[7]                                                                                                              ; FrequencyDivider:frq1|cnt[7]                                                                                                                                      ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.266      ;
; 0.980  ; FrequencyDivider:frq2|cnt[2]                                                                                                              ; FrequencyDivider:frq2|cnt[2]                                                                                                                                      ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.266      ;
; 0.980  ; FrequencyDivider:frq2|cnt[4]                                                                                                              ; FrequencyDivider:frq2|cnt[4]                                                                                                                                      ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.266      ;
; 0.984  ; FrequencyDivider:frq2|cnt[7]                                                                                                              ; FrequencyDivider:frq2|cnt[7]                                                                                                                                      ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.270      ;
; 0.989  ; FrequencyDivider:frq2|cnt[6]                                                                                                              ; FrequencyDivider:frq2|cnt[6]                                                                                                                                      ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.275      ;
; 0.993  ; FrequencyDivider:frq1|cnt[1]                                                                                                              ; FrequencyDivider:frq1|cnt[1]                                                                                                                                      ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.279      ;
; 0.994  ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|a_fefifo_m4f:fifo_state|b_full                         ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|a_fefifo_m4f:fifo_state|b_non_empty                                            ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.280      ;
; 1.013  ; FrequencyDivider:frq1|cnt[2]                                                                                                              ; FrequencyDivider:frq1|cnt[2]                                                                                                                                      ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.299      ;
; 1.015  ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|cntr_cjb:wr_ptr|safe_q[0]                              ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|cntr_cjb:wr_ptr|safe_q[0]                                                      ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.301      ;
; 1.016  ; dac_pwm:inst7|counter[4]                                                                                                                  ; dac_pwm:inst7|counter[4]                                                                                                                                          ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.302      ;
; 1.016  ; dac_pwm:inst7|counter[6]                                                                                                                  ; dac_pwm:inst7|counter[6]                                                                                                                                          ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.302      ;
; 1.021  ; FrequencyDivider:frq2|cnt[1]                                                                                                              ; FrequencyDivider:frq2|cnt[1]                                                                                                                                      ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.307      ;
; 1.022  ; FrequencyDivider:frq2|cnt[3]                                                                                                              ; FrequencyDivider:frq2|cnt[3]                                                                                                                                      ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.308      ;
; 1.023  ; FrequencyDivider:frq2|cnt[5]                                                                                                              ; FrequencyDivider:frq2|cnt[5]                                                                                                                                      ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.309      ;
; 1.026  ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|a_fefifo_m4f:fifo_state|cntr_oj7:count_usedw|safe_q[2] ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|a_fefifo_m4f:fifo_state|cntr_oj7:count_usedw|safe_q[2]                         ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.312      ;
; 1.095  ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|cntr_cjb:rd_ptr_count|safe_q[0]                        ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a0~portb_address_reg0 ; clk                          ; clk         ; 0.000        ; 0.112      ; 1.457      ;
; 1.103  ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|a_fefifo_m4f:fifo_state|cntr_oj7:count_usedw|safe_q[0] ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|a_fefifo_m4f:fifo_state|b_non_empty                                            ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.389      ;
; 1.104  ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|cntr_cjb:wr_ptr|safe_q[1]                              ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a0~porta_address_reg1 ; clk                          ; clk         ; 0.000        ; 0.076      ; 1.430      ;
; 1.106  ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|a_fefifo_m4f:fifo_state|cntr_oj7:count_usedw|safe_q[0] ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|a_fefifo_m4f:fifo_state|b_full                                                 ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.392      ;
; 1.120  ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|cntr_cjb:wr_ptr|safe_q[0]                              ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a0~porta_address_reg0 ; clk                          ; clk         ; 0.000        ; 0.076      ; 1.446      ;
; 1.130  ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|cntr_cjb:wr_ptr|safe_q[2]                              ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a0~porta_address_reg2 ; clk                          ; clk         ; 0.000        ; 0.076      ; 1.456      ;
; 1.132  ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|cntr_cjb:rd_ptr_count|safe_q[2]                        ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a0~portb_address_reg2 ; clk                          ; clk         ; 0.000        ; 0.112      ; 1.494      ;
; 1.157  ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|cntr_cjb:rd_ptr_count|safe_q[1]                        ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a0~portb_address_reg1 ; clk                          ; clk         ; 0.000        ; 0.112      ; 1.519      ;
; 1.192  ; one_pulser:inst1|CS.B                                                                                                                     ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|a_fefifo_m4f:fifo_state|b_full                                                 ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.478      ;
; 1.195  ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|a_fefifo_m4f:fifo_state|cntr_oj7:count_usedw|safe_q[0] ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|a_fefifo_m4f:fifo_state|cntr_oj7:count_usedw|safe_q[0]                         ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.481      ;
; 1.195  ; FrequencyDivider:frq1|cnt[4]                                                                                                              ; FrequencyDivider:frq1|cnt[4]                                                                                                                                      ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.481      ;
; 1.195  ; FrequencyDivider:frq1|cnt[6]                                                                                                              ; FrequencyDivider:frq1|cnt[6]                                                                                                                                      ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.481      ;
; 1.196  ; dac_pwm:inst7|counter[0]                                                                                                                  ; dac_pwm:inst7|counter[1]                                                                                                                                          ; clk                          ; clk         ; 0.000        ; -0.001     ; 1.481      ;
; 1.201  ; one_pulser:inst11|CS.B                                                                                                                    ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|a_fefifo_m4f:fifo_state|b_full                                                 ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.487      ;
; 1.205  ; dac_pwm:inst7|counter[7]                                                                                                                  ; dac_pwm:inst7|pwm_out                                                                                                                                             ; clk                          ; clk         ; 0.000        ; 0.001      ; 1.492      ;
; 1.234  ; dac_pwm:inst7|counter[1]                                                                                                                  ; dac_pwm:inst7|counter[1]                                                                                                                                          ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.520      ;
; 1.270  ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|a_fefifo_m4f:fifo_state|cntr_oj7:count_usedw|safe_q[2] ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|a_fefifo_m4f:fifo_state|b_full                                                 ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.556      ;
; 1.273  ; one_pulser:inst11|CS.B                                                                                                                    ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|a_fefifo_m4f:fifo_state|b_non_empty                                            ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.559      ;
; 1.274  ; one_pulser:inst11|CS.B                                                                                                                    ; one_pulser:inst11|CS.A                                                                                                                                            ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.560      ;
; 1.282  ; one_pulser:inst1|CS.B                                                                                                                     ; one_pulser:inst1|CS.A                                                                                                                                             ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.568      ;
; 1.400  ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|cntr_cjb:wr_ptr|safe_q[1]                              ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|cntr_cjb:wr_ptr|safe_q[2]                                                      ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.686      ;
; 1.400  ; dac_pwm:inst7|counter[2]                                                                                                                  ; dac_pwm:inst7|counter[3]                                                                                                                                          ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.686      ;
; 1.404  ; dac_pwm:inst7|counter[3]                                                                                                                  ; dac_pwm:inst7|counter[4]                                                                                                                                          ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.690      ;
; 1.404  ; dac_pwm:inst7|counter[5]                                                                                                                  ; dac_pwm:inst7|counter[6]                                                                                                                                          ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.690      ;
; 1.407  ; FrequencyDivider:frq1|cnt[3]                                                                                                              ; FrequencyDivider:frq1|cnt[4]                                                                                                                                      ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.693      ;
; 1.408  ; FrequencyDivider:frq1|cnt[5]                                                                                                              ; FrequencyDivider:frq1|cnt[6]                                                                                                                                      ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.694      ;
; 1.409  ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|cntr_cjb:rd_ptr_count|safe_q[1]                        ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|cntr_cjb:rd_ptr_count|safe_q[2]                                                ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.695      ;
; 1.409  ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|cntr_cjb:rd_ptr_count|safe_q[0]                        ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|cntr_cjb:rd_ptr_count|safe_q[1]                                                ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.695      ;
; 1.412  ; FrequencyDivider:frq1|cnt[7]                                                                                                              ; FrequencyDivider:frq1|cnt[8]                                                                                                                                      ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.698      ;
; 1.412  ; FrequencyDivider:frq2|cnt[2]                                                                                                              ; FrequencyDivider:frq2|cnt[3]                                                                                                                                      ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.698      ;
; 1.412  ; FrequencyDivider:frq2|cnt[4]                                                                                                              ; FrequencyDivider:frq2|cnt[5]                                                                                                                                      ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.698      ;
; 1.416  ; FrequencyDivider:frq2|cnt[7]                                                                                                              ; FrequencyDivider:frq2|cnt[8]                                                                                                                                      ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.702      ;
; 1.421  ; FrequencyDivider:frq2|cnt[6]                                                                                                              ; FrequencyDivider:frq2|cnt[7]                                                                                                                                      ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.707      ;
; 1.440  ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|a_fefifo_m4f:fifo_state|b_non_empty                    ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|a_fefifo_m4f:fifo_state|b_full                                                 ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.726      ;
; 1.445  ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|cntr_cjb:wr_ptr|safe_q[0]                              ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|cntr_cjb:wr_ptr|safe_q[1]                                                      ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.731      ;
; 1.446  ; FrequencyDivider:frq1|cnt[2]                                                                                                              ; FrequencyDivider:frq1|cnt[3]                                                                                                                                      ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.732      ;
; 1.449  ; dac_pwm:inst7|counter[6]                                                                                                                  ; dac_pwm:inst7|counter[7]                                                                                                                                          ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.735      ;
; 1.449  ; dac_pwm:inst7|counter[4]                                                                                                                  ; dac_pwm:inst7|counter[5]                                                                                                                                          ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.735      ;
; 1.450  ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|a_fefifo_m4f:fifo_state|cntr_oj7:count_usedw|safe_q[1] ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|a_fefifo_m4f:fifo_state|b_non_empty                                            ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.736      ;
; 1.454  ; FrequencyDivider:frq2|cnt[1]                                                                                                              ; FrequencyDivider:frq2|cnt[2]                                                                                                                                      ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.740      ;
; 1.455  ; FrequencyDivider:frq2|cnt[3]                                                                                                              ; FrequencyDivider:frq2|cnt[4]                                                                                                                                      ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.741      ;
; 1.456  ; FrequencyDivider:frq2|cnt[5]                                                                                                              ; FrequencyDivider:frq2|cnt[6]                                                                                                                                      ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.742      ;
; 1.480  ; dac_pwm:inst7|counter[2]                                                                                                                  ; dac_pwm:inst7|counter[4]                                                                                                                                          ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.766      ;
; 1.484  ; dac_pwm:inst7|counter[5]                                                                                                                  ; dac_pwm:inst7|counter[7]                                                                                                                                          ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.770      ;
; 1.484  ; dac_pwm:inst7|counter[3]                                                                                                                  ; dac_pwm:inst7|counter[5]                                                                                                                                          ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.770      ;
; 1.487  ; FrequencyDivider:frq1|cnt[3]                                                                                                              ; FrequencyDivider:frq1|cnt[5]                                                                                                                                      ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.773      ;
; 1.488  ; FrequencyDivider:frq1|cnt[5]                                                                                                              ; FrequencyDivider:frq1|cnt[7]                                                                                                                                      ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.774      ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'FrequencyDivider:frq1|cnt[0]'                                                                                                                                                                                ;
+-------+--------------------------------------------------------+--------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                                              ; To Node                                                ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------+--------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.445 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[0] ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[0] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; MessageProcess:inst6|UpCounter:SineCounter|cnt[0]      ; MessageProcess:inst6|UpCounter:SineCounter|cnt[0]      ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; MessageProcess:inst6|UpCounter:SineCounter|cnt[1]      ; MessageProcess:inst6|UpCounter:SineCounter|cnt[1]      ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; MessageProcess:inst6|UpCounter:SineCounter|cnt[2]      ; MessageProcess:inst6|UpCounter:SineCounter|cnt[2]      ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; MessageProcess:inst6|UpCounter:SineCounter|cnt[3]      ; MessageProcess:inst6|UpCounter:SineCounter|cnt[3]      ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; MessageProcess:inst6|ps                                ; MessageProcess:inst6|ps                                ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[0] ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[0] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.617 ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[5] ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[6] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.903      ;
; 0.617 ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[6] ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[7] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.903      ;
; 0.793 ; MessageProcess:inst6|ps                                ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[5] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.079      ;
; 0.794 ; MessageProcess:inst6|ps                                ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[6] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.080      ;
; 0.795 ; MessageProcess:inst6|ps                                ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[7] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.081      ;
; 0.962 ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[0] ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[1] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.248      ;
; 0.975 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[4] ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[4] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.261      ;
; 0.977 ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[3] ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[4] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.978 ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[1] ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[2] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.264      ;
; 0.982 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[0] ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[1] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.268      ;
; 0.983 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[2] ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[2] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.269      ;
; 0.983 ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[2] ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[3] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.269      ;
; 0.984 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[8]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[8]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.270      ;
; 0.997 ; DDS:inst8|phase_accumulator:PA|ps.D                    ; DDS:inst8|phase_accumulator:PA|ps.A                    ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.283      ;
; 1.013 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[0]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[0]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.299      ;
; 1.014 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[3]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[3]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.300      ;
; 1.020 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[5] ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout     ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.001      ; 1.307      ;
; 1.020 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[7]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[7]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.306      ;
; 1.025 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[1] ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[1] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.311      ;
; 1.028 ; MessageProcess:inst6|UpCounter:SineCounter|cnt[0]      ; MessageProcess:inst6|UpCounter:SineCounter|cnt[1]      ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.314      ;
; 1.030 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[3] ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[3] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.316      ;
; 1.030 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[5] ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[5] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.316      ;
; 1.080 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout     ; DDS:inst8|phase_accumulator:PA|ps.D                    ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.366      ;
; 1.080 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout     ; DDS:inst8|phase_accumulator:PA|ps.A                    ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.366      ;
; 1.080 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout     ; DDS:inst8|phase_accumulator:PA|ps.C                    ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.366      ;
; 1.114 ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[4] ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[5] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.005      ; 1.405      ;
; 1.183 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[2]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[2]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.469      ;
; 1.195 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[5]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[5]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.481      ;
; 1.200 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[4] ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout     ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.001      ; 1.487      ;
; 1.209 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[1]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[1]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.495      ;
; 1.231 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[6]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[6]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.517      ;
; 1.232 ; MessageProcess:inst6|ps                                ; MessageProcess:inst6|UpCounter:SineMaker|cnt[0]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; -0.001     ; 1.517      ;
; 1.241 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[4]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[4]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.527      ;
; 1.246 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[9]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[9]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.532      ;
; 1.273 ; DDS:inst8|phase_accumulator:PA|ps.A                    ; DDS:inst8|phase_accumulator:PA|ps.B                    ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; -0.007     ; 1.552      ;
; 1.290 ; DDS:inst8|phase_accumulator:PA|ps.B                    ; DDS:inst8|phase_accumulator:PA|ps.C                    ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.007      ; 1.583      ;
; 1.304 ; DDS:inst8|phase_accumulator:PA|ps.C                    ; DDS:inst8|phase_accumulator:PA|ps.D                    ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.590      ;
; 1.345 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[1] ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout     ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.001      ; 1.632      ;
; 1.350 ; MessageProcess:inst6|ps                                ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[1] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; -0.005     ; 1.631      ;
; 1.350 ; MessageProcess:inst6|ps                                ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[2] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; -0.005     ; 1.631      ;
; 1.351 ; MessageProcess:inst6|ps                                ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[4] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; -0.005     ; 1.632      ;
; 1.351 ; MessageProcess:inst6|ps                                ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[3] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; -0.005     ; 1.632      ;
; 1.407 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[4] ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[5] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.693      ;
; 1.409 ; MessageProcess:inst6|UpCounter:SineCounter|cnt[3]      ; MessageProcess:inst6|UpCounter:SineCounter|cnt[0]      ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.695      ;
; 1.414 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[0] ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[2] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.700      ;
; 1.416 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[8]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[9]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.702      ;
; 1.444 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[0]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[1]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.730      ;
; 1.447 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[3]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[4]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.733      ;
; 1.453 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[7]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[8]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.739      ;
; 1.456 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[1] ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[2] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.742      ;
; 1.463 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[3] ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[4] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.749      ;
; 1.504 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[3] ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout     ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.001      ; 1.791      ;
; 1.508 ; MessageProcess:inst6|UpCounter:SineCounter|cnt[1]      ; MessageProcess:inst6|UpCounter:SineCounter|cnt[3]      ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.794      ;
; 1.512 ; MessageProcess:inst6|UpCounter:SineCounter|cnt[0]      ; MessageProcess:inst6|UpCounter:SineCounter|cnt[2]      ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.798      ;
; 1.516 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[2] ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[3] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.802      ;
; 1.520 ; MessageProcess:inst6|ps                                ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[0] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; -0.005     ; 1.801      ;
; 1.524 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[0]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[2]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.810      ;
; 1.527 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[3]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[5]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.813      ;
; 1.533 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[7]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[9]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.819      ;
; 1.543 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[3] ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[5] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.829      ;
; 1.558 ; MessageProcess:inst6|UpCounter:SineCounter|cnt[2]      ; MessageProcess:inst6|UpCounter:SineCounter|cnt[0]      ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.844      ;
; 1.588 ; MessageProcess:inst6|ps                                ; MessageProcess:inst6|UpCounter:SineCounter|cnt[0]      ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; -0.005     ; 1.869      ;
; 1.588 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[0] ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[3] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.874      ;
; 1.596 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[2] ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[4] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.882      ;
; 1.607 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[3]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[6]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.893      ;
; 1.627 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[5]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[6]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.913      ;
; 1.630 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[1] ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[3] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.916      ;
; 1.641 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[1]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[2]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.927      ;
; 1.650 ; MessageProcess:inst6|UpCounter:SineCounter|cnt[2]      ; MessageProcess:inst6|UpCounter:SineCounter|cnt[3]      ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.936      ;
; 1.652 ; MessageProcess:inst6|UpCounter:SineCounter|cnt[1]      ; MessageProcess:inst6|UpCounter:SineCounter|cnt[0]      ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.938      ;
; 1.657 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[2] ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout     ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.001      ; 1.944      ;
; 1.664 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[6]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[7]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.950      ;
; 1.664 ; MessageProcess:inst6|ps                                ; MessageProcess:inst6|UpCounter:SineMaker|cnt[1]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; -0.001     ; 1.949      ;
; 1.668 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[0] ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[4] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.954      ;
; 1.673 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout     ; DDS:inst8|phase_accumulator:PA|ps.B                    ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; -0.007     ; 1.952      ;
; 1.674 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[4]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[5]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.960      ;
; 1.676 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[2] ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[5] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.962      ;
; 1.687 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[3]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[7]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.973      ;
; 1.698 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[0]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[3]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.984      ;
; 1.707 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[5]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[7]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.993      ;
; 1.710 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[1] ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[4] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.996      ;
; 1.719 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[2]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[3]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 2.005      ;
; 1.744 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[6]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[8]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 2.030      ;
; 1.744 ; MessageProcess:inst6|ps                                ; MessageProcess:inst6|UpCounter:SineMaker|cnt[2]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; -0.001     ; 2.029      ;
; 1.748 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[0] ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[5] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 2.034      ;
; 1.754 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[4]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[6]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 2.040      ;
; 1.767 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[3]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[8]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 2.053      ;
; 1.778 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[0]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[4]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 2.064      ;
; 1.787 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[5]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[8]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 2.073      ;
; 1.790 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[1] ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[5] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 2.076      ;
; 1.799 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[2]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[4]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 2.085      ;
; 1.815 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[1]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[3]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 2.101      ;
; 1.824 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[6]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[9]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 2.110      ;
+-------+--------------------------------------------------------+--------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a0~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a0~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a0~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a0~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a0~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a0~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a0~porta_datain_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a0~porta_datain_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a0~porta_datain_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a0~porta_datain_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a0~porta_datain_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a0~porta_datain_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a0~porta_datain_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a0~porta_datain_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a0~porta_datain_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a0~porta_datain_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a0~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a0~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a0~porta_we_reg       ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a0~porta_we_reg       ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a0~portb_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a0~portb_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a0~portb_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a0~portb_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a0~portb_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a0~portb_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a1~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a1~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a2~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a2~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a3~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a3~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a4~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a4~porta_memory_reg0  ;
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; clk   ; Rise       ; clk                                                                                                                                                               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; FrequencyDivider:frq1|cnt[0]                                                                                                                                      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; FrequencyDivider:frq1|cnt[0]                                                                                                                                      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; FrequencyDivider:frq1|cnt[1]                                                                                                                                      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; FrequencyDivider:frq1|cnt[1]                                                                                                                                      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; FrequencyDivider:frq1|cnt[2]                                                                                                                                      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; FrequencyDivider:frq1|cnt[2]                                                                                                                                      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; FrequencyDivider:frq1|cnt[3]                                                                                                                                      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; FrequencyDivider:frq1|cnt[3]                                                                                                                                      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; FrequencyDivider:frq1|cnt[4]                                                                                                                                      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; FrequencyDivider:frq1|cnt[4]                                                                                                                                      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; FrequencyDivider:frq1|cnt[5]                                                                                                                                      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; FrequencyDivider:frq1|cnt[5]                                                                                                                                      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; FrequencyDivider:frq1|cnt[6]                                                                                                                                      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; FrequencyDivider:frq1|cnt[6]                                                                                                                                      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; FrequencyDivider:frq1|cnt[7]                                                                                                                                      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; FrequencyDivider:frq1|cnt[7]                                                                                                                                      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; FrequencyDivider:frq1|cnt[8]                                                                                                                                      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; FrequencyDivider:frq1|cnt[8]                                                                                                                                      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; FrequencyDivider:frq2|cnt[0]                                                                                                                                      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; FrequencyDivider:frq2|cnt[0]                                                                                                                                      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; FrequencyDivider:frq2|cnt[1]                                                                                                                                      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; FrequencyDivider:frq2|cnt[1]                                                                                                                                      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; FrequencyDivider:frq2|cnt[2]                                                                                                                                      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; FrequencyDivider:frq2|cnt[2]                                                                                                                                      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; FrequencyDivider:frq2|cnt[3]                                                                                                                                      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; FrequencyDivider:frq2|cnt[3]                                                                                                                                      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; FrequencyDivider:frq2|cnt[4]                                                                                                                                      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; FrequencyDivider:frq2|cnt[4]                                                                                                                                      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; FrequencyDivider:frq2|cnt[5]                                                                                                                                      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; FrequencyDivider:frq2|cnt[5]                                                                                                                                      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; FrequencyDivider:frq2|cnt[6]                                                                                                                                      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; FrequencyDivider:frq2|cnt[6]                                                                                                                                      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; FrequencyDivider:frq2|cnt[7]                                                                                                                                      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; FrequencyDivider:frq2|cnt[7]                                                                                                                                      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; FrequencyDivider:frq2|cnt[8]                                                                                                                                      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; FrequencyDivider:frq2|cnt[8]                                                                                                                                      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; dac_pwm:inst7|counter[0]                                                                                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; dac_pwm:inst7|counter[0]                                                                                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; dac_pwm:inst7|counter[1]                                                                                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; dac_pwm:inst7|counter[1]                                                                                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; dac_pwm:inst7|counter[2]                                                                                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; dac_pwm:inst7|counter[2]                                                                                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; dac_pwm:inst7|counter[3]                                                                                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; dac_pwm:inst7|counter[3]                                                                                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; dac_pwm:inst7|counter[4]                                                                                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; dac_pwm:inst7|counter[4]                                                                                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; dac_pwm:inst7|counter[5]                                                                                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; dac_pwm:inst7|counter[5]                                                                                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; dac_pwm:inst7|counter[6]                                                                                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; dac_pwm:inst7|counter[6]                                                                                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; dac_pwm:inst7|counter[7]                                                                                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; dac_pwm:inst7|counter[7]                                                                                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; dac_pwm:inst7|pwm_out                                                                                                                                             ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; dac_pwm:inst7|pwm_out                                                                                                                                             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|a_fefifo_m4f:fifo_state|b_full                                                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|a_fefifo_m4f:fifo_state|b_full                                                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|a_fefifo_m4f:fifo_state|b_non_empty                                            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|a_fefifo_m4f:fifo_state|b_non_empty                                            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|a_fefifo_m4f:fifo_state|cntr_oj7:count_usedw|safe_q[0]                         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|a_fefifo_m4f:fifo_state|cntr_oj7:count_usedw|safe_q[0]                         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|a_fefifo_m4f:fifo_state|cntr_oj7:count_usedw|safe_q[1]                         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|a_fefifo_m4f:fifo_state|cntr_oj7:count_usedw|safe_q[1]                         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|a_fefifo_m4f:fifo_state|cntr_oj7:count_usedw|safe_q[2]                         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|a_fefifo_m4f:fifo_state|cntr_oj7:count_usedw|safe_q[2]                         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|cntr_cjb:rd_ptr_count|safe_q[0]                                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'FrequencyDivider:frq1|cnt[0]'                                                                                                 ;
+--------+--------------+----------------+------------------+------------------------------+------------+--------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                                                 ;
+--------+--------------+----------------+------------------+------------------------------+------------+--------------------------------------------------------+
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; DDS:inst8|phase_accumulator:PA|ps.A                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; DDS:inst8|phase_accumulator:PA|ps.A                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; DDS:inst8|phase_accumulator:PA|ps.B                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; DDS:inst8|phase_accumulator:PA|ps.B                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; DDS:inst8|phase_accumulator:PA|ps.C                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; DDS:inst8|phase_accumulator:PA|ps.C                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; DDS:inst8|phase_accumulator:PA|ps.D                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; DDS:inst8|phase_accumulator:PA|ps.D                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[5] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[5] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[5] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[5] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[6] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[6] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[7] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[7] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[8] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[8] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|UpCounter:SineCounter|cnt[0]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|UpCounter:SineCounter|cnt[0]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|UpCounter:SineCounter|cnt[1]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|UpCounter:SineCounter|cnt[1]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|UpCounter:SineCounter|cnt[2]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|UpCounter:SineCounter|cnt[2]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|UpCounter:SineCounter|cnt[3]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|UpCounter:SineCounter|cnt[3]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|UpCounter:SineMaker|cnt[0]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|UpCounter:SineMaker|cnt[0]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|UpCounter:SineMaker|cnt[1]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|UpCounter:SineMaker|cnt[1]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|UpCounter:SineMaker|cnt[2]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|UpCounter:SineMaker|cnt[2]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|UpCounter:SineMaker|cnt[3]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|UpCounter:SineMaker|cnt[3]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|UpCounter:SineMaker|cnt[4]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|UpCounter:SineMaker|cnt[4]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|UpCounter:SineMaker|cnt[5]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|UpCounter:SineMaker|cnt[5]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|UpCounter:SineMaker|cnt[6]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|UpCounter:SineMaker|cnt[6]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|UpCounter:SineMaker|cnt[7]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|UpCounter:SineMaker|cnt[7]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|UpCounter:SineMaker|cnt[8]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|UpCounter:SineMaker|cnt[8]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|UpCounter:SineMaker|cnt[9]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|UpCounter:SineMaker|cnt[9]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|ps                                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|ps                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; frq1|WideAnd0|combout                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; frq1|WideAnd0|combout                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; frq1|WideAnd0|datad                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; frq1|WideAnd0|datad                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; frq1|WideAnd0~0|combout                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; frq1|WideAnd0~0|combout                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; frq1|WideAnd0~0|datad                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; frq1|WideAnd0~0|datad                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; frq1|WideAnd0~clkctrl|inclk[0]                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; frq1|WideAnd0~clkctrl|inclk[0]                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; frq1|WideAnd0~clkctrl|outclk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; frq1|WideAnd0~clkctrl|outclk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; frq1|cnt[0]|regout                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; frq1|cnt[0]|regout                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; inst4|OUT|combout                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; inst4|OUT|combout                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; inst4|OUT|datad                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; inst4|OUT|datad                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; inst4|OUT~clkctrl|inclk[0]                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; inst4|OUT~clkctrl|inclk[0]                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; inst4|OUT~clkctrl|outclk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; inst4|OUT~clkctrl|outclk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; inst6|MSG_REG|register[0]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; inst6|MSG_REG|register[0]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; inst6|MSG_REG|register[1]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; inst6|MSG_REG|register[1]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; inst6|MSG_REG|register[2]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; inst6|MSG_REG|register[2]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; inst6|MSG_REG|register[3]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; inst6|MSG_REG|register[3]|clk                          ;
+--------+--------------+----------------+------------------+------------------------------+------------+--------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                            ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; send      ; FrequencyDivider:frq1|cnt[0] ; 2.409  ; 2.409  ; Rise       ; FrequencyDivider:frq1|cnt[0] ;
; Mode      ; clk                          ; 4.650  ; 4.650  ; Rise       ; clk                          ;
; Msg[*]    ; clk                          ; 0.310  ; 0.310  ; Rise       ; clk                          ;
;  Msg[0]   ; clk                          ; -0.171 ; -0.171 ; Rise       ; clk                          ;
;  Msg[1]   ; clk                          ; -0.424 ; -0.424 ; Rise       ; clk                          ;
;  Msg[2]   ; clk                          ; -0.419 ; -0.419 ; Rise       ; clk                          ;
;  Msg[3]   ; clk                          ; 0.310  ; 0.310  ; Rise       ; clk                          ;
;  Msg[4]   ; clk                          ; 0.098  ; 0.098  ; Rise       ; clk                          ;
; SW[*]     ; clk                          ; -0.098 ; -0.098 ; Rise       ; clk                          ;
;  SW[0]    ; clk                          ; -0.450 ; -0.450 ; Rise       ; clk                          ;
;  SW[1]    ; clk                          ; -0.098 ; -0.098 ; Rise       ; clk                          ;
;  SW[2]    ; clk                          ; -0.176 ; -0.176 ; Rise       ; clk                          ;
; init      ; clk                          ; 5.248  ; 5.248  ; Rise       ; clk                          ;
; send      ; clk                          ; 4.251  ; 4.251  ; Rise       ; clk                          ;
; write     ; clk                          ; 3.864  ; 3.864  ; Rise       ; clk                          ;
+-----------+------------------------------+--------+--------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                             ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; send      ; FrequencyDivider:frq1|cnt[0] ; -2.161 ; -2.161 ; Rise       ; FrequencyDivider:frq1|cnt[0] ;
; Mode      ; clk                          ; -2.450 ; -2.450 ; Rise       ; clk                          ;
; Msg[*]    ; clk                          ; 0.714  ; 0.714  ; Rise       ; clk                          ;
;  Msg[0]   ; clk                          ; 0.461  ; 0.461  ; Rise       ; clk                          ;
;  Msg[1]   ; clk                          ; 0.714  ; 0.714  ; Rise       ; clk                          ;
;  Msg[2]   ; clk                          ; 0.709  ; 0.709  ; Rise       ; clk                          ;
;  Msg[3]   ; clk                          ; -0.020 ; -0.020 ; Rise       ; clk                          ;
;  Msg[4]   ; clk                          ; 0.192  ; 0.192  ; Rise       ; clk                          ;
; SW[*]     ; clk                          ; 0.991  ; 0.991  ; Rise       ; clk                          ;
;  SW[0]    ; clk                          ; 0.991  ; 0.991  ; Rise       ; clk                          ;
;  SW[1]    ; clk                          ; 0.981  ; 0.981  ; Rise       ; clk                          ;
;  SW[2]    ; clk                          ; 0.460  ; 0.460  ; Rise       ; clk                          ;
; init      ; clk                          ; -4.451 ; -4.451 ; Rise       ; clk                          ;
; send      ; clk                          ; -3.850 ; -3.850 ; Rise       ; clk                          ;
; write     ; clk                          ; -3.611 ; -3.611 ; Rise       ; clk                          ;
+-----------+------------------------------+--------+--------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                  ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; valid     ; FrequencyDivider:frq1|cnt[0] ; 10.082 ; 10.082 ; Rise       ; FrequencyDivider:frq1|cnt[0] ;
; empty_LED ; clk                          ; 7.483  ; 7.483  ; Rise       ; clk                          ;
; full_LED  ; clk                          ; 7.858  ; 7.858  ; Rise       ; clk                          ;
; out       ; clk                          ; 7.559  ; 7.559  ; Rise       ; clk                          ;
+-----------+------------------------------+--------+--------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                          ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; valid     ; FrequencyDivider:frq1|cnt[0] ; 10.082 ; 10.082 ; Rise       ; FrequencyDivider:frq1|cnt[0] ;
; empty_LED ; clk                          ; 7.483  ; 7.483  ; Rise       ; clk                          ;
; full_LED  ; clk                          ; 7.858  ; 7.858  ; Rise       ; clk                          ;
; out       ; clk                          ; 7.559  ; 7.559  ; Rise       ; clk                          ;
+-----------+------------------------------+--------+--------+------------+------------------------------+


+-------------------------------------------------------+
; Fast Model Setup Summary                              ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; clk                          ; -3.289 ; -16.578       ;
; FrequencyDivider:frq1|cnt[0] ; -1.255 ; -11.661       ;
+------------------------------+--------+---------------+


+-------------------------------------------------------+
; Fast Model Hold Summary                               ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; clk                          ; -1.493 ; -9.340        ;
; FrequencyDivider:frq1|cnt[0] ; 0.215  ; 0.000         ;
+------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; clk                          ; -1.627 ; -98.698       ;
; FrequencyDivider:frq1|cnt[0] ; -0.500 ; -35.000       ;
+------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                                                                                                                                                                                                                                                                             ;
+--------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                                        ; To Node                                                                                                                                                           ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------+-------------+--------------+------------+------------+
; -3.289 ; DDS:inst8|phase_accumulator:PA|ps.C                                                                                                                              ; dac_pwm:inst7|pwm_out                                                                                                                                             ; FrequencyDivider:frq1|cnt[0] ; clk         ; 1.000        ; -0.743     ; 3.578      ;
; -3.214 ; DDS:inst8|phase_accumulator:PA|ps.A                                                                                                                              ; dac_pwm:inst7|pwm_out                                                                                                                                             ; FrequencyDivider:frq1|cnt[0] ; clk         ; 1.000        ; -0.743     ; 3.503      ;
; -3.130 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[0]                                                                                                           ; dac_pwm:inst7|pwm_out                                                                                                                                             ; FrequencyDivider:frq1|cnt[0] ; clk         ; 1.000        ; -0.742     ; 3.420      ;
; -2.935 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[1]                                                                                                           ; dac_pwm:inst7|pwm_out                                                                                                                                             ; FrequencyDivider:frq1|cnt[0] ; clk         ; 1.000        ; -0.742     ; 3.225      ;
; -2.905 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[2]                                                                                                           ; dac_pwm:inst7|pwm_out                                                                                                                                             ; FrequencyDivider:frq1|cnt[0] ; clk         ; 1.000        ; -0.742     ; 3.195      ;
; -2.845 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[3]                                                                                                           ; dac_pwm:inst7|pwm_out                                                                                                                                             ; FrequencyDivider:frq1|cnt[0] ; clk         ; 1.000        ; -0.742     ; 3.135      ;
; -2.830 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[4]                                                                                                           ; dac_pwm:inst7|pwm_out                                                                                                                                             ; FrequencyDivider:frq1|cnt[0] ; clk         ; 1.000        ; -0.742     ; 3.120      ;
; -2.597 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[5]                                                                                                           ; dac_pwm:inst7|pwm_out                                                                                                                                             ; FrequencyDivider:frq1|cnt[0] ; clk         ; 1.000        ; -0.742     ; 2.887      ;
; -1.504 ; DDS:inst8|phase_accumulator:PA|ps.B                                                                                                                              ; dac_pwm:inst7|pwm_out                                                                                                                                             ; FrequencyDivider:frq1|cnt[0] ; clk         ; 1.000        ; -0.737     ; 1.799      ;
; -1.460 ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a0~porta_datain_reg0 ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a0~porta_memory_reg0  ; clk                          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a0~porta_datain_reg1 ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a1~porta_memory_reg0  ; clk                          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a0~porta_datain_reg2 ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a2~porta_memory_reg0  ; clk                          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a0~porta_datain_reg3 ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a3~porta_memory_reg0  ; clk                          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a0~porta_datain_reg4 ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a4~porta_memory_reg0  ; clk                          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -0.749 ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[8]                                                                                                           ; dac_pwm:inst7|pwm_out                                                                                                                                             ; FrequencyDivider:frq1|cnt[0] ; clk         ; 1.000        ; 0.531      ; 2.312      ;
; -0.334 ; FrequencyDivider:frq1|cnt[4]                                                                                                                                     ; FrequencyDivider:frq1|cnt[1]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 1.366      ;
; -0.334 ; FrequencyDivider:frq1|cnt[4]                                                                                                                                     ; FrequencyDivider:frq1|cnt[2]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 1.366      ;
; -0.334 ; FrequencyDivider:frq1|cnt[4]                                                                                                                                     ; FrequencyDivider:frq1|cnt[3]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 1.366      ;
; -0.334 ; FrequencyDivider:frq1|cnt[4]                                                                                                                                     ; FrequencyDivider:frq1|cnt[4]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 1.366      ;
; -0.334 ; FrequencyDivider:frq1|cnt[4]                                                                                                                                     ; FrequencyDivider:frq1|cnt[5]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 1.366      ;
; -0.334 ; FrequencyDivider:frq1|cnt[4]                                                                                                                                     ; FrequencyDivider:frq1|cnt[6]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 1.366      ;
; -0.334 ; FrequencyDivider:frq1|cnt[4]                                                                                                                                     ; FrequencyDivider:frq1|cnt[7]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 1.366      ;
; -0.334 ; FrequencyDivider:frq1|cnt[4]                                                                                                                                     ; FrequencyDivider:frq1|cnt[8]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 1.366      ;
; -0.321 ; FrequencyDivider:frq1|cnt[7]                                                                                                                                     ; FrequencyDivider:frq1|cnt[1]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 1.353      ;
; -0.321 ; FrequencyDivider:frq1|cnt[7]                                                                                                                                     ; FrequencyDivider:frq1|cnt[2]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 1.353      ;
; -0.321 ; FrequencyDivider:frq1|cnt[7]                                                                                                                                     ; FrequencyDivider:frq1|cnt[3]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 1.353      ;
; -0.321 ; FrequencyDivider:frq1|cnt[7]                                                                                                                                     ; FrequencyDivider:frq1|cnt[4]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 1.353      ;
; -0.321 ; FrequencyDivider:frq1|cnt[7]                                                                                                                                     ; FrequencyDivider:frq1|cnt[5]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 1.353      ;
; -0.321 ; FrequencyDivider:frq1|cnt[7]                                                                                                                                     ; FrequencyDivider:frq1|cnt[6]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 1.353      ;
; -0.321 ; FrequencyDivider:frq1|cnt[7]                                                                                                                                     ; FrequencyDivider:frq1|cnt[7]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 1.353      ;
; -0.321 ; FrequencyDivider:frq1|cnt[7]                                                                                                                                     ; FrequencyDivider:frq1|cnt[8]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 1.353      ;
; -0.305 ; FrequencyDivider:frq1|cnt[1]                                                                                                                                     ; FrequencyDivider:frq1|cnt[1]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 1.337      ;
; -0.305 ; FrequencyDivider:frq1|cnt[1]                                                                                                                                     ; FrequencyDivider:frq1|cnt[2]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 1.337      ;
; -0.305 ; FrequencyDivider:frq1|cnt[1]                                                                                                                                     ; FrequencyDivider:frq1|cnt[3]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 1.337      ;
; -0.305 ; FrequencyDivider:frq1|cnt[1]                                                                                                                                     ; FrequencyDivider:frq1|cnt[4]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 1.337      ;
; -0.305 ; FrequencyDivider:frq1|cnt[1]                                                                                                                                     ; FrequencyDivider:frq1|cnt[5]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 1.337      ;
; -0.305 ; FrequencyDivider:frq1|cnt[1]                                                                                                                                     ; FrequencyDivider:frq1|cnt[6]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 1.337      ;
; -0.305 ; FrequencyDivider:frq1|cnt[1]                                                                                                                                     ; FrequencyDivider:frq1|cnt[7]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 1.337      ;
; -0.305 ; FrequencyDivider:frq1|cnt[1]                                                                                                                                     ; FrequencyDivider:frq1|cnt[8]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 1.337      ;
; -0.272 ; FrequencyDivider:frq1|cnt[6]                                                                                                                                     ; FrequencyDivider:frq1|cnt[1]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 1.304      ;
; -0.272 ; FrequencyDivider:frq1|cnt[6]                                                                                                                                     ; FrequencyDivider:frq1|cnt[2]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 1.304      ;
; -0.272 ; FrequencyDivider:frq1|cnt[6]                                                                                                                                     ; FrequencyDivider:frq1|cnt[3]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 1.304      ;
; -0.272 ; FrequencyDivider:frq1|cnt[6]                                                                                                                                     ; FrequencyDivider:frq1|cnt[4]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 1.304      ;
; -0.272 ; FrequencyDivider:frq1|cnt[6]                                                                                                                                     ; FrequencyDivider:frq1|cnt[5]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 1.304      ;
; -0.272 ; FrequencyDivider:frq1|cnt[6]                                                                                                                                     ; FrequencyDivider:frq1|cnt[6]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 1.304      ;
; -0.272 ; FrequencyDivider:frq1|cnt[6]                                                                                                                                     ; FrequencyDivider:frq1|cnt[7]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 1.304      ;
; -0.272 ; FrequencyDivider:frq1|cnt[6]                                                                                                                                     ; FrequencyDivider:frq1|cnt[8]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 1.304      ;
; -0.235 ; FrequencyDivider:frq1|cnt[3]                                                                                                                                     ; FrequencyDivider:frq1|cnt[1]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 1.267      ;
; -0.235 ; FrequencyDivider:frq1|cnt[3]                                                                                                                                     ; FrequencyDivider:frq1|cnt[2]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 1.267      ;
; -0.235 ; FrequencyDivider:frq1|cnt[3]                                                                                                                                     ; FrequencyDivider:frq1|cnt[3]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 1.267      ;
; -0.235 ; FrequencyDivider:frq1|cnt[3]                                                                                                                                     ; FrequencyDivider:frq1|cnt[4]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 1.267      ;
; -0.235 ; FrequencyDivider:frq1|cnt[3]                                                                                                                                     ; FrequencyDivider:frq1|cnt[5]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 1.267      ;
; -0.235 ; FrequencyDivider:frq1|cnt[3]                                                                                                                                     ; FrequencyDivider:frq1|cnt[6]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 1.267      ;
; -0.235 ; FrequencyDivider:frq1|cnt[3]                                                                                                                                     ; FrequencyDivider:frq1|cnt[7]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 1.267      ;
; -0.235 ; FrequencyDivider:frq1|cnt[3]                                                                                                                                     ; FrequencyDivider:frq1|cnt[8]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 1.267      ;
; -0.206 ; FrequencyDivider:frq2|cnt[6]                                                                                                                                     ; FrequencyDivider:frq2|cnt[0]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 1.238      ;
; -0.206 ; FrequencyDivider:frq2|cnt[6]                                                                                                                                     ; FrequencyDivider:frq2|cnt[1]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 1.238      ;
; -0.206 ; FrequencyDivider:frq2|cnt[6]                                                                                                                                     ; FrequencyDivider:frq2|cnt[2]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 1.238      ;
; -0.206 ; FrequencyDivider:frq2|cnt[6]                                                                                                                                     ; FrequencyDivider:frq2|cnt[3]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 1.238      ;
; -0.206 ; FrequencyDivider:frq2|cnt[6]                                                                                                                                     ; FrequencyDivider:frq2|cnt[4]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 1.238      ;
; -0.206 ; FrequencyDivider:frq2|cnt[6]                                                                                                                                     ; FrequencyDivider:frq2|cnt[5]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 1.238      ;
; -0.206 ; FrequencyDivider:frq2|cnt[6]                                                                                                                                     ; FrequencyDivider:frq2|cnt[6]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 1.238      ;
; -0.206 ; FrequencyDivider:frq2|cnt[6]                                                                                                                                     ; FrequencyDivider:frq2|cnt[7]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 1.238      ;
; -0.206 ; FrequencyDivider:frq2|cnt[6]                                                                                                                                     ; FrequencyDivider:frq2|cnt[8]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 1.238      ;
; -0.196 ; FrequencyDivider:frq1|cnt[5]                                                                                                                                     ; FrequencyDivider:frq1|cnt[1]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 1.228      ;
; -0.196 ; FrequencyDivider:frq1|cnt[5]                                                                                                                                     ; FrequencyDivider:frq1|cnt[2]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 1.228      ;
; -0.196 ; FrequencyDivider:frq1|cnt[5]                                                                                                                                     ; FrequencyDivider:frq1|cnt[3]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 1.228      ;
; -0.196 ; FrequencyDivider:frq1|cnt[5]                                                                                                                                     ; FrequencyDivider:frq1|cnt[4]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 1.228      ;
; -0.196 ; FrequencyDivider:frq1|cnt[5]                                                                                                                                     ; FrequencyDivider:frq1|cnt[5]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 1.228      ;
; -0.196 ; FrequencyDivider:frq1|cnt[5]                                                                                                                                     ; FrequencyDivider:frq1|cnt[6]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 1.228      ;
; -0.196 ; FrequencyDivider:frq1|cnt[5]                                                                                                                                     ; FrequencyDivider:frq1|cnt[7]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 1.228      ;
; -0.196 ; FrequencyDivider:frq1|cnt[5]                                                                                                                                     ; FrequencyDivider:frq1|cnt[8]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 1.228      ;
; -0.188 ; FrequencyDivider:frq1|cnt[2]                                                                                                                                     ; FrequencyDivider:frq1|cnt[1]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 1.220      ;
; -0.188 ; FrequencyDivider:frq1|cnt[2]                                                                                                                                     ; FrequencyDivider:frq1|cnt[2]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 1.220      ;
; -0.188 ; FrequencyDivider:frq1|cnt[2]                                                                                                                                     ; FrequencyDivider:frq1|cnt[3]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 1.220      ;
; -0.188 ; FrequencyDivider:frq1|cnt[2]                                                                                                                                     ; FrequencyDivider:frq1|cnt[4]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 1.220      ;
; -0.188 ; FrequencyDivider:frq1|cnt[2]                                                                                                                                     ; FrequencyDivider:frq1|cnt[5]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 1.220      ;
; -0.188 ; FrequencyDivider:frq1|cnt[2]                                                                                                                                     ; FrequencyDivider:frq1|cnt[6]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 1.220      ;
; -0.188 ; FrequencyDivider:frq1|cnt[2]                                                                                                                                     ; FrequencyDivider:frq1|cnt[7]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 1.220      ;
; -0.188 ; FrequencyDivider:frq1|cnt[2]                                                                                                                                     ; FrequencyDivider:frq1|cnt[8]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 1.220      ;
; -0.134 ; FrequencyDivider:frq1|cnt[4]                                                                                                                                     ; FrequencyDivider:frq1|cnt[0]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.200      ; 1.366      ;
; -0.126 ; one_pulser:inst1|CS.B                                                                                                                                            ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a0~portb_address_reg2 ; clk                          ; clk         ; 1.000        ; 0.070      ; 1.195      ;
; -0.126 ; one_pulser:inst1|CS.B                                                                                                                                            ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a0~portb_address_reg1 ; clk                          ; clk         ; 1.000        ; 0.070      ; 1.195      ;
; -0.126 ; one_pulser:inst1|CS.B                                                                                                                                            ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a0~portb_address_reg0 ; clk                          ; clk         ; 1.000        ; 0.070      ; 1.195      ;
; -0.125 ; FrequencyDivider:frq2|cnt[7]                                                                                                                                     ; FrequencyDivider:frq2|cnt[0]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 1.157      ;
; -0.125 ; FrequencyDivider:frq2|cnt[7]                                                                                                                                     ; FrequencyDivider:frq2|cnt[1]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 1.157      ;
; -0.125 ; FrequencyDivider:frq2|cnt[7]                                                                                                                                     ; FrequencyDivider:frq2|cnt[2]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 1.157      ;
; -0.125 ; FrequencyDivider:frq2|cnt[7]                                                                                                                                     ; FrequencyDivider:frq2|cnt[3]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 1.157      ;
; -0.125 ; FrequencyDivider:frq2|cnt[7]                                                                                                                                     ; FrequencyDivider:frq2|cnt[4]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 1.157      ;
; -0.125 ; FrequencyDivider:frq2|cnt[7]                                                                                                                                     ; FrequencyDivider:frq2|cnt[5]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 1.157      ;
; -0.125 ; FrequencyDivider:frq2|cnt[7]                                                                                                                                     ; FrequencyDivider:frq2|cnt[6]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 1.157      ;
; -0.125 ; FrequencyDivider:frq2|cnt[7]                                                                                                                                     ; FrequencyDivider:frq2|cnt[7]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 1.157      ;
; -0.125 ; FrequencyDivider:frq2|cnt[7]                                                                                                                                     ; FrequencyDivider:frq2|cnt[8]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.000      ; 1.157      ;
; -0.121 ; FrequencyDivider:frq1|cnt[7]                                                                                                                                     ; FrequencyDivider:frq1|cnt[0]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.200      ; 1.353      ;
; -0.105 ; FrequencyDivider:frq1|cnt[1]                                                                                                                                     ; FrequencyDivider:frq1|cnt[0]                                                                                                                                      ; clk                          ; clk         ; 1.000        ; 0.200      ; 1.337      ;
; -0.095 ; one_pulser:inst11|CS.B                                                                                                                                           ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a0~porta_datain_reg4  ; clk                          ; clk         ; 1.000        ; 0.065      ; 1.159      ;
; -0.095 ; one_pulser:inst11|CS.B                                                                                                                                           ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a0~porta_datain_reg3  ; clk                          ; clk         ; 1.000        ; 0.065      ; 1.159      ;
; -0.095 ; one_pulser:inst11|CS.B                                                                                                                                           ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a0~porta_datain_reg2  ; clk                          ; clk         ; 1.000        ; 0.065      ; 1.159      ;
; -0.095 ; one_pulser:inst11|CS.B                                                                                                                                           ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a0~porta_datain_reg1  ; clk                          ; clk         ; 1.000        ; 0.065      ; 1.159      ;
; -0.095 ; one_pulser:inst11|CS.B                                                                                                                                           ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a0~porta_address_reg2 ; clk                          ; clk         ; 1.000        ; 0.066      ; 1.160      ;
+--------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'FrequencyDivider:frq1|cnt[0]'                                                                                                                                                                                                                                                                                           ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                                         ; To Node                                                ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; -1.255 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[8]                                                                                                                   ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[8] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -1.040     ; 1.247      ;
; -1.226 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[4]                                                                                                                   ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[8] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -1.040     ; 1.218      ;
; -1.193 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[1]                                                                                                                   ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[8] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -1.040     ; 1.185      ;
; -1.181 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[2]                                                                                                                   ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[8] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -1.040     ; 1.173      ;
; -1.159 ; MessageProcess:inst6|ps                                                                                                                                           ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[8] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -1.041     ; 1.150      ;
; -1.156 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[9]                                                                                                                   ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[8] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -1.040     ; 1.148      ;
; -1.129 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[6]                                                                                                                   ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[8] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -1.040     ; 1.121      ;
; -1.120 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[3]                                                                                                                   ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[8] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -1.040     ; 1.112      ;
; -1.112 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[7]                                                                                                                   ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[8] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -1.040     ; 1.104      ;
; -1.083 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[0]                                                                                                                   ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[8] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -1.040     ; 1.075      ;
; -1.068 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[5]                                                                                                                   ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[8] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -1.040     ; 1.060      ;
; -0.886 ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a0~portb_address_reg0 ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[0] ; clk                          ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.411      ; 2.329      ;
; -0.886 ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a0~portb_address_reg1 ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[0] ; clk                          ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.411      ; 2.329      ;
; -0.886 ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a0~portb_address_reg2 ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[0] ; clk                          ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.411      ; 2.329      ;
; -0.885 ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a0~portb_address_reg0 ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[2] ; clk                          ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.411      ; 2.328      ;
; -0.885 ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a0~portb_address_reg0 ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[4] ; clk                          ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.411      ; 2.328      ;
; -0.885 ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a0~portb_address_reg1 ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[2] ; clk                          ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.411      ; 2.328      ;
; -0.885 ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a0~portb_address_reg2 ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[2] ; clk                          ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.411      ; 2.328      ;
; -0.885 ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a0~portb_address_reg1 ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[4] ; clk                          ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.411      ; 2.328      ;
; -0.885 ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a0~portb_address_reg2 ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[4] ; clk                          ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.411      ; 2.328      ;
; -0.883 ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a0~portb_address_reg0 ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[1] ; clk                          ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.411      ; 2.326      ;
; -0.883 ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a0~portb_address_reg1 ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[1] ; clk                          ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.411      ; 2.326      ;
; -0.883 ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a0~portb_address_reg2 ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[1] ; clk                          ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.411      ; 2.326      ;
; -0.872 ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a0~portb_address_reg0 ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[3] ; clk                          ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.411      ; 2.315      ;
; -0.872 ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a0~portb_address_reg1 ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[3] ; clk                          ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.411      ; 2.315      ;
; -0.872 ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a0~portb_address_reg2 ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[3] ; clk                          ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.411      ; 2.315      ;
; -0.548 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[8]                                                                                                                   ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[1] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -0.004     ; 1.576      ;
; -0.548 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[8]                                                                                                                   ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[2] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -0.004     ; 1.576      ;
; -0.548 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[8]                                                                                                                   ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[3] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -0.004     ; 1.576      ;
; -0.548 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[8]                                                                                                                   ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[4] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -0.004     ; 1.576      ;
; -0.519 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[4]                                                                                                                   ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[1] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -0.004     ; 1.547      ;
; -0.519 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[4]                                                                                                                   ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[2] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -0.004     ; 1.547      ;
; -0.519 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[4]                                                                                                                   ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[3] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -0.004     ; 1.547      ;
; -0.519 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[4]                                                                                                                   ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[4] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -0.004     ; 1.547      ;
; -0.486 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[1]                                                                                                                   ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[1] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -0.004     ; 1.514      ;
; -0.486 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[1]                                                                                                                   ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[2] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -0.004     ; 1.514      ;
; -0.486 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[1]                                                                                                                   ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[3] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -0.004     ; 1.514      ;
; -0.486 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[1]                                                                                                                   ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[4] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -0.004     ; 1.514      ;
; -0.478 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[4]                                                                                                                   ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[0] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -0.004     ; 1.506      ;
; -0.474 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[2]                                                                                                                   ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[1] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -0.004     ; 1.502      ;
; -0.474 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[2]                                                                                                                   ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[2] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -0.004     ; 1.502      ;
; -0.474 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[2]                                                                                                                   ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[3] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -0.004     ; 1.502      ;
; -0.474 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[2]                                                                                                                   ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[4] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -0.004     ; 1.502      ;
; -0.472 ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[7]                                                                                                            ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[8] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -1.041     ; 0.463      ;
; -0.452 ; MessageProcess:inst6|ps                                                                                                                                           ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[1] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -0.005     ; 1.479      ;
; -0.452 ; MessageProcess:inst6|ps                                                                                                                                           ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[2] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -0.005     ; 1.479      ;
; -0.452 ; MessageProcess:inst6|ps                                                                                                                                           ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[3] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -0.005     ; 1.479      ;
; -0.452 ; MessageProcess:inst6|ps                                                                                                                                           ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[4] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -0.005     ; 1.479      ;
; -0.449 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[9]                                                                                                                   ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[1] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -0.004     ; 1.477      ;
; -0.449 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[9]                                                                                                                   ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[2] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -0.004     ; 1.477      ;
; -0.449 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[9]                                                                                                                   ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[3] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -0.004     ; 1.477      ;
; -0.449 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[9]                                                                                                                   ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[4] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -0.004     ; 1.477      ;
; -0.422 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[6]                                                                                                                   ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[1] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -0.004     ; 1.450      ;
; -0.422 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[6]                                                                                                                   ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[2] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -0.004     ; 1.450      ;
; -0.422 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[6]                                                                                                                   ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[3] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -0.004     ; 1.450      ;
; -0.422 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[6]                                                                                                                   ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[4] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -0.004     ; 1.450      ;
; -0.413 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[3]                                                                                                                   ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[1] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -0.004     ; 1.441      ;
; -0.413 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[3]                                                                                                                   ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[2] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -0.004     ; 1.441      ;
; -0.413 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[3]                                                                                                                   ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[3] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -0.004     ; 1.441      ;
; -0.413 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[3]                                                                                                                   ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[4] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -0.004     ; 1.441      ;
; -0.407 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[8]                                                                                                                   ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[5] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 1.440      ;
; -0.407 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[8]                                                                                                                   ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[6] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 1.440      ;
; -0.407 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[8]                                                                                                                   ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[7] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 1.440      ;
; -0.405 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[7]                                                                                                                   ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[1] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -0.004     ; 1.433      ;
; -0.405 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[7]                                                                                                                   ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[2] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -0.004     ; 1.433      ;
; -0.405 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[7]                                                                                                                   ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[3] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -0.004     ; 1.433      ;
; -0.405 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[7]                                                                                                                   ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[4] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -0.004     ; 1.433      ;
; -0.381 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[6]                                                                                                                   ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[0] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -0.004     ; 1.409      ;
; -0.378 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[4]                                                                                                                   ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[5] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 1.411      ;
; -0.378 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[4]                                                                                                                   ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[6] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 1.411      ;
; -0.378 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[4]                                                                                                                   ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[7] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 1.411      ;
; -0.376 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[0]                                                                                                                   ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[1] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -0.004     ; 1.404      ;
; -0.376 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[0]                                                                                                                   ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[2] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -0.004     ; 1.404      ;
; -0.376 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[0]                                                                                                                   ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[3] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -0.004     ; 1.404      ;
; -0.376 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[0]                                                                                                                   ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[4] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -0.004     ; 1.404      ;
; -0.364 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[7]                                                                                                                   ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[0] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -0.004     ; 1.392      ;
; -0.361 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[5]                                                                                                                   ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[1] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -0.004     ; 1.389      ;
; -0.361 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[5]                                                                                                                   ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[2] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -0.004     ; 1.389      ;
; -0.361 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[5]                                                                                                                   ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[3] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -0.004     ; 1.389      ;
; -0.361 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[5]                                                                                                                   ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[4] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -0.004     ; 1.389      ;
; -0.354 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[4]                                                                                                                   ; MessageProcess:inst6|UpCounter:SineCounter|cnt[2]      ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -0.004     ; 1.382      ;
; -0.352 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[4]                                                                                                                   ; MessageProcess:inst6|UpCounter:SineCounter|cnt[3]      ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -0.004     ; 1.380      ;
; -0.351 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[4]                                                                                                                   ; MessageProcess:inst6|UpCounter:SineCounter|cnt[0]      ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -0.004     ; 1.379      ;
; -0.347 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[4]                                                                                                                   ; MessageProcess:inst6|UpCounter:SineCounter|cnt[1]      ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -0.004     ; 1.375      ;
; -0.346 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[1]                                                                                                                   ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[0] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -0.004     ; 1.374      ;
; -0.345 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[1]                                                                                                                   ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[5] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 1.378      ;
; -0.345 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[1]                                                                                                                   ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[6] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 1.378      ;
; -0.345 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[1]                                                                                                                   ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[7] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 1.378      ;
; -0.337 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[8]                                                                                                                   ; MessageProcess:inst6|UpCounter:SineMaker|cnt[0]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.000      ; 1.369      ;
; -0.337 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[8]                                                                                                                   ; MessageProcess:inst6|UpCounter:SineMaker|cnt[3]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.000      ; 1.369      ;
; -0.337 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[8]                                                                                                                   ; MessageProcess:inst6|UpCounter:SineMaker|cnt[2]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.000      ; 1.369      ;
; -0.337 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[8]                                                                                                                   ; MessageProcess:inst6|UpCounter:SineMaker|cnt[1]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.000      ; 1.369      ;
; -0.337 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[8]                                                                                                                   ; MessageProcess:inst6|UpCounter:SineMaker|cnt[8]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.000      ; 1.369      ;
; -0.337 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[8]                                                                                                                   ; MessageProcess:inst6|UpCounter:SineMaker|cnt[9]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.000      ; 1.369      ;
; -0.337 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[8]                                                                                                                   ; MessageProcess:inst6|UpCounter:SineMaker|cnt[4]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.000      ; 1.369      ;
; -0.337 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[8]                                                                                                                   ; MessageProcess:inst6|UpCounter:SineMaker|cnt[5]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.000      ; 1.369      ;
; -0.337 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[8]                                                                                                                   ; MessageProcess:inst6|UpCounter:SineMaker|cnt[6]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.000      ; 1.369      ;
; -0.337 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[8]                                                                                                                   ; MessageProcess:inst6|UpCounter:SineMaker|cnt[7]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.000      ; 1.369      ;
; -0.334 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[2]                                                                                                                   ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[0] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -0.004     ; 1.362      ;
; -0.333 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[2]                                                                                                                   ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[5] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 1.366      ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                                                                                                                                                                                                       ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                 ; To Node                                                                                                                                                           ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------+-------------+--------------+------------+------------+
; -1.493 ; FrequencyDivider:frq1|cnt[0]                                                                                                              ; FrequencyDivider:frq1|cnt[0]                                                                                                                                      ; FrequencyDivider:frq1|cnt[0] ; clk         ; 0.000        ; 1.790      ; 0.590      ;
; -1.155 ; FrequencyDivider:frq1|cnt[0]                                                                                                              ; FrequencyDivider:frq1|cnt[1]                                                                                                                                      ; FrequencyDivider:frq1|cnt[0] ; clk         ; 0.000        ; 1.590      ; 0.728      ;
; -1.061 ; FrequencyDivider:frq1|cnt[0]                                                                                                              ; FrequencyDivider:frq1|cnt[2]                                                                                                                                      ; FrequencyDivider:frq1|cnt[0] ; clk         ; 0.000        ; 1.590      ; 0.822      ;
; -1.026 ; FrequencyDivider:frq1|cnt[0]                                                                                                              ; FrequencyDivider:frq1|cnt[3]                                                                                                                                      ; FrequencyDivider:frq1|cnt[0] ; clk         ; 0.000        ; 1.590      ; 0.857      ;
; -0.993 ; FrequencyDivider:frq1|cnt[0]                                                                                                              ; FrequencyDivider:frq1|cnt[0]                                                                                                                                      ; FrequencyDivider:frq1|cnt[0] ; clk         ; -0.500       ; 1.790      ; 0.590      ;
; -0.991 ; FrequencyDivider:frq1|cnt[0]                                                                                                              ; FrequencyDivider:frq1|cnt[4]                                                                                                                                      ; FrequencyDivider:frq1|cnt[0] ; clk         ; 0.000        ; 1.590      ; 0.892      ;
; -0.956 ; FrequencyDivider:frq1|cnt[0]                                                                                                              ; FrequencyDivider:frq1|cnt[5]                                                                                                                                      ; FrequencyDivider:frq1|cnt[0] ; clk         ; 0.000        ; 1.590      ; 0.927      ;
; -0.921 ; FrequencyDivider:frq1|cnt[0]                                                                                                              ; FrequencyDivider:frq1|cnt[6]                                                                                                                                      ; FrequencyDivider:frq1|cnt[0] ; clk         ; 0.000        ; 1.590      ; 0.962      ;
; -0.886 ; FrequencyDivider:frq1|cnt[0]                                                                                                              ; FrequencyDivider:frq1|cnt[7]                                                                                                                                      ; FrequencyDivider:frq1|cnt[0] ; clk         ; 0.000        ; 1.590      ; 0.997      ;
; -0.851 ; FrequencyDivider:frq1|cnt[0]                                                                                                              ; FrequencyDivider:frq1|cnt[8]                                                                                                                                      ; FrequencyDivider:frq1|cnt[0] ; clk         ; 0.000        ; 1.590      ; 1.032      ;
; -0.655 ; FrequencyDivider:frq1|cnt[0]                                                                                                              ; FrequencyDivider:frq1|cnt[1]                                                                                                                                      ; FrequencyDivider:frq1|cnt[0] ; clk         ; -0.500       ; 1.590      ; 0.728      ;
; -0.561 ; FrequencyDivider:frq1|cnt[0]                                                                                                              ; FrequencyDivider:frq1|cnt[2]                                                                                                                                      ; FrequencyDivider:frq1|cnt[0] ; clk         ; -0.500       ; 1.590      ; 0.822      ;
; -0.526 ; FrequencyDivider:frq1|cnt[0]                                                                                                              ; FrequencyDivider:frq1|cnt[3]                                                                                                                                      ; FrequencyDivider:frq1|cnt[0] ; clk         ; -0.500       ; 1.590      ; 0.857      ;
; -0.491 ; FrequencyDivider:frq1|cnt[0]                                                                                                              ; FrequencyDivider:frq1|cnt[4]                                                                                                                                      ; FrequencyDivider:frq1|cnt[0] ; clk         ; -0.500       ; 1.590      ; 0.892      ;
; -0.456 ; FrequencyDivider:frq1|cnt[0]                                                                                                              ; FrequencyDivider:frq1|cnt[5]                                                                                                                                      ; FrequencyDivider:frq1|cnt[0] ; clk         ; -0.500       ; 1.590      ; 0.927      ;
; -0.421 ; FrequencyDivider:frq1|cnt[0]                                                                                                              ; FrequencyDivider:frq1|cnt[6]                                                                                                                                      ; FrequencyDivider:frq1|cnt[0] ; clk         ; -0.500       ; 1.590      ; 0.962      ;
; -0.386 ; FrequencyDivider:frq1|cnt[0]                                                                                                              ; FrequencyDivider:frq1|cnt[7]                                                                                                                                      ; FrequencyDivider:frq1|cnt[0] ; clk         ; -0.500       ; 1.590      ; 0.997      ;
; -0.351 ; FrequencyDivider:frq1|cnt[0]                                                                                                              ; FrequencyDivider:frq1|cnt[8]                                                                                                                                      ; FrequencyDivider:frq1|cnt[0] ; clk         ; -0.500       ; 1.590      ; 1.032      ;
; 0.215  ; dac_pwm:inst7|counter[0]                                                                                                                  ; dac_pwm:inst7|counter[0]                                                                                                                                          ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|a_fefifo_m4f:fifo_state|b_non_empty                    ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|a_fefifo_m4f:fifo_state|b_non_empty                                            ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|a_fefifo_m4f:fifo_state|b_full                         ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|a_fefifo_m4f:fifo_state|b_full                                                 ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.240  ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|cntr_cjb:wr_ptr|safe_q[2]                              ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|cntr_cjb:wr_ptr|safe_q[2]                                                      ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.243  ; dac_pwm:inst7|counter[7]                                                                                                                  ; dac_pwm:inst7|counter[7]                                                                                                                                          ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243  ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|cntr_cjb:rd_ptr_count|safe_q[2]                        ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|cntr_cjb:rd_ptr_count|safe_q[2]                                                ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.247  ; FrequencyDivider:frq1|cnt[8]                                                                                                              ; FrequencyDivider:frq1|cnt[8]                                                                                                                                      ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.399      ;
; 0.251  ; FrequencyDivider:frq2|cnt[8]                                                                                                              ; FrequencyDivider:frq2|cnt[8]                                                                                                                                      ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.403      ;
; 0.303  ; one_pulser:inst1|CS.A                                                                                                                     ; one_pulser:inst1|CS.B                                                                                                                                             ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.455      ;
; 0.355  ; dac_pwm:inst7|counter[2]                                                                                                                  ; dac_pwm:inst7|counter[2]                                                                                                                                          ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.507      ;
; 0.356  ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|cntr_cjb:wr_ptr|safe_q[1]                              ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|cntr_cjb:wr_ptr|safe_q[1]                                                      ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.508      ;
; 0.358  ; dac_pwm:inst7|counter[3]                                                                                                                  ; dac_pwm:inst7|counter[3]                                                                                                                                          ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; dac_pwm:inst7|counter[5]                                                                                                                  ; dac_pwm:inst7|counter[5]                                                                                                                                          ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.361  ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|cntr_cjb:rd_ptr_count|safe_q[0]                        ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|cntr_cjb:rd_ptr_count|safe_q[0]                                                ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|cntr_cjb:rd_ptr_count|safe_q[1]                        ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|cntr_cjb:rd_ptr_count|safe_q[1]                                                ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; FrequencyDivider:frq1|cnt[3]                                                                                                              ; FrequencyDivider:frq1|cnt[3]                                                                                                                                      ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.362  ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|a_fefifo_m4f:fifo_state|cntr_oj7:count_usedw|safe_q[1] ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|a_fefifo_m4f:fifo_state|cntr_oj7:count_usedw|safe_q[1]                         ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.514      ;
; 0.362  ; FrequencyDivider:frq1|cnt[5]                                                                                                              ; FrequencyDivider:frq1|cnt[5]                                                                                                                                      ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.514      ;
; 0.363  ; FrequencyDivider:frq2|cnt[0]                                                                                                              ; FrequencyDivider:frq2|cnt[0]                                                                                                                                      ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.364  ; one_pulser:inst11|CS.A                                                                                                                    ; one_pulser:inst11|CS.B                                                                                                                                            ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.516      ;
; 0.364  ; FrequencyDivider:frq2|cnt[2]                                                                                                              ; FrequencyDivider:frq2|cnt[2]                                                                                                                                      ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.516      ;
; 0.365  ; FrequencyDivider:frq1|cnt[7]                                                                                                              ; FrequencyDivider:frq1|cnt[7]                                                                                                                                      ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.365  ; FrequencyDivider:frq2|cnt[4]                                                                                                              ; FrequencyDivider:frq2|cnt[4]                                                                                                                                      ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.367  ; FrequencyDivider:frq2|cnt[6]                                                                                                              ; FrequencyDivider:frq2|cnt[6]                                                                                                                                      ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.367  ; FrequencyDivider:frq2|cnt[7]                                                                                                              ; FrequencyDivider:frq2|cnt[7]                                                                                                                                      ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.369  ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|cntr_cjb:wr_ptr|safe_q[0]                              ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|cntr_cjb:wr_ptr|safe_q[0]                                                      ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.370  ; FrequencyDivider:frq1|cnt[1]                                                                                                              ; FrequencyDivider:frq1|cnt[1]                                                                                                                                      ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.522      ;
; 0.371  ; dac_pwm:inst7|counter[4]                                                                                                                  ; dac_pwm:inst7|counter[4]                                                                                                                                          ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|a_fefifo_m4f:fifo_state|b_full                         ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|a_fefifo_m4f:fifo_state|b_non_empty                                            ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.372  ; dac_pwm:inst7|counter[6]                                                                                                                  ; dac_pwm:inst7|counter[6]                                                                                                                                          ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; FrequencyDivider:frq1|cnt[2]                                                                                                              ; FrequencyDivider:frq1|cnt[2]                                                                                                                                      ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.377  ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|a_fefifo_m4f:fifo_state|cntr_oj7:count_usedw|safe_q[2] ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|a_fefifo_m4f:fifo_state|cntr_oj7:count_usedw|safe_q[2]                         ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.529      ;
; 0.377  ; FrequencyDivider:frq2|cnt[1]                                                                                                              ; FrequencyDivider:frq2|cnt[1]                                                                                                                                      ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.529      ;
; 0.378  ; FrequencyDivider:frq2|cnt[3]                                                                                                              ; FrequencyDivider:frq2|cnt[3]                                                                                                                                      ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.379  ; FrequencyDivider:frq2|cnt[5]                                                                                                              ; FrequencyDivider:frq2|cnt[5]                                                                                                                                      ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.531      ;
; 0.397  ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|cntr_cjb:wr_ptr|safe_q[1]                              ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a0~porta_address_reg1 ; clk                          ; clk         ; 0.000        ; 0.065      ; 0.600      ;
; 0.405  ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|cntr_cjb:wr_ptr|safe_q[0]                              ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a0~porta_address_reg0 ; clk                          ; clk         ; 0.000        ; 0.065      ; 0.608      ;
; 0.406  ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|cntr_cjb:rd_ptr_count|safe_q[0]                        ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a0~portb_address_reg0 ; clk                          ; clk         ; 0.000        ; 0.069      ; 0.613      ;
; 0.409  ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|cntr_cjb:wr_ptr|safe_q[2]                              ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a0~porta_address_reg2 ; clk                          ; clk         ; 0.000        ; 0.065      ; 0.612      ;
; 0.412  ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|a_fefifo_m4f:fifo_state|cntr_oj7:count_usedw|safe_q[0] ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|a_fefifo_m4f:fifo_state|b_full                                                 ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.564      ;
; 0.426  ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|cntr_cjb:rd_ptr_count|safe_q[2]                        ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a0~portb_address_reg2 ; clk                          ; clk         ; 0.000        ; 0.069      ; 0.633      ;
; 0.431  ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|a_fefifo_m4f:fifo_state|cntr_oj7:count_usedw|safe_q[0] ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|a_fefifo_m4f:fifo_state|b_non_empty                                            ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.583      ;
; 0.437  ; FrequencyDivider:frq1|cnt[4]                                                                                                              ; FrequencyDivider:frq1|cnt[4]                                                                                                                                      ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.589      ;
; 0.437  ; FrequencyDivider:frq1|cnt[6]                                                                                                              ; FrequencyDivider:frq1|cnt[6]                                                                                                                                      ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.589      ;
; 0.438  ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|a_fefifo_m4f:fifo_state|cntr_oj7:count_usedw|safe_q[0] ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|a_fefifo_m4f:fifo_state|cntr_oj7:count_usedw|safe_q[0]                         ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.590      ;
; 0.439  ; dac_pwm:inst7|counter[0]                                                                                                                  ; dac_pwm:inst7|counter[1]                                                                                                                                          ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.591      ;
; 0.442  ; one_pulser:inst11|CS.B                                                                                                                    ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|a_fefifo_m4f:fifo_state|b_full                                                 ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.594      ;
; 0.445  ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|cntr_cjb:rd_ptr_count|safe_q[1]                        ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a0~portb_address_reg1 ; clk                          ; clk         ; 0.000        ; 0.069      ; 0.652      ;
; 0.446  ; dac_pwm:inst7|counter[1]                                                                                                                  ; dac_pwm:inst7|counter[1]                                                                                                                                          ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.598      ;
; 0.449  ; dac_pwm:inst7|counter[7]                                                                                                                  ; dac_pwm:inst7|pwm_out                                                                                                                                             ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.601      ;
; 0.466  ; one_pulser:inst11|CS.B                                                                                                                    ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|a_fefifo_m4f:fifo_state|b_non_empty                                            ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.618      ;
; 0.474  ; one_pulser:inst11|CS.B                                                                                                                    ; one_pulser:inst11|CS.A                                                                                                                                            ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.626      ;
; 0.475  ; one_pulser:inst1|CS.B                                                                                                                     ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|a_fefifo_m4f:fifo_state|b_full                                                 ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.627      ;
; 0.476  ; one_pulser:inst1|CS.B                                                                                                                     ; one_pulser:inst1|CS.A                                                                                                                                             ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.628      ;
; 0.493  ; dac_pwm:inst7|counter[2]                                                                                                                  ; dac_pwm:inst7|counter[3]                                                                                                                                          ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.645      ;
; 0.494  ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|cntr_cjb:wr_ptr|safe_q[1]                              ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|cntr_cjb:wr_ptr|safe_q[2]                                                      ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.646      ;
; 0.496  ; dac_pwm:inst7|counter[3]                                                                                                                  ; dac_pwm:inst7|counter[4]                                                                                                                                          ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.648      ;
; 0.496  ; dac_pwm:inst7|counter[5]                                                                                                                  ; dac_pwm:inst7|counter[6]                                                                                                                                          ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.648      ;
; 0.499  ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|cntr_cjb:rd_ptr_count|safe_q[1]                        ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|cntr_cjb:rd_ptr_count|safe_q[2]                                                ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.651      ;
; 0.499  ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|cntr_cjb:rd_ptr_count|safe_q[0]                        ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|cntr_cjb:rd_ptr_count|safe_q[1]                                                ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.651      ;
; 0.499  ; FrequencyDivider:frq1|cnt[3]                                                                                                              ; FrequencyDivider:frq1|cnt[4]                                                                                                                                      ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.651      ;
; 0.500  ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|a_fefifo_m4f:fifo_state|cntr_oj7:count_usedw|safe_q[2] ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|a_fefifo_m4f:fifo_state|b_full                                                 ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.652      ;
; 0.500  ; FrequencyDivider:frq1|cnt[5]                                                                                                              ; FrequencyDivider:frq1|cnt[6]                                                                                                                                      ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.652      ;
; 0.502  ; FrequencyDivider:frq2|cnt[2]                                                                                                              ; FrequencyDivider:frq2|cnt[3]                                                                                                                                      ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.654      ;
; 0.503  ; FrequencyDivider:frq1|cnt[7]                                                                                                              ; FrequencyDivider:frq1|cnt[8]                                                                                                                                      ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.655      ;
; 0.503  ; FrequencyDivider:frq2|cnt[4]                                                                                                              ; FrequencyDivider:frq2|cnt[5]                                                                                                                                      ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.655      ;
; 0.505  ; FrequencyDivider:frq2|cnt[7]                                                                                                              ; FrequencyDivider:frq2|cnt[8]                                                                                                                                      ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.505  ; FrequencyDivider:frq2|cnt[6]                                                                                                              ; FrequencyDivider:frq2|cnt[7]                                                                                                                                      ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.509  ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|cntr_cjb:wr_ptr|safe_q[0]                              ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|cntr_cjb:wr_ptr|safe_q[1]                                                      ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.661      ;
; 0.511  ; dac_pwm:inst7|counter[4]                                                                                                                  ; dac_pwm:inst7|counter[5]                                                                                                                                          ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.663      ;
; 0.512  ; dac_pwm:inst7|counter[6]                                                                                                                  ; dac_pwm:inst7|counter[7]                                                                                                                                          ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.664      ;
; 0.512  ; FrequencyDivider:frq1|cnt[2]                                                                                                              ; FrequencyDivider:frq1|cnt[3]                                                                                                                                      ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.664      ;
; 0.517  ; FrequencyDivider:frq2|cnt[1]                                                                                                              ; FrequencyDivider:frq2|cnt[2]                                                                                                                                      ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.669      ;
; 0.518  ; FrequencyDivider:frq2|cnt[3]                                                                                                              ; FrequencyDivider:frq2|cnt[4]                                                                                                                                      ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.670      ;
; 0.519  ; FrequencyDivider:frq2|cnt[5]                                                                                                              ; FrequencyDivider:frq2|cnt[6]                                                                                                                                      ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.671      ;
; 0.528  ; dac_pwm:inst7|counter[2]                                                                                                                  ; dac_pwm:inst7|counter[4]                                                                                                                                          ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.680      ;
; 0.529  ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|a_fefifo_m4f:fifo_state|cntr_oj7:count_usedw|safe_q[1] ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|a_fefifo_m4f:fifo_state|b_non_empty                                            ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.681      ;
; 0.531  ; dac_pwm:inst7|counter[3]                                                                                                                  ; dac_pwm:inst7|counter[5]                                                                                                                                          ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.683      ;
; 0.531  ; dac_pwm:inst7|counter[5]                                                                                                                  ; dac_pwm:inst7|counter[7]                                                                                                                                          ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.683      ;
; 0.534  ; FrequencyDivider:frq1|cnt[3]                                                                                                              ; FrequencyDivider:frq1|cnt[5]                                                                                                                                      ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.686      ;
; 0.534  ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|cntr_cjb:rd_ptr_count|safe_q[0]                        ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|cntr_cjb:rd_ptr_count|safe_q[2]                                                ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.686      ;
; 0.535  ; FrequencyDivider:frq1|cnt[5]                                                                                                              ; FrequencyDivider:frq1|cnt[7]                                                                                                                                      ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.687      ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'FrequencyDivider:frq1|cnt[0]'                                                                                                                                                                                ;
+-------+--------------------------------------------------------+--------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                                              ; To Node                                                ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------+--------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.215 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[0] ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[0] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MessageProcess:inst6|UpCounter:SineCounter|cnt[0]      ; MessageProcess:inst6|UpCounter:SineCounter|cnt[0]      ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MessageProcess:inst6|UpCounter:SineCounter|cnt[1]      ; MessageProcess:inst6|UpCounter:SineCounter|cnt[1]      ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MessageProcess:inst6|UpCounter:SineCounter|cnt[2]      ; MessageProcess:inst6|UpCounter:SineCounter|cnt[2]      ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MessageProcess:inst6|UpCounter:SineCounter|cnt[3]      ; MessageProcess:inst6|UpCounter:SineCounter|cnt[3]      ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MessageProcess:inst6|ps                                ; MessageProcess:inst6|ps                                ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[0] ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[0] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.239 ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[5] ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[6] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[6] ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[7] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.391      ;
; 0.300 ; MessageProcess:inst6|ps                                ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[5] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.452      ;
; 0.302 ; MessageProcess:inst6|ps                                ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[7] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.454      ;
; 0.328 ; MessageProcess:inst6|ps                                ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[6] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.480      ;
; 0.356 ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[0] ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[1] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.508      ;
; 0.360 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[4] ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[4] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.362 ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[3] ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[4] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.514      ;
; 0.364 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[2] ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[2] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[1] ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[2] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.516      ;
; 0.367 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[0] ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[1] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[8]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[8]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[2] ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[3] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.519      ;
; 0.371 ; DDS:inst8|phase_accumulator:PA|ps.D                    ; DDS:inst8|phase_accumulator:PA|ps.A                    ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[0]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[0]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[3]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[3]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.374 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[7]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[7]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[1] ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[1] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.527      ;
; 0.378 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[5] ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[5] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.530      ;
; 0.380 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[3] ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[3] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.532      ;
; 0.382 ; MessageProcess:inst6|UpCounter:SineCounter|cnt[0]      ; MessageProcess:inst6|UpCounter:SineCounter|cnt[1]      ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.534      ;
; 0.406 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[5] ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout     ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.001      ; 0.559      ;
; 0.415 ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[4] ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[5] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.005      ; 0.572      ;
; 0.437 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[5]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[5]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.589      ;
; 0.440 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[2]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[2]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.592      ;
; 0.445 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[1]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[1]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.597      ;
; 0.448 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[6]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[6]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.600      ;
; 0.454 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[4]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[4]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.606      ;
; 0.455 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[9]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[9]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.607      ;
; 0.458 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[4] ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout     ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.001      ; 0.611      ;
; 0.459 ; MessageProcess:inst6|ps                                ; MessageProcess:inst6|UpCounter:SineMaker|cnt[0]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; -0.001     ; 0.610      ;
; 0.496 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[1] ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout     ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.001      ; 0.649      ;
; 0.498 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[4] ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[5] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.650      ;
; 0.502 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[0] ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[2] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.654      ;
; 0.505 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[8]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[9]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.508 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout     ; DDS:inst8|phase_accumulator:PA|ps.D                    ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.660      ;
; 0.508 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout     ; DDS:inst8|phase_accumulator:PA|ps.A                    ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.660      ;
; 0.508 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout     ; DDS:inst8|phase_accumulator:PA|ps.C                    ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.660      ;
; 0.512 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[0]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[1]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[3]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[4]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.664      ;
; 0.514 ; DDS:inst8|phase_accumulator:PA|ps.A                    ; DDS:inst8|phase_accumulator:PA|ps.B                    ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; -0.006     ; 0.660      ;
; 0.514 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[7]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[8]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.666      ;
; 0.515 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[1] ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[2] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.667      ;
; 0.519 ; MessageProcess:inst6|ps                                ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[1] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; -0.005     ; 0.666      ;
; 0.520 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[3] ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[4] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.672      ;
; 0.520 ; MessageProcess:inst6|ps                                ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[4] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; -0.005     ; 0.667      ;
; 0.520 ; MessageProcess:inst6|ps                                ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[3] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; -0.005     ; 0.667      ;
; 0.521 ; MessageProcess:inst6|ps                                ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[2] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; -0.005     ; 0.668      ;
; 0.527 ; DDS:inst8|phase_accumulator:PA|ps.B                    ; DDS:inst8|phase_accumulator:PA|ps.C                    ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.006      ; 0.685      ;
; 0.529 ; DDS:inst8|phase_accumulator:PA|ps.C                    ; DDS:inst8|phase_accumulator:PA|ps.D                    ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.681      ;
; 0.543 ; MessageProcess:inst6|UpCounter:SineCounter|cnt[3]      ; MessageProcess:inst6|UpCounter:SineCounter|cnt[0]      ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.695      ;
; 0.547 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[3]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[5]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.699      ;
; 0.547 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[0]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[2]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.699      ;
; 0.549 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[7]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[9]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.701      ;
; 0.551 ; MessageProcess:inst6|UpCounter:SineCounter|cnt[1]      ; MessageProcess:inst6|UpCounter:SineCounter|cnt[3]      ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.703      ;
; 0.554 ; MessageProcess:inst6|UpCounter:SineCounter|cnt[0]      ; MessageProcess:inst6|UpCounter:SineCounter|cnt[2]      ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.706      ;
; 0.555 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[3] ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[5] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.707      ;
; 0.557 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[2] ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[3] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.709      ;
; 0.567 ; MessageProcess:inst6|ps                                ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[0] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; -0.005     ; 0.714      ;
; 0.575 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[5]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[6]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.727      ;
; 0.577 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[3] ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout     ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.001      ; 0.730      ;
; 0.582 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[3]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[6]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.734      ;
; 0.583 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[1]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[2]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.735      ;
; 0.588 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[6]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[7]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.740      ;
; 0.592 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[2] ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[4] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.744      ;
; 0.594 ; MessageProcess:inst6|ps                                ; MessageProcess:inst6|UpCounter:SineMaker|cnt[1]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; -0.001     ; 0.745      ;
; 0.594 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[4]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[5]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.746      ;
; 0.595 ; MessageProcess:inst6|UpCounter:SineCounter|cnt[2]      ; MessageProcess:inst6|UpCounter:SineCounter|cnt[0]      ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.747      ;
; 0.595 ; MessageProcess:inst6|UpCounter:SineCounter|cnt[2]      ; MessageProcess:inst6|UpCounter:SineCounter|cnt[3]      ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.747      ;
; 0.596 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[0] ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[3] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.748      ;
; 0.607 ; MessageProcess:inst6|ps                                ; MessageProcess:inst6|UpCounter:SineCounter|cnt[0]      ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; -0.005     ; 0.754      ;
; 0.609 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[1] ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[3] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.761      ;
; 0.610 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[5]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[7]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.762      ;
; 0.617 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[3]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[7]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.769      ;
; 0.619 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[2] ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout     ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.001      ; 0.772      ;
; 0.623 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[6]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[8]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.775      ;
; 0.627 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[2] ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[5] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.779      ;
; 0.629 ; MessageProcess:inst6|ps                                ; MessageProcess:inst6|UpCounter:SineMaker|cnt[2]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; -0.001     ; 0.780      ;
; 0.629 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[4]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[6]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.781      ;
; 0.631 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[0] ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[4] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.783      ;
; 0.634 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[2]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[3]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.786      ;
; 0.641 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[0]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[3]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.793      ;
; 0.644 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[1] ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[4] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.796      ;
; 0.645 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[5]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[8]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.797      ;
; 0.652 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[3]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[8]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.804      ;
; 0.658 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[6]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[9]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.810      ;
; 0.659 ; MessageProcess:inst6|UpCounter:SineCounter|cnt[1]      ; MessageProcess:inst6|UpCounter:SineCounter|cnt[0]      ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.811      ;
; 0.664 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[4]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[7]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.816      ;
; 0.666 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[0] ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[5] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.818      ;
; 0.669 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[2]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[4]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.821      ;
; 0.670 ; MessageProcess:inst6|UpCounter:SineCounter|cnt[1]      ; MessageProcess:inst6|UpCounter:SineCounter|cnt[2]      ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.822      ;
; 0.676 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[0]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[4]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.828      ;
; 0.677 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[1]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[3]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.829      ;
+-------+--------------------------------------------------------+--------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a1~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a1~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a2~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a2~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a3~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a3~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a4~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|dpram_ot01:FIFOram|altsyncram_orj1:altsyncram2|ram_block3a4~porta_memory_reg0  ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                                                                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FrequencyDivider:frq1|cnt[0]                                                                                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FrequencyDivider:frq1|cnt[0]                                                                                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FrequencyDivider:frq1|cnt[1]                                                                                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FrequencyDivider:frq1|cnt[1]                                                                                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FrequencyDivider:frq1|cnt[2]                                                                                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FrequencyDivider:frq1|cnt[2]                                                                                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FrequencyDivider:frq1|cnt[3]                                                                                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FrequencyDivider:frq1|cnt[3]                                                                                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FrequencyDivider:frq1|cnt[4]                                                                                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FrequencyDivider:frq1|cnt[4]                                                                                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FrequencyDivider:frq1|cnt[5]                                                                                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FrequencyDivider:frq1|cnt[5]                                                                                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FrequencyDivider:frq1|cnt[6]                                                                                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FrequencyDivider:frq1|cnt[6]                                                                                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FrequencyDivider:frq1|cnt[7]                                                                                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FrequencyDivider:frq1|cnt[7]                                                                                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FrequencyDivider:frq1|cnt[8]                                                                                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FrequencyDivider:frq1|cnt[8]                                                                                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FrequencyDivider:frq2|cnt[0]                                                                                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FrequencyDivider:frq2|cnt[0]                                                                                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FrequencyDivider:frq2|cnt[1]                                                                                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FrequencyDivider:frq2|cnt[1]                                                                                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FrequencyDivider:frq2|cnt[2]                                                                                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FrequencyDivider:frq2|cnt[2]                                                                                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FrequencyDivider:frq2|cnt[3]                                                                                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FrequencyDivider:frq2|cnt[3]                                                                                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FrequencyDivider:frq2|cnt[4]                                                                                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FrequencyDivider:frq2|cnt[4]                                                                                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FrequencyDivider:frq2|cnt[5]                                                                                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FrequencyDivider:frq2|cnt[5]                                                                                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FrequencyDivider:frq2|cnt[6]                                                                                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FrequencyDivider:frq2|cnt[6]                                                                                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FrequencyDivider:frq2|cnt[7]                                                                                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FrequencyDivider:frq2|cnt[7]                                                                                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FrequencyDivider:frq2|cnt[8]                                                                                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FrequencyDivider:frq2|cnt[8]                                                                                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dac_pwm:inst7|counter[0]                                                                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dac_pwm:inst7|counter[0]                                                                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dac_pwm:inst7|counter[1]                                                                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dac_pwm:inst7|counter[1]                                                                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dac_pwm:inst7|counter[2]                                                                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dac_pwm:inst7|counter[2]                                                                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dac_pwm:inst7|counter[3]                                                                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dac_pwm:inst7|counter[3]                                                                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dac_pwm:inst7|counter[4]                                                                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dac_pwm:inst7|counter[4]                                                                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dac_pwm:inst7|counter[5]                                                                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dac_pwm:inst7|counter[5]                                                                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dac_pwm:inst7|counter[6]                                                                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dac_pwm:inst7|counter[6]                                                                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dac_pwm:inst7|counter[7]                                                                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dac_pwm:inst7|counter[7]                                                                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dac_pwm:inst7|pwm_out                                                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dac_pwm:inst7|pwm_out                                                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|a_fefifo_m4f:fifo_state|b_full                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|a_fefifo_m4f:fifo_state|b_full                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|a_fefifo_m4f:fifo_state|b_non_empty                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|a_fefifo_m4f:fifo_state|b_non_empty                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|a_fefifo_m4f:fifo_state|cntr_oj7:count_usedw|safe_q[0]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|a_fefifo_m4f:fifo_state|cntr_oj7:count_usedw|safe_q[0]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|a_fefifo_m4f:fifo_state|cntr_oj7:count_usedw|safe_q[1]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|a_fefifo_m4f:fifo_state|cntr_oj7:count_usedw|safe_q[1]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|a_fefifo_m4f:fifo_state|cntr_oj7:count_usedw|safe_q[2]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|a_fefifo_m4f:fifo_state|cntr_oj7:count_usedw|safe_q[2]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; fifo1:inst|scfifo:scfifo_component|scfifo_s931:auto_generated|a_dpfifo_3g31:dpfifo|cntr_cjb:rd_ptr_count|safe_q[0]                                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'FrequencyDivider:frq1|cnt[0]'                                                                                                 ;
+--------+--------------+----------------+------------------+------------------------------+------------+--------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                                                 ;
+--------+--------------+----------------+------------------+------------------------------+------------+--------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; DDS:inst8|phase_accumulator:PA|ps.A                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; DDS:inst8|phase_accumulator:PA|ps.A                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; DDS:inst8|phase_accumulator:PA|ps.B                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; DDS:inst8|phase_accumulator:PA|ps.B                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; DDS:inst8|phase_accumulator:PA|ps.C                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; DDS:inst8|phase_accumulator:PA|ps.C                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; DDS:inst8|phase_accumulator:PA|ps.D                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; DDS:inst8|phase_accumulator:PA|ps.D                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|UpCounter:SineCounter|cnt[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|UpCounter:SineCounter|cnt[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|UpCounter:SineCounter|cnt[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|UpCounter:SineCounter|cnt[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|UpCounter:SineCounter|cnt[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|UpCounter:SineCounter|cnt[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|UpCounter:SineCounter|cnt[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|UpCounter:SineCounter|cnt[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|UpCounter:SineMaker|cnt[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|UpCounter:SineMaker|cnt[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|UpCounter:SineMaker|cnt[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|UpCounter:SineMaker|cnt[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|UpCounter:SineMaker|cnt[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|UpCounter:SineMaker|cnt[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|UpCounter:SineMaker|cnt[3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|UpCounter:SineMaker|cnt[3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|UpCounter:SineMaker|cnt[4]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|UpCounter:SineMaker|cnt[4]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|UpCounter:SineMaker|cnt[5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|UpCounter:SineMaker|cnt[5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|UpCounter:SineMaker|cnt[6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|UpCounter:SineMaker|cnt[6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|UpCounter:SineMaker|cnt[7]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|UpCounter:SineMaker|cnt[7]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|UpCounter:SineMaker|cnt[8]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|UpCounter:SineMaker|cnt[8]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|UpCounter:SineMaker|cnt[9]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|UpCounter:SineMaker|cnt[9]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|ps                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|ps                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; frq1|WideAnd0|combout                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; frq1|WideAnd0|combout                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; frq1|WideAnd0|datad                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; frq1|WideAnd0|datad                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; frq1|WideAnd0~0|combout                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; frq1|WideAnd0~0|combout                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; frq1|WideAnd0~0|datad                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; frq1|WideAnd0~0|datad                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; frq1|WideAnd0~clkctrl|inclk[0]                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; frq1|WideAnd0~clkctrl|inclk[0]                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; frq1|WideAnd0~clkctrl|outclk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; frq1|WideAnd0~clkctrl|outclk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; frq1|cnt[0]|regout                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; frq1|cnt[0]|regout                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; inst4|OUT|combout                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; inst4|OUT|combout                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; inst4|OUT|datad                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; inst4|OUT|datad                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; inst4|OUT~clkctrl|inclk[0]                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; inst4|OUT~clkctrl|inclk[0]                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; inst4|OUT~clkctrl|outclk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; inst4|OUT~clkctrl|outclk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; inst6|MSG_REG|register[0]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; inst6|MSG_REG|register[0]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; inst6|MSG_REG|register[1]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; inst6|MSG_REG|register[1]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; inst6|MSG_REG|register[2]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; inst6|MSG_REG|register[2]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; inst6|MSG_REG|register[3]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; inst6|MSG_REG|register[3]|clk                          ;
+--------+--------------+----------------+------------------+------------------------------+------------+--------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                            ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; send      ; FrequencyDivider:frq1|cnt[0] ; 1.331  ; 1.331  ; Rise       ; FrequencyDivider:frq1|cnt[0] ;
; Mode      ; clk                          ; 1.229  ; 1.229  ; Rise       ; clk                          ;
; Msg[*]    ; clk                          ; -0.346 ; -0.346 ; Rise       ; clk                          ;
;  Msg[0]   ; clk                          ; -0.649 ; -0.649 ; Rise       ; clk                          ;
;  Msg[1]   ; clk                          ; -0.736 ; -0.736 ; Rise       ; clk                          ;
;  Msg[2]   ; clk                          ; -0.729 ; -0.729 ; Rise       ; clk                          ;
;  Msg[3]   ; clk                          ; -0.346 ; -0.346 ; Rise       ; clk                          ;
;  Msg[4]   ; clk                          ; -0.496 ; -0.496 ; Rise       ; clk                          ;
; SW[*]     ; clk                          ; -0.132 ; -0.132 ; Rise       ; clk                          ;
;  SW[0]    ; clk                          ; -0.317 ; -0.317 ; Rise       ; clk                          ;
;  SW[1]    ; clk                          ; -0.184 ; -0.184 ; Rise       ; clk                          ;
;  SW[2]    ; clk                          ; -0.132 ; -0.132 ; Rise       ; clk                          ;
; init      ; clk                          ; 2.726  ; 2.726  ; Rise       ; clk                          ;
; send      ; clk                          ; 1.951  ; 1.951  ; Rise       ; clk                          ;
; write     ; clk                          ; 1.795  ; 1.795  ; Rise       ; clk                          ;
+-----------+------------------------------+--------+--------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                             ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; send      ; FrequencyDivider:frq1|cnt[0] ; -1.211 ; -1.211 ; Rise       ; FrequencyDivider:frq1|cnt[0] ;
; Mode      ; clk                          ; -0.424 ; -0.424 ; Rise       ; clk                          ;
; Msg[*]    ; clk                          ; 0.875  ; 0.875  ; Rise       ; clk                          ;
;  Msg[0]   ; clk                          ; 0.788  ; 0.788  ; Rise       ; clk                          ;
;  Msg[1]   ; clk                          ; 0.875  ; 0.875  ; Rise       ; clk                          ;
;  Msg[2]   ; clk                          ; 0.868  ; 0.868  ; Rise       ; clk                          ;
;  Msg[3]   ; clk                          ; 0.485  ; 0.485  ; Rise       ; clk                          ;
;  Msg[4]   ; clk                          ; 0.635  ; 0.635  ; Rise       ; clk                          ;
; SW[*]     ; clk                          ; 0.548  ; 0.548  ; Rise       ; clk                          ;
;  SW[0]    ; clk                          ; 0.548  ; 0.548  ; Rise       ; clk                          ;
;  SW[1]    ; clk                          ; 0.543  ; 0.543  ; Rise       ; clk                          ;
;  SW[2]    ; clk                          ; 0.276  ; 0.276  ; Rise       ; clk                          ;
; init      ; clk                          ; -2.202 ; -2.202 ; Rise       ; clk                          ;
; send      ; clk                          ; -1.745 ; -1.745 ; Rise       ; clk                          ;
; write     ; clk                          ; -1.652 ; -1.652 ; Rise       ; clk                          ;
+-----------+------------------------------+--------+--------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; valid     ; FrequencyDivider:frq1|cnt[0] ; 4.929 ; 4.929 ; Rise       ; FrequencyDivider:frq1|cnt[0] ;
; empty_LED ; clk                          ; 3.960 ; 3.960 ; Rise       ; clk                          ;
; full_LED  ; clk                          ; 4.124 ; 4.124 ; Rise       ; clk                          ;
; out       ; clk                          ; 4.042 ; 4.042 ; Rise       ; clk                          ;
+-----------+------------------------------+-------+-------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                        ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; valid     ; FrequencyDivider:frq1|cnt[0] ; 4.929 ; 4.929 ; Rise       ; FrequencyDivider:frq1|cnt[0] ;
; empty_LED ; clk                          ; 3.960 ; 3.960 ; Rise       ; clk                          ;
; full_LED  ; clk                          ; 4.124 ; 4.124 ; Rise       ; clk                          ;
; out       ; clk                          ; 4.042 ; 4.042 ; Rise       ; clk                          ;
+-----------+------------------------------+-------+-------+------------+------------------------------+


+-----------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                           ;
+-------------------------------+----------+---------+----------+---------+---------------------+
; Clock                         ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack              ; -11.102  ; -1.951  ; N/A      ; N/A     ; -2.064              ;
;  FrequencyDivider:frq1|cnt[0] ; -3.337   ; 0.215   ; N/A      ; N/A     ; -0.611              ;
;  clk                          ; -11.102  ; -1.951  ; N/A      ; N/A     ; -2.064              ;
; Design-wide TNS               ; -170.613 ; -14.646 ; 0.0      ; 0.0     ; -165.901            ;
;  FrequencyDivider:frq1|cnt[0] ; -68.173  ; 0.000   ; N/A      ; N/A     ; -42.770             ;
;  clk                          ; -102.440 ; -14.646 ; N/A      ; N/A     ; -123.131            ;
+-------------------------------+----------+---------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                            ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; send      ; FrequencyDivider:frq1|cnt[0] ; 2.409  ; 2.409  ; Rise       ; FrequencyDivider:frq1|cnt[0] ;
; Mode      ; clk                          ; 4.650  ; 4.650  ; Rise       ; clk                          ;
; Msg[*]    ; clk                          ; 0.310  ; 0.310  ; Rise       ; clk                          ;
;  Msg[0]   ; clk                          ; -0.171 ; -0.171 ; Rise       ; clk                          ;
;  Msg[1]   ; clk                          ; -0.424 ; -0.424 ; Rise       ; clk                          ;
;  Msg[2]   ; clk                          ; -0.419 ; -0.419 ; Rise       ; clk                          ;
;  Msg[3]   ; clk                          ; 0.310  ; 0.310  ; Rise       ; clk                          ;
;  Msg[4]   ; clk                          ; 0.098  ; 0.098  ; Rise       ; clk                          ;
; SW[*]     ; clk                          ; -0.098 ; -0.098 ; Rise       ; clk                          ;
;  SW[0]    ; clk                          ; -0.317 ; -0.317 ; Rise       ; clk                          ;
;  SW[1]    ; clk                          ; -0.098 ; -0.098 ; Rise       ; clk                          ;
;  SW[2]    ; clk                          ; -0.132 ; -0.132 ; Rise       ; clk                          ;
; init      ; clk                          ; 5.248  ; 5.248  ; Rise       ; clk                          ;
; send      ; clk                          ; 4.251  ; 4.251  ; Rise       ; clk                          ;
; write     ; clk                          ; 3.864  ; 3.864  ; Rise       ; clk                          ;
+-----------+------------------------------+--------+--------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                             ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; send      ; FrequencyDivider:frq1|cnt[0] ; -1.211 ; -1.211 ; Rise       ; FrequencyDivider:frq1|cnt[0] ;
; Mode      ; clk                          ; -0.424 ; -0.424 ; Rise       ; clk                          ;
; Msg[*]    ; clk                          ; 0.875  ; 0.875  ; Rise       ; clk                          ;
;  Msg[0]   ; clk                          ; 0.788  ; 0.788  ; Rise       ; clk                          ;
;  Msg[1]   ; clk                          ; 0.875  ; 0.875  ; Rise       ; clk                          ;
;  Msg[2]   ; clk                          ; 0.868  ; 0.868  ; Rise       ; clk                          ;
;  Msg[3]   ; clk                          ; 0.485  ; 0.485  ; Rise       ; clk                          ;
;  Msg[4]   ; clk                          ; 0.635  ; 0.635  ; Rise       ; clk                          ;
; SW[*]     ; clk                          ; 0.991  ; 0.991  ; Rise       ; clk                          ;
;  SW[0]    ; clk                          ; 0.991  ; 0.991  ; Rise       ; clk                          ;
;  SW[1]    ; clk                          ; 0.981  ; 0.981  ; Rise       ; clk                          ;
;  SW[2]    ; clk                          ; 0.460  ; 0.460  ; Rise       ; clk                          ;
; init      ; clk                          ; -2.202 ; -2.202 ; Rise       ; clk                          ;
; send      ; clk                          ; -1.745 ; -1.745 ; Rise       ; clk                          ;
; write     ; clk                          ; -1.652 ; -1.652 ; Rise       ; clk                          ;
+-----------+------------------------------+--------+--------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                  ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; valid     ; FrequencyDivider:frq1|cnt[0] ; 10.082 ; 10.082 ; Rise       ; FrequencyDivider:frq1|cnt[0] ;
; empty_LED ; clk                          ; 7.483  ; 7.483  ; Rise       ; clk                          ;
; full_LED  ; clk                          ; 7.858  ; 7.858  ; Rise       ; clk                          ;
; out       ; clk                          ; 7.559  ; 7.559  ; Rise       ; clk                          ;
+-----------+------------------------------+--------+--------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                        ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; valid     ; FrequencyDivider:frq1|cnt[0] ; 4.929 ; 4.929 ; Rise       ; FrequencyDivider:frq1|cnt[0] ;
; empty_LED ; clk                          ; 3.960 ; 3.960 ; Rise       ; clk                          ;
; full_LED  ; clk                          ; 4.124 ; 4.124 ; Rise       ; clk                          ;
; out       ; clk                          ; 4.042 ; 4.042 ; Rise       ; clk                          ;
+-----------+------------------------------+-------+-------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                         ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; From Clock                   ; To Clock                     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; clk                          ; clk                          ; 385      ; 0        ; 0        ; 0        ;
; FrequencyDivider:frq1|cnt[0] ; clk                          ; 8609     ; 18       ; 0        ; 0        ;
; clk                          ; FrequencyDivider:frq1|cnt[0] ; 15       ; 0        ; 0        ; 0        ;
; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 403      ; 0        ; 0        ; 0        ;
+------------------------------+------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                          ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; From Clock                   ; To Clock                     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; clk                          ; clk                          ; 385      ; 0        ; 0        ; 0        ;
; FrequencyDivider:frq1|cnt[0] ; clk                          ; 8609     ; 18       ; 0        ; 0        ;
; clk                          ; FrequencyDivider:frq1|cnt[0] ; 15       ; 0        ; 0        ; 0        ;
; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 403      ; 0        ; 0        ; 0        ;
+------------------------------+------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 13    ; 13   ;
; Unconstrained Input Port Paths  ; 101   ; 101  ;
; Unconstrained Output Ports      ; 4     ; 4    ;
; Unconstrained Output Port Paths ; 4     ; 4    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 12.1 Build 177 11/07/2012 SJ Web Edition
    Info: Processing started: Fri Nov 29 11:27:41 2024
Info: Command: quartus_sta DigitalModulation -c DigitalModulation
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'DigitalModulation.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name FrequencyDivider:frq1|cnt[0] FrequencyDivider:frq1|cnt[0]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -11.102
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -11.102      -102.440 clk 
    Info (332119):    -3.337       -68.173 FrequencyDivider:frq1|cnt[0] 
Info (332146): Worst-case hold slack is -1.951
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.951       -14.646 clk 
    Info (332119):     0.445         0.000 FrequencyDivider:frq1|cnt[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.064
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.064      -123.131 clk 
    Info (332119):    -0.611       -42.770 FrequencyDivider:frq1|cnt[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.289
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.289       -16.578 clk 
    Info (332119):    -1.255       -11.661 FrequencyDivider:frq1|cnt[0] 
Info (332146): Worst-case hold slack is -1.493
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.493        -9.340 clk 
    Info (332119):     0.215         0.000 FrequencyDivider:frq1|cnt[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.627
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.627       -98.698 clk 
    Info (332119):    -0.500       -35.000 FrequencyDivider:frq1|cnt[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 401 megabytes
    Info: Processing ended: Fri Nov 29 11:27:42 2024
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


