<-工程中构建cpu模块的方法->

该cpu源码全部为verilog语言
只需要将./Src包中的.v文件全部复制入工程。然后在需要使用该cpu核心的地方实例化cpu模块即可

<-023A-CPU实例化示例代码(verilog语言)->
    
    OpenQinling_023A core(
		clk,//时钟输入
                
        /////////////中断信号输入///////////////////
		int_ask,//中断请求接口
		int_num,//中断号输入接口[0-255]
		
        /////////////虚拟内存启用状态信息输出[该cpu ip不内置mmu]//////////////
		is_enable_vm,//虚拟内存是否启用
		tlb_address,//虚拟内存tlb表地址输出[0-4GB]
		
        /////////////取指通道///////////////////////
		order_bus,//指令加载总线[4bytes]
		order_address,//指令地址输出[0-4GB]
		order_read_cplt,//指令缓存响应信号输入
		
        /////////////内存读写/外设寄存器读写通道///////////////////////////
		data_bus_r,//内存读总线
		data_bus_w,//内存写总线
		data_address,//内存地址输出[0-4GB]
		data_rw,//内存读写模式控制[0/1不读不写,2读,3写]
		data_size,//单次内存读写字节数控制[1-4bytes]
		data_rw_cplt,//数据缓存响应信号输入[高电平有效]
		
                //[在cpu暂停情况下,如果此次内存/外设寄存器读写任务完成了,data_rw_cplt应当保持有效,直到stoping=0,否则可能造成cpu的卡死]
		stoping,//cpu暂停中[高电平有效]
                
                //[如果当下面这2个信号任意一有效时,此次内存/外设寄存器任务尚未完成,内存/外设应当立刻停止此次读写任务,否则可能造成下一次的读写任务发生异常]
		intering,//cpu响应中断中[高电平有效]
		rsting,//cpu重启中[高电平有效]
		
		/////////////cpu内部寄存器数据查看接口(都为32位，用于Debug)/////////////////////
		r1_d,r2_d,r3_d,r4_d,r5_d,r6_d,cs_d,ds_d,flag_d,pc_d,tpc_d,ipc_d,sp_d,tlb_d,sys_d
	);