<!doctype html>
<html class="no-js" lang="en">

<head>
  <!-- Global site tag (gtag.js) - Google Analytics -->
  <script async src="https://www.googletagmanager.com/gtag/js?id=UA-134228602-6"></script>
  <script>
    window.dataLayer = window.dataLayer || [];
    function gtag(){dataLayer.push(arguments);}
    gtag('js', new Date());

    gtag('config', 'UA-134228602-6');
  </script>

  <meta charset="utf-8">
  <meta http-equiv="x-ua-compatible" content="ie=edge">
  <title>ğŸ‘©ğŸ¿â€ğŸ“ ğŸ˜œ ğŸ¿ Seltsame Synthese bei der Arbeit mit FPGA ğŸ‘¨ğŸ» ğŸ‘¨ğŸ½â€ğŸ¤â€ğŸ‘¨ğŸ» ğŸ˜‰</title>
  <link rel="icon" type="image/x-icon" href="/favicon.ico" />
  <meta name="description" content="Heute gibt es zwei der hÃ¤ufigsten Hardwarebeschreibungssprachen: Verilog / SystemVerilog und VHDL. Die Hardwarebeschreibungssprachen selbst sind zieml...">
  <meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no">

  <link rel="stylesheet" href="../../css/main.css">

  <link href="https://fonts.googleapis.com/css?family=Quicksand&display=swap" rel="stylesheet">

  <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.3.1/jquery.min.js"></script>
  <script>window.jQuery || document.write('<script src="../../js/vendors/jquery-3.3.1.min.js"><\/script>')</script>

  <script>document.write('<script src="//pagea' + 'd2.googles' + 'yndication.com/pagea' + 'd/js/a' + 'dsby' + 'google.js"><\/script>')</script>
  <script>
        var superSpecialObject = {};
        superSpecialObject['google_a' + 'd_client'] = 'ca-p' + 'ub-6974184241884155';
        superSpecialObject['enable_page_level_a' + 'ds'] = true;
       (window['a' + 'dsbygoogle'] = window['a' + 'dsbygoogle'] || []).push(superSpecialObject);
  </script>
</head>

<body>
  <!--[if lte IE 9]>
    <p class="browserupgrade">You are using an <strong>outdated</strong> browser. Please <a href="https://browsehappy.com/">upgrade your browser</a> to improve your experience and security.</p>
  <![endif]-->
  <header class="page-header js-page-header">
    <a class="page-header-logo-container" href="https://weekly-geekly-es.github.io/index.html"></a>
    <div class="page-header-text">Geekly articles weekly</div>
  </header>
  <section class="page js-page"><h1>Seltsame Synthese bei der Arbeit mit FPGA</h1><div class="post__body post__body_full"><div class="post__text post__text-html post__text_v1" id="post-content-body" data-io-article-url="https://habr.com/ru/post/413007/"> Heute gibt es zwei der hÃ¤ufigsten Hardwarebeschreibungssprachen: Verilog / SystemVerilog und VHDL.  Die Hardwarebeschreibungssprachen selbst sind ziemlich universelle Mittel, aber ist dies immer der Fall?  Und wovon kann â€nicht UniversalitÃ¤tâ€œ der Hardwarebeschreibungssprache abhÃ¤ngen? <br><br>  Die Idee, diesen Artikel zu schreiben, entstand wÃ¤hrend der Synthese eines Projekts in verschiedenen Entwicklungsumgebungen, wodurch unterschiedliche Ergebnisse erzielt wurden.  Da das Quellmodul ziemlich umfangreich ist, wurde ein Testmodul mit kleinerem Volumen geschrieben, um die Ergebnisse zu demonstrieren, dessen Synthese jedoch dieselben Warnungen / Fehler verursachte.  Als Testmodul wurde ein 4-Bit-Register mit asynchronem Reset verwendet, und Libero SoC 18.1, Quartus Prime 17.1, Vivado 2017.4.1 wurden als Entwicklungsumgebungen ausgewÃ¤hlt. <br><a name="habracut"></a><br>  ZunÃ¤chst wird eine Variante zur Beschreibung eines solchen Moduls in der Verilog-Sprache vorgestellt, deren Text von den ausgewÃ¤hlten Entwicklungsumgebungen korrekt wahrgenommen wird: <br><br><pre><code class="hljs vhdl">module test1 ( input clk, input arst, input [<span class="hljs-number"><span class="hljs-number">3</span></span>:<span class="hljs-number"><span class="hljs-number">0</span></span>] data, output reg [<span class="hljs-number"><span class="hljs-number">3</span></span>:<span class="hljs-number"><span class="hljs-number">0</span></span>] q ); always @( posedge clk <span class="hljs-keyword"><span class="hljs-keyword">or</span></span> negedge arst ) <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span> <span class="hljs-keyword"><span class="hljs-keyword">if</span></span> ( ~ arst ) <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span> q &lt;= <span class="hljs-number"><span class="hljs-number">4</span></span><span class="hljs-symbol"><span class="hljs-symbol">'h0</span></span> ; <span class="hljs-keyword"><span class="hljs-keyword">end</span></span> <span class="hljs-keyword"><span class="hljs-keyword">else</span></span> <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span> q &lt;= data ; <span class="hljs-keyword"><span class="hljs-keyword">end</span></span> <span class="hljs-keyword"><span class="hljs-keyword">end</span></span> endmodule</code> </pre> <br>  Als Ergebnis der Synthese dieses Moduls wurden die folgenden Schemata erhalten: <br><br><ol><li>  Libero SoC v11.8 <br><br><div class="spoiler">  <b class="spoiler_title">test1 Libero SoC</b> <div class="spoiler_text"><img src="https://habrastorage.org/webt/su/2c/op/su2copn_99lk4jwffmboxidue-4.jpeg"><br></div></div></li><li>  Quartus Prime 17.1 <br><br><div class="spoiler">  <b class="spoiler_title">test1 quartus prime</b> <div class="spoiler_text"><img src="https://habrastorage.org/webt/5c/iv/ld/5civldrmgkw5gsrcsqvkwrsttxy.jpeg"><br></div></div></li><li>  Vivado 2017.4.1 <br><br><div class="spoiler">  <b class="spoiler_title">test1 vivado</b> <div class="spoiler_text"><img src="https://habrastorage.org/webt/ju/dv/nr/judvnrm0awltnilsy-v6ik9sd78.jpeg"><br></div></div></li></ol><br>  In allen synthetisierten Schaltkreisen fÃ¼r Test1 wurden D-Trigger entweder mit einem inversen Reset-Eingang (Quartus Prime) oder mit einem zusÃ¤tzlichen Wechselrichter (VERIFIC_INV im Fall von Libero SoC und LUT1 im Fall von Vivado) verwendet. <br><br>  Wird die synthetisierte Schaltung anders sein, wenn die StatusprÃ¼fung des asynchronen ZurÃ¼cksetzens geÃ¤ndert wird?  Ã„ndern Sie dazu den Text des Moduls test1 in die Beschreibung des Moduls test2: <br><br><pre> <code class="hljs pgsql">module test2 ( <span class="hljs-keyword"><span class="hljs-keyword">input</span></span> clk, <span class="hljs-keyword"><span class="hljs-keyword">input</span></span> arst, <span class="hljs-keyword"><span class="hljs-keyword">input</span></span> [<span class="hljs-number"><span class="hljs-number">3</span></span>:<span class="hljs-number"><span class="hljs-number">0</span></span>] data, output reg [<span class="hljs-number"><span class="hljs-number">3</span></span>:<span class="hljs-number"><span class="hljs-number">0</span></span>] q ); <span class="hljs-keyword"><span class="hljs-keyword">always</span></span> @(posedge clk <span class="hljs-keyword"><span class="hljs-keyword">or</span></span> negedge arst) <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span> <span class="hljs-keyword"><span class="hljs-keyword">if</span></span> (arst) <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span> q&lt;=data; <span class="hljs-keyword"><span class="hljs-keyword">end</span></span> <span class="hljs-keyword"><span class="hljs-keyword">else</span></span> <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span> q&lt;=<span class="hljs-number"><span class="hljs-number">4</span></span><span class="hljs-string"><span class="hljs-string">'h0; end end endmodule</span></span></code> </pre> <br>  Es ist davon auszugehen, dass sich die Synthese des Moduls test2 nicht von der Synthese des Moduls test1 unterscheiden sollte, da sich die Logik der Beschreibung beider Module nicht widerspricht.  Die Synthese des Moduls test2 fÃ¼hrte jedoch zu folgenden Ergebnissen: <br><br><ol><li>  Libero SoC v11.8 <br>  Die Schaltung wurde synthetisiert, aber die folgende Warnmeldung "Edge and Condition Mismatch (CG136)" wurde in den Meldungen angezeigt.  Diese Warnung zeigt eine NichtÃ¼bereinstimmung der Empfindlichkeitsliste und die ÃœberprÃ¼fung des RÃ¼cksetzzustands an.  Die synthetisierte Schaltung unterscheidet sich jedoch nicht vom Modul test1. <br><br><div class="spoiler">  <b class="spoiler_title">test2 Libero SoC</b> <div class="spoiler_text"><img src="https://habrastorage.org/webt/f1/fr/qf/f1frqfolhxmrhqm-s8dh823_iwq.jpeg"><br></div></div></li><li>  Quartus Prime 17.1 <br><br>  Die Synthese der Schaltung schlug mit dem Fehler fehl: <br><br>  "Fehler (10200): Verilog HDL-Fehler bei bedingten Anweisungen bei test2.v (10): Operand (en) in der Bedingung kÃ¶nnen nicht mit den entsprechenden Kanten in der umschlieÃŸenden Ereignissteuerung des Always-Konstrukts abgeglichen werden."  Der Fehlertext Ã¤hnelt der Warnung von Libero SoC. </li><li>  Vivado 2017.4.1 <br><br>  Die Synthese der Schaltung wurde mit der Warnung durchgefÃ¼hrt: <br><br>  "[Synth 8-5788] Das Register q_reg im Modultest hat sowohl das Setzen als auch das ZurÃ¼cksetzen mit derselben PrioritÃ¤t.  Dies kann zu Fehlanpassungen bei der Simulation fÃ¼hren.  Ãœberlegen Sie, ob Sie den Code ["/home/vlasovdv0111/project_1/project_1.srcs/sources_1/new/test2.v":10] neu schreiben mÃ¶chten."  Ã„hnlich wie bei Libero SoC und Quartus Prime wurde eine Ã¤hnliche Warnung ausgegeben.  DarÃ¼ber hinaus wurde in der Warnung auf die mÃ¶gliche Diskrepanz zwischen den Ergebnissen der Modellierung und der Arbeit in der Hardware hingewiesen, weshalb vorgeschlagen wurde, den Modulcode neu zu schreiben. <br><br><div class="spoiler">  <b class="spoiler_title">test2 vivado</b> <div class="spoiler_text"><img src="https://habrastorage.org/webt/8e/jz/8d/8ejz8dgqvtkpzwo9jf28xv2kd3a.jpeg"><br></div></div></li></ol><br>  Nach der Beschreibung der Module test1 und test2 kam die Idee auf, zu prÃ¼fen, was passieren wÃ¼rde, wenn wir den folgenden Code synthetisieren wÃ¼rden: <br><br><pre> <code class="hljs vhdl">module test3 ( input clk, input arst, input [<span class="hljs-number"><span class="hljs-number">3</span></span>:<span class="hljs-number"><span class="hljs-number">0</span></span>] data, output reg [<span class="hljs-number"><span class="hljs-number">3</span></span>:<span class="hljs-number"><span class="hljs-number">0</span></span>] q ); always @(posedge clk <span class="hljs-keyword"><span class="hljs-keyword">or</span></span> negedge arst) <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span> <span class="hljs-keyword"><span class="hljs-keyword">if</span></span> (arst) <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span> q&lt;=<span class="hljs-number"><span class="hljs-number">4</span></span><span class="hljs-symbol"><span class="hljs-symbol">'h0</span></span>; <span class="hljs-keyword"><span class="hljs-keyword">end</span></span> <span class="hljs-keyword"><span class="hljs-keyword">else</span></span> <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span> q&lt;=data; <span class="hljs-keyword"><span class="hljs-keyword">end</span></span> <span class="hljs-keyword"><span class="hljs-keyword">end</span></span> endmodule</code> </pre> <br>  Die Beschreibung eines solchen Registers ist nicht logisch, da das ZurÃ¼cksetzen von Triggern in diesem Fall erfolgt, wenn die RÃ¼cksetzleitung inaktiv ist. <br><br>  Die Syntheseergebnisse waren wie folgt: <br><br><ol><li>  Libero SoC v11.8 <br><br>  Die Schaltungssynthese wurde nicht mit dem Fehler durchgefÃ¼hrt: "Die Logik fÃ¼r q [3: 0] stimmt nicht mit einem Standard-Flipflop (CL123) Ã¼berein", wodurch die Synthese der Schaltung verweigert wurde, da die fÃ¼r die Synthese erforderlichen Trigger nicht vorhanden waren. </li><li>  Quartus Prime 17.1 <br><br>  Die Schaltung wurde nicht mit dem folgenden Fehler synthetisiert: "Fehler (10200): Fehler der Verilog HDL-Bedingungsanweisung bei test3.v (9): Operand (en) in der Bedingung kÃ¶nnen nicht mit den entsprechenden Kanten in der umschlieÃŸenden Ereignissteuerung des Always-Konstrukts abgeglichen werden." .  Der Text dieses Fehlers unterscheidet sich nicht vom Fehlertext fÃ¼r das Modul test2. </li><li>  Vivado 2017.4.1 <br><br>  Das Schema wurde fehlerfrei synthetisiert: <br><br><div class="spoiler">  <b class="spoiler_title">test3 vivado</b> <div class="spoiler_text"><img src="https://habrastorage.org/webt/dk/gx/we/dkgxwe8f5hw109zv99an5h0wrha.jpeg"><br></div></div></li></ol><br>  Was passiert jedoch, wenn wir ein Modul beschreiben, bei dem die Empfindlichkeitsliste der ÃœberprÃ¼fung der RÃ¼cksetzbedingung nicht widerspricht, die Trigger jedoch zurÃ¼ckgesetzt werden, wenn die RÃ¼cksetzleitung inaktiv ist, wie im Fall der Modulbeschreibung test3.  Die Beschreibung eines solchen test4-Moduls lautet wie folgt: <br><br><pre> <code class="hljs pgsql">module test4 ( <span class="hljs-keyword"><span class="hljs-keyword">input</span></span> clk, <span class="hljs-keyword"><span class="hljs-keyword">input</span></span> arst, <span class="hljs-keyword"><span class="hljs-keyword">input</span></span> [<span class="hljs-number"><span class="hljs-number">3</span></span>:<span class="hljs-number"><span class="hljs-number">0</span></span>] data, output reg [<span class="hljs-number"><span class="hljs-number">3</span></span>:<span class="hljs-number"><span class="hljs-number">0</span></span>] q ); <span class="hljs-keyword"><span class="hljs-keyword">always</span></span> @( posedge clk <span class="hljs-keyword"><span class="hljs-keyword">or</span></span> negedge arst ) <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span> <span class="hljs-keyword"><span class="hljs-keyword">if</span></span> ( ~ arst ) <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span> q &lt;= data ; <span class="hljs-keyword"><span class="hljs-keyword">end</span></span> <span class="hljs-keyword"><span class="hljs-keyword">else</span></span> <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span> q &lt;= <span class="hljs-number"><span class="hljs-number">4</span></span><span class="hljs-string"><span class="hljs-string">'h0 ; end end endmodule</span></span></code> </pre> <br>  WÃ¤hrend der Synthese wurden die folgenden Ergebnisse erhalten: <br><br><ol><li>  Libero SoC v11.8 <br><br>  Die Synthese der Schaltung wurde mit der Warnung durchgefÃ¼hrt: <br><br>  â€Gefundenes Signal als Systemuhr identifiziert, die 4 aufeinanderfolgende Elemente steuert, einschlieÃŸlich q_1 [3].  Die Verwendung dieser Uhr, fÃ¼r die keine zeitliche EinschrÃ¤nkung festgelegt wurde, kann sich nachteilig auf die Entwurfsleistung auswirken.  (MT532). <br><br><div class="spoiler">  <b class="spoiler_title">test4 Libero SoC</b> <div class="spoiler_text"><img src="https://habrastorage.org/webt/ms/el/em/mselemdf578vem0b_ayoxoes5oa.jpeg"><br></div></div></li><li>  Quartus Prime 17.1 <br><br>  Als Ergebnis der Synthese der Schaltung wurden Warnungen empfangen: <br><br> <code>Â«Warning (13004): Presettable and clearable registers converted to equivalent circuits with latches. Registers power-up to an undefined state, and DEVCLRn places the registers in an undefined state. <br> Warning (13310): Register "q[0]~reg0" is converted into an equivalent circuit using register "q[0]~reg0_emulated" and latch "q[0]~1" <br> Warning (13310): Register "q[1]~reg0" is converted into an equivalent circuit using register "q[1]~reg0_emulated" and latch "q[1]~1" <br> Warning (13310): Register "q[2]~reg0" is converted into an equivalent circuit using register "q[2]~reg0_emulated" and latch "q[2]~1" <br> Warning (13310): Register "q[3]~reg0" is converted into an equivalent circuit using register "q[3]~reg0_emulated" and latch "q[3]~1"Â» <br></code> <br>  Alle oben beschriebenen Warnungen entsprechen der Tatsache, dass Latches anstelle von Triggern verwendet wurden. <br><br><div class="spoiler">  <b class="spoiler_title">test4 quartus prime</b> <div class="spoiler_text"><img src="https://habrastorage.org/webt/4i/yz/_s/4iyz_sacasaemyg-hoykw5-cov8.jpeg"><br></div></div></li><li>  Vivado 2017.4.1 <br><br>  Die Schaltung wurde mit einer Warnung synthetisiert: <br><br>  "[Synth 8-5788] Das Register q_reg im Modultest hat sowohl das Setzen als auch das ZurÃ¼cksetzen mit derselben PrioritÃ¤t.  Dies kann zu Fehlanpassungen bei der Simulation fÃ¼hren.  Ãœberlegen Sie, ob Sie den Code ["/home/vlasovdv0111/project_1/project_1.srcs/sources_1/new/test.v":11] neu schreiben mÃ¶chten."  Der Text dieses Fehlers wiederholt den Fehlertext fÃ¼r das Modul test2. <br><br><div class="spoiler">  <b class="spoiler_title">test4 vivado</b> <div class="spoiler_text"><img src="https://habrastorage.org/webt/f5/x4/xq/f5x4xqfb1ycj6g_gbxakx_wrf8s.jpeg"><br></div></div></li></ol><br>  Aus allen beschriebenen Experimenten kÃ¶nnen folgende Schlussfolgerungen gezogen werden: <br><br><ol><li>  Die Verilog-Sprache ist eine universelle Hardwarebeschreibungssprache, deren EinschrÃ¤nkungen in den Funktionen der Entwicklungsumgebungen selbst liegen. </li><li>  FÃ¼r die korrekte Beschreibung der AusrÃ¼stung ist es erforderlich, die Syntax der Sprache zu kennen und die Listen der Warnungen und Fehler zu analysieren, die in jeder Phase des Projektaufbaus auftreten. </li></ol></div></div><p>Source: <a rel="nofollow" href="https://habr.com/ru/post/de413007/">https://habr.com/ru/post/de413007/</a></p>
<section class="more-articles-navigation-panel js-more-articles-navigation-panel">
<h4>More articles:</h4>
<nav class="list-of-articles-container js-list-of-articles-container"><ul class="list-of-pages js-list-of-pages">
<li><a href="../de412997/index.html">Verstecken oder das erste Botnetz, das keinen Neustart befÃ¼rchtet</a></li>
<li><a href="../de412999/index.html">Vom Summen der Giraffen bis zu den GerÃ¤uschen mimetischer VÃ¶gel - gemeinsam der Natur lauschen</a></li>
<li><a href="../de413001/index.html">SamsPcbGuide, Teil 5: Verfolgen von Signallinien. Leitungsverzerrung und Impedanzanpassung</a></li>
<li><a href="../de413003/index.html">Der Steam-Client beseitigte eine gefÃ¤hrliche SicherheitslÃ¼cke, die sich dort seit zehn Jahren versteckt hatte</a></li>
<li><a href="../de413005/index.html">Blockchain - ein Heilmittel gegen die Hauptkrankheiten der modernen Bildung</a></li>
<li><a href="../de413009/index.html">Python-Umgebungsverwaltung mit Pipenv</a></li>
<li><a href="../de413011/index.html">Keller des Todes</a></li>
<li><a href="../de413013/index.html">Der Wunsch nach Transparenz</a></li>
<li><a href="../de413015/index.html">Wie wir in Kinos analysiert werden ... und nicht nur</a></li>
<li><a href="../de413017/index.html">Ein kleiner Hinweis zum Platzhalter VerschlÃ¼sseln wir Zertifikate</a></li>
</ul></nav>
</section><br />
<a href="../../allArticles.html"><strong>All Articles</strong></a>
<script src="../../js/main.js"></script>

<!-- Yandex.Metrika counter -->
<script type="text/javascript" >
  (function (d, w, c) {
      (w[c] = w[c] || []).push(function() {
          try {
              w.yaCounter57283870 = new Ya.Metrika({
                  id:57283870,
                  clickmap:true,
                  trackLinks:true,
                  accurateTrackBounce:true,
                  webvisor:true
              });
          } catch(e) { }
      });

      var n = d.getElementsByTagName("script")[0],
          s = d.createElement("script"),
          f = function () { n.parentNode.insertBefore(s, n); };
      s.type = "text/javascript";
      s.async = true;
      s.src = "https://mc.yandex.ru/metrika/watch.js";

      if (w.opera == "[object Opera]") {
          d.addEventListener("DOMContentLoaded", f, false);
      } else { f(); }
  })(document, window, "yandex_metrika_callbacks");
</script>
<noscript><div><img src="https://mc.yandex.ru/watch/57283870" style="position:absolute; left:-9999px;" alt="" /></div></noscript>

<!-- Google Analytics -->
  <script>
    window.ga = function () { ga.q.push(arguments) }; ga.q = []; ga.l = +new Date;
    ga('create', 'UA-134228602-6', 'auto'); ga('send', 'pageview')
  </script>
  <script src="https://www.google-analytics.com/analytics.js" async defer></script>

</section>

<footer class="page-footer">
  <div class="page-footer-legal-info-container page-footer-element">
    <p>
      Weekly-Geekly ES | <span class="page-footer-legal-info-year js-page-footer-legal-info-year">2019</span>
    </p>
  </div>
  <div class="page-footer-counters-container page-footer-element">
    <a class="page-footer-counter-clustrmap" href='#'  title='Visit tracker'><img src='https://clustrmaps.com/map_v2.png?cl=698e5a&w=271&t=t&d=9uU9J9pq8z7k8xEBHYSfs6DenIBAHs3vLIHcPIJW9d0&co=3a3a3a&ct=ffffff'/></a>
  </div>
</footer>
  
</body>

</html>