TW202303555A - Backplane and method for pulse width modulation - Google Patents
Backplane and method for pulse width modulation Download PDFInfo
- Publication number
- TW202303555A TW202303555A TW111126453A TW111126453A TW202303555A TW 202303555 A TW202303555 A TW 202303555A TW 111126453 A TW111126453 A TW 111126453A TW 111126453 A TW111126453 A TW 111126453A TW 202303555 A TW202303555 A TW 202303555A
- Authority
- TW
- Taiwan
- Prior art keywords
- shift register
- column
- shift registers
- data
- control
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3266—Details of drivers for scan electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
Abstract
Description
本申請案主張於2021年7月14日所提交的第63/221,536號的美國臨時專利申請案的權益，該申請案的整體實質內容以引用方式納入。This application claims the benefit of U.S. Provisional Patent Application No. 63/221,536, filed July 14, 2021, which is incorporated by reference in its entirety.
本發明與可用於驅動像素驅動電路的陣列的背板相關。The present invention relates to a backplane that can be used to drive an array of pixel driver circuits.
多年來，顯示設備的背板一直使用各種製程來製造。這類設備的市場競爭很激烈，有其他成熟的公司以競爭性產品參與。以單晶矽製造顯示設備的成本相對較高。Backplanes for display devices have been manufactured using various processes over the years. The market for such devices is highly competitive, with other established companies participating with competing products. The cost of manufacturing display devices with monocrystalline silicon is relatively high.
在一個實施例中，一種配置為驅動顯示器的背板包括：像素驅動電路陣列，被組織為複數個列和複數個行，該等像素驅動電路中的每一者包括可用於接收和儲存顯示值的記憶體電路；複數個字線，其中每個字線與該等列中一個對應的列的該等像素驅動電路連接；複數個位線，其中每個位線可用於沿著該等行中一個對應的行向該等像素驅動電路的全部呈現該顯示值；以及至少一個移位暫存器定址組件。該移位暫存器定址組件包括：複數個控制移位暫存器，該等控制移位暫存器中的每一者具有輸出，該輸出可用於控制該複數個字線中一個不同的字線；複數個非控制移位暫存器，與該複數個控制移位暫存器串列連接，以形成移位暫存器鏈，其中該複數個非控制移位暫存器中的至少一者的群組在邏輯上定位在該複數個控制移位暫存器中的順序控制移位暫存器之間；以及該複數個控制移位暫存器中的第一控制移位暫存器的序列輸入，該序列輸入用於接收移位暫存器資料序列，該移位暫存器資料序列在操作中控制該複數個字線的選擇。In one embodiment, a backplane configured to drive a display includes an array of pixel driver circuits organized into a plurality of columns and a plurality of rows, each of the pixel driver circuits including a A memory circuit; a plurality of word lines, each of which is connected to the pixel driving circuits of a corresponding column in the columns; a plurality of bit lines, wherein each bit line can be used along the lines in the rows a corresponding row presents the display value to all of the pixel drive circuits; and at least one shift register addressing component. The shift register addressing component includes: a plurality of control shift registers, each of the control shift registers has an output usable to control a different word in the plurality of word lines line; a plurality of non-controlled shift registers, connected in series with the plurality of controlled shift registers to form a chain of shift registers, wherein at least one of the plurality of non-controlled shift registers a group of them logically positioned between sequential control shift registers of the plurality of control shift registers; and a first control shift register of the plurality of control shift registers A sequence input, the sequence input is used to receive the data sequence of the shift register, and the data sequence of the shift register controls the selection of the plurality of word lines during operation.
在另一個實施例中，一種操作顯示元件的二維顯示器的方法包括以下步驟：提供背板，該背板驅動該二維顯示器，該背板包括：像素驅動電路二維陣列，被組織為複數個列和複數個行，其中該等像素驅動電路中的每一者：包括對應的記憶體電路，該對應的記憶體電路可用於接收和儲存顯示值，以及在操作中，可以產生輸出，該輸出依據儲存在該對應的記憶體電路中的該顯示值來驅動該二維顯示器的顯示元件；複數個字線，其中每個字線與該等列中一個對應的列的該等像素驅動電路連接；複數個位線，其中每個位線可用於沿著該等行中一個對應的行向該等像素驅動電路的全部呈現該顯示值；以及移位暫存器定址組件，包括：複數個控制移位暫存器，該等控制移位暫存器中的每一者可用於依據該控制移位暫存器中的資料值來控制該複數個字線中不同的字線，其中，在操作中，藉由該等字線中的一者的動作，使與該等列中的一者的至少一部分對應的該等像素驅動電路的該等記憶體電路能夠接收由該等記憶體電路的相應位線所呈現的該等顯示值中的顯示值；以及複數個非控制移位暫存器，不可用於控制該等字線中的任一者，其中該等控制移位暫存器和該等非控制移位暫存器以移位暫存器鏈串列連接，其中該等非控制移位暫存器中的一者或多者的群組在邏輯上設置在該移位暫存器鏈內並且介於該等控制移位暫存器中的連續控制移位暫存器之間，使得該等資料值響應於時脈訊號的連續循環藉由該等控制移位暫存器和該等非控制移位暫存器兩者傳播。該方法進一步包括以下步驟：在該時脈訊號的每個循環，將來自移位暫存器資料序列的一個資料值輸入到該複數個控制移位暫存器中的第一控制移位暫存器，其中該移位暫存器資料序列被佈置為導致在該時脈訊號的任何一個週期期間，該等控制移位暫存器中最多一個控制移位暫存器操作其相應的字線；以及向該等控制移位暫存器和該等非控制移位暫存器提供該時脈訊號的連續循環，以藉由該移位暫存器鏈傳播該等資料值。In another embodiment, a method of operating a two-dimensional display of display elements includes the step of providing a backplane that drives the two-dimensional display, the backplane comprising a two-dimensional array of pixel drive circuits organized as a plurality of columns and rows, wherein each of the pixel drive circuits: includes a corresponding memory circuit operable to receive and store display values and, in operation, to generate an output, the output to drive the display elements of the two-dimensional display according to the display value stored in the corresponding memory circuit; a plurality of word lines, wherein each word line is connected to the pixel driving circuits of a corresponding column in the columns a plurality of bit lines, each bit line operable to present the display value to all of the pixel drive circuits along a corresponding one of the rows; and a shift register addressing component comprising: a plurality of control shift registers, each of the control shift registers can be used to control different word lines of the plurality of word lines according to the data value in the control shift register, wherein, in In operation, the memory circuits of the pixel drive circuits corresponding to at least a part of one of the columns are able to receive information from the memory circuits through the action of one of the word lines. a display value of the display values presented by the corresponding bit lines; and a plurality of non-control shift registers, not available to control any of the word lines, wherein the control shift registers and The non-controlling shift registers are serially connected in a chain of shift registers, wherein groups of one or more of the non-controlling shift registers are logically arranged in the shift register within the chain of registers and between consecutive ones of the control shift registers, such that the data values respond to successive cycles of the clock signal through the control shift registers and Both of the non-control shift registers propagate. The method further includes the step of: inputting a data value from the shift register data sequence into a first control shift register of the plurality of control shift registers at each cycle of the clock signal wherein the shift register data sequence is arranged to cause at most one of the control shift registers to operate its corresponding word line during any one cycle of the clock signal; and providing successive cycles of the clock signal to the controlled shift registers and the non-controlled shift registers to propagate the data values through the chain of shift registers.
本揭示內容與移位暫存器組件的設計和使用相關，該移位暫存器組件可用於在連續的時間段期間控制對像素驅動電路陣列的列的資料寫入。有利的是，在連續時間段期間的資料寫入可能發生在不相鄰的列上並且依據向下重複顯示的預定模式而發生，其中可選地，在該模式的每個實例之間有固定數量的列偏移。The present disclosure relates to the design and use of a shift register component that can be used to control the writing of data to columns of an array of pixel drive circuits during successive periods of time. Advantageously, writing of data during consecutive time periods may occur on non-adjacent columns and according to a predetermined pattern that repeats downward, optionally with a fixed interval between each instance of the pattern. Amount of column offsets.
以某些技術製造顯示設備的成本可能高到足以限制它們在一系列應用中的使用，在這些應用中，高成本與效能因素相抵消。另外，基於所選擇的製造製程中所使用的一個或多個標線（reticle）的限制，單晶矽的使用可能會對顯示設備的尺寸造成限制。因此，最好能找到方法，將顯示應用的製造技術範圍擴大到其他更低成本的材料。The cost of manufacturing display devices in certain technologies can be high enough to limit their use in a range of applications where the high cost is outweighed by the performance factor. In addition, the use of single crystal silicon may limit the size of the display device based on the constraints of one or more reticle used in the selected manufacturing process. Therefore, it would be desirable to find ways to extend the scope of manufacturing technology for display applications to other lower-cost materials.
這樣的一種材料是低溫多晶矽，以下簡稱LTPS。另一種是氧化銦鎵鋅（IGZO）。還有其他已知的技術，例如非晶矽。每一種都可以用作背板的一部分，但電荷移動率的程度不同，因此操作頻寬的程度也不同。這種材料通常用來在合適的玻璃或其他類型的基板上形成薄膜電晶體（TFT）。本文所述的背板可以以單晶矽實施，然而使用列解碼器的其他實施方式也可以很容易實施。One such material is low temperature polysilicon, hereinafter referred to as LTPS. The other is indium gallium zinc oxide (IGZO). There are other known technologies such as amorphous silicon. Each can be used as part of the backplane, but with varying degrees of charge mobility and thus operating bandwidth. This material is commonly used to form thin film transistors (TFTs) on suitable glass or other types of substrates. The backplane described herein can be implemented in monocrystalline silicon, however other implementations using column decoders can be readily implemented.
本文所揭露的使用上述技術中的任一者的一些背板的一個特徵是，列寫入動作是藉由使用移位暫存器資料序列來觸發的，該移位暫存器資料序列被輸入到複數個串列連接的移位暫存器（例如移位暫存器鏈）中的第一移位暫存器，並且藉由移位暫存器鏈進行時控，使得該鏈的一個不同的移位暫存器以固定的序列觸發一個列。例如，傳入的值可以是高位狀態，而移位暫存器資料序列中的其他值被置於低位狀態，高位狀態例如可用於將列的字線置於使得列中的單元接收影像資料的狀態，低位狀態不可用於將那些列的字線置於使得列中的單元接收影像資料的狀態。這導致在資料值藉由移位暫存器鏈移動時，顯示器從上到下或從下到上被寫入。寫入列的像素的影像資料可以包括在單獨像素之間變化的類比電壓，也可以包括相對固定的電壓，將每個像素驅動到相同的位準。在後一種情況下，可以對顯示器進行脈寬調變，以實現沿著灰階的中間值。脈寬調變（PWM）是一種驅動顯示器區段（例如像素驅動電路）以產生灰階的方法。在一種類型的PWM中，不同的灰階位準由多位元字（例如二進制數字）所代表。這些多位元字被轉換成一系列的脈衝。時間平均的RMS電壓與維持期望灰階位準所需的特定電壓對應。提到字線被置於高位狀態所表明的是，該字線正在將相關聯的像素驅動電路置於接收影像資料的狀態，而提到字線被置於低位狀態所表明的是，該字線沒有將相關聯的像素驅動電路置於接收影像資料的狀態。A feature of some backplanes disclosed herein using any of the techniques described above is that the column write action is triggered by using a sequence of shift register data that is input to the first shift register in a plurality of serially connected shift registers (such as a chain of shift registers), and is clocked by the chain of shift registers so that one of the chains is different The shift register triggers a column in a fixed sequence. For example, the value passed in may be in a high state, while other values in the shift register data sequence are placed in a low state. The high state can be used, for example, to place the word lines of a column in such a way that cells in the column receive image data. state, the low state is not available to place the word lines of those columns in a state that causes the cells in the column to receive image data. This results in the display being written from top to bottom or bottom to top as data values are shifted through the chain of shift registers. The image data written to the pixels of a column can include an analog voltage that varies between individual pixels, or it can include a relatively fixed voltage that drives each pixel to the same level. In the latter case, the display can be pulse width modulated to achieve intermediate values along the gray scale. Pulse Width Modulation (PWM) is a method of driving sections of a display, such as the pixel driver circuits, to produce gray scales. In one type of PWM, different gray scale levels are represented by multi-bit words (eg binary numbers). These multi-bit words are converted into a series of pulses. The time-averaged RMS voltage corresponds to the specific voltage required to maintain the desired grayscale level. References to a word line being placed in a high state indicate that the word line is placing the associated pixel driver circuitry in a state to receive image data, while references to a word line being placed in a low state indicate that the word line is The line does not place the associated pixel driver circuitry in a state to receive image data.
雖然這種方法是可行的，但它對所顯示的影像有一些頻寬限制，因為一旦寫入，顯示器的列就不能改變，直到它下面的所有其他行都被寫入，然後移位暫存器的導通狀態值又從頂部開始，並向下到該列。這將最低有效位元的最小持續時間限制在寫入整個陣列所需的時間。While this approach works, it has some bandwidth limitations on the displayed image, because once written, a column of the display cannot be changed until all other rows below it have been written, and then shifted into the scratchpad The on-state values of the switches start at the top again and work down the column. This limits the minimum duration of the least significant bit to the time required to write the entire array.
許多顯示器的一個限制條件是尺寸和功率。在已知的使用PWM的系統中，較高的影像寫入頻率可以改進調變效率，因為每個像素的資料可以更頻繁地被更新。然而，每一個資料位元被顯示的時間也需要控制，因此更高頻率的系統並不總是能解決控制問題。此外，更高速度的驅動電路不可避免地更加昂貴，並從系統中消耗更多的功率，這些因素在設計這種電路時是不理想的。另一個提高調變效率的方式是降低系統的幀率。然而，較低的幀率可能會大大加劇顯示器的閃爍問題，這是另一個不理想的效應。因此，最好是在不增加驅動電路的頻率和不增加系統功耗的情況下提高顯示器中的影像寫入頻率。One limitation of many displays is size and power. In known systems using PWM, a higher image writing frequency improves modulation efficiency because the data for each pixel can be updated more frequently. However, the time at which each data bit is displayed also needs to be controlled, so higher frequency systems cannot always solve the control problem. Additionally, higher speed drive circuits are inevitably more expensive and draw more power from the system, factors that are not ideal when designing such circuits. Another way to improve modulation efficiency is to reduce the frame rate of the system. However, lower frame rates can greatly exacerbate flickering issues on displays, which is another undesirable effect. Therefore, it is desirable to increase the image writing frequency in the display without increasing the frequency of the driving circuit and without increasing the power consumption of the system.
本文揭露了一種系統和方法，它們藉由使用列解碼器組件來選擇要寫入的列，使得在時間上連續寫入的單獨列不需要在空間上相鄰，並且該列解碼器組件事實上可以以形成模式的預定佈置操作，從而克服了這一限制。在大多數的實施例中，模式的選擇使得模式中的各列之間的間隔大致與藉由第一寫入指標的傳遞而在某一列上啟動的調變位元平面的持續時間成正比，該列隨後再次藉由模式的其他寫入指標的傳遞，在該等寫入指標在後續的時間間隔期間沿著各列向下傳播時被寫入。Systems and methods are disclosed herein that select columns to write by using a column decoder component such that individual columns written consecutively in time need not be spatially adjacent, and the column decoder component actually This limitation can be overcome by operating in predetermined arrangements that form patterns. In most embodiments, the pattern is chosen such that the spacing between the columns in the pattern is roughly proportional to the duration of the modulation bit-plane initiated on a column by delivery of the first write pointer, The column is then written again by the propagation of other write indicators of the pattern as they propagate down the columns during subsequent time intervals.
請注意，在基於移位暫存器的背板中，被寫入的字線序列可以從最後要寫入的列，回到原來要寫入的第一列，例如不相鄰的列。這有時是列的實體佈局造成的結果。Please note that in a shift register based backplane, the sequence of word lines to be written can go from the last column to be written to the first column to be written, eg non-adjacent columns. This is sometimes a result of the solid layout of the columns.
本揭示內容的一個態樣是一種修改後的移位暫存器組件，它由定義跨時間的列定址模式的移位暫存器資料序列所驅動，該移位暫存器資料序列導致以各種間隔進行的非鄰接的列寫入動作，其中一系列位元平面的持續時間大致上由各列之間的間隔所決定。位元平面可以藉由輸入訊號（例如視訊訊號和/或影像串流）的平面化來決定。參照第6,144,356號標題為「System and Method for Data Planarization」的美國專利，其整體實質內容以引用方式納入本文。One aspect of the present disclosure is a modified shift register device driven by a sequence of shift register data defining a column addressing pattern across time that results in various Spaced non-contiguous column write operations where the duration of a series of bit-planes is roughly determined by the spacing between columns. The bit plane can be determined by the planarization of an input signal, such as a video signal and/or video stream. Reference is made to US Patent No. 6,144,356, entitled "System and Method for Data Planarization," the entire substance of which is incorporated herein by reference.
有利的是，藉由使用平面化，和使用具有多個寫入指標的修改後的移位暫存器定址組件的PWM，可以在背板和顯示器上使用較低的電壓和/或較低的時脈速度，從而與不包括移位暫存器定址組件的先前技術背板相比，簡化了設計，導致顯示品質的提高，並使用較少的功率。Advantageously, lower voltage and/or lower clock speed, thereby simplifying the design, resulting in improved display quality, and using less power compared to prior art backplanes that do not include shift register addressing components.
申請人先前的專利與類似於上述位元平面架構的位元平面架構相關。這些專利包括第10/435,427號的美國專利申請案（即現在的美國專利8,421,828）、其第13/790,120號的接續美國專利申請案（即現在的美國專利9,583,031），以及美國專利9,583,031的接續申請案，即第15/408,869號的美國專利申請案（即現在的美國專利9,824,619），這些文獻的實質內容以引用方式納入本文。圖7A、7B、8A和8B，以及所有這些專利中相關聯的說明文字都特別具有指導意義。這些專利在本文統稱為「MegaMod專利」。本實施例的一個目標是在使用先前所述的技術（例如LTPS）的背板中實施與MegaMod專利的調變方案類似的調變方案，而不需要開發能夠在那些技術中執行列選擇方案的列解碼器電路組件。Applicant's prior patents relate to bit-plane architectures similar to the bit-plane architectures described above. These patents include U.S. Patent Application No. 10/435,427 (now U.S. Patent 8,421,828), its continuation U.S. Patent Application No. 13/790,120 (now U.S. Patent 9,583,031), and continuations of U.S. Patent 9,583,031 , U.S. Patent Application No. 15/408,869 (now U.S. Patent 9,824,619), the substance of which is incorporated herein by reference. Figures 7A, 7B, 8A and 8B, and the associated captions in all of these patents are particularly instructive. These patents are collectively referred to herein as the "MegaMod Patents." One goal of this embodiment is to implement a modulation scheme similar to that of the MegaMod patent in backplanes using previously described technologies (e.g. LTPS), without the need to develop a Column decoder circuit components.
前述段落中所論述的調變方案的特徵是使用列定址電路系統，使資料能夠寫入非鄰接的列。要寫入的列響應於可以重複應用於陣列的列的列寫入動作模式，其中同一模式的連續應用之間存在偏移。偏移通常是一個或兩個列，這取決於背板的具體情況，如下文所解釋，但是其他的偏移也在考慮之列，並且可以由本領域的技術人員在閱讀和理解本揭示內容之後實施。A feature of the modulation scheme discussed in the preceding paragraph is the use of column addressing circuitry to enable data to be written to non-contiguous columns. The columns to be written respond to a pattern of column write actions that can be repeatedly applied to the columns of the array, with an offset between successive applications of the same pattern. The offset is typically one or two columns, depending on the specifics of the backplane, as explained below, but other offsets are contemplated and can be determined by one skilled in the art after reading and understanding this disclosure implement.
隨著列寫入動作的模式藉由顯示器的各列進行，響應於第一寫入指標而被寫入影像資料的列可以接著響應於第二寫入指標而被寫入不同的影像資料。已經設計出了包括20個或更多個寫入指標的寫入指標序列。在本申請案中，給出了簡單的例子以幫助理解，但這些例子應被理解為不限制在實施例中可能出現的模式和/或值的範圍。As the pattern of column write operations proceeds with each column of the display, the column for which image data is written in response to a first write indicator may then be written with different image data in response to a second write indicator. A sequence of write indicators including 20 or more write indicators has been devised. In this application, simple examples are given to aid understanding, but these examples should be understood as not limiting the range of modes and/or values that may appear in the embodiments.
使用脈寬調變來調變LTPS背板或類似的設備，使人們有機會將這樣的背板與發光設備一起使用，如有機發光二極體顯示器（OLED）或小型傳統發光二極體（LED），有時被稱為微型LED或μLED。在恆定電壓下使用脈寬調變，可以減少在這些設備以不同電壓調變時可能發生的發射光的色移。Using pulse-width modulation to modulate an LTPS backplane or similar device opens up the opportunity to use such a backplane with light-emitting devices, such as organic light-emitting diode displays (OLEDs) or small conventional light-emitting diodes (LEDs). ), sometimes referred to as microLEDs or μLEDs. Using pulse-width modulation at a constant voltage reduces the color shift in emitted light that can occur when these devices are modulated at different voltages.
可能需要對液晶層進行DC平衡的電路（如液晶顯示電路）和不需要DC平衡的電路（如微型發光二極體（μLED）電路）都在考慮之列。這些被統稱為顯示元件。一般來說，在這些顯示應用中，向像素驅動電路列寫入影像資料響應於該列的字線被拉高而進行，使該列的像素驅動電路的記憶體電路能夠接收經由位線提供的影像資料。Circuits that may require DC balancing of the liquid crystal layer, such as liquid crystal display circuits, and circuits that do not, such as micro light-emitting diode (μLED) circuits, are considered. These are collectively referred to as display elements. Generally, in these display applications, writing image data to a column of pixel driver circuits is performed in response to the word line of the column being pulled high, so that the memory circuit of the pixel driver circuit of the column can receive the data provided via the bit line. video material.
本實施例的這些和其他目標和優點，以及對這些實施例的修改和等效物，對於本領域中的普通技術人員而言，在閱讀和理解本詳細描述以及其所帶有的各種圖式後，將變得清楚。These and other objects and advantages of the present embodiments, as well as modifications and equivalents to these embodiments, will become apparent to those of ordinary skill in the art upon reading and understanding this detailed description and the various drawings that accompany it. later, it will become clear.
圖1A呈現了示例背板100的資料傳輸區段和某些外部介面的方塊圖。背板100包括像素驅動電路陣列101、用於奇數列的左移位暫存器定址組件105L、用於偶數列的右移位暫存器定址組件105R、用於偶數列的行資料暫存器陣列104L（下部）、用於奇數列的行資料暫存器陣列104U（上部）、控制塊103和導線結合墊塊102L（下部）和102U（上部）。應理解，將移位暫存器定址組件指定為「右」或「左」和將行資料暫存器陣列和導線結合墊塊指定為「上部」和「下部」是為了明確地參考圖1A，並不意味著對實際背板中的空間佈局或實體組織的任何限制。導線結合墊塊102L提供與撓性印刷電路組件（FPCA）或其他合適的連接設備的接觸，以經由來自顯示控制器電路的輸入接收資料和控制訊號，並且可以包括一個或多個時脈線111、一個或多個運算碼（op code）線112、一個或多個訊號線113、一個或多個溫度訊號線114和/或平行資料訊號線115。上部導線結合墊塊102U的所選介面包括電路電壓V_H 116和V_L 117，溫度感測器數位介面118，幹線電壓V
DD和V
SS119，和返回電壓（return voltage）120。這些電壓的功能和極性取決於一些因素，這些因素在不同類型的像素驅動電路和/或製程技術中是不同的，這對本領域的技術人員來說是顯而易見的。
FIG. 1A presents a block diagram of the data transmission section and some external interfaces of an
背板部件的實體佈局可以不同於所描繪的那些，並且保持在本揭示內容的範圍內。例如，可能只需要一個移位暫存器定址組件，或所有的外部連接可能是沿著背板的單一側。在一些實施例中，只有一個列資料暫存器被用來向偶數列和奇數列兩者的像素驅動電路提供資料。The physical layout of the backplane components may vary from those depicted and remain within the scope of this disclosure. For example, only one shift register addressing component may be required, or all external connections may be along a single side of the backplane. In some embodiments, only one column data register is used to provide data to the pixel driving circuits of both even and odd columns.
導線結合墊塊102L接收影像資料和控制訊號，並且將這些訊號與控制塊103連接。控制塊103接收影像資料並將其路由到行資料暫存器陣列104L（下部）或行資料暫存器陣列104U（上部）。在一個實施例中，運算碼線112的值可以決定兩個移位暫存器定址組件105L或105R中的哪一個是活動的。The wire bonding pad 102L receives image data and control signals, and connects these signals to the control block 103 . The control block 103 receives image data and routes it to the row data register array 104L (lower part) or the row data register array 104U (upper part). In one embodiment, the value of the
左邊的移位暫存器定址組件105L（例如奇數列）和右邊的移位暫存器定址組件105R（例如偶數列）被配置為操作字線。在操作中，移位暫存器中的資料值使列驅動器將相應的字線置於一定條件，使得對應列的影像資料可以從行資料暫存器陣列104L和/或從行資料暫存器陣列104U傳輸到像素驅動電路陣列101的該列的像素單元的記憶體電路。在一個實施例中，背板上只存在一個行資料暫存器陣列。The left shift register addressing component 105L (eg, odd columns) and the right shift register addressing component 105R (eg, even columns) are configured to operate on word lines. In operation, the data values in the shift registers cause the column drivers to condition the corresponding word lines so that image data for the corresponding columns can be read from the row data register array 104L and/or from the row data registers The array 104U is transferred to the memory circuit of the pixel unit of the column of the pixel driving circuit array 101 . In one embodiment, there is only one row data register array on the backplane.
時脈線111可以包括攜帶各種不同時脈訊號的複數個線路。例如，移位暫存器定址組件可以從時脈線111接收時脈訊號HCLK，以推進移位暫存器資料值。另外，行資料暫存器可以藉由時脈線111從控制器接收時脈訊號CLK，作為將影像資料傳輸到行資料暫存器的過程的一部分。The
訊號線113可以包括各種訊號線，包括移位暫存器定址組件105L和105R的重設功能，以及行資料暫存器陣列104U和104L的單獨重設功能。訊號線113也可以包括向移位暫存器定址組件105L、105R中的一者或兩者供應資料的單獨線路，以及使移位暫存器定址組件與要加載到列上的影像資料保持同步的另一個線路，這個（這些）列由它們相應的字線、移位暫存器定址組件105L、105R啟用。考慮了用來導通諸如行資料暫存器陣列104U、104L之類的部件的啟用訊號，這些部件原本可以置於待機狀態。
圖1B呈現了背板組件150的方塊圖，除了圖1A所示的細節之外，還有其他細節。背板組件150包括基板155（其例如由玻璃或替代材料所形成），像素驅動電路陣列151，移位暫存器定址組件152，行驅動器154a、154b、154c和154d，以及控制器153。FIG. 1B presents a block diagram of
在某些實施例中，像素驅動電路陣列151和移位暫存器定址組件152使用本領域中已知的技術形成在基板155上的薄膜電晶體（TFT）中。其他部件（例如控制器153和行驅動器154a-154d）可以由以單晶矽（或其他材料系統）製造的小型積體電路所形成，這些積體電路被安裝到基板155的表面。In some embodiments, pixel
控制器153向背板組件150的移位暫存器定址組件152和行驅動器154輸送各種訊號和資料。例如，控制器153可以向移位暫存器定址組件152經由線路156a輸送HCLK，和/或可以向移位暫存器定址組件152經由線路156b輸送移位暫存器資料序列（例如R資料或暫存器資料）和/或經由線路156c輸送RST（重設）訊號。有利的是，移位暫存器資料序列是單個位元，因此與需要多個輸入位元的先前技術的列解碼器組件相比，使用的空間和功率更少。在一些實施例中，HCLK推進移位暫存器定址組件152內的資料，R資料向移位暫存器定址組件152提供邏輯1或0，並且RST可以重設移位暫存器定址組件152。控制器153可以向行驅動器154a-154d經由線路至少引導CLK、資料（像素資料）和RST（重設）。行驅動器154a-154d轉而向經由行驅動線（未標明）拉高的列的像素輸送像素資料。圖1C呈現了先前技術的背板170的簡化方塊圖，該背板包括移位暫存器和移位暫存器組件176，以及列組件171。列組件171包括列172a-172e。列驅動器174a-174e中的每一者與列172a-172e中一個相應的列連接。移位暫存器/列驅動器組件176包括與列驅動器174a-174e耦合的移位暫存器173a-173e的集合，其中每個列172有一個移位暫存器173和列驅動器174。每個移位暫存器173在高位時驅動一個列驅動器174。每個移位暫存器173和相關聯的列驅動器174形成在單個電路中。在這個先前技術的背板170（它使用移位暫存器來決定啟動哪一列以從行暫存器接收資料）中，移位暫存器的數量與列的數量相同。來自行暫存器（未示出）的資料經由位線輸送到所有列172。取決於列172中所利用的記憶體電路的類型，每個行可能需要一個位線或兩個位線。The
經由輸入175接收移位暫存器資料序列。先前技術的移位暫存器資料序列通常對於刷新循環的開始時的HCLK時脈訊號的第一時脈循環來說是高資料狀態（也稱為1狀態或1值），然後刷新循環的每個其餘時脈是低位狀態。隨著HCLK時脈訊號操作，高資料狀態藉由移位暫存器組件176傳播，將每個連續的列172a-172e的字線拉高，如先前所述。The shift register data sequence is received via
在本揭示內容中，高位移位暫存器資料點使相應的像素驅動電路列能夠接收資料線或位線上宣告（asserted）的影像資料，並且將該影像資料放入它們相應的記憶體電路。通常，每個記憶體電路的一個或多個通路電晶體的閘極上的訊號用來允許這種情況發生。如果通路電晶體是n通道電晶體，就像最常見的SRAM電路那樣，那麼所選列的字線訊號是高位訊號。如果通路電晶體是p通道電晶體，那麼所選列的字線訊號是比非所選列上的電壓還低的電壓。在這兩種情況下，無論實際的電壓如何，使通路電晶體能夠傳遞影像資料的訊號在本文都被界定為高位狀態或高資料狀態。In the present disclosure, MSB data points enable corresponding columns of pixel driver circuits to receive image data asserted on data lines or bit lines and place the image data into their corresponding memory circuits. Typically, a signal on the gate of one or more pass transistors of each memory circuit is used to allow this to happen. If the pass transistor is an n-channel transistor, as in most common SRAM circuits, then the word line signal for the selected column is a high signal. If the pass transistors are p-channel transistors, the word line signal for the selected column is at a lower voltage than the voltage on the non-selected columns. In both cases, regardless of the actual voltage, the signal that enables the pass transistor to pass image data is defined herein as the high state or high data state.
在大多數情況下，移位暫存器173的時脈被實施為兩個不重疊的時脈訊號，這些時脈訊號相對於彼此來說實質上是失相的。這兩個不重疊的時脈訊號中的任一者的佔空比可以被適當地設定，以允許由所使用的製程的製造公差引起的時脈歪斜。In most cases, the clocking of the shift register 173 is implemented as two non-overlapping clock signals that are substantially out of phase with respect to each other. The duty cycle of either of the two non-overlapping clock signals can be set appropriately to allow for clock skew caused by manufacturing tolerances of the process used.
為了使移位暫存器組件176能夠作為顯示系統的部件正確作用，藉由移位暫存器173傳播的移位暫存器資料序列一次只將一個移位暫存器置於高資料狀態，因為位線上的資料只用於一個列。因此，如果移位暫存器資料序列的長度與移位暫存器組件176中配置為控制相應列驅動器174的移位暫存器173的數量相同，那麼一次只有一個是活動的。如果移位暫存器資料序列比移位暫存器組件176中的移位暫存器173的數量還長，那麼可以將超過一個移位暫存器173置於高資料狀態，條件是處於高位的兩個移位暫存器資料序列點中只有一個在序列中相隔很遠，使得只有一個被放置在可用於控制列驅動器174中的一者的移位暫存器173上，以使資料能夠寫入該列。至少，這個距離至少是控制列驅動器174的移位暫存器173的總數。In order for the
在一些情況下，由字線所控制的列可以小於一整列的像素驅動電路。其餘的像素驅動電路可以由獨立於其他字線操作的一個或多個附加字線所控制。In some cases, the column controlled by a word line may be less than an entire column of pixel driver circuits. The remainder of the pixel drive circuitry may be controlled by one or more additional word lines operating independently of the other word lines.
圖1D呈現了圖1B的像素驅動電路陣列151的脈寬調變的電流像素的一個示例像素驅動電路180(a)的示意圖以及時序圖180(b)。圖1D取自2015年加利福尼亞州聖荷西市的國際資訊顯示學會期刊第22/9卷第465-472頁中由Yuan Ji等人所著的〈A digitally driven pixel circuit with current compensation for AMOLED microdisplays〉。然而，以下描述是根據該參考文獻改編的。FIG. 1D presents a schematic diagram and a timing diagram 180( b ) of an example pixel drive circuit 180 ( a ) for a pulse width modulated current pixel of the pixel
像素驅動電路180(a)包括兩個p通道電晶體T 1和T 2，以及電容器CS，因此在本文稱為2T1C像素驅動電路。時序圖180(b)描繪了能夠使像素驅動電路180(a)在有限的時間段內發射電流的脈衝串序列。以下描述直接取自緊接著上面引用的參考論文的文字。在2T1C像素驅動電路180(a)中，T 1和T 2都作為開關工作。當字線（這裡稱為SEL）為低位時，T 1打開，所以T 2導通或關斷，這取決於由位線（這裡稱為Data_line）所驅動的節點a的電壓位準。當字線SEL為高位時，T 2被關斷，因此節點a處存在的電壓位準被保持在CS。OLED像素電流I OLED因此被約束在兩種狀態之一：開或關。I OLED可以藉由藉由變化脈衝寬度或密度中的任一者控制SEL和/或Data_line來調變。 The pixel driving circuit 180(a) includes two p-channel transistors T1 and T2 , and a capacitor CS, and is therefore referred to herein as a 2T1C pixel driving circuit. Timing diagram 180(b) depicts a sequence of pulse trains that enable pixel drive circuit 180(a) to emit current for a limited period of time. The following description is taken directly from the text of the referenced paper cited immediately above. In the 2T1C pixel driving circuit 180(a), both T1 and T2 operate as switches. When the word line (here called SEL) is low, T1 is on, so T2 is on or off, depending on the voltage level of node a driven by the bit line (here called Data_line). When word line SEL is high, T2 is turned off, so the voltage level present at node a is maintained at CS. The OLED pixel current I OLED is thus constrained in one of two states: on or off. I OLED can be modulated by controlling SEL and/or Data_line by varying either pulse width or density.
提供給諸如SEL之類的字線的訊號可以取決於所使用的像素驅動電路的具體情況來調整。在經典的6電晶體SRAM單元（未示出）中，閘極電晶體是兩個n通道FET，它們必須被帶到高位以使FET將存在於位線上的資料狀態傳導到SRAM單元上。在像素驅動電路180(a)的例子中，字線SEL在p通道電晶體上操作，該電晶體的閘極必須被帶到低位以將來自Data_line的資料傳導到電路的節點a。本申請案考慮了這兩種可能性，並且術語的使用也應如此解釋。The signal provided to a word line such as SEL can be adjusted depending on the specifics of the pixel driving circuit used. In a classic 6-transistor SRAM cell (not shown), the gate transistors are two n-channel FETs that must be brought high in order for the FETs to conduct the data state present on the bit line onto the SRAM cell. In the example of pixel driver circuit 180(a), word line SEL operates on a p-channel transistor whose gate must be brought low to conduct data from Data_line to node a of the circuit. This application contemplates both of these possibilities, and the use of the terms should be construed as such.
圖2A-2C呈現了依據一個或多個實施例，修改後的移位暫存器的硬體配置。圖3A-3E呈現了移位暫存器可以如何操作的細節、示例序列和約束條件的細節，並且說明了移位暫存器資料序列可以如何被決定。2A-2C present a modified hardware configuration of a shift register according to one or more embodiments. Figures 3A-3E present details of how a shift register may operate, details of example sequences and constraints, and illustrate how a shift register profile sequence may be determined.
圖2A是依據一個或多個實施例，具有修改後的移位暫存器定址組件206的背板200的簡化方塊圖，該移位暫存器定址組件包括控制移位暫存器和非控制移位暫存器兩者。背板200包括移位暫存器定址組件206和列組件201。列組件201包括列202a-202e。移位暫存器定址組件206包括列驅動器204a-204e，其中每個列驅動器204a-204e驅動列組件201的一個相應的列202a-202e。與圖1C所示的先前技術不同，移位暫存器定址組件206包括每個列202的多個移位暫存器203。移位暫存器定址組件206的資料從控制器207的序列產生器208a經由輸入205接收。每個列驅動器204a-204e與相應的移位暫存器203a0-203e0連接，它們是唯一可以將列置於接收資料的狀態的移位暫存器。列驅動器204a-204e將相應列202a-202e的字線驅動到可用於使該列的像素驅動電路的記憶體電路能夠接收新資料的狀態，如上文與圖1D有關的論述。移位暫存器203a0-203e0可以稱為控制移位暫存器。其他的移位暫存器203a1-203a3、203b1-203b3、203c1-203c3、203d1-203d3和203e1-203e3存在於移位暫存器定址組件206的移位暫存器的序列中，但是不與列驅動器連接和/或形成字線，因此不將任何列置於經由行驅動器接收資料的狀態。因此，移位暫存器203a1-203a3、203b1-203b3、203c1-203c3、203d1-203d3和203e1-203e3可以稱為非控制移位暫存器。在某些實施例中，序列產生器208a加載預先界定的移位暫存器資料序列190（例如從檔案、串列儲存設備等）。在其他的實施例中，控制器207包括配置有移位暫存器資料序列190的可程式化記憶體。序列產生器208a與控制器207內的行協調器208b協作，以協調經由行驅動器209a-209d呈現的行資料，使得列202a-202e在處於接收資料的狀態時接收正確的資料。例如，序列產生器208a可以向行協調器208b發送由移位暫存器資料序列190所決定的列識別碼和序列內的當前位置，使得行協調器208b將所識別的列的資料放置在行驅動器209a-209d上。在某些實施例中，移位暫存器資料序列190和列驅動器204a-204e對字線的啟動是決定性的，由此，輸入影像資料以適當的順序被安排和饋送到行驅動器209a-209d，從而不需要額外的協調。也就是說，移位暫存器資料序列是事先知道的，因此列的啟動順序和定時也是事先知道的，並且影像資料基於這種知識被組裝成正確的、預定的順序。另一個考慮是尋找影像資料的形式。在一般的類比系統中，電壓被儲存在加載到像素驅動電路的記憶體上的行驅動器上。對於TFT而言，這例如是單個薄膜電晶體。在數位系統中，每個像素的影像資料被儲存為一系列的位元平面。呈現給視圖的位元平面的順序可能對所感知到的影像品質產生巨大的影響。因此，影像資料的預定順序也是基於位元平面和本文所述的移位暫存器資料序列內所定義的寫入指標。有利的是，非控制移位暫存器給在移位暫存器定址組件206內傳播的資料留間隔，以允許對於列驅動器204a-204e的控制，在間隔和定時上有更大的控制。2A is a simplified block diagram of a
每個列202只與一個控制移位暫存器相關聯，並且與第一列相關聯的控制移位暫存器之後的非控制移位暫存器的數量通常與所有其他列的移位暫存器之後的非控制移位暫存器的數量相同。在一個可能的例外中，在一個或多個實施例中，最後一個控制移位暫存器（例如圖2A中的移位暫存器203e0）之後的非控制移位暫存器的數量為零（0）。這是因為在移位暫存器203e0操作之後，由於沒有其他列要操作，不會需要其他的移位暫存器來在移位暫存器定址組件206內提供資料間隔。然而，為了改進製造良率（例如藉由維持光微影製程的印刷一致性來改進），在最後一個控制移位暫存器之後包括非控制移位暫存器可能是有益的。進一步地，可能有益的是，在最後一個控制移位暫存器之後包括非控制移位暫存器，以確保移位暫存器鏈保持其現有的傳播延遲，一直到最後一個控制移位暫存器，即使後面的非控制移位暫存器在邏輯上是不需要的。Each column 202 is associated with only one control shift register, and the number of non-control shift registers following the control shift register associated with the first column is generally the same as that of all other columns. The number of non-controlling shift registers following the register is the same. With one possible exception, in one or more embodiments, the number of non-control shift registers following the last control shift register (eg, shift register 203e0 in FIG. 2A ) is zero (0). This is because after the shift register 203e0 is operated, no other shift registers are needed to provide data spacing in the shift
圖2B呈現了依據一個或多個實施例，背板210的第二簡化方塊圖，它說明了列定址實施方式，其中第一修改後的移位暫存器對背板的奇數列進行定址，而第二修改後的移位暫存器對背板的偶數列進行定址。背板210包括列組件211，可用於控制將資料寫入列組件211的奇數列212a、212c和212e的左移位暫存器定址組件216a，以及可用於控制將資料寫入列組件211的偶數列212b、212d和212f的右移位暫存器定址組件216b。來自控制器（未示出）的一個或多個訊號可以施加到輸入215a和輸入215b中的一者或兩者，以決定左移位暫存器定址組件216a和右移位暫存器定址組件216b何時活動。在移位暫存器定址組件216a和216b內推進資料的時脈訊號（未示出）可以與選擇訊號一起操作。應理解，將移位暫存器定址組件216a和216b指定為「右」或「左」只是為了明確地參考圖2B，並不意味著對實際背板中超出本文所述的具體內容的空間佈局或實體組織有任何限制。Figure 2B presents a second simplified block diagram of
在一個實施例中，左移位暫存器定址組件216a和右移位暫存器定址組件216b兩者同時活動。在這種情況下，由左移位暫存器定址組件216a所控制的那些列和由右移位暫存器定址組件216b所控制的那些列的單獨列資料暫存器可以同時使用（例如參照圖1A的背板100內所示的奇數行資料暫存器陣列104U和偶數行資料暫存器陣列104L）。In one embodiment, both the left shift
在背板210中，列212a、212c和212e代表奇數列，而列212b、212d和212f代表偶數列。左移位暫存器定址組件216a包括列驅動器214a、214c和214e，它們分別響應於從控制移位暫存器213a0、213c0和213e0所接收的輸入，分別產生列212a、212c和212e的字線。非控制移位暫存器213a1在第一時脈循環從控制移位暫存器213a0接收資料值，並且非控制移位暫存器214a2在第二時脈循環從非控制移位暫存器213a1接收相同的資料值。在第三時脈循環，來自非控制移位暫存器213a2的資料值經由連結218a傳播到控制移位暫存器213c0。在第四和第五時脈循環，控制移位暫存器213c0的狀態傳播到非控制移位暫存器213c1，然後依次傳播到非控制移位暫存器213c2。在第六時脈循環，非控制移位暫存器213c2的狀態傳播到控制移位暫存器213e0。在後續的時脈循環，來自控制移位暫存器213e0的資料值可以依次傳播到非控制移位暫存器213e1和213e2。In
在控制移位暫存器213e0是左移位暫存器定址組件216a中最後一個控制移位暫存器的實施例中，可以省略後面的非控制移位暫存器213e1和213e2。在這種情況下，當移位暫存器鏈的輸出被饋送回背板的控制器（未示出）時，該控制器可以計及定時需求以啟動移位暫存器資料序列的下一個實例的開始（例如當來自移位暫存器鏈的末端的輸出被用來協調後續的移位暫存器輸入序列的定時時）。在沒有從移位暫存器鏈的末端反饋到控制器或移位暫存器鏈的前端的實施例中，控制器的動作不需要取決於最後一個非控制移位暫存器是否存在而有所不同。In an embodiment where the control shift register 213e0 is the last control shift register in the left shift
右移位暫存器定址組件216b的操作與左移位暫存器定址組件216a的操作實質類似。右移位暫存器定址組件216b包括列驅動器214b、214d和214f，它們可用於分別響應於從控制移位暫存器213b0、213d0和213f0所接收的輸入，分別操作列212b、212d和212f的字線。非控制移位暫存器213b1在第一時脈循環從控制移位暫存器213b0接收其資料值，並且非控制移位暫存器213b2在第二時脈循環從非控制移位暫存器213b1接收相同的資料值。在第三時脈循環，來自非控制移位暫存器213b2的資料值經由連結218b傳播到控制移位暫存器213d0。在第四和第五時脈循環，控制移位暫存器的資料值分別傳播到非控制移位暫存器213d1和213d2。在第六時脈循環，移位暫存器213d2的資料值傳播到控制移位暫存器213f0。在後續的時脈循環，控制移位暫存器213f0的資料值可以依次傳播到非控制移位暫存器213f1和213f2。The operation of the right shift
在先前所述的實施例中，其中控制移位暫存器213f0是右移位暫存器定址組件216b中最後一個控制移位暫存器，可以省略控制移位暫存器213f0之後的非控制移位暫存器213f1和213f2。In the previously described embodiment, where the control shift register 213f0 is the last control shift register in the right shift
請注意，在所說明的實施例中，左移位暫存器定址組件216a只控制列214a、214c和214e的字線，右移位暫存器定址組件216b只控制列214b、214d和214f的字線。這些列分佈可以可選地硬接線，以確保兩個移位暫存器定址組件都不控制兩個緊鄰的列的字線。這種佈置可以作為硬體設計決策來實施，並且不意味著不相鄰的列處於任意的位置。Note that in the illustrated embodiment, the left shift
圖2C呈現了示例背板230的第三簡化方塊圖，其中移位暫存器定址組件236的序列中的每個控制移位暫存器之後的非控制移位暫存器的數量可以在四個非控制移位暫存器與兩個非控制移位暫存器之間切換。兩個狀態下的移位暫存器的實際數量是任意的，並且可以比圖2C的例子中所呈現的數量更大或更小。按照本文所揭露的原則，非控制移位暫存器的替代數量的狀態數量可以大於二。2C presents a third simplified block diagram of an
背板230包括列組件231和移位暫存器定址組件236。列組件231包括五個列232a、232b、232c、232d和232e，每個列分別由移位暫存器定址組件236的列驅動器234a、234b、234c、234d和234e所產生的字線所控制。列驅動器234a、234b、234c、234d和234e分別藉由移位暫存器定址組件236的控制移位暫存器233a0、233b0、233c0、233d0和233e0來操作。移位暫存器資料序列可以經由輸入238插入控制移位暫存器233a0中。
移位暫存器定址組件236包括非控制移位暫存器233a1、233a2、233a3和233a4的群組，這些非控制移位暫存器被配置為在接下來的四個時脈循環內傳播控制移位暫存器233a0的資料值，之後在第五時脈循環，非控制移位暫存器233a4的資料值傳播到多工器237a的一個輸入。非控制移位暫存器233a2的資料值也傳播到多工器237a的另一個輸入。Shift
移位暫存器定址組件236包括一個非控制移位暫存器233b1、233b2、233b3和233b4的群組，另一個非控制移位暫存器233c1、233c2、233c4和233c4的群組，以及另一個非控制移位暫存器233d1、233d2、233d3和233d4的群組。這些群組中的每一者以先前為非控制移位暫存器233a1、233a2、233a3和233a4的群組所述的方式操作。The shift
非控制移位暫存器233e1、233e2、233e3和233e4的群組的操作方式不同，因為它們形成了最後一列的一部分。在一個實施例中，非控制移位暫存器233e1、233e2、233e3和233e4不存在，並且移位到控制移位暫存器233e0的資料結束了移位暫存器的動作。因為在列232e之外沒有列，所以不需要對應的多工器。The group of non-controlling shift registers 233el, 233e2, 233e3 and 233e4 operate differently because they form part of the last column. In one embodiment, non-control shift registers 233e1, 233e2, 233e3, and 233e4 do not exist, and shifting data into control shift register 233e0 completes the shift register action. Since there are no columns outside of
多工器237a、237b、237c和237d可以被配置為基於輸入239上所宣告的訊號在輸入之間進行選擇。每個多工器以類似的方式配置，使得響應於輸入239上宣告的第一訊號狀態，多工器237a選擇來自非控制移位暫存器233a2的訊號，多工器237b選擇來自非控制移位暫存器233b2的訊號，多工器237c選擇來自非控制移位暫存器233c2的訊號，並且多工器237d選擇來自非控制移位暫存器233d2的訊號。響應於輸入239上宣告的第二訊號狀態，多工器237a選擇來自非控制移位暫存器233a4的訊號，多工器237b選擇來自非控制移位暫存器233b4的訊號，多工器237c選擇來自非控制移位暫存器233c4的訊號，並且多工器237d選擇來自非控制移位暫存器233d4的訊號。多工器237a-237d允許選擇每個控制移位暫存器之後的非控制移位暫存器的數量。
多工器237a-237d為本來是硬接線的移位暫存器定址組件增加了靈活性。非控制移位暫存器的長度的選擇可以在例如初始化期間進行，以允許較短的移位暫存器資料序列，而不會增加停滯時間（dead time），在停滯時間期間不會發生調變。在某些實施例中，控制器（例如圖2A的控制器207）可以控制輸入239，以在顯示的幀之間，或在顯示輸出上看不到效果的時候，切換非控制移位暫存器的長度。例如，從較長切換到較短的移位暫存器鏈，與較慢的時脈速率結合，可以提供變化的條件，例如切換到顯示器的標稱黑暗狀態以減少電流。例如，改變輸入239的狀態可能需要重設暫存器233，以允許產生器208a在輸入238上啟動替代的移位暫存器資料序列。Multiplexers 237a-237d add flexibility to otherwise hardwired shift register addressing components. The selection of the length of the uncontrolled shift register can be done, for example, during initialization to allow shorter sequences of shift register data without increasing dead time, during which no adjustments can occur. Change. In some embodiments, a controller (eg, controller 207 of FIG. 2A ) may control
圖3A-3G呈現了與特定移位暫存器定址組件一起使用的特定移位暫存器資料序列的操作例子，該移位暫存器定址組件包括控制移位暫存器和非控制移位暫存器兩者。圖3A呈現了示例背板250的簡化方塊圖，它包括移位暫存器定址組件256和列組件255。佈局的選擇是為了促進各種圖式之間的相互參考。Figures 3A-3G present an example of the operation of a particular shift register data sequence used with a particular shift register addressing component comprising a controlled shift register and a non-controlled shift Scratchpad for both. FIG. 3A presents a simplified block diagram of an
列組件255包括列252a、252b、252c、252e、252e、252f和252g。每個列與移位暫存器定址組件256的列驅動器254a、254b、254c、254d、254e、254f和254g中一個相應的列驅動器連接。
每個列驅動器254a、254b、254c、254d、254e、254f和254g由一個相應的控制移位暫存器253a0、253b0、253c0、253d0、253e0、253f0和253g0所控制，其方式與先前的描述類似。列控制移位暫存器253a0經由輸入257接收移位暫存器資料值，這決定了由列驅動器254a所控制的字線（未示出）的狀態。例如，移位暫存器資料值是移位暫存器資料序列的一部分。響應於一系列的時脈訊號（未示出），移位暫存器資料值藉由移位暫存器定址組件256的移位暫存器傳播。時脈訊號使資料值首先傳播到非控制移位暫存器253a1，然後傳播到非控制移位暫存器253a2。下一個時脈循環將資料值傳播到控制移位暫存器253b0，它決定了列驅動器254b的狀態。下一個時脈循環使資料值首先傳播到非控制移位暫存器253b1，然後傳播到非控制移位暫存器253b2。Each
進一步的時脈循環將移位暫存器資料值藉由控制移位暫存器253c0傳播，然後藉由非控制移位暫存器253c1和253c2傳播，藉由控制移位暫存器253d0傳播，然後藉由非控制移位暫存器253d1和253d2傳播，藉由控制移位暫存器253e0傳播，然後藉由非控制移位暫存器253e1和253e2傳播，藉由控制移位暫存器253f0傳播，然後藉由非控制移位暫存器253f1和253f2以及控制移位暫存器253g0傳播。A further clock cycle propagates the shift register data value through control shift register 253c0, then through non-control shift registers 253c1 and 253c2, through control shift register 253d0, Then propagated through non-controlled shift registers 253d1 and 253d2, propagated through controlled shift register 253e0, then propagated through non-controlled shift registers 253e1 and 253e2, passed through controlled shift register 253f0 is then propagated through non-controlling shift registers 253f1 and 253f2 and controlling shift register 253g0.
在一個實施例中，非控制移位暫存器253g1和253g2不存在，並且移位暫存器資料序列在控制移位暫存器253g0之後結束。在一個實施例中，在移位暫存器資料序列的第一個值傳播到控制移位暫存器253g0之後，觀察到等同於通過非控制移位暫存器253g1和253g2排列所需的時間的延遲，在此之後，移位暫存器鏈的第一個元件（253a0）經由輸入257接收移位暫存器資料序列中的移位暫存器資料值的新實例。In one embodiment, non-control shift registers 253g1 and 253g2 do not exist, and the shift register data sequence ends after control shift register 253g0. In one embodiment, after the first value of the shift register data sequence is propagated to the controlling shift register 253g0, it is observed that the time equivalent to that required to line up through the non-controlling shift registers 253g1 and 253g2 After a delay of , the first element of the shift register chain (253a0) receives via input 257 a new instance of the shift register data value in the shift register data sequence.
圖3B呈現了解釋性表格270，總結了圖3A的移位暫存器定址組件256的某些元素，以幫助在下文進一步呈現具體的資料序列。解釋性表格270將移位暫存器定址組件256（圖3A）的控制移位暫存器放置在表示為Shift Reg 0的行中，並且將非控制移位暫存器放置在兩個行（Shift Reg 1和Shift Reg 2）中。每個列上的移位暫存器被連結在一起，與它們在圖3A中的邏輯佈置一致。每個列上的控制移位暫存器，在控制移位暫存器253a0的情況下，從外部來源接收資料值，或在所有其他控制移位暫存器的情況下，從前一列的最後一個非控制移位暫存器接收資料值。資料值的移動方向是在每個列內從左到右，然後從一個列中的最後一個移位暫存器到下一列中的Shift Reg 0。例如，第0列的控制移位暫存器253a0在下一個時脈循環將其資料值傳播到非控制移位暫存器253a1。在此後的下一個時脈循環，非控制移位暫存器253a1將其資料值傳播到非控制移位暫存器253a2。在下一個時脈循環，非控制移位暫存器253a2將其值傳播到第二列上的控制移位暫存器253b0。移位暫存器定址組件256的其餘部分以相同的方式操作（最後一列可能有例外，如上所述）。每個列的非控制移位暫存器出現的順序是它們之間的區別特徵之一，導致給定列的移位暫存器中的每一者被視為不同的群組。在圖3B的解釋性表格270中，控制移位暫存器群組的所有成員都位於Shift Reg 0行，第一非控制移位暫存器群組的所有成員都位於Shift Reg 1行處的中間位置，而最後的非控制移位暫存器群組的所有成員都位於Shift Reg 2行處的末端位置。因此，每個行中的移位暫存器代表了一種具有類似操作順序和功能的共同類型。下面將論述這一組織的原因。FIG. 3B presents an explanatory table 270 summarizing certain elements of the shift
重要的是注意，所述的移位暫存器的行是邏輯行，這些行可能不會在實體上呈行佈局，但是其中作為同一行的成員的每個移位暫存器與相鄰行的移位暫存器有相同的關係。在本申請案中，移位暫存器的所有行都被認為是邏輯行，無論該列是否被如此表明。彼此電性連接的移位暫存器被認為為邏輯上相鄰的或邏輯上連接的。相比之下，像素驅動電路陣列的同一列上的像素驅動電路在實體上被佈局在相鄰的行中。這可能很重要，因為像素驅動電路執行將電訊號轉換成影像的調變。除了正方形或矩形的像素以外，在一些實施例中還考慮了鑽石和六角形形狀的像素，並且也可以使用本文所述的相同調變技術。在閱讀和理解本揭示內容後，本領域的普通技術人員將很容易認識到所揭露的結構和技術的許多延伸、等效物和應用。雖然圖3A的背板250的各種移位暫存器被描繪成實體的行，並且圖3B的解釋性表格270中的對應資訊被組織成行，但這些示意表示都不一定代表底層電路的實體佈局。It is important to note that the rows of shift registers described are logical rows that may not physically be laid out in rows, but where each shift register that is a member of the same row is connected to an adjacent row The shift register has the same relationship. In this application, all rows of a shift register are considered to be logical rows, whether or not the column is so indicated. Shift registers that are electrically connected to each other are considered to be logically adjacent or connected. In contrast, pixel drive circuits on the same column of an array of pixel drive circuits are physically laid out in adjacent rows. This can be important because pixel driver circuits perform the modulation that converts electrical signals into images. In addition to square or rectangular pixels, diamond and hexagonal shaped pixels are also contemplated in some embodiments and may use the same modulation techniques described herein as well. After reading and understanding this disclosure, those of ordinary skill in the art will readily recognize many extensions, equivalents, and applications of the disclosed structures and techniques. Although the various shift registers of the
先前例子的移位暫存器定址組件可以以與解釋性表格270類似的方式組織。例如，在某些實施例中，圖2A的移位暫存器定址組件206的移位暫存器可以被組織成控制移位暫存器203a0至203e0的邏輯行，第一中間非控制移位暫存器203a1至203e1的邏輯行，第二中間非控制移位暫存器203a2至203e2的邏輯行，以及最終非控制移位暫存器203a3至302e3的邏輯行。在下一個時脈循環期間，最終非控制移位暫存器203a3至203d3各自將它們的資料值傳遞到下一列的控制移位暫存器。本文的其他移位暫存器的例子可以以類似方式組織。控制移位暫存器和非控制移位暫存器的順序可以顛倒，而不影響移位暫存器定址組件的整體功能。The shift register addressing components of the previous example may be organized in a similar manner to explanatory table 270 . For example, in some embodiments, the shift registers of the shift
圖3C-3H、4A-D和5A-C示出了說明本文的實施例隨時間變化的示例操作的表格，具體說明了移位暫存器資料序列的單獨資料值如何響應於時脈循環藉由移位暫存器傳播，以及移位暫存器資料序列可以被如何定義以在不同時間使列能夠進行寫入。時間間隔被定義為每個時脈循環發生一次。在這些表格中的一些中，明確提供了包含在移位暫存器（例如圖2A所示的移位暫存器203a0 ... 203a3、203b0 ... 203b3、203c0 ... 203c3、203d0 ... 203d3、203e0 ... 203e3）中的示例性的「1」和「0」資料值。在其他附圖中，資料值的某些模式被表達為「寫入指標」。寫入指標是在時間間隔期間用於移位暫存器鏈內的控制移位暫存器和非控制移位暫存器的移位暫存器資料序列中的資料值模式，其中控制移位暫存器的資料值是被饋送到列驅動器的邏輯「1」或高位狀態。然後，列驅動器操作對應列的字線，使得該列接受由位線所饋送的資料。因此，當寫入指標被說是在特定的時間駐留在某列上時，該列被寫入。Figures 3C-3H, 4A-D, and 5A-C show tables illustrating example operation of embodiments herein over time, specifying how individual data values of a shift register data sequence respond to clock cycle borrowing. Propagated by the shift register, and how the sequence of shift register data can be defined to enable columns to be written at different times. A time interval is defined to occur once per clock cycle. In some of these tables, it is explicitly provided that the data contained in the shift registers (for example, the shift registers 203a0...203a3, 203b0...203b3, 203c0...203c3, 203d0 shown in Figure 2A. .. 203d3, 203e0 ... 203e3) Exemplary "1" and "0" data values. In other figures, certain patterns of data values are expressed as "write indicators". The write index is the data value pattern in the shift register data sequence for the controlling shift register and the non-controlling shift register within the shift register chain during the time interval, where the controlling shift register The data value of the scratchpad is a logic "1" or high state that is fed to the column driver. Then, the column driver operates the word line of the corresponding column, so that the column receives the data fed by the bit line. So when the write metric is said to reside on a column at a particular time, that column is written.
圖3C呈現了寫入指標序列表275，它說明了包括複數個寫入指標Wp0、Wp1和Wp2的移位暫存器資料序列的資料值藉由圖3A的背板250的傳播。寫入指標序列表275代表42個時間間隔，其中每個時間間隔是移位暫存器資料序列被一個移位暫存器推進的時脈循環。在這個例子中，Wp0在第1個時脈循環被輸入到輸入257，如寫入指標序列表275的第1行所示。寫入指標Wp0與Wp1之間的列間隔是一列，並且Wp1在時脈循環5被輸入到輸入257，如寫入指標序列表275的時間間隔5所示。寫入指標Wp1與Wp2之間的列間隔是兩列，並且Wp2在時脈循環12被輸入到輸入257，如寫入指標序列表275的時間間隔12所示。寫入指標Wp2與寫入指標Wp0的下一個實例（例如，移位暫存器資料序列重複的地方）之間的列間隔是三列，Wp0在時脈循環22被輸入到輸入257，並且示於寫入指標序列表275的時間間隔22中。為了確保兩個列同時被啟用，Wp0與Wp1之間的間隔是四個循環（而不是三個），因為時脈循環4，Wp0傳播以啟用第2列，如寫入指標序列表275的時間間隔4所示。因此，在寫入指標序列表275中，每個時間間隔中只發生零個或一個寫入指標。可以為背板250創建圖3C的寫入指標序列表275，其中被輸入到輸入257（例如資料所指向的列）的移位暫存器資料序列是由列解碼器電路和控制器系統所決定的。下面的文字展示了如何為圖3A的移位暫存器定址組件256創建相同的寫入指標模式以實施圖1A的背板100。FIG. 3C presents a write pointer sequence table 275 illustrating the propagation of data values of the shift register data sequence including a plurality of write pointers Wp0 , Wp1 and Wp2 through the
位元平面定義了要從顯示設備顯示或輸出的資訊。例如，對於每個像素驅動電路，位元平面定義了輸出設定或控制。在一個例子中，位元平面定義了像素驅動電路的脈寬調變持續時間。在某些實施例中，每個寫入指標可以與特定的位元平面對應。被寫入到某列的寫入指標Wp0被認為是在該列上啟動了位元平面0。當後續的寫入指標寫入同一列時，位元平面0就會終止。在圖3C的例子中，當寫入指標Wp0在第1時間間隔期間被寫入列252a（被指定為寫入指標序列表275的第1列）時，位元平面0被啟動，並且當寫入指標Wp1在第5時間間隔期間被寫入列252a時，位元平面0被終止。這個概念可以延伸到其他寫入指標，例如Wp1和Wp2，如下文進一步描述。位元平面0的持續時間是4個時間間隔。位元平面1的持續時間（跟Wp1與Wp2之間的時間跨度相關聯）是7個時間間隔，而位元平面2的持續時間（跟Wp2與Wp0的另一個實例之間的時間跨度相關聯）是10個時間間隔。列間隔與持續時間之間的關係不是線性的，但它是單調的。申請人之前的經驗表明，隨著陣列中的列數和寫入指標的數量都在增加，線性度也在增加。A bit plane defines the information to be displayed or output from a display device. For example, for each pixel driver circuit, a bit plane defines an output setting or control. In one example, the bit plane defines the pulse width modulation duration of the pixel driver circuit. In some embodiments, each write index may correspond to a particular bit-plane. A write pointer Wp0 written to a column is considered to have bit-
寫入指標序列表275從第1時間間隔的第1列上的寫入指標Wp0開始。時間間隔2和3沒有寫入動作，因為移位暫存器資料序列剛剛開始（例如第1列中的位元平面0的持續時間還沒有過，並且第2列和更高的列還沒有被寫入）。寫入指標Wp0在時間間隔4在第2列上被再次寫入，隨後是在時間間隔5的第1列上的寫入指標Wp1，它終止了由寫入指標Wp0在時間間隔1在第1列上所設定的資料值。時間間隔6沒有寫入動作，因為第1列中的位元平面1的持續時間還沒有過，第2列中的位元平面0的持續時間還沒有過，並且第3列和更高的列還沒有被寫入。寫入指標Wp0接下來在第7時間間隔在第3列上被寫入，隨後是在時間間隔8的在第2列處的寫入指標Wp1，它終止了由寫入指標Wp0在時間間隔4在第2列上所設定的資料狀態。時間間隔9沒有寫入動作，原因與時間間隔6類似。寫入指標Wp0接下來在時間間隔10在第4列上被寫入，隨後是在時間間隔11的在第3列上的寫入指標Wp1，和在時間間隔12的在第1列上的寫入指標Wp2。在第11時間間隔的在第3列上的寫入指標Wp1終止了由在時間間隔7的在第3列上的寫入指標Wp0所設定的資料值，並且寫入指標Wp2終止了由在時間間隔5的在第1列上的寫入指標Wp1所設定的資料值。此時，所有的3個寫入指標都已經被引入，所以3個寫入指標在7個列上所允許的全部調變範圍在這時完全活動。The write pointer sequence table 275 starts with the write pointer Wp0 on the first column of the first time interval.
上述模式在接下來的時間間隔內保持不變。當寫入指標到達陣列的最後一列（本例中的第7列）時，該寫入指標的下一個實例在該寫入指標會出現的下一個時間間隔發生在陣列的頂列。下一次在時間間隔10、11和12的寫入指標Wp0、Wp1和Wp2的模式在相同的列上重複，從時間間隔31開始。The above pattern remains unchanged for the following time intervals. When a write metric reaches the last column of the array (
因此，圖3C的寫入指標序列表275說明了如何可以使用列間隔，藉由隨著時間的推移在整個顯示器的連續列上傳播寫入指標的模式，來創建灰階。當使用這種調變方法時，在任何給定的時間間隔內，顯示器中沒有兩個列處於完全相同的調變點。請注意，諸如圖1C的先前技術的背板170之類的背板，通常是在移位暫存器資料序列（未示出）響應於一系列的時脈循環而沿著各列向下傳遞時的一系列的操作中，從上到下地被寫入。雖然有功能，但它不足以在單次產生灰階，除非各列的所有像素電路（未示出）都是類比的並且接收類比資料。使用先前技術的背板170用脈寬調變方案產生灰階需要對整個背板進行多次連續寫入，其中最短的一次定義了可以顯示的影像資料的最低有效位元。與MegaMod專利中描述的調變方法相比，這是很低效的，該專利揭露了一種支援更均勻的資料頻寬要求的方法，在資料傳輸中沒有大量的峰值和谷值，可以達到相同的調變目標。Thus, the write pointer sequence table 275 of FIG. 3C illustrates how column spacing can be used to create gray scales by spreading a pattern of write pointers over consecutive columns across the display over time. When using this method of modulation, no two columns in the display are at the exact same modulation point during any given time interval. Note that a backplane, such as
藉由對圖3C的寫入指標序列表275的所選時間間隔的分析，說明了顯示器的相鄰列的調變之間的時間關係。在時間間隔21，第2列上的寫入指標Wp2處於它從時間間隔15開始的10個時間間隔的第7個時間間隔上，直到該列被改寫，第3列上的寫入指標Wp2處於它從時間間隔18開始的10個時間間隔的第4個時間間隔，直到該列被改寫，而第4列上的寫入指標Wp2處於它的10個時間間隔的第1個時間間隔，直到該列被改寫。改寫的行動終止了先前的資料狀態，並啟動了新的資料狀態。先前的資料狀態和取代它的新資料狀態可能相同，也可能不同。The temporal relationship between the modulation of adjacent columns of the display is illustrated by the analysis of selected time intervals written to the index sequence table 275 of FIG. 3C. At
在第二個例子中，在時間間隔23，第5列的寫入指標Wp1在7個時間間隔的第7個時間間隔，第6列的寫入指標Wp1在從時間間隔20開始的7個時間間隔的第4個時間間隔，而第7列的寫入指標Wp1在7個時間間隔的第1個時間間隔。這一分析在所有列和時槽上都成立，並說明了相鄰列的調變狀態是如何不完全相同的。In the second example, at
與上面結合圖1C的先前技術背板170描述的調變方法相比，本調變方法的另一個優勢是允許最低有效位元（lsb）的持續時間更短。假設背板有7個列（未示出），而不是先前技術背板170的5個列，在第一列開始的lsb直到所有其他列都被寫入才會結束，然後該列被改寫。因此，lsb的持續時間至少是7個時間間隔。一些類型的抖動（dither）可以被應用來減少這種情況的出現，但這些都涉及到額外的控制器軟體。上面的分析告訴我們，在圖3A的背板250如圖3C所述地操作的情況下，四個時間間隔的最小持續時間lsb是可能的。當背板包括明顯更大數量的列時，能夠創建比寫入整個陣列所需的時間更短的持續時間的最低有效位元的優勢是很顯著和有利的。Another advantage of the present modulation method is that it allows for a shorter duration of the least significant bit (lsb) than the modulation method described above in connection with the
這些優勢和特徵很重要，因為它們允許以有效的方式操作正確配置的背板。These advantages and characteristics are important because they allow a properly configured backplane to be operated in an efficient manner.
圖3D呈現了移位暫存器資料序列表280，它描繪了當使用圖3C中描述的寫入指標序列時，用於圖3A的背板250的所有7個列的移位暫存器資料序列的全部資料值集合的替代性視圖。移位暫存器資料序列表280示出了資料如何藉由圖3A的背板250的移位暫存器的實體佈局傳播，並因此表明資料何時被寫入由控制移位暫存器253a0、253b0、...253g0驅動的列上。從左到右穿過每個時間間隔，每個時間間隔和列的組合的值代表三個值，要麼是0或1，要麼是它們的組合，在每個方塊中代表控制移位暫存器的值，然後是兩個非控制移位暫存器中的值，其順序與它們在背板250中的描繪相同。圖3A的移位暫存器定址組件256的所有移位暫存器253的初始資料值可以藉由重設功能設定為0的資料值。Figure 3D presents a shift register data sequence table 280 depicting the shift register data for all seven columns of the
請注意，先前的例子說明了單個移位暫存器的資料值在一系列移位暫存器中的移動。實際情況是，所有移位暫存器的資料值的綜合系列在移位暫存器中響應於時脈訊號而移動。移位暫存器資料序列中的值可以被設定為使移位暫存器定址組件256的移位暫存器253以期望的方式操作。Note that the previous examples illustrate the movement of data values from a single shift register through a series of shift registers. In practice, the composite series of data values of all shift registers is shifted in the shift register in response to the clock signal. The values in the shift register data sequence can be set to cause the shift register 253 of the shift
在移位暫存器資料序列表280的第一個例子中，論述了從時間間隔1到時間間隔12，第1列和第2列中的移位暫存器資料序列，之後有所選的額外時間間隔。一個列252的每個資料值集合以ABC的形式呈現，其中A是指定列的控制移位暫存器中的資料值，而B和C是指定列的非控制移位暫存器中的資料值。因此，時間間隔1中的第1列顯示資料值為100，這意味著控制移位暫存器253a0被設定為1，而非控制移位暫存器253a1和253a2被設定為0。在時間間隔2中，移位暫存器資料序列藉由時脈訊號移動一個移位暫存器，並在移位暫存器資料序列表280中的第1列顯示010。因此，控制移位暫存器253a0被設定為0，非控制移位暫存器253a1被設定為1，非控制移位暫存器253a2被設定為0。非控制移位暫存器253a2中的資料值0被移到第2列的控制移位暫存器253b0，以此類推，但在本例中只是取代了先前的資料值0。請注意，由於時間間隔2中沒有從資料值1開始的條目，所以控制移位暫存器都不是活動的，也沒有對陣列的寫入發生。In the first example of the shift register data sequence table 280, the shift register data sequence in
在時間間隔3中，移位暫存器資料序列藉由時脈訊號移動了一個移位暫存器，使得時間間隔3的第1列的資料值從001開始。因此，控制移位暫存器253a0和非控制移位暫存器253a1各自被設定為0，而非控制移位暫存器253a2被設定為1。由於時間間隔3中沒有從資料值1開始的條目，所以控制移位暫存器都不是活動的，也沒有對陣列的寫入發生。In
在時間間隔4中，移位暫存器資料序列藉由時脈訊號移動，使得時間間隔4的第1列和第2列的資料值從000 100開始。因此，第1列的控制移位暫存器253a0和非控制移位暫存器253a1和253a2全部都被設定為0，而第2列的控制移位暫存器253b0被設定為1。這與圖3C的寫入指標序列表275相吻合。In
在時間間隔5中，移位暫存器資料序列藉由時脈訊號移動了一個移位暫存器，使得時間間隔5的第1列和第2列的資料值從100 010開始。控制移位暫存器253a0被設定為1，而非控制移位暫存器253a1和253a2被設定為0，控制移位暫存器253b0也是如此。非控制移位暫存器253b1被設定為1，而非控制移位暫存器253b2被設定為0。In
與時間間隔2和3一樣，時間間隔6沒有控制移位暫存器是活動的。時間間隔7和8對第2列和第1列重複了先前在時間間隔4和5中顯示的第3列和第2列上的寫入指標Wp0和Wp1的模式，因此可以被視為與時間間隔4和5的資料值相比提供了偏移一列的寫入動作。As with
與時間間隔2、3和6一樣，時間間隔9沒有控制移位暫存器是活動的。時間間隔10和11重複了先前指出的時間間隔4和4以及時間間隔7和8的寫入指標Wp0和Wp1的模式，與時間間隔7和8的最近先前實例相比，有一個列的偏移。在時間間隔12中，寫入指標Wp2被寫入，與時間間隔11中的寫入指標Wp1的最近實例相比，有兩列的偏移。此時，所有三個寫入指標現在都存在於圖3A的背板250的系統上。As with
對移位暫存器資料序列的檢驗顯示，高於時間間隔9的時間間隔都不具有任何不發生寫入動作的實例。也沒有超過一列被寫入的實例（例如其字線被控制移位暫存器253a0、253b0、...253g0中的一者中的資料值1拉高）。在時間間隔10、11和12中的寫入指標序列，其中寫入指標Wp0在時間間隔10中在第4列上，寫入指標Wp1在時間間隔11中在第3列上，寫入指標Wp2在時間間隔12中在第1列上，接下來在時間間隔31、31和33重複。重複的發生是因為當寫入指標到達第7列（例如列252g）時，其下一個實例發生在第1列（例如列252a）上。Examination of the shift register data sequence shows that time intervals higher than
例如，在時間間隔19在第7列（252g）上的寫入指標Wp0接下來在時間間隔22在第1列（252a）上出現。還要注意，在時間間隔19開始的第7列（252g）的位元平面0（未示出）在4個時間間隔後，當寫入指標Wp1在時間間隔23中被寫入第7列（252g）時被終止。For example, the write index Wp0 at
圖3D的移位暫存器資料序列表280說明了圖3C的寫入指標序列表275中所呈現的寫入指標。在寫入指標序列275中，一個列具有寫入指標的所有點（例如列與時間間隔的交點）在移位暫存器資料序列表280中的同一點（列和時間間隔）都具有100，表明該點處的控制寫入指標將字線帶高，並且兩個非控制移位暫存器的資料值為0。請注意，並不禁止在任何一個點處有111的序列，但對於基於移位暫存器資料序列方案的實際調變來說，它可能沒有用。在111序列的情況下，對應的列組件將受到兩個短的短脈衝和一個很長的短脈衝，這將不會導致顯著的灰階產生。The shift register data sequence table 280 of FIG. 3D illustrates the write pointers presented in the write pointer sequence table 275 of FIG. 3C . In the
先前的例子說明了移位暫存器資料序列的構造，它可用於以創建灰階調變的時間順序的方式操作非鄰接列的字線。每個可用的移位暫存器資料序列具有可以用來開發其他可用的移位暫存器資料序列的特性。The previous example illustrated the construction of a sequence of shift register data that can be used to manipulate word lines of non-contiguous columns in a time-sequential manner to create gray scale modulations. Each available shift register data sequence has properties that can be used to develop other available shift register data sequences.
本發明的移位暫存器定址組件的構造（例如圖3A的移位暫存器定址組件256的構造）的前提是，顯示器的每一列都有一個列驅動器（例如列驅動器254a-254g），這些列驅動器分別由單個控制移位暫存器（例如控制移位暫存器253a0-253g0）控制。每個列驅動器254a到列驅動器254g控制列組件255的相應列252a-252g的一個字線（未示出）。移位暫存器定址組件256的每個列進一步包括相同數量的非控制移位暫存器（最後一列可能例外）。在圖3A的移位暫存器定址組件256的例子中，每個列包括第一非控制移位暫存器253a1至非控制移位暫存器253g1，這些第一非控制移位暫存器的資料值是在每個時脈循環期間分別從對應的控制移位暫存器253a0-253g0接收的，並且每個列也包括第二非控制移位暫存器253a2-253g2，這些第二非控制移位暫存器的資料值是在每個時脈循環期間從同一列的相鄰的第一非控制移位暫存器接收的。移位暫存器資料序列從每個列的第二非控制移位暫存器（例如253a2-253f2）推進到下一列的控制移位暫存器253b0至253g0。The premise of the structure of the shift register addressing component of the present invention (such as the structure of the shift
最後一列發生什麼，取決於可選的非控制移位暫存器253g1和253g2是否存在。在非控制移位暫存器253g1和253g2存在的某些實施例中，兩個移位暫存器可以如上所述地操作，並且非控制移位暫存器253g2中的移位暫存器資料值可以響應於時脈循環而被宣告到控制移位暫存器253a0的輸入上。當非控制移位暫存器253g1和253g2不存在時，其他的電路系統通常向控制移位暫存器253a0提供資料值。What happens to the last column depends on the presence of optional non-controlling shift registers 253g1 and 253g2. In some embodiments where non-controlling shift registers 253g1 and 253g2 exist, both shift registers can operate as described above, and the shift register data in non-controlling shift register 253g2 A value may be asserted on the input of the control shift register 253a0 in response to a clock cycle. When non-control shift registers 253g1 and 253g2 are absent, other circuitry typically provides data values to control shift register 253a0.
有充分的理由希望對移位暫存器定址組件256的定時進行的調節，比僅僅利用LTPS或其他相關材料的特性更加嚴格。單晶矽具有優越的定時效能，因此在迴圈中不設置非控制移位暫存器253g1和253g2以達到定時目的有一定的優勢。如前所述的顯示控制器（未示出）可以執行這種功能。通常，會創建等同於藉由非控制移位暫存器253g1和253g2兩者操作時脈所需的時間的時間延遲，然而可以作出一些調整以保持調變與傳入的資料同步。There are good reasons to expect adjustments to the timing of the shift
背板250實施可配置為控制調變的移位暫存器列定址。為特定的移位暫存器佈置定義了移位暫存器資料序列，以實施期望的調變。例如，在實施例中，移位暫存器資料序列被佈置為使得在任何給定的時間間隔，移位暫存器佈置中不會有超過一個列的字線處於高位。在存在單獨的行暫存器組件的實施例中，例如其中一個行暫存器組件向偶數列供應資料，並且另一個行暫存器組件向奇數列供應資料，這一限制仍然可以適用於偶數列和奇數列的單獨集合。
圖3E、3F和3G呈現了詳細的資料值表285、290和295，它們是圖3D的表格280從時間間隔6至時間間隔32的移位暫存器的更詳細的資料值表。圖3E包括了時間間隔6至時間間隔14的詳細資料值表285；圖3F包括了時間間隔15至時間間隔23的詳細資料值表290；以及圖3G包括了時間間隔24至時間間隔32的詳細資料值表295。所呈現的有限數量的時間間隔足以說明可用於對背板進行脈寬調變的移位暫存器資料序列的優勢，該背板包括建構有修改後的移位暫存器定址組件的複數個列。將會顯示，特定的移位暫存器資料序列可用於藉由控制不相鄰的列的字線的啟動，以時間順序的序列啟動那些列。請注意，序列中的一些列可能是彼此相鄰的，但不是所有的列都需要彼此相鄰。3E, 3F and 3G present detailed data value tables 285, 290 and 295, which are more detailed data value tables for the shift register from
圖3E、3F和3G的標題項SReg 0、SReg 1和SReg 2說明了資料值如何藉由圖3A的移位暫存器定址組件256的每個列的控制移位暫存器、第一非控制移位暫存器和第二非控制移位暫存器傳播。SReg 0下的條目與控制移位暫存器253a0、253b0、253c0、253d0、253e0、253f0和253g0（例如圖3B的解釋性表格270的Shift Reg 0行中所列出的所有移位暫存器）在所指出的每個時間間隔的資料值對應。SReg 1下的條目與第一非控制移位暫存器（例如解釋性表格270的Shift Reg 1行下所列出的非控制移位暫存器）的資料值對應，並且SReg 2下的條目與第二非控制移位暫存器（例如解釋性表格270的Shift Reg 2行下所列出的非控制移位暫存器）的資料值對應。圖3E、3F和3G的列與圖3B中所列出的列對應。The heading
在第一比較點，圖3E的詳細資料值表285的時間間隔6和9的資料都顯示了所有列的SReg 0的值為0，與上面對圖3D的移位暫存器資料序列表280的描述一致，該移位暫存器資料序列表解釋了時間間隔6和9都不涉及寫入動作。At the first point of comparison, the data of
看一下圖3C的寫入指標序列表275的時間間隔10、11和12，寫入指標Wp0在時間間隔10位在第4列上；寫入指標Wp1在時間間隔11位在第3列上；並且寫入指標Wp2在時間間隔12位在第1列上。將此與相同時間間隔的詳細資料值表285進行比較，資料值1在時間間隔10位在第4列上，資料值1在時間間隔11位在第3列上，並且資料值1在時間間隔12位在第1列上。因此，詳細資料值表285中所示的資料值的這種位置和定時反映了寫入指標Wp0、Wp1和Wp2在寫入指標序列表275中的位置。Take a look at the
在詳細資料值表285中，資料值1表明將列的字線拉高（或拉低，取決於該列的像素驅動電路的記憶體電路的設計），使資料能夠被寫入該列的記憶體電路。首先看一下在時間間隔10寫入第4列的寫入指標Wp0，依據圖3C的寫入指標序列表275，第4列接下來在時間間隔14被寫入指標Wp1寫入。看一下時間間隔14的詳細資料值表285，SReg 0在那個時候再次處於高位。檢驗時間間隔11、12和13發現，SReg 0的第4列在那些時間間隔期間沒有被寫入，因此第4列的記憶體電路的在時間間隔10建立的資料值直到時間間隔14才發生變化。In the detailed data value table 285, a data value of 1 indicates that the word line of the column is pulled high (or low, depending on the design of the memory circuit of the pixel driver circuit of the column), so that the data can be written into the memory of the column body circuit. First look at the write pointer Wp0 written in the fourth column at
依據圖3C的寫入指標序列表275，寫入指標Wp1在時間間隔11被寫入第3列。第3列接下來在時間間隔18被寫入指標Wp2寫入，中間沒有向該列寫入資料。將此與圖3E的詳細資料值表285中的時間間隔11的資料值和圖3F的詳細資料值表290中的時間間隔18的資料進行比較，時間間隔11的SReg 0在第3列上有1，並且時間間隔18的SReg 0在第3列上有1。在中間的時間間隔，SReg 0下的第3列上都沒有1。這完全將在時間間隔11在第3列上的寫入指標Wp1與圖3E的詳細資料值表285上在時間間隔11在第3列上所呈現的資料相關聯，並且也將圖3C的寫入指標序列表275上在時間間隔18在第3列上的寫入指標Wp2與詳細資料值表290上在時間間隔18在第3列上所呈現的資料相關聯。According to the write pointer sequence table 275 of FIG. 3C , the write pointer Wp1 is written into the third column during the
進一步的分析在寫入指標序列表275的寫入指標與圖3E的詳細資料值表285、圖3F的詳細資料值表290和圖3G的詳細資料值表295上所呈現的資料之間得出相同的結果。因此，已經證明可以開發出一種移位暫存器資料序列，該移位暫存器資料序列當用於本申請案中所揭露的修改後的移位暫存器定址組件時，可用於實施藉由在後續的寫入指標之間使用各種列間隔來創建灰階的脈寬調變方案。Further analysis is drawn between the written indicators of the written indicators sequence table 275 and the data presented on the detailed data value table 285 of FIG. 3E , the detailed data value table 290 of FIG. 3F and the detailed data value table 295 of FIG. 3G same result. Thus, it has been demonstrated that it is possible to develop a shift register data sequence which, when used in the modified shift register addressing assembly disclosed in this application, can be used to implement borrow A pulse width modulation scheme that creates gray scales by using various column spacing between subsequent write indicators.
關於寫入指標序列表275，明確示出了一種重複模式，在重複之間有列偏移。例如，時間間隔10、11和12的模式顯示寫入指標Wp1在第4列，寫入指標Wp1在寫入指標Wp0之上一列的第3列，寫入指標Wp2在寫入指標Wp1之上兩列的第1列。該模式從時間間隔13開始以一列的偏移重複，其中寫入指標Wp0被示為在第5列，比時間間隔10的寫入指標Wp0低一列，接著是在時間間隔14在第4列上的寫入指標Wp1，比在時間間隔11在第3列上的寫入指標Wp1的位置低一列，然後接著是在時間間隔14在第2列上的寫入指標Wp2，比在時間間隔12在第1列上的寫入指標Wp2的位置低一列。該模式在時間間隔16、17和18以及時間間隔19、20和21上重複。在時間間隔22，沒有寫入指標Wp0要移動到的第8列，所以它反而在該時間間隔期間在第1列上重新開始。With respect to the write index sequence table 275, a repeating pattern is explicitly shown, with column offsets between repeats. For example, the pattern for
因此，在每個點上，表格270、275和280與詳細資料值表285和290是完成相關的。時間間隔10、11和12的對應關係已被證明。詳細資料值表285顯示，SReg 0在時間間隔13在第5列上的資料值為1，並且在時間間隔14在第4列上的資料值為1。詳細資料狀態表格290顯示，SReg 0在時間間隔15在第2列上的資料值為1。Thus, at each point tables 270, 275 and 280 are fully correlated with detail value tables 285 and 290. The correspondence of
對於時間間隔16、17和18以及時間間隔19、20和21的資料表270、275、280和290之間的對應關係可以用類似的方式顯示。在寫入指標序列表275中的時間間隔19，寫入指標Wp0出現在第7列（例如圖3A的背板250的最後一列）上。寫入指標Wp0的下一個實例在時間間隔22位在第1列上。與詳細資料值表290的相關性成立，因為資料值1在該時間間隔位在SReg 0上。The correspondence between the data tables 270, 275, 280 and 290 for
先前的例子顯示，當使用修改後的移位暫存器定址組件時，列間隔是如何創建灰階的，該移位暫存器定址組件包括控制移位暫存器（每個列一個），該等控制移位暫存器在置於高位狀態時能夠將字線拉高或已經拉高，該移位暫存器定址組件也包括非控制移位暫存器，其中每個列的非控制移位暫存器的數量是相同的（最後一列可能例外，其中最後一個控制移位暫存器之後的非控制移位暫存器的數量可以是零）。The previous example shows how the column spacing creates gray scales when using a modified shift register addressing component consisting of control shift registers (one for each column), The control shift registers can pull the word line high or have been pulled high when they are in the high state. The shift register addressing components also include non-control shift registers, wherein the non-control shift registers of each column The number of shift registers is the same (with the possible exception of the last column, where the number of non-controlling shift registers after the last controlling shift register can be zero).
圖3E、3F和3G的詳細資料值表285、290和295中所呈現的資料說明了可以有利地用於成功實施例如圖3D的移位暫存器資料序列表280中所示的移位暫存器資料序列的約束條件。The data presented in the detailed data value tables 285, 290, and 295 of FIGS. 3E, 3F, and 3G illustrate the shift registers that can be advantageously used to successfully implement a shift register such as that shown in the shift register data sequence table 280 of FIG. 3D. Constraints on the sequence of memory data.
在詳細資料值表285、290和295的每個時間間隔，SReg 0、SReg 1和SReg 2中不超過一個含有1的值。作為第一個例子，請考慮詳細資料值表285中的時間間隔6的三個行。第一行SReg 0沒有包含值1的移位暫存器；行SReg 1只有第1列上的移位暫存器包含值1，並且列SReg 2只有第2列上的移位暫存器包含值1。考慮時間間隔11，SReg 0中的移位暫存器資料值在第3列上為1；SReg 1中的移位暫存器資料值在第4列上為1，並且SReg 2上的移位暫存器資料值在任何列上都不為1。考慮時間間隔14，SReg 0中的移位暫存器資料值在第4列上為1；SReg 1中的移位暫存器資料值在第5列上為1，並且SReg 2中的移位暫存器資料值在第1列上為1。在另一個例子中，考慮時間間隔20，SReg 0中的移位暫存器資料值在第6列上為1；SReg 1中的移位暫存器資料值在第7列上為1，並且SReg 2中的移位暫存器資料值在第3列上為1。考慮SReg 0、SReg 1和SReg 2中的所有其他時間間隔，可以發現每一行中都沒有超過一個移位暫存器包含高資料值。In each time interval of detail value tables 285, 290 and 295, no more than one of
圖3H說明了詳細資料值表298，它說明了當表格的某行中超過一個移位暫存器（例如SReg 0、SReg 1或SReg 2中的一者，但是在不同列的移位暫存器）同時處於高位時，會（不利地）發生什麼。詳細資料值表298呈現了在時間間隔a至f的簡化移位暫存器資料序列，其中時間間隔按字母順序出現。這些時間間隔與圖3E-3G的任何時間間隔都不對應。詳細資料值表298使用圖3A的背板250的配置，標題和列參考與圖3E-3G相同。FIG. 3H illustrates the detail value table 298, which illustrates when more than one shift register (such as one of
表格298包括在時間間隔a位於行SReg 1的第1列和第4列上的資料值1的兩個實例，與儲存在圖3A的背板250的非控制移位暫存器253a1和253d1上的資料對應。但因為非控制移位暫存器253a1和253d1是非控制移位暫存器，資料值1存在它們之內對於與第1列和第4列相關聯的字線沒有影響。Table 298 includes two instances of
在接下來的時間間隔b，資料值1的兩個實例位在行SReg 2的第1列和第4列上，與儲存在圖3A的背板250的非控制移位暫存器253a2和253d2上的資料對應。同樣，因為非控制移位暫存器253a2和253d2是非控制移位暫存器，資料值1存在它們之內對於與第1列和第4列相關聯的字線的狀態沒有影響。During the following time interval b, two instances of the
在時間間隔c，資料值1的兩個實例位在行SReg 0的第2列和第5列上，與儲存在控制移位暫存器253b0和253e0上的資料對應。因為控制移位暫存器253b0和253e0是控制移位暫存器，資料值1存在它們兩個之內導致相關聯的列驅動器254b和254e將列252b和252e的字線升高到導通狀態。During time interval c, two instances of
相同的序列在時間間隔d和時間間隔e重複，非控制移位暫存器253b1和253b2以及非控制移位暫存器253e1和253e2的移位器暫存器資料值的操作方式與之前類似。在時間間隔f，資料值1的兩個實例再次移動到行SReg 0的第3列和第6列（與控制移位暫存器253c0和253f0對應）上。同樣，第3列和第6列的字線都被移到導通狀態。這就產生了一個之前特別決定的不利狀態，因為要寫入某列的資料不應該被寫入多於一列。一般來說，依據一個或多個實施例，不希望移位暫存器資料序列被建構成使得，在任何時候，在共同類型的移位暫存器集合中，有超過一個元件的資料值為1。The same sequence is repeated for time interval d and time interval e, and the shifter register data values of non-controlling shift registers 253b1 and 253b2 and non-controlling shift registers 253e1 and 253e2 operate in a similar manner as before. At time interval f, two instances of
如果移位暫存器資料序列比移位暫存器陣列的實體移位暫存器更長（擁有更多的資料元素），那麼將移位暫存器資料序列與移位暫存器陣列一起使用可能是可以接受的，只要在任何給定的時間間隔期間，沒有一個共同類型的移位暫存器被填充超過一個資料值1。這個結論是對之前的結論的補充，即成功的移位暫存器資料序列可以藉由在代表共同類型的移位暫存器的資料狀態的行中使用不超過一個資料元素來建構。If the shift register data sequence is longer (has more data elements) than the physical shift register of the shift register array, then the shift register data sequence is combined with the shift register array Use may be acceptable as long as no shift register of a common type is filled with more than a data value of 1 during any given time interval. This conclusion is complementary to the previous conclusion that successful shift register data sequences can be constructed by using no more than one data element in a row representing the data states of shift registers of a common type.
圖4A-4E提供了一個例子，其中移位暫存器資料序列定義了比每個列上的移位暫存器數量更多的寫入指標。圖4A-4E是基於圖3A的背板250和圖3B的解釋性表格270。Figures 4A-4E provide an example where the sequence of shift register data defines more write targets than the number of shift registers per column. 4A-4E are based on the
圖4A呈現了寫入指標序列表300的例子，其中寫入指標的總數（例如六個──Wp0-Wp5）大於每個列上的移位暫存器的數量（例如三個──列252a的253a0、253a1和253a2）。如先前所述，移位暫存器資料序列中活動的移位暫存器的數量不超過移位暫存器群組的數量。也就是說，在任何時間間隔中，只有一列有活動的字線。Figure 4A presents an example of a write pointer sequence table 300 where the total number of write pointers (e.g. six - Wp0-Wp5) is greater than the number of shift registers on each column (e.g. three -
圖4A的寫入指標序列表300與圖3C的寫入指標序列表275相同，時間間隔為1至21。然後，與移位暫存器資料序列在時間間隔22在第1列上重複Wp0的寫入指標序列表275不同，在表格300中，寫入指標Wp3在時間間隔22在第1列上發生。在時間間隔22之後，寫入指標序列表300中的寫入指標Wp3的所有其餘實例的時間間隔和列位置與寫入指標序列表275中的寫入指標Wp0的其餘實例相同。因此，由寫入指標Wp2所啟動的位元平面的10個時間間隔的持續時間在寫入指標序列表275和300中是相同的。寫入指標Wp3被寫入指標Wp4終止，創建了7個時間間隔的持續時間的位元平面。寫入指標Wp4被寫入指標Wp5終止，創建了7個時間間隔的持續時間的另一個位元平面。在時間間隔36在第1列上的寫入指標Wp5的最後一個實例在寫入指標序列表300的末端，持續時間至少是7個時間間隔。（寫入指標Wp5的持續時間是7個時間間隔或更長，取決於在時間間隔43和任何後續的時間間隔期間發生什麼事，這裡沒有描述）。The write index sequence table 300 in FIG. 4A is the same as the write index sequence table 275 in FIG. 3C , and the time interval is 1 to 21. Then, unlike the write pointer sequence table 275 in which the shift register data sequence repeats Wp0 on
請注意，雖然寫入指標Wp3落入從寫入指標序列表300中的時間間隔22開始的時間間隔和列，而這些時間間隔和列曾被圖3C的寫入指標序列表275中的寫入指標Wp0的實例所佔用，但在寫入指標序列表300中，寫入指標Wp4相對於寫入指標Wp1來說或寫入指標Wp5相對於寫入指標Wp2來說並不是如此。Please note that while the write index Wp3 falls into the time intervals and columns starting from
在寫入指標序列表300的例子中，時間間隔42之後的時間間隔可以利用不同模式的額外寫入指標，或在時間間隔22開始的模式的延續。在前一種情況下，可以基於本文提出的規則設計下一個模式。在後一種情況下，可以使用現有模式的延續來結束調變序列。該延續可能涉及到將每一列上的寫入指標Wp3的最後一個例子的資料值設定為0，使得位元平面在最後沒有資料。它也可能涉及寫入指標Wp4和Wp5的進一步實例，直到這些寫入指標到達最後一列，然後終止。可以看出，將寫入指標Wp3傳播到最後一列（以例如抹除Wp5的最後一個實例，上面有資料）需要20個額外的時間間隔。另一種可以用於結束調變序列的方法是使用移位暫存器重設功能來將所有移位暫存器的資料值設定為0。In the example of write pointer sequence table 300 , time intervals following
圖4B呈現了移位暫存器資料序列表305，它以與圖3D的移位暫存器資料序列表280相同的方式說明了圖3A的單獨移位暫存器的可能的移位暫存器資料狀態。移位暫存器資料序列表305的時間間隔1至21的序列與移位暫存器資料序列表280的序列相同。在時間間隔22，第1列的移位暫存器資料值為100，與寫入指標序列表300在時間間隔22在第22列上的寫入指標Wp3的資料值對應。在時間間隔23，第7列的移位暫存器資料值為100，與寫入指標序列表300在時間間隔23的寫入指標Wp1的資料值對應。在時間間隔24，第5列的移位暫存器資料值為100，與寫入指標序列表300在時間間隔24的寫入指標Wp2的資料值對應。在時間間隔25，第2列的移位暫存器資料值為100，與寫入指標序列表300在時間間隔25的寫入指標Wp3的資料值對應。FIG. 4B presents a shift register data sequence table 305, which illustrates possible shift registers for the individual shift registers of FIG. 3A in the same manner as the shift register data sequence table 280 of FIG. 3D. device data status. The sequence of
在時間間隔26，寫入指標Wp1的最後一個實例發生。Wp1在表格300和305中沒有延續下去，因此，與表格275和280相比，表格300與305之間的對應關係在時間間隔26和以後的某些時間間隔中有所不同。例如，藉由檢驗，在表格300和305中，沒有列在時間間隔26具有100的移位暫存器資料值，因此在時間間隔26沒有在任何列上進行寫入動作。At
在時間間隔27，第6列的移位暫存器資料為100，與寫入指標序列表300中在時間間隔27在第6列上的寫入指標Wp2的資料值對應。藉由檢驗，100的移位暫存器資料值在移位暫存器資料序列表305中從時間間隔28至32的傳播，與寫入指標序列表300所示的時間間隔28至32的寫入指標的列位置對應。In the
在時間間隔30，寫入指標Wp2的另一個實例發生在寫入指標序列表300中的第7列上。在寫入指標序列表300中之後的時間間隔內，沒有再出現寫入指標Wp2的實例。在時間間隔33，在移位暫存器資料序列表305中不存在100的移位暫存器資料值，所以沒有對任何列進行寫入操作。At
在時間間隔34至36，移位暫存器資料100在移位暫存器資料序列表305中分別位在第5列、第3列和第1列，這與寫入指標序列表300中的那些時間間隔中的寫入指標Wp3、Wp4和Wp5的位置對應。類似的模式在時間間隔37至39和時間間隔40至42內重複出現，這可以藉由檢驗表格300和305兩者來決定。In the
圖4C、4D和4E呈現了從時間間隔19至時間間隔42的移位暫存器的資料值的更詳細的表格，下文稱為詳細資料值表310、315和320。圖4C包括了時間間隔19至時間間隔27的詳細資料值表310；圖4D包括了時間間隔28至時間間隔36的詳細資料值表315；以及圖4E包括了時間間隔37至時間間隔42的詳細資料值表320。所呈現的有限數量的時間間隔足以說明移位暫存器資料序列可以比存在於移位暫存器定址組件中的移位暫存器的總數還要長的點。在這個例子中，圖4B的移位暫存器資料序列表305與圖3D的移位暫存器資料序列表280相同，直到時間間隔26。因為由寫入指標Wp4和Wp5相對於寫入指標Wp3的位置（參照圖4A）與寫入指標Wp1和Wp2相對於寫入指標Wp0的位置（參照圖3C）的差異所導致的變化，所以時間間隔26在其移位暫存器上沒有寫入動作。請注意，從時間間隔22開始，寫入指標Wp3在圖4A的寫入指標序列表300中佔用了與圖3C的寫入指標序列表275的寫入指標Wp0相同的列和時間間隔。Figures 4C, 4D and 4E present more detailed tables of the shift register's profile values from
在圖4C、4D和4E中，列252a-252g上的所有移位暫存器SReg 0可以被視為第一群組，列252a-252g上的所有移位暫存器SReg 1可以被視為第二群組，列252a-252g上的所有移位暫存器SReg 2可以被視為第三群組。藉由檢驗，在時間間隔19至42內的任何給定的時間間隔，移位暫存器的這三個群組中的每一者擁有最多一個資料值為1的移位暫存器。這表明在任何給定的時間間隔，不會有超過一列的字線被移位暫存器啟動。In FIGS. 4C, 4D and 4E, all
建立移位暫存器資料序列以執行像剛才所示的序列的規則包括幾個特徵。第一條規則，已經說過，是為了確保在任何給定的時間，在同一邏輯位置的移位暫存器集合中，沒有超過一個移位暫存器的資料值是1。因為該序列需要在共同類型的移位暫存器上有超過一個的資料狀態，這對移位暫存器資料序列造成了時間要求。The rules for building a sequence of shift register data to execute a sequence like the one just shown include several features. The first rule, already stated, is to ensure that no more than one shift register in the set of shift registers at the same logical location has a data value of 1 at any given time. This imposes a time requirement on the shift register data sequence because the sequence requires more than one data state on a common type of shift register.
在比較圖4A的寫入指標序列表300與圖3C的寫入指標序列表275時，寫入指標Wp0在時間間隔22被寫入指標Wp3取代。寫入指標Wp3的所有實例都發生在圖3C的寫入指標序列表275的寫入指標Wp0先前發生的時間間隔期間和列上。與圖3C所示的類似位元平面相比，這保留了圖4A中由寫入指標Wp2啟動的位元平面的持續時間。然後，在圖4A中，寫入指標序列表300的寫入指標Wp4與圖3C的寫入指標序列表275的寫入指標Wp1大致相似。然而，寫入指標Wp4是在寫入指標序列表300的第1列處在時間間隔29被引入，而寫入指標Wp1是在寫入指標序列表275上的第1列上在時間間隔26被第二次引入。這是兩個寫入指標序列之間3個時間間隔的定時偏移，導致由寫入指標序列表300的寫入指標Wp3所啟動的位元平面的持續時間具有7個時間間隔的持續時間，而由寫入指標序列表275的寫入指標Wp0在相同的列和時間間隔所啟動的位元平面的持續時間僅為四個時間間隔。When comparing the write pointer sequence table 300 of FIG. 4A with the write pointer sequence table 275 of FIG. 3C , the write pointer Wp0 is replaced by the write pointer Wp3 at the
繼續圖4A的寫入指標序列表300，由寫入指標Wp4在時間間隔29在第1列上所啟動的位元平面在時間間隔W36被寫入指標Wp5終止，持續時間為7個時間間隔。由第1列上的寫入指標Wp5所啟動的位元平面在本例中沒有被終止。然而，檢驗時間間隔40，寫入指標Wp3位在第7列上，這表明時間間隔43（未示出）將是下一個其中來自包含寫入指標Wp0和Wp3兩者的群組的寫入指標會在時間間隔3在第1列上發生的實例。在任一情況下，由寫入指標Wp5啟動的位元平面的持續時間將是7。Continuing with the write pointer sequence table 300 of FIG. 4A , the bit plane initiated by write pointer Wp4 at
按照圖4A的例子，所示的例子得出了一個持續時間為4個時間間隔的位元平面，四個持續時間為7個時間間隔的位元平面和一個持續時間為10個時間間隔的位元平面。持續時間為7個時間間隔的四個位元平面可以作為溫度計位元（thermometer bit）來操作。這意味著，藉由對像素驅動電路中的記憶體電路的資料值的操控，位元平面序列中的第一位置處的7個時間間隔的持續時間的位元平面可以在所有情況下首先被置於導通狀態。位元平面序列的第二位置處的7個時間間隔的持續時間的位元平面可以在所有情況下第二個被置於導通狀態。位元平面序列中的第三位置處的7個時間間隔的持續時間的位元平面可以在所有情況下第三個被置於導通狀態，並且7個時間間隔的持續時間的位元平面可以在所有情況下第四個被置於導通狀態。這意味著，如果像素和其鄰居都處於導通狀態，並且一個像素的第一溫度計位元活動，而第二個像素的第一溫度計位元和第二溫度計位元活動，那麼第一溫度計位元在調變序列中同時發生，並且在那時它們之間沒有相位差。Following the example of Figure 4A, the example shown results in one bit-plane of
由此產生的好處是減少了影像缺陷的發生，如本領域眾所周知的動態虛假輪廓和液晶側向場效應。一般的想法是，它藉由使用所述的溫度計位元來減少相鄰像素之間的資料相位時差。申請人已經在實際應用中實施了這一解決方案，並在其以前的專利申請案中有所記載。The resulting benefit is a reduction in the occurrence of image defects, such as dynamic false contours and liquid crystal lateral field effects, which are well known in the art. The general idea is that it reduces the data phase skew between adjacent pixels by using the thermometer bits as described. The applicant has implemented this solution in practice and documented it in its previous patent applications.
在寫入指標序列表300中，寫入指標Wp4可以在第1列上在時間間隔29以外的位置引入。例如，它可以在時間間隔26被放置在第1列上，儘管這與在圖3C的寫入指標序列表275上在時間間隔26將寫入指標Wp1放在第1列上沒有區別。寫入指標Wp4也可以在時間間隔32在第1列上引入，這會將由寫入指標Wp3在時間間隔22所啟動的位元平面的持續時間從7個時間間隔改變成10個時間間隔。In the write pointer sequence table 300 , the write pointer Wp4 can be introduced at a position other than the
如果寫入指標Wp5在時槽36保持在第1列上，這也會將由寫入指標Wp4在時槽32在第1列上所啟動的位元平面的持續時間改變成4個時間間隔。如果寫入指標Wp5移動到第1列上的時間間隔39，那麼由寫入指標Wp4在時間間隔32在第1列上所啟動的位元平面的持續時間在時間間隔39被第1列上的寫入指標Wp5終止時是7個時間間隔。If write pointer Wp5 remains on
因此，已經證明，開發寫入指標序列的一些靈活性可以允許開發不同持續時間的位元平面。作為一個實際的問題，每個應用都可能需要對替代方案進行一定程度的調查，以便在可用的替代方案中選擇最佳的。Thus, it has been demonstrated that some flexibility in exploiting the sequence of write indicators can allow exploiting bit-planes of different durations. As a practical matter, each application may require some degree of investigation of alternatives in order to select the best of the available alternatives.
以下是本申請案之前揭露的制定移位暫存器資料序列所需的各個步驟的總結。在閱讀和理解本揭示內容後，本領域的普通技術人員將能夠取決於移位暫存器資料序列所針對的背板和移位暫存器結構的複雜性，以電子方式或實體方式（例如，在紙上）開發本文所述的各種表格和其他輔助工具。The following is a summary of the various steps required to formulate a sequence of shift register data as previously disclosed in this application. After reading and understanding this disclosure, one of ordinary skill in the art will be able to electronically or physically (eg, , on paper) to develop the various forms and other aids described in this article.
圖3A的背板250和圖3B的解釋性表格270中所提供的資訊為建構寫入指標序列提供了基礎，該序列可以使用諸如圖3D的移位暫存器資料序列表280或圖4B的移位暫存器資料序列表305中所呈現的移位暫存器資料序列之類的移位暫存器資料序列來實現。The information provided in the
圖3A的背板250包括7個列，如前所述，其中的每個列與一個控制移位暫存器和兩個非控制移位暫存器相關聯。移位暫存器可以被組織成橫3行、縱7列的陣列。這與圖3B的解釋性表格270的3個右行對應。為了便於參考，標明了列，為了完整起見，包括了列驅動器。如上所述，對於某些實施例，最後一列的非控制移位暫存器不存在，並且背板控制器相應地調整定時。例如，控制器可以藉由移位暫存器組件的移位暫存器鏈，調整後續移位暫存器資料序列的定時。控制器可以調整後續移位暫存器資料序列的定時，以例如至少與輸入影像資料的幀率相匹配。經驗表明，當輸出呈位元平面的形式時，可能很難將輸出幀率與輸入資料率相匹配。The
移位暫存器定址組件的更一般的情況是，它包括N個列，每個列有M個移位暫存器，最後一列可能例外（如上所述，在一些實施例中，可能沒有非控制移位暫存器定位在最後一個控制移位暫存器之後）。N個列中的每一者與一個且只與一個控制移位暫存器相關聯，並且每個列與相同數量的非控制移位暫存器相關聯，這些非控制移位暫存器以為圖3A的移位暫存器定址組件256所述的互連方式進行互連。The more general case of a shift register addressing component is that it consists of N columns of M shift registers each, with the possible exception of the last column (as noted above, in some embodiments there may be no non- The control shift register is located after the last control shift register). Each of the N columns is associated with one and only one control shift register, and each column is associated with the same number of non-control shift registers as The shift
在某些實施例中，寫入指標序列表包括代表背板的列的列表的列以及與時間間隔對應的行。這提供了一個樣板表，可以在此基礎上開發或視覺化寫入指標序列；圖3C的寫入指標序列表275和圖4A的寫入指標序列表300是例子。整體的移位暫存器資料序列表的資料點可能比所設計移位暫存器定址組件中的移位暫存器還多，但這不是強制性的。圖3C的寫入指標序列表275和圖4A的寫入指標序列表300代表藉由控制移位暫存器傳播的資料（Wp0等術語是為了便於參考，因為實際資料是一系列的1和0資料值）。In some embodiments, the write metrics sequence table includes columns representing a list of columns of backplanes and rows corresponding to time intervals. This provides a template table upon which write index sequences can be developed or visualized; write index sequence table 275 of FIG. 3C and write index sequence table 300 of FIG. 4A are examples. The overall shift register data sequence list may have more data points than the shift registers in the designed shift register addressing component, but this is not mandatory. The write pointer sequence table 275 of FIG. 3C and the write pointer sequence table 300 of FIG. 4A represent the data propagated by the control shift register (terms such as Wp0 are for ease of reference because the actual data is a series of 1s and 0s data value).
接下來可以開發試驗性的綜合寫入指標序列。來自圖3C的寫入指標序列表275的考慮例子從在時間間隔10在第4列上的Wp0開始。包括Wp0、Wp1和Wp2的寫入指標序列在時間間隔10、11和12完全展開，直到從時間間隔31開始發現相同的列模式，才達到完整的循環。由於如所述的移位暫存器定址組件的本質，在任何給定時刻存在於移位暫存器定址組件中的寫入指標的數量有利地不超過與顯示器的一列相關聯的移位暫存器的數量。這將控制移位暫存器，以及之後直到下一個控制移位暫存器之前的每個非控制移位暫存器，包括在移位暫存器定址組件中。An experimental synthetic write indicator sequence can then be developed. The considered example from the write pointer sequence table 275 of FIG. 3C starts with Wp0 on
移位暫存器方法的一個特徵是，移位暫存器資料序列有利地在移位暫存器鏈的開始處啟動，例如圖3A的移位暫存器定址組件256的控制移位暫存器253a0。隨著資料值藉由移位暫存器定址組件的各個移位暫存器傳播，調變序列變得更充分地展開。如前所述，這就是在圖3C的寫入指標序列表275的時間間隔10開始發生的事情。這是本文所揭露的移位暫存器定址組件類型的一個特徵，其中所有的移位暫存器形成串聯的連續鏈，使得整個移位暫存器資料序列藉由該鏈進行。One feature of the shift register method is that the shift register data sequence is advantageously initiated at the beginning of the shift register chain, such as the control shift
圖5A、5B和5C呈現了詳細的移位暫存器資料表325、330和335，它們描繪了圖3C的寫入指標序列表275的時間間隔1至27。這些表格用來說明移位暫存器資料序列的發展的其他特徵。5A, 5B, and 5C present detailed shift register data tables 325, 330, and 335 depicting
在所示的例子中，當列寫入模式樣板的寫入指標Wp0最初在時間間隔1應用於第1列時，隨後是時間間隔2和3，在此期間沒有任何地方應用寫入指標。這是因為與其他寫入指標（Wp1和Wp2）對應的資料還沒有被引入到移位暫存器定址組件上。在時間間隔4，寫入指標Wp0的另一個實例傳播到第2列。在時間間隔5，寫入指標Wp1被引入第1列上，因此部分地建立了移位暫存器資料序列。時間間隔6中沒有活動的寫入指標，因為如果完整的序列已經藉由移位暫存器傳播，並且後來引入的Wp2已經環繞，即傳播回到序列的開頭，這將是Wp2的時間間隔。時間間隔7在第3列上有寫入指標Wp0，時間間隔8在第2列上有寫入指標Wp1，隨後在時間間隔9中沒有活動的寫入指標。如果完整的序列已經纏繞，這又是Wp2的時間間隔。In the example shown, when the write indicator Wp0 of the column write pattern template is initially applied to
從時間間隔10開始，寫入指標序列表被完全填充了所有預期的寫入指標，並一直保持到時間間隔42，也就是寫入指標序列表275的結束。在藉由整個移位暫存器定址組件傳播時，每個寫入指標從最後一列纏繞到第一列。例如，寫入指標Wp0在時間間隔19定位在第7列上。寫入指標Wp0的下一個實例在時間間隔22位在第1列上。Beginning with
在圖4A的寫入指標序列表300的情況下，寫入指標Wp0在時間間隔22不纏繞到第1列。而是，寫入指標Wp3在時間間隔22位在第1列上。雖然在時間間隔22開始的寫入指標Wp3的每一個實例都位在圖3C的寫入指標序列表275的情況下由Wp0所佔據的位置處，但寫入指標Wp4並不位在寫入指標序列表300中先前由寫入指標序列表275的寫入指標Wp1所佔據的點處。對於寫入點Wp5也是如此。這就是在時間間隔26和33的情況下沒有列被寫入的原因。In the case of the write pointer sequence table 300 in FIG. 4A , the write pointer Wp0 does not wrap around to the first column during the
下一步是創建與圖3E的詳細資料值表285類似的詳細移位暫存器資料表。這可以根據需要重複多次。該表格包括一系列基於行的時間間隔，每一個時間間隔包括與列相關聯的每個移位暫存器群組的行，並且其中顯示器的每個列都被分配到該表格的一列。有利的是，寫入指標序列表的每個列都包括對像素陣列的預定列的參考。The next step is to create a detailed shift register data table similar to the detailed data value table 285 of FIG. 3E. This can be repeated as many times as necessary. The table includes a series of row-based time intervals, each time interval including a row for each shift register group associated with a column, and wherein each column of the display is assigned to a column of the table. Advantageously, each column of the written index sequence table includes a reference to a predetermined column of the pixel array.
一種啟動移位暫存器資料序列表的方法是開始填充時間間隔，以與寫入指標序列表對應。當寫入指標組件被重設時，移位暫存器資料序列中的每個資料值都是零（0）。在寫入指標所在的每一個時間間隔和列，都應該在移位暫存器資料序列表的對應列，向對應的時間間隔寫入一（1）。One way to start the shift register data sequence table is to start filling the time intervals corresponding to the write index sequence table. When the Write Pointer component is reset, each data value in the shift register data sequence is zero (0). For each time interval and column where the pointer is written, one (1) should be written to the corresponding time interval in the corresponding column of the shift register data sequence table.
如前所述，與0對應的資料值當位在控制移位暫存器上時，不會導致該列的字線被置於使該列的記憶體電路從位線接收資料的條件下，而與1對應的資料值當位在控制移位暫存器上時，會導致該列的字線被置於使該列的記憶體電路從位線接收資料的條件下。As previously stated, a data value corresponding to 0, when the bit is on the control shift register, does not cause the word line of the column to be placed in a condition that causes the memory circuits of the column to receive data from the bit line, A data value corresponding to a 1, when the bit is on the control shift register, causes the word lines of the column to be placed in a condition that causes the memory circuits of the column to receive data from the bit lines.
因此，詳細移位暫存器序列資料表325代表了詳細移位暫存器資料表的發展中的中間階段。從時間間隔1開始，表格中的控制移位暫存器中的資料值為1，所有其他移位暫存器設定為0。在時間間隔4，這個1已經傳播到第2列上的控制移位暫存器。這些資料值與在時間間隔1和時間間隔4的Wp0對應。在時間間隔1與時間間隔4之間，1的位置在第1列的非控制移位暫存器中，即在時間間隔2的SReg 1和在時間間隔3的SReg 2，如預期。Thus, the detailed shift register sequence table 325 represents an intermediate stage in the development of the detailed shift register table. Starting from
在時間間隔5，資料值1被放置在第1列上的SReg 0處，這與圖3C的寫入指標序列表275的寫入指標Wp1相對應。與寫入指標Wp1相對應的1有效地終止了第1列處的時間間隔1的單個1，因為它允許新資料被寫入該列。第2列上的資料值1在同一時間間隔中被定位在SReg 1處。在時間間隔6，第1列上的1已經移動到第1列上的SReg 1，而第2列上的1已經移動到SReg 2。在時間間隔6中，任何SReg 0中都沒有1，因此沒有任何列被寫入資料。At
在時間間隔7，第3列上的SReg 0處的資料值為1，這與寫入指標序列表275上該點的Wp0對應。在第1列上的SReg 2處也有資料值1，它在時間間隔8中移動到第2列上的SReg 0。第3列上的1在時間間隔8中移動到SReg 1。At
在時間間隔9，第2列上的1移動到SReg 1，而第3列上的1移動到SReg 2。在圖5B的詳細移位暫存器序列資料表330的時間間隔10，第3列的資料值1移動到第4列的SReg 1，這與圖3C的寫入指標序列表275的寫入指標Wp0對應。在第2列上的SReg 2處也有資料值1，它在時間間隔11期間傳播到第3列上的SReg 0。這與寫入指標序列表275上該位置的Wp1相對應。第4列上的資料值1現在在SReg 1處。At
在時間間隔12，資料值1被插入在第1列處的SReg 0上，這與寫入指標序列表275的Wp2對應。因此，從時間間隔12開始，寫入指標序列被完全展開，並可以在隨後的時脈循環期間藉由在第1列上的SReg 0處插入資料值0而沿著顯示器向下推送，直到與Wp0對應的1到達顯示器的最後一列。At
在圖5C的表格335的時間間隔19，資料值1位在第7列上，這與圖3C的寫入指標序列表275的寫入指標Wp0對應。在接下來的兩個時間間隔中，1在時間間隔20位在第6列上的SReg 0處，並且在時間間隔21位在第4列上的SReg 0處。In the
在時間間隔22，Wp0的下一個實例出現在寫入指標序列表275的第1列上。因此，在第1列的SReg 0處引入了對應的資料值1。雖然這可能似乎是個語義問題，但在一個實施例中，這可能是已經就位的寫入指標序列的延續（例如纏繞），而在另一個實施例中，它可能是之前寫入指標序列的重新啟動。一個實際的差異是，重新啟動所需的數位記憶體可能比延續少。記憶體價格可能比實體尺寸或記憶體容量更重要，最近也不是什麼大問題。較大的記憶體可能比較小的記憶體價格低。At
前面已經證明了如何可以使用類似於所述的移位暫存器定址組件來開發期望的寫入指標序列。在移位暫存器定址組件中，在任何時候活動的寫入指標的數量有利地不超過與每個列相關聯的移位暫存器的數量，最後一列可能例外。同樣有利的是，沒有兩個移位暫存器被同時置於向單一列啟動資料傳輸的狀態下。這需要仔細規劃，而本說明書已經展示了如何進行這種規劃。It has previously been demonstrated how the desired write index sequence can be developed using a shift register addressing component similar to that described. In the shift register addressing component, the number of active write pointers at any one time advantageously does not exceed the number of shift registers associated with each column, with the possible exception of the last column. It is also advantageous that no two shift registers are placed in a state to initiate data transfer to a single column at the same time. This requires careful planning, which this cookbook has shown how to do.
圖6描繪了圖3A的移位暫存器定址組件256的詳細圖。每個移位暫存器表示也標註有p(j, k)形式的值。p(j, k)的慣例是，字母j代表資料所在的列，而字母k代表資料所在的行。當p(j, k)的值為0時，當被宣告在控制移位暫存器上時，相關聯的列驅動器不會使第j列的字線將第j列的記憶體電路置於接收資料的條件下。當p(j, k)的值為1時，當被宣告在控制移位暫存器上時，相關聯的列驅動器會使由第j列的字線操作的記憶體電路置於接收資料的條件下。FIG. 6 depicts a detailed diagram of the shift
如先前為圖3A所述，列驅動器254a、254b、254c、254d、254e、254f和254g分別由控制移位暫存器253a0、253b0、253c0、253d0、253e0、253f和253g0所控制。這種控制是藉由在訊號線258a、258b、258c、258d、258e、258f和258g（圖6）上分別宣告的訊號實現的。列控制移位暫存器253a0經由輸入257接收一系列的移位暫存器資料值，這決定了由列驅動器254a所控制的字線的狀態。該值藉由一系列的時脈訊號（未示出）傳播過移位暫存器定址組件的移位暫存器。時脈首先將訊號經由訊號線259a1移動到非控制移位暫存器253a1，然後經由訊號線259a2移動到非控制移位暫存器253a2。下一個時脈循環將值經由訊號線260a傳播到控制移位暫存器253b0，它決定了列驅動器254b的狀態。下一個時脈循環首先將移位暫存器的資料值經由訊號線259b1傳播到非控制移位暫存器253b1，然後經由訊號線259b2傳播到非控制移位暫存器253b2。As previously described for FIG. 3A,
進一步的時脈循環將移位暫存器的資料值經由訊號線260b藉由控制移位暫存器253c0傳播，然後經由訊號線259c1和259c2藉由非控制移位暫存器253c1和253c2傳播，經由訊號線260c藉由控制移位暫存器253d0傳播，然後經由訊號線259d1和259d2藉由非控制移位暫存器253d1和253d2傳播，經由訊號線260d藉由控制移位暫存器253e0傳播，然後經由訊號線259e1和259e2藉由非控制移位暫存器253e1和253e2傳播，然後經由訊號線260e藉由控制移位暫存器253f0傳播，然後經由訊號線259f1和259f2藉由非控制移位暫存器253f1和253f2傳播，最終經由訊號線260f傳播到控制移位暫存器253g0上。A further clock cycle propagates the data value of the shift register through the control shift register 253c0 via
在一個實施例中，非控制移位暫存器253g1和253g2不存在，並且移位暫存器資料序列在移位暫存器資料序列的最終值經由訊號線260f傳播到控制移位暫存器253g0時結束。如果非控制移位暫存器253g1和253g2存在，那麼來自控制移位暫存器253g0的訊號經由訊號線259g1傳遞到非控制移位暫存器253g1，然後經由訊號線259g2傳遞到非控制移位暫存器253g2上。In one embodiment, the non-control shift registers 253g1 and 253g2 are absent, and the shift register data sequence at the final value of the shift register data sequence is propagated to the control shift register via
將移位暫存器的資料與移位暫存器本身分開表示，允許對資料的本質進行論述。如前所述，p(j, k)的兩個可能值是0和1。在下面的實施例中，1所代表的值使字線將列的像素驅動電路置於接收資料的條件下，而0則不會。Representing the data of the shift registers separately from the shift registers themselves allows for a discussion of the nature of the data. As mentioned earlier, the two possible values for p(j, k) are 0 and 1. In the embodiments below, a value of 1 causes the word line to condition the column's pixel driver circuits to receive data, while 0 does not.
回到前面對圖3H的詳細資料值表298的分析，該分析決定，在該表格的同一行中，將超過一個的移位暫存器置於高（1）資料狀態，會導致不同列上的兩個字線同時被拉高的情況（例如同一資料被錯誤地寫入兩列）。因此，決定移位暫存器資料序列是否會導致這種情況，作為對移位暫存器資料序列的適用性評估的一部分，是很有利的。Returning to the previous analysis of the detail value table 298 of Figure 3H, it was determined that placing more than one shift register in the high (1) data state in the same row of the table would result in a different column The situation where two word lines are pulled high at the same time (for example, the same data is wrongly written into two columns). Therefore, it would be advantageous to determine whether shifting register data sequences would cause this condition as part of the suitability assessment for shifting register data sequences.
評估移位暫存器資料序列是否導致兩個字線被置於一種狀態，使兩個對應列的記憶體電路被置於接收資料的狀態的方法，是相當簡單的。賦予諸如移位暫存器定址組件256之類的移位暫存器定址組件的各個移位暫存器的移位暫存器資料序列值可以依據本文所述的規則進行分析，以作出決定。The method of evaluating whether the sequence of shift register data results in two word lines being placed in a state that causes the memory circuits of the two corresponding columns to be placed in a state to receive data is quite simple. The shift register data sequence values assigned to the individual shift registers of a shift register addressing component such as shift
在圖3H的詳細資料值表298的例子中，在表格298的同一列中，超過一個控制移位暫存器的移位暫存器資料值能夠將字線拉到允許同時經由位線向超過一個列寫入資料的狀態的缺點，是清楚決定的。對圖3H的解釋還說明，在非控制移位暫存器的表行中，超過一個這樣的值在若干時脈循環後會導致相同的問題，因為當控制移位暫存器之間的非控制移位暫存器的數量在所有情況下都相同時，來自每個行的值都以統一的速度傳播。In the example of the detail value table 298 of FIG. 3H , in the same column of the table 298, more than one shift register data value that controls the shift register can pull the word line to enable while via the bit line to more than one The disadvantage of a column writing data state is clearly defined. The explanation of Figure 3H also shows that more than one such value in the table row of the non-control shift registers causes the same problem after several clock cycles, because when the non-control shift registers When the number of control shift registers is the same in all cases, values from each row are propagated at a uniform rate.
下面的方程式為圖6的移位暫存器定址組件的情況提供了第一個例子， The following equation provides a first example for the case of the shift register addressing component of Figure 6,
其中j是控制移位暫存器定址組件所在的列。小於或等於的符號的使用是必要的，因為不是所有的表行都必須有將字線置於使像素驅動電路的記憶體單元能夠經由位線接收資料的條件下的任何資料值（例如邏輯1）。上面的方程式可以藉由轉換方程式以涵蓋p(j, 1)或p(j, 2)來擴展到非控制移位暫存器的表行。從邏輯上講，如果上述方程式為真，那麼表行配置就符合期望的配置，因為在任何給定的時間，不能有超過一個列被同時寫入。如果上述方程式為假，那麼表行就不符合期望的配置。Where j is the column in which the control shift register addresses the component. The use of the less than or equal to notation is necessary because not all table rows must have any data value (e.g. logic 1 ). The above equation can be extended to non-control shift register table rows by converting the equation to cover p(j, 1) or p(j, 2). Logically, if the above equation is true, then the table row configuration matches the desired configuration, since at any given time, no more than one column can be written to simultaneously. If the above equation is false, then the table row does not conform to the desired configuration.
在更一般的情況下，移位暫存器定址組件可以包括m乘n的移位暫存器電路陣列，其中m代表移位暫存器電路的列數，n代表移位暫存器電路的表行數。也就是說，每個列都恰好包含一個控制移位暫存器，並且大多數的列包括額外的非控制移位暫存器。第一個控制移位暫存器與下一個控制移位暫存器之間的非控制移位暫存器的數量是相同的。在某些實施例中，移位暫存器電路的最後一列只包括控制移位暫存器電路。在其他的實施例中，最後一個控制移位暫存器之後的非控制移位暫存器的數量與移位暫存器的所有其他列相同。In a more general case, the shift register addressing component may include an m by n array of shift register circuits, where m represents the number of columns of shift register circuits and n represents the number of shift register circuits The number of table rows. That is, each column contains exactly one control shift register, and most columns contain additional non-control shift registers. The number of non-control shift registers is the same between the first control shift register and the next control shift register. In some embodiments, the last column of shift register circuits includes only control shift register circuits. In other embodiments, the number of non-control shift registers following the last control shift register is the same as all other columns of shift registers.
下面介紹上述方程式的用於評估移位暫存器定址組件上的移位暫存器資料值的更通用版本，該移位暫存器定址組件包括m個列乘n個表行（例如移位暫存器的行，而不是相關聯陣列中的像素或記憶體單元的行）。 A more general version of the above equation for evaluating shift register data values on a shift register addressing component consisting of m columns by n table rows (e.g. shift row of scratchpads, not rows of pixels or memory cells in an associated array).
在這種情況下，必須對移位暫存器定址組件的每個表行進行評估。在所有情況下，每個列都有控制移位暫存器。在前面提到的在最後一個控制移位暫存器之後沒有非控制移位暫存器的實施例中，有m-1個列有非控制移位暫存器。因此，那些列的求和必須在m-2處而不是m-1處結束。In this case, each table row of the component addressed by the shift register must be evaluated. In all cases, each column has a control shift register. In the aforementioned embodiment where there are no non-control shift registers after the last control shift register, there are m-1 columns with non-control shift registers. So the summation of those columns must end at m-2 instead of m-1.
由於將移位暫存器資料序列引入到移位暫存器定址組件上的本質，選擇時間間隔以評估衝突是很重要的。第一評估點發生在第一次完全引入調變序列的時候。這方面的例子在圖3C、3D和3E的時槽12中。在圖3C的寫入指標序列表275中，時間間隔12是寫入指標序列表275的所有三個寫入指標同時存在的第一個時間間隔，Wp0已經在時間間隔10中出現，Wp1已經在時間間隔11中出現，Wp2已經在時間間隔12中出現。Due to the nature of the sequence of shift register data introduced into the shift register addressing components, it is important to choose the time interval for evaluating collisions. The first evaluation point occurs when the modulation sequence is fully introduced for the first time. An example of this is in
在圖3D的移位暫存器資料序列表280的時間間隔10、11和12期間，在每個時間間隔中，序列明顯只有一個控制移位暫存器處於操作字線的位置。在每個連續的時間間隔期間，移位暫存器資料表的資料值在後續的時間間隔內向右移動一個數字。圖3E的移位暫存器的詳細資料值表285呈現了時間間隔12的更詳細的視圖。檢驗每個表行可以發現，每個行中只有一個移位暫存器的資料值是1，而且只有第1列252a的SReg 0處於操作字線的位置。藉由檢驗，每個行的資料狀態之和為1，通過了每個行的評估準則。進一步檢驗圖3D的詳細資料值表285、圖3F的詳細資料值表290和圖3G的詳細資料值表295的後續時間間隔，發現在每種情況下都符合評估方程式的準則。在時槽33期間，從時間間隔22開始的前一個序列被重新啟動，其中移位暫存器資料序列的元素沒有變化，如圖3D的移位暫存器資料序列表280所示。During
圖3D的移位暫存器資料序列表280的移位暫存器資料序列會自我重複，並且只產生與移位暫存器定址組件中的行數相同數量的位元平面。圖4A的寫入指標序列表300使用6個寫入指標Wp0至Wp5來創建6個位元平面，如前所述。The shift register data sequence of the shift register data sequence table 280 of FIG. 3D repeats itself and only generates as many bit planes as there are rows in the shift register addressing element. The write pointer sequence table 300 of FIG. 4A uses 6 write pointers Wp0 to Wp5 to create 6 bit planes, as described above.
圖4A的寫入指標序列表300的移位暫存器資料序列與先前呈現的圖3C的寫入指標序列表275在時間間隔1至21是相同的。例如，在寫入指標序列表300的時間間隔22，寫入指標Wp3位在第1列RW 252a上，而寫入指標Wp0位在寫入指標序列表275的同一列上的同一位置處。同樣，在寫入指標序列表300中的時間間隔23的寫入指標Wp1，與在寫入指標序列表275中的時間間隔23的寫入指標Wp1位於同一位置。在寫入指標序列表300的時間間隔24的寫入指標Wp2和在寫入指標序列表275的時間間隔24的寫入指標Wp2也是如此。The shift register data sequence of the write pointer sequence table 300 of FIG. 4A is the same as the previously presented write pointer sequence table 275 of FIG. 3C for
一般來說，在時間間隔25、28、31、34、37和40，寫入指標序列表300的寫入指標Wp0的位置與寫入指標序列表275的寫入指標Wp3的位置相關。在時間間隔29、32、35、38和41的寫入指標序列表300的寫入指標Wp4與寫入指標序列表275的寫入指標Wp1在同一時間間隔的列位置不相關，在時間間隔36、39和42的寫入指標序列表300的寫入指標Wp5與寫入指標序列表275中的寫入指標Wp2在同一時間間隔的列位置不相關。In general, at
寫入指標序列表300的用於執行評估的候選時間間隔是時間間隔36，因為最後三個寫入指標都在那裡得到發展。檢驗圖4D的詳細資料值表315的時間間隔36顯示，在行SReg 0、SReg 1和SReg 2中的每一者中只有一個移位暫存器資料值為1，這意味著每個行的邏輯值對上述方程式來說是真實的。A candidate time interval for performing evaluation of the write index sequence table 300 is
事實上，可以依次分析候選移位暫存器資料序列的每個時間間隔，並使用常用的程式設計技術或其他分析工具（如試算表）對結果進行審查。In fact, each time interval of the candidate shift register data sequence can be analyzed in turn and the results can be examined using common programming techniques or other analysis tools such as spreadsheets.
符合要求的移位暫存器資料序列是否適合為任何預定的操作產生期望的灰度，通常最好是藉由使用校準的資料收集系統測試候選資料序列，並由有經驗的觀察者進行目測來決定。合適的測試設備可以從各種來源獲得。特定的灰度等級是藉由選擇可用位元平面中的哪些位元平面被導通，哪些位元平面保持關斷來滿足的。The suitability of a satisfactory shift register data sequence to produce the desired gray scale for any intended operation is usually best determined by testing candidate data sequences using a calibrated data collection system and by visual inspection by an experienced observer. Decide. Suitable test equipment can be obtained from various sources. A specific gray scale is satisfied by selecting which of the available bit-planes are turned on and which are kept off.
只要驅動電壓不變，LED對脈寬調變的反應就是高度線性的。液晶晶格對脈寬調變的反應更為複雜，在很大程度上取決於液晶層的類型和晶格的建構方式。液晶晶格的材料和對準要求在本領域是眾所周知的，這裡不再贅述。As long as the drive voltage is constant, the LED's response to PWM is highly linear. The response of the liquid crystal lattice to pulse-width modulation is more complex and largely depends on the type of liquid crystal layer and how the lattice is constructed. The materials and alignment requirements of the liquid crystal lattice are well known in the art and will not be repeated here.
關於液晶晶格主題，有數以萬計的已公開的論文和許多的已頒發的專利。作為一個例子，推薦閱讀《應用物理學快報（Applied Physics Letters）》第68期第11卷第1455頁的〈Mixed mode twisted nematic liquid crystal cells for reflective displays〉。主要的大學和機構，如肯特州立大學的液晶研究所和中佛羅里達大學的光學和物理學院CREOL，都參與了這個課題的研究。There are tens of thousands of published papers and many issued patents on the subject of liquid crystal lattices. As an example, it is recommended to read "Mixed mode twisted nematic liquid crystal cells for reflective displays" on page 1455 of Applied Physics Letters, Issue 68,
本領域的技術人員可以認識到本文所述方法的變化。在閱讀和理解本揭示內容後，本領域的技術人員將能夠使用常見的軟體開發工具來實現移位暫存器資料序列開發過程的自動化。Those skilled in the art will recognize variations on the methods described herein. After reading and understanding this disclosure, those skilled in the art will be able to use common software development tools to automate the development process of shift register data sequences.
可以想到，藉由使用類比像素而不是數位像素，可以改善本揭示內容可用的灰階值的範圍，其中的每個像素可以被設定到有限的預選值範圍。預選的值可以與列無關，對於相鄰的像素可以不同，但不限於此。It is conceivable that the range of grayscale values available for the present disclosure can be improved by using analog pixels rather than digital pixels, each of which can be set to a limited range of preselected values. The preselected value can be independent of the column, and can be different for adjacent pixels, but is not limited thereto.
在不偏離本文範圍的情況下，可以對上述方法和系統進行變化。因此，應該指出，上述描述中包含的或附圖所示的事項應被解釋為說明性的，而不是用限制性的角度來解釋。以下請求項旨在涵蓋本文描述的所有通用和具體的特徵，以及對本方法和系統範圍的所有陳述，就語言而言，這些特徵和陳述可以說是落在這些請求項之間。 特徵組合 Variations may be made to the methods and systems described above without departing from the scope herein. Accordingly, it should be noted that matter contained in the above description or shown in the accompanying drawings should be interpreted in an illustrative rather than in a restrictive sense. The following claims are intended to cover all of the generic and specific features described herein, as well as all statements of the scope of the method and system which, as far as language is concerned, so to speak, fall between these claims. combination of features
上述的特徵以及下面所請求保護的那些特徵可以在不脫離其範圍的情況下以各種方式組合。以下枚舉的例子說明了一些可能的、非限制性的組合：The features described above as well as those claimed below can be combined in various ways without departing from their scope. The following enumerated examples illustrate some possible, non-limiting combinations:
(A1)一種背板，被配置為驅動顯示器，該背板包括：像素驅動電路陣列，被組織為複數個列和複數個行，該等像素驅動電路中的每一者包括可用於接收和儲存顯示值的記憶體電路；複數個字線，其中每個字線與該等列中一個對應的列的該等像素驅動電路連接；複數個位線，其中每個位線可用於沿著該等行中一個對應的行向該等像素驅動電路的全部呈現該顯示值；以及至少一個移位暫存器定址組件，包括：複數個控制移位暫存器，該等控制移位暫存器中的每一者具有輸出，該輸出可用於控制該複數個字線中一個不同的字線；複數個非控制移位暫存器，與該複數個控制移位暫存器串列連接，以形成移位暫存器鏈，其中該複數個非控制移位暫存器中的至少一者的群組在邏輯上定位在該複數個控制移位暫存器中的順序控制移位暫存器之間；以及該複數個控制移位暫存器中的第一控制移位暫存器的序列輸入，該序列輸入用於接收移位暫存器資料序列，該移位暫存器資料序列在操作中控制該複數個字線的選擇。(A1) A backplane configured to drive a display, the backplane comprising: an array of pixel driver circuits organized into a plurality of columns and a plurality of rows, each of the pixel driver circuits including a A memory circuit for displaying values; a plurality of word lines, each of which is connected to the pixel driving circuits of a corresponding one of the columns; a plurality of bit lines, each of which can be used to move along the a corresponding one of the rows presents the display value to all of the pixel drive circuits; and at least one shift register addressing component, comprising: a plurality of control shift registers in which each having an output that can be used to control a different one of the plurality of word lines; a plurality of non-control shift registers connected in series with the plurality of control shift registers to form a chain of shift registers, wherein a group of at least one of the plurality of non-control shift registers is logically positioned between sequential control shift registers of the plurality of control shift registers between; and the sequence input of the first control shift register in the plurality of control shift registers, the sequence input is used to receive the data sequence of the shift register, and the data sequence of the shift register is in operation control the selection of the plurality of word lines.
(A2)在(A1)的實施例中，任何一個群組中的非控制移位暫存器的第一數量等於任何其他群組中的非控制移位暫存器的第二數量。(A2) In the embodiment of (A1), the first number of non-control shift registers in any one group is equal to the second number of non-control shift registers in any other group.
(A3)在實施例(A1)或(A2)中的任一者中，由該等字線中的第一字線可操作的該等列中的一個列上的像素驅動電路的第一數量與由該等字線中的字線可操作的任何其他列上的像素驅動電路的第二數量相同。(A3) In either of embodiments (A1) or (A2), a first number of pixel driver circuits on one of the columns operable by a first of the word lines The same as the second number of pixel driver circuits on any other column operable by a word line of the word lines.
(A4)在實施例(A1)-(A3)中的任一者中，由同一移位暫存器定址組件的移位暫存器可控的所有字線可操作的每一列的該等像素驅動電路排列在該陣列的所有行上。(A4) In any of embodiments (A1)-(A3), the pixels of each column operable by all word lines controllable by the shift registers of the same shift register addressing component Driver circuits are arranged on all rows of the array.
(A5)在實施例(A1)-(A4)中的任一者中，其中該複數個字線被配置為驅動該顯示器的偶數列，該背板進一步包括：第二移位暫存器定址組件，包括：複數個控制移位暫存器，該等控制移位暫存器中的每一者具有輸出，該輸出可用於控制該顯示器的複數個字線中一個不同的字線，以驅動該顯示器的奇數列；複數個非控制移位暫存器，與該複數個控制移位暫存器串列連接，以形成移位暫存器鏈，其中該複數個非控制移位暫存器中的至少一者的群組在邏輯上定位在該複數個控制移位暫存器中的順序控制移位暫存器之間；以及該複數個控制移位暫存器中的第一控制移位暫存器的序列輸入，該序列輸入用於接收移位暫存器資料序列，該移位暫存器資料序列可用於控制該複數個字線的選擇。(A5) In any one of embodiments (A1)-(A4), wherein the plurality of word lines are configured to drive even columns of the display, the backplane further comprises: a second shift register addressing Components comprising: a plurality of control shift registers, each of the control shift registers having an output operable to control a different one of the plurality of word lines of the display to drive Odd-numbered columns of the display; a plurality of non-control shift registers connected in series with the plurality of control shift registers to form a chain of shift registers, wherein the plurality of non-control shift registers Groups of at least one of the plurality of control shift registers are logically positioned between sequential control shift registers; and a first control shift register of the plurality of control shift registers The sequence input of the bit register is used to receive the data sequence of the shift register, and the data sequence of the shift register can be used to control the selection of the plurality of word lines.
(A6)在實施例(A1)-(A5)中的任一者中，藉由由該等控制移位暫存器中的一者所控制的該等字線中的一者的動作，選擇性地使與該等列中的一者的至少一部分對應的該等像素驅動電路中的每一者的該記憶體電路能夠接收由該記憶體電路的相應位線所呈現的該顯示值；每個像素驅動電路可以產生輸出，該輸出可用於依據儲存在該像素驅動電路的該記憶體電路中的該顯示值來驅動該顯示器的顯示元件；每個移位暫存器定址組件的第一移位暫存器可用於從該序列輸入接收資料值，並且該等資料值在時脈的連續循環內藉由該移位暫存器鏈傳播。(A6) In any one of embodiments (A1)-(A5), by operation of one of the word lines controlled by one of the control shift registers, selecting selectively enabling the memory circuit of each of the pixel drive circuits corresponding to at least a portion of one of the columns to receive the display value presented by the corresponding bit line of the memory circuit; each A pixel drive circuit can generate an output that can be used to drive a display element of the display according to the display value stored in the memory circuit of the pixel drive circuit; the first shift of each shift register addressing component Bit registers are available to receive data values from the sequence input, and the data values are propagated through the chain of shift registers on successive cycles of the clock.
(A7)在實施例(A1)-(A6)中的任一者中，其中，在操作中，儲存在該等記憶體電路中的該等顯示值是單一位元，使得儲存在每個記憶體電路中的邏輯1將對應的像素驅動電路置於導通狀態，並且儲存在該記憶體電路中的邏輯0將對應的像素驅動電路置於關斷狀態。(A7) In any one of embodiments (A1)-(A6), wherein, in operation, the display values stored in the memory circuits are a single bit such that stored in each memory
(A8)在實施例(A1)-(A7)中的任一者中，其中，在操作中，儲存在該等記憶體電路中的該等顯示值是類比值。(A8) In any one of embodiments (A1)-(A7), wherein, in operation, the display values stored in the memory circuits are analog values.
(A9)在實施例(A1)-(A8)中的任一者中，其中，在操作中，由該複數個控制移位暫存器中的該第一控制移位暫存器所接收的該等資料值以預定序列佈置，當該等資料值藉由該移位暫存器鏈傳播時，該預定序列不會導致超過一個列使該列上對應的像素驅動電路的該等記憶體電路能夠接收和儲存顯示值。(A9) In any one of embodiments (A1)-(A8), wherein, in operation, the first control shift register of the plurality of control shift registers receives The data values are arranged in a predetermined sequence that, when propagated through the chain of shift registers, does not cause more than one column to cause the memory circuits of the corresponding pixel driver circuits on that column Ability to receive and store displayed values.
(B1)一種操作顯示元件的二維顯示器的方法，該方法包括以下步驟：提供背板，該背板驅動該二維顯示器，該背板包括：像素驅動電路二維陣列，被組織為複數個列和複數個行，其中該等像素驅動電路中的每一者：包括對應的記憶體電路，該對應的記憶體電路可用於接收和儲存顯示值，以及在操作中，可以產生輸出，該輸出依據儲存在該對應的記憶體電路中的該顯示值來驅動該二維顯示器的顯示元件；複數個字線，其中每個字線與該等列中一個對應的列的該等像素驅動電路連接；複數個位線，其中每個位線可用於沿著該等行中一個對應的行向該等像素驅動電路的全部呈現該顯示值；以及移位暫存器定址組件，包括：複數個控制移位暫存器，該等控制移位暫存器中的每一者可用於依據該控制移位暫存器中的資料值來控制該複數個字線中不同的字線，其中，在操作中，藉由該等字線中的一者的動作，使與該等列中的一者的至少一部分對應的該等像素驅動電路的該等記憶體電路能夠接收由該等記憶體電路的相應位線所呈現的該等顯示值中的顯示值；以及複數個非控制移位暫存器，不可用於控制該等字線中的任一者，其中該等控制移位暫存器和該等非控制移位暫存器以移位暫存器鏈串列連接，其中該等非控制移位暫存器中的一者或多者的群組在邏輯上設置在該移位暫存器鏈內並且介於該等控制移位暫存器中的連續控制移位暫存器之間，使得該等資料值響應於時脈訊號的連續循環藉由該等控制移位暫存器和該等非控制移位暫存器兩者傳播；該方法進一步包括以下步驟：在該時脈訊號的每個循環，將來自移位暫存器資料序列的一個資料值輸入到該複數個控制移位暫存器中的第一控制移位暫存器，其中該移位暫存器資料序列被佈置為導致在該時脈訊號的任何一個週期期間，該等控制移位暫存器中最多一個控制移位暫存器操作其相應的字線；以及向該等控制移位暫存器和該等非控制移位暫存器提供該時脈訊號的連續循環，以藉由該移位暫存器鏈傳播該等資料值。(B1) A method of operating a two-dimensional display of display elements, the method comprising the steps of: providing a backplane that drives the two-dimensional display, the backplane comprising: a two-dimensional array of pixel drive circuits organized as a plurality of a column and a plurality of rows, wherein each of the pixel drive circuits: includes a corresponding memory circuit operable to receive and store display values and, in operation, to generate an output, the output driving the display elements of the two-dimensional display according to the display value stored in the corresponding memory circuit; a plurality of word lines, wherein each word line is connected to the pixel driving circuits of a corresponding column in the columns a plurality of bit lines, each bit line operable to present the display value to all of the pixel drive circuits along a corresponding one of the rows; and a shift register addressing component comprising: a plurality of control shift registers, each of the control shift registers can be used to control different word lines among the plurality of word lines according to the data value in the control shift register, wherein, in operation wherein, by the action of one of the word lines, the memory circuits of the pixel driving circuits corresponding to at least a part of one of the columns can receive the corresponding information from the memory circuits the displayed values of the displayed values presented by the bit lines; and a plurality of non-control shift registers, which are not available to control any of the word lines, wherein the control shift registers and the The non-controlling shift registers are connected in series in a chain of shift registers, wherein groups of one or more of the non-controlling shift registers are logically arranged in the shift register within the chain and between successive ones of the control shift registers, such that the data values respond to successive cycles of the clock signal through the control shift registers and the and other non-control shift registers; the method further includes the step of: inputting a data value from the shift register data sequence into the plurality of control shift registers at each cycle of the clock signal A first control shift register in registers, wherein the shift register data sequence is arranged to cause at most one of the control shift registers to control during any one cycle of the clock signal the shift registers operate their corresponding word lines; and providing continuous cycles of the clock signal to the controlling shift registers and the non-controlling shift registers, by which the shift registers The chain propagates the data values.
(B2)在(B1)的實施例中，任何一個群組中的非控制移位暫存器的第一數量等於任何其他群組中的非控制移位暫存器的第二數量。(B2) In the embodiment of (B1), the first number of non-control shift registers in any one group is equal to the second number of non-control shift registers in any other group.
(B3)在實施例(B1)或(B2)中的任一者中，由該等移位暫存器中的一者所控制的該等字線中的第一字線所操作的該等列中的一者上的像素驅動電路的第一數量與由同一移位暫存器定址組件的其他移位暫存器所控制的該等字線中的字線所操作的任何其他列上的像素驅動電路的第二數量相同。(B3) In either of embodiments (B1) or (B2), the first of the word lines controlled by one of the shift registers operated by the first of the word lines The first number of pixel drive circuits on one of the columns is the same as that on any other column operated by a word line of those word lines controlled by the other shift register of the same shift register addressing element The second number of pixel driving circuits is the same.
(B4)在實施例(B1)-(B3)中的任一者中，由同一移位暫存器定址組件的移位暫存器所控制的所有字線所操作的每個列的該等像素驅動電路排列在該二維陣列的所有行上。(B4) In any of embodiments (B1)-(B3), the values of each column operated by all word lines controlled by the shift registers of the same shift register addressing component Pixel driving circuits are arranged on all rows of the two-dimensional array.
(B5)在實施例(B1)-(B4)中的任一者中，其中，在操作中，藉由由該等控制移位暫存器中的一者所控制的該等字線中的一者的動作，選擇性地使與該等列中的一者的至少一部分對應的該等像素驅動電路的該等記憶體電路能夠接收由該記憶體電路的相應位線所呈現的該等顯示值中的顯示值；每個像素驅動電路產生輸出，該輸出可用於依據儲存在該像素驅動電路的對應記憶體電路中的該顯示值來驅動該二維顯示器的該顯示元件；每個移位暫存器定址組件的第一移位暫存器可用於從序列輸入接收資料值，並且該等資料值在時脈的連續循環內藉由該移位暫存器鏈傳播。(B5) In any one of embodiments (B1)-(B4), wherein, in operation, by one of the word lines controlled by one of the control shift registers an act of selectively enabling the memory circuits of the pixel drive circuits corresponding to at least a portion of one of the columns to receive the display presented by the corresponding bit line of the memory circuit The display value in the value; each pixel driving circuit produces an output, which can be used to drive the display element of the two-dimensional display according to the display value stored in the corresponding memory circuit of the pixel driving circuit; each shift The first shift register of the register addressing component is operable to receive data values from the sequence input, and the data values are propagated through the chain of shift registers on successive cycles of the clock.
(B6)在實施例(B1)-(B5)中的任一者中，其中，在操作中，儲存在該等記憶體電路中的該等顯示值是單一位元，使得儲存在每個記憶體電路中的邏輯1將對應的像素驅動電路置於導通狀態，並且儲存在該記憶體電路中的邏輯0將對應的像素驅動電路置於關斷狀態。(B6) In any one of embodiments (B1)-(B5), wherein, in operation, the display values stored in the memory circuits are a single bit such that stored in each memory
(B7)在實施例(B1)-(B6)中的任一者中，其中，在操作中，儲存在該等記憶體電路中的該等顯示值是類比值。(B7) In any one of embodiments (B1)-(B6), wherein, in operation, the display values stored in the memory circuits are analog values.
(B8)在實施例(B1)-(B7)中的任一者中，其中，在操作中，由該第一控制移位暫存器所接收的該等資料值以預定序列佈置，當該等資料值藉由該移位暫存器鏈傳播時，該預定序列不會導致超過一個列使該列上對應的像素驅動電路的該等記憶體電路能夠接收和儲存顯示值。(B8) In any one of embodiments (B1)-(B7), wherein, in operation, the data values received by the first control shift register are arranged in a predetermined sequence when the The predetermined sequence does not result in more than one column enabling the memory circuits of the corresponding pixel driver circuits on that column to receive and store display values as data values propagate through the chain of shift registers.
100:背板 101:像素驅動電路陣列 102L:導線結合墊塊 102U:導線結合墊塊 103:控制塊 104L:行資料暫存器陣列 104U:行資料暫存器陣列 105L:移位暫存器定址組件 105R:移位暫存器定址組件 111:時脈線 112:運算碼線 113:訊號線 114:溫度訊號線 115:平行資料訊號線 116:電路電壓 117:電路電壓 118:溫度感測器數位介面 119:幹線電壓 120:返回電壓 150:背板組件 151:像素驅動電路陣列 152:移位暫存器定址組件 153:控制器 154a:行驅動器 154b:行驅動器 154c:行驅動器 154d:行驅動器 155:基板 156a:線路 156b:線路 156c:線路 170:背板 171:列組件 172a:列 172b:列 172c:列 172d:列 172e:列 173a:移位暫存器 173b:移位暫存器 173c:移位暫存器 173d:移位暫存器 173e:移位暫存器 174a:列驅動器 174b:列驅動器 174c:列驅動器 174d:列驅動器 174e:列驅動器 175:輸入 176:移位暫存器組件 180(a):像素驅動電路 180(b):時序圖 190:移位暫存器資料序列 200:背板 201:列組件 202a:列 202b:列 202c:列 202d:列 202e:列 203a0:移位暫存器 203a1:移位暫存器 203a2:移位暫存器 203a3:移位暫存器 203b0:移位暫存器 203b1:移位暫存器 203b2:移位暫存器 203b3:移位暫存器 203c0:移位暫存器 203c1:移位暫存器 203c2:移位暫存器 203c3:移位暫存器 203d0:移位暫存器 203d1:移位暫存器 203d2:移位暫存器 203d3:移位暫存器 203e0:移位暫存器 203e1:移位暫存器 203e2:移位暫存器 203e3:移位暫存器 204a:列驅動器 204b:列驅動器 204c:列驅動器 204d:列驅動器 204e:列驅動器 205:輸入 206:移位暫存器定址組件 207:控制器 208a:序列產生器 208b:行協調器 209a:行驅動器 209b:行驅動器 209c:行驅動器 209d:行驅動器 210:背板 211:列組件 212a:列 212b:列 212c:列 212d:列 212e:列 212f:列 213a0:控制移位暫存器 213a1:非控制移位暫存器 213a2:非控制移位暫存器 213b0:控制移位暫存器 213b1:非控制移位暫存器 213b2:非控制移位暫存器 213c0:控制移位暫存器 213c1:非控制移位暫存器 213c2:非控制移位暫存器 213d0:控制移位暫存器 213d1:非控制移位暫存器 213d2:非控制移位暫存器 213e0:控制移位暫存器 213e1:非控制移位暫存器 213e2:非控制移位暫存器 213f0:控制移位暫存器 213f1:非控制移位暫存器 213f2:非控制移位暫存器 214a:列 214b:列 214c:列 214d:列 214e:列 214f:列 215a:輸入 215b:輸入 216a:移位暫存器定址組件 216b:移位暫存器定址組件 218a:連結 218b:連結 230:背板 231:列組件 232a:列 232b:列 232c:列 232d:列 232e:列 233a0:控制移位暫存器 233a1:非控制移位暫存器 233a2:非控制移位暫存器 233a3:非控制移位暫存器 233a4:非控制移位暫存器 233b0:控制移位暫存器 233b1:非控制移位暫存器 233b2:非控制移位暫存器 233b3:非控制移位暫存器 233b4:非控制移位暫存器 233c0:控制移位暫存器 233c1:非控制移位暫存器 233c2:非控制移位暫存器 233c3:非控制移位暫存器 233c4:非控制移位暫存器 233d0:控制移位暫存器 233d1:非控制移位暫存器 233d2:非控制移位暫存器 233d3:非控制移位暫存器 233d4:非控制移位暫存器 233e0:控制移位暫存器 233e1:非控制移位暫存器 233e2:非控制移位暫存器 233e3:非控制移位暫存器 233e4:非控制移位暫存器 234a:列驅動器 234b:列驅動器 234c:列驅動器 234d:列驅動器 234e:列驅動器 236:移位暫存器定址組件 237a:多工器 237b:多工器 237c:多工器 237d:多工器 238:輸入 239:輸入 250:背板 252a:列 252b:列 252c:列 252d:列 252e:列 252f:列 252g:列 253a0:控制移位暫存器 253a1:非控制移位暫存器 253a2:非控制移位暫存器 253b0:控制移位暫存器 253b1:非控制移位暫存器 253b2:非控制移位暫存器 253c0:控制移位暫存器 253c1:非控制移位暫存器 253c2:非控制移位暫存器 253d0:控制移位暫存器 253d1:非控制移位暫存器 253d2:非控制移位暫存器 253e0:控制移位暫存器 253e1:非控制移位暫存器 253e2:非控制移位暫存器 253f0:控制移位暫存器 253f1:非控制移位暫存器 253f2:非控制移位暫存器 253g0:控制移位暫存器 253g1:非控制移位暫存器 253g2:非控制移位暫存器 254a:列驅動器 254b:列驅動器 254c:列驅動器 254d:列驅動器 254e:列驅動器 254f:列驅動器 254g:列驅動器 255:列組件 256:移位暫存器定址組件 257:輸入 258a:訊號線 258b:訊號線 258c:訊號線 258d:訊號線 258e:訊號線 258f:訊號線 258g:訊號線 259a1:訊號線 259a2:訊號線 259b1:訊號線 259b2:訊號線 259c1:訊號線 259c2:訊號線 259d1:訊號線 259d2:訊號線 259e1:訊號線 259e2:訊號線 259f1:訊號線 259f2:訊號線 259g1:訊號線 259g2:訊號線 260a:訊號線 260b:訊號線 260c:訊號線 260d:訊號線 260e:訊號線 260f:訊號線 270:解釋性表格 275:寫入指標序列表 280:移位暫存器資料序列表 285:資料值表 290:資料值表 295:資料值表 298:資料值表 300:寫入指標序列表 305:移位暫存器資料序列表 310:資料值表 315:資料值表 320:資料值表 325:移位暫存器資料表 330:移位暫存器資料表 335:移位暫存器資料表 100: Backplane 101: Pixel driving circuit array 102L: Wire bond spacer 102U: Wire bond spacer 103: Control block 104L: row data temporary register array 104U: row data temporary register array 105L: shift register addressing component 105R: shift register addressing component 111: Clock line 112: operation code line 113: signal line 114: temperature signal line 115: Parallel data signal line 116: circuit voltage 117: circuit voltage 118: Temperature sensor digital interface 119: mains voltage 120: return voltage 150: Backplane assembly 151: pixel drive circuit array 152: Shift register addressing component 153: Controller 154a: row driver 154b: row driver 154c: row driver 154d: row driver 155: Substrate 156a: Line 156b: line 156c: line 170: Backplane 171:Column components 172a: column 172b: column 172c: column 172d: column 172e: column 173a: shift register 173b: shift register 173c: shift register 173d: shift register 173e: shift register 174a: column driver 174b: column driver 174c: column driver 174d: column driver 174e: column driver 175: input 176: Shift register components 180(a): Pixel driving circuit 180(b): Timing Diagram 190: shift register data sequence 200: Backplane 201: Column components 202a: column 202b: column 202c: column 202d: column 202e: column 203a0: shift register 203a1: Shift register 203a2: Shift Register 203a3: Shift Register 203b0: shift register 203b1: shift register 203b2: shift register 203b3: shift register 203c0: shift register 203c1: Shift Register 203c2: Shift Register 203c3: Shift Register 203d0: shift register 203d1: Shift register 203d2: Shift register 203d3: Shift Register 203e0: shift register 203e1: shift register 203e2: shift register 203e3: shift register 204a: column driver 204b: column driver 204c: column driver 204d: column driver 204e: column driver 205: input 206: Shift register addressing component 207: Controller 208a: Sequence generator 208b: row coordinator 209a: row driver 209b: row driver 209c: row driver 209d: row driver 210: Backplane 211:Column components 212a: column 212b: column 212c: column 212d: column 212e: column 212f: column 213a0: control shift register 213a1: Non-control shift register 213a2: Non-control shift register 213b0: control shift register 213b1: Non-control shift register 213b2: Non-control shift register 213c0: control shift register 213c1: non-control shift register 213c2: Non-control shift register 213d0: control shift register 213d1: Non-control shift register 213d2: Non-control shift register 213e0: control shift register 213e1: non-control shift register 213e2: non-control shift register 213f0: control shift register 213f1: non-controlling shift register 213f2: non-controlling shift register 214a: column 214b: column 214c: column 214d: column 214e: column 214f: column 215a: input 215b: input 216a: Shift register addressing component 216b: Shift register addressing component 218a:Link 218b: link 230: Backplane 231:Column components 232a: column 232b: column 232c: column 232d: column 232e: column 233a0: control shift register 233a1: Non-control shift register 233a2: Non-control shift register 233a3: Non-control shift register 233a4: Non-control shift register 233b0: control shift register 233b1: non-control shift register 233b2: Non-control shift register 233b3: Non-control shift register 233b4: Non-control shift register 233c0: control shift register 233c1: non-control shift register 233c2: Non-control shift register 233c3: Non-control shift register 233c4: non-control shift register 233d0: control shift register 233d1: Non-control shift register 233d2: Non-control shift register 233d3: Non-control shift register 233d4: non-controlling shift register 233e0: control shift register 233e1: non-control shift register 233e2: non-control shift register 233e3: non-control shift register 233e4: non-control shift register 234a: column driver 234b: column driver 234c: column driver 234d: column driver 234e: column driver 236: Shift register addressing component 237a: multiplexer 237b: multiplexer 237c: multiplexer 237d: multiplexer 238: input 239: input 250: Backplane 252a: column 252b: column 252c: column 252d: column 252e: column 252f: column 252g: column 253a0: control shift register 253a1: Non-control shift register 253a2: Non-control shift register 253b0: control shift register 253b1: non-control shift register 253b2: Non-control shift register 253c0: control shift register 253c1: non-control shift register 253c2: Non-control shift register 253d0: control shift register 253d1: non-controlling shift register 253d2: Non-control shift register 253e0: control shift register 253e1: non-control shift register 253e2: non-control shift register 253f0: control shift register 253f1: non-controlling shift register 253f2: non-controlling shift register 253g0: control shift register 253g1: non-control shift register 253g2: non-controlling shift register 254a: column driver 254b: column driver 254c: column driver 254d: column driver 254e: column driver 254f: column driver 254g: column driver 255:Column components 256: Shift register addressing component 257: input 258a: signal line 258b: signal line 258c: signal line 258d: signal line 258e: signal line 258f: signal line 258g: signal line 259a1: Signal line 259a2: Signal line 259b1: signal line 259b2: signal line 259c1: signal line 259c2: signal line 259d1: signal line 259d2: Signal line 259e1: signal line 259e2: signal line 259f1: signal line 259f2: signal line 259g1: signal line 259g2: signal line 260a: signal line 260b: signal line 260c: signal line 260d: signal line 260e: signal line 260f: signal line 270: Explanatory tables 275: Write index sequence list 280: Shift register data sequence list 285: Data value table 290: Data value table 295: Data Value Table 298: Data value table 300: Write index sequence list 305: Shift register data sequence list 310: data value table 315: data value table 320: data value table 325: Shift register data sheet 330: Shift register data sheet 335: Shift register data sheet
圖1A呈現了依據一個或多個實施例，適合驅動像素驅動電路陣列的背板的示意方塊圖。Figure 1A presents a schematic block diagram of a backplane suitable for driving an array of pixel driver circuits in accordance with one or more embodiments.
圖1B呈現了依據一個或多個實施例，具有移位暫存器列定址組件的背板的示意方塊圖。Figure 1B presents a schematic block diagram of a backplane with shift register column addressing components in accordance with one or more embodiments.
圖1C呈現了移位暫存器定址組件的示意方塊圖，以及該移位暫存器定址組件與背板的列的連接。FIG. 1C presents a schematic block diagram of a shift register addressing component and its connections to the columns of the backplane.
圖1D呈現了脈波寬度調變的OLED像素驅動電路的示意和時序圖。FIG. 1D presents a schematic and timing diagram of a pulse width modulated OLED pixel driving circuit.
圖2A呈現了依據一個或多個實施例，修改後的移位暫存器定址組件的示意方塊圖，該移位暫存器定址組件包括控制移位暫存器和非控制移位暫存器兩者。Figure 2A presents a schematic block diagram of a modified shift register addressing component including a control shift register and a non-control shift register, in accordance with one or more embodiments both.
圖2B呈現了依據一個或多個實施例，列定址實施方式的示意方塊圖，其中第一修改後的移位暫存器對背板的奇數列進行定址，而第二修改後的移位暫存器對背板的偶數列進行定址。Figure 2B presents a schematic block diagram of a column addressing implementation in which a first modified shift register addresses odd columns of the backplane and a second modified shift register in accordance with one or more embodiments. register addresses the even columns of the backplane.
圖2C呈現了依據一個或多個實施例，修改後的移位暫存器定址組件的示意方塊圖，其中選擇手段可以在第一數量的非控制移位暫存器與第二數量的非控制移位暫存器之間進行選擇。Figure 2C presents a schematic block diagram of a modified shift register addressing component in accordance with one or more embodiments, wherein the selection means can be between a first number of uncontrolled shift registers and a second number of uncontrolled shift registers Choose between shift registers.
圖3A呈現了依據一個或多個實施例，與圖2A的移位暫存器定址組件類似的修改後的移位暫存器定址組件的示意方塊圖。Figure 3A presents a schematic block diagram of a modified shift register addressing component similar to that of Figure 2A, in accordance with one or more embodiments.
圖3B呈現了依據一個或多個實施例，解釋性表格，該表格識別包括圖3A的修改後的移位暫存器定址組件的部件類型。Figure 3B presents an explanatory table identifying component types that include the modified shift register addressing component of Figure 3A, in accordance with one or more embodiments.
圖3C呈現了依據一個或多個實施例，寫入指標的圖，這些寫入指標可以由圖3A的修改後的移位暫存器定址組件所實施。Figure 3C presents a diagram of write metrics that may be implemented by the modified shift register addressing component of Figure 3A, in accordance with one or more embodiments.
圖3D呈現了依據一個或多個實施例，由圖3C的寫入指標所產生的移位暫存器資料狀態與順序時間間隔的關係表。FIG. 3D presents a relationship table of shift register data states and sequential time intervals generated by the write pointer of FIG. 3C according to one or more embodiments.
圖3E、3F和3G呈現了依據一個或多個實施例，單獨的移位暫存器在從圖3C所選的時間間隔內的資料狀態的表格。Figures 3E, 3F and 3G present tables of data states of individual shift registers for selected time intervals from Figure 3C, in accordance with one or more embodiments.
圖3H呈現了不利的移位暫存器資料序列。Figure 3H presents an unfavorable sequence of shift register data.
圖4A呈現了依據一個或多個實施例，寫入指標序列的圖，其中寫入指標序列的列的跨度超過了圖3A的背板上的列數。Figure 4A presents a diagram of a write pointer sequence whose columns span exceeds the number of columns on the backplane of Figure 3A, in accordance with one or more embodiments.
圖4B呈現了依據一個或多個實施例，由圖4A的寫入指標序列所產生的移位暫存器資料狀態與順序時間間隔的關係表。FIG. 4B presents a table of shift register data states versus sequential time intervals generated by the write pointer sequence of FIG. 4A according to one or more embodiments.
圖4C、4D和4E呈現了依據一個或多個實施例，單獨的移位暫存器在從圖4A所選的時間間隔內的資料狀態的表格。Figures 4C, 4D and 4E present tables of data states of individual shift registers for selected time intervals from Figure 4A, according to one or more embodiments.
圖5A、5B和5C呈現了依據一個或多個實施例，單獨的移位暫存器在來自圖3D的前27個時間間隔內的資料狀態的表格。Figures 5A, 5B and 5C present tables of data states for individual shift registers over the previous 27 time intervals from Figure 3D, according to one or more embodiments.
圖6描繪了依據一個或多個實施例，圖3A的移位暫存器定址組件的詳細示意圖。Figure 6 depicts a detailed schematic diagram of the shift register addressing component of Figure 3A, in accordance with one or more embodiments.
國內寄存資訊 (請依寄存機構、日期、號碼順序註記) 無 Domestic deposit information (please note in order of depositor, date, and number) none
國外寄存資訊 (請依寄存國家、機構、日期、號碼順序註記) 無 Overseas storage information (please note in order of storage country, organization, date, and number) none
100:背板 100: Backplane
101:像素驅動電路陣列 101: Pixel driving circuit array
102L:導線結合墊塊 102L: Wire bond spacer
102U:導線結合墊塊 102U: Wire bond spacer
103:控制塊 103: Control block
104L:行資料暫存器陣列 104L: row data temporary register array
104U:行資料暫存器陣列 104U: row data temporary register array
105L:移位暫存器定址組件 105L: shift register addressing component
105R:移位暫存器定址組件 105R: shift register addressing component
111:時脈線 111: Clock line
112:運算碼線 112: operation code line
113:訊號線 113: signal line
114:溫度訊號線 114: temperature signal line
115:平行資料訊號線 115: Parallel data signal line
116:電路電壓 116: circuit voltage
117:電路電壓 117: circuit voltage
118:溫度感測器數位介面 118: Temperature sensor digital interface
119:幹線電壓 119: mains voltage
120:返回電壓 120: return voltage
Claims (17)
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US202163221536P | 2021-07-14 | 2021-07-14 | |
US63/221,536 | 2021-07-14 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW202303555A true TW202303555A (en) | 2023-01-16 |
Family
ID=84920418
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW111126453A TW202303555A (en) | 2021-07-14 | 2022-07-14 | Backplane and method for pulse width modulation |
Country Status (4)
Country | Link |
---|---|
US (1) | US11810509B2 (en) |
CN (1) | CN117769738A (en) |
TW (1) | TW202303555A (en) |
WO (1) | WO2023287936A1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20230386386A1 (en) * | 2022-05-25 | 2023-11-30 | Omnivision Technologies, Inc. | Offset Drive Scheme For Digital Display |
Family Cites Families (162)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2403731A (en) | 1943-04-01 | 1946-07-09 | Eastman Kodak Co | Beam splitter |
US3936817A (en) | 1974-06-06 | 1976-02-03 | Sidney Levy | Thermoelectric display device |
EP0034796B1 (en) | 1980-02-22 | 1987-09-16 | Kabushiki Kaisha Toshiba | Liquid crystal display device |
US4923285A (en) | 1985-04-22 | 1990-05-08 | Canon Kabushiki Kaisha | Drive apparatus having a temperature detector |
US4825201A (en) | 1985-10-01 | 1989-04-25 | Mitsubishi Denki Kabushiki Kaisha | Display device with panels compared to form correction signals |
US5189406A (en) | 1986-09-20 | 1993-02-23 | Thorn Emi Plc | Display device |
JPH079560B2 (en) | 1988-07-08 | 1995-02-01 | 工業技術院長 | Matched filtering method |
DE68920239T2 (en) | 1988-09-07 | 1995-05-04 | Seiko Epson Corp | Method of operating a liquid crystal display. |
US4996523A (en) | 1988-10-20 | 1991-02-26 | Eastman Kodak Company | Electroluminescent storage display with improved intensity driver circuits |
EP0403268B1 (en) | 1989-06-15 | 1995-10-11 | Matsushita Electric Industrial Co., Ltd. | Video signal compensation apparatus |
JP2932686B2 (en) | 1990-11-28 | 1999-08-09 | 日本電気株式会社 | Driving method of plasma display panel |
US5144418A (en) | 1990-12-18 | 1992-09-01 | General Electric Company | Crystal stabilization of amplitude of light valve horizontal sweep |
NL9002808A (en) | 1990-12-19 | 1992-07-16 | Philips Nv | DEVICE FOR THE PROJECTION DISPLAY. |
US5548347A (en) | 1990-12-27 | 1996-08-20 | Philips Electronics North America Corporation | Single panel color projection video display having improved scanning |
JP2829149B2 (en) | 1991-04-10 | 1998-11-25 | シャープ株式会社 | Liquid crystal display |
JP3230755B2 (en) | 1991-11-01 | 2001-11-19 | 富士写真フイルム株式会社 | Matrix driving method for flat display device |
US5473338A (en) | 1993-06-16 | 1995-12-05 | In Focus Systems, Inc. | Addressing method and system having minimal crosstalk effects |
ATE261168T1 (en) | 1992-10-15 | 2004-03-15 | Texas Instruments Inc | DISPLAY DEVICE |
US5471225A (en) | 1993-04-28 | 1995-11-28 | Dell Usa, L.P. | Liquid crystal display with integrated frame buffer |
JP3102666B2 (en) | 1993-06-28 | 2000-10-23 | シャープ株式会社 | Image display device |
US5537128A (en) | 1993-08-04 | 1996-07-16 | Cirrus Logic, Inc. | Shared memory for split-panel LCD display systems |
JP2639311B2 (en) | 1993-08-09 | 1997-08-13 | 日本電気株式会社 | Driving method of plasma display panel |
JPH07219508A (en) * | 1993-12-07 | 1995-08-18 | Hitachi Ltd | Display controller |
CA2137723C (en) | 1993-12-14 | 1996-11-26 | Canon Kabushiki Kaisha | Display apparatus |
JP3476241B2 (en) | 1994-02-25 | 2003-12-10 | 株式会社半導体エネルギー研究所 | Display method of active matrix type display device |
GB9407116D0 (en) | 1994-04-11 | 1994-06-01 | Secr Defence | Ferroelectric liquid crystal display with greyscale |
US5936604A (en) | 1994-04-21 | 1999-08-10 | Casio Computer Co., Ltd. | Color liquid crystal display apparatus and method for driving the same |
DE69521741T2 (en) * | 1994-05-03 | 2002-05-23 | Sun Microsystems Inc | Random access memory and system for raster buffers |
US5497172A (en) | 1994-06-13 | 1996-03-05 | Texas Instruments Incorporated | Pulse width modulation for spatial light modulator with split reset addressing |
US5619228A (en) | 1994-07-25 | 1997-04-08 | Texas Instruments Incorporated | Method for reducing temporal artifacts in digital video systems |
US5757348A (en) | 1994-12-22 | 1998-05-26 | Displaytech, Inc. | Active matrix liquid crystal image generator with hybrid writing scheme |
JPH08234703A (en) | 1995-02-28 | 1996-09-13 | Sony Corp | Display device |
US5751264A (en) | 1995-06-27 | 1998-05-12 | Philips Electronics North America Corporation | Distributed duty-cycle operation of digital light-modulators |
US5959598A (en) | 1995-07-20 | 1999-09-28 | The Regents Of The University Of Colorado | Pixel buffer circuits for implementing improved methods of displaying grey-scale or color images |
US6201521B1 (en) | 1995-09-29 | 2001-03-13 | Texas Instruments Incorporated | Divided reset for addressing spatial light modulator |
JP3834086B2 (en) | 1995-11-06 | 2006-10-18 | シャープ株式会社 | Matrix type display device and driving method thereof |
US5945972A (en) | 1995-11-30 | 1999-08-31 | Kabushiki Kaisha Toshiba | Display device |
US5936603A (en) | 1996-01-29 | 1999-08-10 | Delco Electronics Corporation | Liquid crystal display with temperature compensated voltage |
US5731802A (en) | 1996-04-22 | 1998-03-24 | Silicon Light Machines | Time-interleaved bit-plane, pulse-width-modulation digital display system |
US6127991A (en) | 1996-11-12 | 2000-10-03 | Sanyo Electric Co., Ltd. | Method of driving flat panel display apparatus for multi-gradation display |
JPH10164750A (en) | 1996-11-26 | 1998-06-19 | Nec Corp | Output voltage varying system |
US6046716A (en) | 1996-12-19 | 2000-04-04 | Colorado Microdisplay, Inc. | Display system having electrode modulation to alter a state of an electro-optic layer |
US5926162A (en) | 1996-12-31 | 1999-07-20 | Honeywell, Inc. | Common electrode voltage driving circuit for a liquid crystal display |
US6020687A (en) | 1997-03-18 | 2000-02-01 | Fujitsu Limited | Method for driving a plasma display panel |
US6369782B2 (en) | 1997-04-26 | 2002-04-09 | Pioneer Electric Corporation | Method for driving a plasma display panel |
JP3750889B2 (en) | 1997-07-02 | 2006-03-01 | パイオニア株式会社 | Display panel halftone display method |
GB2327798B (en) | 1997-07-23 | 2001-08-29 | Sharp Kk | Display device using time division grey scale display method |
US6518945B1 (en) | 1997-07-25 | 2003-02-11 | Aurora Systems, Inc. | Replacing defective circuit elements by column and row shifting in a flat-panel display |
US6144356A (en) | 1997-11-14 | 2000-11-07 | Aurora Systems, Inc. | System and method for data planarization |
JP3279238B2 (en) | 1997-12-01 | 2002-04-30 | 株式会社日立製作所 | Liquid crystal display |
US6034659A (en) | 1998-02-02 | 2000-03-07 | Wald; Steven F. | Active matrix electroluminescent grey scale display |
US6151011A (en) | 1998-02-27 | 2000-11-21 | Aurora Systems, Inc. | System and method for using compound data words to reduce the data phase difference between adjacent pixel electrodes |
JP2002506540A (en) | 1998-05-04 | 2002-02-26 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Display device |
US6285360B1 (en) | 1998-05-08 | 2001-09-04 | Aurora Systems, Inc. | Redundant row decoder |
US6067065A (en) | 1998-05-08 | 2000-05-23 | Aurora Systems, Inc. | Method for modulating a multiplexed pixel display |
US6121948A (en) | 1998-05-08 | 2000-09-19 | Aurora Systems, Inc. | System and method for reducing inter-pixel distortion by dynamic redefinition of display segment boundaries |
US6005558A (en) | 1998-05-08 | 1999-12-21 | Aurora Systems, Inc. | Display with multiplexed pixels for achieving modulation between saturation and threshold voltages |
DE69834821D1 (en) | 1998-07-10 | 2006-07-20 | Orion Electric Co Ltd | CONTROL METHOD FOR AN ALTERNATING PLASMA DISPLAY BOARD WITH PRODUCTION OF GRAY LEVELS |
JP2994632B1 (en) | 1998-09-25 | 1999-12-27 | 松下電器産業株式会社 | Drive pulse control device for PDP display to prevent light emission center fluctuation |
US6262703B1 (en) | 1998-11-18 | 2001-07-17 | Agilent Technologies, Inc. | Pixel cell with integrated DC balance circuit |
GB9827964D0 (en) | 1998-12-19 | 1999-02-10 | Secr Defence | Active backplane circuitry |
GB9827944D0 (en) | 1998-12-19 | 1999-02-10 | Secr Defence | Displays based on multiple digital bit planes |
KR100375806B1 (en) | 1999-02-01 | 2003-03-15 | 가부시끼가이샤 도시바 | Apparatus of correcting color speck and apparatus of correcting luminance speck |
US6556261B1 (en) | 1999-02-15 | 2003-04-29 | Rainbow Displays, Inc. | Method for assembling a tiled, flat-panel microdisplay array having reflective microdisplay tiles and attaching thermally-conductive substrate |
US6407742B1 (en) * | 1999-04-09 | 2002-06-18 | Ati International Srl | Method and apparatus for combining multiple line elements to produce resultant line data |
JP2000322024A (en) | 1999-05-11 | 2000-11-24 | Nec Corp | Driving method and device for plasma display |
JP4637370B2 (en) | 1999-05-14 | 2011-02-23 | リアルディー インコーポレイテッド | Optical system for forming modulated color images |
US6642915B1 (en) | 1999-07-13 | 2003-11-04 | Intel Corporation | Display panel |
US7379039B2 (en) | 1999-07-14 | 2008-05-27 | Sony Corporation | Current drive circuit and display device using same pixel circuit, and drive method |
JP3665515B2 (en) | 1999-08-26 | 2005-06-29 | セイコーエプソン株式会社 | Image display device |
JP3433406B2 (en) | 1999-10-18 | 2003-08-04 | インターナショナル・ビジネス・マシーンズ・コーポレーション | White point adjustment method, color image processing method, white point adjustment device, and liquid crystal display device |
US6771325B1 (en) | 1999-11-05 | 2004-08-03 | Texas Instruments Incorporated | Color recapture for display systems |
JP3606138B2 (en) | 1999-11-05 | 2005-01-05 | セイコーエプソン株式会社 | Driver IC, electro-optical device and electronic apparatus |
JP3840856B2 (en) | 1999-11-10 | 2006-11-01 | セイコーエプソン株式会社 | Liquid crystal panel driving method, liquid crystal device and electronic apparatus |
KR100457189B1 (en) | 1999-12-27 | 2004-11-16 | 마쯔시다덴기산교 가부시키가이샤 | Liquid crystal display and driving method thereof |
KR100758622B1 (en) | 2000-01-14 | 2007-09-13 | 마쯔시다덴기산교 가부시키가이샤 | Active matrix display apparatus and method for driving the same |
EP1166258A1 (en) | 2000-01-31 | 2002-01-02 | Three-Five Systems, Inc. | Methods and apparatus for driving a display |
JP3558959B2 (en) | 2000-05-25 | 2004-08-25 | シャープ株式会社 | Temperature detection circuit and liquid crystal driving device using the same |
JP3769463B2 (en) | 2000-07-06 | 2006-04-26 | 株式会社日立製作所 | Display device, image reproducing device including display device, and driving method thereof |
US6600471B2 (en) | 2000-07-28 | 2003-07-29 | Smal Camera Technologies, Inc. | Precise MOS imager transfer function control for expanded dynamic range imaging |
JP3664059B2 (en) | 2000-09-06 | 2005-06-22 | セイコーエプソン株式会社 | Electro-optical device driving method, driving circuit, electro-optical device, and electronic apparatus |
TW482991B (en) | 2000-09-13 | 2002-04-11 | Acer Display Tech Inc | Power-saving driving circuit for plasma display panel |
GB2367413A (en) | 2000-09-28 | 2002-04-03 | Seiko Epson Corp | Organic electroluminescent display device |
US7184014B2 (en) | 2000-10-05 | 2007-02-27 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
JP2002116741A (en) | 2000-10-10 | 2002-04-19 | Optrex Corp | Method for adjusting display luminance of liquid crystal display element and liquid crystal display device |
JP4552069B2 (en) | 2001-01-04 | 2010-09-29 | 株式会社日立製作所 | Image display device and driving method thereof |
JP2002215095A (en) | 2001-01-22 | 2002-07-31 | Pioneer Electronic Corp | Pixel driving circuit of light emitting display |
JP2002244202A (en) | 2001-02-14 | 2002-08-30 | Sony Corp | Liquid crystal projector device and driving method for liquid crystal projector device |
JP4663896B2 (en) | 2001-03-30 | 2011-04-06 | 株式会社日立製作所 | Liquid crystal display device |
US6690432B2 (en) | 2001-04-12 | 2004-02-10 | Koninklijke Philips Electronics N.V. | Alignment of the optical and the electrical scan in a scrolling color projector |
US6744415B2 (en) | 2001-07-25 | 2004-06-01 | Brillian Corporation | System and method for providing voltages for a liquid crystal display |
US7576734B2 (en) | 2001-10-30 | 2009-08-18 | Semiconductor Energy Laboratory Co., Ltd. | Signal line driving circuit, light emitting device, and method for driving the same |
FR2832843A1 (en) | 2001-11-29 | 2003-05-30 | Thomson Licensing Sa | Method for improvement of the light yield of matrix-type displays that are controlled using pulse width modulation, such as LCOS and LCD displays, is based on adjustment of pixel time-shifts and color values |
US6762739B2 (en) | 2002-02-14 | 2004-07-13 | Aurora Systems, Inc. | System and method for reducing the intensity output rise time in a liquid crystal display |
JP3989756B2 (en) * | 2002-03-18 | 2007-10-10 | シャープ株式会社 | Display device and scanning circuit inspection method thereof |
US8421828B2 (en) | 2002-05-10 | 2013-04-16 | Jasper Display Corp. | Modulation scheme for driving digital display systems |
US9583031B2 (en) | 2002-05-10 | 2017-02-28 | Jasper Display Corp. | Modulation scheme for driving digital display systems |
US7129920B2 (en) | 2002-05-17 | 2006-10-31 | Elcos Mircrodisplay Technology, Inc. | Method and apparatus for reducing the visual effects of nonuniformities in display systems |
US6781737B2 (en) | 2002-08-13 | 2004-08-24 | Thomson Licensing S.A. | Pulse width modulated display with hybrid coding |
US7088329B2 (en) | 2002-08-14 | 2006-08-08 | Elcos Microdisplay Technology, Inc. | Pixel cell voltage control and simplified circuit for prior to frame display data loading |
US7468717B2 (en) | 2002-12-26 | 2008-12-23 | Elcos Microdisplay Technology, Inc. | Method and device for driving liquid crystal on silicon display systems |
US20050052437A1 (en) | 2002-08-14 | 2005-03-10 | Elcos Microdisplay Technology, Inc. | Temperature sensor circuit for microdisplays |
US7136042B2 (en) | 2002-10-29 | 2006-11-14 | Microsoft Corporation | Display controller permitting connection of multiple displays with a single video cable |
US6784898B2 (en) | 2002-11-07 | 2004-08-31 | Duke University | Mixed mode grayscale method for display system |
US7443374B2 (en) | 2002-12-26 | 2008-10-28 | Elcos Microdisplay Technology, Inc. | Pixel cell design with enhanced voltage control |
US8040311B2 (en) | 2002-12-26 | 2011-10-18 | Jasper Display Corp. | Simplified pixel cell capable of modulating a full range of brightness |
JP2004212559A (en) | 2002-12-27 | 2004-07-29 | Fujitsu Hitachi Plasma Display Ltd | Method for driving plasma display panel and plasma display device |
TW594634B (en) | 2003-02-21 | 2004-06-21 | Toppoly Optoelectronics Corp | Data driver |
DE10307525B4 (en) | 2003-02-21 | 2006-03-16 | Litef Gmbh | Method and device for increasing the resolution of a digital phase modulator for a fiber optic signal transmission or measuring device |
WO2004097506A2 (en) | 2003-04-24 | 2004-11-11 | Displaytech, Inc. | Microdisplay and interface on a single chip |
JP5122131B2 (en) | 2003-04-25 | 2013-01-16 | 統寶光電股▲ふん▼有限公司 | Method and apparatus for driving an active matrix display panel |
JP3918770B2 (en) | 2003-04-25 | 2007-05-23 | セイコーエプソン株式会社 | Electro-optical device, driving method of electro-optical device, and electronic apparatus |
JP3870933B2 (en) | 2003-06-24 | 2007-01-24 | ソニー株式会社 | Display device and driving method thereof |
ITMI20031518A1 (en) | 2003-07-24 | 2005-01-25 | Dora Spa | PILOT METHOD OF LOW CONSUMPTION LCD MODULES |
TWI220749B (en) * | 2003-08-12 | 2004-09-01 | Toppoly Optoelectronics Corp | Altering resolution circuit apparatus of liquid crystal display panel |
US20050062765A1 (en) | 2003-09-23 | 2005-03-24 | Elcos Microdisplay Technology, Inc. | Temporally dispersed modulation method |
US20080007576A1 (en) | 2003-11-01 | 2008-01-10 | Fusao Ishii | Image display device with gray scales controlled by oscillating and positioning states |
US8228595B2 (en) | 2003-11-01 | 2012-07-24 | Silicon Quest Kabushiki-Kaisha | Sequence and timing control of writing and rewriting pixel memories with substantially lower data rate |
US8081371B2 (en) | 2003-11-01 | 2011-12-20 | Silicon Quest Kabushiki-Kaisha | Spatial light modulator and display apparatus |
US7868890B2 (en) * | 2004-02-24 | 2011-01-11 | Qualcomm Incorporated | Display processor for a wireless device |
US7502411B2 (en) | 2004-03-05 | 2009-03-10 | Silicon Image, Inc. | Method and circuit for adaptive equalization of multiple signals in response to a control signal generated from one of the equalized signals |
US7528810B2 (en) * | 2004-05-25 | 2009-05-05 | Victor Company Of Japan, Limited | Display with multiple emission layers |
KR20050112363A (en) | 2004-05-25 | 2005-11-30 | 삼성전자주식회사 | Display device |
US7397980B2 (en) | 2004-06-14 | 2008-07-08 | Optium Australia Pty Limited | Dual-source optical wavelength processor |
TWI228744B (en) | 2004-07-12 | 2005-03-01 | Au Optronics Corp | Plasma display panel and method for driving thereof |
TWI253050B (en) | 2004-07-14 | 2006-04-11 | Au Optronics Corp | Method of multiple-frame scanning for a display |
US7067853B1 (en) | 2004-08-26 | 2006-06-27 | Jie Yao | Image intensifier using high-sensitivity high-resolution photodetector array |
US20060066645A1 (en) | 2004-09-24 | 2006-03-30 | Ng Sunny Y | Method and apparatus for providing a pulse width modulation sequence in a liquid crystal display |
CA2496642A1 (en) | 2005-02-10 | 2006-08-10 | Ignis Innovation Inc. | Fast settling time driving method for organic light-emitting diode (oled) displays based on current programming |
TWI272567B (en) * | 2005-04-07 | 2007-02-01 | Himax Tech Ltd | Shift register circuit |
US7545396B2 (en) | 2005-06-16 | 2009-06-09 | Aurora Systems, Inc. | Asynchronous display driving scheme and display |
US8339428B2 (en) | 2005-06-16 | 2012-12-25 | Omnivision Technologies, Inc. | Asynchronous display driving scheme and display |
US8111271B2 (en) | 2006-04-27 | 2012-02-07 | Jasper Display Corporation | Gray scale drive sequences for pulse width modulated displays |
US7852307B2 (en) | 2006-04-28 | 2010-12-14 | Jasper Display Corp. | Multi-mode pulse width modulated displays |
US20080158437A1 (en) | 2006-12-27 | 2008-07-03 | Kazuma Arai | Method for displaying digital image data and digital color display apparatus |
US8643681B2 (en) | 2007-03-02 | 2014-02-04 | Silicon Quest Kabushiki-Kaisha | Color display system |
US8223179B2 (en) | 2007-07-27 | 2012-07-17 | Omnivision Technologies, Inc. | Display device and driving method based on the number of pixel rows in the display |
DE102007051520B4 (en) | 2007-10-19 | 2021-01-14 | Seereal Technologies S.A. | Complex spatial light modulator, spatial light modulator device and method for modulating a wave field |
US8120555B2 (en) | 2007-11-02 | 2012-02-21 | Global Oled Technology Llc | LED display with control circuit |
US8576206B2 (en) | 2007-12-05 | 2013-11-05 | Hamamatsu Photonics K.K. | Phase modulating apparatus and phase modulating method |
DE102009002987B4 (en) | 2008-05-16 | 2018-11-08 | Seereal Technologies S.A. | Controllable device for phase modulation |
US9024964B2 (en) | 2008-06-06 | 2015-05-05 | Omnivision Technologies, Inc. | System and method for dithering video data |
US8446309B2 (en) | 2009-02-19 | 2013-05-21 | Cmosis Nv | Analog-to-digital conversion in pixel arrays |
US9047818B1 (en) | 2009-03-23 | 2015-06-02 | Iii-N Technology, Inc. | CMOS IC for micro-emitter based microdisplay |
EP2457228B1 (en) | 2009-07-23 | 2016-10-19 | Dolby Laboratories Licensing Corporation | Reduced power displays |
US8633873B2 (en) | 2009-11-12 | 2014-01-21 | Ignis Innovation Inc. | Stable fast programming scheme for displays |
US8605015B2 (en) | 2009-12-23 | 2013-12-10 | Syndiant, Inc. | Spatial light modulator with masking-comparators |
TW201216249A (en) | 2010-10-07 | 2012-04-16 | Jasper Display Corp | Improved pixel circuit and display system comprising same |
JP5970758B2 (en) | 2011-08-10 | 2016-08-17 | セイコーエプソン株式会社 | Electro-optical device, driving method of electro-optical device, and electronic apparatus |
US8645878B1 (en) | 2011-08-23 | 2014-02-04 | Suvolta, Inc. | Porting a circuit design from a first semiconductor process to a second semiconductor process |
US8963944B2 (en) | 2012-05-15 | 2015-02-24 | Omnivision Technologies, Inc. | Method, apparatus and system to provide video data for buffering |
US20140085426A1 (en) | 2012-09-24 | 2014-03-27 | Alces Technology, Inc. | Structured light systems with static spatial light modulators |
US9406269B2 (en) | 2013-03-15 | 2016-08-02 | Jasper Display Corp. | System and method for pulse width modulating a scrolling color display |
US10311773B2 (en) | 2013-07-26 | 2019-06-04 | Darwin Hu | Circuitry for increasing perceived display resolutions from an input image |
US9589514B2 (en) | 2014-02-21 | 2017-03-07 | Texas Instruments Incorporated | Methods and apparatus for reduced bandwidth pulse width modulation |
US20150317018A1 (en) * | 2014-04-30 | 2015-11-05 | Himax Technologies Limited | Shift register adaptable to a gate driver |
US9918053B2 (en) | 2014-05-14 | 2018-03-13 | Jasper Display Corp. | System and method for pulse-width modulating a phase-only spatial light modulator |
US20160203801A1 (en) | 2015-01-08 | 2016-07-14 | Pixtronix, Inc. | Low capacitance display address selector architecture |
US11030942B2 (en) | 2017-10-13 | 2021-06-08 | Jasper Display Corporation | Backplane adaptable to drive emissive pixel arrays of differing pitches |
CN107731147B (en) * | 2017-10-25 | 2020-03-31 | 深圳市华星光电半导体显示技术有限公司 | Scan driver and method of driving the same |
US10437402B1 (en) | 2018-03-27 | 2019-10-08 | Shaoher Pan | Integrated light-emitting pixel arrays based devices by bonding |
US10909926B2 (en) | 2018-05-08 | 2021-02-02 | Apple Inc. | Pixel circuitry and operation for memory-containing electronic display |
-
2022
- 2022-07-14 US US17/865,298 patent/US11810509B2/en active Active
- 2022-07-14 TW TW111126453A patent/TW202303555A/en unknown
- 2022-07-14 WO PCT/US2022/037046 patent/WO2023287936A1/en active Application Filing
- 2022-07-14 CN CN202280048659.7A patent/CN117769738A/en active Pending
Also Published As
Publication number | Publication date |
---|---|
US11810509B2 (en) | 2023-11-07 |
US20230027570A1 (en) | 2023-01-26 |
CN117769738A (en) | 2024-03-26 |
WO2023287936A1 (en) | 2023-01-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
USRE48358E1 (en) | Emission control driver and organic light emitting display device having the same | |
CN109961740B (en) | Active matrix display panel and display device having the same | |
CN102243839B (en) | OLED and driving method thereof | |
TWI417847B (en) | Shift register, gate driving circuit and display panel having the same, and method thereof | |
KR102001890B1 (en) | Liquid crystal display device | |
CN103377630B (en) | Liquid crystal display | |
US20050264500A1 (en) | Display drive apparatus and display apparatus | |
KR20190058995A (en) | Display apparatus | |
JP2006003752A (en) | Display device and its driving control method | |
KR102535805B1 (en) | Driver for display panel and display apparatus having the same | |
JP2005099712A (en) | Driving circuit of display device, and display device | |
KR102498276B1 (en) | Pixel unit and display apparatus having the pixel unit | |
JP5726325B2 (en) | Display device and driving method thereof | |
US20100171689A1 (en) | Shift register and organic light emitting display device using the same | |
US20070120813A1 (en) | Electronphoretic display unit and associated driving method | |
TW202303555A (en) | Backplane and method for pulse width modulation | |
TW200428319A (en) | Display device, method for driving the same, and electronic device using the same | |
CN114627798A (en) | Gate driving circuit and electroluminescent display device including the same | |
CN101276538A (en) | Plasma display and driving method thereof | |
JP4511218B2 (en) | Display panel driving method, driver, and display panel driving program | |
TW200414105A (en) | Display device and driving method thereof | |
CN115731839A (en) | Display driving circuit and display device | |
US20040233142A1 (en) | Display device | |
KR101502174B1 (en) | Gate driver and display device | |
KR101132965B1 (en) | Display device and driving method thereof |