INFO: [VRFC 10-163] Analyzing VHDL file "C:/Users/Fabio/Desktop/Magistrale/Architettura dei Sistemi Digitali/vhdl/1_miei/1_2_ReteInterconnessione_16_4/1_2_ReteInterconnessione_16_4.srcs/sim_1/new/tb_reteInterconnessione_16_4.vhd" into library xil_defaultlib
INFO: [VRFC 10-3107] analyzing entity 'tb_reteInterconnessione_16_4'
