Classic Timing Analyzer report for finalPoject
Sat Dec 03 00:49:21 2016
Quartus II Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'clk'
  7. Clock Hold: 'clk'
  8. tsu
  9. tco
 10. th
 11. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                                                                              ;
+------------------------------+------------------------------------------+---------------+----------------------------------+---------------------------------+--------------------------------+------------+----------+--------------+
; Type                         ; Slack                                    ; Required Time ; Actual Time                      ; From                            ; To                             ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+------------------------------------------+---------------+----------------------------------+---------------------------------+--------------------------------+------------+----------+--------------+
; Worst-case tsu               ; N/A                                      ; None          ; -1.274 ns                        ; din[5]                          ; demux1to12:inst|Data_out2[5]   ; --         ; clk      ; 0            ;
; Worst-case tco               ; N/A                                      ; None          ; 33.627 ns                        ; controller:inst2|mux_select1[1] ; MACsqrd[13]                    ; clk        ; --       ; 0            ;
; Worst-case th                ; N/A                                      ; None          ; 10.511 ns                        ; din[2]                          ; demux1to12:inst|Data_out10[2]  ; --         ; clk      ; 0            ;
; Clock Setup: 'clk'           ; N/A                                      ; None          ; 34.81 MHz ( period = 28.724 ns ) ; demux1to12:inst|Data_out10[4]   ; reg96bitV:inst18|Dout10[4]     ; clk        ; clk      ; 0            ;
; Clock Hold: 'clk'            ; Not operational: Clock Skew > Data Delay ; None          ; N/A                              ; controller:inst2|pstate.S6      ; controller:inst2|nstate.S7_296 ; clk        ; clk      ; 14           ;
; Total number of failed paths ;                                          ;               ;                                  ;                                 ;                                ;            ;          ; 14           ;
+------------------------------+------------------------------------------+---------------+----------------------------------+---------------------------------+--------------------------------+------------+----------+--------------+


+--------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                           ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                              ; Setting            ; From ; To ; Entity Name ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                         ; EPM1270F256A5      ;      ;    ;             ;
; Timing Models                                                       ; Final              ;      ;    ;             ;
; Default hold multicycle                                             ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                           ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                              ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                      ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                    ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                               ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                             ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                    ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                       ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                   ; -40                ;      ;    ;             ;
; Maximum Core Junction Temperature                                   ; 125                ;      ;    ;             ;
; Number of source nodes to report per destination node               ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                               ; 10                 ;      ;    ;             ;
; Number of paths to report                                           ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                        ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                              ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                          ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                        ; Off                ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis      ; Off                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                          ; Near End           ;      ;    ;             ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
; cf_load         ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk'                                                                                                                                                                                                                                                            ;
+-----------------------------------------+-----------------------------------------------------+---------------------------------+---------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                            ; To                              ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+---------------------------------+---------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 34.81 MHz ( period = 28.724 ns )                    ; demux1to12:inst|Data_out10[4]   ; reg96bitV:inst18|Dout10[4]      ; clk        ; clk      ; None                        ; None                      ; 1.519 ns                ;
; N/A                                     ; 36.01 MHz ( period = 27.772 ns )                    ; demux1to12:inst|Data_out10[2]   ; reg96bitV:inst18|Dout10[2]      ; clk        ; clk      ; None                        ; None                      ; 1.067 ns                ;
; N/A                                     ; 36.02 MHz ( period = 27.762 ns )                    ; demux1to12:inst|Data_out10[1]   ; reg96bitV:inst18|Dout10[1]      ; clk        ; clk      ; None                        ; None                      ; 1.059 ns                ;
; N/A                                     ; 36.04 MHz ( period = 27.750 ns )                    ; demux1to12:inst|Data_out10[0]   ; reg96bitV:inst18|Dout10[0]      ; clk        ; clk      ; None                        ; None                      ; 1.074 ns                ;
; N/A                                     ; 36.04 MHz ( period = 27.744 ns )                    ; demux1to12:inst|Data_out10[7]   ; reg96bitV:inst18|Dout10[7]      ; clk        ; clk      ; None                        ; None                      ; 1.070 ns                ;
; N/A                                     ; 36.05 MHz ( period = 27.738 ns )                    ; demux1to12:inst|Data_out10[5]   ; reg96bitV:inst18|Dout10[5]      ; clk        ; clk      ; None                        ; None                      ; 1.063 ns                ;
; N/A                                     ; 36.05 MHz ( period = 27.738 ns )                    ; demux1to12:inst|Data_out10[3]   ; reg96bitV:inst18|Dout10[3]      ; clk        ; clk      ; None                        ; None                      ; 1.063 ns                ;
; N/A                                     ; 36.12 MHz ( period = 27.688 ns )                    ; demux1to12:inst|Data_out10[6]   ; reg96bitV:inst18|Dout10[6]      ; clk        ; clk      ; None                        ; None                      ; 1.061 ns                ;
; N/A                                     ; 36.36 MHz ( period = 27.506 ns )                    ; demux1to12:inst|Data_out11[1]   ; reg96bitV:inst18|Dout11[1]      ; clk        ; clk      ; None                        ; None                      ; 1.056 ns                ;
; N/A                                     ; 37.32 MHz ( period = 26.798 ns )                    ; demux1to12:inst|Data_out11[7]   ; reg96bitV:inst18|Dout11[7]      ; clk        ; clk      ; None                        ; None                      ; 1.082 ns                ;
; N/A                                     ; 37.34 MHz ( period = 26.782 ns )                    ; demux1to12:inst|Data_out11[3]   ; reg96bitV:inst18|Dout11[3]      ; clk        ; clk      ; None                        ; None                      ; 1.069 ns                ;
; N/A                                     ; 37.39 MHz ( period = 26.742 ns )                    ; demux1to12:inst|Data_out11[4]   ; reg96bitV:inst18|Dout11[4]      ; clk        ; clk      ; None                        ; None                      ; 1.067 ns                ;
; N/A                                     ; 37.40 MHz ( period = 26.740 ns )                    ; demux1to12:inst|Data_out11[5]   ; reg96bitV:inst18|Dout11[5]      ; clk        ; clk      ; None                        ; None                      ; 1.070 ns                ;
; N/A                                     ; 37.41 MHz ( period = 26.728 ns )                    ; demux1to12:inst|Data_out11[2]   ; reg96bitV:inst18|Dout11[2]      ; clk        ; clk      ; None                        ; None                      ; 1.063 ns                ;
; N/A                                     ; 37.44 MHz ( period = 26.712 ns )                    ; demux1to12:inst|Data_out11[0]   ; reg96bitV:inst18|Dout11[0]      ; clk        ; clk      ; None                        ; None                      ; 1.072 ns                ;
; N/A                                     ; 38.88 MHz ( period = 25.720 ns )                    ; demux1to12:inst|Data_out1[4]    ; reg96bitV:inst18|Dout1[4]       ; clk        ; clk      ; None                        ; None                      ; 3.372 ns                ;
; N/A                                     ; 39.19 MHz ( period = 25.514 ns )                    ; demux1to12:inst|Data_out1[3]    ; reg96bitV:inst18|Dout1[3]       ; clk        ; clk      ; None                        ; None                      ; 3.243 ns                ;
; N/A                                     ; 39.68 MHz ( period = 25.202 ns )                    ; demux1to12:inst|Data_out7[5]    ; reg96bitV:inst18|Dout7[5]       ; clk        ; clk      ; None                        ; None                      ; 2.673 ns                ;
; N/A                                     ; 39.83 MHz ( period = 25.108 ns )                    ; demux1to12:inst|Data_out11[6]   ; reg96bitV:inst18|Dout11[6]      ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 41.45 MHz ( period = 24.124 ns )                    ; demux1to12:inst|Data_out1[0]    ; reg96bitV:inst18|Dout1[0]       ; clk        ; clk      ; None                        ; None                      ; 2.637 ns                ;
; N/A                                     ; 42.93 MHz ( period = 23.294 ns )                    ; demux1to12:inst|Data_out1[2]    ; reg96bitV:inst18|Dout1[2]       ; clk        ; clk      ; None                        ; None                      ; 2.600 ns                ;
; N/A                                     ; 43.77 MHz ( period = 22.846 ns )                    ; demux1to12:inst|Data_out7[2]    ; reg96bitV:inst18|Dout7[2]       ; clk        ; clk      ; None                        ; None                      ; 2.234 ns                ;
; N/A                                     ; 44.83 MHz ( period = 22.308 ns )                    ; demux1to12:inst|Data_out7[3]    ; reg96bitV:inst18|Dout7[3]       ; clk        ; clk      ; None                        ; None                      ; 1.518 ns                ;
; N/A                                     ; 45.11 MHz ( period = 22.166 ns )                    ; demux1to12:inst|Data_out6[3]    ; reg96bitV:inst18|Dout6[3]       ; clk        ; clk      ; None                        ; None                      ; 1.063 ns                ;
; N/A                                     ; 45.13 MHz ( period = 22.158 ns )                    ; demux1to12:inst|Data_out6[4]    ; reg96bitV:inst18|Dout6[4]       ; clk        ; clk      ; None                        ; None                      ; 1.066 ns                ;
; N/A                                     ; 46.15 MHz ( period = 21.668 ns )                    ; demux1to12:inst|Data_out1[7]    ; reg96bitV:inst18|Dout1[7]       ; clk        ; clk      ; None                        ; None                      ; 1.459 ns                ;
; N/A                                     ; 46.20 MHz ( period = 21.644 ns )                    ; demux1to12:inst|Data_out1[5]    ; reg96bitV:inst18|Dout1[5]       ; clk        ; clk      ; None                        ; None                      ; 1.066 ns                ;
; N/A                                     ; 46.67 MHz ( period = 21.426 ns )                    ; demux1to12:inst|Data_out7[4]    ; reg96bitV:inst18|Dout7[4]       ; clk        ; clk      ; None                        ; None                      ; 1.083 ns                ;
; N/A                                     ; 46.93 MHz ( period = 21.308 ns )                    ; demux1to12:inst|Data_out6[5]    ; reg96bitV:inst18|Dout6[5]       ; clk        ; clk      ; None                        ; None                      ; 1.090 ns                ;
; N/A                                     ; 46.95 MHz ( period = 21.300 ns )                    ; demux1to12:inst|Data_out1[1]    ; reg96bitV:inst18|Dout1[1]       ; clk        ; clk      ; None                        ; None                      ; 1.433 ns                ;
; N/A                                     ; 46.97 MHz ( period = 21.292 ns )                    ; demux1to12:inst|Data_out6[6]    ; reg96bitV:inst18|Dout6[6]       ; clk        ; clk      ; None                        ; None                      ; 1.088 ns                ;
; N/A                                     ; 47.15 MHz ( period = 21.208 ns )                    ; demux1to12:inst|Data_out1[6]    ; reg96bitV:inst18|Dout1[6]       ; clk        ; clk      ; None                        ; None                      ; 1.477 ns                ;
; N/A                                     ; 48.00 MHz ( period = 20.834 ns )                    ; demux1to12:inst|Data_out12[6]   ; reg96bitV:inst18|Dout12[6]      ; clk        ; clk      ; None                        ; None                      ; 1.082 ns                ;
; N/A                                     ; 48.61 MHz ( period = 20.572 ns )                    ; demux1to12:inst|Data_out6[0]    ; reg96bitV:inst18|Dout6[0]       ; clk        ; clk      ; None                        ; None                      ; 1.087 ns                ;
; N/A                                     ; 48.71 MHz ( period = 20.528 ns )                    ; demux1to12:inst|Data_out6[7]    ; reg96bitV:inst18|Dout6[7]       ; clk        ; clk      ; None                        ; None                      ; 1.064 ns                ;
; N/A                                     ; 48.89 MHz ( period = 20.452 ns )                    ; demux1to12:inst|Data_out7[0]    ; reg96bitV:inst18|Dout7[0]       ; clk        ; clk      ; None                        ; None                      ; 1.086 ns                ;
; N/A                                     ; 48.95 MHz ( period = 20.428 ns )                    ; demux1to12:inst|Data_out8[5]    ; reg96bitV:inst18|Dout8[5]       ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 49.22 MHz ( period = 20.318 ns )                    ; demux1to12:inst|Data_out5[3]    ; reg96bitV:inst18|Dout5[3]       ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 49.22 MHz ( period = 20.316 ns )                    ; demux1to12:inst|Data_out5[4]    ; reg96bitV:inst18|Dout5[4]       ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 49.55 MHz ( period = 20.182 ns )                    ; demux1to12:inst|Data_out8[0]    ; reg96bitV:inst18|Dout8[0]       ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 49.57 MHz ( period = 20.172 ns )                    ; demux1to12:inst|Data_out8[7]    ; reg96bitV:inst18|Dout8[7]       ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 50.42 MHz ( period = 19.834 ns )                    ; demux1to12:inst|Data_out12[2]   ; reg96bitV:inst18|Dout12[2]      ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 50.44 MHz ( period = 19.824 ns )                    ; demux1to12:inst|Data_out5[6]    ; reg96bitV:inst18|Dout5[6]       ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 50.45 MHz ( period = 19.822 ns )                    ; demux1to12:inst|Data_out5[5]    ; reg96bitV:inst18|Dout5[5]       ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 50.83 MHz ( period = 19.674 ns )                    ; demux1to12:inst|Data_out7[1]    ; reg96bitV:inst18|Dout7[1]       ; clk        ; clk      ; None                        ; None                      ; 1.093 ns                ;
; N/A                                     ; 50.91 MHz ( period = 19.642 ns )                    ; demux1to12:inst|Data_out6[2]    ; reg96bitV:inst18|Dout6[2]       ; clk        ; clk      ; None                        ; None                      ; 1.075 ns                ;
; N/A                                     ; 51.00 MHz ( period = 19.608 ns )                    ; demux1to12:inst|Data_out9[1]    ; reg96bitV:inst18|Dout9[1]       ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 51.22 MHz ( period = 19.524 ns )                    ; demux1to12:inst|Data_out3[0]    ; reg96bitV:inst18|Dout3[0]       ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 51.87 MHz ( period = 19.278 ns )                    ; demux1to12:inst|Data_out9[2]    ; reg96bitV:inst18|Dout9[2]       ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 52.52 MHz ( period = 19.042 ns )                    ; demux1to12:inst|Data_out8[1]    ; reg96bitV:inst18|Dout8[1]       ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 52.53 MHz ( period = 19.038 ns )                    ; demux1to12:inst|Data_out8[2]    ; reg96bitV:inst18|Dout8[2]       ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 52.55 MHz ( period = 19.028 ns )                    ; demux1to12:inst|Data_out3[5]    ; reg96bitV:inst18|Dout3[5]       ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 52.68 MHz ( period = 18.984 ns )                    ; demux1to12:inst|Data_out3[4]    ; reg96bitV:inst18|Dout3[4]       ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 52.89 MHz ( period = 18.906 ns )                    ; demux1to12:inst|Data_out7[6]    ; reg96bitV:inst18|Dout7[6]       ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 52.96 MHz ( period = 18.882 ns )                    ; demux1to12:inst|Data_out6[1]    ; reg96bitV:inst18|Dout6[1]       ; clk        ; clk      ; None                        ; None                      ; 1.102 ns                ;
; N/A                                     ; 53.32 MHz ( period = 18.754 ns )                    ; demux1to12:inst|Data_out3[7]    ; reg96bitV:inst18|Dout3[7]       ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 53.40 MHz ( period = 18.726 ns )                    ; demux1to12:inst|Data_out9[0]    ; reg96bitV:inst18|Dout9[0]       ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 53.46 MHz ( period = 18.706 ns )                    ; demux1to12:inst|Data_out3[6]    ; reg96bitV:inst18|Dout3[6]       ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 53.50 MHz ( period = 18.690 ns )                    ; demux1to12:inst|Data_out9[6]    ; reg96bitV:inst18|Dout9[6]       ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 53.65 MHz ( period = 18.638 ns )                    ; demux1to12:inst|Data_out9[7]    ; reg96bitV:inst18|Dout9[7]       ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 53.72 MHz ( period = 18.614 ns )                    ; demux1to12:inst|Data_out2[2]    ; reg96bitV:inst18|Dout2[2]       ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 53.75 MHz ( period = 18.606 ns )                    ; demux1to12:inst|Data_out9[4]    ; reg96bitV:inst18|Dout9[4]       ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 53.79 MHz ( period = 18.590 ns )                    ; demux1to12:inst|Data_out2[5]    ; reg96bitV:inst18|Dout2[5]       ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 53.87 MHz ( period = 18.562 ns )                    ; demux1to12:inst|Data_out2[1]    ; reg96bitV:inst18|Dout2[1]       ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 54.25 MHz ( period = 18.432 ns )                    ; demux1to12:inst|Data_out3[2]    ; reg96bitV:inst18|Dout3[2]       ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 54.33 MHz ( period = 18.406 ns )                    ; demux1to12:inst|Data_out9[5]    ; reg96bitV:inst18|Dout9[5]       ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 54.69 MHz ( period = 18.286 ns )                    ; demux1to12:inst|Data_out2[3]    ; reg96bitV:inst18|Dout2[3]       ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 54.69 MHz ( period = 18.284 ns )                    ; demux1to12:inst|Data_out2[0]    ; reg96bitV:inst18|Dout2[0]       ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 54.75 MHz ( period = 18.266 ns )                    ; demux1to12:inst|Data_out2[7]    ; reg96bitV:inst18|Dout2[7]       ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 54.80 MHz ( period = 18.248 ns )                    ; demux1to12:inst|Data_out5[2]    ; reg96bitV:inst18|Dout5[2]       ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 54.85 MHz ( period = 18.230 ns )                    ; demux1to12:inst|Data_out5[7]    ; reg96bitV:inst18|Dout5[7]       ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 54.88 MHz ( period = 18.220 ns )                    ; demux1to12:inst|Data_out5[0]    ; reg96bitV:inst18|Dout5[0]       ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 55.08 MHz ( period = 18.154 ns )                    ; demux1to12:inst|Data_out9[3]    ; reg96bitV:inst18|Dout9[3]       ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 55.16 MHz ( period = 18.130 ns )                    ; controller:inst2|nstate.S12_256 ; controller:inst2|pstate.S12     ; clk        ; clk      ; None                        ; None                      ; 1.074 ns                ;
; N/A                                     ; 55.19 MHz ( period = 18.120 ns )                    ; demux1to12:inst|Data_out2[4]    ; reg96bitV:inst18|Dout2[4]       ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 55.33 MHz ( period = 18.072 ns )                    ; demux1to12:inst|Data_out3[1]    ; reg96bitV:inst18|Dout3[1]       ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 55.51 MHz ( period = 18.016 ns )                    ; demux1to12:inst|Data_out7[7]    ; reg96bitV:inst18|Dout7[7]       ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 55.59 MHz ( period = 17.990 ns )                    ; demux1to12:inst|Data_out5[1]    ; reg96bitV:inst18|Dout5[1]       ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 55.65 MHz ( period = 17.970 ns )                    ; demux1to12:inst|Data_out4[2]    ; reg96bitV:inst18|Dout4[2]       ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 56.01 MHz ( period = 17.854 ns )                    ; demux1to12:inst|Data_out8[4]    ; reg96bitV:inst18|Dout8[4]       ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 56.23 MHz ( period = 17.784 ns )                    ; controller:inst2|nstate.S0_352  ; controller:inst2|pstate.S0      ; clk        ; clk      ; None                        ; None                      ; 0.896 ns                ;
; N/A                                     ; 56.30 MHz ( period = 17.762 ns )                    ; demux1to12:inst|Data_out12[3]   ; reg96bitV:inst18|Dout12[3]      ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 56.31 MHz ( period = 17.760 ns )                    ; demux1to12:inst|Data_out12[7]   ; reg96bitV:inst18|Dout12[7]      ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 56.31 MHz ( period = 17.758 ns )                    ; demux1to12:inst|Data_out12[4]   ; reg96bitV:inst18|Dout12[4]      ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 56.33 MHz ( period = 17.752 ns )                    ; demux1to12:inst|Data_out12[0]   ; reg96bitV:inst18|Dout12[0]      ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 56.37 MHz ( period = 17.740 ns )                    ; demux1to12:inst|Data_out12[5]   ; reg96bitV:inst18|Dout12[5]      ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 56.41 MHz ( period = 17.728 ns )                    ; demux1to12:inst|Data_out12[1]   ; reg96bitV:inst18|Dout12[1]      ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 57.06 MHz ( period = 17.524 ns )                    ; demux1to12:inst|Data_out4[6]    ; reg96bitV:inst18|Dout4[6]       ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 57.92 MHz ( period = 17.266 ns )                    ; demux1to12:inst|Data_out3[3]    ; reg96bitV:inst18|Dout3[3]       ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 58.00 MHz ( period = 17.240 ns )                    ; demux1to12:inst|Data_out4[1]    ; reg96bitV:inst18|Dout4[1]       ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 58.01 MHz ( period = 17.238 ns )                    ; demux1to12:inst|Data_out4[5]    ; reg96bitV:inst18|Dout4[5]       ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 58.02 MHz ( period = 17.236 ns )                    ; demux1to12:inst|Data_out4[4]    ; reg96bitV:inst18|Dout4[4]       ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 58.03 MHz ( period = 17.232 ns )                    ; demux1to12:inst|Data_out4[3]    ; reg96bitV:inst18|Dout4[3]       ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 58.04 MHz ( period = 17.230 ns )                    ; demux1to12:inst|Data_out4[7]    ; reg96bitV:inst18|Dout4[7]       ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 58.05 MHz ( period = 17.228 ns )                    ; demux1to12:inst|Data_out4[0]    ; reg96bitV:inst18|Dout4[0]       ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 58.82 MHz ( period = 17.000 ns )                    ; demux1to12:inst|Data_out8[6]    ; reg96bitV:inst18|Dout8[6]       ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 58.84 MHz ( period = 16.994 ns )                    ; demux1to12:inst|Data_out2[6]    ; reg96bitV:inst18|Dout2[6]       ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 58.87 MHz ( period = 16.986 ns )                    ; demux1to12:inst|Data_out8[3]    ; reg96bitV:inst18|Dout8[3]       ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 59.48 MHz ( period = 16.812 ns )                    ; controller:inst2|nstate.S7_296  ; controller:inst2|pstate.S7      ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 59.49 MHz ( period = 16.810 ns )                    ; controller:inst2|nstate.S9_280  ; controller:inst2|pstate.S9      ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 59.50 MHz ( period = 16.808 ns )                    ; controller:inst2|nstate.S2_336  ; controller:inst2|pstate.S2      ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 59.55 MHz ( period = 16.792 ns )                    ; controller:inst2|nstate.S5_312  ; controller:inst2|pstate.S5      ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 59.57 MHz ( period = 16.788 ns )                    ; controller:inst2|nstate.S6_304  ; controller:inst2|pstate.S6      ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 59.57 MHz ( period = 16.786 ns )                    ; controller:inst2|nstate.S8_288  ; controller:inst2|pstate.S8      ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 60.12 MHz ( period = 16.634 ns )                    ; controller:inst2|nstate.S10_272 ; controller:inst2|pstate.S10     ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 60.12 MHz ( period = 16.634 ns )                    ; controller:inst2|nstate.S4_320  ; controller:inst2|pstate.S4      ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 60.13 MHz ( period = 16.632 ns )                    ; controller:inst2|nstate.S11_264 ; controller:inst2|pstate.S11     ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 60.19 MHz ( period = 16.614 ns )                    ; controller:inst2|nstate.S3_328  ; controller:inst2|pstate.S3      ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 60.48 MHz ( period = 16.534 ns )                    ; controller:inst2|nstate.S1_344  ; controller:inst2|pstate.S1      ; clk        ; clk      ; None                        ; None                      ; 0.269 ns                ;
; N/A                                     ; 78.76 MHz ( period = 12.697 ns )                    ; controller:inst2|reg96_ld       ; reg96bitV:inst18|Dout10[1]      ; clk        ; clk      ; None                        ; None                      ; 4.780 ns                ;
; N/A                                     ; 79.13 MHz ( period = 12.637 ns )                    ; controller:inst2|reg96_ld       ; reg96bitV:inst18|Dout3[2]       ; clk        ; clk      ; None                        ; None                      ; 4.720 ns                ;
; N/A                                     ; 79.13 MHz ( period = 12.637 ns )                    ; controller:inst2|reg96_ld       ; reg96bitV:inst18|Dout1[2]       ; clk        ; clk      ; None                        ; None                      ; 4.720 ns                ;
; N/A                                     ; 79.13 MHz ( period = 12.637 ns )                    ; controller:inst2|reg96_ld       ; reg96bitV:inst18|Dout4[2]       ; clk        ; clk      ; None                        ; None                      ; 4.720 ns                ;
; N/A                                     ; 79.13 MHz ( period = 12.637 ns )                    ; controller:inst2|reg96_ld       ; reg96bitV:inst18|Dout2[2]       ; clk        ; clk      ; None                        ; None                      ; 4.720 ns                ;
; N/A                                     ; 79.13 MHz ( period = 12.637 ns )                    ; controller:inst2|reg96_ld       ; reg96bitV:inst18|Dout9[1]       ; clk        ; clk      ; None                        ; None                      ; 4.720 ns                ;
; N/A                                     ; 79.13 MHz ( period = 12.637 ns )                    ; controller:inst2|reg96_ld       ; reg96bitV:inst18|Dout11[1]      ; clk        ; clk      ; None                        ; None                      ; 4.720 ns                ;
; N/A                                     ; 81.02 MHz ( period = 12.342 ns )                    ; controller:inst2|reg96_ld       ; reg96bitV:inst18|Dout9[7]       ; clk        ; clk      ; None                        ; None                      ; 4.425 ns                ;
; N/A                                     ; 81.04 MHz ( period = 12.339 ns )                    ; controller:inst2|reg96_ld       ; reg96bitV:inst18|Dout3[6]       ; clk        ; clk      ; None                        ; None                      ; 4.422 ns                ;
; N/A                                     ; 81.04 MHz ( period = 12.339 ns )                    ; controller:inst2|reg96_ld       ; reg96bitV:inst18|Dout1[6]       ; clk        ; clk      ; None                        ; None                      ; 4.422 ns                ;
; N/A                                     ; 81.06 MHz ( period = 12.337 ns )                    ; controller:inst2|reg96_ld       ; reg96bitV:inst18|Dout5[7]       ; clk        ; clk      ; None                        ; None                      ; 4.420 ns                ;
; N/A                                     ; 81.06 MHz ( period = 12.337 ns )                    ; controller:inst2|reg96_ld       ; reg96bitV:inst18|Dout7[6]       ; clk        ; clk      ; None                        ; None                      ; 4.420 ns                ;
; N/A                                     ; 81.06 MHz ( period = 12.337 ns )                    ; controller:inst2|reg96_ld       ; reg96bitV:inst18|Dout5[2]       ; clk        ; clk      ; None                        ; None                      ; 4.420 ns                ;
; N/A                                     ; 81.06 MHz ( period = 12.337 ns )                    ; controller:inst2|reg96_ld       ; reg96bitV:inst18|Dout6[2]       ; clk        ; clk      ; None                        ; None                      ; 4.420 ns                ;
; N/A                                     ; 81.06 MHz ( period = 12.337 ns )                    ; controller:inst2|reg96_ld       ; reg96bitV:inst18|Dout8[2]       ; clk        ; clk      ; None                        ; None                      ; 4.420 ns                ;
; N/A                                     ; 81.06 MHz ( period = 12.337 ns )                    ; controller:inst2|reg96_ld       ; reg96bitV:inst18|Dout7[2]       ; clk        ; clk      ; None                        ; None                      ; 4.420 ns                ;
; N/A                                     ; 81.06 MHz ( period = 12.337 ns )                    ; controller:inst2|reg96_ld       ; reg96bitV:inst18|Dout8[1]       ; clk        ; clk      ; None                        ; None                      ; 4.420 ns                ;
; N/A                                     ; 81.31 MHz ( period = 12.298 ns )                    ; controller:inst2|reg96_ld       ; reg96bitV:inst18|Dout7[7]       ; clk        ; clk      ; None                        ; None                      ; 4.381 ns                ;
; N/A                                     ; 81.31 MHz ( period = 12.298 ns )                    ; controller:inst2|reg96_ld       ; reg96bitV:inst18|Dout5[1]       ; clk        ; clk      ; None                        ; None                      ; 4.381 ns                ;
; N/A                                     ; 81.31 MHz ( period = 12.298 ns )                    ; controller:inst2|reg96_ld       ; reg96bitV:inst18|Dout6[1]       ; clk        ; clk      ; None                        ; None                      ; 4.381 ns                ;
; N/A                                     ; 81.31 MHz ( period = 12.298 ns )                    ; controller:inst2|reg96_ld       ; reg96bitV:inst18|Dout7[1]       ; clk        ; clk      ; None                        ; None                      ; 4.381 ns                ;
; N/A                                     ; 81.43 MHz ( period = 12.280 ns )                    ; controller:inst2|reg96_ld       ; reg96bitV:inst18|Dout4[7]       ; clk        ; clk      ; None                        ; None                      ; 4.363 ns                ;
; N/A                                     ; 81.43 MHz ( period = 12.280 ns )                    ; controller:inst2|reg96_ld       ; reg96bitV:inst18|Dout4[6]       ; clk        ; clk      ; None                        ; None                      ; 4.363 ns                ;
; N/A                                     ; 81.43 MHz ( period = 12.280 ns )                    ; controller:inst2|reg96_ld       ; reg96bitV:inst18|Dout9[5]       ; clk        ; clk      ; None                        ; None                      ; 4.363 ns                ;
; N/A                                     ; 81.43 MHz ( period = 12.280 ns )                    ; controller:inst2|reg96_ld       ; reg96bitV:inst18|Dout4[5]       ; clk        ; clk      ; None                        ; None                      ; 4.363 ns                ;
; N/A                                     ; 81.43 MHz ( period = 12.280 ns )                    ; controller:inst2|reg96_ld       ; reg96bitV:inst18|Dout4[4]       ; clk        ; clk      ; None                        ; None                      ; 4.363 ns                ;
; N/A                                     ; 81.43 MHz ( period = 12.280 ns )                    ; controller:inst2|reg96_ld       ; reg96bitV:inst18|Dout4[3]       ; clk        ; clk      ; None                        ; None                      ; 4.363 ns                ;
; N/A                                     ; 81.43 MHz ( period = 12.280 ns )                    ; controller:inst2|reg96_ld       ; reg96bitV:inst18|Dout4[1]       ; clk        ; clk      ; None                        ; None                      ; 4.363 ns                ;
; N/A                                     ; 81.43 MHz ( period = 12.280 ns )                    ; controller:inst2|reg96_ld       ; reg96bitV:inst18|Dout4[0]       ; clk        ; clk      ; None                        ; None                      ; 4.363 ns                ;
; N/A                                     ; 81.52 MHz ( period = 12.267 ns )                    ; controller:inst2|reg96_ld       ; reg96bitV:inst18|Dout5[6]       ; clk        ; clk      ; None                        ; None                      ; 4.350 ns                ;
; N/A                                     ; 81.52 MHz ( period = 12.267 ns )                    ; controller:inst2|reg96_ld       ; reg96bitV:inst18|Dout6[6]       ; clk        ; clk      ; None                        ; None                      ; 4.350 ns                ;
; N/A                                     ; 81.52 MHz ( period = 12.267 ns )                    ; controller:inst2|reg96_ld       ; reg96bitV:inst18|Dout5[5]       ; clk        ; clk      ; None                        ; None                      ; 4.350 ns                ;
; N/A                                     ; 81.52 MHz ( period = 12.267 ns )                    ; controller:inst2|reg96_ld       ; reg96bitV:inst18|Dout6[5]       ; clk        ; clk      ; None                        ; None                      ; 4.350 ns                ;
; N/A                                     ; 81.52 MHz ( period = 12.267 ns )                    ; controller:inst2|reg96_ld       ; reg96bitV:inst18|Dout8[5]       ; clk        ; clk      ; None                        ; None                      ; 4.350 ns                ;
; N/A                                     ; 81.52 MHz ( period = 12.267 ns )                    ; controller:inst2|reg96_ld       ; reg96bitV:inst18|Dout7[5]       ; clk        ; clk      ; None                        ; None                      ; 4.350 ns                ;
; N/A                                     ; 81.52 MHz ( period = 12.267 ns )                    ; controller:inst2|reg96_ld       ; reg96bitV:inst18|Dout3[4]       ; clk        ; clk      ; None                        ; None                      ; 4.350 ns                ;
; N/A                                     ; 81.85 MHz ( period = 12.218 ns )                    ; controller:inst2|reg96_ld       ; reg96bitV:inst18|Dout11[7]      ; clk        ; clk      ; None                        ; None                      ; 4.301 ns                ;
; N/A                                     ; 81.85 MHz ( period = 12.218 ns )                    ; controller:inst2|reg96_ld       ; reg96bitV:inst18|Dout10[7]      ; clk        ; clk      ; None                        ; None                      ; 4.301 ns                ;
; N/A                                     ; 81.85 MHz ( period = 12.218 ns )                    ; controller:inst2|reg96_ld       ; reg96bitV:inst18|Dout1[7]       ; clk        ; clk      ; None                        ; None                      ; 4.301 ns                ;
; N/A                                     ; 82.18 MHz ( period = 12.168 ns )                    ; controller:inst2|reg96_ld       ; reg96bitV:inst18|Dout9[0]       ; clk        ; clk      ; None                        ; None                      ; 4.251 ns                ;
; N/A                                     ; 82.18 MHz ( period = 12.168 ns )                    ; controller:inst2|reg96_ld       ; reg96bitV:inst18|Dout10[0]      ; clk        ; clk      ; None                        ; None                      ; 4.251 ns                ;
; N/A                                     ; 82.18 MHz ( period = 12.168 ns )                    ; controller:inst2|reg96_ld       ; reg96bitV:inst18|Dout11[0]      ; clk        ; clk      ; None                        ; None                      ; 4.251 ns                ;
; N/A                                     ; 82.18 MHz ( period = 12.168 ns )                    ; controller:inst2|reg96_ld       ; reg96bitV:inst18|Dout3[0]       ; clk        ; clk      ; None                        ; None                      ; 4.251 ns                ;
; N/A                                     ; 82.18 MHz ( period = 12.168 ns )                    ; controller:inst2|reg96_ld       ; reg96bitV:inst18|Dout1[0]       ; clk        ; clk      ; None                        ; None                      ; 4.251 ns                ;
; N/A                                     ; 82.35 MHz ( period = 12.144 ns )                    ; controller:inst2|reg96_ld       ; reg96bitV:inst18|Dout9[6]       ; clk        ; clk      ; None                        ; None                      ; 4.227 ns                ;
; N/A                                     ; 82.35 MHz ( period = 12.144 ns )                    ; controller:inst2|reg96_ld       ; reg96bitV:inst18|Dout10[6]      ; clk        ; clk      ; None                        ; None                      ; 4.227 ns                ;
; N/A                                     ; 82.35 MHz ( period = 12.144 ns )                    ; controller:inst2|reg96_ld       ; reg96bitV:inst18|Dout11[6]      ; clk        ; clk      ; None                        ; None                      ; 4.227 ns                ;
; N/A                                     ; 82.35 MHz ( period = 12.144 ns )                    ; controller:inst2|reg96_ld       ; reg96bitV:inst18|Dout12[6]      ; clk        ; clk      ; None                        ; None                      ; 4.227 ns                ;
; N/A                                     ; 82.40 MHz ( period = 12.136 ns )                    ; controller:inst2|pstate.S11     ; controller:inst2|mux_select1[1] ; clk        ; clk      ; None                        ; None                      ; 7.218 ns                ;
; N/A                                     ; 85.12 MHz ( period = 11.748 ns )                    ; controller:inst2|reg96_ld       ; reg96bitV:inst18|Dout9[4]       ; clk        ; clk      ; None                        ; None                      ; 3.831 ns                ;
; N/A                                     ; 85.12 MHz ( period = 11.748 ns )                    ; controller:inst2|reg96_ld       ; reg96bitV:inst18|Dout10[4]      ; clk        ; clk      ; None                        ; None                      ; 3.831 ns                ;
; N/A                                     ; 85.12 MHz ( period = 11.748 ns )                    ; controller:inst2|reg96_ld       ; reg96bitV:inst18|Dout11[4]      ; clk        ; clk      ; None                        ; None                      ; 3.831 ns                ;
; N/A                                     ; 85.12 MHz ( period = 11.748 ns )                    ; controller:inst2|reg96_ld       ; reg96bitV:inst18|Dout1[4]       ; clk        ; clk      ; None                        ; None                      ; 3.831 ns                ;
; N/A                                     ; 85.23 MHz ( period = 11.733 ns )                    ; controller:inst2|reg96_ld       ; reg96bitV:inst18|Dout3[7]       ; clk        ; clk      ; None                        ; None                      ; 3.816 ns                ;
; N/A                                     ; 85.23 MHz ( period = 11.733 ns )                    ; controller:inst2|reg96_ld       ; reg96bitV:inst18|Dout2[6]       ; clk        ; clk      ; None                        ; None                      ; 3.816 ns                ;
; N/A                                     ; 85.23 MHz ( period = 11.733 ns )                    ; controller:inst2|reg96_ld       ; reg96bitV:inst18|Dout8[6]       ; clk        ; clk      ; None                        ; None                      ; 3.816 ns                ;
; N/A                                     ; 85.23 MHz ( period = 11.733 ns )                    ; controller:inst2|reg96_ld       ; reg96bitV:inst18|Dout2[4]       ; clk        ; clk      ; None                        ; None                      ; 3.816 ns                ;
; N/A                                     ; 85.23 MHz ( period = 11.733 ns )                    ; controller:inst2|reg96_ld       ; reg96bitV:inst18|Dout8[4]       ; clk        ; clk      ; None                        ; None                      ; 3.816 ns                ;
; N/A                                     ; 85.23 MHz ( period = 11.733 ns )                    ; controller:inst2|reg96_ld       ; reg96bitV:inst18|Dout9[3]       ; clk        ; clk      ; None                        ; None                      ; 3.816 ns                ;
; N/A                                     ; 85.23 MHz ( period = 11.733 ns )                    ; controller:inst2|reg96_ld       ; reg96bitV:inst18|Dout3[3]       ; clk        ; clk      ; None                        ; None                      ; 3.816 ns                ;
; N/A                                     ; 85.23 MHz ( period = 11.733 ns )                    ; controller:inst2|reg96_ld       ; reg96bitV:inst18|Dout8[3]       ; clk        ; clk      ; None                        ; None                      ; 3.816 ns                ;
; N/A                                     ; 85.27 MHz ( period = 11.727 ns )                    ; controller:inst2|reg96_ld       ; reg96bitV:inst18|Dout12[7]      ; clk        ; clk      ; None                        ; None                      ; 3.810 ns                ;
; N/A                                     ; 85.27 MHz ( period = 11.727 ns )                    ; controller:inst2|reg96_ld       ; reg96bitV:inst18|Dout2[7]       ; clk        ; clk      ; None                        ; None                      ; 3.810 ns                ;
; N/A                                     ; 85.27 MHz ( period = 11.727 ns )                    ; controller:inst2|reg96_ld       ; reg96bitV:inst18|Dout12[5]      ; clk        ; clk      ; None                        ; None                      ; 3.810 ns                ;
; N/A                                     ; 85.27 MHz ( period = 11.727 ns )                    ; controller:inst2|reg96_ld       ; reg96bitV:inst18|Dout12[4]      ; clk        ; clk      ; None                        ; None                      ; 3.810 ns                ;
; N/A                                     ; 85.27 MHz ( period = 11.727 ns )                    ; controller:inst2|reg96_ld       ; reg96bitV:inst18|Dout12[3]      ; clk        ; clk      ; None                        ; None                      ; 3.810 ns                ;
; N/A                                     ; 85.27 MHz ( period = 11.727 ns )                    ; controller:inst2|reg96_ld       ; reg96bitV:inst18|Dout2[3]       ; clk        ; clk      ; None                        ; None                      ; 3.810 ns                ;
; N/A                                     ; 85.27 MHz ( period = 11.727 ns )                    ; controller:inst2|reg96_ld       ; reg96bitV:inst18|Dout12[1]      ; clk        ; clk      ; None                        ; None                      ; 3.810 ns                ;
; N/A                                     ; 85.27 MHz ( period = 11.727 ns )                    ; controller:inst2|reg96_ld       ; reg96bitV:inst18|Dout12[0]      ; clk        ; clk      ; None                        ; None                      ; 3.810 ns                ;
; N/A                                     ; 85.27 MHz ( period = 11.727 ns )                    ; controller:inst2|reg96_ld       ; reg96bitV:inst18|Dout2[0]       ; clk        ; clk      ; None                        ; None                      ; 3.810 ns                ;
; N/A                                     ; 85.53 MHz ( period = 11.692 ns )                    ; controller:inst2|reg96_ld       ; reg96bitV:inst18|Dout5[4]       ; clk        ; clk      ; None                        ; None                      ; 3.775 ns                ;
; N/A                                     ; 85.53 MHz ( period = 11.692 ns )                    ; controller:inst2|reg96_ld       ; reg96bitV:inst18|Dout6[4]       ; clk        ; clk      ; None                        ; None                      ; 3.775 ns                ;
; N/A                                     ; 85.53 MHz ( period = 11.692 ns )                    ; controller:inst2|reg96_ld       ; reg96bitV:inst18|Dout7[4]       ; clk        ; clk      ; None                        ; None                      ; 3.775 ns                ;
; N/A                                     ; 85.53 MHz ( period = 11.692 ns )                    ; controller:inst2|reg96_ld       ; reg96bitV:inst18|Dout5[3]       ; clk        ; clk      ; None                        ; None                      ; 3.775 ns                ;
; N/A                                     ; 85.53 MHz ( period = 11.692 ns )                    ; controller:inst2|reg96_ld       ; reg96bitV:inst18|Dout6[3]       ; clk        ; clk      ; None                        ; None                      ; 3.775 ns                ;
; N/A                                     ; 85.53 MHz ( period = 11.692 ns )                    ; controller:inst2|reg96_ld       ; reg96bitV:inst18|Dout7[3]       ; clk        ; clk      ; None                        ; None                      ; 3.775 ns                ;
; N/A                                     ; 85.66 MHz ( period = 11.674 ns )                    ; controller:inst2|reg96_ld       ; reg96bitV:inst18|Dout6[7]       ; clk        ; clk      ; None                        ; None                      ; 3.757 ns                ;
; N/A                                     ; 85.66 MHz ( period = 11.674 ns )                    ; controller:inst2|reg96_ld       ; reg96bitV:inst18|Dout8[7]       ; clk        ; clk      ; None                        ; None                      ; 3.757 ns                ;
; N/A                                     ; 85.66 MHz ( period = 11.674 ns )                    ; controller:inst2|reg96_ld       ; reg96bitV:inst18|Dout5[0]       ; clk        ; clk      ; None                        ; None                      ; 3.757 ns                ;
; N/A                                     ; 85.66 MHz ( period = 11.674 ns )                    ; controller:inst2|reg96_ld       ; reg96bitV:inst18|Dout6[0]       ; clk        ; clk      ; None                        ; None                      ; 3.757 ns                ;
; N/A                                     ; 85.66 MHz ( period = 11.674 ns )                    ; controller:inst2|reg96_ld       ; reg96bitV:inst18|Dout8[0]       ; clk        ; clk      ; None                        ; None                      ; 3.757 ns                ;
; N/A                                     ; 85.66 MHz ( period = 11.674 ns )                    ; controller:inst2|reg96_ld       ; reg96bitV:inst18|Dout7[0]       ; clk        ; clk      ; None                        ; None                      ; 3.757 ns                ;
; N/A                                     ; 86.59 MHz ( period = 11.549 ns )                    ; controller:inst2|reg96_ld       ; reg96bitV:inst18|Dout11[5]      ; clk        ; clk      ; None                        ; None                      ; 3.632 ns                ;
; N/A                                     ; 86.59 MHz ( period = 11.549 ns )                    ; controller:inst2|reg96_ld       ; reg96bitV:inst18|Dout10[5]      ; clk        ; clk      ; None                        ; None                      ; 3.632 ns                ;
; N/A                                     ; 86.59 MHz ( period = 11.549 ns )                    ; controller:inst2|reg96_ld       ; reg96bitV:inst18|Dout2[5]       ; clk        ; clk      ; None                        ; None                      ; 3.632 ns                ;
; N/A                                     ; 87.37 MHz ( period = 11.446 ns )                    ; controller:inst2|pstate.S3      ; controller:inst2|mux_select1[1] ; clk        ; clk      ; None                        ; None                      ; 6.873 ns                ;
; N/A                                     ; 89.62 MHz ( period = 11.158 ns )                    ; controller:inst2|pstate.S7      ; controller:inst2|mux_select1[1] ; clk        ; clk      ; None                        ; None                      ; 6.729 ns                ;
; N/A                                     ; 91.00 MHz ( period = 10.989 ns )                    ; controller:inst2|reg96_ld       ; reg96bitV:inst18|Dout11[3]      ; clk        ; clk      ; None                        ; None                      ; 3.072 ns                ;
; N/A                                     ; 91.00 MHz ( period = 10.989 ns )                    ; controller:inst2|reg96_ld       ; reg96bitV:inst18|Dout10[3]      ; clk        ; clk      ; None                        ; None                      ; 3.072 ns                ;
; N/A                                     ; 91.00 MHz ( period = 10.989 ns )                    ; controller:inst2|reg96_ld       ; reg96bitV:inst18|Dout1[3]       ; clk        ; clk      ; None                        ; None                      ; 3.072 ns                ;
; N/A                                     ; 91.10 MHz ( period = 10.977 ns )                    ; controller:inst2|reg96_ld       ; reg96bitV:inst18|Dout1[1]       ; clk        ; clk      ; None                        ; None                      ; 3.060 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                                 ;                                 ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+---------------------------------+---------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'clk'                                                                                                                                                                                                     ;
+------------------------------------------+-----------------------------+---------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                            ; From                        ; To                              ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+------------------------------------------+-----------------------------+---------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S6  ; controller:inst2|nstate.S7_296  ; clk        ; clk      ; None                       ; None                       ; 1.677 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S3  ; controller:inst2|nstate.S4_320  ; clk        ; clk      ; None                       ; None                       ; 1.686 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S5  ; controller:inst2|nstate.S6_304  ; clk        ; clk      ; None                       ; None                       ; 2.122 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S2  ; controller:inst2|nstate.S3_328  ; clk        ; clk      ; None                       ; None                       ; 2.077 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S9  ; controller:inst2|nstate.S10_272 ; clk        ; clk      ; None                       ; None                       ; 2.106 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S8  ; controller:inst2|nstate.S9_280  ; clk        ; clk      ; None                       ; None                       ; 2.348 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S4  ; controller:inst2|nstate.S5_312  ; clk        ; clk      ; None                       ; None                       ; 2.339 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S10 ; controller:inst2|nstate.S11_264 ; clk        ; clk      ; None                       ; None                       ; 2.361 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S7  ; controller:inst2|nstate.S8_288  ; clk        ; clk      ; None                       ; None                       ; 2.598 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S1  ; controller:inst2|nstate.S2_336  ; clk        ; clk      ; None                       ; None                       ; 2.941 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S11 ; controller:inst2|nstate.S12_256 ; clk        ; clk      ; None                       ; None                       ; 2.891 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S0  ; controller:inst2|nstate.S1_344  ; clk        ; clk      ; None                       ; None                       ; 2.982 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S0  ; controller:inst2|nstate.S0_352  ; clk        ; clk      ; None                       ; None                       ; 3.378 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S0  ; controller:inst2|reg96_ld       ; clk        ; clk      ; None                       ; None                       ; 3.390 ns                 ;
+------------------------------------------+-----------------------------+---------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+


+-----------------------------------------------------------------------------------------+
; tsu                                                                                     ;
+-------+--------------+------------+---------+--------------------------------+----------+
; Slack ; Required tsu ; Actual tsu ; From    ; To                             ; To Clock ;
+-------+--------------+------------+---------+--------------------------------+----------+
; N/A   ; None         ; -1.274 ns  ; din[5]  ; demux1to12:inst|Data_out2[5]   ; clk      ;
; N/A   ; None         ; -1.307 ns  ; din[4]  ; demux1to12:inst|Data_out1[4]   ; clk      ;
; N/A   ; None         ; -1.363 ns  ; din[6]  ; demux1to12:inst|Data_out9[6]   ; clk      ;
; N/A   ; None         ; -1.409 ns  ; din[1]  ; demux1to12:inst|Data_out9[1]   ; clk      ;
; N/A   ; None         ; -1.476 ns  ; din[4]  ; demux1to12:inst|Data_out8[4]   ; clk      ;
; N/A   ; None         ; -1.577 ns  ; din[4]  ; demux1to12:inst|Data_out9[4]   ; clk      ;
; N/A   ; None         ; -1.627 ns  ; din[7]  ; demux1to12:inst|Data_out3[7]   ; clk      ;
; N/A   ; None         ; -1.663 ns  ; din[5]  ; demux1to12:inst|Data_out2[5]   ; cf_load  ;
; N/A   ; None         ; -1.696 ns  ; din[1]  ; demux1to12:inst|Data_out3[1]   ; clk      ;
; N/A   ; None         ; -1.696 ns  ; din[4]  ; demux1to12:inst|Data_out1[4]   ; cf_load  ;
; N/A   ; None         ; -1.717 ns  ; din[7]  ; demux1to12:inst|Data_out12[7]  ; clk      ;
; N/A   ; None         ; -1.752 ns  ; din[6]  ; demux1to12:inst|Data_out9[6]   ; cf_load  ;
; N/A   ; None         ; -1.798 ns  ; din[1]  ; demux1to12:inst|Data_out9[1]   ; cf_load  ;
; N/A   ; None         ; -1.808 ns  ; din[0]  ; demux1to12:inst|Data_out9[0]   ; clk      ;
; N/A   ; None         ; -1.812 ns  ; din[5]  ; demux1to12:inst|Data_out8[5]   ; clk      ;
; N/A   ; None         ; -1.865 ns  ; din[4]  ; demux1to12:inst|Data_out8[4]   ; cf_load  ;
; N/A   ; None         ; -1.939 ns  ; din[5]  ; demux1to12:inst|Data_out7[5]   ; clk      ;
; N/A   ; None         ; -1.966 ns  ; din[4]  ; demux1to12:inst|Data_out9[4]   ; cf_load  ;
; N/A   ; None         ; -2.016 ns  ; din[7]  ; demux1to12:inst|Data_out3[7]   ; cf_load  ;
; N/A   ; None         ; -2.085 ns  ; din[1]  ; demux1to12:inst|Data_out3[1]   ; cf_load  ;
; N/A   ; None         ; -2.106 ns  ; din[7]  ; demux1to12:inst|Data_out12[7]  ; cf_load  ;
; N/A   ; None         ; -2.148 ns  ; din[7]  ; demux1to12:inst|Data_out2[7]   ; clk      ;
; N/A   ; None         ; -2.163 ns  ; din[1]  ; demux1to12:inst|Data_out8[1]   ; clk      ;
; N/A   ; None         ; -2.175 ns  ; din[5]  ; demux1to12:inst|Data_out5[5]   ; clk      ;
; N/A   ; None         ; -2.197 ns  ; din[0]  ; demux1to12:inst|Data_out9[0]   ; cf_load  ;
; N/A   ; None         ; -2.201 ns  ; din[5]  ; demux1to12:inst|Data_out8[5]   ; cf_load  ;
; N/A   ; None         ; -2.202 ns  ; din[7]  ; demux1to12:inst|Data_out9[7]   ; clk      ;
; N/A   ; None         ; -2.231 ns  ; din[2]  ; demux1to12:inst|Data_out3[2]   ; clk      ;
; N/A   ; None         ; -2.245 ns  ; din[2]  ; demux1to12:inst|Data_out8[2]   ; clk      ;
; N/A   ; None         ; -2.274 ns  ; din[0]  ; demux1to12:inst|Data_out4[0]   ; clk      ;
; N/A   ; None         ; -2.328 ns  ; din[5]  ; demux1to12:inst|Data_out7[5]   ; cf_load  ;
; N/A   ; None         ; -2.390 ns  ; din[1]  ; demux1to12:inst|Data_out2[1]   ; clk      ;
; N/A   ; None         ; -2.434 ns  ; din[7]  ; demux1to12:inst|Data_out4[7]   ; clk      ;
; N/A   ; None         ; -2.435 ns  ; din[1]  ; demux1to12:inst|Data_out5[1]   ; clk      ;
; N/A   ; None         ; -2.437 ns  ; din[3]  ; demux1to12:inst|Data_out4[3]   ; clk      ;
; N/A   ; None         ; -2.536 ns  ; din[5]  ; demux1to12:inst|Data_out6[5]   ; clk      ;
; N/A   ; None         ; -2.537 ns  ; din[7]  ; demux1to12:inst|Data_out2[7]   ; cf_load  ;
; N/A   ; None         ; -2.538 ns  ; din[2]  ; demux1to12:inst|Data_out6[2]   ; clk      ;
; N/A   ; None         ; -2.551 ns  ; din[5]  ; demux1to12:inst|Data_out12[5]  ; clk      ;
; N/A   ; None         ; -2.552 ns  ; din[1]  ; demux1to12:inst|Data_out8[1]   ; cf_load  ;
; N/A   ; None         ; -2.564 ns  ; din[5]  ; demux1to12:inst|Data_out5[5]   ; cf_load  ;
; N/A   ; None         ; -2.589 ns  ; din[3]  ; demux1to12:inst|Data_out9[3]   ; clk      ;
; N/A   ; None         ; -2.591 ns  ; din[7]  ; demux1to12:inst|Data_out9[7]   ; cf_load  ;
; N/A   ; None         ; -2.593 ns  ; din[2]  ; demux1to12:inst|Data_out5[2]   ; clk      ;
; N/A   ; None         ; -2.598 ns  ; din[2]  ; demux1to12:inst|Data_out4[2]   ; clk      ;
; N/A   ; None         ; -2.598 ns  ; din[6]  ; demux1to12:inst|Data_out2[6]   ; clk      ;
; N/A   ; None         ; -2.612 ns  ; din[5]  ; demux1to12:inst|Data_out9[5]   ; clk      ;
; N/A   ; None         ; -2.619 ns  ; din[6]  ; demux1to12:inst|Data_out8[6]   ; clk      ;
; N/A   ; None         ; -2.620 ns  ; din[2]  ; demux1to12:inst|Data_out3[2]   ; cf_load  ;
; N/A   ; None         ; -2.624 ns  ; din[2]  ; demux1to12:inst|Data_out9[2]   ; clk      ;
; N/A   ; None         ; -2.634 ns  ; din[2]  ; demux1to12:inst|Data_out8[2]   ; cf_load  ;
; N/A   ; None         ; -2.663 ns  ; din[0]  ; demux1to12:inst|Data_out4[0]   ; cf_load  ;
; N/A   ; None         ; -2.671 ns  ; din[4]  ; demux1to12:inst|Data_out4[4]   ; clk      ;
; N/A   ; None         ; -2.702 ns  ; din[5]  ; demux1to12:inst|Data_out4[5]   ; clk      ;
; N/A   ; None         ; -2.715 ns  ; din[2]  ; demux1to12:inst|Data_out2[2]   ; clk      ;
; N/A   ; None         ; -2.725 ns  ; din[1]  ; demux1to12:inst|Data_out4[1]   ; clk      ;
; N/A   ; None         ; -2.738 ns  ; din[3]  ; demux1to12:inst|Data_out8[3]   ; clk      ;
; N/A   ; None         ; -2.754 ns  ; cf_load ; controller:inst2|reg96_ld      ; clk      ;
; N/A   ; None         ; -2.764 ns  ; din[6]  ; demux1to12:inst|Data_out12[6]  ; clk      ;
; N/A   ; None         ; -2.779 ns  ; din[1]  ; demux1to12:inst|Data_out2[1]   ; cf_load  ;
; N/A   ; None         ; -2.783 ns  ; din[1]  ; demux1to12:inst|Data_out6[1]   ; clk      ;
; N/A   ; None         ; -2.786 ns  ; din[4]  ; demux1to12:inst|Data_out3[4]   ; clk      ;
; N/A   ; None         ; -2.823 ns  ; din[7]  ; demux1to12:inst|Data_out4[7]   ; cf_load  ;
; N/A   ; None         ; -2.824 ns  ; din[1]  ; demux1to12:inst|Data_out5[1]   ; cf_load  ;
; N/A   ; None         ; -2.826 ns  ; din[3]  ; demux1to12:inst|Data_out4[3]   ; cf_load  ;
; N/A   ; None         ; -2.856 ns  ; din[1]  ; demux1to12:inst|Data_out7[1]   ; clk      ;
; N/A   ; None         ; -2.877 ns  ; din[3]  ; demux1to12:inst|Data_out12[3]  ; clk      ;
; N/A   ; None         ; -2.899 ns  ; din[3]  ; demux1to12:inst|Data_out3[3]   ; clk      ;
; N/A   ; None         ; -2.903 ns  ; din[2]  ; demux1to12:inst|Data_out12[2]  ; clk      ;
; N/A   ; None         ; -2.925 ns  ; din[5]  ; demux1to12:inst|Data_out6[5]   ; cf_load  ;
; N/A   ; None         ; -2.927 ns  ; din[2]  ; demux1to12:inst|Data_out6[2]   ; cf_load  ;
; N/A   ; None         ; -2.937 ns  ; din[0]  ; demux1to12:inst|Data_out1[0]   ; clk      ;
; N/A   ; None         ; -2.940 ns  ; din[5]  ; demux1to12:inst|Data_out12[5]  ; cf_load  ;
; N/A   ; None         ; -2.955 ns  ; din[4]  ; demux1to12:inst|Data_out2[4]   ; clk      ;
; N/A   ; None         ; -2.978 ns  ; din[3]  ; demux1to12:inst|Data_out9[3]   ; cf_load  ;
; N/A   ; None         ; -2.981 ns  ; din[6]  ; demux1to12:inst|Data_out6[6]   ; clk      ;
; N/A   ; None         ; -2.982 ns  ; din[2]  ; demux1to12:inst|Data_out5[2]   ; cf_load  ;
; N/A   ; None         ; -2.987 ns  ; din[2]  ; demux1to12:inst|Data_out4[2]   ; cf_load  ;
; N/A   ; None         ; -2.987 ns  ; din[6]  ; demux1to12:inst|Data_out2[6]   ; cf_load  ;
; N/A   ; None         ; -3.001 ns  ; din[5]  ; demux1to12:inst|Data_out9[5]   ; cf_load  ;
; N/A   ; None         ; -3.008 ns  ; din[6]  ; demux1to12:inst|Data_out8[6]   ; cf_load  ;
; N/A   ; None         ; -3.010 ns  ; din[6]  ; demux1to12:inst|Data_out4[6]   ; clk      ;
; N/A   ; None         ; -3.013 ns  ; din[0]  ; demux1to12:inst|Data_out6[0]   ; clk      ;
; N/A   ; None         ; -3.013 ns  ; din[2]  ; demux1to12:inst|Data_out9[2]   ; cf_load  ;
; N/A   ; None         ; -3.018 ns  ; din[2]  ; demux1to12:inst|Data_out7[2]   ; clk      ;
; N/A   ; None         ; -3.035 ns  ; din[0]  ; demux1to12:inst|Data_out12[0]  ; clk      ;
; N/A   ; None         ; -3.055 ns  ; din[5]  ; demux1to12:inst|Data_out3[5]   ; clk      ;
; N/A   ; None         ; -3.060 ns  ; din[4]  ; demux1to12:inst|Data_out4[4]   ; cf_load  ;
; N/A   ; None         ; -3.064 ns  ; din[7]  ; demux1to12:inst|Data_out7[7]   ; clk      ;
; N/A   ; None         ; -3.077 ns  ; din[7]  ; demux1to12:inst|Data_out5[7]   ; clk      ;
; N/A   ; None         ; -3.091 ns  ; din[5]  ; demux1to12:inst|Data_out4[5]   ; cf_load  ;
; N/A   ; None         ; -3.104 ns  ; din[2]  ; demux1to12:inst|Data_out2[2]   ; cf_load  ;
; N/A   ; None         ; -3.114 ns  ; din[1]  ; demux1to12:inst|Data_out4[1]   ; cf_load  ;
; N/A   ; None         ; -3.127 ns  ; din[3]  ; demux1to12:inst|Data_out8[3]   ; cf_load  ;
; N/A   ; None         ; -3.132 ns  ; din[0]  ; demux1to12:inst|Data_out3[0]   ; clk      ;
; N/A   ; None         ; -3.153 ns  ; din[6]  ; demux1to12:inst|Data_out12[6]  ; cf_load  ;
; N/A   ; None         ; -3.163 ns  ; cf_load ; controller:inst2|nstate.S0_352 ; clk      ;
; N/A   ; None         ; -3.172 ns  ; din[1]  ; demux1to12:inst|Data_out6[1]   ; cf_load  ;
; N/A   ; None         ; -3.175 ns  ; din[4]  ; demux1to12:inst|Data_out3[4]   ; cf_load  ;
; N/A   ; None         ; -3.181 ns  ; din[6]  ; demux1to12:inst|Data_out3[6]   ; clk      ;
; N/A   ; None         ; -3.220 ns  ; din[6]  ; demux1to12:inst|Data_out1[6]   ; clk      ;
; N/A   ; None         ; -3.226 ns  ; din[0]  ; demux1to12:inst|Data_out2[0]   ; clk      ;
; N/A   ; None         ; -3.236 ns  ; din[4]  ; demux1to12:inst|Data_out7[4]   ; clk      ;
; N/A   ; None         ; -3.241 ns  ; din[0]  ; demux1to12:inst|Data_out5[0]   ; clk      ;
; N/A   ; None         ; -3.245 ns  ; din[1]  ; demux1to12:inst|Data_out7[1]   ; cf_load  ;
; N/A   ; None         ; -3.253 ns  ; din[1]  ; demux1to12:inst|Data_out1[1]   ; clk      ;
; N/A   ; None         ; -3.266 ns  ; din[3]  ; demux1to12:inst|Data_out12[3]  ; cf_load  ;
; N/A   ; None         ; -3.288 ns  ; din[3]  ; demux1to12:inst|Data_out3[3]   ; cf_load  ;
; N/A   ; None         ; -3.288 ns  ; din[4]  ; demux1to12:inst|Data_out6[4]   ; clk      ;
; N/A   ; None         ; -3.292 ns  ; din[2]  ; demux1to12:inst|Data_out12[2]  ; cf_load  ;
; N/A   ; None         ; -3.326 ns  ; din[0]  ; demux1to12:inst|Data_out1[0]   ; cf_load  ;
; N/A   ; None         ; -3.344 ns  ; din[4]  ; demux1to12:inst|Data_out2[4]   ; cf_load  ;
; N/A   ; None         ; -3.345 ns  ; din[6]  ; demux1to12:inst|Data_out5[6]   ; clk      ;
; N/A   ; None         ; -3.353 ns  ; din[1]  ; demux1to12:inst|Data_out12[1]  ; clk      ;
; N/A   ; None         ; -3.370 ns  ; din[6]  ; demux1to12:inst|Data_out6[6]   ; cf_load  ;
; N/A   ; None         ; -3.399 ns  ; din[6]  ; demux1to12:inst|Data_out4[6]   ; cf_load  ;
; N/A   ; None         ; -3.402 ns  ; din[0]  ; demux1to12:inst|Data_out6[0]   ; cf_load  ;
; N/A   ; None         ; -3.407 ns  ; din[2]  ; demux1to12:inst|Data_out7[2]   ; cf_load  ;
; N/A   ; None         ; -3.412 ns  ; din[7]  ; demux1to12:inst|Data_out6[7]   ; clk      ;
; N/A   ; None         ; -3.424 ns  ; din[0]  ; demux1to12:inst|Data_out12[0]  ; cf_load  ;
; N/A   ; None         ; -3.444 ns  ; din[5]  ; demux1to12:inst|Data_out3[5]   ; cf_load  ;
; N/A   ; None         ; -3.447 ns  ; din[0]  ; demux1to12:inst|Data_out8[0]   ; clk      ;
; N/A   ; None         ; -3.453 ns  ; din[7]  ; demux1to12:inst|Data_out7[7]   ; cf_load  ;
; N/A   ; None         ; -3.466 ns  ; din[7]  ; demux1to12:inst|Data_out5[7]   ; cf_load  ;
; N/A   ; None         ; -3.473 ns  ; din[6]  ; demux1to12:inst|Data_out7[6]   ; clk      ;
; N/A   ; None         ; -3.496 ns  ; din[3]  ; demux1to12:inst|Data_out2[3]   ; clk      ;
; N/A   ; None         ; -3.498 ns  ; din[4]  ; demux1to12:inst|Data_out5[4]   ; clk      ;
; N/A   ; None         ; -3.521 ns  ; din[0]  ; demux1to12:inst|Data_out3[0]   ; cf_load  ;
; N/A   ; None         ; -3.530 ns  ; din[2]  ; demux1to12:inst|Data_out1[2]   ; clk      ;
; N/A   ; None         ; -3.567 ns  ; cf_load ; controller:inst2|nstate.S1_344 ; clk      ;
; N/A   ; None         ; -3.570 ns  ; din[6]  ; demux1to12:inst|Data_out3[6]   ; cf_load  ;
; N/A   ; None         ; -3.576 ns  ; din[5]  ; demux1to12:inst|Data_out1[5]   ; clk      ;
; N/A   ; None         ; -3.599 ns  ; din[0]  ; demux1to12:inst|Data_out7[0]   ; clk      ;
; N/A   ; None         ; -3.609 ns  ; din[6]  ; demux1to12:inst|Data_out1[6]   ; cf_load  ;
; N/A   ; None         ; -3.615 ns  ; din[0]  ; demux1to12:inst|Data_out2[0]   ; cf_load  ;
; N/A   ; None         ; -3.625 ns  ; din[4]  ; demux1to12:inst|Data_out7[4]   ; cf_load  ;
; N/A   ; None         ; -3.630 ns  ; din[0]  ; demux1to12:inst|Data_out5[0]   ; cf_load  ;
; N/A   ; None         ; -3.642 ns  ; din[1]  ; demux1to12:inst|Data_out1[1]   ; cf_load  ;
; N/A   ; None         ; -3.649 ns  ; din[3]  ; demux1to12:inst|Data_out1[3]   ; clk      ;
; N/A   ; None         ; -3.677 ns  ; din[4]  ; demux1to12:inst|Data_out6[4]   ; cf_load  ;
; N/A   ; None         ; -3.696 ns  ; din[4]  ; demux1to12:inst|Data_out12[4]  ; clk      ;
; N/A   ; None         ; -3.734 ns  ; din[6]  ; demux1to12:inst|Data_out5[6]   ; cf_load  ;
; N/A   ; None         ; -3.742 ns  ; din[1]  ; demux1to12:inst|Data_out12[1]  ; cf_load  ;
; N/A   ; None         ; -3.801 ns  ; din[7]  ; demux1to12:inst|Data_out6[7]   ; cf_load  ;
; N/A   ; None         ; -3.836 ns  ; din[0]  ; demux1to12:inst|Data_out8[0]   ; cf_load  ;
; N/A   ; None         ; -3.862 ns  ; din[6]  ; demux1to12:inst|Data_out7[6]   ; cf_load  ;
; N/A   ; None         ; -3.885 ns  ; din[3]  ; demux1to12:inst|Data_out2[3]   ; cf_load  ;
; N/A   ; None         ; -3.887 ns  ; din[4]  ; demux1to12:inst|Data_out5[4]   ; cf_load  ;
; N/A   ; None         ; -3.908 ns  ; din[3]  ; demux1to12:inst|Data_out7[3]   ; clk      ;
; N/A   ; None         ; -3.919 ns  ; din[2]  ; demux1to12:inst|Data_out1[2]   ; cf_load  ;
; N/A   ; None         ; -3.965 ns  ; din[5]  ; demux1to12:inst|Data_out1[5]   ; cf_load  ;
; N/A   ; None         ; -3.988 ns  ; din[0]  ; demux1to12:inst|Data_out7[0]   ; cf_load  ;
; N/A   ; None         ; -4.009 ns  ; din[7]  ; demux1to12:inst|Data_out1[7]   ; clk      ;
; N/A   ; None         ; -4.038 ns  ; din[3]  ; demux1to12:inst|Data_out1[3]   ; cf_load  ;
; N/A   ; None         ; -4.085 ns  ; din[4]  ; demux1to12:inst|Data_out12[4]  ; cf_load  ;
; N/A   ; None         ; -4.297 ns  ; din[3]  ; demux1to12:inst|Data_out7[3]   ; cf_load  ;
; N/A   ; None         ; -4.398 ns  ; din[7]  ; demux1to12:inst|Data_out1[7]   ; cf_load  ;
; N/A   ; None         ; -4.441 ns  ; din[3]  ; demux1to12:inst|Data_out6[3]   ; clk      ;
; N/A   ; None         ; -4.615 ns  ; din[7]  ; demux1to12:inst|Data_out8[7]   ; clk      ;
; N/A   ; None         ; -4.649 ns  ; din[3]  ; demux1to12:inst|Data_out5[3]   ; clk      ;
; N/A   ; None         ; -4.830 ns  ; din[3]  ; demux1to12:inst|Data_out6[3]   ; cf_load  ;
; N/A   ; None         ; -5.004 ns  ; din[7]  ; demux1to12:inst|Data_out8[7]   ; cf_load  ;
; N/A   ; None         ; -5.038 ns  ; din[3]  ; demux1to12:inst|Data_out5[3]   ; cf_load  ;
; N/A   ; None         ; -5.113 ns  ; din[1]  ; demux1to12:inst|Data_out11[1]  ; clk      ;
; N/A   ; None         ; -5.242 ns  ; din[4]  ; demux1to12:inst|Data_out11[4]  ; clk      ;
; N/A   ; None         ; -5.502 ns  ; din[1]  ; demux1to12:inst|Data_out11[1]  ; cf_load  ;
; N/A   ; None         ; -5.631 ns  ; din[4]  ; demux1to12:inst|Data_out11[4]  ; cf_load  ;
; N/A   ; None         ; -5.684 ns  ; din[6]  ; demux1to12:inst|Data_out11[6]  ; clk      ;
; N/A   ; None         ; -5.708 ns  ; din[0]  ; demux1to12:inst|Data_out11[0]  ; clk      ;
; N/A   ; None         ; -5.719 ns  ; din[6]  ; demux1to12:inst|Data_out10[6]  ; clk      ;
; N/A   ; None         ; -5.763 ns  ; din[3]  ; demux1to12:inst|Data_out10[3]  ; clk      ;
; N/A   ; None         ; -5.842 ns  ; din[4]  ; demux1to12:inst|Data_out10[4]  ; clk      ;
; N/A   ; None         ; -5.936 ns  ; din[5]  ; demux1to12:inst|Data_out11[5]  ; clk      ;
; N/A   ; None         ; -5.981 ns  ; din[5]  ; demux1to12:inst|Data_out10[5]  ; clk      ;
; N/A   ; None         ; -6.073 ns  ; din[6]  ; demux1to12:inst|Data_out11[6]  ; cf_load  ;
; N/A   ; None         ; -6.097 ns  ; din[0]  ; demux1to12:inst|Data_out11[0]  ; cf_load  ;
; N/A   ; None         ; -6.108 ns  ; din[6]  ; demux1to12:inst|Data_out10[6]  ; cf_load  ;
; N/A   ; None         ; -6.152 ns  ; din[3]  ; demux1to12:inst|Data_out10[3]  ; cf_load  ;
; N/A   ; None         ; -6.231 ns  ; din[4]  ; demux1to12:inst|Data_out10[4]  ; cf_load  ;
; N/A   ; None         ; -6.286 ns  ; din[1]  ; demux1to12:inst|Data_out10[1]  ; clk      ;
; N/A   ; None         ; -6.292 ns  ; din[0]  ; demux1to12:inst|Data_out10[0]  ; clk      ;
; N/A   ; None         ; -6.325 ns  ; din[5]  ; demux1to12:inst|Data_out11[5]  ; cf_load  ;
; N/A   ; None         ; -6.370 ns  ; din[5]  ; demux1to12:inst|Data_out10[5]  ; cf_load  ;
; N/A   ; None         ; -6.421 ns  ; din[3]  ; demux1to12:inst|Data_out11[3]  ; clk      ;
; N/A   ; None         ; -6.569 ns  ; din[2]  ; demux1to12:inst|Data_out11[2]  ; clk      ;
; N/A   ; None         ; -6.675 ns  ; din[1]  ; demux1to12:inst|Data_out10[1]  ; cf_load  ;
; N/A   ; None         ; -6.681 ns  ; din[0]  ; demux1to12:inst|Data_out10[0]  ; cf_load  ;
; N/A   ; None         ; -6.810 ns  ; din[3]  ; demux1to12:inst|Data_out11[3]  ; cf_load  ;
; N/A   ; None         ; -6.883 ns  ; din[7]  ; demux1to12:inst|Data_out11[7]  ; clk      ;
; N/A   ; None         ; -6.958 ns  ; din[2]  ; demux1to12:inst|Data_out11[2]  ; cf_load  ;
; N/A   ; None         ; -6.969 ns  ; din[7]  ; demux1to12:inst|Data_out10[7]  ; clk      ;
; N/A   ; None         ; -7.201 ns  ; din[2]  ; demux1to12:inst|Data_out10[2]  ; clk      ;
; N/A   ; None         ; -7.272 ns  ; din[7]  ; demux1to12:inst|Data_out11[7]  ; cf_load  ;
; N/A   ; None         ; -7.358 ns  ; din[7]  ; demux1to12:inst|Data_out10[7]  ; cf_load  ;
; N/A   ; None         ; -7.590 ns  ; din[2]  ; demux1to12:inst|Data_out10[2]  ; cf_load  ;
+-------+--------------+------------+---------+--------------------------------+----------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; tco                                                                                                                                                                     ;
+-----------------------------------------+-----------------------------------------------------+------------+---------------------------------+-------------+------------+
; Slack                                   ; Required tco                                        ; Actual tco ; From                            ; To          ; From Clock ;
+-----------------------------------------+-----------------------------------------------------+------------+---------------------------------+-------------+------------+
; N/A                                     ; None                                                ; 33.627 ns  ; controller:inst2|mux_select1[1] ; MACsqrd[13] ; clk        ;
; N/A                                     ; None                                                ; 33.608 ns  ; controller:inst2|mux_select1[1] ; MACsqrd[15] ; clk        ;
; N/A                                     ; None                                                ; 33.601 ns  ; controller:inst2|mux_select1[1] ; MACsqrd[14] ; clk        ;
; N/A                                     ; None                                                ; 33.517 ns  ; controller:inst2|mux_select1[1] ; MACsqrd[10] ; clk        ;
; N/A                                     ; None                                                ; 33.517 ns  ; controller:inst2|mux_select1[1] ; MACsqrd[12] ; clk        ;
; N/A                                     ; None                                                ; 33.042 ns  ; controller:inst2|mux_select1[0] ; MACsqrd[12] ; clk        ;
; N/A                                     ; None                                                ; 32.967 ns  ; controller:inst2|mux_select1[0] ; MACsqrd[13] ; clk        ;
; N/A                                     ; None                                                ; 32.948 ns  ; controller:inst2|mux_select1[0] ; MACsqrd[15] ; clk        ;
; N/A                                     ; None                                                ; 32.941 ns  ; controller:inst2|mux_select1[0] ; MACsqrd[14] ; clk        ;
; N/A                                     ; None                                                ; 32.916 ns  ; controller:inst2|mux_select1[1] ; MACsqrd[8]  ; clk        ;
; N/A                                     ; None                                                ; 32.899 ns  ; controller:inst2|mux_select1[0] ; MACsqrd[10] ; clk        ;
; N/A                                     ; None                                                ; 32.842 ns  ; controller:inst2|mux_select1[1] ; MACsqrd[9]  ; clk        ;
; N/A                                     ; None                                                ; 32.746 ns  ; controller:inst2|mux_select1[1] ; MACsqrd[11] ; clk        ;
; N/A                                     ; None                                                ; 32.298 ns  ; controller:inst2|mux_select1[0] ; MACsqrd[8]  ; clk        ;
; N/A                                     ; None                                                ; 32.224 ns  ; controller:inst2|mux_select1[0] ; MACsqrd[9]  ; clk        ;
; N/A                                     ; None                                                ; 32.128 ns  ; controller:inst2|mux_select1[0] ; MACsqrd[11] ; clk        ;
; N/A                                     ; None                                                ; 31.917 ns  ; controller:inst2|mux_select1[2] ; MACsqrd[12] ; clk        ;
; N/A                                     ; None                                                ; 31.842 ns  ; controller:inst2|mux_select1[2] ; MACsqrd[13] ; clk        ;
; N/A                                     ; None                                                ; 31.823 ns  ; controller:inst2|mux_select1[2] ; MACsqrd[15] ; clk        ;
; N/A                                     ; None                                                ; 31.816 ns  ; controller:inst2|mux_select1[2] ; MACsqrd[14] ; clk        ;
; N/A                                     ; None                                                ; 31.787 ns  ; controller:inst2|mux_select1[3] ; MACsqrd[12] ; clk        ;
; N/A                                     ; None                                                ; 31.730 ns  ; controller:inst2|mux_select1[3] ; MACsqrd[13] ; clk        ;
; N/A                                     ; None                                                ; 31.717 ns  ; controller:inst2|mux_select1[2] ; MACsqrd[10] ; clk        ;
; N/A                                     ; None                                                ; 31.711 ns  ; controller:inst2|mux_select1[3] ; MACsqrd[15] ; clk        ;
; N/A                                     ; None                                                ; 31.704 ns  ; controller:inst2|mux_select1[3] ; MACsqrd[14] ; clk        ;
; N/A                                     ; None                                                ; 31.620 ns  ; controller:inst2|mux_select1[3] ; MACsqrd[10] ; clk        ;
; N/A                                     ; None                                                ; 31.470 ns  ; controller:inst2|mux_select1[1] ; MACsqrd[7]  ; clk        ;
; N/A                                     ; None                                                ; 31.224 ns  ; reg96bitV:inst18|Dout3[4]       ; MACsqrd[10] ; clk        ;
; N/A                                     ; None                                                ; 31.224 ns  ; reg96bitV:inst18|Dout3[4]       ; MACsqrd[12] ; clk        ;
; N/A                                     ; None                                                ; 31.142 ns  ; reg96bitV:inst18|Dout4[3]       ; MACsqrd[10] ; clk        ;
; N/A                                     ; None                                                ; 31.142 ns  ; reg96bitV:inst18|Dout4[3]       ; MACsqrd[12] ; clk        ;
; N/A                                     ; None                                                ; 31.116 ns  ; controller:inst2|mux_select1[2] ; MACsqrd[8]  ; clk        ;
; N/A                                     ; None                                                ; 31.059 ns  ; reg96bitV:inst18|Dout2[3]       ; MACsqrd[10] ; clk        ;
; N/A                                     ; None                                                ; 31.059 ns  ; reg96bitV:inst18|Dout2[3]       ; MACsqrd[12] ; clk        ;
; N/A                                     ; None                                                ; 31.042 ns  ; controller:inst2|mux_select1[2] ; MACsqrd[9]  ; clk        ;
; N/A                                     ; None                                                ; 31.026 ns  ; reg96bitV:inst18|Dout3[4]       ; MACsqrd[13] ; clk        ;
; N/A                                     ; None                                                ; 31.021 ns  ; reg96bitV:inst18|Dout4[4]       ; MACsqrd[10] ; clk        ;
; N/A                                     ; None                                                ; 31.021 ns  ; reg96bitV:inst18|Dout4[4]       ; MACsqrd[12] ; clk        ;
; N/A                                     ; None                                                ; 31.019 ns  ; controller:inst2|mux_select1[3] ; MACsqrd[8]  ; clk        ;
; N/A                                     ; None                                                ; 31.007 ns  ; reg96bitV:inst18|Dout3[4]       ; MACsqrd[15] ; clk        ;
; N/A                                     ; None                                                ; 31.000 ns  ; reg96bitV:inst18|Dout3[4]       ; MACsqrd[14] ; clk        ;
; N/A                                     ; None                                                ; 30.946 ns  ; controller:inst2|mux_select1[2] ; MACsqrd[11] ; clk        ;
; N/A                                     ; None                                                ; 30.945 ns  ; controller:inst2|mux_select1[3] ; MACsqrd[9]  ; clk        ;
; N/A                                     ; None                                                ; 30.944 ns  ; reg96bitV:inst18|Dout4[3]       ; MACsqrd[13] ; clk        ;
; N/A                                     ; None                                                ; 30.925 ns  ; reg96bitV:inst18|Dout4[3]       ; MACsqrd[15] ; clk        ;
; N/A                                     ; None                                                ; 30.918 ns  ; reg96bitV:inst18|Dout4[3]       ; MACsqrd[14] ; clk        ;
; N/A                                     ; None                                                ; 30.897 ns  ; reg96bitV:inst18|Dout3[3]       ; MACsqrd[10] ; clk        ;
; N/A                                     ; None                                                ; 30.897 ns  ; reg96bitV:inst18|Dout3[3]       ; MACsqrd[12] ; clk        ;
; N/A                                     ; None                                                ; 30.861 ns  ; reg96bitV:inst18|Dout2[3]       ; MACsqrd[13] ; clk        ;
; N/A                                     ; None                                                ; 30.849 ns  ; controller:inst2|mux_select1[3] ; MACsqrd[11] ; clk        ;
; N/A                                     ; None                                                ; 30.842 ns  ; reg96bitV:inst18|Dout2[3]       ; MACsqrd[15] ; clk        ;
; N/A                                     ; None                                                ; 30.835 ns  ; reg96bitV:inst18|Dout2[3]       ; MACsqrd[14] ; clk        ;
; N/A                                     ; None                                                ; 30.823 ns  ; reg96bitV:inst18|Dout4[4]       ; MACsqrd[13] ; clk        ;
; N/A                                     ; None                                                ; 30.810 ns  ; controller:inst2|mux_select1[1] ; MACsqrd[6]  ; clk        ;
; N/A                                     ; None                                                ; 30.804 ns  ; reg96bitV:inst18|Dout4[4]       ; MACsqrd[15] ; clk        ;
; N/A                                     ; None                                                ; 30.797 ns  ; reg96bitV:inst18|Dout4[4]       ; MACsqrd[14] ; clk        ;
; N/A                                     ; None                                                ; 30.789 ns  ; controller:inst2|mux_select1[1] ; MACsqrd[3]  ; clk        ;
; N/A                                     ; None                                                ; 30.750 ns  ; controller:inst2|mux_select1[0] ; MACsqrd[7]  ; clk        ;
; N/A                                     ; None                                                ; 30.699 ns  ; reg96bitV:inst18|Dout3[3]       ; MACsqrd[13] ; clk        ;
; N/A                                     ; None                                                ; 30.680 ns  ; reg96bitV:inst18|Dout3[3]       ; MACsqrd[15] ; clk        ;
; N/A                                     ; None                                                ; 30.673 ns  ; reg96bitV:inst18|Dout2[4]       ; MACsqrd[10] ; clk        ;
; N/A                                     ; None                                                ; 30.673 ns  ; reg96bitV:inst18|Dout2[4]       ; MACsqrd[12] ; clk        ;
; N/A                                     ; None                                                ; 30.673 ns  ; reg96bitV:inst18|Dout3[3]       ; MACsqrd[14] ; clk        ;
; N/A                                     ; None                                                ; 30.637 ns  ; controller:inst2|mux_select1[1] ; MACsqrd[5]  ; clk        ;
; N/A                                     ; None                                                ; 30.623 ns  ; reg96bitV:inst18|Dout3[4]       ; MACsqrd[8]  ; clk        ;
; N/A                                     ; None                                                ; 30.549 ns  ; reg96bitV:inst18|Dout3[4]       ; MACsqrd[9]  ; clk        ;
; N/A                                     ; None                                                ; 30.541 ns  ; reg96bitV:inst18|Dout4[3]       ; MACsqrd[8]  ; clk        ;
; N/A                                     ; None                                                ; 30.519 ns  ; controller:inst2|mux_select1[0] ; MACsqrd[3]  ; clk        ;
; N/A                                     ; None                                                ; 30.475 ns  ; reg96bitV:inst18|Dout2[4]       ; MACsqrd[13] ; clk        ;
; N/A                                     ; None                                                ; 30.467 ns  ; reg96bitV:inst18|Dout4[3]       ; MACsqrd[9]  ; clk        ;
; N/A                                     ; None                                                ; 30.458 ns  ; reg96bitV:inst18|Dout2[3]       ; MACsqrd[8]  ; clk        ;
; N/A                                     ; None                                                ; 30.456 ns  ; reg96bitV:inst18|Dout2[4]       ; MACsqrd[15] ; clk        ;
; N/A                                     ; None                                                ; 30.453 ns  ; reg96bitV:inst18|Dout3[4]       ; MACsqrd[11] ; clk        ;
; N/A                                     ; None                                                ; 30.449 ns  ; reg96bitV:inst18|Dout2[4]       ; MACsqrd[14] ; clk        ;
; N/A                                     ; None                                                ; 30.420 ns  ; reg96bitV:inst18|Dout4[4]       ; MACsqrd[8]  ; clk        ;
; N/A                                     ; None                                                ; 30.384 ns  ; reg96bitV:inst18|Dout2[3]       ; MACsqrd[9]  ; clk        ;
; N/A                                     ; None                                                ; 30.371 ns  ; reg96bitV:inst18|Dout4[3]       ; MACsqrd[11] ; clk        ;
; N/A                                     ; None                                                ; 30.367 ns  ; controller:inst2|mux_select1[0] ; MACsqrd[5]  ; clk        ;
; N/A                                     ; None                                                ; 30.346 ns  ; reg96bitV:inst18|Dout4[4]       ; MACsqrd[9]  ; clk        ;
; N/A                                     ; None                                                ; 30.296 ns  ; reg96bitV:inst18|Dout3[3]       ; MACsqrd[8]  ; clk        ;
; N/A                                     ; None                                                ; 30.288 ns  ; reg96bitV:inst18|Dout2[3]       ; MACsqrd[11] ; clk        ;
; N/A                                     ; None                                                ; 30.250 ns  ; reg96bitV:inst18|Dout4[4]       ; MACsqrd[11] ; clk        ;
; N/A                                     ; None                                                ; 30.236 ns  ; reg96bitV:inst18|Dout8[3]       ; MACsqrd[10] ; clk        ;
; N/A                                     ; None                                                ; 30.236 ns  ; reg96bitV:inst18|Dout8[3]       ; MACsqrd[12] ; clk        ;
; N/A                                     ; None                                                ; 30.223 ns  ; reg96bitV:inst18|Dout8[4]       ; MACsqrd[10] ; clk        ;
; N/A                                     ; None                                                ; 30.223 ns  ; reg96bitV:inst18|Dout8[4]       ; MACsqrd[12] ; clk        ;
; N/A                                     ; None                                                ; 30.222 ns  ; reg96bitV:inst18|Dout3[3]       ; MACsqrd[9]  ; clk        ;
; N/A                                     ; None                                                ; 30.150 ns  ; reg96bitV:inst18|Dout2[1]       ; MACsqrd[13] ; clk        ;
; N/A                                     ; None                                                ; 30.131 ns  ; reg96bitV:inst18|Dout2[1]       ; MACsqrd[15] ; clk        ;
; N/A                                     ; None                                                ; 30.126 ns  ; reg96bitV:inst18|Dout3[3]       ; MACsqrd[11] ; clk        ;
; N/A                                     ; None                                                ; 30.124 ns  ; reg96bitV:inst18|Dout2[1]       ; MACsqrd[14] ; clk        ;
; N/A                                     ; None                                                ; 30.090 ns  ; controller:inst2|mux_select1[0] ; MACsqrd[6]  ; clk        ;
; N/A                                     ; None                                                ; 30.075 ns  ; reg96bitV:inst18|Dout9[3]       ; MACsqrd[10] ; clk        ;
; N/A                                     ; None                                                ; 30.075 ns  ; reg96bitV:inst18|Dout9[3]       ; MACsqrd[12] ; clk        ;
; N/A                                     ; None                                                ; 30.072 ns  ; reg96bitV:inst18|Dout2[4]       ; MACsqrd[8]  ; clk        ;
; N/A                                     ; None                                                ; 30.060 ns  ; controller:inst2|mux_select1[1] ; MACsqrd[4]  ; clk        ;
; N/A                                     ; None                                                ; 30.040 ns  ; reg96bitV:inst18|Dout2[1]       ; MACsqrd[10] ; clk        ;
; N/A                                     ; None                                                ; 30.040 ns  ; reg96bitV:inst18|Dout2[1]       ; MACsqrd[12] ; clk        ;
; N/A                                     ; None                                                ; 30.038 ns  ; reg96bitV:inst18|Dout8[3]       ; MACsqrd[13] ; clk        ;
; N/A                                     ; None                                                ; 30.025 ns  ; reg96bitV:inst18|Dout8[4]       ; MACsqrd[13] ; clk        ;
; N/A                                     ; None                                                ; 30.019 ns  ; reg96bitV:inst18|Dout8[3]       ; MACsqrd[15] ; clk        ;
; N/A                                     ; None                                                ; 30.012 ns  ; reg96bitV:inst18|Dout12[5]      ; MACsqrd[10] ; clk        ;
; N/A                                     ; None                                                ; 30.012 ns  ; reg96bitV:inst18|Dout12[5]      ; MACsqrd[12] ; clk        ;
; N/A                                     ; None                                                ; 30.012 ns  ; reg96bitV:inst18|Dout8[3]       ; MACsqrd[14] ; clk        ;
; N/A                                     ; None                                                ; 30.006 ns  ; reg96bitV:inst18|Dout8[4]       ; MACsqrd[15] ; clk        ;
; N/A                                     ; None                                                ; 29.999 ns  ; reg96bitV:inst18|Dout8[4]       ; MACsqrd[14] ; clk        ;
; N/A                                     ; None                                                ; 29.998 ns  ; reg96bitV:inst18|Dout2[4]       ; MACsqrd[9]  ; clk        ;
; N/A                                     ; None                                                ; 29.995 ns  ; reg96bitV:inst18|Dout3[2]       ; MACsqrd[10] ; clk        ;
; N/A                                     ; None                                                ; 29.995 ns  ; reg96bitV:inst18|Dout3[2]       ; MACsqrd[12] ; clk        ;
; N/A                                     ; None                                                ; 29.902 ns  ; reg96bitV:inst18|Dout2[4]       ; MACsqrd[11] ; clk        ;
; N/A                                     ; None                                                ; 29.898 ns  ; reg96bitV:inst18|Dout5[5]       ; MACsqrd[10] ; clk        ;
; N/A                                     ; None                                                ; 29.898 ns  ; reg96bitV:inst18|Dout5[5]       ; MACsqrd[12] ; clk        ;
; N/A                                     ; None                                                ; 29.877 ns  ; reg96bitV:inst18|Dout9[3]       ; MACsqrd[13] ; clk        ;
; N/A                                     ; None                                                ; 29.861 ns  ; reg96bitV:inst18|Dout3[1]       ; MACsqrd[13] ; clk        ;
; N/A                                     ; None                                                ; 29.858 ns  ; reg96bitV:inst18|Dout9[3]       ; MACsqrd[15] ; clk        ;
; N/A                                     ; None                                                ; 29.851 ns  ; reg96bitV:inst18|Dout9[3]       ; MACsqrd[14] ; clk        ;
; N/A                                     ; None                                                ; 29.842 ns  ; reg96bitV:inst18|Dout3[1]       ; MACsqrd[15] ; clk        ;
; N/A                                     ; None                                                ; 29.835 ns  ; reg96bitV:inst18|Dout3[1]       ; MACsqrd[14] ; clk        ;
; N/A                                     ; None                                                ; 29.814 ns  ; reg96bitV:inst18|Dout12[5]      ; MACsqrd[13] ; clk        ;
; N/A                                     ; None                                                ; 29.797 ns  ; reg96bitV:inst18|Dout3[2]       ; MACsqrd[13] ; clk        ;
; N/A                                     ; None                                                ; 29.795 ns  ; reg96bitV:inst18|Dout12[5]      ; MACsqrd[15] ; clk        ;
; N/A                                     ; None                                                ; 29.790 ns  ; controller:inst2|mux_select1[0] ; MACsqrd[4]  ; clk        ;
; N/A                                     ; None                                                ; 29.788 ns  ; reg96bitV:inst18|Dout12[5]      ; MACsqrd[14] ; clk        ;
; N/A                                     ; None                                                ; 29.778 ns  ; reg96bitV:inst18|Dout3[5]       ; MACsqrd[10] ; clk        ;
; N/A                                     ; None                                                ; 29.778 ns  ; reg96bitV:inst18|Dout3[5]       ; MACsqrd[12] ; clk        ;
; N/A                                     ; None                                                ; 29.778 ns  ; reg96bitV:inst18|Dout3[2]       ; MACsqrd[15] ; clk        ;
; N/A                                     ; None                                                ; 29.771 ns  ; reg96bitV:inst18|Dout3[2]       ; MACsqrd[14] ; clk        ;
; N/A                                     ; None                                                ; 29.751 ns  ; reg96bitV:inst18|Dout3[1]       ; MACsqrd[10] ; clk        ;
; N/A                                     ; None                                                ; 29.751 ns  ; reg96bitV:inst18|Dout3[1]       ; MACsqrd[12] ; clk        ;
; N/A                                     ; None                                                ; 29.700 ns  ; reg96bitV:inst18|Dout5[5]       ; MACsqrd[13] ; clk        ;
; N/A                                     ; None                                                ; 29.690 ns  ; reg96bitV:inst18|Dout9[5]       ; MACsqrd[10] ; clk        ;
; N/A                                     ; None                                                ; 29.690 ns  ; reg96bitV:inst18|Dout9[5]       ; MACsqrd[12] ; clk        ;
; N/A                                     ; None                                                ; 29.681 ns  ; reg96bitV:inst18|Dout5[5]       ; MACsqrd[15] ; clk        ;
; N/A                                     ; None                                                ; 29.674 ns  ; reg96bitV:inst18|Dout5[5]       ; MACsqrd[14] ; clk        ;
; N/A                                     ; None                                                ; 29.670 ns  ; controller:inst2|mux_select1[2] ; MACsqrd[7]  ; clk        ;
; N/A                                     ; None                                                ; 29.635 ns  ; reg96bitV:inst18|Dout8[3]       ; MACsqrd[8]  ; clk        ;
; N/A                                     ; None                                                ; 29.622 ns  ; reg96bitV:inst18|Dout8[4]       ; MACsqrd[8]  ; clk        ;
; N/A                                     ; None                                                ; 29.580 ns  ; reg96bitV:inst18|Dout3[5]       ; MACsqrd[13] ; clk        ;
; N/A                                     ; None                                                ; 29.573 ns  ; controller:inst2|mux_select1[3] ; MACsqrd[7]  ; clk        ;
; N/A                                     ; None                                                ; 29.561 ns  ; reg96bitV:inst18|Dout8[3]       ; MACsqrd[9]  ; clk        ;
; N/A                                     ; None                                                ; 29.561 ns  ; reg96bitV:inst18|Dout3[5]       ; MACsqrd[15] ; clk        ;
; N/A                                     ; None                                                ; 29.554 ns  ; reg96bitV:inst18|Dout3[5]       ; MACsqrd[14] ; clk        ;
; N/A                                     ; None                                                ; 29.548 ns  ; reg96bitV:inst18|Dout8[4]       ; MACsqrd[9]  ; clk        ;
; N/A                                     ; None                                                ; 29.539 ns  ; reg96bitV:inst18|Dout8[2]       ; MACsqrd[10] ; clk        ;
; N/A                                     ; None                                                ; 29.539 ns  ; reg96bitV:inst18|Dout8[2]       ; MACsqrd[12] ; clk        ;
; N/A                                     ; None                                                ; 29.501 ns  ; controller:inst2|mux_select1[1] ; MACsqrd[2]  ; clk        ;
; N/A                                     ; None                                                ; 29.492 ns  ; reg96bitV:inst18|Dout9[4]       ; MACsqrd[10] ; clk        ;
; N/A                                     ; None                                                ; 29.492 ns  ; reg96bitV:inst18|Dout9[4]       ; MACsqrd[12] ; clk        ;
; N/A                                     ; None                                                ; 29.492 ns  ; reg96bitV:inst18|Dout9[5]       ; MACsqrd[13] ; clk        ;
; N/A                                     ; None                                                ; 29.474 ns  ; reg96bitV:inst18|Dout9[3]       ; MACsqrd[8]  ; clk        ;
; N/A                                     ; None                                                ; 29.473 ns  ; reg96bitV:inst18|Dout9[5]       ; MACsqrd[15] ; clk        ;
; N/A                                     ; None                                                ; 29.466 ns  ; reg96bitV:inst18|Dout9[5]       ; MACsqrd[14] ; clk        ;
; N/A                                     ; None                                                ; 29.465 ns  ; reg96bitV:inst18|Dout8[3]       ; MACsqrd[11] ; clk        ;
; N/A                                     ; None                                                ; 29.452 ns  ; reg96bitV:inst18|Dout8[4]       ; MACsqrd[11] ; clk        ;
; N/A                                     ; None                                                ; 29.439 ns  ; reg96bitV:inst18|Dout2[1]       ; MACsqrd[8]  ; clk        ;
; N/A                                     ; None                                                ; 29.436 ns  ; reg96bitV:inst18|Dout2[0]       ; MACsqrd[12] ; clk        ;
; N/A                                     ; None                                                ; 29.430 ns  ; reg96bitV:inst18|Dout3[7]       ; MACsqrd[13] ; clk        ;
; N/A                                     ; None                                                ; 29.427 ns  ; reg96bitV:inst18|Dout12[0]      ; MACsqrd[12] ; clk        ;
; N/A                                     ; None                                                ; 29.411 ns  ; reg96bitV:inst18|Dout12[5]      ; MACsqrd[8]  ; clk        ;
; N/A                                     ; None                                                ; 29.411 ns  ; reg96bitV:inst18|Dout3[7]       ; MACsqrd[15] ; clk        ;
; N/A                                     ; None                                                ; 29.404 ns  ; reg96bitV:inst18|Dout3[7]       ; MACsqrd[14] ; clk        ;
; N/A                                     ; None                                                ; 29.400 ns  ; reg96bitV:inst18|Dout9[3]       ; MACsqrd[9]  ; clk        ;
; N/A                                     ; None                                                ; 29.394 ns  ; controller:inst2|mux_select1[2] ; MACsqrd[3]  ; clk        ;
; N/A                                     ; None                                                ; 29.394 ns  ; reg96bitV:inst18|Dout3[2]       ; MACsqrd[8]  ; clk        ;
; N/A                                     ; None                                                ; 29.378 ns  ; reg96bitV:inst18|Dout8[6]       ; MACsqrd[13] ; clk        ;
; N/A                                     ; None                                                ; 29.373 ns  ; reg96bitV:inst18|Dout8[1]       ; MACsqrd[13] ; clk        ;
; N/A                                     ; None                                                ; 29.365 ns  ; reg96bitV:inst18|Dout2[1]       ; MACsqrd[9]  ; clk        ;
; N/A                                     ; None                                                ; 29.361 ns  ; reg96bitV:inst18|Dout2[0]       ; MACsqrd[13] ; clk        ;
; N/A                                     ; None                                                ; 29.359 ns  ; reg96bitV:inst18|Dout8[6]       ; MACsqrd[15] ; clk        ;
; N/A                                     ; None                                                ; 29.354 ns  ; reg96bitV:inst18|Dout8[1]       ; MACsqrd[15] ; clk        ;
; N/A                                     ; None                                                ; 29.352 ns  ; reg96bitV:inst18|Dout12[0]      ; MACsqrd[13] ; clk        ;
; N/A                                     ; None                                                ; 29.352 ns  ; reg96bitV:inst18|Dout8[6]       ; MACsqrd[14] ; clk        ;
; N/A                                     ; None                                                ; 29.349 ns  ; reg96bitV:inst18|Dout4[0]       ; MACsqrd[12] ; clk        ;
; N/A                                     ; None                                                ; 29.347 ns  ; reg96bitV:inst18|Dout8[1]       ; MACsqrd[14] ; clk        ;
; N/A                                     ; None                                                ; 29.342 ns  ; reg96bitV:inst18|Dout2[0]       ; MACsqrd[15] ; clk        ;
; N/A                                     ; None                                                ; 29.341 ns  ; reg96bitV:inst18|Dout8[2]       ; MACsqrd[13] ; clk        ;
; N/A                                     ; None                                                ; 29.337 ns  ; reg96bitV:inst18|Dout12[5]      ; MACsqrd[9]  ; clk        ;
; N/A                                     ; None                                                ; 29.335 ns  ; reg96bitV:inst18|Dout2[0]       ; MACsqrd[14] ; clk        ;
; N/A                                     ; None                                                ; 29.333 ns  ; reg96bitV:inst18|Dout12[0]      ; MACsqrd[15] ; clk        ;
; N/A                                     ; None                                                ; 29.326 ns  ; reg96bitV:inst18|Dout12[0]      ; MACsqrd[14] ; clk        ;
; N/A                                     ; None                                                ; 29.322 ns  ; reg96bitV:inst18|Dout8[2]       ; MACsqrd[15] ; clk        ;
; N/A                                     ; None                                                ; 29.320 ns  ; reg96bitV:inst18|Dout3[2]       ; MACsqrd[9]  ; clk        ;
; N/A                                     ; None                                                ; 29.315 ns  ; reg96bitV:inst18|Dout8[2]       ; MACsqrd[14] ; clk        ;
; N/A                                     ; None                                                ; 29.306 ns  ; reg96bitV:inst18|Dout4[1]       ; MACsqrd[13] ; clk        ;
; N/A                                     ; None                                                ; 29.304 ns  ; reg96bitV:inst18|Dout9[3]       ; MACsqrd[11] ; clk        ;
; N/A                                     ; None                                                ; 29.297 ns  ; reg96bitV:inst18|Dout5[5]       ; MACsqrd[8]  ; clk        ;
; N/A                                     ; None                                                ; 29.294 ns  ; reg96bitV:inst18|Dout9[4]       ; MACsqrd[13] ; clk        ;
; N/A                                     ; None                                                ; 29.287 ns  ; reg96bitV:inst18|Dout4[1]       ; MACsqrd[15] ; clk        ;
; N/A                                     ; None                                                ; 29.280 ns  ; reg96bitV:inst18|Dout4[1]       ; MACsqrd[14] ; clk        ;
; N/A                                     ; None                                                ; 29.275 ns  ; reg96bitV:inst18|Dout9[4]       ; MACsqrd[15] ; clk        ;
; N/A                                     ; None                                                ; 29.274 ns  ; reg96bitV:inst18|Dout4[0]       ; MACsqrd[13] ; clk        ;
; N/A                                     ; None                                                ; 29.269 ns  ; reg96bitV:inst18|Dout2[1]       ; MACsqrd[11] ; clk        ;
; N/A                                     ; None                                                ; 29.268 ns  ; reg96bitV:inst18|Dout9[4]       ; MACsqrd[14] ; clk        ;
; N/A                                     ; None                                                ; 29.264 ns  ; controller:inst2|mux_select1[3] ; MACsqrd[3]  ; clk        ;
; N/A                                     ; None                                                ; 29.263 ns  ; reg96bitV:inst18|Dout8[1]       ; MACsqrd[10] ; clk        ;
; N/A                                     ; None                                                ; 29.263 ns  ; reg96bitV:inst18|Dout8[1]       ; MACsqrd[12] ; clk        ;
; N/A                                     ; None                                                ; 29.255 ns  ; reg96bitV:inst18|Dout4[0]       ; MACsqrd[15] ; clk        ;
; N/A                                     ; None                                                ; 29.248 ns  ; reg96bitV:inst18|Dout4[0]       ; MACsqrd[14] ; clk        ;
; N/A                                     ; None                                                ; 29.242 ns  ; controller:inst2|mux_select1[2] ; MACsqrd[5]  ; clk        ;
; N/A                                     ; None                                                ; 29.241 ns  ; reg96bitV:inst18|Dout12[5]      ; MACsqrd[11] ; clk        ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;            ;                                 ;             ;            ;
+-----------------------------------------+-----------------------------------------------------+------------+---------------------------------+-------------+------------+


+-----------------------------------------------------------------------------------------------+
; th                                                                                            ;
+---------------+-------------+-----------+---------+--------------------------------+----------+
; Minimum Slack ; Required th ; Actual th ; From    ; To                             ; To Clock ;
+---------------+-------------+-----------+---------+--------------------------------+----------+
; N/A           ; None        ; 10.511 ns ; din[2]  ; demux1to12:inst|Data_out10[2]  ; clk      ;
; N/A           ; None        ; 10.380 ns ; din[2]  ; demux1to12:inst|Data_out10[2]  ; cf_load  ;
; N/A           ; None        ; 10.277 ns ; din[7]  ; demux1to12:inst|Data_out10[7]  ; clk      ;
; N/A           ; None        ; 10.146 ns ; din[7]  ; demux1to12:inst|Data_out10[7]  ; cf_load  ;
; N/A           ; None        ; 9.601 ns  ; din[0]  ; demux1to12:inst|Data_out10[0]  ; clk      ;
; N/A           ; None        ; 9.588 ns  ; din[1]  ; demux1to12:inst|Data_out10[1]  ; clk      ;
; N/A           ; None        ; 9.572 ns  ; din[3]  ; demux1to12:inst|Data_out10[3]  ; clk      ;
; N/A           ; None        ; 9.572 ns  ; din[7]  ; demux1to12:inst|Data_out11[7]  ; clk      ;
; N/A           ; None        ; 9.470 ns  ; din[0]  ; demux1to12:inst|Data_out10[0]  ; cf_load  ;
; N/A           ; None        ; 9.457 ns  ; din[1]  ; demux1to12:inst|Data_out10[1]  ; cf_load  ;
; N/A           ; None        ; 9.441 ns  ; din[3]  ; demux1to12:inst|Data_out10[3]  ; cf_load  ;
; N/A           ; None        ; 9.441 ns  ; din[7]  ; demux1to12:inst|Data_out11[7]  ; cf_load  ;
; N/A           ; None        ; 9.241 ns  ; din[2]  ; demux1to12:inst|Data_out11[2]  ; clk      ;
; N/A           ; None        ; 9.124 ns  ; din[5]  ; demux1to12:inst|Data_out10[5]  ; clk      ;
; N/A           ; None        ; 9.110 ns  ; din[2]  ; demux1to12:inst|Data_out11[2]  ; cf_load  ;
; N/A           ; None        ; 9.102 ns  ; din[3]  ; demux1to12:inst|Data_out11[3]  ; clk      ;
; N/A           ; None        ; 8.993 ns  ; din[5]  ; demux1to12:inst|Data_out10[5]  ; cf_load  ;
; N/A           ; None        ; 8.971 ns  ; din[3]  ; demux1to12:inst|Data_out11[3]  ; cf_load  ;
; N/A           ; None        ; 8.863 ns  ; din[6]  ; demux1to12:inst|Data_out10[6]  ; clk      ;
; N/A           ; None        ; 8.732 ns  ; din[6]  ; demux1to12:inst|Data_out10[6]  ; cf_load  ;
; N/A           ; None        ; 8.619 ns  ; din[5]  ; demux1to12:inst|Data_out11[5]  ; clk      ;
; N/A           ; None        ; 8.488 ns  ; din[5]  ; demux1to12:inst|Data_out11[5]  ; cf_load  ;
; N/A           ; None        ; 8.448 ns  ; din[4]  ; demux1to12:inst|Data_out10[4]  ; clk      ;
; N/A           ; None        ; 8.391 ns  ; din[0]  ; demux1to12:inst|Data_out11[0]  ; clk      ;
; N/A           ; None        ; 8.364 ns  ; din[6]  ; demux1to12:inst|Data_out11[6]  ; clk      ;
; N/A           ; None        ; 8.317 ns  ; din[4]  ; demux1to12:inst|Data_out10[4]  ; cf_load  ;
; N/A           ; None        ; 8.279 ns  ; din[1]  ; demux1to12:inst|Data_out11[1]  ; clk      ;
; N/A           ; None        ; 8.260 ns  ; din[0]  ; demux1to12:inst|Data_out11[0]  ; cf_load  ;
; N/A           ; None        ; 8.233 ns  ; din[6]  ; demux1to12:inst|Data_out11[6]  ; cf_load  ;
; N/A           ; None        ; 8.148 ns  ; din[1]  ; demux1to12:inst|Data_out11[1]  ; cf_load  ;
; N/A           ; None        ; 7.924 ns  ; din[4]  ; demux1to12:inst|Data_out11[4]  ; clk      ;
; N/A           ; None        ; 7.833 ns  ; din[7]  ; demux1to12:inst|Data_out8[7]   ; clk      ;
; N/A           ; None        ; 7.793 ns  ; din[4]  ; demux1to12:inst|Data_out11[4]  ; cf_load  ;
; N/A           ; None        ; 7.702 ns  ; din[7]  ; demux1to12:inst|Data_out8[7]   ; cf_load  ;
; N/A           ; None        ; 7.345 ns  ; din[3]  ; demux1to12:inst|Data_out6[3]   ; clk      ;
; N/A           ; None        ; 7.236 ns  ; din[0]  ; demux1to12:inst|Data_out8[0]   ; clk      ;
; N/A           ; None        ; 7.214 ns  ; din[3]  ; demux1to12:inst|Data_out6[3]   ; cf_load  ;
; N/A           ; None        ; 7.206 ns  ; din[3]  ; demux1to12:inst|Data_out5[3]   ; clk      ;
; N/A           ; None        ; 7.105 ns  ; din[0]  ; demux1to12:inst|Data_out8[0]   ; cf_load  ;
; N/A           ; None        ; 7.075 ns  ; din[3]  ; demux1to12:inst|Data_out5[3]   ; cf_load  ;
; N/A           ; None        ; 6.956 ns  ; din[3]  ; demux1to12:inst|Data_out7[3]   ; clk      ;
; N/A           ; None        ; 6.862 ns  ; din[4]  ; demux1to12:inst|Data_out12[4]  ; clk      ;
; N/A           ; None        ; 6.825 ns  ; din[3]  ; demux1to12:inst|Data_out7[3]   ; cf_load  ;
; N/A           ; None        ; 6.788 ns  ; din[5]  ; demux1to12:inst|Data_out1[5]   ; clk      ;
; N/A           ; None        ; 6.731 ns  ; din[4]  ; demux1to12:inst|Data_out12[4]  ; cf_load  ;
; N/A           ; None        ; 6.657 ns  ; din[5]  ; demux1to12:inst|Data_out1[5]   ; cf_load  ;
; N/A           ; None        ; 6.625 ns  ; din[0]  ; demux1to12:inst|Data_out6[0]   ; clk      ;
; N/A           ; None        ; 6.625 ns  ; din[7]  ; demux1to12:inst|Data_out1[7]   ; clk      ;
; N/A           ; None        ; 6.619 ns  ; din[7]  ; demux1to12:inst|Data_out6[7]   ; clk      ;
; N/A           ; None        ; 6.610 ns  ; din[3]  ; demux1to12:inst|Data_out2[3]   ; clk      ;
; N/A           ; None        ; 6.603 ns  ; din[2]  ; demux1to12:inst|Data_out12[2]  ; clk      ;
; N/A           ; None        ; 6.552 ns  ; din[0]  ; demux1to12:inst|Data_out7[0]   ; clk      ;
; N/A           ; None        ; 6.494 ns  ; din[0]  ; demux1to12:inst|Data_out6[0]   ; cf_load  ;
; N/A           ; None        ; 6.494 ns  ; din[7]  ; demux1to12:inst|Data_out1[7]   ; cf_load  ;
; N/A           ; None        ; 6.488 ns  ; din[7]  ; demux1to12:inst|Data_out6[7]   ; cf_load  ;
; N/A           ; None        ; 6.479 ns  ; din[3]  ; demux1to12:inst|Data_out2[3]   ; cf_load  ;
; N/A           ; None        ; 6.472 ns  ; din[2]  ; demux1to12:inst|Data_out12[2]  ; cf_load  ;
; N/A           ; None        ; 6.471 ns  ; din[3]  ; demux1to12:inst|Data_out3[3]   ; clk      ;
; N/A           ; None        ; 6.447 ns  ; din[0]  ; demux1to12:inst|Data_out5[0]   ; clk      ;
; N/A           ; None        ; 6.421 ns  ; din[0]  ; demux1to12:inst|Data_out7[0]   ; cf_load  ;
; N/A           ; None        ; 6.407 ns  ; din[4]  ; demux1to12:inst|Data_out2[4]   ; clk      ;
; N/A           ; None        ; 6.366 ns  ; din[2]  ; demux1to12:inst|Data_out1[2]   ; clk      ;
; N/A           ; None        ; 6.341 ns  ; din[0]  ; demux1to12:inst|Data_out2[0]   ; clk      ;
; N/A           ; None        ; 6.340 ns  ; din[3]  ; demux1to12:inst|Data_out3[3]   ; cf_load  ;
; N/A           ; None        ; 6.332 ns  ; din[3]  ; demux1to12:inst|Data_out8[3]   ; clk      ;
; N/A           ; None        ; 6.316 ns  ; din[0]  ; demux1to12:inst|Data_out5[0]   ; cf_load  ;
; N/A           ; None        ; 6.311 ns  ; din[2]  ; demux1to12:inst|Data_out9[2]   ; clk      ;
; N/A           ; None        ; 6.310 ns  ; din[0]  ; demux1to12:inst|Data_out3[0]   ; clk      ;
; N/A           ; None        ; 6.290 ns  ; din[4]  ; demux1to12:inst|Data_out8[4]   ; clk      ;
; N/A           ; None        ; 6.281 ns  ; din[3]  ; demux1to12:inst|Data_out1[3]   ; clk      ;
; N/A           ; None        ; 6.276 ns  ; din[4]  ; demux1to12:inst|Data_out2[4]   ; cf_load  ;
; N/A           ; None        ; 6.248 ns  ; din[6]  ; demux1to12:inst|Data_out1[6]   ; clk      ;
; N/A           ; None        ; 6.235 ns  ; din[2]  ; demux1to12:inst|Data_out1[2]   ; cf_load  ;
; N/A           ; None        ; 6.215 ns  ; din[7]  ; demux1to12:inst|Data_out3[7]   ; clk      ;
; N/A           ; None        ; 6.210 ns  ; din[0]  ; demux1to12:inst|Data_out2[0]   ; cf_load  ;
; N/A           ; None        ; 6.207 ns  ; din[4]  ; demux1to12:inst|Data_out6[4]   ; clk      ;
; N/A           ; None        ; 6.206 ns  ; din[6]  ; demux1to12:inst|Data_out3[6]   ; clk      ;
; N/A           ; None        ; 6.201 ns  ; din[3]  ; demux1to12:inst|Data_out8[3]   ; cf_load  ;
; N/A           ; None        ; 6.180 ns  ; din[2]  ; demux1to12:inst|Data_out9[2]   ; cf_load  ;
; N/A           ; None        ; 6.179 ns  ; din[0]  ; demux1to12:inst|Data_out3[0]   ; cf_load  ;
; N/A           ; None        ; 6.167 ns  ; din[1]  ; demux1to12:inst|Data_out4[1]   ; clk      ;
; N/A           ; None        ; 6.163 ns  ; din[7]  ; demux1to12:inst|Data_out9[7]   ; clk      ;
; N/A           ; None        ; 6.159 ns  ; din[0]  ; demux1to12:inst|Data_out12[0]  ; clk      ;
; N/A           ; None        ; 6.159 ns  ; din[4]  ; demux1to12:inst|Data_out8[4]   ; cf_load  ;
; N/A           ; None        ; 6.157 ns  ; din[3]  ; demux1to12:inst|Data_out12[3]  ; clk      ;
; N/A           ; None        ; 6.150 ns  ; din[3]  ; demux1to12:inst|Data_out1[3]   ; cf_load  ;
; N/A           ; None        ; 6.130 ns  ; din[1]  ; demux1to12:inst|Data_out7[1]   ; clk      ;
; N/A           ; None        ; 6.117 ns  ; din[6]  ; demux1to12:inst|Data_out1[6]   ; cf_load  ;
; N/A           ; None        ; 6.112 ns  ; din[5]  ; demux1to12:inst|Data_out4[5]   ; clk      ;
; N/A           ; None        ; 6.106 ns  ; din[1]  ; demux1to12:inst|Data_out5[1]   ; clk      ;
; N/A           ; None        ; 6.097 ns  ; din[1]  ; demux1to12:inst|Data_out1[1]   ; clk      ;
; N/A           ; None        ; 6.084 ns  ; din[7]  ; demux1to12:inst|Data_out3[7]   ; cf_load  ;
; N/A           ; None        ; 6.082 ns  ; din[4]  ; demux1to12:inst|Data_out5[4]   ; clk      ;
; N/A           ; None        ; 6.076 ns  ; din[4]  ; demux1to12:inst|Data_out6[4]   ; cf_load  ;
; N/A           ; None        ; 6.075 ns  ; din[6]  ; demux1to12:inst|Data_out3[6]   ; cf_load  ;
; N/A           ; None        ; 6.043 ns  ; din[2]  ; demux1to12:inst|Data_out2[2]   ; clk      ;
; N/A           ; None        ; 6.036 ns  ; din[1]  ; demux1to12:inst|Data_out4[1]   ; cf_load  ;
; N/A           ; None        ; 6.032 ns  ; din[7]  ; demux1to12:inst|Data_out9[7]   ; cf_load  ;
; N/A           ; None        ; 6.028 ns  ; din[0]  ; demux1to12:inst|Data_out12[0]  ; cf_load  ;
; N/A           ; None        ; 6.026 ns  ; din[3]  ; demux1to12:inst|Data_out12[3]  ; cf_load  ;
; N/A           ; None        ; 6.012 ns  ; din[6]  ; demux1to12:inst|Data_out7[6]   ; clk      ;
; N/A           ; None        ; 6.009 ns  ; din[5]  ; demux1to12:inst|Data_out9[5]   ; clk      ;
; N/A           ; None        ; 5.999 ns  ; din[1]  ; demux1to12:inst|Data_out7[1]   ; cf_load  ;
; N/A           ; None        ; 5.983 ns  ; din[6]  ; demux1to12:inst|Data_out5[6]   ; clk      ;
; N/A           ; None        ; 5.981 ns  ; din[5]  ; demux1to12:inst|Data_out4[5]   ; cf_load  ;
; N/A           ; None        ; 5.978 ns  ; din[3]  ; demux1to12:inst|Data_out9[3]   ; clk      ;
; N/A           ; None        ; 5.975 ns  ; din[1]  ; demux1to12:inst|Data_out5[1]   ; cf_load  ;
; N/A           ; None        ; 5.966 ns  ; din[1]  ; demux1to12:inst|Data_out1[1]   ; cf_load  ;
; N/A           ; None        ; 5.955 ns  ; din[2]  ; demux1to12:inst|Data_out3[2]   ; clk      ;
; N/A           ; None        ; 5.951 ns  ; din[4]  ; demux1to12:inst|Data_out5[4]   ; cf_load  ;
; N/A           ; None        ; 5.945 ns  ; din[6]  ; demux1to12:inst|Data_out2[6]   ; clk      ;
; N/A           ; None        ; 5.943 ns  ; din[6]  ; demux1to12:inst|Data_out8[6]   ; clk      ;
; N/A           ; None        ; 5.930 ns  ; din[1]  ; demux1to12:inst|Data_out12[1]  ; clk      ;
; N/A           ; None        ; 5.912 ns  ; din[2]  ; demux1to12:inst|Data_out2[2]   ; cf_load  ;
; N/A           ; None        ; 5.905 ns  ; din[6]  ; demux1to12:inst|Data_out6[6]   ; clk      ;
; N/A           ; None        ; 5.890 ns  ; din[6]  ; demux1to12:inst|Data_out4[6]   ; clk      ;
; N/A           ; None        ; 5.881 ns  ; din[6]  ; demux1to12:inst|Data_out7[6]   ; cf_load  ;
; N/A           ; None        ; 5.878 ns  ; din[5]  ; demux1to12:inst|Data_out9[5]   ; cf_load  ;
; N/A           ; None        ; 5.852 ns  ; din[6]  ; demux1to12:inst|Data_out5[6]   ; cf_load  ;
; N/A           ; None        ; 5.847 ns  ; din[3]  ; demux1to12:inst|Data_out9[3]   ; cf_load  ;
; N/A           ; None        ; 5.846 ns  ; din[3]  ; demux1to12:inst|Data_out4[3]   ; clk      ;
; N/A           ; None        ; 5.837 ns  ; din[4]  ; demux1to12:inst|Data_out7[4]   ; clk      ;
; N/A           ; None        ; 5.832 ns  ; din[5]  ; demux1to12:inst|Data_out12[5]  ; clk      ;
; N/A           ; None        ; 5.824 ns  ; din[2]  ; demux1to12:inst|Data_out3[2]   ; cf_load  ;
; N/A           ; None        ; 5.820 ns  ; din[4]  ; demux1to12:inst|Data_out3[4]   ; clk      ;
; N/A           ; None        ; 5.814 ns  ; din[6]  ; demux1to12:inst|Data_out2[6]   ; cf_load  ;
; N/A           ; None        ; 5.812 ns  ; din[6]  ; demux1to12:inst|Data_out8[6]   ; cf_load  ;
; N/A           ; None        ; 5.799 ns  ; din[1]  ; demux1to12:inst|Data_out12[1]  ; cf_load  ;
; N/A           ; None        ; 5.774 ns  ; din[6]  ; demux1to12:inst|Data_out6[6]   ; cf_load  ;
; N/A           ; None        ; 5.759 ns  ; din[6]  ; demux1to12:inst|Data_out4[6]   ; cf_load  ;
; N/A           ; None        ; 5.742 ns  ; din[5]  ; demux1to12:inst|Data_out3[5]   ; clk      ;
; N/A           ; None        ; 5.724 ns  ; din[4]  ; demux1to12:inst|Data_out4[4]   ; clk      ;
; N/A           ; None        ; 5.715 ns  ; din[1]  ; demux1to12:inst|Data_out6[1]   ; clk      ;
; N/A           ; None        ; 5.715 ns  ; din[3]  ; demux1to12:inst|Data_out4[3]   ; cf_load  ;
; N/A           ; None        ; 5.707 ns  ; din[7]  ; demux1to12:inst|Data_out5[7]   ; clk      ;
; N/A           ; None        ; 5.706 ns  ; din[4]  ; demux1to12:inst|Data_out7[4]   ; cf_load  ;
; N/A           ; None        ; 5.701 ns  ; din[2]  ; demux1to12:inst|Data_out4[2]   ; clk      ;
; N/A           ; None        ; 5.701 ns  ; din[5]  ; demux1to12:inst|Data_out12[5]  ; cf_load  ;
; N/A           ; None        ; 5.689 ns  ; din[4]  ; demux1to12:inst|Data_out3[4]   ; cf_load  ;
; N/A           ; None        ; 5.636 ns  ; din[2]  ; demux1to12:inst|Data_out8[2]   ; clk      ;
; N/A           ; None        ; 5.611 ns  ; din[5]  ; demux1to12:inst|Data_out3[5]   ; cf_load  ;
; N/A           ; None        ; 5.604 ns  ; din[7]  ; demux1to12:inst|Data_out7[7]   ; clk      ;
; N/A           ; None        ; 5.593 ns  ; din[4]  ; demux1to12:inst|Data_out4[4]   ; cf_load  ;
; N/A           ; None        ; 5.584 ns  ; din[1]  ; demux1to12:inst|Data_out6[1]   ; cf_load  ;
; N/A           ; None        ; 5.576 ns  ; din[7]  ; demux1to12:inst|Data_out5[7]   ; cf_load  ;
; N/A           ; None        ; 5.570 ns  ; din[2]  ; demux1to12:inst|Data_out4[2]   ; cf_load  ;
; N/A           ; None        ; 5.565 ns  ; din[1]  ; demux1to12:inst|Data_out2[1]   ; clk      ;
; N/A           ; None        ; 5.557 ns  ; din[2]  ; demux1to12:inst|Data_out7[2]   ; clk      ;
; N/A           ; None        ; 5.534 ns  ; din[0]  ; demux1to12:inst|Data_out1[0]   ; clk      ;
; N/A           ; None        ; 5.505 ns  ; din[2]  ; demux1to12:inst|Data_out8[2]   ; cf_load  ;
; N/A           ; None        ; 5.487 ns  ; din[7]  ; demux1to12:inst|Data_out4[7]   ; clk      ;
; N/A           ; None        ; 5.473 ns  ; din[7]  ; demux1to12:inst|Data_out7[7]   ; cf_load  ;
; N/A           ; None        ; 5.459 ns  ; din[5]  ; demux1to12:inst|Data_out6[5]   ; clk      ;
; N/A           ; None        ; 5.434 ns  ; din[1]  ; demux1to12:inst|Data_out2[1]   ; cf_load  ;
; N/A           ; None        ; 5.426 ns  ; din[2]  ; demux1to12:inst|Data_out7[2]   ; cf_load  ;
; N/A           ; None        ; 5.413 ns  ; din[6]  ; demux1to12:inst|Data_out12[6]  ; clk      ;
; N/A           ; None        ; 5.403 ns  ; din[0]  ; demux1to12:inst|Data_out1[0]   ; cf_load  ;
; N/A           ; None        ; 5.399 ns  ; din[1]  ; demux1to12:inst|Data_out8[1]   ; clk      ;
; N/A           ; None        ; 5.356 ns  ; din[7]  ; demux1to12:inst|Data_out4[7]   ; cf_load  ;
; N/A           ; None        ; 5.342 ns  ; din[5]  ; demux1to12:inst|Data_out2[5]   ; clk      ;
; N/A           ; None        ; 5.328 ns  ; din[0]  ; demux1to12:inst|Data_out4[0]   ; clk      ;
; N/A           ; None        ; 5.328 ns  ; din[5]  ; demux1to12:inst|Data_out6[5]   ; cf_load  ;
; N/A           ; None        ; 5.311 ns  ; din[1]  ; demux1to12:inst|Data_out3[1]   ; clk      ;
; N/A           ; None        ; 5.282 ns  ; din[6]  ; demux1to12:inst|Data_out12[6]  ; cf_load  ;
; N/A           ; None        ; 5.268 ns  ; din[1]  ; demux1to12:inst|Data_out8[1]   ; cf_load  ;
; N/A           ; None        ; 5.253 ns  ; din[7]  ; demux1to12:inst|Data_out2[7]   ; clk      ;
; N/A           ; None        ; 5.225 ns  ; din[1]  ; demux1to12:inst|Data_out9[1]   ; clk      ;
; N/A           ; None        ; 5.221 ns  ; din[2]  ; demux1to12:inst|Data_out5[2]   ; clk      ;
; N/A           ; None        ; 5.211 ns  ; din[5]  ; demux1to12:inst|Data_out2[5]   ; cf_load  ;
; N/A           ; None        ; 5.205 ns  ; din[5]  ; demux1to12:inst|Data_out5[5]   ; clk      ;
; N/A           ; None        ; 5.204 ns  ; din[0]  ; demux1to12:inst|Data_out9[0]   ; clk      ;
; N/A           ; None        ; 5.197 ns  ; din[0]  ; demux1to12:inst|Data_out4[0]   ; cf_load  ;
; N/A           ; None        ; 5.195 ns  ; din[5]  ; demux1to12:inst|Data_out8[5]   ; clk      ;
; N/A           ; None        ; 5.180 ns  ; din[1]  ; demux1to12:inst|Data_out3[1]   ; cf_load  ;
; N/A           ; None        ; 5.173 ns  ; din[5]  ; demux1to12:inst|Data_out7[5]   ; clk      ;
; N/A           ; None        ; 5.163 ns  ; din[6]  ; demux1to12:inst|Data_out9[6]   ; clk      ;
; N/A           ; None        ; 5.122 ns  ; din[7]  ; demux1to12:inst|Data_out2[7]   ; cf_load  ;
; N/A           ; None        ; 5.116 ns  ; din[2]  ; demux1to12:inst|Data_out6[2]   ; clk      ;
; N/A           ; None        ; 5.096 ns  ; din[4]  ; demux1to12:inst|Data_out1[4]   ; clk      ;
; N/A           ; None        ; 5.094 ns  ; din[1]  ; demux1to12:inst|Data_out9[1]   ; cf_load  ;
; N/A           ; None        ; 5.090 ns  ; din[2]  ; demux1to12:inst|Data_out5[2]   ; cf_load  ;
; N/A           ; None        ; 5.074 ns  ; din[5]  ; demux1to12:inst|Data_out5[5]   ; cf_load  ;
; N/A           ; None        ; 5.073 ns  ; din[0]  ; demux1to12:inst|Data_out9[0]   ; cf_load  ;
; N/A           ; None        ; 5.064 ns  ; din[5]  ; demux1to12:inst|Data_out8[5]   ; cf_load  ;
; N/A           ; None        ; 5.042 ns  ; din[5]  ; demux1to12:inst|Data_out7[5]   ; cf_load  ;
; N/A           ; None        ; 5.041 ns  ; cf_load ; controller:inst2|nstate.S1_344 ; clk      ;
; N/A           ; None        ; 5.032 ns  ; din[6]  ; demux1to12:inst|Data_out9[6]   ; cf_load  ;
; N/A           ; None        ; 4.998 ns  ; din[7]  ; demux1to12:inst|Data_out12[7]  ; clk      ;
; N/A           ; None        ; 4.985 ns  ; din[2]  ; demux1to12:inst|Data_out6[2]   ; cf_load  ;
; N/A           ; None        ; 4.973 ns  ; din[4]  ; demux1to12:inst|Data_out9[4]   ; clk      ;
; N/A           ; None        ; 4.965 ns  ; din[4]  ; demux1to12:inst|Data_out1[4]   ; cf_load  ;
; N/A           ; None        ; 4.867 ns  ; din[7]  ; demux1to12:inst|Data_out12[7]  ; cf_load  ;
; N/A           ; None        ; 4.842 ns  ; din[4]  ; demux1to12:inst|Data_out9[4]   ; cf_load  ;
; N/A           ; None        ; 4.648 ns  ; cf_load ; controller:inst2|nstate.S0_352 ; clk      ;
; N/A           ; None        ; 4.557 ns  ; cf_load ; controller:inst2|reg96_ld      ; clk      ;
+---------------+-------------+-----------+---------+--------------------------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition
    Info: Processing started: Sat Dec 03 00:49:20 2016
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off finalPoject -c finalPoject
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Warning: Timing Analysis is analyzing one or more combinational loops as latches
    Warning: Node "controller:inst2|mux_select1[2]" is a latch
    Warning: Node "controller:inst2|mux_select1[3]" is a latch
    Warning: Node "controller:inst2|mux_select1[1]" is a latch
    Warning: Node "controller:inst2|mux_select1[0]" is a latch
    Warning: Node "controller:inst2|reg96_ld" is a latch
    Warning: Node "demux1to12:inst|Data_out11[7]" is a latch
    Warning: Node "controller:inst2|nstate.S12_256" is a latch
    Warning: Node "demux1to12:inst|Data_out10[7]" is a latch
    Warning: Node "demux1to12:inst|Data_out1[7]" is a latch
    Warning: Node "demux1to12:inst|Data_out6[7]" is a latch
    Warning: Node "demux1to12:inst|Data_out10[6]" is a latch
    Warning: Node "demux1to12:inst|Data_out12[6]" is a latch
    Warning: Node "demux1to12:inst|Data_out1[6]" is a latch
    Warning: Node "demux1to12:inst|Data_out6[6]" is a latch
    Warning: Node "controller:inst2|nstate.S0_352" is a latch
    Warning: Node "controller:inst2|nstate.S11_264" is a latch
    Warning: Node "controller:inst2|nstate.S7_296" is a latch
    Warning: Node "controller:inst2|nstate.S6_304" is a latch
    Warning: Node "controller:inst2|nstate.S10_272" is a latch
    Warning: Node "controller:inst2|nstate.S9_280" is a latch
    Warning: Node "controller:inst2|nstate.S5_312" is a latch
    Warning: Node "controller:inst2|nstate.S8_288" is a latch
    Warning: Node "controller:inst2|nstate.S4_320" is a latch
    Warning: Node "demux1to12:inst|Data_out11[5]" is a latch
    Warning: Node "demux1to12:inst|Data_out10[5]" is a latch
    Warning: Node "demux1to12:inst|Data_out1[5]" is a latch
    Warning: Node "demux1to12:inst|Data_out6[5]" is a latch
    Warning: Node "demux1to12:inst|Data_out7[5]" is a latch
    Warning: Node "demux1to12:inst|Data_out10[4]" is a latch
    Warning: Node "demux1to12:inst|Data_out11[4]" is a latch
    Warning: Node "demux1to12:inst|Data_out1[4]" is a latch
    Warning: Node "demux1to12:inst|Data_out6[4]" is a latch
    Warning: Node "demux1to12:inst|Data_out7[4]" is a latch
    Warning: Node "demux1to12:inst|Data_out11[3]" is a latch
    Warning: Node "demux1to12:inst|Data_out10[3]" is a latch
    Warning: Node "demux1to12:inst|Data_out1[3]" is a latch
    Warning: Node "demux1to12:inst|Data_out6[3]" is a latch
    Warning: Node "demux1to12:inst|Data_out7[3]" is a latch
    Warning: Node "demux1to12:inst|Data_out10[2]" is a latch
    Warning: Node "demux1to12:inst|Data_out11[2]" is a latch
    Warning: Node "demux1to12:inst|Data_out1[2]" is a latch
    Warning: Node "demux1to12:inst|Data_out6[2]" is a latch
    Warning: Node "demux1to12:inst|Data_out7[2]" is a latch
    Warning: Node "demux1to12:inst|Data_out6[1]" is a latch
    Warning: Node "demux1to12:inst|Data_out7[1]" is a latch
    Warning: Node "demux1to12:inst|Data_out11[1]" is a latch
    Warning: Node "demux1to12:inst|Data_out10[1]" is a latch
    Warning: Node "demux1to12:inst|Data_out1[1]" is a latch
    Warning: Node "demux1to12:inst|Data_out6[0]" is a latch
    Warning: Node "demux1to12:inst|Data_out7[0]" is a latch
    Warning: Node "demux1to12:inst|Data_out10[0]" is a latch
    Warning: Node "demux1to12:inst|Data_out11[0]" is a latch
    Warning: Node "demux1to12:inst|Data_out1[0]" is a latch
    Warning: Node "controller:inst2|demuxto12_sel[2]" is a latch
    Warning: Node "controller:inst2|demuxto12_sel[0]" is a latch
    Warning: Node "controller:inst2|demuxto12_sel[3]" is a latch
    Warning: Node "controller:inst2|demuxto12_sel[1]" is a latch
    Warning: Node "controller:inst2|nstate.S3_328" is a latch
    Warning: Node "demux1to12:inst|Data_out9[7]" is a latch
    Warning: Node "demux1to12:inst|Data_out12[7]" is a latch
    Warning: Node "demux1to12:inst|Data_out2[7]" is a latch
    Warning: Node "demux1to12:inst|Data_out3[7]" is a latch
    Warning: Node "demux1to12:inst|Data_out4[7]" is a latch
    Warning: Node "demux1to12:inst|Data_out7[7]" is a latch
    Warning: Node "demux1to12:inst|Data_out5[7]" is a latch
    Warning: Node "demux1to12:inst|Data_out8[7]" is a latch
    Warning: Node "demux1to12:inst|Data_out11[6]" is a latch
    Warning: Node "demux1to12:inst|Data_out9[6]" is a latch
    Warning: Node "demux1to12:inst|Data_out2[6]" is a latch
    Warning: Node "demux1to12:inst|Data_out3[6]" is a latch
    Warning: Node "demux1to12:inst|Data_out4[6]" is a latch
    Warning: Node "demux1to12:inst|Data_out7[6]" is a latch
    Warning: Node "demux1to12:inst|Data_out5[6]" is a latch
    Warning: Node "demux1to12:inst|Data_out8[6]" is a latch
    Warning: Node "demux1to12:inst|Data_out2[5]" is a latch
    Warning: Node "demux1to12:inst|Data_out2[4]" is a latch
    Warning: Node "demux1to12:inst|Data_out2[3]" is a latch
    Warning: Node "demux1to12:inst|Data_out2[2]" is a latch
    Warning: Node "demux1to12:inst|Data_out2[1]" is a latch
    Warning: Node "demux1to12:inst|Data_out2[0]" is a latch
    Warning: Node "demux1to12:inst|Data_out3[5]" is a latch
    Warning: Node "demux1to12:inst|Data_out3[4]" is a latch
    Warning: Node "demux1to12:inst|Data_out3[3]" is a latch
    Warning: Node "demux1to12:inst|Data_out3[2]" is a latch
    Warning: Node "demux1to12:inst|Data_out3[1]" is a latch
    Warning: Node "demux1to12:inst|Data_out3[0]" is a latch
    Warning: Node "demux1to12:inst|Data_out4[5]" is a latch
    Warning: Node "demux1to12:inst|Data_out4[4]" is a latch
    Warning: Node "demux1to12:inst|Data_out4[3]" is a latch
    Warning: Node "demux1to12:inst|Data_out4[2]" is a latch
    Warning: Node "demux1to12:inst|Data_out4[1]" is a latch
    Warning: Node "demux1to12:inst|Data_out4[0]" is a latch
    Warning: Node "controller:inst2|nstate.S2_336" is a latch
    Warning: Node "controller:inst2|nstate.S1_344" is a latch
    Warning: Node "demux1to12:inst|Data_out9[5]" is a latch
    Warning: Node "demux1to12:inst|Data_out12[5]" is a latch
    Warning: Node "demux1to12:inst|Data_out5[5]" is a latch
    Warning: Node "demux1to12:inst|Data_out8[5]" is a latch
    Warning: Node "demux1to12:inst|Data_out9[4]" is a latch
    Warning: Node "demux1to12:inst|Data_out12[4]" is a latch
    Warning: Node "demux1to12:inst|Data_out5[4]" is a latch
    Warning: Node "demux1to12:inst|Data_out8[4]" is a latch
    Warning: Node "demux1to12:inst|Data_out9[3]" is a latch
    Warning: Node "demux1to12:inst|Data_out12[3]" is a latch
    Warning: Node "demux1to12:inst|Data_out5[3]" is a latch
    Warning: Node "demux1to12:inst|Data_out8[3]" is a latch
    Warning: Node "demux1to12:inst|Data_out9[2]" is a latch
    Warning: Node "demux1to12:inst|Data_out12[2]" is a latch
    Warning: Node "demux1to12:inst|Data_out5[2]" is a latch
    Warning: Node "demux1to12:inst|Data_out8[2]" is a latch
    Warning: Node "demux1to12:inst|Data_out5[1]" is a latch
    Warning: Node "demux1to12:inst|Data_out8[1]" is a latch
    Warning: Node "demux1to12:inst|Data_out9[1]" is a latch
    Warning: Node "demux1to12:inst|Data_out12[1]" is a latch
    Warning: Node "demux1to12:inst|Data_out5[0]" is a latch
    Warning: Node "demux1to12:inst|Data_out8[0]" is a latch
    Warning: Node "demux1to12:inst|Data_out9[0]" is a latch
    Warning: Node "demux1to12:inst|Data_out12[0]" is a latch
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk" is an undefined clock
    Info: Assuming node "cf_load" is a latch enable and/or memory write/read enable. Will not compute fmax for this pin.
Warning: Found 20 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
    Info: Detected ripple clock "controller:inst2|demuxto12_sel[1]" as buffer
    Info: Detected ripple clock "controller:inst2|demuxto12_sel[3]" as buffer
    Info: Detected ripple clock "controller:inst2|demuxto12_sel[0]" as buffer
    Info: Detected ripple clock "controller:inst2|demuxto12_sel[2]" as buffer
    Info: Detected gated clock "demux1to12:inst|Equal0~11" as buffer
    Info: Detected gated clock "demux1to12:inst|Equal0~10" as buffer
    Info: Detected gated clock "demux1to12:inst|Equal0~9" as buffer
    Info: Detected gated clock "demux1to12:inst|Equal0~8" as buffer
    Info: Detected gated clock "demux1to12:inst|Equal0~7" as buffer
    Info: Detected gated clock "demux1to12:inst|Equal0~6" as buffer
    Info: Detected gated clock "demux1to12:inst|Equal0~5" as buffer
    Info: Detected gated clock "demux1to12:inst|Equal0~4" as buffer
    Info: Detected gated clock "demux1to12:inst|Equal0~3" as buffer
    Info: Detected gated clock "demux1to12:inst|Equal0~2" as buffer
    Info: Detected gated clock "demux1to12:inst|Equal0~1" as buffer
    Info: Detected gated clock "demux1to12:inst|Equal0~0" as buffer
    Info: Detected gated clock "controller:inst2|Selector17~0" as buffer
    Info: Detected ripple clock "controller:inst2|pstate.S0" as buffer
    Info: Detected ripple clock "controller:inst2|pstate.S12" as buffer
    Info: Detected gated clock "controller:inst2|mux_select1~0" as buffer
Info: Clock "clk" has Internal fmax of 34.81 MHz between source register "demux1to12:inst|Data_out10[4]" and destination register "reg96bitV:inst18|Dout10[4]" (period= 28.724 ns)
    Info: + Longest register to register delay is 1.519 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X5_Y6_N1; Fanout = 1; REG Node = 'demux1to12:inst|Data_out10[4]'
        Info: 2: + IC(1.239 ns) + CELL(0.280 ns) = 1.519 ns; Loc. = LC_X5_Y6_N7; Fanout = 1; REG Node = 'reg96bitV:inst18|Dout10[4]'
        Info: Total cell delay = 0.280 ns ( 18.43 % )
        Info: Total interconnect delay = 1.239 ns ( 81.57 % )
    Info: - Smallest clock skew is -12.510 ns
        Info: + Shortest clock path from clock "clk" to destination register is 3.819 ns
            Info: 1: + IC(0.000 ns) + CELL(1.163 ns) = 1.163 ns; Loc. = PIN_H5; Fanout = 109; CLK Node = 'clk'
            Info: 2: + IC(1.738 ns) + CELL(0.918 ns) = 3.819 ns; Loc. = LC_X5_Y6_N7; Fanout = 1; REG Node = 'reg96bitV:inst18|Dout10[4]'
            Info: Total cell delay = 2.081 ns ( 54.49 % )
            Info: Total interconnect delay = 1.738 ns ( 45.51 % )
        Info: - Longest clock path from clock "clk" to source register is 16.329 ns
            Info: 1: + IC(0.000 ns) + CELL(1.163 ns) = 1.163 ns; Loc. = PIN_H5; Fanout = 109; CLK Node = 'clk'
            Info: 2: + IC(1.738 ns) + CELL(1.294 ns) = 4.195 ns; Loc. = LC_X2_Y7_N8; Fanout = 4; REG Node = 'controller:inst2|pstate.S0'
            Info: 3: + IC(0.915 ns) + CELL(0.200 ns) = 5.310 ns; Loc. = LC_X2_Y7_N6; Fanout = 4; COMB Node = 'controller:inst2|Selector17~0'
            Info: 4: + IC(2.526 ns) + CELL(0.200 ns) = 8.036 ns; Loc. = LC_X6_Y4_N6; Fanout = 13; REG Node = 'controller:inst2|demuxto12_sel[2]'
            Info: 5: + IC(0.802 ns) + CELL(0.914 ns) = 9.752 ns; Loc. = LC_X6_Y4_N8; Fanout = 8; COMB Node = 'demux1to12:inst|Equal0~0'
            Info: 6: + IC(6.066 ns) + CELL(0.511 ns) = 16.329 ns; Loc. = LC_X5_Y6_N1; Fanout = 1; REG Node = 'demux1to12:inst|Data_out10[4]'
            Info: Total cell delay = 4.282 ns ( 26.22 % )
            Info: Total interconnect delay = 12.047 ns ( 73.78 % )
    Info: + Micro clock to output delay of source is 0.000 ns
    Info: + Micro setup delay of destination is 0.333 ns
    Info: Delay path is controlled by inverted clocks -- if clock duty cycle is 50%, fmax is divided by two
Warning: Circuit may not operate. Detected 14 non-operational path(s) clocked by clock "clk" with clock skew larger than data delay. See Compilation Report for details.
Info: Found hold time violation between source  pin or register "controller:inst2|pstate.S6" and destination pin or register "controller:inst2|nstate.S7_296" for clock "clk" (Hold time is 5.751 ns)
    Info: + Largest clock skew is 7.804 ns
        Info: + Longest clock path from clock "clk" to destination register is 11.623 ns
            Info: 1: + IC(0.000 ns) + CELL(1.163 ns) = 1.163 ns; Loc. = PIN_H5; Fanout = 109; CLK Node = 'clk'
            Info: 2: + IC(1.738 ns) + CELL(1.294 ns) = 4.195 ns; Loc. = LC_X2_Y7_N6; Fanout = 16; REG Node = 'controller:inst2|pstate.S12'
            Info: 3: + IC(7.228 ns) + CELL(0.200 ns) = 11.623 ns; Loc. = LC_X2_Y6_N5; Fanout = 1; REG Node = 'controller:inst2|nstate.S7_296'
            Info: Total cell delay = 2.657 ns ( 22.86 % )
            Info: Total interconnect delay = 8.966 ns ( 77.14 % )
        Info: - Shortest clock path from clock "clk" to source register is 3.819 ns
            Info: 1: + IC(0.000 ns) + CELL(1.163 ns) = 1.163 ns; Loc. = PIN_H5; Fanout = 109; CLK Node = 'clk'
            Info: 2: + IC(1.738 ns) + CELL(0.918 ns) = 3.819 ns; Loc. = LC_X2_Y6_N2; Fanout = 4; REG Node = 'controller:inst2|pstate.S6'
            Info: Total cell delay = 2.081 ns ( 54.49 % )
            Info: Total interconnect delay = 1.738 ns ( 45.51 % )
    Info: - Micro clock to output delay of source is 0.376 ns
    Info: - Shortest register to register delay is 1.677 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X2_Y6_N2; Fanout = 4; REG Node = 'controller:inst2|pstate.S6'
        Info: 2: + IC(0.937 ns) + CELL(0.740 ns) = 1.677 ns; Loc. = LC_X2_Y6_N5; Fanout = 1; REG Node = 'controller:inst2|nstate.S7_296'
        Info: Total cell delay = 0.740 ns ( 44.13 % )
        Info: Total interconnect delay = 0.937 ns ( 55.87 % )
    Info: + Micro hold delay of destination is 0.000 ns
    Info: Delay path is controlled by inverted clocks -- if clock duty cycle is 50%, fmax is divided by two
Info: tsu for register "demux1to12:inst|Data_out2[5]" (data pin = "din[5]", clock pin = "clk") is -1.274 ns
    Info: + Longest pin to register delay is 7.170 ns
        Info: 1: + IC(0.000 ns) + CELL(1.132 ns) = 1.132 ns; Loc. = PIN_N1; Fanout = 12; PIN Node = 'din[5]'
        Info: 2: + IC(5.124 ns) + CELL(0.914 ns) = 7.170 ns; Loc. = LC_X6_Y7_N8; Fanout = 1; REG Node = 'demux1to12:inst|Data_out2[5]'
        Info: Total cell delay = 2.046 ns ( 28.54 % )
        Info: Total interconnect delay = 5.124 ns ( 71.46 % )
    Info: + Micro setup delay of destination is 2.795 ns
    Info: - Shortest clock path from clock "clk" to destination register is 11.239 ns
        Info: 1: + IC(0.000 ns) + CELL(1.163 ns) = 1.163 ns; Loc. = PIN_H5; Fanout = 109; CLK Node = 'clk'
        Info: 2: + IC(1.738 ns) + CELL(1.294 ns) = 4.195 ns; Loc. = LC_X2_Y7_N6; Fanout = 16; REG Node = 'controller:inst2|pstate.S12'
        Info: 3: + IC(0.000 ns) + CELL(0.595 ns) = 4.790 ns; Loc. = LC_X2_Y7_N6; Fanout = 4; COMB Node = 'controller:inst2|Selector17~0'
        Info: 4: + IC(2.526 ns) + CELL(0.200 ns) = 7.516 ns; Loc. = LC_X6_Y4_N7; Fanout = 13; REG Node = 'controller:inst2|demuxto12_sel[3]'
        Info: 5: + IC(1.245 ns) + CELL(0.200 ns) = 8.961 ns; Loc. = LC_X5_Y4_N7; Fanout = 8; COMB Node = 'demux1to12:inst|Equal0~4'
        Info: 6: + IC(2.078 ns) + CELL(0.200 ns) = 11.239 ns; Loc. = LC_X6_Y7_N8; Fanout = 1; REG Node = 'demux1to12:inst|Data_out2[5]'
        Info: Total cell delay = 3.652 ns ( 32.49 % )
        Info: Total interconnect delay = 7.587 ns ( 67.51 % )
Info: tco from clock "clk" to destination pin "MACsqrd[13]" through register "controller:inst2|mux_select1[1]" is 33.627 ns
    Info: + Longest clock path from clock "clk" to source register is 7.642 ns
        Info: 1: + IC(0.000 ns) + CELL(1.163 ns) = 1.163 ns; Loc. = PIN_H5; Fanout = 109; CLK Node = 'clk'
        Info: 2: + IC(1.738 ns) + CELL(1.294 ns) = 4.195 ns; Loc. = LC_X2_Y7_N6; Fanout = 16; REG Node = 'controller:inst2|pstate.S12'
        Info: 3: + IC(0.956 ns) + CELL(0.511 ns) = 5.662 ns; Loc. = LC_X2_Y7_N1; Fanout = 4; COMB Node = 'controller:inst2|mux_select1~0'
        Info: 4: + IC(1.780 ns) + CELL(0.200 ns) = 7.642 ns; Loc. = LC_X5_Y7_N2; Fanout = 36; REG Node = 'controller:inst2|mux_select1[1]'
        Info: Total cell delay = 3.168 ns ( 41.46 % )
        Info: Total interconnect delay = 4.474 ns ( 58.54 % )
    Info: + Micro clock to output delay of source is 0.000 ns
    Info: + Longest register to pin delay is 25.985 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X5_Y7_N2; Fanout = 36; REG Node = 'controller:inst2|mux_select1[1]'
        Info: 2: + IC(2.126 ns) + CELL(0.914 ns) = 3.040 ns; Loc. = LC_X5_Y5_N0; Fanout = 1; COMB Node = 'lpm_mux0:inst7|lpm_mux:lpm_mux_component|mux_9bc:auto_generated|result_node[1]~74'
        Info: 3: + IC(0.305 ns) + CELL(0.200 ns) = 3.545 ns; Loc. = LC_X5_Y5_N1; Fanout = 1; COMB Node = 'lpm_mux0:inst7|lpm_mux:lpm_mux_component|mux_9bc:auto_generated|result_node[1]~75'
        Info: 4: + IC(0.729 ns) + CELL(0.200 ns) = 4.474 ns; Loc. = LC_X5_Y5_N3; Fanout = 4; COMB Node = 'lpm_mux0:inst7|lpm_mux:lpm_mux_component|mux_9bc:auto_generated|result_node[1]~76'
        Info: 5: + IC(3.028 ns) + CELL(0.511 ns) = 8.013 ns; Loc. = LC_X8_Y7_N8; Fanout = 11; COMB Node = 'lpm_mux0:inst7|lpm_mux:lpm_mux_component|mux_9bc:auto_generated|result_node[1]~38'
        Info: 6: + IC(0.725 ns) + CELL(0.978 ns) = 9.716 ns; Loc. = LC_X8_Y7_N1; Fanout = 2; COMB Node = 'MAC:inst4|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_0km:auto_generated|cs3a[0]~COUT'
        Info: 7: + IC(0.000 ns) + CELL(0.123 ns) = 9.839 ns; Loc. = LC_X8_Y7_N2; Fanout = 2; COMB Node = 'MAC:inst4|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_0km:auto_generated|cs3a[1]~COUT'
        Info: 8: + IC(0.000 ns) + CELL(0.123 ns) = 9.962 ns; Loc. = LC_X8_Y7_N3; Fanout = 1; COMB Node = 'MAC:inst4|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_0km:auto_generated|cs3a[2]~COUT'
        Info: 9: + IC(0.000 ns) + CELL(0.815 ns) = 10.777 ns; Loc. = LC_X8_Y7_N4; Fanout = 2; COMB Node = 'MAC:inst4|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_0km:auto_generated|cs3a[2]~7'
        Info: 10: + IC(0.534 ns) + CELL(0.200 ns) = 11.511 ns; Loc. = LC_X8_Y7_N5; Fanout = 6; COMB Node = 'MAC:inst4|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_0km:auto_generated|cs3a[3]~5'
        Info: 11: + IC(0.693 ns) + CELL(0.914 ns) = 13.118 ns; Loc. = LC_X8_Y7_N9; Fanout = 3; COMB Node = 'MAC:inst4|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_0km:auto_generated|le4a[5]'
        Info: 12: + IC(2.515 ns) + CELL(0.978 ns) = 16.611 ns; Loc. = LC_X9_Y6_N3; Fanout = 2; COMB Node = 'MAC:inst4|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_0km:auto_generated|add12_result[9]~7'
        Info: 13: + IC(0.000 ns) + CELL(0.815 ns) = 17.426 ns; Loc. = LC_X9_Y6_N4; Fanout = 2; COMB Node = 'MAC:inst4|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_0km:auto_generated|add12_result[10]~4'
        Info: 14: + IC(2.470 ns) + CELL(1.077 ns) = 20.973 ns; Loc. = LC_X10_Y4_N4; Fanout = 3; COMB Node = 'MAC:inst4|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_0km:auto_generated|add8_result[12]~7'
        Info: 15: + IC(0.000 ns) + CELL(0.975 ns) = 21.948 ns; Loc. = LC_X10_Y4_N5; Fanout = 1; COMB Node = 'MAC:inst4|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_0km:auto_generated|add8_result[13]~4'
        Info: 16: + IC(1.715 ns) + CELL(2.322 ns) = 25.985 ns; Loc. = PIN_M9; Fanout = 0; PIN Node = 'MACsqrd[13]'
        Info: Total cell delay = 11.145 ns ( 42.89 % )
        Info: Total interconnect delay = 14.840 ns ( 57.11 % )
Info: th for register "demux1to12:inst|Data_out10[2]" (data pin = "din[2]", clock pin = "clk") is 10.511 ns
    Info: + Longest clock path from clock "clk" to destination register is 16.305 ns
        Info: 1: + IC(0.000 ns) + CELL(1.163 ns) = 1.163 ns; Loc. = PIN_H5; Fanout = 109; CLK Node = 'clk'
        Info: 2: + IC(1.738 ns) + CELL(1.294 ns) = 4.195 ns; Loc. = LC_X2_Y7_N8; Fanout = 4; REG Node = 'controller:inst2|pstate.S0'
        Info: 3: + IC(0.915 ns) + CELL(0.200 ns) = 5.310 ns; Loc. = LC_X2_Y7_N6; Fanout = 4; COMB Node = 'controller:inst2|Selector17~0'
        Info: 4: + IC(2.526 ns) + CELL(0.200 ns) = 8.036 ns; Loc. = LC_X6_Y4_N6; Fanout = 13; REG Node = 'controller:inst2|demuxto12_sel[2]'
        Info: 5: + IC(0.802 ns) + CELL(0.914 ns) = 9.752 ns; Loc. = LC_X6_Y4_N8; Fanout = 8; COMB Node = 'demux1to12:inst|Equal0~0'
        Info: 6: + IC(6.042 ns) + CELL(0.511 ns) = 16.305 ns; Loc. = LC_X3_Y7_N6; Fanout = 1; REG Node = 'demux1to12:inst|Data_out10[2]'
        Info: Total cell delay = 4.282 ns ( 26.26 % )
        Info: Total interconnect delay = 12.023 ns ( 73.74 % )
    Info: + Micro hold delay of destination is 0.000 ns
    Info: - Shortest pin to register delay is 5.794 ns
        Info: 1: + IC(0.000 ns) + CELL(1.132 ns) = 1.132 ns; Loc. = PIN_G5; Fanout = 12; PIN Node = 'din[2]'
        Info: 2: + IC(4.462 ns) + CELL(0.200 ns) = 5.794 ns; Loc. = LC_X3_Y7_N6; Fanout = 1; REG Node = 'demux1to12:inst|Data_out10[2]'
        Info: Total cell delay = 1.332 ns ( 22.99 % )
        Info: Total interconnect delay = 4.462 ns ( 77.01 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 122 warnings
    Info: Peak virtual memory: 181 megabytes
    Info: Processing ended: Sat Dec 03 00:49:21 2016
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


