-- Copyright (C) 2020  Intel Corporation. All rights reserved.
-- Your use of Intel Corporation's design tools, logic functions 
-- and other software and tools, and any partner logic 
-- functions, and any output files from any of the foregoing 
-- (including device programming or simulation files), and any 
-- associated documentation or information are expressly subject 
-- to the terms and conditions of the Intel Program License 
-- Subscription Agreement, the Intel Quartus Prime License Agreement,
-- the Intel FPGA IP License Agreement, or other applicable license
-- agreement, including, without limitation, that your use is for
-- the sole purpose of programming logic devices manufactured by
-- Intel and sold by Intel or its authorized distributors.  Please
-- refer to the applicable agreement for further details, at
-- https://fpgasoftware.intel.com/eula.

-- VENDOR "Altera"
-- PROGRAM "Quartus Prime"
-- VERSION "Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition"

-- DATE "12/09/2020 00:14:16"

-- 
-- Device: Altera 5CEBA4F23C7 Package FBGA484
-- 

-- 
-- This VHDL file should be used for ModelSim-Altera (VHDL) only
-- 

LIBRARY ALTERA;
LIBRARY ALTERA_LNSIM;
LIBRARY CYCLONEV;
LIBRARY IEEE;
USE ALTERA.ALTERA_PRIMITIVES_COMPONENTS.ALL;
USE ALTERA_LNSIM.ALTERA_LNSIM_COMPONENTS.ALL;
USE CYCLONEV.CYCLONEV_COMPONENTS.ALL;
USE IEEE.STD_LOGIC_1164.ALL;

ENTITY 	ProcessadorMIPS IS
    PORT (
	CLOCK_50 : IN std_logic;
	ULA_saida : OUT std_logic_vector(31 DOWNTO 0);
	mux_imed_saida : OUT std_logic_vector(31 DOWNTO 0);
	saidaA_ULA : OUT std_logic_vector(31 DOWNTO 0);
	imediatoIDEX : OUT std_logic_vector(31 DOWNTO 0);
	imediato : OUT std_logic_vector(31 DOWNTO 0);
	PC_saida : OUT std_logic_vector(31 DOWNTO 0);
	overflow : OUT std_logic;
	monitora_flag_z : OUT std_logic;
	jr_out : OUT std_logic
	);
END ProcessadorMIPS;

ARCHITECTURE structure OF ProcessadorMIPS IS
SIGNAL gnd : std_logic := '0';
SIGNAL vcc : std_logic := '1';
SIGNAL unknown : std_logic := 'X';
SIGNAL devoe : std_logic := '1';
SIGNAL devclrn : std_logic := '1';
SIGNAL devpor : std_logic := '1';
SIGNAL ww_devoe : std_logic;
SIGNAL ww_devclrn : std_logic;
SIGNAL ww_devpor : std_logic;
SIGNAL ww_CLOCK_50 : std_logic;
SIGNAL ww_ULA_saida : std_logic_vector(31 DOWNTO 0);
SIGNAL ww_mux_imed_saida : std_logic_vector(31 DOWNTO 0);
SIGNAL ww_saidaA_ULA : std_logic_vector(31 DOWNTO 0);
SIGNAL ww_imediatoIDEX : std_logic_vector(31 DOWNTO 0);
SIGNAL ww_imediato : std_logic_vector(31 DOWNTO 0);
SIGNAL ww_PC_saida : std_logic_vector(31 DOWNTO 0);
SIGNAL ww_overflow : std_logic;
SIGNAL ww_monitora_flag_z : std_logic;
SIGNAL ww_jr_out : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a0_PORTADATAIN_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a0_PORTAADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a0_PORTBADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a0_PORTBDATAOUT_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a0_PORTADATAIN_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a0_PORTAADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a0_PORTBADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a0_PORTBDATAOUT_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a1_PORTADATAIN_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a1_PORTAADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a1_PORTBADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a1_PORTBDATAOUT_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a1_PORTADATAIN_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a1_PORTAADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a1_PORTBADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a1_PORTBDATAOUT_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a2_PORTADATAIN_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a2_PORTAADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a2_PORTBADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a2_PORTBDATAOUT_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a2_PORTADATAIN_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a2_PORTAADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a2_PORTBADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a2_PORTBDATAOUT_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a3_PORTADATAIN_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a3_PORTAADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a3_PORTBADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a3_PORTBDATAOUT_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a3_PORTADATAIN_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a3_PORTAADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a3_PORTBADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a3_PORTBDATAOUT_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a4_PORTADATAIN_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a4_PORTAADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a4_PORTBADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a4_PORTBDATAOUT_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a4_PORTADATAIN_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a4_PORTAADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a4_PORTBADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a4_PORTBDATAOUT_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a5_PORTADATAIN_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a5_PORTAADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a5_PORTBADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a5_PORTBDATAOUT_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a5_PORTADATAIN_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a5_PORTAADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a5_PORTBADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a5_PORTBDATAOUT_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a6_PORTADATAIN_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a6_PORTAADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a6_PORTBADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a6_PORTBDATAOUT_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a6_PORTADATAIN_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a6_PORTAADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a6_PORTBADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a6_PORTBDATAOUT_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a7_PORTADATAIN_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a7_PORTAADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a7_PORTBADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a7_PORTBDATAOUT_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a7_PORTADATAIN_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a7_PORTAADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a7_PORTBADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a7_PORTBDATAOUT_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a8_PORTADATAIN_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a8_PORTAADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a8_PORTBADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a8_PORTBDATAOUT_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a8_PORTADATAIN_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a8_PORTAADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a8_PORTBADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a8_PORTBDATAOUT_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a9_PORTADATAIN_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a9_PORTAADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a9_PORTBADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a9_PORTBDATAOUT_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a9_PORTADATAIN_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a9_PORTAADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a9_PORTBADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a9_PORTBDATAOUT_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a10_PORTADATAIN_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a10_PORTAADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a10_PORTBADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a10_PORTBDATAOUT_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a10_PORTADATAIN_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a10_PORTAADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a10_PORTBADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a10_PORTBDATAOUT_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a11_PORTADATAIN_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a11_PORTAADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a11_PORTBADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a11_PORTBDATAOUT_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a11_PORTADATAIN_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a11_PORTAADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a11_PORTBADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a11_PORTBDATAOUT_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a12_PORTADATAIN_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a12_PORTAADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a12_PORTBADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a12_PORTBDATAOUT_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a12_PORTADATAIN_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a12_PORTAADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a12_PORTBADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a12_PORTBDATAOUT_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a13_PORTADATAIN_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a13_PORTAADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a13_PORTBADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a13_PORTBDATAOUT_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a13_PORTADATAIN_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a13_PORTAADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a13_PORTBADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a13_PORTBDATAOUT_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a14_PORTADATAIN_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a14_PORTAADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a14_PORTBADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a14_PORTBDATAOUT_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a14_PORTADATAIN_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a14_PORTAADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a14_PORTBADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a14_PORTBDATAOUT_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a15_PORTADATAIN_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a15_PORTAADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a15_PORTBADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a15_PORTBDATAOUT_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a15_PORTADATAIN_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a15_PORTAADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a15_PORTBADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a15_PORTBDATAOUT_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a16_PORTADATAIN_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a16_PORTAADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a16_PORTBADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a16_PORTBDATAOUT_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a16_PORTADATAIN_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a16_PORTAADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a16_PORTBADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a16_PORTBDATAOUT_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a17_PORTADATAIN_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a17_PORTAADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a17_PORTBADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a17_PORTBDATAOUT_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a17_PORTADATAIN_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a17_PORTAADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a17_PORTBADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a17_PORTBDATAOUT_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a18_PORTADATAIN_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a18_PORTAADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a18_PORTBADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a18_PORTBDATAOUT_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a18_PORTADATAIN_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a18_PORTAADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a18_PORTBADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a18_PORTBDATAOUT_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a19_PORTADATAIN_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a19_PORTAADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a19_PORTBADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a19_PORTBDATAOUT_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a19_PORTADATAIN_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a19_PORTAADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a19_PORTBADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a19_PORTBDATAOUT_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a20_PORTADATAIN_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a20_PORTAADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a20_PORTBADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a20_PORTBDATAOUT_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a20_PORTADATAIN_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a20_PORTAADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a20_PORTBADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a20_PORTBDATAOUT_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a21_PORTADATAIN_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a21_PORTAADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a21_PORTBADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a21_PORTBDATAOUT_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a21_PORTADATAIN_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a21_PORTAADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a21_PORTBADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a21_PORTBDATAOUT_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a22_PORTADATAIN_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a22_PORTAADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a22_PORTBADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a22_PORTBDATAOUT_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a22_PORTADATAIN_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a22_PORTAADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a22_PORTBADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a22_PORTBDATAOUT_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a23_PORTADATAIN_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a23_PORTAADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a23_PORTBADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a23_PORTBDATAOUT_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a23_PORTADATAIN_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a23_PORTAADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a23_PORTBADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a23_PORTBDATAOUT_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a24_PORTADATAIN_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a24_PORTAADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a24_PORTBADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a24_PORTBDATAOUT_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a24_PORTADATAIN_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a24_PORTAADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a24_PORTBADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a24_PORTBDATAOUT_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a25_PORTADATAIN_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a25_PORTAADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a25_PORTBADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a25_PORTBDATAOUT_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a25_PORTADATAIN_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a25_PORTAADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a25_PORTBADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a25_PORTBDATAOUT_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a26_PORTADATAIN_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a26_PORTAADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a26_PORTBADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a26_PORTBDATAOUT_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a26_PORTADATAIN_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a26_PORTAADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a26_PORTBADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a26_PORTBDATAOUT_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a27_PORTADATAIN_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a27_PORTAADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a27_PORTBADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a27_PORTBDATAOUT_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a27_PORTADATAIN_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a27_PORTAADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a27_PORTBADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a27_PORTBDATAOUT_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a28_PORTADATAIN_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a28_PORTAADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a28_PORTBADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a28_PORTBDATAOUT_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a28_PORTADATAIN_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a28_PORTAADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a28_PORTBADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a28_PORTBDATAOUT_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a29_PORTADATAIN_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a29_PORTAADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a29_PORTBADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a29_PORTBDATAOUT_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a29_PORTADATAIN_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a29_PORTAADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a29_PORTBADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a29_PORTBDATAOUT_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a30_PORTADATAIN_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a30_PORTAADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a30_PORTBADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a30_PORTBDATAOUT_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a30_PORTADATAIN_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a30_PORTAADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a30_PORTBADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a30_PORTBDATAOUT_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a31_PORTADATAIN_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a31_PORTAADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a31_PORTBADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a31_PORTBDATAOUT_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a31_PORTADATAIN_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a31_PORTAADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a31_PORTBADDR_bus\ : std_logic_vector(4 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a31_PORTBDATAOUT_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a0_PORTADATAIN_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a0_PORTAADDR_bus\ : std_logic_vector(5 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a0_PORTBADDR_bus\ : std_logic_vector(5 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a0_PORTBDATAOUT_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a1_PORTADATAIN_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a1_PORTAADDR_bus\ : std_logic_vector(5 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a1_PORTBADDR_bus\ : std_logic_vector(5 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a1_PORTBDATAOUT_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a2_PORTADATAIN_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a2_PORTAADDR_bus\ : std_logic_vector(5 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a2_PORTBADDR_bus\ : std_logic_vector(5 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a2_PORTBDATAOUT_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a3_PORTADATAIN_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a3_PORTAADDR_bus\ : std_logic_vector(5 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a3_PORTBADDR_bus\ : std_logic_vector(5 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a3_PORTBDATAOUT_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a4_PORTADATAIN_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a4_PORTAADDR_bus\ : std_logic_vector(5 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a4_PORTBADDR_bus\ : std_logic_vector(5 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a4_PORTBDATAOUT_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a5_PORTADATAIN_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a5_PORTAADDR_bus\ : std_logic_vector(5 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a5_PORTBADDR_bus\ : std_logic_vector(5 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a5_PORTBDATAOUT_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a6_PORTADATAIN_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a6_PORTAADDR_bus\ : std_logic_vector(5 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a6_PORTBADDR_bus\ : std_logic_vector(5 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a6_PORTBDATAOUT_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a7_PORTADATAIN_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a7_PORTAADDR_bus\ : std_logic_vector(5 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a7_PORTBADDR_bus\ : std_logic_vector(5 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a7_PORTBDATAOUT_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a8_PORTADATAIN_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a8_PORTAADDR_bus\ : std_logic_vector(5 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a8_PORTBADDR_bus\ : std_logic_vector(5 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a8_PORTBDATAOUT_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a9_PORTADATAIN_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a9_PORTAADDR_bus\ : std_logic_vector(5 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a9_PORTBADDR_bus\ : std_logic_vector(5 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a9_PORTBDATAOUT_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a10_PORTADATAIN_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a10_PORTAADDR_bus\ : std_logic_vector(5 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a10_PORTBADDR_bus\ : std_logic_vector(5 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a10_PORTBDATAOUT_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a11_PORTADATAIN_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a11_PORTAADDR_bus\ : std_logic_vector(5 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a11_PORTBADDR_bus\ : std_logic_vector(5 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a11_PORTBDATAOUT_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a12_PORTADATAIN_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a12_PORTAADDR_bus\ : std_logic_vector(5 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a12_PORTBADDR_bus\ : std_logic_vector(5 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a12_PORTBDATAOUT_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a13_PORTADATAIN_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a13_PORTAADDR_bus\ : std_logic_vector(5 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a13_PORTBADDR_bus\ : std_logic_vector(5 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a13_PORTBDATAOUT_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a14_PORTADATAIN_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a14_PORTAADDR_bus\ : std_logic_vector(5 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a14_PORTBADDR_bus\ : std_logic_vector(5 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a14_PORTBDATAOUT_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a15_PORTADATAIN_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a15_PORTAADDR_bus\ : std_logic_vector(5 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a15_PORTBADDR_bus\ : std_logic_vector(5 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a15_PORTBDATAOUT_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a16_PORTADATAIN_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a16_PORTAADDR_bus\ : std_logic_vector(5 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a16_PORTBADDR_bus\ : std_logic_vector(5 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a16_PORTBDATAOUT_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a17_PORTADATAIN_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a17_PORTAADDR_bus\ : std_logic_vector(5 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a17_PORTBADDR_bus\ : std_logic_vector(5 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a17_PORTBDATAOUT_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a18_PORTADATAIN_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a18_PORTAADDR_bus\ : std_logic_vector(5 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a18_PORTBADDR_bus\ : std_logic_vector(5 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a18_PORTBDATAOUT_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a19_PORTADATAIN_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a19_PORTAADDR_bus\ : std_logic_vector(5 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a19_PORTBADDR_bus\ : std_logic_vector(5 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a19_PORTBDATAOUT_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a20_PORTADATAIN_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a20_PORTAADDR_bus\ : std_logic_vector(5 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a20_PORTBADDR_bus\ : std_logic_vector(5 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a20_PORTBDATAOUT_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a21_PORTADATAIN_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a21_PORTAADDR_bus\ : std_logic_vector(5 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a21_PORTBADDR_bus\ : std_logic_vector(5 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a21_PORTBDATAOUT_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a22_PORTADATAIN_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a22_PORTAADDR_bus\ : std_logic_vector(5 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a22_PORTBADDR_bus\ : std_logic_vector(5 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a22_PORTBDATAOUT_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a23_PORTADATAIN_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a23_PORTAADDR_bus\ : std_logic_vector(5 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a23_PORTBADDR_bus\ : std_logic_vector(5 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a23_PORTBDATAOUT_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a24_PORTADATAIN_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a24_PORTAADDR_bus\ : std_logic_vector(5 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a24_PORTBADDR_bus\ : std_logic_vector(5 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a24_PORTBDATAOUT_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a25_PORTADATAIN_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a25_PORTAADDR_bus\ : std_logic_vector(5 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a25_PORTBADDR_bus\ : std_logic_vector(5 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a25_PORTBDATAOUT_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a26_PORTADATAIN_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a26_PORTAADDR_bus\ : std_logic_vector(5 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a26_PORTBADDR_bus\ : std_logic_vector(5 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a26_PORTBDATAOUT_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a27_PORTADATAIN_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a27_PORTAADDR_bus\ : std_logic_vector(5 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a27_PORTBADDR_bus\ : std_logic_vector(5 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a27_PORTBDATAOUT_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a28_PORTADATAIN_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a28_PORTAADDR_bus\ : std_logic_vector(5 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a28_PORTBADDR_bus\ : std_logic_vector(5 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a28_PORTBDATAOUT_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a29_PORTADATAIN_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a29_PORTAADDR_bus\ : std_logic_vector(5 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a29_PORTBADDR_bus\ : std_logic_vector(5 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a29_PORTBDATAOUT_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a30_PORTADATAIN_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a30_PORTAADDR_bus\ : std_logic_vector(5 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a30_PORTBADDR_bus\ : std_logic_vector(5 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a30_PORTBDATAOUT_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a31_PORTADATAIN_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a31_PORTAADDR_bus\ : std_logic_vector(5 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a31_PORTBADDR_bus\ : std_logic_vector(5 DOWNTO 0);
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a31_PORTBDATAOUT_bus\ : std_logic_vector(0 DOWNTO 0);
SIGNAL \CLOCK_50~input_o\ : std_logic;
SIGNAL \fluxo_dados|PC_Soma_Constante|Add0~1_sumout\ : std_logic;
SIGNAL \fluxo_dados|PC_Soma_Constante|Add0~18\ : std_logic;
SIGNAL \fluxo_dados|PC_Soma_Constante|Add0~21_sumout\ : std_logic;
SIGNAL \fluxo_dados|ROM|memROM~4_combout\ : std_logic;
SIGNAL \fluxo_dados|ROM|memROM~3_combout\ : std_logic;
SIGNAL \fluxo_dados|ROM|memROM~2_combout\ : std_logic;
SIGNAL \fluxo_dados|ROM|memROM~1_combout\ : std_logic;
SIGNAL \fluxo_dados|ROM|memROM~0_combout\ : std_logic;
SIGNAL \fluxo_dados|Add0~2\ : std_logic;
SIGNAL \fluxo_dados|Add0~6\ : std_logic;
SIGNAL \fluxo_dados|Add0~10\ : std_logic;
SIGNAL \fluxo_dados|Add0~14\ : std_logic;
SIGNAL \fluxo_dados|Add0~18\ : std_logic;
SIGNAL \fluxo_dados|Add0~21_sumout\ : std_logic;
SIGNAL \fluxo_dados|ROM|memROM~5_combout\ : std_logic;
SIGNAL \fluxo_dados|ROM|memROM~7_combout\ : std_logic;
SIGNAL \fluxo_dados|ROM|memROM~18_combout\ : std_logic;
SIGNAL \fluxo_dados|ROM|memROM~17_combout\ : std_logic;
SIGNAL \fluxo_dados|ROM|memROM~8_combout\ : std_logic;
SIGNAL \UC|Equal8~0_combout\ : std_logic;
SIGNAL \UC|Equal9~0_combout\ : std_logic;
SIGNAL \fluxo_dados|mux_rt_rd|saida_MUX[2]~0_combout\ : std_logic;
SIGNAL \fluxo_dados|ROM|memROM~9_combout\ : std_logic;
SIGNAL \fluxo_dados|ROM|memROM~12_combout\ : std_logic;
SIGNAL \fluxo_dados|mux_rt_rd|saida_MUX[0]~1_combout\ : std_logic;
SIGNAL \fluxo_dados|ROM|memROM~16_combout\ : std_logic;
SIGNAL \fluxo_dados|ROM|memROM~13_combout\ : std_logic;
SIGNAL \fluxo_dados|mux_rt_rd|saida_MUX[1]~2_combout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador~38_combout\ : std_logic;
SIGNAL \fluxo_dados|ROM|memROM~14_combout\ : std_logic;
SIGNAL \fluxo_dados|mux_rt_rd|saida_MUX[2]~3_combout\ : std_logic;
SIGNAL \fluxo_dados|ROM|memROM~10_combout\ : std_logic;
SIGNAL \fluxo_dados|ROM|memROM~6_combout\ : std_logic;
SIGNAL \fluxo_dados|ROM|memROM~15_combout\ : std_logic;
SIGNAL \fluxo_dados|mux_rt_rd|saida_MUX[3]~4_combout\ : std_logic;
SIGNAL \fluxo_dados|ROM|memROM~11_combout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador~39_combout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador~40_combout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|Equal1~0_combout\ : std_logic;
SIGNAL \UC|Equal5~0_combout\ : std_logic;
SIGNAL \UC|Equal14~0_combout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador~41_combout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador~42_combout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador~43_combout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|Equal0~0_combout\ : std_logic;
SIGNAL \~GND~combout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a7~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|saidaB[7]~7_combout\ : std_logic;
SIGNAL \UC|palavraControle[10]~1_combout\ : std_logic;
SIGNAL \UC|palavraControle[8]~2_combout\ : std_logic;
SIGNAL \fluxo_dados|UC_ULA|jr~0_combout\ : std_logic;
SIGNAL \fluxo_dados|UC_ULA|ula_ctrl[1]~1_combout\ : std_logic;
SIGNAL \fluxo_dados|UC_ULA|ula_ctrl~2_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a0~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|saidaB[0]~0_combout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a2~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|saidaB[2]~2_combout\ : std_logic;
SIGNAL \fluxo_dados|mux_rt_imediato|saida_MUX[2]~2_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula2|mux_inverteB|saida_MUX~1_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula2|mux_inverteB|saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a3~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|saidaB[3]~3_combout\ : std_logic;
SIGNAL \fluxo_dados|mux_rt_imediato|saida_MUX[3]~3_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula3|mux_inverteB|saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|UC_ULA|ula_ctrl[3]~3_combout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a4~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|saidaB[4]~4_combout\ : std_logic;
SIGNAL \fluxo_dados|mux_rt_imediato|saida_MUX[4]~4_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula4|mux_ula|saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a5~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|saidaB[5]~5_combout\ : std_logic;
SIGNAL \fluxo_dados|mux_rt_imediato|saida_MUX[5]~5_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula5|mux_inverteB|saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a6~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|saidaB[6]~6_combout\ : std_logic;
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a6~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|mux_ULA_mem|saida_MUX[6]~6_combout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a6~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|saidaA[6]~6_combout\ : std_logic;
SIGNAL \fluxo_dados|mux_rt_imediato|saida_MUX[6]~6_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula6|mux_inverteB|saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula6|soma_sub|carry_out~combout\ : std_logic;
SIGNAL \fluxo_dados|mux_rt_imediato|saida_MUX[7]~7_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula7|mux_inverteB|saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|UC_ULA|ula_ctrl~4_combout\ : std_logic;
SIGNAL \fluxo_dados|UC_ULA|ula_ctrl~5_combout\ : std_logic;
SIGNAL \fluxo_dados|UC_ULA|ula_ctrl[1]~7_combout\ : std_logic;
SIGNAL \fluxo_dados|UC_ULA|jr~1_combout\ : std_logic;
SIGNAL \fluxo_dados|UC_ULA|ula_ctrl~8_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula7|mux_ula|saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|resultado_final[7]~7_combout\ : std_logic;
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a5~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|mux_ULA_mem|saida_MUX[5]~5_combout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a5~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|saidaA[5]~5_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula5|soma_sub|carry_out~combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula6|mux_ula|saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|resultado_final[6]~6_combout\ : std_logic;
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a4~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|mux_ULA_mem|saida_MUX[4]~4_combout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a4~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|saidaA[4]~4_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula4|soma_sub|saida_xor~combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula4|soma_sub|saida_xor2~combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula4|soma_sub|carry_out~combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula5|mux_ula|saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|resultado_final[5]~5_combout\ : std_logic;
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a3~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|mux_ULA_mem|saida_MUX[3]~3_combout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a3~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|saidaA[3]~3_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula3|soma_sub|carry_out~combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula4|mux_inverteB|saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula4|mux_ula|saida_MUX~1_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|resultado_final[4]~4_combout\ : std_logic;
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a2~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|mux_ULA_mem|saida_MUX[2]~2_combout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a2~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|saidaA[2]~2_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula2|soma_sub|carry_out~combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula3|mux_ula|saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|resultado_final[3]~3_combout\ : std_logic;
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a0~portbdataout\ : std_logic;
SIGNAL \UC|Equal0~0_combout\ : std_logic;
SIGNAL \fluxo_dados|UC_ULA|jr~2_combout\ : std_logic;
SIGNAL \fluxo_dados|UC_ULA|jr~3_combout\ : std_logic;
SIGNAL \fluxo_dados|mux_PC|saida_MUX[0]~0_combout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a8~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|saidaB[8]~8_combout\ : std_logic;
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a8~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|Add0~22\ : std_logic;
SIGNAL \fluxo_dados|Add0~25_sumout\ : std_logic;
SIGNAL \fluxo_dados|UC_ULA|ula_ctrl[0]~6_combout\ : std_logic;
SIGNAL \fluxo_dados|UC_ULA|ula_ctrl[1]~9_combout\ : std_logic;
SIGNAL \fluxo_dados|mux_rt_imediato|saida_MUX[0]~0_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula0|mux_ula|saida_MUX~2_combout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a29~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|saidaB[29]~29_combout\ : std_logic;
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a29~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|mux_PC|saida_MUX[22]~24_combout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a28~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|saidaB[28]~28_combout\ : std_logic;
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a28~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a12~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|saidaB[12]~12_combout\ : std_logic;
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a12~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|Add0~26\ : std_logic;
SIGNAL \fluxo_dados|Add0~29_sumout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a9~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|saidaB[9]~9_combout\ : std_logic;
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a9~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|mux_rt_imediato|saida_MUX[8]~8_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula8|mux_inverteB|saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula8|soma_sub|carry_out~combout\ : std_logic;
SIGNAL \fluxo_dados|mux_rt_imediato|saida_MUX[9]~9_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula9|mux_inverteB|saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula9|mux_ula|saida_MUX~1_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|resultado_final[9]~9_combout\ : std_logic;
SIGNAL \fluxo_dados|mux_ULA_mem|saida_MUX[9]~9_combout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a9~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|saidaA[9]~9_combout\ : std_logic;
SIGNAL \fluxo_dados|mux_PC|saida_MUX[22]~3_combout\ : std_logic;
SIGNAL \fluxo_dados|mux_PC|saida_MUX[9]~11_combout\ : std_logic;
SIGNAL \fluxo_dados|PC_Soma_Constante|Add0~22\ : std_logic;
SIGNAL \fluxo_dados|PC_Soma_Constante|Add0~26\ : std_logic;
SIGNAL \fluxo_dados|PC_Soma_Constante|Add0~29_sumout\ : std_logic;
SIGNAL \fluxo_dados|Add0~30\ : std_logic;
SIGNAL \fluxo_dados|Add0~33_sumout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a10~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|saidaB[10]~10_combout\ : std_logic;
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a10~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula9|mux_ula|saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|mux_rt_imediato|saida_MUX[10]~10_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula10|mux_inverteB|saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula10|mux_ula|saida_MUX~1_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula10|mux_ula|saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|resultado_final[10]~10_combout\ : std_logic;
SIGNAL \fluxo_dados|mux_ULA_mem|saida_MUX[10]~10_combout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a10~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|saidaA[10]~10_combout\ : std_logic;
SIGNAL \fluxo_dados|mux_PC|saida_MUX[10]~12_combout\ : std_logic;
SIGNAL \fluxo_dados|PC_Soma_Constante|Add0~30\ : std_logic;
SIGNAL \fluxo_dados|PC_Soma_Constante|Add0~33_sumout\ : std_logic;
SIGNAL \fluxo_dados|Add0~34\ : std_logic;
SIGNAL \fluxo_dados|Add0~37_sumout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a11~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|saidaB[11]~11_combout\ : std_logic;
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a11~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|mux_rt_imediato|saida_MUX[11]~11_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula11|mux_inverteB|saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula11|mux_ula|saida_MUX~1_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula11|mux_ula|saida_MUX~2_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula11|mux_ula|saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|resultado_final[11]~11_combout\ : std_logic;
SIGNAL \fluxo_dados|mux_ULA_mem|saida_MUX[11]~11_combout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a11~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|saidaA[11]~11_combout\ : std_logic;
SIGNAL \fluxo_dados|mux_PC|saida_MUX[11]~13_combout\ : std_logic;
SIGNAL \fluxo_dados|PC_Soma_Constante|Add0~34\ : std_logic;
SIGNAL \fluxo_dados|PC_Soma_Constante|Add0~37_sumout\ : std_logic;
SIGNAL \fluxo_dados|Add0~38\ : std_logic;
SIGNAL \fluxo_dados|Add0~41_sumout\ : std_logic;
SIGNAL \fluxo_dados|mux_PC|saida_MUX[12]~14_combout\ : std_logic;
SIGNAL \fluxo_dados|PC_Soma_Constante|Add0~38\ : std_logic;
SIGNAL \fluxo_dados|PC_Soma_Constante|Add0~41_sumout\ : std_logic;
SIGNAL \fluxo_dados|ULA|resultado_final[12]~12_combout\ : std_logic;
SIGNAL \fluxo_dados|mux_ULA_mem|saida_MUX[12]~12_combout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a12~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|saidaA[12]~12_combout\ : std_logic;
SIGNAL \fluxo_dados|mux_rt_imediato|saida_MUX[12]~12_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula12|mux_inverteB|saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula12|mux_ula|saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a27~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|saidaB[27]~27_combout\ : std_logic;
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a27~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a22~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|saidaB[22]~22_combout\ : std_logic;
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a22~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|mux_rt_imediato|saida_MUX[22]~22_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula22|mux_inverteB|saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula22|mux_ula|saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|resultado_final[22]~22_combout\ : std_logic;
SIGNAL \fluxo_dados|mux_ULA_mem|saida_MUX[22]~22_combout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a22~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|saidaA[22]~22_combout\ : std_logic;
SIGNAL \fluxo_dados|Add0~42\ : std_logic;
SIGNAL \fluxo_dados|Add0~45_sumout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a13~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|saidaB[13]~13_combout\ : std_logic;
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a13~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|mux_rt_imediato|saida_MUX[13]~13_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula13|mux_inverteB|saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula13|mux_ula|saida_MUX~1_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula13|mux_ula|saida_MUX~2_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula13|mux_ula|saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|resultado_final[13]~13_combout\ : std_logic;
SIGNAL \fluxo_dados|mux_ULA_mem|saida_MUX[13]~13_combout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a13~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|saidaA[13]~13_combout\ : std_logic;
SIGNAL \fluxo_dados|mux_PC|saida_MUX[13]~15_combout\ : std_logic;
SIGNAL \fluxo_dados|PC_Soma_Constante|Add0~42\ : std_logic;
SIGNAL \fluxo_dados|PC_Soma_Constante|Add0~45_sumout\ : std_logic;
SIGNAL \fluxo_dados|Add0~46\ : std_logic;
SIGNAL \fluxo_dados|Add0~49_sumout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a14~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|saidaB[14]~14_combout\ : std_logic;
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a14~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula13|soma_sub|carry_out~combout\ : std_logic;
SIGNAL \fluxo_dados|mux_rt_imediato|saida_MUX[14]~14_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula14|mux_inverteB|saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula14|mux_ula|saida_MUX~1_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|resultado_final[14]~14_combout\ : std_logic;
SIGNAL \fluxo_dados|mux_ULA_mem|saida_MUX[14]~14_combout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a14~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|saidaA[14]~14_combout\ : std_logic;
SIGNAL \fluxo_dados|mux_PC|saida_MUX[14]~16_combout\ : std_logic;
SIGNAL \fluxo_dados|PC_Soma_Constante|Add0~46\ : std_logic;
SIGNAL \fluxo_dados|PC_Soma_Constante|Add0~49_sumout\ : std_logic;
SIGNAL \fluxo_dados|Add0~50\ : std_logic;
SIGNAL \fluxo_dados|Add0~53_sumout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a15~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|saidaB[15]~15_combout\ : std_logic;
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a15~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula14|mux_ula|saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|mux_rt_imediato|saida_MUX[15]~15_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula15|mux_inverteB|saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula15|mux_ula|saida_MUX~1_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula15|mux_ula|saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|resultado_final[15]~15_combout\ : std_logic;
SIGNAL \fluxo_dados|mux_ULA_mem|saida_MUX[15]~15_combout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a15~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|saidaA[15]~15_combout\ : std_logic;
SIGNAL \fluxo_dados|mux_PC|saida_MUX[15]~17_combout\ : std_logic;
SIGNAL \fluxo_dados|PC_Soma_Constante|Add0~50\ : std_logic;
SIGNAL \fluxo_dados|PC_Soma_Constante|Add0~53_sumout\ : std_logic;
SIGNAL \fluxo_dados|Add0~54\ : std_logic;
SIGNAL \fluxo_dados|Add0~57_sumout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a16~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|saidaB[16]~16_combout\ : std_logic;
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a16~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|mux_rt_imediato|saida_MUX[16]~16_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula16|mux_inverteB|saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula16|mux_ula|saida_MUX~1_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula16|mux_ula|saida_MUX~2_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula16|mux_ula|saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|resultado_final[16]~16_combout\ : std_logic;
SIGNAL \fluxo_dados|mux_ULA_mem|saida_MUX[16]~16_combout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a16~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|saidaA[16]~16_combout\ : std_logic;
SIGNAL \fluxo_dados|mux_PC|saida_MUX[16]~18_combout\ : std_logic;
SIGNAL \fluxo_dados|PC_Soma_Constante|Add0~54\ : std_logic;
SIGNAL \fluxo_dados|PC_Soma_Constante|Add0~57_sumout\ : std_logic;
SIGNAL \fluxo_dados|Add0~58\ : std_logic;
SIGNAL \fluxo_dados|Add0~61_sumout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a17~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|saidaB[17]~17_combout\ : std_logic;
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a17~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a1~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|saidaB[1]~1_combout\ : std_logic;
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a1~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|mux_PC|saida_MUX[1]~2_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|resultado_final[1]~1_combout\ : std_logic;
SIGNAL \fluxo_dados|mux_ULA_mem|saida_MUX[1]~1_combout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a1~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|saidaA[1]~1_combout\ : std_logic;
SIGNAL \fluxo_dados|mux_rt_imediato|saida_MUX[1]~1_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula1|mux_inverteB|saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula0|soma_sub|carry_out~0_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula1|mux_ula|saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|mux_rt_imediato|saida_MUX[17]~17_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula17|mux_inverteB|saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula17|mux_ula|saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|resultado_final[17]~17_combout\ : std_logic;
SIGNAL \fluxo_dados|mux_ULA_mem|saida_MUX[17]~17_combout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a17~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|saidaA[17]~17_combout\ : std_logic;
SIGNAL \fluxo_dados|mux_PC|saida_MUX[17]~19_combout\ : std_logic;
SIGNAL \fluxo_dados|PC_Soma_Constante|Add0~58\ : std_logic;
SIGNAL \fluxo_dados|PC_Soma_Constante|Add0~61_sumout\ : std_logic;
SIGNAL \fluxo_dados|Add0~62\ : std_logic;
SIGNAL \fluxo_dados|Add0~65_sumout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a18~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|saidaB[18]~18_combout\ : std_logic;
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a18~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|mux_rt_imediato|saida_MUX[18]~18_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula18|mux_inverteB|saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula18|mux_ula|saida_MUX~1_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula18|mux_ula|saida_MUX~2_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula18|mux_ula|saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|resultado_final[18]~18_combout\ : std_logic;
SIGNAL \fluxo_dados|mux_ULA_mem|saida_MUX[18]~18_combout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a18~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|saidaA[18]~18_combout\ : std_logic;
SIGNAL \fluxo_dados|mux_PC|saida_MUX[18]~20_combout\ : std_logic;
SIGNAL \fluxo_dados|PC_Soma_Constante|Add0~62\ : std_logic;
SIGNAL \fluxo_dados|PC_Soma_Constante|Add0~65_sumout\ : std_logic;
SIGNAL \fluxo_dados|Add0~66\ : std_logic;
SIGNAL \fluxo_dados|Add0~69_sumout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a19~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|saidaB[19]~19_combout\ : std_logic;
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a19~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula18|soma_sub|carry_out~combout\ : std_logic;
SIGNAL \fluxo_dados|mux_rt_imediato|saida_MUX[19]~19_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula19|mux_inverteB|saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula19|mux_ula|saida_MUX~1_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|resultado_final[19]~19_combout\ : std_logic;
SIGNAL \fluxo_dados|mux_ULA_mem|saida_MUX[19]~19_combout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a19~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|saidaA[19]~19_combout\ : std_logic;
SIGNAL \fluxo_dados|mux_PC|saida_MUX[19]~21_combout\ : std_logic;
SIGNAL \fluxo_dados|PC_Soma_Constante|Add0~66\ : std_logic;
SIGNAL \fluxo_dados|PC_Soma_Constante|Add0~69_sumout\ : std_logic;
SIGNAL \fluxo_dados|Add0~70\ : std_logic;
SIGNAL \fluxo_dados|Add0~73_sumout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a20~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|saidaB[20]~20_combout\ : std_logic;
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a20~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|mux_rt_imediato|saida_MUX[20]~20_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula20|mux_inverteB|saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula20|mux_ula|saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula19|mux_ula|saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula20|mux_ula|saida_MUX~1_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|resultado_final[20]~20_combout\ : std_logic;
SIGNAL \fluxo_dados|mux_ULA_mem|saida_MUX[20]~20_combout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a20~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|saidaA[20]~20_combout\ : std_logic;
SIGNAL \fluxo_dados|mux_PC|saida_MUX[20]~22_combout\ : std_logic;
SIGNAL \fluxo_dados|PC_Soma_Constante|Add0~70\ : std_logic;
SIGNAL \fluxo_dados|PC_Soma_Constante|Add0~73_sumout\ : std_logic;
SIGNAL \fluxo_dados|Add0~74\ : std_logic;
SIGNAL \fluxo_dados|Add0~77_sumout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a21~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|saidaB[21]~21_combout\ : std_logic;
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a21~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|mux_rt_imediato|saida_MUX[21]~21_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula21|mux_inverteB|saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula21|mux_ula|saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula21|soma_sub|saida_xor~combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula30|mux_ula|saida_MUX~2_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula21|mux_ula|saida_MUX~1_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula21|mux_ula|saida_MUX~2_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|resultado_final[21]~21_combout\ : std_logic;
SIGNAL \fluxo_dados|mux_ULA_mem|saida_MUX[21]~21_combout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a21~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|saidaA[21]~21_combout\ : std_logic;
SIGNAL \fluxo_dados|mux_PC|saida_MUX[21]~23_combout\ : std_logic;
SIGNAL \fluxo_dados|PC_Soma_Constante|Add0~74\ : std_logic;
SIGNAL \fluxo_dados|PC_Soma_Constante|Add0~77_sumout\ : std_logic;
SIGNAL \fluxo_dados|Add0~78\ : std_logic;
SIGNAL \fluxo_dados|Add0~81_sumout\ : std_logic;
SIGNAL \fluxo_dados|mux_PC|saida_MUX[22]~25_combout\ : std_logic;
SIGNAL \fluxo_dados|PC_Soma_Constante|Add0~78\ : std_logic;
SIGNAL \fluxo_dados|PC_Soma_Constante|Add0~81_sumout\ : std_logic;
SIGNAL \fluxo_dados|Add0~82\ : std_logic;
SIGNAL \fluxo_dados|Add0~85_sumout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a23~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|saidaB[23]~23_combout\ : std_logic;
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a23~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|mux_rt_imediato|saida_MUX[23]~23_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula23|mux_inverteB|saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula23|mux_ula|saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula23|mux_ula|saida_MUX~1_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula23|mux_ula|saida_MUX~2_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|resultado_final[23]~23_combout\ : std_logic;
SIGNAL \fluxo_dados|mux_ULA_mem|saida_MUX[23]~23_combout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a23~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|saidaA[23]~23_combout\ : std_logic;
SIGNAL \fluxo_dados|mux_PC|saida_MUX[23]~26_combout\ : std_logic;
SIGNAL \fluxo_dados|PC_Soma_Constante|Add0~82\ : std_logic;
SIGNAL \fluxo_dados|PC_Soma_Constante|Add0~85_sumout\ : std_logic;
SIGNAL \fluxo_dados|Add0~86\ : std_logic;
SIGNAL \fluxo_dados|Add0~89_sumout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a24~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|saidaB[24]~24_combout\ : std_logic;
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a24~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula7|soma_sub|carry_out~combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula8|mux_ula|saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|mux_rt_imediato|saida_MUX[24]~24_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula24|mux_inverteB|saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula24|soma_sub|saida_xor~combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula24|soma_sub|saida~combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula24|mux_ula|saida_MUX~1_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula24|mux_ula|saida_MUX~2_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|resultado_final[24]~24_combout\ : std_logic;
SIGNAL \fluxo_dados|mux_ULA_mem|saida_MUX[24]~24_combout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a24~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|saidaA[24]~24_combout\ : std_logic;
SIGNAL \fluxo_dados|mux_PC|saida_MUX[24]~27_combout\ : std_logic;
SIGNAL \fluxo_dados|PC_Soma_Constante|Add0~86\ : std_logic;
SIGNAL \fluxo_dados|PC_Soma_Constante|Add0~89_sumout\ : std_logic;
SIGNAL \fluxo_dados|Add0~90\ : std_logic;
SIGNAL \fluxo_dados|Add0~93_sumout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a25~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|saidaB[25]~25_combout\ : std_logic;
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a25~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula24|mux_ula|saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|mux_rt_imediato|saida_MUX[25]~25_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula25|mux_inverteB|saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula25|mux_ula|saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula25|mux_ula|saida_MUX~1_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|resultado_final[25]~25_combout\ : std_logic;
SIGNAL \fluxo_dados|mux_ULA_mem|saida_MUX[25]~25_combout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a25~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|saidaA[25]~25_combout\ : std_logic;
SIGNAL \fluxo_dados|mux_PC|saida_MUX[25]~28_combout\ : std_logic;
SIGNAL \fluxo_dados|PC_Soma_Constante|Add0~90\ : std_logic;
SIGNAL \fluxo_dados|PC_Soma_Constante|Add0~93_sumout\ : std_logic;
SIGNAL \fluxo_dados|Add0~94\ : std_logic;
SIGNAL \fluxo_dados|Add0~97_sumout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a26~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|saidaB[26]~26_combout\ : std_logic;
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a26~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|mux_rt_imediato|saida_MUX[26]~26_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula26|mux_inverteB|saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula26|soma_sub|saida~combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula26|mux_ula|saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|resultado_final[26]~26_combout\ : std_logic;
SIGNAL \fluxo_dados|mux_ULA_mem|saida_MUX[26]~26_combout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a26~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|saidaA[26]~26_combout\ : std_logic;
SIGNAL \fluxo_dados|mux_PC|saida_MUX[26]~29_combout\ : std_logic;
SIGNAL \fluxo_dados|PC_Soma_Constante|Add0~94\ : std_logic;
SIGNAL \fluxo_dados|PC_Soma_Constante|Add0~97_sumout\ : std_logic;
SIGNAL \fluxo_dados|Add0~98\ : std_logic;
SIGNAL \fluxo_dados|Add0~101_sumout\ : std_logic;
SIGNAL \fluxo_dados|mux_PC|saida_MUX[27]~30_combout\ : std_logic;
SIGNAL \fluxo_dados|PC_Soma_Constante|Add0~98\ : std_logic;
SIGNAL \fluxo_dados|PC_Soma_Constante|Add0~101_sumout\ : std_logic;
SIGNAL \fluxo_dados|mux_rt_imediato|saida_MUX[27]~27_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula27|mux_inverteB|saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula27|soma_sub|saida_xor~combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula27|mux_ula|saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|resultado_final[27]~27_combout\ : std_logic;
SIGNAL \fluxo_dados|mux_ULA_mem|saida_MUX[27]~27_combout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a27~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|saidaA[27]~27_combout\ : std_logic;
SIGNAL \fluxo_dados|mux_rt_imediato|saida_MUX[28]~28_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula28|mux_inverteB|saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula28|soma_sub|saida_xor~combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula28|mux_ula|saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula28|mux_ula|saida_MUX~1_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|resultado_final[28]~28_combout\ : std_logic;
SIGNAL \fluxo_dados|mux_ULA_mem|saida_MUX[28]~28_combout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a28~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|saidaA[28]~28_combout\ : std_logic;
SIGNAL \fluxo_dados|Add0~102\ : std_logic;
SIGNAL \fluxo_dados|Add0~105_sumout\ : std_logic;
SIGNAL \fluxo_dados|mux_PC|saida_MUX[28]~31_combout\ : std_logic;
SIGNAL \fluxo_dados|PC_Soma_Constante|Add0~102\ : std_logic;
SIGNAL \fluxo_dados|PC_Soma_Constante|Add0~105_sumout\ : std_logic;
SIGNAL \fluxo_dados|Add0~106\ : std_logic;
SIGNAL \fluxo_dados|Add0~109_sumout\ : std_logic;
SIGNAL \fluxo_dados|mux_PC|saida_MUX[29]~32_combout\ : std_logic;
SIGNAL \fluxo_dados|PC_Soma_Constante|Add0~106\ : std_logic;
SIGNAL \fluxo_dados|PC_Soma_Constante|Add0~109_sumout\ : std_logic;
SIGNAL \fluxo_dados|mux_rt_imediato|saida_MUX[29]~29_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula29|mux_inverteB|saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula29|soma_sub|saida_xor~combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula29|soma_sub|saida~combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula29|mux_ula|saida_MUX~1_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|resultado_final[29]~29_combout\ : std_logic;
SIGNAL \fluxo_dados|mux_ULA_mem|saida_MUX[29]~29_combout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a29~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|saidaA[29]~29_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula29|mux_ula|saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a30~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|saidaB[30]~30_combout\ : std_logic;
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a30~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|Add0~110\ : std_logic;
SIGNAL \fluxo_dados|Add0~113_sumout\ : std_logic;
SIGNAL \fluxo_dados|mux_PC|saida_MUX[30]~33_combout\ : std_logic;
SIGNAL \fluxo_dados|PC_Soma_Constante|Add0~110\ : std_logic;
SIGNAL \fluxo_dados|PC_Soma_Constante|Add0~113_sumout\ : std_logic;
SIGNAL \fluxo_dados|ULA|resultado_final[30]~30_combout\ : std_logic;
SIGNAL \fluxo_dados|mux_ULA_mem|saida_MUX[30]~30_combout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a30~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|saidaA[30]~30_combout\ : std_logic;
SIGNAL \fluxo_dados|mux_rt_imediato|saida_MUX[30]~30_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula30|mux_inverteB|saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula30|mux_ula|saida_MUX~3_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula30|mux_ula|saida_MUX~4_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula27|mux_ula|saida_MUX~2_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula27|mux_ula|saida_MUX~3_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula27|mux_ula|saida_MUX~1_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula23|mux_ula|saida_MUX~4_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula23|mux_ula|saida_MUX~5_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula23|mux_ula|saida_MUX~3_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula21|mux_ula|saida_MUX~4_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula21|mux_ula|saida_MUX~5_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula21|mux_ula|saida_MUX~3_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|flag_zero~8_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|flag_zero~9_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|flag_zero~0_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|flag_zero~1_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|flag_zero~2_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|flag_zero~10_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|flag_zero~3_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|flag_zero~4_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|flag_zero~5_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|flag_zero~6_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|flag_zero~7_combout\ : std_logic;
SIGNAL \UC|Equal13~0_combout\ : std_logic;
SIGNAL \UC|Equal12~0_combout\ : std_logic;
SIGNAL \fluxo_dados|selmuxBeq~0_combout\ : std_logic;
SIGNAL \fluxo_dados|PC_entity|DOUT[5]~0_combout\ : std_logic;
SIGNAL \fluxo_dados|mux_PC|saida_MUX[8]~10_combout\ : std_logic;
SIGNAL \fluxo_dados|PC_Soma_Constante|Add0~25_sumout\ : std_logic;
SIGNAL \fluxo_dados|ULA|resultado_final[8]~8_combout\ : std_logic;
SIGNAL \fluxo_dados|mux_ULA_mem|saida_MUX[8]~8_combout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a8~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|saidaA[8]~8_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula9|soma_sub|saida_xor~combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula9|soma_sub|saida_xor2~combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula11|soma_sub|carry_out~combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula14|soma_sub|saida_xor~combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula14|soma_sub|saida_xor2~combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula16|soma_sub|carry_out~combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula19|soma_sub|saida_xor~combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula19|soma_sub|saida_xor2~combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula21|soma_sub|carry_out~combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula24|soma_sub|saida_xor2~combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula26|soma_sub|carry_out~combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula29|soma_sub|saida_xor2~combout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a31~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|saidaB[31]~31_combout\ : std_logic;
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a31~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|Add0~114\ : std_logic;
SIGNAL \fluxo_dados|Add0~117_sumout\ : std_logic;
SIGNAL \fluxo_dados|mux_PC|saida_MUX[31]~34_combout\ : std_logic;
SIGNAL \fluxo_dados|PC_Soma_Constante|Add0~114\ : std_logic;
SIGNAL \fluxo_dados|PC_Soma_Constante|Add0~117_sumout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula31|mux_ula|saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|mux_rt_imediato|saida_MUX[31]~31_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula31|mux_ula|saida_MUX~1_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula31|mux_ula|saida_MUX~2_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|resultado_final[31]~31_combout\ : std_logic;
SIGNAL \fluxo_dados|mux_ULA_mem|saida_MUX[31]~31_combout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a31~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|saidaA[31]~31_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula31|soma_sub|saida~0_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula0|mux_ula|saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula0|mux_ula|saida_MUX~1_combout\ : std_logic;
SIGNAL \fluxo_dados|mux_PC|saida_MUX[22]~35_combout\ : std_logic;
SIGNAL \fluxo_dados|mux_PC|saida_MUX[22]~36_combout\ : std_logic;
SIGNAL \fluxo_dados|mux_PC|saida_MUX[22]~1_combout\ : std_logic;
SIGNAL \fluxo_dados|mux_ULA_mem|saida_MUX[0]~0_combout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a0~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|saidaA[0]~0_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula1|soma_sub|carry_out~combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula2|mux_ula|saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|resultado_final[2]~2_combout\ : std_logic;
SIGNAL \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a7~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|mux_ULA_mem|saida_MUX[7]~7_combout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a7~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|saidaA[7]~7_combout\ : std_logic;
SIGNAL \fluxo_dados|mux_PC|saida_MUX[7]~9_combout\ : std_logic;
SIGNAL \fluxo_dados|ROM|memROM~20_combout\ : std_logic;
SIGNAL \fluxo_dados|Add0~1_sumout\ : std_logic;
SIGNAL \fluxo_dados|mux_PC|saida_MUX[2]~4_combout\ : std_logic;
SIGNAL \fluxo_dados|PC_Soma_Constante|Add0~2\ : std_logic;
SIGNAL \fluxo_dados|PC_Soma_Constante|Add0~5_sumout\ : std_logic;
SIGNAL \fluxo_dados|Add0~5_sumout\ : std_logic;
SIGNAL \fluxo_dados|mux_PC|saida_MUX[3]~5_combout\ : std_logic;
SIGNAL \fluxo_dados|PC_Soma_Constante|Add0~6\ : std_logic;
SIGNAL \fluxo_dados|PC_Soma_Constante|Add0~9_sumout\ : std_logic;
SIGNAL \fluxo_dados|Add0~9_sumout\ : std_logic;
SIGNAL \fluxo_dados|mux_PC|saida_MUX[4]~6_combout\ : std_logic;
SIGNAL \fluxo_dados|PC_Soma_Constante|Add0~10\ : std_logic;
SIGNAL \fluxo_dados|PC_Soma_Constante|Add0~13_sumout\ : std_logic;
SIGNAL \fluxo_dados|Add0~13_sumout\ : std_logic;
SIGNAL \fluxo_dados|mux_PC|saida_MUX[5]~7_combout\ : std_logic;
SIGNAL \fluxo_dados|PC_Soma_Constante|Add0~14\ : std_logic;
SIGNAL \fluxo_dados|PC_Soma_Constante|Add0~17_sumout\ : std_logic;
SIGNAL \fluxo_dados|Add0~17_sumout\ : std_logic;
SIGNAL \fluxo_dados|mux_PC|saida_MUX[6]~8_combout\ : std_logic;
SIGNAL \fluxo_dados|ROM|memROM~19_combout\ : std_logic;
SIGNAL \UC|palavraControle[9]~0_combout\ : std_logic;
SIGNAL \fluxo_dados|UC_ULA|ula_ctrl[2]~0_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|resultado_final[0]~0_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula31|Overflow_exists|overflow~0_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|flag_zero~combout\ : std_logic;
SIGNAL \fluxo_dados|monitora_flag_z~combout\ : std_logic;
SIGNAL \fluxo_dados|regMEMWB1|DOUT\ : std_logic_vector(103 DOWNTO 0);
SIGNAL \fluxo_dados|regIFID1|DOUT\ : std_logic_vector(63 DOWNTO 0);
SIGNAL \fluxo_dados|regIDEX1|DOUT\ : std_logic_vector(156 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\ : std_logic_vector(0 TO 74);
SIGNAL \fluxo_dados|PC_entity|DOUT\ : std_logic_vector(31 DOWNTO 0);
SIGNAL \UC|palavraControle\ : std_logic_vector(14 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\ : std_logic_vector(0 TO 74);
SIGNAL \fluxo_dados|regEXMEM1|DOUT\ : std_logic_vector(105 DOWNTO 0);
SIGNAL \fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~29_sumout\ : std_logic;
SIGNAL \fluxo_dados|ALT_INV_Add0~25_sumout\ : std_logic;
SIGNAL \fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~25_sumout\ : std_logic;
SIGNAL \fluxo_dados|ALT_INV_Add0~21_sumout\ : std_logic;
SIGNAL \fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~21_sumout\ : std_logic;
SIGNAL \fluxo_dados|ALT_INV_Add0~17_sumout\ : std_logic;
SIGNAL \fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~17_sumout\ : std_logic;
SIGNAL \fluxo_dados|ALT_INV_Add0~13_sumout\ : std_logic;
SIGNAL \fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~13_sumout\ : std_logic;
SIGNAL \fluxo_dados|ALT_INV_Add0~9_sumout\ : std_logic;
SIGNAL \fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~9_sumout\ : std_logic;
SIGNAL \fluxo_dados|ALT_INV_Add0~5_sumout\ : std_logic;
SIGNAL \fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~5_sumout\ : std_logic;
SIGNAL \fluxo_dados|ALT_INV_Add0~1_sumout\ : std_logic;
SIGNAL \fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~1_sumout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a31~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a31~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a30~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a30~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a29~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a29~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a28~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a28~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a27~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a27~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a26~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a26~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a25~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a25~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a24~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a24~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a23~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a23~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a22~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a22~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a21~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a21~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a20~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a20~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a19~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a19~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a18~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a18~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a17~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a17~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a16~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a16~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a15~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a15~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a14~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a14~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a13~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a13~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a12~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a12~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a11~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a11~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a10~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a10~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a9~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a9~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a8~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a8~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a7~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a7~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a6~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a6~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a5~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a5~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a4~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a4~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a3~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a3~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a2~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a2~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a1~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a1~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a0~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a0~portbdataout\ : std_logic;
SIGNAL \fluxo_dados|regIFID1|ALT_INV_DOUT\ : std_logic_vector(31 DOWNTO 0);
SIGNAL \fluxo_dados|ULA|ALT_INV_flag_zero~10_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ALT_INV_flag_zero~9_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ALT_INV_flag_zero~8_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula27|mux_ula|ALT_INV_saida_MUX~3_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula27|mux_ula|ALT_INV_saida_MUX~2_combout\ : std_logic;
SIGNAL \fluxo_dados|mux_PC|ALT_INV_saida_MUX[22]~36_combout\ : std_logic;
SIGNAL \fluxo_dados|mux_PC|ALT_INV_saida_MUX[22]~35_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula23|mux_ula|ALT_INV_saida_MUX~5_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula23|mux_ula|ALT_INV_saida_MUX~4_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula21|mux_ula|ALT_INV_saida_MUX~5_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula21|mux_ula|ALT_INV_saida_MUX~4_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula18|mux_ula|ALT_INV_saida_MUX~2_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula18|mux_ula|ALT_INV_saida_MUX~1_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula16|mux_ula|ALT_INV_saida_MUX~2_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula16|mux_ula|ALT_INV_saida_MUX~1_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula13|mux_ula|ALT_INV_saida_MUX~2_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula13|mux_ula|ALT_INV_saida_MUX~1_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula11|mux_ula|ALT_INV_saida_MUX~2_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula11|mux_ula|ALT_INV_saida_MUX~1_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula2|mux_inverteB|ALT_INV_saida_MUX~1_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula15|mux_ula|ALT_INV_saida_MUX~1_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula10|mux_ula|ALT_INV_saida_MUX~1_combout\ : std_logic;
SIGNAL \fluxo_dados|regIDEX1|ALT_INV_DOUT\ : std_logic_vector(156 DOWNTO 5);
SIGNAL \fluxo_dados|mux_rt_rd|ALT_INV_saida_MUX[2]~0_combout\ : std_logic;
SIGNAL \fluxo_dados|regMEMWB1|ALT_INV_DOUT\ : std_logic_vector(103 DOWNTO 5);
SIGNAL \fluxo_dados|mux_PC|ALT_INV_saida_MUX[22]~24_combout\ : std_logic;
SIGNAL \fluxo_dados|mux_PC|ALT_INV_saida_MUX[22]~3_combout\ : std_logic;
SIGNAL \fluxo_dados|PC_entity|ALT_INV_DOUT[5]~0_combout\ : std_logic;
SIGNAL \fluxo_dados|ALT_INV_selmuxBeq~0_combout\ : std_logic;
SIGNAL \UC|ALT_INV_Equal0~0_combout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\ : std_logic_vector(74 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\ : std_logic_vector(74 DOWNTO 0);
SIGNAL \fluxo_dados|bancoRegs|ALT_INV_Equal0~0_combout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|ALT_INV_registrador~43_combout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|ALT_INV_registrador~42_combout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|ALT_INV_registrador~41_combout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|ALT_INV_Equal1~0_combout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|ALT_INV_registrador~40_combout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|ALT_INV_registrador~39_combout\ : std_logic;
SIGNAL \fluxo_dados|bancoRegs|ALT_INV_registrador~38_combout\ : std_logic;
SIGNAL \fluxo_dados|UC_ULA|ALT_INV_jr~3_combout\ : std_logic;
SIGNAL \fluxo_dados|UC_ULA|ALT_INV_jr~2_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ALT_INV_flag_zero~combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ALT_INV_flag_zero~7_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ALT_INV_flag_zero~6_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ALT_INV_flag_zero~5_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ALT_INV_flag_zero~4_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ALT_INV_flag_zero~3_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ALT_INV_flag_zero~2_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ALT_INV_flag_zero~1_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ALT_INV_flag_zero~0_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula21|mux_ula|ALT_INV_saida_MUX~3_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula23|mux_ula|ALT_INV_saida_MUX~3_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula27|mux_ula|ALT_INV_saida_MUX~1_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula31|Overflow_exists|ALT_INV_overflow~0_combout\ : std_logic;
SIGNAL \fluxo_dados|PC_entity|ALT_INV_DOUT\ : std_logic_vector(31 DOWNTO 2);
SIGNAL \fluxo_dados|ULA|ula31|mux_ula|ALT_INV_saida_MUX~2_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula31|mux_ula|ALT_INV_saida_MUX~1_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula31|mux_ula|ALT_INV_saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula30|mux_ula|ALT_INV_saida_MUX~4_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula30|mux_ula|ALT_INV_saida_MUX~3_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula29|mux_ula|ALT_INV_saida_MUX~1_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula29|soma_sub|ALT_INV_saida~combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula28|mux_ula|ALT_INV_saida_MUX~1_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula28|mux_ula|ALT_INV_saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula28|soma_sub|ALT_INV_saida_xor~combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula27|mux_ula|ALT_INV_saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula27|soma_sub|ALT_INV_saida_xor~combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula26|mux_ula|ALT_INV_saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula26|soma_sub|ALT_INV_saida~combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula25|mux_ula|ALT_INV_saida_MUX~1_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula25|mux_ula|ALT_INV_saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula24|mux_ula|ALT_INV_saida_MUX~2_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula24|mux_ula|ALT_INV_saida_MUX~1_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula24|soma_sub|ALT_INV_saida~combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula23|mux_ula|ALT_INV_saida_MUX~2_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula23|mux_ula|ALT_INV_saida_MUX~1_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula23|mux_ula|ALT_INV_saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula22|mux_ula|ALT_INV_saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula21|mux_ula|ALT_INV_saida_MUX~2_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula21|mux_ula|ALT_INV_saida_MUX~1_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula30|mux_ula|ALT_INV_saida_MUX~2_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula21|soma_sub|ALT_INV_saida_xor~combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula21|mux_ula|ALT_INV_saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula20|mux_ula|ALT_INV_saida_MUX~1_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula20|mux_ula|ALT_INV_saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula19|mux_ula|ALT_INV_saida_MUX~1_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula18|soma_sub|ALT_INV_carry_out~combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula18|mux_ula|ALT_INV_saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula17|mux_ula|ALT_INV_saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula16|mux_ula|ALT_INV_saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula15|mux_ula|ALT_INV_saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula14|mux_ula|ALT_INV_saida_MUX~1_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula14|mux_inverteB|ALT_INV_saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula13|soma_sub|ALT_INV_carry_out~combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula13|mux_ula|ALT_INV_saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula12|mux_ula|ALT_INV_saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula11|mux_ula|ALT_INV_saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula10|mux_ula|ALT_INV_saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula9|mux_ula|ALT_INV_saida_MUX~1_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula9|mux_inverteB|ALT_INV_saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula8|soma_sub|ALT_INV_carry_out~combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula8|mux_ula|ALT_INV_saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula7|soma_sub|ALT_INV_carry_out~combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula7|mux_ula|ALT_INV_saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula6|mux_ula|ALT_INV_saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula5|soma_sub|ALT_INV_carry_out~combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula5|mux_ula|ALT_INV_saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula4|soma_sub|ALT_INV_carry_out~combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula4|mux_ula|ALT_INV_saida_MUX~1_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula4|mux_inverteB|ALT_INV_saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula3|soma_sub|ALT_INV_carry_out~combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula3|mux_ula|ALT_INV_saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula2|soma_sub|ALT_INV_carry_out~combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula2|mux_ula|ALT_INV_saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula1|mux_ula|ALT_INV_saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula30|mux_ula|ALT_INV_saida_MUX~1_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula30|mux_ula|ALT_INV_saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula0|soma_sub|ALT_INV_carry_out~0_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula1|mux_inverteB|ALT_INV_saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula0|mux_ula|ALT_INV_Equal0~0_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula0|mux_ula|ALT_INV_saida_MUX~2_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula0|mux_ula|ALT_INV_saida_MUX~1_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula0|mux_ula|ALT_INV_saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl[1]~9_combout\ : std_logic;
SIGNAL \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl~8_combout\ : std_logic;
SIGNAL \fluxo_dados|UC_ULA|ALT_INV_jr~1_combout\ : std_logic;
SIGNAL \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl[1]~7_combout\ : std_logic;
SIGNAL \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl[0]~6_combout\ : std_logic;
SIGNAL \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl~5_combout\ : std_logic;
SIGNAL \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl~4_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula31|soma_sub|ALT_INV_saida~0_combout\ : std_logic;
SIGNAL \fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[31]~31_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula30|mux_inverteB|ALT_INV_saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[30]~30_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula29|mux_ula|ALT_INV_saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula29|soma_sub|ALT_INV_saida_xor2~combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula29|soma_sub|ALT_INV_saida_xor~combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula29|mux_inverteB|ALT_INV_saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[29]~29_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula28|mux_inverteB|ALT_INV_saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[28]~28_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula27|mux_inverteB|ALT_INV_saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[27]~27_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula26|soma_sub|ALT_INV_carry_out~combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula26|mux_inverteB|ALT_INV_saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[26]~26_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula25|mux_inverteB|ALT_INV_saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[25]~25_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula24|mux_ula|ALT_INV_saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula24|soma_sub|ALT_INV_saida_xor2~combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula24|soma_sub|ALT_INV_saida_xor~combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula24|mux_inverteB|ALT_INV_saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[24]~24_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula23|mux_inverteB|ALT_INV_saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[23]~23_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula22|mux_inverteB|ALT_INV_saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[22]~22_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula21|soma_sub|ALT_INV_carry_out~combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula21|mux_inverteB|ALT_INV_saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[21]~21_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula20|mux_inverteB|ALT_INV_saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[20]~20_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula19|mux_ula|ALT_INV_saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula19|soma_sub|ALT_INV_saida_xor2~combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula19|soma_sub|ALT_INV_saida_xor~combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula19|mux_inverteB|ALT_INV_saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[19]~19_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula18|mux_inverteB|ALT_INV_saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[18]~18_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula17|mux_inverteB|ALT_INV_saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[17]~17_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula16|soma_sub|ALT_INV_carry_out~combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula16|mux_inverteB|ALT_INV_saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[16]~16_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula15|mux_inverteB|ALT_INV_saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[15]~15_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula14|mux_ula|ALT_INV_saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula14|soma_sub|ALT_INV_saida_xor2~combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula14|soma_sub|ALT_INV_saida_xor~combout\ : std_logic;
SIGNAL \fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[14]~14_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula13|mux_inverteB|ALT_INV_saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[13]~13_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula12|mux_inverteB|ALT_INV_saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[12]~12_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula11|soma_sub|ALT_INV_carry_out~combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula11|mux_inverteB|ALT_INV_saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[11]~11_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula10|mux_inverteB|ALT_INV_saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[10]~10_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula9|mux_ula|ALT_INV_saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula9|soma_sub|ALT_INV_saida_xor2~combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula9|soma_sub|ALT_INV_saida_xor~combout\ : std_logic;
SIGNAL \fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[9]~9_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula8|mux_inverteB|ALT_INV_saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[8]~8_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula7|mux_inverteB|ALT_INV_saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[7]~7_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula6|soma_sub|ALT_INV_carry_out~combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula6|mux_inverteB|ALT_INV_saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[6]~6_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula5|mux_inverteB|ALT_INV_saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[5]~5_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula4|mux_ula|ALT_INV_saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula4|soma_sub|ALT_INV_saida_xor2~combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula4|soma_sub|ALT_INV_saida_xor~combout\ : std_logic;
SIGNAL \fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[4]~4_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula3|mux_inverteB|ALT_INV_saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[3]~3_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula2|mux_inverteB|ALT_INV_saida_MUX~0_combout\ : std_logic;
SIGNAL \fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[2]~2_combout\ : std_logic;
SIGNAL \fluxo_dados|ULA|ula1|soma_sub|ALT_INV_carry_out~combout\ : std_logic;
SIGNAL \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl[3]~3_combout\ : std_logic;
SIGNAL \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl~2_combout\ : std_logic;
SIGNAL \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl[1]~1_combout\ : std_logic;
SIGNAL \fluxo_dados|UC_ULA|ALT_INV_jr~0_combout\ : std_logic;
SIGNAL \fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[1]~1_combout\ : std_logic;
SIGNAL \fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[0]~0_combout\ : std_logic;
SIGNAL \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl[2]~0_combout\ : std_logic;
SIGNAL \fluxo_dados|ALT_INV_Add0~117_sumout\ : std_logic;
SIGNAL \fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~117_sumout\ : std_logic;
SIGNAL \fluxo_dados|ALT_INV_Add0~113_sumout\ : std_logic;
SIGNAL \fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~113_sumout\ : std_logic;
SIGNAL \fluxo_dados|ALT_INV_Add0~109_sumout\ : std_logic;
SIGNAL \fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~109_sumout\ : std_logic;
SIGNAL \fluxo_dados|ALT_INV_Add0~105_sumout\ : std_logic;
SIGNAL \fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~105_sumout\ : std_logic;
SIGNAL \fluxo_dados|ALT_INV_Add0~101_sumout\ : std_logic;
SIGNAL \fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~101_sumout\ : std_logic;
SIGNAL \fluxo_dados|ALT_INV_Add0~97_sumout\ : std_logic;
SIGNAL \fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~97_sumout\ : std_logic;
SIGNAL \fluxo_dados|ALT_INV_Add0~93_sumout\ : std_logic;
SIGNAL \fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~93_sumout\ : std_logic;
SIGNAL \fluxo_dados|ALT_INV_Add0~89_sumout\ : std_logic;
SIGNAL \fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~89_sumout\ : std_logic;
SIGNAL \fluxo_dados|ALT_INV_Add0~85_sumout\ : std_logic;
SIGNAL \fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~85_sumout\ : std_logic;
SIGNAL \fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~81_sumout\ : std_logic;
SIGNAL \fluxo_dados|ALT_INV_Add0~81_sumout\ : std_logic;
SIGNAL \fluxo_dados|ALT_INV_Add0~77_sumout\ : std_logic;
SIGNAL \fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~77_sumout\ : std_logic;
SIGNAL \fluxo_dados|ALT_INV_Add0~73_sumout\ : std_logic;
SIGNAL \fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~73_sumout\ : std_logic;
SIGNAL \fluxo_dados|ALT_INV_Add0~69_sumout\ : std_logic;
SIGNAL \fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~69_sumout\ : std_logic;
SIGNAL \fluxo_dados|ALT_INV_Add0~65_sumout\ : std_logic;
SIGNAL \fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~65_sumout\ : std_logic;
SIGNAL \fluxo_dados|ALT_INV_Add0~61_sumout\ : std_logic;
SIGNAL \fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~61_sumout\ : std_logic;
SIGNAL \fluxo_dados|ALT_INV_Add0~57_sumout\ : std_logic;
SIGNAL \fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~57_sumout\ : std_logic;
SIGNAL \fluxo_dados|ALT_INV_Add0~53_sumout\ : std_logic;
SIGNAL \fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~53_sumout\ : std_logic;
SIGNAL \fluxo_dados|ALT_INV_Add0~49_sumout\ : std_logic;
SIGNAL \fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~49_sumout\ : std_logic;
SIGNAL \fluxo_dados|ALT_INV_Add0~45_sumout\ : std_logic;
SIGNAL \fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~45_sumout\ : std_logic;
SIGNAL \fluxo_dados|ALT_INV_Add0~41_sumout\ : std_logic;
SIGNAL \fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~41_sumout\ : std_logic;
SIGNAL \fluxo_dados|ALT_INV_Add0~37_sumout\ : std_logic;
SIGNAL \fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~37_sumout\ : std_logic;
SIGNAL \fluxo_dados|ALT_INV_Add0~33_sumout\ : std_logic;
SIGNAL \fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~33_sumout\ : std_logic;
SIGNAL \fluxo_dados|ALT_INV_Add0~29_sumout\ : std_logic;

BEGIN

ww_CLOCK_50 <= CLOCK_50;
ULA_saida <= ww_ULA_saida;
mux_imed_saida <= ww_mux_imed_saida;
saidaA_ULA <= ww_saidaA_ULA;
imediatoIDEX <= ww_imediatoIDEX;
imediato <= ww_imediato;
PC_saida <= ww_PC_saida;
overflow <= ww_overflow;
monitora_flag_z <= ww_monitora_flag_z;
jr_out <= ww_jr_out;
ww_devoe <= devoe;
ww_devclrn <= devclrn;
ww_devpor <= devpor;

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a0_PORTADATAIN_bus\(0) <= \fluxo_dados|mux_ULA_mem|saida_MUX[0]~0_combout\;

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a0_PORTAADDR_bus\ <= (\fluxo_dados|regMEMWB1|DOUT\(4) & \fluxo_dados|regMEMWB1|DOUT\(3) & \fluxo_dados|regMEMWB1|DOUT\(2) & \fluxo_dados|regMEMWB1|DOUT\(1) & 
\fluxo_dados|regMEMWB1|DOUT\(0));

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a0_PORTBADDR_bus\ <= (\fluxo_dados|ROM|memROM~9_combout\ & \fluxo_dados|ROM|memROM~11_combout\ & \fluxo_dados|ROM|memROM~10_combout\ & \fluxo_dados|ROM|memROM~9_combout\ & 
\fluxo_dados|ROM|memROM~16_combout\);

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a0~portbdataout\ <= \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a0_PORTBDATAOUT_bus\(0);

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a0_PORTADATAIN_bus\(0) <= \fluxo_dados|mux_ULA_mem|saida_MUX[0]~0_combout\;

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a0_PORTAADDR_bus\ <= (\fluxo_dados|regMEMWB1|DOUT\(4) & \fluxo_dados|regMEMWB1|DOUT\(3) & \fluxo_dados|regMEMWB1|DOUT\(2) & \fluxo_dados|regMEMWB1|DOUT\(1) & 
\fluxo_dados|regMEMWB1|DOUT\(0));

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a0_PORTBADDR_bus\ <= (\~GND~combout\ & \fluxo_dados|ROM|memROM~15_combout\ & \fluxo_dados|ROM|memROM~14_combout\ & \fluxo_dados|ROM|memROM~13_combout\ & \fluxo_dados|ROM|memROM~12_combout\
);

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a0~portbdataout\ <= \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a0_PORTBDATAOUT_bus\(0);

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a1_PORTADATAIN_bus\(0) <= \fluxo_dados|mux_ULA_mem|saida_MUX[1]~1_combout\;

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a1_PORTAADDR_bus\ <= (\fluxo_dados|regMEMWB1|DOUT\(4) & \fluxo_dados|regMEMWB1|DOUT\(3) & \fluxo_dados|regMEMWB1|DOUT\(2) & \fluxo_dados|regMEMWB1|DOUT\(1) & 
\fluxo_dados|regMEMWB1|DOUT\(0));

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a1_PORTBADDR_bus\ <= (\fluxo_dados|ROM|memROM~9_combout\ & \fluxo_dados|ROM|memROM~11_combout\ & \fluxo_dados|ROM|memROM~10_combout\ & \fluxo_dados|ROM|memROM~9_combout\ & 
\fluxo_dados|ROM|memROM~16_combout\);

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a1~portbdataout\ <= \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a1_PORTBDATAOUT_bus\(0);

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a1_PORTADATAIN_bus\(0) <= \fluxo_dados|mux_ULA_mem|saida_MUX[1]~1_combout\;

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a1_PORTAADDR_bus\ <= (\fluxo_dados|regMEMWB1|DOUT\(4) & \fluxo_dados|regMEMWB1|DOUT\(3) & \fluxo_dados|regMEMWB1|DOUT\(2) & \fluxo_dados|regMEMWB1|DOUT\(1) & 
\fluxo_dados|regMEMWB1|DOUT\(0));

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a1_PORTBADDR_bus\ <= (\~GND~combout\ & \fluxo_dados|ROM|memROM~15_combout\ & \fluxo_dados|ROM|memROM~14_combout\ & \fluxo_dados|ROM|memROM~13_combout\ & \fluxo_dados|ROM|memROM~12_combout\
);

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a1~portbdataout\ <= \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a1_PORTBDATAOUT_bus\(0);

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a2_PORTADATAIN_bus\(0) <= \fluxo_dados|mux_ULA_mem|saida_MUX[2]~2_combout\;

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a2_PORTAADDR_bus\ <= (\fluxo_dados|regMEMWB1|DOUT\(4) & \fluxo_dados|regMEMWB1|DOUT\(3) & \fluxo_dados|regMEMWB1|DOUT\(2) & \fluxo_dados|regMEMWB1|DOUT\(1) & 
\fluxo_dados|regMEMWB1|DOUT\(0));

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a2_PORTBADDR_bus\ <= (\fluxo_dados|ROM|memROM~9_combout\ & \fluxo_dados|ROM|memROM~11_combout\ & \fluxo_dados|ROM|memROM~10_combout\ & \fluxo_dados|ROM|memROM~9_combout\ & 
\fluxo_dados|ROM|memROM~16_combout\);

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a2~portbdataout\ <= \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a2_PORTBDATAOUT_bus\(0);

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a2_PORTADATAIN_bus\(0) <= \fluxo_dados|mux_ULA_mem|saida_MUX[2]~2_combout\;

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a2_PORTAADDR_bus\ <= (\fluxo_dados|regMEMWB1|DOUT\(4) & \fluxo_dados|regMEMWB1|DOUT\(3) & \fluxo_dados|regMEMWB1|DOUT\(2) & \fluxo_dados|regMEMWB1|DOUT\(1) & 
\fluxo_dados|regMEMWB1|DOUT\(0));

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a2_PORTBADDR_bus\ <= (\~GND~combout\ & \fluxo_dados|ROM|memROM~15_combout\ & \fluxo_dados|ROM|memROM~14_combout\ & \fluxo_dados|ROM|memROM~13_combout\ & \fluxo_dados|ROM|memROM~12_combout\
);

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a2~portbdataout\ <= \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a2_PORTBDATAOUT_bus\(0);

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a3_PORTADATAIN_bus\(0) <= \fluxo_dados|mux_ULA_mem|saida_MUX[3]~3_combout\;

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a3_PORTAADDR_bus\ <= (\fluxo_dados|regMEMWB1|DOUT\(4) & \fluxo_dados|regMEMWB1|DOUT\(3) & \fluxo_dados|regMEMWB1|DOUT\(2) & \fluxo_dados|regMEMWB1|DOUT\(1) & 
\fluxo_dados|regMEMWB1|DOUT\(0));

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a3_PORTBADDR_bus\ <= (\fluxo_dados|ROM|memROM~9_combout\ & \fluxo_dados|ROM|memROM~11_combout\ & \fluxo_dados|ROM|memROM~10_combout\ & \fluxo_dados|ROM|memROM~9_combout\ & 
\fluxo_dados|ROM|memROM~16_combout\);

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a3~portbdataout\ <= \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a3_PORTBDATAOUT_bus\(0);

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a3_PORTADATAIN_bus\(0) <= \fluxo_dados|mux_ULA_mem|saida_MUX[3]~3_combout\;

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a3_PORTAADDR_bus\ <= (\fluxo_dados|regMEMWB1|DOUT\(4) & \fluxo_dados|regMEMWB1|DOUT\(3) & \fluxo_dados|regMEMWB1|DOUT\(2) & \fluxo_dados|regMEMWB1|DOUT\(1) & 
\fluxo_dados|regMEMWB1|DOUT\(0));

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a3_PORTBADDR_bus\ <= (\~GND~combout\ & \fluxo_dados|ROM|memROM~15_combout\ & \fluxo_dados|ROM|memROM~14_combout\ & \fluxo_dados|ROM|memROM~13_combout\ & \fluxo_dados|ROM|memROM~12_combout\
);

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a3~portbdataout\ <= \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a3_PORTBDATAOUT_bus\(0);

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a4_PORTADATAIN_bus\(0) <= \fluxo_dados|mux_ULA_mem|saida_MUX[4]~4_combout\;

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a4_PORTAADDR_bus\ <= (\fluxo_dados|regMEMWB1|DOUT\(4) & \fluxo_dados|regMEMWB1|DOUT\(3) & \fluxo_dados|regMEMWB1|DOUT\(2) & \fluxo_dados|regMEMWB1|DOUT\(1) & 
\fluxo_dados|regMEMWB1|DOUT\(0));

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a4_PORTBADDR_bus\ <= (\fluxo_dados|ROM|memROM~9_combout\ & \fluxo_dados|ROM|memROM~11_combout\ & \fluxo_dados|ROM|memROM~10_combout\ & \fluxo_dados|ROM|memROM~9_combout\ & 
\fluxo_dados|ROM|memROM~16_combout\);

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a4~portbdataout\ <= \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a4_PORTBDATAOUT_bus\(0);

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a4_PORTADATAIN_bus\(0) <= \fluxo_dados|mux_ULA_mem|saida_MUX[4]~4_combout\;

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a4_PORTAADDR_bus\ <= (\fluxo_dados|regMEMWB1|DOUT\(4) & \fluxo_dados|regMEMWB1|DOUT\(3) & \fluxo_dados|regMEMWB1|DOUT\(2) & \fluxo_dados|regMEMWB1|DOUT\(1) & 
\fluxo_dados|regMEMWB1|DOUT\(0));

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a4_PORTBADDR_bus\ <= (\~GND~combout\ & \fluxo_dados|ROM|memROM~15_combout\ & \fluxo_dados|ROM|memROM~14_combout\ & \fluxo_dados|ROM|memROM~13_combout\ & \fluxo_dados|ROM|memROM~12_combout\
);

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a4~portbdataout\ <= \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a4_PORTBDATAOUT_bus\(0);

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a5_PORTADATAIN_bus\(0) <= \fluxo_dados|mux_ULA_mem|saida_MUX[5]~5_combout\;

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a5_PORTAADDR_bus\ <= (\fluxo_dados|regMEMWB1|DOUT\(4) & \fluxo_dados|regMEMWB1|DOUT\(3) & \fluxo_dados|regMEMWB1|DOUT\(2) & \fluxo_dados|regMEMWB1|DOUT\(1) & 
\fluxo_dados|regMEMWB1|DOUT\(0));

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a5_PORTBADDR_bus\ <= (\fluxo_dados|ROM|memROM~9_combout\ & \fluxo_dados|ROM|memROM~11_combout\ & \fluxo_dados|ROM|memROM~10_combout\ & \fluxo_dados|ROM|memROM~9_combout\ & 
\fluxo_dados|ROM|memROM~16_combout\);

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a5~portbdataout\ <= \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a5_PORTBDATAOUT_bus\(0);

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a5_PORTADATAIN_bus\(0) <= \fluxo_dados|mux_ULA_mem|saida_MUX[5]~5_combout\;

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a5_PORTAADDR_bus\ <= (\fluxo_dados|regMEMWB1|DOUT\(4) & \fluxo_dados|regMEMWB1|DOUT\(3) & \fluxo_dados|regMEMWB1|DOUT\(2) & \fluxo_dados|regMEMWB1|DOUT\(1) & 
\fluxo_dados|regMEMWB1|DOUT\(0));

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a5_PORTBADDR_bus\ <= (\~GND~combout\ & \fluxo_dados|ROM|memROM~15_combout\ & \fluxo_dados|ROM|memROM~14_combout\ & \fluxo_dados|ROM|memROM~13_combout\ & \fluxo_dados|ROM|memROM~12_combout\
);

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a5~portbdataout\ <= \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a5_PORTBDATAOUT_bus\(0);

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a6_PORTADATAIN_bus\(0) <= \fluxo_dados|mux_ULA_mem|saida_MUX[6]~6_combout\;

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a6_PORTAADDR_bus\ <= (\fluxo_dados|regMEMWB1|DOUT\(4) & \fluxo_dados|regMEMWB1|DOUT\(3) & \fluxo_dados|regMEMWB1|DOUT\(2) & \fluxo_dados|regMEMWB1|DOUT\(1) & 
\fluxo_dados|regMEMWB1|DOUT\(0));

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a6_PORTBADDR_bus\ <= (\fluxo_dados|ROM|memROM~9_combout\ & \fluxo_dados|ROM|memROM~11_combout\ & \fluxo_dados|ROM|memROM~10_combout\ & \fluxo_dados|ROM|memROM~9_combout\ & 
\fluxo_dados|ROM|memROM~16_combout\);

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a6~portbdataout\ <= \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a6_PORTBDATAOUT_bus\(0);

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a6_PORTADATAIN_bus\(0) <= \fluxo_dados|mux_ULA_mem|saida_MUX[6]~6_combout\;

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a6_PORTAADDR_bus\ <= (\fluxo_dados|regMEMWB1|DOUT\(4) & \fluxo_dados|regMEMWB1|DOUT\(3) & \fluxo_dados|regMEMWB1|DOUT\(2) & \fluxo_dados|regMEMWB1|DOUT\(1) & 
\fluxo_dados|regMEMWB1|DOUT\(0));

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a6_PORTBADDR_bus\ <= (\~GND~combout\ & \fluxo_dados|ROM|memROM~15_combout\ & \fluxo_dados|ROM|memROM~14_combout\ & \fluxo_dados|ROM|memROM~13_combout\ & \fluxo_dados|ROM|memROM~12_combout\
);

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a6~portbdataout\ <= \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a6_PORTBDATAOUT_bus\(0);

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a7_PORTADATAIN_bus\(0) <= \fluxo_dados|mux_ULA_mem|saida_MUX[7]~7_combout\;

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a7_PORTAADDR_bus\ <= (\fluxo_dados|regMEMWB1|DOUT\(4) & \fluxo_dados|regMEMWB1|DOUT\(3) & \fluxo_dados|regMEMWB1|DOUT\(2) & \fluxo_dados|regMEMWB1|DOUT\(1) & 
\fluxo_dados|regMEMWB1|DOUT\(0));

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a7_PORTBADDR_bus\ <= (\fluxo_dados|ROM|memROM~9_combout\ & \fluxo_dados|ROM|memROM~11_combout\ & \fluxo_dados|ROM|memROM~10_combout\ & \fluxo_dados|ROM|memROM~9_combout\ & 
\fluxo_dados|ROM|memROM~16_combout\);

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a7~portbdataout\ <= \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a7_PORTBDATAOUT_bus\(0);

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a7_PORTADATAIN_bus\(0) <= \fluxo_dados|mux_ULA_mem|saida_MUX[7]~7_combout\;

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a7_PORTAADDR_bus\ <= (\fluxo_dados|regMEMWB1|DOUT\(4) & \fluxo_dados|regMEMWB1|DOUT\(3) & \fluxo_dados|regMEMWB1|DOUT\(2) & \fluxo_dados|regMEMWB1|DOUT\(1) & 
\fluxo_dados|regMEMWB1|DOUT\(0));

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a7_PORTBADDR_bus\ <= (\~GND~combout\ & \fluxo_dados|ROM|memROM~15_combout\ & \fluxo_dados|ROM|memROM~14_combout\ & \fluxo_dados|ROM|memROM~13_combout\ & \fluxo_dados|ROM|memROM~12_combout\
);

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a7~portbdataout\ <= \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a7_PORTBDATAOUT_bus\(0);

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a8_PORTADATAIN_bus\(0) <= \fluxo_dados|mux_ULA_mem|saida_MUX[8]~8_combout\;

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a8_PORTAADDR_bus\ <= (\fluxo_dados|regMEMWB1|DOUT\(4) & \fluxo_dados|regMEMWB1|DOUT\(3) & \fluxo_dados|regMEMWB1|DOUT\(2) & \fluxo_dados|regMEMWB1|DOUT\(1) & 
\fluxo_dados|regMEMWB1|DOUT\(0));

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a8_PORTBADDR_bus\ <= (\fluxo_dados|ROM|memROM~9_combout\ & \fluxo_dados|ROM|memROM~11_combout\ & \fluxo_dados|ROM|memROM~10_combout\ & \fluxo_dados|ROM|memROM~9_combout\ & 
\fluxo_dados|ROM|memROM~16_combout\);

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a8~portbdataout\ <= \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a8_PORTBDATAOUT_bus\(0);

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a8_PORTADATAIN_bus\(0) <= \fluxo_dados|mux_ULA_mem|saida_MUX[8]~8_combout\;

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a8_PORTAADDR_bus\ <= (\fluxo_dados|regMEMWB1|DOUT\(4) & \fluxo_dados|regMEMWB1|DOUT\(3) & \fluxo_dados|regMEMWB1|DOUT\(2) & \fluxo_dados|regMEMWB1|DOUT\(1) & 
\fluxo_dados|regMEMWB1|DOUT\(0));

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a8_PORTBADDR_bus\ <= (\~GND~combout\ & \fluxo_dados|ROM|memROM~15_combout\ & \fluxo_dados|ROM|memROM~14_combout\ & \fluxo_dados|ROM|memROM~13_combout\ & \fluxo_dados|ROM|memROM~12_combout\
);

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a8~portbdataout\ <= \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a8_PORTBDATAOUT_bus\(0);

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a9_PORTADATAIN_bus\(0) <= \fluxo_dados|mux_ULA_mem|saida_MUX[9]~9_combout\;

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a9_PORTAADDR_bus\ <= (\fluxo_dados|regMEMWB1|DOUT\(4) & \fluxo_dados|regMEMWB1|DOUT\(3) & \fluxo_dados|regMEMWB1|DOUT\(2) & \fluxo_dados|regMEMWB1|DOUT\(1) & 
\fluxo_dados|regMEMWB1|DOUT\(0));

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a9_PORTBADDR_bus\ <= (\fluxo_dados|ROM|memROM~9_combout\ & \fluxo_dados|ROM|memROM~11_combout\ & \fluxo_dados|ROM|memROM~10_combout\ & \fluxo_dados|ROM|memROM~9_combout\ & 
\fluxo_dados|ROM|memROM~16_combout\);

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a9~portbdataout\ <= \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a9_PORTBDATAOUT_bus\(0);

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a9_PORTADATAIN_bus\(0) <= \fluxo_dados|mux_ULA_mem|saida_MUX[9]~9_combout\;

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a9_PORTAADDR_bus\ <= (\fluxo_dados|regMEMWB1|DOUT\(4) & \fluxo_dados|regMEMWB1|DOUT\(3) & \fluxo_dados|regMEMWB1|DOUT\(2) & \fluxo_dados|regMEMWB1|DOUT\(1) & 
\fluxo_dados|regMEMWB1|DOUT\(0));

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a9_PORTBADDR_bus\ <= (\~GND~combout\ & \fluxo_dados|ROM|memROM~15_combout\ & \fluxo_dados|ROM|memROM~14_combout\ & \fluxo_dados|ROM|memROM~13_combout\ & \fluxo_dados|ROM|memROM~12_combout\
);

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a9~portbdataout\ <= \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a9_PORTBDATAOUT_bus\(0);

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a10_PORTADATAIN_bus\(0) <= \fluxo_dados|mux_ULA_mem|saida_MUX[10]~10_combout\;

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a10_PORTAADDR_bus\ <= (\fluxo_dados|regMEMWB1|DOUT\(4) & \fluxo_dados|regMEMWB1|DOUT\(3) & \fluxo_dados|regMEMWB1|DOUT\(2) & \fluxo_dados|regMEMWB1|DOUT\(1) & 
\fluxo_dados|regMEMWB1|DOUT\(0));

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a10_PORTBADDR_bus\ <= (\fluxo_dados|ROM|memROM~9_combout\ & \fluxo_dados|ROM|memROM~11_combout\ & \fluxo_dados|ROM|memROM~10_combout\ & \fluxo_dados|ROM|memROM~9_combout\ & 
\fluxo_dados|ROM|memROM~16_combout\);

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a10~portbdataout\ <= \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a10_PORTBDATAOUT_bus\(0);

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a10_PORTADATAIN_bus\(0) <= \fluxo_dados|mux_ULA_mem|saida_MUX[10]~10_combout\;

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a10_PORTAADDR_bus\ <= (\fluxo_dados|regMEMWB1|DOUT\(4) & \fluxo_dados|regMEMWB1|DOUT\(3) & \fluxo_dados|regMEMWB1|DOUT\(2) & \fluxo_dados|regMEMWB1|DOUT\(1) & 
\fluxo_dados|regMEMWB1|DOUT\(0));

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a10_PORTBADDR_bus\ <= (\~GND~combout\ & \fluxo_dados|ROM|memROM~15_combout\ & \fluxo_dados|ROM|memROM~14_combout\ & \fluxo_dados|ROM|memROM~13_combout\ & \fluxo_dados|ROM|memROM~12_combout\
);

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a10~portbdataout\ <= \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a10_PORTBDATAOUT_bus\(0);

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a11_PORTADATAIN_bus\(0) <= \fluxo_dados|mux_ULA_mem|saida_MUX[11]~11_combout\;

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a11_PORTAADDR_bus\ <= (\fluxo_dados|regMEMWB1|DOUT\(4) & \fluxo_dados|regMEMWB1|DOUT\(3) & \fluxo_dados|regMEMWB1|DOUT\(2) & \fluxo_dados|regMEMWB1|DOUT\(1) & 
\fluxo_dados|regMEMWB1|DOUT\(0));

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a11_PORTBADDR_bus\ <= (\fluxo_dados|ROM|memROM~9_combout\ & \fluxo_dados|ROM|memROM~11_combout\ & \fluxo_dados|ROM|memROM~10_combout\ & \fluxo_dados|ROM|memROM~9_combout\ & 
\fluxo_dados|ROM|memROM~16_combout\);

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a11~portbdataout\ <= \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a11_PORTBDATAOUT_bus\(0);

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a11_PORTADATAIN_bus\(0) <= \fluxo_dados|mux_ULA_mem|saida_MUX[11]~11_combout\;

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a11_PORTAADDR_bus\ <= (\fluxo_dados|regMEMWB1|DOUT\(4) & \fluxo_dados|regMEMWB1|DOUT\(3) & \fluxo_dados|regMEMWB1|DOUT\(2) & \fluxo_dados|regMEMWB1|DOUT\(1) & 
\fluxo_dados|regMEMWB1|DOUT\(0));

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a11_PORTBADDR_bus\ <= (\~GND~combout\ & \fluxo_dados|ROM|memROM~15_combout\ & \fluxo_dados|ROM|memROM~14_combout\ & \fluxo_dados|ROM|memROM~13_combout\ & \fluxo_dados|ROM|memROM~12_combout\
);

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a11~portbdataout\ <= \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a11_PORTBDATAOUT_bus\(0);

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a12_PORTADATAIN_bus\(0) <= \fluxo_dados|mux_ULA_mem|saida_MUX[12]~12_combout\;

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a12_PORTAADDR_bus\ <= (\fluxo_dados|regMEMWB1|DOUT\(4) & \fluxo_dados|regMEMWB1|DOUT\(3) & \fluxo_dados|regMEMWB1|DOUT\(2) & \fluxo_dados|regMEMWB1|DOUT\(1) & 
\fluxo_dados|regMEMWB1|DOUT\(0));

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a12_PORTBADDR_bus\ <= (\fluxo_dados|ROM|memROM~9_combout\ & \fluxo_dados|ROM|memROM~11_combout\ & \fluxo_dados|ROM|memROM~10_combout\ & \fluxo_dados|ROM|memROM~9_combout\ & 
\fluxo_dados|ROM|memROM~16_combout\);

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a12~portbdataout\ <= \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a12_PORTBDATAOUT_bus\(0);

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a12_PORTADATAIN_bus\(0) <= \fluxo_dados|mux_ULA_mem|saida_MUX[12]~12_combout\;

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a12_PORTAADDR_bus\ <= (\fluxo_dados|regMEMWB1|DOUT\(4) & \fluxo_dados|regMEMWB1|DOUT\(3) & \fluxo_dados|regMEMWB1|DOUT\(2) & \fluxo_dados|regMEMWB1|DOUT\(1) & 
\fluxo_dados|regMEMWB1|DOUT\(0));

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a12_PORTBADDR_bus\ <= (\~GND~combout\ & \fluxo_dados|ROM|memROM~15_combout\ & \fluxo_dados|ROM|memROM~14_combout\ & \fluxo_dados|ROM|memROM~13_combout\ & \fluxo_dados|ROM|memROM~12_combout\
);

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a12~portbdataout\ <= \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a12_PORTBDATAOUT_bus\(0);

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a13_PORTADATAIN_bus\(0) <= \fluxo_dados|mux_ULA_mem|saida_MUX[13]~13_combout\;

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a13_PORTAADDR_bus\ <= (\fluxo_dados|regMEMWB1|DOUT\(4) & \fluxo_dados|regMEMWB1|DOUT\(3) & \fluxo_dados|regMEMWB1|DOUT\(2) & \fluxo_dados|regMEMWB1|DOUT\(1) & 
\fluxo_dados|regMEMWB1|DOUT\(0));

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a13_PORTBADDR_bus\ <= (\fluxo_dados|ROM|memROM~9_combout\ & \fluxo_dados|ROM|memROM~11_combout\ & \fluxo_dados|ROM|memROM~10_combout\ & \fluxo_dados|ROM|memROM~9_combout\ & 
\fluxo_dados|ROM|memROM~16_combout\);

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a13~portbdataout\ <= \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a13_PORTBDATAOUT_bus\(0);

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a13_PORTADATAIN_bus\(0) <= \fluxo_dados|mux_ULA_mem|saida_MUX[13]~13_combout\;

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a13_PORTAADDR_bus\ <= (\fluxo_dados|regMEMWB1|DOUT\(4) & \fluxo_dados|regMEMWB1|DOUT\(3) & \fluxo_dados|regMEMWB1|DOUT\(2) & \fluxo_dados|regMEMWB1|DOUT\(1) & 
\fluxo_dados|regMEMWB1|DOUT\(0));

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a13_PORTBADDR_bus\ <= (\~GND~combout\ & \fluxo_dados|ROM|memROM~15_combout\ & \fluxo_dados|ROM|memROM~14_combout\ & \fluxo_dados|ROM|memROM~13_combout\ & \fluxo_dados|ROM|memROM~12_combout\
);

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a13~portbdataout\ <= \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a13_PORTBDATAOUT_bus\(0);

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a14_PORTADATAIN_bus\(0) <= \fluxo_dados|mux_ULA_mem|saida_MUX[14]~14_combout\;

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a14_PORTAADDR_bus\ <= (\fluxo_dados|regMEMWB1|DOUT\(4) & \fluxo_dados|regMEMWB1|DOUT\(3) & \fluxo_dados|regMEMWB1|DOUT\(2) & \fluxo_dados|regMEMWB1|DOUT\(1) & 
\fluxo_dados|regMEMWB1|DOUT\(0));

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a14_PORTBADDR_bus\ <= (\fluxo_dados|ROM|memROM~9_combout\ & \fluxo_dados|ROM|memROM~11_combout\ & \fluxo_dados|ROM|memROM~10_combout\ & \fluxo_dados|ROM|memROM~9_combout\ & 
\fluxo_dados|ROM|memROM~16_combout\);

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a14~portbdataout\ <= \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a14_PORTBDATAOUT_bus\(0);

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a14_PORTADATAIN_bus\(0) <= \fluxo_dados|mux_ULA_mem|saida_MUX[14]~14_combout\;

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a14_PORTAADDR_bus\ <= (\fluxo_dados|regMEMWB1|DOUT\(4) & \fluxo_dados|regMEMWB1|DOUT\(3) & \fluxo_dados|regMEMWB1|DOUT\(2) & \fluxo_dados|regMEMWB1|DOUT\(1) & 
\fluxo_dados|regMEMWB1|DOUT\(0));

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a14_PORTBADDR_bus\ <= (\~GND~combout\ & \fluxo_dados|ROM|memROM~15_combout\ & \fluxo_dados|ROM|memROM~14_combout\ & \fluxo_dados|ROM|memROM~13_combout\ & \fluxo_dados|ROM|memROM~12_combout\
);

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a14~portbdataout\ <= \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a14_PORTBDATAOUT_bus\(0);

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a15_PORTADATAIN_bus\(0) <= \fluxo_dados|mux_ULA_mem|saida_MUX[15]~15_combout\;

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a15_PORTAADDR_bus\ <= (\fluxo_dados|regMEMWB1|DOUT\(4) & \fluxo_dados|regMEMWB1|DOUT\(3) & \fluxo_dados|regMEMWB1|DOUT\(2) & \fluxo_dados|regMEMWB1|DOUT\(1) & 
\fluxo_dados|regMEMWB1|DOUT\(0));

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a15_PORTBADDR_bus\ <= (\fluxo_dados|ROM|memROM~9_combout\ & \fluxo_dados|ROM|memROM~11_combout\ & \fluxo_dados|ROM|memROM~10_combout\ & \fluxo_dados|ROM|memROM~9_combout\ & 
\fluxo_dados|ROM|memROM~16_combout\);

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a15~portbdataout\ <= \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a15_PORTBDATAOUT_bus\(0);

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a15_PORTADATAIN_bus\(0) <= \fluxo_dados|mux_ULA_mem|saida_MUX[15]~15_combout\;

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a15_PORTAADDR_bus\ <= (\fluxo_dados|regMEMWB1|DOUT\(4) & \fluxo_dados|regMEMWB1|DOUT\(3) & \fluxo_dados|regMEMWB1|DOUT\(2) & \fluxo_dados|regMEMWB1|DOUT\(1) & 
\fluxo_dados|regMEMWB1|DOUT\(0));

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a15_PORTBADDR_bus\ <= (\~GND~combout\ & \fluxo_dados|ROM|memROM~15_combout\ & \fluxo_dados|ROM|memROM~14_combout\ & \fluxo_dados|ROM|memROM~13_combout\ & \fluxo_dados|ROM|memROM~12_combout\
);

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a15~portbdataout\ <= \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a15_PORTBDATAOUT_bus\(0);

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a16_PORTADATAIN_bus\(0) <= \fluxo_dados|mux_ULA_mem|saida_MUX[16]~16_combout\;

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a16_PORTAADDR_bus\ <= (\fluxo_dados|regMEMWB1|DOUT\(4) & \fluxo_dados|regMEMWB1|DOUT\(3) & \fluxo_dados|regMEMWB1|DOUT\(2) & \fluxo_dados|regMEMWB1|DOUT\(1) & 
\fluxo_dados|regMEMWB1|DOUT\(0));

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a16_PORTBADDR_bus\ <= (\fluxo_dados|ROM|memROM~9_combout\ & \fluxo_dados|ROM|memROM~11_combout\ & \fluxo_dados|ROM|memROM~10_combout\ & \fluxo_dados|ROM|memROM~9_combout\ & 
\fluxo_dados|ROM|memROM~16_combout\);

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a16~portbdataout\ <= \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a16_PORTBDATAOUT_bus\(0);

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a16_PORTADATAIN_bus\(0) <= \fluxo_dados|mux_ULA_mem|saida_MUX[16]~16_combout\;

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a16_PORTAADDR_bus\ <= (\fluxo_dados|regMEMWB1|DOUT\(4) & \fluxo_dados|regMEMWB1|DOUT\(3) & \fluxo_dados|regMEMWB1|DOUT\(2) & \fluxo_dados|regMEMWB1|DOUT\(1) & 
\fluxo_dados|regMEMWB1|DOUT\(0));

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a16_PORTBADDR_bus\ <= (\~GND~combout\ & \fluxo_dados|ROM|memROM~15_combout\ & \fluxo_dados|ROM|memROM~14_combout\ & \fluxo_dados|ROM|memROM~13_combout\ & \fluxo_dados|ROM|memROM~12_combout\
);

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a16~portbdataout\ <= \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a16_PORTBDATAOUT_bus\(0);

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a17_PORTADATAIN_bus\(0) <= \fluxo_dados|mux_ULA_mem|saida_MUX[17]~17_combout\;

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a17_PORTAADDR_bus\ <= (\fluxo_dados|regMEMWB1|DOUT\(4) & \fluxo_dados|regMEMWB1|DOUT\(3) & \fluxo_dados|regMEMWB1|DOUT\(2) & \fluxo_dados|regMEMWB1|DOUT\(1) & 
\fluxo_dados|regMEMWB1|DOUT\(0));

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a17_PORTBADDR_bus\ <= (\fluxo_dados|ROM|memROM~9_combout\ & \fluxo_dados|ROM|memROM~11_combout\ & \fluxo_dados|ROM|memROM~10_combout\ & \fluxo_dados|ROM|memROM~9_combout\ & 
\fluxo_dados|ROM|memROM~16_combout\);

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a17~portbdataout\ <= \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a17_PORTBDATAOUT_bus\(0);

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a17_PORTADATAIN_bus\(0) <= \fluxo_dados|mux_ULA_mem|saida_MUX[17]~17_combout\;

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a17_PORTAADDR_bus\ <= (\fluxo_dados|regMEMWB1|DOUT\(4) & \fluxo_dados|regMEMWB1|DOUT\(3) & \fluxo_dados|regMEMWB1|DOUT\(2) & \fluxo_dados|regMEMWB1|DOUT\(1) & 
\fluxo_dados|regMEMWB1|DOUT\(0));

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a17_PORTBADDR_bus\ <= (\~GND~combout\ & \fluxo_dados|ROM|memROM~15_combout\ & \fluxo_dados|ROM|memROM~14_combout\ & \fluxo_dados|ROM|memROM~13_combout\ & \fluxo_dados|ROM|memROM~12_combout\
);

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a17~portbdataout\ <= \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a17_PORTBDATAOUT_bus\(0);

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a18_PORTADATAIN_bus\(0) <= \fluxo_dados|mux_ULA_mem|saida_MUX[18]~18_combout\;

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a18_PORTAADDR_bus\ <= (\fluxo_dados|regMEMWB1|DOUT\(4) & \fluxo_dados|regMEMWB1|DOUT\(3) & \fluxo_dados|regMEMWB1|DOUT\(2) & \fluxo_dados|regMEMWB1|DOUT\(1) & 
\fluxo_dados|regMEMWB1|DOUT\(0));

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a18_PORTBADDR_bus\ <= (\fluxo_dados|ROM|memROM~9_combout\ & \fluxo_dados|ROM|memROM~11_combout\ & \fluxo_dados|ROM|memROM~10_combout\ & \fluxo_dados|ROM|memROM~9_combout\ & 
\fluxo_dados|ROM|memROM~16_combout\);

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a18~portbdataout\ <= \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a18_PORTBDATAOUT_bus\(0);

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a18_PORTADATAIN_bus\(0) <= \fluxo_dados|mux_ULA_mem|saida_MUX[18]~18_combout\;

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a18_PORTAADDR_bus\ <= (\fluxo_dados|regMEMWB1|DOUT\(4) & \fluxo_dados|regMEMWB1|DOUT\(3) & \fluxo_dados|regMEMWB1|DOUT\(2) & \fluxo_dados|regMEMWB1|DOUT\(1) & 
\fluxo_dados|regMEMWB1|DOUT\(0));

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a18_PORTBADDR_bus\ <= (\~GND~combout\ & \fluxo_dados|ROM|memROM~15_combout\ & \fluxo_dados|ROM|memROM~14_combout\ & \fluxo_dados|ROM|memROM~13_combout\ & \fluxo_dados|ROM|memROM~12_combout\
);

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a18~portbdataout\ <= \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a18_PORTBDATAOUT_bus\(0);

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a19_PORTADATAIN_bus\(0) <= \fluxo_dados|mux_ULA_mem|saida_MUX[19]~19_combout\;

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a19_PORTAADDR_bus\ <= (\fluxo_dados|regMEMWB1|DOUT\(4) & \fluxo_dados|regMEMWB1|DOUT\(3) & \fluxo_dados|regMEMWB1|DOUT\(2) & \fluxo_dados|regMEMWB1|DOUT\(1) & 
\fluxo_dados|regMEMWB1|DOUT\(0));

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a19_PORTBADDR_bus\ <= (\fluxo_dados|ROM|memROM~9_combout\ & \fluxo_dados|ROM|memROM~11_combout\ & \fluxo_dados|ROM|memROM~10_combout\ & \fluxo_dados|ROM|memROM~9_combout\ & 
\fluxo_dados|ROM|memROM~16_combout\);

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a19~portbdataout\ <= \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a19_PORTBDATAOUT_bus\(0);

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a19_PORTADATAIN_bus\(0) <= \fluxo_dados|mux_ULA_mem|saida_MUX[19]~19_combout\;

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a19_PORTAADDR_bus\ <= (\fluxo_dados|regMEMWB1|DOUT\(4) & \fluxo_dados|regMEMWB1|DOUT\(3) & \fluxo_dados|regMEMWB1|DOUT\(2) & \fluxo_dados|regMEMWB1|DOUT\(1) & 
\fluxo_dados|regMEMWB1|DOUT\(0));

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a19_PORTBADDR_bus\ <= (\~GND~combout\ & \fluxo_dados|ROM|memROM~15_combout\ & \fluxo_dados|ROM|memROM~14_combout\ & \fluxo_dados|ROM|memROM~13_combout\ & \fluxo_dados|ROM|memROM~12_combout\
);

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a19~portbdataout\ <= \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a19_PORTBDATAOUT_bus\(0);

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a20_PORTADATAIN_bus\(0) <= \fluxo_dados|mux_ULA_mem|saida_MUX[20]~20_combout\;

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a20_PORTAADDR_bus\ <= (\fluxo_dados|regMEMWB1|DOUT\(4) & \fluxo_dados|regMEMWB1|DOUT\(3) & \fluxo_dados|regMEMWB1|DOUT\(2) & \fluxo_dados|regMEMWB1|DOUT\(1) & 
\fluxo_dados|regMEMWB1|DOUT\(0));

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a20_PORTBADDR_bus\ <= (\fluxo_dados|ROM|memROM~9_combout\ & \fluxo_dados|ROM|memROM~11_combout\ & \fluxo_dados|ROM|memROM~10_combout\ & \fluxo_dados|ROM|memROM~9_combout\ & 
\fluxo_dados|ROM|memROM~16_combout\);

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a20~portbdataout\ <= \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a20_PORTBDATAOUT_bus\(0);

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a20_PORTADATAIN_bus\(0) <= \fluxo_dados|mux_ULA_mem|saida_MUX[20]~20_combout\;

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a20_PORTAADDR_bus\ <= (\fluxo_dados|regMEMWB1|DOUT\(4) & \fluxo_dados|regMEMWB1|DOUT\(3) & \fluxo_dados|regMEMWB1|DOUT\(2) & \fluxo_dados|regMEMWB1|DOUT\(1) & 
\fluxo_dados|regMEMWB1|DOUT\(0));

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a20_PORTBADDR_bus\ <= (\~GND~combout\ & \fluxo_dados|ROM|memROM~15_combout\ & \fluxo_dados|ROM|memROM~14_combout\ & \fluxo_dados|ROM|memROM~13_combout\ & \fluxo_dados|ROM|memROM~12_combout\
);

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a20~portbdataout\ <= \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a20_PORTBDATAOUT_bus\(0);

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a21_PORTADATAIN_bus\(0) <= \fluxo_dados|mux_ULA_mem|saida_MUX[21]~21_combout\;

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a21_PORTAADDR_bus\ <= (\fluxo_dados|regMEMWB1|DOUT\(4) & \fluxo_dados|regMEMWB1|DOUT\(3) & \fluxo_dados|regMEMWB1|DOUT\(2) & \fluxo_dados|regMEMWB1|DOUT\(1) & 
\fluxo_dados|regMEMWB1|DOUT\(0));

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a21_PORTBADDR_bus\ <= (\fluxo_dados|ROM|memROM~9_combout\ & \fluxo_dados|ROM|memROM~11_combout\ & \fluxo_dados|ROM|memROM~10_combout\ & \fluxo_dados|ROM|memROM~9_combout\ & 
\fluxo_dados|ROM|memROM~16_combout\);

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a21~portbdataout\ <= \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a21_PORTBDATAOUT_bus\(0);

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a21_PORTADATAIN_bus\(0) <= \fluxo_dados|mux_ULA_mem|saida_MUX[21]~21_combout\;

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a21_PORTAADDR_bus\ <= (\fluxo_dados|regMEMWB1|DOUT\(4) & \fluxo_dados|regMEMWB1|DOUT\(3) & \fluxo_dados|regMEMWB1|DOUT\(2) & \fluxo_dados|regMEMWB1|DOUT\(1) & 
\fluxo_dados|regMEMWB1|DOUT\(0));

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a21_PORTBADDR_bus\ <= (\~GND~combout\ & \fluxo_dados|ROM|memROM~15_combout\ & \fluxo_dados|ROM|memROM~14_combout\ & \fluxo_dados|ROM|memROM~13_combout\ & \fluxo_dados|ROM|memROM~12_combout\
);

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a21~portbdataout\ <= \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a21_PORTBDATAOUT_bus\(0);

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a22_PORTADATAIN_bus\(0) <= \fluxo_dados|mux_ULA_mem|saida_MUX[22]~22_combout\;

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a22_PORTAADDR_bus\ <= (\fluxo_dados|regMEMWB1|DOUT\(4) & \fluxo_dados|regMEMWB1|DOUT\(3) & \fluxo_dados|regMEMWB1|DOUT\(2) & \fluxo_dados|regMEMWB1|DOUT\(1) & 
\fluxo_dados|regMEMWB1|DOUT\(0));

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a22_PORTBADDR_bus\ <= (\fluxo_dados|ROM|memROM~9_combout\ & \fluxo_dados|ROM|memROM~11_combout\ & \fluxo_dados|ROM|memROM~10_combout\ & \fluxo_dados|ROM|memROM~9_combout\ & 
\fluxo_dados|ROM|memROM~16_combout\);

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a22~portbdataout\ <= \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a22_PORTBDATAOUT_bus\(0);

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a22_PORTADATAIN_bus\(0) <= \fluxo_dados|mux_ULA_mem|saida_MUX[22]~22_combout\;

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a22_PORTAADDR_bus\ <= (\fluxo_dados|regMEMWB1|DOUT\(4) & \fluxo_dados|regMEMWB1|DOUT\(3) & \fluxo_dados|regMEMWB1|DOUT\(2) & \fluxo_dados|regMEMWB1|DOUT\(1) & 
\fluxo_dados|regMEMWB1|DOUT\(0));

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a22_PORTBADDR_bus\ <= (\~GND~combout\ & \fluxo_dados|ROM|memROM~15_combout\ & \fluxo_dados|ROM|memROM~14_combout\ & \fluxo_dados|ROM|memROM~13_combout\ & \fluxo_dados|ROM|memROM~12_combout\
);

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a22~portbdataout\ <= \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a22_PORTBDATAOUT_bus\(0);

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a23_PORTADATAIN_bus\(0) <= \fluxo_dados|mux_ULA_mem|saida_MUX[23]~23_combout\;

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a23_PORTAADDR_bus\ <= (\fluxo_dados|regMEMWB1|DOUT\(4) & \fluxo_dados|regMEMWB1|DOUT\(3) & \fluxo_dados|regMEMWB1|DOUT\(2) & \fluxo_dados|regMEMWB1|DOUT\(1) & 
\fluxo_dados|regMEMWB1|DOUT\(0));

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a23_PORTBADDR_bus\ <= (\fluxo_dados|ROM|memROM~9_combout\ & \fluxo_dados|ROM|memROM~11_combout\ & \fluxo_dados|ROM|memROM~10_combout\ & \fluxo_dados|ROM|memROM~9_combout\ & 
\fluxo_dados|ROM|memROM~16_combout\);

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a23~portbdataout\ <= \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a23_PORTBDATAOUT_bus\(0);

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a23_PORTADATAIN_bus\(0) <= \fluxo_dados|mux_ULA_mem|saida_MUX[23]~23_combout\;

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a23_PORTAADDR_bus\ <= (\fluxo_dados|regMEMWB1|DOUT\(4) & \fluxo_dados|regMEMWB1|DOUT\(3) & \fluxo_dados|regMEMWB1|DOUT\(2) & \fluxo_dados|regMEMWB1|DOUT\(1) & 
\fluxo_dados|regMEMWB1|DOUT\(0));

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a23_PORTBADDR_bus\ <= (\~GND~combout\ & \fluxo_dados|ROM|memROM~15_combout\ & \fluxo_dados|ROM|memROM~14_combout\ & \fluxo_dados|ROM|memROM~13_combout\ & \fluxo_dados|ROM|memROM~12_combout\
);

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a23~portbdataout\ <= \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a23_PORTBDATAOUT_bus\(0);

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a24_PORTADATAIN_bus\(0) <= \fluxo_dados|mux_ULA_mem|saida_MUX[24]~24_combout\;

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a24_PORTAADDR_bus\ <= (\fluxo_dados|regMEMWB1|DOUT\(4) & \fluxo_dados|regMEMWB1|DOUT\(3) & \fluxo_dados|regMEMWB1|DOUT\(2) & \fluxo_dados|regMEMWB1|DOUT\(1) & 
\fluxo_dados|regMEMWB1|DOUT\(0));

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a24_PORTBADDR_bus\ <= (\fluxo_dados|ROM|memROM~9_combout\ & \fluxo_dados|ROM|memROM~11_combout\ & \fluxo_dados|ROM|memROM~10_combout\ & \fluxo_dados|ROM|memROM~9_combout\ & 
\fluxo_dados|ROM|memROM~16_combout\);

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a24~portbdataout\ <= \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a24_PORTBDATAOUT_bus\(0);

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a24_PORTADATAIN_bus\(0) <= \fluxo_dados|mux_ULA_mem|saida_MUX[24]~24_combout\;

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a24_PORTAADDR_bus\ <= (\fluxo_dados|regMEMWB1|DOUT\(4) & \fluxo_dados|regMEMWB1|DOUT\(3) & \fluxo_dados|regMEMWB1|DOUT\(2) & \fluxo_dados|regMEMWB1|DOUT\(1) & 
\fluxo_dados|regMEMWB1|DOUT\(0));

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a24_PORTBADDR_bus\ <= (\~GND~combout\ & \fluxo_dados|ROM|memROM~15_combout\ & \fluxo_dados|ROM|memROM~14_combout\ & \fluxo_dados|ROM|memROM~13_combout\ & \fluxo_dados|ROM|memROM~12_combout\
);

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a24~portbdataout\ <= \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a24_PORTBDATAOUT_bus\(0);

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a25_PORTADATAIN_bus\(0) <= \fluxo_dados|mux_ULA_mem|saida_MUX[25]~25_combout\;

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a25_PORTAADDR_bus\ <= (\fluxo_dados|regMEMWB1|DOUT\(4) & \fluxo_dados|regMEMWB1|DOUT\(3) & \fluxo_dados|regMEMWB1|DOUT\(2) & \fluxo_dados|regMEMWB1|DOUT\(1) & 
\fluxo_dados|regMEMWB1|DOUT\(0));

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a25_PORTBADDR_bus\ <= (\fluxo_dados|ROM|memROM~9_combout\ & \fluxo_dados|ROM|memROM~11_combout\ & \fluxo_dados|ROM|memROM~10_combout\ & \fluxo_dados|ROM|memROM~9_combout\ & 
\fluxo_dados|ROM|memROM~16_combout\);

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a25~portbdataout\ <= \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a25_PORTBDATAOUT_bus\(0);

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a25_PORTADATAIN_bus\(0) <= \fluxo_dados|mux_ULA_mem|saida_MUX[25]~25_combout\;

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a25_PORTAADDR_bus\ <= (\fluxo_dados|regMEMWB1|DOUT\(4) & \fluxo_dados|regMEMWB1|DOUT\(3) & \fluxo_dados|regMEMWB1|DOUT\(2) & \fluxo_dados|regMEMWB1|DOUT\(1) & 
\fluxo_dados|regMEMWB1|DOUT\(0));

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a25_PORTBADDR_bus\ <= (\~GND~combout\ & \fluxo_dados|ROM|memROM~15_combout\ & \fluxo_dados|ROM|memROM~14_combout\ & \fluxo_dados|ROM|memROM~13_combout\ & \fluxo_dados|ROM|memROM~12_combout\
);

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a25~portbdataout\ <= \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a25_PORTBDATAOUT_bus\(0);

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a26_PORTADATAIN_bus\(0) <= \fluxo_dados|mux_ULA_mem|saida_MUX[26]~26_combout\;

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a26_PORTAADDR_bus\ <= (\fluxo_dados|regMEMWB1|DOUT\(4) & \fluxo_dados|regMEMWB1|DOUT\(3) & \fluxo_dados|regMEMWB1|DOUT\(2) & \fluxo_dados|regMEMWB1|DOUT\(1) & 
\fluxo_dados|regMEMWB1|DOUT\(0));

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a26_PORTBADDR_bus\ <= (\fluxo_dados|ROM|memROM~9_combout\ & \fluxo_dados|ROM|memROM~11_combout\ & \fluxo_dados|ROM|memROM~10_combout\ & \fluxo_dados|ROM|memROM~9_combout\ & 
\fluxo_dados|ROM|memROM~16_combout\);

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a26~portbdataout\ <= \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a26_PORTBDATAOUT_bus\(0);

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a26_PORTADATAIN_bus\(0) <= \fluxo_dados|mux_ULA_mem|saida_MUX[26]~26_combout\;

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a26_PORTAADDR_bus\ <= (\fluxo_dados|regMEMWB1|DOUT\(4) & \fluxo_dados|regMEMWB1|DOUT\(3) & \fluxo_dados|regMEMWB1|DOUT\(2) & \fluxo_dados|regMEMWB1|DOUT\(1) & 
\fluxo_dados|regMEMWB1|DOUT\(0));

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a26_PORTBADDR_bus\ <= (\~GND~combout\ & \fluxo_dados|ROM|memROM~15_combout\ & \fluxo_dados|ROM|memROM~14_combout\ & \fluxo_dados|ROM|memROM~13_combout\ & \fluxo_dados|ROM|memROM~12_combout\
);

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a26~portbdataout\ <= \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a26_PORTBDATAOUT_bus\(0);

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a27_PORTADATAIN_bus\(0) <= \fluxo_dados|mux_ULA_mem|saida_MUX[27]~27_combout\;

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a27_PORTAADDR_bus\ <= (\fluxo_dados|regMEMWB1|DOUT\(4) & \fluxo_dados|regMEMWB1|DOUT\(3) & \fluxo_dados|regMEMWB1|DOUT\(2) & \fluxo_dados|regMEMWB1|DOUT\(1) & 
\fluxo_dados|regMEMWB1|DOUT\(0));

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a27_PORTBADDR_bus\ <= (\fluxo_dados|ROM|memROM~9_combout\ & \fluxo_dados|ROM|memROM~11_combout\ & \fluxo_dados|ROM|memROM~10_combout\ & \fluxo_dados|ROM|memROM~9_combout\ & 
\fluxo_dados|ROM|memROM~16_combout\);

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a27~portbdataout\ <= \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a27_PORTBDATAOUT_bus\(0);

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a27_PORTADATAIN_bus\(0) <= \fluxo_dados|mux_ULA_mem|saida_MUX[27]~27_combout\;

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a27_PORTAADDR_bus\ <= (\fluxo_dados|regMEMWB1|DOUT\(4) & \fluxo_dados|regMEMWB1|DOUT\(3) & \fluxo_dados|regMEMWB1|DOUT\(2) & \fluxo_dados|regMEMWB1|DOUT\(1) & 
\fluxo_dados|regMEMWB1|DOUT\(0));

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a27_PORTBADDR_bus\ <= (\~GND~combout\ & \fluxo_dados|ROM|memROM~15_combout\ & \fluxo_dados|ROM|memROM~14_combout\ & \fluxo_dados|ROM|memROM~13_combout\ & \fluxo_dados|ROM|memROM~12_combout\
);

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a27~portbdataout\ <= \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a27_PORTBDATAOUT_bus\(0);

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a28_PORTADATAIN_bus\(0) <= \fluxo_dados|mux_ULA_mem|saida_MUX[28]~28_combout\;

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a28_PORTAADDR_bus\ <= (\fluxo_dados|regMEMWB1|DOUT\(4) & \fluxo_dados|regMEMWB1|DOUT\(3) & \fluxo_dados|regMEMWB1|DOUT\(2) & \fluxo_dados|regMEMWB1|DOUT\(1) & 
\fluxo_dados|regMEMWB1|DOUT\(0));

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a28_PORTBADDR_bus\ <= (\fluxo_dados|ROM|memROM~9_combout\ & \fluxo_dados|ROM|memROM~11_combout\ & \fluxo_dados|ROM|memROM~10_combout\ & \fluxo_dados|ROM|memROM~9_combout\ & 
\fluxo_dados|ROM|memROM~16_combout\);

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a28~portbdataout\ <= \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a28_PORTBDATAOUT_bus\(0);

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a28_PORTADATAIN_bus\(0) <= \fluxo_dados|mux_ULA_mem|saida_MUX[28]~28_combout\;

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a28_PORTAADDR_bus\ <= (\fluxo_dados|regMEMWB1|DOUT\(4) & \fluxo_dados|regMEMWB1|DOUT\(3) & \fluxo_dados|regMEMWB1|DOUT\(2) & \fluxo_dados|regMEMWB1|DOUT\(1) & 
\fluxo_dados|regMEMWB1|DOUT\(0));

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a28_PORTBADDR_bus\ <= (\~GND~combout\ & \fluxo_dados|ROM|memROM~15_combout\ & \fluxo_dados|ROM|memROM~14_combout\ & \fluxo_dados|ROM|memROM~13_combout\ & \fluxo_dados|ROM|memROM~12_combout\
);

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a28~portbdataout\ <= \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a28_PORTBDATAOUT_bus\(0);

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a29_PORTADATAIN_bus\(0) <= \fluxo_dados|mux_ULA_mem|saida_MUX[29]~29_combout\;

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a29_PORTAADDR_bus\ <= (\fluxo_dados|regMEMWB1|DOUT\(4) & \fluxo_dados|regMEMWB1|DOUT\(3) & \fluxo_dados|regMEMWB1|DOUT\(2) & \fluxo_dados|regMEMWB1|DOUT\(1) & 
\fluxo_dados|regMEMWB1|DOUT\(0));

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a29_PORTBADDR_bus\ <= (\fluxo_dados|ROM|memROM~9_combout\ & \fluxo_dados|ROM|memROM~11_combout\ & \fluxo_dados|ROM|memROM~10_combout\ & \fluxo_dados|ROM|memROM~9_combout\ & 
\fluxo_dados|ROM|memROM~16_combout\);

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a29~portbdataout\ <= \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a29_PORTBDATAOUT_bus\(0);

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a29_PORTADATAIN_bus\(0) <= \fluxo_dados|mux_ULA_mem|saida_MUX[29]~29_combout\;

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a29_PORTAADDR_bus\ <= (\fluxo_dados|regMEMWB1|DOUT\(4) & \fluxo_dados|regMEMWB1|DOUT\(3) & \fluxo_dados|regMEMWB1|DOUT\(2) & \fluxo_dados|regMEMWB1|DOUT\(1) & 
\fluxo_dados|regMEMWB1|DOUT\(0));

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a29_PORTBADDR_bus\ <= (\~GND~combout\ & \fluxo_dados|ROM|memROM~15_combout\ & \fluxo_dados|ROM|memROM~14_combout\ & \fluxo_dados|ROM|memROM~13_combout\ & \fluxo_dados|ROM|memROM~12_combout\
);

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a29~portbdataout\ <= \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a29_PORTBDATAOUT_bus\(0);

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a30_PORTADATAIN_bus\(0) <= \fluxo_dados|mux_ULA_mem|saida_MUX[30]~30_combout\;

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a30_PORTAADDR_bus\ <= (\fluxo_dados|regMEMWB1|DOUT\(4) & \fluxo_dados|regMEMWB1|DOUT\(3) & \fluxo_dados|regMEMWB1|DOUT\(2) & \fluxo_dados|regMEMWB1|DOUT\(1) & 
\fluxo_dados|regMEMWB1|DOUT\(0));

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a30_PORTBADDR_bus\ <= (\fluxo_dados|ROM|memROM~9_combout\ & \fluxo_dados|ROM|memROM~11_combout\ & \fluxo_dados|ROM|memROM~10_combout\ & \fluxo_dados|ROM|memROM~9_combout\ & 
\fluxo_dados|ROM|memROM~16_combout\);

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a30~portbdataout\ <= \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a30_PORTBDATAOUT_bus\(0);

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a30_PORTADATAIN_bus\(0) <= \fluxo_dados|mux_ULA_mem|saida_MUX[30]~30_combout\;

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a30_PORTAADDR_bus\ <= (\fluxo_dados|regMEMWB1|DOUT\(4) & \fluxo_dados|regMEMWB1|DOUT\(3) & \fluxo_dados|regMEMWB1|DOUT\(2) & \fluxo_dados|regMEMWB1|DOUT\(1) & 
\fluxo_dados|regMEMWB1|DOUT\(0));

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a30_PORTBADDR_bus\ <= (\~GND~combout\ & \fluxo_dados|ROM|memROM~15_combout\ & \fluxo_dados|ROM|memROM~14_combout\ & \fluxo_dados|ROM|memROM~13_combout\ & \fluxo_dados|ROM|memROM~12_combout\
);

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a30~portbdataout\ <= \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a30_PORTBDATAOUT_bus\(0);

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a31_PORTADATAIN_bus\(0) <= \fluxo_dados|mux_ULA_mem|saida_MUX[31]~31_combout\;

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a31_PORTAADDR_bus\ <= (\fluxo_dados|regMEMWB1|DOUT\(4) & \fluxo_dados|regMEMWB1|DOUT\(3) & \fluxo_dados|regMEMWB1|DOUT\(2) & \fluxo_dados|regMEMWB1|DOUT\(1) & 
\fluxo_dados|regMEMWB1|DOUT\(0));

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a31_PORTBADDR_bus\ <= (\fluxo_dados|ROM|memROM~9_combout\ & \fluxo_dados|ROM|memROM~11_combout\ & \fluxo_dados|ROM|memROM~10_combout\ & \fluxo_dados|ROM|memROM~9_combout\ & 
\fluxo_dados|ROM|memROM~16_combout\);

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a31~portbdataout\ <= \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a31_PORTBDATAOUT_bus\(0);

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a31_PORTADATAIN_bus\(0) <= \fluxo_dados|mux_ULA_mem|saida_MUX[31]~31_combout\;

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a31_PORTAADDR_bus\ <= (\fluxo_dados|regMEMWB1|DOUT\(4) & \fluxo_dados|regMEMWB1|DOUT\(3) & \fluxo_dados|regMEMWB1|DOUT\(2) & \fluxo_dados|regMEMWB1|DOUT\(1) & 
\fluxo_dados|regMEMWB1|DOUT\(0));

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a31_PORTBADDR_bus\ <= (\~GND~combout\ & \fluxo_dados|ROM|memROM~15_combout\ & \fluxo_dados|ROM|memROM~14_combout\ & \fluxo_dados|ROM|memROM~13_combout\ & \fluxo_dados|ROM|memROM~12_combout\
);

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a31~portbdataout\ <= \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a31_PORTBDATAOUT_bus\(0);

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a0_PORTADATAIN_bus\(0) <= \fluxo_dados|regEXMEM1|DOUT\(5);

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a0_PORTAADDR_bus\ <= (\fluxo_dados|regEXMEM1|DOUT\(44) & \fluxo_dados|regEXMEM1|DOUT\(43) & \fluxo_dados|regEXMEM1|DOUT\(42) & \fluxo_dados|regEXMEM1|DOUT\(41) & \fluxo_dados|regEXMEM1|DOUT\(40)
& \fluxo_dados|regEXMEM1|DOUT\(39));

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a0_PORTBADDR_bus\ <= (\fluxo_dados|regEXMEM1|DOUT\(44) & \fluxo_dados|regEXMEM1|DOUT\(43) & \fluxo_dados|regEXMEM1|DOUT\(42) & \fluxo_dados|regEXMEM1|DOUT\(41) & \fluxo_dados|regEXMEM1|DOUT\(40)
& \fluxo_dados|regEXMEM1|DOUT\(39));

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a0~portbdataout\ <= \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a0_PORTBDATAOUT_bus\(0);

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a1_PORTADATAIN_bus\(0) <= \fluxo_dados|regEXMEM1|DOUT\(6);

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a1_PORTAADDR_bus\ <= (\fluxo_dados|regEXMEM1|DOUT\(44) & \fluxo_dados|regEXMEM1|DOUT\(43) & \fluxo_dados|regEXMEM1|DOUT\(42) & \fluxo_dados|regEXMEM1|DOUT\(41) & \fluxo_dados|regEXMEM1|DOUT\(40)
& \fluxo_dados|regEXMEM1|DOUT\(39));

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a1_PORTBADDR_bus\ <= (\fluxo_dados|regEXMEM1|DOUT\(44) & \fluxo_dados|regEXMEM1|DOUT\(43) & \fluxo_dados|regEXMEM1|DOUT\(42) & \fluxo_dados|regEXMEM1|DOUT\(41) & \fluxo_dados|regEXMEM1|DOUT\(40)
& \fluxo_dados|regEXMEM1|DOUT\(39));

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a1~portbdataout\ <= \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a1_PORTBDATAOUT_bus\(0);

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a2_PORTADATAIN_bus\(0) <= \fluxo_dados|regEXMEM1|DOUT\(7);

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a2_PORTAADDR_bus\ <= (\fluxo_dados|regEXMEM1|DOUT\(44) & \fluxo_dados|regEXMEM1|DOUT\(43) & \fluxo_dados|regEXMEM1|DOUT\(42) & \fluxo_dados|regEXMEM1|DOUT\(41) & \fluxo_dados|regEXMEM1|DOUT\(40)
& \fluxo_dados|regEXMEM1|DOUT\(39));

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a2_PORTBADDR_bus\ <= (\fluxo_dados|regEXMEM1|DOUT\(44) & \fluxo_dados|regEXMEM1|DOUT\(43) & \fluxo_dados|regEXMEM1|DOUT\(42) & \fluxo_dados|regEXMEM1|DOUT\(41) & \fluxo_dados|regEXMEM1|DOUT\(40)
& \fluxo_dados|regEXMEM1|DOUT\(39));

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a2~portbdataout\ <= \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a2_PORTBDATAOUT_bus\(0);

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a3_PORTADATAIN_bus\(0) <= \fluxo_dados|regEXMEM1|DOUT\(8);

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a3_PORTAADDR_bus\ <= (\fluxo_dados|regEXMEM1|DOUT\(44) & \fluxo_dados|regEXMEM1|DOUT\(43) & \fluxo_dados|regEXMEM1|DOUT\(42) & \fluxo_dados|regEXMEM1|DOUT\(41) & \fluxo_dados|regEXMEM1|DOUT\(40)
& \fluxo_dados|regEXMEM1|DOUT\(39));

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a3_PORTBADDR_bus\ <= (\fluxo_dados|regEXMEM1|DOUT\(44) & \fluxo_dados|regEXMEM1|DOUT\(43) & \fluxo_dados|regEXMEM1|DOUT\(42) & \fluxo_dados|regEXMEM1|DOUT\(41) & \fluxo_dados|regEXMEM1|DOUT\(40)
& \fluxo_dados|regEXMEM1|DOUT\(39));

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a3~portbdataout\ <= \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a3_PORTBDATAOUT_bus\(0);

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a4_PORTADATAIN_bus\(0) <= \fluxo_dados|regEXMEM1|DOUT\(9);

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a4_PORTAADDR_bus\ <= (\fluxo_dados|regEXMEM1|DOUT\(44) & \fluxo_dados|regEXMEM1|DOUT\(43) & \fluxo_dados|regEXMEM1|DOUT\(42) & \fluxo_dados|regEXMEM1|DOUT\(41) & \fluxo_dados|regEXMEM1|DOUT\(40)
& \fluxo_dados|regEXMEM1|DOUT\(39));

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a4_PORTBADDR_bus\ <= (\fluxo_dados|regEXMEM1|DOUT\(44) & \fluxo_dados|regEXMEM1|DOUT\(43) & \fluxo_dados|regEXMEM1|DOUT\(42) & \fluxo_dados|regEXMEM1|DOUT\(41) & \fluxo_dados|regEXMEM1|DOUT\(40)
& \fluxo_dados|regEXMEM1|DOUT\(39));

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a4~portbdataout\ <= \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a4_PORTBDATAOUT_bus\(0);

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a5_PORTADATAIN_bus\(0) <= \fluxo_dados|regEXMEM1|DOUT\(10);

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a5_PORTAADDR_bus\ <= (\fluxo_dados|regEXMEM1|DOUT\(44) & \fluxo_dados|regEXMEM1|DOUT\(43) & \fluxo_dados|regEXMEM1|DOUT\(42) & \fluxo_dados|regEXMEM1|DOUT\(41) & \fluxo_dados|regEXMEM1|DOUT\(40)
& \fluxo_dados|regEXMEM1|DOUT\(39));

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a5_PORTBADDR_bus\ <= (\fluxo_dados|regEXMEM1|DOUT\(44) & \fluxo_dados|regEXMEM1|DOUT\(43) & \fluxo_dados|regEXMEM1|DOUT\(42) & \fluxo_dados|regEXMEM1|DOUT\(41) & \fluxo_dados|regEXMEM1|DOUT\(40)
& \fluxo_dados|regEXMEM1|DOUT\(39));

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a5~portbdataout\ <= \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a5_PORTBDATAOUT_bus\(0);

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a6_PORTADATAIN_bus\(0) <= \fluxo_dados|regEXMEM1|DOUT\(11);

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a6_PORTAADDR_bus\ <= (\fluxo_dados|regEXMEM1|DOUT\(44) & \fluxo_dados|regEXMEM1|DOUT\(43) & \fluxo_dados|regEXMEM1|DOUT\(42) & \fluxo_dados|regEXMEM1|DOUT\(41) & \fluxo_dados|regEXMEM1|DOUT\(40)
& \fluxo_dados|regEXMEM1|DOUT\(39));

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a6_PORTBADDR_bus\ <= (\fluxo_dados|regEXMEM1|DOUT\(44) & \fluxo_dados|regEXMEM1|DOUT\(43) & \fluxo_dados|regEXMEM1|DOUT\(42) & \fluxo_dados|regEXMEM1|DOUT\(41) & \fluxo_dados|regEXMEM1|DOUT\(40)
& \fluxo_dados|regEXMEM1|DOUT\(39));

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a6~portbdataout\ <= \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a6_PORTBDATAOUT_bus\(0);

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a7_PORTADATAIN_bus\(0) <= \fluxo_dados|regEXMEM1|DOUT\(12);

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a7_PORTAADDR_bus\ <= (\fluxo_dados|regEXMEM1|DOUT\(44) & \fluxo_dados|regEXMEM1|DOUT\(43) & \fluxo_dados|regEXMEM1|DOUT\(42) & \fluxo_dados|regEXMEM1|DOUT\(41) & \fluxo_dados|regEXMEM1|DOUT\(40)
& \fluxo_dados|regEXMEM1|DOUT\(39));

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a7_PORTBADDR_bus\ <= (\fluxo_dados|regEXMEM1|DOUT\(44) & \fluxo_dados|regEXMEM1|DOUT\(43) & \fluxo_dados|regEXMEM1|DOUT\(42) & \fluxo_dados|regEXMEM1|DOUT\(41) & \fluxo_dados|regEXMEM1|DOUT\(40)
& \fluxo_dados|regEXMEM1|DOUT\(39));

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a7~portbdataout\ <= \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a7_PORTBDATAOUT_bus\(0);

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a8_PORTADATAIN_bus\(0) <= \fluxo_dados|regEXMEM1|DOUT\(13);

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a8_PORTAADDR_bus\ <= (\fluxo_dados|regEXMEM1|DOUT\(44) & \fluxo_dados|regEXMEM1|DOUT\(43) & \fluxo_dados|regEXMEM1|DOUT\(42) & \fluxo_dados|regEXMEM1|DOUT\(41) & \fluxo_dados|regEXMEM1|DOUT\(40)
& \fluxo_dados|regEXMEM1|DOUT\(39));

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a8_PORTBADDR_bus\ <= (\fluxo_dados|regEXMEM1|DOUT\(44) & \fluxo_dados|regEXMEM1|DOUT\(43) & \fluxo_dados|regEXMEM1|DOUT\(42) & \fluxo_dados|regEXMEM1|DOUT\(41) & \fluxo_dados|regEXMEM1|DOUT\(40)
& \fluxo_dados|regEXMEM1|DOUT\(39));

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a8~portbdataout\ <= \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a8_PORTBDATAOUT_bus\(0);

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a9_PORTADATAIN_bus\(0) <= \fluxo_dados|regEXMEM1|DOUT\(14);

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a9_PORTAADDR_bus\ <= (\fluxo_dados|regEXMEM1|DOUT\(44) & \fluxo_dados|regEXMEM1|DOUT\(43) & \fluxo_dados|regEXMEM1|DOUT\(42) & \fluxo_dados|regEXMEM1|DOUT\(41) & \fluxo_dados|regEXMEM1|DOUT\(40)
& \fluxo_dados|regEXMEM1|DOUT\(39));

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a9_PORTBADDR_bus\ <= (\fluxo_dados|regEXMEM1|DOUT\(44) & \fluxo_dados|regEXMEM1|DOUT\(43) & \fluxo_dados|regEXMEM1|DOUT\(42) & \fluxo_dados|regEXMEM1|DOUT\(41) & \fluxo_dados|regEXMEM1|DOUT\(40)
& \fluxo_dados|regEXMEM1|DOUT\(39));

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a9~portbdataout\ <= \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a9_PORTBDATAOUT_bus\(0);

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a10_PORTADATAIN_bus\(0) <= \fluxo_dados|regEXMEM1|DOUT\(15);

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a10_PORTAADDR_bus\ <= (\fluxo_dados|regEXMEM1|DOUT\(44) & \fluxo_dados|regEXMEM1|DOUT\(43) & \fluxo_dados|regEXMEM1|DOUT\(42) & \fluxo_dados|regEXMEM1|DOUT\(41) & \fluxo_dados|regEXMEM1|DOUT\(40)
& \fluxo_dados|regEXMEM1|DOUT\(39));

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a10_PORTBADDR_bus\ <= (\fluxo_dados|regEXMEM1|DOUT\(44) & \fluxo_dados|regEXMEM1|DOUT\(43) & \fluxo_dados|regEXMEM1|DOUT\(42) & \fluxo_dados|regEXMEM1|DOUT\(41) & \fluxo_dados|regEXMEM1|DOUT\(40)
& \fluxo_dados|regEXMEM1|DOUT\(39));

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a10~portbdataout\ <= \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a10_PORTBDATAOUT_bus\(0);

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a11_PORTADATAIN_bus\(0) <= \fluxo_dados|regEXMEM1|DOUT\(16);

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a11_PORTAADDR_bus\ <= (\fluxo_dados|regEXMEM1|DOUT\(44) & \fluxo_dados|regEXMEM1|DOUT\(43) & \fluxo_dados|regEXMEM1|DOUT\(42) & \fluxo_dados|regEXMEM1|DOUT\(41) & \fluxo_dados|regEXMEM1|DOUT\(40)
& \fluxo_dados|regEXMEM1|DOUT\(39));

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a11_PORTBADDR_bus\ <= (\fluxo_dados|regEXMEM1|DOUT\(44) & \fluxo_dados|regEXMEM1|DOUT\(43) & \fluxo_dados|regEXMEM1|DOUT\(42) & \fluxo_dados|regEXMEM1|DOUT\(41) & \fluxo_dados|regEXMEM1|DOUT\(40)
& \fluxo_dados|regEXMEM1|DOUT\(39));

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a11~portbdataout\ <= \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a11_PORTBDATAOUT_bus\(0);

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a12_PORTADATAIN_bus\(0) <= \fluxo_dados|regEXMEM1|DOUT\(17);

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a12_PORTAADDR_bus\ <= (\fluxo_dados|regEXMEM1|DOUT\(44) & \fluxo_dados|regEXMEM1|DOUT\(43) & \fluxo_dados|regEXMEM1|DOUT\(42) & \fluxo_dados|regEXMEM1|DOUT\(41) & \fluxo_dados|regEXMEM1|DOUT\(40)
& \fluxo_dados|regEXMEM1|DOUT\(39));

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a12_PORTBADDR_bus\ <= (\fluxo_dados|regEXMEM1|DOUT\(44) & \fluxo_dados|regEXMEM1|DOUT\(43) & \fluxo_dados|regEXMEM1|DOUT\(42) & \fluxo_dados|regEXMEM1|DOUT\(41) & \fluxo_dados|regEXMEM1|DOUT\(40)
& \fluxo_dados|regEXMEM1|DOUT\(39));

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a12~portbdataout\ <= \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a12_PORTBDATAOUT_bus\(0);

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a13_PORTADATAIN_bus\(0) <= \fluxo_dados|regEXMEM1|DOUT\(18);

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a13_PORTAADDR_bus\ <= (\fluxo_dados|regEXMEM1|DOUT\(44) & \fluxo_dados|regEXMEM1|DOUT\(43) & \fluxo_dados|regEXMEM1|DOUT\(42) & \fluxo_dados|regEXMEM1|DOUT\(41) & \fluxo_dados|regEXMEM1|DOUT\(40)
& \fluxo_dados|regEXMEM1|DOUT\(39));

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a13_PORTBADDR_bus\ <= (\fluxo_dados|regEXMEM1|DOUT\(44) & \fluxo_dados|regEXMEM1|DOUT\(43) & \fluxo_dados|regEXMEM1|DOUT\(42) & \fluxo_dados|regEXMEM1|DOUT\(41) & \fluxo_dados|regEXMEM1|DOUT\(40)
& \fluxo_dados|regEXMEM1|DOUT\(39));

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a13~portbdataout\ <= \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a13_PORTBDATAOUT_bus\(0);

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a14_PORTADATAIN_bus\(0) <= \fluxo_dados|regEXMEM1|DOUT\(19);

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a14_PORTAADDR_bus\ <= (\fluxo_dados|regEXMEM1|DOUT\(44) & \fluxo_dados|regEXMEM1|DOUT\(43) & \fluxo_dados|regEXMEM1|DOUT\(42) & \fluxo_dados|regEXMEM1|DOUT\(41) & \fluxo_dados|regEXMEM1|DOUT\(40)
& \fluxo_dados|regEXMEM1|DOUT\(39));

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a14_PORTBADDR_bus\ <= (\fluxo_dados|regEXMEM1|DOUT\(44) & \fluxo_dados|regEXMEM1|DOUT\(43) & \fluxo_dados|regEXMEM1|DOUT\(42) & \fluxo_dados|regEXMEM1|DOUT\(41) & \fluxo_dados|regEXMEM1|DOUT\(40)
& \fluxo_dados|regEXMEM1|DOUT\(39));

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a14~portbdataout\ <= \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a14_PORTBDATAOUT_bus\(0);

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a15_PORTADATAIN_bus\(0) <= \fluxo_dados|regEXMEM1|DOUT\(20);

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a15_PORTAADDR_bus\ <= (\fluxo_dados|regEXMEM1|DOUT\(44) & \fluxo_dados|regEXMEM1|DOUT\(43) & \fluxo_dados|regEXMEM1|DOUT\(42) & \fluxo_dados|regEXMEM1|DOUT\(41) & \fluxo_dados|regEXMEM1|DOUT\(40)
& \fluxo_dados|regEXMEM1|DOUT\(39));

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a15_PORTBADDR_bus\ <= (\fluxo_dados|regEXMEM1|DOUT\(44) & \fluxo_dados|regEXMEM1|DOUT\(43) & \fluxo_dados|regEXMEM1|DOUT\(42) & \fluxo_dados|regEXMEM1|DOUT\(41) & \fluxo_dados|regEXMEM1|DOUT\(40)
& \fluxo_dados|regEXMEM1|DOUT\(39));

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a15~portbdataout\ <= \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a15_PORTBDATAOUT_bus\(0);

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a16_PORTADATAIN_bus\(0) <= \fluxo_dados|regEXMEM1|DOUT\(21);

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a16_PORTAADDR_bus\ <= (\fluxo_dados|regEXMEM1|DOUT\(44) & \fluxo_dados|regEXMEM1|DOUT\(43) & \fluxo_dados|regEXMEM1|DOUT\(42) & \fluxo_dados|regEXMEM1|DOUT\(41) & \fluxo_dados|regEXMEM1|DOUT\(40)
& \fluxo_dados|regEXMEM1|DOUT\(39));

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a16_PORTBADDR_bus\ <= (\fluxo_dados|regEXMEM1|DOUT\(44) & \fluxo_dados|regEXMEM1|DOUT\(43) & \fluxo_dados|regEXMEM1|DOUT\(42) & \fluxo_dados|regEXMEM1|DOUT\(41) & \fluxo_dados|regEXMEM1|DOUT\(40)
& \fluxo_dados|regEXMEM1|DOUT\(39));

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a16~portbdataout\ <= \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a16_PORTBDATAOUT_bus\(0);

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a17_PORTADATAIN_bus\(0) <= \fluxo_dados|regEXMEM1|DOUT\(22);

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a17_PORTAADDR_bus\ <= (\fluxo_dados|regEXMEM1|DOUT\(44) & \fluxo_dados|regEXMEM1|DOUT\(43) & \fluxo_dados|regEXMEM1|DOUT\(42) & \fluxo_dados|regEXMEM1|DOUT\(41) & \fluxo_dados|regEXMEM1|DOUT\(40)
& \fluxo_dados|regEXMEM1|DOUT\(39));

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a17_PORTBADDR_bus\ <= (\fluxo_dados|regEXMEM1|DOUT\(44) & \fluxo_dados|regEXMEM1|DOUT\(43) & \fluxo_dados|regEXMEM1|DOUT\(42) & \fluxo_dados|regEXMEM1|DOUT\(41) & \fluxo_dados|regEXMEM1|DOUT\(40)
& \fluxo_dados|regEXMEM1|DOUT\(39));

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a17~portbdataout\ <= \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a17_PORTBDATAOUT_bus\(0);

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a18_PORTADATAIN_bus\(0) <= \fluxo_dados|regEXMEM1|DOUT\(23);

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a18_PORTAADDR_bus\ <= (\fluxo_dados|regEXMEM1|DOUT\(44) & \fluxo_dados|regEXMEM1|DOUT\(43) & \fluxo_dados|regEXMEM1|DOUT\(42) & \fluxo_dados|regEXMEM1|DOUT\(41) & \fluxo_dados|regEXMEM1|DOUT\(40)
& \fluxo_dados|regEXMEM1|DOUT\(39));

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a18_PORTBADDR_bus\ <= (\fluxo_dados|regEXMEM1|DOUT\(44) & \fluxo_dados|regEXMEM1|DOUT\(43) & \fluxo_dados|regEXMEM1|DOUT\(42) & \fluxo_dados|regEXMEM1|DOUT\(41) & \fluxo_dados|regEXMEM1|DOUT\(40)
& \fluxo_dados|regEXMEM1|DOUT\(39));

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a18~portbdataout\ <= \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a18_PORTBDATAOUT_bus\(0);

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a19_PORTADATAIN_bus\(0) <= \fluxo_dados|regEXMEM1|DOUT\(24);

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a19_PORTAADDR_bus\ <= (\fluxo_dados|regEXMEM1|DOUT\(44) & \fluxo_dados|regEXMEM1|DOUT\(43) & \fluxo_dados|regEXMEM1|DOUT\(42) & \fluxo_dados|regEXMEM1|DOUT\(41) & \fluxo_dados|regEXMEM1|DOUT\(40)
& \fluxo_dados|regEXMEM1|DOUT\(39));

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a19_PORTBADDR_bus\ <= (\fluxo_dados|regEXMEM1|DOUT\(44) & \fluxo_dados|regEXMEM1|DOUT\(43) & \fluxo_dados|regEXMEM1|DOUT\(42) & \fluxo_dados|regEXMEM1|DOUT\(41) & \fluxo_dados|regEXMEM1|DOUT\(40)
& \fluxo_dados|regEXMEM1|DOUT\(39));

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a19~portbdataout\ <= \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a19_PORTBDATAOUT_bus\(0);

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a20_PORTADATAIN_bus\(0) <= \fluxo_dados|regEXMEM1|DOUT\(25);

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a20_PORTAADDR_bus\ <= (\fluxo_dados|regEXMEM1|DOUT\(44) & \fluxo_dados|regEXMEM1|DOUT\(43) & \fluxo_dados|regEXMEM1|DOUT\(42) & \fluxo_dados|regEXMEM1|DOUT\(41) & \fluxo_dados|regEXMEM1|DOUT\(40)
& \fluxo_dados|regEXMEM1|DOUT\(39));

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a20_PORTBADDR_bus\ <= (\fluxo_dados|regEXMEM1|DOUT\(44) & \fluxo_dados|regEXMEM1|DOUT\(43) & \fluxo_dados|regEXMEM1|DOUT\(42) & \fluxo_dados|regEXMEM1|DOUT\(41) & \fluxo_dados|regEXMEM1|DOUT\(40)
& \fluxo_dados|regEXMEM1|DOUT\(39));

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a20~portbdataout\ <= \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a20_PORTBDATAOUT_bus\(0);

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a21_PORTADATAIN_bus\(0) <= \fluxo_dados|regEXMEM1|DOUT\(26);

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a21_PORTAADDR_bus\ <= (\fluxo_dados|regEXMEM1|DOUT\(44) & \fluxo_dados|regEXMEM1|DOUT\(43) & \fluxo_dados|regEXMEM1|DOUT\(42) & \fluxo_dados|regEXMEM1|DOUT\(41) & \fluxo_dados|regEXMEM1|DOUT\(40)
& \fluxo_dados|regEXMEM1|DOUT\(39));

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a21_PORTBADDR_bus\ <= (\fluxo_dados|regEXMEM1|DOUT\(44) & \fluxo_dados|regEXMEM1|DOUT\(43) & \fluxo_dados|regEXMEM1|DOUT\(42) & \fluxo_dados|regEXMEM1|DOUT\(41) & \fluxo_dados|regEXMEM1|DOUT\(40)
& \fluxo_dados|regEXMEM1|DOUT\(39));

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a21~portbdataout\ <= \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a21_PORTBDATAOUT_bus\(0);

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a22_PORTADATAIN_bus\(0) <= \fluxo_dados|regEXMEM1|DOUT\(27);

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a22_PORTAADDR_bus\ <= (\fluxo_dados|regEXMEM1|DOUT\(44) & \fluxo_dados|regEXMEM1|DOUT\(43) & \fluxo_dados|regEXMEM1|DOUT\(42) & \fluxo_dados|regEXMEM1|DOUT\(41) & \fluxo_dados|regEXMEM1|DOUT\(40)
& \fluxo_dados|regEXMEM1|DOUT\(39));

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a22_PORTBADDR_bus\ <= (\fluxo_dados|regEXMEM1|DOUT\(44) & \fluxo_dados|regEXMEM1|DOUT\(43) & \fluxo_dados|regEXMEM1|DOUT\(42) & \fluxo_dados|regEXMEM1|DOUT\(41) & \fluxo_dados|regEXMEM1|DOUT\(40)
& \fluxo_dados|regEXMEM1|DOUT\(39));

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a22~portbdataout\ <= \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a22_PORTBDATAOUT_bus\(0);

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a23_PORTADATAIN_bus\(0) <= \fluxo_dados|regEXMEM1|DOUT\(28);

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a23_PORTAADDR_bus\ <= (\fluxo_dados|regEXMEM1|DOUT\(44) & \fluxo_dados|regEXMEM1|DOUT\(43) & \fluxo_dados|regEXMEM1|DOUT\(42) & \fluxo_dados|regEXMEM1|DOUT\(41) & \fluxo_dados|regEXMEM1|DOUT\(40)
& \fluxo_dados|regEXMEM1|DOUT\(39));

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a23_PORTBADDR_bus\ <= (\fluxo_dados|regEXMEM1|DOUT\(44) & \fluxo_dados|regEXMEM1|DOUT\(43) & \fluxo_dados|regEXMEM1|DOUT\(42) & \fluxo_dados|regEXMEM1|DOUT\(41) & \fluxo_dados|regEXMEM1|DOUT\(40)
& \fluxo_dados|regEXMEM1|DOUT\(39));

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a23~portbdataout\ <= \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a23_PORTBDATAOUT_bus\(0);

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a24_PORTADATAIN_bus\(0) <= \fluxo_dados|regEXMEM1|DOUT\(29);

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a24_PORTAADDR_bus\ <= (\fluxo_dados|regEXMEM1|DOUT\(44) & \fluxo_dados|regEXMEM1|DOUT\(43) & \fluxo_dados|regEXMEM1|DOUT\(42) & \fluxo_dados|regEXMEM1|DOUT\(41) & \fluxo_dados|regEXMEM1|DOUT\(40)
& \fluxo_dados|regEXMEM1|DOUT\(39));

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a24_PORTBADDR_bus\ <= (\fluxo_dados|regEXMEM1|DOUT\(44) & \fluxo_dados|regEXMEM1|DOUT\(43) & \fluxo_dados|regEXMEM1|DOUT\(42) & \fluxo_dados|regEXMEM1|DOUT\(41) & \fluxo_dados|regEXMEM1|DOUT\(40)
& \fluxo_dados|regEXMEM1|DOUT\(39));

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a24~portbdataout\ <= \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a24_PORTBDATAOUT_bus\(0);

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a25_PORTADATAIN_bus\(0) <= \fluxo_dados|regEXMEM1|DOUT\(30);

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a25_PORTAADDR_bus\ <= (\fluxo_dados|regEXMEM1|DOUT\(44) & \fluxo_dados|regEXMEM1|DOUT\(43) & \fluxo_dados|regEXMEM1|DOUT\(42) & \fluxo_dados|regEXMEM1|DOUT\(41) & \fluxo_dados|regEXMEM1|DOUT\(40)
& \fluxo_dados|regEXMEM1|DOUT\(39));

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a25_PORTBADDR_bus\ <= (\fluxo_dados|regEXMEM1|DOUT\(44) & \fluxo_dados|regEXMEM1|DOUT\(43) & \fluxo_dados|regEXMEM1|DOUT\(42) & \fluxo_dados|regEXMEM1|DOUT\(41) & \fluxo_dados|regEXMEM1|DOUT\(40)
& \fluxo_dados|regEXMEM1|DOUT\(39));

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a25~portbdataout\ <= \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a25_PORTBDATAOUT_bus\(0);

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a26_PORTADATAIN_bus\(0) <= \fluxo_dados|regEXMEM1|DOUT\(31);

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a26_PORTAADDR_bus\ <= (\fluxo_dados|regEXMEM1|DOUT\(44) & \fluxo_dados|regEXMEM1|DOUT\(43) & \fluxo_dados|regEXMEM1|DOUT\(42) & \fluxo_dados|regEXMEM1|DOUT\(41) & \fluxo_dados|regEXMEM1|DOUT\(40)
& \fluxo_dados|regEXMEM1|DOUT\(39));

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a26_PORTBADDR_bus\ <= (\fluxo_dados|regEXMEM1|DOUT\(44) & \fluxo_dados|regEXMEM1|DOUT\(43) & \fluxo_dados|regEXMEM1|DOUT\(42) & \fluxo_dados|regEXMEM1|DOUT\(41) & \fluxo_dados|regEXMEM1|DOUT\(40)
& \fluxo_dados|regEXMEM1|DOUT\(39));

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a26~portbdataout\ <= \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a26_PORTBDATAOUT_bus\(0);

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a27_PORTADATAIN_bus\(0) <= \fluxo_dados|regEXMEM1|DOUT\(32);

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a27_PORTAADDR_bus\ <= (\fluxo_dados|regEXMEM1|DOUT\(44) & \fluxo_dados|regEXMEM1|DOUT\(43) & \fluxo_dados|regEXMEM1|DOUT\(42) & \fluxo_dados|regEXMEM1|DOUT\(41) & \fluxo_dados|regEXMEM1|DOUT\(40)
& \fluxo_dados|regEXMEM1|DOUT\(39));

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a27_PORTBADDR_bus\ <= (\fluxo_dados|regEXMEM1|DOUT\(44) & \fluxo_dados|regEXMEM1|DOUT\(43) & \fluxo_dados|regEXMEM1|DOUT\(42) & \fluxo_dados|regEXMEM1|DOUT\(41) & \fluxo_dados|regEXMEM1|DOUT\(40)
& \fluxo_dados|regEXMEM1|DOUT\(39));

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a27~portbdataout\ <= \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a27_PORTBDATAOUT_bus\(0);

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a28_PORTADATAIN_bus\(0) <= \fluxo_dados|regEXMEM1|DOUT\(33);

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a28_PORTAADDR_bus\ <= (\fluxo_dados|regEXMEM1|DOUT\(44) & \fluxo_dados|regEXMEM1|DOUT\(43) & \fluxo_dados|regEXMEM1|DOUT\(42) & \fluxo_dados|regEXMEM1|DOUT\(41) & \fluxo_dados|regEXMEM1|DOUT\(40)
& \fluxo_dados|regEXMEM1|DOUT\(39));

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a28_PORTBADDR_bus\ <= (\fluxo_dados|regEXMEM1|DOUT\(44) & \fluxo_dados|regEXMEM1|DOUT\(43) & \fluxo_dados|regEXMEM1|DOUT\(42) & \fluxo_dados|regEXMEM1|DOUT\(41) & \fluxo_dados|regEXMEM1|DOUT\(40)
& \fluxo_dados|regEXMEM1|DOUT\(39));

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a28~portbdataout\ <= \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a28_PORTBDATAOUT_bus\(0);

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a29_PORTADATAIN_bus\(0) <= \fluxo_dados|regEXMEM1|DOUT\(34);

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a29_PORTAADDR_bus\ <= (\fluxo_dados|regEXMEM1|DOUT\(44) & \fluxo_dados|regEXMEM1|DOUT\(43) & \fluxo_dados|regEXMEM1|DOUT\(42) & \fluxo_dados|regEXMEM1|DOUT\(41) & \fluxo_dados|regEXMEM1|DOUT\(40)
& \fluxo_dados|regEXMEM1|DOUT\(39));

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a29_PORTBADDR_bus\ <= (\fluxo_dados|regEXMEM1|DOUT\(44) & \fluxo_dados|regEXMEM1|DOUT\(43) & \fluxo_dados|regEXMEM1|DOUT\(42) & \fluxo_dados|regEXMEM1|DOUT\(41) & \fluxo_dados|regEXMEM1|DOUT\(40)
& \fluxo_dados|regEXMEM1|DOUT\(39));

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a29~portbdataout\ <= \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a29_PORTBDATAOUT_bus\(0);

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a30_PORTADATAIN_bus\(0) <= \fluxo_dados|regEXMEM1|DOUT\(35);

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a30_PORTAADDR_bus\ <= (\fluxo_dados|regEXMEM1|DOUT\(44) & \fluxo_dados|regEXMEM1|DOUT\(43) & \fluxo_dados|regEXMEM1|DOUT\(42) & \fluxo_dados|regEXMEM1|DOUT\(41) & \fluxo_dados|regEXMEM1|DOUT\(40)
& \fluxo_dados|regEXMEM1|DOUT\(39));

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a30_PORTBADDR_bus\ <= (\fluxo_dados|regEXMEM1|DOUT\(44) & \fluxo_dados|regEXMEM1|DOUT\(43) & \fluxo_dados|regEXMEM1|DOUT\(42) & \fluxo_dados|regEXMEM1|DOUT\(41) & \fluxo_dados|regEXMEM1|DOUT\(40)
& \fluxo_dados|regEXMEM1|DOUT\(39));

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a30~portbdataout\ <= \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a30_PORTBDATAOUT_bus\(0);

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a31_PORTADATAIN_bus\(0) <= \fluxo_dados|regEXMEM1|DOUT\(36);

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a31_PORTAADDR_bus\ <= (\fluxo_dados|regEXMEM1|DOUT\(44) & \fluxo_dados|regEXMEM1|DOUT\(43) & \fluxo_dados|regEXMEM1|DOUT\(42) & \fluxo_dados|regEXMEM1|DOUT\(41) & \fluxo_dados|regEXMEM1|DOUT\(40)
& \fluxo_dados|regEXMEM1|DOUT\(39));

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a31_PORTBADDR_bus\ <= (\fluxo_dados|regEXMEM1|DOUT\(44) & \fluxo_dados|regEXMEM1|DOUT\(43) & \fluxo_dados|regEXMEM1|DOUT\(42) & \fluxo_dados|regEXMEM1|DOUT\(41) & \fluxo_dados|regEXMEM1|DOUT\(40)
& \fluxo_dados|regEXMEM1|DOUT\(39));

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a31~portbdataout\ <= \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a31_PORTBDATAOUT_bus\(0);
\fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~29_sumout\ <= NOT \fluxo_dados|PC_Soma_Constante|Add0~29_sumout\;
\fluxo_dados|ALT_INV_Add0~25_sumout\ <= NOT \fluxo_dados|Add0~25_sumout\;
\fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~25_sumout\ <= NOT \fluxo_dados|PC_Soma_Constante|Add0~25_sumout\;
\fluxo_dados|ALT_INV_Add0~21_sumout\ <= NOT \fluxo_dados|Add0~21_sumout\;
\fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~21_sumout\ <= NOT \fluxo_dados|PC_Soma_Constante|Add0~21_sumout\;
\fluxo_dados|ALT_INV_Add0~17_sumout\ <= NOT \fluxo_dados|Add0~17_sumout\;
\fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~17_sumout\ <= NOT \fluxo_dados|PC_Soma_Constante|Add0~17_sumout\;
\fluxo_dados|ALT_INV_Add0~13_sumout\ <= NOT \fluxo_dados|Add0~13_sumout\;
\fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~13_sumout\ <= NOT \fluxo_dados|PC_Soma_Constante|Add0~13_sumout\;
\fluxo_dados|ALT_INV_Add0~9_sumout\ <= NOT \fluxo_dados|Add0~9_sumout\;
\fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~9_sumout\ <= NOT \fluxo_dados|PC_Soma_Constante|Add0~9_sumout\;
\fluxo_dados|ALT_INV_Add0~5_sumout\ <= NOT \fluxo_dados|Add0~5_sumout\;
\fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~5_sumout\ <= NOT \fluxo_dados|PC_Soma_Constante|Add0~5_sumout\;
\fluxo_dados|ALT_INV_Add0~1_sumout\ <= NOT \fluxo_dados|Add0~1_sumout\;
\fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~1_sumout\ <= NOT \fluxo_dados|PC_Soma_Constante|Add0~1_sumout\;
\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a31~portbdataout\ <= NOT \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a31~portbdataout\;
\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a31~portbdataout\ <= NOT \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a31~portbdataout\;
\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a30~portbdataout\ <= NOT \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a30~portbdataout\;
\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a30~portbdataout\ <= NOT \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a30~portbdataout\;
\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a29~portbdataout\ <= NOT \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a29~portbdataout\;
\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a29~portbdataout\ <= NOT \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a29~portbdataout\;
\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a28~portbdataout\ <= NOT \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a28~portbdataout\;
\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a28~portbdataout\ <= NOT \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a28~portbdataout\;
\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a27~portbdataout\ <= NOT \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a27~portbdataout\;
\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a27~portbdataout\ <= NOT \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a27~portbdataout\;
\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a26~portbdataout\ <= NOT \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a26~portbdataout\;
\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a26~portbdataout\ <= NOT \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a26~portbdataout\;
\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a25~portbdataout\ <= NOT \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a25~portbdataout\;
\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a25~portbdataout\ <= NOT \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a25~portbdataout\;
\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a24~portbdataout\ <= NOT \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a24~portbdataout\;
\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a24~portbdataout\ <= NOT \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a24~portbdataout\;
\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a23~portbdataout\ <= NOT \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a23~portbdataout\;
\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a23~portbdataout\ <= NOT \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a23~portbdataout\;
\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a22~portbdataout\ <= NOT \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a22~portbdataout\;
\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a22~portbdataout\ <= NOT \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a22~portbdataout\;
\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a21~portbdataout\ <= NOT \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a21~portbdataout\;
\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a21~portbdataout\ <= NOT \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a21~portbdataout\;
\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a20~portbdataout\ <= NOT \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a20~portbdataout\;
\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a20~portbdataout\ <= NOT \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a20~portbdataout\;
\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a19~portbdataout\ <= NOT \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a19~portbdataout\;
\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a19~portbdataout\ <= NOT \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a19~portbdataout\;
\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a18~portbdataout\ <= NOT \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a18~portbdataout\;
\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a18~portbdataout\ <= NOT \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a18~portbdataout\;
\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a17~portbdataout\ <= NOT \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a17~portbdataout\;
\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a17~portbdataout\ <= NOT \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a17~portbdataout\;
\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a16~portbdataout\ <= NOT \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a16~portbdataout\;
\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a16~portbdataout\ <= NOT \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a16~portbdataout\;
\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a15~portbdataout\ <= NOT \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a15~portbdataout\;
\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a15~portbdataout\ <= NOT \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a15~portbdataout\;
\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a14~portbdataout\ <= NOT \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a14~portbdataout\;
\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a14~portbdataout\ <= NOT \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a14~portbdataout\;
\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a13~portbdataout\ <= NOT \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a13~portbdataout\;
\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a13~portbdataout\ <= NOT \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a13~portbdataout\;
\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a12~portbdataout\ <= NOT \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a12~portbdataout\;
\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a12~portbdataout\ <= NOT \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a12~portbdataout\;
\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a11~portbdataout\ <= NOT \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a11~portbdataout\;
\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a11~portbdataout\ <= NOT \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a11~portbdataout\;
\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a10~portbdataout\ <= NOT \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a10~portbdataout\;
\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a10~portbdataout\ <= NOT \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a10~portbdataout\;
\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a9~portbdataout\ <= NOT \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a9~portbdataout\;
\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a9~portbdataout\ <= NOT \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a9~portbdataout\;
\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a8~portbdataout\ <= NOT \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a8~portbdataout\;
\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a8~portbdataout\ <= NOT \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a8~portbdataout\;
\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a7~portbdataout\ <= NOT \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a7~portbdataout\;
\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a7~portbdataout\ <= NOT \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a7~portbdataout\;
\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a6~portbdataout\ <= NOT \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a6~portbdataout\;
\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a6~portbdataout\ <= NOT \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a6~portbdataout\;
\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a5~portbdataout\ <= NOT \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a5~portbdataout\;
\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a5~portbdataout\ <= NOT \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a5~portbdataout\;
\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a4~portbdataout\ <= NOT \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a4~portbdataout\;
\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a4~portbdataout\ <= NOT \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a4~portbdataout\;
\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a3~portbdataout\ <= NOT \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a3~portbdataout\;
\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a3~portbdataout\ <= NOT \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a3~portbdataout\;
\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a2~portbdataout\ <= NOT \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a2~portbdataout\;
\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a2~portbdataout\ <= NOT \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a2~portbdataout\;
\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a1~portbdataout\ <= NOT \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a1~portbdataout\;
\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a1~portbdataout\ <= NOT \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a1~portbdataout\;
\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a0~portbdataout\ <= NOT \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a0~portbdataout\;
\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a0~portbdataout\ <= NOT \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a0~portbdataout\;
\fluxo_dados|regIFID1|ALT_INV_DOUT\(29) <= NOT \fluxo_dados|regIFID1|DOUT\(29);
\fluxo_dados|regIFID1|ALT_INV_DOUT\(15) <= NOT \fluxo_dados|regIFID1|DOUT\(15);
\fluxo_dados|regIFID1|ALT_INV_DOUT\(2) <= NOT \fluxo_dados|regIFID1|DOUT\(2);
\fluxo_dados|ULA|ALT_INV_flag_zero~10_combout\ <= NOT \fluxo_dados|ULA|flag_zero~10_combout\;
\fluxo_dados|ULA|ALT_INV_flag_zero~9_combout\ <= NOT \fluxo_dados|ULA|flag_zero~9_combout\;
\fluxo_dados|ULA|ALT_INV_flag_zero~8_combout\ <= NOT \fluxo_dados|ULA|flag_zero~8_combout\;
\fluxo_dados|ULA|ula27|mux_ula|ALT_INV_saida_MUX~3_combout\ <= NOT \fluxo_dados|ULA|ula27|mux_ula|saida_MUX~3_combout\;
\fluxo_dados|ULA|ula27|mux_ula|ALT_INV_saida_MUX~2_combout\ <= NOT \fluxo_dados|ULA|ula27|mux_ula|saida_MUX~2_combout\;
\fluxo_dados|mux_PC|ALT_INV_saida_MUX[22]~36_combout\ <= NOT \fluxo_dados|mux_PC|saida_MUX[22]~36_combout\;
\fluxo_dados|mux_PC|ALT_INV_saida_MUX[22]~35_combout\ <= NOT \fluxo_dados|mux_PC|saida_MUX[22]~35_combout\;
\fluxo_dados|ULA|ula23|mux_ula|ALT_INV_saida_MUX~5_combout\ <= NOT \fluxo_dados|ULA|ula23|mux_ula|saida_MUX~5_combout\;
\fluxo_dados|ULA|ula23|mux_ula|ALT_INV_saida_MUX~4_combout\ <= NOT \fluxo_dados|ULA|ula23|mux_ula|saida_MUX~4_combout\;
\fluxo_dados|ULA|ula21|mux_ula|ALT_INV_saida_MUX~5_combout\ <= NOT \fluxo_dados|ULA|ula21|mux_ula|saida_MUX~5_combout\;
\fluxo_dados|ULA|ula21|mux_ula|ALT_INV_saida_MUX~4_combout\ <= NOT \fluxo_dados|ULA|ula21|mux_ula|saida_MUX~4_combout\;
\fluxo_dados|ULA|ula18|mux_ula|ALT_INV_saida_MUX~2_combout\ <= NOT \fluxo_dados|ULA|ula18|mux_ula|saida_MUX~2_combout\;
\fluxo_dados|ULA|ula18|mux_ula|ALT_INV_saida_MUX~1_combout\ <= NOT \fluxo_dados|ULA|ula18|mux_ula|saida_MUX~1_combout\;
\fluxo_dados|ULA|ula16|mux_ula|ALT_INV_saida_MUX~2_combout\ <= NOT \fluxo_dados|ULA|ula16|mux_ula|saida_MUX~2_combout\;
\fluxo_dados|ULA|ula16|mux_ula|ALT_INV_saida_MUX~1_combout\ <= NOT \fluxo_dados|ULA|ula16|mux_ula|saida_MUX~1_combout\;
\fluxo_dados|ULA|ula13|mux_ula|ALT_INV_saida_MUX~2_combout\ <= NOT \fluxo_dados|ULA|ula13|mux_ula|saida_MUX~2_combout\;
\fluxo_dados|ULA|ula13|mux_ula|ALT_INV_saida_MUX~1_combout\ <= NOT \fluxo_dados|ULA|ula13|mux_ula|saida_MUX~1_combout\;
\fluxo_dados|ULA|ula11|mux_ula|ALT_INV_saida_MUX~2_combout\ <= NOT \fluxo_dados|ULA|ula11|mux_ula|saida_MUX~2_combout\;
\fluxo_dados|ULA|ula11|mux_ula|ALT_INV_saida_MUX~1_combout\ <= NOT \fluxo_dados|ULA|ula11|mux_ula|saida_MUX~1_combout\;
\fluxo_dados|ULA|ula2|mux_inverteB|ALT_INV_saida_MUX~1_combout\ <= NOT \fluxo_dados|ULA|ula2|mux_inverteB|saida_MUX~1_combout\;
\fluxo_dados|ULA|ula15|mux_ula|ALT_INV_saida_MUX~1_combout\ <= NOT \fluxo_dados|ULA|ula15|mux_ula|saida_MUX~1_combout\;
\fluxo_dados|ULA|ula10|mux_ula|ALT_INV_saida_MUX~1_combout\ <= NOT \fluxo_dados|ULA|ula10|mux_ula|saida_MUX~1_combout\;
\fluxo_dados|regIDEX1|ALT_INV_DOUT\(8) <= NOT \fluxo_dados|regIDEX1|DOUT\(8);
\fluxo_dados|regIDEX1|ALT_INV_DOUT\(7) <= NOT \fluxo_dados|regIDEX1|DOUT\(7);
\fluxo_dados|regIDEX1|ALT_INV_DOUT\(6) <= NOT \fluxo_dados|regIDEX1|DOUT\(6);
\fluxo_dados|mux_rt_rd|ALT_INV_saida_MUX[2]~0_combout\ <= NOT \fluxo_dados|mux_rt_rd|saida_MUX[2]~0_combout\;
\fluxo_dados|regIDEX1|ALT_INV_DOUT\(5) <= NOT \fluxo_dados|regIDEX1|DOUT\(5);
\fluxo_dados|regIDEX1|ALT_INV_DOUT\(138) <= NOT \fluxo_dados|regIDEX1|DOUT\(138);
\fluxo_dados|regIDEX1|ALT_INV_DOUT\(147) <= NOT \fluxo_dados|regIDEX1|DOUT\(147);
\fluxo_dados|regIDEX1|ALT_INV_DOUT\(137) <= NOT \fluxo_dados|regIDEX1|DOUT\(137);
\fluxo_dados|regIDEX1|ALT_INV_DOUT\(136) <= NOT \fluxo_dados|regIDEX1|DOUT\(136);
\fluxo_dados|regIDEX1|ALT_INV_DOUT\(135) <= NOT \fluxo_dados|regIDEX1|DOUT\(135);
\fluxo_dados|regIDEX1|ALT_INV_DOUT\(134) <= NOT \fluxo_dados|regIDEX1|DOUT\(134);
\fluxo_dados|regIDEX1|ALT_INV_DOUT\(133) <= NOT \fluxo_dados|regIDEX1|DOUT\(133);
\fluxo_dados|regIDEX1|ALT_INV_DOUT\(132) <= NOT \fluxo_dados|regIDEX1|DOUT\(132);
\fluxo_dados|regIDEX1|ALT_INV_DOUT\(131) <= NOT \fluxo_dados|regIDEX1|DOUT\(131);
\fluxo_dados|regIDEX1|ALT_INV_DOUT\(130) <= NOT \fluxo_dados|regIDEX1|DOUT\(130);
\fluxo_dados|regIDEX1|ALT_INV_DOUT\(129) <= NOT \fluxo_dados|regIDEX1|DOUT\(129);
\fluxo_dados|regIDEX1|ALT_INV_DOUT\(128) <= NOT \fluxo_dados|regIDEX1|DOUT\(128);
\fluxo_dados|regIDEX1|ALT_INV_DOUT\(127) <= NOT \fluxo_dados|regIDEX1|DOUT\(127);
\fluxo_dados|regIDEX1|ALT_INV_DOUT\(126) <= NOT \fluxo_dados|regIDEX1|DOUT\(126);
\fluxo_dados|regIDEX1|ALT_INV_DOUT\(125) <= NOT \fluxo_dados|regIDEX1|DOUT\(125);
\fluxo_dados|regIDEX1|ALT_INV_DOUT\(124) <= NOT \fluxo_dados|regIDEX1|DOUT\(124);
\fluxo_dados|regIDEX1|ALT_INV_DOUT\(123) <= NOT \fluxo_dados|regIDEX1|DOUT\(123);
\fluxo_dados|regIDEX1|ALT_INV_DOUT\(122) <= NOT \fluxo_dados|regIDEX1|DOUT\(122);
\fluxo_dados|regIDEX1|ALT_INV_DOUT\(121) <= NOT \fluxo_dados|regIDEX1|DOUT\(121);
\fluxo_dados|regIDEX1|ALT_INV_DOUT\(120) <= NOT \fluxo_dados|regIDEX1|DOUT\(120);
\fluxo_dados|regIDEX1|ALT_INV_DOUT\(119) <= NOT \fluxo_dados|regIDEX1|DOUT\(119);
\fluxo_dados|regIDEX1|ALT_INV_DOUT\(118) <= NOT \fluxo_dados|regIDEX1|DOUT\(118);
\fluxo_dados|regIDEX1|ALT_INV_DOUT\(117) <= NOT \fluxo_dados|regIDEX1|DOUT\(117);
\fluxo_dados|regIDEX1|ALT_INV_DOUT\(116) <= NOT \fluxo_dados|regIDEX1|DOUT\(116);
\fluxo_dados|regIDEX1|ALT_INV_DOUT\(115) <= NOT \fluxo_dados|regIDEX1|DOUT\(115);
\fluxo_dados|regIDEX1|ALT_INV_DOUT\(114) <= NOT \fluxo_dados|regIDEX1|DOUT\(114);
\fluxo_dados|regIDEX1|ALT_INV_DOUT\(113) <= NOT \fluxo_dados|regIDEX1|DOUT\(113);
\fluxo_dados|regIDEX1|ALT_INV_DOUT\(112) <= NOT \fluxo_dados|regIDEX1|DOUT\(112);
\fluxo_dados|regIDEX1|ALT_INV_DOUT\(111) <= NOT \fluxo_dados|regIDEX1|DOUT\(111);
\fluxo_dados|regIDEX1|ALT_INV_DOUT\(110) <= NOT \fluxo_dados|regIDEX1|DOUT\(110);
\fluxo_dados|regIDEX1|ALT_INV_DOUT\(109) <= NOT \fluxo_dados|regIDEX1|DOUT\(109);
\fluxo_dados|regIDEX1|ALT_INV_DOUT\(108) <= NOT \fluxo_dados|regIDEX1|DOUT\(108);
\fluxo_dados|regMEMWB1|ALT_INV_DOUT\(36) <= NOT \fluxo_dados|regMEMWB1|DOUT\(36);
\fluxo_dados|regMEMWB1|ALT_INV_DOUT\(100) <= NOT \fluxo_dados|regMEMWB1|DOUT\(100);
\fluxo_dados|regMEMWB1|ALT_INV_DOUT\(68) <= NOT \fluxo_dados|regMEMWB1|DOUT\(68);
\fluxo_dados|regMEMWB1|ALT_INV_DOUT\(35) <= NOT \fluxo_dados|regMEMWB1|DOUT\(35);
\fluxo_dados|regMEMWB1|ALT_INV_DOUT\(99) <= NOT \fluxo_dados|regMEMWB1|DOUT\(99);
\fluxo_dados|regMEMWB1|ALT_INV_DOUT\(67) <= NOT \fluxo_dados|regMEMWB1|DOUT\(67);
\fluxo_dados|regMEMWB1|ALT_INV_DOUT\(34) <= NOT \fluxo_dados|regMEMWB1|DOUT\(34);
\fluxo_dados|regMEMWB1|ALT_INV_DOUT\(98) <= NOT \fluxo_dados|regMEMWB1|DOUT\(98);
\fluxo_dados|regMEMWB1|ALT_INV_DOUT\(66) <= NOT \fluxo_dados|regMEMWB1|DOUT\(66);
\fluxo_dados|regMEMWB1|ALT_INV_DOUT\(33) <= NOT \fluxo_dados|regMEMWB1|DOUT\(33);
\fluxo_dados|regMEMWB1|ALT_INV_DOUT\(97) <= NOT \fluxo_dados|regMEMWB1|DOUT\(97);
\fluxo_dados|regMEMWB1|ALT_INV_DOUT\(65) <= NOT \fluxo_dados|regMEMWB1|DOUT\(65);
\fluxo_dados|regMEMWB1|ALT_INV_DOUT\(32) <= NOT \fluxo_dados|regMEMWB1|DOUT\(32);
\fluxo_dados|regMEMWB1|ALT_INV_DOUT\(96) <= NOT \fluxo_dados|regMEMWB1|DOUT\(96);
\fluxo_dados|regMEMWB1|ALT_INV_DOUT\(64) <= NOT \fluxo_dados|regMEMWB1|DOUT\(64);
\fluxo_dados|regMEMWB1|ALT_INV_DOUT\(31) <= NOT \fluxo_dados|regMEMWB1|DOUT\(31);
\fluxo_dados|regMEMWB1|ALT_INV_DOUT\(95) <= NOT \fluxo_dados|regMEMWB1|DOUT\(95);
\fluxo_dados|regMEMWB1|ALT_INV_DOUT\(63) <= NOT \fluxo_dados|regMEMWB1|DOUT\(63);
\fluxo_dados|regMEMWB1|ALT_INV_DOUT\(30) <= NOT \fluxo_dados|regMEMWB1|DOUT\(30);
\fluxo_dados|regMEMWB1|ALT_INV_DOUT\(94) <= NOT \fluxo_dados|regMEMWB1|DOUT\(94);
\fluxo_dados|regMEMWB1|ALT_INV_DOUT\(62) <= NOT \fluxo_dados|regMEMWB1|DOUT\(62);
\fluxo_dados|regMEMWB1|ALT_INV_DOUT\(29) <= NOT \fluxo_dados|regMEMWB1|DOUT\(29);
\fluxo_dados|regMEMWB1|ALT_INV_DOUT\(93) <= NOT \fluxo_dados|regMEMWB1|DOUT\(93);
\fluxo_dados|regMEMWB1|ALT_INV_DOUT\(61) <= NOT \fluxo_dados|regMEMWB1|DOUT\(61);
\fluxo_dados|regMEMWB1|ALT_INV_DOUT\(28) <= NOT \fluxo_dados|regMEMWB1|DOUT\(28);
\fluxo_dados|regMEMWB1|ALT_INV_DOUT\(92) <= NOT \fluxo_dados|regMEMWB1|DOUT\(92);
\fluxo_dados|regMEMWB1|ALT_INV_DOUT\(60) <= NOT \fluxo_dados|regMEMWB1|DOUT\(60);
\fluxo_dados|regMEMWB1|ALT_INV_DOUT\(27) <= NOT \fluxo_dados|regMEMWB1|DOUT\(27);
\fluxo_dados|regMEMWB1|ALT_INV_DOUT\(91) <= NOT \fluxo_dados|regMEMWB1|DOUT\(91);
\fluxo_dados|regMEMWB1|ALT_INV_DOUT\(59) <= NOT \fluxo_dados|regMEMWB1|DOUT\(59);
\fluxo_dados|regMEMWB1|ALT_INV_DOUT\(26) <= NOT \fluxo_dados|regMEMWB1|DOUT\(26);
\fluxo_dados|regMEMWB1|ALT_INV_DOUT\(90) <= NOT \fluxo_dados|regMEMWB1|DOUT\(90);
\fluxo_dados|regMEMWB1|ALT_INV_DOUT\(58) <= NOT \fluxo_dados|regMEMWB1|DOUT\(58);
\fluxo_dados|regMEMWB1|ALT_INV_DOUT\(25) <= NOT \fluxo_dados|regMEMWB1|DOUT\(25);
\fluxo_dados|regMEMWB1|ALT_INV_DOUT\(89) <= NOT \fluxo_dados|regMEMWB1|DOUT\(89);
\fluxo_dados|regMEMWB1|ALT_INV_DOUT\(57) <= NOT \fluxo_dados|regMEMWB1|DOUT\(57);
\fluxo_dados|regMEMWB1|ALT_INV_DOUT\(24) <= NOT \fluxo_dados|regMEMWB1|DOUT\(24);
\fluxo_dados|regMEMWB1|ALT_INV_DOUT\(88) <= NOT \fluxo_dados|regMEMWB1|DOUT\(88);
\fluxo_dados|regMEMWB1|ALT_INV_DOUT\(56) <= NOT \fluxo_dados|regMEMWB1|DOUT\(56);
\fluxo_dados|regMEMWB1|ALT_INV_DOUT\(23) <= NOT \fluxo_dados|regMEMWB1|DOUT\(23);
\fluxo_dados|regMEMWB1|ALT_INV_DOUT\(87) <= NOT \fluxo_dados|regMEMWB1|DOUT\(87);
\fluxo_dados|regMEMWB1|ALT_INV_DOUT\(55) <= NOT \fluxo_dados|regMEMWB1|DOUT\(55);
\fluxo_dados|regMEMWB1|ALT_INV_DOUT\(22) <= NOT \fluxo_dados|regMEMWB1|DOUT\(22);
\fluxo_dados|regMEMWB1|ALT_INV_DOUT\(86) <= NOT \fluxo_dados|regMEMWB1|DOUT\(86);
\fluxo_dados|regMEMWB1|ALT_INV_DOUT\(54) <= NOT \fluxo_dados|regMEMWB1|DOUT\(54);
\fluxo_dados|regMEMWB1|ALT_INV_DOUT\(21) <= NOT \fluxo_dados|regMEMWB1|DOUT\(21);
\fluxo_dados|regMEMWB1|ALT_INV_DOUT\(85) <= NOT \fluxo_dados|regMEMWB1|DOUT\(85);
\fluxo_dados|regMEMWB1|ALT_INV_DOUT\(53) <= NOT \fluxo_dados|regMEMWB1|DOUT\(53);
\fluxo_dados|regMEMWB1|ALT_INV_DOUT\(20) <= NOT \fluxo_dados|regMEMWB1|DOUT\(20);
\fluxo_dados|regMEMWB1|ALT_INV_DOUT\(84) <= NOT \fluxo_dados|regMEMWB1|DOUT\(84);
\fluxo_dados|regMEMWB1|ALT_INV_DOUT\(52) <= NOT \fluxo_dados|regMEMWB1|DOUT\(52);
\fluxo_dados|regMEMWB1|ALT_INV_DOUT\(19) <= NOT \fluxo_dados|regMEMWB1|DOUT\(19);
\fluxo_dados|regMEMWB1|ALT_INV_DOUT\(83) <= NOT \fluxo_dados|regMEMWB1|DOUT\(83);
\fluxo_dados|regMEMWB1|ALT_INV_DOUT\(51) <= NOT \fluxo_dados|regMEMWB1|DOUT\(51);
\fluxo_dados|regMEMWB1|ALT_INV_DOUT\(18) <= NOT \fluxo_dados|regMEMWB1|DOUT\(18);
\fluxo_dados|regMEMWB1|ALT_INV_DOUT\(82) <= NOT \fluxo_dados|regMEMWB1|DOUT\(82);
\fluxo_dados|regMEMWB1|ALT_INV_DOUT\(50) <= NOT \fluxo_dados|regMEMWB1|DOUT\(50);
\fluxo_dados|regMEMWB1|ALT_INV_DOUT\(17) <= NOT \fluxo_dados|regMEMWB1|DOUT\(17);
\fluxo_dados|regMEMWB1|ALT_INV_DOUT\(81) <= NOT \fluxo_dados|regMEMWB1|DOUT\(81);
\fluxo_dados|regMEMWB1|ALT_INV_DOUT\(49) <= NOT \fluxo_dados|regMEMWB1|DOUT\(49);
\fluxo_dados|regMEMWB1|ALT_INV_DOUT\(16) <= NOT \fluxo_dados|regMEMWB1|DOUT\(16);
\fluxo_dados|regMEMWB1|ALT_INV_DOUT\(80) <= NOT \fluxo_dados|regMEMWB1|DOUT\(80);
\fluxo_dados|regMEMWB1|ALT_INV_DOUT\(48) <= NOT \fluxo_dados|regMEMWB1|DOUT\(48);
\fluxo_dados|regMEMWB1|ALT_INV_DOUT\(15) <= NOT \fluxo_dados|regMEMWB1|DOUT\(15);
\fluxo_dados|regMEMWB1|ALT_INV_DOUT\(79) <= NOT \fluxo_dados|regMEMWB1|DOUT\(79);
\fluxo_dados|regMEMWB1|ALT_INV_DOUT\(47) <= NOT \fluxo_dados|regMEMWB1|DOUT\(47);
\fluxo_dados|regMEMWB1|ALT_INV_DOUT\(14) <= NOT \fluxo_dados|regMEMWB1|DOUT\(14);
\fluxo_dados|regMEMWB1|ALT_INV_DOUT\(78) <= NOT \fluxo_dados|regMEMWB1|DOUT\(78);
\fluxo_dados|regMEMWB1|ALT_INV_DOUT\(46) <= NOT \fluxo_dados|regMEMWB1|DOUT\(46);
\fluxo_dados|regMEMWB1|ALT_INV_DOUT\(13) <= NOT \fluxo_dados|regMEMWB1|DOUT\(13);
\fluxo_dados|regMEMWB1|ALT_INV_DOUT\(77) <= NOT \fluxo_dados|regMEMWB1|DOUT\(77);
\fluxo_dados|regMEMWB1|ALT_INV_DOUT\(45) <= NOT \fluxo_dados|regMEMWB1|DOUT\(45);
\fluxo_dados|regMEMWB1|ALT_INV_DOUT\(12) <= NOT \fluxo_dados|regMEMWB1|DOUT\(12);
\fluxo_dados|regMEMWB1|ALT_INV_DOUT\(76) <= NOT \fluxo_dados|regMEMWB1|DOUT\(76);
\fluxo_dados|regMEMWB1|ALT_INV_DOUT\(44) <= NOT \fluxo_dados|regMEMWB1|DOUT\(44);
\fluxo_dados|regMEMWB1|ALT_INV_DOUT\(11) <= NOT \fluxo_dados|regMEMWB1|DOUT\(11);
\fluxo_dados|regMEMWB1|ALT_INV_DOUT\(75) <= NOT \fluxo_dados|regMEMWB1|DOUT\(75);
\fluxo_dados|regMEMWB1|ALT_INV_DOUT\(43) <= NOT \fluxo_dados|regMEMWB1|DOUT\(43);
\fluxo_dados|regMEMWB1|ALT_INV_DOUT\(10) <= NOT \fluxo_dados|regMEMWB1|DOUT\(10);
\fluxo_dados|regMEMWB1|ALT_INV_DOUT\(74) <= NOT \fluxo_dados|regMEMWB1|DOUT\(74);
\fluxo_dados|regMEMWB1|ALT_INV_DOUT\(42) <= NOT \fluxo_dados|regMEMWB1|DOUT\(42);
\fluxo_dados|regMEMWB1|ALT_INV_DOUT\(9) <= NOT \fluxo_dados|regMEMWB1|DOUT\(9);
\fluxo_dados|regMEMWB1|ALT_INV_DOUT\(73) <= NOT \fluxo_dados|regMEMWB1|DOUT\(73);
\fluxo_dados|regMEMWB1|ALT_INV_DOUT\(41) <= NOT \fluxo_dados|regMEMWB1|DOUT\(41);
\fluxo_dados|regMEMWB1|ALT_INV_DOUT\(8) <= NOT \fluxo_dados|regMEMWB1|DOUT\(8);
\fluxo_dados|regMEMWB1|ALT_INV_DOUT\(72) <= NOT \fluxo_dados|regMEMWB1|DOUT\(72);
\fluxo_dados|regMEMWB1|ALT_INV_DOUT\(40) <= NOT \fluxo_dados|regMEMWB1|DOUT\(40);
\fluxo_dados|regMEMWB1|ALT_INV_DOUT\(7) <= NOT \fluxo_dados|regMEMWB1|DOUT\(7);
\fluxo_dados|regMEMWB1|ALT_INV_DOUT\(71) <= NOT \fluxo_dados|regMEMWB1|DOUT\(71);
\fluxo_dados|regMEMWB1|ALT_INV_DOUT\(39) <= NOT \fluxo_dados|regMEMWB1|DOUT\(39);
\fluxo_dados|regMEMWB1|ALT_INV_DOUT\(6) <= NOT \fluxo_dados|regMEMWB1|DOUT\(6);
\fluxo_dados|regMEMWB1|ALT_INV_DOUT\(70) <= NOT \fluxo_dados|regMEMWB1|DOUT\(70);
\fluxo_dados|regMEMWB1|ALT_INV_DOUT\(38) <= NOT \fluxo_dados|regMEMWB1|DOUT\(38);
\fluxo_dados|regMEMWB1|ALT_INV_DOUT\(5) <= NOT \fluxo_dados|regMEMWB1|DOUT\(5);
\fluxo_dados|regMEMWB1|ALT_INV_DOUT\(69) <= NOT \fluxo_dados|regMEMWB1|DOUT\(69);
\fluxo_dados|regMEMWB1|ALT_INV_DOUT\(102) <= NOT \fluxo_dados|regMEMWB1|DOUT\(102);
\fluxo_dados|regMEMWB1|ALT_INV_DOUT\(103) <= NOT \fluxo_dados|regMEMWB1|DOUT\(103);
\fluxo_dados|regMEMWB1|ALT_INV_DOUT\(37) <= NOT \fluxo_dados|regMEMWB1|DOUT\(37);
\fluxo_dados|mux_PC|ALT_INV_saida_MUX[22]~24_combout\ <= NOT \fluxo_dados|mux_PC|saida_MUX[22]~24_combout\;
\fluxo_dados|mux_PC|ALT_INV_saida_MUX[22]~3_combout\ <= NOT \fluxo_dados|mux_PC|saida_MUX[22]~3_combout\;
\fluxo_dados|PC_entity|ALT_INV_DOUT[5]~0_combout\ <= NOT \fluxo_dados|PC_entity|DOUT[5]~0_combout\;
\fluxo_dados|regIDEX1|ALT_INV_DOUT\(107) <= NOT \fluxo_dados|regIDEX1|DOUT\(107);
\fluxo_dados|ALT_INV_selmuxBeq~0_combout\ <= NOT \fluxo_dados|selmuxBeq~0_combout\;
\fluxo_dados|regIDEX1|ALT_INV_DOUT\(141) <= NOT \fluxo_dados|regIDEX1|DOUT\(141);
\fluxo_dados|regIDEX1|ALT_INV_DOUT\(142) <= NOT \fluxo_dados|regIDEX1|DOUT\(142);
\fluxo_dados|regIDEX1|ALT_INV_DOUT\(106) <= NOT \fluxo_dados|regIDEX1|DOUT\(106);
\UC|ALT_INV_Equal0~0_combout\ <= NOT \UC|Equal0~0_combout\;
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(73) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(73);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(74) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(74);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(73) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(73);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(74) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(74);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(71) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(71);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(72) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(72);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(71) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(71);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(72) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(72);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(69) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(69);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(70) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(70);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(69) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(69);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(70) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(70);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(67) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(67);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(68) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(68);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(67) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(67);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(68) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(68);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(65) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(65);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(66) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(66);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(65) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(65);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(66) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(66);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(63) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(63);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(64) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(64);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(63) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(63);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(64) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(64);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(61) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(61);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(62) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(62);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(61) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(61);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(62) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(62);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(59) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(59);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(60) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(60);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(59) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(59);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(60) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(60);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(57) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(57);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(58) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(58);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(57) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(57);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(58) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(58);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(55) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(55);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(56) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(56);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(55) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(55);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(56) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(56);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(53) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(53);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(54) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(54);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(53) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(53);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(54) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(54);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(51) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(51);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(52) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(52);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(51) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(51);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(52) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(52);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(49) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(49);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(50) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(50);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(49) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(49);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(50) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(50);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(47) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(47);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(48) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(48);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(47) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(47);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(48) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(48);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(45) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(45);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(46) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(46);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(45) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(45);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(46) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(46);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(43) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(43);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(44) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(44);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(43) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(43);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(44) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(44);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(41) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(41);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(42) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(42);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(41) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(41);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(42) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(42);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(39) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(39);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(40) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(40);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(39) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(39);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(40) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(40);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(37) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(37);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(38) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(38);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(37) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(37);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(38) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(38);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(35) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(35);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(36) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(36);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(35) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(35);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(36) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(36);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(33) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(33);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(34) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(34);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(33) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(33);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(34) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(34);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(31) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(31);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(32) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(32);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(31) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(31);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(32) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(32);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(29) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(29);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(30) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(30);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(29) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(29);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(30) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(30);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(27) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(27);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(28) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(28);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(27) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(27);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(28) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(28);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(25) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(25);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(26) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(26);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(25) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(25);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(26) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(26);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(23) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(23);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(24) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(24);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(23) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(23);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(24) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(24);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(21) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(21);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(22) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(22);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(21) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(21);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(22) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(22);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(19) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(19);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(20) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(20);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(19) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(19);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(20) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(20);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(17) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(17);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(18) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(18);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(17) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(17);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(18) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(18);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(15) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(15);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(16) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(16);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(15) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(15);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(16) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(16);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(13) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(13);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(14) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(14);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(13) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(13);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(14) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(14);
\fluxo_dados|bancoRegs|ALT_INV_Equal0~0_combout\ <= NOT \fluxo_dados|bancoRegs|Equal0~0_combout\;
\fluxo_dados|regIFID1|ALT_INV_DOUT\(16) <= NOT \fluxo_dados|regIFID1|DOUT\(16);
\fluxo_dados|regIFID1|ALT_INV_DOUT\(17) <= NOT \fluxo_dados|regIFID1|DOUT\(17);
\fluxo_dados|regIFID1|ALT_INV_DOUT\(18) <= NOT \fluxo_dados|regIFID1|DOUT\(18);
\fluxo_dados|regIFID1|ALT_INV_DOUT\(19) <= NOT \fluxo_dados|regIFID1|DOUT\(19);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(11) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(11);
\fluxo_dados|bancoRegs|ALT_INV_registrador~43_combout\ <= NOT \fluxo_dados|bancoRegs|registrador~43_combout\;
\fluxo_dados|bancoRegs|ALT_INV_registrador~42_combout\ <= NOT \fluxo_dados|bancoRegs|registrador~42_combout\;
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(8) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(8);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(7) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(7);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(6) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(6);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(5) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(5);
\fluxo_dados|bancoRegs|ALT_INV_registrador~41_combout\ <= NOT \fluxo_dados|bancoRegs|registrador~41_combout\;
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(9) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(9);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(2) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(2);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(1) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(1);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(0) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(0);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(4) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(4);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(3) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(3);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(12) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(12);
\fluxo_dados|bancoRegs|ALT_INV_Equal1~0_combout\ <= NOT \fluxo_dados|bancoRegs|Equal1~0_combout\;
\fluxo_dados|regIFID1|ALT_INV_DOUT\(21) <= NOT \fluxo_dados|regIFID1|DOUT\(21);
\fluxo_dados|regIFID1|ALT_INV_DOUT\(23) <= NOT \fluxo_dados|regIFID1|DOUT\(23);
\fluxo_dados|regIFID1|ALT_INV_DOUT\(24) <= NOT \fluxo_dados|regIFID1|DOUT\(24);
\fluxo_dados|regIFID1|ALT_INV_DOUT\(25) <= NOT \fluxo_dados|regIFID1|DOUT\(25);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(11) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(11);
\fluxo_dados|bancoRegs|ALT_INV_registrador~40_combout\ <= NOT \fluxo_dados|bancoRegs|registrador~40_combout\;
\fluxo_dados|bancoRegs|ALT_INV_registrador~39_combout\ <= NOT \fluxo_dados|bancoRegs|registrador~39_combout\;
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(8) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(8);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(7) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(7);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(6) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(6);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(5) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(5);
\fluxo_dados|bancoRegs|ALT_INV_registrador~38_combout\ <= NOT \fluxo_dados|bancoRegs|registrador~38_combout\;
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(4) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(4);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(3) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(3);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(2) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(2);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(1) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(1);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(0) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(0);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(10) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(10);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(9) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(9);
\fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(12) <= NOT \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(12);
\fluxo_dados|UC_ULA|ALT_INV_jr~3_combout\ <= NOT \fluxo_dados|UC_ULA|jr~3_combout\;
\fluxo_dados|UC_ULA|ALT_INV_jr~2_combout\ <= NOT \fluxo_dados|UC_ULA|jr~2_combout\;
\fluxo_dados|ULA|ALT_INV_flag_zero~combout\ <= NOT \fluxo_dados|ULA|flag_zero~combout\;
\fluxo_dados|ULA|ALT_INV_flag_zero~7_combout\ <= NOT \fluxo_dados|ULA|flag_zero~7_combout\;
\fluxo_dados|ULA|ALT_INV_flag_zero~6_combout\ <= NOT \fluxo_dados|ULA|flag_zero~6_combout\;
\fluxo_dados|ULA|ALT_INV_flag_zero~5_combout\ <= NOT \fluxo_dados|ULA|flag_zero~5_combout\;
\fluxo_dados|ULA|ALT_INV_flag_zero~4_combout\ <= NOT \fluxo_dados|ULA|flag_zero~4_combout\;
\fluxo_dados|ULA|ALT_INV_flag_zero~3_combout\ <= NOT \fluxo_dados|ULA|flag_zero~3_combout\;
\fluxo_dados|ULA|ALT_INV_flag_zero~2_combout\ <= NOT \fluxo_dados|ULA|flag_zero~2_combout\;
\fluxo_dados|ULA|ALT_INV_flag_zero~1_combout\ <= NOT \fluxo_dados|ULA|flag_zero~1_combout\;
\fluxo_dados|ULA|ALT_INV_flag_zero~0_combout\ <= NOT \fluxo_dados|ULA|flag_zero~0_combout\;
\fluxo_dados|ULA|ula21|mux_ula|ALT_INV_saida_MUX~3_combout\ <= NOT \fluxo_dados|ULA|ula21|mux_ula|saida_MUX~3_combout\;
\fluxo_dados|ULA|ula23|mux_ula|ALT_INV_saida_MUX~3_combout\ <= NOT \fluxo_dados|ULA|ula23|mux_ula|saida_MUX~3_combout\;
\fluxo_dados|ULA|ula27|mux_ula|ALT_INV_saida_MUX~1_combout\ <= NOT \fluxo_dados|ULA|ula27|mux_ula|saida_MUX~1_combout\;
\fluxo_dados|regIFID1|ALT_INV_DOUT\(26) <= NOT \fluxo_dados|regIFID1|DOUT\(26);
\fluxo_dados|regIFID1|ALT_INV_DOUT\(28) <= NOT \fluxo_dados|regIFID1|DOUT\(28);
\fluxo_dados|regIFID1|ALT_INV_DOUT\(31) <= NOT \fluxo_dados|regIFID1|DOUT\(31);
\fluxo_dados|regIFID1|ALT_INV_DOUT\(27) <= NOT \fluxo_dados|regIFID1|DOUT\(27);
\fluxo_dados|ULA|ula31|Overflow_exists|ALT_INV_overflow~0_combout\ <= NOT \fluxo_dados|ULA|ula31|Overflow_exists|overflow~0_combout\;
\fluxo_dados|PC_entity|ALT_INV_DOUT\(31) <= NOT \fluxo_dados|PC_entity|DOUT\(31);
\fluxo_dados|PC_entity|ALT_INV_DOUT\(30) <= NOT \fluxo_dados|PC_entity|DOUT\(30);
\fluxo_dados|PC_entity|ALT_INV_DOUT\(29) <= NOT \fluxo_dados|PC_entity|DOUT\(29);
\fluxo_dados|PC_entity|ALT_INV_DOUT\(28) <= NOT \fluxo_dados|PC_entity|DOUT\(28);
\fluxo_dados|PC_entity|ALT_INV_DOUT\(27) <= NOT \fluxo_dados|PC_entity|DOUT\(27);
\fluxo_dados|PC_entity|ALT_INV_DOUT\(26) <= NOT \fluxo_dados|PC_entity|DOUT\(26);
\fluxo_dados|PC_entity|ALT_INV_DOUT\(25) <= NOT \fluxo_dados|PC_entity|DOUT\(25);
\fluxo_dados|PC_entity|ALT_INV_DOUT\(24) <= NOT \fluxo_dados|PC_entity|DOUT\(24);
\fluxo_dados|PC_entity|ALT_INV_DOUT\(23) <= NOT \fluxo_dados|PC_entity|DOUT\(23);
\fluxo_dados|PC_entity|ALT_INV_DOUT\(22) <= NOT \fluxo_dados|PC_entity|DOUT\(22);
\fluxo_dados|PC_entity|ALT_INV_DOUT\(21) <= NOT \fluxo_dados|PC_entity|DOUT\(21);
\fluxo_dados|PC_entity|ALT_INV_DOUT\(20) <= NOT \fluxo_dados|PC_entity|DOUT\(20);
\fluxo_dados|PC_entity|ALT_INV_DOUT\(19) <= NOT \fluxo_dados|PC_entity|DOUT\(19);
\fluxo_dados|PC_entity|ALT_INV_DOUT\(18) <= NOT \fluxo_dados|PC_entity|DOUT\(18);
\fluxo_dados|PC_entity|ALT_INV_DOUT\(17) <= NOT \fluxo_dados|PC_entity|DOUT\(17);
\fluxo_dados|PC_entity|ALT_INV_DOUT\(16) <= NOT \fluxo_dados|PC_entity|DOUT\(16);
\fluxo_dados|PC_entity|ALT_INV_DOUT\(15) <= NOT \fluxo_dados|PC_entity|DOUT\(15);
\fluxo_dados|PC_entity|ALT_INV_DOUT\(14) <= NOT \fluxo_dados|PC_entity|DOUT\(14);
\fluxo_dados|PC_entity|ALT_INV_DOUT\(13) <= NOT \fluxo_dados|PC_entity|DOUT\(13);
\fluxo_dados|PC_entity|ALT_INV_DOUT\(12) <= NOT \fluxo_dados|PC_entity|DOUT\(12);
\fluxo_dados|PC_entity|ALT_INV_DOUT\(11) <= NOT \fluxo_dados|PC_entity|DOUT\(11);
\fluxo_dados|PC_entity|ALT_INV_DOUT\(10) <= NOT \fluxo_dados|PC_entity|DOUT\(10);
\fluxo_dados|PC_entity|ALT_INV_DOUT\(9) <= NOT \fluxo_dados|PC_entity|DOUT\(9);
\fluxo_dados|PC_entity|ALT_INV_DOUT\(8) <= NOT \fluxo_dados|PC_entity|DOUT\(8);
\fluxo_dados|PC_entity|ALT_INV_DOUT\(7) <= NOT \fluxo_dados|PC_entity|DOUT\(7);
\fluxo_dados|PC_entity|ALT_INV_DOUT\(6) <= NOT \fluxo_dados|PC_entity|DOUT\(6);
\fluxo_dados|PC_entity|ALT_INV_DOUT\(5) <= NOT \fluxo_dados|PC_entity|DOUT\(5);
\fluxo_dados|PC_entity|ALT_INV_DOUT\(4) <= NOT \fluxo_dados|PC_entity|DOUT\(4);
\fluxo_dados|PC_entity|ALT_INV_DOUT\(3) <= NOT \fluxo_dados|PC_entity|DOUT\(3);
\fluxo_dados|PC_entity|ALT_INV_DOUT\(2) <= NOT \fluxo_dados|PC_entity|DOUT\(2);
\fluxo_dados|regIFID1|ALT_INV_DOUT\(14) <= NOT \fluxo_dados|regIFID1|DOUT\(14);
\fluxo_dados|regIFID1|ALT_INV_DOUT\(5) <= NOT \fluxo_dados|regIFID1|DOUT\(5);
\fluxo_dados|regIFID1|ALT_INV_DOUT\(4) <= NOT \fluxo_dados|regIFID1|DOUT\(4);
\fluxo_dados|regIFID1|ALT_INV_DOUT\(3) <= NOT \fluxo_dados|regIFID1|DOUT\(3);
\fluxo_dados|regIFID1|ALT_INV_DOUT\(1) <= NOT \fluxo_dados|regIFID1|DOUT\(1);
\fluxo_dados|regIFID1|ALT_INV_DOUT\(0) <= NOT \fluxo_dados|regIFID1|DOUT\(0);
\fluxo_dados|ULA|ula31|mux_ula|ALT_INV_saida_MUX~2_combout\ <= NOT \fluxo_dados|ULA|ula31|mux_ula|saida_MUX~2_combout\;
\fluxo_dados|ULA|ula31|mux_ula|ALT_INV_saida_MUX~1_combout\ <= NOT \fluxo_dados|ULA|ula31|mux_ula|saida_MUX~1_combout\;
\fluxo_dados|ULA|ula31|mux_ula|ALT_INV_saida_MUX~0_combout\ <= NOT \fluxo_dados|ULA|ula31|mux_ula|saida_MUX~0_combout\;
\fluxo_dados|ULA|ula30|mux_ula|ALT_INV_saida_MUX~4_combout\ <= NOT \fluxo_dados|ULA|ula30|mux_ula|saida_MUX~4_combout\;
\fluxo_dados|ULA|ula30|mux_ula|ALT_INV_saida_MUX~3_combout\ <= NOT \fluxo_dados|ULA|ula30|mux_ula|saida_MUX~3_combout\;
\fluxo_dados|ULA|ula29|mux_ula|ALT_INV_saida_MUX~1_combout\ <= NOT \fluxo_dados|ULA|ula29|mux_ula|saida_MUX~1_combout\;
\fluxo_dados|ULA|ula29|soma_sub|ALT_INV_saida~combout\ <= NOT \fluxo_dados|ULA|ula29|soma_sub|saida~combout\;
\fluxo_dados|ULA|ula28|mux_ula|ALT_INV_saida_MUX~1_combout\ <= NOT \fluxo_dados|ULA|ula28|mux_ula|saida_MUX~1_combout\;
\fluxo_dados|ULA|ula28|mux_ula|ALT_INV_saida_MUX~0_combout\ <= NOT \fluxo_dados|ULA|ula28|mux_ula|saida_MUX~0_combout\;
\fluxo_dados|ULA|ula28|soma_sub|ALT_INV_saida_xor~combout\ <= NOT \fluxo_dados|ULA|ula28|soma_sub|saida_xor~combout\;
\fluxo_dados|ULA|ula27|mux_ula|ALT_INV_saida_MUX~0_combout\ <= NOT \fluxo_dados|ULA|ula27|mux_ula|saida_MUX~0_combout\;
\fluxo_dados|ULA|ula27|soma_sub|ALT_INV_saida_xor~combout\ <= NOT \fluxo_dados|ULA|ula27|soma_sub|saida_xor~combout\;
\fluxo_dados|ULA|ula26|mux_ula|ALT_INV_saida_MUX~0_combout\ <= NOT \fluxo_dados|ULA|ula26|mux_ula|saida_MUX~0_combout\;
\fluxo_dados|ULA|ula26|soma_sub|ALT_INV_saida~combout\ <= NOT \fluxo_dados|ULA|ula26|soma_sub|saida~combout\;
\fluxo_dados|ULA|ula25|mux_ula|ALT_INV_saida_MUX~1_combout\ <= NOT \fluxo_dados|ULA|ula25|mux_ula|saida_MUX~1_combout\;
\fluxo_dados|ULA|ula25|mux_ula|ALT_INV_saida_MUX~0_combout\ <= NOT \fluxo_dados|ULA|ula25|mux_ula|saida_MUX~0_combout\;
\fluxo_dados|ULA|ula24|mux_ula|ALT_INV_saida_MUX~2_combout\ <= NOT \fluxo_dados|ULA|ula24|mux_ula|saida_MUX~2_combout\;
\fluxo_dados|ULA|ula24|mux_ula|ALT_INV_saida_MUX~1_combout\ <= NOT \fluxo_dados|ULA|ula24|mux_ula|saida_MUX~1_combout\;
\fluxo_dados|ULA|ula24|soma_sub|ALT_INV_saida~combout\ <= NOT \fluxo_dados|ULA|ula24|soma_sub|saida~combout\;
\fluxo_dados|ULA|ula23|mux_ula|ALT_INV_saida_MUX~2_combout\ <= NOT \fluxo_dados|ULA|ula23|mux_ula|saida_MUX~2_combout\;
\fluxo_dados|ULA|ula23|mux_ula|ALT_INV_saida_MUX~1_combout\ <= NOT \fluxo_dados|ULA|ula23|mux_ula|saida_MUX~1_combout\;
\fluxo_dados|ULA|ula23|mux_ula|ALT_INV_saida_MUX~0_combout\ <= NOT \fluxo_dados|ULA|ula23|mux_ula|saida_MUX~0_combout\;
\fluxo_dados|ULA|ula22|mux_ula|ALT_INV_saida_MUX~0_combout\ <= NOT \fluxo_dados|ULA|ula22|mux_ula|saida_MUX~0_combout\;
\fluxo_dados|ULA|ula21|mux_ula|ALT_INV_saida_MUX~2_combout\ <= NOT \fluxo_dados|ULA|ula21|mux_ula|saida_MUX~2_combout\;
\fluxo_dados|ULA|ula21|mux_ula|ALT_INV_saida_MUX~1_combout\ <= NOT \fluxo_dados|ULA|ula21|mux_ula|saida_MUX~1_combout\;
\fluxo_dados|ULA|ula30|mux_ula|ALT_INV_saida_MUX~2_combout\ <= NOT \fluxo_dados|ULA|ula30|mux_ula|saida_MUX~2_combout\;
\fluxo_dados|ULA|ula21|soma_sub|ALT_INV_saida_xor~combout\ <= NOT \fluxo_dados|ULA|ula21|soma_sub|saida_xor~combout\;
\fluxo_dados|ULA|ula21|mux_ula|ALT_INV_saida_MUX~0_combout\ <= NOT \fluxo_dados|ULA|ula21|mux_ula|saida_MUX~0_combout\;
\fluxo_dados|ULA|ula20|mux_ula|ALT_INV_saida_MUX~1_combout\ <= NOT \fluxo_dados|ULA|ula20|mux_ula|saida_MUX~1_combout\;
\fluxo_dados|ULA|ula20|mux_ula|ALT_INV_saida_MUX~0_combout\ <= NOT \fluxo_dados|ULA|ula20|mux_ula|saida_MUX~0_combout\;
\fluxo_dados|ULA|ula19|mux_ula|ALT_INV_saida_MUX~1_combout\ <= NOT \fluxo_dados|ULA|ula19|mux_ula|saida_MUX~1_combout\;
\fluxo_dados|ULA|ula18|soma_sub|ALT_INV_carry_out~combout\ <= NOT \fluxo_dados|ULA|ula18|soma_sub|carry_out~combout\;
\fluxo_dados|ULA|ula18|mux_ula|ALT_INV_saida_MUX~0_combout\ <= NOT \fluxo_dados|ULA|ula18|mux_ula|saida_MUX~0_combout\;
\fluxo_dados|ULA|ula17|mux_ula|ALT_INV_saida_MUX~0_combout\ <= NOT \fluxo_dados|ULA|ula17|mux_ula|saida_MUX~0_combout\;
\fluxo_dados|ULA|ula16|mux_ula|ALT_INV_saida_MUX~0_combout\ <= NOT \fluxo_dados|ULA|ula16|mux_ula|saida_MUX~0_combout\;
\fluxo_dados|ULA|ula15|mux_ula|ALT_INV_saida_MUX~0_combout\ <= NOT \fluxo_dados|ULA|ula15|mux_ula|saida_MUX~0_combout\;
\fluxo_dados|ULA|ula14|mux_ula|ALT_INV_saida_MUX~1_combout\ <= NOT \fluxo_dados|ULA|ula14|mux_ula|saida_MUX~1_combout\;
\fluxo_dados|ULA|ula14|mux_inverteB|ALT_INV_saida_MUX~0_combout\ <= NOT \fluxo_dados|ULA|ula14|mux_inverteB|saida_MUX~0_combout\;
\fluxo_dados|ULA|ula13|soma_sub|ALT_INV_carry_out~combout\ <= NOT \fluxo_dados|ULA|ula13|soma_sub|carry_out~combout\;
\fluxo_dados|ULA|ula13|mux_ula|ALT_INV_saida_MUX~0_combout\ <= NOT \fluxo_dados|ULA|ula13|mux_ula|saida_MUX~0_combout\;
\fluxo_dados|ULA|ula12|mux_ula|ALT_INV_saida_MUX~0_combout\ <= NOT \fluxo_dados|ULA|ula12|mux_ula|saida_MUX~0_combout\;
\fluxo_dados|ULA|ula11|mux_ula|ALT_INV_saida_MUX~0_combout\ <= NOT \fluxo_dados|ULA|ula11|mux_ula|saida_MUX~0_combout\;
\fluxo_dados|ULA|ula10|mux_ula|ALT_INV_saida_MUX~0_combout\ <= NOT \fluxo_dados|ULA|ula10|mux_ula|saida_MUX~0_combout\;
\fluxo_dados|ULA|ula9|mux_ula|ALT_INV_saida_MUX~1_combout\ <= NOT \fluxo_dados|ULA|ula9|mux_ula|saida_MUX~1_combout\;
\fluxo_dados|ULA|ula9|mux_inverteB|ALT_INV_saida_MUX~0_combout\ <= NOT \fluxo_dados|ULA|ula9|mux_inverteB|saida_MUX~0_combout\;
\fluxo_dados|ULA|ula8|soma_sub|ALT_INV_carry_out~combout\ <= NOT \fluxo_dados|ULA|ula8|soma_sub|carry_out~combout\;
\fluxo_dados|ULA|ula8|mux_ula|ALT_INV_saida_MUX~0_combout\ <= NOT \fluxo_dados|ULA|ula8|mux_ula|saida_MUX~0_combout\;
\fluxo_dados|ULA|ula7|soma_sub|ALT_INV_carry_out~combout\ <= NOT \fluxo_dados|ULA|ula7|soma_sub|carry_out~combout\;
\fluxo_dados|ULA|ula7|mux_ula|ALT_INV_saida_MUX~0_combout\ <= NOT \fluxo_dados|ULA|ula7|mux_ula|saida_MUX~0_combout\;
\fluxo_dados|ULA|ula6|mux_ula|ALT_INV_saida_MUX~0_combout\ <= NOT \fluxo_dados|ULA|ula6|mux_ula|saida_MUX~0_combout\;
\fluxo_dados|ULA|ula5|soma_sub|ALT_INV_carry_out~combout\ <= NOT \fluxo_dados|ULA|ula5|soma_sub|carry_out~combout\;
\fluxo_dados|ULA|ula5|mux_ula|ALT_INV_saida_MUX~0_combout\ <= NOT \fluxo_dados|ULA|ula5|mux_ula|saida_MUX~0_combout\;
\fluxo_dados|ULA|ula4|soma_sub|ALT_INV_carry_out~combout\ <= NOT \fluxo_dados|ULA|ula4|soma_sub|carry_out~combout\;
\fluxo_dados|ULA|ula4|mux_ula|ALT_INV_saida_MUX~1_combout\ <= NOT \fluxo_dados|ULA|ula4|mux_ula|saida_MUX~1_combout\;
\fluxo_dados|ULA|ula4|mux_inverteB|ALT_INV_saida_MUX~0_combout\ <= NOT \fluxo_dados|ULA|ula4|mux_inverteB|saida_MUX~0_combout\;
\fluxo_dados|ULA|ula3|soma_sub|ALT_INV_carry_out~combout\ <= NOT \fluxo_dados|ULA|ula3|soma_sub|carry_out~combout\;
\fluxo_dados|ULA|ula3|mux_ula|ALT_INV_saida_MUX~0_combout\ <= NOT \fluxo_dados|ULA|ula3|mux_ula|saida_MUX~0_combout\;
\fluxo_dados|ULA|ula2|soma_sub|ALT_INV_carry_out~combout\ <= NOT \fluxo_dados|ULA|ula2|soma_sub|carry_out~combout\;
\fluxo_dados|ULA|ula2|mux_ula|ALT_INV_saida_MUX~0_combout\ <= NOT \fluxo_dados|ULA|ula2|mux_ula|saida_MUX~0_combout\;
\fluxo_dados|ULA|ula1|mux_ula|ALT_INV_saida_MUX~0_combout\ <= NOT \fluxo_dados|ULA|ula1|mux_ula|saida_MUX~0_combout\;
\fluxo_dados|ULA|ula30|mux_ula|ALT_INV_saida_MUX~1_combout\ <= NOT \fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\;
\fluxo_dados|ULA|ula30|mux_ula|ALT_INV_saida_MUX~0_combout\ <= NOT \fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\;
\fluxo_dados|ULA|ula0|soma_sub|ALT_INV_carry_out~0_combout\ <= NOT \fluxo_dados|ULA|ula0|soma_sub|carry_out~0_combout\;
\fluxo_dados|ULA|ula1|mux_inverteB|ALT_INV_saida_MUX~0_combout\ <= NOT \fluxo_dados|ULA|ula1|mux_inverteB|saida_MUX~0_combout\;
\fluxo_dados|ULA|ula0|mux_ula|ALT_INV_Equal0~0_combout\ <= NOT \fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\;
\fluxo_dados|ULA|ula0|mux_ula|ALT_INV_saida_MUX~2_combout\ <= NOT \fluxo_dados|ULA|ula0|mux_ula|saida_MUX~2_combout\;
\fluxo_dados|ULA|ula0|mux_ula|ALT_INV_saida_MUX~1_combout\ <= NOT \fluxo_dados|ULA|ula0|mux_ula|saida_MUX~1_combout\;
\fluxo_dados|ULA|ula0|mux_ula|ALT_INV_saida_MUX~0_combout\ <= NOT \fluxo_dados|ULA|ula0|mux_ula|saida_MUX~0_combout\;
\fluxo_dados|UC_ULA|ALT_INV_ula_ctrl[1]~9_combout\ <= NOT \fluxo_dados|UC_ULA|ula_ctrl[1]~9_combout\;
\fluxo_dados|UC_ULA|ALT_INV_ula_ctrl~8_combout\ <= NOT \fluxo_dados|UC_ULA|ula_ctrl~8_combout\;
\fluxo_dados|UC_ULA|ALT_INV_jr~1_combout\ <= NOT \fluxo_dados|UC_ULA|jr~1_combout\;
\fluxo_dados|UC_ULA|ALT_INV_ula_ctrl[1]~7_combout\ <= NOT \fluxo_dados|UC_ULA|ula_ctrl[1]~7_combout\;
\fluxo_dados|UC_ULA|ALT_INV_ula_ctrl[0]~6_combout\ <= NOT \fluxo_dados|UC_ULA|ula_ctrl[0]~6_combout\;
\fluxo_dados|UC_ULA|ALT_INV_ula_ctrl~5_combout\ <= NOT \fluxo_dados|UC_ULA|ula_ctrl~5_combout\;
\fluxo_dados|UC_ULA|ALT_INV_ula_ctrl~4_combout\ <= NOT \fluxo_dados|UC_ULA|ula_ctrl~4_combout\;
\fluxo_dados|ULA|ula31|soma_sub|ALT_INV_saida~0_combout\ <= NOT \fluxo_dados|ULA|ula31|soma_sub|saida~0_combout\;
\fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[31]~31_combout\ <= NOT \fluxo_dados|mux_rt_imediato|saida_MUX[31]~31_combout\;
\fluxo_dados|regIDEX1|ALT_INV_DOUT\(73) <= NOT \fluxo_dados|regIDEX1|DOUT\(73);
\fluxo_dados|regIDEX1|ALT_INV_DOUT\(105) <= NOT \fluxo_dados|regIDEX1|DOUT\(105);
\fluxo_dados|ULA|ula30|mux_inverteB|ALT_INV_saida_MUX~0_combout\ <= NOT \fluxo_dados|ULA|ula30|mux_inverteB|saida_MUX~0_combout\;
\fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[30]~30_combout\ <= NOT \fluxo_dados|mux_rt_imediato|saida_MUX[30]~30_combout\;
\fluxo_dados|regIDEX1|ALT_INV_DOUT\(72) <= NOT \fluxo_dados|regIDEX1|DOUT\(72);
\fluxo_dados|regIDEX1|ALT_INV_DOUT\(104) <= NOT \fluxo_dados|regIDEX1|DOUT\(104);
\fluxo_dados|ULA|ula29|mux_ula|ALT_INV_saida_MUX~0_combout\ <= NOT \fluxo_dados|ULA|ula29|mux_ula|saida_MUX~0_combout\;
\fluxo_dados|ULA|ula29|soma_sub|ALT_INV_saida_xor2~combout\ <= NOT \fluxo_dados|ULA|ula29|soma_sub|saida_xor2~combout\;
\fluxo_dados|ULA|ula29|soma_sub|ALT_INV_saida_xor~combout\ <= NOT \fluxo_dados|ULA|ula29|soma_sub|saida_xor~combout\;
\fluxo_dados|ULA|ula29|mux_inverteB|ALT_INV_saida_MUX~0_combout\ <= NOT \fluxo_dados|ULA|ula29|mux_inverteB|saida_MUX~0_combout\;
\fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[29]~29_combout\ <= NOT \fluxo_dados|mux_rt_imediato|saida_MUX[29]~29_combout\;
\fluxo_dados|regIDEX1|ALT_INV_DOUT\(71) <= NOT \fluxo_dados|regIDEX1|DOUT\(71);
\fluxo_dados|regIDEX1|ALT_INV_DOUT\(103) <= NOT \fluxo_dados|regIDEX1|DOUT\(103);
\fluxo_dados|ULA|ula28|mux_inverteB|ALT_INV_saida_MUX~0_combout\ <= NOT \fluxo_dados|ULA|ula28|mux_inverteB|saida_MUX~0_combout\;
\fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[28]~28_combout\ <= NOT \fluxo_dados|mux_rt_imediato|saida_MUX[28]~28_combout\;
\fluxo_dados|regIDEX1|ALT_INV_DOUT\(70) <= NOT \fluxo_dados|regIDEX1|DOUT\(70);
\fluxo_dados|regIDEX1|ALT_INV_DOUT\(102) <= NOT \fluxo_dados|regIDEX1|DOUT\(102);
\fluxo_dados|ULA|ula27|mux_inverteB|ALT_INV_saida_MUX~0_combout\ <= NOT \fluxo_dados|ULA|ula27|mux_inverteB|saida_MUX~0_combout\;
\fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[27]~27_combout\ <= NOT \fluxo_dados|mux_rt_imediato|saida_MUX[27]~27_combout\;
\fluxo_dados|regIDEX1|ALT_INV_DOUT\(69) <= NOT \fluxo_dados|regIDEX1|DOUT\(69);
\fluxo_dados|regIDEX1|ALT_INV_DOUT\(101) <= NOT \fluxo_dados|regIDEX1|DOUT\(101);
\fluxo_dados|ULA|ula26|soma_sub|ALT_INV_carry_out~combout\ <= NOT \fluxo_dados|ULA|ula26|soma_sub|carry_out~combout\;
\fluxo_dados|ULA|ula26|mux_inverteB|ALT_INV_saida_MUX~0_combout\ <= NOT \fluxo_dados|ULA|ula26|mux_inverteB|saida_MUX~0_combout\;
\fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[26]~26_combout\ <= NOT \fluxo_dados|mux_rt_imediato|saida_MUX[26]~26_combout\;
\fluxo_dados|regIDEX1|ALT_INV_DOUT\(68) <= NOT \fluxo_dados|regIDEX1|DOUT\(68);
\fluxo_dados|regIDEX1|ALT_INV_DOUT\(100) <= NOT \fluxo_dados|regIDEX1|DOUT\(100);
\fluxo_dados|ULA|ula25|mux_inverteB|ALT_INV_saida_MUX~0_combout\ <= NOT \fluxo_dados|ULA|ula25|mux_inverteB|saida_MUX~0_combout\;
\fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[25]~25_combout\ <= NOT \fluxo_dados|mux_rt_imediato|saida_MUX[25]~25_combout\;
\fluxo_dados|regIDEX1|ALT_INV_DOUT\(67) <= NOT \fluxo_dados|regIDEX1|DOUT\(67);
\fluxo_dados|regIDEX1|ALT_INV_DOUT\(99) <= NOT \fluxo_dados|regIDEX1|DOUT\(99);
\fluxo_dados|ULA|ula24|mux_ula|ALT_INV_saida_MUX~0_combout\ <= NOT \fluxo_dados|ULA|ula24|mux_ula|saida_MUX~0_combout\;
\fluxo_dados|ULA|ula24|soma_sub|ALT_INV_saida_xor2~combout\ <= NOT \fluxo_dados|ULA|ula24|soma_sub|saida_xor2~combout\;
\fluxo_dados|ULA|ula24|soma_sub|ALT_INV_saida_xor~combout\ <= NOT \fluxo_dados|ULA|ula24|soma_sub|saida_xor~combout\;
\fluxo_dados|ULA|ula24|mux_inverteB|ALT_INV_saida_MUX~0_combout\ <= NOT \fluxo_dados|ULA|ula24|mux_inverteB|saida_MUX~0_combout\;
\fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[24]~24_combout\ <= NOT \fluxo_dados|mux_rt_imediato|saida_MUX[24]~24_combout\;
\fluxo_dados|regIDEX1|ALT_INV_DOUT\(66) <= NOT \fluxo_dados|regIDEX1|DOUT\(66);
\fluxo_dados|regIDEX1|ALT_INV_DOUT\(98) <= NOT \fluxo_dados|regIDEX1|DOUT\(98);
\fluxo_dados|ULA|ula23|mux_inverteB|ALT_INV_saida_MUX~0_combout\ <= NOT \fluxo_dados|ULA|ula23|mux_inverteB|saida_MUX~0_combout\;
\fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[23]~23_combout\ <= NOT \fluxo_dados|mux_rt_imediato|saida_MUX[23]~23_combout\;
\fluxo_dados|regIDEX1|ALT_INV_DOUT\(65) <= NOT \fluxo_dados|regIDEX1|DOUT\(65);
\fluxo_dados|regIDEX1|ALT_INV_DOUT\(97) <= NOT \fluxo_dados|regIDEX1|DOUT\(97);
\fluxo_dados|ULA|ula22|mux_inverteB|ALT_INV_saida_MUX~0_combout\ <= NOT \fluxo_dados|ULA|ula22|mux_inverteB|saida_MUX~0_combout\;
\fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[22]~22_combout\ <= NOT \fluxo_dados|mux_rt_imediato|saida_MUX[22]~22_combout\;
\fluxo_dados|regIDEX1|ALT_INV_DOUT\(64) <= NOT \fluxo_dados|regIDEX1|DOUT\(64);
\fluxo_dados|regIDEX1|ALT_INV_DOUT\(96) <= NOT \fluxo_dados|regIDEX1|DOUT\(96);
\fluxo_dados|ULA|ula21|soma_sub|ALT_INV_carry_out~combout\ <= NOT \fluxo_dados|ULA|ula21|soma_sub|carry_out~combout\;
\fluxo_dados|ULA|ula21|mux_inverteB|ALT_INV_saida_MUX~0_combout\ <= NOT \fluxo_dados|ULA|ula21|mux_inverteB|saida_MUX~0_combout\;
\fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[21]~21_combout\ <= NOT \fluxo_dados|mux_rt_imediato|saida_MUX[21]~21_combout\;
\fluxo_dados|regIDEX1|ALT_INV_DOUT\(63) <= NOT \fluxo_dados|regIDEX1|DOUT\(63);
\fluxo_dados|regIDEX1|ALT_INV_DOUT\(95) <= NOT \fluxo_dados|regIDEX1|DOUT\(95);
\fluxo_dados|ULA|ula20|mux_inverteB|ALT_INV_saida_MUX~0_combout\ <= NOT \fluxo_dados|ULA|ula20|mux_inverteB|saida_MUX~0_combout\;
\fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[20]~20_combout\ <= NOT \fluxo_dados|mux_rt_imediato|saida_MUX[20]~20_combout\;
\fluxo_dados|regIDEX1|ALT_INV_DOUT\(62) <= NOT \fluxo_dados|regIDEX1|DOUT\(62);
\fluxo_dados|regIDEX1|ALT_INV_DOUT\(94) <= NOT \fluxo_dados|regIDEX1|DOUT\(94);
\fluxo_dados|ULA|ula19|mux_ula|ALT_INV_saida_MUX~0_combout\ <= NOT \fluxo_dados|ULA|ula19|mux_ula|saida_MUX~0_combout\;
\fluxo_dados|ULA|ula19|soma_sub|ALT_INV_saida_xor2~combout\ <= NOT \fluxo_dados|ULA|ula19|soma_sub|saida_xor2~combout\;
\fluxo_dados|ULA|ula19|soma_sub|ALT_INV_saida_xor~combout\ <= NOT \fluxo_dados|ULA|ula19|soma_sub|saida_xor~combout\;
\fluxo_dados|ULA|ula19|mux_inverteB|ALT_INV_saida_MUX~0_combout\ <= NOT \fluxo_dados|ULA|ula19|mux_inverteB|saida_MUX~0_combout\;
\fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[19]~19_combout\ <= NOT \fluxo_dados|mux_rt_imediato|saida_MUX[19]~19_combout\;
\fluxo_dados|regIDEX1|ALT_INV_DOUT\(61) <= NOT \fluxo_dados|regIDEX1|DOUT\(61);
\fluxo_dados|regIDEX1|ALT_INV_DOUT\(93) <= NOT \fluxo_dados|regIDEX1|DOUT\(93);
\fluxo_dados|ULA|ula18|mux_inverteB|ALT_INV_saida_MUX~0_combout\ <= NOT \fluxo_dados|ULA|ula18|mux_inverteB|saida_MUX~0_combout\;
\fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[18]~18_combout\ <= NOT \fluxo_dados|mux_rt_imediato|saida_MUX[18]~18_combout\;
\fluxo_dados|regIDEX1|ALT_INV_DOUT\(60) <= NOT \fluxo_dados|regIDEX1|DOUT\(60);
\fluxo_dados|regIDEX1|ALT_INV_DOUT\(92) <= NOT \fluxo_dados|regIDEX1|DOUT\(92);
\fluxo_dados|ULA|ula17|mux_inverteB|ALT_INV_saida_MUX~0_combout\ <= NOT \fluxo_dados|ULA|ula17|mux_inverteB|saida_MUX~0_combout\;
\fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[17]~17_combout\ <= NOT \fluxo_dados|mux_rt_imediato|saida_MUX[17]~17_combout\;
\fluxo_dados|regIDEX1|ALT_INV_DOUT\(59) <= NOT \fluxo_dados|regIDEX1|DOUT\(59);
\fluxo_dados|regIDEX1|ALT_INV_DOUT\(91) <= NOT \fluxo_dados|regIDEX1|DOUT\(91);
\fluxo_dados|ULA|ula16|soma_sub|ALT_INV_carry_out~combout\ <= NOT \fluxo_dados|ULA|ula16|soma_sub|carry_out~combout\;
\fluxo_dados|ULA|ula16|mux_inverteB|ALT_INV_saida_MUX~0_combout\ <= NOT \fluxo_dados|ULA|ula16|mux_inverteB|saida_MUX~0_combout\;
\fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[16]~16_combout\ <= NOT \fluxo_dados|mux_rt_imediato|saida_MUX[16]~16_combout\;
\fluxo_dados|regIDEX1|ALT_INV_DOUT\(58) <= NOT \fluxo_dados|regIDEX1|DOUT\(58);
\fluxo_dados|regIDEX1|ALT_INV_DOUT\(90) <= NOT \fluxo_dados|regIDEX1|DOUT\(90);
\fluxo_dados|ULA|ula15|mux_inverteB|ALT_INV_saida_MUX~0_combout\ <= NOT \fluxo_dados|ULA|ula15|mux_inverteB|saida_MUX~0_combout\;
\fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[15]~15_combout\ <= NOT \fluxo_dados|mux_rt_imediato|saida_MUX[15]~15_combout\;
\fluxo_dados|regIDEX1|ALT_INV_DOUT\(57) <= NOT \fluxo_dados|regIDEX1|DOUT\(57);
\fluxo_dados|regIDEX1|ALT_INV_DOUT\(89) <= NOT \fluxo_dados|regIDEX1|DOUT\(89);
\fluxo_dados|ULA|ula14|mux_ula|ALT_INV_saida_MUX~0_combout\ <= NOT \fluxo_dados|ULA|ula14|mux_ula|saida_MUX~0_combout\;
\fluxo_dados|ULA|ula14|soma_sub|ALT_INV_saida_xor2~combout\ <= NOT \fluxo_dados|ULA|ula14|soma_sub|saida_xor2~combout\;
\fluxo_dados|ULA|ula14|soma_sub|ALT_INV_saida_xor~combout\ <= NOT \fluxo_dados|ULA|ula14|soma_sub|saida_xor~combout\;
\fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[14]~14_combout\ <= NOT \fluxo_dados|mux_rt_imediato|saida_MUX[14]~14_combout\;
\fluxo_dados|regIDEX1|ALT_INV_DOUT\(56) <= NOT \fluxo_dados|regIDEX1|DOUT\(56);
\fluxo_dados|regIDEX1|ALT_INV_DOUT\(24) <= NOT \fluxo_dados|regIDEX1|DOUT\(24);
\fluxo_dados|regIDEX1|ALT_INV_DOUT\(88) <= NOT \fluxo_dados|regIDEX1|DOUT\(88);
\fluxo_dados|ULA|ula13|mux_inverteB|ALT_INV_saida_MUX~0_combout\ <= NOT \fluxo_dados|ULA|ula13|mux_inverteB|saida_MUX~0_combout\;
\fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[13]~13_combout\ <= NOT \fluxo_dados|mux_rt_imediato|saida_MUX[13]~13_combout\;
\fluxo_dados|regIDEX1|ALT_INV_DOUT\(55) <= NOT \fluxo_dados|regIDEX1|DOUT\(55);
\fluxo_dados|regIDEX1|ALT_INV_DOUT\(87) <= NOT \fluxo_dados|regIDEX1|DOUT\(87);
\fluxo_dados|ULA|ula12|mux_inverteB|ALT_INV_saida_MUX~0_combout\ <= NOT \fluxo_dados|ULA|ula12|mux_inverteB|saida_MUX~0_combout\;
\fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[12]~12_combout\ <= NOT \fluxo_dados|mux_rt_imediato|saida_MUX[12]~12_combout\;
\fluxo_dados|regIDEX1|ALT_INV_DOUT\(54) <= NOT \fluxo_dados|regIDEX1|DOUT\(54);
\fluxo_dados|regIDEX1|ALT_INV_DOUT\(86) <= NOT \fluxo_dados|regIDEX1|DOUT\(86);
\fluxo_dados|ULA|ula11|soma_sub|ALT_INV_carry_out~combout\ <= NOT \fluxo_dados|ULA|ula11|soma_sub|carry_out~combout\;
\fluxo_dados|ULA|ula11|mux_inverteB|ALT_INV_saida_MUX~0_combout\ <= NOT \fluxo_dados|ULA|ula11|mux_inverteB|saida_MUX~0_combout\;
\fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[11]~11_combout\ <= NOT \fluxo_dados|mux_rt_imediato|saida_MUX[11]~11_combout\;
\fluxo_dados|regIDEX1|ALT_INV_DOUT\(53) <= NOT \fluxo_dados|regIDEX1|DOUT\(53);
\fluxo_dados|regIDEX1|ALT_INV_DOUT\(85) <= NOT \fluxo_dados|regIDEX1|DOUT\(85);
\fluxo_dados|ULA|ula10|mux_inverteB|ALT_INV_saida_MUX~0_combout\ <= NOT \fluxo_dados|ULA|ula10|mux_inverteB|saida_MUX~0_combout\;
\fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[10]~10_combout\ <= NOT \fluxo_dados|mux_rt_imediato|saida_MUX[10]~10_combout\;
\fluxo_dados|regIDEX1|ALT_INV_DOUT\(52) <= NOT \fluxo_dados|regIDEX1|DOUT\(52);
\fluxo_dados|regIDEX1|ALT_INV_DOUT\(84) <= NOT \fluxo_dados|regIDEX1|DOUT\(84);
\fluxo_dados|ULA|ula9|mux_ula|ALT_INV_saida_MUX~0_combout\ <= NOT \fluxo_dados|ULA|ula9|mux_ula|saida_MUX~0_combout\;
\fluxo_dados|ULA|ula9|soma_sub|ALT_INV_saida_xor2~combout\ <= NOT \fluxo_dados|ULA|ula9|soma_sub|saida_xor2~combout\;
\fluxo_dados|ULA|ula9|soma_sub|ALT_INV_saida_xor~combout\ <= NOT \fluxo_dados|ULA|ula9|soma_sub|saida_xor~combout\;
\fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[9]~9_combout\ <= NOT \fluxo_dados|mux_rt_imediato|saida_MUX[9]~9_combout\;
\fluxo_dados|regIDEX1|ALT_INV_DOUT\(51) <= NOT \fluxo_dados|regIDEX1|DOUT\(51);
\fluxo_dados|regIDEX1|ALT_INV_DOUT\(83) <= NOT \fluxo_dados|regIDEX1|DOUT\(83);
\fluxo_dados|ULA|ula8|mux_inverteB|ALT_INV_saida_MUX~0_combout\ <= NOT \fluxo_dados|ULA|ula8|mux_inverteB|saida_MUX~0_combout\;
\fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[8]~8_combout\ <= NOT \fluxo_dados|mux_rt_imediato|saida_MUX[8]~8_combout\;
\fluxo_dados|regIDEX1|ALT_INV_DOUT\(50) <= NOT \fluxo_dados|regIDEX1|DOUT\(50);
\fluxo_dados|regIDEX1|ALT_INV_DOUT\(82) <= NOT \fluxo_dados|regIDEX1|DOUT\(82);
\fluxo_dados|ULA|ula7|mux_inverteB|ALT_INV_saida_MUX~0_combout\ <= NOT \fluxo_dados|ULA|ula7|mux_inverteB|saida_MUX~0_combout\;
\fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[7]~7_combout\ <= NOT \fluxo_dados|mux_rt_imediato|saida_MUX[7]~7_combout\;
\fluxo_dados|regIDEX1|ALT_INV_DOUT\(49) <= NOT \fluxo_dados|regIDEX1|DOUT\(49);
\fluxo_dados|regIDEX1|ALT_INV_DOUT\(81) <= NOT \fluxo_dados|regIDEX1|DOUT\(81);
\fluxo_dados|ULA|ula6|soma_sub|ALT_INV_carry_out~combout\ <= NOT \fluxo_dados|ULA|ula6|soma_sub|carry_out~combout\;
\fluxo_dados|ULA|ula6|mux_inverteB|ALT_INV_saida_MUX~0_combout\ <= NOT \fluxo_dados|ULA|ula6|mux_inverteB|saida_MUX~0_combout\;
\fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[6]~6_combout\ <= NOT \fluxo_dados|mux_rt_imediato|saida_MUX[6]~6_combout\;
\fluxo_dados|regIDEX1|ALT_INV_DOUT\(48) <= NOT \fluxo_dados|regIDEX1|DOUT\(48);
\fluxo_dados|regIDEX1|ALT_INV_DOUT\(41) <= NOT \fluxo_dados|regIDEX1|DOUT\(41);
\fluxo_dados|regIDEX1|ALT_INV_DOUT\(80) <= NOT \fluxo_dados|regIDEX1|DOUT\(80);
\fluxo_dados|ULA|ula5|mux_inverteB|ALT_INV_saida_MUX~0_combout\ <= NOT \fluxo_dados|ULA|ula5|mux_inverteB|saida_MUX~0_combout\;
\fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[5]~5_combout\ <= NOT \fluxo_dados|mux_rt_imediato|saida_MUX[5]~5_combout\;
\fluxo_dados|regIDEX1|ALT_INV_DOUT\(47) <= NOT \fluxo_dados|regIDEX1|DOUT\(47);
\fluxo_dados|regIDEX1|ALT_INV_DOUT\(79) <= NOT \fluxo_dados|regIDEX1|DOUT\(79);
\fluxo_dados|ULA|ula4|mux_ula|ALT_INV_saida_MUX~0_combout\ <= NOT \fluxo_dados|ULA|ula4|mux_ula|saida_MUX~0_combout\;
\fluxo_dados|ULA|ula4|soma_sub|ALT_INV_saida_xor2~combout\ <= NOT \fluxo_dados|ULA|ula4|soma_sub|saida_xor2~combout\;
\fluxo_dados|ULA|ula4|soma_sub|ALT_INV_saida_xor~combout\ <= NOT \fluxo_dados|ULA|ula4|soma_sub|saida_xor~combout\;
\fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[4]~4_combout\ <= NOT \fluxo_dados|mux_rt_imediato|saida_MUX[4]~4_combout\;
\fluxo_dados|regIDEX1|ALT_INV_DOUT\(46) <= NOT \fluxo_dados|regIDEX1|DOUT\(46);
\fluxo_dados|regIDEX1|ALT_INV_DOUT\(78) <= NOT \fluxo_dados|regIDEX1|DOUT\(78);
\fluxo_dados|ULA|ula3|mux_inverteB|ALT_INV_saida_MUX~0_combout\ <= NOT \fluxo_dados|ULA|ula3|mux_inverteB|saida_MUX~0_combout\;
\fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[3]~3_combout\ <= NOT \fluxo_dados|mux_rt_imediato|saida_MUX[3]~3_combout\;
\fluxo_dados|regIDEX1|ALT_INV_DOUT\(45) <= NOT \fluxo_dados|regIDEX1|DOUT\(45);
\fluxo_dados|regIDEX1|ALT_INV_DOUT\(77) <= NOT \fluxo_dados|regIDEX1|DOUT\(77);
\fluxo_dados|ULA|ula2|mux_inverteB|ALT_INV_saida_MUX~0_combout\ <= NOT \fluxo_dados|ULA|ula2|mux_inverteB|saida_MUX~0_combout\;
\fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[2]~2_combout\ <= NOT \fluxo_dados|mux_rt_imediato|saida_MUX[2]~2_combout\;
\fluxo_dados|regIDEX1|ALT_INV_DOUT\(44) <= NOT \fluxo_dados|regIDEX1|DOUT\(44);
\fluxo_dados|regIDEX1|ALT_INV_DOUT\(76) <= NOT \fluxo_dados|regIDEX1|DOUT\(76);
\fluxo_dados|ULA|ula1|soma_sub|ALT_INV_carry_out~combout\ <= NOT \fluxo_dados|ULA|ula1|soma_sub|carry_out~combout\;
\fluxo_dados|UC_ULA|ALT_INV_ula_ctrl[3]~3_combout\ <= NOT \fluxo_dados|UC_ULA|ula_ctrl[3]~3_combout\;
\fluxo_dados|UC_ULA|ALT_INV_ula_ctrl~2_combout\ <= NOT \fluxo_dados|UC_ULA|ula_ctrl~2_combout\;
\fluxo_dados|UC_ULA|ALT_INV_ula_ctrl[1]~1_combout\ <= NOT \fluxo_dados|UC_ULA|ula_ctrl[1]~1_combout\;
\fluxo_dados|regIDEX1|ALT_INV_DOUT\(154) <= NOT \fluxo_dados|regIDEX1|DOUT\(154);
\fluxo_dados|regIDEX1|ALT_INV_DOUT\(156) <= NOT \fluxo_dados|regIDEX1|DOUT\(156);
\fluxo_dados|UC_ULA|ALT_INV_jr~0_combout\ <= NOT \fluxo_dados|UC_ULA|jr~0_combout\;
\fluxo_dados|regIDEX1|ALT_INV_DOUT\(153) <= NOT \fluxo_dados|regIDEX1|DOUT\(153);
\fluxo_dados|regIDEX1|ALT_INV_DOUT\(155) <= NOT \fluxo_dados|regIDEX1|DOUT\(155);
\fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[1]~1_combout\ <= NOT \fluxo_dados|mux_rt_imediato|saida_MUX[1]~1_combout\;
\fluxo_dados|regIDEX1|ALT_INV_DOUT\(43) <= NOT \fluxo_dados|regIDEX1|DOUT\(43);
\fluxo_dados|regIDEX1|ALT_INV_DOUT\(152) <= NOT \fluxo_dados|regIDEX1|DOUT\(152);
\fluxo_dados|regIDEX1|ALT_INV_DOUT\(75) <= NOT \fluxo_dados|regIDEX1|DOUT\(75);
\fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[0]~0_combout\ <= NOT \fluxo_dados|mux_rt_imediato|saida_MUX[0]~0_combout\;
\fluxo_dados|regIDEX1|ALT_INV_DOUT\(42) <= NOT \fluxo_dados|regIDEX1|DOUT\(42);
\fluxo_dados|regIDEX1|ALT_INV_DOUT\(140) <= NOT \fluxo_dados|regIDEX1|DOUT\(140);
\fluxo_dados|regIDEX1|ALT_INV_DOUT\(151) <= NOT \fluxo_dados|regIDEX1|DOUT\(151);
\fluxo_dados|regIDEX1|ALT_INV_DOUT\(74) <= NOT \fluxo_dados|regIDEX1|DOUT\(74);
\fluxo_dados|UC_ULA|ALT_INV_ula_ctrl[2]~0_combout\ <= NOT \fluxo_dados|UC_ULA|ula_ctrl[2]~0_combout\;
\fluxo_dados|regIDEX1|ALT_INV_DOUT\(148) <= NOT \fluxo_dados|regIDEX1|DOUT\(148);
\fluxo_dados|regIDEX1|ALT_INV_DOUT\(150) <= NOT \fluxo_dados|regIDEX1|DOUT\(150);
\fluxo_dados|regIDEX1|ALT_INV_DOUT\(149) <= NOT \fluxo_dados|regIDEX1|DOUT\(149);
\fluxo_dados|ALT_INV_Add0~117_sumout\ <= NOT \fluxo_dados|Add0~117_sumout\;
\fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~117_sumout\ <= NOT \fluxo_dados|PC_Soma_Constante|Add0~117_sumout\;
\fluxo_dados|ALT_INV_Add0~113_sumout\ <= NOT \fluxo_dados|Add0~113_sumout\;
\fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~113_sumout\ <= NOT \fluxo_dados|PC_Soma_Constante|Add0~113_sumout\;
\fluxo_dados|ALT_INV_Add0~109_sumout\ <= NOT \fluxo_dados|Add0~109_sumout\;
\fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~109_sumout\ <= NOT \fluxo_dados|PC_Soma_Constante|Add0~109_sumout\;
\fluxo_dados|ALT_INV_Add0~105_sumout\ <= NOT \fluxo_dados|Add0~105_sumout\;
\fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~105_sumout\ <= NOT \fluxo_dados|PC_Soma_Constante|Add0~105_sumout\;
\fluxo_dados|ALT_INV_Add0~101_sumout\ <= NOT \fluxo_dados|Add0~101_sumout\;
\fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~101_sumout\ <= NOT \fluxo_dados|PC_Soma_Constante|Add0~101_sumout\;
\fluxo_dados|ALT_INV_Add0~97_sumout\ <= NOT \fluxo_dados|Add0~97_sumout\;
\fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~97_sumout\ <= NOT \fluxo_dados|PC_Soma_Constante|Add0~97_sumout\;
\fluxo_dados|ALT_INV_Add0~93_sumout\ <= NOT \fluxo_dados|Add0~93_sumout\;
\fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~93_sumout\ <= NOT \fluxo_dados|PC_Soma_Constante|Add0~93_sumout\;
\fluxo_dados|ALT_INV_Add0~89_sumout\ <= NOT \fluxo_dados|Add0~89_sumout\;
\fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~89_sumout\ <= NOT \fluxo_dados|PC_Soma_Constante|Add0~89_sumout\;
\fluxo_dados|ALT_INV_Add0~85_sumout\ <= NOT \fluxo_dados|Add0~85_sumout\;
\fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~85_sumout\ <= NOT \fluxo_dados|PC_Soma_Constante|Add0~85_sumout\;
\fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~81_sumout\ <= NOT \fluxo_dados|PC_Soma_Constante|Add0~81_sumout\;
\fluxo_dados|ALT_INV_Add0~81_sumout\ <= NOT \fluxo_dados|Add0~81_sumout\;
\fluxo_dados|ALT_INV_Add0~77_sumout\ <= NOT \fluxo_dados|Add0~77_sumout\;
\fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~77_sumout\ <= NOT \fluxo_dados|PC_Soma_Constante|Add0~77_sumout\;
\fluxo_dados|ALT_INV_Add0~73_sumout\ <= NOT \fluxo_dados|Add0~73_sumout\;
\fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~73_sumout\ <= NOT \fluxo_dados|PC_Soma_Constante|Add0~73_sumout\;
\fluxo_dados|ALT_INV_Add0~69_sumout\ <= NOT \fluxo_dados|Add0~69_sumout\;
\fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~69_sumout\ <= NOT \fluxo_dados|PC_Soma_Constante|Add0~69_sumout\;
\fluxo_dados|ALT_INV_Add0~65_sumout\ <= NOT \fluxo_dados|Add0~65_sumout\;
\fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~65_sumout\ <= NOT \fluxo_dados|PC_Soma_Constante|Add0~65_sumout\;
\fluxo_dados|ALT_INV_Add0~61_sumout\ <= NOT \fluxo_dados|Add0~61_sumout\;
\fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~61_sumout\ <= NOT \fluxo_dados|PC_Soma_Constante|Add0~61_sumout\;
\fluxo_dados|ALT_INV_Add0~57_sumout\ <= NOT \fluxo_dados|Add0~57_sumout\;
\fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~57_sumout\ <= NOT \fluxo_dados|PC_Soma_Constante|Add0~57_sumout\;
\fluxo_dados|ALT_INV_Add0~53_sumout\ <= NOT \fluxo_dados|Add0~53_sumout\;
\fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~53_sumout\ <= NOT \fluxo_dados|PC_Soma_Constante|Add0~53_sumout\;
\fluxo_dados|ALT_INV_Add0~49_sumout\ <= NOT \fluxo_dados|Add0~49_sumout\;
\fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~49_sumout\ <= NOT \fluxo_dados|PC_Soma_Constante|Add0~49_sumout\;
\fluxo_dados|ALT_INV_Add0~45_sumout\ <= NOT \fluxo_dados|Add0~45_sumout\;
\fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~45_sumout\ <= NOT \fluxo_dados|PC_Soma_Constante|Add0~45_sumout\;
\fluxo_dados|ALT_INV_Add0~41_sumout\ <= NOT \fluxo_dados|Add0~41_sumout\;
\fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~41_sumout\ <= NOT \fluxo_dados|PC_Soma_Constante|Add0~41_sumout\;
\fluxo_dados|ALT_INV_Add0~37_sumout\ <= NOT \fluxo_dados|Add0~37_sumout\;
\fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~37_sumout\ <= NOT \fluxo_dados|PC_Soma_Constante|Add0~37_sumout\;
\fluxo_dados|ALT_INV_Add0~33_sumout\ <= NOT \fluxo_dados|Add0~33_sumout\;
\fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~33_sumout\ <= NOT \fluxo_dados|PC_Soma_Constante|Add0~33_sumout\;
\fluxo_dados|ALT_INV_Add0~29_sumout\ <= NOT \fluxo_dados|Add0~29_sumout\;

\ULA_saida[0]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|ULA|resultado_final[0]~0_combout\,
	devoe => ww_devoe,
	o => ww_ULA_saida(0));

\ULA_saida[1]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|ULA|resultado_final[1]~1_combout\,
	devoe => ww_devoe,
	o => ww_ULA_saida(1));

\ULA_saida[2]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|ULA|resultado_final[2]~2_combout\,
	devoe => ww_devoe,
	o => ww_ULA_saida(2));

\ULA_saida[3]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|ULA|resultado_final[3]~3_combout\,
	devoe => ww_devoe,
	o => ww_ULA_saida(3));

\ULA_saida[4]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|ULA|resultado_final[4]~4_combout\,
	devoe => ww_devoe,
	o => ww_ULA_saida(4));

\ULA_saida[5]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|ULA|resultado_final[5]~5_combout\,
	devoe => ww_devoe,
	o => ww_ULA_saida(5));

\ULA_saida[6]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|ULA|resultado_final[6]~6_combout\,
	devoe => ww_devoe,
	o => ww_ULA_saida(6));

\ULA_saida[7]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|ULA|resultado_final[7]~7_combout\,
	devoe => ww_devoe,
	o => ww_ULA_saida(7));

\ULA_saida[8]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|ULA|resultado_final[8]~8_combout\,
	devoe => ww_devoe,
	o => ww_ULA_saida(8));

\ULA_saida[9]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|ULA|resultado_final[9]~9_combout\,
	devoe => ww_devoe,
	o => ww_ULA_saida(9));

\ULA_saida[10]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|ULA|resultado_final[10]~10_combout\,
	devoe => ww_devoe,
	o => ww_ULA_saida(10));

\ULA_saida[11]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|ULA|resultado_final[11]~11_combout\,
	devoe => ww_devoe,
	o => ww_ULA_saida(11));

\ULA_saida[12]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|ULA|resultado_final[12]~12_combout\,
	devoe => ww_devoe,
	o => ww_ULA_saida(12));

\ULA_saida[13]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|ULA|resultado_final[13]~13_combout\,
	devoe => ww_devoe,
	o => ww_ULA_saida(13));

\ULA_saida[14]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|ULA|resultado_final[14]~14_combout\,
	devoe => ww_devoe,
	o => ww_ULA_saida(14));

\ULA_saida[15]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|ULA|resultado_final[15]~15_combout\,
	devoe => ww_devoe,
	o => ww_ULA_saida(15));

\ULA_saida[16]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|ULA|resultado_final[16]~16_combout\,
	devoe => ww_devoe,
	o => ww_ULA_saida(16));

\ULA_saida[17]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|ULA|resultado_final[17]~17_combout\,
	devoe => ww_devoe,
	o => ww_ULA_saida(17));

\ULA_saida[18]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|ULA|resultado_final[18]~18_combout\,
	devoe => ww_devoe,
	o => ww_ULA_saida(18));

\ULA_saida[19]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|ULA|resultado_final[19]~19_combout\,
	devoe => ww_devoe,
	o => ww_ULA_saida(19));

\ULA_saida[20]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|ULA|resultado_final[20]~20_combout\,
	devoe => ww_devoe,
	o => ww_ULA_saida(20));

\ULA_saida[21]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|ULA|resultado_final[21]~21_combout\,
	devoe => ww_devoe,
	o => ww_ULA_saida(21));

\ULA_saida[22]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|ULA|resultado_final[22]~22_combout\,
	devoe => ww_devoe,
	o => ww_ULA_saida(22));

\ULA_saida[23]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|ULA|resultado_final[23]~23_combout\,
	devoe => ww_devoe,
	o => ww_ULA_saida(23));

\ULA_saida[24]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|ULA|resultado_final[24]~24_combout\,
	devoe => ww_devoe,
	o => ww_ULA_saida(24));

\ULA_saida[25]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|ULA|resultado_final[25]~25_combout\,
	devoe => ww_devoe,
	o => ww_ULA_saida(25));

\ULA_saida[26]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|ULA|resultado_final[26]~26_combout\,
	devoe => ww_devoe,
	o => ww_ULA_saida(26));

\ULA_saida[27]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|ULA|resultado_final[27]~27_combout\,
	devoe => ww_devoe,
	o => ww_ULA_saida(27));

\ULA_saida[28]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|ULA|resultado_final[28]~28_combout\,
	devoe => ww_devoe,
	o => ww_ULA_saida(28));

\ULA_saida[29]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|ULA|resultado_final[29]~29_combout\,
	devoe => ww_devoe,
	o => ww_ULA_saida(29));

\ULA_saida[30]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|ULA|resultado_final[30]~30_combout\,
	devoe => ww_devoe,
	o => ww_ULA_saida(30));

\ULA_saida[31]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|ULA|resultado_final[31]~31_combout\,
	devoe => ww_devoe,
	o => ww_ULA_saida(31));

\mux_imed_saida[0]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|mux_rt_imediato|saida_MUX[0]~0_combout\,
	devoe => ww_devoe,
	o => ww_mux_imed_saida(0));

\mux_imed_saida[1]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|mux_rt_imediato|saida_MUX[1]~1_combout\,
	devoe => ww_devoe,
	o => ww_mux_imed_saida(1));

\mux_imed_saida[2]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|mux_rt_imediato|saida_MUX[2]~2_combout\,
	devoe => ww_devoe,
	o => ww_mux_imed_saida(2));

\mux_imed_saida[3]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|mux_rt_imediato|saida_MUX[3]~3_combout\,
	devoe => ww_devoe,
	o => ww_mux_imed_saida(3));

\mux_imed_saida[4]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|mux_rt_imediato|saida_MUX[4]~4_combout\,
	devoe => ww_devoe,
	o => ww_mux_imed_saida(4));

\mux_imed_saida[5]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|mux_rt_imediato|saida_MUX[5]~5_combout\,
	devoe => ww_devoe,
	o => ww_mux_imed_saida(5));

\mux_imed_saida[6]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|mux_rt_imediato|saida_MUX[6]~6_combout\,
	devoe => ww_devoe,
	o => ww_mux_imed_saida(6));

\mux_imed_saida[7]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|mux_rt_imediato|saida_MUX[7]~7_combout\,
	devoe => ww_devoe,
	o => ww_mux_imed_saida(7));

\mux_imed_saida[8]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|mux_rt_imediato|saida_MUX[8]~8_combout\,
	devoe => ww_devoe,
	o => ww_mux_imed_saida(8));

\mux_imed_saida[9]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|mux_rt_imediato|saida_MUX[9]~9_combout\,
	devoe => ww_devoe,
	o => ww_mux_imed_saida(9));

\mux_imed_saida[10]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|mux_rt_imediato|saida_MUX[10]~10_combout\,
	devoe => ww_devoe,
	o => ww_mux_imed_saida(10));

\mux_imed_saida[11]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|mux_rt_imediato|saida_MUX[11]~11_combout\,
	devoe => ww_devoe,
	o => ww_mux_imed_saida(11));

\mux_imed_saida[12]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|mux_rt_imediato|saida_MUX[12]~12_combout\,
	devoe => ww_devoe,
	o => ww_mux_imed_saida(12));

\mux_imed_saida[13]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|mux_rt_imediato|saida_MUX[13]~13_combout\,
	devoe => ww_devoe,
	o => ww_mux_imed_saida(13));

\mux_imed_saida[14]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|mux_rt_imediato|saida_MUX[14]~14_combout\,
	devoe => ww_devoe,
	o => ww_mux_imed_saida(14));

\mux_imed_saida[15]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|mux_rt_imediato|saida_MUX[15]~15_combout\,
	devoe => ww_devoe,
	o => ww_mux_imed_saida(15));

\mux_imed_saida[16]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|mux_rt_imediato|saida_MUX[16]~16_combout\,
	devoe => ww_devoe,
	o => ww_mux_imed_saida(16));

\mux_imed_saida[17]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|mux_rt_imediato|saida_MUX[17]~17_combout\,
	devoe => ww_devoe,
	o => ww_mux_imed_saida(17));

\mux_imed_saida[18]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|mux_rt_imediato|saida_MUX[18]~18_combout\,
	devoe => ww_devoe,
	o => ww_mux_imed_saida(18));

\mux_imed_saida[19]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|mux_rt_imediato|saida_MUX[19]~19_combout\,
	devoe => ww_devoe,
	o => ww_mux_imed_saida(19));

\mux_imed_saida[20]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|mux_rt_imediato|saida_MUX[20]~20_combout\,
	devoe => ww_devoe,
	o => ww_mux_imed_saida(20));

\mux_imed_saida[21]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|mux_rt_imediato|saida_MUX[21]~21_combout\,
	devoe => ww_devoe,
	o => ww_mux_imed_saida(21));

\mux_imed_saida[22]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|mux_rt_imediato|saida_MUX[22]~22_combout\,
	devoe => ww_devoe,
	o => ww_mux_imed_saida(22));

\mux_imed_saida[23]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|mux_rt_imediato|saida_MUX[23]~23_combout\,
	devoe => ww_devoe,
	o => ww_mux_imed_saida(23));

\mux_imed_saida[24]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|mux_rt_imediato|saida_MUX[24]~24_combout\,
	devoe => ww_devoe,
	o => ww_mux_imed_saida(24));

\mux_imed_saida[25]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|mux_rt_imediato|saida_MUX[25]~25_combout\,
	devoe => ww_devoe,
	o => ww_mux_imed_saida(25));

\mux_imed_saida[26]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|mux_rt_imediato|saida_MUX[26]~26_combout\,
	devoe => ww_devoe,
	o => ww_mux_imed_saida(26));

\mux_imed_saida[27]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|mux_rt_imediato|saida_MUX[27]~27_combout\,
	devoe => ww_devoe,
	o => ww_mux_imed_saida(27));

\mux_imed_saida[28]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|mux_rt_imediato|saida_MUX[28]~28_combout\,
	devoe => ww_devoe,
	o => ww_mux_imed_saida(28));

\mux_imed_saida[29]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|mux_rt_imediato|saida_MUX[29]~29_combout\,
	devoe => ww_devoe,
	o => ww_mux_imed_saida(29));

\mux_imed_saida[30]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|mux_rt_imediato|saida_MUX[30]~30_combout\,
	devoe => ww_devoe,
	o => ww_mux_imed_saida(30));

\mux_imed_saida[31]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|mux_rt_imediato|saida_MUX[31]~31_combout\,
	devoe => ww_devoe,
	o => ww_mux_imed_saida(31));

\saidaA_ULA[0]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|regIDEX1|DOUT\(74),
	devoe => ww_devoe,
	o => ww_saidaA_ULA(0));

\saidaA_ULA[1]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|regIDEX1|DOUT\(75),
	devoe => ww_devoe,
	o => ww_saidaA_ULA(1));

\saidaA_ULA[2]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|regIDEX1|DOUT\(76),
	devoe => ww_devoe,
	o => ww_saidaA_ULA(2));

\saidaA_ULA[3]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|regIDEX1|DOUT\(77),
	devoe => ww_devoe,
	o => ww_saidaA_ULA(3));

\saidaA_ULA[4]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|regIDEX1|DOUT\(78),
	devoe => ww_devoe,
	o => ww_saidaA_ULA(4));

\saidaA_ULA[5]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|regIDEX1|DOUT\(79),
	devoe => ww_devoe,
	o => ww_saidaA_ULA(5));

\saidaA_ULA[6]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|regIDEX1|DOUT\(80),
	devoe => ww_devoe,
	o => ww_saidaA_ULA(6));

\saidaA_ULA[7]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|regIDEX1|DOUT\(81),
	devoe => ww_devoe,
	o => ww_saidaA_ULA(7));

\saidaA_ULA[8]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|regIDEX1|DOUT\(82),
	devoe => ww_devoe,
	o => ww_saidaA_ULA(8));

\saidaA_ULA[9]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|regIDEX1|DOUT\(83),
	devoe => ww_devoe,
	o => ww_saidaA_ULA(9));

\saidaA_ULA[10]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|regIDEX1|DOUT\(84),
	devoe => ww_devoe,
	o => ww_saidaA_ULA(10));

\saidaA_ULA[11]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|regIDEX1|DOUT\(85),
	devoe => ww_devoe,
	o => ww_saidaA_ULA(11));

\saidaA_ULA[12]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|regIDEX1|DOUT\(86),
	devoe => ww_devoe,
	o => ww_saidaA_ULA(12));

\saidaA_ULA[13]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|regIDEX1|DOUT\(87),
	devoe => ww_devoe,
	o => ww_saidaA_ULA(13));

\saidaA_ULA[14]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|regIDEX1|DOUT\(88),
	devoe => ww_devoe,
	o => ww_saidaA_ULA(14));

\saidaA_ULA[15]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|regIDEX1|DOUT\(89),
	devoe => ww_devoe,
	o => ww_saidaA_ULA(15));

\saidaA_ULA[16]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|regIDEX1|DOUT\(90),
	devoe => ww_devoe,
	o => ww_saidaA_ULA(16));

\saidaA_ULA[17]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|regIDEX1|DOUT\(91),
	devoe => ww_devoe,
	o => ww_saidaA_ULA(17));

\saidaA_ULA[18]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|regIDEX1|DOUT\(92),
	devoe => ww_devoe,
	o => ww_saidaA_ULA(18));

\saidaA_ULA[19]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|regIDEX1|DOUT\(93),
	devoe => ww_devoe,
	o => ww_saidaA_ULA(19));

\saidaA_ULA[20]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|regIDEX1|DOUT\(94),
	devoe => ww_devoe,
	o => ww_saidaA_ULA(20));

\saidaA_ULA[21]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|regIDEX1|DOUT\(95),
	devoe => ww_devoe,
	o => ww_saidaA_ULA(21));

\saidaA_ULA[22]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|regIDEX1|DOUT\(96),
	devoe => ww_devoe,
	o => ww_saidaA_ULA(22));

\saidaA_ULA[23]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|regIDEX1|DOUT\(97),
	devoe => ww_devoe,
	o => ww_saidaA_ULA(23));

\saidaA_ULA[24]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|regIDEX1|DOUT\(98),
	devoe => ww_devoe,
	o => ww_saidaA_ULA(24));

\saidaA_ULA[25]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|regIDEX1|DOUT\(99),
	devoe => ww_devoe,
	o => ww_saidaA_ULA(25));

\saidaA_ULA[26]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|regIDEX1|DOUT\(100),
	devoe => ww_devoe,
	o => ww_saidaA_ULA(26));

\saidaA_ULA[27]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|regIDEX1|DOUT\(101),
	devoe => ww_devoe,
	o => ww_saidaA_ULA(27));

\saidaA_ULA[28]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|regIDEX1|DOUT\(102),
	devoe => ww_devoe,
	o => ww_saidaA_ULA(28));

\saidaA_ULA[29]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|regIDEX1|DOUT\(103),
	devoe => ww_devoe,
	o => ww_saidaA_ULA(29));

\saidaA_ULA[30]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|regIDEX1|DOUT\(104),
	devoe => ww_devoe,
	o => ww_saidaA_ULA(30));

\saidaA_ULA[31]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|regIDEX1|DOUT\(105),
	devoe => ww_devoe,
	o => ww_saidaA_ULA(31));

\imediatoIDEX[0]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|regIDEX1|DOUT\(151),
	devoe => ww_devoe,
	o => ww_imediatoIDEX(0));

\imediatoIDEX[1]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|regIDEX1|DOUT\(152),
	devoe => ww_devoe,
	o => ww_imediatoIDEX(1));

\imediatoIDEX[2]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|regIDEX1|DOUT\(153),
	devoe => ww_devoe,
	o => ww_imediatoIDEX(2));

\imediatoIDEX[3]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|regIDEX1|DOUT\(154),
	devoe => ww_devoe,
	o => ww_imediatoIDEX(3));

\imediatoIDEX[4]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|regIDEX1|DOUT\(155),
	devoe => ww_devoe,
	o => ww_imediatoIDEX(4));

\imediatoIDEX[5]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|regIDEX1|DOUT\(156),
	devoe => ww_devoe,
	o => ww_imediatoIDEX(5));

\imediatoIDEX[6]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|regIDEX1|DOUT\(41),
	devoe => ww_devoe,
	o => ww_imediatoIDEX(6));

\imediatoIDEX[7]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|regIDEX1|DOUT\(41),
	devoe => ww_devoe,
	o => ww_imediatoIDEX(7));

\imediatoIDEX[8]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|regIDEX1|DOUT\(41),
	devoe => ww_devoe,
	o => ww_imediatoIDEX(8));

\imediatoIDEX[9]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|regIDEX1|DOUT\(41),
	devoe => ww_devoe,
	o => ww_imediatoIDEX(9));

\imediatoIDEX[10]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|regIDEX1|DOUT\(41),
	devoe => ww_devoe,
	o => ww_imediatoIDEX(10));

\imediatoIDEX[11]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|regIDEX1|DOUT\(41),
	devoe => ww_devoe,
	o => ww_imediatoIDEX(11));

\imediatoIDEX[12]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|regIDEX1|DOUT\(41),
	devoe => ww_devoe,
	o => ww_imediatoIDEX(12));

\imediatoIDEX[13]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|regIDEX1|DOUT\(41),
	devoe => ww_devoe,
	o => ww_imediatoIDEX(13));

\imediatoIDEX[14]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|regIDEX1|DOUT\(24),
	devoe => ww_devoe,
	o => ww_imediatoIDEX(14));

\imediatoIDEX[15]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|regIDEX1|DOUT\(41),
	devoe => ww_devoe,
	o => ww_imediatoIDEX(15));

\imediatoIDEX[16]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|regIDEX1|DOUT\(41),
	devoe => ww_devoe,
	o => ww_imediatoIDEX(16));

\imediatoIDEX[17]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|regIDEX1|DOUT\(41),
	devoe => ww_devoe,
	o => ww_imediatoIDEX(17));

\imediatoIDEX[18]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|regIDEX1|DOUT\(41),
	devoe => ww_devoe,
	o => ww_imediatoIDEX(18));

\imediatoIDEX[19]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|regIDEX1|DOUT\(41),
	devoe => ww_devoe,
	o => ww_imediatoIDEX(19));

\imediatoIDEX[20]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|regIDEX1|DOUT\(41),
	devoe => ww_devoe,
	o => ww_imediatoIDEX(20));

\imediatoIDEX[21]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|regIDEX1|DOUT\(41),
	devoe => ww_devoe,
	o => ww_imediatoIDEX(21));

\imediatoIDEX[22]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|regIDEX1|DOUT\(41),
	devoe => ww_devoe,
	o => ww_imediatoIDEX(22));

\imediatoIDEX[23]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|regIDEX1|DOUT\(41),
	devoe => ww_devoe,
	o => ww_imediatoIDEX(23));

\imediatoIDEX[24]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|regIDEX1|DOUT\(41),
	devoe => ww_devoe,
	o => ww_imediatoIDEX(24));

\imediatoIDEX[25]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|regIDEX1|DOUT\(41),
	devoe => ww_devoe,
	o => ww_imediatoIDEX(25));

\imediatoIDEX[26]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|regIDEX1|DOUT\(41),
	devoe => ww_devoe,
	o => ww_imediatoIDEX(26));

\imediatoIDEX[27]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|regIDEX1|DOUT\(41),
	devoe => ww_devoe,
	o => ww_imediatoIDEX(27));

\imediatoIDEX[28]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|regIDEX1|DOUT\(41),
	devoe => ww_devoe,
	o => ww_imediatoIDEX(28));

\imediatoIDEX[29]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|regIDEX1|DOUT\(41),
	devoe => ww_devoe,
	o => ww_imediatoIDEX(29));

\imediatoIDEX[30]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|regIDEX1|DOUT\(41),
	devoe => ww_devoe,
	o => ww_imediatoIDEX(30));

\imediatoIDEX[31]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|regIDEX1|DOUT\(41),
	devoe => ww_devoe,
	o => ww_imediatoIDEX(31));

\imediato[0]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|regIFID1|DOUT\(0),
	devoe => ww_devoe,
	o => ww_imediato(0));

\imediato[1]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|regIFID1|DOUT\(1),
	devoe => ww_devoe,
	o => ww_imediato(1));

\imediato[2]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|regIFID1|DOUT\(2),
	devoe => ww_devoe,
	o => ww_imediato(2));

\imediato[3]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|regIFID1|DOUT\(3),
	devoe => ww_devoe,
	o => ww_imediato(3));

\imediato[4]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|regIFID1|DOUT\(4),
	devoe => ww_devoe,
	o => ww_imediato(4));

\imediato[5]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|regIFID1|DOUT\(5),
	devoe => ww_devoe,
	o => ww_imediato(5));

\imediato[6]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|regIFID1|DOUT\(15),
	devoe => ww_devoe,
	o => ww_imediato(6));

\imediato[7]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|regIFID1|DOUT\(15),
	devoe => ww_devoe,
	o => ww_imediato(7));

\imediato[8]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|regIFID1|DOUT\(15),
	devoe => ww_devoe,
	o => ww_imediato(8));

\imediato[9]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|regIFID1|DOUT\(15),
	devoe => ww_devoe,
	o => ww_imediato(9));

\imediato[10]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|regIFID1|DOUT\(15),
	devoe => ww_devoe,
	o => ww_imediato(10));

\imediato[11]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|regIFID1|DOUT\(15),
	devoe => ww_devoe,
	o => ww_imediato(11));

\imediato[12]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|regIFID1|DOUT\(15),
	devoe => ww_devoe,
	o => ww_imediato(12));

\imediato[13]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|regIFID1|DOUT\(15),
	devoe => ww_devoe,
	o => ww_imediato(13));

\imediato[14]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|regIFID1|DOUT\(14),
	devoe => ww_devoe,
	o => ww_imediato(14));

\imediato[15]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|regIFID1|DOUT\(15),
	devoe => ww_devoe,
	o => ww_imediato(15));

\imediato[16]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|regIFID1|DOUT\(15),
	devoe => ww_devoe,
	o => ww_imediato(16));

\imediato[17]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|regIFID1|DOUT\(15),
	devoe => ww_devoe,
	o => ww_imediato(17));

\imediato[18]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|regIFID1|DOUT\(15),
	devoe => ww_devoe,
	o => ww_imediato(18));

\imediato[19]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|regIFID1|DOUT\(15),
	devoe => ww_devoe,
	o => ww_imediato(19));

\imediato[20]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|regIFID1|DOUT\(15),
	devoe => ww_devoe,
	o => ww_imediato(20));

\imediato[21]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|regIFID1|DOUT\(15),
	devoe => ww_devoe,
	o => ww_imediato(21));

\imediato[22]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|regIFID1|DOUT\(15),
	devoe => ww_devoe,
	o => ww_imediato(22));

\imediato[23]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|regIFID1|DOUT\(15),
	devoe => ww_devoe,
	o => ww_imediato(23));

\imediato[24]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|regIFID1|DOUT\(15),
	devoe => ww_devoe,
	o => ww_imediato(24));

\imediato[25]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|regIFID1|DOUT\(15),
	devoe => ww_devoe,
	o => ww_imediato(25));

\imediato[26]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|regIFID1|DOUT\(15),
	devoe => ww_devoe,
	o => ww_imediato(26));

\imediato[27]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|regIFID1|DOUT\(15),
	devoe => ww_devoe,
	o => ww_imediato(27));

\imediato[28]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|regIFID1|DOUT\(15),
	devoe => ww_devoe,
	o => ww_imediato(28));

\imediato[29]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|regIFID1|DOUT\(15),
	devoe => ww_devoe,
	o => ww_imediato(29));

\imediato[30]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|regIFID1|DOUT\(15),
	devoe => ww_devoe,
	o => ww_imediato(30));

\imediato[31]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|regIFID1|DOUT\(15),
	devoe => ww_devoe,
	o => ww_imediato(31));

\PC_saida[0]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|PC_entity|DOUT\(0),
	devoe => ww_devoe,
	o => ww_PC_saida(0));

\PC_saida[1]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|PC_entity|DOUT\(1),
	devoe => ww_devoe,
	o => ww_PC_saida(1));

\PC_saida[2]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|PC_entity|DOUT\(2),
	devoe => ww_devoe,
	o => ww_PC_saida(2));

\PC_saida[3]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|PC_entity|DOUT\(3),
	devoe => ww_devoe,
	o => ww_PC_saida(3));

\PC_saida[4]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|PC_entity|DOUT\(4),
	devoe => ww_devoe,
	o => ww_PC_saida(4));

\PC_saida[5]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|PC_entity|DOUT\(5),
	devoe => ww_devoe,
	o => ww_PC_saida(5));

\PC_saida[6]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|PC_entity|DOUT\(6),
	devoe => ww_devoe,
	o => ww_PC_saida(6));

\PC_saida[7]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|PC_entity|DOUT\(7),
	devoe => ww_devoe,
	o => ww_PC_saida(7));

\PC_saida[8]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|PC_entity|DOUT\(8),
	devoe => ww_devoe,
	o => ww_PC_saida(8));

\PC_saida[9]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|PC_entity|DOUT\(9),
	devoe => ww_devoe,
	o => ww_PC_saida(9));

\PC_saida[10]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|PC_entity|DOUT\(10),
	devoe => ww_devoe,
	o => ww_PC_saida(10));

\PC_saida[11]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|PC_entity|DOUT\(11),
	devoe => ww_devoe,
	o => ww_PC_saida(11));

\PC_saida[12]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|PC_entity|DOUT\(12),
	devoe => ww_devoe,
	o => ww_PC_saida(12));

\PC_saida[13]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|PC_entity|DOUT\(13),
	devoe => ww_devoe,
	o => ww_PC_saida(13));

\PC_saida[14]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|PC_entity|DOUT\(14),
	devoe => ww_devoe,
	o => ww_PC_saida(14));

\PC_saida[15]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|PC_entity|DOUT\(15),
	devoe => ww_devoe,
	o => ww_PC_saida(15));

\PC_saida[16]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|PC_entity|DOUT\(16),
	devoe => ww_devoe,
	o => ww_PC_saida(16));

\PC_saida[17]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|PC_entity|DOUT\(17),
	devoe => ww_devoe,
	o => ww_PC_saida(17));

\PC_saida[18]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|PC_entity|DOUT\(18),
	devoe => ww_devoe,
	o => ww_PC_saida(18));

\PC_saida[19]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|PC_entity|DOUT\(19),
	devoe => ww_devoe,
	o => ww_PC_saida(19));

\PC_saida[20]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|PC_entity|DOUT\(20),
	devoe => ww_devoe,
	o => ww_PC_saida(20));

\PC_saida[21]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|PC_entity|DOUT\(21),
	devoe => ww_devoe,
	o => ww_PC_saida(21));

\PC_saida[22]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|PC_entity|DOUT\(22),
	devoe => ww_devoe,
	o => ww_PC_saida(22));

\PC_saida[23]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|PC_entity|DOUT\(23),
	devoe => ww_devoe,
	o => ww_PC_saida(23));

\PC_saida[24]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|PC_entity|DOUT\(24),
	devoe => ww_devoe,
	o => ww_PC_saida(24));

\PC_saida[25]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|PC_entity|DOUT\(25),
	devoe => ww_devoe,
	o => ww_PC_saida(25));

\PC_saida[26]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|PC_entity|DOUT\(26),
	devoe => ww_devoe,
	o => ww_PC_saida(26));

\PC_saida[27]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|PC_entity|DOUT\(27),
	devoe => ww_devoe,
	o => ww_PC_saida(27));

\PC_saida[28]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|PC_entity|DOUT\(28),
	devoe => ww_devoe,
	o => ww_PC_saida(28));

\PC_saida[29]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|PC_entity|DOUT\(29),
	devoe => ww_devoe,
	o => ww_PC_saida(29));

\PC_saida[30]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|PC_entity|DOUT\(30),
	devoe => ww_devoe,
	o => ww_PC_saida(30));

\PC_saida[31]~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|PC_entity|DOUT\(31),
	devoe => ww_devoe,
	o => ww_PC_saida(31));

\overflow~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|ULA|ula31|Overflow_exists|ALT_INV_overflow~0_combout\,
	devoe => ww_devoe,
	o => ww_overflow);

\monitora_flag_z~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|monitora_flag_z~combout\,
	devoe => ww_devoe,
	o => ww_monitora_flag_z);

\jr_out~output\ : cyclonev_io_obuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	open_drain_output => "false",
	shift_series_termination_control => "false")
-- pragma translate_on
PORT MAP (
	i => \fluxo_dados|UC_ULA|jr~3_combout\,
	devoe => ww_devoe,
	o => ww_jr_out);

\CLOCK_50~input\ : cyclonev_io_ibuf
-- pragma translate_off
GENERIC MAP (
	bus_hold => "false",
	simulate_z_as => "z")
-- pragma translate_on
PORT MAP (
	i => ww_CLOCK_50,
	o => \CLOCK_50~input_o\);

\fluxo_dados|PC_Soma_Constante|Add0~1\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|PC_Soma_Constante|Add0~1_sumout\ = SUM(( \fluxo_dados|PC_entity|DOUT\(2) ) + ( VCC ) + ( !VCC ))
-- \fluxo_dados|PC_Soma_Constante|Add0~2\ = CARRY(( \fluxo_dados|PC_entity|DOUT\(2) ) + ( VCC ) + ( !VCC ))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000000000000000000000000000000000000000000000000011111111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	datad => \fluxo_dados|PC_entity|ALT_INV_DOUT\(2),
	cin => GND,
	sumout => \fluxo_dados|PC_Soma_Constante|Add0~1_sumout\,
	cout => \fluxo_dados|PC_Soma_Constante|Add0~2\);

\fluxo_dados|regIFID1|DOUT[34]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|PC_Soma_Constante|Add0~1_sumout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIFID1|DOUT\(34));

\fluxo_dados|regIDEX1|DOUT[108]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regIFID1|DOUT\(34),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(108));

\fluxo_dados|PC_Soma_Constante|Add0~17\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|PC_Soma_Constante|Add0~17_sumout\ = SUM(( \fluxo_dados|PC_entity|DOUT\(6) ) + ( GND ) + ( \fluxo_dados|PC_Soma_Constante|Add0~14\ ))
-- \fluxo_dados|PC_Soma_Constante|Add0~18\ = CARRY(( \fluxo_dados|PC_entity|DOUT\(6) ) + ( GND ) + ( \fluxo_dados|PC_Soma_Constante|Add0~14\ ))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000000000111111111111111100000000000000000000000011111111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	datad => \fluxo_dados|PC_entity|ALT_INV_DOUT\(6),
	cin => \fluxo_dados|PC_Soma_Constante|Add0~14\,
	sumout => \fluxo_dados|PC_Soma_Constante|Add0~17_sumout\,
	cout => \fluxo_dados|PC_Soma_Constante|Add0~18\);

\fluxo_dados|PC_Soma_Constante|Add0~21\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|PC_Soma_Constante|Add0~21_sumout\ = SUM(( \fluxo_dados|PC_entity|DOUT\(7) ) + ( GND ) + ( \fluxo_dados|PC_Soma_Constante|Add0~18\ ))
-- \fluxo_dados|PC_Soma_Constante|Add0~22\ = CARRY(( \fluxo_dados|PC_entity|DOUT\(7) ) + ( GND ) + ( \fluxo_dados|PC_Soma_Constante|Add0~18\ ))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000000000111111111111111100000000000000000000000011111111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	datad => \fluxo_dados|PC_entity|ALT_INV_DOUT\(7),
	cin => \fluxo_dados|PC_Soma_Constante|Add0~18\,
	sumout => \fluxo_dados|PC_Soma_Constante|Add0~21_sumout\,
	cout => \fluxo_dados|PC_Soma_Constante|Add0~22\);

\fluxo_dados|regIFID1|DOUT[39]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|PC_Soma_Constante|Add0~21_sumout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIFID1|DOUT\(39));

\fluxo_dados|regIDEX1|DOUT[113]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regIFID1|DOUT\(39),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(113));

\fluxo_dados|ROM|memROM~4\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ROM|memROM~4_combout\ = ( \fluxo_dados|PC_entity|DOUT\(7) & ( \fluxo_dados|PC_entity|DOUT\(6) & ( (!\fluxo_dados|PC_entity|DOUT\(5) & (!\fluxo_dados|PC_entity|DOUT\(4) & (!\fluxo_dados|PC_entity|DOUT\(3) $ (\fluxo_dados|PC_entity|DOUT\(2))))) 
-- ) ) ) # ( !\fluxo_dados|PC_entity|DOUT\(7) & ( \fluxo_dados|PC_entity|DOUT\(6) & ( (!\fluxo_dados|PC_entity|DOUT\(5) & (!\fluxo_dados|PC_entity|DOUT\(4) $ ((!\fluxo_dados|PC_entity|DOUT\(3))))) # (\fluxo_dados|PC_entity|DOUT\(5) & 
-- (\fluxo_dados|PC_entity|DOUT\(4) & (!\fluxo_dados|PC_entity|DOUT\(3) & !\fluxo_dados|PC_entity|DOUT\(2)))) ) ) ) # ( \fluxo_dados|PC_entity|DOUT\(7) & ( !\fluxo_dados|PC_entity|DOUT\(6) & ( (!\fluxo_dados|PC_entity|DOUT\(3) & 
-- !\fluxo_dados|PC_entity|DOUT\(2)) ) ) ) # ( !\fluxo_dados|PC_entity|DOUT\(7) & ( !\fluxo_dados|PC_entity|DOUT\(6) & ( !\fluxo_dados|PC_entity|DOUT\(4) $ (((!\fluxo_dados|PC_entity|DOUT\(3) & ((!\fluxo_dados|PC_entity|DOUT\(5)) # 
-- (!\fluxo_dados|PC_entity|DOUT\(2)))))) ) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0011110001101100111100000000000000111000001010001000000000001000",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|PC_entity|ALT_INV_DOUT\(5),
	datab => \fluxo_dados|PC_entity|ALT_INV_DOUT\(4),
	datac => \fluxo_dados|PC_entity|ALT_INV_DOUT\(3),
	datad => \fluxo_dados|PC_entity|ALT_INV_DOUT\(2),
	datae => \fluxo_dados|PC_entity|ALT_INV_DOUT\(7),
	dataf => \fluxo_dados|PC_entity|ALT_INV_DOUT\(6),
	combout => \fluxo_dados|ROM|memROM~4_combout\);

\fluxo_dados|regIFID1|DOUT[5]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|ROM|memROM~4_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIFID1|DOUT\(5));

\fluxo_dados|regIDEX1|DOUT[156]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regIFID1|DOUT\(5),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(156));

\fluxo_dados|regIFID1|DOUT[38]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|PC_Soma_Constante|Add0~17_sumout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIFID1|DOUT\(38));

\fluxo_dados|regIDEX1|DOUT[112]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regIFID1|DOUT\(38),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(112));

\fluxo_dados|ROM|memROM~3\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ROM|memROM~3_combout\ = ( \fluxo_dados|PC_entity|DOUT\(7) & ( \fluxo_dados|PC_entity|DOUT\(3) & ( (!\fluxo_dados|PC_entity|DOUT\(5) & (!\fluxo_dados|PC_entity|DOUT\(4) & (\fluxo_dados|PC_entity|DOUT\(6) & \fluxo_dados|PC_entity|DOUT\(2)))) ) 
-- ) ) # ( !\fluxo_dados|PC_entity|DOUT\(7) & ( \fluxo_dados|PC_entity|DOUT\(3) & ( (!\fluxo_dados|PC_entity|DOUT\(5) & (\fluxo_dados|PC_entity|DOUT\(4) & (!\fluxo_dados|PC_entity|DOUT\(6) & \fluxo_dados|PC_entity|DOUT\(2)))) # 
-- (\fluxo_dados|PC_entity|DOUT\(5) & (!\fluxo_dados|PC_entity|DOUT\(4) & (\fluxo_dados|PC_entity|DOUT\(6) & !\fluxo_dados|PC_entity|DOUT\(2)))) ) ) ) # ( \fluxo_dados|PC_entity|DOUT\(7) & ( !\fluxo_dados|PC_entity|DOUT\(3) & ( 
-- (!\fluxo_dados|PC_entity|DOUT\(5) & (!\fluxo_dados|PC_entity|DOUT\(2) & (!\fluxo_dados|PC_entity|DOUT\(4) $ (!\fluxo_dados|PC_entity|DOUT\(6))))) ) ) ) # ( !\fluxo_dados|PC_entity|DOUT\(7) & ( !\fluxo_dados|PC_entity|DOUT\(3) & ( 
-- (!\fluxo_dados|PC_entity|DOUT\(5) & (\fluxo_dados|PC_entity|DOUT\(4) & ((\fluxo_dados|PC_entity|DOUT\(2))))) # (\fluxo_dados|PC_entity|DOUT\(5) & ((!\fluxo_dados|PC_entity|DOUT\(2) & (\fluxo_dados|PC_entity|DOUT\(4))) # (\fluxo_dados|PC_entity|DOUT\(2) & 
-- ((!\fluxo_dados|PC_entity|DOUT\(6)))))) ) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0001000101110010001010000000000000000100001000000000000000001000",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|PC_entity|ALT_INV_DOUT\(5),
	datab => \fluxo_dados|PC_entity|ALT_INV_DOUT\(4),
	datac => \fluxo_dados|PC_entity|ALT_INV_DOUT\(6),
	datad => \fluxo_dados|PC_entity|ALT_INV_DOUT\(2),
	datae => \fluxo_dados|PC_entity|ALT_INV_DOUT\(7),
	dataf => \fluxo_dados|PC_entity|ALT_INV_DOUT\(3),
	combout => \fluxo_dados|ROM|memROM~3_combout\);

\fluxo_dados|regIFID1|DOUT[4]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|ROM|memROM~3_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIFID1|DOUT\(4));

\fluxo_dados|regIDEX1|DOUT[155]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regIFID1|DOUT\(4),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(155));

\fluxo_dados|regIFID1|DOUT[37]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|PC_Soma_Constante|Add0~13_sumout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIFID1|DOUT\(37));

\fluxo_dados|regIDEX1|DOUT[111]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regIFID1|DOUT\(37),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(111));

\fluxo_dados|ROM|memROM~2\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ROM|memROM~2_combout\ = ( \fluxo_dados|PC_entity|DOUT\(3) & ( \fluxo_dados|PC_entity|DOUT\(7) & ( (!\fluxo_dados|PC_entity|DOUT\(5) & (!\fluxo_dados|PC_entity|DOUT\(4) & (\fluxo_dados|PC_entity|DOUT\(6) & \fluxo_dados|PC_entity|DOUT\(2)))) ) 
-- ) ) # ( !\fluxo_dados|PC_entity|DOUT\(3) & ( \fluxo_dados|PC_entity|DOUT\(7) & ( (!\fluxo_dados|PC_entity|DOUT\(2) & (!\fluxo_dados|PC_entity|DOUT\(5) $ (!\fluxo_dados|PC_entity|DOUT\(4) $ (\fluxo_dados|PC_entity|DOUT\(6))))) ) ) ) # ( 
-- \fluxo_dados|PC_entity|DOUT\(3) & ( !\fluxo_dados|PC_entity|DOUT\(7) & ( (!\fluxo_dados|PC_entity|DOUT\(2) & ((!\fluxo_dados|PC_entity|DOUT\(5) & (\fluxo_dados|PC_entity|DOUT\(4))) # (\fluxo_dados|PC_entity|DOUT\(5) & (!\fluxo_dados|PC_entity|DOUT\(4) & 
-- !\fluxo_dados|PC_entity|DOUT\(6))))) ) ) ) # ( !\fluxo_dados|PC_entity|DOUT\(3) & ( !\fluxo_dados|PC_entity|DOUT\(7) & ( (!\fluxo_dados|PC_entity|DOUT\(4) & ((!\fluxo_dados|PC_entity|DOUT\(5)) # ((!\fluxo_dados|PC_entity|DOUT\(6) & 
-- \fluxo_dados|PC_entity|DOUT\(2))))) # (\fluxo_dados|PC_entity|DOUT\(4) & (!\fluxo_dados|PC_entity|DOUT\(5) $ (((!\fluxo_dados|PC_entity|DOUT\(2)))))) ) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "1001100111101010011000100000000001101001000000000000000000001000",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|PC_entity|ALT_INV_DOUT\(5),
	datab => \fluxo_dados|PC_entity|ALT_INV_DOUT\(4),
	datac => \fluxo_dados|PC_entity|ALT_INV_DOUT\(6),
	datad => \fluxo_dados|PC_entity|ALT_INV_DOUT\(2),
	datae => \fluxo_dados|PC_entity|ALT_INV_DOUT\(3),
	dataf => \fluxo_dados|PC_entity|ALT_INV_DOUT\(7),
	combout => \fluxo_dados|ROM|memROM~2_combout\);

\fluxo_dados|regIFID1|DOUT[3]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|ROM|memROM~2_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIFID1|DOUT\(3));

\fluxo_dados|regIDEX1|DOUT[154]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regIFID1|DOUT\(3),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(154));

\fluxo_dados|regIFID1|DOUT[36]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|PC_Soma_Constante|Add0~9_sumout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIFID1|DOUT\(36));

\fluxo_dados|regIDEX1|DOUT[110]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regIFID1|DOUT\(36),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(110));

\fluxo_dados|ROM|memROM~1\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ROM|memROM~1_combout\ = ( \fluxo_dados|PC_entity|DOUT\(4) & ( (!\fluxo_dados|PC_entity|DOUT\(3) & ((!\fluxo_dados|PC_entity|DOUT\(2)) # (!\fluxo_dados|PC_entity|DOUT\(5)))) ) ) # ( !\fluxo_dados|PC_entity|DOUT\(4) & ( 
-- (!\fluxo_dados|PC_entity|DOUT\(3) & (((!\fluxo_dados|PC_entity|DOUT\(6) & \fluxo_dados|PC_entity|DOUT\(5))))) # (\fluxo_dados|PC_entity|DOUT\(3) & (\fluxo_dados|PC_entity|DOUT\(2) & ((!\fluxo_dados|PC_entity|DOUT\(5)) # 
-- (\fluxo_dados|PC_entity|DOUT\(6))))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000010111000001111100001010000000000101110000011111000010100000",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|PC_entity|ALT_INV_DOUT\(2),
	datab => \fluxo_dados|PC_entity|ALT_INV_DOUT\(6),
	datac => \fluxo_dados|PC_entity|ALT_INV_DOUT\(3),
	datad => \fluxo_dados|PC_entity|ALT_INV_DOUT\(5),
	datae => \fluxo_dados|PC_entity|ALT_INV_DOUT\(4),
	combout => \fluxo_dados|ROM|memROM~1_combout\);

\fluxo_dados|regIFID1|DOUT[2]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|ROM|memROM~1_combout\,
	sclr => \fluxo_dados|PC_entity|DOUT\(7),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIFID1|DOUT\(2));

\fluxo_dados|regIDEX1|DOUT[153]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regIFID1|DOUT\(2),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(153));

\fluxo_dados|regIFID1|DOUT[35]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|PC_Soma_Constante|Add0~5_sumout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIFID1|DOUT\(35));

\fluxo_dados|regIDEX1|DOUT[109]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regIFID1|DOUT\(35),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(109));

\fluxo_dados|ROM|memROM~0\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ROM|memROM~0_combout\ = ( \fluxo_dados|PC_entity|DOUT\(6) & ( \fluxo_dados|PC_entity|DOUT\(7) & ( (!\fluxo_dados|PC_entity|DOUT\(4) & (!\fluxo_dados|PC_entity|DOUT\(5) & (!\fluxo_dados|PC_entity|DOUT\(2) $ (\fluxo_dados|PC_entity|DOUT\(3))))) 
-- ) ) ) # ( !\fluxo_dados|PC_entity|DOUT\(6) & ( \fluxo_dados|PC_entity|DOUT\(7) & ( (!\fluxo_dados|PC_entity|DOUT\(2) & (!\fluxo_dados|PC_entity|DOUT\(3) & (!\fluxo_dados|PC_entity|DOUT\(4) $ (!\fluxo_dados|PC_entity|DOUT\(5))))) ) ) ) # ( 
-- \fluxo_dados|PC_entity|DOUT\(6) & ( !\fluxo_dados|PC_entity|DOUT\(7) & ( (!\fluxo_dados|PC_entity|DOUT\(3) & (\fluxo_dados|PC_entity|DOUT\(4) & (!\fluxo_dados|PC_entity|DOUT\(2) $ (!\fluxo_dados|PC_entity|DOUT\(5))))) # (\fluxo_dados|PC_entity|DOUT\(3) & 
-- ((!\fluxo_dados|PC_entity|DOUT\(5) & (!\fluxo_dados|PC_entity|DOUT\(2))) # (\fluxo_dados|PC_entity|DOUT\(5) & ((!\fluxo_dados|PC_entity|DOUT\(4)))))) ) ) ) # ( !\fluxo_dados|PC_entity|DOUT\(6) & ( !\fluxo_dados|PC_entity|DOUT\(7) & ( 
-- (!\fluxo_dados|PC_entity|DOUT\(3) & (!\fluxo_dados|PC_entity|DOUT\(5) $ (((!\fluxo_dados|PC_entity|DOUT\(2)) # (!\fluxo_dados|PC_entity|DOUT\(4)))))) # (\fluxo_dados|PC_entity|DOUT\(3) & ((!\fluxo_dados|PC_entity|DOUT\(4) & 
-- (!\fluxo_dados|PC_entity|DOUT\(2))) # (\fluxo_dados|PC_entity|DOUT\(4) & ((!\fluxo_dados|PC_entity|DOUT\(5)))))) ) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0010011111101000001001100011100000001000100000001001000000000000",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|PC_entity|ALT_INV_DOUT\(2),
	datab => \fluxo_dados|PC_entity|ALT_INV_DOUT\(3),
	datac => \fluxo_dados|PC_entity|ALT_INV_DOUT\(4),
	datad => \fluxo_dados|PC_entity|ALT_INV_DOUT\(5),
	datae => \fluxo_dados|PC_entity|ALT_INV_DOUT\(6),
	dataf => \fluxo_dados|PC_entity|ALT_INV_DOUT\(7),
	combout => \fluxo_dados|ROM|memROM~0_combout\);

\fluxo_dados|regIFID1|DOUT[1]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|ROM|memROM~0_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIFID1|DOUT\(1));

\fluxo_dados|regIDEX1|DOUT[152]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regIFID1|DOUT\(1),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(152));

\fluxo_dados|Add0~1\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|Add0~1_sumout\ = SUM(( \fluxo_dados|regIDEX1|DOUT\(108) ) + ( \fluxo_dados|regIDEX1|DOUT\(151) ) + ( !VCC ))
-- \fluxo_dados|Add0~2\ = CARRY(( \fluxo_dados|regIDEX1|DOUT\(108) ) + ( \fluxo_dados|regIDEX1|DOUT\(151) ) + ( !VCC ))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000000000111111110000000000000000000000000000000011111111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	datad => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(108),
	dataf => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(151),
	cin => GND,
	sumout => \fluxo_dados|Add0~1_sumout\,
	cout => \fluxo_dados|Add0~2\);

\fluxo_dados|Add0~5\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|Add0~5_sumout\ = SUM(( \fluxo_dados|regIDEX1|DOUT\(109) ) + ( \fluxo_dados|regIDEX1|DOUT\(152) ) + ( \fluxo_dados|Add0~2\ ))
-- \fluxo_dados|Add0~6\ = CARRY(( \fluxo_dados|regIDEX1|DOUT\(109) ) + ( \fluxo_dados|regIDEX1|DOUT\(152) ) + ( \fluxo_dados|Add0~2\ ))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000000000111111110000000000000000000000000000000011111111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	datad => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(109),
	dataf => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(152),
	cin => \fluxo_dados|Add0~2\,
	sumout => \fluxo_dados|Add0~5_sumout\,
	cout => \fluxo_dados|Add0~6\);

\fluxo_dados|Add0~9\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|Add0~9_sumout\ = SUM(( \fluxo_dados|regIDEX1|DOUT\(110) ) + ( \fluxo_dados|regIDEX1|DOUT\(153) ) + ( \fluxo_dados|Add0~6\ ))
-- \fluxo_dados|Add0~10\ = CARRY(( \fluxo_dados|regIDEX1|DOUT\(110) ) + ( \fluxo_dados|regIDEX1|DOUT\(153) ) + ( \fluxo_dados|Add0~6\ ))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000000000111111110000000000000000000000000000000011111111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	datad => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(110),
	dataf => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(153),
	cin => \fluxo_dados|Add0~6\,
	sumout => \fluxo_dados|Add0~9_sumout\,
	cout => \fluxo_dados|Add0~10\);

\fluxo_dados|Add0~13\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|Add0~13_sumout\ = SUM(( \fluxo_dados|regIDEX1|DOUT\(111) ) + ( \fluxo_dados|regIDEX1|DOUT\(154) ) + ( \fluxo_dados|Add0~10\ ))
-- \fluxo_dados|Add0~14\ = CARRY(( \fluxo_dados|regIDEX1|DOUT\(111) ) + ( \fluxo_dados|regIDEX1|DOUT\(154) ) + ( \fluxo_dados|Add0~10\ ))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000000000111111110000000000000000000000000000000011111111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	datad => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(111),
	dataf => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(154),
	cin => \fluxo_dados|Add0~10\,
	sumout => \fluxo_dados|Add0~13_sumout\,
	cout => \fluxo_dados|Add0~14\);

\fluxo_dados|Add0~17\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|Add0~17_sumout\ = SUM(( \fluxo_dados|regIDEX1|DOUT\(112) ) + ( \fluxo_dados|regIDEX1|DOUT\(155) ) + ( \fluxo_dados|Add0~14\ ))
-- \fluxo_dados|Add0~18\ = CARRY(( \fluxo_dados|regIDEX1|DOUT\(112) ) + ( \fluxo_dados|regIDEX1|DOUT\(155) ) + ( \fluxo_dados|Add0~14\ ))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000000000111111110000000000000000000000000000000011111111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	datad => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(112),
	dataf => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(155),
	cin => \fluxo_dados|Add0~14\,
	sumout => \fluxo_dados|Add0~17_sumout\,
	cout => \fluxo_dados|Add0~18\);

\fluxo_dados|Add0~21\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|Add0~21_sumout\ = SUM(( \fluxo_dados|regIDEX1|DOUT\(113) ) + ( \fluxo_dados|regIDEX1|DOUT\(156) ) + ( \fluxo_dados|Add0~18\ ))
-- \fluxo_dados|Add0~22\ = CARRY(( \fluxo_dados|regIDEX1|DOUT\(113) ) + ( \fluxo_dados|regIDEX1|DOUT\(156) ) + ( \fluxo_dados|Add0~18\ ))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000000000111111110000000000000000000000000000000011111111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	datad => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(113),
	dataf => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(156),
	cin => \fluxo_dados|Add0~18\,
	sumout => \fluxo_dados|Add0~21_sumout\,
	cout => \fluxo_dados|Add0~22\);

\fluxo_dados|ROM|memROM~5\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ROM|memROM~5_combout\ = ( \fluxo_dados|PC_entity|DOUT\(7) & ( (!\fluxo_dados|PC_entity|DOUT\(2) & (!\fluxo_dados|PC_entity|DOUT\(5) & (!\fluxo_dados|PC_entity|DOUT\(6) $ (!\fluxo_dados|PC_entity|DOUT\(4))))) ) ) # ( 
-- !\fluxo_dados|PC_entity|DOUT\(7) & ( (!\fluxo_dados|PC_entity|DOUT\(4) & (\fluxo_dados|PC_entity|DOUT\(2) & (\fluxo_dados|PC_entity|DOUT\(5) & !\fluxo_dados|PC_entity|DOUT\(6)))) # (\fluxo_dados|PC_entity|DOUT\(4) & (!\fluxo_dados|PC_entity|DOUT\(2) $ 
-- ((!\fluxo_dados|PC_entity|DOUT\(5))))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0001000001100110000010001000000000010000011001100000100010000000",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|PC_entity|ALT_INV_DOUT\(2),
	datab => \fluxo_dados|PC_entity|ALT_INV_DOUT\(5),
	datac => \fluxo_dados|PC_entity|ALT_INV_DOUT\(6),
	datad => \fluxo_dados|PC_entity|ALT_INV_DOUT\(4),
	datae => \fluxo_dados|PC_entity|ALT_INV_DOUT\(7),
	combout => \fluxo_dados|ROM|memROM~5_combout\);

\fluxo_dados|regIFID1|DOUT[15]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|ROM|memROM~5_combout\,
	sclr => \fluxo_dados|PC_entity|DOUT\(3),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIFID1|DOUT\(15));

\fluxo_dados|regIDEX1|DOUT[41]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regIFID1|DOUT\(15),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(41));

\fluxo_dados|ROM|memROM~7\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ROM|memROM~7_combout\ = (!\fluxo_dados|PC_entity|DOUT\(3) & (!\fluxo_dados|PC_entity|DOUT\(4) & (!\fluxo_dados|PC_entity|DOUT\(5) & !\fluxo_dados|PC_entity|DOUT\(7))))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "1000000000000000100000000000000010000000000000001000000000000000",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|PC_entity|ALT_INV_DOUT\(3),
	datab => \fluxo_dados|PC_entity|ALT_INV_DOUT\(4),
	datac => \fluxo_dados|PC_entity|ALT_INV_DOUT\(5),
	datad => \fluxo_dados|PC_entity|ALT_INV_DOUT\(7),
	combout => \fluxo_dados|ROM|memROM~7_combout\);

\fluxo_dados|regIFID1|DOUT[31]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|ROM|memROM~7_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIFID1|DOUT\(31));

\fluxo_dados|ROM|memROM~18\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ROM|memROM~18_combout\ = ( !\fluxo_dados|PC_entity|DOUT\(7) & ( \fluxo_dados|PC_entity|DOUT\(3) & ( (!\fluxo_dados|PC_entity|DOUT\(5) & (\fluxo_dados|PC_entity|DOUT\(4) & (!\fluxo_dados|PC_entity|DOUT\(6) & \fluxo_dados|PC_entity|DOUT\(2)))) 
-- # (\fluxo_dados|PC_entity|DOUT\(5) & (!\fluxo_dados|PC_entity|DOUT\(4) & (\fluxo_dados|PC_entity|DOUT\(6)))) ) ) ) # ( \fluxo_dados|PC_entity|DOUT\(7) & ( !\fluxo_dados|PC_entity|DOUT\(3) & ( (!\fluxo_dados|PC_entity|DOUT\(5) & 
-- (!\fluxo_dados|PC_entity|DOUT\(2) & (!\fluxo_dados|PC_entity|DOUT\(4) $ (!\fluxo_dados|PC_entity|DOUT\(6))))) ) ) ) # ( !\fluxo_dados|PC_entity|DOUT\(7) & ( !\fluxo_dados|PC_entity|DOUT\(3) & ( (!\fluxo_dados|PC_entity|DOUT\(5) & 
-- (\fluxo_dados|PC_entity|DOUT\(4) & ((\fluxo_dados|PC_entity|DOUT\(2))))) # (\fluxo_dados|PC_entity|DOUT\(5) & (((!\fluxo_dados|PC_entity|DOUT\(6) & !\fluxo_dados|PC_entity|DOUT\(2))))) ) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0101000000100010001010000000000000000100001001000000000000000000",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|PC_entity|ALT_INV_DOUT\(5),
	datab => \fluxo_dados|PC_entity|ALT_INV_DOUT\(4),
	datac => \fluxo_dados|PC_entity|ALT_INV_DOUT\(6),
	datad => \fluxo_dados|PC_entity|ALT_INV_DOUT\(2),
	datae => \fluxo_dados|PC_entity|ALT_INV_DOUT\(7),
	dataf => \fluxo_dados|PC_entity|ALT_INV_DOUT\(3),
	combout => \fluxo_dados|ROM|memROM~18_combout\);

\fluxo_dados|regIFID1|DOUT[28]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|ROM|memROM~18_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIFID1|DOUT\(28));

\fluxo_dados|ROM|memROM~17\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ROM|memROM~17_combout\ = ( !\fluxo_dados|PC_entity|DOUT\(7) & ( \fluxo_dados|PC_entity|DOUT\(5) & ( (!\fluxo_dados|PC_entity|DOUT\(4) & ((!\fluxo_dados|PC_entity|DOUT\(6) & (!\fluxo_dados|PC_entity|DOUT\(3) & 
-- !\fluxo_dados|PC_entity|DOUT\(2))) # (\fluxo_dados|PC_entity|DOUT\(6) & (\fluxo_dados|PC_entity|DOUT\(3) & \fluxo_dados|PC_entity|DOUT\(2))))) ) ) ) # ( \fluxo_dados|PC_entity|DOUT\(7) & ( !\fluxo_dados|PC_entity|DOUT\(5) & ( 
-- (!\fluxo_dados|PC_entity|DOUT\(6) & (\fluxo_dados|PC_entity|DOUT\(4) & (!\fluxo_dados|PC_entity|DOUT\(3) & !\fluxo_dados|PC_entity|DOUT\(2)))) # (\fluxo_dados|PC_entity|DOUT\(6) & (!\fluxo_dados|PC_entity|DOUT\(4) & (\fluxo_dados|PC_entity|DOUT\(3) & 
-- \fluxo_dados|PC_entity|DOUT\(2)))) ) ) ) # ( !\fluxo_dados|PC_entity|DOUT\(7) & ( !\fluxo_dados|PC_entity|DOUT\(5) & ( (!\fluxo_dados|PC_entity|DOUT\(3) & ((!\fluxo_dados|PC_entity|DOUT\(4)) # (\fluxo_dados|PC_entity|DOUT\(2)))) ) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "1100000011110000001000000000010010000000000001000000000000000000",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|PC_entity|ALT_INV_DOUT\(6),
	datab => \fluxo_dados|PC_entity|ALT_INV_DOUT\(4),
	datac => \fluxo_dados|PC_entity|ALT_INV_DOUT\(3),
	datad => \fluxo_dados|PC_entity|ALT_INV_DOUT\(2),
	datae => \fluxo_dados|PC_entity|ALT_INV_DOUT\(7),
	dataf => \fluxo_dados|PC_entity|ALT_INV_DOUT\(5),
	combout => \fluxo_dados|ROM|memROM~17_combout\);

\fluxo_dados|regIFID1|DOUT[26]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|ROM|memROM~17_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIFID1|DOUT\(26));

\fluxo_dados|ROM|memROM~8\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ROM|memROM~8_combout\ = ( \fluxo_dados|PC_entity|DOUT\(3) & ( (!\fluxo_dados|PC_entity|DOUT\(4) & (\fluxo_dados|PC_entity|DOUT\(6) & ((\fluxo_dados|PC_entity|DOUT\(5))))) # (\fluxo_dados|PC_entity|DOUT\(4) & (!\fluxo_dados|PC_entity|DOUT\(5) 
-- & ((!\fluxo_dados|PC_entity|DOUT\(6)) # (!\fluxo_dados|PC_entity|DOUT\(2))))) ) ) # ( !\fluxo_dados|PC_entity|DOUT\(3) & ( (!\fluxo_dados|PC_entity|DOUT\(5) & ((!\fluxo_dados|PC_entity|DOUT\(2) $ (\fluxo_dados|PC_entity|DOUT\(4))))) # 
-- (\fluxo_dados|PC_entity|DOUT\(5) & ((!\fluxo_dados|PC_entity|DOUT\(6) & ((!\fluxo_dados|PC_entity|DOUT\(4)))) # (\fluxo_dados|PC_entity|DOUT\(6) & (!\fluxo_dados|PC_entity|DOUT\(2) & \fluxo_dados|PC_entity|DOUT\(4))))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "1100001110100100000011100101000011000011101001000000111001010000",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|PC_entity|ALT_INV_DOUT\(6),
	datab => \fluxo_dados|PC_entity|ALT_INV_DOUT\(2),
	datac => \fluxo_dados|PC_entity|ALT_INV_DOUT\(4),
	datad => \fluxo_dados|PC_entity|ALT_INV_DOUT\(5),
	datae => \fluxo_dados|PC_entity|ALT_INV_DOUT\(3),
	combout => \fluxo_dados|ROM|memROM~8_combout\);

\fluxo_dados|regIFID1|DOUT[29]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|ROM|memROM~8_combout\,
	sclr => \fluxo_dados|PC_entity|DOUT\(7),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIFID1|DOUT\(29));

\UC|Equal8~0\ : cyclonev_lcell_comb
-- Equation(s):
-- \UC|Equal8~0_combout\ = ( !\fluxo_dados|regIFID1|DOUT\(29) & ( (\fluxo_dados|regIFID1|DOUT\(27) & (!\fluxo_dados|regIFID1|DOUT\(31) & (!\fluxo_dados|regIFID1|DOUT\(28) & \fluxo_dados|regIFID1|DOUT\(26)))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000001000000000000000000000000000000010000000000000000000000",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regIFID1|ALT_INV_DOUT\(27),
	datab => \fluxo_dados|regIFID1|ALT_INV_DOUT\(31),
	datac => \fluxo_dados|regIFID1|ALT_INV_DOUT\(28),
	datad => \fluxo_dados|regIFID1|ALT_INV_DOUT\(26),
	datae => \fluxo_dados|regIFID1|ALT_INV_DOUT\(29),
	combout => \UC|Equal8~0_combout\);

\fluxo_dados|regIDEX1|DOUT[147]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \UC|Equal8~0_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(147));

\UC|Equal9~0\ : cyclonev_lcell_comb
-- Equation(s):
-- \UC|Equal9~0_combout\ = ( !\fluxo_dados|regIFID1|DOUT\(29) & ( (!\fluxo_dados|regIFID1|DOUT\(27) & (!\fluxo_dados|regIFID1|DOUT\(31) & (!\fluxo_dados|regIFID1|DOUT\(28) & !\fluxo_dados|regIFID1|DOUT\(26)))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "1000000000000000000000000000000010000000000000000000000000000000",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regIFID1|ALT_INV_DOUT\(27),
	datab => \fluxo_dados|regIFID1|ALT_INV_DOUT\(31),
	datac => \fluxo_dados|regIFID1|ALT_INV_DOUT\(28),
	datad => \fluxo_dados|regIFID1|ALT_INV_DOUT\(26),
	datae => \fluxo_dados|regIFID1|ALT_INV_DOUT\(29),
	combout => \UC|Equal9~0_combout\);

\fluxo_dados|regIDEX1|DOUT[138]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \UC|Equal9~0_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(138));

\fluxo_dados|mux_rt_rd|saida_MUX[2]~0\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|mux_rt_rd|saida_MUX[2]~0_combout\ = ((\fluxo_dados|regIDEX1|DOUT\(41) & \fluxo_dados|regIDEX1|DOUT\(138))) # (\fluxo_dados|regIDEX1|DOUT\(147))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0011011100110111001101110011011100110111001101110011011100110111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(41),
	datab => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(147),
	datac => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(138),
	combout => \fluxo_dados|mux_rt_rd|saida_MUX[2]~0_combout\);

\fluxo_dados|regEXMEM1|DOUT[4]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|mux_rt_rd|saida_MUX[2]~0_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regEXMEM1|DOUT\(4));

\fluxo_dados|regMEMWB1|DOUT[4]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regEXMEM1|DOUT\(4),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regMEMWB1|DOUT\(4));

\fluxo_dados|bancoRegs|registrador_rtl_1_bypass[9]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regMEMWB1|DOUT\(4),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(9));

\fluxo_dados|ROM|memROM~9\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ROM|memROM~9_combout\ = ( \fluxo_dados|PC_entity|DOUT\(6) & ( \fluxo_dados|PC_entity|DOUT\(7) & ( (!\fluxo_dados|PC_entity|DOUT\(2) & (!\fluxo_dados|PC_entity|DOUT\(3) & (\fluxo_dados|PC_entity|DOUT\(4) & \fluxo_dados|PC_entity|DOUT\(5)))) ) 
-- ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000000000000000000000000000000000000000000000000000001000",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|PC_entity|ALT_INV_DOUT\(2),
	datab => \fluxo_dados|PC_entity|ALT_INV_DOUT\(3),
	datac => \fluxo_dados|PC_entity|ALT_INV_DOUT\(4),
	datad => \fluxo_dados|PC_entity|ALT_INV_DOUT\(5),
	datae => \fluxo_dados|PC_entity|ALT_INV_DOUT\(6),
	dataf => \fluxo_dados|PC_entity|ALT_INV_DOUT\(7),
	combout => \fluxo_dados|ROM|memROM~9_combout\);

\fluxo_dados|bancoRegs|registrador_rtl_1_bypass[10]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|ROM|memROM~9_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(10));

\UC|palavraControle[0]\ : cyclonev_lcell_comb
-- Equation(s):
-- \UC|palavraControle\(0) = ( \fluxo_dados|regIFID1|DOUT\(29) & ( (!\fluxo_dados|regIFID1|DOUT\(31) & ((!\fluxo_dados|regIFID1|DOUT\(28) & ((!\fluxo_dados|regIFID1|DOUT\(26)))) # (\fluxo_dados|regIFID1|DOUT\(28) & ((!\fluxo_dados|regIFID1|DOUT\(27)) # 
-- (\fluxo_dados|regIFID1|DOUT\(26)))))) ) ) # ( !\fluxo_dados|regIFID1|DOUT\(29) & ( (!\fluxo_dados|regIFID1|DOUT\(28) & ((!\fluxo_dados|regIFID1|DOUT\(27) & (!\fluxo_dados|regIFID1|DOUT\(31) & !\fluxo_dados|regIFID1|DOUT\(26))) # 
-- (\fluxo_dados|regIFID1|DOUT\(27) & ((\fluxo_dados|regIFID1|DOUT\(26)))))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "1000000001010000110010000000110010000000010100001100100000001100",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regIFID1|ALT_INV_DOUT\(27),
	datab => \fluxo_dados|regIFID1|ALT_INV_DOUT\(31),
	datac => \fluxo_dados|regIFID1|ALT_INV_DOUT\(28),
	datad => \fluxo_dados|regIFID1|ALT_INV_DOUT\(26),
	datae => \fluxo_dados|regIFID1|ALT_INV_DOUT\(29),
	combout => \UC|palavraControle\(0));

\fluxo_dados|regIDEX1|DOUT[145]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \UC|palavraControle\(0),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(145));

\fluxo_dados|regEXMEM1|DOUT[103]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regIDEX1|DOUT\(145),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regEXMEM1|DOUT\(103));

\fluxo_dados|regMEMWB1|DOUT[101]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regEXMEM1|DOUT\(103),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regMEMWB1|DOUT\(101));

\fluxo_dados|bancoRegs|registrador_rtl_1_bypass[0]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regMEMWB1|DOUT\(101),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(0));

\fluxo_dados|ROM|memROM~12\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ROM|memROM~12_combout\ = ( !\fluxo_dados|PC_entity|DOUT\(2) & ( !\fluxo_dados|PC_entity|DOUT\(3) & ( (!\fluxo_dados|PC_entity|DOUT\(4) & (!\fluxo_dados|PC_entity|DOUT\(5) & ((!\fluxo_dados|PC_entity|DOUT\(7)) # 
-- (\fluxo_dados|PC_entity|DOUT\(6))))) # (\fluxo_dados|PC_entity|DOUT\(4) & (!\fluxo_dados|PC_entity|DOUT\(6) & (!\fluxo_dados|PC_entity|DOUT\(7) $ (!\fluxo_dados|PC_entity|DOUT\(5))))) ) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "1101001000001000000000000000000000000000000000000000000000000000",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|PC_entity|ALT_INV_DOUT\(6),
	datab => \fluxo_dados|PC_entity|ALT_INV_DOUT\(7),
	datac => \fluxo_dados|PC_entity|ALT_INV_DOUT\(4),
	datad => \fluxo_dados|PC_entity|ALT_INV_DOUT\(5),
	datae => \fluxo_dados|PC_entity|ALT_INV_DOUT\(2),
	dataf => \fluxo_dados|PC_entity|ALT_INV_DOUT\(3),
	combout => \fluxo_dados|ROM|memROM~12_combout\);

\fluxo_dados|regIFID1|DOUT[16]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|ROM|memROM~12_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIFID1|DOUT\(16));

\fluxo_dados|regIDEX1|DOUT[5]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regIFID1|DOUT\(16),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(5));

\fluxo_dados|mux_rt_rd|saida_MUX[0]~1\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|mux_rt_rd|saida_MUX[0]~1_combout\ = ((!\fluxo_dados|regIDEX1|DOUT\(138) & \fluxo_dados|regIDEX1|DOUT\(5))) # (\fluxo_dados|mux_rt_rd|saida_MUX[2]~0_combout\)

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0010111100101111001011110010111100101111001011110010111100101111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(138),
	datab => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(5),
	datac => \fluxo_dados|mux_rt_rd|ALT_INV_saida_MUX[2]~0_combout\,
	combout => \fluxo_dados|mux_rt_rd|saida_MUX[0]~1_combout\);

\fluxo_dados|regEXMEM1|DOUT[0]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|mux_rt_rd|saida_MUX[0]~1_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regEXMEM1|DOUT\(0));

\fluxo_dados|regMEMWB1|DOUT[0]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regEXMEM1|DOUT\(0),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regMEMWB1|DOUT\(0));

\fluxo_dados|bancoRegs|registrador_rtl_1_bypass[1]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regMEMWB1|DOUT\(0),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(1));

\fluxo_dados|ROM|memROM~16\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ROM|memROM~16_combout\ = ( !\fluxo_dados|PC_entity|DOUT\(7) & ( \fluxo_dados|PC_entity|DOUT\(2) & ( (!\fluxo_dados|PC_entity|DOUT\(4) & ((!\fluxo_dados|PC_entity|DOUT\(5) & (\fluxo_dados|PC_entity|DOUT\(3))) # (\fluxo_dados|PC_entity|DOUT\(5) 
-- & (!\fluxo_dados|PC_entity|DOUT\(3) & !\fluxo_dados|PC_entity|DOUT\(6))))) ) ) ) # ( \fluxo_dados|PC_entity|DOUT\(7) & ( !\fluxo_dados|PC_entity|DOUT\(2) & ( (\fluxo_dados|PC_entity|DOUT\(5) & (!\fluxo_dados|PC_entity|DOUT\(3) & 
-- (!\fluxo_dados|PC_entity|DOUT\(4) $ (\fluxo_dados|PC_entity|DOUT\(6))))) ) ) ) # ( !\fluxo_dados|PC_entity|DOUT\(7) & ( !\fluxo_dados|PC_entity|DOUT\(2) & ( (!\fluxo_dados|PC_entity|DOUT\(4) & (\fluxo_dados|PC_entity|DOUT\(3) & 
-- ((!\fluxo_dados|PC_entity|DOUT\(5)) # (!\fluxo_dados|PC_entity|DOUT\(6))))) # (\fluxo_dados|PC_entity|DOUT\(4) & ((!\fluxo_dados|PC_entity|DOUT\(5)) # ((!\fluxo_dados|PC_entity|DOUT\(3) & \fluxo_dados|PC_entity|DOUT\(6))))) ) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0010111000111010010000000001000001001000000010000000000000000000",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|PC_entity|ALT_INV_DOUT\(5),
	datab => \fluxo_dados|PC_entity|ALT_INV_DOUT\(4),
	datac => \fluxo_dados|PC_entity|ALT_INV_DOUT\(3),
	datad => \fluxo_dados|PC_entity|ALT_INV_DOUT\(6),
	datae => \fluxo_dados|PC_entity|ALT_INV_DOUT\(7),
	dataf => \fluxo_dados|PC_entity|ALT_INV_DOUT\(2),
	combout => \fluxo_dados|ROM|memROM~16_combout\);

\fluxo_dados|bancoRegs|registrador_rtl_1_bypass[2]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|ROM|memROM~16_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(2));

\fluxo_dados|ROM|memROM~13\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ROM|memROM~13_combout\ = ( \fluxo_dados|PC_entity|DOUT\(2) & ( \fluxo_dados|PC_entity|DOUT\(6) & ( (!\fluxo_dados|PC_entity|DOUT\(5) & (!\fluxo_dados|PC_entity|DOUT\(4) & (\fluxo_dados|PC_entity|DOUT\(3) & !\fluxo_dados|PC_entity|DOUT\(7)))) 
-- ) ) ) # ( !\fluxo_dados|PC_entity|DOUT\(2) & ( \fluxo_dados|PC_entity|DOUT\(6) & ( (!\fluxo_dados|PC_entity|DOUT\(5) & ((!\fluxo_dados|PC_entity|DOUT\(4) & (!\fluxo_dados|PC_entity|DOUT\(3) $ (!\fluxo_dados|PC_entity|DOUT\(7)))) # 
-- (\fluxo_dados|PC_entity|DOUT\(4) & (!\fluxo_dados|PC_entity|DOUT\(3) & !\fluxo_dados|PC_entity|DOUT\(7))))) ) ) ) # ( \fluxo_dados|PC_entity|DOUT\(2) & ( !\fluxo_dados|PC_entity|DOUT\(6) & ( (!\fluxo_dados|PC_entity|DOUT\(4) & 
-- (\fluxo_dados|PC_entity|DOUT\(3) & !\fluxo_dados|PC_entity|DOUT\(7))) ) ) ) # ( !\fluxo_dados|PC_entity|DOUT\(2) & ( !\fluxo_dados|PC_entity|DOUT\(6) & ( (!\fluxo_dados|PC_entity|DOUT\(4) & ((!\fluxo_dados|PC_entity|DOUT\(3) $ 
-- (!\fluxo_dados|PC_entity|DOUT\(7))))) # (\fluxo_dados|PC_entity|DOUT\(4) & (!\fluxo_dados|PC_entity|DOUT\(3) & ((!\fluxo_dados|PC_entity|DOUT\(7)) # (\fluxo_dados|PC_entity|DOUT\(5))))) ) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0011110011010000000011000000000000101000100000000000100000000000",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|PC_entity|ALT_INV_DOUT\(5),
	datab => \fluxo_dados|PC_entity|ALT_INV_DOUT\(4),
	datac => \fluxo_dados|PC_entity|ALT_INV_DOUT\(3),
	datad => \fluxo_dados|PC_entity|ALT_INV_DOUT\(7),
	datae => \fluxo_dados|PC_entity|ALT_INV_DOUT\(2),
	dataf => \fluxo_dados|PC_entity|ALT_INV_DOUT\(6),
	combout => \fluxo_dados|ROM|memROM~13_combout\);

\fluxo_dados|regIFID1|DOUT[17]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|ROM|memROM~13_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIFID1|DOUT\(17));

\fluxo_dados|regIDEX1|DOUT[6]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regIFID1|DOUT\(17),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(6));

\fluxo_dados|mux_rt_rd|saida_MUX[1]~2\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|mux_rt_rd|saida_MUX[1]~2_combout\ = ((!\fluxo_dados|regIDEX1|DOUT\(138) & \fluxo_dados|regIDEX1|DOUT\(6))) # (\fluxo_dados|mux_rt_rd|saida_MUX[2]~0_combout\)

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0011101100111011001110110011101100111011001110110011101100111011",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(138),
	datab => \fluxo_dados|mux_rt_rd|ALT_INV_saida_MUX[2]~0_combout\,
	datac => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(6),
	combout => \fluxo_dados|mux_rt_rd|saida_MUX[1]~2_combout\);

\fluxo_dados|regEXMEM1|DOUT[1]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|mux_rt_rd|saida_MUX[1]~2_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regEXMEM1|DOUT\(1));

\fluxo_dados|regMEMWB1|DOUT[1]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regEXMEM1|DOUT\(1),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regMEMWB1|DOUT\(1));

\fluxo_dados|bancoRegs|registrador_rtl_1_bypass[3]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regMEMWB1|DOUT\(1),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(3));

\fluxo_dados|bancoRegs|registrador_rtl_1_bypass[4]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|ROM|memROM~9_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(4));

\fluxo_dados|bancoRegs|registrador~38\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|bancoRegs|registrador~38_combout\ = ( \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(4) & ( (\fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(0) & (\fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(3) & 
-- (!\fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(1) $ (\fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(2))))) ) ) # ( !\fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(4) & ( (\fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(0) & 
-- (!\fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(3) & (!\fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(1) $ (\fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(2))))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0100000100000000000000000100000101000001000000000000000001000001",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(0),
	datab => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(1),
	datac => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(2),
	datad => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(3),
	datae => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(4),
	combout => \fluxo_dados|bancoRegs|registrador~38_combout\);

\fluxo_dados|ROM|memROM~14\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ROM|memROM~14_combout\ = ( !\fluxo_dados|PC_entity|DOUT\(6) & ( \fluxo_dados|PC_entity|DOUT\(7) & ( (!\fluxo_dados|PC_entity|DOUT\(2) & (!\fluxo_dados|PC_entity|DOUT\(3) & (\fluxo_dados|PC_entity|DOUT\(4) & !\fluxo_dados|PC_entity|DOUT\(5)))) 
-- ) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000000000000000000000000000001000000000000000000000000000",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|PC_entity|ALT_INV_DOUT\(2),
	datab => \fluxo_dados|PC_entity|ALT_INV_DOUT\(3),
	datac => \fluxo_dados|PC_entity|ALT_INV_DOUT\(4),
	datad => \fluxo_dados|PC_entity|ALT_INV_DOUT\(5),
	datae => \fluxo_dados|PC_entity|ALT_INV_DOUT\(6),
	dataf => \fluxo_dados|PC_entity|ALT_INV_DOUT\(7),
	combout => \fluxo_dados|ROM|memROM~14_combout\);

\fluxo_dados|regIFID1|DOUT[18]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|ROM|memROM~14_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIFID1|DOUT\(18));

\fluxo_dados|regIDEX1|DOUT[7]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regIFID1|DOUT\(18),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(7));

\fluxo_dados|mux_rt_rd|saida_MUX[2]~3\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|mux_rt_rd|saida_MUX[2]~3_combout\ = ((!\fluxo_dados|regIDEX1|DOUT\(138) & \fluxo_dados|regIDEX1|DOUT\(7))) # (\fluxo_dados|mux_rt_rd|saida_MUX[2]~0_combout\)

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0011101100111011001110110011101100111011001110110011101100111011",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(138),
	datab => \fluxo_dados|mux_rt_rd|ALT_INV_saida_MUX[2]~0_combout\,
	datac => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(7),
	combout => \fluxo_dados|mux_rt_rd|saida_MUX[2]~3_combout\);

\fluxo_dados|regEXMEM1|DOUT[2]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|mux_rt_rd|saida_MUX[2]~3_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regEXMEM1|DOUT\(2));

\fluxo_dados|regMEMWB1|DOUT[2]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regEXMEM1|DOUT\(2),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regMEMWB1|DOUT\(2));

\fluxo_dados|bancoRegs|registrador_rtl_1_bypass[5]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regMEMWB1|DOUT\(2),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(5));

\fluxo_dados|ROM|memROM~10\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ROM|memROM~10_combout\ = ( \fluxo_dados|PC_entity|DOUT\(6) & ( \fluxo_dados|PC_entity|DOUT\(7) & ( (!\fluxo_dados|PC_entity|DOUT\(2) & (!\fluxo_dados|PC_entity|DOUT\(3) & (\fluxo_dados|PC_entity|DOUT\(4) & \fluxo_dados|PC_entity|DOUT\(5)))) ) 
-- ) ) # ( \fluxo_dados|PC_entity|DOUT\(6) & ( !\fluxo_dados|PC_entity|DOUT\(7) & ( (\fluxo_dados|PC_entity|DOUT\(2) & (\fluxo_dados|PC_entity|DOUT\(3) & (!\fluxo_dados|PC_entity|DOUT\(4) & \fluxo_dados|PC_entity|DOUT\(5)))) ) ) ) # ( 
-- !\fluxo_dados|PC_entity|DOUT\(6) & ( !\fluxo_dados|PC_entity|DOUT\(7) & ( (!\fluxo_dados|PC_entity|DOUT\(2) & (!\fluxo_dados|PC_entity|DOUT\(3) & (!\fluxo_dados|PC_entity|DOUT\(4) & \fluxo_dados|PC_entity|DOUT\(5)))) ) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000010000000000000000001000000000000000000000000000000001000",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|PC_entity|ALT_INV_DOUT\(2),
	datab => \fluxo_dados|PC_entity|ALT_INV_DOUT\(3),
	datac => \fluxo_dados|PC_entity|ALT_INV_DOUT\(4),
	datad => \fluxo_dados|PC_entity|ALT_INV_DOUT\(5),
	datae => \fluxo_dados|PC_entity|ALT_INV_DOUT\(6),
	dataf => \fluxo_dados|PC_entity|ALT_INV_DOUT\(7),
	combout => \fluxo_dados|ROM|memROM~10_combout\);

\fluxo_dados|bancoRegs|registrador_rtl_1_bypass[6]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|ROM|memROM~10_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(6));

\fluxo_dados|ROM|memROM~6\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ROM|memROM~6_combout\ = ( \fluxo_dados|PC_entity|DOUT\(7) & ( \fluxo_dados|PC_entity|DOUT\(6) & ( (!\fluxo_dados|PC_entity|DOUT\(5) & (!\fluxo_dados|PC_entity|DOUT\(4) & (!\fluxo_dados|PC_entity|DOUT\(3) & !\fluxo_dados|PC_entity|DOUT\(2)))) 
-- ) ) ) # ( !\fluxo_dados|PC_entity|DOUT\(7) & ( \fluxo_dados|PC_entity|DOUT\(6) & ( (!\fluxo_dados|PC_entity|DOUT\(5) & (!\fluxo_dados|PC_entity|DOUT\(4) $ ((!\fluxo_dados|PC_entity|DOUT\(3))))) # (\fluxo_dados|PC_entity|DOUT\(5) & 
-- (\fluxo_dados|PC_entity|DOUT\(4) & (!\fluxo_dados|PC_entity|DOUT\(3) & !\fluxo_dados|PC_entity|DOUT\(2)))) ) ) ) # ( \fluxo_dados|PC_entity|DOUT\(7) & ( !\fluxo_dados|PC_entity|DOUT\(6) & ( (!\fluxo_dados|PC_entity|DOUT\(3) & 
-- !\fluxo_dados|PC_entity|DOUT\(2)) ) ) ) # ( !\fluxo_dados|PC_entity|DOUT\(7) & ( !\fluxo_dados|PC_entity|DOUT\(6) & ( !\fluxo_dados|PC_entity|DOUT\(4) $ (((!\fluxo_dados|PC_entity|DOUT\(3) & ((!\fluxo_dados|PC_entity|DOUT\(5)) # 
-- (!\fluxo_dados|PC_entity|DOUT\(2)))))) ) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0011110001101100111100000000000000111000001010001000000000000000",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|PC_entity|ALT_INV_DOUT\(5),
	datab => \fluxo_dados|PC_entity|ALT_INV_DOUT\(4),
	datac => \fluxo_dados|PC_entity|ALT_INV_DOUT\(3),
	datad => \fluxo_dados|PC_entity|ALT_INV_DOUT\(2),
	datae => \fluxo_dados|PC_entity|ALT_INV_DOUT\(7),
	dataf => \fluxo_dados|PC_entity|ALT_INV_DOUT\(6),
	combout => \fluxo_dados|ROM|memROM~6_combout\);

\fluxo_dados|regIFID1|DOUT[14]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|ROM|memROM~6_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIFID1|DOUT\(14));

\fluxo_dados|regIDEX1|DOUT[24]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regIFID1|DOUT\(14),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(24));

\fluxo_dados|ROM|memROM~15\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ROM|memROM~15_combout\ = ( \fluxo_dados|PC_entity|DOUT\(7) & ( \fluxo_dados|PC_entity|DOUT\(5) & ( (!\fluxo_dados|PC_entity|DOUT\(2) & (!\fluxo_dados|PC_entity|DOUT\(3) & !\fluxo_dados|PC_entity|DOUT\(6))) ) ) ) # ( 
-- !\fluxo_dados|PC_entity|DOUT\(7) & ( \fluxo_dados|PC_entity|DOUT\(5) & ( (!\fluxo_dados|PC_entity|DOUT\(3) & ((!\fluxo_dados|PC_entity|DOUT\(4) & ((!\fluxo_dados|PC_entity|DOUT\(6)))) # (\fluxo_dados|PC_entity|DOUT\(4) & 
-- (!\fluxo_dados|PC_entity|DOUT\(2))))) # (\fluxo_dados|PC_entity|DOUT\(3) & (((!\fluxo_dados|PC_entity|DOUT\(4))))) ) ) ) # ( \fluxo_dados|PC_entity|DOUT\(7) & ( !\fluxo_dados|PC_entity|DOUT\(5) & ( (!\fluxo_dados|PC_entity|DOUT\(2) & 
-- (!\fluxo_dados|PC_entity|DOUT\(3) & ((!\fluxo_dados|PC_entity|DOUT\(4)) # (!\fluxo_dados|PC_entity|DOUT\(6))))) ) ) ) # ( !\fluxo_dados|PC_entity|DOUT\(7) & ( !\fluxo_dados|PC_entity|DOUT\(5) & ( (!\fluxo_dados|PC_entity|DOUT\(2)) # 
-- ((!\fluxo_dados|PC_entity|DOUT\(3)) # ((!\fluxo_dados|PC_entity|DOUT\(4)) # (!\fluxo_dados|PC_entity|DOUT\(6)))) ) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "1111111111111110100010001000000011111000001110001000100000000000",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|PC_entity|ALT_INV_DOUT\(2),
	datab => \fluxo_dados|PC_entity|ALT_INV_DOUT\(3),
	datac => \fluxo_dados|PC_entity|ALT_INV_DOUT\(4),
	datad => \fluxo_dados|PC_entity|ALT_INV_DOUT\(6),
	datae => \fluxo_dados|PC_entity|ALT_INV_DOUT\(7),
	dataf => \fluxo_dados|PC_entity|ALT_INV_DOUT\(5),
	combout => \fluxo_dados|ROM|memROM~15_combout\);

\fluxo_dados|regIFID1|DOUT[19]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|ROM|memROM~15_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIFID1|DOUT\(19));

\fluxo_dados|regIDEX1|DOUT[8]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regIFID1|DOUT\(19),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(8));

\fluxo_dados|mux_rt_rd|saida_MUX[3]~4\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|mux_rt_rd|saida_MUX[3]~4_combout\ = ((!\fluxo_dados|regIDEX1|DOUT\(138) & ((\fluxo_dados|regIDEX1|DOUT\(8)))) # (\fluxo_dados|regIDEX1|DOUT\(138) & (\fluxo_dados|regIDEX1|DOUT\(24)))) # (\fluxo_dados|regIDEX1|DOUT\(147))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0011011111110111001101111111011100110111111101110011011111110111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(24),
	datab => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(147),
	datac => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(138),
	datad => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(8),
	combout => \fluxo_dados|mux_rt_rd|saida_MUX[3]~4_combout\);

\fluxo_dados|regEXMEM1|DOUT[3]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|mux_rt_rd|saida_MUX[3]~4_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regEXMEM1|DOUT\(3));

\fluxo_dados|regMEMWB1|DOUT[3]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regEXMEM1|DOUT\(3),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regMEMWB1|DOUT\(3));

\fluxo_dados|bancoRegs|registrador_rtl_1_bypass[7]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regMEMWB1|DOUT\(3),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(7));

\fluxo_dados|ROM|memROM~11\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ROM|memROM~11_combout\ = ( \fluxo_dados|PC_entity|DOUT\(6) & ( \fluxo_dados|PC_entity|DOUT\(7) & ( (!\fluxo_dados|PC_entity|DOUT\(2) & (!\fluxo_dados|PC_entity|DOUT\(3) & (!\fluxo_dados|PC_entity|DOUT\(4) $ 
-- (\fluxo_dados|PC_entity|DOUT\(5))))) ) ) ) # ( !\fluxo_dados|PC_entity|DOUT\(6) & ( \fluxo_dados|PC_entity|DOUT\(7) & ( (!\fluxo_dados|PC_entity|DOUT\(2) & !\fluxo_dados|PC_entity|DOUT\(3)) ) ) ) # ( \fluxo_dados|PC_entity|DOUT\(6) & ( 
-- !\fluxo_dados|PC_entity|DOUT\(7) & ( (!\fluxo_dados|PC_entity|DOUT\(4) & (((\fluxo_dados|PC_entity|DOUT\(3))))) # (\fluxo_dados|PC_entity|DOUT\(4) & (!\fluxo_dados|PC_entity|DOUT\(2) & ((!\fluxo_dados|PC_entity|DOUT\(3)) # 
-- (!\fluxo_dados|PC_entity|DOUT\(5))))) ) ) ) # ( !\fluxo_dados|PC_entity|DOUT\(6) & ( !\fluxo_dados|PC_entity|DOUT\(7) & ( (!\fluxo_dados|PC_entity|DOUT\(3) & ((!\fluxo_dados|PC_entity|DOUT\(4) & ((\fluxo_dados|PC_entity|DOUT\(5)))) # 
-- (\fluxo_dados|PC_entity|DOUT\(4) & (!\fluxo_dados|PC_entity|DOUT\(2))))) # (\fluxo_dados|PC_entity|DOUT\(3) & (((!\fluxo_dados|PC_entity|DOUT\(4)) # (!\fluxo_dados|PC_entity|DOUT\(5))))) ) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0011101111111000001110100011100010001000100010001000000000001000",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|PC_entity|ALT_INV_DOUT\(2),
	datab => \fluxo_dados|PC_entity|ALT_INV_DOUT\(3),
	datac => \fluxo_dados|PC_entity|ALT_INV_DOUT\(4),
	datad => \fluxo_dados|PC_entity|ALT_INV_DOUT\(5),
	datae => \fluxo_dados|PC_entity|ALT_INV_DOUT\(6),
	dataf => \fluxo_dados|PC_entity|ALT_INV_DOUT\(7),
	combout => \fluxo_dados|ROM|memROM~11_combout\);

\fluxo_dados|bancoRegs|registrador_rtl_1_bypass[8]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|ROM|memROM~11_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(8));

\fluxo_dados|bancoRegs|registrador~39\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|bancoRegs|registrador~39_combout\ = (!\fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(5) & (!\fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(6) & (!\fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(7) $ 
-- (\fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(8))))) # (\fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(5) & (\fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(6) & (!\fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(7) $ 
-- (\fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(8)))))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "1001000000001001100100000000100110010000000010011001000000001001",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(5),
	datab => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(6),
	datac => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(7),
	datad => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(8),
	combout => \fluxo_dados|bancoRegs|registrador~39_combout\);

\fluxo_dados|bancoRegs|registrador~40\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|bancoRegs|registrador~40_combout\ = (\fluxo_dados|bancoRegs|registrador~38_combout\ & (\fluxo_dados|bancoRegs|registrador~39_combout\ & (!\fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(9) $ 
-- (\fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(10)))))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000001001000000000000100100000000000010010000000000001001",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(9),
	datab => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(10),
	datac => \fluxo_dados|bancoRegs|ALT_INV_registrador~38_combout\,
	datad => \fluxo_dados|bancoRegs|ALT_INV_registrador~39_combout\,
	combout => \fluxo_dados|bancoRegs|registrador~40_combout\);

\fluxo_dados|regIFID1|DOUT[25]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|ROM|memROM~9_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIFID1|DOUT\(25));

\fluxo_dados|regIFID1|DOUT[24]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|ROM|memROM~11_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIFID1|DOUT\(24));

\fluxo_dados|regIFID1|DOUT[23]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|ROM|memROM~10_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIFID1|DOUT\(23));

\fluxo_dados|regIFID1|DOUT[21]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|ROM|memROM~16_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIFID1|DOUT\(21));

\fluxo_dados|bancoRegs|Equal1~0\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|bancoRegs|Equal1~0_combout\ = (!\fluxo_dados|regIFID1|DOUT\(25) & (!\fluxo_dados|regIFID1|DOUT\(24) & (!\fluxo_dados|regIFID1|DOUT\(23) & !\fluxo_dados|regIFID1|DOUT\(21))))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "1000000000000000100000000000000010000000000000001000000000000000",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regIFID1|ALT_INV_DOUT\(25),
	datab => \fluxo_dados|regIFID1|ALT_INV_DOUT\(24),
	datac => \fluxo_dados|regIFID1|ALT_INV_DOUT\(23),
	datad => \fluxo_dados|regIFID1|ALT_INV_DOUT\(21),
	combout => \fluxo_dados|bancoRegs|Equal1~0_combout\);

\fluxo_dados|regEXMEM1|DOUT[105]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regIDEX1|DOUT\(147),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regEXMEM1|DOUT\(105));

\fluxo_dados|regMEMWB1|DOUT[103]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regEXMEM1|DOUT\(105),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regMEMWB1|DOUT\(103));

\UC|Equal5~0\ : cyclonev_lcell_comb
-- Equation(s):
-- \UC|Equal5~0_combout\ = ( !\fluxo_dados|regIFID1|DOUT\(29) & ( (\fluxo_dados|regIFID1|DOUT\(27) & (\fluxo_dados|regIFID1|DOUT\(31) & (!\fluxo_dados|regIFID1|DOUT\(28) & \fluxo_dados|regIFID1|DOUT\(26)))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000010000000000000000000000000000000100000000000000000000",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regIFID1|ALT_INV_DOUT\(27),
	datab => \fluxo_dados|regIFID1|ALT_INV_DOUT\(31),
	datac => \fluxo_dados|regIFID1|ALT_INV_DOUT\(28),
	datad => \fluxo_dados|regIFID1|ALT_INV_DOUT\(26),
	datae => \fluxo_dados|regIFID1|ALT_INV_DOUT\(29),
	combout => \UC|Equal5~0_combout\);

\fluxo_dados|regIDEX1|DOUT[146]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \UC|Equal5~0_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(146));

\fluxo_dados|regEXMEM1|DOUT[104]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regIDEX1|DOUT\(146),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regEXMEM1|DOUT\(104));

\fluxo_dados|regMEMWB1|DOUT[102]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regEXMEM1|DOUT\(104),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regMEMWB1|DOUT\(102));

\UC|Equal14~0\ : cyclonev_lcell_comb
-- Equation(s):
-- \UC|Equal14~0_combout\ = ( \fluxo_dados|regIFID1|DOUT\(29) & ( (!\fluxo_dados|regIFID1|DOUT\(27) & (\fluxo_dados|regIFID1|DOUT\(31) & (\fluxo_dados|regIFID1|DOUT\(28) & !\fluxo_dados|regIFID1|DOUT\(26)))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000000000000000100000000000000000000000000000001000000000",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regIFID1|ALT_INV_DOUT\(27),
	datab => \fluxo_dados|regIFID1|ALT_INV_DOUT\(31),
	datac => \fluxo_dados|regIFID1|ALT_INV_DOUT\(28),
	datad => \fluxo_dados|regIFID1|ALT_INV_DOUT\(26),
	datae => \fluxo_dados|regIFID1|ALT_INV_DOUT\(29),
	combout => \UC|Equal14~0_combout\);

\fluxo_dados|bancoRegs|registrador_rtl_0_bypass[3]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regMEMWB1|DOUT\(1),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(3));

\fluxo_dados|bancoRegs|registrador_rtl_0_bypass[4]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|ROM|memROM~13_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(4));

\fluxo_dados|bancoRegs|registrador_rtl_0_bypass[0]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regMEMWB1|DOUT\(101),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(0));

\fluxo_dados|bancoRegs|registrador_rtl_0_bypass[1]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regMEMWB1|DOUT\(0),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(1));

\fluxo_dados|bancoRegs|registrador_rtl_0_bypass[2]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|ROM|memROM~12_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(2));

\fluxo_dados|bancoRegs|registrador_rtl_0_bypass[9]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regMEMWB1|DOUT\(4),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(9));

\fluxo_dados|bancoRegs|registrador~41\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|bancoRegs|registrador~41_combout\ = (\fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(0) & (!\fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(9) & (!\fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(1) $ 
-- (\fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(2)))))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0100000100000000010000010000000001000001000000000100000100000000",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(0),
	datab => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(1),
	datac => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(2),
	datad => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(9),
	combout => \fluxo_dados|bancoRegs|registrador~41_combout\);

\fluxo_dados|bancoRegs|registrador_rtl_0_bypass[5]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regMEMWB1|DOUT\(2),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(5));

\fluxo_dados|bancoRegs|registrador_rtl_0_bypass[6]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|ROM|memROM~14_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(6));

\fluxo_dados|bancoRegs|registrador_rtl_0_bypass[7]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regMEMWB1|DOUT\(3),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(7));

\fluxo_dados|bancoRegs|registrador_rtl_0_bypass[8]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|ROM|memROM~15_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(8));

\fluxo_dados|bancoRegs|registrador~42\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|bancoRegs|registrador~42_combout\ = (!\fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(5) & (!\fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(6) & (!\fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(7) $ 
-- (\fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(8))))) # (\fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(5) & (\fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(6) & (!\fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(7) $ 
-- (\fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(8)))))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "1001000000001001100100000000100110010000000010011001000000001001",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(5),
	datab => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(6),
	datac => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(7),
	datad => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(8),
	combout => \fluxo_dados|bancoRegs|registrador~42_combout\);

\fluxo_dados|bancoRegs|registrador~43\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|bancoRegs|registrador~43_combout\ = (\fluxo_dados|bancoRegs|registrador~41_combout\ & (\fluxo_dados|bancoRegs|registrador~42_combout\ & (!\fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(3) $ 
-- (\fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(4)))))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000001001000000000000100100000000000010010000000000001001",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(3),
	datab => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(4),
	datac => \fluxo_dados|bancoRegs|ALT_INV_registrador~41_combout\,
	datad => \fluxo_dados|bancoRegs|ALT_INV_registrador~42_combout\,
	combout => \fluxo_dados|bancoRegs|registrador~43_combout\);

\fluxo_dados|bancoRegs|Equal0~0\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|bancoRegs|Equal0~0_combout\ = (!\fluxo_dados|regIFID1|DOUT\(19) & (!\fluxo_dados|regIFID1|DOUT\(18) & (!\fluxo_dados|regIFID1|DOUT\(17) & !\fluxo_dados|regIFID1|DOUT\(16))))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "1000000000000000100000000000000010000000000000001000000000000000",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regIFID1|ALT_INV_DOUT\(19),
	datab => \fluxo_dados|regIFID1|ALT_INV_DOUT\(18),
	datac => \fluxo_dados|regIFID1|ALT_INV_DOUT\(17),
	datad => \fluxo_dados|regIFID1|ALT_INV_DOUT\(16),
	combout => \fluxo_dados|bancoRegs|Equal0~0_combout\);

\~GND\ : cyclonev_lcell_comb
-- Equation(s):
-- \~GND~combout\ = GND

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000000000000000000000000000000000000000000000000000000000",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	combout => \~GND~combout\);

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a7\ : cyclonev_ram_block
-- pragma translate_off
GENERIC MAP (
	mem_init0 => "00000000",
	clk0_core_clock_enable => "ena0",
	data_interleave_offset_in_bits => 1,
	data_interleave_width_in_bits => 1,
	init_file => "db/ProcessadorMIPS.ram0_bancoRegistradoresArqRegReg_fdb8a76e.hdl.mif",
	init_file_layout => "port_b",
	logical_ram_name => "Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|altsyncram:registrador_rtl_0|altsyncram_h8q1:auto_generated|ALTSYNCRAM",
	mixed_port_feed_through_mode => "dont_care",
	operation_mode => "dual_port",
	port_a_address_clear => "none",
	port_a_address_width => 5,
	port_a_byte_enable_clock => "none",
	port_a_data_out_clear => "none",
	port_a_data_out_clock => "none",
	port_a_data_width => 1,
	port_a_first_address => 0,
	port_a_first_bit_number => 7,
	port_a_last_address => 31,
	port_a_logical_ram_depth => 32,
	port_a_logical_ram_width => 32,
	port_a_read_during_write_mode => "new_data_no_nbe_read",
	port_b_address_clear => "none",
	port_b_address_clock => "clock1",
	port_b_address_width => 5,
	port_b_data_out_clear => "none",
	port_b_data_out_clock => "none",
	port_b_data_width => 1,
	port_b_first_address => 0,
	port_b_first_bit_number => 7,
	port_b_last_address => 31,
	port_b_logical_ram_depth => 32,
	port_b_logical_ram_width => 32,
	port_b_read_during_write_mode => "new_data_no_nbe_read",
	port_b_read_enable_clock => "clock1",
	ram_block_type => "M20K")
-- pragma translate_on
PORT MAP (
	portawe => \fluxo_dados|regMEMWB1|DOUT\(101),
	portbre => VCC,
	clk0 => \CLOCK_50~input_o\,
	clk1 => \CLOCK_50~input_o\,
	ena0 => \fluxo_dados|regMEMWB1|DOUT\(101),
	portadatain => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a7_PORTADATAIN_bus\,
	portaaddr => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a7_PORTAADDR_bus\,
	portbaddr => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a7_PORTBADDR_bus\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	portbdataout => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a7_PORTBDATAOUT_bus\);

\fluxo_dados|bancoRegs|registrador_rtl_0_bypass[26]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => VCC,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(26));

\fluxo_dados|bancoRegs|registrador_rtl_0_bypass[25]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|mux_ULA_mem|saida_MUX[7]~7_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(25));

\fluxo_dados|bancoRegs|saidaB[7]~7\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|bancoRegs|saidaB[7]~7_combout\ = ( \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(25) & ( (!\fluxo_dados|bancoRegs|Equal0~0_combout\ & (((!\fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(26)) # 
-- (\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a7~portbdataout\)) # (\fluxo_dados|bancoRegs|registrador~43_combout\))) ) ) # ( !\fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(25) & ( (!\fluxo_dados|bancoRegs|registrador~43_combout\ & 
-- (!\fluxo_dados|bancoRegs|Equal0~0_combout\ & (\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a7~portbdataout\ & \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(26)))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000001000110011000100110000000000000010001100110001001100",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|bancoRegs|ALT_INV_registrador~43_combout\,
	datab => \fluxo_dados|bancoRegs|ALT_INV_Equal0~0_combout\,
	datac => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a7~portbdataout\,
	datad => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(26),
	datae => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(25),
	combout => \fluxo_dados|bancoRegs|saidaB[7]~7_combout\);

\fluxo_dados|regIDEX1|DOUT[49]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|bancoRegs|saidaB[7]~7_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(49));

\fluxo_dados|regEXMEM1|DOUT[12]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regIDEX1|DOUT\(49),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regEXMEM1|DOUT\(12));

\UC|palavraControle[10]~1\ : cyclonev_lcell_comb
-- Equation(s):
-- \UC|palavraControle[10]~1_combout\ = ( \fluxo_dados|regIFID1|DOUT\(29) & ( (!\fluxo_dados|regIFID1|DOUT\(31) & (!\fluxo_dados|regIFID1|DOUT\(26) $ (((\fluxo_dados|regIFID1|DOUT\(27) & \fluxo_dados|regIFID1|DOUT\(28)))))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000000000110010000000010000000000000000001100100000000100",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regIFID1|ALT_INV_DOUT\(27),
	datab => \fluxo_dados|regIFID1|ALT_INV_DOUT\(31),
	datac => \fluxo_dados|regIFID1|ALT_INV_DOUT\(28),
	datad => \fluxo_dados|regIFID1|ALT_INV_DOUT\(26),
	datae => \fluxo_dados|regIFID1|ALT_INV_DOUT\(29),
	combout => \UC|palavraControle[10]~1_combout\);

\fluxo_dados|regIDEX1|DOUT[150]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \UC|palavraControle[10]~1_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(150));

\UC|palavraControle[8]~2\ : cyclonev_lcell_comb
-- Equation(s):
-- \UC|palavraControle[8]~2_combout\ = ( \fluxo_dados|regIFID1|DOUT\(29) & ( (!\fluxo_dados|regIFID1|DOUT\(31) & ((!\fluxo_dados|regIFID1|DOUT\(28) & ((!\fluxo_dados|regIFID1|DOUT\(26)))) # (\fluxo_dados|regIFID1|DOUT\(28) & (!\fluxo_dados|regIFID1|DOUT\(27) 
-- & \fluxo_dados|regIFID1|DOUT\(26))))) ) ) # ( !\fluxo_dados|regIFID1|DOUT\(29) & ( (!\fluxo_dados|regIFID1|DOUT\(27) & (!\fluxo_dados|regIFID1|DOUT\(31) & \fluxo_dados|regIFID1|DOUT\(28))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000100000001000110000000000100000001000000010001100000000001000",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regIFID1|ALT_INV_DOUT\(27),
	datab => \fluxo_dados|regIFID1|ALT_INV_DOUT\(31),
	datac => \fluxo_dados|regIFID1|ALT_INV_DOUT\(28),
	datad => \fluxo_dados|regIFID1|ALT_INV_DOUT\(26),
	datae => \fluxo_dados|regIFID1|ALT_INV_DOUT\(29),
	combout => \UC|palavraControle[8]~2_combout\);

\fluxo_dados|regIDEX1|DOUT[148]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \UC|palavraControle[8]~2_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(148));

\fluxo_dados|UC_ULA|jr~0\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|UC_ULA|jr~0_combout\ = (\fluxo_dados|regIDEX1|DOUT\(149) & (!\fluxo_dados|regIDEX1|DOUT\(155) & (!\fluxo_dados|regIDEX1|DOUT\(153) & !\fluxo_dados|regIDEX1|DOUT\(151))))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0100000000000000010000000000000001000000000000000100000000000000",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(149),
	datab => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(155),
	datac => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(153),
	datad => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(151),
	combout => \fluxo_dados|UC_ULA|jr~0_combout\);

\fluxo_dados|UC_ULA|ula_ctrl[1]~1\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|UC_ULA|ula_ctrl[1]~1_combout\ = (\fluxo_dados|regIDEX1|DOUT\(156) & (!\fluxo_dados|regIDEX1|DOUT\(154) & !\fluxo_dados|regIDEX1|DOUT\(152)))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0100000001000000010000000100000001000000010000000100000001000000",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(156),
	datab => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(154),
	datac => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(152),
	combout => \fluxo_dados|UC_ULA|ula_ctrl[1]~1_combout\);

\fluxo_dados|UC_ULA|ula_ctrl~2\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|UC_ULA|ula_ctrl~2_combout\ = (\fluxo_dados|regIDEX1|DOUT\(156) & \fluxo_dados|regIDEX1|DOUT\(152))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0001000100010001000100010001000100010001000100010001000100010001",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(156),
	datab => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(152),
	combout => \fluxo_dados|UC_ULA|ula_ctrl~2_combout\);

\fluxo_dados|ULA|ula0|mux_ula|Equal0~0\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\ = ( \fluxo_dados|UC_ULA|ula_ctrl[1]~1_combout\ & ( \fluxo_dados|UC_ULA|ula_ctrl~2_combout\ & ( (!\fluxo_dados|regIDEX1|DOUT\(150) & (\fluxo_dados|regIDEX1|DOUT\(149) & ((!\fluxo_dados|UC_ULA|jr~0_combout\) # 
-- (\fluxo_dados|regIDEX1|DOUT\(148))))) # (\fluxo_dados|regIDEX1|DOUT\(150) & (((!\fluxo_dados|regIDEX1|DOUT\(148))))) ) ) ) # ( !\fluxo_dados|UC_ULA|ula_ctrl[1]~1_combout\ & ( \fluxo_dados|UC_ULA|ula_ctrl~2_combout\ & ( (!\fluxo_dados|regIDEX1|DOUT\(150) & 
-- (\fluxo_dados|regIDEX1|DOUT\(149) & ((!\fluxo_dados|UC_ULA|jr~0_combout\) # (\fluxo_dados|regIDEX1|DOUT\(148))))) # (\fluxo_dados|regIDEX1|DOUT\(150) & (((!\fluxo_dados|regIDEX1|DOUT\(148))))) ) ) ) # ( \fluxo_dados|UC_ULA|ula_ctrl[1]~1_combout\ & ( 
-- !\fluxo_dados|UC_ULA|ula_ctrl~2_combout\ & ( (!\fluxo_dados|regIDEX1|DOUT\(150) & (\fluxo_dados|regIDEX1|DOUT\(149) & ((!\fluxo_dados|UC_ULA|jr~0_combout\) # (\fluxo_dados|regIDEX1|DOUT\(148))))) # (\fluxo_dados|regIDEX1|DOUT\(150) & 
-- (((!\fluxo_dados|regIDEX1|DOUT\(148))))) ) ) ) # ( !\fluxo_dados|UC_ULA|ula_ctrl[1]~1_combout\ & ( !\fluxo_dados|UC_ULA|ula_ctrl~2_combout\ & ( (!\fluxo_dados|regIDEX1|DOUT\(150) & (\fluxo_dados|regIDEX1|DOUT\(149))) # (\fluxo_dados|regIDEX1|DOUT\(150) & 
-- ((!\fluxo_dados|regIDEX1|DOUT\(148)))) ) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0111010001110100011101000011010001110100001101000111010000110100",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(149),
	datab => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(150),
	datac => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(148),
	datad => \fluxo_dados|UC_ULA|ALT_INV_jr~0_combout\,
	datae => \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl[1]~1_combout\,
	dataf => \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl~2_combout\,
	combout => \fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\);

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a0\ : cyclonev_ram_block
-- pragma translate_off
GENERIC MAP (
	mem_init0 => "00001400",
	clk0_core_clock_enable => "ena0",
	data_interleave_offset_in_bits => 1,
	data_interleave_width_in_bits => 1,
	init_file => "db/ProcessadorMIPS.ram0_bancoRegistradoresArqRegReg_fdb8a76e.hdl.mif",
	init_file_layout => "port_b",
	logical_ram_name => "Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|altsyncram:registrador_rtl_0|altsyncram_h8q1:auto_generated|ALTSYNCRAM",
	mixed_port_feed_through_mode => "dont_care",
	operation_mode => "dual_port",
	port_a_address_clear => "none",
	port_a_address_width => 5,
	port_a_byte_enable_clock => "none",
	port_a_data_out_clear => "none",
	port_a_data_out_clock => "none",
	port_a_data_width => 1,
	port_a_first_address => 0,
	port_a_first_bit_number => 0,
	port_a_last_address => 31,
	port_a_logical_ram_depth => 32,
	port_a_logical_ram_width => 32,
	port_a_read_during_write_mode => "new_data_no_nbe_read",
	port_b_address_clear => "none",
	port_b_address_clock => "clock1",
	port_b_address_width => 5,
	port_b_data_out_clear => "none",
	port_b_data_out_clock => "none",
	port_b_data_width => 1,
	port_b_first_address => 0,
	port_b_first_bit_number => 0,
	port_b_last_address => 31,
	port_b_logical_ram_depth => 32,
	port_b_logical_ram_width => 32,
	port_b_read_during_write_mode => "new_data_no_nbe_read",
	port_b_read_enable_clock => "clock1",
	ram_block_type => "M20K")
-- pragma translate_on
PORT MAP (
	portawe => \fluxo_dados|regMEMWB1|DOUT\(101),
	portbre => VCC,
	clk0 => \CLOCK_50~input_o\,
	clk1 => \CLOCK_50~input_o\,
	ena0 => \fluxo_dados|regMEMWB1|DOUT\(101),
	portadatain => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a0_PORTADATAIN_bus\,
	portaaddr => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a0_PORTAADDR_bus\,
	portbaddr => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a0_PORTBADDR_bus\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	portbdataout => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a0_PORTBDATAOUT_bus\);

\fluxo_dados|bancoRegs|registrador_rtl_0_bypass[12]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => VCC,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(12));

\fluxo_dados|bancoRegs|registrador_rtl_0_bypass[11]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|mux_ULA_mem|saida_MUX[0]~0_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(11));

\fluxo_dados|bancoRegs|saidaB[0]~0\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|bancoRegs|saidaB[0]~0_combout\ = ( !\fluxo_dados|bancoRegs|Equal0~0_combout\ & ( (!\fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(12) & (((\fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(11))))) # 
-- (\fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(12) & ((!\fluxo_dados|bancoRegs|registrador~43_combout\ & (\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a0~portbdataout\)) # (\fluxo_dados|bancoRegs|registrador~43_combout\ & 
-- ((\fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(11)))))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0001000011011111000000000000000000010000110111110000000000000000",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a0~portbdataout\,
	datab => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(12),
	datac => \fluxo_dados|bancoRegs|ALT_INV_registrador~43_combout\,
	datad => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(11),
	datae => \fluxo_dados|bancoRegs|ALT_INV_Equal0~0_combout\,
	combout => \fluxo_dados|bancoRegs|saidaB[0]~0_combout\);

\fluxo_dados|regIDEX1|DOUT[42]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|bancoRegs|saidaB[0]~0_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(42));

\fluxo_dados|regEXMEM1|DOUT[5]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regIDEX1|DOUT\(42),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regEXMEM1|DOUT\(5));

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a2\ : cyclonev_ram_block
-- pragma translate_off
GENERIC MAP (
	mem_init0 => "00003800",
	clk0_core_clock_enable => "ena0",
	data_interleave_offset_in_bits => 1,
	data_interleave_width_in_bits => 1,
	init_file => "db/ProcessadorMIPS.ram0_bancoRegistradoresArqRegReg_fdb8a76e.hdl.mif",
	init_file_layout => "port_b",
	logical_ram_name => "Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|altsyncram:registrador_rtl_0|altsyncram_h8q1:auto_generated|ALTSYNCRAM",
	mixed_port_feed_through_mode => "dont_care",
	operation_mode => "dual_port",
	port_a_address_clear => "none",
	port_a_address_width => 5,
	port_a_byte_enable_clock => "none",
	port_a_data_out_clear => "none",
	port_a_data_out_clock => "none",
	port_a_data_width => 1,
	port_a_first_address => 0,
	port_a_first_bit_number => 2,
	port_a_last_address => 31,
	port_a_logical_ram_depth => 32,
	port_a_logical_ram_width => 32,
	port_a_read_during_write_mode => "new_data_no_nbe_read",
	port_b_address_clear => "none",
	port_b_address_clock => "clock1",
	port_b_address_width => 5,
	port_b_data_out_clear => "none",
	port_b_data_out_clock => "none",
	port_b_data_width => 1,
	port_b_first_address => 0,
	port_b_first_bit_number => 2,
	port_b_last_address => 31,
	port_b_logical_ram_depth => 32,
	port_b_logical_ram_width => 32,
	port_b_read_during_write_mode => "new_data_no_nbe_read",
	port_b_read_enable_clock => "clock1",
	ram_block_type => "M20K")
-- pragma translate_on
PORT MAP (
	portawe => \fluxo_dados|regMEMWB1|DOUT\(101),
	portbre => VCC,
	clk0 => \CLOCK_50~input_o\,
	clk1 => \CLOCK_50~input_o\,
	ena0 => \fluxo_dados|regMEMWB1|DOUT\(101),
	portadatain => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a2_PORTADATAIN_bus\,
	portaaddr => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a2_PORTAADDR_bus\,
	portbaddr => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a2_PORTBADDR_bus\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	portbdataout => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a2_PORTBDATAOUT_bus\);

\fluxo_dados|bancoRegs|registrador_rtl_0_bypass[16]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => VCC,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(16));

\fluxo_dados|bancoRegs|registrador_rtl_0_bypass[15]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|mux_ULA_mem|saida_MUX[2]~2_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(15));

\fluxo_dados|bancoRegs|saidaB[2]~2\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|bancoRegs|saidaB[2]~2_combout\ = ( \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(15) & ( (!\fluxo_dados|bancoRegs|Equal0~0_combout\ & (((!\fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(16)) # 
-- (\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a2~portbdataout\)) # (\fluxo_dados|bancoRegs|registrador~43_combout\))) ) ) # ( !\fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(15) & ( (!\fluxo_dados|bancoRegs|registrador~43_combout\ & 
-- (!\fluxo_dados|bancoRegs|Equal0~0_combout\ & (\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a2~portbdataout\ & \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(16)))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000001000110011000100110000000000000010001100110001001100",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|bancoRegs|ALT_INV_registrador~43_combout\,
	datab => \fluxo_dados|bancoRegs|ALT_INV_Equal0~0_combout\,
	datac => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a2~portbdataout\,
	datad => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(16),
	datae => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(15),
	combout => \fluxo_dados|bancoRegs|saidaB[2]~2_combout\);

\fluxo_dados|regIDEX1|DOUT[44]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|bancoRegs|saidaB[2]~2_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(44));

\fluxo_dados|regEXMEM1|DOUT[7]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regIDEX1|DOUT\(44),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regEXMEM1|DOUT\(7));

\UC|palavraControle[3]\ : cyclonev_lcell_comb
-- Equation(s):
-- \UC|palavraControle\(3) = ( \fluxo_dados|regIFID1|DOUT\(29) & ( (!\fluxo_dados|regIFID1|DOUT\(28) & ((!\fluxo_dados|regIFID1|DOUT\(26) & ((!\fluxo_dados|regIFID1|DOUT\(31)))) # (\fluxo_dados|regIFID1|DOUT\(26) & (\fluxo_dados|regIFID1|DOUT\(27))))) # 
-- (\fluxo_dados|regIFID1|DOUT\(28) & (!\fluxo_dados|regIFID1|DOUT\(31) & ((!\fluxo_dados|regIFID1|DOUT\(27)) # (\fluxo_dados|regIFID1|DOUT\(26))))) ) ) # ( !\fluxo_dados|regIFID1|DOUT\(29) & ( (\fluxo_dados|regIFID1|DOUT\(27) & 
-- (\fluxo_dados|regIFID1|DOUT\(31) & (!\fluxo_dados|regIFID1|DOUT\(28) & \fluxo_dados|regIFID1|DOUT\(26)))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000010000110010000101110000000000000100001100100001011100",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regIFID1|ALT_INV_DOUT\(27),
	datab => \fluxo_dados|regIFID1|ALT_INV_DOUT\(31),
	datac => \fluxo_dados|regIFID1|ALT_INV_DOUT\(28),
	datad => \fluxo_dados|regIFID1|ALT_INV_DOUT\(26),
	datae => \fluxo_dados|regIFID1|ALT_INV_DOUT\(29),
	combout => \UC|palavraControle\(3));

\fluxo_dados|regIDEX1|DOUT[140]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \UC|palavraControle\(3),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(140));

\fluxo_dados|mux_rt_imediato|saida_MUX[2]~2\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|mux_rt_imediato|saida_MUX[2]~2_combout\ = (!\fluxo_dados|regIDEX1|DOUT\(140) & ((\fluxo_dados|regIDEX1|DOUT\(44)))) # (\fluxo_dados|regIDEX1|DOUT\(140) & (\fluxo_dados|regIDEX1|DOUT\(153)))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0001110100011101000111010001110100011101000111010001110100011101",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(153),
	datab => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(140),
	datac => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(44),
	combout => \fluxo_dados|mux_rt_imediato|saida_MUX[2]~2_combout\);

\fluxo_dados|ULA|ula2|mux_inverteB|saida_MUX~1\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula2|mux_inverteB|saida_MUX~1_combout\ = (!\fluxo_dados|regIDEX1|DOUT\(149) & (!\fluxo_dados|regIDEX1|DOUT\(150) & \fluxo_dados|regIDEX1|DOUT\(148))) # (\fluxo_dados|regIDEX1|DOUT\(149) & (!\fluxo_dados|regIDEX1|DOUT\(150) $ 
-- (\fluxo_dados|regIDEX1|DOUT\(148))))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0100100101001001010010010100100101001001010010010100100101001001",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(149),
	datab => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(150),
	datac => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(148),
	combout => \fluxo_dados|ULA|ula2|mux_inverteB|saida_MUX~1_combout\);

\fluxo_dados|ULA|ula2|mux_inverteB|saida_MUX~0\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula2|mux_inverteB|saida_MUX~0_combout\ = ( \fluxo_dados|UC_ULA|ula_ctrl~2_combout\ & ( \fluxo_dados|ULA|ula2|mux_inverteB|saida_MUX~1_combout\ & ( !\fluxo_dados|mux_rt_imediato|saida_MUX[2]~2_combout\ $ 
-- (((!\fluxo_dados|regIDEX1|DOUT\(148) & ((!\fluxo_dados|UC_ULA|jr~0_combout\) # (\fluxo_dados|UC_ULA|ula_ctrl[1]~1_combout\))))) ) ) ) # ( !\fluxo_dados|UC_ULA|ula_ctrl~2_combout\ & ( \fluxo_dados|ULA|ula2|mux_inverteB|saida_MUX~1_combout\ & ( 
-- !\fluxo_dados|mux_rt_imediato|saida_MUX[2]~2_combout\ $ (!\fluxo_dados|regIDEX1|DOUT\(148)) ) ) ) # ( \fluxo_dados|UC_ULA|ula_ctrl~2_combout\ & ( !\fluxo_dados|ULA|ula2|mux_inverteB|saida_MUX~1_combout\ & ( 
-- \fluxo_dados|mux_rt_imediato|saida_MUX[2]~2_combout\ ) ) ) # ( !\fluxo_dados|UC_ULA|ula_ctrl~2_combout\ & ( !\fluxo_dados|ULA|ula2|mux_inverteB|saida_MUX~1_combout\ & ( \fluxo_dados|mux_rt_imediato|saida_MUX[2]~2_combout\ ) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0101010101010101010101010101010101100110011001100110101001100110",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[2]~2_combout\,
	datab => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(148),
	datac => \fluxo_dados|UC_ULA|ALT_INV_jr~0_combout\,
	datad => \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl[1]~1_combout\,
	datae => \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl~2_combout\,
	dataf => \fluxo_dados|ULA|ula2|mux_inverteB|ALT_INV_saida_MUX~1_combout\,
	combout => \fluxo_dados|ULA|ula2|mux_inverteB|saida_MUX~0_combout\);

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a3\ : cyclonev_ram_block
-- pragma translate_off
GENERIC MAP (
	mem_init0 => "00001E00",
	clk0_core_clock_enable => "ena0",
	data_interleave_offset_in_bits => 1,
	data_interleave_width_in_bits => 1,
	init_file => "db/ProcessadorMIPS.ram0_bancoRegistradoresArqRegReg_fdb8a76e.hdl.mif",
	init_file_layout => "port_b",
	logical_ram_name => "Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|altsyncram:registrador_rtl_0|altsyncram_h8q1:auto_generated|ALTSYNCRAM",
	mixed_port_feed_through_mode => "dont_care",
	operation_mode => "dual_port",
	port_a_address_clear => "none",
	port_a_address_width => 5,
	port_a_byte_enable_clock => "none",
	port_a_data_out_clear => "none",
	port_a_data_out_clock => "none",
	port_a_data_width => 1,
	port_a_first_address => 0,
	port_a_first_bit_number => 3,
	port_a_last_address => 31,
	port_a_logical_ram_depth => 32,
	port_a_logical_ram_width => 32,
	port_a_read_during_write_mode => "new_data_no_nbe_read",
	port_b_address_clear => "none",
	port_b_address_clock => "clock1",
	port_b_address_width => 5,
	port_b_data_out_clear => "none",
	port_b_data_out_clock => "none",
	port_b_data_width => 1,
	port_b_first_address => 0,
	port_b_first_bit_number => 3,
	port_b_last_address => 31,
	port_b_logical_ram_depth => 32,
	port_b_logical_ram_width => 32,
	port_b_read_during_write_mode => "new_data_no_nbe_read",
	port_b_read_enable_clock => "clock1",
	ram_block_type => "M20K")
-- pragma translate_on
PORT MAP (
	portawe => \fluxo_dados|regMEMWB1|DOUT\(101),
	portbre => VCC,
	clk0 => \CLOCK_50~input_o\,
	clk1 => \CLOCK_50~input_o\,
	ena0 => \fluxo_dados|regMEMWB1|DOUT\(101),
	portadatain => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a3_PORTADATAIN_bus\,
	portaaddr => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a3_PORTAADDR_bus\,
	portbaddr => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a3_PORTBADDR_bus\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	portbdataout => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a3_PORTBDATAOUT_bus\);

\fluxo_dados|bancoRegs|registrador_rtl_0_bypass[18]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => VCC,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(18));

\fluxo_dados|bancoRegs|registrador_rtl_0_bypass[17]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|mux_ULA_mem|saida_MUX[3]~3_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(17));

\fluxo_dados|bancoRegs|saidaB[3]~3\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|bancoRegs|saidaB[3]~3_combout\ = ( \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(17) & ( (!\fluxo_dados|bancoRegs|Equal0~0_combout\ & (((!\fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(18)) # 
-- (\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a3~portbdataout\)) # (\fluxo_dados|bancoRegs|registrador~43_combout\))) ) ) # ( !\fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(17) & ( (!\fluxo_dados|bancoRegs|registrador~43_combout\ & 
-- (!\fluxo_dados|bancoRegs|Equal0~0_combout\ & (\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a3~portbdataout\ & \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(18)))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000001000110011000100110000000000000010001100110001001100",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|bancoRegs|ALT_INV_registrador~43_combout\,
	datab => \fluxo_dados|bancoRegs|ALT_INV_Equal0~0_combout\,
	datac => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a3~portbdataout\,
	datad => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(18),
	datae => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(17),
	combout => \fluxo_dados|bancoRegs|saidaB[3]~3_combout\);

\fluxo_dados|regIDEX1|DOUT[45]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|bancoRegs|saidaB[3]~3_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(45));

\fluxo_dados|regEXMEM1|DOUT[8]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regIDEX1|DOUT\(45),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regEXMEM1|DOUT\(8));

\fluxo_dados|mux_rt_imediato|saida_MUX[3]~3\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|mux_rt_imediato|saida_MUX[3]~3_combout\ = (!\fluxo_dados|regIDEX1|DOUT\(140) & ((\fluxo_dados|regIDEX1|DOUT\(45)))) # (\fluxo_dados|regIDEX1|DOUT\(140) & (\fluxo_dados|regIDEX1|DOUT\(154)))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0001110100011101000111010001110100011101000111010001110100011101",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(154),
	datab => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(140),
	datac => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(45),
	combout => \fluxo_dados|mux_rt_imediato|saida_MUX[3]~3_combout\);

\fluxo_dados|ULA|ula3|mux_inverteB|saida_MUX~0\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula3|mux_inverteB|saida_MUX~0_combout\ = ( \fluxo_dados|UC_ULA|ula_ctrl~2_combout\ & ( \fluxo_dados|ULA|ula2|mux_inverteB|saida_MUX~1_combout\ & ( !\fluxo_dados|mux_rt_imediato|saida_MUX[3]~3_combout\ $ 
-- (((!\fluxo_dados|regIDEX1|DOUT\(148) & ((!\fluxo_dados|UC_ULA|jr~0_combout\) # (\fluxo_dados|UC_ULA|ula_ctrl[1]~1_combout\))))) ) ) ) # ( !\fluxo_dados|UC_ULA|ula_ctrl~2_combout\ & ( \fluxo_dados|ULA|ula2|mux_inverteB|saida_MUX~1_combout\ & ( 
-- !\fluxo_dados|mux_rt_imediato|saida_MUX[3]~3_combout\ $ (!\fluxo_dados|regIDEX1|DOUT\(148)) ) ) ) # ( \fluxo_dados|UC_ULA|ula_ctrl~2_combout\ & ( !\fluxo_dados|ULA|ula2|mux_inverteB|saida_MUX~1_combout\ & ( 
-- \fluxo_dados|mux_rt_imediato|saida_MUX[3]~3_combout\ ) ) ) # ( !\fluxo_dados|UC_ULA|ula_ctrl~2_combout\ & ( !\fluxo_dados|ULA|ula2|mux_inverteB|saida_MUX~1_combout\ & ( \fluxo_dados|mux_rt_imediato|saida_MUX[3]~3_combout\ ) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0101010101010101010101010101010101100110011001100110101001100110",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[3]~3_combout\,
	datab => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(148),
	datac => \fluxo_dados|UC_ULA|ALT_INV_jr~0_combout\,
	datad => \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl[1]~1_combout\,
	datae => \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl~2_combout\,
	dataf => \fluxo_dados|ULA|ula2|mux_inverteB|ALT_INV_saida_MUX~1_combout\,
	combout => \fluxo_dados|ULA|ula3|mux_inverteB|saida_MUX~0_combout\);

\fluxo_dados|UC_ULA|ula_ctrl[3]~3\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|UC_ULA|ula_ctrl[3]~3_combout\ = ( \fluxo_dados|UC_ULA|ula_ctrl[1]~1_combout\ & ( \fluxo_dados|UC_ULA|ula_ctrl~2_combout\ & ( (\fluxo_dados|regIDEX1|DOUT\(148) & (!\fluxo_dados|regIDEX1|DOUT\(149) $ (\fluxo_dados|regIDEX1|DOUT\(150)))) ) ) ) # 
-- ( !\fluxo_dados|UC_ULA|ula_ctrl[1]~1_combout\ & ( \fluxo_dados|UC_ULA|ula_ctrl~2_combout\ & ( (!\fluxo_dados|regIDEX1|DOUT\(148) & (\fluxo_dados|regIDEX1|DOUT\(149) & (!\fluxo_dados|regIDEX1|DOUT\(150) & \fluxo_dados|UC_ULA|jr~0_combout\))) # 
-- (\fluxo_dados|regIDEX1|DOUT\(148) & (!\fluxo_dados|regIDEX1|DOUT\(149) $ ((\fluxo_dados|regIDEX1|DOUT\(150))))) ) ) ) # ( \fluxo_dados|UC_ULA|ula_ctrl[1]~1_combout\ & ( !\fluxo_dados|UC_ULA|ula_ctrl~2_combout\ & ( (\fluxo_dados|regIDEX1|DOUT\(148) & 
-- (!\fluxo_dados|regIDEX1|DOUT\(149) $ (\fluxo_dados|regIDEX1|DOUT\(150)))) ) ) ) # ( !\fluxo_dados|UC_ULA|ula_ctrl[1]~1_combout\ & ( !\fluxo_dados|UC_ULA|ula_ctrl~2_combout\ & ( (\fluxo_dados|regIDEX1|DOUT\(148) & (!\fluxo_dados|regIDEX1|DOUT\(149) $ 
-- (\fluxo_dados|regIDEX1|DOUT\(150)))) ) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000100100001001000010010000100100001001010010010000100100001001",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(149),
	datab => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(150),
	datac => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(148),
	datad => \fluxo_dados|UC_ULA|ALT_INV_jr~0_combout\,
	datae => \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl[1]~1_combout\,
	dataf => \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl~2_combout\,
	combout => \fluxo_dados|UC_ULA|ula_ctrl[3]~3_combout\);

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a4\ : cyclonev_ram_block
-- pragma translate_off
GENERIC MAP (
	mem_init0 => "00002000",
	clk0_core_clock_enable => "ena0",
	data_interleave_offset_in_bits => 1,
	data_interleave_width_in_bits => 1,
	init_file => "db/ProcessadorMIPS.ram0_bancoRegistradoresArqRegReg_fdb8a76e.hdl.mif",
	init_file_layout => "port_b",
	logical_ram_name => "Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|altsyncram:registrador_rtl_0|altsyncram_h8q1:auto_generated|ALTSYNCRAM",
	mixed_port_feed_through_mode => "dont_care",
	operation_mode => "dual_port",
	port_a_address_clear => "none",
	port_a_address_width => 5,
	port_a_byte_enable_clock => "none",
	port_a_data_out_clear => "none",
	port_a_data_out_clock => "none",
	port_a_data_width => 1,
	port_a_first_address => 0,
	port_a_first_bit_number => 4,
	port_a_last_address => 31,
	port_a_logical_ram_depth => 32,
	port_a_logical_ram_width => 32,
	port_a_read_during_write_mode => "new_data_no_nbe_read",
	port_b_address_clear => "none",
	port_b_address_clock => "clock1",
	port_b_address_width => 5,
	port_b_data_out_clear => "none",
	port_b_data_out_clock => "none",
	port_b_data_width => 1,
	port_b_first_address => 0,
	port_b_first_bit_number => 4,
	port_b_last_address => 31,
	port_b_logical_ram_depth => 32,
	port_b_logical_ram_width => 32,
	port_b_read_during_write_mode => "new_data_no_nbe_read",
	port_b_read_enable_clock => "clock1",
	ram_block_type => "M20K")
-- pragma translate_on
PORT MAP (
	portawe => \fluxo_dados|regMEMWB1|DOUT\(101),
	portbre => VCC,
	clk0 => \CLOCK_50~input_o\,
	clk1 => \CLOCK_50~input_o\,
	ena0 => \fluxo_dados|regMEMWB1|DOUT\(101),
	portadatain => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a4_PORTADATAIN_bus\,
	portaaddr => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a4_PORTAADDR_bus\,
	portbaddr => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a4_PORTBADDR_bus\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	portbdataout => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a4_PORTBDATAOUT_bus\);

\fluxo_dados|bancoRegs|registrador_rtl_0_bypass[20]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => VCC,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(20));

\fluxo_dados|bancoRegs|registrador_rtl_0_bypass[19]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|mux_ULA_mem|saida_MUX[4]~4_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(19));

\fluxo_dados|bancoRegs|saidaB[4]~4\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|bancoRegs|saidaB[4]~4_combout\ = ( \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(19) & ( (!\fluxo_dados|bancoRegs|Equal0~0_combout\ & (((!\fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(20)) # 
-- (\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a4~portbdataout\)) # (\fluxo_dados|bancoRegs|registrador~43_combout\))) ) ) # ( !\fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(19) & ( (!\fluxo_dados|bancoRegs|registrador~43_combout\ & 
-- (!\fluxo_dados|bancoRegs|Equal0~0_combout\ & (\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a4~portbdataout\ & \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(20)))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000001000110011000100110000000000000010001100110001001100",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|bancoRegs|ALT_INV_registrador~43_combout\,
	datab => \fluxo_dados|bancoRegs|ALT_INV_Equal0~0_combout\,
	datac => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a4~portbdataout\,
	datad => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(20),
	datae => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(19),
	combout => \fluxo_dados|bancoRegs|saidaB[4]~4_combout\);

\fluxo_dados|regIDEX1|DOUT[46]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|bancoRegs|saidaB[4]~4_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(46));

\fluxo_dados|regEXMEM1|DOUT[9]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regIDEX1|DOUT\(46),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regEXMEM1|DOUT\(9));

\fluxo_dados|mux_rt_imediato|saida_MUX[4]~4\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|mux_rt_imediato|saida_MUX[4]~4_combout\ = (!\fluxo_dados|regIDEX1|DOUT\(140) & ((\fluxo_dados|regIDEX1|DOUT\(46)))) # (\fluxo_dados|regIDEX1|DOUT\(140) & (\fluxo_dados|regIDEX1|DOUT\(155)))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0001110100011101000111010001110100011101000111010001110100011101",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(155),
	datab => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(140),
	datac => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(46),
	combout => \fluxo_dados|mux_rt_imediato|saida_MUX[4]~4_combout\);

\fluxo_dados|ULA|ula4|mux_ula|saida_MUX~0\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula4|mux_ula|saida_MUX~0_combout\ = (\fluxo_dados|regIDEX1|DOUT\(78) & (!\fluxo_dados|UC_ULA|ula_ctrl[3]~3_combout\ $ (!\fluxo_dados|mux_rt_imediato|saida_MUX[4]~4_combout\)))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0001001000010010000100100001001000010010000100100001001000010010",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl[3]~3_combout\,
	datab => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(78),
	datac => \fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[4]~4_combout\,
	combout => \fluxo_dados|ULA|ula4|mux_ula|saida_MUX~0_combout\);

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a5\ : cyclonev_ram_block
-- pragma translate_off
GENERIC MAP (
	mem_init0 => "00000000",
	clk0_core_clock_enable => "ena0",
	data_interleave_offset_in_bits => 1,
	data_interleave_width_in_bits => 1,
	init_file => "db/ProcessadorMIPS.ram0_bancoRegistradoresArqRegReg_fdb8a76e.hdl.mif",
	init_file_layout => "port_b",
	logical_ram_name => "Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|altsyncram:registrador_rtl_0|altsyncram_h8q1:auto_generated|ALTSYNCRAM",
	mixed_port_feed_through_mode => "dont_care",
	operation_mode => "dual_port",
	port_a_address_clear => "none",
	port_a_address_width => 5,
	port_a_byte_enable_clock => "none",
	port_a_data_out_clear => "none",
	port_a_data_out_clock => "none",
	port_a_data_width => 1,
	port_a_first_address => 0,
	port_a_first_bit_number => 5,
	port_a_last_address => 31,
	port_a_logical_ram_depth => 32,
	port_a_logical_ram_width => 32,
	port_a_read_during_write_mode => "new_data_no_nbe_read",
	port_b_address_clear => "none",
	port_b_address_clock => "clock1",
	port_b_address_width => 5,
	port_b_data_out_clear => "none",
	port_b_data_out_clock => "none",
	port_b_data_width => 1,
	port_b_first_address => 0,
	port_b_first_bit_number => 5,
	port_b_last_address => 31,
	port_b_logical_ram_depth => 32,
	port_b_logical_ram_width => 32,
	port_b_read_during_write_mode => "new_data_no_nbe_read",
	port_b_read_enable_clock => "clock1",
	ram_block_type => "M20K")
-- pragma translate_on
PORT MAP (
	portawe => \fluxo_dados|regMEMWB1|DOUT\(101),
	portbre => VCC,
	clk0 => \CLOCK_50~input_o\,
	clk1 => \CLOCK_50~input_o\,
	ena0 => \fluxo_dados|regMEMWB1|DOUT\(101),
	portadatain => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a5_PORTADATAIN_bus\,
	portaaddr => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a5_PORTAADDR_bus\,
	portbaddr => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a5_PORTBADDR_bus\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	portbdataout => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a5_PORTBDATAOUT_bus\);

\fluxo_dados|bancoRegs|registrador_rtl_0_bypass[22]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => VCC,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(22));

\fluxo_dados|bancoRegs|registrador_rtl_0_bypass[21]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|mux_ULA_mem|saida_MUX[5]~5_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(21));

\fluxo_dados|bancoRegs|saidaB[5]~5\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|bancoRegs|saidaB[5]~5_combout\ = ( \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(21) & ( (!\fluxo_dados|bancoRegs|Equal0~0_combout\ & (((!\fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(22)) # 
-- (\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a5~portbdataout\)) # (\fluxo_dados|bancoRegs|registrador~43_combout\))) ) ) # ( !\fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(21) & ( (!\fluxo_dados|bancoRegs|registrador~43_combout\ & 
-- (!\fluxo_dados|bancoRegs|Equal0~0_combout\ & (\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a5~portbdataout\ & \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(22)))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000001000110011000100110000000000000010001100110001001100",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|bancoRegs|ALT_INV_registrador~43_combout\,
	datab => \fluxo_dados|bancoRegs|ALT_INV_Equal0~0_combout\,
	datac => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a5~portbdataout\,
	datad => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(22),
	datae => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(21),
	combout => \fluxo_dados|bancoRegs|saidaB[5]~5_combout\);

\fluxo_dados|regIDEX1|DOUT[47]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|bancoRegs|saidaB[5]~5_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(47));

\fluxo_dados|regEXMEM1|DOUT[10]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regIDEX1|DOUT\(47),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regEXMEM1|DOUT\(10));

\fluxo_dados|mux_rt_imediato|saida_MUX[5]~5\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|mux_rt_imediato|saida_MUX[5]~5_combout\ = (!\fluxo_dados|regIDEX1|DOUT\(140) & ((\fluxo_dados|regIDEX1|DOUT\(47)))) # (\fluxo_dados|regIDEX1|DOUT\(140) & (\fluxo_dados|regIDEX1|DOUT\(156)))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0001110100011101000111010001110100011101000111010001110100011101",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(156),
	datab => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(140),
	datac => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(47),
	combout => \fluxo_dados|mux_rt_imediato|saida_MUX[5]~5_combout\);

\fluxo_dados|ULA|ula5|mux_inverteB|saida_MUX~0\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula5|mux_inverteB|saida_MUX~0_combout\ = !\fluxo_dados|UC_ULA|ula_ctrl[3]~3_combout\ $ (!\fluxo_dados|mux_rt_imediato|saida_MUX[5]~5_combout\)

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0110011001100110011001100110011001100110011001100110011001100110",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl[3]~3_combout\,
	datab => \fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[5]~5_combout\,
	combout => \fluxo_dados|ULA|ula5|mux_inverteB|saida_MUX~0_combout\);

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a6\ : cyclonev_ram_block
-- pragma translate_off
GENERIC MAP (
	mem_init0 => "00000000",
	clk0_core_clock_enable => "ena0",
	data_interleave_offset_in_bits => 1,
	data_interleave_width_in_bits => 1,
	init_file => "db/ProcessadorMIPS.ram0_bancoRegistradoresArqRegReg_fdb8a76e.hdl.mif",
	init_file_layout => "port_b",
	logical_ram_name => "Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|altsyncram:registrador_rtl_0|altsyncram_h8q1:auto_generated|ALTSYNCRAM",
	mixed_port_feed_through_mode => "dont_care",
	operation_mode => "dual_port",
	port_a_address_clear => "none",
	port_a_address_width => 5,
	port_a_byte_enable_clock => "none",
	port_a_data_out_clear => "none",
	port_a_data_out_clock => "none",
	port_a_data_width => 1,
	port_a_first_address => 0,
	port_a_first_bit_number => 6,
	port_a_last_address => 31,
	port_a_logical_ram_depth => 32,
	port_a_logical_ram_width => 32,
	port_a_read_during_write_mode => "new_data_no_nbe_read",
	port_b_address_clear => "none",
	port_b_address_clock => "clock1",
	port_b_address_width => 5,
	port_b_data_out_clear => "none",
	port_b_data_out_clock => "none",
	port_b_data_width => 1,
	port_b_first_address => 0,
	port_b_first_bit_number => 6,
	port_b_last_address => 31,
	port_b_logical_ram_depth => 32,
	port_b_logical_ram_width => 32,
	port_b_read_during_write_mode => "new_data_no_nbe_read",
	port_b_read_enable_clock => "clock1",
	ram_block_type => "M20K")
-- pragma translate_on
PORT MAP (
	portawe => \fluxo_dados|regMEMWB1|DOUT\(101),
	portbre => VCC,
	clk0 => \CLOCK_50~input_o\,
	clk1 => \CLOCK_50~input_o\,
	ena0 => \fluxo_dados|regMEMWB1|DOUT\(101),
	portadatain => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a6_PORTADATAIN_bus\,
	portaaddr => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a6_PORTAADDR_bus\,
	portbaddr => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a6_PORTBADDR_bus\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	portbdataout => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a6_PORTBDATAOUT_bus\);

\fluxo_dados|bancoRegs|registrador_rtl_0_bypass[24]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => VCC,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(24));

\fluxo_dados|bancoRegs|registrador_rtl_0_bypass[23]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|mux_ULA_mem|saida_MUX[6]~6_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(23));

\fluxo_dados|bancoRegs|saidaB[6]~6\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|bancoRegs|saidaB[6]~6_combout\ = ( \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(23) & ( (!\fluxo_dados|bancoRegs|Equal0~0_combout\ & (((!\fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(24)) # 
-- (\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a6~portbdataout\)) # (\fluxo_dados|bancoRegs|registrador~43_combout\))) ) ) # ( !\fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(23) & ( (!\fluxo_dados|bancoRegs|registrador~43_combout\ & 
-- (!\fluxo_dados|bancoRegs|Equal0~0_combout\ & (\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a6~portbdataout\ & \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(24)))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000001000110011000100110000000000000010001100110001001100",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|bancoRegs|ALT_INV_registrador~43_combout\,
	datab => \fluxo_dados|bancoRegs|ALT_INV_Equal0~0_combout\,
	datac => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a6~portbdataout\,
	datad => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(24),
	datae => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(23),
	combout => \fluxo_dados|bancoRegs|saidaB[6]~6_combout\);

\fluxo_dados|regIDEX1|DOUT[48]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|bancoRegs|saidaB[6]~6_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(48));

\fluxo_dados|regEXMEM1|DOUT[11]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regIDEX1|DOUT\(48),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regEXMEM1|DOUT\(11));

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a6\ : cyclonev_ram_block
-- pragma translate_off
GENERIC MAP (
	data_interleave_offset_in_bits => 1,
	data_interleave_width_in_bits => 1,
	logical_ram_name => "Fluxo_Dados:fluxo_dados|RAMMIPS:RAM|altsyncram:memRAM_rtl_0|altsyncram_60q1:auto_generated|ALTSYNCRAM",
	mixed_port_feed_through_mode => "old",
	operation_mode => "dual_port",
	port_a_address_clear => "none",
	port_a_address_width => 6,
	port_a_byte_enable_clock => "none",
	port_a_data_out_clear => "none",
	port_a_data_out_clock => "none",
	port_a_data_width => 1,
	port_a_first_address => 0,
	port_a_first_bit_number => 6,
	port_a_last_address => 63,
	port_a_logical_ram_depth => 64,
	port_a_logical_ram_width => 32,
	port_a_read_during_write_mode => "new_data_no_nbe_read",
	port_b_address_clear => "none",
	port_b_address_clock => "clock0",
	port_b_address_width => 6,
	port_b_data_out_clear => "none",
	port_b_data_out_clock => "none",
	port_b_data_width => 1,
	port_b_first_address => 0,
	port_b_first_bit_number => 6,
	port_b_last_address => 63,
	port_b_logical_ram_depth => 64,
	port_b_logical_ram_width => 32,
	port_b_read_during_write_mode => "new_data_no_nbe_read",
	port_b_read_enable_clock => "clock0",
	ram_block_type => "M20K")
-- pragma translate_on
PORT MAP (
	portawe => \UC|Equal14~0_combout\,
	portbre => \UC|Equal5~0_combout\,
	clk0 => \CLOCK_50~input_o\,
	portadatain => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a6_PORTADATAIN_bus\,
	portaaddr => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a6_PORTAADDR_bus\,
	portbaddr => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a6_PORTBADDR_bus\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	portbdataout => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a6_PORTBDATAOUT_bus\);

\fluxo_dados|regMEMWB1|DOUT[43]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a6~portbdataout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regMEMWB1|DOUT\(43));

\fluxo_dados|regEXMEM1|DOUT[75]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regIDEX1|DOUT\(112),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regEXMEM1|DOUT\(75));

\fluxo_dados|regMEMWB1|DOUT[75]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regEXMEM1|DOUT\(75),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regMEMWB1|DOUT\(75));

\fluxo_dados|regMEMWB1|DOUT[11]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regEXMEM1|DOUT\(43),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regMEMWB1|DOUT\(11));

\fluxo_dados|mux_ULA_mem|saida_MUX[6]~6\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|mux_ULA_mem|saida_MUX[6]~6_combout\ = ( \fluxo_dados|regMEMWB1|DOUT\(11) & ( (!\fluxo_dados|regMEMWB1|DOUT\(103) & ((!\fluxo_dados|regMEMWB1|DOUT\(102)) # ((\fluxo_dados|regMEMWB1|DOUT\(43))))) # (\fluxo_dados|regMEMWB1|DOUT\(103) & 
-- (((\fluxo_dados|regMEMWB1|DOUT\(75))))) ) ) # ( !\fluxo_dados|regMEMWB1|DOUT\(11) & ( (!\fluxo_dados|regMEMWB1|DOUT\(103) & (\fluxo_dados|regMEMWB1|DOUT\(102) & (\fluxo_dados|regMEMWB1|DOUT\(43)))) # (\fluxo_dados|regMEMWB1|DOUT\(103) & 
-- (((\fluxo_dados|regMEMWB1|DOUT\(75))))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000001001010111100010101101111100000010010101111000101011011111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(103),
	datab => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(102),
	datac => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(43),
	datad => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(75),
	datae => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(11),
	combout => \fluxo_dados|mux_ULA_mem|saida_MUX[6]~6_combout\);

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a6\ : cyclonev_ram_block
-- pragma translate_off
GENERIC MAP (
	mem_init0 => "00000000",
	clk0_core_clock_enable => "ena0",
	data_interleave_offset_in_bits => 1,
	data_interleave_width_in_bits => 1,
	init_file => "db/ProcessadorMIPS.ram0_bancoRegistradoresArqRegReg_fdb8a76e.hdl.mif",
	init_file_layout => "port_b",
	logical_ram_name => "Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|altsyncram:registrador_rtl_1|altsyncram_h8q1:auto_generated|ALTSYNCRAM",
	mixed_port_feed_through_mode => "dont_care",
	operation_mode => "dual_port",
	port_a_address_clear => "none",
	port_a_address_width => 5,
	port_a_byte_enable_clock => "none",
	port_a_data_out_clear => "none",
	port_a_data_out_clock => "none",
	port_a_data_width => 1,
	port_a_first_address => 0,
	port_a_first_bit_number => 6,
	port_a_last_address => 31,
	port_a_logical_ram_depth => 32,
	port_a_logical_ram_width => 32,
	port_a_read_during_write_mode => "new_data_no_nbe_read",
	port_b_address_clear => "none",
	port_b_address_clock => "clock1",
	port_b_address_width => 5,
	port_b_data_out_clear => "none",
	port_b_data_out_clock => "none",
	port_b_data_width => 1,
	port_b_first_address => 0,
	port_b_first_bit_number => 6,
	port_b_last_address => 31,
	port_b_logical_ram_depth => 32,
	port_b_logical_ram_width => 32,
	port_b_read_during_write_mode => "new_data_no_nbe_read",
	port_b_read_enable_clock => "clock1",
	ram_block_type => "M20K")
-- pragma translate_on
PORT MAP (
	portawe => \fluxo_dados|regMEMWB1|DOUT\(101),
	portbre => VCC,
	clk0 => \CLOCK_50~input_o\,
	clk1 => \CLOCK_50~input_o\,
	ena0 => \fluxo_dados|regMEMWB1|DOUT\(101),
	portadatain => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a6_PORTADATAIN_bus\,
	portaaddr => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a6_PORTAADDR_bus\,
	portbaddr => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a6_PORTBADDR_bus\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	portbdataout => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a6_PORTBDATAOUT_bus\);

\fluxo_dados|bancoRegs|registrador_rtl_1_bypass[24]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => VCC,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(24));

\fluxo_dados|bancoRegs|registrador_rtl_1_bypass[23]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|mux_ULA_mem|saida_MUX[6]~6_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(23));

\fluxo_dados|bancoRegs|saidaA[6]~6\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|bancoRegs|saidaA[6]~6_combout\ = ( \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(23) & ( (!\fluxo_dados|bancoRegs|Equal1~0_combout\ & (((!\fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(24)) # 
-- (\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a6~portbdataout\)) # (\fluxo_dados|bancoRegs|registrador~40_combout\))) ) ) # ( !\fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(23) & ( (!\fluxo_dados|bancoRegs|registrador~40_combout\ & 
-- (!\fluxo_dados|bancoRegs|Equal1~0_combout\ & (\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a6~portbdataout\ & \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(24)))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000001000110011000100110000000000000010001100110001001100",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|bancoRegs|ALT_INV_registrador~40_combout\,
	datab => \fluxo_dados|bancoRegs|ALT_INV_Equal1~0_combout\,
	datac => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a6~portbdataout\,
	datad => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(24),
	datae => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(23),
	combout => \fluxo_dados|bancoRegs|saidaA[6]~6_combout\);

\fluxo_dados|regIDEX1|DOUT[80]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|bancoRegs|saidaA[6]~6_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(80));

\fluxo_dados|mux_rt_imediato|saida_MUX[6]~6\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|mux_rt_imediato|saida_MUX[6]~6_combout\ = (!\fluxo_dados|regIDEX1|DOUT\(140) & ((\fluxo_dados|regIDEX1|DOUT\(48)))) # (\fluxo_dados|regIDEX1|DOUT\(140) & (\fluxo_dados|regIDEX1|DOUT\(41)))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0001101100011011000110110001101100011011000110110001101100011011",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(140),
	datab => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(41),
	datac => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(48),
	combout => \fluxo_dados|mux_rt_imediato|saida_MUX[6]~6_combout\);

\fluxo_dados|ULA|ula6|mux_inverteB|saida_MUX~0\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula6|mux_inverteB|saida_MUX~0_combout\ = !\fluxo_dados|UC_ULA|ula_ctrl[3]~3_combout\ $ (!\fluxo_dados|mux_rt_imediato|saida_MUX[6]~6_combout\)

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0110011001100110011001100110011001100110011001100110011001100110",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl[3]~3_combout\,
	datab => \fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[6]~6_combout\,
	combout => \fluxo_dados|ULA|ula6|mux_inverteB|saida_MUX~0_combout\);

\fluxo_dados|ULA|ula6|soma_sub|carry_out\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula6|soma_sub|carry_out~combout\ = ( !\fluxo_dados|regIDEX1|DOUT\(80) & ( \fluxo_dados|ULA|ula6|mux_inverteB|saida_MUX~0_combout\ & ( (!\fluxo_dados|regIDEX1|DOUT\(79) & ((!\fluxo_dados|ULA|ula5|mux_inverteB|saida_MUX~0_combout\) # 
-- ((!\fluxo_dados|ULA|ula4|soma_sub|saida_xor2~combout\ & !\fluxo_dados|ULA|ula4|mux_ula|saida_MUX~0_combout\)))) # (\fluxo_dados|regIDEX1|DOUT\(79) & (!\fluxo_dados|ULA|ula4|soma_sub|saida_xor2~combout\ & 
-- (!\fluxo_dados|ULA|ula4|mux_ula|saida_MUX~0_combout\ & !\fluxo_dados|ULA|ula5|mux_inverteB|saida_MUX~0_combout\))) ) ) ) # ( \fluxo_dados|regIDEX1|DOUT\(80) & ( !\fluxo_dados|ULA|ula6|mux_inverteB|saida_MUX~0_combout\ & ( (!\fluxo_dados|regIDEX1|DOUT\(79) 
-- & ((!\fluxo_dados|ULA|ula5|mux_inverteB|saida_MUX~0_combout\) # ((!\fluxo_dados|ULA|ula4|soma_sub|saida_xor2~combout\ & !\fluxo_dados|ULA|ula4|mux_ula|saida_MUX~0_combout\)))) # (\fluxo_dados|regIDEX1|DOUT\(79) & 
-- (!\fluxo_dados|ULA|ula4|soma_sub|saida_xor2~combout\ & (!\fluxo_dados|ULA|ula4|mux_ula|saida_MUX~0_combout\ & !\fluxo_dados|ULA|ula5|mux_inverteB|saida_MUX~0_combout\))) ) ) ) # ( !\fluxo_dados|regIDEX1|DOUT\(80) & ( 
-- !\fluxo_dados|ULA|ula6|mux_inverteB|saida_MUX~0_combout\ ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "1111111111111111111110001000000011111000100000000000000000000000",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|ULA|ula4|soma_sub|ALT_INV_saida_xor2~combout\,
	datab => \fluxo_dados|ULA|ula4|mux_ula|ALT_INV_saida_MUX~0_combout\,
	datac => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(79),
	datad => \fluxo_dados|ULA|ula5|mux_inverteB|ALT_INV_saida_MUX~0_combout\,
	datae => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(80),
	dataf => \fluxo_dados|ULA|ula6|mux_inverteB|ALT_INV_saida_MUX~0_combout\,
	combout => \fluxo_dados|ULA|ula6|soma_sub|carry_out~combout\);

\fluxo_dados|mux_rt_imediato|saida_MUX[7]~7\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|mux_rt_imediato|saida_MUX[7]~7_combout\ = (!\fluxo_dados|regIDEX1|DOUT\(140) & ((\fluxo_dados|regIDEX1|DOUT\(49)))) # (\fluxo_dados|regIDEX1|DOUT\(140) & (\fluxo_dados|regIDEX1|DOUT\(41)))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0001101100011011000110110001101100011011000110110001101100011011",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(140),
	datab => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(41),
	datac => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(49),
	combout => \fluxo_dados|mux_rt_imediato|saida_MUX[7]~7_combout\);

\fluxo_dados|ULA|ula7|mux_inverteB|saida_MUX~0\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula7|mux_inverteB|saida_MUX~0_combout\ = !\fluxo_dados|UC_ULA|ula_ctrl[3]~3_combout\ $ (!\fluxo_dados|mux_rt_imediato|saida_MUX[7]~7_combout\)

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0110011001100110011001100110011001100110011001100110011001100110",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl[3]~3_combout\,
	datab => \fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[7]~7_combout\,
	combout => \fluxo_dados|ULA|ula7|mux_inverteB|saida_MUX~0_combout\);

\fluxo_dados|UC_ULA|ula_ctrl~4\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|UC_ULA|ula_ctrl~4_combout\ = (!\fluxo_dados|regIDEX1|DOUT\(154) & (!\fluxo_dados|regIDEX1|DOUT\(152) & (\fluxo_dados|regIDEX1|DOUT\(153) & \fluxo_dados|regIDEX1|DOUT\(151)))) # (\fluxo_dados|regIDEX1|DOUT\(154) & 
-- (\fluxo_dados|regIDEX1|DOUT\(152) & (!\fluxo_dados|regIDEX1|DOUT\(153) & !\fluxo_dados|regIDEX1|DOUT\(151))))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0001000000001000000100000000100000010000000010000001000000001000",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(154),
	datab => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(152),
	datac => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(153),
	datad => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(151),
	combout => \fluxo_dados|UC_ULA|ula_ctrl~4_combout\);

\fluxo_dados|UC_ULA|ula_ctrl~5\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|UC_ULA|ula_ctrl~5_combout\ = ( \fluxo_dados|regIDEX1|DOUT\(155) & ( \fluxo_dados|UC_ULA|ula_ctrl~4_combout\ & ( (\fluxo_dados|regIDEX1|DOUT\(149) & \fluxo_dados|regIDEX1|DOUT\(148)) ) ) ) # ( !\fluxo_dados|regIDEX1|DOUT\(155) & ( 
-- \fluxo_dados|UC_ULA|ula_ctrl~4_combout\ & ( (\fluxo_dados|regIDEX1|DOUT\(149) & (((!\fluxo_dados|regIDEX1|DOUT\(150) & \fluxo_dados|regIDEX1|DOUT\(156))) # (\fluxo_dados|regIDEX1|DOUT\(148)))) ) ) ) # ( \fluxo_dados|regIDEX1|DOUT\(155) & ( 
-- !\fluxo_dados|UC_ULA|ula_ctrl~4_combout\ & ( (\fluxo_dados|regIDEX1|DOUT\(149) & \fluxo_dados|regIDEX1|DOUT\(148)) ) ) ) # ( !\fluxo_dados|regIDEX1|DOUT\(155) & ( !\fluxo_dados|UC_ULA|ula_ctrl~4_combout\ & ( (\fluxo_dados|regIDEX1|DOUT\(149) & 
-- \fluxo_dados|regIDEX1|DOUT\(148)) ) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000010100000101000001010000010100000101010001010000010100000101",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(149),
	datab => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(150),
	datac => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(148),
	datad => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(156),
	datae => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(155),
	dataf => \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl~4_combout\,
	combout => \fluxo_dados|UC_ULA|ula_ctrl~5_combout\);

\fluxo_dados|UC_ULA|ula_ctrl[1]~7\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|UC_ULA|ula_ctrl[1]~7_combout\ = ( \fluxo_dados|UC_ULA|ula_ctrl[1]~1_combout\ & ( (!\fluxo_dados|UC_ULA|jr~0_combout\ & ((!\fluxo_dados|regIDEX1|DOUT\(150) & ((!\fluxo_dados|regIDEX1|DOUT\(148)))) # (\fluxo_dados|regIDEX1|DOUT\(150) & 
-- (!\fluxo_dados|regIDEX1|DOUT\(149) & \fluxo_dados|regIDEX1|DOUT\(148))))) ) ) # ( !\fluxo_dados|UC_ULA|ula_ctrl[1]~1_combout\ & ( (!\fluxo_dados|regIDEX1|DOUT\(150) & ((!\fluxo_dados|regIDEX1|DOUT\(148)))) # (\fluxo_dados|regIDEX1|DOUT\(150) & 
-- (!\fluxo_dados|regIDEX1|DOUT\(149) & \fluxo_dados|regIDEX1|DOUT\(148))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "1100001011000010110000100000000011000010110000101100001000000000",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(149),
	datab => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(150),
	datac => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(148),
	datad => \fluxo_dados|UC_ULA|ALT_INV_jr~0_combout\,
	datae => \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl[1]~1_combout\,
	combout => \fluxo_dados|UC_ULA|ula_ctrl[1]~7_combout\);

\fluxo_dados|UC_ULA|jr~1\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|UC_ULA|jr~1_combout\ = ( !\fluxo_dados|regIDEX1|DOUT\(153) & ( !\fluxo_dados|regIDEX1|DOUT\(151) & ( (\fluxo_dados|regIDEX1|DOUT\(149) & (!\fluxo_dados|regIDEX1|DOUT\(150) & (!\fluxo_dados|regIDEX1|DOUT\(148) & 
-- !\fluxo_dados|regIDEX1|DOUT\(155)))) ) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0100000000000000000000000000000000000000000000000000000000000000",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(149),
	datab => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(150),
	datac => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(148),
	datad => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(155),
	datae => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(153),
	dataf => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(151),
	combout => \fluxo_dados|UC_ULA|jr~1_combout\);

\fluxo_dados|UC_ULA|ula_ctrl~8\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|UC_ULA|ula_ctrl~8_combout\ = (\fluxo_dados|UC_ULA|jr~1_combout\ & \fluxo_dados|UC_ULA|ula_ctrl~2_combout\)

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0001000100010001000100010001000100010001000100010001000100010001",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|UC_ULA|ALT_INV_jr~1_combout\,
	datab => \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl~2_combout\,
	combout => \fluxo_dados|UC_ULA|ula_ctrl~8_combout\);

\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ = ( !\fluxo_dados|UC_ULA|ula_ctrl[1]~7_combout\ & ( \fluxo_dados|UC_ULA|ula_ctrl~8_combout\ & ( (\fluxo_dados|regIDEX1|DOUT\(149) & (!\fluxo_dados|UC_ULA|ula_ctrl~5_combout\ & 
-- (!\fluxo_dados|regIDEX1|DOUT\(150) $ (!\fluxo_dados|regIDEX1|DOUT\(148))))) ) ) ) # ( \fluxo_dados|UC_ULA|ula_ctrl[1]~7_combout\ & ( !\fluxo_dados|UC_ULA|ula_ctrl~8_combout\ & ( (!\fluxo_dados|UC_ULA|ula_ctrl~5_combout\ & 
-- (((!\fluxo_dados|regIDEX1|DOUT\(150) & \fluxo_dados|regIDEX1|DOUT\(148))) # (\fluxo_dados|regIDEX1|DOUT\(149)))) ) ) ) # ( !\fluxo_dados|UC_ULA|ula_ctrl[1]~7_combout\ & ( !\fluxo_dados|UC_ULA|ula_ctrl~8_combout\ & ( (\fluxo_dados|regIDEX1|DOUT\(149) & 
-- (!\fluxo_dados|UC_ULA|ula_ctrl~5_combout\ & (!\fluxo_dados|regIDEX1|DOUT\(150) $ (!\fluxo_dados|regIDEX1|DOUT\(148))))) ) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0001010000000000010111010000000000010100000000000000000000000000",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(149),
	datab => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(150),
	datac => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(148),
	datad => \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl~5_combout\,
	datae => \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl[1]~7_combout\,
	dataf => \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl~8_combout\,
	combout => \fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\);

\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\ = ( \fluxo_dados|UC_ULA|ula_ctrl[1]~7_combout\ & ( \fluxo_dados|UC_ULA|ula_ctrl~8_combout\ & ( (!\fluxo_dados|regIDEX1|DOUT\(149) & ((!\fluxo_dados|regIDEX1|DOUT\(150) & (\fluxo_dados|regIDEX1|DOUT\(148) 
-- & \fluxo_dados|UC_ULA|ula_ctrl~5_combout\)) # (\fluxo_dados|regIDEX1|DOUT\(150) & (!\fluxo_dados|regIDEX1|DOUT\(148))))) # (\fluxo_dados|regIDEX1|DOUT\(149) & (((\fluxo_dados|UC_ULA|ula_ctrl~5_combout\)))) ) ) ) # ( 
-- !\fluxo_dados|UC_ULA|ula_ctrl[1]~7_combout\ & ( \fluxo_dados|UC_ULA|ula_ctrl~8_combout\ & ( (!\fluxo_dados|regIDEX1|DOUT\(149) & ((!\fluxo_dados|regIDEX1|DOUT\(150) & (\fluxo_dados|regIDEX1|DOUT\(148) & \fluxo_dados|UC_ULA|ula_ctrl~5_combout\)) # 
-- (\fluxo_dados|regIDEX1|DOUT\(150) & (!\fluxo_dados|regIDEX1|DOUT\(148))))) # (\fluxo_dados|regIDEX1|DOUT\(149) & (!\fluxo_dados|regIDEX1|DOUT\(150) $ (!\fluxo_dados|regIDEX1|DOUT\(148) $ (\fluxo_dados|UC_ULA|ula_ctrl~5_combout\)))) ) ) ) # ( 
-- \fluxo_dados|UC_ULA|ula_ctrl[1]~7_combout\ & ( !\fluxo_dados|UC_ULA|ula_ctrl~8_combout\ & ( (!\fluxo_dados|regIDEX1|DOUT\(149) & ((!\fluxo_dados|regIDEX1|DOUT\(150) & (\fluxo_dados|regIDEX1|DOUT\(148) & !\fluxo_dados|UC_ULA|ula_ctrl~5_combout\)) # 
-- (\fluxo_dados|regIDEX1|DOUT\(150) & (!\fluxo_dados|regIDEX1|DOUT\(148))))) # (\fluxo_dados|regIDEX1|DOUT\(149) & (((!\fluxo_dados|UC_ULA|ula_ctrl~5_combout\)))) ) ) ) # ( !\fluxo_dados|UC_ULA|ula_ctrl[1]~7_combout\ & ( 
-- !\fluxo_dados|UC_ULA|ula_ctrl~8_combout\ & ( (!\fluxo_dados|regIDEX1|DOUT\(149) & ((!\fluxo_dados|regIDEX1|DOUT\(150) & (\fluxo_dados|regIDEX1|DOUT\(148) & \fluxo_dados|UC_ULA|ula_ctrl~5_combout\)) # (\fluxo_dados|regIDEX1|DOUT\(150) & 
-- (!\fluxo_dados|regIDEX1|DOUT\(148))))) # (\fluxo_dados|regIDEX1|DOUT\(149) & (!\fluxo_dados|regIDEX1|DOUT\(150) $ (!\fluxo_dados|regIDEX1|DOUT\(148) $ (\fluxo_dados|UC_ULA|ula_ctrl~5_combout\)))) ) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0011010001101001011111010010000000110100011010010010000001111101",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(149),
	datab => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(150),
	datac => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(148),
	datad => \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl~5_combout\,
	datae => \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl[1]~7_combout\,
	dataf => \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl~8_combout\,
	combout => \fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\);

\fluxo_dados|ULA|ula7|mux_ula|saida_MUX~0\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula7|mux_ula|saida_MUX~0_combout\ = ( \fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & ( \fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\ & ( (\fluxo_dados|regIDEX1|DOUT\(81) & 
-- \fluxo_dados|ULA|ula7|mux_inverteB|saida_MUX~0_combout\) ) ) ) # ( !\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & ( \fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\ & ( (\fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\ & 
-- \fluxo_dados|ULA|ula7|mux_inverteB|saida_MUX~0_combout\) ) ) ) # ( \fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & ( !\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\ & ( (\fluxo_dados|regIDEX1|DOUT\(81) & 
-- \fluxo_dados|ULA|ula7|mux_inverteB|saida_MUX~0_combout\) ) ) ) # ( !\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & ( !\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\ & ( (!\fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\ & 
-- (!\fluxo_dados|ULA|ula6|soma_sub|carry_out~combout\ $ (!\fluxo_dados|regIDEX1|DOUT\(81) $ (!\fluxo_dados|ULA|ula7|mux_inverteB|saida_MUX~0_combout\)))) # (\fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\ & 
-- (((\fluxo_dados|ULA|ula7|mux_inverteB|saida_MUX~0_combout\) # (\fluxo_dados|regIDEX1|DOUT\(81))))) ) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "1000011101111101000000000000111100000000010101010000000000001111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|ULA|ula0|mux_ula|ALT_INV_Equal0~0_combout\,
	datab => \fluxo_dados|ULA|ula6|soma_sub|ALT_INV_carry_out~combout\,
	datac => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(81),
	datad => \fluxo_dados|ULA|ula7|mux_inverteB|ALT_INV_saida_MUX~0_combout\,
	datae => \fluxo_dados|ULA|ula30|mux_ula|ALT_INV_saida_MUX~0_combout\,
	dataf => \fluxo_dados|ULA|ula30|mux_ula|ALT_INV_saida_MUX~1_combout\,
	combout => \fluxo_dados|ULA|ula7|mux_ula|saida_MUX~0_combout\);

\fluxo_dados|ULA|resultado_final[7]~7\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|resultado_final[7]~7_combout\ = (!\fluxo_dados|UC_ULA|ula_ctrl[2]~0_combout\ & \fluxo_dados|ULA|ula7|mux_ula|saida_MUX~0_combout\)

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0010001000100010001000100010001000100010001000100010001000100010",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl[2]~0_combout\,
	datab => \fluxo_dados|ULA|ula7|mux_ula|ALT_INV_saida_MUX~0_combout\,
	combout => \fluxo_dados|ULA|resultado_final[7]~7_combout\);

\fluxo_dados|regEXMEM1|DOUT[44]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|ULA|resultado_final[7]~7_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regEXMEM1|DOUT\(44));

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a5\ : cyclonev_ram_block
-- pragma translate_off
GENERIC MAP (
	data_interleave_offset_in_bits => 1,
	data_interleave_width_in_bits => 1,
	logical_ram_name => "Fluxo_Dados:fluxo_dados|RAMMIPS:RAM|altsyncram:memRAM_rtl_0|altsyncram_60q1:auto_generated|ALTSYNCRAM",
	mixed_port_feed_through_mode => "old",
	operation_mode => "dual_port",
	port_a_address_clear => "none",
	port_a_address_width => 6,
	port_a_byte_enable_clock => "none",
	port_a_data_out_clear => "none",
	port_a_data_out_clock => "none",
	port_a_data_width => 1,
	port_a_first_address => 0,
	port_a_first_bit_number => 5,
	port_a_last_address => 63,
	port_a_logical_ram_depth => 64,
	port_a_logical_ram_width => 32,
	port_a_read_during_write_mode => "new_data_no_nbe_read",
	port_b_address_clear => "none",
	port_b_address_clock => "clock0",
	port_b_address_width => 6,
	port_b_data_out_clear => "none",
	port_b_data_out_clock => "none",
	port_b_data_width => 1,
	port_b_first_address => 0,
	port_b_first_bit_number => 5,
	port_b_last_address => 63,
	port_b_logical_ram_depth => 64,
	port_b_logical_ram_width => 32,
	port_b_read_during_write_mode => "new_data_no_nbe_read",
	port_b_read_enable_clock => "clock0",
	ram_block_type => "M20K")
-- pragma translate_on
PORT MAP (
	portawe => \UC|Equal14~0_combout\,
	portbre => \UC|Equal5~0_combout\,
	clk0 => \CLOCK_50~input_o\,
	portadatain => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a5_PORTADATAIN_bus\,
	portaaddr => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a5_PORTAADDR_bus\,
	portbaddr => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a5_PORTBADDR_bus\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	portbdataout => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a5_PORTBDATAOUT_bus\);

\fluxo_dados|regMEMWB1|DOUT[42]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a5~portbdataout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regMEMWB1|DOUT\(42));

\fluxo_dados|regEXMEM1|DOUT[74]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regIDEX1|DOUT\(111),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regEXMEM1|DOUT\(74));

\fluxo_dados|regMEMWB1|DOUT[74]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regEXMEM1|DOUT\(74),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regMEMWB1|DOUT\(74));

\fluxo_dados|regMEMWB1|DOUT[10]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regEXMEM1|DOUT\(42),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regMEMWB1|DOUT\(10));

\fluxo_dados|mux_ULA_mem|saida_MUX[5]~5\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|mux_ULA_mem|saida_MUX[5]~5_combout\ = ( \fluxo_dados|regMEMWB1|DOUT\(10) & ( (!\fluxo_dados|regMEMWB1|DOUT\(103) & ((!\fluxo_dados|regMEMWB1|DOUT\(102)) # ((\fluxo_dados|regMEMWB1|DOUT\(42))))) # (\fluxo_dados|regMEMWB1|DOUT\(103) & 
-- (((\fluxo_dados|regMEMWB1|DOUT\(74))))) ) ) # ( !\fluxo_dados|regMEMWB1|DOUT\(10) & ( (!\fluxo_dados|regMEMWB1|DOUT\(103) & (\fluxo_dados|regMEMWB1|DOUT\(102) & (\fluxo_dados|regMEMWB1|DOUT\(42)))) # (\fluxo_dados|regMEMWB1|DOUT\(103) & 
-- (((\fluxo_dados|regMEMWB1|DOUT\(74))))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000001001010111100010101101111100000010010101111000101011011111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(103),
	datab => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(102),
	datac => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(42),
	datad => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(74),
	datae => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(10),
	combout => \fluxo_dados|mux_ULA_mem|saida_MUX[5]~5_combout\);

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a5\ : cyclonev_ram_block
-- pragma translate_off
GENERIC MAP (
	mem_init0 => "00000000",
	clk0_core_clock_enable => "ena0",
	data_interleave_offset_in_bits => 1,
	data_interleave_width_in_bits => 1,
	init_file => "db/ProcessadorMIPS.ram0_bancoRegistradoresArqRegReg_fdb8a76e.hdl.mif",
	init_file_layout => "port_b",
	logical_ram_name => "Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|altsyncram:registrador_rtl_1|altsyncram_h8q1:auto_generated|ALTSYNCRAM",
	mixed_port_feed_through_mode => "dont_care",
	operation_mode => "dual_port",
	port_a_address_clear => "none",
	port_a_address_width => 5,
	port_a_byte_enable_clock => "none",
	port_a_data_out_clear => "none",
	port_a_data_out_clock => "none",
	port_a_data_width => 1,
	port_a_first_address => 0,
	port_a_first_bit_number => 5,
	port_a_last_address => 31,
	port_a_logical_ram_depth => 32,
	port_a_logical_ram_width => 32,
	port_a_read_during_write_mode => "new_data_no_nbe_read",
	port_b_address_clear => "none",
	port_b_address_clock => "clock1",
	port_b_address_width => 5,
	port_b_data_out_clear => "none",
	port_b_data_out_clock => "none",
	port_b_data_width => 1,
	port_b_first_address => 0,
	port_b_first_bit_number => 5,
	port_b_last_address => 31,
	port_b_logical_ram_depth => 32,
	port_b_logical_ram_width => 32,
	port_b_read_during_write_mode => "new_data_no_nbe_read",
	port_b_read_enable_clock => "clock1",
	ram_block_type => "M20K")
-- pragma translate_on
PORT MAP (
	portawe => \fluxo_dados|regMEMWB1|DOUT\(101),
	portbre => VCC,
	clk0 => \CLOCK_50~input_o\,
	clk1 => \CLOCK_50~input_o\,
	ena0 => \fluxo_dados|regMEMWB1|DOUT\(101),
	portadatain => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a5_PORTADATAIN_bus\,
	portaaddr => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a5_PORTAADDR_bus\,
	portbaddr => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a5_PORTBADDR_bus\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	portbdataout => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a5_PORTBDATAOUT_bus\);

\fluxo_dados|bancoRegs|registrador_rtl_1_bypass[22]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => VCC,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(22));

\fluxo_dados|bancoRegs|registrador_rtl_1_bypass[21]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|mux_ULA_mem|saida_MUX[5]~5_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(21));

\fluxo_dados|bancoRegs|saidaA[5]~5\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|bancoRegs|saidaA[5]~5_combout\ = ( \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(21) & ( (!\fluxo_dados|bancoRegs|Equal1~0_combout\ & (((!\fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(22)) # 
-- (\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a5~portbdataout\)) # (\fluxo_dados|bancoRegs|registrador~40_combout\))) ) ) # ( !\fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(21) & ( (!\fluxo_dados|bancoRegs|registrador~40_combout\ & 
-- (!\fluxo_dados|bancoRegs|Equal1~0_combout\ & (\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a5~portbdataout\ & \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(22)))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000001000110011000100110000000000000010001100110001001100",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|bancoRegs|ALT_INV_registrador~40_combout\,
	datab => \fluxo_dados|bancoRegs|ALT_INV_Equal1~0_combout\,
	datac => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a5~portbdataout\,
	datad => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(22),
	datae => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(21),
	combout => \fluxo_dados|bancoRegs|saidaA[5]~5_combout\);

\fluxo_dados|regIDEX1|DOUT[79]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|bancoRegs|saidaA[5]~5_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(79));

\fluxo_dados|ULA|ula5|soma_sub|carry_out\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula5|soma_sub|carry_out~combout\ = (!\fluxo_dados|regIDEX1|DOUT\(79) & ((!\fluxo_dados|ULA|ula5|mux_inverteB|saida_MUX~0_combout\) # ((!\fluxo_dados|ULA|ula4|soma_sub|saida_xor2~combout\ & 
-- !\fluxo_dados|ULA|ula4|mux_ula|saida_MUX~0_combout\)))) # (\fluxo_dados|regIDEX1|DOUT\(79) & (!\fluxo_dados|ULA|ula4|soma_sub|saida_xor2~combout\ & (!\fluxo_dados|ULA|ula4|mux_ula|saida_MUX~0_combout\ & 
-- !\fluxo_dados|ULA|ula5|mux_inverteB|saida_MUX~0_combout\)))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "1111100010000000111110001000000011111000100000001111100010000000",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|ULA|ula4|soma_sub|ALT_INV_saida_xor2~combout\,
	datab => \fluxo_dados|ULA|ula4|mux_ula|ALT_INV_saida_MUX~0_combout\,
	datac => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(79),
	datad => \fluxo_dados|ULA|ula5|mux_inverteB|ALT_INV_saida_MUX~0_combout\,
	combout => \fluxo_dados|ULA|ula5|soma_sub|carry_out~combout\);

\fluxo_dados|ULA|ula6|mux_ula|saida_MUX~0\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula6|mux_ula|saida_MUX~0_combout\ = ( \fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & ( \fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\ & ( (\fluxo_dados|regIDEX1|DOUT\(80) & 
-- \fluxo_dados|ULA|ula6|mux_inverteB|saida_MUX~0_combout\) ) ) ) # ( !\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & ( \fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\ & ( (\fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\ & 
-- \fluxo_dados|ULA|ula6|mux_inverteB|saida_MUX~0_combout\) ) ) ) # ( \fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & ( !\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\ & ( (\fluxo_dados|regIDEX1|DOUT\(80) & 
-- \fluxo_dados|ULA|ula6|mux_inverteB|saida_MUX~0_combout\) ) ) ) # ( !\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & ( !\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\ & ( (!\fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\ & 
-- (!\fluxo_dados|ULA|ula5|soma_sub|carry_out~combout\ $ (!\fluxo_dados|regIDEX1|DOUT\(80) $ (!\fluxo_dados|ULA|ula6|mux_inverteB|saida_MUX~0_combout\)))) # (\fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\ & 
-- (((\fluxo_dados|ULA|ula6|mux_inverteB|saida_MUX~0_combout\) # (\fluxo_dados|regIDEX1|DOUT\(80))))) ) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "1000011101111101000000000000111100000000010101010000000000001111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|ULA|ula0|mux_ula|ALT_INV_Equal0~0_combout\,
	datab => \fluxo_dados|ULA|ula5|soma_sub|ALT_INV_carry_out~combout\,
	datac => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(80),
	datad => \fluxo_dados|ULA|ula6|mux_inverteB|ALT_INV_saida_MUX~0_combout\,
	datae => \fluxo_dados|ULA|ula30|mux_ula|ALT_INV_saida_MUX~0_combout\,
	dataf => \fluxo_dados|ULA|ula30|mux_ula|ALT_INV_saida_MUX~1_combout\,
	combout => \fluxo_dados|ULA|ula6|mux_ula|saida_MUX~0_combout\);

\fluxo_dados|ULA|resultado_final[6]~6\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|resultado_final[6]~6_combout\ = (!\fluxo_dados|UC_ULA|ula_ctrl[2]~0_combout\ & \fluxo_dados|ULA|ula6|mux_ula|saida_MUX~0_combout\)

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0010001000100010001000100010001000100010001000100010001000100010",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl[2]~0_combout\,
	datab => \fluxo_dados|ULA|ula6|mux_ula|ALT_INV_saida_MUX~0_combout\,
	combout => \fluxo_dados|ULA|resultado_final[6]~6_combout\);

\fluxo_dados|regEXMEM1|DOUT[43]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|ULA|resultado_final[6]~6_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regEXMEM1|DOUT\(43));

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a4\ : cyclonev_ram_block
-- pragma translate_off
GENERIC MAP (
	data_interleave_offset_in_bits => 1,
	data_interleave_width_in_bits => 1,
	logical_ram_name => "Fluxo_Dados:fluxo_dados|RAMMIPS:RAM|altsyncram:memRAM_rtl_0|altsyncram_60q1:auto_generated|ALTSYNCRAM",
	mixed_port_feed_through_mode => "old",
	operation_mode => "dual_port",
	port_a_address_clear => "none",
	port_a_address_width => 6,
	port_a_byte_enable_clock => "none",
	port_a_data_out_clear => "none",
	port_a_data_out_clock => "none",
	port_a_data_width => 1,
	port_a_first_address => 0,
	port_a_first_bit_number => 4,
	port_a_last_address => 63,
	port_a_logical_ram_depth => 64,
	port_a_logical_ram_width => 32,
	port_a_read_during_write_mode => "new_data_no_nbe_read",
	port_b_address_clear => "none",
	port_b_address_clock => "clock0",
	port_b_address_width => 6,
	port_b_data_out_clear => "none",
	port_b_data_out_clock => "none",
	port_b_data_width => 1,
	port_b_first_address => 0,
	port_b_first_bit_number => 4,
	port_b_last_address => 63,
	port_b_logical_ram_depth => 64,
	port_b_logical_ram_width => 32,
	port_b_read_during_write_mode => "new_data_no_nbe_read",
	port_b_read_enable_clock => "clock0",
	ram_block_type => "M20K")
-- pragma translate_on
PORT MAP (
	portawe => \UC|Equal14~0_combout\,
	portbre => \UC|Equal5~0_combout\,
	clk0 => \CLOCK_50~input_o\,
	portadatain => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a4_PORTADATAIN_bus\,
	portaaddr => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a4_PORTAADDR_bus\,
	portbaddr => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a4_PORTBADDR_bus\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	portbdataout => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a4_PORTBDATAOUT_bus\);

\fluxo_dados|regMEMWB1|DOUT[41]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a4~portbdataout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regMEMWB1|DOUT\(41));

\fluxo_dados|regEXMEM1|DOUT[73]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regIDEX1|DOUT\(110),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regEXMEM1|DOUT\(73));

\fluxo_dados|regMEMWB1|DOUT[73]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regEXMEM1|DOUT\(73),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regMEMWB1|DOUT\(73));

\fluxo_dados|regMEMWB1|DOUT[9]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regEXMEM1|DOUT\(41),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regMEMWB1|DOUT\(9));

\fluxo_dados|mux_ULA_mem|saida_MUX[4]~4\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|mux_ULA_mem|saida_MUX[4]~4_combout\ = ( \fluxo_dados|regMEMWB1|DOUT\(9) & ( (!\fluxo_dados|regMEMWB1|DOUT\(103) & ((!\fluxo_dados|regMEMWB1|DOUT\(102)) # ((\fluxo_dados|regMEMWB1|DOUT\(41))))) # (\fluxo_dados|regMEMWB1|DOUT\(103) & 
-- (((\fluxo_dados|regMEMWB1|DOUT\(73))))) ) ) # ( !\fluxo_dados|regMEMWB1|DOUT\(9) & ( (!\fluxo_dados|regMEMWB1|DOUT\(103) & (\fluxo_dados|regMEMWB1|DOUT\(102) & (\fluxo_dados|regMEMWB1|DOUT\(41)))) # (\fluxo_dados|regMEMWB1|DOUT\(103) & 
-- (((\fluxo_dados|regMEMWB1|DOUT\(73))))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000001001010111100010101101111100000010010101111000101011011111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(103),
	datab => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(102),
	datac => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(41),
	datad => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(73),
	datae => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(9),
	combout => \fluxo_dados|mux_ULA_mem|saida_MUX[4]~4_combout\);

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a4\ : cyclonev_ram_block
-- pragma translate_off
GENERIC MAP (
	mem_init0 => "00002000",
	clk0_core_clock_enable => "ena0",
	data_interleave_offset_in_bits => 1,
	data_interleave_width_in_bits => 1,
	init_file => "db/ProcessadorMIPS.ram0_bancoRegistradoresArqRegReg_fdb8a76e.hdl.mif",
	init_file_layout => "port_b",
	logical_ram_name => "Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|altsyncram:registrador_rtl_1|altsyncram_h8q1:auto_generated|ALTSYNCRAM",
	mixed_port_feed_through_mode => "dont_care",
	operation_mode => "dual_port",
	port_a_address_clear => "none",
	port_a_address_width => 5,
	port_a_byte_enable_clock => "none",
	port_a_data_out_clear => "none",
	port_a_data_out_clock => "none",
	port_a_data_width => 1,
	port_a_first_address => 0,
	port_a_first_bit_number => 4,
	port_a_last_address => 31,
	port_a_logical_ram_depth => 32,
	port_a_logical_ram_width => 32,
	port_a_read_during_write_mode => "new_data_no_nbe_read",
	port_b_address_clear => "none",
	port_b_address_clock => "clock1",
	port_b_address_width => 5,
	port_b_data_out_clear => "none",
	port_b_data_out_clock => "none",
	port_b_data_width => 1,
	port_b_first_address => 0,
	port_b_first_bit_number => 4,
	port_b_last_address => 31,
	port_b_logical_ram_depth => 32,
	port_b_logical_ram_width => 32,
	port_b_read_during_write_mode => "new_data_no_nbe_read",
	port_b_read_enable_clock => "clock1",
	ram_block_type => "M20K")
-- pragma translate_on
PORT MAP (
	portawe => \fluxo_dados|regMEMWB1|DOUT\(101),
	portbre => VCC,
	clk0 => \CLOCK_50~input_o\,
	clk1 => \CLOCK_50~input_o\,
	ena0 => \fluxo_dados|regMEMWB1|DOUT\(101),
	portadatain => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a4_PORTADATAIN_bus\,
	portaaddr => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a4_PORTAADDR_bus\,
	portbaddr => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a4_PORTBADDR_bus\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	portbdataout => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a4_PORTBDATAOUT_bus\);

\fluxo_dados|bancoRegs|registrador_rtl_1_bypass[20]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => VCC,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(20));

\fluxo_dados|bancoRegs|registrador_rtl_1_bypass[19]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|mux_ULA_mem|saida_MUX[4]~4_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(19));

\fluxo_dados|bancoRegs|saidaA[4]~4\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|bancoRegs|saidaA[4]~4_combout\ = ( \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(19) & ( (!\fluxo_dados|bancoRegs|Equal1~0_combout\ & (((!\fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(20)) # 
-- (\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a4~portbdataout\)) # (\fluxo_dados|bancoRegs|registrador~40_combout\))) ) ) # ( !\fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(19) & ( (!\fluxo_dados|bancoRegs|registrador~40_combout\ & 
-- (!\fluxo_dados|bancoRegs|Equal1~0_combout\ & (\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a4~portbdataout\ & \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(20)))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000001000110011000100110000000000000010001100110001001100",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|bancoRegs|ALT_INV_registrador~40_combout\,
	datab => \fluxo_dados|bancoRegs|ALT_INV_Equal1~0_combout\,
	datac => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a4~portbdataout\,
	datad => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(20),
	datae => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(19),
	combout => \fluxo_dados|bancoRegs|saidaA[4]~4_combout\);

\fluxo_dados|regIDEX1|DOUT[78]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|bancoRegs|saidaA[4]~4_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(78));

\fluxo_dados|ULA|ula4|soma_sub|saida_xor\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula4|soma_sub|saida_xor~combout\ = !\fluxo_dados|UC_ULA|ula_ctrl[3]~3_combout\ $ (!\fluxo_dados|regIDEX1|DOUT\(78) $ (\fluxo_dados|mux_rt_imediato|saida_MUX[4]~4_combout\))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0110100101101001011010010110100101101001011010010110100101101001",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl[3]~3_combout\,
	datab => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(78),
	datac => \fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[4]~4_combout\,
	combout => \fluxo_dados|ULA|ula4|soma_sub|saida_xor~combout\);

\fluxo_dados|ULA|ula4|soma_sub|saida_xor2\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula4|soma_sub|saida_xor2~combout\ = ( \fluxo_dados|ULA|ula3|mux_inverteB|saida_MUX~0_combout\ & ( \fluxo_dados|ULA|ula4|soma_sub|saida_xor~combout\ & ( ((!\fluxo_dados|ULA|ula1|soma_sub|carry_out~combout\ & 
-- (\fluxo_dados|regIDEX1|DOUT\(76) & \fluxo_dados|ULA|ula2|mux_inverteB|saida_MUX~0_combout\)) # (\fluxo_dados|ULA|ula1|soma_sub|carry_out~combout\ & ((\fluxo_dados|ULA|ula2|mux_inverteB|saida_MUX~0_combout\) # (\fluxo_dados|regIDEX1|DOUT\(76))))) # 
-- (\fluxo_dados|regIDEX1|DOUT\(77)) ) ) ) # ( !\fluxo_dados|ULA|ula3|mux_inverteB|saida_MUX~0_combout\ & ( \fluxo_dados|ULA|ula4|soma_sub|saida_xor~combout\ & ( (\fluxo_dados|regIDEX1|DOUT\(77) & ((!\fluxo_dados|ULA|ula1|soma_sub|carry_out~combout\ & 
-- (\fluxo_dados|regIDEX1|DOUT\(76) & \fluxo_dados|ULA|ula2|mux_inverteB|saida_MUX~0_combout\)) # (\fluxo_dados|ULA|ula1|soma_sub|carry_out~combout\ & ((\fluxo_dados|ULA|ula2|mux_inverteB|saida_MUX~0_combout\) # (\fluxo_dados|regIDEX1|DOUT\(76)))))) ) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000000000000000000000000000000000000101110001011111111111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|ULA|ula1|soma_sub|ALT_INV_carry_out~combout\,
	datab => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(76),
	datac => \fluxo_dados|ULA|ula2|mux_inverteB|ALT_INV_saida_MUX~0_combout\,
	datad => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(77),
	datae => \fluxo_dados|ULA|ula3|mux_inverteB|ALT_INV_saida_MUX~0_combout\,
	dataf => \fluxo_dados|ULA|ula4|soma_sub|ALT_INV_saida_xor~combout\,
	combout => \fluxo_dados|ULA|ula4|soma_sub|saida_xor2~combout\);

\fluxo_dados|ULA|ula4|soma_sub|carry_out\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula4|soma_sub|carry_out~combout\ = (!\fluxo_dados|ULA|ula4|soma_sub|saida_xor2~combout\ & !\fluxo_dados|ULA|ula4|mux_ula|saida_MUX~0_combout\)

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "1000100010001000100010001000100010001000100010001000100010001000",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|ULA|ula4|soma_sub|ALT_INV_saida_xor2~combout\,
	datab => \fluxo_dados|ULA|ula4|mux_ula|ALT_INV_saida_MUX~0_combout\,
	combout => \fluxo_dados|ULA|ula4|soma_sub|carry_out~combout\);

\fluxo_dados|ULA|ula5|mux_ula|saida_MUX~0\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula5|mux_ula|saida_MUX~0_combout\ = ( \fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & ( \fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\ & ( (\fluxo_dados|regIDEX1|DOUT\(79) & 
-- \fluxo_dados|ULA|ula5|mux_inverteB|saida_MUX~0_combout\) ) ) ) # ( !\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & ( \fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\ & ( (\fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\ & 
-- \fluxo_dados|ULA|ula5|mux_inverteB|saida_MUX~0_combout\) ) ) ) # ( \fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & ( !\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\ & ( (\fluxo_dados|regIDEX1|DOUT\(79) & 
-- \fluxo_dados|ULA|ula5|mux_inverteB|saida_MUX~0_combout\) ) ) ) # ( !\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & ( !\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\ & ( (!\fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\ & 
-- (!\fluxo_dados|ULA|ula4|soma_sub|carry_out~combout\ $ (!\fluxo_dados|regIDEX1|DOUT\(79) $ (!\fluxo_dados|ULA|ula5|mux_inverteB|saida_MUX~0_combout\)))) # (\fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\ & 
-- (((\fluxo_dados|ULA|ula5|mux_inverteB|saida_MUX~0_combout\) # (\fluxo_dados|regIDEX1|DOUT\(79))))) ) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "1000011101111101000000000000111100000000010101010000000000001111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|ULA|ula0|mux_ula|ALT_INV_Equal0~0_combout\,
	datab => \fluxo_dados|ULA|ula4|soma_sub|ALT_INV_carry_out~combout\,
	datac => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(79),
	datad => \fluxo_dados|ULA|ula5|mux_inverteB|ALT_INV_saida_MUX~0_combout\,
	datae => \fluxo_dados|ULA|ula30|mux_ula|ALT_INV_saida_MUX~0_combout\,
	dataf => \fluxo_dados|ULA|ula30|mux_ula|ALT_INV_saida_MUX~1_combout\,
	combout => \fluxo_dados|ULA|ula5|mux_ula|saida_MUX~0_combout\);

\fluxo_dados|ULA|resultado_final[5]~5\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|resultado_final[5]~5_combout\ = (!\fluxo_dados|UC_ULA|ula_ctrl[2]~0_combout\ & \fluxo_dados|ULA|ula5|mux_ula|saida_MUX~0_combout\)

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0010001000100010001000100010001000100010001000100010001000100010",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl[2]~0_combout\,
	datab => \fluxo_dados|ULA|ula5|mux_ula|ALT_INV_saida_MUX~0_combout\,
	combout => \fluxo_dados|ULA|resultado_final[5]~5_combout\);

\fluxo_dados|regEXMEM1|DOUT[42]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|ULA|resultado_final[5]~5_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regEXMEM1|DOUT\(42));

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a3\ : cyclonev_ram_block
-- pragma translate_off
GENERIC MAP (
	data_interleave_offset_in_bits => 1,
	data_interleave_width_in_bits => 1,
	logical_ram_name => "Fluxo_Dados:fluxo_dados|RAMMIPS:RAM|altsyncram:memRAM_rtl_0|altsyncram_60q1:auto_generated|ALTSYNCRAM",
	mixed_port_feed_through_mode => "old",
	operation_mode => "dual_port",
	port_a_address_clear => "none",
	port_a_address_width => 6,
	port_a_byte_enable_clock => "none",
	port_a_data_out_clear => "none",
	port_a_data_out_clock => "none",
	port_a_data_width => 1,
	port_a_first_address => 0,
	port_a_first_bit_number => 3,
	port_a_last_address => 63,
	port_a_logical_ram_depth => 64,
	port_a_logical_ram_width => 32,
	port_a_read_during_write_mode => "new_data_no_nbe_read",
	port_b_address_clear => "none",
	port_b_address_clock => "clock0",
	port_b_address_width => 6,
	port_b_data_out_clear => "none",
	port_b_data_out_clock => "none",
	port_b_data_width => 1,
	port_b_first_address => 0,
	port_b_first_bit_number => 3,
	port_b_last_address => 63,
	port_b_logical_ram_depth => 64,
	port_b_logical_ram_width => 32,
	port_b_read_during_write_mode => "new_data_no_nbe_read",
	port_b_read_enable_clock => "clock0",
	ram_block_type => "M20K")
-- pragma translate_on
PORT MAP (
	portawe => \UC|Equal14~0_combout\,
	portbre => \UC|Equal5~0_combout\,
	clk0 => \CLOCK_50~input_o\,
	portadatain => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a3_PORTADATAIN_bus\,
	portaaddr => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a3_PORTAADDR_bus\,
	portbaddr => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a3_PORTBADDR_bus\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	portbdataout => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a3_PORTBDATAOUT_bus\);

\fluxo_dados|regMEMWB1|DOUT[40]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a3~portbdataout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regMEMWB1|DOUT\(40));

\fluxo_dados|regEXMEM1|DOUT[72]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regIDEX1|DOUT\(109),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regEXMEM1|DOUT\(72));

\fluxo_dados|regMEMWB1|DOUT[72]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regEXMEM1|DOUT\(72),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regMEMWB1|DOUT\(72));

\fluxo_dados|regMEMWB1|DOUT[8]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regEXMEM1|DOUT\(40),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regMEMWB1|DOUT\(8));

\fluxo_dados|mux_ULA_mem|saida_MUX[3]~3\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|mux_ULA_mem|saida_MUX[3]~3_combout\ = ( \fluxo_dados|regMEMWB1|DOUT\(8) & ( (!\fluxo_dados|regMEMWB1|DOUT\(103) & ((!\fluxo_dados|regMEMWB1|DOUT\(102)) # ((\fluxo_dados|regMEMWB1|DOUT\(40))))) # (\fluxo_dados|regMEMWB1|DOUT\(103) & 
-- (((\fluxo_dados|regMEMWB1|DOUT\(72))))) ) ) # ( !\fluxo_dados|regMEMWB1|DOUT\(8) & ( (!\fluxo_dados|regMEMWB1|DOUT\(103) & (\fluxo_dados|regMEMWB1|DOUT\(102) & (\fluxo_dados|regMEMWB1|DOUT\(40)))) # (\fluxo_dados|regMEMWB1|DOUT\(103) & 
-- (((\fluxo_dados|regMEMWB1|DOUT\(72))))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000001001010111100010101101111100000010010101111000101011011111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(103),
	datab => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(102),
	datac => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(40),
	datad => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(72),
	datae => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(8),
	combout => \fluxo_dados|mux_ULA_mem|saida_MUX[3]~3_combout\);

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a3\ : cyclonev_ram_block
-- pragma translate_off
GENERIC MAP (
	mem_init0 => "00001E00",
	clk0_core_clock_enable => "ena0",
	data_interleave_offset_in_bits => 1,
	data_interleave_width_in_bits => 1,
	init_file => "db/ProcessadorMIPS.ram0_bancoRegistradoresArqRegReg_fdb8a76e.hdl.mif",
	init_file_layout => "port_b",
	logical_ram_name => "Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|altsyncram:registrador_rtl_1|altsyncram_h8q1:auto_generated|ALTSYNCRAM",
	mixed_port_feed_through_mode => "dont_care",
	operation_mode => "dual_port",
	port_a_address_clear => "none",
	port_a_address_width => 5,
	port_a_byte_enable_clock => "none",
	port_a_data_out_clear => "none",
	port_a_data_out_clock => "none",
	port_a_data_width => 1,
	port_a_first_address => 0,
	port_a_first_bit_number => 3,
	port_a_last_address => 31,
	port_a_logical_ram_depth => 32,
	port_a_logical_ram_width => 32,
	port_a_read_during_write_mode => "new_data_no_nbe_read",
	port_b_address_clear => "none",
	port_b_address_clock => "clock1",
	port_b_address_width => 5,
	port_b_data_out_clear => "none",
	port_b_data_out_clock => "none",
	port_b_data_width => 1,
	port_b_first_address => 0,
	port_b_first_bit_number => 3,
	port_b_last_address => 31,
	port_b_logical_ram_depth => 32,
	port_b_logical_ram_width => 32,
	port_b_read_during_write_mode => "new_data_no_nbe_read",
	port_b_read_enable_clock => "clock1",
	ram_block_type => "M20K")
-- pragma translate_on
PORT MAP (
	portawe => \fluxo_dados|regMEMWB1|DOUT\(101),
	portbre => VCC,
	clk0 => \CLOCK_50~input_o\,
	clk1 => \CLOCK_50~input_o\,
	ena0 => \fluxo_dados|regMEMWB1|DOUT\(101),
	portadatain => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a3_PORTADATAIN_bus\,
	portaaddr => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a3_PORTAADDR_bus\,
	portbaddr => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a3_PORTBADDR_bus\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	portbdataout => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a3_PORTBDATAOUT_bus\);

\fluxo_dados|bancoRegs|registrador_rtl_1_bypass[18]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => VCC,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(18));

\fluxo_dados|bancoRegs|registrador_rtl_1_bypass[17]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|mux_ULA_mem|saida_MUX[3]~3_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(17));

\fluxo_dados|bancoRegs|saidaA[3]~3\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|bancoRegs|saidaA[3]~3_combout\ = ( \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(17) & ( (!\fluxo_dados|bancoRegs|Equal1~0_combout\ & (((!\fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(18)) # 
-- (\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a3~portbdataout\)) # (\fluxo_dados|bancoRegs|registrador~40_combout\))) ) ) # ( !\fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(17) & ( (!\fluxo_dados|bancoRegs|registrador~40_combout\ & 
-- (!\fluxo_dados|bancoRegs|Equal1~0_combout\ & (\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a3~portbdataout\ & \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(18)))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000001000110011000100110000000000000010001100110001001100",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|bancoRegs|ALT_INV_registrador~40_combout\,
	datab => \fluxo_dados|bancoRegs|ALT_INV_Equal1~0_combout\,
	datac => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a3~portbdataout\,
	datad => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(18),
	datae => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(17),
	combout => \fluxo_dados|bancoRegs|saidaA[3]~3_combout\);

\fluxo_dados|regIDEX1|DOUT[77]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|bancoRegs|saidaA[3]~3_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(77));

\fluxo_dados|ULA|ula3|soma_sub|carry_out\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula3|soma_sub|carry_out~combout\ = ( \fluxo_dados|ULA|ula3|mux_inverteB|saida_MUX~0_combout\ & ( ((!\fluxo_dados|ULA|ula1|soma_sub|carry_out~combout\ & (\fluxo_dados|regIDEX1|DOUT\(76) & 
-- \fluxo_dados|ULA|ula2|mux_inverteB|saida_MUX~0_combout\)) # (\fluxo_dados|ULA|ula1|soma_sub|carry_out~combout\ & ((\fluxo_dados|ULA|ula2|mux_inverteB|saida_MUX~0_combout\) # (\fluxo_dados|regIDEX1|DOUT\(76))))) # (\fluxo_dados|regIDEX1|DOUT\(77)) ) ) # ( 
-- !\fluxo_dados|ULA|ula3|mux_inverteB|saida_MUX~0_combout\ & ( (\fluxo_dados|regIDEX1|DOUT\(77) & ((!\fluxo_dados|ULA|ula1|soma_sub|carry_out~combout\ & (\fluxo_dados|regIDEX1|DOUT\(76) & \fluxo_dados|ULA|ula2|mux_inverteB|saida_MUX~0_combout\)) # 
-- (\fluxo_dados|ULA|ula1|soma_sub|carry_out~combout\ & ((\fluxo_dados|ULA|ula2|mux_inverteB|saida_MUX~0_combout\) # (\fluxo_dados|regIDEX1|DOUT\(76)))))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000010111000101111111111100000000000101110001011111111111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|ULA|ula1|soma_sub|ALT_INV_carry_out~combout\,
	datab => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(76),
	datac => \fluxo_dados|ULA|ula2|mux_inverteB|ALT_INV_saida_MUX~0_combout\,
	datad => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(77),
	datae => \fluxo_dados|ULA|ula3|mux_inverteB|ALT_INV_saida_MUX~0_combout\,
	combout => \fluxo_dados|ULA|ula3|soma_sub|carry_out~combout\);

\fluxo_dados|ULA|ula4|mux_inverteB|saida_MUX~0\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula4|mux_inverteB|saida_MUX~0_combout\ = !\fluxo_dados|UC_ULA|ula_ctrl[3]~3_combout\ $ (!\fluxo_dados|mux_rt_imediato|saida_MUX[4]~4_combout\)

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0110011001100110011001100110011001100110011001100110011001100110",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl[3]~3_combout\,
	datab => \fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[4]~4_combout\,
	combout => \fluxo_dados|ULA|ula4|mux_inverteB|saida_MUX~0_combout\);

\fluxo_dados|ULA|ula4|mux_ula|saida_MUX~1\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula4|mux_ula|saida_MUX~1_combout\ = ( \fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & ( \fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\ & ( (\fluxo_dados|regIDEX1|DOUT\(78) & 
-- \fluxo_dados|ULA|ula4|mux_inverteB|saida_MUX~0_combout\) ) ) ) # ( !\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & ( \fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\ & ( (\fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\ & 
-- \fluxo_dados|ULA|ula4|mux_inverteB|saida_MUX~0_combout\) ) ) ) # ( \fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & ( !\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\ & ( (\fluxo_dados|regIDEX1|DOUT\(78) & 
-- \fluxo_dados|ULA|ula4|mux_inverteB|saida_MUX~0_combout\) ) ) ) # ( !\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & ( !\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\ & ( (!\fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\ & 
-- (!\fluxo_dados|ULA|ula3|soma_sub|carry_out~combout\ $ (!\fluxo_dados|regIDEX1|DOUT\(78) $ (\fluxo_dados|ULA|ula4|mux_inverteB|saida_MUX~0_combout\)))) # (\fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\ & 
-- (((\fluxo_dados|ULA|ula4|mux_inverteB|saida_MUX~0_combout\) # (\fluxo_dados|regIDEX1|DOUT\(78))))) ) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0010110111010111000000000000111100000000010101010000000000001111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|ULA|ula0|mux_ula|ALT_INV_Equal0~0_combout\,
	datab => \fluxo_dados|ULA|ula3|soma_sub|ALT_INV_carry_out~combout\,
	datac => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(78),
	datad => \fluxo_dados|ULA|ula4|mux_inverteB|ALT_INV_saida_MUX~0_combout\,
	datae => \fluxo_dados|ULA|ula30|mux_ula|ALT_INV_saida_MUX~0_combout\,
	dataf => \fluxo_dados|ULA|ula30|mux_ula|ALT_INV_saida_MUX~1_combout\,
	combout => \fluxo_dados|ULA|ula4|mux_ula|saida_MUX~1_combout\);

\fluxo_dados|ULA|resultado_final[4]~4\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|resultado_final[4]~4_combout\ = (!\fluxo_dados|UC_ULA|ula_ctrl[2]~0_combout\ & \fluxo_dados|ULA|ula4|mux_ula|saida_MUX~1_combout\)

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0010001000100010001000100010001000100010001000100010001000100010",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl[2]~0_combout\,
	datab => \fluxo_dados|ULA|ula4|mux_ula|ALT_INV_saida_MUX~1_combout\,
	combout => \fluxo_dados|ULA|resultado_final[4]~4_combout\);

\fluxo_dados|regEXMEM1|DOUT[41]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|ULA|resultado_final[4]~4_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regEXMEM1|DOUT\(41));

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a2\ : cyclonev_ram_block
-- pragma translate_off
GENERIC MAP (
	data_interleave_offset_in_bits => 1,
	data_interleave_width_in_bits => 1,
	logical_ram_name => "Fluxo_Dados:fluxo_dados|RAMMIPS:RAM|altsyncram:memRAM_rtl_0|altsyncram_60q1:auto_generated|ALTSYNCRAM",
	mixed_port_feed_through_mode => "old",
	operation_mode => "dual_port",
	port_a_address_clear => "none",
	port_a_address_width => 6,
	port_a_byte_enable_clock => "none",
	port_a_data_out_clear => "none",
	port_a_data_out_clock => "none",
	port_a_data_width => 1,
	port_a_first_address => 0,
	port_a_first_bit_number => 2,
	port_a_last_address => 63,
	port_a_logical_ram_depth => 64,
	port_a_logical_ram_width => 32,
	port_a_read_during_write_mode => "new_data_no_nbe_read",
	port_b_address_clear => "none",
	port_b_address_clock => "clock0",
	port_b_address_width => 6,
	port_b_data_out_clear => "none",
	port_b_data_out_clock => "none",
	port_b_data_width => 1,
	port_b_first_address => 0,
	port_b_first_bit_number => 2,
	port_b_last_address => 63,
	port_b_logical_ram_depth => 64,
	port_b_logical_ram_width => 32,
	port_b_read_during_write_mode => "new_data_no_nbe_read",
	port_b_read_enable_clock => "clock0",
	ram_block_type => "M20K")
-- pragma translate_on
PORT MAP (
	portawe => \UC|Equal14~0_combout\,
	portbre => \UC|Equal5~0_combout\,
	clk0 => \CLOCK_50~input_o\,
	portadatain => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a2_PORTADATAIN_bus\,
	portaaddr => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a2_PORTAADDR_bus\,
	portbaddr => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a2_PORTBADDR_bus\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	portbdataout => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a2_PORTBDATAOUT_bus\);

\fluxo_dados|regMEMWB1|DOUT[39]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a2~portbdataout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regMEMWB1|DOUT\(39));

\fluxo_dados|regEXMEM1|DOUT[71]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regIDEX1|DOUT\(108),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regEXMEM1|DOUT\(71));

\fluxo_dados|regMEMWB1|DOUT[71]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regEXMEM1|DOUT\(71),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regMEMWB1|DOUT\(71));

\fluxo_dados|regMEMWB1|DOUT[7]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regEXMEM1|DOUT\(39),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regMEMWB1|DOUT\(7));

\fluxo_dados|mux_ULA_mem|saida_MUX[2]~2\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|mux_ULA_mem|saida_MUX[2]~2_combout\ = ( \fluxo_dados|regMEMWB1|DOUT\(7) & ( (!\fluxo_dados|regMEMWB1|DOUT\(103) & ((!\fluxo_dados|regMEMWB1|DOUT\(102)) # ((\fluxo_dados|regMEMWB1|DOUT\(39))))) # (\fluxo_dados|regMEMWB1|DOUT\(103) & 
-- (((\fluxo_dados|regMEMWB1|DOUT\(71))))) ) ) # ( !\fluxo_dados|regMEMWB1|DOUT\(7) & ( (!\fluxo_dados|regMEMWB1|DOUT\(103) & (\fluxo_dados|regMEMWB1|DOUT\(102) & (\fluxo_dados|regMEMWB1|DOUT\(39)))) # (\fluxo_dados|regMEMWB1|DOUT\(103) & 
-- (((\fluxo_dados|regMEMWB1|DOUT\(71))))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000001001010111100010101101111100000010010101111000101011011111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(103),
	datab => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(102),
	datac => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(39),
	datad => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(71),
	datae => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(7),
	combout => \fluxo_dados|mux_ULA_mem|saida_MUX[2]~2_combout\);

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a2\ : cyclonev_ram_block
-- pragma translate_off
GENERIC MAP (
	mem_init0 => "00003800",
	clk0_core_clock_enable => "ena0",
	data_interleave_offset_in_bits => 1,
	data_interleave_width_in_bits => 1,
	init_file => "db/ProcessadorMIPS.ram0_bancoRegistradoresArqRegReg_fdb8a76e.hdl.mif",
	init_file_layout => "port_b",
	logical_ram_name => "Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|altsyncram:registrador_rtl_1|altsyncram_h8q1:auto_generated|ALTSYNCRAM",
	mixed_port_feed_through_mode => "dont_care",
	operation_mode => "dual_port",
	port_a_address_clear => "none",
	port_a_address_width => 5,
	port_a_byte_enable_clock => "none",
	port_a_data_out_clear => "none",
	port_a_data_out_clock => "none",
	port_a_data_width => 1,
	port_a_first_address => 0,
	port_a_first_bit_number => 2,
	port_a_last_address => 31,
	port_a_logical_ram_depth => 32,
	port_a_logical_ram_width => 32,
	port_a_read_during_write_mode => "new_data_no_nbe_read",
	port_b_address_clear => "none",
	port_b_address_clock => "clock1",
	port_b_address_width => 5,
	port_b_data_out_clear => "none",
	port_b_data_out_clock => "none",
	port_b_data_width => 1,
	port_b_first_address => 0,
	port_b_first_bit_number => 2,
	port_b_last_address => 31,
	port_b_logical_ram_depth => 32,
	port_b_logical_ram_width => 32,
	port_b_read_during_write_mode => "new_data_no_nbe_read",
	port_b_read_enable_clock => "clock1",
	ram_block_type => "M20K")
-- pragma translate_on
PORT MAP (
	portawe => \fluxo_dados|regMEMWB1|DOUT\(101),
	portbre => VCC,
	clk0 => \CLOCK_50~input_o\,
	clk1 => \CLOCK_50~input_o\,
	ena0 => \fluxo_dados|regMEMWB1|DOUT\(101),
	portadatain => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a2_PORTADATAIN_bus\,
	portaaddr => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a2_PORTAADDR_bus\,
	portbaddr => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a2_PORTBADDR_bus\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	portbdataout => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a2_PORTBDATAOUT_bus\);

\fluxo_dados|bancoRegs|registrador_rtl_1_bypass[16]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => VCC,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(16));

\fluxo_dados|bancoRegs|registrador_rtl_1_bypass[15]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|mux_ULA_mem|saida_MUX[2]~2_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(15));

\fluxo_dados|bancoRegs|saidaA[2]~2\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|bancoRegs|saidaA[2]~2_combout\ = ( \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(15) & ( (!\fluxo_dados|bancoRegs|Equal1~0_combout\ & (((!\fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(16)) # 
-- (\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a2~portbdataout\)) # (\fluxo_dados|bancoRegs|registrador~40_combout\))) ) ) # ( !\fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(15) & ( (!\fluxo_dados|bancoRegs|registrador~40_combout\ & 
-- (!\fluxo_dados|bancoRegs|Equal1~0_combout\ & (\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a2~portbdataout\ & \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(16)))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000001000110011000100110000000000000010001100110001001100",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|bancoRegs|ALT_INV_registrador~40_combout\,
	datab => \fluxo_dados|bancoRegs|ALT_INV_Equal1~0_combout\,
	datac => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a2~portbdataout\,
	datad => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(16),
	datae => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(15),
	combout => \fluxo_dados|bancoRegs|saidaA[2]~2_combout\);

\fluxo_dados|regIDEX1|DOUT[76]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|bancoRegs|saidaA[2]~2_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(76));

\fluxo_dados|ULA|ula2|soma_sub|carry_out\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula2|soma_sub|carry_out~combout\ = (!\fluxo_dados|ULA|ula1|soma_sub|carry_out~combout\ & (\fluxo_dados|regIDEX1|DOUT\(76) & \fluxo_dados|ULA|ula2|mux_inverteB|saida_MUX~0_combout\)) # (\fluxo_dados|ULA|ula1|soma_sub|carry_out~combout\ & 
-- ((\fluxo_dados|ULA|ula2|mux_inverteB|saida_MUX~0_combout\) # (\fluxo_dados|regIDEX1|DOUT\(76))))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0001011100010111000101110001011100010111000101110001011100010111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|ULA|ula1|soma_sub|ALT_INV_carry_out~combout\,
	datab => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(76),
	datac => \fluxo_dados|ULA|ula2|mux_inverteB|ALT_INV_saida_MUX~0_combout\,
	combout => \fluxo_dados|ULA|ula2|soma_sub|carry_out~combout\);

\fluxo_dados|ULA|ula3|mux_ula|saida_MUX~0\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula3|mux_ula|saida_MUX~0_combout\ = ( \fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & ( \fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\ & ( (\fluxo_dados|regIDEX1|DOUT\(77) & 
-- \fluxo_dados|ULA|ula3|mux_inverteB|saida_MUX~0_combout\) ) ) ) # ( !\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & ( \fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\ & ( (\fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\ & 
-- \fluxo_dados|ULA|ula3|mux_inverteB|saida_MUX~0_combout\) ) ) ) # ( \fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & ( !\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\ & ( (\fluxo_dados|regIDEX1|DOUT\(77) & 
-- \fluxo_dados|ULA|ula3|mux_inverteB|saida_MUX~0_combout\) ) ) ) # ( !\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & ( !\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\ & ( (!\fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\ & 
-- (!\fluxo_dados|ULA|ula2|soma_sub|carry_out~combout\ $ (!\fluxo_dados|regIDEX1|DOUT\(77) $ (\fluxo_dados|ULA|ula3|mux_inverteB|saida_MUX~0_combout\)))) # (\fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\ & 
-- (((\fluxo_dados|ULA|ula3|mux_inverteB|saida_MUX~0_combout\) # (\fluxo_dados|regIDEX1|DOUT\(77))))) ) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0010110111010111000000000000111100000000010101010000000000001111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|ULA|ula0|mux_ula|ALT_INV_Equal0~0_combout\,
	datab => \fluxo_dados|ULA|ula2|soma_sub|ALT_INV_carry_out~combout\,
	datac => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(77),
	datad => \fluxo_dados|ULA|ula3|mux_inverteB|ALT_INV_saida_MUX~0_combout\,
	datae => \fluxo_dados|ULA|ula30|mux_ula|ALT_INV_saida_MUX~0_combout\,
	dataf => \fluxo_dados|ULA|ula30|mux_ula|ALT_INV_saida_MUX~1_combout\,
	combout => \fluxo_dados|ULA|ula3|mux_ula|saida_MUX~0_combout\);

\fluxo_dados|ULA|resultado_final[3]~3\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|resultado_final[3]~3_combout\ = (!\fluxo_dados|UC_ULA|ula_ctrl[2]~0_combout\ & \fluxo_dados|ULA|ula3|mux_ula|saida_MUX~0_combout\)

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0010001000100010001000100010001000100010001000100010001000100010",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl[2]~0_combout\,
	datab => \fluxo_dados|ULA|ula3|mux_ula|ALT_INV_saida_MUX~0_combout\,
	combout => \fluxo_dados|ULA|resultado_final[3]~3_combout\);

\fluxo_dados|regEXMEM1|DOUT[40]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|ULA|resultado_final[3]~3_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regEXMEM1|DOUT\(40));

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a0\ : cyclonev_ram_block
-- pragma translate_off
GENERIC MAP (
	data_interleave_offset_in_bits => 1,
	data_interleave_width_in_bits => 1,
	logical_ram_name => "Fluxo_Dados:fluxo_dados|RAMMIPS:RAM|altsyncram:memRAM_rtl_0|altsyncram_60q1:auto_generated|ALTSYNCRAM",
	mixed_port_feed_through_mode => "old",
	operation_mode => "dual_port",
	port_a_address_clear => "none",
	port_a_address_width => 6,
	port_a_byte_enable_clock => "none",
	port_a_data_out_clear => "none",
	port_a_data_out_clock => "none",
	port_a_data_width => 1,
	port_a_first_address => 0,
	port_a_first_bit_number => 0,
	port_a_last_address => 63,
	port_a_logical_ram_depth => 64,
	port_a_logical_ram_width => 32,
	port_a_read_during_write_mode => "new_data_no_nbe_read",
	port_b_address_clear => "none",
	port_b_address_clock => "clock0",
	port_b_address_width => 6,
	port_b_data_out_clear => "none",
	port_b_data_out_clock => "none",
	port_b_data_width => 1,
	port_b_first_address => 0,
	port_b_first_bit_number => 0,
	port_b_last_address => 63,
	port_b_logical_ram_depth => 64,
	port_b_logical_ram_width => 32,
	port_b_read_during_write_mode => "new_data_no_nbe_read",
	port_b_read_enable_clock => "clock0",
	ram_block_type => "M20K")
-- pragma translate_on
PORT MAP (
	portawe => \UC|Equal14~0_combout\,
	portbre => \UC|Equal5~0_combout\,
	clk0 => \CLOCK_50~input_o\,
	portadatain => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a0_PORTADATAIN_bus\,
	portaaddr => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a0_PORTAADDR_bus\,
	portbaddr => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a0_PORTBADDR_bus\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	portbdataout => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a0_PORTBDATAOUT_bus\);

\fluxo_dados|regMEMWB1|DOUT[37]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a0~portbdataout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regMEMWB1|DOUT\(37));

\UC|Equal0~0\ : cyclonev_lcell_comb
-- Equation(s):
-- \UC|Equal0~0_combout\ = (\fluxo_dados|regIFID1|DOUT\(27) & (!\fluxo_dados|regIFID1|DOUT\(31) & !\fluxo_dados|regIFID1|DOUT\(28)))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0100000001000000010000000100000001000000010000000100000001000000",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regIFID1|ALT_INV_DOUT\(27),
	datab => \fluxo_dados|regIFID1|ALT_INV_DOUT\(31),
	datac => \fluxo_dados|regIFID1|ALT_INV_DOUT\(28),
	combout => \UC|Equal0~0_combout\);

\fluxo_dados|UC_ULA|jr~2\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|UC_ULA|jr~2_combout\ = (!\fluxo_dados|regIDEX1|DOUT\(156) & (\fluxo_dados|regIDEX1|DOUT\(154) & !\fluxo_dados|regIDEX1|DOUT\(152)))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0010000000100000001000000010000000100000001000000010000000100000",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(156),
	datab => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(154),
	datac => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(152),
	combout => \fluxo_dados|UC_ULA|jr~2_combout\);

\fluxo_dados|UC_ULA|jr~3\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|UC_ULA|jr~3_combout\ = (\fluxo_dados|UC_ULA|jr~1_combout\ & \fluxo_dados|UC_ULA|jr~2_combout\)

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0001000100010001000100010001000100010001000100010001000100010001",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|UC_ULA|ALT_INV_jr~1_combout\,
	datab => \fluxo_dados|UC_ULA|ALT_INV_jr~2_combout\,
	combout => \fluxo_dados|UC_ULA|jr~3_combout\);

\fluxo_dados|mux_PC|saida_MUX[0]~0\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|mux_PC|saida_MUX[0]~0_combout\ = ( \fluxo_dados|UC_ULA|jr~3_combout\ & ( \fluxo_dados|regIDEX1|DOUT\(106) & ( (\fluxo_dados|regIDEX1|DOUT\(74) & ((!\UC|Equal0~0_combout\) # (\fluxo_dados|regIFID1|DOUT\(29)))) ) ) ) # ( 
-- !\fluxo_dados|UC_ULA|jr~3_combout\ & ( \fluxo_dados|regIDEX1|DOUT\(106) & ( (!\UC|Equal0~0_combout\) # (\fluxo_dados|regIFID1|DOUT\(29)) ) ) ) # ( \fluxo_dados|UC_ULA|jr~3_combout\ & ( !\fluxo_dados|regIDEX1|DOUT\(106) & ( (\fluxo_dados|regIDEX1|DOUT\(74) 
-- & ((!\UC|Equal0~0_combout\) # (\fluxo_dados|regIFID1|DOUT\(29)))) ) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000000000010101010000010111111111000011110101010100000101",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(74),
	datac => \fluxo_dados|regIFID1|ALT_INV_DOUT\(29),
	datad => \UC|ALT_INV_Equal0~0_combout\,
	datae => \fluxo_dados|UC_ULA|ALT_INV_jr~3_combout\,
	dataf => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(106),
	combout => \fluxo_dados|mux_PC|saida_MUX[0]~0_combout\);

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a8\ : cyclonev_ram_block
-- pragma translate_off
GENERIC MAP (
	mem_init0 => "00000000",
	clk0_core_clock_enable => "ena0",
	data_interleave_offset_in_bits => 1,
	data_interleave_width_in_bits => 1,
	init_file => "db/ProcessadorMIPS.ram0_bancoRegistradoresArqRegReg_fdb8a76e.hdl.mif",
	init_file_layout => "port_b",
	logical_ram_name => "Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|altsyncram:registrador_rtl_0|altsyncram_h8q1:auto_generated|ALTSYNCRAM",
	mixed_port_feed_through_mode => "dont_care",
	operation_mode => "dual_port",
	port_a_address_clear => "none",
	port_a_address_width => 5,
	port_a_byte_enable_clock => "none",
	port_a_data_out_clear => "none",
	port_a_data_out_clock => "none",
	port_a_data_width => 1,
	port_a_first_address => 0,
	port_a_first_bit_number => 8,
	port_a_last_address => 31,
	port_a_logical_ram_depth => 32,
	port_a_logical_ram_width => 32,
	port_a_read_during_write_mode => "new_data_no_nbe_read",
	port_b_address_clear => "none",
	port_b_address_clock => "clock1",
	port_b_address_width => 5,
	port_b_data_out_clear => "none",
	port_b_data_out_clock => "none",
	port_b_data_width => 1,
	port_b_first_address => 0,
	port_b_first_bit_number => 8,
	port_b_last_address => 31,
	port_b_logical_ram_depth => 32,
	port_b_logical_ram_width => 32,
	port_b_read_during_write_mode => "new_data_no_nbe_read",
	port_b_read_enable_clock => "clock1",
	ram_block_type => "M20K")
-- pragma translate_on
PORT MAP (
	portawe => \fluxo_dados|regMEMWB1|DOUT\(101),
	portbre => VCC,
	clk0 => \CLOCK_50~input_o\,
	clk1 => \CLOCK_50~input_o\,
	ena0 => \fluxo_dados|regMEMWB1|DOUT\(101),
	portadatain => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a8_PORTADATAIN_bus\,
	portaaddr => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a8_PORTAADDR_bus\,
	portbaddr => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a8_PORTBADDR_bus\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	portbdataout => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a8_PORTBDATAOUT_bus\);

\fluxo_dados|bancoRegs|registrador_rtl_0_bypass[28]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => VCC,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(28));

\fluxo_dados|bancoRegs|registrador_rtl_0_bypass[27]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|mux_ULA_mem|saida_MUX[8]~8_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(27));

\fluxo_dados|bancoRegs|saidaB[8]~8\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|bancoRegs|saidaB[8]~8_combout\ = ( \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(27) & ( (!\fluxo_dados|bancoRegs|Equal0~0_combout\ & (((!\fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(28)) # 
-- (\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a8~portbdataout\)) # (\fluxo_dados|bancoRegs|registrador~43_combout\))) ) ) # ( !\fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(27) & ( (!\fluxo_dados|bancoRegs|registrador~43_combout\ & 
-- (!\fluxo_dados|bancoRegs|Equal0~0_combout\ & (\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a8~portbdataout\ & \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(28)))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000001000110011000100110000000000000010001100110001001100",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|bancoRegs|ALT_INV_registrador~43_combout\,
	datab => \fluxo_dados|bancoRegs|ALT_INV_Equal0~0_combout\,
	datac => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a8~portbdataout\,
	datad => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(28),
	datae => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(27),
	combout => \fluxo_dados|bancoRegs|saidaB[8]~8_combout\);

\fluxo_dados|regIDEX1|DOUT[50]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|bancoRegs|saidaB[8]~8_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(50));

\fluxo_dados|regEXMEM1|DOUT[13]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regIDEX1|DOUT\(50),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regEXMEM1|DOUT\(13));

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a8\ : cyclonev_ram_block
-- pragma translate_off
GENERIC MAP (
	data_interleave_offset_in_bits => 1,
	data_interleave_width_in_bits => 1,
	logical_ram_name => "Fluxo_Dados:fluxo_dados|RAMMIPS:RAM|altsyncram:memRAM_rtl_0|altsyncram_60q1:auto_generated|ALTSYNCRAM",
	mixed_port_feed_through_mode => "old",
	operation_mode => "dual_port",
	port_a_address_clear => "none",
	port_a_address_width => 6,
	port_a_byte_enable_clock => "none",
	port_a_data_out_clear => "none",
	port_a_data_out_clock => "none",
	port_a_data_width => 1,
	port_a_first_address => 0,
	port_a_first_bit_number => 8,
	port_a_last_address => 63,
	port_a_logical_ram_depth => 64,
	port_a_logical_ram_width => 32,
	port_a_read_during_write_mode => "new_data_no_nbe_read",
	port_b_address_clear => "none",
	port_b_address_clock => "clock0",
	port_b_address_width => 6,
	port_b_data_out_clear => "none",
	port_b_data_out_clock => "none",
	port_b_data_width => 1,
	port_b_first_address => 0,
	port_b_first_bit_number => 8,
	port_b_last_address => 63,
	port_b_logical_ram_depth => 64,
	port_b_logical_ram_width => 32,
	port_b_read_during_write_mode => "new_data_no_nbe_read",
	port_b_read_enable_clock => "clock0",
	ram_block_type => "M20K")
-- pragma translate_on
PORT MAP (
	portawe => \UC|Equal14~0_combout\,
	portbre => \UC|Equal5~0_combout\,
	clk0 => \CLOCK_50~input_o\,
	portadatain => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a8_PORTADATAIN_bus\,
	portaaddr => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a8_PORTAADDR_bus\,
	portbaddr => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a8_PORTBADDR_bus\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	portbdataout => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a8_PORTBDATAOUT_bus\);

\fluxo_dados|regMEMWB1|DOUT[45]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a8~portbdataout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regMEMWB1|DOUT\(45));

\fluxo_dados|Add0~25\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|Add0~25_sumout\ = SUM(( \fluxo_dados|regIDEX1|DOUT\(41) ) + ( \fluxo_dados|regIDEX1|DOUT\(114) ) + ( \fluxo_dados|Add0~22\ ))
-- \fluxo_dados|Add0~26\ = CARRY(( \fluxo_dados|regIDEX1|DOUT\(41) ) + ( \fluxo_dados|regIDEX1|DOUT\(114) ) + ( \fluxo_dados|Add0~22\ ))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000000000111111110000000000000000000000000000000011111111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	datad => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(41),
	dataf => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(114),
	cin => \fluxo_dados|Add0~22\,
	sumout => \fluxo_dados|Add0~25_sumout\,
	cout => \fluxo_dados|Add0~26\);

\fluxo_dados|UC_ULA|ula_ctrl[0]~6\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|UC_ULA|ula_ctrl[0]~6_combout\ = (\fluxo_dados|UC_ULA|ula_ctrl~5_combout\ & ((!\fluxo_dados|regIDEX1|DOUT\(150) $ (!\fluxo_dados|regIDEX1|DOUT\(148))) # (\fluxo_dados|regIDEX1|DOUT\(149))))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000001111101000000000111110100000000011111010000000001111101",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(149),
	datab => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(150),
	datac => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(148),
	datad => \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl~5_combout\,
	combout => \fluxo_dados|UC_ULA|ula_ctrl[0]~6_combout\);

\fluxo_dados|UC_ULA|ula_ctrl[1]~9\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|UC_ULA|ula_ctrl[1]~9_combout\ = ( \fluxo_dados|UC_ULA|ula_ctrl~8_combout\ & ( (!\fluxo_dados|UC_ULA|ula_ctrl[1]~7_combout\ & ((!\fluxo_dados|regIDEX1|DOUT\(150) & (\fluxo_dados|regIDEX1|DOUT\(149) & \fluxo_dados|regIDEX1|DOUT\(148))) # 
-- (\fluxo_dados|regIDEX1|DOUT\(150) & ((!\fluxo_dados|regIDEX1|DOUT\(148)))))) ) ) # ( !\fluxo_dados|UC_ULA|ula_ctrl~8_combout\ & ( (!\fluxo_dados|regIDEX1|DOUT\(149) & ((!\fluxo_dados|regIDEX1|DOUT\(150) & (\fluxo_dados|regIDEX1|DOUT\(148) & 
-- \fluxo_dados|UC_ULA|ula_ctrl[1]~7_combout\)) # (\fluxo_dados|regIDEX1|DOUT\(150) & (!\fluxo_dados|regIDEX1|DOUT\(148))))) # (\fluxo_dados|regIDEX1|DOUT\(149) & ((!\fluxo_dados|regIDEX1|DOUT\(150) $ (!\fluxo_dados|regIDEX1|DOUT\(148))) # 
-- (\fluxo_dados|UC_ULA|ula_ctrl[1]~7_combout\))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0011010001111101001101000000000000110100011111010011010000000000",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(149),
	datab => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(150),
	datac => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(148),
	datad => \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl[1]~7_combout\,
	datae => \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl~8_combout\,
	combout => \fluxo_dados|UC_ULA|ula_ctrl[1]~9_combout\);

\fluxo_dados|mux_rt_imediato|saida_MUX[0]~0\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|mux_rt_imediato|saida_MUX[0]~0_combout\ = (!\fluxo_dados|regIDEX1|DOUT\(140) & ((\fluxo_dados|regIDEX1|DOUT\(42)))) # (\fluxo_dados|regIDEX1|DOUT\(140) & (\fluxo_dados|regIDEX1|DOUT\(151)))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0001110100011101000111010001110100011101000111010001110100011101",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(151),
	datab => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(140),
	datac => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(42),
	combout => \fluxo_dados|mux_rt_imediato|saida_MUX[0]~0_combout\);

\fluxo_dados|ULA|ula0|mux_ula|saida_MUX~2\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula0|mux_ula|saida_MUX~2_combout\ = ( \fluxo_dados|mux_rt_imediato|saida_MUX[0]~0_combout\ & ( \fluxo_dados|UC_ULA|ula_ctrl[3]~3_combout\ & ( (!\fluxo_dados|UC_ULA|ula_ctrl[2]~0_combout\ & ((!\fluxo_dados|regIDEX1|DOUT\(74) & 
-- (!\fluxo_dados|UC_ULA|ula_ctrl[0]~6_combout\ & !\fluxo_dados|UC_ULA|ula_ctrl[1]~9_combout\)) # (\fluxo_dados|regIDEX1|DOUT\(74) & (\fluxo_dados|UC_ULA|ula_ctrl[0]~6_combout\ & \fluxo_dados|UC_ULA|ula_ctrl[1]~9_combout\)))) ) ) ) # ( 
-- !\fluxo_dados|mux_rt_imediato|saida_MUX[0]~0_combout\ & ( \fluxo_dados|UC_ULA|ula_ctrl[3]~3_combout\ & ( ((!\fluxo_dados|UC_ULA|ula_ctrl[0]~6_combout\ & (\fluxo_dados|regIDEX1|DOUT\(74))) # (\fluxo_dados|UC_ULA|ula_ctrl[0]~6_combout\ & 
-- ((\fluxo_dados|UC_ULA|ula_ctrl[1]~9_combout\)))) # (\fluxo_dados|UC_ULA|ula_ctrl[2]~0_combout\) ) ) ) # ( \fluxo_dados|mux_rt_imediato|saida_MUX[0]~0_combout\ & ( !\fluxo_dados|UC_ULA|ula_ctrl[3]~3_combout\ & ( (!\fluxo_dados|UC_ULA|ula_ctrl[1]~9_combout\ 
-- $ (((\fluxo_dados|UC_ULA|ula_ctrl[0]~6_combout\) # (\fluxo_dados|regIDEX1|DOUT\(74))))) # (\fluxo_dados|UC_ULA|ula_ctrl[2]~0_combout\) ) ) ) # ( !\fluxo_dados|mux_rt_imediato|saida_MUX[0]~0_combout\ & ( !\fluxo_dados|UC_ULA|ula_ctrl[3]~3_combout\ & ( 
-- (!\fluxo_dados|UC_ULA|ula_ctrl[2]~0_combout\ & (\fluxo_dados|regIDEX1|DOUT\(74) & (!\fluxo_dados|UC_ULA|ula_ctrl[0]~6_combout\ $ (\fluxo_dados|UC_ULA|ula_ctrl[1]~9_combout\)))) ) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0010000000000010110101010111111101110101011111111000000000000010",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl[2]~0_combout\,
	datab => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(74),
	datac => \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl[0]~6_combout\,
	datad => \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl[1]~9_combout\,
	datae => \fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[0]~0_combout\,
	dataf => \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl[3]~3_combout\,
	combout => \fluxo_dados|ULA|ula0|mux_ula|saida_MUX~2_combout\);

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a29\ : cyclonev_ram_block
-- pragma translate_off
GENERIC MAP (
	mem_init0 => "00000000",
	clk0_core_clock_enable => "ena0",
	data_interleave_offset_in_bits => 1,
	data_interleave_width_in_bits => 1,
	init_file => "db/ProcessadorMIPS.ram0_bancoRegistradoresArqRegReg_fdb8a76e.hdl.mif",
	init_file_layout => "port_b",
	logical_ram_name => "Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|altsyncram:registrador_rtl_0|altsyncram_h8q1:auto_generated|ALTSYNCRAM",
	mixed_port_feed_through_mode => "dont_care",
	operation_mode => "dual_port",
	port_a_address_clear => "none",
	port_a_address_width => 5,
	port_a_byte_enable_clock => "none",
	port_a_data_out_clear => "none",
	port_a_data_out_clock => "none",
	port_a_data_width => 1,
	port_a_first_address => 0,
	port_a_first_bit_number => 29,
	port_a_last_address => 31,
	port_a_logical_ram_depth => 32,
	port_a_logical_ram_width => 32,
	port_a_read_during_write_mode => "new_data_no_nbe_read",
	port_b_address_clear => "none",
	port_b_address_clock => "clock1",
	port_b_address_width => 5,
	port_b_data_out_clear => "none",
	port_b_data_out_clock => "none",
	port_b_data_width => 1,
	port_b_first_address => 0,
	port_b_first_bit_number => 29,
	port_b_last_address => 31,
	port_b_logical_ram_depth => 32,
	port_b_logical_ram_width => 32,
	port_b_read_during_write_mode => "new_data_no_nbe_read",
	port_b_read_enable_clock => "clock1",
	ram_block_type => "M20K")
-- pragma translate_on
PORT MAP (
	portawe => \fluxo_dados|regMEMWB1|DOUT\(101),
	portbre => VCC,
	clk0 => \CLOCK_50~input_o\,
	clk1 => \CLOCK_50~input_o\,
	ena0 => \fluxo_dados|regMEMWB1|DOUT\(101),
	portadatain => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a29_PORTADATAIN_bus\,
	portaaddr => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a29_PORTAADDR_bus\,
	portbaddr => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a29_PORTBADDR_bus\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	portbdataout => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a29_PORTBDATAOUT_bus\);

\fluxo_dados|bancoRegs|registrador_rtl_0_bypass[70]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => VCC,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(70));

\fluxo_dados|bancoRegs|registrador_rtl_0_bypass[69]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|mux_ULA_mem|saida_MUX[29]~29_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(69));

\fluxo_dados|bancoRegs|saidaB[29]~29\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|bancoRegs|saidaB[29]~29_combout\ = ( \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(69) & ( (!\fluxo_dados|bancoRegs|Equal0~0_combout\ & (((!\fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(70)) # 
-- (\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a29~portbdataout\)) # (\fluxo_dados|bancoRegs|registrador~43_combout\))) ) ) # ( !\fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(69) & ( (!\fluxo_dados|bancoRegs|registrador~43_combout\ 
-- & (!\fluxo_dados|bancoRegs|Equal0~0_combout\ & (\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a29~portbdataout\ & \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(70)))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000001000110011000100110000000000000010001100110001001100",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|bancoRegs|ALT_INV_registrador~43_combout\,
	datab => \fluxo_dados|bancoRegs|ALT_INV_Equal0~0_combout\,
	datac => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a29~portbdataout\,
	datad => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(70),
	datae => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(69),
	combout => \fluxo_dados|bancoRegs|saidaB[29]~29_combout\);

\fluxo_dados|regIDEX1|DOUT[71]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|bancoRegs|saidaB[29]~29_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(71));

\fluxo_dados|regEXMEM1|DOUT[34]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regIDEX1|DOUT\(71),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regEXMEM1|DOUT\(34));

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a29\ : cyclonev_ram_block
-- pragma translate_off
GENERIC MAP (
	data_interleave_offset_in_bits => 1,
	data_interleave_width_in_bits => 1,
	logical_ram_name => "Fluxo_Dados:fluxo_dados|RAMMIPS:RAM|altsyncram:memRAM_rtl_0|altsyncram_60q1:auto_generated|ALTSYNCRAM",
	mixed_port_feed_through_mode => "old",
	operation_mode => "dual_port",
	port_a_address_clear => "none",
	port_a_address_width => 6,
	port_a_byte_enable_clock => "none",
	port_a_data_out_clear => "none",
	port_a_data_out_clock => "none",
	port_a_data_width => 1,
	port_a_first_address => 0,
	port_a_first_bit_number => 29,
	port_a_last_address => 63,
	port_a_logical_ram_depth => 64,
	port_a_logical_ram_width => 32,
	port_a_read_during_write_mode => "new_data_no_nbe_read",
	port_b_address_clear => "none",
	port_b_address_clock => "clock0",
	port_b_address_width => 6,
	port_b_data_out_clear => "none",
	port_b_data_out_clock => "none",
	port_b_data_width => 1,
	port_b_first_address => 0,
	port_b_first_bit_number => 29,
	port_b_last_address => 63,
	port_b_logical_ram_depth => 64,
	port_b_logical_ram_width => 32,
	port_b_read_during_write_mode => "new_data_no_nbe_read",
	port_b_read_enable_clock => "clock0",
	ram_block_type => "M20K")
-- pragma translate_on
PORT MAP (
	portawe => \UC|Equal14~0_combout\,
	portbre => \UC|Equal5~0_combout\,
	clk0 => \CLOCK_50~input_o\,
	portadatain => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a29_PORTADATAIN_bus\,
	portaaddr => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a29_PORTAADDR_bus\,
	portbaddr => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a29_PORTBADDR_bus\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	portbdataout => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a29_PORTBDATAOUT_bus\);

\fluxo_dados|regMEMWB1|DOUT[66]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a29~portbdataout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regMEMWB1|DOUT\(66));

\fluxo_dados|mux_PC|saida_MUX[22]~24\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|mux_PC|saida_MUX[22]~24_combout\ = ( !\fluxo_dados|regIFID1|DOUT\(29) & ( (\fluxo_dados|regIFID1|DOUT\(27) & (!\fluxo_dados|regIFID1|DOUT\(31) & !\fluxo_dados|regIFID1|DOUT\(28))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0100000001000000000000000000000001000000010000000000000000000000",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regIFID1|ALT_INV_DOUT\(27),
	datab => \fluxo_dados|regIFID1|ALT_INV_DOUT\(31),
	datac => \fluxo_dados|regIFID1|ALT_INV_DOUT\(28),
	datae => \fluxo_dados|regIFID1|ALT_INV_DOUT\(29),
	combout => \fluxo_dados|mux_PC|saida_MUX[22]~24_combout\);

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a28\ : cyclonev_ram_block
-- pragma translate_off
GENERIC MAP (
	mem_init0 => "00000000",
	clk0_core_clock_enable => "ena0",
	data_interleave_offset_in_bits => 1,
	data_interleave_width_in_bits => 1,
	init_file => "db/ProcessadorMIPS.ram0_bancoRegistradoresArqRegReg_fdb8a76e.hdl.mif",
	init_file_layout => "port_b",
	logical_ram_name => "Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|altsyncram:registrador_rtl_0|altsyncram_h8q1:auto_generated|ALTSYNCRAM",
	mixed_port_feed_through_mode => "dont_care",
	operation_mode => "dual_port",
	port_a_address_clear => "none",
	port_a_address_width => 5,
	port_a_byte_enable_clock => "none",
	port_a_data_out_clear => "none",
	port_a_data_out_clock => "none",
	port_a_data_width => 1,
	port_a_first_address => 0,
	port_a_first_bit_number => 28,
	port_a_last_address => 31,
	port_a_logical_ram_depth => 32,
	port_a_logical_ram_width => 32,
	port_a_read_during_write_mode => "new_data_no_nbe_read",
	port_b_address_clear => "none",
	port_b_address_clock => "clock1",
	port_b_address_width => 5,
	port_b_data_out_clear => "none",
	port_b_data_out_clock => "none",
	port_b_data_width => 1,
	port_b_first_address => 0,
	port_b_first_bit_number => 28,
	port_b_last_address => 31,
	port_b_logical_ram_depth => 32,
	port_b_logical_ram_width => 32,
	port_b_read_during_write_mode => "new_data_no_nbe_read",
	port_b_read_enable_clock => "clock1",
	ram_block_type => "M20K")
-- pragma translate_on
PORT MAP (
	portawe => \fluxo_dados|regMEMWB1|DOUT\(101),
	portbre => VCC,
	clk0 => \CLOCK_50~input_o\,
	clk1 => \CLOCK_50~input_o\,
	ena0 => \fluxo_dados|regMEMWB1|DOUT\(101),
	portadatain => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a28_PORTADATAIN_bus\,
	portaaddr => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a28_PORTAADDR_bus\,
	portbaddr => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a28_PORTBADDR_bus\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	portbdataout => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a28_PORTBDATAOUT_bus\);

\fluxo_dados|bancoRegs|registrador_rtl_0_bypass[68]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => VCC,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(68));

\fluxo_dados|bancoRegs|registrador_rtl_0_bypass[67]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|mux_ULA_mem|saida_MUX[28]~28_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(67));

\fluxo_dados|bancoRegs|saidaB[28]~28\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|bancoRegs|saidaB[28]~28_combout\ = ( \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(67) & ( (!\fluxo_dados|bancoRegs|Equal0~0_combout\ & (((!\fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(68)) # 
-- (\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a28~portbdataout\)) # (\fluxo_dados|bancoRegs|registrador~43_combout\))) ) ) # ( !\fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(67) & ( (!\fluxo_dados|bancoRegs|registrador~43_combout\ 
-- & (!\fluxo_dados|bancoRegs|Equal0~0_combout\ & (\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a28~portbdataout\ & \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(68)))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000001000110011000100110000000000000010001100110001001100",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|bancoRegs|ALT_INV_registrador~43_combout\,
	datab => \fluxo_dados|bancoRegs|ALT_INV_Equal0~0_combout\,
	datac => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a28~portbdataout\,
	datad => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(68),
	datae => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(67),
	combout => \fluxo_dados|bancoRegs|saidaB[28]~28_combout\);

\fluxo_dados|regIDEX1|DOUT[70]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|bancoRegs|saidaB[28]~28_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(70));

\fluxo_dados|regEXMEM1|DOUT[33]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regIDEX1|DOUT\(70),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regEXMEM1|DOUT\(33));

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a28\ : cyclonev_ram_block
-- pragma translate_off
GENERIC MAP (
	data_interleave_offset_in_bits => 1,
	data_interleave_width_in_bits => 1,
	logical_ram_name => "Fluxo_Dados:fluxo_dados|RAMMIPS:RAM|altsyncram:memRAM_rtl_0|altsyncram_60q1:auto_generated|ALTSYNCRAM",
	mixed_port_feed_through_mode => "old",
	operation_mode => "dual_port",
	port_a_address_clear => "none",
	port_a_address_width => 6,
	port_a_byte_enable_clock => "none",
	port_a_data_out_clear => "none",
	port_a_data_out_clock => "none",
	port_a_data_width => 1,
	port_a_first_address => 0,
	port_a_first_bit_number => 28,
	port_a_last_address => 63,
	port_a_logical_ram_depth => 64,
	port_a_logical_ram_width => 32,
	port_a_read_during_write_mode => "new_data_no_nbe_read",
	port_b_address_clear => "none",
	port_b_address_clock => "clock0",
	port_b_address_width => 6,
	port_b_data_out_clear => "none",
	port_b_data_out_clock => "none",
	port_b_data_width => 1,
	port_b_first_address => 0,
	port_b_first_bit_number => 28,
	port_b_last_address => 63,
	port_b_logical_ram_depth => 64,
	port_b_logical_ram_width => 32,
	port_b_read_during_write_mode => "new_data_no_nbe_read",
	port_b_read_enable_clock => "clock0",
	ram_block_type => "M20K")
-- pragma translate_on
PORT MAP (
	portawe => \UC|Equal14~0_combout\,
	portbre => \UC|Equal5~0_combout\,
	clk0 => \CLOCK_50~input_o\,
	portadatain => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a28_PORTADATAIN_bus\,
	portaaddr => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a28_PORTAADDR_bus\,
	portbaddr => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a28_PORTBADDR_bus\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	portbdataout => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a28_PORTBDATAOUT_bus\);

\fluxo_dados|regMEMWB1|DOUT[65]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a28~portbdataout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regMEMWB1|DOUT\(65));

\fluxo_dados|regEXMEM1|DOUT[97]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regIDEX1|DOUT\(134),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regEXMEM1|DOUT\(97));

\fluxo_dados|regMEMWB1|DOUT[97]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regEXMEM1|DOUT\(97),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regMEMWB1|DOUT\(97));

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a12\ : cyclonev_ram_block
-- pragma translate_off
GENERIC MAP (
	mem_init0 => "00000000",
	clk0_core_clock_enable => "ena0",
	data_interleave_offset_in_bits => 1,
	data_interleave_width_in_bits => 1,
	init_file => "db/ProcessadorMIPS.ram0_bancoRegistradoresArqRegReg_fdb8a76e.hdl.mif",
	init_file_layout => "port_b",
	logical_ram_name => "Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|altsyncram:registrador_rtl_0|altsyncram_h8q1:auto_generated|ALTSYNCRAM",
	mixed_port_feed_through_mode => "dont_care",
	operation_mode => "dual_port",
	port_a_address_clear => "none",
	port_a_address_width => 5,
	port_a_byte_enable_clock => "none",
	port_a_data_out_clear => "none",
	port_a_data_out_clock => "none",
	port_a_data_width => 1,
	port_a_first_address => 0,
	port_a_first_bit_number => 12,
	port_a_last_address => 31,
	port_a_logical_ram_depth => 32,
	port_a_logical_ram_width => 32,
	port_a_read_during_write_mode => "new_data_no_nbe_read",
	port_b_address_clear => "none",
	port_b_address_clock => "clock1",
	port_b_address_width => 5,
	port_b_data_out_clear => "none",
	port_b_data_out_clock => "none",
	port_b_data_width => 1,
	port_b_first_address => 0,
	port_b_first_bit_number => 12,
	port_b_last_address => 31,
	port_b_logical_ram_depth => 32,
	port_b_logical_ram_width => 32,
	port_b_read_during_write_mode => "new_data_no_nbe_read",
	port_b_read_enable_clock => "clock1",
	ram_block_type => "M20K")
-- pragma translate_on
PORT MAP (
	portawe => \fluxo_dados|regMEMWB1|DOUT\(101),
	portbre => VCC,
	clk0 => \CLOCK_50~input_o\,
	clk1 => \CLOCK_50~input_o\,
	ena0 => \fluxo_dados|regMEMWB1|DOUT\(101),
	portadatain => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a12_PORTADATAIN_bus\,
	portaaddr => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a12_PORTAADDR_bus\,
	portbaddr => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a12_PORTBADDR_bus\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	portbdataout => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a12_PORTBDATAOUT_bus\);

\fluxo_dados|bancoRegs|registrador_rtl_0_bypass[36]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => VCC,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(36));

\fluxo_dados|bancoRegs|registrador_rtl_0_bypass[35]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|mux_ULA_mem|saida_MUX[12]~12_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(35));

\fluxo_dados|bancoRegs|saidaB[12]~12\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|bancoRegs|saidaB[12]~12_combout\ = ( \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(35) & ( (!\fluxo_dados|bancoRegs|Equal0~0_combout\ & (((!\fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(36)) # 
-- (\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a12~portbdataout\)) # (\fluxo_dados|bancoRegs|registrador~43_combout\))) ) ) # ( !\fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(35) & ( (!\fluxo_dados|bancoRegs|registrador~43_combout\ 
-- & (!\fluxo_dados|bancoRegs|Equal0~0_combout\ & (\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a12~portbdataout\ & \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(36)))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000001000110011000100110000000000000010001100110001001100",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|bancoRegs|ALT_INV_registrador~43_combout\,
	datab => \fluxo_dados|bancoRegs|ALT_INV_Equal0~0_combout\,
	datac => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a12~portbdataout\,
	datad => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(36),
	datae => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(35),
	combout => \fluxo_dados|bancoRegs|saidaB[12]~12_combout\);

\fluxo_dados|regIDEX1|DOUT[54]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|bancoRegs|saidaB[12]~12_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(54));

\fluxo_dados|regEXMEM1|DOUT[17]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regIDEX1|DOUT\(54),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regEXMEM1|DOUT\(17));

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a12\ : cyclonev_ram_block
-- pragma translate_off
GENERIC MAP (
	data_interleave_offset_in_bits => 1,
	data_interleave_width_in_bits => 1,
	logical_ram_name => "Fluxo_Dados:fluxo_dados|RAMMIPS:RAM|altsyncram:memRAM_rtl_0|altsyncram_60q1:auto_generated|ALTSYNCRAM",
	mixed_port_feed_through_mode => "old",
	operation_mode => "dual_port",
	port_a_address_clear => "none",
	port_a_address_width => 6,
	port_a_byte_enable_clock => "none",
	port_a_data_out_clear => "none",
	port_a_data_out_clock => "none",
	port_a_data_width => 1,
	port_a_first_address => 0,
	port_a_first_bit_number => 12,
	port_a_last_address => 63,
	port_a_logical_ram_depth => 64,
	port_a_logical_ram_width => 32,
	port_a_read_during_write_mode => "new_data_no_nbe_read",
	port_b_address_clear => "none",
	port_b_address_clock => "clock0",
	port_b_address_width => 6,
	port_b_data_out_clear => "none",
	port_b_data_out_clock => "none",
	port_b_data_width => 1,
	port_b_first_address => 0,
	port_b_first_bit_number => 12,
	port_b_last_address => 63,
	port_b_logical_ram_depth => 64,
	port_b_logical_ram_width => 32,
	port_b_read_during_write_mode => "new_data_no_nbe_read",
	port_b_read_enable_clock => "clock0",
	ram_block_type => "M20K")
-- pragma translate_on
PORT MAP (
	portawe => \UC|Equal14~0_combout\,
	portbre => \UC|Equal5~0_combout\,
	clk0 => \CLOCK_50~input_o\,
	portadatain => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a12_PORTADATAIN_bus\,
	portaaddr => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a12_PORTAADDR_bus\,
	portbaddr => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a12_PORTBADDR_bus\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	portbdataout => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a12_PORTBDATAOUT_bus\);

\fluxo_dados|regMEMWB1|DOUT[49]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a12~portbdataout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regMEMWB1|DOUT\(49));

\fluxo_dados|Add0~29\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|Add0~29_sumout\ = SUM(( \fluxo_dados|regIDEX1|DOUT\(41) ) + ( \fluxo_dados|regIDEX1|DOUT\(115) ) + ( \fluxo_dados|Add0~26\ ))
-- \fluxo_dados|Add0~30\ = CARRY(( \fluxo_dados|regIDEX1|DOUT\(41) ) + ( \fluxo_dados|regIDEX1|DOUT\(115) ) + ( \fluxo_dados|Add0~26\ ))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000000000111111110000000000000000000000000000000011111111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	datad => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(41),
	dataf => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(115),
	cin => \fluxo_dados|Add0~26\,
	sumout => \fluxo_dados|Add0~29_sumout\,
	cout => \fluxo_dados|Add0~30\);

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a9\ : cyclonev_ram_block
-- pragma translate_off
GENERIC MAP (
	mem_init0 => "00000000",
	clk0_core_clock_enable => "ena0",
	data_interleave_offset_in_bits => 1,
	data_interleave_width_in_bits => 1,
	init_file => "db/ProcessadorMIPS.ram0_bancoRegistradoresArqRegReg_fdb8a76e.hdl.mif",
	init_file_layout => "port_b",
	logical_ram_name => "Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|altsyncram:registrador_rtl_0|altsyncram_h8q1:auto_generated|ALTSYNCRAM",
	mixed_port_feed_through_mode => "dont_care",
	operation_mode => "dual_port",
	port_a_address_clear => "none",
	port_a_address_width => 5,
	port_a_byte_enable_clock => "none",
	port_a_data_out_clear => "none",
	port_a_data_out_clock => "none",
	port_a_data_width => 1,
	port_a_first_address => 0,
	port_a_first_bit_number => 9,
	port_a_last_address => 31,
	port_a_logical_ram_depth => 32,
	port_a_logical_ram_width => 32,
	port_a_read_during_write_mode => "new_data_no_nbe_read",
	port_b_address_clear => "none",
	port_b_address_clock => "clock1",
	port_b_address_width => 5,
	port_b_data_out_clear => "none",
	port_b_data_out_clock => "none",
	port_b_data_width => 1,
	port_b_first_address => 0,
	port_b_first_bit_number => 9,
	port_b_last_address => 31,
	port_b_logical_ram_depth => 32,
	port_b_logical_ram_width => 32,
	port_b_read_during_write_mode => "new_data_no_nbe_read",
	port_b_read_enable_clock => "clock1",
	ram_block_type => "M20K")
-- pragma translate_on
PORT MAP (
	portawe => \fluxo_dados|regMEMWB1|DOUT\(101),
	portbre => VCC,
	clk0 => \CLOCK_50~input_o\,
	clk1 => \CLOCK_50~input_o\,
	ena0 => \fluxo_dados|regMEMWB1|DOUT\(101),
	portadatain => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a9_PORTADATAIN_bus\,
	portaaddr => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a9_PORTAADDR_bus\,
	portbaddr => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a9_PORTBADDR_bus\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	portbdataout => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a9_PORTBDATAOUT_bus\);

\fluxo_dados|bancoRegs|registrador_rtl_0_bypass[30]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => VCC,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(30));

\fluxo_dados|bancoRegs|registrador_rtl_0_bypass[29]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|mux_ULA_mem|saida_MUX[9]~9_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(29));

\fluxo_dados|bancoRegs|saidaB[9]~9\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|bancoRegs|saidaB[9]~9_combout\ = ( \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(29) & ( (!\fluxo_dados|bancoRegs|Equal0~0_combout\ & (((!\fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(30)) # 
-- (\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a9~portbdataout\)) # (\fluxo_dados|bancoRegs|registrador~43_combout\))) ) ) # ( !\fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(29) & ( (!\fluxo_dados|bancoRegs|registrador~43_combout\ & 
-- (!\fluxo_dados|bancoRegs|Equal0~0_combout\ & (\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a9~portbdataout\ & \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(30)))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000001000110011000100110000000000000010001100110001001100",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|bancoRegs|ALT_INV_registrador~43_combout\,
	datab => \fluxo_dados|bancoRegs|ALT_INV_Equal0~0_combout\,
	datac => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a9~portbdataout\,
	datad => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(30),
	datae => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(29),
	combout => \fluxo_dados|bancoRegs|saidaB[9]~9_combout\);

\fluxo_dados|regIDEX1|DOUT[51]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|bancoRegs|saidaB[9]~9_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(51));

\fluxo_dados|regEXMEM1|DOUT[14]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regIDEX1|DOUT\(51),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regEXMEM1|DOUT\(14));

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a9\ : cyclonev_ram_block
-- pragma translate_off
GENERIC MAP (
	data_interleave_offset_in_bits => 1,
	data_interleave_width_in_bits => 1,
	logical_ram_name => "Fluxo_Dados:fluxo_dados|RAMMIPS:RAM|altsyncram:memRAM_rtl_0|altsyncram_60q1:auto_generated|ALTSYNCRAM",
	mixed_port_feed_through_mode => "old",
	operation_mode => "dual_port",
	port_a_address_clear => "none",
	port_a_address_width => 6,
	port_a_byte_enable_clock => "none",
	port_a_data_out_clear => "none",
	port_a_data_out_clock => "none",
	port_a_data_width => 1,
	port_a_first_address => 0,
	port_a_first_bit_number => 9,
	port_a_last_address => 63,
	port_a_logical_ram_depth => 64,
	port_a_logical_ram_width => 32,
	port_a_read_during_write_mode => "new_data_no_nbe_read",
	port_b_address_clear => "none",
	port_b_address_clock => "clock0",
	port_b_address_width => 6,
	port_b_data_out_clear => "none",
	port_b_data_out_clock => "none",
	port_b_data_width => 1,
	port_b_first_address => 0,
	port_b_first_bit_number => 9,
	port_b_last_address => 63,
	port_b_logical_ram_depth => 64,
	port_b_logical_ram_width => 32,
	port_b_read_during_write_mode => "new_data_no_nbe_read",
	port_b_read_enable_clock => "clock0",
	ram_block_type => "M20K")
-- pragma translate_on
PORT MAP (
	portawe => \UC|Equal14~0_combout\,
	portbre => \UC|Equal5~0_combout\,
	clk0 => \CLOCK_50~input_o\,
	portadatain => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a9_PORTADATAIN_bus\,
	portaaddr => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a9_PORTAADDR_bus\,
	portbaddr => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a9_PORTBADDR_bus\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	portbdataout => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a9_PORTBDATAOUT_bus\);

\fluxo_dados|regMEMWB1|DOUT[46]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a9~portbdataout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regMEMWB1|DOUT\(46));

\fluxo_dados|regEXMEM1|DOUT[78]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regIDEX1|DOUT\(115),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regEXMEM1|DOUT\(78));

\fluxo_dados|regMEMWB1|DOUT[78]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regEXMEM1|DOUT\(78),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regMEMWB1|DOUT\(78));

\fluxo_dados|mux_rt_imediato|saida_MUX[8]~8\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|mux_rt_imediato|saida_MUX[8]~8_combout\ = (!\fluxo_dados|regIDEX1|DOUT\(140) & ((\fluxo_dados|regIDEX1|DOUT\(50)))) # (\fluxo_dados|regIDEX1|DOUT\(140) & (\fluxo_dados|regIDEX1|DOUT\(41)))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0001101100011011000110110001101100011011000110110001101100011011",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(140),
	datab => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(41),
	datac => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(50),
	combout => \fluxo_dados|mux_rt_imediato|saida_MUX[8]~8_combout\);

\fluxo_dados|ULA|ula8|mux_inverteB|saida_MUX~0\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula8|mux_inverteB|saida_MUX~0_combout\ = !\fluxo_dados|UC_ULA|ula_ctrl[3]~3_combout\ $ (!\fluxo_dados|mux_rt_imediato|saida_MUX[8]~8_combout\)

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0110011001100110011001100110011001100110011001100110011001100110",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl[3]~3_combout\,
	datab => \fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[8]~8_combout\,
	combout => \fluxo_dados|ULA|ula8|mux_inverteB|saida_MUX~0_combout\);

\fluxo_dados|ULA|ula8|soma_sub|carry_out\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula8|soma_sub|carry_out~combout\ = ( \fluxo_dados|ULA|ula8|mux_inverteB|saida_MUX~0_combout\ & ( ((!\fluxo_dados|ULA|ula6|soma_sub|carry_out~combout\ & ((\fluxo_dados|ULA|ula7|mux_inverteB|saida_MUX~0_combout\) # 
-- (\fluxo_dados|regIDEX1|DOUT\(81)))) # (\fluxo_dados|ULA|ula6|soma_sub|carry_out~combout\ & (\fluxo_dados|regIDEX1|DOUT\(81) & \fluxo_dados|ULA|ula7|mux_inverteB|saida_MUX~0_combout\))) # (\fluxo_dados|regIDEX1|DOUT\(82)) ) ) # ( 
-- !\fluxo_dados|ULA|ula8|mux_inverteB|saida_MUX~0_combout\ & ( (\fluxo_dados|regIDEX1|DOUT\(82) & ((!\fluxo_dados|ULA|ula6|soma_sub|carry_out~combout\ & ((\fluxo_dados|ULA|ula7|mux_inverteB|saida_MUX~0_combout\) # (\fluxo_dados|regIDEX1|DOUT\(81)))) # 
-- (\fluxo_dados|ULA|ula6|soma_sub|carry_out~combout\ & (\fluxo_dados|regIDEX1|DOUT\(81) & \fluxo_dados|ULA|ula7|mux_inverteB|saida_MUX~0_combout\)))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000101011001010111111111100000000001010110010101111111111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|ULA|ula6|soma_sub|ALT_INV_carry_out~combout\,
	datab => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(81),
	datac => \fluxo_dados|ULA|ula7|mux_inverteB|ALT_INV_saida_MUX~0_combout\,
	datad => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(82),
	datae => \fluxo_dados|ULA|ula8|mux_inverteB|ALT_INV_saida_MUX~0_combout\,
	combout => \fluxo_dados|ULA|ula8|soma_sub|carry_out~combout\);

\fluxo_dados|mux_rt_imediato|saida_MUX[9]~9\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|mux_rt_imediato|saida_MUX[9]~9_combout\ = (!\fluxo_dados|regIDEX1|DOUT\(140) & ((\fluxo_dados|regIDEX1|DOUT\(51)))) # (\fluxo_dados|regIDEX1|DOUT\(140) & (\fluxo_dados|regIDEX1|DOUT\(41)))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0001101100011011000110110001101100011011000110110001101100011011",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(140),
	datab => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(41),
	datac => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(51),
	combout => \fluxo_dados|mux_rt_imediato|saida_MUX[9]~9_combout\);

\fluxo_dados|ULA|ula9|mux_inverteB|saida_MUX~0\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula9|mux_inverteB|saida_MUX~0_combout\ = !\fluxo_dados|UC_ULA|ula_ctrl[3]~3_combout\ $ (!\fluxo_dados|mux_rt_imediato|saida_MUX[9]~9_combout\)

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0110011001100110011001100110011001100110011001100110011001100110",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl[3]~3_combout\,
	datab => \fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[9]~9_combout\,
	combout => \fluxo_dados|ULA|ula9|mux_inverteB|saida_MUX~0_combout\);

\fluxo_dados|ULA|ula9|mux_ula|saida_MUX~1\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula9|mux_ula|saida_MUX~1_combout\ = ( \fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & ( \fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\ & ( (\fluxo_dados|regIDEX1|DOUT\(83) & 
-- \fluxo_dados|ULA|ula9|mux_inverteB|saida_MUX~0_combout\) ) ) ) # ( !\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & ( \fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\ & ( (\fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\ & 
-- \fluxo_dados|ULA|ula9|mux_inverteB|saida_MUX~0_combout\) ) ) ) # ( \fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & ( !\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\ & ( (\fluxo_dados|regIDEX1|DOUT\(83) & 
-- \fluxo_dados|ULA|ula9|mux_inverteB|saida_MUX~0_combout\) ) ) ) # ( !\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & ( !\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\ & ( (!\fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\ & 
-- (!\fluxo_dados|ULA|ula8|soma_sub|carry_out~combout\ $ (!\fluxo_dados|regIDEX1|DOUT\(83) $ (\fluxo_dados|ULA|ula9|mux_inverteB|saida_MUX~0_combout\)))) # (\fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\ & 
-- (((\fluxo_dados|ULA|ula9|mux_inverteB|saida_MUX~0_combout\) # (\fluxo_dados|regIDEX1|DOUT\(83))))) ) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0010110111010111000000000000111100000000010101010000000000001111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|ULA|ula0|mux_ula|ALT_INV_Equal0~0_combout\,
	datab => \fluxo_dados|ULA|ula8|soma_sub|ALT_INV_carry_out~combout\,
	datac => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(83),
	datad => \fluxo_dados|ULA|ula9|mux_inverteB|ALT_INV_saida_MUX~0_combout\,
	datae => \fluxo_dados|ULA|ula30|mux_ula|ALT_INV_saida_MUX~0_combout\,
	dataf => \fluxo_dados|ULA|ula30|mux_ula|ALT_INV_saida_MUX~1_combout\,
	combout => \fluxo_dados|ULA|ula9|mux_ula|saida_MUX~1_combout\);

\fluxo_dados|ULA|resultado_final[9]~9\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|resultado_final[9]~9_combout\ = (!\fluxo_dados|UC_ULA|ula_ctrl[2]~0_combout\ & \fluxo_dados|ULA|ula9|mux_ula|saida_MUX~1_combout\)

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0010001000100010001000100010001000100010001000100010001000100010",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl[2]~0_combout\,
	datab => \fluxo_dados|ULA|ula9|mux_ula|ALT_INV_saida_MUX~1_combout\,
	combout => \fluxo_dados|ULA|resultado_final[9]~9_combout\);

\fluxo_dados|regEXMEM1|DOUT[46]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|ULA|resultado_final[9]~9_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regEXMEM1|DOUT\(46));

\fluxo_dados|regMEMWB1|DOUT[14]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regEXMEM1|DOUT\(46),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regMEMWB1|DOUT\(14));

\fluxo_dados|mux_ULA_mem|saida_MUX[9]~9\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|mux_ULA_mem|saida_MUX[9]~9_combout\ = ( \fluxo_dados|regMEMWB1|DOUT\(14) & ( (!\fluxo_dados|regMEMWB1|DOUT\(103) & ((!\fluxo_dados|regMEMWB1|DOUT\(102)) # ((\fluxo_dados|regMEMWB1|DOUT\(46))))) # (\fluxo_dados|regMEMWB1|DOUT\(103) & 
-- (((\fluxo_dados|regMEMWB1|DOUT\(78))))) ) ) # ( !\fluxo_dados|regMEMWB1|DOUT\(14) & ( (!\fluxo_dados|regMEMWB1|DOUT\(103) & (\fluxo_dados|regMEMWB1|DOUT\(102) & (\fluxo_dados|regMEMWB1|DOUT\(46)))) # (\fluxo_dados|regMEMWB1|DOUT\(103) & 
-- (((\fluxo_dados|regMEMWB1|DOUT\(78))))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000001001010111100010101101111100000010010101111000101011011111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(103),
	datab => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(102),
	datac => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(46),
	datad => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(78),
	datae => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(14),
	combout => \fluxo_dados|mux_ULA_mem|saida_MUX[9]~9_combout\);

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a9\ : cyclonev_ram_block
-- pragma translate_off
GENERIC MAP (
	mem_init0 => "00000000",
	clk0_core_clock_enable => "ena0",
	data_interleave_offset_in_bits => 1,
	data_interleave_width_in_bits => 1,
	init_file => "db/ProcessadorMIPS.ram0_bancoRegistradoresArqRegReg_fdb8a76e.hdl.mif",
	init_file_layout => "port_b",
	logical_ram_name => "Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|altsyncram:registrador_rtl_1|altsyncram_h8q1:auto_generated|ALTSYNCRAM",
	mixed_port_feed_through_mode => "dont_care",
	operation_mode => "dual_port",
	port_a_address_clear => "none",
	port_a_address_width => 5,
	port_a_byte_enable_clock => "none",
	port_a_data_out_clear => "none",
	port_a_data_out_clock => "none",
	port_a_data_width => 1,
	port_a_first_address => 0,
	port_a_first_bit_number => 9,
	port_a_last_address => 31,
	port_a_logical_ram_depth => 32,
	port_a_logical_ram_width => 32,
	port_a_read_during_write_mode => "new_data_no_nbe_read",
	port_b_address_clear => "none",
	port_b_address_clock => "clock1",
	port_b_address_width => 5,
	port_b_data_out_clear => "none",
	port_b_data_out_clock => "none",
	port_b_data_width => 1,
	port_b_first_address => 0,
	port_b_first_bit_number => 9,
	port_b_last_address => 31,
	port_b_logical_ram_depth => 32,
	port_b_logical_ram_width => 32,
	port_b_read_during_write_mode => "new_data_no_nbe_read",
	port_b_read_enable_clock => "clock1",
	ram_block_type => "M20K")
-- pragma translate_on
PORT MAP (
	portawe => \fluxo_dados|regMEMWB1|DOUT\(101),
	portbre => VCC,
	clk0 => \CLOCK_50~input_o\,
	clk1 => \CLOCK_50~input_o\,
	ena0 => \fluxo_dados|regMEMWB1|DOUT\(101),
	portadatain => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a9_PORTADATAIN_bus\,
	portaaddr => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a9_PORTAADDR_bus\,
	portbaddr => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a9_PORTBADDR_bus\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	portbdataout => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a9_PORTBDATAOUT_bus\);

\fluxo_dados|bancoRegs|registrador_rtl_1_bypass[30]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => VCC,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(30));

\fluxo_dados|bancoRegs|registrador_rtl_1_bypass[29]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|mux_ULA_mem|saida_MUX[9]~9_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(29));

\fluxo_dados|bancoRegs|saidaA[9]~9\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|bancoRegs|saidaA[9]~9_combout\ = ( \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(29) & ( (!\fluxo_dados|bancoRegs|Equal1~0_combout\ & (((!\fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(30)) # 
-- (\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a9~portbdataout\)) # (\fluxo_dados|bancoRegs|registrador~40_combout\))) ) ) # ( !\fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(29) & ( (!\fluxo_dados|bancoRegs|registrador~40_combout\ & 
-- (!\fluxo_dados|bancoRegs|Equal1~0_combout\ & (\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a9~portbdataout\ & \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(30)))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000001000110011000100110000000000000010001100110001001100",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|bancoRegs|ALT_INV_registrador~40_combout\,
	datab => \fluxo_dados|bancoRegs|ALT_INV_Equal1~0_combout\,
	datac => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a9~portbdataout\,
	datad => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(30),
	datae => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(29),
	combout => \fluxo_dados|bancoRegs|saidaA[9]~9_combout\);

\fluxo_dados|regIDEX1|DOUT[83]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|bancoRegs|saidaA[9]~9_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(83));

\fluxo_dados|mux_PC|saida_MUX[22]~3\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|mux_PC|saida_MUX[22]~3_combout\ = ( \fluxo_dados|UC_ULA|jr~2_combout\ & ( ((!\fluxo_dados|regIFID1|DOUT\(29) & \UC|Equal0~0_combout\)) # (\fluxo_dados|UC_ULA|jr~1_combout\) ) ) # ( !\fluxo_dados|UC_ULA|jr~2_combout\ & ( 
-- (!\fluxo_dados|regIFID1|DOUT\(29) & \UC|Equal0~0_combout\) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000011110000010101011111010100000000111100000101010111110101",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|UC_ULA|ALT_INV_jr~1_combout\,
	datac => \fluxo_dados|regIFID1|ALT_INV_DOUT\(29),
	datad => \UC|ALT_INV_Equal0~0_combout\,
	datae => \fluxo_dados|UC_ULA|ALT_INV_jr~2_combout\,
	combout => \fluxo_dados|mux_PC|saida_MUX[22]~3_combout\);

\fluxo_dados|mux_PC|saida_MUX[9]~11\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|mux_PC|saida_MUX[9]~11_combout\ = ( \fluxo_dados|PC_entity|DOUT[5]~0_combout\ & ( \fluxo_dados|mux_PC|saida_MUX[22]~3_combout\ & ( \fluxo_dados|regIFID1|DOUT\(15) ) ) ) # ( !\fluxo_dados|PC_entity|DOUT[5]~0_combout\ & ( 
-- \fluxo_dados|mux_PC|saida_MUX[22]~3_combout\ & ( \fluxo_dados|regIDEX1|DOUT\(83) ) ) ) # ( \fluxo_dados|PC_entity|DOUT[5]~0_combout\ & ( !\fluxo_dados|mux_PC|saida_MUX[22]~3_combout\ & ( \fluxo_dados|PC_Soma_Constante|Add0~29_sumout\ ) ) ) # ( 
-- !\fluxo_dados|PC_entity|DOUT[5]~0_combout\ & ( !\fluxo_dados|mux_PC|saida_MUX[22]~3_combout\ & ( \fluxo_dados|Add0~29_sumout\ ) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0011001100110011010101010101010100000000111111110000111100001111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~29_sumout\,
	datab => \fluxo_dados|ALT_INV_Add0~29_sumout\,
	datac => \fluxo_dados|regIFID1|ALT_INV_DOUT\(15),
	datad => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(83),
	datae => \fluxo_dados|PC_entity|ALT_INV_DOUT[5]~0_combout\,
	dataf => \fluxo_dados|mux_PC|ALT_INV_saida_MUX[22]~3_combout\,
	combout => \fluxo_dados|mux_PC|saida_MUX[9]~11_combout\);

\fluxo_dados|PC_entity|DOUT[9]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|mux_PC|saida_MUX[9]~11_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|PC_entity|DOUT\(9));

\fluxo_dados|PC_Soma_Constante|Add0~25\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|PC_Soma_Constante|Add0~25_sumout\ = SUM(( \fluxo_dados|PC_entity|DOUT\(8) ) + ( GND ) + ( \fluxo_dados|PC_Soma_Constante|Add0~22\ ))
-- \fluxo_dados|PC_Soma_Constante|Add0~26\ = CARRY(( \fluxo_dados|PC_entity|DOUT\(8) ) + ( GND ) + ( \fluxo_dados|PC_Soma_Constante|Add0~22\ ))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000000000111111111111111100000000000000000000000011111111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	datad => \fluxo_dados|PC_entity|ALT_INV_DOUT\(8),
	cin => \fluxo_dados|PC_Soma_Constante|Add0~22\,
	sumout => \fluxo_dados|PC_Soma_Constante|Add0~25_sumout\,
	cout => \fluxo_dados|PC_Soma_Constante|Add0~26\);

\fluxo_dados|PC_Soma_Constante|Add0~29\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|PC_Soma_Constante|Add0~29_sumout\ = SUM(( \fluxo_dados|PC_entity|DOUT\(9) ) + ( GND ) + ( \fluxo_dados|PC_Soma_Constante|Add0~26\ ))
-- \fluxo_dados|PC_Soma_Constante|Add0~30\ = CARRY(( \fluxo_dados|PC_entity|DOUT\(9) ) + ( GND ) + ( \fluxo_dados|PC_Soma_Constante|Add0~26\ ))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000000000111111111111111100000000000000000000000011111111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	datad => \fluxo_dados|PC_entity|ALT_INV_DOUT\(9),
	cin => \fluxo_dados|PC_Soma_Constante|Add0~26\,
	sumout => \fluxo_dados|PC_Soma_Constante|Add0~29_sumout\,
	cout => \fluxo_dados|PC_Soma_Constante|Add0~30\);

\fluxo_dados|regIFID1|DOUT[41]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|PC_Soma_Constante|Add0~29_sumout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIFID1|DOUT\(41));

\fluxo_dados|regIDEX1|DOUT[115]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regIFID1|DOUT\(41),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(115));

\fluxo_dados|Add0~33\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|Add0~33_sumout\ = SUM(( \fluxo_dados|regIDEX1|DOUT\(41) ) + ( \fluxo_dados|regIDEX1|DOUT\(116) ) + ( \fluxo_dados|Add0~30\ ))
-- \fluxo_dados|Add0~34\ = CARRY(( \fluxo_dados|regIDEX1|DOUT\(41) ) + ( \fluxo_dados|regIDEX1|DOUT\(116) ) + ( \fluxo_dados|Add0~30\ ))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000000000111111110000000000000000000000000000000011111111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	datad => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(41),
	dataf => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(116),
	cin => \fluxo_dados|Add0~30\,
	sumout => \fluxo_dados|Add0~33_sumout\,
	cout => \fluxo_dados|Add0~34\);

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a10\ : cyclonev_ram_block
-- pragma translate_off
GENERIC MAP (
	mem_init0 => "00000000",
	clk0_core_clock_enable => "ena0",
	data_interleave_offset_in_bits => 1,
	data_interleave_width_in_bits => 1,
	init_file => "db/ProcessadorMIPS.ram0_bancoRegistradoresArqRegReg_fdb8a76e.hdl.mif",
	init_file_layout => "port_b",
	logical_ram_name => "Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|altsyncram:registrador_rtl_0|altsyncram_h8q1:auto_generated|ALTSYNCRAM",
	mixed_port_feed_through_mode => "dont_care",
	operation_mode => "dual_port",
	port_a_address_clear => "none",
	port_a_address_width => 5,
	port_a_byte_enable_clock => "none",
	port_a_data_out_clear => "none",
	port_a_data_out_clock => "none",
	port_a_data_width => 1,
	port_a_first_address => 0,
	port_a_first_bit_number => 10,
	port_a_last_address => 31,
	port_a_logical_ram_depth => 32,
	port_a_logical_ram_width => 32,
	port_a_read_during_write_mode => "new_data_no_nbe_read",
	port_b_address_clear => "none",
	port_b_address_clock => "clock1",
	port_b_address_width => 5,
	port_b_data_out_clear => "none",
	port_b_data_out_clock => "none",
	port_b_data_width => 1,
	port_b_first_address => 0,
	port_b_first_bit_number => 10,
	port_b_last_address => 31,
	port_b_logical_ram_depth => 32,
	port_b_logical_ram_width => 32,
	port_b_read_during_write_mode => "new_data_no_nbe_read",
	port_b_read_enable_clock => "clock1",
	ram_block_type => "M20K")
-- pragma translate_on
PORT MAP (
	portawe => \fluxo_dados|regMEMWB1|DOUT\(101),
	portbre => VCC,
	clk0 => \CLOCK_50~input_o\,
	clk1 => \CLOCK_50~input_o\,
	ena0 => \fluxo_dados|regMEMWB1|DOUT\(101),
	portadatain => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a10_PORTADATAIN_bus\,
	portaaddr => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a10_PORTAADDR_bus\,
	portbaddr => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a10_PORTBADDR_bus\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	portbdataout => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a10_PORTBDATAOUT_bus\);

\fluxo_dados|bancoRegs|registrador_rtl_0_bypass[32]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => VCC,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(32));

\fluxo_dados|bancoRegs|registrador_rtl_0_bypass[31]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|mux_ULA_mem|saida_MUX[10]~10_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(31));

\fluxo_dados|bancoRegs|saidaB[10]~10\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|bancoRegs|saidaB[10]~10_combout\ = ( \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(31) & ( (!\fluxo_dados|bancoRegs|Equal0~0_combout\ & (((!\fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(32)) # 
-- (\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a10~portbdataout\)) # (\fluxo_dados|bancoRegs|registrador~43_combout\))) ) ) # ( !\fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(31) & ( (!\fluxo_dados|bancoRegs|registrador~43_combout\ 
-- & (!\fluxo_dados|bancoRegs|Equal0~0_combout\ & (\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a10~portbdataout\ & \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(32)))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000001000110011000100110000000000000010001100110001001100",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|bancoRegs|ALT_INV_registrador~43_combout\,
	datab => \fluxo_dados|bancoRegs|ALT_INV_Equal0~0_combout\,
	datac => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a10~portbdataout\,
	datad => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(32),
	datae => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(31),
	combout => \fluxo_dados|bancoRegs|saidaB[10]~10_combout\);

\fluxo_dados|regIDEX1|DOUT[52]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|bancoRegs|saidaB[10]~10_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(52));

\fluxo_dados|regEXMEM1|DOUT[15]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regIDEX1|DOUT\(52),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regEXMEM1|DOUT\(15));

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a10\ : cyclonev_ram_block
-- pragma translate_off
GENERIC MAP (
	data_interleave_offset_in_bits => 1,
	data_interleave_width_in_bits => 1,
	logical_ram_name => "Fluxo_Dados:fluxo_dados|RAMMIPS:RAM|altsyncram:memRAM_rtl_0|altsyncram_60q1:auto_generated|ALTSYNCRAM",
	mixed_port_feed_through_mode => "old",
	operation_mode => "dual_port",
	port_a_address_clear => "none",
	port_a_address_width => 6,
	port_a_byte_enable_clock => "none",
	port_a_data_out_clear => "none",
	port_a_data_out_clock => "none",
	port_a_data_width => 1,
	port_a_first_address => 0,
	port_a_first_bit_number => 10,
	port_a_last_address => 63,
	port_a_logical_ram_depth => 64,
	port_a_logical_ram_width => 32,
	port_a_read_during_write_mode => "new_data_no_nbe_read",
	port_b_address_clear => "none",
	port_b_address_clock => "clock0",
	port_b_address_width => 6,
	port_b_data_out_clear => "none",
	port_b_data_out_clock => "none",
	port_b_data_width => 1,
	port_b_first_address => 0,
	port_b_first_bit_number => 10,
	port_b_last_address => 63,
	port_b_logical_ram_depth => 64,
	port_b_logical_ram_width => 32,
	port_b_read_during_write_mode => "new_data_no_nbe_read",
	port_b_read_enable_clock => "clock0",
	ram_block_type => "M20K")
-- pragma translate_on
PORT MAP (
	portawe => \UC|Equal14~0_combout\,
	portbre => \UC|Equal5~0_combout\,
	clk0 => \CLOCK_50~input_o\,
	portadatain => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a10_PORTADATAIN_bus\,
	portaaddr => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a10_PORTAADDR_bus\,
	portbaddr => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a10_PORTBADDR_bus\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	portbdataout => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a10_PORTBDATAOUT_bus\);

\fluxo_dados|regMEMWB1|DOUT[47]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a10~portbdataout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regMEMWB1|DOUT\(47));

\fluxo_dados|regEXMEM1|DOUT[79]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regIDEX1|DOUT\(116),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regEXMEM1|DOUT\(79));

\fluxo_dados|regMEMWB1|DOUT[79]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regEXMEM1|DOUT\(79),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regMEMWB1|DOUT\(79));

\fluxo_dados|ULA|ula9|mux_ula|saida_MUX~0\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula9|mux_ula|saida_MUX~0_combout\ = (\fluxo_dados|regIDEX1|DOUT\(83) & (!\fluxo_dados|UC_ULA|ula_ctrl[3]~3_combout\ $ (!\fluxo_dados|mux_rt_imediato|saida_MUX[9]~9_combout\)))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0001001000010010000100100001001000010010000100100001001000010010",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl[3]~3_combout\,
	datab => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(83),
	datac => \fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[9]~9_combout\,
	combout => \fluxo_dados|ULA|ula9|mux_ula|saida_MUX~0_combout\);

\fluxo_dados|mux_rt_imediato|saida_MUX[10]~10\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|mux_rt_imediato|saida_MUX[10]~10_combout\ = (!\fluxo_dados|regIDEX1|DOUT\(140) & ((\fluxo_dados|regIDEX1|DOUT\(52)))) # (\fluxo_dados|regIDEX1|DOUT\(140) & (\fluxo_dados|regIDEX1|DOUT\(41)))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0001101100011011000110110001101100011011000110110001101100011011",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(140),
	datab => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(41),
	datac => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(52),
	combout => \fluxo_dados|mux_rt_imediato|saida_MUX[10]~10_combout\);

\fluxo_dados|ULA|ula10|mux_inverteB|saida_MUX~0\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula10|mux_inverteB|saida_MUX~0_combout\ = !\fluxo_dados|UC_ULA|ula_ctrl[3]~3_combout\ $ (!\fluxo_dados|mux_rt_imediato|saida_MUX[10]~10_combout\)

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0110011001100110011001100110011001100110011001100110011001100110",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl[3]~3_combout\,
	datab => \fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[10]~10_combout\,
	combout => \fluxo_dados|ULA|ula10|mux_inverteB|saida_MUX~0_combout\);

\fluxo_dados|ULA|ula10|mux_ula|saida_MUX~1\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula10|mux_ula|saida_MUX~1_combout\ = ( \fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\ & ( (\fluxo_dados|ULA|ula10|mux_inverteB|saida_MUX~0_combout\ & ((!\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & 
-- (\fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\)) # (\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & ((\fluxo_dados|regIDEX1|DOUT\(84)))))) ) ) # ( !\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\ & ( (!\fluxo_dados|regIDEX1|DOUT\(84) & 
-- (!\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & (!\fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\ $ (\fluxo_dados|ULA|ula10|mux_inverteB|saida_MUX~0_combout\)))) # (\fluxo_dados|regIDEX1|DOUT\(84) & 
-- (((\fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\ & !\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\)) # (\fluxo_dados|ULA|ula10|mux_inverteB|saida_MUX~0_combout\))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "1001011100000011000001010000001110010111000000110000010100000011",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|ULA|ula0|mux_ula|ALT_INV_Equal0~0_combout\,
	datab => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(84),
	datac => \fluxo_dados|ULA|ula10|mux_inverteB|ALT_INV_saida_MUX~0_combout\,
	datad => \fluxo_dados|ULA|ula30|mux_ula|ALT_INV_saida_MUX~0_combout\,
	datae => \fluxo_dados|ULA|ula30|mux_ula|ALT_INV_saida_MUX~1_combout\,
	combout => \fluxo_dados|ULA|ula10|mux_ula|saida_MUX~1_combout\);

\fluxo_dados|ULA|ula10|mux_ula|saida_MUX~0\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula10|mux_ula|saida_MUX~0_combout\ = ( \fluxo_dados|ULA|ula9|mux_ula|saida_MUX~0_combout\ & ( \fluxo_dados|ULA|ula10|mux_ula|saida_MUX~1_combout\ & ( ((!\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\) # 
-- (\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\)) # (\fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\) ) ) ) # ( !\fluxo_dados|ULA|ula9|mux_ula|saida_MUX~0_combout\ & ( \fluxo_dados|ULA|ula10|mux_ula|saida_MUX~1_combout\ & ( 
-- (((!\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\ & \fluxo_dados|ULA|ula9|soma_sub|saida_xor2~combout\)) # (\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\)) # (\fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\) ) ) ) # ( 
-- !\fluxo_dados|ULA|ula9|mux_ula|saida_MUX~0_combout\ & ( !\fluxo_dados|ULA|ula10|mux_ula|saida_MUX~1_combout\ & ( (!\fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\ & (!\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & 
-- (!\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\ & !\fluxo_dados|ULA|ula9|soma_sub|saida_xor2~combout\))) ) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "1000000000000000000000000000000001110111111101111111011111110111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|ULA|ula0|mux_ula|ALT_INV_Equal0~0_combout\,
	datab => \fluxo_dados|ULA|ula30|mux_ula|ALT_INV_saida_MUX~0_combout\,
	datac => \fluxo_dados|ULA|ula30|mux_ula|ALT_INV_saida_MUX~1_combout\,
	datad => \fluxo_dados|ULA|ula9|soma_sub|ALT_INV_saida_xor2~combout\,
	datae => \fluxo_dados|ULA|ula9|mux_ula|ALT_INV_saida_MUX~0_combout\,
	dataf => \fluxo_dados|ULA|ula10|mux_ula|ALT_INV_saida_MUX~1_combout\,
	combout => \fluxo_dados|ULA|ula10|mux_ula|saida_MUX~0_combout\);

\fluxo_dados|ULA|resultado_final[10]~10\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|resultado_final[10]~10_combout\ = (!\fluxo_dados|UC_ULA|ula_ctrl[2]~0_combout\ & \fluxo_dados|ULA|ula10|mux_ula|saida_MUX~0_combout\)

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0010001000100010001000100010001000100010001000100010001000100010",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl[2]~0_combout\,
	datab => \fluxo_dados|ULA|ula10|mux_ula|ALT_INV_saida_MUX~0_combout\,
	combout => \fluxo_dados|ULA|resultado_final[10]~10_combout\);

\fluxo_dados|regEXMEM1|DOUT[47]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|ULA|resultado_final[10]~10_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regEXMEM1|DOUT\(47));

\fluxo_dados|regMEMWB1|DOUT[15]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regEXMEM1|DOUT\(47),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regMEMWB1|DOUT\(15));

\fluxo_dados|mux_ULA_mem|saida_MUX[10]~10\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|mux_ULA_mem|saida_MUX[10]~10_combout\ = ( \fluxo_dados|regMEMWB1|DOUT\(15) & ( (!\fluxo_dados|regMEMWB1|DOUT\(103) & ((!\fluxo_dados|regMEMWB1|DOUT\(102)) # ((\fluxo_dados|regMEMWB1|DOUT\(47))))) # (\fluxo_dados|regMEMWB1|DOUT\(103) & 
-- (((\fluxo_dados|regMEMWB1|DOUT\(79))))) ) ) # ( !\fluxo_dados|regMEMWB1|DOUT\(15) & ( (!\fluxo_dados|regMEMWB1|DOUT\(103) & (\fluxo_dados|regMEMWB1|DOUT\(102) & (\fluxo_dados|regMEMWB1|DOUT\(47)))) # (\fluxo_dados|regMEMWB1|DOUT\(103) & 
-- (((\fluxo_dados|regMEMWB1|DOUT\(79))))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000001001010111100010101101111100000010010101111000101011011111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(103),
	datab => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(102),
	datac => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(47),
	datad => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(79),
	datae => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(15),
	combout => \fluxo_dados|mux_ULA_mem|saida_MUX[10]~10_combout\);

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a10\ : cyclonev_ram_block
-- pragma translate_off
GENERIC MAP (
	mem_init0 => "00000000",
	clk0_core_clock_enable => "ena0",
	data_interleave_offset_in_bits => 1,
	data_interleave_width_in_bits => 1,
	init_file => "db/ProcessadorMIPS.ram0_bancoRegistradoresArqRegReg_fdb8a76e.hdl.mif",
	init_file_layout => "port_b",
	logical_ram_name => "Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|altsyncram:registrador_rtl_1|altsyncram_h8q1:auto_generated|ALTSYNCRAM",
	mixed_port_feed_through_mode => "dont_care",
	operation_mode => "dual_port",
	port_a_address_clear => "none",
	port_a_address_width => 5,
	port_a_byte_enable_clock => "none",
	port_a_data_out_clear => "none",
	port_a_data_out_clock => "none",
	port_a_data_width => 1,
	port_a_first_address => 0,
	port_a_first_bit_number => 10,
	port_a_last_address => 31,
	port_a_logical_ram_depth => 32,
	port_a_logical_ram_width => 32,
	port_a_read_during_write_mode => "new_data_no_nbe_read",
	port_b_address_clear => "none",
	port_b_address_clock => "clock1",
	port_b_address_width => 5,
	port_b_data_out_clear => "none",
	port_b_data_out_clock => "none",
	port_b_data_width => 1,
	port_b_first_address => 0,
	port_b_first_bit_number => 10,
	port_b_last_address => 31,
	port_b_logical_ram_depth => 32,
	port_b_logical_ram_width => 32,
	port_b_read_during_write_mode => "new_data_no_nbe_read",
	port_b_read_enable_clock => "clock1",
	ram_block_type => "M20K")
-- pragma translate_on
PORT MAP (
	portawe => \fluxo_dados|regMEMWB1|DOUT\(101),
	portbre => VCC,
	clk0 => \CLOCK_50~input_o\,
	clk1 => \CLOCK_50~input_o\,
	ena0 => \fluxo_dados|regMEMWB1|DOUT\(101),
	portadatain => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a10_PORTADATAIN_bus\,
	portaaddr => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a10_PORTAADDR_bus\,
	portbaddr => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a10_PORTBADDR_bus\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	portbdataout => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a10_PORTBDATAOUT_bus\);

\fluxo_dados|bancoRegs|registrador_rtl_1_bypass[32]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => VCC,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(32));

\fluxo_dados|bancoRegs|registrador_rtl_1_bypass[31]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|mux_ULA_mem|saida_MUX[10]~10_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(31));

\fluxo_dados|bancoRegs|saidaA[10]~10\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|bancoRegs|saidaA[10]~10_combout\ = ( \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(31) & ( (!\fluxo_dados|bancoRegs|Equal1~0_combout\ & (((!\fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(32)) # 
-- (\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a10~portbdataout\)) # (\fluxo_dados|bancoRegs|registrador~40_combout\))) ) ) # ( !\fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(31) & ( (!\fluxo_dados|bancoRegs|registrador~40_combout\ 
-- & (!\fluxo_dados|bancoRegs|Equal1~0_combout\ & (\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a10~portbdataout\ & \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(32)))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000001000110011000100110000000000000010001100110001001100",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|bancoRegs|ALT_INV_registrador~40_combout\,
	datab => \fluxo_dados|bancoRegs|ALT_INV_Equal1~0_combout\,
	datac => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a10~portbdataout\,
	datad => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(32),
	datae => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(31),
	combout => \fluxo_dados|bancoRegs|saidaA[10]~10_combout\);

\fluxo_dados|regIDEX1|DOUT[84]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|bancoRegs|saidaA[10]~10_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(84));

\fluxo_dados|mux_PC|saida_MUX[10]~12\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|mux_PC|saida_MUX[10]~12_combout\ = ( \fluxo_dados|PC_entity|DOUT[5]~0_combout\ & ( \fluxo_dados|mux_PC|saida_MUX[22]~3_combout\ & ( \fluxo_dados|regIFID1|DOUT\(15) ) ) ) # ( !\fluxo_dados|PC_entity|DOUT[5]~0_combout\ & ( 
-- \fluxo_dados|mux_PC|saida_MUX[22]~3_combout\ & ( \fluxo_dados|regIDEX1|DOUT\(84) ) ) ) # ( \fluxo_dados|PC_entity|DOUT[5]~0_combout\ & ( !\fluxo_dados|mux_PC|saida_MUX[22]~3_combout\ & ( \fluxo_dados|PC_Soma_Constante|Add0~33_sumout\ ) ) ) # ( 
-- !\fluxo_dados|PC_entity|DOUT[5]~0_combout\ & ( !\fluxo_dados|mux_PC|saida_MUX[22]~3_combout\ & ( \fluxo_dados|Add0~33_sumout\ ) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0011001100110011010101010101010100000000111111110000111100001111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~33_sumout\,
	datab => \fluxo_dados|ALT_INV_Add0~33_sumout\,
	datac => \fluxo_dados|regIFID1|ALT_INV_DOUT\(15),
	datad => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(84),
	datae => \fluxo_dados|PC_entity|ALT_INV_DOUT[5]~0_combout\,
	dataf => \fluxo_dados|mux_PC|ALT_INV_saida_MUX[22]~3_combout\,
	combout => \fluxo_dados|mux_PC|saida_MUX[10]~12_combout\);

\fluxo_dados|PC_entity|DOUT[10]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|mux_PC|saida_MUX[10]~12_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|PC_entity|DOUT\(10));

\fluxo_dados|PC_Soma_Constante|Add0~33\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|PC_Soma_Constante|Add0~33_sumout\ = SUM(( \fluxo_dados|PC_entity|DOUT\(10) ) + ( GND ) + ( \fluxo_dados|PC_Soma_Constante|Add0~30\ ))
-- \fluxo_dados|PC_Soma_Constante|Add0~34\ = CARRY(( \fluxo_dados|PC_entity|DOUT\(10) ) + ( GND ) + ( \fluxo_dados|PC_Soma_Constante|Add0~30\ ))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000000000111111111111111100000000000000000000000011111111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	datad => \fluxo_dados|PC_entity|ALT_INV_DOUT\(10),
	cin => \fluxo_dados|PC_Soma_Constante|Add0~30\,
	sumout => \fluxo_dados|PC_Soma_Constante|Add0~33_sumout\,
	cout => \fluxo_dados|PC_Soma_Constante|Add0~34\);

\fluxo_dados|regIFID1|DOUT[42]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|PC_Soma_Constante|Add0~33_sumout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIFID1|DOUT\(42));

\fluxo_dados|regIDEX1|DOUT[116]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regIFID1|DOUT\(42),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(116));

\fluxo_dados|Add0~37\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|Add0~37_sumout\ = SUM(( \fluxo_dados|regIDEX1|DOUT\(41) ) + ( \fluxo_dados|regIDEX1|DOUT\(117) ) + ( \fluxo_dados|Add0~34\ ))
-- \fluxo_dados|Add0~38\ = CARRY(( \fluxo_dados|regIDEX1|DOUT\(41) ) + ( \fluxo_dados|regIDEX1|DOUT\(117) ) + ( \fluxo_dados|Add0~34\ ))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000000000111111110000000000000000000000000000000011111111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	datad => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(41),
	dataf => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(117),
	cin => \fluxo_dados|Add0~34\,
	sumout => \fluxo_dados|Add0~37_sumout\,
	cout => \fluxo_dados|Add0~38\);

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a11\ : cyclonev_ram_block
-- pragma translate_off
GENERIC MAP (
	mem_init0 => "00000000",
	clk0_core_clock_enable => "ena0",
	data_interleave_offset_in_bits => 1,
	data_interleave_width_in_bits => 1,
	init_file => "db/ProcessadorMIPS.ram0_bancoRegistradoresArqRegReg_fdb8a76e.hdl.mif",
	init_file_layout => "port_b",
	logical_ram_name => "Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|altsyncram:registrador_rtl_0|altsyncram_h8q1:auto_generated|ALTSYNCRAM",
	mixed_port_feed_through_mode => "dont_care",
	operation_mode => "dual_port",
	port_a_address_clear => "none",
	port_a_address_width => 5,
	port_a_byte_enable_clock => "none",
	port_a_data_out_clear => "none",
	port_a_data_out_clock => "none",
	port_a_data_width => 1,
	port_a_first_address => 0,
	port_a_first_bit_number => 11,
	port_a_last_address => 31,
	port_a_logical_ram_depth => 32,
	port_a_logical_ram_width => 32,
	port_a_read_during_write_mode => "new_data_no_nbe_read",
	port_b_address_clear => "none",
	port_b_address_clock => "clock1",
	port_b_address_width => 5,
	port_b_data_out_clear => "none",
	port_b_data_out_clock => "none",
	port_b_data_width => 1,
	port_b_first_address => 0,
	port_b_first_bit_number => 11,
	port_b_last_address => 31,
	port_b_logical_ram_depth => 32,
	port_b_logical_ram_width => 32,
	port_b_read_during_write_mode => "new_data_no_nbe_read",
	port_b_read_enable_clock => "clock1",
	ram_block_type => "M20K")
-- pragma translate_on
PORT MAP (
	portawe => \fluxo_dados|regMEMWB1|DOUT\(101),
	portbre => VCC,
	clk0 => \CLOCK_50~input_o\,
	clk1 => \CLOCK_50~input_o\,
	ena0 => \fluxo_dados|regMEMWB1|DOUT\(101),
	portadatain => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a11_PORTADATAIN_bus\,
	portaaddr => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a11_PORTAADDR_bus\,
	portbaddr => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a11_PORTBADDR_bus\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	portbdataout => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a11_PORTBDATAOUT_bus\);

\fluxo_dados|bancoRegs|registrador_rtl_0_bypass[34]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => VCC,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(34));

\fluxo_dados|bancoRegs|registrador_rtl_0_bypass[33]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|mux_ULA_mem|saida_MUX[11]~11_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(33));

\fluxo_dados|bancoRegs|saidaB[11]~11\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|bancoRegs|saidaB[11]~11_combout\ = ( \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(33) & ( (!\fluxo_dados|bancoRegs|Equal0~0_combout\ & (((!\fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(34)) # 
-- (\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a11~portbdataout\)) # (\fluxo_dados|bancoRegs|registrador~43_combout\))) ) ) # ( !\fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(33) & ( (!\fluxo_dados|bancoRegs|registrador~43_combout\ 
-- & (!\fluxo_dados|bancoRegs|Equal0~0_combout\ & (\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a11~portbdataout\ & \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(34)))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000001000110011000100110000000000000010001100110001001100",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|bancoRegs|ALT_INV_registrador~43_combout\,
	datab => \fluxo_dados|bancoRegs|ALT_INV_Equal0~0_combout\,
	datac => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a11~portbdataout\,
	datad => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(34),
	datae => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(33),
	combout => \fluxo_dados|bancoRegs|saidaB[11]~11_combout\);

\fluxo_dados|regIDEX1|DOUT[53]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|bancoRegs|saidaB[11]~11_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(53));

\fluxo_dados|regEXMEM1|DOUT[16]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regIDEX1|DOUT\(53),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regEXMEM1|DOUT\(16));

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a11\ : cyclonev_ram_block
-- pragma translate_off
GENERIC MAP (
	data_interleave_offset_in_bits => 1,
	data_interleave_width_in_bits => 1,
	logical_ram_name => "Fluxo_Dados:fluxo_dados|RAMMIPS:RAM|altsyncram:memRAM_rtl_0|altsyncram_60q1:auto_generated|ALTSYNCRAM",
	mixed_port_feed_through_mode => "old",
	operation_mode => "dual_port",
	port_a_address_clear => "none",
	port_a_address_width => 6,
	port_a_byte_enable_clock => "none",
	port_a_data_out_clear => "none",
	port_a_data_out_clock => "none",
	port_a_data_width => 1,
	port_a_first_address => 0,
	port_a_first_bit_number => 11,
	port_a_last_address => 63,
	port_a_logical_ram_depth => 64,
	port_a_logical_ram_width => 32,
	port_a_read_during_write_mode => "new_data_no_nbe_read",
	port_b_address_clear => "none",
	port_b_address_clock => "clock0",
	port_b_address_width => 6,
	port_b_data_out_clear => "none",
	port_b_data_out_clock => "none",
	port_b_data_width => 1,
	port_b_first_address => 0,
	port_b_first_bit_number => 11,
	port_b_last_address => 63,
	port_b_logical_ram_depth => 64,
	port_b_logical_ram_width => 32,
	port_b_read_during_write_mode => "new_data_no_nbe_read",
	port_b_read_enable_clock => "clock0",
	ram_block_type => "M20K")
-- pragma translate_on
PORT MAP (
	portawe => \UC|Equal14~0_combout\,
	portbre => \UC|Equal5~0_combout\,
	clk0 => \CLOCK_50~input_o\,
	portadatain => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a11_PORTADATAIN_bus\,
	portaaddr => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a11_PORTAADDR_bus\,
	portbaddr => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a11_PORTBADDR_bus\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	portbdataout => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a11_PORTBDATAOUT_bus\);

\fluxo_dados|regMEMWB1|DOUT[48]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a11~portbdataout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regMEMWB1|DOUT\(48));

\fluxo_dados|regEXMEM1|DOUT[80]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regIDEX1|DOUT\(117),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regEXMEM1|DOUT\(80));

\fluxo_dados|regMEMWB1|DOUT[80]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regEXMEM1|DOUT\(80),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regMEMWB1|DOUT\(80));

\fluxo_dados|mux_rt_imediato|saida_MUX[11]~11\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|mux_rt_imediato|saida_MUX[11]~11_combout\ = (!\fluxo_dados|regIDEX1|DOUT\(140) & ((\fluxo_dados|regIDEX1|DOUT\(53)))) # (\fluxo_dados|regIDEX1|DOUT\(140) & (\fluxo_dados|regIDEX1|DOUT\(41)))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0001101100011011000110110001101100011011000110110001101100011011",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(140),
	datab => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(41),
	datac => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(53),
	combout => \fluxo_dados|mux_rt_imediato|saida_MUX[11]~11_combout\);

\fluxo_dados|ULA|ula11|mux_inverteB|saida_MUX~0\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula11|mux_inverteB|saida_MUX~0_combout\ = !\fluxo_dados|UC_ULA|ula_ctrl[3]~3_combout\ $ (!\fluxo_dados|mux_rt_imediato|saida_MUX[11]~11_combout\)

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0110011001100110011001100110011001100110011001100110011001100110",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl[3]~3_combout\,
	datab => \fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[11]~11_combout\,
	combout => \fluxo_dados|ULA|ula11|mux_inverteB|saida_MUX~0_combout\);

\fluxo_dados|ULA|ula11|mux_ula|saida_MUX~1\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula11|mux_ula|saida_MUX~1_combout\ = ( \fluxo_dados|regIDEX1|DOUT\(84) & ( \fluxo_dados|ULA|ula10|mux_inverteB|saida_MUX~0_combout\ & ( (!\fluxo_dados|regIDEX1|DOUT\(85) & (!\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & 
-- (!\fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\ $ (\fluxo_dados|ULA|ula11|mux_inverteB|saida_MUX~0_combout\)))) # (\fluxo_dados|regIDEX1|DOUT\(85) & (((\fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\ & 
-- !\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\)) # (\fluxo_dados|ULA|ula11|mux_inverteB|saida_MUX~0_combout\))) ) ) ) # ( !\fluxo_dados|regIDEX1|DOUT\(84) & ( \fluxo_dados|ULA|ula10|mux_inverteB|saida_MUX~0_combout\ & ( 
-- (!\fluxo_dados|regIDEX1|DOUT\(85) & (!\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & (!\fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\ $ (\fluxo_dados|ULA|ula11|mux_inverteB|saida_MUX~0_combout\)))) # (\fluxo_dados|regIDEX1|DOUT\(85) & 
-- (((\fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\ & !\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\)) # (\fluxo_dados|ULA|ula11|mux_inverteB|saida_MUX~0_combout\))) ) ) ) # ( \fluxo_dados|regIDEX1|DOUT\(84) & ( 
-- !\fluxo_dados|ULA|ula10|mux_inverteB|saida_MUX~0_combout\ & ( (!\fluxo_dados|regIDEX1|DOUT\(85) & (!\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & (!\fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\ $ 
-- (\fluxo_dados|ULA|ula11|mux_inverteB|saida_MUX~0_combout\)))) # (\fluxo_dados|regIDEX1|DOUT\(85) & (((\fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\ & !\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\)) # 
-- (\fluxo_dados|ULA|ula11|mux_inverteB|saida_MUX~0_combout\))) ) ) ) # ( !\fluxo_dados|regIDEX1|DOUT\(84) & ( !\fluxo_dados|ULA|ula10|mux_inverteB|saida_MUX~0_combout\ & ( (!\fluxo_dados|regIDEX1|DOUT\(85) & 
-- (((\fluxo_dados|ULA|ula11|mux_inverteB|saida_MUX~0_combout\ & !\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\)))) # (\fluxo_dados|regIDEX1|DOUT\(85) & ((!\fluxo_dados|ULA|ula11|mux_inverteB|saida_MUX~0_combout\ & 
-- ((!\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\))) # (\fluxo_dados|ULA|ula11|mux_inverteB|saida_MUX~0_combout\ & ((\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\) # (\fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\))))) ) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0011110100000011100101110000001110010111000000111001011100000011",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|ULA|ula0|mux_ula|ALT_INV_Equal0~0_combout\,
	datab => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(85),
	datac => \fluxo_dados|ULA|ula11|mux_inverteB|ALT_INV_saida_MUX~0_combout\,
	datad => \fluxo_dados|ULA|ula30|mux_ula|ALT_INV_saida_MUX~0_combout\,
	datae => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(84),
	dataf => \fluxo_dados|ULA|ula10|mux_inverteB|ALT_INV_saida_MUX~0_combout\,
	combout => \fluxo_dados|ULA|ula11|mux_ula|saida_MUX~1_combout\);

\fluxo_dados|ULA|ula11|mux_ula|saida_MUX~2\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula11|mux_ula|saida_MUX~2_combout\ = ( \fluxo_dados|ULA|ula10|mux_inverteB|saida_MUX~0_combout\ & ( (!\fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\ & (((!\fluxo_dados|ULA|ula9|mux_ula|saida_MUX~0_combout\ & 
-- !\fluxo_dados|regIDEX1|DOUT\(84))) # (\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\))) ) ) # ( !\fluxo_dados|ULA|ula10|mux_inverteB|saida_MUX~0_combout\ & ( (!\fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\ & 
-- (((!\fluxo_dados|ULA|ula9|mux_ula|saida_MUX~0_combout\ & \fluxo_dados|regIDEX1|DOUT\(84))) # (\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0010001010100010101000100010001000100010101000101010001000100010",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|ULA|ula0|mux_ula|ALT_INV_Equal0~0_combout\,
	datab => \fluxo_dados|ULA|ula30|mux_ula|ALT_INV_saida_MUX~1_combout\,
	datac => \fluxo_dados|ULA|ula9|mux_ula|ALT_INV_saida_MUX~0_combout\,
	datad => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(84),
	datae => \fluxo_dados|ULA|ula10|mux_inverteB|ALT_INV_saida_MUX~0_combout\,
	combout => \fluxo_dados|ULA|ula11|mux_ula|saida_MUX~2_combout\);

\fluxo_dados|ULA|ula11|mux_ula|saida_MUX~0\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula11|mux_ula|saida_MUX~0_combout\ = ( \fluxo_dados|ULA|ula11|mux_ula|saida_MUX~1_combout\ & ( \fluxo_dados|ULA|ula11|mux_ula|saida_MUX~2_combout\ & ( (!\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & 
-- (((!\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\ & \fluxo_dados|ULA|ula9|soma_sub|saida_xor2~combout\)))) # (\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & (\fluxo_dados|ULA|ula11|mux_inverteB|saida_MUX~0_combout\)) ) ) ) # ( 
-- !\fluxo_dados|ULA|ula11|mux_ula|saida_MUX~1_combout\ & ( \fluxo_dados|ULA|ula11|mux_ula|saida_MUX~2_combout\ & ( (!\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & (!\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\ & 
-- !\fluxo_dados|ULA|ula9|soma_sub|saida_xor2~combout\)) ) ) ) # ( \fluxo_dados|ULA|ula11|mux_ula|saida_MUX~1_combout\ & ( !\fluxo_dados|ULA|ula11|mux_ula|saida_MUX~2_combout\ & ( ((!\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & 
-- !\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\)) # (\fluxo_dados|ULA|ula11|mux_inverteB|saida_MUX~0_combout\) ) ) ) # ( !\fluxo_dados|ULA|ula11|mux_ula|saida_MUX~1_combout\ & ( !\fluxo_dados|ULA|ula11|mux_ula|saida_MUX~2_combout\ & ( 
-- (\fluxo_dados|ULA|ula11|mux_inverteB|saida_MUX~0_combout\ & (!\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & \fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\)) ) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000010000000100110101011101010111000000000000000001000111010001",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|ULA|ula11|mux_inverteB|ALT_INV_saida_MUX~0_combout\,
	datab => \fluxo_dados|ULA|ula30|mux_ula|ALT_INV_saida_MUX~0_combout\,
	datac => \fluxo_dados|ULA|ula30|mux_ula|ALT_INV_saida_MUX~1_combout\,
	datad => \fluxo_dados|ULA|ula9|soma_sub|ALT_INV_saida_xor2~combout\,
	datae => \fluxo_dados|ULA|ula11|mux_ula|ALT_INV_saida_MUX~1_combout\,
	dataf => \fluxo_dados|ULA|ula11|mux_ula|ALT_INV_saida_MUX~2_combout\,
	combout => \fluxo_dados|ULA|ula11|mux_ula|saida_MUX~0_combout\);

\fluxo_dados|ULA|resultado_final[11]~11\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|resultado_final[11]~11_combout\ = (!\fluxo_dados|UC_ULA|ula_ctrl[2]~0_combout\ & \fluxo_dados|ULA|ula11|mux_ula|saida_MUX~0_combout\)

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0010001000100010001000100010001000100010001000100010001000100010",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl[2]~0_combout\,
	datab => \fluxo_dados|ULA|ula11|mux_ula|ALT_INV_saida_MUX~0_combout\,
	combout => \fluxo_dados|ULA|resultado_final[11]~11_combout\);

\fluxo_dados|regEXMEM1|DOUT[48]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|ULA|resultado_final[11]~11_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regEXMEM1|DOUT\(48));

\fluxo_dados|regMEMWB1|DOUT[16]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regEXMEM1|DOUT\(48),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regMEMWB1|DOUT\(16));

\fluxo_dados|mux_ULA_mem|saida_MUX[11]~11\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|mux_ULA_mem|saida_MUX[11]~11_combout\ = ( \fluxo_dados|regMEMWB1|DOUT\(16) & ( (!\fluxo_dados|regMEMWB1|DOUT\(103) & ((!\fluxo_dados|regMEMWB1|DOUT\(102)) # ((\fluxo_dados|regMEMWB1|DOUT\(48))))) # (\fluxo_dados|regMEMWB1|DOUT\(103) & 
-- (((\fluxo_dados|regMEMWB1|DOUT\(80))))) ) ) # ( !\fluxo_dados|regMEMWB1|DOUT\(16) & ( (!\fluxo_dados|regMEMWB1|DOUT\(103) & (\fluxo_dados|regMEMWB1|DOUT\(102) & (\fluxo_dados|regMEMWB1|DOUT\(48)))) # (\fluxo_dados|regMEMWB1|DOUT\(103) & 
-- (((\fluxo_dados|regMEMWB1|DOUT\(80))))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000001001010111100010101101111100000010010101111000101011011111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(103),
	datab => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(102),
	datac => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(48),
	datad => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(80),
	datae => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(16),
	combout => \fluxo_dados|mux_ULA_mem|saida_MUX[11]~11_combout\);

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a11\ : cyclonev_ram_block
-- pragma translate_off
GENERIC MAP (
	mem_init0 => "00000000",
	clk0_core_clock_enable => "ena0",
	data_interleave_offset_in_bits => 1,
	data_interleave_width_in_bits => 1,
	init_file => "db/ProcessadorMIPS.ram0_bancoRegistradoresArqRegReg_fdb8a76e.hdl.mif",
	init_file_layout => "port_b",
	logical_ram_name => "Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|altsyncram:registrador_rtl_1|altsyncram_h8q1:auto_generated|ALTSYNCRAM",
	mixed_port_feed_through_mode => "dont_care",
	operation_mode => "dual_port",
	port_a_address_clear => "none",
	port_a_address_width => 5,
	port_a_byte_enable_clock => "none",
	port_a_data_out_clear => "none",
	port_a_data_out_clock => "none",
	port_a_data_width => 1,
	port_a_first_address => 0,
	port_a_first_bit_number => 11,
	port_a_last_address => 31,
	port_a_logical_ram_depth => 32,
	port_a_logical_ram_width => 32,
	port_a_read_during_write_mode => "new_data_no_nbe_read",
	port_b_address_clear => "none",
	port_b_address_clock => "clock1",
	port_b_address_width => 5,
	port_b_data_out_clear => "none",
	port_b_data_out_clock => "none",
	port_b_data_width => 1,
	port_b_first_address => 0,
	port_b_first_bit_number => 11,
	port_b_last_address => 31,
	port_b_logical_ram_depth => 32,
	port_b_logical_ram_width => 32,
	port_b_read_during_write_mode => "new_data_no_nbe_read",
	port_b_read_enable_clock => "clock1",
	ram_block_type => "M20K")
-- pragma translate_on
PORT MAP (
	portawe => \fluxo_dados|regMEMWB1|DOUT\(101),
	portbre => VCC,
	clk0 => \CLOCK_50~input_o\,
	clk1 => \CLOCK_50~input_o\,
	ena0 => \fluxo_dados|regMEMWB1|DOUT\(101),
	portadatain => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a11_PORTADATAIN_bus\,
	portaaddr => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a11_PORTAADDR_bus\,
	portbaddr => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a11_PORTBADDR_bus\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	portbdataout => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a11_PORTBDATAOUT_bus\);

\fluxo_dados|bancoRegs|registrador_rtl_1_bypass[34]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => VCC,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(34));

\fluxo_dados|bancoRegs|registrador_rtl_1_bypass[33]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|mux_ULA_mem|saida_MUX[11]~11_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(33));

\fluxo_dados|bancoRegs|saidaA[11]~11\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|bancoRegs|saidaA[11]~11_combout\ = ( \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(33) & ( (!\fluxo_dados|bancoRegs|Equal1~0_combout\ & (((!\fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(34)) # 
-- (\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a11~portbdataout\)) # (\fluxo_dados|bancoRegs|registrador~40_combout\))) ) ) # ( !\fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(33) & ( (!\fluxo_dados|bancoRegs|registrador~40_combout\ 
-- & (!\fluxo_dados|bancoRegs|Equal1~0_combout\ & (\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a11~portbdataout\ & \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(34)))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000001000110011000100110000000000000010001100110001001100",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|bancoRegs|ALT_INV_registrador~40_combout\,
	datab => \fluxo_dados|bancoRegs|ALT_INV_Equal1~0_combout\,
	datac => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a11~portbdataout\,
	datad => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(34),
	datae => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(33),
	combout => \fluxo_dados|bancoRegs|saidaA[11]~11_combout\);

\fluxo_dados|regIDEX1|DOUT[85]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|bancoRegs|saidaA[11]~11_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(85));

\fluxo_dados|mux_PC|saida_MUX[11]~13\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|mux_PC|saida_MUX[11]~13_combout\ = ( \fluxo_dados|PC_entity|DOUT[5]~0_combout\ & ( \fluxo_dados|mux_PC|saida_MUX[22]~3_combout\ & ( \fluxo_dados|regIFID1|DOUT\(15) ) ) ) # ( !\fluxo_dados|PC_entity|DOUT[5]~0_combout\ & ( 
-- \fluxo_dados|mux_PC|saida_MUX[22]~3_combout\ & ( \fluxo_dados|regIDEX1|DOUT\(85) ) ) ) # ( \fluxo_dados|PC_entity|DOUT[5]~0_combout\ & ( !\fluxo_dados|mux_PC|saida_MUX[22]~3_combout\ & ( \fluxo_dados|PC_Soma_Constante|Add0~37_sumout\ ) ) ) # ( 
-- !\fluxo_dados|PC_entity|DOUT[5]~0_combout\ & ( !\fluxo_dados|mux_PC|saida_MUX[22]~3_combout\ & ( \fluxo_dados|Add0~37_sumout\ ) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0011001100110011010101010101010100000000111111110000111100001111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~37_sumout\,
	datab => \fluxo_dados|ALT_INV_Add0~37_sumout\,
	datac => \fluxo_dados|regIFID1|ALT_INV_DOUT\(15),
	datad => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(85),
	datae => \fluxo_dados|PC_entity|ALT_INV_DOUT[5]~0_combout\,
	dataf => \fluxo_dados|mux_PC|ALT_INV_saida_MUX[22]~3_combout\,
	combout => \fluxo_dados|mux_PC|saida_MUX[11]~13_combout\);

\fluxo_dados|PC_entity|DOUT[11]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|mux_PC|saida_MUX[11]~13_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|PC_entity|DOUT\(11));

\fluxo_dados|PC_Soma_Constante|Add0~37\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|PC_Soma_Constante|Add0~37_sumout\ = SUM(( \fluxo_dados|PC_entity|DOUT\(11) ) + ( GND ) + ( \fluxo_dados|PC_Soma_Constante|Add0~34\ ))
-- \fluxo_dados|PC_Soma_Constante|Add0~38\ = CARRY(( \fluxo_dados|PC_entity|DOUT\(11) ) + ( GND ) + ( \fluxo_dados|PC_Soma_Constante|Add0~34\ ))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000000000111111111111111100000000000000000000000011111111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	datad => \fluxo_dados|PC_entity|ALT_INV_DOUT\(11),
	cin => \fluxo_dados|PC_Soma_Constante|Add0~34\,
	sumout => \fluxo_dados|PC_Soma_Constante|Add0~37_sumout\,
	cout => \fluxo_dados|PC_Soma_Constante|Add0~38\);

\fluxo_dados|regIFID1|DOUT[43]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|PC_Soma_Constante|Add0~37_sumout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIFID1|DOUT\(43));

\fluxo_dados|regIDEX1|DOUT[117]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regIFID1|DOUT\(43),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(117));

\fluxo_dados|Add0~41\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|Add0~41_sumout\ = SUM(( \fluxo_dados|regIDEX1|DOUT\(41) ) + ( \fluxo_dados|regIDEX1|DOUT\(118) ) + ( \fluxo_dados|Add0~38\ ))
-- \fluxo_dados|Add0~42\ = CARRY(( \fluxo_dados|regIDEX1|DOUT\(41) ) + ( \fluxo_dados|regIDEX1|DOUT\(118) ) + ( \fluxo_dados|Add0~38\ ))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000000000111111110000000000000000000000000000000011111111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	datad => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(41),
	dataf => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(118),
	cin => \fluxo_dados|Add0~38\,
	sumout => \fluxo_dados|Add0~41_sumout\,
	cout => \fluxo_dados|Add0~42\);

\fluxo_dados|mux_PC|saida_MUX[12]~14\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|mux_PC|saida_MUX[12]~14_combout\ = ( \fluxo_dados|PC_entity|DOUT[5]~0_combout\ & ( \fluxo_dados|mux_PC|saida_MUX[22]~3_combout\ & ( \fluxo_dados|regIFID1|DOUT\(15) ) ) ) # ( !\fluxo_dados|PC_entity|DOUT[5]~0_combout\ & ( 
-- \fluxo_dados|mux_PC|saida_MUX[22]~3_combout\ & ( \fluxo_dados|regIDEX1|DOUT\(86) ) ) ) # ( \fluxo_dados|PC_entity|DOUT[5]~0_combout\ & ( !\fluxo_dados|mux_PC|saida_MUX[22]~3_combout\ & ( \fluxo_dados|PC_Soma_Constante|Add0~41_sumout\ ) ) ) # ( 
-- !\fluxo_dados|PC_entity|DOUT[5]~0_combout\ & ( !\fluxo_dados|mux_PC|saida_MUX[22]~3_combout\ & ( \fluxo_dados|Add0~41_sumout\ ) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0011001100110011010101010101010100000000111111110000111100001111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~41_sumout\,
	datab => \fluxo_dados|ALT_INV_Add0~41_sumout\,
	datac => \fluxo_dados|regIFID1|ALT_INV_DOUT\(15),
	datad => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(86),
	datae => \fluxo_dados|PC_entity|ALT_INV_DOUT[5]~0_combout\,
	dataf => \fluxo_dados|mux_PC|ALT_INV_saida_MUX[22]~3_combout\,
	combout => \fluxo_dados|mux_PC|saida_MUX[12]~14_combout\);

\fluxo_dados|PC_entity|DOUT[12]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|mux_PC|saida_MUX[12]~14_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|PC_entity|DOUT\(12));

\fluxo_dados|PC_Soma_Constante|Add0~41\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|PC_Soma_Constante|Add0~41_sumout\ = SUM(( \fluxo_dados|PC_entity|DOUT\(12) ) + ( GND ) + ( \fluxo_dados|PC_Soma_Constante|Add0~38\ ))
-- \fluxo_dados|PC_Soma_Constante|Add0~42\ = CARRY(( \fluxo_dados|PC_entity|DOUT\(12) ) + ( GND ) + ( \fluxo_dados|PC_Soma_Constante|Add0~38\ ))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000000000111111111111111100000000000000000000000011111111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	datad => \fluxo_dados|PC_entity|ALT_INV_DOUT\(12),
	cin => \fluxo_dados|PC_Soma_Constante|Add0~38\,
	sumout => \fluxo_dados|PC_Soma_Constante|Add0~41_sumout\,
	cout => \fluxo_dados|PC_Soma_Constante|Add0~42\);

\fluxo_dados|regIFID1|DOUT[44]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|PC_Soma_Constante|Add0~41_sumout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIFID1|DOUT\(44));

\fluxo_dados|regIDEX1|DOUT[118]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regIFID1|DOUT\(44),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(118));

\fluxo_dados|regEXMEM1|DOUT[81]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regIDEX1|DOUT\(118),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regEXMEM1|DOUT\(81));

\fluxo_dados|regMEMWB1|DOUT[81]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regEXMEM1|DOUT\(81),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regMEMWB1|DOUT\(81));

\fluxo_dados|ULA|resultado_final[12]~12\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|resultado_final[12]~12_combout\ = (!\fluxo_dados|UC_ULA|ula_ctrl[2]~0_combout\ & \fluxo_dados|ULA|ula12|mux_ula|saida_MUX~0_combout\)

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0010001000100010001000100010001000100010001000100010001000100010",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl[2]~0_combout\,
	datab => \fluxo_dados|ULA|ula12|mux_ula|ALT_INV_saida_MUX~0_combout\,
	combout => \fluxo_dados|ULA|resultado_final[12]~12_combout\);

\fluxo_dados|regEXMEM1|DOUT[49]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|ULA|resultado_final[12]~12_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regEXMEM1|DOUT\(49));

\fluxo_dados|regMEMWB1|DOUT[17]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regEXMEM1|DOUT\(49),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regMEMWB1|DOUT\(17));

\fluxo_dados|mux_ULA_mem|saida_MUX[12]~12\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|mux_ULA_mem|saida_MUX[12]~12_combout\ = ( \fluxo_dados|regMEMWB1|DOUT\(17) & ( (!\fluxo_dados|regMEMWB1|DOUT\(103) & ((!\fluxo_dados|regMEMWB1|DOUT\(102)) # ((\fluxo_dados|regMEMWB1|DOUT\(49))))) # (\fluxo_dados|regMEMWB1|DOUT\(103) & 
-- (((\fluxo_dados|regMEMWB1|DOUT\(81))))) ) ) # ( !\fluxo_dados|regMEMWB1|DOUT\(17) & ( (!\fluxo_dados|regMEMWB1|DOUT\(103) & (\fluxo_dados|regMEMWB1|DOUT\(102) & (\fluxo_dados|regMEMWB1|DOUT\(49)))) # (\fluxo_dados|regMEMWB1|DOUT\(103) & 
-- (((\fluxo_dados|regMEMWB1|DOUT\(81))))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000001001010111100010101101111100000010010101111000101011011111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(103),
	datab => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(102),
	datac => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(49),
	datad => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(81),
	datae => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(17),
	combout => \fluxo_dados|mux_ULA_mem|saida_MUX[12]~12_combout\);

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a12\ : cyclonev_ram_block
-- pragma translate_off
GENERIC MAP (
	mem_init0 => "00000000",
	clk0_core_clock_enable => "ena0",
	data_interleave_offset_in_bits => 1,
	data_interleave_width_in_bits => 1,
	init_file => "db/ProcessadorMIPS.ram0_bancoRegistradoresArqRegReg_fdb8a76e.hdl.mif",
	init_file_layout => "port_b",
	logical_ram_name => "Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|altsyncram:registrador_rtl_1|altsyncram_h8q1:auto_generated|ALTSYNCRAM",
	mixed_port_feed_through_mode => "dont_care",
	operation_mode => "dual_port",
	port_a_address_clear => "none",
	port_a_address_width => 5,
	port_a_byte_enable_clock => "none",
	port_a_data_out_clear => "none",
	port_a_data_out_clock => "none",
	port_a_data_width => 1,
	port_a_first_address => 0,
	port_a_first_bit_number => 12,
	port_a_last_address => 31,
	port_a_logical_ram_depth => 32,
	port_a_logical_ram_width => 32,
	port_a_read_during_write_mode => "new_data_no_nbe_read",
	port_b_address_clear => "none",
	port_b_address_clock => "clock1",
	port_b_address_width => 5,
	port_b_data_out_clear => "none",
	port_b_data_out_clock => "none",
	port_b_data_width => 1,
	port_b_first_address => 0,
	port_b_first_bit_number => 12,
	port_b_last_address => 31,
	port_b_logical_ram_depth => 32,
	port_b_logical_ram_width => 32,
	port_b_read_during_write_mode => "new_data_no_nbe_read",
	port_b_read_enable_clock => "clock1",
	ram_block_type => "M20K")
-- pragma translate_on
PORT MAP (
	portawe => \fluxo_dados|regMEMWB1|DOUT\(101),
	portbre => VCC,
	clk0 => \CLOCK_50~input_o\,
	clk1 => \CLOCK_50~input_o\,
	ena0 => \fluxo_dados|regMEMWB1|DOUT\(101),
	portadatain => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a12_PORTADATAIN_bus\,
	portaaddr => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a12_PORTAADDR_bus\,
	portbaddr => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a12_PORTBADDR_bus\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	portbdataout => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a12_PORTBDATAOUT_bus\);

\fluxo_dados|bancoRegs|registrador_rtl_1_bypass[36]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => VCC,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(36));

\fluxo_dados|bancoRegs|registrador_rtl_1_bypass[35]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|mux_ULA_mem|saida_MUX[12]~12_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(35));

\fluxo_dados|bancoRegs|saidaA[12]~12\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|bancoRegs|saidaA[12]~12_combout\ = ( \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(35) & ( (!\fluxo_dados|bancoRegs|Equal1~0_combout\ & (((!\fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(36)) # 
-- (\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a12~portbdataout\)) # (\fluxo_dados|bancoRegs|registrador~40_combout\))) ) ) # ( !\fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(35) & ( (!\fluxo_dados|bancoRegs|registrador~40_combout\ 
-- & (!\fluxo_dados|bancoRegs|Equal1~0_combout\ & (\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a12~portbdataout\ & \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(36)))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000001000110011000100110000000000000010001100110001001100",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|bancoRegs|ALT_INV_registrador~40_combout\,
	datab => \fluxo_dados|bancoRegs|ALT_INV_Equal1~0_combout\,
	datac => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a12~portbdataout\,
	datad => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(36),
	datae => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(35),
	combout => \fluxo_dados|bancoRegs|saidaA[12]~12_combout\);

\fluxo_dados|regIDEX1|DOUT[86]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|bancoRegs|saidaA[12]~12_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(86));

\fluxo_dados|mux_rt_imediato|saida_MUX[12]~12\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|mux_rt_imediato|saida_MUX[12]~12_combout\ = (!\fluxo_dados|regIDEX1|DOUT\(140) & ((\fluxo_dados|regIDEX1|DOUT\(54)))) # (\fluxo_dados|regIDEX1|DOUT\(140) & (\fluxo_dados|regIDEX1|DOUT\(41)))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0001101100011011000110110001101100011011000110110001101100011011",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(140),
	datab => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(41),
	datac => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(54),
	combout => \fluxo_dados|mux_rt_imediato|saida_MUX[12]~12_combout\);

\fluxo_dados|ULA|ula12|mux_inverteB|saida_MUX~0\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula12|mux_inverteB|saida_MUX~0_combout\ = !\fluxo_dados|UC_ULA|ula_ctrl[3]~3_combout\ $ (!\fluxo_dados|mux_rt_imediato|saida_MUX[12]~12_combout\)

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0110011001100110011001100110011001100110011001100110011001100110",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl[3]~3_combout\,
	datab => \fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[12]~12_combout\,
	combout => \fluxo_dados|ULA|ula12|mux_inverteB|saida_MUX~0_combout\);

\fluxo_dados|ULA|ula12|mux_ula|saida_MUX~0\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula12|mux_ula|saida_MUX~0_combout\ = ( \fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & ( \fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\ & ( (\fluxo_dados|regIDEX1|DOUT\(86) & 
-- \fluxo_dados|ULA|ula12|mux_inverteB|saida_MUX~0_combout\) ) ) ) # ( !\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & ( \fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\ & ( (\fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\ & 
-- \fluxo_dados|ULA|ula12|mux_inverteB|saida_MUX~0_combout\) ) ) ) # ( \fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & ( !\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\ & ( (\fluxo_dados|regIDEX1|DOUT\(86) & 
-- \fluxo_dados|ULA|ula12|mux_inverteB|saida_MUX~0_combout\) ) ) ) # ( !\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & ( !\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\ & ( (!\fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\ & 
-- (!\fluxo_dados|ULA|ula11|soma_sub|carry_out~combout\ $ (!\fluxo_dados|regIDEX1|DOUT\(86) $ (!\fluxo_dados|ULA|ula12|mux_inverteB|saida_MUX~0_combout\)))) # (\fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\ & 
-- (((\fluxo_dados|ULA|ula12|mux_inverteB|saida_MUX~0_combout\) # (\fluxo_dados|regIDEX1|DOUT\(86))))) ) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "1000011101111101000000000000111100000000010101010000000000001111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|ULA|ula0|mux_ula|ALT_INV_Equal0~0_combout\,
	datab => \fluxo_dados|ULA|ula11|soma_sub|ALT_INV_carry_out~combout\,
	datac => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(86),
	datad => \fluxo_dados|ULA|ula12|mux_inverteB|ALT_INV_saida_MUX~0_combout\,
	datae => \fluxo_dados|ULA|ula30|mux_ula|ALT_INV_saida_MUX~0_combout\,
	dataf => \fluxo_dados|ULA|ula30|mux_ula|ALT_INV_saida_MUX~1_combout\,
	combout => \fluxo_dados|ULA|ula12|mux_ula|saida_MUX~0_combout\);

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a27\ : cyclonev_ram_block
-- pragma translate_off
GENERIC MAP (
	mem_init0 => "00000000",
	clk0_core_clock_enable => "ena0",
	data_interleave_offset_in_bits => 1,
	data_interleave_width_in_bits => 1,
	init_file => "db/ProcessadorMIPS.ram0_bancoRegistradoresArqRegReg_fdb8a76e.hdl.mif",
	init_file_layout => "port_b",
	logical_ram_name => "Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|altsyncram:registrador_rtl_0|altsyncram_h8q1:auto_generated|ALTSYNCRAM",
	mixed_port_feed_through_mode => "dont_care",
	operation_mode => "dual_port",
	port_a_address_clear => "none",
	port_a_address_width => 5,
	port_a_byte_enable_clock => "none",
	port_a_data_out_clear => "none",
	port_a_data_out_clock => "none",
	port_a_data_width => 1,
	port_a_first_address => 0,
	port_a_first_bit_number => 27,
	port_a_last_address => 31,
	port_a_logical_ram_depth => 32,
	port_a_logical_ram_width => 32,
	port_a_read_during_write_mode => "new_data_no_nbe_read",
	port_b_address_clear => "none",
	port_b_address_clock => "clock1",
	port_b_address_width => 5,
	port_b_data_out_clear => "none",
	port_b_data_out_clock => "none",
	port_b_data_width => 1,
	port_b_first_address => 0,
	port_b_first_bit_number => 27,
	port_b_last_address => 31,
	port_b_logical_ram_depth => 32,
	port_b_logical_ram_width => 32,
	port_b_read_during_write_mode => "new_data_no_nbe_read",
	port_b_read_enable_clock => "clock1",
	ram_block_type => "M20K")
-- pragma translate_on
PORT MAP (
	portawe => \fluxo_dados|regMEMWB1|DOUT\(101),
	portbre => VCC,
	clk0 => \CLOCK_50~input_o\,
	clk1 => \CLOCK_50~input_o\,
	ena0 => \fluxo_dados|regMEMWB1|DOUT\(101),
	portadatain => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a27_PORTADATAIN_bus\,
	portaaddr => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a27_PORTAADDR_bus\,
	portbaddr => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a27_PORTBADDR_bus\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	portbdataout => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a27_PORTBDATAOUT_bus\);

\fluxo_dados|bancoRegs|registrador_rtl_0_bypass[66]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => VCC,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(66));

\fluxo_dados|bancoRegs|registrador_rtl_0_bypass[65]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|mux_ULA_mem|saida_MUX[27]~27_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(65));

\fluxo_dados|bancoRegs|saidaB[27]~27\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|bancoRegs|saidaB[27]~27_combout\ = ( \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(65) & ( (!\fluxo_dados|bancoRegs|Equal0~0_combout\ & (((!\fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(66)) # 
-- (\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a27~portbdataout\)) # (\fluxo_dados|bancoRegs|registrador~43_combout\))) ) ) # ( !\fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(65) & ( (!\fluxo_dados|bancoRegs|registrador~43_combout\ 
-- & (!\fluxo_dados|bancoRegs|Equal0~0_combout\ & (\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a27~portbdataout\ & \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(66)))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000001000110011000100110000000000000010001100110001001100",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|bancoRegs|ALT_INV_registrador~43_combout\,
	datab => \fluxo_dados|bancoRegs|ALT_INV_Equal0~0_combout\,
	datac => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a27~portbdataout\,
	datad => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(66),
	datae => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(65),
	combout => \fluxo_dados|bancoRegs|saidaB[27]~27_combout\);

\fluxo_dados|regIDEX1|DOUT[69]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|bancoRegs|saidaB[27]~27_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(69));

\fluxo_dados|regEXMEM1|DOUT[32]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regIDEX1|DOUT\(69),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regEXMEM1|DOUT\(32));

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a27\ : cyclonev_ram_block
-- pragma translate_off
GENERIC MAP (
	data_interleave_offset_in_bits => 1,
	data_interleave_width_in_bits => 1,
	logical_ram_name => "Fluxo_Dados:fluxo_dados|RAMMIPS:RAM|altsyncram:memRAM_rtl_0|altsyncram_60q1:auto_generated|ALTSYNCRAM",
	mixed_port_feed_through_mode => "old",
	operation_mode => "dual_port",
	port_a_address_clear => "none",
	port_a_address_width => 6,
	port_a_byte_enable_clock => "none",
	port_a_data_out_clear => "none",
	port_a_data_out_clock => "none",
	port_a_data_width => 1,
	port_a_first_address => 0,
	port_a_first_bit_number => 27,
	port_a_last_address => 63,
	port_a_logical_ram_depth => 64,
	port_a_logical_ram_width => 32,
	port_a_read_during_write_mode => "new_data_no_nbe_read",
	port_b_address_clear => "none",
	port_b_address_clock => "clock0",
	port_b_address_width => 6,
	port_b_data_out_clear => "none",
	port_b_data_out_clock => "none",
	port_b_data_width => 1,
	port_b_first_address => 0,
	port_b_first_bit_number => 27,
	port_b_last_address => 63,
	port_b_logical_ram_depth => 64,
	port_b_logical_ram_width => 32,
	port_b_read_during_write_mode => "new_data_no_nbe_read",
	port_b_read_enable_clock => "clock0",
	ram_block_type => "M20K")
-- pragma translate_on
PORT MAP (
	portawe => \UC|Equal14~0_combout\,
	portbre => \UC|Equal5~0_combout\,
	clk0 => \CLOCK_50~input_o\,
	portadatain => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a27_PORTADATAIN_bus\,
	portaaddr => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a27_PORTAADDR_bus\,
	portbaddr => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a27_PORTBADDR_bus\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	portbdataout => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a27_PORTBDATAOUT_bus\);

\fluxo_dados|regMEMWB1|DOUT[64]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a27~portbdataout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regMEMWB1|DOUT\(64));

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a22\ : cyclonev_ram_block
-- pragma translate_off
GENERIC MAP (
	mem_init0 => "00000000",
	clk0_core_clock_enable => "ena0",
	data_interleave_offset_in_bits => 1,
	data_interleave_width_in_bits => 1,
	init_file => "db/ProcessadorMIPS.ram0_bancoRegistradoresArqRegReg_fdb8a76e.hdl.mif",
	init_file_layout => "port_b",
	logical_ram_name => "Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|altsyncram:registrador_rtl_0|altsyncram_h8q1:auto_generated|ALTSYNCRAM",
	mixed_port_feed_through_mode => "dont_care",
	operation_mode => "dual_port",
	port_a_address_clear => "none",
	port_a_address_width => 5,
	port_a_byte_enable_clock => "none",
	port_a_data_out_clear => "none",
	port_a_data_out_clock => "none",
	port_a_data_width => 1,
	port_a_first_address => 0,
	port_a_first_bit_number => 22,
	port_a_last_address => 31,
	port_a_logical_ram_depth => 32,
	port_a_logical_ram_width => 32,
	port_a_read_during_write_mode => "new_data_no_nbe_read",
	port_b_address_clear => "none",
	port_b_address_clock => "clock1",
	port_b_address_width => 5,
	port_b_data_out_clear => "none",
	port_b_data_out_clock => "none",
	port_b_data_width => 1,
	port_b_first_address => 0,
	port_b_first_bit_number => 22,
	port_b_last_address => 31,
	port_b_logical_ram_depth => 32,
	port_b_logical_ram_width => 32,
	port_b_read_during_write_mode => "new_data_no_nbe_read",
	port_b_read_enable_clock => "clock1",
	ram_block_type => "M20K")
-- pragma translate_on
PORT MAP (
	portawe => \fluxo_dados|regMEMWB1|DOUT\(101),
	portbre => VCC,
	clk0 => \CLOCK_50~input_o\,
	clk1 => \CLOCK_50~input_o\,
	ena0 => \fluxo_dados|regMEMWB1|DOUT\(101),
	portadatain => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a22_PORTADATAIN_bus\,
	portaaddr => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a22_PORTAADDR_bus\,
	portbaddr => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a22_PORTBADDR_bus\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	portbdataout => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a22_PORTBDATAOUT_bus\);

\fluxo_dados|bancoRegs|registrador_rtl_0_bypass[56]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => VCC,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(56));

\fluxo_dados|bancoRegs|registrador_rtl_0_bypass[55]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|mux_ULA_mem|saida_MUX[22]~22_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(55));

\fluxo_dados|bancoRegs|saidaB[22]~22\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|bancoRegs|saidaB[22]~22_combout\ = ( \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(55) & ( (!\fluxo_dados|bancoRegs|Equal0~0_combout\ & (((!\fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(56)) # 
-- (\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a22~portbdataout\)) # (\fluxo_dados|bancoRegs|registrador~43_combout\))) ) ) # ( !\fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(55) & ( (!\fluxo_dados|bancoRegs|registrador~43_combout\ 
-- & (!\fluxo_dados|bancoRegs|Equal0~0_combout\ & (\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a22~portbdataout\ & \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(56)))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000001000110011000100110000000000000010001100110001001100",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|bancoRegs|ALT_INV_registrador~43_combout\,
	datab => \fluxo_dados|bancoRegs|ALT_INV_Equal0~0_combout\,
	datac => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a22~portbdataout\,
	datad => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(56),
	datae => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(55),
	combout => \fluxo_dados|bancoRegs|saidaB[22]~22_combout\);

\fluxo_dados|regIDEX1|DOUT[64]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|bancoRegs|saidaB[22]~22_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(64));

\fluxo_dados|regEXMEM1|DOUT[27]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regIDEX1|DOUT\(64),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regEXMEM1|DOUT\(27));

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a22\ : cyclonev_ram_block
-- pragma translate_off
GENERIC MAP (
	data_interleave_offset_in_bits => 1,
	data_interleave_width_in_bits => 1,
	logical_ram_name => "Fluxo_Dados:fluxo_dados|RAMMIPS:RAM|altsyncram:memRAM_rtl_0|altsyncram_60q1:auto_generated|ALTSYNCRAM",
	mixed_port_feed_through_mode => "old",
	operation_mode => "dual_port",
	port_a_address_clear => "none",
	port_a_address_width => 6,
	port_a_byte_enable_clock => "none",
	port_a_data_out_clear => "none",
	port_a_data_out_clock => "none",
	port_a_data_width => 1,
	port_a_first_address => 0,
	port_a_first_bit_number => 22,
	port_a_last_address => 63,
	port_a_logical_ram_depth => 64,
	port_a_logical_ram_width => 32,
	port_a_read_during_write_mode => "new_data_no_nbe_read",
	port_b_address_clear => "none",
	port_b_address_clock => "clock0",
	port_b_address_width => 6,
	port_b_data_out_clear => "none",
	port_b_data_out_clock => "none",
	port_b_data_width => 1,
	port_b_first_address => 0,
	port_b_first_bit_number => 22,
	port_b_last_address => 63,
	port_b_logical_ram_depth => 64,
	port_b_logical_ram_width => 32,
	port_b_read_during_write_mode => "new_data_no_nbe_read",
	port_b_read_enable_clock => "clock0",
	ram_block_type => "M20K")
-- pragma translate_on
PORT MAP (
	portawe => \UC|Equal14~0_combout\,
	portbre => \UC|Equal5~0_combout\,
	clk0 => \CLOCK_50~input_o\,
	portadatain => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a22_PORTADATAIN_bus\,
	portaaddr => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a22_PORTAADDR_bus\,
	portbaddr => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a22_PORTBADDR_bus\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	portbdataout => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a22_PORTBDATAOUT_bus\);

\fluxo_dados|regMEMWB1|DOUT[59]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a22~portbdataout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regMEMWB1|DOUT\(59));

\fluxo_dados|regEXMEM1|DOUT[91]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regIDEX1|DOUT\(128),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regEXMEM1|DOUT\(91));

\fluxo_dados|regMEMWB1|DOUT[91]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regEXMEM1|DOUT\(91),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regMEMWB1|DOUT\(91));

\fluxo_dados|mux_rt_imediato|saida_MUX[22]~22\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|mux_rt_imediato|saida_MUX[22]~22_combout\ = (!\fluxo_dados|regIDEX1|DOUT\(140) & ((\fluxo_dados|regIDEX1|DOUT\(64)))) # (\fluxo_dados|regIDEX1|DOUT\(140) & (\fluxo_dados|regIDEX1|DOUT\(41)))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0001101100011011000110110001101100011011000110110001101100011011",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(140),
	datab => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(41),
	datac => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(64),
	combout => \fluxo_dados|mux_rt_imediato|saida_MUX[22]~22_combout\);

\fluxo_dados|ULA|ula22|mux_inverteB|saida_MUX~0\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula22|mux_inverteB|saida_MUX~0_combout\ = !\fluxo_dados|UC_ULA|ula_ctrl[3]~3_combout\ $ (!\fluxo_dados|mux_rt_imediato|saida_MUX[22]~22_combout\)

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0110011001100110011001100110011001100110011001100110011001100110",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl[3]~3_combout\,
	datab => \fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[22]~22_combout\,
	combout => \fluxo_dados|ULA|ula22|mux_inverteB|saida_MUX~0_combout\);

\fluxo_dados|ULA|ula22|mux_ula|saida_MUX~0\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula22|mux_ula|saida_MUX~0_combout\ = ( \fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & ( \fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\ & ( (\fluxo_dados|regIDEX1|DOUT\(96) & 
-- \fluxo_dados|ULA|ula22|mux_inverteB|saida_MUX~0_combout\) ) ) ) # ( !\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & ( \fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\ & ( (\fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\ & 
-- \fluxo_dados|ULA|ula22|mux_inverteB|saida_MUX~0_combout\) ) ) ) # ( \fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & ( !\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\ & ( (\fluxo_dados|regIDEX1|DOUT\(96) & 
-- \fluxo_dados|ULA|ula22|mux_inverteB|saida_MUX~0_combout\) ) ) ) # ( !\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & ( !\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\ & ( (!\fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\ & 
-- (!\fluxo_dados|ULA|ula21|soma_sub|carry_out~combout\ $ (!\fluxo_dados|regIDEX1|DOUT\(96) $ (!\fluxo_dados|ULA|ula22|mux_inverteB|saida_MUX~0_combout\)))) # (\fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\ & 
-- (((\fluxo_dados|ULA|ula22|mux_inverteB|saida_MUX~0_combout\) # (\fluxo_dados|regIDEX1|DOUT\(96))))) ) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "1000011101111101000000000000111100000000010101010000000000001111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|ULA|ula0|mux_ula|ALT_INV_Equal0~0_combout\,
	datab => \fluxo_dados|ULA|ula21|soma_sub|ALT_INV_carry_out~combout\,
	datac => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(96),
	datad => \fluxo_dados|ULA|ula22|mux_inverteB|ALT_INV_saida_MUX~0_combout\,
	datae => \fluxo_dados|ULA|ula30|mux_ula|ALT_INV_saida_MUX~0_combout\,
	dataf => \fluxo_dados|ULA|ula30|mux_ula|ALT_INV_saida_MUX~1_combout\,
	combout => \fluxo_dados|ULA|ula22|mux_ula|saida_MUX~0_combout\);

\fluxo_dados|ULA|resultado_final[22]~22\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|resultado_final[22]~22_combout\ = (!\fluxo_dados|UC_ULA|ula_ctrl[2]~0_combout\ & ((\fluxo_dados|ULA|ula22|mux_ula|saida_MUX~0_combout\))) # (\fluxo_dados|UC_ULA|ula_ctrl[2]~0_combout\ & 
-- (\fluxo_dados|ULA|ula6|mux_ula|saida_MUX~0_combout\))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0001101100011011000110110001101100011011000110110001101100011011",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl[2]~0_combout\,
	datab => \fluxo_dados|ULA|ula6|mux_ula|ALT_INV_saida_MUX~0_combout\,
	datac => \fluxo_dados|ULA|ula22|mux_ula|ALT_INV_saida_MUX~0_combout\,
	combout => \fluxo_dados|ULA|resultado_final[22]~22_combout\);

\fluxo_dados|regEXMEM1|DOUT[59]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|ULA|resultado_final[22]~22_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regEXMEM1|DOUT\(59));

\fluxo_dados|regMEMWB1|DOUT[27]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regEXMEM1|DOUT\(59),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regMEMWB1|DOUT\(27));

\fluxo_dados|mux_ULA_mem|saida_MUX[22]~22\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|mux_ULA_mem|saida_MUX[22]~22_combout\ = ( \fluxo_dados|regMEMWB1|DOUT\(27) & ( (!\fluxo_dados|regMEMWB1|DOUT\(103) & ((!\fluxo_dados|regMEMWB1|DOUT\(102)) # ((\fluxo_dados|regMEMWB1|DOUT\(59))))) # (\fluxo_dados|regMEMWB1|DOUT\(103) & 
-- (((\fluxo_dados|regMEMWB1|DOUT\(91))))) ) ) # ( !\fluxo_dados|regMEMWB1|DOUT\(27) & ( (!\fluxo_dados|regMEMWB1|DOUT\(103) & (\fluxo_dados|regMEMWB1|DOUT\(102) & (\fluxo_dados|regMEMWB1|DOUT\(59)))) # (\fluxo_dados|regMEMWB1|DOUT\(103) & 
-- (((\fluxo_dados|regMEMWB1|DOUT\(91))))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000001001010111100010101101111100000010010101111000101011011111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(103),
	datab => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(102),
	datac => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(59),
	datad => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(91),
	datae => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(27),
	combout => \fluxo_dados|mux_ULA_mem|saida_MUX[22]~22_combout\);

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a22\ : cyclonev_ram_block
-- pragma translate_off
GENERIC MAP (
	mem_init0 => "00000000",
	clk0_core_clock_enable => "ena0",
	data_interleave_offset_in_bits => 1,
	data_interleave_width_in_bits => 1,
	init_file => "db/ProcessadorMIPS.ram0_bancoRegistradoresArqRegReg_fdb8a76e.hdl.mif",
	init_file_layout => "port_b",
	logical_ram_name => "Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|altsyncram:registrador_rtl_1|altsyncram_h8q1:auto_generated|ALTSYNCRAM",
	mixed_port_feed_through_mode => "dont_care",
	operation_mode => "dual_port",
	port_a_address_clear => "none",
	port_a_address_width => 5,
	port_a_byte_enable_clock => "none",
	port_a_data_out_clear => "none",
	port_a_data_out_clock => "none",
	port_a_data_width => 1,
	port_a_first_address => 0,
	port_a_first_bit_number => 22,
	port_a_last_address => 31,
	port_a_logical_ram_depth => 32,
	port_a_logical_ram_width => 32,
	port_a_read_during_write_mode => "new_data_no_nbe_read",
	port_b_address_clear => "none",
	port_b_address_clock => "clock1",
	port_b_address_width => 5,
	port_b_data_out_clear => "none",
	port_b_data_out_clock => "none",
	port_b_data_width => 1,
	port_b_first_address => 0,
	port_b_first_bit_number => 22,
	port_b_last_address => 31,
	port_b_logical_ram_depth => 32,
	port_b_logical_ram_width => 32,
	port_b_read_during_write_mode => "new_data_no_nbe_read",
	port_b_read_enable_clock => "clock1",
	ram_block_type => "M20K")
-- pragma translate_on
PORT MAP (
	portawe => \fluxo_dados|regMEMWB1|DOUT\(101),
	portbre => VCC,
	clk0 => \CLOCK_50~input_o\,
	clk1 => \CLOCK_50~input_o\,
	ena0 => \fluxo_dados|regMEMWB1|DOUT\(101),
	portadatain => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a22_PORTADATAIN_bus\,
	portaaddr => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a22_PORTAADDR_bus\,
	portbaddr => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a22_PORTBADDR_bus\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	portbdataout => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a22_PORTBDATAOUT_bus\);

\fluxo_dados|bancoRegs|registrador_rtl_1_bypass[56]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => VCC,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(56));

\fluxo_dados|bancoRegs|registrador_rtl_1_bypass[55]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|mux_ULA_mem|saida_MUX[22]~22_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(55));

\fluxo_dados|bancoRegs|saidaA[22]~22\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|bancoRegs|saidaA[22]~22_combout\ = ( \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(55) & ( (!\fluxo_dados|bancoRegs|Equal1~0_combout\ & (((!\fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(56)) # 
-- (\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a22~portbdataout\)) # (\fluxo_dados|bancoRegs|registrador~40_combout\))) ) ) # ( !\fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(55) & ( (!\fluxo_dados|bancoRegs|registrador~40_combout\ 
-- & (!\fluxo_dados|bancoRegs|Equal1~0_combout\ & (\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a22~portbdataout\ & \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(56)))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000001000110011000100110000000000000010001100110001001100",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|bancoRegs|ALT_INV_registrador~40_combout\,
	datab => \fluxo_dados|bancoRegs|ALT_INV_Equal1~0_combout\,
	datac => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a22~portbdataout\,
	datad => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(56),
	datae => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(55),
	combout => \fluxo_dados|bancoRegs|saidaA[22]~22_combout\);

\fluxo_dados|regIDEX1|DOUT[96]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|bancoRegs|saidaA[22]~22_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(96));

\fluxo_dados|Add0~45\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|Add0~45_sumout\ = SUM(( \fluxo_dados|regIDEX1|DOUT\(41) ) + ( \fluxo_dados|regIDEX1|DOUT\(119) ) + ( \fluxo_dados|Add0~42\ ))
-- \fluxo_dados|Add0~46\ = CARRY(( \fluxo_dados|regIDEX1|DOUT\(41) ) + ( \fluxo_dados|regIDEX1|DOUT\(119) ) + ( \fluxo_dados|Add0~42\ ))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000000000111111110000000000000000000000000000000011111111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	datad => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(41),
	dataf => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(119),
	cin => \fluxo_dados|Add0~42\,
	sumout => \fluxo_dados|Add0~45_sumout\,
	cout => \fluxo_dados|Add0~46\);

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a13\ : cyclonev_ram_block
-- pragma translate_off
GENERIC MAP (
	mem_init0 => "00000000",
	clk0_core_clock_enable => "ena0",
	data_interleave_offset_in_bits => 1,
	data_interleave_width_in_bits => 1,
	init_file => "db/ProcessadorMIPS.ram0_bancoRegistradoresArqRegReg_fdb8a76e.hdl.mif",
	init_file_layout => "port_b",
	logical_ram_name => "Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|altsyncram:registrador_rtl_0|altsyncram_h8q1:auto_generated|ALTSYNCRAM",
	mixed_port_feed_through_mode => "dont_care",
	operation_mode => "dual_port",
	port_a_address_clear => "none",
	port_a_address_width => 5,
	port_a_byte_enable_clock => "none",
	port_a_data_out_clear => "none",
	port_a_data_out_clock => "none",
	port_a_data_width => 1,
	port_a_first_address => 0,
	port_a_first_bit_number => 13,
	port_a_last_address => 31,
	port_a_logical_ram_depth => 32,
	port_a_logical_ram_width => 32,
	port_a_read_during_write_mode => "new_data_no_nbe_read",
	port_b_address_clear => "none",
	port_b_address_clock => "clock1",
	port_b_address_width => 5,
	port_b_data_out_clear => "none",
	port_b_data_out_clock => "none",
	port_b_data_width => 1,
	port_b_first_address => 0,
	port_b_first_bit_number => 13,
	port_b_last_address => 31,
	port_b_logical_ram_depth => 32,
	port_b_logical_ram_width => 32,
	port_b_read_during_write_mode => "new_data_no_nbe_read",
	port_b_read_enable_clock => "clock1",
	ram_block_type => "M20K")
-- pragma translate_on
PORT MAP (
	portawe => \fluxo_dados|regMEMWB1|DOUT\(101),
	portbre => VCC,
	clk0 => \CLOCK_50~input_o\,
	clk1 => \CLOCK_50~input_o\,
	ena0 => \fluxo_dados|regMEMWB1|DOUT\(101),
	portadatain => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a13_PORTADATAIN_bus\,
	portaaddr => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a13_PORTAADDR_bus\,
	portbaddr => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a13_PORTBADDR_bus\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	portbdataout => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a13_PORTBDATAOUT_bus\);

\fluxo_dados|bancoRegs|registrador_rtl_0_bypass[38]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => VCC,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(38));

\fluxo_dados|bancoRegs|registrador_rtl_0_bypass[37]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|mux_ULA_mem|saida_MUX[13]~13_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(37));

\fluxo_dados|bancoRegs|saidaB[13]~13\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|bancoRegs|saidaB[13]~13_combout\ = ( \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(37) & ( (!\fluxo_dados|bancoRegs|Equal0~0_combout\ & (((!\fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(38)) # 
-- (\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a13~portbdataout\)) # (\fluxo_dados|bancoRegs|registrador~43_combout\))) ) ) # ( !\fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(37) & ( (!\fluxo_dados|bancoRegs|registrador~43_combout\ 
-- & (!\fluxo_dados|bancoRegs|Equal0~0_combout\ & (\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a13~portbdataout\ & \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(38)))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000001000110011000100110000000000000010001100110001001100",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|bancoRegs|ALT_INV_registrador~43_combout\,
	datab => \fluxo_dados|bancoRegs|ALT_INV_Equal0~0_combout\,
	datac => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a13~portbdataout\,
	datad => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(38),
	datae => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(37),
	combout => \fluxo_dados|bancoRegs|saidaB[13]~13_combout\);

\fluxo_dados|regIDEX1|DOUT[55]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|bancoRegs|saidaB[13]~13_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(55));

\fluxo_dados|regEXMEM1|DOUT[18]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regIDEX1|DOUT\(55),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regEXMEM1|DOUT\(18));

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a13\ : cyclonev_ram_block
-- pragma translate_off
GENERIC MAP (
	data_interleave_offset_in_bits => 1,
	data_interleave_width_in_bits => 1,
	logical_ram_name => "Fluxo_Dados:fluxo_dados|RAMMIPS:RAM|altsyncram:memRAM_rtl_0|altsyncram_60q1:auto_generated|ALTSYNCRAM",
	mixed_port_feed_through_mode => "old",
	operation_mode => "dual_port",
	port_a_address_clear => "none",
	port_a_address_width => 6,
	port_a_byte_enable_clock => "none",
	port_a_data_out_clear => "none",
	port_a_data_out_clock => "none",
	port_a_data_width => 1,
	port_a_first_address => 0,
	port_a_first_bit_number => 13,
	port_a_last_address => 63,
	port_a_logical_ram_depth => 64,
	port_a_logical_ram_width => 32,
	port_a_read_during_write_mode => "new_data_no_nbe_read",
	port_b_address_clear => "none",
	port_b_address_clock => "clock0",
	port_b_address_width => 6,
	port_b_data_out_clear => "none",
	port_b_data_out_clock => "none",
	port_b_data_width => 1,
	port_b_first_address => 0,
	port_b_first_bit_number => 13,
	port_b_last_address => 63,
	port_b_logical_ram_depth => 64,
	port_b_logical_ram_width => 32,
	port_b_read_during_write_mode => "new_data_no_nbe_read",
	port_b_read_enable_clock => "clock0",
	ram_block_type => "M20K")
-- pragma translate_on
PORT MAP (
	portawe => \UC|Equal14~0_combout\,
	portbre => \UC|Equal5~0_combout\,
	clk0 => \CLOCK_50~input_o\,
	portadatain => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a13_PORTADATAIN_bus\,
	portaaddr => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a13_PORTAADDR_bus\,
	portbaddr => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a13_PORTBADDR_bus\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	portbdataout => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a13_PORTBDATAOUT_bus\);

\fluxo_dados|regMEMWB1|DOUT[50]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a13~portbdataout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regMEMWB1|DOUT\(50));

\fluxo_dados|regEXMEM1|DOUT[82]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regIDEX1|DOUT\(119),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regEXMEM1|DOUT\(82));

\fluxo_dados|regMEMWB1|DOUT[82]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regEXMEM1|DOUT\(82),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regMEMWB1|DOUT\(82));

\fluxo_dados|mux_rt_imediato|saida_MUX[13]~13\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|mux_rt_imediato|saida_MUX[13]~13_combout\ = (!\fluxo_dados|regIDEX1|DOUT\(140) & ((\fluxo_dados|regIDEX1|DOUT\(55)))) # (\fluxo_dados|regIDEX1|DOUT\(140) & (\fluxo_dados|regIDEX1|DOUT\(41)))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0001101100011011000110110001101100011011000110110001101100011011",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(140),
	datab => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(41),
	datac => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(55),
	combout => \fluxo_dados|mux_rt_imediato|saida_MUX[13]~13_combout\);

\fluxo_dados|ULA|ula13|mux_inverteB|saida_MUX~0\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula13|mux_inverteB|saida_MUX~0_combout\ = !\fluxo_dados|UC_ULA|ula_ctrl[3]~3_combout\ $ (!\fluxo_dados|mux_rt_imediato|saida_MUX[13]~13_combout\)

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0110011001100110011001100110011001100110011001100110011001100110",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl[3]~3_combout\,
	datab => \fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[13]~13_combout\,
	combout => \fluxo_dados|ULA|ula13|mux_inverteB|saida_MUX~0_combout\);

\fluxo_dados|ULA|ula13|mux_ula|saida_MUX~1\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula13|mux_ula|saida_MUX~1_combout\ = ( \fluxo_dados|regIDEX1|DOUT\(86) & ( \fluxo_dados|ULA|ula12|mux_inverteB|saida_MUX~0_combout\ & ( (!\fluxo_dados|regIDEX1|DOUT\(87) & (!\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & 
-- (!\fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\ $ (\fluxo_dados|ULA|ula13|mux_inverteB|saida_MUX~0_combout\)))) # (\fluxo_dados|regIDEX1|DOUT\(87) & (((\fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\ & 
-- !\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\)) # (\fluxo_dados|ULA|ula13|mux_inverteB|saida_MUX~0_combout\))) ) ) ) # ( !\fluxo_dados|regIDEX1|DOUT\(86) & ( \fluxo_dados|ULA|ula12|mux_inverteB|saida_MUX~0_combout\ & ( 
-- (!\fluxo_dados|regIDEX1|DOUT\(87) & (!\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & (!\fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\ $ (\fluxo_dados|ULA|ula13|mux_inverteB|saida_MUX~0_combout\)))) # (\fluxo_dados|regIDEX1|DOUT\(87) & 
-- (((\fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\ & !\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\)) # (\fluxo_dados|ULA|ula13|mux_inverteB|saida_MUX~0_combout\))) ) ) ) # ( \fluxo_dados|regIDEX1|DOUT\(86) & ( 
-- !\fluxo_dados|ULA|ula12|mux_inverteB|saida_MUX~0_combout\ & ( (!\fluxo_dados|regIDEX1|DOUT\(87) & (!\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & (!\fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\ $ 
-- (\fluxo_dados|ULA|ula13|mux_inverteB|saida_MUX~0_combout\)))) # (\fluxo_dados|regIDEX1|DOUT\(87) & (((\fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\ & !\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\)) # 
-- (\fluxo_dados|ULA|ula13|mux_inverteB|saida_MUX~0_combout\))) ) ) ) # ( !\fluxo_dados|regIDEX1|DOUT\(86) & ( !\fluxo_dados|ULA|ula12|mux_inverteB|saida_MUX~0_combout\ & ( (!\fluxo_dados|regIDEX1|DOUT\(87) & 
-- (((\fluxo_dados|ULA|ula13|mux_inverteB|saida_MUX~0_combout\ & !\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\)))) # (\fluxo_dados|regIDEX1|DOUT\(87) & ((!\fluxo_dados|ULA|ula13|mux_inverteB|saida_MUX~0_combout\ & 
-- ((!\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\))) # (\fluxo_dados|ULA|ula13|mux_inverteB|saida_MUX~0_combout\ & ((\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\) # (\fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\))))) ) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0011110100000011100101110000001110010111000000111001011100000011",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|ULA|ula0|mux_ula|ALT_INV_Equal0~0_combout\,
	datab => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(87),
	datac => \fluxo_dados|ULA|ula13|mux_inverteB|ALT_INV_saida_MUX~0_combout\,
	datad => \fluxo_dados|ULA|ula30|mux_ula|ALT_INV_saida_MUX~0_combout\,
	datae => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(86),
	dataf => \fluxo_dados|ULA|ula12|mux_inverteB|ALT_INV_saida_MUX~0_combout\,
	combout => \fluxo_dados|ULA|ula13|mux_ula|saida_MUX~1_combout\);

\fluxo_dados|ULA|ula13|mux_ula|saida_MUX~2\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula13|mux_ula|saida_MUX~2_combout\ = (!\fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\ & ((!\fluxo_dados|regIDEX1|DOUT\(86) $ (!\fluxo_dados|ULA|ula12|mux_inverteB|saida_MUX~0_combout\)) # 
-- (\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\)))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0010101010100010001010101010001000101010101000100010101010100010",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|ULA|ula0|mux_ula|ALT_INV_Equal0~0_combout\,
	datab => \fluxo_dados|ULA|ula30|mux_ula|ALT_INV_saida_MUX~1_combout\,
	datac => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(86),
	datad => \fluxo_dados|ULA|ula12|mux_inverteB|ALT_INV_saida_MUX~0_combout\,
	combout => \fluxo_dados|ULA|ula13|mux_ula|saida_MUX~2_combout\);

\fluxo_dados|ULA|ula13|mux_ula|saida_MUX~0\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula13|mux_ula|saida_MUX~0_combout\ = ( \fluxo_dados|ULA|ula13|mux_ula|saida_MUX~1_combout\ & ( \fluxo_dados|ULA|ula13|mux_ula|saida_MUX~2_combout\ & ( (!\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & 
-- (((!\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\ & !\fluxo_dados|ULA|ula11|soma_sub|carry_out~combout\)))) # (\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & (\fluxo_dados|ULA|ula13|mux_inverteB|saida_MUX~0_combout\)) ) ) ) # ( 
-- !\fluxo_dados|ULA|ula13|mux_ula|saida_MUX~1_combout\ & ( \fluxo_dados|ULA|ula13|mux_ula|saida_MUX~2_combout\ & ( (!\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & (!\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\ & 
-- \fluxo_dados|ULA|ula11|soma_sub|carry_out~combout\)) ) ) ) # ( \fluxo_dados|ULA|ula13|mux_ula|saida_MUX~1_combout\ & ( !\fluxo_dados|ULA|ula13|mux_ula|saida_MUX~2_combout\ & ( ((!\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & 
-- !\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\)) # (\fluxo_dados|ULA|ula13|mux_inverteB|saida_MUX~0_combout\) ) ) ) # ( !\fluxo_dados|ULA|ula13|mux_ula|saida_MUX~1_combout\ & ( !\fluxo_dados|ULA|ula13|mux_ula|saida_MUX~2_combout\ & ( 
-- (\fluxo_dados|ULA|ula13|mux_inverteB|saida_MUX~0_combout\ & (!\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & \fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\)) ) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000010000000100110101011101010100000000110000001101000100010001",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|ULA|ula13|mux_inverteB|ALT_INV_saida_MUX~0_combout\,
	datab => \fluxo_dados|ULA|ula30|mux_ula|ALT_INV_saida_MUX~0_combout\,
	datac => \fluxo_dados|ULA|ula30|mux_ula|ALT_INV_saida_MUX~1_combout\,
	datad => \fluxo_dados|ULA|ula11|soma_sub|ALT_INV_carry_out~combout\,
	datae => \fluxo_dados|ULA|ula13|mux_ula|ALT_INV_saida_MUX~1_combout\,
	dataf => \fluxo_dados|ULA|ula13|mux_ula|ALT_INV_saida_MUX~2_combout\,
	combout => \fluxo_dados|ULA|ula13|mux_ula|saida_MUX~0_combout\);

\fluxo_dados|ULA|resultado_final[13]~13\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|resultado_final[13]~13_combout\ = (!\fluxo_dados|UC_ULA|ula_ctrl[2]~0_combout\ & \fluxo_dados|ULA|ula13|mux_ula|saida_MUX~0_combout\)

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0010001000100010001000100010001000100010001000100010001000100010",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl[2]~0_combout\,
	datab => \fluxo_dados|ULA|ula13|mux_ula|ALT_INV_saida_MUX~0_combout\,
	combout => \fluxo_dados|ULA|resultado_final[13]~13_combout\);

\fluxo_dados|regEXMEM1|DOUT[50]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|ULA|resultado_final[13]~13_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regEXMEM1|DOUT\(50));

\fluxo_dados|regMEMWB1|DOUT[18]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regEXMEM1|DOUT\(50),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regMEMWB1|DOUT\(18));

\fluxo_dados|mux_ULA_mem|saida_MUX[13]~13\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|mux_ULA_mem|saida_MUX[13]~13_combout\ = ( \fluxo_dados|regMEMWB1|DOUT\(18) & ( (!\fluxo_dados|regMEMWB1|DOUT\(103) & ((!\fluxo_dados|regMEMWB1|DOUT\(102)) # ((\fluxo_dados|regMEMWB1|DOUT\(50))))) # (\fluxo_dados|regMEMWB1|DOUT\(103) & 
-- (((\fluxo_dados|regMEMWB1|DOUT\(82))))) ) ) # ( !\fluxo_dados|regMEMWB1|DOUT\(18) & ( (!\fluxo_dados|regMEMWB1|DOUT\(103) & (\fluxo_dados|regMEMWB1|DOUT\(102) & (\fluxo_dados|regMEMWB1|DOUT\(50)))) # (\fluxo_dados|regMEMWB1|DOUT\(103) & 
-- (((\fluxo_dados|regMEMWB1|DOUT\(82))))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000001001010111100010101101111100000010010101111000101011011111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(103),
	datab => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(102),
	datac => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(50),
	datad => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(82),
	datae => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(18),
	combout => \fluxo_dados|mux_ULA_mem|saida_MUX[13]~13_combout\);

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a13\ : cyclonev_ram_block
-- pragma translate_off
GENERIC MAP (
	mem_init0 => "00000000",
	clk0_core_clock_enable => "ena0",
	data_interleave_offset_in_bits => 1,
	data_interleave_width_in_bits => 1,
	init_file => "db/ProcessadorMIPS.ram0_bancoRegistradoresArqRegReg_fdb8a76e.hdl.mif",
	init_file_layout => "port_b",
	logical_ram_name => "Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|altsyncram:registrador_rtl_1|altsyncram_h8q1:auto_generated|ALTSYNCRAM",
	mixed_port_feed_through_mode => "dont_care",
	operation_mode => "dual_port",
	port_a_address_clear => "none",
	port_a_address_width => 5,
	port_a_byte_enable_clock => "none",
	port_a_data_out_clear => "none",
	port_a_data_out_clock => "none",
	port_a_data_width => 1,
	port_a_first_address => 0,
	port_a_first_bit_number => 13,
	port_a_last_address => 31,
	port_a_logical_ram_depth => 32,
	port_a_logical_ram_width => 32,
	port_a_read_during_write_mode => "new_data_no_nbe_read",
	port_b_address_clear => "none",
	port_b_address_clock => "clock1",
	port_b_address_width => 5,
	port_b_data_out_clear => "none",
	port_b_data_out_clock => "none",
	port_b_data_width => 1,
	port_b_first_address => 0,
	port_b_first_bit_number => 13,
	port_b_last_address => 31,
	port_b_logical_ram_depth => 32,
	port_b_logical_ram_width => 32,
	port_b_read_during_write_mode => "new_data_no_nbe_read",
	port_b_read_enable_clock => "clock1",
	ram_block_type => "M20K")
-- pragma translate_on
PORT MAP (
	portawe => \fluxo_dados|regMEMWB1|DOUT\(101),
	portbre => VCC,
	clk0 => \CLOCK_50~input_o\,
	clk1 => \CLOCK_50~input_o\,
	ena0 => \fluxo_dados|regMEMWB1|DOUT\(101),
	portadatain => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a13_PORTADATAIN_bus\,
	portaaddr => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a13_PORTAADDR_bus\,
	portbaddr => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a13_PORTBADDR_bus\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	portbdataout => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a13_PORTBDATAOUT_bus\);

\fluxo_dados|bancoRegs|registrador_rtl_1_bypass[38]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => VCC,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(38));

\fluxo_dados|bancoRegs|registrador_rtl_1_bypass[37]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|mux_ULA_mem|saida_MUX[13]~13_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(37));

\fluxo_dados|bancoRegs|saidaA[13]~13\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|bancoRegs|saidaA[13]~13_combout\ = ( \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(37) & ( (!\fluxo_dados|bancoRegs|Equal1~0_combout\ & (((!\fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(38)) # 
-- (\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a13~portbdataout\)) # (\fluxo_dados|bancoRegs|registrador~40_combout\))) ) ) # ( !\fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(37) & ( (!\fluxo_dados|bancoRegs|registrador~40_combout\ 
-- & (!\fluxo_dados|bancoRegs|Equal1~0_combout\ & (\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a13~portbdataout\ & \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(38)))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000001000110011000100110000000000000010001100110001001100",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|bancoRegs|ALT_INV_registrador~40_combout\,
	datab => \fluxo_dados|bancoRegs|ALT_INV_Equal1~0_combout\,
	datac => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a13~portbdataout\,
	datad => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(38),
	datae => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(37),
	combout => \fluxo_dados|bancoRegs|saidaA[13]~13_combout\);

\fluxo_dados|regIDEX1|DOUT[87]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|bancoRegs|saidaA[13]~13_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(87));

\fluxo_dados|mux_PC|saida_MUX[13]~15\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|mux_PC|saida_MUX[13]~15_combout\ = ( \fluxo_dados|PC_entity|DOUT[5]~0_combout\ & ( \fluxo_dados|mux_PC|saida_MUX[22]~3_combout\ & ( \fluxo_dados|regIFID1|DOUT\(15) ) ) ) # ( !\fluxo_dados|PC_entity|DOUT[5]~0_combout\ & ( 
-- \fluxo_dados|mux_PC|saida_MUX[22]~3_combout\ & ( \fluxo_dados|regIDEX1|DOUT\(87) ) ) ) # ( \fluxo_dados|PC_entity|DOUT[5]~0_combout\ & ( !\fluxo_dados|mux_PC|saida_MUX[22]~3_combout\ & ( \fluxo_dados|PC_Soma_Constante|Add0~45_sumout\ ) ) ) # ( 
-- !\fluxo_dados|PC_entity|DOUT[5]~0_combout\ & ( !\fluxo_dados|mux_PC|saida_MUX[22]~3_combout\ & ( \fluxo_dados|Add0~45_sumout\ ) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0011001100110011010101010101010100000000111111110000111100001111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~45_sumout\,
	datab => \fluxo_dados|ALT_INV_Add0~45_sumout\,
	datac => \fluxo_dados|regIFID1|ALT_INV_DOUT\(15),
	datad => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(87),
	datae => \fluxo_dados|PC_entity|ALT_INV_DOUT[5]~0_combout\,
	dataf => \fluxo_dados|mux_PC|ALT_INV_saida_MUX[22]~3_combout\,
	combout => \fluxo_dados|mux_PC|saida_MUX[13]~15_combout\);

\fluxo_dados|PC_entity|DOUT[13]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|mux_PC|saida_MUX[13]~15_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|PC_entity|DOUT\(13));

\fluxo_dados|PC_Soma_Constante|Add0~45\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|PC_Soma_Constante|Add0~45_sumout\ = SUM(( \fluxo_dados|PC_entity|DOUT\(13) ) + ( GND ) + ( \fluxo_dados|PC_Soma_Constante|Add0~42\ ))
-- \fluxo_dados|PC_Soma_Constante|Add0~46\ = CARRY(( \fluxo_dados|PC_entity|DOUT\(13) ) + ( GND ) + ( \fluxo_dados|PC_Soma_Constante|Add0~42\ ))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000000000111111111111111100000000000000000000000011111111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	datad => \fluxo_dados|PC_entity|ALT_INV_DOUT\(13),
	cin => \fluxo_dados|PC_Soma_Constante|Add0~42\,
	sumout => \fluxo_dados|PC_Soma_Constante|Add0~45_sumout\,
	cout => \fluxo_dados|PC_Soma_Constante|Add0~46\);

\fluxo_dados|regIFID1|DOUT[45]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|PC_Soma_Constante|Add0~45_sumout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIFID1|DOUT\(45));

\fluxo_dados|regIDEX1|DOUT[119]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regIFID1|DOUT\(45),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(119));

\fluxo_dados|Add0~49\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|Add0~49_sumout\ = SUM(( \fluxo_dados|regIDEX1|DOUT\(41) ) + ( \fluxo_dados|regIDEX1|DOUT\(120) ) + ( \fluxo_dados|Add0~46\ ))
-- \fluxo_dados|Add0~50\ = CARRY(( \fluxo_dados|regIDEX1|DOUT\(41) ) + ( \fluxo_dados|regIDEX1|DOUT\(120) ) + ( \fluxo_dados|Add0~46\ ))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000000000111111110000000000000000000000000000000011111111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	datad => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(41),
	dataf => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(120),
	cin => \fluxo_dados|Add0~46\,
	sumout => \fluxo_dados|Add0~49_sumout\,
	cout => \fluxo_dados|Add0~50\);

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a14\ : cyclonev_ram_block
-- pragma translate_off
GENERIC MAP (
	mem_init0 => "00000000",
	clk0_core_clock_enable => "ena0",
	data_interleave_offset_in_bits => 1,
	data_interleave_width_in_bits => 1,
	init_file => "db/ProcessadorMIPS.ram0_bancoRegistradoresArqRegReg_fdb8a76e.hdl.mif",
	init_file_layout => "port_b",
	logical_ram_name => "Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|altsyncram:registrador_rtl_0|altsyncram_h8q1:auto_generated|ALTSYNCRAM",
	mixed_port_feed_through_mode => "dont_care",
	operation_mode => "dual_port",
	port_a_address_clear => "none",
	port_a_address_width => 5,
	port_a_byte_enable_clock => "none",
	port_a_data_out_clear => "none",
	port_a_data_out_clock => "none",
	port_a_data_width => 1,
	port_a_first_address => 0,
	port_a_first_bit_number => 14,
	port_a_last_address => 31,
	port_a_logical_ram_depth => 32,
	port_a_logical_ram_width => 32,
	port_a_read_during_write_mode => "new_data_no_nbe_read",
	port_b_address_clear => "none",
	port_b_address_clock => "clock1",
	port_b_address_width => 5,
	port_b_data_out_clear => "none",
	port_b_data_out_clock => "none",
	port_b_data_width => 1,
	port_b_first_address => 0,
	port_b_first_bit_number => 14,
	port_b_last_address => 31,
	port_b_logical_ram_depth => 32,
	port_b_logical_ram_width => 32,
	port_b_read_during_write_mode => "new_data_no_nbe_read",
	port_b_read_enable_clock => "clock1",
	ram_block_type => "M20K")
-- pragma translate_on
PORT MAP (
	portawe => \fluxo_dados|regMEMWB1|DOUT\(101),
	portbre => VCC,
	clk0 => \CLOCK_50~input_o\,
	clk1 => \CLOCK_50~input_o\,
	ena0 => \fluxo_dados|regMEMWB1|DOUT\(101),
	portadatain => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a14_PORTADATAIN_bus\,
	portaaddr => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a14_PORTAADDR_bus\,
	portbaddr => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a14_PORTBADDR_bus\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	portbdataout => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a14_PORTBDATAOUT_bus\);

\fluxo_dados|bancoRegs|registrador_rtl_0_bypass[40]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => VCC,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(40));

\fluxo_dados|bancoRegs|registrador_rtl_0_bypass[39]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|mux_ULA_mem|saida_MUX[14]~14_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(39));

\fluxo_dados|bancoRegs|saidaB[14]~14\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|bancoRegs|saidaB[14]~14_combout\ = ( \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(39) & ( (!\fluxo_dados|bancoRegs|Equal0~0_combout\ & (((!\fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(40)) # 
-- (\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a14~portbdataout\)) # (\fluxo_dados|bancoRegs|registrador~43_combout\))) ) ) # ( !\fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(39) & ( (!\fluxo_dados|bancoRegs|registrador~43_combout\ 
-- & (!\fluxo_dados|bancoRegs|Equal0~0_combout\ & (\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a14~portbdataout\ & \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(40)))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000001000110011000100110000000000000010001100110001001100",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|bancoRegs|ALT_INV_registrador~43_combout\,
	datab => \fluxo_dados|bancoRegs|ALT_INV_Equal0~0_combout\,
	datac => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a14~portbdataout\,
	datad => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(40),
	datae => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(39),
	combout => \fluxo_dados|bancoRegs|saidaB[14]~14_combout\);

\fluxo_dados|regIDEX1|DOUT[56]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|bancoRegs|saidaB[14]~14_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(56));

\fluxo_dados|regEXMEM1|DOUT[19]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regIDEX1|DOUT\(56),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regEXMEM1|DOUT\(19));

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a14\ : cyclonev_ram_block
-- pragma translate_off
GENERIC MAP (
	data_interleave_offset_in_bits => 1,
	data_interleave_width_in_bits => 1,
	logical_ram_name => "Fluxo_Dados:fluxo_dados|RAMMIPS:RAM|altsyncram:memRAM_rtl_0|altsyncram_60q1:auto_generated|ALTSYNCRAM",
	mixed_port_feed_through_mode => "old",
	operation_mode => "dual_port",
	port_a_address_clear => "none",
	port_a_address_width => 6,
	port_a_byte_enable_clock => "none",
	port_a_data_out_clear => "none",
	port_a_data_out_clock => "none",
	port_a_data_width => 1,
	port_a_first_address => 0,
	port_a_first_bit_number => 14,
	port_a_last_address => 63,
	port_a_logical_ram_depth => 64,
	port_a_logical_ram_width => 32,
	port_a_read_during_write_mode => "new_data_no_nbe_read",
	port_b_address_clear => "none",
	port_b_address_clock => "clock0",
	port_b_address_width => 6,
	port_b_data_out_clear => "none",
	port_b_data_out_clock => "none",
	port_b_data_width => 1,
	port_b_first_address => 0,
	port_b_first_bit_number => 14,
	port_b_last_address => 63,
	port_b_logical_ram_depth => 64,
	port_b_logical_ram_width => 32,
	port_b_read_during_write_mode => "new_data_no_nbe_read",
	port_b_read_enable_clock => "clock0",
	ram_block_type => "M20K")
-- pragma translate_on
PORT MAP (
	portawe => \UC|Equal14~0_combout\,
	portbre => \UC|Equal5~0_combout\,
	clk0 => \CLOCK_50~input_o\,
	portadatain => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a14_PORTADATAIN_bus\,
	portaaddr => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a14_PORTAADDR_bus\,
	portbaddr => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a14_PORTBADDR_bus\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	portbdataout => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a14_PORTBDATAOUT_bus\);

\fluxo_dados|regMEMWB1|DOUT[51]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a14~portbdataout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regMEMWB1|DOUT\(51));

\fluxo_dados|regEXMEM1|DOUT[83]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regIDEX1|DOUT\(120),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regEXMEM1|DOUT\(83));

\fluxo_dados|regMEMWB1|DOUT[83]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regEXMEM1|DOUT\(83),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regMEMWB1|DOUT\(83));

\fluxo_dados|ULA|ula13|soma_sub|carry_out\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula13|soma_sub|carry_out~combout\ = ( \fluxo_dados|ULA|ula13|mux_inverteB|saida_MUX~0_combout\ & ( ((!\fluxo_dados|ULA|ula11|soma_sub|carry_out~combout\ & ((\fluxo_dados|ULA|ula12|mux_inverteB|saida_MUX~0_combout\) # 
-- (\fluxo_dados|regIDEX1|DOUT\(86)))) # (\fluxo_dados|ULA|ula11|soma_sub|carry_out~combout\ & (\fluxo_dados|regIDEX1|DOUT\(86) & \fluxo_dados|ULA|ula12|mux_inverteB|saida_MUX~0_combout\))) # (\fluxo_dados|regIDEX1|DOUT\(87)) ) ) # ( 
-- !\fluxo_dados|ULA|ula13|mux_inverteB|saida_MUX~0_combout\ & ( (\fluxo_dados|regIDEX1|DOUT\(87) & ((!\fluxo_dados|ULA|ula11|soma_sub|carry_out~combout\ & ((\fluxo_dados|ULA|ula12|mux_inverteB|saida_MUX~0_combout\) # (\fluxo_dados|regIDEX1|DOUT\(86)))) # 
-- (\fluxo_dados|ULA|ula11|soma_sub|carry_out~combout\ & (\fluxo_dados|regIDEX1|DOUT\(86) & \fluxo_dados|ULA|ula12|mux_inverteB|saida_MUX~0_combout\)))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000101011001010111111111100000000001010110010101111111111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|ULA|ula11|soma_sub|ALT_INV_carry_out~combout\,
	datab => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(86),
	datac => \fluxo_dados|ULA|ula12|mux_inverteB|ALT_INV_saida_MUX~0_combout\,
	datad => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(87),
	datae => \fluxo_dados|ULA|ula13|mux_inverteB|ALT_INV_saida_MUX~0_combout\,
	combout => \fluxo_dados|ULA|ula13|soma_sub|carry_out~combout\);

\fluxo_dados|mux_rt_imediato|saida_MUX[14]~14\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|mux_rt_imediato|saida_MUX[14]~14_combout\ = (!\fluxo_dados|regIDEX1|DOUT\(140) & ((\fluxo_dados|regIDEX1|DOUT\(56)))) # (\fluxo_dados|regIDEX1|DOUT\(140) & (\fluxo_dados|regIDEX1|DOUT\(24)))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0001101100011011000110110001101100011011000110110001101100011011",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(140),
	datab => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(24),
	datac => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(56),
	combout => \fluxo_dados|mux_rt_imediato|saida_MUX[14]~14_combout\);

\fluxo_dados|ULA|ula14|mux_inverteB|saida_MUX~0\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula14|mux_inverteB|saida_MUX~0_combout\ = !\fluxo_dados|UC_ULA|ula_ctrl[3]~3_combout\ $ (!\fluxo_dados|mux_rt_imediato|saida_MUX[14]~14_combout\)

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0110011001100110011001100110011001100110011001100110011001100110",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl[3]~3_combout\,
	datab => \fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[14]~14_combout\,
	combout => \fluxo_dados|ULA|ula14|mux_inverteB|saida_MUX~0_combout\);

\fluxo_dados|ULA|ula14|mux_ula|saida_MUX~1\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula14|mux_ula|saida_MUX~1_combout\ = ( \fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & ( \fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\ & ( (\fluxo_dados|regIDEX1|DOUT\(88) & 
-- \fluxo_dados|ULA|ula14|mux_inverteB|saida_MUX~0_combout\) ) ) ) # ( !\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & ( \fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\ & ( (\fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\ & 
-- \fluxo_dados|ULA|ula14|mux_inverteB|saida_MUX~0_combout\) ) ) ) # ( \fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & ( !\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\ & ( (\fluxo_dados|regIDEX1|DOUT\(88) & 
-- \fluxo_dados|ULA|ula14|mux_inverteB|saida_MUX~0_combout\) ) ) ) # ( !\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & ( !\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\ & ( (!\fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\ & 
-- (!\fluxo_dados|ULA|ula13|soma_sub|carry_out~combout\ $ (!\fluxo_dados|regIDEX1|DOUT\(88) $ (\fluxo_dados|ULA|ula14|mux_inverteB|saida_MUX~0_combout\)))) # (\fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\ & 
-- (((\fluxo_dados|ULA|ula14|mux_inverteB|saida_MUX~0_combout\) # (\fluxo_dados|regIDEX1|DOUT\(88))))) ) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0010110111010111000000000000111100000000010101010000000000001111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|ULA|ula0|mux_ula|ALT_INV_Equal0~0_combout\,
	datab => \fluxo_dados|ULA|ula13|soma_sub|ALT_INV_carry_out~combout\,
	datac => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(88),
	datad => \fluxo_dados|ULA|ula14|mux_inverteB|ALT_INV_saida_MUX~0_combout\,
	datae => \fluxo_dados|ULA|ula30|mux_ula|ALT_INV_saida_MUX~0_combout\,
	dataf => \fluxo_dados|ULA|ula30|mux_ula|ALT_INV_saida_MUX~1_combout\,
	combout => \fluxo_dados|ULA|ula14|mux_ula|saida_MUX~1_combout\);

\fluxo_dados|ULA|resultado_final[14]~14\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|resultado_final[14]~14_combout\ = (!\fluxo_dados|UC_ULA|ula_ctrl[2]~0_combout\ & \fluxo_dados|ULA|ula14|mux_ula|saida_MUX~1_combout\)

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0010001000100010001000100010001000100010001000100010001000100010",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl[2]~0_combout\,
	datab => \fluxo_dados|ULA|ula14|mux_ula|ALT_INV_saida_MUX~1_combout\,
	combout => \fluxo_dados|ULA|resultado_final[14]~14_combout\);

\fluxo_dados|regEXMEM1|DOUT[51]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|ULA|resultado_final[14]~14_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regEXMEM1|DOUT\(51));

\fluxo_dados|regMEMWB1|DOUT[19]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regEXMEM1|DOUT\(51),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regMEMWB1|DOUT\(19));

\fluxo_dados|mux_ULA_mem|saida_MUX[14]~14\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|mux_ULA_mem|saida_MUX[14]~14_combout\ = ( \fluxo_dados|regMEMWB1|DOUT\(19) & ( (!\fluxo_dados|regMEMWB1|DOUT\(103) & ((!\fluxo_dados|regMEMWB1|DOUT\(102)) # ((\fluxo_dados|regMEMWB1|DOUT\(51))))) # (\fluxo_dados|regMEMWB1|DOUT\(103) & 
-- (((\fluxo_dados|regMEMWB1|DOUT\(83))))) ) ) # ( !\fluxo_dados|regMEMWB1|DOUT\(19) & ( (!\fluxo_dados|regMEMWB1|DOUT\(103) & (\fluxo_dados|regMEMWB1|DOUT\(102) & (\fluxo_dados|regMEMWB1|DOUT\(51)))) # (\fluxo_dados|regMEMWB1|DOUT\(103) & 
-- (((\fluxo_dados|regMEMWB1|DOUT\(83))))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000001001010111100010101101111100000010010101111000101011011111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(103),
	datab => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(102),
	datac => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(51),
	datad => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(83),
	datae => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(19),
	combout => \fluxo_dados|mux_ULA_mem|saida_MUX[14]~14_combout\);

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a14\ : cyclonev_ram_block
-- pragma translate_off
GENERIC MAP (
	mem_init0 => "00000000",
	clk0_core_clock_enable => "ena0",
	data_interleave_offset_in_bits => 1,
	data_interleave_width_in_bits => 1,
	init_file => "db/ProcessadorMIPS.ram0_bancoRegistradoresArqRegReg_fdb8a76e.hdl.mif",
	init_file_layout => "port_b",
	logical_ram_name => "Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|altsyncram:registrador_rtl_1|altsyncram_h8q1:auto_generated|ALTSYNCRAM",
	mixed_port_feed_through_mode => "dont_care",
	operation_mode => "dual_port",
	port_a_address_clear => "none",
	port_a_address_width => 5,
	port_a_byte_enable_clock => "none",
	port_a_data_out_clear => "none",
	port_a_data_out_clock => "none",
	port_a_data_width => 1,
	port_a_first_address => 0,
	port_a_first_bit_number => 14,
	port_a_last_address => 31,
	port_a_logical_ram_depth => 32,
	port_a_logical_ram_width => 32,
	port_a_read_during_write_mode => "new_data_no_nbe_read",
	port_b_address_clear => "none",
	port_b_address_clock => "clock1",
	port_b_address_width => 5,
	port_b_data_out_clear => "none",
	port_b_data_out_clock => "none",
	port_b_data_width => 1,
	port_b_first_address => 0,
	port_b_first_bit_number => 14,
	port_b_last_address => 31,
	port_b_logical_ram_depth => 32,
	port_b_logical_ram_width => 32,
	port_b_read_during_write_mode => "new_data_no_nbe_read",
	port_b_read_enable_clock => "clock1",
	ram_block_type => "M20K")
-- pragma translate_on
PORT MAP (
	portawe => \fluxo_dados|regMEMWB1|DOUT\(101),
	portbre => VCC,
	clk0 => \CLOCK_50~input_o\,
	clk1 => \CLOCK_50~input_o\,
	ena0 => \fluxo_dados|regMEMWB1|DOUT\(101),
	portadatain => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a14_PORTADATAIN_bus\,
	portaaddr => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a14_PORTAADDR_bus\,
	portbaddr => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a14_PORTBADDR_bus\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	portbdataout => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a14_PORTBDATAOUT_bus\);

\fluxo_dados|bancoRegs|registrador_rtl_1_bypass[40]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => VCC,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(40));

\fluxo_dados|bancoRegs|registrador_rtl_1_bypass[39]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|mux_ULA_mem|saida_MUX[14]~14_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(39));

\fluxo_dados|bancoRegs|saidaA[14]~14\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|bancoRegs|saidaA[14]~14_combout\ = ( \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(39) & ( (!\fluxo_dados|bancoRegs|Equal1~0_combout\ & (((!\fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(40)) # 
-- (\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a14~portbdataout\)) # (\fluxo_dados|bancoRegs|registrador~40_combout\))) ) ) # ( !\fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(39) & ( (!\fluxo_dados|bancoRegs|registrador~40_combout\ 
-- & (!\fluxo_dados|bancoRegs|Equal1~0_combout\ & (\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a14~portbdataout\ & \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(40)))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000001000110011000100110000000000000010001100110001001100",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|bancoRegs|ALT_INV_registrador~40_combout\,
	datab => \fluxo_dados|bancoRegs|ALT_INV_Equal1~0_combout\,
	datac => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a14~portbdataout\,
	datad => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(40),
	datae => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(39),
	combout => \fluxo_dados|bancoRegs|saidaA[14]~14_combout\);

\fluxo_dados|regIDEX1|DOUT[88]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|bancoRegs|saidaA[14]~14_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(88));

\fluxo_dados|mux_PC|saida_MUX[14]~16\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|mux_PC|saida_MUX[14]~16_combout\ = ( \fluxo_dados|PC_entity|DOUT[5]~0_combout\ & ( \fluxo_dados|mux_PC|saida_MUX[22]~3_combout\ & ( \fluxo_dados|regIFID1|DOUT\(15) ) ) ) # ( !\fluxo_dados|PC_entity|DOUT[5]~0_combout\ & ( 
-- \fluxo_dados|mux_PC|saida_MUX[22]~3_combout\ & ( \fluxo_dados|regIDEX1|DOUT\(88) ) ) ) # ( \fluxo_dados|PC_entity|DOUT[5]~0_combout\ & ( !\fluxo_dados|mux_PC|saida_MUX[22]~3_combout\ & ( \fluxo_dados|PC_Soma_Constante|Add0~49_sumout\ ) ) ) # ( 
-- !\fluxo_dados|PC_entity|DOUT[5]~0_combout\ & ( !\fluxo_dados|mux_PC|saida_MUX[22]~3_combout\ & ( \fluxo_dados|Add0~49_sumout\ ) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0011001100110011010101010101010100000000111111110000111100001111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~49_sumout\,
	datab => \fluxo_dados|ALT_INV_Add0~49_sumout\,
	datac => \fluxo_dados|regIFID1|ALT_INV_DOUT\(15),
	datad => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(88),
	datae => \fluxo_dados|PC_entity|ALT_INV_DOUT[5]~0_combout\,
	dataf => \fluxo_dados|mux_PC|ALT_INV_saida_MUX[22]~3_combout\,
	combout => \fluxo_dados|mux_PC|saida_MUX[14]~16_combout\);

\fluxo_dados|PC_entity|DOUT[14]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|mux_PC|saida_MUX[14]~16_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|PC_entity|DOUT\(14));

\fluxo_dados|PC_Soma_Constante|Add0~49\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|PC_Soma_Constante|Add0~49_sumout\ = SUM(( \fluxo_dados|PC_entity|DOUT\(14) ) + ( GND ) + ( \fluxo_dados|PC_Soma_Constante|Add0~46\ ))
-- \fluxo_dados|PC_Soma_Constante|Add0~50\ = CARRY(( \fluxo_dados|PC_entity|DOUT\(14) ) + ( GND ) + ( \fluxo_dados|PC_Soma_Constante|Add0~46\ ))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000000000111111111111111100000000000000000000000011111111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	datad => \fluxo_dados|PC_entity|ALT_INV_DOUT\(14),
	cin => \fluxo_dados|PC_Soma_Constante|Add0~46\,
	sumout => \fluxo_dados|PC_Soma_Constante|Add0~49_sumout\,
	cout => \fluxo_dados|PC_Soma_Constante|Add0~50\);

\fluxo_dados|regIFID1|DOUT[46]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|PC_Soma_Constante|Add0~49_sumout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIFID1|DOUT\(46));

\fluxo_dados|regIDEX1|DOUT[120]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regIFID1|DOUT\(46),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(120));

\fluxo_dados|Add0~53\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|Add0~53_sumout\ = SUM(( \fluxo_dados|regIDEX1|DOUT\(41) ) + ( \fluxo_dados|regIDEX1|DOUT\(121) ) + ( \fluxo_dados|Add0~50\ ))
-- \fluxo_dados|Add0~54\ = CARRY(( \fluxo_dados|regIDEX1|DOUT\(41) ) + ( \fluxo_dados|regIDEX1|DOUT\(121) ) + ( \fluxo_dados|Add0~50\ ))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000000000111111110000000000000000000000000000000011111111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	datad => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(41),
	dataf => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(121),
	cin => \fluxo_dados|Add0~50\,
	sumout => \fluxo_dados|Add0~53_sumout\,
	cout => \fluxo_dados|Add0~54\);

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a15\ : cyclonev_ram_block
-- pragma translate_off
GENERIC MAP (
	mem_init0 => "00000000",
	clk0_core_clock_enable => "ena0",
	data_interleave_offset_in_bits => 1,
	data_interleave_width_in_bits => 1,
	init_file => "db/ProcessadorMIPS.ram0_bancoRegistradoresArqRegReg_fdb8a76e.hdl.mif",
	init_file_layout => "port_b",
	logical_ram_name => "Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|altsyncram:registrador_rtl_0|altsyncram_h8q1:auto_generated|ALTSYNCRAM",
	mixed_port_feed_through_mode => "dont_care",
	operation_mode => "dual_port",
	port_a_address_clear => "none",
	port_a_address_width => 5,
	port_a_byte_enable_clock => "none",
	port_a_data_out_clear => "none",
	port_a_data_out_clock => "none",
	port_a_data_width => 1,
	port_a_first_address => 0,
	port_a_first_bit_number => 15,
	port_a_last_address => 31,
	port_a_logical_ram_depth => 32,
	port_a_logical_ram_width => 32,
	port_a_read_during_write_mode => "new_data_no_nbe_read",
	port_b_address_clear => "none",
	port_b_address_clock => "clock1",
	port_b_address_width => 5,
	port_b_data_out_clear => "none",
	port_b_data_out_clock => "none",
	port_b_data_width => 1,
	port_b_first_address => 0,
	port_b_first_bit_number => 15,
	port_b_last_address => 31,
	port_b_logical_ram_depth => 32,
	port_b_logical_ram_width => 32,
	port_b_read_during_write_mode => "new_data_no_nbe_read",
	port_b_read_enable_clock => "clock1",
	ram_block_type => "M20K")
-- pragma translate_on
PORT MAP (
	portawe => \fluxo_dados|regMEMWB1|DOUT\(101),
	portbre => VCC,
	clk0 => \CLOCK_50~input_o\,
	clk1 => \CLOCK_50~input_o\,
	ena0 => \fluxo_dados|regMEMWB1|DOUT\(101),
	portadatain => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a15_PORTADATAIN_bus\,
	portaaddr => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a15_PORTAADDR_bus\,
	portbaddr => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a15_PORTBADDR_bus\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	portbdataout => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a15_PORTBDATAOUT_bus\);

\fluxo_dados|bancoRegs|registrador_rtl_0_bypass[42]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => VCC,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(42));

\fluxo_dados|bancoRegs|registrador_rtl_0_bypass[41]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|mux_ULA_mem|saida_MUX[15]~15_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(41));

\fluxo_dados|bancoRegs|saidaB[15]~15\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|bancoRegs|saidaB[15]~15_combout\ = ( \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(41) & ( (!\fluxo_dados|bancoRegs|Equal0~0_combout\ & (((!\fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(42)) # 
-- (\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a15~portbdataout\)) # (\fluxo_dados|bancoRegs|registrador~43_combout\))) ) ) # ( !\fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(41) & ( (!\fluxo_dados|bancoRegs|registrador~43_combout\ 
-- & (!\fluxo_dados|bancoRegs|Equal0~0_combout\ & (\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a15~portbdataout\ & \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(42)))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000001000110011000100110000000000000010001100110001001100",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|bancoRegs|ALT_INV_registrador~43_combout\,
	datab => \fluxo_dados|bancoRegs|ALT_INV_Equal0~0_combout\,
	datac => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a15~portbdataout\,
	datad => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(42),
	datae => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(41),
	combout => \fluxo_dados|bancoRegs|saidaB[15]~15_combout\);

\fluxo_dados|regIDEX1|DOUT[57]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|bancoRegs|saidaB[15]~15_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(57));

\fluxo_dados|regEXMEM1|DOUT[20]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regIDEX1|DOUT\(57),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regEXMEM1|DOUT\(20));

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a15\ : cyclonev_ram_block
-- pragma translate_off
GENERIC MAP (
	data_interleave_offset_in_bits => 1,
	data_interleave_width_in_bits => 1,
	logical_ram_name => "Fluxo_Dados:fluxo_dados|RAMMIPS:RAM|altsyncram:memRAM_rtl_0|altsyncram_60q1:auto_generated|ALTSYNCRAM",
	mixed_port_feed_through_mode => "old",
	operation_mode => "dual_port",
	port_a_address_clear => "none",
	port_a_address_width => 6,
	port_a_byte_enable_clock => "none",
	port_a_data_out_clear => "none",
	port_a_data_out_clock => "none",
	port_a_data_width => 1,
	port_a_first_address => 0,
	port_a_first_bit_number => 15,
	port_a_last_address => 63,
	port_a_logical_ram_depth => 64,
	port_a_logical_ram_width => 32,
	port_a_read_during_write_mode => "new_data_no_nbe_read",
	port_b_address_clear => "none",
	port_b_address_clock => "clock0",
	port_b_address_width => 6,
	port_b_data_out_clear => "none",
	port_b_data_out_clock => "none",
	port_b_data_width => 1,
	port_b_first_address => 0,
	port_b_first_bit_number => 15,
	port_b_last_address => 63,
	port_b_logical_ram_depth => 64,
	port_b_logical_ram_width => 32,
	port_b_read_during_write_mode => "new_data_no_nbe_read",
	port_b_read_enable_clock => "clock0",
	ram_block_type => "M20K")
-- pragma translate_on
PORT MAP (
	portawe => \UC|Equal14~0_combout\,
	portbre => \UC|Equal5~0_combout\,
	clk0 => \CLOCK_50~input_o\,
	portadatain => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a15_PORTADATAIN_bus\,
	portaaddr => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a15_PORTAADDR_bus\,
	portbaddr => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a15_PORTBADDR_bus\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	portbdataout => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a15_PORTBDATAOUT_bus\);

\fluxo_dados|regMEMWB1|DOUT[52]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a15~portbdataout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regMEMWB1|DOUT\(52));

\fluxo_dados|regEXMEM1|DOUT[84]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regIDEX1|DOUT\(121),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regEXMEM1|DOUT\(84));

\fluxo_dados|regMEMWB1|DOUT[84]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regEXMEM1|DOUT\(84),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regMEMWB1|DOUT\(84));

\fluxo_dados|ULA|ula14|mux_ula|saida_MUX~0\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula14|mux_ula|saida_MUX~0_combout\ = (\fluxo_dados|regIDEX1|DOUT\(88) & (!\fluxo_dados|UC_ULA|ula_ctrl[3]~3_combout\ $ (!\fluxo_dados|mux_rt_imediato|saida_MUX[14]~14_combout\)))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0001001000010010000100100001001000010010000100100001001000010010",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl[3]~3_combout\,
	datab => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(88),
	datac => \fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[14]~14_combout\,
	combout => \fluxo_dados|ULA|ula14|mux_ula|saida_MUX~0_combout\);

\fluxo_dados|mux_rt_imediato|saida_MUX[15]~15\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|mux_rt_imediato|saida_MUX[15]~15_combout\ = (!\fluxo_dados|regIDEX1|DOUT\(140) & ((\fluxo_dados|regIDEX1|DOUT\(57)))) # (\fluxo_dados|regIDEX1|DOUT\(140) & (\fluxo_dados|regIDEX1|DOUT\(41)))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0001101100011011000110110001101100011011000110110001101100011011",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(140),
	datab => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(41),
	datac => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(57),
	combout => \fluxo_dados|mux_rt_imediato|saida_MUX[15]~15_combout\);

\fluxo_dados|ULA|ula15|mux_inverteB|saida_MUX~0\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula15|mux_inverteB|saida_MUX~0_combout\ = !\fluxo_dados|UC_ULA|ula_ctrl[3]~3_combout\ $ (!\fluxo_dados|mux_rt_imediato|saida_MUX[15]~15_combout\)

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0110011001100110011001100110011001100110011001100110011001100110",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl[3]~3_combout\,
	datab => \fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[15]~15_combout\,
	combout => \fluxo_dados|ULA|ula15|mux_inverteB|saida_MUX~0_combout\);

\fluxo_dados|ULA|ula15|mux_ula|saida_MUX~1\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula15|mux_ula|saida_MUX~1_combout\ = ( \fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\ & ( (\fluxo_dados|ULA|ula15|mux_inverteB|saida_MUX~0_combout\ & ((!\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & 
-- (\fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\)) # (\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & ((\fluxo_dados|regIDEX1|DOUT\(89)))))) ) ) # ( !\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\ & ( (!\fluxo_dados|regIDEX1|DOUT\(89) & 
-- (!\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & (!\fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\ $ (\fluxo_dados|ULA|ula15|mux_inverteB|saida_MUX~0_combout\)))) # (\fluxo_dados|regIDEX1|DOUT\(89) & 
-- (((\fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\ & !\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\)) # (\fluxo_dados|ULA|ula15|mux_inverteB|saida_MUX~0_combout\))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "1001011100000011000001010000001110010111000000110000010100000011",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|ULA|ula0|mux_ula|ALT_INV_Equal0~0_combout\,
	datab => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(89),
	datac => \fluxo_dados|ULA|ula15|mux_inverteB|ALT_INV_saida_MUX~0_combout\,
	datad => \fluxo_dados|ULA|ula30|mux_ula|ALT_INV_saida_MUX~0_combout\,
	datae => \fluxo_dados|ULA|ula30|mux_ula|ALT_INV_saida_MUX~1_combout\,
	combout => \fluxo_dados|ULA|ula15|mux_ula|saida_MUX~1_combout\);

\fluxo_dados|ULA|ula15|mux_ula|saida_MUX~0\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula15|mux_ula|saida_MUX~0_combout\ = ( \fluxo_dados|ULA|ula14|mux_ula|saida_MUX~0_combout\ & ( \fluxo_dados|ULA|ula15|mux_ula|saida_MUX~1_combout\ & ( ((!\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\) # 
-- (\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\)) # (\fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\) ) ) ) # ( !\fluxo_dados|ULA|ula14|mux_ula|saida_MUX~0_combout\ & ( \fluxo_dados|ULA|ula15|mux_ula|saida_MUX~1_combout\ & ( 
-- (((!\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\ & \fluxo_dados|ULA|ula14|soma_sub|saida_xor2~combout\)) # (\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\)) # (\fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\) ) ) ) # ( 
-- !\fluxo_dados|ULA|ula14|mux_ula|saida_MUX~0_combout\ & ( !\fluxo_dados|ULA|ula15|mux_ula|saida_MUX~1_combout\ & ( (!\fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\ & (!\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & 
-- (!\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\ & !\fluxo_dados|ULA|ula14|soma_sub|saida_xor2~combout\))) ) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "1000000000000000000000000000000001110111111101111111011111110111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|ULA|ula0|mux_ula|ALT_INV_Equal0~0_combout\,
	datab => \fluxo_dados|ULA|ula30|mux_ula|ALT_INV_saida_MUX~0_combout\,
	datac => \fluxo_dados|ULA|ula30|mux_ula|ALT_INV_saida_MUX~1_combout\,
	datad => \fluxo_dados|ULA|ula14|soma_sub|ALT_INV_saida_xor2~combout\,
	datae => \fluxo_dados|ULA|ula14|mux_ula|ALT_INV_saida_MUX~0_combout\,
	dataf => \fluxo_dados|ULA|ula15|mux_ula|ALT_INV_saida_MUX~1_combout\,
	combout => \fluxo_dados|ULA|ula15|mux_ula|saida_MUX~0_combout\);

\fluxo_dados|ULA|resultado_final[15]~15\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|resultado_final[15]~15_combout\ = (!\fluxo_dados|UC_ULA|ula_ctrl[2]~0_combout\ & \fluxo_dados|ULA|ula15|mux_ula|saida_MUX~0_combout\)

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0010001000100010001000100010001000100010001000100010001000100010",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl[2]~0_combout\,
	datab => \fluxo_dados|ULA|ula15|mux_ula|ALT_INV_saida_MUX~0_combout\,
	combout => \fluxo_dados|ULA|resultado_final[15]~15_combout\);

\fluxo_dados|regEXMEM1|DOUT[52]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|ULA|resultado_final[15]~15_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regEXMEM1|DOUT\(52));

\fluxo_dados|regMEMWB1|DOUT[20]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regEXMEM1|DOUT\(52),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regMEMWB1|DOUT\(20));

\fluxo_dados|mux_ULA_mem|saida_MUX[15]~15\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|mux_ULA_mem|saida_MUX[15]~15_combout\ = ( \fluxo_dados|regMEMWB1|DOUT\(20) & ( (!\fluxo_dados|regMEMWB1|DOUT\(103) & ((!\fluxo_dados|regMEMWB1|DOUT\(102)) # ((\fluxo_dados|regMEMWB1|DOUT\(52))))) # (\fluxo_dados|regMEMWB1|DOUT\(103) & 
-- (((\fluxo_dados|regMEMWB1|DOUT\(84))))) ) ) # ( !\fluxo_dados|regMEMWB1|DOUT\(20) & ( (!\fluxo_dados|regMEMWB1|DOUT\(103) & (\fluxo_dados|regMEMWB1|DOUT\(102) & (\fluxo_dados|regMEMWB1|DOUT\(52)))) # (\fluxo_dados|regMEMWB1|DOUT\(103) & 
-- (((\fluxo_dados|regMEMWB1|DOUT\(84))))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000001001010111100010101101111100000010010101111000101011011111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(103),
	datab => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(102),
	datac => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(52),
	datad => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(84),
	datae => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(20),
	combout => \fluxo_dados|mux_ULA_mem|saida_MUX[15]~15_combout\);

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a15\ : cyclonev_ram_block
-- pragma translate_off
GENERIC MAP (
	mem_init0 => "00000000",
	clk0_core_clock_enable => "ena0",
	data_interleave_offset_in_bits => 1,
	data_interleave_width_in_bits => 1,
	init_file => "db/ProcessadorMIPS.ram0_bancoRegistradoresArqRegReg_fdb8a76e.hdl.mif",
	init_file_layout => "port_b",
	logical_ram_name => "Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|altsyncram:registrador_rtl_1|altsyncram_h8q1:auto_generated|ALTSYNCRAM",
	mixed_port_feed_through_mode => "dont_care",
	operation_mode => "dual_port",
	port_a_address_clear => "none",
	port_a_address_width => 5,
	port_a_byte_enable_clock => "none",
	port_a_data_out_clear => "none",
	port_a_data_out_clock => "none",
	port_a_data_width => 1,
	port_a_first_address => 0,
	port_a_first_bit_number => 15,
	port_a_last_address => 31,
	port_a_logical_ram_depth => 32,
	port_a_logical_ram_width => 32,
	port_a_read_during_write_mode => "new_data_no_nbe_read",
	port_b_address_clear => "none",
	port_b_address_clock => "clock1",
	port_b_address_width => 5,
	port_b_data_out_clear => "none",
	port_b_data_out_clock => "none",
	port_b_data_width => 1,
	port_b_first_address => 0,
	port_b_first_bit_number => 15,
	port_b_last_address => 31,
	port_b_logical_ram_depth => 32,
	port_b_logical_ram_width => 32,
	port_b_read_during_write_mode => "new_data_no_nbe_read",
	port_b_read_enable_clock => "clock1",
	ram_block_type => "M20K")
-- pragma translate_on
PORT MAP (
	portawe => \fluxo_dados|regMEMWB1|DOUT\(101),
	portbre => VCC,
	clk0 => \CLOCK_50~input_o\,
	clk1 => \CLOCK_50~input_o\,
	ena0 => \fluxo_dados|regMEMWB1|DOUT\(101),
	portadatain => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a15_PORTADATAIN_bus\,
	portaaddr => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a15_PORTAADDR_bus\,
	portbaddr => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a15_PORTBADDR_bus\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	portbdataout => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a15_PORTBDATAOUT_bus\);

\fluxo_dados|bancoRegs|registrador_rtl_1_bypass[42]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => VCC,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(42));

\fluxo_dados|bancoRegs|registrador_rtl_1_bypass[41]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|mux_ULA_mem|saida_MUX[15]~15_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(41));

\fluxo_dados|bancoRegs|saidaA[15]~15\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|bancoRegs|saidaA[15]~15_combout\ = ( \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(41) & ( (!\fluxo_dados|bancoRegs|Equal1~0_combout\ & (((!\fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(42)) # 
-- (\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a15~portbdataout\)) # (\fluxo_dados|bancoRegs|registrador~40_combout\))) ) ) # ( !\fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(41) & ( (!\fluxo_dados|bancoRegs|registrador~40_combout\ 
-- & (!\fluxo_dados|bancoRegs|Equal1~0_combout\ & (\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a15~portbdataout\ & \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(42)))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000001000110011000100110000000000000010001100110001001100",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|bancoRegs|ALT_INV_registrador~40_combout\,
	datab => \fluxo_dados|bancoRegs|ALT_INV_Equal1~0_combout\,
	datac => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a15~portbdataout\,
	datad => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(42),
	datae => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(41),
	combout => \fluxo_dados|bancoRegs|saidaA[15]~15_combout\);

\fluxo_dados|regIDEX1|DOUT[89]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|bancoRegs|saidaA[15]~15_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(89));

\fluxo_dados|mux_PC|saida_MUX[15]~17\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|mux_PC|saida_MUX[15]~17_combout\ = ( \fluxo_dados|PC_entity|DOUT[5]~0_combout\ & ( \fluxo_dados|mux_PC|saida_MUX[22]~3_combout\ & ( \fluxo_dados|regIFID1|DOUT\(15) ) ) ) # ( !\fluxo_dados|PC_entity|DOUT[5]~0_combout\ & ( 
-- \fluxo_dados|mux_PC|saida_MUX[22]~3_combout\ & ( \fluxo_dados|regIDEX1|DOUT\(89) ) ) ) # ( \fluxo_dados|PC_entity|DOUT[5]~0_combout\ & ( !\fluxo_dados|mux_PC|saida_MUX[22]~3_combout\ & ( \fluxo_dados|PC_Soma_Constante|Add0~53_sumout\ ) ) ) # ( 
-- !\fluxo_dados|PC_entity|DOUT[5]~0_combout\ & ( !\fluxo_dados|mux_PC|saida_MUX[22]~3_combout\ & ( \fluxo_dados|Add0~53_sumout\ ) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0011001100110011010101010101010100000000111111110000111100001111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~53_sumout\,
	datab => \fluxo_dados|ALT_INV_Add0~53_sumout\,
	datac => \fluxo_dados|regIFID1|ALT_INV_DOUT\(15),
	datad => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(89),
	datae => \fluxo_dados|PC_entity|ALT_INV_DOUT[5]~0_combout\,
	dataf => \fluxo_dados|mux_PC|ALT_INV_saida_MUX[22]~3_combout\,
	combout => \fluxo_dados|mux_PC|saida_MUX[15]~17_combout\);

\fluxo_dados|PC_entity|DOUT[15]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|mux_PC|saida_MUX[15]~17_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|PC_entity|DOUT\(15));

\fluxo_dados|PC_Soma_Constante|Add0~53\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|PC_Soma_Constante|Add0~53_sumout\ = SUM(( \fluxo_dados|PC_entity|DOUT\(15) ) + ( GND ) + ( \fluxo_dados|PC_Soma_Constante|Add0~50\ ))
-- \fluxo_dados|PC_Soma_Constante|Add0~54\ = CARRY(( \fluxo_dados|PC_entity|DOUT\(15) ) + ( GND ) + ( \fluxo_dados|PC_Soma_Constante|Add0~50\ ))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000000000111111111111111100000000000000000000000011111111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	datad => \fluxo_dados|PC_entity|ALT_INV_DOUT\(15),
	cin => \fluxo_dados|PC_Soma_Constante|Add0~50\,
	sumout => \fluxo_dados|PC_Soma_Constante|Add0~53_sumout\,
	cout => \fluxo_dados|PC_Soma_Constante|Add0~54\);

\fluxo_dados|regIFID1|DOUT[47]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|PC_Soma_Constante|Add0~53_sumout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIFID1|DOUT\(47));

\fluxo_dados|regIDEX1|DOUT[121]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regIFID1|DOUT\(47),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(121));

\fluxo_dados|Add0~57\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|Add0~57_sumout\ = SUM(( \fluxo_dados|regIDEX1|DOUT\(24) ) + ( \fluxo_dados|regIDEX1|DOUT\(122) ) + ( \fluxo_dados|Add0~54\ ))
-- \fluxo_dados|Add0~58\ = CARRY(( \fluxo_dados|regIDEX1|DOUT\(24) ) + ( \fluxo_dados|regIDEX1|DOUT\(122) ) + ( \fluxo_dados|Add0~54\ ))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000000000111111110000000000000000000000000000000011111111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	datad => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(24),
	dataf => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(122),
	cin => \fluxo_dados|Add0~54\,
	sumout => \fluxo_dados|Add0~57_sumout\,
	cout => \fluxo_dados|Add0~58\);

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a16\ : cyclonev_ram_block
-- pragma translate_off
GENERIC MAP (
	mem_init0 => "00000000",
	clk0_core_clock_enable => "ena0",
	data_interleave_offset_in_bits => 1,
	data_interleave_width_in_bits => 1,
	init_file => "db/ProcessadorMIPS.ram0_bancoRegistradoresArqRegReg_fdb8a76e.hdl.mif",
	init_file_layout => "port_b",
	logical_ram_name => "Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|altsyncram:registrador_rtl_0|altsyncram_h8q1:auto_generated|ALTSYNCRAM",
	mixed_port_feed_through_mode => "dont_care",
	operation_mode => "dual_port",
	port_a_address_clear => "none",
	port_a_address_width => 5,
	port_a_byte_enable_clock => "none",
	port_a_data_out_clear => "none",
	port_a_data_out_clock => "none",
	port_a_data_width => 1,
	port_a_first_address => 0,
	port_a_first_bit_number => 16,
	port_a_last_address => 31,
	port_a_logical_ram_depth => 32,
	port_a_logical_ram_width => 32,
	port_a_read_during_write_mode => "new_data_no_nbe_read",
	port_b_address_clear => "none",
	port_b_address_clock => "clock1",
	port_b_address_width => 5,
	port_b_data_out_clear => "none",
	port_b_data_out_clock => "none",
	port_b_data_width => 1,
	port_b_first_address => 0,
	port_b_first_bit_number => 16,
	port_b_last_address => 31,
	port_b_logical_ram_depth => 32,
	port_b_logical_ram_width => 32,
	port_b_read_during_write_mode => "new_data_no_nbe_read",
	port_b_read_enable_clock => "clock1",
	ram_block_type => "M20K")
-- pragma translate_on
PORT MAP (
	portawe => \fluxo_dados|regMEMWB1|DOUT\(101),
	portbre => VCC,
	clk0 => \CLOCK_50~input_o\,
	clk1 => \CLOCK_50~input_o\,
	ena0 => \fluxo_dados|regMEMWB1|DOUT\(101),
	portadatain => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a16_PORTADATAIN_bus\,
	portaaddr => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a16_PORTAADDR_bus\,
	portbaddr => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a16_PORTBADDR_bus\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	portbdataout => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a16_PORTBDATAOUT_bus\);

\fluxo_dados|bancoRegs|registrador_rtl_0_bypass[44]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => VCC,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(44));

\fluxo_dados|bancoRegs|registrador_rtl_0_bypass[43]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|mux_ULA_mem|saida_MUX[16]~16_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(43));

\fluxo_dados|bancoRegs|saidaB[16]~16\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|bancoRegs|saidaB[16]~16_combout\ = ( \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(43) & ( (!\fluxo_dados|bancoRegs|Equal0~0_combout\ & (((!\fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(44)) # 
-- (\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a16~portbdataout\)) # (\fluxo_dados|bancoRegs|registrador~43_combout\))) ) ) # ( !\fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(43) & ( (!\fluxo_dados|bancoRegs|registrador~43_combout\ 
-- & (!\fluxo_dados|bancoRegs|Equal0~0_combout\ & (\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a16~portbdataout\ & \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(44)))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000001000110011000100110000000000000010001100110001001100",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|bancoRegs|ALT_INV_registrador~43_combout\,
	datab => \fluxo_dados|bancoRegs|ALT_INV_Equal0~0_combout\,
	datac => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a16~portbdataout\,
	datad => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(44),
	datae => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(43),
	combout => \fluxo_dados|bancoRegs|saidaB[16]~16_combout\);

\fluxo_dados|regIDEX1|DOUT[58]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|bancoRegs|saidaB[16]~16_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(58));

\fluxo_dados|regEXMEM1|DOUT[21]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regIDEX1|DOUT\(58),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regEXMEM1|DOUT\(21));

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a16\ : cyclonev_ram_block
-- pragma translate_off
GENERIC MAP (
	data_interleave_offset_in_bits => 1,
	data_interleave_width_in_bits => 1,
	logical_ram_name => "Fluxo_Dados:fluxo_dados|RAMMIPS:RAM|altsyncram:memRAM_rtl_0|altsyncram_60q1:auto_generated|ALTSYNCRAM",
	mixed_port_feed_through_mode => "old",
	operation_mode => "dual_port",
	port_a_address_clear => "none",
	port_a_address_width => 6,
	port_a_byte_enable_clock => "none",
	port_a_data_out_clear => "none",
	port_a_data_out_clock => "none",
	port_a_data_width => 1,
	port_a_first_address => 0,
	port_a_first_bit_number => 16,
	port_a_last_address => 63,
	port_a_logical_ram_depth => 64,
	port_a_logical_ram_width => 32,
	port_a_read_during_write_mode => "new_data_no_nbe_read",
	port_b_address_clear => "none",
	port_b_address_clock => "clock0",
	port_b_address_width => 6,
	port_b_data_out_clear => "none",
	port_b_data_out_clock => "none",
	port_b_data_width => 1,
	port_b_first_address => 0,
	port_b_first_bit_number => 16,
	port_b_last_address => 63,
	port_b_logical_ram_depth => 64,
	port_b_logical_ram_width => 32,
	port_b_read_during_write_mode => "new_data_no_nbe_read",
	port_b_read_enable_clock => "clock0",
	ram_block_type => "M20K")
-- pragma translate_on
PORT MAP (
	portawe => \UC|Equal14~0_combout\,
	portbre => \UC|Equal5~0_combout\,
	clk0 => \CLOCK_50~input_o\,
	portadatain => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a16_PORTADATAIN_bus\,
	portaaddr => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a16_PORTAADDR_bus\,
	portbaddr => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a16_PORTBADDR_bus\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	portbdataout => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a16_PORTBDATAOUT_bus\);

\fluxo_dados|regMEMWB1|DOUT[53]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a16~portbdataout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regMEMWB1|DOUT\(53));

\fluxo_dados|regEXMEM1|DOUT[85]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regIDEX1|DOUT\(122),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regEXMEM1|DOUT\(85));

\fluxo_dados|regMEMWB1|DOUT[85]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regEXMEM1|DOUT\(85),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regMEMWB1|DOUT\(85));

\fluxo_dados|mux_rt_imediato|saida_MUX[16]~16\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|mux_rt_imediato|saida_MUX[16]~16_combout\ = (!\fluxo_dados|regIDEX1|DOUT\(140) & ((\fluxo_dados|regIDEX1|DOUT\(58)))) # (\fluxo_dados|regIDEX1|DOUT\(140) & (\fluxo_dados|regIDEX1|DOUT\(41)))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0001101100011011000110110001101100011011000110110001101100011011",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(140),
	datab => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(41),
	datac => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(58),
	combout => \fluxo_dados|mux_rt_imediato|saida_MUX[16]~16_combout\);

\fluxo_dados|ULA|ula16|mux_inverteB|saida_MUX~0\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula16|mux_inverteB|saida_MUX~0_combout\ = !\fluxo_dados|UC_ULA|ula_ctrl[3]~3_combout\ $ (!\fluxo_dados|mux_rt_imediato|saida_MUX[16]~16_combout\)

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0110011001100110011001100110011001100110011001100110011001100110",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl[3]~3_combout\,
	datab => \fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[16]~16_combout\,
	combout => \fluxo_dados|ULA|ula16|mux_inverteB|saida_MUX~0_combout\);

\fluxo_dados|ULA|ula16|mux_ula|saida_MUX~1\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula16|mux_ula|saida_MUX~1_combout\ = ( \fluxo_dados|regIDEX1|DOUT\(89) & ( \fluxo_dados|ULA|ula15|mux_inverteB|saida_MUX~0_combout\ & ( (!\fluxo_dados|regIDEX1|DOUT\(90) & (!\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & 
-- (!\fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\ $ (\fluxo_dados|ULA|ula16|mux_inverteB|saida_MUX~0_combout\)))) # (\fluxo_dados|regIDEX1|DOUT\(90) & (((\fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\ & 
-- !\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\)) # (\fluxo_dados|ULA|ula16|mux_inverteB|saida_MUX~0_combout\))) ) ) ) # ( !\fluxo_dados|regIDEX1|DOUT\(89) & ( \fluxo_dados|ULA|ula15|mux_inverteB|saida_MUX~0_combout\ & ( 
-- (!\fluxo_dados|regIDEX1|DOUT\(90) & (!\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & (!\fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\ $ (\fluxo_dados|ULA|ula16|mux_inverteB|saida_MUX~0_combout\)))) # (\fluxo_dados|regIDEX1|DOUT\(90) & 
-- (((\fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\ & !\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\)) # (\fluxo_dados|ULA|ula16|mux_inverteB|saida_MUX~0_combout\))) ) ) ) # ( \fluxo_dados|regIDEX1|DOUT\(89) & ( 
-- !\fluxo_dados|ULA|ula15|mux_inverteB|saida_MUX~0_combout\ & ( (!\fluxo_dados|regIDEX1|DOUT\(90) & (!\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & (!\fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\ $ 
-- (\fluxo_dados|ULA|ula16|mux_inverteB|saida_MUX~0_combout\)))) # (\fluxo_dados|regIDEX1|DOUT\(90) & (((\fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\ & !\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\)) # 
-- (\fluxo_dados|ULA|ula16|mux_inverteB|saida_MUX~0_combout\))) ) ) ) # ( !\fluxo_dados|regIDEX1|DOUT\(89) & ( !\fluxo_dados|ULA|ula15|mux_inverteB|saida_MUX~0_combout\ & ( (!\fluxo_dados|regIDEX1|DOUT\(90) & 
-- (((\fluxo_dados|ULA|ula16|mux_inverteB|saida_MUX~0_combout\ & !\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\)))) # (\fluxo_dados|regIDEX1|DOUT\(90) & ((!\fluxo_dados|ULA|ula16|mux_inverteB|saida_MUX~0_combout\ & 
-- ((!\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\))) # (\fluxo_dados|ULA|ula16|mux_inverteB|saida_MUX~0_combout\ & ((\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\) # (\fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\))))) ) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0011110100000011100101110000001110010111000000111001011100000011",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|ULA|ula0|mux_ula|ALT_INV_Equal0~0_combout\,
	datab => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(90),
	datac => \fluxo_dados|ULA|ula16|mux_inverteB|ALT_INV_saida_MUX~0_combout\,
	datad => \fluxo_dados|ULA|ula30|mux_ula|ALT_INV_saida_MUX~0_combout\,
	datae => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(89),
	dataf => \fluxo_dados|ULA|ula15|mux_inverteB|ALT_INV_saida_MUX~0_combout\,
	combout => \fluxo_dados|ULA|ula16|mux_ula|saida_MUX~1_combout\);

\fluxo_dados|ULA|ula16|mux_ula|saida_MUX~2\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula16|mux_ula|saida_MUX~2_combout\ = ( \fluxo_dados|ULA|ula15|mux_inverteB|saida_MUX~0_combout\ & ( (!\fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\ & (((!\fluxo_dados|ULA|ula14|mux_ula|saida_MUX~0_combout\ & 
-- !\fluxo_dados|regIDEX1|DOUT\(89))) # (\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\))) ) ) # ( !\fluxo_dados|ULA|ula15|mux_inverteB|saida_MUX~0_combout\ & ( (!\fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\ & 
-- (((!\fluxo_dados|ULA|ula14|mux_ula|saida_MUX~0_combout\ & \fluxo_dados|regIDEX1|DOUT\(89))) # (\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0010001010100010101000100010001000100010101000101010001000100010",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|ULA|ula0|mux_ula|ALT_INV_Equal0~0_combout\,
	datab => \fluxo_dados|ULA|ula30|mux_ula|ALT_INV_saida_MUX~1_combout\,
	datac => \fluxo_dados|ULA|ula14|mux_ula|ALT_INV_saida_MUX~0_combout\,
	datad => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(89),
	datae => \fluxo_dados|ULA|ula15|mux_inverteB|ALT_INV_saida_MUX~0_combout\,
	combout => \fluxo_dados|ULA|ula16|mux_ula|saida_MUX~2_combout\);

\fluxo_dados|ULA|ula16|mux_ula|saida_MUX~0\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula16|mux_ula|saida_MUX~0_combout\ = ( \fluxo_dados|ULA|ula16|mux_ula|saida_MUX~1_combout\ & ( \fluxo_dados|ULA|ula16|mux_ula|saida_MUX~2_combout\ & ( (!\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & 
-- (((!\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\ & \fluxo_dados|ULA|ula14|soma_sub|saida_xor2~combout\)))) # (\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & (\fluxo_dados|ULA|ula16|mux_inverteB|saida_MUX~0_combout\)) ) ) ) # ( 
-- !\fluxo_dados|ULA|ula16|mux_ula|saida_MUX~1_combout\ & ( \fluxo_dados|ULA|ula16|mux_ula|saida_MUX~2_combout\ & ( (!\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & (!\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\ & 
-- !\fluxo_dados|ULA|ula14|soma_sub|saida_xor2~combout\)) ) ) ) # ( \fluxo_dados|ULA|ula16|mux_ula|saida_MUX~1_combout\ & ( !\fluxo_dados|ULA|ula16|mux_ula|saida_MUX~2_combout\ & ( ((!\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & 
-- !\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\)) # (\fluxo_dados|ULA|ula16|mux_inverteB|saida_MUX~0_combout\) ) ) ) # ( !\fluxo_dados|ULA|ula16|mux_ula|saida_MUX~1_combout\ & ( !\fluxo_dados|ULA|ula16|mux_ula|saida_MUX~2_combout\ & ( 
-- (\fluxo_dados|ULA|ula16|mux_inverteB|saida_MUX~0_combout\ & (!\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & \fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\)) ) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000010000000100110101011101010111000000000000000001000111010001",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|ULA|ula16|mux_inverteB|ALT_INV_saida_MUX~0_combout\,
	datab => \fluxo_dados|ULA|ula30|mux_ula|ALT_INV_saida_MUX~0_combout\,
	datac => \fluxo_dados|ULA|ula30|mux_ula|ALT_INV_saida_MUX~1_combout\,
	datad => \fluxo_dados|ULA|ula14|soma_sub|ALT_INV_saida_xor2~combout\,
	datae => \fluxo_dados|ULA|ula16|mux_ula|ALT_INV_saida_MUX~1_combout\,
	dataf => \fluxo_dados|ULA|ula16|mux_ula|ALT_INV_saida_MUX~2_combout\,
	combout => \fluxo_dados|ULA|ula16|mux_ula|saida_MUX~0_combout\);

\fluxo_dados|ULA|resultado_final[16]~16\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|resultado_final[16]~16_combout\ = (!\fluxo_dados|UC_ULA|ula_ctrl[2]~0_combout\ & (((\fluxo_dados|ULA|ula16|mux_ula|saida_MUX~0_combout\)))) # (\fluxo_dados|UC_ULA|ula_ctrl[2]~0_combout\ & 
-- (((\fluxo_dados|ULA|ula0|mux_ula|saida_MUX~2_combout\)) # (\fluxo_dados|ULA|ula0|mux_ula|saida_MUX~1_combout\)))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0001010110111111000101011011111100010101101111110001010110111111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl[2]~0_combout\,
	datab => \fluxo_dados|ULA|ula0|mux_ula|ALT_INV_saida_MUX~1_combout\,
	datac => \fluxo_dados|ULA|ula0|mux_ula|ALT_INV_saida_MUX~2_combout\,
	datad => \fluxo_dados|ULA|ula16|mux_ula|ALT_INV_saida_MUX~0_combout\,
	combout => \fluxo_dados|ULA|resultado_final[16]~16_combout\);

\fluxo_dados|regEXMEM1|DOUT[53]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|ULA|resultado_final[16]~16_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regEXMEM1|DOUT\(53));

\fluxo_dados|regMEMWB1|DOUT[21]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regEXMEM1|DOUT\(53),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regMEMWB1|DOUT\(21));

\fluxo_dados|mux_ULA_mem|saida_MUX[16]~16\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|mux_ULA_mem|saida_MUX[16]~16_combout\ = ( \fluxo_dados|regMEMWB1|DOUT\(21) & ( (!\fluxo_dados|regMEMWB1|DOUT\(103) & ((!\fluxo_dados|regMEMWB1|DOUT\(102)) # ((\fluxo_dados|regMEMWB1|DOUT\(53))))) # (\fluxo_dados|regMEMWB1|DOUT\(103) & 
-- (((\fluxo_dados|regMEMWB1|DOUT\(85))))) ) ) # ( !\fluxo_dados|regMEMWB1|DOUT\(21) & ( (!\fluxo_dados|regMEMWB1|DOUT\(103) & (\fluxo_dados|regMEMWB1|DOUT\(102) & (\fluxo_dados|regMEMWB1|DOUT\(53)))) # (\fluxo_dados|regMEMWB1|DOUT\(103) & 
-- (((\fluxo_dados|regMEMWB1|DOUT\(85))))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000001001010111100010101101111100000010010101111000101011011111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(103),
	datab => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(102),
	datac => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(53),
	datad => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(85),
	datae => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(21),
	combout => \fluxo_dados|mux_ULA_mem|saida_MUX[16]~16_combout\);

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a16\ : cyclonev_ram_block
-- pragma translate_off
GENERIC MAP (
	mem_init0 => "00000000",
	clk0_core_clock_enable => "ena0",
	data_interleave_offset_in_bits => 1,
	data_interleave_width_in_bits => 1,
	init_file => "db/ProcessadorMIPS.ram0_bancoRegistradoresArqRegReg_fdb8a76e.hdl.mif",
	init_file_layout => "port_b",
	logical_ram_name => "Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|altsyncram:registrador_rtl_1|altsyncram_h8q1:auto_generated|ALTSYNCRAM",
	mixed_port_feed_through_mode => "dont_care",
	operation_mode => "dual_port",
	port_a_address_clear => "none",
	port_a_address_width => 5,
	port_a_byte_enable_clock => "none",
	port_a_data_out_clear => "none",
	port_a_data_out_clock => "none",
	port_a_data_width => 1,
	port_a_first_address => 0,
	port_a_first_bit_number => 16,
	port_a_last_address => 31,
	port_a_logical_ram_depth => 32,
	port_a_logical_ram_width => 32,
	port_a_read_during_write_mode => "new_data_no_nbe_read",
	port_b_address_clear => "none",
	port_b_address_clock => "clock1",
	port_b_address_width => 5,
	port_b_data_out_clear => "none",
	port_b_data_out_clock => "none",
	port_b_data_width => 1,
	port_b_first_address => 0,
	port_b_first_bit_number => 16,
	port_b_last_address => 31,
	port_b_logical_ram_depth => 32,
	port_b_logical_ram_width => 32,
	port_b_read_during_write_mode => "new_data_no_nbe_read",
	port_b_read_enable_clock => "clock1",
	ram_block_type => "M20K")
-- pragma translate_on
PORT MAP (
	portawe => \fluxo_dados|regMEMWB1|DOUT\(101),
	portbre => VCC,
	clk0 => \CLOCK_50~input_o\,
	clk1 => \CLOCK_50~input_o\,
	ena0 => \fluxo_dados|regMEMWB1|DOUT\(101),
	portadatain => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a16_PORTADATAIN_bus\,
	portaaddr => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a16_PORTAADDR_bus\,
	portbaddr => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a16_PORTBADDR_bus\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	portbdataout => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a16_PORTBDATAOUT_bus\);

\fluxo_dados|bancoRegs|registrador_rtl_1_bypass[44]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => VCC,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(44));

\fluxo_dados|bancoRegs|registrador_rtl_1_bypass[43]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|mux_ULA_mem|saida_MUX[16]~16_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(43));

\fluxo_dados|bancoRegs|saidaA[16]~16\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|bancoRegs|saidaA[16]~16_combout\ = ( \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(43) & ( (!\fluxo_dados|bancoRegs|Equal1~0_combout\ & (((!\fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(44)) # 
-- (\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a16~portbdataout\)) # (\fluxo_dados|bancoRegs|registrador~40_combout\))) ) ) # ( !\fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(43) & ( (!\fluxo_dados|bancoRegs|registrador~40_combout\ 
-- & (!\fluxo_dados|bancoRegs|Equal1~0_combout\ & (\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a16~portbdataout\ & \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(44)))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000001000110011000100110000000000000010001100110001001100",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|bancoRegs|ALT_INV_registrador~40_combout\,
	datab => \fluxo_dados|bancoRegs|ALT_INV_Equal1~0_combout\,
	datac => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a16~portbdataout\,
	datad => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(44),
	datae => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(43),
	combout => \fluxo_dados|bancoRegs|saidaA[16]~16_combout\);

\fluxo_dados|regIDEX1|DOUT[90]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|bancoRegs|saidaA[16]~16_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(90));

\fluxo_dados|mux_PC|saida_MUX[16]~18\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|mux_PC|saida_MUX[16]~18_combout\ = ( \fluxo_dados|PC_entity|DOUT[5]~0_combout\ & ( \fluxo_dados|mux_PC|saida_MUX[22]~3_combout\ & ( \fluxo_dados|regIFID1|DOUT\(14) ) ) ) # ( !\fluxo_dados|PC_entity|DOUT[5]~0_combout\ & ( 
-- \fluxo_dados|mux_PC|saida_MUX[22]~3_combout\ & ( \fluxo_dados|regIDEX1|DOUT\(90) ) ) ) # ( \fluxo_dados|PC_entity|DOUT[5]~0_combout\ & ( !\fluxo_dados|mux_PC|saida_MUX[22]~3_combout\ & ( \fluxo_dados|PC_Soma_Constante|Add0~57_sumout\ ) ) ) # ( 
-- !\fluxo_dados|PC_entity|DOUT[5]~0_combout\ & ( !\fluxo_dados|mux_PC|saida_MUX[22]~3_combout\ & ( \fluxo_dados|Add0~57_sumout\ ) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0011001100110011010101010101010100000000111111110000111100001111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~57_sumout\,
	datab => \fluxo_dados|ALT_INV_Add0~57_sumout\,
	datac => \fluxo_dados|regIFID1|ALT_INV_DOUT\(14),
	datad => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(90),
	datae => \fluxo_dados|PC_entity|ALT_INV_DOUT[5]~0_combout\,
	dataf => \fluxo_dados|mux_PC|ALT_INV_saida_MUX[22]~3_combout\,
	combout => \fluxo_dados|mux_PC|saida_MUX[16]~18_combout\);

\fluxo_dados|PC_entity|DOUT[16]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|mux_PC|saida_MUX[16]~18_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|PC_entity|DOUT\(16));

\fluxo_dados|PC_Soma_Constante|Add0~57\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|PC_Soma_Constante|Add0~57_sumout\ = SUM(( \fluxo_dados|PC_entity|DOUT\(16) ) + ( GND ) + ( \fluxo_dados|PC_Soma_Constante|Add0~54\ ))
-- \fluxo_dados|PC_Soma_Constante|Add0~58\ = CARRY(( \fluxo_dados|PC_entity|DOUT\(16) ) + ( GND ) + ( \fluxo_dados|PC_Soma_Constante|Add0~54\ ))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000000000111111111111111100000000000000000000000011111111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	datad => \fluxo_dados|PC_entity|ALT_INV_DOUT\(16),
	cin => \fluxo_dados|PC_Soma_Constante|Add0~54\,
	sumout => \fluxo_dados|PC_Soma_Constante|Add0~57_sumout\,
	cout => \fluxo_dados|PC_Soma_Constante|Add0~58\);

\fluxo_dados|regIFID1|DOUT[48]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|PC_Soma_Constante|Add0~57_sumout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIFID1|DOUT\(48));

\fluxo_dados|regIDEX1|DOUT[122]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regIFID1|DOUT\(48),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(122));

\fluxo_dados|Add0~61\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|Add0~61_sumout\ = SUM(( \fluxo_dados|regIDEX1|DOUT\(41) ) + ( \fluxo_dados|regIDEX1|DOUT\(123) ) + ( \fluxo_dados|Add0~58\ ))
-- \fluxo_dados|Add0~62\ = CARRY(( \fluxo_dados|regIDEX1|DOUT\(41) ) + ( \fluxo_dados|regIDEX1|DOUT\(123) ) + ( \fluxo_dados|Add0~58\ ))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000000000111111110000000000000000000000000000000011111111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	datad => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(41),
	dataf => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(123),
	cin => \fluxo_dados|Add0~58\,
	sumout => \fluxo_dados|Add0~61_sumout\,
	cout => \fluxo_dados|Add0~62\);

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a17\ : cyclonev_ram_block
-- pragma translate_off
GENERIC MAP (
	mem_init0 => "00000000",
	clk0_core_clock_enable => "ena0",
	data_interleave_offset_in_bits => 1,
	data_interleave_width_in_bits => 1,
	init_file => "db/ProcessadorMIPS.ram0_bancoRegistradoresArqRegReg_fdb8a76e.hdl.mif",
	init_file_layout => "port_b",
	logical_ram_name => "Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|altsyncram:registrador_rtl_0|altsyncram_h8q1:auto_generated|ALTSYNCRAM",
	mixed_port_feed_through_mode => "dont_care",
	operation_mode => "dual_port",
	port_a_address_clear => "none",
	port_a_address_width => 5,
	port_a_byte_enable_clock => "none",
	port_a_data_out_clear => "none",
	port_a_data_out_clock => "none",
	port_a_data_width => 1,
	port_a_first_address => 0,
	port_a_first_bit_number => 17,
	port_a_last_address => 31,
	port_a_logical_ram_depth => 32,
	port_a_logical_ram_width => 32,
	port_a_read_during_write_mode => "new_data_no_nbe_read",
	port_b_address_clear => "none",
	port_b_address_clock => "clock1",
	port_b_address_width => 5,
	port_b_data_out_clear => "none",
	port_b_data_out_clock => "none",
	port_b_data_width => 1,
	port_b_first_address => 0,
	port_b_first_bit_number => 17,
	port_b_last_address => 31,
	port_b_logical_ram_depth => 32,
	port_b_logical_ram_width => 32,
	port_b_read_during_write_mode => "new_data_no_nbe_read",
	port_b_read_enable_clock => "clock1",
	ram_block_type => "M20K")
-- pragma translate_on
PORT MAP (
	portawe => \fluxo_dados|regMEMWB1|DOUT\(101),
	portbre => VCC,
	clk0 => \CLOCK_50~input_o\,
	clk1 => \CLOCK_50~input_o\,
	ena0 => \fluxo_dados|regMEMWB1|DOUT\(101),
	portadatain => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a17_PORTADATAIN_bus\,
	portaaddr => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a17_PORTAADDR_bus\,
	portbaddr => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a17_PORTBADDR_bus\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	portbdataout => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a17_PORTBDATAOUT_bus\);

\fluxo_dados|bancoRegs|registrador_rtl_0_bypass[46]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => VCC,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(46));

\fluxo_dados|bancoRegs|registrador_rtl_0_bypass[45]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|mux_ULA_mem|saida_MUX[17]~17_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(45));

\fluxo_dados|bancoRegs|saidaB[17]~17\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|bancoRegs|saidaB[17]~17_combout\ = ( \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(45) & ( (!\fluxo_dados|bancoRegs|Equal0~0_combout\ & (((!\fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(46)) # 
-- (\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a17~portbdataout\)) # (\fluxo_dados|bancoRegs|registrador~43_combout\))) ) ) # ( !\fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(45) & ( (!\fluxo_dados|bancoRegs|registrador~43_combout\ 
-- & (!\fluxo_dados|bancoRegs|Equal0~0_combout\ & (\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a17~portbdataout\ & \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(46)))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000001000110011000100110000000000000010001100110001001100",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|bancoRegs|ALT_INV_registrador~43_combout\,
	datab => \fluxo_dados|bancoRegs|ALT_INV_Equal0~0_combout\,
	datac => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a17~portbdataout\,
	datad => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(46),
	datae => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(45),
	combout => \fluxo_dados|bancoRegs|saidaB[17]~17_combout\);

\fluxo_dados|regIDEX1|DOUT[59]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|bancoRegs|saidaB[17]~17_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(59));

\fluxo_dados|regEXMEM1|DOUT[22]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regIDEX1|DOUT\(59),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regEXMEM1|DOUT\(22));

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a17\ : cyclonev_ram_block
-- pragma translate_off
GENERIC MAP (
	data_interleave_offset_in_bits => 1,
	data_interleave_width_in_bits => 1,
	logical_ram_name => "Fluxo_Dados:fluxo_dados|RAMMIPS:RAM|altsyncram:memRAM_rtl_0|altsyncram_60q1:auto_generated|ALTSYNCRAM",
	mixed_port_feed_through_mode => "old",
	operation_mode => "dual_port",
	port_a_address_clear => "none",
	port_a_address_width => 6,
	port_a_byte_enable_clock => "none",
	port_a_data_out_clear => "none",
	port_a_data_out_clock => "none",
	port_a_data_width => 1,
	port_a_first_address => 0,
	port_a_first_bit_number => 17,
	port_a_last_address => 63,
	port_a_logical_ram_depth => 64,
	port_a_logical_ram_width => 32,
	port_a_read_during_write_mode => "new_data_no_nbe_read",
	port_b_address_clear => "none",
	port_b_address_clock => "clock0",
	port_b_address_width => 6,
	port_b_data_out_clear => "none",
	port_b_data_out_clock => "none",
	port_b_data_width => 1,
	port_b_first_address => 0,
	port_b_first_bit_number => 17,
	port_b_last_address => 63,
	port_b_logical_ram_depth => 64,
	port_b_logical_ram_width => 32,
	port_b_read_during_write_mode => "new_data_no_nbe_read",
	port_b_read_enable_clock => "clock0",
	ram_block_type => "M20K")
-- pragma translate_on
PORT MAP (
	portawe => \UC|Equal14~0_combout\,
	portbre => \UC|Equal5~0_combout\,
	clk0 => \CLOCK_50~input_o\,
	portadatain => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a17_PORTADATAIN_bus\,
	portaaddr => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a17_PORTAADDR_bus\,
	portbaddr => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a17_PORTBADDR_bus\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	portbdataout => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a17_PORTBDATAOUT_bus\);

\fluxo_dados|regMEMWB1|DOUT[54]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a17~portbdataout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regMEMWB1|DOUT\(54));

\fluxo_dados|regEXMEM1|DOUT[86]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regIDEX1|DOUT\(123),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regEXMEM1|DOUT\(86));

\fluxo_dados|regMEMWB1|DOUT[86]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regEXMEM1|DOUT\(86),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regMEMWB1|DOUT\(86));

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a1\ : cyclonev_ram_block
-- pragma translate_off
GENERIC MAP (
	mem_init0 => "00002600",
	clk0_core_clock_enable => "ena0",
	data_interleave_offset_in_bits => 1,
	data_interleave_width_in_bits => 1,
	init_file => "db/ProcessadorMIPS.ram0_bancoRegistradoresArqRegReg_fdb8a76e.hdl.mif",
	init_file_layout => "port_b",
	logical_ram_name => "Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|altsyncram:registrador_rtl_0|altsyncram_h8q1:auto_generated|ALTSYNCRAM",
	mixed_port_feed_through_mode => "dont_care",
	operation_mode => "dual_port",
	port_a_address_clear => "none",
	port_a_address_width => 5,
	port_a_byte_enable_clock => "none",
	port_a_data_out_clear => "none",
	port_a_data_out_clock => "none",
	port_a_data_width => 1,
	port_a_first_address => 0,
	port_a_first_bit_number => 1,
	port_a_last_address => 31,
	port_a_logical_ram_depth => 32,
	port_a_logical_ram_width => 32,
	port_a_read_during_write_mode => "new_data_no_nbe_read",
	port_b_address_clear => "none",
	port_b_address_clock => "clock1",
	port_b_address_width => 5,
	port_b_data_out_clear => "none",
	port_b_data_out_clock => "none",
	port_b_data_width => 1,
	port_b_first_address => 0,
	port_b_first_bit_number => 1,
	port_b_last_address => 31,
	port_b_logical_ram_depth => 32,
	port_b_logical_ram_width => 32,
	port_b_read_during_write_mode => "new_data_no_nbe_read",
	port_b_read_enable_clock => "clock1",
	ram_block_type => "M20K")
-- pragma translate_on
PORT MAP (
	portawe => \fluxo_dados|regMEMWB1|DOUT\(101),
	portbre => VCC,
	clk0 => \CLOCK_50~input_o\,
	clk1 => \CLOCK_50~input_o\,
	ena0 => \fluxo_dados|regMEMWB1|DOUT\(101),
	portadatain => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a1_PORTADATAIN_bus\,
	portaaddr => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a1_PORTAADDR_bus\,
	portbaddr => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a1_PORTBADDR_bus\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	portbdataout => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a1_PORTBDATAOUT_bus\);

\fluxo_dados|bancoRegs|registrador_rtl_0_bypass[14]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => VCC,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(14));

\fluxo_dados|bancoRegs|registrador_rtl_0_bypass[13]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|mux_ULA_mem|saida_MUX[1]~1_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(13));

\fluxo_dados|bancoRegs|saidaB[1]~1\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|bancoRegs|saidaB[1]~1_combout\ = ( \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(13) & ( (!\fluxo_dados|bancoRegs|Equal0~0_combout\ & (((!\fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(14)) # 
-- (\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a1~portbdataout\)) # (\fluxo_dados|bancoRegs|registrador~43_combout\))) ) ) # ( !\fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(13) & ( (!\fluxo_dados|bancoRegs|registrador~43_combout\ & 
-- (!\fluxo_dados|bancoRegs|Equal0~0_combout\ & (\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a1~portbdataout\ & \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(14)))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000001000110011000100110000000000000010001100110001001100",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|bancoRegs|ALT_INV_registrador~43_combout\,
	datab => \fluxo_dados|bancoRegs|ALT_INV_Equal0~0_combout\,
	datac => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a1~portbdataout\,
	datad => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(14),
	datae => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(13),
	combout => \fluxo_dados|bancoRegs|saidaB[1]~1_combout\);

\fluxo_dados|regIDEX1|DOUT[43]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|bancoRegs|saidaB[1]~1_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(43));

\fluxo_dados|regEXMEM1|DOUT[6]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regIDEX1|DOUT\(43),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regEXMEM1|DOUT\(6));

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a1\ : cyclonev_ram_block
-- pragma translate_off
GENERIC MAP (
	data_interleave_offset_in_bits => 1,
	data_interleave_width_in_bits => 1,
	logical_ram_name => "Fluxo_Dados:fluxo_dados|RAMMIPS:RAM|altsyncram:memRAM_rtl_0|altsyncram_60q1:auto_generated|ALTSYNCRAM",
	mixed_port_feed_through_mode => "old",
	operation_mode => "dual_port",
	port_a_address_clear => "none",
	port_a_address_width => 6,
	port_a_byte_enable_clock => "none",
	port_a_data_out_clear => "none",
	port_a_data_out_clock => "none",
	port_a_data_width => 1,
	port_a_first_address => 0,
	port_a_first_bit_number => 1,
	port_a_last_address => 63,
	port_a_logical_ram_depth => 64,
	port_a_logical_ram_width => 32,
	port_a_read_during_write_mode => "new_data_no_nbe_read",
	port_b_address_clear => "none",
	port_b_address_clock => "clock0",
	port_b_address_width => 6,
	port_b_data_out_clear => "none",
	port_b_data_out_clock => "none",
	port_b_data_width => 1,
	port_b_first_address => 0,
	port_b_first_bit_number => 1,
	port_b_last_address => 63,
	port_b_logical_ram_depth => 64,
	port_b_logical_ram_width => 32,
	port_b_read_during_write_mode => "new_data_no_nbe_read",
	port_b_read_enable_clock => "clock0",
	ram_block_type => "M20K")
-- pragma translate_on
PORT MAP (
	portawe => \UC|Equal14~0_combout\,
	portbre => \UC|Equal5~0_combout\,
	clk0 => \CLOCK_50~input_o\,
	portadatain => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a1_PORTADATAIN_bus\,
	portaaddr => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a1_PORTAADDR_bus\,
	portbaddr => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a1_PORTBADDR_bus\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	portbdataout => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a1_PORTBDATAOUT_bus\);

\fluxo_dados|regMEMWB1|DOUT[38]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a1~portbdataout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regMEMWB1|DOUT\(38));

\fluxo_dados|mux_PC|saida_MUX[1]~2\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|mux_PC|saida_MUX[1]~2_combout\ = ( \fluxo_dados|UC_ULA|jr~3_combout\ & ( \fluxo_dados|regIDEX1|DOUT\(107) & ( (\fluxo_dados|regIDEX1|DOUT\(75) & ((!\UC|Equal0~0_combout\) # (\fluxo_dados|regIFID1|DOUT\(29)))) ) ) ) # ( 
-- !\fluxo_dados|UC_ULA|jr~3_combout\ & ( \fluxo_dados|regIDEX1|DOUT\(107) & ( (!\UC|Equal0~0_combout\) # (\fluxo_dados|regIFID1|DOUT\(29)) ) ) ) # ( \fluxo_dados|UC_ULA|jr~3_combout\ & ( !\fluxo_dados|regIDEX1|DOUT\(107) & ( (\fluxo_dados|regIDEX1|DOUT\(75) 
-- & ((!\UC|Equal0~0_combout\) # (\fluxo_dados|regIFID1|DOUT\(29)))) ) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000000000010101010000010111111111000011110101010100000101",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(75),
	datac => \fluxo_dados|regIFID1|ALT_INV_DOUT\(29),
	datad => \UC|ALT_INV_Equal0~0_combout\,
	datae => \fluxo_dados|UC_ULA|ALT_INV_jr~3_combout\,
	dataf => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(107),
	combout => \fluxo_dados|mux_PC|saida_MUX[1]~2_combout\);

\fluxo_dados|PC_entity|DOUT[1]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|mux_PC|saida_MUX[1]~2_combout\,
	ena => \fluxo_dados|mux_PC|saida_MUX[22]~1_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|PC_entity|DOUT\(1));

\fluxo_dados|regIFID1|DOUT[33]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|PC_entity|DOUT\(1),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIFID1|DOUT\(33));

\fluxo_dados|regIDEX1|DOUT[107]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regIFID1|DOUT\(33),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(107));

\fluxo_dados|regEXMEM1|DOUT[70]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regIDEX1|DOUT\(107),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regEXMEM1|DOUT\(70));

\fluxo_dados|regMEMWB1|DOUT[70]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regEXMEM1|DOUT\(70),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regMEMWB1|DOUT\(70));

\fluxo_dados|ULA|resultado_final[1]~1\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|resultado_final[1]~1_combout\ = (!\fluxo_dados|UC_ULA|ula_ctrl[2]~0_combout\ & \fluxo_dados|ULA|ula1|mux_ula|saida_MUX~0_combout\)

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0010001000100010001000100010001000100010001000100010001000100010",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl[2]~0_combout\,
	datab => \fluxo_dados|ULA|ula1|mux_ula|ALT_INV_saida_MUX~0_combout\,
	combout => \fluxo_dados|ULA|resultado_final[1]~1_combout\);

\fluxo_dados|regEXMEM1|DOUT[38]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|ULA|resultado_final[1]~1_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regEXMEM1|DOUT\(38));

\fluxo_dados|regMEMWB1|DOUT[6]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regEXMEM1|DOUT\(38),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regMEMWB1|DOUT\(6));

\fluxo_dados|mux_ULA_mem|saida_MUX[1]~1\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|mux_ULA_mem|saida_MUX[1]~1_combout\ = ( \fluxo_dados|regMEMWB1|DOUT\(6) & ( (!\fluxo_dados|regMEMWB1|DOUT\(103) & ((!\fluxo_dados|regMEMWB1|DOUT\(102)) # ((\fluxo_dados|regMEMWB1|DOUT\(38))))) # (\fluxo_dados|regMEMWB1|DOUT\(103) & 
-- (((\fluxo_dados|regMEMWB1|DOUT\(70))))) ) ) # ( !\fluxo_dados|regMEMWB1|DOUT\(6) & ( (!\fluxo_dados|regMEMWB1|DOUT\(103) & (\fluxo_dados|regMEMWB1|DOUT\(102) & (\fluxo_dados|regMEMWB1|DOUT\(38)))) # (\fluxo_dados|regMEMWB1|DOUT\(103) & 
-- (((\fluxo_dados|regMEMWB1|DOUT\(70))))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000001001010111100010101101111100000010010101111000101011011111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(103),
	datab => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(102),
	datac => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(38),
	datad => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(70),
	datae => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(6),
	combout => \fluxo_dados|mux_ULA_mem|saida_MUX[1]~1_combout\);

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a1\ : cyclonev_ram_block
-- pragma translate_off
GENERIC MAP (
	mem_init0 => "00002600",
	clk0_core_clock_enable => "ena0",
	data_interleave_offset_in_bits => 1,
	data_interleave_width_in_bits => 1,
	init_file => "db/ProcessadorMIPS.ram0_bancoRegistradoresArqRegReg_fdb8a76e.hdl.mif",
	init_file_layout => "port_b",
	logical_ram_name => "Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|altsyncram:registrador_rtl_1|altsyncram_h8q1:auto_generated|ALTSYNCRAM",
	mixed_port_feed_through_mode => "dont_care",
	operation_mode => "dual_port",
	port_a_address_clear => "none",
	port_a_address_width => 5,
	port_a_byte_enable_clock => "none",
	port_a_data_out_clear => "none",
	port_a_data_out_clock => "none",
	port_a_data_width => 1,
	port_a_first_address => 0,
	port_a_first_bit_number => 1,
	port_a_last_address => 31,
	port_a_logical_ram_depth => 32,
	port_a_logical_ram_width => 32,
	port_a_read_during_write_mode => "new_data_no_nbe_read",
	port_b_address_clear => "none",
	port_b_address_clock => "clock1",
	port_b_address_width => 5,
	port_b_data_out_clear => "none",
	port_b_data_out_clock => "none",
	port_b_data_width => 1,
	port_b_first_address => 0,
	port_b_first_bit_number => 1,
	port_b_last_address => 31,
	port_b_logical_ram_depth => 32,
	port_b_logical_ram_width => 32,
	port_b_read_during_write_mode => "new_data_no_nbe_read",
	port_b_read_enable_clock => "clock1",
	ram_block_type => "M20K")
-- pragma translate_on
PORT MAP (
	portawe => \fluxo_dados|regMEMWB1|DOUT\(101),
	portbre => VCC,
	clk0 => \CLOCK_50~input_o\,
	clk1 => \CLOCK_50~input_o\,
	ena0 => \fluxo_dados|regMEMWB1|DOUT\(101),
	portadatain => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a1_PORTADATAIN_bus\,
	portaaddr => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a1_PORTAADDR_bus\,
	portbaddr => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a1_PORTBADDR_bus\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	portbdataout => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a1_PORTBDATAOUT_bus\);

\fluxo_dados|bancoRegs|registrador_rtl_1_bypass[14]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => VCC,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(14));

\fluxo_dados|bancoRegs|registrador_rtl_1_bypass[13]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|mux_ULA_mem|saida_MUX[1]~1_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(13));

\fluxo_dados|bancoRegs|saidaA[1]~1\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|bancoRegs|saidaA[1]~1_combout\ = ( \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(13) & ( (!\fluxo_dados|bancoRegs|Equal1~0_combout\ & (((!\fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(14)) # 
-- (\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a1~portbdataout\)) # (\fluxo_dados|bancoRegs|registrador~40_combout\))) ) ) # ( !\fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(13) & ( (!\fluxo_dados|bancoRegs|registrador~40_combout\ & 
-- (!\fluxo_dados|bancoRegs|Equal1~0_combout\ & (\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a1~portbdataout\ & \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(14)))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000001000110011000100110000000000000010001100110001001100",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|bancoRegs|ALT_INV_registrador~40_combout\,
	datab => \fluxo_dados|bancoRegs|ALT_INV_Equal1~0_combout\,
	datac => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a1~portbdataout\,
	datad => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(14),
	datae => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(13),
	combout => \fluxo_dados|bancoRegs|saidaA[1]~1_combout\);

\fluxo_dados|regIDEX1|DOUT[75]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|bancoRegs|saidaA[1]~1_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(75));

\fluxo_dados|mux_rt_imediato|saida_MUX[1]~1\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|mux_rt_imediato|saida_MUX[1]~1_combout\ = (!\fluxo_dados|regIDEX1|DOUT\(140) & ((\fluxo_dados|regIDEX1|DOUT\(43)))) # (\fluxo_dados|regIDEX1|DOUT\(140) & (\fluxo_dados|regIDEX1|DOUT\(152)))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0001110100011101000111010001110100011101000111010001110100011101",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(152),
	datab => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(140),
	datac => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(43),
	combout => \fluxo_dados|mux_rt_imediato|saida_MUX[1]~1_combout\);

\fluxo_dados|ULA|ula1|mux_inverteB|saida_MUX~0\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula1|mux_inverteB|saida_MUX~0_combout\ = !\fluxo_dados|mux_rt_imediato|saida_MUX[1]~1_combout\ $ (!\fluxo_dados|UC_ULA|ula_ctrl[3]~3_combout\)

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0110011001100110011001100110011001100110011001100110011001100110",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[1]~1_combout\,
	datab => \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl[3]~3_combout\,
	combout => \fluxo_dados|ULA|ula1|mux_inverteB|saida_MUX~0_combout\);

\fluxo_dados|ULA|ula0|soma_sub|carry_out~0\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula0|soma_sub|carry_out~0_combout\ = (!\fluxo_dados|mux_rt_imediato|saida_MUX[0]~0_combout\ & ((\fluxo_dados|UC_ULA|ula_ctrl[3]~3_combout\))) # (\fluxo_dados|mux_rt_imediato|saida_MUX[0]~0_combout\ & (\fluxo_dados|regIDEX1|DOUT\(74)))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0001110100011101000111010001110100011101000111010001110100011101",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(74),
	datab => \fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[0]~0_combout\,
	datac => \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl[3]~3_combout\,
	combout => \fluxo_dados|ULA|ula0|soma_sub|carry_out~0_combout\);

\fluxo_dados|ULA|ula1|mux_ula|saida_MUX~0\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula1|mux_ula|saida_MUX~0_combout\ = ( \fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & ( \fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\ & ( (\fluxo_dados|regIDEX1|DOUT\(75) & 
-- \fluxo_dados|ULA|ula1|mux_inverteB|saida_MUX~0_combout\) ) ) ) # ( !\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & ( \fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\ & ( (\fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\ & 
-- \fluxo_dados|ULA|ula1|mux_inverteB|saida_MUX~0_combout\) ) ) ) # ( \fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & ( !\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\ & ( (\fluxo_dados|regIDEX1|DOUT\(75) & 
-- \fluxo_dados|ULA|ula1|mux_inverteB|saida_MUX~0_combout\) ) ) ) # ( !\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & ( !\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\ & ( (!\fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\ & 
-- (!\fluxo_dados|regIDEX1|DOUT\(75) $ (!\fluxo_dados|ULA|ula1|mux_inverteB|saida_MUX~0_combout\ $ (\fluxo_dados|ULA|ula0|soma_sub|carry_out~0_combout\)))) # (\fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\ & 
-- (((\fluxo_dados|ULA|ula1|mux_inverteB|saida_MUX~0_combout\)) # (\fluxo_dados|regIDEX1|DOUT\(75)))) ) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0011110110010111000000110000001100000101000001010000001100000011",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|ULA|ula0|mux_ula|ALT_INV_Equal0~0_combout\,
	datab => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(75),
	datac => \fluxo_dados|ULA|ula1|mux_inverteB|ALT_INV_saida_MUX~0_combout\,
	datad => \fluxo_dados|ULA|ula0|soma_sub|ALT_INV_carry_out~0_combout\,
	datae => \fluxo_dados|ULA|ula30|mux_ula|ALT_INV_saida_MUX~0_combout\,
	dataf => \fluxo_dados|ULA|ula30|mux_ula|ALT_INV_saida_MUX~1_combout\,
	combout => \fluxo_dados|ULA|ula1|mux_ula|saida_MUX~0_combout\);

\fluxo_dados|mux_rt_imediato|saida_MUX[17]~17\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|mux_rt_imediato|saida_MUX[17]~17_combout\ = (!\fluxo_dados|regIDEX1|DOUT\(140) & ((\fluxo_dados|regIDEX1|DOUT\(59)))) # (\fluxo_dados|regIDEX1|DOUT\(140) & (\fluxo_dados|regIDEX1|DOUT\(41)))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0001101100011011000110110001101100011011000110110001101100011011",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(140),
	datab => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(41),
	datac => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(59),
	combout => \fluxo_dados|mux_rt_imediato|saida_MUX[17]~17_combout\);

\fluxo_dados|ULA|ula17|mux_inverteB|saida_MUX~0\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula17|mux_inverteB|saida_MUX~0_combout\ = !\fluxo_dados|UC_ULA|ula_ctrl[3]~3_combout\ $ (!\fluxo_dados|mux_rt_imediato|saida_MUX[17]~17_combout\)

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0110011001100110011001100110011001100110011001100110011001100110",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl[3]~3_combout\,
	datab => \fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[17]~17_combout\,
	combout => \fluxo_dados|ULA|ula17|mux_inverteB|saida_MUX~0_combout\);

\fluxo_dados|ULA|ula17|mux_ula|saida_MUX~0\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula17|mux_ula|saida_MUX~0_combout\ = ( \fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & ( \fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\ & ( (\fluxo_dados|regIDEX1|DOUT\(91) & 
-- \fluxo_dados|ULA|ula17|mux_inverteB|saida_MUX~0_combout\) ) ) ) # ( !\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & ( \fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\ & ( (\fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\ & 
-- \fluxo_dados|ULA|ula17|mux_inverteB|saida_MUX~0_combout\) ) ) ) # ( \fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & ( !\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\ & ( (\fluxo_dados|regIDEX1|DOUT\(91) & 
-- \fluxo_dados|ULA|ula17|mux_inverteB|saida_MUX~0_combout\) ) ) ) # ( !\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & ( !\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\ & ( (!\fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\ & 
-- (!\fluxo_dados|ULA|ula16|soma_sub|carry_out~combout\ $ (!\fluxo_dados|regIDEX1|DOUT\(91) $ (!\fluxo_dados|ULA|ula17|mux_inverteB|saida_MUX~0_combout\)))) # (\fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\ & 
-- (((\fluxo_dados|ULA|ula17|mux_inverteB|saida_MUX~0_combout\) # (\fluxo_dados|regIDEX1|DOUT\(91))))) ) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "1000011101111101000000000000111100000000010101010000000000001111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|ULA|ula0|mux_ula|ALT_INV_Equal0~0_combout\,
	datab => \fluxo_dados|ULA|ula16|soma_sub|ALT_INV_carry_out~combout\,
	datac => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(91),
	datad => \fluxo_dados|ULA|ula17|mux_inverteB|ALT_INV_saida_MUX~0_combout\,
	datae => \fluxo_dados|ULA|ula30|mux_ula|ALT_INV_saida_MUX~0_combout\,
	dataf => \fluxo_dados|ULA|ula30|mux_ula|ALT_INV_saida_MUX~1_combout\,
	combout => \fluxo_dados|ULA|ula17|mux_ula|saida_MUX~0_combout\);

\fluxo_dados|ULA|resultado_final[17]~17\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|resultado_final[17]~17_combout\ = (!\fluxo_dados|UC_ULA|ula_ctrl[2]~0_combout\ & ((\fluxo_dados|ULA|ula17|mux_ula|saida_MUX~0_combout\))) # (\fluxo_dados|UC_ULA|ula_ctrl[2]~0_combout\ & 
-- (\fluxo_dados|ULA|ula1|mux_ula|saida_MUX~0_combout\))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0001101100011011000110110001101100011011000110110001101100011011",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl[2]~0_combout\,
	datab => \fluxo_dados|ULA|ula1|mux_ula|ALT_INV_saida_MUX~0_combout\,
	datac => \fluxo_dados|ULA|ula17|mux_ula|ALT_INV_saida_MUX~0_combout\,
	combout => \fluxo_dados|ULA|resultado_final[17]~17_combout\);

\fluxo_dados|regEXMEM1|DOUT[54]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|ULA|resultado_final[17]~17_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regEXMEM1|DOUT\(54));

\fluxo_dados|regMEMWB1|DOUT[22]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regEXMEM1|DOUT\(54),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regMEMWB1|DOUT\(22));

\fluxo_dados|mux_ULA_mem|saida_MUX[17]~17\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|mux_ULA_mem|saida_MUX[17]~17_combout\ = ( \fluxo_dados|regMEMWB1|DOUT\(22) & ( (!\fluxo_dados|regMEMWB1|DOUT\(103) & ((!\fluxo_dados|regMEMWB1|DOUT\(102)) # ((\fluxo_dados|regMEMWB1|DOUT\(54))))) # (\fluxo_dados|regMEMWB1|DOUT\(103) & 
-- (((\fluxo_dados|regMEMWB1|DOUT\(86))))) ) ) # ( !\fluxo_dados|regMEMWB1|DOUT\(22) & ( (!\fluxo_dados|regMEMWB1|DOUT\(103) & (\fluxo_dados|regMEMWB1|DOUT\(102) & (\fluxo_dados|regMEMWB1|DOUT\(54)))) # (\fluxo_dados|regMEMWB1|DOUT\(103) & 
-- (((\fluxo_dados|regMEMWB1|DOUT\(86))))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000001001010111100010101101111100000010010101111000101011011111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(103),
	datab => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(102),
	datac => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(54),
	datad => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(86),
	datae => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(22),
	combout => \fluxo_dados|mux_ULA_mem|saida_MUX[17]~17_combout\);

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a17\ : cyclonev_ram_block
-- pragma translate_off
GENERIC MAP (
	mem_init0 => "00000000",
	clk0_core_clock_enable => "ena0",
	data_interleave_offset_in_bits => 1,
	data_interleave_width_in_bits => 1,
	init_file => "db/ProcessadorMIPS.ram0_bancoRegistradoresArqRegReg_fdb8a76e.hdl.mif",
	init_file_layout => "port_b",
	logical_ram_name => "Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|altsyncram:registrador_rtl_1|altsyncram_h8q1:auto_generated|ALTSYNCRAM",
	mixed_port_feed_through_mode => "dont_care",
	operation_mode => "dual_port",
	port_a_address_clear => "none",
	port_a_address_width => 5,
	port_a_byte_enable_clock => "none",
	port_a_data_out_clear => "none",
	port_a_data_out_clock => "none",
	port_a_data_width => 1,
	port_a_first_address => 0,
	port_a_first_bit_number => 17,
	port_a_last_address => 31,
	port_a_logical_ram_depth => 32,
	port_a_logical_ram_width => 32,
	port_a_read_during_write_mode => "new_data_no_nbe_read",
	port_b_address_clear => "none",
	port_b_address_clock => "clock1",
	port_b_address_width => 5,
	port_b_data_out_clear => "none",
	port_b_data_out_clock => "none",
	port_b_data_width => 1,
	port_b_first_address => 0,
	port_b_first_bit_number => 17,
	port_b_last_address => 31,
	port_b_logical_ram_depth => 32,
	port_b_logical_ram_width => 32,
	port_b_read_during_write_mode => "new_data_no_nbe_read",
	port_b_read_enable_clock => "clock1",
	ram_block_type => "M20K")
-- pragma translate_on
PORT MAP (
	portawe => \fluxo_dados|regMEMWB1|DOUT\(101),
	portbre => VCC,
	clk0 => \CLOCK_50~input_o\,
	clk1 => \CLOCK_50~input_o\,
	ena0 => \fluxo_dados|regMEMWB1|DOUT\(101),
	portadatain => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a17_PORTADATAIN_bus\,
	portaaddr => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a17_PORTAADDR_bus\,
	portbaddr => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a17_PORTBADDR_bus\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	portbdataout => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a17_PORTBDATAOUT_bus\);

\fluxo_dados|bancoRegs|registrador_rtl_1_bypass[46]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => VCC,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(46));

\fluxo_dados|bancoRegs|registrador_rtl_1_bypass[45]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|mux_ULA_mem|saida_MUX[17]~17_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(45));

\fluxo_dados|bancoRegs|saidaA[17]~17\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|bancoRegs|saidaA[17]~17_combout\ = ( \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(45) & ( (!\fluxo_dados|bancoRegs|Equal1~0_combout\ & (((!\fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(46)) # 
-- (\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a17~portbdataout\)) # (\fluxo_dados|bancoRegs|registrador~40_combout\))) ) ) # ( !\fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(45) & ( (!\fluxo_dados|bancoRegs|registrador~40_combout\ 
-- & (!\fluxo_dados|bancoRegs|Equal1~0_combout\ & (\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a17~portbdataout\ & \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(46)))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000001000110011000100110000000000000010001100110001001100",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|bancoRegs|ALT_INV_registrador~40_combout\,
	datab => \fluxo_dados|bancoRegs|ALT_INV_Equal1~0_combout\,
	datac => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a17~portbdataout\,
	datad => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(46),
	datae => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(45),
	combout => \fluxo_dados|bancoRegs|saidaA[17]~17_combout\);

\fluxo_dados|regIDEX1|DOUT[91]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|bancoRegs|saidaA[17]~17_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(91));

\fluxo_dados|mux_PC|saida_MUX[17]~19\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|mux_PC|saida_MUX[17]~19_combout\ = ( \fluxo_dados|PC_entity|DOUT[5]~0_combout\ & ( \fluxo_dados|mux_PC|saida_MUX[22]~3_combout\ & ( \fluxo_dados|regIFID1|DOUT\(15) ) ) ) # ( !\fluxo_dados|PC_entity|DOUT[5]~0_combout\ & ( 
-- \fluxo_dados|mux_PC|saida_MUX[22]~3_combout\ & ( \fluxo_dados|regIDEX1|DOUT\(91) ) ) ) # ( \fluxo_dados|PC_entity|DOUT[5]~0_combout\ & ( !\fluxo_dados|mux_PC|saida_MUX[22]~3_combout\ & ( \fluxo_dados|PC_Soma_Constante|Add0~61_sumout\ ) ) ) # ( 
-- !\fluxo_dados|PC_entity|DOUT[5]~0_combout\ & ( !\fluxo_dados|mux_PC|saida_MUX[22]~3_combout\ & ( \fluxo_dados|Add0~61_sumout\ ) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0011001100110011010101010101010100000000111111110000111100001111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~61_sumout\,
	datab => \fluxo_dados|ALT_INV_Add0~61_sumout\,
	datac => \fluxo_dados|regIFID1|ALT_INV_DOUT\(15),
	datad => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(91),
	datae => \fluxo_dados|PC_entity|ALT_INV_DOUT[5]~0_combout\,
	dataf => \fluxo_dados|mux_PC|ALT_INV_saida_MUX[22]~3_combout\,
	combout => \fluxo_dados|mux_PC|saida_MUX[17]~19_combout\);

\fluxo_dados|PC_entity|DOUT[17]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|mux_PC|saida_MUX[17]~19_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|PC_entity|DOUT\(17));

\fluxo_dados|PC_Soma_Constante|Add0~61\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|PC_Soma_Constante|Add0~61_sumout\ = SUM(( \fluxo_dados|PC_entity|DOUT\(17) ) + ( GND ) + ( \fluxo_dados|PC_Soma_Constante|Add0~58\ ))
-- \fluxo_dados|PC_Soma_Constante|Add0~62\ = CARRY(( \fluxo_dados|PC_entity|DOUT\(17) ) + ( GND ) + ( \fluxo_dados|PC_Soma_Constante|Add0~58\ ))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000000000111111111111111100000000000000000000000011111111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	datad => \fluxo_dados|PC_entity|ALT_INV_DOUT\(17),
	cin => \fluxo_dados|PC_Soma_Constante|Add0~58\,
	sumout => \fluxo_dados|PC_Soma_Constante|Add0~61_sumout\,
	cout => \fluxo_dados|PC_Soma_Constante|Add0~62\);

\fluxo_dados|regIFID1|DOUT[49]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|PC_Soma_Constante|Add0~61_sumout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIFID1|DOUT\(49));

\fluxo_dados|regIDEX1|DOUT[123]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regIFID1|DOUT\(49),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(123));

\fluxo_dados|Add0~65\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|Add0~65_sumout\ = SUM(( \fluxo_dados|regIDEX1|DOUT\(41) ) + ( \fluxo_dados|regIDEX1|DOUT\(124) ) + ( \fluxo_dados|Add0~62\ ))
-- \fluxo_dados|Add0~66\ = CARRY(( \fluxo_dados|regIDEX1|DOUT\(41) ) + ( \fluxo_dados|regIDEX1|DOUT\(124) ) + ( \fluxo_dados|Add0~62\ ))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000000000111111110000000000000000000000000000000011111111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	datad => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(41),
	dataf => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(124),
	cin => \fluxo_dados|Add0~62\,
	sumout => \fluxo_dados|Add0~65_sumout\,
	cout => \fluxo_dados|Add0~66\);

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a18\ : cyclonev_ram_block
-- pragma translate_off
GENERIC MAP (
	mem_init0 => "00000000",
	clk0_core_clock_enable => "ena0",
	data_interleave_offset_in_bits => 1,
	data_interleave_width_in_bits => 1,
	init_file => "db/ProcessadorMIPS.ram0_bancoRegistradoresArqRegReg_fdb8a76e.hdl.mif",
	init_file_layout => "port_b",
	logical_ram_name => "Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|altsyncram:registrador_rtl_0|altsyncram_h8q1:auto_generated|ALTSYNCRAM",
	mixed_port_feed_through_mode => "dont_care",
	operation_mode => "dual_port",
	port_a_address_clear => "none",
	port_a_address_width => 5,
	port_a_byte_enable_clock => "none",
	port_a_data_out_clear => "none",
	port_a_data_out_clock => "none",
	port_a_data_width => 1,
	port_a_first_address => 0,
	port_a_first_bit_number => 18,
	port_a_last_address => 31,
	port_a_logical_ram_depth => 32,
	port_a_logical_ram_width => 32,
	port_a_read_during_write_mode => "new_data_no_nbe_read",
	port_b_address_clear => "none",
	port_b_address_clock => "clock1",
	port_b_address_width => 5,
	port_b_data_out_clear => "none",
	port_b_data_out_clock => "none",
	port_b_data_width => 1,
	port_b_first_address => 0,
	port_b_first_bit_number => 18,
	port_b_last_address => 31,
	port_b_logical_ram_depth => 32,
	port_b_logical_ram_width => 32,
	port_b_read_during_write_mode => "new_data_no_nbe_read",
	port_b_read_enable_clock => "clock1",
	ram_block_type => "M20K")
-- pragma translate_on
PORT MAP (
	portawe => \fluxo_dados|regMEMWB1|DOUT\(101),
	portbre => VCC,
	clk0 => \CLOCK_50~input_o\,
	clk1 => \CLOCK_50~input_o\,
	ena0 => \fluxo_dados|regMEMWB1|DOUT\(101),
	portadatain => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a18_PORTADATAIN_bus\,
	portaaddr => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a18_PORTAADDR_bus\,
	portbaddr => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a18_PORTBADDR_bus\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	portbdataout => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a18_PORTBDATAOUT_bus\);

\fluxo_dados|bancoRegs|registrador_rtl_0_bypass[48]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => VCC,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(48));

\fluxo_dados|bancoRegs|registrador_rtl_0_bypass[47]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|mux_ULA_mem|saida_MUX[18]~18_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(47));

\fluxo_dados|bancoRegs|saidaB[18]~18\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|bancoRegs|saidaB[18]~18_combout\ = ( \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(47) & ( (!\fluxo_dados|bancoRegs|Equal0~0_combout\ & (((!\fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(48)) # 
-- (\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a18~portbdataout\)) # (\fluxo_dados|bancoRegs|registrador~43_combout\))) ) ) # ( !\fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(47) & ( (!\fluxo_dados|bancoRegs|registrador~43_combout\ 
-- & (!\fluxo_dados|bancoRegs|Equal0~0_combout\ & (\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a18~portbdataout\ & \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(48)))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000001000110011000100110000000000000010001100110001001100",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|bancoRegs|ALT_INV_registrador~43_combout\,
	datab => \fluxo_dados|bancoRegs|ALT_INV_Equal0~0_combout\,
	datac => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a18~portbdataout\,
	datad => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(48),
	datae => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(47),
	combout => \fluxo_dados|bancoRegs|saidaB[18]~18_combout\);

\fluxo_dados|regIDEX1|DOUT[60]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|bancoRegs|saidaB[18]~18_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(60));

\fluxo_dados|regEXMEM1|DOUT[23]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regIDEX1|DOUT\(60),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regEXMEM1|DOUT\(23));

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a18\ : cyclonev_ram_block
-- pragma translate_off
GENERIC MAP (
	data_interleave_offset_in_bits => 1,
	data_interleave_width_in_bits => 1,
	logical_ram_name => "Fluxo_Dados:fluxo_dados|RAMMIPS:RAM|altsyncram:memRAM_rtl_0|altsyncram_60q1:auto_generated|ALTSYNCRAM",
	mixed_port_feed_through_mode => "old",
	operation_mode => "dual_port",
	port_a_address_clear => "none",
	port_a_address_width => 6,
	port_a_byte_enable_clock => "none",
	port_a_data_out_clear => "none",
	port_a_data_out_clock => "none",
	port_a_data_width => 1,
	port_a_first_address => 0,
	port_a_first_bit_number => 18,
	port_a_last_address => 63,
	port_a_logical_ram_depth => 64,
	port_a_logical_ram_width => 32,
	port_a_read_during_write_mode => "new_data_no_nbe_read",
	port_b_address_clear => "none",
	port_b_address_clock => "clock0",
	port_b_address_width => 6,
	port_b_data_out_clear => "none",
	port_b_data_out_clock => "none",
	port_b_data_width => 1,
	port_b_first_address => 0,
	port_b_first_bit_number => 18,
	port_b_last_address => 63,
	port_b_logical_ram_depth => 64,
	port_b_logical_ram_width => 32,
	port_b_read_during_write_mode => "new_data_no_nbe_read",
	port_b_read_enable_clock => "clock0",
	ram_block_type => "M20K")
-- pragma translate_on
PORT MAP (
	portawe => \UC|Equal14~0_combout\,
	portbre => \UC|Equal5~0_combout\,
	clk0 => \CLOCK_50~input_o\,
	portadatain => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a18_PORTADATAIN_bus\,
	portaaddr => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a18_PORTAADDR_bus\,
	portbaddr => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a18_PORTBADDR_bus\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	portbdataout => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a18_PORTBDATAOUT_bus\);

\fluxo_dados|regMEMWB1|DOUT[55]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a18~portbdataout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regMEMWB1|DOUT\(55));

\fluxo_dados|regEXMEM1|DOUT[87]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regIDEX1|DOUT\(124),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regEXMEM1|DOUT\(87));

\fluxo_dados|regMEMWB1|DOUT[87]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regEXMEM1|DOUT\(87),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regMEMWB1|DOUT\(87));

\fluxo_dados|mux_rt_imediato|saida_MUX[18]~18\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|mux_rt_imediato|saida_MUX[18]~18_combout\ = (!\fluxo_dados|regIDEX1|DOUT\(140) & ((\fluxo_dados|regIDEX1|DOUT\(60)))) # (\fluxo_dados|regIDEX1|DOUT\(140) & (\fluxo_dados|regIDEX1|DOUT\(41)))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0001101100011011000110110001101100011011000110110001101100011011",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(140),
	datab => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(41),
	datac => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(60),
	combout => \fluxo_dados|mux_rt_imediato|saida_MUX[18]~18_combout\);

\fluxo_dados|ULA|ula18|mux_inverteB|saida_MUX~0\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula18|mux_inverteB|saida_MUX~0_combout\ = !\fluxo_dados|UC_ULA|ula_ctrl[3]~3_combout\ $ (!\fluxo_dados|mux_rt_imediato|saida_MUX[18]~18_combout\)

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0110011001100110011001100110011001100110011001100110011001100110",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl[3]~3_combout\,
	datab => \fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[18]~18_combout\,
	combout => \fluxo_dados|ULA|ula18|mux_inverteB|saida_MUX~0_combout\);

\fluxo_dados|ULA|ula18|mux_ula|saida_MUX~1\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula18|mux_ula|saida_MUX~1_combout\ = ( \fluxo_dados|regIDEX1|DOUT\(91) & ( \fluxo_dados|ULA|ula17|mux_inverteB|saida_MUX~0_combout\ & ( (!\fluxo_dados|regIDEX1|DOUT\(92) & (!\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & 
-- (!\fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\ $ (\fluxo_dados|ULA|ula18|mux_inverteB|saida_MUX~0_combout\)))) # (\fluxo_dados|regIDEX1|DOUT\(92) & (((\fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\ & 
-- !\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\)) # (\fluxo_dados|ULA|ula18|mux_inverteB|saida_MUX~0_combout\))) ) ) ) # ( !\fluxo_dados|regIDEX1|DOUT\(91) & ( \fluxo_dados|ULA|ula17|mux_inverteB|saida_MUX~0_combout\ & ( 
-- (!\fluxo_dados|regIDEX1|DOUT\(92) & (!\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & (!\fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\ $ (\fluxo_dados|ULA|ula18|mux_inverteB|saida_MUX~0_combout\)))) # (\fluxo_dados|regIDEX1|DOUT\(92) & 
-- (((\fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\ & !\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\)) # (\fluxo_dados|ULA|ula18|mux_inverteB|saida_MUX~0_combout\))) ) ) ) # ( \fluxo_dados|regIDEX1|DOUT\(91) & ( 
-- !\fluxo_dados|ULA|ula17|mux_inverteB|saida_MUX~0_combout\ & ( (!\fluxo_dados|regIDEX1|DOUT\(92) & (!\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & (!\fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\ $ 
-- (\fluxo_dados|ULA|ula18|mux_inverteB|saida_MUX~0_combout\)))) # (\fluxo_dados|regIDEX1|DOUT\(92) & (((\fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\ & !\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\)) # 
-- (\fluxo_dados|ULA|ula18|mux_inverteB|saida_MUX~0_combout\))) ) ) ) # ( !\fluxo_dados|regIDEX1|DOUT\(91) & ( !\fluxo_dados|ULA|ula17|mux_inverteB|saida_MUX~0_combout\ & ( (!\fluxo_dados|regIDEX1|DOUT\(92) & 
-- (((\fluxo_dados|ULA|ula18|mux_inverteB|saida_MUX~0_combout\ & !\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\)))) # (\fluxo_dados|regIDEX1|DOUT\(92) & ((!\fluxo_dados|ULA|ula18|mux_inverteB|saida_MUX~0_combout\ & 
-- ((!\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\))) # (\fluxo_dados|ULA|ula18|mux_inverteB|saida_MUX~0_combout\ & ((\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\) # (\fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\))))) ) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0011110100000011100101110000001110010111000000111001011100000011",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|ULA|ula0|mux_ula|ALT_INV_Equal0~0_combout\,
	datab => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(92),
	datac => \fluxo_dados|ULA|ula18|mux_inverteB|ALT_INV_saida_MUX~0_combout\,
	datad => \fluxo_dados|ULA|ula30|mux_ula|ALT_INV_saida_MUX~0_combout\,
	datae => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(91),
	dataf => \fluxo_dados|ULA|ula17|mux_inverteB|ALT_INV_saida_MUX~0_combout\,
	combout => \fluxo_dados|ULA|ula18|mux_ula|saida_MUX~1_combout\);

\fluxo_dados|ULA|ula18|mux_ula|saida_MUX~2\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula18|mux_ula|saida_MUX~2_combout\ = (!\fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\ & ((!\fluxo_dados|regIDEX1|DOUT\(91) $ (!\fluxo_dados|ULA|ula17|mux_inverteB|saida_MUX~0_combout\)) # 
-- (\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\)))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0010101010100010001010101010001000101010101000100010101010100010",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|ULA|ula0|mux_ula|ALT_INV_Equal0~0_combout\,
	datab => \fluxo_dados|ULA|ula30|mux_ula|ALT_INV_saida_MUX~1_combout\,
	datac => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(91),
	datad => \fluxo_dados|ULA|ula17|mux_inverteB|ALT_INV_saida_MUX~0_combout\,
	combout => \fluxo_dados|ULA|ula18|mux_ula|saida_MUX~2_combout\);

\fluxo_dados|ULA|ula18|mux_ula|saida_MUX~0\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula18|mux_ula|saida_MUX~0_combout\ = ( \fluxo_dados|ULA|ula18|mux_ula|saida_MUX~1_combout\ & ( \fluxo_dados|ULA|ula18|mux_ula|saida_MUX~2_combout\ & ( (!\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & 
-- (((!\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\ & !\fluxo_dados|ULA|ula16|soma_sub|carry_out~combout\)))) # (\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & (\fluxo_dados|ULA|ula18|mux_inverteB|saida_MUX~0_combout\)) ) ) ) # ( 
-- !\fluxo_dados|ULA|ula18|mux_ula|saida_MUX~1_combout\ & ( \fluxo_dados|ULA|ula18|mux_ula|saida_MUX~2_combout\ & ( (!\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & (!\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\ & 
-- \fluxo_dados|ULA|ula16|soma_sub|carry_out~combout\)) ) ) ) # ( \fluxo_dados|ULA|ula18|mux_ula|saida_MUX~1_combout\ & ( !\fluxo_dados|ULA|ula18|mux_ula|saida_MUX~2_combout\ & ( ((!\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & 
-- !\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\)) # (\fluxo_dados|ULA|ula18|mux_inverteB|saida_MUX~0_combout\) ) ) ) # ( !\fluxo_dados|ULA|ula18|mux_ula|saida_MUX~1_combout\ & ( !\fluxo_dados|ULA|ula18|mux_ula|saida_MUX~2_combout\ & ( 
-- (\fluxo_dados|ULA|ula18|mux_inverteB|saida_MUX~0_combout\ & (!\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & \fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\)) ) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000010000000100110101011101010100000000110000001101000100010001",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|ULA|ula18|mux_inverteB|ALT_INV_saida_MUX~0_combout\,
	datab => \fluxo_dados|ULA|ula30|mux_ula|ALT_INV_saida_MUX~0_combout\,
	datac => \fluxo_dados|ULA|ula30|mux_ula|ALT_INV_saida_MUX~1_combout\,
	datad => \fluxo_dados|ULA|ula16|soma_sub|ALT_INV_carry_out~combout\,
	datae => \fluxo_dados|ULA|ula18|mux_ula|ALT_INV_saida_MUX~1_combout\,
	dataf => \fluxo_dados|ULA|ula18|mux_ula|ALT_INV_saida_MUX~2_combout\,
	combout => \fluxo_dados|ULA|ula18|mux_ula|saida_MUX~0_combout\);

\fluxo_dados|ULA|resultado_final[18]~18\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|resultado_final[18]~18_combout\ = (!\fluxo_dados|UC_ULA|ula_ctrl[2]~0_combout\ & ((\fluxo_dados|ULA|ula18|mux_ula|saida_MUX~0_combout\))) # (\fluxo_dados|UC_ULA|ula_ctrl[2]~0_combout\ & 
-- (\fluxo_dados|ULA|ula2|mux_ula|saida_MUX~0_combout\))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0001101100011011000110110001101100011011000110110001101100011011",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl[2]~0_combout\,
	datab => \fluxo_dados|ULA|ula2|mux_ula|ALT_INV_saida_MUX~0_combout\,
	datac => \fluxo_dados|ULA|ula18|mux_ula|ALT_INV_saida_MUX~0_combout\,
	combout => \fluxo_dados|ULA|resultado_final[18]~18_combout\);

\fluxo_dados|regEXMEM1|DOUT[55]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|ULA|resultado_final[18]~18_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regEXMEM1|DOUT\(55));

\fluxo_dados|regMEMWB1|DOUT[23]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regEXMEM1|DOUT\(55),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regMEMWB1|DOUT\(23));

\fluxo_dados|mux_ULA_mem|saida_MUX[18]~18\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|mux_ULA_mem|saida_MUX[18]~18_combout\ = ( \fluxo_dados|regMEMWB1|DOUT\(23) & ( (!\fluxo_dados|regMEMWB1|DOUT\(103) & ((!\fluxo_dados|regMEMWB1|DOUT\(102)) # ((\fluxo_dados|regMEMWB1|DOUT\(55))))) # (\fluxo_dados|regMEMWB1|DOUT\(103) & 
-- (((\fluxo_dados|regMEMWB1|DOUT\(87))))) ) ) # ( !\fluxo_dados|regMEMWB1|DOUT\(23) & ( (!\fluxo_dados|regMEMWB1|DOUT\(103) & (\fluxo_dados|regMEMWB1|DOUT\(102) & (\fluxo_dados|regMEMWB1|DOUT\(55)))) # (\fluxo_dados|regMEMWB1|DOUT\(103) & 
-- (((\fluxo_dados|regMEMWB1|DOUT\(87))))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000001001010111100010101101111100000010010101111000101011011111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(103),
	datab => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(102),
	datac => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(55),
	datad => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(87),
	datae => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(23),
	combout => \fluxo_dados|mux_ULA_mem|saida_MUX[18]~18_combout\);

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a18\ : cyclonev_ram_block
-- pragma translate_off
GENERIC MAP (
	mem_init0 => "00000000",
	clk0_core_clock_enable => "ena0",
	data_interleave_offset_in_bits => 1,
	data_interleave_width_in_bits => 1,
	init_file => "db/ProcessadorMIPS.ram0_bancoRegistradoresArqRegReg_fdb8a76e.hdl.mif",
	init_file_layout => "port_b",
	logical_ram_name => "Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|altsyncram:registrador_rtl_1|altsyncram_h8q1:auto_generated|ALTSYNCRAM",
	mixed_port_feed_through_mode => "dont_care",
	operation_mode => "dual_port",
	port_a_address_clear => "none",
	port_a_address_width => 5,
	port_a_byte_enable_clock => "none",
	port_a_data_out_clear => "none",
	port_a_data_out_clock => "none",
	port_a_data_width => 1,
	port_a_first_address => 0,
	port_a_first_bit_number => 18,
	port_a_last_address => 31,
	port_a_logical_ram_depth => 32,
	port_a_logical_ram_width => 32,
	port_a_read_during_write_mode => "new_data_no_nbe_read",
	port_b_address_clear => "none",
	port_b_address_clock => "clock1",
	port_b_address_width => 5,
	port_b_data_out_clear => "none",
	port_b_data_out_clock => "none",
	port_b_data_width => 1,
	port_b_first_address => 0,
	port_b_first_bit_number => 18,
	port_b_last_address => 31,
	port_b_logical_ram_depth => 32,
	port_b_logical_ram_width => 32,
	port_b_read_during_write_mode => "new_data_no_nbe_read",
	port_b_read_enable_clock => "clock1",
	ram_block_type => "M20K")
-- pragma translate_on
PORT MAP (
	portawe => \fluxo_dados|regMEMWB1|DOUT\(101),
	portbre => VCC,
	clk0 => \CLOCK_50~input_o\,
	clk1 => \CLOCK_50~input_o\,
	ena0 => \fluxo_dados|regMEMWB1|DOUT\(101),
	portadatain => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a18_PORTADATAIN_bus\,
	portaaddr => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a18_PORTAADDR_bus\,
	portbaddr => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a18_PORTBADDR_bus\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	portbdataout => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a18_PORTBDATAOUT_bus\);

\fluxo_dados|bancoRegs|registrador_rtl_1_bypass[48]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => VCC,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(48));

\fluxo_dados|bancoRegs|registrador_rtl_1_bypass[47]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|mux_ULA_mem|saida_MUX[18]~18_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(47));

\fluxo_dados|bancoRegs|saidaA[18]~18\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|bancoRegs|saidaA[18]~18_combout\ = ( \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(47) & ( (!\fluxo_dados|bancoRegs|Equal1~0_combout\ & (((!\fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(48)) # 
-- (\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a18~portbdataout\)) # (\fluxo_dados|bancoRegs|registrador~40_combout\))) ) ) # ( !\fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(47) & ( (!\fluxo_dados|bancoRegs|registrador~40_combout\ 
-- & (!\fluxo_dados|bancoRegs|Equal1~0_combout\ & (\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a18~portbdataout\ & \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(48)))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000001000110011000100110000000000000010001100110001001100",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|bancoRegs|ALT_INV_registrador~40_combout\,
	datab => \fluxo_dados|bancoRegs|ALT_INV_Equal1~0_combout\,
	datac => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a18~portbdataout\,
	datad => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(48),
	datae => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(47),
	combout => \fluxo_dados|bancoRegs|saidaA[18]~18_combout\);

\fluxo_dados|regIDEX1|DOUT[92]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|bancoRegs|saidaA[18]~18_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(92));

\fluxo_dados|mux_PC|saida_MUX[18]~20\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|mux_PC|saida_MUX[18]~20_combout\ = ( \fluxo_dados|PC_entity|DOUT[5]~0_combout\ & ( \fluxo_dados|mux_PC|saida_MUX[22]~3_combout\ & ( \fluxo_dados|regIFID1|DOUT\(16) ) ) ) # ( !\fluxo_dados|PC_entity|DOUT[5]~0_combout\ & ( 
-- \fluxo_dados|mux_PC|saida_MUX[22]~3_combout\ & ( \fluxo_dados|regIDEX1|DOUT\(92) ) ) ) # ( \fluxo_dados|PC_entity|DOUT[5]~0_combout\ & ( !\fluxo_dados|mux_PC|saida_MUX[22]~3_combout\ & ( \fluxo_dados|PC_Soma_Constante|Add0~65_sumout\ ) ) ) # ( 
-- !\fluxo_dados|PC_entity|DOUT[5]~0_combout\ & ( !\fluxo_dados|mux_PC|saida_MUX[22]~3_combout\ & ( \fluxo_dados|Add0~65_sumout\ ) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0011001100110011010101010101010100000000111111110000111100001111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~65_sumout\,
	datab => \fluxo_dados|ALT_INV_Add0~65_sumout\,
	datac => \fluxo_dados|regIFID1|ALT_INV_DOUT\(16),
	datad => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(92),
	datae => \fluxo_dados|PC_entity|ALT_INV_DOUT[5]~0_combout\,
	dataf => \fluxo_dados|mux_PC|ALT_INV_saida_MUX[22]~3_combout\,
	combout => \fluxo_dados|mux_PC|saida_MUX[18]~20_combout\);

\fluxo_dados|PC_entity|DOUT[18]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|mux_PC|saida_MUX[18]~20_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|PC_entity|DOUT\(18));

\fluxo_dados|PC_Soma_Constante|Add0~65\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|PC_Soma_Constante|Add0~65_sumout\ = SUM(( \fluxo_dados|PC_entity|DOUT\(18) ) + ( GND ) + ( \fluxo_dados|PC_Soma_Constante|Add0~62\ ))
-- \fluxo_dados|PC_Soma_Constante|Add0~66\ = CARRY(( \fluxo_dados|PC_entity|DOUT\(18) ) + ( GND ) + ( \fluxo_dados|PC_Soma_Constante|Add0~62\ ))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000000000111111111111111100000000000000000000000011111111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	datad => \fluxo_dados|PC_entity|ALT_INV_DOUT\(18),
	cin => \fluxo_dados|PC_Soma_Constante|Add0~62\,
	sumout => \fluxo_dados|PC_Soma_Constante|Add0~65_sumout\,
	cout => \fluxo_dados|PC_Soma_Constante|Add0~66\);

\fluxo_dados|regIFID1|DOUT[50]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|PC_Soma_Constante|Add0~65_sumout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIFID1|DOUT\(50));

\fluxo_dados|regIDEX1|DOUT[124]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regIFID1|DOUT\(50),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(124));

\fluxo_dados|Add0~69\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|Add0~69_sumout\ = SUM(( \fluxo_dados|regIDEX1|DOUT\(41) ) + ( \fluxo_dados|regIDEX1|DOUT\(125) ) + ( \fluxo_dados|Add0~66\ ))
-- \fluxo_dados|Add0~70\ = CARRY(( \fluxo_dados|regIDEX1|DOUT\(41) ) + ( \fluxo_dados|regIDEX1|DOUT\(125) ) + ( \fluxo_dados|Add0~66\ ))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000000000111111110000000000000000000000000000000011111111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	datad => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(41),
	dataf => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(125),
	cin => \fluxo_dados|Add0~66\,
	sumout => \fluxo_dados|Add0~69_sumout\,
	cout => \fluxo_dados|Add0~70\);

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a19\ : cyclonev_ram_block
-- pragma translate_off
GENERIC MAP (
	mem_init0 => "00000000",
	clk0_core_clock_enable => "ena0",
	data_interleave_offset_in_bits => 1,
	data_interleave_width_in_bits => 1,
	init_file => "db/ProcessadorMIPS.ram0_bancoRegistradoresArqRegReg_fdb8a76e.hdl.mif",
	init_file_layout => "port_b",
	logical_ram_name => "Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|altsyncram:registrador_rtl_0|altsyncram_h8q1:auto_generated|ALTSYNCRAM",
	mixed_port_feed_through_mode => "dont_care",
	operation_mode => "dual_port",
	port_a_address_clear => "none",
	port_a_address_width => 5,
	port_a_byte_enable_clock => "none",
	port_a_data_out_clear => "none",
	port_a_data_out_clock => "none",
	port_a_data_width => 1,
	port_a_first_address => 0,
	port_a_first_bit_number => 19,
	port_a_last_address => 31,
	port_a_logical_ram_depth => 32,
	port_a_logical_ram_width => 32,
	port_a_read_during_write_mode => "new_data_no_nbe_read",
	port_b_address_clear => "none",
	port_b_address_clock => "clock1",
	port_b_address_width => 5,
	port_b_data_out_clear => "none",
	port_b_data_out_clock => "none",
	port_b_data_width => 1,
	port_b_first_address => 0,
	port_b_first_bit_number => 19,
	port_b_last_address => 31,
	port_b_logical_ram_depth => 32,
	port_b_logical_ram_width => 32,
	port_b_read_during_write_mode => "new_data_no_nbe_read",
	port_b_read_enable_clock => "clock1",
	ram_block_type => "M20K")
-- pragma translate_on
PORT MAP (
	portawe => \fluxo_dados|regMEMWB1|DOUT\(101),
	portbre => VCC,
	clk0 => \CLOCK_50~input_o\,
	clk1 => \CLOCK_50~input_o\,
	ena0 => \fluxo_dados|regMEMWB1|DOUT\(101),
	portadatain => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a19_PORTADATAIN_bus\,
	portaaddr => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a19_PORTAADDR_bus\,
	portbaddr => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a19_PORTBADDR_bus\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	portbdataout => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a19_PORTBDATAOUT_bus\);

\fluxo_dados|bancoRegs|registrador_rtl_0_bypass[50]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => VCC,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(50));

\fluxo_dados|bancoRegs|registrador_rtl_0_bypass[49]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|mux_ULA_mem|saida_MUX[19]~19_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(49));

\fluxo_dados|bancoRegs|saidaB[19]~19\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|bancoRegs|saidaB[19]~19_combout\ = ( \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(49) & ( (!\fluxo_dados|bancoRegs|Equal0~0_combout\ & (((!\fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(50)) # 
-- (\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a19~portbdataout\)) # (\fluxo_dados|bancoRegs|registrador~43_combout\))) ) ) # ( !\fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(49) & ( (!\fluxo_dados|bancoRegs|registrador~43_combout\ 
-- & (!\fluxo_dados|bancoRegs|Equal0~0_combout\ & (\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a19~portbdataout\ & \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(50)))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000001000110011000100110000000000000010001100110001001100",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|bancoRegs|ALT_INV_registrador~43_combout\,
	datab => \fluxo_dados|bancoRegs|ALT_INV_Equal0~0_combout\,
	datac => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a19~portbdataout\,
	datad => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(50),
	datae => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(49),
	combout => \fluxo_dados|bancoRegs|saidaB[19]~19_combout\);

\fluxo_dados|regIDEX1|DOUT[61]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|bancoRegs|saidaB[19]~19_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(61));

\fluxo_dados|regEXMEM1|DOUT[24]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regIDEX1|DOUT\(61),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regEXMEM1|DOUT\(24));

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a19\ : cyclonev_ram_block
-- pragma translate_off
GENERIC MAP (
	data_interleave_offset_in_bits => 1,
	data_interleave_width_in_bits => 1,
	logical_ram_name => "Fluxo_Dados:fluxo_dados|RAMMIPS:RAM|altsyncram:memRAM_rtl_0|altsyncram_60q1:auto_generated|ALTSYNCRAM",
	mixed_port_feed_through_mode => "old",
	operation_mode => "dual_port",
	port_a_address_clear => "none",
	port_a_address_width => 6,
	port_a_byte_enable_clock => "none",
	port_a_data_out_clear => "none",
	port_a_data_out_clock => "none",
	port_a_data_width => 1,
	port_a_first_address => 0,
	port_a_first_bit_number => 19,
	port_a_last_address => 63,
	port_a_logical_ram_depth => 64,
	port_a_logical_ram_width => 32,
	port_a_read_during_write_mode => "new_data_no_nbe_read",
	port_b_address_clear => "none",
	port_b_address_clock => "clock0",
	port_b_address_width => 6,
	port_b_data_out_clear => "none",
	port_b_data_out_clock => "none",
	port_b_data_width => 1,
	port_b_first_address => 0,
	port_b_first_bit_number => 19,
	port_b_last_address => 63,
	port_b_logical_ram_depth => 64,
	port_b_logical_ram_width => 32,
	port_b_read_during_write_mode => "new_data_no_nbe_read",
	port_b_read_enable_clock => "clock0",
	ram_block_type => "M20K")
-- pragma translate_on
PORT MAP (
	portawe => \UC|Equal14~0_combout\,
	portbre => \UC|Equal5~0_combout\,
	clk0 => \CLOCK_50~input_o\,
	portadatain => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a19_PORTADATAIN_bus\,
	portaaddr => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a19_PORTAADDR_bus\,
	portbaddr => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a19_PORTBADDR_bus\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	portbdataout => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a19_PORTBDATAOUT_bus\);

\fluxo_dados|regMEMWB1|DOUT[56]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a19~portbdataout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regMEMWB1|DOUT\(56));

\fluxo_dados|regEXMEM1|DOUT[88]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regIDEX1|DOUT\(125),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regEXMEM1|DOUT\(88));

\fluxo_dados|regMEMWB1|DOUT[88]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regEXMEM1|DOUT\(88),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regMEMWB1|DOUT\(88));

\fluxo_dados|ULA|ula18|soma_sub|carry_out\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula18|soma_sub|carry_out~combout\ = ( \fluxo_dados|ULA|ula18|mux_inverteB|saida_MUX~0_combout\ & ( ((!\fluxo_dados|ULA|ula16|soma_sub|carry_out~combout\ & ((\fluxo_dados|ULA|ula17|mux_inverteB|saida_MUX~0_combout\) # 
-- (\fluxo_dados|regIDEX1|DOUT\(91)))) # (\fluxo_dados|ULA|ula16|soma_sub|carry_out~combout\ & (\fluxo_dados|regIDEX1|DOUT\(91) & \fluxo_dados|ULA|ula17|mux_inverteB|saida_MUX~0_combout\))) # (\fluxo_dados|regIDEX1|DOUT\(92)) ) ) # ( 
-- !\fluxo_dados|ULA|ula18|mux_inverteB|saida_MUX~0_combout\ & ( (\fluxo_dados|regIDEX1|DOUT\(92) & ((!\fluxo_dados|ULA|ula16|soma_sub|carry_out~combout\ & ((\fluxo_dados|ULA|ula17|mux_inverteB|saida_MUX~0_combout\) # (\fluxo_dados|regIDEX1|DOUT\(91)))) # 
-- (\fluxo_dados|ULA|ula16|soma_sub|carry_out~combout\ & (\fluxo_dados|regIDEX1|DOUT\(91) & \fluxo_dados|ULA|ula17|mux_inverteB|saida_MUX~0_combout\)))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000101011001010111111111100000000001010110010101111111111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|ULA|ula16|soma_sub|ALT_INV_carry_out~combout\,
	datab => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(91),
	datac => \fluxo_dados|ULA|ula17|mux_inverteB|ALT_INV_saida_MUX~0_combout\,
	datad => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(92),
	datae => \fluxo_dados|ULA|ula18|mux_inverteB|ALT_INV_saida_MUX~0_combout\,
	combout => \fluxo_dados|ULA|ula18|soma_sub|carry_out~combout\);

\fluxo_dados|mux_rt_imediato|saida_MUX[19]~19\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|mux_rt_imediato|saida_MUX[19]~19_combout\ = (!\fluxo_dados|regIDEX1|DOUT\(140) & ((\fluxo_dados|regIDEX1|DOUT\(61)))) # (\fluxo_dados|regIDEX1|DOUT\(140) & (\fluxo_dados|regIDEX1|DOUT\(41)))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0001101100011011000110110001101100011011000110110001101100011011",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(140),
	datab => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(41),
	datac => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(61),
	combout => \fluxo_dados|mux_rt_imediato|saida_MUX[19]~19_combout\);

\fluxo_dados|ULA|ula19|mux_inverteB|saida_MUX~0\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula19|mux_inverteB|saida_MUX~0_combout\ = !\fluxo_dados|UC_ULA|ula_ctrl[3]~3_combout\ $ (!\fluxo_dados|mux_rt_imediato|saida_MUX[19]~19_combout\)

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0110011001100110011001100110011001100110011001100110011001100110",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl[3]~3_combout\,
	datab => \fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[19]~19_combout\,
	combout => \fluxo_dados|ULA|ula19|mux_inverteB|saida_MUX~0_combout\);

\fluxo_dados|ULA|ula19|mux_ula|saida_MUX~1\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula19|mux_ula|saida_MUX~1_combout\ = ( \fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & ( \fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\ & ( (\fluxo_dados|regIDEX1|DOUT\(93) & 
-- \fluxo_dados|ULA|ula19|mux_inverteB|saida_MUX~0_combout\) ) ) ) # ( !\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & ( \fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\ & ( (\fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\ & 
-- \fluxo_dados|ULA|ula19|mux_inverteB|saida_MUX~0_combout\) ) ) ) # ( \fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & ( !\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\ & ( (\fluxo_dados|regIDEX1|DOUT\(93) & 
-- \fluxo_dados|ULA|ula19|mux_inverteB|saida_MUX~0_combout\) ) ) ) # ( !\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & ( !\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\ & ( (!\fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\ & 
-- (!\fluxo_dados|ULA|ula18|soma_sub|carry_out~combout\ $ (!\fluxo_dados|regIDEX1|DOUT\(93) $ (\fluxo_dados|ULA|ula19|mux_inverteB|saida_MUX~0_combout\)))) # (\fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\ & 
-- (((\fluxo_dados|ULA|ula19|mux_inverteB|saida_MUX~0_combout\) # (\fluxo_dados|regIDEX1|DOUT\(93))))) ) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0010110111010111000000000000111100000000010101010000000000001111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|ULA|ula0|mux_ula|ALT_INV_Equal0~0_combout\,
	datab => \fluxo_dados|ULA|ula18|soma_sub|ALT_INV_carry_out~combout\,
	datac => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(93),
	datad => \fluxo_dados|ULA|ula19|mux_inverteB|ALT_INV_saida_MUX~0_combout\,
	datae => \fluxo_dados|ULA|ula30|mux_ula|ALT_INV_saida_MUX~0_combout\,
	dataf => \fluxo_dados|ULA|ula30|mux_ula|ALT_INV_saida_MUX~1_combout\,
	combout => \fluxo_dados|ULA|ula19|mux_ula|saida_MUX~1_combout\);

\fluxo_dados|ULA|resultado_final[19]~19\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|resultado_final[19]~19_combout\ = (!\fluxo_dados|UC_ULA|ula_ctrl[2]~0_combout\ & ((\fluxo_dados|ULA|ula19|mux_ula|saida_MUX~1_combout\))) # (\fluxo_dados|UC_ULA|ula_ctrl[2]~0_combout\ & 
-- (\fluxo_dados|ULA|ula3|mux_ula|saida_MUX~0_combout\))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0001101100011011000110110001101100011011000110110001101100011011",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl[2]~0_combout\,
	datab => \fluxo_dados|ULA|ula3|mux_ula|ALT_INV_saida_MUX~0_combout\,
	datac => \fluxo_dados|ULA|ula19|mux_ula|ALT_INV_saida_MUX~1_combout\,
	combout => \fluxo_dados|ULA|resultado_final[19]~19_combout\);

\fluxo_dados|regEXMEM1|DOUT[56]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|ULA|resultado_final[19]~19_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regEXMEM1|DOUT\(56));

\fluxo_dados|regMEMWB1|DOUT[24]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regEXMEM1|DOUT\(56),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regMEMWB1|DOUT\(24));

\fluxo_dados|mux_ULA_mem|saida_MUX[19]~19\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|mux_ULA_mem|saida_MUX[19]~19_combout\ = ( \fluxo_dados|regMEMWB1|DOUT\(24) & ( (!\fluxo_dados|regMEMWB1|DOUT\(103) & ((!\fluxo_dados|regMEMWB1|DOUT\(102)) # ((\fluxo_dados|regMEMWB1|DOUT\(56))))) # (\fluxo_dados|regMEMWB1|DOUT\(103) & 
-- (((\fluxo_dados|regMEMWB1|DOUT\(88))))) ) ) # ( !\fluxo_dados|regMEMWB1|DOUT\(24) & ( (!\fluxo_dados|regMEMWB1|DOUT\(103) & (\fluxo_dados|regMEMWB1|DOUT\(102) & (\fluxo_dados|regMEMWB1|DOUT\(56)))) # (\fluxo_dados|regMEMWB1|DOUT\(103) & 
-- (((\fluxo_dados|regMEMWB1|DOUT\(88))))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000001001010111100010101101111100000010010101111000101011011111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(103),
	datab => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(102),
	datac => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(56),
	datad => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(88),
	datae => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(24),
	combout => \fluxo_dados|mux_ULA_mem|saida_MUX[19]~19_combout\);

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a19\ : cyclonev_ram_block
-- pragma translate_off
GENERIC MAP (
	mem_init0 => "00000000",
	clk0_core_clock_enable => "ena0",
	data_interleave_offset_in_bits => 1,
	data_interleave_width_in_bits => 1,
	init_file => "db/ProcessadorMIPS.ram0_bancoRegistradoresArqRegReg_fdb8a76e.hdl.mif",
	init_file_layout => "port_b",
	logical_ram_name => "Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|altsyncram:registrador_rtl_1|altsyncram_h8q1:auto_generated|ALTSYNCRAM",
	mixed_port_feed_through_mode => "dont_care",
	operation_mode => "dual_port",
	port_a_address_clear => "none",
	port_a_address_width => 5,
	port_a_byte_enable_clock => "none",
	port_a_data_out_clear => "none",
	port_a_data_out_clock => "none",
	port_a_data_width => 1,
	port_a_first_address => 0,
	port_a_first_bit_number => 19,
	port_a_last_address => 31,
	port_a_logical_ram_depth => 32,
	port_a_logical_ram_width => 32,
	port_a_read_during_write_mode => "new_data_no_nbe_read",
	port_b_address_clear => "none",
	port_b_address_clock => "clock1",
	port_b_address_width => 5,
	port_b_data_out_clear => "none",
	port_b_data_out_clock => "none",
	port_b_data_width => 1,
	port_b_first_address => 0,
	port_b_first_bit_number => 19,
	port_b_last_address => 31,
	port_b_logical_ram_depth => 32,
	port_b_logical_ram_width => 32,
	port_b_read_during_write_mode => "new_data_no_nbe_read",
	port_b_read_enable_clock => "clock1",
	ram_block_type => "M20K")
-- pragma translate_on
PORT MAP (
	portawe => \fluxo_dados|regMEMWB1|DOUT\(101),
	portbre => VCC,
	clk0 => \CLOCK_50~input_o\,
	clk1 => \CLOCK_50~input_o\,
	ena0 => \fluxo_dados|regMEMWB1|DOUT\(101),
	portadatain => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a19_PORTADATAIN_bus\,
	portaaddr => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a19_PORTAADDR_bus\,
	portbaddr => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a19_PORTBADDR_bus\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	portbdataout => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a19_PORTBDATAOUT_bus\);

\fluxo_dados|bancoRegs|registrador_rtl_1_bypass[50]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => VCC,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(50));

\fluxo_dados|bancoRegs|registrador_rtl_1_bypass[49]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|mux_ULA_mem|saida_MUX[19]~19_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(49));

\fluxo_dados|bancoRegs|saidaA[19]~19\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|bancoRegs|saidaA[19]~19_combout\ = ( \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(49) & ( (!\fluxo_dados|bancoRegs|Equal1~0_combout\ & (((!\fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(50)) # 
-- (\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a19~portbdataout\)) # (\fluxo_dados|bancoRegs|registrador~40_combout\))) ) ) # ( !\fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(49) & ( (!\fluxo_dados|bancoRegs|registrador~40_combout\ 
-- & (!\fluxo_dados|bancoRegs|Equal1~0_combout\ & (\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a19~portbdataout\ & \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(50)))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000001000110011000100110000000000000010001100110001001100",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|bancoRegs|ALT_INV_registrador~40_combout\,
	datab => \fluxo_dados|bancoRegs|ALT_INV_Equal1~0_combout\,
	datac => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a19~portbdataout\,
	datad => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(50),
	datae => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(49),
	combout => \fluxo_dados|bancoRegs|saidaA[19]~19_combout\);

\fluxo_dados|regIDEX1|DOUT[93]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|bancoRegs|saidaA[19]~19_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(93));

\fluxo_dados|mux_PC|saida_MUX[19]~21\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|mux_PC|saida_MUX[19]~21_combout\ = ( \fluxo_dados|PC_entity|DOUT[5]~0_combout\ & ( \fluxo_dados|mux_PC|saida_MUX[22]~3_combout\ & ( \fluxo_dados|regIFID1|DOUT\(17) ) ) ) # ( !\fluxo_dados|PC_entity|DOUT[5]~0_combout\ & ( 
-- \fluxo_dados|mux_PC|saida_MUX[22]~3_combout\ & ( \fluxo_dados|regIDEX1|DOUT\(93) ) ) ) # ( \fluxo_dados|PC_entity|DOUT[5]~0_combout\ & ( !\fluxo_dados|mux_PC|saida_MUX[22]~3_combout\ & ( \fluxo_dados|PC_Soma_Constante|Add0~69_sumout\ ) ) ) # ( 
-- !\fluxo_dados|PC_entity|DOUT[5]~0_combout\ & ( !\fluxo_dados|mux_PC|saida_MUX[22]~3_combout\ & ( \fluxo_dados|Add0~69_sumout\ ) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0011001100110011010101010101010100000000111111110000111100001111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~69_sumout\,
	datab => \fluxo_dados|ALT_INV_Add0~69_sumout\,
	datac => \fluxo_dados|regIFID1|ALT_INV_DOUT\(17),
	datad => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(93),
	datae => \fluxo_dados|PC_entity|ALT_INV_DOUT[5]~0_combout\,
	dataf => \fluxo_dados|mux_PC|ALT_INV_saida_MUX[22]~3_combout\,
	combout => \fluxo_dados|mux_PC|saida_MUX[19]~21_combout\);

\fluxo_dados|PC_entity|DOUT[19]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|mux_PC|saida_MUX[19]~21_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|PC_entity|DOUT\(19));

\fluxo_dados|PC_Soma_Constante|Add0~69\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|PC_Soma_Constante|Add0~69_sumout\ = SUM(( \fluxo_dados|PC_entity|DOUT\(19) ) + ( GND ) + ( \fluxo_dados|PC_Soma_Constante|Add0~66\ ))
-- \fluxo_dados|PC_Soma_Constante|Add0~70\ = CARRY(( \fluxo_dados|PC_entity|DOUT\(19) ) + ( GND ) + ( \fluxo_dados|PC_Soma_Constante|Add0~66\ ))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000000000111111111111111100000000000000000000000011111111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	datad => \fluxo_dados|PC_entity|ALT_INV_DOUT\(19),
	cin => \fluxo_dados|PC_Soma_Constante|Add0~66\,
	sumout => \fluxo_dados|PC_Soma_Constante|Add0~69_sumout\,
	cout => \fluxo_dados|PC_Soma_Constante|Add0~70\);

\fluxo_dados|regIFID1|DOUT[51]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|PC_Soma_Constante|Add0~69_sumout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIFID1|DOUT\(51));

\fluxo_dados|regIDEX1|DOUT[125]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regIFID1|DOUT\(51),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(125));

\fluxo_dados|Add0~73\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|Add0~73_sumout\ = SUM(( \fluxo_dados|regIDEX1|DOUT\(41) ) + ( \fluxo_dados|regIDEX1|DOUT\(126) ) + ( \fluxo_dados|Add0~70\ ))
-- \fluxo_dados|Add0~74\ = CARRY(( \fluxo_dados|regIDEX1|DOUT\(41) ) + ( \fluxo_dados|regIDEX1|DOUT\(126) ) + ( \fluxo_dados|Add0~70\ ))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000000000111111110000000000000000000000000000000011111111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	datad => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(41),
	dataf => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(126),
	cin => \fluxo_dados|Add0~70\,
	sumout => \fluxo_dados|Add0~73_sumout\,
	cout => \fluxo_dados|Add0~74\);

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a20\ : cyclonev_ram_block
-- pragma translate_off
GENERIC MAP (
	mem_init0 => "00000000",
	clk0_core_clock_enable => "ena0",
	data_interleave_offset_in_bits => 1,
	data_interleave_width_in_bits => 1,
	init_file => "db/ProcessadorMIPS.ram0_bancoRegistradoresArqRegReg_fdb8a76e.hdl.mif",
	init_file_layout => "port_b",
	logical_ram_name => "Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|altsyncram:registrador_rtl_0|altsyncram_h8q1:auto_generated|ALTSYNCRAM",
	mixed_port_feed_through_mode => "dont_care",
	operation_mode => "dual_port",
	port_a_address_clear => "none",
	port_a_address_width => 5,
	port_a_byte_enable_clock => "none",
	port_a_data_out_clear => "none",
	port_a_data_out_clock => "none",
	port_a_data_width => 1,
	port_a_first_address => 0,
	port_a_first_bit_number => 20,
	port_a_last_address => 31,
	port_a_logical_ram_depth => 32,
	port_a_logical_ram_width => 32,
	port_a_read_during_write_mode => "new_data_no_nbe_read",
	port_b_address_clear => "none",
	port_b_address_clock => "clock1",
	port_b_address_width => 5,
	port_b_data_out_clear => "none",
	port_b_data_out_clock => "none",
	port_b_data_width => 1,
	port_b_first_address => 0,
	port_b_first_bit_number => 20,
	port_b_last_address => 31,
	port_b_logical_ram_depth => 32,
	port_b_logical_ram_width => 32,
	port_b_read_during_write_mode => "new_data_no_nbe_read",
	port_b_read_enable_clock => "clock1",
	ram_block_type => "M20K")
-- pragma translate_on
PORT MAP (
	portawe => \fluxo_dados|regMEMWB1|DOUT\(101),
	portbre => VCC,
	clk0 => \CLOCK_50~input_o\,
	clk1 => \CLOCK_50~input_o\,
	ena0 => \fluxo_dados|regMEMWB1|DOUT\(101),
	portadatain => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a20_PORTADATAIN_bus\,
	portaaddr => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a20_PORTAADDR_bus\,
	portbaddr => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a20_PORTBADDR_bus\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	portbdataout => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a20_PORTBDATAOUT_bus\);

\fluxo_dados|bancoRegs|registrador_rtl_0_bypass[52]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => VCC,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(52));

\fluxo_dados|bancoRegs|registrador_rtl_0_bypass[51]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|mux_ULA_mem|saida_MUX[20]~20_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(51));

\fluxo_dados|bancoRegs|saidaB[20]~20\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|bancoRegs|saidaB[20]~20_combout\ = ( \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(51) & ( (!\fluxo_dados|bancoRegs|Equal0~0_combout\ & (((!\fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(52)) # 
-- (\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a20~portbdataout\)) # (\fluxo_dados|bancoRegs|registrador~43_combout\))) ) ) # ( !\fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(51) & ( (!\fluxo_dados|bancoRegs|registrador~43_combout\ 
-- & (!\fluxo_dados|bancoRegs|Equal0~0_combout\ & (\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a20~portbdataout\ & \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(52)))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000001000110011000100110000000000000010001100110001001100",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|bancoRegs|ALT_INV_registrador~43_combout\,
	datab => \fluxo_dados|bancoRegs|ALT_INV_Equal0~0_combout\,
	datac => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a20~portbdataout\,
	datad => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(52),
	datae => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(51),
	combout => \fluxo_dados|bancoRegs|saidaB[20]~20_combout\);

\fluxo_dados|regIDEX1|DOUT[62]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|bancoRegs|saidaB[20]~20_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(62));

\fluxo_dados|regEXMEM1|DOUT[25]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regIDEX1|DOUT\(62),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regEXMEM1|DOUT\(25));

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a20\ : cyclonev_ram_block
-- pragma translate_off
GENERIC MAP (
	data_interleave_offset_in_bits => 1,
	data_interleave_width_in_bits => 1,
	logical_ram_name => "Fluxo_Dados:fluxo_dados|RAMMIPS:RAM|altsyncram:memRAM_rtl_0|altsyncram_60q1:auto_generated|ALTSYNCRAM",
	mixed_port_feed_through_mode => "old",
	operation_mode => "dual_port",
	port_a_address_clear => "none",
	port_a_address_width => 6,
	port_a_byte_enable_clock => "none",
	port_a_data_out_clear => "none",
	port_a_data_out_clock => "none",
	port_a_data_width => 1,
	port_a_first_address => 0,
	port_a_first_bit_number => 20,
	port_a_last_address => 63,
	port_a_logical_ram_depth => 64,
	port_a_logical_ram_width => 32,
	port_a_read_during_write_mode => "new_data_no_nbe_read",
	port_b_address_clear => "none",
	port_b_address_clock => "clock0",
	port_b_address_width => 6,
	port_b_data_out_clear => "none",
	port_b_data_out_clock => "none",
	port_b_data_width => 1,
	port_b_first_address => 0,
	port_b_first_bit_number => 20,
	port_b_last_address => 63,
	port_b_logical_ram_depth => 64,
	port_b_logical_ram_width => 32,
	port_b_read_during_write_mode => "new_data_no_nbe_read",
	port_b_read_enable_clock => "clock0",
	ram_block_type => "M20K")
-- pragma translate_on
PORT MAP (
	portawe => \UC|Equal14~0_combout\,
	portbre => \UC|Equal5~0_combout\,
	clk0 => \CLOCK_50~input_o\,
	portadatain => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a20_PORTADATAIN_bus\,
	portaaddr => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a20_PORTAADDR_bus\,
	portbaddr => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a20_PORTBADDR_bus\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	portbdataout => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a20_PORTBDATAOUT_bus\);

\fluxo_dados|regMEMWB1|DOUT[57]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a20~portbdataout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regMEMWB1|DOUT\(57));

\fluxo_dados|regEXMEM1|DOUT[89]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regIDEX1|DOUT\(126),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regEXMEM1|DOUT\(89));

\fluxo_dados|regMEMWB1|DOUT[89]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regEXMEM1|DOUT\(89),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regMEMWB1|DOUT\(89));

\fluxo_dados|mux_rt_imediato|saida_MUX[20]~20\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|mux_rt_imediato|saida_MUX[20]~20_combout\ = (!\fluxo_dados|regIDEX1|DOUT\(140) & ((\fluxo_dados|regIDEX1|DOUT\(62)))) # (\fluxo_dados|regIDEX1|DOUT\(140) & (\fluxo_dados|regIDEX1|DOUT\(41)))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0001101100011011000110110001101100011011000110110001101100011011",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(140),
	datab => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(41),
	datac => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(62),
	combout => \fluxo_dados|mux_rt_imediato|saida_MUX[20]~20_combout\);

\fluxo_dados|ULA|ula20|mux_inverteB|saida_MUX~0\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula20|mux_inverteB|saida_MUX~0_combout\ = !\fluxo_dados|UC_ULA|ula_ctrl[3]~3_combout\ $ (!\fluxo_dados|mux_rt_imediato|saida_MUX[20]~20_combout\)

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0110011001100110011001100110011001100110011001100110011001100110",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl[3]~3_combout\,
	datab => \fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[20]~20_combout\,
	combout => \fluxo_dados|ULA|ula20|mux_inverteB|saida_MUX~0_combout\);

\fluxo_dados|ULA|ula20|mux_ula|saida_MUX~0\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula20|mux_ula|saida_MUX~0_combout\ = (\fluxo_dados|regIDEX1|DOUT\(94) & \fluxo_dados|ULA|ula20|mux_inverteB|saida_MUX~0_combout\)

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0001000100010001000100010001000100010001000100010001000100010001",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(94),
	datab => \fluxo_dados|ULA|ula20|mux_inverteB|ALT_INV_saida_MUX~0_combout\,
	combout => \fluxo_dados|ULA|ula20|mux_ula|saida_MUX~0_combout\);

\fluxo_dados|ULA|ula19|mux_ula|saida_MUX~0\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula19|mux_ula|saida_MUX~0_combout\ = (\fluxo_dados|regIDEX1|DOUT\(93) & \fluxo_dados|ULA|ula19|mux_inverteB|saida_MUX~0_combout\)

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0001000100010001000100010001000100010001000100010001000100010001",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(93),
	datab => \fluxo_dados|ULA|ula19|mux_inverteB|ALT_INV_saida_MUX~0_combout\,
	combout => \fluxo_dados|ULA|ula19|mux_ula|saida_MUX~0_combout\);

\fluxo_dados|ULA|ula20|mux_ula|saida_MUX~1\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula20|mux_ula|saida_MUX~1_combout\ = ( \fluxo_dados|ULA|ula20|mux_inverteB|saida_MUX~0_combout\ & ( \fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\ & ( \fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\ ) ) ) # ( 
-- \fluxo_dados|ULA|ula20|mux_inverteB|saida_MUX~0_combout\ & ( !\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\ & ( (!\fluxo_dados|regIDEX1|DOUT\(94) $ (((\fluxo_dados|ULA|ula19|mux_ula|saida_MUX~0_combout\) # 
-- (\fluxo_dados|ULA|ula19|soma_sub|saida_xor2~combout\)))) # (\fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\) ) ) ) # ( !\fluxo_dados|ULA|ula20|mux_inverteB|saida_MUX~0_combout\ & ( !\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\ & ( 
-- !\fluxo_dados|regIDEX1|DOUT\(94) $ ((((!\fluxo_dados|ULA|ula19|soma_sub|saida_xor2~combout\ & !\fluxo_dados|ULA|ula19|mux_ula|saida_MUX~0_combout\)) # (\fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\))) ) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0010101011010101110101010111111100000000000000000101010101010101",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|ULA|ula0|mux_ula|ALT_INV_Equal0~0_combout\,
	datab => \fluxo_dados|ULA|ula19|soma_sub|ALT_INV_saida_xor2~combout\,
	datac => \fluxo_dados|ULA|ula19|mux_ula|ALT_INV_saida_MUX~0_combout\,
	datad => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(94),
	datae => \fluxo_dados|ULA|ula20|mux_inverteB|ALT_INV_saida_MUX~0_combout\,
	dataf => \fluxo_dados|ULA|ula30|mux_ula|ALT_INV_saida_MUX~1_combout\,
	combout => \fluxo_dados|ULA|ula20|mux_ula|saida_MUX~1_combout\);

\fluxo_dados|ULA|resultado_final[20]~20\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|resultado_final[20]~20_combout\ = ( \fluxo_dados|ULA|ula20|mux_ula|saida_MUX~1_combout\ & ( (!\fluxo_dados|UC_ULA|ula_ctrl[2]~0_combout\ & (((!\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\)) # 
-- (\fluxo_dados|ULA|ula20|mux_ula|saida_MUX~0_combout\))) # (\fluxo_dados|UC_ULA|ula_ctrl[2]~0_combout\ & (((\fluxo_dados|ULA|ula4|mux_ula|saida_MUX~1_combout\)))) ) ) # ( !\fluxo_dados|ULA|ula20|mux_ula|saida_MUX~1_combout\ & ( 
-- (!\fluxo_dados|UC_ULA|ula_ctrl[2]~0_combout\ & (\fluxo_dados|ULA|ula20|mux_ula|saida_MUX~0_combout\ & (\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\))) # (\fluxo_dados|UC_ULA|ula_ctrl[2]~0_combout\ & 
-- (((\fluxo_dados|ULA|ula4|mux_ula|saida_MUX~1_combout\)))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000001001010111101000101111011100000010010101111010001011110111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl[2]~0_combout\,
	datab => \fluxo_dados|ULA|ula20|mux_ula|ALT_INV_saida_MUX~0_combout\,
	datac => \fluxo_dados|ULA|ula30|mux_ula|ALT_INV_saida_MUX~0_combout\,
	datad => \fluxo_dados|ULA|ula4|mux_ula|ALT_INV_saida_MUX~1_combout\,
	datae => \fluxo_dados|ULA|ula20|mux_ula|ALT_INV_saida_MUX~1_combout\,
	combout => \fluxo_dados|ULA|resultado_final[20]~20_combout\);

\fluxo_dados|regEXMEM1|DOUT[57]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|ULA|resultado_final[20]~20_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regEXMEM1|DOUT\(57));

\fluxo_dados|regMEMWB1|DOUT[25]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regEXMEM1|DOUT\(57),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regMEMWB1|DOUT\(25));

\fluxo_dados|mux_ULA_mem|saida_MUX[20]~20\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|mux_ULA_mem|saida_MUX[20]~20_combout\ = ( \fluxo_dados|regMEMWB1|DOUT\(25) & ( (!\fluxo_dados|regMEMWB1|DOUT\(103) & ((!\fluxo_dados|regMEMWB1|DOUT\(102)) # ((\fluxo_dados|regMEMWB1|DOUT\(57))))) # (\fluxo_dados|regMEMWB1|DOUT\(103) & 
-- (((\fluxo_dados|regMEMWB1|DOUT\(89))))) ) ) # ( !\fluxo_dados|regMEMWB1|DOUT\(25) & ( (!\fluxo_dados|regMEMWB1|DOUT\(103) & (\fluxo_dados|regMEMWB1|DOUT\(102) & (\fluxo_dados|regMEMWB1|DOUT\(57)))) # (\fluxo_dados|regMEMWB1|DOUT\(103) & 
-- (((\fluxo_dados|regMEMWB1|DOUT\(89))))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000001001010111100010101101111100000010010101111000101011011111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(103),
	datab => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(102),
	datac => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(57),
	datad => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(89),
	datae => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(25),
	combout => \fluxo_dados|mux_ULA_mem|saida_MUX[20]~20_combout\);

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a20\ : cyclonev_ram_block
-- pragma translate_off
GENERIC MAP (
	mem_init0 => "00000000",
	clk0_core_clock_enable => "ena0",
	data_interleave_offset_in_bits => 1,
	data_interleave_width_in_bits => 1,
	init_file => "db/ProcessadorMIPS.ram0_bancoRegistradoresArqRegReg_fdb8a76e.hdl.mif",
	init_file_layout => "port_b",
	logical_ram_name => "Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|altsyncram:registrador_rtl_1|altsyncram_h8q1:auto_generated|ALTSYNCRAM",
	mixed_port_feed_through_mode => "dont_care",
	operation_mode => "dual_port",
	port_a_address_clear => "none",
	port_a_address_width => 5,
	port_a_byte_enable_clock => "none",
	port_a_data_out_clear => "none",
	port_a_data_out_clock => "none",
	port_a_data_width => 1,
	port_a_first_address => 0,
	port_a_first_bit_number => 20,
	port_a_last_address => 31,
	port_a_logical_ram_depth => 32,
	port_a_logical_ram_width => 32,
	port_a_read_during_write_mode => "new_data_no_nbe_read",
	port_b_address_clear => "none",
	port_b_address_clock => "clock1",
	port_b_address_width => 5,
	port_b_data_out_clear => "none",
	port_b_data_out_clock => "none",
	port_b_data_width => 1,
	port_b_first_address => 0,
	port_b_first_bit_number => 20,
	port_b_last_address => 31,
	port_b_logical_ram_depth => 32,
	port_b_logical_ram_width => 32,
	port_b_read_during_write_mode => "new_data_no_nbe_read",
	port_b_read_enable_clock => "clock1",
	ram_block_type => "M20K")
-- pragma translate_on
PORT MAP (
	portawe => \fluxo_dados|regMEMWB1|DOUT\(101),
	portbre => VCC,
	clk0 => \CLOCK_50~input_o\,
	clk1 => \CLOCK_50~input_o\,
	ena0 => \fluxo_dados|regMEMWB1|DOUT\(101),
	portadatain => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a20_PORTADATAIN_bus\,
	portaaddr => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a20_PORTAADDR_bus\,
	portbaddr => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a20_PORTBADDR_bus\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	portbdataout => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a20_PORTBDATAOUT_bus\);

\fluxo_dados|bancoRegs|registrador_rtl_1_bypass[52]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => VCC,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(52));

\fluxo_dados|bancoRegs|registrador_rtl_1_bypass[51]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|mux_ULA_mem|saida_MUX[20]~20_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(51));

\fluxo_dados|bancoRegs|saidaA[20]~20\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|bancoRegs|saidaA[20]~20_combout\ = ( \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(51) & ( (!\fluxo_dados|bancoRegs|Equal1~0_combout\ & (((!\fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(52)) # 
-- (\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a20~portbdataout\)) # (\fluxo_dados|bancoRegs|registrador~40_combout\))) ) ) # ( !\fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(51) & ( (!\fluxo_dados|bancoRegs|registrador~40_combout\ 
-- & (!\fluxo_dados|bancoRegs|Equal1~0_combout\ & (\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a20~portbdataout\ & \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(52)))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000001000110011000100110000000000000010001100110001001100",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|bancoRegs|ALT_INV_registrador~40_combout\,
	datab => \fluxo_dados|bancoRegs|ALT_INV_Equal1~0_combout\,
	datac => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a20~portbdataout\,
	datad => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(52),
	datae => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(51),
	combout => \fluxo_dados|bancoRegs|saidaA[20]~20_combout\);

\fluxo_dados|regIDEX1|DOUT[94]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|bancoRegs|saidaA[20]~20_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(94));

\fluxo_dados|mux_PC|saida_MUX[20]~22\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|mux_PC|saida_MUX[20]~22_combout\ = ( \fluxo_dados|PC_entity|DOUT[5]~0_combout\ & ( \fluxo_dados|mux_PC|saida_MUX[22]~3_combout\ & ( \fluxo_dados|regIFID1|DOUT\(18) ) ) ) # ( !\fluxo_dados|PC_entity|DOUT[5]~0_combout\ & ( 
-- \fluxo_dados|mux_PC|saida_MUX[22]~3_combout\ & ( \fluxo_dados|regIDEX1|DOUT\(94) ) ) ) # ( \fluxo_dados|PC_entity|DOUT[5]~0_combout\ & ( !\fluxo_dados|mux_PC|saida_MUX[22]~3_combout\ & ( \fluxo_dados|PC_Soma_Constante|Add0~73_sumout\ ) ) ) # ( 
-- !\fluxo_dados|PC_entity|DOUT[5]~0_combout\ & ( !\fluxo_dados|mux_PC|saida_MUX[22]~3_combout\ & ( \fluxo_dados|Add0~73_sumout\ ) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0011001100110011010101010101010100000000111111110000111100001111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~73_sumout\,
	datab => \fluxo_dados|ALT_INV_Add0~73_sumout\,
	datac => \fluxo_dados|regIFID1|ALT_INV_DOUT\(18),
	datad => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(94),
	datae => \fluxo_dados|PC_entity|ALT_INV_DOUT[5]~0_combout\,
	dataf => \fluxo_dados|mux_PC|ALT_INV_saida_MUX[22]~3_combout\,
	combout => \fluxo_dados|mux_PC|saida_MUX[20]~22_combout\);

\fluxo_dados|PC_entity|DOUT[20]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|mux_PC|saida_MUX[20]~22_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|PC_entity|DOUT\(20));

\fluxo_dados|PC_Soma_Constante|Add0~73\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|PC_Soma_Constante|Add0~73_sumout\ = SUM(( \fluxo_dados|PC_entity|DOUT\(20) ) + ( GND ) + ( \fluxo_dados|PC_Soma_Constante|Add0~70\ ))
-- \fluxo_dados|PC_Soma_Constante|Add0~74\ = CARRY(( \fluxo_dados|PC_entity|DOUT\(20) ) + ( GND ) + ( \fluxo_dados|PC_Soma_Constante|Add0~70\ ))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000000000111111111111111100000000000000000000000011111111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	datad => \fluxo_dados|PC_entity|ALT_INV_DOUT\(20),
	cin => \fluxo_dados|PC_Soma_Constante|Add0~70\,
	sumout => \fluxo_dados|PC_Soma_Constante|Add0~73_sumout\,
	cout => \fluxo_dados|PC_Soma_Constante|Add0~74\);

\fluxo_dados|regIFID1|DOUT[52]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|PC_Soma_Constante|Add0~73_sumout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIFID1|DOUT\(52));

\fluxo_dados|regIDEX1|DOUT[126]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regIFID1|DOUT\(52),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(126));

\fluxo_dados|Add0~77\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|Add0~77_sumout\ = SUM(( \fluxo_dados|regIDEX1|DOUT\(41) ) + ( \fluxo_dados|regIDEX1|DOUT\(127) ) + ( \fluxo_dados|Add0~74\ ))
-- \fluxo_dados|Add0~78\ = CARRY(( \fluxo_dados|regIDEX1|DOUT\(41) ) + ( \fluxo_dados|regIDEX1|DOUT\(127) ) + ( \fluxo_dados|Add0~74\ ))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000000000111111110000000000000000000000000000000011111111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	datad => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(41),
	dataf => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(127),
	cin => \fluxo_dados|Add0~74\,
	sumout => \fluxo_dados|Add0~77_sumout\,
	cout => \fluxo_dados|Add0~78\);

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a21\ : cyclonev_ram_block
-- pragma translate_off
GENERIC MAP (
	mem_init0 => "00000000",
	clk0_core_clock_enable => "ena0",
	data_interleave_offset_in_bits => 1,
	data_interleave_width_in_bits => 1,
	init_file => "db/ProcessadorMIPS.ram0_bancoRegistradoresArqRegReg_fdb8a76e.hdl.mif",
	init_file_layout => "port_b",
	logical_ram_name => "Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|altsyncram:registrador_rtl_0|altsyncram_h8q1:auto_generated|ALTSYNCRAM",
	mixed_port_feed_through_mode => "dont_care",
	operation_mode => "dual_port",
	port_a_address_clear => "none",
	port_a_address_width => 5,
	port_a_byte_enable_clock => "none",
	port_a_data_out_clear => "none",
	port_a_data_out_clock => "none",
	port_a_data_width => 1,
	port_a_first_address => 0,
	port_a_first_bit_number => 21,
	port_a_last_address => 31,
	port_a_logical_ram_depth => 32,
	port_a_logical_ram_width => 32,
	port_a_read_during_write_mode => "new_data_no_nbe_read",
	port_b_address_clear => "none",
	port_b_address_clock => "clock1",
	port_b_address_width => 5,
	port_b_data_out_clear => "none",
	port_b_data_out_clock => "none",
	port_b_data_width => 1,
	port_b_first_address => 0,
	port_b_first_bit_number => 21,
	port_b_last_address => 31,
	port_b_logical_ram_depth => 32,
	port_b_logical_ram_width => 32,
	port_b_read_during_write_mode => "new_data_no_nbe_read",
	port_b_read_enable_clock => "clock1",
	ram_block_type => "M20K")
-- pragma translate_on
PORT MAP (
	portawe => \fluxo_dados|regMEMWB1|DOUT\(101),
	portbre => VCC,
	clk0 => \CLOCK_50~input_o\,
	clk1 => \CLOCK_50~input_o\,
	ena0 => \fluxo_dados|regMEMWB1|DOUT\(101),
	portadatain => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a21_PORTADATAIN_bus\,
	portaaddr => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a21_PORTAADDR_bus\,
	portbaddr => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a21_PORTBADDR_bus\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	portbdataout => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a21_PORTBDATAOUT_bus\);

\fluxo_dados|bancoRegs|registrador_rtl_0_bypass[54]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => VCC,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(54));

\fluxo_dados|bancoRegs|registrador_rtl_0_bypass[53]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|mux_ULA_mem|saida_MUX[21]~21_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(53));

\fluxo_dados|bancoRegs|saidaB[21]~21\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|bancoRegs|saidaB[21]~21_combout\ = ( \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(53) & ( (!\fluxo_dados|bancoRegs|Equal0~0_combout\ & (((!\fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(54)) # 
-- (\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a21~portbdataout\)) # (\fluxo_dados|bancoRegs|registrador~43_combout\))) ) ) # ( !\fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(53) & ( (!\fluxo_dados|bancoRegs|registrador~43_combout\ 
-- & (!\fluxo_dados|bancoRegs|Equal0~0_combout\ & (\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a21~portbdataout\ & \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(54)))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000001000110011000100110000000000000010001100110001001100",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|bancoRegs|ALT_INV_registrador~43_combout\,
	datab => \fluxo_dados|bancoRegs|ALT_INV_Equal0~0_combout\,
	datac => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a21~portbdataout\,
	datad => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(54),
	datae => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(53),
	combout => \fluxo_dados|bancoRegs|saidaB[21]~21_combout\);

\fluxo_dados|regIDEX1|DOUT[63]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|bancoRegs|saidaB[21]~21_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(63));

\fluxo_dados|regEXMEM1|DOUT[26]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regIDEX1|DOUT\(63),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regEXMEM1|DOUT\(26));

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a21\ : cyclonev_ram_block
-- pragma translate_off
GENERIC MAP (
	data_interleave_offset_in_bits => 1,
	data_interleave_width_in_bits => 1,
	logical_ram_name => "Fluxo_Dados:fluxo_dados|RAMMIPS:RAM|altsyncram:memRAM_rtl_0|altsyncram_60q1:auto_generated|ALTSYNCRAM",
	mixed_port_feed_through_mode => "old",
	operation_mode => "dual_port",
	port_a_address_clear => "none",
	port_a_address_width => 6,
	port_a_byte_enable_clock => "none",
	port_a_data_out_clear => "none",
	port_a_data_out_clock => "none",
	port_a_data_width => 1,
	port_a_first_address => 0,
	port_a_first_bit_number => 21,
	port_a_last_address => 63,
	port_a_logical_ram_depth => 64,
	port_a_logical_ram_width => 32,
	port_a_read_during_write_mode => "new_data_no_nbe_read",
	port_b_address_clear => "none",
	port_b_address_clock => "clock0",
	port_b_address_width => 6,
	port_b_data_out_clear => "none",
	port_b_data_out_clock => "none",
	port_b_data_width => 1,
	port_b_first_address => 0,
	port_b_first_bit_number => 21,
	port_b_last_address => 63,
	port_b_logical_ram_depth => 64,
	port_b_logical_ram_width => 32,
	port_b_read_during_write_mode => "new_data_no_nbe_read",
	port_b_read_enable_clock => "clock0",
	ram_block_type => "M20K")
-- pragma translate_on
PORT MAP (
	portawe => \UC|Equal14~0_combout\,
	portbre => \UC|Equal5~0_combout\,
	clk0 => \CLOCK_50~input_o\,
	portadatain => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a21_PORTADATAIN_bus\,
	portaaddr => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a21_PORTAADDR_bus\,
	portbaddr => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a21_PORTBADDR_bus\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	portbdataout => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a21_PORTBDATAOUT_bus\);

\fluxo_dados|regMEMWB1|DOUT[58]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a21~portbdataout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regMEMWB1|DOUT\(58));

\fluxo_dados|regEXMEM1|DOUT[90]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regIDEX1|DOUT\(127),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regEXMEM1|DOUT\(90));

\fluxo_dados|regMEMWB1|DOUT[90]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regEXMEM1|DOUT\(90),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regMEMWB1|DOUT\(90));

\fluxo_dados|mux_rt_imediato|saida_MUX[21]~21\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|mux_rt_imediato|saida_MUX[21]~21_combout\ = (!\fluxo_dados|regIDEX1|DOUT\(140) & ((\fluxo_dados|regIDEX1|DOUT\(63)))) # (\fluxo_dados|regIDEX1|DOUT\(140) & (\fluxo_dados|regIDEX1|DOUT\(41)))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0001101100011011000110110001101100011011000110110001101100011011",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(140),
	datab => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(41),
	datac => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(63),
	combout => \fluxo_dados|mux_rt_imediato|saida_MUX[21]~21_combout\);

\fluxo_dados|ULA|ula21|mux_inverteB|saida_MUX~0\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula21|mux_inverteB|saida_MUX~0_combout\ = !\fluxo_dados|UC_ULA|ula_ctrl[3]~3_combout\ $ (!\fluxo_dados|mux_rt_imediato|saida_MUX[21]~21_combout\)

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0110011001100110011001100110011001100110011001100110011001100110",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl[3]~3_combout\,
	datab => \fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[21]~21_combout\,
	combout => \fluxo_dados|ULA|ula21|mux_inverteB|saida_MUX~0_combout\);

\fluxo_dados|ULA|ula21|mux_ula|saida_MUX~0\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula21|mux_ula|saida_MUX~0_combout\ = (\fluxo_dados|regIDEX1|DOUT\(95) & \fluxo_dados|ULA|ula21|mux_inverteB|saida_MUX~0_combout\)

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0001000100010001000100010001000100010001000100010001000100010001",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(95),
	datab => \fluxo_dados|ULA|ula21|mux_inverteB|ALT_INV_saida_MUX~0_combout\,
	combout => \fluxo_dados|ULA|ula21|mux_ula|saida_MUX~0_combout\);

\fluxo_dados|ULA|ula21|soma_sub|saida_xor\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula21|soma_sub|saida_xor~combout\ = !\fluxo_dados|regIDEX1|DOUT\(95) $ (!\fluxo_dados|ULA|ula21|mux_inverteB|saida_MUX~0_combout\)

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0110011001100110011001100110011001100110011001100110011001100110",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(95),
	datab => \fluxo_dados|ULA|ula21|mux_inverteB|ALT_INV_saida_MUX~0_combout\,
	combout => \fluxo_dados|ULA|ula21|soma_sub|saida_xor~combout\);

\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~2\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula30|mux_ula|saida_MUX~2_combout\ = (!\fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\ & !\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\)

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "1000100010001000100010001000100010001000100010001000100010001000",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|ULA|ula0|mux_ula|ALT_INV_Equal0~0_combout\,
	datab => \fluxo_dados|ULA|ula30|mux_ula|ALT_INV_saida_MUX~1_combout\,
	combout => \fluxo_dados|ULA|ula30|mux_ula|saida_MUX~2_combout\);

\fluxo_dados|ULA|ula21|mux_ula|saida_MUX~1\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula21|mux_ula|saida_MUX~1_combout\ = ( \fluxo_dados|ULA|ula21|soma_sub|saida_xor~combout\ & ( \fluxo_dados|ULA|ula30|mux_ula|saida_MUX~2_combout\ & ( (!\fluxo_dados|regIDEX1|DOUT\(94) & 
-- ((!\fluxo_dados|ULA|ula20|mux_inverteB|saida_MUX~0_combout\) # ((!\fluxo_dados|ULA|ula19|soma_sub|saida_xor2~combout\ & !\fluxo_dados|ULA|ula19|mux_ula|saida_MUX~0_combout\)))) # (\fluxo_dados|regIDEX1|DOUT\(94) & 
-- (!\fluxo_dados|ULA|ula19|soma_sub|saida_xor2~combout\ & (!\fluxo_dados|ULA|ula19|mux_ula|saida_MUX~0_combout\ & !\fluxo_dados|ULA|ula20|mux_inverteB|saida_MUX~0_combout\))) ) ) ) # ( !\fluxo_dados|ULA|ula21|soma_sub|saida_xor~combout\ & ( 
-- \fluxo_dados|ULA|ula30|mux_ula|saida_MUX~2_combout\ & ( (!\fluxo_dados|regIDEX1|DOUT\(94) & (\fluxo_dados|ULA|ula20|mux_inverteB|saida_MUX~0_combout\ & ((\fluxo_dados|ULA|ula19|mux_ula|saida_MUX~0_combout\) # 
-- (\fluxo_dados|ULA|ula19|soma_sub|saida_xor2~combout\)))) # (\fluxo_dados|regIDEX1|DOUT\(94) & (((\fluxo_dados|ULA|ula20|mux_inverteB|saida_MUX~0_combout\) # (\fluxo_dados|ULA|ula19|mux_ula|saida_MUX~0_combout\)) # 
-- (\fluxo_dados|ULA|ula19|soma_sub|saida_xor2~combout\))) ) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000000000000000000000000000000111011111111111100010000000",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|ULA|ula19|soma_sub|ALT_INV_saida_xor2~combout\,
	datab => \fluxo_dados|ULA|ula19|mux_ula|ALT_INV_saida_MUX~0_combout\,
	datac => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(94),
	datad => \fluxo_dados|ULA|ula20|mux_inverteB|ALT_INV_saida_MUX~0_combout\,
	datae => \fluxo_dados|ULA|ula21|soma_sub|ALT_INV_saida_xor~combout\,
	dataf => \fluxo_dados|ULA|ula30|mux_ula|ALT_INV_saida_MUX~2_combout\,
	combout => \fluxo_dados|ULA|ula21|mux_ula|saida_MUX~1_combout\);

\fluxo_dados|ULA|ula21|mux_ula|saida_MUX~2\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula21|mux_ula|saida_MUX~2_combout\ = (\fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\ & (((\fluxo_dados|regIDEX1|DOUT\(95) & !\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\)) # 
-- (\fluxo_dados|ULA|ula21|mux_inverteB|saida_MUX~0_combout\)))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0001010100000101000101010000010100010101000001010001010100000101",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|ULA|ula0|mux_ula|ALT_INV_Equal0~0_combout\,
	datab => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(95),
	datac => \fluxo_dados|ULA|ula21|mux_inverteB|ALT_INV_saida_MUX~0_combout\,
	datad => \fluxo_dados|ULA|ula30|mux_ula|ALT_INV_saida_MUX~1_combout\,
	combout => \fluxo_dados|ULA|ula21|mux_ula|saida_MUX~2_combout\);

\fluxo_dados|ULA|resultado_final[21]~21\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|resultado_final[21]~21_combout\ = ( \fluxo_dados|ULA|ula21|mux_ula|saida_MUX~1_combout\ & ( \fluxo_dados|ULA|ula21|mux_ula|saida_MUX~2_combout\ & ( (!\fluxo_dados|UC_ULA|ula_ctrl[2]~0_combout\ & 
-- (((!\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\)) # (\fluxo_dados|ULA|ula21|mux_ula|saida_MUX~0_combout\))) # (\fluxo_dados|UC_ULA|ula_ctrl[2]~0_combout\ & (((\fluxo_dados|ULA|ula5|mux_ula|saida_MUX~0_combout\)))) ) ) ) # ( 
-- !\fluxo_dados|ULA|ula21|mux_ula|saida_MUX~1_combout\ & ( \fluxo_dados|ULA|ula21|mux_ula|saida_MUX~2_combout\ & ( (!\fluxo_dados|UC_ULA|ula_ctrl[2]~0_combout\ & (((!\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\)) # 
-- (\fluxo_dados|ULA|ula21|mux_ula|saida_MUX~0_combout\))) # (\fluxo_dados|UC_ULA|ula_ctrl[2]~0_combout\ & (((\fluxo_dados|ULA|ula5|mux_ula|saida_MUX~0_combout\)))) ) ) ) # ( \fluxo_dados|ULA|ula21|mux_ula|saida_MUX~1_combout\ & ( 
-- !\fluxo_dados|ULA|ula21|mux_ula|saida_MUX~2_combout\ & ( (!\fluxo_dados|UC_ULA|ula_ctrl[2]~0_combout\ & (((!\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\)) # (\fluxo_dados|ULA|ula21|mux_ula|saida_MUX~0_combout\))) # 
-- (\fluxo_dados|UC_ULA|ula_ctrl[2]~0_combout\ & (((\fluxo_dados|ULA|ula5|mux_ula|saida_MUX~0_combout\)))) ) ) ) # ( !\fluxo_dados|ULA|ula21|mux_ula|saida_MUX~1_combout\ & ( !\fluxo_dados|ULA|ula21|mux_ula|saida_MUX~2_combout\ & ( 
-- (!\fluxo_dados|UC_ULA|ula_ctrl[2]~0_combout\ & (\fluxo_dados|ULA|ula21|mux_ula|saida_MUX~0_combout\ & (\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\))) # (\fluxo_dados|UC_ULA|ula_ctrl[2]~0_combout\ & 
-- (((\fluxo_dados|ULA|ula5|mux_ula|saida_MUX~0_combout\)))) ) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000001001010111101000101111011110100010111101111010001011110111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl[2]~0_combout\,
	datab => \fluxo_dados|ULA|ula21|mux_ula|ALT_INV_saida_MUX~0_combout\,
	datac => \fluxo_dados|ULA|ula30|mux_ula|ALT_INV_saida_MUX~0_combout\,
	datad => \fluxo_dados|ULA|ula5|mux_ula|ALT_INV_saida_MUX~0_combout\,
	datae => \fluxo_dados|ULA|ula21|mux_ula|ALT_INV_saida_MUX~1_combout\,
	dataf => \fluxo_dados|ULA|ula21|mux_ula|ALT_INV_saida_MUX~2_combout\,
	combout => \fluxo_dados|ULA|resultado_final[21]~21_combout\);

\fluxo_dados|regEXMEM1|DOUT[58]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|ULA|resultado_final[21]~21_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regEXMEM1|DOUT\(58));

\fluxo_dados|regMEMWB1|DOUT[26]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regEXMEM1|DOUT\(58),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regMEMWB1|DOUT\(26));

\fluxo_dados|mux_ULA_mem|saida_MUX[21]~21\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|mux_ULA_mem|saida_MUX[21]~21_combout\ = ( \fluxo_dados|regMEMWB1|DOUT\(26) & ( (!\fluxo_dados|regMEMWB1|DOUT\(103) & ((!\fluxo_dados|regMEMWB1|DOUT\(102)) # ((\fluxo_dados|regMEMWB1|DOUT\(58))))) # (\fluxo_dados|regMEMWB1|DOUT\(103) & 
-- (((\fluxo_dados|regMEMWB1|DOUT\(90))))) ) ) # ( !\fluxo_dados|regMEMWB1|DOUT\(26) & ( (!\fluxo_dados|regMEMWB1|DOUT\(103) & (\fluxo_dados|regMEMWB1|DOUT\(102) & (\fluxo_dados|regMEMWB1|DOUT\(58)))) # (\fluxo_dados|regMEMWB1|DOUT\(103) & 
-- (((\fluxo_dados|regMEMWB1|DOUT\(90))))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000001001010111100010101101111100000010010101111000101011011111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(103),
	datab => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(102),
	datac => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(58),
	datad => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(90),
	datae => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(26),
	combout => \fluxo_dados|mux_ULA_mem|saida_MUX[21]~21_combout\);

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a21\ : cyclonev_ram_block
-- pragma translate_off
GENERIC MAP (
	mem_init0 => "00000000",
	clk0_core_clock_enable => "ena0",
	data_interleave_offset_in_bits => 1,
	data_interleave_width_in_bits => 1,
	init_file => "db/ProcessadorMIPS.ram0_bancoRegistradoresArqRegReg_fdb8a76e.hdl.mif",
	init_file_layout => "port_b",
	logical_ram_name => "Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|altsyncram:registrador_rtl_1|altsyncram_h8q1:auto_generated|ALTSYNCRAM",
	mixed_port_feed_through_mode => "dont_care",
	operation_mode => "dual_port",
	port_a_address_clear => "none",
	port_a_address_width => 5,
	port_a_byte_enable_clock => "none",
	port_a_data_out_clear => "none",
	port_a_data_out_clock => "none",
	port_a_data_width => 1,
	port_a_first_address => 0,
	port_a_first_bit_number => 21,
	port_a_last_address => 31,
	port_a_logical_ram_depth => 32,
	port_a_logical_ram_width => 32,
	port_a_read_during_write_mode => "new_data_no_nbe_read",
	port_b_address_clear => "none",
	port_b_address_clock => "clock1",
	port_b_address_width => 5,
	port_b_data_out_clear => "none",
	port_b_data_out_clock => "none",
	port_b_data_width => 1,
	port_b_first_address => 0,
	port_b_first_bit_number => 21,
	port_b_last_address => 31,
	port_b_logical_ram_depth => 32,
	port_b_logical_ram_width => 32,
	port_b_read_during_write_mode => "new_data_no_nbe_read",
	port_b_read_enable_clock => "clock1",
	ram_block_type => "M20K")
-- pragma translate_on
PORT MAP (
	portawe => \fluxo_dados|regMEMWB1|DOUT\(101),
	portbre => VCC,
	clk0 => \CLOCK_50~input_o\,
	clk1 => \CLOCK_50~input_o\,
	ena0 => \fluxo_dados|regMEMWB1|DOUT\(101),
	portadatain => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a21_PORTADATAIN_bus\,
	portaaddr => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a21_PORTAADDR_bus\,
	portbaddr => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a21_PORTBADDR_bus\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	portbdataout => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a21_PORTBDATAOUT_bus\);

\fluxo_dados|bancoRegs|registrador_rtl_1_bypass[54]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => VCC,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(54));

\fluxo_dados|bancoRegs|registrador_rtl_1_bypass[53]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|mux_ULA_mem|saida_MUX[21]~21_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(53));

\fluxo_dados|bancoRegs|saidaA[21]~21\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|bancoRegs|saidaA[21]~21_combout\ = ( \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(53) & ( (!\fluxo_dados|bancoRegs|Equal1~0_combout\ & (((!\fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(54)) # 
-- (\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a21~portbdataout\)) # (\fluxo_dados|bancoRegs|registrador~40_combout\))) ) ) # ( !\fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(53) & ( (!\fluxo_dados|bancoRegs|registrador~40_combout\ 
-- & (!\fluxo_dados|bancoRegs|Equal1~0_combout\ & (\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a21~portbdataout\ & \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(54)))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000001000110011000100110000000000000010001100110001001100",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|bancoRegs|ALT_INV_registrador~40_combout\,
	datab => \fluxo_dados|bancoRegs|ALT_INV_Equal1~0_combout\,
	datac => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a21~portbdataout\,
	datad => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(54),
	datae => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(53),
	combout => \fluxo_dados|bancoRegs|saidaA[21]~21_combout\);

\fluxo_dados|regIDEX1|DOUT[95]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|bancoRegs|saidaA[21]~21_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(95));

\fluxo_dados|mux_PC|saida_MUX[21]~23\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|mux_PC|saida_MUX[21]~23_combout\ = ( \fluxo_dados|PC_entity|DOUT[5]~0_combout\ & ( \fluxo_dados|mux_PC|saida_MUX[22]~3_combout\ & ( \fluxo_dados|regIFID1|DOUT\(19) ) ) ) # ( !\fluxo_dados|PC_entity|DOUT[5]~0_combout\ & ( 
-- \fluxo_dados|mux_PC|saida_MUX[22]~3_combout\ & ( \fluxo_dados|regIDEX1|DOUT\(95) ) ) ) # ( \fluxo_dados|PC_entity|DOUT[5]~0_combout\ & ( !\fluxo_dados|mux_PC|saida_MUX[22]~3_combout\ & ( \fluxo_dados|PC_Soma_Constante|Add0~77_sumout\ ) ) ) # ( 
-- !\fluxo_dados|PC_entity|DOUT[5]~0_combout\ & ( !\fluxo_dados|mux_PC|saida_MUX[22]~3_combout\ & ( \fluxo_dados|Add0~77_sumout\ ) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0011001100110011010101010101010100000000111111110000111100001111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~77_sumout\,
	datab => \fluxo_dados|ALT_INV_Add0~77_sumout\,
	datac => \fluxo_dados|regIFID1|ALT_INV_DOUT\(19),
	datad => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(95),
	datae => \fluxo_dados|PC_entity|ALT_INV_DOUT[5]~0_combout\,
	dataf => \fluxo_dados|mux_PC|ALT_INV_saida_MUX[22]~3_combout\,
	combout => \fluxo_dados|mux_PC|saida_MUX[21]~23_combout\);

\fluxo_dados|PC_entity|DOUT[21]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|mux_PC|saida_MUX[21]~23_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|PC_entity|DOUT\(21));

\fluxo_dados|PC_Soma_Constante|Add0~77\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|PC_Soma_Constante|Add0~77_sumout\ = SUM(( \fluxo_dados|PC_entity|DOUT\(21) ) + ( GND ) + ( \fluxo_dados|PC_Soma_Constante|Add0~74\ ))
-- \fluxo_dados|PC_Soma_Constante|Add0~78\ = CARRY(( \fluxo_dados|PC_entity|DOUT\(21) ) + ( GND ) + ( \fluxo_dados|PC_Soma_Constante|Add0~74\ ))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000000000111111111111111100000000000000000000000011111111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	datad => \fluxo_dados|PC_entity|ALT_INV_DOUT\(21),
	cin => \fluxo_dados|PC_Soma_Constante|Add0~74\,
	sumout => \fluxo_dados|PC_Soma_Constante|Add0~77_sumout\,
	cout => \fluxo_dados|PC_Soma_Constante|Add0~78\);

\fluxo_dados|regIFID1|DOUT[53]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|PC_Soma_Constante|Add0~77_sumout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIFID1|DOUT\(53));

\fluxo_dados|regIDEX1|DOUT[127]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regIFID1|DOUT\(53),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(127));

\fluxo_dados|Add0~81\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|Add0~81_sumout\ = SUM(( \fluxo_dados|regIDEX1|DOUT\(41) ) + ( \fluxo_dados|regIDEX1|DOUT\(128) ) + ( \fluxo_dados|Add0~78\ ))
-- \fluxo_dados|Add0~82\ = CARRY(( \fluxo_dados|regIDEX1|DOUT\(41) ) + ( \fluxo_dados|regIDEX1|DOUT\(128) ) + ( \fluxo_dados|Add0~78\ ))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000000000111111110000000000000000000000000000000011111111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	datad => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(41),
	dataf => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(128),
	cin => \fluxo_dados|Add0~78\,
	sumout => \fluxo_dados|Add0~81_sumout\,
	cout => \fluxo_dados|Add0~82\);

\fluxo_dados|mux_PC|saida_MUX[22]~25\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|mux_PC|saida_MUX[22]~25_combout\ = ( \fluxo_dados|Add0~81_sumout\ & ( \fluxo_dados|PC_Soma_Constante|Add0~81_sumout\ & ( (!\fluxo_dados|mux_PC|saida_MUX[22]~24_combout\ & ((!\fluxo_dados|UC_ULA|jr~3_combout\) # 
-- (\fluxo_dados|regIDEX1|DOUT\(96)))) ) ) ) # ( !\fluxo_dados|Add0~81_sumout\ & ( \fluxo_dados|PC_Soma_Constante|Add0~81_sumout\ & ( (!\fluxo_dados|mux_PC|saida_MUX[22]~24_combout\ & ((!\fluxo_dados|UC_ULA|jr~3_combout\ & 
-- ((!\fluxo_dados|selmuxBeq~0_combout\))) # (\fluxo_dados|UC_ULA|jr~3_combout\ & (\fluxo_dados|regIDEX1|DOUT\(96))))) ) ) ) # ( \fluxo_dados|Add0~81_sumout\ & ( !\fluxo_dados|PC_Soma_Constante|Add0~81_sumout\ & ( 
-- (!\fluxo_dados|mux_PC|saida_MUX[22]~24_combout\ & ((!\fluxo_dados|UC_ULA|jr~3_combout\ & ((\fluxo_dados|selmuxBeq~0_combout\))) # (\fluxo_dados|UC_ULA|jr~3_combout\ & (\fluxo_dados|regIDEX1|DOUT\(96))))) ) ) ) # ( !\fluxo_dados|Add0~81_sumout\ & ( 
-- !\fluxo_dados|PC_Soma_Constante|Add0~81_sumout\ & ( (\fluxo_dados|regIDEX1|DOUT\(96) & (\fluxo_dados|UC_ULA|jr~3_combout\ & !\fluxo_dados|mux_PC|saida_MUX[22]~24_combout\)) ) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0001000000010000000100001101000011010000000100001101000011010000",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(96),
	datab => \fluxo_dados|UC_ULA|ALT_INV_jr~3_combout\,
	datac => \fluxo_dados|mux_PC|ALT_INV_saida_MUX[22]~24_combout\,
	datad => \fluxo_dados|ALT_INV_selmuxBeq~0_combout\,
	datae => \fluxo_dados|ALT_INV_Add0~81_sumout\,
	dataf => \fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~81_sumout\,
	combout => \fluxo_dados|mux_PC|saida_MUX[22]~25_combout\);

\fluxo_dados|PC_entity|DOUT[22]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|mux_PC|saida_MUX[22]~25_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|PC_entity|DOUT\(22));

\fluxo_dados|PC_Soma_Constante|Add0~81\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|PC_Soma_Constante|Add0~81_sumout\ = SUM(( \fluxo_dados|PC_entity|DOUT\(22) ) + ( GND ) + ( \fluxo_dados|PC_Soma_Constante|Add0~78\ ))
-- \fluxo_dados|PC_Soma_Constante|Add0~82\ = CARRY(( \fluxo_dados|PC_entity|DOUT\(22) ) + ( GND ) + ( \fluxo_dados|PC_Soma_Constante|Add0~78\ ))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000000000111111111111111100000000000000000000000011111111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	datad => \fluxo_dados|PC_entity|ALT_INV_DOUT\(22),
	cin => \fluxo_dados|PC_Soma_Constante|Add0~78\,
	sumout => \fluxo_dados|PC_Soma_Constante|Add0~81_sumout\,
	cout => \fluxo_dados|PC_Soma_Constante|Add0~82\);

\fluxo_dados|regIFID1|DOUT[54]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|PC_Soma_Constante|Add0~81_sumout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIFID1|DOUT\(54));

\fluxo_dados|regIDEX1|DOUT[128]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regIFID1|DOUT\(54),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(128));

\fluxo_dados|Add0~85\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|Add0~85_sumout\ = SUM(( \fluxo_dados|regIDEX1|DOUT\(41) ) + ( \fluxo_dados|regIDEX1|DOUT\(129) ) + ( \fluxo_dados|Add0~82\ ))
-- \fluxo_dados|Add0~86\ = CARRY(( \fluxo_dados|regIDEX1|DOUT\(41) ) + ( \fluxo_dados|regIDEX1|DOUT\(129) ) + ( \fluxo_dados|Add0~82\ ))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000000000111111110000000000000000000000000000000011111111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	datad => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(41),
	dataf => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(129),
	cin => \fluxo_dados|Add0~82\,
	sumout => \fluxo_dados|Add0~85_sumout\,
	cout => \fluxo_dados|Add0~86\);

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a23\ : cyclonev_ram_block
-- pragma translate_off
GENERIC MAP (
	mem_init0 => "00000000",
	clk0_core_clock_enable => "ena0",
	data_interleave_offset_in_bits => 1,
	data_interleave_width_in_bits => 1,
	init_file => "db/ProcessadorMIPS.ram0_bancoRegistradoresArqRegReg_fdb8a76e.hdl.mif",
	init_file_layout => "port_b",
	logical_ram_name => "Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|altsyncram:registrador_rtl_0|altsyncram_h8q1:auto_generated|ALTSYNCRAM",
	mixed_port_feed_through_mode => "dont_care",
	operation_mode => "dual_port",
	port_a_address_clear => "none",
	port_a_address_width => 5,
	port_a_byte_enable_clock => "none",
	port_a_data_out_clear => "none",
	port_a_data_out_clock => "none",
	port_a_data_width => 1,
	port_a_first_address => 0,
	port_a_first_bit_number => 23,
	port_a_last_address => 31,
	port_a_logical_ram_depth => 32,
	port_a_logical_ram_width => 32,
	port_a_read_during_write_mode => "new_data_no_nbe_read",
	port_b_address_clear => "none",
	port_b_address_clock => "clock1",
	port_b_address_width => 5,
	port_b_data_out_clear => "none",
	port_b_data_out_clock => "none",
	port_b_data_width => 1,
	port_b_first_address => 0,
	port_b_first_bit_number => 23,
	port_b_last_address => 31,
	port_b_logical_ram_depth => 32,
	port_b_logical_ram_width => 32,
	port_b_read_during_write_mode => "new_data_no_nbe_read",
	port_b_read_enable_clock => "clock1",
	ram_block_type => "M20K")
-- pragma translate_on
PORT MAP (
	portawe => \fluxo_dados|regMEMWB1|DOUT\(101),
	portbre => VCC,
	clk0 => \CLOCK_50~input_o\,
	clk1 => \CLOCK_50~input_o\,
	ena0 => \fluxo_dados|regMEMWB1|DOUT\(101),
	portadatain => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a23_PORTADATAIN_bus\,
	portaaddr => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a23_PORTAADDR_bus\,
	portbaddr => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a23_PORTBADDR_bus\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	portbdataout => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a23_PORTBDATAOUT_bus\);

\fluxo_dados|bancoRegs|registrador_rtl_0_bypass[58]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => VCC,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(58));

\fluxo_dados|bancoRegs|registrador_rtl_0_bypass[57]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|mux_ULA_mem|saida_MUX[23]~23_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(57));

\fluxo_dados|bancoRegs|saidaB[23]~23\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|bancoRegs|saidaB[23]~23_combout\ = ( \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(57) & ( (!\fluxo_dados|bancoRegs|Equal0~0_combout\ & (((!\fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(58)) # 
-- (\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a23~portbdataout\)) # (\fluxo_dados|bancoRegs|registrador~43_combout\))) ) ) # ( !\fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(57) & ( (!\fluxo_dados|bancoRegs|registrador~43_combout\ 
-- & (!\fluxo_dados|bancoRegs|Equal0~0_combout\ & (\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a23~portbdataout\ & \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(58)))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000001000110011000100110000000000000010001100110001001100",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|bancoRegs|ALT_INV_registrador~43_combout\,
	datab => \fluxo_dados|bancoRegs|ALT_INV_Equal0~0_combout\,
	datac => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a23~portbdataout\,
	datad => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(58),
	datae => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(57),
	combout => \fluxo_dados|bancoRegs|saidaB[23]~23_combout\);

\fluxo_dados|regIDEX1|DOUT[65]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|bancoRegs|saidaB[23]~23_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(65));

\fluxo_dados|regEXMEM1|DOUT[28]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regIDEX1|DOUT\(65),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regEXMEM1|DOUT\(28));

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a23\ : cyclonev_ram_block
-- pragma translate_off
GENERIC MAP (
	data_interleave_offset_in_bits => 1,
	data_interleave_width_in_bits => 1,
	logical_ram_name => "Fluxo_Dados:fluxo_dados|RAMMIPS:RAM|altsyncram:memRAM_rtl_0|altsyncram_60q1:auto_generated|ALTSYNCRAM",
	mixed_port_feed_through_mode => "old",
	operation_mode => "dual_port",
	port_a_address_clear => "none",
	port_a_address_width => 6,
	port_a_byte_enable_clock => "none",
	port_a_data_out_clear => "none",
	port_a_data_out_clock => "none",
	port_a_data_width => 1,
	port_a_first_address => 0,
	port_a_first_bit_number => 23,
	port_a_last_address => 63,
	port_a_logical_ram_depth => 64,
	port_a_logical_ram_width => 32,
	port_a_read_during_write_mode => "new_data_no_nbe_read",
	port_b_address_clear => "none",
	port_b_address_clock => "clock0",
	port_b_address_width => 6,
	port_b_data_out_clear => "none",
	port_b_data_out_clock => "none",
	port_b_data_width => 1,
	port_b_first_address => 0,
	port_b_first_bit_number => 23,
	port_b_last_address => 63,
	port_b_logical_ram_depth => 64,
	port_b_logical_ram_width => 32,
	port_b_read_during_write_mode => "new_data_no_nbe_read",
	port_b_read_enable_clock => "clock0",
	ram_block_type => "M20K")
-- pragma translate_on
PORT MAP (
	portawe => \UC|Equal14~0_combout\,
	portbre => \UC|Equal5~0_combout\,
	clk0 => \CLOCK_50~input_o\,
	portadatain => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a23_PORTADATAIN_bus\,
	portaaddr => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a23_PORTAADDR_bus\,
	portbaddr => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a23_PORTBADDR_bus\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	portbdataout => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a23_PORTBDATAOUT_bus\);

\fluxo_dados|regMEMWB1|DOUT[60]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a23~portbdataout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regMEMWB1|DOUT\(60));

\fluxo_dados|regEXMEM1|DOUT[92]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regIDEX1|DOUT\(129),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regEXMEM1|DOUT\(92));

\fluxo_dados|regMEMWB1|DOUT[92]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regEXMEM1|DOUT\(92),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regMEMWB1|DOUT\(92));

\fluxo_dados|mux_rt_imediato|saida_MUX[23]~23\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|mux_rt_imediato|saida_MUX[23]~23_combout\ = (!\fluxo_dados|regIDEX1|DOUT\(140) & ((\fluxo_dados|regIDEX1|DOUT\(65)))) # (\fluxo_dados|regIDEX1|DOUT\(140) & (\fluxo_dados|regIDEX1|DOUT\(41)))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0001101100011011000110110001101100011011000110110001101100011011",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(140),
	datab => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(41),
	datac => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(65),
	combout => \fluxo_dados|mux_rt_imediato|saida_MUX[23]~23_combout\);

\fluxo_dados|ULA|ula23|mux_inverteB|saida_MUX~0\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula23|mux_inverteB|saida_MUX~0_combout\ = !\fluxo_dados|UC_ULA|ula_ctrl[3]~3_combout\ $ (!\fluxo_dados|mux_rt_imediato|saida_MUX[23]~23_combout\)

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0110011001100110011001100110011001100110011001100110011001100110",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl[3]~3_combout\,
	datab => \fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[23]~23_combout\,
	combout => \fluxo_dados|ULA|ula23|mux_inverteB|saida_MUX~0_combout\);

\fluxo_dados|ULA|ula23|mux_ula|saida_MUX~0\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula23|mux_ula|saida_MUX~0_combout\ = (\fluxo_dados|regIDEX1|DOUT\(97) & \fluxo_dados|ULA|ula23|mux_inverteB|saida_MUX~0_combout\)

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0001000100010001000100010001000100010001000100010001000100010001",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(97),
	datab => \fluxo_dados|ULA|ula23|mux_inverteB|ALT_INV_saida_MUX~0_combout\,
	combout => \fluxo_dados|ULA|ula23|mux_ula|saida_MUX~0_combout\);

\fluxo_dados|ULA|ula23|mux_ula|saida_MUX~1\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula23|mux_ula|saida_MUX~1_combout\ = ( \fluxo_dados|ULA|ula23|mux_inverteB|saida_MUX~0_combout\ & ( \fluxo_dados|ULA|ula30|mux_ula|saida_MUX~2_combout\ & ( !\fluxo_dados|regIDEX1|DOUT\(97) $ 
-- (((!\fluxo_dados|ULA|ula21|soma_sub|carry_out~combout\ & ((\fluxo_dados|ULA|ula22|mux_inverteB|saida_MUX~0_combout\) # (\fluxo_dados|regIDEX1|DOUT\(96)))) # (\fluxo_dados|ULA|ula21|soma_sub|carry_out~combout\ & (\fluxo_dados|regIDEX1|DOUT\(96) & 
-- \fluxo_dados|ULA|ula22|mux_inverteB|saida_MUX~0_combout\)))) ) ) ) # ( !\fluxo_dados|ULA|ula23|mux_inverteB|saida_MUX~0_combout\ & ( \fluxo_dados|ULA|ula30|mux_ula|saida_MUX~2_combout\ & ( !\fluxo_dados|regIDEX1|DOUT\(97) $ 
-- (((!\fluxo_dados|ULA|ula21|soma_sub|carry_out~combout\ & (!\fluxo_dados|regIDEX1|DOUT\(96) & !\fluxo_dados|ULA|ula22|mux_inverteB|saida_MUX~0_combout\)) # (\fluxo_dados|ULA|ula21|soma_sub|carry_out~combout\ & ((!\fluxo_dados|regIDEX1|DOUT\(96)) # 
-- (!\fluxo_dados|ULA|ula22|mux_inverteB|saida_MUX~0_combout\))))) ) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000000000000000000000000000101011110101001101010000101011",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|ULA|ula21|soma_sub|ALT_INV_carry_out~combout\,
	datab => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(96),
	datac => \fluxo_dados|ULA|ula22|mux_inverteB|ALT_INV_saida_MUX~0_combout\,
	datad => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(97),
	datae => \fluxo_dados|ULA|ula23|mux_inverteB|ALT_INV_saida_MUX~0_combout\,
	dataf => \fluxo_dados|ULA|ula30|mux_ula|ALT_INV_saida_MUX~2_combout\,
	combout => \fluxo_dados|ULA|ula23|mux_ula|saida_MUX~1_combout\);

\fluxo_dados|ULA|ula23|mux_ula|saida_MUX~2\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula23|mux_ula|saida_MUX~2_combout\ = (\fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\ & (((\fluxo_dados|regIDEX1|DOUT\(97) & !\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\)) # 
-- (\fluxo_dados|ULA|ula23|mux_inverteB|saida_MUX~0_combout\)))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0001010100000101000101010000010100010101000001010001010100000101",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|ULA|ula0|mux_ula|ALT_INV_Equal0~0_combout\,
	datab => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(97),
	datac => \fluxo_dados|ULA|ula23|mux_inverteB|ALT_INV_saida_MUX~0_combout\,
	datad => \fluxo_dados|ULA|ula30|mux_ula|ALT_INV_saida_MUX~1_combout\,
	combout => \fluxo_dados|ULA|ula23|mux_ula|saida_MUX~2_combout\);

\fluxo_dados|ULA|resultado_final[23]~23\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|resultado_final[23]~23_combout\ = ( \fluxo_dados|ULA|ula23|mux_ula|saida_MUX~1_combout\ & ( \fluxo_dados|ULA|ula23|mux_ula|saida_MUX~2_combout\ & ( (!\fluxo_dados|UC_ULA|ula_ctrl[2]~0_combout\ & 
-- (((!\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\)) # (\fluxo_dados|ULA|ula23|mux_ula|saida_MUX~0_combout\))) # (\fluxo_dados|UC_ULA|ula_ctrl[2]~0_combout\ & (((\fluxo_dados|ULA|ula7|mux_ula|saida_MUX~0_combout\)))) ) ) ) # ( 
-- !\fluxo_dados|ULA|ula23|mux_ula|saida_MUX~1_combout\ & ( \fluxo_dados|ULA|ula23|mux_ula|saida_MUX~2_combout\ & ( (!\fluxo_dados|UC_ULA|ula_ctrl[2]~0_combout\ & (((!\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\)) # 
-- (\fluxo_dados|ULA|ula23|mux_ula|saida_MUX~0_combout\))) # (\fluxo_dados|UC_ULA|ula_ctrl[2]~0_combout\ & (((\fluxo_dados|ULA|ula7|mux_ula|saida_MUX~0_combout\)))) ) ) ) # ( \fluxo_dados|ULA|ula23|mux_ula|saida_MUX~1_combout\ & ( 
-- !\fluxo_dados|ULA|ula23|mux_ula|saida_MUX~2_combout\ & ( (!\fluxo_dados|UC_ULA|ula_ctrl[2]~0_combout\ & (((!\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\)) # (\fluxo_dados|ULA|ula23|mux_ula|saida_MUX~0_combout\))) # 
-- (\fluxo_dados|UC_ULA|ula_ctrl[2]~0_combout\ & (((\fluxo_dados|ULA|ula7|mux_ula|saida_MUX~0_combout\)))) ) ) ) # ( !\fluxo_dados|ULA|ula23|mux_ula|saida_MUX~1_combout\ & ( !\fluxo_dados|ULA|ula23|mux_ula|saida_MUX~2_combout\ & ( 
-- (!\fluxo_dados|UC_ULA|ula_ctrl[2]~0_combout\ & (\fluxo_dados|ULA|ula23|mux_ula|saida_MUX~0_combout\ & (\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\))) # (\fluxo_dados|UC_ULA|ula_ctrl[2]~0_combout\ & 
-- (((\fluxo_dados|ULA|ula7|mux_ula|saida_MUX~0_combout\)))) ) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000001001010111101000101111011110100010111101111010001011110111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl[2]~0_combout\,
	datab => \fluxo_dados|ULA|ula23|mux_ula|ALT_INV_saida_MUX~0_combout\,
	datac => \fluxo_dados|ULA|ula30|mux_ula|ALT_INV_saida_MUX~0_combout\,
	datad => \fluxo_dados|ULA|ula7|mux_ula|ALT_INV_saida_MUX~0_combout\,
	datae => \fluxo_dados|ULA|ula23|mux_ula|ALT_INV_saida_MUX~1_combout\,
	dataf => \fluxo_dados|ULA|ula23|mux_ula|ALT_INV_saida_MUX~2_combout\,
	combout => \fluxo_dados|ULA|resultado_final[23]~23_combout\);

\fluxo_dados|regEXMEM1|DOUT[60]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|ULA|resultado_final[23]~23_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regEXMEM1|DOUT\(60));

\fluxo_dados|regMEMWB1|DOUT[28]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regEXMEM1|DOUT\(60),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regMEMWB1|DOUT\(28));

\fluxo_dados|mux_ULA_mem|saida_MUX[23]~23\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|mux_ULA_mem|saida_MUX[23]~23_combout\ = ( \fluxo_dados|regMEMWB1|DOUT\(28) & ( (!\fluxo_dados|regMEMWB1|DOUT\(103) & ((!\fluxo_dados|regMEMWB1|DOUT\(102)) # ((\fluxo_dados|regMEMWB1|DOUT\(60))))) # (\fluxo_dados|regMEMWB1|DOUT\(103) & 
-- (((\fluxo_dados|regMEMWB1|DOUT\(92))))) ) ) # ( !\fluxo_dados|regMEMWB1|DOUT\(28) & ( (!\fluxo_dados|regMEMWB1|DOUT\(103) & (\fluxo_dados|regMEMWB1|DOUT\(102) & (\fluxo_dados|regMEMWB1|DOUT\(60)))) # (\fluxo_dados|regMEMWB1|DOUT\(103) & 
-- (((\fluxo_dados|regMEMWB1|DOUT\(92))))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000001001010111100010101101111100000010010101111000101011011111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(103),
	datab => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(102),
	datac => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(60),
	datad => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(92),
	datae => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(28),
	combout => \fluxo_dados|mux_ULA_mem|saida_MUX[23]~23_combout\);

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a23\ : cyclonev_ram_block
-- pragma translate_off
GENERIC MAP (
	mem_init0 => "00000000",
	clk0_core_clock_enable => "ena0",
	data_interleave_offset_in_bits => 1,
	data_interleave_width_in_bits => 1,
	init_file => "db/ProcessadorMIPS.ram0_bancoRegistradoresArqRegReg_fdb8a76e.hdl.mif",
	init_file_layout => "port_b",
	logical_ram_name => "Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|altsyncram:registrador_rtl_1|altsyncram_h8q1:auto_generated|ALTSYNCRAM",
	mixed_port_feed_through_mode => "dont_care",
	operation_mode => "dual_port",
	port_a_address_clear => "none",
	port_a_address_width => 5,
	port_a_byte_enable_clock => "none",
	port_a_data_out_clear => "none",
	port_a_data_out_clock => "none",
	port_a_data_width => 1,
	port_a_first_address => 0,
	port_a_first_bit_number => 23,
	port_a_last_address => 31,
	port_a_logical_ram_depth => 32,
	port_a_logical_ram_width => 32,
	port_a_read_during_write_mode => "new_data_no_nbe_read",
	port_b_address_clear => "none",
	port_b_address_clock => "clock1",
	port_b_address_width => 5,
	port_b_data_out_clear => "none",
	port_b_data_out_clock => "none",
	port_b_data_width => 1,
	port_b_first_address => 0,
	port_b_first_bit_number => 23,
	port_b_last_address => 31,
	port_b_logical_ram_depth => 32,
	port_b_logical_ram_width => 32,
	port_b_read_during_write_mode => "new_data_no_nbe_read",
	port_b_read_enable_clock => "clock1",
	ram_block_type => "M20K")
-- pragma translate_on
PORT MAP (
	portawe => \fluxo_dados|regMEMWB1|DOUT\(101),
	portbre => VCC,
	clk0 => \CLOCK_50~input_o\,
	clk1 => \CLOCK_50~input_o\,
	ena0 => \fluxo_dados|regMEMWB1|DOUT\(101),
	portadatain => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a23_PORTADATAIN_bus\,
	portaaddr => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a23_PORTAADDR_bus\,
	portbaddr => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a23_PORTBADDR_bus\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	portbdataout => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a23_PORTBDATAOUT_bus\);

\fluxo_dados|bancoRegs|registrador_rtl_1_bypass[58]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => VCC,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(58));

\fluxo_dados|bancoRegs|registrador_rtl_1_bypass[57]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|mux_ULA_mem|saida_MUX[23]~23_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(57));

\fluxo_dados|bancoRegs|saidaA[23]~23\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|bancoRegs|saidaA[23]~23_combout\ = ( \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(57) & ( (!\fluxo_dados|bancoRegs|Equal1~0_combout\ & (((!\fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(58)) # 
-- (\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a23~portbdataout\)) # (\fluxo_dados|bancoRegs|registrador~40_combout\))) ) ) # ( !\fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(57) & ( (!\fluxo_dados|bancoRegs|registrador~40_combout\ 
-- & (!\fluxo_dados|bancoRegs|Equal1~0_combout\ & (\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a23~portbdataout\ & \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(58)))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000001000110011000100110000000000000010001100110001001100",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|bancoRegs|ALT_INV_registrador~40_combout\,
	datab => \fluxo_dados|bancoRegs|ALT_INV_Equal1~0_combout\,
	datac => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a23~portbdataout\,
	datad => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(58),
	datae => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(57),
	combout => \fluxo_dados|bancoRegs|saidaA[23]~23_combout\);

\fluxo_dados|regIDEX1|DOUT[97]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|bancoRegs|saidaA[23]~23_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(97));

\fluxo_dados|mux_PC|saida_MUX[23]~26\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|mux_PC|saida_MUX[23]~26_combout\ = ( \fluxo_dados|PC_entity|DOUT[5]~0_combout\ & ( \fluxo_dados|mux_PC|saida_MUX[22]~3_combout\ & ( \fluxo_dados|regIFID1|DOUT\(21) ) ) ) # ( !\fluxo_dados|PC_entity|DOUT[5]~0_combout\ & ( 
-- \fluxo_dados|mux_PC|saida_MUX[22]~3_combout\ & ( \fluxo_dados|regIDEX1|DOUT\(97) ) ) ) # ( \fluxo_dados|PC_entity|DOUT[5]~0_combout\ & ( !\fluxo_dados|mux_PC|saida_MUX[22]~3_combout\ & ( \fluxo_dados|PC_Soma_Constante|Add0~85_sumout\ ) ) ) # ( 
-- !\fluxo_dados|PC_entity|DOUT[5]~0_combout\ & ( !\fluxo_dados|mux_PC|saida_MUX[22]~3_combout\ & ( \fluxo_dados|Add0~85_sumout\ ) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0011001100110011010101010101010100000000111111110000111100001111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~85_sumout\,
	datab => \fluxo_dados|ALT_INV_Add0~85_sumout\,
	datac => \fluxo_dados|regIFID1|ALT_INV_DOUT\(21),
	datad => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(97),
	datae => \fluxo_dados|PC_entity|ALT_INV_DOUT[5]~0_combout\,
	dataf => \fluxo_dados|mux_PC|ALT_INV_saida_MUX[22]~3_combout\,
	combout => \fluxo_dados|mux_PC|saida_MUX[23]~26_combout\);

\fluxo_dados|PC_entity|DOUT[23]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|mux_PC|saida_MUX[23]~26_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|PC_entity|DOUT\(23));

\fluxo_dados|PC_Soma_Constante|Add0~85\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|PC_Soma_Constante|Add0~85_sumout\ = SUM(( \fluxo_dados|PC_entity|DOUT\(23) ) + ( GND ) + ( \fluxo_dados|PC_Soma_Constante|Add0~82\ ))
-- \fluxo_dados|PC_Soma_Constante|Add0~86\ = CARRY(( \fluxo_dados|PC_entity|DOUT\(23) ) + ( GND ) + ( \fluxo_dados|PC_Soma_Constante|Add0~82\ ))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000000000111111111111111100000000000000000000000011111111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	datad => \fluxo_dados|PC_entity|ALT_INV_DOUT\(23),
	cin => \fluxo_dados|PC_Soma_Constante|Add0~82\,
	sumout => \fluxo_dados|PC_Soma_Constante|Add0~85_sumout\,
	cout => \fluxo_dados|PC_Soma_Constante|Add0~86\);

\fluxo_dados|regIFID1|DOUT[55]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|PC_Soma_Constante|Add0~85_sumout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIFID1|DOUT\(55));

\fluxo_dados|regIDEX1|DOUT[129]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regIFID1|DOUT\(55),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(129));

\fluxo_dados|Add0~89\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|Add0~89_sumout\ = SUM(( \fluxo_dados|regIDEX1|DOUT\(41) ) + ( \fluxo_dados|regIDEX1|DOUT\(130) ) + ( \fluxo_dados|Add0~86\ ))
-- \fluxo_dados|Add0~90\ = CARRY(( \fluxo_dados|regIDEX1|DOUT\(41) ) + ( \fluxo_dados|regIDEX1|DOUT\(130) ) + ( \fluxo_dados|Add0~86\ ))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000000000111111110000000000000000000000000000000011111111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	datad => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(41),
	dataf => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(130),
	cin => \fluxo_dados|Add0~86\,
	sumout => \fluxo_dados|Add0~89_sumout\,
	cout => \fluxo_dados|Add0~90\);

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a24\ : cyclonev_ram_block
-- pragma translate_off
GENERIC MAP (
	mem_init0 => "00000000",
	clk0_core_clock_enable => "ena0",
	data_interleave_offset_in_bits => 1,
	data_interleave_width_in_bits => 1,
	init_file => "db/ProcessadorMIPS.ram0_bancoRegistradoresArqRegReg_fdb8a76e.hdl.mif",
	init_file_layout => "port_b",
	logical_ram_name => "Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|altsyncram:registrador_rtl_0|altsyncram_h8q1:auto_generated|ALTSYNCRAM",
	mixed_port_feed_through_mode => "dont_care",
	operation_mode => "dual_port",
	port_a_address_clear => "none",
	port_a_address_width => 5,
	port_a_byte_enable_clock => "none",
	port_a_data_out_clear => "none",
	port_a_data_out_clock => "none",
	port_a_data_width => 1,
	port_a_first_address => 0,
	port_a_first_bit_number => 24,
	port_a_last_address => 31,
	port_a_logical_ram_depth => 32,
	port_a_logical_ram_width => 32,
	port_a_read_during_write_mode => "new_data_no_nbe_read",
	port_b_address_clear => "none",
	port_b_address_clock => "clock1",
	port_b_address_width => 5,
	port_b_data_out_clear => "none",
	port_b_data_out_clock => "none",
	port_b_data_width => 1,
	port_b_first_address => 0,
	port_b_first_bit_number => 24,
	port_b_last_address => 31,
	port_b_logical_ram_depth => 32,
	port_b_logical_ram_width => 32,
	port_b_read_during_write_mode => "new_data_no_nbe_read",
	port_b_read_enable_clock => "clock1",
	ram_block_type => "M20K")
-- pragma translate_on
PORT MAP (
	portawe => \fluxo_dados|regMEMWB1|DOUT\(101),
	portbre => VCC,
	clk0 => \CLOCK_50~input_o\,
	clk1 => \CLOCK_50~input_o\,
	ena0 => \fluxo_dados|regMEMWB1|DOUT\(101),
	portadatain => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a24_PORTADATAIN_bus\,
	portaaddr => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a24_PORTAADDR_bus\,
	portbaddr => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a24_PORTBADDR_bus\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	portbdataout => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a24_PORTBDATAOUT_bus\);

\fluxo_dados|bancoRegs|registrador_rtl_0_bypass[60]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => VCC,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(60));

\fluxo_dados|bancoRegs|registrador_rtl_0_bypass[59]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|mux_ULA_mem|saida_MUX[24]~24_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(59));

\fluxo_dados|bancoRegs|saidaB[24]~24\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|bancoRegs|saidaB[24]~24_combout\ = ( \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(59) & ( (!\fluxo_dados|bancoRegs|Equal0~0_combout\ & (((!\fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(60)) # 
-- (\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a24~portbdataout\)) # (\fluxo_dados|bancoRegs|registrador~43_combout\))) ) ) # ( !\fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(59) & ( (!\fluxo_dados|bancoRegs|registrador~43_combout\ 
-- & (!\fluxo_dados|bancoRegs|Equal0~0_combout\ & (\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a24~portbdataout\ & \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(60)))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000001000110011000100110000000000000010001100110001001100",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|bancoRegs|ALT_INV_registrador~43_combout\,
	datab => \fluxo_dados|bancoRegs|ALT_INV_Equal0~0_combout\,
	datac => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a24~portbdataout\,
	datad => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(60),
	datae => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(59),
	combout => \fluxo_dados|bancoRegs|saidaB[24]~24_combout\);

\fluxo_dados|regIDEX1|DOUT[66]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|bancoRegs|saidaB[24]~24_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(66));

\fluxo_dados|regEXMEM1|DOUT[29]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regIDEX1|DOUT\(66),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regEXMEM1|DOUT\(29));

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a24\ : cyclonev_ram_block
-- pragma translate_off
GENERIC MAP (
	data_interleave_offset_in_bits => 1,
	data_interleave_width_in_bits => 1,
	logical_ram_name => "Fluxo_Dados:fluxo_dados|RAMMIPS:RAM|altsyncram:memRAM_rtl_0|altsyncram_60q1:auto_generated|ALTSYNCRAM",
	mixed_port_feed_through_mode => "old",
	operation_mode => "dual_port",
	port_a_address_clear => "none",
	port_a_address_width => 6,
	port_a_byte_enable_clock => "none",
	port_a_data_out_clear => "none",
	port_a_data_out_clock => "none",
	port_a_data_width => 1,
	port_a_first_address => 0,
	port_a_first_bit_number => 24,
	port_a_last_address => 63,
	port_a_logical_ram_depth => 64,
	port_a_logical_ram_width => 32,
	port_a_read_during_write_mode => "new_data_no_nbe_read",
	port_b_address_clear => "none",
	port_b_address_clock => "clock0",
	port_b_address_width => 6,
	port_b_data_out_clear => "none",
	port_b_data_out_clock => "none",
	port_b_data_width => 1,
	port_b_first_address => 0,
	port_b_first_bit_number => 24,
	port_b_last_address => 63,
	port_b_logical_ram_depth => 64,
	port_b_logical_ram_width => 32,
	port_b_read_during_write_mode => "new_data_no_nbe_read",
	port_b_read_enable_clock => "clock0",
	ram_block_type => "M20K")
-- pragma translate_on
PORT MAP (
	portawe => \UC|Equal14~0_combout\,
	portbre => \UC|Equal5~0_combout\,
	clk0 => \CLOCK_50~input_o\,
	portadatain => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a24_PORTADATAIN_bus\,
	portaaddr => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a24_PORTAADDR_bus\,
	portbaddr => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a24_PORTBADDR_bus\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	portbdataout => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a24_PORTBDATAOUT_bus\);

\fluxo_dados|regMEMWB1|DOUT[61]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a24~portbdataout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regMEMWB1|DOUT\(61));

\fluxo_dados|regEXMEM1|DOUT[93]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regIDEX1|DOUT\(130),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regEXMEM1|DOUT\(93));

\fluxo_dados|regMEMWB1|DOUT[93]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regEXMEM1|DOUT\(93),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regMEMWB1|DOUT\(93));

\fluxo_dados|ULA|ula7|soma_sub|carry_out\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula7|soma_sub|carry_out~combout\ = (!\fluxo_dados|ULA|ula6|soma_sub|carry_out~combout\ & ((\fluxo_dados|ULA|ula7|mux_inverteB|saida_MUX~0_combout\) # (\fluxo_dados|regIDEX1|DOUT\(81)))) # (\fluxo_dados|ULA|ula6|soma_sub|carry_out~combout\ 
-- & (\fluxo_dados|regIDEX1|DOUT\(81) & \fluxo_dados|ULA|ula7|mux_inverteB|saida_MUX~0_combout\))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0010101100101011001010110010101100101011001010110010101100101011",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|ULA|ula6|soma_sub|ALT_INV_carry_out~combout\,
	datab => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(81),
	datac => \fluxo_dados|ULA|ula7|mux_inverteB|ALT_INV_saida_MUX~0_combout\,
	combout => \fluxo_dados|ULA|ula7|soma_sub|carry_out~combout\);

\fluxo_dados|ULA|ula8|mux_ula|saida_MUX~0\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula8|mux_ula|saida_MUX~0_combout\ = ( \fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & ( \fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\ & ( (\fluxo_dados|regIDEX1|DOUT\(82) & 
-- \fluxo_dados|ULA|ula8|mux_inverteB|saida_MUX~0_combout\) ) ) ) # ( !\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & ( \fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\ & ( (\fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\ & 
-- \fluxo_dados|ULA|ula8|mux_inverteB|saida_MUX~0_combout\) ) ) ) # ( \fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & ( !\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\ & ( (\fluxo_dados|regIDEX1|DOUT\(82) & 
-- \fluxo_dados|ULA|ula8|mux_inverteB|saida_MUX~0_combout\) ) ) ) # ( !\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & ( !\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\ & ( (!\fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\ & 
-- (!\fluxo_dados|ULA|ula7|soma_sub|carry_out~combout\ $ (!\fluxo_dados|regIDEX1|DOUT\(82) $ (\fluxo_dados|ULA|ula8|mux_inverteB|saida_MUX~0_combout\)))) # (\fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\ & 
-- (((\fluxo_dados|ULA|ula8|mux_inverteB|saida_MUX~0_combout\) # (\fluxo_dados|regIDEX1|DOUT\(82))))) ) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0010110111010111000000000000111100000000010101010000000000001111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|ULA|ula0|mux_ula|ALT_INV_Equal0~0_combout\,
	datab => \fluxo_dados|ULA|ula7|soma_sub|ALT_INV_carry_out~combout\,
	datac => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(82),
	datad => \fluxo_dados|ULA|ula8|mux_inverteB|ALT_INV_saida_MUX~0_combout\,
	datae => \fluxo_dados|ULA|ula30|mux_ula|ALT_INV_saida_MUX~0_combout\,
	dataf => \fluxo_dados|ULA|ula30|mux_ula|ALT_INV_saida_MUX~1_combout\,
	combout => \fluxo_dados|ULA|ula8|mux_ula|saida_MUX~0_combout\);

\fluxo_dados|mux_rt_imediato|saida_MUX[24]~24\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|mux_rt_imediato|saida_MUX[24]~24_combout\ = (!\fluxo_dados|regIDEX1|DOUT\(140) & ((\fluxo_dados|regIDEX1|DOUT\(66)))) # (\fluxo_dados|regIDEX1|DOUT\(140) & (\fluxo_dados|regIDEX1|DOUT\(41)))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0001101100011011000110110001101100011011000110110001101100011011",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(140),
	datab => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(41),
	datac => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(66),
	combout => \fluxo_dados|mux_rt_imediato|saida_MUX[24]~24_combout\);

\fluxo_dados|ULA|ula24|mux_inverteB|saida_MUX~0\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula24|mux_inverteB|saida_MUX~0_combout\ = !\fluxo_dados|UC_ULA|ula_ctrl[3]~3_combout\ $ (!\fluxo_dados|mux_rt_imediato|saida_MUX[24]~24_combout\)

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0110011001100110011001100110011001100110011001100110011001100110",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl[3]~3_combout\,
	datab => \fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[24]~24_combout\,
	combout => \fluxo_dados|ULA|ula24|mux_inverteB|saida_MUX~0_combout\);

\fluxo_dados|ULA|ula24|soma_sub|saida_xor\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula24|soma_sub|saida_xor~combout\ = !\fluxo_dados|regIDEX1|DOUT\(98) $ (!\fluxo_dados|ULA|ula24|mux_inverteB|saida_MUX~0_combout\)

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0110011001100110011001100110011001100110011001100110011001100110",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(98),
	datab => \fluxo_dados|ULA|ula24|mux_inverteB|ALT_INV_saida_MUX~0_combout\,
	combout => \fluxo_dados|ULA|ula24|soma_sub|saida_xor~combout\);

\fluxo_dados|ULA|ula24|soma_sub|saida\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula24|soma_sub|saida~combout\ = ( \fluxo_dados|ULA|ula23|mux_inverteB|saida_MUX~0_combout\ & ( \fluxo_dados|ULA|ula24|soma_sub|saida_xor~combout\ & ( (!\fluxo_dados|regIDEX1|DOUT\(97) & 
-- ((!\fluxo_dados|ULA|ula21|soma_sub|carry_out~combout\ & (!\fluxo_dados|regIDEX1|DOUT\(96) & !\fluxo_dados|ULA|ula22|mux_inverteB|saida_MUX~0_combout\)) # (\fluxo_dados|ULA|ula21|soma_sub|carry_out~combout\ & ((!\fluxo_dados|regIDEX1|DOUT\(96)) # 
-- (!\fluxo_dados|ULA|ula22|mux_inverteB|saida_MUX~0_combout\))))) ) ) ) # ( !\fluxo_dados|ULA|ula23|mux_inverteB|saida_MUX~0_combout\ & ( \fluxo_dados|ULA|ula24|soma_sub|saida_xor~combout\ & ( (!\fluxo_dados|regIDEX1|DOUT\(97)) # 
-- ((!\fluxo_dados|ULA|ula21|soma_sub|carry_out~combout\ & (!\fluxo_dados|regIDEX1|DOUT\(96) & !\fluxo_dados|ULA|ula22|mux_inverteB|saida_MUX~0_combout\)) # (\fluxo_dados|ULA|ula21|soma_sub|carry_out~combout\ & ((!\fluxo_dados|regIDEX1|DOUT\(96)) # 
-- (!\fluxo_dados|ULA|ula22|mux_inverteB|saida_MUX~0_combout\)))) ) ) ) # ( \fluxo_dados|ULA|ula23|mux_inverteB|saida_MUX~0_combout\ & ( !\fluxo_dados|ULA|ula24|soma_sub|saida_xor~combout\ & ( ((!\fluxo_dados|ULA|ula21|soma_sub|carry_out~combout\ & 
-- ((\fluxo_dados|ULA|ula22|mux_inverteB|saida_MUX~0_combout\) # (\fluxo_dados|regIDEX1|DOUT\(96)))) # (\fluxo_dados|ULA|ula21|soma_sub|carry_out~combout\ & (\fluxo_dados|regIDEX1|DOUT\(96) & \fluxo_dados|ULA|ula22|mux_inverteB|saida_MUX~0_combout\))) # 
-- (\fluxo_dados|regIDEX1|DOUT\(97)) ) ) ) # ( !\fluxo_dados|ULA|ula23|mux_inverteB|saida_MUX~0_combout\ & ( !\fluxo_dados|ULA|ula24|soma_sub|saida_xor~combout\ & ( (\fluxo_dados|regIDEX1|DOUT\(97) & ((!\fluxo_dados|ULA|ula21|soma_sub|carry_out~combout\ & 
-- ((\fluxo_dados|ULA|ula22|mux_inverteB|saida_MUX~0_combout\) # (\fluxo_dados|regIDEX1|DOUT\(96)))) # (\fluxo_dados|ULA|ula21|soma_sub|carry_out~combout\ & (\fluxo_dados|regIDEX1|DOUT\(96) & \fluxo_dados|ULA|ula22|mux_inverteB|saida_MUX~0_combout\)))) ) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000101011001010111111111111111111110101001101010000000000",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|ULA|ula21|soma_sub|ALT_INV_carry_out~combout\,
	datab => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(96),
	datac => \fluxo_dados|ULA|ula22|mux_inverteB|ALT_INV_saida_MUX~0_combout\,
	datad => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(97),
	datae => \fluxo_dados|ULA|ula23|mux_inverteB|ALT_INV_saida_MUX~0_combout\,
	dataf => \fluxo_dados|ULA|ula24|soma_sub|ALT_INV_saida_xor~combout\,
	combout => \fluxo_dados|ULA|ula24|soma_sub|saida~combout\);

\fluxo_dados|ULA|ula24|mux_ula|saida_MUX~1\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula24|mux_ula|saida_MUX~1_combout\ = (!\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & \fluxo_dados|ULA|ula30|mux_ula|saida_MUX~2_combout\)

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0010001000100010001000100010001000100010001000100010001000100010",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|ULA|ula30|mux_ula|ALT_INV_saida_MUX~0_combout\,
	datab => \fluxo_dados|ULA|ula30|mux_ula|ALT_INV_saida_MUX~2_combout\,
	combout => \fluxo_dados|ULA|ula24|mux_ula|saida_MUX~1_combout\);

\fluxo_dados|ULA|ula24|mux_ula|saida_MUX~2\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula24|mux_ula|saida_MUX~2_combout\ = ( \fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\ & ( (\fluxo_dados|ULA|ula24|mux_inverteB|saida_MUX~0_combout\ & ((!\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & 
-- (\fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\)) # (\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & ((\fluxo_dados|regIDEX1|DOUT\(98)))))) ) ) # ( !\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\ & ( 
-- (!\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & (\fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\ & ((\fluxo_dados|ULA|ula24|mux_inverteB|saida_MUX~0_combout\) # (\fluxo_dados|regIDEX1|DOUT\(98))))) # 
-- (\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & (((\fluxo_dados|regIDEX1|DOUT\(98) & \fluxo_dados|ULA|ula24|mux_inverteB|saida_MUX~0_combout\)))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0001010100000011000001010000001100010101000000110000010100000011",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|ULA|ula0|mux_ula|ALT_INV_Equal0~0_combout\,
	datab => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(98),
	datac => \fluxo_dados|ULA|ula24|mux_inverteB|ALT_INV_saida_MUX~0_combout\,
	datad => \fluxo_dados|ULA|ula30|mux_ula|ALT_INV_saida_MUX~0_combout\,
	datae => \fluxo_dados|ULA|ula30|mux_ula|ALT_INV_saida_MUX~1_combout\,
	combout => \fluxo_dados|ULA|ula24|mux_ula|saida_MUX~2_combout\);

\fluxo_dados|ULA|resultado_final[24]~24\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|resultado_final[24]~24_combout\ = ( \fluxo_dados|ULA|ula24|mux_ula|saida_MUX~2_combout\ & ( (!\fluxo_dados|UC_ULA|ula_ctrl[2]~0_combout\) # (\fluxo_dados|ULA|ula8|mux_ula|saida_MUX~0_combout\) ) ) # ( 
-- !\fluxo_dados|ULA|ula24|mux_ula|saida_MUX~2_combout\ & ( (!\fluxo_dados|UC_ULA|ula_ctrl[2]~0_combout\ & (((\fluxo_dados|ULA|ula24|soma_sub|saida~combout\ & \fluxo_dados|ULA|ula24|mux_ula|saida_MUX~1_combout\)))) # 
-- (\fluxo_dados|UC_ULA|ula_ctrl[2]~0_combout\ & (\fluxo_dados|ULA|ula8|mux_ula|saida_MUX~0_combout\)) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0001000100011011101110111011101100010001000110111011101110111011",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl[2]~0_combout\,
	datab => \fluxo_dados|ULA|ula8|mux_ula|ALT_INV_saida_MUX~0_combout\,
	datac => \fluxo_dados|ULA|ula24|soma_sub|ALT_INV_saida~combout\,
	datad => \fluxo_dados|ULA|ula24|mux_ula|ALT_INV_saida_MUX~1_combout\,
	datae => \fluxo_dados|ULA|ula24|mux_ula|ALT_INV_saida_MUX~2_combout\,
	combout => \fluxo_dados|ULA|resultado_final[24]~24_combout\);

\fluxo_dados|regEXMEM1|DOUT[61]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|ULA|resultado_final[24]~24_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regEXMEM1|DOUT\(61));

\fluxo_dados|regMEMWB1|DOUT[29]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regEXMEM1|DOUT\(61),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regMEMWB1|DOUT\(29));

\fluxo_dados|mux_ULA_mem|saida_MUX[24]~24\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|mux_ULA_mem|saida_MUX[24]~24_combout\ = ( \fluxo_dados|regMEMWB1|DOUT\(29) & ( (!\fluxo_dados|regMEMWB1|DOUT\(103) & ((!\fluxo_dados|regMEMWB1|DOUT\(102)) # ((\fluxo_dados|regMEMWB1|DOUT\(61))))) # (\fluxo_dados|regMEMWB1|DOUT\(103) & 
-- (((\fluxo_dados|regMEMWB1|DOUT\(93))))) ) ) # ( !\fluxo_dados|regMEMWB1|DOUT\(29) & ( (!\fluxo_dados|regMEMWB1|DOUT\(103) & (\fluxo_dados|regMEMWB1|DOUT\(102) & (\fluxo_dados|regMEMWB1|DOUT\(61)))) # (\fluxo_dados|regMEMWB1|DOUT\(103) & 
-- (((\fluxo_dados|regMEMWB1|DOUT\(93))))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000001001010111100010101101111100000010010101111000101011011111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(103),
	datab => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(102),
	datac => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(61),
	datad => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(93),
	datae => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(29),
	combout => \fluxo_dados|mux_ULA_mem|saida_MUX[24]~24_combout\);

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a24\ : cyclonev_ram_block
-- pragma translate_off
GENERIC MAP (
	mem_init0 => "00000000",
	clk0_core_clock_enable => "ena0",
	data_interleave_offset_in_bits => 1,
	data_interleave_width_in_bits => 1,
	init_file => "db/ProcessadorMIPS.ram0_bancoRegistradoresArqRegReg_fdb8a76e.hdl.mif",
	init_file_layout => "port_b",
	logical_ram_name => "Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|altsyncram:registrador_rtl_1|altsyncram_h8q1:auto_generated|ALTSYNCRAM",
	mixed_port_feed_through_mode => "dont_care",
	operation_mode => "dual_port",
	port_a_address_clear => "none",
	port_a_address_width => 5,
	port_a_byte_enable_clock => "none",
	port_a_data_out_clear => "none",
	port_a_data_out_clock => "none",
	port_a_data_width => 1,
	port_a_first_address => 0,
	port_a_first_bit_number => 24,
	port_a_last_address => 31,
	port_a_logical_ram_depth => 32,
	port_a_logical_ram_width => 32,
	port_a_read_during_write_mode => "new_data_no_nbe_read",
	port_b_address_clear => "none",
	port_b_address_clock => "clock1",
	port_b_address_width => 5,
	port_b_data_out_clear => "none",
	port_b_data_out_clock => "none",
	port_b_data_width => 1,
	port_b_first_address => 0,
	port_b_first_bit_number => 24,
	port_b_last_address => 31,
	port_b_logical_ram_depth => 32,
	port_b_logical_ram_width => 32,
	port_b_read_during_write_mode => "new_data_no_nbe_read",
	port_b_read_enable_clock => "clock1",
	ram_block_type => "M20K")
-- pragma translate_on
PORT MAP (
	portawe => \fluxo_dados|regMEMWB1|DOUT\(101),
	portbre => VCC,
	clk0 => \CLOCK_50~input_o\,
	clk1 => \CLOCK_50~input_o\,
	ena0 => \fluxo_dados|regMEMWB1|DOUT\(101),
	portadatain => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a24_PORTADATAIN_bus\,
	portaaddr => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a24_PORTAADDR_bus\,
	portbaddr => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a24_PORTBADDR_bus\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	portbdataout => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a24_PORTBDATAOUT_bus\);

\fluxo_dados|bancoRegs|registrador_rtl_1_bypass[60]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => VCC,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(60));

\fluxo_dados|bancoRegs|registrador_rtl_1_bypass[59]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|mux_ULA_mem|saida_MUX[24]~24_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(59));

\fluxo_dados|bancoRegs|saidaA[24]~24\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|bancoRegs|saidaA[24]~24_combout\ = ( \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(59) & ( (!\fluxo_dados|bancoRegs|Equal1~0_combout\ & (((!\fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(60)) # 
-- (\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a24~portbdataout\)) # (\fluxo_dados|bancoRegs|registrador~40_combout\))) ) ) # ( !\fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(59) & ( (!\fluxo_dados|bancoRegs|registrador~40_combout\ 
-- & (!\fluxo_dados|bancoRegs|Equal1~0_combout\ & (\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a24~portbdataout\ & \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(60)))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000001000110011000100110000000000000010001100110001001100",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|bancoRegs|ALT_INV_registrador~40_combout\,
	datab => \fluxo_dados|bancoRegs|ALT_INV_Equal1~0_combout\,
	datac => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a24~portbdataout\,
	datad => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(60),
	datae => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(59),
	combout => \fluxo_dados|bancoRegs|saidaA[24]~24_combout\);

\fluxo_dados|regIDEX1|DOUT[98]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|bancoRegs|saidaA[24]~24_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(98));

\fluxo_dados|mux_PC|saida_MUX[24]~27\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|mux_PC|saida_MUX[24]~27_combout\ = ( \fluxo_dados|PC_entity|DOUT[5]~0_combout\ & ( \fluxo_dados|mux_PC|saida_MUX[22]~3_combout\ & ( \fluxo_dados|regIFID1|DOUT\(25) ) ) ) # ( !\fluxo_dados|PC_entity|DOUT[5]~0_combout\ & ( 
-- \fluxo_dados|mux_PC|saida_MUX[22]~3_combout\ & ( \fluxo_dados|regIDEX1|DOUT\(98) ) ) ) # ( \fluxo_dados|PC_entity|DOUT[5]~0_combout\ & ( !\fluxo_dados|mux_PC|saida_MUX[22]~3_combout\ & ( \fluxo_dados|PC_Soma_Constante|Add0~89_sumout\ ) ) ) # ( 
-- !\fluxo_dados|PC_entity|DOUT[5]~0_combout\ & ( !\fluxo_dados|mux_PC|saida_MUX[22]~3_combout\ & ( \fluxo_dados|Add0~89_sumout\ ) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0011001100110011010101010101010100000000111111110000111100001111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~89_sumout\,
	datab => \fluxo_dados|ALT_INV_Add0~89_sumout\,
	datac => \fluxo_dados|regIFID1|ALT_INV_DOUT\(25),
	datad => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(98),
	datae => \fluxo_dados|PC_entity|ALT_INV_DOUT[5]~0_combout\,
	dataf => \fluxo_dados|mux_PC|ALT_INV_saida_MUX[22]~3_combout\,
	combout => \fluxo_dados|mux_PC|saida_MUX[24]~27_combout\);

\fluxo_dados|PC_entity|DOUT[24]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|mux_PC|saida_MUX[24]~27_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|PC_entity|DOUT\(24));

\fluxo_dados|PC_Soma_Constante|Add0~89\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|PC_Soma_Constante|Add0~89_sumout\ = SUM(( \fluxo_dados|PC_entity|DOUT\(24) ) + ( GND ) + ( \fluxo_dados|PC_Soma_Constante|Add0~86\ ))
-- \fluxo_dados|PC_Soma_Constante|Add0~90\ = CARRY(( \fluxo_dados|PC_entity|DOUT\(24) ) + ( GND ) + ( \fluxo_dados|PC_Soma_Constante|Add0~86\ ))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000000000111111111111111100000000000000000000000011111111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	datad => \fluxo_dados|PC_entity|ALT_INV_DOUT\(24),
	cin => \fluxo_dados|PC_Soma_Constante|Add0~86\,
	sumout => \fluxo_dados|PC_Soma_Constante|Add0~89_sumout\,
	cout => \fluxo_dados|PC_Soma_Constante|Add0~90\);

\fluxo_dados|regIFID1|DOUT[56]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|PC_Soma_Constante|Add0~89_sumout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIFID1|DOUT\(56));

\fluxo_dados|regIDEX1|DOUT[130]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regIFID1|DOUT\(56),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(130));

\fluxo_dados|Add0~93\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|Add0~93_sumout\ = SUM(( \fluxo_dados|regIDEX1|DOUT\(41) ) + ( \fluxo_dados|regIDEX1|DOUT\(131) ) + ( \fluxo_dados|Add0~90\ ))
-- \fluxo_dados|Add0~94\ = CARRY(( \fluxo_dados|regIDEX1|DOUT\(41) ) + ( \fluxo_dados|regIDEX1|DOUT\(131) ) + ( \fluxo_dados|Add0~90\ ))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000000000111111110000000000000000000000000000000011111111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	datad => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(41),
	dataf => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(131),
	cin => \fluxo_dados|Add0~90\,
	sumout => \fluxo_dados|Add0~93_sumout\,
	cout => \fluxo_dados|Add0~94\);

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a25\ : cyclonev_ram_block
-- pragma translate_off
GENERIC MAP (
	mem_init0 => "00000000",
	clk0_core_clock_enable => "ena0",
	data_interleave_offset_in_bits => 1,
	data_interleave_width_in_bits => 1,
	init_file => "db/ProcessadorMIPS.ram0_bancoRegistradoresArqRegReg_fdb8a76e.hdl.mif",
	init_file_layout => "port_b",
	logical_ram_name => "Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|altsyncram:registrador_rtl_0|altsyncram_h8q1:auto_generated|ALTSYNCRAM",
	mixed_port_feed_through_mode => "dont_care",
	operation_mode => "dual_port",
	port_a_address_clear => "none",
	port_a_address_width => 5,
	port_a_byte_enable_clock => "none",
	port_a_data_out_clear => "none",
	port_a_data_out_clock => "none",
	port_a_data_width => 1,
	port_a_first_address => 0,
	port_a_first_bit_number => 25,
	port_a_last_address => 31,
	port_a_logical_ram_depth => 32,
	port_a_logical_ram_width => 32,
	port_a_read_during_write_mode => "new_data_no_nbe_read",
	port_b_address_clear => "none",
	port_b_address_clock => "clock1",
	port_b_address_width => 5,
	port_b_data_out_clear => "none",
	port_b_data_out_clock => "none",
	port_b_data_width => 1,
	port_b_first_address => 0,
	port_b_first_bit_number => 25,
	port_b_last_address => 31,
	port_b_logical_ram_depth => 32,
	port_b_logical_ram_width => 32,
	port_b_read_during_write_mode => "new_data_no_nbe_read",
	port_b_read_enable_clock => "clock1",
	ram_block_type => "M20K")
-- pragma translate_on
PORT MAP (
	portawe => \fluxo_dados|regMEMWB1|DOUT\(101),
	portbre => VCC,
	clk0 => \CLOCK_50~input_o\,
	clk1 => \CLOCK_50~input_o\,
	ena0 => \fluxo_dados|regMEMWB1|DOUT\(101),
	portadatain => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a25_PORTADATAIN_bus\,
	portaaddr => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a25_PORTAADDR_bus\,
	portbaddr => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a25_PORTBADDR_bus\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	portbdataout => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a25_PORTBDATAOUT_bus\);

\fluxo_dados|bancoRegs|registrador_rtl_0_bypass[62]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => VCC,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(62));

\fluxo_dados|bancoRegs|registrador_rtl_0_bypass[61]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|mux_ULA_mem|saida_MUX[25]~25_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(61));

\fluxo_dados|bancoRegs|saidaB[25]~25\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|bancoRegs|saidaB[25]~25_combout\ = ( \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(61) & ( (!\fluxo_dados|bancoRegs|Equal0~0_combout\ & (((!\fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(62)) # 
-- (\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a25~portbdataout\)) # (\fluxo_dados|bancoRegs|registrador~43_combout\))) ) ) # ( !\fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(61) & ( (!\fluxo_dados|bancoRegs|registrador~43_combout\ 
-- & (!\fluxo_dados|bancoRegs|Equal0~0_combout\ & (\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a25~portbdataout\ & \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(62)))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000001000110011000100110000000000000010001100110001001100",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|bancoRegs|ALT_INV_registrador~43_combout\,
	datab => \fluxo_dados|bancoRegs|ALT_INV_Equal0~0_combout\,
	datac => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a25~portbdataout\,
	datad => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(62),
	datae => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(61),
	combout => \fluxo_dados|bancoRegs|saidaB[25]~25_combout\);

\fluxo_dados|regIDEX1|DOUT[67]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|bancoRegs|saidaB[25]~25_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(67));

\fluxo_dados|regEXMEM1|DOUT[30]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regIDEX1|DOUT\(67),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regEXMEM1|DOUT\(30));

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a25\ : cyclonev_ram_block
-- pragma translate_off
GENERIC MAP (
	data_interleave_offset_in_bits => 1,
	data_interleave_width_in_bits => 1,
	logical_ram_name => "Fluxo_Dados:fluxo_dados|RAMMIPS:RAM|altsyncram:memRAM_rtl_0|altsyncram_60q1:auto_generated|ALTSYNCRAM",
	mixed_port_feed_through_mode => "old",
	operation_mode => "dual_port",
	port_a_address_clear => "none",
	port_a_address_width => 6,
	port_a_byte_enable_clock => "none",
	port_a_data_out_clear => "none",
	port_a_data_out_clock => "none",
	port_a_data_width => 1,
	port_a_first_address => 0,
	port_a_first_bit_number => 25,
	port_a_last_address => 63,
	port_a_logical_ram_depth => 64,
	port_a_logical_ram_width => 32,
	port_a_read_during_write_mode => "new_data_no_nbe_read",
	port_b_address_clear => "none",
	port_b_address_clock => "clock0",
	port_b_address_width => 6,
	port_b_data_out_clear => "none",
	port_b_data_out_clock => "none",
	port_b_data_width => 1,
	port_b_first_address => 0,
	port_b_first_bit_number => 25,
	port_b_last_address => 63,
	port_b_logical_ram_depth => 64,
	port_b_logical_ram_width => 32,
	port_b_read_during_write_mode => "new_data_no_nbe_read",
	port_b_read_enable_clock => "clock0",
	ram_block_type => "M20K")
-- pragma translate_on
PORT MAP (
	portawe => \UC|Equal14~0_combout\,
	portbre => \UC|Equal5~0_combout\,
	clk0 => \CLOCK_50~input_o\,
	portadatain => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a25_PORTADATAIN_bus\,
	portaaddr => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a25_PORTAADDR_bus\,
	portbaddr => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a25_PORTBADDR_bus\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	portbdataout => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a25_PORTBDATAOUT_bus\);

\fluxo_dados|regMEMWB1|DOUT[62]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a25~portbdataout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regMEMWB1|DOUT\(62));

\fluxo_dados|regEXMEM1|DOUT[94]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regIDEX1|DOUT\(131),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regEXMEM1|DOUT\(94));

\fluxo_dados|regMEMWB1|DOUT[94]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regEXMEM1|DOUT\(94),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regMEMWB1|DOUT\(94));

\fluxo_dados|ULA|ula24|mux_ula|saida_MUX~0\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula24|mux_ula|saida_MUX~0_combout\ = (\fluxo_dados|regIDEX1|DOUT\(98) & \fluxo_dados|ULA|ula24|mux_inverteB|saida_MUX~0_combout\)

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0001000100010001000100010001000100010001000100010001000100010001",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(98),
	datab => \fluxo_dados|ULA|ula24|mux_inverteB|ALT_INV_saida_MUX~0_combout\,
	combout => \fluxo_dados|ULA|ula24|mux_ula|saida_MUX~0_combout\);

\fluxo_dados|mux_rt_imediato|saida_MUX[25]~25\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|mux_rt_imediato|saida_MUX[25]~25_combout\ = (!\fluxo_dados|regIDEX1|DOUT\(140) & ((\fluxo_dados|regIDEX1|DOUT\(67)))) # (\fluxo_dados|regIDEX1|DOUT\(140) & (\fluxo_dados|regIDEX1|DOUT\(41)))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0001101100011011000110110001101100011011000110110001101100011011",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(140),
	datab => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(41),
	datac => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(67),
	combout => \fluxo_dados|mux_rt_imediato|saida_MUX[25]~25_combout\);

\fluxo_dados|ULA|ula25|mux_inverteB|saida_MUX~0\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula25|mux_inverteB|saida_MUX~0_combout\ = !\fluxo_dados|UC_ULA|ula_ctrl[3]~3_combout\ $ (!\fluxo_dados|mux_rt_imediato|saida_MUX[25]~25_combout\)

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0110011001100110011001100110011001100110011001100110011001100110",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl[3]~3_combout\,
	datab => \fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[25]~25_combout\,
	combout => \fluxo_dados|ULA|ula25|mux_inverteB|saida_MUX~0_combout\);

\fluxo_dados|ULA|ula25|mux_ula|saida_MUX~0\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula25|mux_ula|saida_MUX~0_combout\ = ( \fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\ & ( (\fluxo_dados|ULA|ula25|mux_inverteB|saida_MUX~0_combout\ & ((!\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & 
-- (\fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\)) # (\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & ((\fluxo_dados|regIDEX1|DOUT\(99)))))) ) ) # ( !\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\ & ( 
-- (!\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & (\fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\ & ((\fluxo_dados|ULA|ula25|mux_inverteB|saida_MUX~0_combout\) # (\fluxo_dados|regIDEX1|DOUT\(99))))) # 
-- (\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & (((\fluxo_dados|regIDEX1|DOUT\(99) & \fluxo_dados|ULA|ula25|mux_inverteB|saida_MUX~0_combout\)))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0001010100000011000001010000001100010101000000110000010100000011",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|ULA|ula0|mux_ula|ALT_INV_Equal0~0_combout\,
	datab => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(99),
	datac => \fluxo_dados|ULA|ula25|mux_inverteB|ALT_INV_saida_MUX~0_combout\,
	datad => \fluxo_dados|ULA|ula30|mux_ula|ALT_INV_saida_MUX~0_combout\,
	datae => \fluxo_dados|ULA|ula30|mux_ula|ALT_INV_saida_MUX~1_combout\,
	combout => \fluxo_dados|ULA|ula25|mux_ula|saida_MUX~0_combout\);

\fluxo_dados|ULA|ula25|mux_ula|saida_MUX~1\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula25|mux_ula|saida_MUX~1_combout\ = ( \fluxo_dados|ULA|ula24|mux_ula|saida_MUX~1_combout\ & ( !\fluxo_dados|ULA|ula25|mux_ula|saida_MUX~0_combout\ & ( !\fluxo_dados|regIDEX1|DOUT\(99) $ 
-- (!\fluxo_dados|ULA|ula25|mux_inverteB|saida_MUX~0_combout\ $ (((!\fluxo_dados|ULA|ula24|soma_sub|saida_xor2~combout\ & !\fluxo_dados|ULA|ula24|mux_ula|saida_MUX~0_combout\)))) ) ) ) # ( !\fluxo_dados|ULA|ula24|mux_ula|saida_MUX~1_combout\ & ( 
-- !\fluxo_dados|ULA|ula25|mux_ula|saida_MUX~0_combout\ ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "1111111111111111100001110111100000000000000000000000000000000000",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|ULA|ula24|soma_sub|ALT_INV_saida_xor2~combout\,
	datab => \fluxo_dados|ULA|ula24|mux_ula|ALT_INV_saida_MUX~0_combout\,
	datac => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(99),
	datad => \fluxo_dados|ULA|ula25|mux_inverteB|ALT_INV_saida_MUX~0_combout\,
	datae => \fluxo_dados|ULA|ula24|mux_ula|ALT_INV_saida_MUX~1_combout\,
	dataf => \fluxo_dados|ULA|ula25|mux_ula|ALT_INV_saida_MUX~0_combout\,
	combout => \fluxo_dados|ULA|ula25|mux_ula|saida_MUX~1_combout\);

\fluxo_dados|ULA|resultado_final[25]~25\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|resultado_final[25]~25_combout\ = (!\fluxo_dados|UC_ULA|ula_ctrl[2]~0_combout\ & ((!\fluxo_dados|ULA|ula25|mux_ula|saida_MUX~1_combout\))) # (\fluxo_dados|UC_ULA|ula_ctrl[2]~0_combout\ & 
-- (\fluxo_dados|ULA|ula9|mux_ula|saida_MUX~1_combout\))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "1011000110110001101100011011000110110001101100011011000110110001",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl[2]~0_combout\,
	datab => \fluxo_dados|ULA|ula9|mux_ula|ALT_INV_saida_MUX~1_combout\,
	datac => \fluxo_dados|ULA|ula25|mux_ula|ALT_INV_saida_MUX~1_combout\,
	combout => \fluxo_dados|ULA|resultado_final[25]~25_combout\);

\fluxo_dados|regEXMEM1|DOUT[62]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|ULA|resultado_final[25]~25_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regEXMEM1|DOUT\(62));

\fluxo_dados|regMEMWB1|DOUT[30]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regEXMEM1|DOUT\(62),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regMEMWB1|DOUT\(30));

\fluxo_dados|mux_ULA_mem|saida_MUX[25]~25\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|mux_ULA_mem|saida_MUX[25]~25_combout\ = ( \fluxo_dados|regMEMWB1|DOUT\(30) & ( (!\fluxo_dados|regMEMWB1|DOUT\(103) & ((!\fluxo_dados|regMEMWB1|DOUT\(102)) # ((\fluxo_dados|regMEMWB1|DOUT\(62))))) # (\fluxo_dados|regMEMWB1|DOUT\(103) & 
-- (((\fluxo_dados|regMEMWB1|DOUT\(94))))) ) ) # ( !\fluxo_dados|regMEMWB1|DOUT\(30) & ( (!\fluxo_dados|regMEMWB1|DOUT\(103) & (\fluxo_dados|regMEMWB1|DOUT\(102) & (\fluxo_dados|regMEMWB1|DOUT\(62)))) # (\fluxo_dados|regMEMWB1|DOUT\(103) & 
-- (((\fluxo_dados|regMEMWB1|DOUT\(94))))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000001001010111100010101101111100000010010101111000101011011111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(103),
	datab => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(102),
	datac => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(62),
	datad => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(94),
	datae => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(30),
	combout => \fluxo_dados|mux_ULA_mem|saida_MUX[25]~25_combout\);

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a25\ : cyclonev_ram_block
-- pragma translate_off
GENERIC MAP (
	mem_init0 => "00000000",
	clk0_core_clock_enable => "ena0",
	data_interleave_offset_in_bits => 1,
	data_interleave_width_in_bits => 1,
	init_file => "db/ProcessadorMIPS.ram0_bancoRegistradoresArqRegReg_fdb8a76e.hdl.mif",
	init_file_layout => "port_b",
	logical_ram_name => "Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|altsyncram:registrador_rtl_1|altsyncram_h8q1:auto_generated|ALTSYNCRAM",
	mixed_port_feed_through_mode => "dont_care",
	operation_mode => "dual_port",
	port_a_address_clear => "none",
	port_a_address_width => 5,
	port_a_byte_enable_clock => "none",
	port_a_data_out_clear => "none",
	port_a_data_out_clock => "none",
	port_a_data_width => 1,
	port_a_first_address => 0,
	port_a_first_bit_number => 25,
	port_a_last_address => 31,
	port_a_logical_ram_depth => 32,
	port_a_logical_ram_width => 32,
	port_a_read_during_write_mode => "new_data_no_nbe_read",
	port_b_address_clear => "none",
	port_b_address_clock => "clock1",
	port_b_address_width => 5,
	port_b_data_out_clear => "none",
	port_b_data_out_clock => "none",
	port_b_data_width => 1,
	port_b_first_address => 0,
	port_b_first_bit_number => 25,
	port_b_last_address => 31,
	port_b_logical_ram_depth => 32,
	port_b_logical_ram_width => 32,
	port_b_read_during_write_mode => "new_data_no_nbe_read",
	port_b_read_enable_clock => "clock1",
	ram_block_type => "M20K")
-- pragma translate_on
PORT MAP (
	portawe => \fluxo_dados|regMEMWB1|DOUT\(101),
	portbre => VCC,
	clk0 => \CLOCK_50~input_o\,
	clk1 => \CLOCK_50~input_o\,
	ena0 => \fluxo_dados|regMEMWB1|DOUT\(101),
	portadatain => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a25_PORTADATAIN_bus\,
	portaaddr => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a25_PORTAADDR_bus\,
	portbaddr => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a25_PORTBADDR_bus\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	portbdataout => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a25_PORTBDATAOUT_bus\);

\fluxo_dados|bancoRegs|registrador_rtl_1_bypass[62]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => VCC,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(62));

\fluxo_dados|bancoRegs|registrador_rtl_1_bypass[61]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|mux_ULA_mem|saida_MUX[25]~25_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(61));

\fluxo_dados|bancoRegs|saidaA[25]~25\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|bancoRegs|saidaA[25]~25_combout\ = ( \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(61) & ( (!\fluxo_dados|bancoRegs|Equal1~0_combout\ & (((!\fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(62)) # 
-- (\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a25~portbdataout\)) # (\fluxo_dados|bancoRegs|registrador~40_combout\))) ) ) # ( !\fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(61) & ( (!\fluxo_dados|bancoRegs|registrador~40_combout\ 
-- & (!\fluxo_dados|bancoRegs|Equal1~0_combout\ & (\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a25~portbdataout\ & \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(62)))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000001000110011000100110000000000000010001100110001001100",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|bancoRegs|ALT_INV_registrador~40_combout\,
	datab => \fluxo_dados|bancoRegs|ALT_INV_Equal1~0_combout\,
	datac => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a25~portbdataout\,
	datad => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(62),
	datae => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(61),
	combout => \fluxo_dados|bancoRegs|saidaA[25]~25_combout\);

\fluxo_dados|regIDEX1|DOUT[99]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|bancoRegs|saidaA[25]~25_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(99));

\fluxo_dados|mux_PC|saida_MUX[25]~28\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|mux_PC|saida_MUX[25]~28_combout\ = ( \fluxo_dados|PC_entity|DOUT[5]~0_combout\ & ( \fluxo_dados|mux_PC|saida_MUX[22]~3_combout\ & ( \fluxo_dados|regIFID1|DOUT\(23) ) ) ) # ( !\fluxo_dados|PC_entity|DOUT[5]~0_combout\ & ( 
-- \fluxo_dados|mux_PC|saida_MUX[22]~3_combout\ & ( \fluxo_dados|regIDEX1|DOUT\(99) ) ) ) # ( \fluxo_dados|PC_entity|DOUT[5]~0_combout\ & ( !\fluxo_dados|mux_PC|saida_MUX[22]~3_combout\ & ( \fluxo_dados|PC_Soma_Constante|Add0~93_sumout\ ) ) ) # ( 
-- !\fluxo_dados|PC_entity|DOUT[5]~0_combout\ & ( !\fluxo_dados|mux_PC|saida_MUX[22]~3_combout\ & ( \fluxo_dados|Add0~93_sumout\ ) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0011001100110011010101010101010100000000111111110000111100001111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~93_sumout\,
	datab => \fluxo_dados|ALT_INV_Add0~93_sumout\,
	datac => \fluxo_dados|regIFID1|ALT_INV_DOUT\(23),
	datad => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(99),
	datae => \fluxo_dados|PC_entity|ALT_INV_DOUT[5]~0_combout\,
	dataf => \fluxo_dados|mux_PC|ALT_INV_saida_MUX[22]~3_combout\,
	combout => \fluxo_dados|mux_PC|saida_MUX[25]~28_combout\);

\fluxo_dados|PC_entity|DOUT[25]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|mux_PC|saida_MUX[25]~28_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|PC_entity|DOUT\(25));

\fluxo_dados|PC_Soma_Constante|Add0~93\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|PC_Soma_Constante|Add0~93_sumout\ = SUM(( \fluxo_dados|PC_entity|DOUT\(25) ) + ( GND ) + ( \fluxo_dados|PC_Soma_Constante|Add0~90\ ))
-- \fluxo_dados|PC_Soma_Constante|Add0~94\ = CARRY(( \fluxo_dados|PC_entity|DOUT\(25) ) + ( GND ) + ( \fluxo_dados|PC_Soma_Constante|Add0~90\ ))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000000000111111111111111100000000000000000000000011111111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	datad => \fluxo_dados|PC_entity|ALT_INV_DOUT\(25),
	cin => \fluxo_dados|PC_Soma_Constante|Add0~90\,
	sumout => \fluxo_dados|PC_Soma_Constante|Add0~93_sumout\,
	cout => \fluxo_dados|PC_Soma_Constante|Add0~94\);

\fluxo_dados|regIFID1|DOUT[57]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|PC_Soma_Constante|Add0~93_sumout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIFID1|DOUT\(57));

\fluxo_dados|regIDEX1|DOUT[131]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regIFID1|DOUT\(57),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(131));

\fluxo_dados|Add0~97\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|Add0~97_sumout\ = SUM(( \fluxo_dados|regIDEX1|DOUT\(41) ) + ( \fluxo_dados|regIDEX1|DOUT\(132) ) + ( \fluxo_dados|Add0~94\ ))
-- \fluxo_dados|Add0~98\ = CARRY(( \fluxo_dados|regIDEX1|DOUT\(41) ) + ( \fluxo_dados|regIDEX1|DOUT\(132) ) + ( \fluxo_dados|Add0~94\ ))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000000000111111110000000000000000000000000000000011111111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	datad => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(41),
	dataf => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(132),
	cin => \fluxo_dados|Add0~94\,
	sumout => \fluxo_dados|Add0~97_sumout\,
	cout => \fluxo_dados|Add0~98\);

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a26\ : cyclonev_ram_block
-- pragma translate_off
GENERIC MAP (
	mem_init0 => "00000000",
	clk0_core_clock_enable => "ena0",
	data_interleave_offset_in_bits => 1,
	data_interleave_width_in_bits => 1,
	init_file => "db/ProcessadorMIPS.ram0_bancoRegistradoresArqRegReg_fdb8a76e.hdl.mif",
	init_file_layout => "port_b",
	logical_ram_name => "Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|altsyncram:registrador_rtl_0|altsyncram_h8q1:auto_generated|ALTSYNCRAM",
	mixed_port_feed_through_mode => "dont_care",
	operation_mode => "dual_port",
	port_a_address_clear => "none",
	port_a_address_width => 5,
	port_a_byte_enable_clock => "none",
	port_a_data_out_clear => "none",
	port_a_data_out_clock => "none",
	port_a_data_width => 1,
	port_a_first_address => 0,
	port_a_first_bit_number => 26,
	port_a_last_address => 31,
	port_a_logical_ram_depth => 32,
	port_a_logical_ram_width => 32,
	port_a_read_during_write_mode => "new_data_no_nbe_read",
	port_b_address_clear => "none",
	port_b_address_clock => "clock1",
	port_b_address_width => 5,
	port_b_data_out_clear => "none",
	port_b_data_out_clock => "none",
	port_b_data_width => 1,
	port_b_first_address => 0,
	port_b_first_bit_number => 26,
	port_b_last_address => 31,
	port_b_logical_ram_depth => 32,
	port_b_logical_ram_width => 32,
	port_b_read_during_write_mode => "new_data_no_nbe_read",
	port_b_read_enable_clock => "clock1",
	ram_block_type => "M20K")
-- pragma translate_on
PORT MAP (
	portawe => \fluxo_dados|regMEMWB1|DOUT\(101),
	portbre => VCC,
	clk0 => \CLOCK_50~input_o\,
	clk1 => \CLOCK_50~input_o\,
	ena0 => \fluxo_dados|regMEMWB1|DOUT\(101),
	portadatain => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a26_PORTADATAIN_bus\,
	portaaddr => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a26_PORTAADDR_bus\,
	portbaddr => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a26_PORTBADDR_bus\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	portbdataout => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a26_PORTBDATAOUT_bus\);

\fluxo_dados|bancoRegs|registrador_rtl_0_bypass[64]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => VCC,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(64));

\fluxo_dados|bancoRegs|registrador_rtl_0_bypass[63]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|mux_ULA_mem|saida_MUX[26]~26_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(63));

\fluxo_dados|bancoRegs|saidaB[26]~26\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|bancoRegs|saidaB[26]~26_combout\ = ( \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(63) & ( (!\fluxo_dados|bancoRegs|Equal0~0_combout\ & (((!\fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(64)) # 
-- (\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a26~portbdataout\)) # (\fluxo_dados|bancoRegs|registrador~43_combout\))) ) ) # ( !\fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(63) & ( (!\fluxo_dados|bancoRegs|registrador~43_combout\ 
-- & (!\fluxo_dados|bancoRegs|Equal0~0_combout\ & (\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a26~portbdataout\ & \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(64)))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000001000110011000100110000000000000010001100110001001100",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|bancoRegs|ALT_INV_registrador~43_combout\,
	datab => \fluxo_dados|bancoRegs|ALT_INV_Equal0~0_combout\,
	datac => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a26~portbdataout\,
	datad => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(64),
	datae => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(63),
	combout => \fluxo_dados|bancoRegs|saidaB[26]~26_combout\);

\fluxo_dados|regIDEX1|DOUT[68]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|bancoRegs|saidaB[26]~26_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(68));

\fluxo_dados|regEXMEM1|DOUT[31]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regIDEX1|DOUT\(68),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regEXMEM1|DOUT\(31));

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a26\ : cyclonev_ram_block
-- pragma translate_off
GENERIC MAP (
	data_interleave_offset_in_bits => 1,
	data_interleave_width_in_bits => 1,
	logical_ram_name => "Fluxo_Dados:fluxo_dados|RAMMIPS:RAM|altsyncram:memRAM_rtl_0|altsyncram_60q1:auto_generated|ALTSYNCRAM",
	mixed_port_feed_through_mode => "old",
	operation_mode => "dual_port",
	port_a_address_clear => "none",
	port_a_address_width => 6,
	port_a_byte_enable_clock => "none",
	port_a_data_out_clear => "none",
	port_a_data_out_clock => "none",
	port_a_data_width => 1,
	port_a_first_address => 0,
	port_a_first_bit_number => 26,
	port_a_last_address => 63,
	port_a_logical_ram_depth => 64,
	port_a_logical_ram_width => 32,
	port_a_read_during_write_mode => "new_data_no_nbe_read",
	port_b_address_clear => "none",
	port_b_address_clock => "clock0",
	port_b_address_width => 6,
	port_b_data_out_clear => "none",
	port_b_data_out_clock => "none",
	port_b_data_width => 1,
	port_b_first_address => 0,
	port_b_first_bit_number => 26,
	port_b_last_address => 63,
	port_b_logical_ram_depth => 64,
	port_b_logical_ram_width => 32,
	port_b_read_during_write_mode => "new_data_no_nbe_read",
	port_b_read_enable_clock => "clock0",
	ram_block_type => "M20K")
-- pragma translate_on
PORT MAP (
	portawe => \UC|Equal14~0_combout\,
	portbre => \UC|Equal5~0_combout\,
	clk0 => \CLOCK_50~input_o\,
	portadatain => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a26_PORTADATAIN_bus\,
	portaaddr => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a26_PORTAADDR_bus\,
	portbaddr => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a26_PORTBADDR_bus\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	portbdataout => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a26_PORTBDATAOUT_bus\);

\fluxo_dados|regMEMWB1|DOUT[63]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a26~portbdataout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regMEMWB1|DOUT\(63));

\fluxo_dados|regEXMEM1|DOUT[95]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regIDEX1|DOUT\(132),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regEXMEM1|DOUT\(95));

\fluxo_dados|regMEMWB1|DOUT[95]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regEXMEM1|DOUT\(95),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regMEMWB1|DOUT\(95));

\fluxo_dados|mux_rt_imediato|saida_MUX[26]~26\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|mux_rt_imediato|saida_MUX[26]~26_combout\ = (!\fluxo_dados|regIDEX1|DOUT\(140) & ((\fluxo_dados|regIDEX1|DOUT\(68)))) # (\fluxo_dados|regIDEX1|DOUT\(140) & (\fluxo_dados|regIDEX1|DOUT\(41)))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0001101100011011000110110001101100011011000110110001101100011011",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(140),
	datab => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(41),
	datac => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(68),
	combout => \fluxo_dados|mux_rt_imediato|saida_MUX[26]~26_combout\);

\fluxo_dados|ULA|ula26|mux_inverteB|saida_MUX~0\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula26|mux_inverteB|saida_MUX~0_combout\ = !\fluxo_dados|UC_ULA|ula_ctrl[3]~3_combout\ $ (!\fluxo_dados|mux_rt_imediato|saida_MUX[26]~26_combout\)

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0110011001100110011001100110011001100110011001100110011001100110",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl[3]~3_combout\,
	datab => \fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[26]~26_combout\,
	combout => \fluxo_dados|ULA|ula26|mux_inverteB|saida_MUX~0_combout\);

\fluxo_dados|ULA|ula26|soma_sub|saida\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula26|soma_sub|saida~combout\ = ( \fluxo_dados|regIDEX1|DOUT\(100) & ( \fluxo_dados|ULA|ula26|mux_inverteB|saida_MUX~0_combout\ & ( (!\fluxo_dados|regIDEX1|DOUT\(99) & (\fluxo_dados|ULA|ula25|mux_inverteB|saida_MUX~0_combout\ & 
-- ((\fluxo_dados|ULA|ula24|mux_ula|saida_MUX~0_combout\) # (\fluxo_dados|ULA|ula24|soma_sub|saida_xor2~combout\)))) # (\fluxo_dados|regIDEX1|DOUT\(99) & (((\fluxo_dados|ULA|ula25|mux_inverteB|saida_MUX~0_combout\) # 
-- (\fluxo_dados|ULA|ula24|mux_ula|saida_MUX~0_combout\)) # (\fluxo_dados|ULA|ula24|soma_sub|saida_xor2~combout\))) ) ) ) # ( !\fluxo_dados|regIDEX1|DOUT\(100) & ( \fluxo_dados|ULA|ula26|mux_inverteB|saida_MUX~0_combout\ & ( (!\fluxo_dados|regIDEX1|DOUT\(99) 
-- & ((!\fluxo_dados|ULA|ula25|mux_inverteB|saida_MUX~0_combout\) # ((!\fluxo_dados|ULA|ula24|soma_sub|saida_xor2~combout\ & !\fluxo_dados|ULA|ula24|mux_ula|saida_MUX~0_combout\)))) # (\fluxo_dados|regIDEX1|DOUT\(99) & 
-- (!\fluxo_dados|ULA|ula24|soma_sub|saida_xor2~combout\ & (!\fluxo_dados|ULA|ula24|mux_ula|saida_MUX~0_combout\ & !\fluxo_dados|ULA|ula25|mux_inverteB|saida_MUX~0_combout\))) ) ) ) # ( \fluxo_dados|regIDEX1|DOUT\(100) & ( 
-- !\fluxo_dados|ULA|ula26|mux_inverteB|saida_MUX~0_combout\ & ( (!\fluxo_dados|regIDEX1|DOUT\(99) & ((!\fluxo_dados|ULA|ula25|mux_inverteB|saida_MUX~0_combout\) # ((!\fluxo_dados|ULA|ula24|soma_sub|saida_xor2~combout\ & 
-- !\fluxo_dados|ULA|ula24|mux_ula|saida_MUX~0_combout\)))) # (\fluxo_dados|regIDEX1|DOUT\(99) & (!\fluxo_dados|ULA|ula24|soma_sub|saida_xor2~combout\ & (!\fluxo_dados|ULA|ula24|mux_ula|saida_MUX~0_combout\ & 
-- !\fluxo_dados|ULA|ula25|mux_inverteB|saida_MUX~0_combout\))) ) ) ) # ( !\fluxo_dados|regIDEX1|DOUT\(100) & ( !\fluxo_dados|ULA|ula26|mux_inverteB|saida_MUX~0_combout\ & ( (!\fluxo_dados|regIDEX1|DOUT\(99) & 
-- (\fluxo_dados|ULA|ula25|mux_inverteB|saida_MUX~0_combout\ & ((\fluxo_dados|ULA|ula24|mux_ula|saida_MUX~0_combout\) # (\fluxo_dados|ULA|ula24|soma_sub|saida_xor2~combout\)))) # (\fluxo_dados|regIDEX1|DOUT\(99) & 
-- (((\fluxo_dados|ULA|ula25|mux_inverteB|saida_MUX~0_combout\) # (\fluxo_dados|ULA|ula24|mux_ula|saida_MUX~0_combout\)) # (\fluxo_dados|ULA|ula24|soma_sub|saida_xor2~combout\))) ) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000011101111111111110001000000011111000100000000000011101111111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|ULA|ula24|soma_sub|ALT_INV_saida_xor2~combout\,
	datab => \fluxo_dados|ULA|ula24|mux_ula|ALT_INV_saida_MUX~0_combout\,
	datac => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(99),
	datad => \fluxo_dados|ULA|ula25|mux_inverteB|ALT_INV_saida_MUX~0_combout\,
	datae => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(100),
	dataf => \fluxo_dados|ULA|ula26|mux_inverteB|ALT_INV_saida_MUX~0_combout\,
	combout => \fluxo_dados|ULA|ula26|soma_sub|saida~combout\);

\fluxo_dados|ULA|ula26|mux_ula|saida_MUX~0\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula26|mux_ula|saida_MUX~0_combout\ = ( \fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\ & ( (\fluxo_dados|ULA|ula26|mux_inverteB|saida_MUX~0_combout\ & ((!\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & 
-- (\fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\)) # (\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & ((\fluxo_dados|regIDEX1|DOUT\(100)))))) ) ) # ( !\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\ & ( 
-- (!\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & (\fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\ & ((\fluxo_dados|ULA|ula26|mux_inverteB|saida_MUX~0_combout\) # (\fluxo_dados|regIDEX1|DOUT\(100))))) # 
-- (\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & (((\fluxo_dados|regIDEX1|DOUT\(100) & \fluxo_dados|ULA|ula26|mux_inverteB|saida_MUX~0_combout\)))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0001010100000011000001010000001100010101000000110000010100000011",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|ULA|ula0|mux_ula|ALT_INV_Equal0~0_combout\,
	datab => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(100),
	datac => \fluxo_dados|ULA|ula26|mux_inverteB|ALT_INV_saida_MUX~0_combout\,
	datad => \fluxo_dados|ULA|ula30|mux_ula|ALT_INV_saida_MUX~0_combout\,
	datae => \fluxo_dados|ULA|ula30|mux_ula|ALT_INV_saida_MUX~1_combout\,
	combout => \fluxo_dados|ULA|ula26|mux_ula|saida_MUX~0_combout\);

\fluxo_dados|ULA|resultado_final[26]~26\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|resultado_final[26]~26_combout\ = ( \fluxo_dados|ULA|ula26|mux_ula|saida_MUX~0_combout\ & ( (!\fluxo_dados|UC_ULA|ula_ctrl[2]~0_combout\) # (\fluxo_dados|ULA|ula10|mux_ula|saida_MUX~0_combout\) ) ) # ( 
-- !\fluxo_dados|ULA|ula26|mux_ula|saida_MUX~0_combout\ & ( (!\fluxo_dados|UC_ULA|ula_ctrl[2]~0_combout\ & (((\fluxo_dados|ULA|ula24|mux_ula|saida_MUX~1_combout\ & \fluxo_dados|ULA|ula26|soma_sub|saida~combout\)))) # 
-- (\fluxo_dados|UC_ULA|ula_ctrl[2]~0_combout\ & (\fluxo_dados|ULA|ula10|mux_ula|saida_MUX~0_combout\)) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0001000100011011101110111011101100010001000110111011101110111011",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl[2]~0_combout\,
	datab => \fluxo_dados|ULA|ula10|mux_ula|ALT_INV_saida_MUX~0_combout\,
	datac => \fluxo_dados|ULA|ula24|mux_ula|ALT_INV_saida_MUX~1_combout\,
	datad => \fluxo_dados|ULA|ula26|soma_sub|ALT_INV_saida~combout\,
	datae => \fluxo_dados|ULA|ula26|mux_ula|ALT_INV_saida_MUX~0_combout\,
	combout => \fluxo_dados|ULA|resultado_final[26]~26_combout\);

\fluxo_dados|regEXMEM1|DOUT[63]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|ULA|resultado_final[26]~26_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regEXMEM1|DOUT\(63));

\fluxo_dados|regMEMWB1|DOUT[31]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regEXMEM1|DOUT\(63),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regMEMWB1|DOUT\(31));

\fluxo_dados|mux_ULA_mem|saida_MUX[26]~26\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|mux_ULA_mem|saida_MUX[26]~26_combout\ = ( \fluxo_dados|regMEMWB1|DOUT\(31) & ( (!\fluxo_dados|regMEMWB1|DOUT\(103) & ((!\fluxo_dados|regMEMWB1|DOUT\(102)) # ((\fluxo_dados|regMEMWB1|DOUT\(63))))) # (\fluxo_dados|regMEMWB1|DOUT\(103) & 
-- (((\fluxo_dados|regMEMWB1|DOUT\(95))))) ) ) # ( !\fluxo_dados|regMEMWB1|DOUT\(31) & ( (!\fluxo_dados|regMEMWB1|DOUT\(103) & (\fluxo_dados|regMEMWB1|DOUT\(102) & (\fluxo_dados|regMEMWB1|DOUT\(63)))) # (\fluxo_dados|regMEMWB1|DOUT\(103) & 
-- (((\fluxo_dados|regMEMWB1|DOUT\(95))))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000001001010111100010101101111100000010010101111000101011011111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(103),
	datab => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(102),
	datac => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(63),
	datad => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(95),
	datae => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(31),
	combout => \fluxo_dados|mux_ULA_mem|saida_MUX[26]~26_combout\);

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a26\ : cyclonev_ram_block
-- pragma translate_off
GENERIC MAP (
	mem_init0 => "00000000",
	clk0_core_clock_enable => "ena0",
	data_interleave_offset_in_bits => 1,
	data_interleave_width_in_bits => 1,
	init_file => "db/ProcessadorMIPS.ram0_bancoRegistradoresArqRegReg_fdb8a76e.hdl.mif",
	init_file_layout => "port_b",
	logical_ram_name => "Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|altsyncram:registrador_rtl_1|altsyncram_h8q1:auto_generated|ALTSYNCRAM",
	mixed_port_feed_through_mode => "dont_care",
	operation_mode => "dual_port",
	port_a_address_clear => "none",
	port_a_address_width => 5,
	port_a_byte_enable_clock => "none",
	port_a_data_out_clear => "none",
	port_a_data_out_clock => "none",
	port_a_data_width => 1,
	port_a_first_address => 0,
	port_a_first_bit_number => 26,
	port_a_last_address => 31,
	port_a_logical_ram_depth => 32,
	port_a_logical_ram_width => 32,
	port_a_read_during_write_mode => "new_data_no_nbe_read",
	port_b_address_clear => "none",
	port_b_address_clock => "clock1",
	port_b_address_width => 5,
	port_b_data_out_clear => "none",
	port_b_data_out_clock => "none",
	port_b_data_width => 1,
	port_b_first_address => 0,
	port_b_first_bit_number => 26,
	port_b_last_address => 31,
	port_b_logical_ram_depth => 32,
	port_b_logical_ram_width => 32,
	port_b_read_during_write_mode => "new_data_no_nbe_read",
	port_b_read_enable_clock => "clock1",
	ram_block_type => "M20K")
-- pragma translate_on
PORT MAP (
	portawe => \fluxo_dados|regMEMWB1|DOUT\(101),
	portbre => VCC,
	clk0 => \CLOCK_50~input_o\,
	clk1 => \CLOCK_50~input_o\,
	ena0 => \fluxo_dados|regMEMWB1|DOUT\(101),
	portadatain => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a26_PORTADATAIN_bus\,
	portaaddr => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a26_PORTAADDR_bus\,
	portbaddr => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a26_PORTBADDR_bus\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	portbdataout => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a26_PORTBDATAOUT_bus\);

\fluxo_dados|bancoRegs|registrador_rtl_1_bypass[64]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => VCC,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(64));

\fluxo_dados|bancoRegs|registrador_rtl_1_bypass[63]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|mux_ULA_mem|saida_MUX[26]~26_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(63));

\fluxo_dados|bancoRegs|saidaA[26]~26\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|bancoRegs|saidaA[26]~26_combout\ = ( \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(63) & ( (!\fluxo_dados|bancoRegs|Equal1~0_combout\ & (((!\fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(64)) # 
-- (\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a26~portbdataout\)) # (\fluxo_dados|bancoRegs|registrador~40_combout\))) ) ) # ( !\fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(63) & ( (!\fluxo_dados|bancoRegs|registrador~40_combout\ 
-- & (!\fluxo_dados|bancoRegs|Equal1~0_combout\ & (\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a26~portbdataout\ & \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(64)))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000001000110011000100110000000000000010001100110001001100",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|bancoRegs|ALT_INV_registrador~40_combout\,
	datab => \fluxo_dados|bancoRegs|ALT_INV_Equal1~0_combout\,
	datac => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a26~portbdataout\,
	datad => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(64),
	datae => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(63),
	combout => \fluxo_dados|bancoRegs|saidaA[26]~26_combout\);

\fluxo_dados|regIDEX1|DOUT[100]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|bancoRegs|saidaA[26]~26_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(100));

\fluxo_dados|mux_PC|saida_MUX[26]~29\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|mux_PC|saida_MUX[26]~29_combout\ = ( \fluxo_dados|PC_entity|DOUT[5]~0_combout\ & ( \fluxo_dados|mux_PC|saida_MUX[22]~3_combout\ & ( \fluxo_dados|regIFID1|DOUT\(24) ) ) ) # ( !\fluxo_dados|PC_entity|DOUT[5]~0_combout\ & ( 
-- \fluxo_dados|mux_PC|saida_MUX[22]~3_combout\ & ( \fluxo_dados|regIDEX1|DOUT\(100) ) ) ) # ( \fluxo_dados|PC_entity|DOUT[5]~0_combout\ & ( !\fluxo_dados|mux_PC|saida_MUX[22]~3_combout\ & ( \fluxo_dados|PC_Soma_Constante|Add0~97_sumout\ ) ) ) # ( 
-- !\fluxo_dados|PC_entity|DOUT[5]~0_combout\ & ( !\fluxo_dados|mux_PC|saida_MUX[22]~3_combout\ & ( \fluxo_dados|Add0~97_sumout\ ) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0011001100110011010101010101010100000000111111110000111100001111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~97_sumout\,
	datab => \fluxo_dados|ALT_INV_Add0~97_sumout\,
	datac => \fluxo_dados|regIFID1|ALT_INV_DOUT\(24),
	datad => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(100),
	datae => \fluxo_dados|PC_entity|ALT_INV_DOUT[5]~0_combout\,
	dataf => \fluxo_dados|mux_PC|ALT_INV_saida_MUX[22]~3_combout\,
	combout => \fluxo_dados|mux_PC|saida_MUX[26]~29_combout\);

\fluxo_dados|PC_entity|DOUT[26]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|mux_PC|saida_MUX[26]~29_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|PC_entity|DOUT\(26));

\fluxo_dados|PC_Soma_Constante|Add0~97\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|PC_Soma_Constante|Add0~97_sumout\ = SUM(( \fluxo_dados|PC_entity|DOUT\(26) ) + ( GND ) + ( \fluxo_dados|PC_Soma_Constante|Add0~94\ ))
-- \fluxo_dados|PC_Soma_Constante|Add0~98\ = CARRY(( \fluxo_dados|PC_entity|DOUT\(26) ) + ( GND ) + ( \fluxo_dados|PC_Soma_Constante|Add0~94\ ))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000000000111111111111111100000000000000000000000011111111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	datad => \fluxo_dados|PC_entity|ALT_INV_DOUT\(26),
	cin => \fluxo_dados|PC_Soma_Constante|Add0~94\,
	sumout => \fluxo_dados|PC_Soma_Constante|Add0~97_sumout\,
	cout => \fluxo_dados|PC_Soma_Constante|Add0~98\);

\fluxo_dados|regIFID1|DOUT[58]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|PC_Soma_Constante|Add0~97_sumout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIFID1|DOUT\(58));

\fluxo_dados|regIDEX1|DOUT[132]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regIFID1|DOUT\(58),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(132));

\fluxo_dados|Add0~101\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|Add0~101_sumout\ = SUM(( \fluxo_dados|regIDEX1|DOUT\(41) ) + ( \fluxo_dados|regIDEX1|DOUT\(133) ) + ( \fluxo_dados|Add0~98\ ))
-- \fluxo_dados|Add0~102\ = CARRY(( \fluxo_dados|regIDEX1|DOUT\(41) ) + ( \fluxo_dados|regIDEX1|DOUT\(133) ) + ( \fluxo_dados|Add0~98\ ))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000000000111111110000000000000000000000000000000011111111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	datad => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(41),
	dataf => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(133),
	cin => \fluxo_dados|Add0~98\,
	sumout => \fluxo_dados|Add0~101_sumout\,
	cout => \fluxo_dados|Add0~102\);

\fluxo_dados|mux_PC|saida_MUX[27]~30\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|mux_PC|saida_MUX[27]~30_combout\ = ( \fluxo_dados|PC_entity|DOUT[5]~0_combout\ & ( \fluxo_dados|mux_PC|saida_MUX[22]~3_combout\ & ( \fluxo_dados|regIFID1|DOUT\(25) ) ) ) # ( !\fluxo_dados|PC_entity|DOUT[5]~0_combout\ & ( 
-- \fluxo_dados|mux_PC|saida_MUX[22]~3_combout\ & ( \fluxo_dados|regIDEX1|DOUT\(101) ) ) ) # ( \fluxo_dados|PC_entity|DOUT[5]~0_combout\ & ( !\fluxo_dados|mux_PC|saida_MUX[22]~3_combout\ & ( \fluxo_dados|PC_Soma_Constante|Add0~101_sumout\ ) ) ) # ( 
-- !\fluxo_dados|PC_entity|DOUT[5]~0_combout\ & ( !\fluxo_dados|mux_PC|saida_MUX[22]~3_combout\ & ( \fluxo_dados|Add0~101_sumout\ ) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0011001100110011010101010101010100000000111111110000111100001111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~101_sumout\,
	datab => \fluxo_dados|ALT_INV_Add0~101_sumout\,
	datac => \fluxo_dados|regIFID1|ALT_INV_DOUT\(25),
	datad => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(101),
	datae => \fluxo_dados|PC_entity|ALT_INV_DOUT[5]~0_combout\,
	dataf => \fluxo_dados|mux_PC|ALT_INV_saida_MUX[22]~3_combout\,
	combout => \fluxo_dados|mux_PC|saida_MUX[27]~30_combout\);

\fluxo_dados|PC_entity|DOUT[27]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|mux_PC|saida_MUX[27]~30_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|PC_entity|DOUT\(27));

\fluxo_dados|PC_Soma_Constante|Add0~101\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|PC_Soma_Constante|Add0~101_sumout\ = SUM(( \fluxo_dados|PC_entity|DOUT\(27) ) + ( GND ) + ( \fluxo_dados|PC_Soma_Constante|Add0~98\ ))
-- \fluxo_dados|PC_Soma_Constante|Add0~102\ = CARRY(( \fluxo_dados|PC_entity|DOUT\(27) ) + ( GND ) + ( \fluxo_dados|PC_Soma_Constante|Add0~98\ ))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000000000111111111111111100000000000000000000000011111111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	datad => \fluxo_dados|PC_entity|ALT_INV_DOUT\(27),
	cin => \fluxo_dados|PC_Soma_Constante|Add0~98\,
	sumout => \fluxo_dados|PC_Soma_Constante|Add0~101_sumout\,
	cout => \fluxo_dados|PC_Soma_Constante|Add0~102\);

\fluxo_dados|regIFID1|DOUT[59]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|PC_Soma_Constante|Add0~101_sumout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIFID1|DOUT\(59));

\fluxo_dados|regIDEX1|DOUT[133]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regIFID1|DOUT\(59),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(133));

\fluxo_dados|regEXMEM1|DOUT[96]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regIDEX1|DOUT\(133),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regEXMEM1|DOUT\(96));

\fluxo_dados|regMEMWB1|DOUT[96]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regEXMEM1|DOUT\(96),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regMEMWB1|DOUT\(96));

\fluxo_dados|mux_rt_imediato|saida_MUX[27]~27\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|mux_rt_imediato|saida_MUX[27]~27_combout\ = (!\fluxo_dados|regIDEX1|DOUT\(140) & ((\fluxo_dados|regIDEX1|DOUT\(69)))) # (\fluxo_dados|regIDEX1|DOUT\(140) & (\fluxo_dados|regIDEX1|DOUT\(41)))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0001101100011011000110110001101100011011000110110001101100011011",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(140),
	datab => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(41),
	datac => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(69),
	combout => \fluxo_dados|mux_rt_imediato|saida_MUX[27]~27_combout\);

\fluxo_dados|ULA|ula27|mux_inverteB|saida_MUX~0\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula27|mux_inverteB|saida_MUX~0_combout\ = !\fluxo_dados|UC_ULA|ula_ctrl[3]~3_combout\ $ (!\fluxo_dados|mux_rt_imediato|saida_MUX[27]~27_combout\)

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0110011001100110011001100110011001100110011001100110011001100110",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl[3]~3_combout\,
	datab => \fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[27]~27_combout\,
	combout => \fluxo_dados|ULA|ula27|mux_inverteB|saida_MUX~0_combout\);

\fluxo_dados|ULA|ula27|soma_sub|saida_xor\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula27|soma_sub|saida_xor~combout\ = !\fluxo_dados|regIDEX1|DOUT\(101) $ (!\fluxo_dados|ULA|ula27|mux_inverteB|saida_MUX~0_combout\)

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0110011001100110011001100110011001100110011001100110011001100110",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(101),
	datab => \fluxo_dados|ULA|ula27|mux_inverteB|ALT_INV_saida_MUX~0_combout\,
	combout => \fluxo_dados|ULA|ula27|soma_sub|saida_xor~combout\);

\fluxo_dados|ULA|ula27|mux_ula|saida_MUX~0\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula27|mux_ula|saida_MUX~0_combout\ = ( \fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\ & ( (\fluxo_dados|ULA|ula27|mux_inverteB|saida_MUX~0_combout\ & ((!\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & 
-- (\fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\)) # (\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & ((\fluxo_dados|regIDEX1|DOUT\(101)))))) ) ) # ( !\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\ & ( 
-- (!\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & (\fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\ & ((\fluxo_dados|ULA|ula27|mux_inverteB|saida_MUX~0_combout\) # (\fluxo_dados|regIDEX1|DOUT\(101))))) # 
-- (\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & (((\fluxo_dados|regIDEX1|DOUT\(101) & \fluxo_dados|ULA|ula27|mux_inverteB|saida_MUX~0_combout\)))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0001010100000011000001010000001100010101000000110000010100000011",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|ULA|ula0|mux_ula|ALT_INV_Equal0~0_combout\,
	datab => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(101),
	datac => \fluxo_dados|ULA|ula27|mux_inverteB|ALT_INV_saida_MUX~0_combout\,
	datad => \fluxo_dados|ULA|ula30|mux_ula|ALT_INV_saida_MUX~0_combout\,
	datae => \fluxo_dados|ULA|ula30|mux_ula|ALT_INV_saida_MUX~1_combout\,
	combout => \fluxo_dados|ULA|ula27|mux_ula|saida_MUX~0_combout\);

\fluxo_dados|ULA|resultado_final[27]~27\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|resultado_final[27]~27_combout\ = ( \fluxo_dados|ULA|ula24|mux_ula|saida_MUX~1_combout\ & ( \fluxo_dados|ULA|ula27|mux_ula|saida_MUX~0_combout\ & ( (!\fluxo_dados|UC_ULA|ula_ctrl[2]~0_combout\) # 
-- (\fluxo_dados|ULA|ula11|mux_ula|saida_MUX~0_combout\) ) ) ) # ( !\fluxo_dados|ULA|ula24|mux_ula|saida_MUX~1_combout\ & ( \fluxo_dados|ULA|ula27|mux_ula|saida_MUX~0_combout\ & ( (!\fluxo_dados|UC_ULA|ula_ctrl[2]~0_combout\) # 
-- (\fluxo_dados|ULA|ula11|mux_ula|saida_MUX~0_combout\) ) ) ) # ( \fluxo_dados|ULA|ula24|mux_ula|saida_MUX~1_combout\ & ( !\fluxo_dados|ULA|ula27|mux_ula|saida_MUX~0_combout\ & ( (!\fluxo_dados|UC_ULA|ula_ctrl[2]~0_combout\ & 
-- (!\fluxo_dados|ULA|ula26|soma_sub|carry_out~combout\ $ ((\fluxo_dados|ULA|ula27|soma_sub|saida_xor~combout\)))) # (\fluxo_dados|UC_ULA|ula_ctrl[2]~0_combout\ & (((\fluxo_dados|ULA|ula11|mux_ula|saida_MUX~0_combout\)))) ) ) ) # ( 
-- !\fluxo_dados|ULA|ula24|mux_ula|saida_MUX~1_combout\ & ( !\fluxo_dados|ULA|ula27|mux_ula|saida_MUX~0_combout\ & ( (\fluxo_dados|UC_ULA|ula_ctrl[2]~0_combout\ & \fluxo_dados|ULA|ula11|mux_ula|saida_MUX~0_combout\) ) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000001010101100000101101011110101010111111111010101011111111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl[2]~0_combout\,
	datab => \fluxo_dados|ULA|ula26|soma_sub|ALT_INV_carry_out~combout\,
	datac => \fluxo_dados|ULA|ula27|soma_sub|ALT_INV_saida_xor~combout\,
	datad => \fluxo_dados|ULA|ula11|mux_ula|ALT_INV_saida_MUX~0_combout\,
	datae => \fluxo_dados|ULA|ula24|mux_ula|ALT_INV_saida_MUX~1_combout\,
	dataf => \fluxo_dados|ULA|ula27|mux_ula|ALT_INV_saida_MUX~0_combout\,
	combout => \fluxo_dados|ULA|resultado_final[27]~27_combout\);

\fluxo_dados|regEXMEM1|DOUT[64]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|ULA|resultado_final[27]~27_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regEXMEM1|DOUT\(64));

\fluxo_dados|regMEMWB1|DOUT[32]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regEXMEM1|DOUT\(64),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regMEMWB1|DOUT\(32));

\fluxo_dados|mux_ULA_mem|saida_MUX[27]~27\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|mux_ULA_mem|saida_MUX[27]~27_combout\ = ( \fluxo_dados|regMEMWB1|DOUT\(32) & ( (!\fluxo_dados|regMEMWB1|DOUT\(103) & ((!\fluxo_dados|regMEMWB1|DOUT\(102)) # ((\fluxo_dados|regMEMWB1|DOUT\(64))))) # (\fluxo_dados|regMEMWB1|DOUT\(103) & 
-- (((\fluxo_dados|regMEMWB1|DOUT\(96))))) ) ) # ( !\fluxo_dados|regMEMWB1|DOUT\(32) & ( (!\fluxo_dados|regMEMWB1|DOUT\(103) & (\fluxo_dados|regMEMWB1|DOUT\(102) & (\fluxo_dados|regMEMWB1|DOUT\(64)))) # (\fluxo_dados|regMEMWB1|DOUT\(103) & 
-- (((\fluxo_dados|regMEMWB1|DOUT\(96))))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000001001010111100010101101111100000010010101111000101011011111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(103),
	datab => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(102),
	datac => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(64),
	datad => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(96),
	datae => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(32),
	combout => \fluxo_dados|mux_ULA_mem|saida_MUX[27]~27_combout\);

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a27\ : cyclonev_ram_block
-- pragma translate_off
GENERIC MAP (
	mem_init0 => "00000000",
	clk0_core_clock_enable => "ena0",
	data_interleave_offset_in_bits => 1,
	data_interleave_width_in_bits => 1,
	init_file => "db/ProcessadorMIPS.ram0_bancoRegistradoresArqRegReg_fdb8a76e.hdl.mif",
	init_file_layout => "port_b",
	logical_ram_name => "Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|altsyncram:registrador_rtl_1|altsyncram_h8q1:auto_generated|ALTSYNCRAM",
	mixed_port_feed_through_mode => "dont_care",
	operation_mode => "dual_port",
	port_a_address_clear => "none",
	port_a_address_width => 5,
	port_a_byte_enable_clock => "none",
	port_a_data_out_clear => "none",
	port_a_data_out_clock => "none",
	port_a_data_width => 1,
	port_a_first_address => 0,
	port_a_first_bit_number => 27,
	port_a_last_address => 31,
	port_a_logical_ram_depth => 32,
	port_a_logical_ram_width => 32,
	port_a_read_during_write_mode => "new_data_no_nbe_read",
	port_b_address_clear => "none",
	port_b_address_clock => "clock1",
	port_b_address_width => 5,
	port_b_data_out_clear => "none",
	port_b_data_out_clock => "none",
	port_b_data_width => 1,
	port_b_first_address => 0,
	port_b_first_bit_number => 27,
	port_b_last_address => 31,
	port_b_logical_ram_depth => 32,
	port_b_logical_ram_width => 32,
	port_b_read_during_write_mode => "new_data_no_nbe_read",
	port_b_read_enable_clock => "clock1",
	ram_block_type => "M20K")
-- pragma translate_on
PORT MAP (
	portawe => \fluxo_dados|regMEMWB1|DOUT\(101),
	portbre => VCC,
	clk0 => \CLOCK_50~input_o\,
	clk1 => \CLOCK_50~input_o\,
	ena0 => \fluxo_dados|regMEMWB1|DOUT\(101),
	portadatain => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a27_PORTADATAIN_bus\,
	portaaddr => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a27_PORTAADDR_bus\,
	portbaddr => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a27_PORTBADDR_bus\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	portbdataout => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a27_PORTBDATAOUT_bus\);

\fluxo_dados|bancoRegs|registrador_rtl_1_bypass[66]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => VCC,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(66));

\fluxo_dados|bancoRegs|registrador_rtl_1_bypass[65]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|mux_ULA_mem|saida_MUX[27]~27_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(65));

\fluxo_dados|bancoRegs|saidaA[27]~27\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|bancoRegs|saidaA[27]~27_combout\ = ( \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(65) & ( (!\fluxo_dados|bancoRegs|Equal1~0_combout\ & (((!\fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(66)) # 
-- (\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a27~portbdataout\)) # (\fluxo_dados|bancoRegs|registrador~40_combout\))) ) ) # ( !\fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(65) & ( (!\fluxo_dados|bancoRegs|registrador~40_combout\ 
-- & (!\fluxo_dados|bancoRegs|Equal1~0_combout\ & (\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a27~portbdataout\ & \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(66)))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000001000110011000100110000000000000010001100110001001100",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|bancoRegs|ALT_INV_registrador~40_combout\,
	datab => \fluxo_dados|bancoRegs|ALT_INV_Equal1~0_combout\,
	datac => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a27~portbdataout\,
	datad => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(66),
	datae => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(65),
	combout => \fluxo_dados|bancoRegs|saidaA[27]~27_combout\);

\fluxo_dados|regIDEX1|DOUT[101]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|bancoRegs|saidaA[27]~27_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(101));

\fluxo_dados|mux_rt_imediato|saida_MUX[28]~28\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|mux_rt_imediato|saida_MUX[28]~28_combout\ = (!\fluxo_dados|regIDEX1|DOUT\(140) & ((\fluxo_dados|regIDEX1|DOUT\(70)))) # (\fluxo_dados|regIDEX1|DOUT\(140) & (\fluxo_dados|regIDEX1|DOUT\(41)))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0001101100011011000110110001101100011011000110110001101100011011",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(140),
	datab => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(41),
	datac => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(70),
	combout => \fluxo_dados|mux_rt_imediato|saida_MUX[28]~28_combout\);

\fluxo_dados|ULA|ula28|mux_inverteB|saida_MUX~0\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula28|mux_inverteB|saida_MUX~0_combout\ = !\fluxo_dados|UC_ULA|ula_ctrl[3]~3_combout\ $ (!\fluxo_dados|mux_rt_imediato|saida_MUX[28]~28_combout\)

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0110011001100110011001100110011001100110011001100110011001100110",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl[3]~3_combout\,
	datab => \fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[28]~28_combout\,
	combout => \fluxo_dados|ULA|ula28|mux_inverteB|saida_MUX~0_combout\);

\fluxo_dados|ULA|ula28|soma_sub|saida_xor\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula28|soma_sub|saida_xor~combout\ = !\fluxo_dados|regIDEX1|DOUT\(102) $ (!\fluxo_dados|ULA|ula28|mux_inverteB|saida_MUX~0_combout\)

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0110011001100110011001100110011001100110011001100110011001100110",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(102),
	datab => \fluxo_dados|ULA|ula28|mux_inverteB|ALT_INV_saida_MUX~0_combout\,
	combout => \fluxo_dados|ULA|ula28|soma_sub|saida_xor~combout\);

\fluxo_dados|ULA|ula28|mux_ula|saida_MUX~0\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula28|mux_ula|saida_MUX~0_combout\ = ( \fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\ & ( (\fluxo_dados|ULA|ula28|mux_inverteB|saida_MUX~0_combout\ & ((!\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & 
-- (\fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\)) # (\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & ((\fluxo_dados|regIDEX1|DOUT\(102)))))) ) ) # ( !\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\ & ( 
-- (!\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & (\fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\ & ((\fluxo_dados|ULA|ula28|mux_inverteB|saida_MUX~0_combout\) # (\fluxo_dados|regIDEX1|DOUT\(102))))) # 
-- (\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & (((\fluxo_dados|regIDEX1|DOUT\(102) & \fluxo_dados|ULA|ula28|mux_inverteB|saida_MUX~0_combout\)))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0001010100000011000001010000001100010101000000110000010100000011",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|ULA|ula0|mux_ula|ALT_INV_Equal0~0_combout\,
	datab => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(102),
	datac => \fluxo_dados|ULA|ula28|mux_inverteB|ALT_INV_saida_MUX~0_combout\,
	datad => \fluxo_dados|ULA|ula30|mux_ula|ALT_INV_saida_MUX~0_combout\,
	datae => \fluxo_dados|ULA|ula30|mux_ula|ALT_INV_saida_MUX~1_combout\,
	combout => \fluxo_dados|ULA|ula28|mux_ula|saida_MUX~0_combout\);

\fluxo_dados|ULA|ula28|mux_ula|saida_MUX~1\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula28|mux_ula|saida_MUX~1_combout\ = ( \fluxo_dados|ULA|ula24|mux_ula|saida_MUX~1_combout\ & ( !\fluxo_dados|ULA|ula28|mux_ula|saida_MUX~0_combout\ & ( !\fluxo_dados|ULA|ula28|soma_sub|saida_xor~combout\ $ 
-- (((!\fluxo_dados|ULA|ula26|soma_sub|carry_out~combout\ & ((\fluxo_dados|ULA|ula27|mux_inverteB|saida_MUX~0_combout\) # (\fluxo_dados|regIDEX1|DOUT\(101)))) # (\fluxo_dados|ULA|ula26|soma_sub|carry_out~combout\ & (\fluxo_dados|regIDEX1|DOUT\(101) & 
-- \fluxo_dados|ULA|ula27|mux_inverteB|saida_MUX~0_combout\)))) ) ) ) # ( !\fluxo_dados|ULA|ula24|mux_ula|saida_MUX~1_combout\ & ( !\fluxo_dados|ULA|ula28|mux_ula|saida_MUX~0_combout\ ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "1111111111111111110101000010101100000000000000000000000000000000",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|ULA|ula26|soma_sub|ALT_INV_carry_out~combout\,
	datab => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(101),
	datac => \fluxo_dados|ULA|ula27|mux_inverteB|ALT_INV_saida_MUX~0_combout\,
	datad => \fluxo_dados|ULA|ula28|soma_sub|ALT_INV_saida_xor~combout\,
	datae => \fluxo_dados|ULA|ula24|mux_ula|ALT_INV_saida_MUX~1_combout\,
	dataf => \fluxo_dados|ULA|ula28|mux_ula|ALT_INV_saida_MUX~0_combout\,
	combout => \fluxo_dados|ULA|ula28|mux_ula|saida_MUX~1_combout\);

\fluxo_dados|ULA|resultado_final[28]~28\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|resultado_final[28]~28_combout\ = (!\fluxo_dados|UC_ULA|ula_ctrl[2]~0_combout\ & ((!\fluxo_dados|ULA|ula28|mux_ula|saida_MUX~1_combout\))) # (\fluxo_dados|UC_ULA|ula_ctrl[2]~0_combout\ & 
-- (\fluxo_dados|ULA|ula12|mux_ula|saida_MUX~0_combout\))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "1011000110110001101100011011000110110001101100011011000110110001",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl[2]~0_combout\,
	datab => \fluxo_dados|ULA|ula12|mux_ula|ALT_INV_saida_MUX~0_combout\,
	datac => \fluxo_dados|ULA|ula28|mux_ula|ALT_INV_saida_MUX~1_combout\,
	combout => \fluxo_dados|ULA|resultado_final[28]~28_combout\);

\fluxo_dados|regEXMEM1|DOUT[65]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|ULA|resultado_final[28]~28_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regEXMEM1|DOUT\(65));

\fluxo_dados|regMEMWB1|DOUT[33]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regEXMEM1|DOUT\(65),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regMEMWB1|DOUT\(33));

\fluxo_dados|mux_ULA_mem|saida_MUX[28]~28\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|mux_ULA_mem|saida_MUX[28]~28_combout\ = ( \fluxo_dados|regMEMWB1|DOUT\(33) & ( (!\fluxo_dados|regMEMWB1|DOUT\(103) & ((!\fluxo_dados|regMEMWB1|DOUT\(102)) # ((\fluxo_dados|regMEMWB1|DOUT\(65))))) # (\fluxo_dados|regMEMWB1|DOUT\(103) & 
-- (((\fluxo_dados|regMEMWB1|DOUT\(97))))) ) ) # ( !\fluxo_dados|regMEMWB1|DOUT\(33) & ( (!\fluxo_dados|regMEMWB1|DOUT\(103) & (\fluxo_dados|regMEMWB1|DOUT\(102) & (\fluxo_dados|regMEMWB1|DOUT\(65)))) # (\fluxo_dados|regMEMWB1|DOUT\(103) & 
-- (((\fluxo_dados|regMEMWB1|DOUT\(97))))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000001001010111100010101101111100000010010101111000101011011111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(103),
	datab => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(102),
	datac => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(65),
	datad => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(97),
	datae => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(33),
	combout => \fluxo_dados|mux_ULA_mem|saida_MUX[28]~28_combout\);

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a28\ : cyclonev_ram_block
-- pragma translate_off
GENERIC MAP (
	mem_init0 => "00000000",
	clk0_core_clock_enable => "ena0",
	data_interleave_offset_in_bits => 1,
	data_interleave_width_in_bits => 1,
	init_file => "db/ProcessadorMIPS.ram0_bancoRegistradoresArqRegReg_fdb8a76e.hdl.mif",
	init_file_layout => "port_b",
	logical_ram_name => "Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|altsyncram:registrador_rtl_1|altsyncram_h8q1:auto_generated|ALTSYNCRAM",
	mixed_port_feed_through_mode => "dont_care",
	operation_mode => "dual_port",
	port_a_address_clear => "none",
	port_a_address_width => 5,
	port_a_byte_enable_clock => "none",
	port_a_data_out_clear => "none",
	port_a_data_out_clock => "none",
	port_a_data_width => 1,
	port_a_first_address => 0,
	port_a_first_bit_number => 28,
	port_a_last_address => 31,
	port_a_logical_ram_depth => 32,
	port_a_logical_ram_width => 32,
	port_a_read_during_write_mode => "new_data_no_nbe_read",
	port_b_address_clear => "none",
	port_b_address_clock => "clock1",
	port_b_address_width => 5,
	port_b_data_out_clear => "none",
	port_b_data_out_clock => "none",
	port_b_data_width => 1,
	port_b_first_address => 0,
	port_b_first_bit_number => 28,
	port_b_last_address => 31,
	port_b_logical_ram_depth => 32,
	port_b_logical_ram_width => 32,
	port_b_read_during_write_mode => "new_data_no_nbe_read",
	port_b_read_enable_clock => "clock1",
	ram_block_type => "M20K")
-- pragma translate_on
PORT MAP (
	portawe => \fluxo_dados|regMEMWB1|DOUT\(101),
	portbre => VCC,
	clk0 => \CLOCK_50~input_o\,
	clk1 => \CLOCK_50~input_o\,
	ena0 => \fluxo_dados|regMEMWB1|DOUT\(101),
	portadatain => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a28_PORTADATAIN_bus\,
	portaaddr => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a28_PORTAADDR_bus\,
	portbaddr => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a28_PORTBADDR_bus\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	portbdataout => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a28_PORTBDATAOUT_bus\);

\fluxo_dados|bancoRegs|registrador_rtl_1_bypass[68]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => VCC,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(68));

\fluxo_dados|bancoRegs|registrador_rtl_1_bypass[67]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|mux_ULA_mem|saida_MUX[28]~28_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(67));

\fluxo_dados|bancoRegs|saidaA[28]~28\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|bancoRegs|saidaA[28]~28_combout\ = ( \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(67) & ( (!\fluxo_dados|bancoRegs|Equal1~0_combout\ & (((!\fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(68)) # 
-- (\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a28~portbdataout\)) # (\fluxo_dados|bancoRegs|registrador~40_combout\))) ) ) # ( !\fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(67) & ( (!\fluxo_dados|bancoRegs|registrador~40_combout\ 
-- & (!\fluxo_dados|bancoRegs|Equal1~0_combout\ & (\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a28~portbdataout\ & \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(68)))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000001000110011000100110000000000000010001100110001001100",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|bancoRegs|ALT_INV_registrador~40_combout\,
	datab => \fluxo_dados|bancoRegs|ALT_INV_Equal1~0_combout\,
	datac => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a28~portbdataout\,
	datad => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(68),
	datae => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(67),
	combout => \fluxo_dados|bancoRegs|saidaA[28]~28_combout\);

\fluxo_dados|regIDEX1|DOUT[102]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|bancoRegs|saidaA[28]~28_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(102));

\fluxo_dados|Add0~105\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|Add0~105_sumout\ = SUM(( \fluxo_dados|regIDEX1|DOUT\(41) ) + ( \fluxo_dados|regIDEX1|DOUT\(134) ) + ( \fluxo_dados|Add0~102\ ))
-- \fluxo_dados|Add0~106\ = CARRY(( \fluxo_dados|regIDEX1|DOUT\(41) ) + ( \fluxo_dados|regIDEX1|DOUT\(134) ) + ( \fluxo_dados|Add0~102\ ))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000000000111111110000000000000000000000000000000011111111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	datad => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(41),
	dataf => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(134),
	cin => \fluxo_dados|Add0~102\,
	sumout => \fluxo_dados|Add0~105_sumout\,
	cout => \fluxo_dados|Add0~106\);

\fluxo_dados|mux_PC|saida_MUX[28]~31\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|mux_PC|saida_MUX[28]~31_combout\ = ( \fluxo_dados|PC_Soma_Constante|Add0~105_sumout\ & ( \fluxo_dados|Add0~105_sumout\ & ( ((!\fluxo_dados|UC_ULA|jr~3_combout\) # (\fluxo_dados|mux_PC|saida_MUX[22]~24_combout\)) # 
-- (\fluxo_dados|regIDEX1|DOUT\(102)) ) ) ) # ( !\fluxo_dados|PC_Soma_Constante|Add0~105_sumout\ & ( \fluxo_dados|Add0~105_sumout\ & ( (!\fluxo_dados|mux_PC|saida_MUX[22]~24_combout\ & ((!\fluxo_dados|UC_ULA|jr~3_combout\ & 
-- ((\fluxo_dados|selmuxBeq~0_combout\))) # (\fluxo_dados|UC_ULA|jr~3_combout\ & (\fluxo_dados|regIDEX1|DOUT\(102))))) ) ) ) # ( \fluxo_dados|PC_Soma_Constante|Add0~105_sumout\ & ( !\fluxo_dados|Add0~105_sumout\ & ( ((!\fluxo_dados|UC_ULA|jr~3_combout\ & 
-- ((!\fluxo_dados|selmuxBeq~0_combout\))) # (\fluxo_dados|UC_ULA|jr~3_combout\ & (\fluxo_dados|regIDEX1|DOUT\(102)))) # (\fluxo_dados|mux_PC|saida_MUX[22]~24_combout\) ) ) ) # ( !\fluxo_dados|PC_Soma_Constante|Add0~105_sumout\ & ( 
-- !\fluxo_dados|Add0~105_sumout\ & ( (\fluxo_dados|regIDEX1|DOUT\(102) & (\fluxo_dados|UC_ULA|jr~3_combout\ & !\fluxo_dados|mux_PC|saida_MUX[22]~24_combout\)) ) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0001000000010000110111110001111100010000110100001101111111011111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(102),
	datab => \fluxo_dados|UC_ULA|ALT_INV_jr~3_combout\,
	datac => \fluxo_dados|mux_PC|ALT_INV_saida_MUX[22]~24_combout\,
	datad => \fluxo_dados|ALT_INV_selmuxBeq~0_combout\,
	datae => \fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~105_sumout\,
	dataf => \fluxo_dados|ALT_INV_Add0~105_sumout\,
	combout => \fluxo_dados|mux_PC|saida_MUX[28]~31_combout\);

\fluxo_dados|PC_entity|DOUT[28]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|mux_PC|saida_MUX[28]~31_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|PC_entity|DOUT\(28));

\fluxo_dados|PC_Soma_Constante|Add0~105\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|PC_Soma_Constante|Add0~105_sumout\ = SUM(( \fluxo_dados|PC_entity|DOUT\(28) ) + ( GND ) + ( \fluxo_dados|PC_Soma_Constante|Add0~102\ ))
-- \fluxo_dados|PC_Soma_Constante|Add0~106\ = CARRY(( \fluxo_dados|PC_entity|DOUT\(28) ) + ( GND ) + ( \fluxo_dados|PC_Soma_Constante|Add0~102\ ))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000000000111111111111111100000000000000000000000011111111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	datad => \fluxo_dados|PC_entity|ALT_INV_DOUT\(28),
	cin => \fluxo_dados|PC_Soma_Constante|Add0~102\,
	sumout => \fluxo_dados|PC_Soma_Constante|Add0~105_sumout\,
	cout => \fluxo_dados|PC_Soma_Constante|Add0~106\);

\fluxo_dados|regIFID1|DOUT[60]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|PC_Soma_Constante|Add0~105_sumout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIFID1|DOUT\(60));

\fluxo_dados|regIDEX1|DOUT[134]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regIFID1|DOUT\(60),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(134));

\fluxo_dados|Add0~109\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|Add0~109_sumout\ = SUM(( \fluxo_dados|regIDEX1|DOUT\(41) ) + ( \fluxo_dados|regIDEX1|DOUT\(135) ) + ( \fluxo_dados|Add0~106\ ))
-- \fluxo_dados|Add0~110\ = CARRY(( \fluxo_dados|regIDEX1|DOUT\(41) ) + ( \fluxo_dados|regIDEX1|DOUT\(135) ) + ( \fluxo_dados|Add0~106\ ))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000000000111111110000000000000000000000000000000011111111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	datad => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(41),
	dataf => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(135),
	cin => \fluxo_dados|Add0~106\,
	sumout => \fluxo_dados|Add0~109_sumout\,
	cout => \fluxo_dados|Add0~110\);

\fluxo_dados|mux_PC|saida_MUX[29]~32\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|mux_PC|saida_MUX[29]~32_combout\ = ( \fluxo_dados|PC_Soma_Constante|Add0~109_sumout\ & ( \fluxo_dados|Add0~109_sumout\ & ( ((!\fluxo_dados|UC_ULA|jr~3_combout\) # (\fluxo_dados|mux_PC|saida_MUX[22]~24_combout\)) # 
-- (\fluxo_dados|regIDEX1|DOUT\(103)) ) ) ) # ( !\fluxo_dados|PC_Soma_Constante|Add0~109_sumout\ & ( \fluxo_dados|Add0~109_sumout\ & ( (!\fluxo_dados|mux_PC|saida_MUX[22]~24_combout\ & ((!\fluxo_dados|UC_ULA|jr~3_combout\ & 
-- ((\fluxo_dados|selmuxBeq~0_combout\))) # (\fluxo_dados|UC_ULA|jr~3_combout\ & (\fluxo_dados|regIDEX1|DOUT\(103))))) ) ) ) # ( \fluxo_dados|PC_Soma_Constante|Add0~109_sumout\ & ( !\fluxo_dados|Add0~109_sumout\ & ( ((!\fluxo_dados|UC_ULA|jr~3_combout\ & 
-- ((!\fluxo_dados|selmuxBeq~0_combout\))) # (\fluxo_dados|UC_ULA|jr~3_combout\ & (\fluxo_dados|regIDEX1|DOUT\(103)))) # (\fluxo_dados|mux_PC|saida_MUX[22]~24_combout\) ) ) ) # ( !\fluxo_dados|PC_Soma_Constante|Add0~109_sumout\ & ( 
-- !\fluxo_dados|Add0~109_sumout\ & ( (\fluxo_dados|regIDEX1|DOUT\(103) & (\fluxo_dados|UC_ULA|jr~3_combout\ & !\fluxo_dados|mux_PC|saida_MUX[22]~24_combout\)) ) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0001000000010000110111110001111100010000110100001101111111011111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(103),
	datab => \fluxo_dados|UC_ULA|ALT_INV_jr~3_combout\,
	datac => \fluxo_dados|mux_PC|ALT_INV_saida_MUX[22]~24_combout\,
	datad => \fluxo_dados|ALT_INV_selmuxBeq~0_combout\,
	datae => \fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~109_sumout\,
	dataf => \fluxo_dados|ALT_INV_Add0~109_sumout\,
	combout => \fluxo_dados|mux_PC|saida_MUX[29]~32_combout\);

\fluxo_dados|PC_entity|DOUT[29]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|mux_PC|saida_MUX[29]~32_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|PC_entity|DOUT\(29));

\fluxo_dados|PC_Soma_Constante|Add0~109\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|PC_Soma_Constante|Add0~109_sumout\ = SUM(( \fluxo_dados|PC_entity|DOUT\(29) ) + ( GND ) + ( \fluxo_dados|PC_Soma_Constante|Add0~106\ ))
-- \fluxo_dados|PC_Soma_Constante|Add0~110\ = CARRY(( \fluxo_dados|PC_entity|DOUT\(29) ) + ( GND ) + ( \fluxo_dados|PC_Soma_Constante|Add0~106\ ))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000000000111111111111111100000000000000000000000011111111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	datad => \fluxo_dados|PC_entity|ALT_INV_DOUT\(29),
	cin => \fluxo_dados|PC_Soma_Constante|Add0~106\,
	sumout => \fluxo_dados|PC_Soma_Constante|Add0~109_sumout\,
	cout => \fluxo_dados|PC_Soma_Constante|Add0~110\);

\fluxo_dados|regIFID1|DOUT[61]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|PC_Soma_Constante|Add0~109_sumout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIFID1|DOUT\(61));

\fluxo_dados|regIDEX1|DOUT[135]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regIFID1|DOUT\(61),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(135));

\fluxo_dados|regEXMEM1|DOUT[98]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regIDEX1|DOUT\(135),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regEXMEM1|DOUT\(98));

\fluxo_dados|regMEMWB1|DOUT[98]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regEXMEM1|DOUT\(98),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regMEMWB1|DOUT\(98));

\fluxo_dados|mux_rt_imediato|saida_MUX[29]~29\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|mux_rt_imediato|saida_MUX[29]~29_combout\ = (!\fluxo_dados|regIDEX1|DOUT\(140) & ((\fluxo_dados|regIDEX1|DOUT\(71)))) # (\fluxo_dados|regIDEX1|DOUT\(140) & (\fluxo_dados|regIDEX1|DOUT\(41)))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0001101100011011000110110001101100011011000110110001101100011011",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(140),
	datab => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(41),
	datac => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(71),
	combout => \fluxo_dados|mux_rt_imediato|saida_MUX[29]~29_combout\);

\fluxo_dados|ULA|ula29|mux_inverteB|saida_MUX~0\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula29|mux_inverteB|saida_MUX~0_combout\ = !\fluxo_dados|UC_ULA|ula_ctrl[3]~3_combout\ $ (!\fluxo_dados|mux_rt_imediato|saida_MUX[29]~29_combout\)

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0110011001100110011001100110011001100110011001100110011001100110",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl[3]~3_combout\,
	datab => \fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[29]~29_combout\,
	combout => \fluxo_dados|ULA|ula29|mux_inverteB|saida_MUX~0_combout\);

\fluxo_dados|ULA|ula29|soma_sub|saida_xor\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula29|soma_sub|saida_xor~combout\ = !\fluxo_dados|regIDEX1|DOUT\(103) $ (!\fluxo_dados|ULA|ula29|mux_inverteB|saida_MUX~0_combout\)

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0110011001100110011001100110011001100110011001100110011001100110",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(103),
	datab => \fluxo_dados|ULA|ula29|mux_inverteB|ALT_INV_saida_MUX~0_combout\,
	combout => \fluxo_dados|ULA|ula29|soma_sub|saida_xor~combout\);

\fluxo_dados|ULA|ula29|soma_sub|saida\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula29|soma_sub|saida~combout\ = ( \fluxo_dados|ULA|ula28|mux_inverteB|saida_MUX~0_combout\ & ( \fluxo_dados|ULA|ula29|soma_sub|saida_xor~combout\ & ( (!\fluxo_dados|regIDEX1|DOUT\(102) & 
-- ((!\fluxo_dados|ULA|ula26|soma_sub|carry_out~combout\ & (!\fluxo_dados|regIDEX1|DOUT\(101) & !\fluxo_dados|ULA|ula27|mux_inverteB|saida_MUX~0_combout\)) # (\fluxo_dados|ULA|ula26|soma_sub|carry_out~combout\ & ((!\fluxo_dados|regIDEX1|DOUT\(101)) # 
-- (!\fluxo_dados|ULA|ula27|mux_inverteB|saida_MUX~0_combout\))))) ) ) ) # ( !\fluxo_dados|ULA|ula28|mux_inverteB|saida_MUX~0_combout\ & ( \fluxo_dados|ULA|ula29|soma_sub|saida_xor~combout\ & ( (!\fluxo_dados|regIDEX1|DOUT\(102)) # 
-- ((!\fluxo_dados|ULA|ula26|soma_sub|carry_out~combout\ & (!\fluxo_dados|regIDEX1|DOUT\(101) & !\fluxo_dados|ULA|ula27|mux_inverteB|saida_MUX~0_combout\)) # (\fluxo_dados|ULA|ula26|soma_sub|carry_out~combout\ & ((!\fluxo_dados|regIDEX1|DOUT\(101)) # 
-- (!\fluxo_dados|ULA|ula27|mux_inverteB|saida_MUX~0_combout\)))) ) ) ) # ( \fluxo_dados|ULA|ula28|mux_inverteB|saida_MUX~0_combout\ & ( !\fluxo_dados|ULA|ula29|soma_sub|saida_xor~combout\ & ( ((!\fluxo_dados|ULA|ula26|soma_sub|carry_out~combout\ & 
-- ((\fluxo_dados|ULA|ula27|mux_inverteB|saida_MUX~0_combout\) # (\fluxo_dados|regIDEX1|DOUT\(101)))) # (\fluxo_dados|ULA|ula26|soma_sub|carry_out~combout\ & (\fluxo_dados|regIDEX1|DOUT\(101) & \fluxo_dados|ULA|ula27|mux_inverteB|saida_MUX~0_combout\))) # 
-- (\fluxo_dados|regIDEX1|DOUT\(102)) ) ) ) # ( !\fluxo_dados|ULA|ula28|mux_inverteB|saida_MUX~0_combout\ & ( !\fluxo_dados|ULA|ula29|soma_sub|saida_xor~combout\ & ( (\fluxo_dados|regIDEX1|DOUT\(102) & ((!\fluxo_dados|ULA|ula26|soma_sub|carry_out~combout\ & 
-- ((\fluxo_dados|ULA|ula27|mux_inverteB|saida_MUX~0_combout\) # (\fluxo_dados|regIDEX1|DOUT\(101)))) # (\fluxo_dados|ULA|ula26|soma_sub|carry_out~combout\ & (\fluxo_dados|regIDEX1|DOUT\(101) & \fluxo_dados|ULA|ula27|mux_inverteB|saida_MUX~0_combout\)))) ) ) 
-- )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000101011001010111111111111111111110101001101010000000000",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|ULA|ula26|soma_sub|ALT_INV_carry_out~combout\,
	datab => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(101),
	datac => \fluxo_dados|ULA|ula27|mux_inverteB|ALT_INV_saida_MUX~0_combout\,
	datad => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(102),
	datae => \fluxo_dados|ULA|ula28|mux_inverteB|ALT_INV_saida_MUX~0_combout\,
	dataf => \fluxo_dados|ULA|ula29|soma_sub|ALT_INV_saida_xor~combout\,
	combout => \fluxo_dados|ULA|ula29|soma_sub|saida~combout\);

\fluxo_dados|ULA|ula29|mux_ula|saida_MUX~1\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula29|mux_ula|saida_MUX~1_combout\ = ( \fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\ & ( (\fluxo_dados|ULA|ula29|mux_inverteB|saida_MUX~0_combout\ & ((!\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & 
-- (\fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\)) # (\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & ((\fluxo_dados|regIDEX1|DOUT\(103)))))) ) ) # ( !\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\ & ( 
-- (!\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & (\fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\ & ((\fluxo_dados|ULA|ula29|mux_inverteB|saida_MUX~0_combout\) # (\fluxo_dados|regIDEX1|DOUT\(103))))) # 
-- (\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & (((\fluxo_dados|regIDEX1|DOUT\(103) & \fluxo_dados|ULA|ula29|mux_inverteB|saida_MUX~0_combout\)))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0001010100000011000001010000001100010101000000110000010100000011",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|ULA|ula0|mux_ula|ALT_INV_Equal0~0_combout\,
	datab => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(103),
	datac => \fluxo_dados|ULA|ula29|mux_inverteB|ALT_INV_saida_MUX~0_combout\,
	datad => \fluxo_dados|ULA|ula30|mux_ula|ALT_INV_saida_MUX~0_combout\,
	datae => \fluxo_dados|ULA|ula30|mux_ula|ALT_INV_saida_MUX~1_combout\,
	combout => \fluxo_dados|ULA|ula29|mux_ula|saida_MUX~1_combout\);

\fluxo_dados|ULA|resultado_final[29]~29\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|resultado_final[29]~29_combout\ = ( \fluxo_dados|ULA|ula29|mux_ula|saida_MUX~1_combout\ & ( (!\fluxo_dados|UC_ULA|ula_ctrl[2]~0_combout\) # (\fluxo_dados|ULA|ula13|mux_ula|saida_MUX~0_combout\) ) ) # ( 
-- !\fluxo_dados|ULA|ula29|mux_ula|saida_MUX~1_combout\ & ( (!\fluxo_dados|UC_ULA|ula_ctrl[2]~0_combout\ & (((\fluxo_dados|ULA|ula24|mux_ula|saida_MUX~1_combout\ & \fluxo_dados|ULA|ula29|soma_sub|saida~combout\)))) # 
-- (\fluxo_dados|UC_ULA|ula_ctrl[2]~0_combout\ & (\fluxo_dados|ULA|ula13|mux_ula|saida_MUX~0_combout\)) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0001000100011011101110111011101100010001000110111011101110111011",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl[2]~0_combout\,
	datab => \fluxo_dados|ULA|ula13|mux_ula|ALT_INV_saida_MUX~0_combout\,
	datac => \fluxo_dados|ULA|ula24|mux_ula|ALT_INV_saida_MUX~1_combout\,
	datad => \fluxo_dados|ULA|ula29|soma_sub|ALT_INV_saida~combout\,
	datae => \fluxo_dados|ULA|ula29|mux_ula|ALT_INV_saida_MUX~1_combout\,
	combout => \fluxo_dados|ULA|resultado_final[29]~29_combout\);

\fluxo_dados|regEXMEM1|DOUT[66]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|ULA|resultado_final[29]~29_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regEXMEM1|DOUT\(66));

\fluxo_dados|regMEMWB1|DOUT[34]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regEXMEM1|DOUT\(66),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regMEMWB1|DOUT\(34));

\fluxo_dados|mux_ULA_mem|saida_MUX[29]~29\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|mux_ULA_mem|saida_MUX[29]~29_combout\ = ( \fluxo_dados|regMEMWB1|DOUT\(34) & ( (!\fluxo_dados|regMEMWB1|DOUT\(103) & ((!\fluxo_dados|regMEMWB1|DOUT\(102)) # ((\fluxo_dados|regMEMWB1|DOUT\(66))))) # (\fluxo_dados|regMEMWB1|DOUT\(103) & 
-- (((\fluxo_dados|regMEMWB1|DOUT\(98))))) ) ) # ( !\fluxo_dados|regMEMWB1|DOUT\(34) & ( (!\fluxo_dados|regMEMWB1|DOUT\(103) & (\fluxo_dados|regMEMWB1|DOUT\(102) & (\fluxo_dados|regMEMWB1|DOUT\(66)))) # (\fluxo_dados|regMEMWB1|DOUT\(103) & 
-- (((\fluxo_dados|regMEMWB1|DOUT\(98))))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000001001010111100010101101111100000010010101111000101011011111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(103),
	datab => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(102),
	datac => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(66),
	datad => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(98),
	datae => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(34),
	combout => \fluxo_dados|mux_ULA_mem|saida_MUX[29]~29_combout\);

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a29\ : cyclonev_ram_block
-- pragma translate_off
GENERIC MAP (
	mem_init0 => "00000000",
	clk0_core_clock_enable => "ena0",
	data_interleave_offset_in_bits => 1,
	data_interleave_width_in_bits => 1,
	init_file => "db/ProcessadorMIPS.ram0_bancoRegistradoresArqRegReg_fdb8a76e.hdl.mif",
	init_file_layout => "port_b",
	logical_ram_name => "Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|altsyncram:registrador_rtl_1|altsyncram_h8q1:auto_generated|ALTSYNCRAM",
	mixed_port_feed_through_mode => "dont_care",
	operation_mode => "dual_port",
	port_a_address_clear => "none",
	port_a_address_width => 5,
	port_a_byte_enable_clock => "none",
	port_a_data_out_clear => "none",
	port_a_data_out_clock => "none",
	port_a_data_width => 1,
	port_a_first_address => 0,
	port_a_first_bit_number => 29,
	port_a_last_address => 31,
	port_a_logical_ram_depth => 32,
	port_a_logical_ram_width => 32,
	port_a_read_during_write_mode => "new_data_no_nbe_read",
	port_b_address_clear => "none",
	port_b_address_clock => "clock1",
	port_b_address_width => 5,
	port_b_data_out_clear => "none",
	port_b_data_out_clock => "none",
	port_b_data_width => 1,
	port_b_first_address => 0,
	port_b_first_bit_number => 29,
	port_b_last_address => 31,
	port_b_logical_ram_depth => 32,
	port_b_logical_ram_width => 32,
	port_b_read_during_write_mode => "new_data_no_nbe_read",
	port_b_read_enable_clock => "clock1",
	ram_block_type => "M20K")
-- pragma translate_on
PORT MAP (
	portawe => \fluxo_dados|regMEMWB1|DOUT\(101),
	portbre => VCC,
	clk0 => \CLOCK_50~input_o\,
	clk1 => \CLOCK_50~input_o\,
	ena0 => \fluxo_dados|regMEMWB1|DOUT\(101),
	portadatain => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a29_PORTADATAIN_bus\,
	portaaddr => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a29_PORTAADDR_bus\,
	portbaddr => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a29_PORTBADDR_bus\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	portbdataout => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a29_PORTBDATAOUT_bus\);

\fluxo_dados|bancoRegs|registrador_rtl_1_bypass[70]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => VCC,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(70));

\fluxo_dados|bancoRegs|registrador_rtl_1_bypass[69]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|mux_ULA_mem|saida_MUX[29]~29_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(69));

\fluxo_dados|bancoRegs|saidaA[29]~29\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|bancoRegs|saidaA[29]~29_combout\ = ( \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(69) & ( (!\fluxo_dados|bancoRegs|Equal1~0_combout\ & (((!\fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(70)) # 
-- (\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a29~portbdataout\)) # (\fluxo_dados|bancoRegs|registrador~40_combout\))) ) ) # ( !\fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(69) & ( (!\fluxo_dados|bancoRegs|registrador~40_combout\ 
-- & (!\fluxo_dados|bancoRegs|Equal1~0_combout\ & (\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a29~portbdataout\ & \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(70)))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000001000110011000100110000000000000010001100110001001100",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|bancoRegs|ALT_INV_registrador~40_combout\,
	datab => \fluxo_dados|bancoRegs|ALT_INV_Equal1~0_combout\,
	datac => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a29~portbdataout\,
	datad => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(70),
	datae => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(69),
	combout => \fluxo_dados|bancoRegs|saidaA[29]~29_combout\);

\fluxo_dados|regIDEX1|DOUT[103]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|bancoRegs|saidaA[29]~29_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(103));

\fluxo_dados|ULA|ula29|mux_ula|saida_MUX~0\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula29|mux_ula|saida_MUX~0_combout\ = (\fluxo_dados|regIDEX1|DOUT\(103) & \fluxo_dados|ULA|ula29|mux_inverteB|saida_MUX~0_combout\)

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0001000100010001000100010001000100010001000100010001000100010001",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(103),
	datab => \fluxo_dados|ULA|ula29|mux_inverteB|ALT_INV_saida_MUX~0_combout\,
	combout => \fluxo_dados|ULA|ula29|mux_ula|saida_MUX~0_combout\);

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a30\ : cyclonev_ram_block
-- pragma translate_off
GENERIC MAP (
	mem_init0 => "00000000",
	clk0_core_clock_enable => "ena0",
	data_interleave_offset_in_bits => 1,
	data_interleave_width_in_bits => 1,
	init_file => "db/ProcessadorMIPS.ram0_bancoRegistradoresArqRegReg_fdb8a76e.hdl.mif",
	init_file_layout => "port_b",
	logical_ram_name => "Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|altsyncram:registrador_rtl_0|altsyncram_h8q1:auto_generated|ALTSYNCRAM",
	mixed_port_feed_through_mode => "dont_care",
	operation_mode => "dual_port",
	port_a_address_clear => "none",
	port_a_address_width => 5,
	port_a_byte_enable_clock => "none",
	port_a_data_out_clear => "none",
	port_a_data_out_clock => "none",
	port_a_data_width => 1,
	port_a_first_address => 0,
	port_a_first_bit_number => 30,
	port_a_last_address => 31,
	port_a_logical_ram_depth => 32,
	port_a_logical_ram_width => 32,
	port_a_read_during_write_mode => "new_data_no_nbe_read",
	port_b_address_clear => "none",
	port_b_address_clock => "clock1",
	port_b_address_width => 5,
	port_b_data_out_clear => "none",
	port_b_data_out_clock => "none",
	port_b_data_width => 1,
	port_b_first_address => 0,
	port_b_first_bit_number => 30,
	port_b_last_address => 31,
	port_b_logical_ram_depth => 32,
	port_b_logical_ram_width => 32,
	port_b_read_during_write_mode => "new_data_no_nbe_read",
	port_b_read_enable_clock => "clock1",
	ram_block_type => "M20K")
-- pragma translate_on
PORT MAP (
	portawe => \fluxo_dados|regMEMWB1|DOUT\(101),
	portbre => VCC,
	clk0 => \CLOCK_50~input_o\,
	clk1 => \CLOCK_50~input_o\,
	ena0 => \fluxo_dados|regMEMWB1|DOUT\(101),
	portadatain => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a30_PORTADATAIN_bus\,
	portaaddr => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a30_PORTAADDR_bus\,
	portbaddr => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a30_PORTBADDR_bus\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	portbdataout => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a30_PORTBDATAOUT_bus\);

\fluxo_dados|bancoRegs|registrador_rtl_0_bypass[72]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => VCC,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(72));

\fluxo_dados|bancoRegs|registrador_rtl_0_bypass[71]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|mux_ULA_mem|saida_MUX[30]~30_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(71));

\fluxo_dados|bancoRegs|saidaB[30]~30\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|bancoRegs|saidaB[30]~30_combout\ = ( \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(71) & ( (!\fluxo_dados|bancoRegs|Equal0~0_combout\ & (((!\fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(72)) # 
-- (\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a30~portbdataout\)) # (\fluxo_dados|bancoRegs|registrador~43_combout\))) ) ) # ( !\fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(71) & ( (!\fluxo_dados|bancoRegs|registrador~43_combout\ 
-- & (!\fluxo_dados|bancoRegs|Equal0~0_combout\ & (\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a30~portbdataout\ & \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(72)))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000001000110011000100110000000000000010001100110001001100",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|bancoRegs|ALT_INV_registrador~43_combout\,
	datab => \fluxo_dados|bancoRegs|ALT_INV_Equal0~0_combout\,
	datac => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a30~portbdataout\,
	datad => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(72),
	datae => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(71),
	combout => \fluxo_dados|bancoRegs|saidaB[30]~30_combout\);

\fluxo_dados|regIDEX1|DOUT[72]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|bancoRegs|saidaB[30]~30_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(72));

\fluxo_dados|regEXMEM1|DOUT[35]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regIDEX1|DOUT\(72),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regEXMEM1|DOUT\(35));

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a30\ : cyclonev_ram_block
-- pragma translate_off
GENERIC MAP (
	data_interleave_offset_in_bits => 1,
	data_interleave_width_in_bits => 1,
	logical_ram_name => "Fluxo_Dados:fluxo_dados|RAMMIPS:RAM|altsyncram:memRAM_rtl_0|altsyncram_60q1:auto_generated|ALTSYNCRAM",
	mixed_port_feed_through_mode => "old",
	operation_mode => "dual_port",
	port_a_address_clear => "none",
	port_a_address_width => 6,
	port_a_byte_enable_clock => "none",
	port_a_data_out_clear => "none",
	port_a_data_out_clock => "none",
	port_a_data_width => 1,
	port_a_first_address => 0,
	port_a_first_bit_number => 30,
	port_a_last_address => 63,
	port_a_logical_ram_depth => 64,
	port_a_logical_ram_width => 32,
	port_a_read_during_write_mode => "new_data_no_nbe_read",
	port_b_address_clear => "none",
	port_b_address_clock => "clock0",
	port_b_address_width => 6,
	port_b_data_out_clear => "none",
	port_b_data_out_clock => "none",
	port_b_data_width => 1,
	port_b_first_address => 0,
	port_b_first_bit_number => 30,
	port_b_last_address => 63,
	port_b_logical_ram_depth => 64,
	port_b_logical_ram_width => 32,
	port_b_read_during_write_mode => "new_data_no_nbe_read",
	port_b_read_enable_clock => "clock0",
	ram_block_type => "M20K")
-- pragma translate_on
PORT MAP (
	portawe => \UC|Equal14~0_combout\,
	portbre => \UC|Equal5~0_combout\,
	clk0 => \CLOCK_50~input_o\,
	portadatain => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a30_PORTADATAIN_bus\,
	portaaddr => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a30_PORTAADDR_bus\,
	portbaddr => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a30_PORTBADDR_bus\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	portbdataout => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a30_PORTBDATAOUT_bus\);

\fluxo_dados|regMEMWB1|DOUT[67]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a30~portbdataout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regMEMWB1|DOUT\(67));

\fluxo_dados|Add0~113\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|Add0~113_sumout\ = SUM(( \fluxo_dados|regIDEX1|DOUT\(41) ) + ( \fluxo_dados|regIDEX1|DOUT\(136) ) + ( \fluxo_dados|Add0~110\ ))
-- \fluxo_dados|Add0~114\ = CARRY(( \fluxo_dados|regIDEX1|DOUT\(41) ) + ( \fluxo_dados|regIDEX1|DOUT\(136) ) + ( \fluxo_dados|Add0~110\ ))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000000000111111110000000000000000000000000000000011111111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	datad => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(41),
	dataf => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(136),
	cin => \fluxo_dados|Add0~110\,
	sumout => \fluxo_dados|Add0~113_sumout\,
	cout => \fluxo_dados|Add0~114\);

\fluxo_dados|mux_PC|saida_MUX[30]~33\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|mux_PC|saida_MUX[30]~33_combout\ = ( \fluxo_dados|PC_Soma_Constante|Add0~113_sumout\ & ( \fluxo_dados|Add0~113_sumout\ & ( ((!\fluxo_dados|UC_ULA|jr~3_combout\) # (\fluxo_dados|mux_PC|saida_MUX[22]~24_combout\)) # 
-- (\fluxo_dados|regIDEX1|DOUT\(104)) ) ) ) # ( !\fluxo_dados|PC_Soma_Constante|Add0~113_sumout\ & ( \fluxo_dados|Add0~113_sumout\ & ( (!\fluxo_dados|mux_PC|saida_MUX[22]~24_combout\ & ((!\fluxo_dados|UC_ULA|jr~3_combout\ & 
-- ((\fluxo_dados|selmuxBeq~0_combout\))) # (\fluxo_dados|UC_ULA|jr~3_combout\ & (\fluxo_dados|regIDEX1|DOUT\(104))))) ) ) ) # ( \fluxo_dados|PC_Soma_Constante|Add0~113_sumout\ & ( !\fluxo_dados|Add0~113_sumout\ & ( ((!\fluxo_dados|UC_ULA|jr~3_combout\ & 
-- ((!\fluxo_dados|selmuxBeq~0_combout\))) # (\fluxo_dados|UC_ULA|jr~3_combout\ & (\fluxo_dados|regIDEX1|DOUT\(104)))) # (\fluxo_dados|mux_PC|saida_MUX[22]~24_combout\) ) ) ) # ( !\fluxo_dados|PC_Soma_Constante|Add0~113_sumout\ & ( 
-- !\fluxo_dados|Add0~113_sumout\ & ( (\fluxo_dados|regIDEX1|DOUT\(104) & (\fluxo_dados|UC_ULA|jr~3_combout\ & !\fluxo_dados|mux_PC|saida_MUX[22]~24_combout\)) ) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0001000000010000110111110001111100010000110100001101111111011111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(104),
	datab => \fluxo_dados|UC_ULA|ALT_INV_jr~3_combout\,
	datac => \fluxo_dados|mux_PC|ALT_INV_saida_MUX[22]~24_combout\,
	datad => \fluxo_dados|ALT_INV_selmuxBeq~0_combout\,
	datae => \fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~113_sumout\,
	dataf => \fluxo_dados|ALT_INV_Add0~113_sumout\,
	combout => \fluxo_dados|mux_PC|saida_MUX[30]~33_combout\);

\fluxo_dados|PC_entity|DOUT[30]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|mux_PC|saida_MUX[30]~33_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|PC_entity|DOUT\(30));

\fluxo_dados|PC_Soma_Constante|Add0~113\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|PC_Soma_Constante|Add0~113_sumout\ = SUM(( \fluxo_dados|PC_entity|DOUT\(30) ) + ( GND ) + ( \fluxo_dados|PC_Soma_Constante|Add0~110\ ))
-- \fluxo_dados|PC_Soma_Constante|Add0~114\ = CARRY(( \fluxo_dados|PC_entity|DOUT\(30) ) + ( GND ) + ( \fluxo_dados|PC_Soma_Constante|Add0~110\ ))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000000000111111111111111100000000000000000000000011111111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	datad => \fluxo_dados|PC_entity|ALT_INV_DOUT\(30),
	cin => \fluxo_dados|PC_Soma_Constante|Add0~110\,
	sumout => \fluxo_dados|PC_Soma_Constante|Add0~113_sumout\,
	cout => \fluxo_dados|PC_Soma_Constante|Add0~114\);

\fluxo_dados|regIFID1|DOUT[62]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|PC_Soma_Constante|Add0~113_sumout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIFID1|DOUT\(62));

\fluxo_dados|regIDEX1|DOUT[136]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regIFID1|DOUT\(62),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(136));

\fluxo_dados|regEXMEM1|DOUT[99]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regIDEX1|DOUT\(136),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regEXMEM1|DOUT\(99));

\fluxo_dados|regMEMWB1|DOUT[99]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regEXMEM1|DOUT\(99),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regMEMWB1|DOUT\(99));

\fluxo_dados|ULA|resultado_final[30]~30\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|resultado_final[30]~30_combout\ = (!\fluxo_dados|UC_ULA|ula_ctrl[2]~0_combout\ & ((!\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~4_combout\))) # (\fluxo_dados|UC_ULA|ula_ctrl[2]~0_combout\ & 
-- (\fluxo_dados|ULA|ula14|mux_ula|saida_MUX~1_combout\))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "1011000110110001101100011011000110110001101100011011000110110001",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl[2]~0_combout\,
	datab => \fluxo_dados|ULA|ula14|mux_ula|ALT_INV_saida_MUX~1_combout\,
	datac => \fluxo_dados|ULA|ula30|mux_ula|ALT_INV_saida_MUX~4_combout\,
	combout => \fluxo_dados|ULA|resultado_final[30]~30_combout\);

\fluxo_dados|regEXMEM1|DOUT[67]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|ULA|resultado_final[30]~30_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regEXMEM1|DOUT\(67));

\fluxo_dados|regMEMWB1|DOUT[35]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regEXMEM1|DOUT\(67),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regMEMWB1|DOUT\(35));

\fluxo_dados|mux_ULA_mem|saida_MUX[30]~30\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|mux_ULA_mem|saida_MUX[30]~30_combout\ = ( \fluxo_dados|regMEMWB1|DOUT\(35) & ( (!\fluxo_dados|regMEMWB1|DOUT\(103) & ((!\fluxo_dados|regMEMWB1|DOUT\(102)) # ((\fluxo_dados|regMEMWB1|DOUT\(67))))) # (\fluxo_dados|regMEMWB1|DOUT\(103) & 
-- (((\fluxo_dados|regMEMWB1|DOUT\(99))))) ) ) # ( !\fluxo_dados|regMEMWB1|DOUT\(35) & ( (!\fluxo_dados|regMEMWB1|DOUT\(103) & (\fluxo_dados|regMEMWB1|DOUT\(102) & (\fluxo_dados|regMEMWB1|DOUT\(67)))) # (\fluxo_dados|regMEMWB1|DOUT\(103) & 
-- (((\fluxo_dados|regMEMWB1|DOUT\(99))))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000001001010111100010101101111100000010010101111000101011011111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(103),
	datab => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(102),
	datac => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(67),
	datad => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(99),
	datae => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(35),
	combout => \fluxo_dados|mux_ULA_mem|saida_MUX[30]~30_combout\);

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a30\ : cyclonev_ram_block
-- pragma translate_off
GENERIC MAP (
	mem_init0 => "00000000",
	clk0_core_clock_enable => "ena0",
	data_interleave_offset_in_bits => 1,
	data_interleave_width_in_bits => 1,
	init_file => "db/ProcessadorMIPS.ram0_bancoRegistradoresArqRegReg_fdb8a76e.hdl.mif",
	init_file_layout => "port_b",
	logical_ram_name => "Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|altsyncram:registrador_rtl_1|altsyncram_h8q1:auto_generated|ALTSYNCRAM",
	mixed_port_feed_through_mode => "dont_care",
	operation_mode => "dual_port",
	port_a_address_clear => "none",
	port_a_address_width => 5,
	port_a_byte_enable_clock => "none",
	port_a_data_out_clear => "none",
	port_a_data_out_clock => "none",
	port_a_data_width => 1,
	port_a_first_address => 0,
	port_a_first_bit_number => 30,
	port_a_last_address => 31,
	port_a_logical_ram_depth => 32,
	port_a_logical_ram_width => 32,
	port_a_read_during_write_mode => "new_data_no_nbe_read",
	port_b_address_clear => "none",
	port_b_address_clock => "clock1",
	port_b_address_width => 5,
	port_b_data_out_clear => "none",
	port_b_data_out_clock => "none",
	port_b_data_width => 1,
	port_b_first_address => 0,
	port_b_first_bit_number => 30,
	port_b_last_address => 31,
	port_b_logical_ram_depth => 32,
	port_b_logical_ram_width => 32,
	port_b_read_during_write_mode => "new_data_no_nbe_read",
	port_b_read_enable_clock => "clock1",
	ram_block_type => "M20K")
-- pragma translate_on
PORT MAP (
	portawe => \fluxo_dados|regMEMWB1|DOUT\(101),
	portbre => VCC,
	clk0 => \CLOCK_50~input_o\,
	clk1 => \CLOCK_50~input_o\,
	ena0 => \fluxo_dados|regMEMWB1|DOUT\(101),
	portadatain => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a30_PORTADATAIN_bus\,
	portaaddr => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a30_PORTAADDR_bus\,
	portbaddr => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a30_PORTBADDR_bus\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	portbdataout => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a30_PORTBDATAOUT_bus\);

\fluxo_dados|bancoRegs|registrador_rtl_1_bypass[72]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => VCC,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(72));

\fluxo_dados|bancoRegs|registrador_rtl_1_bypass[71]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|mux_ULA_mem|saida_MUX[30]~30_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(71));

\fluxo_dados|bancoRegs|saidaA[30]~30\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|bancoRegs|saidaA[30]~30_combout\ = ( \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(71) & ( (!\fluxo_dados|bancoRegs|Equal1~0_combout\ & (((!\fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(72)) # 
-- (\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a30~portbdataout\)) # (\fluxo_dados|bancoRegs|registrador~40_combout\))) ) ) # ( !\fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(71) & ( (!\fluxo_dados|bancoRegs|registrador~40_combout\ 
-- & (!\fluxo_dados|bancoRegs|Equal1~0_combout\ & (\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a30~portbdataout\ & \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(72)))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000001000110011000100110000000000000010001100110001001100",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|bancoRegs|ALT_INV_registrador~40_combout\,
	datab => \fluxo_dados|bancoRegs|ALT_INV_Equal1~0_combout\,
	datac => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a30~portbdataout\,
	datad => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(72),
	datae => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(71),
	combout => \fluxo_dados|bancoRegs|saidaA[30]~30_combout\);

\fluxo_dados|regIDEX1|DOUT[104]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|bancoRegs|saidaA[30]~30_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(104));

\fluxo_dados|mux_rt_imediato|saida_MUX[30]~30\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|mux_rt_imediato|saida_MUX[30]~30_combout\ = (!\fluxo_dados|regIDEX1|DOUT\(140) & ((\fluxo_dados|regIDEX1|DOUT\(72)))) # (\fluxo_dados|regIDEX1|DOUT\(140) & (\fluxo_dados|regIDEX1|DOUT\(41)))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0001101100011011000110110001101100011011000110110001101100011011",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(140),
	datab => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(41),
	datac => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(72),
	combout => \fluxo_dados|mux_rt_imediato|saida_MUX[30]~30_combout\);

\fluxo_dados|ULA|ula30|mux_inverteB|saida_MUX~0\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula30|mux_inverteB|saida_MUX~0_combout\ = !\fluxo_dados|UC_ULA|ula_ctrl[3]~3_combout\ $ (!\fluxo_dados|mux_rt_imediato|saida_MUX[30]~30_combout\)

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0110011001100110011001100110011001100110011001100110011001100110",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl[3]~3_combout\,
	datab => \fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[30]~30_combout\,
	combout => \fluxo_dados|ULA|ula30|mux_inverteB|saida_MUX~0_combout\);

\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~3\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula30|mux_ula|saida_MUX~3_combout\ = ( \fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\ & ( (\fluxo_dados|ULA|ula30|mux_inverteB|saida_MUX~0_combout\ & ((!\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & 
-- (\fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\)) # (\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & ((\fluxo_dados|regIDEX1|DOUT\(104)))))) ) ) # ( !\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\ & ( 
-- (!\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & (\fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\ & ((\fluxo_dados|ULA|ula30|mux_inverteB|saida_MUX~0_combout\) # (\fluxo_dados|regIDEX1|DOUT\(104))))) # 
-- (\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & (((\fluxo_dados|regIDEX1|DOUT\(104) & \fluxo_dados|ULA|ula30|mux_inverteB|saida_MUX~0_combout\)))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0001010100000011000001010000001100010101000000110000010100000011",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|ULA|ula0|mux_ula|ALT_INV_Equal0~0_combout\,
	datab => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(104),
	datac => \fluxo_dados|ULA|ula30|mux_inverteB|ALT_INV_saida_MUX~0_combout\,
	datad => \fluxo_dados|ULA|ula30|mux_ula|ALT_INV_saida_MUX~0_combout\,
	datae => \fluxo_dados|ULA|ula30|mux_ula|ALT_INV_saida_MUX~1_combout\,
	combout => \fluxo_dados|ULA|ula30|mux_ula|saida_MUX~3_combout\);

\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~4\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula30|mux_ula|saida_MUX~4_combout\ = ( \fluxo_dados|ULA|ula24|mux_ula|saida_MUX~1_combout\ & ( !\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~3_combout\ & ( !\fluxo_dados|regIDEX1|DOUT\(104) $ 
-- (!\fluxo_dados|ULA|ula30|mux_inverteB|saida_MUX~0_combout\ $ (((!\fluxo_dados|ULA|ula29|soma_sub|saida_xor2~combout\ & !\fluxo_dados|ULA|ula29|mux_ula|saida_MUX~0_combout\)))) ) ) ) # ( !\fluxo_dados|ULA|ula24|mux_ula|saida_MUX~1_combout\ & ( 
-- !\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~3_combout\ ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "1111111111111111100001110111100000000000000000000000000000000000",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|ULA|ula29|soma_sub|ALT_INV_saida_xor2~combout\,
	datab => \fluxo_dados|ULA|ula29|mux_ula|ALT_INV_saida_MUX~0_combout\,
	datac => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(104),
	datad => \fluxo_dados|ULA|ula30|mux_inverteB|ALT_INV_saida_MUX~0_combout\,
	datae => \fluxo_dados|ULA|ula24|mux_ula|ALT_INV_saida_MUX~1_combout\,
	dataf => \fluxo_dados|ULA|ula30|mux_ula|ALT_INV_saida_MUX~3_combout\,
	combout => \fluxo_dados|ULA|ula30|mux_ula|saida_MUX~4_combout\);

\fluxo_dados|ULA|ula27|mux_ula|saida_MUX~2\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula27|mux_ula|saida_MUX~2_combout\ = ( !\fluxo_dados|regIDEX1|DOUT\(100) & ( \fluxo_dados|ULA|ula26|mux_inverteB|saida_MUX~0_combout\ & ( (\fluxo_dados|ULA|ula24|mux_ula|saida_MUX~1_combout\ & 
-- ((!\fluxo_dados|ULA|ula24|mux_ula|saida_MUX~0_combout\ & ((!\fluxo_dados|regIDEX1|DOUT\(99)) # (!\fluxo_dados|ULA|ula25|mux_inverteB|saida_MUX~0_combout\))) # (\fluxo_dados|ULA|ula24|mux_ula|saida_MUX~0_combout\ & (!\fluxo_dados|regIDEX1|DOUT\(99) & 
-- !\fluxo_dados|ULA|ula25|mux_inverteB|saida_MUX~0_combout\)))) ) ) ) # ( \fluxo_dados|regIDEX1|DOUT\(100) & ( !\fluxo_dados|ULA|ula26|mux_inverteB|saida_MUX~0_combout\ & ( (\fluxo_dados|ULA|ula24|mux_ula|saida_MUX~1_combout\ & 
-- ((!\fluxo_dados|ULA|ula24|mux_ula|saida_MUX~0_combout\ & ((!\fluxo_dados|regIDEX1|DOUT\(99)) # (!\fluxo_dados|ULA|ula25|mux_inverteB|saida_MUX~0_combout\))) # (\fluxo_dados|ULA|ula24|mux_ula|saida_MUX~0_combout\ & (!\fluxo_dados|regIDEX1|DOUT\(99) & 
-- !\fluxo_dados|ULA|ula25|mux_inverteB|saida_MUX~0_combout\)))) ) ) ) # ( !\fluxo_dados|regIDEX1|DOUT\(100) & ( !\fluxo_dados|ULA|ula26|mux_inverteB|saida_MUX~0_combout\ & ( \fluxo_dados|ULA|ula24|mux_ula|saida_MUX~1_combout\ ) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0101010101010101010101000100000001010100010000000000000000000000",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|ULA|ula24|mux_ula|ALT_INV_saida_MUX~1_combout\,
	datab => \fluxo_dados|ULA|ula24|mux_ula|ALT_INV_saida_MUX~0_combout\,
	datac => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(99),
	datad => \fluxo_dados|ULA|ula25|mux_inverteB|ALT_INV_saida_MUX~0_combout\,
	datae => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(100),
	dataf => \fluxo_dados|ULA|ula26|mux_inverteB|ALT_INV_saida_MUX~0_combout\,
	combout => \fluxo_dados|ULA|ula27|mux_ula|saida_MUX~2_combout\);

\fluxo_dados|ULA|ula27|mux_ula|saida_MUX~3\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula27|mux_ula|saida_MUX~3_combout\ = (!\fluxo_dados|regIDEX1|DOUT\(99) & ((!\fluxo_dados|ULA|ula25|mux_inverteB|saida_MUX~0_combout\) # ((!\fluxo_dados|regIDEX1|DOUT\(100) & !\fluxo_dados|ULA|ula26|mux_inverteB|saida_MUX~0_combout\)))) # 
-- (\fluxo_dados|regIDEX1|DOUT\(99) & (((!\fluxo_dados|regIDEX1|DOUT\(100) & !\fluxo_dados|ULA|ula26|mux_inverteB|saida_MUX~0_combout\))))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "1111100010001000111110001000100011111000100010001111100010001000",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(99),
	datab => \fluxo_dados|ULA|ula25|mux_inverteB|ALT_INV_saida_MUX~0_combout\,
	datac => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(100),
	datad => \fluxo_dados|ULA|ula26|mux_inverteB|ALT_INV_saida_MUX~0_combout\,
	combout => \fluxo_dados|ULA|ula27|mux_ula|saida_MUX~3_combout\);

\fluxo_dados|ULA|ula27|mux_ula|saida_MUX~1\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula27|mux_ula|saida_MUX~1_combout\ = ( \fluxo_dados|ULA|ula27|mux_ula|saida_MUX~2_combout\ & ( \fluxo_dados|ULA|ula27|mux_ula|saida_MUX~3_combout\ & ( (!\fluxo_dados|ULA|ula27|soma_sub|saida_xor~combout\ & 
-- !\fluxo_dados|ULA|ula27|mux_ula|saida_MUX~0_combout\) ) ) ) # ( !\fluxo_dados|ULA|ula27|mux_ula|saida_MUX~2_combout\ & ( \fluxo_dados|ULA|ula27|mux_ula|saida_MUX~3_combout\ & ( (!\fluxo_dados|ULA|ula27|mux_ula|saida_MUX~0_combout\ & 
-- ((!\fluxo_dados|ULA|ula24|mux_ula|saida_MUX~1_combout\) # (\fluxo_dados|ULA|ula27|soma_sub|saida_xor~combout\))) ) ) ) # ( \fluxo_dados|ULA|ula27|mux_ula|saida_MUX~2_combout\ & ( !\fluxo_dados|ULA|ula27|mux_ula|saida_MUX~3_combout\ & ( 
-- (!\fluxo_dados|ULA|ula27|mux_ula|saida_MUX~0_combout\ & ((!\fluxo_dados|ULA|ula27|soma_sub|saida_xor~combout\ & ((!\fluxo_dados|ULA|ula24|mux_ula|saida_MUX~1_combout\) # (!\fluxo_dados|ULA|ula24|soma_sub|saida_xor2~combout\))) # 
-- (\fluxo_dados|ULA|ula27|soma_sub|saida_xor~combout\ & ((\fluxo_dados|ULA|ula24|soma_sub|saida_xor2~combout\))))) ) ) ) # ( !\fluxo_dados|ULA|ula27|mux_ula|saida_MUX~2_combout\ & ( !\fluxo_dados|ULA|ula27|mux_ula|saida_MUX~3_combout\ & ( 
-- (!\fluxo_dados|ULA|ula27|mux_ula|saida_MUX~0_combout\ & ((!\fluxo_dados|ULA|ula24|mux_ula|saida_MUX~1_combout\) # (\fluxo_dados|ULA|ula27|soma_sub|saida_xor~combout\))) ) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "1101000011010000101000001101000011010000110100001010000010100000",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|ULA|ula27|soma_sub|ALT_INV_saida_xor~combout\,
	datab => \fluxo_dados|ULA|ula24|mux_ula|ALT_INV_saida_MUX~1_combout\,
	datac => \fluxo_dados|ULA|ula27|mux_ula|ALT_INV_saida_MUX~0_combout\,
	datad => \fluxo_dados|ULA|ula24|soma_sub|ALT_INV_saida_xor2~combout\,
	datae => \fluxo_dados|ULA|ula27|mux_ula|ALT_INV_saida_MUX~2_combout\,
	dataf => \fluxo_dados|ULA|ula27|mux_ula|ALT_INV_saida_MUX~3_combout\,
	combout => \fluxo_dados|ULA|ula27|mux_ula|saida_MUX~1_combout\);

\fluxo_dados|ULA|ula23|mux_ula|saida_MUX~4\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula23|mux_ula|saida_MUX~4_combout\ = ( \fluxo_dados|regIDEX1|DOUT\(97) & ( \fluxo_dados|ULA|ula23|mux_inverteB|saida_MUX~0_combout\ & ( (!\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & 
-- (((\fluxo_dados|ULA|ula22|mux_inverteB|saida_MUX~0_combout\) # (\fluxo_dados|regIDEX1|DOUT\(96))))) # (\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & (\fluxo_dados|ULA|ula23|mux_ula|saida_MUX~0_combout\)) ) ) ) # ( !\fluxo_dados|regIDEX1|DOUT\(97) 
-- & ( \fluxo_dados|ULA|ula23|mux_inverteB|saida_MUX~0_combout\ & ( (!\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & (((!\fluxo_dados|regIDEX1|DOUT\(96) & !\fluxo_dados|ULA|ula22|mux_inverteB|saida_MUX~0_combout\)))) # 
-- (\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & (\fluxo_dados|ULA|ula23|mux_ula|saida_MUX~0_combout\)) ) ) ) # ( \fluxo_dados|regIDEX1|DOUT\(97) & ( !\fluxo_dados|ULA|ula23|mux_inverteB|saida_MUX~0_combout\ & ( 
-- (!\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & (((!\fluxo_dados|regIDEX1|DOUT\(96) & !\fluxo_dados|ULA|ula22|mux_inverteB|saida_MUX~0_combout\)))) # (\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & 
-- (\fluxo_dados|ULA|ula23|mux_ula|saida_MUX~0_combout\)) ) ) ) # ( !\fluxo_dados|regIDEX1|DOUT\(97) & ( !\fluxo_dados|ULA|ula23|mux_inverteB|saida_MUX~0_combout\ & ( (!\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & 
-- (((\fluxo_dados|ULA|ula22|mux_inverteB|saida_MUX~0_combout\) # (\fluxo_dados|regIDEX1|DOUT\(96))))) # (\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & (\fluxo_dados|ULA|ula23|mux_ula|saida_MUX~0_combout\)) ) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0001110111011101110100010001000111010001000100010001110111011101",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|ULA|ula23|mux_ula|ALT_INV_saida_MUX~0_combout\,
	datab => \fluxo_dados|ULA|ula30|mux_ula|ALT_INV_saida_MUX~0_combout\,
	datac => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(96),
	datad => \fluxo_dados|ULA|ula22|mux_inverteB|ALT_INV_saida_MUX~0_combout\,
	datae => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(97),
	dataf => \fluxo_dados|ULA|ula23|mux_inverteB|ALT_INV_saida_MUX~0_combout\,
	combout => \fluxo_dados|ULA|ula23|mux_ula|saida_MUX~4_combout\);

\fluxo_dados|ULA|ula23|mux_ula|saida_MUX~5\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula23|mux_ula|saida_MUX~5_combout\ = !\fluxo_dados|regIDEX1|DOUT\(96) $ (\fluxo_dados|ULA|ula22|mux_inverteB|saida_MUX~0_combout\)

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "1001100110011001100110011001100110011001100110011001100110011001",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(96),
	datab => \fluxo_dados|ULA|ula22|mux_inverteB|ALT_INV_saida_MUX~0_combout\,
	combout => \fluxo_dados|ULA|ula23|mux_ula|saida_MUX~5_combout\);

\fluxo_dados|ULA|ula23|mux_ula|saida_MUX~3\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula23|mux_ula|saida_MUX~3_combout\ = ( \fluxo_dados|ULA|ula23|mux_ula|saida_MUX~4_combout\ & ( \fluxo_dados|ULA|ula23|mux_ula|saida_MUX~5_combout\ & ( (!\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & 
-- (!\fluxo_dados|ULA|ula23|mux_ula|saida_MUX~2_combout\ & !\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~2_combout\)) ) ) ) # ( !\fluxo_dados|ULA|ula23|mux_ula|saida_MUX~4_combout\ & ( \fluxo_dados|ULA|ula23|mux_ula|saida_MUX~5_combout\ & ( 
-- (!\fluxo_dados|ULA|ula23|mux_ula|saida_MUX~2_combout\) # (\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\) ) ) ) # ( \fluxo_dados|ULA|ula23|mux_ula|saida_MUX~4_combout\ & ( !\fluxo_dados|ULA|ula23|mux_ula|saida_MUX~5_combout\ & ( 
-- (!\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & (!\fluxo_dados|ULA|ula23|mux_ula|saida_MUX~2_combout\ & ((!\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~2_combout\) # (\fluxo_dados|ULA|ula21|soma_sub|carry_out~combout\)))) ) ) ) # ( 
-- !\fluxo_dados|ULA|ula23|mux_ula|saida_MUX~4_combout\ & ( !\fluxo_dados|ULA|ula23|mux_ula|saida_MUX~5_combout\ & ( ((!\fluxo_dados|ULA|ula23|mux_ula|saida_MUX~2_combout\ & ((!\fluxo_dados|ULA|ula21|soma_sub|carry_out~combout\) # 
-- (!\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~2_combout\)))) # (\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\) ) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "1101110111010101100010000000100011011101110111011000100000000000",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|ULA|ula30|mux_ula|ALT_INV_saida_MUX~0_combout\,
	datab => \fluxo_dados|ULA|ula23|mux_ula|ALT_INV_saida_MUX~2_combout\,
	datac => \fluxo_dados|ULA|ula21|soma_sub|ALT_INV_carry_out~combout\,
	datad => \fluxo_dados|ULA|ula30|mux_ula|ALT_INV_saida_MUX~2_combout\,
	datae => \fluxo_dados|ULA|ula23|mux_ula|ALT_INV_saida_MUX~4_combout\,
	dataf => \fluxo_dados|ULA|ula23|mux_ula|ALT_INV_saida_MUX~5_combout\,
	combout => \fluxo_dados|ULA|ula23|mux_ula|saida_MUX~3_combout\);

\fluxo_dados|ULA|ula21|mux_ula|saida_MUX~4\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula21|mux_ula|saida_MUX~4_combout\ = ( \fluxo_dados|ULA|ula20|mux_inverteB|saida_MUX~0_combout\ & ( \fluxo_dados|ULA|ula21|soma_sub|saida_xor~combout\ & ( (!\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & 
-- (((!\fluxo_dados|ULA|ula19|mux_ula|saida_MUX~0_combout\ & !\fluxo_dados|regIDEX1|DOUT\(94))))) # (\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & (\fluxo_dados|ULA|ula21|mux_ula|saida_MUX~0_combout\)) ) ) ) # ( 
-- !\fluxo_dados|ULA|ula20|mux_inverteB|saida_MUX~0_combout\ & ( \fluxo_dados|ULA|ula21|soma_sub|saida_xor~combout\ & ( (!\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & (((!\fluxo_dados|ULA|ula19|mux_ula|saida_MUX~0_combout\) # 
-- (!\fluxo_dados|regIDEX1|DOUT\(94))))) # (\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & (\fluxo_dados|ULA|ula21|mux_ula|saida_MUX~0_combout\)) ) ) ) # ( \fluxo_dados|ULA|ula20|mux_inverteB|saida_MUX~0_combout\ & ( 
-- !\fluxo_dados|ULA|ula21|soma_sub|saida_xor~combout\ & ( (!\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & (((\fluxo_dados|regIDEX1|DOUT\(94)) # (\fluxo_dados|ULA|ula19|mux_ula|saida_MUX~0_combout\)))) # 
-- (\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & (\fluxo_dados|ULA|ula21|mux_ula|saida_MUX~0_combout\)) ) ) ) # ( !\fluxo_dados|ULA|ula20|mux_inverteB|saida_MUX~0_combout\ & ( !\fluxo_dados|ULA|ula21|soma_sub|saida_xor~combout\ & ( 
-- (!\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & (((\fluxo_dados|ULA|ula19|mux_ula|saida_MUX~0_combout\ & \fluxo_dados|regIDEX1|DOUT\(94))))) # (\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & 
-- (\fluxo_dados|ULA|ula21|mux_ula|saida_MUX~0_combout\)) ) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0001000100011101000111011101110111011101110100011101000100010001",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|ULA|ula21|mux_ula|ALT_INV_saida_MUX~0_combout\,
	datab => \fluxo_dados|ULA|ula30|mux_ula|ALT_INV_saida_MUX~0_combout\,
	datac => \fluxo_dados|ULA|ula19|mux_ula|ALT_INV_saida_MUX~0_combout\,
	datad => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(94),
	datae => \fluxo_dados|ULA|ula20|mux_inverteB|ALT_INV_saida_MUX~0_combout\,
	dataf => \fluxo_dados|ULA|ula21|soma_sub|ALT_INV_saida_xor~combout\,
	combout => \fluxo_dados|ULA|ula21|mux_ula|saida_MUX~4_combout\);

\fluxo_dados|ULA|ula21|mux_ula|saida_MUX~5\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula21|mux_ula|saida_MUX~5_combout\ = (!\fluxo_dados|regIDEX1|DOUT\(94) & ((!\fluxo_dados|ULA|ula20|mux_inverteB|saida_MUX~0_combout\ & ((\fluxo_dados|ULA|ula21|mux_ula|saida_MUX~4_combout\))) # 
-- (\fluxo_dados|ULA|ula20|mux_inverteB|saida_MUX~0_combout\ & (!\fluxo_dados|ULA|ula21|soma_sub|saida_xor~combout\)))) # (\fluxo_dados|regIDEX1|DOUT\(94) & (((!\fluxo_dados|ULA|ula21|soma_sub|saida_xor~combout\))))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0111000011111000011100001111100001110000111110000111000011111000",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(94),
	datab => \fluxo_dados|ULA|ula20|mux_inverteB|ALT_INV_saida_MUX~0_combout\,
	datac => \fluxo_dados|ULA|ula21|soma_sub|ALT_INV_saida_xor~combout\,
	datad => \fluxo_dados|ULA|ula21|mux_ula|ALT_INV_saida_MUX~4_combout\,
	combout => \fluxo_dados|ULA|ula21|mux_ula|saida_MUX~5_combout\);

\fluxo_dados|ULA|ula21|mux_ula|saida_MUX~3\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula21|mux_ula|saida_MUX~3_combout\ = ( \fluxo_dados|ULA|ula21|mux_ula|saida_MUX~4_combout\ & ( \fluxo_dados|ULA|ula21|mux_ula|saida_MUX~5_combout\ & ( (!\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & 
-- (!\fluxo_dados|ULA|ula21|mux_ula|saida_MUX~2_combout\ & !\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~2_combout\)) ) ) ) # ( !\fluxo_dados|ULA|ula21|mux_ula|saida_MUX~4_combout\ & ( \fluxo_dados|ULA|ula21|mux_ula|saida_MUX~5_combout\ & ( 
-- ((!\fluxo_dados|ULA|ula21|mux_ula|saida_MUX~2_combout\ & ((!\fluxo_dados|ULA|ula19|soma_sub|saida_xor2~combout\) # (!\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~2_combout\)))) # (\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\) ) ) ) # ( 
-- \fluxo_dados|ULA|ula21|mux_ula|saida_MUX~4_combout\ & ( !\fluxo_dados|ULA|ula21|mux_ula|saida_MUX~5_combout\ & ( (!\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & (!\fluxo_dados|ULA|ula21|mux_ula|saida_MUX~2_combout\ & 
-- ((!\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~2_combout\) # (\fluxo_dados|ULA|ula19|soma_sub|saida_xor2~combout\)))) ) ) ) # ( !\fluxo_dados|ULA|ula21|mux_ula|saida_MUX~4_combout\ & ( !\fluxo_dados|ULA|ula21|mux_ula|saida_MUX~5_combout\ & ( 
-- (!\fluxo_dados|ULA|ula21|mux_ula|saida_MUX~2_combout\) # (\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\) ) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "1101110111011101100010000000100011011101110101011000100000000000",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|ULA|ula30|mux_ula|ALT_INV_saida_MUX~0_combout\,
	datab => \fluxo_dados|ULA|ula21|mux_ula|ALT_INV_saida_MUX~2_combout\,
	datac => \fluxo_dados|ULA|ula19|soma_sub|ALT_INV_saida_xor2~combout\,
	datad => \fluxo_dados|ULA|ula30|mux_ula|ALT_INV_saida_MUX~2_combout\,
	datae => \fluxo_dados|ULA|ula21|mux_ula|ALT_INV_saida_MUX~4_combout\,
	dataf => \fluxo_dados|ULA|ula21|mux_ula|ALT_INV_saida_MUX~5_combout\,
	combout => \fluxo_dados|ULA|ula21|mux_ula|saida_MUX~3_combout\);

\fluxo_dados|ULA|flag_zero~8\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|flag_zero~8_combout\ = ( \fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\ & ( !\fluxo_dados|ULA|ula13|mux_ula|saida_MUX~0_combout\ & ( (!\fluxo_dados|ULA|ula17|mux_inverteB|saida_MUX~0_combout\) # 
-- ((!\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & (!\fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\)) # (\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & ((!\fluxo_dados|regIDEX1|DOUT\(91))))) ) ) ) # ( 
-- !\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\ & ( !\fluxo_dados|ULA|ula13|mux_ula|saida_MUX~0_combout\ & ( (!\fluxo_dados|regIDEX1|DOUT\(91) & ((!\fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\ $ 
-- (!\fluxo_dados|ULA|ula17|mux_inverteB|saida_MUX~0_combout\)) # (\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\))) # (\fluxo_dados|regIDEX1|DOUT\(91) & (!\fluxo_dados|ULA|ula17|mux_inverteB|saida_MUX~0_combout\ & 
-- ((!\fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\) # (\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\)))) ) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0110100011111100111110101111110000000000000000000000000000000000",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|ULA|ula0|mux_ula|ALT_INV_Equal0~0_combout\,
	datab => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(91),
	datac => \fluxo_dados|ULA|ula17|mux_inverteB|ALT_INV_saida_MUX~0_combout\,
	datad => \fluxo_dados|ULA|ula30|mux_ula|ALT_INV_saida_MUX~0_combout\,
	datae => \fluxo_dados|ULA|ula30|mux_ula|ALT_INV_saida_MUX~1_combout\,
	dataf => \fluxo_dados|ULA|ula13|mux_ula|ALT_INV_saida_MUX~0_combout\,
	combout => \fluxo_dados|ULA|flag_zero~8_combout\);

\fluxo_dados|ULA|flag_zero~9\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|flag_zero~9_combout\ = (!\fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\ & (!\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & (!\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\ & 
-- !\fluxo_dados|ULA|ula13|mux_ula|saida_MUX~0_combout\)))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "1000000000000000100000000000000010000000000000001000000000000000",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|ULA|ula0|mux_ula|ALT_INV_Equal0~0_combout\,
	datab => \fluxo_dados|ULA|ula30|mux_ula|ALT_INV_saida_MUX~0_combout\,
	datac => \fluxo_dados|ULA|ula30|mux_ula|ALT_INV_saida_MUX~1_combout\,
	datad => \fluxo_dados|ULA|ula13|mux_ula|ALT_INV_saida_MUX~0_combout\,
	combout => \fluxo_dados|ULA|flag_zero~9_combout\);

\fluxo_dados|ULA|flag_zero~0\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|flag_zero~0_combout\ = (!\fluxo_dados|ULA|ula1|mux_ula|saida_MUX~0_combout\ & (!\fluxo_dados|ULA|ula2|mux_ula|saida_MUX~0_combout\ & (!\fluxo_dados|ULA|ula3|mux_ula|saida_MUX~0_combout\ & 
-- !\fluxo_dados|ULA|ula4|mux_ula|saida_MUX~1_combout\)))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "1000000000000000100000000000000010000000000000001000000000000000",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|ULA|ula1|mux_ula|ALT_INV_saida_MUX~0_combout\,
	datab => \fluxo_dados|ULA|ula2|mux_ula|ALT_INV_saida_MUX~0_combout\,
	datac => \fluxo_dados|ULA|ula3|mux_ula|ALT_INV_saida_MUX~0_combout\,
	datad => \fluxo_dados|ULA|ula4|mux_ula|ALT_INV_saida_MUX~1_combout\,
	combout => \fluxo_dados|ULA|flag_zero~0_combout\);

\fluxo_dados|ULA|flag_zero~1\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|flag_zero~1_combout\ = (!\fluxo_dados|ULA|ula5|mux_ula|saida_MUX~0_combout\ & (!\fluxo_dados|ULA|ula6|mux_ula|saida_MUX~0_combout\ & (!\fluxo_dados|ULA|ula7|mux_ula|saida_MUX~0_combout\ & \fluxo_dados|ULA|flag_zero~0_combout\)))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000010000000000000001000000000000000100000000000000010000000",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|ULA|ula5|mux_ula|ALT_INV_saida_MUX~0_combout\,
	datab => \fluxo_dados|ULA|ula6|mux_ula|ALT_INV_saida_MUX~0_combout\,
	datac => \fluxo_dados|ULA|ula7|mux_ula|ALT_INV_saida_MUX~0_combout\,
	datad => \fluxo_dados|ULA|ALT_INV_flag_zero~0_combout\,
	combout => \fluxo_dados|ULA|flag_zero~1_combout\);

\fluxo_dados|ULA|flag_zero~2\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|flag_zero~2_combout\ = ( \fluxo_dados|ULA|flag_zero~1_combout\ & ( (!\fluxo_dados|ULA|ula8|mux_ula|saida_MUX~0_combout\ & (!\fluxo_dados|ULA|ula9|mux_ula|saida_MUX~1_combout\ & (!\fluxo_dados|ULA|ula10|mux_ula|saida_MUX~0_combout\ & 
-- !\fluxo_dados|ULA|ula11|mux_ula|saida_MUX~0_combout\))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000000000100000000000000000000000000000001000000000000000",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|ULA|ula8|mux_ula|ALT_INV_saida_MUX~0_combout\,
	datab => \fluxo_dados|ULA|ula9|mux_ula|ALT_INV_saida_MUX~1_combout\,
	datac => \fluxo_dados|ULA|ula10|mux_ula|ALT_INV_saida_MUX~0_combout\,
	datad => \fluxo_dados|ULA|ula11|mux_ula|ALT_INV_saida_MUX~0_combout\,
	datae => \fluxo_dados|ULA|ALT_INV_flag_zero~1_combout\,
	combout => \fluxo_dados|ULA|flag_zero~2_combout\);

\fluxo_dados|ULA|flag_zero~10\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|flag_zero~10_combout\ = (!\fluxo_dados|ULA|ula15|mux_ula|saida_MUX~0_combout\ & (!\fluxo_dados|ULA|ula16|mux_ula|saida_MUX~0_combout\ & \fluxo_dados|ULA|flag_zero~2_combout\))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000100000001000000010000000100000001000000010000000100000001000",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|ULA|ula15|mux_ula|ALT_INV_saida_MUX~0_combout\,
	datab => \fluxo_dados|ULA|ula16|mux_ula|ALT_INV_saida_MUX~0_combout\,
	datac => \fluxo_dados|ULA|ALT_INV_flag_zero~2_combout\,
	combout => \fluxo_dados|ULA|flag_zero~10_combout\);

\fluxo_dados|ULA|flag_zero~3\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|flag_zero~3_combout\ = ( \fluxo_dados|ULA|flag_zero~9_combout\ & ( \fluxo_dados|ULA|flag_zero~10_combout\ & ( (!\fluxo_dados|ULA|ula12|mux_ula|saida_MUX~0_combout\ & (!\fluxo_dados|ULA|ula14|mux_ula|saida_MUX~1_combout\ & 
-- (!\fluxo_dados|ULA|ula16|soma_sub|carry_out~combout\ $ (!\fluxo_dados|ULA|flag_zero~8_combout\)))) ) ) ) # ( !\fluxo_dados|ULA|flag_zero~9_combout\ & ( \fluxo_dados|ULA|flag_zero~10_combout\ & ( (!\fluxo_dados|ULA|ula12|mux_ula|saida_MUX~0_combout\ & 
-- (!\fluxo_dados|ULA|ula14|mux_ula|saida_MUX~1_combout\ & \fluxo_dados|ULA|flag_zero~8_combout\)) ) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000000000000000000000000000000000110000000100000010000000",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|ULA|ula16|soma_sub|ALT_INV_carry_out~combout\,
	datab => \fluxo_dados|ULA|ula12|mux_ula|ALT_INV_saida_MUX~0_combout\,
	datac => \fluxo_dados|ULA|ula14|mux_ula|ALT_INV_saida_MUX~1_combout\,
	datad => \fluxo_dados|ULA|ALT_INV_flag_zero~8_combout\,
	datae => \fluxo_dados|ULA|ALT_INV_flag_zero~9_combout\,
	dataf => \fluxo_dados|ULA|ALT_INV_flag_zero~10_combout\,
	combout => \fluxo_dados|ULA|flag_zero~3_combout\);

\fluxo_dados|ULA|flag_zero~4\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|flag_zero~4_combout\ = ( \fluxo_dados|ULA|ula20|mux_ula|saida_MUX~1_combout\ & ( \fluxo_dados|ULA|flag_zero~3_combout\ & ( (!\fluxo_dados|ULA|ula20|mux_ula|saida_MUX~0_combout\ & (\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & 
-- (!\fluxo_dados|ULA|ula18|mux_ula|saida_MUX~0_combout\ & !\fluxo_dados|ULA|ula19|mux_ula|saida_MUX~1_combout\))) ) ) ) # ( !\fluxo_dados|ULA|ula20|mux_ula|saida_MUX~1_combout\ & ( \fluxo_dados|ULA|flag_zero~3_combout\ & ( 
-- (!\fluxo_dados|ULA|ula18|mux_ula|saida_MUX~0_combout\ & (!\fluxo_dados|ULA|ula19|mux_ula|saida_MUX~1_combout\ & ((!\fluxo_dados|ULA|ula20|mux_ula|saida_MUX~0_combout\) # (!\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\)))) ) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000000000000000000000000011100000000000000010000000000000",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|ULA|ula20|mux_ula|ALT_INV_saida_MUX~0_combout\,
	datab => \fluxo_dados|ULA|ula30|mux_ula|ALT_INV_saida_MUX~0_combout\,
	datac => \fluxo_dados|ULA|ula18|mux_ula|ALT_INV_saida_MUX~0_combout\,
	datad => \fluxo_dados|ULA|ula19|mux_ula|ALT_INV_saida_MUX~1_combout\,
	datae => \fluxo_dados|ULA|ula20|mux_ula|ALT_INV_saida_MUX~1_combout\,
	dataf => \fluxo_dados|ULA|ALT_INV_flag_zero~3_combout\,
	combout => \fluxo_dados|ULA|flag_zero~4_combout\);

\fluxo_dados|ULA|flag_zero~5\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|flag_zero~5_combout\ = ( !\fluxo_dados|ULA|ula24|mux_ula|saida_MUX~2_combout\ & ( \fluxo_dados|ULA|flag_zero~4_combout\ & ( (\fluxo_dados|ULA|ula21|mux_ula|saida_MUX~3_combout\ & (!\fluxo_dados|ULA|ula22|mux_ula|saida_MUX~0_combout\ & 
-- ((!\fluxo_dados|ULA|ula24|soma_sub|saida~combout\) # (!\fluxo_dados|ULA|ula24|mux_ula|saida_MUX~1_combout\)))) ) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000000000000000000000000001000100010000000000000000000000",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|ULA|ula21|mux_ula|ALT_INV_saida_MUX~3_combout\,
	datab => \fluxo_dados|ULA|ula22|mux_ula|ALT_INV_saida_MUX~0_combout\,
	datac => \fluxo_dados|ULA|ula24|soma_sub|ALT_INV_saida~combout\,
	datad => \fluxo_dados|ULA|ula24|mux_ula|ALT_INV_saida_MUX~1_combout\,
	datae => \fluxo_dados|ULA|ula24|mux_ula|ALT_INV_saida_MUX~2_combout\,
	dataf => \fluxo_dados|ULA|ALT_INV_flag_zero~4_combout\,
	combout => \fluxo_dados|ULA|flag_zero~5_combout\);

\fluxo_dados|ULA|flag_zero~6\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|flag_zero~6_combout\ = ( !\fluxo_dados|ULA|ula26|mux_ula|saida_MUX~0_combout\ & ( \fluxo_dados|ULA|flag_zero~5_combout\ & ( (\fluxo_dados|ULA|ula23|mux_ula|saida_MUX~3_combout\ & (\fluxo_dados|ULA|ula25|mux_ula|saida_MUX~1_combout\ & 
-- ((!\fluxo_dados|ULA|ula24|mux_ula|saida_MUX~1_combout\) # (!\fluxo_dados|ULA|ula26|soma_sub|saida~combout\)))) ) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000000000000000000000000000000101000001000000000000000000",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|ULA|ula23|mux_ula|ALT_INV_saida_MUX~3_combout\,
	datab => \fluxo_dados|ULA|ula24|mux_ula|ALT_INV_saida_MUX~1_combout\,
	datac => \fluxo_dados|ULA|ula25|mux_ula|ALT_INV_saida_MUX~1_combout\,
	datad => \fluxo_dados|ULA|ula26|soma_sub|ALT_INV_saida~combout\,
	datae => \fluxo_dados|ULA|ula26|mux_ula|ALT_INV_saida_MUX~0_combout\,
	dataf => \fluxo_dados|ULA|ALT_INV_flag_zero~5_combout\,
	combout => \fluxo_dados|ULA|flag_zero~6_combout\);

\fluxo_dados|ULA|flag_zero~7\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|flag_zero~7_combout\ = ( !\fluxo_dados|ULA|ula29|mux_ula|saida_MUX~1_combout\ & ( \fluxo_dados|ULA|flag_zero~6_combout\ & ( (\fluxo_dados|ULA|ula27|mux_ula|saida_MUX~1_combout\ & (\fluxo_dados|ULA|ula28|mux_ula|saida_MUX~1_combout\ & 
-- ((!\fluxo_dados|ULA|ula24|mux_ula|saida_MUX~1_combout\) # (!\fluxo_dados|ULA|ula29|soma_sub|saida~combout\)))) ) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000000000000000000000000000000011000000100000000000000000",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|ULA|ula24|mux_ula|ALT_INV_saida_MUX~1_combout\,
	datab => \fluxo_dados|ULA|ula27|mux_ula|ALT_INV_saida_MUX~1_combout\,
	datac => \fluxo_dados|ULA|ula28|mux_ula|ALT_INV_saida_MUX~1_combout\,
	datad => \fluxo_dados|ULA|ula29|soma_sub|ALT_INV_saida~combout\,
	datae => \fluxo_dados|ULA|ula29|mux_ula|ALT_INV_saida_MUX~1_combout\,
	dataf => \fluxo_dados|ULA|ALT_INV_flag_zero~6_combout\,
	combout => \fluxo_dados|ULA|flag_zero~7_combout\);

\UC|Equal13~0\ : cyclonev_lcell_comb
-- Equation(s):
-- \UC|Equal13~0_combout\ = ( !\fluxo_dados|regIFID1|DOUT\(29) & ( (!\fluxo_dados|regIFID1|DOUT\(27) & (!\fluxo_dados|regIFID1|DOUT\(31) & (\fluxo_dados|regIFID1|DOUT\(28) & \fluxo_dados|regIFID1|DOUT\(26)))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000001000000000000000000000000000000010000000000000000000",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regIFID1|ALT_INV_DOUT\(27),
	datab => \fluxo_dados|regIFID1|ALT_INV_DOUT\(31),
	datac => \fluxo_dados|regIFID1|ALT_INV_DOUT\(28),
	datad => \fluxo_dados|regIFID1|ALT_INV_DOUT\(26),
	datae => \fluxo_dados|regIFID1|ALT_INV_DOUT\(29),
	combout => \UC|Equal13~0_combout\);

\fluxo_dados|regIDEX1|DOUT[142]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \UC|Equal13~0_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(142));

\UC|Equal12~0\ : cyclonev_lcell_comb
-- Equation(s):
-- \UC|Equal12~0_combout\ = ( !\fluxo_dados|regIFID1|DOUT\(29) & ( (!\fluxo_dados|regIFID1|DOUT\(27) & (!\fluxo_dados|regIFID1|DOUT\(31) & (\fluxo_dados|regIFID1|DOUT\(28) & !\fluxo_dados|regIFID1|DOUT\(26)))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000100000000000000000000000000000001000000000000000000000000000",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regIFID1|ALT_INV_DOUT\(27),
	datab => \fluxo_dados|regIFID1|ALT_INV_DOUT\(31),
	datac => \fluxo_dados|regIFID1|ALT_INV_DOUT\(28),
	datad => \fluxo_dados|regIFID1|ALT_INV_DOUT\(26),
	datae => \fluxo_dados|regIFID1|ALT_INV_DOUT\(29),
	combout => \UC|Equal12~0_combout\);

\fluxo_dados|regIDEX1|DOUT[141]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \UC|Equal12~0_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(141));

\fluxo_dados|selmuxBeq~0\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|selmuxBeq~0_combout\ = ( \fluxo_dados|regIDEX1|DOUT\(142) & ( \fluxo_dados|regIDEX1|DOUT\(141) ) ) # ( !\fluxo_dados|regIDEX1|DOUT\(142) & ( \fluxo_dados|regIDEX1|DOUT\(141) & ( (!\fluxo_dados|ULA|ula0|mux_ula|saida_MUX~1_combout\ & 
-- (!\fluxo_dados|ULA|ula0|mux_ula|saida_MUX~2_combout\ & (\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~4_combout\ & \fluxo_dados|ULA|flag_zero~7_combout\))) ) ) ) # ( \fluxo_dados|regIDEX1|DOUT\(142) & ( !\fluxo_dados|regIDEX1|DOUT\(141) & ( 
-- (((!\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~4_combout\) # (!\fluxo_dados|ULA|flag_zero~7_combout\)) # (\fluxo_dados|ULA|ula0|mux_ula|saida_MUX~2_combout\)) # (\fluxo_dados|ULA|ula0|mux_ula|saida_MUX~1_combout\) ) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000000000111111111111011100000000000010001111111111111111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|ULA|ula0|mux_ula|ALT_INV_saida_MUX~1_combout\,
	datab => \fluxo_dados|ULA|ula0|mux_ula|ALT_INV_saida_MUX~2_combout\,
	datac => \fluxo_dados|ULA|ula30|mux_ula|ALT_INV_saida_MUX~4_combout\,
	datad => \fluxo_dados|ULA|ALT_INV_flag_zero~7_combout\,
	datae => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(142),
	dataf => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(141),
	combout => \fluxo_dados|selmuxBeq~0_combout\);

\fluxo_dados|PC_entity|DOUT[5]~0\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|PC_entity|DOUT[5]~0_combout\ = ( \fluxo_dados|selmuxBeq~0_combout\ & ( (!\fluxo_dados|regIFID1|DOUT\(29) & \UC|Equal0~0_combout\) ) ) # ( !\fluxo_dados|selmuxBeq~0_combout\ & ( (!\fluxo_dados|UC_ULA|jr~3_combout\) # 
-- ((!\fluxo_dados|regIFID1|DOUT\(29) & \UC|Equal0~0_combout\)) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "1111111100001100000011000000110011111111000011000000110000001100",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	datab => \fluxo_dados|regIFID1|ALT_INV_DOUT\(29),
	datac => \UC|ALT_INV_Equal0~0_combout\,
	datad => \fluxo_dados|UC_ULA|ALT_INV_jr~3_combout\,
	datae => \fluxo_dados|ALT_INV_selmuxBeq~0_combout\,
	combout => \fluxo_dados|PC_entity|DOUT[5]~0_combout\);

\fluxo_dados|mux_PC|saida_MUX[8]~10\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|mux_PC|saida_MUX[8]~10_combout\ = ( \fluxo_dados|PC_entity|DOUT[5]~0_combout\ & ( \fluxo_dados|mux_PC|saida_MUX[22]~3_combout\ & ( \fluxo_dados|regIFID1|DOUT\(15) ) ) ) # ( !\fluxo_dados|PC_entity|DOUT[5]~0_combout\ & ( 
-- \fluxo_dados|mux_PC|saida_MUX[22]~3_combout\ & ( \fluxo_dados|regIDEX1|DOUT\(82) ) ) ) # ( \fluxo_dados|PC_entity|DOUT[5]~0_combout\ & ( !\fluxo_dados|mux_PC|saida_MUX[22]~3_combout\ & ( \fluxo_dados|PC_Soma_Constante|Add0~25_sumout\ ) ) ) # ( 
-- !\fluxo_dados|PC_entity|DOUT[5]~0_combout\ & ( !\fluxo_dados|mux_PC|saida_MUX[22]~3_combout\ & ( \fluxo_dados|Add0~25_sumout\ ) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0011001100110011010101010101010100000000111111110000111100001111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~25_sumout\,
	datab => \fluxo_dados|ALT_INV_Add0~25_sumout\,
	datac => \fluxo_dados|regIFID1|ALT_INV_DOUT\(15),
	datad => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(82),
	datae => \fluxo_dados|PC_entity|ALT_INV_DOUT[5]~0_combout\,
	dataf => \fluxo_dados|mux_PC|ALT_INV_saida_MUX[22]~3_combout\,
	combout => \fluxo_dados|mux_PC|saida_MUX[8]~10_combout\);

\fluxo_dados|PC_entity|DOUT[8]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|mux_PC|saida_MUX[8]~10_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|PC_entity|DOUT\(8));

\fluxo_dados|regIFID1|DOUT[40]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|PC_Soma_Constante|Add0~25_sumout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIFID1|DOUT\(40));

\fluxo_dados|regIDEX1|DOUT[114]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regIFID1|DOUT\(40),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(114));

\fluxo_dados|regEXMEM1|DOUT[77]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regIDEX1|DOUT\(114),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regEXMEM1|DOUT\(77));

\fluxo_dados|regMEMWB1|DOUT[77]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regEXMEM1|DOUT\(77),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regMEMWB1|DOUT\(77));

\fluxo_dados|ULA|resultado_final[8]~8\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|resultado_final[8]~8_combout\ = (!\fluxo_dados|UC_ULA|ula_ctrl[2]~0_combout\ & \fluxo_dados|ULA|ula8|mux_ula|saida_MUX~0_combout\)

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0010001000100010001000100010001000100010001000100010001000100010",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl[2]~0_combout\,
	datab => \fluxo_dados|ULA|ula8|mux_ula|ALT_INV_saida_MUX~0_combout\,
	combout => \fluxo_dados|ULA|resultado_final[8]~8_combout\);

\fluxo_dados|regEXMEM1|DOUT[45]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|ULA|resultado_final[8]~8_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regEXMEM1|DOUT\(45));

\fluxo_dados|regMEMWB1|DOUT[13]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regEXMEM1|DOUT\(45),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regMEMWB1|DOUT\(13));

\fluxo_dados|mux_ULA_mem|saida_MUX[8]~8\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|mux_ULA_mem|saida_MUX[8]~8_combout\ = ( \fluxo_dados|regMEMWB1|DOUT\(13) & ( (!\fluxo_dados|regMEMWB1|DOUT\(103) & ((!\fluxo_dados|regMEMWB1|DOUT\(102)) # ((\fluxo_dados|regMEMWB1|DOUT\(45))))) # (\fluxo_dados|regMEMWB1|DOUT\(103) & 
-- (((\fluxo_dados|regMEMWB1|DOUT\(77))))) ) ) # ( !\fluxo_dados|regMEMWB1|DOUT\(13) & ( (!\fluxo_dados|regMEMWB1|DOUT\(103) & (\fluxo_dados|regMEMWB1|DOUT\(102) & (\fluxo_dados|regMEMWB1|DOUT\(45)))) # (\fluxo_dados|regMEMWB1|DOUT\(103) & 
-- (((\fluxo_dados|regMEMWB1|DOUT\(77))))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000001001010111100010101101111100000010010101111000101011011111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(103),
	datab => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(102),
	datac => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(45),
	datad => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(77),
	datae => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(13),
	combout => \fluxo_dados|mux_ULA_mem|saida_MUX[8]~8_combout\);

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a8\ : cyclonev_ram_block
-- pragma translate_off
GENERIC MAP (
	mem_init0 => "00000000",
	clk0_core_clock_enable => "ena0",
	data_interleave_offset_in_bits => 1,
	data_interleave_width_in_bits => 1,
	init_file => "db/ProcessadorMIPS.ram0_bancoRegistradoresArqRegReg_fdb8a76e.hdl.mif",
	init_file_layout => "port_b",
	logical_ram_name => "Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|altsyncram:registrador_rtl_1|altsyncram_h8q1:auto_generated|ALTSYNCRAM",
	mixed_port_feed_through_mode => "dont_care",
	operation_mode => "dual_port",
	port_a_address_clear => "none",
	port_a_address_width => 5,
	port_a_byte_enable_clock => "none",
	port_a_data_out_clear => "none",
	port_a_data_out_clock => "none",
	port_a_data_width => 1,
	port_a_first_address => 0,
	port_a_first_bit_number => 8,
	port_a_last_address => 31,
	port_a_logical_ram_depth => 32,
	port_a_logical_ram_width => 32,
	port_a_read_during_write_mode => "new_data_no_nbe_read",
	port_b_address_clear => "none",
	port_b_address_clock => "clock1",
	port_b_address_width => 5,
	port_b_data_out_clear => "none",
	port_b_data_out_clock => "none",
	port_b_data_width => 1,
	port_b_first_address => 0,
	port_b_first_bit_number => 8,
	port_b_last_address => 31,
	port_b_logical_ram_depth => 32,
	port_b_logical_ram_width => 32,
	port_b_read_during_write_mode => "new_data_no_nbe_read",
	port_b_read_enable_clock => "clock1",
	ram_block_type => "M20K")
-- pragma translate_on
PORT MAP (
	portawe => \fluxo_dados|regMEMWB1|DOUT\(101),
	portbre => VCC,
	clk0 => \CLOCK_50~input_o\,
	clk1 => \CLOCK_50~input_o\,
	ena0 => \fluxo_dados|regMEMWB1|DOUT\(101),
	portadatain => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a8_PORTADATAIN_bus\,
	portaaddr => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a8_PORTAADDR_bus\,
	portbaddr => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a8_PORTBADDR_bus\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	portbdataout => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a8_PORTBDATAOUT_bus\);

\fluxo_dados|bancoRegs|registrador_rtl_1_bypass[28]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => VCC,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(28));

\fluxo_dados|bancoRegs|registrador_rtl_1_bypass[27]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|mux_ULA_mem|saida_MUX[8]~8_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(27));

\fluxo_dados|bancoRegs|saidaA[8]~8\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|bancoRegs|saidaA[8]~8_combout\ = ( \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(27) & ( (!\fluxo_dados|bancoRegs|Equal1~0_combout\ & (((!\fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(28)) # 
-- (\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a8~portbdataout\)) # (\fluxo_dados|bancoRegs|registrador~40_combout\))) ) ) # ( !\fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(27) & ( (!\fluxo_dados|bancoRegs|registrador~40_combout\ & 
-- (!\fluxo_dados|bancoRegs|Equal1~0_combout\ & (\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a8~portbdataout\ & \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(28)))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000001000110011000100110000000000000010001100110001001100",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|bancoRegs|ALT_INV_registrador~40_combout\,
	datab => \fluxo_dados|bancoRegs|ALT_INV_Equal1~0_combout\,
	datac => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a8~portbdataout\,
	datad => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(28),
	datae => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(27),
	combout => \fluxo_dados|bancoRegs|saidaA[8]~8_combout\);

\fluxo_dados|regIDEX1|DOUT[82]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|bancoRegs|saidaA[8]~8_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(82));

\fluxo_dados|ULA|ula9|soma_sub|saida_xor\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula9|soma_sub|saida_xor~combout\ = !\fluxo_dados|UC_ULA|ula_ctrl[3]~3_combout\ $ (!\fluxo_dados|regIDEX1|DOUT\(83) $ (\fluxo_dados|mux_rt_imediato|saida_MUX[9]~9_combout\))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0110100101101001011010010110100101101001011010010110100101101001",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl[3]~3_combout\,
	datab => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(83),
	datac => \fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[9]~9_combout\,
	combout => \fluxo_dados|ULA|ula9|soma_sub|saida_xor~combout\);

\fluxo_dados|ULA|ula9|soma_sub|saida_xor2\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula9|soma_sub|saida_xor2~combout\ = ( \fluxo_dados|ULA|ula8|mux_inverteB|saida_MUX~0_combout\ & ( \fluxo_dados|ULA|ula9|soma_sub|saida_xor~combout\ & ( ((!\fluxo_dados|ULA|ula6|soma_sub|carry_out~combout\ & 
-- ((\fluxo_dados|ULA|ula7|mux_inverteB|saida_MUX~0_combout\) # (\fluxo_dados|regIDEX1|DOUT\(81)))) # (\fluxo_dados|ULA|ula6|soma_sub|carry_out~combout\ & (\fluxo_dados|regIDEX1|DOUT\(81) & \fluxo_dados|ULA|ula7|mux_inverteB|saida_MUX~0_combout\))) # 
-- (\fluxo_dados|regIDEX1|DOUT\(82)) ) ) ) # ( !\fluxo_dados|ULA|ula8|mux_inverteB|saida_MUX~0_combout\ & ( \fluxo_dados|ULA|ula9|soma_sub|saida_xor~combout\ & ( (\fluxo_dados|regIDEX1|DOUT\(82) & ((!\fluxo_dados|ULA|ula6|soma_sub|carry_out~combout\ & 
-- ((\fluxo_dados|ULA|ula7|mux_inverteB|saida_MUX~0_combout\) # (\fluxo_dados|regIDEX1|DOUT\(81)))) # (\fluxo_dados|ULA|ula6|soma_sub|carry_out~combout\ & (\fluxo_dados|regIDEX1|DOUT\(81) & \fluxo_dados|ULA|ula7|mux_inverteB|saida_MUX~0_combout\)))) ) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000000000000000000000000000000000001010110010101111111111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|ULA|ula6|soma_sub|ALT_INV_carry_out~combout\,
	datab => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(81),
	datac => \fluxo_dados|ULA|ula7|mux_inverteB|ALT_INV_saida_MUX~0_combout\,
	datad => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(82),
	datae => \fluxo_dados|ULA|ula8|mux_inverteB|ALT_INV_saida_MUX~0_combout\,
	dataf => \fluxo_dados|ULA|ula9|soma_sub|ALT_INV_saida_xor~combout\,
	combout => \fluxo_dados|ULA|ula9|soma_sub|saida_xor2~combout\);

\fluxo_dados|ULA|ula11|soma_sub|carry_out\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula11|soma_sub|carry_out~combout\ = ( !\fluxo_dados|regIDEX1|DOUT\(85) & ( \fluxo_dados|ULA|ula11|mux_inverteB|saida_MUX~0_combout\ & ( (!\fluxo_dados|regIDEX1|DOUT\(84) & ((!\fluxo_dados|ULA|ula10|mux_inverteB|saida_MUX~0_combout\) # 
-- ((!\fluxo_dados|ULA|ula9|soma_sub|saida_xor2~combout\ & !\fluxo_dados|ULA|ula9|mux_ula|saida_MUX~0_combout\)))) # (\fluxo_dados|regIDEX1|DOUT\(84) & (!\fluxo_dados|ULA|ula9|soma_sub|saida_xor2~combout\ & 
-- (!\fluxo_dados|ULA|ula9|mux_ula|saida_MUX~0_combout\ & !\fluxo_dados|ULA|ula10|mux_inverteB|saida_MUX~0_combout\))) ) ) ) # ( \fluxo_dados|regIDEX1|DOUT\(85) & ( !\fluxo_dados|ULA|ula11|mux_inverteB|saida_MUX~0_combout\ & ( 
-- (!\fluxo_dados|regIDEX1|DOUT\(84) & ((!\fluxo_dados|ULA|ula10|mux_inverteB|saida_MUX~0_combout\) # ((!\fluxo_dados|ULA|ula9|soma_sub|saida_xor2~combout\ & !\fluxo_dados|ULA|ula9|mux_ula|saida_MUX~0_combout\)))) # (\fluxo_dados|regIDEX1|DOUT\(84) & 
-- (!\fluxo_dados|ULA|ula9|soma_sub|saida_xor2~combout\ & (!\fluxo_dados|ULA|ula9|mux_ula|saida_MUX~0_combout\ & !\fluxo_dados|ULA|ula10|mux_inverteB|saida_MUX~0_combout\))) ) ) ) # ( !\fluxo_dados|regIDEX1|DOUT\(85) & ( 
-- !\fluxo_dados|ULA|ula11|mux_inverteB|saida_MUX~0_combout\ ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "1111111111111111111110001000000011111000100000000000000000000000",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|ULA|ula9|soma_sub|ALT_INV_saida_xor2~combout\,
	datab => \fluxo_dados|ULA|ula9|mux_ula|ALT_INV_saida_MUX~0_combout\,
	datac => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(84),
	datad => \fluxo_dados|ULA|ula10|mux_inverteB|ALT_INV_saida_MUX~0_combout\,
	datae => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(85),
	dataf => \fluxo_dados|ULA|ula11|mux_inverteB|ALT_INV_saida_MUX~0_combout\,
	combout => \fluxo_dados|ULA|ula11|soma_sub|carry_out~combout\);

\fluxo_dados|ULA|ula14|soma_sub|saida_xor\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula14|soma_sub|saida_xor~combout\ = !\fluxo_dados|UC_ULA|ula_ctrl[3]~3_combout\ $ (!\fluxo_dados|regIDEX1|DOUT\(88) $ (\fluxo_dados|mux_rt_imediato|saida_MUX[14]~14_combout\))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0110100101101001011010010110100101101001011010010110100101101001",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl[3]~3_combout\,
	datab => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(88),
	datac => \fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[14]~14_combout\,
	combout => \fluxo_dados|ULA|ula14|soma_sub|saida_xor~combout\);

\fluxo_dados|ULA|ula14|soma_sub|saida_xor2\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula14|soma_sub|saida_xor2~combout\ = ( \fluxo_dados|ULA|ula13|mux_inverteB|saida_MUX~0_combout\ & ( \fluxo_dados|ULA|ula14|soma_sub|saida_xor~combout\ & ( ((!\fluxo_dados|ULA|ula11|soma_sub|carry_out~combout\ & 
-- ((\fluxo_dados|ULA|ula12|mux_inverteB|saida_MUX~0_combout\) # (\fluxo_dados|regIDEX1|DOUT\(86)))) # (\fluxo_dados|ULA|ula11|soma_sub|carry_out~combout\ & (\fluxo_dados|regIDEX1|DOUT\(86) & \fluxo_dados|ULA|ula12|mux_inverteB|saida_MUX~0_combout\))) # 
-- (\fluxo_dados|regIDEX1|DOUT\(87)) ) ) ) # ( !\fluxo_dados|ULA|ula13|mux_inverteB|saida_MUX~0_combout\ & ( \fluxo_dados|ULA|ula14|soma_sub|saida_xor~combout\ & ( (\fluxo_dados|regIDEX1|DOUT\(87) & ((!\fluxo_dados|ULA|ula11|soma_sub|carry_out~combout\ & 
-- ((\fluxo_dados|ULA|ula12|mux_inverteB|saida_MUX~0_combout\) # (\fluxo_dados|regIDEX1|DOUT\(86)))) # (\fluxo_dados|ULA|ula11|soma_sub|carry_out~combout\ & (\fluxo_dados|regIDEX1|DOUT\(86) & \fluxo_dados|ULA|ula12|mux_inverteB|saida_MUX~0_combout\)))) ) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000000000000000000000000000000000001010110010101111111111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|ULA|ula11|soma_sub|ALT_INV_carry_out~combout\,
	datab => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(86),
	datac => \fluxo_dados|ULA|ula12|mux_inverteB|ALT_INV_saida_MUX~0_combout\,
	datad => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(87),
	datae => \fluxo_dados|ULA|ula13|mux_inverteB|ALT_INV_saida_MUX~0_combout\,
	dataf => \fluxo_dados|ULA|ula14|soma_sub|ALT_INV_saida_xor~combout\,
	combout => \fluxo_dados|ULA|ula14|soma_sub|saida_xor2~combout\);

\fluxo_dados|ULA|ula16|soma_sub|carry_out\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula16|soma_sub|carry_out~combout\ = ( !\fluxo_dados|regIDEX1|DOUT\(90) & ( \fluxo_dados|ULA|ula16|mux_inverteB|saida_MUX~0_combout\ & ( (!\fluxo_dados|regIDEX1|DOUT\(89) & ((!\fluxo_dados|ULA|ula15|mux_inverteB|saida_MUX~0_combout\) # 
-- ((!\fluxo_dados|ULA|ula14|soma_sub|saida_xor2~combout\ & !\fluxo_dados|ULA|ula14|mux_ula|saida_MUX~0_combout\)))) # (\fluxo_dados|regIDEX1|DOUT\(89) & (!\fluxo_dados|ULA|ula14|soma_sub|saida_xor2~combout\ & 
-- (!\fluxo_dados|ULA|ula14|mux_ula|saida_MUX~0_combout\ & !\fluxo_dados|ULA|ula15|mux_inverteB|saida_MUX~0_combout\))) ) ) ) # ( \fluxo_dados|regIDEX1|DOUT\(90) & ( !\fluxo_dados|ULA|ula16|mux_inverteB|saida_MUX~0_combout\ & ( 
-- (!\fluxo_dados|regIDEX1|DOUT\(89) & ((!\fluxo_dados|ULA|ula15|mux_inverteB|saida_MUX~0_combout\) # ((!\fluxo_dados|ULA|ula14|soma_sub|saida_xor2~combout\ & !\fluxo_dados|ULA|ula14|mux_ula|saida_MUX~0_combout\)))) # (\fluxo_dados|regIDEX1|DOUT\(89) & 
-- (!\fluxo_dados|ULA|ula14|soma_sub|saida_xor2~combout\ & (!\fluxo_dados|ULA|ula14|mux_ula|saida_MUX~0_combout\ & !\fluxo_dados|ULA|ula15|mux_inverteB|saida_MUX~0_combout\))) ) ) ) # ( !\fluxo_dados|regIDEX1|DOUT\(90) & ( 
-- !\fluxo_dados|ULA|ula16|mux_inverteB|saida_MUX~0_combout\ ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "1111111111111111111110001000000011111000100000000000000000000000",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|ULA|ula14|soma_sub|ALT_INV_saida_xor2~combout\,
	datab => \fluxo_dados|ULA|ula14|mux_ula|ALT_INV_saida_MUX~0_combout\,
	datac => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(89),
	datad => \fluxo_dados|ULA|ula15|mux_inverteB|ALT_INV_saida_MUX~0_combout\,
	datae => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(90),
	dataf => \fluxo_dados|ULA|ula16|mux_inverteB|ALT_INV_saida_MUX~0_combout\,
	combout => \fluxo_dados|ULA|ula16|soma_sub|carry_out~combout\);

\fluxo_dados|ULA|ula19|soma_sub|saida_xor\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula19|soma_sub|saida_xor~combout\ = !\fluxo_dados|regIDEX1|DOUT\(93) $ (!\fluxo_dados|ULA|ula19|mux_inverteB|saida_MUX~0_combout\)

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0110011001100110011001100110011001100110011001100110011001100110",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(93),
	datab => \fluxo_dados|ULA|ula19|mux_inverteB|ALT_INV_saida_MUX~0_combout\,
	combout => \fluxo_dados|ULA|ula19|soma_sub|saida_xor~combout\);

\fluxo_dados|ULA|ula19|soma_sub|saida_xor2\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula19|soma_sub|saida_xor2~combout\ = ( \fluxo_dados|ULA|ula18|mux_inverteB|saida_MUX~0_combout\ & ( \fluxo_dados|ULA|ula19|soma_sub|saida_xor~combout\ & ( ((!\fluxo_dados|ULA|ula16|soma_sub|carry_out~combout\ & 
-- ((\fluxo_dados|ULA|ula17|mux_inverteB|saida_MUX~0_combout\) # (\fluxo_dados|regIDEX1|DOUT\(91)))) # (\fluxo_dados|ULA|ula16|soma_sub|carry_out~combout\ & (\fluxo_dados|regIDEX1|DOUT\(91) & \fluxo_dados|ULA|ula17|mux_inverteB|saida_MUX~0_combout\))) # 
-- (\fluxo_dados|regIDEX1|DOUT\(92)) ) ) ) # ( !\fluxo_dados|ULA|ula18|mux_inverteB|saida_MUX~0_combout\ & ( \fluxo_dados|ULA|ula19|soma_sub|saida_xor~combout\ & ( (\fluxo_dados|regIDEX1|DOUT\(92) & ((!\fluxo_dados|ULA|ula16|soma_sub|carry_out~combout\ & 
-- ((\fluxo_dados|ULA|ula17|mux_inverteB|saida_MUX~0_combout\) # (\fluxo_dados|regIDEX1|DOUT\(91)))) # (\fluxo_dados|ULA|ula16|soma_sub|carry_out~combout\ & (\fluxo_dados|regIDEX1|DOUT\(91) & \fluxo_dados|ULA|ula17|mux_inverteB|saida_MUX~0_combout\)))) ) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000000000000000000000000000000000001010110010101111111111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|ULA|ula16|soma_sub|ALT_INV_carry_out~combout\,
	datab => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(91),
	datac => \fluxo_dados|ULA|ula17|mux_inverteB|ALT_INV_saida_MUX~0_combout\,
	datad => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(92),
	datae => \fluxo_dados|ULA|ula18|mux_inverteB|ALT_INV_saida_MUX~0_combout\,
	dataf => \fluxo_dados|ULA|ula19|soma_sub|ALT_INV_saida_xor~combout\,
	combout => \fluxo_dados|ULA|ula19|soma_sub|saida_xor2~combout\);

\fluxo_dados|ULA|ula21|soma_sub|carry_out\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula21|soma_sub|carry_out~combout\ = ( !\fluxo_dados|regIDEX1|DOUT\(95) & ( \fluxo_dados|ULA|ula21|mux_inverteB|saida_MUX~0_combout\ & ( (!\fluxo_dados|regIDEX1|DOUT\(94) & ((!\fluxo_dados|ULA|ula20|mux_inverteB|saida_MUX~0_combout\) # 
-- ((!\fluxo_dados|ULA|ula19|soma_sub|saida_xor2~combout\ & !\fluxo_dados|ULA|ula19|mux_ula|saida_MUX~0_combout\)))) # (\fluxo_dados|regIDEX1|DOUT\(94) & (!\fluxo_dados|ULA|ula19|soma_sub|saida_xor2~combout\ & 
-- (!\fluxo_dados|ULA|ula19|mux_ula|saida_MUX~0_combout\ & !\fluxo_dados|ULA|ula20|mux_inverteB|saida_MUX~0_combout\))) ) ) ) # ( \fluxo_dados|regIDEX1|DOUT\(95) & ( !\fluxo_dados|ULA|ula21|mux_inverteB|saida_MUX~0_combout\ & ( 
-- (!\fluxo_dados|regIDEX1|DOUT\(94) & ((!\fluxo_dados|ULA|ula20|mux_inverteB|saida_MUX~0_combout\) # ((!\fluxo_dados|ULA|ula19|soma_sub|saida_xor2~combout\ & !\fluxo_dados|ULA|ula19|mux_ula|saida_MUX~0_combout\)))) # (\fluxo_dados|regIDEX1|DOUT\(94) & 
-- (!\fluxo_dados|ULA|ula19|soma_sub|saida_xor2~combout\ & (!\fluxo_dados|ULA|ula19|mux_ula|saida_MUX~0_combout\ & !\fluxo_dados|ULA|ula20|mux_inverteB|saida_MUX~0_combout\))) ) ) ) # ( !\fluxo_dados|regIDEX1|DOUT\(95) & ( 
-- !\fluxo_dados|ULA|ula21|mux_inverteB|saida_MUX~0_combout\ ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "1111111111111111111110001000000011111000100000000000000000000000",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|ULA|ula19|soma_sub|ALT_INV_saida_xor2~combout\,
	datab => \fluxo_dados|ULA|ula19|mux_ula|ALT_INV_saida_MUX~0_combout\,
	datac => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(94),
	datad => \fluxo_dados|ULA|ula20|mux_inverteB|ALT_INV_saida_MUX~0_combout\,
	datae => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(95),
	dataf => \fluxo_dados|ULA|ula21|mux_inverteB|ALT_INV_saida_MUX~0_combout\,
	combout => \fluxo_dados|ULA|ula21|soma_sub|carry_out~combout\);

\fluxo_dados|ULA|ula24|soma_sub|saida_xor2\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula24|soma_sub|saida_xor2~combout\ = ( \fluxo_dados|ULA|ula23|mux_inverteB|saida_MUX~0_combout\ & ( \fluxo_dados|ULA|ula24|soma_sub|saida_xor~combout\ & ( ((!\fluxo_dados|ULA|ula21|soma_sub|carry_out~combout\ & 
-- ((\fluxo_dados|ULA|ula22|mux_inverteB|saida_MUX~0_combout\) # (\fluxo_dados|regIDEX1|DOUT\(96)))) # (\fluxo_dados|ULA|ula21|soma_sub|carry_out~combout\ & (\fluxo_dados|regIDEX1|DOUT\(96) & \fluxo_dados|ULA|ula22|mux_inverteB|saida_MUX~0_combout\))) # 
-- (\fluxo_dados|regIDEX1|DOUT\(97)) ) ) ) # ( !\fluxo_dados|ULA|ula23|mux_inverteB|saida_MUX~0_combout\ & ( \fluxo_dados|ULA|ula24|soma_sub|saida_xor~combout\ & ( (\fluxo_dados|regIDEX1|DOUT\(97) & ((!\fluxo_dados|ULA|ula21|soma_sub|carry_out~combout\ & 
-- ((\fluxo_dados|ULA|ula22|mux_inverteB|saida_MUX~0_combout\) # (\fluxo_dados|regIDEX1|DOUT\(96)))) # (\fluxo_dados|ULA|ula21|soma_sub|carry_out~combout\ & (\fluxo_dados|regIDEX1|DOUT\(96) & \fluxo_dados|ULA|ula22|mux_inverteB|saida_MUX~0_combout\)))) ) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000000000000000000000000000000000001010110010101111111111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|ULA|ula21|soma_sub|ALT_INV_carry_out~combout\,
	datab => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(96),
	datac => \fluxo_dados|ULA|ula22|mux_inverteB|ALT_INV_saida_MUX~0_combout\,
	datad => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(97),
	datae => \fluxo_dados|ULA|ula23|mux_inverteB|ALT_INV_saida_MUX~0_combout\,
	dataf => \fluxo_dados|ULA|ula24|soma_sub|ALT_INV_saida_xor~combout\,
	combout => \fluxo_dados|ULA|ula24|soma_sub|saida_xor2~combout\);

\fluxo_dados|ULA|ula26|soma_sub|carry_out\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula26|soma_sub|carry_out~combout\ = ( !\fluxo_dados|regIDEX1|DOUT\(100) & ( \fluxo_dados|ULA|ula26|mux_inverteB|saida_MUX~0_combout\ & ( (!\fluxo_dados|regIDEX1|DOUT\(99) & ((!\fluxo_dados|ULA|ula25|mux_inverteB|saida_MUX~0_combout\) # 
-- ((!\fluxo_dados|ULA|ula24|soma_sub|saida_xor2~combout\ & !\fluxo_dados|ULA|ula24|mux_ula|saida_MUX~0_combout\)))) # (\fluxo_dados|regIDEX1|DOUT\(99) & (!\fluxo_dados|ULA|ula24|soma_sub|saida_xor2~combout\ & 
-- (!\fluxo_dados|ULA|ula24|mux_ula|saida_MUX~0_combout\ & !\fluxo_dados|ULA|ula25|mux_inverteB|saida_MUX~0_combout\))) ) ) ) # ( \fluxo_dados|regIDEX1|DOUT\(100) & ( !\fluxo_dados|ULA|ula26|mux_inverteB|saida_MUX~0_combout\ & ( 
-- (!\fluxo_dados|regIDEX1|DOUT\(99) & ((!\fluxo_dados|ULA|ula25|mux_inverteB|saida_MUX~0_combout\) # ((!\fluxo_dados|ULA|ula24|soma_sub|saida_xor2~combout\ & !\fluxo_dados|ULA|ula24|mux_ula|saida_MUX~0_combout\)))) # (\fluxo_dados|regIDEX1|DOUT\(99) & 
-- (!\fluxo_dados|ULA|ula24|soma_sub|saida_xor2~combout\ & (!\fluxo_dados|ULA|ula24|mux_ula|saida_MUX~0_combout\ & !\fluxo_dados|ULA|ula25|mux_inverteB|saida_MUX~0_combout\))) ) ) ) # ( !\fluxo_dados|regIDEX1|DOUT\(100) & ( 
-- !\fluxo_dados|ULA|ula26|mux_inverteB|saida_MUX~0_combout\ ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "1111111111111111111110001000000011111000100000000000000000000000",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|ULA|ula24|soma_sub|ALT_INV_saida_xor2~combout\,
	datab => \fluxo_dados|ULA|ula24|mux_ula|ALT_INV_saida_MUX~0_combout\,
	datac => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(99),
	datad => \fluxo_dados|ULA|ula25|mux_inverteB|ALT_INV_saida_MUX~0_combout\,
	datae => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(100),
	dataf => \fluxo_dados|ULA|ula26|mux_inverteB|ALT_INV_saida_MUX~0_combout\,
	combout => \fluxo_dados|ULA|ula26|soma_sub|carry_out~combout\);

\fluxo_dados|ULA|ula29|soma_sub|saida_xor2\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula29|soma_sub|saida_xor2~combout\ = ( \fluxo_dados|ULA|ula28|mux_inverteB|saida_MUX~0_combout\ & ( \fluxo_dados|ULA|ula29|soma_sub|saida_xor~combout\ & ( ((!\fluxo_dados|ULA|ula26|soma_sub|carry_out~combout\ & 
-- ((\fluxo_dados|ULA|ula27|mux_inverteB|saida_MUX~0_combout\) # (\fluxo_dados|regIDEX1|DOUT\(101)))) # (\fluxo_dados|ULA|ula26|soma_sub|carry_out~combout\ & (\fluxo_dados|regIDEX1|DOUT\(101) & \fluxo_dados|ULA|ula27|mux_inverteB|saida_MUX~0_combout\))) # 
-- (\fluxo_dados|regIDEX1|DOUT\(102)) ) ) ) # ( !\fluxo_dados|ULA|ula28|mux_inverteB|saida_MUX~0_combout\ & ( \fluxo_dados|ULA|ula29|soma_sub|saida_xor~combout\ & ( (\fluxo_dados|regIDEX1|DOUT\(102) & ((!\fluxo_dados|ULA|ula26|soma_sub|carry_out~combout\ & 
-- ((\fluxo_dados|ULA|ula27|mux_inverteB|saida_MUX~0_combout\) # (\fluxo_dados|regIDEX1|DOUT\(101)))) # (\fluxo_dados|ULA|ula26|soma_sub|carry_out~combout\ & (\fluxo_dados|regIDEX1|DOUT\(101) & \fluxo_dados|ULA|ula27|mux_inverteB|saida_MUX~0_combout\)))) ) ) 
-- )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000000000000000000000000000000000001010110010101111111111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|ULA|ula26|soma_sub|ALT_INV_carry_out~combout\,
	datab => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(101),
	datac => \fluxo_dados|ULA|ula27|mux_inverteB|ALT_INV_saida_MUX~0_combout\,
	datad => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(102),
	datae => \fluxo_dados|ULA|ula28|mux_inverteB|ALT_INV_saida_MUX~0_combout\,
	dataf => \fluxo_dados|ULA|ula29|soma_sub|ALT_INV_saida_xor~combout\,
	combout => \fluxo_dados|ULA|ula29|soma_sub|saida_xor2~combout\);

\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a31\ : cyclonev_ram_block
-- pragma translate_off
GENERIC MAP (
	mem_init0 => "00000000",
	clk0_core_clock_enable => "ena0",
	data_interleave_offset_in_bits => 1,
	data_interleave_width_in_bits => 1,
	init_file => "db/ProcessadorMIPS.ram0_bancoRegistradoresArqRegReg_fdb8a76e.hdl.mif",
	init_file_layout => "port_b",
	logical_ram_name => "Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|altsyncram:registrador_rtl_0|altsyncram_h8q1:auto_generated|ALTSYNCRAM",
	mixed_port_feed_through_mode => "dont_care",
	operation_mode => "dual_port",
	port_a_address_clear => "none",
	port_a_address_width => 5,
	port_a_byte_enable_clock => "none",
	port_a_data_out_clear => "none",
	port_a_data_out_clock => "none",
	port_a_data_width => 1,
	port_a_first_address => 0,
	port_a_first_bit_number => 31,
	port_a_last_address => 31,
	port_a_logical_ram_depth => 32,
	port_a_logical_ram_width => 32,
	port_a_read_during_write_mode => "new_data_no_nbe_read",
	port_b_address_clear => "none",
	port_b_address_clock => "clock1",
	port_b_address_width => 5,
	port_b_data_out_clear => "none",
	port_b_data_out_clock => "none",
	port_b_data_width => 1,
	port_b_first_address => 0,
	port_b_first_bit_number => 31,
	port_b_last_address => 31,
	port_b_logical_ram_depth => 32,
	port_b_logical_ram_width => 32,
	port_b_read_during_write_mode => "new_data_no_nbe_read",
	port_b_read_enable_clock => "clock1",
	ram_block_type => "M20K")
-- pragma translate_on
PORT MAP (
	portawe => \fluxo_dados|regMEMWB1|DOUT\(101),
	portbre => VCC,
	clk0 => \CLOCK_50~input_o\,
	clk1 => \CLOCK_50~input_o\,
	ena0 => \fluxo_dados|regMEMWB1|DOUT\(101),
	portadatain => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a31_PORTADATAIN_bus\,
	portaaddr => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a31_PORTAADDR_bus\,
	portbaddr => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a31_PORTBADDR_bus\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	portbdataout => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a31_PORTBDATAOUT_bus\);

\fluxo_dados|bancoRegs|registrador_rtl_0_bypass[74]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => VCC,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(74));

\fluxo_dados|bancoRegs|registrador_rtl_0_bypass[73]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|mux_ULA_mem|saida_MUX[31]~31_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(73));

\fluxo_dados|bancoRegs|saidaB[31]~31\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|bancoRegs|saidaB[31]~31_combout\ = ( \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(73) & ( (!\fluxo_dados|bancoRegs|Equal0~0_combout\ & (((!\fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(74)) # 
-- (\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a31~portbdataout\)) # (\fluxo_dados|bancoRegs|registrador~43_combout\))) ) ) # ( !\fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(73) & ( (!\fluxo_dados|bancoRegs|registrador~43_combout\ 
-- & (!\fluxo_dados|bancoRegs|Equal0~0_combout\ & (\fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ram_block1a31~portbdataout\ & \fluxo_dados|bancoRegs|registrador_rtl_0_bypass\(74)))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000001000110011000100110000000000000010001100110001001100",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|bancoRegs|ALT_INV_registrador~43_combout\,
	datab => \fluxo_dados|bancoRegs|ALT_INV_Equal0~0_combout\,
	datac => \fluxo_dados|bancoRegs|registrador_rtl_0|auto_generated|ALT_INV_ram_block1a31~portbdataout\,
	datad => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(74),
	datae => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_0_bypass\(73),
	combout => \fluxo_dados|bancoRegs|saidaB[31]~31_combout\);

\fluxo_dados|regIDEX1|DOUT[73]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|bancoRegs|saidaB[31]~31_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(73));

\fluxo_dados|regEXMEM1|DOUT[36]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regIDEX1|DOUT\(73),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regEXMEM1|DOUT\(36));

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a31\ : cyclonev_ram_block
-- pragma translate_off
GENERIC MAP (
	data_interleave_offset_in_bits => 1,
	data_interleave_width_in_bits => 1,
	logical_ram_name => "Fluxo_Dados:fluxo_dados|RAMMIPS:RAM|altsyncram:memRAM_rtl_0|altsyncram_60q1:auto_generated|ALTSYNCRAM",
	mixed_port_feed_through_mode => "old",
	operation_mode => "dual_port",
	port_a_address_clear => "none",
	port_a_address_width => 6,
	port_a_byte_enable_clock => "none",
	port_a_data_out_clear => "none",
	port_a_data_out_clock => "none",
	port_a_data_width => 1,
	port_a_first_address => 0,
	port_a_first_bit_number => 31,
	port_a_last_address => 63,
	port_a_logical_ram_depth => 64,
	port_a_logical_ram_width => 32,
	port_a_read_during_write_mode => "new_data_no_nbe_read",
	port_b_address_clear => "none",
	port_b_address_clock => "clock0",
	port_b_address_width => 6,
	port_b_data_out_clear => "none",
	port_b_data_out_clock => "none",
	port_b_data_width => 1,
	port_b_first_address => 0,
	port_b_first_bit_number => 31,
	port_b_last_address => 63,
	port_b_logical_ram_depth => 64,
	port_b_logical_ram_width => 32,
	port_b_read_during_write_mode => "new_data_no_nbe_read",
	port_b_read_enable_clock => "clock0",
	ram_block_type => "M20K")
-- pragma translate_on
PORT MAP (
	portawe => \UC|Equal14~0_combout\,
	portbre => \UC|Equal5~0_combout\,
	clk0 => \CLOCK_50~input_o\,
	portadatain => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a31_PORTADATAIN_bus\,
	portaaddr => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a31_PORTAADDR_bus\,
	portbaddr => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a31_PORTBADDR_bus\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	portbdataout => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a31_PORTBDATAOUT_bus\);

\fluxo_dados|regMEMWB1|DOUT[68]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a31~portbdataout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regMEMWB1|DOUT\(68));

\fluxo_dados|Add0~117\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|Add0~117_sumout\ = SUM(( \fluxo_dados|regIDEX1|DOUT\(41) ) + ( \fluxo_dados|regIDEX1|DOUT\(137) ) + ( \fluxo_dados|Add0~114\ ))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000000000111111110000000000000000000000000000000011111111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	datad => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(41),
	dataf => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(137),
	cin => \fluxo_dados|Add0~114\,
	sumout => \fluxo_dados|Add0~117_sumout\);

\fluxo_dados|mux_PC|saida_MUX[31]~34\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|mux_PC|saida_MUX[31]~34_combout\ = ( \fluxo_dados|PC_Soma_Constante|Add0~117_sumout\ & ( \fluxo_dados|Add0~117_sumout\ & ( ((!\fluxo_dados|UC_ULA|jr~3_combout\) # (\fluxo_dados|mux_PC|saida_MUX[22]~24_combout\)) # 
-- (\fluxo_dados|regIDEX1|DOUT\(105)) ) ) ) # ( !\fluxo_dados|PC_Soma_Constante|Add0~117_sumout\ & ( \fluxo_dados|Add0~117_sumout\ & ( (!\fluxo_dados|mux_PC|saida_MUX[22]~24_combout\ & ((!\fluxo_dados|UC_ULA|jr~3_combout\ & 
-- ((\fluxo_dados|selmuxBeq~0_combout\))) # (\fluxo_dados|UC_ULA|jr~3_combout\ & (\fluxo_dados|regIDEX1|DOUT\(105))))) ) ) ) # ( \fluxo_dados|PC_Soma_Constante|Add0~117_sumout\ & ( !\fluxo_dados|Add0~117_sumout\ & ( ((!\fluxo_dados|UC_ULA|jr~3_combout\ & 
-- ((!\fluxo_dados|selmuxBeq~0_combout\))) # (\fluxo_dados|UC_ULA|jr~3_combout\ & (\fluxo_dados|regIDEX1|DOUT\(105)))) # (\fluxo_dados|mux_PC|saida_MUX[22]~24_combout\) ) ) ) # ( !\fluxo_dados|PC_Soma_Constante|Add0~117_sumout\ & ( 
-- !\fluxo_dados|Add0~117_sumout\ & ( (\fluxo_dados|regIDEX1|DOUT\(105) & (\fluxo_dados|UC_ULA|jr~3_combout\ & !\fluxo_dados|mux_PC|saida_MUX[22]~24_combout\)) ) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0001000000010000110111110001111100010000110100001101111111011111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(105),
	datab => \fluxo_dados|UC_ULA|ALT_INV_jr~3_combout\,
	datac => \fluxo_dados|mux_PC|ALT_INV_saida_MUX[22]~24_combout\,
	datad => \fluxo_dados|ALT_INV_selmuxBeq~0_combout\,
	datae => \fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~117_sumout\,
	dataf => \fluxo_dados|ALT_INV_Add0~117_sumout\,
	combout => \fluxo_dados|mux_PC|saida_MUX[31]~34_combout\);

\fluxo_dados|PC_entity|DOUT[31]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|mux_PC|saida_MUX[31]~34_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|PC_entity|DOUT\(31));

\fluxo_dados|PC_Soma_Constante|Add0~117\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|PC_Soma_Constante|Add0~117_sumout\ = SUM(( \fluxo_dados|PC_entity|DOUT\(31) ) + ( GND ) + ( \fluxo_dados|PC_Soma_Constante|Add0~114\ ))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000000000111111111111111100000000000000000000000011111111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	datad => \fluxo_dados|PC_entity|ALT_INV_DOUT\(31),
	cin => \fluxo_dados|PC_Soma_Constante|Add0~114\,
	sumout => \fluxo_dados|PC_Soma_Constante|Add0~117_sumout\);

\fluxo_dados|regIFID1|DOUT[63]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|PC_Soma_Constante|Add0~117_sumout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIFID1|DOUT\(63));

\fluxo_dados|regIDEX1|DOUT[137]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regIFID1|DOUT\(63),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(137));

\fluxo_dados|regEXMEM1|DOUT[100]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regIDEX1|DOUT\(137),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regEXMEM1|DOUT\(100));

\fluxo_dados|regMEMWB1|DOUT[100]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regEXMEM1|DOUT\(100),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regMEMWB1|DOUT\(100));

\fluxo_dados|ULA|ula31|mux_ula|saida_MUX~0\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula31|mux_ula|saida_MUX~0_combout\ = ( \fluxo_dados|ULA|ula31|soma_sub|saida~0_combout\ & ( \fluxo_dados|ULA|ula30|mux_ula|saida_MUX~2_combout\ & ( (!\fluxo_dados|regIDEX1|DOUT\(104) & 
-- ((!\fluxo_dados|ULA|ula30|mux_inverteB|saida_MUX~0_combout\) # ((!\fluxo_dados|ULA|ula29|soma_sub|saida_xor2~combout\ & !\fluxo_dados|ULA|ula29|mux_ula|saida_MUX~0_combout\)))) # (\fluxo_dados|regIDEX1|DOUT\(104) & 
-- (!\fluxo_dados|ULA|ula29|soma_sub|saida_xor2~combout\ & (!\fluxo_dados|ULA|ula29|mux_ula|saida_MUX~0_combout\ & !\fluxo_dados|ULA|ula30|mux_inverteB|saida_MUX~0_combout\))) ) ) ) # ( !\fluxo_dados|ULA|ula31|soma_sub|saida~0_combout\ & ( 
-- \fluxo_dados|ULA|ula30|mux_ula|saida_MUX~2_combout\ & ( (!\fluxo_dados|regIDEX1|DOUT\(104) & (\fluxo_dados|ULA|ula30|mux_inverteB|saida_MUX~0_combout\ & ((\fluxo_dados|ULA|ula29|mux_ula|saida_MUX~0_combout\) # 
-- (\fluxo_dados|ULA|ula29|soma_sub|saida_xor2~combout\)))) # (\fluxo_dados|regIDEX1|DOUT\(104) & (((\fluxo_dados|ULA|ula30|mux_inverteB|saida_MUX~0_combout\) # (\fluxo_dados|ULA|ula29|mux_ula|saida_MUX~0_combout\)) # 
-- (\fluxo_dados|ULA|ula29|soma_sub|saida_xor2~combout\))) ) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000000000000000000000000000000111011111111111100010000000",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|ULA|ula29|soma_sub|ALT_INV_saida_xor2~combout\,
	datab => \fluxo_dados|ULA|ula29|mux_ula|ALT_INV_saida_MUX~0_combout\,
	datac => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(104),
	datad => \fluxo_dados|ULA|ula30|mux_inverteB|ALT_INV_saida_MUX~0_combout\,
	datae => \fluxo_dados|ULA|ula31|soma_sub|ALT_INV_saida~0_combout\,
	dataf => \fluxo_dados|ULA|ula30|mux_ula|ALT_INV_saida_MUX~2_combout\,
	combout => \fluxo_dados|ULA|ula31|mux_ula|saida_MUX~0_combout\);

\fluxo_dados|mux_rt_imediato|saida_MUX[31]~31\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|mux_rt_imediato|saida_MUX[31]~31_combout\ = (!\fluxo_dados|regIDEX1|DOUT\(140) & ((\fluxo_dados|regIDEX1|DOUT\(73)))) # (\fluxo_dados|regIDEX1|DOUT\(140) & (\fluxo_dados|regIDEX1|DOUT\(41)))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0001101100011011000110110001101100011011000110110001101100011011",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(140),
	datab => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(41),
	datac => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(73),
	combout => \fluxo_dados|mux_rt_imediato|saida_MUX[31]~31_combout\);

\fluxo_dados|ULA|ula31|mux_ula|saida_MUX~1\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula31|mux_ula|saida_MUX~1_combout\ = ( \fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\ & ( (\fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\ & (!\fluxo_dados|UC_ULA|ula_ctrl[3]~3_combout\ $ 
-- (!\fluxo_dados|mux_rt_imediato|saida_MUX[31]~31_combout\))) ) ) # ( !\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\ & ( (\fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\ & ((!\fluxo_dados|UC_ULA|ula_ctrl[3]~3_combout\ $ 
-- (!\fluxo_dados|mux_rt_imediato|saida_MUX[31]~31_combout\)) # (\fluxo_dados|regIDEX1|DOUT\(105)))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0001010101000101000100010100010000010101010001010001000101000100",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|ULA|ula0|mux_ula|ALT_INV_Equal0~0_combout\,
	datab => \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl[3]~3_combout\,
	datac => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(105),
	datad => \fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[31]~31_combout\,
	datae => \fluxo_dados|ULA|ula30|mux_ula|ALT_INV_saida_MUX~1_combout\,
	combout => \fluxo_dados|ULA|ula31|mux_ula|saida_MUX~1_combout\);

\fluxo_dados|ULA|ula31|mux_ula|saida_MUX~2\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula31|mux_ula|saida_MUX~2_combout\ = (\fluxo_dados|regIDEX1|DOUT\(105) & (!\fluxo_dados|UC_ULA|ula_ctrl[3]~3_combout\ $ (!\fluxo_dados|mux_rt_imediato|saida_MUX[31]~31_combout\)))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0001001000010010000100100001001000010010000100100001001000010010",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl[3]~3_combout\,
	datab => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(105),
	datac => \fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[31]~31_combout\,
	combout => \fluxo_dados|ULA|ula31|mux_ula|saida_MUX~2_combout\);

\fluxo_dados|ULA|resultado_final[31]~31\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|resultado_final[31]~31_combout\ = ( \fluxo_dados|ULA|ula31|mux_ula|saida_MUX~1_combout\ & ( \fluxo_dados|ULA|ula31|mux_ula|saida_MUX~2_combout\ & ( (!\fluxo_dados|UC_ULA|ula_ctrl[2]~0_combout\) # 
-- (\fluxo_dados|ULA|ula15|mux_ula|saida_MUX~0_combout\) ) ) ) # ( !\fluxo_dados|ULA|ula31|mux_ula|saida_MUX~1_combout\ & ( \fluxo_dados|ULA|ula31|mux_ula|saida_MUX~2_combout\ & ( (!\fluxo_dados|UC_ULA|ula_ctrl[2]~0_combout\ & 
-- (((\fluxo_dados|ULA|ula31|mux_ula|saida_MUX~0_combout\)) # (\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\))) # (\fluxo_dados|UC_ULA|ula_ctrl[2]~0_combout\ & (((\fluxo_dados|ULA|ula15|mux_ula|saida_MUX~0_combout\)))) ) ) ) # ( 
-- \fluxo_dados|ULA|ula31|mux_ula|saida_MUX~1_combout\ & ( !\fluxo_dados|ULA|ula31|mux_ula|saida_MUX~2_combout\ & ( (!\fluxo_dados|UC_ULA|ula_ctrl[2]~0_combout\ & (!\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\)) # 
-- (\fluxo_dados|UC_ULA|ula_ctrl[2]~0_combout\ & ((\fluxo_dados|ULA|ula15|mux_ula|saida_MUX~0_combout\))) ) ) ) # ( !\fluxo_dados|ULA|ula31|mux_ula|saida_MUX~1_combout\ & ( !\fluxo_dados|ULA|ula31|mux_ula|saida_MUX~2_combout\ & ( 
-- (!\fluxo_dados|UC_ULA|ula_ctrl[2]~0_combout\ & (!\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & ((\fluxo_dados|ULA|ula31|mux_ula|saida_MUX~0_combout\)))) # (\fluxo_dados|UC_ULA|ula_ctrl[2]~0_combout\ & 
-- (((\fluxo_dados|ULA|ula15|mux_ula|saida_MUX~0_combout\)))) ) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000010110001101100011011000110100100111101011111010111110101111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl[2]~0_combout\,
	datab => \fluxo_dados|ULA|ula30|mux_ula|ALT_INV_saida_MUX~0_combout\,
	datac => \fluxo_dados|ULA|ula15|mux_ula|ALT_INV_saida_MUX~0_combout\,
	datad => \fluxo_dados|ULA|ula31|mux_ula|ALT_INV_saida_MUX~0_combout\,
	datae => \fluxo_dados|ULA|ula31|mux_ula|ALT_INV_saida_MUX~1_combout\,
	dataf => \fluxo_dados|ULA|ula31|mux_ula|ALT_INV_saida_MUX~2_combout\,
	combout => \fluxo_dados|ULA|resultado_final[31]~31_combout\);

\fluxo_dados|regEXMEM1|DOUT[68]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|ULA|resultado_final[31]~31_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regEXMEM1|DOUT\(68));

\fluxo_dados|regMEMWB1|DOUT[36]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regEXMEM1|DOUT\(68),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regMEMWB1|DOUT\(36));

\fluxo_dados|mux_ULA_mem|saida_MUX[31]~31\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|mux_ULA_mem|saida_MUX[31]~31_combout\ = ( \fluxo_dados|regMEMWB1|DOUT\(36) & ( (!\fluxo_dados|regMEMWB1|DOUT\(103) & ((!\fluxo_dados|regMEMWB1|DOUT\(102)) # ((\fluxo_dados|regMEMWB1|DOUT\(68))))) # (\fluxo_dados|regMEMWB1|DOUT\(103) & 
-- (((\fluxo_dados|regMEMWB1|DOUT\(100))))) ) ) # ( !\fluxo_dados|regMEMWB1|DOUT\(36) & ( (!\fluxo_dados|regMEMWB1|DOUT\(103) & (\fluxo_dados|regMEMWB1|DOUT\(102) & (\fluxo_dados|regMEMWB1|DOUT\(68)))) # (\fluxo_dados|regMEMWB1|DOUT\(103) & 
-- (((\fluxo_dados|regMEMWB1|DOUT\(100))))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000001001010111100010101101111100000010010101111000101011011111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(103),
	datab => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(102),
	datac => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(68),
	datad => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(100),
	datae => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(36),
	combout => \fluxo_dados|mux_ULA_mem|saida_MUX[31]~31_combout\);

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a31\ : cyclonev_ram_block
-- pragma translate_off
GENERIC MAP (
	mem_init0 => "00000000",
	clk0_core_clock_enable => "ena0",
	data_interleave_offset_in_bits => 1,
	data_interleave_width_in_bits => 1,
	init_file => "db/ProcessadorMIPS.ram0_bancoRegistradoresArqRegReg_fdb8a76e.hdl.mif",
	init_file_layout => "port_b",
	logical_ram_name => "Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|altsyncram:registrador_rtl_1|altsyncram_h8q1:auto_generated|ALTSYNCRAM",
	mixed_port_feed_through_mode => "dont_care",
	operation_mode => "dual_port",
	port_a_address_clear => "none",
	port_a_address_width => 5,
	port_a_byte_enable_clock => "none",
	port_a_data_out_clear => "none",
	port_a_data_out_clock => "none",
	port_a_data_width => 1,
	port_a_first_address => 0,
	port_a_first_bit_number => 31,
	port_a_last_address => 31,
	port_a_logical_ram_depth => 32,
	port_a_logical_ram_width => 32,
	port_a_read_during_write_mode => "new_data_no_nbe_read",
	port_b_address_clear => "none",
	port_b_address_clock => "clock1",
	port_b_address_width => 5,
	port_b_data_out_clear => "none",
	port_b_data_out_clock => "none",
	port_b_data_width => 1,
	port_b_first_address => 0,
	port_b_first_bit_number => 31,
	port_b_last_address => 31,
	port_b_logical_ram_depth => 32,
	port_b_logical_ram_width => 32,
	port_b_read_during_write_mode => "new_data_no_nbe_read",
	port_b_read_enable_clock => "clock1",
	ram_block_type => "M20K")
-- pragma translate_on
PORT MAP (
	portawe => \fluxo_dados|regMEMWB1|DOUT\(101),
	portbre => VCC,
	clk0 => \CLOCK_50~input_o\,
	clk1 => \CLOCK_50~input_o\,
	ena0 => \fluxo_dados|regMEMWB1|DOUT\(101),
	portadatain => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a31_PORTADATAIN_bus\,
	portaaddr => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a31_PORTAADDR_bus\,
	portbaddr => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a31_PORTBADDR_bus\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	portbdataout => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a31_PORTBDATAOUT_bus\);

\fluxo_dados|bancoRegs|registrador_rtl_1_bypass[74]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => VCC,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(74));

\fluxo_dados|bancoRegs|registrador_rtl_1_bypass[73]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|mux_ULA_mem|saida_MUX[31]~31_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(73));

\fluxo_dados|bancoRegs|saidaA[31]~31\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|bancoRegs|saidaA[31]~31_combout\ = ( \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(73) & ( (!\fluxo_dados|bancoRegs|Equal1~0_combout\ & (((!\fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(74)) # 
-- (\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a31~portbdataout\)) # (\fluxo_dados|bancoRegs|registrador~40_combout\))) ) ) # ( !\fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(73) & ( (!\fluxo_dados|bancoRegs|registrador~40_combout\ 
-- & (!\fluxo_dados|bancoRegs|Equal1~0_combout\ & (\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a31~portbdataout\ & \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(74)))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000001000110011000100110000000000000010001100110001001100",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|bancoRegs|ALT_INV_registrador~40_combout\,
	datab => \fluxo_dados|bancoRegs|ALT_INV_Equal1~0_combout\,
	datac => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a31~portbdataout\,
	datad => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(74),
	datae => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(73),
	combout => \fluxo_dados|bancoRegs|saidaA[31]~31_combout\);

\fluxo_dados|regIDEX1|DOUT[105]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|bancoRegs|saidaA[31]~31_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(105));

\fluxo_dados|ULA|ula31|soma_sub|saida~0\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula31|soma_sub|saida~0_combout\ = !\fluxo_dados|UC_ULA|ula_ctrl[3]~3_combout\ $ (!\fluxo_dados|regIDEX1|DOUT\(105) $ (\fluxo_dados|mux_rt_imediato|saida_MUX[31]~31_combout\))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0110100101101001011010010110100101101001011010010110100101101001",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl[3]~3_combout\,
	datab => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(105),
	datac => \fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[31]~31_combout\,
	combout => \fluxo_dados|ULA|ula31|soma_sub|saida~0_combout\);

\fluxo_dados|ULA|ula0|mux_ula|saida_MUX~0\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula0|mux_ula|saida_MUX~0_combout\ = (!\fluxo_dados|UC_ULA|ula_ctrl[2]~0_combout\ & (\fluxo_dados|UC_ULA|ula_ctrl[0]~6_combout\ & !\fluxo_dados|UC_ULA|ula_ctrl[1]~9_combout\))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0010000000100000001000000010000000100000001000000010000000100000",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl[2]~0_combout\,
	datab => \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl[0]~6_combout\,
	datac => \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl[1]~9_combout\,
	combout => \fluxo_dados|ULA|ula0|mux_ula|saida_MUX~0_combout\);

\fluxo_dados|ULA|ula0|mux_ula|saida_MUX~1\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula0|mux_ula|saida_MUX~1_combout\ = ( \fluxo_dados|ULA|ula31|soma_sub|saida~0_combout\ & ( \fluxo_dados|ULA|ula0|mux_ula|saida_MUX~0_combout\ & ( (!\fluxo_dados|regIDEX1|DOUT\(104) & 
-- ((!\fluxo_dados|ULA|ula30|mux_inverteB|saida_MUX~0_combout\) # ((!\fluxo_dados|ULA|ula29|soma_sub|saida_xor2~combout\ & !\fluxo_dados|ULA|ula29|mux_ula|saida_MUX~0_combout\)))) # (\fluxo_dados|regIDEX1|DOUT\(104) & 
-- (!\fluxo_dados|ULA|ula29|soma_sub|saida_xor2~combout\ & (!\fluxo_dados|ULA|ula29|mux_ula|saida_MUX~0_combout\ & !\fluxo_dados|ULA|ula30|mux_inverteB|saida_MUX~0_combout\))) ) ) ) # ( !\fluxo_dados|ULA|ula31|soma_sub|saida~0_combout\ & ( 
-- \fluxo_dados|ULA|ula0|mux_ula|saida_MUX~0_combout\ & ( (!\fluxo_dados|regIDEX1|DOUT\(104) & (\fluxo_dados|ULA|ula30|mux_inverteB|saida_MUX~0_combout\ & ((\fluxo_dados|ULA|ula29|mux_ula|saida_MUX~0_combout\) # 
-- (\fluxo_dados|ULA|ula29|soma_sub|saida_xor2~combout\)))) # (\fluxo_dados|regIDEX1|DOUT\(104) & (((\fluxo_dados|ULA|ula30|mux_inverteB|saida_MUX~0_combout\) # (\fluxo_dados|ULA|ula29|mux_ula|saida_MUX~0_combout\)) # 
-- (\fluxo_dados|ULA|ula29|soma_sub|saida_xor2~combout\))) ) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000000000000000000000000000000111011111111111100010000000",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|ULA|ula29|soma_sub|ALT_INV_saida_xor2~combout\,
	datab => \fluxo_dados|ULA|ula29|mux_ula|ALT_INV_saida_MUX~0_combout\,
	datac => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(104),
	datad => \fluxo_dados|ULA|ula30|mux_inverteB|ALT_INV_saida_MUX~0_combout\,
	datae => \fluxo_dados|ULA|ula31|soma_sub|ALT_INV_saida~0_combout\,
	dataf => \fluxo_dados|ULA|ula0|mux_ula|ALT_INV_saida_MUX~0_combout\,
	combout => \fluxo_dados|ULA|ula0|mux_ula|saida_MUX~1_combout\);

\fluxo_dados|mux_PC|saida_MUX[22]~35\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|mux_PC|saida_MUX[22]~35_combout\ = ( \fluxo_dados|regIDEX1|DOUT\(142) & ( (!\fluxo_dados|UC_ULA|jr~3_combout\ & (!\fluxo_dados|ULA|ula0|mux_ula|saida_MUX~2_combout\ & ((!\UC|Equal0~0_combout\) # (\fluxo_dados|regIFID1|DOUT\(29))))) ) ) # ( 
-- !\fluxo_dados|regIDEX1|DOUT\(142) & ( (!\fluxo_dados|UC_ULA|jr~3_combout\ & ((!\UC|Equal0~0_combout\) # (\fluxo_dados|regIFID1|DOUT\(29)))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "1101000011010000110100000000000011010000110100001101000000000000",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regIFID1|ALT_INV_DOUT\(29),
	datab => \UC|ALT_INV_Equal0~0_combout\,
	datac => \fluxo_dados|UC_ULA|ALT_INV_jr~3_combout\,
	datad => \fluxo_dados|ULA|ula0|mux_ula|ALT_INV_saida_MUX~2_combout\,
	datae => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(142),
	combout => \fluxo_dados|mux_PC|saida_MUX[22]~35_combout\);

\fluxo_dados|mux_PC|saida_MUX[22]~36\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|mux_PC|saida_MUX[22]~36_combout\ = (!\fluxo_dados|ULA|ula0|mux_ula|saida_MUX~2_combout\ & \fluxo_dados|regIDEX1|DOUT\(141))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0010001000100010001000100010001000100010001000100010001000100010",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|ULA|ula0|mux_ula|ALT_INV_saida_MUX~2_combout\,
	datab => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(141),
	combout => \fluxo_dados|mux_PC|saida_MUX[22]~36_combout\);

\fluxo_dados|mux_PC|saida_MUX[22]~1\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|mux_PC|saida_MUX[22]~1_combout\ = ( \fluxo_dados|mux_PC|saida_MUX[22]~35_combout\ & ( \fluxo_dados|mux_PC|saida_MUX[22]~36_combout\ & ( ((!\fluxo_dados|ULA|ula0|mux_ula|saida_MUX~1_combout\ & 
-- (\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~4_combout\ & \fluxo_dados|ULA|flag_zero~7_combout\))) # (\fluxo_dados|regIDEX1|DOUT\(142)) ) ) ) # ( !\fluxo_dados|mux_PC|saida_MUX[22]~35_combout\ & ( \fluxo_dados|mux_PC|saida_MUX[22]~36_combout\ ) ) # ( 
-- \fluxo_dados|mux_PC|saida_MUX[22]~35_combout\ & ( !\fluxo_dados|mux_PC|saida_MUX[22]~36_combout\ & ( (\fluxo_dados|regIDEX1|DOUT\(142) & (((!\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~4_combout\) # (!\fluxo_dados|ULA|flag_zero~7_combout\)) # 
-- (\fluxo_dados|ULA|ula0|mux_ula|saida_MUX~1_combout\))) ) ) ) # ( !\fluxo_dados|mux_PC|saida_MUX[22]~35_combout\ & ( !\fluxo_dados|mux_PC|saida_MUX[22]~36_combout\ ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "1111111111111111000000001111110111111111111111110000001011111111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|ULA|ula0|mux_ula|ALT_INV_saida_MUX~1_combout\,
	datab => \fluxo_dados|ULA|ula30|mux_ula|ALT_INV_saida_MUX~4_combout\,
	datac => \fluxo_dados|ULA|ALT_INV_flag_zero~7_combout\,
	datad => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(142),
	datae => \fluxo_dados|mux_PC|ALT_INV_saida_MUX[22]~35_combout\,
	dataf => \fluxo_dados|mux_PC|ALT_INV_saida_MUX[22]~36_combout\,
	combout => \fluxo_dados|mux_PC|saida_MUX[22]~1_combout\);

\fluxo_dados|PC_entity|DOUT[0]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|mux_PC|saida_MUX[0]~0_combout\,
	ena => \fluxo_dados|mux_PC|saida_MUX[22]~1_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|PC_entity|DOUT\(0));

\fluxo_dados|regIFID1|DOUT[32]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|PC_entity|DOUT\(0),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIFID1|DOUT\(32));

\fluxo_dados|regIDEX1|DOUT[106]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regIFID1|DOUT\(32),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(106));

\fluxo_dados|regEXMEM1|DOUT[69]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regIDEX1|DOUT\(106),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regEXMEM1|DOUT\(69));

\fluxo_dados|regMEMWB1|DOUT[69]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regEXMEM1|DOUT\(69),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regMEMWB1|DOUT\(69));

\fluxo_dados|regEXMEM1|DOUT[37]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|ULA|resultado_final[0]~0_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regEXMEM1|DOUT\(37));

\fluxo_dados|regMEMWB1|DOUT[5]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regEXMEM1|DOUT\(37),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regMEMWB1|DOUT\(5));

\fluxo_dados|mux_ULA_mem|saida_MUX[0]~0\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|mux_ULA_mem|saida_MUX[0]~0_combout\ = ( \fluxo_dados|regMEMWB1|DOUT\(5) & ( (!\fluxo_dados|regMEMWB1|DOUT\(103) & (((!\fluxo_dados|regMEMWB1|DOUT\(102))) # (\fluxo_dados|regMEMWB1|DOUT\(37)))) # (\fluxo_dados|regMEMWB1|DOUT\(103) & 
-- (((\fluxo_dados|regMEMWB1|DOUT\(69))))) ) ) # ( !\fluxo_dados|regMEMWB1|DOUT\(5) & ( (!\fluxo_dados|regMEMWB1|DOUT\(103) & (\fluxo_dados|regMEMWB1|DOUT\(37) & (\fluxo_dados|regMEMWB1|DOUT\(102)))) # (\fluxo_dados|regMEMWB1|DOUT\(103) & 
-- (((\fluxo_dados|regMEMWB1|DOUT\(69))))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000010000110111110001001111011100000100001101111100010011110111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(37),
	datab => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(103),
	datac => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(102),
	datad => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(69),
	datae => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(5),
	combout => \fluxo_dados|mux_ULA_mem|saida_MUX[0]~0_combout\);

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a0\ : cyclonev_ram_block
-- pragma translate_off
GENERIC MAP (
	mem_init0 => "00001400",
	clk0_core_clock_enable => "ena0",
	data_interleave_offset_in_bits => 1,
	data_interleave_width_in_bits => 1,
	init_file => "db/ProcessadorMIPS.ram0_bancoRegistradoresArqRegReg_fdb8a76e.hdl.mif",
	init_file_layout => "port_b",
	logical_ram_name => "Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|altsyncram:registrador_rtl_1|altsyncram_h8q1:auto_generated|ALTSYNCRAM",
	mixed_port_feed_through_mode => "dont_care",
	operation_mode => "dual_port",
	port_a_address_clear => "none",
	port_a_address_width => 5,
	port_a_byte_enable_clock => "none",
	port_a_data_out_clear => "none",
	port_a_data_out_clock => "none",
	port_a_data_width => 1,
	port_a_first_address => 0,
	port_a_first_bit_number => 0,
	port_a_last_address => 31,
	port_a_logical_ram_depth => 32,
	port_a_logical_ram_width => 32,
	port_a_read_during_write_mode => "new_data_no_nbe_read",
	port_b_address_clear => "none",
	port_b_address_clock => "clock1",
	port_b_address_width => 5,
	port_b_data_out_clear => "none",
	port_b_data_out_clock => "none",
	port_b_data_width => 1,
	port_b_first_address => 0,
	port_b_first_bit_number => 0,
	port_b_last_address => 31,
	port_b_logical_ram_depth => 32,
	port_b_logical_ram_width => 32,
	port_b_read_during_write_mode => "new_data_no_nbe_read",
	port_b_read_enable_clock => "clock1",
	ram_block_type => "M20K")
-- pragma translate_on
PORT MAP (
	portawe => \fluxo_dados|regMEMWB1|DOUT\(101),
	portbre => VCC,
	clk0 => \CLOCK_50~input_o\,
	clk1 => \CLOCK_50~input_o\,
	ena0 => \fluxo_dados|regMEMWB1|DOUT\(101),
	portadatain => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a0_PORTADATAIN_bus\,
	portaaddr => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a0_PORTAADDR_bus\,
	portbaddr => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a0_PORTBADDR_bus\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	portbdataout => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a0_PORTBDATAOUT_bus\);

\fluxo_dados|bancoRegs|registrador_rtl_1_bypass[12]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => VCC,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(12));

\fluxo_dados|bancoRegs|registrador_rtl_1_bypass[11]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|mux_ULA_mem|saida_MUX[0]~0_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(11));

\fluxo_dados|bancoRegs|saidaA[0]~0\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|bancoRegs|saidaA[0]~0_combout\ = ( !\fluxo_dados|bancoRegs|Equal1~0_combout\ & ( (!\fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(12) & (((\fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(11))))) # 
-- (\fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(12) & ((!\fluxo_dados|bancoRegs|registrador~40_combout\ & (\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a0~portbdataout\)) # (\fluxo_dados|bancoRegs|registrador~40_combout\ & 
-- ((\fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(11)))))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0001000011011111000000000000000000010000110111110000000000000000",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a0~portbdataout\,
	datab => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(12),
	datac => \fluxo_dados|bancoRegs|ALT_INV_registrador~40_combout\,
	datad => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(11),
	datae => \fluxo_dados|bancoRegs|ALT_INV_Equal1~0_combout\,
	combout => \fluxo_dados|bancoRegs|saidaA[0]~0_combout\);

\fluxo_dados|regIDEX1|DOUT[74]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|bancoRegs|saidaA[0]~0_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(74));

\fluxo_dados|ULA|ula1|soma_sub|carry_out\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula1|soma_sub|carry_out~combout\ = ( \fluxo_dados|UC_ULA|ula_ctrl[3]~3_combout\ & ( (!\fluxo_dados|regIDEX1|DOUT\(75) & (!\fluxo_dados|mux_rt_imediato|saida_MUX[1]~1_combout\ & ((!\fluxo_dados|mux_rt_imediato|saida_MUX[0]~0_combout\) # 
-- (\fluxo_dados|regIDEX1|DOUT\(74))))) # (\fluxo_dados|regIDEX1|DOUT\(75) & (((!\fluxo_dados|mux_rt_imediato|saida_MUX[0]~0_combout\) # (!\fluxo_dados|mux_rt_imediato|saida_MUX[1]~1_combout\)) # (\fluxo_dados|regIDEX1|DOUT\(74)))) ) ) # ( 
-- !\fluxo_dados|UC_ULA|ula_ctrl[3]~3_combout\ & ( (!\fluxo_dados|regIDEX1|DOUT\(75) & (\fluxo_dados|regIDEX1|DOUT\(74) & (\fluxo_dados|mux_rt_imediato|saida_MUX[0]~0_combout\ & \fluxo_dados|mux_rt_imediato|saida_MUX[1]~1_combout\))) # 
-- (\fluxo_dados|regIDEX1|DOUT\(75) & (((\fluxo_dados|regIDEX1|DOUT\(74) & \fluxo_dados|mux_rt_imediato|saida_MUX[0]~0_combout\)) # (\fluxo_dados|mux_rt_imediato|saida_MUX[1]~1_combout\))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000100011111110111110000110100000001000111111101111100001101",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(74),
	datab => \fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[0]~0_combout\,
	datac => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(75),
	datad => \fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[1]~1_combout\,
	datae => \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl[3]~3_combout\,
	combout => \fluxo_dados|ULA|ula1|soma_sub|carry_out~combout\);

\fluxo_dados|ULA|ula2|mux_ula|saida_MUX~0\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula2|mux_ula|saida_MUX~0_combout\ = ( \fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & ( \fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\ & ( (\fluxo_dados|regIDEX1|DOUT\(76) & 
-- \fluxo_dados|ULA|ula2|mux_inverteB|saida_MUX~0_combout\) ) ) ) # ( !\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & ( \fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\ & ( (\fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\ & 
-- \fluxo_dados|ULA|ula2|mux_inverteB|saida_MUX~0_combout\) ) ) ) # ( \fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & ( !\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\ & ( (\fluxo_dados|regIDEX1|DOUT\(76) & 
-- \fluxo_dados|ULA|ula2|mux_inverteB|saida_MUX~0_combout\) ) ) ) # ( !\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\ & ( !\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~1_combout\ & ( (!\fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\ & 
-- (!\fluxo_dados|ULA|ula1|soma_sub|carry_out~combout\ $ (!\fluxo_dados|regIDEX1|DOUT\(76) $ (\fluxo_dados|ULA|ula2|mux_inverteB|saida_MUX~0_combout\)))) # (\fluxo_dados|ULA|ula0|mux_ula|Equal0~0_combout\ & 
-- (((\fluxo_dados|ULA|ula2|mux_inverteB|saida_MUX~0_combout\) # (\fluxo_dados|regIDEX1|DOUT\(76))))) ) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0010110111010111000000000000111100000000010101010000000000001111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|ULA|ula0|mux_ula|ALT_INV_Equal0~0_combout\,
	datab => \fluxo_dados|ULA|ula1|soma_sub|ALT_INV_carry_out~combout\,
	datac => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(76),
	datad => \fluxo_dados|ULA|ula2|mux_inverteB|ALT_INV_saida_MUX~0_combout\,
	datae => \fluxo_dados|ULA|ula30|mux_ula|ALT_INV_saida_MUX~0_combout\,
	dataf => \fluxo_dados|ULA|ula30|mux_ula|ALT_INV_saida_MUX~1_combout\,
	combout => \fluxo_dados|ULA|ula2|mux_ula|saida_MUX~0_combout\);

\fluxo_dados|ULA|resultado_final[2]~2\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|resultado_final[2]~2_combout\ = (!\fluxo_dados|UC_ULA|ula_ctrl[2]~0_combout\ & \fluxo_dados|ULA|ula2|mux_ula|saida_MUX~0_combout\)

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0010001000100010001000100010001000100010001000100010001000100010",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl[2]~0_combout\,
	datab => \fluxo_dados|ULA|ula2|mux_ula|ALT_INV_saida_MUX~0_combout\,
	combout => \fluxo_dados|ULA|resultado_final[2]~2_combout\);

\fluxo_dados|regEXMEM1|DOUT[39]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|ULA|resultado_final[2]~2_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regEXMEM1|DOUT\(39));

\fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a7\ : cyclonev_ram_block
-- pragma translate_off
GENERIC MAP (
	data_interleave_offset_in_bits => 1,
	data_interleave_width_in_bits => 1,
	logical_ram_name => "Fluxo_Dados:fluxo_dados|RAMMIPS:RAM|altsyncram:memRAM_rtl_0|altsyncram_60q1:auto_generated|ALTSYNCRAM",
	mixed_port_feed_through_mode => "old",
	operation_mode => "dual_port",
	port_a_address_clear => "none",
	port_a_address_width => 6,
	port_a_byte_enable_clock => "none",
	port_a_data_out_clear => "none",
	port_a_data_out_clock => "none",
	port_a_data_width => 1,
	port_a_first_address => 0,
	port_a_first_bit_number => 7,
	port_a_last_address => 63,
	port_a_logical_ram_depth => 64,
	port_a_logical_ram_width => 32,
	port_a_read_during_write_mode => "new_data_no_nbe_read",
	port_b_address_clear => "none",
	port_b_address_clock => "clock0",
	port_b_address_width => 6,
	port_b_data_out_clear => "none",
	port_b_data_out_clock => "none",
	port_b_data_width => 1,
	port_b_first_address => 0,
	port_b_first_bit_number => 7,
	port_b_last_address => 63,
	port_b_logical_ram_depth => 64,
	port_b_logical_ram_width => 32,
	port_b_read_during_write_mode => "new_data_no_nbe_read",
	port_b_read_enable_clock => "clock0",
	ram_block_type => "M20K")
-- pragma translate_on
PORT MAP (
	portawe => \UC|Equal14~0_combout\,
	portbre => \UC|Equal5~0_combout\,
	clk0 => \CLOCK_50~input_o\,
	portadatain => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a7_PORTADATAIN_bus\,
	portaaddr => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a7_PORTAADDR_bus\,
	portbaddr => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a7_PORTBADDR_bus\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	portbdataout => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a7_PORTBDATAOUT_bus\);

\fluxo_dados|regMEMWB1|DOUT[44]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|RAM|memRAM_rtl_0|auto_generated|ram_block1a7~portbdataout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regMEMWB1|DOUT\(44));

\fluxo_dados|regEXMEM1|DOUT[76]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regIDEX1|DOUT\(113),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regEXMEM1|DOUT\(76));

\fluxo_dados|regMEMWB1|DOUT[76]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regEXMEM1|DOUT\(76),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regMEMWB1|DOUT\(76));

\fluxo_dados|regMEMWB1|DOUT[12]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regEXMEM1|DOUT\(44),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regMEMWB1|DOUT\(12));

\fluxo_dados|mux_ULA_mem|saida_MUX[7]~7\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|mux_ULA_mem|saida_MUX[7]~7_combout\ = ( \fluxo_dados|regMEMWB1|DOUT\(12) & ( (!\fluxo_dados|regMEMWB1|DOUT\(103) & ((!\fluxo_dados|regMEMWB1|DOUT\(102)) # ((\fluxo_dados|regMEMWB1|DOUT\(44))))) # (\fluxo_dados|regMEMWB1|DOUT\(103) & 
-- (((\fluxo_dados|regMEMWB1|DOUT\(76))))) ) ) # ( !\fluxo_dados|regMEMWB1|DOUT\(12) & ( (!\fluxo_dados|regMEMWB1|DOUT\(103) & (\fluxo_dados|regMEMWB1|DOUT\(102) & (\fluxo_dados|regMEMWB1|DOUT\(44)))) # (\fluxo_dados|regMEMWB1|DOUT\(103) & 
-- (((\fluxo_dados|regMEMWB1|DOUT\(76))))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000001001010111100010101101111100000010010101111000101011011111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(103),
	datab => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(102),
	datac => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(44),
	datad => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(76),
	datae => \fluxo_dados|regMEMWB1|ALT_INV_DOUT\(12),
	combout => \fluxo_dados|mux_ULA_mem|saida_MUX[7]~7_combout\);

\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a7\ : cyclonev_ram_block
-- pragma translate_off
GENERIC MAP (
	mem_init0 => "00000000",
	clk0_core_clock_enable => "ena0",
	data_interleave_offset_in_bits => 1,
	data_interleave_width_in_bits => 1,
	init_file => "db/ProcessadorMIPS.ram0_bancoRegistradoresArqRegReg_fdb8a76e.hdl.mif",
	init_file_layout => "port_b",
	logical_ram_name => "Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|altsyncram:registrador_rtl_1|altsyncram_h8q1:auto_generated|ALTSYNCRAM",
	mixed_port_feed_through_mode => "dont_care",
	operation_mode => "dual_port",
	port_a_address_clear => "none",
	port_a_address_width => 5,
	port_a_byte_enable_clock => "none",
	port_a_data_out_clear => "none",
	port_a_data_out_clock => "none",
	port_a_data_width => 1,
	port_a_first_address => 0,
	port_a_first_bit_number => 7,
	port_a_last_address => 31,
	port_a_logical_ram_depth => 32,
	port_a_logical_ram_width => 32,
	port_a_read_during_write_mode => "new_data_no_nbe_read",
	port_b_address_clear => "none",
	port_b_address_clock => "clock1",
	port_b_address_width => 5,
	port_b_data_out_clear => "none",
	port_b_data_out_clock => "none",
	port_b_data_width => 1,
	port_b_first_address => 0,
	port_b_first_bit_number => 7,
	port_b_last_address => 31,
	port_b_logical_ram_depth => 32,
	port_b_logical_ram_width => 32,
	port_b_read_during_write_mode => "new_data_no_nbe_read",
	port_b_read_enable_clock => "clock1",
	ram_block_type => "M20K")
-- pragma translate_on
PORT MAP (
	portawe => \fluxo_dados|regMEMWB1|DOUT\(101),
	portbre => VCC,
	clk0 => \CLOCK_50~input_o\,
	clk1 => \CLOCK_50~input_o\,
	ena0 => \fluxo_dados|regMEMWB1|DOUT\(101),
	portadatain => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a7_PORTADATAIN_bus\,
	portaaddr => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a7_PORTAADDR_bus\,
	portbaddr => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a7_PORTBADDR_bus\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	portbdataout => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a7_PORTBDATAOUT_bus\);

\fluxo_dados|bancoRegs|registrador_rtl_1_bypass[26]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => VCC,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(26));

\fluxo_dados|bancoRegs|registrador_rtl_1_bypass[25]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|mux_ULA_mem|saida_MUX[7]~7_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(25));

\fluxo_dados|bancoRegs|saidaA[7]~7\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|bancoRegs|saidaA[7]~7_combout\ = ( \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(25) & ( (!\fluxo_dados|bancoRegs|Equal1~0_combout\ & (((!\fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(26)) # 
-- (\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a7~portbdataout\)) # (\fluxo_dados|bancoRegs|registrador~40_combout\))) ) ) # ( !\fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(25) & ( (!\fluxo_dados|bancoRegs|registrador~40_combout\ & 
-- (!\fluxo_dados|bancoRegs|Equal1~0_combout\ & (\fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ram_block1a7~portbdataout\ & \fluxo_dados|bancoRegs|registrador_rtl_1_bypass\(26)))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000001000110011000100110000000000000010001100110001001100",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|bancoRegs|ALT_INV_registrador~40_combout\,
	datab => \fluxo_dados|bancoRegs|ALT_INV_Equal1~0_combout\,
	datac => \fluxo_dados|bancoRegs|registrador_rtl_1|auto_generated|ALT_INV_ram_block1a7~portbdataout\,
	datad => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(26),
	datae => \fluxo_dados|bancoRegs|ALT_INV_registrador_rtl_1_bypass\(25),
	combout => \fluxo_dados|bancoRegs|saidaA[7]~7_combout\);

\fluxo_dados|regIDEX1|DOUT[81]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|bancoRegs|saidaA[7]~7_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(81));

\fluxo_dados|mux_PC|saida_MUX[7]~9\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|mux_PC|saida_MUX[7]~9_combout\ = ( \fluxo_dados|PC_entity|DOUT[5]~0_combout\ & ( \fluxo_dados|mux_PC|saida_MUX[22]~3_combout\ & ( \fluxo_dados|regIFID1|DOUT\(5) ) ) ) # ( !\fluxo_dados|PC_entity|DOUT[5]~0_combout\ & ( 
-- \fluxo_dados|mux_PC|saida_MUX[22]~3_combout\ & ( \fluxo_dados|regIDEX1|DOUT\(81) ) ) ) # ( \fluxo_dados|PC_entity|DOUT[5]~0_combout\ & ( !\fluxo_dados|mux_PC|saida_MUX[22]~3_combout\ & ( \fluxo_dados|PC_Soma_Constante|Add0~21_sumout\ ) ) ) # ( 
-- !\fluxo_dados|PC_entity|DOUT[5]~0_combout\ & ( !\fluxo_dados|mux_PC|saida_MUX[22]~3_combout\ & ( \fluxo_dados|Add0~21_sumout\ ) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0011001100110011010101010101010100000000111111110000111100001111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~21_sumout\,
	datab => \fluxo_dados|ALT_INV_Add0~21_sumout\,
	datac => \fluxo_dados|regIFID1|ALT_INV_DOUT\(5),
	datad => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(81),
	datae => \fluxo_dados|PC_entity|ALT_INV_DOUT[5]~0_combout\,
	dataf => \fluxo_dados|mux_PC|ALT_INV_saida_MUX[22]~3_combout\,
	combout => \fluxo_dados|mux_PC|saida_MUX[7]~9_combout\);

\fluxo_dados|PC_entity|DOUT[7]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|mux_PC|saida_MUX[7]~9_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|PC_entity|DOUT\(7));

\fluxo_dados|ROM|memROM~20\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ROM|memROM~20_combout\ = ( !\fluxo_dados|PC_entity|DOUT\(7) & ( \fluxo_dados|PC_entity|DOUT\(3) & ( (!\fluxo_dados|PC_entity|DOUT\(5) & (\fluxo_dados|PC_entity|DOUT\(4) & (!\fluxo_dados|PC_entity|DOUT\(6) & \fluxo_dados|PC_entity|DOUT\(2)))) 
-- # (\fluxo_dados|PC_entity|DOUT\(5) & (!\fluxo_dados|PC_entity|DOUT\(4) & (\fluxo_dados|PC_entity|DOUT\(6)))) ) ) ) # ( \fluxo_dados|PC_entity|DOUT\(7) & ( !\fluxo_dados|PC_entity|DOUT\(3) & ( (!\fluxo_dados|PC_entity|DOUT\(5) & 
-- (!\fluxo_dados|PC_entity|DOUT\(2) & (!\fluxo_dados|PC_entity|DOUT\(4) $ (!\fluxo_dados|PC_entity|DOUT\(6))))) ) ) ) # ( !\fluxo_dados|PC_entity|DOUT\(7) & ( !\fluxo_dados|PC_entity|DOUT\(3) & ( (!\fluxo_dados|PC_entity|DOUT\(5) & 
-- (\fluxo_dados|PC_entity|DOUT\(4))) # (\fluxo_dados|PC_entity|DOUT\(5) & ((!\fluxo_dados|PC_entity|DOUT\(4) & (!\fluxo_dados|PC_entity|DOUT\(6))) # (\fluxo_dados|PC_entity|DOUT\(4) & (\fluxo_dados|PC_entity|DOUT\(6) & !\fluxo_dados|PC_entity|DOUT\(2))))) ) 
-- ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0110001101100010001010000000000000000100001001000000000000000000",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|PC_entity|ALT_INV_DOUT\(5),
	datab => \fluxo_dados|PC_entity|ALT_INV_DOUT\(4),
	datac => \fluxo_dados|PC_entity|ALT_INV_DOUT\(6),
	datad => \fluxo_dados|PC_entity|ALT_INV_DOUT\(2),
	datae => \fluxo_dados|PC_entity|ALT_INV_DOUT\(7),
	dataf => \fluxo_dados|PC_entity|ALT_INV_DOUT\(3),
	combout => \fluxo_dados|ROM|memROM~20_combout\);

\fluxo_dados|regIFID1|DOUT[0]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|ROM|memROM~20_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIFID1|DOUT\(0));

\fluxo_dados|regIDEX1|DOUT[151]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|regIFID1|DOUT\(0),
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(151));

\fluxo_dados|mux_PC|saida_MUX[2]~4\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|mux_PC|saida_MUX[2]~4_combout\ = ( \fluxo_dados|PC_entity|DOUT[5]~0_combout\ & ( \fluxo_dados|mux_PC|saida_MUX[22]~3_combout\ & ( \fluxo_dados|regIFID1|DOUT\(0) ) ) ) # ( !\fluxo_dados|PC_entity|DOUT[5]~0_combout\ & ( 
-- \fluxo_dados|mux_PC|saida_MUX[22]~3_combout\ & ( \fluxo_dados|regIDEX1|DOUT\(76) ) ) ) # ( \fluxo_dados|PC_entity|DOUT[5]~0_combout\ & ( !\fluxo_dados|mux_PC|saida_MUX[22]~3_combout\ & ( \fluxo_dados|PC_Soma_Constante|Add0~1_sumout\ ) ) ) # ( 
-- !\fluxo_dados|PC_entity|DOUT[5]~0_combout\ & ( !\fluxo_dados|mux_PC|saida_MUX[22]~3_combout\ & ( \fluxo_dados|Add0~1_sumout\ ) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0011001100110011010101010101010100000000111111110000111100001111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~1_sumout\,
	datab => \fluxo_dados|ALT_INV_Add0~1_sumout\,
	datac => \fluxo_dados|regIFID1|ALT_INV_DOUT\(0),
	datad => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(76),
	datae => \fluxo_dados|PC_entity|ALT_INV_DOUT[5]~0_combout\,
	dataf => \fluxo_dados|mux_PC|ALT_INV_saida_MUX[22]~3_combout\,
	combout => \fluxo_dados|mux_PC|saida_MUX[2]~4_combout\);

\fluxo_dados|PC_entity|DOUT[2]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|mux_PC|saida_MUX[2]~4_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|PC_entity|DOUT\(2));

\fluxo_dados|PC_Soma_Constante|Add0~5\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|PC_Soma_Constante|Add0~5_sumout\ = SUM(( \fluxo_dados|PC_entity|DOUT\(3) ) + ( GND ) + ( \fluxo_dados|PC_Soma_Constante|Add0~2\ ))
-- \fluxo_dados|PC_Soma_Constante|Add0~6\ = CARRY(( \fluxo_dados|PC_entity|DOUT\(3) ) + ( GND ) + ( \fluxo_dados|PC_Soma_Constante|Add0~2\ ))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000000000111111111111111100000000000000000000000011111111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	datad => \fluxo_dados|PC_entity|ALT_INV_DOUT\(3),
	cin => \fluxo_dados|PC_Soma_Constante|Add0~2\,
	sumout => \fluxo_dados|PC_Soma_Constante|Add0~5_sumout\,
	cout => \fluxo_dados|PC_Soma_Constante|Add0~6\);

\fluxo_dados|mux_PC|saida_MUX[3]~5\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|mux_PC|saida_MUX[3]~5_combout\ = ( \fluxo_dados|PC_entity|DOUT[5]~0_combout\ & ( \fluxo_dados|mux_PC|saida_MUX[22]~3_combout\ & ( \fluxo_dados|regIFID1|DOUT\(1) ) ) ) # ( !\fluxo_dados|PC_entity|DOUT[5]~0_combout\ & ( 
-- \fluxo_dados|mux_PC|saida_MUX[22]~3_combout\ & ( \fluxo_dados|regIDEX1|DOUT\(77) ) ) ) # ( \fluxo_dados|PC_entity|DOUT[5]~0_combout\ & ( !\fluxo_dados|mux_PC|saida_MUX[22]~3_combout\ & ( \fluxo_dados|PC_Soma_Constante|Add0~5_sumout\ ) ) ) # ( 
-- !\fluxo_dados|PC_entity|DOUT[5]~0_combout\ & ( !\fluxo_dados|mux_PC|saida_MUX[22]~3_combout\ & ( \fluxo_dados|Add0~5_sumout\ ) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0011001100110011010101010101010100000000111111110000111100001111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~5_sumout\,
	datab => \fluxo_dados|ALT_INV_Add0~5_sumout\,
	datac => \fluxo_dados|regIFID1|ALT_INV_DOUT\(1),
	datad => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(77),
	datae => \fluxo_dados|PC_entity|ALT_INV_DOUT[5]~0_combout\,
	dataf => \fluxo_dados|mux_PC|ALT_INV_saida_MUX[22]~3_combout\,
	combout => \fluxo_dados|mux_PC|saida_MUX[3]~5_combout\);

\fluxo_dados|PC_entity|DOUT[3]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|mux_PC|saida_MUX[3]~5_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|PC_entity|DOUT\(3));

\fluxo_dados|PC_Soma_Constante|Add0~9\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|PC_Soma_Constante|Add0~9_sumout\ = SUM(( \fluxo_dados|PC_entity|DOUT\(4) ) + ( GND ) + ( \fluxo_dados|PC_Soma_Constante|Add0~6\ ))
-- \fluxo_dados|PC_Soma_Constante|Add0~10\ = CARRY(( \fluxo_dados|PC_entity|DOUT\(4) ) + ( GND ) + ( \fluxo_dados|PC_Soma_Constante|Add0~6\ ))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000000000111111111111111100000000000000000000000011111111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	datad => \fluxo_dados|PC_entity|ALT_INV_DOUT\(4),
	cin => \fluxo_dados|PC_Soma_Constante|Add0~6\,
	sumout => \fluxo_dados|PC_Soma_Constante|Add0~9_sumout\,
	cout => \fluxo_dados|PC_Soma_Constante|Add0~10\);

\fluxo_dados|mux_PC|saida_MUX[4]~6\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|mux_PC|saida_MUX[4]~6_combout\ = ( \fluxo_dados|PC_entity|DOUT[5]~0_combout\ & ( \fluxo_dados|mux_PC|saida_MUX[22]~3_combout\ & ( \fluxo_dados|regIFID1|DOUT\(2) ) ) ) # ( !\fluxo_dados|PC_entity|DOUT[5]~0_combout\ & ( 
-- \fluxo_dados|mux_PC|saida_MUX[22]~3_combout\ & ( \fluxo_dados|regIDEX1|DOUT\(78) ) ) ) # ( \fluxo_dados|PC_entity|DOUT[5]~0_combout\ & ( !\fluxo_dados|mux_PC|saida_MUX[22]~3_combout\ & ( \fluxo_dados|PC_Soma_Constante|Add0~9_sumout\ ) ) ) # ( 
-- !\fluxo_dados|PC_entity|DOUT[5]~0_combout\ & ( !\fluxo_dados|mux_PC|saida_MUX[22]~3_combout\ & ( \fluxo_dados|Add0~9_sumout\ ) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0011001100110011010101010101010100000000111111110000111100001111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~9_sumout\,
	datab => \fluxo_dados|ALT_INV_Add0~9_sumout\,
	datac => \fluxo_dados|regIFID1|ALT_INV_DOUT\(2),
	datad => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(78),
	datae => \fluxo_dados|PC_entity|ALT_INV_DOUT[5]~0_combout\,
	dataf => \fluxo_dados|mux_PC|ALT_INV_saida_MUX[22]~3_combout\,
	combout => \fluxo_dados|mux_PC|saida_MUX[4]~6_combout\);

\fluxo_dados|PC_entity|DOUT[4]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|mux_PC|saida_MUX[4]~6_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|PC_entity|DOUT\(4));

\fluxo_dados|PC_Soma_Constante|Add0~13\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|PC_Soma_Constante|Add0~13_sumout\ = SUM(( \fluxo_dados|PC_entity|DOUT\(5) ) + ( GND ) + ( \fluxo_dados|PC_Soma_Constante|Add0~10\ ))
-- \fluxo_dados|PC_Soma_Constante|Add0~14\ = CARRY(( \fluxo_dados|PC_entity|DOUT\(5) ) + ( GND ) + ( \fluxo_dados|PC_Soma_Constante|Add0~10\ ))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000000000111111111111111100000000000000000000000011111111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	datad => \fluxo_dados|PC_entity|ALT_INV_DOUT\(5),
	cin => \fluxo_dados|PC_Soma_Constante|Add0~10\,
	sumout => \fluxo_dados|PC_Soma_Constante|Add0~13_sumout\,
	cout => \fluxo_dados|PC_Soma_Constante|Add0~14\);

\fluxo_dados|mux_PC|saida_MUX[5]~7\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|mux_PC|saida_MUX[5]~7_combout\ = ( \fluxo_dados|PC_entity|DOUT[5]~0_combout\ & ( \fluxo_dados|mux_PC|saida_MUX[22]~3_combout\ & ( \fluxo_dados|regIFID1|DOUT\(3) ) ) ) # ( !\fluxo_dados|PC_entity|DOUT[5]~0_combout\ & ( 
-- \fluxo_dados|mux_PC|saida_MUX[22]~3_combout\ & ( \fluxo_dados|regIDEX1|DOUT\(79) ) ) ) # ( \fluxo_dados|PC_entity|DOUT[5]~0_combout\ & ( !\fluxo_dados|mux_PC|saida_MUX[22]~3_combout\ & ( \fluxo_dados|PC_Soma_Constante|Add0~13_sumout\ ) ) ) # ( 
-- !\fluxo_dados|PC_entity|DOUT[5]~0_combout\ & ( !\fluxo_dados|mux_PC|saida_MUX[22]~3_combout\ & ( \fluxo_dados|Add0~13_sumout\ ) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0011001100110011010101010101010100000000111111110000111100001111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~13_sumout\,
	datab => \fluxo_dados|ALT_INV_Add0~13_sumout\,
	datac => \fluxo_dados|regIFID1|ALT_INV_DOUT\(3),
	datad => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(79),
	datae => \fluxo_dados|PC_entity|ALT_INV_DOUT[5]~0_combout\,
	dataf => \fluxo_dados|mux_PC|ALT_INV_saida_MUX[22]~3_combout\,
	combout => \fluxo_dados|mux_PC|saida_MUX[5]~7_combout\);

\fluxo_dados|PC_entity|DOUT[5]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|mux_PC|saida_MUX[5]~7_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|PC_entity|DOUT\(5));

\fluxo_dados|mux_PC|saida_MUX[6]~8\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|mux_PC|saida_MUX[6]~8_combout\ = ( \fluxo_dados|PC_entity|DOUT[5]~0_combout\ & ( \fluxo_dados|mux_PC|saida_MUX[22]~3_combout\ & ( \fluxo_dados|regIFID1|DOUT\(4) ) ) ) # ( !\fluxo_dados|PC_entity|DOUT[5]~0_combout\ & ( 
-- \fluxo_dados|mux_PC|saida_MUX[22]~3_combout\ & ( \fluxo_dados|regIDEX1|DOUT\(80) ) ) ) # ( \fluxo_dados|PC_entity|DOUT[5]~0_combout\ & ( !\fluxo_dados|mux_PC|saida_MUX[22]~3_combout\ & ( \fluxo_dados|PC_Soma_Constante|Add0~17_sumout\ ) ) ) # ( 
-- !\fluxo_dados|PC_entity|DOUT[5]~0_combout\ & ( !\fluxo_dados|mux_PC|saida_MUX[22]~3_combout\ & ( \fluxo_dados|Add0~17_sumout\ ) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0011001100110011010101010101010100000000111111110000111100001111",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|PC_Soma_Constante|ALT_INV_Add0~17_sumout\,
	datab => \fluxo_dados|ALT_INV_Add0~17_sumout\,
	datac => \fluxo_dados|regIFID1|ALT_INV_DOUT\(4),
	datad => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(80),
	datae => \fluxo_dados|PC_entity|ALT_INV_DOUT[5]~0_combout\,
	dataf => \fluxo_dados|mux_PC|ALT_INV_saida_MUX[22]~3_combout\,
	combout => \fluxo_dados|mux_PC|saida_MUX[6]~8_combout\);

\fluxo_dados|PC_entity|DOUT[6]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|mux_PC|saida_MUX[6]~8_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|PC_entity|DOUT\(6));

\fluxo_dados|ROM|memROM~19\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ROM|memROM~19_combout\ = ( !\fluxo_dados|PC_entity|DOUT\(4) & ( \fluxo_dados|PC_entity|DOUT\(3) & ( (\fluxo_dados|PC_entity|DOUT\(6) & (\fluxo_dados|PC_entity|DOUT\(2) & (\fluxo_dados|PC_entity|DOUT\(7) & !\fluxo_dados|PC_entity|DOUT\(5)))) ) 
-- ) ) # ( \fluxo_dados|PC_entity|DOUT\(4) & ( !\fluxo_dados|PC_entity|DOUT\(3) & ( (!\fluxo_dados|PC_entity|DOUT\(6) & (\fluxo_dados|PC_entity|DOUT\(2) & (!\fluxo_dados|PC_entity|DOUT\(7)))) # (\fluxo_dados|PC_entity|DOUT\(6) & 
-- ((!\fluxo_dados|PC_entity|DOUT\(2) & (!\fluxo_dados|PC_entity|DOUT\(7) & \fluxo_dados|PC_entity|DOUT\(5))) # (\fluxo_dados|PC_entity|DOUT\(2) & ((!\fluxo_dados|PC_entity|DOUT\(5)))))) ) ) ) # ( !\fluxo_dados|PC_entity|DOUT\(4) & ( 
-- !\fluxo_dados|PC_entity|DOUT\(3) & ( (!\fluxo_dados|PC_entity|DOUT\(7) & ((!\fluxo_dados|PC_entity|DOUT\(5)) # ((!\fluxo_dados|PC_entity|DOUT\(6) & \fluxo_dados|PC_entity|DOUT\(2))))) ) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "1111000000100000001100010110000000000001000000000000000000000000",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|PC_entity|ALT_INV_DOUT\(6),
	datab => \fluxo_dados|PC_entity|ALT_INV_DOUT\(2),
	datac => \fluxo_dados|PC_entity|ALT_INV_DOUT\(7),
	datad => \fluxo_dados|PC_entity|ALT_INV_DOUT\(5),
	datae => \fluxo_dados|PC_entity|ALT_INV_DOUT\(4),
	dataf => \fluxo_dados|PC_entity|ALT_INV_DOUT\(3),
	combout => \fluxo_dados|ROM|memROM~19_combout\);

\fluxo_dados|regIFID1|DOUT[27]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \fluxo_dados|ROM|memROM~19_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIFID1|DOUT\(27));

\UC|palavraControle[9]~0\ : cyclonev_lcell_comb
-- Equation(s):
-- \UC|palavraControle[9]~0_combout\ = ( \fluxo_dados|regIFID1|DOUT\(29) & ( (!\fluxo_dados|regIFID1|DOUT\(27) & (((\fluxo_dados|regIFID1|DOUT\(26)) # (\fluxo_dados|regIFID1|DOUT\(28))) # (\fluxo_dados|regIFID1|DOUT\(31)))) # (\fluxo_dados|regIFID1|DOUT\(27) 
-- & ((!\fluxo_dados|regIFID1|DOUT\(26)) # (!\fluxo_dados|regIFID1|DOUT\(31) $ (\fluxo_dados|regIFID1|DOUT\(28))))) ) ) # ( !\fluxo_dados|regIFID1|DOUT\(29) & ( (!\fluxo_dados|regIFID1|DOUT\(27) & (((!\fluxo_dados|regIFID1|DOUT\(28))) # 
-- (\fluxo_dados|regIFID1|DOUT\(31)))) # (\fluxo_dados|regIFID1|DOUT\(27) & ((!\fluxo_dados|regIFID1|DOUT\(31)) # ((!\fluxo_dados|regIFID1|DOUT\(26)) # (\fluxo_dados|regIFID1|DOUT\(28))))) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "1111011111100111011111111110101111110111111001110111111111101011",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regIFID1|ALT_INV_DOUT\(27),
	datab => \fluxo_dados|regIFID1|ALT_INV_DOUT\(31),
	datac => \fluxo_dados|regIFID1|ALT_INV_DOUT\(28),
	datad => \fluxo_dados|regIFID1|ALT_INV_DOUT\(26),
	datae => \fluxo_dados|regIFID1|ALT_INV_DOUT\(29),
	combout => \UC|palavraControle[9]~0_combout\);

\fluxo_dados|regIDEX1|DOUT[149]\ : dffeas
-- pragma translate_off
GENERIC MAP (
	is_wysiwyg => "true",
	power_up => "low")
-- pragma translate_on
PORT MAP (
	clk => \CLOCK_50~input_o\,
	d => \UC|palavraControle[9]~0_combout\,
	devclrn => ww_devclrn,
	devpor => ww_devpor,
	q => \fluxo_dados|regIDEX1|DOUT\(149));

\fluxo_dados|UC_ULA|ula_ctrl[2]~0\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|UC_ULA|ula_ctrl[2]~0_combout\ = (!\fluxo_dados|regIDEX1|DOUT\(149) & (\fluxo_dados|regIDEX1|DOUT\(150) & !\fluxo_dados|regIDEX1|DOUT\(148)))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0010000000100000001000000010000000100000001000000010000000100000",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(149),
	datab => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(150),
	datac => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(148),
	combout => \fluxo_dados|UC_ULA|ula_ctrl[2]~0_combout\);

\fluxo_dados|ULA|resultado_final[0]~0\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|resultado_final[0]~0_combout\ = (!\fluxo_dados|UC_ULA|ula_ctrl[2]~0_combout\ & ((\fluxo_dados|ULA|ula0|mux_ula|saida_MUX~2_combout\) # (\fluxo_dados|ULA|ula0|mux_ula|saida_MUX~1_combout\)))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0010101000101010001010100010101000101010001010100010101000101010",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl[2]~0_combout\,
	datab => \fluxo_dados|ULA|ula0|mux_ula|ALT_INV_saida_MUX~1_combout\,
	datac => \fluxo_dados|ULA|ula0|mux_ula|ALT_INV_saida_MUX~2_combout\,
	combout => \fluxo_dados|ULA|resultado_final[0]~0_combout\);

\fluxo_dados|ULA|ula31|Overflow_exists|overflow~0\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|ula31|Overflow_exists|overflow~0_combout\ = ( \fluxo_dados|ULA|ula31|mux_ula|saida_MUX~0_combout\ & ( \fluxo_dados|ULA|ula31|mux_ula|saida_MUX~1_combout\ & ( (!\fluxo_dados|regIDEX1|DOUT\(105) & 
-- (((\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\) # (\fluxo_dados|mux_rt_imediato|saida_MUX[31]~31_combout\)))) # (\fluxo_dados|regIDEX1|DOUT\(105) & ((!\fluxo_dados|UC_ULA|ula_ctrl[3]~3_combout\) # 
-- ((!\fluxo_dados|mux_rt_imediato|saida_MUX[31]~31_combout\) # (!\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\)))) ) ) ) # ( !\fluxo_dados|ULA|ula31|mux_ula|saida_MUX~0_combout\ & ( \fluxo_dados|ULA|ula31|mux_ula|saida_MUX~1_combout\ & ( 
-- (!\fluxo_dados|regIDEX1|DOUT\(105) & (((\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\) # (\fluxo_dados|mux_rt_imediato|saida_MUX[31]~31_combout\)))) # (\fluxo_dados|regIDEX1|DOUT\(105) & ((!\fluxo_dados|UC_ULA|ula_ctrl[3]~3_combout\) # 
-- ((!\fluxo_dados|mux_rt_imediato|saida_MUX[31]~31_combout\) # (!\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\)))) ) ) ) # ( \fluxo_dados|ULA|ula31|mux_ula|saida_MUX~0_combout\ & ( !\fluxo_dados|ULA|ula31|mux_ula|saida_MUX~1_combout\ & ( 
-- (!\fluxo_dados|regIDEX1|DOUT\(105) & (((\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\) # (\fluxo_dados|mux_rt_imediato|saida_MUX[31]~31_combout\)))) # (\fluxo_dados|regIDEX1|DOUT\(105) & ((!\fluxo_dados|UC_ULA|ula_ctrl[3]~3_combout\) # 
-- ((!\fluxo_dados|mux_rt_imediato|saida_MUX[31]~31_combout\) # (!\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\)))) ) ) ) # ( !\fluxo_dados|ULA|ula31|mux_ula|saida_MUX~0_combout\ & ( !\fluxo_dados|ULA|ula31|mux_ula|saida_MUX~1_combout\ & ( 
-- (!\fluxo_dados|regIDEX1|DOUT\(105)) # ((!\fluxo_dados|mux_rt_imediato|saida_MUX[31]~31_combout\) # ((!\fluxo_dados|UC_ULA|ula_ctrl[3]~3_combout\ & \fluxo_dados|ULA|ula30|mux_ula|saida_MUX~0_combout\))) ) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "1111110011111110001111111111111000111111111111100011111111111110",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|UC_ULA|ALT_INV_ula_ctrl[3]~3_combout\,
	datab => \fluxo_dados|regIDEX1|ALT_INV_DOUT\(105),
	datac => \fluxo_dados|mux_rt_imediato|ALT_INV_saida_MUX[31]~31_combout\,
	datad => \fluxo_dados|ULA|ula30|mux_ula|ALT_INV_saida_MUX~0_combout\,
	datae => \fluxo_dados|ULA|ula31|mux_ula|ALT_INV_saida_MUX~0_combout\,
	dataf => \fluxo_dados|ULA|ula31|mux_ula|ALT_INV_saida_MUX~1_combout\,
	combout => \fluxo_dados|ULA|ula31|Overflow_exists|overflow~0_combout\);

\fluxo_dados|ULA|flag_zero\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|ULA|flag_zero~combout\ = (!\fluxo_dados|ULA|ula0|mux_ula|saida_MUX~1_combout\ & (!\fluxo_dados|ULA|ula0|mux_ula|saida_MUX~2_combout\ & (\fluxo_dados|ULA|ula30|mux_ula|saida_MUX~4_combout\ & \fluxo_dados|ULA|flag_zero~7_combout\)))

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000001000000000000000100000000000000010000000000000001000",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|ULA|ula0|mux_ula|ALT_INV_saida_MUX~1_combout\,
	datab => \fluxo_dados|ULA|ula0|mux_ula|ALT_INV_saida_MUX~2_combout\,
	datac => \fluxo_dados|ULA|ula30|mux_ula|ALT_INV_saida_MUX~4_combout\,
	datad => \fluxo_dados|ULA|ALT_INV_flag_zero~7_combout\,
	combout => \fluxo_dados|ULA|flag_zero~combout\);

\fluxo_dados|monitora_flag_z\ : cyclonev_lcell_comb
-- Equation(s):
-- \fluxo_dados|monitora_flag_z~combout\ = ( !\fluxo_dados|regIFID1|DOUT\(29) & ( \fluxo_dados|ULA|flag_zero~combout\ & ( (!\fluxo_dados|regIFID1|DOUT\(27) & (!\fluxo_dados|regIFID1|DOUT\(31) & (\fluxo_dados|regIFID1|DOUT\(28) & 
-- !\fluxo_dados|regIFID1|DOUT\(26)))) ) ) )

-- pragma translate_off
GENERIC MAP (
	extended_lut => "off",
	lut_mask => "0000000000000000000000000000000000001000000000000000000000000000",
	shared_arith => "off")
-- pragma translate_on
PORT MAP (
	dataa => \fluxo_dados|regIFID1|ALT_INV_DOUT\(27),
	datab => \fluxo_dados|regIFID1|ALT_INV_DOUT\(31),
	datac => \fluxo_dados|regIFID1|ALT_INV_DOUT\(28),
	datad => \fluxo_dados|regIFID1|ALT_INV_DOUT\(26),
	datae => \fluxo_dados|regIFID1|ALT_INV_DOUT\(29),
	dataf => \fluxo_dados|ULA|ALT_INV_flag_zero~combout\,
	combout => \fluxo_dados|monitora_flag_z~combout\);
END structure;


