Fitter report for dsi_controller_test
Sun Mar 31 22:49:49 2019
Quartus Prime Version 18.0.0 Build 614 04/24/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Fitter Resource Usage Summary
  8. Input Pins
  9. Output Pins
 10. I/O Bank Usage
 11. All Package Pins
 12. PLL Summary
 13. PLL Usage
 14. I/O Assignment Warnings
 15. Fitter Resource Utilization by Entity
 16. Delay Chain Summary
 17. Pad To Core Delay Chain Fanout
 18. Control Signals
 19. Non-Global High Fan-Out Signals
 20. Fitter RAM Summary
 21. Fitter DSP Block Usage Summary
 22. DSP Block Details
 23. I/O Rules Summary
 24. I/O Rules Details
 25. I/O Rules Matrix
 26. Fitter Device Options
 27. Operating Settings and Conditions
 28. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Failed - Sun Mar 31 22:49:49 2019           ;
; Quartus Prime Version              ; 18.0.0 Build 614 04/24/2018 SJ Lite Edition ;
; Revision Name                      ; dsi_controller_test                         ;
; Top-level Entity Name              ; top_level_system                            ;
; Family                             ; MAX 10                                      ;
; Device                             ; 10M50DAF484C6GES                            ;
; Timing Models                      ; Preliminary                                 ;
; Total logic elements               ; 7,633 / 49,760 ( 15 % )                     ;
;     Total combinational functions  ; 5,973 / 49,760 ( 12 % )                     ;
;     Dedicated logic registers      ; 4,270 / 49,760 ( 9 % )                      ;
; Total registers                    ; 4280                                        ;
; Total pins                         ; 23 / 360 ( 6 % )                            ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 1,146,408 / 1,677,312 ( 68 % )              ;
; Embedded Multiplier 9-bit elements ; 6 / 288 ( 2 % )                             ;
; Total PLLs                         ; 1 / 4 ( 25 % )                              ;
; UFM blocks                         ; 0 / 1 ( 0 % )                               ;
; ADC blocks                         ; 0 / 2 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 10M50DAF484C6GES                      ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                   ;
+---------------------+------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]    ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+------------------+----------------------------+--------------------------+
; Placement (by node) ;                  ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 ) ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 ) ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;                     ;                  ;                            ;                          ;
; Routing (by net)    ;                  ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 ) ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 ) ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; pzdyqx:nabboc                  ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; pzdyqx:nabboc                  ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                ;
+---------------------------------------------+--------------------------------+
; Resource                                    ; Usage                          ;
+---------------------------------------------+--------------------------------+
; Total logic elements                        ; 7,633 / 49,760 ( 15 % )        ;
;     -- Combinational with no register       ; 3363                           ;
;     -- Register only                        ; 1660                           ;
;     -- Combinational with a register        ; 2610                           ;
;                                             ;                                ;
; Logic element usage by number of LUT inputs ;                                ;
;     -- 4 input functions                    ; 3122                           ;
;     -- 3 input functions                    ; 1529                           ;
;     -- <=2 input functions                  ; 1322                           ;
;     -- Register only                        ; 1660                           ;
;                                             ;                                ;
; Logic elements by mode                      ;                                ;
;     -- normal mode                          ; 5271                           ;
;     -- arithmetic mode                      ; 702                            ;
;                                             ;                                ;
; Total registers*                            ; 4,280 / 51,509 ( 8 % )         ;
;     -- Dedicated logic registers            ; 4,270 / 49,760 ( 9 % )         ;
;     -- I/O registers                        ; 10 / 1,749 ( < 1 % )           ;
;                                             ;                                ;
; Total LABs                                  ; Not available                  ;
; Virtual pins                                ; 0                              ;
; I/O pins                                    ; 23 / 360 ( 6 % )               ;
;     -- Clock pins                           ; 0 / 8 ( 0 % )                  ;
;     -- Dedicated input pins                 ; 0 / 1 ( 0 % )                  ;
;                                             ;                                ;
; M9Ks                                        ; 153 / 182 ( 84 % )             ;
; UFM blocks                                  ; 0 / 1 ( 0 % )                  ;
; ADC blocks                                  ; 0 / 2 ( 0 % )                  ;
; Total block memory bits                     ; 1,146,408 / 1,677,312 ( 68 % ) ;
; Total block memory implementation bits      ; 1,410,048 / 1,677,312 ( 84 % ) ;
; Embedded Multiplier 9-bit elements          ; 6 / 288 ( 2 % )                ;
; PLLs                                        ; 1 / 4 ( 25 % )                 ;
; Global signals                              ; 0                              ;
;     -- Global clocks                        ; 0 / 20 ( 0 % )                 ;
; JTAGs                                       ; 1 / 1 ( 100 % )                ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                  ;
; Remote update blocks                        ; 0 / 1 ( 0 % )                  ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )                  ;
; Impedance control blocks                    ; 0 / 1 ( 0 % )                  ;
; Maximum fan-out                             ; 4702                           ;
; Highest non-global fan-out                  ; 3485                           ;
; Total fan-out                               ; 42788                          ;
; Average fan-out                             ; 3.96                           ;
+---------------------------------------------+--------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                              ;
+--------------------------------+------------+----------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name                           ; Pin #      ; I/O Bank ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+--------------------------------+------------+----------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; altpll_0_areset_conduit_export ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; clk_clk                        ; Unassigned ; --       ; 42                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; reset_reset_n                  ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
+--------------------------------+------------+----------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+---------------------------------------------------------+------------+----------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+---------------------------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name                                                    ; Pin #      ; I/O Bank ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard                    ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------------------------------------------------+------------+----------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+---------------------------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; dsi_tx_controller_0_dsi_interface_dphy_clk_hs_out_n     ; Unassigned ; --       ; yes             ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; Differential 1.8-V HSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dsi_tx_controller_0_dsi_interface_dphy_clk_hs_out_p     ; Unassigned ; --       ; yes             ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; Differential 1.8-V HSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dsi_tx_controller_0_dsi_interface_dphy_clk_lp_out_n     ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dsi_tx_controller_0_dsi_interface_dphy_clk_lp_out_p     ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dsi_tx_controller_0_dsi_interface_dphy_data_hs_out_n[0] ; Unassigned ; --       ; yes             ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; Differential 1.8-V HSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dsi_tx_controller_0_dsi_interface_dphy_data_hs_out_n[1] ; Unassigned ; --       ; yes             ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; Differential 1.8-V HSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dsi_tx_controller_0_dsi_interface_dphy_data_hs_out_n[2] ; Unassigned ; --       ; yes             ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; Differential 1.8-V HSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dsi_tx_controller_0_dsi_interface_dphy_data_hs_out_n[3] ; Unassigned ; --       ; yes             ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; Differential 1.8-V HSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dsi_tx_controller_0_dsi_interface_dphy_data_hs_out_p[0] ; Unassigned ; --       ; yes             ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; Differential 1.8-V HSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dsi_tx_controller_0_dsi_interface_dphy_data_hs_out_p[1] ; Unassigned ; --       ; yes             ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; Differential 1.8-V HSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dsi_tx_controller_0_dsi_interface_dphy_data_hs_out_p[2] ; Unassigned ; --       ; yes             ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; Differential 1.8-V HSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dsi_tx_controller_0_dsi_interface_dphy_data_hs_out_p[3] ; Unassigned ; --       ; yes             ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; Differential 1.8-V HSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dsi_tx_controller_0_dsi_interface_dphy_data_lp_out_n[0] ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dsi_tx_controller_0_dsi_interface_dphy_data_lp_out_n[1] ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dsi_tx_controller_0_dsi_interface_dphy_data_lp_out_n[2] ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dsi_tx_controller_0_dsi_interface_dphy_data_lp_out_n[3] ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dsi_tx_controller_0_dsi_interface_dphy_data_lp_out_p[0] ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dsi_tx_controller_0_dsi_interface_dphy_data_lp_out_p[1] ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dsi_tx_controller_0_dsi_interface_dphy_data_lp_out_p[2] ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dsi_tx_controller_0_dsi_interface_dphy_data_lp_out_p[3] ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+---------------------------------------------------------+------------+----------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+---------------------------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------+
; I/O Bank Usage                                           ;
+----------+----------------+---------------+--------------+
; I/O Bank ; Usage          ; VCCIO Voltage ; VREF Voltage ;
+----------+----------------+---------------+--------------+
; 1A       ; 0 / 16 ( 0 % ) ; 2.5V          ; --           ;
; 1B       ; 0 / 24 ( 0 % ) ; 2.5V          ; --           ;
; 2        ; 0 / 36 ( 0 % ) ; 2.5V          ; --           ;
; 3        ; 0 / 48 ( 0 % ) ; 2.5V          ; --           ;
; 4        ; 0 / 48 ( 0 % ) ; 2.5V          ; --           ;
; 5        ; 0 / 40 ( 0 % ) ; 2.5V          ; --           ;
; 6        ; 0 / 60 ( 0 % ) ; 2.5V          ; --           ;
; 7        ; 0 / 52 ( 0 % ) ; 2.5V          ; --           ;
; 8        ; 0 / 36 ( 0 % ) ; 2.5V          ; --           ;
; Unknown  ; 31             ; --            ;              ;
+----------+----------------+---------------+--------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                             ;
+----------+------------+----------+---------------------------------+-------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.  ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+-------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 483        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 475        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 473        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 471        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 445        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 447        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 449        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 439        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 437        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 435        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 433        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 425        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 421        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A17      ; 407        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 405        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 403        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ; 401        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ; 371        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; A22      ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA2      ; 135        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA3      ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; AA5      ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA7      ; 158        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 165        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ; 180        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA12     ; 182        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA13     ; 197        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA14     ; 201        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 205        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 211        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 212        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; AA19     ; 217        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 227        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 245        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ; 247        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ; 145        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB3      ; 147        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 159        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ; 161        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB7      ; 163        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 167        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 171        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 177        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 179        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB12     ; 181        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB13     ; 183        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 199        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 203        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 209        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 241        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 213        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 215        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ; 225        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB22     ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 495        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B2       ; 493        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B3       ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; B7       ; 469        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 451        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; B10      ; 448        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 443        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 441        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; B14      ; 427        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B17      ; 402        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; B19      ; 399        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ; 369        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B21      ; 367        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B22      ; 365        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 33         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; C2       ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C3       ; 497        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 487        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 489        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 467        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 465        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 450        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 442        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ; 440        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ; 436        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 426        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ; 424        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 416        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 391        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 400        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 397        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 357        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 347        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 343        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 35         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 31         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ; 29         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D4       ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 496        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 479        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D8       ; 472        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 474        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; D12      ; 438        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ; 431        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 428        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 404        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; D17      ; 389        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 385        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D19      ; 359        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D20      ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; D21      ; 345        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; D22      ; 341        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 41         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ; 3          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 1          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ;            ;          ; NC                              ;       ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 498        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; E8       ; 488        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 478        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 466        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 464        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ; 406        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 390        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ; 388        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ; 366        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E18      ; 387        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E19      ; 352        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E20      ; 355        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E21      ; 335        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 333        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 47         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 43         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 7          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 2          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F5       ; 0          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; NC                              ;       ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ; 490        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 494        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ;            ; 8        ; VCCIO8                          ; power ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F10      ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ; 8        ; VCCIO8                          ; power ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; 7        ; VCCIO7                          ; power ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; F14      ;            ; 7        ; VCCIO7                          ; power ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F15      ; 398        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ; 396        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 364        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ; 354        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F19      ; 353        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F20      ; 342        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 340        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 331        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 45         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 34         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G3       ; 11         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 5          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ;            ;          ; ANAIN1                          ;       ;              ;         ; --         ;                 ; --       ; --           ;
; G6       ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCD_PLL3                       ; power ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; G9       ; 492        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G10      ;            ; 8        ; VCCIO8                          ; power ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G11      ;            ; 8        ; VCCIO8                          ; power ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G12      ;            ; 7        ; VCCIO7                          ; power ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G13      ;            ; 7        ; VCCIO7                          ; power ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G14      ;            ; 7        ; VCCIO7                          ; power ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; G16      ;            ;          ; VCCD_PLL2                       ; power ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G17      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; G19      ; 330        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G20      ; 328        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G21      ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; G22      ; 329        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 44         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 32         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H3       ; 10         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 9          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ;            ;          ; REFGND                          ;       ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; ADC_VREF                        ;       ;              ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ; --       ; VCCA_ADC                        ; power ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H8       ;            ; --       ; VCCA3                           ; power ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H9       ; 482        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H10      ; 480        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ; 470        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ; 444        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 420        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ;            ; --       ; VCCA2                           ; power ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H16      ;            ; 6        ; VCCIO6                          ; power ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H17      ; 384        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H19      ; 372        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H20      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 323        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H22      ; 321        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 46         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ; 15         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 8          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; ANAIN2                          ;       ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; VCCINT                          ; power ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J8       ; 4          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J9       ; 6          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J10      ; 468        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J11      ; 446        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J12      ; 434        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J13      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ; 368        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; J17      ;            ; 6        ; VCCIO6                          ; power ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J18      ; 362        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J19      ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; J20      ; 373        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J21      ; 327        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J22      ; 325        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 49         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 37         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ; 13         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ; 12         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 14         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K7       ;            ; 1A       ; VCCIO1A                         ; power ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K8       ; 28         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ; 30         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                             ; power ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                             ; power ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ; 356        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K15      ; 358        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ;            ; 6        ; VCCIO6                          ; power ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K17      ;            ; 6        ; VCCIO6                          ; power ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K18      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K20      ; 363        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K21      ; 326        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 324        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 51         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 39         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ;            ;          ; DNU                             ;       ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ; 1A       ; VCCIO1A                         ; power ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L7       ;            ; 1B       ; VCCIO1B                         ; power ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L8       ; 40         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ; 42         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L10      ;            ; --       ; VCC                             ; power ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ; --       ; VCC                             ; power ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                             ; power ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ; 344        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L15      ; 346        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ;            ; 6        ; VCCIO6                          ; power ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 350        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L19      ; 349        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L20      ; 351        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L21      ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; L22      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ; 50         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 48         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 38         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ;            ; 1B       ; VCCIO1B                         ; power ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M7       ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M10      ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                             ; power ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ; --       ; VCC                             ; power ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                             ; power ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ; 334        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M15      ; 332        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ; 6        ; VCCIO6                          ; power ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M18      ; 348        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M19      ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; M20      ; 337        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 312        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N4       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N5       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ;            ; 2        ; VCCIO2                          ; power ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N7       ;            ; 2        ; VCCIO2                          ; power ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N8       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N10      ;            ; --       ; VCC                             ; power ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                             ; power ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ; 320        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 322        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ;            ; 5        ; VCCIO5                          ; power ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N17      ;            ; 6        ; VCCIO6                          ; power ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N18      ; 336        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 338        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 339        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 313        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 307        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; P3       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 57         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; P7       ;            ; 2        ; VCCIO2                          ; power ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 96         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P9       ; 142        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P11      ; 166        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P12      ; 178        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P13      ; 198        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P14      ; 306        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ;            ; 5        ; VCCIO5                          ; power ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; P18      ; 310        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P19      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P20      ; 311        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P21      ; 305        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ; 121        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 123        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R5       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ;            ; 2        ; VCCIO2                          ; power ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R7       ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ;            ; --       ; VCCA1                           ; power ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R9       ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 152        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 164        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 196        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 294        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R15      ; 292        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R16      ;            ; 5        ; VCCIO5                          ; power ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R17      ;            ; 5        ; VCCIO5                          ; power ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R18      ; 308        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; R20      ; 299        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; R22      ; 301        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T2       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T3       ; 88         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; T5       ; 120        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ; 122        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T7       ;            ;          ; VCCD_PLL1                       ; power ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T8       ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; T9       ;            ; 3        ; VCCIO3                          ; power ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T10      ;            ; 3        ; VCCIO3                          ; power ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T11      ;            ; 3        ; VCCIO3                          ; power ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T12      ;            ; 4        ; VCCIO4                          ; power ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T13      ;            ; 4        ; VCCIO4                          ; power ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ; --       ; VCCA4                           ; power ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ; 5        ; VCCIO5                          ; power ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T18      ; 298        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ; 296        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T20      ; 297        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T21      ; 293        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 295        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U1       ; 89         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 90         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ; 93         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U4       ; 92         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U5       ; 94         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U6       ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U7       ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ;            ; 3        ; VCCIO3                          ; power ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U9       ;            ; 3        ; VCCIO3                          ; power ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; U11      ;            ; 4        ; VCCIO4                          ; power ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U12      ;            ; 4        ; VCCIO4                          ; power ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ; 4        ; VCCIO4                          ; power ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U15      ; 208        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCD_PLL4                       ; power ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 246        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U18      ; 244        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U19      ; 282        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 290        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 300        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 302        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 91         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; V3       ; 95         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V5       ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ; 136        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 138        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 160        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V10      ; 162        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V13      ; 192        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 216        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V17      ; 242        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V18      ; 280        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V19      ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; V20      ; 288        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V21      ; 289        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 291        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 97         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 99         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ; 134        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W4       ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W5       ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W6       ; 126        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 148        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 150        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ; 144        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W10      ; 146        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W11      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W12      ; 193        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W13      ; 195        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 194        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W15      ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W17      ; 240        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ; 226        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W19      ; 284        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W20      ; 286        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; W22      ; 283        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y2       ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y3       ; 149        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 151        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y5       ; 137        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y6       ; 139        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 141        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 143        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 168        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y12      ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 200        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 202        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ;            ;          ; GND                             ; gnd   ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 207        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y17      ; 214        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ; 219        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y19      ; 224        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y20      ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y21      ; 287        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 281        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;       ;              ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+---------------------------------+-------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                       ;
+-------------------------------+-----------------------------------------------------------------------------------+
; Name                          ; top_level_system_altpll_0:altpll_0|top_level_system_altpll_0_altpll_m2t2:sd1|pll7 ;
+-------------------------------+-----------------------------------------------------------------------------------+
; SDC pin name                  ; altpll_0|sd1|pll7                                                                 ;
; PLL mode                      ; Normal                                                                            ;
; Compensate clock              ; clock0                                                                            ;
; Compensated input/output pins ; --                                                                                ;
; Switchover type               ; --                                                                                ;
; Input frequency 0             ; 50.0 MHz                                                                          ;
; Input frequency 1             ; --                                                                                ;
; Nominal PFD frequency         ; 50.0 MHz                                                                          ;
; Nominal VCO frequency         ; 600.0 MHz                                                                         ;
; VCO post scale K counter      ; 2                                                                                 ;
; VCO frequency control         ; Auto                                                                              ;
; VCO phase shift step          ; 208 ps                                                                            ;
; VCO multiply                  ; --                                                                                ;
; VCO divide                    ; --                                                                                ;
; Freq min lock                 ; 25.0 MHz                                                                          ;
; Freq max lock                 ; 54.18 MHz                                                                         ;
; M VCO Tap                     ; 0                                                                                 ;
; M Initial                     ; 1                                                                                 ;
; M value                       ; 12                                                                                ;
; N value                       ; 1                                                                                 ;
; Charge pump current           ; setting 1                                                                         ;
; Loop filter resistance        ; setting 27                                                                        ;
; Loop filter capacitance       ; setting 0                                                                         ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                                ;
; Bandwidth type                ; Medium                                                                            ;
; Real time reconfigurable      ; Off                                                                               ;
; Scan chain MIF file           ; --                                                                                ;
; Preserve PLL counter order    ; Off                                                                               ;
; PLL location                  ; Unassigned                                                                        ;
; Inclk0 signal                 ; clk_clk                                                                           ;
; Inclk1 signal                 ; --                                                                                ;
; Inclk0 signal type            ; Dedicated Pin                                                                     ;
; Inclk1 signal type            ; --                                                                                ;
+-------------------------------+-----------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                        ;
+-----------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+--------------------------+
; Name                                                                                          ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name             ;
+-----------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+--------------------------+
; top_level_system_altpll_0:altpll_0|top_level_system_altpll_0_altpll_m2t2:sd1|wire_pll7_clk[0] ; clock0       ; 3    ; 1   ; 150.0 MHz        ; 0 (0 ps)    ; 11.25 (208 ps)   ; 50/50      ; C0      ; 4             ; 2/2 Even   ; --            ; 1       ; 0       ; altpll_0|sd1|pll7|clk[0] ;
; top_level_system_altpll_0:altpll_0|top_level_system_altpll_0_altpll_m2t2:sd1|wire_pll7_clk[1] ; clock1       ; 3    ; 2   ; 75.0 MHz         ; 0 (0 ps)    ; 5.63 (208 ps)    ; 50/50      ; C1      ; 8             ; 4/4 Even   ; --            ; 1       ; 0       ; altpll_0|sd1|pll7|clk[1] ;
; top_level_system_altpll_0:altpll_0|top_level_system_altpll_0_altpll_m2t2:sd1|wire_pll7_clk[2] ; clock2       ; 6    ; 1   ; 300.0 MHz        ; 0 (0 ps)    ; 22.50 (208 ps)   ; 50/50      ; C2      ; 2             ; 1/1 Even   ; --            ; 1       ; 0       ; altpll_0|sd1|pll7|clk[2] ;
; top_level_system_altpll_0:altpll_0|top_level_system_altpll_0_altpll_m2t2:sd1|wire_pll7_clk[3] ; clock3       ; 6    ; 1   ; 300.0 MHz        ; 90 (833 ps) ; 22.50 (208 ps)   ; 50/50      ; C3      ; 2             ; 1/1 Even   ; --            ; 1       ; 4       ; altpll_0|sd1|pll7|clk[3] ;
; top_level_system_altpll_0:altpll_0|top_level_system_altpll_0_altpll_m2t2:sd1|wire_pll7_clk[4] ; clock4       ; 3    ; 2   ; 75.0 MHz         ; 0 (0 ps)    ; 5.63 (208 ps)    ; 19/81      ; C4      ; 8             ; 2/6 Odd    ; --            ; 1       ; 0       ; altpll_0|sd1|pll7|clk[4] ;
+-----------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+--------------------------+


+------------------------------------------------------------------------------------------------+
; I/O Assignment Warnings                                                                        ;
+---------------------------------------------------------+--------------------------------------+
; Pin Name                                                ; Reason                               ;
+---------------------------------------------------------+--------------------------------------+
; dsi_tx_controller_0_dsi_interface_dphy_data_hs_out_p[0] ; Missing drive strength and slew rate ;
; dsi_tx_controller_0_dsi_interface_dphy_data_hs_out_p[1] ; Missing drive strength and slew rate ;
; dsi_tx_controller_0_dsi_interface_dphy_data_hs_out_p[2] ; Missing drive strength and slew rate ;
; dsi_tx_controller_0_dsi_interface_dphy_data_hs_out_p[3] ; Missing drive strength and slew rate ;
; dsi_tx_controller_0_dsi_interface_dphy_data_hs_out_n[0] ; Missing drive strength and slew rate ;
; dsi_tx_controller_0_dsi_interface_dphy_data_hs_out_n[1] ; Missing drive strength and slew rate ;
; dsi_tx_controller_0_dsi_interface_dphy_data_hs_out_n[2] ; Missing drive strength and slew rate ;
; dsi_tx_controller_0_dsi_interface_dphy_data_hs_out_n[3] ; Missing drive strength and slew rate ;
; dsi_tx_controller_0_dsi_interface_dphy_data_lp_out_p[0] ; Incomplete set of assignments        ;
; dsi_tx_controller_0_dsi_interface_dphy_data_lp_out_p[1] ; Incomplete set of assignments        ;
; dsi_tx_controller_0_dsi_interface_dphy_data_lp_out_p[2] ; Incomplete set of assignments        ;
; dsi_tx_controller_0_dsi_interface_dphy_data_lp_out_p[3] ; Incomplete set of assignments        ;
; dsi_tx_controller_0_dsi_interface_dphy_data_lp_out_n[0] ; Incomplete set of assignments        ;
; dsi_tx_controller_0_dsi_interface_dphy_data_lp_out_n[1] ; Incomplete set of assignments        ;
; dsi_tx_controller_0_dsi_interface_dphy_data_lp_out_n[2] ; Incomplete set of assignments        ;
; dsi_tx_controller_0_dsi_interface_dphy_data_lp_out_n[3] ; Incomplete set of assignments        ;
; dsi_tx_controller_0_dsi_interface_dphy_clk_hs_out_p     ; Missing drive strength and slew rate ;
; dsi_tx_controller_0_dsi_interface_dphy_clk_hs_out_n     ; Missing drive strength and slew rate ;
; dsi_tx_controller_0_dsi_interface_dphy_clk_lp_out_p     ; Incomplete set of assignments        ;
; dsi_tx_controller_0_dsi_interface_dphy_clk_lp_out_n     ; Incomplete set of assignments        ;
; altpll_0_areset_conduit_export                          ; Incomplete set of assignments        ;
; clk_clk                                                 ; Incomplete set of assignments        ;
; reset_reset_n                                           ; Incomplete set of assignments        ;
+---------------------------------------------------------+--------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------+------------------+
; Compilation Hierarchy Node                                                                                                              ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; UFM Blocks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; ADC blocks ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; Entity Name                                              ; Library Name     ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------+------------------+
; |top_level_system                                                                                                                       ; 0 (0)       ; 4270 (0)                  ; 10 (10)       ; 1146408     ; 1          ; 6            ; 0       ; 3         ; 23   ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; top_level_system                                         ; top_level_system ;
;    |altera_reset_controller:rst_controller_001|                                                                                         ; 0 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|altera_reset_controller:rst_controller_001                                                                                                                                                                                                                                                                                                                                                                                                                      ; altera_reset_controller                                  ; top_level_system ;
;       |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                      ; 0 (0)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                                                                           ; altera_reset_synchronizer                                ; top_level_system ;
;    |altera_reset_controller:rst_controller_002|                                                                                         ; 0 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|altera_reset_controller:rst_controller_002                                                                                                                                                                                                                                                                                                                                                                                                                      ; altera_reset_controller                                  ; top_level_system ;
;       |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                      ; 0 (0)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                                                                           ; altera_reset_synchronizer                                ; top_level_system ;
;    |altera_reset_controller:rst_controller|                                                                                             ; 0 (0)       ; 16 (10)                   ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                                                                                                                                          ; altera_reset_controller                                  ; top_level_system ;
;       |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                                                  ; 0 (0)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                                                                                                           ; altera_reset_synchronizer                                ; top_level_system ;
;       |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                      ; 0 (0)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                                                                               ; altera_reset_synchronizer                                ; top_level_system ;
;    |avl_st_video_2_avl_st_top:avl_st_vid_2_st_0|                                                                                        ; 0 (0)       ; 60 (47)                   ; 0 (0)         ; 128         ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|avl_st_video_2_avl_st_top:avl_st_vid_2_st_0                                                                                                                                                                                                                                                                                                                                                                                                                     ; avl_st_video_2_avl_st_top                                ; top_level_system ;
;       |altera_generic_fifo:fifo_34x4_0|                                                                                                 ; 0 (0)       ; 13 (0)                    ; 0 (0)         ; 128         ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|avl_st_video_2_avl_st_top:avl_st_vid_2_st_0|altera_generic_fifo:fifo_34x4_0                                                                                                                                                                                                                                                                                                                                                                                     ; altera_generic_fifo                                      ; top_level_system ;
;          |scfifo:scfifo_component|                                                                                                      ; 0 (0)       ; 13 (0)                    ; 0 (0)         ; 128         ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|avl_st_video_2_avl_st_top:avl_st_vid_2_st_0|altera_generic_fifo:fifo_34x4_0|scfifo:scfifo_component                                                                                                                                                                                                                                                                                                                                                             ; scfifo                                                   ; work             ;
;             |scfifo_ctf1:auto_generated|                                                                                                ; 0 (0)       ; 13 (0)                    ; 0 (0)         ; 128         ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|avl_st_video_2_avl_st_top:avl_st_vid_2_st_0|altera_generic_fifo:fifo_34x4_0|scfifo:scfifo_component|scfifo_ctf1:auto_generated                                                                                                                                                                                                                                                                                                                                  ; scfifo_ctf1                                              ; work             ;
;                |a_dpfifo_rn71:dpfifo|                                                                                                   ; 0 (0)       ; 13 (8)                    ; 0 (0)         ; 128         ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|avl_st_video_2_avl_st_top:avl_st_vid_2_st_0|altera_generic_fifo:fifo_34x4_0|scfifo:scfifo_component|scfifo_ctf1:auto_generated|a_dpfifo_rn71:dpfifo                                                                                                                                                                                                                                                                                                             ; a_dpfifo_rn71                                            ; work             ;
;                   |altsyncram_fuc1:FIFOram|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|avl_st_video_2_avl_st_top:avl_st_vid_2_st_0|altera_generic_fifo:fifo_34x4_0|scfifo:scfifo_component|scfifo_ctf1:auto_generated|a_dpfifo_rn71:dpfifo|altsyncram_fuc1:FIFOram                                                                                                                                                                                                                                                                                     ; altsyncram_fuc1                                          ; work             ;
;                   |cntr_i2b:rd_ptr_msb|                                                                                                 ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|avl_st_video_2_avl_st_top:avl_st_vid_2_st_0|altera_generic_fifo:fifo_34x4_0|scfifo:scfifo_component|scfifo_ctf1:auto_generated|a_dpfifo_rn71:dpfifo|cntr_i2b:rd_ptr_msb                                                                                                                                                                                                                                                                                         ; cntr_i2b                                                 ; work             ;
;                   |cntr_j2b:wr_ptr|                                                                                                     ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|avl_st_video_2_avl_st_top:avl_st_vid_2_st_0|altera_generic_fifo:fifo_34x4_0|scfifo:scfifo_component|scfifo_ctf1:auto_generated|a_dpfifo_rn71:dpfifo|cntr_j2b:wr_ptr                                                                                                                                                                                                                                                                                             ; cntr_j2b                                                 ; work             ;
;                   |cntr_v27:usedw_counter|                                                                                              ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|avl_st_video_2_avl_st_top:avl_st_vid_2_st_0|altera_generic_fifo:fifo_34x4_0|scfifo:scfifo_component|scfifo_ctf1:auto_generated|a_dpfifo_rn71:dpfifo|cntr_v27:usedw_counter                                                                                                                                                                                                                                                                                      ; cntr_v27                                                 ; work             ;
;    |dsi_tx_top:dsi_tx_controller_0|                                                                                                     ; 0 (0)       ; 1228 (0)                  ; 0 (0)         ; 33960       ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0                                                                                                                                                                                                                                                                                                                                                                                                                                  ; dsi_tx_top                                               ; top_level_system ;
;       |altera_generic_fifo:fifo_9x32|                                                                                                   ; 0 (0)       ; 25 (0)                    ; 0 (0)         ; 288         ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|altera_generic_fifo:fifo_9x32                                                                                                                                                                                                                                                                                                                                                                                                    ; altera_generic_fifo                                      ; top_level_system ;
;          |scfifo:scfifo_component|                                                                                                      ; 0 (0)       ; 25 (0)                    ; 0 (0)         ; 288         ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|altera_generic_fifo:fifo_9x32|scfifo:scfifo_component                                                                                                                                                                                                                                                                                                                                                                            ; scfifo                                                   ; work             ;
;             |scfifo_itf1:auto_generated|                                                                                                ; 0 (0)       ; 25 (0)                    ; 0 (0)         ; 288         ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|altera_generic_fifo:fifo_9x32|scfifo:scfifo_component|scfifo_itf1:auto_generated                                                                                                                                                                                                                                                                                                                                                 ; scfifo_itf1                                              ; work             ;
;                |a_dpfifo_1o71:dpfifo|                                                                                                   ; 0 (0)       ; 25 (11)                   ; 0 (0)         ; 288         ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|altera_generic_fifo:fifo_9x32|scfifo:scfifo_component|scfifo_itf1:auto_generated|a_dpfifo_1o71:dpfifo                                                                                                                                                                                                                                                                                                                            ; a_dpfifo_1o71                                            ; work             ;
;                   |altsyncram_ruc1:FIFOram|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 288         ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|altera_generic_fifo:fifo_9x32|scfifo:scfifo_component|scfifo_itf1:auto_generated|a_dpfifo_1o71:dpfifo|altsyncram_ruc1:FIFOram                                                                                                                                                                                                                                                                                                    ; altsyncram_ruc1                                          ; work             ;
;                   |cntr_237:usedw_counter|                                                                                              ; 0 (0)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|altera_generic_fifo:fifo_9x32|scfifo:scfifo_component|scfifo_itf1:auto_generated|a_dpfifo_1o71:dpfifo|cntr_237:usedw_counter                                                                                                                                                                                                                                                                                                     ; cntr_237                                                 ; work             ;
;                   |cntr_l2b:rd_ptr_msb|                                                                                                 ; 0 (0)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|altera_generic_fifo:fifo_9x32|scfifo:scfifo_component|scfifo_itf1:auto_generated|a_dpfifo_1o71:dpfifo|cntr_l2b:rd_ptr_msb                                                                                                                                                                                                                                                                                                        ; cntr_l2b                                                 ; work             ;
;                   |cntr_m2b:wr_ptr|                                                                                                     ; 0 (0)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|altera_generic_fifo:fifo_9x32|scfifo:scfifo_component|scfifo_itf1:auto_generated|a_dpfifo_1o71:dpfifo|cntr_m2b:wr_ptr                                                                                                                                                                                                                                                                                                            ; cntr_m2b                                                 ; work             ;
;       |altera_generic_fifo:lanes_fifo[1].fifo_8x32_inst|                                                                                ; 0 (0)       ; 25 (0)                    ; 0 (0)         ; 256         ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|altera_generic_fifo:lanes_fifo[1].fifo_8x32_inst                                                                                                                                                                                                                                                                                                                                                                                 ; altera_generic_fifo                                      ; top_level_system ;
;          |scfifo:scfifo_component|                                                                                                      ; 0 (0)       ; 25 (0)                    ; 0 (0)         ; 256         ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|altera_generic_fifo:lanes_fifo[1].fifo_8x32_inst|scfifo:scfifo_component                                                                                                                                                                                                                                                                                                                                                         ; scfifo                                                   ; work             ;
;             |scfifo_htf1:auto_generated|                                                                                                ; 0 (0)       ; 25 (0)                    ; 0 (0)         ; 256         ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|altera_generic_fifo:lanes_fifo[1].fifo_8x32_inst|scfifo:scfifo_component|scfifo_htf1:auto_generated                                                                                                                                                                                                                                                                                                                              ; scfifo_htf1                                              ; work             ;
;                |a_dpfifo_0o71:dpfifo|                                                                                                   ; 0 (0)       ; 25 (11)                   ; 0 (0)         ; 256         ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|altera_generic_fifo:lanes_fifo[1].fifo_8x32_inst|scfifo:scfifo_component|scfifo_htf1:auto_generated|a_dpfifo_0o71:dpfifo                                                                                                                                                                                                                                                                                                         ; a_dpfifo_0o71                                            ; work             ;
;                   |altsyncram_puc1:FIFOram|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|altera_generic_fifo:lanes_fifo[1].fifo_8x32_inst|scfifo:scfifo_component|scfifo_htf1:auto_generated|a_dpfifo_0o71:dpfifo|altsyncram_puc1:FIFOram                                                                                                                                                                                                                                                                                 ; altsyncram_puc1                                          ; work             ;
;                   |cntr_237:usedw_counter|                                                                                              ; 0 (0)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|altera_generic_fifo:lanes_fifo[1].fifo_8x32_inst|scfifo:scfifo_component|scfifo_htf1:auto_generated|a_dpfifo_0o71:dpfifo|cntr_237:usedw_counter                                                                                                                                                                                                                                                                                  ; cntr_237                                                 ; work             ;
;                   |cntr_l2b:rd_ptr_msb|                                                                                                 ; 0 (0)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|altera_generic_fifo:lanes_fifo[1].fifo_8x32_inst|scfifo:scfifo_component|scfifo_htf1:auto_generated|a_dpfifo_0o71:dpfifo|cntr_l2b:rd_ptr_msb                                                                                                                                                                                                                                                                                     ; cntr_l2b                                                 ; work             ;
;                   |cntr_m2b:wr_ptr|                                                                                                     ; 0 (0)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|altera_generic_fifo:lanes_fifo[1].fifo_8x32_inst|scfifo:scfifo_component|scfifo_htf1:auto_generated|a_dpfifo_0o71:dpfifo|cntr_m2b:wr_ptr                                                                                                                                                                                                                                                                                         ; cntr_m2b                                                 ; work             ;
;       |altera_generic_fifo:lanes_fifo[2].fifo_8x32_inst|                                                                                ; 0 (0)       ; 25 (0)                    ; 0 (0)         ; 256         ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|altera_generic_fifo:lanes_fifo[2].fifo_8x32_inst                                                                                                                                                                                                                                                                                                                                                                                 ; altera_generic_fifo                                      ; top_level_system ;
;          |scfifo:scfifo_component|                                                                                                      ; 0 (0)       ; 25 (0)                    ; 0 (0)         ; 256         ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|altera_generic_fifo:lanes_fifo[2].fifo_8x32_inst|scfifo:scfifo_component                                                                                                                                                                                                                                                                                                                                                         ; scfifo                                                   ; work             ;
;             |scfifo_htf1:auto_generated|                                                                                                ; 0 (0)       ; 25 (0)                    ; 0 (0)         ; 256         ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|altera_generic_fifo:lanes_fifo[2].fifo_8x32_inst|scfifo:scfifo_component|scfifo_htf1:auto_generated                                                                                                                                                                                                                                                                                                                              ; scfifo_htf1                                              ; work             ;
;                |a_dpfifo_0o71:dpfifo|                                                                                                   ; 0 (0)       ; 25 (11)                   ; 0 (0)         ; 256         ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|altera_generic_fifo:lanes_fifo[2].fifo_8x32_inst|scfifo:scfifo_component|scfifo_htf1:auto_generated|a_dpfifo_0o71:dpfifo                                                                                                                                                                                                                                                                                                         ; a_dpfifo_0o71                                            ; work             ;
;                   |altsyncram_puc1:FIFOram|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|altera_generic_fifo:lanes_fifo[2].fifo_8x32_inst|scfifo:scfifo_component|scfifo_htf1:auto_generated|a_dpfifo_0o71:dpfifo|altsyncram_puc1:FIFOram                                                                                                                                                                                                                                                                                 ; altsyncram_puc1                                          ; work             ;
;                   |cntr_237:usedw_counter|                                                                                              ; 0 (0)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|altera_generic_fifo:lanes_fifo[2].fifo_8x32_inst|scfifo:scfifo_component|scfifo_htf1:auto_generated|a_dpfifo_0o71:dpfifo|cntr_237:usedw_counter                                                                                                                                                                                                                                                                                  ; cntr_237                                                 ; work             ;
;                   |cntr_l2b:rd_ptr_msb|                                                                                                 ; 0 (0)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|altera_generic_fifo:lanes_fifo[2].fifo_8x32_inst|scfifo:scfifo_component|scfifo_htf1:auto_generated|a_dpfifo_0o71:dpfifo|cntr_l2b:rd_ptr_msb                                                                                                                                                                                                                                                                                     ; cntr_l2b                                                 ; work             ;
;                   |cntr_m2b:wr_ptr|                                                                                                     ; 0 (0)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|altera_generic_fifo:lanes_fifo[2].fifo_8x32_inst|scfifo:scfifo_component|scfifo_htf1:auto_generated|a_dpfifo_0o71:dpfifo|cntr_m2b:wr_ptr                                                                                                                                                                                                                                                                                         ; cntr_m2b                                                 ; work             ;
;       |altera_generic_fifo:lanes_fifo[3].fifo_8x32_inst|                                                                                ; 0 (0)       ; 25 (0)                    ; 0 (0)         ; 256         ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|altera_generic_fifo:lanes_fifo[3].fifo_8x32_inst                                                                                                                                                                                                                                                                                                                                                                                 ; altera_generic_fifo                                      ; top_level_system ;
;          |scfifo:scfifo_component|                                                                                                      ; 0 (0)       ; 25 (0)                    ; 0 (0)         ; 256         ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|altera_generic_fifo:lanes_fifo[3].fifo_8x32_inst|scfifo:scfifo_component                                                                                                                                                                                                                                                                                                                                                         ; scfifo                                                   ; work             ;
;             |scfifo_htf1:auto_generated|                                                                                                ; 0 (0)       ; 25 (0)                    ; 0 (0)         ; 256         ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|altera_generic_fifo:lanes_fifo[3].fifo_8x32_inst|scfifo:scfifo_component|scfifo_htf1:auto_generated                                                                                                                                                                                                                                                                                                                              ; scfifo_htf1                                              ; work             ;
;                |a_dpfifo_0o71:dpfifo|                                                                                                   ; 0 (0)       ; 25 (11)                   ; 0 (0)         ; 256         ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|altera_generic_fifo:lanes_fifo[3].fifo_8x32_inst|scfifo:scfifo_component|scfifo_htf1:auto_generated|a_dpfifo_0o71:dpfifo                                                                                                                                                                                                                                                                                                         ; a_dpfifo_0o71                                            ; work             ;
;                   |altsyncram_puc1:FIFOram|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|altera_generic_fifo:lanes_fifo[3].fifo_8x32_inst|scfifo:scfifo_component|scfifo_htf1:auto_generated|a_dpfifo_0o71:dpfifo|altsyncram_puc1:FIFOram                                                                                                                                                                                                                                                                                 ; altsyncram_puc1                                          ; work             ;
;                   |cntr_237:usedw_counter|                                                                                              ; 0 (0)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|altera_generic_fifo:lanes_fifo[3].fifo_8x32_inst|scfifo:scfifo_component|scfifo_htf1:auto_generated|a_dpfifo_0o71:dpfifo|cntr_237:usedw_counter                                                                                                                                                                                                                                                                                  ; cntr_237                                                 ; work             ;
;                   |cntr_l2b:rd_ptr_msb|                                                                                                 ; 0 (0)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|altera_generic_fifo:lanes_fifo[3].fifo_8x32_inst|scfifo:scfifo_component|scfifo_htf1:auto_generated|a_dpfifo_0o71:dpfifo|cntr_l2b:rd_ptr_msb                                                                                                                                                                                                                                                                                     ; cntr_l2b                                                 ; work             ;
;                   |cntr_m2b:wr_ptr|                                                                                                     ; 0 (0)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|altera_generic_fifo:lanes_fifo[3].fifo_8x32_inst|scfifo:scfifo_component|scfifo_htf1:auto_generated|a_dpfifo_0o71:dpfifo|cntr_m2b:wr_ptr                                                                                                                                                                                                                                                                                         ; cntr_m2b                                                 ; work             ;
;       |dsi_lanes_controller:dsi_lanes_controller_0|                                                                                     ; 0 (0)       ; 428 (9)                   ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|dsi_lanes_controller:dsi_lanes_controller_0                                                                                                                                                                                                                                                                                                                                                                                      ; dsi_lanes_controller                                     ; top_level_system ;
;          |dsi_lane_full:dsi_lane[0].dsi_lane|                                                                                           ; 0 (0)       ; 93 (61)                   ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|dsi_lanes_controller:dsi_lanes_controller_0|dsi_lane_full:dsi_lane[0].dsi_lane                                                                                                                                                                                                                                                                                                                                                   ; dsi_lane_full                                            ; top_level_system ;
;             |dsi_hs_lane:dsi_hs_lane_0|                                                                                                 ; 0 (0)       ; 32 (32)                   ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|dsi_lanes_controller:dsi_lanes_controller_0|dsi_lane_full:dsi_lane[0].dsi_lane|dsi_hs_lane:dsi_hs_lane_0                                                                                                                                                                                                                                                                                                                         ; dsi_hs_lane                                              ; top_level_system ;
;          |dsi_lane_full:dsi_lane[1].dsi_lane|                                                                                           ; 0 (0)       ; 74 (42)                   ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|dsi_lanes_controller:dsi_lanes_controller_0|dsi_lane_full:dsi_lane[1].dsi_lane                                                                                                                                                                                                                                                                                                                                                   ; dsi_lane_full                                            ; top_level_system ;
;             |dsi_hs_lane:dsi_hs_lane_0|                                                                                                 ; 0 (0)       ; 32 (32)                   ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|dsi_lanes_controller:dsi_lanes_controller_0|dsi_lane_full:dsi_lane[1].dsi_lane|dsi_hs_lane:dsi_hs_lane_0                                                                                                                                                                                                                                                                                                                         ; dsi_hs_lane                                              ; top_level_system ;
;          |dsi_lane_full:dsi_lane[2].dsi_lane|                                                                                           ; 0 (0)       ; 74 (42)                   ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|dsi_lanes_controller:dsi_lanes_controller_0|dsi_lane_full:dsi_lane[2].dsi_lane                                                                                                                                                                                                                                                                                                                                                   ; dsi_lane_full                                            ; top_level_system ;
;             |dsi_hs_lane:dsi_hs_lane_0|                                                                                                 ; 0 (0)       ; 32 (32)                   ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|dsi_lanes_controller:dsi_lanes_controller_0|dsi_lane_full:dsi_lane[2].dsi_lane|dsi_hs_lane:dsi_hs_lane_0                                                                                                                                                                                                                                                                                                                         ; dsi_hs_lane                                              ; top_level_system ;
;          |dsi_lane_full:dsi_lane[3].dsi_lane|                                                                                           ; 0 (0)       ; 74 (42)                   ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|dsi_lanes_controller:dsi_lanes_controller_0|dsi_lane_full:dsi_lane[3].dsi_lane                                                                                                                                                                                                                                                                                                                                                   ; dsi_lane_full                                            ; top_level_system ;
;             |dsi_hs_lane:dsi_hs_lane_0|                                                                                                 ; 0 (0)       ; 32 (32)                   ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|dsi_lanes_controller:dsi_lanes_controller_0|dsi_lane_full:dsi_lane[3].dsi_lane|dsi_hs_lane:dsi_hs_lane_0                                                                                                                                                                                                                                                                                                                         ; dsi_hs_lane                                              ; top_level_system ;
;          |dsi_lane_full:dsi_lane_clk|                                                                                                   ; 0 (0)       ; 64 (42)                   ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|dsi_lanes_controller:dsi_lanes_controller_0|dsi_lane_full:dsi_lane_clk                                                                                                                                                                                                                                                                                                                                                           ; dsi_lane_full                                            ; top_level_system ;
;             |dsi_hs_lane:dsi_hs_lane_0|                                                                                                 ; 0 (0)       ; 22 (22)                   ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|dsi_lanes_controller:dsi_lanes_controller_0|dsi_lane_full:dsi_lane_clk|dsi_hs_lane:dsi_hs_lane_0                                                                                                                                                                                                                                                                                                                                 ; dsi_hs_lane                                              ; top_level_system ;
;          |fifo_to_lane_bridge:fifo_to_lane_bridge[0].inst|                                                                              ; 0 (0)       ; 10 (10)                   ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|dsi_lanes_controller:dsi_lanes_controller_0|fifo_to_lane_bridge:fifo_to_lane_bridge[0].inst                                                                                                                                                                                                                                                                                                                                      ; fifo_to_lane_bridge                                      ; top_level_system ;
;          |fifo_to_lane_bridge:fifo_to_lane_bridge[1].inst|                                                                              ; 0 (0)       ; 10 (10)                   ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|dsi_lanes_controller:dsi_lanes_controller_0|fifo_to_lane_bridge:fifo_to_lane_bridge[1].inst                                                                                                                                                                                                                                                                                                                                      ; fifo_to_lane_bridge                                      ; top_level_system ;
;          |fifo_to_lane_bridge:fifo_to_lane_bridge[2].inst|                                                                              ; 0 (0)       ; 10 (10)                   ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|dsi_lanes_controller:dsi_lanes_controller_0|fifo_to_lane_bridge:fifo_to_lane_bridge[2].inst                                                                                                                                                                                                                                                                                                                                      ; fifo_to_lane_bridge                                      ; top_level_system ;
;          |fifo_to_lane_bridge:fifo_to_lane_bridge[3].inst|                                                                              ; 0 (0)       ; 10 (10)                   ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|dsi_lanes_controller:dsi_lanes_controller_0|fifo_to_lane_bridge:fifo_to_lane_bridge[3].inst                                                                                                                                                                                                                                                                                                                                      ; fifo_to_lane_bridge                                      ; top_level_system ;
;       |dsi_tx_packets_assembler:dsi_tx_packets_assembler_0|                                                                             ; 0 (0)       ; 179 (150)                 ; 0 (0)         ; 136         ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|dsi_tx_packets_assembler:dsi_tx_packets_assembler_0                                                                                                                                                                                                                                                                                                                                                                              ; dsi_tx_packets_assembler                                 ; top_level_system ;
;          |altera_generic_fifo:fifo_mux|                                                                                                 ; 0 (0)       ; 13 (0)                    ; 0 (0)         ; 136         ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|dsi_tx_packets_assembler:dsi_tx_packets_assembler_0|altera_generic_fifo:fifo_mux                                                                                                                                                                                                                                                                                                                                                 ; altera_generic_fifo                                      ; top_level_system ;
;             |scfifo:scfifo_component|                                                                                                   ; 0 (0)       ; 13 (0)                    ; 0 (0)         ; 136         ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|dsi_tx_packets_assembler:dsi_tx_packets_assembler_0|altera_generic_fifo:fifo_mux|scfifo:scfifo_component                                                                                                                                                                                                                                                                                                                         ; scfifo                                                   ; work             ;
;                |scfifo_ctf1:auto_generated|                                                                                             ; 0 (0)       ; 13 (0)                    ; 0 (0)         ; 136         ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|dsi_tx_packets_assembler:dsi_tx_packets_assembler_0|altera_generic_fifo:fifo_mux|scfifo:scfifo_component|scfifo_ctf1:auto_generated                                                                                                                                                                                                                                                                                              ; scfifo_ctf1                                              ; work             ;
;                   |a_dpfifo_rn71:dpfifo|                                                                                                ; 0 (0)       ; 13 (8)                    ; 0 (0)         ; 136         ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|dsi_tx_packets_assembler:dsi_tx_packets_assembler_0|altera_generic_fifo:fifo_mux|scfifo:scfifo_component|scfifo_ctf1:auto_generated|a_dpfifo_rn71:dpfifo                                                                                                                                                                                                                                                                         ; a_dpfifo_rn71                                            ; work             ;
;                      |altsyncram_fuc1:FIFOram|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 136         ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|dsi_tx_packets_assembler:dsi_tx_packets_assembler_0|altera_generic_fifo:fifo_mux|scfifo:scfifo_component|scfifo_ctf1:auto_generated|a_dpfifo_rn71:dpfifo|altsyncram_fuc1:FIFOram                                                                                                                                                                                                                                                 ; altsyncram_fuc1                                          ; work             ;
;                      |cntr_i2b:rd_ptr_msb|                                                                                              ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|dsi_tx_packets_assembler:dsi_tx_packets_assembler_0|altera_generic_fifo:fifo_mux|scfifo:scfifo_component|scfifo_ctf1:auto_generated|a_dpfifo_rn71:dpfifo|cntr_i2b:rd_ptr_msb                                                                                                                                                                                                                                                     ; cntr_i2b                                                 ; work             ;
;                      |cntr_j2b:wr_ptr|                                                                                                  ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|dsi_tx_packets_assembler:dsi_tx_packets_assembler_0|altera_generic_fifo:fifo_mux|scfifo:scfifo_component|scfifo_ctf1:auto_generated|a_dpfifo_rn71:dpfifo|cntr_j2b:wr_ptr                                                                                                                                                                                                                                                         ; cntr_j2b                                                 ; work             ;
;                      |cntr_v27:usedw_counter|                                                                                           ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|dsi_tx_packets_assembler:dsi_tx_packets_assembler_0|altera_generic_fifo:fifo_mux|scfifo:scfifo_component|scfifo_ctf1:auto_generated|a_dpfifo_rn71:dpfifo|cntr_v27:usedw_counter                                                                                                                                                                                                                                                  ; cntr_v27                                                 ; work             ;
;          |crc_calculator:crc_calculator_0|                                                                                              ; 0 (0)       ; 16 (16)                   ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|dsi_tx_packets_assembler:dsi_tx_packets_assembler_0|crc_calculator:crc_calculator_0                                                                                                                                                                                                                                                                                                                                              ; crc_calculator                                           ; top_level_system ;
;             |byte_crc:crc_out_4|                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|dsi_tx_packets_assembler:dsi_tx_packets_assembler_0|crc_calculator:crc_calculator_0|byte_crc:crc_out_4                                                                                                                                                                                                                                                                                                                           ; byte_crc                                                 ; top_level_system ;
;          |ecc_calc:ecc_calc_0|                                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|dsi_tx_packets_assembler:dsi_tx_packets_assembler_0|ecc_calc:ecc_calc_0                                                                                                                                                                                                                                                                                                                                                          ; ecc_calc                                                 ; top_level_system ;
;       |dsi_tx_pixel_buffer:dsi_tx_pixel_buffer_0|                                                                                       ; 0 (0)       ; 151 (2)                   ; 0 (0)         ; 32768       ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|dsi_tx_pixel_buffer:dsi_tx_pixel_buffer_0                                                                                                                                                                                                                                                                                                                                                                                        ; dsi_tx_pixel_buffer                                      ; top_level_system ;
;          |altera_generic_fifo:altera_generic_fifo_0|                                                                                    ; 0 (0)       ; 149 (0)                   ; 0 (0)         ; 32768       ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|dsi_tx_pixel_buffer:dsi_tx_pixel_buffer_0|altera_generic_fifo:altera_generic_fifo_0                                                                                                                                                                                                                                                                                                                                              ; altera_generic_fifo                                      ; top_level_system ;
;             |dcfifo:dcfifo_component|                                                                                                   ; 0 (0)       ; 149 (0)                   ; 0 (0)         ; 32768       ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|dsi_tx_pixel_buffer:dsi_tx_pixel_buffer_0|altera_generic_fifo:altera_generic_fifo_0|dcfifo:dcfifo_component                                                                                                                                                                                                                                                                                                                      ; dcfifo                                                   ; work             ;
;                |dcfifo_qts1:auto_generated|                                                                                             ; 0 (0)       ; 149 (33)                  ; 0 (0)         ; 32768       ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|dsi_tx_pixel_buffer:dsi_tx_pixel_buffer_0|altera_generic_fifo:altera_generic_fifo_0|dcfifo:dcfifo_component|dcfifo_qts1:auto_generated                                                                                                                                                                                                                                                                                           ; dcfifo_qts1                                              ; work             ;
;                   |a_gray2bin_tsa:rdptr_g_gray2bin|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|dsi_tx_pixel_buffer:dsi_tx_pixel_buffer_0|altera_generic_fifo:altera_generic_fifo_0|dcfifo:dcfifo_component|dcfifo_qts1:auto_generated|a_gray2bin_tsa:rdptr_g_gray2bin                                                                                                                                                                                                                                                           ; a_gray2bin_tsa                                           ; work             ;
;                   |a_gray2bin_tsa:rs_dgwp_gray2bin|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|dsi_tx_pixel_buffer:dsi_tx_pixel_buffer_0|altera_generic_fifo:altera_generic_fifo_0|dcfifo:dcfifo_component|dcfifo_qts1:auto_generated|a_gray2bin_tsa:rs_dgwp_gray2bin                                                                                                                                                                                                                                                           ; a_gray2bin_tsa                                           ; work             ;
;                   |a_gray2bin_tsa:wrptr_g_gray2bin|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|dsi_tx_pixel_buffer:dsi_tx_pixel_buffer_0|altera_generic_fifo:altera_generic_fifo_0|dcfifo:dcfifo_component|dcfifo_qts1:auto_generated|a_gray2bin_tsa:wrptr_g_gray2bin                                                                                                                                                                                                                                                           ; a_gray2bin_tsa                                           ; work             ;
;                   |a_gray2bin_tsa:ws_dgrp_gray2bin|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|dsi_tx_pixel_buffer:dsi_tx_pixel_buffer_0|altera_generic_fifo:altera_generic_fifo_0|dcfifo:dcfifo_component|dcfifo_qts1:auto_generated|a_gray2bin_tsa:ws_dgrp_gray2bin                                                                                                                                                                                                                                                           ; a_gray2bin_tsa                                           ; work             ;
;                   |a_graycounter_ovb:wrptr_g1p|                                                                                         ; 0 (0)       ; 15 (15)                   ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|dsi_tx_pixel_buffer:dsi_tx_pixel_buffer_0|altera_generic_fifo:altera_generic_fifo_0|dcfifo:dcfifo_component|dcfifo_qts1:auto_generated|a_graycounter_ovb:wrptr_g1p                                                                                                                                                                                                                                                               ; a_graycounter_ovb                                        ; work             ;
;                   |a_graycounter_sh6:rdptr_g1p|                                                                                         ; 0 (0)       ; 15 (15)                   ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|dsi_tx_pixel_buffer:dsi_tx_pixel_buffer_0|altera_generic_fifo:altera_generic_fifo_0|dcfifo:dcfifo_component|dcfifo_qts1:auto_generated|a_graycounter_sh6:rdptr_g1p                                                                                                                                                                                                                                                               ; a_graycounter_sh6                                        ; work             ;
;                   |alt_synch_pipe_9pl:rs_dgwp|                                                                                          ; 0 (0)       ; 22 (0)                    ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|dsi_tx_pixel_buffer:dsi_tx_pixel_buffer_0|altera_generic_fifo:altera_generic_fifo_0|dcfifo:dcfifo_component|dcfifo_qts1:auto_generated|alt_synch_pipe_9pl:rs_dgwp                                                                                                                                                                                                                                                                ; alt_synch_pipe_9pl                                       ; work             ;
;                      |dffpipe_qe9:dffpipe13|                                                                                            ; 0 (0)       ; 22 (22)                   ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|dsi_tx_pixel_buffer:dsi_tx_pixel_buffer_0|altera_generic_fifo:altera_generic_fifo_0|dcfifo:dcfifo_component|dcfifo_qts1:auto_generated|alt_synch_pipe_9pl:rs_dgwp|dffpipe_qe9:dffpipe13                                                                                                                                                                                                                                          ; dffpipe_qe9                                              ; work             ;
;                   |alt_synch_pipe_apl:ws_dgrp|                                                                                          ; 0 (0)       ; 22 (0)                    ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|dsi_tx_pixel_buffer:dsi_tx_pixel_buffer_0|altera_generic_fifo:altera_generic_fifo_0|dcfifo:dcfifo_component|dcfifo_qts1:auto_generated|alt_synch_pipe_apl:ws_dgrp                                                                                                                                                                                                                                                                ; alt_synch_pipe_apl                                       ; work             ;
;                      |dffpipe_re9:dffpipe18|                                                                                            ; 0 (0)       ; 22 (22)                   ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|dsi_tx_pixel_buffer:dsi_tx_pixel_buffer_0|altera_generic_fifo:altera_generic_fifo_0|dcfifo:dcfifo_component|dcfifo_qts1:auto_generated|alt_synch_pipe_apl:ws_dgrp|dffpipe_re9:dffpipe18                                                                                                                                                                                                                                          ; dffpipe_re9                                              ; work             ;
;                   |altsyncram_n261:fifo_ram|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|dsi_tx_pixel_buffer:dsi_tx_pixel_buffer_0|altera_generic_fifo:altera_generic_fifo_0|dcfifo:dcfifo_component|dcfifo_qts1:auto_generated|altsyncram_n261:fifo_ram                                                                                                                                                                                                                                                                  ; altsyncram_n261                                          ; work             ;
;                   |cmpr_ei5:rdempty_eq_comp|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|dsi_tx_pixel_buffer:dsi_tx_pixel_buffer_0|altera_generic_fifo:altera_generic_fifo_0|dcfifo:dcfifo_component|dcfifo_qts1:auto_generated|cmpr_ei5:rdempty_eq_comp                                                                                                                                                                                                                                                                  ; cmpr_ei5                                                 ; work             ;
;                   |cmpr_ei5:wrfull_eq_comp|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|dsi_tx_pixel_buffer:dsi_tx_pixel_buffer_0|altera_generic_fifo:altera_generic_fifo_0|dcfifo:dcfifo_component|dcfifo_qts1:auto_generated|cmpr_ei5:wrfull_eq_comp                                                                                                                                                                                                                                                                   ; cmpr_ei5                                                 ; work             ;
;                   |dffpipe_3dc:wraclr|                                                                                                  ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|dsi_tx_pixel_buffer:dsi_tx_pixel_buffer_0|altera_generic_fifo:altera_generic_fifo_0|dcfifo:dcfifo_component|dcfifo_qts1:auto_generated|dffpipe_3dc:wraclr                                                                                                                                                                                                                                                                        ; dffpipe_3dc                                              ; work             ;
;                   |dffpipe_pe9:rs_brp|                                                                                                  ; 0 (0)       ; 10 (10)                   ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|dsi_tx_pixel_buffer:dsi_tx_pixel_buffer_0|altera_generic_fifo:altera_generic_fifo_0|dcfifo:dcfifo_component|dcfifo_qts1:auto_generated|dffpipe_pe9:rs_brp                                                                                                                                                                                                                                                                        ; dffpipe_pe9                                              ; work             ;
;                   |dffpipe_pe9:rs_bwp|                                                                                                  ; 0 (0)       ; 10 (10)                   ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|dsi_tx_pixel_buffer:dsi_tx_pixel_buffer_0|altera_generic_fifo:altera_generic_fifo_0|dcfifo:dcfifo_component|dcfifo_qts1:auto_generated|dffpipe_pe9:rs_bwp                                                                                                                                                                                                                                                                        ; dffpipe_pe9                                              ; work             ;
;                   |dffpipe_pe9:ws_brp|                                                                                                  ; 0 (0)       ; 10 (10)                   ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|dsi_tx_pixel_buffer:dsi_tx_pixel_buffer_0|altera_generic_fifo:altera_generic_fifo_0|dcfifo:dcfifo_component|dcfifo_qts1:auto_generated|dffpipe_pe9:ws_brp                                                                                                                                                                                                                                                                        ; dffpipe_pe9                                              ; work             ;
;                   |dffpipe_pe9:ws_bwp|                                                                                                  ; 0 (0)       ; 10 (10)                   ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|dsi_tx_pixel_buffer:dsi_tx_pixel_buffer_0|altera_generic_fifo:altera_generic_fifo_0|dcfifo:dcfifo_component|dcfifo_qts1:auto_generated|dffpipe_pe9:ws_bwp                                                                                                                                                                                                                                                                        ; dffpipe_pe9                                              ; work             ;
;       |dsi_tx_regs:dsi_tx_regs_0|                                                                                                       ; 0 (0)       ; 108 (108)                 ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|dsi_tx_regs:dsi_tx_regs_0                                                                                                                                                                                                                                                                                                                                                                                                        ; dsi_tx_regs                                              ; top_level_system ;
;          |avalon_mm_manager:avalon_mm_manager_0|                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|dsi_tx_regs:dsi_tx_regs_0|avalon_mm_manager:avalon_mm_manager_0                                                                                                                                                                                                                                                                                                                                                                  ; avalon_mm_manager                                        ; top_level_system ;
;       |gpio:gpio_clk_n|                                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|gpio:gpio_clk_n                                                                                                                                                                                                                                                                                                                                                                                                                  ; gpio                                                     ; top_level_system ;
;          |altera_gpio_lite:test_inst|                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|gpio:gpio_clk_n|altera_gpio_lite:test_inst                                                                                                                                                                                                                                                                                                                                                                                       ; altera_gpio_lite                                         ; top_level_system ;
;             |altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|gpio:gpio_clk_n|altera_gpio_lite:test_inst|altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i                                                                                                                                                                                                                                                                                                                                  ; altgpio_one_bit                                          ; top_level_system ;
;       |gpio:gpio_clk_p|                                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|gpio:gpio_clk_p                                                                                                                                                                                                                                                                                                                                                                                                                  ; gpio                                                     ; top_level_system ;
;          |altera_gpio_lite:test_inst|                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|gpio:gpio_clk_p|altera_gpio_lite:test_inst                                                                                                                                                                                                                                                                                                                                                                                       ; altera_gpio_lite                                         ; top_level_system ;
;             |altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|gpio:gpio_clk_p|altera_gpio_lite:test_inst|altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i                                                                                                                                                                                                                                                                                                                                  ; altgpio_one_bit                                          ; top_level_system ;
;       |gpio:lanes_lvds[0].gpio_data_n|                                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|gpio:lanes_lvds[0].gpio_data_n                                                                                                                                                                                                                                                                                                                                                                                                   ; gpio                                                     ; top_level_system ;
;          |altera_gpio_lite:test_inst|                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|gpio:lanes_lvds[0].gpio_data_n|altera_gpio_lite:test_inst                                                                                                                                                                                                                                                                                                                                                                        ; altera_gpio_lite                                         ; top_level_system ;
;             |altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|gpio:lanes_lvds[0].gpio_data_n|altera_gpio_lite:test_inst|altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i                                                                                                                                                                                                                                                                                                                   ; altgpio_one_bit                                          ; top_level_system ;
;       |gpio:lanes_lvds[0].gpio_data_p|                                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|gpio:lanes_lvds[0].gpio_data_p                                                                                                                                                                                                                                                                                                                                                                                                   ; gpio                                                     ; top_level_system ;
;          |altera_gpio_lite:test_inst|                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|gpio:lanes_lvds[0].gpio_data_p|altera_gpio_lite:test_inst                                                                                                                                                                                                                                                                                                                                                                        ; altera_gpio_lite                                         ; top_level_system ;
;             |altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|gpio:lanes_lvds[0].gpio_data_p|altera_gpio_lite:test_inst|altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i                                                                                                                                                                                                                                                                                                                   ; altgpio_one_bit                                          ; top_level_system ;
;       |gpio:lanes_lvds[1].gpio_data_n|                                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|gpio:lanes_lvds[1].gpio_data_n                                                                                                                                                                                                                                                                                                                                                                                                   ; gpio                                                     ; top_level_system ;
;          |altera_gpio_lite:test_inst|                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|gpio:lanes_lvds[1].gpio_data_n|altera_gpio_lite:test_inst                                                                                                                                                                                                                                                                                                                                                                        ; altera_gpio_lite                                         ; top_level_system ;
;             |altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|gpio:lanes_lvds[1].gpio_data_n|altera_gpio_lite:test_inst|altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i                                                                                                                                                                                                                                                                                                                   ; altgpio_one_bit                                          ; top_level_system ;
;       |gpio:lanes_lvds[1].gpio_data_p|                                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|gpio:lanes_lvds[1].gpio_data_p                                                                                                                                                                                                                                                                                                                                                                                                   ; gpio                                                     ; top_level_system ;
;          |altera_gpio_lite:test_inst|                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|gpio:lanes_lvds[1].gpio_data_p|altera_gpio_lite:test_inst                                                                                                                                                                                                                                                                                                                                                                        ; altera_gpio_lite                                         ; top_level_system ;
;             |altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|gpio:lanes_lvds[1].gpio_data_p|altera_gpio_lite:test_inst|altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i                                                                                                                                                                                                                                                                                                                   ; altgpio_one_bit                                          ; top_level_system ;
;       |gpio:lanes_lvds[2].gpio_data_n|                                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|gpio:lanes_lvds[2].gpio_data_n                                                                                                                                                                                                                                                                                                                                                                                                   ; gpio                                                     ; top_level_system ;
;          |altera_gpio_lite:test_inst|                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|gpio:lanes_lvds[2].gpio_data_n|altera_gpio_lite:test_inst                                                                                                                                                                                                                                                                                                                                                                        ; altera_gpio_lite                                         ; top_level_system ;
;             |altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|gpio:lanes_lvds[2].gpio_data_n|altera_gpio_lite:test_inst|altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i                                                                                                                                                                                                                                                                                                                   ; altgpio_one_bit                                          ; top_level_system ;
;       |gpio:lanes_lvds[2].gpio_data_p|                                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|gpio:lanes_lvds[2].gpio_data_p                                                                                                                                                                                                                                                                                                                                                                                                   ; gpio                                                     ; top_level_system ;
;          |altera_gpio_lite:test_inst|                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|gpio:lanes_lvds[2].gpio_data_p|altera_gpio_lite:test_inst                                                                                                                                                                                                                                                                                                                                                                        ; altera_gpio_lite                                         ; top_level_system ;
;             |altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|gpio:lanes_lvds[2].gpio_data_p|altera_gpio_lite:test_inst|altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i                                                                                                                                                                                                                                                                                                                   ; altgpio_one_bit                                          ; top_level_system ;
;       |gpio:lanes_lvds[3].gpio_data_n|                                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|gpio:lanes_lvds[3].gpio_data_n                                                                                                                                                                                                                                                                                                                                                                                                   ; gpio                                                     ; top_level_system ;
;          |altera_gpio_lite:test_inst|                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|gpio:lanes_lvds[3].gpio_data_n|altera_gpio_lite:test_inst                                                                                                                                                                                                                                                                                                                                                                        ; altera_gpio_lite                                         ; top_level_system ;
;             |altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|gpio:lanes_lvds[3].gpio_data_n|altera_gpio_lite:test_inst|altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i                                                                                                                                                                                                                                                                                                                   ; altgpio_one_bit                                          ; top_level_system ;
;       |gpio:lanes_lvds[3].gpio_data_p|                                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|gpio:lanes_lvds[3].gpio_data_p                                                                                                                                                                                                                                                                                                                                                                                                   ; gpio                                                     ; top_level_system ;
;          |altera_gpio_lite:test_inst|                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|gpio:lanes_lvds[3].gpio_data_p|altera_gpio_lite:test_inst                                                                                                                                                                                                                                                                                                                                                                        ; altera_gpio_lite                                         ; top_level_system ;
;             |altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|gpio:lanes_lvds[3].gpio_data_p|altera_gpio_lite:test_inst|altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i                                                                                                                                                                                                                                                                                                                   ; altgpio_one_bit                                          ; top_level_system ;
;       |lvds_soft:lanes_lvds[0].lvds_data|                                                                                               ; 0 (0)       ; 23 (0)                    ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|lvds_soft:lanes_lvds[0].lvds_data                                                                                                                                                                                                                                                                                                                                                                                                ; lvds_soft                                                ; top_level_system ;
;          |lvds_soft_0002:lvds_soft_inst|                                                                                                ; 0 (0)       ; 23 (13)                   ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|lvds_soft:lanes_lvds[0].lvds_data|lvds_soft_0002:lvds_soft_inst                                                                                                                                                                                                                                                                                                                                                                  ; lvds_soft_0002                                           ; top_level_system ;
;             |lvds_soft_0002_cntr_85d:cntr2|                                                                                             ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|lvds_soft:lanes_lvds[0].lvds_data|lvds_soft_0002:lvds_soft_inst|lvds_soft_0002_cntr_85d:cntr2                                                                                                                                                                                                                                                                                                                                    ; lvds_soft_0002_cntr_85d                                  ; top_level_system ;
;             |lvds_soft_0002_ddio_out_tbd:ddio_out|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|lvds_soft:lanes_lvds[0].lvds_data|lvds_soft_0002:lvds_soft_inst|lvds_soft_0002_ddio_out_tbd:ddio_out                                                                                                                                                                                                                                                                                                                             ; lvds_soft_0002_ddio_out_tbd                              ; top_level_system ;
;             |lvds_soft_0002_shift_reg_aod:shift_reg12|                                                                                  ; 0 (0)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|lvds_soft:lanes_lvds[0].lvds_data|lvds_soft_0002:lvds_soft_inst|lvds_soft_0002_shift_reg_aod:shift_reg12                                                                                                                                                                                                                                                                                                                         ; lvds_soft_0002_shift_reg_aod                             ; top_level_system ;
;             |lvds_soft_0002_shift_reg_aod:shift_reg13|                                                                                  ; 0 (0)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|lvds_soft:lanes_lvds[0].lvds_data|lvds_soft_0002:lvds_soft_inst|lvds_soft_0002_shift_reg_aod:shift_reg13                                                                                                                                                                                                                                                                                                                         ; lvds_soft_0002_shift_reg_aod                             ; top_level_system ;
;       |lvds_soft:lanes_lvds[1].lvds_data|                                                                                               ; 0 (0)       ; 23 (0)                    ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|lvds_soft:lanes_lvds[1].lvds_data                                                                                                                                                                                                                                                                                                                                                                                                ; lvds_soft                                                ; top_level_system ;
;          |lvds_soft_0002:lvds_soft_inst|                                                                                                ; 0 (0)       ; 23 (13)                   ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|lvds_soft:lanes_lvds[1].lvds_data|lvds_soft_0002:lvds_soft_inst                                                                                                                                                                                                                                                                                                                                                                  ; lvds_soft_0002                                           ; top_level_system ;
;             |lvds_soft_0002_cntr_85d:cntr2|                                                                                             ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|lvds_soft:lanes_lvds[1].lvds_data|lvds_soft_0002:lvds_soft_inst|lvds_soft_0002_cntr_85d:cntr2                                                                                                                                                                                                                                                                                                                                    ; lvds_soft_0002_cntr_85d                                  ; top_level_system ;
;             |lvds_soft_0002_ddio_out_tbd:ddio_out|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|lvds_soft:lanes_lvds[1].lvds_data|lvds_soft_0002:lvds_soft_inst|lvds_soft_0002_ddio_out_tbd:ddio_out                                                                                                                                                                                                                                                                                                                             ; lvds_soft_0002_ddio_out_tbd                              ; top_level_system ;
;             |lvds_soft_0002_shift_reg_aod:shift_reg12|                                                                                  ; 0 (0)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|lvds_soft:lanes_lvds[1].lvds_data|lvds_soft_0002:lvds_soft_inst|lvds_soft_0002_shift_reg_aod:shift_reg12                                                                                                                                                                                                                                                                                                                         ; lvds_soft_0002_shift_reg_aod                             ; top_level_system ;
;             |lvds_soft_0002_shift_reg_aod:shift_reg13|                                                                                  ; 0 (0)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|lvds_soft:lanes_lvds[1].lvds_data|lvds_soft_0002:lvds_soft_inst|lvds_soft_0002_shift_reg_aod:shift_reg13                                                                                                                                                                                                                                                                                                                         ; lvds_soft_0002_shift_reg_aod                             ; top_level_system ;
;       |lvds_soft:lanes_lvds[2].lvds_data|                                                                                               ; 0 (0)       ; 23 (0)                    ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|lvds_soft:lanes_lvds[2].lvds_data                                                                                                                                                                                                                                                                                                                                                                                                ; lvds_soft                                                ; top_level_system ;
;          |lvds_soft_0002:lvds_soft_inst|                                                                                                ; 0 (0)       ; 23 (13)                   ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|lvds_soft:lanes_lvds[2].lvds_data|lvds_soft_0002:lvds_soft_inst                                                                                                                                                                                                                                                                                                                                                                  ; lvds_soft_0002                                           ; top_level_system ;
;             |lvds_soft_0002_cntr_85d:cntr2|                                                                                             ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|lvds_soft:lanes_lvds[2].lvds_data|lvds_soft_0002:lvds_soft_inst|lvds_soft_0002_cntr_85d:cntr2                                                                                                                                                                                                                                                                                                                                    ; lvds_soft_0002_cntr_85d                                  ; top_level_system ;
;             |lvds_soft_0002_ddio_out_tbd:ddio_out|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|lvds_soft:lanes_lvds[2].lvds_data|lvds_soft_0002:lvds_soft_inst|lvds_soft_0002_ddio_out_tbd:ddio_out                                                                                                                                                                                                                                                                                                                             ; lvds_soft_0002_ddio_out_tbd                              ; top_level_system ;
;             |lvds_soft_0002_shift_reg_aod:shift_reg12|                                                                                  ; 0 (0)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|lvds_soft:lanes_lvds[2].lvds_data|lvds_soft_0002:lvds_soft_inst|lvds_soft_0002_shift_reg_aod:shift_reg12                                                                                                                                                                                                                                                                                                                         ; lvds_soft_0002_shift_reg_aod                             ; top_level_system ;
;             |lvds_soft_0002_shift_reg_aod:shift_reg13|                                                                                  ; 0 (0)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|lvds_soft:lanes_lvds[2].lvds_data|lvds_soft_0002:lvds_soft_inst|lvds_soft_0002_shift_reg_aod:shift_reg13                                                                                                                                                                                                                                                                                                                         ; lvds_soft_0002_shift_reg_aod                             ; top_level_system ;
;       |lvds_soft:lanes_lvds[3].lvds_data|                                                                                               ; 0 (0)       ; 24 (0)                    ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|lvds_soft:lanes_lvds[3].lvds_data                                                                                                                                                                                                                                                                                                                                                                                                ; lvds_soft                                                ; top_level_system ;
;          |lvds_soft_0002:lvds_soft_inst|                                                                                                ; 0 (0)       ; 24 (14)                   ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|lvds_soft:lanes_lvds[3].lvds_data|lvds_soft_0002:lvds_soft_inst                                                                                                                                                                                                                                                                                                                                                                  ; lvds_soft_0002                                           ; top_level_system ;
;             |lvds_soft_0002_cntr_85d:cntr2|                                                                                             ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|lvds_soft:lanes_lvds[3].lvds_data|lvds_soft_0002:lvds_soft_inst|lvds_soft_0002_cntr_85d:cntr2                                                                                                                                                                                                                                                                                                                                    ; lvds_soft_0002_cntr_85d                                  ; top_level_system ;
;             |lvds_soft_0002_ddio_out_tbd:ddio_out|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|lvds_soft:lanes_lvds[3].lvds_data|lvds_soft_0002:lvds_soft_inst|lvds_soft_0002_ddio_out_tbd:ddio_out                                                                                                                                                                                                                                                                                                                             ; lvds_soft_0002_ddio_out_tbd                              ; top_level_system ;
;             |lvds_soft_0002_shift_reg_aod:shift_reg12|                                                                                  ; 0 (0)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|lvds_soft:lanes_lvds[3].lvds_data|lvds_soft_0002:lvds_soft_inst|lvds_soft_0002_shift_reg_aod:shift_reg12                                                                                                                                                                                                                                                                                                                         ; lvds_soft_0002_shift_reg_aod                             ; top_level_system ;
;             |lvds_soft_0002_shift_reg_aod:shift_reg13|                                                                                  ; 0 (0)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|lvds_soft:lanes_lvds[3].lvds_data|lvds_soft_0002:lvds_soft_inst|lvds_soft_0002_shift_reg_aod:shift_reg13                                                                                                                                                                                                                                                                                                                         ; lvds_soft_0002_shift_reg_aod                             ; top_level_system ;
;       |lvds_soft:lvds_clk|                                                                                                              ; 0 (0)       ; 19 (0)                    ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|lvds_soft:lvds_clk                                                                                                                                                                                                                                                                                                                                                                                                               ; lvds_soft                                                ; top_level_system ;
;          |lvds_soft_0002:lvds_soft_inst|                                                                                                ; 0 (0)       ; 19 (13)                   ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|lvds_soft:lvds_clk|lvds_soft_0002:lvds_soft_inst                                                                                                                                                                                                                                                                                                                                                                                 ; lvds_soft_0002                                           ; top_level_system ;
;             |lvds_soft_0002_cntr_85d:cntr2|                                                                                             ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|lvds_soft:lvds_clk|lvds_soft_0002:lvds_soft_inst|lvds_soft_0002_cntr_85d:cntr2                                                                                                                                                                                                                                                                                                                                                   ; lvds_soft_0002_cntr_85d                                  ; top_level_system ;
;             |lvds_soft_0002_ddio_out_tbd:ddio_out|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|lvds_soft:lvds_clk|lvds_soft_0002:lvds_soft_inst|lvds_soft_0002_ddio_out_tbd:ddio_out                                                                                                                                                                                                                                                                                                                                            ; lvds_soft_0002_ddio_out_tbd                              ; top_level_system ;
;             |lvds_soft_0002_shift_reg_aod:shift_reg13|                                                                                  ; 0 (0)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|lvds_soft:lvds_clk|lvds_soft_0002:lvds_soft_inst|lvds_soft_0002_shift_reg_aod:shift_reg13                                                                                                                                                                                                                                                                                                                                        ; lvds_soft_0002_shift_reg_aod                             ; top_level_system ;
;       |sync_2ff:sync_assembler_enable|                                                                                                  ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|sync_2ff:sync_assembler_enable                                                                                                                                                                                                                                                                                                                                                                                                   ; sync_2ff                                                 ; top_level_system ;
;       |sync_2ff:sync_clk_enable|                                                                                                        ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|sync_2ff:sync_clk_enable                                                                                                                                                                                                                                                                                                                                                                                                         ; sync_2ff                                                 ; top_level_system ;
;       |sync_2ff:sync_clk_ready|                                                                                                         ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|sync_2ff:sync_clk_ready                                                                                                                                                                                                                                                                                                                                                                                                          ; sync_2ff                                                 ; top_level_system ;
;       |sync_2ff:sync_cmd_packet|                                                                                                        ; 0 (0)       ; 48 (48)                   ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|sync_2ff:sync_cmd_packet                                                                                                                                                                                                                                                                                                                                                                                                         ; sync_2ff                                                 ; top_level_system ;
;       |sync_2ff:sync_hs_exit_timeout|                                                                                                   ; 0 (0)       ; 16 (16)                   ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|sync_2ff:sync_hs_exit_timeout                                                                                                                                                                                                                                                                                                                                                                                                    ; sync_2ff                                                 ; top_level_system ;
;       |sync_2ff:sync_hs_go_timeout|                                                                                                     ; 0 (0)       ; 16 (16)                   ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|sync_2ff:sync_hs_go_timeout                                                                                                                                                                                                                                                                                                                                                                                                      ; sync_2ff                                                 ; top_level_system ;
;       |sync_2ff:sync_hs_prepare_timeout|                                                                                                ; 0 (0)       ; 16 (16)                   ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|sync_2ff:sync_hs_prepare_timeout                                                                                                                                                                                                                                                                                                                                                                                                 ; sync_2ff                                                 ; top_level_system ;
;       |sync_2ff:sync_hs_trail_timeout|                                                                                                  ; 0 (0)       ; 16 (16)                   ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|sync_2ff:sync_hs_trail_timeout                                                                                                                                                                                                                                                                                                                                                                                                   ; sync_2ff                                                 ; top_level_system ;
;       |sync_2ff:sync_lanes_active|                                                                                                      ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|sync_2ff:sync_lanes_active                                                                                                                                                                                                                                                                                                                                                                                                       ; sync_2ff                                                 ; top_level_system ;
;       |sync_2ff:sync_lanes_enable|                                                                                                      ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|sync_2ff:sync_lanes_enable                                                                                                                                                                                                                                                                                                                                                                                                       ; sync_2ff                                                 ; top_level_system ;
;       |sync_2ff:sync_lanes_number|                                                                                                      ; 0 (0)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|sync_2ff:sync_lanes_number                                                                                                                                                                                                                                                                                                                                                                                                       ; sync_2ff                                                 ; top_level_system ;
;       |sync_2ff:sync_lanes_ready|                                                                                                       ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|sync_2ff:sync_lanes_ready                                                                                                                                                                                                                                                                                                                                                                                                        ; sync_2ff                                                 ; top_level_system ;
;       |sync_2ff:sync_pix_underflow|                                                                                                     ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|sync_2ff:sync_pix_underflow                                                                                                                                                                                                                                                                                                                                                                                                      ; sync_2ff                                                 ; top_level_system ;
;       |sync_2ff:sync_send_cmd|                                                                                                          ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|sync_2ff:sync_send_cmd                                                                                                                                                                                                                                                                                                                                                                                                           ; sync_2ff                                                 ; top_level_system ;
;       |sync_2ff:sync_tlpx_timeout|                                                                                                      ; 0 (0)       ; 16 (16)                   ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|sync_2ff:sync_tlpx_timeout                                                                                                                                                                                                                                                                                                                                                                                                       ; sync_2ff                                                 ; top_level_system ;
;    |pzdyqx:nabboc|                                                                                                                      ; 0 (0)       ; 72 (0)                    ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|pzdyqx:nabboc                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; pzdyqx                                                   ; work             ;
;       |pzdyqx_impl:pzdyqx_impl_inst|                                                                                                    ; 0 (0)       ; 72 (9)                    ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst                                                                                                                                                                                                                                                                                                                                                                                                                      ; pzdyqx_impl                                              ; work             ;
;          |GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|                                                                ; 0 (0)       ; 28 (8)                    ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1                                                                                                                                                                                                                                                                                                                                                        ; GHVD5181                                                 ; work             ;
;             |LQYT7093:MBPH5020|                                                                                                         ; 0 (0)       ; 20 (20)                   ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020                                                                                                                                                                                                                                                                                                                                      ; LQYT7093                                                 ; work             ;
;          |KIFI3548:TPOO7242|                                                                                                            ; 0 (0)       ; 13 (13)                   ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|KIFI3548:TPOO7242                                                                                                                                                                                                                                                                                                                                                                                                    ; KIFI3548                                                 ; work             ;
;          |LQYT7093:LRYQ7721|                                                                                                            ; 0 (0)       ; 13 (13)                   ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721                                                                                                                                                                                                                                                                                                                                                                                                    ; LQYT7093                                                 ; work             ;
;          |PUDL0439:ESUL0435|                                                                                                            ; 0 (0)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435                                                                                                                                                                                                                                                                                                                                                                                                    ; PUDL0439                                                 ; work             ;
;    |sld_hub:auto_hub|                                                                                                                   ; 0 (0)       ; 91 (0)                    ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                                                                                                                                ; sld_hub                                                  ; altera_sld       ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 0 (0)       ; 91 (0)                    ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                                                                                                                                                ; alt_sld_fab_with_jtag_input                              ; altera_sld       ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 0 (0)       ; 91 (0)                    ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                                                                                                                                             ; alt_sld_fab                                              ; alt_sld_fab      ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 0 (0)       ; 91 (7)                    ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                                                                                                                                         ; alt_sld_fab_alt_sld_fab                                  ; alt_sld_fab      ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 0 (0)       ; 84 (0)                    ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                                                                                                                                             ; alt_sld_fab_alt_sld_fab_sldfabric                        ; alt_sld_fab      ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 0 (0)       ; 84 (55)                   ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                                                                                                                                                ; sld_jtag_hub                                             ; work             ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 0 (0)       ; 10 (10)                   ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg                                                                                                                        ; sld_rom_sr                                               ; work             ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 0 (0)       ; 19 (19)                   ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm                                                                                                                      ; sld_shadow_jsm                                           ; altera_sld       ;
;    |top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|                                                                                 ; 0 (0)       ; 667 (0)                   ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0                                                                                                                                                                                                                                                                                                                                                                                                              ; top_level_system_alt_vip_cl_tpg_0                        ; top_level_system ;
;       |alt_vip_control_slave:control_slave|                                                                                             ; 0 (0)       ; 235 (210)                 ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_control_slave:control_slave                                                                                                                                                                                                                                                                                                                                                                          ; alt_vip_control_slave                                    ; top_level_system ;
;          |alt_vip_common_event_packet_decode:cmd_decoder|                                                                               ; 0 (0)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_control_slave:control_slave|alt_vip_common_event_packet_decode:cmd_decoder                                                                                                                                                                                                                                                                                                                           ; alt_vip_common_event_packet_decode                       ; top_level_system ;
;          |alt_vip_common_event_packet_encode:resp_encoder|                                                                              ; 0 (0)       ; 21 (21)                   ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_control_slave:control_slave|alt_vip_common_event_packet_encode:resp_encoder                                                                                                                                                                                                                                                                                                                          ; alt_vip_common_event_packet_encode                       ; top_level_system ;
;       |alt_vip_tpg_alg_core:tpg_core|                                                                                                   ; 0 (0)       ; 100 (65)                  ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_tpg_alg_core:tpg_core                                                                                                                                                                                                                                                                                                                                                                                ; alt_vip_tpg_alg_core                                     ; top_level_system ;
;          |alt_vip_common_event_packet_decode:cmd_input|                                                                                 ; 0 (0)       ; 22 (22)                   ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_tpg_alg_core:tpg_core|alt_vip_common_event_packet_decode:cmd_input                                                                                                                                                                                                                                                                                                                                   ; alt_vip_common_event_packet_decode                       ; top_level_system ;
;          |alt_vip_common_event_packet_encode:data_output|                                                                               ; 0 (0)       ; 13 (13)                   ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_tpg_alg_core:tpg_core|alt_vip_common_event_packet_encode:data_output                                                                                                                                                                                                                                                                                                                                 ; alt_vip_common_event_packet_encode                       ; top_level_system ;
;       |alt_vip_tpg_scheduler:scheduler|                                                                                                 ; 0 (0)       ; 180 (88)                  ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_tpg_scheduler:scheduler                                                                                                                                                                                                                                                                                                                                                                              ; alt_vip_tpg_scheduler                                    ; top_level_system ;
;          |alt_vip_common_event_packet_decode:cs_resp_decoder|                                                                           ; 0 (0)       ; 24 (24)                   ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_tpg_scheduler:scheduler|alt_vip_common_event_packet_decode:cs_resp_decoder                                                                                                                                                                                                                                                                                                                           ; alt_vip_common_event_packet_decode                       ; top_level_system ;
;          |alt_vip_common_event_packet_encode:alg_core_cmd_encoder|                                                                      ; 0 (0)       ; 27 (27)                   ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_tpg_scheduler:scheduler|alt_vip_common_event_packet_encode:alg_core_cmd_encoder                                                                                                                                                                                                                                                                                                                      ; alt_vip_common_event_packet_encode                       ; top_level_system ;
;          |alt_vip_common_event_packet_encode:cs_cmd_encoder|                                                                            ; 0 (0)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_tpg_scheduler:scheduler|alt_vip_common_event_packet_encode:cs_cmd_encoder                                                                                                                                                                                                                                                                                                                            ; alt_vip_common_event_packet_encode                       ; top_level_system ;
;          |alt_vip_common_event_packet_encode:vob_cmd_encoder|                                                                           ; 0 (0)       ; 37 (37)                   ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_tpg_scheduler:scheduler|alt_vip_common_event_packet_encode:vob_cmd_encoder                                                                                                                                                                                                                                                                                                                           ; alt_vip_common_event_packet_encode                       ; top_level_system ;
;       |alt_vip_video_output_bridge:video_out|                                                                                           ; 0 (0)       ; 152 (45)                  ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_video_output_bridge:video_out                                                                                                                                                                                                                                                                                                                                                                        ; alt_vip_video_output_bridge                              ; top_level_system ;
;          |alt_vip_common_event_packet_decode:cmd_input|                                                                                 ; 0 (0)       ; 39 (39)                   ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_video_output_bridge:video_out|alt_vip_common_event_packet_decode:cmd_input                                                                                                                                                                                                                                                                                                                           ; alt_vip_common_event_packet_decode                       ; top_level_system ;
;          |alt_vip_common_video_packet_encode:video_output|                                                                              ; 0 (0)       ; 68 (45)                   ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_video_output_bridge:video_out|alt_vip_common_video_packet_encode:video_output                                                                                                                                                                                                                                                                                                                        ; alt_vip_common_video_packet_encode                       ; top_level_system ;
;             |alt_vip_common_latency_0_to_latency_1:latency_converter|                                                                   ; 0 (0)       ; 23 (23)                   ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_video_output_bridge:video_out|alt_vip_common_video_packet_encode:video_output|alt_vip_common_latency_0_to_latency_1:latency_converter                                                                                                                                                                                                                                                                ; alt_vip_common_latency_0_to_latency_1                    ; top_level_system ;
;    |top_level_system_altpll_0:altpll_0|                                                                                                 ; 0 (0)       ; 6 (2)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_altpll_0:altpll_0                                                                                                                                                                                                                                                                                                                                                                                                                              ; top_level_system_altpll_0                                ; top_level_system ;
;       |top_level_system_altpll_0_altpll_m2t2:sd1|                                                                                       ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_altpll_0:altpll_0|top_level_system_altpll_0_altpll_m2t2:sd1                                                                                                                                                                                                                                                                                                                                                                                    ; top_level_system_altpll_0_altpll_m2t2                    ; top_level_system ;
;       |top_level_system_altpll_0_stdsync_sv6:stdsync2|                                                                                  ; 0 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_altpll_0:altpll_0|top_level_system_altpll_0_stdsync_sv6:stdsync2                                                                                                                                                                                                                                                                                                                                                                               ; top_level_system_altpll_0_stdsync_sv6                    ; top_level_system ;
;          |top_level_system_altpll_0_dffpipe_l2c:dffpipe3|                                                                               ; 0 (0)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_altpll_0:altpll_0|top_level_system_altpll_0_stdsync_sv6:stdsync2|top_level_system_altpll_0_dffpipe_l2c:dffpipe3                                                                                                                                                                                                                                                                                                                                ; top_level_system_altpll_0_dffpipe_l2c                    ; top_level_system ;
;    |top_level_system_avalon_st_adapter:avalon_st_adapter|                                                                               ; 0 (0)       ; 216 (0)                   ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_avalon_st_adapter:avalon_st_adapter                                                                                                                                                                                                                                                                                                                                                                                                            ; top_level_system_avalon_st_adapter                       ; top_level_system ;
;       |top_level_system_avalon_st_adapter_timing_adapter_0:timing_adapter_0|                                                            ; 0 (0)       ; 216 (0)                   ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_avalon_st_adapter:avalon_st_adapter|top_level_system_avalon_st_adapter_timing_adapter_0:timing_adapter_0                                                                                                                                                                                                                                                                                                                                       ; top_level_system_avalon_st_adapter_timing_adapter_0      ; top_level_system ;
;          |top_level_system_avalon_st_adapter_timing_adapter_0_fifo:top_level_system_avalon_st_adapter_timing_adapter_0_fifo|            ; 0 (0)       ; 216 (216)                 ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_avalon_st_adapter:avalon_st_adapter|top_level_system_avalon_st_adapter_timing_adapter_0:timing_adapter_0|top_level_system_avalon_st_adapter_timing_adapter_0_fifo:top_level_system_avalon_st_adapter_timing_adapter_0_fifo                                                                                                                                                                                                                     ; top_level_system_avalon_st_adapter_timing_adapter_0_fifo ; top_level_system ;
;    |top_level_system_jtag_uart_0:jtag_uart_0|                                                                                           ; 0 (0)       ; 113 (13)                  ; 0 (0)         ; 1024        ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_jtag_uart_0:jtag_uart_0                                                                                                                                                                                                                                                                                                                                                                                                                        ; top_level_system_jtag_uart_0                             ; top_level_system ;
;       |alt_jtag_atlantic:top_level_system_jtag_uart_0_alt_jtag_atlantic|                                                                ; 0 (0)       ; 60 (60)                   ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:top_level_system_jtag_uart_0_alt_jtag_atlantic                                                                                                                                                                                                                                                                                                                                                       ; alt_jtag_atlantic                                        ; work             ;
;       |top_level_system_jtag_uart_0_scfifo_r:the_top_level_system_jtag_uart_0_scfifo_r|                                                 ; 0 (0)       ; 20 (0)                    ; 0 (0)         ; 512         ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_jtag_uart_0:jtag_uart_0|top_level_system_jtag_uart_0_scfifo_r:the_top_level_system_jtag_uart_0_scfifo_r                                                                                                                                                                                                                                                                                                                                        ; top_level_system_jtag_uart_0_scfifo_r                    ; top_level_system ;
;          |scfifo:rfifo|                                                                                                                 ; 0 (0)       ; 20 (0)                    ; 0 (0)         ; 512         ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_jtag_uart_0:jtag_uart_0|top_level_system_jtag_uart_0_scfifo_r:the_top_level_system_jtag_uart_0_scfifo_r|scfifo:rfifo                                                                                                                                                                                                                                                                                                                           ; scfifo                                                   ; work             ;
;             |scfifo_9621:auto_generated|                                                                                                ; 0 (0)       ; 20 (0)                    ; 0 (0)         ; 512         ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_jtag_uart_0:jtag_uart_0|top_level_system_jtag_uart_0_scfifo_r:the_top_level_system_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated                                                                                                                                                                                                                                                                                                ; scfifo_9621                                              ; work             ;
;                |a_dpfifo_bb01:dpfifo|                                                                                                   ; 0 (0)       ; 20 (0)                    ; 0 (0)         ; 512         ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_jtag_uart_0:jtag_uart_0|top_level_system_jtag_uart_0_scfifo_r:the_top_level_system_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo                                                                                                                                                                                                                                                                           ; a_dpfifo_bb01                                            ; work             ;
;                   |a_fefifo_7cf:fifo_state|                                                                                             ; 0 (0)       ; 8 (2)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_jtag_uart_0:jtag_uart_0|top_level_system_jtag_uart_0_scfifo_r:the_top_level_system_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                                                                                   ; a_fefifo_7cf                                             ; work             ;
;                      |cntr_337:count_usedw|                                                                                             ; 0 (0)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_jtag_uart_0:jtag_uart_0|top_level_system_jtag_uart_0_scfifo_r:the_top_level_system_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|a_fefifo_7cf:fifo_state|cntr_337:count_usedw                                                                                                                                                                                                                              ; cntr_337                                                 ; work             ;
;                   |altsyncram_dtn1:FIFOram|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_jtag_uart_0:jtag_uart_0|top_level_system_jtag_uart_0_scfifo_r:the_top_level_system_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram                                                                                                                                                                                                                                                   ; altsyncram_dtn1                                          ; work             ;
;                   |cntr_n2b:rd_ptr_count|                                                                                               ; 0 (0)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_jtag_uart_0:jtag_uart_0|top_level_system_jtag_uart_0_scfifo_r:the_top_level_system_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:rd_ptr_count                                                                                                                                                                                                                                                     ; cntr_n2b                                                 ; work             ;
;                   |cntr_n2b:wr_ptr|                                                                                                     ; 0 (0)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_jtag_uart_0:jtag_uart_0|top_level_system_jtag_uart_0_scfifo_r:the_top_level_system_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:wr_ptr                                                                                                                                                                                                                                                           ; cntr_n2b                                                 ; work             ;
;       |top_level_system_jtag_uart_0_scfifo_w:the_top_level_system_jtag_uart_0_scfifo_w|                                                 ; 0 (0)       ; 20 (0)                    ; 0 (0)         ; 512         ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_jtag_uart_0:jtag_uart_0|top_level_system_jtag_uart_0_scfifo_w:the_top_level_system_jtag_uart_0_scfifo_w                                                                                                                                                                                                                                                                                                                                        ; top_level_system_jtag_uart_0_scfifo_w                    ; top_level_system ;
;          |scfifo:wfifo|                                                                                                                 ; 0 (0)       ; 20 (0)                    ; 0 (0)         ; 512         ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_jtag_uart_0:jtag_uart_0|top_level_system_jtag_uart_0_scfifo_w:the_top_level_system_jtag_uart_0_scfifo_w|scfifo:wfifo                                                                                                                                                                                                                                                                                                                           ; scfifo                                                   ; work             ;
;             |scfifo_9621:auto_generated|                                                                                                ; 0 (0)       ; 20 (0)                    ; 0 (0)         ; 512         ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_jtag_uart_0:jtag_uart_0|top_level_system_jtag_uart_0_scfifo_w:the_top_level_system_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated                                                                                                                                                                                                                                                                                                ; scfifo_9621                                              ; work             ;
;                |a_dpfifo_bb01:dpfifo|                                                                                                   ; 0 (0)       ; 20 (0)                    ; 0 (0)         ; 512         ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_jtag_uart_0:jtag_uart_0|top_level_system_jtag_uart_0_scfifo_w:the_top_level_system_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo                                                                                                                                                                                                                                                                           ; a_dpfifo_bb01                                            ; work             ;
;                   |a_fefifo_7cf:fifo_state|                                                                                             ; 0 (0)       ; 8 (2)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_jtag_uart_0:jtag_uart_0|top_level_system_jtag_uart_0_scfifo_w:the_top_level_system_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                                                                                   ; a_fefifo_7cf                                             ; work             ;
;                      |cntr_337:count_usedw|                                                                                             ; 0 (0)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_jtag_uart_0:jtag_uart_0|top_level_system_jtag_uart_0_scfifo_w:the_top_level_system_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|a_fefifo_7cf:fifo_state|cntr_337:count_usedw                                                                                                                                                                                                                              ; cntr_337                                                 ; work             ;
;                   |altsyncram_dtn1:FIFOram|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_jtag_uart_0:jtag_uart_0|top_level_system_jtag_uart_0_scfifo_w:the_top_level_system_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram                                                                                                                                                                                                                                                   ; altsyncram_dtn1                                          ; work             ;
;                   |cntr_n2b:rd_ptr_count|                                                                                               ; 0 (0)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_jtag_uart_0:jtag_uart_0|top_level_system_jtag_uart_0_scfifo_w:the_top_level_system_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:rd_ptr_count                                                                                                                                                                                                                                                     ; cntr_n2b                                                 ; work             ;
;                   |cntr_n2b:wr_ptr|                                                                                                     ; 0 (0)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_jtag_uart_0:jtag_uart_0|top_level_system_jtag_uart_0_scfifo_w:the_top_level_system_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:wr_ptr                                                                                                                                                                                                                                                           ; cntr_n2b                                                 ; work             ;
;    |top_level_system_mm_interconnect_0:mm_interconnect_0|                                                                               ; 0 (0)       ; 199 (0)                   ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                                                                                                                                                            ; top_level_system_mm_interconnect_0                       ; top_level_system ;
;       |altera_avalon_sc_fifo:alt_vip_cl_tpg_0_control_agent_rsp_fifo|                                                                   ; 0 (0)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:alt_vip_cl_tpg_0_control_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                              ; altera_avalon_sc_fifo                                    ; top_level_system ;
;       |altera_avalon_sc_fifo:altpll_0_pll_slave_agent_rdata_fifo|                                                                       ; 0 (0)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:altpll_0_pll_slave_agent_rdata_fifo                                                                                                                                                                                                                                                                                                                                                  ; altera_avalon_sc_fifo                                    ; top_level_system ;
;       |altera_avalon_sc_fifo:altpll_0_pll_slave_agent_rsp_fifo|                                                                         ; 0 (0)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:altpll_0_pll_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                    ; altera_avalon_sc_fifo                                    ; top_level_system ;
;       |altera_avalon_sc_fifo:dsi_tx_controller_0_avl_mm_agent_rsp_fifo|                                                                 ; 0 (0)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:dsi_tx_controller_0_avl_mm_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                            ; altera_avalon_sc_fifo                                    ; top_level_system ;
;       |altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo|                                                              ; 0 (0)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                         ; altera_avalon_sc_fifo                                    ; top_level_system ;
;       |altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo|                                                               ; 0 (0)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                          ; altera_avalon_sc_fifo                                    ; top_level_system ;
;       |altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|                                                                        ; 0 (0)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                   ; altera_avalon_sc_fifo                                    ; top_level_system ;
;       |altera_avalon_sc_fifo:sysid_qsys_0_control_slave_agent_rsp_fifo|                                                                 ; 0 (0)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                            ; altera_avalon_sc_fifo                                    ; top_level_system ;
;       |altera_avalon_st_handshake_clock_crosser:crosser_001|                                                                            ; 0 (0)       ; 12 (0)                    ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001                                                                                                                                                                                                                                                                                                                                                       ; altera_avalon_st_handshake_clock_crosser                 ; top_level_system ;
;          |altera_avalon_st_clock_crosser:clock_xer|                                                                                     ; 0 (0)       ; 12 (8)                    ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                                                              ; altera_avalon_st_clock_crosser                           ; top_level_system ;
;             |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                      ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                                                                                                                                         ; altera_std_synchronizer_nocut                            ; top_level_system ;
;             |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                      ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                                                                                                                                         ; altera_std_synchronizer_nocut                            ; top_level_system ;
;       |altera_avalon_st_handshake_clock_crosser:crosser|                                                                                ; 0 (0)       ; 22 (0)                    ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser                                                                                                                                                                                                                                                                                                                                                           ; altera_avalon_st_handshake_clock_crosser                 ; top_level_system ;
;          |altera_avalon_st_clock_crosser:clock_xer|                                                                                     ; 0 (0)       ; 22 (18)                   ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                                                                  ; altera_avalon_st_clock_crosser                           ; top_level_system ;
;             |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                      ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                                                                                                                                             ; altera_std_synchronizer_nocut                            ; top_level_system ;
;             |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                      ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                                                                                                                                             ; altera_std_synchronizer_nocut                            ; top_level_system ;
;       |altera_merlin_master_agent:nios2_gen2_0_data_master_agent|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_gen2_0_data_master_agent                                                                                                                                                                                                                                                                                                                                                  ; altera_merlin_master_agent                               ; top_level_system ;
;       |altera_merlin_slave_agent:alt_vip_cl_tpg_0_control_agent|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:alt_vip_cl_tpg_0_control_agent                                                                                                                                                                                                                                                                                                                                                   ; altera_merlin_slave_agent                                ; top_level_system ;
;       |altera_merlin_slave_agent:altpll_0_pll_slave_agent|                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:altpll_0_pll_slave_agent                                                                                                                                                                                                                                                                                                                                                         ; altera_merlin_slave_agent                                ; top_level_system ;
;          |altera_merlin_burst_uncompressor:uncompressor|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:altpll_0_pll_slave_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                                                                                                                           ; altera_merlin_burst_uncompressor                         ; top_level_system ;
;       |altera_merlin_slave_agent:dsi_tx_controller_0_avl_mm_agent|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:dsi_tx_controller_0_avl_mm_agent                                                                                                                                                                                                                                                                                                                                                 ; altera_merlin_slave_agent                                ; top_level_system ;
;       |altera_merlin_slave_agent:nios2_gen2_0_debug_mem_slave_agent|                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:nios2_gen2_0_debug_mem_slave_agent                                                                                                                                                                                                                                                                                                                                               ; altera_merlin_slave_agent                                ; top_level_system ;
;       |altera_merlin_slave_agent:sysid_qsys_0_control_slave_agent|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sysid_qsys_0_control_slave_agent                                                                                                                                                                                                                                                                                                                                                 ; altera_merlin_slave_agent                                ; top_level_system ;
;       |altera_merlin_slave_translator:altpll_0_pll_slave_translator|                                                                    ; 0 (0)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:altpll_0_pll_slave_translator                                                                                                                                                                                                                                                                                                                                               ; altera_merlin_slave_translator                           ; top_level_system ;
;       |altera_merlin_slave_translator:dsi_tx_controller_0_avl_mm_translator|                                                            ; 0 (0)       ; 25 (25)                   ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:dsi_tx_controller_0_avl_mm_translator                                                                                                                                                                                                                                                                                                                                       ; altera_merlin_slave_translator                           ; top_level_system ;
;       |altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator|                                                         ; 0 (0)       ; 23 (23)                   ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator                                                                                                                                                                                                                                                                                                                                    ; altera_merlin_slave_translator                           ; top_level_system ;
;       |altera_merlin_slave_translator:nios2_gen2_0_debug_mem_slave_translator|                                                          ; 0 (0)       ; 33 (33)                   ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_gen2_0_debug_mem_slave_translator                                                                                                                                                                                                                                                                                                                                     ; altera_merlin_slave_translator                           ; top_level_system ;
;       |altera_merlin_slave_translator:onchip_memory2_0_s1_translator|                                                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:onchip_memory2_0_s1_translator                                                                                                                                                                                                                                                                                                                                              ; altera_merlin_slave_translator                           ; top_level_system ;
;       |altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator|                                                            ; 0 (0)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator                                                                                                                                                                                                                                                                                                                                       ; altera_merlin_slave_translator                           ; top_level_system ;
;       |altera_merlin_traffic_limiter:nios2_gen2_0_data_master_limiter|                                                                  ; 0 (0)       ; 14 (14)                   ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_gen2_0_data_master_limiter                                                                                                                                                                                                                                                                                                                                             ; altera_merlin_traffic_limiter                            ; top_level_system ;
;       |altera_merlin_traffic_limiter:nios2_gen2_0_instruction_master_limiter|                                                           ; 0 (0)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_gen2_0_instruction_master_limiter                                                                                                                                                                                                                                                                                                                                      ; altera_merlin_traffic_limiter                            ; top_level_system ;
;       |top_level_system_mm_interconnect_0_cmd_demux:cmd_demux|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_mm_interconnect_0:mm_interconnect_0|top_level_system_mm_interconnect_0_cmd_demux:cmd_demux                                                                                                                                                                                                                                                                                                                                                     ; top_level_system_mm_interconnect_0_cmd_demux             ; top_level_system ;
;       |top_level_system_mm_interconnect_0_cmd_demux_001:cmd_demux_001|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_mm_interconnect_0:mm_interconnect_0|top_level_system_mm_interconnect_0_cmd_demux_001:cmd_demux_001                                                                                                                                                                                                                                                                                                                                             ; top_level_system_mm_interconnect_0_cmd_demux_001         ; top_level_system ;
;       |top_level_system_mm_interconnect_0_cmd_mux_004:cmd_mux_004|                                                                      ; 0 (0)       ; 5 (3)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_mm_interconnect_0:mm_interconnect_0|top_level_system_mm_interconnect_0_cmd_mux_004:cmd_mux_004                                                                                                                                                                                                                                                                                                                                                 ; top_level_system_mm_interconnect_0_cmd_mux_004           ; top_level_system ;
;          |altera_merlin_arbitrator:arb|                                                                                                 ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_mm_interconnect_0:mm_interconnect_0|top_level_system_mm_interconnect_0_cmd_mux_004:cmd_mux_004|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                                    ; altera_merlin_arbitrator                                 ; top_level_system ;
;       |top_level_system_mm_interconnect_0_cmd_mux_004:cmd_mux_006|                                                                      ; 0 (0)       ; 5 (3)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_mm_interconnect_0:mm_interconnect_0|top_level_system_mm_interconnect_0_cmd_mux_004:cmd_mux_006                                                                                                                                                                                                                                                                                                                                                 ; top_level_system_mm_interconnect_0_cmd_mux_004           ; top_level_system ;
;          |altera_merlin_arbitrator:arb|                                                                                                 ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_mm_interconnect_0:mm_interconnect_0|top_level_system_mm_interconnect_0_cmd_mux_004:cmd_mux_006|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                                    ; altera_merlin_arbitrator                                 ; top_level_system ;
;       |top_level_system_mm_interconnect_0_router:router|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_mm_interconnect_0:mm_interconnect_0|top_level_system_mm_interconnect_0_router:router                                                                                                                                                                                                                                                                                                                                                           ; top_level_system_mm_interconnect_0_router                ; top_level_system ;
;       |top_level_system_mm_interconnect_0_router_001:router_001|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_mm_interconnect_0:mm_interconnect_0|top_level_system_mm_interconnect_0_router_001:router_001                                                                                                                                                                                                                                                                                                                                                   ; top_level_system_mm_interconnect_0_router_001            ; top_level_system ;
;       |top_level_system_mm_interconnect_0_rsp_demux_004:rsp_demux_004|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_mm_interconnect_0:mm_interconnect_0|top_level_system_mm_interconnect_0_rsp_demux_004:rsp_demux_004                                                                                                                                                                                                                                                                                                                                             ; top_level_system_mm_interconnect_0_rsp_demux_004         ; top_level_system ;
;       |top_level_system_mm_interconnect_0_rsp_demux_004:rsp_demux_006|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_mm_interconnect_0:mm_interconnect_0|top_level_system_mm_interconnect_0_rsp_demux_004:rsp_demux_006                                                                                                                                                                                                                                                                                                                                             ; top_level_system_mm_interconnect_0_rsp_demux_004         ; top_level_system ;
;       |top_level_system_mm_interconnect_0_rsp_mux:rsp_mux|                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_mm_interconnect_0:mm_interconnect_0|top_level_system_mm_interconnect_0_rsp_mux:rsp_mux                                                                                                                                                                                                                                                                                                                                                         ; top_level_system_mm_interconnect_0_rsp_mux               ; top_level_system ;
;       |top_level_system_mm_interconnect_0_rsp_mux_001:rsp_mux_001|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_mm_interconnect_0:mm_interconnect_0|top_level_system_mm_interconnect_0_rsp_mux_001:rsp_mux_001                                                                                                                                                                                                                                                                                                                                                 ; top_level_system_mm_interconnect_0_rsp_mux_001           ; top_level_system ;
;    |top_level_system_nios2_gen2_0:nios2_gen2_0|                                                                                         ; 0 (0)       ; 1594 (39)                 ; 0 (0)         ; 62720       ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0                                                                                                                                                                                                                                                                                                                                                                                                                      ; top_level_system_nios2_gen2_0                            ; top_level_system ;
;       |top_level_system_nios2_gen2_0_cpu:cpu|                                                                                           ; 0 (0)       ; 1555 (1220)               ; 0 (0)         ; 62720       ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu                                                                                                                                                                                                                                                                                                                                                                                ; top_level_system_nios2_gen2_0_cpu                        ; top_level_system ;
;          |top_level_system_nios2_gen2_0_cpu_bht_module:top_level_system_nios2_gen2_0_cpu_bht|                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_bht_module:top_level_system_nios2_gen2_0_cpu_bht                                                                                                                                                                                                                                                                                             ; top_level_system_nios2_gen2_0_cpu_bht_module             ; top_level_system ;
;             |altsyncram:the_altsyncram|                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_bht_module:top_level_system_nios2_gen2_0_cpu_bht|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                   ; altsyncram                                               ; work             ;
;                |altsyncram_vhc1:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_bht_module:top_level_system_nios2_gen2_0_cpu_bht|altsyncram:the_altsyncram|altsyncram_vhc1:auto_generated                                                                                                                                                                                                                                    ; altsyncram_vhc1                                          ; work             ;
;          |top_level_system_nios2_gen2_0_cpu_dc_data_module:top_level_system_nios2_gen2_0_cpu_dc_data|                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_dc_data_module:top_level_system_nios2_gen2_0_cpu_dc_data                                                                                                                                                                                                                                                                                     ; top_level_system_nios2_gen2_0_cpu_dc_data_module         ; top_level_system ;
;             |altsyncram:the_altsyncram|                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_dc_data_module:top_level_system_nios2_gen2_0_cpu_dc_data|altsyncram:the_altsyncram                                                                                                                                                                                                                                                           ; altsyncram                                               ; work             ;
;                |altsyncram_aoe1:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_dc_data_module:top_level_system_nios2_gen2_0_cpu_dc_data|altsyncram:the_altsyncram|altsyncram_aoe1:auto_generated                                                                                                                                                                                                                            ; altsyncram_aoe1                                          ; work             ;
;          |top_level_system_nios2_gen2_0_cpu_dc_tag_module:top_level_system_nios2_gen2_0_cpu_dc_tag|                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 640         ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_dc_tag_module:top_level_system_nios2_gen2_0_cpu_dc_tag                                                                                                                                                                                                                                                                                       ; top_level_system_nios2_gen2_0_cpu_dc_tag_module          ; top_level_system ;
;             |altsyncram:the_altsyncram|                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 640         ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_dc_tag_module:top_level_system_nios2_gen2_0_cpu_dc_tag|altsyncram:the_altsyncram                                                                                                                                                                                                                                                             ; altsyncram                                               ; work             ;
;                |altsyncram_9tb1:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 640         ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_dc_tag_module:top_level_system_nios2_gen2_0_cpu_dc_tag|altsyncram:the_altsyncram|altsyncram_9tb1:auto_generated                                                                                                                                                                                                                              ; altsyncram_9tb1                                          ; work             ;
;          |top_level_system_nios2_gen2_0_cpu_dc_victim_module:top_level_system_nios2_gen2_0_cpu_dc_victim|                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_dc_victim_module:top_level_system_nios2_gen2_0_cpu_dc_victim                                                                                                                                                                                                                                                                                 ; top_level_system_nios2_gen2_0_cpu_dc_victim_module       ; top_level_system ;
;             |altsyncram:the_altsyncram|                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_dc_victim_module:top_level_system_nios2_gen2_0_cpu_dc_victim|altsyncram:the_altsyncram                                                                                                                                                                                                                                                       ; altsyncram                                               ; work             ;
;                |altsyncram_hec1:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_dc_victim_module:top_level_system_nios2_gen2_0_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_hec1:auto_generated                                                                                                                                                                                                                        ; altsyncram_hec1                                          ; work             ;
;          |top_level_system_nios2_gen2_0_cpu_ic_data_module:top_level_system_nios2_gen2_0_cpu_ic_data|                                   ; 0 (0)       ; 1 (0)                     ; 0 (0)         ; 32768       ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_ic_data_module:top_level_system_nios2_gen2_0_cpu_ic_data                                                                                                                                                                                                                                                                                     ; top_level_system_nios2_gen2_0_cpu_ic_data_module         ; top_level_system ;
;             |altsyncram:the_altsyncram|                                                                                                 ; 0 (0)       ; 1 (0)                     ; 0 (0)         ; 32768       ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_ic_data_module:top_level_system_nios2_gen2_0_cpu_ic_data|altsyncram:the_altsyncram                                                                                                                                                                                                                                                           ; altsyncram                                               ; work             ;
;                |altsyncram_2uc1:auto_generated|                                                                                         ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 32768       ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_ic_data_module:top_level_system_nios2_gen2_0_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_2uc1:auto_generated                                                                                                                                                                                                                            ; altsyncram_2uc1                                          ; work             ;
;          |top_level_system_nios2_gen2_0_cpu_ic_tag_module:top_level_system_nios2_gen2_0_cpu_ic_tag|                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1920        ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_ic_tag_module:top_level_system_nios2_gen2_0_cpu_ic_tag                                                                                                                                                                                                                                                                                       ; top_level_system_nios2_gen2_0_cpu_ic_tag_module          ; top_level_system ;
;             |altsyncram:the_altsyncram|                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1920        ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_ic_tag_module:top_level_system_nios2_gen2_0_cpu_ic_tag|altsyncram:the_altsyncram                                                                                                                                                                                                                                                             ; altsyncram                                               ; work             ;
;                |altsyncram_1lc1:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1920        ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_ic_tag_module:top_level_system_nios2_gen2_0_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_1lc1:auto_generated                                                                                                                                                                                                                              ; altsyncram_1lc1                                          ; work             ;
;          |top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|                                  ; 0 (0)       ; 64 (0)                    ; 0 (0)         ; 0           ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell                                                                                                                                                                                                                                                                                    ; top_level_system_nios2_gen2_0_cpu_mult_cell              ; top_level_system ;
;             |altera_mult_add:the_altmult_add_p1|                                                                                        ; 0 (0)       ; 32 (0)                    ; 0 (0)         ; 0           ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1                                                                                                                                                                                                                                                 ; altera_mult_add                                          ; work             ;
;                |altera_mult_add_bbo2:auto_generated|                                                                                    ; 0 (0)       ; 32 (0)                    ; 0 (0)         ; 0           ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated                                                                                                                                                                                                             ; altera_mult_add_bbo2                                     ; work             ;
;                   |altera_mult_add_rtl:altera_mult_add_rtl1|                                                                            ; 0 (0)       ; 32 (0)                    ; 0 (0)         ; 0           ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                                                                    ; altera_mult_add_rtl                                      ; work             ;
;                      |ama_multiplier_function:multiplier_block|                                                                         ; 0 (0)       ; 32 (0)                    ; 0 (0)         ; 0           ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                                                                           ; ama_multiplier_function                                  ; work             ;
;                         |ama_register_function:multiplier_register_block_0|                                                             ; 0 (0)       ; 32 (32)                   ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0                                                                         ; ama_register_function                                    ; work             ;
;                         |lpm_mult:Mult0|                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0                                                                                                            ; lpm_mult                                                 ; work             ;
;                            |mult_9401:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated                                                                                   ; mult_9401                                                ; work             ;
;             |altera_mult_add:the_altmult_add_p2|                                                                                        ; 0 (0)       ; 16 (0)                    ; 0 (0)         ; 0           ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2                                                                                                                                                                                                                                                 ; altera_mult_add                                          ; work             ;
;                |altera_mult_add_bbo2:auto_generated|                                                                                    ; 0 (0)       ; 16 (0)                    ; 0 (0)         ; 0           ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated                                                                                                                                                                                                             ; altera_mult_add_bbo2                                     ; work             ;
;                   |altera_mult_add_rtl:altera_mult_add_rtl1|                                                                            ; 0 (0)       ; 16 (0)                    ; 0 (0)         ; 0           ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                                                                    ; altera_mult_add_rtl                                      ; work             ;
;                      |ama_multiplier_function:multiplier_block|                                                                         ; 0 (0)       ; 16 (0)                    ; 0 (0)         ; 0           ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                                                                           ; ama_multiplier_function                                  ; work             ;
;                         |ama_register_function:multiplier_register_block_0|                                                             ; 0 (0)       ; 16 (16)                   ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0                                                                         ; ama_register_function                                    ; work             ;
;                         |lpm_mult:Mult0|                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0                                                                                                            ; lpm_mult                                                 ; work             ;
;                            |mult_9b01:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated                                                                                   ; mult_9b01                                                ; work             ;
;             |altera_mult_add:the_altmult_add_p3|                                                                                        ; 0 (0)       ; 16 (0)                    ; 0 (0)         ; 0           ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3                                                                                                                                                                                                                                                 ; altera_mult_add                                          ; work             ;
;                |altera_mult_add_bbo2:auto_generated|                                                                                    ; 0 (0)       ; 16 (0)                    ; 0 (0)         ; 0           ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated                                                                                                                                                                                                             ; altera_mult_add_bbo2                                     ; work             ;
;                   |altera_mult_add_rtl:altera_mult_add_rtl1|                                                                            ; 0 (0)       ; 16 (0)                    ; 0 (0)         ; 0           ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                                                                    ; altera_mult_add_rtl                                      ; work             ;
;                      |ama_multiplier_function:multiplier_block|                                                                         ; 0 (0)       ; 16 (0)                    ; 0 (0)         ; 0           ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                                                                           ; ama_multiplier_function                                  ; work             ;
;                         |ama_register_function:multiplier_register_block_0|                                                             ; 0 (0)       ; 16 (16)                   ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0                                                                         ; ama_register_function                                    ; work             ;
;                         |lpm_mult:Mult0|                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0                                                                                                            ; lpm_mult                                                 ; work             ;
;                            |mult_9b01:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated                                                                                   ; mult_9b01                                                ; work             ;
;          |top_level_system_nios2_gen2_0_cpu_nios2_oci:the_top_level_system_nios2_gen2_0_cpu_nios2_oci|                                  ; 0 (0)       ; 270 (80)                  ; 0 (0)         ; 8192        ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_nios2_oci:the_top_level_system_nios2_gen2_0_cpu_nios2_oci                                                                                                                                                                                                                                                                                    ; top_level_system_nios2_gen2_0_cpu_nios2_oci              ; top_level_system ;
;             |top_level_system_nios2_gen2_0_cpu_debug_slave_wrapper:the_top_level_system_nios2_gen2_0_cpu_debug_slave_wrapper|           ; 0 (0)       ; 96 (0)                    ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_nios2_oci:the_top_level_system_nios2_gen2_0_cpu_nios2_oci|top_level_system_nios2_gen2_0_cpu_debug_slave_wrapper:the_top_level_system_nios2_gen2_0_cpu_debug_slave_wrapper                                                                                                                                                                    ; top_level_system_nios2_gen2_0_cpu_debug_slave_wrapper    ; top_level_system ;
;                |sld_virtual_jtag_basic:top_level_system_nios2_gen2_0_cpu_debug_slave_phy|                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_nios2_oci:the_top_level_system_nios2_gen2_0_cpu_nios2_oci|top_level_system_nios2_gen2_0_cpu_debug_slave_wrapper:the_top_level_system_nios2_gen2_0_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:top_level_system_nios2_gen2_0_cpu_debug_slave_phy                                                                                           ; sld_virtual_jtag_basic                                   ; work             ;
;                |top_level_system_nios2_gen2_0_cpu_debug_slave_sysclk:the_top_level_system_nios2_gen2_0_cpu_debug_slave_sysclk|          ; 0 (0)       ; 49 (45)                   ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_nios2_oci:the_top_level_system_nios2_gen2_0_cpu_nios2_oci|top_level_system_nios2_gen2_0_cpu_debug_slave_wrapper:the_top_level_system_nios2_gen2_0_cpu_debug_slave_wrapper|top_level_system_nios2_gen2_0_cpu_debug_slave_sysclk:the_top_level_system_nios2_gen2_0_cpu_debug_slave_sysclk                                                      ; top_level_system_nios2_gen2_0_cpu_debug_slave_sysclk     ; top_level_system ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer3|                                                                ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_nios2_oci:the_top_level_system_nios2_gen2_0_cpu_nios2_oci|top_level_system_nios2_gen2_0_cpu_debug_slave_wrapper:the_top_level_system_nios2_gen2_0_cpu_debug_slave_wrapper|top_level_system_nios2_gen2_0_cpu_debug_slave_sysclk:the_top_level_system_nios2_gen2_0_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ; altera_std_synchronizer                                  ; work             ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer4|                                                                ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_nios2_oci:the_top_level_system_nios2_gen2_0_cpu_nios2_oci|top_level_system_nios2_gen2_0_cpu_debug_slave_wrapper:the_top_level_system_nios2_gen2_0_cpu_debug_slave_wrapper|top_level_system_nios2_gen2_0_cpu_debug_slave_sysclk:the_top_level_system_nios2_gen2_0_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4 ; altera_std_synchronizer                                  ; work             ;
;                |top_level_system_nios2_gen2_0_cpu_debug_slave_tck:the_top_level_system_nios2_gen2_0_cpu_debug_slave_tck|                ; 0 (0)       ; 47 (43)                   ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_nios2_oci:the_top_level_system_nios2_gen2_0_cpu_nios2_oci|top_level_system_nios2_gen2_0_cpu_debug_slave_wrapper:the_top_level_system_nios2_gen2_0_cpu_debug_slave_wrapper|top_level_system_nios2_gen2_0_cpu_debug_slave_tck:the_top_level_system_nios2_gen2_0_cpu_debug_slave_tck                                                            ; top_level_system_nios2_gen2_0_cpu_debug_slave_tck        ; top_level_system ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer1|                                                                ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_nios2_oci:the_top_level_system_nios2_gen2_0_cpu_nios2_oci|top_level_system_nios2_gen2_0_cpu_debug_slave_wrapper:the_top_level_system_nios2_gen2_0_cpu_debug_slave_wrapper|top_level_system_nios2_gen2_0_cpu_debug_slave_tck:the_top_level_system_nios2_gen2_0_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer1       ; altera_std_synchronizer                                  ; work             ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer2|                                                                ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_nios2_oci:the_top_level_system_nios2_gen2_0_cpu_nios2_oci|top_level_system_nios2_gen2_0_cpu_debug_slave_wrapper:the_top_level_system_nios2_gen2_0_cpu_debug_slave_wrapper|top_level_system_nios2_gen2_0_cpu_debug_slave_tck:the_top_level_system_nios2_gen2_0_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer2       ; altera_std_synchronizer                                  ; work             ;
;             |top_level_system_nios2_gen2_0_cpu_nios2_avalon_reg:the_top_level_system_nios2_gen2_0_cpu_nios2_avalon_reg|                 ; 0 (0)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_nios2_oci:the_top_level_system_nios2_gen2_0_cpu_nios2_oci|top_level_system_nios2_gen2_0_cpu_nios2_avalon_reg:the_top_level_system_nios2_gen2_0_cpu_nios2_avalon_reg                                                                                                                                                                          ; top_level_system_nios2_gen2_0_cpu_nios2_avalon_reg       ; top_level_system ;
;             |top_level_system_nios2_gen2_0_cpu_nios2_oci_break:the_top_level_system_nios2_gen2_0_cpu_nios2_oci_break|                   ; 0 (0)       ; 32 (32)                   ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_nios2_oci:the_top_level_system_nios2_gen2_0_cpu_nios2_oci|top_level_system_nios2_gen2_0_cpu_nios2_oci_break:the_top_level_system_nios2_gen2_0_cpu_nios2_oci_break                                                                                                                                                                            ; top_level_system_nios2_gen2_0_cpu_nios2_oci_break        ; top_level_system ;
;             |top_level_system_nios2_gen2_0_cpu_nios2_oci_debug:the_top_level_system_nios2_gen2_0_cpu_nios2_oci_debug|                   ; 0 (0)       ; 9 (7)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_nios2_oci:the_top_level_system_nios2_gen2_0_cpu_nios2_oci|top_level_system_nios2_gen2_0_cpu_nios2_oci_debug:the_top_level_system_nios2_gen2_0_cpu_nios2_oci_debug                                                                                                                                                                            ; top_level_system_nios2_gen2_0_cpu_nios2_oci_debug        ; top_level_system ;
;                |altera_std_synchronizer:the_altera_std_synchronizer|                                                                    ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_nios2_oci:the_top_level_system_nios2_gen2_0_cpu_nios2_oci|top_level_system_nios2_gen2_0_cpu_nios2_oci_debug:the_top_level_system_nios2_gen2_0_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                        ; altera_std_synchronizer                                  ; work             ;
;             |top_level_system_nios2_gen2_0_cpu_nios2_ocimem:the_top_level_system_nios2_gen2_0_cpu_nios2_ocimem|                         ; 0 (0)       ; 49 (49)                   ; 0 (0)         ; 8192        ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_nios2_oci:the_top_level_system_nios2_gen2_0_cpu_nios2_oci|top_level_system_nios2_gen2_0_cpu_nios2_ocimem:the_top_level_system_nios2_gen2_0_cpu_nios2_ocimem                                                                                                                                                                                  ; top_level_system_nios2_gen2_0_cpu_nios2_ocimem           ; top_level_system ;
;                |top_level_system_nios2_gen2_0_cpu_ociram_sp_ram_module:top_level_system_nios2_gen2_0_cpu_ociram_sp_ram|                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_nios2_oci:the_top_level_system_nios2_gen2_0_cpu_nios2_oci|top_level_system_nios2_gen2_0_cpu_nios2_ocimem:the_top_level_system_nios2_gen2_0_cpu_nios2_ocimem|top_level_system_nios2_gen2_0_cpu_ociram_sp_ram_module:top_level_system_nios2_gen2_0_cpu_ociram_sp_ram                                                                           ; top_level_system_nios2_gen2_0_cpu_ociram_sp_ram_module   ; top_level_system ;
;                   |altsyncram:the_altsyncram|                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_nios2_oci:the_top_level_system_nios2_gen2_0_cpu_nios2_oci|top_level_system_nios2_gen2_0_cpu_nios2_ocimem:the_top_level_system_nios2_gen2_0_cpu_nios2_ocimem|top_level_system_nios2_gen2_0_cpu_ociram_sp_ram_module:top_level_system_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram                                                 ; altsyncram                                               ; work             ;
;                      |altsyncram_0n61:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_nios2_oci:the_top_level_system_nios2_gen2_0_cpu_nios2_oci|top_level_system_nios2_gen2_0_cpu_nios2_ocimem:the_top_level_system_nios2_gen2_0_cpu_nios2_ocimem|top_level_system_nios2_gen2_0_cpu_ociram_sp_ram_module:top_level_system_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_0n61:auto_generated                  ; altsyncram_0n61                                          ; work             ;
;          |top_level_system_nios2_gen2_0_cpu_register_bank_a_module:top_level_system_nios2_gen2_0_cpu_register_bank_a|                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_register_bank_a_module:top_level_system_nios2_gen2_0_cpu_register_bank_a                                                                                                                                                                                                                                                                     ; top_level_system_nios2_gen2_0_cpu_register_bank_a_module ; top_level_system ;
;             |altsyncram:the_altsyncram|                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_register_bank_a_module:top_level_system_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                                                                           ; altsyncram                                               ; work             ;
;                |altsyncram_5tb1:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_register_bank_a_module:top_level_system_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_5tb1:auto_generated                                                                                                                                                                                                            ; altsyncram_5tb1                                          ; work             ;
;          |top_level_system_nios2_gen2_0_cpu_register_bank_b_module:top_level_system_nios2_gen2_0_cpu_register_bank_b|                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_register_bank_b_module:top_level_system_nios2_gen2_0_cpu_register_bank_b                                                                                                                                                                                                                                                                     ; top_level_system_nios2_gen2_0_cpu_register_bank_b_module ; top_level_system ;
;             |altsyncram:the_altsyncram|                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_register_bank_b_module:top_level_system_nios2_gen2_0_cpu_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                                                                           ; altsyncram                                               ; work             ;
;                |altsyncram_5tb1:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_register_bank_b_module:top_level_system_nios2_gen2_0_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_5tb1:auto_generated                                                                                                                                                                                                            ; altsyncram_5tb1                                          ; work             ;
;    |top_level_system_onchip_memory2_0:onchip_memory2_0|                                                                                 ; 0 (0)       ; 2 (0)                     ; 0 (0)         ; 1048576     ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_onchip_memory2_0:onchip_memory2_0                                                                                                                                                                                                                                                                                                                                                                                                              ; top_level_system_onchip_memory2_0                        ; top_level_system ;
;       |altsyncram:the_altsyncram|                                                                                                       ; 0 (0)       ; 2 (0)                     ; 0 (0)         ; 1048576     ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                                                                    ; altsyncram                                               ; work             ;
;          |altsyncram_d8f1:auto_generated|                                                                                               ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 1048576     ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_d8f1:auto_generated                                                                                                                                                                                                                                                                                                                                                     ; altsyncram_d8f1                                          ; work             ;
;             |decode_c7a:decode3|                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_d8f1:auto_generated|decode_c7a:decode3                                                                                                                                                                                                                                                                                                                                  ; decode_c7a                                               ; work             ;
;             |mux_93b:mux2|                                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_d8f1:auto_generated|mux_93b:mux2                                                                                                                                                                                                                                                                                                                                        ; mux_93b                                                  ; work             ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------+------------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                                     ;
+---------------------------------------------------------+----------+---------------+---------------+-----------------------+-----+------+
; Name                                                    ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+---------------------------------------------------------+----------+---------------+---------------+-----------------------+-----+------+
; dsi_tx_controller_0_dsi_interface_dphy_data_hs_out_p[0] ; Output   ; --            ; --            ; --                    ; 0   ; --   ;
; dsi_tx_controller_0_dsi_interface_dphy_data_hs_out_p[1] ; Output   ; --            ; --            ; --                    ; 0   ; --   ;
; dsi_tx_controller_0_dsi_interface_dphy_data_hs_out_p[2] ; Output   ; --            ; --            ; --                    ; 0   ; --   ;
; dsi_tx_controller_0_dsi_interface_dphy_data_hs_out_p[3] ; Output   ; --            ; --            ; --                    ; 0   ; --   ;
; dsi_tx_controller_0_dsi_interface_dphy_data_hs_out_n[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dsi_tx_controller_0_dsi_interface_dphy_data_hs_out_n[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dsi_tx_controller_0_dsi_interface_dphy_data_hs_out_n[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dsi_tx_controller_0_dsi_interface_dphy_data_hs_out_n[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dsi_tx_controller_0_dsi_interface_dphy_data_lp_out_p[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dsi_tx_controller_0_dsi_interface_dphy_data_lp_out_p[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dsi_tx_controller_0_dsi_interface_dphy_data_lp_out_p[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dsi_tx_controller_0_dsi_interface_dphy_data_lp_out_p[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dsi_tx_controller_0_dsi_interface_dphy_data_lp_out_n[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dsi_tx_controller_0_dsi_interface_dphy_data_lp_out_n[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dsi_tx_controller_0_dsi_interface_dphy_data_lp_out_n[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dsi_tx_controller_0_dsi_interface_dphy_data_lp_out_n[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dsi_tx_controller_0_dsi_interface_dphy_clk_hs_out_p     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dsi_tx_controller_0_dsi_interface_dphy_clk_hs_out_n     ; Output   ; --            ; --            ; --                    ; 0   ; --   ;
; dsi_tx_controller_0_dsi_interface_dphy_clk_lp_out_p     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dsi_tx_controller_0_dsi_interface_dphy_clk_lp_out_n     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; altpll_0_areset_conduit_export                          ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; clk_clk                                                 ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; reset_reset_n                                           ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
+---------------------------------------------------------+----------+---------------+---------------+-----------------------+-----+------+


+--------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                               ;
+--------------------------------+-------------------+---------+
; Source Pin / Fanout            ; Pad To Core Index ; Setting ;
+--------------------------------+-------------------+---------+
; altpll_0_areset_conduit_export ;                   ;         ;
; clk_clk                        ;                   ;         ;
; reset_reset_n                  ;                   ;         ;
+--------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                                              ; Location   ; Fan-Out ; Usage                                              ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                                                                                      ; Unassigned ; 204     ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                                                                                      ; Unassigned ; 25      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                                                                                                     ; Unassigned ; 38      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                                                                                                     ; Unassigned ; 211     ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; altera_reset_controller:rst_controller_002|merged_reset~0                                                                                                                                                                                                                                                                                                                                                                         ; Unassigned ; 9       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; altera_reset_controller:rst_controller|r_early_rst                                                                                                                                                                                                                                                                                                                                                                                ; Unassigned ; 131     ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                                                                                                                                                                 ; Unassigned ; 1254    ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; avl_st_video_2_avl_st_top:avl_st_vid_2_st_0|altera_generic_fifo:fifo_34x4_0|scfifo:scfifo_component|scfifo_ctf1:auto_generated|a_dpfifo_rn71:dpfifo|_~5                                                                                                                                                                                                                                                                           ; Unassigned ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; avl_st_video_2_avl_st_top:avl_st_vid_2_st_0|altera_generic_fifo:fifo_34x4_0|scfifo:scfifo_component|scfifo_ctf1:auto_generated|a_dpfifo_rn71:dpfifo|_~6                                                                                                                                                                                                                                                                           ; Unassigned ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; avl_st_video_2_avl_st_top:avl_st_vid_2_st_0|altera_generic_fifo:fifo_34x4_0|scfifo:scfifo_component|scfifo_ctf1:auto_generated|a_dpfifo_rn71:dpfifo|valid_rreq~0                                                                                                                                                                                                                                                                  ; Unassigned ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; avl_st_video_2_avl_st_top:avl_st_vid_2_st_0|altera_generic_fifo:fifo_34x4_0|scfifo:scfifo_component|scfifo_ctf1:auto_generated|a_dpfifo_rn71:dpfifo|valid_wreq~0                                                                                                                                                                                                                                                                  ; Unassigned ; 40      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; avl_st_video_2_avl_st_top:avl_st_vid_2_st_0|global_enable~0                                                                                                                                                                                                                                                                                                                                                                       ; Unassigned ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; avl_st_video_2_avl_st_top:avl_st_vid_2_st_0|input_shift_reg[50]~83                                                                                                                                                                                                                                                                                                                                                                ; Unassigned ; 42      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; clk_clk                                                                                                                                                                                                                                                                                                                                                                                                                           ; Unassigned ; 42      ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; dsi_tx_top:dsi_tx_controller_0|altera_generic_fifo:fifo_9x32|scfifo:scfifo_component|scfifo_itf1:auto_generated|a_dpfifo_1o71:dpfifo|_~10                                                                                                                                                                                                                                                                                         ; Unassigned ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; dsi_tx_top:dsi_tx_controller_0|altera_generic_fifo:fifo_9x32|scfifo:scfifo_component|scfifo_itf1:auto_generated|a_dpfifo_1o71:dpfifo|_~12                                                                                                                                                                                                                                                                                         ; Unassigned ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; dsi_tx_top:dsi_tx_controller_0|altera_generic_fifo:fifo_9x32|scfifo:scfifo_component|scfifo_itf1:auto_generated|a_dpfifo_1o71:dpfifo|valid_rreq                                                                                                                                                                                                                                                                                   ; Unassigned ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; dsi_tx_top:dsi_tx_controller_0|altera_generic_fifo:fifo_9x32|scfifo:scfifo_component|scfifo_itf1:auto_generated|a_dpfifo_1o71:dpfifo|valid_wreq~1                                                                                                                                                                                                                                                                                 ; Unassigned ; 24      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; dsi_tx_top:dsi_tx_controller_0|altera_generic_fifo:lanes_fifo[1].fifo_8x32_inst|scfifo:scfifo_component|scfifo_htf1:auto_generated|a_dpfifo_0o71:dpfifo|_~6                                                                                                                                                                                                                                                                       ; Unassigned ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; dsi_tx_top:dsi_tx_controller_0|altera_generic_fifo:lanes_fifo[1].fifo_8x32_inst|scfifo:scfifo_component|scfifo_htf1:auto_generated|a_dpfifo_0o71:dpfifo|_~7                                                                                                                                                                                                                                                                       ; Unassigned ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; dsi_tx_top:dsi_tx_controller_0|altera_generic_fifo:lanes_fifo[1].fifo_8x32_inst|scfifo:scfifo_component|scfifo_htf1:auto_generated|a_dpfifo_0o71:dpfifo|valid_rreq                                                                                                                                                                                                                                                                ; Unassigned ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; dsi_tx_top:dsi_tx_controller_0|altera_generic_fifo:lanes_fifo[1].fifo_8x32_inst|scfifo:scfifo_component|scfifo_htf1:auto_generated|a_dpfifo_0o71:dpfifo|valid_wreq~0                                                                                                                                                                                                                                                              ; Unassigned ; 25      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; dsi_tx_top:dsi_tx_controller_0|altera_generic_fifo:lanes_fifo[2].fifo_8x32_inst|scfifo:scfifo_component|scfifo_htf1:auto_generated|a_dpfifo_0o71:dpfifo|_~7                                                                                                                                                                                                                                                                       ; Unassigned ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; dsi_tx_top:dsi_tx_controller_0|altera_generic_fifo:lanes_fifo[2].fifo_8x32_inst|scfifo:scfifo_component|scfifo_htf1:auto_generated|a_dpfifo_0o71:dpfifo|_~8                                                                                                                                                                                                                                                                       ; Unassigned ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; dsi_tx_top:dsi_tx_controller_0|altera_generic_fifo:lanes_fifo[2].fifo_8x32_inst|scfifo:scfifo_component|scfifo_htf1:auto_generated|a_dpfifo_0o71:dpfifo|valid_rreq                                                                                                                                                                                                                                                                ; Unassigned ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; dsi_tx_top:dsi_tx_controller_0|altera_generic_fifo:lanes_fifo[2].fifo_8x32_inst|scfifo:scfifo_component|scfifo_htf1:auto_generated|a_dpfifo_0o71:dpfifo|valid_wreq~1                                                                                                                                                                                                                                                              ; Unassigned ; 23      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; dsi_tx_top:dsi_tx_controller_0|altera_generic_fifo:lanes_fifo[3].fifo_8x32_inst|scfifo:scfifo_component|scfifo_htf1:auto_generated|a_dpfifo_0o71:dpfifo|_~0                                                                                                                                                                                                                                                                       ; Unassigned ; 69      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; dsi_tx_top:dsi_tx_controller_0|altera_generic_fifo:lanes_fifo[3].fifo_8x32_inst|scfifo:scfifo_component|scfifo_htf1:auto_generated|a_dpfifo_0o71:dpfifo|_~7                                                                                                                                                                                                                                                                       ; Unassigned ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; dsi_tx_top:dsi_tx_controller_0|altera_generic_fifo:lanes_fifo[3].fifo_8x32_inst|scfifo:scfifo_component|scfifo_htf1:auto_generated|a_dpfifo_0o71:dpfifo|_~8                                                                                                                                                                                                                                                                       ; Unassigned ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; dsi_tx_top:dsi_tx_controller_0|altera_generic_fifo:lanes_fifo[3].fifo_8x32_inst|scfifo:scfifo_component|scfifo_htf1:auto_generated|a_dpfifo_0o71:dpfifo|valid_rreq                                                                                                                                                                                                                                                                ; Unassigned ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; dsi_tx_top:dsi_tx_controller_0|dsi_lanes_controller:dsi_lanes_controller_0|dsi_lane_full:dsi_lane[0].dsi_lane|hs_exit_counter[5]~10                                                                                                                                                                                                                                                                                               ; Unassigned ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; dsi_tx_top:dsi_tx_controller_0|dsi_lanes_controller:dsi_lanes_controller_0|dsi_lane_full:dsi_lane[0].dsi_lane|hs_prep_counter[6]~10                                                                                                                                                                                                                                                                                               ; Unassigned ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; dsi_tx_top:dsi_tx_controller_0|dsi_lanes_controller:dsi_lanes_controller_0|dsi_lane_full:dsi_lane[0].dsi_lane|lp_baud_counter[6]~16                                                                                                                                                                                                                                                                                               ; Unassigned ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; dsi_tx_top:dsi_tx_controller_0|dsi_lanes_controller:dsi_lanes_controller_0|dsi_lane_full:dsi_lane[0].dsi_lane|lp_data_buffer[0]~2                                                                                                                                                                                                                                                                                                 ; Unassigned ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; dsi_tx_top:dsi_tx_controller_0|dsi_lanes_controller:dsi_lanes_controller_0|dsi_lane_full:dsi_lane[0].dsi_lane|lp_lines_enable                                                                                                                                                                                                                                                                                                     ; Unassigned ; 4       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; dsi_tx_top:dsi_tx_controller_0|dsi_lanes_controller:dsi_lanes_controller_0|dsi_lane_full:dsi_lane[0].dsi_lane|state_current.STATE_HS_EXIT                                                                                                                                                                                                                                                                                         ; Unassigned ; 11      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; dsi_tx_top:dsi_tx_controller_0|dsi_lanes_controller:dsi_lanes_controller_0|dsi_lane_full:dsi_lane[0].dsi_lane|state_current.STATE_HS_PREP                                                                                                                                                                                                                                                                                         ; Unassigned ; 13      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; dsi_tx_top:dsi_tx_controller_0|dsi_lanes_controller:dsi_lanes_controller_0|dsi_lane_full:dsi_lane[1].dsi_lane|hs_exit_counter[5]~10                                                                                                                                                                                                                                                                                               ; Unassigned ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; dsi_tx_top:dsi_tx_controller_0|dsi_lanes_controller:dsi_lanes_controller_0|dsi_lane_full:dsi_lane[1].dsi_lane|hs_prep_counter[1]~10                                                                                                                                                                                                                                                                                               ; Unassigned ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; dsi_tx_top:dsi_tx_controller_0|dsi_lanes_controller:dsi_lanes_controller_0|dsi_lane_full:dsi_lane[1].dsi_lane|lp_baud_counter[4]~4                                                                                                                                                                                                                                                                                                ; Unassigned ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; dsi_tx_top:dsi_tx_controller_0|dsi_lanes_controller:dsi_lanes_controller_0|dsi_lane_full:dsi_lane[1].dsi_lane|lp_lines_enable                                                                                                                                                                                                                                                                                                     ; Unassigned ; 4       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; dsi_tx_top:dsi_tx_controller_0|dsi_lanes_controller:dsi_lanes_controller_0|dsi_lane_full:dsi_lane[1].dsi_lane|state_current.STATE_HS_EXIT                                                                                                                                                                                                                                                                                         ; Unassigned ; 11      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; dsi_tx_top:dsi_tx_controller_0|dsi_lanes_controller:dsi_lanes_controller_0|dsi_lane_full:dsi_lane[1].dsi_lane|state_current.STATE_HS_PREP                                                                                                                                                                                                                                                                                         ; Unassigned ; 12      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; dsi_tx_top:dsi_tx_controller_0|dsi_lanes_controller:dsi_lanes_controller_0|dsi_lane_full:dsi_lane[2].dsi_lane|hs_exit_counter[6]~10                                                                                                                                                                                                                                                                                               ; Unassigned ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; dsi_tx_top:dsi_tx_controller_0|dsi_lanes_controller:dsi_lanes_controller_0|dsi_lane_full:dsi_lane[2].dsi_lane|hs_prep_counter[4]~10                                                                                                                                                                                                                                                                                               ; Unassigned ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; dsi_tx_top:dsi_tx_controller_0|dsi_lanes_controller:dsi_lanes_controller_0|dsi_lane_full:dsi_lane[2].dsi_lane|lp_baud_counter[3]~4                                                                                                                                                                                                                                                                                                ; Unassigned ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; dsi_tx_top:dsi_tx_controller_0|dsi_lanes_controller:dsi_lanes_controller_0|dsi_lane_full:dsi_lane[2].dsi_lane|lp_lines_enable                                                                                                                                                                                                                                                                                                     ; Unassigned ; 4       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; dsi_tx_top:dsi_tx_controller_0|dsi_lanes_controller:dsi_lanes_controller_0|dsi_lane_full:dsi_lane[2].dsi_lane|state_current.STATE_HS_EXIT                                                                                                                                                                                                                                                                                         ; Unassigned ; 11      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; dsi_tx_top:dsi_tx_controller_0|dsi_lanes_controller:dsi_lanes_controller_0|dsi_lane_full:dsi_lane[2].dsi_lane|state_current.STATE_HS_PREP                                                                                                                                                                                                                                                                                         ; Unassigned ; 12      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; dsi_tx_top:dsi_tx_controller_0|dsi_lanes_controller:dsi_lanes_controller_0|dsi_lane_full:dsi_lane[3].dsi_lane|hs_exit_counter[4]~10                                                                                                                                                                                                                                                                                               ; Unassigned ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; dsi_tx_top:dsi_tx_controller_0|dsi_lanes_controller:dsi_lanes_controller_0|dsi_lane_full:dsi_lane[3].dsi_lane|hs_prep_counter[6]~10                                                                                                                                                                                                                                                                                               ; Unassigned ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; dsi_tx_top:dsi_tx_controller_0|dsi_lanes_controller:dsi_lanes_controller_0|dsi_lane_full:dsi_lane[3].dsi_lane|lp_baud_counter[1]~4                                                                                                                                                                                                                                                                                                ; Unassigned ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; dsi_tx_top:dsi_tx_controller_0|dsi_lanes_controller:dsi_lanes_controller_0|dsi_lane_full:dsi_lane[3].dsi_lane|lp_lines_enable                                                                                                                                                                                                                                                                                                     ; Unassigned ; 4       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; dsi_tx_top:dsi_tx_controller_0|dsi_lanes_controller:dsi_lanes_controller_0|dsi_lane_full:dsi_lane[3].dsi_lane|state_current.STATE_HS_EXIT                                                                                                                                                                                                                                                                                         ; Unassigned ; 11      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; dsi_tx_top:dsi_tx_controller_0|dsi_lanes_controller:dsi_lanes_controller_0|dsi_lane_full:dsi_lane[3].dsi_lane|state_current.STATE_HS_PREP                                                                                                                                                                                                                                                                                         ; Unassigned ; 12      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; dsi_tx_top:dsi_tx_controller_0|dsi_lanes_controller:dsi_lanes_controller_0|dsi_lane_full:dsi_lane_clk|hs_exit_counter[7]~10                                                                                                                                                                                                                                                                                                       ; Unassigned ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; dsi_tx_top:dsi_tx_controller_0|dsi_lanes_controller:dsi_lanes_controller_0|dsi_lane_full:dsi_lane_clk|hs_prep_counter[5]~10                                                                                                                                                                                                                                                                                                       ; Unassigned ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; dsi_tx_top:dsi_tx_controller_0|dsi_lanes_controller:dsi_lanes_controller_0|dsi_lane_full:dsi_lane_clk|lp_baud_counter[3]~4                                                                                                                                                                                                                                                                                                        ; Unassigned ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; dsi_tx_top:dsi_tx_controller_0|dsi_lanes_controller:dsi_lanes_controller_0|dsi_lane_full:dsi_lane_clk|lp_lines_enable                                                                                                                                                                                                                                                                                                             ; Unassigned ; 4       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; dsi_tx_top:dsi_tx_controller_0|dsi_lanes_controller:dsi_lanes_controller_0|dsi_lane_full:dsi_lane_clk|state_current.STATE_HS_EXIT                                                                                                                                                                                                                                                                                                 ; Unassigned ; 11      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; dsi_tx_top:dsi_tx_controller_0|dsi_lanes_controller:dsi_lanes_controller_0|dsi_lane_full:dsi_lane_clk|state_current.STATE_HS_PREP                                                                                                                                                                                                                                                                                                 ; Unassigned ; 11      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; dsi_tx_top:dsi_tx_controller_0|dsi_lanes_controller:dsi_lanes_controller_0|dsi_lines_enable~0                                                                                                                                                                                                                                                                                                                                     ; Unassigned ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; dsi_tx_top:dsi_tx_controller_0|dsi_lanes_controller:dsi_lanes_controller_0|fifo_to_lane_bridge:fifo_to_lane_bridge[0].inst|fifo_read                                                                                                                                                                                                                                                                                              ; Unassigned ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; dsi_tx_top:dsi_tx_controller_0|dsi_lanes_controller:dsi_lanes_controller_0|fifo_to_lane_bridge:fifo_to_lane_bridge[1].inst|fifo_read                                                                                                                                                                                                                                                                                              ; Unassigned ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; dsi_tx_top:dsi_tx_controller_0|dsi_lanes_controller:dsi_lanes_controller_0|fifo_to_lane_bridge:fifo_to_lane_bridge[2].inst|fifo_read                                                                                                                                                                                                                                                                                              ; Unassigned ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; dsi_tx_top:dsi_tx_controller_0|dsi_lanes_controller:dsi_lanes_controller_0|fifo_to_lane_bridge:fifo_to_lane_bridge[3].inst|fifo_read                                                                                                                                                                                                                                                                                              ; Unassigned ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; dsi_tx_top:dsi_tx_controller_0|dsi_tx_packets_assembler:dsi_tx_packets_assembler_0|WideOr16~10                                                                                                                                                                                                                                                                                                                                    ; Unassigned ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; dsi_tx_top:dsi_tx_controller_0|dsi_tx_packets_assembler:dsi_tx_packets_assembler_0|altera_generic_fifo:fifo_mux|scfifo:scfifo_component|scfifo_ctf1:auto_generated|a_dpfifo_rn71:dpfifo|_~10                                                                                                                                                                                                                                      ; Unassigned ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; dsi_tx_top:dsi_tx_controller_0|dsi_tx_packets_assembler:dsi_tx_packets_assembler_0|altera_generic_fifo:fifo_mux|scfifo:scfifo_component|scfifo_ctf1:auto_generated|a_dpfifo_rn71:dpfifo|_~9                                                                                                                                                                                                                                       ; Unassigned ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; dsi_tx_top:dsi_tx_controller_0|dsi_tx_packets_assembler:dsi_tx_packets_assembler_0|altera_generic_fifo:fifo_mux|scfifo:scfifo_component|scfifo_ctf1:auto_generated|a_dpfifo_rn71:dpfifo|valid_rreq~1                                                                                                                                                                                                                              ; Unassigned ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; dsi_tx_top:dsi_tx_controller_0|dsi_tx_packets_assembler:dsi_tx_packets_assembler_0|blank_counter[2]~35                                                                                                                                                                                                                                                                                                                            ; Unassigned ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; dsi_tx_top:dsi_tx_controller_0|dsi_tx_packets_assembler:dsi_tx_packets_assembler_0|data_size_left[13]~18                                                                                                                                                                                                                                                                                                                          ; Unassigned ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; dsi_tx_top:dsi_tx_controller_0|dsi_tx_packets_assembler:dsi_tx_packets_assembler_0|fifo_mux_write                                                                                                                                                                                                                                                                                                                                 ; Unassigned ; 42      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; dsi_tx_top:dsi_tx_controller_0|dsi_tx_packets_assembler:dsi_tx_packets_assembler_0|state_current.STATE_SEND_DATA_HEADER                                                                                                                                                                                                                                                                                                           ; Unassigned ; 53      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; dsi_tx_top:dsi_tx_controller_0|dsi_tx_pixel_buffer:dsi_tx_pixel_buffer_0|altera_generic_fifo:altera_generic_fifo_0|dcfifo:dcfifo_component|dcfifo_qts1:auto_generated|dffpipe_3dc:wraclr|dffe17a[0]                                                                                                                                                                                                                               ; Unassigned ; 80      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; dsi_tx_top:dsi_tx_controller_0|dsi_tx_pixel_buffer:dsi_tx_pixel_buffer_0|altera_generic_fifo:altera_generic_fifo_0|dcfifo:dcfifo_component|dcfifo_qts1:auto_generated|valid_rdreq~0                                                                                                                                                                                                                                               ; Unassigned ; 51      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; dsi_tx_top:dsi_tx_controller_0|dsi_tx_pixel_buffer:dsi_tx_pixel_buffer_0|altera_generic_fifo:altera_generic_fifo_0|dcfifo:dcfifo_component|dcfifo_qts1:auto_generated|valid_wrreq~0                                                                                                                                                                                                                                               ; Unassigned ; 51      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; dsi_tx_top:dsi_tx_controller_0|dsi_tx_regs:dsi_tx_regs_0|avalon_mm_manager:avalon_mm_manager_0|sys_write_req[0]                                                                                                                                                                                                                                                                                                                   ; Unassigned ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; dsi_tx_top:dsi_tx_controller_0|dsi_tx_regs:dsi_tx_regs_0|avalon_mm_manager:avalon_mm_manager_0|sys_write_req[2]                                                                                                                                                                                                                                                                                                                   ; Unassigned ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; dsi_tx_top:dsi_tx_controller_0|dsi_tx_regs:dsi_tx_regs_0|avalon_mm_manager:avalon_mm_manager_0|sys_write_req[3]                                                                                                                                                                                                                                                                                                                   ; Unassigned ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; dsi_tx_top:dsi_tx_controller_0|dsi_tx_regs:dsi_tx_regs_0|avalon_mm_manager:avalon_mm_manager_0|sys_write_req[4]                                                                                                                                                                                                                                                                                                                   ; Unassigned ; 17      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; dsi_tx_top:dsi_tx_controller_0|dsi_tx_regs:dsi_tx_regs_0|avalon_mm_manager:avalon_mm_manager_0|sys_write_req[5]                                                                                                                                                                                                                                                                                                                   ; Unassigned ; 25      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; dsi_tx_top:dsi_tx_controller_0|dsi_tx_regs:dsi_tx_regs_0|read_ack                                                                                                                                                                                                                                                                                                                                                                 ; Unassigned ; 26      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; dsi_tx_top:dsi_tx_controller_0|lvds_soft:lanes_lvds[3].lvds_data|lvds_soft_0002:lvds_soft_inst|sync_dffe1a                                                                                                                                                                                                                                                                                                                        ; Unassigned ; 71      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|BITP7563_0                                                                                                                                                                                                                                                                                                               ; Unassigned ; 17      ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_0                                                                                                                                                                                                                                                                                                               ; Unassigned ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_1                                                                                                                                                                                                                                                                                                               ; Unassigned ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_2                                                                                                                                                                                                                                                                                                               ; Unassigned ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_3                                                                                                                                                                                                                                                                                                               ; Unassigned ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_4                                                                                                                                                                                                                                                                                                               ; Unassigned ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_5                                                                                                                                                                                                                                                                                                               ; Unassigned ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_6                                                                                                                                                                                                                                                                                                               ; Unassigned ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_7                                                                                                                                                                                                                                                                                                               ; Unassigned ; 21      ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020|BMIN0175[0]                                                                                                                                                                                                                                                                                            ; Unassigned ; 19      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|\BWHK8171:13:QXXQ6833_1                                                                                                                                                                                                                                                                                                  ; Unassigned ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|JAQF4326~0                                                                                                                                                                                                                                                                                                                                                           ; Unassigned ; 9       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[0]~0                                                                                                                                                                                                                                                                                                                                                        ; Unassigned ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|SQHZ7915_2                                                                                                                                                                                                                                                                                                                                                                             ; Unassigned ; 2       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VKSG2550[0]                                                                                                                                                                                                                                                                                                                                                                            ; Unassigned ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|comb~0                                                                                                                                                                                                                                                                                                                                                                                 ; Unassigned ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|dr_scan                                                                                                                                                                                                                                                                                                                                                                                ; Unassigned ; 13      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~0                                                                                                                                                                                                                                                                                                                                                                            ; Unassigned ; 4       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~1                                                                                                                                                                                                                                                                                                                                                                            ; Unassigned ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                                                                                          ; Unassigned ; 64      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_proc~0                                                                                               ; Unassigned ; 4       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena                                                                                                 ; Unassigned ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                                                                                               ; Unassigned ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~1                                                                                  ; Unassigned ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]~8                                                                                                  ; Unassigned ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][0]~11                                                                                                 ; Unassigned ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~17                                                                                                   ; Unassigned ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~15                                                                                    ; Unassigned ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~17                                                                                    ; Unassigned ; 5       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|node_ena~14                                                                                                      ; Unassigned ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|reset_ena_reg_proc~0                                                                                             ; Unassigned ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]~10                                                                                          ; Unassigned ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[3][0]~7                                                                                           ; Unassigned ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]~21                                                                            ; Unassigned ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[5]~17                                                                       ; Unassigned ; 6       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[5]~24                                                                       ; Unassigned ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                                               ; Unassigned ; 15      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                                              ; Unassigned ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                               ; Unassigned ; 38      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                                               ; Unassigned ; 71      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                                                                                        ; Unassigned ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                                                                              ; Unassigned ; 39      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                                                                                            ; Unassigned ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_control_slave:control_slave|alt_vip_common_event_packet_encode:resp_encoder|arguments_ready~0                                                                                                                                                                                                                                                                          ; Unassigned ; 45      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_control_slave:control_slave|always10~0                                                                                                                                                                                                                                                                                                                                 ; Unassigned ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_control_slave:control_slave|always11~0                                                                                                                                                                                                                                                                                                                                 ; Unassigned ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_control_slave:control_slave|always12~0                                                                                                                                                                                                                                                                                                                                 ; Unassigned ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_control_slave:control_slave|always13~0                                                                                                                                                                                                                                                                                                                                 ; Unassigned ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_control_slave:control_slave|always14~0                                                                                                                                                                                                                                                                                                                                 ; Unassigned ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_control_slave:control_slave|always15~0                                                                                                                                                                                                                                                                                                                                 ; Unassigned ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_control_slave:control_slave|always16~0                                                                                                                                                                                                                                                                                                                                 ; Unassigned ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_control_slave:control_slave|always17~1                                                                                                                                                                                                                                                                                                                                 ; Unassigned ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_control_slave:control_slave|always18~0                                                                                                                                                                                                                                                                                                                                 ; Unassigned ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_control_slave:control_slave|always19~1                                                                                                                                                                                                                                                                                                                                 ; Unassigned ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_control_slave:control_slave|always1~1                                                                                                                                                                                                                                                                                                                                  ; Unassigned ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_control_slave:control_slave|always20~1                                                                                                                                                                                                                                                                                                                                 ; Unassigned ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_control_slave:control_slave|always21~0                                                                                                                                                                                                                                                                                                                                 ; Unassigned ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_control_slave:control_slave|always2~0                                                                                                                                                                                                                                                                                                                                  ; Unassigned ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_control_slave:control_slave|always3~0                                                                                                                                                                                                                                                                                                                                  ; Unassigned ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_control_slave:control_slave|always4~0                                                                                                                                                                                                                                                                                                                                  ; Unassigned ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_control_slave:control_slave|always5~0                                                                                                                                                                                                                                                                                                                                  ; Unassigned ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_control_slave:control_slave|always6~0                                                                                                                                                                                                                                                                                                                                  ; Unassigned ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_control_slave:control_slave|always7~0                                                                                                                                                                                                                                                                                                                                  ; Unassigned ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_control_slave:control_slave|always8~0                                                                                                                                                                                                                                                                                                                                  ; Unassigned ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_control_slave:control_slave|always9~0                                                                                                                                                                                                                                                                                                                                  ; Unassigned ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_tpg_alg_core:tpg_core|Add6~4                                                                                                                                                                                                                                                                                                                                           ; Unassigned ; 20      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_tpg_alg_core:tpg_core|Equal1~7                                                                                                                                                                                                                                                                                                                                         ; Unassigned ; 14      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_tpg_alg_core:tpg_core|Equal2~6                                                                                                                                                                                                                                                                                                                                         ; Unassigned ; 10      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_tpg_alg_core:tpg_core|Selector23~0                                                                                                                                                                                                                                                                                                                                     ; Unassigned ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_tpg_alg_core:tpg_core|Selector23~4                                                                                                                                                                                                                                                                                                                                     ; Unassigned ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_tpg_alg_core:tpg_core|Selector27~0                                                                                                                                                                                                                                                                                                                                     ; Unassigned ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_tpg_alg_core:tpg_core|alt_vip_common_event_packet_decode:cmd_input|always5~0                                                                                                                                                                                                                                                                                           ; Unassigned ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_tpg_alg_core:tpg_core|alt_vip_common_event_packet_encode:data_output|dout_ready_reg~0                                                                                                                                                                                                                                                                                  ; Unassigned ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_tpg_alg_core:tpg_core|alt_vip_common_event_packet_encode:data_output|gen_pipelined_ready.dout_ready_reg                                                                                                                                                                                                                                                                ; Unassigned ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_tpg_alg_core:tpg_core|r01038uv1mgcqkxzh2i4cwr9q8h49tn~0                                                                                                                                                                                                                                                                                                                ; Unassigned ; 1494    ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_tpg_scheduler:scheduler|alt_vip_common_event_packet_decode:cs_resp_decoder|always5~0                                                                                                                                                                                                                                                                                   ; Unassigned ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_tpg_scheduler:scheduler|alt_vip_common_event_packet_decode:cs_resp_decoder|enable_reg[1]                                                                                                                                                                                                                                                                               ; Unassigned ; 17      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_tpg_scheduler:scheduler|alt_vip_common_event_packet_encode:alg_core_cmd_encoder|dout_ready_sig                                                                                                                                                                                                                                                                         ; Unassigned ; 30      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_tpg_scheduler:scheduler|alt_vip_common_event_packet_encode:vob_cmd_encoder|dout_ready_sig                                                                                                                                                                                                                                                                              ; Unassigned ; 43      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_tpg_scheduler:scheduler|always2~2                                                                                                                                                                                                                                                                                                                                      ; Unassigned ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_tpg_scheduler:scheduler|always2~3                                                                                                                                                                                                                                                                                                                                      ; Unassigned ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_tpg_scheduler:scheduler|always2~5                                                                                                                                                                                                                                                                                                                                      ; Unassigned ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_tpg_scheduler:scheduler|always2~6                                                                                                                                                                                                                                                                                                                                      ; Unassigned ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_tpg_scheduler:scheduler|output_line_r[12]~20                                                                                                                                                                                                                                                                                                                           ; Unassigned ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_tpg_scheduler:scheduler|state.CORE_CMD_GENERATE_LINE                                                                                                                                                                                                                                                                                                                   ; Unassigned ; 25      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_tpg_scheduler:scheduler|state.IDLE                                                                                                                                                                                                                                                                                                                                     ; Unassigned ; 36      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_video_output_bridge:video_out|Selector4~5                                                                                                                                                                                                                                                                                                                              ; Unassigned ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_video_output_bridge:video_out|Selector6~4                                                                                                                                                                                                                                                                                                                              ; Unassigned ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_video_output_bridge:video_out|alt_vip_common_event_packet_decode:cmd_input|always5~0                                                                                                                                                                                                                                                                                   ; Unassigned ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_video_output_bridge:video_out|alt_vip_common_event_packet_decode:cmd_input|always5~1                                                                                                                                                                                                                                                                                   ; Unassigned ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_video_output_bridge:video_out|alt_vip_common_event_packet_decode:cmd_input|internal_ready                                                                                                                                                                                                                                                                              ; Unassigned ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_video_output_bridge:video_out|alt_vip_common_video_packet_encode:video_output|alt_vip_common_latency_0_to_latency_1:latency_converter|av_st_dout_ready_0                                                                                                                                                                                                               ; Unassigned ; 52      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_video_output_bridge:video_out|alt_vip_common_video_packet_encode:video_output|av_st_din_dout_control_reg[2][0]~24                                                                                                                                                                                                                                                      ; Unassigned ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_video_output_bridge:video_out|alt_vip_common_video_packet_encode:video_output|control_packet_beat[3]~1                                                                                                                                                                                                                                                                 ; Unassigned ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_video_output_bridge:video_out|alt_vip_common_video_packet_encode:video_output|state~23                                                                                                                                                                                                                                                                                 ; Unassigned ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_video_output_bridge:video_out|always3~0                                                                                                                                                                                                                                                                                                                                ; Unassigned ; 37      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_altpll_0:altpll_0|comb~0                                                                                                                                                                                                                                                                                                                                                                                         ; Unassigned ; 2       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_altpll_0:altpll_0|top_level_system_altpll_0_altpll_m2t2:sd1|wire_pll7_clk[0]                                                                                                                                                                                                                                                                                                                                     ; Unassigned ; 3373    ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; top_level_system_altpll_0:altpll_0|top_level_system_altpll_0_altpll_m2t2:sd1|wire_pll7_clk[1]                                                                                                                                                                                                                                                                                                                                     ; Unassigned ; 1020    ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; top_level_system_altpll_0:altpll_0|top_level_system_altpll_0_altpll_m2t2:sd1|wire_pll7_clk[2]                                                                                                                                                                                                                                                                                                                                     ; Unassigned ; 96      ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; top_level_system_altpll_0:altpll_0|top_level_system_altpll_0_altpll_m2t2:sd1|wire_pll7_clk[3]                                                                                                                                                                                                                                                                                                                                     ; Unassigned ; 20      ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; top_level_system_altpll_0:altpll_0|top_level_system_altpll_0_altpll_m2t2:sd1|wire_pll7_clk[4]                                                                                                                                                                                                                                                                                                                                     ; Unassigned ; 1       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; top_level_system_altpll_0:altpll_0|top_level_system_altpll_0_altpll_m2t2:sd1|wire_pll7_locked                                                                                                                                                                                                                                                                                                                                     ; Unassigned ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; top_level_system_avalon_st_adapter:avalon_st_adapter|top_level_system_avalon_st_adapter_timing_adapter_0:timing_adapter_0|top_level_system_avalon_st_adapter_timing_adapter_0_fifo:top_level_system_avalon_st_adapter_timing_adapter_0_fifo|always1~1                                                                                                                                                                             ; Unassigned ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_avalon_st_adapter:avalon_st_adapter|top_level_system_avalon_st_adapter_timing_adapter_0:timing_adapter_0|top_level_system_avalon_st_adapter_timing_adapter_0_fifo:top_level_system_avalon_st_adapter_timing_adapter_0_fifo|mem~299                                                                                                                                                                               ; Unassigned ; 23      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_avalon_st_adapter:avalon_st_adapter|top_level_system_avalon_st_adapter_timing_adapter_0:timing_adapter_0|top_level_system_avalon_st_adapter_timing_adapter_0_fifo:top_level_system_avalon_st_adapter_timing_adapter_0_fifo|mem~300                                                                                                                                                                               ; Unassigned ; 23      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_avalon_st_adapter:avalon_st_adapter|top_level_system_avalon_st_adapter_timing_adapter_0:timing_adapter_0|top_level_system_avalon_st_adapter_timing_adapter_0_fifo:top_level_system_avalon_st_adapter_timing_adapter_0_fifo|mem~301                                                                                                                                                                               ; Unassigned ; 23      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_avalon_st_adapter:avalon_st_adapter|top_level_system_avalon_st_adapter_timing_adapter_0:timing_adapter_0|top_level_system_avalon_st_adapter_timing_adapter_0_fifo:top_level_system_avalon_st_adapter_timing_adapter_0_fifo|mem~302                                                                                                                                                                               ; Unassigned ; 23      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_avalon_st_adapter:avalon_st_adapter|top_level_system_avalon_st_adapter_timing_adapter_0:timing_adapter_0|top_level_system_avalon_st_adapter_timing_adapter_0_fifo:top_level_system_avalon_st_adapter_timing_adapter_0_fifo|mem~303                                                                                                                                                                               ; Unassigned ; 23      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_avalon_st_adapter:avalon_st_adapter|top_level_system_avalon_st_adapter_timing_adapter_0:timing_adapter_0|top_level_system_avalon_st_adapter_timing_adapter_0_fifo:top_level_system_avalon_st_adapter_timing_adapter_0_fifo|mem~304                                                                                                                                                                               ; Unassigned ; 23      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_avalon_st_adapter:avalon_st_adapter|top_level_system_avalon_st_adapter_timing_adapter_0:timing_adapter_0|top_level_system_avalon_st_adapter_timing_adapter_0_fifo:top_level_system_avalon_st_adapter_timing_adapter_0_fifo|mem~305                                                                                                                                                                               ; Unassigned ; 23      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_avalon_st_adapter:avalon_st_adapter|top_level_system_avalon_st_adapter_timing_adapter_0:timing_adapter_0|top_level_system_avalon_st_adapter_timing_adapter_0_fifo:top_level_system_avalon_st_adapter_timing_adapter_0_fifo|mem~306                                                                                                                                                                               ; Unassigned ; 23      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:top_level_system_jtag_uart_0_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                                                                                                                                                 ; Unassigned ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:top_level_system_jtag_uart_0_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                                                                                                                                                           ; Unassigned ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:top_level_system_jtag_uart_0_alt_jtag_atlantic|write_stalled~3                                                                                                                                                                                                                                                                                                         ; Unassigned ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:top_level_system_jtag_uart_0_alt_jtag_atlantic|write~3                                                                                                                                                                                                                                                                                                                 ; Unassigned ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_jtag_uart_0:jtag_uart_0|fifo_rd~1                                                                                                                                                                                                                                                                                                                                                                                ; Unassigned ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_jtag_uart_0:jtag_uart_0|fifo_wr                                                                                                                                                                                                                                                                                                                                                                                  ; Unassigned ; 22      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; top_level_system_jtag_uart_0:jtag_uart_0|ien_AF~0                                                                                                                                                                                                                                                                                                                                                                                 ; Unassigned ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_jtag_uart_0:jtag_uart_0|r_val~0                                                                                                                                                                                                                                                                                                                                                                                  ; Unassigned ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_jtag_uart_0:jtag_uart_0|read_0                                                                                                                                                                                                                                                                                                                                                                                   ; Unassigned ; 16      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; top_level_system_jtag_uart_0:jtag_uart_0|top_level_system_jtag_uart_0_scfifo_r:the_top_level_system_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                                                                                                                                                                                 ; Unassigned ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_jtag_uart_0:jtag_uart_0|top_level_system_jtag_uart_0_scfifo_w:the_top_level_system_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                                                                                                                 ; Unassigned ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_jtag_uart_0:jtag_uart_0|wr_rfifo                                                                                                                                                                                                                                                                                                                                                                                 ; Unassigned ; 20      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; top_level_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:alt_vip_cl_tpg_0_control_agent_rsp_fifo|mem_used[0]~5                                                                                                                                                                                                                                                                                                  ; Unassigned ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:altpll_0_pll_slave_agent_rdata_fifo|always0~0                                                                                                                                                                                                                                                                                                          ; Unassigned ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:altpll_0_pll_slave_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                                                                                                        ; Unassigned ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                                                                                              ; Unassigned ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                                                                                       ; Unassigned ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                                                                                                                                   ; Unassigned ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                                                                                                     ; Unassigned ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_gen2_0_data_master_limiter|pending_response_count[2]~0                                                                                                                                                                                                                                                                                   ; Unassigned ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_gen2_0_data_master_limiter|save_dest_id~2                                                                                                                                                                                                                                                                                                ; Unassigned ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_gen2_0_instruction_master_limiter|save_dest_id~2                                                                                                                                                                                                                                                                                         ; Unassigned ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_mm_interconnect_0:mm_interconnect_0|top_level_system_mm_interconnect_0_cmd_mux_004:cmd_mux_004|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                                                                ; Unassigned ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_mm_interconnect_0:mm_interconnect_0|top_level_system_mm_interconnect_0_cmd_mux_004:cmd_mux_004|update_grant~1                                                                                                                                                                                                                                                                                                    ; Unassigned ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_mm_interconnect_0:mm_interconnect_0|top_level_system_mm_interconnect_0_cmd_mux_004:cmd_mux_006|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                                                                ; Unassigned ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_mm_interconnect_0:mm_interconnect_0|top_level_system_mm_interconnect_0_cmd_mux_004:cmd_mux_006|update_grant~1                                                                                                                                                                                                                                                                                                    ; Unassigned ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|d_writedata[23]~32                                                                                                                                                                                                                                                                                                                                                                     ; Unassigned ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|A_dc_rd_addr_cnt[1]~0                                                                                                                                                                                                                                                                                                                            ; Unassigned ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|A_dc_rd_data_cnt[3]~0                                                                                                                                                                                                                                                                                                                            ; Unassigned ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|A_dc_rd_data_cnt[3]~1                                                                                                                                                                                                                                                                                                                            ; Unassigned ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|A_dc_wb_update_av_writedata                                                                                                                                                                                                                                                                                                                      ; Unassigned ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|A_dc_wb_wr_want_dmaster                                                                                                                                                                                                                                                                                                                          ; Unassigned ; 14      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|A_dc_wr_data_cnt[1]~2                                                                                                                                                                                                                                                                                                                            ; Unassigned ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|A_dc_xfer_rd_data_starting                                                                                                                                                                                                                                                                                                                       ; Unassigned ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|A_dc_xfer_wr_active                                                                                                                                                                                                                                                                                                                              ; Unassigned ; 32      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|A_exc_active_no_break                                                                                                                                                                                                                                                                                                                            ; Unassigned ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|A_ld_align_byte1_fill                                                                                                                                                                                                                                                                                                                            ; Unassigned ; 9       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|A_ld_align_sh8                                                                                                                                                                                                                                                                                                                                   ; Unassigned ; 10      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|A_mem_stall                                                                                                                                                                                                                                                                                                                                      ; Unassigned ; 863     ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|A_pipe_flush_waddr[11]~13                                                                                                                                                                                                                                                                                                                        ; Unassigned ; 14      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|A_slow_inst_result_en~0                                                                                                                                                                                                                                                                                                                          ; Unassigned ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|A_wr_dst_reg~0                                                                                                                                                                                                                                                                                                                                   ; Unassigned ; 66      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|Add10~5                                                                                                                                                                                                                                                                                                                                          ; Unassigned ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|D_ctrl_src2_choose_imm                                                                                                                                                                                                                                                                                                                           ; Unassigned ; 35      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|D_ic_fill_starting                                                                                                                                                                                                                                                                                                                               ; Unassigned ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|D_iw[4]                                                                                                                                                                                                                                                                                                                                          ; Unassigned ; 23      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|D_src2[0]~3                                                                                                                                                                                                                                                                                                                                      ; Unassigned ; 5       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|D_src2[16]~4                                                                                                                                                                                                                                                                                                                                     ; Unassigned ; 16      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|D_src2[5]~2                                                                                                                                                                                                                                                                                                                                      ; Unassigned ; 11      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_ctrl_mem8                                                                                                                                                                                                                                                                                                                                      ; Unassigned ; 28      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|F_stall~0                                                                                                                                                                                                                                                                                                                                        ; Unassigned ; 195     ; Clock enable, Read enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|M_bht_wr_en_unfiltered                                                                                                                                                                                                                                                                                                                           ; Unassigned ; 2       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|M_br_cond_taken_history[0]~0                                                                                                                                                                                                                                                                                                                     ; Unassigned ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|M_dc_raw_hazard~12                                                                                                                                                                                                                                                                                                                               ; Unassigned ; 19      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|W_ienable_reg_irq0_nxt~0                                                                                                                                                                                                                                                                                                                         ; Unassigned ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|clr_break_line                                                                                                                                                                                                                                                                                                                                   ; Unassigned ; 9       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|d_address_offset_field[1]~0                                                                                                                                                                                                                                                                                                                      ; Unassigned ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|dc_data_wr_port_en~1                                                                                                                                                                                                                                                                                                                             ; Unassigned ; 32      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|dc_tag_wr_port_en~1                                                                                                                                                                                                                                                                                                                              ; Unassigned ; 10      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|dc_wb_rd_port_en                                                                                                                                                                                                                                                                                                                                 ; Unassigned ; 35      ; Clock enable, Read enable                          ; no     ; --                   ; --               ; --                        ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|i_readdatavalid_d1                                                                                                                                                                                                                                                                                                                               ; Unassigned ; 35      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|ic_fill_ap_offset[0]~0                                                                                                                                                                                                                                                                                                                           ; Unassigned ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|ic_fill_dp_offset_en~0                                                                                                                                                                                                                                                                                                                           ; Unassigned ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|ic_fill_valid_bits_en                                                                                                                                                                                                                                                                                                                            ; Unassigned ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|ic_tag_clr_valid_bits_nxt~0                                                                                                                                                                                                                                                                                                                      ; Unassigned ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|ic_tag_wren                                                                                                                                                                                                                                                                                                                                      ; Unassigned ; 15      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_ic_data_module:top_level_system_nios2_gen2_0_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_2uc1:auto_generated|ram_block1a0~0                                                                                                                                                                               ; Unassigned ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_nios2_oci:the_top_level_system_nios2_gen2_0_cpu_nios2_oci|address[8]                                                                                                                                                                                                                                           ; Unassigned ; 36      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_nios2_oci:the_top_level_system_nios2_gen2_0_cpu_nios2_oci|top_level_system_nios2_gen2_0_cpu_debug_slave_wrapper:the_top_level_system_nios2_gen2_0_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:top_level_system_nios2_gen2_0_cpu_debug_slave_phy|virtual_state_sdr~0                                         ; Unassigned ; 39      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_nios2_oci:the_top_level_system_nios2_gen2_0_cpu_nios2_oci|top_level_system_nios2_gen2_0_cpu_debug_slave_wrapper:the_top_level_system_nios2_gen2_0_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:top_level_system_nios2_gen2_0_cpu_debug_slave_phy|virtual_state_uir~0                                         ; Unassigned ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_nios2_oci:the_top_level_system_nios2_gen2_0_cpu_nios2_oci|top_level_system_nios2_gen2_0_cpu_debug_slave_wrapper:the_top_level_system_nios2_gen2_0_cpu_debug_slave_wrapper|top_level_system_nios2_gen2_0_cpu_debug_slave_sysclk:the_top_level_system_nios2_gen2_0_cpu_debug_slave_sysclk|jxuir                  ; Unassigned ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_nios2_oci:the_top_level_system_nios2_gen2_0_cpu_nios2_oci|top_level_system_nios2_gen2_0_cpu_debug_slave_wrapper:the_top_level_system_nios2_gen2_0_cpu_debug_slave_wrapper|top_level_system_nios2_gen2_0_cpu_debug_slave_sysclk:the_top_level_system_nios2_gen2_0_cpu_debug_slave_sysclk|take_action_ocimem_a   ; Unassigned ; 6       ; Clock enable, Sync. load                           ; no     ; --                   ; --               ; --                        ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_nios2_oci:the_top_level_system_nios2_gen2_0_cpu_nios2_oci|top_level_system_nios2_gen2_0_cpu_debug_slave_wrapper:the_top_level_system_nios2_gen2_0_cpu_debug_slave_wrapper|top_level_system_nios2_gen2_0_cpu_debug_slave_sysclk:the_top_level_system_nios2_gen2_0_cpu_debug_slave_sysclk|take_action_ocimem_a~0 ; Unassigned ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_nios2_oci:the_top_level_system_nios2_gen2_0_cpu_nios2_oci|top_level_system_nios2_gen2_0_cpu_debug_slave_wrapper:the_top_level_system_nios2_gen2_0_cpu_debug_slave_wrapper|top_level_system_nios2_gen2_0_cpu_debug_slave_sysclk:the_top_level_system_nios2_gen2_0_cpu_debug_slave_sysclk|take_action_ocimem_b   ; Unassigned ; 35      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_nios2_oci:the_top_level_system_nios2_gen2_0_cpu_nios2_oci|top_level_system_nios2_gen2_0_cpu_debug_slave_wrapper:the_top_level_system_nios2_gen2_0_cpu_debug_slave_wrapper|top_level_system_nios2_gen2_0_cpu_debug_slave_sysclk:the_top_level_system_nios2_gen2_0_cpu_debug_slave_sysclk|update_jdo_strobe      ; Unassigned ; 39      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_nios2_oci:the_top_level_system_nios2_gen2_0_cpu_nios2_oci|top_level_system_nios2_gen2_0_cpu_debug_slave_wrapper:the_top_level_system_nios2_gen2_0_cpu_debug_slave_wrapper|top_level_system_nios2_gen2_0_cpu_debug_slave_tck:the_top_level_system_nios2_gen2_0_cpu_debug_slave_tck|sr[29]~31                    ; Unassigned ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_nios2_oci:the_top_level_system_nios2_gen2_0_cpu_nios2_oci|top_level_system_nios2_gen2_0_cpu_debug_slave_wrapper:the_top_level_system_nios2_gen2_0_cpu_debug_slave_wrapper|top_level_system_nios2_gen2_0_cpu_debug_slave_tck:the_top_level_system_nios2_gen2_0_cpu_debug_slave_tck|sr[37]~21                    ; Unassigned ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_nios2_oci:the_top_level_system_nios2_gen2_0_cpu_nios2_oci|top_level_system_nios2_gen2_0_cpu_debug_slave_wrapper:the_top_level_system_nios2_gen2_0_cpu_debug_slave_wrapper|top_level_system_nios2_gen2_0_cpu_debug_slave_tck:the_top_level_system_nios2_gen2_0_cpu_debug_slave_tck|sr[6]~13                     ; Unassigned ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_nios2_oci:the_top_level_system_nios2_gen2_0_cpu_nios2_oci|top_level_system_nios2_gen2_0_cpu_nios2_avalon_reg:the_top_level_system_nios2_gen2_0_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                                            ; Unassigned ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_nios2_oci:the_top_level_system_nios2_gen2_0_cpu_nios2_oci|top_level_system_nios2_gen2_0_cpu_nios2_oci_break:the_top_level_system_nios2_gen2_0_cpu_nios2_oci_break|break_readreg[9]~1                                                                                                                           ; Unassigned ; 61      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_nios2_oci:the_top_level_system_nios2_gen2_0_cpu_nios2_oci|top_level_system_nios2_gen2_0_cpu_nios2_ocimem:the_top_level_system_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[0]~14                                                                                                                                      ; Unassigned ; 29      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_nios2_oci:the_top_level_system_nios2_gen2_0_cpu_nios2_oci|top_level_system_nios2_gen2_0_cpu_nios2_ocimem:the_top_level_system_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[17]~25                                                                                                                                     ; Unassigned ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_nios2_oci:the_top_level_system_nios2_gen2_0_cpu_nios2_oci|top_level_system_nios2_gen2_0_cpu_nios2_ocimem:the_top_level_system_nios2_gen2_0_cpu_nios2_ocimem|ociram_reset_req                                                                                                                                   ; Unassigned ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_nios2_oci:the_top_level_system_nios2_gen2_0_cpu_nios2_oci|top_level_system_nios2_gen2_0_cpu_nios2_ocimem:the_top_level_system_nios2_gen2_0_cpu_nios2_ocimem|ociram_wr_en~1                                                                                                                                     ; Unassigned ; 32      ; Read enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; top_level_system_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_d8f1:auto_generated|decode_c7a:decode3|w_anode1075w[2]                                                                                                                                                                                                                                                                                    ; Unassigned ; 32      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_d8f1:auto_generated|decode_c7a:decode3|w_anode1088w[2]~0                                                                                                                                                                                                                                                                                  ; Unassigned ; 32      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_d8f1:auto_generated|decode_c7a:decode3|w_anode1096w[2]~0                                                                                                                                                                                                                                                                                  ; Unassigned ; 32      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_d8f1:auto_generated|decode_c7a:decode3|w_anode1104w[2]~0                                                                                                                                                                                                                                                                                  ; Unassigned ; 32      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_onchip_memory2_0:onchip_memory2_0|wren~0                                                                                                                                                                                                                                                                                                                                                                         ; Unassigned ; 132     ; Read enable                                        ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                              ;
+--------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                               ; Fan-Out ;
+--------------------------------------------------------------------------------------------------------------------+---------+
; top_level_system_altpll_0:altpll_0|top_level_system_altpll_0_altpll_m2t2:sd1|wire_pll7_clk[0]                      ; 3485    ;
; top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_tpg_alg_core:tpg_core|r01038uv1mgcqkxzh2i4cwr9q8h49tn~0 ; 1494    ;
; altera_reset_controller:rst_controller|r_sync_rst                                                                  ; 1254    ;
; top_level_system_altpll_0:altpll_0|top_level_system_altpll_0_altpll_m2t2:sd1|wire_pll7_clk[1]                      ; 1087    ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|A_mem_stall                       ; 863     ;
+--------------------------------------------------------------------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size    ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location   ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; avl_st_video_2_avl_st_top:avl_st_vid_2_st_0|altera_generic_fifo:fifo_34x4_0|scfifo:scfifo_component|scfifo_ctf1:auto_generated|a_dpfifo_rn71:dpfifo|altsyncram_fuc1:FIFOram|ALTSYNCRAM                                                                                                                                                                                                                                                                    ; AUTO ; Simple Dual Port ; Single Clock ; 4            ; 34           ; 4            ; 34           ; yes                    ; no                      ; yes                    ; no                      ; 136     ; 4                           ; 32                          ; 4                           ; 32                          ; 128                 ; 1    ; None ; Unassigned ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; Yes           ;
; dsi_tx_top:dsi_tx_controller_0|altera_generic_fifo:fifo_9x32|scfifo:scfifo_component|scfifo_itf1:auto_generated|a_dpfifo_1o71:dpfifo|altsyncram_ruc1:FIFOram|ALTSYNCRAM                                                                                                                                                                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 9            ; 32           ; 9            ; yes                    ; no                      ; yes                    ; no                      ; 288     ; 32                          ; 9                           ; 32                          ; 9                           ; 288                 ; 1    ; None ; Unassigned ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; Yes           ;
; dsi_tx_top:dsi_tx_controller_0|altera_generic_fifo:lanes_fifo[1].fifo_8x32_inst|scfifo:scfifo_component|scfifo_htf1:auto_generated|a_dpfifo_0o71:dpfifo|altsyncram_puc1:FIFOram|ALTSYNCRAM                                                                                                                                                                                                                                                                ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 8            ; 32           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 256     ; 32                          ; 8                           ; 32                          ; 8                           ; 256                 ; 1    ; None ; Unassigned ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; Yes           ;
; dsi_tx_top:dsi_tx_controller_0|altera_generic_fifo:lanes_fifo[2].fifo_8x32_inst|scfifo:scfifo_component|scfifo_htf1:auto_generated|a_dpfifo_0o71:dpfifo|altsyncram_puc1:FIFOram|ALTSYNCRAM                                                                                                                                                                                                                                                                ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 8            ; 32           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 256     ; 32                          ; 8                           ; 32                          ; 8                           ; 256                 ; 1    ; None ; Unassigned ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; Yes           ;
; dsi_tx_top:dsi_tx_controller_0|altera_generic_fifo:lanes_fifo[3].fifo_8x32_inst|scfifo:scfifo_component|scfifo_htf1:auto_generated|a_dpfifo_0o71:dpfifo|altsyncram_puc1:FIFOram|ALTSYNCRAM                                                                                                                                                                                                                                                                ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 8            ; 32           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 256     ; 32                          ; 8                           ; 32                          ; 8                           ; 256                 ; 1    ; None ; Unassigned ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; Yes           ;
; dsi_tx_top:dsi_tx_controller_0|dsi_tx_packets_assembler:dsi_tx_packets_assembler_0|altera_generic_fifo:fifo_mux|scfifo:scfifo_component|scfifo_ctf1:auto_generated|a_dpfifo_rn71:dpfifo|altsyncram_fuc1:FIFOram|ALTSYNCRAM                                                                                                                                                                                                                                ; AUTO ; Simple Dual Port ; Single Clock ; 4            ; 34           ; 4            ; 34           ; yes                    ; no                      ; yes                    ; no                      ; 136     ; 4                           ; 34                          ; 4                           ; 34                          ; 136                 ; 1    ; None ; Unassigned ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; Yes           ;
; dsi_tx_top:dsi_tx_controller_0|dsi_tx_pixel_buffer:dsi_tx_pixel_buffer_0|altera_generic_fifo:altera_generic_fifo_0|dcfifo:dcfifo_component|dcfifo_qts1:auto_generated|altsyncram_n261:fifo_ram|ALTSYNCRAM                                                                                                                                                                                                                                                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768   ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4    ; None ; Unassigned ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; Yes           ;
; top_level_system_jtag_uart_0:jtag_uart_0|top_level_system_jtag_uart_0_scfifo_r:the_top_level_system_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ALTSYNCRAM                                                                                                                                                                                                                                  ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512     ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None ; Unassigned ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; Yes           ;
; top_level_system_jtag_uart_0:jtag_uart_0|top_level_system_jtag_uart_0_scfifo_w:the_top_level_system_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ALTSYNCRAM                                                                                                                                                                                                                                  ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512     ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None ; Unassigned ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; Yes           ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_bht_module:top_level_system_nios2_gen2_0_cpu_bht|altsyncram:the_altsyncram|altsyncram_vhc1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 2            ; 256          ; 2            ; yes                    ; no                      ; yes                    ; no                      ; 512     ; 256                         ; 2                           ; 256                         ; 2                           ; 512                 ; 1    ; None ; Unassigned ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; Yes           ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_dc_data_module:top_level_system_nios2_gen2_0_cpu_dc_data|altsyncram:the_altsyncram|altsyncram_aoe1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 16384   ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 2    ; None ; Unassigned ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; Yes           ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_dc_tag_module:top_level_system_nios2_gen2_0_cpu_dc_tag|altsyncram:the_altsyncram|altsyncram_9tb1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                             ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 10           ; 64           ; 10           ; yes                    ; no                      ; yes                    ; no                      ; 640     ; 64                          ; 10                          ; 64                          ; 10                          ; 640                 ; 1    ; None ; Unassigned ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; Yes           ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_dc_victim_module:top_level_system_nios2_gen2_0_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_hec1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                       ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 32           ; 8            ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 256     ; 8                           ; 32                          ; 8                           ; 32                          ; 256                 ; 1    ; None ; Unassigned ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; Yes           ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_ic_data_module:top_level_system_nios2_gen2_0_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_2uc1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768   ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4    ; None ; Unassigned ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; Yes           ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_ic_tag_module:top_level_system_nios2_gen2_0_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_1lc1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                             ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 15           ; 128          ; 15           ; yes                    ; no                      ; yes                    ; no                      ; 1920    ; 128                         ; 15                          ; 128                         ; 15                          ; 1920                ; 1    ; None ; Unassigned ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; Yes           ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_nios2_oci:the_top_level_system_nios2_gen2_0_cpu_nios2_oci|top_level_system_nios2_gen2_0_cpu_nios2_ocimem:the_top_level_system_nios2_gen2_0_cpu_nios2_ocimem|top_level_system_nios2_gen2_0_cpu_ociram_sp_ram_module:top_level_system_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_0n61:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192    ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1    ; None ; Unassigned ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; Yes           ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_register_bank_a_module:top_level_system_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_5tb1:auto_generated|ALTSYNCRAM                                                                                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024    ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None ; Unassigned ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; Yes           ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_register_bank_b_module:top_level_system_nios2_gen2_0_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_5tb1:auto_generated|ALTSYNCRAM                                                                                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024    ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None ; Unassigned ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; Yes           ;
; top_level_system_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_d8f1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                                    ; AUTO ; Single Port      ; Single Clock ; 32768        ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1048576 ; 32768                       ; 32                          ; --                          ; --                          ; 1048576             ; 128  ; None ; Unassigned ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; Yes           ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 288               ;
; Simple Multipliers (18-bit)           ; 3           ; 1                   ; 144               ;
; Embedded Multiplier Blocks            ; --          ; --                  ; 144               ;
; Embedded Multiplier 9-bit elements    ; 6           ; 2                   ; 288               ;
; Signed Embedded Multipliers           ; 1           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 2           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+
Note: number of Embedded Multiplier Blocks used is only available after a successful fit.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                       ; Mode                       ; Location   ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; Unassigned ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1 ;                            ; Unassigned ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; Unassigned ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1 ;                            ; Unassigned ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; Unassigned ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1 ;                            ; Unassigned ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 5     ;
; Number of I/O Rules Failed       ; 1     ;
; Number of I/O Rules Unchecked    ; 7     ;
; Number of I/O Rules Inapplicable ; 17    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                      ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                   ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                    ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                    ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                    ;                   ;
; Unchecked    ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                    ;                   ;
; Fail         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 10 such failures found.                                                  ; I/O                    ;                   ;
; Unchecked    ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                   ;
; Unchecked    ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                    ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                    ;                   ;
; Unchecked    ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                   ;
; Unchecked    ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                    ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                    ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                    ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                    ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Unchecked    ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 160mA for row I/Os and 160mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Unchecked    ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                    ;                   ;
; ----         ; ----      ; Disclaimer                        ; LVDS rules are checked but not reported.                                                             ; None     ; ----                                                                     ; Differential Signaling ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination    ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+---------------------------------------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules                                               ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------------------------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass                                              ; 10           ; 0            ; 10           ; 0            ; 0            ; 14        ; 10           ; 0            ; 4         ; 4         ; 0            ; 10           ; 0            ; 0            ; 0            ; 0            ; 0            ; 13           ; 0            ; 0            ; 0            ; 20           ; 0            ; 0            ; 0            ; 0            ; 0            ; 14        ; 11           ; 0            ;
; Total Unchecked                                         ; 0            ; 0            ; 0            ; 0            ; 0            ; 13        ; 0            ; 0            ; 13        ; 23        ; 0            ; 10           ; 0            ; 0            ; 13           ; 0            ; 20           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 13        ; 10           ; 0            ;
; Total Inapplicable                                      ; 17           ; 27           ; 17           ; 27           ; 27           ; 0         ; 17           ; 27           ; 0         ; 0         ; 27           ; 7            ; 27           ; 27           ; 14           ; 27           ; 7            ; 14           ; 27           ; 27           ; 27           ; 7            ; 27           ; 27           ; 27           ; 27           ; 27           ; 0         ; 6            ; 27           ;
; Total Fail                                              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 10        ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; dsi_tx_controller_0_dsi_interface_dphy_data_hs_out_p[0] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Fail      ; Unchecked ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; dsi_tx_controller_0_dsi_interface_dphy_data_hs_out_p[1] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Fail      ; Unchecked ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; dsi_tx_controller_0_dsi_interface_dphy_data_hs_out_p[2] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Fail      ; Unchecked ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; dsi_tx_controller_0_dsi_interface_dphy_data_hs_out_p[3] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Fail      ; Unchecked ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; dsi_tx_controller_0_dsi_interface_dphy_data_hs_out_n[0] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Fail      ; Unchecked ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; dsi_tx_controller_0_dsi_interface_dphy_data_hs_out_n[1] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Fail      ; Unchecked ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; dsi_tx_controller_0_dsi_interface_dphy_data_hs_out_n[2] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Fail      ; Unchecked ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; dsi_tx_controller_0_dsi_interface_dphy_data_hs_out_n[3] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Fail      ; Unchecked ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; dsi_tx_controller_0_dsi_interface_dphy_data_lp_out_p[0] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Unchecked    ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked    ; Inapplicable ;
; dsi_tx_controller_0_dsi_interface_dphy_data_lp_out_p[1] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Unchecked    ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked    ; Inapplicable ;
; dsi_tx_controller_0_dsi_interface_dphy_data_lp_out_p[2] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Unchecked    ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked    ; Inapplicable ;
; dsi_tx_controller_0_dsi_interface_dphy_data_lp_out_p[3] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Unchecked    ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked    ; Inapplicable ;
; dsi_tx_controller_0_dsi_interface_dphy_data_lp_out_n[0] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Unchecked    ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked    ; Inapplicable ;
; dsi_tx_controller_0_dsi_interface_dphy_data_lp_out_n[1] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Unchecked    ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked    ; Inapplicable ;
; dsi_tx_controller_0_dsi_interface_dphy_data_lp_out_n[2] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Unchecked    ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked    ; Inapplicable ;
; dsi_tx_controller_0_dsi_interface_dphy_data_lp_out_n[3] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Unchecked    ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked    ; Inapplicable ;
; dsi_tx_controller_0_dsi_interface_dphy_clk_hs_out_p     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Fail      ; Unchecked ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; dsi_tx_controller_0_dsi_interface_dphy_clk_hs_out_n     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Fail      ; Unchecked ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; dsi_tx_controller_0_dsi_interface_dphy_clk_lp_out_p     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Unchecked    ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked    ; Inapplicable ;
; dsi_tx_controller_0_dsi_interface_dphy_clk_lp_out_n     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Unchecked    ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked    ; Inapplicable ;
; altpll_0_areset_conduit_export                          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; clk_clk                                                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; reset_reset_n                                           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; altera_reserved_tms                                     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck                                     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi                                     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo                                     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
+---------------------------------------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                     ;
+------------------------------------------------------------------+------------------------+
; Option                                                           ; Setting                ;
+------------------------------------------------------------------+------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                    ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                    ;
; Enable device-wide output enable (DEV_OE)                        ; Off                    ;
; Enable INIT_DONE output                                          ; Off                    ;
; Configuration scheme                                             ; Internal Configuration ;
; Enable Error Detection CRC_ERROR pin                             ; Off                    ;
; Enable open drain on CRC_ERROR pin                               ; Off                    ;
; Enable nCONFIG, nSTATUS, and CONF_DONE pins                      ; On                     ;
; Enable JTAG pin sharing                                          ; Off                    ;
; Enable nCE pin                                                   ; Off                    ;
; Enable CONFIG_SEL pin                                            ; On                     ;
; Enable input tri-state on active configuration pins in user mode ; Off                    ;
; Configuration Voltage Level                                      ; Auto                   ;
; Force Configuration Voltage Level                                ; Off                    ;
; Data[0]                                                          ; Unreserved             ;
; Data[1]/ASDO                                                     ; Unreserved             ;
; FLASH_nCE/nCSO                                                   ; Unreserved             ;
; DCLK                                                             ; Unreserved             ;
+------------------------------------------------------------------+------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (119006): Selected device 10M50DAF484C6GES for design "dsi_controller_test"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "top_level_system_altpll_0:altpll_0|top_level_system_altpll_0_altpll_m2t2:sd1|pll7" as MAX 10 PLL type File: D:/git/dsi_controller/quartus_project/dsi_controller_test/top_level_system/synthesis/submodules/top_level_system_altpll_0.v Line: 150
    Info (15099): Implementing clock multiplication of 3, clock division of 1, and phase shift of 0 degrees (0 ps) for top_level_system_altpll_0:altpll_0|top_level_system_altpll_0_altpll_m2t2:sd1|wire_pll7_clk[0] port File: D:/git/dsi_controller/quartus_project/dsi_controller_test/top_level_system/synthesis/submodules/top_level_system_altpll_0.v Line: 150
    Info (15099): Implementing clock multiplication of 3, clock division of 2, and phase shift of 0 degrees (0 ps) for top_level_system_altpll_0:altpll_0|top_level_system_altpll_0_altpll_m2t2:sd1|wire_pll7_clk[1] port File: D:/git/dsi_controller/quartus_project/dsi_controller_test/top_level_system/synthesis/submodules/top_level_system_altpll_0.v Line: 150
    Info (15099): Implementing clock multiplication of 6, clock division of 1, and phase shift of 0 degrees (0 ps) for top_level_system_altpll_0:altpll_0|top_level_system_altpll_0_altpll_m2t2:sd1|wire_pll7_clk[2] port File: D:/git/dsi_controller/quartus_project/dsi_controller_test/top_level_system/synthesis/submodules/top_level_system_altpll_0.v Line: 150
    Info (15099): Implementing clock multiplication of 6, clock division of 1, and phase shift of 90 degrees (833 ps) for top_level_system_altpll_0:altpll_0|top_level_system_altpll_0_altpll_m2t2:sd1|wire_pll7_clk[3] port File: D:/git/dsi_controller/quartus_project/dsi_controller_test/top_level_system/synthesis/submodules/top_level_system_altpll_0.v Line: 150
    Info (15099): Implementing clock multiplication of 3, clock division of 2, and phase shift of 0 degrees (0 ps) for top_level_system_altpll_0:altpll_0|top_level_system_altpll_0_altpll_m2t2:sd1|wire_pll7_clk[4] port File: D:/git/dsi_controller/quartus_project/dsi_controller_test/top_level_system/synthesis/submodules/top_level_system_altpll_0.v Line: 150
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
Info (169124): Fitter converted 4 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_CONFIG_SEL~ is reserved at location H10
    Info (169125): Pin ~ALTERA_nCONFIG~ is reserved at location H9
    Info (169125): Pin ~ALTERA_nSTATUS~ is reserved at location G9
    Info (169125): Pin ~ALTERA_CONF_DONE~ is reserved at location F8
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Info (12825): DCLK dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Error (176202): The differential I/O standard Differential 1.8-V HSTL Class I cannot be used on the pin dsi_tx_controller_0_dsi_interface_dphy_data_hs_out_p[0], because the specified pin uses a tri-stated output buffer. File: D:/git/dsi_controller/quartus_project/dsi_controller_test/top_level_system/synthesis/top_level_system.v Line: 9
Error (176202): The differential I/O standard Differential 1.8-V HSTL Class I cannot be used on the pin dsi_tx_controller_0_dsi_interface_dphy_data_hs_out_p[0], because the specified pin uses a tri-stated output buffer. File: D:/git/dsi_controller/quartus_project/dsi_controller_test/top_level_system/synthesis/top_level_system.v Line: 9
Error (176202): The differential I/O standard Differential 1.8-V HSTL Class I cannot be used on the pin dsi_tx_controller_0_dsi_interface_dphy_data_hs_out_p[1], because the specified pin uses a tri-stated output buffer. File: D:/git/dsi_controller/quartus_project/dsi_controller_test/top_level_system/synthesis/top_level_system.v Line: 9
Error (176202): The differential I/O standard Differential 1.8-V HSTL Class I cannot be used on the pin dsi_tx_controller_0_dsi_interface_dphy_data_hs_out_p[2], because the specified pin uses a tri-stated output buffer. File: D:/git/dsi_controller/quartus_project/dsi_controller_test/top_level_system/synthesis/top_level_system.v Line: 9
Error (176202): The differential I/O standard Differential 1.8-V HSTL Class I cannot be used on the pin dsi_tx_controller_0_dsi_interface_dphy_data_hs_out_p[3], because the specified pin uses a tri-stated output buffer. File: D:/git/dsi_controller/quartus_project/dsi_controller_test/top_level_system/synthesis/top_level_system.v Line: 9
Error (176202): The differential I/O standard Differential 1.8-V HSTL Class I cannot be used on the pin dsi_tx_controller_0_dsi_interface_dphy_data_hs_out_n[0], because the specified pin uses a tri-stated output buffer. File: D:/git/dsi_controller/quartus_project/dsi_controller_test/top_level_system/synthesis/top_level_system.v Line: 10
Error (176202): The differential I/O standard Differential 1.8-V HSTL Class I cannot be used on the pin dsi_tx_controller_0_dsi_interface_dphy_data_hs_out_n[1], because the specified pin uses a tri-stated output buffer. File: D:/git/dsi_controller/quartus_project/dsi_controller_test/top_level_system/synthesis/top_level_system.v Line: 10
Error (176202): The differential I/O standard Differential 1.8-V HSTL Class I cannot be used on the pin dsi_tx_controller_0_dsi_interface_dphy_data_hs_out_n[2], because the specified pin uses a tri-stated output buffer. File: D:/git/dsi_controller/quartus_project/dsi_controller_test/top_level_system/synthesis/top_level_system.v Line: 10
Error (176202): The differential I/O standard Differential 1.8-V HSTL Class I cannot be used on the pin dsi_tx_controller_0_dsi_interface_dphy_data_hs_out_n[3], because the specified pin uses a tri-stated output buffer. File: D:/git/dsi_controller/quartus_project/dsi_controller_test/top_level_system/synthesis/top_level_system.v Line: 10
Error (176202): The differential I/O standard Differential 1.8-V HSTL Class I cannot be used on the pin dsi_tx_controller_0_dsi_interface_dphy_clk_hs_out_p, because the specified pin uses a tri-stated output buffer. File: D:/git/dsi_controller/quartus_project/dsi_controller_test/top_level_system/synthesis/top_level_system.v Line: 13
Error (176202): The differential I/O standard Differential 1.8-V HSTL Class I cannot be used on the pin dsi_tx_controller_0_dsi_interface_dphy_clk_hs_out_n, because the specified pin uses a tri-stated output buffer. File: D:/git/dsi_controller/quartus_project/dsi_controller_test/top_level_system/synthesis/top_level_system.v Line: 14
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Error (171000): Can't fit design in device
Error: Quartus Prime Fitter was unsuccessful. 12 errors, 3 warnings
    Error: Peak virtual memory: 4918 megabytes
    Error: Processing ended: Sun Mar 31 22:49:50 2019
    Error: Elapsed time: 00:00:09
    Error: Total CPU time (on all processors): 00:00:09


