混合訊號電路可製造性設計技術 
Development of Design-for-manufacturability Techniques for Mixed-Signal IPs 
計畫編號︰ NSC97-2221-E-008-097 
執行期限︰ 97/8/1~98/7/31 
計畫主持人︰ 陳竹一  副教授  中央大學 電機系 
 
一､ 中英文摘要 
本計劃完成下列工作： 
（1）eHVA-II: 一個具功能模型的類比電路
延伸階層式變異數分析器 
在設計流程中考慮製程參數相關性的
問題可以幫助設計者評估一旦系統電路在
大量製造的過程中，其效能變動是否依然符
合規格，使設計的電路良率大為提升。因
此，我們提出了以階層式變異數分析 (HVA)
的統計模型為基礎的延伸模型(eHVA)，使其
能夠探討在考慮製程相關性時的效能變
化。且其同樣具有高效率及高精確度的優
點。 
 
（2）馴變者：在實體實現上決定最佳佈局
擺放位置的一個異質平台 
 隨著電晶體尺寸下降，且製程微縮至
90 奈米以下，會帶來較劇烈的參數變動。在
未來 SoC 設計時，類比 EDA 的需求越來越
重要。在晶圓廠製造過程中，因為經過相同
的物理程序，所以電晶體間的參數變動會有
某種程度的關聯性，此關聯性可用來改善良
率。在本論文中，建構一個類比電路設計自
動化異質平台，以 MATLAB 所架構，並整
合了數種不同環境，包含了電路模擬器
(Hspice), 工 作 站 作 業 系 統 連 線 通 訊 協 定
(SSH)與檔案傳輸協定(Ftp)，並以一個雙級
運算放大器為範例，根據兩步驟的最佳化程
序，考量空間相關性來決定佈局時電晶體最
佳的佈局擺放位置。由模擬結果得知，本平
台可找到對不同規格之最佳排法，有效地提
升良率。 
 
 (3) 陣列MiM電容的平衡接點之通道繞線
法 
隨著半導體製程的縮小，製程變動的問
題造成元件之間不匹配是日益嚴重。本論文
提出 Balanced-Via Channel Routing (BVCR)
的繞線佈局法，可實現相關性電容的良率評
估器所得到最佳佈局擺放，並依據既定的繞
線方式達到所要求的元件匹配。BVCR 遵照
設計規則(design rule)且著重於每個元件間
的繞線的長度平衡。除此之外，BVCR 的自
動繞線機制可大幅降低佈局時間及人力成
本，以加速產品上市的時效。 
 
 (4) 相依電阻設計在負相關上的探討本篇
論文最主要是在利用電阻的變動在佈局上
的相關性，探討不同的變動因子來設計具有
相關性的電阻對。利用不同區段電阻數量、
區段電阻長度、電阻變動範圍，以及區段電
阻相對位置和聯結等各個變動因子來規劃
出電阻對的相關性。從模擬結果顯示:1.正相
關性的區段電阻只能排列得到正相關性的
電阻對；2.負相關性的區段電阻，串聯排列
只能得到負相關性的電阻對；和 3.負相關性
的區段電阻，並聯排列可得到正和負相關性
的電阻對。  
 
關鍵詞︰晶圓分布圖﹐良率預估﹐設計規格﹐
測試規格﹐製造能力﹐製程變動﹐良率分析﹐
規格轉換﹐蒙地卡羅方法﹐容限分析 
 
Abstract 
  We have accomplished the following 
works: 
(1) "eHVA-II: An Extended Hierarchical 
Variance Analyzer with Functional Model 
for Analog Circuits," preliminary report: 
 In this report, a functional model is 
added in our original hierarchical variance 
analyzer for further circuit performance 
analysis.  It is shown that both of simulation 
time and memory usage gain more than Monte 
Carlo simulation. 
 
 (2) "VariTamer: A Heterogeneous 
Platform for Deciding the Best Layout 
和元件密度愈來愈大﹐這會使得晶粒的生產
良率降低﹐並使得測試面臨嚴苛的挑戰﹐種
種不利的因素皆使得生產成本愈來愈高。對
製造商而言﹐能預估一個產品的生產良率是
非常重要的事情；在策略上﹐良率預估可用
來評估一個產品是否可經濟地適用在某種
先進的製造技術上。在實際的應用中﹐良率
預估更可用來評估一筆訂單所需的晶圓數､
生產時間､流程及單價。錯誤的預估﹐不僅
會使得生產力下降﹐亦使得生產成本增加。
事實上﹐良率預估應是決定價格的中心。 
隨著半導體製程之進步﹐六吋晶圓廠
次微米製程已逐步為八吋晶圓廠深次微米
製程所取代﹐亦有晶圓廠準備以十二吋晶圓
生產﹐由於技術的演進﹐衝擊著現有模擬模
型的適用性﹔產能的擴充影響產銷結構﹐價
格是一因素﹐IC 品質未來不只影響價格﹐
亦是產品立足於國際市場的基石。再者﹐目
前國內於科學園區內﹐預計有三十幾座十二
吋晶圓廠 ﹐未來幾年內台灣即將成為世界
三大半導體製造中心﹐世界第一大專業代工
中心，月產量超過數十億顆待測晶粒﹐生產
線測試的需求必定大增﹐是以不論是業界或
學界皆有興趣於新的測試法則 。 IC 的開
發流程﹐從設計､製造到測試﹐以往人力物
力的投資於改進和縮短設計和製造流程﹐相
對的在測試流程也需要受到同等的重視﹐如
何在最經濟的條件下﹐增進產品的品質達到
｀零瑕疵＇﹐也同時提升產品的競爭力﹐是
一個重要課題。由經驗式或由理論值推知﹐
增加測試的深度∕程度（亦即﹐測試品質､
障礙涵蓋率）比加強製程良率有效﹐更精確
的時序障礙模型﹐如延遲障礙﹐須要受到正
視。 
對以智財單元(IP)為基礎之系統晶片
設計，不僅僅是事前要經過實體矽晶驗證
(Silicon proved)，亦要能事後保固偵錯
(Silicon diagnostic)，某智財單元即使是製作
過無數次沒問題，也不能保證下一次一定沒
問題，所以對智財單元的擁有者而言，具有
矽晶偵錯和故障分析的能力是很重要的。晶
片製造完成後，各個智財單元如何進行矽晶
偵錯端賴於可測試性設計 (Design for 
testability)技術的應用與一組完善的測試圖
樣(Test patterns)，以及完備的測試儀器與設
備；尤其是分析軟體系統以良率評估與偵測
瑕疵和統計技術以擷獲資訊，更是不可或缺
的關鍵。矽晶偵錯更可利用設計階段所推導
的驗證測試圖樣及特殊電路，亦可根據驗證
所需，擷取參數，相互驗證。 
再者，由於隨著元件速度的增進和自
動測試設備(ATE)速度進步的遲緩，導致主
要的良率損失[1-ii]。以 1999 年為例，就已
遭逢自動測試設備不夠精確而導致良率損
失 10%以上。亦有研究[6]報告指出，針對
RAMBUS 產品而言，自動測試設備精確
度，每增進 1ps (picosecond)，每年可節省 1
百萬美元。是以測試分析與測試防護帶問題
亦是值得研究的課題以利提昇品質和降低
成本。自動測試設備雖愈來愈貴，然而，不
僅不夠精確(比起待測電路)，針測腳位數、
耗電功率、混合訊號、甚至於 RF 電路，皆
使得自動測試設備愈來愈貴且愈來愈難設
計，也相對來說愈來愈不夠用，徒增整體的
生產成本。 
測試工程師的終極夢想是晶圓測試
(Wafer-level testing)與預燒(Burn-In)，因為在
晶圓測試與預燒總是比單一個晶片來得經
濟省事。是以晶圓測試資料之分析，愈來愈
凸顯其重要性。近年來晶圓測試與預燒的技
術日益成熟，在國內現在已經有公司成立。
除此之外，今年應有十二吋晶圓廠啟用，相
對於八吋晶圓而言，十二吋晶圓製程分佈愈
顯寬大，製程控制愈益困難，而品質與良率
愈益受到挑戰。 
本計畫“混合訊號電路可製造性設計技
術”為“用於混合訊號與記憶體矽智產之
DFX 技術”的一子計畫。在本計畫中，研究
包括三項主題：(1) 最差狀況電路分析與容
忍設計，(2)類比電路自動佈局擺置和(3) 類
比電路自動佈局繞線。計畫目的希望能開發
一考量變動，使用相依變動警覺模擬的自動
佈局平台，以適應奈米時代單晶片系統量產
可行性設計。 
最差狀況電路分析，模擬時考量製程、
元件、電路結構和操作環境等變動因素，以
蒙地卡羅法，對電路性能做最差狀況預估；
容忍設計在於引入良率相當的模型參數，以
