module ortest;

wire in1_,in2_,out_;


evl_zero(in1_);
evl_one(in2_);

or(in1_,in2_,out_);

endmodule
