
SPS-Kern.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000000  00800100  00800100  000005f0  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         0000057c  00000000  00000000  00000074  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .bss          00000031  00800100  00800100  000005f0  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  000005f0  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  00000620  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 00000080  00000000  00000000  00000660  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   00000bd8  00000000  00000000  000006e0  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 000007d3  00000000  00000000  000012b8  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   00000a00  00000000  00000000  00001a8b  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  00000140  00000000  00000000  0000248c  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    00007014  00000000  00000000  000025cc  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    000002d8  00000000  00000000  000095e0  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 00000050  00000000  00000000  000098b8  2**0
                  CONTENTS, READONLY, DEBUGGING
 13 .debug_macro  00002942  00000000  00000000  00009908  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	33 c0       	rjmp	.+102    	; 0x68 <__ctors_end>
   2:	00 00       	nop
   4:	41 c0       	rjmp	.+130    	; 0x88 <__bad_interrupt>
   6:	00 00       	nop
   8:	3f c0       	rjmp	.+126    	; 0x88 <__bad_interrupt>
   a:	00 00       	nop
   c:	3d c0       	rjmp	.+122    	; 0x88 <__bad_interrupt>
   e:	00 00       	nop
  10:	3b c0       	rjmp	.+118    	; 0x88 <__bad_interrupt>
  12:	00 00       	nop
  14:	39 c0       	rjmp	.+114    	; 0x88 <__bad_interrupt>
  16:	00 00       	nop
  18:	37 c0       	rjmp	.+110    	; 0x88 <__bad_interrupt>
  1a:	00 00       	nop
  1c:	35 c0       	rjmp	.+106    	; 0x88 <__bad_interrupt>
  1e:	00 00       	nop
  20:	33 c0       	rjmp	.+102    	; 0x88 <__bad_interrupt>
  22:	00 00       	nop
  24:	31 c0       	rjmp	.+98     	; 0x88 <__bad_interrupt>
  26:	00 00       	nop
  28:	2f c0       	rjmp	.+94     	; 0x88 <__bad_interrupt>
  2a:	00 00       	nop
  2c:	2d c0       	rjmp	.+90     	; 0x88 <__bad_interrupt>
  2e:	00 00       	nop
  30:	2b c0       	rjmp	.+86     	; 0x88 <__bad_interrupt>
  32:	00 00       	nop
  34:	29 c0       	rjmp	.+82     	; 0x88 <__bad_interrupt>
  36:	00 00       	nop
  38:	52 c1       	rjmp	.+676    	; 0x2de <__vector_14>
  3a:	00 00       	nop
  3c:	25 c0       	rjmp	.+74     	; 0x88 <__bad_interrupt>
  3e:	00 00       	nop
  40:	23 c0       	rjmp	.+70     	; 0x88 <__bad_interrupt>
  42:	00 00       	nop
  44:	21 c0       	rjmp	.+66     	; 0x88 <__bad_interrupt>
  46:	00 00       	nop
  48:	1f c0       	rjmp	.+62     	; 0x88 <__bad_interrupt>
  4a:	00 00       	nop
  4c:	1d c0       	rjmp	.+58     	; 0x88 <__bad_interrupt>
  4e:	00 00       	nop
  50:	1b c0       	rjmp	.+54     	; 0x88 <__bad_interrupt>
  52:	00 00       	nop
  54:	19 c0       	rjmp	.+50     	; 0x88 <__bad_interrupt>
  56:	00 00       	nop
  58:	17 c0       	rjmp	.+46     	; 0x88 <__bad_interrupt>
  5a:	00 00       	nop
  5c:	15 c0       	rjmp	.+42     	; 0x88 <__bad_interrupt>
  5e:	00 00       	nop
  60:	13 c0       	rjmp	.+38     	; 0x88 <__bad_interrupt>
  62:	00 00       	nop
  64:	11 c0       	rjmp	.+34     	; 0x88 <__bad_interrupt>
	...

00000068 <__ctors_end>:
  68:	11 24       	eor	r1, r1
  6a:	1f be       	out	0x3f, r1	; 63
  6c:	cf ef       	ldi	r28, 0xFF	; 255
  6e:	d8 e0       	ldi	r29, 0x08	; 8
  70:	de bf       	out	0x3e, r29	; 62
  72:	cd bf       	out	0x3d, r28	; 61

00000074 <__do_clear_bss>:
  74:	21 e0       	ldi	r18, 0x01	; 1
  76:	a0 e0       	ldi	r26, 0x00	; 0
  78:	b1 e0       	ldi	r27, 0x01	; 1
  7a:	01 c0       	rjmp	.+2      	; 0x7e <.do_clear_bss_start>

0000007c <.do_clear_bss_loop>:
  7c:	1d 92       	st	X+, r1

0000007e <.do_clear_bss_start>:
  7e:	a1 33       	cpi	r26, 0x31	; 49
  80:	b2 07       	cpc	r27, r18
  82:	e1 f7       	brne	.-8      	; 0x7c <.do_clear_bss_loop>
  84:	22 d1       	rcall	.+580    	; 0x2ca <main>
  86:	78 c2       	rjmp	.+1264   	; 0x578 <_exit>

00000088 <__bad_interrupt>:
  88:	bb cf       	rjmp	.-138    	; 0x0 <__vectors>

0000008a <PLC_StandardTask>:



	// State machine "LifeBit"
	// Die OnBoardLED blinking with 200 ms
	switch (LifeBitState)
  8a:	80 91 01 01 	lds	r24, 0x0101	; 0x800101 <LifeBitState>
  8e:	88 23       	and	r24, r24
  90:	19 f0       	breq	.+6      	; 0x98 <PLC_StandardTask+0xe>
  92:	8a 30       	cpi	r24, 0x0A	; 10
  94:	69 f0       	breq	.+26     	; 0xb0 <PLC_StandardTask+0x26>
  96:	32 c0       	rjmp	.+100    	; 0xfc <PLC_StandardTask+0x72>
	{
		case 0:
		TON_LifeBit = 0;
  98:	10 92 15 01 	sts	0x0115, r1	; 0x800115 <TON_LifeBit>
  9c:	10 92 16 01 	sts	0x0116, r1	; 0x800116 <TON_LifeBit+0x1>
  a0:	10 92 17 01 	sts	0x0117, r1	; 0x800117 <TON_LifeBit+0x2>
  a4:	10 92 18 01 	sts	0x0118, r1	; 0x800118 <TON_LifeBit+0x3>
		LifeBitState = 10;
  a8:	8a e0       	ldi	r24, 0x0A	; 10
  aa:	80 93 01 01 	sts	0x0101, r24	; 0x800101 <LifeBitState>
		break;
  ae:	26 c0       	rjmp	.+76     	; 0xfc <PLC_StandardTask+0x72>

		case 10:
		TON_LifeBit += 1;
  b0:	80 91 15 01 	lds	r24, 0x0115	; 0x800115 <TON_LifeBit>
  b4:	90 91 16 01 	lds	r25, 0x0116	; 0x800116 <TON_LifeBit+0x1>
  b8:	a0 91 17 01 	lds	r26, 0x0117	; 0x800117 <TON_LifeBit+0x2>
  bc:	b0 91 18 01 	lds	r27, 0x0118	; 0x800118 <TON_LifeBit+0x3>
  c0:	01 96       	adiw	r24, 0x01	; 1
  c2:	a1 1d       	adc	r26, r1
  c4:	b1 1d       	adc	r27, r1
  c6:	80 93 15 01 	sts	0x0115, r24	; 0x800115 <TON_LifeBit>
  ca:	90 93 16 01 	sts	0x0116, r25	; 0x800116 <TON_LifeBit+0x1>
  ce:	a0 93 17 01 	sts	0x0117, r26	; 0x800117 <TON_LifeBit+0x2>
  d2:	b0 93 18 01 	sts	0x0118, r27	; 0x800118 <TON_LifeBit+0x3>
		if (TON_LifeBit >= 200)		// 200 ms at 50 kHz PLC clock
  d6:	80 91 15 01 	lds	r24, 0x0115	; 0x800115 <TON_LifeBit>
  da:	90 91 16 01 	lds	r25, 0x0116	; 0x800116 <TON_LifeBit+0x1>
  de:	a0 91 17 01 	lds	r26, 0x0117	; 0x800117 <TON_LifeBit+0x2>
  e2:	b0 91 18 01 	lds	r27, 0x0118	; 0x800118 <TON_LifeBit+0x3>
  e6:	88 3c       	cpi	r24, 0xC8	; 200
  e8:	91 05       	cpc	r25, r1
  ea:	a1 05       	cpc	r26, r1
  ec:	b1 05       	cpc	r27, r1
  ee:	30 f0       	brcs	.+12     	; 0xfc <PLC_StandardTask+0x72>
		{
			PORTB ^= (1 << PINB5);	// Toggle on board LED
  f0:	95 b1       	in	r25, 0x05	; 5
  f2:	80 e2       	ldi	r24, 0x20	; 32
  f4:	89 27       	eor	r24, r25
  f6:	85 b9       	out	0x05, r24	; 5
			LifeBitState = 0;
  f8:	10 92 01 01 	sts	0x0101, r1	; 0x800101 <LifeBitState>
	}
	
	
	
	// State machine "TstSequence"		
	switch (TestSequenceState)
  fc:	80 91 22 01 	lds	r24, 0x0122	; 0x800122 <TestSequenceState>
 100:	81 30       	cpi	r24, 0x01	; 1
 102:	c9 f0       	breq	.+50     	; 0x136 <PLC_StandardTask+0xac>
 104:	18 f0       	brcs	.+6      	; 0x10c <PLC_StandardTask+0x82>
 106:	82 30       	cpi	r24, 0x02	; 2
 108:	51 f1       	breq	.+84     	; 0x15e <PLC_StandardTask+0xd4>
 10a:	3c c0       	rjmp	.+120    	; 0x184 <PLC_StandardTask+0xfa>
	 {
		case StateTstOff:
			PWM_Servo1 = ServoMid1;
 10c:	87 eb       	ldi	r24, 0xB7	; 183
 10e:	9b e0       	ldi	r25, 0x0B	; 11
 110:	90 93 28 01 	sts	0x0128, r25	; 0x800128 <PWM_Servo1+0x1>
 114:	80 93 27 01 	sts	0x0127, r24	; 0x800127 <PWM_Servo1>
			PWM_Servo2 = ServoMid2;
 118:	86 e1       	ldi	r24, 0x16	; 22
 11a:	80 93 14 01 	sts	0x0114, r24	; 0x800114 <PWM_Servo2>
			TON_PWM_Servo = 0;
 11e:	10 92 1a 01 	sts	0x011A, r1	; 0x80011a <TON_PWM_Servo>
 122:	10 92 1b 01 	sts	0x011B, r1	; 0x80011b <TON_PWM_Servo+0x1>
 126:	10 92 1c 01 	sts	0x011C, r1	; 0x80011c <TON_PWM_Servo+0x2>
 12a:	10 92 1d 01 	sts	0x011D, r1	; 0x80011d <TON_PWM_Servo+0x3>
			TestSequenceState = StateTstFwd;
 12e:	81 e0       	ldi	r24, 0x01	; 1
 130:	80 93 22 01 	sts	0x0122, r24	; 0x800122 <TestSequenceState>
			break;
 134:	27 c0       	rjmp	.+78     	; 0x184 <PLC_StandardTask+0xfa>
				}
			}
			break;
			*/
			
			PWM_Servo1 += 1;
 136:	80 91 27 01 	lds	r24, 0x0127	; 0x800127 <PWM_Servo1>
 13a:	90 91 28 01 	lds	r25, 0x0128	; 0x800128 <PWM_Servo1+0x1>
 13e:	01 96       	adiw	r24, 0x01	; 1
 140:	90 93 28 01 	sts	0x0128, r25	; 0x800128 <PWM_Servo1+0x1>
 144:	80 93 27 01 	sts	0x0127, r24	; 0x800127 <PWM_Servo1>
			if (PWM_Servo1 >= ServoMax1)
 148:	80 91 27 01 	lds	r24, 0x0127	; 0x800127 <PWM_Servo1>
 14c:	90 91 28 01 	lds	r25, 0x0128	; 0x800128 <PWM_Servo1+0x1>
 150:	87 3d       	cpi	r24, 0xD7	; 215
 152:	9e 40       	sbci	r25, 0x0E	; 14
 154:	b8 f0       	brcs	.+46     	; 0x184 <PLC_StandardTask+0xfa>
			{
				TestSequenceState = StateTestRev;
 156:	82 e0       	ldi	r24, 0x02	; 2
 158:	80 93 22 01 	sts	0x0122, r24	; 0x800122 <TestSequenceState>
 15c:	13 c0       	rjmp	.+38     	; 0x184 <PLC_StandardTask+0xfa>
			}
			break;
			*/
			

			PWM_Servo1 -= 1;
 15e:	80 91 27 01 	lds	r24, 0x0127	; 0x800127 <PWM_Servo1>
 162:	90 91 28 01 	lds	r25, 0x0128	; 0x800128 <PWM_Servo1+0x1>
 166:	01 97       	sbiw	r24, 0x01	; 1
 168:	90 93 28 01 	sts	0x0128, r25	; 0x800128 <PWM_Servo1+0x1>
 16c:	80 93 27 01 	sts	0x0127, r24	; 0x800127 <PWM_Servo1>
			if (PWM_Servo1 <= ServoMin1)
 170:	80 91 27 01 	lds	r24, 0x0127	; 0x800127 <PWM_Servo1>
 174:	90 91 28 01 	lds	r25, 0x0128	; 0x800128 <PWM_Servo1+0x1>
 178:	88 39       	cpi	r24, 0x98	; 152
 17a:	98 40       	sbci	r25, 0x08	; 8
 17c:	18 f4       	brcc	.+6      	; 0x184 <PLC_StandardTask+0xfa>
			{
				TestSequenceState = StateTstFwd;
 17e:	81 e0       	ldi	r24, 0x01	; 1
 180:	80 93 22 01 	sts	0x0122, r24	; 0x800122 <TestSequenceState>


*/


		OCR1B = PWM_Servo1;
 184:	80 91 27 01 	lds	r24, 0x0127	; 0x800127 <PWM_Servo1>
 188:	90 91 28 01 	lds	r25, 0x0128	; 0x800128 <PWM_Servo1+0x1>
 18c:	90 93 8b 00 	sts	0x008B, r25	; 0x80008b <__TEXT_REGION_LENGTH__+0x7e008b>
 190:	80 93 8a 00 	sts	0x008A, r24	; 0x80008a <__TEXT_REGION_LENGTH__+0x7e008a>
		
		OCR2A = 22;
 194:	86 e1       	ldi	r24, 0x16	; 22
 196:	80 93 b3 00 	sts	0x00B3, r24	; 0x8000b3 <__TEXT_REGION_LENGTH__+0x7e00b3>
 19a:	08 95       	ret

0000019c <InitPLC>:
void InitPLC (void);
void InitPLC (void)
{
	// Port B as Input			-> PB0 Input Servo 1 signal
	// Port PB5 as Output		-> Life Ticker
	DDRB |= (1 << PINB5);
 19c:	25 9a       	sbi	0x04, 5	; 4

	// Port PD5 as Output		-> check Servo 1 signal
	// Port PD7 as Output		-> Indicator "time exceeds"
	DDRD |= (1 << PIND7) | (1 << PIND5);
 19e:	8a b1       	in	r24, 0x0a	; 10
 1a0:	80 6a       	ori	r24, 0xA0	; 160
 1a2:	8a b9       	out	0x0a, r24	; 10
	//    WGM13,WGM12,WGM10,WGM11,WGM10 = 1,1,1,1    heiﬂt Fast PWM 16-Bit
	//    Es von 0 bis OCR1A gez‰hlt. -> OCR1A = 0x7FFF
	//    COM1B1,COM1B0 = 1,0  heiﬂt Clear OC1B on compare match, set OC1B at BOTTOM (Non-inverting mode)
	//    CS12,CS11,CS10 = 0,1,0      heiﬂt clk/8 (From prescaler)
	//    Mode 15: Beschreibung: ATmega328_p data sheet.pdf Seite -176-
	TCCR1A = ((1 << COM1B1) | (1 << WGM11) | (1 << WGM10) );
 1a4:	83 e2       	ldi	r24, 0x23	; 35
 1a6:	80 93 80 00 	sts	0x0080, r24	; 0x800080 <__TEXT_REGION_LENGTH__+0x7e0080>
	TCCR1B = (( 1 << WGM13) | ( 1<< WGM12) | (1 << CS11));
 1aa:	8a e1       	ldi	r24, 0x1A	; 26
 1ac:	80 93 81 00 	sts	0x0081, r24	; 0x800081 <__TEXT_REGION_LENGTH__+0x7e0081>
	OCR1A = 0x7FFF;
 1b0:	8f ef       	ldi	r24, 0xFF	; 255
 1b2:	9f e7       	ldi	r25, 0x7F	; 127
 1b4:	90 93 89 00 	sts	0x0089, r25	; 0x800089 <__TEXT_REGION_LENGTH__+0x7e0089>
 1b8:	80 93 88 00 	sts	0x0088, r24	; 0x800088 <__TEXT_REGION_LENGTH__+0x7e0088>


	DDRB |= (1 << PINB2);
 1bc:	22 9a       	sbi	0x04, 2	; 4
	// es gibt zwei TC1 Control Register: TCCR2A und TCCR2B
	//    WGM22,WGM21,WGM20 = 0,1,1    heiﬂt Fast PWM 8-Bit
	//    COM2A1,COM2A0 = 1,0  heiﬂt Clear OC2A on compare match, set OC2A at BOTTOM (Non-inverting mode)
	//    CS22,CS21,CS20 = 1,1,1      heiﬂt clk/1024 (From prescaler)
	//    Mode 3: Beschreibung: ATmega328_p data sheet.pdf Seite -206-
	TCCR2A |= ((1 << COM2A1) | (1 << WGM21) | (1 << WGM20) );
 1be:	e0 eb       	ldi	r30, 0xB0	; 176
 1c0:	f0 e0       	ldi	r31, 0x00	; 0
 1c2:	80 81       	ld	r24, Z
 1c4:	83 68       	ori	r24, 0x83	; 131
 1c6:	80 83       	st	Z, r24
	TCCR2B |= ((1 << CS22) | (1 << CS21) | (1 << CS20));
 1c8:	e1 eb       	ldi	r30, 0xB1	; 177
 1ca:	f0 e0       	ldi	r31, 0x00	; 0
 1cc:	80 81       	ld	r24, Z
 1ce:	87 60       	ori	r24, 0x07	; 7
 1d0:	80 83       	st	Z, r24

	// Port  PB3(OC2A) as Output	-> Servo 1
	DDRB |= (1 << PINB3);
 1d2:	23 9a       	sbi	0x04, 3	; 4


void CalcScaling(float fReceiverMin, float fReceiverMax, float fServoMin, float fServoMax);
void CalcScaling(float fReceiverMin, float fReceiverMax, float fServoMin, float fServoMax)
{
	fM = (fServoMax - fServoMin) / (fReceiverMax - fReceiverMin);
 1d4:	8d ec       	ldi	r24, 0xCD	; 205
 1d6:	9c ec       	ldi	r25, 0xCC	; 204
 1d8:	ac e4       	ldi	r26, 0x4C	; 76
 1da:	be e3       	ldi	r27, 0x3E	; 62
 1dc:	80 93 10 01 	sts	0x0110, r24	; 0x800110 <fM>
 1e0:	90 93 11 01 	sts	0x0111, r25	; 0x800111 <fM+0x1>
 1e4:	a0 93 12 01 	sts	0x0112, r26	; 0x800112 <fM+0x2>
 1e8:	b0 93 13 01 	sts	0x0113, r27	; 0x800113 <fM+0x3>
	fT = fServoMax- (fM * fReceiverMax);
 1ec:	60 91 10 01 	lds	r22, 0x0110	; 0x800110 <fM>
 1f0:	70 91 11 01 	lds	r23, 0x0111	; 0x800111 <fM+0x1>
 1f4:	80 91 12 01 	lds	r24, 0x0112	; 0x800112 <fM+0x2>
 1f8:	90 91 13 01 	lds	r25, 0x0113	; 0x800113 <fM+0x3>
 1fc:	20 e0       	ldi	r18, 0x00	; 0
 1fe:	30 e0       	ldi	r19, 0x00	; 0
 200:	4c ed       	ldi	r20, 0xDC	; 220
 202:	52 e4       	ldi	r21, 0x42	; 66
 204:	56 d1       	rcall	.+684    	; 0x4b2 <__mulsf3>
 206:	9b 01       	movw	r18, r22
 208:	ac 01       	movw	r20, r24
 20a:	60 e0       	ldi	r22, 0x00	; 0
 20c:	70 e0       	ldi	r23, 0x00	; 0
 20e:	80 ee       	ldi	r24, 0xE0	; 224
 210:	91 e4       	ldi	r25, 0x41	; 65
 212:	99 d0       	rcall	.+306    	; 0x346 <__subsf3>
 214:	60 93 02 01 	sts	0x0102, r22	; 0x800102 <fT>
 218:	70 93 03 01 	sts	0x0103, r23	; 0x800103 <fT+0x1>
 21c:	80 93 04 01 	sts	0x0104, r24	; 0x800104 <fT+0x2>
 220:	90 93 05 01 	sts	0x0105, r25	; 0x800105 <fT+0x3>
 224:	08 95       	ret

00000226 <PLC_FastTask>:
void PLC_FastTask (void)
{


	// State machine "Read Pulse Width From RC Receiver Channel 1"
	switch (Servo1State)
 226:	80 91 2e 01 	lds	r24, 0x012E	; 0x80012e <Servo1State>
 22a:	88 23       	and	r24, r24
 22c:	19 f0       	breq	.+6      	; 0x234 <PLC_FastTask+0xe>
 22e:	8a 30       	cpi	r24, 0x0A	; 10
 230:	49 f0       	breq	.+18     	; 0x244 <PLC_FastTask+0x1e>
 232:	19 c0       	rjmp	.+50     	; 0x266 <PLC_FastTask+0x40>
	{
		case 0:
		//Servo1_LED_OFF();
		if ((PIND & 0x04) > 0)
 234:	4a 9b       	sbis	0x09, 2	; 9
 236:	17 c0       	rjmp	.+46     	; 0x266 <PLC_FastTask+0x40>
		{
			Servo1cnt = 0;
 238:	10 92 2b 01 	sts	0x012B, r1	; 0x80012b <Servo1cnt>
			Servo1State = 10;
 23c:	8a e0       	ldi	r24, 0x0A	; 10
 23e:	80 93 2e 01 	sts	0x012E, r24	; 0x80012e <Servo1State>
 242:	11 c0       	rjmp	.+34     	; 0x266 <PLC_FastTask+0x40>
		}
		break;

		case 10:
		//Servo1_LED_ON();
		if  ((PIND & 0x04) == 0)
 244:	4a 99       	sbic	0x09, 2	; 9
 246:	0a c0       	rjmp	.+20     	; 0x25c <PLC_FastTask+0x36>
		{ 
			GlbServo1Cnt = Servo1cnt;
 248:	80 91 2b 01 	lds	r24, 0x012B	; 0x80012b <Servo1cnt>
 24c:	80 93 19 01 	sts	0x0119, r24	; 0x800119 <GlbServo1Cnt>
			Watchdog = 1;
 250:	81 e0       	ldi	r24, 0x01	; 1
 252:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <_edata>
			Servo1State = 0;
 256:	10 92 2e 01 	sts	0x012E, r1	; 0x80012e <Servo1State>
 25a:	05 c0       	rjmp	.+10     	; 0x266 <PLC_FastTask+0x40>
		}
		else
		{
			Servo1cnt += 1;
 25c:	80 91 2b 01 	lds	r24, 0x012B	; 0x80012b <Servo1cnt>
 260:	8f 5f       	subi	r24, 0xFF	; 255
 262:	80 93 2b 01 	sts	0x012B, r24	; 0x80012b <Servo1cnt>
		break;
	}
	

	// State machine "Read Pulse Width From RC Receiver Channel 2"
	switch (Servo2State)
 266:	80 91 2d 01 	lds	r24, 0x012D	; 0x80012d <Servo2State>
 26a:	88 23       	and	r24, r24
 26c:	19 f0       	breq	.+6      	; 0x274 <PLC_FastTask+0x4e>
 26e:	8a 30       	cpi	r24, 0x0A	; 10
 270:	51 f0       	breq	.+20     	; 0x286 <PLC_FastTask+0x60>
 272:	08 95       	ret
	{
		case 0:
		Servo1_LED_OFF();
 274:	5d 98       	cbi	0x0b, 5	; 11
		if ((PIND & 0x10) > 0)
 276:	4c 9b       	sbis	0x09, 4	; 9
 278:	18 c0       	rjmp	.+48     	; 0x2aa <PLC_FastTask+0x84>
		{
			Servo2cnt = 0;
 27a:	10 92 2c 01 	sts	0x012C, r1	; 0x80012c <Servo2cnt>
			Servo2State = 10;
 27e:	8a e0       	ldi	r24, 0x0A	; 10
 280:	80 93 2d 01 	sts	0x012D, r24	; 0x80012d <Servo2State>
 284:	08 95       	ret
		}
		break;

		case 10:
		Servo1_LED_ON();
 286:	5d 9a       	sbi	0x0b, 5	; 11
		if  ((PIND & 0x10) == 0)
 288:	4c 99       	sbic	0x09, 4	; 9
 28a:	0a c0       	rjmp	.+20     	; 0x2a0 <PLC_FastTask+0x7a>
		{
			GlbServo2Cnt = Servo2cnt;
 28c:	80 91 2c 01 	lds	r24, 0x012C	; 0x80012c <Servo2cnt>
 290:	80 93 2a 01 	sts	0x012A, r24	; 0x80012a <GlbServo2Cnt>
			Watchdog = 1;
 294:	81 e0       	ldi	r24, 0x01	; 1
 296:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <_edata>
			Servo2State = 0;
 29a:	10 92 2d 01 	sts	0x012D, r1	; 0x80012d <Servo2State>
 29e:	08 95       	ret
		}
		else
		{
			Servo2cnt += 1;
 2a0:	80 91 2c 01 	lds	r24, 0x012C	; 0x80012c <Servo2cnt>
 2a4:	8f 5f       	subi	r24, 0xFF	; 255
 2a6:	80 93 2c 01 	sts	0x012C, r24	; 0x80012c <Servo2cnt>
 2aa:	08 95       	ret

000002ac <InitInterrupt>:
void InitInterrupt(void);
void InitInterrupt(void)
{
	//Timer 0 as PLC clock
	// Init PLC clock
	TCCR0A |= (1 << WGM01) | (1 << COM0A0);	// CTC-Mode, Signal output at PD6
 2ac:	84 b5       	in	r24, 0x24	; 36
 2ae:	82 64       	ori	r24, 0x42	; 66
 2b0:	84 bd       	out	0x24, r24	; 36
	TCCR0B |= (1 << CS01);					// CS02,CS01,CS00 = 0,1,0  Prescaler 8, Frequenz = 16MHz/8/OCR0A=160  => 100 kHz  
 2b2:	85 b5       	in	r24, 0x25	; 37
 2b4:	82 60       	ori	r24, 0x02	; 2
 2b6:	85 bd       	out	0x25, r24	; 37
	TIMSK0 |= (1 << OCIE0A);					// Interrupt, wenn compare A ist
 2b8:	ee e6       	ldi	r30, 0x6E	; 110
 2ba:	f0 e0       	ldi	r31, 0x00	; 0
 2bc:	80 81       	ld	r24, Z
 2be:	82 60       	ori	r24, 0x02	; 2
 2c0:	80 83       	st	Z, r24
	OCR0A = 39;								// Timer0 z‰hlt von 0 bis OCR0A und lˆst dann einen Interrupt aus
 2c2:	87 e2       	ldi	r24, 0x27	; 39
 2c4:	87 bd       	out	0x27, r24	; 39
	// f(PD6) = f(clk) / (2 * N *(1 + OCR0A))
	// f(PD6) = 16MHz / (2 * 8 *(1 + 39)) = 25 kHz
	// ==> PLC clock = 50 kHz
	*/

	sei();	
 2c6:	78 94       	sei
 2c8:	08 95       	ret

000002ca <main>:
}


int main (void)
{
	InitPLC();
 2ca:	68 df       	rcall	.-304    	; 0x19c <InitPLC>
	InitInterrupt();
 2cc:	ef df       	rcall	.-34     	; 0x2ac <InitInterrupt>
 2ce:	80 91 2f 01 	lds	r24, 0x012F	; 0x80012f <StandardTaskTrigger>
	
	while(1) 
	{
		if (StandardTaskTrigger == 1)
 2d2:	81 30       	cpi	r24, 0x01	; 1
 2d4:	e1 f7       	brne	.-8      	; 0x2ce <main+0x4>
 2d6:	10 92 2f 01 	sts	0x012F, r1	; 0x80012f <StandardTaskTrigger>
		{		
			StandardTaskTrigger = 0;
			PLC_StandardTask();
 2da:	d7 de       	rcall	.-594    	; 0x8a <PLC_StandardTask>
 2dc:	f8 cf       	rjmp	.-16     	; 0x2ce <main+0x4>

000002de <__vector_14>:
 2de:	1f 92       	push	r1
ISR(TIMER0_COMPA_vect)	//Timer 0 as PLC clock

/*
ISR(TIMER1_COMPA_vect)	//Timer 1 as PLC clock
*/
{	LED_ON();				// Led checks "time exceeds"
 2e0:	0f 92       	push	r0
 2e2:	0f b6       	in	r0, 0x3f	; 63
 2e4:	0f 92       	push	r0
 2e6:	11 24       	eor	r1, r1
 2e8:	2f 93       	push	r18
 2ea:	3f 93       	push	r19
 2ec:	4f 93       	push	r20
 2ee:	5f 93       	push	r21
 2f0:	6f 93       	push	r22
 2f2:	7f 93       	push	r23
 2f4:	8f 93       	push	r24
 2f6:	9f 93       	push	r25
 2f8:	af 93       	push	r26
 2fa:	bf 93       	push	r27
 2fc:	ef 93       	push	r30
 2fe:	ff 93       	push	r31
 300:	5f 9a       	sbi	0x0b, 7	; 11
	
	if (StandardTaskCnt >= 50)		// 50 x Fast Task. 1 x Standard task
 302:	80 91 30 01 	lds	r24, 0x0130	; 0x800130 <StandardTaskCnt>
 306:	82 33       	cpi	r24, 0x32	; 50
 308:	30 f0       	brcs	.+12     	; 0x316 <__vector_14+0x38>
	{
		StandardTaskTrigger = 1;
 30a:	81 e0       	ldi	r24, 0x01	; 1
 30c:	80 93 2f 01 	sts	0x012F, r24	; 0x80012f <StandardTaskTrigger>
		StandardTaskCnt = 0;
 310:	10 92 30 01 	sts	0x0130, r1	; 0x800130 <StandardTaskCnt>
 314:	05 c0       	rjmp	.+10     	; 0x320 <__vector_14+0x42>
	} 
	else
	{
		StandardTaskCnt += 1;
 316:	80 91 30 01 	lds	r24, 0x0130	; 0x800130 <StandardTaskCnt>
 31a:	8f 5f       	subi	r24, 0xFF	; 255
 31c:	80 93 30 01 	sts	0x0130, r24	; 0x800130 <StandardTaskCnt>
	}
	
	PLC_FastTask();
 320:	82 df       	rcall	.-252    	; 0x226 <PLC_FastTask>
	
	LED_OFF();				// Led checks "time exceeds"
 322:	5f 98       	cbi	0x0b, 7	; 11
}
 324:	ff 91       	pop	r31
 326:	ef 91       	pop	r30
 328:	bf 91       	pop	r27
 32a:	af 91       	pop	r26
 32c:	9f 91       	pop	r25
 32e:	8f 91       	pop	r24
 330:	7f 91       	pop	r23
 332:	6f 91       	pop	r22
 334:	5f 91       	pop	r21
 336:	4f 91       	pop	r20
 338:	3f 91       	pop	r19
 33a:	2f 91       	pop	r18
 33c:	0f 90       	pop	r0
 33e:	0f be       	out	0x3f, r0	; 63
 340:	0f 90       	pop	r0
 342:	1f 90       	pop	r1
 344:	18 95       	reti

00000346 <__subsf3>:
 346:	50 58       	subi	r21, 0x80	; 128

00000348 <__addsf3>:
 348:	bb 27       	eor	r27, r27
 34a:	aa 27       	eor	r26, r26
 34c:	0e d0       	rcall	.+28     	; 0x36a <__addsf3x>
 34e:	77 c0       	rjmp	.+238    	; 0x43e <__fp_round>
 350:	68 d0       	rcall	.+208    	; 0x422 <__fp_pscA>
 352:	30 f0       	brcs	.+12     	; 0x360 <__addsf3+0x18>
 354:	6d d0       	rcall	.+218    	; 0x430 <__fp_pscB>
 356:	20 f0       	brcs	.+8      	; 0x360 <__addsf3+0x18>
 358:	31 f4       	brne	.+12     	; 0x366 <__addsf3+0x1e>
 35a:	9f 3f       	cpi	r25, 0xFF	; 255
 35c:	11 f4       	brne	.+4      	; 0x362 <__addsf3+0x1a>
 35e:	1e f4       	brtc	.+6      	; 0x366 <__addsf3+0x1e>
 360:	5d c0       	rjmp	.+186    	; 0x41c <__fp_nan>
 362:	0e f4       	brtc	.+2      	; 0x366 <__addsf3+0x1e>
 364:	e0 95       	com	r30
 366:	e7 fb       	bst	r30, 7
 368:	53 c0       	rjmp	.+166    	; 0x410 <__fp_inf>

0000036a <__addsf3x>:
 36a:	e9 2f       	mov	r30, r25
 36c:	79 d0       	rcall	.+242    	; 0x460 <__fp_split3>
 36e:	80 f3       	brcs	.-32     	; 0x350 <__addsf3+0x8>
 370:	ba 17       	cp	r27, r26
 372:	62 07       	cpc	r22, r18
 374:	73 07       	cpc	r23, r19
 376:	84 07       	cpc	r24, r20
 378:	95 07       	cpc	r25, r21
 37a:	18 f0       	brcs	.+6      	; 0x382 <__addsf3x+0x18>
 37c:	71 f4       	brne	.+28     	; 0x39a <__addsf3x+0x30>
 37e:	9e f5       	brtc	.+102    	; 0x3e6 <__addsf3x+0x7c>
 380:	91 c0       	rjmp	.+290    	; 0x4a4 <__fp_zero>
 382:	0e f4       	brtc	.+2      	; 0x386 <__addsf3x+0x1c>
 384:	e0 95       	com	r30
 386:	0b 2e       	mov	r0, r27
 388:	ba 2f       	mov	r27, r26
 38a:	a0 2d       	mov	r26, r0
 38c:	0b 01       	movw	r0, r22
 38e:	b9 01       	movw	r22, r18
 390:	90 01       	movw	r18, r0
 392:	0c 01       	movw	r0, r24
 394:	ca 01       	movw	r24, r20
 396:	a0 01       	movw	r20, r0
 398:	11 24       	eor	r1, r1
 39a:	ff 27       	eor	r31, r31
 39c:	59 1b       	sub	r21, r25
 39e:	99 f0       	breq	.+38     	; 0x3c6 <__addsf3x+0x5c>
 3a0:	59 3f       	cpi	r21, 0xF9	; 249
 3a2:	50 f4       	brcc	.+20     	; 0x3b8 <__addsf3x+0x4e>
 3a4:	50 3e       	cpi	r21, 0xE0	; 224
 3a6:	68 f1       	brcs	.+90     	; 0x402 <__LOCK_REGION_LENGTH__+0x2>
 3a8:	1a 16       	cp	r1, r26
 3aa:	f0 40       	sbci	r31, 0x00	; 0
 3ac:	a2 2f       	mov	r26, r18
 3ae:	23 2f       	mov	r18, r19
 3b0:	34 2f       	mov	r19, r20
 3b2:	44 27       	eor	r20, r20
 3b4:	58 5f       	subi	r21, 0xF8	; 248
 3b6:	f3 cf       	rjmp	.-26     	; 0x39e <__addsf3x+0x34>
 3b8:	46 95       	lsr	r20
 3ba:	37 95       	ror	r19
 3bc:	27 95       	ror	r18
 3be:	a7 95       	ror	r26
 3c0:	f0 40       	sbci	r31, 0x00	; 0
 3c2:	53 95       	inc	r21
 3c4:	c9 f7       	brne	.-14     	; 0x3b8 <__addsf3x+0x4e>
 3c6:	7e f4       	brtc	.+30     	; 0x3e6 <__addsf3x+0x7c>
 3c8:	1f 16       	cp	r1, r31
 3ca:	ba 0b       	sbc	r27, r26
 3cc:	62 0b       	sbc	r22, r18
 3ce:	73 0b       	sbc	r23, r19
 3d0:	84 0b       	sbc	r24, r20
 3d2:	ba f0       	brmi	.+46     	; 0x402 <__LOCK_REGION_LENGTH__+0x2>
 3d4:	91 50       	subi	r25, 0x01	; 1
 3d6:	a1 f0       	breq	.+40     	; 0x400 <__LOCK_REGION_LENGTH__>
 3d8:	ff 0f       	add	r31, r31
 3da:	bb 1f       	adc	r27, r27
 3dc:	66 1f       	adc	r22, r22
 3de:	77 1f       	adc	r23, r23
 3e0:	88 1f       	adc	r24, r24
 3e2:	c2 f7       	brpl	.-16     	; 0x3d4 <__addsf3x+0x6a>
 3e4:	0e c0       	rjmp	.+28     	; 0x402 <__LOCK_REGION_LENGTH__+0x2>
 3e6:	ba 0f       	add	r27, r26
 3e8:	62 1f       	adc	r22, r18
 3ea:	73 1f       	adc	r23, r19
 3ec:	84 1f       	adc	r24, r20
 3ee:	48 f4       	brcc	.+18     	; 0x402 <__LOCK_REGION_LENGTH__+0x2>
 3f0:	87 95       	ror	r24
 3f2:	77 95       	ror	r23
 3f4:	67 95       	ror	r22
 3f6:	b7 95       	ror	r27
 3f8:	f7 95       	ror	r31
 3fa:	9e 3f       	cpi	r25, 0xFE	; 254
 3fc:	08 f0       	brcs	.+2      	; 0x400 <__LOCK_REGION_LENGTH__>
 3fe:	b3 cf       	rjmp	.-154    	; 0x366 <__addsf3+0x1e>
 400:	93 95       	inc	r25
 402:	88 0f       	add	r24, r24
 404:	08 f0       	brcs	.+2      	; 0x408 <__LOCK_REGION_LENGTH__+0x8>
 406:	99 27       	eor	r25, r25
 408:	ee 0f       	add	r30, r30
 40a:	97 95       	ror	r25
 40c:	87 95       	ror	r24
 40e:	08 95       	ret

00000410 <__fp_inf>:
 410:	97 f9       	bld	r25, 7
 412:	9f 67       	ori	r25, 0x7F	; 127
 414:	80 e8       	ldi	r24, 0x80	; 128
 416:	70 e0       	ldi	r23, 0x00	; 0
 418:	60 e0       	ldi	r22, 0x00	; 0
 41a:	08 95       	ret

0000041c <__fp_nan>:
 41c:	9f ef       	ldi	r25, 0xFF	; 255
 41e:	80 ec       	ldi	r24, 0xC0	; 192
 420:	08 95       	ret

00000422 <__fp_pscA>:
 422:	00 24       	eor	r0, r0
 424:	0a 94       	dec	r0
 426:	16 16       	cp	r1, r22
 428:	17 06       	cpc	r1, r23
 42a:	18 06       	cpc	r1, r24
 42c:	09 06       	cpc	r0, r25
 42e:	08 95       	ret

00000430 <__fp_pscB>:
 430:	00 24       	eor	r0, r0
 432:	0a 94       	dec	r0
 434:	12 16       	cp	r1, r18
 436:	13 06       	cpc	r1, r19
 438:	14 06       	cpc	r1, r20
 43a:	05 06       	cpc	r0, r21
 43c:	08 95       	ret

0000043e <__fp_round>:
 43e:	09 2e       	mov	r0, r25
 440:	03 94       	inc	r0
 442:	00 0c       	add	r0, r0
 444:	11 f4       	brne	.+4      	; 0x44a <__fp_round+0xc>
 446:	88 23       	and	r24, r24
 448:	52 f0       	brmi	.+20     	; 0x45e <__fp_round+0x20>
 44a:	bb 0f       	add	r27, r27
 44c:	40 f4       	brcc	.+16     	; 0x45e <__fp_round+0x20>
 44e:	bf 2b       	or	r27, r31
 450:	11 f4       	brne	.+4      	; 0x456 <__fp_round+0x18>
 452:	60 ff       	sbrs	r22, 0
 454:	04 c0       	rjmp	.+8      	; 0x45e <__fp_round+0x20>
 456:	6f 5f       	subi	r22, 0xFF	; 255
 458:	7f 4f       	sbci	r23, 0xFF	; 255
 45a:	8f 4f       	sbci	r24, 0xFF	; 255
 45c:	9f 4f       	sbci	r25, 0xFF	; 255
 45e:	08 95       	ret

00000460 <__fp_split3>:
 460:	57 fd       	sbrc	r21, 7
 462:	90 58       	subi	r25, 0x80	; 128
 464:	44 0f       	add	r20, r20
 466:	55 1f       	adc	r21, r21
 468:	59 f0       	breq	.+22     	; 0x480 <__fp_splitA+0x10>
 46a:	5f 3f       	cpi	r21, 0xFF	; 255
 46c:	71 f0       	breq	.+28     	; 0x48a <__fp_splitA+0x1a>
 46e:	47 95       	ror	r20

00000470 <__fp_splitA>:
 470:	88 0f       	add	r24, r24
 472:	97 fb       	bst	r25, 7
 474:	99 1f       	adc	r25, r25
 476:	61 f0       	breq	.+24     	; 0x490 <__fp_splitA+0x20>
 478:	9f 3f       	cpi	r25, 0xFF	; 255
 47a:	79 f0       	breq	.+30     	; 0x49a <__fp_splitA+0x2a>
 47c:	87 95       	ror	r24
 47e:	08 95       	ret
 480:	12 16       	cp	r1, r18
 482:	13 06       	cpc	r1, r19
 484:	14 06       	cpc	r1, r20
 486:	55 1f       	adc	r21, r21
 488:	f2 cf       	rjmp	.-28     	; 0x46e <__fp_split3+0xe>
 48a:	46 95       	lsr	r20
 48c:	f1 df       	rcall	.-30     	; 0x470 <__fp_splitA>
 48e:	08 c0       	rjmp	.+16     	; 0x4a0 <__fp_splitA+0x30>
 490:	16 16       	cp	r1, r22
 492:	17 06       	cpc	r1, r23
 494:	18 06       	cpc	r1, r24
 496:	99 1f       	adc	r25, r25
 498:	f1 cf       	rjmp	.-30     	; 0x47c <__fp_splitA+0xc>
 49a:	86 95       	lsr	r24
 49c:	71 05       	cpc	r23, r1
 49e:	61 05       	cpc	r22, r1
 4a0:	08 94       	sec
 4a2:	08 95       	ret

000004a4 <__fp_zero>:
 4a4:	e8 94       	clt

000004a6 <__fp_szero>:
 4a6:	bb 27       	eor	r27, r27
 4a8:	66 27       	eor	r22, r22
 4aa:	77 27       	eor	r23, r23
 4ac:	cb 01       	movw	r24, r22
 4ae:	97 f9       	bld	r25, 7
 4b0:	08 95       	ret

000004b2 <__mulsf3>:
 4b2:	0b d0       	rcall	.+22     	; 0x4ca <__mulsf3x>
 4b4:	c4 cf       	rjmp	.-120    	; 0x43e <__fp_round>
 4b6:	b5 df       	rcall	.-150    	; 0x422 <__fp_pscA>
 4b8:	28 f0       	brcs	.+10     	; 0x4c4 <__mulsf3+0x12>
 4ba:	ba df       	rcall	.-140    	; 0x430 <__fp_pscB>
 4bc:	18 f0       	brcs	.+6      	; 0x4c4 <__mulsf3+0x12>
 4be:	95 23       	and	r25, r21
 4c0:	09 f0       	breq	.+2      	; 0x4c4 <__mulsf3+0x12>
 4c2:	a6 cf       	rjmp	.-180    	; 0x410 <__fp_inf>
 4c4:	ab cf       	rjmp	.-170    	; 0x41c <__fp_nan>
 4c6:	11 24       	eor	r1, r1
 4c8:	ee cf       	rjmp	.-36     	; 0x4a6 <__fp_szero>

000004ca <__mulsf3x>:
 4ca:	ca df       	rcall	.-108    	; 0x460 <__fp_split3>
 4cc:	a0 f3       	brcs	.-24     	; 0x4b6 <__mulsf3+0x4>

000004ce <__mulsf3_pse>:
 4ce:	95 9f       	mul	r25, r21
 4d0:	d1 f3       	breq	.-12     	; 0x4c6 <__mulsf3+0x14>
 4d2:	95 0f       	add	r25, r21
 4d4:	50 e0       	ldi	r21, 0x00	; 0
 4d6:	55 1f       	adc	r21, r21
 4d8:	62 9f       	mul	r22, r18
 4da:	f0 01       	movw	r30, r0
 4dc:	72 9f       	mul	r23, r18
 4de:	bb 27       	eor	r27, r27
 4e0:	f0 0d       	add	r31, r0
 4e2:	b1 1d       	adc	r27, r1
 4e4:	63 9f       	mul	r22, r19
 4e6:	aa 27       	eor	r26, r26
 4e8:	f0 0d       	add	r31, r0
 4ea:	b1 1d       	adc	r27, r1
 4ec:	aa 1f       	adc	r26, r26
 4ee:	64 9f       	mul	r22, r20
 4f0:	66 27       	eor	r22, r22
 4f2:	b0 0d       	add	r27, r0
 4f4:	a1 1d       	adc	r26, r1
 4f6:	66 1f       	adc	r22, r22
 4f8:	82 9f       	mul	r24, r18
 4fa:	22 27       	eor	r18, r18
 4fc:	b0 0d       	add	r27, r0
 4fe:	a1 1d       	adc	r26, r1
 500:	62 1f       	adc	r22, r18
 502:	73 9f       	mul	r23, r19
 504:	b0 0d       	add	r27, r0
 506:	a1 1d       	adc	r26, r1
 508:	62 1f       	adc	r22, r18
 50a:	83 9f       	mul	r24, r19
 50c:	a0 0d       	add	r26, r0
 50e:	61 1d       	adc	r22, r1
 510:	22 1f       	adc	r18, r18
 512:	74 9f       	mul	r23, r20
 514:	33 27       	eor	r19, r19
 516:	a0 0d       	add	r26, r0
 518:	61 1d       	adc	r22, r1
 51a:	23 1f       	adc	r18, r19
 51c:	84 9f       	mul	r24, r20
 51e:	60 0d       	add	r22, r0
 520:	21 1d       	adc	r18, r1
 522:	82 2f       	mov	r24, r18
 524:	76 2f       	mov	r23, r22
 526:	6a 2f       	mov	r22, r26
 528:	11 24       	eor	r1, r1
 52a:	9f 57       	subi	r25, 0x7F	; 127
 52c:	50 40       	sbci	r21, 0x00	; 0
 52e:	8a f0       	brmi	.+34     	; 0x552 <__mulsf3_pse+0x84>
 530:	e1 f0       	breq	.+56     	; 0x56a <__mulsf3_pse+0x9c>
 532:	88 23       	and	r24, r24
 534:	4a f0       	brmi	.+18     	; 0x548 <__mulsf3_pse+0x7a>
 536:	ee 0f       	add	r30, r30
 538:	ff 1f       	adc	r31, r31
 53a:	bb 1f       	adc	r27, r27
 53c:	66 1f       	adc	r22, r22
 53e:	77 1f       	adc	r23, r23
 540:	88 1f       	adc	r24, r24
 542:	91 50       	subi	r25, 0x01	; 1
 544:	50 40       	sbci	r21, 0x00	; 0
 546:	a9 f7       	brne	.-22     	; 0x532 <__mulsf3_pse+0x64>
 548:	9e 3f       	cpi	r25, 0xFE	; 254
 54a:	51 05       	cpc	r21, r1
 54c:	70 f0       	brcs	.+28     	; 0x56a <__mulsf3_pse+0x9c>
 54e:	60 cf       	rjmp	.-320    	; 0x410 <__fp_inf>
 550:	aa cf       	rjmp	.-172    	; 0x4a6 <__fp_szero>
 552:	5f 3f       	cpi	r21, 0xFF	; 255
 554:	ec f3       	brlt	.-6      	; 0x550 <__mulsf3_pse+0x82>
 556:	98 3e       	cpi	r25, 0xE8	; 232
 558:	dc f3       	brlt	.-10     	; 0x550 <__mulsf3_pse+0x82>
 55a:	86 95       	lsr	r24
 55c:	77 95       	ror	r23
 55e:	67 95       	ror	r22
 560:	b7 95       	ror	r27
 562:	f7 95       	ror	r31
 564:	e7 95       	ror	r30
 566:	9f 5f       	subi	r25, 0xFF	; 255
 568:	c1 f7       	brne	.-16     	; 0x55a <__mulsf3_pse+0x8c>
 56a:	fe 2b       	or	r31, r30
 56c:	88 0f       	add	r24, r24
 56e:	91 1d       	adc	r25, r1
 570:	96 95       	lsr	r25
 572:	87 95       	ror	r24
 574:	97 f9       	bld	r25, 7
 576:	08 95       	ret

00000578 <_exit>:
 578:	f8 94       	cli

0000057a <__stop_program>:
 57a:	ff cf       	rjmp	.-2      	; 0x57a <__stop_program>
