TimeQuest Timing Analyzer report for Uni_Projektas
Tue Jan 17 10:40:33 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLK'
 12. Slow Model Setup: 'Clock_divider:clock_divider1|clock_out'
 13. Slow Model Hold: 'Clock_divider:clock_divider1|clock_out'
 14. Slow Model Hold: 'CLK'
 15. Slow Model Minimum Pulse Width: 'CLK'
 16. Slow Model Minimum Pulse Width: 'Clock_divider:clock_divider1|clock_out'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Fast Model Setup Summary
 22. Fast Model Hold Summary
 23. Fast Model Recovery Summary
 24. Fast Model Removal Summary
 25. Fast Model Minimum Pulse Width Summary
 26. Fast Model Setup: 'CLK'
 27. Fast Model Setup: 'Clock_divider:clock_divider1|clock_out'
 28. Fast Model Hold: 'CLK'
 29. Fast Model Hold: 'Clock_divider:clock_divider1|clock_out'
 30. Fast Model Minimum Pulse Width: 'CLK'
 31. Fast Model Minimum Pulse Width: 'Clock_divider:clock_divider1|clock_out'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Multicorner Timing Analysis Summary
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Uni_Projektas                                                     ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                         ;
+----------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------+
; Clock Name                             ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                    ;
+----------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------+
; CLK                                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK }                                    ;
; Clock_divider:clock_divider1|clock_out ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clock_divider:clock_divider1|clock_out } ;
+----------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------+


+------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                      ;
+------------+-----------------+----------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                             ; Note ;
+------------+-----------------+----------------------------------------+------+
; 29.48 MHz  ; 29.48 MHz       ; CLK                                    ;      ;
; 145.52 MHz ; 145.52 MHz      ; Clock_divider:clock_divider1|clock_out ;      ;
+------------+-----------------+----------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------------+
; Slow Model Setup Summary                                         ;
+----------------------------------------+---------+---------------+
; Clock                                  ; Slack   ; End Point TNS ;
+----------------------------------------+---------+---------------+
; CLK                                    ; -32.922 ; -22608.798    ;
; Clock_divider:clock_divider1|clock_out ; -5.872  ; -614.249      ;
+----------------------------------------+---------+---------------+


+----------------------------------------------------------------+
; Slow Model Hold Summary                                        ;
+----------------------------------------+-------+---------------+
; Clock                                  ; Slack ; End Point TNS ;
+----------------------------------------+-------+---------------+
; Clock_divider:clock_divider1|clock_out ; 0.396 ; 0.000         ;
; CLK                                    ; 0.499 ; 0.000         ;
+----------------------------------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                          ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; CLK                                    ; -2.567 ; -10701.401    ;
; Clock_divider:clock_divider1|clock_out ; -0.742 ; -857.752      ;
+----------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLK'                                                                                                                                                                                                       ;
+---------+---------------------------------------------------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                   ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------------------------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -32.922 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[123] ; Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.083     ; 33.879     ;
; -32.773 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[123] ; Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.083     ; 33.730     ;
; -32.697 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[112] ; Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.089     ; 33.648     ;
; -32.583 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[123] ; Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; -0.083     ; 33.540     ;
; -32.539 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][2]                                           ; Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.034     ; 33.545     ;
; -32.438 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[112] ; Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.089     ; 33.389     ;
; -32.248 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[112] ; Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; -0.089     ; 33.199     ;
; -32.238 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][3]                                           ; Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.034     ; 33.244     ;
; -32.173 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[123] ; Correlation_function:corr_long|output_value[16] ; CLK          ; CLK         ; 1.000        ; -0.083     ; 33.130     ;
; -32.133 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][1]                                           ; Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.034     ; 33.139     ;
; -32.062 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][2]                                           ; Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.034     ; 33.068     ;
; -31.970 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[112] ; Correlation_function:corr_long|output_value[16] ; CLK          ; CLK         ; 1.000        ; -0.089     ; 32.921     ;
; -31.884 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[112] ; Correlation_function:corr_long|output_value[15] ; CLK          ; CLK         ; 1.000        ; -0.089     ; 32.835     ;
; -31.798 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[112] ; Correlation_function:corr_long|output_value[14] ; CLK          ; CLK         ; 1.000        ; -0.089     ; 32.749     ;
; -31.796 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][6]                                           ; Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.034     ; 32.802     ;
; -31.782 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[123] ; Correlation_function:corr_long|output_value[15] ; CLK          ; CLK         ; 1.000        ; -0.083     ; 32.739     ;
; -31.779 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][2]                                           ; Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; -0.034     ; 32.785     ;
; -31.761 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][3]                                           ; Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.034     ; 32.767     ;
; -31.734 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][5]                                           ; Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.034     ; 32.740     ;
; -31.656 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][1]                                           ; Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.034     ; 32.662     ;
; -31.478 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][3]                                           ; Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; -0.034     ; 32.484     ;
; -31.373 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][1]                                           ; Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; -0.034     ; 32.379     ;
; -31.369 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][2]                                           ; Correlation_function:corr_long|output_value[16] ; CLK          ; CLK         ; 1.000        ; -0.034     ; 32.375     ;
; -31.356 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[123] ; Correlation_function:corr_long|output_value[14] ; CLK          ; CLK         ; 1.000        ; -0.083     ; 32.313     ;
; -31.321 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][4]                                           ; Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.034     ; 32.327     ;
; -31.319 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][6]                                           ; Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.034     ; 32.325     ;
; -31.318 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[112] ; Correlation_function:corr_long|output_value[13] ; CLK          ; CLK         ; 1.000        ; -0.089     ; 32.269     ;
; -31.297 ; ADC_Manager:ADC_Manager1|c_long_func_input[27][4]                                           ; Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.015     ; 32.322     ;
; -31.257 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][5]                                           ; Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.034     ; 32.263     ;
; -31.229 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[36]  ; Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.113     ; 32.156     ;
; -31.155 ; ADC_Manager:ADC_Manager1|c_long_func_input[27][4]                                           ; Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.015     ; 32.180     ;
; -31.143 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[36]  ; Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.113     ; 32.070     ;
; -31.068 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][3]                                           ; Correlation_function:corr_long|output_value[16] ; CLK          ; CLK         ; 1.000        ; -0.034     ; 32.074     ;
; -31.036 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][6]                                           ; Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; -0.034     ; 32.042     ;
; -30.974 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][5]                                           ; Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; -0.034     ; 31.980     ;
; -30.965 ; ADC_Manager:ADC_Manager1|c_long_func_input[27][4]                                           ; Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; -0.015     ; 31.990     ;
; -30.963 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][1]                                           ; Correlation_function:corr_long|output_value[16] ; CLK          ; CLK         ; 1.000        ; -0.034     ; 31.969     ;
; -30.953 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[36]  ; Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; -0.113     ; 31.880     ;
; -30.934 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][2]                                           ; Correlation_function:corr_long|output_value[15] ; CLK          ; CLK         ; 1.000        ; -0.034     ; 31.940     ;
; -30.921 ; ADC_Manager:ADC_Manager1|c_long_func_input[27][3]                                           ; Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.015     ; 31.946     ;
; -30.877 ; ADC_Manager:ADC_Manager1|c_long_func_input[27][4]                                           ; Correlation_function:corr_long|output_value[16] ; CLK          ; CLK         ; 1.000        ; -0.015     ; 31.902     ;
; -30.876 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[123] ; Correlation_function:corr_long|output_value[13] ; CLK          ; CLK         ; 1.000        ; -0.083     ; 31.833     ;
; -30.867 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[36]  ; Correlation_function:corr_long|output_value[16] ; CLK          ; CLK         ; 1.000        ; -0.113     ; 31.794     ;
; -30.863 ; ADC_Manager:ADC_Manager1|c_long_func_input[27][2]                                           ; Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.015     ; 31.888     ;
; -30.844 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][4]                                           ; Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.034     ; 31.850     ;
; -30.840 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[112] ; Correlation_function:corr_long|output_value[12] ; CLK          ; CLK         ; 1.000        ; -0.089     ; 31.791     ;
; -30.791 ; ADC_Manager:ADC_Manager1|c_long_func_input[27][4]                                           ; Correlation_function:corr_long|output_value[15] ; CLK          ; CLK         ; 1.000        ; -0.015     ; 31.816     ;
; -30.781 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[36]  ; Correlation_function:corr_long|output_value[15] ; CLK          ; CLK         ; 1.000        ; -0.113     ; 31.708     ;
; -30.779 ; ADC_Manager:ADC_Manager1|c_long_func_input[27][3]                                           ; Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.015     ; 31.804     ;
; -30.721 ; ADC_Manager:ADC_Manager1|c_long_func_input[27][2]                                           ; Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.015     ; 31.746     ;
; -30.705 ; ADC_Manager:ADC_Manager1|c_long_func_input[27][4]                                           ; Correlation_function:corr_long|output_value[14] ; CLK          ; CLK         ; 1.000        ; -0.015     ; 31.730     ;
; -30.695 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[36]  ; Correlation_function:corr_long|output_value[14] ; CLK          ; CLK         ; 1.000        ; -0.113     ; 31.622     ;
; -30.649 ; ADC_Manager:ADC_Manager1|c_long_func_input[17][1]                                           ; Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.016     ; 31.673     ;
; -30.633 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][3]                                           ; Correlation_function:corr_long|output_value[15] ; CLK          ; CLK         ; 1.000        ; -0.034     ; 31.639     ;
; -30.626 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][6]                                           ; Correlation_function:corr_long|output_value[16] ; CLK          ; CLK         ; 1.000        ; -0.034     ; 31.632     ;
; -30.615 ; ADC_Manager:ADC_Manager1|c_long_func_input[27][4]                                           ; Correlation_function:corr_long|output_value[13] ; CLK          ; CLK         ; 1.000        ; -0.015     ; 31.640     ;
; -30.589 ; ADC_Manager:ADC_Manager1|c_long_func_input[27][3]                                           ; Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; -0.015     ; 31.614     ;
; -30.564 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][5]                                           ; Correlation_function:corr_long|output_value[16] ; CLK          ; CLK         ; 1.000        ; -0.034     ; 31.570     ;
; -30.561 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][4]                                           ; Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; -0.034     ; 31.567     ;
; -30.531 ; ADC_Manager:ADC_Manager1|c_long_func_input[27][2]                                           ; Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; -0.015     ; 31.556     ;
; -30.528 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][1]                                           ; Correlation_function:corr_long|output_value[15] ; CLK          ; CLK         ; 1.000        ; -0.034     ; 31.534     ;
; -30.503 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][2]                                           ; Correlation_function:corr_long|output_value[14] ; CLK          ; CLK         ; 1.000        ; -0.034     ; 31.509     ;
; -30.501 ; ADC_Manager:ADC_Manager1|c_long_func_input[27][3]                                           ; Correlation_function:corr_long|output_value[16] ; CLK          ; CLK         ; 1.000        ; -0.015     ; 31.526     ;
; -30.457 ; ADC_Manager:ADC_Manager1|c_long_func_input[27][1]                                           ; Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.015     ; 31.482     ;
; -30.446 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][5]                                            ; Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.019     ; 31.467     ;
; -30.443 ; ADC_Manager:ADC_Manager1|c_long_func_input[27][2]                                           ; Correlation_function:corr_long|output_value[16] ; CLK          ; CLK         ; 1.000        ; -0.015     ; 31.468     ;
; -30.415 ; ADC_Manager:ADC_Manager1|c_long_func_input[27][3]                                           ; Correlation_function:corr_long|output_value[15] ; CLK          ; CLK         ; 1.000        ; -0.015     ; 31.440     ;
; -30.398 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[123] ; Correlation_function:corr_long|output_value[12] ; CLK          ; CLK         ; 1.000        ; -0.083     ; 31.355     ;
; -30.377 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][1]                                            ; Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.019     ; 31.398     ;
; -30.372 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][4]                                           ; Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.005      ; 31.417     ;
; -30.367 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[18]  ; Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.094     ; 31.313     ;
; -30.357 ; ADC_Manager:ADC_Manager1|c_long_func_input[27][2]                                           ; Correlation_function:corr_long|output_value[15] ; CLK          ; CLK         ; 1.000        ; -0.015     ; 31.382     ;
; -30.351 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[112] ; Correlation_function:corr_long|output_value[11] ; CLK          ; CLK         ; 1.000        ; -0.089     ; 31.302     ;
; -30.329 ; ADC_Manager:ADC_Manager1|c_long_func_input[27][3]                                           ; Correlation_function:corr_long|output_value[14] ; CLK          ; CLK         ; 1.000        ; -0.015     ; 31.354     ;
; -30.315 ; ADC_Manager:ADC_Manager1|c_long_func_input[27][1]                                           ; Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.015     ; 31.340     ;
; -30.297 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][5]                                            ; Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.019     ; 31.318     ;
; -30.271 ; ADC_Manager:ADC_Manager1|c_long_func_input[27][2]                                           ; Correlation_function:corr_long|output_value[14] ; CLK          ; CLK         ; 1.000        ; -0.015     ; 31.296     ;
; -30.254 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[116] ; Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.089     ; 31.205     ;
; -30.240 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[18]  ; Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.094     ; 31.186     ;
; -30.239 ; ADC_Manager:ADC_Manager1|c_long_func_input[27][3]                                           ; Correlation_function:corr_long|output_value[13] ; CLK          ; CLK         ; 1.000        ; -0.015     ; 31.264     ;
; -30.228 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][1]                                            ; Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.019     ; 31.249     ;
; -30.223 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][4]                                           ; Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.005      ; 31.268     ;
; -30.215 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[36]  ; Correlation_function:corr_long|output_value[13] ; CLK          ; CLK         ; 1.000        ; -0.113     ; 31.142     ;
; -30.202 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][3]                                           ; Correlation_function:corr_long|output_value[14] ; CLK          ; CLK         ; 1.000        ; -0.034     ; 31.208     ;
; -30.191 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][6]                                           ; Correlation_function:corr_long|output_value[15] ; CLK          ; CLK         ; 1.000        ; -0.034     ; 31.197     ;
; -30.182 ; ADC_Manager:ADC_Manager1|c_long_func_input[27][4]                                           ; Correlation_function:corr_long|output_value[12] ; CLK          ; CLK         ; 1.000        ; -0.015     ; 31.207     ;
; -30.181 ; ADC_Manager:ADC_Manager1|c_long_func_input[27][2]                                           ; Correlation_function:corr_long|output_value[13] ; CLK          ; CLK         ; 1.000        ; -0.015     ; 31.206     ;
; -30.172 ; ADC_Manager:ADC_Manager1|c_long_func_input[17][1]                                           ; Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.016     ; 31.196     ;
; -30.151 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][4]                                           ; Correlation_function:corr_long|output_value[16] ; CLK          ; CLK         ; 1.000        ; -0.034     ; 31.157     ;
; -30.129 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][5]                                           ; Correlation_function:corr_long|output_value[15] ; CLK          ; CLK         ; 1.000        ; -0.034     ; 31.135     ;
; -30.128 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][2]                                            ; Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.019     ; 31.149     ;
; -30.125 ; ADC_Manager:ADC_Manager1|c_long_func_input[27][1]                                           ; Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; -0.015     ; 31.150     ;
; -30.107 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][5]                                            ; Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; -0.019     ; 31.128     ;
; -30.097 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][1]                                           ; Correlation_function:corr_long|output_value[14] ; CLK          ; CLK         ; 1.000        ; -0.034     ; 31.103     ;
; -30.050 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[18]  ; Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; -0.094     ; 30.996     ;
; -30.038 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][1]                                            ; Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; -0.019     ; 31.059     ;
; -30.037 ; ADC_Manager:ADC_Manager1|c_long_func_input[27][1]                                           ; Correlation_function:corr_long|output_value[16] ; CLK          ; CLK         ; 1.000        ; -0.015     ; 31.062     ;
; -30.033 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][4]                                           ; Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; 0.005      ; 31.078     ;
; -30.023 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][2]                                           ; Correlation_function:corr_long|output_value[13] ; CLK          ; CLK         ; 1.000        ; -0.034     ; 31.029     ;
; -29.979 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][2]                                            ; Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.019     ; 31.000     ;
+---------+---------------------------------------------------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Clock_divider:clock_divider1|clock_out'                                                                                                                                                          ;
+--------+--------------------------------------+------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                  ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; -5.872 ; ADC_Manager:ADC_Manager1|counter[21] ; ADC_Manager:ADC_Manager1|data_counts[0]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.003     ; 6.909      ;
; -5.870 ; ADC_Manager:ADC_Manager1|counter[21] ; ADC_Manager:ADC_Manager1|data_done       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.003     ; 6.907      ;
; -5.857 ; ADC_Manager:ADC_Manager1|counter[13] ; ADC_Manager:ADC_Manager1|data_counts[0]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.017     ; 6.880      ;
; -5.855 ; ADC_Manager:ADC_Manager1|counter[13] ; ADC_Manager:ADC_Manager1|data_done       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.017     ; 6.878      ;
; -5.826 ; ADC_Manager:ADC_Manager1|counter[10] ; ADC_Manager:ADC_Manager1|data_counts[0]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.017     ; 6.849      ;
; -5.824 ; ADC_Manager:ADC_Manager1|counter[10] ; ADC_Manager:ADC_Manager1|data_done       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.017     ; 6.847      ;
; -5.733 ; ADC_Manager:ADC_Manager1|counter[23] ; ADC_Manager:ADC_Manager1|data_counts[0]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.003     ; 6.770      ;
; -5.731 ; ADC_Manager:ADC_Manager1|counter[23] ; ADC_Manager:ADC_Manager1|data_done       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.003     ; 6.768      ;
; -5.730 ; ADC_Manager:ADC_Manager1|counter[1]  ; ADC_Manager:ADC_Manager1|data_counts[0]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.017     ; 6.753      ;
; -5.728 ; ADC_Manager:ADC_Manager1|counter[1]  ; ADC_Manager:ADC_Manager1|data_done       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.017     ; 6.751      ;
; -5.691 ; ADC_Manager:ADC_Manager1|counter[28] ; ADC_Manager:ADC_Manager1|data_counts[0]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.003     ; 6.728      ;
; -5.689 ; ADC_Manager:ADC_Manager1|counter[28] ; ADC_Manager:ADC_Manager1|data_done       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.003     ; 6.726      ;
; -5.679 ; ADC_Manager:ADC_Manager1|counter[7]  ; ADC_Manager:ADC_Manager1|data_counts[0]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.017     ; 6.702      ;
; -5.677 ; ADC_Manager:ADC_Manager1|counter[7]  ; ADC_Manager:ADC_Manager1|data_done       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.017     ; 6.700      ;
; -5.646 ; ADC_Manager:ADC_Manager1|counter[14] ; ADC_Manager:ADC_Manager1|data_counts[0]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.017     ; 6.669      ;
; -5.644 ; ADC_Manager:ADC_Manager1|counter[14] ; ADC_Manager:ADC_Manager1|data_done       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.017     ; 6.667      ;
; -5.643 ; ADC_Manager:ADC_Manager1|counter[19] ; ADC_Manager:ADC_Manager1|data_counts[0]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.003     ; 6.680      ;
; -5.641 ; ADC_Manager:ADC_Manager1|counter[19] ; ADC_Manager:ADC_Manager1|data_done       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.003     ; 6.678      ;
; -5.638 ; ADC_Manager:ADC_Manager1|counter[4]  ; ADC_Manager:ADC_Manager1|data_counts[0]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.017     ; 6.661      ;
; -5.636 ; ADC_Manager:ADC_Manager1|counter[4]  ; ADC_Manager:ADC_Manager1|data_done       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.017     ; 6.659      ;
; -5.610 ; ADC_Manager:ADC_Manager1|counter[5]  ; ADC_Manager:ADC_Manager1|data_counts[0]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.017     ; 6.633      ;
; -5.608 ; ADC_Manager:ADC_Manager1|counter[21] ; ADC_Manager:ADC_Manager1|data_counts[1]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.015      ; 6.663      ;
; -5.608 ; ADC_Manager:ADC_Manager1|counter[21] ; ADC_Manager:ADC_Manager1|data_counts[2]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.015      ; 6.663      ;
; -5.608 ; ADC_Manager:ADC_Manager1|counter[21] ; ADC_Manager:ADC_Manager1|data_counts[3]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.015      ; 6.663      ;
; -5.608 ; ADC_Manager:ADC_Manager1|counter[21] ; ADC_Manager:ADC_Manager1|data_counts[4]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.015      ; 6.663      ;
; -5.608 ; ADC_Manager:ADC_Manager1|counter[21] ; ADC_Manager:ADC_Manager1|data_counts[5]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.015      ; 6.663      ;
; -5.608 ; ADC_Manager:ADC_Manager1|counter[21] ; ADC_Manager:ADC_Manager1|data_counts[6]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.015      ; 6.663      ;
; -5.608 ; ADC_Manager:ADC_Manager1|counter[21] ; ADC_Manager:ADC_Manager1|data_counts[7]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.015      ; 6.663      ;
; -5.608 ; ADC_Manager:ADC_Manager1|counter[21] ; ADC_Manager:ADC_Manager1|data_counts[8]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.015      ; 6.663      ;
; -5.608 ; ADC_Manager:ADC_Manager1|counter[21] ; ADC_Manager:ADC_Manager1|data_counts[9]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.015      ; 6.663      ;
; -5.608 ; ADC_Manager:ADC_Manager1|counter[21] ; ADC_Manager:ADC_Manager1|data_counts[10] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.015      ; 6.663      ;
; -5.608 ; ADC_Manager:ADC_Manager1|counter[21] ; ADC_Manager:ADC_Manager1|data_counts[11] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.015      ; 6.663      ;
; -5.608 ; ADC_Manager:ADC_Manager1|counter[21] ; ADC_Manager:ADC_Manager1|data_counts[12] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.015      ; 6.663      ;
; -5.608 ; ADC_Manager:ADC_Manager1|counter[21] ; ADC_Manager:ADC_Manager1|data_counts[13] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.015      ; 6.663      ;
; -5.608 ; ADC_Manager:ADC_Manager1|counter[21] ; ADC_Manager:ADC_Manager1|data_counts[14] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.015      ; 6.663      ;
; -5.608 ; ADC_Manager:ADC_Manager1|counter[21] ; ADC_Manager:ADC_Manager1|data_counts[15] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.015      ; 6.663      ;
; -5.608 ; ADC_Manager:ADC_Manager1|counter[5]  ; ADC_Manager:ADC_Manager1|data_done       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.017     ; 6.631      ;
; -5.593 ; ADC_Manager:ADC_Manager1|counter[13] ; ADC_Manager:ADC_Manager1|data_counts[1]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.001      ; 6.634      ;
; -5.593 ; ADC_Manager:ADC_Manager1|counter[13] ; ADC_Manager:ADC_Manager1|data_counts[2]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.001      ; 6.634      ;
; -5.593 ; ADC_Manager:ADC_Manager1|counter[13] ; ADC_Manager:ADC_Manager1|data_counts[3]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.001      ; 6.634      ;
; -5.593 ; ADC_Manager:ADC_Manager1|counter[13] ; ADC_Manager:ADC_Manager1|data_counts[4]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.001      ; 6.634      ;
; -5.593 ; ADC_Manager:ADC_Manager1|counter[13] ; ADC_Manager:ADC_Manager1|data_counts[5]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.001      ; 6.634      ;
; -5.593 ; ADC_Manager:ADC_Manager1|counter[13] ; ADC_Manager:ADC_Manager1|data_counts[6]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.001      ; 6.634      ;
; -5.593 ; ADC_Manager:ADC_Manager1|counter[13] ; ADC_Manager:ADC_Manager1|data_counts[7]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.001      ; 6.634      ;
; -5.593 ; ADC_Manager:ADC_Manager1|counter[13] ; ADC_Manager:ADC_Manager1|data_counts[8]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.001      ; 6.634      ;
; -5.593 ; ADC_Manager:ADC_Manager1|counter[13] ; ADC_Manager:ADC_Manager1|data_counts[9]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.001      ; 6.634      ;
; -5.593 ; ADC_Manager:ADC_Manager1|counter[13] ; ADC_Manager:ADC_Manager1|data_counts[10] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.001      ; 6.634      ;
; -5.593 ; ADC_Manager:ADC_Manager1|counter[13] ; ADC_Manager:ADC_Manager1|data_counts[11] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.001      ; 6.634      ;
; -5.593 ; ADC_Manager:ADC_Manager1|counter[13] ; ADC_Manager:ADC_Manager1|data_counts[12] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.001      ; 6.634      ;
; -5.593 ; ADC_Manager:ADC_Manager1|counter[13] ; ADC_Manager:ADC_Manager1|data_counts[13] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.001      ; 6.634      ;
; -5.593 ; ADC_Manager:ADC_Manager1|counter[13] ; ADC_Manager:ADC_Manager1|data_counts[14] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.001      ; 6.634      ;
; -5.593 ; ADC_Manager:ADC_Manager1|counter[13] ; ADC_Manager:ADC_Manager1|data_counts[15] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.001      ; 6.634      ;
; -5.571 ; ADC_Manager:ADC_Manager1|counter[20] ; ADC_Manager:ADC_Manager1|data_counts[0]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.003     ; 6.608      ;
; -5.569 ; ADC_Manager:ADC_Manager1|counter[20] ; ADC_Manager:ADC_Manager1|data_done       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.003     ; 6.606      ;
; -5.562 ; ADC_Manager:ADC_Manager1|counter[10] ; ADC_Manager:ADC_Manager1|data_counts[1]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.001      ; 6.603      ;
; -5.562 ; ADC_Manager:ADC_Manager1|counter[10] ; ADC_Manager:ADC_Manager1|data_counts[2]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.001      ; 6.603      ;
; -5.562 ; ADC_Manager:ADC_Manager1|counter[10] ; ADC_Manager:ADC_Manager1|data_counts[3]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.001      ; 6.603      ;
; -5.562 ; ADC_Manager:ADC_Manager1|counter[10] ; ADC_Manager:ADC_Manager1|data_counts[4]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.001      ; 6.603      ;
; -5.562 ; ADC_Manager:ADC_Manager1|counter[10] ; ADC_Manager:ADC_Manager1|data_counts[5]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.001      ; 6.603      ;
; -5.562 ; ADC_Manager:ADC_Manager1|counter[10] ; ADC_Manager:ADC_Manager1|data_counts[6]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.001      ; 6.603      ;
; -5.562 ; ADC_Manager:ADC_Manager1|counter[10] ; ADC_Manager:ADC_Manager1|data_counts[7]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.001      ; 6.603      ;
; -5.562 ; ADC_Manager:ADC_Manager1|counter[10] ; ADC_Manager:ADC_Manager1|data_counts[8]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.001      ; 6.603      ;
; -5.562 ; ADC_Manager:ADC_Manager1|counter[10] ; ADC_Manager:ADC_Manager1|data_counts[9]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.001      ; 6.603      ;
; -5.562 ; ADC_Manager:ADC_Manager1|counter[10] ; ADC_Manager:ADC_Manager1|data_counts[10] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.001      ; 6.603      ;
; -5.562 ; ADC_Manager:ADC_Manager1|counter[10] ; ADC_Manager:ADC_Manager1|data_counts[11] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.001      ; 6.603      ;
; -5.562 ; ADC_Manager:ADC_Manager1|counter[10] ; ADC_Manager:ADC_Manager1|data_counts[12] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.001      ; 6.603      ;
; -5.562 ; ADC_Manager:ADC_Manager1|counter[10] ; ADC_Manager:ADC_Manager1|data_counts[13] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.001      ; 6.603      ;
; -5.562 ; ADC_Manager:ADC_Manager1|counter[10] ; ADC_Manager:ADC_Manager1|data_counts[14] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.001      ; 6.603      ;
; -5.562 ; ADC_Manager:ADC_Manager1|counter[10] ; ADC_Manager:ADC_Manager1|data_counts[15] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.001      ; 6.603      ;
; -5.542 ; ADC_Manager:ADC_Manager1|counter[12] ; ADC_Manager:ADC_Manager1|data_counts[0]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.017     ; 6.565      ;
; -5.540 ; ADC_Manager:ADC_Manager1|counter[12] ; ADC_Manager:ADC_Manager1|data_done       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.017     ; 6.563      ;
; -5.520 ; ADC_Manager:ADC_Manager1|counter[26] ; ADC_Manager:ADC_Manager1|data_counts[0]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.003     ; 6.557      ;
; -5.518 ; ADC_Manager:ADC_Manager1|counter[26] ; ADC_Manager:ADC_Manager1|data_done       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.003     ; 6.555      ;
; -5.507 ; ADC_Manager:ADC_Manager1|counter[6]  ; ADC_Manager:ADC_Manager1|data_counts[0]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.017     ; 6.530      ;
; -5.505 ; ADC_Manager:ADC_Manager1|counter[6]  ; ADC_Manager:ADC_Manager1|data_done       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.017     ; 6.528      ;
; -5.491 ; ADC_Manager:ADC_Manager1|counter[24] ; ADC_Manager:ADC_Manager1|data_counts[0]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.003     ; 6.528      ;
; -5.489 ; ADC_Manager:ADC_Manager1|counter[24] ; ADC_Manager:ADC_Manager1|data_done       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.003     ; 6.526      ;
; -5.469 ; ADC_Manager:ADC_Manager1|counter[23] ; ADC_Manager:ADC_Manager1|data_counts[1]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.015      ; 6.524      ;
; -5.469 ; ADC_Manager:ADC_Manager1|counter[23] ; ADC_Manager:ADC_Manager1|data_counts[2]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.015      ; 6.524      ;
; -5.469 ; ADC_Manager:ADC_Manager1|counter[23] ; ADC_Manager:ADC_Manager1|data_counts[3]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.015      ; 6.524      ;
; -5.469 ; ADC_Manager:ADC_Manager1|counter[23] ; ADC_Manager:ADC_Manager1|data_counts[4]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.015      ; 6.524      ;
; -5.469 ; ADC_Manager:ADC_Manager1|counter[23] ; ADC_Manager:ADC_Manager1|data_counts[5]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.015      ; 6.524      ;
; -5.469 ; ADC_Manager:ADC_Manager1|counter[23] ; ADC_Manager:ADC_Manager1|data_counts[6]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.015      ; 6.524      ;
; -5.469 ; ADC_Manager:ADC_Manager1|counter[23] ; ADC_Manager:ADC_Manager1|data_counts[7]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.015      ; 6.524      ;
; -5.469 ; ADC_Manager:ADC_Manager1|counter[23] ; ADC_Manager:ADC_Manager1|data_counts[8]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.015      ; 6.524      ;
; -5.469 ; ADC_Manager:ADC_Manager1|counter[23] ; ADC_Manager:ADC_Manager1|data_counts[9]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.015      ; 6.524      ;
; -5.469 ; ADC_Manager:ADC_Manager1|counter[23] ; ADC_Manager:ADC_Manager1|data_counts[10] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.015      ; 6.524      ;
; -5.469 ; ADC_Manager:ADC_Manager1|counter[23] ; ADC_Manager:ADC_Manager1|data_counts[11] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.015      ; 6.524      ;
; -5.469 ; ADC_Manager:ADC_Manager1|counter[23] ; ADC_Manager:ADC_Manager1|data_counts[12] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.015      ; 6.524      ;
; -5.469 ; ADC_Manager:ADC_Manager1|counter[23] ; ADC_Manager:ADC_Manager1|data_counts[13] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.015      ; 6.524      ;
; -5.469 ; ADC_Manager:ADC_Manager1|counter[23] ; ADC_Manager:ADC_Manager1|data_counts[14] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.015      ; 6.524      ;
; -5.469 ; ADC_Manager:ADC_Manager1|counter[23] ; ADC_Manager:ADC_Manager1|data_counts[15] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.015      ; 6.524      ;
; -5.456 ; ADC_Manager:ADC_Manager1|counter[17] ; ADC_Manager:ADC_Manager1|data_counts[0]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.003     ; 6.493      ;
; -5.454 ; ADC_Manager:ADC_Manager1|counter[17] ; ADC_Manager:ADC_Manager1|data_done       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.003     ; 6.491      ;
; -5.451 ; ADC_Manager:ADC_Manager1|counter[15] ; ADC_Manager:ADC_Manager1|data_counts[0]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.017     ; 6.474      ;
; -5.449 ; ADC_Manager:ADC_Manager1|counter[15] ; ADC_Manager:ADC_Manager1|data_done       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.017     ; 6.472      ;
; -5.429 ; ADC_Manager:ADC_Manager1|counter[16] ; ADC_Manager:ADC_Manager1|data_counts[0]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.003     ; 6.466      ;
; -5.427 ; ADC_Manager:ADC_Manager1|counter[16] ; ADC_Manager:ADC_Manager1|data_done       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.003     ; 6.464      ;
; -5.427 ; ADC_Manager:ADC_Manager1|counter[28] ; ADC_Manager:ADC_Manager1|data_counts[1]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.015      ; 6.482      ;
; -5.427 ; ADC_Manager:ADC_Manager1|counter[28] ; ADC_Manager:ADC_Manager1|data_counts[2]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.015      ; 6.482      ;
+--------+--------------------------------------+------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Clock_divider:clock_divider1|clock_out'                                                                                                                                                                                                                        ;
+-------+---------------------------------------------------------------------------------------------+-------------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                   ; To Node                                         ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------+-------------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; 0.396 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[83]  ; ADC_ram_shifter:adc_ram_shifter_1|data_b_2[91]  ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.533      ; 1.235      ;
; 0.396 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[47]  ; ADC_ram_shifter:adc_ram_shifter_1|data_b_2[55]  ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.533      ; 1.235      ;
; 0.398 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[65]  ; ADC_ram_shifter:adc_ram_shifter_1|data_b_2[73]  ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.533      ; 1.237      ;
; 0.477 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[40]  ; ADC_ram_shifter:adc_ram_shifter_1|data_b_2[48]  ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.533      ; 1.316      ;
; 0.478 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[46]  ; ADC_ram_shifter:adc_ram_shifter_1|data_b_2[54]  ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.533      ; 1.317      ;
; 0.481 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[61]  ; ADC_ram_shifter:adc_ram_shifter_1|data_b_2[69]  ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.533      ; 1.320      ;
; 0.482 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[44]  ; ADC_ram_shifter:adc_ram_shifter_1|data_b_2[52]  ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.533      ; 1.321      ;
; 0.482 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[60]  ; ADC_ram_shifter:adc_ram_shifter_1|data_b_2[68]  ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.533      ; 1.321      ;
; 0.483 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[18]  ; ADC_ram_shifter:adc_ram_shifter_1|data_b_2[26]  ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.534      ; 1.323      ;
; 0.484 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[17]  ; ADC_ram_shifter:adc_ram_shifter_1|data_a_2[25]  ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.538      ; 1.328      ;
; 0.485 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[32]  ; ADC_ram_shifter:adc_ram_shifter_1|data_a_2[40]  ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.536      ; 1.327      ;
; 0.485 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[56]  ; ADC_ram_shifter:adc_ram_shifter_1|data_b_2[64]  ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.533      ; 1.324      ;
; 0.485 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[75]  ; ADC_ram_shifter:adc_ram_shifter_1|data_b_2[83]  ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.533      ; 1.324      ;
; 0.486 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[35]  ; ADC_ram_shifter:adc_ram_shifter_1|data_a_2[43]  ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.536      ; 1.328      ;
; 0.486 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[33]  ; ADC_ram_shifter:adc_ram_shifter_1|data_a_2[41]  ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.536      ; 1.328      ;
; 0.486 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[59]  ; ADC_ram_shifter:adc_ram_shifter_1|data_b_2[67]  ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.533      ; 1.325      ;
; 0.489 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[36]  ; ADC_ram_shifter:adc_ram_shifter_1|data_a_2[44]  ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.536      ; 1.331      ;
; 0.490 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[104] ; ADC_ram_shifter:adc_ram_shifter_1|data_a_2[112] ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.537      ; 1.333      ;
; 0.490 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[19]  ; ADC_ram_shifter:adc_ram_shifter_1|data_a_2[27]  ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.538      ; 1.334      ;
; 0.491 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[72]  ; ADC_ram_shifter:adc_ram_shifter_1|data_b_2[80]  ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.533      ; 1.330      ;
; 0.491 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[80]  ; ADC_ram_shifter:adc_ram_shifter_1|data_a_2[88]  ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.537      ; 1.334      ;
; 0.493 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[96]  ; ADC_ram_shifter:adc_ram_shifter_1|data_a_2[104] ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.537      ; 1.336      ;
; 0.494 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[43]  ; ADC_ram_shifter:adc_ram_shifter_1|data_a_2[51]  ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.537      ; 1.337      ;
; 0.494 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[40]  ; ADC_ram_shifter:adc_ram_shifter_1|data_a_2[48]  ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.537      ; 1.337      ;
; 0.494 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[72]  ; ADC_ram_shifter:adc_ram_shifter_1|data_a_2[80]  ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.537      ; 1.337      ;
; 0.494 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[18]  ; ADC_ram_shifter:adc_ram_shifter_1|data_a_2[26]  ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.538      ; 1.338      ;
; 0.495 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[19]  ; ADC_ram_shifter:adc_ram_shifter_1|data_b_2[27]  ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.534      ; 1.335      ;
; 0.495 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[75]  ; ADC_ram_shifter:adc_ram_shifter_1|data_a_2[83]  ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.537      ; 1.338      ;
; 0.496 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[43]  ; ADC_ram_shifter:adc_ram_shifter_1|data_b_2[51]  ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.533      ; 1.335      ;
; 0.497 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[41]  ; ADC_ram_shifter:adc_ram_shifter_1|data_a_2[49]  ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.537      ; 1.340      ;
; 0.498 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[73]  ; ADC_ram_shifter:adc_ram_shifter_1|data_a_2[81]  ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.537      ; 1.341      ;
; 0.499 ; ADC_Manager:ADC_Manager1|data_counts[0]                                                     ; ADC_Manager:ADC_Manager1|data_counts[0]         ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|data_done                                                          ; ADC_Manager:ADC_Manager1|data_done              ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|preambule_delay_done                                               ; ADC_Manager:ADC_Manager1|preambule_delay_done   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.805      ;
; 0.542 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[46]  ; ADC_ram_shifter:adc_ram_shifter_1|data_a_2[54]  ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.537      ; 1.385      ;
; 0.544 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[82]  ; ADC_ram_shifter:adc_ram_shifter_1|data_a_2[90]  ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.537      ; 1.387      ;
; 0.546 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[30]  ; ADC_ram_shifter:adc_ram_shifter_1|data_a_2[38]  ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.538      ; 1.390      ;
; 0.631 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[16]  ; ADC_ram_shifter:adc_ram_shifter_1|data_a_2[24]  ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.538      ; 1.475      ;
; 0.632 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[78]  ; ADC_ram_shifter:adc_ram_shifter_1|data_b_2[86]  ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.533      ; 1.471      ;
; 0.633 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[42]  ; ADC_ram_shifter:adc_ram_shifter_1|data_a_2[50]  ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.537      ; 1.476      ;
; 0.635 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[21]  ; ADC_ram_shifter:adc_ram_shifter_1|data_a_2[29]  ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.538      ; 1.479      ;
; 0.636 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[124] ; ADC_ram_shifter:adc_ram_shifter_1|data_b_2[4]   ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.540      ; 1.482      ;
; 0.638 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[41]  ; ADC_ram_shifter:adc_ram_shifter_1|data_b_2[49]  ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.533      ; 1.477      ;
; 0.639 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[74]  ; ADC_ram_shifter:adc_ram_shifter_1|data_b_2[82]  ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.533      ; 1.478      ;
; 0.640 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[74]  ; ADC_ram_shifter:adc_ram_shifter_1|data_a_2[82]  ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.537      ; 1.483      ;
; 0.641 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[2]   ; ADC_ram_shifter:adc_ram_shifter_1|data_a_2[10]  ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.537      ; 1.484      ;
; 0.647 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[16]  ; ADC_ram_shifter:adc_ram_shifter_1|data_b_2[24]  ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.534      ; 1.487      ;
; 0.647 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[88]  ; ADC_ram_shifter:adc_ram_shifter_1|data_b_2[96]  ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.533      ; 1.486      ;
; 0.649 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[98]  ; ADC_ram_shifter:adc_ram_shifter_1|data_b_2[106] ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.533      ; 1.488      ;
; 0.650 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[58]  ; ADC_ram_shifter:adc_ram_shifter_1|data_a_2[66]  ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.537      ; 1.493      ;
; 0.651 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[24]  ; ADC_ram_shifter:adc_ram_shifter_1|data_b_1[32]  ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.535      ; 1.492      ;
; 0.654 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[107] ; ADC_ram_shifter:adc_ram_shifter_1|data_a_2[115] ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.537      ; 1.497      ;
; 0.654 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[83]  ; ADC_ram_shifter:adc_ram_shifter_1|data_a_2[91]  ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.537      ; 1.497      ;
; 0.655 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[2]   ; ADC_ram_shifter:adc_ram_shifter_1|data_b_2[10]  ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.533      ; 1.494      ;
; 0.664 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[74]  ; ADC_ram_shifter:adc_ram_shifter_1|data_b_1[82]  ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.532      ; 1.502      ;
; 0.664 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[34]  ; ADC_ram_shifter:adc_ram_shifter_1|data_a_2[42]  ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.536      ; 1.506      ;
; 0.753 ; ADC_Manager:ADC_Manager1|counter[31]                                                        ; ADC_Manager:ADC_Manager1|counter[31]            ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.059      ;
; 0.753 ; ADC_Manager:ADC_Manager1|data_counts[31]                                                    ; ADC_Manager:ADC_Manager1|data_counts[31]        ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.059      ;
; 0.832 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[65]  ; ADC_ram_shifter:adc_ram_shifter_1|data_a_2[73]  ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.537      ; 1.675      ;
; 0.840 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[126] ; ADC_ram_shifter:adc_ram_shifter_1|data_b_2[6]   ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.536      ; 1.682      ;
; 0.840 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[20]  ; ADC_ram_shifter:adc_ram_shifter_1|data_a_2[28]  ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.538      ; 1.684      ;
; 0.841 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[47]  ; ADC_ram_shifter:adc_ram_shifter_1|data_a_2[55]  ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.537      ; 1.684      ;
; 0.842 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[5]   ; ADC_ram_shifter:adc_ram_shifter_1|data_b_2[13]  ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.533      ; 1.681      ;
; 0.843 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[94]  ; ADC_ram_shifter:adc_ram_shifter_1|data_a_2[102] ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.537      ; 1.686      ;
; 0.844 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[44]  ; ADC_ram_shifter:adc_ram_shifter_1|data_a_2[52]  ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.537      ; 1.687      ;
; 0.846 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[64]  ; ADC_ram_shifter:adc_ram_shifter_1|data_b_2[72]  ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.534      ; 1.686      ;
; 0.847 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[48]  ; ADC_ram_shifter:adc_ram_shifter_1|data_b_2[56]  ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.531      ; 1.684      ;
; 0.851 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[106] ; ADC_ram_shifter:adc_ram_shifter_1|data_a_2[114] ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.537      ; 1.694      ;
; 0.852 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[45]  ; ADC_ram_shifter:adc_ram_shifter_1|data_b_1[53]  ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.530      ; 1.688      ;
; 0.859 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[87]  ; ADC_ram_shifter:adc_ram_shifter_1|data_a_2[95]  ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.537      ; 1.702      ;
; 0.860 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[90]  ; ADC_ram_shifter:adc_ram_shifter_1|data_b_2[98]  ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.533      ; 1.699      ;
; 0.866 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[112] ; ADC_ram_shifter:adc_ram_shifter_1|data_b_2[120] ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.534      ; 1.706      ;
; 0.866 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[113] ; ADC_ram_shifter:adc_ram_shifter_1|data_a_2[121] ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.536      ; 1.708      ;
; 0.867 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[78]  ; ADC_ram_shifter:adc_ram_shifter_1|data_a_2[86]  ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.537      ; 1.710      ;
; 0.868 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[59]  ; ADC_ram_shifter:adc_ram_shifter_1|data_a_2[67]  ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.539      ; 1.713      ;
; 0.869 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[84]  ; ADC_ram_shifter:adc_ram_shifter_1|data_b_2[92]  ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.533      ; 1.708      ;
; 0.869 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[27]  ; ADC_ram_shifter:adc_ram_shifter_1|data_a_2[35]  ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.538      ; 1.713      ;
; 0.872 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[26]  ; ADC_ram_shifter:adc_ram_shifter_1|data_a_2[34]  ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.538      ; 1.716      ;
; 0.874 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[22]  ; ADC_ram_shifter:adc_ram_shifter_1|data_b_2[30]  ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.534      ; 1.714      ;
; 0.874 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[71]  ; ADC_ram_shifter:adc_ram_shifter_1|data_b_2[79]  ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.533      ; 1.713      ;
; 0.874 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[68]  ; ADC_ram_shifter:adc_ram_shifter_1|data_b_2[76]  ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.533      ; 1.713      ;
; 0.874 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[108] ; ADC_ram_shifter:adc_ram_shifter_1|data_b_2[116] ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.533      ; 1.713      ;
; 0.874 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[29]  ; ADC_ram_shifter:adc_ram_shifter_1|data_a_2[37]  ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.538      ; 1.718      ;
; 0.876 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[87]  ; ADC_ram_shifter:adc_ram_shifter_1|data_b_2[95]  ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.533      ; 1.715      ;
; 0.876 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[55]  ; ADC_ram_shifter:adc_ram_shifter_1|data_a_2[63]  ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.537      ; 1.719      ;
; 0.876 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[111] ; ADC_ram_shifter:adc_ram_shifter_1|data_a_2[119] ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.537      ; 1.719      ;
; 0.877 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[76]  ; ADC_ram_shifter:adc_ram_shifter_1|data_b_1[84]  ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.527      ; 1.710      ;
; 0.879 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[111] ; ADC_ram_shifter:adc_ram_shifter_1|data_b_2[119] ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.533      ; 1.718      ;
; 0.879 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[79]  ; ADC_ram_shifter:adc_ram_shifter_1|data_a_2[87]  ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.537      ; 1.722      ;
; 0.880 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[25]  ; ADC_ram_shifter:adc_ram_shifter_1|data_a_2[33]  ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.538      ; 1.724      ;
; 0.882 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[31]  ; ADC_ram_shifter:adc_ram_shifter_1|data_b_2[39]  ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.534      ; 1.722      ;
; 0.889 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[90]  ; ADC_ram_shifter:adc_ram_shifter_1|data_a_2[98]  ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.537      ; 1.732      ;
; 0.895 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[86]  ; ADC_ram_shifter:adc_ram_shifter_1|data_b_2[94]  ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.533      ; 1.734      ;
; 0.898 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[51]  ; ADC_ram_shifter:adc_ram_shifter_1|data_b_2[59]  ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.559      ; 1.763      ;
; 0.899 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[38]  ; ADC_ram_shifter:adc_ram_shifter_1|data_b_2[46]  ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.535      ; 1.740      ;
; 0.899 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[73]  ; ADC_ram_shifter:adc_ram_shifter_1|data_b_2[81]  ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.533      ; 1.738      ;
; 0.905 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[54]  ; ADC_ram_shifter:adc_ram_shifter_1|data_b_1[62]  ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.522      ; 1.733      ;
; 0.908 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[79]  ; ADC_ram_shifter:adc_ram_shifter_1|data_b_2[87]  ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.533      ; 1.747      ;
; 0.909 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[38]  ; ADC_ram_shifter:adc_ram_shifter_1|data_a_2[46]  ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.539      ; 1.754      ;
; 0.916 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[89]  ; ADC_ram_shifter:adc_ram_shifter_1|data_b_2[97]  ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.533      ; 1.755      ;
+-------+---------------------------------------------------------------------------------------------+-------------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLK'                                                                                                                                                                                                                                      ;
+-------+------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; ADC_Manager:ADC_Manager1|c_short_func_input_index[0] ; ADC_Manager:ADC_Manager1|c_short_func_input_index[0]                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_short_func_input_index[1] ; ADC_Manager:ADC_Manager1|c_short_func_input_index[1]                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_short_func_input_index[2] ; ADC_Manager:ADC_Manager1|c_short_func_input_index[2]                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Clock_divider:clock_divider1|counter[2]              ; Clock_divider:clock_divider1|counter[2]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Clock_divider:clock_divider1|counter[0]              ; Clock_divider:clock_divider1|counter[0]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|preambule_found             ; ADC_Manager:ADC_Manager1|preambule_found                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.737 ; ADC_Manager:ADC_Manager1|c_preamb_func[29][0]        ; ADC_Manager:ADC_Manager1|c_long_func_input[29][0]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.043      ;
; 0.737 ; ADC_Manager:ADC_Manager1|c_preamb_func[12][7]        ; ADC_Manager:ADC_Manager1|c_long_func_input[12][7]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.043      ;
; 0.741 ; ADC_Manager:ADC_Manager1|c_preamb_func[8][0]         ; ADC_Manager:ADC_Manager1|c_long_func_input[8][0]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; ADC_Manager:ADC_Manager1|c_short_func_input_index[1] ; ADC_Manager:ADC_Manager1|c_short_func_input_index[2]                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.047      ;
; 0.744 ; ADC_Manager:ADC_Manager1|c_preamb_func[26][1]        ; ADC_Manager:ADC_Manager1|c_long_func_input[26][1]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; ADC_Manager:ADC_Manager1|c_preamb_func[26][3]        ; ADC_Manager:ADC_Manager1|c_long_func_input[26][3]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.050      ;
; 0.745 ; ADC_Manager:ADC_Manager1|data_buffer[0]              ; ADC_Manager:ADC_Manager1|data_buffer[2]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.051      ;
; 0.746 ; ADC_Manager:ADC_Manager1|c_preamb_func[14][5]        ; ADC_Manager:ADC_Manager1|c_long_func_input[14][5]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.052      ;
; 0.747 ; ADC_Manager:ADC_Manager1|c_preamb_func[26][6]        ; ADC_Manager:ADC_Manager1|c_long_func_input[26][6]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.053      ;
; 0.749 ; ADC_Manager:ADC_Manager1|c_preamb_func[26][5]        ; ADC_Manager:ADC_Manager1|c_long_func_input[26][5]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.055      ;
; 0.749 ; ADC_Manager:ADC_Manager1|c_preamb_func[26][4]        ; ADC_Manager:ADC_Manager1|c_long_func_input[26][4]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.055      ;
; 0.749 ; ADC_Manager:ADC_Manager1|data_buffer[1]              ; ADC_Manager:ADC_Manager1|data_buffer[3]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.055      ;
; 0.750 ; ADC_Manager:ADC_Manager1|data_buffer[3]              ; ADC_Manager:ADC_Manager1|data_buffer[5]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.056      ;
; 0.753 ; ADC_Manager:ADC_Manager1|ram_counter[31]             ; ADC_Manager:ADC_Manager1|ram_counter[31]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.059      ;
; 0.753 ; Clock_divider:clock_divider1|counter[7]              ; Clock_divider:clock_divider1|counter[7]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.059      ;
; 0.760 ; ADC_Manager:ADC_Manager1|c_preamb_func[29][6]        ; ADC_Manager:ADC_Manager1|c_long_func_input[29][6]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.066      ;
; 0.764 ; ADC_Manager:ADC_Manager1|c_preamb_func[12][3]        ; ADC_Manager:ADC_Manager1|c_long_func_input[12][3]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.070      ;
; 0.775 ; ADC_Manager:ADC_Manager1|readDataFromRam             ; ADC_Manager:ADC_Manager1|preambule_found                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.081      ;
; 0.881 ; Clock_divider:clock_divider1|counter[2]              ; Clock_divider:clock_divider1|clock_out                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.187      ;
; 0.957 ; ADC_Manager:ADC_Manager1|c_preamb_func[29][1]        ; ADC_Manager:ADC_Manager1|c_long_func_input[29][1]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.263      ;
; 0.970 ; ADC_Manager:ADC_Manager1|c_preamb_func[6][6]         ; ADC_Manager:ADC_Manager1|c_long_func_input[6][6]                                                                       ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.275      ;
; 1.038 ; ADC_Manager:ADC_Manager1|c_preamb_func[26][2]        ; ADC_Manager:ADC_Manager1|c_long_func_input[26][2]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.344      ;
; 1.043 ; ADC_Manager:ADC_Manager1|c_preamb_func[11][4]        ; ADC_Manager:ADC_Manager1|c_long_func_input[11][4]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.350      ;
; 1.045 ; ADC_Manager:ADC_Manager1|c_preamb_func[12][4]        ; ADC_Manager:ADC_Manager1|c_long_func_input[12][4]                                                                      ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.349      ;
; 1.050 ; ADC_Manager:ADC_Manager1|c_preamb_func[15][5]        ; ADC_Manager:ADC_Manager1|c_long_func_input[15][5]                                                                      ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.354      ;
; 1.051 ; ADC_Manager:ADC_Manager1|c_preamb_func[14][2]        ; ADC_Manager:ADC_Manager1|c_long_func_input[14][2]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.358      ;
; 1.054 ; ADC_Manager:ADC_Manager1|c_preamb_func[11][6]        ; ADC_Manager:ADC_Manager1|c_long_func_input[11][6]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.361      ;
; 1.056 ; ADC_Manager:ADC_Manager1|c_preamb_func[16][6]        ; ADC_Manager:ADC_Manager1|c_long_func_input[16][6]                                                                      ; CLK          ; CLK         ; 0.000        ; -0.003     ; 1.359      ;
; 1.058 ; ADC_Manager:ADC_Manager1|c_preamb_func[0][7]         ; ADC_Manager:ADC_Manager1|c_long_func_input[0][7]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.364      ;
; 1.061 ; ADC_Manager:ADC_Manager1|c_preamb_func[14][0]        ; ADC_Manager:ADC_Manager1|c_long_func_input[14][0]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.368      ;
; 1.064 ; ADC_Manager:ADC_Manager1|c_preamb_func[19][6]        ; ADC_Manager:ADC_Manager1|c_long_func_input[19][6]                                                                      ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.369      ;
; 1.065 ; ADC_Manager:ADC_Manager1|c_preamb_func[6][4]         ; ADC_Manager:ADC_Manager1|c_long_func_input[6][4]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.372      ;
; 1.074 ; ADC_Manager:ADC_Manager1|c_preamb_func[10][2]        ; ADC_Manager:ADC_Manager1|c_long_func_input[10][2]                                                                      ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.379      ;
; 1.090 ; ADC_Manager:ADC_Manager1|c_preamb_func[3][4]         ; ADC_Manager:ADC_Manager1|c_long_func_input[3][4]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.003      ; 1.399      ;
; 1.101 ; ADC_Manager:ADC_Manager1|c_preamb_func[11][0]        ; ADC_Manager:ADC_Manager1|c_long_func_input[11][0]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.408      ;
; 1.129 ; ADC_Manager:ADC_Manager1|c_short_func_input_index[0] ; ADC_Manager:ADC_Manager1|c_short_func_input_index[2]                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.435      ;
; 1.135 ; Clock_divider:clock_divider1|counter[0]              ; Clock_divider:clock_divider1|counter[2]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.441      ;
; 1.163 ; ADC_Manager:ADC_Manager1|ram_counter[4]              ; ADC_Manager:ADC_Manager1|ram_counter[4]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.469      ;
; 1.166 ; ADC_Manager:ADC_Manager1|ram_counter[16]             ; ADC_Manager:ADC_Manager1|ram_counter[16]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.472      ;
; 1.166 ; ADC_Manager:ADC_Manager1|c_preamb_func[8][5]         ; ADC_Manager:ADC_Manager1|c_long_func_input[8][5]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.472      ;
; 1.167 ; ADC_Manager:ADC_Manager1|ram_counter[0]              ; ADC_Manager:ADC_Manager1|ram_counter[0]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.473      ;
; 1.167 ; ADC_Manager:ADC_Manager1|c_0_func[3][7]              ; ADC_Manager:ADC_Manager1|c_long_func_input[3][7]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.473      ;
; 1.168 ; ADC_Manager:ADC_Manager1|c_short_func_input_index[0] ; ADC_Manager:ADC_Manager1|c_short_func_input_index[1]                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.474      ;
; 1.172 ; ADC_Manager:ADC_Manager1|ram_counter[9]              ; ADC_Manager:ADC_Manager1|ram_counter[9]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.478      ;
; 1.172 ; ADC_Manager:ADC_Manager1|ram_counter[11]             ; ADC_Manager:ADC_Manager1|ram_counter[11]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.478      ;
; 1.175 ; ADC_Manager:ADC_Manager1|ram_counter[17]             ; ADC_Manager:ADC_Manager1|ram_counter[17]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.481      ;
; 1.176 ; ADC_Manager:ADC_Manager1|ram_counter[18]             ; ADC_Manager:ADC_Manager1|ram_counter[18]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; ADC_Manager:ADC_Manager1|ram_counter[25]             ; ADC_Manager:ADC_Manager1|ram_counter[25]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.482      ;
; 1.177 ; ADC_Manager:ADC_Manager1|ram_counter[13]             ; ADC_Manager:ADC_Manager1|ram_counter[13]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|ram_counter[14]             ; ADC_Manager:ADC_Manager1|ram_counter[14]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|ram_counter[15]             ; ADC_Manager:ADC_Manager1|ram_counter[15]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|ram_counter[20]             ; ADC_Manager:ADC_Manager1|ram_counter[20]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|ram_counter[23]             ; ADC_Manager:ADC_Manager1|ram_counter[23]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|ram_counter[27]             ; ADC_Manager:ADC_Manager1|ram_counter[27]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|ram_counter[29]             ; ADC_Manager:ADC_Manager1|ram_counter[29]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|ram_counter[30]             ; ADC_Manager:ADC_Manager1|ram_counter[30]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; Clock_divider:clock_divider1|counter[4]              ; Clock_divider:clock_divider1|counter[4]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; Clock_divider:clock_divider1|counter[6]              ; Clock_divider:clock_divider1|counter[6]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.483      ;
; 1.215 ; ADC_Manager:ADC_Manager1|data_buffer[2]              ; ADC_Manager:ADC_Manager1|data_buffer[4]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.521      ;
; 1.219 ; ADC_Manager:ADC_Manager1|c_short_func_input_index[2] ; ADC_Manager:ADC_Manager1|c_short_func_input_index[1]                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.525      ;
; 1.221 ; ADC_Manager:ADC_Manager1|c_1_func[3][7]              ; ADC_Manager:ADC_Manager1|c_long_func_input[13][7]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.527      ;
; 1.225 ; ADC_Manager:ADC_Manager1|ram_counter[19]             ; ADC_Manager:ADC_Manager1|ram_counter[19]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; ADC_Manager:ADC_Manager1|ram_counter[24]             ; ADC_Manager:ADC_Manager1|ram_counter[24]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; ADC_Manager:ADC_Manager1|ram_counter[26]             ; ADC_Manager:ADC_Manager1|ram_counter[26]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; ADC_Manager:ADC_Manager1|ram_counter[8]              ; ADC_Manager:ADC_Manager1|ram_counter[8]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; ADC_Manager:ADC_Manager1|ram_counter[10]             ; ADC_Manager:ADC_Manager1|ram_counter[10]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.531      ;
; 1.226 ; ADC_Manager:ADC_Manager1|ram_counter[21]             ; ADC_Manager:ADC_Manager1|ram_counter[21]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; ADC_Manager:ADC_Manager1|ram_counter[22]             ; ADC_Manager:ADC_Manager1|ram_counter[22]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; ADC_Manager:ADC_Manager1|ram_counter[28]             ; ADC_Manager:ADC_Manager1|ram_counter[28]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; ADC_Manager:ADC_Manager1|ram_counter[5]              ; ADC_Manager:ADC_Manager1|ram_counter[5]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; ADC_Manager:ADC_Manager1|ram_counter[6]              ; ADC_Manager:ADC_Manager1|ram_counter[6]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; ADC_Manager:ADC_Manager1|ram_counter[12]             ; ADC_Manager:ADC_Manager1|ram_counter[12]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.532      ;
; 1.228 ; Clock_divider:clock_divider1|half_clock[1]           ; Clock_divider:clock_divider1|clock_out                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.534      ;
; 1.230 ; ADC_Manager:ADC_Manager1|c_preamb_func[29][2]        ; ADC_Manager:ADC_Manager1|c_long_func_input[29][2]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.536      ;
; 1.233 ; Clock_divider:clock_divider1|counter[1]              ; Clock_divider:clock_divider1|counter[1]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.539      ;
; 1.234 ; ADC_Manager:ADC_Manager1|ram_counter[3]              ; ADC_Manager:ADC_Manager1|ram_counter[3]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.540      ;
; 1.234 ; Clock_divider:clock_divider1|counter[3]              ; Clock_divider:clock_divider1|counter[3]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.540      ;
; 1.234 ; Clock_divider:clock_divider1|counter[5]              ; Clock_divider:clock_divider1|counter[5]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.540      ;
; 1.242 ; ADC_Manager:ADC_Manager1|c_1_func[1][3]              ; ADC_Manager:ADC_Manager1|c_long_func_input[1][3]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.002      ; 1.550      ;
; 1.387 ; ADC_Manager:ADC_Manager1|c_preamb_func[7][0]         ; ADC_Manager:ADC_Manager1|c_long_func_input[7][0]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.003      ; 1.696      ;
; 1.389 ; ADC_Manager:ADC_Manager1|c_preamb_func[28][3]        ; ADC_Manager:ADC_Manager1|c_long_func_input[28][3]                                                                      ; CLK          ; CLK         ; 0.000        ; -0.003     ; 1.692      ;
; 1.394 ; ADC_Manager:ADC_Manager1|c_preamb_func[16][2]        ; ADC_Manager:ADC_Manager1|c_long_func_input[16][2]                                                                      ; CLK          ; CLK         ; 0.000        ; -0.003     ; 1.697      ;
; 1.403 ; ADC_Manager:ADC_Manager1|c_preamb_func[15][4]        ; ADC_Manager:ADC_Manager1|c_long_func_input[15][4]                                                                      ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.707      ;
; 1.424 ; ADC_Manager:ADC_Manager1|c_preamb_func[11][5]        ; ADC_Manager:ADC_Manager1|c_long_func_input[11][5]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.731      ;
; 1.426 ; ADC_Manager:ADC_Manager1|c_1_func[5][6]              ; ADC_Manager:ADC_Manager1|c_long_func_input[15][6]                                                                      ; CLK          ; CLK         ; 0.000        ; -0.005     ; 1.727      ;
; 1.428 ; ADC_Manager:ADC_Manager1|c_preamb_func[3][7]         ; ADC_Manager:ADC_Manager1|c_long_func_input[3][7]                                                                       ; CLK          ; CLK         ; 0.000        ; -0.008     ; 1.726      ;
; 1.441 ; ADC_Manager:ADC_Manager1|c_preamb_func[0][1]         ; ADC_Manager:ADC_Manager1|c_long_func_input[0][1]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.748      ;
; 1.442 ; ADC_Manager:ADC_Manager1|RAM_ADDRESS_BUS[6]          ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg6 ; CLK          ; CLK         ; 0.000        ; 0.086      ; 1.795      ;
; 1.448 ; ADC_Manager:ADC_Manager1|RAM_ADDRESS_BUS[3]          ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg3 ; CLK          ; CLK         ; 0.000        ; 0.086      ; 1.801      ;
; 1.451 ; ADC_Manager:ADC_Manager1|c_preamb_func[8][6]         ; ADC_Manager:ADC_Manager1|c_long_func_input[8][6]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.007      ; 1.764      ;
; 1.459 ; ADC_Manager:ADC_Manager1|c_preamb_func[10][3]        ; ADC_Manager:ADC_Manager1|c_long_func_input[10][3]                                                                      ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.764      ;
; 1.463 ; ADC_Manager:ADC_Manager1|c_preamb_func[0][2]         ; ADC_Manager:ADC_Manager1|c_long_func_input[0][2]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.770      ;
; 1.473 ; ADC_Manager:ADC_Manager1|c_preamb_func[16][0]        ; ADC_Manager:ADC_Manager1|c_long_func_input[16][0]                                                                      ; CLK          ; CLK         ; 0.000        ; -0.003     ; 1.776      ;
; 1.475 ; ADC_Manager:ADC_Manager1|c_0_func[4][3]              ; ADC_Manager:ADC_Manager1|c_long_func_input[4][3]                                                                       ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.780      ;
+-------+------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLK'                                                                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------+
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[0]   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[0]   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[100] ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[100] ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[101] ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[101] ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[102] ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[102] ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[103] ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[103] ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[104] ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[104] ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[105] ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[105] ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[106] ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[106] ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[107] ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[107] ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[108] ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[108] ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[109] ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[109] ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[10]  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[10]  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[110] ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[110] ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[111] ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[111] ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[112] ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[112] ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[113] ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[113] ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[114] ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[114] ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[115] ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[115] ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[116] ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[116] ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[117] ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[117] ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[118] ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[118] ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[119] ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[119] ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[11]  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[11]  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[120] ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[120] ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[121] ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[121] ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[122] ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[122] ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[123] ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[123] ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[124] ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[124] ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[125] ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[125] ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[126] ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[126] ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[127] ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[127] ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[12]  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[12]  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[13]  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[13]  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[14]  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[14]  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[15]  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[15]  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[16]  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[16]  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[17]  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[17]  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[18]  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[18]  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[19]  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[19]  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[1]   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[1]   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[20]  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[20]  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[21]  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[21]  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[22]  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[22]  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[23]  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[23]  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[24]  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[24]  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[25]  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[25]  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[26]  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[26]  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[27]  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[27]  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[28]  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[28]  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[29]  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[29]  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Clock_divider:clock_divider1|clock_out'                                                                                   ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                  ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+------------------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[0]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[0]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[10]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[10]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[11]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[11]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[12]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[12]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[13]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[13]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[14]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[14]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[15]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[15]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[16]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[16]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[17]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[17]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[18]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[18]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[19]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[19]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[1]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[1]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[20]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[20]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[21]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[21]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[22]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[22]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[23]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[23]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[24]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[24]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[25]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[25]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[26]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[26]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[27]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[27]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[28]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[28]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[29]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[29]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[2]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[2]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[30]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[30]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[31]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[31]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[3]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[3]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[4]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[4]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[5]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[5]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[6]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[6]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[7]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[7]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[8]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[8]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[9]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[9]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|data_counts[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|data_counts[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|data_counts[10] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|data_counts[10] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|data_counts[11] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|data_counts[11] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|data_counts[12] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|data_counts[12] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|data_counts[13] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|data_counts[13] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|data_counts[14] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|data_counts[14] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|data_counts[15] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|data_counts[15] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|data_counts[16] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|data_counts[16] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|data_counts[17] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|data_counts[17] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|data_counts[18] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|data_counts[18] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|data_counts[19] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|data_counts[19] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|data_counts[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|data_counts[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|data_counts[20] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|data_counts[20] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|data_counts[21] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|data_counts[21] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|data_counts[22] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|data_counts[22] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|data_counts[23] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|data_counts[23] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|data_counts[24] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|data_counts[24] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|data_counts[25] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|data_counts[25] ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                               ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; Data Port  ; Clock Port                             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; ADC_IN[*]  ; Clock_divider:clock_divider1|clock_out ; 5.991 ; 5.991 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[0] ; Clock_divider:clock_divider1|clock_out ; 4.110 ; 4.110 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[1] ; Clock_divider:clock_divider1|clock_out ; 3.826 ; 3.826 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[2] ; Clock_divider:clock_divider1|clock_out ; 3.775 ; 3.775 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[3] ; Clock_divider:clock_divider1|clock_out ; 4.162 ; 4.162 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[4] ; Clock_divider:clock_divider1|clock_out ; 4.365 ; 4.365 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[5] ; Clock_divider:clock_divider1|clock_out ; 5.991 ; 5.991 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[6] ; Clock_divider:clock_divider1|clock_out ; 3.777 ; 3.777 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[7] ; Clock_divider:clock_divider1|clock_out ; 1.006 ; 1.006 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                  ;
+------------+----------------------------------------+--------+--------+------------+----------------------------------------+
; Data Port  ; Clock Port                             ; Rise   ; Fall   ; Clock Edge ; Clock Reference                        ;
+------------+----------------------------------------+--------+--------+------------+----------------------------------------+
; ADC_IN[*]  ; Clock_divider:clock_divider1|clock_out ; -0.740 ; -0.740 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[0] ; Clock_divider:clock_divider1|clock_out ; -3.844 ; -3.844 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[1] ; Clock_divider:clock_divider1|clock_out ; -3.560 ; -3.560 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[2] ; Clock_divider:clock_divider1|clock_out ; -3.509 ; -3.509 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[3] ; Clock_divider:clock_divider1|clock_out ; -3.896 ; -3.896 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[4] ; Clock_divider:clock_divider1|clock_out ; -4.099 ; -4.099 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[5] ; Clock_divider:clock_divider1|clock_out ; -5.725 ; -5.725 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[6] ; Clock_divider:clock_divider1|clock_out ; -3.511 ; -3.511 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[7] ; Clock_divider:clock_divider1|clock_out ; -0.740 ; -0.740 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
+------------+----------------------------------------+--------+--------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                       ;
+--------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; Data Port    ; Clock Port                             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+--------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; DATA_OUT[*]  ; CLK                                    ; 7.356 ; 7.356 ; Rise       ; CLK                                    ;
;  DATA_OUT[0] ; CLK                                    ; 7.259 ; 7.259 ; Rise       ; CLK                                    ;
;  DATA_OUT[1] ; CLK                                    ; 7.281 ; 7.281 ; Rise       ; CLK                                    ;
;  DATA_OUT[2] ; CLK                                    ; 7.356 ; 7.356 ; Rise       ; CLK                                    ;
;  DATA_OUT[3] ; CLK                                    ; 6.801 ; 6.801 ; Rise       ; CLK                                    ;
;  DATA_OUT[4] ; CLK                                    ; 6.826 ; 6.826 ; Rise       ; CLK                                    ;
;  DATA_OUT[5] ; CLK                                    ; 6.789 ; 6.789 ; Rise       ; CLK                                    ;
; SYNC         ; Clock_divider:clock_divider1|clock_out ; 4.094 ;       ; Rise       ; Clock_divider:clock_divider1|clock_out ;
; SYNC         ; Clock_divider:clock_divider1|clock_out ;       ; 4.094 ; Fall       ; Clock_divider:clock_divider1|clock_out ;
+--------------+----------------------------------------+-------+-------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                               ;
+--------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; Data Port    ; Clock Port                             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+--------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; DATA_OUT[*]  ; CLK                                    ; 6.789 ; 6.789 ; Rise       ; CLK                                    ;
;  DATA_OUT[0] ; CLK                                    ; 7.259 ; 7.259 ; Rise       ; CLK                                    ;
;  DATA_OUT[1] ; CLK                                    ; 7.281 ; 7.281 ; Rise       ; CLK                                    ;
;  DATA_OUT[2] ; CLK                                    ; 7.356 ; 7.356 ; Rise       ; CLK                                    ;
;  DATA_OUT[3] ; CLK                                    ; 6.801 ; 6.801 ; Rise       ; CLK                                    ;
;  DATA_OUT[4] ; CLK                                    ; 6.826 ; 6.826 ; Rise       ; CLK                                    ;
;  DATA_OUT[5] ; CLK                                    ; 6.789 ; 6.789 ; Rise       ; CLK                                    ;
; SYNC         ; Clock_divider:clock_divider1|clock_out ; 4.094 ;       ; Rise       ; Clock_divider:clock_divider1|clock_out ;
; SYNC         ; Clock_divider:clock_divider1|clock_out ;       ; 4.094 ; Fall       ; Clock_divider:clock_divider1|clock_out ;
+--------------+----------------------------------------+-------+-------+------------+----------------------------------------+


+-----------------------------------------------------------------+
; Fast Model Setup Summary                                        ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; CLK                                    ; -9.387 ; -6664.554     ;
; Clock_divider:clock_divider1|clock_out ; -1.287 ; -72.812       ;
+----------------------------------------+--------+---------------+


+----------------------------------------------------------------+
; Fast Model Hold Summary                                        ;
+----------------------------------------+-------+---------------+
; Clock                                  ; Slack ; End Point TNS ;
+----------------------------------------+-------+---------------+
; CLK                                    ; 0.215 ; 0.000         ;
; Clock_divider:clock_divider1|clock_out ; 0.215 ; 0.000         ;
+----------------------------------------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                          ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; CLK                                    ; -2.000 ; -8098.980     ;
; Clock_divider:clock_divider1|clock_out ; -0.500 ; -578.000      ;
+----------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLK'                                                                                                                                                                                                      ;
+--------+---------------------------------------------------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                   ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -9.387 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[112] ; Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.054     ; 10.365     ;
; -9.358 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[123] ; Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.048     ; 10.342     ;
; -9.332 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[112] ; Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.054     ; 10.310     ;
; -9.303 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[123] ; Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.048     ; 10.287     ;
; -9.238 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[112] ; Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; -0.054     ; 10.216     ;
; -9.226 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][2]                                           ; Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.031     ; 10.227     ;
; -9.209 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[123] ; Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; -0.048     ; 10.193     ;
; -9.160 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][3]                                           ; Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.031     ; 10.161     ;
; -9.121 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[112] ; Correlation_function:corr_long|output_value[16] ; CLK          ; CLK         ; 1.000        ; -0.054     ; 10.099     ;
; -9.114 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][1]                                           ; Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.031     ; 10.115     ;
; -9.110 ; ADC_Manager:ADC_Manager1|c_long_func_input[27][4]                                           ; Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.012     ; 10.130     ;
; -9.092 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[123] ; Correlation_function:corr_long|output_value[16] ; CLK          ; CLK         ; 1.000        ; -0.048     ; 10.076     ;
; -9.086 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][2]                                           ; Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.031     ; 10.087     ;
; -9.083 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[112] ; Correlation_function:corr_long|output_value[15] ; CLK          ; CLK         ; 1.000        ; -0.054     ; 10.061     ;
; -9.057 ; ADC_Manager:ADC_Manager1|c_long_func_input[27][4]                                           ; Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.012     ; 10.077     ;
; -9.048 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[112] ; Correlation_function:corr_long|output_value[14] ; CLK          ; CLK         ; 1.000        ; -0.054     ; 10.026     ;
; -9.020 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][3]                                           ; Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.031     ; 10.021     ;
; -9.005 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[36]  ; Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.071     ; 9.966      ;
; -9.005 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][6]                                           ; Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.031     ; 10.006     ;
; -8.989 ; ADC_Manager:ADC_Manager1|c_long_func_input[27][3]                                           ; Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.012     ; 10.009     ;
; -8.982 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][5]                                           ; Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.031     ; 9.983      ;
; -8.974 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][1]                                           ; Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.031     ; 9.975      ;
; -8.973 ; ADC_Manager:ADC_Manager1|c_long_func_input[27][2]                                           ; Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.012     ; 9.993      ;
; -8.972 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][2]                                           ; Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; -0.031     ; 9.973      ;
; -8.970 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[36]  ; Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.071     ; 9.931      ;
; -8.963 ; ADC_Manager:ADC_Manager1|c_long_func_input[27][4]                                           ; Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; -0.012     ; 9.983      ;
; -8.962 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[123] ; Correlation_function:corr_long|output_value[15] ; CLK          ; CLK         ; 1.000        ; -0.048     ; 9.946      ;
; -8.936 ; ADC_Manager:ADC_Manager1|c_long_func_input[27][3]                                           ; Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.012     ; 9.956      ;
; -8.927 ; ADC_Manager:ADC_Manager1|c_long_func_input[17][1]                                           ; Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.015     ; 9.944      ;
; -8.926 ; ADC_Manager:ADC_Manager1|c_long_func_input[27][4]                                           ; Correlation_function:corr_long|output_value[16] ; CLK          ; CLK         ; 1.000        ; -0.012     ; 9.946      ;
; -8.920 ; ADC_Manager:ADC_Manager1|c_long_func_input[27][2]                                           ; Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.012     ; 9.940      ;
; -8.908 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[112] ; Correlation_function:corr_long|output_value[13] ; CLK          ; CLK         ; 1.000        ; -0.054     ; 9.886      ;
; -8.906 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][3]                                           ; Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; -0.031     ; 9.907      ;
; -8.891 ; ADC_Manager:ADC_Manager1|c_long_func_input[27][4]                                           ; Correlation_function:corr_long|output_value[15] ; CLK          ; CLK         ; 1.000        ; -0.012     ; 9.911      ;
; -8.876 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[36]  ; Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; -0.071     ; 9.837      ;
; -8.866 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][4]                                           ; Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.031     ; 9.867      ;
; -8.865 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][6]                                           ; Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.031     ; 9.866      ;
; -8.860 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][1]                                           ; Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; -0.031     ; 9.861      ;
; -8.859 ; ADC_Manager:ADC_Manager1|c_long_func_input[27][1]                                           ; Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.012     ; 9.879      ;
; -8.856 ; ADC_Manager:ADC_Manager1|c_long_func_input[27][4]                                           ; Correlation_function:corr_long|output_value[14] ; CLK          ; CLK         ; 1.000        ; -0.012     ; 9.876      ;
; -8.855 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][2]                                           ; Correlation_function:corr_long|output_value[16] ; CLK          ; CLK         ; 1.000        ; -0.031     ; 9.856      ;
; -8.842 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][5]                                           ; Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.031     ; 9.843      ;
; -8.842 ; ADC_Manager:ADC_Manager1|c_long_func_input[27][3]                                           ; Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; -0.012     ; 9.862      ;
; -8.841 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[36]  ; Correlation_function:corr_long|output_value[16] ; CLK          ; CLK         ; 1.000        ; -0.071     ; 9.802      ;
; -8.836 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[123] ; Correlation_function:corr_long|output_value[14] ; CLK          ; CLK         ; 1.000        ; -0.048     ; 9.820      ;
; -8.826 ; ADC_Manager:ADC_Manager1|c_long_func_input[27][2]                                           ; Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; -0.012     ; 9.846      ;
; -8.818 ; ADC_Manager:ADC_Manager1|c_long_func_input[27][4]                                           ; Correlation_function:corr_long|output_value[13] ; CLK          ; CLK         ; 1.000        ; -0.012     ; 9.838      ;
; -8.806 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[36]  ; Correlation_function:corr_long|output_value[15] ; CLK          ; CLK         ; 1.000        ; -0.071     ; 9.767      ;
; -8.806 ; ADC_Manager:ADC_Manager1|c_long_func_input[27][1]                                           ; Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.012     ; 9.826      ;
; -8.805 ; ADC_Manager:ADC_Manager1|c_long_func_input[27][3]                                           ; Correlation_function:corr_long|output_value[16] ; CLK          ; CLK         ; 1.000        ; -0.012     ; 9.825      ;
; -8.789 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][3]                                           ; Correlation_function:corr_long|output_value[16] ; CLK          ; CLK         ; 1.000        ; -0.031     ; 9.790      ;
; -8.789 ; ADC_Manager:ADC_Manager1|c_long_func_input[27][2]                                           ; Correlation_function:corr_long|output_value[16] ; CLK          ; CLK         ; 1.000        ; -0.012     ; 9.809      ;
; -8.787 ; ADC_Manager:ADC_Manager1|c_long_func_input[17][1]                                           ; Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.015     ; 9.804      ;
; -8.782 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[11]  ; Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 9.764      ;
; -8.771 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[36]  ; Correlation_function:corr_long|output_value[14] ; CLK          ; CLK         ; 1.000        ; -0.071     ; 9.732      ;
; -8.770 ; ADC_Manager:ADC_Manager1|c_long_func_input[27][3]                                           ; Correlation_function:corr_long|output_value[15] ; CLK          ; CLK         ; 1.000        ; -0.012     ; 9.790      ;
; -8.765 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[112] ; Correlation_function:corr_long|output_value[12] ; CLK          ; CLK         ; 1.000        ; -0.054     ; 9.743      ;
; -8.754 ; ADC_Manager:ADC_Manager1|c_long_func_input[27][2]                                           ; Correlation_function:corr_long|output_value[15] ; CLK          ; CLK         ; 1.000        ; -0.012     ; 9.774      ;
; -8.751 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][6]                                           ; Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; -0.031     ; 9.752      ;
; -8.743 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][1]                                           ; Correlation_function:corr_long|output_value[16] ; CLK          ; CLK         ; 1.000        ; -0.031     ; 9.744      ;
; -8.735 ; ADC_Manager:ADC_Manager1|c_long_func_input[27][3]                                           ; Correlation_function:corr_long|output_value[14] ; CLK          ; CLK         ; 1.000        ; -0.012     ; 9.755      ;
; -8.728 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][5]                                           ; Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; -0.031     ; 9.729      ;
; -8.726 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][4]                                           ; Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.031     ; 9.727      ;
; -8.725 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][2]                                           ; Correlation_function:corr_long|output_value[15] ; CLK          ; CLK         ; 1.000        ; -0.031     ; 9.726      ;
; -8.724 ; ADC_Manager:ADC_Manager1|c_long_func_input[27][4]                                           ; Correlation_function:corr_long|output_value[12] ; CLK          ; CLK         ; 1.000        ; -0.012     ; 9.744      ;
; -8.721 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][1]                                            ; Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.019     ; 9.734      ;
; -8.719 ; ADC_Manager:ADC_Manager1|c_long_func_input[27][2]                                           ; Correlation_function:corr_long|output_value[14] ; CLK          ; CLK         ; 1.000        ; -0.012     ; 9.739      ;
; -8.712 ; ADC_Manager:ADC_Manager1|c_long_func_input[27][1]                                           ; Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; -0.012     ; 9.732      ;
; -8.697 ; ADC_Manager:ADC_Manager1|c_long_func_input[27][3]                                           ; Correlation_function:corr_long|output_value[13] ; CLK          ; CLK         ; 1.000        ; -0.012     ; 9.717      ;
; -8.696 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[123] ; Correlation_function:corr_long|output_value[13] ; CLK          ; CLK         ; 1.000        ; -0.048     ; 9.680      ;
; -8.681 ; ADC_Manager:ADC_Manager1|c_long_func_input[27][2]                                           ; Correlation_function:corr_long|output_value[13] ; CLK          ; CLK         ; 1.000        ; -0.012     ; 9.701      ;
; -8.675 ; ADC_Manager:ADC_Manager1|c_long_func_input[27][1]                                           ; Correlation_function:corr_long|output_value[16] ; CLK          ; CLK         ; 1.000        ; -0.012     ; 9.695      ;
; -8.666 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][1]                                            ; Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.019     ; 9.679      ;
; -8.659 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][3]                                           ; Correlation_function:corr_long|output_value[15] ; CLK          ; CLK         ; 1.000        ; -0.031     ; 9.660      ;
; -8.642 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[11]  ; Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 9.624      ;
; -8.640 ; ADC_Manager:ADC_Manager1|c_long_func_input[27][1]                                           ; Correlation_function:corr_long|output_value[15] ; CLK          ; CLK         ; 1.000        ; -0.012     ; 9.660      ;
; -8.634 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][6]                                           ; Correlation_function:corr_long|output_value[16] ; CLK          ; CLK         ; 1.000        ; -0.031     ; 9.635      ;
; -8.631 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[36]  ; Correlation_function:corr_long|output_value[13] ; CLK          ; CLK         ; 1.000        ; -0.071     ; 9.592      ;
; -8.625 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[93]  ; Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.060     ; 9.597      ;
; -8.624 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[112] ; Correlation_function:corr_long|output_value[11] ; CLK          ; CLK         ; 1.000        ; -0.054     ; 9.602      ;
; -8.613 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][1]                                           ; Correlation_function:corr_long|output_value[15] ; CLK          ; CLK         ; 1.000        ; -0.031     ; 9.614      ;
; -8.612 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][4]                                           ; Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; -0.031     ; 9.613      ;
; -8.611 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][5]                                           ; Correlation_function:corr_long|output_value[16] ; CLK          ; CLK         ; 1.000        ; -0.031     ; 9.612      ;
; -8.605 ; ADC_Manager:ADC_Manager1|c_long_func_input[27][1]                                           ; Correlation_function:corr_long|output_value[14] ; CLK          ; CLK         ; 1.000        ; -0.012     ; 9.625      ;
; -8.603 ; ADC_Manager:ADC_Manager1|c_long_func_input[27][3]                                           ; Correlation_function:corr_long|output_value[12] ; CLK          ; CLK         ; 1.000        ; -0.012     ; 9.623      ;
; -8.599 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][2]                                           ; Correlation_function:corr_long|output_value[14] ; CLK          ; CLK         ; 1.000        ; -0.031     ; 9.600      ;
; -8.587 ; ADC_Manager:ADC_Manager1|c_long_func_input[27][2]                                           ; Correlation_function:corr_long|output_value[12] ; CLK          ; CLK         ; 1.000        ; -0.012     ; 9.607      ;
; -8.584 ; ADC_Manager:ADC_Manager1|c_long_func_input[27][4]                                           ; Correlation_function:corr_long|output_value[11] ; CLK          ; CLK         ; 1.000        ; -0.012     ; 9.604      ;
; -8.583 ; ADC_Manager:ADC_Manager1|c_long_func_input[27][5]                                           ; Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.012     ; 9.603      ;
; -8.581 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[63]  ; Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 9.555      ;
; -8.580 ; ADC_Manager:ADC_Manager1|c_long_func_input[17][1]                                           ; Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; -0.015     ; 9.597      ;
; -8.572 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][1]                                            ; Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; -0.019     ; 9.585      ;
; -8.572 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[93]  ; Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.060     ; 9.544      ;
; -8.569 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[73]  ; Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.034     ; 9.567      ;
; -8.567 ; ADC_Manager:ADC_Manager1|c_long_func_input[27][1]                                           ; Correlation_function:corr_long|output_value[13] ; CLK          ; CLK         ; 1.000        ; -0.012     ; 9.587      ;
; -8.540 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[123] ; Correlation_function:corr_long|output_value[12] ; CLK          ; CLK         ; 1.000        ; -0.048     ; 9.524      ;
; -8.533 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][3]                                           ; Correlation_function:corr_long|output_value[14] ; CLK          ; CLK         ; 1.000        ; -0.031     ; 9.534      ;
; -8.530 ; ADC_Manager:ADC_Manager1|c_long_func_input[27][5]                                           ; Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.012     ; 9.550      ;
; -8.524 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[74]  ; Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.034     ; 9.522      ;
; -8.514 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[73]  ; Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.034     ; 9.512      ;
+--------+---------------------------------------------------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Clock_divider:clock_divider1|clock_out'                                                                                                                                                                                                                     ;
+--------+-------------------------------------------------------------------------------------------+------------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                 ; To Node                                        ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------+------------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; -1.287 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[2] ; ADC_ram_shifter:adc_ram_shifter_1|data_b_1[10] ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.024     ; 2.295      ;
; -1.194 ; ADC_Manager:ADC_Manager1|counter[10]                                                      ; ADC_Manager:ADC_Manager1|data_counts[1]        ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.226      ;
; -1.194 ; ADC_Manager:ADC_Manager1|counter[10]                                                      ; ADC_Manager:ADC_Manager1|data_counts[2]        ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.226      ;
; -1.194 ; ADC_Manager:ADC_Manager1|counter[10]                                                      ; ADC_Manager:ADC_Manager1|data_counts[3]        ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.226      ;
; -1.194 ; ADC_Manager:ADC_Manager1|counter[10]                                                      ; ADC_Manager:ADC_Manager1|data_counts[4]        ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.226      ;
; -1.194 ; ADC_Manager:ADC_Manager1|counter[10]                                                      ; ADC_Manager:ADC_Manager1|data_counts[5]        ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.226      ;
; -1.194 ; ADC_Manager:ADC_Manager1|counter[10]                                                      ; ADC_Manager:ADC_Manager1|data_counts[6]        ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.226      ;
; -1.194 ; ADC_Manager:ADC_Manager1|counter[10]                                                      ; ADC_Manager:ADC_Manager1|data_counts[7]        ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.226      ;
; -1.194 ; ADC_Manager:ADC_Manager1|counter[10]                                                      ; ADC_Manager:ADC_Manager1|data_counts[8]        ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.226      ;
; -1.194 ; ADC_Manager:ADC_Manager1|counter[10]                                                      ; ADC_Manager:ADC_Manager1|data_counts[9]        ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.226      ;
; -1.194 ; ADC_Manager:ADC_Manager1|counter[10]                                                      ; ADC_Manager:ADC_Manager1|data_counts[10]       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.226      ;
; -1.194 ; ADC_Manager:ADC_Manager1|counter[10]                                                      ; ADC_Manager:ADC_Manager1|data_counts[11]       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.226      ;
; -1.194 ; ADC_Manager:ADC_Manager1|counter[10]                                                      ; ADC_Manager:ADC_Manager1|data_counts[12]       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.226      ;
; -1.194 ; ADC_Manager:ADC_Manager1|counter[10]                                                      ; ADC_Manager:ADC_Manager1|data_counts[13]       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.226      ;
; -1.194 ; ADC_Manager:ADC_Manager1|counter[10]                                                      ; ADC_Manager:ADC_Manager1|data_counts[14]       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.226      ;
; -1.194 ; ADC_Manager:ADC_Manager1|counter[10]                                                      ; ADC_Manager:ADC_Manager1|data_counts[15]       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.226      ;
; -1.190 ; ADC_Manager:ADC_Manager1|counter[13]                                                      ; ADC_Manager:ADC_Manager1|data_counts[1]        ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.222      ;
; -1.190 ; ADC_Manager:ADC_Manager1|counter[13]                                                      ; ADC_Manager:ADC_Manager1|data_counts[2]        ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.222      ;
; -1.190 ; ADC_Manager:ADC_Manager1|counter[13]                                                      ; ADC_Manager:ADC_Manager1|data_counts[3]        ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.222      ;
; -1.190 ; ADC_Manager:ADC_Manager1|counter[13]                                                      ; ADC_Manager:ADC_Manager1|data_counts[4]        ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.222      ;
; -1.190 ; ADC_Manager:ADC_Manager1|counter[13]                                                      ; ADC_Manager:ADC_Manager1|data_counts[5]        ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.222      ;
; -1.190 ; ADC_Manager:ADC_Manager1|counter[13]                                                      ; ADC_Manager:ADC_Manager1|data_counts[6]        ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.222      ;
; -1.190 ; ADC_Manager:ADC_Manager1|counter[13]                                                      ; ADC_Manager:ADC_Manager1|data_counts[7]        ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.222      ;
; -1.190 ; ADC_Manager:ADC_Manager1|counter[13]                                                      ; ADC_Manager:ADC_Manager1|data_counts[8]        ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.222      ;
; -1.190 ; ADC_Manager:ADC_Manager1|counter[13]                                                      ; ADC_Manager:ADC_Manager1|data_counts[9]        ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.222      ;
; -1.190 ; ADC_Manager:ADC_Manager1|counter[13]                                                      ; ADC_Manager:ADC_Manager1|data_counts[10]       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.222      ;
; -1.190 ; ADC_Manager:ADC_Manager1|counter[13]                                                      ; ADC_Manager:ADC_Manager1|data_counts[11]       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.222      ;
; -1.190 ; ADC_Manager:ADC_Manager1|counter[13]                                                      ; ADC_Manager:ADC_Manager1|data_counts[12]       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.222      ;
; -1.190 ; ADC_Manager:ADC_Manager1|counter[13]                                                      ; ADC_Manager:ADC_Manager1|data_counts[13]       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.222      ;
; -1.190 ; ADC_Manager:ADC_Manager1|counter[13]                                                      ; ADC_Manager:ADC_Manager1|data_counts[14]       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.222      ;
; -1.190 ; ADC_Manager:ADC_Manager1|counter[13]                                                      ; ADC_Manager:ADC_Manager1|data_counts[15]       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.222      ;
; -1.173 ; ADC_Manager:ADC_Manager1|counter[21]                                                      ; ADC_Manager:ADC_Manager1|data_counts[1]        ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.014      ; 2.219      ;
; -1.173 ; ADC_Manager:ADC_Manager1|counter[21]                                                      ; ADC_Manager:ADC_Manager1|data_counts[2]        ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.014      ; 2.219      ;
; -1.173 ; ADC_Manager:ADC_Manager1|counter[21]                                                      ; ADC_Manager:ADC_Manager1|data_counts[3]        ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.014      ; 2.219      ;
; -1.173 ; ADC_Manager:ADC_Manager1|counter[21]                                                      ; ADC_Manager:ADC_Manager1|data_counts[4]        ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.014      ; 2.219      ;
; -1.173 ; ADC_Manager:ADC_Manager1|counter[21]                                                      ; ADC_Manager:ADC_Manager1|data_counts[5]        ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.014      ; 2.219      ;
; -1.173 ; ADC_Manager:ADC_Manager1|counter[21]                                                      ; ADC_Manager:ADC_Manager1|data_counts[6]        ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.014      ; 2.219      ;
; -1.173 ; ADC_Manager:ADC_Manager1|counter[21]                                                      ; ADC_Manager:ADC_Manager1|data_counts[7]        ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.014      ; 2.219      ;
; -1.173 ; ADC_Manager:ADC_Manager1|counter[21]                                                      ; ADC_Manager:ADC_Manager1|data_counts[8]        ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.014      ; 2.219      ;
; -1.173 ; ADC_Manager:ADC_Manager1|counter[21]                                                      ; ADC_Manager:ADC_Manager1|data_counts[9]        ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.014      ; 2.219      ;
; -1.173 ; ADC_Manager:ADC_Manager1|counter[21]                                                      ; ADC_Manager:ADC_Manager1|data_counts[10]       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.014      ; 2.219      ;
; -1.173 ; ADC_Manager:ADC_Manager1|counter[21]                                                      ; ADC_Manager:ADC_Manager1|data_counts[11]       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.014      ; 2.219      ;
; -1.173 ; ADC_Manager:ADC_Manager1|counter[21]                                                      ; ADC_Manager:ADC_Manager1|data_counts[12]       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.014      ; 2.219      ;
; -1.173 ; ADC_Manager:ADC_Manager1|counter[21]                                                      ; ADC_Manager:ADC_Manager1|data_counts[13]       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.014      ; 2.219      ;
; -1.173 ; ADC_Manager:ADC_Manager1|counter[21]                                                      ; ADC_Manager:ADC_Manager1|data_counts[14]       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.014      ; 2.219      ;
; -1.173 ; ADC_Manager:ADC_Manager1|counter[21]                                                      ; ADC_Manager:ADC_Manager1|data_counts[15]       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.014      ; 2.219      ;
; -1.153 ; ADC_Manager:ADC_Manager1|counter[1]                                                       ; ADC_Manager:ADC_Manager1|data_counts[0]        ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.019     ; 2.166      ;
; -1.151 ; ADC_Manager:ADC_Manager1|counter[1]                                                       ; ADC_Manager:ADC_Manager1|data_done             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.019     ; 2.164      ;
; -1.150 ; ADC_Manager:ADC_Manager1|counter[10]                                                      ; ADC_Manager:ADC_Manager1|data_counts[0]        ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.019     ; 2.163      ;
; -1.148 ; ADC_Manager:ADC_Manager1|counter[10]                                                      ; ADC_Manager:ADC_Manager1|data_done             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.019     ; 2.161      ;
; -1.146 ; ADC_Manager:ADC_Manager1|counter[13]                                                      ; ADC_Manager:ADC_Manager1|data_counts[0]        ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.019     ; 2.159      ;
; -1.144 ; ADC_Manager:ADC_Manager1|counter[13]                                                      ; ADC_Manager:ADC_Manager1|data_done             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.019     ; 2.157      ;
; -1.142 ; ADC_Manager:ADC_Manager1|counter[28]                                                      ; ADC_Manager:ADC_Manager1|data_counts[1]        ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.014      ; 2.188      ;
; -1.142 ; ADC_Manager:ADC_Manager1|counter[28]                                                      ; ADC_Manager:ADC_Manager1|data_counts[2]        ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.014      ; 2.188      ;
; -1.142 ; ADC_Manager:ADC_Manager1|counter[28]                                                      ; ADC_Manager:ADC_Manager1|data_counts[3]        ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.014      ; 2.188      ;
; -1.142 ; ADC_Manager:ADC_Manager1|counter[28]                                                      ; ADC_Manager:ADC_Manager1|data_counts[4]        ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.014      ; 2.188      ;
; -1.142 ; ADC_Manager:ADC_Manager1|counter[28]                                                      ; ADC_Manager:ADC_Manager1|data_counts[5]        ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.014      ; 2.188      ;
; -1.142 ; ADC_Manager:ADC_Manager1|counter[28]                                                      ; ADC_Manager:ADC_Manager1|data_counts[6]        ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.014      ; 2.188      ;
; -1.142 ; ADC_Manager:ADC_Manager1|counter[28]                                                      ; ADC_Manager:ADC_Manager1|data_counts[7]        ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.014      ; 2.188      ;
; -1.142 ; ADC_Manager:ADC_Manager1|counter[28]                                                      ; ADC_Manager:ADC_Manager1|data_counts[8]        ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.014      ; 2.188      ;
; -1.142 ; ADC_Manager:ADC_Manager1|counter[28]                                                      ; ADC_Manager:ADC_Manager1|data_counts[9]        ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.014      ; 2.188      ;
; -1.142 ; ADC_Manager:ADC_Manager1|counter[28]                                                      ; ADC_Manager:ADC_Manager1|data_counts[10]       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.014      ; 2.188      ;
; -1.142 ; ADC_Manager:ADC_Manager1|counter[28]                                                      ; ADC_Manager:ADC_Manager1|data_counts[11]       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.014      ; 2.188      ;
; -1.142 ; ADC_Manager:ADC_Manager1|counter[28]                                                      ; ADC_Manager:ADC_Manager1|data_counts[12]       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.014      ; 2.188      ;
; -1.142 ; ADC_Manager:ADC_Manager1|counter[28]                                                      ; ADC_Manager:ADC_Manager1|data_counts[13]       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.014      ; 2.188      ;
; -1.142 ; ADC_Manager:ADC_Manager1|counter[28]                                                      ; ADC_Manager:ADC_Manager1|data_counts[14]       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.014      ; 2.188      ;
; -1.142 ; ADC_Manager:ADC_Manager1|counter[28]                                                      ; ADC_Manager:ADC_Manager1|data_counts[15]       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.014      ; 2.188      ;
; -1.141 ; ADC_Manager:ADC_Manager1|counter[7]                                                       ; ADC_Manager:ADC_Manager1|data_counts[1]        ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.173      ;
; -1.141 ; ADC_Manager:ADC_Manager1|counter[7]                                                       ; ADC_Manager:ADC_Manager1|data_counts[2]        ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.173      ;
; -1.141 ; ADC_Manager:ADC_Manager1|counter[7]                                                       ; ADC_Manager:ADC_Manager1|data_counts[3]        ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.173      ;
; -1.141 ; ADC_Manager:ADC_Manager1|counter[7]                                                       ; ADC_Manager:ADC_Manager1|data_counts[4]        ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.173      ;
; -1.141 ; ADC_Manager:ADC_Manager1|counter[7]                                                       ; ADC_Manager:ADC_Manager1|data_counts[5]        ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.173      ;
; -1.141 ; ADC_Manager:ADC_Manager1|counter[7]                                                       ; ADC_Manager:ADC_Manager1|data_counts[6]        ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.173      ;
; -1.141 ; ADC_Manager:ADC_Manager1|counter[7]                                                       ; ADC_Manager:ADC_Manager1|data_counts[7]        ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.173      ;
; -1.141 ; ADC_Manager:ADC_Manager1|counter[7]                                                       ; ADC_Manager:ADC_Manager1|data_counts[8]        ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.173      ;
; -1.141 ; ADC_Manager:ADC_Manager1|counter[7]                                                       ; ADC_Manager:ADC_Manager1|data_counts[9]        ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.173      ;
; -1.141 ; ADC_Manager:ADC_Manager1|counter[7]                                                       ; ADC_Manager:ADC_Manager1|data_counts[10]       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.173      ;
; -1.141 ; ADC_Manager:ADC_Manager1|counter[7]                                                       ; ADC_Manager:ADC_Manager1|data_counts[11]       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.173      ;
; -1.141 ; ADC_Manager:ADC_Manager1|counter[7]                                                       ; ADC_Manager:ADC_Manager1|data_counts[12]       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.173      ;
; -1.141 ; ADC_Manager:ADC_Manager1|counter[7]                                                       ; ADC_Manager:ADC_Manager1|data_counts[13]       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.173      ;
; -1.141 ; ADC_Manager:ADC_Manager1|counter[7]                                                       ; ADC_Manager:ADC_Manager1|data_counts[14]       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.173      ;
; -1.141 ; ADC_Manager:ADC_Manager1|counter[7]                                                       ; ADC_Manager:ADC_Manager1|data_counts[15]       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.173      ;
; -1.129 ; ADC_Manager:ADC_Manager1|counter[21]                                                      ; ADC_Manager:ADC_Manager1|data_counts[0]        ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.005     ; 2.156      ;
; -1.127 ; ADC_Manager:ADC_Manager1|counter[14]                                                      ; ADC_Manager:ADC_Manager1|data_counts[1]        ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.159      ;
; -1.127 ; ADC_Manager:ADC_Manager1|counter[14]                                                      ; ADC_Manager:ADC_Manager1|data_counts[2]        ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.159      ;
; -1.127 ; ADC_Manager:ADC_Manager1|counter[14]                                                      ; ADC_Manager:ADC_Manager1|data_counts[3]        ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.159      ;
; -1.127 ; ADC_Manager:ADC_Manager1|counter[14]                                                      ; ADC_Manager:ADC_Manager1|data_counts[4]        ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.159      ;
; -1.127 ; ADC_Manager:ADC_Manager1|counter[14]                                                      ; ADC_Manager:ADC_Manager1|data_counts[5]        ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.159      ;
; -1.127 ; ADC_Manager:ADC_Manager1|counter[14]                                                      ; ADC_Manager:ADC_Manager1|data_counts[6]        ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.159      ;
; -1.127 ; ADC_Manager:ADC_Manager1|counter[14]                                                      ; ADC_Manager:ADC_Manager1|data_counts[7]        ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.159      ;
; -1.127 ; ADC_Manager:ADC_Manager1|counter[14]                                                      ; ADC_Manager:ADC_Manager1|data_counts[8]        ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.159      ;
; -1.127 ; ADC_Manager:ADC_Manager1|counter[14]                                                      ; ADC_Manager:ADC_Manager1|data_counts[9]        ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.159      ;
; -1.127 ; ADC_Manager:ADC_Manager1|counter[14]                                                      ; ADC_Manager:ADC_Manager1|data_counts[10]       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.159      ;
; -1.127 ; ADC_Manager:ADC_Manager1|counter[14]                                                      ; ADC_Manager:ADC_Manager1|data_counts[11]       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.159      ;
; -1.127 ; ADC_Manager:ADC_Manager1|counter[14]                                                      ; ADC_Manager:ADC_Manager1|data_counts[12]       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.159      ;
; -1.127 ; ADC_Manager:ADC_Manager1|counter[14]                                                      ; ADC_Manager:ADC_Manager1|data_counts[13]       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.159      ;
; -1.127 ; ADC_Manager:ADC_Manager1|counter[14]                                                      ; ADC_Manager:ADC_Manager1|data_counts[14]       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.159      ;
; -1.127 ; ADC_Manager:ADC_Manager1|counter[14]                                                      ; ADC_Manager:ADC_Manager1|data_counts[15]       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.159      ;
; -1.127 ; ADC_Manager:ADC_Manager1|counter[21]                                                      ; ADC_Manager:ADC_Manager1|data_done             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.005     ; 2.154      ;
; -1.113 ; ADC_Manager:ADC_Manager1|counter[5]                                                       ; ADC_Manager:ADC_Manager1|data_counts[1]        ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.145      ;
+--------+-------------------------------------------------------------------------------------------+------------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLK'                                                                                                                                                                                                                                                             ;
+-------+------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                                                                                             ; Launch Clock                           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; 0.215 ; ADC_Manager:ADC_Manager1|c_short_func_input_index[0] ; ADC_Manager:ADC_Manager1|c_short_func_input_index[0]                                                                ; CLK                                    ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_short_func_input_index[1] ; ADC_Manager:ADC_Manager1|c_short_func_input_index[1]                                                                ; CLK                                    ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_short_func_input_index[2] ; ADC_Manager:ADC_Manager1|c_short_func_input_index[2]                                                                ; CLK                                    ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Clock_divider:clock_divider1|counter[2]              ; Clock_divider:clock_divider1|counter[2]                                                                             ; CLK                                    ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Clock_divider:clock_divider1|counter[0]              ; Clock_divider:clock_divider1|counter[0]                                                                             ; CLK                                    ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|preambule_found             ; ADC_Manager:ADC_Manager1|preambule_found                                                                            ; CLK                                    ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.238 ; ADC_Manager:ADC_Manager1|c_preamb_func[29][0]        ; ADC_Manager:ADC_Manager1|c_long_func_input[29][0]                                                                   ; CLK                                    ; CLK         ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; ADC_Manager:ADC_Manager1|c_preamb_func[12][7]        ; ADC_Manager:ADC_Manager1|c_long_func_input[12][7]                                                                   ; CLK                                    ; CLK         ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; ADC_Manager:ADC_Manager1|c_short_func_input_index[1] ; ADC_Manager:ADC_Manager1|c_short_func_input_index[2]                                                                ; CLK                                    ; CLK         ; 0.000        ; 0.000      ; 0.390      ;
; 0.239 ; ADC_Manager:ADC_Manager1|c_preamb_func[8][0]         ; ADC_Manager:ADC_Manager1|c_long_func_input[8][0]                                                                    ; CLK                                    ; CLK         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; ADC_Manager:ADC_Manager1|data_buffer[0]              ; ADC_Manager:ADC_Manager1|data_buffer[2]                                                                             ; CLK                                    ; CLK         ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; ADC_Manager:ADC_Manager1|data_buffer[1]              ; ADC_Manager:ADC_Manager1|data_buffer[3]                                                                             ; CLK                                    ; CLK         ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; ADC_Manager:ADC_Manager1|c_preamb_func[26][1]        ; ADC_Manager:ADC_Manager1|c_long_func_input[26][1]                                                                   ; CLK                                    ; CLK         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; ADC_Manager:ADC_Manager1|c_preamb_func[26][3]        ; ADC_Manager:ADC_Manager1|c_long_func_input[26][3]                                                                   ; CLK                                    ; CLK         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; ADC_Manager:ADC_Manager1|c_preamb_func[14][5]        ; ADC_Manager:ADC_Manager1|c_long_func_input[14][5]                                                                   ; CLK                                    ; CLK         ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; ADC_Manager:ADC_Manager1|c_preamb_func[26][6]        ; ADC_Manager:ADC_Manager1|c_long_func_input[26][6]                                                                   ; CLK                                    ; CLK         ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; ADC_Manager:ADC_Manager1|data_buffer[3]              ; ADC_Manager:ADC_Manager1|data_buffer[5]                                                                             ; CLK                                    ; CLK         ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; ADC_Manager:ADC_Manager1|ram_counter[31]             ; ADC_Manager:ADC_Manager1|ram_counter[31]                                                                            ; CLK                                    ; CLK         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; ADC_Manager:ADC_Manager1|c_preamb_func[26][5]        ; ADC_Manager:ADC_Manager1|c_long_func_input[26][5]                                                                   ; CLK                                    ; CLK         ; 0.000        ; 0.000      ; 0.395      ;
; 0.244 ; ADC_Manager:ADC_Manager1|c_preamb_func[26][4]        ; ADC_Manager:ADC_Manager1|c_long_func_input[26][4]                                                                   ; CLK                                    ; CLK         ; 0.000        ; 0.000      ; 0.396      ;
; 0.245 ; Clock_divider:clock_divider1|counter[7]              ; Clock_divider:clock_divider1|counter[7]                                                                             ; CLK                                    ; CLK         ; 0.000        ; 0.000      ; 0.397      ;
; 0.246 ; ADC_Manager:ADC_Manager1|c_preamb_func[29][6]        ; ADC_Manager:ADC_Manager1|c_long_func_input[29][6]                                                                   ; CLK                                    ; CLK         ; 0.000        ; 0.000      ; 0.398      ;
; 0.251 ; ADC_Manager:ADC_Manager1|c_preamb_func[12][3]        ; ADC_Manager:ADC_Manager1|c_long_func_input[12][3]                                                                   ; CLK                                    ; CLK         ; 0.000        ; 0.000      ; 0.403      ;
; 0.255 ; ADC_Manager:ADC_Manager1|readDataFromRam             ; ADC_Manager:ADC_Manager1|preambule_found                                                                            ; CLK                                    ; CLK         ; 0.000        ; 0.000      ; 0.407      ;
; 0.280 ; ADC_ram_shifter:adc_ram_shifter_1|data_b_1[94]       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|ram_block1a72~portb_datain_reg16 ; Clock_divider:clock_divider1|clock_out ; CLK         ; 0.000        ; 0.036      ; 0.454      ;
; 0.281 ; ADC_ram_shifter:adc_ram_shifter_1|data_b_1[7]        ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|ram_block1a0~portb_datain_reg5   ; Clock_divider:clock_divider1|clock_out ; CLK         ; 0.000        ; 0.035      ; 0.454      ;
; 0.281 ; ADC_ram_shifter:adc_ram_shifter_1|data_b_1[35]       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|ram_block1a20~portb_datain_reg13 ; Clock_divider:clock_divider1|clock_out ; CLK         ; 0.000        ; 0.034      ; 0.453      ;
; 0.281 ; ADC_ram_shifter:adc_ram_shifter_1|data_b_1[29]       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|ram_block1a20~portb_datain_reg7  ; Clock_divider:clock_divider1|clock_out ; CLK         ; 0.000        ; 0.034      ; 0.453      ;
; 0.282 ; ADC_ram_shifter:adc_ram_shifter_1|data_a_2[25]       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|ram_block1a70~porta_datain_reg11 ; Clock_divider:clock_divider1|clock_out ; CLK         ; 0.000        ; 0.034      ; 0.454      ;
; 0.282 ; ADC_ram_shifter:adc_ram_shifter_1|data_b_1[70]       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|ram_block1a70~portb_datain_reg0  ; Clock_divider:clock_divider1|clock_out ; CLK         ; 0.000        ; 0.037      ; 0.457      ;
; 0.282 ; ADC_ram_shifter:adc_ram_shifter_1|data_a_2[2]        ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|ram_block1a0~porta_datain_reg2   ; Clock_divider:clock_divider1|clock_out ; CLK         ; 0.000        ; 0.033      ; 0.453      ;
; 0.282 ; ADC_ram_shifter:adc_ram_shifter_1|data_a_2[62]       ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|ram_block1a40~porta_datain_reg16 ; Clock_divider:clock_divider1|clock_out ; CLK         ; 0.000        ; 0.034      ; 0.454      ;
; 0.283 ; ADC_ram_shifter:adc_ram_shifter_1|data_b_2[50]       ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|ram_block1a40~portb_datain_reg10 ; Clock_divider:clock_divider1|clock_out ; CLK         ; 0.000        ; 0.037      ; 0.458      ;
; 0.283 ; ADC_ram_shifter:adc_ram_shifter_1|data_b_2[40]       ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|ram_block1a40~portb_datain_reg0  ; Clock_divider:clock_divider1|clock_out ; CLK         ; 0.000        ; 0.037      ; 0.458      ;
; 0.284 ; ADC_ram_shifter:adc_ram_shifter_1|data_b_1[95]       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|ram_block1a72~portb_datain_reg17 ; Clock_divider:clock_divider1|clock_out ; CLK         ; 0.000        ; 0.036      ; 0.458      ;
; 0.284 ; ADC_ram_shifter:adc_ram_shifter_1|data_b_1[77]       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|ram_block1a72~portb_datain_reg5  ; Clock_divider:clock_divider1|clock_out ; CLK         ; 0.000        ; 0.036      ; 0.458      ;
; 0.284 ; ADC_ram_shifter:adc_ram_shifter_1|data_a_1[44]       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|ram_block1a0~porta_datain_reg8   ; Clock_divider:clock_divider1|clock_out ; CLK         ; 0.000        ; 0.032      ; 0.454      ;
; 0.284 ; ADC_ram_shifter:adc_ram_shifter_1|data_b_2[8]        ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|ram_block1a0~portb_datain_reg8   ; Clock_divider:clock_divider1|clock_out ; CLK         ; 0.000        ; 0.036      ; 0.458      ;
; 0.284 ; ADC_ram_shifter:adc_ram_shifter_1|data_b_2[7]        ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|ram_block1a0~portb_datain_reg7   ; Clock_divider:clock_divider1|clock_out ; CLK         ; 0.000        ; 0.036      ; 0.458      ;
; 0.284 ; ADC_ram_shifter:adc_ram_shifter_1|data_a_2[63]       ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|ram_block1a40~porta_datain_reg17 ; Clock_divider:clock_divider1|clock_out ; CLK         ; 0.000        ; 0.034      ; 0.456      ;
; 0.284 ; ADC_ram_shifter:adc_ram_shifter_1|data_b_2[102]      ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|ram_block1a100~portb_datain_reg2 ; Clock_divider:clock_divider1|clock_out ; CLK         ; 0.000        ; 0.036      ; 0.458      ;
; 0.285 ; ADC_ram_shifter:adc_ram_shifter_1|data_b_1[114]      ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|ram_block1a78~portb_datain_reg12 ; Clock_divider:clock_divider1|clock_out ; CLK         ; 0.000        ; 0.035      ; 0.458      ;
; 0.285 ; ADC_ram_shifter:adc_ram_shifter_1|data_b_1[92]       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|ram_block1a16~portb_datain_reg8  ; Clock_divider:clock_divider1|clock_out ; CLK         ; 0.000        ; 0.035      ; 0.458      ;
; 0.285 ; ADC_ram_shifter:adc_ram_shifter_1|data_b_1[19]       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|ram_block1a16~portb_datain_reg3  ; Clock_divider:clock_divider1|clock_out ; CLK         ; 0.000        ; 0.035      ; 0.458      ;
; 0.285 ; ADC_ram_shifter:adc_ram_shifter_1|data_b_1[12]       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|ram_block1a4~portb_datain_reg6   ; Clock_divider:clock_divider1|clock_out ; CLK         ; 0.000        ; 0.035      ; 0.458      ;
; 0.285 ; ADC_ram_shifter:adc_ram_shifter_1|data_a_2[116]      ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|ram_block1a96~porta_datain_reg14 ; Clock_divider:clock_divider1|clock_out ; CLK         ; 0.000        ; 0.033      ; 0.456      ;
; 0.286 ; ADC_ram_shifter:adc_ram_shifter_1|data_b_1[109]      ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|ram_block1a78~portb_datain_reg7  ; Clock_divider:clock_divider1|clock_out ; CLK         ; 0.000        ; 0.035      ; 0.459      ;
; 0.286 ; ADC_ram_shifter:adc_ram_shifter_1|data_b_1[96]       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|ram_block1a16~portb_datain_reg10 ; Clock_divider:clock_divider1|clock_out ; CLK         ; 0.000        ; 0.035      ; 0.459      ;
; 0.286 ; ADC_ram_shifter:adc_ram_shifter_1|data_b_1[93]       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|ram_block1a16~portb_datain_reg9  ; Clock_divider:clock_divider1|clock_out ; CLK         ; 0.000        ; 0.035      ; 0.459      ;
; 0.286 ; ADC_ram_shifter:adc_ram_shifter_1|data_a_2[31]       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|ram_block1a70~porta_datain_reg17 ; Clock_divider:clock_divider1|clock_out ; CLK         ; 0.000        ; 0.034      ; 0.458      ;
; 0.287 ; ADC_ram_shifter:adc_ram_shifter_1|data_b_1[99]       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|ram_block1a16~portb_datain_reg13 ; Clock_divider:clock_divider1|clock_out ; CLK         ; 0.000        ; 0.035      ; 0.460      ;
; 0.287 ; ADC_ram_shifter:adc_ram_shifter_1|data_b_1[97]       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|ram_block1a16~portb_datain_reg11 ; Clock_divider:clock_divider1|clock_out ; CLK         ; 0.000        ; 0.035      ; 0.460      ;
; 0.287 ; ADC_ram_shifter:adc_ram_shifter_1|data_b_1[11]       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|ram_block1a4~portb_datain_reg5   ; Clock_divider:clock_divider1|clock_out ; CLK         ; 0.000        ; 0.035      ; 0.460      ;
; 0.287 ; ADC_ram_shifter:adc_ram_shifter_1|data_a_1[8]        ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|ram_block1a4~porta_datain_reg2   ; Clock_divider:clock_divider1|clock_out ; CLK         ; 0.000        ; 0.032      ; 0.457      ;
; 0.287 ; ADC_ram_shifter:adc_ram_shifter_1|data_a_2[27]       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|ram_block1a70~porta_datain_reg13 ; Clock_divider:clock_divider1|clock_out ; CLK         ; 0.000        ; 0.034      ; 0.459      ;
; 0.287 ; ADC_ram_shifter:adc_ram_shifter_1|data_b_2[11]       ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|ram_block1a0~portb_datain_reg11  ; Clock_divider:clock_divider1|clock_out ; CLK         ; 0.000        ; 0.036      ; 0.461      ;
; 0.287 ; ADC_ram_shifter:adc_ram_shifter_1|data_a_2[11]       ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|ram_block1a0~porta_datain_reg11  ; Clock_divider:clock_divider1|clock_out ; CLK         ; 0.000        ; 0.033      ; 0.458      ;
; 0.287 ; ADC_ram_shifter:adc_ram_shifter_1|data_b_2[53]       ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|ram_block1a40~portb_datain_reg13 ; Clock_divider:clock_divider1|clock_out ; CLK         ; 0.000        ; 0.037      ; 0.462      ;
; 0.287 ; ADC_ram_shifter:adc_ram_shifter_1|data_a_2[55]       ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|ram_block1a40~porta_datain_reg15 ; Clock_divider:clock_divider1|clock_out ; CLK         ; 0.000        ; 0.034      ; 0.459      ;
; 0.287 ; ADC_ram_shifter:adc_ram_shifter_1|data_a_2[51]       ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|ram_block1a40~porta_datain_reg11 ; Clock_divider:clock_divider1|clock_out ; CLK         ; 0.000        ; 0.034      ; 0.459      ;
; 0.287 ; ADC_ram_shifter:adc_ram_shifter_1|data_a_2[48]       ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|ram_block1a40~porta_datain_reg8  ; Clock_divider:clock_divider1|clock_out ; CLK         ; 0.000        ; 0.034      ; 0.459      ;
; 0.287 ; ADC_ram_shifter:adc_ram_shifter_1|data_a_2[45]       ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|ram_block1a40~porta_datain_reg5  ; Clock_divider:clock_divider1|clock_out ; CLK         ; 0.000        ; 0.034      ; 0.459      ;
; 0.287 ; ADC_ram_shifter:adc_ram_shifter_1|data_a_2[113]      ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|ram_block1a32~porta_datain_reg9  ; Clock_divider:clock_divider1|clock_out ; CLK         ; 0.000        ; 0.032      ; 0.457      ;
; 0.287 ; ADC_ram_shifter:adc_ram_shifter_1|data_a_2[109]      ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|ram_block1a96~porta_datain_reg9  ; Clock_divider:clock_divider1|clock_out ; CLK         ; 0.000        ; 0.033      ; 0.458      ;
; 0.287 ; ADC_ram_shifter:adc_ram_shifter_1|data_a_2[108]      ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|ram_block1a96~porta_datain_reg8  ; Clock_divider:clock_divider1|clock_out ; CLK         ; 0.000        ; 0.033      ; 0.458      ;
; 0.288 ; ADC_ram_shifter:adc_ram_shifter_1|data_a_1[117]      ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|ram_block1a78~porta_datain_reg15 ; Clock_divider:clock_divider1|clock_out ; CLK         ; 0.000        ; 0.032      ; 0.458      ;
; 0.288 ; ADC_ram_shifter:adc_ram_shifter_1|data_b_1[100]      ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|ram_block1a16~portb_datain_reg14 ; Clock_divider:clock_divider1|clock_out ; CLK         ; 0.000        ; 0.035      ; 0.461      ;
; 0.288 ; ADC_ram_shifter:adc_ram_shifter_1|data_a_1[23]       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|ram_block1a16~porta_datain_reg5  ; Clock_divider:clock_divider1|clock_out ; CLK         ; 0.000        ; 0.032      ; 0.458      ;
; 0.288 ; ADC_ram_shifter:adc_ram_shifter_1|data_a_1[43]       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|ram_block1a0~porta_datain_reg7   ; Clock_divider:clock_divider1|clock_out ; CLK         ; 0.000        ; 0.032      ; 0.458      ;
; 0.288 ; ADC_ram_shifter:adc_ram_shifter_1|data_a_1[13]       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|ram_block1a4~porta_datain_reg7   ; Clock_divider:clock_divider1|clock_out ; CLK         ; 0.000        ; 0.032      ; 0.458      ;
; 0.288 ; ADC_ram_shifter:adc_ram_shifter_1|data_a_1[12]       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|ram_block1a4~porta_datain_reg6   ; Clock_divider:clock_divider1|clock_out ; CLK         ; 0.000        ; 0.032      ; 0.458      ;
; 0.288 ; ADC_ram_shifter:adc_ram_shifter_1|data_a_1[9]        ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|ram_block1a4~porta_datain_reg3   ; Clock_divider:clock_divider1|clock_out ; CLK         ; 0.000        ; 0.032      ; 0.458      ;
; 0.288 ; ADC_ram_shifter:adc_ram_shifter_1|data_b_2[9]        ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|ram_block1a0~portb_datain_reg9   ; Clock_divider:clock_divider1|clock_out ; CLK         ; 0.000        ; 0.036      ; 0.462      ;
; 0.288 ; ADC_ram_shifter:adc_ram_shifter_1|data_a_2[93]       ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|ram_block1a72~porta_datain_reg15 ; Clock_divider:clock_divider1|clock_out ; CLK         ; 0.000        ; 0.032      ; 0.458      ;
; 0.288 ; ADC_ram_shifter:adc_ram_shifter_1|data_a_2[91]       ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|ram_block1a72~porta_datain_reg13 ; Clock_divider:clock_divider1|clock_out ; CLK         ; 0.000        ; 0.032      ; 0.458      ;
; 0.288 ; ADC_ram_shifter:adc_ram_shifter_1|data_a_2[90]       ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|ram_block1a72~porta_datain_reg12 ; Clock_divider:clock_divider1|clock_out ; CLK         ; 0.000        ; 0.032      ; 0.458      ;
; 0.288 ; ADC_ram_shifter:adc_ram_shifter_1|data_a_2[80]       ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|ram_block1a72~porta_datain_reg4  ; Clock_divider:clock_divider1|clock_out ; CLK         ; 0.000        ; 0.032      ; 0.458      ;
; 0.288 ; ADC_ram_shifter:adc_ram_shifter_1|data_a_2[76]       ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|ram_block1a56~porta_datain_reg14 ; Clock_divider:clock_divider1|clock_out ; CLK         ; 0.000        ; 0.032      ; 0.458      ;
; 0.288 ; ADC_ram_shifter:adc_ram_shifter_1|data_a_2[50]       ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|ram_block1a40~porta_datain_reg10 ; Clock_divider:clock_divider1|clock_out ; CLK         ; 0.000        ; 0.034      ; 0.460      ;
; 0.288 ; ADC_ram_shifter:adc_ram_shifter_1|data_a_2[46]       ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|ram_block1a40~porta_datain_reg6  ; Clock_divider:clock_divider1|clock_out ; CLK         ; 0.000        ; 0.034      ; 0.460      ;
; 0.288 ; ADC_ram_shifter:adc_ram_shifter_1|data_a_2[110]      ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|ram_block1a96~porta_datain_reg10 ; Clock_divider:clock_divider1|clock_out ; CLK         ; 0.000        ; 0.033      ; 0.459      ;
; 0.289 ; ADC_ram_shifter:adc_ram_shifter_1|data_a_1[96]       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|ram_block1a16~porta_datain_reg10 ; Clock_divider:clock_divider1|clock_out ; CLK         ; 0.000        ; 0.032      ; 0.459      ;
; 0.289 ; ADC_ram_shifter:adc_ram_shifter_1|data_b_1[88]       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|ram_block1a72~portb_datain_reg14 ; Clock_divider:clock_divider1|clock_out ; CLK         ; 0.000        ; 0.036      ; 0.463      ;
; 0.289 ; ADC_ram_shifter:adc_ram_shifter_1|data_b_2[15]       ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|ram_block1a0~portb_datain_reg15  ; Clock_divider:clock_divider1|clock_out ; CLK         ; 0.000        ; 0.036      ; 0.463      ;
; 0.289 ; ADC_ram_shifter:adc_ram_shifter_1|data_b_2[5]        ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|ram_block1a0~portb_datain_reg5   ; Clock_divider:clock_divider1|clock_out ; CLK         ; 0.000        ; 0.036      ; 0.463      ;
; 0.289 ; ADC_ram_shifter:adc_ram_shifter_1|data_a_2[95]       ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|ram_block1a72~porta_datain_reg17 ; Clock_divider:clock_divider1|clock_out ; CLK         ; 0.000        ; 0.032      ; 0.459      ;
; 0.289 ; ADC_ram_shifter:adc_ram_shifter_1|data_a_2[94]       ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|ram_block1a72~porta_datain_reg16 ; Clock_divider:clock_divider1|clock_out ; CLK         ; 0.000        ; 0.032      ; 0.459      ;
; 0.289 ; ADC_ram_shifter:adc_ram_shifter_1|data_a_2[49]       ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|ram_block1a40~porta_datain_reg9  ; Clock_divider:clock_divider1|clock_out ; CLK         ; 0.000        ; 0.034      ; 0.461      ;
; 0.289 ; ADC_ram_shifter:adc_ram_shifter_1|data_a_2[118]      ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|ram_block1a96~porta_datain_reg16 ; Clock_divider:clock_divider1|clock_out ; CLK         ; 0.000        ; 0.033      ; 0.460      ;
; 0.289 ; ADC_ram_shifter:adc_ram_shifter_1|data_a_2[97]       ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|ram_block1a96~porta_datain_reg1  ; Clock_divider:clock_divider1|clock_out ; CLK         ; 0.000        ; 0.033      ; 0.460      ;
; 0.290 ; ADC_ram_shifter:adc_ram_shifter_1|data_b_1[113]      ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|ram_block1a78~portb_datain_reg11 ; Clock_divider:clock_divider1|clock_out ; CLK         ; 0.000        ; 0.035      ; 0.463      ;
; 0.290 ; ADC_ram_shifter:adc_ram_shifter_1|data_b_1[112]      ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|ram_block1a78~portb_datain_reg10 ; Clock_divider:clock_divider1|clock_out ; CLK         ; 0.000        ; 0.035      ; 0.463      ;
; 0.290 ; ADC_ram_shifter:adc_ram_shifter_1|data_b_1[91]       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|ram_block1a16~portb_datain_reg7  ; Clock_divider:clock_divider1|clock_out ; CLK         ; 0.000        ; 0.035      ; 0.463      ;
; 0.290 ; ADC_ram_shifter:adc_ram_shifter_1|data_b_1[74]       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|ram_block1a72~portb_datain_reg2  ; Clock_divider:clock_divider1|clock_out ; CLK         ; 0.000        ; 0.036      ; 0.464      ;
; 0.290 ; ADC_ram_shifter:adc_ram_shifter_1|data_a_1[74]       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|ram_block1a72~porta_datain_reg2  ; Clock_divider:clock_divider1|clock_out ; CLK         ; 0.000        ; 0.033      ; 0.461      ;
; 0.290 ; ADC_ram_shifter:adc_ram_shifter_1|data_b_1[54]       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|ram_block1a0~portb_datain_reg16  ; Clock_divider:clock_divider1|clock_out ; CLK         ; 0.000        ; 0.035      ; 0.463      ;
; 0.290 ; ADC_ram_shifter:adc_ram_shifter_1|data_a_1[29]       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|ram_block1a20~porta_datain_reg7  ; Clock_divider:clock_divider1|clock_out ; CLK         ; 0.000        ; 0.031      ; 0.459      ;
; 0.290 ; ADC_ram_shifter:adc_ram_shifter_1|data_a_1[28]       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|ram_block1a20~porta_datain_reg6  ; Clock_divider:clock_divider1|clock_out ; CLK         ; 0.000        ; 0.031      ; 0.459      ;
; 0.290 ; ADC_ram_shifter:adc_ram_shifter_1|data_b_1[8]        ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|ram_block1a4~portb_datain_reg2   ; Clock_divider:clock_divider1|clock_out ; CLK         ; 0.000        ; 0.035      ; 0.463      ;
; 0.290 ; ADC_ram_shifter:adc_ram_shifter_1|data_a_2[28]       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|ram_block1a70~porta_datain_reg14 ; Clock_divider:clock_divider1|clock_out ; CLK         ; 0.000        ; 0.034      ; 0.462      ;
+-------+------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Clock_divider:clock_divider1|clock_out'                                                                                                                                                                                                                        ;
+-------+---------------------------------------------------------------------------------------------+-------------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                   ; To Node                                         ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------+-------------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; 0.215 ; ADC_Manager:ADC_Manager1|data_counts[0]                                                     ; ADC_Manager:ADC_Manager1|data_counts[0]         ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|data_done                                                          ; ADC_Manager:ADC_Manager1|data_done              ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|preambule_delay_done                                               ; ADC_Manager:ADC_Manager1|preambule_delay_done   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.367      ;
; 0.243 ; ADC_Manager:ADC_Manager1|counter[31]                                                        ; ADC_Manager:ADC_Manager1|counter[31]            ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; ADC_Manager:ADC_Manager1|data_counts[31]                                                    ; ADC_Manager:ADC_Manager1|data_counts[31]        ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.395      ;
; 0.319 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[83]  ; ADC_ram_shifter:adc_ram_shifter_1|data_b_2[91]  ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; -0.014     ; 0.457      ;
; 0.321 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[47]  ; ADC_ram_shifter:adc_ram_shifter_1|data_b_2[55]  ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; -0.015     ; 0.458      ;
; 0.321 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[65]  ; ADC_ram_shifter:adc_ram_shifter_1|data_b_2[73]  ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; -0.014     ; 0.459      ;
; 0.329 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[40]  ; ADC_ram_shifter:adc_ram_shifter_1|data_b_2[48]  ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; -0.015     ; 0.466      ;
; 0.330 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[61]  ; ADC_ram_shifter:adc_ram_shifter_1|data_b_2[69]  ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; -0.014     ; 0.468      ;
; 0.330 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[60]  ; ADC_ram_shifter:adc_ram_shifter_1|data_b_2[68]  ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; -0.014     ; 0.468      ;
; 0.331 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[46]  ; ADC_ram_shifter:adc_ram_shifter_1|data_b_2[54]  ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; -0.015     ; 0.468      ;
; 0.331 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[75]  ; ADC_ram_shifter:adc_ram_shifter_1|data_b_2[83]  ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; -0.014     ; 0.469      ;
; 0.332 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[18]  ; ADC_ram_shifter:adc_ram_shifter_1|data_b_2[26]  ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; -0.015     ; 0.469      ;
; 0.332 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[44]  ; ADC_ram_shifter:adc_ram_shifter_1|data_b_2[52]  ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; -0.015     ; 0.469      ;
; 0.332 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[56]  ; ADC_ram_shifter:adc_ram_shifter_1|data_b_2[64]  ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; -0.014     ; 0.470      ;
; 0.333 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[59]  ; ADC_ram_shifter:adc_ram_shifter_1|data_b_2[67]  ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; -0.014     ; 0.471      ;
; 0.334 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[33]  ; ADC_ram_shifter:adc_ram_shifter_1|data_a_2[41]  ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; -0.015     ; 0.471      ;
; 0.334 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[32]  ; ADC_ram_shifter:adc_ram_shifter_1|data_a_2[40]  ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; -0.015     ; 0.471      ;
; 0.335 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[35]  ; ADC_ram_shifter:adc_ram_shifter_1|data_a_2[43]  ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; -0.015     ; 0.472      ;
; 0.336 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[72]  ; ADC_ram_shifter:adc_ram_shifter_1|data_b_2[80]  ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; -0.014     ; 0.474      ;
; 0.336 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[80]  ; ADC_ram_shifter:adc_ram_shifter_1|data_a_2[88]  ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; -0.015     ; 0.473      ;
; 0.337 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[36]  ; ADC_ram_shifter:adc_ram_shifter_1|data_a_2[44]  ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; -0.015     ; 0.474      ;
; 0.337 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[17]  ; ADC_ram_shifter:adc_ram_shifter_1|data_a_2[25]  ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; -0.017     ; 0.472      ;
; 0.338 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[43]  ; ADC_ram_shifter:adc_ram_shifter_1|data_b_2[51]  ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; -0.015     ; 0.475      ;
; 0.338 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[104] ; ADC_ram_shifter:adc_ram_shifter_1|data_a_2[112] ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; -0.016     ; 0.474      ;
; 0.339 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[96]  ; ADC_ram_shifter:adc_ram_shifter_1|data_a_2[104] ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; -0.016     ; 0.475      ;
; 0.339 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[72]  ; ADC_ram_shifter:adc_ram_shifter_1|data_a_2[80]  ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; -0.015     ; 0.476      ;
; 0.339 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[19]  ; ADC_ram_shifter:adc_ram_shifter_1|data_a_2[27]  ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; -0.017     ; 0.474      ;
; 0.340 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[19]  ; ADC_ram_shifter:adc_ram_shifter_1|data_b_2[27]  ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; -0.015     ; 0.477      ;
; 0.340 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[75]  ; ADC_ram_shifter:adc_ram_shifter_1|data_a_2[83]  ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; -0.015     ; 0.477      ;
; 0.341 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[41]  ; ADC_ram_shifter:adc_ram_shifter_1|data_a_2[49]  ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; -0.017     ; 0.476      ;
; 0.341 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[73]  ; ADC_ram_shifter:adc_ram_shifter_1|data_a_2[81]  ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; -0.015     ; 0.478      ;
; 0.341 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[18]  ; ADC_ram_shifter:adc_ram_shifter_1|data_a_2[26]  ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; -0.017     ; 0.476      ;
; 0.342 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[43]  ; ADC_ram_shifter:adc_ram_shifter_1|data_a_2[51]  ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; -0.017     ; 0.477      ;
; 0.342 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[40]  ; ADC_ram_shifter:adc_ram_shifter_1|data_a_2[48]  ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; -0.017     ; 0.477      ;
; 0.355 ; ADC_Manager:ADC_Manager1|counter[0]                                                         ; ADC_Manager:ADC_Manager1|counter[0]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.507      ;
; 0.355 ; ADC_Manager:ADC_Manager1|counter[16]                                                        ; ADC_Manager:ADC_Manager1|counter[16]            ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.507      ;
; 0.355 ; ADC_Manager:ADC_Manager1|data_counts[16]                                                    ; ADC_Manager:ADC_Manager1|data_counts[16]        ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.507      ;
; 0.358 ; ADC_Manager:ADC_Manager1|data_counts[9]                                                     ; ADC_Manager:ADC_Manager1|data_counts[9]         ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; ADC_Manager:ADC_Manager1|data_counts[11]                                                    ; ADC_Manager:ADC_Manager1|data_counts[11]        ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; ADC_Manager:ADC_Manager1|counter[17]                                                        ; ADC_Manager:ADC_Manager1|counter[17]            ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; ADC_Manager:ADC_Manager1|data_counts[17]                                                    ; ADC_Manager:ADC_Manager1|data_counts[17]        ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; ADC_Manager:ADC_Manager1|counter[2]                                                         ; ADC_Manager:ADC_Manager1|counter[2]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; ADC_Manager:ADC_Manager1|counter[9]                                                         ; ADC_Manager:ADC_Manager1|counter[9]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; ADC_Manager:ADC_Manager1|counter[11]                                                        ; ADC_Manager:ADC_Manager1|counter[11]            ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; ADC_Manager:ADC_Manager1|counter[25]                                                        ; ADC_Manager:ADC_Manager1|counter[25]            ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; ADC_Manager:ADC_Manager1|counter[27]                                                        ; ADC_Manager:ADC_Manager1|counter[27]            ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; ADC_Manager:ADC_Manager1|data_counts[2]                                                     ; ADC_Manager:ADC_Manager1|data_counts[2]         ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; ADC_Manager:ADC_Manager1|data_counts[18]                                                    ; ADC_Manager:ADC_Manager1|data_counts[18]        ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; ADC_Manager:ADC_Manager1|data_counts[25]                                                    ; ADC_Manager:ADC_Manager1|data_counts[25]        ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; ADC_Manager:ADC_Manager1|data_counts[27]                                                    ; ADC_Manager:ADC_Manager1|data_counts[27]        ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; ADC_Manager:ADC_Manager1|counter[18]                                                        ; ADC_Manager:ADC_Manager1|counter[18]            ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; ADC_Manager:ADC_Manager1|counter[4]                                                         ; ADC_Manager:ADC_Manager1|counter[4]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|counter[7]                                                         ; ADC_Manager:ADC_Manager1|counter[7]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|counter[13]                                                        ; ADC_Manager:ADC_Manager1|counter[13]            ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|counter[14]                                                        ; ADC_Manager:ADC_Manager1|counter[14]            ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|counter[15]                                                        ; ADC_Manager:ADC_Manager1|counter[15]            ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|counter[20]                                                        ; ADC_Manager:ADC_Manager1|counter[20]            ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|counter[23]                                                        ; ADC_Manager:ADC_Manager1|counter[23]            ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|counter[29]                                                        ; ADC_Manager:ADC_Manager1|counter[29]            ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|counter[30]                                                        ; ADC_Manager:ADC_Manager1|counter[30]            ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|data_counts[4]                                                     ; ADC_Manager:ADC_Manager1|data_counts[4]         ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|data_counts[7]                                                     ; ADC_Manager:ADC_Manager1|data_counts[7]         ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|data_counts[20]                                                    ; ADC_Manager:ADC_Manager1|data_counts[20]        ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|data_counts[23]                                                    ; ADC_Manager:ADC_Manager1|data_counts[23]        ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|data_counts[29]                                                    ; ADC_Manager:ADC_Manager1|data_counts[29]        ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|data_counts[30]                                                    ; ADC_Manager:ADC_Manager1|data_counts[30]        ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; ADC_Manager:ADC_Manager1|counter[1]                                                         ; ADC_Manager:ADC_Manager1|counter[1]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.514      ;
; 0.365 ; ADC_Manager:ADC_Manager1|data_counts[13]                                                    ; ADC_Manager:ADC_Manager1|data_counts[13]        ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; ADC_Manager:ADC_Manager1|data_counts[14]                                                    ; ADC_Manager:ADC_Manager1|data_counts[14]        ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; ADC_Manager:ADC_Manager1|data_counts[15]                                                    ; ADC_Manager:ADC_Manager1|data_counts[15]        ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.517      ;
; 0.370 ; ADC_Manager:ADC_Manager1|data_done                                                          ; ADC_Manager:ADC_Manager1|data_counts[0]         ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; ADC_Manager:ADC_Manager1|counter[8]                                                         ; ADC_Manager:ADC_Manager1|counter[8]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; ADC_Manager:ADC_Manager1|counter[10]                                                        ; ADC_Manager:ADC_Manager1|counter[10]            ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; ADC_Manager:ADC_Manager1|counter[19]                                                        ; ADC_Manager:ADC_Manager1|counter[19]            ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; ADC_Manager:ADC_Manager1|counter[24]                                                        ; ADC_Manager:ADC_Manager1|counter[24]            ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; ADC_Manager:ADC_Manager1|counter[26]                                                        ; ADC_Manager:ADC_Manager1|counter[26]            ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; ADC_Manager:ADC_Manager1|data_counts[3]                                                     ; ADC_Manager:ADC_Manager1|data_counts[3]         ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; ADC_Manager:ADC_Manager1|data_counts[19]                                                    ; ADC_Manager:ADC_Manager1|data_counts[19]        ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; ADC_Manager:ADC_Manager1|data_counts[24]                                                    ; ADC_Manager:ADC_Manager1|data_counts[24]        ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; ADC_Manager:ADC_Manager1|data_counts[26]                                                    ; ADC_Manager:ADC_Manager1|data_counts[26]        ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; ADC_Manager:ADC_Manager1|counter[5]                                                         ; ADC_Manager:ADC_Manager1|counter[5]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; ADC_Manager:ADC_Manager1|counter[6]                                                         ; ADC_Manager:ADC_Manager1|counter[6]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; ADC_Manager:ADC_Manager1|counter[12]                                                        ; ADC_Manager:ADC_Manager1|counter[12]            ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; ADC_Manager:ADC_Manager1|counter[21]                                                        ; ADC_Manager:ADC_Manager1|counter[21]            ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; ADC_Manager:ADC_Manager1|counter[22]                                                        ; ADC_Manager:ADC_Manager1|counter[22]            ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; ADC_Manager:ADC_Manager1|counter[28]                                                        ; ADC_Manager:ADC_Manager1|counter[28]            ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; ADC_Manager:ADC_Manager1|data_counts[5]                                                     ; ADC_Manager:ADC_Manager1|data_counts[5]         ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; ADC_Manager:ADC_Manager1|data_counts[6]                                                     ; ADC_Manager:ADC_Manager1|data_counts[6]         ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; ADC_Manager:ADC_Manager1|data_counts[21]                                                    ; ADC_Manager:ADC_Manager1|data_counts[21]        ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; ADC_Manager:ADC_Manager1|data_counts[22]                                                    ; ADC_Manager:ADC_Manager1|data_counts[22]        ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; ADC_Manager:ADC_Manager1|data_counts[28]                                                    ; ADC_Manager:ADC_Manager1|data_counts[28]        ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; ADC_Manager:ADC_Manager1|data_counts[8]                                                     ; ADC_Manager:ADC_Manager1|data_counts[8]         ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.525      ;
; 0.373 ; ADC_Manager:ADC_Manager1|data_counts[12]                                                    ; ADC_Manager:ADC_Manager1|data_counts[12]        ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; ADC_Manager:ADC_Manager1|counter[3]                                                         ; ADC_Manager:ADC_Manager1|counter[3]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; ADC_Manager:ADC_Manager1|data_counts[10]                                                    ; ADC_Manager:ADC_Manager1|data_counts[10]        ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.526      ;
; 0.405 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[82]  ; ADC_ram_shifter:adc_ram_shifter_1|data_a_2[90]  ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; -0.015     ; 0.542      ;
; 0.407 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[46]  ; ADC_ram_shifter:adc_ram_shifter_1|data_a_2[54]  ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; -0.017     ; 0.542      ;
; 0.409 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[30]  ; ADC_ram_shifter:adc_ram_shifter_1|data_a_2[38]  ; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 0.000        ; -0.017     ; 0.544      ;
+-------+---------------------------------------------------------------------------------------------+-------------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLK'                                                                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[0]   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[0]   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[100] ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[100] ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[101] ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[101] ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[102] ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[102] ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[103] ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[103] ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[104] ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[104] ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[105] ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[105] ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[106] ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[106] ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[107] ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[107] ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[108] ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[108] ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[109] ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[109] ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[10]  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[10]  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[110] ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[110] ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[111] ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[111] ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[112] ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[112] ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[113] ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[113] ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[114] ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[114] ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[115] ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[115] ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[116] ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[116] ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[117] ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[117] ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[118] ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[118] ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[119] ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[119] ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[11]  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[11]  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[120] ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[120] ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[121] ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[121] ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[122] ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[122] ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[123] ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[123] ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[124] ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[124] ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[125] ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[125] ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[126] ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[126] ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[127] ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[127] ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[12]  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[12]  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[13]  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[13]  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[14]  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[14]  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[15]  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[15]  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[16]  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[16]  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[17]  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[17]  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[18]  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[18]  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[19]  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[19]  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[1]   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[1]   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[20]  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[20]  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[21]  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[21]  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[22]  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[22]  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[23]  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[23]  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[24]  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[24]  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[25]  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[25]  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[26]  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[26]  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[27]  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[27]  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[28]  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[28]  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[29]  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[29]  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Clock_divider:clock_divider1|clock_out'                                                                                   ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                  ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[10]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[10]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[11]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[11]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[12]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[12]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[13]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[13]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[14]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[14]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[15]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[15]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[16]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[16]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[17]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[17]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[18]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[18]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[19]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[19]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[20]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[20]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[21]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[21]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[22]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[22]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[23]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[23]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[24]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[24]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[25]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[25]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[26]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[26]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[27]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[27]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[28]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[28]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[29]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[29]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[30]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[30]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[31]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[31]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[7]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[8]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[8]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[9]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|counter[9]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|data_counts[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|data_counts[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|data_counts[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|data_counts[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|data_counts[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|data_counts[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|data_counts[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|data_counts[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|data_counts[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|data_counts[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|data_counts[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|data_counts[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|data_counts[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|data_counts[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|data_counts[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|data_counts[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|data_counts[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|data_counts[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|data_counts[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|data_counts[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|data_counts[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|data_counts[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|data_counts[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|data_counts[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|data_counts[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|data_counts[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|data_counts[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|data_counts[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|data_counts[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|data_counts[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|data_counts[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|data_counts[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|data_counts[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|data_counts[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|data_counts[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|data_counts[25] ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                               ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; Data Port  ; Clock Port                             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; ADC_IN[*]  ; Clock_divider:clock_divider1|clock_out ; 2.813 ; 2.813 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[0] ; Clock_divider:clock_divider1|clock_out ; 2.128 ; 2.128 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[1] ; Clock_divider:clock_divider1|clock_out ; 2.063 ; 2.063 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[2] ; Clock_divider:clock_divider1|clock_out ; 2.033 ; 2.033 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[3] ; Clock_divider:clock_divider1|clock_out ; 2.153 ; 2.153 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[4] ; Clock_divider:clock_divider1|clock_out ; 2.249 ; 2.249 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[5] ; Clock_divider:clock_divider1|clock_out ; 2.813 ; 2.813 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[6] ; Clock_divider:clock_divider1|clock_out ; 2.039 ; 2.039 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[7] ; Clock_divider:clock_divider1|clock_out ; 0.208 ; 0.208 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                  ;
+------------+----------------------------------------+--------+--------+------------+----------------------------------------+
; Data Port  ; Clock Port                             ; Rise   ; Fall   ; Clock Edge ; Clock Reference                        ;
+------------+----------------------------------------+--------+--------+------------+----------------------------------------+
; ADC_IN[*]  ; Clock_divider:clock_divider1|clock_out ; -0.088 ; -0.088 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[0] ; Clock_divider:clock_divider1|clock_out ; -2.008 ; -2.008 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[1] ; Clock_divider:clock_divider1|clock_out ; -1.943 ; -1.943 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[2] ; Clock_divider:clock_divider1|clock_out ; -1.913 ; -1.913 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[3] ; Clock_divider:clock_divider1|clock_out ; -2.033 ; -2.033 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[4] ; Clock_divider:clock_divider1|clock_out ; -2.129 ; -2.129 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[5] ; Clock_divider:clock_divider1|clock_out ; -2.693 ; -2.693 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[6] ; Clock_divider:clock_divider1|clock_out ; -1.919 ; -1.919 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[7] ; Clock_divider:clock_divider1|clock_out ; -0.088 ; -0.088 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
+------------+----------------------------------------+--------+--------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                       ;
+--------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; Data Port    ; Clock Port                             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+--------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; DATA_OUT[*]  ; CLK                                    ; 3.485 ; 3.485 ; Rise       ; CLK                                    ;
;  DATA_OUT[0] ; CLK                                    ; 3.439 ; 3.439 ; Rise       ; CLK                                    ;
;  DATA_OUT[1] ; CLK                                    ; 3.468 ; 3.468 ; Rise       ; CLK                                    ;
;  DATA_OUT[2] ; CLK                                    ; 3.485 ; 3.485 ; Rise       ; CLK                                    ;
;  DATA_OUT[3] ; CLK                                    ; 3.247 ; 3.247 ; Rise       ; CLK                                    ;
;  DATA_OUT[4] ; CLK                                    ; 3.260 ; 3.260 ; Rise       ; CLK                                    ;
;  DATA_OUT[5] ; CLK                                    ; 3.244 ; 3.244 ; Rise       ; CLK                                    ;
; SYNC         ; Clock_divider:clock_divider1|clock_out ; 1.777 ;       ; Rise       ; Clock_divider:clock_divider1|clock_out ;
; SYNC         ; Clock_divider:clock_divider1|clock_out ;       ; 1.777 ; Fall       ; Clock_divider:clock_divider1|clock_out ;
+--------------+----------------------------------------+-------+-------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                               ;
+--------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; Data Port    ; Clock Port                             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+--------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; DATA_OUT[*]  ; CLK                                    ; 3.244 ; 3.244 ; Rise       ; CLK                                    ;
;  DATA_OUT[0] ; CLK                                    ; 3.439 ; 3.439 ; Rise       ; CLK                                    ;
;  DATA_OUT[1] ; CLK                                    ; 3.468 ; 3.468 ; Rise       ; CLK                                    ;
;  DATA_OUT[2] ; CLK                                    ; 3.485 ; 3.485 ; Rise       ; CLK                                    ;
;  DATA_OUT[3] ; CLK                                    ; 3.247 ; 3.247 ; Rise       ; CLK                                    ;
;  DATA_OUT[4] ; CLK                                    ; 3.260 ; 3.260 ; Rise       ; CLK                                    ;
;  DATA_OUT[5] ; CLK                                    ; 3.244 ; 3.244 ; Rise       ; CLK                                    ;
; SYNC         ; Clock_divider:clock_divider1|clock_out ; 1.777 ;       ; Rise       ; Clock_divider:clock_divider1|clock_out ;
; SYNC         ; Clock_divider:clock_divider1|clock_out ;       ; 1.777 ; Fall       ; Clock_divider:clock_divider1|clock_out ;
+--------------+----------------------------------------+-------+-------+------------+----------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                     ;
+-----------------------------------------+------------+-------+----------+---------+---------------------+
; Clock                                   ; Setup      ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------------+------------+-------+----------+---------+---------------------+
; Worst-case Slack                        ; -32.922    ; 0.215 ; N/A      ; N/A     ; -2.567              ;
;  CLK                                    ; -32.922    ; 0.215 ; N/A      ; N/A     ; -2.567              ;
;  Clock_divider:clock_divider1|clock_out ; -5.872     ; 0.215 ; N/A      ; N/A     ; -0.742              ;
; Design-wide TNS                         ; -23223.047 ; 0.0   ; 0.0      ; 0.0     ; -11559.153          ;
;  CLK                                    ; -22608.798 ; 0.000 ; N/A      ; N/A     ; -10701.401          ;
;  Clock_divider:clock_divider1|clock_out ; -614.249   ; 0.000 ; N/A      ; N/A     ; -857.752            ;
+-----------------------------------------+------------+-------+----------+---------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                               ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; Data Port  ; Clock Port                             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; ADC_IN[*]  ; Clock_divider:clock_divider1|clock_out ; 5.991 ; 5.991 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[0] ; Clock_divider:clock_divider1|clock_out ; 4.110 ; 4.110 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[1] ; Clock_divider:clock_divider1|clock_out ; 3.826 ; 3.826 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[2] ; Clock_divider:clock_divider1|clock_out ; 3.775 ; 3.775 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[3] ; Clock_divider:clock_divider1|clock_out ; 4.162 ; 4.162 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[4] ; Clock_divider:clock_divider1|clock_out ; 4.365 ; 4.365 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[5] ; Clock_divider:clock_divider1|clock_out ; 5.991 ; 5.991 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[6] ; Clock_divider:clock_divider1|clock_out ; 3.777 ; 3.777 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[7] ; Clock_divider:clock_divider1|clock_out ; 1.006 ; 1.006 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                  ;
+------------+----------------------------------------+--------+--------+------------+----------------------------------------+
; Data Port  ; Clock Port                             ; Rise   ; Fall   ; Clock Edge ; Clock Reference                        ;
+------------+----------------------------------------+--------+--------+------------+----------------------------------------+
; ADC_IN[*]  ; Clock_divider:clock_divider1|clock_out ; -0.088 ; -0.088 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[0] ; Clock_divider:clock_divider1|clock_out ; -2.008 ; -2.008 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[1] ; Clock_divider:clock_divider1|clock_out ; -1.943 ; -1.943 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[2] ; Clock_divider:clock_divider1|clock_out ; -1.913 ; -1.913 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[3] ; Clock_divider:clock_divider1|clock_out ; -2.033 ; -2.033 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[4] ; Clock_divider:clock_divider1|clock_out ; -2.129 ; -2.129 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[5] ; Clock_divider:clock_divider1|clock_out ; -2.693 ; -2.693 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[6] ; Clock_divider:clock_divider1|clock_out ; -1.919 ; -1.919 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[7] ; Clock_divider:clock_divider1|clock_out ; -0.088 ; -0.088 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
+------------+----------------------------------------+--------+--------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                       ;
+--------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; Data Port    ; Clock Port                             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+--------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; DATA_OUT[*]  ; CLK                                    ; 7.356 ; 7.356 ; Rise       ; CLK                                    ;
;  DATA_OUT[0] ; CLK                                    ; 7.259 ; 7.259 ; Rise       ; CLK                                    ;
;  DATA_OUT[1] ; CLK                                    ; 7.281 ; 7.281 ; Rise       ; CLK                                    ;
;  DATA_OUT[2] ; CLK                                    ; 7.356 ; 7.356 ; Rise       ; CLK                                    ;
;  DATA_OUT[3] ; CLK                                    ; 6.801 ; 6.801 ; Rise       ; CLK                                    ;
;  DATA_OUT[4] ; CLK                                    ; 6.826 ; 6.826 ; Rise       ; CLK                                    ;
;  DATA_OUT[5] ; CLK                                    ; 6.789 ; 6.789 ; Rise       ; CLK                                    ;
; SYNC         ; Clock_divider:clock_divider1|clock_out ; 4.094 ;       ; Rise       ; Clock_divider:clock_divider1|clock_out ;
; SYNC         ; Clock_divider:clock_divider1|clock_out ;       ; 4.094 ; Fall       ; Clock_divider:clock_divider1|clock_out ;
+--------------+----------------------------------------+-------+-------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                               ;
+--------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; Data Port    ; Clock Port                             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+--------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; DATA_OUT[*]  ; CLK                                    ; 3.244 ; 3.244 ; Rise       ; CLK                                    ;
;  DATA_OUT[0] ; CLK                                    ; 3.439 ; 3.439 ; Rise       ; CLK                                    ;
;  DATA_OUT[1] ; CLK                                    ; 3.468 ; 3.468 ; Rise       ; CLK                                    ;
;  DATA_OUT[2] ; CLK                                    ; 3.485 ; 3.485 ; Rise       ; CLK                                    ;
;  DATA_OUT[3] ; CLK                                    ; 3.247 ; 3.247 ; Rise       ; CLK                                    ;
;  DATA_OUT[4] ; CLK                                    ; 3.260 ; 3.260 ; Rise       ; CLK                                    ;
;  DATA_OUT[5] ; CLK                                    ; 3.244 ; 3.244 ; Rise       ; CLK                                    ;
; SYNC         ; Clock_divider:clock_divider1|clock_out ; 1.777 ;       ; Rise       ; Clock_divider:clock_divider1|clock_out ;
; SYNC         ; Clock_divider:clock_divider1|clock_out ;       ; 1.777 ; Fall       ; Clock_divider:clock_divider1|clock_out ;
+--------------+----------------------------------------+-------+-------+------------+----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                 ;
+----------------------------------------+----------------------------------------+--------------+----------+----------+----------+
; From Clock                             ; To Clock                               ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------+----------------------------------------+--------------+----------+----------+----------+
; CLK                                    ; CLK                                    ; > 2147483647 ; 0        ; 0        ; 0        ;
; Clock_divider:clock_divider1|clock_out ; CLK                                    ; 763          ; 0        ; 0        ; 0        ;
; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 636          ; 0        ; 0        ; 0        ;
; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 3396         ; 0        ; 0        ; 0        ;
+----------------------------------------+----------------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                  ;
+----------------------------------------+----------------------------------------+--------------+----------+----------+----------+
; From Clock                             ; To Clock                               ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------+----------------------------------------+--------------+----------+----------+----------+
; CLK                                    ; CLK                                    ; > 2147483647 ; 0        ; 0        ; 0        ;
; Clock_divider:clock_divider1|clock_out ; CLK                                    ; 763          ; 0        ; 0        ; 0        ;
; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 636          ; 0        ; 0        ; 0        ;
; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 3396         ; 0        ; 0        ; 0        ;
+----------------------------------------+----------------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 8     ; 8    ;
; Unconstrained Input Port Paths  ; 8     ; 8    ;
; Unconstrained Output Ports      ; 7     ; 7    ;
; Unconstrained Output Port Paths ; 7     ; 7    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Jan 17 10:40:30 2023
Info: Command: quartus_sta Uni_Projektas -c Uni_Projektas
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Uni_Projektas.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
    Info (332105): create_clock -period 1.000 -name Clock_divider:clock_divider1|clock_out Clock_divider:clock_divider1|clock_out
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -32.922
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -32.922    -22608.798 CLK 
    Info (332119):    -5.872      -614.249 Clock_divider:clock_divider1|clock_out 
Info (332146): Worst-case hold slack is 0.396
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.396         0.000 Clock_divider:clock_divider1|clock_out 
    Info (332119):     0.499         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.567
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.567    -10701.401 CLK 
    Info (332119):    -0.742      -857.752 Clock_divider:clock_divider1|clock_out 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -9.387
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -9.387     -6664.554 CLK 
    Info (332119):    -1.287       -72.812 Clock_divider:clock_divider1|clock_out 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 CLK 
    Info (332119):     0.215         0.000 Clock_divider:clock_divider1|clock_out 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -8098.980 CLK 
    Info (332119):    -0.500      -578.000 Clock_divider:clock_divider1|clock_out 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4602 megabytes
    Info: Processing ended: Tue Jan 17 10:40:33 2023
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:01


