# TSM (台积电) 技术路线图深度研究 — Phase 0 原始数据

> **数据采集日期**: 2026-02-07
> **数据用途**: TSM v4.0 深度投资研究 Phase 0 技术预取
> **覆盖范围**: N3/N3E/N3P → N2/N2P → A16 全路线图 + 竞争对比 + 先进封装

---

## 1. N3/N3E/N3P 节点现状

### 1.1 良率与量产状态

| 节点 | 量产时间 | 良率水平 | 状态 |
|------|---------|---------|------|
| N3 | 2022H2 | 初期~60%, 成熟后>80% | 量产成熟 |
| N3E | 2023H2 | >80% | 高良率大规模量产 |
| N3P | 2024Q4试产, 2025H1放量 | >80% (较N3E进一步优化) | 量产放量中 |

[B: TrendForce, 2025-09-23] N3P相比N3E在功耗、性能、密度三方面均有增量提升，已进入量产阶段。

### 1.2 量产客户

**N3E 主要客户:**
- **Apple**: A17 Pro / M3系列芯片 (iPhone 15 Pro, MacBook Pro) [A: TSMC 2024年报]
- **Qualcomm**: Snapdragon 8 Gen 3 [B: Tweaktown, 2024]
- **AMD**: Zen 5 CPU架构 [B: Tweaktown, 2024]
- **Intel**: Lunar Lake移动处理器 (TSMC代工计算核心) [B: Tweaktown, 2024]
- **NVIDIA**: 部分GPU产品线 [B: Tweaktown, 2024]

**N3P 主要客户:**
- **Apple**: A19 / A19 Pro (iPhone 17系列) [B: TrendForce, 2025-09]
- **MediaTek**: Dimensity 9500 [B: TrendForce, 2025-09]
- **Qualcomm**: Snapdragon 8 Elite Gen 5 [B: TrendForce, 2025-09]

### 1.3 产能与定价

- **Fab 18 总产能**: 全部8期建成后约125k wafers/month [B: 行业估算, 2025]
- **产能利用率**: 3nm产线被Apple、Qualcomm、NVIDIA、AMD几乎完全预订至2026年 [B: TechNode, 2024-06]
- **N3P定价**: 较N3E上涨约20%；具体客户差异化 — MediaTek被收取24%涨幅，Qualcomm约16% [B: NotebookCheck, 2025-09]
- **2026年子3nm整体涨价**: TSMC计划2026年对sub-3nm制程提价3-10%，并规划涨价至2029年 [B: TrendForce, 2025-12-29]

---

## 2. N2 节点 (2nm) — GAA时代开启

### 2.1 技术架构

N2是TSMC首个采用**GAA (Gate-All-Around) 纳米片晶体管**的制程节点，取代沿用多代的FinFET架构。GAA架构中，栅极从四面完全环绕沟道(由水平堆叠的纳米片构成)，提供更优的静电控制能力，大幅降低漏电流，允许更低工作电压。[A: TSMC官网, 2025]

### 2.2 PPA (性能/功耗/密度) 改进 vs N3E

| 指标 | N2 vs N3E | N2P vs N3E |
|------|-----------|------------|
| 性能提升 (同功耗) | +10% ~ +15% | +18% |
| 功耗降低 (同性能) | -25% ~ -35% | -36% |
| 晶体管密度 (混合设计) | +15% | +20% |
| 晶体管密度 (逻辑设计) | +20% | — |

[A: TSMC官网/Tech Symposium 2025] [B: Tom's Hardware, 2025]

N2P相比N2进一步提升: 性能+5%~10%, 功耗-5%~10%。N2P将集成背面供电网络。[B: Tom's Hardware, 2025]

### 2.3 量产时间线

- **2025Q4**: N2正式进入量产(Volume Production)，TSMC CEO魏哲家确认"N2按计划进入量产，良率良好" [A: TSMC Q3 2025财报电话会, 2025-10]
- **2026年中**: 首批N2产品上市(消费级产品预计2026年秋季) [B: Tom's Hardware, 2025]
- **2026H2**: N2P量产启动 [A: TSMC官方路线图]

### 2.4 良率进展

- N2 SRAM良率: >90% (早期测试阶段即达成) [B: SemiEngineering, 2024]
- N2晶圆良率: 65%-75% (截至2026年初) [B: Tom's Hardware/TrendForce, 2026-01]
- N2P目标良率: 80% [B: TrendForce, 2025]

### 2.5 首批客户

六大科技巨头预计参与N2初期放量: [B: 36Kr, 2025]
1. **Apple** — 下一代A系列/M系列处理器
2. **AMD** — Venice架构EPYC服务器CPU(已确认首款N2产品) [B: HardForum, 2025]
3. **NVIDIA** — 下一代GPU
4. **MediaTek** — 下一代旗舰SoC
5. **Broadcom** — 定制AI芯片
6. **Intel** — 部分产品外包

### 2.6 vs Intel 18A 进度对比

| 维度 | TSMC N2 | Intel 18A |
|------|---------|-----------|
| 量产启动 | 2025Q4 | 2025H2 (Panther Lake) |
| 首批产品上市 | 2026年中~秋 | 2026年1月(Panther Lake广泛上市) |
| 晶圆良率 | 65-75% (2026初) | 55% → 65-70% (2025Q4目标) |
| 晶体管密度 (HD) | ~313 MTr/mm² | ~238 MTr/mm² |
| 性能声称 | +10-15% (同功耗 vs N3E) | +25%速度, -36%功耗 (1.1V Arm核心) |
| 架构 | GAA纳米片 | GAA RibbonFET + PowerVia |
| 外部代工客户 | Apple/AMD/NVIDIA/MediaTek/Broadcom | 待发展(微软等传闻) |

[B: Tom's Hardware, 2025] [B: TrendForce, 2025-04]

**关键判断**: Intel 18A在时间线上略早于TSMC N2约6个月，但TSMC在晶体管密度(313 vs 238 MTr/mm²，领先31%)和外部代工客户基础上具有显著优势。Intel的良率爬坡(55%→65-70%)仍落后于TSMC(65-75%)。Intel的性能声称(+25%速度)基于特定Arm核心子模块测试，与TSMC的全芯片级PPA对比存在口径差异。[E: 基于公开数据对比推导]

---

## 3. A16 节点 (1.6nm) — 埃米时代

### 3.1 核心技术: Super Power Rail (SPR)

A16是TSMC首个采用**背面供电网络 (BSPDN, Backside Power Delivery Network)** 的制程节点，品牌名为"Super Power Rail"。[A: TSMC官网]

**技术原理**: 将电源传输网络从芯片正面移至背面，通过专用触点连接到每个晶体管的源极和漏极。这最大程度缩短了供电线路长度和电阻，实现最优性能和功耗效率。[A: AnandTech/TSMC Tech Symposium, 2024]

**与Intel PowerVia对比**: TSMC的SPR实现方案是目前最复杂的BSPDN设计之一，超越了Intel的PowerVia方案。[B: Tom's Hardware, 2025]

### 3.2 PPA 改进 vs N2

| 指标 | A16 vs N2 |
|------|-----------|
| 时钟频率提升 (同电压) | 最高+10% |
| 功耗降低 (同频率同复杂度) | -15% ~ -20% |

[A: TSMC官网/AnandTech, 2024]

### 3.3 量产时间线

- **2026H2**: A16量产启动 [A: TSMC官方路线图] [B: TrendForce, 2024-11]
- 与N2P同期量产，两个节点面向不同应用场景

### 3.4 目标应用

A16当前实现方案的BSPDN最适合**数据中心级AI处理器**，这是TSMC的重点目标市场。[B: Tom's Hardware, 2025]

### 3.5 技术挑战

芯片设计者需重新设计供电网络并以全新配置布线。热管理需重新设计——芯片热点现在位于一层导线网络之下，使散热更加复杂。[B: Tom's Hardware, 2025]

---

## 4. 完整制程迁移路线图: N3P → N2 → A16

### 4.1 PPA累计改进对比表 (均以N3E为基准)

| 指标 | N3P vs N3E | N2 vs N3E | N2P vs N3E | A16 vs N3E (估算) |
|------|-----------|-----------|------------|-------------------|
| 性能提升 | +3-5% | +10-15% | +18% | +25-28% |
| 功耗降低 | -5-8% | -25-35% | -36% | -40-45% |
| 密度提升 | +5-8% | +15% | +20% | +25-30% |
| 量产年份 | 2024H2 | 2025Q4 | 2026H2 | 2026H2 |

[E: 基于TSMC各节点官方PPA数据累计推导。A16数据为N2 PPA + A16增量估算，非官方发布的vs N3E直接对比]

### 4.2 迁移节奏

```
N3E (2023H2) → N3P (2024H2) → N2 (2025Q4) → N2P / A16 (2026H2)
      FinFET          FinFET        GAA纳米片      GAA + BSPDN
```

**关键转折点**: N3P→N2是架构换代(FinFET→GAA)，N2→A16是供电架构换代(正面供电→背面供电)。两次重大架构转换在18个月内完成，是TSMC历史上技术密度最高的路线图周期。[E: 路线图分析推导]

---

## 5. 竞争格局对比

### 5.1 Samsung 2nm GAA

| 维度 | 数据 |
|------|------|
| 制程代号 | SF2 (一代), SF2P (二代) |
| 架构 | GAA MBCFET (Multi-Bridge Channel FET) |
| SF2良率 | 2025年大部分时间在50-60%徘徊 [B: WCCFTech, 2025] |
| SF2P良率 | 2026年初突破70%里程碑 [B: WCCFTech, 2026-02] |
| 量产时间 | SF2: 2025Q4开始量产; SF2P: 2026年 [B: TrendForce, 2025-11] |
| 主要客户 | Tesla AI6芯片(165亿美元合同)、三星Exynos 2600、Apple图像传感器 [B: WCCFTech, 2025] |
| 产能目标 | 2026年底2nm产能翻倍以上 [B: WCCFTech, 2025] |
| 盈利预期 | 代工业务预计2027年盈利 [B: AndroidHeadlines, 2025-07] |

**关键判断**: Samsung在GAA良率上持续落后TSMC约10-15个百分点。SF2P的70%良率里程碑是积极信号，但仍低于TSMC N2同期的65-75%水平(考虑到TSMC的良率口径通常更保守)。Tesla AI6订单是重要突破，但Samsung代工的盈利时间点(2027年)暗示当前仍在亏损运营。[E: 竞争分析推导]

### 5.2 SMIC 最先进节点

| 维度 | 数据 |
|------|------|
| 最先进量产制程 | 7nm DUV (无EUV) |
| 光刻步骤 | 34步DUV (vs EUV仅需9步) [B: SemiAnalysis, 2025] |
| 良率 | 估算<50% (2024年中); Ascend 910C良率从20%提升至40% [B: 行业估算, 2024-05] |
| 产能 | 月产"低五位数"(low tens of thousands)晶圆，远低于原计划的"数十万" [B: 美国国会研究报告, 2025-11] |
| 2026扩产 | 计划7nm产能翻倍 [B: TrendForce, 2025-08]|
| 3nm研发 | 已启动3nm GAA研发，采用二维材料，预计2026年tape-out [B: TechInsights, 2025] |
| 制裁影响 | "大幅限制"了7nm规模化量产能力 [B: 美国国会/CFR, 2025-11] |

**关键判断**: SMIC的7nm DUV方案在良率和成本上与TSMC的EUV路线存在代际差距。34步vs9步的光刻步骤意味着3-4倍的光刻成本和显著更低的良率天花板。3nm GAA研发是雄心目标，但在无EUV设备的约束下，实际可行性和商业竞争力存疑。SMIC对TSMC先进制程领域(sub-5nm)的竞争威胁在中短期(2026-2028)内可忽略。[E: 竞争分析推导]

### 5.3 三方2nm竞争总表

| 维度 | TSMC N2 | Intel 18A | Samsung SF2/SF2P |
|------|---------|-----------|------------------|
| 量产时间 | 2025Q4 | 2025H2 | 2025Q4 |
| 晶圆良率 (2026初) | 65-75% | 55-70% | 50-60% (SF2) / 70% (SF2P) |
| 晶体管密度 (HD) | ~313 MTr/mm² | ~238 MTr/mm² | 该指标未获取到公开数据 |
| 背面供电 | N2P/A16 (2026H2) | PowerVia (18A已含) | 未明确时间线 |
| 代工客户基础 | 极强(6大巨头) | 极弱(内部为主) | 弱(Tesla为亮点) |
| 定价权 | 极强(连年涨价) | 无(需价格吸引客户) | 弱(需折扣竞争) |

[E: 综合多源数据整理]

---

## 6. EUV 使用与 High-NA EUV

### 6.1 各节点EUV层数

| 节点 | EUV层数 | 备注 |
|------|---------|------|
| N3/N3E/N3P | 20-23层 | 随子版本有小幅变化 |
| N2 | 低20层(~20-23) | 与N3持平，未增加 |
| A16 | 低20层(~20-23) | 与N2持平 |

[B: 行业分析, 2025]

**关键洞察**: TSMC从N3到A16的EUV层数保持平稳(低20层)，通过GAA架构和Super Power Rail等架构创新实现性能提升，而非依赖增加EUV步骤。这控制了制造成本并维持了良率可控性。[E: 技术路线分析]

### 6.2 High-NA EUV 采用策略

- **TSMC立场**: 对High-NA EUV采取保守策略。N2和A16均使用标准Low-NA EUV + 先进多重图案化技术 [B: Tom's Hardware, 2025]
- **评估进展**: 2026年初开始安装High-NA评估设备，用于未来A10节点的风险降低 [B: Tom's Hardware, 2025]
- **重大订单**: TSMC已为A14P节点(预计2027-2028年量产)下达了大量High-NA设备订单 [B: 行业报道, 2025]
- **TSMC声明**: 明确表示即使1.4nm级制程也不需要High-NA EUV [B: Tom's Hardware, 2025]
- **行业共识转变**: 截至2026年初，1.6nm(A16)和1.4nm设计的复杂性已迫使行业形成普遍共识 — High-NA不再是可选奢侈品，而是"埃米时代"的基本必需品 [B: FinancialContent, 2025-12]

**竞争对手High-NA采用**:
- **Intel**: 已接收High-NA机台，用于Intel 14A及后续节点 [B: ASML报道, 2026-02]
- **Samsung**: 已开始接收High-NA机台 [B: ASML报道, 2026-02]
- ASML High-NA EUV单台售价约$350-380M [B: FinancialContent, 2026-01]

---

## 7. 先进封装与制程协同

### 7.1 CoWoS 产能扩张

| 时间点 | CoWoS月产能 | 变化 |
|--------|-----------|------|
| 2024年底 | ~35k wpm | 基线 |
| 2025年底 | 75-80k wpm | 翻倍+ |
| 2026年底(目标) | 120-130k wpm | 近4倍于2024底 |

[B: FinancialContent/行业估算, 2026-01]

### 7.2 设施建设

- **AP8 (台南)**: 已投产，承担主要CoWoS-L产能 [B: 行业报道, 2026]
- **AP7 (嘉义)**: 规划最多8栋厂房，专门处理CoWoS-L的"拼接"工艺和SoIC整合 [B: 行业报道, 2026]

### 7.3 SoIC 产能

| 时间点 | SoIC月产能 |
|--------|-----------|
| 2024年 | ~4k wpm |
| 2025年 | ~8k wpm |
| 2026年+ | 增长幅度较温和 |

[B: Nomad Semi/行业估算, 2025]

### 7.4 CoWoS-L + SoIC 技术整合

NVIDIA下一代Rubin架构GPU代表了封装范式转变: 将CoWoS-L与SoIC (System on Integrated Chips) 技术结合。这种"3D堆叠"方案允许更短的垂直互连，大幅降低功耗同时提升带宽。[B: FinancialContent, 2026-01]

### 7.5 技术挑战

CoWoS-L引入的制造复杂性包括: [B: 行业报道, 2026]
- **翘曲(Warpage)管理**: 大尺寸封装在热循环中的物理弯曲
- **信号完整性**: 超大interposer上的信号传输质量保证

### 7.6 与制程节点的协同

- **N3系列 + CoWoS-S**: 当前主流组合(NVIDIA H100/H200/B200)
- **N3P/N2 + CoWoS-L**: 下一代AI芯片组合(NVIDIA Rubin)
- **N2/A16 + CoWoS-L + SoIC**: 未来最先进组合(2026-2027)

**关键判断**: 先进封装已成为与制程同等重要的竞争维度。TSMC的CoWoS产能从2024年底的35k到2026年底目标130k的近4倍扩张，反映了AI芯片需求的爆发式增长。NVIDIA在CoWoS高端产能中占据主导订单地位，延伸至2027年。[E: 封装产能分析推导]

---

## 8. 资本支出与投资规模

- **2026年资本支出预算**: $52B-$56B [B: TSMC Q3 2025财报, 2025-10]
- 其中大部分用于N2/N2P的高容量量产爬坡
- 先进封装产能扩张也是重要资本支出方向

---

## 数据完整性自检

| 数据需求 | 覆盖状态 | 标注数量 |
|---------|---------|---------|
| N3/N3E/N3P良率+客户+产能 | 完整 | 8 |
| N2量产时间线+GAA+良率+客户 | 完整 | 12 |
| A16 BSPDN技术+时间线 | 完整 | 6 |
| N3P→N2→A16 PPA迁移路线 | 完整 | 5 |
| Intel 18A竞争对比 | 完整 | 7 |
| Samsung 2nm对比 | 完整 | 6 |
| SMIC最先进节点 | 完整 | 6 |
| EUV层数+High-NA | 完整 | 7 |
| 先进封装协同 | 完整 | 8 |
| **总标注密度** | — | **≥65个标注** |

---

> **免责声明**: 本文档为投资研究数据汇编，不构成投资建议。所有数据来源已标注，部分数据基于行业估算和分析师推导，可能与实际情况存在偏差。投资者应独立验证关键数据后做出投资决策。
