
#################################################################
# 时序分析报告 Fri Aug  2 16:25:33 2024
#################################################################
#  分析类型                               : 建立(setup)
#  分析/报告未加约束IO与寄存器之间路径    : No
#  分析/报告跨时钟域路径                  : No
#  分析/报告最小脉冲宽度检查              : No
#  分析中动态截断组合回路                 : No
#  报告物理层次中的的时序节点             : No
#  报告用户层次模块上的时序节点           : No
#  报告的最大路径数目                     : 10
#  每个检查点上报告的最大路径数目         : 1
#  从每个路径起始点可报告的最大路径数目   : 不限 
#################################################################

********************
* 路径 1
********************
时间余量 : 1351.5 ps
起点     : inst/TARGEXP0HTRANS1   [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : SRAM_nLB_MGIOL/TXDATA0 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
================================================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |         类型          |   位置   |                连线                | 扇出 |
================================================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |                       |          | N/A                                |      |
| clk_25M                         |   top   |      0 |       -- |     clock_latency     |          | clk_25M                            | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |          net          | PT79A    | clk_25M                            | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |       PADI_DEL        |          | clk_25M_c                          | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4826.3 |       -- |          net          | LPLL1    | clk_25M_c                          |      |
| --                              |   --    |     -- |       -- |          --           | --       | --                                 | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |   Tlat:0 |      CLKI2OP_DEL      |          | N/A                                |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5917.3 |   5917.3 |     clock_latency     |          | AHB_USR_CLK                        | 335  |
| inst/CIBCLK                     |   CM3   | 1096.4 |   7013.7 |          net          | CM3      | AHB_USR_CLK                        |      |
| --                              |   --    |     -- |       -- |          --           | --       | --                                 | --   |
| inst/TARGEXP0HTRANS1            |   CM3   |   1321 |   8334.7 | Tcq_TARGEXP0HTRANS[1] |          | TARGEXP0HTRANS[1]                  | 2    |
| ahb_sram1/reg_active/B6         | SLICEL  | 2635.9 |  10970.6 |          net          | R30C55M  | TARGEXP0HTRANS[1]                  |      |
| ahb_sram1/reg_active/B          | SLICEL  |   75.1 |  11045.7 |         Tilo          |          | ahb_sram1/n_1885_CE_AND_O_CE_AND_O | 26   |
| ahb_sram1/reg_rd_req/A1         | SLICEL  |  746.5 |  11792.3 |          net          | R30C57M  | ahb_sram1/n_1885_CE_AND_O_CE_AND_O |      |
| ahb_sram1/reg_rd_req/A          | SLICEL  |   75.1 |  11867.4 |         Tilo          |          | ahb_sram1/RDREQ                    | 9    |
| ahb_sram1/n_1758/C2             | SLICEL  |  372.7 |  12240.1 |          net          | R30C57L  | ahb_sram1/RDREQ                    |      |
| ahb_sram1/n_1758/C              | SLICEL  |   75.1 |  12315.2 |         Tilo          |          | _n_8424                            | 1    |
| ahb_sram1/n_1758/D4             | SLICEL  |  209.9 |  12525.1 |          net          | R30C57L  | _n_8424                            |      |
| ahb_sram1/n_1758/D              | SLICEL  |   75.1 |  12600.2 |         Tilo          |          | ahb_sram1/nxt_ce_n                 | 3    |
| ahb_sram1/reg_byte_mask[0]/B4   | SLICEL  | 1610.7 |  14210.9 |          net          | R32C81M  | ahb_sram1/nxt_ce_n                 |      |
| ahb_sram1/reg_byte_mask[0]/B    | SLICEL  |   75.1 |    14286 |         Tilo          |          | ahb_sram1/nxt_bs_n[0]              | 1    |
| SRAM_nLB_MGIOL/TXDATA0          | IOLOGIC | 1035.2 |  15321.2 |          net          | IOL_B82C | ahb_sram1/nxt_bs_n[0]              |      |
================================================================================================================================================
时钟路径延迟         = 7013.7     (Tclkp)
数据路径延迟         = 8307.5     (Tdatp)
     clock-to-q 延迟 = 1321 
        总的单元延迟 = 375.5 
        总的连线延迟 = 6611 
        逻辑级数     = 5 

[数据捕获路径]
=====================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      |   位置   |    连线     | 扇出 |
=====================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |           -- |               |          | N/A         |      |
| clk_25M                         |   top   |      0 |           -- | clock_latency |          | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |           -- |      net      | PT79A    | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |           -- |   PADI_DEL    |          | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4669.8 |           -- |      net      | LPLL1    | clk_25M_c   |      |
| --                              |   --    |     -- |           -- |      --       | --       | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |        10000 |  CLKI2OP_DEL  |          | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5760.8 |      15760.8 | clock_latency |          | AHB_USR_CLK | 335  |
| SRAM_nLB_MGIOL/CLK              | IOLOGIC | 1057.4 | Tcat:16818.2 |      net      | IOL_B82C | AHB_USR_CLK |      |
=====================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(DO_SET)
         = 16818.2    + 156.5      - 0          - 7013.7     - 8307.5     - 302        
         = 1351.5 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 2
********************
时间余量 : 1781.6 ps
起点     : ahb_lcd8080_inst1/addr[12]/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : DATA_8080[0]_MGIOL/CE         [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=================================================================================================================================================================
|                      节点                      |  单元   |  延迟  | 到达时间 |     类型      |   位置   |                     连线                     | 扇出 |
=================================================================================================================================================================
| CLOCK'clkbase                                  |   N/A   |      0 |       -- |               |          | N/A                                          |      |
| clk_25M                                        |   top   |      0 |       -- | clock_latency |          | clk_25M                                      | 1    |
| clk_25M/PAD#bidir_in                           |   PIO   |      0 |       -- |      net      | PT79A    | clk_25M                                      | 1    |
| clk_25M/PADDI                                  |   PIO   |   1091 |       -- |   PADI_DEL    |          | clk_25M_c                                    | 1    |
| PLL_inst1/PLLInst_0/CLKI                       | PLL_25K | 4826.3 |       -- |      net      | LPLL1    | clk_25M_c                                    |      |
| --                                             |   --    |     -- |       -- |      --       | --       | --                                           | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP                |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |          | N/A                                          |      |
| PLL_inst1/PLLInst_0/CLKOP                      | PLL_25K | 5917.3 |   5917.3 | clock_latency |          | AHB_USR_CLK                                  | 335  |
| ahb_lcd8080_inst1/addr[12]/CLK                 | SLICEL  | 1096.4 |   7013.7 |      net      | R22C42M  | AHB_USR_CLK                                  |      |
| --                                             |   --    |     -- |       -- |      --       | --       | --                                           | --   |
| ahb_lcd8080_inst1/addr[12]/AQ                  | SLICEL  |   30.5 |   7044.2 |     Tcko      |          | ahb_lcd8080_inst1/addr[12]                   | 1    |
| net_extracted_nHQX0/A4                         | SLICEL  | 1210.2 |   8254.5 |      net      | R21C42L  | ahb_lcd8080_inst1/addr[12]                   |      |
| net_extracted_nHQX0/BMUX                       | SLICEL  |    117 |   8371.5 |     Topab     |          | net_extracted_nHQX0                          | 14   |
| ahb_lcd8080_inst1/sta8080[2]/A2                | SLICEL  |  745.7 |   9117.1 |      net      | R20C41L  | net_extracted_nHQX0                          |      |
| ahb_lcd8080_inst1/sta8080[2]/AMUX              | SLICEL  |   88.9 |     9206 |     Topaa     |          | ahb_lcd8080_inst1/n_354                      | 2    |
| ahb_lcd8080_inst1/sta8080[2]/B1                | SLICEL  | 1019.8 |  10225.8 |      net      | R20C41L  | ahb_lcd8080_inst1/n_354                      |      |
| ahb_lcd8080_inst1/sta8080[2]/BMUX              | SLICEL  |   88.9 |  10314.7 |     Topbb     |          | net_extracted_nHQX59                         | 1    |
| ahb_lcd8080_inst1/_i_189/_i_0_decomp_nHQX18/D6 | SLICEL  |  418.7 |  10733.4 |      net      | R21C41M  | net_extracted_nHQX59                         |      |
| ahb_lcd8080_inst1/_i_189/_i_0_decomp_nHQX18/D  | SLICEL  |   75.1 |  10808.5 |     Tilo      |          | ahb_lcd8080_inst1/_i_189/_i_0_andor_decomp_1 | 1    |
| ahb_lcd8080_inst1/_i_189/_i_0_decomp_nHQX18/C5 | SLICEL  |    205 |  11013.5 |      net      | R21C41M  | ahb_lcd8080_inst1/_i_189/_i_0_andor_decomp_1 |      |
| ahb_lcd8080_inst1/_i_189/_i_0_decomp_nHQX18/C  | SLICEL  |   75.1 |  11088.6 |     Tilo      |          | ahb_lcd8080_inst1/sta8080_now[2]             | 19   |
| ahb_lcd8080_inst1/n_432/A4                     | SLICEL  | 1071.8 |  12160.4 |      net      | R21C44M  | ahb_lcd8080_inst1/sta8080_now[2]             |      |
| ahb_lcd8080_inst1/n_432/A                      | SLICEL  |   75.1 |  12235.5 |     Tilo      |          | ahb_lcd8080_inst1/n_432                      | 16   |
| DATA_8080[0]_MGIOL/CE                          | IOLOGIC | 2894.6 |  15130.2 |      net      | IOL_B76D | ahb_lcd8080_inst1/n_432                      |      |
=================================================================================================================================================================
时钟路径延迟         = 7013.7     (Tclkp)
数据路径延迟         = 8116.4     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 520.1 
        总的连线延迟 = 7565.8 
        逻辑级数     = 6 

[数据捕获路径]
=====================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      |   位置   |    连线     | 扇出 |
=====================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |           -- |               |          | N/A         |      |
| clk_25M                         |   top   |      0 |           -- | clock_latency |          | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |           -- |      net      | PT79A    | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |           -- |   PADI_DEL    |          | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4669.8 |           -- |      net      | LPLL1    | clk_25M_c   |      |
| --                              |   --    |     -- |           -- |      --       | --       | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |        10000 |  CLKI2OP_DEL  |          | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5760.8 |      15760.8 | clock_latency |          | AHB_USR_CLK | 335  |
| DATA_8080[0]_MGIOL/CLK          | IOLOGIC | 1057.4 | Tcat:16818.2 |      net      | IOL_B76D | AHB_USR_CLK |      |
=====================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(CE_SET)
         = 16818.2    + 156.5      - 0          - 7013.7     - 8116.4     - 63         
         = 1781.6 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 3
********************
时间余量 : 1881.8 ps
起点     : inst/TARGEXP0HTRANS1   [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : SRAM_nUB_MGIOL/TXDATA0 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
================================================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |         类型          |   位置   |                连线                | 扇出 |
================================================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |                       |          | N/A                                |      |
| clk_25M                         |   top   |      0 |       -- |     clock_latency     |          | clk_25M                            | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |          net          | PT79A    | clk_25M                            | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |       PADI_DEL        |          | clk_25M_c                          | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4826.3 |       -- |          net          | LPLL1    | clk_25M_c                          |      |
| --                              |   --    |     -- |       -- |          --           | --       | --                                 | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |   Tlat:0 |      CLKI2OP_DEL      |          | N/A                                |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5917.3 |   5917.3 |     clock_latency     |          | AHB_USR_CLK                        | 335  |
| inst/CIBCLK                     |   CM3   | 1096.4 |   7013.7 |          net          | CM3      | AHB_USR_CLK                        |      |
| --                              |   --    |     -- |       -- |          --           | --       | --                                 | --   |
| inst/TARGEXP0HTRANS1            |   CM3   |   1321 |   8334.7 | Tcq_TARGEXP0HTRANS[1] |          | TARGEXP0HTRANS[1]                  | 2    |
| ahb_sram1/reg_active/B6         | SLICEL  | 2635.9 |  10970.6 |          net          | R30C55M  | TARGEXP0HTRANS[1]                  |      |
| ahb_sram1/reg_active/B          | SLICEL  |   75.1 |  11045.7 |         Tilo          |          | ahb_sram1/n_1885_CE_AND_O_CE_AND_O | 26   |
| ahb_sram1/reg_rd_req/A1         | SLICEL  |  746.5 |  11792.3 |          net          | R30C57M  | ahb_sram1/n_1885_CE_AND_O_CE_AND_O |      |
| ahb_sram1/reg_rd_req/A          | SLICEL  |   75.1 |  11867.4 |         Tilo          |          | ahb_sram1/RDREQ                    | 9    |
| ahb_sram1/n_1758/C2             | SLICEL  |  372.7 |  12240.1 |          net          | R30C57L  | ahb_sram1/RDREQ                    |      |
| ahb_sram1/n_1758/C              | SLICEL  |   75.1 |  12315.2 |         Tilo          |          | _n_8424                            | 1    |
| ahb_sram1/n_1758/D4             | SLICEL  |  209.9 |  12525.1 |          net          | R30C57L  | _n_8424                            |      |
| ahb_sram1/n_1758/D              | SLICEL  |   75.1 |  12600.2 |         Tilo          |          | ahb_sram1/nxt_ce_n                 | 3    |
| ahb_sram1/reg_byte_mask[0]/D3   | SLICEL  | 1408.5 |  14008.7 |          net          | R32C81M  | ahb_sram1/nxt_ce_n                 |      |
| ahb_sram1/reg_byte_mask[0]/D    | SLICEL  |   75.1 |  14083.8 |         Tilo          |          | ahb_sram1/nxt_bs_n[1]              | 1    |
| SRAM_nUB_MGIOL/TXDATA0          | IOLOGIC |    707 |  14790.9 |          net          | IOL_B79D | ahb_sram1/nxt_bs_n[1]              |      |
================================================================================================================================================
时钟路径延迟         = 7013.7     (Tclkp)
数据路径延迟         = 7777.2     (Tdatp)
     clock-to-q 延迟 = 1321 
        总的单元延迟 = 375.5 
        总的连线延迟 = 6080.7 
        逻辑级数     = 5 

[数据捕获路径]
=====================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      |   位置   |    连线     | 扇出 |
=====================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |           -- |               |          | N/A         |      |
| clk_25M                         |   top   |      0 |           -- | clock_latency |          | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |           -- |      net      | PT79A    | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |           -- |   PADI_DEL    |          | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4669.8 |           -- |      net      | LPLL1    | clk_25M_c   |      |
| --                              |   --    |     -- |           -- |      --       | --       | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |        10000 |  CLKI2OP_DEL  |          | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5760.8 |      15760.8 | clock_latency |          | AHB_USR_CLK | 335  |
| SRAM_nUB_MGIOL/CLK              | IOLOGIC | 1057.4 | Tcat:16818.2 |      net      | IOL_B79D | AHB_USR_CLK |      |
=====================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(DO_SET)
         = 16818.2    + 156.5      - 0          - 7013.7     - 7777.2     - 302        
         = 1881.8 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 4
********************
时间余量 : 1898.6 ps
起点     : ahb_lcd8080_inst1/addr[12]/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : DATA_8080[3]_MGIOL/CE         [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=================================================================================================================================================================
|                      节点                      |  单元   |  延迟  | 到达时间 |     类型      |   位置   |                     连线                     | 扇出 |
=================================================================================================================================================================
| CLOCK'clkbase                                  |   N/A   |      0 |       -- |               |          | N/A                                          |      |
| clk_25M                                        |   top   |      0 |       -- | clock_latency |          | clk_25M                                      | 1    |
| clk_25M/PAD#bidir_in                           |   PIO   |      0 |       -- |      net      | PT79A    | clk_25M                                      | 1    |
| clk_25M/PADDI                                  |   PIO   |   1091 |       -- |   PADI_DEL    |          | clk_25M_c                                    | 1    |
| PLL_inst1/PLLInst_0/CLKI                       | PLL_25K | 4826.3 |       -- |      net      | LPLL1    | clk_25M_c                                    |      |
| --                                             |   --    |     -- |       -- |      --       | --       | --                                           | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP                |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |          | N/A                                          |      |
| PLL_inst1/PLLInst_0/CLKOP                      | PLL_25K | 5917.3 |   5917.3 | clock_latency |          | AHB_USR_CLK                                  | 335  |
| ahb_lcd8080_inst1/addr[12]/CLK                 | SLICEL  | 1096.4 |   7013.7 |      net      | R22C42M  | AHB_USR_CLK                                  |      |
| --                                             |   --    |     -- |       -- |      --       | --       | --                                           | --   |
| ahb_lcd8080_inst1/addr[12]/AQ                  | SLICEL  |   30.5 |   7044.2 |     Tcko      |          | ahb_lcd8080_inst1/addr[12]                   | 1    |
| net_extracted_nHQX0/A4                         | SLICEL  | 1210.2 |   8254.5 |      net      | R21C42L  | ahb_lcd8080_inst1/addr[12]                   |      |
| net_extracted_nHQX0/BMUX                       | SLICEL  |    117 |   8371.5 |     Topab     |          | net_extracted_nHQX0                          | 14   |
| ahb_lcd8080_inst1/sta8080[2]/A2                | SLICEL  |  745.7 |   9117.1 |      net      | R20C41L  | net_extracted_nHQX0                          |      |
| ahb_lcd8080_inst1/sta8080[2]/AMUX              | SLICEL  |   88.9 |     9206 |     Topaa     |          | ahb_lcd8080_inst1/n_354                      | 2    |
| ahb_lcd8080_inst1/sta8080[2]/B1                | SLICEL  | 1019.8 |  10225.8 |      net      | R20C41L  | ahb_lcd8080_inst1/n_354                      |      |
| ahb_lcd8080_inst1/sta8080[2]/BMUX              | SLICEL  |   88.9 |  10314.7 |     Topbb     |          | net_extracted_nHQX59                         | 1    |
| ahb_lcd8080_inst1/_i_189/_i_0_decomp_nHQX18/D6 | SLICEL  |  418.7 |  10733.4 |      net      | R21C41M  | net_extracted_nHQX59                         |      |
| ahb_lcd8080_inst1/_i_189/_i_0_decomp_nHQX18/D  | SLICEL  |   75.1 |  10808.5 |     Tilo      |          | ahb_lcd8080_inst1/_i_189/_i_0_andor_decomp_1 | 1    |
| ahb_lcd8080_inst1/_i_189/_i_0_decomp_nHQX18/C5 | SLICEL  |    205 |  11013.5 |      net      | R21C41M  | ahb_lcd8080_inst1/_i_189/_i_0_andor_decomp_1 |      |
| ahb_lcd8080_inst1/_i_189/_i_0_decomp_nHQX18/C  | SLICEL  |   75.1 |  11088.6 |     Tilo      |          | ahb_lcd8080_inst1/sta8080_now[2]             | 19   |
| ahb_lcd8080_inst1/n_432/A4                     | SLICEL  | 1071.8 |  12160.4 |      net      | R21C44M  | ahb_lcd8080_inst1/sta8080_now[2]             |      |
| ahb_lcd8080_inst1/n_432/A                      | SLICEL  |   75.1 |  12235.5 |     Tilo      |          | ahb_lcd8080_inst1/n_432                      | 16   |
| DATA_8080[3]_MGIOL/CE                          | IOLOGIC | 2777.6 |  15013.2 |      net      | IOL_B73B | ahb_lcd8080_inst1/n_432                      |      |
=================================================================================================================================================================
时钟路径延迟         = 7013.7     (Tclkp)
数据路径延迟         = 7999.4     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 520.1 
        总的连线延迟 = 7448.8 
        逻辑级数     = 6 

[数据捕获路径]
=====================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      |   位置   |    连线     | 扇出 |
=====================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |           -- |               |          | N/A         |      |
| clk_25M                         |   top   |      0 |           -- | clock_latency |          | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |           -- |      net      | PT79A    | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |           -- |   PADI_DEL    |          | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4669.8 |           -- |      net      | LPLL1    | clk_25M_c   |      |
| --                              |   --    |     -- |           -- |      --       | --       | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |        10000 |  CLKI2OP_DEL  |          | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5760.8 |      15760.8 | clock_latency |          | AHB_USR_CLK | 335  |
| DATA_8080[3]_MGIOL/CLK          | IOLOGIC | 1057.4 | Tcat:16818.2 |      net      | IOL_B73B | AHB_USR_CLK |      |
=====================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(CE_SET)
         = 16818.2    + 156.5      - 0          - 7013.7     - 7999.4     - 63         
         = 1898.6 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 5
********************
时间余量 : 1932.5 ps
起点     : ahb_lcd8080_inst1/addr[12]/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : DATA_8080[2]_MGIOL/CE         [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=================================================================================================================================================================
|                      节点                      |  单元   |  延迟  | 到达时间 |     类型      |   位置   |                     连线                     | 扇出 |
=================================================================================================================================================================
| CLOCK'clkbase                                  |   N/A   |      0 |       -- |               |          | N/A                                          |      |
| clk_25M                                        |   top   |      0 |       -- | clock_latency |          | clk_25M                                      | 1    |
| clk_25M/PAD#bidir_in                           |   PIO   |      0 |       -- |      net      | PT79A    | clk_25M                                      | 1    |
| clk_25M/PADDI                                  |   PIO   |   1091 |       -- |   PADI_DEL    |          | clk_25M_c                                    | 1    |
| PLL_inst1/PLLInst_0/CLKI                       | PLL_25K | 4826.3 |       -- |      net      | LPLL1    | clk_25M_c                                    |      |
| --                                             |   --    |     -- |       -- |      --       | --       | --                                           | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP                |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |          | N/A                                          |      |
| PLL_inst1/PLLInst_0/CLKOP                      | PLL_25K | 5917.3 |   5917.3 | clock_latency |          | AHB_USR_CLK                                  | 335  |
| ahb_lcd8080_inst1/addr[12]/CLK                 | SLICEL  | 1096.4 |   7013.7 |      net      | R22C42M  | AHB_USR_CLK                                  |      |
| --                                             |   --    |     -- |       -- |      --       | --       | --                                           | --   |
| ahb_lcd8080_inst1/addr[12]/AQ                  | SLICEL  |   30.5 |   7044.2 |     Tcko      |          | ahb_lcd8080_inst1/addr[12]                   | 1    |
| net_extracted_nHQX0/A4                         | SLICEL  | 1210.2 |   8254.5 |      net      | R21C42L  | ahb_lcd8080_inst1/addr[12]                   |      |
| net_extracted_nHQX0/BMUX                       | SLICEL  |    117 |   8371.5 |     Topab     |          | net_extracted_nHQX0                          | 14   |
| ahb_lcd8080_inst1/sta8080[2]/A2                | SLICEL  |  745.7 |   9117.1 |      net      | R20C41L  | net_extracted_nHQX0                          |      |
| ahb_lcd8080_inst1/sta8080[2]/AMUX              | SLICEL  |   88.9 |     9206 |     Topaa     |          | ahb_lcd8080_inst1/n_354                      | 2    |
| ahb_lcd8080_inst1/sta8080[2]/B1                | SLICEL  | 1019.8 |  10225.8 |      net      | R20C41L  | ahb_lcd8080_inst1/n_354                      |      |
| ahb_lcd8080_inst1/sta8080[2]/BMUX              | SLICEL  |   88.9 |  10314.7 |     Topbb     |          | net_extracted_nHQX59                         | 1    |
| ahb_lcd8080_inst1/_i_189/_i_0_decomp_nHQX18/D6 | SLICEL  |  418.7 |  10733.4 |      net      | R21C41M  | net_extracted_nHQX59                         |      |
| ahb_lcd8080_inst1/_i_189/_i_0_decomp_nHQX18/D  | SLICEL  |   75.1 |  10808.5 |     Tilo      |          | ahb_lcd8080_inst1/_i_189/_i_0_andor_decomp_1 | 1    |
| ahb_lcd8080_inst1/_i_189/_i_0_decomp_nHQX18/C5 | SLICEL  |    205 |  11013.5 |      net      | R21C41M  | ahb_lcd8080_inst1/_i_189/_i_0_andor_decomp_1 |      |
| ahb_lcd8080_inst1/_i_189/_i_0_decomp_nHQX18/C  | SLICEL  |   75.1 |  11088.6 |     Tilo      |          | ahb_lcd8080_inst1/sta8080_now[2]             | 19   |
| ahb_lcd8080_inst1/n_432/A4                     | SLICEL  | 1071.8 |  12160.4 |      net      | R21C44M  | ahb_lcd8080_inst1/sta8080_now[2]             |      |
| ahb_lcd8080_inst1/n_432/A                      | SLICEL  |   75.1 |  12235.5 |     Tilo      |          | ahb_lcd8080_inst1/n_432                      | 16   |
| DATA_8080[2]_MGIOL/CE                          | IOLOGIC | 2743.7 |  14979.3 |      net      | IOL_B76C | ahb_lcd8080_inst1/n_432                      |      |
=================================================================================================================================================================
时钟路径延迟         = 7013.7     (Tclkp)
数据路径延迟         = 7965.5     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 520.1 
        总的连线延迟 = 7414.9 
        逻辑级数     = 6 

[数据捕获路径]
=====================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      |   位置   |    连线     | 扇出 |
=====================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |           -- |               |          | N/A         |      |
| clk_25M                         |   top   |      0 |           -- | clock_latency |          | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |           -- |      net      | PT79A    | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |           -- |   PADI_DEL    |          | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4669.8 |           -- |      net      | LPLL1    | clk_25M_c   |      |
| --                              |   --    |     -- |           -- |      --       | --       | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |        10000 |  CLKI2OP_DEL  |          | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5760.8 |      15760.8 | clock_latency |          | AHB_USR_CLK | 335  |
| DATA_8080[2]_MGIOL/CLK          | IOLOGIC | 1057.4 | Tcat:16818.2 |      net      | IOL_B76C | AHB_USR_CLK |      |
=====================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(CE_SET)
         = 16818.2    + 156.5      - 0          - 7013.7     - 7965.5     - 63         
         = 1932.5 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 6
********************
时间余量 : 2007.3 ps
起点     : ahb_lcd8080_inst1/addr[12]/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : DATA_8080[4]_MGIOL/CE         [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=================================================================================================================================================================
|                      节点                      |  单元   |  延迟  | 到达时间 |     类型      |   位置   |                     连线                     | 扇出 |
=================================================================================================================================================================
| CLOCK'clkbase                                  |   N/A   |      0 |       -- |               |          | N/A                                          |      |
| clk_25M                                        |   top   |      0 |       -- | clock_latency |          | clk_25M                                      | 1    |
| clk_25M/PAD#bidir_in                           |   PIO   |      0 |       -- |      net      | PT79A    | clk_25M                                      | 1    |
| clk_25M/PADDI                                  |   PIO   |   1091 |       -- |   PADI_DEL    |          | clk_25M_c                                    | 1    |
| PLL_inst1/PLLInst_0/CLKI                       | PLL_25K | 4826.3 |       -- |      net      | LPLL1    | clk_25M_c                                    |      |
| --                                             |   --    |     -- |       -- |      --       | --       | --                                           | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP                |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |          | N/A                                          |      |
| PLL_inst1/PLLInst_0/CLKOP                      | PLL_25K | 5917.3 |   5917.3 | clock_latency |          | AHB_USR_CLK                                  | 335  |
| ahb_lcd8080_inst1/addr[12]/CLK                 | SLICEL  | 1096.4 |   7013.7 |      net      | R22C42M  | AHB_USR_CLK                                  |      |
| --                                             |   --    |     -- |       -- |      --       | --       | --                                           | --   |
| ahb_lcd8080_inst1/addr[12]/AQ                  | SLICEL  |   30.5 |   7044.2 |     Tcko      |          | ahb_lcd8080_inst1/addr[12]                   | 1    |
| net_extracted_nHQX0/A4                         | SLICEL  | 1210.2 |   8254.5 |      net      | R21C42L  | ahb_lcd8080_inst1/addr[12]                   |      |
| net_extracted_nHQX0/BMUX                       | SLICEL  |    117 |   8371.5 |     Topab     |          | net_extracted_nHQX0                          | 14   |
| ahb_lcd8080_inst1/sta8080[2]/A2                | SLICEL  |  745.7 |   9117.1 |      net      | R20C41L  | net_extracted_nHQX0                          |      |
| ahb_lcd8080_inst1/sta8080[2]/AMUX              | SLICEL  |   88.9 |     9206 |     Topaa     |          | ahb_lcd8080_inst1/n_354                      | 2    |
| ahb_lcd8080_inst1/sta8080[2]/B1                | SLICEL  | 1019.8 |  10225.8 |      net      | R20C41L  | ahb_lcd8080_inst1/n_354                      |      |
| ahb_lcd8080_inst1/sta8080[2]/BMUX              | SLICEL  |   88.9 |  10314.7 |     Topbb     |          | net_extracted_nHQX59                         | 1    |
| ahb_lcd8080_inst1/_i_189/_i_0_decomp_nHQX18/D6 | SLICEL  |  418.7 |  10733.4 |      net      | R21C41M  | net_extracted_nHQX59                         |      |
| ahb_lcd8080_inst1/_i_189/_i_0_decomp_nHQX18/D  | SLICEL  |   75.1 |  10808.5 |     Tilo      |          | ahb_lcd8080_inst1/_i_189/_i_0_andor_decomp_1 | 1    |
| ahb_lcd8080_inst1/_i_189/_i_0_decomp_nHQX18/C5 | SLICEL  |    205 |  11013.5 |      net      | R21C41M  | ahb_lcd8080_inst1/_i_189/_i_0_andor_decomp_1 |      |
| ahb_lcd8080_inst1/_i_189/_i_0_decomp_nHQX18/C  | SLICEL  |   75.1 |  11088.6 |     Tilo      |          | ahb_lcd8080_inst1/sta8080_now[2]             | 19   |
| ahb_lcd8080_inst1/n_432/A4                     | SLICEL  | 1071.8 |  12160.4 |      net      | R21C44M  | ahb_lcd8080_inst1/sta8080_now[2]             |      |
| ahb_lcd8080_inst1/n_432/A                      | SLICEL  |   75.1 |  12235.5 |     Tilo      |          | ahb_lcd8080_inst1/n_432                      | 16   |
| DATA_8080[4]_MGIOL/CE                          | IOLOGIC | 2668.8 |  14904.4 |      net      | IOL_B73D | ahb_lcd8080_inst1/n_432                      |      |
=================================================================================================================================================================
时钟路径延迟         = 7013.7     (Tclkp)
数据路径延迟         = 7890.7     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 520.1 
        总的连线延迟 = 7340.1 
        逻辑级数     = 6 

[数据捕获路径]
=====================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      |   位置   |    连线     | 扇出 |
=====================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |           -- |               |          | N/A         |      |
| clk_25M                         |   top   |      0 |           -- | clock_latency |          | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |           -- |      net      | PT79A    | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |           -- |   PADI_DEL    |          | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4669.8 |           -- |      net      | LPLL1    | clk_25M_c   |      |
| --                              |   --    |     -- |           -- |      --       | --       | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |        10000 |  CLKI2OP_DEL  |          | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5760.8 |      15760.8 | clock_latency |          | AHB_USR_CLK | 335  |
| DATA_8080[4]_MGIOL/CLK          | IOLOGIC | 1057.4 | Tcat:16818.2 |      net      | IOL_B73D | AHB_USR_CLK |      |
=====================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(CE_SET)
         = 16818.2    + 156.5      - 0          - 7013.7     - 7890.7     - 63         
         = 2007.3 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 7
********************
时间余量 : 2070.9 ps
起点     : inst/TARGEXP0HTRANS1   [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : SRAM_nOE_MGIOL/TXDATA0 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
================================================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |         类型          |   位置   |                连线                | 扇出 |
================================================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |                       |          | N/A                                |      |
| clk_25M                         |   top   |      0 |       -- |     clock_latency     |          | clk_25M                            | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |          net          | PT79A    | clk_25M                            | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |       PADI_DEL        |          | clk_25M_c                          | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4826.3 |       -- |          net          | LPLL1    | clk_25M_c                          |      |
| --                              |   --    |     -- |       -- |          --           | --       | --                                 | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |   Tlat:0 |      CLKI2OP_DEL      |          | N/A                                |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5917.3 |   5917.3 |     clock_latency     |          | AHB_USR_CLK                        | 335  |
| inst/CIBCLK                     |   CM3   | 1096.4 |   7013.7 |          net          | CM3      | AHB_USR_CLK                        |      |
| --                              |   --    |     -- |       -- |          --           | --       | --                                 | --   |
| inst/TARGEXP0HTRANS1            |   CM3   |   1321 |   8334.7 | Tcq_TARGEXP0HTRANS[1] |          | TARGEXP0HTRANS[1]                  | 2    |
| ahb_sram1/reg_active/B6         | SLICEL  | 2635.9 |  10970.6 |          net          | R30C55M  | TARGEXP0HTRANS[1]                  |      |
| ahb_sram1/reg_active/B          | SLICEL  |   75.1 |  11045.7 |         Tilo          |          | ahb_sram1/n_1885_CE_AND_O_CE_AND_O | 26   |
| ahb_sram1/reg_rd_req/A1         | SLICEL  |  746.5 |  11792.3 |          net          | R30C57M  | ahb_sram1/n_1885_CE_AND_O_CE_AND_O |      |
| ahb_sram1/reg_rd_req/A          | SLICEL  |   75.1 |  11867.4 |         Tilo          |          | ahb_sram1/RDREQ                    | 9    |
| ahb_sram1/n_1736/C3             | SLICEL  |  588.4 |  12455.8 |          net          | R29C56L  | ahb_sram1/RDREQ                    |      |
| ahb_sram1/n_1736/C              | SLICEL  |   75.1 |  12530.9 |         Tilo          |          | _n_8385                            | 1    |
| SRAM_nOE_MGIOL/TXDATA0          | IOLOGIC |   2071 |  14601.8 |          net          | IOL_B89C | _n_8385                            |      |
================================================================================================================================================
时钟路径延迟         = 7013.7     (Tclkp)
数据路径延迟         = 7588.1     (Tdatp)
     clock-to-q 延迟 = 1321 
        总的单元延迟 = 225.3 
        总的连线延迟 = 6041.8 
        逻辑级数     = 3 

[数据捕获路径]
=====================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      |   位置   |    连线     | 扇出 |
=====================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |           -- |               |          | N/A         |      |
| clk_25M                         |   top   |      0 |           -- | clock_latency |          | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |           -- |      net      | PT79A    | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |           -- |   PADI_DEL    |          | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4669.8 |           -- |      net      | LPLL1    | clk_25M_c   |      |
| --                              |   --    |     -- |           -- |      --       | --       | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |        10000 |  CLKI2OP_DEL  |          | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5760.8 |      15760.8 | clock_latency |          | AHB_USR_CLK | 335  |
| SRAM_nOE_MGIOL/CLK              | IOLOGIC | 1057.4 | Tcat:16818.2 |      net      | IOL_B89C | AHB_USR_CLK |      |
=====================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(DO_SET)
         = 16818.2    + 156.5      - 0          - 7013.7     - 7588.1     - 302        
         = 2070.9 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 8
********************
时间余量 : 2119.6 ps
起点     : ahb_lcd8080_inst1/addr[12]/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : DATA_8080[5]_MGIOL/CE         [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=================================================================================================================================================================
|                      节点                      |  单元   |  延迟  | 到达时间 |     类型      |   位置   |                     连线                     | 扇出 |
=================================================================================================================================================================
| CLOCK'clkbase                                  |   N/A   |      0 |       -- |               |          | N/A                                          |      |
| clk_25M                                        |   top   |      0 |       -- | clock_latency |          | clk_25M                                      | 1    |
| clk_25M/PAD#bidir_in                           |   PIO   |      0 |       -- |      net      | PT79A    | clk_25M                                      | 1    |
| clk_25M/PADDI                                  |   PIO   |   1091 |       -- |   PADI_DEL    |          | clk_25M_c                                    | 1    |
| PLL_inst1/PLLInst_0/CLKI                       | PLL_25K | 4826.3 |       -- |      net      | LPLL1    | clk_25M_c                                    |      |
| --                                             |   --    |     -- |       -- |      --       | --       | --                                           | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP                |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |          | N/A                                          |      |
| PLL_inst1/PLLInst_0/CLKOP                      | PLL_25K | 5917.3 |   5917.3 | clock_latency |          | AHB_USR_CLK                                  | 335  |
| ahb_lcd8080_inst1/addr[12]/CLK                 | SLICEL  | 1096.4 |   7013.7 |      net      | R22C42M  | AHB_USR_CLK                                  |      |
| --                                             |   --    |     -- |       -- |      --       | --       | --                                           | --   |
| ahb_lcd8080_inst1/addr[12]/AQ                  | SLICEL  |   30.5 |   7044.2 |     Tcko      |          | ahb_lcd8080_inst1/addr[12]                   | 1    |
| net_extracted_nHQX0/A4                         | SLICEL  | 1210.2 |   8254.5 |      net      | R21C42L  | ahb_lcd8080_inst1/addr[12]                   |      |
| net_extracted_nHQX0/BMUX                       | SLICEL  |    117 |   8371.5 |     Topab     |          | net_extracted_nHQX0                          | 14   |
| ahb_lcd8080_inst1/sta8080[2]/A2                | SLICEL  |  745.7 |   9117.1 |      net      | R20C41L  | net_extracted_nHQX0                          |      |
| ahb_lcd8080_inst1/sta8080[2]/AMUX              | SLICEL  |   88.9 |     9206 |     Topaa     |          | ahb_lcd8080_inst1/n_354                      | 2    |
| ahb_lcd8080_inst1/sta8080[2]/B1                | SLICEL  | 1019.8 |  10225.8 |      net      | R20C41L  | ahb_lcd8080_inst1/n_354                      |      |
| ahb_lcd8080_inst1/sta8080[2]/BMUX              | SLICEL  |   88.9 |  10314.7 |     Topbb     |          | net_extracted_nHQX59                         | 1    |
| ahb_lcd8080_inst1/_i_189/_i_0_decomp_nHQX18/D6 | SLICEL  |  418.7 |  10733.4 |      net      | R21C41M  | net_extracted_nHQX59                         |      |
| ahb_lcd8080_inst1/_i_189/_i_0_decomp_nHQX18/D  | SLICEL  |   75.1 |  10808.5 |     Tilo      |          | ahb_lcd8080_inst1/_i_189/_i_0_andor_decomp_1 | 1    |
| ahb_lcd8080_inst1/_i_189/_i_0_decomp_nHQX18/C5 | SLICEL  |    205 |  11013.5 |      net      | R21C41M  | ahb_lcd8080_inst1/_i_189/_i_0_andor_decomp_1 |      |
| ahb_lcd8080_inst1/_i_189/_i_0_decomp_nHQX18/C  | SLICEL  |   75.1 |  11088.6 |     Tilo      |          | ahb_lcd8080_inst1/sta8080_now[2]             | 19   |
| ahb_lcd8080_inst1/n_432/A4                     | SLICEL  | 1071.8 |  12160.4 |      net      | R21C44M  | ahb_lcd8080_inst1/sta8080_now[2]             |      |
| ahb_lcd8080_inst1/n_432/A                      | SLICEL  |   75.1 |  12235.5 |     Tilo      |          | ahb_lcd8080_inst1/n_432                      | 16   |
| DATA_8080[5]_MGIOL/CE                          | IOLOGIC | 2556.5 |  14792.1 |      net      | IOL_T49B | ahb_lcd8080_inst1/n_432                      |      |
=================================================================================================================================================================
时钟路径延迟         = 7013.7     (Tclkp)
数据路径延迟         = 7778.4     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 520.1 
        总的连线延迟 = 7227.8 
        逻辑级数     = 6 

[数据捕获路径]
=====================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      |   位置   |    连线     | 扇出 |
=====================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |           -- |               |          | N/A         |      |
| clk_25M                         |   top   |      0 |           -- | clock_latency |          | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |           -- |      net      | PT79A    | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |           -- |   PADI_DEL    |          | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4669.8 |           -- |      net      | LPLL1    | clk_25M_c   |      |
| --                              |   --    |     -- |           -- |      --       | --       | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |        10000 |  CLKI2OP_DEL  |          | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5760.8 |      15760.8 | clock_latency |          | AHB_USR_CLK | 335  |
| DATA_8080[5]_MGIOL/CLK          | IOLOGIC | 1057.4 | Tcat:16818.2 |      net      | IOL_T49B | AHB_USR_CLK |      |
=====================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(CE_SET)
         = 16818.2    + 156.5      - 0          - 7013.7     - 7778.4     - 63         
         = 2119.6 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 9
********************
时间余量 : 2270.5 ps
起点     : ahb_lcd8080_inst1/addr[12]/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : DATA_8080[7]_MGIOL/CE         [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=================================================================================================================================================================
|                      节点                      |  单元   |  延迟  | 到达时间 |     类型      |   位置   |                     连线                     | 扇出 |
=================================================================================================================================================================
| CLOCK'clkbase                                  |   N/A   |      0 |       -- |               |          | N/A                                          |      |
| clk_25M                                        |   top   |      0 |       -- | clock_latency |          | clk_25M                                      | 1    |
| clk_25M/PAD#bidir_in                           |   PIO   |      0 |       -- |      net      | PT79A    | clk_25M                                      | 1    |
| clk_25M/PADDI                                  |   PIO   |   1091 |       -- |   PADI_DEL    |          | clk_25M_c                                    | 1    |
| PLL_inst1/PLLInst_0/CLKI                       | PLL_25K | 4826.3 |       -- |      net      | LPLL1    | clk_25M_c                                    |      |
| --                                             |   --    |     -- |       -- |      --       | --       | --                                           | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP                |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |          | N/A                                          |      |
| PLL_inst1/PLLInst_0/CLKOP                      | PLL_25K | 5917.3 |   5917.3 | clock_latency |          | AHB_USR_CLK                                  | 335  |
| ahb_lcd8080_inst1/addr[12]/CLK                 | SLICEL  | 1096.4 |   7013.7 |      net      | R22C42M  | AHB_USR_CLK                                  |      |
| --                                             |   --    |     -- |       -- |      --       | --       | --                                           | --   |
| ahb_lcd8080_inst1/addr[12]/AQ                  | SLICEL  |   30.5 |   7044.2 |     Tcko      |          | ahb_lcd8080_inst1/addr[12]                   | 1    |
| net_extracted_nHQX0/A4                         | SLICEL  | 1210.2 |   8254.5 |      net      | R21C42L  | ahb_lcd8080_inst1/addr[12]                   |      |
| net_extracted_nHQX0/BMUX                       | SLICEL  |    117 |   8371.5 |     Topab     |          | net_extracted_nHQX0                          | 14   |
| ahb_lcd8080_inst1/sta8080[2]/A2                | SLICEL  |  745.7 |   9117.1 |      net      | R20C41L  | net_extracted_nHQX0                          |      |
| ahb_lcd8080_inst1/sta8080[2]/AMUX              | SLICEL  |   88.9 |     9206 |     Topaa     |          | ahb_lcd8080_inst1/n_354                      | 2    |
| ahb_lcd8080_inst1/sta8080[2]/B1                | SLICEL  | 1019.8 |  10225.8 |      net      | R20C41L  | ahb_lcd8080_inst1/n_354                      |      |
| ahb_lcd8080_inst1/sta8080[2]/BMUX              | SLICEL  |   88.9 |  10314.7 |     Topbb     |          | net_extracted_nHQX59                         | 1    |
| ahb_lcd8080_inst1/_i_189/_i_0_decomp_nHQX18/D6 | SLICEL  |  418.7 |  10733.4 |      net      | R21C41M  | net_extracted_nHQX59                         |      |
| ahb_lcd8080_inst1/_i_189/_i_0_decomp_nHQX18/D  | SLICEL  |   75.1 |  10808.5 |     Tilo      |          | ahb_lcd8080_inst1/_i_189/_i_0_andor_decomp_1 | 1    |
| ahb_lcd8080_inst1/_i_189/_i_0_decomp_nHQX18/C5 | SLICEL  |    205 |  11013.5 |      net      | R21C41M  | ahb_lcd8080_inst1/_i_189/_i_0_andor_decomp_1 |      |
| ahb_lcd8080_inst1/_i_189/_i_0_decomp_nHQX18/C  | SLICEL  |   75.1 |  11088.6 |     Tilo      |          | ahb_lcd8080_inst1/sta8080_now[2]             | 19   |
| ahb_lcd8080_inst1/n_432/A4                     | SLICEL  | 1071.8 |  12160.4 |      net      | R21C44M  | ahb_lcd8080_inst1/sta8080_now[2]             |      |
| ahb_lcd8080_inst1/n_432/A                      | SLICEL  |   75.1 |  12235.5 |     Tilo      |          | ahb_lcd8080_inst1/n_432                      | 16   |
| DATA_8080[7]_MGIOL/CE                          | IOLOGIC | 2405.6 |  14641.2 |      net      | IOL_T49A | ahb_lcd8080_inst1/n_432                      |      |
=================================================================================================================================================================
时钟路径延迟         = 7013.7     (Tclkp)
数据路径延迟         = 7627.5     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 520.1 
        总的连线延迟 = 7076.9 
        逻辑级数     = 6 

[数据捕获路径]
=====================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      |   位置   |    连线     | 扇出 |
=====================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |           -- |               |          | N/A         |      |
| clk_25M                         |   top   |      0 |           -- | clock_latency |          | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |           -- |      net      | PT79A    | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |           -- |   PADI_DEL    |          | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4669.8 |           -- |      net      | LPLL1    | clk_25M_c   |      |
| --                              |   --    |     -- |           -- |      --       | --       | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |        10000 |  CLKI2OP_DEL  |          | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5760.8 |      15760.8 | clock_latency |          | AHB_USR_CLK | 335  |
| DATA_8080[7]_MGIOL/CLK          | IOLOGIC | 1057.4 | Tcat:16818.2 |      net      | IOL_T49A | AHB_USR_CLK |      |
=====================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(CE_SET)
         = 16818.2    + 156.5      - 0          - 7013.7     - 7627.5     - 63         
         = 2270.5 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 10
********************
时间余量 : 2291.5 ps
起点     : ahb_lcd8080_inst1/addr[12]/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : DATA_8080[13]_MGIOL/CE        [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=================================================================================================================================================================
|                      节点                      |  单元   |  延迟  | 到达时间 |     类型      |   位置   |                     连线                     | 扇出 |
=================================================================================================================================================================
| CLOCK'clkbase                                  |   N/A   |      0 |       -- |               |          | N/A                                          |      |
| clk_25M                                        |   top   |      0 |       -- | clock_latency |          | clk_25M                                      | 1    |
| clk_25M/PAD#bidir_in                           |   PIO   |      0 |       -- |      net      | PT79A    | clk_25M                                      | 1    |
| clk_25M/PADDI                                  |   PIO   |   1091 |       -- |   PADI_DEL    |          | clk_25M_c                                    | 1    |
| PLL_inst1/PLLInst_0/CLKI                       | PLL_25K | 4826.3 |       -- |      net      | LPLL1    | clk_25M_c                                    |      |
| --                                             |   --    |     -- |       -- |      --       | --       | --                                           | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP                |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |          | N/A                                          |      |
| PLL_inst1/PLLInst_0/CLKOP                      | PLL_25K | 5917.3 |   5917.3 | clock_latency |          | AHB_USR_CLK                                  | 335  |
| ahb_lcd8080_inst1/addr[12]/CLK                 | SLICEL  | 1096.4 |   7013.7 |      net      | R22C42M  | AHB_USR_CLK                                  |      |
| --                                             |   --    |     -- |       -- |      --       | --       | --                                           | --   |
| ahb_lcd8080_inst1/addr[12]/AQ                  | SLICEL  |   30.5 |   7044.2 |     Tcko      |          | ahb_lcd8080_inst1/addr[12]                   | 1    |
| net_extracted_nHQX0/A4                         | SLICEL  | 1210.2 |   8254.5 |      net      | R21C42L  | ahb_lcd8080_inst1/addr[12]                   |      |
| net_extracted_nHQX0/BMUX                       | SLICEL  |    117 |   8371.5 |     Topab     |          | net_extracted_nHQX0                          | 14   |
| ahb_lcd8080_inst1/sta8080[2]/A2                | SLICEL  |  745.7 |   9117.1 |      net      | R20C41L  | net_extracted_nHQX0                          |      |
| ahb_lcd8080_inst1/sta8080[2]/AMUX              | SLICEL  |   88.9 |     9206 |     Topaa     |          | ahb_lcd8080_inst1/n_354                      | 2    |
| ahb_lcd8080_inst1/sta8080[2]/B1                | SLICEL  | 1019.8 |  10225.8 |      net      | R20C41L  | ahb_lcd8080_inst1/n_354                      |      |
| ahb_lcd8080_inst1/sta8080[2]/BMUX              | SLICEL  |   88.9 |  10314.7 |     Topbb     |          | net_extracted_nHQX59                         | 1    |
| ahb_lcd8080_inst1/_i_189/_i_0_decomp_nHQX18/D6 | SLICEL  |  418.7 |  10733.4 |      net      | R21C41M  | net_extracted_nHQX59                         |      |
| ahb_lcd8080_inst1/_i_189/_i_0_decomp_nHQX18/D  | SLICEL  |   75.1 |  10808.5 |     Tilo      |          | ahb_lcd8080_inst1/_i_189/_i_0_andor_decomp_1 | 1    |
| ahb_lcd8080_inst1/_i_189/_i_0_decomp_nHQX18/C5 | SLICEL  |    205 |  11013.5 |      net      | R21C41M  | ahb_lcd8080_inst1/_i_189/_i_0_andor_decomp_1 |      |
| ahb_lcd8080_inst1/_i_189/_i_0_decomp_nHQX18/C  | SLICEL  |   75.1 |  11088.6 |     Tilo      |          | ahb_lcd8080_inst1/sta8080_now[2]             | 19   |
| ahb_lcd8080_inst1/n_432/A4                     | SLICEL  | 1071.8 |  12160.4 |      net      | R21C44M  | ahb_lcd8080_inst1/sta8080_now[2]             |      |
| ahb_lcd8080_inst1/n_432/A                      | SLICEL  |   75.1 |  12235.5 |     Tilo      |          | ahb_lcd8080_inst1/n_432                      | 16   |
| DATA_8080[13]_MGIOL/CE                         | IOLOGIC | 2384.7 |  14620.2 |      net      | IOL_T52B | ahb_lcd8080_inst1/n_432                      |      |
=================================================================================================================================================================
时钟路径延迟         = 7013.7     (Tclkp)
数据路径延迟         = 7606.5     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 520.1 
        总的连线延迟 = 7055.9 
        逻辑级数     = 6 

[数据捕获路径]
=====================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      |   位置   |    连线     | 扇出 |
=====================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |           -- |               |          | N/A         |      |
| clk_25M                         |   top   |      0 |           -- | clock_latency |          | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |           -- |      net      | PT79A    | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |           -- |   PADI_DEL    |          | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4669.8 |           -- |      net      | LPLL1    | clk_25M_c   |      |
| --                              |   --    |     -- |           -- |      --       | --       | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |        10000 |  CLKI2OP_DEL  |          | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5760.8 |      15760.8 | clock_latency |          | AHB_USR_CLK | 335  |
| DATA_8080[13]_MGIOL/CLK         | IOLOGIC | 1057.4 | Tcat:16818.2 |      net      | IOL_T52B | AHB_USR_CLK |      |
=====================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(CE_SET)
         = 16818.2    + 156.5      - 0          - 7013.7     - 7606.5     - 63         
         = 2291.5 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


#################################################################
# 时序分析报告 Fri Aug  2 16:25:33 2024
#################################################################
#  分析类型                               : 保持(hold)
#  分析/报告未加约束IO与寄存器之间路径    : No
#  分析/报告跨时钟域路径                  : No
#  分析/报告最小脉冲宽度检查              : No
#  分析中动态截断组合回路                 : No
#  报告物理层次中的的时序节点             : No
#  报告用户层次模块上的时序节点           : No
#  报告的最大路径数目                     : 10
#  每个检查点上报告的最大路径数目         : 1
#  从每个路径起始点可报告的最大路径数目   : 不限 
#################################################################

********************
* 路径 1
********************
时间余量 : 325.9 ps
起点     : ahb_uart1/TX_shift_reg[8]/DQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : ahb_uart1/TX_shift_reg[8]/C3 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
==============================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |           连线            | 扇出 |
==============================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |               |         | N/A                       |      |
| clk_25M                         |   top   |      0 |       -- | clock_latency |         | clk_25M                   | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M                   | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c                 | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4669.8 |       -- |      net      | LPLL1   | clk_25M_c                 |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                        | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                       |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5760.8 |   5760.8 | clock_latency |         | AHB_USR_CLK               | 335  |
| ahb_uart1/TX_shift_reg[8]/CLK   | SLICEL  | 1057.4 |   6818.2 |      net      | R25C42L | AHB_USR_CLK               |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                        | --   |
| ahb_uart1/TX_shift_reg[8]/DQ    | SLICEL  |   30.5 |   6848.7 |     Tcko      |         | ahb_uart1/TX_shift_reg[6] | 1    |
| ahb_uart1/TX_shift_reg[8]/C3    | SLICEL  |  216.6 |   7065.3 |      net      | R25C42L | ahb_uart1/TX_shift_reg[6] |      |
==============================================================================================================================
时钟路径延迟         = 6818.2     (Tclkp)
数据路径延迟         = 247.1      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 216.6 
        逻辑级数     = 0 

[数据捕获路径]
===================================================================================================================
|              节点               |  单元   |  延迟  |  到达时间   |     类型      |  位置   |    连线     | 扇出 |
===================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |          -- |               |         | N/A         |      |
| clk_25M                         |   top   |      0 |          -- | clock_latency |         | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |          -- |      net      | PT79A   | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |          -- |   PADI_DEL    |         | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4826.3 |          -- |      net      | LPLL1   | clk_25M_c   |      |
| --                              |   --    |     -- |          -- |      --       | --      | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |           0 |  CLKI2OP_DEL  |         | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5917.3 |      5917.3 | clock_latency |         | AHB_USR_CLK | 335  |
| ahb_uart1/TX_shift_reg[8]/CLK   | SLICEL  | 1096.4 | Tcat:7013.7 |      net      | R25C42L | AHB_USR_CLK |      |
===================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 156.5      + 6818.2     + 247.1      - 7013.7     - -117.8     
         = 325.9 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 2
********************
时间余量 : 325.9 ps
起点     : ahb_uart1/TX_shift_reg[4]/DQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : ahb_uart1/TX_shift_reg[4]/C3 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
==============================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |           连线            | 扇出 |
==============================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |               |         | N/A                       |      |
| clk_25M                         |   top   |      0 |       -- | clock_latency |         | clk_25M                   | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M                   | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c                 | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4669.8 |       -- |      net      | LPLL1   | clk_25M_c                 |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                        | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                       |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5760.8 |   5760.8 | clock_latency |         | AHB_USR_CLK               | 335  |
| ahb_uart1/TX_shift_reg[4]/CLK   | SLICEL  | 1057.4 |   6818.2 |      net      | R19C50L | AHB_USR_CLK               |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                        | --   |
| ahb_uart1/TX_shift_reg[4]/DQ    | SLICEL  |   30.5 |   6848.7 |     Tcko      |         | ahb_uart1/TX_shift_reg[3] | 1    |
| ahb_uart1/TX_shift_reg[4]/C3    | SLICEL  |  216.6 |   7065.3 |      net      | R19C50L | ahb_uart1/TX_shift_reg[3] |      |
==============================================================================================================================
时钟路径延迟         = 6818.2     (Tclkp)
数据路径延迟         = 247.1      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 216.6 
        逻辑级数     = 0 

[数据捕获路径]
===================================================================================================================
|              节点               |  单元   |  延迟  |  到达时间   |     类型      |  位置   |    连线     | 扇出 |
===================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |          -- |               |         | N/A         |      |
| clk_25M                         |   top   |      0 |          -- | clock_latency |         | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |          -- |      net      | PT79A   | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |          -- |   PADI_DEL    |         | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4826.3 |          -- |      net      | LPLL1   | clk_25M_c   |      |
| --                              |   --    |     -- |          -- |      --       | --      | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |           0 |  CLKI2OP_DEL  |         | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5917.3 |      5917.3 | clock_latency |         | AHB_USR_CLK | 335  |
| ahb_uart1/TX_shift_reg[4]/CLK   | SLICEL  | 1096.4 | Tcat:7013.7 |      net      | R19C50L | AHB_USR_CLK |      |
===================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 156.5      + 6818.2     + 247.1      - 7013.7     - -117.8     
         = 325.9 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 3
********************
时间余量 : 334.2 ps
起点     : ahb_sram1/n_1801/CQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : ahb_sram1/n_1801/C2 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
===================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |      连线      | 扇出 |
===================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |               |         | N/A            |      |
| clk_25M                         |   top   |      0 |       -- | clock_latency |         | clk_25M        | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M        | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c      | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4669.8 |       -- |      net      | LPLL1   | clk_25M_c      |      |
| --                              |   --    |     -- |       -- |      --       | --      | --             | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A            |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5760.8 |   5760.8 | clock_latency |         | AHB_USR_CLK    | 335  |
| ahb_sram1/n_1801/CLK            | SLICEL  | 1057.4 |   6818.2 |      net      | R31C69L | AHB_USR_CLK    |      |
| --                              |   --    |     -- |       -- |      --       | --      | --             | --   |
| ahb_sram1/n_1801/CQ             | SLICEL  |   30.5 |   6848.7 |     Tcko      |         | SRAM_ADDR[0]_c | 1    |
| ahb_sram1/n_1801/C2             | SLICEL  |  224.9 |   7073.6 |      net      | R31C69L | SRAM_ADDR[0]_c |      |
===================================================================================================================
时钟路径延迟         = 6818.2     (Tclkp)
数据路径延迟         = 255.4      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 224.9 
        逻辑级数     = 0 

[数据捕获路径]
===================================================================================================================
|              节点               |  单元   |  延迟  |  到达时间   |     类型      |  位置   |    连线     | 扇出 |
===================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |          -- |               |         | N/A         |      |
| clk_25M                         |   top   |      0 |          -- | clock_latency |         | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |          -- |      net      | PT79A   | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |          -- |   PADI_DEL    |         | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4826.3 |          -- |      net      | LPLL1   | clk_25M_c   |      |
| --                              |   --    |     -- |          -- |      --       | --      | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |           0 |  CLKI2OP_DEL  |         | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5917.3 |      5917.3 | clock_latency |         | AHB_USR_CLK | 335  |
| ahb_sram1/n_1801/CLK            | SLICEL  | 1096.4 | Tcat:7013.7 |      net      | R31C69L | AHB_USR_CLK |      |
===================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 156.5      + 6818.2     + 255.4      - 7013.7     - -117.8     
         = 334.2 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 4
********************
时间余量 : 338.9 ps
起点     : ahb_uart1/n_902/DQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : ahb_uart1/n_902/C3 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
=================================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |             连线             | 扇出 |
=================================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |               |         | N/A                          |      |
| clk_25M                         |   top   |      0 |       -- | clock_latency |         | clk_25M                      | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M                      | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c                    | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4669.8 |       -- |      net      | LPLL1   | clk_25M_c                    |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                           | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                          |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5760.8 |   5760.8 | clock_latency |         | AHB_USR_CLK                  | 335  |
| ahb_uart1/n_902/CLK             | SLICEL  | 1057.4 |   6818.2 |      net      | R26C51L | AHB_USR_CLK                  |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                           | --   |
| ahb_uart1/n_902/DQ              | SLICEL  |   30.5 |   6848.7 |     Tcko      |         | ahb_uart1/TX_shiftOUT_cnt[4] | 3    |
| ahb_uart1/n_902/C3              | SLICEL  |  229.6 |   7078.3 |      net      | R26C51L | ahb_uart1/TX_shiftOUT_cnt[4] |      |
=================================================================================================================================
时钟路径延迟         = 6818.2     (Tclkp)
数据路径延迟         = 260.1      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 229.6 
        逻辑级数     = 0 

[数据捕获路径]
===================================================================================================================
|              节点               |  单元   |  延迟  |  到达时间   |     类型      |  位置   |    连线     | 扇出 |
===================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |          -- |               |         | N/A         |      |
| clk_25M                         |   top   |      0 |          -- | clock_latency |         | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |          -- |      net      | PT79A   | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |          -- |   PADI_DEL    |         | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4826.3 |          -- |      net      | LPLL1   | clk_25M_c   |      |
| --                              |   --    |     -- |          -- |      --       | --      | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |           0 |  CLKI2OP_DEL  |         | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5917.3 |      5917.3 | clock_latency |         | AHB_USR_CLK | 335  |
| ahb_uart1/n_902/CLK             | SLICEL  | 1096.4 | Tcat:7013.7 |      net      | R26C51L | AHB_USR_CLK |      |
===================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 156.5      + 6818.2     + 260.1      - 7013.7     - -117.8     
         = 338.9 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 5
********************
时间余量 : 338.9 ps
起点     : ahb_uart1/RX_shift_reg[7]/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : ahb_uart1/RX_shift_reg[7]/B3 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
==============================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |           连线            | 扇出 |
==============================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |               |         | N/A                       |      |
| clk_25M                         |   top   |      0 |       -- | clock_latency |         | clk_25M                   | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M                   | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c                 | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4669.8 |       -- |      net      | LPLL1   | clk_25M_c                 |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                        | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                       |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5760.8 |   5760.8 | clock_latency |         | AHB_USR_CLK               | 335  |
| ahb_uart1/RX_shift_reg[7]/CLK   | SLICEL  | 1057.4 |   6818.2 |      net      | R19C58L | AHB_USR_CLK               |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                        | --   |
| ahb_uart1/RX_shift_reg[7]/AQ    | SLICEL  |   30.5 |   6848.7 |     Tcko      |         | ahb_uart1/RX_shift_reg[7] | 2    |
| ahb_uart1/RX_shift_reg[7]/B3    | SLICEL  |  229.6 |   7078.3 |      net      | R19C58L | ahb_uart1/RX_shift_reg[7] |      |
==============================================================================================================================
时钟路径延迟         = 6818.2     (Tclkp)
数据路径延迟         = 260.1      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 229.6 
        逻辑级数     = 0 

[数据捕获路径]
===================================================================================================================
|              节点               |  单元   |  延迟  |  到达时间   |     类型      |  位置   |    连线     | 扇出 |
===================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |          -- |               |         | N/A         |      |
| clk_25M                         |   top   |      0 |          -- | clock_latency |         | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |          -- |      net      | PT79A   | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |          -- |   PADI_DEL    |         | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4826.3 |          -- |      net      | LPLL1   | clk_25M_c   |      |
| --                              |   --    |     -- |          -- |      --       | --      | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |           0 |  CLKI2OP_DEL  |         | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5917.3 |      5917.3 | clock_latency |         | AHB_USR_CLK | 335  |
| ahb_uart1/RX_shift_reg[7]/CLK   | SLICEL  | 1096.4 | Tcat:7013.7 |      net      | R19C58L | AHB_USR_CLK |      |
===================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 156.5      + 6818.2     + 260.1      - 7013.7     - -117.8     
         = 338.9 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 6
********************
时间余量 : 338.9 ps
起点     : seg_inst/clk_DRV/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : seg_inst/clk_DRV/A3 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
=====================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |       连线       | 扇出 |
=====================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |               |         | N/A              |      |
| clk_25M                         |   top   |      0 |       -- | clock_latency |         | clk_25M          | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M          | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c        | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4669.8 |       -- |      net      | LPLL1   | clk_25M_c        |      |
| --                              |   --    |     -- |       -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5760.8 |   5760.8 | clock_latency |         | AHB_USR_CLK      | 335  |
| seg_inst/clk_DRV/CLK            | SLICEL  | 1057.4 |   6818.2 |      net      | R18C59L | AHB_USR_CLK      |      |
| --                              |   --    |     -- |       -- |      --       | --      | --               | --   |
| seg_inst/clk_DRV/AQ             | SLICEL  |   30.5 |   6848.7 |     Tcko      |         | seg_inst/clk_DRV | 12   |
| seg_inst/clk_DRV/A3             | SLICEL  |  229.6 |   7078.3 |      net      | R18C59L | seg_inst/clk_DRV |      |
=====================================================================================================================
时钟路径延迟         = 6818.2     (Tclkp)
数据路径延迟         = 260.1      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 229.6 
        逻辑级数     = 0 

[数据捕获路径]
===================================================================================================================
|              节点               |  单元   |  延迟  |  到达时间   |     类型      |  位置   |    连线     | 扇出 |
===================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |          -- |               |         | N/A         |      |
| clk_25M                         |   top   |      0 |          -- | clock_latency |         | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |          -- |      net      | PT79A   | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |          -- |   PADI_DEL    |         | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4826.3 |          -- |      net      | LPLL1   | clk_25M_c   |      |
| --                              |   --    |     -- |          -- |      --       | --      | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |           0 |  CLKI2OP_DEL  |         | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5917.3 |      5917.3 | clock_latency |         | AHB_USR_CLK | 335  |
| seg_inst/clk_DRV/CLK            | SLICEL  | 1096.4 | Tcat:7013.7 |      net      | R18C59L | AHB_USR_CLK |      |
===================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 156.5      + 6818.2     + 260.1      - 7013.7     - -117.8     
         = 338.9 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 7
********************
时间余量 : 346.6 ps
起点     : _n_8449/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : _n_8449/B3 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
=============================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置  |           连线            | 扇出 |
=============================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |               |        | N/A                       |      |
| clk_25M                         |   top   |      0 |       -- | clock_latency |        | clk_25M                   | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |      net      | PT79A  | clk_25M                   | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |   PADI_DEL    |        | clk_25M_c                 | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4669.8 |       -- |      net      | LPLL1  | clk_25M_c                 |      |
| --                              |   --    |     -- |       -- |      --       | --     | --                        | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |        | N/A                       |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5760.8 |   5760.8 | clock_latency |        | AHB_USR_CLK               | 335  |
| _n_8449/CLK                     | SLICEL  | 1057.4 |   6818.2 |      net      | R9C54L | AHB_USR_CLK               |      |
| --                              |   --    |     -- |       -- |      --       | --     | --                        | --   |
| _n_8449/AQ                      | SLICEL  |   30.5 |   6848.7 |     Tcko      |        | ahb_uart1/RX_samp_regs[0] | 3    |
| _n_8449/B3                      | SLICEL  |  237.3 |     7086 |      net      | R9C54L | ahb_uart1/RX_samp_regs[0] |      |
=============================================================================================================================
时钟路径延迟         = 6818.2     (Tclkp)
数据路径延迟         = 267.8      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 237.3 
        逻辑级数     = 0 

[数据捕获路径]
==================================================================================================================
|              节点               |  单元   |  延迟  |  到达时间   |     类型      |  位置  |    连线     | 扇出 |
==================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |          -- |               |        | N/A         |      |
| clk_25M                         |   top   |      0 |          -- | clock_latency |        | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |          -- |      net      | PT79A  | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |          -- |   PADI_DEL    |        | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4826.3 |          -- |      net      | LPLL1  | clk_25M_c   |      |
| --                              |   --    |     -- |          -- |      --       | --     | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |           0 |  CLKI2OP_DEL  |        | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5917.3 |      5917.3 | clock_latency |        | AHB_USR_CLK | 335  |
| _n_8449/CLK                     | SLICEL  | 1096.4 | Tcat:7013.7 |      net      | R9C54L | AHB_USR_CLK |      |
==================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 156.5      + 6818.2     + 267.8      - 7013.7     - -117.8     
         = 346.6 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 8
********************
时间余量 : 346.6 ps
起点     : ahb_lcd8080_inst1/write_l_cnt[7]/DQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : ahb_lcd8080_inst1/write_l_cnt[7]/D3 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
==========================================================================================================================================
|                 节点                 |  单元   |  延迟  | 到达时间 |     类型      |  位置   |               连线               | 扇出 |
==========================================================================================================================================
| CLOCK'clkbase                        |   N/A   |      0 |       -- |               |         | N/A                              |      |
| clk_25M                              |   top   |      0 |       -- | clock_latency |         | clk_25M                          | 1    |
| clk_25M/PAD#bidir_in                 |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M                          | 1    |
| clk_25M/PADDI                        |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c                        | 1    |
| PLL_inst1/PLLInst_0/CLKI             | PLL_25K | 4669.8 |       -- |      net      | LPLL1   | clk_25M_c                        |      |
| --                                   |   --    |     -- |       -- |      --       | --      | --                               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP      |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                              |      |
| PLL_inst1/PLLInst_0/CLKOP            | PLL_25K | 5760.8 |   5760.8 | clock_latency |         | AHB_USR_CLK                      | 335  |
| ahb_lcd8080_inst1/write_l_cnt[7]/CLK | SLICEL  | 1057.4 |   6818.2 |      net      | R19C44L | AHB_USR_CLK                      |      |
| --                                   |   --    |     -- |       -- |      --       | --      | --                               | --   |
| ahb_lcd8080_inst1/write_l_cnt[7]/DQ  | SLICEL  |   30.5 |   6848.7 |     Tcko      |         | ahb_lcd8080_inst1/write_l_cnt[0] | 3    |
| ahb_lcd8080_inst1/write_l_cnt[7]/D3  | SLICEL  |  237.3 |     7086 |      net      | R19C44L | ahb_lcd8080_inst1/write_l_cnt[0] |      |
==========================================================================================================================================
时钟路径延迟         = 6818.2     (Tclkp)
数据路径延迟         = 267.8      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 237.3 
        逻辑级数     = 0 

[数据捕获路径]
========================================================================================================================
|                 节点                 |  单元   |  延迟  |  到达时间   |     类型      |  位置   |    连线     | 扇出 |
========================================================================================================================
| CLOCK'clkbase                        |   N/A   |      0 |          -- |               |         | N/A         |      |
| clk_25M                              |   top   |      0 |          -- | clock_latency |         | clk_25M     | 1    |
| clk_25M/PAD#bidir_in                 |   PIO   |      0 |          -- |      net      | PT79A   | clk_25M     | 1    |
| clk_25M/PADDI                        |   PIO   |   1091 |          -- |   PADI_DEL    |         | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI             | PLL_25K | 4826.3 |          -- |      net      | LPLL1   | clk_25M_c   |      |
| --                                   |   --    |     -- |          -- |      --       | --      | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP      |   N/A   |      0 |           0 |  CLKI2OP_DEL  |         | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP            | PLL_25K | 5917.3 |      5917.3 | clock_latency |         | AHB_USR_CLK | 335  |
| ahb_lcd8080_inst1/write_l_cnt[7]/CLK | SLICEL  | 1096.4 | Tcat:7013.7 |      net      | R19C44L | AHB_USR_CLK |      |
========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 156.5      + 6818.2     + 267.8      - 7013.7     - -117.8     
         = 346.6 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 9
********************
时间余量 : 346.6 ps
起点     : ahb_sram1/n_1801/DQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : ahb_sram1/n_1801/D3 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
============================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |          连线           | 扇出 |
============================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |               |         | N/A                     |      |
| clk_25M                         |   top   |      0 |       -- | clock_latency |         | clk_25M                 | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M                 | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c               | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4669.8 |       -- |      net      | LPLL1   | clk_25M_c               |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                      | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                     |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5760.8 |   5760.8 | clock_latency |         | AHB_USR_CLK             | 335  |
| ahb_sram1/n_1801/CLK            | SLICEL  | 1057.4 |   6818.2 |      net      | R31C69L | AHB_USR_CLK             |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                      | --   |
| ahb_sram1/n_1801/DQ             | SLICEL  |   30.5 |   6848.7 |     Tcko      |         | ahb_sram1/reg_lb_mux[1] | 6    |
| ahb_sram1/n_1801/D3             | SLICEL  |  237.3 |     7086 |      net      | R31C69L | ahb_sram1/reg_lb_mux[1] |      |
============================================================================================================================
时钟路径延迟         = 6818.2     (Tclkp)
数据路径延迟         = 267.8      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 237.3 
        逻辑级数     = 0 

[数据捕获路径]
===================================================================================================================
|              节点               |  单元   |  延迟  |  到达时间   |     类型      |  位置   |    连线     | 扇出 |
===================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |          -- |               |         | N/A         |      |
| clk_25M                         |   top   |      0 |          -- | clock_latency |         | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |          -- |      net      | PT79A   | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |          -- |   PADI_DEL    |         | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4826.3 |          -- |      net      | LPLL1   | clk_25M_c   |      |
| --                              |   --    |     -- |          -- |      --       | --      | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |           0 |  CLKI2OP_DEL  |         | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5917.3 |      5917.3 | clock_latency |         | AHB_USR_CLK | 335  |
| ahb_sram1/n_1801/CLK            | SLICEL  | 1096.4 | Tcat:7013.7 |      net      | R31C69L | AHB_USR_CLK |      |
===================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 156.5      + 6818.2     + 267.8      - 7013.7     - -117.8     
         = 346.6 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 10
********************
时间余量 : 348.9 ps
起点     : ahb_uart1/RX_DIV_cnt[3]/CQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : ahb_uart1/RX_DIV_cnt[3]/C2 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
============================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |          连线           | 扇出 |
============================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |               |         | N/A                     |      |
| clk_25M                         |   top   |      0 |       -- | clock_latency |         | clk_25M                 | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M                 | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c               | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4669.8 |       -- |      net      | LPLL1   | clk_25M_c               |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                      | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                     |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5760.8 |   5760.8 | clock_latency |         | AHB_USR_CLK             | 335  |
| ahb_uart1/RX_DIV_cnt[3]/CLK     | SLICEL  | 1057.4 |   6818.2 |      net      | R25C52M | AHB_USR_CLK             |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                      | --   |
| ahb_uart1/RX_DIV_cnt[3]/CQ      | SLICEL  |   30.5 |   6848.7 |     Tcko      |         | ahb_uart1/RX_DIV_cnt[0] | 3    |
| ahb_uart1/RX_DIV_cnt[3]/C2      | SLICEL  |  239.6 |   7088.3 |      net      | R25C52M | ahb_uart1/RX_DIV_cnt[0] |      |
============================================================================================================================
时钟路径延迟         = 6818.2     (Tclkp)
数据路径延迟         = 270.1      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 239.6 
        逻辑级数     = 0 

[数据捕获路径]
===================================================================================================================
|              节点               |  单元   |  延迟  |  到达时间   |     类型      |  位置   |    连线     | 扇出 |
===================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |          -- |               |         | N/A         |      |
| clk_25M                         |   top   |      0 |          -- | clock_latency |         | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |          -- |      net      | PT79A   | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |          -- |   PADI_DEL    |         | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4826.3 |          -- |      net      | LPLL1   | clk_25M_c   |      |
| --                              |   --    |     -- |          -- |      --       | --      | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |           0 |  CLKI2OP_DEL  |         | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5917.3 |      5917.3 | clock_latency |         | AHB_USR_CLK | 335  |
| ahb_uart1/RX_DIV_cnt[3]/CLK     | SLICEL  | 1096.4 | Tcat:7013.7 |      net      | R25C52M | AHB_USR_CLK |      |
===================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 156.5      + 6818.2     + 270.1      - 7013.7     - -117.8     
         = 348.9 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


#################################################################
# 时序分析报告 Fri Aug  2 16:25:33 2024
#################################################################
#  分析类型                               : 建立(setup)
#  分析/报告未加约束IO与寄存器之间路径    : No
#  分析/报告跨时钟域路径                  : No
#  分析/报告最小脉冲宽度检查              : No
#  分析中动态截断组合回路                 : No
#  报告物理层次中的的时序节点             : No
#  报告用户层次模块上的时序节点           : No
#  报告的最大路径数目                     : 10
#  每个检查点上报告的最大路径数目         : 1
#  从每个路径起始点可报告的最大路径数目   : 不限 
#
########################  [用户指定路径]  #######################
#  起点 : 时钟: clkbase
#  终点 : 时钟: clkbase
#  经过 : 
#  排除 :  
#################################################################
Info: 未找到路径.

#################################################################
# 时序分析报告 Fri Aug  2 16:25:33 2024
#################################################################
#  分析类型                               : 保持(hold)
#  分析/报告未加约束IO与寄存器之间路径    : No
#  分析/报告跨时钟域路径                  : No
#  分析/报告最小脉冲宽度检查              : No
#  分析中动态截断组合回路                 : No
#  报告物理层次中的的时序节点             : No
#  报告用户层次模块上的时序节点           : No
#  报告的最大路径数目                     : 10
#  每个检查点上报告的最大路径数目         : 1
#  从每个路径起始点可报告的最大路径数目   : 不限 
#
########################  [用户指定路径]  #######################
#  起点 : 时钟: clkbase
#  终点 : 时钟: clkbase
#  经过 : 
#  排除 :  
#################################################################
Info: 未找到路径.

#################################################################
# 时序分析报告 Fri Aug  2 16:25:33 2024
#################################################################
#  分析类型                               : 建立(setup)
#  分析/报告未加约束IO与寄存器之间路径    : No
#  分析/报告跨时钟域路径                  : No
#  分析/报告最小脉冲宽度检查              : No
#  分析中动态截断组合回路                 : No
#  报告物理层次中的的时序节点             : No
#  报告用户层次模块上的时序节点           : No
#  报告的最大路径数目                     : 10
#  每个检查点上报告的最大路径数目         : 1
#  从每个路径起始点可报告的最大路径数目   : 不限 
#
########################  [用户指定路径]  #######################
#  起点 : 时钟: PLL_inst1/PLLInst_0/CLKOP
#  终点 : 时钟: PLL_inst1/PLLInst_0/CLKOP
#  经过 : 
#  排除 :  
#################################################################

********************
* 路径 1
********************
时间余量 : 1351.5 ps
起点     : inst/TARGEXP0HTRANS1   [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : SRAM_nLB_MGIOL/TXDATA0 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
================================================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |         类型          |   位置   |                连线                | 扇出 |
================================================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |                       |          | N/A                                |      |
| clk_25M                         |   top   |      0 |       -- |     clock_latency     |          | clk_25M                            | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |          net          | PT79A    | clk_25M                            | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |       PADI_DEL        |          | clk_25M_c                          | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4826.3 |       -- |          net          | LPLL1    | clk_25M_c                          |      |
| --                              |   --    |     -- |       -- |          --           | --       | --                                 | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |   Tlat:0 |      CLKI2OP_DEL      |          | N/A                                |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5917.3 |   5917.3 |     clock_latency     |          | AHB_USR_CLK                        | 335  |
| inst/CIBCLK                     |   CM3   | 1096.4 |   7013.7 |          net          | CM3      | AHB_USR_CLK                        |      |
| --                              |   --    |     -- |       -- |          --           | --       | --                                 | --   |
| inst/TARGEXP0HTRANS1            |   CM3   |   1321 |   8334.7 | Tcq_TARGEXP0HTRANS[1] |          | TARGEXP0HTRANS[1]                  | 2    |
| ahb_sram1/reg_active/B6         | SLICEL  | 2635.9 |  10970.6 |          net          | R30C55M  | TARGEXP0HTRANS[1]                  |      |
| ahb_sram1/reg_active/B          | SLICEL  |   75.1 |  11045.7 |         Tilo          |          | ahb_sram1/n_1885_CE_AND_O_CE_AND_O | 26   |
| ahb_sram1/reg_rd_req/A1         | SLICEL  |  746.5 |  11792.3 |          net          | R30C57M  | ahb_sram1/n_1885_CE_AND_O_CE_AND_O |      |
| ahb_sram1/reg_rd_req/A          | SLICEL  |   75.1 |  11867.4 |         Tilo          |          | ahb_sram1/RDREQ                    | 9    |
| ahb_sram1/n_1758/C2             | SLICEL  |  372.7 |  12240.1 |          net          | R30C57L  | ahb_sram1/RDREQ                    |      |
| ahb_sram1/n_1758/C              | SLICEL  |   75.1 |  12315.2 |         Tilo          |          | _n_8424                            | 1    |
| ahb_sram1/n_1758/D4             | SLICEL  |  209.9 |  12525.1 |          net          | R30C57L  | _n_8424                            |      |
| ahb_sram1/n_1758/D              | SLICEL  |   75.1 |  12600.2 |         Tilo          |          | ahb_sram1/nxt_ce_n                 | 3    |
| ahb_sram1/reg_byte_mask[0]/B4   | SLICEL  | 1610.7 |  14210.9 |          net          | R32C81M  | ahb_sram1/nxt_ce_n                 |      |
| ahb_sram1/reg_byte_mask[0]/B    | SLICEL  |   75.1 |    14286 |         Tilo          |          | ahb_sram1/nxt_bs_n[0]              | 1    |
| SRAM_nLB_MGIOL/TXDATA0          | IOLOGIC | 1035.2 |  15321.2 |          net          | IOL_B82C | ahb_sram1/nxt_bs_n[0]              |      |
================================================================================================================================================
时钟路径延迟         = 7013.7     (Tclkp)
数据路径延迟         = 8307.5     (Tdatp)
     clock-to-q 延迟 = 1321 
        总的单元延迟 = 375.5 
        总的连线延迟 = 6611 
        逻辑级数     = 5 

[数据捕获路径]
=====================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      |   位置   |    连线     | 扇出 |
=====================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |           -- |               |          | N/A         |      |
| clk_25M                         |   top   |      0 |           -- | clock_latency |          | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |           -- |      net      | PT79A    | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |           -- |   PADI_DEL    |          | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4669.8 |           -- |      net      | LPLL1    | clk_25M_c   |      |
| --                              |   --    |     -- |           -- |      --       | --       | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |        10000 |  CLKI2OP_DEL  |          | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5760.8 |      15760.8 | clock_latency |          | AHB_USR_CLK | 335  |
| SRAM_nLB_MGIOL/CLK              | IOLOGIC | 1057.4 | Tcat:16818.2 |      net      | IOL_B82C | AHB_USR_CLK |      |
=====================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(DO_SET)
         = 16818.2    + 156.5      - 0          - 7013.7     - 8307.5     - 302        
         = 1351.5 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 2
********************
时间余量 : 1781.6 ps
起点     : ahb_lcd8080_inst1/addr[12]/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : DATA_8080[0]_MGIOL/CE         [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=================================================================================================================================================================
|                      节点                      |  单元   |  延迟  | 到达时间 |     类型      |   位置   |                     连线                     | 扇出 |
=================================================================================================================================================================
| CLOCK'clkbase                                  |   N/A   |      0 |       -- |               |          | N/A                                          |      |
| clk_25M                                        |   top   |      0 |       -- | clock_latency |          | clk_25M                                      | 1    |
| clk_25M/PAD#bidir_in                           |   PIO   |      0 |       -- |      net      | PT79A    | clk_25M                                      | 1    |
| clk_25M/PADDI                                  |   PIO   |   1091 |       -- |   PADI_DEL    |          | clk_25M_c                                    | 1    |
| PLL_inst1/PLLInst_0/CLKI                       | PLL_25K | 4826.3 |       -- |      net      | LPLL1    | clk_25M_c                                    |      |
| --                                             |   --    |     -- |       -- |      --       | --       | --                                           | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP                |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |          | N/A                                          |      |
| PLL_inst1/PLLInst_0/CLKOP                      | PLL_25K | 5917.3 |   5917.3 | clock_latency |          | AHB_USR_CLK                                  | 335  |
| ahb_lcd8080_inst1/addr[12]/CLK                 | SLICEL  | 1096.4 |   7013.7 |      net      | R22C42M  | AHB_USR_CLK                                  |      |
| --                                             |   --    |     -- |       -- |      --       | --       | --                                           | --   |
| ahb_lcd8080_inst1/addr[12]/AQ                  | SLICEL  |   30.5 |   7044.2 |     Tcko      |          | ahb_lcd8080_inst1/addr[12]                   | 1    |
| net_extracted_nHQX0/A4                         | SLICEL  | 1210.2 |   8254.5 |      net      | R21C42L  | ahb_lcd8080_inst1/addr[12]                   |      |
| net_extracted_nHQX0/BMUX                       | SLICEL  |    117 |   8371.5 |     Topab     |          | net_extracted_nHQX0                          | 14   |
| ahb_lcd8080_inst1/sta8080[2]/A2                | SLICEL  |  745.7 |   9117.1 |      net      | R20C41L  | net_extracted_nHQX0                          |      |
| ahb_lcd8080_inst1/sta8080[2]/AMUX              | SLICEL  |   88.9 |     9206 |     Topaa     |          | ahb_lcd8080_inst1/n_354                      | 2    |
| ahb_lcd8080_inst1/sta8080[2]/B1                | SLICEL  | 1019.8 |  10225.8 |      net      | R20C41L  | ahb_lcd8080_inst1/n_354                      |      |
| ahb_lcd8080_inst1/sta8080[2]/BMUX              | SLICEL  |   88.9 |  10314.7 |     Topbb     |          | net_extracted_nHQX59                         | 1    |
| ahb_lcd8080_inst1/_i_189/_i_0_decomp_nHQX18/D6 | SLICEL  |  418.7 |  10733.4 |      net      | R21C41M  | net_extracted_nHQX59                         |      |
| ahb_lcd8080_inst1/_i_189/_i_0_decomp_nHQX18/D  | SLICEL  |   75.1 |  10808.5 |     Tilo      |          | ahb_lcd8080_inst1/_i_189/_i_0_andor_decomp_1 | 1    |
| ahb_lcd8080_inst1/_i_189/_i_0_decomp_nHQX18/C5 | SLICEL  |    205 |  11013.5 |      net      | R21C41M  | ahb_lcd8080_inst1/_i_189/_i_0_andor_decomp_1 |      |
| ahb_lcd8080_inst1/_i_189/_i_0_decomp_nHQX18/C  | SLICEL  |   75.1 |  11088.6 |     Tilo      |          | ahb_lcd8080_inst1/sta8080_now[2]             | 19   |
| ahb_lcd8080_inst1/n_432/A4                     | SLICEL  | 1071.8 |  12160.4 |      net      | R21C44M  | ahb_lcd8080_inst1/sta8080_now[2]             |      |
| ahb_lcd8080_inst1/n_432/A                      | SLICEL  |   75.1 |  12235.5 |     Tilo      |          | ahb_lcd8080_inst1/n_432                      | 16   |
| DATA_8080[0]_MGIOL/CE                          | IOLOGIC | 2894.6 |  15130.2 |      net      | IOL_B76D | ahb_lcd8080_inst1/n_432                      |      |
=================================================================================================================================================================
时钟路径延迟         = 7013.7     (Tclkp)
数据路径延迟         = 8116.4     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 520.1 
        总的连线延迟 = 7565.8 
        逻辑级数     = 6 

[数据捕获路径]
=====================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      |   位置   |    连线     | 扇出 |
=====================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |           -- |               |          | N/A         |      |
| clk_25M                         |   top   |      0 |           -- | clock_latency |          | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |           -- |      net      | PT79A    | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |           -- |   PADI_DEL    |          | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4669.8 |           -- |      net      | LPLL1    | clk_25M_c   |      |
| --                              |   --    |     -- |           -- |      --       | --       | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |        10000 |  CLKI2OP_DEL  |          | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5760.8 |      15760.8 | clock_latency |          | AHB_USR_CLK | 335  |
| DATA_8080[0]_MGIOL/CLK          | IOLOGIC | 1057.4 | Tcat:16818.2 |      net      | IOL_B76D | AHB_USR_CLK |      |
=====================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(CE_SET)
         = 16818.2    + 156.5      - 0          - 7013.7     - 8116.4     - 63         
         = 1781.6 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 3
********************
时间余量 : 1881.8 ps
起点     : inst/TARGEXP0HTRANS1   [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : SRAM_nUB_MGIOL/TXDATA0 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
================================================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |         类型          |   位置   |                连线                | 扇出 |
================================================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |                       |          | N/A                                |      |
| clk_25M                         |   top   |      0 |       -- |     clock_latency     |          | clk_25M                            | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |          net          | PT79A    | clk_25M                            | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |       PADI_DEL        |          | clk_25M_c                          | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4826.3 |       -- |          net          | LPLL1    | clk_25M_c                          |      |
| --                              |   --    |     -- |       -- |          --           | --       | --                                 | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |   Tlat:0 |      CLKI2OP_DEL      |          | N/A                                |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5917.3 |   5917.3 |     clock_latency     |          | AHB_USR_CLK                        | 335  |
| inst/CIBCLK                     |   CM3   | 1096.4 |   7013.7 |          net          | CM3      | AHB_USR_CLK                        |      |
| --                              |   --    |     -- |       -- |          --           | --       | --                                 | --   |
| inst/TARGEXP0HTRANS1            |   CM3   |   1321 |   8334.7 | Tcq_TARGEXP0HTRANS[1] |          | TARGEXP0HTRANS[1]                  | 2    |
| ahb_sram1/reg_active/B6         | SLICEL  | 2635.9 |  10970.6 |          net          | R30C55M  | TARGEXP0HTRANS[1]                  |      |
| ahb_sram1/reg_active/B          | SLICEL  |   75.1 |  11045.7 |         Tilo          |          | ahb_sram1/n_1885_CE_AND_O_CE_AND_O | 26   |
| ahb_sram1/reg_rd_req/A1         | SLICEL  |  746.5 |  11792.3 |          net          | R30C57M  | ahb_sram1/n_1885_CE_AND_O_CE_AND_O |      |
| ahb_sram1/reg_rd_req/A          | SLICEL  |   75.1 |  11867.4 |         Tilo          |          | ahb_sram1/RDREQ                    | 9    |
| ahb_sram1/n_1758/C2             | SLICEL  |  372.7 |  12240.1 |          net          | R30C57L  | ahb_sram1/RDREQ                    |      |
| ahb_sram1/n_1758/C              | SLICEL  |   75.1 |  12315.2 |         Tilo          |          | _n_8424                            | 1    |
| ahb_sram1/n_1758/D4             | SLICEL  |  209.9 |  12525.1 |          net          | R30C57L  | _n_8424                            |      |
| ahb_sram1/n_1758/D              | SLICEL  |   75.1 |  12600.2 |         Tilo          |          | ahb_sram1/nxt_ce_n                 | 3    |
| ahb_sram1/reg_byte_mask[0]/D3   | SLICEL  | 1408.5 |  14008.7 |          net          | R32C81M  | ahb_sram1/nxt_ce_n                 |      |
| ahb_sram1/reg_byte_mask[0]/D    | SLICEL  |   75.1 |  14083.8 |         Tilo          |          | ahb_sram1/nxt_bs_n[1]              | 1    |
| SRAM_nUB_MGIOL/TXDATA0          | IOLOGIC |    707 |  14790.9 |          net          | IOL_B79D | ahb_sram1/nxt_bs_n[1]              |      |
================================================================================================================================================
时钟路径延迟         = 7013.7     (Tclkp)
数据路径延迟         = 7777.2     (Tdatp)
     clock-to-q 延迟 = 1321 
        总的单元延迟 = 375.5 
        总的连线延迟 = 6080.7 
        逻辑级数     = 5 

[数据捕获路径]
=====================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      |   位置   |    连线     | 扇出 |
=====================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |           -- |               |          | N/A         |      |
| clk_25M                         |   top   |      0 |           -- | clock_latency |          | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |           -- |      net      | PT79A    | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |           -- |   PADI_DEL    |          | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4669.8 |           -- |      net      | LPLL1    | clk_25M_c   |      |
| --                              |   --    |     -- |           -- |      --       | --       | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |        10000 |  CLKI2OP_DEL  |          | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5760.8 |      15760.8 | clock_latency |          | AHB_USR_CLK | 335  |
| SRAM_nUB_MGIOL/CLK              | IOLOGIC | 1057.4 | Tcat:16818.2 |      net      | IOL_B79D | AHB_USR_CLK |      |
=====================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(DO_SET)
         = 16818.2    + 156.5      - 0          - 7013.7     - 7777.2     - 302        
         = 1881.8 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 4
********************
时间余量 : 1898.6 ps
起点     : ahb_lcd8080_inst1/addr[12]/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : DATA_8080[3]_MGIOL/CE         [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=================================================================================================================================================================
|                      节点                      |  单元   |  延迟  | 到达时间 |     类型      |   位置   |                     连线                     | 扇出 |
=================================================================================================================================================================
| CLOCK'clkbase                                  |   N/A   |      0 |       -- |               |          | N/A                                          |      |
| clk_25M                                        |   top   |      0 |       -- | clock_latency |          | clk_25M                                      | 1    |
| clk_25M/PAD#bidir_in                           |   PIO   |      0 |       -- |      net      | PT79A    | clk_25M                                      | 1    |
| clk_25M/PADDI                                  |   PIO   |   1091 |       -- |   PADI_DEL    |          | clk_25M_c                                    | 1    |
| PLL_inst1/PLLInst_0/CLKI                       | PLL_25K | 4826.3 |       -- |      net      | LPLL1    | clk_25M_c                                    |      |
| --                                             |   --    |     -- |       -- |      --       | --       | --                                           | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP                |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |          | N/A                                          |      |
| PLL_inst1/PLLInst_0/CLKOP                      | PLL_25K | 5917.3 |   5917.3 | clock_latency |          | AHB_USR_CLK                                  | 335  |
| ahb_lcd8080_inst1/addr[12]/CLK                 | SLICEL  | 1096.4 |   7013.7 |      net      | R22C42M  | AHB_USR_CLK                                  |      |
| --                                             |   --    |     -- |       -- |      --       | --       | --                                           | --   |
| ahb_lcd8080_inst1/addr[12]/AQ                  | SLICEL  |   30.5 |   7044.2 |     Tcko      |          | ahb_lcd8080_inst1/addr[12]                   | 1    |
| net_extracted_nHQX0/A4                         | SLICEL  | 1210.2 |   8254.5 |      net      | R21C42L  | ahb_lcd8080_inst1/addr[12]                   |      |
| net_extracted_nHQX0/BMUX                       | SLICEL  |    117 |   8371.5 |     Topab     |          | net_extracted_nHQX0                          | 14   |
| ahb_lcd8080_inst1/sta8080[2]/A2                | SLICEL  |  745.7 |   9117.1 |      net      | R20C41L  | net_extracted_nHQX0                          |      |
| ahb_lcd8080_inst1/sta8080[2]/AMUX              | SLICEL  |   88.9 |     9206 |     Topaa     |          | ahb_lcd8080_inst1/n_354                      | 2    |
| ahb_lcd8080_inst1/sta8080[2]/B1                | SLICEL  | 1019.8 |  10225.8 |      net      | R20C41L  | ahb_lcd8080_inst1/n_354                      |      |
| ahb_lcd8080_inst1/sta8080[2]/BMUX              | SLICEL  |   88.9 |  10314.7 |     Topbb     |          | net_extracted_nHQX59                         | 1    |
| ahb_lcd8080_inst1/_i_189/_i_0_decomp_nHQX18/D6 | SLICEL  |  418.7 |  10733.4 |      net      | R21C41M  | net_extracted_nHQX59                         |      |
| ahb_lcd8080_inst1/_i_189/_i_0_decomp_nHQX18/D  | SLICEL  |   75.1 |  10808.5 |     Tilo      |          | ahb_lcd8080_inst1/_i_189/_i_0_andor_decomp_1 | 1    |
| ahb_lcd8080_inst1/_i_189/_i_0_decomp_nHQX18/C5 | SLICEL  |    205 |  11013.5 |      net      | R21C41M  | ahb_lcd8080_inst1/_i_189/_i_0_andor_decomp_1 |      |
| ahb_lcd8080_inst1/_i_189/_i_0_decomp_nHQX18/C  | SLICEL  |   75.1 |  11088.6 |     Tilo      |          | ahb_lcd8080_inst1/sta8080_now[2]             | 19   |
| ahb_lcd8080_inst1/n_432/A4                     | SLICEL  | 1071.8 |  12160.4 |      net      | R21C44M  | ahb_lcd8080_inst1/sta8080_now[2]             |      |
| ahb_lcd8080_inst1/n_432/A                      | SLICEL  |   75.1 |  12235.5 |     Tilo      |          | ahb_lcd8080_inst1/n_432                      | 16   |
| DATA_8080[3]_MGIOL/CE                          | IOLOGIC | 2777.6 |  15013.2 |      net      | IOL_B73B | ahb_lcd8080_inst1/n_432                      |      |
=================================================================================================================================================================
时钟路径延迟         = 7013.7     (Tclkp)
数据路径延迟         = 7999.4     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 520.1 
        总的连线延迟 = 7448.8 
        逻辑级数     = 6 

[数据捕获路径]
=====================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      |   位置   |    连线     | 扇出 |
=====================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |           -- |               |          | N/A         |      |
| clk_25M                         |   top   |      0 |           -- | clock_latency |          | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |           -- |      net      | PT79A    | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |           -- |   PADI_DEL    |          | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4669.8 |           -- |      net      | LPLL1    | clk_25M_c   |      |
| --                              |   --    |     -- |           -- |      --       | --       | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |        10000 |  CLKI2OP_DEL  |          | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5760.8 |      15760.8 | clock_latency |          | AHB_USR_CLK | 335  |
| DATA_8080[3]_MGIOL/CLK          | IOLOGIC | 1057.4 | Tcat:16818.2 |      net      | IOL_B73B | AHB_USR_CLK |      |
=====================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(CE_SET)
         = 16818.2    + 156.5      - 0          - 7013.7     - 7999.4     - 63         
         = 1898.6 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 5
********************
时间余量 : 1932.5 ps
起点     : ahb_lcd8080_inst1/addr[12]/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : DATA_8080[2]_MGIOL/CE         [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=================================================================================================================================================================
|                      节点                      |  单元   |  延迟  | 到达时间 |     类型      |   位置   |                     连线                     | 扇出 |
=================================================================================================================================================================
| CLOCK'clkbase                                  |   N/A   |      0 |       -- |               |          | N/A                                          |      |
| clk_25M                                        |   top   |      0 |       -- | clock_latency |          | clk_25M                                      | 1    |
| clk_25M/PAD#bidir_in                           |   PIO   |      0 |       -- |      net      | PT79A    | clk_25M                                      | 1    |
| clk_25M/PADDI                                  |   PIO   |   1091 |       -- |   PADI_DEL    |          | clk_25M_c                                    | 1    |
| PLL_inst1/PLLInst_0/CLKI                       | PLL_25K | 4826.3 |       -- |      net      | LPLL1    | clk_25M_c                                    |      |
| --                                             |   --    |     -- |       -- |      --       | --       | --                                           | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP                |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |          | N/A                                          |      |
| PLL_inst1/PLLInst_0/CLKOP                      | PLL_25K | 5917.3 |   5917.3 | clock_latency |          | AHB_USR_CLK                                  | 335  |
| ahb_lcd8080_inst1/addr[12]/CLK                 | SLICEL  | 1096.4 |   7013.7 |      net      | R22C42M  | AHB_USR_CLK                                  |      |
| --                                             |   --    |     -- |       -- |      --       | --       | --                                           | --   |
| ahb_lcd8080_inst1/addr[12]/AQ                  | SLICEL  |   30.5 |   7044.2 |     Tcko      |          | ahb_lcd8080_inst1/addr[12]                   | 1    |
| net_extracted_nHQX0/A4                         | SLICEL  | 1210.2 |   8254.5 |      net      | R21C42L  | ahb_lcd8080_inst1/addr[12]                   |      |
| net_extracted_nHQX0/BMUX                       | SLICEL  |    117 |   8371.5 |     Topab     |          | net_extracted_nHQX0                          | 14   |
| ahb_lcd8080_inst1/sta8080[2]/A2                | SLICEL  |  745.7 |   9117.1 |      net      | R20C41L  | net_extracted_nHQX0                          |      |
| ahb_lcd8080_inst1/sta8080[2]/AMUX              | SLICEL  |   88.9 |     9206 |     Topaa     |          | ahb_lcd8080_inst1/n_354                      | 2    |
| ahb_lcd8080_inst1/sta8080[2]/B1                | SLICEL  | 1019.8 |  10225.8 |      net      | R20C41L  | ahb_lcd8080_inst1/n_354                      |      |
| ahb_lcd8080_inst1/sta8080[2]/BMUX              | SLICEL  |   88.9 |  10314.7 |     Topbb     |          | net_extracted_nHQX59                         | 1    |
| ahb_lcd8080_inst1/_i_189/_i_0_decomp_nHQX18/D6 | SLICEL  |  418.7 |  10733.4 |      net      | R21C41M  | net_extracted_nHQX59                         |      |
| ahb_lcd8080_inst1/_i_189/_i_0_decomp_nHQX18/D  | SLICEL  |   75.1 |  10808.5 |     Tilo      |          | ahb_lcd8080_inst1/_i_189/_i_0_andor_decomp_1 | 1    |
| ahb_lcd8080_inst1/_i_189/_i_0_decomp_nHQX18/C5 | SLICEL  |    205 |  11013.5 |      net      | R21C41M  | ahb_lcd8080_inst1/_i_189/_i_0_andor_decomp_1 |      |
| ahb_lcd8080_inst1/_i_189/_i_0_decomp_nHQX18/C  | SLICEL  |   75.1 |  11088.6 |     Tilo      |          | ahb_lcd8080_inst1/sta8080_now[2]             | 19   |
| ahb_lcd8080_inst1/n_432/A4                     | SLICEL  | 1071.8 |  12160.4 |      net      | R21C44M  | ahb_lcd8080_inst1/sta8080_now[2]             |      |
| ahb_lcd8080_inst1/n_432/A                      | SLICEL  |   75.1 |  12235.5 |     Tilo      |          | ahb_lcd8080_inst1/n_432                      | 16   |
| DATA_8080[2]_MGIOL/CE                          | IOLOGIC | 2743.7 |  14979.3 |      net      | IOL_B76C | ahb_lcd8080_inst1/n_432                      |      |
=================================================================================================================================================================
时钟路径延迟         = 7013.7     (Tclkp)
数据路径延迟         = 7965.5     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 520.1 
        总的连线延迟 = 7414.9 
        逻辑级数     = 6 

[数据捕获路径]
=====================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      |   位置   |    连线     | 扇出 |
=====================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |           -- |               |          | N/A         |      |
| clk_25M                         |   top   |      0 |           -- | clock_latency |          | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |           -- |      net      | PT79A    | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |           -- |   PADI_DEL    |          | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4669.8 |           -- |      net      | LPLL1    | clk_25M_c   |      |
| --                              |   --    |     -- |           -- |      --       | --       | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |        10000 |  CLKI2OP_DEL  |          | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5760.8 |      15760.8 | clock_latency |          | AHB_USR_CLK | 335  |
| DATA_8080[2]_MGIOL/CLK          | IOLOGIC | 1057.4 | Tcat:16818.2 |      net      | IOL_B76C | AHB_USR_CLK |      |
=====================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(CE_SET)
         = 16818.2    + 156.5      - 0          - 7013.7     - 7965.5     - 63         
         = 1932.5 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 6
********************
时间余量 : 2007.3 ps
起点     : ahb_lcd8080_inst1/addr[12]/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : DATA_8080[4]_MGIOL/CE         [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=================================================================================================================================================================
|                      节点                      |  单元   |  延迟  | 到达时间 |     类型      |   位置   |                     连线                     | 扇出 |
=================================================================================================================================================================
| CLOCK'clkbase                                  |   N/A   |      0 |       -- |               |          | N/A                                          |      |
| clk_25M                                        |   top   |      0 |       -- | clock_latency |          | clk_25M                                      | 1    |
| clk_25M/PAD#bidir_in                           |   PIO   |      0 |       -- |      net      | PT79A    | clk_25M                                      | 1    |
| clk_25M/PADDI                                  |   PIO   |   1091 |       -- |   PADI_DEL    |          | clk_25M_c                                    | 1    |
| PLL_inst1/PLLInst_0/CLKI                       | PLL_25K | 4826.3 |       -- |      net      | LPLL1    | clk_25M_c                                    |      |
| --                                             |   --    |     -- |       -- |      --       | --       | --                                           | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP                |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |          | N/A                                          |      |
| PLL_inst1/PLLInst_0/CLKOP                      | PLL_25K | 5917.3 |   5917.3 | clock_latency |          | AHB_USR_CLK                                  | 335  |
| ahb_lcd8080_inst1/addr[12]/CLK                 | SLICEL  | 1096.4 |   7013.7 |      net      | R22C42M  | AHB_USR_CLK                                  |      |
| --                                             |   --    |     -- |       -- |      --       | --       | --                                           | --   |
| ahb_lcd8080_inst1/addr[12]/AQ                  | SLICEL  |   30.5 |   7044.2 |     Tcko      |          | ahb_lcd8080_inst1/addr[12]                   | 1    |
| net_extracted_nHQX0/A4                         | SLICEL  | 1210.2 |   8254.5 |      net      | R21C42L  | ahb_lcd8080_inst1/addr[12]                   |      |
| net_extracted_nHQX0/BMUX                       | SLICEL  |    117 |   8371.5 |     Topab     |          | net_extracted_nHQX0                          | 14   |
| ahb_lcd8080_inst1/sta8080[2]/A2                | SLICEL  |  745.7 |   9117.1 |      net      | R20C41L  | net_extracted_nHQX0                          |      |
| ahb_lcd8080_inst1/sta8080[2]/AMUX              | SLICEL  |   88.9 |     9206 |     Topaa     |          | ahb_lcd8080_inst1/n_354                      | 2    |
| ahb_lcd8080_inst1/sta8080[2]/B1                | SLICEL  | 1019.8 |  10225.8 |      net      | R20C41L  | ahb_lcd8080_inst1/n_354                      |      |
| ahb_lcd8080_inst1/sta8080[2]/BMUX              | SLICEL  |   88.9 |  10314.7 |     Topbb     |          | net_extracted_nHQX59                         | 1    |
| ahb_lcd8080_inst1/_i_189/_i_0_decomp_nHQX18/D6 | SLICEL  |  418.7 |  10733.4 |      net      | R21C41M  | net_extracted_nHQX59                         |      |
| ahb_lcd8080_inst1/_i_189/_i_0_decomp_nHQX18/D  | SLICEL  |   75.1 |  10808.5 |     Tilo      |          | ahb_lcd8080_inst1/_i_189/_i_0_andor_decomp_1 | 1    |
| ahb_lcd8080_inst1/_i_189/_i_0_decomp_nHQX18/C5 | SLICEL  |    205 |  11013.5 |      net      | R21C41M  | ahb_lcd8080_inst1/_i_189/_i_0_andor_decomp_1 |      |
| ahb_lcd8080_inst1/_i_189/_i_0_decomp_nHQX18/C  | SLICEL  |   75.1 |  11088.6 |     Tilo      |          | ahb_lcd8080_inst1/sta8080_now[2]             | 19   |
| ahb_lcd8080_inst1/n_432/A4                     | SLICEL  | 1071.8 |  12160.4 |      net      | R21C44M  | ahb_lcd8080_inst1/sta8080_now[2]             |      |
| ahb_lcd8080_inst1/n_432/A                      | SLICEL  |   75.1 |  12235.5 |     Tilo      |          | ahb_lcd8080_inst1/n_432                      | 16   |
| DATA_8080[4]_MGIOL/CE                          | IOLOGIC | 2668.8 |  14904.4 |      net      | IOL_B73D | ahb_lcd8080_inst1/n_432                      |      |
=================================================================================================================================================================
时钟路径延迟         = 7013.7     (Tclkp)
数据路径延迟         = 7890.7     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 520.1 
        总的连线延迟 = 7340.1 
        逻辑级数     = 6 

[数据捕获路径]
=====================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      |   位置   |    连线     | 扇出 |
=====================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |           -- |               |          | N/A         |      |
| clk_25M                         |   top   |      0 |           -- | clock_latency |          | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |           -- |      net      | PT79A    | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |           -- |   PADI_DEL    |          | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4669.8 |           -- |      net      | LPLL1    | clk_25M_c   |      |
| --                              |   --    |     -- |           -- |      --       | --       | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |        10000 |  CLKI2OP_DEL  |          | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5760.8 |      15760.8 | clock_latency |          | AHB_USR_CLK | 335  |
| DATA_8080[4]_MGIOL/CLK          | IOLOGIC | 1057.4 | Tcat:16818.2 |      net      | IOL_B73D | AHB_USR_CLK |      |
=====================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(CE_SET)
         = 16818.2    + 156.5      - 0          - 7013.7     - 7890.7     - 63         
         = 2007.3 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 7
********************
时间余量 : 2070.9 ps
起点     : inst/TARGEXP0HTRANS1   [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : SRAM_nOE_MGIOL/TXDATA0 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
================================================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |         类型          |   位置   |                连线                | 扇出 |
================================================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |                       |          | N/A                                |      |
| clk_25M                         |   top   |      0 |       -- |     clock_latency     |          | clk_25M                            | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |          net          | PT79A    | clk_25M                            | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |       PADI_DEL        |          | clk_25M_c                          | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4826.3 |       -- |          net          | LPLL1    | clk_25M_c                          |      |
| --                              |   --    |     -- |       -- |          --           | --       | --                                 | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |   Tlat:0 |      CLKI2OP_DEL      |          | N/A                                |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5917.3 |   5917.3 |     clock_latency     |          | AHB_USR_CLK                        | 335  |
| inst/CIBCLK                     |   CM3   | 1096.4 |   7013.7 |          net          | CM3      | AHB_USR_CLK                        |      |
| --                              |   --    |     -- |       -- |          --           | --       | --                                 | --   |
| inst/TARGEXP0HTRANS1            |   CM3   |   1321 |   8334.7 | Tcq_TARGEXP0HTRANS[1] |          | TARGEXP0HTRANS[1]                  | 2    |
| ahb_sram1/reg_active/B6         | SLICEL  | 2635.9 |  10970.6 |          net          | R30C55M  | TARGEXP0HTRANS[1]                  |      |
| ahb_sram1/reg_active/B          | SLICEL  |   75.1 |  11045.7 |         Tilo          |          | ahb_sram1/n_1885_CE_AND_O_CE_AND_O | 26   |
| ahb_sram1/reg_rd_req/A1         | SLICEL  |  746.5 |  11792.3 |          net          | R30C57M  | ahb_sram1/n_1885_CE_AND_O_CE_AND_O |      |
| ahb_sram1/reg_rd_req/A          | SLICEL  |   75.1 |  11867.4 |         Tilo          |          | ahb_sram1/RDREQ                    | 9    |
| ahb_sram1/n_1736/C3             | SLICEL  |  588.4 |  12455.8 |          net          | R29C56L  | ahb_sram1/RDREQ                    |      |
| ahb_sram1/n_1736/C              | SLICEL  |   75.1 |  12530.9 |         Tilo          |          | _n_8385                            | 1    |
| SRAM_nOE_MGIOL/TXDATA0          | IOLOGIC |   2071 |  14601.8 |          net          | IOL_B89C | _n_8385                            |      |
================================================================================================================================================
时钟路径延迟         = 7013.7     (Tclkp)
数据路径延迟         = 7588.1     (Tdatp)
     clock-to-q 延迟 = 1321 
        总的单元延迟 = 225.3 
        总的连线延迟 = 6041.8 
        逻辑级数     = 3 

[数据捕获路径]
=====================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      |   位置   |    连线     | 扇出 |
=====================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |           -- |               |          | N/A         |      |
| clk_25M                         |   top   |      0 |           -- | clock_latency |          | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |           -- |      net      | PT79A    | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |           -- |   PADI_DEL    |          | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4669.8 |           -- |      net      | LPLL1    | clk_25M_c   |      |
| --                              |   --    |     -- |           -- |      --       | --       | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |        10000 |  CLKI2OP_DEL  |          | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5760.8 |      15760.8 | clock_latency |          | AHB_USR_CLK | 335  |
| SRAM_nOE_MGIOL/CLK              | IOLOGIC | 1057.4 | Tcat:16818.2 |      net      | IOL_B89C | AHB_USR_CLK |      |
=====================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(DO_SET)
         = 16818.2    + 156.5      - 0          - 7013.7     - 7588.1     - 302        
         = 2070.9 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 8
********************
时间余量 : 2119.6 ps
起点     : ahb_lcd8080_inst1/addr[12]/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : DATA_8080[5]_MGIOL/CE         [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=================================================================================================================================================================
|                      节点                      |  单元   |  延迟  | 到达时间 |     类型      |   位置   |                     连线                     | 扇出 |
=================================================================================================================================================================
| CLOCK'clkbase                                  |   N/A   |      0 |       -- |               |          | N/A                                          |      |
| clk_25M                                        |   top   |      0 |       -- | clock_latency |          | clk_25M                                      | 1    |
| clk_25M/PAD#bidir_in                           |   PIO   |      0 |       -- |      net      | PT79A    | clk_25M                                      | 1    |
| clk_25M/PADDI                                  |   PIO   |   1091 |       -- |   PADI_DEL    |          | clk_25M_c                                    | 1    |
| PLL_inst1/PLLInst_0/CLKI                       | PLL_25K | 4826.3 |       -- |      net      | LPLL1    | clk_25M_c                                    |      |
| --                                             |   --    |     -- |       -- |      --       | --       | --                                           | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP                |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |          | N/A                                          |      |
| PLL_inst1/PLLInst_0/CLKOP                      | PLL_25K | 5917.3 |   5917.3 | clock_latency |          | AHB_USR_CLK                                  | 335  |
| ahb_lcd8080_inst1/addr[12]/CLK                 | SLICEL  | 1096.4 |   7013.7 |      net      | R22C42M  | AHB_USR_CLK                                  |      |
| --                                             |   --    |     -- |       -- |      --       | --       | --                                           | --   |
| ahb_lcd8080_inst1/addr[12]/AQ                  | SLICEL  |   30.5 |   7044.2 |     Tcko      |          | ahb_lcd8080_inst1/addr[12]                   | 1    |
| net_extracted_nHQX0/A4                         | SLICEL  | 1210.2 |   8254.5 |      net      | R21C42L  | ahb_lcd8080_inst1/addr[12]                   |      |
| net_extracted_nHQX0/BMUX                       | SLICEL  |    117 |   8371.5 |     Topab     |          | net_extracted_nHQX0                          | 14   |
| ahb_lcd8080_inst1/sta8080[2]/A2                | SLICEL  |  745.7 |   9117.1 |      net      | R20C41L  | net_extracted_nHQX0                          |      |
| ahb_lcd8080_inst1/sta8080[2]/AMUX              | SLICEL  |   88.9 |     9206 |     Topaa     |          | ahb_lcd8080_inst1/n_354                      | 2    |
| ahb_lcd8080_inst1/sta8080[2]/B1                | SLICEL  | 1019.8 |  10225.8 |      net      | R20C41L  | ahb_lcd8080_inst1/n_354                      |      |
| ahb_lcd8080_inst1/sta8080[2]/BMUX              | SLICEL  |   88.9 |  10314.7 |     Topbb     |          | net_extracted_nHQX59                         | 1    |
| ahb_lcd8080_inst1/_i_189/_i_0_decomp_nHQX18/D6 | SLICEL  |  418.7 |  10733.4 |      net      | R21C41M  | net_extracted_nHQX59                         |      |
| ahb_lcd8080_inst1/_i_189/_i_0_decomp_nHQX18/D  | SLICEL  |   75.1 |  10808.5 |     Tilo      |          | ahb_lcd8080_inst1/_i_189/_i_0_andor_decomp_1 | 1    |
| ahb_lcd8080_inst1/_i_189/_i_0_decomp_nHQX18/C5 | SLICEL  |    205 |  11013.5 |      net      | R21C41M  | ahb_lcd8080_inst1/_i_189/_i_0_andor_decomp_1 |      |
| ahb_lcd8080_inst1/_i_189/_i_0_decomp_nHQX18/C  | SLICEL  |   75.1 |  11088.6 |     Tilo      |          | ahb_lcd8080_inst1/sta8080_now[2]             | 19   |
| ahb_lcd8080_inst1/n_432/A4                     | SLICEL  | 1071.8 |  12160.4 |      net      | R21C44M  | ahb_lcd8080_inst1/sta8080_now[2]             |      |
| ahb_lcd8080_inst1/n_432/A                      | SLICEL  |   75.1 |  12235.5 |     Tilo      |          | ahb_lcd8080_inst1/n_432                      | 16   |
| DATA_8080[5]_MGIOL/CE                          | IOLOGIC | 2556.5 |  14792.1 |      net      | IOL_T49B | ahb_lcd8080_inst1/n_432                      |      |
=================================================================================================================================================================
时钟路径延迟         = 7013.7     (Tclkp)
数据路径延迟         = 7778.4     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 520.1 
        总的连线延迟 = 7227.8 
        逻辑级数     = 6 

[数据捕获路径]
=====================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      |   位置   |    连线     | 扇出 |
=====================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |           -- |               |          | N/A         |      |
| clk_25M                         |   top   |      0 |           -- | clock_latency |          | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |           -- |      net      | PT79A    | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |           -- |   PADI_DEL    |          | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4669.8 |           -- |      net      | LPLL1    | clk_25M_c   |      |
| --                              |   --    |     -- |           -- |      --       | --       | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |        10000 |  CLKI2OP_DEL  |          | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5760.8 |      15760.8 | clock_latency |          | AHB_USR_CLK | 335  |
| DATA_8080[5]_MGIOL/CLK          | IOLOGIC | 1057.4 | Tcat:16818.2 |      net      | IOL_T49B | AHB_USR_CLK |      |
=====================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(CE_SET)
         = 16818.2    + 156.5      - 0          - 7013.7     - 7778.4     - 63         
         = 2119.6 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 9
********************
时间余量 : 2270.5 ps
起点     : ahb_lcd8080_inst1/addr[12]/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : DATA_8080[7]_MGIOL/CE         [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=================================================================================================================================================================
|                      节点                      |  单元   |  延迟  | 到达时间 |     类型      |   位置   |                     连线                     | 扇出 |
=================================================================================================================================================================
| CLOCK'clkbase                                  |   N/A   |      0 |       -- |               |          | N/A                                          |      |
| clk_25M                                        |   top   |      0 |       -- | clock_latency |          | clk_25M                                      | 1    |
| clk_25M/PAD#bidir_in                           |   PIO   |      0 |       -- |      net      | PT79A    | clk_25M                                      | 1    |
| clk_25M/PADDI                                  |   PIO   |   1091 |       -- |   PADI_DEL    |          | clk_25M_c                                    | 1    |
| PLL_inst1/PLLInst_0/CLKI                       | PLL_25K | 4826.3 |       -- |      net      | LPLL1    | clk_25M_c                                    |      |
| --                                             |   --    |     -- |       -- |      --       | --       | --                                           | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP                |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |          | N/A                                          |      |
| PLL_inst1/PLLInst_0/CLKOP                      | PLL_25K | 5917.3 |   5917.3 | clock_latency |          | AHB_USR_CLK                                  | 335  |
| ahb_lcd8080_inst1/addr[12]/CLK                 | SLICEL  | 1096.4 |   7013.7 |      net      | R22C42M  | AHB_USR_CLK                                  |      |
| --                                             |   --    |     -- |       -- |      --       | --       | --                                           | --   |
| ahb_lcd8080_inst1/addr[12]/AQ                  | SLICEL  |   30.5 |   7044.2 |     Tcko      |          | ahb_lcd8080_inst1/addr[12]                   | 1    |
| net_extracted_nHQX0/A4                         | SLICEL  | 1210.2 |   8254.5 |      net      | R21C42L  | ahb_lcd8080_inst1/addr[12]                   |      |
| net_extracted_nHQX0/BMUX                       | SLICEL  |    117 |   8371.5 |     Topab     |          | net_extracted_nHQX0                          | 14   |
| ahb_lcd8080_inst1/sta8080[2]/A2                | SLICEL  |  745.7 |   9117.1 |      net      | R20C41L  | net_extracted_nHQX0                          |      |
| ahb_lcd8080_inst1/sta8080[2]/AMUX              | SLICEL  |   88.9 |     9206 |     Topaa     |          | ahb_lcd8080_inst1/n_354                      | 2    |
| ahb_lcd8080_inst1/sta8080[2]/B1                | SLICEL  | 1019.8 |  10225.8 |      net      | R20C41L  | ahb_lcd8080_inst1/n_354                      |      |
| ahb_lcd8080_inst1/sta8080[2]/BMUX              | SLICEL  |   88.9 |  10314.7 |     Topbb     |          | net_extracted_nHQX59                         | 1    |
| ahb_lcd8080_inst1/_i_189/_i_0_decomp_nHQX18/D6 | SLICEL  |  418.7 |  10733.4 |      net      | R21C41M  | net_extracted_nHQX59                         |      |
| ahb_lcd8080_inst1/_i_189/_i_0_decomp_nHQX18/D  | SLICEL  |   75.1 |  10808.5 |     Tilo      |          | ahb_lcd8080_inst1/_i_189/_i_0_andor_decomp_1 | 1    |
| ahb_lcd8080_inst1/_i_189/_i_0_decomp_nHQX18/C5 | SLICEL  |    205 |  11013.5 |      net      | R21C41M  | ahb_lcd8080_inst1/_i_189/_i_0_andor_decomp_1 |      |
| ahb_lcd8080_inst1/_i_189/_i_0_decomp_nHQX18/C  | SLICEL  |   75.1 |  11088.6 |     Tilo      |          | ahb_lcd8080_inst1/sta8080_now[2]             | 19   |
| ahb_lcd8080_inst1/n_432/A4                     | SLICEL  | 1071.8 |  12160.4 |      net      | R21C44M  | ahb_lcd8080_inst1/sta8080_now[2]             |      |
| ahb_lcd8080_inst1/n_432/A                      | SLICEL  |   75.1 |  12235.5 |     Tilo      |          | ahb_lcd8080_inst1/n_432                      | 16   |
| DATA_8080[7]_MGIOL/CE                          | IOLOGIC | 2405.6 |  14641.2 |      net      | IOL_T49A | ahb_lcd8080_inst1/n_432                      |      |
=================================================================================================================================================================
时钟路径延迟         = 7013.7     (Tclkp)
数据路径延迟         = 7627.5     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 520.1 
        总的连线延迟 = 7076.9 
        逻辑级数     = 6 

[数据捕获路径]
=====================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      |   位置   |    连线     | 扇出 |
=====================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |           -- |               |          | N/A         |      |
| clk_25M                         |   top   |      0 |           -- | clock_latency |          | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |           -- |      net      | PT79A    | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |           -- |   PADI_DEL    |          | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4669.8 |           -- |      net      | LPLL1    | clk_25M_c   |      |
| --                              |   --    |     -- |           -- |      --       | --       | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |        10000 |  CLKI2OP_DEL  |          | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5760.8 |      15760.8 | clock_latency |          | AHB_USR_CLK | 335  |
| DATA_8080[7]_MGIOL/CLK          | IOLOGIC | 1057.4 | Tcat:16818.2 |      net      | IOL_T49A | AHB_USR_CLK |      |
=====================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(CE_SET)
         = 16818.2    + 156.5      - 0          - 7013.7     - 7627.5     - 63         
         = 2270.5 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 10
********************
时间余量 : 2291.5 ps
起点     : ahb_lcd8080_inst1/addr[12]/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : DATA_8080[13]_MGIOL/CE        [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=================================================================================================================================================================
|                      节点                      |  单元   |  延迟  | 到达时间 |     类型      |   位置   |                     连线                     | 扇出 |
=================================================================================================================================================================
| CLOCK'clkbase                                  |   N/A   |      0 |       -- |               |          | N/A                                          |      |
| clk_25M                                        |   top   |      0 |       -- | clock_latency |          | clk_25M                                      | 1    |
| clk_25M/PAD#bidir_in                           |   PIO   |      0 |       -- |      net      | PT79A    | clk_25M                                      | 1    |
| clk_25M/PADDI                                  |   PIO   |   1091 |       -- |   PADI_DEL    |          | clk_25M_c                                    | 1    |
| PLL_inst1/PLLInst_0/CLKI                       | PLL_25K | 4826.3 |       -- |      net      | LPLL1    | clk_25M_c                                    |      |
| --                                             |   --    |     -- |       -- |      --       | --       | --                                           | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP                |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |          | N/A                                          |      |
| PLL_inst1/PLLInst_0/CLKOP                      | PLL_25K | 5917.3 |   5917.3 | clock_latency |          | AHB_USR_CLK                                  | 335  |
| ahb_lcd8080_inst1/addr[12]/CLK                 | SLICEL  | 1096.4 |   7013.7 |      net      | R22C42M  | AHB_USR_CLK                                  |      |
| --                                             |   --    |     -- |       -- |      --       | --       | --                                           | --   |
| ahb_lcd8080_inst1/addr[12]/AQ                  | SLICEL  |   30.5 |   7044.2 |     Tcko      |          | ahb_lcd8080_inst1/addr[12]                   | 1    |
| net_extracted_nHQX0/A4                         | SLICEL  | 1210.2 |   8254.5 |      net      | R21C42L  | ahb_lcd8080_inst1/addr[12]                   |      |
| net_extracted_nHQX0/BMUX                       | SLICEL  |    117 |   8371.5 |     Topab     |          | net_extracted_nHQX0                          | 14   |
| ahb_lcd8080_inst1/sta8080[2]/A2                | SLICEL  |  745.7 |   9117.1 |      net      | R20C41L  | net_extracted_nHQX0                          |      |
| ahb_lcd8080_inst1/sta8080[2]/AMUX              | SLICEL  |   88.9 |     9206 |     Topaa     |          | ahb_lcd8080_inst1/n_354                      | 2    |
| ahb_lcd8080_inst1/sta8080[2]/B1                | SLICEL  | 1019.8 |  10225.8 |      net      | R20C41L  | ahb_lcd8080_inst1/n_354                      |      |
| ahb_lcd8080_inst1/sta8080[2]/BMUX              | SLICEL  |   88.9 |  10314.7 |     Topbb     |          | net_extracted_nHQX59                         | 1    |
| ahb_lcd8080_inst1/_i_189/_i_0_decomp_nHQX18/D6 | SLICEL  |  418.7 |  10733.4 |      net      | R21C41M  | net_extracted_nHQX59                         |      |
| ahb_lcd8080_inst1/_i_189/_i_0_decomp_nHQX18/D  | SLICEL  |   75.1 |  10808.5 |     Tilo      |          | ahb_lcd8080_inst1/_i_189/_i_0_andor_decomp_1 | 1    |
| ahb_lcd8080_inst1/_i_189/_i_0_decomp_nHQX18/C5 | SLICEL  |    205 |  11013.5 |      net      | R21C41M  | ahb_lcd8080_inst1/_i_189/_i_0_andor_decomp_1 |      |
| ahb_lcd8080_inst1/_i_189/_i_0_decomp_nHQX18/C  | SLICEL  |   75.1 |  11088.6 |     Tilo      |          | ahb_lcd8080_inst1/sta8080_now[2]             | 19   |
| ahb_lcd8080_inst1/n_432/A4                     | SLICEL  | 1071.8 |  12160.4 |      net      | R21C44M  | ahb_lcd8080_inst1/sta8080_now[2]             |      |
| ahb_lcd8080_inst1/n_432/A                      | SLICEL  |   75.1 |  12235.5 |     Tilo      |          | ahb_lcd8080_inst1/n_432                      | 16   |
| DATA_8080[13]_MGIOL/CE                         | IOLOGIC | 2384.7 |  14620.2 |      net      | IOL_T52B | ahb_lcd8080_inst1/n_432                      |      |
=================================================================================================================================================================
时钟路径延迟         = 7013.7     (Tclkp)
数据路径延迟         = 7606.5     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 520.1 
        总的连线延迟 = 7055.9 
        逻辑级数     = 6 

[数据捕获路径]
=====================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      |   位置   |    连线     | 扇出 |
=====================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |           -- |               |          | N/A         |      |
| clk_25M                         |   top   |      0 |           -- | clock_latency |          | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |           -- |      net      | PT79A    | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |           -- |   PADI_DEL    |          | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4669.8 |           -- |      net      | LPLL1    | clk_25M_c   |      |
| --                              |   --    |     -- |           -- |      --       | --       | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |        10000 |  CLKI2OP_DEL  |          | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5760.8 |      15760.8 | clock_latency |          | AHB_USR_CLK | 335  |
| DATA_8080[13]_MGIOL/CLK         | IOLOGIC | 1057.4 | Tcat:16818.2 |      net      | IOL_T52B | AHB_USR_CLK |      |
=====================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(CE_SET)
         = 16818.2    + 156.5      - 0          - 7013.7     - 7606.5     - 63         
         = 2291.5 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


#################################################################
# 时序分析报告 Fri Aug  2 16:25:33 2024
#################################################################
#  分析类型                               : 保持(hold)
#  分析/报告未加约束IO与寄存器之间路径    : No
#  分析/报告跨时钟域路径                  : No
#  分析/报告最小脉冲宽度检查              : No
#  分析中动态截断组合回路                 : No
#  报告物理层次中的的时序节点             : No
#  报告用户层次模块上的时序节点           : No
#  报告的最大路径数目                     : 10
#  每个检查点上报告的最大路径数目         : 1
#  从每个路径起始点可报告的最大路径数目   : 不限 
#
########################  [用户指定路径]  #######################
#  起点 : 时钟: PLL_inst1/PLLInst_0/CLKOP
#  终点 : 时钟: PLL_inst1/PLLInst_0/CLKOP
#  经过 : 
#  排除 :  
#################################################################

********************
* 路径 1
********************
时间余量 : 325.9 ps
起点     : ahb_uart1/TX_shift_reg[8]/DQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : ahb_uart1/TX_shift_reg[8]/C3 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
==============================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |           连线            | 扇出 |
==============================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |               |         | N/A                       |      |
| clk_25M                         |   top   |      0 |       -- | clock_latency |         | clk_25M                   | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M                   | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c                 | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4669.8 |       -- |      net      | LPLL1   | clk_25M_c                 |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                        | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                       |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5760.8 |   5760.8 | clock_latency |         | AHB_USR_CLK               | 335  |
| ahb_uart1/TX_shift_reg[8]/CLK   | SLICEL  | 1057.4 |   6818.2 |      net      | R25C42L | AHB_USR_CLK               |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                        | --   |
| ahb_uart1/TX_shift_reg[8]/DQ    | SLICEL  |   30.5 |   6848.7 |     Tcko      |         | ahb_uart1/TX_shift_reg[6] | 1    |
| ahb_uart1/TX_shift_reg[8]/C3    | SLICEL  |  216.6 |   7065.3 |      net      | R25C42L | ahb_uart1/TX_shift_reg[6] |      |
==============================================================================================================================
时钟路径延迟         = 6818.2     (Tclkp)
数据路径延迟         = 247.1      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 216.6 
        逻辑级数     = 0 

[数据捕获路径]
===================================================================================================================
|              节点               |  单元   |  延迟  |  到达时间   |     类型      |  位置   |    连线     | 扇出 |
===================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |          -- |               |         | N/A         |      |
| clk_25M                         |   top   |      0 |          -- | clock_latency |         | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |          -- |      net      | PT79A   | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |          -- |   PADI_DEL    |         | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4826.3 |          -- |      net      | LPLL1   | clk_25M_c   |      |
| --                              |   --    |     -- |          -- |      --       | --      | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |           0 |  CLKI2OP_DEL  |         | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5917.3 |      5917.3 | clock_latency |         | AHB_USR_CLK | 335  |
| ahb_uart1/TX_shift_reg[8]/CLK   | SLICEL  | 1096.4 | Tcat:7013.7 |      net      | R25C42L | AHB_USR_CLK |      |
===================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 156.5      + 6818.2     + 247.1      - 7013.7     - -117.8     
         = 325.9 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 2
********************
时间余量 : 325.9 ps
起点     : ahb_uart1/TX_shift_reg[4]/DQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : ahb_uart1/TX_shift_reg[4]/C3 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
==============================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |           连线            | 扇出 |
==============================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |               |         | N/A                       |      |
| clk_25M                         |   top   |      0 |       -- | clock_latency |         | clk_25M                   | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M                   | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c                 | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4669.8 |       -- |      net      | LPLL1   | clk_25M_c                 |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                        | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                       |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5760.8 |   5760.8 | clock_latency |         | AHB_USR_CLK               | 335  |
| ahb_uart1/TX_shift_reg[4]/CLK   | SLICEL  | 1057.4 |   6818.2 |      net      | R19C50L | AHB_USR_CLK               |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                        | --   |
| ahb_uart1/TX_shift_reg[4]/DQ    | SLICEL  |   30.5 |   6848.7 |     Tcko      |         | ahb_uart1/TX_shift_reg[3] | 1    |
| ahb_uart1/TX_shift_reg[4]/C3    | SLICEL  |  216.6 |   7065.3 |      net      | R19C50L | ahb_uart1/TX_shift_reg[3] |      |
==============================================================================================================================
时钟路径延迟         = 6818.2     (Tclkp)
数据路径延迟         = 247.1      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 216.6 
        逻辑级数     = 0 

[数据捕获路径]
===================================================================================================================
|              节点               |  单元   |  延迟  |  到达时间   |     类型      |  位置   |    连线     | 扇出 |
===================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |          -- |               |         | N/A         |      |
| clk_25M                         |   top   |      0 |          -- | clock_latency |         | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |          -- |      net      | PT79A   | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |          -- |   PADI_DEL    |         | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4826.3 |          -- |      net      | LPLL1   | clk_25M_c   |      |
| --                              |   --    |     -- |          -- |      --       | --      | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |           0 |  CLKI2OP_DEL  |         | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5917.3 |      5917.3 | clock_latency |         | AHB_USR_CLK | 335  |
| ahb_uart1/TX_shift_reg[4]/CLK   | SLICEL  | 1096.4 | Tcat:7013.7 |      net      | R19C50L | AHB_USR_CLK |      |
===================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 156.5      + 6818.2     + 247.1      - 7013.7     - -117.8     
         = 325.9 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 3
********************
时间余量 : 334.2 ps
起点     : ahb_sram1/n_1801/CQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : ahb_sram1/n_1801/C2 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
===================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |      连线      | 扇出 |
===================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |               |         | N/A            |      |
| clk_25M                         |   top   |      0 |       -- | clock_latency |         | clk_25M        | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M        | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c      | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4669.8 |       -- |      net      | LPLL1   | clk_25M_c      |      |
| --                              |   --    |     -- |       -- |      --       | --      | --             | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A            |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5760.8 |   5760.8 | clock_latency |         | AHB_USR_CLK    | 335  |
| ahb_sram1/n_1801/CLK            | SLICEL  | 1057.4 |   6818.2 |      net      | R31C69L | AHB_USR_CLK    |      |
| --                              |   --    |     -- |       -- |      --       | --      | --             | --   |
| ahb_sram1/n_1801/CQ             | SLICEL  |   30.5 |   6848.7 |     Tcko      |         | SRAM_ADDR[0]_c | 1    |
| ahb_sram1/n_1801/C2             | SLICEL  |  224.9 |   7073.6 |      net      | R31C69L | SRAM_ADDR[0]_c |      |
===================================================================================================================
时钟路径延迟         = 6818.2     (Tclkp)
数据路径延迟         = 255.4      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 224.9 
        逻辑级数     = 0 

[数据捕获路径]
===================================================================================================================
|              节点               |  单元   |  延迟  |  到达时间   |     类型      |  位置   |    连线     | 扇出 |
===================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |          -- |               |         | N/A         |      |
| clk_25M                         |   top   |      0 |          -- | clock_latency |         | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |          -- |      net      | PT79A   | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |          -- |   PADI_DEL    |         | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4826.3 |          -- |      net      | LPLL1   | clk_25M_c   |      |
| --                              |   --    |     -- |          -- |      --       | --      | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |           0 |  CLKI2OP_DEL  |         | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5917.3 |      5917.3 | clock_latency |         | AHB_USR_CLK | 335  |
| ahb_sram1/n_1801/CLK            | SLICEL  | 1096.4 | Tcat:7013.7 |      net      | R31C69L | AHB_USR_CLK |      |
===================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 156.5      + 6818.2     + 255.4      - 7013.7     - -117.8     
         = 334.2 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 4
********************
时间余量 : 338.9 ps
起点     : ahb_uart1/n_902/DQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : ahb_uart1/n_902/C3 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
=================================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |             连线             | 扇出 |
=================================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |               |         | N/A                          |      |
| clk_25M                         |   top   |      0 |       -- | clock_latency |         | clk_25M                      | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M                      | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c                    | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4669.8 |       -- |      net      | LPLL1   | clk_25M_c                    |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                           | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                          |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5760.8 |   5760.8 | clock_latency |         | AHB_USR_CLK                  | 335  |
| ahb_uart1/n_902/CLK             | SLICEL  | 1057.4 |   6818.2 |      net      | R26C51L | AHB_USR_CLK                  |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                           | --   |
| ahb_uart1/n_902/DQ              | SLICEL  |   30.5 |   6848.7 |     Tcko      |         | ahb_uart1/TX_shiftOUT_cnt[4] | 3    |
| ahb_uart1/n_902/C3              | SLICEL  |  229.6 |   7078.3 |      net      | R26C51L | ahb_uart1/TX_shiftOUT_cnt[4] |      |
=================================================================================================================================
时钟路径延迟         = 6818.2     (Tclkp)
数据路径延迟         = 260.1      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 229.6 
        逻辑级数     = 0 

[数据捕获路径]
===================================================================================================================
|              节点               |  单元   |  延迟  |  到达时间   |     类型      |  位置   |    连线     | 扇出 |
===================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |          -- |               |         | N/A         |      |
| clk_25M                         |   top   |      0 |          -- | clock_latency |         | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |          -- |      net      | PT79A   | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |          -- |   PADI_DEL    |         | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4826.3 |          -- |      net      | LPLL1   | clk_25M_c   |      |
| --                              |   --    |     -- |          -- |      --       | --      | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |           0 |  CLKI2OP_DEL  |         | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5917.3 |      5917.3 | clock_latency |         | AHB_USR_CLK | 335  |
| ahb_uart1/n_902/CLK             | SLICEL  | 1096.4 | Tcat:7013.7 |      net      | R26C51L | AHB_USR_CLK |      |
===================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 156.5      + 6818.2     + 260.1      - 7013.7     - -117.8     
         = 338.9 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 5
********************
时间余量 : 338.9 ps
起点     : ahb_uart1/RX_shift_reg[7]/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : ahb_uart1/RX_shift_reg[7]/B3 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
==============================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |           连线            | 扇出 |
==============================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |               |         | N/A                       |      |
| clk_25M                         |   top   |      0 |       -- | clock_latency |         | clk_25M                   | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M                   | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c                 | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4669.8 |       -- |      net      | LPLL1   | clk_25M_c                 |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                        | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                       |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5760.8 |   5760.8 | clock_latency |         | AHB_USR_CLK               | 335  |
| ahb_uart1/RX_shift_reg[7]/CLK   | SLICEL  | 1057.4 |   6818.2 |      net      | R19C58L | AHB_USR_CLK               |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                        | --   |
| ahb_uart1/RX_shift_reg[7]/AQ    | SLICEL  |   30.5 |   6848.7 |     Tcko      |         | ahb_uart1/RX_shift_reg[7] | 2    |
| ahb_uart1/RX_shift_reg[7]/B3    | SLICEL  |  229.6 |   7078.3 |      net      | R19C58L | ahb_uart1/RX_shift_reg[7] |      |
==============================================================================================================================
时钟路径延迟         = 6818.2     (Tclkp)
数据路径延迟         = 260.1      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 229.6 
        逻辑级数     = 0 

[数据捕获路径]
===================================================================================================================
|              节点               |  单元   |  延迟  |  到达时间   |     类型      |  位置   |    连线     | 扇出 |
===================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |          -- |               |         | N/A         |      |
| clk_25M                         |   top   |      0 |          -- | clock_latency |         | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |          -- |      net      | PT79A   | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |          -- |   PADI_DEL    |         | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4826.3 |          -- |      net      | LPLL1   | clk_25M_c   |      |
| --                              |   --    |     -- |          -- |      --       | --      | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |           0 |  CLKI2OP_DEL  |         | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5917.3 |      5917.3 | clock_latency |         | AHB_USR_CLK | 335  |
| ahb_uart1/RX_shift_reg[7]/CLK   | SLICEL  | 1096.4 | Tcat:7013.7 |      net      | R19C58L | AHB_USR_CLK |      |
===================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 156.5      + 6818.2     + 260.1      - 7013.7     - -117.8     
         = 338.9 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 6
********************
时间余量 : 338.9 ps
起点     : seg_inst/clk_DRV/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : seg_inst/clk_DRV/A3 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
=====================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |       连线       | 扇出 |
=====================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |               |         | N/A              |      |
| clk_25M                         |   top   |      0 |       -- | clock_latency |         | clk_25M          | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M          | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c        | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4669.8 |       -- |      net      | LPLL1   | clk_25M_c        |      |
| --                              |   --    |     -- |       -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5760.8 |   5760.8 | clock_latency |         | AHB_USR_CLK      | 335  |
| seg_inst/clk_DRV/CLK            | SLICEL  | 1057.4 |   6818.2 |      net      | R18C59L | AHB_USR_CLK      |      |
| --                              |   --    |     -- |       -- |      --       | --      | --               | --   |
| seg_inst/clk_DRV/AQ             | SLICEL  |   30.5 |   6848.7 |     Tcko      |         | seg_inst/clk_DRV | 12   |
| seg_inst/clk_DRV/A3             | SLICEL  |  229.6 |   7078.3 |      net      | R18C59L | seg_inst/clk_DRV |      |
=====================================================================================================================
时钟路径延迟         = 6818.2     (Tclkp)
数据路径延迟         = 260.1      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 229.6 
        逻辑级数     = 0 

[数据捕获路径]
===================================================================================================================
|              节点               |  单元   |  延迟  |  到达时间   |     类型      |  位置   |    连线     | 扇出 |
===================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |          -- |               |         | N/A         |      |
| clk_25M                         |   top   |      0 |          -- | clock_latency |         | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |          -- |      net      | PT79A   | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |          -- |   PADI_DEL    |         | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4826.3 |          -- |      net      | LPLL1   | clk_25M_c   |      |
| --                              |   --    |     -- |          -- |      --       | --      | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |           0 |  CLKI2OP_DEL  |         | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5917.3 |      5917.3 | clock_latency |         | AHB_USR_CLK | 335  |
| seg_inst/clk_DRV/CLK            | SLICEL  | 1096.4 | Tcat:7013.7 |      net      | R18C59L | AHB_USR_CLK |      |
===================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 156.5      + 6818.2     + 260.1      - 7013.7     - -117.8     
         = 338.9 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 7
********************
时间余量 : 346.6 ps
起点     : _n_8449/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : _n_8449/B3 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
=============================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置  |           连线            | 扇出 |
=============================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |               |        | N/A                       |      |
| clk_25M                         |   top   |      0 |       -- | clock_latency |        | clk_25M                   | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |      net      | PT79A  | clk_25M                   | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |   PADI_DEL    |        | clk_25M_c                 | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4669.8 |       -- |      net      | LPLL1  | clk_25M_c                 |      |
| --                              |   --    |     -- |       -- |      --       | --     | --                        | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |        | N/A                       |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5760.8 |   5760.8 | clock_latency |        | AHB_USR_CLK               | 335  |
| _n_8449/CLK                     | SLICEL  | 1057.4 |   6818.2 |      net      | R9C54L | AHB_USR_CLK               |      |
| --                              |   --    |     -- |       -- |      --       | --     | --                        | --   |
| _n_8449/AQ                      | SLICEL  |   30.5 |   6848.7 |     Tcko      |        | ahb_uart1/RX_samp_regs[0] | 3    |
| _n_8449/B3                      | SLICEL  |  237.3 |     7086 |      net      | R9C54L | ahb_uart1/RX_samp_regs[0] |      |
=============================================================================================================================
时钟路径延迟         = 6818.2     (Tclkp)
数据路径延迟         = 267.8      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 237.3 
        逻辑级数     = 0 

[数据捕获路径]
==================================================================================================================
|              节点               |  单元   |  延迟  |  到达时间   |     类型      |  位置  |    连线     | 扇出 |
==================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |          -- |               |        | N/A         |      |
| clk_25M                         |   top   |      0 |          -- | clock_latency |        | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |          -- |      net      | PT79A  | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |          -- |   PADI_DEL    |        | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4826.3 |          -- |      net      | LPLL1  | clk_25M_c   |      |
| --                              |   --    |     -- |          -- |      --       | --     | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |           0 |  CLKI2OP_DEL  |        | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5917.3 |      5917.3 | clock_latency |        | AHB_USR_CLK | 335  |
| _n_8449/CLK                     | SLICEL  | 1096.4 | Tcat:7013.7 |      net      | R9C54L | AHB_USR_CLK |      |
==================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 156.5      + 6818.2     + 267.8      - 7013.7     - -117.8     
         = 346.6 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 8
********************
时间余量 : 346.6 ps
起点     : ahb_lcd8080_inst1/write_l_cnt[7]/DQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : ahb_lcd8080_inst1/write_l_cnt[7]/D3 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
==========================================================================================================================================
|                 节点                 |  单元   |  延迟  | 到达时间 |     类型      |  位置   |               连线               | 扇出 |
==========================================================================================================================================
| CLOCK'clkbase                        |   N/A   |      0 |       -- |               |         | N/A                              |      |
| clk_25M                              |   top   |      0 |       -- | clock_latency |         | clk_25M                          | 1    |
| clk_25M/PAD#bidir_in                 |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M                          | 1    |
| clk_25M/PADDI                        |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c                        | 1    |
| PLL_inst1/PLLInst_0/CLKI             | PLL_25K | 4669.8 |       -- |      net      | LPLL1   | clk_25M_c                        |      |
| --                                   |   --    |     -- |       -- |      --       | --      | --                               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP      |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                              |      |
| PLL_inst1/PLLInst_0/CLKOP            | PLL_25K | 5760.8 |   5760.8 | clock_latency |         | AHB_USR_CLK                      | 335  |
| ahb_lcd8080_inst1/write_l_cnt[7]/CLK | SLICEL  | 1057.4 |   6818.2 |      net      | R19C44L | AHB_USR_CLK                      |      |
| --                                   |   --    |     -- |       -- |      --       | --      | --                               | --   |
| ahb_lcd8080_inst1/write_l_cnt[7]/DQ  | SLICEL  |   30.5 |   6848.7 |     Tcko      |         | ahb_lcd8080_inst1/write_l_cnt[0] | 3    |
| ahb_lcd8080_inst1/write_l_cnt[7]/D3  | SLICEL  |  237.3 |     7086 |      net      | R19C44L | ahb_lcd8080_inst1/write_l_cnt[0] |      |
==========================================================================================================================================
时钟路径延迟         = 6818.2     (Tclkp)
数据路径延迟         = 267.8      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 237.3 
        逻辑级数     = 0 

[数据捕获路径]
========================================================================================================================
|                 节点                 |  单元   |  延迟  |  到达时间   |     类型      |  位置   |    连线     | 扇出 |
========================================================================================================================
| CLOCK'clkbase                        |   N/A   |      0 |          -- |               |         | N/A         |      |
| clk_25M                              |   top   |      0 |          -- | clock_latency |         | clk_25M     | 1    |
| clk_25M/PAD#bidir_in                 |   PIO   |      0 |          -- |      net      | PT79A   | clk_25M     | 1    |
| clk_25M/PADDI                        |   PIO   |   1091 |          -- |   PADI_DEL    |         | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI             | PLL_25K | 4826.3 |          -- |      net      | LPLL1   | clk_25M_c   |      |
| --                                   |   --    |     -- |          -- |      --       | --      | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP      |   N/A   |      0 |           0 |  CLKI2OP_DEL  |         | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP            | PLL_25K | 5917.3 |      5917.3 | clock_latency |         | AHB_USR_CLK | 335  |
| ahb_lcd8080_inst1/write_l_cnt[7]/CLK | SLICEL  | 1096.4 | Tcat:7013.7 |      net      | R19C44L | AHB_USR_CLK |      |
========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 156.5      + 6818.2     + 267.8      - 7013.7     - -117.8     
         = 346.6 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 9
********************
时间余量 : 346.6 ps
起点     : ahb_sram1/n_1801/DQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : ahb_sram1/n_1801/D3 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
============================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |          连线           | 扇出 |
============================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |               |         | N/A                     |      |
| clk_25M                         |   top   |      0 |       -- | clock_latency |         | clk_25M                 | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M                 | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c               | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4669.8 |       -- |      net      | LPLL1   | clk_25M_c               |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                      | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                     |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5760.8 |   5760.8 | clock_latency |         | AHB_USR_CLK             | 335  |
| ahb_sram1/n_1801/CLK            | SLICEL  | 1057.4 |   6818.2 |      net      | R31C69L | AHB_USR_CLK             |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                      | --   |
| ahb_sram1/n_1801/DQ             | SLICEL  |   30.5 |   6848.7 |     Tcko      |         | ahb_sram1/reg_lb_mux[1] | 6    |
| ahb_sram1/n_1801/D3             | SLICEL  |  237.3 |     7086 |      net      | R31C69L | ahb_sram1/reg_lb_mux[1] |      |
============================================================================================================================
时钟路径延迟         = 6818.2     (Tclkp)
数据路径延迟         = 267.8      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 237.3 
        逻辑级数     = 0 

[数据捕获路径]
===================================================================================================================
|              节点               |  单元   |  延迟  |  到达时间   |     类型      |  位置   |    连线     | 扇出 |
===================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |          -- |               |         | N/A         |      |
| clk_25M                         |   top   |      0 |          -- | clock_latency |         | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |          -- |      net      | PT79A   | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |          -- |   PADI_DEL    |         | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4826.3 |          -- |      net      | LPLL1   | clk_25M_c   |      |
| --                              |   --    |     -- |          -- |      --       | --      | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |           0 |  CLKI2OP_DEL  |         | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5917.3 |      5917.3 | clock_latency |         | AHB_USR_CLK | 335  |
| ahb_sram1/n_1801/CLK            | SLICEL  | 1096.4 | Tcat:7013.7 |      net      | R31C69L | AHB_USR_CLK |      |
===================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 156.5      + 6818.2     + 267.8      - 7013.7     - -117.8     
         = 346.6 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 10
********************
时间余量 : 348.9 ps
起点     : ahb_uart1/RX_DIV_cnt[3]/CQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : ahb_uart1/RX_DIV_cnt[3]/C2 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
============================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |          连线           | 扇出 |
============================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |               |         | N/A                     |      |
| clk_25M                         |   top   |      0 |       -- | clock_latency |         | clk_25M                 | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M                 | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c               | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4669.8 |       -- |      net      | LPLL1   | clk_25M_c               |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                      | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                     |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5760.8 |   5760.8 | clock_latency |         | AHB_USR_CLK             | 335  |
| ahb_uart1/RX_DIV_cnt[3]/CLK     | SLICEL  | 1057.4 |   6818.2 |      net      | R25C52M | AHB_USR_CLK             |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                      | --   |
| ahb_uart1/RX_DIV_cnt[3]/CQ      | SLICEL  |   30.5 |   6848.7 |     Tcko      |         | ahb_uart1/RX_DIV_cnt[0] | 3    |
| ahb_uart1/RX_DIV_cnt[3]/C2      | SLICEL  |  239.6 |   7088.3 |      net      | R25C52M | ahb_uart1/RX_DIV_cnt[0] |      |
============================================================================================================================
时钟路径延迟         = 6818.2     (Tclkp)
数据路径延迟         = 270.1      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 239.6 
        逻辑级数     = 0 

[数据捕获路径]
===================================================================================================================
|              节点               |  单元   |  延迟  |  到达时间   |     类型      |  位置   |    连线     | 扇出 |
===================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |          -- |               |         | N/A         |      |
| clk_25M                         |   top   |      0 |          -- | clock_latency |         | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |          -- |      net      | PT79A   | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |          -- |   PADI_DEL    |         | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4826.3 |          -- |      net      | LPLL1   | clk_25M_c   |      |
| --                              |   --    |     -- |          -- |      --       | --      | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |           0 |  CLKI2OP_DEL  |         | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5917.3 |      5917.3 | clock_latency |         | AHB_USR_CLK | 335  |
| ahb_uart1/RX_DIV_cnt[3]/CLK     | SLICEL  | 1096.4 | Tcat:7013.7 |      net      | R25C52M | AHB_USR_CLK |      |
===================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 156.5      + 6818.2     + 270.1      - 7013.7     - -117.8     
         = 348.9 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


#################################################################
# 时序分析报告 Fri Aug  2 16:25:33 2024
#################################################################
#  分析类型                               : 建立(setup)
#  分析/报告未加约束IO与寄存器之间路径    : No
#  分析/报告跨时钟域路径                  : No
#  分析/报告最小脉冲宽度检查              : No
#  分析中动态截断组合回路                 : No
#  报告物理层次中的的时序节点             : No
#  报告用户层次模块上的时序节点           : No
#  报告的最大路径数目                     : 10
#  每个检查点上报告的最大路径数目         : 1
#  从每个路径起始点可报告的最大路径数目   : 不限 
#
########################  [用户指定路径]  #######################
#  起点 : 时钟: PLL_inst1/PLLInst_0/CLKOS
#  终点 : 时钟: PLL_inst1/PLLInst_0/CLKOS
#  经过 : 
#  排除 :  
#################################################################

********************
* 路径 1
********************
时间余量 : 11002.1 ps
起点     : led_wf_inst1/cnt[15]/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : led_pin[0]_MGIOL/CE     [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿2]
类型     : 建立(setup) 

数据产生路径
====================================================================================================================================
|               节点               |  单元   |  延迟  | 到达时间 |     类型      |   位置   |             连线              | 扇出 |
====================================================================================================================================
| CLOCK'clkbase                    |   N/A   |      0 |       -- |               |          | N/A                           |      |
| clk_25M                          |   top   |      0 |       -- | clock_latency |          | clk_25M                       | 1    |
| clk_25M/PAD#bidir_in             |   PIO   |      0 |       -- |      net      | PT79A    | clk_25M                       | 1    |
| clk_25M/PADDI                    |   PIO   |   1091 |       -- |   PADI_DEL    |          | clk_25M_c                     | 1    |
| PLL_inst1/PLLInst_0/CLKI         | PLL_25K | 4826.3 |       -- |      net      | LPLL1    | clk_25M_c                     |      |
| --                               |   --    |     -- |       -- |      --       | --       | --                            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS  |   N/A   |      0 |   Tlat:0 |  CLKI2OS_DEL  |          | N/A                           |      |
| PLL_inst1/PLLInst_0/CLKOS        | PLL_25K | 5917.3 |   5917.3 | clock_latency |          | CLK_FPGA_SYS1                 | 10   |
| led_wf_inst1/cnt[15]/CLK         | SLICEL  | 1096.4 |   7013.7 |      net      | R33C88L  | CLK_FPGA_SYS1                 |      |
| --                               |   --    |     -- |       -- |      --       | --       | --                            | --   |
| led_wf_inst1/cnt[15]/AQ          | SLICEL  |   30.5 |   7044.2 |     Tcko      |          | led_wf_inst1/cnt[15]          | 2    |
| led_wf_inst1/cnt[12]/C5          | SLICEL  | 2109.3 |   9153.5 |      net      | R19C62L  | led_wf_inst1/cnt[15]          |      |
| led_wf_inst1/cnt[12]/C           | SLICEL  |   75.1 |   9228.6 |     Tilo      |          | led_wf_inst1/_i_2/_i_0_rkd_16 | 1    |
| led_wf_inst1/cnt[12]/D5          | SLICEL  |    451 |   9679.6 |      net      | R19C62L  | led_wf_inst1/_i_2/_i_0_rkd_16 |      |
| led_wf_inst1/cnt[12]/D           | SLICEL  |   75.1 |   9754.7 |     Tilo      |          | led_wf_inst1/_i_2/_i_0_rkd_21 | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_14/B1 | SLICEL  | 1781.9 |  11536.6 |      net      | R33C66L  | led_wf_inst1/_i_2/_i_0_rkd_21 |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/B  | SLICEL  |   75.1 |  11611.7 |     Tilo      |          | _n_8448                       | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_14/D6 | SLICEL  |  176.4 |  11788.1 |      net      | R33C66L  | _n_8448                       |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/D  | SLICEL  |   75.1 |  11863.2 |     Tilo      |          | led_wf_inst1/n_6              | 20   |
| led_pin[0]_MGIOL/CE              | IOLOGIC | 4088.4 |  15951.6 |      net      | IOL_T95D | led_wf_inst1/n_6              |      |
====================================================================================================================================
时钟路径延迟         = 7013.7     (Tclkp)
数据路径延迟         = 8937.9     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 300.4 
        总的连线延迟 = 8607 
        逻辑级数     = 4 

[数据捕获路径]
=======================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      |   位置   |     连线      | 扇出 |
=======================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |           -- |               |          | N/A           |      |
| clk_25M                         |   top   |      0 |           -- | clock_latency |          | clk_25M       | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |           -- |      net      | PT79A    | clk_25M       | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |           -- |   PADI_DEL    |          | clk_25M_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4669.8 |           -- |      net      | LPLL1    | clk_25M_c     |      |
| --                              |   --    |     -- |           -- |      --       | --       | --            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |   N/A   |      0 |        20000 |  CLKI2OS_DEL  |          | N/A           |      |
| PLL_inst1/PLLInst_0/CLKOS       | PLL_25K | 5760.8 |      25760.8 | clock_latency |          | CLK_FPGA_SYS1 | 10   |
| led_pin[0]_MGIOL/CLK            | IOLOGIC | 1057.4 | Tcat:26818.2 |      net      | IOL_T95D | CLK_FPGA_SYS1 |      |
=======================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(CE_SET)
         = 26818.2    + 156.5      - 0          - 7013.7     - 8937.9     - 21         
         = 11002.1 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 2
********************
时间余量 : 11094.2 ps
起点     : led_wf_inst1/cnt[15]/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : led_pin[2]_MGIOL/CE     [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿2]
类型     : 建立(setup) 

数据产生路径
====================================================================================================================================
|               节点               |  单元   |  延迟  | 到达时间 |     类型      |   位置   |             连线              | 扇出 |
====================================================================================================================================
| CLOCK'clkbase                    |   N/A   |      0 |       -- |               |          | N/A                           |      |
| clk_25M                          |   top   |      0 |       -- | clock_latency |          | clk_25M                       | 1    |
| clk_25M/PAD#bidir_in             |   PIO   |      0 |       -- |      net      | PT79A    | clk_25M                       | 1    |
| clk_25M/PADDI                    |   PIO   |   1091 |       -- |   PADI_DEL    |          | clk_25M_c                     | 1    |
| PLL_inst1/PLLInst_0/CLKI         | PLL_25K | 4826.3 |       -- |      net      | LPLL1    | clk_25M_c                     |      |
| --                               |   --    |     -- |       -- |      --       | --       | --                            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS  |   N/A   |      0 |   Tlat:0 |  CLKI2OS_DEL  |          | N/A                           |      |
| PLL_inst1/PLLInst_0/CLKOS        | PLL_25K | 5917.3 |   5917.3 | clock_latency |          | CLK_FPGA_SYS1                 | 10   |
| led_wf_inst1/cnt[15]/CLK         | SLICEL  | 1096.4 |   7013.7 |      net      | R33C88L  | CLK_FPGA_SYS1                 |      |
| --                               |   --    |     -- |       -- |      --       | --       | --                            | --   |
| led_wf_inst1/cnt[15]/AQ          | SLICEL  |   30.5 |   7044.2 |     Tcko      |          | led_wf_inst1/cnt[15]          | 2    |
| led_wf_inst1/cnt[12]/C5          | SLICEL  | 2109.3 |   9153.5 |      net      | R19C62L  | led_wf_inst1/cnt[15]          |      |
| led_wf_inst1/cnt[12]/C           | SLICEL  |   75.1 |   9228.6 |     Tilo      |          | led_wf_inst1/_i_2/_i_0_rkd_16 | 1    |
| led_wf_inst1/cnt[12]/D5          | SLICEL  |    451 |   9679.6 |      net      | R19C62L  | led_wf_inst1/_i_2/_i_0_rkd_16 |      |
| led_wf_inst1/cnt[12]/D           | SLICEL  |   75.1 |   9754.7 |     Tilo      |          | led_wf_inst1/_i_2/_i_0_rkd_21 | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_14/B1 | SLICEL  | 1781.9 |  11536.6 |      net      | R33C66L  | led_wf_inst1/_i_2/_i_0_rkd_21 |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/B  | SLICEL  |   75.1 |  11611.7 |     Tilo      |          | _n_8448                       | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_14/D6 | SLICEL  |  176.4 |  11788.1 |      net      | R33C66L  | _n_8448                       |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/D  | SLICEL  |   75.1 |  11863.2 |     Tilo      |          | led_wf_inst1/n_6              | 20   |
| led_pin[2]_MGIOL/CE              | IOLOGIC | 3996.4 |  15859.5 |      net      | IOL_T92A | led_wf_inst1/n_6              |      |
====================================================================================================================================
时钟路径延迟         = 7013.7     (Tclkp)
数据路径延迟         = 8845.8     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 300.4 
        总的连线延迟 = 8514.9 
        逻辑级数     = 4 

[数据捕获路径]
=======================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      |   位置   |     连线      | 扇出 |
=======================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |           -- |               |          | N/A           |      |
| clk_25M                         |   top   |      0 |           -- | clock_latency |          | clk_25M       | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |           -- |      net      | PT79A    | clk_25M       | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |           -- |   PADI_DEL    |          | clk_25M_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4669.8 |           -- |      net      | LPLL1    | clk_25M_c     |      |
| --                              |   --    |     -- |           -- |      --       | --       | --            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |   N/A   |      0 |        20000 |  CLKI2OS_DEL  |          | N/A           |      |
| PLL_inst1/PLLInst_0/CLKOS       | PLL_25K | 5760.8 |      25760.8 | clock_latency |          | CLK_FPGA_SYS1 | 10   |
| led_pin[2]_MGIOL/CLK            | IOLOGIC | 1057.4 | Tcat:26818.2 |      net      | IOL_T92A | CLK_FPGA_SYS1 |      |
=======================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(CE_SET)
         = 26818.2    + 156.5      - 0          - 7013.7     - 8845.8     - 21         
         = 11094.2 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 3
********************
时间余量 : 11117.7 ps
起点     : led_wf_inst1/cnt[15]/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : led_pin[1]_MGIOL/CE     [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿2]
类型     : 建立(setup) 

数据产生路径
====================================================================================================================================
|               节点               |  单元   |  延迟  | 到达时间 |     类型      |   位置   |             连线              | 扇出 |
====================================================================================================================================
| CLOCK'clkbase                    |   N/A   |      0 |       -- |               |          | N/A                           |      |
| clk_25M                          |   top   |      0 |       -- | clock_latency |          | clk_25M                       | 1    |
| clk_25M/PAD#bidir_in             |   PIO   |      0 |       -- |      net      | PT79A    | clk_25M                       | 1    |
| clk_25M/PADDI                    |   PIO   |   1091 |       -- |   PADI_DEL    |          | clk_25M_c                     | 1    |
| PLL_inst1/PLLInst_0/CLKI         | PLL_25K | 4826.3 |       -- |      net      | LPLL1    | clk_25M_c                     |      |
| --                               |   --    |     -- |       -- |      --       | --       | --                            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS  |   N/A   |      0 |   Tlat:0 |  CLKI2OS_DEL  |          | N/A                           |      |
| PLL_inst1/PLLInst_0/CLKOS        | PLL_25K | 5917.3 |   5917.3 | clock_latency |          | CLK_FPGA_SYS1                 | 10   |
| led_wf_inst1/cnt[15]/CLK         | SLICEL  | 1096.4 |   7013.7 |      net      | R33C88L  | CLK_FPGA_SYS1                 |      |
| --                               |   --    |     -- |       -- |      --       | --       | --                            | --   |
| led_wf_inst1/cnt[15]/AQ          | SLICEL  |   30.5 |   7044.2 |     Tcko      |          | led_wf_inst1/cnt[15]          | 2    |
| led_wf_inst1/cnt[12]/C5          | SLICEL  | 2109.3 |   9153.5 |      net      | R19C62L  | led_wf_inst1/cnt[15]          |      |
| led_wf_inst1/cnt[12]/C           | SLICEL  |   75.1 |   9228.6 |     Tilo      |          | led_wf_inst1/_i_2/_i_0_rkd_16 | 1    |
| led_wf_inst1/cnt[12]/D5          | SLICEL  |    451 |   9679.6 |      net      | R19C62L  | led_wf_inst1/_i_2/_i_0_rkd_16 |      |
| led_wf_inst1/cnt[12]/D           | SLICEL  |   75.1 |   9754.7 |     Tilo      |          | led_wf_inst1/_i_2/_i_0_rkd_21 | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_14/B1 | SLICEL  | 1781.9 |  11536.6 |      net      | R33C66L  | led_wf_inst1/_i_2/_i_0_rkd_21 |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/B  | SLICEL  |   75.1 |  11611.7 |     Tilo      |          | _n_8448                       | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_14/D6 | SLICEL  |  176.4 |  11788.1 |      net      | R33C66L  | _n_8448                       |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/D  | SLICEL  |   75.1 |  11863.2 |     Tilo      |          | led_wf_inst1/n_6              | 20   |
| led_pin[1]_MGIOL/CE              | IOLOGIC | 3972.9 |    15836 |      net      | IOL_T92B | led_wf_inst1/n_6              |      |
====================================================================================================================================
时钟路径延迟         = 7013.7     (Tclkp)
数据路径延迟         = 8822.3     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 300.4 
        总的连线延迟 = 8491.4 
        逻辑级数     = 4 

[数据捕获路径]
=======================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      |   位置   |     连线      | 扇出 |
=======================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |           -- |               |          | N/A           |      |
| clk_25M                         |   top   |      0 |           -- | clock_latency |          | clk_25M       | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |           -- |      net      | PT79A    | clk_25M       | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |           -- |   PADI_DEL    |          | clk_25M_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4669.8 |           -- |      net      | LPLL1    | clk_25M_c     |      |
| --                              |   --    |     -- |           -- |      --       | --       | --            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |   N/A   |      0 |        20000 |  CLKI2OS_DEL  |          | N/A           |      |
| PLL_inst1/PLLInst_0/CLKOS       | PLL_25K | 5760.8 |      25760.8 | clock_latency |          | CLK_FPGA_SYS1 | 10   |
| led_pin[1]_MGIOL/CLK            | IOLOGIC | 1057.4 | Tcat:26818.2 |      net      | IOL_T92B | CLK_FPGA_SYS1 |      |
=======================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(CE_SET)
         = 26818.2    + 156.5      - 0          - 7013.7     - 8822.3     - 21         
         = 11117.7 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 4
********************
时间余量 : 11285.7 ps
起点     : led_wf_inst1/cnt[15]/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : led_pin[3]_MGIOL/CE     [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿2]
类型     : 建立(setup) 

数据产生路径
====================================================================================================================================
|               节点               |  单元   |  延迟  | 到达时间 |     类型      |   位置   |             连线              | 扇出 |
====================================================================================================================================
| CLOCK'clkbase                    |   N/A   |      0 |       -- |               |          | N/A                           |      |
| clk_25M                          |   top   |      0 |       -- | clock_latency |          | clk_25M                       | 1    |
| clk_25M/PAD#bidir_in             |   PIO   |      0 |       -- |      net      | PT79A    | clk_25M                       | 1    |
| clk_25M/PADDI                    |   PIO   |   1091 |       -- |   PADI_DEL    |          | clk_25M_c                     | 1    |
| PLL_inst1/PLLInst_0/CLKI         | PLL_25K | 4826.3 |       -- |      net      | LPLL1    | clk_25M_c                     |      |
| --                               |   --    |     -- |       -- |      --       | --       | --                            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS  |   N/A   |      0 |   Tlat:0 |  CLKI2OS_DEL  |          | N/A                           |      |
| PLL_inst1/PLLInst_0/CLKOS        | PLL_25K | 5917.3 |   5917.3 | clock_latency |          | CLK_FPGA_SYS1                 | 10   |
| led_wf_inst1/cnt[15]/CLK         | SLICEL  | 1096.4 |   7013.7 |      net      | R33C88L  | CLK_FPGA_SYS1                 |      |
| --                               |   --    |     -- |       -- |      --       | --       | --                            | --   |
| led_wf_inst1/cnt[15]/AQ          | SLICEL  |   30.5 |   7044.2 |     Tcko      |          | led_wf_inst1/cnt[15]          | 2    |
| led_wf_inst1/cnt[12]/C5          | SLICEL  | 2109.3 |   9153.5 |      net      | R19C62L  | led_wf_inst1/cnt[15]          |      |
| led_wf_inst1/cnt[12]/C           | SLICEL  |   75.1 |   9228.6 |     Tilo      |          | led_wf_inst1/_i_2/_i_0_rkd_16 | 1    |
| led_wf_inst1/cnt[12]/D5          | SLICEL  |    451 |   9679.6 |      net      | R19C62L  | led_wf_inst1/_i_2/_i_0_rkd_16 |      |
| led_wf_inst1/cnt[12]/D           | SLICEL  |   75.1 |   9754.7 |     Tilo      |          | led_wf_inst1/_i_2/_i_0_rkd_21 | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_14/B1 | SLICEL  | 1781.9 |  11536.6 |      net      | R33C66L  | led_wf_inst1/_i_2/_i_0_rkd_21 |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/B  | SLICEL  |   75.1 |  11611.7 |     Tilo      |          | _n_8448                       | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_14/D6 | SLICEL  |  176.4 |  11788.1 |      net      | R33C66L  | _n_8448                       |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/D  | SLICEL  |   75.1 |  11863.2 |     Tilo      |          | led_wf_inst1/n_6              | 20   |
| led_pin[3]_MGIOL/CE              | IOLOGIC | 3804.9 |    15668 |      net      | IOL_T92D | led_wf_inst1/n_6              |      |
====================================================================================================================================
时钟路径延迟         = 7013.7     (Tclkp)
数据路径延迟         = 8654.3     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 300.4 
        总的连线延迟 = 8323.4 
        逻辑级数     = 4 

[数据捕获路径]
=======================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      |   位置   |     连线      | 扇出 |
=======================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |           -- |               |          | N/A           |      |
| clk_25M                         |   top   |      0 |           -- | clock_latency |          | clk_25M       | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |           -- |      net      | PT79A    | clk_25M       | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |           -- |   PADI_DEL    |          | clk_25M_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4669.8 |           -- |      net      | LPLL1    | clk_25M_c     |      |
| --                              |   --    |     -- |           -- |      --       | --       | --            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |   N/A   |      0 |        20000 |  CLKI2OS_DEL  |          | N/A           |      |
| PLL_inst1/PLLInst_0/CLKOS       | PLL_25K | 5760.8 |      25760.8 | clock_latency |          | CLK_FPGA_SYS1 | 10   |
| led_pin[3]_MGIOL/CLK            | IOLOGIC | 1057.4 | Tcat:26818.2 |      net      | IOL_T92D | CLK_FPGA_SYS1 |      |
=======================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(CE_SET)
         = 26818.2    + 156.5      - 0          - 7013.7     - 8654.3     - 21         
         = 11285.7 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 5
********************
时间余量 : 12736 ps
起点     : led_wf_inst1/cnt[15]/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : led_pin[3]_c/CE         [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿2]
类型     : 建立(setup) 

数据产生路径
===================================================================================================================================
|               节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |             连线              | 扇出 |
===================================================================================================================================
| CLOCK'clkbase                    |   N/A   |      0 |       -- |               |         | N/A                           |      |
| clk_25M                          |   top   |      0 |       -- | clock_latency |         | clk_25M                       | 1    |
| clk_25M/PAD#bidir_in             |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M                       | 1    |
| clk_25M/PADDI                    |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c                     | 1    |
| PLL_inst1/PLLInst_0/CLKI         | PLL_25K | 4826.3 |       -- |      net      | LPLL1   | clk_25M_c                     |      |
| --                               |   --    |     -- |       -- |      --       | --      | --                            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS  |   N/A   |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                           |      |
| PLL_inst1/PLLInst_0/CLKOS        | PLL_25K | 5917.3 |   5917.3 | clock_latency |         | CLK_FPGA_SYS1                 | 10   |
| led_wf_inst1/cnt[15]/CLK         | SLICEL  | 1096.4 |   7013.7 |      net      | R33C88L | CLK_FPGA_SYS1                 |      |
| --                               |   --    |     -- |       -- |      --       | --      | --                            | --   |
| led_wf_inst1/cnt[15]/AQ          | SLICEL  |   30.5 |   7044.2 |     Tcko      |         | led_wf_inst1/cnt[15]          | 2    |
| led_wf_inst1/cnt[12]/C5          | SLICEL  | 2109.3 |   9153.5 |      net      | R19C62L | led_wf_inst1/cnt[15]          |      |
| led_wf_inst1/cnt[12]/C           | SLICEL  |   75.1 |   9228.6 |     Tilo      |         | led_wf_inst1/_i_2/_i_0_rkd_16 | 1    |
| led_wf_inst1/cnt[12]/D5          | SLICEL  |    451 |   9679.6 |      net      | R19C62L | led_wf_inst1/_i_2/_i_0_rkd_16 |      |
| led_wf_inst1/cnt[12]/D           | SLICEL  |   75.1 |   9754.7 |     Tilo      |         | led_wf_inst1/_i_2/_i_0_rkd_21 | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_14/B1 | SLICEL  | 1781.9 |  11536.6 |      net      | R33C66L | led_wf_inst1/_i_2/_i_0_rkd_21 |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/B  | SLICEL  |   75.1 |  11611.7 |     Tilo      |         | _n_8448                       | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_14/D6 | SLICEL  |  176.4 |  11788.1 |      net      | R33C66L | _n_8448                       |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/D  | SLICEL  |   75.1 |  11863.2 |     Tilo      |         | led_wf_inst1/n_6              | 20   |
| led_pin[3]_c/CE                  | SLICEL  |   2328 |  14191.2 |      net      | R3C63M  | led_wf_inst1/n_6              |      |
===================================================================================================================================
时钟路径延迟         = 7013.7     (Tclkp)
数据路径延迟         = 7177.5     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 300.4 
        总的连线延迟 = 6846.6 
        逻辑级数     = 4 

[数据捕获路径]
=====================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      |  位置  |     连线      | 扇出 |
=====================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |           -- |               |        | N/A           |      |
| clk_25M                         |   top   |      0 |           -- | clock_latency |        | clk_25M       | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |           -- |      net      | PT79A  | clk_25M       | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |           -- |   PADI_DEL    |        | clk_25M_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4669.8 |           -- |      net      | LPLL1  | clk_25M_c     |      |
| --                              |   --    |     -- |           -- |      --       | --     | --            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |   N/A   |      0 |        20000 |  CLKI2OS_DEL  |        | N/A           |      |
| PLL_inst1/PLLInst_0/CLKOS       | PLL_25K | 5760.8 |      25760.8 | clock_latency |        | CLK_FPGA_SYS1 | 10   |
| led_pin[3]_c/CLK                | SLICEL  | 1057.4 | Tcat:26818.2 |      net      | R3C63M | CLK_FPGA_SYS1 |      |
=====================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tceck)
         = 26818.2    + 156.5      - 0          - 7013.7     - 7177.5     - 47.5       
         = 12736 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 6
********************
时间余量 : 12832.7 ps
起点     : led_wf_inst1/cnt[15]/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : led_wf_inst1/cnt[25]/B4 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿2]
类型     : 建立(setup) 

数据产生路径
===================================================================================================================================
|               节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |             连线              | 扇出 |
===================================================================================================================================
| CLOCK'clkbase                    |   N/A   |      0 |       -- |               |         | N/A                           |      |
| clk_25M                          |   top   |      0 |       -- | clock_latency |         | clk_25M                       | 1    |
| clk_25M/PAD#bidir_in             |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M                       | 1    |
| clk_25M/PADDI                    |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c                     | 1    |
| PLL_inst1/PLLInst_0/CLKI         | PLL_25K | 4826.3 |       -- |      net      | LPLL1   | clk_25M_c                     |      |
| --                               |   --    |     -- |       -- |      --       | --      | --                            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS  |   N/A   |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                           |      |
| PLL_inst1/PLLInst_0/CLKOS        | PLL_25K | 5917.3 |   5917.3 | clock_latency |         | CLK_FPGA_SYS1                 | 10   |
| led_wf_inst1/cnt[15]/CLK         | SLICEL  | 1096.4 |   7013.7 |      net      | R33C88L | CLK_FPGA_SYS1                 |      |
| --                               |   --    |     -- |       -- |      --       | --      | --                            | --   |
| led_wf_inst1/cnt[15]/AQ          | SLICEL  |   30.5 |   7044.2 |     Tcko      |         | led_wf_inst1/cnt[15]          | 2    |
| led_wf_inst1/cnt[12]/C5          | SLICEL  | 2109.3 |   9153.5 |      net      | R19C62L | led_wf_inst1/cnt[15]          |      |
| led_wf_inst1/cnt[12]/C           | SLICEL  |   75.1 |   9228.6 |     Tilo      |         | led_wf_inst1/_i_2/_i_0_rkd_16 | 1    |
| led_wf_inst1/cnt[12]/D5          | SLICEL  |    451 |   9679.6 |      net      | R19C62L | led_wf_inst1/_i_2/_i_0_rkd_16 |      |
| led_wf_inst1/cnt[12]/D           | SLICEL  |   75.1 |   9754.7 |     Tilo      |         | led_wf_inst1/_i_2/_i_0_rkd_21 | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_14/B1 | SLICEL  | 1781.9 |  11536.6 |      net      | R33C66L | led_wf_inst1/_i_2/_i_0_rkd_21 |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/B  | SLICEL  |   75.1 |  11611.7 |     Tilo      |         | _n_8448                       | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_14/D6 | SLICEL  |  176.4 |  11788.1 |      net      | R33C66L | _n_8448                       |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/D  | SLICEL  |   75.1 |  11863.2 |     Tilo      |         | led_wf_inst1/n_6              | 20   |
| led_wf_inst1/cnt[25]/B4          | SLICEL  | 2134.9 |    13998 |      net      | R20C52L | led_wf_inst1/n_6              |      |
===================================================================================================================================
时钟路径延迟         = 7013.7     (Tclkp)
数据路径延迟         = 6984.3     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 300.4 
        总的连线延迟 = 6653.4 
        逻辑级数     = 4 

[数据捕获路径]
======================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      |  位置   |     连线      | 扇出 |
======================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |           -- |               |         | N/A           |      |
| clk_25M                         |   top   |      0 |           -- | clock_latency |         | clk_25M       | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |           -- |      net      | PT79A   | clk_25M       | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |           -- |   PADI_DEL    |         | clk_25M_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4669.8 |           -- |      net      | LPLL1   | clk_25M_c     |      |
| --                              |   --    |     -- |           -- |      --       | --      | --            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |   N/A   |      0 |        20000 |  CLKI2OS_DEL  |         | N/A           |      |
| PLL_inst1/PLLInst_0/CLKOS       | PLL_25K | 5760.8 |      25760.8 | clock_latency |         | CLK_FPGA_SYS1 | 10   |
| led_wf_inst1/cnt[25]/CLK        | SLICEL  | 1057.4 | Tcat:26818.2 |      net      | R20C52L | CLK_FPGA_SYS1 |      |
======================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tas)
         = 26818.2    + 156.5      - 0          - 7013.7     - 6984.3     - 144        
         = 12832.7 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 7
********************
时间余量 : 12971.8 ps
起点     : led_wf_inst1/cnt[15]/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : led_wf_inst1/cnt[25]/A1 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿2]
类型     : 建立(setup) 

数据产生路径
===================================================================================================================================
|               节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |             连线              | 扇出 |
===================================================================================================================================
| CLOCK'clkbase                    |   N/A   |      0 |       -- |               |         | N/A                           |      |
| clk_25M                          |   top   |      0 |       -- | clock_latency |         | clk_25M                       | 1    |
| clk_25M/PAD#bidir_in             |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M                       | 1    |
| clk_25M/PADDI                    |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c                     | 1    |
| PLL_inst1/PLLInst_0/CLKI         | PLL_25K | 4826.3 |       -- |      net      | LPLL1   | clk_25M_c                     |      |
| --                               |   --    |     -- |       -- |      --       | --      | --                            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS  |   N/A   |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                           |      |
| PLL_inst1/PLLInst_0/CLKOS        | PLL_25K | 5917.3 |   5917.3 | clock_latency |         | CLK_FPGA_SYS1                 | 10   |
| led_wf_inst1/cnt[15]/CLK         | SLICEL  | 1096.4 |   7013.7 |      net      | R33C88L | CLK_FPGA_SYS1                 |      |
| --                               |   --    |     -- |       -- |      --       | --      | --                            | --   |
| led_wf_inst1/cnt[15]/AQ          | SLICEL  |   30.5 |   7044.2 |     Tcko      |         | led_wf_inst1/cnt[15]          | 2    |
| led_wf_inst1/cnt[12]/C5          | SLICEL  | 2109.3 |   9153.5 |      net      | R19C62L | led_wf_inst1/cnt[15]          |      |
| led_wf_inst1/cnt[12]/C           | SLICEL  |   75.1 |   9228.6 |     Tilo      |         | led_wf_inst1/_i_2/_i_0_rkd_16 | 1    |
| led_wf_inst1/cnt[12]/D5          | SLICEL  |    451 |   9679.6 |      net      | R19C62L | led_wf_inst1/_i_2/_i_0_rkd_16 |      |
| led_wf_inst1/cnt[12]/D           | SLICEL  |   75.1 |   9754.7 |     Tilo      |         | led_wf_inst1/_i_2/_i_0_rkd_21 | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_14/B1 | SLICEL  | 1781.9 |  11536.6 |      net      | R33C66L | led_wf_inst1/_i_2/_i_0_rkd_21 |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/B  | SLICEL  |   75.1 |  11611.7 |     Tilo      |         | _n_8448                       | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_14/D6 | SLICEL  |  176.4 |  11788.1 |      net      | R33C66L | _n_8448                       |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/D  | SLICEL  |   75.1 |  11863.2 |     Tilo      |         | led_wf_inst1/n_6              | 20   |
| led_wf_inst1/cnt[25]/A1          | SLICEL  | 1995.7 |  13858.9 |      net      | R20C52L | led_wf_inst1/n_6              |      |
===================================================================================================================================
时钟路径延迟         = 7013.7     (Tclkp)
数据路径延迟         = 6845.2     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 300.4 
        总的连线延迟 = 6514.3 
        逻辑级数     = 4 

[数据捕获路径]
======================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      |  位置   |     连线      | 扇出 |
======================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |           -- |               |         | N/A           |      |
| clk_25M                         |   top   |      0 |           -- | clock_latency |         | clk_25M       | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |           -- |      net      | PT79A   | clk_25M       | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |           -- |   PADI_DEL    |         | clk_25M_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4669.8 |           -- |      net      | LPLL1   | clk_25M_c     |      |
| --                              |   --    |     -- |           -- |      --       | --      | --            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |   N/A   |      0 |        20000 |  CLKI2OS_DEL  |         | N/A           |      |
| PLL_inst1/PLLInst_0/CLKOS       | PLL_25K | 5760.8 |      25760.8 | clock_latency |         | CLK_FPGA_SYS1 | 10   |
| led_wf_inst1/cnt[25]/CLK        | SLICEL  | 1057.4 | Tcat:26818.2 |      net      | R20C52L | CLK_FPGA_SYS1 |      |
======================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tas)
         = 26818.2    + 156.5      - 0          - 7013.7     - 6845.2     - 144        
         = 12971.8 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 8
********************
时间余量 : 13027.2 ps
起点     : led_wf_inst1/cnt[15]/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : led_wf_inst1/cnt[25]/C4 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿2]
类型     : 建立(setup) 

数据产生路径
===================================================================================================================================
|               节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |             连线              | 扇出 |
===================================================================================================================================
| CLOCK'clkbase                    |   N/A   |      0 |       -- |               |         | N/A                           |      |
| clk_25M                          |   top   |      0 |       -- | clock_latency |         | clk_25M                       | 1    |
| clk_25M/PAD#bidir_in             |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M                       | 1    |
| clk_25M/PADDI                    |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c                     | 1    |
| PLL_inst1/PLLInst_0/CLKI         | PLL_25K | 4826.3 |       -- |      net      | LPLL1   | clk_25M_c                     |      |
| --                               |   --    |     -- |       -- |      --       | --      | --                            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS  |   N/A   |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                           |      |
| PLL_inst1/PLLInst_0/CLKOS        | PLL_25K | 5917.3 |   5917.3 | clock_latency |         | CLK_FPGA_SYS1                 | 10   |
| led_wf_inst1/cnt[15]/CLK         | SLICEL  | 1096.4 |   7013.7 |      net      | R33C88L | CLK_FPGA_SYS1                 |      |
| --                               |   --    |     -- |       -- |      --       | --      | --                            | --   |
| led_wf_inst1/cnt[15]/AQ          | SLICEL  |   30.5 |   7044.2 |     Tcko      |         | led_wf_inst1/cnt[15]          | 2    |
| led_wf_inst1/cnt[12]/C5          | SLICEL  | 2109.3 |   9153.5 |      net      | R19C62L | led_wf_inst1/cnt[15]          |      |
| led_wf_inst1/cnt[12]/C           | SLICEL  |   75.1 |   9228.6 |     Tilo      |         | led_wf_inst1/_i_2/_i_0_rkd_16 | 1    |
| led_wf_inst1/cnt[12]/D5          | SLICEL  |    451 |   9679.6 |      net      | R19C62L | led_wf_inst1/_i_2/_i_0_rkd_16 |      |
| led_wf_inst1/cnt[12]/D           | SLICEL  |   75.1 |   9754.7 |     Tilo      |         | led_wf_inst1/_i_2/_i_0_rkd_21 | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_14/B1 | SLICEL  | 1781.9 |  11536.6 |      net      | R33C66L | led_wf_inst1/_i_2/_i_0_rkd_21 |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/B  | SLICEL  |   75.1 |  11611.7 |     Tilo      |         | _n_8448                       | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_14/D6 | SLICEL  |  176.4 |  11788.1 |      net      | R33C66L | _n_8448                       |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/D  | SLICEL  |   75.1 |  11863.2 |     Tilo      |         | led_wf_inst1/n_6              | 20   |
| led_wf_inst1/cnt[25]/C4          | SLICEL  | 1961.6 |  13824.7 |      net      | R20C52L | led_wf_inst1/n_6              |      |
===================================================================================================================================
时钟路径延迟         = 7013.7     (Tclkp)
数据路径延迟         = 6811       (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 300.4 
        总的连线延迟 = 6480.1 
        逻辑级数     = 4 

[数据捕获路径]
======================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      |  位置   |     连线      | 扇出 |
======================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |           -- |               |         | N/A           |      |
| clk_25M                         |   top   |      0 |           -- | clock_latency |         | clk_25M       | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |           -- |      net      | PT79A   | clk_25M       | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |           -- |   PADI_DEL    |         | clk_25M_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4669.8 |           -- |      net      | LPLL1   | clk_25M_c     |      |
| --                              |   --    |     -- |           -- |      --       | --      | --            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |   N/A   |      0 |        20000 |  CLKI2OS_DEL  |         | N/A           |      |
| PLL_inst1/PLLInst_0/CLKOS       | PLL_25K | 5760.8 |      25760.8 | clock_latency |         | CLK_FPGA_SYS1 | 10   |
| led_wf_inst1/cnt[25]/CLK        | SLICEL  | 1057.4 | Tcat:26818.2 |      net      | R20C52L | CLK_FPGA_SYS1 |      |
======================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tas)
         = 26818.2    + 156.5      - 0          - 7013.7     - 6811       - 122.8      
         = 13027.2 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 9
********************
时间余量 : 13060.7 ps
起点     : led_wf_inst1/cnt[15]/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : led_wf_inst1/cnt[25]/D6 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿2]
类型     : 建立(setup) 

数据产生路径
===================================================================================================================================
|               节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |             连线              | 扇出 |
===================================================================================================================================
| CLOCK'clkbase                    |   N/A   |      0 |       -- |               |         | N/A                           |      |
| clk_25M                          |   top   |      0 |       -- | clock_latency |         | clk_25M                       | 1    |
| clk_25M/PAD#bidir_in             |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M                       | 1    |
| clk_25M/PADDI                    |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c                     | 1    |
| PLL_inst1/PLLInst_0/CLKI         | PLL_25K | 4826.3 |       -- |      net      | LPLL1   | clk_25M_c                     |      |
| --                               |   --    |     -- |       -- |      --       | --      | --                            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS  |   N/A   |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                           |      |
| PLL_inst1/PLLInst_0/CLKOS        | PLL_25K | 5917.3 |   5917.3 | clock_latency |         | CLK_FPGA_SYS1                 | 10   |
| led_wf_inst1/cnt[15]/CLK         | SLICEL  | 1096.4 |   7013.7 |      net      | R33C88L | CLK_FPGA_SYS1                 |      |
| --                               |   --    |     -- |       -- |      --       | --      | --                            | --   |
| led_wf_inst1/cnt[15]/AQ          | SLICEL  |   30.5 |   7044.2 |     Tcko      |         | led_wf_inst1/cnt[15]          | 2    |
| led_wf_inst1/cnt[12]/C5          | SLICEL  | 2109.3 |   9153.5 |      net      | R19C62L | led_wf_inst1/cnt[15]          |      |
| led_wf_inst1/cnt[12]/C           | SLICEL  |   75.1 |   9228.6 |     Tilo      |         | led_wf_inst1/_i_2/_i_0_rkd_16 | 1    |
| led_wf_inst1/cnt[12]/D5          | SLICEL  |    451 |   9679.6 |      net      | R19C62L | led_wf_inst1/_i_2/_i_0_rkd_16 |      |
| led_wf_inst1/cnt[12]/D           | SLICEL  |   75.1 |   9754.7 |     Tilo      |         | led_wf_inst1/_i_2/_i_0_rkd_21 | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_14/B1 | SLICEL  | 1781.9 |  11536.6 |      net      | R33C66L | led_wf_inst1/_i_2/_i_0_rkd_21 |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/B  | SLICEL  |   75.1 |  11611.7 |     Tilo      |         | _n_8448                       | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_14/D6 | SLICEL  |  176.4 |  11788.1 |      net      | R33C66L | _n_8448                       |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/D  | SLICEL  |   75.1 |  11863.2 |     Tilo      |         | led_wf_inst1/n_6              | 20   |
| led_wf_inst1/cnt[25]/D6          | SLICEL  |   1928 |  13791.2 |      net      | R20C52L | led_wf_inst1/n_6              |      |
===================================================================================================================================
时钟路径延迟         = 7013.7     (Tclkp)
数据路径延迟         = 6777.5     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 300.4 
        总的连线延迟 = 6446.6 
        逻辑级数     = 4 

[数据捕获路径]
======================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      |  位置   |     连线      | 扇出 |
======================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |           -- |               |         | N/A           |      |
| clk_25M                         |   top   |      0 |           -- | clock_latency |         | clk_25M       | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |           -- |      net      | PT79A   | clk_25M       | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |           -- |   PADI_DEL    |         | clk_25M_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4669.8 |           -- |      net      | LPLL1   | clk_25M_c     |      |
| --                              |   --    |     -- |           -- |      --       | --      | --            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |   N/A   |      0 |        20000 |  CLKI2OS_DEL  |         | N/A           |      |
| PLL_inst1/PLLInst_0/CLKOS       | PLL_25K | 5760.8 |      25760.8 | clock_latency |         | CLK_FPGA_SYS1 | 10   |
| led_wf_inst1/cnt[25]/CLK        | SLICEL  | 1057.4 | Tcat:26818.2 |      net      | R20C52L | CLK_FPGA_SYS1 |      |
======================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tas)
         = 26818.2    + 156.5      - 0          - 7013.7     - 6777.5     - 122.8      
         = 13060.7 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 10
********************
时间余量 : 13228.6 ps
起点     : led_wf_inst1/cnt[15]/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : led_wf_inst1/cnt[15]/B1 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿2]
类型     : 建立(setup) 

数据产生路径
===================================================================================================================================
|               节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |             连线              | 扇出 |
===================================================================================================================================
| CLOCK'clkbase                    |   N/A   |      0 |       -- |               |         | N/A                           |      |
| clk_25M                          |   top   |      0 |       -- | clock_latency |         | clk_25M                       | 1    |
| clk_25M/PAD#bidir_in             |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M                       | 1    |
| clk_25M/PADDI                    |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c                     | 1    |
| PLL_inst1/PLLInst_0/CLKI         | PLL_25K | 4826.3 |       -- |      net      | LPLL1   | clk_25M_c                     |      |
| --                               |   --    |     -- |       -- |      --       | --      | --                            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS  |   N/A   |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                           |      |
| PLL_inst1/PLLInst_0/CLKOS        | PLL_25K | 5917.3 |   5917.3 | clock_latency |         | CLK_FPGA_SYS1                 | 10   |
| led_wf_inst1/cnt[15]/CLK         | SLICEL  | 1096.4 |   7013.7 |      net      | R33C88L | CLK_FPGA_SYS1                 |      |
| --                               |   --    |     -- |       -- |      --       | --      | --                            | --   |
| led_wf_inst1/cnt[15]/AQ          | SLICEL  |   30.5 |   7044.2 |     Tcko      |         | led_wf_inst1/cnt[15]          | 2    |
| led_wf_inst1/cnt[12]/C5          | SLICEL  | 2109.3 |   9153.5 |      net      | R19C62L | led_wf_inst1/cnt[15]          |      |
| led_wf_inst1/cnt[12]/C           | SLICEL  |   75.1 |   9228.6 |     Tilo      |         | led_wf_inst1/_i_2/_i_0_rkd_16 | 1    |
| led_wf_inst1/cnt[12]/D5          | SLICEL  |    451 |   9679.6 |      net      | R19C62L | led_wf_inst1/_i_2/_i_0_rkd_16 |      |
| led_wf_inst1/cnt[12]/D           | SLICEL  |   75.1 |   9754.7 |     Tilo      |         | led_wf_inst1/_i_2/_i_0_rkd_21 | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_14/B1 | SLICEL  | 1781.9 |  11536.6 |      net      | R33C66L | led_wf_inst1/_i_2/_i_0_rkd_21 |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/B  | SLICEL  |   75.1 |  11611.7 |     Tilo      |         | _n_8448                       | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_14/D6 | SLICEL  |  176.4 |  11788.1 |      net      | R33C66L | _n_8448                       |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/D  | SLICEL  |   75.1 |  11863.2 |     Tilo      |         | led_wf_inst1/n_6              | 20   |
| led_wf_inst1/cnt[15]/B1          | SLICEL  | 1738.9 |  13602.1 |      net      | R33C88L | led_wf_inst1/n_6              |      |
===================================================================================================================================
时钟路径延迟         = 7013.7     (Tclkp)
数据路径延迟         = 6588.4     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 300.4 
        总的连线延迟 = 6257.5 
        逻辑级数     = 4 

[数据捕获路径]
======================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      |  位置   |     连线      | 扇出 |
======================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |           -- |               |         | N/A           |      |
| clk_25M                         |   top   |      0 |           -- | clock_latency |         | clk_25M       | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |           -- |      net      | PT79A   | clk_25M       | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |           -- |   PADI_DEL    |         | clk_25M_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4669.8 |           -- |      net      | LPLL1   | clk_25M_c     |      |
| --                              |   --    |     -- |           -- |      --       | --      | --            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |   N/A   |      0 |        20000 |  CLKI2OS_DEL  |         | N/A           |      |
| PLL_inst1/PLLInst_0/CLKOS       | PLL_25K | 5760.8 |      25760.8 | clock_latency |         | CLK_FPGA_SYS1 | 10   |
| led_wf_inst1/cnt[15]/CLK        | SLICEL  | 1057.4 | Tcat:26818.2 |      net      | R33C88L | CLK_FPGA_SYS1 |      |
======================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tas)
         = 26818.2    + 156.5      - 0          - 7013.7     - 6588.4     - 144        
         = 13228.6 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


#################################################################
# 时序分析报告 Fri Aug  2 16:25:33 2024
#################################################################
#  分析类型                               : 保持(hold)
#  分析/报告未加约束IO与寄存器之间路径    : No
#  分析/报告跨时钟域路径                  : No
#  分析/报告最小脉冲宽度检查              : No
#  分析中动态截断组合回路                 : No
#  报告物理层次中的的时序节点             : No
#  报告用户层次模块上的时序节点           : No
#  报告的最大路径数目                     : 10
#  每个检查点上报告的最大路径数目         : 1
#  从每个路径起始点可报告的最大路径数目   : 不限 
#
########################  [用户指定路径]  #######################
#  起点 : 时钟: PLL_inst1/PLLInst_0/CLKOS
#  终点 : 时钟: PLL_inst1/PLLInst_0/CLKOS
#  经过 : 
#  排除 :  
#################################################################

********************
* 路径 1
********************
时间余量 : 399.2 ps
起点     : led_wf_inst1/cnt[12]/BMUX [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : led_wf_inst1/cnt[12]/B1   [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
类型     : 保持(hold) 

数据产生路径
========================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |        连线         | 扇出 |
========================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |               |         | N/A                 |      |
| clk_25M                         |   top   |      0 |       -- | clock_latency |         | clk_25M             | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M             | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c           | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4669.8 |       -- |      net      | LPLL1   | clk_25M_c           |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                  | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |   N/A   |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                 |      |
| PLL_inst1/PLLInst_0/CLKOS       | PLL_25K | 5760.8 |   5760.8 | clock_latency |         | CLK_FPGA_SYS1       | 10   |
| led_wf_inst1/cnt[12]/CLK        | SLICEL  | 1057.4 |   6818.2 |      net      | R19C62L | CLK_FPGA_SYS1       |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                  | --   |
| led_wf_inst1/cnt[12]/BMUX       | SLICEL  |   47.7 |   6865.9 |    Tshcko     |         | led_wf_inst1/cnt[0] | 3    |
| led_wf_inst1/cnt[12]/B1         | SLICEL  |  255.5 |   7121.5 |      net      | R19C62L | led_wf_inst1/cnt[0] |      |
========================================================================================================================
时钟路径延迟         = 6818.2     (Tclkp)
数据路径延迟         = 303.2      (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 0 
        总的连线延迟 = 255.5 
        逻辑级数     = 0 

[数据捕获路径]
=====================================================================================================================
|              节点               |  单元   |  延迟  |  到达时间   |     类型      |  位置   |     连线      | 扇出 |
=====================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |          -- |               |         | N/A           |      |
| clk_25M                         |   top   |      0 |          -- | clock_latency |         | clk_25M       | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |          -- |      net      | PT79A   | clk_25M       | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |          -- |   PADI_DEL    |         | clk_25M_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4826.3 |          -- |      net      | LPLL1   | clk_25M_c     |      |
| --                              |   --    |     -- |          -- |      --       | --      | --            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |   N/A   |      0 |           0 |  CLKI2OS_DEL  |         | N/A           |      |
| PLL_inst1/PLLInst_0/CLKOS       | PLL_25K | 5917.3 |      5917.3 | clock_latency |         | CLK_FPGA_SYS1 | 10   |
| led_wf_inst1/cnt[12]/CLK        | SLICEL  | 1096.4 | Tcat:7013.7 |      net      | R19C62L | CLK_FPGA_SYS1 |      |
=====================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 156.5      + 6818.2     + 303.2      - 7013.7     - -135       
         = 399.2 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 2
********************
时间余量 : 511 ps
起点     : led_pin[3]_c/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : led_pin[3]_c/BX [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
类型     : 保持(hold) 

数据产生路径
=================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置  |     连线      | 扇出 |
=================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |               |        | N/A           |      |
| clk_25M                         |   top   |      0 |       -- | clock_latency |        | clk_25M       | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |      net      | PT79A  | clk_25M       | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |   PADI_DEL    |        | clk_25M_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4669.8 |       -- |      net      | LPLL1  | clk_25M_c     |      |
| --                              |   --    |     -- |       -- |      --       | --     | --            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |   N/A   |      0 |   Tlat:0 |  CLKI2OS_DEL  |        | N/A           |      |
| PLL_inst1/PLLInst_0/CLKOS       | PLL_25K | 5760.8 |   5760.8 | clock_latency |        | CLK_FPGA_SYS1 | 10   |
| led_pin[3]_c/CLK                | SLICEL  | 1057.4 |   6818.2 |      net      | R3C63M | CLK_FPGA_SYS1 |      |
| --                              |   --    |     -- |       -- |      --       | --     | --            | --   |
| led_pin[3]_c/AQ                 | SLICEL  |   30.5 |   6848.7 |     Tcko      |        | led_pin[3]_c  | 2    |
| led_pin[3]_c/BX                 | SLICEL  |  476.8 |   7325.6 |      net      | R3C63M | led_pin[3]_c  |      |
=================================================================================================================
时钟路径延迟         = 6818.2     (Tclkp)
数据路径延迟         = 507.3      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 476.8 
        逻辑级数     = 0 

[数据捕获路径]
====================================================================================================================
|              节点               |  单元   |  延迟  |  到达时间   |     类型      |  位置  |     连线      | 扇出 |
====================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |          -- |               |        | N/A           |      |
| clk_25M                         |   top   |      0 |          -- | clock_latency |        | clk_25M       | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |          -- |      net      | PT79A  | clk_25M       | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |          -- |   PADI_DEL    |        | clk_25M_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4826.3 |          -- |      net      | LPLL1  | clk_25M_c     |      |
| --                              |   --    |     -- |          -- |      --       | --     | --            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |   N/A   |      0 |           0 |  CLKI2OS_DEL  |        | N/A           |      |
| PLL_inst1/PLLInst_0/CLKOS       | PLL_25K | 5917.3 |      5917.3 | clock_latency |        | CLK_FPGA_SYS1 | 10   |
| led_pin[3]_c/CLK                | SLICEL  | 1096.4 | Tcat:7013.7 |      net      | R3C63M | CLK_FPGA_SYS1 |      |
====================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tckdi)
         = 0          + 156.5      + 6818.2     + 507.3      - 7013.7     - -42.7      
         = 511 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 3
********************
时间余量 : 559 ps
起点     : led_wf_inst1/_i_2/_i_0_rkd_14/BMUX [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : led_wf_inst1/_i_2/_i_0_rkd_14/AX   [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
类型     : 保持(hold) 

数据产生路径
=====================================================================================================================
|                节点                |  单元   |  延迟  | 到达时间 |     类型      |  位置   |     连线      | 扇出 |
=====================================================================================================================
| CLOCK'clkbase                      |   N/A   |      0 |       -- |               |         | N/A           |      |
| clk_25M                            |   top   |      0 |       -- | clock_latency |         | clk_25M       | 1    |
| clk_25M/PAD#bidir_in               |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M       | 1    |
| clk_25M/PADDI                      |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI           | PLL_25K | 4669.8 |       -- |      net      | LPLL1   | clk_25M_c     |      |
| --                                 |   --    |     -- |       -- |      --       | --      | --            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS    |   N/A   |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A           |      |
| PLL_inst1/PLLInst_0/CLKOS          | PLL_25K | 5760.8 |   5760.8 | clock_latency |         | CLK_FPGA_SYS1 | 10   |
| led_wf_inst1/_i_2/_i_0_rkd_14/CLK  | SLICEL  | 1057.4 |   6818.2 |      net      | R33C66L | CLK_FPGA_SYS1 |      |
| --                                 |   --    |     -- |       -- |      --       | --      | --            | --   |
| led_wf_inst1/_i_2/_i_0_rkd_14/BMUX | SLICEL  |   47.7 |   6865.9 |    Tshcko     |         | led_pin[1]_c  | 2    |
| led_wf_inst1/_i_2/_i_0_rkd_14/AX   | SLICEL  |  507.6 |   7373.6 |      net      | R33C66L | led_pin[1]_c  |      |
=====================================================================================================================
时钟路径延迟         = 6818.2     (Tclkp)
数据路径延迟         = 555.3      (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 0 
        总的连线延迟 = 507.6 
        逻辑级数     = 0 

[数据捕获路径]
=======================================================================================================================
|               节点                |  单元   |  延迟  |  到达时间   |     类型      |  位置   |     连线      | 扇出 |
=======================================================================================================================
| CLOCK'clkbase                     |   N/A   |      0 |          -- |               |         | N/A           |      |
| clk_25M                           |   top   |      0 |          -- | clock_latency |         | clk_25M       | 1    |
| clk_25M/PAD#bidir_in              |   PIO   |      0 |          -- |      net      | PT79A   | clk_25M       | 1    |
| clk_25M/PADDI                     |   PIO   |   1091 |          -- |   PADI_DEL    |         | clk_25M_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI          | PLL_25K | 4826.3 |          -- |      net      | LPLL1   | clk_25M_c     |      |
| --                                |   --    |     -- |          -- |      --       | --      | --            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS   |   N/A   |      0 |           0 |  CLKI2OS_DEL  |         | N/A           |      |
| PLL_inst1/PLLInst_0/CLKOS         | PLL_25K | 5917.3 |      5917.3 | clock_latency |         | CLK_FPGA_SYS1 | 10   |
| led_wf_inst1/_i_2/_i_0_rkd_14/CLK | SLICEL  | 1096.4 | Tcat:7013.7 |      net      | R33C66L | CLK_FPGA_SYS1 |      |
=======================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tckdi)
         = 0          + 156.5      + 6818.2     + 555.3      - 7013.7     - -42.7      
         = 559 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 4
********************
时间余量 : 1681.5 ps
起点     : led_pin[3]_c/BMUX                [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : led_wf_inst1/_i_2/_i_0_rkd_14/BX [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
类型     : 保持(hold) 

数据产生路径
===================================================================================================================
|               节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |     连线      | 扇出 |
===================================================================================================================
| CLOCK'clkbase                    |   N/A   |      0 |       -- |               |         | N/A           |      |
| clk_25M                          |   top   |      0 |       -- | clock_latency |         | clk_25M       | 1    |
| clk_25M/PAD#bidir_in             |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M       | 1    |
| clk_25M/PADDI                    |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI         | PLL_25K | 4669.8 |       -- |      net      | LPLL1   | clk_25M_c     |      |
| --                               |   --    |     -- |       -- |      --       | --      | --            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS  |   N/A   |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A           |      |
| PLL_inst1/PLLInst_0/CLKOS        | PLL_25K | 5760.8 |   5760.8 | clock_latency |         | CLK_FPGA_SYS1 | 10   |
| led_pin[3]_c/CLK                 | SLICEL  | 1057.4 |   6818.2 |      net      | R3C63M  | CLK_FPGA_SYS1 |      |
| --                               |   --    |     -- |       -- |      --       | --      | --            | --   |
| led_pin[3]_c/BMUX                | SLICEL  |   47.7 |   6865.9 |    Tshcko     |         | led_pin[2]_c  | 2    |
| led_wf_inst1/_i_2/_i_0_rkd_14/BX | SLICEL  | 1630.1 |     8496 |      net      | R33C66L | led_pin[2]_c  |      |
===================================================================================================================
时钟路径延迟         = 6818.2     (Tclkp)
数据路径延迟         = 1677.8     (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 0 
        总的连线延迟 = 1630.1 
        逻辑级数     = 0 

[数据捕获路径]
=======================================================================================================================
|               节点                |  单元   |  延迟  |  到达时间   |     类型      |  位置   |     连线      | 扇出 |
=======================================================================================================================
| CLOCK'clkbase                     |   N/A   |      0 |          -- |               |         | N/A           |      |
| clk_25M                           |   top   |      0 |          -- | clock_latency |         | clk_25M       | 1    |
| clk_25M/PAD#bidir_in              |   PIO   |      0 |          -- |      net      | PT79A   | clk_25M       | 1    |
| clk_25M/PADDI                     |   PIO   |   1091 |          -- |   PADI_DEL    |         | clk_25M_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI          | PLL_25K | 4826.3 |          -- |      net      | LPLL1   | clk_25M_c     |      |
| --                                |   --    |     -- |          -- |      --       | --      | --            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS   |   N/A   |      0 |           0 |  CLKI2OS_DEL  |         | N/A           |      |
| PLL_inst1/PLLInst_0/CLKOS         | PLL_25K | 5917.3 |      5917.3 | clock_latency |         | CLK_FPGA_SYS1 | 10   |
| led_wf_inst1/_i_2/_i_0_rkd_14/CLK | SLICEL  | 1096.4 | Tcat:7013.7 |      net      | R33C66L | CLK_FPGA_SYS1 |      |
=======================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tckdi)
         = 0          + 156.5      + 6818.2     + 1677.8     - 7013.7     - -42.7      
         = 1681.5 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 5
********************
时间余量 : 1682.3 ps
起点     : led_pin[3]_c/BMUX        [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : led_pin[1]_MGIOL/TXDATA0 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
类型     : 保持(hold) 

数据产生路径
===================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |     类型      |   位置   |     连线      | 扇出 |
===================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |               |          | N/A           |      |
| clk_25M                         |   top   |      0 |       -- | clock_latency |          | clk_25M       | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |      net      | PT79A    | clk_25M       | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |   PADI_DEL    |          | clk_25M_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4669.8 |       -- |      net      | LPLL1    | clk_25M_c     |      |
| --                              |   --    |     -- |       -- |      --       | --       | --            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |   N/A   |      0 |   Tlat:0 |  CLKI2OS_DEL  |          | N/A           |      |
| PLL_inst1/PLLInst_0/CLKOS       | PLL_25K | 5760.8 |   5760.8 | clock_latency |          | CLK_FPGA_SYS1 | 10   |
| led_pin[3]_c/CLK                | SLICEL  | 1057.4 |   6818.2 |      net      | R3C63M   | CLK_FPGA_SYS1 |      |
| --                              |   --    |     -- |       -- |      --       | --       | --            | --   |
| led_pin[3]_c/BMUX               | SLICEL  |   47.7 |   6865.9 |    Tshcko     |          | led_pin[2]_c  | 2    |
| led_pin[1]_MGIOL/TXDATA0        | IOLOGIC | 1398.6 |   8264.5 |      net      | IOL_T92B | led_pin[2]_c  |      |
===================================================================================================================
时钟路径延迟         = 6818.2     (Tclkp)
数据路径延迟         = 1446.3     (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 0 
        总的连线延迟 = 1398.6 
        逻辑级数     = 0 

[数据捕获路径]
======================================================================================================================
|              节点               |  单元   |  延迟  |  到达时间   |     类型      |   位置   |     连线      | 扇出 |
======================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |          -- |               |          | N/A           |      |
| clk_25M                         |   top   |      0 |          -- | clock_latency |          | clk_25M       | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |          -- |      net      | PT79A    | clk_25M       | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |          -- |   PADI_DEL    |          | clk_25M_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4826.3 |          -- |      net      | LPLL1    | clk_25M_c     |      |
| --                              |   --    |     -- |          -- |      --       | --       | --            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |   N/A   |      0 |           0 |  CLKI2OS_DEL  |          | N/A           |      |
| PLL_inst1/PLLInst_0/CLKOS       | PLL_25K | 5917.3 |      5917.3 | clock_latency |          | CLK_FPGA_SYS1 | 10   |
| led_pin[1]_MGIOL/CLK            | IOLOGIC | 1096.4 | Tcat:7013.7 |      net      | IOL_T92B | CLK_FPGA_SYS1 |      |
======================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(DO_HLD)
         = 0          + 156.5      + 6818.2     + 1446.3     - 7013.7     - -275       
         = 1682.3 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 6
********************
时间余量 : 1766.5 ps
起点     : led_pin[3]_c/AQ          [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : led_pin[2]_MGIOL/TXDATA0 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
类型     : 保持(hold) 

数据产生路径
===================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |     类型      |   位置   |     连线      | 扇出 |
===================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |               |          | N/A           |      |
| clk_25M                         |   top   |      0 |       -- | clock_latency |          | clk_25M       | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |      net      | PT79A    | clk_25M       | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |   PADI_DEL    |          | clk_25M_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4669.8 |       -- |      net      | LPLL1    | clk_25M_c     |      |
| --                              |   --    |     -- |       -- |      --       | --       | --            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |   N/A   |      0 |   Tlat:0 |  CLKI2OS_DEL  |          | N/A           |      |
| PLL_inst1/PLLInst_0/CLKOS       | PLL_25K | 5760.8 |   5760.8 | clock_latency |          | CLK_FPGA_SYS1 | 10   |
| led_pin[3]_c/CLK                | SLICEL  | 1057.4 |   6818.2 |      net      | R3C63M   | CLK_FPGA_SYS1 |      |
| --                              |   --    |     -- |       -- |      --       | --       | --            | --   |
| led_pin[3]_c/AQ                 | SLICEL  |   30.5 |   6848.7 |     Tcko      |          | led_pin[3]_c  | 2    |
| led_pin[2]_MGIOL/TXDATA0        | IOLOGIC |   1500 |   8348.8 |      net      | IOL_T92A | led_pin[3]_c  |      |
===================================================================================================================
时钟路径延迟         = 6818.2     (Tclkp)
数据路径延迟         = 1530.5     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 1500 
        逻辑级数     = 0 

[数据捕获路径]
======================================================================================================================
|              节点               |  单元   |  延迟  |  到达时间   |     类型      |   位置   |     连线      | 扇出 |
======================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |          -- |               |          | N/A           |      |
| clk_25M                         |   top   |      0 |          -- | clock_latency |          | clk_25M       | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |          -- |      net      | PT79A    | clk_25M       | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |          -- |   PADI_DEL    |          | clk_25M_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4826.3 |          -- |      net      | LPLL1    | clk_25M_c     |      |
| --                              |   --    |     -- |          -- |      --       | --       | --            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |   N/A   |      0 |           0 |  CLKI2OS_DEL  |          | N/A           |      |
| PLL_inst1/PLLInst_0/CLKOS       | PLL_25K | 5917.3 |      5917.3 | clock_latency |          | CLK_FPGA_SYS1 | 10   |
| led_pin[2]_MGIOL/CLK            | IOLOGIC | 1096.4 | Tcat:7013.7 |      net      | IOL_T92A | CLK_FPGA_SYS1 |      |
======================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(DO_HLD)
         = 0          + 156.5      + 6818.2     + 1530.5     - 7013.7     - -275       
         = 1766.5 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 7
********************
时间余量 : 1872.5 ps
起点     : led_wf_inst1/cnt[6]/BMUX         [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : led_wf_inst1/_i_2/_i_0_rkd_14/CE [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
类型     : 保持(hold) 

数据产生路径
===================================================================================================================================
|               节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |             连线              | 扇出 |
===================================================================================================================================
| CLOCK'clkbase                    |   N/A   |      0 |       -- |               |         | N/A                           |      |
| clk_25M                          |   top   |      0 |       -- | clock_latency |         | clk_25M                       | 1    |
| clk_25M/PAD#bidir_in             |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M                       | 1    |
| clk_25M/PADDI                    |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c                     | 1    |
| PLL_inst1/PLLInst_0/CLKI         | PLL_25K | 4669.8 |       -- |      net      | LPLL1   | clk_25M_c                     |      |
| --                               |   --    |     -- |       -- |      --       | --      | --                            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS  |   N/A   |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                           |      |
| PLL_inst1/PLLInst_0/CLKOS        | PLL_25K | 5760.8 |   5760.8 | clock_latency |         | CLK_FPGA_SYS1                 | 10   |
| led_wf_inst1/cnt[6]/CLK          | SLICEL  | 1057.4 |   6818.2 |      net      | R22C67L | CLK_FPGA_SYS1                 |      |
| --                               |   --    |     -- |       -- |      --       | --      | --                            | --   |
| led_wf_inst1/cnt[6]/BMUX         | SLICEL  |   47.7 |   6865.9 |    Tshcko     |         | led_wf_inst1/cnt[1]           | 2    |
| led_wf_inst1/_i_2/_i_0_rkd_14/C4 | SLICEL  | 1067.9 |   7933.8 |      net      | R33C66L | led_wf_inst1/cnt[1]           |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/C  | SLICEL  |   75.1 |   8008.9 |     Tilo      |         | led_wf_inst1/_i_2/_i_0_rkd_19 | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_14/D4 | SLICEL  |  200.4 |   8209.4 |      net      | R33C66L | led_wf_inst1/_i_2/_i_0_rkd_19 |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/D  | SLICEL  |   75.1 |   8284.5 |     Tilo      |         | led_wf_inst1/n_6              | 20   |
| led_wf_inst1/_i_2/_i_0_rkd_14/CE | SLICEL  |  407.3 |   8691.7 |      net      | R33C66L | led_wf_inst1/n_6              |      |
===================================================================================================================================
时钟路径延迟         = 6818.2     (Tclkp)
数据路径延迟         = 1873.5     (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 150.2 
        总的连线延迟 = 1675.6 
        逻辑级数     = 2 

[数据捕获路径]
=======================================================================================================================
|               节点                |  单元   |  延迟  |  到达时间   |     类型      |  位置   |     连线      | 扇出 |
=======================================================================================================================
| CLOCK'clkbase                     |   N/A   |      0 |          -- |               |         | N/A           |      |
| clk_25M                           |   top   |      0 |          -- | clock_latency |         | clk_25M       | 1    |
| clk_25M/PAD#bidir_in              |   PIO   |      0 |          -- |      net      | PT79A   | clk_25M       | 1    |
| clk_25M/PADDI                     |   PIO   |   1091 |          -- |   PADI_DEL    |         | clk_25M_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI          | PLL_25K | 4826.3 |          -- |      net      | LPLL1   | clk_25M_c     |      |
| --                                |   --    |     -- |          -- |      --       | --      | --            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS   |   N/A   |      0 |           0 |  CLKI2OS_DEL  |         | N/A           |      |
| PLL_inst1/PLLInst_0/CLKOS         | PLL_25K | 5917.3 |      5917.3 | clock_latency |         | CLK_FPGA_SYS1 | 10   |
| led_wf_inst1/_i_2/_i_0_rkd_14/CLK | SLICEL  | 1096.4 | Tcat:7013.7 |      net      | R33C66L | CLK_FPGA_SYS1 |      |
=======================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tckce)
         = 0          + 156.5      + 6818.2     + 1873.5     - 7013.7     - -38        
         = 1872.5 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 8
********************
时间余量 : 1887.7 ps
起点     : led_wf_inst1/_i_2/_i_0_rkd_14/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : led_pin[3]_c/AX                  [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
类型     : 保持(hold) 

数据产生路径
====================================================================================================================
|               节点                |  单元   |  延迟  | 到达时间 |     类型      |  位置   |     连线      | 扇出 |
====================================================================================================================
| CLOCK'clkbase                     |   N/A   |      0 |       -- |               |         | N/A           |      |
| clk_25M                           |   top   |      0 |       -- | clock_latency |         | clk_25M       | 1    |
| clk_25M/PAD#bidir_in              |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M       | 1    |
| clk_25M/PADDI                     |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI          | PLL_25K | 4669.8 |       -- |      net      | LPLL1   | clk_25M_c     |      |
| --                                |   --    |     -- |       -- |      --       | --      | --            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS   |   N/A   |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A           |      |
| PLL_inst1/PLLInst_0/CLKOS         | PLL_25K | 5760.8 |   5760.8 | clock_latency |         | CLK_FPGA_SYS1 | 10   |
| led_wf_inst1/_i_2/_i_0_rkd_14/CLK | SLICEL  | 1057.4 |   6818.2 |      net      | R33C66L | CLK_FPGA_SYS1 |      |
| --                                |   --    |     -- |       -- |      --       | --      | --            | --   |
| led_wf_inst1/_i_2/_i_0_rkd_14/AQ  | SLICEL  |   30.5 |   6848.7 |     Tcko      |         | led_pin[0]_c  | 2    |
| led_pin[3]_c/AX                   | SLICEL  | 1853.5 |   8702.3 |      net      | R3C63M  | led_pin[0]_c  |      |
====================================================================================================================
时钟路径延迟         = 6818.2     (Tclkp)
数据路径延迟         = 1884       (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 1853.5 
        逻辑级数     = 0 

[数据捕获路径]
====================================================================================================================
|              节点               |  单元   |  延迟  |  到达时间   |     类型      |  位置  |     连线      | 扇出 |
====================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |          -- |               |        | N/A           |      |
| clk_25M                         |   top   |      0 |          -- | clock_latency |        | clk_25M       | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |          -- |      net      | PT79A  | clk_25M       | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |          -- |   PADI_DEL    |        | clk_25M_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4826.3 |          -- |      net      | LPLL1  | clk_25M_c     |      |
| --                              |   --    |     -- |          -- |      --       | --     | --            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |   N/A   |      0 |           0 |  CLKI2OS_DEL  |        | N/A           |      |
| PLL_inst1/PLLInst_0/CLKOS       | PLL_25K | 5917.3 |      5917.3 | clock_latency |        | CLK_FPGA_SYS1 | 10   |
| led_pin[3]_c/CLK                | SLICEL  | 1096.4 | Tcat:7013.7 |      net      | R3C63M | CLK_FPGA_SYS1 |      |
====================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tckdi)
         = 0          + 156.5      + 6818.2     + 1884       - 7013.7     - -42.7      
         = 1887.7 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 9
********************
时间余量 : 2672.5 ps
起点     : led_wf_inst1/cnt[6]/BMUX [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : led_wf_inst1/cnt[6]/B5   [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
类型     : 保持(hold) 

数据产生路径
===================================================================================================================================
|               节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |             连线              | 扇出 |
===================================================================================================================================
| CLOCK'clkbase                    |   N/A   |      0 |       -- |               |         | N/A                           |      |
| clk_25M                          |   top   |      0 |       -- | clock_latency |         | clk_25M                       | 1    |
| clk_25M/PAD#bidir_in             |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M                       | 1    |
| clk_25M/PADDI                    |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c                     | 1    |
| PLL_inst1/PLLInst_0/CLKI         | PLL_25K | 4669.8 |       -- |      net      | LPLL1   | clk_25M_c                     |      |
| --                               |   --    |     -- |       -- |      --       | --      | --                            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS  |   N/A   |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                           |      |
| PLL_inst1/PLLInst_0/CLKOS        | PLL_25K | 5760.8 |   5760.8 | clock_latency |         | CLK_FPGA_SYS1                 | 10   |
| led_wf_inst1/cnt[6]/CLK          | SLICEL  | 1057.4 |   6818.2 |      net      | R22C67L | CLK_FPGA_SYS1                 |      |
| --                               |   --    |     -- |       -- |      --       | --      | --                            | --   |
| led_wf_inst1/cnt[6]/BMUX         | SLICEL  |   47.7 |   6865.9 |    Tshcko     |         | led_wf_inst1/cnt[1]           | 2    |
| led_wf_inst1/_i_2/_i_0_rkd_14/C4 | SLICEL  | 1067.9 |   7933.8 |      net      | R33C66L | led_wf_inst1/cnt[1]           |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/C  | SLICEL  |   75.1 |   8008.9 |     Tilo      |         | led_wf_inst1/_i_2/_i_0_rkd_19 | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_14/D4 | SLICEL  |  200.4 |   8209.4 |      net      | R33C66L | led_wf_inst1/_i_2/_i_0_rkd_19 |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/D  | SLICEL  |   75.1 |   8284.5 |     Tilo      |         | led_wf_inst1/n_6              | 20   |
| led_wf_inst1/cnt[6]/B5           | SLICEL  | 1127.4 |   9411.9 |      net      | R22C67L | led_wf_inst1/n_6              |      |
===================================================================================================================================
时钟路径延迟         = 6818.2     (Tclkp)
数据路径延迟         = 2593.7     (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 150.2 
        总的连线延迟 = 2395.8 
        逻辑级数     = 2 

[数据捕获路径]
=====================================================================================================================
|              节点               |  单元   |  延迟  |  到达时间   |     类型      |  位置   |     连线      | 扇出 |
=====================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |          -- |               |         | N/A           |      |
| clk_25M                         |   top   |      0 |          -- | clock_latency |         | clk_25M       | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |          -- |      net      | PT79A   | clk_25M       | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |          -- |   PADI_DEL    |         | clk_25M_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4826.3 |          -- |      net      | LPLL1   | clk_25M_c     |      |
| --                              |   --    |     -- |          -- |      --       | --      | --            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |   N/A   |      0 |           0 |  CLKI2OS_DEL  |         | N/A           |      |
| PLL_inst1/PLLInst_0/CLKOS       | PLL_25K | 5917.3 |      5917.3 | clock_latency |         | CLK_FPGA_SYS1 | 10   |
| led_wf_inst1/cnt[6]/CLK         | SLICEL  | 1096.4 | Tcat:7013.7 |      net      | R22C67L | CLK_FPGA_SYS1 |      |
=====================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 156.5      + 6818.2     + 2593.7     - 7013.7     - -117.8     
         = 2672.5 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 10
********************
时间余量 : 2677.7 ps
起点     : led_wf_inst1/cnt[6]/BMUX [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : led_wf_inst1/cnt[6]/A4   [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
类型     : 保持(hold) 

数据产生路径
===================================================================================================================================
|               节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |             连线              | 扇出 |
===================================================================================================================================
| CLOCK'clkbase                    |   N/A   |      0 |       -- |               |         | N/A                           |      |
| clk_25M                          |   top   |      0 |       -- | clock_latency |         | clk_25M                       | 1    |
| clk_25M/PAD#bidir_in             |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M                       | 1    |
| clk_25M/PADDI                    |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c                     | 1    |
| PLL_inst1/PLLInst_0/CLKI         | PLL_25K | 4669.8 |       -- |      net      | LPLL1   | clk_25M_c                     |      |
| --                               |   --    |     -- |       -- |      --       | --      | --                            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS  |   N/A   |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                           |      |
| PLL_inst1/PLLInst_0/CLKOS        | PLL_25K | 5760.8 |   5760.8 | clock_latency |         | CLK_FPGA_SYS1                 | 10   |
| led_wf_inst1/cnt[6]/CLK          | SLICEL  | 1057.4 |   6818.2 |      net      | R22C67L | CLK_FPGA_SYS1                 |      |
| --                               |   --    |     -- |       -- |      --       | --      | --                            | --   |
| led_wf_inst1/cnt[6]/BMUX         | SLICEL  |   47.7 |   6865.9 |    Tshcko     |         | led_wf_inst1/cnt[1]           | 2    |
| led_wf_inst1/_i_2/_i_0_rkd_14/C4 | SLICEL  | 1067.9 |   7933.8 |      net      | R33C66L | led_wf_inst1/cnt[1]           |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/C  | SLICEL  |   75.1 |   8008.9 |     Tilo      |         | led_wf_inst1/_i_2/_i_0_rkd_19 | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_14/D4 | SLICEL  |  200.4 |   8209.4 |      net      | R33C66L | led_wf_inst1/_i_2/_i_0_rkd_19 |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/D  | SLICEL  |   75.1 |   8284.5 |     Tilo      |         | led_wf_inst1/n_6              | 20   |
| led_wf_inst1/cnt[6]/A4           | SLICEL  | 1132.6 |   9417.1 |      net      | R22C67L | led_wf_inst1/n_6              |      |
===================================================================================================================================
时钟路径延迟         = 6818.2     (Tclkp)
数据路径延迟         = 2598.9     (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 150.2 
        总的连线延迟 = 2401 
        逻辑级数     = 2 

[数据捕获路径]
=====================================================================================================================
|              节点               |  单元   |  延迟  |  到达时间   |     类型      |  位置   |     连线      | 扇出 |
=====================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |          -- |               |         | N/A           |      |
| clk_25M                         |   top   |      0 |          -- | clock_latency |         | clk_25M       | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |          -- |      net      | PT79A   | clk_25M       | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |          -- |   PADI_DEL    |         | clk_25M_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4826.3 |          -- |      net      | LPLL1   | clk_25M_c     |      |
| --                              |   --    |     -- |          -- |      --       | --      | --            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |   N/A   |      0 |           0 |  CLKI2OS_DEL  |         | N/A           |      |
| PLL_inst1/PLLInst_0/CLKOS       | PLL_25K | 5917.3 |      5917.3 | clock_latency |         | CLK_FPGA_SYS1 | 10   |
| led_wf_inst1/cnt[6]/CLK         | SLICEL  | 1096.4 | Tcat:7013.7 |      net      | R22C67L | CLK_FPGA_SYS1 |      |
=====================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 156.5      + 6818.2     + 2598.9     - 7013.7     - -117.8     
         = 2677.7 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 

