

================================================================
== Vitis HLS Report for 'test'
================================================================
* Date:           Fri May 10 15:30:53 2024

* Version:        2023.1.1 (Build 3869133 on Jun 15 2023)
* Project:        D2
* Solution:       comb_39 (Vivado IP Flow Target)
* Product family: zynquplus
* Target device:  xczu9eg-ffvb1156-2-e


================================================================
== Performance Estimates
================================================================
+ Timing: 
    * Summary: 
    +--------+----------+----------+------------+
    |  Clock |  Target  | Estimated| Uncertainty|
    +--------+----------+----------+------------+
    |ap_clk  |  10.00 ns|  7.972 ns|     2.70 ns|
    +--------+----------+----------+------------+

+ Latency: 
    * Summary: 
    +---------+---------+----------+----------+-----+-----+---------+
    |  Latency (cycles) |  Latency (absolute) |  Interval | Pipeline|
    |   min   |   max   |    min   |    max   | min | max |   Type  |
    +---------+---------+----------+----------+-----+-----+---------+
    |      102|      102|  1.020 us|  1.020 us|  103|  103|       no|
    +---------+---------+----------+----------+-----+-----+---------+

    + Detail: 
        * Instance: 
        +------------------------------------------+-------------------------------+---------+---------+-----------+-----------+-----+-----+---------+
        |                                          |                               |  Latency (cycles) |   Latency (absolute)  |  Interval | Pipeline|
        |                 Instance                 |             Module            |   min   |   max   |    min    |    max    | min | max |   Type  |
        +------------------------------------------+-------------------------------+---------+---------+-----------+-----------+-----+-----+---------+
        |grp_test_Pipeline_ARRAY_1_READ_fu_364     |test_Pipeline_ARRAY_1_READ     |       18|       18|   0.180 us|   0.180 us|   18|   18|       no|
        |grp_test_Pipeline_ARRAY_2_READ_fu_387     |test_Pipeline_ARRAY_2_READ     |       18|       18|   0.180 us|   0.180 us|   18|   18|       no|
        |grp_test_Pipeline_VITIS_LOOP_42_1_fu_410  |test_Pipeline_VITIS_LOOP_42_1  |        6|        6|  60.000 ns|  60.000 ns|    6|    6|       no|
        |grp_test_Pipeline_VITIS_LOOP_73_5_fu_462  |test_Pipeline_VITIS_LOOP_73_5  |        8|        8|  80.000 ns|  80.000 ns|    8|    8|       no|
        |grp_test_Pipeline_ARRAY_WRITE_fu_505      |test_Pipeline_ARRAY_WRITE      |       18|       18|   0.180 us|   0.180 us|   18|   18|       no|
        +------------------------------------------+-------------------------------+---------+---------+-----------+-----------+-----+-----+---------+

        * Loop: 
        N/A



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+------+--------+--------+-----+
|       Name      | BRAM_18K|  DSP |   FF   |   LUT  | URAM|
+-----------------+---------+------+--------+--------+-----+
|DSP              |        -|     -|       -|       -|    -|
|Expression       |        -|     -|       0|   11352|    -|
|FIFO             |        -|     -|       -|       -|    -|
|Instance         |        4|   920|    7143|   40476|    0|
|Memory           |        -|     -|       -|       -|    -|
|Multiplexer      |        -|     -|       -|    1258|    -|
|Register         |        -|     -|    5090|       -|    -|
+-----------------+---------+------+--------+--------+-----+
|Total            |        4|   920|   12233|   53086|    0|
+-----------------+---------+------+--------+--------+-----+
|Available        |     1824|  2520|  548160|  274080|    0|
+-----------------+---------+------+--------+--------+-----+
|Utilization (%)  |       ~0|    36|       2|      19|    0|
+-----------------+---------+------+--------+--------+-----+

+ Detail: 
    * Instance: 
    +------------------------------------------+-------------------------------+---------+-----+------+-------+-----+
    |                 Instance                 |             Module            | BRAM_18K| DSP |  FF  |  LUT  | URAM|
    +------------------------------------------+-------------------------------+---------+-----+------+-------+-----+
    |control_s_axi_U                           |control_s_axi                  |        0|    0|   246|    424|    0|
    |mem_m_axi_U                               |mem_m_axi                      |        4|    0|   830|    694|    0|
    |mul_32ns_32ns_64_1_1_U455                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U456                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U457                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U458                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U459                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U460                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U461                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U462                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U463                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U464                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U465                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U466                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U467                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U468                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U469                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U470                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U471                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U472                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U473                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U474                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U475                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U476                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U477                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U478                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U479                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U480                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U481                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U482                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U483                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U484                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U485                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U486                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U487                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U488                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U489                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U490                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U491                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U492                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U493                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U494                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U495                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U496                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U497                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U498                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U499                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U500                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U501                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U502                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U503                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U504                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U505                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U506                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U507                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U508                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U509                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U510                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U511                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U512                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U513                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U514                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U515                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U516                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U517                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U518                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U519                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U520                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U521                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U522                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U523                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U524                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U525                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U526                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U527                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U528                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |grp_test_Pipeline_ARRAY_1_READ_fu_364     |test_Pipeline_ARRAY_1_READ     |        0|    0|   524|     74|    0|
    |grp_test_Pipeline_ARRAY_2_READ_fu_387     |test_Pipeline_ARRAY_2_READ     |        0|    0|   524|     74|    0|
    |grp_test_Pipeline_ARRAY_WRITE_fu_505      |test_Pipeline_ARRAY_WRITE      |        0|    0|    37|    139|    0|
    |grp_test_Pipeline_VITIS_LOOP_42_1_fu_410  |test_Pipeline_VITIS_LOOP_42_1  |        0|  576|  4416|  34799|    0|
    |grp_test_Pipeline_VITIS_LOOP_73_5_fu_462  |test_Pipeline_VITIS_LOOP_73_5  |        0|   48|   566|   2792|    0|
    +------------------------------------------+-------------------------------+---------+-----+------+-------+-----+
    |Total                                     |                               |        4|  920|  7143|  40476|    0|
    +------------------------------------------+-------------------------------+---------+-----+------+-------+-----+

    * DSP: 
    N/A

    * Memory: 
    N/A

    * FIFO: 
    N/A

    * Expression: 
    +-------------------------+----------+----+---+-----+------------+------------+
    |      Variable Name      | Operation| DSP| FF| LUT | Bitwidth P0| Bitwidth P1|
    +-------------------------+----------+----+---+-----+------------+------------+
    |add_ln100_fu_1228_p2     |         +|   0|  0|   71|          64|          64|
    |add_ln101_1_fu_1140_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln101_2_fu_1154_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln101_3_fu_1160_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln101_4_fu_1166_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln101_5_fu_1180_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln101_6_fu_1504_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln101_7_fu_1186_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln101_8_fu_1192_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln101_9_fu_1512_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln101_fu_1134_p2     |         +|   0|  0|   71|          64|          64|
    |add_ln102_1_fu_1252_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln102_2_fu_1266_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln102_3_fu_1272_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln102_4_fu_1278_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln102_5_fu_1292_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln102_6_fu_1679_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln102_7_fu_1298_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln102_8_fu_1304_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln102_9_fu_1687_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln102_fu_1246_p2     |         +|   0|  0|   71|          64|          64|
    |add_ln103_1_fu_2507_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln103_2_fu_2513_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln103_3_fu_2519_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln103_4_fu_2533_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln103_5_fu_2950_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln103_6_fu_2543_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln103_7_fu_2958_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln103_fu_2501_p2     |         +|   0|  0|   64|          64|          64|
    |add_ln104_1_fu_2475_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln104_2_fu_2481_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln104_3_fu_2487_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln104_4_fu_2890_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln104_5_fu_2898_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln104_fu_2469_p2     |         +|   0|  0|   64|          64|          64|
    |add_ln105_1_fu_2439_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln105_2_fu_2445_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln105_3_fu_2841_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln105_4_fu_2849_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln105_fu_2433_p2     |         +|   0|  0|   71|          64|          64|
    |add_ln106_1_fu_2359_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln106_2_fu_2373_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln106_3_fu_2383_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln106_fu_2353_p2     |         +|   0|  0|   71|          64|          64|
    |add_ln107_1_fu_1446_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln107_fu_1440_p2     |         +|   0|  0|   64|          64|          64|
    |add_ln108_fu_1430_p2     |         +|   0|  0|   71|          64|          64|
    |add_ln111_10_fu_1815_p2  |         +|   0|  0|   65|          65|          65|
    |add_ln111_11_fu_1845_p2  |         +|   0|  0|   75|          68|          68|
    |add_ln111_12_fu_1825_p2  |         +|   0|  0|   74|          67|          67|
    |add_ln111_13_fu_1935_p2  |         +|   0|  0|   72|          65|          65|
    |add_ln111_14_fu_1945_p2  |         +|   0|  0|   72|          65|          65|
    |add_ln111_15_fu_1955_p2  |         +|   0|  0|   73|          66|          66|
    |add_ln111_16_fu_1961_p2  |         +|   0|  0|   72|          65|          65|
    |add_ln111_17_fu_1971_p2  |         +|   0|  0|   72|          65|          65|
    |add_ln111_18_fu_1981_p2  |         +|   0|  0|   73|          66|          66|
    |add_ln111_19_fu_2713_p2  |         +|   0|  0|   75|          68|          68|
    |add_ln111_1_fu_1730_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln111_20_fu_1991_p2  |         +|   0|  0|   74|          67|          67|
    |add_ln111_21_fu_2037_p2  |         +|   0|  0|   72|          65|          65|
    |add_ln111_22_fu_2047_p2  |         +|   0|  0|   73|          66|          66|
    |add_ln111_23_fu_2057_p2  |         +|   0|  0|   72|          65|          65|
    |add_ln111_24_fu_2752_p2  |         +|   0|  0|   72|          65|          65|
    |add_ln111_25_fu_2786_p2  |         +|   0|  0|   74|          67|          67|
    |add_ln111_26_fu_2767_p2  |         +|   0|  0|   73|          66|          66|
    |add_ln111_27_fu_2083_p2  |         +|   0|  0|   72|          65|          65|
    |add_ln111_28_fu_2822_p2  |         +|   0|  0|   72|          65|          65|
    |add_ln111_29_fu_3102_p2  |         +|   0|  0|   74|          67|          67|
    |add_ln111_2_fu_1382_p2   |         +|   0|  0|   72|          65|          65|
    |add_ln111_30_fu_2832_p2  |         +|   0|  0|   73|          66|          66|
    |add_ln111_31_fu_3148_p2  |         +|   0|  0|   73|          66|          66|
    |add_ln111_32_fu_3196_p2  |         +|   0|  0|   64|          64|          64|
    |add_ln111_33_fu_3244_p2  |         +|   0|  0|   64|          64|          64|
    |add_ln111_34_fu_3325_p2  |         +|   0|  0|   44|          37|          37|
    |add_ln111_35_fu_1839_p2  |         +|   0|  0|   63|          56|          56|
    |add_ln111_36_fu_3138_p2  |         +|   0|  0|   72|          65|          65|
    |add_ln111_37_fu_3190_p2  |         +|   0|  0|   71|          64|          64|
    |add_ln111_38_fu_3238_p2  |         +|   0|  0|   71|          64|          64|
    |add_ln111_39_fu_2233_p2  |         +|   0|  0|   28|          28|          28|
    |add_ln111_3_fu_1392_p2   |         +|   0|  0|   73|          66|          66|
    |add_ln111_40_fu_2781_p2  |         +|   0|  0|   63|          56|          56|
    |add_ln111_41_fu_1788_p2  |         +|   0|  0|   73|          66|          66|
    |add_ln111_42_fu_2762_p2  |         +|   0|  0|   72|          65|          65|
    |add_ln111_4_fu_1398_p2   |         +|   0|  0|   72|          65|          65|
    |add_ln111_5_fu_1408_p2   |         +|   0|  0|   73|          66|          66|
    |add_ln111_6_fu_1792_p2   |         +|   0|  0|   74|          67|          67|
    |add_ln111_7_fu_1414_p2   |         +|   0|  0|   72|          65|          65|
    |add_ln111_8_fu_1424_p2   |         +|   0|  0|   73|          66|          66|
    |add_ln111_9_fu_1809_p2   |         +|   0|  0|   65|          65|          65|
    |add_ln111_fu_1724_p2     |         +|   0|  0|   71|          64|          64|
    |add_ln112_1_fu_2273_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln112_2_fu_2267_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln112_3_fu_2284_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln112_4_fu_2278_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln112_fu_3362_p2     |         +|   0|  0|   36|          29|          29|
    |add_ln113_1_fu_2317_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln113_2_fu_2328_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln113_fu_2323_p2     |         +|   0|  0|   64|          64|          64|
    |add_ln114_1_fu_2399_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln114_2_fu_2411_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln114_fu_2405_p2     |         +|   0|  0|   64|          64|          64|
    |add_ln115_1_fu_2853_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln115_2_fu_2865_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln115_fu_2859_p2     |         +|   0|  0|   64|          64|          64|
    |add_ln116_1_fu_2912_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln116_2_fu_2924_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln116_fu_2918_p2     |         +|   0|  0|   64|          64|          64|
    |add_ln117_1_fu_2972_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln117_2_fu_2984_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln117_fu_2978_p2     |         +|   0|  0|   64|          64|          64|
    |add_ln118_fu_2549_p2     |         +|   0|  0|   28|          28|          28|
    |add_ln119_10_fu_2580_p2  |         +|   0|  0|   28|          28|          28|
    |add_ln119_11_fu_2585_p2  |         +|   0|  0|   28|          28|          28|
    |add_ln119_12_fu_3393_p2  |         +|   0|  0|   17|          10|          10|
    |add_ln119_1_fu_2555_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln119_2_fu_2560_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln119_3_fu_2591_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln119_4_fu_1456_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln119_5_fu_1462_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln119_6_fu_2566_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln119_7_fu_1468_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln119_8_fu_2571_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln119_9_fu_2575_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln119_fu_3028_p2     |         +|   0|  0|   44|          37|          37|
    |add_ln120_1_fu_2597_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln120_2_fu_2644_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln120_3_fu_2603_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln120_4_fu_2609_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln120_5_fu_2615_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln120_6_fu_2621_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln120_7_fu_2627_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln120_8_fu_2632_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln120_9_fu_2638_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln120_fu_3416_p2     |         +|   0|  0|   36|          29|          29|
    |add_ln121_1_fu_2656_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln121_2_fu_3044_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln121_3_fu_3048_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln121_4_fu_3052_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln121_5_fu_3058_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln121_fu_2650_p2     |         +|   0|  0|   35|          28|          28|
    |add_ln122_1_fu_3070_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln122_2_fu_3074_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln122_3_fu_3079_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln122_fu_2662_p2     |         +|   0|  0|   35|          28|          28|
    |add_ln123_1_fu_3264_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln123_fu_3260_p2     |         +|   0|  0|   28|          28|          28|
    |add_ln124_fu_3275_p2     |         +|   0|  0|   35|          28|          28|
    |add_ln125_fu_3287_p2     |         +|   0|  0|   35|          28|          28|
    |add_ln95_10_fu_3224_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln95_1_fu_2169_p2    |         +|   0|  0|   71|          64|          64|
    |add_ln95_2_fu_2183_p2    |         +|   0|  0|   71|          64|          64|
    |add_ln95_3_fu_2189_p2    |         +|   0|  0|   71|          64|          64|
    |add_ln95_4_fu_2195_p2    |         +|   0|  0|   64|          64|          64|
    |add_ln95_5_fu_2201_p2    |         +|   0|  0|   64|          64|          64|
    |add_ln95_6_fu_2215_p2    |         +|   0|  0|   71|          64|          64|
    |add_ln95_7_fu_3216_p2    |         +|   0|  0|   64|          64|          64|
    |add_ln95_8_fu_2221_p2    |         +|   0|  0|   35|          28|          28|
    |add_ln95_9_fu_2227_p2    |         +|   0|  0|   35|          28|          28|
    |add_ln95_fu_2163_p2      |         +|   0|  0|   71|          64|          64|
    |add_ln96_10_fu_3176_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln96_1_fu_2099_p2    |         +|   0|  0|   71|          64|          64|
    |add_ln96_2_fu_2113_p2    |         +|   0|  0|   71|          64|          64|
    |add_ln96_3_fu_2119_p2    |         +|   0|  0|   71|          64|          64|
    |add_ln96_4_fu_2125_p2    |         +|   0|  0|   64|          64|          64|
    |add_ln96_5_fu_2131_p2    |         +|   0|  0|   64|          64|          64|
    |add_ln96_6_fu_2145_p2    |         +|   0|  0|   71|          64|          64|
    |add_ln96_7_fu_3168_p2    |         +|   0|  0|   64|          64|          64|
    |add_ln96_8_fu_2151_p2    |         +|   0|  0|   35|          28|          28|
    |add_ln96_9_fu_2157_p2    |         +|   0|  0|   35|          28|          28|
    |add_ln96_fu_2093_p2      |         +|   0|  0|   71|          64|          64|
    |add_ln97_1_fu_1528_p2    |         +|   0|  0|   71|          64|          64|
    |add_ln97_2_fu_1542_p2    |         +|   0|  0|   71|          64|          64|
    |add_ln97_3_fu_1548_p2    |         +|   0|  0|   71|          64|          64|
    |add_ln97_4_fu_1554_p2    |         +|   0|  0|   71|          64|          64|
    |add_ln97_5_fu_1568_p2    |         +|   0|  0|   71|          64|          64|
    |add_ln97_6_fu_2684_p2    |         +|   0|  0|   64|          64|          64|
    |add_ln97_7_fu_2680_p2    |         +|   0|  0|   28|          28|          28|
    |add_ln97_8_fu_1574_p2    |         +|   0|  0|   35|          28|          28|
    |add_ln97_9_fu_2692_p2    |         +|   0|  0|   28|          28|          28|
    |add_ln97_fu_1522_p2      |         +|   0|  0|   71|          64|          64|
    |add_ln98_1_fu_1586_p2    |         +|   0|  0|   64|          64|          64|
    |add_ln98_2_fu_1592_p2    |         +|   0|  0|   64|          64|          64|
    |add_ln98_3_fu_1598_p2    |         +|   0|  0|   64|          64|          64|
    |add_ln98_4_fu_1612_p2    |         +|   0|  0|   64|          64|          64|
    |add_ln98_5_fu_1622_p2    |         +|   0|  0|   35|          28|          28|
    |add_ln98_fu_1580_p2      |         +|   0|  0|   64|          64|          64|
    |add_ln99_1_fu_1640_p2    |         +|   0|  0|   71|          64|          64|
    |add_ln99_2_fu_1654_p2    |         +|   0|  0|   64|          64|          64|
    |add_ln99_3_fu_2703_p2    |         +|   0|  0|   28|          28|          28|
    |add_ln99_fu_1634_p2      |         +|   0|  0|   71|          64|          64|
    |arr_48_fu_1628_p2        |         +|   0|  0|   64|          64|          64|
    |arr_49_fu_1664_p2        |         +|   0|  0|   64|          64|          64|
    |arr_50_fu_1674_p2        |         +|   0|  0|   71|          64|          64|
    |arr_51_fu_1516_p2        |         +|   0|  0|   64|          64|          64|
    |arr_52_fu_1691_p2        |         +|   0|  0|   64|          64|          64|
    |arr_53_fu_1711_p2        |         +|   0|  0|   71|          64|          64|
    |arr_fu_2697_p2           |         +|   0|  0|   64|          64|          64|
    |out1_w_10_fu_3064_p2     |         +|   0|  0|   28|          28|          28|
    |out1_w_11_fu_3084_p2     |         +|   0|  0|   28|          28|          28|
    |out1_w_12_fu_3269_p2     |         +|   0|  0|   28|          28|          28|
    |out1_w_13_fu_3281_p2     |         +|   0|  0|   28|          28|          28|
    |out1_w_14_fu_3293_p2     |         +|   0|  0|   28|          28|          28|
    |out1_w_15_fu_3444_p2     |         +|   0|  0|   35|          28|          28|
    |out1_w_1_fu_3383_p2      |         +|   0|  0|   36|          29|          29|
    |out1_w_2_fu_2334_p2      |         +|   0|  0|   28|          28|          28|
    |out1_w_3_fu_2417_p2      |         +|   0|  0|   28|          28|          28|
    |out1_w_4_fu_2870_p2      |         +|   0|  0|   28|          28|          28|
    |out1_w_5_fu_2930_p2      |         +|   0|  0|   28|          28|          28|
    |out1_w_6_fu_2990_p2      |         +|   0|  0|   28|          28|          28|
    |out1_w_7_fu_3020_p2      |         +|   0|  0|   35|          28|          28|
    |out1_w_8_fu_3403_p2      |         +|   0|  0|   35|          28|          28|
    |out1_w_9_fu_3437_p2      |         +|   0|  0|   36|          29|          29|
    |out1_w_fu_3353_p2        |         +|   0|  0|   35|          28|          28|
    +-------------------------+----------+----+---+-----+------------+------------+
    |Total                    |          |   0|  0|11352|       10547|       10547|
    +-------------------------+----------+----+---+-----+------------+------------+

    * Multiplexer: 
    +---------------+-----+-----------+-----+-----------+
    |      Name     | LUT | Input Size| Bits| Total Bits|
    +---------------+-----+-----------+-----+-----------+
    |ap_NS_fsm      |  162|         36|    1|         36|
    |grp_fu_528_p0  |   14|          3|   32|         96|
    |grp_fu_528_p1  |   14|          3|   32|         96|
    |grp_fu_532_p0  |   14|          3|   32|         96|
    |grp_fu_532_p1  |   14|          3|   32|         96|
    |grp_fu_536_p0  |   14|          3|   32|         96|
    |grp_fu_536_p1  |   14|          3|   32|         96|
    |grp_fu_540_p0  |   14|          3|   32|         96|
    |grp_fu_540_p1  |   14|          3|   32|         96|
    |grp_fu_544_p0  |   14|          3|   32|         96|
    |grp_fu_544_p1  |   14|          3|   32|         96|
    |grp_fu_548_p0  |   14|          3|   32|         96|
    |grp_fu_548_p1  |   14|          3|   32|         96|
    |grp_fu_552_p0  |   14|          3|   32|         96|
    |grp_fu_552_p1  |   14|          3|   32|         96|
    |grp_fu_556_p0  |   14|          3|   32|         96|
    |grp_fu_556_p1  |   14|          3|   32|         96|
    |grp_fu_560_p0  |   14|          3|   32|         96|
    |grp_fu_560_p1  |   14|          3|   32|         96|
    |grp_fu_564_p0  |   14|          3|   32|         96|
    |grp_fu_564_p1  |   14|          3|   32|         96|
    |grp_fu_568_p0  |   14|          3|   32|         96|
    |grp_fu_568_p1  |   14|          3|   32|         96|
    |grp_fu_572_p0  |   14|          3|   32|         96|
    |grp_fu_572_p1  |   14|          3|   32|         96|
    |grp_fu_576_p0  |   14|          3|   32|         96|
    |grp_fu_576_p1  |   14|          3|   32|         96|
    |grp_fu_580_p0  |   14|          3|   32|         96|
    |grp_fu_580_p1  |   14|          3|   32|         96|
    |grp_fu_584_p0  |   14|          3|   32|         96|
    |grp_fu_584_p1  |   14|          3|   32|         96|
    |grp_fu_588_p0  |   14|          3|   32|         96|
    |grp_fu_588_p1  |   14|          3|   32|         96|
    |grp_fu_592_p0  |   14|          3|   32|         96|
    |grp_fu_592_p1  |   14|          3|   32|         96|
    |grp_fu_596_p0  |   14|          3|   32|         96|
    |grp_fu_596_p1  |   14|          3|   32|         96|
    |grp_fu_600_p0  |   14|          3|   32|         96|
    |grp_fu_600_p1  |   14|          3|   32|         96|
    |grp_fu_604_p0  |   14|          3|   32|         96|
    |grp_fu_604_p1  |   14|          3|   32|         96|
    |grp_fu_608_p0  |   14|          3|   32|         96|
    |grp_fu_608_p1  |   14|          3|   32|         96|
    |grp_fu_612_p0  |   14|          3|   32|         96|
    |grp_fu_612_p1  |   14|          3|   32|         96|
    |grp_fu_616_p0  |   14|          3|   32|         96|
    |grp_fu_616_p1  |   14|          3|   32|         96|
    |grp_fu_620_p0  |   14|          3|   32|         96|
    |grp_fu_620_p1  |   14|          3|   32|         96|
    |grp_fu_624_p0  |   14|          3|   32|         96|
    |grp_fu_624_p1  |   14|          3|   32|         96|
    |grp_fu_628_p0  |   14|          3|   32|         96|
    |grp_fu_628_p1  |   14|          3|   32|         96|
    |grp_fu_632_p0  |   14|          3|   32|         96|
    |grp_fu_632_p1  |   14|          3|   32|         96|
    |grp_fu_636_p0  |   14|          3|   32|         96|
    |grp_fu_636_p1  |   14|          3|   32|         96|
    |grp_fu_640_p0  |   14|          3|   32|         96|
    |grp_fu_640_p1  |   14|          3|   32|         96|
    |grp_fu_644_p0  |   14|          3|   32|         96|
    |grp_fu_644_p1  |   14|          3|   32|         96|
    |grp_fu_648_p0  |   14|          3|   32|         96|
    |grp_fu_648_p1  |   14|          3|   32|         96|
    |grp_fu_652_p0  |   14|          3|   32|         96|
    |grp_fu_652_p1  |   14|          3|   32|         96|
    |grp_fu_656_p0  |   14|          3|   32|         96|
    |grp_fu_656_p1  |   14|          3|   32|         96|
    |mem_ARADDR     |   26|          5|   64|        320|
    |mem_ARLEN      |   20|          4|   32|        128|
    |mem_ARVALID    |   20|          4|    1|          4|
    |mem_AWADDR     |   14|          3|   64|        192|
    |mem_AWLEN      |   14|          3|   32|         96|
    |mem_AWVALID    |   14|          3|    1|          3|
    |mem_BREADY     |   14|          3|    1|          3|
    |mem_RREADY     |   14|          3|    1|          3|
    |mem_WVALID     |    9|          2|    1|          2|
    |mem_blk_n_AR   |    9|          2|    1|          2|
    |mem_blk_n_AW   |    9|          2|    1|          2|
    |mem_blk_n_B    |    9|          2|    1|          2|
    +---------------+-----+-----------+-----+-----------+
    |Total          | 1258|        270| 2313|       7129|
    +---------------+-----+-----------+-----+-----------+

    * Register: 
    +-------------------------------------------------------+----+----+-----+-----------+
    |                          Name                         | FF | LUT| Bits| Const Bits|
    +-------------------------------------------------------+----+----+-----+-----------+
    |add_ln100_reg_4177                                     |  64|   0|   64|          0|
    |add_ln101_2_reg_4107                                   |  64|   0|   64|          0|
    |add_ln101_5_reg_4112                                   |  64|   0|   64|          0|
    |add_ln101_7_reg_4117                                   |  28|   0|   28|          0|
    |add_ln101_8_reg_4122                                   |  28|   0|   28|          0|
    |add_ln102_2_reg_4195                                   |  64|   0|   64|          0|
    |add_ln102_5_reg_4200                                   |  64|   0|   64|          0|
    |add_ln102_7_reg_4205                                   |  28|   0|   28|          0|
    |add_ln102_8_reg_4210                                   |  28|   0|   28|          0|
    |add_ln103_1_reg_4520                                   |  64|   0|   64|          0|
    |add_ln103_4_reg_4525                                   |  64|   0|   64|          0|
    |add_ln103_6_reg_4535                                   |  28|   0|   28|          0|
    |add_ln104_1_reg_4500                                   |  64|   0|   64|          0|
    |add_ln104_3_reg_4505                                   |  64|   0|   64|          0|
    |add_ln105_2_reg_4480                                   |  64|   0|   64|          0|
    |add_ln105_reg_4475                                     |  64|   0|   64|          0|
    |add_ln107_1_reg_4267                                   |  64|   0|   64|          0|
    |add_ln108_reg_4257                                     |  64|   0|   64|          0|
    |add_ln111_15_reg_4353                                  |  66|   0|   66|          0|
    |add_ln111_1_reg_4347                                   |  28|   0|   28|          0|
    |add_ln111_20_reg_4358                                  |  67|   0|   67|          0|
    |add_ln111_22_reg_4368                                  |  66|   0|   66|          0|
    |add_ln111_23_reg_4378                                  |  65|   0|   65|          0|
    |add_ln111_27_reg_4394                                  |  65|   0|   65|          0|
    |add_ln111_30_reg_4587                                  |  66|   0|   66|          0|
    |add_ln111_39_reg_4449                                  |  28|   0|   28|          0|
    |add_ln111_3_reg_4240                                   |  66|   0|   66|          0|
    |add_ln111_5_reg_4246                                   |  66|   0|   66|          0|
    |add_ln111_8_reg_4252                                   |  66|   0|   66|          0|
    |add_ln112_3_reg_4455                                   |  28|   0|   28|          0|
    |add_ln118_reg_4540                                     |  28|   0|   28|          0|
    |add_ln119_3_reg_4546                                   |  28|   0|   28|          0|
    |add_ln119_5_reg_4277                                   |  28|   0|   28|          0|
    |add_ln119_7_reg_4282                                   |  28|   0|   28|          0|
    |add_ln120_2_reg_4552                                   |  28|   0|   28|          0|
    |add_ln121_1_reg_4562                                   |  28|   0|   28|          0|
    |add_ln121_reg_4557                                     |  28|   0|   28|          0|
    |add_ln122_reg_4567                                     |  28|   0|   28|          0|
    |add_ln95_2_reg_4429                                    |  64|   0|   64|          0|
    |add_ln95_6_reg_4434                                    |  64|   0|   64|          0|
    |add_ln95_8_reg_4439                                    |  28|   0|   28|          0|
    |add_ln95_9_reg_4444                                    |  28|   0|   28|          0|
    |add_ln96_2_reg_4409                                    |  64|   0|   64|          0|
    |add_ln96_6_reg_4414                                    |  64|   0|   64|          0|
    |add_ln96_8_reg_4419                                    |  28|   0|   28|          0|
    |add_ln96_9_reg_4424                                    |  28|   0|   28|          0|
    |add_ln97_2_reg_4297                                    |  64|   0|   64|          0|
    |add_ln97_5_reg_4302                                    |  64|   0|   64|          0|
    |add_ln97_8_reg_4307                                    |  28|   0|   28|          0|
    |add_ln97_9_reg_4577                                    |  28|   0|   28|          0|
    |add_ln98_5_reg_4317                                    |  28|   0|   28|          0|
    |ap_CS_fsm                                              |  35|   0|   35|          0|
    |arr_48_reg_4322                                        |  64|   0|   64|          0|
    |arr_49_reg_4342                                        |  64|   0|   64|          0|
    |arr_reg_4582                                           |  64|   0|   64|          0|
    |grp_test_Pipeline_ARRAY_1_READ_fu_364_ap_start_reg     |   1|   0|    1|          0|
    |grp_test_Pipeline_ARRAY_2_READ_fu_387_ap_start_reg     |   1|   0|    1|          0|
    |grp_test_Pipeline_ARRAY_WRITE_fu_505_ap_start_reg      |   1|   0|    1|          0|
    |grp_test_Pipeline_VITIS_LOOP_42_1_fu_410_ap_start_reg  |   1|   0|    1|          0|
    |grp_test_Pipeline_VITIS_LOOP_73_5_fu_462_ap_start_reg  |   1|   0|    1|          0|
    |lshr_ln4_reg_4470                                      |  36|   0|   36|          0|
    |mul_ln109_reg_4215                                     |  64|   0|   64|          0|
    |mul_ln111_21_reg_4384                                  |  64|   0|   64|          0|
    |mul_ln111_24_reg_4399                                  |  64|   0|   64|          0|
    |out1_w_10_reg_4617                                     |  28|   0|   28|          0|
    |out1_w_11_reg_4622                                     |  28|   0|   28|          0|
    |out1_w_12_reg_4632                                     |  28|   0|   28|          0|
    |out1_w_13_reg_4637                                     |  28|   0|   28|          0|
    |out1_w_14_reg_4642                                     |  28|   0|   28|          0|
    |out1_w_15_reg_4677                                     |  28|   0|   28|          0|
    |out1_w_1_reg_4662                                      |  29|   0|   29|          0|
    |out1_w_2_reg_4460                                      |  28|   0|   28|          0|
    |out1_w_3_reg_4465                                      |  28|   0|   28|          0|
    |out1_w_4_reg_4592                                      |  28|   0|   28|          0|
    |out1_w_5_reg_4597                                      |  28|   0|   28|          0|
    |out1_w_6_reg_4602                                      |  28|   0|   28|          0|
    |out1_w_7_reg_4607                                      |  28|   0|   28|          0|
    |out1_w_8_reg_4667                                      |  28|   0|   28|          0|
    |out1_w_9_reg_4672                                      |  29|   0|   29|          0|
    |out1_w_reg_4657                                        |  28|   0|   28|          0|
    |tmp_149_reg_4612                                       |   9|   0|    9|          0|
    |trunc_ln100_1_reg_4182                                 |  28|   0|   28|          0|
    |trunc_ln103_2_reg_4530                                 |  28|   0|   28|          0|
    |trunc_ln104_1_reg_4515                                 |  28|   0|   28|          0|
    |trunc_ln104_reg_4510                                   |  28|   0|   28|          0|
    |trunc_ln105_1_reg_4490                                 |  28|   0|   28|          0|
    |trunc_ln105_reg_4485                                   |  28|   0|   28|          0|
    |trunc_ln107_1_reg_4272                                 |  28|   0|   28|          0|
    |trunc_ln108_1_reg_4262                                 |  28|   0|   28|          0|
    |trunc_ln111_12_reg_4235                                |  28|   0|   28|          0|
    |trunc_ln111_2_reg_4220                                 |  28|   0|   28|          0|
    |trunc_ln111_32_reg_4363                                |  28|   0|   28|          0|
    |trunc_ln111_35_reg_4373                                |  56|   0|   56|          0|
    |trunc_ln111_38_reg_4627                                |  36|   0|   36|          0|
    |trunc_ln111_42_reg_4389                                |  28|   0|   28|          0|
    |trunc_ln111_44_reg_4404                                |  28|   0|   28|          0|
    |trunc_ln111_5_reg_4225                                 |  28|   0|   28|          0|
    |trunc_ln111_6_reg_4230                                 |  28|   0|   28|          0|
    |trunc_ln130_1_reg_3791                                 |  62|   0|   62|          0|
    |trunc_ln24_1_reg_3779                                  |  62|   0|   62|          0|
    |trunc_ln31_1_reg_3785                                  |  62|   0|   62|          0|
    |trunc_ln3_reg_4495                                     |  28|   0|   28|          0|
    |trunc_ln7_reg_4647                                     |  28|   0|   28|          0|
    |trunc_ln97_1_reg_4292                                  |  28|   0|   28|          0|
    |trunc_ln97_4_reg_4572                                  |  28|   0|   28|          0|
    |trunc_ln97_reg_4287                                    |  28|   0|   28|          0|
    |trunc_ln98_2_reg_4312                                  |  28|   0|   28|          0|
    |trunc_ln99_1_reg_4332                                  |  28|   0|   28|          0|
    |trunc_ln99_2_reg_4337                                  |  28|   0|   28|          0|
    |trunc_ln99_reg_4327                                    |  28|   0|   28|          0|
    |zext_ln100_reg_4169                                    |  32|   0|   64|         32|
    |zext_ln102_reg_4187                                    |  32|   0|   64|         32|
    |zext_ln95_10_reg_4042                                  |  32|   0|   64|         32|
    |zext_ln95_11_reg_4052                                  |  32|   0|   64|         32|
    |zext_ln95_12_reg_4062                                  |  32|   0|   64|         32|
    |zext_ln95_13_reg_4072                                  |  32|   0|   64|         32|
    |zext_ln95_14_reg_4081                                  |  32|   0|   64|         32|
    |zext_ln95_15_reg_4089                                  |  32|   0|   64|         32|
    |zext_ln95_16_reg_4096                                  |  32|   0|   64|         32|
    |zext_ln95_17_reg_4102                                  |  32|   0|   64|         32|
    |zext_ln95_1_reg_3930                                   |  32|   0|   64|         32|
    |zext_ln95_2_reg_3939                                   |  32|   0|   64|         32|
    |zext_ln95_3_reg_3950                                   |  32|   0|   64|         32|
    |zext_ln95_4_reg_3962                                   |  32|   0|   64|         32|
    |zext_ln95_5_reg_3975                                   |  32|   0|   64|         32|
    |zext_ln95_6_reg_3989                                   |  32|   0|   64|         32|
    |zext_ln95_7_reg_4003                                   |  32|   0|   64|         32|
    |zext_ln95_8_reg_4017                                   |  32|   0|   64|         32|
    |zext_ln95_9_reg_4031                                   |  32|   0|   64|         32|
    |zext_ln95_reg_3921                                     |  32|   0|   64|         32|
    |zext_ln96_reg_4127                                     |  32|   0|   64|         32|
    |zext_ln97_reg_4138                                     |  32|   0|   64|         32|
    |zext_ln98_reg_4149                                     |  32|   0|   64|         32|
    |zext_ln99_reg_4160                                     |  32|   0|   64|         32|
    +-------------------------------------------------------+----+----+-----+-----------+
    |Total                                                  |5090|   0| 5858|        768|
    +-------------------------------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+-----------------------+-----+-----+------------+--------------+--------------+
|       RTL Ports       | Dir | Bits|  Protocol  | Source Object|    C Type    |
+-----------------------+-----+-----+------------+--------------+--------------+
|s_axi_control_AWVALID  |   in|    1|       s_axi|       control|        scalar|
|s_axi_control_AWREADY  |  out|    1|       s_axi|       control|        scalar|
|s_axi_control_AWADDR   |   in|    6|       s_axi|       control|        scalar|
|s_axi_control_WVALID   |   in|    1|       s_axi|       control|        scalar|
|s_axi_control_WREADY   |  out|    1|       s_axi|       control|        scalar|
|s_axi_control_WDATA    |   in|   32|       s_axi|       control|        scalar|
|s_axi_control_WSTRB    |   in|    4|       s_axi|       control|        scalar|
|s_axi_control_ARVALID  |   in|    1|       s_axi|       control|        scalar|
|s_axi_control_ARREADY  |  out|    1|       s_axi|       control|        scalar|
|s_axi_control_ARADDR   |   in|    6|       s_axi|       control|        scalar|
|s_axi_control_RVALID   |  out|    1|       s_axi|       control|        scalar|
|s_axi_control_RREADY   |   in|    1|       s_axi|       control|        scalar|
|s_axi_control_RDATA    |  out|   32|       s_axi|       control|        scalar|
|s_axi_control_RRESP    |  out|    2|       s_axi|       control|        scalar|
|s_axi_control_BVALID   |  out|    1|       s_axi|       control|        scalar|
|s_axi_control_BREADY   |   in|    1|       s_axi|       control|        scalar|
|s_axi_control_BRESP    |  out|    2|       s_axi|       control|        scalar|
|ap_clk                 |   in|    1|  ap_ctrl_hs|          test|  return value|
|ap_rst_n               |   in|    1|  ap_ctrl_hs|          test|  return value|
|interrupt              |  out|    1|  ap_ctrl_hs|          test|  return value|
|m_axi_mem_AWVALID      |  out|    1|       m_axi|           mem|       pointer|
|m_axi_mem_AWREADY      |   in|    1|       m_axi|           mem|       pointer|
|m_axi_mem_AWADDR       |  out|   64|       m_axi|           mem|       pointer|
|m_axi_mem_AWID         |  out|    1|       m_axi|           mem|       pointer|
|m_axi_mem_AWLEN        |  out|    8|       m_axi|           mem|       pointer|
|m_axi_mem_AWSIZE       |  out|    3|       m_axi|           mem|       pointer|
|m_axi_mem_AWBURST      |  out|    2|       m_axi|           mem|       pointer|
|m_axi_mem_AWLOCK       |  out|    2|       m_axi|           mem|       pointer|
|m_axi_mem_AWCACHE      |  out|    4|       m_axi|           mem|       pointer|
|m_axi_mem_AWPROT       |  out|    3|       m_axi|           mem|       pointer|
|m_axi_mem_AWQOS        |  out|    4|       m_axi|           mem|       pointer|
|m_axi_mem_AWREGION     |  out|    4|       m_axi|           mem|       pointer|
|m_axi_mem_AWUSER       |  out|    1|       m_axi|           mem|       pointer|
|m_axi_mem_WVALID       |  out|    1|       m_axi|           mem|       pointer|
|m_axi_mem_WREADY       |   in|    1|       m_axi|           mem|       pointer|
|m_axi_mem_WDATA        |  out|   32|       m_axi|           mem|       pointer|
|m_axi_mem_WSTRB        |  out|    4|       m_axi|           mem|       pointer|
|m_axi_mem_WLAST        |  out|    1|       m_axi|           mem|       pointer|
|m_axi_mem_WID          |  out|    1|       m_axi|           mem|       pointer|
|m_axi_mem_WUSER        |  out|    1|       m_axi|           mem|       pointer|
|m_axi_mem_ARVALID      |  out|    1|       m_axi|           mem|       pointer|
|m_axi_mem_ARREADY      |   in|    1|       m_axi|           mem|       pointer|
|m_axi_mem_ARADDR       |  out|   64|       m_axi|           mem|       pointer|
|m_axi_mem_ARID         |  out|    1|       m_axi|           mem|       pointer|
|m_axi_mem_ARLEN        |  out|    8|       m_axi|           mem|       pointer|
|m_axi_mem_ARSIZE       |  out|    3|       m_axi|           mem|       pointer|
|m_axi_mem_ARBURST      |  out|    2|       m_axi|           mem|       pointer|
|m_axi_mem_ARLOCK       |  out|    2|       m_axi|           mem|       pointer|
|m_axi_mem_ARCACHE      |  out|    4|       m_axi|           mem|       pointer|
|m_axi_mem_ARPROT       |  out|    3|       m_axi|           mem|       pointer|
|m_axi_mem_ARQOS        |  out|    4|       m_axi|           mem|       pointer|
|m_axi_mem_ARREGION     |  out|    4|       m_axi|           mem|       pointer|
|m_axi_mem_ARUSER       |  out|    1|       m_axi|           mem|       pointer|
|m_axi_mem_RVALID       |   in|    1|       m_axi|           mem|       pointer|
|m_axi_mem_RREADY       |  out|    1|       m_axi|           mem|       pointer|
|m_axi_mem_RDATA        |   in|   32|       m_axi|           mem|       pointer|
|m_axi_mem_RLAST        |   in|    1|       m_axi|           mem|       pointer|
|m_axi_mem_RID          |   in|    1|       m_axi|           mem|       pointer|
|m_axi_mem_RUSER        |   in|    1|       m_axi|           mem|       pointer|
|m_axi_mem_RRESP        |   in|    2|       m_axi|           mem|       pointer|
|m_axi_mem_BVALID       |   in|    1|       m_axi|           mem|       pointer|
|m_axi_mem_BREADY       |  out|    1|       m_axi|           mem|       pointer|
|m_axi_mem_BRESP        |   in|    2|       m_axi|           mem|       pointer|
|m_axi_mem_BID          |   in|    1|       m_axi|           mem|       pointer|
|m_axi_mem_BUSER        |   in|    1|       m_axi|           mem|       pointer|
+-----------------------+-----+-----+------------+--------------+--------------+

