$date
	Fri Oct 30 16:25:14 2020
$end
$version
	Icarus Verilog
$end
$timescale
	1ps
$end
$scope module testbench $end
$var wire 1 ! Q $end
$var reg 1 " J $end
$var reg 1 # K $end
$var reg 1 $ clk $end
$var reg 1 % enable $end
$var reg 1 & reset $end
$scope module F1 $end
$var wire 1 ' D $end
$var wire 1 " J $end
$var wire 1 # K $end
$var wire 1 $ clk $end
$var wire 1 % enable $end
$var wire 1 & reset $end
$var wire 1 ! Q $end
$scope module F1 $end
$var wire 1 ' D $end
$var wire 1 $ clk $end
$var wire 1 % enable $end
$var wire 1 & reset $end
$var reg 1 ! Q $end
$upscope $end
$upscope $end
$upscope $end
$enddefinitions $end
#0
$dumpvars
x'
0&
x%
1$
x#
x"
x!
$end
#1
0$
#2
1'
0!
1$
0#
1"
1&
#3
0$
#4
1!
1$
0&
#5
0$
#6
1$
0%
#7
0$
#8
1$
1%
#9
0$
#10
1$
#11
0$
#12
1$
#13
0$
#14
1$
#15
0$
#16
1$
#17
0$
#18
0'
1$
1#
0"
#19
0$
#20
0!
1$
#21
0$
#22
1$
#23
0$
#24
1$
#25
0$
#26
1$
#27
0$
#28
1'
1$
1"
#29
0$
#30
0'
1!
1$
#31
0$
#32
1'
0!
1$
#33
0$
#34
0'
1!
1$
#35
0$
#36
1'
0!
1$
#37
0$
#38
1!
1'
1$
0#
0"
#39
0$
#40
1$
#41
0$
#42
1$
#43
0$
#44
1$
#45
0$
#46
1$
#47
0$
#48
1$
#49
0$
#50
1$
#51
0$
#52
1$
#53
0$
#54
1$
#55
0$
#56
1$
#57
0$
#58
1$
#59
0$
#60
1$
#61
0$
#62
1$
#63
0$
#64
1$
#65
0$
#66
1$
#67
0$
#68
1$
#69
0$
#70
1$
#71
0$
#72
1$
#73
0$
#74
1$
#75
0$
#76
1$
#77
0$
#78
1$
#79
0$
#80
1$
#81
0$
#82
1$
#83
0$
#84
1$
#85
0$
#86
1$
#87
0$
#88
1$
0%
#89
0$
#90
1$
#91
0$
#92
1$
#93
0$
#94
1$
#95
0$
#96
1$
#97
0$
#98
1$
