# FPGA e Verilog ‚Äì Aula 08  
## Arranjo de Portas Program√°veis em Campo (FPGA)

üìÖ Data: 20/09/2025  
üìö Tema: Estrutura e funcionamento dos FPGAs  

---

## Introdu√ß√£o
Os **FPGAs (Field Programmable Gate Arrays)** s√£o semelhantes aos CPLDs, por√©m incorporam um grau de complexidade muito maior.  
S√£o dispositivos l√≥gico-program√°veis mais avan√ßados, com muito mais recursos e fun√ß√µes.

---

## Estrutura Geral do FPGA
![Estrutura geral de um FPGA](./Aulas/Imagens/fpga-estrutura-geral.png)

Um FPGA √© composto por:  
- **Logic Blocks (LAB/LE):** agrupamento de elementos l√≥gicos.  
- **Interconnect (Matriz de chaveamento):** conecta os blocos l√≥gicos entre si.  
- **I/O Blocks:** agrupam os pinos de entrada e sa√≠da.  
- **Embedded Array Block (EAB):** bloco de mem√≥ria interna (opcional, depende do modelo).  

---

## FPGA vs CPLD
- **Entradas dos blocos l√≥gicos**  
  - FPGA: tipicamente 3 a 5 entradas por bloco l√≥gico.  
  - CPLD: fun√ß√µes l√≥gicas implementadas por **soma de produtos**.  
  - FPGA: fun√ß√µes l√≥gicas implementadas por **Lookup Tables (LUTs)**.  

- **Complexidade**  
  - FPGA: milhares a milh√µes de portas l√≥gicas.  
  - CPLD: menor escala, voltado para m√©dia complexidade.  

- **Mem√≥ria**  
  - FPGA: pode ter blocos de mem√≥ria interna (RAM/EAB), geralmente reconfigur√°veis.  
  - CPLD: normalmente n√£o possui mem√≥ria interna.  

- **Atrasos (delays)**  
  - CPLD: mais previs√≠veis.  
  - FPGA: mais dif√≠ceis de prever devido √† interconex√£o mais complexa.  

- **Volatilidade**  
  - FPGA: **vol√°teis** (precisam ser reconfigurados a cada inicializa√ß√£o).  
  - CPLD: **n√£o-vol√°teis** (mant√™m a configura√ß√£o mesmo desligados).  

---

## Lookup Table (LUT)
As LUTs s√£o o cora√ß√£o da implementa√ß√£o l√≥gica nos FPGAs.  
Basicamente, s√£o **tabelas verdade armazenadas em mem√≥ria**.

Exemplo: implementar a fun√ß√£o **F = x'y' + xy**

Tabela-verdade:  
| x | y | F |
|---|---|---|
| 0 | 0 | 1 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 1 |

Implementa√ß√£o com LUT:  
![Exemplo de LUT](./Aulas/Imagens/fpga-lut.png)

Cada combina√ß√£o de entrada (x,y) corresponde a um endere√ßo na mem√≥ria.  
A sa√≠da da LUT √© o valor da fun√ß√£o **F**.

---

## Elemento L√≥gico (LE)
O **Logic Element (LE)** combina:  
- **LUT:** gera l√≥gica **combinacional**.  
- **Flip-Flop (FF):** permite armazenar estado, criando l√≥gica **sequencial**.  
- Controle via mem√≥ria **SRAM** para configurar o comportamento.  

![Elemento L√≥gico: LUT + FF](./Aulas/Imagens/fpga-le.png)

üìå Diferen√ßa importante:  
- **LUT sozinho ‚Üí l√≥gica combinacional (depende s√≥ das entradas).**  
- **LE (LUT + FF) ‚Üí l√≥gica sequencial (pode guardar estados no tempo).**

---

## Embedded Array Block (EAB)
Os FPGAs podem incluir blocos de mem√≥ria interna chamados **EABs**.  
Eles permitem:  
- Criar **RAM interna**.  
- Implementar fun√ß√µes mais complexas como **filtros digitais** ou **buffers de dados**.  

üîé O EAB pode ser visto como uma "LUT muito maior", porque tamb√©m funciona como uma tabela de consulta, mas em escala expandida.

---

## Resumo
- FPGAs s√£o mais complexos e vers√°teis que CPLDs.  
- Implementam l√≥gica via **LUTs** em vez de soma de produtos.  
- Elementos L√≥gicos (LE = LUT + FF) permitem tanto l√≥gica combinacional quanto sequencial.  
- Podem ter blocos de mem√≥ria interna (EAB).  
- S√£o **vol√°teis**, exigindo configura√ß√£o a cada inicializa√ß√£o.

---
