Fitter report for arria5_tst1
Thu Apr 30 14:11:23 2020
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. Receiver Channel
 19. Transmitter Channel
 20. Transmitter PLL
 21. Optimized GXB Elements
 22. I/O Assignment Warnings
 23. PLL Usage Summary
 24. Fitter Resource Utilization by Entity
 25. Delay Chain Summary
 26. Pad To Core Delay Chain Fanout
 27. Control Signals
 28. Global & Other Fast Signals
 29. Fitter RAM Summary
 30. Routing Usage Summary
 31. I/O Rules Summary
 32. I/O Rules Details
 33. I/O Rules Matrix
 34. Fitter Device Options
 35. Operating Settings and Conditions
 36. Estimated Delay Added for Hold Timing Summary
 37. Estimated Delay Added for Hold Timing Details
 38. Fitter Messages
 39. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------------+
; Fitter Summary                                                                    ;
+---------------------------------+-------------------------------------------------+
; Fitter Status                   ; Successful - Thu Apr 30 14:11:23 2020           ;
; Quartus Prime Version           ; 18.1.0 Build 625 09/12/2018 SJ Standard Edition ;
; Revision Name                   ; arria5_tst1                                     ;
; Top-level Entity Name           ; top_module                                      ;
; Family                          ; Arria V                                         ;
; Device                          ; 5AGXMA7G4F31C4                                  ;
; Timing Models                   ; Final                                           ;
; Logic utilization (in ALMs)     ; 3,801 / 91,680 ( 4 % )                          ;
; Total registers                 ; 8541                                            ;
; Total pins                      ; 261 / 468 ( 56 % )                              ;
; Total virtual pins              ; 0                                               ;
; Total block memory bits         ; 2,220,852 / 13,987,840 ( 16 % )                 ;
; Total RAM Blocks                ; 280 / 1,366 ( 20 % )                            ;
; Total DSP Blocks                ; 0 / 800 ( 0 % )                                 ;
; Total HSSI RX PCSs              ; 8 / 18 ( 44 % )                                 ;
; Total HSSI PMA RX Deserializers ; 8 / 18 ( 44 % )                                 ;
; Total HSSI TX PCSs              ; 4 / 18 ( 22 % )                                 ;
; Total HSSI PMA TX Serializers   ; 4 / 18 ( 22 % )                                 ;
; Total PLLs                      ; 13 / 30 ( 43 % )                                ;
; Total DLLs                      ; 0 / 4 ( 0 % )                                   ;
+---------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                  ;
+--------------------------------------------------------------------+---------------------+---------------------------------------+
; Option                                                             ; Setting             ; Default Value                         ;
+--------------------------------------------------------------------+---------------------+---------------------------------------+
; Device                                                             ; 5AGXMA7G4F31C4      ;                                       ;
; Use smart compilation                                              ; On                  ; Off                                   ;
; Maximum processors allowed for parallel compilation                ; All                 ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                   ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                  ;                                       ;
; Placement Effort Multiplier                                        ; 4.0                 ; 1.0                                   ;
; Fitter Effort                                                      ; Standard Fit        ; Auto Fit                              ;
; Reserve all unused pins                                            ; As input tri-stated ; As input tri-stated with weak pull-up ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                  ; On                                    ;
; Enable compact report table                                        ; Off                 ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal              ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                 ; Off                                   ;
; Device initialization clock source                                 ; INIT_INTOSC         ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths           ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                  ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                  ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation  ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                 ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation  ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                 ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                 ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal              ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically       ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically       ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                   ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                 ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                 ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                 ; Off                                   ;
; Auto Packed Registers                                              ; Auto                ; Auto                                  ;
; Auto Delay Chains                                                  ; On                  ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                 ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                 ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                 ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                 ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                 ; Off                                   ;
; Physical Synthesis Effort Level                                    ; Normal              ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                ; Auto                                  ;
; Auto Global Clock                                                  ; On                  ; On                                    ;
; Auto Global Register Control Signals                               ; On                  ; On                                    ;
; Synchronizer Identification                                        ; Auto                ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                  ; On                                    ;
; Optimize Design for Metastability                                  ; On                  ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz         ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                 ; Off                                   ;
; Clamping Diode                                                     ; Off                 ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                 ; Off                                   ;
; Advanced Physical Optimization                                     ; On                  ; On                                    ;
+--------------------------------------------------------------------+---------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.15        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   3.8%      ;
;     Processor 3            ;   3.0%      ;
;     Processor 4            ;   2.8%      ;
;     Processor 5            ;   2.7%      ;
;     Processor 6            ;   2.5%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+--------------+----------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                                              ; Action          ; Operation                                         ; Reason                     ; Node Port    ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                                  ; Destination Port ; Destination Port Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+--------------+----------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; custom_phy_dac:dac1|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_tx_pld_pcs_interface_rbc:inst_av_hssi_tx_pld_pcs_interface|pld8gtxclkout~CLKENA0 ; Created         ; Placement                                         ; Fitter Periphery Placement ;              ;                ;                                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; custom_phy_dac:dac1|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_tx_pld_pcs_interface_rbc:inst_av_hssi_tx_pld_pcs_interface|pld8gtxclkout~CLKENA0 ; Created         ; Placement                                         ; Fitter Periphery Placement ;              ;                ;                                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_tx_pld_pcs_interface_rbc:inst_av_hssi_tx_pld_pcs_interface|pld8gtxclkout~CLKENA0 ; Created         ; Placement                                         ; Fitter Periphery Placement ;              ;                ;                                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_tx_pld_pcs_interface_rbc:inst_av_hssi_tx_pld_pcs_interface|pld8gtxclkout~CLKENA0 ; Created         ; Placement                                         ; Fitter Periphery Placement ;              ;                ;                                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; pll_0002:pll_1|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0                                                                                                                                                                                                                                                                                     ; Created         ; Placement                                         ; Fitter Periphery Placement ;              ;                ;                                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; pll_0002:pll_1|altera_pll:altera_pll_i|outclk_wire[1]~CLKENA0                                                                                                                                                                                                                                                                                     ; Created         ; Placement                                         ; Fitter Periphery Placement ;              ;                ;                                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; pll_96_48:pll_96_dac1|pll_96_48_0002:pll_96_48_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0                                                                                                                                                                                                                                                ; Created         ; Placement                                         ; Fitter Periphery Placement ;              ;                ;                                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; pll_96_48:pll_96_dac1|pll_96_48_0002:pll_96_48_inst|altera_pll:altera_pll_i|outclk_wire[1]~CLKENA0                                                                                                                                                                                                                                                ; Created         ; Placement                                         ; Fitter Periphery Placement ;              ;                ;                                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; pll_96_48:pll_96_dac2|pll_96_48_0002:pll_96_48_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0                                                                                                                                                                                                                                                ; Created         ; Placement                                         ; Fitter Periphery Placement ;              ;                ;                                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; pll_240_120_0002:pll240_120_ADC1|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0                                                                                                                                                                                                                                                                   ; Created         ; Placement                                         ; Fitter Periphery Placement ;              ;                ;                                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; pll_240_120_0002:pll240_120_ADC1|altera_pll:altera_pll_i|outclk_wire[1]~CLKENA0                                                                                                                                                                                                                                                                   ; Created         ; Placement                                         ; Fitter Periphery Placement ;              ;                ;                                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; SPI4_SCK_MK~inputCLKENA0                                                                                                                                                                                                                                                                                                                          ; Created         ; Placement                                         ; Fitter Periphery Placement ;              ;                ;                                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pma:inst_av_pma|av_rx_pma:av_rx_pma|rx_pmas[0].rx_pma.rx_pma_aux~O_ATB0OUT                                                      ; Merged          ; Placement                                         ; Fitter Periphery Placement ; ATB0OUT      ;                ; custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pma:inst_av_pma|av_rx_pma:av_rx_pma|rx_pmas[0].rx_pma.rx_pma_aux~O_ATB0OUT                                      ; ATB0OUT          ;                       ;
; custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_xcvr_avmm:inst_av_xcvr_avmm|avmm_interface_insts[0].avmm_readdata[0]                                                            ; Merged          ; Placement                                         ; Fitter Periphery Placement ; AVMMREADDATA ;                ; custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_xcvr_avmm:inst_av_xcvr_avmm|avmm_interface_insts[0].avmm_readdata[0]                                            ; AVMMREADDATA     ;                       ;
; custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[2].gen_bonded_group.av_xcvr_native_inst|av_pma:inst_av_pma|av_rx_pma:av_rx_pma|rx_pmas[0].rx_pma.rx_pma_aux~O_ATB0OUT                                                      ; Merged          ; Placement                                         ; Fitter Periphery Placement ; ATB0OUT      ;                ; custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pma:inst_av_pma|av_rx_pma:av_rx_pma|rx_pmas[0].rx_pma.rx_pma_aux~O_ATB0OUT                                      ; ATB0OUT          ;                       ;
; custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[3].gen_bonded_group.av_xcvr_native_inst|av_pma:inst_av_pma|av_rx_pma:av_rx_pma|rx_pmas[0].rx_pma.rx_pma_aux~O_ATB0OUT                                                      ; Merged          ; Placement                                         ; Fitter Periphery Placement ; ATB0OUT      ;                ; custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pma:inst_av_pma|av_rx_pma:av_rx_pma|rx_pmas[0].rx_pma.rx_pma_aux~O_ATB0OUT                                      ; ATB0OUT          ;                       ;
; custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[3].gen_bonded_group.av_xcvr_native_inst|av_xcvr_avmm:inst_av_xcvr_avmm|avmm_interface_insts[0].avmm_readdata[0]                                                            ; Merged          ; Placement                                         ; Fitter Periphery Placement ; AVMMREADDATA ;                ; custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[2].gen_bonded_group.av_xcvr_native_inst|av_xcvr_avmm:inst_av_xcvr_avmm|avmm_interface_insts[0].avmm_readdata[0]                                            ; AVMMREADDATA     ;                       ;
; custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pma:inst_av_pma|av_rx_pma:av_rx_pma|rx_pmas[0].rx_pma.rx_pma_aux~O_ATB0OUT                                                      ; Merged          ; Placement                                         ; Fitter Periphery Placement ; ATB0OUT      ;                ; custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pma:inst_av_pma|av_rx_pma:av_rx_pma|rx_pmas[0].rx_pma.rx_pma_aux~O_ATB0OUT                                      ; ATB0OUT          ;                       ;
; custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pma:inst_av_pma|av_rx_pma:av_rx_pma|rx_pmas[0].rx_pma.rx_pma_aux~O_ATB0OUT                                                      ; Merged          ; Placement                                         ; Fitter Periphery Placement ; ATB0OUT      ;                ; custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pma:inst_av_pma|av_rx_pma:av_rx_pma|rx_pmas[0].rx_pma.rx_pma_aux~O_ATB0OUT                                      ; ATB0OUT          ;                       ;
; custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_xcvr_avmm:inst_av_xcvr_avmm|avmm_interface_insts[0].avmm_readdata[0]                                                            ; Merged          ; Placement                                         ; Fitter Periphery Placement ; AVMMREADDATA ;                ; custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[2].gen_bonded_group.av_xcvr_native_inst|av_xcvr_avmm:inst_av_xcvr_avmm|avmm_interface_insts[0].avmm_readdata[0]                                            ; AVMMREADDATA     ;                       ;
; custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[2].gen_bonded_group.av_xcvr_native_inst|av_pma:inst_av_pma|av_rx_pma:av_rx_pma|rx_pmas[0].rx_pma.rx_pma_aux~O_ATB0OUT                                                      ; Merged          ; Placement                                         ; Fitter Periphery Placement ; ATB0OUT      ;                ; custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pma:inst_av_pma|av_rx_pma:av_rx_pma|rx_pmas[0].rx_pma.rx_pma_aux~O_ATB0OUT                                      ; ATB0OUT          ;                       ;
; custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[2].gen_bonded_group.av_xcvr_native_inst|av_xcvr_avmm:inst_av_xcvr_avmm|avmm_interface_insts[0].avmm_readdata[0]                                                            ; Merged          ; Placement                                         ; Fitter Periphery Placement ; AVMMREADDATA ;                ; custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_xcvr_avmm:inst_av_xcvr_avmm|avmm_interface_insts[0].avmm_readdata[0]                                            ; AVMMREADDATA     ;                       ;
; custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[3].gen_bonded_group.av_xcvr_native_inst|av_pma:inst_av_pma|av_rx_pma:av_rx_pma|rx_pmas[0].rx_pma.rx_pma_aux~O_ATB0OUT                                                      ; Merged          ; Placement                                         ; Fitter Periphery Placement ; ATB0OUT      ;                ; custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pma:inst_av_pma|av_rx_pma:av_rx_pma|rx_pmas[0].rx_pma.rx_pma_aux~O_ATB0OUT                                      ; ATB0OUT          ;                       ;
; custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[3].gen_bonded_group.av_xcvr_native_inst|av_xcvr_avmm:inst_av_xcvr_avmm|avmm_interface_insts[0].avmm_readdata[0]                                                            ; Merged          ; Placement                                         ; Fitter Periphery Placement ; AVMMREADDATA ;                ; custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_xcvr_avmm:inst_av_xcvr_avmm|avmm_interface_insts[0].avmm_readdata[0]                                            ; AVMMREADDATA     ;                       ;
; custom_phy_dac:dac1|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pma:inst_av_pma|av_tx_pma:av_tx_pma|av_tx_pma_ch:tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_pma_buf.atb0outtopllaux                 ; Merged          ; Placement                                         ; Fitter Periphery Placement ; ATB0OUT      ;                ; custom_phy_dac:dac1|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pma:inst_av_pma|av_tx_pma:av_tx_pma|av_tx_pma_ch:tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_pma_buf.atb0outtopllaux ; ATB0OUT          ;                       ;
; custom_phy_dac:dac1|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_xcvr_avmm:inst_av_xcvr_avmm|avmm_interface_insts[0].avmm_readdata[0]                                                                    ; Merged          ; Placement                                         ; Fitter Periphery Placement ; AVMMREADDATA ;                ; custom_phy_dac:dac1|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_xcvr_avmm:inst_av_xcvr_avmm|avmm_interface_insts[0].avmm_readdata[0]                                                    ; AVMMREADDATA     ;                       ;
; custom_phy_dac:dac1|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_plls:gen.av_xcvr_native_insts[1].gen_tx_plls.gen_tx_plls.tx_plls|pll[0].avmm.avmm_readdata[0]                                                                                                                      ; Merged          ; Placement                                         ; Fitter Periphery Placement ; AVMMREADDATA ;                ; custom_phy_dac:dac1|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_plls:gen.av_xcvr_native_insts[0].gen_tx_plls.gen_tx_plls.tx_plls|pll[0].avmm.avmm_readdata[0]                                                                                                      ; AVMMREADDATA     ;                       ;
; custom_phy_dac:dac1|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_plls:gen.av_xcvr_native_insts[1].gen_tx_plls.gen_tx_plls.tx_plls|pll[0].avmm.chnl_avmm_readdatabus[80]                                                                                                             ; Merged          ; Placement                                         ; Fitter Periphery Placement ; AVMMREADDATA ;                ; custom_phy_dac:dac1|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_plls:gen.av_xcvr_native_insts[0].gen_tx_plls.gen_tx_plls.tx_plls|pll[0].avmm.chnl_avmm_readdatabus[80]                                                                                             ; AVMMREADDATA     ;                       ;
; custom_phy_dac:dac1|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_plls:gen.av_xcvr_native_insts[1].gen_tx_plls.gen_tx_plls.tx_plls|pll[0].avmm.chnl_avmm_readdatabus[96]                                                                                                             ; Merged          ; Placement                                         ; Fitter Periphery Placement ; AVMMREADDATA ;                ; custom_phy_dac:dac1|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_plls:gen.av_xcvr_native_insts[0].gen_tx_plls.gen_tx_plls.tx_plls|pll[0].avmm.chnl_avmm_readdatabus[96]                                                                                             ; AVMMREADDATA     ;                       ;
; custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pma:inst_av_pma|av_tx_pma:av_tx_pma|av_tx_pma_ch:tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_pma_buf.atb0outtopllaux                 ; Merged          ; Placement                                         ; Fitter Periphery Placement ; ATB0OUT      ;                ; custom_phy_dac:dac1|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pma:inst_av_pma|av_tx_pma:av_tx_pma|av_tx_pma_ch:tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_pma_buf.atb0outtopllaux ; ATB0OUT          ;                       ;
; custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_xcvr_avmm:inst_av_xcvr_avmm|avmm_interface_insts[0].avmm_readdata[0]                                                                    ; Merged          ; Placement                                         ; Fitter Periphery Placement ; AVMMREADDATA ;                ; custom_phy_dac:dac1|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_plls:gen.av_xcvr_native_insts[0].gen_tx_plls.gen_tx_plls.tx_plls|pll[0].avmm.avmm_readdata[0]                                                                                                      ; AVMMREADDATA     ;                       ;
; custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pma:inst_av_pma|av_tx_pma:av_tx_pma|av_tx_pma_ch:tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_pma_buf.atb0outtopllaux                 ; Merged          ; Placement                                         ; Fitter Periphery Placement ; ATB0OUT      ;                ; custom_phy_dac:dac1|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pma:inst_av_pma|av_tx_pma:av_tx_pma|av_tx_pma_ch:tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_pma_buf.atb0outtopllaux ; ATB0OUT          ;                       ;
; custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_xcvr_avmm:inst_av_xcvr_avmm|avmm_interface_insts[0].avmm_readdata[0]                                                                    ; Merged          ; Placement                                         ; Fitter Periphery Placement ; AVMMREADDATA ;                ; custom_phy_dac:dac1|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_xcvr_avmm:inst_av_xcvr_avmm|avmm_interface_insts[0].avmm_readdata[0]                                                    ; AVMMREADDATA     ;                       ;
; custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_plls:gen.av_xcvr_native_insts[0].gen_tx_plls.gen_tx_plls.tx_plls|pll[0].avmm.avmm_readdata[0]                                                                                                                      ; Merged          ; Placement                                         ; Fitter Periphery Placement ; AVMMREADDATA ;                ; custom_phy_dac:dac1|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_xcvr_avmm:inst_av_xcvr_avmm|avmm_interface_insts[0].avmm_readdata[0]                                                    ; AVMMREADDATA     ;                       ;
; custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_plls:gen.av_xcvr_native_insts[1].gen_tx_plls.gen_tx_plls.tx_plls|pll[0].avmm.avmm_readdata[0]                                                                                                                      ; Merged          ; Placement                                         ; Fitter Periphery Placement ; AVMMREADDATA ;                ; custom_phy_dac:dac1|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_xcvr_avmm:inst_av_xcvr_avmm|avmm_interface_insts[0].avmm_readdata[0]                                                    ; AVMMREADDATA     ;                       ;
; custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_plls:gen.av_xcvr_native_insts[1].gen_tx_plls.gen_tx_plls.tx_plls|pll[0].avmm.chnl_avmm_readdatabus[80]                                                                                                             ; Merged          ; Placement                                         ; Fitter Periphery Placement ; AVMMREADDATA ;                ; custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_plls:gen.av_xcvr_native_insts[0].gen_tx_plls.gen_tx_plls.tx_plls|pll[0].avmm.chnl_avmm_readdatabus[80]                                                                                             ; AVMMREADDATA     ;                       ;
; custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_plls:gen.av_xcvr_native_insts[1].gen_tx_plls.gen_tx_plls.tx_plls|pll[0].avmm.chnl_avmm_readdatabus[96]                                                                                                             ; Merged          ; Placement                                         ; Fitter Periphery Placement ; AVMMREADDATA ;                ; custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_plls:gen.av_xcvr_native_insts[0].gen_tx_plls.gen_tx_plls.tx_plls|pll[0].avmm.chnl_avmm_readdatabus[96]                                                                                             ; AVMMREADDATA     ;                       ;
; pll_96_48:pll_96_dac2|pll_96_48_0002:pll_96_48_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL_O_CNTNEN                                                                                                                                                                                                                               ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CNTNEN       ;                ; pll_96_48:pll_96_dac1|pll_96_48_0002:pll_96_48_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL_O_CNTNEN                                                                                                                                                                                                               ; CNTNEN           ;                       ;
; pll_96_48:pll_96_dac2|pll_96_48_0002:pll_96_48_inst|altera_pll:altera_pll_i|general[0].gpll~PLL_RECONFIG_O_SHIFT                                                                                                                                                                                                                                  ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SHIFT        ;                ; pll_96_48:pll_96_dac1|pll_96_48_0002:pll_96_48_inst|altera_pll:altera_pll_i|general[0].gpll~PLL_RECONFIG_O_SHIFT                                                                                                                                                                                                                  ; SHIFT            ;                       ;
; pll_96_48:pll_96_dac2|pll_96_48_0002:pll_96_48_inst|altera_pll:altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT_O_CLKOUT                                                                                                                                                                                                                            ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT       ;                ; pll_96_48:pll_96_dac1|pll_96_48_0002:pll_96_48_inst|altera_pll:altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT_O_CLKOUT                                                                                                                                                                                                            ; CLKOUT           ;                       ;
; pll_96_48:pll_96_dac2|pll_96_48_0002:pll_96_48_inst|altera_pll:altera_pll_i|outclk_wire[0]                                                                                                                                                                                                                                                        ; Merged          ; Placement                                         ; Fitter Periphery Placement ; DIVCLK       ;                ; pll_96_48:pll_96_dac1|pll_96_48_0002:pll_96_48_inst|altera_pll:altera_pll_i|outclk_wire[0]                                                                                                                                                                                                                                        ; DIVCLK           ;                       ;
; pll_96_48:pll_96_dac2|pll_96_48_0002:pll_96_48_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0                                                                                                                                                                                                                                                ; Merged          ; Placement                                         ; Fitter Periphery Placement ; OUTCLK       ;                ; pll_96_48:pll_96_dac1|pll_96_48_0002:pll_96_48_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0                                                                                                                                                                                                                                ; OUTCLK           ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al1|dx[0]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc1_jesd_rcv:adc1|adc1_align:al1|elastic_buffer:elastic0|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a0                                                                                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al1|dx[1]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc1_jesd_rcv:adc1|adc1_align:al1|elastic_buffer:elastic0|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a1                                                                                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al1|dx[2]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc1_jesd_rcv:adc1|adc1_align:al1|elastic_buffer:elastic0|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a2                                                                                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al1|dx[3]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc1_jesd_rcv:adc1|adc1_align:al1|elastic_buffer:elastic0|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a3                                                                                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al1|dx[4]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc1_jesd_rcv:adc1|adc1_align:al1|elastic_buffer:elastic0|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a4                                                                                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al1|dx[5]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc1_jesd_rcv:adc1|adc1_align:al1|elastic_buffer:elastic0|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a5                                                                                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al1|dx[6]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc1_jesd_rcv:adc1|adc1_align:al1|elastic_buffer:elastic0|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a6                                                                                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al1|dx[7]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc1_jesd_rcv:adc1|adc1_align:al1|elastic_buffer:elastic0|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a7                                                                                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al1|dx[8]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc1_jesd_rcv:adc1|adc1_align:al1|elastic_buffer:elastic1|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a0                                                                                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al1|dx[9]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc1_jesd_rcv:adc1|adc1_align:al1|elastic_buffer:elastic1|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a1                                                                                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al1|dx[10]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc1_jesd_rcv:adc1|adc1_align:al1|elastic_buffer:elastic1|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a2                                                                                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al1|dx[11]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc1_jesd_rcv:adc1|adc1_align:al1|elastic_buffer:elastic1|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a3                                                                                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al1|dx[12]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc1_jesd_rcv:adc1|adc1_align:al1|elastic_buffer:elastic1|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a4                                                                                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al1|dx[13]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc1_jesd_rcv:adc1|adc1_align:al1|elastic_buffer:elastic1|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a5                                                                                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al1|dx[14]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc1_jesd_rcv:adc1|adc1_align:al1|elastic_buffer:elastic1|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a6                                                                                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al1|dx[15]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc1_jesd_rcv:adc1|adc1_align:al1|elastic_buffer:elastic1|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a7                                                                                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al1|dx[16]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc1_jesd_rcv:adc1|adc1_align:al1|elastic_buffer:elastic0|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a8                                                                                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al1|dx[17]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc1_jesd_rcv:adc1|adc1_align:al1|elastic_buffer:elastic0|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a9                                                                                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al1|dx[18]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc1_jesd_rcv:adc1|adc1_align:al1|elastic_buffer:elastic0|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a10                                                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al1|dx[19]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc1_jesd_rcv:adc1|adc1_align:al1|elastic_buffer:elastic0|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a11                                                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al1|dx[20]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc1_jesd_rcv:adc1|adc1_align:al1|elastic_buffer:elastic0|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a12                                                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al1|dx[21]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc1_jesd_rcv:adc1|adc1_align:al1|elastic_buffer:elastic0|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a13                                                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al1|dx[22]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc1_jesd_rcv:adc1|adc1_align:al1|elastic_buffer:elastic0|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a14                                                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al1|dx[23]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc1_jesd_rcv:adc1|adc1_align:al1|elastic_buffer:elastic0|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a15                                                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al1|dx[24]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc1_jesd_rcv:adc1|adc1_align:al1|elastic_buffer:elastic1|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a8                                                                                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al1|dx[25]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc1_jesd_rcv:adc1|adc1_align:al1|elastic_buffer:elastic1|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a9                                                                                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al1|dx[26]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc1_jesd_rcv:adc1|adc1_align:al1|elastic_buffer:elastic1|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a10                                                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al1|dx[27]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc1_jesd_rcv:adc1|adc1_align:al1|elastic_buffer:elastic1|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a11                                                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al1|dx[28]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc1_jesd_rcv:adc1|adc1_align:al1|elastic_buffer:elastic1|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a12                                                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al1|dx[29]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc1_jesd_rcv:adc1|adc1_align:al1|elastic_buffer:elastic1|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a13                                                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al1|dx[30]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc1_jesd_rcv:adc1|adc1_align:al1|elastic_buffer:elastic1|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a14                                                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al1|dx[31]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc1_jesd_rcv:adc1|adc1_align:al1|elastic_buffer:elastic1|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a15                                                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al2|dx[0]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc1_jesd_rcv:adc1|adc1_align:al2|elastic_buffer:elastic0|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a8                                                                                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al2|dx[1]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc1_jesd_rcv:adc1|adc1_align:al2|elastic_buffer:elastic0|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a9                                                                                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al2|dx[2]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc1_jesd_rcv:adc1|adc1_align:al2|elastic_buffer:elastic0|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a10                                                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al2|dx[3]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc1_jesd_rcv:adc1|adc1_align:al2|elastic_buffer:elastic0|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a11                                                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al2|dx[4]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc1_jesd_rcv:adc1|adc1_align:al2|elastic_buffer:elastic0|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a12                                                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al2|dx[5]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc1_jesd_rcv:adc1|adc1_align:al2|elastic_buffer:elastic0|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a13                                                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al2|dx[6]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc1_jesd_rcv:adc1|adc1_align:al2|elastic_buffer:elastic0|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a14                                                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al2|dx[7]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc1_jesd_rcv:adc1|adc1_align:al2|elastic_buffer:elastic0|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a15                                                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al2|dx[8]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc1_jesd_rcv:adc1|adc1_align:al2|elastic_buffer:elastic1|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a8                                                                                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al2|dx[9]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc1_jesd_rcv:adc1|adc1_align:al2|elastic_buffer:elastic1|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a9                                                                                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al2|dx[10]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc1_jesd_rcv:adc1|adc1_align:al2|elastic_buffer:elastic1|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a10                                                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al2|dx[11]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc1_jesd_rcv:adc1|adc1_align:al2|elastic_buffer:elastic1|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a11                                                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al2|dx[12]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc1_jesd_rcv:adc1|adc1_align:al2|elastic_buffer:elastic1|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a12                                                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al2|dx[13]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc1_jesd_rcv:adc1|adc1_align:al2|elastic_buffer:elastic1|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a13                                                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al2|dx[14]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc1_jesd_rcv:adc1|adc1_align:al2|elastic_buffer:elastic1|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a14                                                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al2|dx[15]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc1_jesd_rcv:adc1|adc1_align:al2|elastic_buffer:elastic1|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a15                                                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al2|dx[16]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc1_jesd_rcv:adc1|adc1_align:al2|elastic_buffer:elastic0|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a0                                                                                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al2|dx[17]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc1_jesd_rcv:adc1|adc1_align:al2|elastic_buffer:elastic0|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a1                                                                                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al2|dx[18]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc1_jesd_rcv:adc1|adc1_align:al2|elastic_buffer:elastic0|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a2                                                                                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al2|dx[19]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc1_jesd_rcv:adc1|adc1_align:al2|elastic_buffer:elastic0|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a3                                                                                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al2|dx[20]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc1_jesd_rcv:adc1|adc1_align:al2|elastic_buffer:elastic0|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a4                                                                                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al2|dx[21]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc1_jesd_rcv:adc1|adc1_align:al2|elastic_buffer:elastic0|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a5                                                                                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al2|dx[22]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc1_jesd_rcv:adc1|adc1_align:al2|elastic_buffer:elastic0|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a6                                                                                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al2|dx[23]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc1_jesd_rcv:adc1|adc1_align:al2|elastic_buffer:elastic0|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a7                                                                                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al2|dx[24]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc1_jesd_rcv:adc1|adc1_align:al2|elastic_buffer:elastic1|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a0                                                                                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al2|dx[25]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc1_jesd_rcv:adc1|adc1_align:al2|elastic_buffer:elastic1|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a1                                                                                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al2|dx[26]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc1_jesd_rcv:adc1|adc1_align:al2|elastic_buffer:elastic1|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a2                                                                                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al2|dx[27]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc1_jesd_rcv:adc1|adc1_align:al2|elastic_buffer:elastic1|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a3                                                                                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al2|dx[28]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc1_jesd_rcv:adc1|adc1_align:al2|elastic_buffer:elastic1|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a4                                                                                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al2|dx[29]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc1_jesd_rcv:adc1|adc1_align:al2|elastic_buffer:elastic1|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a5                                                                                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al2|dx[30]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc1_jesd_rcv:adc1|adc1_align:al2|elastic_buffer:elastic1|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a6                                                                                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al2|dx[31]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc1_jesd_rcv:adc1|adc1_align:al2|elastic_buffer:elastic1|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a7                                                                                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al1|dx[0]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc2_jesd_rcv:adc2|adc2_align:al1|elastic_buffer:elastic0|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a0                                                                                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al1|dx[1]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc2_jesd_rcv:adc2|adc2_align:al1|elastic_buffer:elastic0|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a1                                                                                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al1|dx[2]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc2_jesd_rcv:adc2|adc2_align:al1|elastic_buffer:elastic0|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a2                                                                                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al1|dx[3]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc2_jesd_rcv:adc2|adc2_align:al1|elastic_buffer:elastic0|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a3                                                                                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al1|dx[4]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc2_jesd_rcv:adc2|adc2_align:al1|elastic_buffer:elastic0|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a4                                                                                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al1|dx[5]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc2_jesd_rcv:adc2|adc2_align:al1|elastic_buffer:elastic0|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a5                                                                                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al1|dx[6]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc2_jesd_rcv:adc2|adc2_align:al1|elastic_buffer:elastic0|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a6                                                                                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al1|dx[7]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc2_jesd_rcv:adc2|adc2_align:al1|elastic_buffer:elastic0|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a7                                                                                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al1|dx[8]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc2_jesd_rcv:adc2|adc2_align:al1|elastic_buffer:elastic1|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a0                                                                                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al1|dx[9]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc2_jesd_rcv:adc2|adc2_align:al1|elastic_buffer:elastic1|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a1                                                                                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al1|dx[10]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc2_jesd_rcv:adc2|adc2_align:al1|elastic_buffer:elastic1|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a2                                                                                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al1|dx[11]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc2_jesd_rcv:adc2|adc2_align:al1|elastic_buffer:elastic1|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a3                                                                                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al1|dx[12]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc2_jesd_rcv:adc2|adc2_align:al1|elastic_buffer:elastic1|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a4                                                                                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al1|dx[13]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc2_jesd_rcv:adc2|adc2_align:al1|elastic_buffer:elastic1|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a5                                                                                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al1|dx[14]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc2_jesd_rcv:adc2|adc2_align:al1|elastic_buffer:elastic1|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a6                                                                                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al1|dx[15]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc2_jesd_rcv:adc2|adc2_align:al1|elastic_buffer:elastic1|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a7                                                                                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al1|dx[16]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc2_jesd_rcv:adc2|adc2_align:al1|elastic_buffer:elastic0|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a8                                                                                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al1|dx[17]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc2_jesd_rcv:adc2|adc2_align:al1|elastic_buffer:elastic0|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a9                                                                                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al1|dx[18]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc2_jesd_rcv:adc2|adc2_align:al1|elastic_buffer:elastic0|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a10                                                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al1|dx[19]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc2_jesd_rcv:adc2|adc2_align:al1|elastic_buffer:elastic0|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a11                                                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al1|dx[20]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc2_jesd_rcv:adc2|adc2_align:al1|elastic_buffer:elastic0|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a12                                                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al1|dx[21]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc2_jesd_rcv:adc2|adc2_align:al1|elastic_buffer:elastic0|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a13                                                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al1|dx[22]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc2_jesd_rcv:adc2|adc2_align:al1|elastic_buffer:elastic0|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a14                                                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al1|dx[23]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc2_jesd_rcv:adc2|adc2_align:al1|elastic_buffer:elastic0|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a15                                                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al1|dx[24]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc2_jesd_rcv:adc2|adc2_align:al1|elastic_buffer:elastic1|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a8                                                                                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al1|dx[25]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc2_jesd_rcv:adc2|adc2_align:al1|elastic_buffer:elastic1|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a9                                                                                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al1|dx[26]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc2_jesd_rcv:adc2|adc2_align:al1|elastic_buffer:elastic1|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a10                                                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al1|dx[27]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc2_jesd_rcv:adc2|adc2_align:al1|elastic_buffer:elastic1|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a11                                                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al1|dx[28]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc2_jesd_rcv:adc2|adc2_align:al1|elastic_buffer:elastic1|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a12                                                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al1|dx[29]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc2_jesd_rcv:adc2|adc2_align:al1|elastic_buffer:elastic1|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a13                                                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al1|dx[30]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc2_jesd_rcv:adc2|adc2_align:al1|elastic_buffer:elastic1|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a14                                                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al1|dx[31]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc2_jesd_rcv:adc2|adc2_align:al1|elastic_buffer:elastic1|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a15                                                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al2|dx[0]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc2_jesd_rcv:adc2|adc2_align:al2|elastic_buffer:elastic0|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a8                                                                                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al2|dx[1]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc2_jesd_rcv:adc2|adc2_align:al2|elastic_buffer:elastic0|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a9                                                                                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al2|dx[2]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc2_jesd_rcv:adc2|adc2_align:al2|elastic_buffer:elastic0|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a10                                                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al2|dx[3]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc2_jesd_rcv:adc2|adc2_align:al2|elastic_buffer:elastic0|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a11                                                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al2|dx[4]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc2_jesd_rcv:adc2|adc2_align:al2|elastic_buffer:elastic0|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a12                                                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al2|dx[5]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc2_jesd_rcv:adc2|adc2_align:al2|elastic_buffer:elastic0|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a13                                                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al2|dx[6]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc2_jesd_rcv:adc2|adc2_align:al2|elastic_buffer:elastic0|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a14                                                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al2|dx[7]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc2_jesd_rcv:adc2|adc2_align:al2|elastic_buffer:elastic0|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a15                                                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al2|dx[8]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc2_jesd_rcv:adc2|adc2_align:al2|elastic_buffer:elastic1|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a8                                                                                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al2|dx[9]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc2_jesd_rcv:adc2|adc2_align:al2|elastic_buffer:elastic1|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a9                                                                                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al2|dx[10]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc2_jesd_rcv:adc2|adc2_align:al2|elastic_buffer:elastic1|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a10                                                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al2|dx[11]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc2_jesd_rcv:adc2|adc2_align:al2|elastic_buffer:elastic1|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a11                                                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al2|dx[12]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc2_jesd_rcv:adc2|adc2_align:al2|elastic_buffer:elastic1|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a12                                                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al2|dx[13]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc2_jesd_rcv:adc2|adc2_align:al2|elastic_buffer:elastic1|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a13                                                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al2|dx[14]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc2_jesd_rcv:adc2|adc2_align:al2|elastic_buffer:elastic1|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a14                                                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al2|dx[15]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc2_jesd_rcv:adc2|adc2_align:al2|elastic_buffer:elastic1|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a15                                                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al2|dx[16]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc2_jesd_rcv:adc2|adc2_align:al2|elastic_buffer:elastic0|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a0                                                                                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al2|dx[17]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc2_jesd_rcv:adc2|adc2_align:al2|elastic_buffer:elastic0|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a1                                                                                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al2|dx[18]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc2_jesd_rcv:adc2|adc2_align:al2|elastic_buffer:elastic0|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a2                                                                                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al2|dx[19]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc2_jesd_rcv:adc2|adc2_align:al2|elastic_buffer:elastic0|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a3                                                                                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al2|dx[20]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc2_jesd_rcv:adc2|adc2_align:al2|elastic_buffer:elastic0|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a4                                                                                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al2|dx[21]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc2_jesd_rcv:adc2|adc2_align:al2|elastic_buffer:elastic0|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a5                                                                                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al2|dx[22]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc2_jesd_rcv:adc2|adc2_align:al2|elastic_buffer:elastic0|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a6                                                                                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al2|dx[23]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc2_jesd_rcv:adc2|adc2_align:al2|elastic_buffer:elastic0|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a7                                                                                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al2|dx[24]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc2_jesd_rcv:adc2|adc2_align:al2|elastic_buffer:elastic1|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a0                                                                                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al2|dx[25]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc2_jesd_rcv:adc2|adc2_align:al2|elastic_buffer:elastic1|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a1                                                                                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al2|dx[26]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc2_jesd_rcv:adc2|adc2_align:al2|elastic_buffer:elastic1|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a2                                                                                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al2|dx[27]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc2_jesd_rcv:adc2|adc2_align:al2|elastic_buffer:elastic1|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a3                                                                                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al2|dx[28]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc2_jesd_rcv:adc2|adc2_align:al2|elastic_buffer:elastic1|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a4                                                                                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al2|dx[29]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc2_jesd_rcv:adc2|adc2_align:al2|elastic_buffer:elastic1|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a5                                                                                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al2|dx[30]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc2_jesd_rcv:adc2|adc2_align:al2|elastic_buffer:elastic1|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a6                                                                                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al2|dx[31]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; adc2_jesd_rcv:adc2|adc2_align:al2|elastic_buffer:elastic1|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ram_block1a7                                                                                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; Block_read_spi:spi_control1|front_clk_spi[2]                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Block_read_spi:spi_control1|front_clk_spi[2]~DUPLICATE                                                                                                                                                                                                                                                                            ;                  ;                       ;
; Block_read_spi:spi_control1|front_cs_spi[2]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Block_read_spi:spi_control1|front_cs_spi[2]~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; Block_read_spi:spi_control2|front_cs_spi[2]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Block_read_spi:spi_control2|front_cs_spi[2]~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; Block_read_spi:spi_control3|front_cs_spi[2]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Block_read_spi:spi_control3|front_cs_spi[2]~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; Block_read_spi:spi_custom_phy_dac1|front_cs_spi[2]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Block_read_spi:spi_custom_phy_dac1|front_cs_spi[2]~DUPLICATE                                                                                                                                                                                                                                                                      ;                  ;                       ;
; Block_read_spi:spi_custom_phy_reg6_adc2|front_cs_spi[2]                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Block_read_spi:spi_custom_phy_reg6_adc2|front_cs_spi[2]~DUPLICATE                                                                                                                                                                                                                                                                 ;                  ;                       ;
; Block_read_spi:spi_read_data_MEM|front_clk_spi[2]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Block_read_spi:spi_read_data_MEM|front_clk_spi[2]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; Block_read_spi_v2:spi_custom_phy_reg4_adc1|front_clk_spi[2]                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Block_read_spi_v2:spi_custom_phy_reg4_adc1|front_clk_spi[2]~DUPLICATE                                                                                                                                                                                                                                                             ;                  ;                       ;
; Block_read_spi_v2:spi_custom_phy_reg5_adc2|front_cs_spi[2]                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Block_read_spi_v2:spi_custom_phy_reg5_adc2|front_cs_spi[2]~DUPLICATE                                                                                                                                                                                                                                                              ;                  ;                       ;
; Block_read_spi_v2:spi_error_adc1|front_clk_spi[2]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Block_read_spi_v2:spi_error_adc1|front_clk_spi[2]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; Block_read_spi_v2:spi_error_adc1|front_cs_spi[2]                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Block_read_spi_v2:spi_error_adc1|front_cs_spi[2]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; Block_read_spi_v2:spi_error_adc2|front_clk_spi[2]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Block_read_spi_v2:spi_error_adc2|front_clk_spi[2]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; Block_read_spi_v2:spi_error_dac1|front_cs_spi[2]                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Block_read_spi_v2:spi_error_dac1|front_cs_spi[2]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; Block_read_spi_v2:spi_error_sysref_adc1|front_cs_spi[2]                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Block_read_spi_v2:spi_error_sysref_adc1|front_cs_spi[2]~DUPLICATE                                                                                                                                                                                                                                                                 ;                  ;                       ;
; Block_read_spi_v2:spi_walign_adc1|front_cs_spi[2]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Block_read_spi_v2:spi_walign_adc1|front_cs_spi[2]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; Block_write_spi_mac:spi_test_sdram_wr|front_clk_spi[2]                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; Block_write_spi_mac:spi_test_sdram_wr|front_clk_spi[2]~DUPLICATE                                                                                                                                                                                                                                                                  ;                  ;                       ;
; D2_temp_data_i[6]                                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; D2_temp_data_i[6]~DUPLICATE                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; D2_temp_data_i[7]                                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; D2_temp_data_i[7]~DUPLICATE                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; D2_temp_data_q[6]                                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; D2_temp_data_q[6]~DUPLICATE                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; DMA_SPI:spi1|REG_CLK[1]                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; DMA_SPI:spi1|REG_CLK[1]~DUPLICATE                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; DMA_SPI:spi1|REG_CLK[16]                                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; DMA_SPI:spi1|REG_CLK[16]~DUPLICATE                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DMA_SPI:spi1|REG_CLK[20]                                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; DMA_SPI:spi1|REG_CLK[20]~DUPLICATE                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DMA_SPI:spi1|REG_CLK[34]                                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; DMA_SPI:spi1|REG_CLK[34]~DUPLICATE                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DMA_SPI:spi1|REG_CLK[39]                                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; DMA_SPI:spi1|REG_CLK[39]~DUPLICATE                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DMA_SPI:spi1|REG_CLK[46]                                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; DMA_SPI:spi1|REG_CLK[46]~DUPLICATE                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DMA_SPI:spi1|REG_CLK[54]                                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; DMA_SPI:spi1|REG_CLK[54]~DUPLICATE                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DMA_SPI:spi1|REG_CLK[68]                                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; DMA_SPI:spi1|REG_CLK[68]~DUPLICATE                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DMA_SPI:spi1|REG_CLK[70]                                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; DMA_SPI:spi1|REG_CLK[70]~DUPLICATE                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DMA_SPI:spi1|REG_CLK[75]                                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; DMA_SPI:spi1|REG_CLK[75]~DUPLICATE                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DMA_SPI:spi1|REG_CLK[77]                                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; DMA_SPI:spi1|REG_CLK[77]~DUPLICATE                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DMA_SPI:spi1|REG_CLK[94]                                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; DMA_SPI:spi1|REG_CLK[94]~DUPLICATE                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DMA_SPI:spi1|REG_CLK[99]                                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; DMA_SPI:spi1|REG_CLK[99]~DUPLICATE                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DMA_SPI:spi1|REG_CLK[111]                                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; DMA_SPI:spi1|REG_CLK[111]~DUPLICATE                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; DMA_SPI:spi1|REG_CLK[120]                                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; DMA_SPI:spi1|REG_CLK[120]~DUPLICATE                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; DMA_SPI:spi1|REG_CLK[154]                                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; DMA_SPI:spi1|REG_CLK[154]~DUPLICATE                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; DMA_SPI:spi1|REG_CLK[159]                                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; DMA_SPI:spi1|REG_CLK[159]~DUPLICATE                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; DMA_SPI:spi1|REG_CLK[161]                                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; DMA_SPI:spi1|REG_CLK[161]~DUPLICATE                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; DMA_SPI:spi1|REG_CLK[168]                                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; DMA_SPI:spi1|REG_CLK[168]~DUPLICATE                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; DMA_SPI:spi1|REG_CLK[173]                                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; DMA_SPI:spi1|REG_CLK[173]~DUPLICATE                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; DMA_SPI:spi1|REG_CLK[176]                                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; DMA_SPI:spi1|REG_CLK[176]~DUPLICATE                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; DMA_SPI:spi1|REG_CLK[179]                                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; DMA_SPI:spi1|REG_CLK[179]~DUPLICATE                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; DMA_SPI:spi1|REG_CLK[184]                                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; DMA_SPI:spi1|REG_CLK[184]~DUPLICATE                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; DMA_SPI:spi1|REG_CLK[186]                                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; DMA_SPI:spi1|REG_CLK[186]~DUPLICATE                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; DMA_SPI:spi1|REG_CLK[193]                                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; DMA_SPI:spi1|REG_CLK[193]~DUPLICATE                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; DMA_SPI:spi1|REG_CLK[209]                                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; DMA_SPI:spi1|REG_CLK[209]~DUPLICATE                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; DMA_SPI:spi1|REG_CLK[219]                                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; DMA_SPI:spi1|REG_CLK[219]~DUPLICATE                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; DMA_SPI:spi1|REG_CLK[225]                                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; DMA_SPI:spi1|REG_CLK[225]~DUPLICATE                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; DMA_SPI:spi1|REG_CLK[233]                                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; DMA_SPI:spi1|REG_CLK[233]~DUPLICATE                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; DMA_SPI:spi1|REG_CLK[266]                                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; DMA_SPI:spi1|REG_CLK[266]~DUPLICATE                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; DMA_SPI:spi1|REG_CLK[296]                                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; DMA_SPI:spi1|REG_CLK[296]~DUPLICATE                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; DMA_SPI:spi1|REG_CLK[304]                                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; DMA_SPI:spi1|REG_CLK[304]~DUPLICATE                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; DMA_SPI:spi1|REG_CLK[306]                                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; DMA_SPI:spi1|REG_CLK[306]~DUPLICATE                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; DMA_SPI:spi1|REG_CLK[318]                                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; DMA_SPI:spi1|REG_CLK[318]~DUPLICATE                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; DMA_SPI:spi1|REG_CLK[329]                                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; DMA_SPI:spi1|REG_CLK[329]~DUPLICATE                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; DMA_SPI:spi1|REG_CLK[335]                                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; DMA_SPI:spi1|REG_CLK[335]~DUPLICATE                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; DMA_SPI:spi1|REG_CLK[344]                                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; DMA_SPI:spi1|REG_CLK[344]~DUPLICATE                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; DMA_SPI:spi1|REG_CLK[347]                                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; DMA_SPI:spi1|REG_CLK[347]~DUPLICATE                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; DMA_SPI:spi1|REG_CLK[363]                                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; DMA_SPI:spi1|REG_CLK[363]~DUPLICATE                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; DMA_SPI:spi1|REG_CLK[394]                                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; DMA_SPI:spi1|REG_CLK[394]~DUPLICATE                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; DMA_SPI:spi1|REG_CLK[399]                                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; DMA_SPI:spi1|REG_CLK[399]~DUPLICATE                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al1|d0[4]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc1_jesd_rcv:adc1|adc1_align:al1|d0[4]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al1|d0[11]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc1_jesd_rcv:adc1|adc1_align:al1|d0[11]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al1|d0[13]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc1_jesd_rcv:adc1|adc1_align:al1|d0[13]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al1|d0[14]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc1_jesd_rcv:adc1|adc1_align:al1|d0[14]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al1|d0[17]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc1_jesd_rcv:adc1|adc1_align:al1|d0[17]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al1|d0[22]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc1_jesd_rcv:adc1|adc1_align:al1|d0[22]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al1|d0[23]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc1_jesd_rcv:adc1|adc1_align:al1|d0[23]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al1|d0[24]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc1_jesd_rcv:adc1|adc1_align:al1|d0[24]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al1|d0[26]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc1_jesd_rcv:adc1|adc1_align:al1|d0[26]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al1|d0[30]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc1_jesd_rcv:adc1|adc1_align:al1|d0[30]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al1|elastic_buffer:elastic0|rd_addr[1]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc1_jesd_rcv:adc1|adc1_align:al1|elastic_buffer:elastic0|rd_addr[1]~DUPLICATE                                                                                                                                                                                                                                                    ;                  ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al1|elastic_buffer:elastic0|rd_addr[3]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc1_jesd_rcv:adc1|adc1_align:al1|elastic_buffer:elastic0|rd_addr[3]~DUPLICATE                                                                                                                                                                                                                                                    ;                  ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al1|elastic_buffer:elastic0|wr_addr[1]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc1_jesd_rcv:adc1|adc1_align:al1|elastic_buffer:elastic0|wr_addr[1]~DUPLICATE                                                                                                                                                                                                                                                    ;                  ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al1|elastic_buffer:elastic0|wr_addr[2]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc1_jesd_rcv:adc1|adc1_align:al1|elastic_buffer:elastic0|wr_addr[2]~DUPLICATE                                                                                                                                                                                                                                                    ;                  ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al1|elastic_buffer:elastic0|wr_addr[3]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc1_jesd_rcv:adc1|adc1_align:al1|elastic_buffer:elastic0|wr_addr[3]~DUPLICATE                                                                                                                                                                                                                                                    ;                  ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al1|elastic_buffer:elastic1|rd_addr[0]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc1_jesd_rcv:adc1|adc1_align:al1|elastic_buffer:elastic1|rd_addr[0]~DUPLICATE                                                                                                                                                                                                                                                    ;                  ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al1|elastic_buffer:elastic1|rd_addr[1]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc1_jesd_rcv:adc1|adc1_align:al1|elastic_buffer:elastic1|rd_addr[1]~DUPLICATE                                                                                                                                                                                                                                                    ;                  ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al1|elastic_buffer:elastic1|rd_addr[2]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc1_jesd_rcv:adc1|adc1_align:al1|elastic_buffer:elastic1|rd_addr[2]~DUPLICATE                                                                                                                                                                                                                                                    ;                  ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al1|elastic_buffer:elastic1|wr_addr[0]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc1_jesd_rcv:adc1|adc1_align:al1|elastic_buffer:elastic1|wr_addr[0]~DUPLICATE                                                                                                                                                                                                                                                    ;                  ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al1|elastic_buffer:elastic1|wr_addr[1]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc1_jesd_rcv:adc1|adc1_align:al1|elastic_buffer:elastic1|wr_addr[1]~DUPLICATE                                                                                                                                                                                                                                                    ;                  ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al1|elastic_buffer:elastic1|wr_addr[3]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc1_jesd_rcv:adc1|adc1_align:al1|elastic_buffer:elastic1|wr_addr[3]~DUPLICATE                                                                                                                                                                                                                                                    ;                  ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al1|error                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc1_jesd_rcv:adc1|adc1_align:al1|error~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al1|flag_elastic_buf_wr1                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc1_jesd_rcv:adc1|adc1_align:al1|flag_elastic_buf_wr1~DUPLICATE                                                                                                                                                                                                                                                                  ;                  ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al1|step.00000001                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc1_jesd_rcv:adc1|adc1_align:al1|step.00000001~DUPLICATE                                                                                                                                                                                                                                                                         ;                  ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al1|step.00000100                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc1_jesd_rcv:adc1|adc1_align:al1|step.00000100~DUPLICATE                                                                                                                                                                                                                                                                         ;                  ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al1|timer[10]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc1_jesd_rcv:adc1|adc1_align:al1|timer[10]~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al1|timer[11]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc1_jesd_rcv:adc1|adc1_align:al1|timer[11]~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al1|timer[12]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc1_jesd_rcv:adc1|adc1_align:al1|timer[12]~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al1|timer[17]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc1_jesd_rcv:adc1|adc1_align:al1|timer[17]~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al1|timer[20]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc1_jesd_rcv:adc1|adc1_align:al1|timer[20]~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al2|d0[3]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc1_jesd_rcv:adc1|adc1_align:al2|d0[3]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al2|d0[7]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc1_jesd_rcv:adc1|adc1_align:al2|d0[7]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al2|d0[13]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc1_jesd_rcv:adc1|adc1_align:al2|d0[13]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al2|d0[15]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc1_jesd_rcv:adc1|adc1_align:al2|d0[15]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al2|d0[16]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc1_jesd_rcv:adc1|adc1_align:al2|d0[16]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al2|d0[18]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc1_jesd_rcv:adc1|adc1_align:al2|d0[18]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al2|d0[19]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc1_jesd_rcv:adc1|adc1_align:al2|d0[19]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al2|d0[20]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc1_jesd_rcv:adc1|adc1_align:al2|d0[20]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al2|d0[21]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc1_jesd_rcv:adc1|adc1_align:al2|d0[21]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al2|d0[24]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc1_jesd_rcv:adc1|adc1_align:al2|d0[24]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al2|d0[26]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc1_jesd_rcv:adc1|adc1_align:al2|d0[26]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al2|d0[27]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc1_jesd_rcv:adc1|adc1_align:al2|d0[27]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al2|d0[31]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc1_jesd_rcv:adc1|adc1_align:al2|d0[31]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al2|elastic_buffer:elastic0|rd_addr[0]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc1_jesd_rcv:adc1|adc1_align:al2|elastic_buffer:elastic0|rd_addr[0]~DUPLICATE                                                                                                                                                                                                                                                    ;                  ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al2|elastic_buffer:elastic0|rd_addr[1]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc1_jesd_rcv:adc1|adc1_align:al2|elastic_buffer:elastic0|rd_addr[1]~DUPLICATE                                                                                                                                                                                                                                                    ;                  ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al2|elastic_buffer:elastic0|rd_addr[2]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc1_jesd_rcv:adc1|adc1_align:al2|elastic_buffer:elastic0|rd_addr[2]~DUPLICATE                                                                                                                                                                                                                                                    ;                  ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al2|elastic_buffer:elastic0|rd_addr[3]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc1_jesd_rcv:adc1|adc1_align:al2|elastic_buffer:elastic0|rd_addr[3]~DUPLICATE                                                                                                                                                                                                                                                    ;                  ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al2|elastic_buffer:elastic0|wr_addr[0]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc1_jesd_rcv:adc1|adc1_align:al2|elastic_buffer:elastic0|wr_addr[0]~DUPLICATE                                                                                                                                                                                                                                                    ;                  ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al2|elastic_buffer:elastic0|wr_addr[2]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc1_jesd_rcv:adc1|adc1_align:al2|elastic_buffer:elastic0|wr_addr[2]~DUPLICATE                                                                                                                                                                                                                                                    ;                  ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al2|elastic_buffer:elastic1|rd_addr[0]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc1_jesd_rcv:adc1|adc1_align:al2|elastic_buffer:elastic1|rd_addr[0]~DUPLICATE                                                                                                                                                                                                                                                    ;                  ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al2|elastic_buffer:elastic1|rd_addr[2]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc1_jesd_rcv:adc1|adc1_align:al2|elastic_buffer:elastic1|rd_addr[2]~DUPLICATE                                                                                                                                                                                                                                                    ;                  ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al2|elastic_buffer:elastic1|rd_addr[3]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc1_jesd_rcv:adc1|adc1_align:al2|elastic_buffer:elastic1|rd_addr[3]~DUPLICATE                                                                                                                                                                                                                                                    ;                  ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al2|elastic_buffer:elastic1|wr_addr[0]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc1_jesd_rcv:adc1|adc1_align:al2|elastic_buffer:elastic1|wr_addr[0]~DUPLICATE                                                                                                                                                                                                                                                    ;                  ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al2|error                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc1_jesd_rcv:adc1|adc1_align:al2|error~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al2|flag_elastic_buf_wr0                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc1_jesd_rcv:adc1|adc1_align:al2|flag_elastic_buf_wr0~DUPLICATE                                                                                                                                                                                                                                                                  ;                  ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al2|step.00000000                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc1_jesd_rcv:adc1|adc1_align:al2|step.00000000~DUPLICATE                                                                                                                                                                                                                                                                         ;                  ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al2|step.00000011                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc1_jesd_rcv:adc1|adc1_align:al2|step.00000011~DUPLICATE                                                                                                                                                                                                                                                                         ;                  ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al2|step.00000100                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc1_jesd_rcv:adc1|adc1_align:al2|step.00000100~DUPLICATE                                                                                                                                                                                                                                                                         ;                  ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al2|timer[8]                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc1_jesd_rcv:adc1|adc1_align:al2|timer[8]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al2|timer[10]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc1_jesd_rcv:adc1|adc1_align:al2|timer[10]~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al2|timer[15]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc1_jesd_rcv:adc1|adc1_align:al2|timer[15]~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al2|timer[16]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc1_jesd_rcv:adc1|adc1_align:al2|timer[16]~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al2|timer[17]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc1_jesd_rcv:adc1|adc1_align:al2|timer[17]~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; adc1_jesd_rcv:adc1|adc1_align:al2|timer[19]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc1_jesd_rcv:adc1|adc1_align:al2|timer[19]~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; adc1_jesd_rcv:adc1|fifo_2clk:fifo1_1|reg_tst_adc0[20]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc1_jesd_rcv:adc1|fifo_2clk:fifo1_1|reg_tst_adc0[20]~DUPLICATE                                                                                                                                                                                                                                                                   ;                  ;                       ;
; adc1_jesd_rcv:adc1|fifo_2clk:fifo1_1|reg_tst_adc0[22]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc1_jesd_rcv:adc1|fifo_2clk:fifo1_1|reg_tst_adc0[22]~DUPLICATE                                                                                                                                                                                                                                                                   ;                  ;                       ;
; adc1_jesd_rcv:adc1|fifo_2clk:fifo1_1|reg_tst_adc0[23]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc1_jesd_rcv:adc1|fifo_2clk:fifo1_1|reg_tst_adc0[23]~DUPLICATE                                                                                                                                                                                                                                                                   ;                  ;                       ;
; adc1_jesd_rcv:adc1|fifo_2clk:fifo1_1|reg_tst_adc0[53]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc1_jesd_rcv:adc1|fifo_2clk:fifo1_1|reg_tst_adc0[53]~DUPLICATE                                                                                                                                                                                                                                                                   ;                  ;                       ;
; adc1_jesd_rcv:adc1|jesd204_lmfc:lmfc1|lmfc_counter[1]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc1_jesd_rcv:adc1|jesd204_lmfc:lmfc1|lmfc_counter[1]~DUPLICATE                                                                                                                                                                                                                                                                   ;                  ;                       ;
; adc1_jesd_rcv:adc1|jesd204_lmfc:lmfc1|lmfc_counter[2]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc1_jesd_rcv:adc1|jesd204_lmfc:lmfc1|lmfc_counter[2]~DUPLICATE                                                                                                                                                                                                                                                                   ;                  ;                       ;
; adc1_jesd_rcv:adc1|jesd204_lmfc:lmfc1|lmfc_counter[3]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc1_jesd_rcv:adc1|jesd204_lmfc:lmfc1|lmfc_counter[3]~DUPLICATE                                                                                                                                                                                                                                                                   ;                  ;                       ;
; adc1_jesd_rcv:adc1|jesd204_lmfc:lmfc1|lmfc_counter[4]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc1_jesd_rcv:adc1|jesd204_lmfc:lmfc1|lmfc_counter[4]~DUPLICATE                                                                                                                                                                                                                                                                   ;                  ;                       ;
; adc1_jesd_rcv:adc1|jesd204_lmfc:lmfc1|sysref_edge                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc1_jesd_rcv:adc1|jesd204_lmfc:lmfc1|sysref_edge~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; adc1_jesd_rcv:adc1|line_world_align:gen_lane[0].al|align.00000010                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc1_jesd_rcv:adc1|line_world_align:gen_lane[0].al|align.00000010~DUPLICATE                                                                                                                                                                                                                                                       ;                  ;                       ;
; adc1_jesd_rcv:adc1|line_world_align:gen_lane[0].al|cdc1[0]                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc1_jesd_rcv:adc1|line_world_align:gen_lane[0].al|cdc1[0]~DUPLICATE                                                                                                                                                                                                                                                              ;                  ;                       ;
; adc1_jesd_rcv:adc1|line_world_align:gen_lane[0].al|cdc1[1]                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc1_jesd_rcv:adc1|line_world_align:gen_lane[0].al|cdc1[1]~DUPLICATE                                                                                                                                                                                                                                                              ;                  ;                       ;
; adc1_jesd_rcv:adc1|line_world_align:gen_lane[0].al|d1[1]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc1_jesd_rcv:adc1|line_world_align:gen_lane[0].al|d1[1]~DUPLICATE                                                                                                                                                                                                                                                                ;                  ;                       ;
; adc1_jesd_rcv:adc1|line_world_align:gen_lane[0].al|d1[6]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc1_jesd_rcv:adc1|line_world_align:gen_lane[0].al|d1[6]~DUPLICATE                                                                                                                                                                                                                                                                ;                  ;                       ;
; adc1_jesd_rcv:adc1|line_world_align:gen_lane[0].al|d1[7]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc1_jesd_rcv:adc1|line_world_align:gen_lane[0].al|d1[7]~DUPLICATE                                                                                                                                                                                                                                                                ;                  ;                       ;
; adc1_jesd_rcv:adc1|line_world_align:gen_lane[0].al|d1[8]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc1_jesd_rcv:adc1|line_world_align:gen_lane[0].al|d1[8]~DUPLICATE                                                                                                                                                                                                                                                                ;                  ;                       ;
; adc1_jesd_rcv:adc1|line_world_align:gen_lane[0].al|d1[13]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc1_jesd_rcv:adc1|line_world_align:gen_lane[0].al|d1[13]~DUPLICATE                                                                                                                                                                                                                                                               ;                  ;                       ;
; adc1_jesd_rcv:adc1|line_world_align:gen_lane[1].al|align.00000010                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc1_jesd_rcv:adc1|line_world_align:gen_lane[1].al|align.00000010~DUPLICATE                                                                                                                                                                                                                                                       ;                  ;                       ;
; adc1_jesd_rcv:adc1|line_world_align:gen_lane[1].al|cdc1[0]                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc1_jesd_rcv:adc1|line_world_align:gen_lane[1].al|cdc1[0]~DUPLICATE                                                                                                                                                                                                                                                              ;                  ;                       ;
; adc1_jesd_rcv:adc1|line_world_align:gen_lane[1].al|cdc1[1]                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc1_jesd_rcv:adc1|line_world_align:gen_lane[1].al|cdc1[1]~DUPLICATE                                                                                                                                                                                                                                                              ;                  ;                       ;
; adc1_jesd_rcv:adc1|line_world_align:gen_lane[1].al|d1[6]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc1_jesd_rcv:adc1|line_world_align:gen_lane[1].al|d1[6]~DUPLICATE                                                                                                                                                                                                                                                                ;                  ;                       ;
; adc1_jesd_rcv:adc1|line_world_align:gen_lane[1].al|d1[7]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc1_jesd_rcv:adc1|line_world_align:gen_lane[1].al|d1[7]~DUPLICATE                                                                                                                                                                                                                                                                ;                  ;                       ;
; adc1_jesd_rcv:adc1|line_world_align:gen_lane[2].al|align.00000010                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc1_jesd_rcv:adc1|line_world_align:gen_lane[2].al|align.00000010~DUPLICATE                                                                                                                                                                                                                                                       ;                  ;                       ;
; adc1_jesd_rcv:adc1|line_world_align:gen_lane[2].al|cdc1[0]                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc1_jesd_rcv:adc1|line_world_align:gen_lane[2].al|cdc1[0]~DUPLICATE                                                                                                                                                                                                                                                              ;                  ;                       ;
; adc1_jesd_rcv:adc1|line_world_align:gen_lane[2].al|cdc1[1]                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc1_jesd_rcv:adc1|line_world_align:gen_lane[2].al|cdc1[1]~DUPLICATE                                                                                                                                                                                                                                                              ;                  ;                       ;
; adc1_jesd_rcv:adc1|line_world_align:gen_lane[2].al|d1[1]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc1_jesd_rcv:adc1|line_world_align:gen_lane[2].al|d1[1]~DUPLICATE                                                                                                                                                                                                                                                                ;                  ;                       ;
; adc1_jesd_rcv:adc1|line_world_align:gen_lane[2].al|d1[4]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc1_jesd_rcv:adc1|line_world_align:gen_lane[2].al|d1[4]~DUPLICATE                                                                                                                                                                                                                                                                ;                  ;                       ;
; adc1_jesd_rcv:adc1|line_world_align:gen_lane[2].al|d1[6]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc1_jesd_rcv:adc1|line_world_align:gen_lane[2].al|d1[6]~DUPLICATE                                                                                                                                                                                                                                                                ;                  ;                       ;
; adc1_jesd_rcv:adc1|line_world_align:gen_lane[2].al|d1[9]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc1_jesd_rcv:adc1|line_world_align:gen_lane[2].al|d1[9]~DUPLICATE                                                                                                                                                                                                                                                                ;                  ;                       ;
; adc1_jesd_rcv:adc1|line_world_align:gen_lane[3].al|cdc1[0]                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc1_jesd_rcv:adc1|line_world_align:gen_lane[3].al|cdc1[0]~DUPLICATE                                                                                                                                                                                                                                                              ;                  ;                       ;
; adc1_jesd_rcv:adc1|line_world_align:gen_lane[3].al|d1[1]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc1_jesd_rcv:adc1|line_world_align:gen_lane[3].al|d1[1]~DUPLICATE                                                                                                                                                                                                                                                                ;                  ;                       ;
; adc1_jesd_rcv:adc1|line_world_align:gen_lane[3].al|d1[6]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc1_jesd_rcv:adc1|line_world_align:gen_lane[3].al|d1[6]~DUPLICATE                                                                                                                                                                                                                                                                ;                  ;                       ;
; adc1_jesd_rcv:adc1|line_world_align:gen_lane[3].al|d1[9]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc1_jesd_rcv:adc1|line_world_align:gen_lane[3].al|d1[9]~DUPLICATE                                                                                                                                                                                                                                                                ;                  ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al1|d0[0]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc2_jesd_rcv:adc2|adc2_align:al1|d0[0]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al1|d0[2]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc2_jesd_rcv:adc2|adc2_align:al1|d0[2]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al1|d0[5]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc2_jesd_rcv:adc2|adc2_align:al1|d0[5]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al1|d0[8]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc2_jesd_rcv:adc2|adc2_align:al1|d0[8]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al1|d0[9]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc2_jesd_rcv:adc2|adc2_align:al1|d0[9]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al1|d0[16]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc2_jesd_rcv:adc2|adc2_align:al1|d0[16]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al1|d0[18]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc2_jesd_rcv:adc2|adc2_align:al1|d0[18]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al1|d0[24]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc2_jesd_rcv:adc2|adc2_align:al1|d0[24]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al1|d0[31]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc2_jesd_rcv:adc2|adc2_align:al1|d0[31]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al1|elastic_buffer:elastic0|rd_addr[0]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc2_jesd_rcv:adc2|adc2_align:al1|elastic_buffer:elastic0|rd_addr[0]~DUPLICATE                                                                                                                                                                                                                                                    ;                  ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al1|elastic_buffer:elastic0|rd_addr[1]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc2_jesd_rcv:adc2|adc2_align:al1|elastic_buffer:elastic0|rd_addr[1]~DUPLICATE                                                                                                                                                                                                                                                    ;                  ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al1|elastic_buffer:elastic0|rd_addr[2]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc2_jesd_rcv:adc2|adc2_align:al1|elastic_buffer:elastic0|rd_addr[2]~DUPLICATE                                                                                                                                                                                                                                                    ;                  ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al1|elastic_buffer:elastic0|wr_addr[0]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc2_jesd_rcv:adc2|adc2_align:al1|elastic_buffer:elastic0|wr_addr[0]~DUPLICATE                                                                                                                                                                                                                                                    ;                  ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al1|elastic_buffer:elastic0|wr_addr[1]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc2_jesd_rcv:adc2|adc2_align:al1|elastic_buffer:elastic0|wr_addr[1]~DUPLICATE                                                                                                                                                                                                                                                    ;                  ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al1|elastic_buffer:elastic0|wr_addr[2]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc2_jesd_rcv:adc2|adc2_align:al1|elastic_buffer:elastic0|wr_addr[2]~DUPLICATE                                                                                                                                                                                                                                                    ;                  ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al1|elastic_buffer:elastic0|wr_addr[3]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc2_jesd_rcv:adc2|adc2_align:al1|elastic_buffer:elastic0|wr_addr[3]~DUPLICATE                                                                                                                                                                                                                                                    ;                  ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al1|elastic_buffer:elastic1|rd_addr[0]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc2_jesd_rcv:adc2|adc2_align:al1|elastic_buffer:elastic1|rd_addr[0]~DUPLICATE                                                                                                                                                                                                                                                    ;                  ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al1|elastic_buffer:elastic1|rd_addr[1]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc2_jesd_rcv:adc2|adc2_align:al1|elastic_buffer:elastic1|rd_addr[1]~DUPLICATE                                                                                                                                                                                                                                                    ;                  ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al1|elastic_buffer:elastic1|rd_addr[2]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc2_jesd_rcv:adc2|adc2_align:al1|elastic_buffer:elastic1|rd_addr[2]~DUPLICATE                                                                                                                                                                                                                                                    ;                  ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al1|elastic_buffer:elastic1|wr_addr[0]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc2_jesd_rcv:adc2|adc2_align:al1|elastic_buffer:elastic1|wr_addr[0]~DUPLICATE                                                                                                                                                                                                                                                    ;                  ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al1|elastic_buffer:elastic1|wr_addr[1]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc2_jesd_rcv:adc2|adc2_align:al1|elastic_buffer:elastic1|wr_addr[1]~DUPLICATE                                                                                                                                                                                                                                                    ;                  ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al1|elastic_buffer:elastic1|wr_addr[2]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc2_jesd_rcv:adc2|adc2_align:al1|elastic_buffer:elastic1|wr_addr[2]~DUPLICATE                                                                                                                                                                                                                                                    ;                  ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al1|elastic_buffer:elastic1|wr_addr[3]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc2_jesd_rcv:adc2|adc2_align:al1|elastic_buffer:elastic1|wr_addr[3]~DUPLICATE                                                                                                                                                                                                                                                    ;                  ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al1|reg_SYNC_N                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc2_jesd_rcv:adc2|adc2_align:al1|reg_SYNC_N~DUPLICATE                                                                                                                                                                                                                                                                            ;                  ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al1|step.00000000                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc2_jesd_rcv:adc2|adc2_align:al1|step.00000000~DUPLICATE                                                                                                                                                                                                                                                                         ;                  ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al1|timer[14]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc2_jesd_rcv:adc2|adc2_align:al1|timer[14]~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al1|timer[29]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc2_jesd_rcv:adc2|adc2_align:al1|timer[29]~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al2|d0[0]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc2_jesd_rcv:adc2|adc2_align:al2|d0[0]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al2|d0[4]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc2_jesd_rcv:adc2|adc2_align:al2|d0[4]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al2|d0[6]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc2_jesd_rcv:adc2|adc2_align:al2|d0[6]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al2|d0[9]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc2_jesd_rcv:adc2|adc2_align:al2|d0[9]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al2|d0[10]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc2_jesd_rcv:adc2|adc2_align:al2|d0[10]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al2|d0[14]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc2_jesd_rcv:adc2|adc2_align:al2|d0[14]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al2|d0[15]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc2_jesd_rcv:adc2|adc2_align:al2|d0[15]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al2|d0[19]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc2_jesd_rcv:adc2|adc2_align:al2|d0[19]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al2|d0[20]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc2_jesd_rcv:adc2|adc2_align:al2|d0[20]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al2|d0[21]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc2_jesd_rcv:adc2|adc2_align:al2|d0[21]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al2|d0[22]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc2_jesd_rcv:adc2|adc2_align:al2|d0[22]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al2|d0[23]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc2_jesd_rcv:adc2|adc2_align:al2|d0[23]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al2|d0[26]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc2_jesd_rcv:adc2|adc2_align:al2|d0[26]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al2|d0[29]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc2_jesd_rcv:adc2|adc2_align:al2|d0[29]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al2|elastic_buf_wr[1]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc2_jesd_rcv:adc2|adc2_align:al2|elastic_buf_wr[1]~DUPLICATE                                                                                                                                                                                                                                                                     ;                  ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al2|elastic_buffer:elastic0|rd_addr[0]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc2_jesd_rcv:adc2|adc2_align:al2|elastic_buffer:elastic0|rd_addr[0]~DUPLICATE                                                                                                                                                                                                                                                    ;                  ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al2|elastic_buffer:elastic0|rd_addr[3]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc2_jesd_rcv:adc2|adc2_align:al2|elastic_buffer:elastic0|rd_addr[3]~DUPLICATE                                                                                                                                                                                                                                                    ;                  ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al2|elastic_buffer:elastic0|wr_addr[1]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc2_jesd_rcv:adc2|adc2_align:al2|elastic_buffer:elastic0|wr_addr[1]~DUPLICATE                                                                                                                                                                                                                                                    ;                  ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al2|elastic_buffer:elastic0|wr_addr[3]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc2_jesd_rcv:adc2|adc2_align:al2|elastic_buffer:elastic0|wr_addr[3]~DUPLICATE                                                                                                                                                                                                                                                    ;                  ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al2|elastic_buffer:elastic1|rd_addr[0]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc2_jesd_rcv:adc2|adc2_align:al2|elastic_buffer:elastic1|rd_addr[0]~DUPLICATE                                                                                                                                                                                                                                                    ;                  ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al2|elastic_buffer:elastic1|rd_addr[1]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc2_jesd_rcv:adc2|adc2_align:al2|elastic_buffer:elastic1|rd_addr[1]~DUPLICATE                                                                                                                                                                                                                                                    ;                  ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al2|elastic_buffer:elastic1|wr_addr[1]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc2_jesd_rcv:adc2|adc2_align:al2|elastic_buffer:elastic1|wr_addr[1]~DUPLICATE                                                                                                                                                                                                                                                    ;                  ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al2|elastic_buffer:elastic1|wr_addr[2]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc2_jesd_rcv:adc2|adc2_align:al2|elastic_buffer:elastic1|wr_addr[2]~DUPLICATE                                                                                                                                                                                                                                                    ;                  ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al2|elastic_buffer:elastic1|wr_addr[3]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc2_jesd_rcv:adc2|adc2_align:al2|elastic_buffer:elastic1|wr_addr[3]~DUPLICATE                                                                                                                                                                                                                                                    ;                  ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al2|error                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc2_jesd_rcv:adc2|adc2_align:al2|error~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al2|flag_elastic_buf_wr0                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc2_jesd_rcv:adc2|adc2_align:al2|flag_elastic_buf_wr0~DUPLICATE                                                                                                                                                                                                                                                                  ;                  ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al2|step.00000011                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc2_jesd_rcv:adc2|adc2_align:al2|step.00000011~DUPLICATE                                                                                                                                                                                                                                                                         ;                  ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al2|timer[10]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc2_jesd_rcv:adc2|adc2_align:al2|timer[10]~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al2|timer[11]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc2_jesd_rcv:adc2|adc2_align:al2|timer[11]~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al2|timer[15]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc2_jesd_rcv:adc2|adc2_align:al2|timer[15]~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al2|timer[16]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc2_jesd_rcv:adc2|adc2_align:al2|timer[16]~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al2|timer[17]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc2_jesd_rcv:adc2|adc2_align:al2|timer[17]~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; adc2_jesd_rcv:adc2|adc2_align:al2|timer[19]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc2_jesd_rcv:adc2|adc2_align:al2|timer[19]~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; adc2_jesd_rcv:adc2|fifo_2clk:fifo1_1|reg_tst_adc0[40]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc2_jesd_rcv:adc2|fifo_2clk:fifo1_1|reg_tst_adc0[40]~DUPLICATE                                                                                                                                                                                                                                                                   ;                  ;                       ;
; adc2_jesd_rcv:adc2|fifo_2clk:fifo1_1|reg_tst_adc0[47]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc2_jesd_rcv:adc2|fifo_2clk:fifo1_1|reg_tst_adc0[47]~DUPLICATE                                                                                                                                                                                                                                                                   ;                  ;                       ;
; adc2_jesd_rcv:adc2|fifo_2clk:fifo1_1|reg_tst_adc0[52]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc2_jesd_rcv:adc2|fifo_2clk:fifo1_1|reg_tst_adc0[52]~DUPLICATE                                                                                                                                                                                                                                                                   ;                  ;                       ;
; adc2_jesd_rcv:adc2|fifo_2clk:fifo1_1|reg_tst_adc0[61]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc2_jesd_rcv:adc2|fifo_2clk:fifo1_1|reg_tst_adc0[61]~DUPLICATE                                                                                                                                                                                                                                                                   ;                  ;                       ;
; adc2_jesd_rcv:adc2|jesd204_lmfc:lmfc1|sysref_edge                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc2_jesd_rcv:adc2|jesd204_lmfc:lmfc1|sysref_edge~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; adc2_jesd_rcv:adc2|line_world_align:gen_lane[0].al|cdc1[0]                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc2_jesd_rcv:adc2|line_world_align:gen_lane[0].al|cdc1[0]~DUPLICATE                                                                                                                                                                                                                                                              ;                  ;                       ;
; adc2_jesd_rcv:adc2|line_world_align:gen_lane[0].al|d1[5]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc2_jesd_rcv:adc2|line_world_align:gen_lane[0].al|d1[5]~DUPLICATE                                                                                                                                                                                                                                                                ;                  ;                       ;
; adc2_jesd_rcv:adc2|line_world_align:gen_lane[0].al|d1[6]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc2_jesd_rcv:adc2|line_world_align:gen_lane[0].al|d1[6]~DUPLICATE                                                                                                                                                                                                                                                                ;                  ;                       ;
; adc2_jesd_rcv:adc2|line_world_align:gen_lane[0].al|d1[7]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc2_jesd_rcv:adc2|line_world_align:gen_lane[0].al|d1[7]~DUPLICATE                                                                                                                                                                                                                                                                ;                  ;                       ;
; adc2_jesd_rcv:adc2|line_world_align:gen_lane[0].al|d1[8]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc2_jesd_rcv:adc2|line_world_align:gen_lane[0].al|d1[8]~DUPLICATE                                                                                                                                                                                                                                                                ;                  ;                       ;
; adc2_jesd_rcv:adc2|line_world_align:gen_lane[0].al|d1[9]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc2_jesd_rcv:adc2|line_world_align:gen_lane[0].al|d1[9]~DUPLICATE                                                                                                                                                                                                                                                                ;                  ;                       ;
; adc2_jesd_rcv:adc2|line_world_align:gen_lane[1].al|cdc1[0]                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc2_jesd_rcv:adc2|line_world_align:gen_lane[1].al|cdc1[0]~DUPLICATE                                                                                                                                                                                                                                                              ;                  ;                       ;
; adc2_jesd_rcv:adc2|line_world_align:gen_lane[1].al|cdc1[1]                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc2_jesd_rcv:adc2|line_world_align:gen_lane[1].al|cdc1[1]~DUPLICATE                                                                                                                                                                                                                                                              ;                  ;                       ;
; adc2_jesd_rcv:adc2|line_world_align:gen_lane[1].al|d1[0]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc2_jesd_rcv:adc2|line_world_align:gen_lane[1].al|d1[0]~DUPLICATE                                                                                                                                                                                                                                                                ;                  ;                       ;
; adc2_jesd_rcv:adc2|line_world_align:gen_lane[1].al|d1[3]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc2_jesd_rcv:adc2|line_world_align:gen_lane[1].al|d1[3]~DUPLICATE                                                                                                                                                                                                                                                                ;                  ;                       ;
; adc2_jesd_rcv:adc2|line_world_align:gen_lane[1].al|d1[6]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc2_jesd_rcv:adc2|line_world_align:gen_lane[1].al|d1[6]~DUPLICATE                                                                                                                                                                                                                                                                ;                  ;                       ;
; adc2_jesd_rcv:adc2|line_world_align:gen_lane[1].al|d1[8]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc2_jesd_rcv:adc2|line_world_align:gen_lane[1].al|d1[8]~DUPLICATE                                                                                                                                                                                                                                                                ;                  ;                       ;
; adc2_jesd_rcv:adc2|line_world_align:gen_lane[1].al|d1[13]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc2_jesd_rcv:adc2|line_world_align:gen_lane[1].al|d1[13]~DUPLICATE                                                                                                                                                                                                                                                               ;                  ;                       ;
; adc2_jesd_rcv:adc2|line_world_align:gen_lane[1].al|d1[15]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc2_jesd_rcv:adc2|line_world_align:gen_lane[1].al|d1[15]~DUPLICATE                                                                                                                                                                                                                                                               ;                  ;                       ;
; adc2_jesd_rcv:adc2|line_world_align:gen_lane[2].al|d1[3]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc2_jesd_rcv:adc2|line_world_align:gen_lane[2].al|d1[3]~DUPLICATE                                                                                                                                                                                                                                                                ;                  ;                       ;
; adc2_jesd_rcv:adc2|line_world_align:gen_lane[2].al|d1[4]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc2_jesd_rcv:adc2|line_world_align:gen_lane[2].al|d1[4]~DUPLICATE                                                                                                                                                                                                                                                                ;                  ;                       ;
; adc2_jesd_rcv:adc2|line_world_align:gen_lane[2].al|d1[5]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc2_jesd_rcv:adc2|line_world_align:gen_lane[2].al|d1[5]~DUPLICATE                                                                                                                                                                                                                                                                ;                  ;                       ;
; adc2_jesd_rcv:adc2|line_world_align:gen_lane[2].al|d1[8]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc2_jesd_rcv:adc2|line_world_align:gen_lane[2].al|d1[8]~DUPLICATE                                                                                                                                                                                                                                                                ;                  ;                       ;
; adc2_jesd_rcv:adc2|line_world_align:gen_lane[2].al|d1[12]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc2_jesd_rcv:adc2|line_world_align:gen_lane[2].al|d1[12]~DUPLICATE                                                                                                                                                                                                                                                               ;                  ;                       ;
; adc2_jesd_rcv:adc2|line_world_align:gen_lane[2].al|d1[15]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc2_jesd_rcv:adc2|line_world_align:gen_lane[2].al|d1[15]~DUPLICATE                                                                                                                                                                                                                                                               ;                  ;                       ;
; adc2_jesd_rcv:adc2|line_world_align:gen_lane[3].al|align.00000010                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc2_jesd_rcv:adc2|line_world_align:gen_lane[3].al|align.00000010~DUPLICATE                                                                                                                                                                                                                                                       ;                  ;                       ;
; adc2_jesd_rcv:adc2|line_world_align:gen_lane[3].al|cdc1[0]                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc2_jesd_rcv:adc2|line_world_align:gen_lane[3].al|cdc1[0]~DUPLICATE                                                                                                                                                                                                                                                              ;                  ;                       ;
; adc2_jesd_rcv:adc2|line_world_align:gen_lane[3].al|cdc1[1]                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc2_jesd_rcv:adc2|line_world_align:gen_lane[3].al|cdc1[1]~DUPLICATE                                                                                                                                                                                                                                                              ;                  ;                       ;
; adc2_jesd_rcv:adc2|line_world_align:gen_lane[3].al|d1[1]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc2_jesd_rcv:adc2|line_world_align:gen_lane[3].al|d1[1]~DUPLICATE                                                                                                                                                                                                                                                                ;                  ;                       ;
; adc2_jesd_rcv:adc2|line_world_align:gen_lane[3].al|d1[11]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc2_jesd_rcv:adc2|line_world_align:gen_lane[3].al|d1[11]~DUPLICATE                                                                                                                                                                                                                                                               ;                  ;                       ;
; adc2_jesd_rcv:adc2|line_world_align:gen_lane[3].al|d1[14]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc2_jesd_rcv:adc2|line_world_align:gen_lane[3].al|d1[14]~DUPLICATE                                                                                                                                                                                                                                                               ;                  ;                       ;
; adc2_jesd_rcv:adc2|line_world_align:gen_lane[3].al|d1[15]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; adc2_jesd_rcv:adc2|line_world_align:gen_lane[3].al|d1[15]~DUPLICATE                                                                                                                                                                                                                                                               ;                  ;                       ;
; async_transmitter:tx1|BaudTickGen:tickgen|Acc[21]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; async_transmitter:tx1|BaudTickGen:tickgen|Acc[21]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; async_transmitter:tx1|TxD_state[0]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; async_transmitter:tx1|TxD_state[0]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; async_transmitter:tx1|TxD_state[2]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; async_transmitter:tx1|TxD_state[2]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; async_transmitter:tx1|TxD_state[3]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; async_transmitter:tx1|TxD_state[3]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_rx.g_rx[0].g_rx.counter_rx_analogreset|count[1]                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_rx.g_rx[0].g_rx.counter_rx_analogreset|count[1]~DUPLICATE                                                                                          ;                  ;                       ;
; custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_rx.g_rx[0].g_rx.counter_rx_ready|count[0]                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_rx.g_rx[0].g_rx.counter_rx_ready|count[0]~DUPLICATE                                                                                                ;                  ;                       ;
; custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_rx.g_rx[1].g_rx.counter_rx_ready|count[0]                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_rx.g_rx[1].g_rx.counter_rx_ready|count[0]~DUPLICATE                                                                                                ;                  ;                       ;
; custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_rx.g_rx[2].g_rx.counter_rx_digitalreset|r_reset_stat                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_rx.g_rx[2].g_rx.counter_rx_digitalreset|r_reset_stat~DUPLICATE                                                                                     ;                  ;                       ;
; custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_rx.g_rx[3].g_rx.counter_rx_analogreset|count[0]                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_rx.g_rx[3].g_rx.counter_rx_analogreset|count[0]~DUPLICATE                                                                                          ;                  ;                       ;
; custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_rx.g_rx[3].g_rx.counter_rx_analogreset|count[1]                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_rx.g_rx[3].g_rx.counter_rx_analogreset|count[1]~DUPLICATE                                                                                          ;                  ;                       ;
; custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_rx.g_rx[3].g_rx.counter_rx_analogreset|count[2]                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_rx.g_rx[3].g_rx.counter_rx_analogreset|count[2]~DUPLICATE                                                                                          ;                  ;                       ;
; custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_rx.g_rx[3].g_rx.counter_rx_ready|count[1]                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_rx.g_rx[3].g_rx.counter_rx_ready|count[1]~DUPLICATE                                                                                                ;                  ;                       ;
; custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_rx.g_rx[0].g_rx.counter_rx_analogreset|count[0]                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_rx.g_rx[0].g_rx.counter_rx_analogreset|count[0]~DUPLICATE                                                                                          ;                  ;                       ;
; custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_rx.g_rx[0].g_rx.counter_rx_analogreset|count[1]                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_rx.g_rx[0].g_rx.counter_rx_analogreset|count[1]~DUPLICATE                                                                                          ;                  ;                       ;
; custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_rx.g_rx[0].g_rx.counter_rx_analogreset|count[2]                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_rx.g_rx[0].g_rx.counter_rx_analogreset|count[2]~DUPLICATE                                                                                          ;                  ;                       ;
; custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_rx.g_rx[1].g_rx.counter_rx_analogreset|count[2]                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_rx.g_rx[1].g_rx.counter_rx_analogreset|count[2]~DUPLICATE                                                                                          ;                  ;                       ;
; custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_rx.g_rx[1].g_rx.counter_rx_ready|count[0]                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_rx.g_rx[1].g_rx.counter_rx_ready|count[0]~DUPLICATE                                                                                                ;                  ;                       ;
; custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_rx.g_rx[2].g_rx.counter_rx_analogreset|count[0]                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_rx.g_rx[2].g_rx.counter_rx_analogreset|count[0]~DUPLICATE                                                                                          ;                  ;                       ;
; custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_rx.g_rx[2].g_rx.counter_rx_analogreset|count[1]                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_rx.g_rx[2].g_rx.counter_rx_analogreset|count[1]~DUPLICATE                                                                                          ;                  ;                       ;
; custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_rx.g_rx[2].g_rx.counter_rx_ready|count[1]                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_rx.g_rx[2].g_rx.counter_rx_ready|count[1]~DUPLICATE                                                                                                ;                  ;                       ;
; custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_rx.g_rx[3].g_rx.counter_rx_analogreset|count[1]                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_rx.g_rx[3].g_rx.counter_rx_analogreset|count[1]~DUPLICATE                                                                                          ;                  ;                       ;
; custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_rx.g_rx[3].g_rx.counter_rx_ready|count[1]                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_rx.g_rx[3].g_rx.counter_rx_ready|count[1]~DUPLICATE                                                                                                ;                  ;                       ;
; custom_phy_dac:dac1|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_tx.g_tx[0].g_tx.counter_tx_digitalreset|count[0]                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; custom_phy_dac:dac1|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_tx.g_tx[0].g_tx.counter_tx_digitalreset|count[0]~DUPLICATE                                                                                                 ;                  ;                       ;
; custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_tx.g_tx[0].g_tx.counter_tx_digitalreset|count[0]                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_tx.g_tx[0].g_tx.counter_tx_digitalreset|count[0]~DUPLICATE                                                                                                 ;                  ;                       ;
; dds_chirp:dds1|DDS_48_v1:dds_0|DDS_48_v1_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_qmh:auto_generated|pipeline_dffe[28]                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; dds_chirp:dds1|DDS_48_v1:dds_0|DDS_48_v1_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_qmh:auto_generated|pipeline_dffe[28]~DUPLICATE                                                                                                                                                                            ;                  ;                       ;
; dds_chirp:dds1|DDS_48_v1:dds_0|DDS_48_v1_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_qmh:auto_generated|pipeline_dffe[31]                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; dds_chirp:dds1|DDS_48_v1:dds_0|DDS_48_v1_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_qmh:auto_generated|pipeline_dffe[31]~DUPLICATE                                                                                                                                                                            ;                  ;                       ;
; dds_chirp:dds1|DDS_48_v1:dds_0|DDS_48_v1_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_qmh:auto_generated|pipeline_dffe[33]                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; dds_chirp:dds1|DDS_48_v1:dds_0|DDS_48_v1_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_qmh:auto_generated|pipeline_dffe[33]~DUPLICATE                                                                                                                                                                            ;                  ;                       ;
; dds_chirp:dds1|DDS_48_v1:dds_0|DDS_48_v1_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_qmh:auto_generated|pipeline_dffe[36]                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; dds_chirp:dds1|DDS_48_v1:dds_0|DDS_48_v1_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_qmh:auto_generated|pipeline_dffe[36]~DUPLICATE                                                                                                                                                                            ;                  ;                       ;
; dds_chirp:dds1|DDS_48_v1:dds_0|DDS_48_v1_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_qmh:auto_generated|pipeline_dffe[37]                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; dds_chirp:dds1|DDS_48_v1:dds_0|DDS_48_v1_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_qmh:auto_generated|pipeline_dffe[37]~DUPLICATE                                                                                                                                                                            ;                  ;                       ;
; dds_chirp:dds1|DDS_48_v1:dds_0|DDS_48_v1_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_qmh:auto_generated|pipeline_dffe[40]                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; dds_chirp:dds1|DDS_48_v1:dds_0|DDS_48_v1_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_qmh:auto_generated|pipeline_dffe[40]~DUPLICATE                                                                                                                                                                            ;                  ;                       ;
; dds_chirp:dds1|DDS_48_v1:dds_0|DDS_48_v1_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_qmh:auto_generated|pipeline_dffe[41]                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; dds_chirp:dds1|DDS_48_v1:dds_0|DDS_48_v1_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_qmh:auto_generated|pipeline_dffe[41]~DUPLICATE                                                                                                                                                                            ;                  ;                       ;
; dds_chirp:dds1|DDS_48_v1:dds_0|DDS_48_v1_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_qmh:auto_generated|pipeline_dffe[42]                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; dds_chirp:dds1|DDS_48_v1:dds_0|DDS_48_v1_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_qmh:auto_generated|pipeline_dffe[42]~DUPLICATE                                                                                                                                                                            ;                  ;                       ;
; dds_chirp:dds1|DDS_48_v1:dds_0|DDS_48_v1_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_qmh:auto_generated|pipeline_dffe[47]                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; dds_chirp:dds1|DDS_48_v1:dds_0|DDS_48_v1_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_qmh:auto_generated|pipeline_dffe[47]~DUPLICATE                                                                                                                                                                            ;                  ;                       ;
; dds_chirp:dds1|DDS_48_v1:dds_0|DDS_48_v1_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[12]                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; dds_chirp:dds1|DDS_48_v1:dds_0|DDS_48_v1_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[12]~DUPLICATE                                                                                                                                                                                                                                 ;                  ;                       ;
; dds_chirp:dds1|DDS_48_v1:dds_0|DDS_48_v1_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[15]                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; dds_chirp:dds1|DDS_48_v1:dds_0|DDS_48_v1_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[15]~DUPLICATE                                                                                                                                                                                                                                 ;                  ;                       ;
; dds_chirp:dds1|accum_dds[0]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; dds_chirp:dds1|accum_dds[0]~DUPLICATE                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; dds_chirp:dds1|accum_dds[2]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; dds_chirp:dds1|accum_dds[2]~DUPLICATE                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; dds_chirp:dds1|accum_dds[4]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; dds_chirp:dds1|accum_dds[4]~DUPLICATE                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; dds_chirp:dds1|accum_dds[7]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; dds_chirp:dds1|accum_dds[7]~DUPLICATE                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; dds_chirp:dds1|accum_dds[8]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; dds_chirp:dds1|accum_dds[8]~DUPLICATE                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; dds_chirp:dds1|accum_dds[23]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; dds_chirp:dds1|accum_dds[23]~DUPLICATE                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; dds_chirp:dds1|temp_t1[7]                                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; dds_chirp:dds1|temp_t1[7]~DUPLICATE                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; error_sch:block_error_adc1|sch_reg[2]                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; error_sch:block_error_adc1|sch_reg[2]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; error_sch:block_error_adc1|sch_reg[3]                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; error_sch:block_error_adc1|sch_reg[3]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; error_sch:block_error_adc1|sch_reg[4]                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; error_sch:block_error_adc1|sch_reg[4]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; error_sch:block_error_adc1|sch_reg[6]                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; error_sch:block_error_adc1|sch_reg[6]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; error_sch:block_error_adc2|sch_reg[1]                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; error_sch:block_error_adc2|sch_reg[1]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; error_sch:block_error_adc2|sch_reg[3]                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; error_sch:block_error_adc2|sch_reg[3]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; error_sch:block_error_adc2|sch_reg[4]                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; error_sch:block_error_adc2|sch_reg[4]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; error_sch:block_error_adc2|sch_reg[5]                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; error_sch:block_error_adc2|sch_reg[5]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; error_sch:block_error_adc2|sch_reg[6]                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; error_sch:block_error_adc2|sch_reg[6]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; error_sch:block_error_adc2|sch_reg[7]                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; error_sch:block_error_adc2|sch_reg[7]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; error_sch:block_error_adc2|sch_reg[8]                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; error_sch:block_error_adc2|sch_reg[8]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; error_sch:block_error_adc2|sch_reg[9]                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; error_sch:block_error_adc2|sch_reg[9]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; error_sch:block_error_adc2|sch_reg[10]                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; error_sch:block_error_adc2|sch_reg[10]~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; error_sch:block_error_adc2|sch_reg[11]                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; error_sch:block_error_adc2|sch_reg[11]~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; error_sch:block_error_adc2|sch_reg[12]                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; error_sch:block_error_adc2|sch_reg[12]~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; error_sch:block_error_adc2|sch_reg[13]                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; error_sch:block_error_adc2|sch_reg[13]~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; error_sch:block_error_adc2|sch_reg[14]                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; error_sch:block_error_adc2|sch_reg[14]~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; error_sch:block_error_adc2|sch_reg[15]                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; error_sch:block_error_adc2|sch_reg[15]~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; error_sch:block_error_sysref_adc2|sch_reg[1]                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; error_sch:block_error_sysref_adc2|sch_reg[1]~DUPLICATE                                                                                                                                                                                                                                                                            ;                  ;                       ;
; error_sch:block_error_sysref_adc2|sch_reg[3]                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; error_sch:block_error_sysref_adc2|sch_reg[3]~DUPLICATE                                                                                                                                                                                                                                                                            ;                  ;                       ;
; error_sch:block_error_sysref_adc2|sch_reg[4]                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; error_sch:block_error_sysref_adc2|sch_reg[4]~DUPLICATE                                                                                                                                                                                                                                                                            ;                  ;                       ;
; error_sch:block_error_sysref_adc2|sch_reg[6]                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; error_sch:block_error_sysref_adc2|sch_reg[6]~DUPLICATE                                                                                                                                                                                                                                                                            ;                  ;                       ;
; error_sch:block_error_sysref_adc2|sch_reg[7]                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; error_sch:block_error_sysref_adc2|sch_reg[7]~DUPLICATE                                                                                                                                                                                                                                                                            ;                  ;                       ;
; error_sch:block_error_sysref_adc2|sch_reg[10]                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; error_sch:block_error_sysref_adc2|sch_reg[10]~DUPLICATE                                                                                                                                                                                                                                                                           ;                  ;                       ;
; error_sch:block_error_sysref_adc2|sch_reg[13]                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; error_sch:block_error_sysref_adc2|sch_reg[13]~DUPLICATE                                                                                                                                                                                                                                                                           ;                  ;                       ;
; error_sch:error1_D2|sch_reg[0]                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; error_sch:error1_D2|sch_reg[0]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; error_sch:error1|sch_reg[0]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; error_sch:error1|sch_reg[0]~DUPLICATE                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; error_sch:error2_D2|sch_reg[0]                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; error_sch:error2_D2|sch_reg[0]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; error_sch:error2_D2|sch_reg[1]                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; error_sch:error2_D2|sch_reg[1]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; error_sch:error2_D2|sch_reg[2]                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; error_sch:error2_D2|sch_reg[2]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; error_sch:error2_D2|sch_reg[3]                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; error_sch:error2_D2|sch_reg[3]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; error_sch:error2_D2|sch_reg[4]                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; error_sch:error2_D2|sch_reg[4]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; error_sch:error2_D2|sch_reg[5]                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; error_sch:error2_D2|sch_reg[5]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; error_sch:error2_D2|sch_reg[6]                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; error_sch:error2_D2|sch_reg[6]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; error_sch:error2_D2|sch_reg[7]                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; error_sch:error2_D2|sch_reg[7]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; error_sch:error2_D2|sch_reg[8]                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; error_sch:error2_D2|sch_reg[8]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; error_sch:error2_D2|sch_reg[9]                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; error_sch:error2_D2|sch_reg[9]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; error_sch:error2_D2|sch_reg[10]                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; error_sch:error2_D2|sch_reg[10]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; error_sch:error2_D2|sch_reg[11]                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; error_sch:error2_D2|sch_reg[11]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; error_sch:error2_D2|sch_reg[12]                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; error_sch:error2_D2|sch_reg[12]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; error_sch:error2_D2|sch_reg[13]                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; error_sch:error2_D2|sch_reg[13]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; error_sch:error2_D2|sch_reg[14]                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; error_sch:error2_D2|sch_reg[14]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; error_sch:error2_D2|sch_reg[15]                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; error_sch:error2_D2|sch_reg[15]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; jesd204_scrambler:i_scrambler1|state[9]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; jesd204_scrambler:i_scrambler1|state[9]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; jesd204_scrambler:i_scrambler1|state[12]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; jesd204_scrambler:i_scrambler1|state[12]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; jesd204_scrambler:i_scrambler1|state[13]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; jesd204_scrambler:i_scrambler1|state[13]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; jesd204_scrambler:i_scrambler2|state[8]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; jesd204_scrambler:i_scrambler2|state[8]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; jesd204_scrambler:i_scrambler2|state[9]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; jesd204_scrambler:i_scrambler2|state[9]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; jesd204_scrambler:q_scrambler1|state[0]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; jesd204_scrambler:q_scrambler1|state[0]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; jesd204_scrambler:q_scrambler1|state[3]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; jesd204_scrambler:q_scrambler1|state[3]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; jesd204_scrambler:q_scrambler1|state[6]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; jesd204_scrambler:q_scrambler1|state[6]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; jesd204_scrambler:q_scrambler1|state[8]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; jesd204_scrambler:q_scrambler1|state[8]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; jesd204_scrambler:q_scrambler1|state[9]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; jesd204_scrambler:q_scrambler1|state[9]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; jesd204_scrambler:q_scrambler1|state[12]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; jesd204_scrambler:q_scrambler1|state[12]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; jesd204_scrambler:q_scrambler1|state[13]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; jesd204_scrambler:q_scrambler1|state[13]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; jesd204_scrambler:q_scrambler2|state[4]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; jesd204_scrambler:q_scrambler2|state[4]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; jesd204_scrambler:q_scrambler2|state[5]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; jesd204_scrambler:q_scrambler2|state[5]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; jesd204_scrambler:q_scrambler2|state[7]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; jesd204_scrambler:q_scrambler2|state[7]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; jesd204_scrambler:q_scrambler2|state[8]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; jesd204_scrambler:q_scrambler2|state[8]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; jesd204_scrambler:q_scrambler2|state[10]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; jesd204_scrambler:q_scrambler2|state[10]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; jesd204_scrambler:q_scrambler2|state[12]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; jesd204_scrambler:q_scrambler2|state[12]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; jesd204_scrambler:q_scrambler2|state[14]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; jesd204_scrambler:q_scrambler2|state[14]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; master_start:sync1|TIME_MASTER[0]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|TIME_MASTER[0]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; master_start:sync1|TIME_MASTER[1]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|TIME_MASTER[1]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; master_start:sync1|TIME_MASTER[2]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|TIME_MASTER[2]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; master_start:sync1|TIME_MASTER[3]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|TIME_MASTER[3]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; master_start:sync1|TIME_MASTER[4]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|TIME_MASTER[4]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; master_start:sync1|TIME_MASTER[5]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|TIME_MASTER[5]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; master_start:sync1|TIME_MASTER[6]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|TIME_MASTER[6]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; master_start:sync1|TIME_MASTER[7]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|TIME_MASTER[7]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; master_start:sync1|TIME_MASTER[8]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|TIME_MASTER[8]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; master_start:sync1|TIME_MASTER[9]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|TIME_MASTER[9]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; master_start:sync1|TIME_MASTER[10]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|TIME_MASTER[10]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; master_start:sync1|TIME_MASTER[11]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|TIME_MASTER[11]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; master_start:sync1|TIME_MASTER[12]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|TIME_MASTER[12]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; master_start:sync1|TIME_MASTER[13]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|TIME_MASTER[13]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; master_start:sync1|TIME_MASTER[14]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|TIME_MASTER[14]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; master_start:sync1|TIME_MASTER[15]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|TIME_MASTER[15]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; master_start:sync1|TIME_MASTER[16]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|TIME_MASTER[16]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; master_start:sync1|TIME_MASTER[17]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|TIME_MASTER[17]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; master_start:sync1|TIME_MASTER[18]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|TIME_MASTER[18]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; master_start:sync1|TIME_MASTER[19]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|TIME_MASTER[19]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; master_start:sync1|TIME_MASTER[20]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|TIME_MASTER[20]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; master_start:sync1|TIME_MASTER[21]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|TIME_MASTER[21]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; master_start:sync1|TIME_MASTER[22]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|TIME_MASTER[22]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; master_start:sync1|TIME_MASTER[23]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|TIME_MASTER[23]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; master_start:sync1|TIME_MASTER[24]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|TIME_MASTER[24]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; master_start:sync1|TIME_MASTER[25]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|TIME_MASTER[25]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; master_start:sync1|TIME_MASTER[26]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|TIME_MASTER[26]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; master_start:sync1|TIME_MASTER[27]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|TIME_MASTER[27]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; master_start:sync1|TIME_MASTER[28]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|TIME_MASTER[28]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; master_start:sync1|TIME_MASTER[29]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|TIME_MASTER[29]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; master_start:sync1|TIME_MASTER[30]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|TIME_MASTER[30]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; master_start:sync1|TIME_MASTER[31]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|TIME_MASTER[31]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; master_start:sync1|TIME_MASTER[32]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|TIME_MASTER[32]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; master_start:sync1|TIME_MASTER[33]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|TIME_MASTER[33]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; master_start:sync1|TIME_MASTER[34]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|TIME_MASTER[34]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; master_start:sync1|TIME_MASTER[35]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|TIME_MASTER[35]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; master_start:sync1|TIME_MASTER[36]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|TIME_MASTER[36]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; master_start:sync1|TIME_MASTER[37]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|TIME_MASTER[37]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; master_start:sync1|TIME_MASTER[38]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|TIME_MASTER[38]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; master_start:sync1|TIME_MASTER[39]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|TIME_MASTER[39]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; master_start:sync1|TIME_MASTER[40]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|TIME_MASTER[40]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; master_start:sync1|TIME_MASTER[41]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|TIME_MASTER[41]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; master_start:sync1|TIME_MASTER[42]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|TIME_MASTER[42]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; master_start:sync1|TIME_MASTER[43]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|TIME_MASTER[43]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; master_start:sync1|TIME_MASTER[44]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|TIME_MASTER[44]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; master_start:sync1|TIME_MASTER[45]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|TIME_MASTER[45]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; master_start:sync1|TIME_MASTER[46]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|TIME_MASTER[46]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; master_start:sync1|TIME_MASTER[47]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|TIME_MASTER[47]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; master_start:sync1|TIME_MASTER[48]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|TIME_MASTER[48]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; master_start:sync1|TIME_MASTER[49]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|TIME_MASTER[49]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; master_start:sync1|TIME_MASTER[50]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|TIME_MASTER[50]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; master_start:sync1|TIME_MASTER[51]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|TIME_MASTER[51]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; master_start:sync1|TIME_MASTER[52]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|TIME_MASTER[52]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; master_start:sync1|TIME_MASTER[53]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|TIME_MASTER[53]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; master_start:sync1|TIME_MASTER[54]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|TIME_MASTER[54]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; master_start:sync1|TIME_MASTER[55]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|TIME_MASTER[55]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; master_start:sync1|frnt_Time_update[2]                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|frnt_Time_update[2]~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; master_start:sync1|reg_MEM_N_impuls[0]                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|reg_MEM_N_impuls[0]~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; master_start:sync1|reg_MEM_N_impuls[4]                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|reg_MEM_N_impuls[4]~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; master_start:sync1|reg_MEM_N_impuls[7]                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|reg_MEM_N_impuls[7]~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; master_start:sync1|reg_MEM_N_impuls[9]                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|reg_MEM_N_impuls[9]~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; master_start:sync1|reg_MEM_N_impuls[10]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|reg_MEM_N_impuls[10]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; master_start:sync1|reg_MEM_N_impuls[11]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|reg_MEM_N_impuls[11]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; master_start:sync1|reg_MEM_N_impuls[12]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|reg_MEM_N_impuls[12]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; master_start:sync1|reg_MEM_N_impuls[14]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|reg_MEM_N_impuls[14]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; master_start:sync1|reg_MEM_N_impuls[15]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|reg_MEM_N_impuls[15]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; master_start:sync1|reg_MEM_TIME_START[0]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|reg_MEM_TIME_START[0]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; master_start:sync1|reg_MEM_TIME_START[1]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|reg_MEM_TIME_START[1]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; master_start:sync1|reg_MEM_TIME_START[2]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|reg_MEM_TIME_START[2]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; master_start:sync1|reg_MEM_TIME_START[3]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|reg_MEM_TIME_START[3]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; master_start:sync1|reg_MEM_TIME_START[5]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|reg_MEM_TIME_START[5]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; master_start:sync1|reg_MEM_TIME_START[6]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|reg_MEM_TIME_START[6]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; master_start:sync1|reg_MEM_TIME_START[7]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|reg_MEM_TIME_START[7]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; master_start:sync1|reg_MEM_TIME_START[8]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|reg_MEM_TIME_START[8]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; master_start:sync1|reg_MEM_TIME_START[9]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|reg_MEM_TIME_START[9]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; master_start:sync1|reg_MEM_TIME_START[10]                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|reg_MEM_TIME_START[10]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; master_start:sync1|reg_MEM_TIME_START[11]                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|reg_MEM_TIME_START[11]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; master_start:sync1|reg_MEM_TIME_START[14]                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|reg_MEM_TIME_START[14]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; master_start:sync1|reg_MEM_TIME_START[18]                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|reg_MEM_TIME_START[18]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; master_start:sync1|reg_MEM_TIME_START[20]                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|reg_MEM_TIME_START[20]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; master_start:sync1|reg_MEM_TIME_START[25]                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|reg_MEM_TIME_START[25]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; master_start:sync1|reg_MEM_TIME_START[27]                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|reg_MEM_TIME_START[27]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; master_start:sync1|reg_MEM_TIME_START[34]                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|reg_MEM_TIME_START[34]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; master_start:sync1|reg_MEM_TIME_START[35]                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|reg_MEM_TIME_START[35]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; master_start:sync1|reg_MEM_TIME_START[36]                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|reg_MEM_TIME_START[36]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; master_start:sync1|reg_MEM_TIME_START[37]                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|reg_MEM_TIME_START[37]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; master_start:sync1|reg_MEM_TIME_START[39]                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|reg_MEM_TIME_START[39]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; master_start:sync1|reg_MEM_TIME_START[44]                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|reg_MEM_TIME_START[44]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; master_start:sync1|reg_MEM_TIME_START[45]                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|reg_MEM_TIME_START[45]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; master_start:sync1|reg_MEM_TIME_START[46]                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|reg_MEM_TIME_START[46]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; master_start:sync1|reg_MEM_TIME_START[47]                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|reg_MEM_TIME_START[47]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; master_start:sync1|state[0]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|state[0]~DUPLICATE                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; master_start:sync1|state[1]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|state[1]~DUPLICATE                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; master_start:sync1|state[2]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|state[2]~DUPLICATE                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; master_start:sync1|temp_TIMER1[0]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|temp_TIMER1[0]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; master_start:sync1|temp_TIMER1[1]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|temp_TIMER1[1]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; master_start:sync1|temp_TIMER1[3]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|temp_TIMER1[3]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; master_start:sync1|temp_TIMER1[4]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|temp_TIMER1[4]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; master_start:sync1|temp_TIMER1[6]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|temp_TIMER1[6]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; master_start:sync1|temp_TIMER1[11]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|temp_TIMER1[11]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; master_start:sync1|temp_TIMER1[12]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|temp_TIMER1[12]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; master_start:sync1|temp_TIMER1[15]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|temp_TIMER1[15]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; master_start:sync1|temp_TIMER1[17]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|temp_TIMER1[17]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; master_start:sync1|temp_TIMER1[23]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|temp_TIMER1[23]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; master_start:sync1|temp_TIMER1[29]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|temp_TIMER1[29]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; master_start:sync1|temp_TIMER2[13]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|temp_TIMER2[13]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; master_start:sync1|temp_TIMER2[18]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|temp_TIMER2[18]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; master_start:sync1|temp_TIMER2[23]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|temp_TIMER2[23]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; master_start:sync1|temp_TIMER2[24]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|temp_TIMER2[24]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; master_start:sync1|temp_TIMER2[31]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|temp_TIMER2[31]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; master_start:sync1|temp_TIMER3[0]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|temp_TIMER3[0]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; master_start:sync1|temp_TIMER3[1]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|temp_TIMER3[1]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; master_start:sync1|temp_TIMER3[2]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|temp_TIMER3[2]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; master_start:sync1|temp_TIMER3[4]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|temp_TIMER3[4]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; master_start:sync1|temp_TIMER3[5]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|temp_TIMER3[5]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; master_start:sync1|temp_TIMER3[7]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|temp_TIMER3[7]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; master_start:sync1|temp_TIMER3[10]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|temp_TIMER3[10]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; master_start:sync1|temp_TIMER3[11]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|temp_TIMER3[11]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; master_start:sync1|temp_TIMER3[13]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|temp_TIMER3[13]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; master_start:sync1|temp_TIMER3[14]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|temp_TIMER3[14]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; master_start:sync1|temp_TIMER3[16]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|temp_TIMER3[16]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; master_start:sync1|temp_TIMER3[19]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|temp_TIMER3[19]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; master_start:sync1|temp_TIMER3[29]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|temp_TIMER3[29]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; master_start:sync1|temp_TIMER4[0]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|temp_TIMER4[0]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; master_start:sync1|temp_TIMER4[1]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|temp_TIMER4[1]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; master_start:sync1|temp_TIMER4[8]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|temp_TIMER4[8]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; master_start:sync1|temp_TIMER4[13]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|temp_TIMER4[13]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; master_start:sync1|temp_TIMER4[14]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|temp_TIMER4[14]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; master_start:sync1|temp_TIMER4[15]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|temp_TIMER4[15]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; master_start:sync1|temp_TIMER4[17]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|temp_TIMER4[17]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; master_start:sync1|temp_TIMER4[20]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; master_start:sync1|temp_TIMER4[20]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; rst:reset002|altshift_taps:a_rtl_0|shift_taps_2ou:auto_generated|cntr_kcf:cntr1|counter_reg_bit[4]                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; rst:reset002|altshift_taps:a_rtl_0|shift_taps_2ou:auto_generated|cntr_kcf:cntr1|counter_reg_bit[4]~DUPLICATE                                                                                                                                                                                                                      ;                  ;                       ;
; rst:reset008|altshift_taps:a_rtl_0|shift_taps_6ou:auto_generated|cntr_kcf:cntr1|counter_reg_bit[3]                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; rst:reset008|altshift_taps:a_rtl_0|shift_taps_6ou:auto_generated|cntr_kcf:cntr1|counter_reg_bit[3]~DUPLICATE                                                                                                                                                                                                                      ;                  ;                       ;
; sdram_cntr:SDRAM_CNTR0|ram_len[3]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; sdram_cntr:SDRAM_CNTR0|ram_len[3]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; sdram_cntr:SDRAM_CNTR0|ready_all                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; sdram_cntr:SDRAM_CNTR0|ready_all~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; sdram_cntr:SDRAM_CNTR0|ref_cnt[4]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; sdram_cntr:SDRAM_CNTR0|ref_cnt[4]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; sdram_cntr:SDRAM_CNTR0|sdram_cmd[0]                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; sdram_cntr:SDRAM_CNTR0|sdram_cmd[0]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; sdram_cntr:SDRAM_CNTR0|st.00000000                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; sdram_cntr:SDRAM_CNTR0|st.00000000~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; sdram_cntr:SDRAM_CNTR0|st.IDLE                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; sdram_cntr:SDRAM_CNTR0|st.IDLE~DUPLICATE                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; sdram_cntr:SDRAM_CNTR0|st.INIT_LMR                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; sdram_cntr:SDRAM_CNTR0|st.INIT_LMR~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; sdram_cntr:SDRAM_CNTR0|st.INIT_POWERUP                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; sdram_cntr:SDRAM_CNTR0|st.INIT_POWERUP~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; sdram_cntr:SDRAM_CNTR0|st.INIT_WAIT3                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; sdram_cntr:SDRAM_CNTR0|st.INIT_WAIT3~DUPLICATE                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; sdram_cntr:SDRAM_CNTR0|st.READ                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; sdram_cntr:SDRAM_CNTR0|st.READ~DUPLICATE                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; sdram_cntr:SDRAM_CNTR0|st.READ_START                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; sdram_cntr:SDRAM_CNTR0|st.READ_START~DUPLICATE                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; sdram_cntr:SDRAM_CNTR0|st.REF_AREF                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; sdram_cntr:SDRAM_CNTR0|st.REF_AREF~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; sdram_cntr:SDRAM_CNTR0|st.WRITE_STOP_PRE                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; sdram_cntr:SDRAM_CNTR0|st.WRITE_STOP_PRE~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; sdram_cntr:SDRAM_CNTR0|wait_cnt_end                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; sdram_cntr:SDRAM_CNTR0|wait_cnt_end~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; send_to_uart:tst_u1|FLAG_SEND                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; send_to_uart:tst_u1|FLAG_SEND~DUPLICATE                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; send_to_uart:tst_u1|N_sch[7]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; send_to_uart:tst_u1|N_sch[7]~DUPLICATE                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; sync_align_ila:sa_ila_D2|sch_lmfc[0]                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; sync_align_ila:sa_ila_D2|sch_lmfc[0]~DUPLICATE                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; timer_1sec[0]                                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; timer_1sec[0]~DUPLICATE                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; timer_1sec[2]                                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; timer_1sec[2]~DUPLICATE                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; timer_1sec[5]                                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; timer_1sec[5]~DUPLICATE                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; timer_1sec[7]                                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; timer_1sec[7]~DUPLICATE                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; wcm:wcm1|rd_status[0]                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; wcm:wcm1|rd_status[0]~DUPLICATE                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; wcm:wcm1|rd_status[1]                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; wcm:wcm1|rd_status[1]~DUPLICATE                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; wcm:wcm1|rd_status[2]                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; wcm:wcm1|rd_status[2]~DUPLICATE                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; wcm:wcm1|status[0]                                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; wcm:wcm1|status[0]~DUPLICATE                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; wcm:wcm1|t1_CMD_ADDR[0]                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; wcm:wcm1|t1_CMD_ADDR[0]~DUPLICATE                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; wcm:wcm1|t1_CMD_ADDR[2]                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; wcm:wcm1|t1_CMD_ADDR[2]~DUPLICATE                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; wcm:wcm1|t1_CMD_ADDR[4]                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; wcm:wcm1|t1_CMD_ADDR[4]~DUPLICATE                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; wcm:wcm1|tmp_CMD_TIME[45]                                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; wcm:wcm1|tmp_CMD_TIME[45]~DUPLICATE                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; wcm:wcm1|tmp_REG_ADDR[2]                                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; wcm:wcm1|tmp_REG_ADDR[2]~DUPLICATE                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; wcm:wcm1|tmp_REG_ADDR[5]                                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; wcm:wcm1|tmp_REG_ADDR[5]~DUPLICATE                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; wcm:wcm1|tmp_REG_ADDR[6]                                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; wcm:wcm1|tmp_REG_ADDR[6]~DUPLICATE                                                                                                                                                                                                                                                                                                ;                  ;                       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+--------------+----------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                                                                                                                 ;
+----------------------------------------------+----------------+--------------+-----------------------------------------------------------+---------------+----------------------------------------------------------+
; Name                                         ; Ignored Entity ; Ignored From ; Ignored To                                                ; Ignored Value ; Ignored Source                                           ;
+----------------------------------------------+----------------+--------------+-----------------------------------------------------------+---------------+----------------------------------------------------------+
; Location                                     ;                ;              ; DCLK0                                                     ; PIN_W22       ; QSF Assignment                                           ;
; Location                                     ;                ;              ; DCLK0(n)                                                  ; PIN_W23       ; QSF Assignment                                           ;
; Location                                     ;                ;              ; DCLK5                                                     ; PIN_U9        ; QSF Assignment                                           ;
; Location                                     ;                ;              ; DCLK5(n)                                                  ; PIN_U8        ; QSF Assignment                                           ;
; Location                                     ;                ;              ; DCLK6                                                     ; PIN_W9        ; QSF Assignment                                           ;
; Location                                     ;                ;              ; DCLK6(n)                                                  ; PIN_W8        ; QSF Assignment                                           ;
; Location                                     ;                ;              ; FPGA_F48MHZ                                               ; PIN_AD1       ; QSF Assignment                                           ;
; Location                                     ;                ;              ; FPGA_F48MHZ(n)                                            ; PIN_AD2       ; QSF Assignment                                           ;
; Location                                     ;                ;              ; FPGA_SYNC2                                                ; PIN_AK14      ; QSF Assignment                                           ;
; Location                                     ;                ;              ; FPGA_SYNC2(n)                                             ; PIN_AJ15      ; QSF Assignment                                           ;
; Location                                     ;                ;              ; FPGA_SYNC3                                                ; PIN_AH15      ; QSF Assignment                                           ;
; Location                                     ;                ;              ; FPGA_SYNC3(n)                                             ; PIN_AG15      ; QSF Assignment                                           ;
; Location                                     ;                ;              ; RX2_GTP                                                   ; PIN_V1        ; QSF Assignment                                           ;
; Location                                     ;                ;              ; RX2_GTP(n)                                                ; PIN_V2        ; QSF Assignment                                           ;
; Location                                     ;                ;              ; RX_GTP                                                    ; PIN_Y1        ; QSF Assignment                                           ;
; Location                                     ;                ;              ; TX2_GTP                                                   ; PIN_U3        ; QSF Assignment                                           ;
; Location                                     ;                ;              ; TX2_GTP(n)                                                ; PIN_U4        ; QSF Assignment                                           ;
; Location                                     ;                ;              ; TX_GTP                                                    ; PIN_W3        ; QSF Assignment                                           ;
; Location                                     ;                ;              ; TX_GTP(n)                                                 ; PIN_W4        ; QSF Assignment                                           ;
; Location                                     ;                ;              ; si570_clk                                                 ; PIN_AH1       ; QSF Assignment                                           ;
; Location                                     ;                ;              ; si570_clk(n)                                              ; PIN_AH2       ; QSF Assignment                                           ;
; Virtual Pin                                  ; top_module     ;              ; ctrl_tc_force_train                                       ; ON            ; QSF Assignment                                           ;
; Virtual Pin                                  ; top_module     ;              ; err_rr_rxrdp_oflw                                         ; ON            ; QSF Assignment                                           ;
; Virtual Pin                                  ; top_module     ;              ; err_txrdp_oflw                                            ; ON            ; QSF Assignment                                           ;
; Virtual Pin                                  ; top_module     ;              ; rxrdp_adr                                                 ; ON            ; QSF Assignment                                           ;
; Virtual Pin                                  ; top_module     ;              ; rxrdp_dat                                                 ; ON            ; QSF Assignment                                           ;
; Virtual Pin                                  ; top_module     ;              ; rxrdp_dav                                                 ; ON            ; QSF Assignment                                           ;
; Virtual Pin                                  ; top_module     ;              ; rxrdp_ena                                                 ; ON            ; QSF Assignment                                           ;
; Virtual Pin                                  ; top_module     ;              ; rxrdp_eop                                                 ; ON            ; QSF Assignment                                           ;
; Virtual Pin                                  ; top_module     ;              ; rxrdp_err                                                 ; ON            ; QSF Assignment                                           ;
; Virtual Pin                                  ; top_module     ;              ; rxrdp_mty                                                 ; ON            ; QSF Assignment                                           ;
; Virtual Pin                                  ; top_module     ;              ; rxrdp_sop                                                 ; ON            ; QSF Assignment                                           ;
; Virtual Pin                                  ; top_module     ;              ; rxrdp_val                                                 ; ON            ; QSF Assignment                                           ;
; Virtual Pin                                  ; top_module     ;              ; stat_rr_link                                              ; ON            ; QSF Assignment                                           ;
; Virtual Pin                                  ; top_module     ;              ; stat_rxrdp_empty                                          ; ON            ; QSF Assignment                                           ;
; Virtual Pin                                  ; top_module     ;              ; txrdp_adr                                                 ; ON            ; QSF Assignment                                           ;
; Virtual Pin                                  ; top_module     ;              ; txrdp_dat                                                 ; ON            ; QSF Assignment                                           ;
; Virtual Pin                                  ; top_module     ;              ; txrdp_dav                                                 ; ON            ; QSF Assignment                                           ;
; Virtual Pin                                  ; top_module     ;              ; txrdp_ena                                                 ; ON            ; QSF Assignment                                           ;
; Virtual Pin                                  ; top_module     ;              ; txrdp_eop                                                 ; ON            ; QSF Assignment                                           ;
; Virtual Pin                                  ; top_module     ;              ; txrdp_err                                                 ; ON            ; QSF Assignment                                           ;
; Virtual Pin                                  ; top_module     ;              ; txrdp_mty                                                 ; ON            ; QSF Assignment                                           ;
; Virtual Pin                                  ; top_module     ;              ; txrdp_sop                                                 ; ON            ; QSF Assignment                                           ;
; PLL Bandwidth Preset                         ; top_module     ;              ; *pll100_0002*|altera_pll:altera_pll_i*|*                  ; AUTO          ; pll100/pll100_0002.qip                                   ;
; PLL Bandwidth Preset                         ; top_module     ;              ; *pll240_120_0002*|altera_pll:altera_pll_i*|*              ; AUTO          ; pll240_120/pll240_120_0002.qip                           ;
; PLL Bandwidth Preset                         ; top_module     ;              ; *pll_120_120_96_96_96_0002*|altera_pll:altera_pll_i*|*    ; AUTO          ; pll_120_120_96_96_96/pll_120_120_96_96_96_0002.qip       ;
; PLL Bandwidth Preset                         ; top_module     ;              ; *pll_125_0002*|altera_pll:altera_pll_i*|*                 ; AUTO          ; pll_125/pll_125_0002.qip                                 ;
; PLL Bandwidth Preset                         ; top_module     ;              ; *pll_125_120_96_96_96_v1_0002*|altera_pll:altera_pll_i*|* ; AUTO          ; pll_125_120_96_96_96_v1/pll_125_120_96_96_96_v1_0002.qip ;
; PLL Bandwidth Preset                         ; top_module     ;              ; *pll_96_0002*|altera_pll:altera_pll_i*|*                  ; AUTO          ; pll_96/pll_96_0002.qip                                   ;
; PLL Bandwidth Preset                         ; top_module     ;              ; *pll_delay1_0002*|altera_pll:altera_pll_i*|*              ; AUTO          ; pll_delay1/pll_delay1_0002.qip                           ;
; PLL Bandwidth Preset                         ; top_module     ;              ; *pll_gigtrans_0002*|altera_pll:altera_pll_i*|*            ; AUTO          ; pll_gigtrans/pll_gigtrans_0002.qip                       ;
; PLL Bandwidth Preset                         ; top_module     ;              ; *pll_v040219_1_0002*|altera_pll:altera_pll_i*|*           ; AUTO          ; pll_v040219_1/pll_v040219_1_0002.qip                     ;
; PLL Bandwidth Preset                         ; top_module     ;              ; *pll_v070319_0002*|altera_pll:altera_pll_i*|*             ; AUTO          ; pll_v070319/pll_v070319_0002.qip                         ;
; PLL Compensation Mode                        ; top_module     ;              ; *pll100_0002*|altera_pll:altera_pll_i*|*                  ; DIRECT        ; pll100/pll100_0002.qip                                   ;
; PLL Compensation Mode                        ; top_module     ;              ; *pll240_120_0002*|altera_pll:altera_pll_i*|*              ; DIRECT        ; pll240_120/pll240_120_0002.qip                           ;
; PLL Compensation Mode                        ; top_module     ;              ; *pll_120_120_96_96_96_0002*|altera_pll:altera_pll_i*|*    ; DIRECT        ; pll_120_120_96_96_96/pll_120_120_96_96_96_0002.qip       ;
; PLL Compensation Mode                        ; top_module     ;              ; *pll_125_0002*|altera_pll:altera_pll_i*|*                 ; DIRECT        ; pll_125/pll_125_0002.qip                                 ;
; PLL Compensation Mode                        ; top_module     ;              ; *pll_125_120_96_96_96_v1_0002*|altera_pll:altera_pll_i*|* ; DIRECT        ; pll_125_120_96_96_96_v1/pll_125_120_96_96_96_v1_0002.qip ;
; PLL Compensation Mode                        ; top_module     ;              ; *pll_96_0002*|altera_pll:altera_pll_i*|*                  ; DIRECT        ; pll_96/pll_96_0002.qip                                   ;
; PLL Compensation Mode                        ; top_module     ;              ; *pll_delay1_0002*|altera_pll:altera_pll_i*|*              ; DIRECT        ; pll_delay1/pll_delay1_0002.qip                           ;
; PLL Compensation Mode                        ; top_module     ;              ; *pll_gigtrans_0002*|altera_pll:altera_pll_i*|*            ; DIRECT        ; pll_gigtrans/pll_gigtrans_0002.qip                       ;
; PLL Compensation Mode                        ; top_module     ;              ; *pll_v040219_1_0002*|altera_pll:altera_pll_i*|*           ; DIRECT        ; pll_v040219_1/pll_v040219_1_0002.qip                     ;
; PLL Compensation Mode                        ; top_module     ;              ; *pll_v070319_0002*|altera_pll:altera_pll_i*|*             ; DIRECT        ; pll_v070319/pll_v070319_0002.qip                         ;
; PLL Automatic Self-Reset                     ; top_module     ;              ; *pll100_0002*|altera_pll:altera_pll_i*|*                  ; OFF           ; pll100/pll100_0002.qip                                   ;
; PLL Automatic Self-Reset                     ; top_module     ;              ; *pll240_120_0002*|altera_pll:altera_pll_i*|*              ; OFF           ; pll240_120/pll240_120_0002.qip                           ;
; PLL Automatic Self-Reset                     ; top_module     ;              ; *pll_120_120_96_96_96_0002*|altera_pll:altera_pll_i*|*    ; OFF           ; pll_120_120_96_96_96/pll_120_120_96_96_96_0002.qip       ;
; PLL Automatic Self-Reset                     ; top_module     ;              ; *pll_125_0002*|altera_pll:altera_pll_i*|*                 ; OFF           ; pll_125/pll_125_0002.qip                                 ;
; PLL Automatic Self-Reset                     ; top_module     ;              ; *pll_125_120_96_96_96_v1_0002*|altera_pll:altera_pll_i*|* ; OFF           ; pll_125_120_96_96_96_v1/pll_125_120_96_96_96_v1_0002.qip ;
; PLL Automatic Self-Reset                     ; top_module     ;              ; *pll_96_0002*|altera_pll:altera_pll_i*|*                  ; OFF           ; pll_96/pll_96_0002.qip                                   ;
; PLL Automatic Self-Reset                     ; top_module     ;              ; *pll_delay1_0002*|altera_pll:altera_pll_i*|*              ; OFF           ; pll_delay1/pll_delay1_0002.qip                           ;
; PLL Automatic Self-Reset                     ; top_module     ;              ; *pll_gigtrans_0002*|altera_pll:altera_pll_i*|*            ; OFF           ; pll_gigtrans/pll_gigtrans_0002.qip                       ;
; PLL Automatic Self-Reset                     ; top_module     ;              ; *pll_v040219_1_0002*|altera_pll:altera_pll_i*|*           ; OFF           ; pll_v040219_1/pll_v040219_1_0002.qip                     ;
; PLL Automatic Self-Reset                     ; top_module     ;              ; *pll_v070319_0002*|altera_pll:altera_pll_i*|*             ; OFF           ; pll_v070319/pll_v070319_0002.qip                         ;
; Transceiver Dedicated Refclk Pin Termination ; top_module     ;              ; DCLK5                                                     ; AC_COUPLING   ; QSF Assignment                                           ;
; I/O Standard                                 ; top_module     ;              ; DCLK0                                                     ; LVDS          ; QSF Assignment                                           ;
; I/O Standard                                 ; top_module     ;              ; DCLK5                                                     ; 2.5-V PCML    ; QSF Assignment                                           ;
; I/O Standard                                 ; top_module     ;              ; DCLK6                                                     ; 1.5-V PCML    ; QSF Assignment                                           ;
; I/O Standard                                 ; top_module     ;              ; DCLK6(n)                                                  ; 1.5-V PCML    ; QSF Assignment                                           ;
; I/O Standard                                 ; top_module     ;              ; FPGA_F48MHZ                                               ; 1.5-V PCML    ; QSF Assignment                                           ;
; I/O Standard                                 ; top_module     ;              ; FPGA_SYNC2                                                ; LVDS          ; QSF Assignment                                           ;
; I/O Standard                                 ; top_module     ;              ; FPGA_SYNC3                                                ; LVDS          ; QSF Assignment                                           ;
; I/O Standard                                 ; top_module     ;              ; ONET1_RX_LOS                                              ; 3.3-V LVCMOS  ; QSF Assignment                                           ;
; I/O Standard                                 ; top_module     ;              ; ONET2_RX_LOS                                              ; 3.3-V LVCMOS  ; QSF Assignment                                           ;
; I/O Standard                                 ; top_module     ;              ; RX2_GTP                                                   ; 2.5-V PCML    ; QSF Assignment                                           ;
; I/O Standard                                 ; top_module     ;              ; RX_GTP                                                    ; 2.5-V PCML    ; QSF Assignment                                           ;
; I/O Standard                                 ; top_module     ;              ; TX2_GTP                                                   ; 1.5-V PCML    ; QSF Assignment                                           ;
; I/O Standard                                 ; top_module     ;              ; TX_GTP                                                    ; 1.5-V PCML    ; QSF Assignment                                           ;
; I/O Standard                                 ; top_module     ;              ; WDATA_MK                                                  ; 3.3-V LVCMOS  ; QSF Assignment                                           ;
; I/O Standard                                 ; top_module     ;              ; si570_clk                                                 ; LVDS          ; QSF Assignment                                           ;
+----------------------------------------------+----------------+--------------+-----------------------------------------------------------+---------------+----------------------------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 14295 ) ; 0.00 % ( 0 / 14295 )       ; 0.00 % ( 0 / 14295 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 14295 ) ; 0.00 % ( 0 / 14295 )       ; 0.00 % ( 0 / 14295 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 14122 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 173 )    ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in F:/project_072_z/output_files/arria5_tst1.pin.


+---------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                     ;
+------------------------------------------------------------------+------------------------+-------+
; Resource                                                         ; Usage                  ; %     ;
+------------------------------------------------------------------+------------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)           ; 3,801 / 91,680         ; 4 %   ;
; ALMs needed [=A-B+C]                                             ; 3,801                  ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]                  ; 4,853 / 91,680         ; 5 %   ;
;         [a] ALMs used for LUT logic and registers                ; 1,698                  ;       ;
;         [b] ALMs used for LUT logic                              ; 934                    ;       ;
;         [c] ALMs used for registers                              ; 2,221                  ;       ;
;         [d] ALMs used for memory (up to half of total ALMs)      ; 0                      ;       ;
;     [B] Estimate of ALMs recoverable by dense packing            ; 1,061 / 91,680         ; 1 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]                  ; 9 / 91,680             ; < 1 % ;
;         [a] Due to location constrained logic                    ; 0                      ;       ;
;         [b] Due to LAB-wide signal conflicts                     ; 2                      ;       ;
;         [c] Due to LAB input limits                              ; 7                      ;       ;
;         [d] Due to virtual I/Os                                  ; 0                      ;       ;
;                                                                  ;                        ;       ;
; Difficulty packing design                                        ; Low                    ;       ;
;                                                                  ;                        ;       ;
; Total LABs:  partially or completely used                        ; 681 / 9,168            ; 7 %   ;
;     -- Logic LABs                                                ; 681                    ;       ;
;     -- Memory LABs (up to half of total LABs)                    ; 0                      ;       ;
;                                                                  ;                        ;       ;
; Combinational ALUT usage for logic                               ; 4,808                  ;       ;
;     -- 7 input functions                                         ; 6                      ;       ;
;     -- 6 input functions                                         ; 930                    ;       ;
;     -- 5 input functions                                         ; 442                    ;       ;
;     -- 4 input functions                                         ; 470                    ;       ;
;     -- <=3 input functions                                       ; 2,960                  ;       ;
; Combinational ALUT usage for route-throughs                      ; 2,664                  ;       ;
;                                                                  ;                        ;       ;
; Dedicated logic registers                                        ; 8,541                  ;       ;
;     -- By type:                                                  ;                        ;       ;
;         -- Primary logic registers                               ; 7,836 / 183,360        ; 4 %   ;
;         -- Secondary logic registers                             ; 705 / 183,360          ; < 1 % ;
;     -- By function:                                              ;                        ;       ;
;         -- Design implementation registers                       ; 8,023                  ;       ;
;         -- Routing optimization registers                        ; 518                    ;       ;
;                                                                  ;                        ;       ;
; Virtual pins                                                     ; 0                      ;       ;
; I/O pins                                                         ; 261 / 468              ; 56 %  ;
;     -- Clock pins                                                ; 21 / 30                ; 70 %  ;
;     -- Dedicated input pins                                      ; 16 / 47                ; 34 %  ;
;                                                                  ;                        ;       ;
; M10K blocks                                                      ; 280 / 1,366            ; 20 %  ;
; Total MLAB memory bits                                           ; 0                      ;       ;
; Total block memory bits                                          ; 2,220,852 / 13,987,840 ; 16 %  ;
; Total block memory implementation bits                           ; 2,867,200 / 13,987,840 ; 20 %  ;
;                                                                  ;                        ;       ;
; Total DSP Blocks                                                 ; 0 / 800                ; 0 %   ;
;                                                                  ;                        ;       ;
; Fractional PLLs                                                  ; 3 / 12                 ; 25 %  ;
; Global signals                                                   ; 11                     ;       ;
;     -- Global clocks                                             ; 7 / 16                 ; 44 %  ;
;     -- Quadrant clocks                                           ; 1 / 88                 ; 1 %   ;
;     -- Horizontal periphery clocks and Vertical periphery clocks ; 3 / 184                ; 2 %   ;
; SERDES Transmitters                                              ; 0 / 136                ; 0 %   ;
; SERDES Receivers                                                 ; 0 / 136                ; 0 %   ;
; JTAGs                                                            ; 0 / 1                  ; 0 %   ;
; ASMI blocks                                                      ; 0 / 1                  ; 0 %   ;
; CRC blocks                                                       ; 0 / 1                  ; 0 %   ;
; Remote update blocks                                             ; 0 / 1                  ; 0 %   ;
; Oscillator blocks                                                ; 0 / 1                  ; 0 %   ;
; Hard IPs                                                         ; 0 / 1                  ; 0 %   ;
; Standard RX PCSs                                                 ; 8 / 18                 ; 44 %  ;
; HSSI PMA RX Deserializers                                        ; 8 / 18                 ; 44 %  ;
; Standard TX PCSs                                                 ; 4 / 18                 ; 22 %  ;
; HSSI PMA TX Serializers                                          ; 4 / 18                 ; 22 %  ;
; Channel PLLs                                                     ; 10 / 18                ; 56 %  ;
; Impedance control blocks                                         ; 0 / 4                  ; 0 %   ;
; Hard Memory Controllers                                          ; 0 / 2                  ; 0 %   ;
; Average interconnect usage (total/H/V)                           ; 1.7% / 1.6% / 1.8%     ;       ;
; Peak interconnect usage (total/H/V)                              ; 15.5% / 16.7% / 12.6%  ;       ;
; Maximum fan-out                                                  ; 3062                   ;       ;
; Highest non-global fan-out                                       ; 470                    ;       ;
; Total fan-out                                                    ; 54675                  ;       ;
; Average fan-out                                                  ; 3.23                   ;       ;
+------------------------------------------------------------------+------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                           ;
+-------------------------------------------------------------+------------------------+--------------------------------+
; Statistic                                                   ; Top                    ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+------------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 3801 / 91680 ( 4 % )   ; 0 / 91680 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 3801                   ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 4853 / 91680 ( 5 % )   ; 0 / 91680 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 1698                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 934                    ; 0                              ;
;         [c] ALMs used for registers                         ; 2221                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                      ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 1061 / 91680 ( 1 % )   ; 0 / 91680 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 9 / 91680 ( < 1 % )    ; 0 / 91680 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                      ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 2                      ; 0                              ;
;         [c] Due to LAB input limits                         ; 7                      ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Difficulty packing design                                   ; Low                    ; Low                            ;
;                                                             ;                        ;                                ;
; Total LABs:  partially or completely used                   ; 681 / 9168 ( 7 % )     ; 0 / 9168 ( 0 % )               ;
;     -- Logic LABs                                           ; 681                    ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Combinational ALUT usage for logic                          ; 4808                   ; 0                              ;
;     -- 7 input functions                                    ; 6                      ; 0                              ;
;     -- 6 input functions                                    ; 930                    ; 0                              ;
;     -- 5 input functions                                    ; 442                    ; 0                              ;
;     -- 4 input functions                                    ; 470                    ; 0                              ;
;     -- <=3 input functions                                  ; 2960                   ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 2664                   ; 0                              ;
; Memory ALUT usage                                           ; 0                      ; 0                              ;
;     -- 64-address deep                                      ; 0                      ; 0                              ;
;     -- 32-address deep                                      ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Dedicated logic registers                                   ; 0                      ; 0                              ;
;     -- By type:                                             ;                        ;                                ;
;         -- Primary logic registers                          ; 7836 / 183360 ( 4 % )  ; 0 / 183360 ( 0 % )             ;
;         -- Secondary logic registers                        ; 705 / 183360 ( < 1 % ) ; 0 / 183360 ( 0 % )             ;
;     -- By function:                                         ;                        ;                                ;
;         -- Design implementation registers                  ; 8023                   ; 0                              ;
;         -- Routing optimization registers                   ; 518                    ; 0                              ;
;                                                             ;                        ;                                ;
;                                                             ;                        ;                                ;
; Virtual pins                                                ; 0                      ; 0                              ;
; I/O pins                                                    ; 234                    ; 27                             ;
; I/O registers                                               ; 0                      ; 0                              ;
; Total block memory bits                                     ; 2220852                ; 0                              ;
; Total block memory implementation bits                      ; 2867200                ; 0                              ;
; M10K block                                                  ; 280 / 1366 ( 20 % )    ; 0 / 1366 ( 0 % )               ;
; Clock enable block                                          ; 1 / 288 ( < 1 % )      ; 10 / 288 ( 3 % )               ;
; HSSI AVMM Interface                                         ; 0 / 8 ( 0 % )          ; 5 / 8 ( 62 % )                 ;
; Channel PLL                                                 ; 0 / 18 ( 0 % )         ; 10 / 18 ( 55 % )               ;
; Fractional PLL                                              ; 0 / 12 ( 0 % )         ; 3 / 12 ( 25 % )                ;
; Standard RX PCS                                             ; 0 / 18 ( 0 % )         ; 8 / 18 ( 44 % )                ;
; Standard TX PCS                                             ; 0 / 18 ( 0 % )         ; 4 / 18 ( 22 % )                ;
; HSSI Common PCS PMA Interface                               ; 0 / 18 ( 0 % )         ; 8 / 18 ( 44 % )                ;
; HSSI Common PLD PCS Interface                               ; 0 / 18 ( 0 % )         ; 8 / 18 ( 44 % )                ;
; HSSI PMA Aux. block                                         ; 0 / 2 ( 0 % )          ; 2 / 2 ( 100 % )                ;
; HSSI PMA CDR REFCLK Select Mux                              ; 0 / 18 ( 0 % )         ; 10 / 18 ( 55 % )               ;
; HSSI PMA RX Buffer                                          ; 0 / 18 ( 0 % )         ; 8 / 18 ( 44 % )                ;
; HSSI PMA RX Deserializer                                    ; 0 / 18 ( 0 % )         ; 8 / 18 ( 44 % )                ;
; HSSI PMA TX Buffer                                          ; 0 / 18 ( 0 % )         ; 4 / 18 ( 22 % )                ;
; Clock Divider                                               ; 0 / 18 ( 0 % )         ; 4 / 18 ( 22 % )                ;
; HSSI PMA TX Serializer                                      ; 0 / 18 ( 0 % )         ; 4 / 18 ( 22 % )                ;
; HSSI RX PCS PMA Interface                                   ; 0 / 18 ( 0 % )         ; 8 / 18 ( 44 % )                ;
; HSSI RX PLD PCS Interface                                   ; 0 / 18 ( 0 % )         ; 8 / 18 ( 44 % )                ;
; HSSI TX PCS PMA Interface                                   ; 0 / 18 ( 0 % )         ; 4 / 18 ( 22 % )                ;
; HSSI TX PLD PCS Interface                                   ; 0 / 18 ( 0 % )         ; 4 / 18 ( 22 % )                ;
; PLL Output Counter                                          ; 0 / 108 ( 0 % )        ; 6 / 108 ( 5 % )                ;
; PLL Reconfiguration Block                                   ; 0 / 12 ( 0 % )         ; 3 / 12 ( 25 % )                ;
; PLL Reference Clock Select Block                            ; 0 / 12 ( 0 % )         ; 3 / 12 ( 25 % )                ;
;                                                             ;                        ;                                ;
; Connections                                                 ;                        ;                                ;
;     -- Input Connections                                    ; 8789                   ; 333                            ;
;     -- Registered Input Connections                         ; 8511                   ; 0                              ;
;     -- Output Connections                                   ; 351                    ; 8771                           ;
;     -- Registered Output Connections                        ; 113                    ; 0                              ;
;                                                             ;                        ;                                ;
; Internal Connections                                        ;                        ;                                ;
;     -- Total Connections                                    ; 54557                  ; 17407                          ;
;     -- Registered Connections                               ; 34166                  ; 0                              ;
;                                                             ;                        ;                                ;
; External Connections                                        ;                        ;                                ;
;     -- Top                                                  ; 36                     ; 9104                           ;
;     -- hard_block:auto_generated_inst                       ; 9104                   ; 0                              ;
;                                                             ;                        ;                                ;
; Partition Interface                                         ;                        ;                                ;
;     -- Input Ports                                          ; 82                     ; 832                            ;
;     -- Output Ports                                         ; 140                    ; 289                            ;
;     -- Bidir Ports                                          ; 18                     ; 0                              ;
;                                                             ;                        ;                                ;
; Registered Ports                                            ;                        ;                                ;
;     -- Registered Input Ports                               ; 0                      ; 0                              ;
;     -- Registered Output Ports                              ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Port Connectivity                                           ;                        ;                                ;
;     -- Input Ports driven by GND                            ; 0                      ; 704                            ;
;     -- Output Ports driven by GND                           ; 0                      ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                      ; 0                              ;
;     -- Input Ports with no Source                           ; 0                      ; 0                              ;
;     -- Output Ports with no Source                          ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                      ; 728                            ;
;     -- Output Ports with no Fanout                          ; 0                      ; 0                              ;
+-------------------------------------------------------------+------------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                         ;
+--------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+--------------+---------------------------+----------------------+-----------+
; Name               ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination  ; Termination Control Block ; Location assigned by ; Slew Rate ;
+--------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+--------------+---------------------------+----------------------+-----------+
; A1_OVRA_1V8        ; AK8   ; 4B       ; 107          ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 1.8 V        ; Off          ; --                        ; User                 ; no        ;
; A1_OVRB_1V8        ; AJ9   ; 4B       ; 107          ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 1.8 V        ; Off          ; --                        ; User                 ; no        ;
; A1_SDOUT_1V8       ; AB9   ; 4B       ; 103          ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 1.8 V        ; Off          ; --                        ; User                 ; no        ;
; A1_TX0             ; K30   ; B1L      ; 0            ; 42           ; 38           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 1.5-V PCML   ; OCT 100 Ohms ; --                        ; User                 ; no        ;
; A1_TX0(n)          ; K29   ; B1L      ; 0            ; 42           ; 36           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 1.5-V PCML   ; OCT 100 Ohms ; --                        ; User                 ; no        ;
; A1_TX1             ; M30   ; B1L      ; 0            ; 38           ; 38           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 1.5-V PCML   ; OCT 100 Ohms ; --                        ; User                 ; no        ;
; A1_TX1(n)          ; M29   ; B1L      ; 0            ; 38           ; 36           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 1.5-V PCML   ; OCT 100 Ohms ; --                        ; User                 ; no        ;
; A1_TX2             ; P30   ; B0L      ; 0            ; 34           ; 38           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 1.5-V PCML   ; OCT 100 Ohms ; --                        ; User                 ; no        ;
; A1_TX2(n)          ; P29   ; B0L      ; 0            ; 34           ; 36           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 1.5-V PCML   ; OCT 100 Ohms ; --                        ; User                 ; no        ;
; A1_TX3             ; T30   ; B0L      ; 0            ; 30           ; 38           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 1.5-V PCML   ; OCT 100 Ohms ; --                        ; User                 ; no        ;
; A1_TX3(n)          ; T29   ; B0L      ; 0            ; 30           ; 36           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 1.5-V PCML   ; OCT 100 Ohms ; --                        ; User                 ; no        ;
; A2_OVRA_1V8        ; AD18  ; 4D       ; 75           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 1.8 V        ; Off          ; --                        ; User                 ; no        ;
; A2_OVRB_1V8        ; AB11  ; 4B       ; 100          ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 1.8 V        ; Off          ; --                        ; User                 ; no        ;
; A2_SDOUT_1V8       ; AK11  ; 4B       ; 102          ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 1.8 V        ; Off          ; --                        ; User                 ; no        ;
; A2_TX0             ; Y30   ; B0L      ; 0            ; 22           ; 38           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 1.5-V PCML   ; OCT 100 Ohms ; --                        ; User                 ; no        ;
; A2_TX0(n)          ; Y29   ; B0L      ; 0            ; 22           ; 36           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 1.5-V PCML   ; OCT 100 Ohms ; --                        ; User                 ; no        ;
; A2_TX1             ; V30   ; B0L      ; 0            ; 26           ; 38           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 1.5-V PCML   ; OCT 100 Ohms ; --                        ; User                 ; no        ;
; A2_TX1(n)          ; V29   ; B0L      ; 0            ; 26           ; 36           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 1.5-V PCML   ; OCT 100 Ohms ; --                        ; User                 ; no        ;
; A2_TX2             ; AB30  ; B0L      ; 0            ; 18           ; 38           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 1.5-V PCML   ; OCT 100 Ohms ; --                        ; User                 ; no        ;
; A2_TX2(n)          ; AB29  ; B0L      ; 0            ; 18           ; 36           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 1.5-V PCML   ; OCT 100 Ohms ; --                        ; User                 ; no        ;
; A2_TX3             ; AD30  ; B0L      ; 0            ; 14           ; 38           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 1.5-V PCML   ; OCT 100 Ohms ; --                        ; User                 ; no        ;
; A2_TX3(n)          ; AD29  ; B0L      ; 0            ; 14           ; 36           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 1.5-V PCML   ; OCT 100 Ohms ; --                        ; User                 ; no        ;
; ADDR0              ; E1    ; 7A       ; 126          ; 101          ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off          ; --                        ; User                 ; no        ;
; ADDR1              ; F1    ; 7A       ; 126          ; 101          ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off          ; --                        ; User                 ; no        ;
; ADDR2              ; K6    ; 7A       ; 119          ; 101          ; 51           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off          ; --                        ; User                 ; no        ;
; ADDR3              ; J6    ; 7A       ; 119          ; 101          ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off          ; --                        ; User                 ; no        ;
; BOOT_MK_FPGA       ; AF27  ; 3A       ; 2            ; 0            ; 57           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off          ; --                        ; User                 ; no        ;
; BOOT_MK_FTDI       ; A29   ; 8A       ; 3            ; 101          ; 0            ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off          ; --                        ; User                 ; no        ;
; CE_MO              ; D15   ; 7C       ; 87           ; 101          ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off          ; --                        ; User                 ; no        ;
; CLK_MO             ; A15   ; 7C       ; 87           ; 101          ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off          ; --                        ; User                 ; no        ;
; CS_ADC1            ; B18   ; 7D       ; 75           ; 101          ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off          ; --                        ; User                 ; no        ;
; CS_ADC2            ; C19   ; 7D       ; 75           ; 101          ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off          ; --                        ; User                 ; no        ;
; CS_DAC1            ; F17   ; 7D       ; 77           ; 101          ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off          ; --                        ; User                 ; no        ;
; CS_DAC2            ; G17   ; 7D       ; 77           ; 101          ; 51           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off          ; --                        ; User                 ; no        ;
; CS_FLASH_FPGA      ; B9    ; 7B       ; 105          ; 101          ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off          ; --                        ; User                 ; no        ;
; CS_FPGA1           ; E18   ; 7D       ; 77           ; 101          ; 17           ; 249                   ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off          ; --                        ; User                 ; no        ;
; CS_FPGA2           ; J17   ; 7D       ; 79           ; 101          ; 0            ; 24                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off          ; --                        ; User                 ; no        ;
; CS_LMK             ; D18   ; 7D       ; 77           ; 101          ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off          ; --                        ; User                 ; no        ;
; D1_ALARM           ; AG17  ; 4D       ; 81           ; 0            ; 57           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 1.8 V        ; Off          ; --                        ; User                 ; no        ;
; D1_SDO             ; AF16  ; 4D       ; 84           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 1.8 V        ; Off          ; --                        ; User                 ; no        ;
; D1_SYNCB           ; AC12  ; 4C       ; 97           ; 0            ; 0            ; 39                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; LVDS         ; Off          ; --                        ; User                 ; no        ;
; D1_SYNCB(n)        ; AB12  ; 4C       ; 97           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; LVDS         ; Off          ; --                        ; User                 ; no        ;
; D1_SYNC_N_AB       ; AD16  ; 4D       ; 82           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 1.8 V        ; Off          ; --                        ; User                 ; no        ;
; D1_SYNC_N_CD       ; AC16  ; 4D       ; 82           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 1.8 V        ; Off          ; --                        ; User                 ; no        ;
; D2_ALARM           ; AB16  ; 4D       ; 81           ; 0            ; 74           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 1.8 V        ; Off          ; --                        ; User                 ; no        ;
; D2_SDO             ; AJ7   ; 4B       ; 111          ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 1.8 V        ; Off          ; --                        ; User                 ; no        ;
; D2_SYNCB           ; AH11  ; 4C       ; 98           ; 0            ; 0            ; 52                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; LVDS         ; Off          ; --                        ; User                 ; no        ;
; D2_SYNCB(n)        ; AG11  ; 4C       ; 98           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; LVDS         ; Off          ; --                        ; User                 ; no        ;
; D2_SYNC_N_AB       ; AB8   ; 4B       ; 109          ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 1.8 V        ; Off          ; --                        ; User                 ; no        ;
; D2_SYNC_N_CD       ; AA9   ; 4B       ; 109          ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 1.8 V        ; Off          ; --                        ; User                 ; no        ;
; D_MOSI             ; H6    ; 7A       ; 116          ; 101          ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off          ; --                        ; Fitter               ; no        ;
; FLASH_MISO_3V3     ; AB23  ; 3A       ; 11           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off          ; --                        ; User                 ; no        ;
; FPGA_SYNC1         ; AE13  ; 4C       ; 91           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; LVDS         ; Off          ; --                        ; User                 ; no        ;
; FPGA_SYNC1(n)      ; AD13  ; 4C       ; 91           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; LVDS         ; Off          ; --                        ; User                 ; no        ;
; IZL1_KONTROL       ; AG21  ; 3D       ; 52           ; 0            ; 40           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off          ; --                        ; User                 ; no        ;
; IZL2_KONTROL       ; AF21  ; 3D       ; 52           ; 0            ; 57           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off          ; --                        ; User                 ; no        ;
; IZL3_KONTROL       ; AJ22  ; 3D       ; 51           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off          ; --                        ; User                 ; no        ;
; IZL4_KONTROL       ; AG23  ; 3D       ; 48           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off          ; --                        ; User                 ; no        ;
; KAN1_KONTROL       ; AK22  ; 3D       ; 54           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off          ; --                        ; User                 ; no        ;
; KAN2_KONTROL       ; AJ21  ; 3D       ; 54           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off          ; --                        ; User                 ; no        ;
; KAN3_KONTROL       ; AF22  ; 3D       ; 50           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off          ; --                        ; User                 ; no        ;
; KAN4_KONTROL       ; AG22  ; 3D       ; 50           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off          ; --                        ; User                 ; no        ;
; LMK_RESET_3V3      ; H24   ; 8A       ; 3            ; 101          ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off          ; --                        ; User                 ; no        ;
; LMK_STATUS_LD1_3V3 ; E19   ; 7D       ; 73           ; 101          ; 91           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off          ; --                        ; User                 ; no        ;
; LMK_STATUS_LD2_3V3 ; B19   ; 7D       ; 73           ; 101          ; 57           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off          ; --                        ; User                 ; no        ;
; MR_RESET_MK_FPGA   ; AG27  ; 3A       ; 2            ; 0            ; 40           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off          ; --                        ; User                 ; no        ;
; RD_BUS             ; F10   ; 7B       ; 102          ; 101          ; 51           ; 36                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off          ; --                        ; User                 ; no        ;
; REF3               ; AK3   ; 4A       ; 124          ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; LVDS         ; Off          ; --                        ; User                 ; no        ;
; REF3(n)            ; AJ3   ; 4A       ; 124          ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; LVDS         ; Off          ; --                        ; User                 ; no        ;
; RESET_MK_FTDI      ; B28   ; 8A       ; 3            ; 101          ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off          ; --                        ; User                 ; no        ;
; SFP1_LOS           ; C13   ; 7C       ; 94           ; 101          ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off          ; --                        ; User                 ; no        ;
; SFP1_PRESENT       ; E13   ; 7C       ; 94           ; 101          ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off          ; --                        ; User                 ; no        ;
; SFP1_TX_FAULT      ; A13   ; 7C       ; 91           ; 101          ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off          ; --                        ; User                 ; no        ;
; SFP2_LOS           ; G10   ; 7B       ; 100          ; 101          ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off          ; --                        ; User                 ; no        ;
; SFP2_PRESENT       ; K16   ; 7D       ; 85           ; 101          ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off          ; --                        ; User                 ; no        ;
; SFP2_TX_FAULT      ; H15   ; 7D       ; 84           ; 101          ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off          ; --                        ; User                 ; no        ;
; SPI3_CS            ; B24   ; 8A       ; 13           ; 101          ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off          ; --                        ; User                 ; no        ;
; SPI3_MOSI          ; D24   ; 8A       ; 13           ; 101          ; 0            ; 46                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off          ; --                        ; User                 ; no        ;
; SPI3_SCK           ; E24   ; 8A       ; 13           ; 101          ; 17           ; 46                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off          ; --                        ; User                 ; no        ;
; SPI4_MOSI_MK       ; A10   ; 7B       ; 103          ; 101          ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off          ; --                        ; User                 ; no        ;
; SPI4_NSS_MK        ; K10   ; 7B       ; 103          ; 101          ; 51           ; 409                   ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off          ; --                        ; User                 ; no        ;
; SPI4_SCK_MK        ; J10   ; 7B       ; 103          ; 101          ; 34           ; 408                   ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off          ; --                        ; User                 ; no        ;
; SYSREF0            ; AK4   ; 4A       ; 116          ; 0            ; 0            ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; LVDS         ; Off          ; --                        ; User                 ; no        ;
; SYSREF0(n)         ; AK5   ; 4A       ; 116          ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; LVDS         ; Off          ; --                        ; User                 ; no        ;
; SYSREF5            ; AJ13  ; 4C       ; 92           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; LVDS         ; Off          ; --                        ; User                 ; no        ;
; SYSREF5(n)         ; AH13  ; 4C       ; 92           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; LVDS         ; Off          ; --                        ; User                 ; no        ;
; SYSREF6            ; AH12  ; 4C       ; 95           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; LVDS         ; Off          ; --                        ; User                 ; no        ;
; SYSREF6(n)         ; AG12  ; 4C       ; 95           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; LVDS         ; Off          ; --                        ; User                 ; no        ;
; SYS_REF            ; E3    ; 7A       ; 126          ; 101          ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off          ; --                        ; User                 ; no        ;
; TX1_RS422          ; E7    ; 7B       ; 111          ; 101          ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off          ; --                        ; User                 ; no        ;
; TX_FTDI_1          ; C26   ; 8A       ; 4            ; 101          ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off          ; --                        ; User                 ; no        ;
; TX_FTDI_2          ; A27   ; 8A       ; 11           ; 101          ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off          ; --                        ; User                 ; no        ;
; UART1_TX           ; J8    ; 7B       ; 113          ; 101          ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off          ; --                        ; User                 ; no        ;
; UART6_TX           ; D8    ; 7B       ; 107          ; 101          ; 57           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off          ; --                        ; User                 ; no        ;
; WDATA_MK0          ; A17   ; 7D       ; 81           ; 101          ; 40           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off          ; --                        ; User                 ; no        ;
; WR_BUS             ; E10   ; 7B       ; 102          ; 101          ; 34           ; 9                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off          ; --                        ; User                 ; no        ;
; clk_100MHZ         ; AJ28  ; 3A       ; 3            ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off          ; --                        ; User                 ; no        ;
+--------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+--------------+---------------------------+----------------------+-----------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name                    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; A1                      ; E22   ; 8D       ; 51           ; 101          ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; A10                     ; C23   ; 8D       ; 45           ; 101          ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; A12                     ; D20   ; 8D       ; 53           ; 101          ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; A13                     ; D21   ; 8D       ; 52           ; 101          ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; A18                     ; K21   ; 8D       ; 51           ; 101          ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; A19                     ; F20   ; 8D       ; 54           ; 101          ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; A1_CTRL1_1V8            ; AE9   ; 4B       ; 107          ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; A1_CTRL2_1V8            ; AF9   ; 4B       ; 107          ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; A1_PWRDOWN_1V8          ; AJ10  ; 4B       ; 105          ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; A1_RESET_1V8            ; AH9   ; 4B       ; 105          ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; A1_SCLK_1V8             ; AD10  ; 4B       ; 105          ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; A1_SDATA_1V8            ; AC10  ; 4B       ; 105          ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; A1_SEN_1V8              ; AB10  ; 4B       ; 103          ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; A1_SNC                  ; AB13  ; 4C       ; 95           ; 0            ; 34           ; no              ; no                     ; no        ; no              ; no         ; yes           ; no       ; Off          ; LVDS         ; Default          ; Off                               ; --                        ; 1                          ; 1                           ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; A1_SNC(n)               ; AA13  ; 4C       ; 95           ; 0            ; 51           ; no              ; no                     ; no        ; no              ; no         ; yes           ; no       ; Off          ; LVDS         ; Default          ; Off                               ; --                        ; 1                          ; 1                           ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; A1_STBY_1V8             ; AG10  ; 4B       ; 103          ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; A2                      ; E21   ; 8D       ; 52           ; 101          ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; A2_CTRL1_1V8            ; AB18  ; 4D       ; 77           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; A2_CTRL2_1V8            ; AG19  ; 4D       ; 73           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; A2_PWRDOWN_1V8          ; AE11  ; 4B       ; 100          ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; A2_RESET_1V8            ; AE8   ; 4B       ; 113          ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; A2_SCLK_1V8             ; AF10  ; 4B       ; 103          ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; A2_SDATA_1V8            ; AK10  ; 4B       ; 102          ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; A2_SEN_1V8              ; AH18  ; 4D       ; 75           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; A2_SNC                  ; AD12  ; 4C       ; 94           ; 0            ; 74           ; no              ; no                     ; no        ; no              ; no         ; yes           ; no       ; Off          ; LVDS         ; Default          ; Off                               ; --                        ; 1                          ; 1                           ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; A2_SNC(n)               ; AC13  ; 4C       ; 94           ; 0            ; 91           ; no              ; no                     ; no        ; no              ; no         ; yes           ; no       ; Off          ; LVDS         ; Default          ; Off                               ; --                        ; 1                          ; 1                           ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; A2_STBY_1V8             ; AF18  ; 4D       ; 77           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; A3                      ; D23   ; 8D       ; 45           ; 101          ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; A4                      ; D22   ; 8D       ; 51           ; 101          ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; A5                      ; A21   ; 8D       ; 52           ; 101          ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; A6                      ; B21   ; 8D       ; 52           ; 101          ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; A7                      ; B22   ; 8D       ; 48           ; 101          ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; A8                      ; C20   ; 8D       ; 53           ; 101          ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; A9                      ; C22   ; 8D       ; 48           ; 101          ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ABE0                    ; K25   ; 8A       ; 10           ; 101          ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ABE1                    ; A24   ; 8A       ; 14           ; 101          ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; BOOT0                   ; A8    ; 7B       ; 109          ; 101          ; 17           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; BOOT1                   ; C7    ; 7B       ; 109          ; 101          ; 51           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; CLK_FOR_MK_3V3          ; D9    ; 7B       ; 105          ; 101          ; 0            ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; CLK_OUT                 ; H19   ; 8D       ; 53           ; 101          ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; D1_ALARM_FPGA           ; C5    ; 7A       ; 119          ; 101          ; 0            ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; D1_RESETB               ; AB15  ; 4D       ; 84           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; D1_RX0                  ; J3    ; B1R      ; 132          ; 51           ; 38           ; no              ; no                     ; no        ; no              ; no         ; no            ; no       ; Off          ; 1.5-V PCML   ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; D1_RX0(n)               ; J4    ; B1R      ; 132          ; 51           ; 36           ; no              ; no                     ; no        ; no              ; no         ; no            ; no       ; Off          ; 1.5-V PCML   ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; D1_RX1                  ; G3    ; B1R      ; 132          ; 55           ; 38           ; no              ; no                     ; no        ; no              ; no         ; no            ; no       ; Off          ; 1.5-V PCML   ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; D1_RX1(n)               ; G4    ; B1R      ; 132          ; 55           ; 36           ; no              ; no                     ; no        ; no              ; no         ; no            ; no       ; Off          ; 1.5-V PCML   ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; D1_SCLK                 ; AA15  ; 4D       ; 84           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; D1_SDENB                ; AK17  ; 4D       ; 82           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; D1_SDIO                 ; AG16  ; 4D       ; 84           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; D1_SLEEP                ; AJ18  ; 4D       ; 82           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; D1_TXENABLE             ; AH17  ; 4D       ; 81           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; D2_ALARM_FPGA           ; D5    ; 7A       ; 119          ; 101          ; 17           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; D2_RESETB               ; AH7   ; 4B       ; 113          ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; D2_RX0                  ; N3    ; B1R      ; 132          ; 43           ; 38           ; no              ; no                     ; no        ; no              ; no         ; no            ; no       ; Off          ; 1.5-V PCML   ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; D2_RX0(n)               ; N4    ; B1R      ; 132          ; 43           ; 36           ; no              ; no                     ; no        ; no              ; no         ; no            ; no       ; Off          ; 1.5-V PCML   ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; D2_RX1                  ; L3    ; B1R      ; 132          ; 47           ; 38           ; no              ; no                     ; no        ; no              ; no         ; no            ; no       ; Off          ; 1.5-V PCML   ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; D2_RX1(n)               ; L4    ; B1R      ; 132          ; 47           ; 36           ; no              ; no                     ; no        ; no              ; no         ; no            ; no       ; Off          ; 1.5-V PCML   ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; D2_SCLK                 ; AG7   ; 4B       ; 113          ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; D2_SDENB                ; AH8   ; 4B       ; 111          ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; D2_SDIO                 ; AK7   ; 4B       ; 111          ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; D2_SLEEP                ; AG8   ; 4B       ; 111          ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; D2_TXENABLE             ; AD9   ; 4B       ; 109          ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DAC_SYNC                ; H25   ; 8A       ; 5            ; 101          ; 51           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DE1RX_RS422             ; H9    ; 7B       ; 111          ; 101          ; 51           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DE_MISO_LVDS_3V3        ; AE27  ; 3A       ; 3            ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; D_MISO                  ; AF4   ; 4A       ; 126          ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; EN_2V5_VDA              ; C4    ; 7A       ; 122          ; 101          ; 91           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; FLASH_CLK_3V3           ; AH25  ; 3A       ; 11           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; FLASH_CS_3V3            ; AG25  ; 3A       ; 10           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; FLASH_MOSI_3V3          ; AB24  ; 3A       ; 11           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; FPGA_IND1               ; C2    ; 7A       ; 124          ; 101          ; 34           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; FPGA_IND2               ; C1    ; 7A       ; 124          ; 101          ; 51           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; FPGA_LED1_3V3           ; AG28  ; 3A       ; 2            ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; INT1_FPGA               ; J7    ; 7A       ; 118          ; 101          ; 34           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LMK_CS_3V3              ; B27   ; 8A       ; 4            ; 101          ; 51           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LMK_SCK_3V3             ; J24   ; 8A       ; 3            ; 101          ; 51           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LMK_SDIO_3V3            ; A28   ; 8A       ; 4            ; 101          ; 34           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LMK_SEL0_3V3            ; C28   ; 8A       ; 2            ; 101          ; 40           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LMK_SEL1_3V3            ; D27   ; 8A       ; 2            ; 101          ; 57           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LMK_STATUS_LD1_FPGA_3V3 ; G14   ; 7C       ; 91           ; 101          ; 51           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LMK_STATUS_LD2_FPGA_3V3 ; A14   ; 7C       ; 91           ; 101          ; 0            ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LMK_SYNC_3V3            ; C27   ; 8A       ; 4            ; 101          ; 0            ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; OK_BUS                  ; D11   ; 7B       ; 100          ; 101          ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; RATE1_SELECTION         ; F13   ; 7C       ; 94           ; 101          ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; RATE2_SELECTION         ; F15   ; 7D       ; 85           ; 101          ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; RESET_MK                ; H12   ; 7C       ; 95           ; 101          ; 51           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; REZERV1                 ; B3    ; 7A       ; 122          ; 101          ; 57           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; RNE1_RS422              ; G9    ; 7B       ; 111          ; 101          ; 34           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; RX1_RS422               ; F7    ; 7B       ; 111          ; 101          ; 17           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; RX_FTDI_1               ; D26   ; 8A       ; 5            ; 101          ; 0            ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; RX_FTDI_2               ; A26   ; 8A       ; 11           ; 101          ; 0            ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SA10                    ; F19   ; 8D       ; 56           ; 101          ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SCAS                    ; D25   ; 8A       ; 10           ; 101          ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SCKE                    ; A23   ; 8A       ; 14           ; 101          ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SCLK1_I2C               ; K14   ; 7C       ; 92           ; 101          ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SCLK2_I2C               ; J16   ; 7D       ; 85           ; 101          ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SEL_ETALON_3V3          ; F25   ; 8A       ; 2            ; 101          ; 74           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SFP1_TX_DISABLE         ; D13   ; 7C       ; 94           ; 101          ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SFP2_TX_DISABLE         ; H10   ; 7B       ; 100          ; 101          ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SMS                     ; J23   ; 8A       ; 11           ; 101          ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SPI2_NSS_MK             ; C8    ; 7B       ; 107          ; 101          ; 40           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SPI3_MISO               ; L22   ; 8A       ; 14           ; 101          ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SPI4_MISO_MK            ; A11   ; 7B       ; 103          ; 101          ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SRAS                    ; K24   ; 8A       ; 11           ; 101          ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SWE                     ; C25   ; 8A       ; 10           ; 101          ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SYNC_DA2                ; C17   ; 7D       ; 81           ; 101          ; 74           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; TNC_MK_1HZ              ; K11   ; 7C       ; 98           ; 101          ; 17           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; T_TEST1                 ; F8    ; 7B       ; 113          ; 101          ; 0            ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; T_TEST2                 ; G8    ; 7B       ; 113          ; 101          ; 17           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; UART1_RX                ; K8    ; 7B       ; 113          ; 101          ; 51           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; UART6_RX                ; B7    ; 7B       ; 109          ; 101          ; 34           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; UPR_AT1_05              ; AD24  ; 3A       ; 13           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; UPR_AT1_1               ; AC24  ; 3A       ; 13           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; UPR_AT1_16              ; AK21  ; 3D       ; 56           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; UPR_AT1_2               ; AJ25  ; 3A       ; 11           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; UPR_AT1_4               ; AF25  ; 3A       ; 10           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; UPR_AT1_8               ; AD25  ; 3A       ; 5            ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; UPR_AT2_05              ; A2    ; 7A       ; 124          ; 101          ; 0            ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; UPR_AT2_1               ; B1    ; 7A       ; 124          ; 101          ; 17           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; UPR_AT2_16              ; D1    ; 7A       ; 125          ; 101          ; 17           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; UPR_AT2_2               ; D4    ; 7A       ; 125          ; 101          ; 34           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; UPR_AT2_4               ; D3    ; 7A       ; 125          ; 101          ; 51           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; UPR_AT2_8               ; D2    ; 7A       ; 125          ; 101          ; 0            ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; UPR_AT3_05              ; AK25  ; 3A       ; 10           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; UPR_AT3_1               ; AK26  ; 3A       ; 10           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; UPR_AT3_16              ; AB25  ; 3A       ; 4            ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; UPR_AT3_2               ; AH26  ; 3A       ; 5            ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; UPR_AT3_4               ; AG26  ; 3A       ; 5            ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; UPR_AT3_8               ; AC25  ; 3A       ; 4            ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; UPR_AT4_05              ; AK24  ; 3A       ; 14           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; UPR_AT4_1               ; AJ24  ; 3A       ; 14           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; UPR_AT4_16              ; AF24  ; 3A       ; 13           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; UPR_AT4_2               ; AE23  ; 3A       ; 14           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; UPR_AT4_4               ; AD23  ; 3A       ; 14           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; UPR_AT4_8               ; AG24  ; 3A       ; 13           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; UPR_SWITCH1             ; AH23  ; 3D       ; 48           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; UPR_SWITCH2             ; G13   ; 7C       ; 89           ; 101          ; 34           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; UPR_SWITCH3             ; AE25  ; 3A       ; 5            ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; UPR_SWITCH4             ; AE20  ; 3D       ; 52           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; WDATA_MK1               ; A16   ; 7D       ; 81           ; 101          ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; WDATA_MK2               ; G16   ; 7D       ; 82           ; 101          ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; WDATA_MK3               ; H16   ; 7D       ; 82           ; 101          ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; WDATA_MK4               ; B16   ; 7D       ; 82           ; 101          ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; WDATA_MK5               ; C16   ; 7D       ; 82           ; 101          ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; WDATA_MK6               ; D16   ; 7D       ; 84           ; 101          ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; WDATA_MK7               ; E16   ; 7D       ; 84           ; 101          ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+-------------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+------------------------------------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Input Termination ; Output Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group                            ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+------------------------------------------------+
; D0         ; F21   ; 8D       ; 54           ; 101          ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sdram_cntr:SDRAM_CNTR0|sdram_buf_we (inverted) ;
; D1         ; F23   ; 8D       ; 45           ; 101          ; 40           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sdram_cntr:SDRAM_CNTR0|sdram_buf_we (inverted) ;
; D10        ; J20   ; 8D       ; 54           ; 101          ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sdram_cntr:SDRAM_CNTR0|sdram_buf_we (inverted) ;
; D11        ; J21   ; 8D       ; 51           ; 101          ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sdram_cntr:SDRAM_CNTR0|sdram_buf_we (inverted) ;
; D12        ; J22   ; 8D       ; 50           ; 101          ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sdram_cntr:SDRAM_CNTR0|sdram_buf_we (inverted) ;
; D13        ; K19   ; 8D       ; 56           ; 101          ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sdram_cntr:SDRAM_CNTR0|sdram_buf_we (inverted) ;
; D14        ; K20   ; 8D       ; 54           ; 101          ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sdram_cntr:SDRAM_CNTR0|sdram_buf_we (inverted) ;
; D15        ; K22   ; 8D       ; 50           ; 101          ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sdram_cntr:SDRAM_CNTR0|sdram_buf_we (inverted) ;
; D2         ; G19   ; 8D       ; 53           ; 101          ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sdram_cntr:SDRAM_CNTR0|sdram_buf_we (inverted) ;
; D3         ; G20   ; 8D       ; 56           ; 101          ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sdram_cntr:SDRAM_CNTR0|sdram_buf_we (inverted) ;
; D4         ; H22   ; 8D       ; 50           ; 101          ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sdram_cntr:SDRAM_CNTR0|sdram_buf_we (inverted) ;
; D5         ; G22   ; 8D       ; 50           ; 101          ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sdram_cntr:SDRAM_CNTR0|sdram_buf_we (inverted) ;
; D6         ; G23   ; 8D       ; 45           ; 101          ; 57           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sdram_cntr:SDRAM_CNTR0|sdram_buf_we (inverted) ;
; D7         ; H21   ; 8D       ; 48           ; 101          ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sdram_cntr:SDRAM_CNTR0|sdram_buf_we (inverted) ;
; D8         ; G21   ; 8D       ; 48           ; 101          ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sdram_cntr:SDRAM_CNTR0|sdram_buf_we (inverted) ;
; D9         ; J19   ; 8D       ; 56           ; 101          ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sdram_cntr:SDRAM_CNTR0|sdram_buf_we (inverted) ;
; SDATA1_I2C ; J14   ; 7C       ; 92           ; 101          ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                              ;
; SDATA2_I2C ; J15   ; 7D       ; 84           ; 101          ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                              ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+------------------------------------------------+


+-----------------------------------------------------------------------------+
; I/O Bank Usage                                                              ;
+----------+-------------------+---------------+--------------+---------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+-------------------+---------------+--------------+---------------+
; B1L      ; 4 / 14 ( 29 % )   ; --            ; --           ; --            ;
; B0L      ; 12 / 28 ( 43 % )  ; --            ; --           ; --            ;
; 3A       ; 27 / 32 ( 84 % )  ; 3.3V          ; --           ; 3.3V          ;
; 3D       ; 11 / 32 ( 34 % )  ; 3.3V          ; --           ; 3.3V          ;
; 4D       ; 16 / 32 ( 50 % )  ; 1.8V          ; --           ; 2.5V          ;
; 4C       ; 14 / 32 ( 44 % )  ; 2.5V          ; --           ; 2.5V          ;
; 4B       ; 26 / 32 ( 81 % )  ; 1.8V          ; --           ; 2.5V          ;
; 4A       ; 5 / 32 ( 16 % )   ; 2.5V          ; --           ; 2.5V          ;
; B0R      ; 0 / 14 ( 0 % )    ; --            ; --           ; --            ;
; B1R      ; 8 / 28 ( 29 % )   ; --            ; --           ; --            ;
; 7A       ; 19 / 32 ( 59 % )  ; 3.3V          ; --           ; 3.3V          ;
; 7B       ; 24 / 32 ( 75 % )  ; 3.3V          ; --           ; 3.3V          ;
; 7C       ; 14 / 32 ( 44 % )  ; 3.3V          ; --           ; 3.3V          ;
; 7D       ; 23 / 32 ( 72 % )  ; 3.3V          ; --           ; 3.3V          ;
; 8D       ; 32 / 32 ( 100 % ) ; 3.3V          ; --           ; 3.3V          ;
; 8A       ; 26 / 32 ( 81 % )  ; 3.3V          ; --           ; 3.3V          ;
+----------+-------------------+---------------+--------------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                          ;
+----------+------------+----------------+-------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage          ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+-------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ; 403        ; 7A             ; UPR_AT2_05              ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A3       ; 407        ; 7A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A4       ; 416        ; 7A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A5       ; 415        ; 7A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A6       ; 423        ; 7A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A7       ; 435        ; 7B             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A8       ; 436        ; 7B             ; BOOT0                   ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A9       ;            ; 7B             ; VCCIO7B                 ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; A10      ; 448        ; 7B             ; SPI4_MOSI_MK            ; input  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A11      ; 447        ; 7B             ; SPI4_MISO_MK            ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A12      ;            ; 7C             ; VCCIO7C                 ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; A13      ; 480        ; 7C             ; SFP1_TX_FAULT           ; input  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A14      ; 479        ; 7C             ; LMK_STATUS_LD2_FPGA_3V3 ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A15      ; 487        ; 7C             ; CLK_MO                  ; input  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A16      ; 504        ; 7D             ; WDATA_MK1               ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A17      ; 503        ; 7D             ; WDATA_MK0               ; input  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A18      ;            ; 7D             ; VCCIO7D                 ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; A19      ; 519        ; 7D             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A20      ;            ; 8D             ; VCCIO8D                 ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; A21      ; 535        ; 8D             ; A5                      ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A22      ;            ; 8D             ; VCCIO8D                 ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; A23      ; 635        ; 8A             ; SCKE                    ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A24      ; 636        ; 8A             ; ABE1                    ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A25      ;            ; 8A             ; VCCIO8A                 ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; A26      ; 643        ; 8A             ; RX_FTDI_2               ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A27      ; 644        ; 8A             ; TX_FTDI_2               ; input  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A28      ; 657        ; 8A             ; LMK_SDIO_3V3            ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A29      ; 659        ; 8A             ; BOOT_MK_FTDI            ; input  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA1      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ; 346        ; B0R            ; GXB_NC                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ; 347        ; B0R            ; GXB_NC                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA6      ; 316        ; 4A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AA7      ;            ; 4A             ; VCCPD4A                 ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA8      ; 310        ; 4A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AA9      ; 296        ; 4B             ; D2_SYNC_N_CD            ; input  ; 1.8 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA10     ; 279        ; 4B             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AA11     ; 278        ; 4B             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AA12     ; 276        ; 4B             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AA13     ; 262        ; 4C             ; A1_SNC(n)               ; output ; LVDS         ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA14     ; 242        ; 4C             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AA15     ; 236        ; 4D             ; D1_SCLK                 ; output ; 1.8 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA16     ; 226        ; 4D             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AA17     ; 224        ; 4D             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AA18     ; 218        ; 4D             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AA19     ; 198        ; 3D             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AA20     ; 202        ; 3D             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AA21     ; 190        ; 3D             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; --       ; --           ;
; AA22     ; 180        ; 3D             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AA23     ;            ; 3A, 3B, 3C, 3D ; VCCPD3                  ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA24     ;            ; --             ; VCCPGM                  ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA25     ; 61         ; 3A             ; ^nCSO, DATA4            ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA26     ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA27     ; 46         ; B0L            ; GXB_NC                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA28     ; 47         ; B0L            ; GXB_NC                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA29     ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA30     ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB1      ; 345        ; B0R            ; GND                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ; 344        ; B0R            ; GND                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB5      ;            ; 4A             ; VCCIO4A                 ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB6      ; 317        ; 4A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AB7      ; 311        ; 4A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AB8      ; 297        ; 4B             ; D2_SYNC_N_AB            ; input  ; 1.8 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB9      ; 285        ; 4B             ; A1_SDOUT_1V8            ; input  ; 1.8 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB10     ; 284        ; 4B             ; A1_SEN_1V8              ; output ; 1.8 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB11     ; 277        ; 4B             ; A2_OVRB_1V8             ; input  ; 1.8 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB12     ; 268        ; 4C             ; D1_SYNCB(n)             ; input  ; LVDS         ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB13     ; 263        ; 4C             ; A1_SNC                  ; output ; LVDS         ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB14     ; 243        ; 4C             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AB15     ; 237        ; 4D             ; D1_RESETB               ; output ; 1.8 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB16     ; 227        ; 4D             ; D2_ALARM                ; input  ; 1.8 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB17     ; 225        ; 4D             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AB18     ; 219        ; 4D             ; A2_CTRL1_1V8            ; output ; 1.8 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB19     ; 199        ; 3D             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AB20     ; 203        ; 3D             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AB21     ; 182        ; 3D             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AB22     ; 181        ; 3D             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AB23     ; 86         ; 3A             ; FLASH_MISO_3V3          ; input  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB24     ; 87         ; 3A             ; FLASH_MOSI_3V3          ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB25     ; 76         ; 3A             ; UPR_AT3_16              ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB26     ;            ;                ; DNU                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB27     ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB28     ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB29     ; 49         ; B0L            ; A2_TX2(n)               ; input  ; 1.5-V PCML   ;                     ; --           ; Y               ; no       ; Off          ;
; AB30     ; 48         ; B0L            ; A2_TX2                  ; input  ; 1.5-V PCML   ;                     ; --           ; Y               ; no       ; Off          ;
; AC1      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ; 342        ; B0R            ; GXB_NC                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ; 343        ; B0R            ; GXB_NC                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AC5      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC6      ; 318        ; 4A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; --       ; --           ;
; AC7      ; 319        ; 4A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AC8      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC9      ; 294        ; 4B             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AC10     ; 286        ; 4B             ; A1_SDATA_1V8            ; output ; 1.8 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC11     ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC12     ; 269        ; 4C             ; D1_SYNCB                ; input  ; LVDS         ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC13     ; 258        ; 4C             ; A2_SNC(n)               ; output ; LVDS         ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC14     ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC15     ; 238        ; 4D             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AC16     ; 230        ; 4D             ; D1_SYNC_N_CD            ; input  ; 1.8 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC17     ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC18     ; 214        ; 4D             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AC19     ; 206        ; 3D             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AC20     ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC21     ; 183        ; 3D             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AC22     ; 178        ; 3D             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AC23     ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC24     ; 90         ; 3A             ; UPR_AT1_1               ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC25     ; 77         ; 3A             ; UPR_AT3_8               ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC26     ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 50         ; B0L            ; GXB_NC                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AC28     ; 51         ; B0L            ; GXB_NC                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AC29     ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC30     ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD1      ; 341        ; B0R            ; GND                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ; 340        ; B0R            ; GND                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD5      ;            ; 4A             ; VCCIO4A                 ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD6      ; 326        ; 4A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AD7      ; 314        ; 4A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AD8      ; 302        ; 4B             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; --       ; --           ;
; AD9      ; 295        ; 4B             ; D2_TXENABLE             ; output ; 1.8 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD10     ; 287        ; 4B             ; A1_SCLK_1V8             ; output ; 1.8 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD11     ; 274        ; 4B             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AD12     ; 259        ; 4C             ; A2_SNC                  ; output ; LVDS         ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD13     ; 252        ; 4C             ; FPGA_SYNC1(n)           ; input  ; LVDS         ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD14     ; 254        ; 4C             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; --       ; --           ;
; AD15     ; 239        ; 4D             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AD16     ; 231        ; 4D             ; D1_SYNC_N_AB            ; input  ; 1.8 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD17     ; 222        ; 4D             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; --       ; --           ;
; AD18     ; 215        ; 4D             ; A2_OVRA_1V8             ; input  ; 1.8 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD19     ; 207        ; 3D             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AD20     ; 194        ; 3D             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AD21     ; 186        ; 3D             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AD22     ; 179        ; 3D             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AD23     ; 94         ; 3A             ; UPR_AT4_4               ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD24     ; 91         ; 3A             ; UPR_AT1_05              ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD25     ; 78         ; 3A             ; UPR_AT1_8               ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD26     ;            ; 3A             ; VCCIO3A                 ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD27     ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD28     ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD29     ; 53         ; B0L            ; A2_TX3(n)               ; input  ; 1.5-V PCML   ;                     ; --           ; Y               ; no       ; Off          ;
; AD30     ; 52         ; B0L            ; A2_TX3                  ; input  ; 1.5-V PCML   ;                     ; --           ; Y               ; no       ; Off          ;
; AE1      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ; 334        ; 4A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE5      ; 327        ; 4A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE6      ; 320        ; 4A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE7      ; 315        ; 4A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE8      ; 303        ; 4B             ; A2_RESET_1V8            ; output ; 1.8 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE9      ; 290        ; 4B             ; A1_CTRL1_1V8            ; output ; 1.8 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE10     ;            ; 4B             ; VCCIO4B                 ; power  ;              ; 1.8V                ; --           ;                 ; --       ; --           ;
; AE11     ; 275        ; 4B             ; A2_PWRDOWN_1V8          ; output ; 1.8 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE12     ;            ; 4C             ; VCCIO4C                 ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE13     ; 253        ; 4C             ; FPGA_SYNC1              ; input  ; LVDS         ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE14     ; 255        ; 4C             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE15     ; 246        ; 4C             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE16     ;            ; 4D             ; VCCIO4D                 ; power  ;              ; 1.8V                ; --           ;                 ; --       ; --           ;
; AE17     ; 223        ; 4D             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE18     ; 220        ; 4D             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE19     ;            ; 3D             ; VCCIO3D                 ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE20     ; 195        ; 3D             ; UPR_SWITCH4             ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE21     ;            ; 3D             ; VCCIO3D                 ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE22     ; 187        ; 3D             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE23     ; 95         ; 3A             ; UPR_AT4_2               ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE24     ;            ; 3A             ; VCCIO3A                 ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE25     ; 79         ; 3A             ; UPR_SWITCH3             ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE26     ; 71         ; 3A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE27     ; 70         ; 3A             ; DE_MISO_LVDS_3V3        ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE28     ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE29     ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE30     ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF1      ;            ;                ; RREF                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;                ; DNU                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 335        ; 4A             ; D_MISO                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF5      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF6      ; 321        ; 4A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF7      ; 306        ; 4A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF8      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF9      ; 291        ; 4B             ; A1_CTRL2_1V8            ; output ; 1.8 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF10     ; 282        ; 4B             ; A2_SCLK_1V8             ; output ; 1.8 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF11     ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF12     ; 260        ; 4C             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF13     ; 261        ; 4C             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF14     ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF15     ; 247        ; 4C             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF16     ; 234        ; 4D             ; D1_SDO                  ; input  ; 1.8 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF17     ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF18     ; 221        ; 4D             ; A2_STBY_1V8             ; output ; 1.8 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF19     ; 212        ; 4D             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF20     ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF21     ; 196        ; 3D             ; IZL2_KONTROL            ; input  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF22     ; 188        ; 3D             ; KAN3_KONTROL            ; input  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF23     ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF24     ; 92         ; 3A             ; UPR_AT4_16              ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF25     ; 84         ; 3A             ; UPR_AT1_4               ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF26     ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF27     ; 68         ; 3A             ; BOOT_MK_FPGA            ; input  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF28     ; 66         ; 3A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF29     ; 59         ; 3A             ; #TDI                    ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; AF30     ; 56         ; 3A             ; #TDO                    ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; AG1      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG2      ;            ;                ; DNU                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AG3      ; 331        ; 4A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG4      ; 330        ; 4A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG5      ; 322        ; 4A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG6      ; 307        ; 4A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG7      ; 304        ; 4B             ; D2_SCLK                 ; output ; 1.8 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG8      ; 298        ; 4B             ; D2_SLEEP                ; output ; 1.8 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG9      ;            ; 4B             ; VCCIO4B                 ; power  ;              ; 1.8V                ; --           ;                 ; --       ; --           ;
; AG10     ; 283        ; 4B             ; A1_STBY_1V8             ; output ; 1.8 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG11     ; 272        ; 4C             ; D2_SYNCB(n)             ; input  ; LVDS         ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG12     ; 264        ; 4C             ; SYSREF6(n)              ; input  ; LVDS         ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG13     ;            ; 4C             ; VCCIO4C                 ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG14     ; 250        ; 4C             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG15     ; 244        ; 4C             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG16     ; 235        ; 4D             ; D1_SDIO                 ; output ; 1.8 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG17     ; 228        ; 4D             ; D1_ALARM                ; input  ; 1.8 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG18     ;            ; 4D             ; VCCIO4D                 ; power  ;              ; 1.8V                ; --           ;                 ; --       ; --           ;
; AG19     ; 213        ; 4D             ; A2_CTRL2_1V8            ; output ; 1.8 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG20     ; 200        ; 3D             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG21     ; 197        ; 3D             ; IZL1_KONTROL            ; input  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG22     ; 189        ; 3D             ; KAN4_KONTROL            ; input  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG23     ; 184        ; 3D             ; IZL4_KONTROL            ; input  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG24     ; 93         ; 3A             ; UPR_AT4_8               ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG25     ; 85         ; 3A             ; FLASH_CS_3V3            ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG26     ; 80         ; 3A             ; UPR_AT3_4               ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG27     ; 69         ; 3A             ; MR_RESET_MK_FPGA        ; input  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG28     ; 67         ; 3A             ; FPGA_LED1_3V3           ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG29     ; 58         ; 3A             ; #TCK                    ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; AG30     ; 57         ; 3A             ; #TMS                    ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; AH1      ; 337        ; 4A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH2      ; 336        ; 4A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH3      ;            ; 4A             ; VCCIO4A                 ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH4      ; 324        ; 4A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH5      ; 323        ; 4A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH6      ;            ; 4A             ; VCCIO4A                 ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH7      ; 305        ; 4B             ; D2_RESETB               ; output ; 1.8 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH8      ; 299        ; 4B             ; D2_SDENB                ; output ; 1.8 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH9      ; 288        ; 4B             ; A1_RESET_1V8            ; output ; 1.8 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH10     ;            ; 4B             ; VCCIO4B                 ; power  ;              ; 1.8V                ; --           ;                 ; --       ; --           ;
; AH11     ; 273        ; 4C             ; D2_SYNCB                ; input  ; LVDS         ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH12     ; 265        ; 4C             ; SYSREF6                 ; input  ; LVDS         ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH13     ; 256        ; 4C             ; SYSREF5(n)              ; input  ; LVDS         ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH14     ; 251        ; 4C             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH15     ; 245        ; 4C             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH16     ;            ; 4D             ; VCCIO4D                 ; power  ;              ; 1.8V                ; --           ;                 ; --       ; --           ;
; AH17     ; 229        ; 4D             ; D1_TXENABLE             ; output ; 1.8 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH18     ; 217        ; 4D             ; A2_SEN_1V8              ; output ; 1.8 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH19     ; 216        ; 4D             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH20     ; 201        ; 3D             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH21     ;            ; 3D             ; VCCIO3D                 ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH22     ; 192        ; 3D             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH23     ; 185        ; 3D             ; UPR_SWITCH1             ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH24     ;            ; 3A             ; VCCIO3A                 ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH25     ; 88         ; 3A             ; FLASH_CLK_3V3           ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH26     ; 81         ; 3A             ; UPR_AT3_2               ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH27     ;            ; 3A             ; VCCIO3A                 ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH28     ; 72         ; 3A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH29     ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH30     ; 62         ; 3A             ; ^AS_DATA3, DATA3        ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AJ1      ; 332        ; 4A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ2      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ3      ; 328        ; 4A             ; REF3(n)                 ; input  ; LVDS         ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ4      ; 325        ; 4A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ5      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ6      ; 308        ; 4A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ7      ; 300        ; 4B             ; D2_SDO                  ; input  ; 1.8 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ8      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ9      ; 292        ; 4B             ; A1_OVRB_1V8             ; input  ; 1.8 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ10     ; 289        ; 4B             ; A1_PWRDOWN_1V8          ; output ; 1.8 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ11     ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ12     ; 266        ; 4C             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ13     ; 257        ; 4C             ; SYSREF5                 ; input  ; LVDS         ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ14     ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ15     ; 248        ; 4C             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ16     ; 240        ; 4D             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ17     ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ18     ; 232        ; 4D             ; D1_SLEEP                ; output ; 1.8 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ19     ; 210        ; 4D             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ20     ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ21     ; 204        ; 3D             ; KAN2_KONTROL            ; input  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ22     ; 193        ; 3D             ; IZL3_KONTROL            ; input  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ23     ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ24     ; 96         ; 3A             ; UPR_AT4_1               ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ25     ; 89         ; 3A             ; UPR_AT1_2               ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ26     ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ27     ; 74         ; 3A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ28     ; 73         ; 3A             ; clk_100MHZ              ; input  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ29     ; 60         ; 3A             ; ^DCLK                   ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AJ30     ; 63         ; 3A             ; ^AS_DATA2, DATA2        ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AK2      ; 333        ; 4A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK3      ; 329        ; 4A             ; REF3                    ; input  ; LVDS         ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK4      ; 313        ; 4A             ; SYSREF0                 ; input  ; LVDS         ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK5      ; 312        ; 4A             ; SYSREF0(n)              ; input  ; LVDS         ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK6      ; 309        ; 4A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK7      ; 301        ; 4B             ; D2_SDIO                 ; output ; 1.8 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK8      ; 293        ; 4B             ; A1_OVRA_1V8             ; input  ; 1.8 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK9      ;            ; 4B             ; VCCIO4B                 ; power  ;              ; 1.8V                ; --           ;                 ; --       ; --           ;
; AK10     ; 281        ; 4B             ; A2_SDATA_1V8            ; output ; 1.8 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK11     ; 280        ; 4B             ; A2_SDOUT_1V8            ; input  ; 1.8 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK12     ; 267        ; 4C             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK13     ;            ; 4C             ; VCCIO4C                 ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK14     ; 249        ; 4C             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK15     ;            ; 4C             ; VCCIO4C                 ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK16     ; 241        ; 4D             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK17     ; 233        ; 4D             ; D1_SDENB                ; output ; 1.8 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK18     ;            ; 4D             ; VCCIO4D                 ; power  ;              ; 1.8V                ; --           ;                 ; --       ; --           ;
; AK19     ; 211        ; 4D             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK20     ; 208        ; 3D             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK21     ; 209        ; 3D             ; UPR_AT1_16              ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK22     ; 205        ; 3D             ; KAN1_KONTROL            ; input  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK23     ;            ; 3D             ; VCCIO3D                 ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AK24     ; 97         ; 3A             ; UPR_AT4_05              ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK25     ; 83         ; 3A             ; UPR_AT3_05              ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK26     ; 82         ; 3A             ; UPR_AT3_1               ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK27     ; 75         ; 3A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK28     ; 65         ; 3A             ; ^AS_DATA0, ASDO, DATA0  ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AK29     ; 64         ; 3A             ; ^AS_DATA1, DATA1        ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; B1       ; 404        ; 7A             ; UPR_AT2_1               ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B2       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ; 408        ; 7A             ; REZERV1                 ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B4       ; 409        ; 7A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B5       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B6       ; 424        ; 7A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B7       ; 437        ; 7B             ; UART6_RX                ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B8       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B9       ; 446        ; 7B             ; CS_FLASH_FPGA           ; input  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B10      ; 445        ; 7B             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B11      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B12      ; 464        ; 7C             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B13      ; 463        ; 7C             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B14      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 488        ; 7C             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B16      ; 499        ; 7D             ; WDATA_MK4               ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B17      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B18      ; 515        ; 7D             ; CS_ADC1                 ; input  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B19      ; 520        ; 7D             ; LMK_STATUS_LD2_3V3      ; input  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B20      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B21      ; 536        ; 8D             ; A6                      ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B22      ; 547        ; 8D             ; A7                      ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B23      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B24      ; 641        ; 8A             ; SPI3_CS                 ; input  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B25      ; 642        ; 8A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B26      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B27      ; 658        ; 8A             ; LMK_CS_3V3              ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B28      ; 660        ; 8A             ; RESET_MK_FTDI           ; input  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B29      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B30      ; 672        ; 8A             ; ^CONF_DONE              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C1       ; 406        ; 7A             ; FPGA_IND2               ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C2       ; 405        ; 7A             ; FPGA_IND1               ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C3       ;            ; 7A             ; VCCIO7A                 ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; C4       ; 410        ; 7A             ; EN_2V5_VDA              ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C5       ; 411        ; 7A             ; D1_ALARM_FPGA           ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C6       ;            ; 7A             ; VCCIO7A                 ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; C7       ; 438        ; 7B             ; BOOT1                   ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C8       ; 439        ; 7B             ; SPI2_NSS_MK             ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C9       ;            ; 7B             ; VCCIO7B                 ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; C10      ; 451        ; 7B             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C11      ; 455        ; 7B             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C12      ;            ; 7C             ; VCCIO7C                 ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; C13      ; 471        ; 7C             ; SFP1_LOS                ; input  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C14      ; 483        ; 7C             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C15      ;            ; 7C             ; VCCIO7C                 ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; C16      ; 500        ; 7D             ; WDATA_MK5               ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C17      ; 505        ; 7D             ; SYNC_DA2                ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C18      ;            ; 7D             ; VCCIO7D                 ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; C19      ; 516        ; 7D             ; CS_ADC2                 ; input  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C20      ; 531        ; 8D             ; A8                      ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C21      ;            ; 8D             ; VCCIO8D                 ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; C22      ; 548        ; 8D             ; A9                      ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C23      ; 553        ; 8D             ; A10                     ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C24      ;            ; 8A             ; VCCIO8A                 ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; C25      ; 647        ; 8A             ; SWE                     ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C26      ; 656        ; 8A             ; TX_FTDI_1               ; input  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C27      ; 655        ; 8A             ; LMK_SYNC_3V3            ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C28      ; 663        ; 8A             ; LMK_SEL0_3V3            ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C29      ; 669        ; 8A             ; ^MSEL2                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C30      ; 667        ; 8A             ; ^MSEL0                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D1       ; 400        ; 7A             ; UPR_AT2_16              ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D2       ; 399        ; 7A             ; UPR_AT2_8               ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D3       ; 402        ; 7A             ; UPR_AT2_4               ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D4       ; 401        ; 7A             ; UPR_AT2_2               ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D5       ; 412        ; 7A             ; D2_ALARM_FPGA           ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D6       ; 419        ; 7A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D7       ;            ; 7B             ; VCCIO7B                 ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D8       ; 440        ; 7B             ; UART6_TX                ; input  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D9       ; 443        ; 7B             ; CLK_FOR_MK_3V3          ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D10      ; 452        ; 7B             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D11      ; 456        ; 7B             ; OK_BUS                  ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D12      ; 465        ; 7C             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D13      ; 472        ; 7C             ; SFP1_TX_DISABLE         ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D14      ; 484        ; 7C             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D15      ; 489        ; 7C             ; CE_MO                   ; input  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D16      ; 497        ; 7D             ; WDATA_MK6               ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D17      ; 506        ; 7D             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D18      ; 511        ; 7D             ; CS_LMK                  ; input  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D19      ; 521        ; 7D             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D20      ; 532        ; 8D             ; A12                     ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D21      ; 537        ; 8D             ; A13                     ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D22      ; 539        ; 8D             ; A4                      ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D23      ; 554        ; 8D             ; A3                      ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D24      ; 639        ; 8A             ; SPI3_MOSI               ; input  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D25      ; 648        ; 8A             ; SCAS                    ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D26      ; 651        ; 8A             ; RX_FTDI_1               ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D27      ; 664        ; 8A             ; LMK_SEL1_3V3            ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D28      ; 673        ; 8A             ; ^nSTATUS                ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D29      ; 670        ; 8A             ; ^MSEL3                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D30      ; 668        ; 8A             ; ^MSEL1                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E1       ; 395        ; 7A             ; ADDR0                   ; input  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E2       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E3       ; 398        ; 7A             ; SYS_REF                 ; input  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E4       ; 397        ; 7A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E5       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E6       ; 420        ; 7A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E7       ; 431        ; 7B             ; TX1_RS422               ; input  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E8       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E9       ; 444        ; 7B             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E10      ; 453        ; 7B             ; WR_BUS                  ; input  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E11      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E12      ; 466        ; 7C             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E13      ; 473        ; 7C             ; SFP1_PRESENT            ; input  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E14      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E15      ; 490        ; 7C             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E16      ; 498        ; 7D             ; WDATA_MK7               ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E17      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E18      ; 512        ; 7D             ; CS_FPGA1                ; input  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E19      ; 522        ; 7D             ; LMK_STATUS_LD1_3V3      ; input  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E20      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E21      ; 538        ; 8D             ; A2                      ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E22      ; 540        ; 8D             ; A1                      ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E23      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E24      ; 640        ; 8A             ; SPI3_SCK                ; input  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E25      ; 652        ; 8A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E26      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E27      ; 675        ; 8A             ; ^nCONFIG                ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E28      ; 674        ; 8A             ; ^nCE                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E29      ;            ;                ; DNU                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E30      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ; 396        ; 7A             ; ADDR1                   ; input  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F2       ;            ; 7A             ; VCCIO7A                 ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; F3       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F5       ; 394        ; 7A             ; ^GND                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ;            ; 7A             ; VCCIO7A                 ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; F7       ; 432        ; 7B             ; RX1_RS422               ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F8       ; 427        ; 7B             ; T_TEST1                 ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F9       ;            ; 7B             ; VCCIO7B                 ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; F10      ; 454        ; 7B             ; RD_BUS                  ; input  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F11      ; 461        ; 7C             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F12      ;            ; 7C             ; VCCIO7C                 ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; F13      ; 474        ; 7C             ; RATE1_SELECTION         ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F14      ; 481        ; 7C             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F15      ; 491        ; 7D             ; RATE2_SELECTION         ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F16      ;            ; 7D             ; VCCIO7D                 ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; F17      ; 513        ; 7D             ; CS_DAC1                 ; input  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F18      ;            ; 7D             ; VCCIO7D                 ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; F19      ; 523        ; 8D             ; SA10                    ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F20      ; 529        ; 8D             ; A19                     ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F21      ; 530        ; 8D             ; D0                      ; bidir  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F22      ;            ; 8D             ; VCCIO8D                 ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; F23      ; 551        ; 8D             ; D1                      ; bidir  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F24      ;            ; 8A             ; VCCIO8A                 ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; F25      ; 665        ; 8A             ; SEL_ETALON_3V3          ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F26      ; 671        ; 8A             ; ^MSEL4                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F27      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F28      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F29      ;            ;                ; DNU                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F30      ;            ;                ; RREF                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G1       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ; 390        ; B1R            ; D1_RX1                  ; output ; 1.5-V PCML   ;                     ; --           ; Y               ; no       ; Off          ;
; G4       ; 391        ; B1R            ; D1_RX1(n)               ; output ; 1.5-V PCML   ;                     ; --           ; Y               ; no       ; Off          ;
; G5       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 421        ; 7A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G7       ; 425        ; 7A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G8       ; 428        ; 7B             ; T_TEST2                 ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G9       ; 433        ; 7B             ; RNE1_RS422              ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G10      ; 457        ; 7B             ; SFP2_LOS                ; input  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G11      ; 462        ; 7C             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G12      ; 469        ; 7C             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G13      ; 485        ; 7C             ; UPR_SWITCH2             ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G14      ; 482        ; 7C             ; LMK_STATUS_LD1_FPGA_3V3 ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G15      ; 492        ; 7D             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G16      ; 501        ; 7D             ; WDATA_MK2               ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G17      ; 514        ; 7D             ; CS_DAC2                 ; input  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G18      ; 517        ; 7D             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G19      ; 533        ; 8D             ; D2                      ; bidir  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G20      ; 524        ; 8D             ; D3                      ; bidir  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G21      ; 549        ; 8D             ; D8                      ; bidir  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G22      ; 545        ; 8D             ; D5                      ; bidir  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G23      ; 552        ; 8D             ; D6                      ; bidir  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G24      ; 653        ; 8A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G25      ; 666        ; 8A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G26      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G27      ; 14         ; B1L            ; GXB_NC                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G28      ; 15         ; B1L            ; GXB_NC                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G29      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G30      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H1       ; 389        ; B1R            ; GND                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ; 388        ; B1R            ; GND                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;                ; DNU                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ; 422        ; 7A             ; D_MOSI                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H7       ; 426        ; 7A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H8       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H9       ; 434        ; 7B             ; DE1RX_RS422             ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H10      ; 458        ; 7B             ; SFP2_TX_DISABLE         ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H11      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 470        ; 7C             ; RESET_MK                ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H13      ; 486        ; 7C             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H14      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H15      ; 495        ; 7D             ; SFP2_TX_FAULT           ; input  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H16      ; 502        ; 7D             ; WDATA_MK3               ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H17      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H18      ; 518        ; 7D             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H19      ; 534        ; 8D             ; CLK_OUT                 ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H20      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H21      ; 550        ; 8D             ; D7                      ; bidir  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H22      ; 546        ; 8D             ; D4                      ; bidir  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H23      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H24      ; 661        ; 8A             ; LMK_RESET_3V3           ; input  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H25      ; 654        ; 8A             ; DAC_SYNC                ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H26      ; 676        ; 8A             ; ^GND                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H27      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H28      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H29      ; 17         ; B1L            ; GND                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H30      ; 16         ; B1L            ; GND                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J1       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ; 386        ; B1R            ; D1_RX0                  ; output ; 1.5-V PCML   ;                     ; --           ; Y               ; no       ; Off          ;
; J4       ; 387        ; B1R            ; D1_RX0(n)               ; output ; 1.5-V PCML   ;                     ; --           ; Y               ; no       ; Off          ;
; J5       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 413        ; 7A             ; ADDR3                   ; input  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J7       ; 417        ; 7A             ; INT1_FPGA               ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J8       ; 429        ; 7B             ; UART1_TX                ; input  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J9       ; 441        ; 7B             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; J10      ; 449        ; 7B             ; SPI4_SCK_MK             ; input  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J11      ; 459        ; 7C             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; J12      ; 467        ; 7C             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; J13      ; 477        ; 7C             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; J14      ; 475        ; 7C             ; SDATA1_I2C              ; bidir  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J15      ; 496        ; 7D             ; SDATA2_I2C              ; bidir  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J16      ; 493        ; 7D             ; SCLK2_I2C               ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J17      ; 507        ; 7D             ; CS_FPGA2                ; input  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J18      ; 509        ; 7D             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; J19      ; 525        ; 8D             ; D9                      ; bidir  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J20      ; 527        ; 8D             ; D10                     ; bidir  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J21      ; 541        ; 8D             ; D11                     ; bidir  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J22      ; 543        ; 8D             ; D12                     ; bidir  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J23      ; 646        ; 8A             ; SMS                     ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J24      ; 662        ; 8A             ; LMK_SCK_3V3             ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J25      ; 649        ; 8A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; J26      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J27      ; 18         ; B1L            ; GXB_NC                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J28      ; 19         ; B1L            ; GXB_NC                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J29      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J30      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K1       ; 385        ; B1R            ; GND                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ; 384        ; B1R            ; GND                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --             ; VCCPGM                  ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; K6       ; 414        ; 7A             ; ADDR2                   ; input  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K7       ; 418        ; 7A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; K8       ; 430        ; 7B             ; UART1_RX                ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K9       ; 442        ; 7B             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; K10      ; 450        ; 7B             ; SPI4_NSS_MK             ; input  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K11      ; 460        ; 7C             ; TNC_MK_1HZ              ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K12      ; 468        ; 7C             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; K13      ; 478        ; 7C             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; --       ; --           ;
; K14      ; 476        ; 7C             ; SCLK1_I2C               ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K15      ;            ;                ; DNU                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K16      ; 494        ; 7D             ; SFP2_PRESENT            ; input  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K17      ; 508        ; 7D             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; K18      ; 510        ; 7D             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; --       ; --           ;
; K19      ; 526        ; 8D             ; D13                     ; bidir  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K20      ; 528        ; 8D             ; D14                     ; bidir  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K21      ; 542        ; 8D             ; A18                     ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K22      ; 544        ; 8D             ; D15                     ; bidir  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K23      ; 638        ; 8A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; K24      ; 645        ; 8A             ; SRAS                    ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K25      ; 650        ; 8A             ; ABE0                    ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K26      ;            ; --             ; VCCBAT                  ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; K27      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K28      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K29      ; 21         ; B1L            ; A1_TX0(n)               ; input  ; 1.5-V PCML   ;                     ; --           ; Y               ; no       ; Off          ;
; K30      ; 20         ; B1L            ; A1_TX0                  ; input  ; 1.5-V PCML   ;                     ; --           ; Y               ; no       ; Off          ;
; L1       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ; 382        ; B1R            ; D2_RX1                  ; output ; 1.5-V PCML   ;                     ; --           ; Y               ; no       ; Off          ;
; L4       ; 383        ; B1R            ; D2_RX1(n)               ; output ; 1.5-V PCML   ;                     ; --           ; Y               ; no       ; Off          ;
; L5       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L6       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ;            ; 7A             ; VCCPD7A                 ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; L9       ;            ; --             ; VCCP                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L10      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L11      ;            ; --             ; VCCP                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L12      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L13      ;            ; 7B, 7C, 7D     ; VCCPD7BCD               ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; L14      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L15      ;            ; --             ; VCCP                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L16      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L17      ;            ; 7B, 7C, 7D     ; VCCPD7BCD               ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; L18      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L19      ;            ; --             ; VCCP                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L20      ;            ; --             ; VCCP                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L21      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L22      ; 637        ; 8A             ; SPI3_MISO               ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; L23      ;            ; 8A             ; VCCIO8A                 ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; L24      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L25      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L26      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L27      ; 22         ; B1L            ; GXB_NC                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L28      ; 23         ; B1L            ; GXB_NC                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L29      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L30      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M1       ; 381        ; B1R            ; GND                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ; 380        ; B1R            ; GND                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ;            ; --             ; VCCR_GXBR               ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M6       ;            ; --             ; VCCL_GXBR1              ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M7       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M8       ;            ; --             ; VCCD_FPLL               ; power  ;              ; 1.5V                ; --           ;                 ; --       ; --           ;
; M9       ;            ; 7B, 7C, 7D     ; VCCPD7BCD               ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; M10      ;            ; --             ; VCC                     ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M11      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M12      ;            ; --             ; VCC_AUX                 ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M13      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M14      ;            ; --             ; VCC                     ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M15      ;            ; --             ; VCCD_FPLL               ; power  ;              ; 1.5V                ; --           ;                 ; --       ; --           ;
; M16      ;            ; --             ; VCCA_FPLL               ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M17      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M18      ;            ; --             ; VCC_AUX                 ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M19      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M20      ;            ; --             ; VCC                     ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M21      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M22      ;            ; 8A, 8B, 8C, 8D ; VCCPD8                  ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; M23      ;            ; 8A, 8B, 8C, 8D ; VCCPD8                  ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; M24      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M25      ;            ; --             ; VCCL_GXBL1              ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M26      ;            ; --             ; VCCR_GXBL               ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M27      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M28      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M29      ; 25         ; B1L            ; A1_TX1(n)               ; input  ; 1.5-V PCML   ;                     ; --           ; Y               ; no       ; Off          ;
; M30      ; 24         ; B1L            ; A1_TX1                  ; input  ; 1.5-V PCML   ;                     ; --           ; Y               ; no       ; Off          ;
; N1       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ; 378        ; B1R            ; D2_RX0                  ; output ; 1.5-V PCML   ;                     ; --           ; Y               ; no       ; Off          ;
; N4       ; 379        ; B1R            ; D2_RX0(n)               ; output ; 1.5-V PCML   ;                     ; --           ; Y               ; no       ; Off          ;
; N5       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N6       ;            ; --             ; VCCL_GXBR1              ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N7       ;            ; --             ; VCCH_GXBR1              ; power  ;              ; 1.5V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N10      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N11      ;            ; --             ; VCC                     ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N12      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N13      ;            ; --             ; VCC                     ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N14      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N15      ;            ; --             ; VCC                     ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N16      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N17      ;            ; --             ; VCC                     ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N18      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N19      ;            ; --             ; VCC                     ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N20      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N21      ;            ; --             ; VCC                     ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N22      ;            ; --             ; VCCD_FPLL               ; power  ;              ; 1.5V                ; --           ;                 ; --       ; --           ;
; N23      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N24      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N25      ;            ; --             ; VCCH_GXBL1              ; power  ;              ; 1.5V                ; --           ;                 ; --       ; --           ;
; N26      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N27      ; 30         ; B0L            ; GXB_NC                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N28      ; 31         ; B0L            ; GXB_NC                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N29      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N30      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P1       ; 377        ; B1R            ; GND                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ; 376        ; B1R            ; GND                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ;            ; --             ; VCCT_GXBR1              ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P6       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P7       ;            ; --             ; VCCA_GXBR1              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P8       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P9       ;            ; --             ; VCCA_FPLL               ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P10      ;            ; --             ; VCC                     ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P11      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P12      ;            ; --             ; VCC                     ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P13      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P14      ;            ; --             ; VCC                     ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P15      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P16      ;            ; --             ; VCC                     ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P17      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P18      ;            ; --             ; VCC                     ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P19      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P20      ;            ; --             ; VCC                     ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P21      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P22      ;            ; --             ; VCCA_FPLL               ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P23      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P24      ;            ; --             ; VCCA_GXBL1              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P25      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P26      ;            ; --             ; VCCT_GXBL1              ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P27      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P28      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P29      ; 33         ; B0L            ; A1_TX2(n)               ; input  ; 1.5-V PCML   ;                     ; --           ; Y               ; no       ; Off          ;
; P30      ; 32         ; B0L            ; A1_TX2                  ; input  ; 1.5-V PCML   ;                     ; --           ; Y               ; no       ; Off          ;
; R1       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ; 374        ; B1R            ; GXB_NC                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ; 375        ; B1R            ; GXB_NC                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R6       ;            ; --             ; VCCT_GXBR1              ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R7       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R8       ; 393        ; B1R            ; GND                     ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; R9       ; 392        ; B1R            ; GND                     ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; R10      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R11      ;            ; --             ; VCC                     ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R12      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R13      ;            ; --             ; VCC                     ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R14      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R15      ;            ; --             ; VCC                     ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R16      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R17      ;            ; --             ; VCC                     ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R18      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R19      ;            ; --             ; VCC                     ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R20      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R21      ;            ; --             ; VCC                     ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R22      ; 27         ; B1L            ; GND                     ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; R23      ; 26         ; B1L            ; GND                     ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; R24      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R25      ;            ; --             ; VCCR_GXBL               ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R26      ;            ; --             ; VCCR_GXBL               ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R27      ; 34         ; B0L            ; GXB_NC                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R28      ; 35         ; B0L            ; GXB_NC                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R29      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R30      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T1       ; 373        ; B1R            ; GND                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ; 372        ; B1R            ; GND                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T5       ;            ; --             ; VCCR_GXBR               ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T6       ;            ; --             ; VCCR_GXBR               ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T7       ;            ; --             ; VCCH_GXBR0              ; power  ;              ; 1.5V                ; --           ;                 ; --       ; --           ;
; T8       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T9       ;            ; --             ; VCCA_FPLL               ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T10      ;            ; --             ; VCC                     ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T11      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T12      ;            ; --             ; VCC                     ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T13      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T14      ;            ; --             ; VCC                     ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T15      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T16      ;            ; --             ; VCC                     ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T17      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T18      ;            ; --             ; VCC                     ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T19      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T20      ;            ; --             ; VCC                     ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T21      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T22      ;            ; --             ; VCCA_FPLL               ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T23      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T24      ;            ; --             ; VCCH_GXBL0              ; power  ;              ; 1.5V                ; --           ;                 ; --       ; --           ;
; T25      ;            ; --             ; VCCL_GXBL0              ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T26      ;            ; --             ; VCCL_GXBL0              ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T27      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T28      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T29      ; 37         ; B0L            ; A1_TX3(n)               ; input  ; 1.5-V PCML   ;                     ; --           ; Y               ; no       ; Off          ;
; T30      ; 36         ; B0L            ; A1_TX3                  ; input  ; 1.5-V PCML   ;                     ; --           ; Y               ; no       ; Off          ;
; U1       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ; 370        ; B1R            ; GXB_NC                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ; 371        ; B1R            ; GXB_NC                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U6       ;            ; --             ; VCCL_GXBR0              ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U7       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U8       ; 367        ; B1R            ; GND                     ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; U9       ; 366        ; B1R            ; GND                     ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; U10      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U11      ;            ; --             ; VCC                     ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U12      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U13      ;            ; --             ; VCC                     ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U14      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U15      ;            ; --             ; VCC                     ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U16      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U17      ;            ; --             ; VCC                     ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U18      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U19      ;            ; --             ; VCC                     ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U20      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U21      ;            ; --             ; VCC                     ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U22      ; 29         ; B0L            ; GND                     ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; U23      ; 28         ; B0L            ; GND                     ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; U24      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ;            ; --             ; VCCT_GXBL0              ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U26      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U27      ; 38         ; B0L            ; GXB_NC                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U28      ; 39         ; B0L            ; GXB_NC                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U29      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U30      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V1       ; 369        ; B1R            ; GND                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ; 368        ; B1R            ; GND                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ; --             ; VCCT_GXBR0              ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V6       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V7       ;            ; --             ; VCCA_GXBR0              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V8       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V9       ;            ; --             ; VCCD_FPLL               ; power  ;              ; 1.5V                ; --           ;                 ; --       ; --           ;
; V10      ;            ; --             ; VCC                     ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V11      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V12      ;            ; --             ; VCC                     ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V13      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V14      ;            ; --             ; VCC                     ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V15      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V16      ;            ; --             ; VCC                     ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V17      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V18      ;            ; --             ; VCC                     ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V19      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V20      ;            ; --             ; VCC                     ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V21      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V22      ;            ; --             ; VCCD_FPLL               ; power  ;              ; 1.5V                ; --           ;                 ; --       ; --           ;
; V23      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V24      ;            ; --             ; VCCA_GXBL0              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V25      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V26      ;            ; --             ; VCCT_GXBL0              ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V27      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V28      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V29      ; 41         ; B0L            ; A2_TX1(n)               ; input  ; 1.5-V PCML   ;                     ; --           ; Y               ; no       ; Off          ;
; V30      ; 40         ; B0L            ; A2_TX1                  ; input  ; 1.5-V PCML   ;                     ; --           ; Y               ; no       ; Off          ;
; W1       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ; 350        ; B0R            ; GXB_NC                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ; 351        ; B0R            ; GXB_NC                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --             ; VCCR_GXBR               ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W6       ;            ; --             ; VCCR_GXBR               ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W7       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W8       ; 339        ; B0R            ; GND                     ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; W9       ; 338        ; B0R            ; GND                     ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; W10      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W11      ;            ; --             ; VCCP                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W12      ;            ; --             ; VCC_AUX                 ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W13      ;            ; --             ; VCCP                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W14      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W15      ;            ; --             ; VCCD_FPLL               ; power  ;              ; 1.5V                ; --           ;                 ; --       ; --           ;
; W16      ;            ; --             ; VCCA_FPLL               ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W17      ;            ; --             ; VCCP                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W18      ;            ; --             ; VCC_AUX                 ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W19      ;            ; --             ; VCCP                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W20      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W21      ;            ; --             ; VCCP                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W22      ; 55         ; B0L            ; GND                     ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; W23      ; 54         ; B0L            ; GND                     ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; W24      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W25      ;            ; --             ; VCCR_GXBL               ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W26      ;            ; --             ; VCCR_GXBL               ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W27      ; 42         ; B0L            ; GXB_NC                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W28      ; 43         ; B0L            ; GXB_NC                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W29      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W30      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y1       ; 349        ; B0R            ; GND                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ; 348        ; B0R            ; GND                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y7       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y9       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y10      ;            ; 4B, 4C, 4D     ; VCCPD4BCD               ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y11      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y12      ; 270        ; 4C             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; Y13      ; 271        ; 4C             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; Y14      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ;            ; 4B, 4C, 4D     ; VCCPD4BCD               ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y16      ;            ;                ; DNU                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y17      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y18      ;            ; 4B, 4C, 4D     ; VCCPD4BCD               ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y19      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y20      ; 191        ; 3D             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; Y21      ;            ; 3A, 3B, 3C, 3D ; VCCPD3                  ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; Y22      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y23      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y24      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y25      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y27      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y28      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y29      ; 45         ; B0L            ; A2_TX0(n)               ; input  ; 1.5-V PCML   ;                     ; --           ; Y               ; no       ; Off          ;
; Y30      ; 44         ; B0L            ; A2_TX0                  ; input  ; 1.5-V PCML   ;                     ; --           ; Y               ; no       ; Off          ;
+----------+------------+----------------+-------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Receiver Channel                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-----------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                                      ;                                                                                                                                                                                                                                                                                                                                                 ;
+-----------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; A2_TX3~input                                                                                              ;                                                                                                                                                                                                                                                                                                                                                 ;
;     -- Receiver Channel Location                                                                          ; IOIBUF_X0_Y14_N39                                                                                                                                                                                                                                                                                                                               ;
;     -- Receiver Deserializer                                                                              ;                                                                                                                                                                                                                                                                                                                                                 ;
;         -- Name                                                                                           ; custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[3].gen_bonded_group.av_xcvr_native_inst|av_pma:inst_av_pma|av_rx_pma:av_rx_pma|rx_pmas[0].rx_pma.rx_pma_deser                                                            ;
;         -- Receiver Deserializer Location                                                                 ; HSSIPMARXDESER_X0_Y14_N34                                                                                                                                                                                                                                                                                                                       ;
;         -- Mode                                                                                           ; 10                                                                                                                                                                                                                                                                                                                                              ;
;         -- Data Rate                                                                                      ; 2400.0 Mbps                                                                                                                                                                                                                                                                                                                                     ;
;         -- Auto Negotiation                                                                               ; Off                                                                                                                                                                                                                                                                                                                                             ;
;         -- Enable Bit Slip                                                                                ; False                                                                                                                                                                                                                                                                                                                                           ;
;         -- Signal Detect Clock Enable                                                                     ; On                                                                                                                                                                                                                                                                                                                                              ;
;     -- Receiver Buffer                                                                                    ;                                                                                                                                                                                                                                                                                                                                                 ;
;         -- Name                                                                                           ; custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[3].gen_bonded_group.av_xcvr_native_inst|av_pma:inst_av_pma|av_rx_pma:av_rx_pma|rx_pmas[0].rx_pma.rx_pma_buf                                                              ;
;         -- Receiver Buffer Location                                                                       ; HSSIPMARXBUF_X0_Y14_N35                                                                                                                                                                                                                                                                                                                         ;
;         -- DC Gain                                                                                        ; 0                                                                                                                                                                                                                                                                                                                                               ;
;         -- AC Gain                                                                                        ; 0                                                                                                                                                                                                                                                                                                                                               ;
;         -- Termination                                                                                    ; 100 Ohms                                                                                                                                                                                                                                                                                                                                        ;
;         -- Equalization Bandwidth Selection                                                               ; N/A                                                                                                                                                                                                                                                                                                                                             ;
;         -- Serial Loopback                                                                                ; N/A                                                                                                                                                                                                                                                                                                                                             ;
;         -- VCCELA Supply Voltage                                                                          ; N/A                                                                                                                                                                                                                                                                                                                                             ;
;     -- Receiver Interface                                                                                 ;                                                                                                                                                                                                                                                                                                                                                 ;
;         -- Receiver Data Source                                                                           ; PCS                                                                                                                                                                                                                                                                                                                                             ;
;     -- HSSI Common PCS PMA Interface PPM Detector                                                         ;                                                                                                                                                                                                                                                                                                                                                 ;
;         -- Name                                                                                           ; custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[3].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_common_pcs_pma_interface_rbc:inst_av_hssi_common_pcs_pma_interface|wys ;
;         -- HSSI Common PCS PMA Interface Location                                                         ; HSSICOMMONPCSPMAINTERFACE_X0_Y13_N61                                                                                                                                                                                                                                                                                                            ;
;         -- PPM Threshold (+/-) for freqlock (hd_smrt_com_pcs_pma_if_ppmsel)                               ; ppmsel_1000                                                                                                                                                                                                                                                                                                                                     ;
;         -- Enable early detection of PPM violation after lock (hd_smrt_com_pcs_pma_if_ppm_deassert_early) ; deassert_early_dis                                                                                                                                                                                                                                                                                                                              ;
;         -- Automatic Speed Negotiation (hd_smrt_com_pcs_pma_if_auto_speed_ena)                            ; dis_auto_speed_ena                                                                                                                                                                                                                                                                                                                              ;
;         -- PPM Counter Limit (hd_smrt_com_pcs_pma_if_ppm_gen1_2_cnt)                                      ; cnt_32k                                                                                                                                                                                                                                                                                                                                         ;
;         -- PPM Detector Start cycle after eidle exit (hd_smrt_com_pcs_pma_if_ppm_post_eidle_delay)        ; cnt_200_cycles                                                                                                                                                                                                                                                                                                                                  ;
;     -- Receiver Standard PCS                                                                              ;                                                                                                                                                                                                                                                                                                                                                 ;
;         -- Name                                                                                           ; custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[3].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_rx_pcs_rbc:inst_av_hssi_8g_rx_pcs|wys                               ;
;         -- Receiver Standard PCS Location                                                                 ; HSSI8GRXPCS_X0_Y14_N59                                                                                                                                                                                                                                                                                                                          ;
;         -- Protocol                                                                                       ; basic                                                                                                                                                                                                                                                                                                                                           ;
;         -- PCS Low Latency Configuration                                                                  ; dis_pcs_bypass                                                                                                                                                                                                                                                                                                                                  ;
;         -- Word Aligner Mode                                                                              ; sync_sm                                                                                                                                                                                                                                                                                                                                         ;
;         -- Run Length Check                                                                               ; en_runlength_sw                                                                                                                                                                                                                                                                                                                                 ;
;         -- Rate Match Mode                                                                                ; dis_rm                                                                                                                                                                                                                                                                                                                                          ;
;         -- 8b10b Decoder                                                                                  ; en_8b10b_ibm                                                                                                                                                                                                                                                                                                                                    ;
;         -- Byte Deserializer                                                                              ; en_bds_by_2                                                                                                                                                                                                                                                                                                                                     ;
;         -- Byte Order Block Mode                                                                          ; dis_bo                                                                                                                                                                                                                                                                                                                                          ;
;         -- Phase Compensation FIFO Mode                                                                   ; low_latency                                                                                                                                                                                                                                                                                                                                     ;
;     -- Receiver PLL                                                                                       ;                                                                                                                                                                                                                                                                                                                                                 ;
;         -- Name                                                                                           ; custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[3].gen_bonded_group.av_xcvr_native_inst|av_pma:inst_av_pma|av_rx_pma:av_rx_pma|rx_pmas[0].rx_pma.rx_cdr                                                                  ;
;         -- PLL Location                                                                                   ; CHANNELPLL_X0_Y13_N33                                                                                                                                                                                                                                                                                                                           ;
;         -- PLL Type                                                                                       ; CDR PLL                                                                                                                                                                                                                                                                                                                                         ;
;         -- PLL Bandwidth Type                                                                             ; Auto (Medium)                                                                                                                                                                                                                                                                                                                                   ;
;         -- PLL Bandwidth Range                                                                            ; 2 to 4 MHz                                                                                                                                                                                                                                                                                                                                      ;
;         -- Reference Clock Frequency                                                                      ; 120.0 MHz                                                                                                                                                                                                                                                                                                                                       ;
;         -- Output Clock Frequency                                                                         ; 1200.0 MHz                                                                                                                                                                                                                                                                                                                                      ;
;         -- L Counter PD Clock Disable                                                                     ; Off                                                                                                                                                                                                                                                                                                                                             ;
;         -- M Counter                                                                                      ; 10                                                                                                                                                                                                                                                                                                                                              ;
;         -- PCIE Frequency Control                                                                         ; pcie_100mhz                                                                                                                                                                                                                                                                                                                                     ;
;         -- PD L Counter                                                                                   ; 2                                                                                                                                                                                                                                                                                                                                               ;
;         -- PFD L Counter                                                                                  ; 2                                                                                                                                                                                                                                                                                                                                               ;
;         -- Powerdown                                                                                      ; Off                                                                                                                                                                                                                                                                                                                                             ;
;         -- Reference Clock Divider                                                                        ; 1                                                                                                                                                                                                                                                                                                                                               ;
;         -- Reverse Serial Loopback                                                                        ; Off                                                                                                                                                                                                                                                                                                                                             ;
;         -- Reference Clock Selection                                                                      ; ffpllout_bot                                                                                                                                                                                                                                                                                                                                    ;
;                                                                                                           ;                                                                                                                                                                                                                                                                                                                                                 ;
; A2_TX2~input                                                                                              ;                                                                                                                                                                                                                                                                                                                                                 ;
;     -- Receiver Channel Location                                                                          ; IOIBUF_X0_Y18_N39                                                                                                                                                                                                                                                                                                                               ;
;     -- Receiver Deserializer                                                                              ;                                                                                                                                                                                                                                                                                                                                                 ;
;         -- Name                                                                                           ; custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[2].gen_bonded_group.av_xcvr_native_inst|av_pma:inst_av_pma|av_rx_pma:av_rx_pma|rx_pmas[0].rx_pma.rx_pma_deser                                                            ;
;         -- Receiver Deserializer Location                                                                 ; HSSIPMARXDESER_X0_Y18_N34                                                                                                                                                                                                                                                                                                                       ;
;         -- Mode                                                                                           ; 10                                                                                                                                                                                                                                                                                                                                              ;
;         -- Data Rate                                                                                      ; 2400.0 Mbps                                                                                                                                                                                                                                                                                                                                     ;
;         -- Auto Negotiation                                                                               ; Off                                                                                                                                                                                                                                                                                                                                             ;
;         -- Enable Bit Slip                                                                                ; False                                                                                                                                                                                                                                                                                                                                           ;
;         -- Signal Detect Clock Enable                                                                     ; On                                                                                                                                                                                                                                                                                                                                              ;
;     -- Receiver Buffer                                                                                    ;                                                                                                                                                                                                                                                                                                                                                 ;
;         -- Name                                                                                           ; custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[2].gen_bonded_group.av_xcvr_native_inst|av_pma:inst_av_pma|av_rx_pma:av_rx_pma|rx_pmas[0].rx_pma.rx_pma_buf                                                              ;
;         -- Receiver Buffer Location                                                                       ; HSSIPMARXBUF_X0_Y18_N35                                                                                                                                                                                                                                                                                                                         ;
;         -- DC Gain                                                                                        ; 0                                                                                                                                                                                                                                                                                                                                               ;
;         -- AC Gain                                                                                        ; 0                                                                                                                                                                                                                                                                                                                                               ;
;         -- Termination                                                                                    ; 100 Ohms                                                                                                                                                                                                                                                                                                                                        ;
;         -- Equalization Bandwidth Selection                                                               ; N/A                                                                                                                                                                                                                                                                                                                                             ;
;         -- Serial Loopback                                                                                ; N/A                                                                                                                                                                                                                                                                                                                                             ;
;         -- VCCELA Supply Voltage                                                                          ; N/A                                                                                                                                                                                                                                                                                                                                             ;
;     -- Receiver Interface                                                                                 ;                                                                                                                                                                                                                                                                                                                                                 ;
;         -- Receiver Data Source                                                                           ; PCS                                                                                                                                                                                                                                                                                                                                             ;
;     -- HSSI Common PCS PMA Interface PPM Detector                                                         ;                                                                                                                                                                                                                                                                                                                                                 ;
;         -- Name                                                                                           ; custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[2].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_common_pcs_pma_interface_rbc:inst_av_hssi_common_pcs_pma_interface|wys ;
;         -- HSSI Common PCS PMA Interface Location                                                         ; HSSICOMMONPCSPMAINTERFACE_X0_Y17_N61                                                                                                                                                                                                                                                                                                            ;
;         -- PPM Threshold (+/-) for freqlock (hd_smrt_com_pcs_pma_if_ppmsel)                               ; ppmsel_1000                                                                                                                                                                                                                                                                                                                                     ;
;         -- Enable early detection of PPM violation after lock (hd_smrt_com_pcs_pma_if_ppm_deassert_early) ; deassert_early_dis                                                                                                                                                                                                                                                                                                                              ;
;         -- Automatic Speed Negotiation (hd_smrt_com_pcs_pma_if_auto_speed_ena)                            ; dis_auto_speed_ena                                                                                                                                                                                                                                                                                                                              ;
;         -- PPM Counter Limit (hd_smrt_com_pcs_pma_if_ppm_gen1_2_cnt)                                      ; cnt_32k                                                                                                                                                                                                                                                                                                                                         ;
;         -- PPM Detector Start cycle after eidle exit (hd_smrt_com_pcs_pma_if_ppm_post_eidle_delay)        ; cnt_200_cycles                                                                                                                                                                                                                                                                                                                                  ;
;     -- Receiver Standard PCS                                                                              ;                                                                                                                                                                                                                                                                                                                                                 ;
;         -- Name                                                                                           ; custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[2].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_rx_pcs_rbc:inst_av_hssi_8g_rx_pcs|wys                               ;
;         -- Receiver Standard PCS Location                                                                 ; HSSI8GRXPCS_X0_Y18_N59                                                                                                                                                                                                                                                                                                                          ;
;         -- Protocol                                                                                       ; basic                                                                                                                                                                                                                                                                                                                                           ;
;         -- PCS Low Latency Configuration                                                                  ; dis_pcs_bypass                                                                                                                                                                                                                                                                                                                                  ;
;         -- Word Aligner Mode                                                                              ; sync_sm                                                                                                                                                                                                                                                                                                                                         ;
;         -- Run Length Check                                                                               ; en_runlength_sw                                                                                                                                                                                                                                                                                                                                 ;
;         -- Rate Match Mode                                                                                ; dis_rm                                                                                                                                                                                                                                                                                                                                          ;
;         -- 8b10b Decoder                                                                                  ; en_8b10b_ibm                                                                                                                                                                                                                                                                                                                                    ;
;         -- Byte Deserializer                                                                              ; en_bds_by_2                                                                                                                                                                                                                                                                                                                                     ;
;         -- Byte Order Block Mode                                                                          ; dis_bo                                                                                                                                                                                                                                                                                                                                          ;
;         -- Phase Compensation FIFO Mode                                                                   ; low_latency                                                                                                                                                                                                                                                                                                                                     ;
;     -- Receiver PLL                                                                                       ;                                                                                                                                                                                                                                                                                                                                                 ;
;         -- Name                                                                                           ; custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[2].gen_bonded_group.av_xcvr_native_inst|av_pma:inst_av_pma|av_rx_pma:av_rx_pma|rx_pmas[0].rx_pma.rx_cdr                                                                  ;
;         -- PLL Location                                                                                   ; CHANNELPLL_X0_Y17_N33                                                                                                                                                                                                                                                                                                                           ;
;         -- PLL Type                                                                                       ; CDR PLL                                                                                                                                                                                                                                                                                                                                         ;
;         -- PLL Bandwidth Type                                                                             ; Auto (Medium)                                                                                                                                                                                                                                                                                                                                   ;
;         -- PLL Bandwidth Range                                                                            ; 2 to 4 MHz                                                                                                                                                                                                                                                                                                                                      ;
;         -- Reference Clock Frequency                                                                      ; 120.0 MHz                                                                                                                                                                                                                                                                                                                                       ;
;         -- Output Clock Frequency                                                                         ; 1200.0 MHz                                                                                                                                                                                                                                                                                                                                      ;
;         -- L Counter PD Clock Disable                                                                     ; Off                                                                                                                                                                                                                                                                                                                                             ;
;         -- M Counter                                                                                      ; 10                                                                                                                                                                                                                                                                                                                                              ;
;         -- PCIE Frequency Control                                                                         ; pcie_100mhz                                                                                                                                                                                                                                                                                                                                     ;
;         -- PD L Counter                                                                                   ; 2                                                                                                                                                                                                                                                                                                                                               ;
;         -- PFD L Counter                                                                                  ; 2                                                                                                                                                                                                                                                                                                                                               ;
;         -- Powerdown                                                                                      ; Off                                                                                                                                                                                                                                                                                                                                             ;
;         -- Reference Clock Divider                                                                        ; 1                                                                                                                                                                                                                                                                                                                                               ;
;         -- Reverse Serial Loopback                                                                        ; Off                                                                                                                                                                                                                                                                                                                                             ;
;         -- Reference Clock Selection                                                                      ; ffpllout_bot                                                                                                                                                                                                                                                                                                                                    ;
;                                                                                                           ;                                                                                                                                                                                                                                                                                                                                                 ;
; A2_TX1~input                                                                                              ;                                                                                                                                                                                                                                                                                                                                                 ;
;     -- Receiver Channel Location                                                                          ; IOIBUF_X0_Y26_N39                                                                                                                                                                                                                                                                                                                               ;
;     -- Receiver Deserializer                                                                              ;                                                                                                                                                                                                                                                                                                                                                 ;
;         -- Name                                                                                           ; custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pma:inst_av_pma|av_rx_pma:av_rx_pma|rx_pmas[0].rx_pma.rx_pma_deser                                                            ;
;         -- Receiver Deserializer Location                                                                 ; HSSIPMARXDESER_X0_Y26_N34                                                                                                                                                                                                                                                                                                                       ;
;         -- Mode                                                                                           ; 10                                                                                                                                                                                                                                                                                                                                              ;
;         -- Data Rate                                                                                      ; 2400.0 Mbps                                                                                                                                                                                                                                                                                                                                     ;
;         -- Auto Negotiation                                                                               ; Off                                                                                                                                                                                                                                                                                                                                             ;
;         -- Enable Bit Slip                                                                                ; False                                                                                                                                                                                                                                                                                                                                           ;
;         -- Signal Detect Clock Enable                                                                     ; On                                                                                                                                                                                                                                                                                                                                              ;
;     -- Receiver Buffer                                                                                    ;                                                                                                                                                                                                                                                                                                                                                 ;
;         -- Name                                                                                           ; custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pma:inst_av_pma|av_rx_pma:av_rx_pma|rx_pmas[0].rx_pma.rx_pma_buf                                                              ;
;         -- Receiver Buffer Location                                                                       ; HSSIPMARXBUF_X0_Y26_N35                                                                                                                                                                                                                                                                                                                         ;
;         -- DC Gain                                                                                        ; 0                                                                                                                                                                                                                                                                                                                                               ;
;         -- AC Gain                                                                                        ; 0                                                                                                                                                                                                                                                                                                                                               ;
;         -- Termination                                                                                    ; 100 Ohms                                                                                                                                                                                                                                                                                                                                        ;
;         -- Equalization Bandwidth Selection                                                               ; N/A                                                                                                                                                                                                                                                                                                                                             ;
;         -- Serial Loopback                                                                                ; N/A                                                                                                                                                                                                                                                                                                                                             ;
;         -- VCCELA Supply Voltage                                                                          ; N/A                                                                                                                                                                                                                                                                                                                                             ;
;     -- Receiver Interface                                                                                 ;                                                                                                                                                                                                                                                                                                                                                 ;
;         -- Receiver Data Source                                                                           ; PCS                                                                                                                                                                                                                                                                                                                                             ;
;     -- HSSI Common PCS PMA Interface PPM Detector                                                         ;                                                                                                                                                                                                                                                                                                                                                 ;
;         -- Name                                                                                           ; custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_common_pcs_pma_interface_rbc:inst_av_hssi_common_pcs_pma_interface|wys ;
;         -- HSSI Common PCS PMA Interface Location                                                         ; HSSICOMMONPCSPMAINTERFACE_X0_Y25_N61                                                                                                                                                                                                                                                                                                            ;
;         -- PPM Threshold (+/-) for freqlock (hd_smrt_com_pcs_pma_if_ppmsel)                               ; ppmsel_1000                                                                                                                                                                                                                                                                                                                                     ;
;         -- Enable early detection of PPM violation after lock (hd_smrt_com_pcs_pma_if_ppm_deassert_early) ; deassert_early_dis                                                                                                                                                                                                                                                                                                                              ;
;         -- Automatic Speed Negotiation (hd_smrt_com_pcs_pma_if_auto_speed_ena)                            ; dis_auto_speed_ena                                                                                                                                                                                                                                                                                                                              ;
;         -- PPM Counter Limit (hd_smrt_com_pcs_pma_if_ppm_gen1_2_cnt)                                      ; cnt_32k                                                                                                                                                                                                                                                                                                                                         ;
;         -- PPM Detector Start cycle after eidle exit (hd_smrt_com_pcs_pma_if_ppm_post_eidle_delay)        ; cnt_200_cycles                                                                                                                                                                                                                                                                                                                                  ;
;     -- Receiver Standard PCS                                                                              ;                                                                                                                                                                                                                                                                                                                                                 ;
;         -- Name                                                                                           ; custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_rx_pcs_rbc:inst_av_hssi_8g_rx_pcs|wys                               ;
;         -- Receiver Standard PCS Location                                                                 ; HSSI8GRXPCS_X0_Y26_N59                                                                                                                                                                                                                                                                                                                          ;
;         -- Protocol                                                                                       ; basic                                                                                                                                                                                                                                                                                                                                           ;
;         -- PCS Low Latency Configuration                                                                  ; dis_pcs_bypass                                                                                                                                                                                                                                                                                                                                  ;
;         -- Word Aligner Mode                                                                              ; sync_sm                                                                                                                                                                                                                                                                                                                                         ;
;         -- Run Length Check                                                                               ; en_runlength_sw                                                                                                                                                                                                                                                                                                                                 ;
;         -- Rate Match Mode                                                                                ; dis_rm                                                                                                                                                                                                                                                                                                                                          ;
;         -- 8b10b Decoder                                                                                  ; en_8b10b_ibm                                                                                                                                                                                                                                                                                                                                    ;
;         -- Byte Deserializer                                                                              ; en_bds_by_2                                                                                                                                                                                                                                                                                                                                     ;
;         -- Byte Order Block Mode                                                                          ; dis_bo                                                                                                                                                                                                                                                                                                                                          ;
;         -- Phase Compensation FIFO Mode                                                                   ; low_latency                                                                                                                                                                                                                                                                                                                                     ;
;     -- Receiver PLL                                                                                       ;                                                                                                                                                                                                                                                                                                                                                 ;
;         -- Name                                                                                           ; custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pma:inst_av_pma|av_rx_pma:av_rx_pma|rx_pmas[0].rx_pma.rx_cdr                                                                  ;
;         -- PLL Location                                                                                   ; CHANNELPLL_X0_Y25_N33                                                                                                                                                                                                                                                                                                                           ;
;         -- PLL Type                                                                                       ; CDR PLL                                                                                                                                                                                                                                                                                                                                         ;
;         -- PLL Bandwidth Type                                                                             ; Auto (Medium)                                                                                                                                                                                                                                                                                                                                   ;
;         -- PLL Bandwidth Range                                                                            ; 2 to 4 MHz                                                                                                                                                                                                                                                                                                                                      ;
;         -- Reference Clock Frequency                                                                      ; 120.0 MHz                                                                                                                                                                                                                                                                                                                                       ;
;         -- Output Clock Frequency                                                                         ; 1200.0 MHz                                                                                                                                                                                                                                                                                                                                      ;
;         -- L Counter PD Clock Disable                                                                     ; Off                                                                                                                                                                                                                                                                                                                                             ;
;         -- M Counter                                                                                      ; 10                                                                                                                                                                                                                                                                                                                                              ;
;         -- PCIE Frequency Control                                                                         ; pcie_100mhz                                                                                                                                                                                                                                                                                                                                     ;
;         -- PD L Counter                                                                                   ; 2                                                                                                                                                                                                                                                                                                                                               ;
;         -- PFD L Counter                                                                                  ; 2                                                                                                                                                                                                                                                                                                                                               ;
;         -- Powerdown                                                                                      ; Off                                                                                                                                                                                                                                                                                                                                             ;
;         -- Reference Clock Divider                                                                        ; 1                                                                                                                                                                                                                                                                                                                                               ;
;         -- Reverse Serial Loopback                                                                        ; Off                                                                                                                                                                                                                                                                                                                                             ;
;         -- Reference Clock Selection                                                                      ; ffpllout_bot                                                                                                                                                                                                                                                                                                                                    ;
;                                                                                                           ;                                                                                                                                                                                                                                                                                                                                                 ;
; A2_TX0~input                                                                                              ;                                                                                                                                                                                                                                                                                                                                                 ;
;     -- Receiver Channel Location                                                                          ; IOIBUF_X0_Y22_N39                                                                                                                                                                                                                                                                                                                               ;
;     -- Receiver Deserializer                                                                              ;                                                                                                                                                                                                                                                                                                                                                 ;
;         -- Name                                                                                           ; custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pma:inst_av_pma|av_rx_pma:av_rx_pma|rx_pmas[0].rx_pma.rx_pma_deser                                                            ;
;         -- Receiver Deserializer Location                                                                 ; HSSIPMARXDESER_X0_Y22_N34                                                                                                                                                                                                                                                                                                                       ;
;         -- Mode                                                                                           ; 10                                                                                                                                                                                                                                                                                                                                              ;
;         -- Data Rate                                                                                      ; 2400.0 Mbps                                                                                                                                                                                                                                                                                                                                     ;
;         -- Auto Negotiation                                                                               ; Off                                                                                                                                                                                                                                                                                                                                             ;
;         -- Enable Bit Slip                                                                                ; False                                                                                                                                                                                                                                                                                                                                           ;
;         -- Signal Detect Clock Enable                                                                     ; On                                                                                                                                                                                                                                                                                                                                              ;
;     -- Receiver Buffer                                                                                    ;                                                                                                                                                                                                                                                                                                                                                 ;
;         -- Name                                                                                           ; custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pma:inst_av_pma|av_rx_pma:av_rx_pma|rx_pmas[0].rx_pma.rx_pma_buf                                                              ;
;         -- Receiver Buffer Location                                                                       ; HSSIPMARXBUF_X0_Y22_N35                                                                                                                                                                                                                                                                                                                         ;
;         -- DC Gain                                                                                        ; 0                                                                                                                                                                                                                                                                                                                                               ;
;         -- AC Gain                                                                                        ; 0                                                                                                                                                                                                                                                                                                                                               ;
;         -- Termination                                                                                    ; 100 Ohms                                                                                                                                                                                                                                                                                                                                        ;
;         -- Equalization Bandwidth Selection                                                               ; N/A                                                                                                                                                                                                                                                                                                                                             ;
;         -- Serial Loopback                                                                                ; N/A                                                                                                                                                                                                                                                                                                                                             ;
;         -- VCCELA Supply Voltage                                                                          ; N/A                                                                                                                                                                                                                                                                                                                                             ;
;     -- Receiver Interface                                                                                 ;                                                                                                                                                                                                                                                                                                                                                 ;
;         -- Receiver Data Source                                                                           ; PCS                                                                                                                                                                                                                                                                                                                                             ;
;     -- HSSI Common PCS PMA Interface PPM Detector                                                         ;                                                                                                                                                                                                                                                                                                                                                 ;
;         -- Name                                                                                           ; custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_common_pcs_pma_interface_rbc:inst_av_hssi_common_pcs_pma_interface|wys ;
;         -- HSSI Common PCS PMA Interface Location                                                         ; HSSICOMMONPCSPMAINTERFACE_X0_Y21_N61                                                                                                                                                                                                                                                                                                            ;
;         -- PPM Threshold (+/-) for freqlock (hd_smrt_com_pcs_pma_if_ppmsel)                               ; ppmsel_1000                                                                                                                                                                                                                                                                                                                                     ;
;         -- Enable early detection of PPM violation after lock (hd_smrt_com_pcs_pma_if_ppm_deassert_early) ; deassert_early_dis                                                                                                                                                                                                                                                                                                                              ;
;         -- Automatic Speed Negotiation (hd_smrt_com_pcs_pma_if_auto_speed_ena)                            ; dis_auto_speed_ena                                                                                                                                                                                                                                                                                                                              ;
;         -- PPM Counter Limit (hd_smrt_com_pcs_pma_if_ppm_gen1_2_cnt)                                      ; cnt_32k                                                                                                                                                                                                                                                                                                                                         ;
;         -- PPM Detector Start cycle after eidle exit (hd_smrt_com_pcs_pma_if_ppm_post_eidle_delay)        ; cnt_200_cycles                                                                                                                                                                                                                                                                                                                                  ;
;     -- Receiver Standard PCS                                                                              ;                                                                                                                                                                                                                                                                                                                                                 ;
;         -- Name                                                                                           ; custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_rx_pcs_rbc:inst_av_hssi_8g_rx_pcs|wys                               ;
;         -- Receiver Standard PCS Location                                                                 ; HSSI8GRXPCS_X0_Y22_N59                                                                                                                                                                                                                                                                                                                          ;
;         -- Protocol                                                                                       ; basic                                                                                                                                                                                                                                                                                                                                           ;
;         -- PCS Low Latency Configuration                                                                  ; dis_pcs_bypass                                                                                                                                                                                                                                                                                                                                  ;
;         -- Word Aligner Mode                                                                              ; sync_sm                                                                                                                                                                                                                                                                                                                                         ;
;         -- Run Length Check                                                                               ; en_runlength_sw                                                                                                                                                                                                                                                                                                                                 ;
;         -- Rate Match Mode                                                                                ; dis_rm                                                                                                                                                                                                                                                                                                                                          ;
;         -- 8b10b Decoder                                                                                  ; en_8b10b_ibm                                                                                                                                                                                                                                                                                                                                    ;
;         -- Byte Deserializer                                                                              ; en_bds_by_2                                                                                                                                                                                                                                                                                                                                     ;
;         -- Byte Order Block Mode                                                                          ; dis_bo                                                                                                                                                                                                                                                                                                                                          ;
;         -- Phase Compensation FIFO Mode                                                                   ; low_latency                                                                                                                                                                                                                                                                                                                                     ;
;     -- Receiver PLL                                                                                       ;                                                                                                                                                                                                                                                                                                                                                 ;
;         -- Name                                                                                           ; custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pma:inst_av_pma|av_rx_pma:av_rx_pma|rx_pmas[0].rx_pma.rx_cdr                                                                  ;
;         -- PLL Location                                                                                   ; CHANNELPLL_X0_Y21_N33                                                                                                                                                                                                                                                                                                                           ;
;         -- PLL Type                                                                                       ; CDR PLL                                                                                                                                                                                                                                                                                                                                         ;
;         -- PLL Bandwidth Type                                                                             ; Auto (Medium)                                                                                                                                                                                                                                                                                                                                   ;
;         -- PLL Bandwidth Range                                                                            ; 2 to 4 MHz                                                                                                                                                                                                                                                                                                                                      ;
;         -- Reference Clock Frequency                                                                      ; 120.0 MHz                                                                                                                                                                                                                                                                                                                                       ;
;         -- Output Clock Frequency                                                                         ; 1200.0 MHz                                                                                                                                                                                                                                                                                                                                      ;
;         -- L Counter PD Clock Disable                                                                     ; Off                                                                                                                                                                                                                                                                                                                                             ;
;         -- M Counter                                                                                      ; 10                                                                                                                                                                                                                                                                                                                                              ;
;         -- PCIE Frequency Control                                                                         ; pcie_100mhz                                                                                                                                                                                                                                                                                                                                     ;
;         -- PD L Counter                                                                                   ; 2                                                                                                                                                                                                                                                                                                                                               ;
;         -- PFD L Counter                                                                                  ; 2                                                                                                                                                                                                                                                                                                                                               ;
;         -- Powerdown                                                                                      ; Off                                                                                                                                                                                                                                                                                                                                             ;
;         -- Reference Clock Divider                                                                        ; 1                                                                                                                                                                                                                                                                                                                                               ;
;         -- Reverse Serial Loopback                                                                        ; Off                                                                                                                                                                                                                                                                                                                                             ;
;         -- Reference Clock Selection                                                                      ; ffpllout_bot                                                                                                                                                                                                                                                                                                                                    ;
;                                                                                                           ;                                                                                                                                                                                                                                                                                                                                                 ;
; A1_TX3~input                                                                                              ;                                                                                                                                                                                                                                                                                                                                                 ;
;     -- Receiver Channel Location                                                                          ; IOIBUF_X0_Y30_N39                                                                                                                                                                                                                                                                                                                               ;
;     -- Receiver Deserializer                                                                              ;                                                                                                                                                                                                                                                                                                                                                 ;
;         -- Name                                                                                           ; custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[3].gen_bonded_group.av_xcvr_native_inst|av_pma:inst_av_pma|av_rx_pma:av_rx_pma|rx_pmas[0].rx_pma.rx_pma_deser                                                            ;
;         -- Receiver Deserializer Location                                                                 ; HSSIPMARXDESER_X0_Y30_N34                                                                                                                                                                                                                                                                                                                       ;
;         -- Mode                                                                                           ; 10                                                                                                                                                                                                                                                                                                                                              ;
;         -- Data Rate                                                                                      ; 2400.0 Mbps                                                                                                                                                                                                                                                                                                                                     ;
;         -- Auto Negotiation                                                                               ; Off                                                                                                                                                                                                                                                                                                                                             ;
;         -- Enable Bit Slip                                                                                ; False                                                                                                                                                                                                                                                                                                                                           ;
;         -- Signal Detect Clock Enable                                                                     ; On                                                                                                                                                                                                                                                                                                                                              ;
;     -- Receiver Buffer                                                                                    ;                                                                                                                                                                                                                                                                                                                                                 ;
;         -- Name                                                                                           ; custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[3].gen_bonded_group.av_xcvr_native_inst|av_pma:inst_av_pma|av_rx_pma:av_rx_pma|rx_pmas[0].rx_pma.rx_pma_buf                                                              ;
;         -- Receiver Buffer Location                                                                       ; HSSIPMARXBUF_X0_Y30_N35                                                                                                                                                                                                                                                                                                                         ;
;         -- DC Gain                                                                                        ; 0                                                                                                                                                                                                                                                                                                                                               ;
;         -- AC Gain                                                                                        ; 0                                                                                                                                                                                                                                                                                                                                               ;
;         -- Termination                                                                                    ; 100 Ohms                                                                                                                                                                                                                                                                                                                                        ;
;         -- Equalization Bandwidth Selection                                                               ; N/A                                                                                                                                                                                                                                                                                                                                             ;
;         -- Serial Loopback                                                                                ; N/A                                                                                                                                                                                                                                                                                                                                             ;
;         -- VCCELA Supply Voltage                                                                          ; N/A                                                                                                                                                                                                                                                                                                                                             ;
;     -- Receiver Interface                                                                                 ;                                                                                                                                                                                                                                                                                                                                                 ;
;         -- Receiver Data Source                                                                           ; PCS                                                                                                                                                                                                                                                                                                                                             ;
;     -- HSSI Common PCS PMA Interface PPM Detector                                                         ;                                                                                                                                                                                                                                                                                                                                                 ;
;         -- Name                                                                                           ; custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[3].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_common_pcs_pma_interface_rbc:inst_av_hssi_common_pcs_pma_interface|wys ;
;         -- HSSI Common PCS PMA Interface Location                                                         ; HSSICOMMONPCSPMAINTERFACE_X0_Y29_N61                                                                                                                                                                                                                                                                                                            ;
;         -- PPM Threshold (+/-) for freqlock (hd_smrt_com_pcs_pma_if_ppmsel)                               ; ppmsel_1000                                                                                                                                                                                                                                                                                                                                     ;
;         -- Enable early detection of PPM violation after lock (hd_smrt_com_pcs_pma_if_ppm_deassert_early) ; deassert_early_dis                                                                                                                                                                                                                                                                                                                              ;
;         -- Automatic Speed Negotiation (hd_smrt_com_pcs_pma_if_auto_speed_ena)                            ; dis_auto_speed_ena                                                                                                                                                                                                                                                                                                                              ;
;         -- PPM Counter Limit (hd_smrt_com_pcs_pma_if_ppm_gen1_2_cnt)                                      ; cnt_32k                                                                                                                                                                                                                                                                                                                                         ;
;         -- PPM Detector Start cycle after eidle exit (hd_smrt_com_pcs_pma_if_ppm_post_eidle_delay)        ; cnt_200_cycles                                                                                                                                                                                                                                                                                                                                  ;
;     -- Receiver Standard PCS                                                                              ;                                                                                                                                                                                                                                                                                                                                                 ;
;         -- Name                                                                                           ; custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[3].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_rx_pcs_rbc:inst_av_hssi_8g_rx_pcs|wys                               ;
;         -- Receiver Standard PCS Location                                                                 ; HSSI8GRXPCS_X0_Y30_N59                                                                                                                                                                                                                                                                                                                          ;
;         -- Protocol                                                                                       ; basic                                                                                                                                                                                                                                                                                                                                           ;
;         -- PCS Low Latency Configuration                                                                  ; dis_pcs_bypass                                                                                                                                                                                                                                                                                                                                  ;
;         -- Word Aligner Mode                                                                              ; sync_sm                                                                                                                                                                                                                                                                                                                                         ;
;         -- Run Length Check                                                                               ; en_runlength_sw                                                                                                                                                                                                                                                                                                                                 ;
;         -- Rate Match Mode                                                                                ; dis_rm                                                                                                                                                                                                                                                                                                                                          ;
;         -- 8b10b Decoder                                                                                  ; en_8b10b_ibm                                                                                                                                                                                                                                                                                                                                    ;
;         -- Byte Deserializer                                                                              ; en_bds_by_2                                                                                                                                                                                                                                                                                                                                     ;
;         -- Byte Order Block Mode                                                                          ; dis_bo                                                                                                                                                                                                                                                                                                                                          ;
;         -- Phase Compensation FIFO Mode                                                                   ; low_latency                                                                                                                                                                                                                                                                                                                                     ;
;     -- Receiver PLL                                                                                       ;                                                                                                                                                                                                                                                                                                                                                 ;
;         -- Name                                                                                           ; custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[3].gen_bonded_group.av_xcvr_native_inst|av_pma:inst_av_pma|av_rx_pma:av_rx_pma|rx_pmas[0].rx_pma.rx_cdr                                                                  ;
;         -- PLL Location                                                                                   ; CHANNELPLL_X0_Y29_N33                                                                                                                                                                                                                                                                                                                           ;
;         -- PLL Type                                                                                       ; CDR PLL                                                                                                                                                                                                                                                                                                                                         ;
;         -- PLL Bandwidth Type                                                                             ; Auto (Medium)                                                                                                                                                                                                                                                                                                                                   ;
;         -- PLL Bandwidth Range                                                                            ; 2 to 4 MHz                                                                                                                                                                                                                                                                                                                                      ;
;         -- Reference Clock Frequency                                                                      ; 120.0 MHz                                                                                                                                                                                                                                                                                                                                       ;
;         -- Output Clock Frequency                                                                         ; 1200.0 MHz                                                                                                                                                                                                                                                                                                                                      ;
;         -- L Counter PD Clock Disable                                                                     ; Off                                                                                                                                                                                                                                                                                                                                             ;
;         -- M Counter                                                                                      ; 10                                                                                                                                                                                                                                                                                                                                              ;
;         -- PCIE Frequency Control                                                                         ; pcie_100mhz                                                                                                                                                                                                                                                                                                                                     ;
;         -- PD L Counter                                                                                   ; 2                                                                                                                                                                                                                                                                                                                                               ;
;         -- PFD L Counter                                                                                  ; 2                                                                                                                                                                                                                                                                                                                                               ;
;         -- Powerdown                                                                                      ; Off                                                                                                                                                                                                                                                                                                                                             ;
;         -- Reference Clock Divider                                                                        ; 1                                                                                                                                                                                                                                                                                                                                               ;
;         -- Reverse Serial Loopback                                                                        ; Off                                                                                                                                                                                                                                                                                                                                             ;
;         -- Reference Clock Selection                                                                      ; ffpllout_bot                                                                                                                                                                                                                                                                                                                                    ;
;                                                                                                           ;                                                                                                                                                                                                                                                                                                                                                 ;
; A1_TX2~input                                                                                              ;                                                                                                                                                                                                                                                                                                                                                 ;
;     -- Receiver Channel Location                                                                          ; IOIBUF_X0_Y34_N39                                                                                                                                                                                                                                                                                                                               ;
;     -- Receiver Deserializer                                                                              ;                                                                                                                                                                                                                                                                                                                                                 ;
;         -- Name                                                                                           ; custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[2].gen_bonded_group.av_xcvr_native_inst|av_pma:inst_av_pma|av_rx_pma:av_rx_pma|rx_pmas[0].rx_pma.rx_pma_deser                                                            ;
;         -- Receiver Deserializer Location                                                                 ; HSSIPMARXDESER_X0_Y34_N34                                                                                                                                                                                                                                                                                                                       ;
;         -- Mode                                                                                           ; 10                                                                                                                                                                                                                                                                                                                                              ;
;         -- Data Rate                                                                                      ; 2400.0 Mbps                                                                                                                                                                                                                                                                                                                                     ;
;         -- Auto Negotiation                                                                               ; Off                                                                                                                                                                                                                                                                                                                                             ;
;         -- Enable Bit Slip                                                                                ; False                                                                                                                                                                                                                                                                                                                                           ;
;         -- Signal Detect Clock Enable                                                                     ; On                                                                                                                                                                                                                                                                                                                                              ;
;     -- Receiver Buffer                                                                                    ;                                                                                                                                                                                                                                                                                                                                                 ;
;         -- Name                                                                                           ; custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[2].gen_bonded_group.av_xcvr_native_inst|av_pma:inst_av_pma|av_rx_pma:av_rx_pma|rx_pmas[0].rx_pma.rx_pma_buf                                                              ;
;         -- Receiver Buffer Location                                                                       ; HSSIPMARXBUF_X0_Y34_N35                                                                                                                                                                                                                                                                                                                         ;
;         -- DC Gain                                                                                        ; 0                                                                                                                                                                                                                                                                                                                                               ;
;         -- AC Gain                                                                                        ; 0                                                                                                                                                                                                                                                                                                                                               ;
;         -- Termination                                                                                    ; 100 Ohms                                                                                                                                                                                                                                                                                                                                        ;
;         -- Equalization Bandwidth Selection                                                               ; N/A                                                                                                                                                                                                                                                                                                                                             ;
;         -- Serial Loopback                                                                                ; N/A                                                                                                                                                                                                                                                                                                                                             ;
;         -- VCCELA Supply Voltage                                                                          ; N/A                                                                                                                                                                                                                                                                                                                                             ;
;     -- Receiver Interface                                                                                 ;                                                                                                                                                                                                                                                                                                                                                 ;
;         -- Receiver Data Source                                                                           ; PCS                                                                                                                                                                                                                                                                                                                                             ;
;     -- HSSI Common PCS PMA Interface PPM Detector                                                         ;                                                                                                                                                                                                                                                                                                                                                 ;
;         -- Name                                                                                           ; custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[2].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_common_pcs_pma_interface_rbc:inst_av_hssi_common_pcs_pma_interface|wys ;
;         -- HSSI Common PCS PMA Interface Location                                                         ; HSSICOMMONPCSPMAINTERFACE_X0_Y33_N61                                                                                                                                                                                                                                                                                                            ;
;         -- PPM Threshold (+/-) for freqlock (hd_smrt_com_pcs_pma_if_ppmsel)                               ; ppmsel_1000                                                                                                                                                                                                                                                                                                                                     ;
;         -- Enable early detection of PPM violation after lock (hd_smrt_com_pcs_pma_if_ppm_deassert_early) ; deassert_early_dis                                                                                                                                                                                                                                                                                                                              ;
;         -- Automatic Speed Negotiation (hd_smrt_com_pcs_pma_if_auto_speed_ena)                            ; dis_auto_speed_ena                                                                                                                                                                                                                                                                                                                              ;
;         -- PPM Counter Limit (hd_smrt_com_pcs_pma_if_ppm_gen1_2_cnt)                                      ; cnt_32k                                                                                                                                                                                                                                                                                                                                         ;
;         -- PPM Detector Start cycle after eidle exit (hd_smrt_com_pcs_pma_if_ppm_post_eidle_delay)        ; cnt_200_cycles                                                                                                                                                                                                                                                                                                                                  ;
;     -- Receiver Standard PCS                                                                              ;                                                                                                                                                                                                                                                                                                                                                 ;
;         -- Name                                                                                           ; custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[2].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_rx_pcs_rbc:inst_av_hssi_8g_rx_pcs|wys                               ;
;         -- Receiver Standard PCS Location                                                                 ; HSSI8GRXPCS_X0_Y34_N59                                                                                                                                                                                                                                                                                                                          ;
;         -- Protocol                                                                                       ; basic                                                                                                                                                                                                                                                                                                                                           ;
;         -- PCS Low Latency Configuration                                                                  ; dis_pcs_bypass                                                                                                                                                                                                                                                                                                                                  ;
;         -- Word Aligner Mode                                                                              ; sync_sm                                                                                                                                                                                                                                                                                                                                         ;
;         -- Run Length Check                                                                               ; en_runlength_sw                                                                                                                                                                                                                                                                                                                                 ;
;         -- Rate Match Mode                                                                                ; dis_rm                                                                                                                                                                                                                                                                                                                                          ;
;         -- 8b10b Decoder                                                                                  ; en_8b10b_ibm                                                                                                                                                                                                                                                                                                                                    ;
;         -- Byte Deserializer                                                                              ; en_bds_by_2                                                                                                                                                                                                                                                                                                                                     ;
;         -- Byte Order Block Mode                                                                          ; dis_bo                                                                                                                                                                                                                                                                                                                                          ;
;         -- Phase Compensation FIFO Mode                                                                   ; low_latency                                                                                                                                                                                                                                                                                                                                     ;
;     -- Receiver PLL                                                                                       ;                                                                                                                                                                                                                                                                                                                                                 ;
;         -- Name                                                                                           ; custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[2].gen_bonded_group.av_xcvr_native_inst|av_pma:inst_av_pma|av_rx_pma:av_rx_pma|rx_pmas[0].rx_pma.rx_cdr                                                                  ;
;         -- PLL Location                                                                                   ; CHANNELPLL_X0_Y33_N33                                                                                                                                                                                                                                                                                                                           ;
;         -- PLL Type                                                                                       ; CDR PLL                                                                                                                                                                                                                                                                                                                                         ;
;         -- PLL Bandwidth Type                                                                             ; Auto (Medium)                                                                                                                                                                                                                                                                                                                                   ;
;         -- PLL Bandwidth Range                                                                            ; 2 to 4 MHz                                                                                                                                                                                                                                                                                                                                      ;
;         -- Reference Clock Frequency                                                                      ; 120.0 MHz                                                                                                                                                                                                                                                                                                                                       ;
;         -- Output Clock Frequency                                                                         ; 1200.0 MHz                                                                                                                                                                                                                                                                                                                                      ;
;         -- L Counter PD Clock Disable                                                                     ; Off                                                                                                                                                                                                                                                                                                                                             ;
;         -- M Counter                                                                                      ; 10                                                                                                                                                                                                                                                                                                                                              ;
;         -- PCIE Frequency Control                                                                         ; pcie_100mhz                                                                                                                                                                                                                                                                                                                                     ;
;         -- PD L Counter                                                                                   ; 2                                                                                                                                                                                                                                                                                                                                               ;
;         -- PFD L Counter                                                                                  ; 2                                                                                                                                                                                                                                                                                                                                               ;
;         -- Powerdown                                                                                      ; Off                                                                                                                                                                                                                                                                                                                                             ;
;         -- Reference Clock Divider                                                                        ; 1                                                                                                                                                                                                                                                                                                                                               ;
;         -- Reverse Serial Loopback                                                                        ; Off                                                                                                                                                                                                                                                                                                                                             ;
;         -- Reference Clock Selection                                                                      ; ffpllout_bot                                                                                                                                                                                                                                                                                                                                    ;
;                                                                                                           ;                                                                                                                                                                                                                                                                                                                                                 ;
; A1_TX1~input                                                                                              ;                                                                                                                                                                                                                                                                                                                                                 ;
;     -- Receiver Channel Location                                                                          ; IOIBUF_X0_Y38_N39                                                                                                                                                                                                                                                                                                                               ;
;     -- Receiver Deserializer                                                                              ;                                                                                                                                                                                                                                                                                                                                                 ;
;         -- Name                                                                                           ; custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pma:inst_av_pma|av_rx_pma:av_rx_pma|rx_pmas[0].rx_pma.rx_pma_deser                                                            ;
;         -- Receiver Deserializer Location                                                                 ; HSSIPMARXDESER_X0_Y38_N34                                                                                                                                                                                                                                                                                                                       ;
;         -- Mode                                                                                           ; 10                                                                                                                                                                                                                                                                                                                                              ;
;         -- Data Rate                                                                                      ; 2400.0 Mbps                                                                                                                                                                                                                                                                                                                                     ;
;         -- Auto Negotiation                                                                               ; Off                                                                                                                                                                                                                                                                                                                                             ;
;         -- Enable Bit Slip                                                                                ; False                                                                                                                                                                                                                                                                                                                                           ;
;         -- Signal Detect Clock Enable                                                                     ; On                                                                                                                                                                                                                                                                                                                                              ;
;     -- Receiver Buffer                                                                                    ;                                                                                                                                                                                                                                                                                                                                                 ;
;         -- Name                                                                                           ; custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pma:inst_av_pma|av_rx_pma:av_rx_pma|rx_pmas[0].rx_pma.rx_pma_buf                                                              ;
;         -- Receiver Buffer Location                                                                       ; HSSIPMARXBUF_X0_Y38_N35                                                                                                                                                                                                                                                                                                                         ;
;         -- DC Gain                                                                                        ; 0                                                                                                                                                                                                                                                                                                                                               ;
;         -- AC Gain                                                                                        ; 0                                                                                                                                                                                                                                                                                                                                               ;
;         -- Termination                                                                                    ; 100 Ohms                                                                                                                                                                                                                                                                                                                                        ;
;         -- Equalization Bandwidth Selection                                                               ; N/A                                                                                                                                                                                                                                                                                                                                             ;
;         -- Serial Loopback                                                                                ; N/A                                                                                                                                                                                                                                                                                                                                             ;
;         -- VCCELA Supply Voltage                                                                          ; N/A                                                                                                                                                                                                                                                                                                                                             ;
;     -- Receiver Interface                                                                                 ;                                                                                                                                                                                                                                                                                                                                                 ;
;         -- Receiver Data Source                                                                           ; PCS                                                                                                                                                                                                                                                                                                                                             ;
;     -- HSSI Common PCS PMA Interface PPM Detector                                                         ;                                                                                                                                                                                                                                                                                                                                                 ;
;         -- Name                                                                                           ; custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_common_pcs_pma_interface_rbc:inst_av_hssi_common_pcs_pma_interface|wys ;
;         -- HSSI Common PCS PMA Interface Location                                                         ; HSSICOMMONPCSPMAINTERFACE_X0_Y37_N61                                                                                                                                                                                                                                                                                                            ;
;         -- PPM Threshold (+/-) for freqlock (hd_smrt_com_pcs_pma_if_ppmsel)                               ; ppmsel_1000                                                                                                                                                                                                                                                                                                                                     ;
;         -- Enable early detection of PPM violation after lock (hd_smrt_com_pcs_pma_if_ppm_deassert_early) ; deassert_early_dis                                                                                                                                                                                                                                                                                                                              ;
;         -- Automatic Speed Negotiation (hd_smrt_com_pcs_pma_if_auto_speed_ena)                            ; dis_auto_speed_ena                                                                                                                                                                                                                                                                                                                              ;
;         -- PPM Counter Limit (hd_smrt_com_pcs_pma_if_ppm_gen1_2_cnt)                                      ; cnt_32k                                                                                                                                                                                                                                                                                                                                         ;
;         -- PPM Detector Start cycle after eidle exit (hd_smrt_com_pcs_pma_if_ppm_post_eidle_delay)        ; cnt_200_cycles                                                                                                                                                                                                                                                                                                                                  ;
;     -- Receiver Standard PCS                                                                              ;                                                                                                                                                                                                                                                                                                                                                 ;
;         -- Name                                                                                           ; custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_rx_pcs_rbc:inst_av_hssi_8g_rx_pcs|wys                               ;
;         -- Receiver Standard PCS Location                                                                 ; HSSI8GRXPCS_X0_Y38_N59                                                                                                                                                                                                                                                                                                                          ;
;         -- Protocol                                                                                       ; basic                                                                                                                                                                                                                                                                                                                                           ;
;         -- PCS Low Latency Configuration                                                                  ; dis_pcs_bypass                                                                                                                                                                                                                                                                                                                                  ;
;         -- Word Aligner Mode                                                                              ; sync_sm                                                                                                                                                                                                                                                                                                                                         ;
;         -- Run Length Check                                                                               ; en_runlength_sw                                                                                                                                                                                                                                                                                                                                 ;
;         -- Rate Match Mode                                                                                ; dis_rm                                                                                                                                                                                                                                                                                                                                          ;
;         -- 8b10b Decoder                                                                                  ; en_8b10b_ibm                                                                                                                                                                                                                                                                                                                                    ;
;         -- Byte Deserializer                                                                              ; en_bds_by_2                                                                                                                                                                                                                                                                                                                                     ;
;         -- Byte Order Block Mode                                                                          ; dis_bo                                                                                                                                                                                                                                                                                                                                          ;
;         -- Phase Compensation FIFO Mode                                                                   ; low_latency                                                                                                                                                                                                                                                                                                                                     ;
;     -- Receiver PLL                                                                                       ;                                                                                                                                                                                                                                                                                                                                                 ;
;         -- Name                                                                                           ; custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pma:inst_av_pma|av_rx_pma:av_rx_pma|rx_pmas[0].rx_pma.rx_cdr                                                                  ;
;         -- PLL Location                                                                                   ; CHANNELPLL_X0_Y37_N33                                                                                                                                                                                                                                                                                                                           ;
;         -- PLL Type                                                                                       ; CDR PLL                                                                                                                                                                                                                                                                                                                                         ;
;         -- PLL Bandwidth Type                                                                             ; Auto (Medium)                                                                                                                                                                                                                                                                                                                                   ;
;         -- PLL Bandwidth Range                                                                            ; 2 to 4 MHz                                                                                                                                                                                                                                                                                                                                      ;
;         -- Reference Clock Frequency                                                                      ; 120.0 MHz                                                                                                                                                                                                                                                                                                                                       ;
;         -- Output Clock Frequency                                                                         ; 1200.0 MHz                                                                                                                                                                                                                                                                                                                                      ;
;         -- L Counter PD Clock Disable                                                                     ; Off                                                                                                                                                                                                                                                                                                                                             ;
;         -- M Counter                                                                                      ; 10                                                                                                                                                                                                                                                                                                                                              ;
;         -- PCIE Frequency Control                                                                         ; pcie_100mhz                                                                                                                                                                                                                                                                                                                                     ;
;         -- PD L Counter                                                                                   ; 2                                                                                                                                                                                                                                                                                                                                               ;
;         -- PFD L Counter                                                                                  ; 2                                                                                                                                                                                                                                                                                                                                               ;
;         -- Powerdown                                                                                      ; Off                                                                                                                                                                                                                                                                                                                                             ;
;         -- Reference Clock Divider                                                                        ; 1                                                                                                                                                                                                                                                                                                                                               ;
;         -- Reverse Serial Loopback                                                                        ; Off                                                                                                                                                                                                                                                                                                                                             ;
;         -- Reference Clock Selection                                                                      ; ffpllout_bot                                                                                                                                                                                                                                                                                                                                    ;
;                                                                                                           ;                                                                                                                                                                                                                                                                                                                                                 ;
; A1_TX0~input                                                                                              ;                                                                                                                                                                                                                                                                                                                                                 ;
;     -- Receiver Channel Location                                                                          ; IOIBUF_X0_Y42_N39                                                                                                                                                                                                                                                                                                                               ;
;     -- Receiver Deserializer                                                                              ;                                                                                                                                                                                                                                                                                                                                                 ;
;         -- Name                                                                                           ; custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pma:inst_av_pma|av_rx_pma:av_rx_pma|rx_pmas[0].rx_pma.rx_pma_deser                                                            ;
;         -- Receiver Deserializer Location                                                                 ; HSSIPMARXDESER_X0_Y42_N34                                                                                                                                                                                                                                                                                                                       ;
;         -- Mode                                                                                           ; 10                                                                                                                                                                                                                                                                                                                                              ;
;         -- Data Rate                                                                                      ; 2400.0 Mbps                                                                                                                                                                                                                                                                                                                                     ;
;         -- Auto Negotiation                                                                               ; Off                                                                                                                                                                                                                                                                                                                                             ;
;         -- Enable Bit Slip                                                                                ; False                                                                                                                                                                                                                                                                                                                                           ;
;         -- Signal Detect Clock Enable                                                                     ; On                                                                                                                                                                                                                                                                                                                                              ;
;     -- Receiver Buffer                                                                                    ;                                                                                                                                                                                                                                                                                                                                                 ;
;         -- Name                                                                                           ; custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pma:inst_av_pma|av_rx_pma:av_rx_pma|rx_pmas[0].rx_pma.rx_pma_buf                                                              ;
;         -- Receiver Buffer Location                                                                       ; HSSIPMARXBUF_X0_Y42_N35                                                                                                                                                                                                                                                                                                                         ;
;         -- DC Gain                                                                                        ; 0                                                                                                                                                                                                                                                                                                                                               ;
;         -- AC Gain                                                                                        ; 0                                                                                                                                                                                                                                                                                                                                               ;
;         -- Termination                                                                                    ; 100 Ohms                                                                                                                                                                                                                                                                                                                                        ;
;         -- Equalization Bandwidth Selection                                                               ; N/A                                                                                                                                                                                                                                                                                                                                             ;
;         -- Serial Loopback                                                                                ; N/A                                                                                                                                                                                                                                                                                                                                             ;
;         -- VCCELA Supply Voltage                                                                          ; N/A                                                                                                                                                                                                                                                                                                                                             ;
;     -- Receiver Interface                                                                                 ;                                                                                                                                                                                                                                                                                                                                                 ;
;         -- Receiver Data Source                                                                           ; PCS                                                                                                                                                                                                                                                                                                                                             ;
;     -- HSSI Common PCS PMA Interface PPM Detector                                                         ;                                                                                                                                                                                                                                                                                                                                                 ;
;         -- Name                                                                                           ; custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_common_pcs_pma_interface_rbc:inst_av_hssi_common_pcs_pma_interface|wys ;
;         -- HSSI Common PCS PMA Interface Location                                                         ; HSSICOMMONPCSPMAINTERFACE_X0_Y41_N61                                                                                                                                                                                                                                                                                                            ;
;         -- PPM Threshold (+/-) for freqlock (hd_smrt_com_pcs_pma_if_ppmsel)                               ; ppmsel_1000                                                                                                                                                                                                                                                                                                                                     ;
;         -- Enable early detection of PPM violation after lock (hd_smrt_com_pcs_pma_if_ppm_deassert_early) ; deassert_early_dis                                                                                                                                                                                                                                                                                                                              ;
;         -- Automatic Speed Negotiation (hd_smrt_com_pcs_pma_if_auto_speed_ena)                            ; dis_auto_speed_ena                                                                                                                                                                                                                                                                                                                              ;
;         -- PPM Counter Limit (hd_smrt_com_pcs_pma_if_ppm_gen1_2_cnt)                                      ; cnt_32k                                                                                                                                                                                                                                                                                                                                         ;
;         -- PPM Detector Start cycle after eidle exit (hd_smrt_com_pcs_pma_if_ppm_post_eidle_delay)        ; cnt_200_cycles                                                                                                                                                                                                                                                                                                                                  ;
;     -- Receiver Standard PCS                                                                              ;                                                                                                                                                                                                                                                                                                                                                 ;
;         -- Name                                                                                           ; custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_rx_pcs_rbc:inst_av_hssi_8g_rx_pcs|wys                               ;
;         -- Receiver Standard PCS Location                                                                 ; HSSI8GRXPCS_X0_Y42_N59                                                                                                                                                                                                                                                                                                                          ;
;         -- Protocol                                                                                       ; basic                                                                                                                                                                                                                                                                                                                                           ;
;         -- PCS Low Latency Configuration                                                                  ; dis_pcs_bypass                                                                                                                                                                                                                                                                                                                                  ;
;         -- Word Aligner Mode                                                                              ; sync_sm                                                                                                                                                                                                                                                                                                                                         ;
;         -- Run Length Check                                                                               ; en_runlength_sw                                                                                                                                                                                                                                                                                                                                 ;
;         -- Rate Match Mode                                                                                ; dis_rm                                                                                                                                                                                                                                                                                                                                          ;
;         -- 8b10b Decoder                                                                                  ; en_8b10b_ibm                                                                                                                                                                                                                                                                                                                                    ;
;         -- Byte Deserializer                                                                              ; en_bds_by_2                                                                                                                                                                                                                                                                                                                                     ;
;         -- Byte Order Block Mode                                                                          ; dis_bo                                                                                                                                                                                                                                                                                                                                          ;
;         -- Phase Compensation FIFO Mode                                                                   ; low_latency                                                                                                                                                                                                                                                                                                                                     ;
;     -- Receiver PLL                                                                                       ;                                                                                                                                                                                                                                                                                                                                                 ;
;         -- Name                                                                                           ; custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pma:inst_av_pma|av_rx_pma:av_rx_pma|rx_pmas[0].rx_pma.rx_cdr                                                                  ;
;         -- PLL Location                                                                                   ; CHANNELPLL_X0_Y41_N33                                                                                                                                                                                                                                                                                                                           ;
;         -- PLL Type                                                                                       ; CDR PLL                                                                                                                                                                                                                                                                                                                                         ;
;         -- PLL Bandwidth Type                                                                             ; Auto (Medium)                                                                                                                                                                                                                                                                                                                                   ;
;         -- PLL Bandwidth Range                                                                            ; 2 to 4 MHz                                                                                                                                                                                                                                                                                                                                      ;
;         -- Reference Clock Frequency                                                                      ; 120.0 MHz                                                                                                                                                                                                                                                                                                                                       ;
;         -- Output Clock Frequency                                                                         ; 1200.0 MHz                                                                                                                                                                                                                                                                                                                                      ;
;         -- L Counter PD Clock Disable                                                                     ; Off                                                                                                                                                                                                                                                                                                                                             ;
;         -- M Counter                                                                                      ; 10                                                                                                                                                                                                                                                                                                                                              ;
;         -- PCIE Frequency Control                                                                         ; pcie_100mhz                                                                                                                                                                                                                                                                                                                                     ;
;         -- PD L Counter                                                                                   ; 2                                                                                                                                                                                                                                                                                                                                               ;
;         -- PFD L Counter                                                                                  ; 2                                                                                                                                                                                                                                                                                                                                               ;
;         -- Powerdown                                                                                      ; Off                                                                                                                                                                                                                                                                                                                                             ;
;         -- Reference Clock Divider                                                                        ; 1                                                                                                                                                                                                                                                                                                                                               ;
;         -- Reverse Serial Loopback                                                                        ; Off                                                                                                                                                                                                                                                                                                                                             ;
;         -- Reference Clock Selection                                                                      ; ffpllout_bot                                                                                                                                                                                                                                                                                                                                    ;
;                                                                                                           ;                                                                                                                                                                                                                                                                                                                                                 ;
+-----------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Transmitter Channel                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                                                                                                                                                                                                                                                     ;                                                                                                                                                                                                                                                                                                                              ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; D2_RX0~output                                                                                                                                                                                                                                                                                                            ;                                                                                                                                                                                                                                                                                                                              ;
;     -- Transmitter Channel Location                                                                                                                                                                                                                                                                                      ; IOOBUF_X132_Y43_N39                                                                                                                                                                                                                                                                                                          ;
;     -- Transmitter Serializer                                                                                                                                                                                                                                                                                            ;                                                                                                                                                                                                                                                                                                                              ;
;         -- Name                                                                                                                                                                                                                                                                                                          ; custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pma:inst_av_pma|av_tx_pma:av_tx_pma|av_tx_pma_ch:tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_pma_ser            ;
;         -- Transmitter Serializer Location                                                                                                                                                                                                                                                                               ; HSSIPMATXSER_X132_Y43_N34                                                                                                                                                                                                                                                                                                    ;
;         -- Serializer Loopback                                                                                                                                                                                                                                                                                           ; Off                                                                                                                                                                                                                                                                                                                          ;
;         -- Pre Tap Enable                                                                                                                                                                                                                                                                                                ; N/A                                                                                                                                                                                                                                                                                                                          ;
;         -- Post Tap 1 Enable                                                                                                                                                                                                                                                                                             ; On                                                                                                                                                                                                                                                                                                                           ;
;         -- Post Tap 2 Enable                                                                                                                                                                                                                                                                                             ; N/A                                                                                                                                                                                                                                                                                                                          ;
;         -- Auto Negotiation                                                                                                                                                                                                                                                                                              ; Off                                                                                                                                                                                                                                                                                                                          ;
;         -- Mode                                                                                                                                                                                                                                                                                                          ; 10                                                                                                                                                                                                                                                                                                                           ;
;     -- Clock Divider                                                                                                                                                                                                                                                                                                     ;                                                                                                                                                                                                                                                                                                                              ;
;         -- custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pma:inst_av_pma|av_tx_pma:av_tx_pma|av_tx_pma_ch:tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb ;                                                                                                                                                                                                                                                                                                                              ;
;             -- Location                                                                                                                                                                                                                                                                                                  ; HSSIPMATXCGB_X132_Y43_N33                                                                                                                                                                                                                                                                                                    ;
;             -- Clock Divider Type                                                                                                                                                                                                                                                                                        ; Local                                                                                                                                                                                                                                                                                                                        ;
;             -- Auto Negotiation                                                                                                                                                                                                                                                                                          ; Off                                                                                                                                                                                                                                                                                                                          ;
;             -- Mode                                                                                                                                                                                                                                                                                                      ; 10                                                                                                                                                                                                                                                                                                                           ;
;             -- x1 Clock Source                                                                                                                                                                                                                                                                                           ; ch1_txpll_t                                                                                                                                                                                                                                                                                                                  ;
;             -- x1 Div M Selection                                                                                                                                                                                                                                                                                        ; 1                                                                                                                                                                                                                                                                                                                            ;
;             -- xN Clock Source                                                                                                                                                                                                                                                                                           ; cgb_x1_m_div                                                                                                                                                                                                                                                                                                                 ;
;             -- Data Rate                                                                                                                                                                                                                                                                                                 ; 1920.0 Mbps                                                                                                                                                                                                                                                                                                                  ;
;     -- Transmitter Buffer                                                                                                                                                                                                                                                                                                ;                                                                                                                                                                                                                                                                                                                              ;
;         -- Name                                                                                                                                                                                                                                                                                                          ; custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pma:inst_av_pma|av_tx_pma:av_tx_pma|av_tx_pma_ch:tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_pma_buf.tx_pma_buf ;
;         -- Transmitter Buffer Location                                                                                                                                                                                                                                                                                   ; HSSIPMATXBUF_X132_Y43_N35                                                                                                                                                                                                                                                                                                    ;
;         -- Pre-emphasis Switching Control Pre Tap                                                                                                                                                                                                                                                                        ; N/A                                                                                                                                                                                                                                                                                                                          ;
;         -- VOD Switching Control Main Tap                                                                                                                                                                                                                                                                                ; 10                                                                                                                                                                                                                                                                                                                           ;
;         -- Pre-emphasis Switching Control First Posttap                                                                                                                                                                                                                                                                  ; 0                                                                                                                                                                                                                                                                                                                            ;
;         -- Pre-emphasis Switching Control Second Posttap                                                                                                                                                                                                                                                                 ; N/A                                                                                                                                                                                                                                                                                                                          ;
;         -- Termination                                                                                                                                                                                                                                                                                                   ; 100 Ohms                                                                                                                                                                                                                                                                                                                     ;
;         -- Slew Rate Control                                                                                                                                                                                                                                                                                             ; 3                                                                                                                                                                                                                                                                                                                            ;
;         -- Sig Inv Pre Tap                                                                                                                                                                                                                                                                                               ; N/A                                                                                                                                                                                                                                                                                                                          ;
;         -- Sig Inv Second Tap                                                                                                                                                                                                                                                                                            ; N/A                                                                                                                                                                                                                                                                                                                          ;
;         -- RX Det                                                                                                                                                                                                                                                                                                        ; 0                                                                                                                                                                                                                                                                                                                            ;
;         -- RX Det Output                                                                                                                                                                                                                                                                                                 ; N/A                                                                                                                                                                                                                                                                                                                          ;
;     -- Transmitter PMA Interface                                                                                                                                                                                                                                                                                         ;                                                                                                                                                                                                                                                                                                                              ;
;         -- Transmitter Data Source                                                                                                                                                                                                                                                                                       ; PCS                                                                                                                                                                                                                                                                                                                          ;
;     -- Transmitter Standard PCS                                                                                                                                                                                                                                                                                          ;                                                                                                                                                                                                                                                                                                                              ;
;         -- Name                                                                                                                                                                                                                                                                                                          ; custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_tx_pcs_rbc:inst_av_hssi_8g_tx_pcs|wys                    ;
;         -- Transmitter Standard PCS Location                                                                                                                                                                                                                                                                             ; HSSI8GTXPCS_X132_Y43_N59                                                                                                                                                                                                                                                                                                     ;
;         -- Protocol                                                                                                                                                                                                                                                                                                      ; basic                                                                                                                                                                                                                                                                                                                        ;
;         -- PCS Low Latency Configuration                                                                                                                                                                                                                                                                                 ; dis_pcs_bypass                                                                                                                                                                                                                                                                                                               ;
;         -- Phase Compensation FIFO                                                                                                                                                                                                                                                                                       ; low_latency                                                                                                                                                                                                                                                                                                                  ;
;         -- Byte Serializer                                                                                                                                                                                                                                                                                               ; en_bs_by_2                                                                                                                                                                                                                                                                                                                   ;
;         -- 8b10b Encoder                                                                                                                                                                                                                                                                                                 ; en_8b10b_ibm                                                                                                                                                                                                                                                                                                                 ;
;         -- Transmitter Bitslip                                                                                                                                                                                                                                                                                           ; dis_tx_bitslip                                                                                                                                                                                                                                                                                                               ;
;         -- Control Plane Bonding Consumption                                                                                                                                                                                                                                                                             ; individual                                                                                                                                                                                                                                                                                                                   ;
;     -- Transmitter PLL                                                                                                                                                                                                                                                                                                   ;                                                                                                                                                                                                                                                                                                                              ;
;         -- Name                                                                                                                                                                                                                                                                                                          ; custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_plls:gen.av_xcvr_native_insts[0].gen_tx_plls.gen_tx_plls.tx_plls|pll[0].pll.cmu_pll.tx_pll                                                                                                    ;
;         -- PLL Location                                                                                                                                                                                                                                                                                                  ; CHANNELPLL_X132_Y53_N33                                                                                                                                                                                                                                                                                                      ;
;         -- PLL Type                                                                                                                                                                                                                                                                                                      ; CMU PLL                                                                                                                                                                                                                                                                                                                      ;
;         -- PLL Bandwidth Type                                                                                                                                                                                                                                                                                            ; Auto (Medium)                                                                                                                                                                                                                                                                                                                ;
;         -- PLL Bandwidth Range                                                                                                                                                                                                                                                                                           ; 2 to 4 MHz                                                                                                                                                                                                                                                                                                                   ;
;                                                                                                                                                                                                                                                                                                                          ;                                                                                                                                                                                                                                                                                                                              ;
; D2_RX1~output                                                                                                                                                                                                                                                                                                            ;                                                                                                                                                                                                                                                                                                                              ;
;     -- Transmitter Channel Location                                                                                                                                                                                                                                                                                      ; IOOBUF_X132_Y47_N39                                                                                                                                                                                                                                                                                                          ;
;     -- Transmitter Serializer                                                                                                                                                                                                                                                                                            ;                                                                                                                                                                                                                                                                                                                              ;
;         -- Name                                                                                                                                                                                                                                                                                                          ; custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pma:inst_av_pma|av_tx_pma:av_tx_pma|av_tx_pma_ch:tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_pma_ser            ;
;         -- Transmitter Serializer Location                                                                                                                                                                                                                                                                               ; HSSIPMATXSER_X132_Y47_N34                                                                                                                                                                                                                                                                                                    ;
;         -- Serializer Loopback                                                                                                                                                                                                                                                                                           ; Off                                                                                                                                                                                                                                                                                                                          ;
;         -- Pre Tap Enable                                                                                                                                                                                                                                                                                                ; N/A                                                                                                                                                                                                                                                                                                                          ;
;         -- Post Tap 1 Enable                                                                                                                                                                                                                                                                                             ; On                                                                                                                                                                                                                                                                                                                           ;
;         -- Post Tap 2 Enable                                                                                                                                                                                                                                                                                             ; N/A                                                                                                                                                                                                                                                                                                                          ;
;         -- Auto Negotiation                                                                                                                                                                                                                                                                                              ; Off                                                                                                                                                                                                                                                                                                                          ;
;         -- Mode                                                                                                                                                                                                                                                                                                          ; 10                                                                                                                                                                                                                                                                                                                           ;
;     -- Clock Divider                                                                                                                                                                                                                                                                                                     ;                                                                                                                                                                                                                                                                                                                              ;
;         -- custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pma:inst_av_pma|av_tx_pma:av_tx_pma|av_tx_pma_ch:tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb ;                                                                                                                                                                                                                                                                                                                              ;
;             -- Location                                                                                                                                                                                                                                                                                                  ; HSSIPMATXCGB_X132_Y47_N33                                                                                                                                                                                                                                                                                                    ;
;             -- Clock Divider Type                                                                                                                                                                                                                                                                                        ; Local                                                                                                                                                                                                                                                                                                                        ;
;             -- Auto Negotiation                                                                                                                                                                                                                                                                                          ; Off                                                                                                                                                                                                                                                                                                                          ;
;             -- Mode                                                                                                                                                                                                                                                                                                      ; 10                                                                                                                                                                                                                                                                                                                           ;
;             -- x1 Clock Source                                                                                                                                                                                                                                                                                           ; ch1_txpll_t                                                                                                                                                                                                                                                                                                                  ;
;             -- x1 Div M Selection                                                                                                                                                                                                                                                                                        ; 1                                                                                                                                                                                                                                                                                                                            ;
;             -- xN Clock Source                                                                                                                                                                                                                                                                                           ; cgb_x1_m_div                                                                                                                                                                                                                                                                                                                 ;
;             -- Data Rate                                                                                                                                                                                                                                                                                                 ; 1920.0 Mbps                                                                                                                                                                                                                                                                                                                  ;
;     -- Transmitter Buffer                                                                                                                                                                                                                                                                                                ;                                                                                                                                                                                                                                                                                                                              ;
;         -- Name                                                                                                                                                                                                                                                                                                          ; custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pma:inst_av_pma|av_tx_pma:av_tx_pma|av_tx_pma_ch:tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_pma_buf.tx_pma_buf ;
;         -- Transmitter Buffer Location                                                                                                                                                                                                                                                                                   ; HSSIPMATXBUF_X132_Y47_N35                                                                                                                                                                                                                                                                                                    ;
;         -- Pre-emphasis Switching Control Pre Tap                                                                                                                                                                                                                                                                        ; N/A                                                                                                                                                                                                                                                                                                                          ;
;         -- VOD Switching Control Main Tap                                                                                                                                                                                                                                                                                ; 10                                                                                                                                                                                                                                                                                                                           ;
;         -- Pre-emphasis Switching Control First Posttap                                                                                                                                                                                                                                                                  ; 0                                                                                                                                                                                                                                                                                                                            ;
;         -- Pre-emphasis Switching Control Second Posttap                                                                                                                                                                                                                                                                 ; N/A                                                                                                                                                                                                                                                                                                                          ;
;         -- Termination                                                                                                                                                                                                                                                                                                   ; 100 Ohms                                                                                                                                                                                                                                                                                                                     ;
;         -- Slew Rate Control                                                                                                                                                                                                                                                                                             ; 3                                                                                                                                                                                                                                                                                                                            ;
;         -- Sig Inv Pre Tap                                                                                                                                                                                                                                                                                               ; N/A                                                                                                                                                                                                                                                                                                                          ;
;         -- Sig Inv Second Tap                                                                                                                                                                                                                                                                                            ; N/A                                                                                                                                                                                                                                                                                                                          ;
;         -- RX Det                                                                                                                                                                                                                                                                                                        ; 0                                                                                                                                                                                                                                                                                                                            ;
;         -- RX Det Output                                                                                                                                                                                                                                                                                                 ; N/A                                                                                                                                                                                                                                                                                                                          ;
;     -- Transmitter PMA Interface                                                                                                                                                                                                                                                                                         ;                                                                                                                                                                                                                                                                                                                              ;
;         -- Transmitter Data Source                                                                                                                                                                                                                                                                                       ; PCS                                                                                                                                                                                                                                                                                                                          ;
;     -- Transmitter Standard PCS                                                                                                                                                                                                                                                                                          ;                                                                                                                                                                                                                                                                                                                              ;
;         -- Name                                                                                                                                                                                                                                                                                                          ; custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_tx_pcs_rbc:inst_av_hssi_8g_tx_pcs|wys                    ;
;         -- Transmitter Standard PCS Location                                                                                                                                                                                                                                                                             ; HSSI8GTXPCS_X132_Y47_N59                                                                                                                                                                                                                                                                                                     ;
;         -- Protocol                                                                                                                                                                                                                                                                                                      ; basic                                                                                                                                                                                                                                                                                                                        ;
;         -- PCS Low Latency Configuration                                                                                                                                                                                                                                                                                 ; dis_pcs_bypass                                                                                                                                                                                                                                                                                                               ;
;         -- Phase Compensation FIFO                                                                                                                                                                                                                                                                                       ; low_latency                                                                                                                                                                                                                                                                                                                  ;
;         -- Byte Serializer                                                                                                                                                                                                                                                                                               ; en_bs_by_2                                                                                                                                                                                                                                                                                                                   ;
;         -- 8b10b Encoder                                                                                                                                                                                                                                                                                                 ; en_8b10b_ibm                                                                                                                                                                                                                                                                                                                 ;
;         -- Transmitter Bitslip                                                                                                                                                                                                                                                                                           ; dis_tx_bitslip                                                                                                                                                                                                                                                                                                               ;
;         -- Control Plane Bonding Consumption                                                                                                                                                                                                                                                                             ; individual                                                                                                                                                                                                                                                                                                                   ;
;     -- Transmitter PLL                                                                                                                                                                                                                                                                                                   ;                                                                                                                                                                                                                                                                                                                              ;
;         -- Name                                                                                                                                                                                                                                                                                                          ; custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_plls:gen.av_xcvr_native_insts[0].gen_tx_plls.gen_tx_plls.tx_plls|pll[0].pll.cmu_pll.tx_pll                                                                                                    ;
;         -- PLL Location                                                                                                                                                                                                                                                                                                  ; CHANNELPLL_X132_Y53_N33                                                                                                                                                                                                                                                                                                      ;
;         -- PLL Type                                                                                                                                                                                                                                                                                                      ; CMU PLL                                                                                                                                                                                                                                                                                                                      ;
;         -- PLL Bandwidth Type                                                                                                                                                                                                                                                                                            ; Auto (Medium)                                                                                                                                                                                                                                                                                                                ;
;         -- PLL Bandwidth Range                                                                                                                                                                                                                                                                                           ; 2 to 4 MHz                                                                                                                                                                                                                                                                                                                   ;
;                                                                                                                                                                                                                                                                                                                          ;                                                                                                                                                                                                                                                                                                                              ;
; D1_RX0~output                                                                                                                                                                                                                                                                                                            ;                                                                                                                                                                                                                                                                                                                              ;
;     -- Transmitter Channel Location                                                                                                                                                                                                                                                                                      ; IOOBUF_X132_Y51_N39                                                                                                                                                                                                                                                                                                          ;
;     -- Transmitter Serializer                                                                                                                                                                                                                                                                                            ;                                                                                                                                                                                                                                                                                                                              ;
;         -- Name                                                                                                                                                                                                                                                                                                          ; custom_phy_dac:dac1|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pma:inst_av_pma|av_tx_pma:av_tx_pma|av_tx_pma_ch:tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_pma_ser            ;
;         -- Transmitter Serializer Location                                                                                                                                                                                                                                                                               ; HSSIPMATXSER_X132_Y51_N34                                                                                                                                                                                                                                                                                                    ;
;         -- Serializer Loopback                                                                                                                                                                                                                                                                                           ; Off                                                                                                                                                                                                                                                                                                                          ;
;         -- Pre Tap Enable                                                                                                                                                                                                                                                                                                ; N/A                                                                                                                                                                                                                                                                                                                          ;
;         -- Post Tap 1 Enable                                                                                                                                                                                                                                                                                             ; On                                                                                                                                                                                                                                                                                                                           ;
;         -- Post Tap 2 Enable                                                                                                                                                                                                                                                                                             ; N/A                                                                                                                                                                                                                                                                                                                          ;
;         -- Auto Negotiation                                                                                                                                                                                                                                                                                              ; Off                                                                                                                                                                                                                                                                                                                          ;
;         -- Mode                                                                                                                                                                                                                                                                                                          ; 10                                                                                                                                                                                                                                                                                                                           ;
;     -- Clock Divider                                                                                                                                                                                                                                                                                                     ;                                                                                                                                                                                                                                                                                                                              ;
;         -- custom_phy_dac:dac1|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pma:inst_av_pma|av_tx_pma:av_tx_pma|av_tx_pma_ch:tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb ;                                                                                                                                                                                                                                                                                                                              ;
;             -- Location                                                                                                                                                                                                                                                                                                  ; HSSIPMATXCGB_X132_Y51_N33                                                                                                                                                                                                                                                                                                    ;
;             -- Clock Divider Type                                                                                                                                                                                                                                                                                        ; Local                                                                                                                                                                                                                                                                                                                        ;
;             -- Auto Negotiation                                                                                                                                                                                                                                                                                          ; Off                                                                                                                                                                                                                                                                                                                          ;
;             -- Mode                                                                                                                                                                                                                                                                                                      ; 10                                                                                                                                                                                                                                                                                                                           ;
;             -- x1 Clock Source                                                                                                                                                                                                                                                                                           ; ch1_txpll_b                                                                                                                                                                                                                                                                                                                  ;
;             -- x1 Div M Selection                                                                                                                                                                                                                                                                                        ; 1                                                                                                                                                                                                                                                                                                                            ;
;             -- xN Clock Source                                                                                                                                                                                                                                                                                           ; cgb_x1_m_div                                                                                                                                                                                                                                                                                                                 ;
;             -- Data Rate                                                                                                                                                                                                                                                                                                 ; 1920.0 Mbps                                                                                                                                                                                                                                                                                                                  ;
;     -- Transmitter Buffer                                                                                                                                                                                                                                                                                                ;                                                                                                                                                                                                                                                                                                                              ;
;         -- Name                                                                                                                                                                                                                                                                                                          ; custom_phy_dac:dac1|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pma:inst_av_pma|av_tx_pma:av_tx_pma|av_tx_pma_ch:tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_pma_buf.tx_pma_buf ;
;         -- Transmitter Buffer Location                                                                                                                                                                                                                                                                                   ; HSSIPMATXBUF_X132_Y51_N35                                                                                                                                                                                                                                                                                                    ;
;         -- Pre-emphasis Switching Control Pre Tap                                                                                                                                                                                                                                                                        ; N/A                                                                                                                                                                                                                                                                                                                          ;
;         -- VOD Switching Control Main Tap                                                                                                                                                                                                                                                                                ; 10                                                                                                                                                                                                                                                                                                                           ;
;         -- Pre-emphasis Switching Control First Posttap                                                                                                                                                                                                                                                                  ; 0                                                                                                                                                                                                                                                                                                                            ;
;         -- Pre-emphasis Switching Control Second Posttap                                                                                                                                                                                                                                                                 ; N/A                                                                                                                                                                                                                                                                                                                          ;
;         -- Termination                                                                                                                                                                                                                                                                                                   ; 100 Ohms                                                                                                                                                                                                                                                                                                                     ;
;         -- Slew Rate Control                                                                                                                                                                                                                                                                                             ; 3                                                                                                                                                                                                                                                                                                                            ;
;         -- Sig Inv Pre Tap                                                                                                                                                                                                                                                                                               ; N/A                                                                                                                                                                                                                                                                                                                          ;
;         -- Sig Inv Second Tap                                                                                                                                                                                                                                                                                            ; N/A                                                                                                                                                                                                                                                                                                                          ;
;         -- RX Det                                                                                                                                                                                                                                                                                                        ; 0                                                                                                                                                                                                                                                                                                                            ;
;         -- RX Det Output                                                                                                                                                                                                                                                                                                 ; N/A                                                                                                                                                                                                                                                                                                                          ;
;     -- Transmitter PMA Interface                                                                                                                                                                                                                                                                                         ;                                                                                                                                                                                                                                                                                                                              ;
;         -- Transmitter Data Source                                                                                                                                                                                                                                                                                       ; PCS                                                                                                                                                                                                                                                                                                                          ;
;     -- Transmitter Standard PCS                                                                                                                                                                                                                                                                                          ;                                                                                                                                                                                                                                                                                                                              ;
;         -- Name                                                                                                                                                                                                                                                                                                          ; custom_phy_dac:dac1|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_tx_pcs_rbc:inst_av_hssi_8g_tx_pcs|wys                    ;
;         -- Transmitter Standard PCS Location                                                                                                                                                                                                                                                                             ; HSSI8GTXPCS_X132_Y51_N59                                                                                                                                                                                                                                                                                                     ;
;         -- Protocol                                                                                                                                                                                                                                                                                                      ; basic                                                                                                                                                                                                                                                                                                                        ;
;         -- PCS Low Latency Configuration                                                                                                                                                                                                                                                                                 ; dis_pcs_bypass                                                                                                                                                                                                                                                                                                               ;
;         -- Phase Compensation FIFO                                                                                                                                                                                                                                                                                       ; low_latency                                                                                                                                                                                                                                                                                                                  ;
;         -- Byte Serializer                                                                                                                                                                                                                                                                                               ; en_bs_by_2                                                                                                                                                                                                                                                                                                                   ;
;         -- 8b10b Encoder                                                                                                                                                                                                                                                                                                 ; en_8b10b_ibm                                                                                                                                                                                                                                                                                                                 ;
;         -- Transmitter Bitslip                                                                                                                                                                                                                                                                                           ; dis_tx_bitslip                                                                                                                                                                                                                                                                                                               ;
;         -- Control Plane Bonding Consumption                                                                                                                                                                                                                                                                             ; individual                                                                                                                                                                                                                                                                                                                   ;
;     -- Transmitter PLL                                                                                                                                                                                                                                                                                                   ;                                                                                                                                                                                                                                                                                                                              ;
;         -- Name                                                                                                                                                                                                                                                                                                          ; custom_phy_dac:dac1|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_plls:gen.av_xcvr_native_insts[0].gen_tx_plls.gen_tx_plls.tx_plls|pll[0].pll.cmu_pll.tx_pll                                                                                                    ;
;         -- PLL Location                                                                                                                                                                                                                                                                                                  ; CHANNELPLL_X132_Y41_N33                                                                                                                                                                                                                                                                                                      ;
;         -- PLL Type                                                                                                                                                                                                                                                                                                      ; CMU PLL                                                                                                                                                                                                                                                                                                                      ;
;         -- PLL Bandwidth Type                                                                                                                                                                                                                                                                                            ; Auto (Medium)                                                                                                                                                                                                                                                                                                                ;
;         -- PLL Bandwidth Range                                                                                                                                                                                                                                                                                           ; 2 to 4 MHz                                                                                                                                                                                                                                                                                                                   ;
;                                                                                                                                                                                                                                                                                                                          ;                                                                                                                                                                                                                                                                                                                              ;
; D1_RX1~output                                                                                                                                                                                                                                                                                                            ;                                                                                                                                                                                                                                                                                                                              ;
;     -- Transmitter Channel Location                                                                                                                                                                                                                                                                                      ; IOOBUF_X132_Y55_N39                                                                                                                                                                                                                                                                                                          ;
;     -- Transmitter Serializer                                                                                                                                                                                                                                                                                            ;                                                                                                                                                                                                                                                                                                                              ;
;         -- Name                                                                                                                                                                                                                                                                                                          ; custom_phy_dac:dac1|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pma:inst_av_pma|av_tx_pma:av_tx_pma|av_tx_pma_ch:tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_pma_ser            ;
;         -- Transmitter Serializer Location                                                                                                                                                                                                                                                                               ; HSSIPMATXSER_X132_Y55_N34                                                                                                                                                                                                                                                                                                    ;
;         -- Serializer Loopback                                                                                                                                                                                                                                                                                           ; Off                                                                                                                                                                                                                                                                                                                          ;
;         -- Pre Tap Enable                                                                                                                                                                                                                                                                                                ; N/A                                                                                                                                                                                                                                                                                                                          ;
;         -- Post Tap 1 Enable                                                                                                                                                                                                                                                                                             ; On                                                                                                                                                                                                                                                                                                                           ;
;         -- Post Tap 2 Enable                                                                                                                                                                                                                                                                                             ; N/A                                                                                                                                                                                                                                                                                                                          ;
;         -- Auto Negotiation                                                                                                                                                                                                                                                                                              ; Off                                                                                                                                                                                                                                                                                                                          ;
;         -- Mode                                                                                                                                                                                                                                                                                                          ; 10                                                                                                                                                                                                                                                                                                                           ;
;     -- Clock Divider                                                                                                                                                                                                                                                                                                     ;                                                                                                                                                                                                                                                                                                                              ;
;         -- custom_phy_dac:dac1|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pma:inst_av_pma|av_tx_pma:av_tx_pma|av_tx_pma_ch:tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb ;                                                                                                                                                                                                                                                                                                                              ;
;             -- Location                                                                                                                                                                                                                                                                                                  ; HSSIPMATXCGB_X132_Y55_N33                                                                                                                                                                                                                                                                                                    ;
;             -- Clock Divider Type                                                                                                                                                                                                                                                                                        ; Local                                                                                                                                                                                                                                                                                                                        ;
;             -- Auto Negotiation                                                                                                                                                                                                                                                                                          ; Off                                                                                                                                                                                                                                                                                                                          ;
;             -- Mode                                                                                                                                                                                                                                                                                                      ; 10                                                                                                                                                                                                                                                                                                                           ;
;             -- x1 Clock Source                                                                                                                                                                                                                                                                                           ; ch1_txpll_b                                                                                                                                                                                                                                                                                                                  ;
;             -- x1 Div M Selection                                                                                                                                                                                                                                                                                        ; 1                                                                                                                                                                                                                                                                                                                            ;
;             -- xN Clock Source                                                                                                                                                                                                                                                                                           ; cgb_x1_m_div                                                                                                                                                                                                                                                                                                                 ;
;             -- Data Rate                                                                                                                                                                                                                                                                                                 ; 1920.0 Mbps                                                                                                                                                                                                                                                                                                                  ;
;     -- Transmitter Buffer                                                                                                                                                                                                                                                                                                ;                                                                                                                                                                                                                                                                                                                              ;
;         -- Name                                                                                                                                                                                                                                                                                                          ; custom_phy_dac:dac1|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pma:inst_av_pma|av_tx_pma:av_tx_pma|av_tx_pma_ch:tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_pma_buf.tx_pma_buf ;
;         -- Transmitter Buffer Location                                                                                                                                                                                                                                                                                   ; HSSIPMATXBUF_X132_Y55_N35                                                                                                                                                                                                                                                                                                    ;
;         -- Pre-emphasis Switching Control Pre Tap                                                                                                                                                                                                                                                                        ; N/A                                                                                                                                                                                                                                                                                                                          ;
;         -- VOD Switching Control Main Tap                                                                                                                                                                                                                                                                                ; 10                                                                                                                                                                                                                                                                                                                           ;
;         -- Pre-emphasis Switching Control First Posttap                                                                                                                                                                                                                                                                  ; 0                                                                                                                                                                                                                                                                                                                            ;
;         -- Pre-emphasis Switching Control Second Posttap                                                                                                                                                                                                                                                                 ; N/A                                                                                                                                                                                                                                                                                                                          ;
;         -- Termination                                                                                                                                                                                                                                                                                                   ; 100 Ohms                                                                                                                                                                                                                                                                                                                     ;
;         -- Slew Rate Control                                                                                                                                                                                                                                                                                             ; 3                                                                                                                                                                                                                                                                                                                            ;
;         -- Sig Inv Pre Tap                                                                                                                                                                                                                                                                                               ; N/A                                                                                                                                                                                                                                                                                                                          ;
;         -- Sig Inv Second Tap                                                                                                                                                                                                                                                                                            ; N/A                                                                                                                                                                                                                                                                                                                          ;
;         -- RX Det                                                                                                                                                                                                                                                                                                        ; 0                                                                                                                                                                                                                                                                                                                            ;
;         -- RX Det Output                                                                                                                                                                                                                                                                                                 ; N/A                                                                                                                                                                                                                                                                                                                          ;
;     -- Transmitter PMA Interface                                                                                                                                                                                                                                                                                         ;                                                                                                                                                                                                                                                                                                                              ;
;         -- Transmitter Data Source                                                                                                                                                                                                                                                                                       ; PCS                                                                                                                                                                                                                                                                                                                          ;
;     -- Transmitter Standard PCS                                                                                                                                                                                                                                                                                          ;                                                                                                                                                                                                                                                                                                                              ;
;         -- Name                                                                                                                                                                                                                                                                                                          ; custom_phy_dac:dac1|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_tx_pcs_rbc:inst_av_hssi_8g_tx_pcs|wys                    ;
;         -- Transmitter Standard PCS Location                                                                                                                                                                                                                                                                             ; HSSI8GTXPCS_X132_Y55_N59                                                                                                                                                                                                                                                                                                     ;
;         -- Protocol                                                                                                                                                                                                                                                                                                      ; basic                                                                                                                                                                                                                                                                                                                        ;
;         -- PCS Low Latency Configuration                                                                                                                                                                                                                                                                                 ; dis_pcs_bypass                                                                                                                                                                                                                                                                                                               ;
;         -- Phase Compensation FIFO                                                                                                                                                                                                                                                                                       ; low_latency                                                                                                                                                                                                                                                                                                                  ;
;         -- Byte Serializer                                                                                                                                                                                                                                                                                               ; en_bs_by_2                                                                                                                                                                                                                                                                                                                   ;
;         -- 8b10b Encoder                                                                                                                                                                                                                                                                                                 ; en_8b10b_ibm                                                                                                                                                                                                                                                                                                                 ;
;         -- Transmitter Bitslip                                                                                                                                                                                                                                                                                           ; dis_tx_bitslip                                                                                                                                                                                                                                                                                                               ;
;         -- Control Plane Bonding Consumption                                                                                                                                                                                                                                                                             ; individual                                                                                                                                                                                                                                                                                                                   ;
;     -- Transmitter PLL                                                                                                                                                                                                                                                                                                   ;                                                                                                                                                                                                                                                                                                                              ;
;         -- Name                                                                                                                                                                                                                                                                                                          ; custom_phy_dac:dac1|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_plls:gen.av_xcvr_native_insts[0].gen_tx_plls.gen_tx_plls.tx_plls|pll[0].pll.cmu_pll.tx_pll                                                                                                    ;
;         -- PLL Location                                                                                                                                                                                                                                                                                                  ; CHANNELPLL_X132_Y41_N33                                                                                                                                                                                                                                                                                                      ;
;         -- PLL Type                                                                                                                                                                                                                                                                                                      ; CMU PLL                                                                                                                                                                                                                                                                                                                      ;
;         -- PLL Bandwidth Type                                                                                                                                                                                                                                                                                            ; Auto (Medium)                                                                                                                                                                                                                                                                                                                ;
;         -- PLL Bandwidth Range                                                                                                                                                                                                                                                                                           ; 2 to 4 MHz                                                                                                                                                                                                                                                                                                                   ;
;                                                                                                                                                                                                                                                                                                                          ;                                                                                                                                                                                                                                                                                                                              ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Transmitter PLL                                                                                                                                                                                                                                                                                                                                      ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                     ;                           ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+
; custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_plls:gen.av_xcvr_native_insts[0].gen_tx_plls.gen_tx_plls.tx_plls|pll[0].pll.cmu_pll.tx_pll                                                                                                ;                           ;
;     -- PLL Type                                                                                                                                                                                                                                                                                                          ; CMU PLL                   ;
;     -- PLL Location                                                                                                                                                                                                                                                                                                      ; CHANNELPLL_X132_Y53_N33   ;
;     -- PLL Bandwidth                                                                                                                                                                                                                                                                                                     ; Auto (Medium)             ;
;     -- Reference Clock Frequency                                                                                                                                                                                                                                                                                         ; 96.0 MHz                  ;
;     -- Reference Clock Sourced by                                                                                                                                                                                                                                                                                        ; Dedicated Pin             ;
;     -- Output Clock Frequency                                                                                                                                                                                                                                                                                            ; 960.0 MHz                 ;
;     -- L counter PD Clock Disable                                                                                                                                                                                                                                                                                        ; On                        ;
;     -- M Counter                                                                                                                                                                                                                                                                                                         ; 10                        ;
;     -- PCIE Frequency Control                                                                                                                                                                                                                                                                                            ; pcie_100mhz               ;
;     -- PD L Counter                                                                                                                                                                                                                                                                                                      ; 1                         ;
;     -- PFD L Counter                                                                                                                                                                                                                                                                                                     ; 4                         ;
;     -- PFD Feedback Source                                                                                                                                                                                                                                                                                               ; vcoclk                    ;
;     -- Powerdown                                                                                                                                                                                                                                                                                                         ; Off                       ;
;     -- Reference Clock Divider                                                                                                                                                                                                                                                                                           ; 1                         ;
;     -- Reverse Serial Loopback                                                                                                                                                                                                                                                                                           ; Off                       ;
;     -- Reference Clock Select Source                                                                                                                                                                                                                                                                                     ; ffpllout_top              ;
;     -- Clock Divider                                                                                                                                                                                                                                                                                                     ;                           ;
;         -- custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pma:inst_av_pma|av_tx_pma:av_tx_pma|av_tx_pma_ch:tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb ;                           ;
;             -- Location                                                                                                                                                                                                                                                                                                  ; HSSIPMATXCGB_X132_Y43_N33 ;
;             -- Clock Divider Type                                                                                                                                                                                                                                                                                        ; Local                     ;
;             -- Auto Negotiation                                                                                                                                                                                                                                                                                          ; Off                       ;
;             -- Mode                                                                                                                                                                                                                                                                                                      ; 10                        ;
;             -- x1 Clock Source                                                                                                                                                                                                                                                                                           ; ch1_txpll_t               ;
;             -- x1 Div M Selection                                                                                                                                                                                                                                                                                        ; 1                         ;
;             -- xN Clock Source                                                                                                                                                                                                                                                                                           ; cgb_x1_m_div              ;
;             -- Data Rate                                                                                                                                                                                                                                                                                                 ; 1920.0 Mbps               ;
;         -- custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pma:inst_av_pma|av_tx_pma:av_tx_pma|av_tx_pma_ch:tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb ;                           ;
;             -- Location                                                                                                                                                                                                                                                                                                  ; HSSIPMATXCGB_X132_Y47_N33 ;
;             -- Clock Divider Type                                                                                                                                                                                                                                                                                        ; Local                     ;
;             -- Auto Negotiation                                                                                                                                                                                                                                                                                          ; Off                       ;
;             -- Mode                                                                                                                                                                                                                                                                                                      ; 10                        ;
;             -- x1 Clock Source                                                                                                                                                                                                                                                                                           ; ch1_txpll_t               ;
;             -- x1 Div M Selection                                                                                                                                                                                                                                                                                        ; 1                         ;
;             -- xN Clock Source                                                                                                                                                                                                                                                                                           ; cgb_x1_m_div              ;
;             -- Data Rate                                                                                                                                                                                                                                                                                                 ; 1920.0 Mbps               ;
;                                                                                                                                                                                                                                                                                                                          ;                           ;
; custom_phy_dac:dac1|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_plls:gen.av_xcvr_native_insts[0].gen_tx_plls.gen_tx_plls.tx_plls|pll[0].pll.cmu_pll.tx_pll                                                                                                ;                           ;
;     -- PLL Type                                                                                                                                                                                                                                                                                                          ; CMU PLL                   ;
;     -- PLL Location                                                                                                                                                                                                                                                                                                      ; CHANNELPLL_X132_Y41_N33   ;
;     -- PLL Bandwidth                                                                                                                                                                                                                                                                                                     ; Auto (Medium)             ;
;     -- Reference Clock Frequency                                                                                                                                                                                                                                                                                         ; 96.0 MHz                  ;
;     -- Reference Clock Sourced by                                                                                                                                                                                                                                                                                        ; Dedicated Pin             ;
;     -- Output Clock Frequency                                                                                                                                                                                                                                                                                            ; 960.0 MHz                 ;
;     -- L counter PD Clock Disable                                                                                                                                                                                                                                                                                        ; On                        ;
;     -- M Counter                                                                                                                                                                                                                                                                                                         ; 10                        ;
;     -- PCIE Frequency Control                                                                                                                                                                                                                                                                                            ; pcie_100mhz               ;
;     -- PD L Counter                                                                                                                                                                                                                                                                                                      ; 1                         ;
;     -- PFD L Counter                                                                                                                                                                                                                                                                                                     ; 4                         ;
;     -- PFD Feedback Source                                                                                                                                                                                                                                                                                               ; vcoclk                    ;
;     -- Powerdown                                                                                                                                                                                                                                                                                                         ; Off                       ;
;     -- Reference Clock Divider                                                                                                                                                                                                                                                                                           ; 1                         ;
;     -- Reverse Serial Loopback                                                                                                                                                                                                                                                                                           ; Off                       ;
;     -- Reference Clock Select Source                                                                                                                                                                                                                                                                                     ; ffpllout_top              ;
;     -- Clock Divider                                                                                                                                                                                                                                                                                                     ;                           ;
;         -- custom_phy_dac:dac1|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pma:inst_av_pma|av_tx_pma:av_tx_pma|av_tx_pma_ch:tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb ;                           ;
;             -- Location                                                                                                                                                                                                                                                                                                  ; HSSIPMATXCGB_X132_Y51_N33 ;
;             -- Clock Divider Type                                                                                                                                                                                                                                                                                        ; Local                     ;
;             -- Auto Negotiation                                                                                                                                                                                                                                                                                          ; Off                       ;
;             -- Mode                                                                                                                                                                                                                                                                                                      ; 10                        ;
;             -- x1 Clock Source                                                                                                                                                                                                                                                                                           ; ch1_txpll_b               ;
;             -- x1 Div M Selection                                                                                                                                                                                                                                                                                        ; 1                         ;
;             -- xN Clock Source                                                                                                                                                                                                                                                                                           ; cgb_x1_m_div              ;
;             -- Data Rate                                                                                                                                                                                                                                                                                                 ; 1920.0 Mbps               ;
;         -- custom_phy_dac:dac1|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pma:inst_av_pma|av_tx_pma:av_tx_pma|av_tx_pma_ch:tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb ;                           ;
;             -- Location                                                                                                                                                                                                                                                                                                  ; HSSIPMATXCGB_X132_Y55_N33 ;
;             -- Clock Divider Type                                                                                                                                                                                                                                                                                        ; Local                     ;
;             -- Auto Negotiation                                                                                                                                                                                                                                                                                          ; Off                       ;
;             -- Mode                                                                                                                                                                                                                                                                                                      ; 10                        ;
;             -- x1 Clock Source                                                                                                                                                                                                                                                                                           ; ch1_txpll_b               ;
;             -- x1 Div M Selection                                                                                                                                                                                                                                                                                        ; 1                         ;
;             -- xN Clock Source                                                                                                                                                                                                                                                                                           ; cgb_x1_m_div              ;
;             -- Data Rate                                                                                                                                                                                                                                                                                                 ; 1920.0 Mbps               ;
;                                                                                                                                                                                                                                                                                                                          ;                           ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Optimized GXB Elements                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Preserved Component                                                                                                                                                                                                                                                                                                           ; Removed Component                                                                                                                                                                                                                                                                                                            ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Reference Clock Select Blocks                                                                                                                                                                                                                                                                                             ;                                                                                                                                                                                                                                                                                                                              ;
;  pll_96_48:pll_96_dac1|pll_96_48_0002:pll_96_48_inst|altera_pll:altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT                                                                                                                                                                                                                ;                                                                                                                                                                                                                                                                                                                              ;
;   --                                                                                                                                                                                                                                                                                                                          ; pll_96_48:pll_96_dac2|pll_96_48_0002:pll_96_48_inst|altera_pll:altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT                                                                                                                                                                                                                ;
; PLL Reconfiguration Blocks                                                                                                                                                                                                                                                                                                    ;                                                                                                                                                                                                                                                                                                                              ;
;  pll_96_48:pll_96_dac1|pll_96_48_0002:pll_96_48_inst|altera_pll:altera_pll_i|general[0].gpll~PLL_RECONFIG                                                                                                                                                                                                                     ;                                                                                                                                                                                                                                                                                                                              ;
;   --                                                                                                                                                                                                                                                                                                                          ; pll_96_48:pll_96_dac2|pll_96_48_0002:pll_96_48_inst|altera_pll:altera_pll_i|general[0].gpll~PLL_RECONFIG                                                                                                                                                                                                                     ;
; Fractional PLLs                                                                                                                                                                                                                                                                                                               ;                                                                                                                                                                                                                                                                                                                              ;
;  pll_96_48:pll_96_dac1|pll_96_48_0002:pll_96_48_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                                                                                                                                                                                                                   ;                                                                                                                                                                                                                                                                                                                              ;
;   --                                                                                                                                                                                                                                                                                                                          ; pll_96_48:pll_96_dac2|pll_96_48_0002:pll_96_48_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                                                                                                                                                                                                                   ;
; PLL Output Counters                                                                                                                                                                                                                                                                                                           ;                                                                                                                                                                                                                                                                                                                              ;
;  pll_96_48:pll_96_dac1|pll_96_48_0002:pll_96_48_inst|altera_pll:altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER                                                                                                                                                                                                               ;                                                                                                                                                                                                                                                                                                                              ;
;   --                                                                                                                                                                                                                                                                                                                          ; pll_96_48:pll_96_dac2|pll_96_48_0002:pll_96_48_inst|altera_pll:altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER                                                                                                                                                                                                               ;
; Clock enable blocks                                                                                                                                                                                                                                                                                                           ;                                                                                                                                                                                                                                                                                                                              ;
;  pll_96_48:pll_96_dac1|pll_96_48_0002:pll_96_48_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0                                                                                                                                                                                                                           ;                                                                                                                                                                                                                                                                                                                              ;
;   --                                                                                                                                                                                                                                                                                                                          ; pll_96_48:pll_96_dac2|pll_96_48_0002:pll_96_48_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0                                                                                                                                                                                                                           ;
; Channel PLLs                                                                                                                                                                                                                                                                                                                  ;                                                                                                                                                                                                                                                                                                                              ;
;  custom_phy_dac:dac1|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_plls:gen.av_xcvr_native_insts[0].gen_tx_plls.gen_tx_plls.tx_plls|pll[0].pll.cmu_pll.tx_pll                                                                                                    ;                                                                                                                                                                                                                                                                                                                              ;
;   --                                                                                                                                                                                                                                                                                                                          ; custom_phy_dac:dac1|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_plls:gen.av_xcvr_native_insts[1].gen_tx_plls.gen_tx_plls.tx_plls|pll[0].pll.cmu_pll.tx_pll                                                                                                    ;
;  custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_plls:gen.av_xcvr_native_insts[0].gen_tx_plls.gen_tx_plls.tx_plls|pll[0].pll.cmu_pll.tx_pll                                                                                                    ;                                                                                                                                                                                                                                                                                                                              ;
;   --                                                                                                                                                                                                                                                                                                                          ; custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_plls:gen.av_xcvr_native_insts[1].gen_tx_plls.gen_tx_plls.tx_plls|pll[0].pll.cmu_pll.tx_pll                                                                                                    ;
; HSSI PMA CDR REFCLK Select Muxs                                                                                                                                                                                                                                                                                               ;                                                                                                                                                                                                                                                                                                                              ;
;  custom_phy_dac:dac1|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_plls:gen.av_xcvr_native_insts[0].gen_tx_plls.gen_tx_plls.tx_plls|pll[0].pll.cmu_pll.pll_mux.pll_refclk_select_mux                                                                             ;                                                                                                                                                                                                                                                                                                                              ;
;   --                                                                                                                                                                                                                                                                                                                          ; custom_phy_dac:dac1|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_plls:gen.av_xcvr_native_insts[1].gen_tx_plls.gen_tx_plls.tx_plls|pll[0].pll.cmu_pll.pll_mux.pll_refclk_select_mux                                                                             ;
;  custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_plls:gen.av_xcvr_native_insts[0].gen_tx_plls.gen_tx_plls.tx_plls|pll[0].pll.cmu_pll.pll_mux.pll_refclk_select_mux                                                                             ;                                                                                                                                                                                                                                                                                                                              ;
;   --                                                                                                                                                                                                                                                                                                                          ; custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_plls:gen.av_xcvr_native_insts[1].gen_tx_plls.gen_tx_plls.tx_plls|pll[0].pll.cmu_pll.pll_mux.pll_refclk_select_mux                                                                             ;
; HSSI PMA Aux. blocks                                                                                                                                                                                                                                                                                                          ;                                                                                                                                                                                                                                                                                                                              ;
;  custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pma:inst_av_pma|av_rx_pma:av_rx_pma|rx_pmas[0].rx_pma.rx_pma_aux                                           ;                                                                                                                                                                                                                                                                                                                              ;
;   --                                                                                                                                                                                                                                                                                                                          ; custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[3].gen_bonded_group.av_xcvr_native_inst|av_pma:inst_av_pma|av_rx_pma:av_rx_pma|rx_pmas[0].rx_pma.rx_pma_aux                                           ;
;   --                                                                                                                                                                                                                                                                                                                          ; custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[2].gen_bonded_group.av_xcvr_native_inst|av_pma:inst_av_pma|av_rx_pma:av_rx_pma|rx_pmas[0].rx_pma.rx_pma_aux                                           ;
;   --                                                                                                                                                                                                                                                                                                                          ; custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pma:inst_av_pma|av_rx_pma:av_rx_pma|rx_pmas[0].rx_pma.rx_pma_aux                                           ;
;   --                                                                                                                                                                                                                                                                                                                          ; custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pma:inst_av_pma|av_rx_pma:av_rx_pma|rx_pmas[0].rx_pma.rx_pma_aux                                           ;
;   --                                                                                                                                                                                                                                                                                                                          ; custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[3].gen_bonded_group.av_xcvr_native_inst|av_pma:inst_av_pma|av_rx_pma:av_rx_pma|rx_pmas[0].rx_pma.rx_pma_aux                                           ;
;   --                                                                                                                                                                                                                                                                                                                          ; custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[2].gen_bonded_group.av_xcvr_native_inst|av_pma:inst_av_pma|av_rx_pma:av_rx_pma|rx_pmas[0].rx_pma.rx_pma_aux                                           ;
;   --                                                                                                                                                                                                                                                                                                                          ; custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pma:inst_av_pma|av_rx_pma:av_rx_pma|rx_pmas[0].rx_pma.rx_pma_aux                                           ;
;  custom_phy_dac:dac1|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pma:inst_av_pma|av_tx_pma:av_tx_pma|av_tx_pma_ch:tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_pma_buf.tx_pma_aux ;                                                                                                                                                                                                                                                                                                                              ;
;   --                                                                                                                                                                                                                                                                                                                          ; custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pma:inst_av_pma|av_tx_pma:av_tx_pma|av_tx_pma_ch:tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_pma_buf.tx_pma_aux ;
;   --                                                                                                                                                                                                                                                                                                                          ; custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pma:inst_av_pma|av_tx_pma:av_tx_pma|av_tx_pma_ch:tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_pma_buf.tx_pma_aux ;
;   --                                                                                                                                                                                                                                                                                                                          ; custom_phy_dac:dac1|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pma:inst_av_pma|av_tx_pma:av_tx_pma|av_tx_pma_ch:tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_pma_buf.tx_pma_aux ;
; HSSI AVMM Interfaces                                                                                                                                                                                                                                                                                                          ;                                                                                                                                                                                                                                                                                                                              ;
;  custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_xcvr_avmm:inst_av_xcvr_avmm|avmm_interface_insts[0].av_hssi_avmm_interface_inst                            ;                                                                                                                                                                                                                                                                                                                              ;
;   --                                                                                                                                                                                                                                                                                                                          ; custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[3].gen_bonded_group.av_xcvr_native_inst|av_xcvr_avmm:inst_av_xcvr_avmm|avmm_interface_insts[0].av_hssi_avmm_interface_inst                            ;
;   --                                                                                                                                                                                                                                                                                                                          ; custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[2].gen_bonded_group.av_xcvr_native_inst|av_xcvr_avmm:inst_av_xcvr_avmm|avmm_interface_insts[0].av_hssi_avmm_interface_inst                            ;
;  custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[2].gen_bonded_group.av_xcvr_native_inst|av_xcvr_avmm:inst_av_xcvr_avmm|avmm_interface_insts[0].av_hssi_avmm_interface_inst                            ;                                                                                                                                                                                                                                                                                                                              ;
;   --                                                                                                                                                                                                                                                                                                                          ; custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_xcvr_avmm:inst_av_xcvr_avmm|avmm_interface_insts[0].av_hssi_avmm_interface_inst                            ;
;   --                                                                                                                                                                                                                                                                                                                          ; custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[3].gen_bonded_group.av_xcvr_native_inst|av_xcvr_avmm:inst_av_xcvr_avmm|avmm_interface_insts[0].av_hssi_avmm_interface_inst                            ;
;  custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_xcvr_avmm:inst_av_xcvr_avmm|avmm_interface_insts[0].av_hssi_avmm_interface_inst                            ;                                                                                                                                                                                                                                                                                                                              ;
;   --                                                                                                                                                                                                                                                                                                                          ; custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_xcvr_avmm:inst_av_xcvr_avmm|avmm_interface_insts[0].av_hssi_avmm_interface_inst                            ;
;  custom_phy_dac:dac1|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_plls:gen.av_xcvr_native_insts[0].gen_tx_plls.gen_tx_plls.tx_plls|pll[0].avmm.av_hssi_avmm_interface_inst                                                                                      ;                                                                                                                                                                                                                                                                                                                              ;
;   --                                                                                                                                                                                                                                                                                                                          ; custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_xcvr_avmm:inst_av_xcvr_avmm|avmm_interface_insts[0].av_hssi_avmm_interface_inst                                    ;
;   --                                                                                                                                                                                                                                                                                                                          ; custom_phy_dac:dac1|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_plls:gen.av_xcvr_native_insts[1].gen_tx_plls.gen_tx_plls.tx_plls|pll[0].avmm.av_hssi_avmm_interface_inst                                                                                      ;
;  custom_phy_dac:dac1|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_xcvr_avmm:inst_av_xcvr_avmm|avmm_interface_insts[0].av_hssi_avmm_interface_inst                                    ;                                                                                                                                                                                                                                                                                                                              ;
;   --                                                                                                                                                                                                                                                                                                                          ; custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_xcvr_avmm:inst_av_xcvr_avmm|avmm_interface_insts[0].av_hssi_avmm_interface_inst                                    ;
;   --                                                                                                                                                                                                                                                                                                                          ; custom_phy_dac:dac1|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_xcvr_avmm:inst_av_xcvr_avmm|avmm_interface_insts[0].av_hssi_avmm_interface_inst                                    ;
;   --                                                                                                                                                                                                                                                                                                                          ; custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_plls:gen.av_xcvr_native_insts[0].gen_tx_plls.gen_tx_plls.tx_plls|pll[0].avmm.av_hssi_avmm_interface_inst                                                                                      ;
;   --                                                                                                                                                                                                                                                                                                                          ; custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_plls:gen.av_xcvr_native_insts[1].gen_tx_plls.gen_tx_plls.tx_plls|pll[0].avmm.av_hssi_avmm_interface_inst                                                                                      ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------+
; I/O Assignment Warnings                                        ;
+-------------------------+--------------------------------------+
; Pin Name                ; Reason                               ;
+-------------------------+--------------------------------------+
; RESET_MK                ; Missing drive strength and slew rate ;
; D2_ALARM_FPGA           ; Missing drive strength and slew rate ;
; TNC_MK_1HZ              ; Missing drive strength and slew rate ;
; SPI3_MISO               ; Missing drive strength and slew rate ;
; D1_SCLK                 ; Missing drive strength and slew rate ;
; D1_SDIO                 ; Missing drive strength and slew rate ;
; D2_SCLK                 ; Missing drive strength and slew rate ;
; D2_SDIO                 ; Missing drive strength and slew rate ;
; A1_SCLK_1V8             ; Missing drive strength and slew rate ;
; A1_SDATA_1V8            ; Missing drive strength and slew rate ;
; A2_SCLK_1V8             ; Missing drive strength and slew rate ;
; A2_SDATA_1V8            ; Missing drive strength and slew rate ;
; LMK_SCK_3V3             ; Missing drive strength and slew rate ;
; LMK_SDIO_3V3            ; Missing drive strength and slew rate ;
; RNE1_RS422              ; Missing drive strength and slew rate ;
; DE1RX_RS422             ; Missing drive strength and slew rate ;
; FLASH_CLK_3V3           ; Missing drive strength and slew rate ;
; FLASH_MOSI_3V3          ; Missing drive strength and slew rate ;
; A1                      ; Missing drive strength and slew rate ;
; A2                      ; Missing drive strength and slew rate ;
; A3                      ; Missing drive strength and slew rate ;
; A4                      ; Missing drive strength and slew rate ;
; A5                      ; Missing drive strength and slew rate ;
; A6                      ; Missing drive strength and slew rate ;
; A7                      ; Missing drive strength and slew rate ;
; A8                      ; Missing drive strength and slew rate ;
; A9                      ; Missing drive strength and slew rate ;
; A10                     ; Missing drive strength and slew rate ;
; A12                     ; Missing drive strength and slew rate ;
; A13                     ; Missing drive strength and slew rate ;
; SA10                    ; Missing drive strength and slew rate ;
; A18                     ; Missing drive strength and slew rate ;
; A19                     ; Missing drive strength and slew rate ;
; SWE                     ; Missing drive strength and slew rate ;
; SCAS                    ; Missing drive strength and slew rate ;
; SRAS                    ; Missing drive strength and slew rate ;
; SMS                     ; Missing drive strength and slew rate ;
; CLK_OUT                 ; Missing drive strength and slew rate ;
; A1_RESET_1V8            ; Missing drive strength and slew rate ;
; A2_RESET_1V8            ; Missing drive strength and slew rate ;
; LMK_STATUS_LD2_FPGA_3V3 ; Missing drive strength and slew rate ;
; D1_ALARM_FPGA           ; Missing drive strength and slew rate ;
; UPR_AT3_05              ; Missing drive strength and slew rate ;
; UPR_AT3_1               ; Missing drive strength and slew rate ;
; UPR_AT3_2               ; Missing drive strength and slew rate ;
; UPR_AT3_4               ; Missing drive strength and slew rate ;
; UPR_AT3_8               ; Missing drive strength and slew rate ;
; UPR_AT3_16              ; Missing drive strength and slew rate ;
; LMK_STATUS_LD1_FPGA_3V3 ; Missing drive strength and slew rate ;
; UPR_AT4_05              ; Missing drive strength and slew rate ;
; UPR_AT4_1               ; Missing drive strength and slew rate ;
; UPR_AT4_2               ; Missing drive strength and slew rate ;
; UPR_AT4_4               ; Missing drive strength and slew rate ;
; UPR_AT4_8               ; Missing drive strength and slew rate ;
; UPR_AT4_16              ; Missing drive strength and slew rate ;
; UPR_SWITCH1             ; Missing drive strength and slew rate ;
; UPR_SWITCH2             ; Missing drive strength and slew rate ;
; UPR_SWITCH3             ; Missing drive strength and slew rate ;
; UPR_SWITCH4             ; Missing drive strength and slew rate ;
; REZERV1                 ; Missing drive strength and slew rate ;
; FPGA_IND1               ; Missing drive strength and slew rate ;
; FPGA_IND2               ; Missing drive strength and slew rate ;
; RX_FTDI_2               ; Missing drive strength and slew rate ;
; D1_RESETB               ; Missing drive strength and slew rate ;
; D1_SDENB                ; Missing drive strength and slew rate ;
; D1_SLEEP                ; Missing drive strength and slew rate ;
; D2_RESETB               ; Missing drive strength and slew rate ;
; D2_SDENB                ; Missing drive strength and slew rate ;
; D2_SLEEP                ; Missing drive strength and slew rate ;
; A1_PWRDOWN_1V8          ; Missing drive strength and slew rate ;
; A1_SEN_1V8              ; Missing drive strength and slew rate ;
; A2_PWRDOWN_1V8          ; Missing drive strength and slew rate ;
; A2_SEN_1V8              ; Missing drive strength and slew rate ;
; LMK_CS_3V3              ; Missing drive strength and slew rate ;
; FPGA_LED1_3V3           ; Missing drive strength and slew rate ;
; UPR_AT1_05              ; Missing drive strength and slew rate ;
; UPR_AT1_1               ; Missing drive strength and slew rate ;
; UPR_AT1_2               ; Missing drive strength and slew rate ;
; UPR_AT1_4               ; Missing drive strength and slew rate ;
; UPR_AT1_8               ; Missing drive strength and slew rate ;
; UPR_AT1_16              ; Missing drive strength and slew rate ;
; UPR_AT2_05              ; Missing drive strength and slew rate ;
; UPR_AT2_1               ; Missing drive strength and slew rate ;
; UPR_AT2_2               ; Missing drive strength and slew rate ;
; UPR_AT2_4               ; Missing drive strength and slew rate ;
; UPR_AT2_8               ; Missing drive strength and slew rate ;
; UPR_AT2_16              ; Missing drive strength and slew rate ;
; UART6_RX                ; Missing drive strength and slew rate ;
; T_TEST1                 ; Missing drive strength and slew rate ;
; UART1_RX                ; Missing drive strength and slew rate ;
; BOOT0                   ; Missing drive strength and slew rate ;
; T_TEST2                 ; Missing drive strength and slew rate ;
; EN_2V5_VDA              ; Missing drive strength and slew rate ;
; RX_FTDI_1               ; Missing drive strength and slew rate ;
; BOOT1                   ; Missing drive strength and slew rate ;
; CLK_FOR_MK_3V3          ; Missing drive strength and slew rate ;
; INT1_FPGA               ; Missing drive strength and slew rate ;
; WDATA_MK1               ; Missing drive strength and slew rate ;
; WDATA_MK2               ; Missing drive strength and slew rate ;
; WDATA_MK3               ; Missing drive strength and slew rate ;
; WDATA_MK4               ; Missing drive strength and slew rate ;
; WDATA_MK5               ; Missing drive strength and slew rate ;
; WDATA_MK6               ; Missing drive strength and slew rate ;
; WDATA_MK7               ; Missing drive strength and slew rate ;
; OK_BUS                  ; Missing drive strength and slew rate ;
; SPI4_MISO_MK            ; Missing drive strength and slew rate ;
; SPI2_NSS_MK             ; Missing drive strength and slew rate ;
; DAC_SYNC                ; Missing drive strength and slew rate ;
; D1_TXENABLE             ; Missing drive strength and slew rate ;
; D2_TXENABLE             ; Missing drive strength and slew rate ;
; A1_CTRL2_1V8            ; Missing drive strength and slew rate ;
; A1_CTRL1_1V8            ; Missing drive strength and slew rate ;
; A1_STBY_1V8             ; Missing drive strength and slew rate ;
; A2_CTRL2_1V8            ; Missing drive strength and slew rate ;
; A2_CTRL1_1V8            ; Missing drive strength and slew rate ;
; A2_STBY_1V8             ; Missing drive strength and slew rate ;
; LMK_SEL0_3V3            ; Missing drive strength and slew rate ;
; LMK_SEL1_3V3            ; Missing drive strength and slew rate ;
; LMK_SYNC_3V3            ; Missing drive strength and slew rate ;
; RX1_RS422               ; Missing drive strength and slew rate ;
; FLASH_CS_3V3            ; Missing drive strength and slew rate ;
; DE_MISO_LVDS_3V3        ; Missing drive strength and slew rate ;
; SYNC_DA2                ; Missing drive strength and slew rate ;
; D_MISO                  ; Incomplete set of assignments        ;
; SEL_ETALON_3V3          ; Missing drive strength and slew rate ;
; SCLK1_I2C               ; Missing drive strength and slew rate ;
; RATE1_SELECTION         ; Missing drive strength and slew rate ;
; SFP1_TX_DISABLE         ; Missing drive strength and slew rate ;
; SCLK2_I2C               ; Missing drive strength and slew rate ;
; RATE2_SELECTION         ; Missing drive strength and slew rate ;
; SFP2_TX_DISABLE         ; Missing drive strength and slew rate ;
; ABE0                    ; Missing drive strength and slew rate ;
; ABE1                    ; Missing drive strength and slew rate ;
; SCKE                    ; Missing drive strength and slew rate ;
; D0                      ; Missing drive strength and slew rate ;
; D1                      ; Missing drive strength and slew rate ;
; D2                      ; Missing drive strength and slew rate ;
; D3                      ; Missing drive strength and slew rate ;
; D4                      ; Missing drive strength and slew rate ;
; D5                      ; Missing drive strength and slew rate ;
; D6                      ; Missing drive strength and slew rate ;
; D7                      ; Missing drive strength and slew rate ;
; D8                      ; Missing drive strength and slew rate ;
; D9                      ; Missing drive strength and slew rate ;
; D10                     ; Missing drive strength and slew rate ;
; D11                     ; Missing drive strength and slew rate ;
; D12                     ; Missing drive strength and slew rate ;
; D13                     ; Missing drive strength and slew rate ;
; D14                     ; Missing drive strength and slew rate ;
; D15                     ; Missing drive strength and slew rate ;
; SDATA1_I2C              ; Missing drive strength and slew rate ;
; SDATA2_I2C              ; Missing drive strength and slew rate ;
; D_MOSI                  ; Incomplete set of assignments        ;
; D_MISO                  ; Missing location assignment          ;
; D_MOSI                  ; Missing location assignment          ;
+-------------------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage Summary                                                                                                                                                                         ;
+---------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------+
;                                                                                                                           ;                                                               ;
+---------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------+
; pll_240_120_0002:pll240_120_ADC1|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                                   ;                                                               ;
;     -- PLL Type                                                                                                           ; Integer PLL                                                   ;
;     -- PLL Location                                                                                                       ; FRACTIONALPLL_X0_Y14_N0                                       ;
;     -- PLL Feedback clock type                                                                                            ; none                                                          ;
;     -- PLL Bandwidth                                                                                                      ; Auto                                                          ;
;         -- PLL Bandwidth Range                                                                                            ; 600000 to 300000 Hz                                           ;
;     -- Reference Clock Frequency                                                                                          ; 125.0 MHz                                                     ;
;     -- Reference Clock Sourced by                                                                                         ; Dedicated Pin                                                 ;
;     -- PLL VCO Frequency                                                                                                  ; 480.0 MHz                                                     ;
;     -- PLL Operation Mode                                                                                                 ; Direct                                                        ;
;     -- PLL Freq Min Lock                                                                                                  ; 125.000000 MHz                                                ;
;     -- PLL Freq Max Lock                                                                                                  ; 208.333333 MHz                                                ;
;     -- PLL Enable                                                                                                         ; On                                                            ;
;     -- PLL Fractional Division                                                                                            ; N/A                                                           ;
;     -- M Counter                                                                                                          ; 96                                                            ;
;     -- N Counter                                                                                                          ; 25                                                            ;
;     -- PLL Refclk Select                                                                                                  ;                                                               ;
;             -- PLL Refclk Select Location                                                                                 ; PLLREFCLKSELECT_X0_Y20_N0                                     ;
;             -- PLL Reference Clock Input 0 source                                                                         ; core_ref_clk                                                  ;
;             -- PLL Reference Clock Input 1 source                                                                         ; ref_clk1                                                      ;
;             -- ADJPLLIN source                                                                                            ; N/A                                                           ;
;             -- CORECLKIN source                                                                                           ; pll_0002:pll_1|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 ;
;             -- IQTXRXCLKIN source                                                                                         ; N/A                                                           ;
;             -- PLLIQCLKIN source                                                                                          ; N/A                                                           ;
;             -- RXIQCLKIN source                                                                                           ; N/A                                                           ;
;             -- CLKIN(0) source                                                                                            ; N/A                                                           ;
;             -- CLKIN(1) source                                                                                            ; N/A                                                           ;
;             -- CLKIN(2) source                                                                                            ; N/A                                                           ;
;             -- CLKIN(3) source                                                                                            ; N/A                                                           ;
;     -- PLL Output Counter                                                                                                 ;                                                               ;
;         -- pll_240_120_0002:pll240_120_ADC1|altera_pll:altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER                    ;                                                               ;
;             -- Output Clock Frequency                                                                                     ; 240.0 MHz                                                     ;
;             -- Output Clock Location                                                                                      ; PLLOUTPUTCOUNTER_X0_Y16_N1                                    ;
;             -- C Counter Odd Divider Even Duty Enable                                                                     ; Off                                                           ;
;             -- Duty Cycle                                                                                                 ; 50.0000                                                       ;
;             -- Phase Shift                                                                                                ; 0.000000 degrees                                              ;
;             -- C Counter                                                                                                  ; 2                                                             ;
;             -- C Counter PH Mux PRST                                                                                      ; 0                                                             ;
;             -- C Counter PRST                                                                                             ; 1                                                             ;
;         -- pll_240_120_0002:pll240_120_ADC1|altera_pll:altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER                    ;                                                               ;
;             -- Output Clock Frequency                                                                                     ; 120.0 MHz                                                     ;
;             -- Output Clock Location                                                                                      ; PLLOUTPUTCOUNTER_X0_Y13_N1                                    ;
;             -- C Counter Odd Divider Even Duty Enable                                                                     ; Off                                                           ;
;             -- Duty Cycle                                                                                                 ; 50.0000                                                       ;
;             -- Phase Shift                                                                                                ; 0.000000 degrees                                              ;
;             -- C Counter                                                                                                  ; 4                                                             ;
;             -- C Counter PH Mux PRST                                                                                      ; 0                                                             ;
;             -- C Counter PRST                                                                                             ; 1                                                             ;
;                                                                                                                           ;                                                               ;
; pll_0002:pll_1|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                                                     ;                                                               ;
;     -- PLL Type                                                                                                           ; Integer PLL                                                   ;
;     -- PLL Location                                                                                                       ; FRACTIONALPLL_X132_Y23_N0                                     ;
;     -- PLL Feedback clock type                                                                                            ; none                                                          ;
;     -- PLL Bandwidth                                                                                                      ; Auto                                                          ;
;         -- PLL Bandwidth Range                                                                                            ; 1200000 to 600000 Hz                                          ;
;     -- Reference Clock Frequency                                                                                          ; 360.0 MHz                                                     ;
;     -- Reference Clock Sourced by                                                                                         ; Dedicated Pin                                                 ;
;     -- PLL VCO Frequency                                                                                                  ; 375.0 MHz                                                     ;
;     -- PLL Operation Mode                                                                                                 ; Direct                                                        ;
;     -- PLL Freq Min Lock                                                                                                  ; 288.000000 MHz                                                ;
;     -- PLL Freq Max Lock                                                                                                  ; 768.000000 MHz                                                ;
;     -- PLL Enable                                                                                                         ; On                                                            ;
;     -- PLL Fractional Division                                                                                            ; N/A                                                           ;
;     -- M Counter                                                                                                          ; 25                                                            ;
;     -- N Counter                                                                                                          ; 24                                                            ;
;     -- PLL Refclk Select                                                                                                  ;                                                               ;
;             -- PLL Refclk Select Location                                                                                 ; PLLREFCLKSELECT_X132_Y29_N0                                   ;
;             -- PLL Reference Clock Input 0 source                                                                         ; clk_2                                                         ;
;             -- PLL Reference Clock Input 1 source                                                                         ; ref_clk1                                                      ;
;             -- ADJPLLIN source                                                                                            ; N/A                                                           ;
;             -- CORECLKIN source                                                                                           ; N/A                                                           ;
;             -- IQTXRXCLKIN source                                                                                         ; N/A                                                           ;
;             -- PLLIQCLKIN source                                                                                          ; N/A                                                           ;
;             -- RXIQCLKIN source                                                                                           ; N/A                                                           ;
;             -- CLKIN(0) source                                                                                            ; N/A                                                           ;
;             -- CLKIN(1) source                                                                                            ; N/A                                                           ;
;             -- CLKIN(2) source                                                                                            ; REF3~input                                                    ;
;             -- CLKIN(3) source                                                                                            ; N/A                                                           ;
;     -- PLL Output Counter                                                                                                 ;                                                               ;
;         -- pll_0002:pll_1|altera_pll:altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER                                      ;                                                               ;
;             -- Output Clock Frequency                                                                                     ; 125.0 MHz                                                     ;
;             -- Output Clock Location                                                                                      ; PLLOUTPUTCOUNTER_X132_Y13_N1                                  ;
;             -- C Counter Odd Divider Even Duty Enable                                                                     ; On                                                            ;
;             -- Duty Cycle                                                                                                 ; 50.0000                                                       ;
;             -- Phase Shift                                                                                                ; 0.000000 degrees                                              ;
;             -- C Counter                                                                                                  ; 3                                                             ;
;             -- C Counter PH Mux PRST                                                                                      ; 0                                                             ;
;             -- C Counter PRST                                                                                             ; 1                                                             ;
;         -- pll_0002:pll_1|altera_pll:altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER                                      ;                                                               ;
;             -- Output Clock Frequency                                                                                     ; 125.0 MHz                                                     ;
;             -- Output Clock Location                                                                                      ; PLLOUTPUTCOUNTER_X132_Y15_N1                                  ;
;             -- C Counter Odd Divider Even Duty Enable                                                                     ; On                                                            ;
;             -- Duty Cycle                                                                                                 ; 50.0000                                                       ;
;             -- Phase Shift                                                                                                ; 180.000000 degrees                                            ;
;             -- C Counter                                                                                                  ; 3                                                             ;
;             -- C Counter PH Mux PRST                                                                                      ; 4                                                             ;
;             -- C Counter PRST                                                                                             ; 2                                                             ;
;                                                                                                                           ;                                                               ;
; pll_96_48:pll_96_dac1|pll_96_48_0002:pll_96_48_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                ;                                                               ;
;     -- PLL Type                                                                                                           ; Integer PLL                                                   ;
;     -- PLL Location                                                                                                       ; FRACTIONALPLL_X132_Y65_N0                                     ;
;     -- PLL Feedback clock type                                                                                            ; none                                                          ;
;     -- PLL Bandwidth                                                                                                      ; Auto                                                          ;
;         -- PLL Bandwidth Range                                                                                            ; 600000 to 300000 Hz                                           ;
;     -- Reference Clock Frequency                                                                                          ; 125.0 MHz                                                     ;
;     -- Reference Clock Sourced by                                                                                         ; Dedicated Pin                                                 ;
;     -- PLL VCO Frequency                                                                                                  ; 480.0 MHz                                                     ;
;     -- PLL Operation Mode                                                                                                 ; Direct                                                        ;
;     -- PLL Freq Min Lock                                                                                                  ; 125.000000 MHz                                                ;
;     -- PLL Freq Max Lock                                                                                                  ; 208.333333 MHz                                                ;
;     -- PLL Enable                                                                                                         ; On                                                            ;
;     -- PLL Fractional Division                                                                                            ; N/A                                                           ;
;     -- M Counter                                                                                                          ; 96                                                            ;
;     -- N Counter                                                                                                          ; 25                                                            ;
;     -- PLL Refclk Select                                                                                                  ;                                                               ;
;             -- PLL Refclk Select Location                                                                                 ; PLLREFCLKSELECT_X132_Y71_N0                                   ;
;             -- PLL Reference Clock Input 0 source                                                                         ; core_ref_clk                                                  ;
;             -- PLL Reference Clock Input 1 source                                                                         ; ref_clk1                                                      ;
;             -- ADJPLLIN source                                                                                            ; N/A                                                           ;
;             -- CORECLKIN source                                                                                           ; pll_0002:pll_1|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 ;
;             -- IQTXRXCLKIN source                                                                                         ; N/A                                                           ;
;             -- PLLIQCLKIN source                                                                                          ; N/A                                                           ;
;             -- RXIQCLKIN source                                                                                           ; N/A                                                           ;
;             -- CLKIN(0) source                                                                                            ; N/A                                                           ;
;             -- CLKIN(1) source                                                                                            ; N/A                                                           ;
;             -- CLKIN(2) source                                                                                            ; N/A                                                           ;
;             -- CLKIN(3) source                                                                                            ; N/A                                                           ;
;     -- PLL Output Counter                                                                                                 ;                                                               ;
;         -- pll_96_48:pll_96_dac1|pll_96_48_0002:pll_96_48_inst|altera_pll:altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER ;                                                               ;
;             -- Output Clock Frequency                                                                                     ; 96.0 MHz                                                      ;
;             -- Output Clock Location                                                                                      ; PLLOUTPUTCOUNTER_X132_Y72_N1                                  ;
;             -- C Counter Odd Divider Even Duty Enable                                                                     ; On                                                            ;
;             -- Duty Cycle                                                                                                 ; 50.0000                                                       ;
;             -- Phase Shift                                                                                                ; 0.000000 degrees                                              ;
;             -- C Counter                                                                                                  ; 5                                                             ;
;             -- C Counter PH Mux PRST                                                                                      ; 0                                                             ;
;             -- C Counter PRST                                                                                             ; 1                                                             ;
;         -- pll_96_48:pll_96_dac1|pll_96_48_0002:pll_96_48_inst|altera_pll:altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER ;                                                               ;
;             -- Output Clock Frequency                                                                                     ; 48.0 MHz                                                      ;
;             -- Output Clock Location                                                                                      ; PLLOUTPUTCOUNTER_X132_Y70_N1                                  ;
;             -- C Counter Odd Divider Even Duty Enable                                                                     ; Off                                                           ;
;             -- Duty Cycle                                                                                                 ; 50.0000                                                       ;
;             -- Phase Shift                                                                                                ; 0.000000 degrees                                              ;
;             -- C Counter                                                                                                  ; 10                                                            ;
;             -- C Counter PH Mux PRST                                                                                      ; 0                                                             ;
;             -- C Counter PRST                                                                                             ; 1                                                             ;
;                                                                                                                           ;                                                               ;
+---------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------+------------------+
; Compilation Hierarchy Node                                                                           ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                     ; Entity Name                          ; Library Name     ;
+------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------+------------------+
; |top_module                                                                                          ; 3800.5 (55.6)        ; 4851.5 (60.7)                    ; 1059.0 (5.1)                                      ; 8.0 (0.0)                        ; 0.0 (0.0)            ; 4808 (86)           ; 8541 (108)                ; 0 (0)         ; 2220852           ; 280   ; 0          ; 261  ; 0            ; |top_module                                                                                                                                                                                                                                                                                                                                             ; top_module                           ; work             ;
;    |Block_read_spi:spi_TEST_rd|                                                                      ; 33.6 (33.6)          ; 33.7 (33.7)                      ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (27)             ; 58 (58)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|Block_read_spi:spi_TEST_rd                                                                                                                                                                                                                                                                                                                  ; Block_read_spi                       ; work             ;
;    |Block_read_spi:spi_control1|                                                                     ; 21.5 (21.5)          ; 24.0 (24.0)                      ; 2.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (36)             ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|Block_read_spi:spi_control1                                                                                                                                                                                                                                                                                                                 ; Block_read_spi                       ; work             ;
;    |Block_read_spi:spi_control2|                                                                     ; 19.8 (19.8)          ; 23.9 (23.9)                      ; 4.1 (4.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (34)             ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|Block_read_spi:spi_control2                                                                                                                                                                                                                                                                                                                 ; Block_read_spi                       ; work             ;
;    |Block_read_spi:spi_control3|                                                                     ; 21.8 (21.8)          ; 22.4 (22.4)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (37)             ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|Block_read_spi:spi_control3                                                                                                                                                                                                                                                                                                                 ; Block_read_spi                       ; work             ;
;    |Block_read_spi:spi_custom_phy_dac1|                                                              ; 16.3 (16.3)          ; 21.5 (21.5)                      ; 5.3 (5.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (27)             ; 31 (31)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|Block_read_spi:spi_custom_phy_dac1                                                                                                                                                                                                                                                                                                          ; Block_read_spi                       ; work             ;
;    |Block_read_spi:spi_custom_phy_dac2_D2|                                                           ; 19.0 (19.0)          ; 22.2 (22.2)                      ; 3.2 (3.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (33)             ; 30 (30)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|Block_read_spi:spi_custom_phy_dac2_D2                                                                                                                                                                                                                                                                                                       ; Block_read_spi                       ; work             ;
;    |Block_read_spi:spi_custom_phy_reg1_adc1|                                                         ; 34.0 (34.0)          ; 35.5 (35.5)                      ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 31 (31)             ; 58 (58)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|Block_read_spi:spi_custom_phy_reg1_adc1                                                                                                                                                                                                                                                                                                     ; Block_read_spi                       ; work             ;
;    |Block_read_spi:spi_custom_phy_reg1_adc2|                                                         ; 31.8 (31.8)          ; 32.0 (32.0)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 28 (28)             ; 58 (58)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|Block_read_spi:spi_custom_phy_reg1_adc2                                                                                                                                                                                                                                                                                                     ; Block_read_spi                       ; work             ;
;    |Block_read_spi:spi_custom_phy_reg6_adc1|                                                         ; 29.6 (29.6)          ; 31.7 (31.7)                      ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (33)             ; 50 (50)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|Block_read_spi:spi_custom_phy_reg6_adc1                                                                                                                                                                                                                                                                                                     ; Block_read_spi                       ; work             ;
;    |Block_read_spi:spi_custom_phy_reg6_adc2|                                                         ; 31.3 (31.3)          ; 34.3 (34.3)                      ; 3.0 (3.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (33)             ; 51 (51)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|Block_read_spi:spi_custom_phy_reg6_adc2                                                                                                                                                                                                                                                                                                     ; Block_read_spi                       ; work             ;
;    |Block_read_spi:spi_custom_phy_reg7_adc1|                                                         ; 30.4 (30.4)          ; 32.3 (32.3)                      ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (35)             ; 50 (50)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|Block_read_spi:spi_custom_phy_reg7_adc1                                                                                                                                                                                                                                                                                                     ; Block_read_spi                       ; work             ;
;    |Block_read_spi:spi_custom_phy_reg7_adc2|                                                         ; 31.4 (31.4)          ; 31.5 (31.5)                      ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (36)             ; 50 (50)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|Block_read_spi:spi_custom_phy_reg7_adc2                                                                                                                                                                                                                                                                                                     ; Block_read_spi                       ; work             ;
;    |Block_read_spi:spi_read_data_MEM|                                                                ; 24.5 (24.5)          ; 28.5 (28.5)                      ; 4.0 (4.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 28 (28)             ; 43 (43)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|Block_read_spi:spi_read_data_MEM                                                                                                                                                                                                                                                                                                            ; Block_read_spi                       ; work             ;
;    |Block_read_spi:spi_test|                                                                         ; 29.1 (29.1)          ; 33.6 (33.6)                      ; 4.5 (4.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 50 (50)             ; 58 (58)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|Block_read_spi:spi_test                                                                                                                                                                                                                                                                                                                     ; Block_read_spi                       ; work             ;
;    |Block_read_spi_v2:spi_custom_phy_reg4_adc1|                                                      ; 50.2 (50.2)          ; 50.7 (50.7)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 31 (31)             ; 91 (91)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|Block_read_spi_v2:spi_custom_phy_reg4_adc1                                                                                                                                                                                                                                                                                                  ; Block_read_spi_v2                    ; work             ;
;    |Block_read_spi_v2:spi_custom_phy_reg4_adc2|                                                      ; 47.7 (47.7)          ; 51.0 (51.0)                      ; 3.3 (3.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 28 (28)             ; 90 (90)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|Block_read_spi_v2:spi_custom_phy_reg4_adc2                                                                                                                                                                                                                                                                                                  ; Block_read_spi_v2                    ; work             ;
;    |Block_read_spi_v2:spi_custom_phy_reg5_adc1|                                                      ; 50.0 (50.0)          ; 51.8 (51.8)                      ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 31 (31)             ; 90 (90)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|Block_read_spi_v2:spi_custom_phy_reg5_adc1                                                                                                                                                                                                                                                                                                  ; Block_read_spi_v2                    ; work             ;
;    |Block_read_spi_v2:spi_custom_phy_reg5_adc2|                                                      ; 50.3 (50.3)          ; 54.8 (54.8)                      ; 4.5 (4.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 31 (31)             ; 91 (91)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|Block_read_spi_v2:spi_custom_phy_reg5_adc2                                                                                                                                                                                                                                                                                                  ; Block_read_spi_v2                    ; work             ;
;    |Block_read_spi_v2:spi_error_adc1|                                                                ; 24.2 (24.2)          ; 27.9 (27.9)                      ; 3.7 (3.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 28 (28)             ; 44 (44)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|Block_read_spi_v2:spi_error_adc1                                                                                                                                                                                                                                                                                                            ; Block_read_spi_v2                    ; work             ;
;    |Block_read_spi_v2:spi_error_adc2|                                                                ; 24.3 (24.3)          ; 27.3 (27.3)                      ; 3.0 (3.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 29 (29)             ; 43 (43)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|Block_read_spi_v2:spi_error_adc2                                                                                                                                                                                                                                                                                                            ; Block_read_spi_v2                    ; work             ;
;    |Block_read_spi_v2:spi_error_dac1|                                                                ; 24.6 (24.6)          ; 26.5 (26.5)                      ; 2.0 (2.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 28 (28)             ; 43 (43)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|Block_read_spi_v2:spi_error_dac1                                                                                                                                                                                                                                                                                                            ; Block_read_spi_v2                    ; work             ;
;    |Block_read_spi_v2:spi_error_dac1_D2|                                                             ; 24.2 (24.2)          ; 24.8 (24.8)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 28 (28)             ; 42 (42)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|Block_read_spi_v2:spi_error_dac1_D2                                                                                                                                                                                                                                                                                                         ; Block_read_spi_v2                    ; work             ;
;    |Block_read_spi_v2:spi_error_dac2|                                                                ; 24.6 (24.6)          ; 27.5 (27.5)                      ; 3.0 (3.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 28 (28)             ; 42 (42)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|Block_read_spi_v2:spi_error_dac2                                                                                                                                                                                                                                                                                                            ; Block_read_spi_v2                    ; work             ;
;    |Block_read_spi_v2:spi_error_dac2_D2|                                                             ; 25.0 (25.0)          ; 26.5 (26.5)                      ; 2.2 (2.2)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 28 (28)             ; 42 (42)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|Block_read_spi_v2:spi_error_dac2_D2                                                                                                                                                                                                                                                                                                         ; Block_read_spi_v2                    ; work             ;
;    |Block_read_spi_v2:spi_error_sysref_adc1|                                                         ; 23.9 (23.9)          ; 30.0 (30.0)                      ; 6.1 (6.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 28 (28)             ; 43 (43)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|Block_read_spi_v2:spi_error_sysref_adc1                                                                                                                                                                                                                                                                                                     ; Block_read_spi_v2                    ; work             ;
;    |Block_read_spi_v2:spi_error_sysref_adc2|                                                         ; 23.9 (23.9)          ; 26.3 (26.3)                      ; 2.3 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 29 (29)             ; 42 (42)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|Block_read_spi_v2:spi_error_sysref_adc2                                                                                                                                                                                                                                                                                                     ; Block_read_spi_v2                    ; work             ;
;    |Block_read_spi_v2:spi_test1_sync|                                                                ; 36.7 (36.7)          ; 40.8 (40.8)                      ; 4.1 (4.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (27)             ; 90 (90)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|Block_read_spi_v2:spi_test1_sync                                                                                                                                                                                                                                                                                                            ; Block_read_spi_v2                    ; work             ;
;    |Block_read_spi_v2:spi_test2_sync|                                                                ; 49.5 (49.5)          ; 51.3 (51.3)                      ; 1.9 (1.9)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 32 (32)             ; 90 (90)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|Block_read_spi_v2:spi_test2_sync                                                                                                                                                                                                                                                                                                            ; Block_read_spi_v2                    ; work             ;
;    |Block_read_spi_v2:spi_walign_adc1|                                                               ; 21.6 (21.6)          ; 22.3 (22.3)                      ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (37)             ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|Block_read_spi_v2:spi_walign_adc1                                                                                                                                                                                                                                                                                                           ; Block_read_spi_v2                    ; work             ;
;    |Block_read_spi_v2:spi_walign_adc2|                                                               ; 21.1 (21.1)          ; 22.8 (22.8)                      ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (37)             ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|Block_read_spi_v2:spi_walign_adc2                                                                                                                                                                                                                                                                                                           ; Block_read_spi_v2                    ; work             ;
;    |Block_write_spi:spi_LED|                                                                         ; 19.0 (19.0)          ; 19.0 (19.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 31 (31)             ; 27 (27)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|Block_write_spi:spi_LED                                                                                                                                                                                                                                                                                                                     ; Block_write_spi                      ; work             ;
;    |Block_write_spi:spi_PWRDN|                                                                       ; 21.5 (21.5)          ; 25.0 (25.0)                      ; 3.5 (3.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (35)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|Block_write_spi:spi_PWRDN                                                                                                                                                                                                                                                                                                                   ; Block_write_spi                      ; work             ;
;    |Block_write_spi:spi_TEST_wr|                                                                     ; 28.7 (28.7)          ; 45.8 (45.8)                      ; 17.1 (17.1)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 23 (23)             ; 80 (80)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|Block_write_spi:spi_TEST_wr                                                                                                                                                                                                                                                                                                                 ; Block_write_spi                      ; work             ;
;    |Block_write_spi:spi_att1|                                                                        ; 21.0 (21.0)          ; 23.0 (23.0)                      ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (34)             ; 30 (30)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|Block_write_spi:spi_att1                                                                                                                                                                                                                                                                                                                    ; Block_write_spi                      ; work             ;
;    |Block_write_spi:spi_att2|                                                                        ; 20.5 (20.5)          ; 20.5 (20.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (34)             ; 30 (30)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|Block_write_spi:spi_att2                                                                                                                                                                                                                                                                                                                    ; Block_write_spi                      ; work             ;
;    |Block_write_spi:spi_att3|                                                                        ; 19.0 (19.0)          ; 23.0 (23.0)                      ; 4.0 (4.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 30 (30)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|Block_write_spi:spi_att3                                                                                                                                                                                                                                                                                                                    ; Block_write_spi                      ; work             ;
;    |Block_write_spi:spi_att4|                                                                        ; 20.5 (20.5)          ; 21.5 (21.5)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (34)             ; 30 (30)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|Block_write_spi:spi_att4                                                                                                                                                                                                                                                                                                                    ; Block_write_spi                      ; work             ;
;    |Block_write_spi:spi_upr1|                                                                        ; 19.5 (19.5)          ; 20.0 (20.0)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 28 (28)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|Block_write_spi:spi_upr1                                                                                                                                                                                                                                                                                                                    ; Block_write_spi                      ; work             ;
;    |Block_write_spi_mac:spi_adr_read_MEM|                                                            ; 32.6 (32.6)          ; 36.3 (36.3)                      ; 3.7 (3.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 51 (51)             ; 66 (66)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|Block_write_spi_mac:spi_adr_read_MEM                                                                                                                                                                                                                                                                                                        ; Block_write_spi_mac                  ; work             ;
;    |Block_write_spi_mac:spi_test_sdram_wr|                                                           ; 35.0 (35.0)          ; 39.5 (39.5)                      ; 4.5 (4.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 53 (53)             ; 70 (70)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|Block_write_spi_mac:spi_test_sdram_wr                                                                                                                                                                                                                                                                                                       ; Block_write_spi_mac                  ; work             ;
;    |DMA_SPI:spi1|                                                                                    ; 199.3 (199.3)        ; 433.2 (433.2)                    ; 233.8 (233.8)                                     ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 96 (96)             ; 872 (872)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|DMA_SPI:spi1                                                                                                                                                                                                                                                                                                                                ; DMA_SPI                              ; work             ;
;    |adc1_jesd_rcv:adc1|                                                                              ; 266.5 (0.3)          ; 359.2 (0.5)                      ; 92.7 (0.3)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 393 (1)             ; 698 (0)                   ; 0 (0)         ; 2048              ; 4     ; 0          ; 0    ; 0            ; |top_module|adc1_jesd_rcv:adc1                                                                                                                                                                                                                                                                                                                          ; adc1_jesd_rcv                        ; work             ;
;       |adc1_align:al1|                                                                               ; 70.4 (59.5)          ; 82.0 (69.0)                      ; 11.6 (9.5)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 122 (102)           ; 144 (113)                 ; 0 (0)         ; 1024              ; 2     ; 0          ; 0    ; 0            ; |top_module|adc1_jesd_rcv:adc1|adc1_align:al1                                                                                                                                                                                                                                                                                                           ; adc1_align                           ; work             ;
;          |elastic_buffer:elastic0|                                                                   ; 5.3 (5.3)            ; 6.5 (6.5)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 15 (15)                   ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |top_module|adc1_jesd_rcv:adc1|adc1_align:al1|elastic_buffer:elastic0                                                                                                                                                                                                                                                                                   ; elastic_buffer                       ; work             ;
;             |altsyncram:mem_rtl_0|                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |top_module|adc1_jesd_rcv:adc1|adc1_align:al1|elastic_buffer:elastic0|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                              ; altsyncram                           ; work             ;
;                |altsyncram_0pp1:auto_generated|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |top_module|adc1_jesd_rcv:adc1|adc1_align:al1|elastic_buffer:elastic0|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated                                                                                                                                                                                                                               ; altsyncram_0pp1                      ; work             ;
;          |elastic_buffer:elastic1|                                                                   ; 5.7 (5.7)            ; 6.5 (6.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 16 (16)                   ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |top_module|adc1_jesd_rcv:adc1|adc1_align:al1|elastic_buffer:elastic1                                                                                                                                                                                                                                                                                   ; elastic_buffer                       ; work             ;
;             |altsyncram:mem_rtl_0|                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |top_module|adc1_jesd_rcv:adc1|adc1_align:al1|elastic_buffer:elastic1|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                              ; altsyncram                           ; work             ;
;                |altsyncram_0pp1:auto_generated|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |top_module|adc1_jesd_rcv:adc1|adc1_align:al1|elastic_buffer:elastic1|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated                                                                                                                                                                                                                               ; altsyncram_0pp1                      ; work             ;
;       |adc1_align:al2|                                                                               ; 67.5 (56.7)          ; 82.1 (69.1)                      ; 14.6 (12.3)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 117 (97)            ; 144 (114)                 ; 0 (0)         ; 1024              ; 2     ; 0          ; 0    ; 0            ; |top_module|adc1_jesd_rcv:adc1|adc1_align:al2                                                                                                                                                                                                                                                                                                           ; adc1_align                           ; work             ;
;          |elastic_buffer:elastic0|                                                                   ; 5.5 (5.5)            ; 6.5 (6.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 16 (16)                   ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |top_module|adc1_jesd_rcv:adc1|adc1_align:al2|elastic_buffer:elastic0                                                                                                                                                                                                                                                                                   ; elastic_buffer                       ; work             ;
;             |altsyncram:mem_rtl_0|                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |top_module|adc1_jesd_rcv:adc1|adc1_align:al2|elastic_buffer:elastic0|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                              ; altsyncram                           ; work             ;
;                |altsyncram_0pp1:auto_generated|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |top_module|adc1_jesd_rcv:adc1|adc1_align:al2|elastic_buffer:elastic0|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated                                                                                                                                                                                                                               ; altsyncram_0pp1                      ; work             ;
;          |elastic_buffer:elastic1|                                                                   ; 5.3 (5.3)            ; 6.5 (6.5)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 14 (14)                   ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |top_module|adc1_jesd_rcv:adc1|adc1_align:al2|elastic_buffer:elastic1                                                                                                                                                                                                                                                                                   ; elastic_buffer                       ; work             ;
;             |altsyncram:mem_rtl_0|                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |top_module|adc1_jesd_rcv:adc1|adc1_align:al2|elastic_buffer:elastic1|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                              ; altsyncram                           ; work             ;
;                |altsyncram_0pp1:auto_generated|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |top_module|adc1_jesd_rcv:adc1|adc1_align:al2|elastic_buffer:elastic1|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated                                                                                                                                                                                                                               ; altsyncram_0pp1                      ; work             ;
;       |fifo_2clk:fifo1_1|                                                                            ; 31.5 (31.5)          ; 47.3 (47.3)                      ; 15.8 (15.8)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 132 (132)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|adc1_jesd_rcv:adc1|fifo_2clk:fifo1_1                                                                                                                                                                                                                                                                                                        ; fifo_2clk                            ; work             ;
;       |jesd204_lmfc:lmfc1|                                                                           ; 13.8 (13.8)          ; 16.0 (16.0)                      ; 2.2 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|adc1_jesd_rcv:adc1|jesd204_lmfc:lmfc1                                                                                                                                                                                                                                                                                                       ; jesd204_lmfc                         ; work             ;
;       |line_world_align:gen_lane[0].al|                                                              ; 20.3 (20.3)          ; 35.0 (35.0)                      ; 14.8 (14.8)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 66 (66)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|adc1_jesd_rcv:adc1|line_world_align:gen_lane[0].al                                                                                                                                                                                                                                                                                          ; line_world_align                     ; work             ;
;       |line_world_align:gen_lane[1].al|                                                              ; 20.3 (20.3)          ; 32.0 (32.0)                      ; 11.8 (11.8)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 63 (63)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|adc1_jesd_rcv:adc1|line_world_align:gen_lane[1].al                                                                                                                                                                                                                                                                                          ; line_world_align                     ; work             ;
;       |line_world_align:gen_lane[2].al|                                                              ; 24.6 (24.6)          ; 31.8 (31.8)                      ; 7.3 (7.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 65 (65)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|adc1_jesd_rcv:adc1|line_world_align:gen_lane[2].al                                                                                                                                                                                                                                                                                          ; line_world_align                     ; work             ;
;       |line_world_align:gen_lane[3].al|                                                              ; 18.0 (18.0)          ; 32.4 (32.4)                      ; 14.4 (14.4)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 62 (62)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|adc1_jesd_rcv:adc1|line_world_align:gen_lane[3].al                                                                                                                                                                                                                                                                                          ; line_world_align                     ; work             ;
;    |adc2_jesd_rcv:adc2|                                                                              ; 264.2 (0.3)          ; 359.7 (0.5)                      ; 95.4 (0.3)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 393 (1)             ; 693 (0)                   ; 0 (0)         ; 2048              ; 4     ; 0          ; 0    ; 0            ; |top_module|adc2_jesd_rcv:adc2                                                                                                                                                                                                                                                                                                                          ; adc2_jesd_rcv                        ; work             ;
;       |adc2_align:al1|                                                                               ; 70.2 (59.2)          ; 82.5 (71.0)                      ; 12.3 (11.8)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 122 (102)           ; 141 (107)                 ; 0 (0)         ; 1024              ; 2     ; 0          ; 0    ; 0            ; |top_module|adc2_jesd_rcv:adc2|adc2_align:al1                                                                                                                                                                                                                                                                                                           ; adc2_align                           ; work             ;
;          |elastic_buffer:elastic0|                                                                   ; 5.7 (5.7)            ; 6.0 (6.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 17 (17)                   ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |top_module|adc2_jesd_rcv:adc2|adc2_align:al1|elastic_buffer:elastic0                                                                                                                                                                                                                                                                                   ; elastic_buffer                       ; work             ;
;             |altsyncram:mem_rtl_0|                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |top_module|adc2_jesd_rcv:adc2|adc2_align:al1|elastic_buffer:elastic0|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                              ; altsyncram                           ; work             ;
;                |altsyncram_0pp1:auto_generated|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |top_module|adc2_jesd_rcv:adc2|adc2_align:al1|elastic_buffer:elastic0|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated                                                                                                                                                                                                                               ; altsyncram_0pp1                      ; work             ;
;          |elastic_buffer:elastic1|                                                                   ; 5.3 (5.3)            ; 5.5 (5.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 17 (17)                   ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |top_module|adc2_jesd_rcv:adc2|adc2_align:al1|elastic_buffer:elastic1                                                                                                                                                                                                                                                                                   ; elastic_buffer                       ; work             ;
;             |altsyncram:mem_rtl_0|                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |top_module|adc2_jesd_rcv:adc2|adc2_align:al1|elastic_buffer:elastic1|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                              ; altsyncram                           ; work             ;
;                |altsyncram_0pp1:auto_generated|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |top_module|adc2_jesd_rcv:adc2|adc2_align:al1|elastic_buffer:elastic1|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated                                                                                                                                                                                                                               ; altsyncram_0pp1                      ; work             ;
;       |adc2_align:al2|                                                                               ; 68.5 (57.3)          ; 77.3 (65.6)                      ; 8.8 (8.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 117 (97)            ; 143 (114)                 ; 0 (0)         ; 1024              ; 2     ; 0          ; 0    ; 0            ; |top_module|adc2_jesd_rcv:adc2|adc2_align:al2                                                                                                                                                                                                                                                                                                           ; adc2_align                           ; work             ;
;          |elastic_buffer:elastic0|                                                                   ; 5.3 (5.3)            ; 6.0 (6.0)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 14 (14)                   ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |top_module|adc2_jesd_rcv:adc2|adc2_align:al2|elastic_buffer:elastic0                                                                                                                                                                                                                                                                                   ; elastic_buffer                       ; work             ;
;             |altsyncram:mem_rtl_0|                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |top_module|adc2_jesd_rcv:adc2|adc2_align:al2|elastic_buffer:elastic0|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                              ; altsyncram                           ; work             ;
;                |altsyncram_0pp1:auto_generated|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |top_module|adc2_jesd_rcv:adc2|adc2_align:al2|elastic_buffer:elastic0|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated                                                                                                                                                                                                                               ; altsyncram_0pp1                      ; work             ;
;          |elastic_buffer:elastic1|                                                                   ; 5.8 (5.8)            ; 5.8 (5.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 15 (15)                   ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |top_module|adc2_jesd_rcv:adc2|adc2_align:al2|elastic_buffer:elastic1                                                                                                                                                                                                                                                                                   ; elastic_buffer                       ; work             ;
;             |altsyncram:mem_rtl_0|                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |top_module|adc2_jesd_rcv:adc2|adc2_align:al2|elastic_buffer:elastic1|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                              ; altsyncram                           ; work             ;
;                |altsyncram_0pp1:auto_generated|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |top_module|adc2_jesd_rcv:adc2|adc2_align:al2|elastic_buffer:elastic1|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated                                                                                                                                                                                                                               ; altsyncram_0pp1                      ; work             ;
;       |fifo_2clk:fifo1_1|                                                                            ; 32.0 (32.0)          ; 52.5 (52.5)                      ; 20.5 (20.5)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 132 (132)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|adc2_jesd_rcv:adc2|fifo_2clk:fifo1_1                                                                                                                                                                                                                                                                                                        ; fifo_2clk                            ; work             ;
;       |jesd204_lmfc:lmfc1|                                                                           ; 14.0 (14.0)          ; 15.7 (15.7)                      ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|adc2_jesd_rcv:adc2|jesd204_lmfc:lmfc1                                                                                                                                                                                                                                                                                                       ; jesd204_lmfc                         ; work             ;
;       |line_world_align:gen_lane[0].al|                                                              ; 20.3 (20.3)          ; 32.0 (32.0)                      ; 11.7 (11.7)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 64 (64)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|adc2_jesd_rcv:adc2|line_world_align:gen_lane[0].al                                                                                                                                                                                                                                                                                          ; line_world_align                     ; work             ;
;       |line_world_align:gen_lane[1].al|                                                              ; 19.6 (19.6)          ; 33.5 (33.5)                      ; 13.9 (13.9)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 66 (66)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|adc2_jesd_rcv:adc2|line_world_align:gen_lane[1].al                                                                                                                                                                                                                                                                                          ; line_world_align                     ; work             ;
;       |line_world_align:gen_lane[2].al|                                                              ; 19.8 (19.8)          ; 33.0 (33.0)                      ; 13.2 (13.2)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 64 (64)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|adc2_jesd_rcv:adc2|line_world_align:gen_lane[2].al                                                                                                                                                                                                                                                                                          ; line_world_align                     ; work             ;
;       |line_world_align:gen_lane[3].al|                                                              ; 19.8 (19.8)          ; 32.7 (32.7)                      ; 13.0 (13.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 65 (65)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|adc2_jesd_rcv:adc2|line_world_align:gen_lane[3].al                                                                                                                                                                                                                                                                                          ; line_world_align                     ; work             ;
;    |async_transmitter:tx1|                                                                           ; 19.3 (8.3)           ; 21.3 (10.3)                      ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (15)             ; 38 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|async_transmitter:tx1                                                                                                                                                                                                                                                                                                                       ; async_transmitter                    ; work             ;
;       |BaudTickGen:tickgen|                                                                          ; 11.0 (11.0)          ; 11.0 (11.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (22)             ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|async_transmitter:tx1|BaudTickGen:tickgen                                                                                                                                                                                                                                                                                                   ; BaudTickGen                          ; work             ;
;    |buf34_out:buf34_out_inst|                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|buf34_out:buf34_out_inst                                                                                                                                                                                                                                                                                                                    ; buf34_out                            ; work             ;
;       |buf34_out_iobuf_out_ejs:buf34_out_iobuf_out_ejs_component|                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|buf34_out:buf34_out_inst|buf34_out_iobuf_out_ejs:buf34_out_iobuf_out_ejs_component                                                                                                                                                                                                                                                          ; buf34_out_iobuf_out_ejs              ; work             ;
;    |buf_out1:buf_out1_1|                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|buf_out1:buf_out1_1                                                                                                                                                                                                                                                                                                                         ; buf_out1                             ; work             ;
;       |buf_out1_iobuf_out_ohs:buf_out1_iobuf_out_ohs_component|                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|buf_out1:buf_out1_1|buf_out1_iobuf_out_ohs:buf_out1_iobuf_out_ohs_component                                                                                                                                                                                                                                                                 ; buf_out1_iobuf_out_ohs               ; work             ;
;    |buf_out1:buf_out1_inst1|                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|buf_out1:buf_out1_inst1                                                                                                                                                                                                                                                                                                                     ; buf_out1                             ; work             ;
;       |buf_out1_iobuf_out_ohs:buf_out1_iobuf_out_ohs_component|                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|buf_out1:buf_out1_inst1|buf_out1_iobuf_out_ohs:buf_out1_iobuf_out_ohs_component                                                                                                                                                                                                                                                             ; buf_out1_iobuf_out_ohs               ; work             ;
;    |buf_out1:buf_out1_inst2|                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|buf_out1:buf_out1_inst2                                                                                                                                                                                                                                                                                                                     ; buf_out1                             ; work             ;
;       |buf_out1_iobuf_out_ohs:buf_out1_iobuf_out_ohs_component|                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|buf_out1:buf_out1_inst2|buf_out1_iobuf_out_ohs:buf_out1_iobuf_out_ohs_component                                                                                                                                                                                                                                                             ; buf_out1_iobuf_out_ohs               ; work             ;
;    |buf_out1:buf_out1_inst3|                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|buf_out1:buf_out1_inst3                                                                                                                                                                                                                                                                                                                     ; buf_out1                             ; work             ;
;       |buf_out1_iobuf_out_ohs:buf_out1_iobuf_out_ohs_component|                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|buf_out1:buf_out1_inst3|buf_out1_iobuf_out_ohs:buf_out1_iobuf_out_ohs_component                                                                                                                                                                                                                                                             ; buf_out1_iobuf_out_ohs               ; work             ;
;    |bufi1:bufi1_inst5|                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|bufi1:bufi1_inst5                                                                                                                                                                                                                                                                                                                           ; bufi1                                ; work             ;
;       |bufi1_iobuf_in_1qh:bufi1_iobuf_in_1qh_component|                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|bufi1:bufi1_inst5|bufi1_iobuf_in_1qh:bufi1_iobuf_in_1qh_component                                                                                                                                                                                                                                                                           ; bufi1_iobuf_in_1qh                   ; work             ;
;    |bufi1:bufi_d1_sdo|                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|bufi1:bufi_d1_sdo                                                                                                                                                                                                                                                                                                                           ; bufi1                                ; work             ;
;       |bufi1_iobuf_in_1qh:bufi1_iobuf_in_1qh_component|                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|bufi1:bufi_d1_sdo|bufi1_iobuf_in_1qh:bufi1_iobuf_in_1qh_component                                                                                                                                                                                                                                                                           ; bufi1_iobuf_in_1qh                   ; work             ;
;    |bufi1:bufi_d2_sdo|                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|bufi1:bufi_d2_sdo                                                                                                                                                                                                                                                                                                                           ; bufi1                                ; work             ;
;       |bufi1_iobuf_in_1qh:bufi1_iobuf_in_1qh_component|                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|bufi1:bufi_d2_sdo|bufi1_iobuf_in_1qh:bufi1_iobuf_in_1qh_component                                                                                                                                                                                                                                                                           ; bufi1_iobuf_in_1qh                   ; work             ;
;    |bufi3:bufi3_1|                                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|bufi3:bufi3_1                                                                                                                                                                                                                                                                                                                               ; bufi3                                ; work             ;
;       |bufi3_iobuf_in_3qh:bufi3_iobuf_in_3qh_component|                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|bufi3:bufi3_1|bufi3_iobuf_in_3qh:bufi3_iobuf_in_3qh_component                                                                                                                                                                                                                                                                               ; bufi3_iobuf_in_3qh                   ; work             ;
;    |bufi3:bufi3_inst1|                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|bufi3:bufi3_inst1                                                                                                                                                                                                                                                                                                                           ; bufi3                                ; work             ;
;       |bufi3_iobuf_in_3qh:bufi3_iobuf_in_3qh_component|                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|bufi3:bufi3_inst1|bufi3_iobuf_in_3qh:bufi3_iobuf_in_3qh_component                                                                                                                                                                                                                                                                           ; bufi3_iobuf_in_3qh                   ; work             ;
;    |bufi4:buf4_1|                                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|bufi4:buf4_1                                                                                                                                                                                                                                                                                                                                ; bufi4                                ; work             ;
;       |bufi4_iobuf_in_4qh:bufi4_iobuf_in_4qh_component|                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|bufi4:buf4_1|bufi4_iobuf_in_4qh:bufi4_iobuf_in_4qh_component                                                                                                                                                                                                                                                                                ; bufi4_iobuf_in_4qh                   ; work             ;
;    |bufi4:bufi4_inst1|                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|bufi4:bufi4_inst1                                                                                                                                                                                                                                                                                                                           ; bufi4                                ; work             ;
;       |bufi4_iobuf_in_4qh:bufi4_iobuf_in_4qh_component|                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|bufi4:bufi4_inst1|bufi4_iobuf_in_4qh:bufi4_iobuf_in_4qh_component                                                                                                                                                                                                                                                                           ; bufi4_iobuf_in_4qh                   ; work             ;
;    |bufi5:bufi5_inst|                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|bufi5:bufi5_inst                                                                                                                                                                                                                                                                                                                            ; bufi5                                ; work             ;
;       |bufi5_iobuf_in_5qh:bufi5_iobuf_in_5qh_component|                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|bufi5:bufi5_inst|bufi5_iobuf_in_5qh:bufi5_iobuf_in_5qh_component                                                                                                                                                                                                                                                                            ; bufi5_iobuf_in_5qh                   ; work             ;
;    |bufi6:bufi6_inst2|                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|bufi6:bufi6_inst2                                                                                                                                                                                                                                                                                                                           ; bufi6                                ; work             ;
;       |bufi6_iobuf_in_6qh:bufi6_iobuf_in_6qh_component|                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|bufi6:bufi6_inst2|bufi6_iobuf_in_6qh:bufi6_iobuf_in_6qh_component                                                                                                                                                                                                                                                                           ; bufi6_iobuf_in_6qh                   ; work             ;
;    |bufin24:buf_in24_inst1|                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|bufin24:buf_in24_inst1                                                                                                                                                                                                                                                                                                                      ; bufin24                              ; work             ;
;       |bufin24_iobuf_in_mrh:bufin24_iobuf_in_mrh_component|                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|bufin24:buf_in24_inst1|bufin24_iobuf_in_mrh:bufin24_iobuf_in_mrh_component                                                                                                                                                                                                                                                                  ; bufin24_iobuf_in_mrh                 ; work             ;
;    |bufout10:bufout10_inst|                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|bufout10:bufout10_inst                                                                                                                                                                                                                                                                                                                      ; bufout10                             ; work             ;
;       |bufout10_iobuf_out_8js:bufout10_iobuf_out_8js_component|                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|bufout10:bufout10_inst|bufout10_iobuf_out_8js:bufout10_iobuf_out_8js_component                                                                                                                                                                                                                                                              ; bufout10_iobuf_out_8js               ; work             ;
;    |bufout11:bufout11_1|                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|bufout11:bufout11_1                                                                                                                                                                                                                                                                                                                         ; bufout11                             ; work             ;
;       |bufout11_iobuf_out_9js:bufout11_iobuf_out_9js_component|                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|bufout11:bufout11_1|bufout11_iobuf_out_9js:bufout11_iobuf_out_9js_component                                                                                                                                                                                                                                                                 ; bufout11_iobuf_out_9js               ; work             ;
;    |bufout16:bufout16_inst|                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|bufout16:bufout16_inst                                                                                                                                                                                                                                                                                                                      ; bufout16                             ; work             ;
;       |bufout16_iobuf_out_ejs:bufout16_iobuf_out_ejs_component|                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|bufout16:bufout16_inst|bufout16_iobuf_out_ejs:bufout16_iobuf_out_ejs_component                                                                                                                                                                                                                                                              ; bufout16_iobuf_out_ejs               ; work             ;
;    |bufout17:bufout17_inst2|                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|bufout17:bufout17_inst2                                                                                                                                                                                                                                                                                                                     ; bufout17                             ; work             ;
;       |bufout17_iobuf_out_fjs:bufout17_iobuf_out_fjs_component|                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|bufout17:bufout17_inst2|bufout17_iobuf_out_fjs:bufout17_iobuf_out_fjs_component                                                                                                                                                                                                                                                             ; bufout17_iobuf_out_fjs               ; work             ;
;    |bufout2:bufout2_1|                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|bufout2:bufout2_1                                                                                                                                                                                                                                                                                                                           ; bufout2                              ; work             ;
;       |bufout2_iobuf_out_phs:bufout2_iobuf_out_phs_component|                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|bufout2:bufout2_1|bufout2_iobuf_out_phs:bufout2_iobuf_out_phs_component                                                                                                                                                                                                                                                                     ; bufout2_iobuf_out_phs                ; work             ;
;    |bufout3:bufout3_inst1|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|bufout3:bufout3_inst1                                                                                                                                                                                                                                                                                                                       ; bufout3                              ; work             ;
;       |bufout3_iobuf_out_qhs:bufout3_iobuf_out_qhs_component|                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|bufout3:bufout3_inst1|bufout3_iobuf_out_qhs:bufout3_iobuf_out_qhs_component                                                                                                                                                                                                                                                                 ; bufout3_iobuf_out_qhs                ; work             ;
;    |custom_phy_4line:adc1_phy|                                                                       ; 44.3 (0.0)           ; 49.8 (0.0)                       ; 5.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 89 (0)              ; 100 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc1_phy                                                                                                                                                                                                                                                                                                                   ; custom_phy_4line                     ; custom_phy_4line ;
;       |altera_xcvr_custom:custom_phy_4line_inst|                                                     ; 44.3 (0.0)           ; 49.8 (0.0)                       ; 5.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 89 (0)              ; 100 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst                                                                                                                                                                                                                                                                          ; altera_xcvr_custom                   ; custom_phy_4line ;
;          |av_xcvr_custom_nr:A5|                                                                      ; 44.3 (0.3)           ; 49.8 (0.3)                       ; 5.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 89 (1)              ; 100 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5                                                                                                                                                                                                                                                     ; av_xcvr_custom_nr                    ; custom_phy_4line ;
;             |altera_xcvr_reset_control:gen_embedded_reset.reset_controller|                          ; 44.0 (0.9)           ; 49.5 (0.9)                       ; 5.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 88 (4)              ; 100 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|altera_xcvr_reset_control:gen_embedded_reset.reset_controller                                                                                                                                                                                       ; altera_xcvr_reset_control            ; custom_phy_4line ;
;                |alt_xcvr_reset_counter:g_rx.g_rx[0].g_rx.counter_rx_analogreset|                     ; 2.2 (2.2)            ; 3.0 (3.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_rx.g_rx[0].g_rx.counter_rx_analogreset                                                                                                                       ; alt_xcvr_reset_counter               ; custom_phy_4line ;
;                |alt_xcvr_reset_counter:g_rx.g_rx[0].g_rx.counter_rx_digitalreset|                    ; 6.6 (6.6)            ; 7.0 (7.0)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_rx.g_rx[0].g_rx.counter_rx_digitalreset                                                                                                                      ; alt_xcvr_reset_counter               ; custom_phy_4line ;
;                |alt_xcvr_reset_counter:g_rx.g_rx[0].g_rx.counter_rx_ready|                           ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_rx.g_rx[0].g_rx.counter_rx_ready                                                                                                                             ; alt_xcvr_reset_counter               ; custom_phy_4line ;
;                |alt_xcvr_reset_counter:g_rx.g_rx[1].g_rx.counter_rx_analogreset|                     ; 2.2 (2.2)            ; 3.0 (3.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_rx.g_rx[1].g_rx.counter_rx_analogreset                                                                                                                       ; alt_xcvr_reset_counter               ; custom_phy_4line ;
;                |alt_xcvr_reset_counter:g_rx.g_rx[1].g_rx.counter_rx_digitalreset|                    ; 6.6 (6.6)            ; 6.9 (6.9)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_rx.g_rx[1].g_rx.counter_rx_digitalreset                                                                                                                      ; alt_xcvr_reset_counter               ; custom_phy_4line ;
;                |alt_xcvr_reset_counter:g_rx.g_rx[1].g_rx.counter_rx_ready|                           ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_rx.g_rx[1].g_rx.counter_rx_ready                                                                                                                             ; alt_xcvr_reset_counter               ; custom_phy_4line ;
;                |alt_xcvr_reset_counter:g_rx.g_rx[2].g_rx.counter_rx_analogreset|                     ; 2.0 (2.0)            ; 3.4 (3.4)                        ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_rx.g_rx[2].g_rx.counter_rx_analogreset                                                                                                                       ; alt_xcvr_reset_counter               ; custom_phy_4line ;
;                |alt_xcvr_reset_counter:g_rx.g_rx[2].g_rx.counter_rx_digitalreset|                    ; 6.6 (6.6)            ; 7.3 (7.3)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_rx.g_rx[2].g_rx.counter_rx_digitalreset                                                                                                                      ; alt_xcvr_reset_counter               ; custom_phy_4line ;
;                |alt_xcvr_reset_counter:g_rx.g_rx[2].g_rx.counter_rx_ready|                           ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_rx.g_rx[2].g_rx.counter_rx_ready                                                                                                                             ; alt_xcvr_reset_counter               ; custom_phy_4line ;
;                |alt_xcvr_reset_counter:g_rx.g_rx[3].g_rx.counter_rx_analogreset|                     ; 2.2 (2.2)            ; 2.6 (2.6)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_rx.g_rx[3].g_rx.counter_rx_analogreset                                                                                                                       ; alt_xcvr_reset_counter               ; custom_phy_4line ;
;                |alt_xcvr_reset_counter:g_rx.g_rx[3].g_rx.counter_rx_digitalreset|                    ; 6.6 (6.6)            ; 6.7 (6.7)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_rx.g_rx[3].g_rx.counter_rx_digitalreset                                                                                                                      ; alt_xcvr_reset_counter               ; custom_phy_4line ;
;                |alt_xcvr_reset_counter:g_rx.g_rx[3].g_rx.counter_rx_ready|                           ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_rx.g_rx[3].g_rx.counter_rx_ready                                                                                                                             ; alt_xcvr_reset_counter               ; custom_phy_4line ;
;                |alt_xcvr_resync:g_rx.g_rx[0].g_rx.resync_rx_cal_busy|                                ; 0.3 (0.3)            ; 0.7 (0.7)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_resync:g_rx.g_rx[0].g_rx.resync_rx_cal_busy                                                                                                                                  ; alt_xcvr_resync                      ; custom_phy_4line ;
;                |alt_xcvr_resync:g_rx.g_rx[1].g_rx.resync_rx_cal_busy|                                ; 0.1 (0.1)            ; 0.8 (0.8)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_resync:g_rx.g_rx[1].g_rx.resync_rx_cal_busy                                                                                                                                  ; alt_xcvr_resync                      ; custom_phy_4line ;
;                |alt_xcvr_resync:g_rx.g_rx[2].g_rx.resync_rx_cal_busy|                                ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_resync:g_rx.g_rx[2].g_rx.resync_rx_cal_busy                                                                                                                                  ; alt_xcvr_resync                      ; custom_phy_4line ;
;                |alt_xcvr_resync:g_rx.g_rx[3].g_rx.resync_rx_cal_busy|                                ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_resync:g_rx.g_rx[3].g_rx.resync_rx_cal_busy                                                                                                                                  ; alt_xcvr_resync                      ; custom_phy_4line ;
;             |av_xcvr_custom_native:transceiver_core|                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core                                                                                                                                                                                                              ; av_xcvr_custom_native                ; custom_phy_4line ;
;                |av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst                                                                                                                              ; av_xcvr_native                       ; custom_phy_4line ;
;                   |av_pcs:inst_av_pcs|                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs                                                                                                           ; av_pcs                               ; custom_phy_4line ;
;                      |av_pcs_ch:ch[0].inst_av_pcs_ch|                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch                                                                            ; av_pcs_ch                            ; custom_phy_4line ;
;                         |av_hssi_8g_rx_pcs_rbc:inst_av_hssi_8g_rx_pcs|                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_rx_pcs_rbc:inst_av_hssi_8g_rx_pcs                               ; av_hssi_8g_rx_pcs_rbc                ; custom_phy_4line ;
;                         |av_hssi_common_pcs_pma_interface_rbc:inst_av_hssi_common_pcs_pma_interface| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_common_pcs_pma_interface_rbc:inst_av_hssi_common_pcs_pma_interface ; av_hssi_common_pcs_pma_interface_rbc ; custom_phy_4line ;
;                         |av_hssi_common_pld_pcs_interface_rbc:inst_av_hssi_common_pld_pcs_interface| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_common_pld_pcs_interface_rbc:inst_av_hssi_common_pld_pcs_interface ; av_hssi_common_pld_pcs_interface_rbc ; custom_phy_4line ;
;                         |av_hssi_rx_pcs_pma_interface_rbc:inst_av_hssi_rx_pcs_pma_interface|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_rx_pcs_pma_interface_rbc:inst_av_hssi_rx_pcs_pma_interface         ; av_hssi_rx_pcs_pma_interface_rbc     ; custom_phy_4line ;
;                         |av_hssi_rx_pld_pcs_interface_rbc:inst_av_hssi_rx_pld_pcs_interface|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_rx_pld_pcs_interface_rbc:inst_av_hssi_rx_pld_pcs_interface         ; av_hssi_rx_pld_pcs_interface_rbc     ; custom_phy_4line ;
;                   |av_pma:inst_av_pma|                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pma:inst_av_pma                                                                                                           ; av_pma                               ; custom_phy_4line ;
;                      |av_rx_pma:av_rx_pma|                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pma:inst_av_pma|av_rx_pma:av_rx_pma                                                                                       ; av_rx_pma                            ; custom_phy_4line ;
;                   |av_xcvr_avmm:inst_av_xcvr_avmm|                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_xcvr_avmm:inst_av_xcvr_avmm                                                                                               ; av_xcvr_avmm                         ; custom_phy_4line ;
;                |av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst                                                                                                                              ; av_xcvr_native                       ; custom_phy_4line ;
;                   |av_pcs:inst_av_pcs|                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs                                                                                                           ; av_pcs                               ; custom_phy_4line ;
;                      |av_pcs_ch:ch[0].inst_av_pcs_ch|                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch                                                                            ; av_pcs_ch                            ; custom_phy_4line ;
;                         |av_hssi_8g_rx_pcs_rbc:inst_av_hssi_8g_rx_pcs|                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_rx_pcs_rbc:inst_av_hssi_8g_rx_pcs                               ; av_hssi_8g_rx_pcs_rbc                ; custom_phy_4line ;
;                         |av_hssi_common_pcs_pma_interface_rbc:inst_av_hssi_common_pcs_pma_interface| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_common_pcs_pma_interface_rbc:inst_av_hssi_common_pcs_pma_interface ; av_hssi_common_pcs_pma_interface_rbc ; custom_phy_4line ;
;                         |av_hssi_common_pld_pcs_interface_rbc:inst_av_hssi_common_pld_pcs_interface| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_common_pld_pcs_interface_rbc:inst_av_hssi_common_pld_pcs_interface ; av_hssi_common_pld_pcs_interface_rbc ; custom_phy_4line ;
;                         |av_hssi_rx_pcs_pma_interface_rbc:inst_av_hssi_rx_pcs_pma_interface|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_rx_pcs_pma_interface_rbc:inst_av_hssi_rx_pcs_pma_interface         ; av_hssi_rx_pcs_pma_interface_rbc     ; custom_phy_4line ;
;                         |av_hssi_rx_pld_pcs_interface_rbc:inst_av_hssi_rx_pld_pcs_interface|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_rx_pld_pcs_interface_rbc:inst_av_hssi_rx_pld_pcs_interface         ; av_hssi_rx_pld_pcs_interface_rbc     ; custom_phy_4line ;
;                   |av_pma:inst_av_pma|                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pma:inst_av_pma                                                                                                           ; av_pma                               ; custom_phy_4line ;
;                      |av_rx_pma:av_rx_pma|                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pma:inst_av_pma|av_rx_pma:av_rx_pma                                                                                       ; av_rx_pma                            ; custom_phy_4line ;
;                |av_xcvr_native:gen.av_xcvr_native_insts[2].gen_bonded_group.av_xcvr_native_inst|     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[2].gen_bonded_group.av_xcvr_native_inst                                                                                                                              ; av_xcvr_native                       ; custom_phy_4line ;
;                   |av_pcs:inst_av_pcs|                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[2].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs                                                                                                           ; av_pcs                               ; custom_phy_4line ;
;                      |av_pcs_ch:ch[0].inst_av_pcs_ch|                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[2].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch                                                                            ; av_pcs_ch                            ; custom_phy_4line ;
;                         |av_hssi_8g_rx_pcs_rbc:inst_av_hssi_8g_rx_pcs|                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[2].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_rx_pcs_rbc:inst_av_hssi_8g_rx_pcs                               ; av_hssi_8g_rx_pcs_rbc                ; custom_phy_4line ;
;                         |av_hssi_common_pcs_pma_interface_rbc:inst_av_hssi_common_pcs_pma_interface| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[2].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_common_pcs_pma_interface_rbc:inst_av_hssi_common_pcs_pma_interface ; av_hssi_common_pcs_pma_interface_rbc ; custom_phy_4line ;
;                         |av_hssi_common_pld_pcs_interface_rbc:inst_av_hssi_common_pld_pcs_interface| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[2].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_common_pld_pcs_interface_rbc:inst_av_hssi_common_pld_pcs_interface ; av_hssi_common_pld_pcs_interface_rbc ; custom_phy_4line ;
;                         |av_hssi_rx_pcs_pma_interface_rbc:inst_av_hssi_rx_pcs_pma_interface|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[2].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_rx_pcs_pma_interface_rbc:inst_av_hssi_rx_pcs_pma_interface         ; av_hssi_rx_pcs_pma_interface_rbc     ; custom_phy_4line ;
;                         |av_hssi_rx_pld_pcs_interface_rbc:inst_av_hssi_rx_pld_pcs_interface|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[2].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_rx_pld_pcs_interface_rbc:inst_av_hssi_rx_pld_pcs_interface         ; av_hssi_rx_pld_pcs_interface_rbc     ; custom_phy_4line ;
;                   |av_pma:inst_av_pma|                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[2].gen_bonded_group.av_xcvr_native_inst|av_pma:inst_av_pma                                                                                                           ; av_pma                               ; custom_phy_4line ;
;                      |av_rx_pma:av_rx_pma|                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[2].gen_bonded_group.av_xcvr_native_inst|av_pma:inst_av_pma|av_rx_pma:av_rx_pma                                                                                       ; av_rx_pma                            ; custom_phy_4line ;
;                   |av_xcvr_avmm:inst_av_xcvr_avmm|                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[2].gen_bonded_group.av_xcvr_native_inst|av_xcvr_avmm:inst_av_xcvr_avmm                                                                                               ; av_xcvr_avmm                         ; custom_phy_4line ;
;                |av_xcvr_native:gen.av_xcvr_native_insts[3].gen_bonded_group.av_xcvr_native_inst|     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[3].gen_bonded_group.av_xcvr_native_inst                                                                                                                              ; av_xcvr_native                       ; custom_phy_4line ;
;                   |av_pcs:inst_av_pcs|                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[3].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs                                                                                                           ; av_pcs                               ; custom_phy_4line ;
;                      |av_pcs_ch:ch[0].inst_av_pcs_ch|                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[3].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch                                                                            ; av_pcs_ch                            ; custom_phy_4line ;
;                         |av_hssi_8g_rx_pcs_rbc:inst_av_hssi_8g_rx_pcs|                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[3].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_rx_pcs_rbc:inst_av_hssi_8g_rx_pcs                               ; av_hssi_8g_rx_pcs_rbc                ; custom_phy_4line ;
;                         |av_hssi_common_pcs_pma_interface_rbc:inst_av_hssi_common_pcs_pma_interface| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[3].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_common_pcs_pma_interface_rbc:inst_av_hssi_common_pcs_pma_interface ; av_hssi_common_pcs_pma_interface_rbc ; custom_phy_4line ;
;                         |av_hssi_common_pld_pcs_interface_rbc:inst_av_hssi_common_pld_pcs_interface| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[3].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_common_pld_pcs_interface_rbc:inst_av_hssi_common_pld_pcs_interface ; av_hssi_common_pld_pcs_interface_rbc ; custom_phy_4line ;
;                         |av_hssi_rx_pcs_pma_interface_rbc:inst_av_hssi_rx_pcs_pma_interface|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[3].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_rx_pcs_pma_interface_rbc:inst_av_hssi_rx_pcs_pma_interface         ; av_hssi_rx_pcs_pma_interface_rbc     ; custom_phy_4line ;
;                         |av_hssi_rx_pld_pcs_interface_rbc:inst_av_hssi_rx_pld_pcs_interface|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[3].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_rx_pld_pcs_interface_rbc:inst_av_hssi_rx_pld_pcs_interface         ; av_hssi_rx_pld_pcs_interface_rbc     ; custom_phy_4line ;
;                   |av_pma:inst_av_pma|                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[3].gen_bonded_group.av_xcvr_native_inst|av_pma:inst_av_pma                                                                                                           ; av_pma                               ; custom_phy_4line ;
;                      |av_rx_pma:av_rx_pma|                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[3].gen_bonded_group.av_xcvr_native_inst|av_pma:inst_av_pma|av_rx_pma:av_rx_pma                                                                                       ; av_rx_pma                            ; custom_phy_4line ;
;    |custom_phy_4line:adc2_phy|                                                                       ; 44.1 (0.0)           ; 48.8 (0.0)                       ; 4.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 89 (0)              ; 102 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc2_phy                                                                                                                                                                                                                                                                                                                   ; custom_phy_4line                     ; custom_phy_4line ;
;       |altera_xcvr_custom:custom_phy_4line_inst|                                                     ; 44.1 (0.0)           ; 48.8 (0.0)                       ; 4.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 89 (0)              ; 102 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst                                                                                                                                                                                                                                                                          ; altera_xcvr_custom                   ; custom_phy_4line ;
;          |av_xcvr_custom_nr:A5|                                                                      ; 44.1 (0.3)           ; 48.8 (0.3)                       ; 4.7 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 89 (1)              ; 102 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5                                                                                                                                                                                                                                                     ; av_xcvr_custom_nr                    ; custom_phy_4line ;
;             |altera_xcvr_reset_control:gen_embedded_reset.reset_controller|                          ; 43.8 (1.1)           ; 48.5 (1.1)                       ; 4.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 88 (4)              ; 102 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|altera_xcvr_reset_control:gen_embedded_reset.reset_controller                                                                                                                                                                                       ; altera_xcvr_reset_control            ; custom_phy_4line ;
;                |alt_xcvr_reset_counter:g_rx.g_rx[0].g_rx.counter_rx_analogreset|                     ; 2.0 (2.0)            ; 3.0 (3.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_rx.g_rx[0].g_rx.counter_rx_analogreset                                                                                                                       ; alt_xcvr_reset_counter               ; custom_phy_4line ;
;                |alt_xcvr_reset_counter:g_rx.g_rx[0].g_rx.counter_rx_digitalreset|                    ; 6.6 (6.6)            ; 7.0 (7.0)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_rx.g_rx[0].g_rx.counter_rx_digitalreset                                                                                                                      ; alt_xcvr_reset_counter               ; custom_phy_4line ;
;                |alt_xcvr_reset_counter:g_rx.g_rx[0].g_rx.counter_rx_ready|                           ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_rx.g_rx[0].g_rx.counter_rx_ready                                                                                                                             ; alt_xcvr_reset_counter               ; custom_phy_4line ;
;                |alt_xcvr_reset_counter:g_rx.g_rx[1].g_rx.counter_rx_analogreset|                     ; 2.2 (2.2)            ; 2.6 (2.6)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_rx.g_rx[1].g_rx.counter_rx_analogreset                                                                                                                       ; alt_xcvr_reset_counter               ; custom_phy_4line ;
;                |alt_xcvr_reset_counter:g_rx.g_rx[1].g_rx.counter_rx_digitalreset|                    ; 6.6 (6.6)            ; 6.7 (6.7)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_rx.g_rx[1].g_rx.counter_rx_digitalreset                                                                                                                      ; alt_xcvr_reset_counter               ; custom_phy_4line ;
;                |alt_xcvr_reset_counter:g_rx.g_rx[1].g_rx.counter_rx_ready|                           ; 1.3 (1.3)            ; 1.5 (1.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_rx.g_rx[1].g_rx.counter_rx_ready                                                                                                                             ; alt_xcvr_reset_counter               ; custom_phy_4line ;
;                |alt_xcvr_reset_counter:g_rx.g_rx[2].g_rx.counter_rx_analogreset|                     ; 2.2 (2.2)            ; 2.7 (2.7)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_rx.g_rx[2].g_rx.counter_rx_analogreset                                                                                                                       ; alt_xcvr_reset_counter               ; custom_phy_4line ;
;                |alt_xcvr_reset_counter:g_rx.g_rx[2].g_rx.counter_rx_digitalreset|                    ; 6.6 (6.6)            ; 6.7 (6.7)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_rx.g_rx[2].g_rx.counter_rx_digitalreset                                                                                                                      ; alt_xcvr_reset_counter               ; custom_phy_4line ;
;                |alt_xcvr_reset_counter:g_rx.g_rx[2].g_rx.counter_rx_ready|                           ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_rx.g_rx[2].g_rx.counter_rx_ready                                                                                                                             ; alt_xcvr_reset_counter               ; custom_phy_4line ;
;                |alt_xcvr_reset_counter:g_rx.g_rx[3].g_rx.counter_rx_analogreset|                     ; 2.3 (2.3)            ; 2.8 (2.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_rx.g_rx[3].g_rx.counter_rx_analogreset                                                                                                                       ; alt_xcvr_reset_counter               ; custom_phy_4line ;
;                |alt_xcvr_reset_counter:g_rx.g_rx[3].g_rx.counter_rx_digitalreset|                    ; 6.5 (6.5)            ; 7.3 (7.3)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_rx.g_rx[3].g_rx.counter_rx_digitalreset                                                                                                                      ; alt_xcvr_reset_counter               ; custom_phy_4line ;
;                |alt_xcvr_reset_counter:g_rx.g_rx[3].g_rx.counter_rx_ready|                           ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_rx.g_rx[3].g_rx.counter_rx_ready                                                                                                                             ; alt_xcvr_reset_counter               ; custom_phy_4line ;
;                |alt_xcvr_resync:g_rx.g_rx[0].g_rx.resync_rx_cal_busy|                                ; 0.3 (0.3)            ; 0.7 (0.7)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_resync:g_rx.g_rx[0].g_rx.resync_rx_cal_busy                                                                                                                                  ; alt_xcvr_resync                      ; custom_phy_4line ;
;                |alt_xcvr_resync:g_rx.g_rx[1].g_rx.resync_rx_cal_busy|                                ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_resync:g_rx.g_rx[1].g_rx.resync_rx_cal_busy                                                                                                                                  ; alt_xcvr_resync                      ; custom_phy_4line ;
;                |alt_xcvr_resync:g_rx.g_rx[2].g_rx.resync_rx_cal_busy|                                ; 0.1 (0.1)            ; 0.7 (0.7)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_resync:g_rx.g_rx[2].g_rx.resync_rx_cal_busy                                                                                                                                  ; alt_xcvr_resync                      ; custom_phy_4line ;
;                |alt_xcvr_resync:g_rx.g_rx[3].g_rx.resync_rx_cal_busy|                                ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_resync:g_rx.g_rx[3].g_rx.resync_rx_cal_busy                                                                                                                                  ; alt_xcvr_resync                      ; custom_phy_4line ;
;             |av_xcvr_custom_native:transceiver_core|                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core                                                                                                                                                                                                              ; av_xcvr_custom_native                ; custom_phy_4line ;
;                |av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst                                                                                                                              ; av_xcvr_native                       ; custom_phy_4line ;
;                   |av_pcs:inst_av_pcs|                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs                                                                                                           ; av_pcs                               ; custom_phy_4line ;
;                      |av_pcs_ch:ch[0].inst_av_pcs_ch|                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch                                                                            ; av_pcs_ch                            ; custom_phy_4line ;
;                         |av_hssi_8g_rx_pcs_rbc:inst_av_hssi_8g_rx_pcs|                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_rx_pcs_rbc:inst_av_hssi_8g_rx_pcs                               ; av_hssi_8g_rx_pcs_rbc                ; custom_phy_4line ;
;                         |av_hssi_common_pcs_pma_interface_rbc:inst_av_hssi_common_pcs_pma_interface| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_common_pcs_pma_interface_rbc:inst_av_hssi_common_pcs_pma_interface ; av_hssi_common_pcs_pma_interface_rbc ; custom_phy_4line ;
;                         |av_hssi_common_pld_pcs_interface_rbc:inst_av_hssi_common_pld_pcs_interface| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_common_pld_pcs_interface_rbc:inst_av_hssi_common_pld_pcs_interface ; av_hssi_common_pld_pcs_interface_rbc ; custom_phy_4line ;
;                         |av_hssi_rx_pcs_pma_interface_rbc:inst_av_hssi_rx_pcs_pma_interface|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_rx_pcs_pma_interface_rbc:inst_av_hssi_rx_pcs_pma_interface         ; av_hssi_rx_pcs_pma_interface_rbc     ; custom_phy_4line ;
;                         |av_hssi_rx_pld_pcs_interface_rbc:inst_av_hssi_rx_pld_pcs_interface|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_rx_pld_pcs_interface_rbc:inst_av_hssi_rx_pld_pcs_interface         ; av_hssi_rx_pld_pcs_interface_rbc     ; custom_phy_4line ;
;                   |av_pma:inst_av_pma|                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pma:inst_av_pma                                                                                                           ; av_pma                               ; custom_phy_4line ;
;                      |av_rx_pma:av_rx_pma|                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pma:inst_av_pma|av_rx_pma:av_rx_pma                                                                                       ; av_rx_pma                            ; custom_phy_4line ;
;                   |av_xcvr_avmm:inst_av_xcvr_avmm|                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_xcvr_avmm:inst_av_xcvr_avmm                                                                                               ; av_xcvr_avmm                         ; custom_phy_4line ;
;                |av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst                                                                                                                              ; av_xcvr_native                       ; custom_phy_4line ;
;                   |av_pcs:inst_av_pcs|                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs                                                                                                           ; av_pcs                               ; custom_phy_4line ;
;                      |av_pcs_ch:ch[0].inst_av_pcs_ch|                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch                                                                            ; av_pcs_ch                            ; custom_phy_4line ;
;                         |av_hssi_8g_rx_pcs_rbc:inst_av_hssi_8g_rx_pcs|                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_rx_pcs_rbc:inst_av_hssi_8g_rx_pcs                               ; av_hssi_8g_rx_pcs_rbc                ; custom_phy_4line ;
;                         |av_hssi_common_pcs_pma_interface_rbc:inst_av_hssi_common_pcs_pma_interface| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_common_pcs_pma_interface_rbc:inst_av_hssi_common_pcs_pma_interface ; av_hssi_common_pcs_pma_interface_rbc ; custom_phy_4line ;
;                         |av_hssi_common_pld_pcs_interface_rbc:inst_av_hssi_common_pld_pcs_interface| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_common_pld_pcs_interface_rbc:inst_av_hssi_common_pld_pcs_interface ; av_hssi_common_pld_pcs_interface_rbc ; custom_phy_4line ;
;                         |av_hssi_rx_pcs_pma_interface_rbc:inst_av_hssi_rx_pcs_pma_interface|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_rx_pcs_pma_interface_rbc:inst_av_hssi_rx_pcs_pma_interface         ; av_hssi_rx_pcs_pma_interface_rbc     ; custom_phy_4line ;
;                         |av_hssi_rx_pld_pcs_interface_rbc:inst_av_hssi_rx_pld_pcs_interface|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_rx_pld_pcs_interface_rbc:inst_av_hssi_rx_pld_pcs_interface         ; av_hssi_rx_pld_pcs_interface_rbc     ; custom_phy_4line ;
;                   |av_pma:inst_av_pma|                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pma:inst_av_pma                                                                                                           ; av_pma                               ; custom_phy_4line ;
;                      |av_rx_pma:av_rx_pma|                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pma:inst_av_pma|av_rx_pma:av_rx_pma                                                                                       ; av_rx_pma                            ; custom_phy_4line ;
;                |av_xcvr_native:gen.av_xcvr_native_insts[2].gen_bonded_group.av_xcvr_native_inst|     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[2].gen_bonded_group.av_xcvr_native_inst                                                                                                                              ; av_xcvr_native                       ; custom_phy_4line ;
;                   |av_pcs:inst_av_pcs|                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[2].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs                                                                                                           ; av_pcs                               ; custom_phy_4line ;
;                      |av_pcs_ch:ch[0].inst_av_pcs_ch|                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[2].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch                                                                            ; av_pcs_ch                            ; custom_phy_4line ;
;                         |av_hssi_8g_rx_pcs_rbc:inst_av_hssi_8g_rx_pcs|                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[2].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_rx_pcs_rbc:inst_av_hssi_8g_rx_pcs                               ; av_hssi_8g_rx_pcs_rbc                ; custom_phy_4line ;
;                         |av_hssi_common_pcs_pma_interface_rbc:inst_av_hssi_common_pcs_pma_interface| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[2].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_common_pcs_pma_interface_rbc:inst_av_hssi_common_pcs_pma_interface ; av_hssi_common_pcs_pma_interface_rbc ; custom_phy_4line ;
;                         |av_hssi_common_pld_pcs_interface_rbc:inst_av_hssi_common_pld_pcs_interface| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[2].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_common_pld_pcs_interface_rbc:inst_av_hssi_common_pld_pcs_interface ; av_hssi_common_pld_pcs_interface_rbc ; custom_phy_4line ;
;                         |av_hssi_rx_pcs_pma_interface_rbc:inst_av_hssi_rx_pcs_pma_interface|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[2].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_rx_pcs_pma_interface_rbc:inst_av_hssi_rx_pcs_pma_interface         ; av_hssi_rx_pcs_pma_interface_rbc     ; custom_phy_4line ;
;                         |av_hssi_rx_pld_pcs_interface_rbc:inst_av_hssi_rx_pld_pcs_interface|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[2].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_rx_pld_pcs_interface_rbc:inst_av_hssi_rx_pld_pcs_interface         ; av_hssi_rx_pld_pcs_interface_rbc     ; custom_phy_4line ;
;                   |av_pma:inst_av_pma|                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[2].gen_bonded_group.av_xcvr_native_inst|av_pma:inst_av_pma                                                                                                           ; av_pma                               ; custom_phy_4line ;
;                      |av_rx_pma:av_rx_pma|                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[2].gen_bonded_group.av_xcvr_native_inst|av_pma:inst_av_pma|av_rx_pma:av_rx_pma                                                                                       ; av_rx_pma                            ; custom_phy_4line ;
;                |av_xcvr_native:gen.av_xcvr_native_insts[3].gen_bonded_group.av_xcvr_native_inst|     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[3].gen_bonded_group.av_xcvr_native_inst                                                                                                                              ; av_xcvr_native                       ; custom_phy_4line ;
;                   |av_pcs:inst_av_pcs|                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[3].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs                                                                                                           ; av_pcs                               ; custom_phy_4line ;
;                      |av_pcs_ch:ch[0].inst_av_pcs_ch|                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[3].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch                                                                            ; av_pcs_ch                            ; custom_phy_4line ;
;                         |av_hssi_8g_rx_pcs_rbc:inst_av_hssi_8g_rx_pcs|                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[3].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_rx_pcs_rbc:inst_av_hssi_8g_rx_pcs                               ; av_hssi_8g_rx_pcs_rbc                ; custom_phy_4line ;
;                         |av_hssi_common_pcs_pma_interface_rbc:inst_av_hssi_common_pcs_pma_interface| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[3].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_common_pcs_pma_interface_rbc:inst_av_hssi_common_pcs_pma_interface ; av_hssi_common_pcs_pma_interface_rbc ; custom_phy_4line ;
;                         |av_hssi_common_pld_pcs_interface_rbc:inst_av_hssi_common_pld_pcs_interface| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[3].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_common_pld_pcs_interface_rbc:inst_av_hssi_common_pld_pcs_interface ; av_hssi_common_pld_pcs_interface_rbc ; custom_phy_4line ;
;                         |av_hssi_rx_pcs_pma_interface_rbc:inst_av_hssi_rx_pcs_pma_interface|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[3].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_rx_pcs_pma_interface_rbc:inst_av_hssi_rx_pcs_pma_interface         ; av_hssi_rx_pcs_pma_interface_rbc     ; custom_phy_4line ;
;                         |av_hssi_rx_pld_pcs_interface_rbc:inst_av_hssi_rx_pld_pcs_interface|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[3].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_rx_pld_pcs_interface_rbc:inst_av_hssi_rx_pld_pcs_interface         ; av_hssi_rx_pld_pcs_interface_rbc     ; custom_phy_4line ;
;                   |av_pma:inst_av_pma|                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[3].gen_bonded_group.av_xcvr_native_inst|av_pma:inst_av_pma                                                                                                           ; av_pma                               ; custom_phy_4line ;
;                      |av_rx_pma:av_rx_pma|                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[3].gen_bonded_group.av_xcvr_native_inst|av_pma:inst_av_pma|av_rx_pma:av_rx_pma                                                                                       ; av_rx_pma                            ; custom_phy_4line ;
;    |custom_phy_dac:dac1|                                                                             ; 10.0 (0.0)           ; 12.0 (0.0)                       ; 2.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (0)              ; 23 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_dac:dac1                                                                                                                                                                                                                                                                                                                         ; custom_phy_dac                       ; custom_phy_dac   ;
;       |altera_xcvr_custom:custom_phy_dac_inst|                                                       ; 10.0 (0.0)           ; 12.0 (0.0)                       ; 2.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (0)              ; 23 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_dac:dac1|altera_xcvr_custom:custom_phy_dac_inst                                                                                                                                                                                                                                                                                  ; altera_xcvr_custom                   ; custom_phy_dac   ;
;          |av_xcvr_custom_nr:A5|                                                                      ; 10.0 (0.0)           ; 12.0 (0.0)                       ; 2.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (0)              ; 23 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_dac:dac1|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5                                                                                                                                                                                                                                                             ; av_xcvr_custom_nr                    ; custom_phy_dac   ;
;             |altera_xcvr_reset_control:gen_embedded_reset.reset_controller|                          ; 9.7 (0.0)            ; 12.0 (0.0)                       ; 2.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (0)              ; 23 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_dac:dac1|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|altera_xcvr_reset_control:gen_embedded_reset.reset_controller                                                                                                                                                                                               ; altera_xcvr_reset_control            ; custom_phy_dac   ;
;                |alt_xcvr_reset_counter:g_pll.counter_pll_powerdown|                                  ; 5.5 (5.5)            ; 6.2 (6.2)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_dac:dac1|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_pll.counter_pll_powerdown                                                                                                                                            ; alt_xcvr_reset_counter               ; custom_phy_dac   ;
;                |alt_xcvr_reset_counter:g_tx.g_tx[0].g_tx.counter_tx_digitalreset|                    ; 2.3 (2.3)            ; 2.7 (2.7)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_dac:dac1|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_tx.g_tx[0].g_tx.counter_tx_digitalreset                                                                                                                              ; alt_xcvr_reset_counter               ; custom_phy_dac   ;
;                |alt_xcvr_reset_counter:g_tx.g_tx[0].g_tx.counter_tx_ready|                           ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_dac:dac1|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_tx.g_tx[0].g_tx.counter_tx_ready                                                                                                                                     ; alt_xcvr_reset_counter               ; custom_phy_dac   ;
;                |alt_xcvr_resync:g_tx.g_tx[0].g_tx.resync_tx_cal_busy|                                ; 0.3 (0.3)            ; 1.7 (1.7)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_dac:dac1|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_resync:g_tx.g_tx[0].g_tx.resync_tx_cal_busy                                                                                                                                          ; alt_xcvr_resync                      ; custom_phy_dac   ;
;             |av_xcvr_custom_native:transceiver_core|                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_dac:dac1|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core                                                                                                                                                                                                                      ; av_xcvr_custom_native                ; custom_phy_dac   ;
;                |av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_dac:dac1|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst                                                                                                                                      ; av_xcvr_native                       ; custom_phy_dac   ;
;                   |av_pcs:inst_av_pcs|                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_dac:dac1|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs                                                                                                                   ; av_pcs                               ; custom_phy_dac   ;
;                      |av_pcs_ch:ch[0].inst_av_pcs_ch|                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_dac:dac1|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch                                                                                    ; av_pcs_ch                            ; custom_phy_dac   ;
;                         |av_hssi_8g_tx_pcs_rbc:inst_av_hssi_8g_tx_pcs|                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_dac:dac1|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_tx_pcs_rbc:inst_av_hssi_8g_tx_pcs                                       ; av_hssi_8g_tx_pcs_rbc                ; custom_phy_dac   ;
;                         |av_hssi_tx_pcs_pma_interface_rbc:inst_av_hssi_tx_pcs_pma_interface|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_dac:dac1|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_tx_pcs_pma_interface_rbc:inst_av_hssi_tx_pcs_pma_interface                 ; av_hssi_tx_pcs_pma_interface_rbc     ; custom_phy_dac   ;
;                         |av_hssi_tx_pld_pcs_interface_rbc:inst_av_hssi_tx_pld_pcs_interface|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_dac:dac1|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_tx_pld_pcs_interface_rbc:inst_av_hssi_tx_pld_pcs_interface                 ; av_hssi_tx_pld_pcs_interface_rbc     ; custom_phy_dac   ;
;                   |av_pma:inst_av_pma|                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_dac:dac1|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pma:inst_av_pma                                                                                                                   ; av_pma                               ; custom_phy_dac   ;
;                      |av_tx_pma:av_tx_pma|                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_dac:dac1|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pma:inst_av_pma|av_tx_pma:av_tx_pma                                                                                               ; av_tx_pma                            ; custom_phy_dac   ;
;                         |av_tx_pma_ch:tx_pma_insts[0].av_tx_pma_ch_inst|                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_dac:dac1|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pma:inst_av_pma|av_tx_pma:av_tx_pma|av_tx_pma_ch:tx_pma_insts[0].av_tx_pma_ch_inst                                                ; av_tx_pma_ch                         ; custom_phy_dac   ;
;                   |av_xcvr_avmm:inst_av_xcvr_avmm|                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_dac:dac1|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_xcvr_avmm:inst_av_xcvr_avmm                                                                                                       ; av_xcvr_avmm                         ; custom_phy_dac   ;
;                |av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_dac:dac1|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst                                                                                                                                      ; av_xcvr_native                       ; custom_phy_dac   ;
;                   |av_pcs:inst_av_pcs|                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_dac:dac1|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs                                                                                                                   ; av_pcs                               ; custom_phy_dac   ;
;                      |av_pcs_ch:ch[0].inst_av_pcs_ch|                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_dac:dac1|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch                                                                                    ; av_pcs_ch                            ; custom_phy_dac   ;
;                         |av_hssi_8g_tx_pcs_rbc:inst_av_hssi_8g_tx_pcs|                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_dac:dac1|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_tx_pcs_rbc:inst_av_hssi_8g_tx_pcs                                       ; av_hssi_8g_tx_pcs_rbc                ; custom_phy_dac   ;
;                         |av_hssi_tx_pcs_pma_interface_rbc:inst_av_hssi_tx_pcs_pma_interface|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_dac:dac1|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_tx_pcs_pma_interface_rbc:inst_av_hssi_tx_pcs_pma_interface                 ; av_hssi_tx_pcs_pma_interface_rbc     ; custom_phy_dac   ;
;                         |av_hssi_tx_pld_pcs_interface_rbc:inst_av_hssi_tx_pld_pcs_interface|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_dac:dac1|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_tx_pld_pcs_interface_rbc:inst_av_hssi_tx_pld_pcs_interface                 ; av_hssi_tx_pld_pcs_interface_rbc     ; custom_phy_dac   ;
;                   |av_pma:inst_av_pma|                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_dac:dac1|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pma:inst_av_pma                                                                                                                   ; av_pma                               ; custom_phy_dac   ;
;                      |av_tx_pma:av_tx_pma|                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_dac:dac1|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pma:inst_av_pma|av_tx_pma:av_tx_pma                                                                                               ; av_tx_pma                            ; custom_phy_dac   ;
;                         |av_tx_pma_ch:tx_pma_insts[0].av_tx_pma_ch_inst|                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_dac:dac1|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pma:inst_av_pma|av_tx_pma:av_tx_pma|av_tx_pma_ch:tx_pma_insts[0].av_tx_pma_ch_inst                                                ; av_tx_pma_ch                         ; custom_phy_dac   ;
;                |av_xcvr_plls:gen.av_xcvr_native_insts[0].gen_tx_plls.gen_tx_plls.tx_plls|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_dac:dac1|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_plls:gen.av_xcvr_native_insts[0].gen_tx_plls.gen_tx_plls.tx_plls                                                                                                                                             ; av_xcvr_plls                         ; custom_phy_dac   ;
;    |custom_phy_dac:dac2|                                                                             ; 10.3 (0.0)           ; 12.0 (0.0)                       ; 1.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (0)              ; 23 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_dac:dac2                                                                                                                                                                                                                                                                                                                         ; custom_phy_dac                       ; custom_phy_dac   ;
;       |altera_xcvr_custom:custom_phy_dac_inst|                                                       ; 10.3 (0.0)           ; 12.0 (0.0)                       ; 1.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (0)              ; 23 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst                                                                                                                                                                                                                                                                                  ; altera_xcvr_custom                   ; custom_phy_dac   ;
;          |av_xcvr_custom_nr:A5|                                                                      ; 10.3 (0.0)           ; 12.0 (0.0)                       ; 1.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (0)              ; 23 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5                                                                                                                                                                                                                                                             ; av_xcvr_custom_nr                    ; custom_phy_dac   ;
;             |altera_xcvr_reset_control:gen_embedded_reset.reset_controller|                          ; 10.0 (0.0)           ; 11.7 (0.0)                       ; 1.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (0)              ; 23 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|altera_xcvr_reset_control:gen_embedded_reset.reset_controller                                                                                                                                                                                               ; altera_xcvr_reset_control            ; custom_phy_dac   ;
;                |alt_xcvr_reset_counter:g_pll.counter_pll_powerdown|                                  ; 5.5 (5.5)            ; 6.2 (6.2)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_pll.counter_pll_powerdown                                                                                                                                            ; alt_xcvr_reset_counter               ; custom_phy_dac   ;
;                |alt_xcvr_reset_counter:g_tx.g_tx[0].g_tx.counter_tx_digitalreset|                    ; 2.7 (2.7)            ; 2.8 (2.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_tx.g_tx[0].g_tx.counter_tx_digitalreset                                                                                                                              ; alt_xcvr_reset_counter               ; custom_phy_dac   ;
;                |alt_xcvr_reset_counter:g_tx.g_tx[0].g_tx.counter_tx_ready|                           ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_tx.g_tx[0].g_tx.counter_tx_ready                                                                                                                                     ; alt_xcvr_reset_counter               ; custom_phy_dac   ;
;                |alt_xcvr_resync:g_tx.g_tx[0].g_tx.resync_tx_cal_busy|                                ; 0.3 (0.3)            ; 1.3 (1.3)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_resync:g_tx.g_tx[0].g_tx.resync_tx_cal_busy                                                                                                                                          ; alt_xcvr_resync                      ; custom_phy_dac   ;
;             |av_xcvr_custom_native:transceiver_core|                                                 ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core                                                                                                                                                                                                                      ; av_xcvr_custom_native                ; custom_phy_dac   ;
;                |av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst                                                                                                                                      ; av_xcvr_native                       ; custom_phy_dac   ;
;                   |av_pcs:inst_av_pcs|                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs                                                                                                                   ; av_pcs                               ; custom_phy_dac   ;
;                      |av_pcs_ch:ch[0].inst_av_pcs_ch|                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch                                                                                    ; av_pcs_ch                            ; custom_phy_dac   ;
;                         |av_hssi_8g_tx_pcs_rbc:inst_av_hssi_8g_tx_pcs|                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_tx_pcs_rbc:inst_av_hssi_8g_tx_pcs                                       ; av_hssi_8g_tx_pcs_rbc                ; custom_phy_dac   ;
;                         |av_hssi_tx_pcs_pma_interface_rbc:inst_av_hssi_tx_pcs_pma_interface|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_tx_pcs_pma_interface_rbc:inst_av_hssi_tx_pcs_pma_interface                 ; av_hssi_tx_pcs_pma_interface_rbc     ; custom_phy_dac   ;
;                         |av_hssi_tx_pld_pcs_interface_rbc:inst_av_hssi_tx_pld_pcs_interface|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_tx_pld_pcs_interface_rbc:inst_av_hssi_tx_pld_pcs_interface                 ; av_hssi_tx_pld_pcs_interface_rbc     ; custom_phy_dac   ;
;                   |av_pma:inst_av_pma|                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pma:inst_av_pma                                                                                                                   ; av_pma                               ; custom_phy_dac   ;
;                      |av_tx_pma:av_tx_pma|                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pma:inst_av_pma|av_tx_pma:av_tx_pma                                                                                               ; av_tx_pma                            ; custom_phy_dac   ;
;                         |av_tx_pma_ch:tx_pma_insts[0].av_tx_pma_ch_inst|                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pma:inst_av_pma|av_tx_pma:av_tx_pma|av_tx_pma_ch:tx_pma_insts[0].av_tx_pma_ch_inst                                                ; av_tx_pma_ch                         ; custom_phy_dac   ;
;                |av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst                                                                                                                                      ; av_xcvr_native                       ; custom_phy_dac   ;
;                   |av_pcs:inst_av_pcs|                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs                                                                                                                   ; av_pcs                               ; custom_phy_dac   ;
;                      |av_pcs_ch:ch[0].inst_av_pcs_ch|                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch                                                                                    ; av_pcs_ch                            ; custom_phy_dac   ;
;                         |av_hssi_8g_tx_pcs_rbc:inst_av_hssi_8g_tx_pcs|                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_tx_pcs_rbc:inst_av_hssi_8g_tx_pcs                                       ; av_hssi_8g_tx_pcs_rbc                ; custom_phy_dac   ;
;                         |av_hssi_tx_pcs_pma_interface_rbc:inst_av_hssi_tx_pcs_pma_interface|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_tx_pcs_pma_interface_rbc:inst_av_hssi_tx_pcs_pma_interface                 ; av_hssi_tx_pcs_pma_interface_rbc     ; custom_phy_dac   ;
;                         |av_hssi_tx_pld_pcs_interface_rbc:inst_av_hssi_tx_pld_pcs_interface|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_tx_pld_pcs_interface_rbc:inst_av_hssi_tx_pld_pcs_interface                 ; av_hssi_tx_pld_pcs_interface_rbc     ; custom_phy_dac   ;
;                   |av_pma:inst_av_pma|                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pma:inst_av_pma                                                                                                                   ; av_pma                               ; custom_phy_dac   ;
;                      |av_tx_pma:av_tx_pma|                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pma:inst_av_pma|av_tx_pma:av_tx_pma                                                                                               ; av_tx_pma                            ; custom_phy_dac   ;
;                         |av_tx_pma_ch:tx_pma_insts[0].av_tx_pma_ch_inst|                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pma:inst_av_pma|av_tx_pma:av_tx_pma|av_tx_pma_ch:tx_pma_insts[0].av_tx_pma_ch_inst                                                ; av_tx_pma_ch                         ; custom_phy_dac   ;
;                |av_xcvr_plls:gen.av_xcvr_native_insts[0].gen_tx_plls.gen_tx_plls.tx_plls|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_plls:gen.av_xcvr_native_insts[0].gen_tx_plls.gen_tx_plls.tx_plls                                                                                                                                             ; av_xcvr_plls                         ; custom_phy_dac   ;
;    |dds_chirp:dds1|                                                                                  ; 229.0 (75.5)         ; 291.6 (89.6)                     ; 65.3 (15.3)                                       ; 2.7 (1.2)                        ; 0.0 (0.0)            ; 291 (100)           ; 441 (147)                 ; 0 (0)         ; 2097152           ; 256   ; 0          ; 0    ; 0            ; |top_module|dds_chirp:dds1                                                                                                                                                                                                                                                                                                                              ; dds_chirp                            ; work             ;
;       |DDS_48_v1:dds_0|                                                                              ; 153.5 (0.0)          ; 202.0 (0.0)                      ; 50.0 (0.0)                                        ; 1.5 (0.0)                        ; 0.0 (0.0)            ; 191 (0)             ; 294 (0)                   ; 0 (0)         ; 2097152           ; 256   ; 0          ; 0    ; 0            ; |top_module|dds_chirp:dds1|DDS_48_v1:dds_0                                                                                                                                                                                                                                                                                                              ; DDS_48_v1                            ; DDS_48_v1        ;
;          |DDS_48_v1_nco_ii_0:nco_ii_0|                                                               ; 153.5 (0.0)          ; 202.0 (0.0)                      ; 50.0 (0.0)                                        ; 1.5 (0.0)                        ; 0.0 (0.0)            ; 191 (0)             ; 294 (0)                   ; 0 (0)         ; 2097152           ; 256   ; 0          ; 0    ; 0            ; |top_module|dds_chirp:dds1|DDS_48_v1:dds_0|DDS_48_v1_nco_ii_0:nco_ii_0                                                                                                                                                                                                                                                                                  ; DDS_48_v1_nco_ii_0                   ; DDS_48_v1        ;
;             |asj_altqmcpipe:ux000|                                                                   ; 30.0 (6.0)           ; 48.0 (24.0)                      ; 18.0 (18.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 48 (0)              ; 105 (48)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|dds_chirp:dds1|DDS_48_v1:dds_0|DDS_48_v1_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000                                                                                                                                                                                                                                                             ; asj_altqmcpipe                       ; DDS_48_v1        ;
;                |lpm_add_sub:acc|                                                                     ; 24.0 (0.0)           ; 24.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 48 (0)              ; 57 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|dds_chirp:dds1|DDS_48_v1:dds_0|DDS_48_v1_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc                                                                                                                                                                                                                                             ; lpm_add_sub                          ; work             ;
;                   |add_sub_qmh:auto_generated|                                                       ; 24.0 (24.0)          ; 24.0 (24.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 48 (48)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|dds_chirp:dds1|DDS_48_v1:dds_0|DDS_48_v1_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_qmh:auto_generated                                                                                                                                                                                                                  ; add_sub_qmh                          ; work             ;
;             |asj_dxx:ux002|                                                                          ; 16.5 (16.5)          ; 16.5 (16.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|dds_chirp:dds1|DDS_48_v1:dds_0|DDS_48_v1_nco_ii_0:nco_ii_0|asj_dxx:ux002                                                                                                                                                                                                                                                                    ; asj_dxx                              ; DDS_48_v1        ;
;             |asj_dxx_g:ux001|                                                                        ; 12.5 (12.5)          ; 12.5 (12.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 28 (28)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|dds_chirp:dds1|DDS_48_v1:dds_0|DDS_48_v1_nco_ii_0:nco_ii_0|asj_dxx_g:ux001                                                                                                                                                                                                                                                                  ; asj_dxx_g                            ; DDS_48_v1        ;
;             |asj_gal:ux009|                                                                          ; 4.3 (4.3)            ; 6.7 (6.7)                        ; 2.4 (2.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|dds_chirp:dds1|DDS_48_v1:dds_0|DDS_48_v1_nco_ii_0:nco_ii_0|asj_gal:ux009                                                                                                                                                                                                                                                                    ; asj_gal                              ; DDS_48_v1        ;
;             |asj_nco_as_m_cen:ux0120|                                                                ; 2.0 (0.0)            ; 3.0 (0.0)                        ; 1.2 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (0)                     ; 0 (0)         ; 1048576           ; 128   ; 0          ; 0    ; 0            ; |top_module|dds_chirp:dds1|DDS_48_v1:dds_0|DDS_48_v1_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120                                                                                                                                                                                                                                                          ; asj_nco_as_m_cen                     ; DDS_48_v1        ;
;                |altsyncram:altsyncram_component0|                                                    ; 2.0 (0.0)            ; 3.0 (0.0)                        ; 1.2 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (0)                     ; 0 (0)         ; 1048576           ; 128   ; 0          ; 0    ; 0            ; |top_module|dds_chirp:dds1|DDS_48_v1:dds_0|DDS_48_v1_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0                                                                                                                                                                                                                         ; altsyncram                           ; work             ;
;                   |altsyncram_c8g1:auto_generated|                                                   ; 2.0 (2.0)            ; 3.0 (3.0)                        ; 1.2 (1.2)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (6)                     ; 0 (0)         ; 1048576           ; 128   ; 0          ; 0    ; 0            ; |top_module|dds_chirp:dds1|DDS_48_v1:dds_0|DDS_48_v1_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_c8g1:auto_generated                                                                                                                                                                                          ; altsyncram_c8g1                      ; work             ;
;             |asj_nco_as_m_cen:ux0121|                                                                ; 1.7 (0.0)            ; 3.0 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (0)                     ; 0 (0)         ; 1048576           ; 128   ; 0          ; 0    ; 0            ; |top_module|dds_chirp:dds1|DDS_48_v1:dds_0|DDS_48_v1_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121                                                                                                                                                                                                                                                          ; asj_nco_as_m_cen                     ; DDS_48_v1        ;
;                |altsyncram:altsyncram_component0|                                                    ; 1.7 (0.0)            ; 3.0 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (0)                     ; 0 (0)         ; 1048576           ; 128   ; 0          ; 0    ; 0            ; |top_module|dds_chirp:dds1|DDS_48_v1:dds_0|DDS_48_v1_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0                                                                                                                                                                                                                         ; altsyncram                           ; work             ;
;                   |altsyncram_78g1:auto_generated|                                                   ; 1.7 (1.7)            ; 3.0 (3.0)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (6)                     ; 0 (0)         ; 1048576           ; 128   ; 0          ; 0    ; 0            ; |top_module|dds_chirp:dds1|DDS_48_v1:dds_0|DDS_48_v1_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_78g1:auto_generated                                                                                                                                                                                          ; altsyncram_78g1                      ; work             ;
;             |asj_nco_fxx:ux003|                                                                      ; 1.0 (0.0)            ; 24.0 (0.0)                       ; 23.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 48 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|dds_chirp:dds1|DDS_48_v1:dds_0|DDS_48_v1_nco_ii_0:nco_ii_0|asj_nco_fxx:ux003                                                                                                                                                                                                                                                                ; asj_nco_fxx                          ; DDS_48_v1        ;
;                |lpm_add_sub:acc|                                                                     ; 1.0 (0.0)            ; 24.0 (0.0)                       ; 23.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 48 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|dds_chirp:dds1|DDS_48_v1:dds_0|DDS_48_v1_nco_ii_0:nco_ii_0|asj_nco_fxx:ux003|lpm_add_sub:acc                                                                                                                                                                                                                                                ; lpm_add_sub                          ; work             ;
;                   |add_sub_3qg:auto_generated|                                                       ; 1.0 (1.0)            ; 24.0 (24.0)                      ; 23.0 (23.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 48 (48)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|dds_chirp:dds1|DDS_48_v1:dds_0|DDS_48_v1_nco_ii_0:nco_ii_0|asj_nco_fxx:ux003|lpm_add_sub:acc|add_sub_3qg:auto_generated                                                                                                                                                                                                                     ; add_sub_3qg                          ; work             ;
;             |asj_nco_isdr:ux710isdr|                                                                 ; 3.0 (1.0)            ; 3.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (1)               ; 5 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|dds_chirp:dds1|DDS_48_v1:dds_0|DDS_48_v1_nco_ii_0:nco_ii_0|asj_nco_isdr:ux710isdr                                                                                                                                                                                                                                                           ; asj_nco_isdr                         ; DDS_48_v1        ;
;                |lpm_counter:lpm_counter_component|                                                   ; 2.0 (0.0)            ; 2.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|dds_chirp:dds1|DDS_48_v1:dds_0|DDS_48_v1_nco_ii_0:nco_ii_0|asj_nco_isdr:ux710isdr|lpm_counter:lpm_counter_component                                                                                                                                                                                                                         ; lpm_counter                          ; work             ;
;                   |cntr_udi:auto_generated|                                                          ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|dds_chirp:dds1|DDS_48_v1:dds_0|DDS_48_v1_nco_ii_0:nco_ii_0|asj_nco_isdr:ux710isdr|lpm_counter:lpm_counter_component|cntr_udi:auto_generated                                                                                                                                                                                                 ; cntr_udi                             ; work             ;
;             |asj_nco_mob_rw:ux122|                                                                   ; 39.5 (39.5)          ; 40.0 (40.0)                      ; 1.8 (1.8)                                         ; 1.4 (1.4)                        ; 0.0 (0.0)            ; 48 (48)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|dds_chirp:dds1|DDS_48_v1:dds_0|DDS_48_v1_nco_ii_0:nco_ii_0|asj_nco_mob_rw:ux122                                                                                                                                                                                                                                                             ; asj_nco_mob_rw                       ; DDS_48_v1        ;
;             |asj_nco_mob_rw:ux123|                                                                   ; 38.8 (38.8)          ; 40.5 (40.5)                      ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (49)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|dds_chirp:dds1|DDS_48_v1:dds_0|DDS_48_v1_nco_ii_0:nco_ii_0|asj_nco_mob_rw:ux123                                                                                                                                                                                                                                                             ; asj_nco_mob_rw                       ; DDS_48_v1        ;
;             |asj_nco_pxx:ux004|                                                                      ; 4.0 (0.0)            ; 4.8 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|dds_chirp:dds1|DDS_48_v1:dds_0|DDS_48_v1_nco_ii_0:nco_ii_0|asj_nco_pxx:ux004                                                                                                                                                                                                                                                                ; asj_nco_pxx                          ; DDS_48_v1        ;
;                |lpm_add_sub:acc|                                                                     ; 4.0 (0.0)            ; 4.8 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|dds_chirp:dds1|DDS_48_v1:dds_0|DDS_48_v1_nco_ii_0:nco_ii_0|asj_nco_pxx:ux004|lpm_add_sub:acc                                                                                                                                                                                                                                                ; lpm_add_sub                          ; work             ;
;                   |add_sub_upg:auto_generated|                                                       ; 4.0 (4.0)            ; 4.8 (4.8)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|dds_chirp:dds1|DDS_48_v1:dds_0|DDS_48_v1_nco_ii_0:nco_ii_0|asj_nco_pxx:ux004|lpm_add_sub:acc|add_sub_upg:auto_generated                                                                                                                                                                                                                     ; add_sub_upg                          ; work             ;
;    |error_sch:block_error_adc1|                                                                      ; 8.8 (8.8)            ; 9.5 (9.5)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|error_sch:block_error_adc1                                                                                                                                                                                                                                                                                                                  ; error_sch                            ; work             ;
;    |error_sch:block_error_adc2|                                                                      ; 9.2 (9.2)            ; 9.5 (9.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|error_sch:block_error_adc2                                                                                                                                                                                                                                                                                                                  ; error_sch                            ; work             ;
;    |error_sch:block_error_sysref_adc1|                                                               ; 8.7 (8.7)            ; 9.5 (9.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|error_sch:block_error_sysref_adc1                                                                                                                                                                                                                                                                                                           ; error_sch                            ; work             ;
;    |error_sch:block_error_sysref_adc2|                                                               ; 8.7 (8.7)            ; 9.5 (9.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 26 (26)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|error_sch:block_error_sysref_adc2                                                                                                                                                                                                                                                                                                           ; error_sch                            ; work             ;
;    |error_sch:error1|                                                                                ; 8.5 (8.5)            ; 9.5 (9.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|error_sch:error1                                                                                                                                                                                                                                                                                                                            ; error_sch                            ; work             ;
;    |error_sch:error1_D2|                                                                             ; 8.8 (8.8)            ; 9.5 (9.5)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|error_sch:error1_D2                                                                                                                                                                                                                                                                                                                         ; error_sch                            ; work             ;
;    |error_sch:error2|                                                                                ; 9.0 (9.0)            ; 9.5 (9.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|error_sch:error2                                                                                                                                                                                                                                                                                                                            ; error_sch                            ; work             ;
;    |error_sch:error2_D2|                                                                             ; 9.0 (9.0)            ; 9.5 (9.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|error_sch:error2_D2                                                                                                                                                                                                                                                                                                                         ; error_sch                            ; work             ;
;    |jesd204_scrambler:i_scrambler1|                                                                  ; 10.3 (10.3)          ; 12.2 (12.2)                      ; 1.9 (1.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|jesd204_scrambler:i_scrambler1                                                                                                                                                                                                                                                                                                              ; jesd204_scrambler                    ; work             ;
;    |jesd204_scrambler:i_scrambler2|                                                                  ; 9.6 (9.6)            ; 12.1 (12.1)                      ; 2.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|jesd204_scrambler:i_scrambler2                                                                                                                                                                                                                                                                                                              ; jesd204_scrambler                    ; work             ;
;    |jesd204_scrambler:q_scrambler1|                                                                  ; 10.0 (10.0)          ; 12.3 (12.3)                      ; 2.3 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|jesd204_scrambler:q_scrambler1                                                                                                                                                                                                                                                                                                              ; jesd204_scrambler                    ; work             ;
;    |jesd204_scrambler:q_scrambler2|                                                                  ; 9.6 (9.6)            ; 13.6 (13.6)                      ; 4.0 (4.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|jesd204_scrambler:q_scrambler2                                                                                                                                                                                                                                                                                                              ; jesd204_scrambler                    ; work             ;
;    |master_start:sync1|                                                                              ; 376.5 (376.5)        ; 409.3 (409.3)                    ; 36.2 (36.2)                                       ; 3.3 (3.3)                        ; 0.0 (0.0)            ; 682 (682)           ; 823 (823)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|master_start:sync1                                                                                                                                                                                                                                                                                                                          ; master_start                         ; work             ;
;    |mem_for_sdram_v1:m_rd|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |top_module|mem_for_sdram_v1:m_rd                                                                                                                                                                                                                                                                                                                       ; mem_for_sdram_v1                     ; work             ;
;       |altsyncram:altsyncram_component|                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |top_module|mem_for_sdram_v1:m_rd|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                       ; altsyncram                           ; work             ;
;          |altsyncram_9lt1:auto_generated|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |top_module|mem_for_sdram_v1:m_rd|altsyncram:altsyncram_component|altsyncram_9lt1:auto_generated                                                                                                                                                                                                                                                        ; altsyncram_9lt1                      ; work             ;
;    |mem_for_sdram_v1:m_wr|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |top_module|mem_for_sdram_v1:m_wr                                                                                                                                                                                                                                                                                                                       ; mem_for_sdram_v1                     ; work             ;
;       |altsyncram:altsyncram_component|                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |top_module|mem_for_sdram_v1:m_wr|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                       ; altsyncram                           ; work             ;
;          |altsyncram_9lt1:auto_generated|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |top_module|mem_for_sdram_v1:m_wr|altsyncram:altsyncram_component|altsyncram_9lt1:auto_generated                                                                                                                                                                                                                                                        ; altsyncram_9lt1                      ; work             ;
;    |pll_0002:pll_1|                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|pll_0002:pll_1                                                                                                                                                                                                                                                                                                                              ; pll_0002                             ; pll              ;
;       |altera_pll:altera_pll_i|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|pll_0002:pll_1|altera_pll:altera_pll_i                                                                                                                                                                                                                                                                                                      ; altera_pll                           ; work             ;
;    |pll_240_120_0002:pll240_120_ADC1|                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|pll_240_120_0002:pll240_120_ADC1                                                                                                                                                                                                                                                                                                            ; pll_240_120_0002                     ; pll_240_120      ;
;       |altera_pll:altera_pll_i|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|pll_240_120_0002:pll240_120_ADC1|altera_pll:altera_pll_i                                                                                                                                                                                                                                                                                    ; altera_pll                           ; work             ;
;    |pll_96_48:pll_96_dac1|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|pll_96_48:pll_96_dac1                                                                                                                                                                                                                                                                                                                       ; pll_96_48                            ; pll_96_48        ;
;       |pll_96_48_0002:pll_96_48_inst|                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|pll_96_48:pll_96_dac1|pll_96_48_0002:pll_96_48_inst                                                                                                                                                                                                                                                                                         ; pll_96_48_0002                       ; pll_96_48        ;
;          |altera_pll:altera_pll_i|                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|pll_96_48:pll_96_dac1|pll_96_48_0002:pll_96_48_inst|altera_pll:altera_pll_i                                                                                                                                                                                                                                                                 ; altera_pll                           ; work             ;
;    |reset_long:rst_mk|                                                                               ; 21.5 (21.5)          ; 21.5 (21.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 41 (41)             ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|reset_long:rst_mk                                                                                                                                                                                                                                                                                                                           ; reset_long                           ; work             ;
;    |rst:reset000|                                                                                    ; 0.8 (0.8)            ; 2.0 (2.0)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|rst:reset000                                                                                                                                                                                                                                                                                                                                ; rst                                  ; work             ;
;    |rst:reset001|                                                                                    ; 0.3 (0.3)            ; 2.0 (2.0)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|rst:reset001                                                                                                                                                                                                                                                                                                                                ; rst                                  ; work             ;
;    |rst:reset002|                                                                                    ; 9.2 (0.8)            ; 9.5 (1.5)                        ; 0.3 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (2)              ; 15 (4)                    ; 0 (0)         ; 56                ; 1     ; 0          ; 0    ; 0            ; |top_module|rst:reset002                                                                                                                                                                                                                                                                                                                                ; rst                                  ; work             ;
;       |altshift_taps:a_rtl_0|                                                                        ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 11 (0)                    ; 0 (0)         ; 56                ; 1     ; 0          ; 0    ; 0            ; |top_module|rst:reset002|altshift_taps:a_rtl_0                                                                                                                                                                                                                                                                                                          ; altshift_taps                        ; work             ;
;          |shift_taps_2ou:auto_generated|                                                             ; 8.0 (4.3)            ; 8.0 (4.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (9)              ; 11 (5)                    ; 0 (0)         ; 56                ; 1     ; 0          ; 0    ; 0            ; |top_module|rst:reset002|altshift_taps:a_rtl_0|shift_taps_2ou:auto_generated                                                                                                                                                                                                                                                                            ; shift_taps_2ou                       ; work             ;
;             |altsyncram_0l91:altsyncram5|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 56                ; 1     ; 0          ; 0    ; 0            ; |top_module|rst:reset002|altshift_taps:a_rtl_0|shift_taps_2ou:auto_generated|altsyncram_0l91:altsyncram5                                                                                                                                                                                                                                                ; altsyncram_0l91                      ; work             ;
;             |cntr_kcf:cntr1|                                                                         ; 3.7 (3.7)            ; 3.7 (3.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|rst:reset002|altshift_taps:a_rtl_0|shift_taps_2ou:auto_generated|cntr_kcf:cntr1                                                                                                                                                                                                                                                             ; cntr_kcf                             ; work             ;
;    |rst:reset004|                                                                                    ; 1.3 (1.3)            ; 2.0 (2.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|rst:reset004                                                                                                                                                                                                                                                                                                                                ; rst                                  ; work             ;
;    |rst:reset005|                                                                                    ; 0.7 (0.7)            ; 16.0 (16.0)                      ; 15.3 (15.3)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|rst:reset005                                                                                                                                                                                                                                                                                                                                ; rst                                  ; work             ;
;    |rst:reset006|                                                                                    ; 0.5 (0.5)            ; 1.5 (1.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|rst:reset006                                                                                                                                                                                                                                                                                                                                ; rst                                  ; work             ;
;    |rst:reset007|                                                                                    ; 1.0 (1.0)            ; 16.0 (16.0)                      ; 15.0 (15.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|rst:reset007                                                                                                                                                                                                                                                                                                                                ; rst                                  ; work             ;
;    |rst:reset008|                                                                                    ; 8.6 (0.3)            ; 10.2 (2.0)                       ; 1.6 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (2)              ; 15 (4)                    ; 0 (0)         ; 168               ; 1     ; 0          ; 0    ; 0            ; |top_module|rst:reset008                                                                                                                                                                                                                                                                                                                                ; rst                                  ; work             ;
;       |altshift_taps:a_rtl_0|                                                                        ; 8.2 (0.0)            ; 8.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 11 (0)                    ; 0 (0)         ; 168               ; 1     ; 0          ; 0    ; 0            ; |top_module|rst:reset008|altshift_taps:a_rtl_0                                                                                                                                                                                                                                                                                                          ; altshift_taps                        ; work             ;
;          |shift_taps_6ou:auto_generated|                                                             ; 8.2 (4.5)            ; 8.2 (4.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (9)              ; 11 (5)                    ; 0 (0)         ; 168               ; 1     ; 0          ; 0    ; 0            ; |top_module|rst:reset008|altshift_taps:a_rtl_0|shift_taps_6ou:auto_generated                                                                                                                                                                                                                                                                            ; shift_taps_6ou                       ; work             ;
;             |altsyncram_8l91:altsyncram5|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 168               ; 1     ; 0          ; 0    ; 0            ; |top_module|rst:reset008|altshift_taps:a_rtl_0|shift_taps_6ou:auto_generated|altsyncram_8l91:altsyncram5                                                                                                                                                                                                                                                ; altsyncram_8l91                      ; work             ;
;             |cntr_kcf:cntr1|                                                                         ; 3.7 (3.7)            ; 3.7 (3.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|rst:reset008|altshift_taps:a_rtl_0|shift_taps_6ou:auto_generated|cntr_kcf:cntr1                                                                                                                                                                                                                                                             ; cntr_kcf                             ; work             ;
;    |rst:reset_sync1_1|                                                                               ; 0.3 (0.3)            ; 2.0 (2.0)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|rst:reset_sync1_1                                                                                                                                                                                                                                                                                                                           ; rst                                  ; work             ;
;    |rst:reset_u1_1|                                                                                  ; 9.2 (0.8)            ; 9.5 (1.3)                        ; 0.3 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (2)              ; 14 (4)                    ; 0 (0)         ; 84                ; 1     ; 0          ; 0    ; 0            ; |top_module|rst:reset_u1_1                                                                                                                                                                                                                                                                                                                              ; rst                                  ; work             ;
;       |altshift_taps:a_rtl_0|                                                                        ; 8.2 (0.0)            ; 8.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 10 (0)                    ; 0 (0)         ; 84                ; 1     ; 0          ; 0    ; 0            ; |top_module|rst:reset_u1_1|altshift_taps:a_rtl_0                                                                                                                                                                                                                                                                                                        ; altshift_taps                        ; work             ;
;          |shift_taps_3ou:auto_generated|                                                             ; 8.2 (4.5)            ; 8.2 (4.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (9)              ; 10 (5)                    ; 0 (0)         ; 84                ; 1     ; 0          ; 0    ; 0            ; |top_module|rst:reset_u1_1|altshift_taps:a_rtl_0|shift_taps_3ou:auto_generated                                                                                                                                                                                                                                                                          ; shift_taps_3ou                       ; work             ;
;             |altsyncram_1l91:altsyncram5|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 84                ; 1     ; 0          ; 0    ; 0            ; |top_module|rst:reset_u1_1|altshift_taps:a_rtl_0|shift_taps_3ou:auto_generated|altsyncram_1l91:altsyncram5                                                                                                                                                                                                                                              ; altsyncram_1l91                      ; work             ;
;             |cntr_kcf:cntr1|                                                                         ; 3.7 (3.7)            ; 3.7 (3.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|rst:reset_u1_1|altshift_taps:a_rtl_0|shift_taps_3ou:auto_generated|cntr_kcf:cntr1                                                                                                                                                                                                                                                           ; cntr_kcf                             ; work             ;
;    |rst:reset_wcm1_1|                                                                                ; 0.5 (0.5)            ; 2.0 (2.0)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|rst:reset_wcm1_1                                                                                                                                                                                                                                                                                                                            ; rst                                  ; work             ;
;    |rst:rst3|                                                                                        ; 0.3 (0.3)            ; 2.0 (2.0)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|rst:rst3                                                                                                                                                                                                                                                                                                                                    ; rst                                  ; work             ;
;    |rst:rst7|                                                                                        ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|rst:rst7                                                                                                                                                                                                                                                                                                                                    ; rst                                  ; work             ;
;    |sdram_cntr:SDRAM_CNTR0|                                                                          ; 92.8 (92.8)          ; 112.2 (112.2)                    ; 19.3 (19.3)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 144 (144)           ; 196 (196)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|sdram_cntr:SDRAM_CNTR0                                                                                                                                                                                                                                                                                                                      ; sdram_cntr                           ; work             ;
;    |sdram_mk_upr:u1|                                                                                 ; 69.6 (69.6)          ; 77.6 (77.6)                      ; 8.0 (8.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 134 (134)           ; 112 (112)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|sdram_mk_upr:u1                                                                                                                                                                                                                                                                                                                             ; sdram_mk_upr                         ; work             ;
;    |send_to_uart:tst_u1|                                                                             ; 215.0 (215.0)        ; 219.7 (219.7)                    ; 4.7 (4.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 428 (428)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|send_to_uart:tst_u1                                                                                                                                                                                                                                                                                                                         ; send_to_uart                         ; work             ;
;    |sync_align_ila:sa_ila|                                                                           ; 93.8 (93.8)          ; 99.3 (99.3)                      ; 5.5 (5.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 157 (157)           ; 77 (77)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|sync_align_ila:sa_ila                                                                                                                                                                                                                                                                                                                       ; sync_align_ila                       ; work             ;
;    |sync_align_ila:sa_ila_D2|                                                                        ; 97.0 (97.0)          ; 102.7 (102.7)                    ; 5.7 (5.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 171 (171)           ; 78 (78)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|sync_align_ila:sa_ila_D2                                                                                                                                                                                                                                                                                                                    ; sync_align_ila                       ; work             ;
;    |test_t1hz:inst_test_t1hz|                                                                        ; 13.5 (13.5)          ; 13.5 (13.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (27)             ; 27 (27)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_module|test_t1hz:inst_test_t1hz                                                                                                                                                                                                                                                                                                                    ; test_t1hz                            ; work             ;
;    |wcm:wcm1|                                                                                        ; 400.8 (400.8)        ; 702.2 (702.2)                    ; 302.4 (302.4)                                     ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 307 (307)           ; 1237 (1237)               ; 0 (0)         ; 86528             ; 9     ; 0          ; 0    ; 0            ; |top_module|wcm:wcm1                                                                                                                                                                                                                                                                                                                                    ; wcm                                  ; work             ;
;       |mem1:registre_MEM_inst|                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 86528             ; 9     ; 0          ; 0    ; 0            ; |top_module|wcm:wcm1|mem1:registre_MEM_inst                                                                                                                                                                                                                                                                                                             ; mem1                                 ; work             ;
;          |altsyncram:altsyncram_component|                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 86528             ; 9     ; 0          ; 0    ; 0            ; |top_module|wcm:wcm1|mem1:registre_MEM_inst|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                             ; altsyncram                           ; work             ;
;             |altsyncram_oi02:auto_generated|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 86528             ; 9     ; 0          ; 0    ; 0            ; |top_module|wcm:wcm1|mem1:registre_MEM_inst|altsyncram:altsyncram_component|altsyncram_oi02:auto_generated                                                                                                                                                                                                                                              ; altsyncram_oi02                      ; work             ;
+------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------+------------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                                    ;
+-------------------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name                    ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+-------------------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; RESET_MK                ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; A1_SNC                  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; A2_SNC                  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; D2_ALARM_FPGA           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; TNC_MK_1HZ              ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SPI3_MISO               ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; D2_RX0                  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; D2_RX1                  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; D1_RX0                  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; D1_RX1                  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; D1_SCLK                 ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; D1_SDIO                 ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; D2_SCLK                 ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; D2_SDIO                 ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; A1_SCLK_1V8             ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; A1_SDATA_1V8            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; A2_SCLK_1V8             ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; A2_SDATA_1V8            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LMK_SCK_3V3             ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LMK_SDIO_3V3            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; RNE1_RS422              ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DE1RX_RS422             ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; FLASH_CLK_3V3           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; FLASH_MOSI_3V3          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; A1                      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; A2                      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; A3                      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; A4                      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; A5                      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; A6                      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; A7                      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; A8                      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; A9                      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; A10                     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; A12                     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; A13                     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SA10                    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; A18                     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; A19                     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SWE                     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SCAS                    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAS                    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SMS                     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; CLK_OUT                 ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; A1_RESET_1V8            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; A2_RESET_1V8            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LMK_STATUS_LD2_FPGA_3V3 ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; D1_ALARM_FPGA           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; UPR_AT3_05              ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; UPR_AT3_1               ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; UPR_AT3_2               ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; UPR_AT3_4               ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; UPR_AT3_8               ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; UPR_AT3_16              ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LMK_STATUS_LD1_FPGA_3V3 ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; UPR_AT4_05              ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; UPR_AT4_1               ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; UPR_AT4_2               ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; UPR_AT4_4               ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; UPR_AT4_8               ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; UPR_AT4_16              ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; UPR_SWITCH1             ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; UPR_SWITCH2             ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; UPR_SWITCH3             ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; UPR_SWITCH4             ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; REZERV1                 ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; FPGA_IND1               ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; FPGA_IND2               ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; RX_FTDI_2               ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; D1_RESETB               ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; D1_SDENB                ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; D1_SLEEP                ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; D2_RESETB               ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; D2_SDENB                ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; D2_SLEEP                ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; A1_PWRDOWN_1V8          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; A1_SEN_1V8              ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; A2_PWRDOWN_1V8          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; A2_SEN_1V8              ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LMK_CS_3V3              ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; FPGA_LED1_3V3           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; UPR_AT1_05              ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; UPR_AT1_1               ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; UPR_AT1_2               ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; UPR_AT1_4               ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; UPR_AT1_8               ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; UPR_AT1_16              ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; UPR_AT2_05              ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; UPR_AT2_1               ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; UPR_AT2_2               ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; UPR_AT2_4               ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; UPR_AT2_8               ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; UPR_AT2_16              ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; FPGA_SYNC1              ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; UART6_RX                ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; T_TEST1                 ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; UART1_RX                ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; BOOT0                   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; T_TEST2                 ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; clk_100MHZ              ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SYSREF5                 ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SYSREF6                 ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; EN_2V5_VDA              ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; RX_FTDI_1               ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; BOOT1                   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; CLK_FOR_MK_3V3          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; INT1_FPGA               ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; WDATA_MK1               ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; WDATA_MK2               ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; WDATA_MK3               ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; WDATA_MK4               ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; WDATA_MK5               ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; WDATA_MK6               ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; WDATA_MK7               ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; OK_BUS                  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SPI4_MISO_MK            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SPI2_NSS_MK             ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DAC_SYNC                ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; D1_TXENABLE             ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; D2_TXENABLE             ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; A1_CTRL2_1V8            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; A1_CTRL1_1V8            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; A1_STBY_1V8             ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; A2_CTRL2_1V8            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; A2_CTRL1_1V8            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; A2_STBY_1V8             ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LMK_SEL0_3V3            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LMK_SEL1_3V3            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LMK_SYNC_3V3            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; RX1_RS422               ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; FLASH_CS_3V3            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DE_MISO_LVDS_3V3        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SYNC_DA2                ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; D_MISO                  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SEL_ETALON_3V3          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SCLK1_I2C               ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SFP1_TX_FAULT           ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SFP1_PRESENT            ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SFP1_LOS                ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; RATE1_SELECTION         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SFP1_TX_DISABLE         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SCLK2_I2C               ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SFP2_TX_FAULT           ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SFP2_PRESENT            ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SFP2_LOS                ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; RATE2_SELECTION         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SFP2_TX_DISABLE         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ABE0                    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ABE1                    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SCKE                    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; D0                      ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; D1                      ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; D2                      ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; D3                      ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; D4                      ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; D5                      ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; D6                      ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; D7                      ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; D8                      ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; D9                      ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; D10                     ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; D11                     ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; D12                     ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; D13                     ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; D14                     ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; D15                     ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDATA1_I2C              ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDATA2_I2C              ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; D2_ALARM                ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; D2_SYNCB                ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SPI3_SCK                ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SPI3_MOSI               ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CS_FPGA2                ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CS_FPGA1                ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; D1_ALARM                ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; D1_SYNCB                ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ADDR1                   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ADDR0                   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; IZL4_KONTROL            ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; IZL3_KONTROL            ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; IZL2_KONTROL            ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; IZL1_KONTROL            ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KAN4_KONTROL            ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KAN3_KONTROL            ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KAN2_KONTROL            ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KAN1_KONTROL            ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ADDR3                   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ADDR2                   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; LMK_STATUS_LD2_3V3      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; LMK_STATUS_LD1_3V3      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; LMK_RESET_3V3           ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A2_SDOUT_1V8            ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A1_SDOUT_1V8            ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; D2_SDO                  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; D1_SDO                  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CS_LMK                  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CS_DAC2                 ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CS_DAC1                 ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CS_ADC2                 ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CS_ADC1                 ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; FLASH_MISO_3V3          ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A2_OVRB_1V8             ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A2_OVRA_1V8             ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A1_OVRB_1V8             ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A1_OVRA_1V8             ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; D2_SYNC_N_CD            ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; D2_SYNC_N_AB            ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; D1_SYNC_N_CD            ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; D1_SYNC_N_AB            ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SPI3_CS                 ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SYS_REF                 ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; D_MOSI                  ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CLK_MO                  ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CE_MO                   ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; TX1_RS422               ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; TX_FTDI_2               ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; RESET_MK_FTDI           ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BOOT_MK_FPGA            ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; TX_FTDI_1               ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CS_FLASH_FPGA           ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; UART6_TX                ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; WDATA_MK0               ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; UART1_TX                ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BOOT_MK_FTDI            ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; MR_RESET_MK_FPGA        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; REF3                    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A2_TX3                  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A2_TX2                  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A2_TX1                  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A2_TX0                  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A1_TX3                  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A1_TX2                  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A1_TX1                  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A1_TX0                  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; RD_BUS                  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; WR_BUS                  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SPI4_SCK_MK             ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SPI4_NSS_MK             ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SPI4_MOSI_MK            ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SYSREF0                 ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A1_SNC(n)               ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; A2_SNC(n)               ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; D2_RX0(n)               ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; D2_RX1(n)               ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; D1_RX0(n)               ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; D1_RX1(n)               ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; FPGA_SYNC1(n)           ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SYSREF5(n)              ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SYSREF6(n)              ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; D2_SYNCB(n)             ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; D1_SYNCB(n)             ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; REF3(n)                 ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A2_TX3(n)               ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A2_TX2(n)               ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A2_TX1(n)               ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A2_TX0(n)               ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A1_TX3(n)               ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A1_TX2(n)               ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A1_TX1(n)               ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A1_TX0(n)               ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SYSREF0(n)              ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+-------------------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                  ;
+---------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                               ; Pad To Core Index ; Setting ;
+---------------------------------------------------------------------------------------------------+-------------------+---------+
; FPGA_SYNC1                                                                                        ;                   ;         ;
; clk_100MHZ                                                                                        ;                   ;         ;
; SYSREF5                                                                                           ;                   ;         ;
; SYSREF6                                                                                           ;                   ;         ;
; SFP1_TX_FAULT                                                                                     ;                   ;         ;
; SFP1_PRESENT                                                                                      ;                   ;         ;
; SFP1_LOS                                                                                          ;                   ;         ;
; SFP2_TX_FAULT                                                                                     ;                   ;         ;
; SFP2_PRESENT                                                                                      ;                   ;         ;
; SFP2_LOS                                                                                          ;                   ;         ;
; D0                                                                                                ;                   ;         ;
;      - sdram_cntr:SDRAM_CNTR0|ram_data_output[0]                                                  ; 1                 ; 0       ;
; D1                                                                                                ;                   ;         ;
;      - sdram_cntr:SDRAM_CNTR0|ram_data_output[1]                                                  ; 0                 ; 0       ;
; D2                                                                                                ;                   ;         ;
;      - sdram_cntr:SDRAM_CNTR0|ram_data_output[2]~feeder                                           ; 0                 ; 0       ;
; D3                                                                                                ;                   ;         ;
;      - sdram_cntr:SDRAM_CNTR0|ram_data_output[3]~feeder                                           ; 0                 ; 0       ;
; D4                                                                                                ;                   ;         ;
;      - sdram_cntr:SDRAM_CNTR0|ram_data_output[4]~feeder                                           ; 1                 ; 0       ;
; D5                                                                                                ;                   ;         ;
;      - sdram_cntr:SDRAM_CNTR0|ram_data_output[5]~feeder                                           ; 0                 ; 0       ;
; D6                                                                                                ;                   ;         ;
;      - sdram_cntr:SDRAM_CNTR0|ram_data_output[6]                                                  ; 1                 ; 0       ;
; D7                                                                                                ;                   ;         ;
;      - sdram_cntr:SDRAM_CNTR0|ram_data_output[7]                                                  ; 1                 ; 0       ;
; D8                                                                                                ;                   ;         ;
;      - sdram_cntr:SDRAM_CNTR0|ram_data_output[8]                                                  ; 0                 ; 0       ;
; D9                                                                                                ;                   ;         ;
;      - sdram_cntr:SDRAM_CNTR0|ram_data_output[9]~feeder                                           ; 0                 ; 0       ;
; D10                                                                                               ;                   ;         ;
;      - sdram_cntr:SDRAM_CNTR0|ram_data_output[10]                                                 ; 0                 ; 0       ;
; D11                                                                                               ;                   ;         ;
;      - sdram_cntr:SDRAM_CNTR0|ram_data_output[11]~feeder                                          ; 0                 ; 0       ;
; D12                                                                                               ;                   ;         ;
;      - sdram_cntr:SDRAM_CNTR0|ram_data_output[12]~feeder                                          ; 0                 ; 0       ;
; D13                                                                                               ;                   ;         ;
;      - sdram_cntr:SDRAM_CNTR0|ram_data_output[13]                                                 ; 0                 ; 0       ;
; D14                                                                                               ;                   ;         ;
;      - sdram_cntr:SDRAM_CNTR0|ram_data_output[14]~feeder                                          ; 1                 ; 0       ;
; D15                                                                                               ;                   ;         ;
;      - sdram_cntr:SDRAM_CNTR0|ram_data_output[15]~feeder                                          ; 1                 ; 0       ;
; SDATA1_I2C                                                                                        ;                   ;         ;
; SDATA2_I2C                                                                                        ;                   ;         ;
; D2_ALARM                                                                                          ;                   ;         ;
;      - Block_read_spi:spi_control2|reg_out~9                                                      ; 1                 ; 0       ;
;      - error_sch:error1_D2|front1[0]~feeder                                                       ; 1                 ; 0       ;
; D2_SYNCB                                                                                          ;                   ;         ;
;      - bufout2:bufout2_1|bufout2_iobuf_out_phs:bufout2_iobuf_out_phs_component|obufa_0            ; 0                 ; 0       ;
;      - sync_align_ila:sa_ila_D2|datak_reg[0]                                                      ; 0                 ; 0       ;
;      - sync_align_ila:sa_ila_D2|data_reg[15]                                                      ; 0                 ; 0       ;
;      - sync_align_ila:sa_ila_D2|datak_reg[1]                                                      ; 0                 ; 0       ;
;      - sync_align_ila:sa_ila_D2|datak_reg[2]                                                      ; 0                 ; 0       ;
;      - sync_align_ila:sa_ila_D2|data_reg[31]                                                      ; 0                 ; 0       ;
;      - sync_align_ila:sa_ila_D2|datak_reg[3]                                                      ; 0                 ; 0       ;
;      - sync_align_ila:sa_ila_D2|data_reg~7                                                        ; 0                 ; 0       ;
;      - sync_align_ila:sa_ila_D2|data_reg[6]~12                                                    ; 0                 ; 0       ;
;      - sync_align_ila:sa_ila_D2|data_reg~13                                                       ; 0                 ; 0       ;
;      - sync_align_ila:sa_ila_D2|data_reg~18                                                       ; 0                 ; 0       ;
;      - sync_align_ila:sa_ila_D2|data_reg~20                                                       ; 0                 ; 0       ;
;      - sync_align_ila:sa_ila_D2|data_reg~22                                                       ; 0                 ; 0       ;
;      - sync_align_ila:sa_ila_D2|data_reg~24                                                       ; 0                 ; 0       ;
;      - sync_align_ila:sa_ila_D2|data_reg~25                                                       ; 0                 ; 0       ;
;      - sync_align_ila:sa_ila_D2|data_reg~27                                                       ; 0                 ; 0       ;
;      - sync_align_ila:sa_ila_D2|data_reg~28                                                       ; 0                 ; 0       ;
;      - sync_align_ila:sa_ila_D2|data_reg~36                                                       ; 0                 ; 0       ;
;      - sync_align_ila:sa_ila_D2|data_reg~38                                                       ; 0                 ; 0       ;
;      - sync_align_ila:sa_ila_D2|data_reg~40                                                       ; 0                 ; 0       ;
;      - sync_align_ila:sa_ila_D2|data_reg~42                                                       ; 0                 ; 0       ;
;      - sync_align_ila:sa_ila_D2|data_reg~50                                                       ; 0                 ; 0       ;
;      - sync_align_ila:sa_ila_D2|data_reg~51                                                       ; 0                 ; 0       ;
;      - sync_align_ila:sa_ila_D2|data_reg~53                                                       ; 0                 ; 0       ;
;      - sync_align_ila:sa_ila_D2|data_reg~55                                                       ; 0                 ; 0       ;
;      - sync_align_ila:sa_ila_D2|data_reg~57                                                       ; 0                 ; 0       ;
;      - sync_align_ila:sa_ila_D2|data_reg~59                                                       ; 0                 ; 0       ;
;      - sync_align_ila:sa_ila_D2|data_reg~60                                                       ; 0                 ; 0       ;
;      - sync_align_ila:sa_ila_D2|data_reg~62                                                       ; 0                 ; 0       ;
;      - sync_align_ila:sa_ila_D2|data_reg~70                                                       ; 0                 ; 0       ;
;      - sync_align_ila:sa_ila_D2|data_reg~72                                                       ; 0                 ; 0       ;
;      - sync_align_ila:sa_ila_D2|data_reg~74                                                       ; 0                 ; 0       ;
;      - sync_align_ila:sa_ila_D2|data_reg~76                                                       ; 0                 ; 0       ;
;      - sync_align_ila:sa_ila_D2|ILA_faza[4]~0                                                     ; 0                 ; 0       ;
;      - sync_align_ila:sa_ila_D2|ILA_faza[0]~3                                                     ; 0                 ; 0       ;
;      - sync_align_ila:sa_ila_D2|ILA_faza~4                                                        ; 0                 ; 0       ;
;      - sync_align_ila:sa_ila_D2|ILA_faza~5                                                        ; 0                 ; 0       ;
;      - sync_align_ila:sa_ila_D2|ILA_faza~6                                                        ; 0                 ; 0       ;
;      - sync_align_ila:sa_ila_D2|ILA_faza~7                                                        ; 0                 ; 0       ;
;      - sync_align_ila:sa_ila_D2|ILA_faza~8                                                        ; 0                 ; 0       ;
;      - sync_align_ila:sa_ila_D2|ILA_faza~9                                                        ; 0                 ; 0       ;
;      - sync_align_ila:sa_ila_D2|ILA_faza~10                                                       ; 0                 ; 0       ;
;      - sync_align_ila:sa_ila_D2|step_faza~18                                                      ; 0                 ; 0       ;
;      - sync_align_ila:sa_ila_D2|step_faza~24                                                      ; 0                 ; 0       ;
;      - sync_align_ila:sa_ila_D2|step_faza~25                                                      ; 0                 ; 0       ;
;      - sync_align_ila:sa_ila_D2|step_faza~26                                                      ; 0                 ; 0       ;
;      - sync_align_ila:sa_ila_D2|step_faza~27                                                      ; 0                 ; 0       ;
;      - sync_align_ila:sa_ila_D2|step_faza~30                                                      ; 0                 ; 0       ;
;      - sync_align_ila:sa_ila_D2|data_last[31]~1                                                   ; 0                 ; 0       ;
;      - Block_read_spi:spi_custom_phy_dac2_D2|reg_out~7                                            ; 0                 ; 0       ;
;      - Block_read_spi:spi_control3|reg_out~10                                                     ; 0                 ; 0       ;
;      - error_sch:error2_D2|front1[0]~0                                                            ; 0                 ; 0       ;
; SPI3_SCK                                                                                          ;                   ;         ;
;      - bufout11:bufout11_1|bufout11_iobuf_out_9js:bufout11_iobuf_out_9js_component|obufa_8        ; 1                 ; 0       ;
;      - bufout11:bufout11_1|bufout11_iobuf_out_9js:bufout11_iobuf_out_9js_component|obufa_3        ; 1                 ; 0       ;
;      - bufout16:bufout16_inst|bufout16_iobuf_out_ejs:bufout16_iobuf_out_ejs_component|obufa_11    ; 1                 ; 0       ;
;      - bufout16:bufout16_inst|bufout16_iobuf_out_ejs:bufout16_iobuf_out_ejs_component|obufa_3     ; 1                 ; 0       ;
;      - bufout17:bufout17_inst2|bufout17_iobuf_out_fjs:bufout17_iobuf_out_fjs_component|obufa_14   ; 1                 ; 0       ;
;      - bufout17:bufout17_inst2|bufout17_iobuf_out_fjs:bufout17_iobuf_out_fjs_component|obufa_8    ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_error_dac2_D2|front_clk_spi[0]                                       ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_error_dac1_D2|front_clk_spi[0]                                       ; 1                 ; 0       ;
;      - Block_read_spi:spi_custom_phy_dac1|front_clk_spi[0]                                        ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_error_dac2|front_clk_spi[0]                                          ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_test2_sync|front_clk_spi[0]                                          ; 1                 ; 0       ;
;      - Block_read_spi:spi_custom_phy_reg6_adc2|front_clk_spi[0]                                   ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_test1_sync|front_clk_spi[0]                                          ; 1                 ; 0       ;
;      - Block_read_spi:spi_custom_phy_reg7_adc2|front_clk_spi[0]                                   ; 1                 ; 0       ;
;      - Block_read_spi:spi_custom_phy_reg1_adc2|front_clk_spi[0]                                   ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_walign_adc2|front_clk_spi[0]                                         ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_error_sysref_adc2|front_clk_spi[0]                                   ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_error_adc2|front_clk_spi[0]                                          ; 1                 ; 0       ;
;      - Block_read_spi:spi_custom_phy_reg7_adc1|front_clk_spi[0]                                   ; 1                 ; 0       ;
;      - Block_read_spi:spi_control3|front_clk_spi[0]                                               ; 1                 ; 0       ;
;      - Block_read_spi:spi_control1|front_clk_spi[0]                                               ; 1                 ; 0       ;
;      - Block_read_spi:spi_TEST_rd|front_clk_spi[0]                                                ; 1                 ; 0       ;
;      - Block_read_spi:spi_test|front_clk_spi[0]                                                   ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_custom_phy_reg5_adc1|front_clk_spi[0]                                ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_walign_adc1|front_clk_spi[0]                                         ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_custom_phy_reg4_adc1|front_clk_spi[0]                                ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_error_adc1|front_clk_spi[0]                                          ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_error_sysref_adc1|front_clk_spi[0]                                   ; 1                 ; 0       ;
;      - Block_write_spi:spi_att3|front_clk_spi[0]                                                  ; 1                 ; 0       ;
;      - Block_write_spi:spi_LED|front_clk_spi[0]                                                   ; 1                 ; 0       ;
;      - Block_write_spi:spi_upr1|front_clk_spi[0]                                                  ; 1                 ; 0       ;
;      - Block_write_spi:spi_att4|front_clk_spi[0]                                                  ; 1                 ; 0       ;
;      - Block_write_spi:spi_att2|front_clk_spi[0]                                                  ; 1                 ; 0       ;
;      - Block_write_spi:spi_att1|front_clk_spi[0]                                                  ; 1                 ; 0       ;
;      - Block_write_spi:spi_TEST_wr|front_clk_spi[0]                                               ; 1                 ; 0       ;
;      - Block_write_spi_mac:spi_adr_read_MEM|front_clk_spi[0]                                      ; 1                 ; 0       ;
;      - Block_write_spi_mac:spi_test_sdram_wr|front_clk_spi[0]                                     ; 1                 ; 0       ;
;      - Block_read_spi:spi_read_data_MEM|front_clk_spi[0]~feeder                                   ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_error_dac1|front_clk_spi[0]~feeder                                   ; 1                 ; 0       ;
;      - Block_read_spi:spi_control2|front_clk_spi[0]~feeder                                        ; 1                 ; 0       ;
;      - Block_read_spi:spi_custom_phy_dac2_D2|front_clk_spi[0]~feeder                              ; 1                 ; 0       ;
;      - Block_read_spi:spi_custom_phy_reg1_adc1|front_clk_spi[0]~feeder                            ; 1                 ; 0       ;
;      - Block_read_spi:spi_custom_phy_reg6_adc1|front_clk_spi[0]~feeder                            ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_custom_phy_reg4_adc2|front_clk_spi[0]~feeder                         ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_custom_phy_reg5_adc2|front_clk_spi[0]~feeder                         ; 1                 ; 0       ;
;      - Block_write_spi:spi_PWRDN|front_clk_spi[0]~feeder                                          ; 1                 ; 0       ;
; SPI3_MOSI                                                                                         ;                   ;         ;
;      - bufout3:bufout3_inst1|bufout3_iobuf_out_qhs:bufout3_iobuf_out_qhs_component|obufa_2        ; 1                 ; 0       ;
;      - bufout3:bufout3_inst1|bufout3_iobuf_out_qhs:bufout3_iobuf_out_qhs_component|obufa_1        ; 1                 ; 0       ;
;      - bufout3:bufout3_inst1|bufout3_iobuf_out_qhs:bufout3_iobuf_out_qhs_component|obufa_0        ; 1                 ; 0       ;
;      - bufout16:bufout16_inst|bufout16_iobuf_out_ejs:bufout16_iobuf_out_ejs_component|obufa_10    ; 1                 ; 0       ;
;      - bufout16:bufout16_inst|bufout16_iobuf_out_ejs:bufout16_iobuf_out_ejs_component|obufa_2     ; 1                 ; 0       ;
;      - bufout17:bufout17_inst2|bufout17_iobuf_out_fjs:bufout17_iobuf_out_fjs_component|obufa_7    ; 1                 ; 0       ;
;      - Block_write_spi:spi_att3|data_in[0]                                                        ; 1                 ; 0       ;
;      - Block_write_spi:spi_PWRDN|data_in[0]                                                       ; 1                 ; 0       ;
;      - Block_write_spi:spi_LED|data_in[0]                                                         ; 1                 ; 0       ;
;      - Block_write_spi:spi_att4|data_in[0]                                                        ; 1                 ; 0       ;
;      - Block_write_spi:spi_att2|data_in[0]                                                        ; 1                 ; 0       ;
;      - Block_write_spi:spi_att1|data_in[0]                                                        ; 1                 ; 0       ;
;      - Block_read_spi:spi_read_data_MEM|data_in[0]                                                ; 1                 ; 0       ;
;      - Block_read_spi:spi_custom_phy_dac2_D2|data_in[0]                                           ; 1                 ; 0       ;
;      - Block_read_spi:spi_custom_phy_dac1|data_in[0]                                              ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_error_dac1|data_in[0]                                                ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_test2_sync|data_in[0]                                                ; 1                 ; 0       ;
;      - Block_read_spi:spi_custom_phy_reg6_adc2|data_in[0]                                         ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_test1_sync|data_in[0]                                                ; 1                 ; 0       ;
;      - Block_read_spi:spi_custom_phy_reg7_adc2|data_in[0]                                         ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_custom_phy_reg4_adc2|data_in[0]                                      ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_custom_phy_reg5_adc2|data_in[0]                                      ; 1                 ; 0       ;
;      - Block_read_spi:spi_custom_phy_reg1_adc2|data_in[0]                                         ; 1                 ; 0       ;
;      - Block_read_spi:spi_custom_phy_reg6_adc1|data_in[0]                                         ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_walign_adc2|data_in[0]                                               ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_error_sysref_adc2|data_in[0]                                         ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_error_adc2|data_in[0]                                                ; 1                 ; 0       ;
;      - Block_read_spi:spi_custom_phy_reg7_adc1|data_in[0]                                         ; 1                 ; 0       ;
;      - Block_read_spi:spi_control3|data_in[0]                                                     ; 1                 ; 0       ;
;      - Block_read_spi:spi_control2|data_in[0]                                                     ; 1                 ; 0       ;
;      - Block_read_spi:spi_control1|data_in[0]                                                     ; 1                 ; 0       ;
;      - Block_read_spi:spi_TEST_rd|data_in[0]                                                      ; 1                 ; 0       ;
;      - Block_read_spi:spi_test|data_in[0]                                                         ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_custom_phy_reg5_adc1|data_in[0]                                      ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_walign_adc1|data_in[0]                                               ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_custom_phy_reg4_adc1|data_in[0]                                      ; 1                 ; 0       ;
;      - Block_read_spi:spi_custom_phy_reg1_adc1|data_in[0]                                         ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_error_adc1|data_in[0]                                                ; 1                 ; 0       ;
;      - Block_write_spi:spi_upr1|data_in[0]                                                        ; 1                 ; 0       ;
;      - Block_write_spi_mac:spi_adr_read_MEM|data_in[0]                                            ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_error_dac1_D2|data_in[0]~feeder                                      ; 1                 ; 0       ;
;      - Block_write_spi_mac:spi_test_sdram_wr|data_in[0]~feeder                                    ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_error_dac2_D2|data_in[0]~feeder                                      ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_error_dac2|data_in[0]~feeder                                         ; 1                 ; 0       ;
;      - Block_write_spi:spi_TEST_wr|data_in[0]~feeder                                              ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_error_sysref_adc1|data_in[0]~feeder                                  ; 1                 ; 0       ;
; CS_FPGA2                                                                                          ;                   ;         ;
;      - bufout17:bufout17_inst2|bufout17_iobuf_out_fjs:bufout17_iobuf_out_fjs_component|obufa_11   ; 1                 ; 0       ;
;      - bufout17:bufout17_inst2|bufout17_iobuf_out_fjs:bufout17_iobuf_out_fjs_component|obufa_10   ; 1                 ; 0       ;
;      - Block_read_spi:spi_read_data_MEM|reg_out~3                                                 ; 1                 ; 0       ;
;      - Block_read_spi:spi_read_data_MEM|flag~9                                                    ; 1                 ; 0       ;
;      - Block_read_spi:spi_read_data_MEM|front_cs_spi[0]                                           ; 1                 ; 0       ;
;      - Block_read_spi:spi_read_data_MEM|r_w~1                                                     ; 1                 ; 0       ;
;      - Block_read_spi:spi_read_data_MEM|data_in[4]~0                                              ; 1                 ; 0       ;
;      - Block_read_spi:spi_read_data_MEM|sch[1]~0                                                  ; 1                 ; 0       ;
;      - Block_write_spi_mac:spi_adr_read_MEM|data_out[4]~2                                         ; 1                 ; 0       ;
;      - Block_write_spi_mac:spi_adr_read_MEM|data_in[1]~0                                          ; 1                 ; 0       ;
;      - Block_write_spi_mac:spi_adr_read_MEM|front_cs_spi[0]                                       ; 1                 ; 0       ;
;      - Block_write_spi_mac:spi_adr_read_MEM|flag~7                                                ; 1                 ; 0       ;
;      - Block_write_spi_mac:spi_adr_read_MEM|r_w~0                                                 ; 1                 ; 0       ;
;      - Block_write_spi_mac:spi_adr_read_MEM|sch[6]~4                                              ; 1                 ; 0       ;
;      - Block_write_spi_mac:spi_adr_read_MEM|data_in[1]~2                                          ; 1                 ; 0       ;
;      - Block_write_spi_mac:spi_test_sdram_wr|flag_wr~0                                            ; 1                 ; 0       ;
;      - Block_write_spi_mac:spi_test_sdram_wr|data_out[21]~3                                       ; 1                 ; 0       ;
;      - Block_write_spi_mac:spi_test_sdram_wr|front_cs_spi[0]                                      ; 1                 ; 0       ;
;      - Block_write_spi_mac:spi_test_sdram_wr|flag~7                                               ; 1                 ; 0       ;
;      - Block_write_spi_mac:spi_test_sdram_wr|flag~8                                               ; 1                 ; 0       ;
;      - Block_write_spi_mac:spi_test_sdram_wr|sch[4]~2                                             ; 1                 ; 0       ;
;      - Block_write_spi_mac:spi_test_sdram_wr|flag~11                                              ; 1                 ; 0       ;
;      - Block_write_spi_mac:spi_test_sdram_wr|data_in[1]~1                                         ; 1                 ; 0       ;
;      - Block_write_spi_mac:spi_test_sdram_wr|data_in[1]~2                                         ; 1                 ; 0       ;
; CS_FPGA1                                                                                          ;                   ;         ;
;      - Block_read_spi:spi_custom_phy_dac1|sch[0]~0                                                ; 1                 ; 0       ;
;      - xSPI3_MISO~1                                                                               ; 1                 ; 0       ;
;      - xSPI3_MISO~5                                                                               ; 1                 ; 0       ;
;      - Block_write_spi:spi_att3|data_out[4]~2                                                     ; 1                 ; 0       ;
;      - Block_write_spi:spi_PWRDN|data_out[4]~2                                                    ; 1                 ; 0       ;
;      - Block_write_spi:spi_LED|data_out[1]~2                                                      ; 1                 ; 0       ;
;      - Block_write_spi:spi_upr1|data_out[4]~2                                                     ; 1                 ; 0       ;
;      - Block_write_spi:spi_att4|data_out[4]~2                                                     ; 1                 ; 0       ;
;      - Block_write_spi:spi_att2|data_out[0]~2                                                     ; 1                 ; 0       ;
;      - Block_write_spi:spi_att1|data_out[2]~2                                                     ; 1                 ; 0       ;
;      - Block_read_spi:spi_custom_phy_dac2_D2|flag~8                                               ; 1                 ; 0       ;
;      - Block_read_spi:spi_custom_phy_dac2_D2|r_w~1                                                ; 1                 ; 0       ;
;      - Block_read_spi:spi_custom_phy_dac2_D2|reg_out~1                                            ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_error_dac2_D2|flag~8                                                 ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_error_dac2_D2|reg_out~2                                              ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_error_dac1_D2|flag~8                                                 ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_error_dac1_D2|reg_out~2                                              ; 1                 ; 0       ;
;      - Block_read_spi:spi_custom_phy_dac1|flag~8                                                  ; 1                 ; 0       ;
;      - Block_read_spi:spi_custom_phy_dac1|r_w~1                                                   ; 1                 ; 0       ;
;      - Block_read_spi:spi_custom_phy_dac1|reg_out~1                                               ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_error_dac1|data_in[4]~0                                              ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_error_dac1|reg_out~1                                                 ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_error_dac1|flag~8                                                    ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_error_dac2|data_in[4]~0                                              ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_error_dac2|reg_out~2                                                 ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_error_dac2|flag~8                                                    ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_test2_sync|reg_out[6]~3                                              ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_test2_sync|flag~9                                                    ; 1                 ; 0       ;
;      - Block_read_spi:spi_custom_phy_reg6_adc2|reg_out[24]~2                                      ; 1                 ; 0       ;
;      - Block_read_spi:spi_custom_phy_reg6_adc2|flag~9                                             ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_test1_sync|reg_out~1                                                 ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_test1_sync|reg_out~2                                                 ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_test1_sync|flag~9                                                    ; 1                 ; 0       ;
;      - Block_read_spi:spi_custom_phy_reg7_adc2|flag~9                                             ; 1                 ; 0       ;
;      - Block_read_spi:spi_custom_phy_reg7_adc2|reg_out[22]~2                                      ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_custom_phy_reg4_adc2|data_in[6]~0                                    ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_custom_phy_reg4_adc2|reg_out~2                                       ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_custom_phy_reg4_adc2|flag~8                                          ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_custom_phy_reg5_adc2|flag~8                                          ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_custom_phy_reg5_adc2|data_in[6]~1                                    ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_custom_phy_reg5_adc2|reg_out~1                                       ; 1                 ; 0       ;
;      - Block_read_spi:spi_custom_phy_reg1_adc2|data_in[6]~0                                       ; 1                 ; 0       ;
;      - Block_read_spi:spi_custom_phy_reg1_adc2|reg_out~1                                          ; 1                 ; 0       ;
;      - Block_read_spi:spi_custom_phy_reg1_adc2|flag~8                                             ; 1                 ; 0       ;
;      - Block_read_spi:spi_custom_phy_reg6_adc1|reg_out[24]~2                                      ; 1                 ; 0       ;
;      - Block_read_spi:spi_custom_phy_reg6_adc1|flag~9                                             ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_walign_adc2|data_in[0]~0                                             ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_walign_adc2|reg_out~1                                                ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_walign_adc2|flag~8                                                   ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_error_sysref_adc2|reg_out~1                                          ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_error_sysref_adc2|reg_out~2                                          ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_error_sysref_adc2|flag~9                                             ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_error_adc2|reg_out~1                                                 ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_error_adc2|reg_out~2                                                 ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_error_adc2|flag~9                                                    ; 1                 ; 0       ;
;      - Block_read_spi:spi_custom_phy_reg7_adc1|reg_out[24]~2                                      ; 1                 ; 0       ;
;      - Block_read_spi:spi_custom_phy_reg7_adc1|flag~9                                             ; 1                 ; 0       ;
;      - Block_read_spi:spi_control3|data_in[0]~0                                                   ; 1                 ; 0       ;
;      - Block_read_spi:spi_control3|reg_out~2                                                      ; 1                 ; 0       ;
;      - Block_read_spi:spi_control3|flag~8                                                         ; 1                 ; 0       ;
;      - Block_read_spi:spi_control2|data_in[0]~0                                                   ; 1                 ; 0       ;
;      - Block_read_spi:spi_control2|reg_out~2                                                      ; 1                 ; 0       ;
;      - Block_read_spi:spi_control2|flag~8                                                         ; 1                 ; 0       ;
;      - Block_read_spi:spi_control1|data_in[0]~0                                                   ; 1                 ; 0       ;
;      - Block_read_spi:spi_control1|reg_out~1                                                      ; 1                 ; 0       ;
;      - Block_read_spi:spi_control1|flag~8                                                         ; 1                 ; 0       ;
;      - Block_read_spi:spi_TEST_rd|reg_out~1                                                       ; 1                 ; 0       ;
;      - Block_read_spi:spi_TEST_rd|reg_out~2                                                       ; 1                 ; 0       ;
;      - Block_read_spi:spi_TEST_rd|flag~9                                                          ; 1                 ; 0       ;
;      - Block_read_spi:spi_test|reg_out[20]~1                                                      ; 1                 ; 0       ;
;      - Block_read_spi:spi_test|flag~10                                                            ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_custom_phy_reg5_adc1|flag~8                                          ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_custom_phy_reg5_adc1|data_in[6]~0                                    ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_custom_phy_reg5_adc1|reg_out~2                                       ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_walign_adc1|data_in[0]~0                                             ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_walign_adc1|reg_out~1                                                ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_walign_adc1|flag~8                                                   ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_custom_phy_reg4_adc1|data_in[6]~0                                    ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_custom_phy_reg4_adc1|reg_out~2                                       ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_custom_phy_reg4_adc1|flag~8                                          ; 1                 ; 0       ;
;      - Block_read_spi:spi_custom_phy_reg1_adc1|data_in[6]~0                                       ; 1                 ; 0       ;
;      - Block_read_spi:spi_custom_phy_reg1_adc1|reg_out~1                                          ; 1                 ; 0       ;
;      - Block_read_spi:spi_custom_phy_reg1_adc1|flag~8                                             ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_error_adc1|reg_out~3                                                 ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_error_adc1|flag~9                                                    ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_error_sysref_adc1|data_in[4]~0                                       ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_error_sysref_adc1|reg_out~2                                          ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_error_sysref_adc1|flag~8                                             ; 1                 ; 0       ;
;      - Block_write_spi:spi_att3|data_in[0]~0                                                      ; 1                 ; 0       ;
;      - Block_write_spi:spi_att3|sch[3]~0                                                          ; 1                 ; 0       ;
;      - Block_write_spi:spi_att3|r_w~1                                                             ; 1                 ; 0       ;
;      - Block_write_spi:spi_att3|flag~10                                                           ; 1                 ; 0       ;
;      - Block_write_spi:spi_att3|data_in[1]~3                                                      ; 1                 ; 0       ;
;      - Block_write_spi:spi_PWRDN|data_in[0]~0                                                     ; 1                 ; 0       ;
;      - Block_write_spi:spi_PWRDN|front_cs_spi[0]                                                  ; 1                 ; 0       ;
;      - Block_write_spi:spi_PWRDN|sch[3]~2                                                         ; 1                 ; 0       ;
;      - Block_write_spi:spi_PWRDN|r_w~0                                                            ; 1                 ; 0       ;
;      - Block_write_spi:spi_PWRDN|flag~7                                                           ; 1                 ; 0       ;
;      - Block_write_spi:spi_PWRDN|data_in[1]~2                                                     ; 1                 ; 0       ;
;      - Block_write_spi:spi_LED|data_in[0]~0                                                       ; 1                 ; 0       ;
;      - Block_write_spi:spi_LED|front_cs_spi[0]                                                    ; 1                 ; 0       ;
;      - Block_write_spi:spi_LED|sch[6]~2                                                           ; 1                 ; 0       ;
;      - Block_write_spi:spi_LED|r_w~0                                                              ; 1                 ; 0       ;
;      - Block_write_spi:spi_LED|flag~7                                                             ; 1                 ; 0       ;
;      - Block_write_spi:spi_upr1|data_in[1]~0                                                      ; 1                 ; 0       ;
;      - Block_write_spi:spi_upr1|front_cs_spi[0]                                                   ; 1                 ; 0       ;
;      - Block_write_spi:spi_upr1|sch[0]~2                                                          ; 1                 ; 0       ;
;      - Block_write_spi:spi_upr1|r_w~0                                                             ; 1                 ; 0       ;
;      - Block_write_spi:spi_upr1|data_in[0]~3                                                      ; 1                 ; 0       ;
;      - Block_write_spi:spi_att4|data_in[0]~0                                                      ; 1                 ; 0       ;
;      - Block_write_spi:spi_att4|front_cs_spi[0]                                                   ; 1                 ; 0       ;
;      - Block_write_spi:spi_att4|sch[2]~2                                                          ; 1                 ; 0       ;
;      - Block_write_spi:spi_att4|r_w~0                                                             ; 1                 ; 0       ;
;      - Block_write_spi:spi_att4|flag~7                                                            ; 1                 ; 0       ;
;      - Block_write_spi:spi_att2|data_in[0]~0                                                      ; 1                 ; 0       ;
;      - Block_write_spi:spi_att2|front_cs_spi[0]                                                   ; 1                 ; 0       ;
;      - Block_write_spi:spi_att2|sch[1]~2                                                          ; 1                 ; 0       ;
;      - Block_write_spi:spi_att2|r_w~0                                                             ; 1                 ; 0       ;
;      - Block_write_spi:spi_att2|flag~7                                                            ; 1                 ; 0       ;
;      - Block_write_spi:spi_att1|data_in[0]~0                                                      ; 1                 ; 0       ;
;      - Block_write_spi:spi_att1|front_cs_spi[0]                                                   ; 1                 ; 0       ;
;      - Block_write_spi:spi_att1|sch[6]~2                                                          ; 1                 ; 0       ;
;      - Block_write_spi:spi_att1|r_w~0                                                             ; 1                 ; 0       ;
;      - Block_write_spi:spi_att1|flag~7                                                            ; 1                 ; 0       ;
;      - Block_read_spi:spi_custom_phy_dac2_D2|front_cs_spi[0]                                      ; 1                 ; 0       ;
;      - Block_read_spi:spi_custom_phy_dac2_D2|sch[0]~0                                             ; 1                 ; 0       ;
;      - Block_read_spi:spi_custom_phy_dac2_D2|r_w~2                                                ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_error_dac2_D2|data_in[4]~1                                           ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_error_dac2_D2|front_cs_spi[0]                                        ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_error_dac2_D2|sch[6]~0                                               ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_error_dac2_D2|r_w~1                                                  ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_error_dac1_D2|data_in[4]~1                                           ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_error_dac1_D2|front_cs_spi[0]                                        ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_error_dac1_D2|sch[6]~0                                               ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_error_dac1_D2|r_w~1                                                  ; 1                 ; 0       ;
;      - Block_read_spi:spi_custom_phy_dac1|front_cs_spi[0]                                         ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_error_dac1|front_cs_spi[0]                                           ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_error_dac1|data_in[4]~2                                              ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_error_dac1|sch[3]~0                                                  ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_error_dac1|r_w~1                                                     ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_error_dac2|front_cs_spi[0]                                           ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_error_dac2|data_in[4]~1                                              ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_error_dac2|sch[1]~0                                                  ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_error_dac2|r_w~1                                                     ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_test2_sync|front_cs_spi[0]                                           ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_test2_sync|data_in[6]~0                                              ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_test2_sync|data_in[6]~1                                              ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_test2_sync|sch[2]~2                                                  ; 1                 ; 0       ;
;      - Block_read_spi:spi_custom_phy_reg6_adc2|front_cs_spi[0]                                    ; 1                 ; 0       ;
;      - Block_read_spi:spi_custom_phy_reg6_adc2|r_w~1                                              ; 1                 ; 0       ;
;      - Block_read_spi:spi_custom_phy_reg6_adc2|data_in[6]~1                                       ; 1                 ; 0       ;
;      - Block_read_spi:spi_custom_phy_reg6_adc2|sch[7]~0                                           ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_test1_sync|front_cs_spi[0]                                           ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_test1_sync|data_in[6]~0                                              ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_test1_sync|sch[2]~2                                                  ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_test1_sync|data_in[6]~1                                              ; 1                 ; 0       ;
;      - Block_read_spi:spi_custom_phy_reg7_adc2|data_in[7]~0                                       ; 1                 ; 0       ;
;      - Block_read_spi:spi_custom_phy_reg7_adc2|sch[5]~0                                           ; 1                 ; 0       ;
;      - Block_read_spi:spi_custom_phy_reg7_adc2|front_cs_spi[0]                                    ; 1                 ; 0       ;
;      - Block_read_spi:spi_custom_phy_reg7_adc2|r_w~1                                              ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_custom_phy_reg4_adc2|front_cs_spi[0]                                 ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_custom_phy_reg4_adc2|data_in[6]~1                                    ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_custom_phy_reg4_adc2|sch[1]~0                                        ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_custom_phy_reg4_adc2|r_w~1                                           ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_custom_phy_reg5_adc2|data_in[6]~2                                    ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_custom_phy_reg5_adc2|sch[5]~0                                        ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_custom_phy_reg5_adc2|r_w~1                                           ; 1                 ; 0       ;
;      - Block_read_spi:spi_custom_phy_reg1_adc2|front_cs_spi[0]                                    ; 1                 ; 0       ;
;      - Block_read_spi:spi_custom_phy_reg1_adc2|data_in[6]~2                                       ; 1                 ; 0       ;
;      - Block_read_spi:spi_custom_phy_reg1_adc2|sch[4]~0                                           ; 1                 ; 0       ;
;      - Block_read_spi:spi_custom_phy_reg1_adc2|r_w~1                                              ; 1                 ; 0       ;
;      - Block_read_spi:spi_custom_phy_reg6_adc1|front_cs_spi[0]                                    ; 1                 ; 0       ;
;      - Block_read_spi:spi_custom_phy_reg6_adc1|r_w~1                                              ; 1                 ; 0       ;
;      - Block_read_spi:spi_custom_phy_reg6_adc1|data_in[6]~1                                       ; 1                 ; 0       ;
;      - Block_read_spi:spi_custom_phy_reg6_adc1|sch[7]~0                                           ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_walign_adc2|front_cs_spi[0]                                          ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_walign_adc2|data_in[0]~2                                             ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_walign_adc2|sch[4]~0                                                 ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_walign_adc2|r_w~1                                                    ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_error_sysref_adc2|front_cs_spi[0]                                    ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_error_sysref_adc2|data_in[5]~0                                       ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_error_sysref_adc2|sch[5]~1                                           ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_error_sysref_adc2|r_w~1                                              ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_error_adc2|front_cs_spi[0]                                           ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_error_adc2|data_in[4]~0                                              ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_error_adc2|sch[3]~1                                                  ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_error_adc2|r_w~1                                                     ; 1                 ; 0       ;
;      - Block_read_spi:spi_custom_phy_reg7_adc1|front_cs_spi[0]                                    ; 1                 ; 0       ;
;      - Block_read_spi:spi_custom_phy_reg7_adc1|r_w~1                                              ; 1                 ; 0       ;
;      - Block_read_spi:spi_custom_phy_reg7_adc1|data_in[6]~1                                       ; 1                 ; 0       ;
;      - Block_read_spi:spi_custom_phy_reg7_adc1|sch[7]~0                                           ; 1                 ; 0       ;
;      - Block_read_spi:spi_control3|front_cs_spi[0]                                                ; 1                 ; 0       ;
;      - Block_read_spi:spi_control3|data_in[0]~1                                                   ; 1                 ; 0       ;
;      - Block_read_spi:spi_control3|sch[3]~0                                                       ; 1                 ; 0       ;
;      - Block_read_spi:spi_control3|r_w~1                                                          ; 1                 ; 0       ;
;      - Block_read_spi:spi_control2|front_cs_spi[0]                                                ; 1                 ; 0       ;
;      - Block_read_spi:spi_control2|data_in[0]~1                                                   ; 1                 ; 0       ;
;      - Block_read_spi:spi_control2|sch[1]~0                                                       ; 1                 ; 0       ;
;      - Block_read_spi:spi_control2|r_w~1                                                          ; 1                 ; 0       ;
;      - Block_read_spi:spi_control1|data_in[0]~2                                                   ; 1                 ; 0       ;
;      - Block_read_spi:spi_control1|sch[1]~0                                                       ; 1                 ; 0       ;
;      - Block_read_spi:spi_control1|r_w~1                                                          ; 1                 ; 0       ;
;      - Block_read_spi:spi_TEST_rd|front_cs_spi[0]                                                 ; 1                 ; 0       ;
;      - Block_read_spi:spi_TEST_rd|data_in[6]~0                                                    ; 1                 ; 0       ;
;      - Block_read_spi:spi_TEST_rd|sch[2]~2                                                        ; 1                 ; 0       ;
;      - Block_read_spi:spi_TEST_rd|data_in[6]~1                                                    ; 1                 ; 0       ;
;      - Block_read_spi:spi_test|front_cs_spi[0]                                                    ; 1                 ; 0       ;
;      - Block_read_spi:spi_test|data_in[6]~0                                                       ; 1                 ; 0       ;
;      - Block_read_spi:spi_test|data_in[6]~1                                                       ; 1                 ; 0       ;
;      - Block_read_spi:spi_test|sch[3]~2                                                           ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_custom_phy_reg5_adc1|data_in[6]~1                                    ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_custom_phy_reg5_adc1|sch[0]~0                                        ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_custom_phy_reg5_adc1|front_cs_spi[0]                                 ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_custom_phy_reg5_adc1|r_w~1                                           ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_walign_adc1|front_cs_spi[0]                                          ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_walign_adc1|data_in[0]~2                                             ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_walign_adc1|sch[4]~0                                                 ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_walign_adc1|r_w~1                                                    ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_custom_phy_reg4_adc1|front_cs_spi[0]                                 ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_custom_phy_reg4_adc1|data_in[6]~1                                    ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_custom_phy_reg4_adc1|sch[2]~0                                        ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_custom_phy_reg4_adc1|r_w~1                                           ; 1                 ; 0       ;
;      - Block_read_spi:spi_custom_phy_reg1_adc1|front_cs_spi[0]                                    ; 1                 ; 0       ;
;      - Block_read_spi:spi_custom_phy_reg1_adc1|data_in[6]~2                                       ; 1                 ; 0       ;
;      - Block_read_spi:spi_custom_phy_reg1_adc1|sch[0]~0                                           ; 1                 ; 0       ;
;      - Block_read_spi:spi_custom_phy_reg1_adc1|r_w~1                                              ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_error_adc1|front_cs_spi[0]                                           ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_error_adc1|r_w~1                                                     ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_error_adc1|data_in[5]~0                                              ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_error_adc1|sch[6]~0                                                  ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_error_sysref_adc1|front_cs_spi[0]                                    ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_error_sysref_adc1|data_in[4]~1                                       ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_error_sysref_adc1|sch[7]~0                                           ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_error_sysref_adc1|r_w~1                                              ; 1                 ; 0       ;
;      - Block_write_spi:spi_TEST_wr|data_out[31]~2                                                 ; 1                 ; 0       ;
;      - Block_write_spi:spi_TEST_wr|data_in[0]~1                                                   ; 1                 ; 0       ;
;      - Block_write_spi:spi_TEST_wr|front_cs_spi[0]                                                ; 1                 ; 0       ;
;      - Block_write_spi:spi_TEST_wr|sch[3]~1                                                       ; 1                 ; 0       ;
;      - Block_write_spi:spi_TEST_wr|r_w~0                                                          ; 1                 ; 0       ;
;      - Block_write_spi:spi_TEST_wr|data_in[1]~2                                                   ; 1                 ; 0       ;
;      - Block_read_spi:spi_custom_phy_reg6_adc2|reg_out~5                                          ; 1                 ; 0       ;
;      - Block_read_spi:spi_custom_phy_reg7_adc2|reg_out~8                                          ; 1                 ; 0       ;
;      - Block_read_spi:spi_custom_phy_reg6_adc1|reg_out~5                                          ; 1                 ; 0       ;
;      - Block_read_spi:spi_custom_phy_reg7_adc1|reg_out~7                                          ; 1                 ; 0       ;
;      - Block_read_spi:spi_test|reg_out~26                                                         ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_test2_sync|reg_out~9                                                 ; 1                 ; 0       ;
;      - Block_read_spi:spi_control1|front_cs_spi[0]~feeder                                         ; 1                 ; 0       ;
;      - Block_write_spi:spi_att3|front_cs_spi[0]~feeder                                            ; 1                 ; 0       ;
;      - Block_read_spi_v2:spi_custom_phy_reg5_adc2|front_cs_spi[0]~feeder                          ; 1                 ; 0       ;
; D1_ALARM                                                                                          ;                   ;         ;
;      - error_sch:error1|front1[0]                                                                 ; 1                 ; 0       ;
;      - Block_read_spi:spi_control2|reg_out~8                                                      ; 1                 ; 0       ;
; D1_SYNCB                                                                                          ;                   ;         ;
;      - buf34_out:buf34_out_inst|buf34_out_iobuf_out_ejs:buf34_out_iobuf_out_ejs_component|obufa_4 ; 1                 ; 0       ;
;      - bufout2:bufout2_1|bufout2_iobuf_out_phs:bufout2_iobuf_out_phs_component|obufa_1            ; 1                 ; 0       ;
;      - sync_align_ila:sa_ila|datak_reg[0]                                                         ; 1                 ; 0       ;
;      - sync_align_ila:sa_ila|data_reg[15]                                                         ; 1                 ; 0       ;
;      - sync_align_ila:sa_ila|datak_reg[1]                                                         ; 1                 ; 0       ;
;      - sync_align_ila:sa_ila|datak_reg[2]                                                         ; 1                 ; 0       ;
;      - sync_align_ila:sa_ila|data_reg[31]                                                         ; 1                 ; 0       ;
;      - sync_align_ila:sa_ila|datak_reg[3]                                                         ; 1                 ; 0       ;
;      - sync_align_ila:sa_ila|data_reg[6]~5                                                        ; 1                 ; 0       ;
;      - sync_align_ila:sa_ila|data_reg[6]~13                                                       ; 1                 ; 0       ;
;      - sync_align_ila:sa_ila|data_reg~18                                                          ; 1                 ; 0       ;
;      - sync_align_ila:sa_ila|data_last[31]~0                                                      ; 1                 ; 0       ;
;      - sync_align_ila:sa_ila|data_reg~32                                                          ; 1                 ; 0       ;
;      - sync_align_ila:sa_ila|data_reg~34                                                          ; 1                 ; 0       ;
;      - sync_align_ila:sa_ila|data_reg~36                                                          ; 1                 ; 0       ;
;      - sync_align_ila:sa_ila|data_reg~38                                                          ; 1                 ; 0       ;
;      - sync_align_ila:sa_ila|data_reg~61                                                          ; 1                 ; 0       ;
;      - sync_align_ila:sa_ila|data_reg~63                                                          ; 1                 ; 0       ;
;      - sync_align_ila:sa_ila|data_reg~65                                                          ; 1                 ; 0       ;
;      - sync_align_ila:sa_ila|data_reg~67                                                          ; 1                 ; 0       ;
;      - sync_align_ila:sa_ila|ILA_faza[4]~0                                                        ; 1                 ; 0       ;
;      - sync_align_ila:sa_ila|ILA_faza[0]~3                                                        ; 1                 ; 0       ;
;      - sync_align_ila:sa_ila|step_faza~20                                                         ; 1                 ; 0       ;
;      - sync_align_ila:sa_ila|step_faza~21                                                         ; 1                 ; 0       ;
;      - sync_align_ila:sa_ila|ILA_faza~4                                                           ; 1                 ; 0       ;
;      - sync_align_ila:sa_ila|ILA_faza~5                                                           ; 1                 ; 0       ;
;      - sync_align_ila:sa_ila|ILA_faza~6                                                           ; 1                 ; 0       ;
;      - sync_align_ila:sa_ila|ILA_faza~7                                                           ; 1                 ; 0       ;
;      - sync_align_ila:sa_ila|ILA_faza~8                                                           ; 1                 ; 0       ;
;      - sync_align_ila:sa_ila|ILA_faza~9                                                           ; 1                 ; 0       ;
;      - sync_align_ila:sa_ila|ILA_faza~10                                                          ; 1                 ; 0       ;
;      - sync_align_ila:sa_ila|step_faza~22                                                         ; 1                 ; 0       ;
;      - sync_align_ila:sa_ila|step_faza~23                                                         ; 1                 ; 0       ;
;      - sync_align_ila:sa_ila|step_faza~24                                                         ; 1                 ; 0       ;
;      - sync_align_ila:sa_ila|step_faza~25                                                         ; 1                 ; 0       ;
;      - sync_align_ila:sa_ila|step_faza~27                                                         ; 1                 ; 0       ;
;      - Block_read_spi:spi_custom_phy_dac1|reg_out~6                                               ; 1                 ; 0       ;
;      - Block_read_spi:spi_control3|reg_out~9                                                      ; 1                 ; 0       ;
;      - error_sch:error2|front1[0]~0                                                               ; 1                 ; 0       ;
; ADDR1                                                                                             ;                   ;         ;
;      - Block_read_spi:spi_control2|reg_out~5                                                      ; 0                 ; 0       ;
; ADDR0                                                                                             ;                   ;         ;
;      - Block_read_spi:spi_control2|reg_out~4                                                      ; 0                 ; 0       ;
; IZL4_KONTROL                                                                                      ;                   ;         ;
;      - Block_read_spi:spi_control1|reg_out[0]~10                                                  ; 1                 ; 0       ;
; IZL3_KONTROL                                                                                      ;                   ;         ;
;      - Block_read_spi:spi_control1|reg_out~9                                                      ; 0                 ; 0       ;
; IZL2_KONTROL                                                                                      ;                   ;         ;
;      - Block_read_spi:spi_control1|reg_out~8                                                      ; 1                 ; 0       ;
; IZL1_KONTROL                                                                                      ;                   ;         ;
;      - Block_read_spi:spi_control1|reg_out~7                                                      ; 1                 ; 0       ;
; KAN4_KONTROL                                                                                      ;                   ;         ;
;      - Block_read_spi:spi_control1|reg_out~6                                                      ; 1                 ; 0       ;
; KAN3_KONTROL                                                                                      ;                   ;         ;
;      - Block_read_spi:spi_control1|reg_out~5                                                      ; 1                 ; 0       ;
; KAN2_KONTROL                                                                                      ;                   ;         ;
;      - Block_read_spi:spi_control1|reg_out~4                                                      ; 1                 ; 0       ;
; KAN1_KONTROL                                                                                      ;                   ;         ;
;      - Block_read_spi:spi_control1|reg_out~3                                                      ; 1                 ; 0       ;
; ADDR3                                                                                             ;                   ;         ;
;      - Block_read_spi:spi_control3|reg_out~8                                                      ; 0                 ; 0       ;
;      - Block_read_spi:spi_control2|reg_out~7                                                      ; 0                 ; 0       ;
; ADDR2                                                                                             ;                   ;         ;
;      - Block_read_spi:spi_control3|reg_out~7                                                      ; 1                 ; 0       ;
;      - Block_read_spi:spi_control2|reg_out~6                                                      ; 1                 ; 0       ;
; LMK_STATUS_LD2_3V3                                                                                ;                   ;         ;
;      - buf34_out:buf34_out_inst|buf34_out_iobuf_out_ejs:buf34_out_iobuf_out_ejs_component|obufa_5 ; 0                 ; 0       ;
;      - Block_read_spi:spi_control3|reg_out~12                                                     ; 0                 ; 0       ;
;      - Block_read_spi:spi_control2|reg_out~11                                                     ; 0                 ; 0       ;
; LMK_STATUS_LD1_3V3                                                                                ;                   ;         ;
;      - Block_read_spi:spi_control3|reg_out~11                                                     ; 1                 ; 0       ;
;      - Block_read_spi:spi_control2|reg_out~10                                                     ; 1                 ; 0       ;
; LMK_RESET_3V3                                                                                     ;                   ;         ;
;      - xSPI3_MISO~1                                                                               ; 0                 ; 0       ;
; A2_SDOUT_1V8                                                                                      ;                   ;         ;
;      - xSPI3_MISO~0                                                                               ; 0                 ; 0       ;
; A1_SDOUT_1V8                                                                                      ;                   ;         ;
;      - xSPI3_MISO~0                                                                               ; 1                 ; 0       ;
; D2_SDO                                                                                            ;                   ;         ;
;      - xSPI3_MISO~0                                                                               ; 0                 ; 0       ;
; D1_SDO                                                                                            ;                   ;         ;
;      - xSPI3_MISO~1                                                                               ; 1                 ; 0       ;
; CS_LMK                                                                                            ;                   ;         ;
;      - bufout17:bufout17_inst2|bufout17_iobuf_out_fjs:bufout17_iobuf_out_fjs_component|obufa_13   ; 1                 ; 0       ;
;      - xSPI3_MISO~1                                                                               ; 1                 ; 0       ;
; CS_DAC2                                                                                           ;                   ;         ;
;      - bufout11:bufout11_1|bufout11_iobuf_out_9js:bufout11_iobuf_out_9js_component|obufa_2        ; 1                 ; 0       ;
;      - xSPI3_MISO~0                                                                               ; 1                 ; 0       ;
; CS_DAC1                                                                                           ;                   ;         ;
;      - bufout11:bufout11_1|bufout11_iobuf_out_9js:bufout11_iobuf_out_9js_component|obufa_7        ; 0                 ; 0       ;
;      - xSPI3_MISO~1                                                                               ; 0                 ; 0       ;
; CS_ADC2                                                                                           ;                   ;         ;
;      - bufout16:bufout16_inst|bufout16_iobuf_out_ejs:bufout16_iobuf_out_ejs_component|obufa_1     ; 0                 ; 0       ;
;      - xSPI3_MISO~0                                                                               ; 0                 ; 0       ;
; CS_ADC1                                                                                           ;                   ;         ;
;      - bufout16:bufout16_inst|bufout16_iobuf_out_ejs:bufout16_iobuf_out_ejs_component|obufa_9     ; 1                 ; 0       ;
;      - xSPI3_MISO~0                                                                               ; 1                 ; 0       ;
; FLASH_MISO_3V3                                                                                    ;                   ;         ;
; A2_OVRB_1V8                                                                                       ;                   ;         ;
; A2_OVRA_1V8                                                                                       ;                   ;         ;
; A1_OVRB_1V8                                                                                       ;                   ;         ;
; A1_OVRA_1V8                                                                                       ;                   ;         ;
; D2_SYNC_N_CD                                                                                      ;                   ;         ;
; D2_SYNC_N_AB                                                                                      ;                   ;         ;
; D1_SYNC_N_CD                                                                                      ;                   ;         ;
; D1_SYNC_N_AB                                                                                      ;                   ;         ;
; SPI3_CS                                                                                           ;                   ;         ;
; SYS_REF                                                                                           ;                   ;         ;
; D_MOSI                                                                                            ;                   ;         ;
; CLK_MO                                                                                            ;                   ;         ;
; CE_MO                                                                                             ;                   ;         ;
; TX1_RS422                                                                                         ;                   ;         ;
;      - xUART6_RX                                                                                  ; 0                 ; 0       ;
; TX_FTDI_2                                                                                         ;                   ;         ;
;      - xUART6_RX                                                                                  ; 1                 ; 0       ;
; RESET_MK_FTDI                                                                                     ;                   ;         ;
;      - xBOOT0                                                                                     ; 1                 ; 0       ;
; BOOT_MK_FPGA                                                                                      ;                   ;         ;
;      - xBOOT0                                                                                     ; 1                 ; 0       ;
; TX_FTDI_1                                                                                         ;                   ;         ;
;      - bufout10:bufout10_inst|bufout10_iobuf_out_8js:bufout10_iobuf_out_8js_component|obufa_8     ; 1                 ; 0       ;
; CS_FLASH_FPGA                                                                                     ;                   ;         ;
;      - bufout17:bufout17_inst2|bufout17_iobuf_out_fjs:bufout17_iobuf_out_fjs_component|obufa_6    ; 1                 ; 0       ;
; UART6_TX                                                                                          ;                   ;         ;
;      - bufout17:bufout17_inst2|bufout17_iobuf_out_fjs:bufout17_iobuf_out_fjs_component|obufa_9    ; 0                 ; 0       ;
; WDATA_MK0                                                                                         ;                   ;         ;
;      - bufout17:bufout17_inst2|bufout17_iobuf_out_fjs:bufout17_iobuf_out_fjs_component|obufa_12   ; 1                 ; 0       ;
; UART1_TX                                                                                          ;                   ;         ;
;      - bufout10:bufout10_inst|bufout10_iobuf_out_8js:bufout10_iobuf_out_8js_component|obufa_7     ; 0                 ; 0       ;
; BOOT_MK_FTDI                                                                                      ;                   ;         ;
;      - reset_long:rst_mk|rst_reg~0                                                                ; 1                 ; 0       ;
;      - comb~0                                                                                     ; 1                 ; 0       ;
;      - reset_long:rst_mk|sch[30]~0                                                                ; 1                 ; 0       ;
; MR_RESET_MK_FPGA                                                                                  ;                   ;         ;
;      - reset_long:rst_mk|rst_reg~0                                                                ; 0                 ; 0       ;
;      - comb~0                                                                                     ; 0                 ; 0       ;
;      - reset_long:rst_mk|sch[30]~0                                                                ; 0                 ; 0       ;
; REF3                                                                                              ;                   ;         ;
; A2_TX3                                                                                            ;                   ;         ;
; A2_TX2                                                                                            ;                   ;         ;
; A2_TX1                                                                                            ;                   ;         ;
; A2_TX0                                                                                            ;                   ;         ;
; A1_TX3                                                                                            ;                   ;         ;
; A1_TX2                                                                                            ;                   ;         ;
; A1_TX1                                                                                            ;                   ;         ;
; A1_TX0                                                                                            ;                   ;         ;
; RD_BUS                                                                                            ;                   ;         ;
;      - sdram_mk_upr:u1|reg_adr_read_full[2]                                                       ; 1                 ; 0       ;
;      - sdram_mk_upr:u1|reg_adr_read_full[0]                                                       ; 1                 ; 0       ;
;      - sdram_mk_upr:u1|reg_adr_read_full[9]                                                       ; 1                 ; 0       ;
;      - sdram_mk_upr:u1|reg_adr_read_full[8]                                                       ; 1                 ; 0       ;
;      - sdram_mk_upr:u1|reg_adr_read_full[7]                                                       ; 1                 ; 0       ;
;      - sdram_mk_upr:u1|reg_adr_read_full[1]                                                       ; 1                 ; 0       ;
;      - sdram_mk_upr:u1|reg_adr_read_full[10]                                                      ; 1                 ; 0       ;
;      - sdram_mk_upr:u1|reg_adr_read_full[6]                                                       ; 1                 ; 0       ;
;      - sdram_mk_upr:u1|reg_adr_read_full[5]                                                       ; 1                 ; 0       ;
;      - sdram_mk_upr:u1|reg_adr_read_full[4]                                                       ; 1                 ; 0       ;
;      - sdram_mk_upr:u1|reg_adr_read_full[3]                                                       ; 1                 ; 0       ;
;      - sdram_mk_upr:u1|r_data[4]                                                                  ; 1                 ; 0       ;
;      - sdram_mk_upr:u1|r_data[6]                                                                  ; 1                 ; 0       ;
;      - sdram_mk_upr:u1|r_data[8]                                                                  ; 1                 ; 0       ;
;      - sdram_mk_upr:u1|r_data[10]                                                                 ; 1                 ; 0       ;
;      - sdram_mk_upr:u1|r_data[12]                                                                 ; 1                 ; 0       ;
;      - sdram_mk_upr:u1|r_data[14]                                                                 ; 1                 ; 0       ;
;      - sdram_mk_upr:u1|r_data[0]                                                                  ; 1                 ; 0       ;
;      - sdram_mk_upr:u1|r_data[2]                                                                  ; 1                 ; 0       ;
;      - sdram_mk_upr:u1|reg_req                                                                    ; 1                 ; 0       ;
;      - sdram_mk_upr:u1|step_rd~30                                                                 ; 1                 ; 0       ;
;      - sdram_mk_upr:u1|step_rd~26                                                                 ; 1                 ; 0       ;
;      - sdram_mk_upr:u1|r_data~0                                                                   ; 1                 ; 0       ;
;      - sdram_mk_upr:u1|r_data[4]~1                                                                ; 1                 ; 0       ;
;      - sdram_mk_upr:u1|reg_adr_to_mem_wr[5]~0                                                     ; 1                 ; 0       ;
;      - sdram_mk_upr:u1|step_rd~27                                                                 ; 1                 ; 0       ;
;      - sdram_mk_upr:u1|reg_adr_to_mem_wr[5]~1                                                     ; 1                 ; 0       ;
;      - sdram_mk_upr:u1|step_rd~28                                                                 ; 1                 ; 0       ;
;      - sdram_mk_upr:u1|step_rd~29                                                                 ; 1                 ; 0       ;
;      - sdram_mk_upr:u1|r_data~2                                                                   ; 1                 ; 0       ;
;      - sdram_mk_upr:u1|r_data~3                                                                   ; 1                 ; 0       ;
;      - sdram_mk_upr:u1|r_data~4                                                                   ; 1                 ; 0       ;
;      - sdram_mk_upr:u1|r_data~5                                                                   ; 1                 ; 0       ;
;      - sdram_mk_upr:u1|r_data~6                                                                   ; 1                 ; 0       ;
;      - sdram_mk_upr:u1|r_data~7                                                                   ; 1                 ; 0       ;
;      - sdram_mk_upr:u1|r_data~8                                                                   ; 1                 ; 0       ;
; WR_BUS                                                                                            ;                   ;         ;
;      - sdram_mk_upr:u1|write_r~0                                                                  ; 0                 ; 0       ;
;      - sdram_mk_upr:u1|step_wr~27                                                                 ; 0                 ; 0       ;
;      - sdram_mk_upr:u1|step_wr~29                                                                 ; 0                 ; 0       ;
;      - sdram_mk_upr:u1|data_reg[0]~2                                                              ; 0                 ; 0       ;
;      - sdram_mk_upr:u1|reg_adr_all[0]~3                                                           ; 0                 ; 0       ;
;      - sdram_mk_upr:u1|reg_adr_to_mem_rd[10]~0                                                    ; 0                 ; 0       ;
;      - sdram_mk_upr:u1|step_wr~30                                                                 ; 0                 ; 0       ;
;      - sdram_mk_upr:u1|step_wr~31                                                                 ; 0                 ; 0       ;
;      - sdram_mk_upr:u1|step_wr.00000000~0                                                         ; 0                 ; 0       ;
; SPI4_SCK_MK                                                                                       ;                   ;         ;
;      - SPI4_SCK_MK~inputCLKENA0                                                                   ; 1                 ; 0       ;
; SPI4_NSS_MK                                                                                       ;                   ;         ;
;      - DMA_SPI:spi1|REG_SPI[0]                                                                    ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[1]                                                                    ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[2]                                                                    ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[3]                                                                    ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[4]                                                                    ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[5]                                                                    ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[6]                                                                    ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[7]                                                                    ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[8]                                                                    ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[9]                                                                    ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[10]                                                                   ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[11]                                                                   ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[12]                                                                   ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[13]                                                                   ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[14]                                                                   ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[15]                                                                   ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[16]                                                                   ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[17]                                                                   ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[18]                                                                   ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[19]                                                                   ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[20]                                                                   ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[21]                                                                   ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[22]                                                                   ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[23]                                                                   ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[24]                                                                   ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[25]                                                                   ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[26]                                                                   ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[27]                                                                   ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[28]                                                                   ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[29]                                                                   ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[30]                                                                   ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[31]                                                                   ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[32]                                                                   ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[33]                                                                   ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[34]                                                                   ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[35]                                                                   ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[36]                                                                   ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[37]                                                                   ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[38]                                                                   ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[39]                                                                   ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[40]                                                                   ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[41]                                                                   ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[42]                                                                   ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[43]                                                                   ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[44]                                                                   ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[45]                                                                   ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[46]                                                                   ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[47]                                                                   ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[48]                                                                   ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[49]                                                                   ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[50]                                                                   ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[51]                                                                   ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[52]                                                                   ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[53]                                                                   ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[54]                                                                   ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[55]                                                                   ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[56]                                                                   ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[57]                                                                   ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[58]                                                                   ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[59]                                                                   ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[60]                                                                   ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[61]                                                                   ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[62]                                                                   ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[63]                                                                   ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[64]                                                                   ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[65]                                                                   ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[66]                                                                   ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[67]                                                                   ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[68]                                                                   ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[69]                                                                   ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[70]                                                                   ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[71]                                                                   ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[72]                                                                   ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[73]                                                                   ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[74]                                                                   ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[75]                                                                   ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[76]                                                                   ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[77]                                                                   ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[78]                                                                   ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[79]                                                                   ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[80]                                                                   ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[81]                                                                   ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[82]                                                                   ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[83]                                                                   ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[84]                                                                   ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[85]                                                                   ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[86]                                                                   ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[87]                                                                   ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[88]                                                                   ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[89]                                                                   ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[90]                                                                   ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[91]                                                                   ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[92]                                                                   ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[93]                                                                   ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[94]                                                                   ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[95]                                                                   ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[96]                                                                   ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[97]                                                                   ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[98]                                                                   ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[99]                                                                   ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[100]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[101]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[102]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[103]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[104]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[105]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[106]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[107]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[108]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[109]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[110]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[111]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[112]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[113]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[114]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[115]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[116]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[117]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[118]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[119]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[120]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[121]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[122]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[123]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[124]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[125]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[126]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[127]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[128]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[129]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[130]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[131]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[132]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[133]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[134]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[135]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[136]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[137]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[138]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[139]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[140]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[141]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[142]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[143]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[144]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[145]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[146]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[147]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[148]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[149]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[150]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[151]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[152]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[153]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[154]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[155]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[156]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[157]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[158]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[159]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[160]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[161]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[162]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[163]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[164]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[165]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[166]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[167]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[168]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[169]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[170]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[171]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[172]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[173]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[174]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[175]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[176]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[177]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[178]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[179]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[180]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[181]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[182]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[183]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[184]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[185]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[186]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[187]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[188]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[189]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[190]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[191]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[192]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[193]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[194]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[195]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[196]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[197]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[198]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[199]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[200]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[201]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[202]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[203]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[204]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[205]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[206]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[207]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[208]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[209]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[210]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[211]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[212]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[213]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[214]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[215]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[216]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[217]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[218]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[219]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[220]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[221]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[222]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[223]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[224]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[225]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[226]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[227]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[228]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[229]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[230]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[231]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[232]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[233]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[234]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[235]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[236]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[237]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[238]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[239]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[240]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[241]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[242]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[243]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[244]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[245]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[246]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[247]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[248]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[249]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[250]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[251]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[252]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[253]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[254]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[255]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[256]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[257]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[258]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[259]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[260]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[261]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[262]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[263]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[264]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[265]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[266]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[267]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[268]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[269]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[270]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[271]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[272]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[273]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[274]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[275]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[276]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[277]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[278]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[279]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[280]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[281]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[282]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[283]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[284]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[285]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[286]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[287]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[288]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[289]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[290]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[291]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[292]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[293]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[294]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[295]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[296]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[297]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[298]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[299]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[300]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[301]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[302]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[303]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[304]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[305]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[306]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[307]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[308]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[309]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[310]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[311]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[312]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[313]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[314]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[315]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[316]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[317]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[318]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[319]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[320]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[321]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[322]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[323]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[324]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[325]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[326]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[327]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[328]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[329]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[330]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[331]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[332]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[333]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[334]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[335]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[336]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[337]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[338]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[339]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[340]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[341]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[342]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[343]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[344]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[345]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[346]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[347]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[348]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[349]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[350]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[351]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[352]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[353]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[354]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[355]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[356]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[357]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[358]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[359]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[360]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[361]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[362]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[363]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[364]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[365]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[366]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[367]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[368]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[369]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[370]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[371]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[372]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[373]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[374]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[375]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[376]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[377]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[378]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[379]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[380]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[381]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[382]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[383]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[384]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[385]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[386]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[387]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[388]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[389]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[390]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[391]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[392]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[393]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[394]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[395]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[396]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[397]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[398]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[399]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[400]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[401]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[402]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[403]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[404]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[405]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[406]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|REG_SPI[407]                                                                  ; 1                 ; 0       ;
;      - DMA_SPI:spi1|frnt_CS[0]~feeder                                                             ; 1                 ; 0       ;
; SPI4_MOSI_MK                                                                                      ;                   ;         ;
;      - DMA_SPI:spi1|REG_SPI[0]                                                                    ; 1                 ; 0       ;
; SYSREF0                                                                                           ;                   ;         ;
;      - sync_align_ila:sa_ila|front_sysref[0]                                                      ; 0                 ; 0       ;
;      - sync_align_ila:sa_ila_D2|front_sysref[0]                                                   ; 0                 ; 0       ;
;      - adc2_jesd_rcv:adc2|jesd204_lmfc:lmfc1|sysref_r~feeder                                      ; 0                 ; 0       ;
;      - adc1_jesd_rcv:adc1|jesd204_lmfc:lmfc1|sysref_r~feeder                                      ; 0                 ; 0       ;
; FPGA_SYNC1(n)                                                                                     ;                   ;         ;
; SYSREF5(n)                                                                                        ;                   ;         ;
; SYSREF6(n)                                                                                        ;                   ;         ;
; D2_SYNCB(n)                                                                                       ;                   ;         ;
;      - bufout2:bufout2_1|bufout2_iobuf_out_phs:bufout2_iobuf_out_phs_component|obufa_0            ; 0                 ; 0       ;
;      - sync_align_ila:sa_ila_D2|datak_reg[0]                                                      ; 0                 ; 0       ;
;      - sync_align_ila:sa_ila_D2|data_reg[15]                                                      ; 0                 ; 0       ;
;      - sync_align_ila:sa_ila_D2|datak_reg[1]                                                      ; 0                 ; 0       ;
;      - sync_align_ila:sa_ila_D2|datak_reg[2]                                                      ; 0                 ; 0       ;
;      - sync_align_ila:sa_ila_D2|data_reg[31]                                                      ; 0                 ; 0       ;
;      - sync_align_ila:sa_ila_D2|datak_reg[3]                                                      ; 0                 ; 0       ;
;      - sync_align_ila:sa_ila_D2|data_reg~7                                                        ; 0                 ; 0       ;
;      - sync_align_ila:sa_ila_D2|data_reg[6]~12                                                    ; 0                 ; 0       ;
;      - sync_align_ila:sa_ila_D2|data_reg~13                                                       ; 0                 ; 0       ;
;      - sync_align_ila:sa_ila_D2|data_reg~18                                                       ; 0                 ; 0       ;
;      - sync_align_ila:sa_ila_D2|data_reg~20                                                       ; 0                 ; 0       ;
;      - sync_align_ila:sa_ila_D2|data_reg~22                                                       ; 0                 ; 0       ;
;      - sync_align_ila:sa_ila_D2|data_reg~24                                                       ; 0                 ; 0       ;
;      - sync_align_ila:sa_ila_D2|data_reg~25                                                       ; 0                 ; 0       ;
;      - sync_align_ila:sa_ila_D2|data_reg~27                                                       ; 0                 ; 0       ;
;      - sync_align_ila:sa_ila_D2|data_reg~28                                                       ; 0                 ; 0       ;
;      - sync_align_ila:sa_ila_D2|data_reg~36                                                       ; 0                 ; 0       ;
;      - sync_align_ila:sa_ila_D2|data_reg~38                                                       ; 0                 ; 0       ;
;      - sync_align_ila:sa_ila_D2|data_reg~40                                                       ; 0                 ; 0       ;
;      - sync_align_ila:sa_ila_D2|data_reg~42                                                       ; 0                 ; 0       ;
;      - sync_align_ila:sa_ila_D2|data_reg~50                                                       ; 0                 ; 0       ;
;      - sync_align_ila:sa_ila_D2|data_reg~51                                                       ; 0                 ; 0       ;
;      - sync_align_ila:sa_ila_D2|data_reg~53                                                       ; 0                 ; 0       ;
;      - sync_align_ila:sa_ila_D2|data_reg~55                                                       ; 0                 ; 0       ;
;      - sync_align_ila:sa_ila_D2|data_reg~57                                                       ; 0                 ; 0       ;
;      - sync_align_ila:sa_ila_D2|data_reg~59                                                       ; 0                 ; 0       ;
;      - sync_align_ila:sa_ila_D2|data_reg~60                                                       ; 0                 ; 0       ;
;      - sync_align_ila:sa_ila_D2|data_reg~62                                                       ; 0                 ; 0       ;
;      - sync_align_ila:sa_ila_D2|data_reg~70                                                       ; 0                 ; 0       ;
;      - sync_align_ila:sa_ila_D2|data_reg~72                                                       ; 0                 ; 0       ;
;      - sync_align_ila:sa_ila_D2|data_reg~74                                                       ; 0                 ; 0       ;
;      - sync_align_ila:sa_ila_D2|data_reg~76                                                       ; 0                 ; 0       ;
;      - sync_align_ila:sa_ila_D2|ILA_faza[4]~0                                                     ; 0                 ; 0       ;
;      - sync_align_ila:sa_ila_D2|ILA_faza[0]~3                                                     ; 0                 ; 0       ;
;      - sync_align_ila:sa_ila_D2|ILA_faza~4                                                        ; 0                 ; 0       ;
;      - sync_align_ila:sa_ila_D2|ILA_faza~5                                                        ; 0                 ; 0       ;
;      - sync_align_ila:sa_ila_D2|ILA_faza~6                                                        ; 0                 ; 0       ;
;      - sync_align_ila:sa_ila_D2|ILA_faza~7                                                        ; 0                 ; 0       ;
;      - sync_align_ila:sa_ila_D2|ILA_faza~8                                                        ; 0                 ; 0       ;
;      - sync_align_ila:sa_ila_D2|ILA_faza~9                                                        ; 0                 ; 0       ;
;      - sync_align_ila:sa_ila_D2|ILA_faza~10                                                       ; 0                 ; 0       ;
;      - sync_align_ila:sa_ila_D2|step_faza~18                                                      ; 0                 ; 0       ;
;      - sync_align_ila:sa_ila_D2|step_faza~24                                                      ; 0                 ; 0       ;
;      - sync_align_ila:sa_ila_D2|step_faza~25                                                      ; 0                 ; 0       ;
;      - sync_align_ila:sa_ila_D2|step_faza~26                                                      ; 0                 ; 0       ;
;      - sync_align_ila:sa_ila_D2|step_faza~27                                                      ; 0                 ; 0       ;
;      - sync_align_ila:sa_ila_D2|step_faza~30                                                      ; 0                 ; 0       ;
;      - sync_align_ila:sa_ila_D2|data_last[31]~1                                                   ; 0                 ; 0       ;
;      - Block_read_spi:spi_custom_phy_dac2_D2|reg_out~7                                            ; 0                 ; 0       ;
;      - Block_read_spi:spi_control3|reg_out~10                                                     ; 0                 ; 0       ;
;      - error_sch:error2_D2|front1[0]~0                                                            ; 0                 ; 0       ;
; D1_SYNCB(n)                                                                                       ;                   ;         ;
;      - buf34_out:buf34_out_inst|buf34_out_iobuf_out_ejs:buf34_out_iobuf_out_ejs_component|obufa_4 ; 1                 ; 0       ;
;      - bufout2:bufout2_1|bufout2_iobuf_out_phs:bufout2_iobuf_out_phs_component|obufa_1            ; 1                 ; 0       ;
;      - sync_align_ila:sa_ila|datak_reg[0]                                                         ; 1                 ; 0       ;
;      - sync_align_ila:sa_ila|data_reg[15]                                                         ; 1                 ; 0       ;
;      - sync_align_ila:sa_ila|datak_reg[1]                                                         ; 1                 ; 0       ;
;      - sync_align_ila:sa_ila|datak_reg[2]                                                         ; 1                 ; 0       ;
;      - sync_align_ila:sa_ila|data_reg[31]                                                         ; 1                 ; 0       ;
;      - sync_align_ila:sa_ila|datak_reg[3]                                                         ; 1                 ; 0       ;
;      - sync_align_ila:sa_ila|data_reg[6]~5                                                        ; 1                 ; 0       ;
;      - sync_align_ila:sa_ila|data_reg[6]~13                                                       ; 1                 ; 0       ;
;      - sync_align_ila:sa_ila|data_reg~18                                                          ; 1                 ; 0       ;
;      - sync_align_ila:sa_ila|data_last[31]~0                                                      ; 1                 ; 0       ;
;      - sync_align_ila:sa_ila|data_reg~32                                                          ; 1                 ; 0       ;
;      - sync_align_ila:sa_ila|data_reg~34                                                          ; 1                 ; 0       ;
;      - sync_align_ila:sa_ila|data_reg~36                                                          ; 1                 ; 0       ;
;      - sync_align_ila:sa_ila|data_reg~38                                                          ; 1                 ; 0       ;
;      - sync_align_ila:sa_ila|data_reg~61                                                          ; 1                 ; 0       ;
;      - sync_align_ila:sa_ila|data_reg~63                                                          ; 1                 ; 0       ;
;      - sync_align_ila:sa_ila|data_reg~65                                                          ; 1                 ; 0       ;
;      - sync_align_ila:sa_ila|data_reg~67                                                          ; 1                 ; 0       ;
;      - sync_align_ila:sa_ila|ILA_faza[4]~0                                                        ; 1                 ; 0       ;
;      - sync_align_ila:sa_ila|ILA_faza[0]~3                                                        ; 1                 ; 0       ;
;      - sync_align_ila:sa_ila|step_faza~20                                                         ; 1                 ; 0       ;
;      - sync_align_ila:sa_ila|step_faza~21                                                         ; 1                 ; 0       ;
;      - sync_align_ila:sa_ila|ILA_faza~4                                                           ; 1                 ; 0       ;
;      - sync_align_ila:sa_ila|ILA_faza~5                                                           ; 1                 ; 0       ;
;      - sync_align_ila:sa_ila|ILA_faza~6                                                           ; 1                 ; 0       ;
;      - sync_align_ila:sa_ila|ILA_faza~7                                                           ; 1                 ; 0       ;
;      - sync_align_ila:sa_ila|ILA_faza~8                                                           ; 1                 ; 0       ;
;      - sync_align_ila:sa_ila|ILA_faza~9                                                           ; 1                 ; 0       ;
;      - sync_align_ila:sa_ila|ILA_faza~10                                                          ; 1                 ; 0       ;
;      - sync_align_ila:sa_ila|step_faza~22                                                         ; 1                 ; 0       ;
;      - sync_align_ila:sa_ila|step_faza~23                                                         ; 1                 ; 0       ;
;      - sync_align_ila:sa_ila|step_faza~24                                                         ; 1                 ; 0       ;
;      - sync_align_ila:sa_ila|step_faza~25                                                         ; 1                 ; 0       ;
;      - sync_align_ila:sa_ila|step_faza~27                                                         ; 1                 ; 0       ;
;      - Block_read_spi:spi_custom_phy_dac1|reg_out~6                                               ; 1                 ; 0       ;
;      - Block_read_spi:spi_control3|reg_out~9                                                      ; 1                 ; 0       ;
;      - error_sch:error2|front1[0]~0                                                               ; 1                 ; 0       ;
; REF3(n)                                                                                           ;                   ;         ;
; A2_TX3(n)                                                                                         ;                   ;         ;
; A2_TX2(n)                                                                                         ;                   ;         ;
; A2_TX1(n)                                                                                         ;                   ;         ;
; A2_TX0(n)                                                                                         ;                   ;         ;
; A1_TX3(n)                                                                                         ;                   ;         ;
; A1_TX2(n)                                                                                         ;                   ;         ;
; A1_TX1(n)                                                                                         ;                   ;         ;
; A1_TX0(n)                                                                                         ;                   ;         ;
; SYSREF0(n)                                                                                        ;                   ;         ;
;      - sync_align_ila:sa_ila|front_sysref[0]                                                      ; 0                 ; 0       ;
;      - sync_align_ila:sa_ila_D2|front_sysref[0]                                                   ; 0                 ; 0       ;
;      - adc2_jesd_rcv:adc2|jesd204_lmfc:lmfc1|sysref_r~feeder                                      ; 0                 ; 0       ;
;      - adc1_jesd_rcv:adc1|jesd204_lmfc:lmfc1|sysref_r~feeder                                      ; 0                 ; 0       ;
+---------------------------------------------------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                     ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                ; Location                     ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Block_read_spi:spi_TEST_rd|Equal0~0                                                                                                                                                                                                 ; LABCELL_X71_Y80_N30          ; 36      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Block_read_spi:spi_TEST_rd|data_in[6]~0                                                                                                                                                                                             ; MLABCELL_X70_Y80_N27         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_read_spi:spi_TEST_rd|reg_out~3                                                                                                                                                                                                ; MLABCELL_X70_Y80_N48         ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_read_spi:spi_TEST_rd|sch[2]~0                                                                                                                                                                                                 ; LABCELL_X71_Y80_N48          ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; Block_read_spi:spi_TEST_rd|sch[2]~2                                                                                                                                                                                                 ; LABCELL_X71_Y80_N54          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_read_spi:spi_control1|data_in[0]~2                                                                                                                                                                                            ; LABCELL_X50_Y28_N45          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_read_spi:spi_control1|data_in[0]~3                                                                                                                                                                                            ; LABCELL_X50_Y28_N30          ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; Block_read_spi:spi_control1|reg_out~2                                                                                                                                                                                               ; LABCELL_X50_Y28_N54          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_read_spi:spi_control1|sch[1]~1                                                                                                                                                                                                ; LABCELL_X50_Y28_N27          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_read_spi:spi_control2|data_in[0]~1                                                                                                                                                                                            ; LABCELL_X75_Y97_N54          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_read_spi:spi_control2|data_in[0]~2                                                                                                                                                                                            ; MLABCELL_X74_Y97_N42         ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; Block_read_spi:spi_control2|reg_out~3                                                                                                                                                                                               ; LABCELL_X75_Y97_N36          ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_read_spi:spi_control2|sch[1]~1                                                                                                                                                                                                ; MLABCELL_X74_Y97_N48         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_read_spi:spi_control3|data_in[0]~1                                                                                                                                                                                            ; LABCELL_X73_Y97_N0           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_read_spi:spi_control3|data_in[0]~2                                                                                                                                                                                            ; LABCELL_X71_Y97_N15          ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; Block_read_spi:spi_control3|reg_out~3                                                                                                                                                                                               ; LABCELL_X73_Y97_N6           ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_read_spi:spi_control3|sch[3]~2                                                                                                                                                                                                ; LABCELL_X71_Y97_N0           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_read_spi:spi_custom_phy_dac1|data_in[0]~1                                                                                                                                                                                     ; LABCELL_X78_Y91_N21          ; 9       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; Block_read_spi:spi_custom_phy_dac1|data_in[0]~2                                                                                                                                                                                     ; LABCELL_X77_Y91_N21          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_read_spi:spi_custom_phy_dac1|reg_out~2                                                                                                                                                                                        ; LABCELL_X77_Y91_N6           ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_read_spi:spi_custom_phy_dac1|sch[0]~0                                                                                                                                                                                         ; LABCELL_X77_Y91_N24          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_read_spi:spi_custom_phy_dac2_D2|data_in[0]~1                                                                                                                                                                                  ; MLABCELL_X74_Y96_N0          ; 9       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; Block_read_spi:spi_custom_phy_dac2_D2|data_in[0]~2                                                                                                                                                                                  ; MLABCELL_X74_Y96_N24         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_read_spi:spi_custom_phy_dac2_D2|reg_out~2                                                                                                                                                                                     ; MLABCELL_X74_Y96_N39         ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_read_spi:spi_custom_phy_dac2_D2|sch[0]~2                                                                                                                                                                                      ; LABCELL_X75_Y96_N54          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_read_spi:spi_custom_phy_reg1_adc1|Equal0~0                                                                                                                                                                                    ; LABCELL_X1_Y50_N6            ; 32      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Block_read_spi:spi_custom_phy_reg1_adc1|data_in[6]~2                                                                                                                                                                                ; LABCELL_X4_Y50_N54           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_read_spi:spi_custom_phy_reg1_adc1|data_in[6]~3                                                                                                                                                                                ; MLABCELL_X3_Y50_N42          ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; Block_read_spi:spi_custom_phy_reg1_adc1|reg_out~2                                                                                                                                                                                   ; MLABCELL_X3_Y50_N51          ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_read_spi:spi_custom_phy_reg1_adc1|sch[0]~2                                                                                                                                                                                    ; MLABCELL_X3_Y50_N36          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_read_spi:spi_custom_phy_reg1_adc2|Equal0~0                                                                                                                                                                                    ; LABCELL_X4_Y36_N0            ; 32      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Block_read_spi:spi_custom_phy_reg1_adc2|data_in[6]~2                                                                                                                                                                                ; MLABCELL_X3_Y36_N12          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_read_spi:spi_custom_phy_reg1_adc2|data_in[6]~3                                                                                                                                                                                ; LABCELL_X4_Y36_N21           ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; Block_read_spi:spi_custom_phy_reg1_adc2|reg_out~2                                                                                                                                                                                   ; MLABCELL_X3_Y36_N27          ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_read_spi:spi_custom_phy_reg1_adc2|sch[4]~1                                                                                                                                                                                    ; LABCELL_X4_Y36_N57           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_read_spi:spi_custom_phy_reg6_adc1|Equal0~0                                                                                                                                                                                    ; MLABCELL_X3_Y48_N6           ; 23      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Block_read_spi:spi_custom_phy_reg6_adc1|data_in[6]~1                                                                                                                                                                                ; MLABCELL_X3_Y48_N36          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_read_spi:spi_custom_phy_reg6_adc1|data_in[6]~2                                                                                                                                                                                ; LABCELL_X2_Y48_N51           ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; Block_read_spi:spi_custom_phy_reg6_adc1|reg_out[24]~2                                                                                                                                                                               ; LABCELL_X2_Y48_N42           ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_read_spi:spi_custom_phy_reg6_adc1|sch[7]~2                                                                                                                                                                                    ; LABCELL_X2_Y48_N54           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_read_spi:spi_custom_phy_reg6_adc2|Equal0~0                                                                                                                                                                                    ; MLABCELL_X6_Y34_N48          ; 23      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Block_read_spi:spi_custom_phy_reg6_adc2|data_in[6]~1                                                                                                                                                                                ; LABCELL_X9_Y34_N0            ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_read_spi:spi_custom_phy_reg6_adc2|data_in[6]~2                                                                                                                                                                                ; MLABCELL_X6_Y34_N39          ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; Block_read_spi:spi_custom_phy_reg6_adc2|reg_out[24]~2                                                                                                                                                                               ; MLABCELL_X8_Y34_N48          ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_read_spi:spi_custom_phy_reg6_adc2|sch[7]~2                                                                                                                                                                                    ; MLABCELL_X6_Y34_N54          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_read_spi:spi_custom_phy_reg7_adc1|Equal0~0                                                                                                                                                                                    ; LABCELL_X9_Y42_N18           ; 21      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Block_read_spi:spi_custom_phy_reg7_adc1|data_in[6]~1                                                                                                                                                                                ; MLABCELL_X10_Y42_N45         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_read_spi:spi_custom_phy_reg7_adc1|data_in[6]~2                                                                                                                                                                                ; LABCELL_X9_Y42_N57           ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; Block_read_spi:spi_custom_phy_reg7_adc1|reg_out[24]~2                                                                                                                                                                               ; MLABCELL_X10_Y42_N0          ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_read_spi:spi_custom_phy_reg7_adc1|sch[7]~2                                                                                                                                                                                    ; LABCELL_X9_Y42_N6            ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_read_spi:spi_custom_phy_reg7_adc2|Equal0~0                                                                                                                                                                                    ; MLABCELL_X3_Y37_N0           ; 26      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Block_read_spi:spi_custom_phy_reg7_adc2|data_in[7]~0                                                                                                                                                                                ; LABCELL_X2_Y37_N36           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_read_spi:spi_custom_phy_reg7_adc2|data_in[7]~1                                                                                                                                                                                ; MLABCELL_X3_Y37_N45          ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; Block_read_spi:spi_custom_phy_reg7_adc2|reg_out[22]~2                                                                                                                                                                               ; LABCELL_X2_Y37_N42           ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_read_spi:spi_custom_phy_reg7_adc2|sch[5]~2                                                                                                                                                                                    ; LABCELL_X2_Y37_N54           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_read_spi:spi_read_data_MEM|Equal0~0                                                                                                                                                                                           ; LABCELL_X47_Y97_N27          ; 18      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Block_read_spi:spi_read_data_MEM|data_in[4]~0                                                                                                                                                                                       ; LABCELL_X47_Y97_N54          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_read_spi:spi_read_data_MEM|data_in[4]~1                                                                                                                                                                                       ; LABCELL_X47_Y97_N33          ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; Block_read_spi:spi_read_data_MEM|reg_out~3                                                                                                                                                                                          ; LABCELL_X47_Y97_N15          ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_read_spi:spi_read_data_MEM|sch[1]~1                                                                                                                                                                                           ; LABCELL_X47_Y97_N39          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_read_spi:spi_test|Equal0~0                                                                                                                                                                                                    ; MLABCELL_X70_Y79_N51         ; 36      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; Block_read_spi:spi_test|data_in[6]~1                                                                                                                                                                                                ; MLABCELL_X70_Y79_N12         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_read_spi:spi_test|reg_out[20]~1                                                                                                                                                                                               ; LABCELL_X71_Y79_N54          ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_read_spi:spi_test|sch[3]~0                                                                                                                                                                                                    ; MLABCELL_X70_Y79_N33         ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; Block_read_spi:spi_test|sch[3]~2                                                                                                                                                                                                    ; MLABCELL_X70_Y79_N54         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_read_spi_v2:spi_custom_phy_reg4_adc1|Equal0~0                                                                                                                                                                                 ; MLABCELL_X8_Y46_N45          ; 65      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Block_read_spi_v2:spi_custom_phy_reg4_adc1|data_in[6]~1                                                                                                                                                                             ; MLABCELL_X8_Y46_N0           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_read_spi_v2:spi_custom_phy_reg4_adc1|data_in[6]~2                                                                                                                                                                             ; LABCELL_X7_Y46_N48           ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; Block_read_spi_v2:spi_custom_phy_reg4_adc1|reg_out~3                                                                                                                                                                                ; MLABCELL_X8_Y46_N30          ; 65      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_read_spi_v2:spi_custom_phy_reg4_adc1|sch[2]~2                                                                                                                                                                                 ; LABCELL_X7_Y46_N54           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_read_spi_v2:spi_custom_phy_reg4_adc2|Equal0~0                                                                                                                                                                                 ; LABCELL_X7_Y39_N3            ; 65      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Block_read_spi_v2:spi_custom_phy_reg4_adc2|data_in[6]~1                                                                                                                                                                             ; MLABCELL_X6_Y39_N42          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_read_spi_v2:spi_custom_phy_reg4_adc2|data_in[6]~2                                                                                                                                                                             ; LABCELL_X7_Y39_N15           ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; Block_read_spi_v2:spi_custom_phy_reg4_adc2|reg_out~3                                                                                                                                                                                ; LABCELL_X7_Y39_N21           ; 65      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_read_spi_v2:spi_custom_phy_reg4_adc2|sch[1]~1                                                                                                                                                                                 ; LABCELL_X7_Y39_N54           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_read_spi_v2:spi_custom_phy_reg5_adc1|Equal0~0                                                                                                                                                                                 ; LABCELL_X7_Y47_N3            ; 65      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Block_read_spi_v2:spi_custom_phy_reg5_adc1|data_in[6]~1                                                                                                                                                                             ; LABCELL_X7_Y47_N24           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_read_spi_v2:spi_custom_phy_reg5_adc1|data_in[6]~2                                                                                                                                                                             ; MLABCELL_X6_Y47_N6           ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; Block_read_spi_v2:spi_custom_phy_reg5_adc1|flag.0001                                                                                                                                                                                ; FF_X7_Y47_N35                ; 139     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_read_spi_v2:spi_custom_phy_reg5_adc1|reg_out~3                                                                                                                                                                                ; LABCELL_X7_Y47_N18           ; 65      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_read_spi_v2:spi_custom_phy_reg5_adc1|sch[0]~2                                                                                                                                                                                 ; MLABCELL_X6_Y47_N18          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_read_spi_v2:spi_custom_phy_reg5_adc2|Equal0~0                                                                                                                                                                                 ; MLABCELL_X8_Y38_N51          ; 64      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Block_read_spi_v2:spi_custom_phy_reg5_adc2|data_in[6]~2                                                                                                                                                                             ; MLABCELL_X8_Y38_N6           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_read_spi_v2:spi_custom_phy_reg5_adc2|data_in[6]~3                                                                                                                                                                             ; MLABCELL_X6_Y38_N48          ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; Block_read_spi_v2:spi_custom_phy_reg5_adc2|flag.0001                                                                                                                                                                                ; FF_X8_Y38_N56                ; 139     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_read_spi_v2:spi_custom_phy_reg5_adc2|reg_out~2                                                                                                                                                                                ; MLABCELL_X8_Y38_N39          ; 65      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_read_spi_v2:spi_custom_phy_reg5_adc2|sch[5]~2                                                                                                                                                                                 ; LABCELL_X7_Y38_N3            ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_read_spi_v2:spi_error_adc1|Equal0~0                                                                                                                                                                                           ; LABCELL_X1_Y49_N27           ; 17      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Block_read_spi_v2:spi_error_adc1|data_in[5]~0                                                                                                                                                                                       ; LABCELL_X2_Y49_N21           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_read_spi_v2:spi_error_adc1|data_in[5]~1                                                                                                                                                                                       ; LABCELL_X1_Y49_N24           ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; Block_read_spi_v2:spi_error_adc1|flag.0001                                                                                                                                                                                          ; FF_X2_Y49_N50                ; 27      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; Block_read_spi_v2:spi_error_adc1|reg_out~3                                                                                                                                                                                          ; LABCELL_X2_Y49_N12           ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_read_spi_v2:spi_error_adc1|sch[6]~1                                                                                                                                                                                           ; LABCELL_X1_Y49_N33           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_read_spi_v2:spi_error_adc2|Equal0~0                                                                                                                                                                                           ; MLABCELL_X8_Y44_N36          ; 16      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Block_read_spi_v2:spi_error_adc2|data_in[4]~0                                                                                                                                                                                       ; MLABCELL_X8_Y44_N33          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_read_spi_v2:spi_error_adc2|flag.0001                                                                                                                                                                                          ; FF_X8_Y44_N11                ; 38      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; Block_read_spi_v2:spi_error_adc2|reg_out~3                                                                                                                                                                                          ; MLABCELL_X8_Y44_N42          ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_read_spi_v2:spi_error_adc2|sch[3]~0                                                                                                                                                                                           ; LABCELL_X9_Y44_N15           ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; Block_read_spi_v2:spi_error_adc2|sch[3]~2                                                                                                                                                                                           ; LABCELL_X9_Y44_N18           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_read_spi_v2:spi_error_dac1_D2|Equal0~0                                                                                                                                                                                        ; LABCELL_X43_Y89_N12          ; 17      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Block_read_spi_v2:spi_error_dac1_D2|data_in[4]~1                                                                                                                                                                                    ; LABCELL_X43_Y89_N45          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_read_spi_v2:spi_error_dac1_D2|data_in[4]~2                                                                                                                                                                                    ; LABCELL_X41_Y89_N9           ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; Block_read_spi_v2:spi_error_dac1_D2|flag.0001                                                                                                                                                                                       ; FF_X43_Y89_N8                ; 24      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; Block_read_spi_v2:spi_error_dac1_D2|reg_out~2                                                                                                                                                                                       ; LABCELL_X43_Y89_N48          ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_read_spi_v2:spi_error_dac1_D2|sch[6]~1                                                                                                                                                                                        ; LABCELL_X41_Y89_N3           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_read_spi_v2:spi_error_dac1|Equal0~0                                                                                                                                                                                           ; MLABCELL_X49_Y90_N9          ; 16      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Block_read_spi_v2:spi_error_dac1|data_in[4]~2                                                                                                                                                                                       ; MLABCELL_X49_Y90_N42         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_read_spi_v2:spi_error_dac1|data_in[4]~3                                                                                                                                                                                       ; MLABCELL_X49_Y90_N54         ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; Block_read_spi_v2:spi_error_dac1|flag.0001                                                                                                                                                                                          ; FF_X49_Y90_N2                ; 25      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; Block_read_spi_v2:spi_error_dac1|reg_out~2                                                                                                                                                                                          ; LABCELL_X50_Y90_N15          ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_read_spi_v2:spi_error_dac1|sch[3]~1                                                                                                                                                                                           ; MLABCELL_X49_Y90_N39         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_read_spi_v2:spi_error_dac2_D2|Equal0~0                                                                                                                                                                                        ; LABCELL_X47_Y89_N51          ; 17      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Block_read_spi_v2:spi_error_dac2_D2|data_in[4]~1                                                                                                                                                                                    ; LABCELL_X44_Y89_N3           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_read_spi_v2:spi_error_dac2_D2|data_in[4]~2                                                                                                                                                                                    ; LABCELL_X43_Y89_N0           ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; Block_read_spi_v2:spi_error_dac2_D2|flag.0001                                                                                                                                                                                       ; FF_X44_Y89_N26               ; 39      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; Block_read_spi_v2:spi_error_dac2_D2|reg_out~2                                                                                                                                                                                       ; LABCELL_X44_Y89_N21          ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_read_spi_v2:spi_error_dac2_D2|sch[6]~1                                                                                                                                                                                        ; LABCELL_X44_Y89_N15          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_read_spi_v2:spi_error_dac2|Equal0~0                                                                                                                                                                                           ; LABCELL_X50_Y93_N33          ; 17      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Block_read_spi_v2:spi_error_dac2|data_in[4]~1                                                                                                                                                                                       ; MLABCELL_X49_Y91_N27         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_read_spi_v2:spi_error_dac2|data_in[4]~2                                                                                                                                                                                       ; MLABCELL_X49_Y93_N42         ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; Block_read_spi_v2:spi_error_dac2|flag.0001                                                                                                                                                                                          ; FF_X51_Y93_N50               ; 24      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; Block_read_spi_v2:spi_error_dac2|reg_out~3                                                                                                                                                                                          ; LABCELL_X50_Y93_N48          ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_read_spi_v2:spi_error_dac2|sch[1]~1                                                                                                                                                                                           ; MLABCELL_X49_Y93_N33         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_read_spi_v2:spi_error_sysref_adc1|Equal0~0                                                                                                                                                                                    ; LABCELL_X7_Y49_N6            ; 17      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Block_read_spi_v2:spi_error_sysref_adc1|data_in[4]~1                                                                                                                                                                                ; LABCELL_X11_Y49_N48          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_read_spi_v2:spi_error_sysref_adc1|data_in[4]~2                                                                                                                                                                                ; LABCELL_X7_Y49_N27           ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; Block_read_spi_v2:spi_error_sysref_adc1|flag.0001                                                                                                                                                                                   ; FF_X8_Y49_N38                ; 24      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; Block_read_spi_v2:spi_error_sysref_adc1|reg_out~3                                                                                                                                                                                   ; MLABCELL_X8_Y49_N48          ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_read_spi_v2:spi_error_sysref_adc1|sch[7]~1                                                                                                                                                                                    ; LABCELL_X7_Y49_N21           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_read_spi_v2:spi_error_sysref_adc2|Equal0~0                                                                                                                                                                                    ; LABCELL_X7_Y42_N30           ; 16      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Block_read_spi_v2:spi_error_sysref_adc2|data_in[5]~0                                                                                                                                                                                ; LABCELL_X7_Y42_N36           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_read_spi_v2:spi_error_sysref_adc2|flag.0001                                                                                                                                                                                   ; FF_X7_Y42_N59                ; 31      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; Block_read_spi_v2:spi_error_sysref_adc2|reg_out~3                                                                                                                                                                                   ; LABCELL_X7_Y42_N42           ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_read_spi_v2:spi_error_sysref_adc2|sch[5]~0                                                                                                                                                                                    ; MLABCELL_X8_Y42_N30          ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; Block_read_spi_v2:spi_error_sysref_adc2|sch[5]~2                                                                                                                                                                                    ; MLABCELL_X8_Y42_N48          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_read_spi_v2:spi_test1_sync|Equal0~0                                                                                                                                                                                           ; LABCELL_X35_Y55_N0           ; 67      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Block_read_spi_v2:spi_test1_sync|data_in[6]~0                                                                                                                                                                                       ; LABCELL_X35_Y55_N48          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_read_spi_v2:spi_test1_sync|reg_out~3                                                                                                                                                                                          ; LABCELL_X35_Y56_N39          ; 65      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_read_spi_v2:spi_test1_sync|sch[2]~0                                                                                                                                                                                           ; LABCELL_X35_Y55_N39          ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; Block_read_spi_v2:spi_test1_sync|sch[2]~2                                                                                                                                                                                           ; LABCELL_X35_Y55_N6           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_read_spi_v2:spi_test2_sync|Equal0~0                                                                                                                                                                                           ; LABCELL_X43_Y61_N12          ; 68      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Block_read_spi_v2:spi_test2_sync|data_in[6]~1                                                                                                                                                                                       ; LABCELL_X43_Y61_N0           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_read_spi_v2:spi_test2_sync|reg_out[6]~3                                                                                                                                                                                       ; LABCELL_X44_Y57_N24          ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_read_spi_v2:spi_test2_sync|sch[2]~0                                                                                                                                                                                           ; LABCELL_X43_Y61_N15          ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; Block_read_spi_v2:spi_test2_sync|sch[2]~2                                                                                                                                                                                           ; LABCELL_X43_Y61_N54          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_read_spi_v2:spi_walign_adc1|data_in[0]~2                                                                                                                                                                                      ; LABCELL_X7_Y45_N0            ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_read_spi_v2:spi_walign_adc1|data_in[0]~3                                                                                                                                                                                      ; MLABCELL_X6_Y45_N15          ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; Block_read_spi_v2:spi_walign_adc1|reg_out~2                                                                                                                                                                                         ; LABCELL_X7_Y45_N42           ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_read_spi_v2:spi_walign_adc1|sch[4]~2                                                                                                                                                                                          ; MLABCELL_X6_Y45_N54          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_read_spi_v2:spi_walign_adc2|data_in[0]~2                                                                                                                                                                                      ; MLABCELL_X6_Y37_N51          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_read_spi_v2:spi_walign_adc2|data_in[0]~3                                                                                                                                                                                      ; MLABCELL_X6_Y37_N36          ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; Block_read_spi_v2:spi_walign_adc2|reg_out~2                                                                                                                                                                                         ; LABCELL_X7_Y37_N57           ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_read_spi_v2:spi_walign_adc2|sch[4]~2                                                                                                                                                                                          ; MLABCELL_X6_Y37_N54          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_write_spi:spi_LED|data_in[0]~0                                                                                                                                                                                                ; LABCELL_X87_Y97_N48          ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_write_spi:spi_LED|data_out[1]~2                                                                                                                                                                                               ; LABCELL_X88_Y97_N6           ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_write_spi:spi_LED|sch[6]~0                                                                                                                                                                                                    ; LABCELL_X87_Y97_N9           ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; Block_write_spi:spi_LED|sch[6]~2                                                                                                                                                                                                    ; LABCELL_X88_Y97_N54          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_write_spi:spi_PWRDN|data_in[0]~0                                                                                                                                                                                              ; LABCELL_X65_Y39_N6           ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_write_spi:spi_PWRDN|data_out[4]~2                                                                                                                                                                                             ; LABCELL_X65_Y39_N42          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_write_spi:spi_PWRDN|sch[3]~0                                                                                                                                                                                                  ; LABCELL_X65_Y39_N30          ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; Block_write_spi:spi_PWRDN|sch[3]~2                                                                                                                                                                                                  ; MLABCELL_X64_Y39_N54         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_write_spi:spi_TEST_wr|data_in[0]~1                                                                                                                                                                                            ; MLABCELL_X70_Y80_N21         ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_write_spi:spi_TEST_wr|data_out[31]~2                                                                                                                                                                                          ; MLABCELL_X70_Y80_N0          ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_write_spi:spi_TEST_wr|sch[3]~0                                                                                                                                                                                                ; LABCELL_X73_Y80_N15          ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; Block_write_spi:spi_TEST_wr|sch[3]~1                                                                                                                                                                                                ; LABCELL_X73_Y80_N0           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_write_spi:spi_att1|data_in[0]~0                                                                                                                                                                                               ; LABCELL_X31_Y36_N3           ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_write_spi:spi_att1|data_out[2]~2                                                                                                                                                                                              ; LABCELL_X31_Y36_N36          ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_write_spi:spi_att1|sch[6]~0                                                                                                                                                                                                   ; LABCELL_X35_Y36_N51          ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; Block_write_spi:spi_att1|sch[6]~2                                                                                                                                                                                                   ; LABCELL_X35_Y36_N33          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_write_spi:spi_att2|data_in[0]~0                                                                                                                                                                                               ; LABCELL_X94_Y97_N12          ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_write_spi:spi_att2|data_out[0]~2                                                                                                                                                                                              ; LABCELL_X94_Y97_N30          ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_write_spi:spi_att2|sch[1]~0                                                                                                                                                                                                   ; LABCELL_X94_Y97_N48          ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; Block_write_spi:spi_att2|sch[1]~2                                                                                                                                                                                                   ; LABCELL_X94_Y97_N6           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_write_spi:spi_att3|data_in[0]~0                                                                                                                                                                                               ; LABCELL_X19_Y56_N18          ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_write_spi:spi_att3|data_in[0]~1                                                                                                                                                                                               ; MLABCELL_X18_Y56_N15         ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; Block_write_spi:spi_att3|data_out[4]~2                                                                                                                                                                                              ; LABCELL_X19_Y56_N39          ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_write_spi:spi_att3|sch[3]~0                                                                                                                                                                                                   ; LABCELL_X19_Y56_N54          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_write_spi:spi_att4|data_in[0]~0                                                                                                                                                                                               ; LABCELL_X30_Y32_N45          ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_write_spi:spi_att4|data_out[4]~2                                                                                                                                                                                              ; LABCELL_X30_Y32_N6           ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_write_spi:spi_att4|sch[2]~0                                                                                                                                                                                                   ; LABCELL_X30_Y32_N54          ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; Block_write_spi:spi_att4|sch[2]~2                                                                                                                                                                                                   ; LABCELL_X31_Y32_N24          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_write_spi:spi_upr1|data_in[0]~3                                                                                                                                                                                               ; MLABCELL_X53_Y92_N18         ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_write_spi:spi_upr1|data_out[4]~2                                                                                                                                                                                              ; MLABCELL_X53_Y92_N36         ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_write_spi:spi_upr1|sch[0]~0                                                                                                                                                                                                   ; LABCELL_X51_Y92_N27          ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; Block_write_spi:spi_upr1|sch[0]~2                                                                                                                                                                                                   ; LABCELL_X51_Y92_N0           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_write_spi_mac:spi_adr_read_MEM|data_in[1]~0                                                                                                                                                                                   ; LABCELL_X56_Y96_N24          ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_write_spi_mac:spi_adr_read_MEM|data_in[1]~1                                                                                                                                                                                   ; LABCELL_X56_Y96_N51          ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; Block_write_spi_mac:spi_adr_read_MEM|data_out[4]~3                                                                                                                                                                                  ; LABCELL_X56_Y96_N30          ; 25      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_write_spi_mac:spi_adr_read_MEM|sch[6]~4                                                                                                                                                                                       ; LABCELL_X57_Y96_N24          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_write_spi_mac:spi_test_sdram_wr|data_in[1]~0                                                                                                                                                                                  ; LABCELL_X46_Y96_N12          ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; Block_write_spi_mac:spi_test_sdram_wr|data_in[1]~1                                                                                                                                                                                  ; LABCELL_X46_Y96_N0           ; 25      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_write_spi_mac:spi_test_sdram_wr|data_out[21]~3                                                                                                                                                                                ; LABCELL_X43_Y96_N24          ; 26      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Block_write_spi_mac:spi_test_sdram_wr|flag_wr[0]                                                                                                                                                                                    ; FF_X43_Y96_N32               ; 3       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; Block_write_spi_mac:spi_test_sdram_wr|sch[4]~2                                                                                                                                                                                      ; LABCELL_X43_Y96_N36          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; D1_SYNCB                                                                                                                                                                                                                            ; PIN_AC12                     ; 39      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; D2_SYNCB                                                                                                                                                                                                                            ; PIN_AH11                     ; 52      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DMA_SPI:spi1|FLAG_SPI_DATA_OK                                                                                                                                                                                                       ; FF_X44_Y50_N20               ; 460     ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ;
; DMA_SPI:spi1|FLAG_SPI_WR                                                                                                                                                                                                            ; FF_X60_Y54_N26               ; 418     ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DMA_SPI:spi1|timer~0                                                                                                                                                                                                                ; LABCELL_X44_Y50_N57          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Equal0~6                                                                                                                                                                                                                            ; LABCELL_X99_Y97_N42          ; 37      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; RD_BUS                                                                                                                                                                                                                              ; PIN_F10                      ; 36      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; SPI4_NSS_MK                                                                                                                                                                                                                         ; PIN_K10                      ; 409     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SPI4_SCK_MK                                                                                                                                                                                                                         ; PIN_J10                      ; 408     ; Clock                                 ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; adc1_jesd_rcv:adc1|adc1_align:al1|align_event0[0]~1                                                                                                                                                                                 ; LABCELL_X1_Y51_N6            ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; adc1_jesd_rcv:adc1|adc1_align:al1|align_event1[0]~1                                                                                                                                                                                 ; MLABCELL_X6_Y51_N48          ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; adc1_jesd_rcv:adc1|adc1_align:al1|dx[3]~0                                                                                                                                                                                           ; MLABCELL_X6_Y51_N54          ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; adc1_jesd_rcv:adc1|adc1_align:al1|elastic_buf_wr[0]                                                                                                                                                                                 ; FF_X2_Y51_N35                ; 6       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; adc1_jesd_rcv:adc1|adc1_align:al1|elastic_buf_wr[0]~1                                                                                                                                                                               ; LABCELL_X2_Y51_N24           ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; adc1_jesd_rcv:adc1|adc1_align:al1|elastic_buf_wr[1]                                                                                                                                                                                 ; FF_X4_Y51_N7                 ; 6       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; adc1_jesd_rcv:adc1|adc1_align:al1|elastic_buf_wr[1]~3                                                                                                                                                                               ; LABCELL_X4_Y51_N39           ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; adc1_jesd_rcv:adc1|adc1_align:al1|line_sync                                                                                                                                                                                         ; FF_X1_Y51_N26                ; 18      ; Read enable, Sync. clear              ; no     ; --                   ; --               ; --                        ;
; adc1_jesd_rcv:adc1|adc1_align:al1|ok[0]~1                                                                                                                                                                                           ; LABCELL_X4_Y51_N48           ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; adc1_jesd_rcv:adc1|adc1_align:al1|step~32                                                                                                                                                                                           ; LABCELL_X7_Y51_N51           ; 38      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; adc1_jesd_rcv:adc1|adc1_align:al2|align_event0[0]~1                                                                                                                                                                                 ; LABCELL_X1_Y46_N42           ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; adc1_jesd_rcv:adc1|adc1_align:al2|align_event1[0]~1                                                                                                                                                                                 ; MLABCELL_X3_Y46_N39          ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; adc1_jesd_rcv:adc1|adc1_align:al2|dx[3]~0                                                                                                                                                                                           ; LABCELL_X4_Y46_N54           ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; adc1_jesd_rcv:adc1|adc1_align:al2|elastic_buf_wr[0]                                                                                                                                                                                 ; FF_X2_Y46_N20                ; 6       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; adc1_jesd_rcv:adc1|adc1_align:al2|elastic_buf_wr[0]~1                                                                                                                                                                               ; MLABCELL_X3_Y46_N54          ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; adc1_jesd_rcv:adc1|adc1_align:al2|elastic_buf_wr[1]                                                                                                                                                                                 ; FF_X3_Y46_N28                ; 6       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; adc1_jesd_rcv:adc1|adc1_align:al2|elastic_buf_wr[1]~3                                                                                                                                                                               ; MLABCELL_X3_Y46_N57          ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; adc1_jesd_rcv:adc1|adc1_align:al2|line_sync                                                                                                                                                                                         ; FF_X4_Y46_N2                 ; 20      ; Read enable, Sync. clear              ; no     ; --                   ; --               ; --                        ;
; adc1_jesd_rcv:adc1|adc1_align:al2|step~32                                                                                                                                                                                           ; MLABCELL_X3_Y44_N27          ; 39      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; adc1_jesd_rcv:adc1|line_world_align:gen_lane[0].al|align.00000001                                                                                                                                                                   ; FF_X3_Y55_N38                ; 20      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; adc1_jesd_rcv:adc1|line_world_align:gen_lane[0].al|flag_cgs                                                                                                                                                                         ; FF_X3_Y55_N50                ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; adc1_jesd_rcv:adc1|line_world_align:gen_lane[1].al|align.00000001                                                                                                                                                                   ; FF_X3_Y53_N50                ; 20      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; adc1_jesd_rcv:adc1|line_world_align:gen_lane[1].al|flag_cgs                                                                                                                                                                         ; FF_X3_Y53_N14                ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; adc1_jesd_rcv:adc1|line_world_align:gen_lane[2].al|align.00000001                                                                                                                                                                   ; FF_X4_Y47_N53                ; 20      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; adc1_jesd_rcv:adc1|line_world_align:gen_lane[2].al|flag_cgs                                                                                                                                                                         ; FF_X4_Y48_N38                ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; adc1_jesd_rcv:adc1|line_world_align:gen_lane[3].al|align.00000001                                                                                                                                                                   ; FF_X1_Y44_N26                ; 20      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; adc1_jesd_rcv:adc1|line_world_align:gen_lane[3].al|flag_cgs                                                                                                                                                                         ; FF_X1_Y44_N50                ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; adc2_jesd_rcv:adc2|adc2_align:al1|align_event0[0]~1                                                                                                                                                                                 ; LABCELL_X7_Y31_N42           ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; adc2_jesd_rcv:adc2|adc2_align:al1|align_event1[0]~1                                                                                                                                                                                 ; MLABCELL_X8_Y31_N39          ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; adc2_jesd_rcv:adc2|adc2_align:al1|dx[3]~0                                                                                                                                                                                           ; MLABCELL_X6_Y31_N36          ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; adc2_jesd_rcv:adc2|adc2_align:al1|elastic_buf_wr[0]                                                                                                                                                                                 ; FF_X7_Y31_N19                ; 6       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; adc2_jesd_rcv:adc2|adc2_align:al1|elastic_buf_wr[0]~1                                                                                                                                                                               ; LABCELL_X7_Y31_N57           ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; adc2_jesd_rcv:adc2|adc2_align:al1|elastic_buf_wr[1]                                                                                                                                                                                 ; FF_X11_Y31_N53               ; 6       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; adc2_jesd_rcv:adc2|adc2_align:al1|elastic_buf_wr[1]~3                                                                                                                                                                               ; LABCELL_X11_Y31_N54          ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; adc2_jesd_rcv:adc2|adc2_align:al1|line_sync                                                                                                                                                                                         ; FF_X10_Y31_N2                ; 19      ; Read enable, Sync. clear              ; no     ; --                   ; --               ; --                        ;
; adc2_jesd_rcv:adc2|adc2_align:al1|ok[0]~1                                                                                                                                                                                           ; MLABCELL_X10_Y31_N18         ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; adc2_jesd_rcv:adc2|adc2_align:al1|step~32                                                                                                                                                                                           ; MLABCELL_X10_Y27_N45         ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; adc2_jesd_rcv:adc2|adc2_align:al2|align_event0[0]~1                                                                                                                                                                                 ; LABCELL_X14_Y26_N48          ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; adc2_jesd_rcv:adc2|adc2_align:al2|align_event1[0]~1                                                                                                                                                                                 ; MLABCELL_X13_Y25_N42         ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; adc2_jesd_rcv:adc2|adc2_align:al2|dx[3]~0                                                                                                                                                                                           ; LABCELL_X16_Y25_N36          ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; adc2_jesd_rcv:adc2|adc2_align:al2|elastic_buf_wr[0]                                                                                                                                                                                 ; FF_X14_Y26_N1                ; 6       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; adc2_jesd_rcv:adc2|adc2_align:al2|elastic_buf_wr[0]~1                                                                                                                                                                               ; LABCELL_X14_Y26_N36          ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; adc2_jesd_rcv:adc2|adc2_align:al2|elastic_buf_wr[1]~3                                                                                                                                                                               ; MLABCELL_X13_Y25_N39         ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; adc2_jesd_rcv:adc2|adc2_align:al2|elastic_buf_wr[1]~DUPLICATE                                                                                                                                                                       ; FF_X13_Y25_N52               ; 5       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; adc2_jesd_rcv:adc2|adc2_align:al2|line_sync                                                                                                                                                                                         ; FF_X14_Y24_N56               ; 17      ; Read enable, Sync. clear              ; no     ; --                   ; --               ; --                        ;
; adc2_jesd_rcv:adc2|adc2_align:al2|step~32                                                                                                                                                                                           ; LABCELL_X15_Y25_N18          ; 39      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; adc2_jesd_rcv:adc2|line_world_align:gen_lane[0].al|align.00000001                                                                                                                                                                   ; FF_X10_Y28_N14               ; 20      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; adc2_jesd_rcv:adc2|line_world_align:gen_lane[0].al|flag_cgs                                                                                                                                                                         ; FF_X10_Y28_N50               ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; adc2_jesd_rcv:adc2|line_world_align:gen_lane[1].al|align.00000001                                                                                                                                                                   ; FF_X8_Y32_N44                ; 20      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; adc2_jesd_rcv:adc2|line_world_align:gen_lane[1].al|flag_cgs                                                                                                                                                                         ; FF_X8_Y32_N2                 ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; adc2_jesd_rcv:adc2|line_world_align:gen_lane[2].al|align.00000001                                                                                                                                                                   ; FF_X11_Y24_N50               ; 20      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; adc2_jesd_rcv:adc2|line_world_align:gen_lane[2].al|flag_cgs                                                                                                                                                                         ; FF_X11_Y24_N26               ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; adc2_jesd_rcv:adc2|line_world_align:gen_lane[3].al|align.00000001                                                                                                                                                                   ; FF_X10_Y21_N8                ; 20      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; adc2_jesd_rcv:adc2|line_world_align:gen_lane[3].al|flag_cgs                                                                                                                                                                         ; FF_X13_Y21_N41               ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; async_transmitter:tx1|Equal0~0                                                                                                                                                                                                      ; MLABCELL_X60_Y54_N18         ; 34      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; async_transmitter:tx1|TxD_shift[5]~1                                                                                                                                                                                                ; MLABCELL_X60_Y54_N39         ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; comb~0                                                                                                                                                                                                                              ; MLABCELL_X8_Y97_N51          ; 32      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_rx.g_rx[0].g_rx.counter_rx_digitalreset|reset_cond~2 ; LABCELL_X2_Y62_N18           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_rx.g_rx[1].g_rx.counter_rx_digitalreset|reset_cond~2 ; LABCELL_X2_Y54_N48           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_rx.g_rx[2].g_rx.counter_rx_digitalreset|reset_cond~2 ; LABCELL_X2_Y40_N36           ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_rx.g_rx[3].g_rx.counter_rx_digitalreset|reset_cond~2 ; LABCELL_X1_Y38_N24           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|comb~0                                                                        ; LABCELL_X1_Y38_N9            ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|comb~1                                                                        ; LABCELL_X2_Y40_N51           ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|comb~2                                                                        ; LABCELL_X2_Y54_N57           ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|comb~3                                                                        ; LABCELL_X2_Y62_N3            ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_rx.g_rx[0].g_rx.counter_rx_digitalreset|reset_cond~2 ; LABCELL_X11_Y29_N21          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_rx.g_rx[1].g_rx.counter_rx_digitalreset|reset_cond~2 ; LABCELL_X1_Y34_N54           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_rx.g_rx[2].g_rx.counter_rx_digitalreset|reset_cond~2 ; MLABCELL_X10_Y20_N54         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_rx.g_rx[3].g_rx.counter_rx_digitalreset|reset_cond~2 ; LABCELL_X1_Y12_N54           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|comb~0                                                                        ; LABCELL_X1_Y12_N39           ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|comb~1                                                                        ; MLABCELL_X10_Y20_N51         ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|comb~2                                                                        ; LABCELL_X1_Y34_N51           ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|comb~3                                                                        ; LABCELL_X11_Y29_N3           ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; custom_phy_dac:dac1|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_pll.counter_pll_powerdown|Equal0~1                           ; LABCELL_X131_Y75_N30         ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; custom_phy_dac:dac1|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_tx.g_tx[0].g_tx.counter_tx_ready|r_reset                     ; FF_X126_Y75_N17              ; 34      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_pll.counter_pll_powerdown|Equal0~1                           ; LABCELL_X131_Y79_N0          ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_tx.g_tx[0].g_tx.counter_tx_ready|r_reset                     ; FF_X126_Y75_N47              ; 33      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; dds_chirp:dds1|DDS_48_v1:dds_0|DDS_48_v1_nco_ii_0:nco_ii_0|asj_nco_mob_rw:ux123|data_out[7]~3                                                                                                                                       ; LABCELL_X56_Y64_N33          ; 156     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; dds_chirp:dds1|Equal0~0                                                                                                                                                                                                             ; LABCELL_X50_Y61_N0           ; 104     ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ;
; dds_chirp:dds1|accum_dds[11]~0                                                                                                                                                                                                      ; LABCELL_X50_Y61_N42          ; 87      ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; dds_chirp:dds1|accum_dds[11]~1                                                                                                                                                                                                      ; LABCELL_X50_Y61_N18          ; 54      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; dds_chirp:dds1|reg_clk_en                                                                                                                                                                                                           ; FF_X49_Y62_N41               ; 396     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; dds_chirp:dds1|reg_rst_n                                                                                                                                                                                                            ; FF_X50_Y61_N41               ; 281     ; Async. clear, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; dds_chirp:dds1|temp_t1[30]~0                                                                                                                                                                                                        ; MLABCELL_X49_Y57_N33         ; 33      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; error_sch:block_error_adc1|sch_reg[9]~0                                                                                                                                                                                             ; MLABCELL_X6_Y49_N54          ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; error_sch:block_error_adc2|sch_reg[0]~0                                                                                                                                                                                             ; MLABCELL_X6_Y44_N48          ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; error_sch:block_error_sysref_adc1|sch_reg[0]~0                                                                                                                                                                                      ; MLABCELL_X10_Y49_N54         ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; error_sch:block_error_sysref_adc2|sch_reg[1]~0                                                                                                                                                                                      ; MLABCELL_X6_Y41_N51          ; 23      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; error_sch:error1_D2|sch_reg[11]~0                                                                                                                                                                                                   ; LABCELL_X44_Y91_N54          ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; error_sch:error1|sch_reg[11]~0                                                                                                                                                                                                      ; LABCELL_X51_Y90_N48          ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; error_sch:error2_D2|sch_reg[5]~0                                                                                                                                                                                                    ; MLABCELL_X49_Y89_N48         ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; error_sch:error2|sch_reg[4]~0                                                                                                                                                                                                       ; LABCELL_X51_Y93_N54          ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; master_start:sync1|Equal6~0                                                                                                                                                                                                         ; LABCELL_X44_Y48_N0           ; 165     ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; master_start:sync1|Equal6~1                                                                                                                                                                                                         ; LABCELL_X41_Y52_N3           ; 17      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; master_start:sync1|FLAG_SYS_TIME_UPDATED                                                                                                                                                                                            ; FF_X46_Y46_N14               ; 12      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; master_start:sync1|TIME_MASTER[2]~1                                                                                                                                                                                                 ; LABCELL_X46_Y46_N42          ; 120     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; master_start:sync1|always2~0                                                                                                                                                                                                        ; LABCELL_X46_Y46_N15          ; 120     ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; master_start:sync1|always4~0                                                                                                                                                                                                        ; LABCELL_X41_Y48_N42          ; 129     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; master_start:sync1|reg_DDS_start                                                                                                                                                                                                    ; FF_X41_Y49_N44               ; 54      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; master_start:sync1|reg_MEM_N_impuls[15]~0                                                                                                                                                                                           ; LABCELL_X46_Y57_N27          ; 370     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; master_start:sync1|reg_MEM_TYPE_impulse[0]~0                                                                                                                                                                                        ; LABCELL_X46_Y57_N6           ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; master_start:sync1|reg_temp_N_impuls[0]~1                                                                                                                                                                                           ; LABCELL_X41_Y48_N57          ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; master_start:sync1|reg_temp_N_impuls[3]~0                                                                                                                                                                                           ; LABCELL_X41_Y52_N54          ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; master_start:sync1|temp_TIMER1[19]~0                                                                                                                                                                                                ; LABCELL_X41_Y49_N45          ; 43      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; master_start:sync1|temp_TIMER2[0]~1                                                                                                                                                                                                 ; LABCELL_X41_Y49_N39          ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; master_start:sync1|temp_TIMER2[16]~0                                                                                                                                                                                                ; LABCELL_X41_Y49_N0           ; 27      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; master_start:sync1|temp_TIMER3[31]~0                                                                                                                                                                                                ; LABCELL_X41_Y49_N36          ; 45      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; master_start:sync1|temp_TIMER4[30]~0                                                                                                                                                                                                ; LABCELL_X41_Y49_N33          ; 40      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pll_0002:pll_1|altera_pll:altera_pll_i|outclk_wire[0]                                                                                                                                                                               ; PLLOUTPUTCOUNTER_X132_Y13_N1 ; 1799    ; Clock                                 ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; pll_240_120_0002:pll240_120_ADC1|altera_pll:altera_pll_i|outclk_wire[0]                                                                                                                                                             ; PLLOUTPUTCOUNTER_X0_Y16_N1   ; 60      ; Clock                                 ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; pll_240_120_0002:pll240_120_ADC1|altera_pll:altera_pll_i|outclk_wire[1]                                                                                                                                                             ; PLLOUTPUTCOUNTER_X0_Y13_N1   ; 2392    ; Clock                                 ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; pll_96_48:pll_96_dac1|pll_96_48_0002:pll_96_48_inst|altera_pll:altera_pll_i|outclk_wire[0]                                                                                                                                          ; PLLOUTPUTCOUNTER_X132_Y72_N1 ; 1120    ; Clock                                 ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; pll_96_48:pll_96_dac1|pll_96_48_0002:pll_96_48_inst|altera_pll:altera_pll_i|outclk_wire[1]                                                                                                                                          ; PLLOUTPUTCOUNTER_X132_Y70_N1 ; 3052    ; Clock                                 ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; r_rst_adc1_align                                                                                                                                                                                                                    ; FF_X6_Y47_N14                ; 129     ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; r_rst_adc2_align                                                                                                                                                                                                                    ; FF_X13_Y29_N32               ; 127     ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; reset_long:rst_mk|sch[30]~0                                                                                                                                                                                                         ; MLABCELL_X8_Y97_N36          ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rst:reset002|altshift_taps:a_rtl_0|shift_taps_2ou:auto_generated|altsyncram_0l91:altsyncram5|ram_block6a0                                                                                                                           ; M10K_X5_Y42_N0               ; 301     ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; rst:reset002|altshift_taps:a_rtl_0|shift_taps_2ou:auto_generated|altsyncram_0l91:altsyncram5|ram_block6a1                                                                                                                           ; M10K_X5_Y42_N0               ; 297     ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; rst:reset002|altshift_taps:a_rtl_0|shift_taps_2ou:auto_generated|cntr_kcf:cntr1|cout_actual                                                                                                                                         ; LABCELL_X4_Y42_N48           ; 6       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; rst:reset005|a[0]                                                                                                                                                                                                                   ; FF_X73_Y90_N29               ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; rst:reset007|a[0]                                                                                                                                                                                                                   ; FF_X75_Y96_N38               ; 11      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; rst:reset008|altshift_taps:a_rtl_0|shift_taps_6ou:auto_generated|altsyncram_8l91:altsyncram5|ram_block6a0                                                                                                                           ; M10K_X52_Y89_N0              ; 84      ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; rst:reset008|altshift_taps:a_rtl_0|shift_taps_6ou:auto_generated|altsyncram_8l91:altsyncram5|ram_block6a1                                                                                                                           ; M10K_X52_Y89_N0              ; 44      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; rst:reset008|altshift_taps:a_rtl_0|shift_taps_6ou:auto_generated|altsyncram_8l91:altsyncram5|ram_block6a2                                                                                                                           ; M10K_X52_Y89_N0              ; 41      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; rst:reset008|altshift_taps:a_rtl_0|shift_taps_6ou:auto_generated|altsyncram_8l91:altsyncram5|ram_block6a3                                                                                                                           ; M10K_X52_Y89_N0              ; 127     ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; rst:reset008|altshift_taps:a_rtl_0|shift_taps_6ou:auto_generated|cntr_kcf:cntr1|cout_actual                                                                                                                                         ; LABCELL_X51_Y89_N24          ; 6       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; rst:reset_u1_1|altshift_taps:a_rtl_0|shift_taps_3ou:auto_generated|altsyncram_1l91:altsyncram5|ram_block6a0                                                                                                                         ; M10K_X45_Y45_N0              ; 407     ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; rst:reset_u1_1|altshift_taps:a_rtl_0|shift_taps_3ou:auto_generated|altsyncram_1l91:altsyncram5|ram_block6a1                                                                                                                         ; M10K_X45_Y45_N0              ; 455     ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; rst:reset_u1_1|altshift_taps:a_rtl_0|shift_taps_3ou:auto_generated|altsyncram_1l91:altsyncram5|ram_block6a2                                                                                                                         ; M10K_X45_Y45_N0              ; 470     ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; rst:reset_u1_1|altshift_taps:a_rtl_0|shift_taps_3ou:auto_generated|cntr_kcf:cntr1|cout_actual                                                                                                                                       ; LABCELL_X44_Y45_N48          ; 5       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sdram_cntr:SDRAM_CNTR0|Equal0~4                                                                                                                                                                                                     ; MLABCELL_X53_Y98_N0          ; 17      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sdram_cntr:SDRAM_CNTR0|Selector0~0                                                                                                                                                                                                  ; MLABCELL_X53_Y97_N42         ; 28      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdram_cntr:SDRAM_CNTR0|WideOr17                                                                                                                                                                                                     ; MLABCELL_X49_Y98_N51         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdram_cntr:SDRAM_CNTR0|WideOr53~0                                                                                                                                                                                                   ; LABCELL_X51_Y98_N18          ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdram_cntr:SDRAM_CNTR0|WideOr54~0                                                                                                                                                                                                   ; LABCELL_X51_Y98_N0           ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sdram_cntr:SDRAM_CNTR0|WideOr5~0                                                                                                                                                                                                    ; LABCELL_X51_Y98_N57          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdram_cntr:SDRAM_CNTR0|ref_en                                                                                                                                                                                                       ; FF_X53_Y98_N50               ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdram_cntr:SDRAM_CNTR0|sdram_buf_we                                                                                                                                                                                                 ; FF_X50_Y98_N13               ; 17      ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; sdram_cntr:SDRAM_CNTR0|sdram_data~0                                                                                                                                                                                                 ; LABCELL_X50_Y98_N24          ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdram_cntr:SDRAM_CNTR0|st.READ_DATA                                                                                                                                                                                                 ; FF_X51_Y96_N44               ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdram_cntr:SDRAM_CNTR0|w_st.01                                                                                                                                                                                                      ; FF_X49_Y98_N56               ; 18      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sdram_cntr:SDRAM_CNTR0|w_st~6                                                                                                                                                                                                       ; MLABCELL_X49_Y98_N48         ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdram_mk_upr:u1|data_reg[0]~2                                                                                                                                                                                                       ; LABCELL_X51_Y99_N0           ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdram_mk_upr:u1|r_data[4]~1                                                                                                                                                                                                         ; LABCELL_X56_Y97_N36          ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdram_mk_upr:u1|reg_addr[13]~0                                                                                                                                                                                                      ; MLABCELL_X53_Y97_N39         ; 25      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdram_mk_upr:u1|reg_adr_all[0]~3                                                                                                                                                                                                    ; LABCELL_X51_Y99_N6           ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdram_mk_upr:u1|reg_adr_to_mem_rd[10]~0                                                                                                                                                                                             ; LABCELL_X50_Y99_N42          ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdram_mk_upr:u1|reg_adr_to_mem_wr[5]~0                                                                                                                                                                                              ; LABCELL_X56_Y97_N54          ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdram_mk_upr:u1|reg_adr_to_mem_wr[5]~1                                                                                                                                                                                              ; LABCELL_X56_Y98_N45          ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdram_mk_upr:u1|step_rd~27                                                                                                                                                                                                          ; LABCELL_X56_Y98_N48          ; 11      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sdram_mk_upr:u1|step_wr.00000000                                                                                                                                                                                                    ; FF_X51_Y99_N56               ; 17      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sdram_mk_upr:u1|step_wr.00000100                                                                                                                                                                                                    ; FF_X51_Y99_N44               ; 20      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; send_to_uart:tst_u1|MEM[407]~0                                                                                                                                                                                                      ; LABCELL_X59_Y55_N21          ; 408     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; send_to_uart:tst_u1|MEM[7]~1                                                                                                                                                                                                        ; MLABCELL_X58_Y45_N48         ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; send_to_uart:tst_u1|N_sch[0]~1                                                                                                                                                                                                      ; LABCELL_X61_Y54_N57          ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; send_to_uart:tst_u1|dat_o[0]~0                                                                                                                                                                                                      ; LABCELL_X59_Y55_N15          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sync_align_ila:sa_ila_D2|ILA_faza[4]~0                                                                                                                                                                                              ; LABCELL_X129_Y73_N0          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sync_align_ila:sa_ila_D2|data_last[26]~0                                                                                                                                                                                            ; LABCELL_X126_Y73_N33         ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sync_align_ila:sa_ila_D2|data_last[31]~2                                                                                                                                                                                            ; LABCELL_X126_Y73_N6          ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sync_align_ila:sa_ila_D2|data_reg[6]~12                                                                                                                                                                                             ; LABCELL_X129_Y73_N3          ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sync_align_ila:sa_ila_D2|sch_lmfc[0]~0                                                                                                                                                                                              ; MLABCELL_X123_Y73_N48        ; 9       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sync_align_ila:sa_ila|ILA_faza[4]~0                                                                                                                                                                                                 ; MLABCELL_X123_Y78_N42        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sync_align_ila:sa_ila|data_last[26]~1                                                                                                                                                                                               ; MLABCELL_X123_Y77_N9         ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sync_align_ila:sa_ila|data_last[31]~2                                                                                                                                                                                               ; MLABCELL_X123_Y77_N12        ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sync_align_ila:sa_ila|data_reg[6]~13                                                                                                                                                                                                ; MLABCELL_X123_Y78_N45        ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sync_align_ila:sa_ila|sch_lmfc[0]~0                                                                                                                                                                                                 ; LABCELL_X126_Y78_N51         ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; wcm:wcm1|FLAG_CLR_COMMAND~1                                                                                                                                                                                                         ; LABCELL_X43_Y58_N24          ; 29      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; wcm:wcm1|FLAG_CMD_SEARCH~0                                                                                                                                                                                                          ; LABCELL_X43_Y57_N24          ; 76      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; wcm:wcm1|FLAG_REG_STATUS[0]~2                                                                                                                                                                                                       ; LABCELL_X44_Y57_N36          ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wcm:wcm1|RD_REG                                                                                                                                                                                                                     ; FF_X46_Y57_N19               ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wcm:wcm1|WR_REG                                                                                                                                                                                                                     ; FF_X44_Y57_N28               ; 10      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; wcm:wcm1|clr_REG_ADDR[0]~1                                                                                                                                                                                                          ; LABCELL_X43_Y58_N54          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wcm:wcm1|mem_TIME_START[43]~0                                                                                                                                                                                                       ; LABCELL_X44_Y57_N21          ; 338     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wcm:wcm1|mem_Tblank2[4]~0                                                                                                                                                                                                           ; LABCELL_X46_Y57_N45          ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wcm:wcm1|rd_REG_ADDR[3]~0                                                                                                                                                                                                           ; LABCELL_X43_Y58_N39          ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; wcm:wcm1|rd_REG_ADDR[3]~2                                                                                                                                                                                                           ; LABCELL_X43_Y57_N6           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wcm:wcm1|status[14]~1                                                                                                                                                                                                               ; LABCELL_X46_Y58_N6           ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wcm:wcm1|t1_CMD_ADDR[0]~1                                                                                                                                                                                                           ; LABCELL_X43_Y57_N30          ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wcm:wcm1|tmp_CMD_ADDR[0]~0                                                                                                                                                                                                          ; LABCELL_X43_Y57_N48          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wcm:wcm1|tmp_CMD_TIME[26]~0                                                                                                                                                                                                         ; LABCELL_X43_Y57_N42          ; 65      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wcm:wcm1|tmp_Tblank1[5]~0                                                                                                                                                                                                           ; LABCELL_X57_Y56_N0           ; 338     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wcm:wcm1|w_REG_ADDR[0]~0                                                                                                                                                                                                            ; LABCELL_X44_Y57_N48          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wcm:wcm1|w_REG_DATA[98]~0                                                                                                                                                                                                           ; LABCELL_X46_Y58_N48          ; 338     ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; wcm:wcm1|w_REG_DATA[98]~1                                                                                                                                                                                                           ; LABCELL_X46_Y58_N57          ; 349     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                      ; Location                           ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------+---------+----------------------+------------------+---------------------------+
; SPI4_SCK_MK                                                                                                                                                                                                                                                                                                                               ; PIN_J10                            ; 408     ; Global Clock         ; GCLK13           ; --                        ;
; custom_phy_dac:dac1|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_tx_pld_pcs_interface_rbc:inst_av_hssi_tx_pld_pcs_interface|pld8gtxclkout ; HSSITXPLDPCSINTERFACE_X132_Y51_N57 ; 1       ; Periphery Clock      ; PCLK112          ; --                        ;
; custom_phy_dac:dac1|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_tx_pld_pcs_interface_rbc:inst_av_hssi_tx_pld_pcs_interface|pld8gtxclkout ; HSSITXPLDPCSINTERFACE_X132_Y55_N57 ; 1       ; Periphery Clock      ; PCLK115          ; --                        ;
; custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_tx_pld_pcs_interface_rbc:inst_av_hssi_tx_pld_pcs_interface|pld8gtxclkout ; HSSITXPLDPCSINTERFACE_X132_Y43_N57 ; 1       ; Periphery Clock      ; PCLK109          ; --                        ;
; custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_tx_pld_pcs_interface_rbc:inst_av_hssi_tx_pld_pcs_interface|pld8gtxclkout ; HSSITXPLDPCSINTERFACE_X132_Y47_N57 ; 1       ; Regional Clock       ; RCLK73           ; --                        ;
; pll_0002:pll_1|altera_pll:altera_pll_i|outclk_wire[0]                                                                                                                                                                                                                                                                                     ; PLLOUTPUTCOUNTER_X132_Y13_N1       ; 1799    ; Global Clock         ; GCLK10           ; --                        ;
; pll_0002:pll_1|altera_pll:altera_pll_i|outclk_wire[1]                                                                                                                                                                                                                                                                                     ; PLLOUTPUTCOUNTER_X132_Y15_N1       ; 1       ; Global Clock         ; GCLK8            ; --                        ;
; pll_240_120_0002:pll240_120_ADC1|altera_pll:altera_pll_i|outclk_wire[0]                                                                                                                                                                                                                                                                   ; PLLOUTPUTCOUNTER_X0_Y16_N1         ; 60      ; Global Clock         ; GCLK1            ; --                        ;
; pll_240_120_0002:pll240_120_ADC1|altera_pll:altera_pll_i|outclk_wire[1]                                                                                                                                                                                                                                                                   ; PLLOUTPUTCOUNTER_X0_Y13_N1         ; 2392    ; Global Clock         ; GCLK3            ; --                        ;
; pll_96_48:pll_96_dac1|pll_96_48_0002:pll_96_48_inst|altera_pll:altera_pll_i|outclk_wire[0]                                                                                                                                                                                                                                                ; PLLOUTPUTCOUNTER_X132_Y72_N1       ; 1120    ; Global Clock         ; GCLK9            ; --                        ;
; pll_96_48:pll_96_dac1|pll_96_48_0002:pll_96_48_inst|altera_pll:altera_pll_i|outclk_wire[1]                                                                                                                                                                                                                                                ; PLLOUTPUTCOUNTER_X132_Y70_N1       ; 3052    ; Global Clock         ; GCLK11           ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------+---------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+----------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------+
; Name                                                                                                                                                          ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size    ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLABs ; MIF                        ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs                               ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+----------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------+
; adc1_jesd_rcv:adc1|adc1_align:al1|elastic_buffer:elastic0|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ALTSYNCRAM                                      ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 16           ; 32           ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 512     ; 32                          ; 16                          ; 32                          ; 16                          ; 512                 ; 1           ; 0     ; None                       ; M10K_X5_Y51_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; adc1_jesd_rcv:adc1|adc1_align:al1|elastic_buffer:elastic1|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ALTSYNCRAM                                      ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 16           ; 32           ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 512     ; 32                          ; 16                          ; 32                          ; 16                          ; 512                 ; 1           ; 0     ; None                       ; M10K_X5_Y50_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; adc1_jesd_rcv:adc1|adc1_align:al2|elastic_buffer:elastic0|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ALTSYNCRAM                                      ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 16           ; 32           ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 512     ; 32                          ; 16                          ; 32                          ; 16                          ; 512                 ; 1           ; 0     ; None                       ; M10K_X5_Y46_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; adc1_jesd_rcv:adc1|adc1_align:al2|elastic_buffer:elastic1|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ALTSYNCRAM                                      ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 16           ; 32           ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 512     ; 32                          ; 16                          ; 32                          ; 16                          ; 512                 ; 1           ; 0     ; None                       ; M10K_X5_Y47_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; adc2_jesd_rcv:adc2|adc2_align:al1|elastic_buffer:elastic0|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ALTSYNCRAM                                      ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 16           ; 32           ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 512     ; 32                          ; 16                          ; 32                          ; 16                          ; 512                 ; 1           ; 0     ; None                       ; M10K_X5_Y31_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; adc2_jesd_rcv:adc2|adc2_align:al1|elastic_buffer:elastic1|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ALTSYNCRAM                                      ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 16           ; 32           ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 512     ; 32                          ; 16                          ; 32                          ; 16                          ; 512                 ; 1           ; 0     ; None                       ; M10K_X5_Y33_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; adc2_jesd_rcv:adc2|adc2_align:al2|elastic_buffer:elastic0|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ALTSYNCRAM                                      ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 16           ; 32           ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 512     ; 32                          ; 16                          ; 32                          ; 16                          ; 512                 ; 1           ; 0     ; None                       ; M10K_X17_Y26_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; adc2_jesd_rcv:adc2|adc2_align:al2|elastic_buffer:elastic1|altsyncram:mem_rtl_0|altsyncram_0pp1:auto_generated|ALTSYNCRAM                                      ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 16           ; 32           ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 512     ; 32                          ; 16                          ; 32                          ; 16                          ; 512                 ; 1           ; 0     ; None                       ; M10K_X17_Y25_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; dds_chirp:dds1|DDS_48_v1:dds_0|DDS_48_v1_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_c8g1:auto_generated|ALTSYNCRAM ; AUTO ; ROM              ; Single Clock ; 65536        ; 16           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 1048576 ; 65536                       ; 16                          ; --                          ; --                          ; 1048576             ; 128         ; 0     ; DDS_48_v1_nco_ii_0_sin.hex ; M10K_X52_Y62_N0, M10K_X85_Y62_N0, M10K_X69_Y57_N0, M10K_X85_Y57_N0, M10K_X85_Y58_N0, M10K_X69_Y61_N0, M10K_X85_Y64_N0, M10K_X79_Y56_N0, M10K_X26_Y81_N0, M10K_X45_Y84_N0, M10K_X36_Y82_N0, M10K_X26_Y80_N0, M10K_X36_Y85_N0, M10K_X40_Y82_N0, M10K_X45_Y81_N0, M10K_X26_Y82_N0, M10K_X17_Y82_N0, M10K_X36_Y84_N0, M10K_X52_Y78_N0, M10K_X45_Y80_N0, M10K_X52_Y82_N0, M10K_X40_Y78_N0, M10K_X17_Y81_N0, M10K_X45_Y85_N0, M10K_X69_Y79_N0, M10K_X69_Y80_N0, M10K_X69_Y83_N0, M10K_X79_Y84_N0, M10K_X79_Y81_N0, M10K_X79_Y80_N0, M10K_X85_Y80_N0, M10K_X72_Y84_N0, M10K_X69_Y56_N0, M10K_X79_Y64_N0, M10K_X79_Y58_N0, M10K_X72_Y59_N0, M10K_X72_Y61_N0, M10K_X85_Y60_N0, M10K_X72_Y60_N0, M10K_X79_Y60_N0, M10K_X72_Y72_N0, M10K_X79_Y66_N0, M10K_X72_Y70_N0, M10K_X69_Y69_N0, M10K_X79_Y70_N0, M10K_X85_Y70_N0, M10K_X69_Y71_N0, M10K_X79_Y72_N0, M10K_X69_Y60_N0, M10K_X69_Y58_N0, M10K_X79_Y61_N0, M10K_X85_Y59_N0, M10K_X79_Y57_N0, M10K_X72_Y57_N0, M10K_X69_Y59_N0, M10K_X79_Y59_N0, M10K_X40_Y83_N0, M10K_X45_Y82_N0, M10K_X36_Y83_N0, M10K_X40_Y86_N0, M10K_X45_Y83_N0, M10K_X40_Y81_N0, M10K_X40_Y84_N0, M10K_X36_Y81_N0, M10K_X45_Y86_N0, M10K_X26_Y84_N0, M10K_X52_Y81_N0, M10K_X52_Y83_N0, M10K_X40_Y85_N0, M10K_X36_Y80_N0, M10K_X17_Y80_N0, M10K_X40_Y80_N0, M10K_X72_Y66_N0, M10K_X72_Y68_N0, M10K_X69_Y68_N0, M10K_X79_Y68_N0, M10K_X52_Y72_N0, M10K_X40_Y72_N0, M10K_X40_Y74_N0, M10K_X26_Y74_N0, M10K_X85_Y66_N0, M10K_X72_Y63_N0, M10K_X52_Y63_N0, M10K_X72_Y64_N0, M10K_X79_Y63_N0, M10K_X85_Y65_N0, M10K_X85_Y63_N0, M10K_X72_Y62_N0, M10K_X69_Y81_N0, M10K_X85_Y79_N0, M10K_X69_Y82_N0, M10K_X72_Y82_N0, M10K_X69_Y78_N0, M10K_X72_Y83_N0, M10K_X69_Y84_N0, M10K_X85_Y81_N0, M10K_X52_Y85_N0, M10K_X52_Y80_N0, M10K_X85_Y82_N0, M10K_X72_Y80_N0, M10K_X52_Y84_N0, M10K_X79_Y82_N0, M10K_X79_Y83_N0, M10K_X72_Y81_N0, M10K_X79_Y69_N0, M10K_X72_Y71_N0, M10K_X85_Y72_N0, M10K_X72_Y69_N0, M10K_X52_Y61_N0, M10K_X72_Y58_N0, M10K_X72_Y56_N0, M10K_X85_Y61_N0, M10K_X69_Y66_N0, M10K_X69_Y63_N0, M10K_X69_Y64_N0, M10K_X79_Y65_N0, M10K_X79_Y62_N0, M10K_X69_Y65_N0, M10K_X69_Y62_N0, M10K_X72_Y65_N0, M10K_X85_Y69_N0, M10K_X69_Y70_N0, M10K_X85_Y68_N0, M10K_X69_Y67_N0, M10K_X52_Y69_N0, M10K_X85_Y71_N0, M10K_X69_Y72_N0, M10K_X79_Y71_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; dds_chirp:dds1|DDS_48_v1:dds_0|DDS_48_v1_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_78g1:auto_generated|ALTSYNCRAM ; AUTO ; ROM              ; Single Clock ; 65536        ; 16           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 1048576 ; 65536                       ; 16                          ; --                          ; --                          ; 1048576             ; 128         ; 0     ; DDS_48_v1_nco_ii_0_cos.hex ; M10K_X40_Y76_N0, M10K_X36_Y79_N0, M10K_X45_Y78_N0, M10K_X40_Y75_N0, M10K_X36_Y75_N0, M10K_X52_Y76_N0, M10K_X17_Y75_N0, M10K_X40_Y77_N0, M10K_X45_Y67_N0, M10K_X17_Y67_N0, M10K_X26_Y69_N0, M10K_X45_Y66_N0, M10K_X52_Y64_N0, M10K_X40_Y67_N0, M10K_X52_Y65_N0, M10K_X40_Y66_N0, M10K_X79_Y77_N0, M10K_X52_Y75_N0, M10K_X69_Y73_N0, M10K_X52_Y73_N0, M10K_X79_Y76_N0, M10K_X72_Y74_N0, M10K_X85_Y73_N0, M10K_X85_Y77_N0, M10K_X36_Y62_N0, M10K_X45_Y60_N0, M10K_X40_Y64_N0, M10K_X36_Y60_N0, M10K_X26_Y71_N0, M10K_X40_Y71_N0, M10K_X36_Y71_N0, M10K_X40_Y70_N0, M10K_X45_Y69_N0, M10K_X36_Y69_N0, M10K_X45_Y71_N0, M10K_X17_Y71_N0, M10K_X17_Y72_N0, M10K_X45_Y72_N0, M10K_X36_Y68_N0, M10K_X26_Y72_N0, M10K_X45_Y74_N0, M10K_X26_Y76_N0, M10K_X40_Y79_N0, M10K_X26_Y77_N0, M10K_X26_Y79_N0, M10K_X36_Y76_N0, M10K_X52_Y77_N0, M10K_X45_Y77_N0, M10K_X52_Y74_N0, M10K_X79_Y78_N0, M10K_X85_Y76_N0, M10K_X69_Y77_N0, M10K_X52_Y79_N0, M10K_X79_Y73_N0, M10K_X72_Y76_N0, M10K_X72_Y78_N0, M10K_X40_Y60_N0, M10K_X40_Y62_N0, M10K_X26_Y62_N0, M10K_X36_Y66_N0, M10K_X45_Y61_N0, M10K_X45_Y59_N0, M10K_X26_Y63_N0, M10K_X40_Y63_N0, M10K_X45_Y68_N0, M10K_X26_Y68_N0, M10K_X40_Y68_N0, M10K_X17_Y68_N0, M10K_X26_Y64_N0, M10K_X45_Y64_N0, M10K_X17_Y64_N0, M10K_X36_Y64_N0, M10K_X69_Y75_N0, M10K_X79_Y74_N0, M10K_X72_Y73_N0, M10K_X72_Y79_N0, M10K_X72_Y75_N0, M10K_X79_Y79_N0, M10K_X69_Y74_N0, M10K_X85_Y74_N0, M10K_X26_Y73_N0, M10K_X26_Y78_N0, M10K_X45_Y76_N0, M10K_X45_Y79_N0, M10K_X36_Y73_N0, M10K_X36_Y70_N0, M10K_X36_Y72_N0, M10K_X36_Y74_N0, M10K_X26_Y61_N0, M10K_X17_Y63_N0, M10K_X40_Y61_N0, M10K_X36_Y58_N0, M10K_X40_Y65_N0, M10K_X26_Y65_N0, M10K_X45_Y65_N0, M10K_X45_Y62_N0, M10K_X72_Y77_N0, M10K_X79_Y75_N0, M10K_X69_Y76_N0, M10K_X85_Y75_N0, M10K_X85_Y67_N0, M10K_X52_Y67_N0, M10K_X79_Y67_N0, M10K_X72_Y67_N0, M10K_X36_Y78_N0, M10K_X45_Y75_N0, M10K_X36_Y77_N0, M10K_X26_Y75_N0, M10K_X45_Y73_N0, M10K_X52_Y71_N0, M10K_X26_Y70_N0, M10K_X52_Y68_N0, M10K_X26_Y66_N0, M10K_X36_Y67_N0, M10K_X26_Y67_N0, M10K_X52_Y66_N0, M10K_X36_Y59_N0, M10K_X36_Y65_N0, M10K_X40_Y58_N0, M10K_X17_Y65_N0, M10K_X40_Y73_N0, M10K_X40_Y69_N0, M10K_X45_Y70_N0, M10K_X52_Y70_N0, M10K_X40_Y59_N0, M10K_X36_Y63_N0, M10K_X45_Y63_N0, M10K_X36_Y61_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; mem_for_sdram_v1:m_rd|altsyncram:altsyncram_component|altsyncram_9lt1:auto_generated|ALTSYNCRAM                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 16           ; 1024         ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 16384   ; 1024                        ; 16                          ; 1024                        ; 16                          ; 16384               ; 2           ; 0     ; None                       ; M10K_X52_Y97_N0, M10K_X52_Y96_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; mem_for_sdram_v1:m_wr|altsyncram:altsyncram_component|altsyncram_9lt1:auto_generated|ALTSYNCRAM                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 16           ; 1024         ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 16384   ; 1024                        ; 16                          ; 1024                        ; 16                          ; 16384               ; 2           ; 0     ; None                       ; M10K_X45_Y96_N0, M10K_X45_Y97_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; rst:reset002|altshift_taps:a_rtl_0|shift_taps_2ou:auto_generated|altsyncram_0l91:altsyncram5|ALTSYNCRAM                                                       ; AUTO ; Simple Dual Port ; Single Clock ; 28           ; 2            ; 28           ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 56      ; 28                          ; 2                           ; 28                          ; 2                           ; 56                  ; 1           ; 0     ; None                       ; M10K_X5_Y42_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                                         ;
; rst:reset008|altshift_taps:a_rtl_0|shift_taps_6ou:auto_generated|altsyncram_8l91:altsyncram5|ALTSYNCRAM                                                       ; AUTO ; Simple Dual Port ; Single Clock ; 28           ; 6            ; 28           ; 6            ; yes                    ; no                      ; yes                    ; yes                     ; 168     ; 28                          ; 6                           ; 28                          ; 6                           ; 168                 ; 1           ; 0     ; None                       ; M10K_X52_Y89_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                                         ;
; rst:reset_u1_1|altshift_taps:a_rtl_0|shift_taps_3ou:auto_generated|altsyncram_1l91:altsyncram5|ALTSYNCRAM                                                     ; AUTO ; Simple Dual Port ; Single Clock ; 28           ; 3            ; 28           ; 3            ; yes                    ; no                      ; yes                    ; yes                     ; 84      ; 28                          ; 3                           ; 28                          ; 3                           ; 84                  ; 1           ; 0     ; None                       ; M10K_X45_Y45_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                                         ;
; wcm:wcm1|mem1:registre_MEM_inst|altsyncram:altsyncram_component|altsyncram_oi02:auto_generated|ALTSYNCRAM                                                     ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 338          ; 256          ; 338          ; yes                    ; no                      ; yes                    ; yes                     ; 86528   ; 256                         ; 338                         ; 256                         ; 338                         ; 86528               ; 9           ; 0     ; None                       ; M10K_X52_Y48_N0, M10K_X52_Y47_N0, M10K_X45_Y47_N0, M10K_X45_Y51_N0, M10K_X45_Y52_N0, M10K_X52_Y53_N0, M10K_X52_Y58_N0, M10K_X52_Y56_N0, M10K_X52_Y57_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Clock Enable Usage on Port B           ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+----------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+----------------------------------------------------------+
; Routing Usage Summary                                    ;
+------------------------------+---------------------------+
; Routing Resource Type        ; Usage                     ;
+------------------------------+---------------------------+
; Block interconnects          ; 15,061 / 690,904 ( 2 % )  ;
; C12 interconnects            ; 640 / 28,736 ( 2 % )      ;
; C2 interconnects             ; 3,635 / 278,344 ( 1 % )   ;
; C4 interconnects             ; 2,560 / 129,520 ( 2 % )   ;
; DQS bus muxes                ; 0 / 34 ( 0 % )            ;
; DQS-18 I/O buses             ; 0 / 16 ( 0 % )            ;
; DQS-36 I/O buses             ; 0 / 4 ( 0 % )             ;
; DQS-9 I/O buses              ; 0 / 34 ( 0 % )            ;
; Direct links                 ; 2,348 / 690,904 ( < 1 % ) ;
; Global clocks                ; 7 / 16 ( 44 % )           ;
; Horizontal periphery clocks  ; 3 / 192 ( 2 % )           ;
; Local interconnects          ; 5,092 / 183,360 ( 3 % )   ;
; Quadrant clocks              ; 1 / 88 ( 1 % )            ;
; R14 interconnects            ; 744 / 28,588 ( 3 % )      ;
; R14/C12 interconnect drivers ; 1,140 / 49,608 ( 2 % )    ;
; R3 interconnects             ; 5,304 / 308,256 ( 2 % )   ;
; R6 interconnects             ; 7,834 / 582,400 ( 1 % )   ;
; Spine clocks                 ; 36 / 480 ( 8 % )          ;
; Vertical periphery clocks    ; 0 / 544 ( 0 % )           ;
; Wire stub REs                ; 0 / 37,866 ( 0 % )        ;
+------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 11    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 17    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                   ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                    ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                    ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                    ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                    ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                    ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                    ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                    ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                    ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                    ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                    ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                    ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Pass         ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; 0 such failures found.                                                   ; I/O                    ;                   ;
; ----         ; ----      ; Disclaimer                        ; LVDS rules are checked but not reported.                                           ; None     ; ----                                                                     ; Differential Signaling ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination    ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+-------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules               ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+-------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass              ; 259          ; 0            ; 259          ; 0            ; 0            ; 261       ; 259          ; 0            ; 261       ; 261       ; 0            ; 53           ; 0            ; 0            ; 0            ; 0            ; 53           ; 0            ; 0            ; 0            ; 2            ; 53           ; 0            ; 0            ; 0            ; 0            ; 0            ; 194          ;
; Total Unchecked         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable      ; 2            ; 261          ; 2            ; 261          ; 261          ; 0         ; 2            ; 261          ; 0         ; 0         ; 261          ; 208          ; 261          ; 261          ; 261          ; 261          ; 208          ; 261          ; 261          ; 261          ; 259          ; 208          ; 261          ; 261          ; 261          ; 261          ; 261          ; 67           ;
; Total Fail              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; RESET_MK                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; A1_SNC                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; A2_SNC                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; D2_ALARM_FPGA           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; TNC_MK_1HZ              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SPI3_MISO               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; D2_RX0                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; D2_RX1                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; D1_RX0                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; D1_RX1                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; D1_SCLK                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; D1_SDIO                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; D2_SCLK                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; D2_SDIO                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; A1_SCLK_1V8             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; A1_SDATA_1V8            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; A2_SCLK_1V8             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; A2_SDATA_1V8            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LMK_SCK_3V3             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LMK_SDIO_3V3            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; RNE1_RS422              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DE1RX_RS422             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; FLASH_CLK_3V3           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; FLASH_MOSI_3V3          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; A1                      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; A2                      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; A3                      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; A4                      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; A5                      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; A6                      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; A7                      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; A8                      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; A9                      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; A10                     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; A12                     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; A13                     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SA10                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; A18                     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; A19                     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SWE                     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SCAS                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAS                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SMS                     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; CLK_OUT                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; A1_RESET_1V8            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; A2_RESET_1V8            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LMK_STATUS_LD2_FPGA_3V3 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; D1_ALARM_FPGA           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; UPR_AT3_05              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; UPR_AT3_1               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; UPR_AT3_2               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; UPR_AT3_4               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; UPR_AT3_8               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; UPR_AT3_16              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LMK_STATUS_LD1_FPGA_3V3 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; UPR_AT4_05              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; UPR_AT4_1               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; UPR_AT4_2               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; UPR_AT4_4               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; UPR_AT4_8               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; UPR_AT4_16              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; UPR_SWITCH1             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; UPR_SWITCH2             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; UPR_SWITCH3             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; UPR_SWITCH4             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; REZERV1                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; FPGA_IND1               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; FPGA_IND2               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; RX_FTDI_2               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; D1_RESETB               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; D1_SDENB                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; D1_SLEEP                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; D2_RESETB               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; D2_SDENB                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; D2_SLEEP                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; A1_PWRDOWN_1V8          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; A1_SEN_1V8              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; A2_PWRDOWN_1V8          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; A2_SEN_1V8              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LMK_CS_3V3              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; FPGA_LED1_3V3           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; UPR_AT1_05              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; UPR_AT1_1               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; UPR_AT1_2               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; UPR_AT1_4               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; UPR_AT1_8               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; UPR_AT1_16              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; UPR_AT2_05              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; UPR_AT2_1               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; UPR_AT2_2               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; UPR_AT2_4               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; UPR_AT2_8               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; UPR_AT2_16              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; FPGA_SYNC1              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; UART6_RX                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; T_TEST1                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; UART1_RX                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; BOOT0                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; T_TEST2                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; clk_100MHZ              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SYSREF5                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SYSREF6                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; EN_2V5_VDA              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; RX_FTDI_1               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; BOOT1                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; CLK_FOR_MK_3V3          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; INT1_FPGA               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; WDATA_MK1               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; WDATA_MK2               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; WDATA_MK3               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; WDATA_MK4               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; WDATA_MK5               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; WDATA_MK6               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; WDATA_MK7               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; OK_BUS                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SPI4_MISO_MK            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SPI2_NSS_MK             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DAC_SYNC                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; D1_TXENABLE             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; D2_TXENABLE             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; A1_CTRL2_1V8            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; A1_CTRL1_1V8            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; A1_STBY_1V8             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; A2_CTRL2_1V8            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; A2_CTRL1_1V8            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; A2_STBY_1V8             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LMK_SEL0_3V3            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LMK_SEL1_3V3            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LMK_SYNC_3V3            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; RX1_RS422               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; FLASH_CS_3V3            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DE_MISO_LVDS_3V3        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SYNC_DA2                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; D_MISO                  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SEL_ETALON_3V3          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SCLK1_I2C               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SFP1_TX_FAULT           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SFP1_PRESENT            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SFP1_LOS                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RATE1_SELECTION         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SFP1_TX_DISABLE         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SCLK2_I2C               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SFP2_TX_FAULT           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SFP2_PRESENT            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SFP2_LOS                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RATE2_SELECTION         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SFP2_TX_DISABLE         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; ABE0                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; ABE1                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SCKE                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; D0                      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; D1                      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; D2                      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; D3                      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; D4                      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; D5                      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; D6                      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; D7                      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; D8                      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; D9                      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; D10                     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; D11                     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; D12                     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; D13                     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; D14                     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; D15                     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SDATA1_I2C              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SDATA2_I2C              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; D2_ALARM                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; D2_SYNCB                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SPI3_SCK                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SPI3_MOSI               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CS_FPGA2                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CS_FPGA1                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; D1_ALARM                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; D1_SYNCB                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; ADDR1                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADDR0                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IZL4_KONTROL            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IZL3_KONTROL            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IZL2_KONTROL            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IZL1_KONTROL            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KAN4_KONTROL            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KAN3_KONTROL            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KAN2_KONTROL            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KAN1_KONTROL            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADDR3                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADDR2                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LMK_STATUS_LD2_3V3      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LMK_STATUS_LD1_3V3      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LMK_RESET_3V3           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A2_SDOUT_1V8            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A1_SDOUT_1V8            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; D2_SDO                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; D1_SDO                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CS_LMK                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CS_DAC2                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CS_DAC1                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CS_ADC2                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CS_ADC1                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FLASH_MISO_3V3          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A2_OVRB_1V8             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A2_OVRA_1V8             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A1_OVRB_1V8             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A1_OVRA_1V8             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; D2_SYNC_N_CD            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; D2_SYNC_N_AB            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; D1_SYNC_N_CD            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; D1_SYNC_N_AB            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SPI3_CS                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SYS_REF                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; D_MOSI                  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLK_MO                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CE_MO                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TX1_RS422               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TX_FTDI_2               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RESET_MK_FTDI           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BOOT_MK_FPGA            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TX_FTDI_1               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CS_FLASH_FPGA           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; UART6_TX                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; WDATA_MK0               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; UART1_TX                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BOOT_MK_FTDI            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MR_RESET_MK_FPGA        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; REF3                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; A2_TX3                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; A2_TX2                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; A2_TX1                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; A2_TX0                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; A1_TX3                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; A1_TX2                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; A1_TX1                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; A1_TX0                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; RD_BUS                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; WR_BUS                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SPI4_SCK_MK             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SPI4_NSS_MK             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SPI4_MOSI_MK            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SYSREF0                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; A1_SNC(n)               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; A2_SNC(n)               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; D2_RX0(n)               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; D2_RX1(n)               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; D1_RX0(n)               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; D1_RX1(n)               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; FPGA_SYNC1(n)           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SYSREF5(n)              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SYSREF6(n)              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; D2_SYNCB(n)             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; D1_SYNCB(n)             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; REF3(n)                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; A2_TX3(n)               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; A2_TX2(n)               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; A2_TX1(n)               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; A2_TX0(n)               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; A1_TX3(n)               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; A1_TX2(n)               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; A1_TX1(n)               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; A1_TX0(n)               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SYSREF0(n)              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
+-------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                                                                                                     ;
+-----------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                                   ; Destination Clock(s)                                                                                                                      ; Delay Added in ns ;
+-----------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; pll_1|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk                      ; pll_96_dac1|pll_96_48_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk                                                         ; 114.2             ;
; pll_96_dac1|pll_96_48_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; dac2|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_tx_plls.gen_tx_plls.tx_plls|pll[0].pll.cmu_pll.tx_pll|clkcdr ; 90.9              ;
; pll240_120_ADC1|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]              ; pll240_120_ADC1|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]                                                                      ; 90.5              ;
; pll_96_dac1|pll_96_48_inst|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk ; pll_96_dac1|pll_96_48_inst|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk                                                         ; 76.9              ;
; pll_1|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk                      ; pll_1|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk                                                                              ; 57.0              ;
; pll_96_dac1|pll_96_48_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; pll_96_dac1|pll_96_48_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk                                                         ; 26.7              ;
+-----------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                 ; Destination Register                                                                                                                                                                                                                                                                                                         ; Delay Added in ns ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; sync_align_ila:sa_ila_D2|data_reg[25]                                                                                                                                                                           ; custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_tx_pcs_rbc:inst_av_hssi_8g_tx_pcs|wys~BURIED_SYNC_DATA23 ; 4.281             ;
; sync_align_ila:sa_ila_D2|data_reg[27]                                                                                                                                                                           ; custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_tx_pcs_rbc:inst_av_hssi_8g_tx_pcs|wys~BURIED_SYNC_DATA25 ; 4.226             ;
; sync_align_ila:sa_ila_D2|data_reg[30]                                                                                                                                                                           ; custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_tx_pcs_rbc:inst_av_hssi_8g_tx_pcs|wys~BURIED_SYNC_DATA28 ; 4.216             ;
; sync_align_ila:sa_ila_D2|data_reg[24]                                                                                                                                                                           ; custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_tx_pcs_rbc:inst_av_hssi_8g_tx_pcs|wys~BURIED_SYNC_DATA22 ; 4.200             ;
; sync_align_ila:sa_ila_D2|data_reg[21]                                                                                                                                                                           ; custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_tx_pcs_rbc:inst_av_hssi_8g_tx_pcs|wys~BURIED_SYNC_DATA5  ; 4.171             ;
; sync_align_ila:sa_ila_D2|datak_reg[3]                                                                                                                                                                           ; custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_tx_pcs_rbc:inst_av_hssi_8g_tx_pcs|wys~BURIED_SYNC_DATA30 ; 4.162             ;
; sync_align_ila:sa_ila_D2|data_reg[23]                                                                                                                                                                           ; custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_tx_pcs_rbc:inst_av_hssi_8g_tx_pcs|wys~BURIED_SYNC_DATA7  ; 4.161             ;
; sync_align_ila:sa_ila_D2|data_reg[31]                                                                                                                                                                           ; custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_tx_pcs_rbc:inst_av_hssi_8g_tx_pcs|wys~BURIED_SYNC_DATA29 ; 4.147             ;
; sync_align_ila:sa_ila_D2|data_reg[28]                                                                                                                                                                           ; custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_tx_pcs_rbc:inst_av_hssi_8g_tx_pcs|wys~BURIED_SYNC_DATA26 ; 4.137             ;
; sync_align_ila:sa_ila_D2|data_reg[22]                                                                                                                                                                           ; custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_tx_pcs_rbc:inst_av_hssi_8g_tx_pcs|wys~BURIED_SYNC_DATA6  ; 4.109             ;
; sync_align_ila:sa_ila_D2|data_reg[20]                                                                                                                                                                           ; custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_tx_pcs_rbc:inst_av_hssi_8g_tx_pcs|wys~BURIED_SYNC_DATA4  ; 4.075             ;
; sync_align_ila:sa_ila_D2|data_reg[29]                                                                                                                                                                           ; custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_tx_pcs_rbc:inst_av_hssi_8g_tx_pcs|wys~BURIED_SYNC_DATA27 ; 4.066             ;
; sync_align_ila:sa_ila_D2|datak_reg[2]                                                                                                                                                                           ; custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_tx_pcs_rbc:inst_av_hssi_8g_tx_pcs|wys~BURIED_SYNC_DATA8  ; 4.059             ;
; sync_align_ila:sa_ila_D2|data_reg[19]                                                                                                                                                                           ; custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_tx_pcs_rbc:inst_av_hssi_8g_tx_pcs|wys~BURIED_SYNC_DATA3  ; 4.055             ;
; sync_align_ila:sa_ila_D2|data_reg[17]                                                                                                                                                                           ; custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_tx_pcs_rbc:inst_av_hssi_8g_tx_pcs|wys~BURIED_SYNC_DATA1  ; 4.024             ;
; sync_align_ila:sa_ila_D2|data_reg[16]                                                                                                                                                                           ; custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_tx_pcs_rbc:inst_av_hssi_8g_tx_pcs|wys~BURIED_SYNC_DATA0  ; 4.007             ;
; sync_align_ila:sa_ila_D2|data_reg[18]                                                                                                                                                                           ; custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_tx_pcs_rbc:inst_av_hssi_8g_tx_pcs|wys~BURIED_SYNC_DATA2  ; 4.007             ;
; sync_align_ila:sa_ila_D2|data_reg[26]                                                                                                                                                                           ; custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_tx_pcs_rbc:inst_av_hssi_8g_tx_pcs|wys~BURIED_SYNC_DATA24 ; 3.967             ;
; custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_tx.g_tx[0].g_tx.counter_tx_ready|r_reset ; jesd204_scrambler:q_scrambler2|state[14]                                                                                                                                                                                                                                                                                     ; 3.632             ;
; custom_phy_dac:dac1|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|altera_xcvr_reset_control:gen_embedded_reset.reset_controller|alt_xcvr_reset_counter:g_tx.g_tx[0].g_tx.counter_tx_ready|r_reset ; jesd204_scrambler:i_scrambler1|state[11]                                                                                                                                                                                                                                                                                     ; 3.195             ;
; D2_temp_data_q[5]                                                                                                                                                                                               ; jesd204_scrambler:q_scrambler2|state[13]                                                                                                                                                                                                                                                                                     ; 1.484             ;
; jesd204_scrambler:q_scrambler2|state[11]                                                                                                                                                                        ; jesd204_scrambler:q_scrambler2|state[13]                                                                                                                                                                                                                                                                                     ; 1.484             ;
; jesd204_scrambler:q_scrambler2|state[12]                                                                                                                                                                        ; jesd204_scrambler:q_scrambler2|state[13]                                                                                                                                                                                                                                                                                     ; 1.484             ;
; D2_temp_data_i[6]                                                                                                                                                                                               ; jesd204_scrambler:i_scrambler2|state[14]                                                                                                                                                                                                                                                                                     ; 1.259             ;
; jesd204_scrambler:i_scrambler2|state[12]                                                                                                                                                                        ; jesd204_scrambler:i_scrambler2|state[14]                                                                                                                                                                                                                                                                                     ; 1.259             ;
; jesd204_scrambler:i_scrambler2|state[13]                                                                                                                                                                        ; jesd204_scrambler:i_scrambler2|state[14]                                                                                                                                                                                                                                                                                     ; 1.259             ;
; sync_align_ila:sa_ila_D2|data_reg[7]                                                                                                                                                                            ; custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_tx_pcs_rbc:inst_av_hssi_8g_tx_pcs|wys~BURIED_SYNC_DATA7  ; 1.108             ;
; sync_align_ila:sa_ila_D2|data_reg[4]                                                                                                                                                                            ; custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_tx_pcs_rbc:inst_av_hssi_8g_tx_pcs|wys~BURIED_SYNC_DATA4  ; 1.101             ;
; sync_align_ila:sa_ila_D2|data_reg[5]                                                                                                                                                                            ; custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_tx_pcs_rbc:inst_av_hssi_8g_tx_pcs|wys~BURIED_SYNC_DATA5  ; 1.094             ;
; sync_align_ila:sa_ila_D2|data_reg[3]                                                                                                                                                                            ; custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_tx_pcs_rbc:inst_av_hssi_8g_tx_pcs|wys~BURIED_SYNC_DATA3  ; 1.066             ;
; sync_align_ila:sa_ila_D2|data_reg[2]                                                                                                                                                                            ; custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_tx_pcs_rbc:inst_av_hssi_8g_tx_pcs|wys~BURIED_SYNC_DATA2  ; 1.036             ;
; sync_align_ila:sa_ila_D2|data_reg[10]                                                                                                                                                                           ; custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_tx_pcs_rbc:inst_av_hssi_8g_tx_pcs|wys~BURIED_SYNC_DATA24 ; 0.999             ;
; sync_align_ila:sa_ila_D2|data_reg[1]                                                                                                                                                                            ; custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_tx_pcs_rbc:inst_av_hssi_8g_tx_pcs|wys~BURIED_SYNC_DATA1  ; 0.953             ;
; sync_align_ila:sa_ila_D2|data_reg[12]                                                                                                                                                                           ; custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_tx_pcs_rbc:inst_av_hssi_8g_tx_pcs|wys~BURIED_SYNC_DATA26 ; 0.951             ;
; sync_align_ila:sa_ila_D2|data_reg[0]                                                                                                                                                                            ; custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_tx_pcs_rbc:inst_av_hssi_8g_tx_pcs|wys~BURIED_SYNC_DATA0  ; 0.940             ;
; sync_align_ila:sa_ila_D2|data_reg[9]                                                                                                                                                                            ; custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_tx_pcs_rbc:inst_av_hssi_8g_tx_pcs|wys~BURIED_SYNC_DATA23 ; 0.926             ;
; sync_align_ila:sa_ila_D2|data_reg[11]                                                                                                                                                                           ; custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_tx_pcs_rbc:inst_av_hssi_8g_tx_pcs|wys~BURIED_SYNC_DATA25 ; 0.918             ;
; sync_align_ila:sa_ila_D2|data_reg[13]                                                                                                                                                                           ; custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_tx_pcs_rbc:inst_av_hssi_8g_tx_pcs|wys~BURIED_SYNC_DATA27 ; 0.917             ;
; sync_align_ila:sa_ila_D2|data_reg[8]                                                                                                                                                                            ; custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_tx_pcs_rbc:inst_av_hssi_8g_tx_pcs|wys~BURIED_SYNC_DATA22 ; 0.864             ;
; sync_align_ila:sa_ila_D2|data_reg[14]                                                                                                                                                                           ; custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_tx_pcs_rbc:inst_av_hssi_8g_tx_pcs|wys~BURIED_SYNC_DATA28 ; 0.855             ;
; sync_align_ila:sa_ila_D2|data_reg[6]                                                                                                                                                                            ; custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_tx_pcs_rbc:inst_av_hssi_8g_tx_pcs|wys~BURIED_SYNC_DATA6  ; 0.813             ;
; sync_align_ila:sa_ila_D2|datak_reg[1]                                                                                                                                                                           ; custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_tx_pcs_rbc:inst_av_hssi_8g_tx_pcs|wys~BURIED_SYNC_DATA30 ; 0.792             ;
; sync_align_ila:sa_ila_D2|data_reg[15]                                                                                                                                                                           ; custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_tx_pcs_rbc:inst_av_hssi_8g_tx_pcs|wys~BURIED_SYNC_DATA29 ; 0.783             ;
; sync_align_ila:sa_ila_D2|datak_reg[0]                                                                                                                                                                           ; custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_tx_pcs_rbc:inst_av_hssi_8g_tx_pcs|wys~BURIED_SYNC_DATA8  ; 0.755             ;
; sync_align_ila:sa_ila|datak_reg[1]                                                                                                                                                                              ; custom_phy_dac:dac1|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_tx_pcs_rbc:inst_av_hssi_8g_tx_pcs|wys~BURIED_SYNC_DATA30 ; 0.541             ;
; sync_align_ila:sa_ila|datak_reg[3]                                                                                                                                                                              ; custom_phy_dac:dac1|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_tx_pcs_rbc:inst_av_hssi_8g_tx_pcs|wys~BURIED_SYNC_DATA30 ; 0.502             ;
; sync_align_ila:sa_ila|data_reg[7]                                                                                                                                                                               ; custom_phy_dac:dac1|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_tx_pcs_rbc:inst_av_hssi_8g_tx_pcs|wys~BURIED_SYNC_DATA7  ; 0.478             ;
; sync_align_ila:sa_ila|data_reg[5]                                                                                                                                                                               ; custom_phy_dac:dac1|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_tx_pcs_rbc:inst_av_hssi_8g_tx_pcs|wys~BURIED_SYNC_DATA5  ; 0.460             ;
; master_start:sync1|tmp_MEM_DDS_delta_freq[3]                                                                                                                                                                    ; dds_chirp:dds1|accum_dds[47]                                                                                                                                                                                                                                                                                                 ; 0.432             ;
; master_start:sync1|tmp_MEM_DDS_delta_freq[1]                                                                                                                                                                    ; dds_chirp:dds1|accum_dds[47]                                                                                                                                                                                                                                                                                                 ; 0.422             ;
; master_start:sync1|tmp_MEM_DDS_delta_freq[6]                                                                                                                                                                    ; dds_chirp:dds1|accum_dds[47]                                                                                                                                                                                                                                                                                                 ; 0.422             ;
; master_start:sync1|tmp_MEM_DDS_delta_freq[0]                                                                                                                                                                    ; dds_chirp:dds1|accum_dds[47]                                                                                                                                                                                                                                                                                                 ; 0.419             ;
; master_start:sync1|tmp_MEM_DDS_delta_freq[9]                                                                                                                                                                    ; dds_chirp:dds1|accum_dds[47]                                                                                                                                                                                                                                                                                                 ; 0.414             ;
; sync_align_ila:sa_ila|data_reg[1]                                                                                                                                                                               ; custom_phy_dac:dac1|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_tx_pcs_rbc:inst_av_hssi_8g_tx_pcs|wys~BURIED_SYNC_DATA1  ; 0.411             ;
; sync_align_ila:sa_ila|data_reg[23]                                                                                                                                                                              ; custom_phy_dac:dac1|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_tx_pcs_rbc:inst_av_hssi_8g_tx_pcs|wys~BURIED_SYNC_DATA7  ; 0.407             ;
; master_start:sync1|tmp_MEM_DDS_delta_freq[4]                                                                                                                                                                    ; dds_chirp:dds1|accum_dds[47]                                                                                                                                                                                                                                                                                                 ; 0.407             ;
; master_start:sync1|tmp_MEM_DDS_delta_freq[7]                                                                                                                                                                    ; dds_chirp:dds1|accum_dds[47]                                                                                                                                                                                                                                                                                                 ; 0.405             ;
; sync_align_ila:sa_ila|data_reg[3]                                                                                                                                                                               ; custom_phy_dac:dac1|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_tx_pcs_rbc:inst_av_hssi_8g_tx_pcs|wys~BURIED_SYNC_DATA3  ; 0.402             ;
; sync_align_ila:sa_ila|data_reg[0]                                                                                                                                                                               ; custom_phy_dac:dac1|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_tx_pcs_rbc:inst_av_hssi_8g_tx_pcs|wys~BURIED_SYNC_DATA0  ; 0.387             ;
; sync_align_ila:sa_ila|data_reg[4]                                                                                                                                                                               ; custom_phy_dac:dac1|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_tx_pcs_rbc:inst_av_hssi_8g_tx_pcs|wys~BURIED_SYNC_DATA4  ; 0.382             ;
; rst:reset002|altshift_taps:a_rtl_0|shift_taps_2ou:auto_generated|cntr_kcf:cntr1|counter_reg_bit[2]                                                                                                              ; rst:reset002|altshift_taps:a_rtl_0|shift_taps_2ou:auto_generated|altsyncram_0l91:altsyncram5|ram_block6a0~porta_address_reg0                                                                                                                                                                                                 ; 0.365             ;
; rst:reset002|altshift_taps:a_rtl_0|shift_taps_2ou:auto_generated|cntr_kcf:cntr1|counter_reg_bit[4]                                                                                                              ; rst:reset002|altshift_taps:a_rtl_0|shift_taps_2ou:auto_generated|altsyncram_0l91:altsyncram5|ram_block6a0~porta_address_reg0                                                                                                                                                                                                 ; 0.363             ;
; rst:reset002|altshift_taps:a_rtl_0|shift_taps_2ou:auto_generated|cntr_kcf:cntr1|counter_reg_bit[3]                                                                                                              ; rst:reset002|altshift_taps:a_rtl_0|shift_taps_2ou:auto_generated|altsyncram_0l91:altsyncram5|ram_block6a0~porta_address_reg0                                                                                                                                                                                                 ; 0.363             ;
; rst:reset002|altshift_taps:a_rtl_0|shift_taps_2ou:auto_generated|cntr_kcf:cntr1|counter_reg_bit[1]                                                                                                              ; rst:reset002|altshift_taps:a_rtl_0|shift_taps_2ou:auto_generated|altsyncram_0l91:altsyncram5|ram_block6a0~porta_address_reg0                                                                                                                                                                                                 ; 0.363             ;
; rst:reset002|altshift_taps:a_rtl_0|shift_taps_2ou:auto_generated|cntr_kcf:cntr1|counter_reg_bit[0]                                                                                                              ; rst:reset002|altshift_taps:a_rtl_0|shift_taps_2ou:auto_generated|altsyncram_0l91:altsyncram5|ram_block6a0~porta_address_reg0                                                                                                                                                                                                 ; 0.363             ;
; rst:reset_u1_1|altshift_taps:a_rtl_0|shift_taps_3ou:auto_generated|cntr_kcf:cntr1|counter_reg_bit[2]                                                                                                            ; rst:reset_u1_1|altshift_taps:a_rtl_0|shift_taps_3ou:auto_generated|altsyncram_1l91:altsyncram5|ram_block6a2~porta_address_reg0                                                                                                                                                                                               ; 0.361             ;
; rst:reset008|altshift_taps:a_rtl_0|shift_taps_6ou:auto_generated|cntr_kcf:cntr1|counter_reg_bit[2]                                                                                                              ; rst:reset008|altshift_taps:a_rtl_0|shift_taps_6ou:auto_generated|altsyncram_8l91:altsyncram5|ram_block6a3~porta_address_reg0                                                                                                                                                                                                 ; 0.361             ;
; sync_align_ila:sa_ila|datak_reg[0]                                                                                                                                                                              ; custom_phy_dac:dac1|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_tx_pcs_rbc:inst_av_hssi_8g_tx_pcs|wys~BURIED_SYNC_DATA8  ; 0.360             ;
; rst:reset_u1_1|altshift_taps:a_rtl_0|shift_taps_3ou:auto_generated|cntr_kcf:cntr1|counter_reg_bit[4]                                                                                                            ; rst:reset_u1_1|altshift_taps:a_rtl_0|shift_taps_3ou:auto_generated|altsyncram_1l91:altsyncram5|ram_block6a2~porta_address_reg0                                                                                                                                                                                               ; 0.357             ;
; rst:reset_u1_1|altshift_taps:a_rtl_0|shift_taps_3ou:auto_generated|cntr_kcf:cntr1|counter_reg_bit[3]                                                                                                            ; rst:reset_u1_1|altshift_taps:a_rtl_0|shift_taps_3ou:auto_generated|altsyncram_1l91:altsyncram5|ram_block6a2~porta_address_reg0                                                                                                                                                                                               ; 0.357             ;
; rst:reset_u1_1|altshift_taps:a_rtl_0|shift_taps_3ou:auto_generated|cntr_kcf:cntr1|counter_reg_bit[1]                                                                                                            ; rst:reset_u1_1|altshift_taps:a_rtl_0|shift_taps_3ou:auto_generated|altsyncram_1l91:altsyncram5|ram_block6a2~porta_address_reg0                                                                                                                                                                                               ; 0.357             ;
; rst:reset_u1_1|altshift_taps:a_rtl_0|shift_taps_3ou:auto_generated|cntr_kcf:cntr1|counter_reg_bit[0]                                                                                                            ; rst:reset_u1_1|altshift_taps:a_rtl_0|shift_taps_3ou:auto_generated|altsyncram_1l91:altsyncram5|ram_block6a2~porta_address_reg0                                                                                                                                                                                               ; 0.357             ;
; rst:reset008|altshift_taps:a_rtl_0|shift_taps_6ou:auto_generated|cntr_kcf:cntr1|counter_reg_bit[4]                                                                                                              ; rst:reset008|altshift_taps:a_rtl_0|shift_taps_6ou:auto_generated|altsyncram_8l91:altsyncram5|ram_block6a3~porta_address_reg0                                                                                                                                                                                                 ; 0.357             ;
; rst:reset008|altshift_taps:a_rtl_0|shift_taps_6ou:auto_generated|cntr_kcf:cntr1|counter_reg_bit[3]                                                                                                              ; rst:reset008|altshift_taps:a_rtl_0|shift_taps_6ou:auto_generated|altsyncram_8l91:altsyncram5|ram_block6a3~porta_address_reg0                                                                                                                                                                                                 ; 0.357             ;
; rst:reset008|altshift_taps:a_rtl_0|shift_taps_6ou:auto_generated|cntr_kcf:cntr1|counter_reg_bit[1]                                                                                                              ; rst:reset008|altshift_taps:a_rtl_0|shift_taps_6ou:auto_generated|altsyncram_8l91:altsyncram5|ram_block6a3~porta_address_reg0                                                                                                                                                                                                 ; 0.357             ;
; rst:reset008|altshift_taps:a_rtl_0|shift_taps_6ou:auto_generated|cntr_kcf:cntr1|counter_reg_bit[0]                                                                                                              ; rst:reset008|altshift_taps:a_rtl_0|shift_taps_6ou:auto_generated|altsyncram_8l91:altsyncram5|ram_block6a3~porta_address_reg0                                                                                                                                                                                                 ; 0.357             ;
; sync_align_ila:sa_ila|datak_reg[2]                                                                                                                                                                              ; custom_phy_dac:dac1|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_tx_pcs_rbc:inst_av_hssi_8g_tx_pcs|wys~BURIED_SYNC_DATA8  ; 0.354             ;
; sync_align_ila:sa_ila|data_reg[21]                                                                                                                                                                              ; custom_phy_dac:dac1|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_tx_pcs_rbc:inst_av_hssi_8g_tx_pcs|wys~BURIED_SYNC_DATA5  ; 0.332             ;
; sync_align_ila:sa_ila|data_reg[28]                                                                                                                                                                              ; custom_phy_dac:dac1|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_tx_pcs_rbc:inst_av_hssi_8g_tx_pcs|wys~BURIED_SYNC_DATA26 ; 0.331             ;
; sync_align_ila:sa_ila|data_reg[2]                                                                                                                                                                               ; custom_phy_dac:dac1|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_tx_pcs_rbc:inst_av_hssi_8g_tx_pcs|wys~BURIED_SYNC_DATA2  ; 0.322             ;
; sync_align_ila:sa_ila|data_reg[6]                                                                                                                                                                               ; custom_phy_dac:dac1|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_tx_pcs_rbc:inst_av_hssi_8g_tx_pcs|wys~BURIED_SYNC_DATA6  ; 0.307             ;
; sync_align_ila:sa_ila|data_reg[20]                                                                                                                                                                              ; custom_phy_dac:dac1|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_tx_pcs_rbc:inst_av_hssi_8g_tx_pcs|wys~BURIED_SYNC_DATA4  ; 0.301             ;
; sync_align_ila:sa_ila|data_reg[16]                                                                                                                                                                              ; custom_phy_dac:dac1|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_tx_pcs_rbc:inst_av_hssi_8g_tx_pcs|wys~BURIED_SYNC_DATA0  ; 0.301             ;
; sync_align_ila:sa_ila|data_reg[9]                                                                                                                                                                               ; custom_phy_dac:dac1|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_tx_pcs_rbc:inst_av_hssi_8g_tx_pcs|wys~BURIED_SYNC_DATA23 ; 0.301             ;
; sync_align_ila:sa_ila|data_reg[17]                                                                                                                                                                              ; custom_phy_dac:dac1|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_tx_pcs_rbc:inst_av_hssi_8g_tx_pcs|wys~BURIED_SYNC_DATA1  ; 0.299             ;
; wcm:wcm1|w_REG_DATA[38]                                                                                                                                                                                         ; wcm:wcm1|mem1:registre_MEM_inst|altsyncram:altsyncram_component|altsyncram_oi02:auto_generated|ram_block1a38~porta_datain_reg0                                                                                                                                                                                               ; 0.279             ;
; wcm:wcm1|w_REG_DATA[318]                                                                                                                                                                                        ; wcm:wcm1|mem1:registre_MEM_inst|altsyncram:altsyncram_component|altsyncram_oi02:auto_generated|ram_block1a318~porta_datain_reg0                                                                                                                                                                                              ; 0.279             ;
; wcm:wcm1|w_REG_DATA[330]                                                                                                                                                                                        ; wcm:wcm1|mem1:registre_MEM_inst|altsyncram:altsyncram_component|altsyncram_oi02:auto_generated|ram_block1a330~porta_datain_reg0                                                                                                                                                                                              ; 0.279             ;
; wcm:wcm1|w_REG_DATA[286]                                                                                                                                                                                        ; wcm:wcm1|mem1:registre_MEM_inst|altsyncram:altsyncram_component|altsyncram_oi02:auto_generated|ram_block1a286~porta_datain_reg0                                                                                                                                                                                              ; 0.279             ;
; wcm:wcm1|w_REG_DATA[308]                                                                                                                                                                                        ; wcm:wcm1|mem1:registre_MEM_inst|altsyncram:altsyncram_component|altsyncram_oi02:auto_generated|ram_block1a308~porta_datain_reg0                                                                                                                                                                                              ; 0.278             ;
; wcm:wcm1|w_REG_DATA[306]                                                                                                                                                                                        ; wcm:wcm1|mem1:registre_MEM_inst|altsyncram:altsyncram_component|altsyncram_oi02:auto_generated|ram_block1a306~porta_datain_reg0                                                                                                                                                                                              ; 0.278             ;
; wcm:wcm1|w_REG_DATA[298]                                                                                                                                                                                        ; wcm:wcm1|mem1:registre_MEM_inst|altsyncram:altsyncram_component|altsyncram_oi02:auto_generated|ram_block1a298~porta_datain_reg0                                                                                                                                                                                              ; 0.278             ;
; wcm:wcm1|w_REG_DATA[299]                                                                                                                                                                                        ; wcm:wcm1|mem1:registre_MEM_inst|altsyncram:altsyncram_component|altsyncram_oi02:auto_generated|ram_block1a299~porta_datain_reg0                                                                                                                                                                                              ; 0.278             ;
; wcm:wcm1|w_REG_DATA[296]                                                                                                                                                                                        ; wcm:wcm1|mem1:registre_MEM_inst|altsyncram:altsyncram_component|altsyncram_oi02:auto_generated|ram_block1a296~porta_datain_reg0                                                                                                                                                                                              ; 0.278             ;
; wcm:wcm1|w_REG_DATA[294]                                                                                                                                                                                        ; wcm:wcm1|mem1:registre_MEM_inst|altsyncram:altsyncram_component|altsyncram_oi02:auto_generated|ram_block1a294~porta_datain_reg0                                                                                                                                                                                              ; 0.278             ;
; wcm:wcm1|w_REG_DATA[293]                                                                                                                                                                                        ; wcm:wcm1|mem1:registre_MEM_inst|altsyncram:altsyncram_component|altsyncram_oi02:auto_generated|ram_block1a293~porta_datain_reg0                                                                                                                                                                                              ; 0.278             ;
; sync_align_ila:sa_ila|data_reg[22]                                                                                                                                                                              ; custom_phy_dac:dac1|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_tx_pcs_rbc:inst_av_hssi_8g_tx_pcs|wys~BURIED_SYNC_DATA6  ; 0.274             ;
; rst:reset002|altshift_taps:a_rtl_0|shift_taps_2ou:auto_generated|dffe3a[0]                                                                                                                                      ; rst:reset002|altshift_taps:a_rtl_0|shift_taps_2ou:auto_generated|altsyncram_0l91:altsyncram5|ram_block6a0~portb_address_reg0                                                                                                                                                                                                 ; 0.273             ;
; rst:reset002|altshift_taps:a_rtl_0|shift_taps_2ou:auto_generated|dffe3a[2]                                                                                                                                      ; rst:reset002|altshift_taps:a_rtl_0|shift_taps_2ou:auto_generated|altsyncram_0l91:altsyncram5|ram_block6a0~portb_address_reg0                                                                                                                                                                                                 ; 0.273             ;
; rst:reset002|altshift_taps:a_rtl_0|shift_taps_2ou:auto_generated|dffe3a[4]                                                                                                                                      ; rst:reset002|altshift_taps:a_rtl_0|shift_taps_2ou:auto_generated|altsyncram_0l91:altsyncram5|ram_block6a0~portb_address_reg0                                                                                                                                                                                                 ; 0.270             ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (119006): Selected device 5AGXMA7G4F31C4 for design "arria5_tst1"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (21300): LOCKED port on the PLL is not properly connected on instance "pll_240_120_0002:pll240_120_ADC1|altera_pll:altera_pll_i|general[0].gpll". The LOCKED port on the PLL should be connected when the FBOUTCLK port is connected. Although it is unnecessary to connect the LOCKED signal, any logic driven off of an output clock of the PLL will not know when the PLL is locked and ready.
Warning (21300): LOCKED port on the PLL is not properly connected on instance "pll_0002:pll_1|altera_pll:altera_pll_i|general[0].gpll". The LOCKED port on the PLL should be connected when the FBOUTCLK port is connected. Although it is unnecessary to connect the LOCKED signal, any logic driven off of an output clock of the PLL will not know when the PLL is locked and ready.
Info (171004): Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 2 pins of 240 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Critical Warning (184043): Fitter was unable to find Transceiver Reconfiguration Controllers associated with the following 16 transceiver PHY IP component blocks
    Info (184044): Avalon Memory Map block custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[3].gen_bonded_group.av_xcvr_native_inst|av_xcvr_avmm:inst_av_xcvr_avmm|avmm_interface_insts[0].av_hssi_avmm_interface_inst
    Info (184044): Avalon Memory Map block custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[2].gen_bonded_group.av_xcvr_native_inst|av_xcvr_avmm:inst_av_xcvr_avmm|avmm_interface_insts[0].av_hssi_avmm_interface_inst
    Info (184044): Avalon Memory Map block custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_xcvr_avmm:inst_av_xcvr_avmm|avmm_interface_insts[0].av_hssi_avmm_interface_inst
    Info (184044): Avalon Memory Map block custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_xcvr_avmm:inst_av_xcvr_avmm|avmm_interface_insts[0].av_hssi_avmm_interface_inst
    Info (184044): Avalon Memory Map block custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[3].gen_bonded_group.av_xcvr_native_inst|av_xcvr_avmm:inst_av_xcvr_avmm|avmm_interface_insts[0].av_hssi_avmm_interface_inst
    Info (184044): Avalon Memory Map block custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[2].gen_bonded_group.av_xcvr_native_inst|av_xcvr_avmm:inst_av_xcvr_avmm|avmm_interface_insts[0].av_hssi_avmm_interface_inst
    Info (184044): Avalon Memory Map block custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_xcvr_avmm:inst_av_xcvr_avmm|avmm_interface_insts[0].av_hssi_avmm_interface_inst
    Info (184044): Avalon Memory Map block custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_xcvr_avmm:inst_av_xcvr_avmm|avmm_interface_insts[0].av_hssi_avmm_interface_inst
    Info (184044): Avalon Memory Map block custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_xcvr_avmm:inst_av_xcvr_avmm|avmm_interface_insts[0].av_hssi_avmm_interface_inst
    Info (184044): Avalon Memory Map block custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_xcvr_avmm:inst_av_xcvr_avmm|avmm_interface_insts[0].av_hssi_avmm_interface_inst
    Info (184044): Avalon Memory Map block custom_phy_dac:dac1|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_xcvr_avmm:inst_av_xcvr_avmm|avmm_interface_insts[0].av_hssi_avmm_interface_inst
    Info (184044): Avalon Memory Map block custom_phy_dac:dac1|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_xcvr_avmm:inst_av_xcvr_avmm|avmm_interface_insts[0].av_hssi_avmm_interface_inst
    Info (184044): Avalon Memory Map block custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_plls:gen.av_xcvr_native_insts[0].gen_tx_plls.gen_tx_plls.tx_plls|pll[0].avmm.av_hssi_avmm_interface_inst
    Info (184044): Avalon Memory Map block custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_plls:gen.av_xcvr_native_insts[1].gen_tx_plls.gen_tx_plls.tx_plls|pll[0].avmm.av_hssi_avmm_interface_inst
    Info (184044): Avalon Memory Map block custom_phy_dac:dac1|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_plls:gen.av_xcvr_native_insts[0].gen_tx_plls.gen_tx_plls.tx_plls|pll[0].avmm.av_hssi_avmm_interface_inst
    Info (184044): Avalon Memory Map block custom_phy_dac:dac1|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_plls:gen.av_xcvr_native_insts[1].gen_tx_plls.gen_tx_plls.tx_plls|pll[0].avmm.av_hssi_avmm_interface_inst
Info (184025): 21 differential I/O pins do not have complementary pins. As a result, the Fitter automatically creates the complementary pins.
    Info (184026): differential I/O pin "A1_SNC" does not have a complementary pin. As a result, the Fitter automatically creates the complementary pin "A1_SNC(n)". File: F:/project_072_z/arria5_tst1.v Line: 246
    Info (184026): differential I/O pin "A2_SNC" does not have a complementary pin. As a result, the Fitter automatically creates the complementary pin "A2_SNC(n)". File: F:/project_072_z/arria5_tst1.v Line: 247
    Info (184026): differential I/O pin "D2_RX0" does not have a complementary pin. As a result, the Fitter automatically creates the complementary pin "D2_RX0(n)". File: F:/project_072_z/arria5_tst1.v Line: 173
    Info (184026): differential I/O pin "D2_RX1" does not have a complementary pin. As a result, the Fitter automatically creates the complementary pin "D2_RX1(n)". File: F:/project_072_z/arria5_tst1.v Line: 174
    Info (184026): differential I/O pin "D1_RX0" does not have a complementary pin. As a result, the Fitter automatically creates the complementary pin "D1_RX0(n)". File: F:/project_072_z/arria5_tst1.v Line: 176
    Info (184026): differential I/O pin "D1_RX1" does not have a complementary pin. As a result, the Fitter automatically creates the complementary pin "D1_RX1(n)". File: F:/project_072_z/arria5_tst1.v Line: 177
    Info (184026): differential I/O pin "FPGA_SYNC1" does not have a complementary pin. As a result, the Fitter automatically creates the complementary pin "FPGA_SYNC1(n)". File: F:/project_072_z/arria5_tst1.v Line: 22
    Info (184026): differential I/O pin "SYSREF5" does not have a complementary pin. As a result, the Fitter automatically creates the complementary pin "SYSREF5(n)". File: F:/project_072_z/arria5_tst1.v Line: 18
    Info (184026): differential I/O pin "SYSREF6" does not have a complementary pin. As a result, the Fitter automatically creates the complementary pin "SYSREF6(n)". File: F:/project_072_z/arria5_tst1.v Line: 20
    Info (184026): differential I/O pin "D2_SYNCB" does not have a complementary pin. As a result, the Fitter automatically creates the complementary pin "D2_SYNCB(n)". File: F:/project_072_z/arria5_tst1.v Line: 195
    Info (184026): differential I/O pin "D1_SYNCB" does not have a complementary pin. As a result, the Fitter automatically creates the complementary pin "D1_SYNCB(n)". File: F:/project_072_z/arria5_tst1.v Line: 196
    Info (184026): differential I/O pin "REF3" does not have a complementary pin. As a result, the Fitter automatically creates the complementary pin "REF3(n)". File: F:/project_072_z/arria5_tst1.v Line: 14
    Info (184026): differential I/O pin "A2_TX3" does not have a complementary pin. As a result, the Fitter automatically creates the complementary pin "A2_TX3(n)". File: F:/project_072_z/arria5_tst1.v Line: 183
    Info (184026): differential I/O pin "A2_TX2" does not have a complementary pin. As a result, the Fitter automatically creates the complementary pin "A2_TX2(n)". File: F:/project_072_z/arria5_tst1.v Line: 184
    Info (184026): differential I/O pin "A2_TX1" does not have a complementary pin. As a result, the Fitter automatically creates the complementary pin "A2_TX1(n)". File: F:/project_072_z/arria5_tst1.v Line: 182
    Info (184026): differential I/O pin "A2_TX0" does not have a complementary pin. As a result, the Fitter automatically creates the complementary pin "A2_TX0(n)". File: F:/project_072_z/arria5_tst1.v Line: 181
    Info (184026): differential I/O pin "A1_TX3" does not have a complementary pin. As a result, the Fitter automatically creates the complementary pin "A1_TX3(n)". File: F:/project_072_z/arria5_tst1.v Line: 186
    Info (184026): differential I/O pin "A1_TX2" does not have a complementary pin. As a result, the Fitter automatically creates the complementary pin "A1_TX2(n)". File: F:/project_072_z/arria5_tst1.v Line: 187
    Info (184026): differential I/O pin "A1_TX1" does not have a complementary pin. As a result, the Fitter automatically creates the complementary pin "A1_TX1(n)". File: F:/project_072_z/arria5_tst1.v Line: 188
    Info (184026): differential I/O pin "A1_TX0" does not have a complementary pin. As a result, the Fitter automatically creates the complementary pin "A1_TX0(n)". File: F:/project_072_z/arria5_tst1.v Line: 189
    Info (184026): differential I/O pin "SYSREF0" does not have a complementary pin. As a result, the Fitter automatically creates the complementary pin "SYSREF0(n)". File: F:/project_072_z/arria5_tst1.v Line: 16
Info (184020): Starting Fitter periphery placement operations
Info (11178): Promoted 10 clocks (6 global, 1 regional, 3 periphery)
    Info (11162): custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_tx_pld_pcs_interface_rbc:inst_av_hssi_tx_pld_pcs_interface|pld8gtxclkout~CLKENA0 with 1 fanout uses periphery clock CLKCTRL_X132_Y55_N3
        Info (11177): Node drives Periphery Clock Region 6 from (67, 51) to (132, 77)
    Info (11162): custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_tx_pld_pcs_interface_rbc:inst_av_hssi_tx_pld_pcs_interface|pld8gtxclkout~CLKENA0 with 1 fanout uses regional clock CLKCTRL_R73
        Info (11177): Node drives Regional Clock Region 1 from (67, 51) to (132, 101)
    Info (11162): custom_phy_dac:dac1|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_tx_pld_pcs_interface_rbc:inst_av_hssi_tx_pld_pcs_interface|pld8gtxclkout~CLKENA0 with 1 fanout uses periphery clock CLKCTRL_X132_Y74_N3
        Info (11177): Node drives Periphery Clock Region 7 from (67, 78) to (132, 101)
    Info (11162): custom_phy_dac:dac1|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_tx_pld_pcs_interface_rbc:inst_av_hssi_tx_pld_pcs_interface|pld8gtxclkout~CLKENA0 with 1 fanout uses periphery clock CLKCTRL_X132_Y77_N3
        Info (11177): Node drives Periphery Clock Region 7 from (67, 78) to (132, 101)
    Info (11162): pll_0002:pll_1|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 with 1806 fanout uses global clock CLKCTRL_G10
    Info (11162): pll_240_120_0002:pll240_120_ADC1|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 with 42 fanout uses global clock CLKCTRL_G1
    Info (11162): pll_240_120_0002:pll240_120_ADC1|altera_pll:altera_pll_i|outclk_wire[1]~CLKENA0 with 2438 fanout uses global clock CLKCTRL_G3
    Info (11162): pll_0002:pll_1|altera_pll:altera_pll_i|outclk_wire[1]~CLKENA0 with 1 fanout uses global clock CLKCTRL_G8
    Info (11162): pll_96_48:pll_96_dac1|pll_96_48_0002:pll_96_48_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 with 1078 fanout uses global clock CLKCTRL_G9
    Info (11162): pll_96_48:pll_96_dac1|pll_96_48_0002:pll_96_48_inst|altera_pll:altera_pll_i|outclk_wire[1]~CLKENA0 with 3535 fanout uses global clock CLKCTRL_G11
Info (11191): Automatically promoted 1 clock (1 global)
    Info (11162): SPI4_SCK_MK~inputCLKENA0 with 408 fanout uses global clock CLKCTRL_G13
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
Warning (16406): 1 global input pin(s) will use non-dedicated clock routing
    Warning (16407): Source REFCLK I/O is not placed onto a dedicated REFCLK input pin for global clock driver SPI4_SCK_MK~inputCLKENA0, placed at CLKCTRL_G13
        Info (179012): Refclk input I/O pad SPI4_SCK_MK is placed onto PIN_J10
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:03
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity alt_xcvr_csr_common
        Info (332166): set regs [get_registers -nowarn *alt_xcvr_csr_common*csr_pll_locked*[2]*]; if {[llength [query_collection -report -all $regs]] > 0} {set_false_path -to $regs}
        Info (332166): set regs [get_registers -nowarn *alt_xcvr_csr_common*csr_rx_is_locked*[2]*]; if {[llength [query_collection -report -all $regs]] > 0} {set_false_path -to $regs}
        Info (332166): set regs [get_registers -nowarn *alt_xcvr_csr_common*csr_rx_signaldetect*[2]*]; if {[llength [query_collection -report -all $regs]] > 0} {set_false_path -to $regs}
        Info (332166): set regs [get_registers -nowarn *alt_xcvr_csr_common*csr_pll_locked*[2]*]; if {[llength [query_collection -report -all $regs]] > 0} {set_false_path -to $regs}
        Info (332166): set regs [get_registers -nowarn *alt_xcvr_csr_common*csr_rx_is_locked*[2]*]; if {[llength [query_collection -report -all $regs]] > 0} {set_false_path -to $regs}
        Info (332166): set regs [get_registers -nowarn *alt_xcvr_csr_common*csr_rx_signaldetect*[2]*]; if {[llength [query_collection -report -all $regs]] > 0} {set_false_path -to $regs}
    Info (332165): Entity alt_xcvr_csr_pcs8g
        Info (332166): set regs [get_registers -nowarn *alt_xcvr_csr_pcs8g*sync_rx_*[2]*]; if {[llength [query_collection -report -all $regs]] > 0} {set_false_path -to $regs}
        Info (332166): set regs [get_registers -nowarn *alt_xcvr_csr_pcs8g*sync_tx_*[2]*]; if {[llength [query_collection -report -all $regs]] > 0} {set_false_path -to $regs}
        Info (332166): set regs [get_registers -nowarn *alt_xcvr_csr_pcs8g*csr_indexed_read_only_reg*sreg[2]*]; if {[llength [query_collection -report -all $regs]] > 0} {set_false_path -to $regs}
        Info (332166): set regs [get_registers -nowarn *alt_xcvr_csr_pcs8g*sync_rx_*[2]*]; if {[llength [query_collection -report -all $regs]] > 0} {set_false_path -to $regs}
        Info (332166): set regs [get_registers -nowarn *alt_xcvr_csr_pcs8g*sync_tx_*[2]*]; if {[llength [query_collection -report -all $regs]] > 0} {set_false_path -to $regs}
        Info (332166): set regs [get_registers -nowarn *alt_xcvr_csr_pcs8g*csr_indexed_read_only_reg*sreg[2]*]; if {[llength [query_collection -report -all $regs]] > 0} {set_false_path -to $regs}
        Info (332166): set regs [get_registers -nowarn *alt_xcvr_csr_pcs8g*sync_rx_*[2]*]; if {[llength [query_collection -report -all $regs]] > 0} {set_false_path -to $regs}
        Info (332166): set regs [get_registers -nowarn *alt_xcvr_csr_pcs8g*sync_tx_*[2]*]; if {[llength [query_collection -report -all $regs]] > 0} {set_false_path -to $regs}
        Info (332166): set regs [get_registers -nowarn *alt_xcvr_csr_pcs8g*csr_indexed_read_only_reg*sreg[2]*]; if {[llength [query_collection -report -all $regs]] > 0} {set_false_path -to $regs}
        Info (332166): set regs [get_registers -nowarn *alt_xcvr_csr_pcs8g*sync_rx_*[2]*]; if {[llength [query_collection -report -all $regs]] > 0} {set_false_path -to $regs}
        Info (332166): set regs [get_registers -nowarn *alt_xcvr_csr_pcs8g*sync_tx_*[2]*]; if {[llength [query_collection -report -all $regs]] > 0} {set_false_path -to $regs}
        Info (332166): set regs [get_registers -nowarn *alt_xcvr_csr_pcs8g*csr_indexed_read_only_reg*sreg[2]*]; if {[llength [query_collection -report -all $regs]] > 0} {set_false_path -to $regs}
    Info (332165): Entity alt_xcvr_resync
        Info (332166): set regs [get_registers -nowarn *alt_xcvr_resync*sync_r[0]]; if {[llength [query_collection -report -all $regs]] > 0} {set_false_path -to $regs}
    Info (332165): Entity csr_indexed_read_only_reg
        Info (332166): set regs [get_registers -nowarn *csr_indexed_read_only_reg*sreg[2]*]; if {[llength [query_collection -report -all $regs]] > 0} {set_false_path -to $regs}
        Info (332166): set regs [get_registers -nowarn *csr_indexed_read_only_reg*sreg[2]*]; if {[llength [query_collection -report -all $regs]] > 0} {set_false_path -to $regs}
        Info (332166): set regs [get_registers -nowarn *csr_indexed_read_only_reg*sreg[2]*]; if {[llength [query_collection -report -all $regs]] > 0} {set_false_path -to $regs}
        Info (332166): set regs [get_registers -nowarn *csr_indexed_read_only_reg*sreg[2]*]; if {[llength [query_collection -report -all $regs]] > 0} {set_false_path -to $regs}
        Info (332166): set regs [get_registers -nowarn *csr_indexed_read_only_reg*sreg[2]*]; if {[llength [query_collection -report -all $regs]] > 0} {set_false_path -to $regs}
        Info (332166): set regs [get_registers -nowarn *csr_indexed_read_only_reg*sreg[2]*]; if {[llength [query_collection -report -all $regs]] > 0} {set_false_path -to $regs}
        Info (332166): set regs [get_registers -nowarn *csr_indexed_read_only_reg*sreg[2]*]; if {[llength [query_collection -report -all $regs]] > 0} {set_false_path -to $regs}
        Info (332166): set regs [get_registers -nowarn *csr_indexed_read_only_reg*sreg[2]*]; if {[llength [query_collection -report -all $regs]] > 0} {set_false_path -to $regs}
        Info (332166): set regs [get_registers -nowarn *csr_indexed_read_only_reg*sreg[2]*]; if {[llength [query_collection -report -all $regs]] > 0} {set_false_path -to $regs}
        Info (332166): set regs [get_registers -nowarn *csr_indexed_read_only_reg*sreg[2]*]; if {[llength [query_collection -report -all $regs]] > 0} {set_false_path -to $regs}
        Info (332166): set regs [get_registers -nowarn *csr_indexed_read_only_reg*sreg[2]*]; if {[llength [query_collection -report -all $regs]] > 0} {set_false_path -to $regs}
        Info (332166): set regs [get_registers -nowarn *csr_indexed_read_only_reg*sreg[2]*]; if {[llength [query_collection -report -all $regs]] > 0} {set_false_path -to $regs}
        Info (332166): set regs [get_registers -nowarn *csr_indexed_read_only_reg*sreg[2]*]; if {[llength [query_collection -report -all $regs]] > 0} {set_false_path -to $regs}
        Info (332166): set regs [get_registers -nowarn *csr_indexed_read_only_reg*sreg[2]*]; if {[llength [query_collection -report -all $regs]] > 0} {set_false_path -to $regs}
        Info (332166): set regs [get_registers -nowarn *csr_indexed_read_only_reg*sreg[2]*]; if {[llength [query_collection -report -all $regs]] > 0} {set_false_path -to $regs}
        Info (332166): set regs [get_registers -nowarn *csr_indexed_read_only_reg*sreg[2]*]; if {[llength [query_collection -report -all $regs]] > 0} {set_false_path -to $regs}
        Info (332166): set regs [get_registers -nowarn *csr_indexed_read_only_reg*sreg[2]*]; if {[llength [query_collection -report -all $regs]] > 0} {set_false_path -to $regs}
        Info (332166): set regs [get_registers -nowarn *csr_indexed_read_only_reg*sreg[2]*]; if {[llength [query_collection -report -all $regs]] > 0} {set_false_path -to $regs}
        Info (332166): set regs [get_registers -nowarn *csr_indexed_read_only_reg*sreg[2]*]; if {[llength [query_collection -report -all $regs]] > 0} {set_false_path -to $regs}
        Info (332166): set regs [get_registers -nowarn *csr_indexed_read_only_reg*sreg[2]*]; if {[llength [query_collection -report -all $regs]] > 0} {set_false_path -to $regs}
        Info (332166): set regs [get_registers -nowarn *csr_indexed_read_only_reg*sreg[2]*]; if {[llength [query_collection -report -all $regs]] > 0} {set_false_path -to $regs}
        Info (332166): set regs [get_registers -nowarn *csr_indexed_read_only_reg*sreg[2]*]; if {[llength [query_collection -report -all $regs]] > 0} {set_false_path -to $regs}
        Info (332166): set regs [get_registers -nowarn *csr_indexed_read_only_reg*sreg[2]*]; if {[llength [query_collection -report -all $regs]] > 0} {set_false_path -to $regs}
        Info (332166): set regs [get_registers -nowarn *csr_indexed_read_only_reg*sreg[2]*]; if {[llength [query_collection -report -all $regs]] > 0} {set_false_path -to $regs}
        Info (332166): set regs [get_registers -nowarn *csr_indexed_read_only_reg*sreg[2]*]; if {[llength [query_collection -report -all $regs]] > 0} {set_false_path -to $regs}
        Info (332166): set regs [get_registers -nowarn *csr_indexed_read_only_reg*sreg[2]*]; if {[llength [query_collection -report -all $regs]] > 0} {set_false_path -to $regs}
        Info (332166): set regs [get_registers -nowarn *csr_indexed_read_only_reg*sreg[2]*]; if {[llength [query_collection -report -all $regs]] > 0} {set_false_path -to $regs}
        Info (332166): set regs [get_registers -nowarn *csr_indexed_read_only_reg*sreg[2]*]; if {[llength [query_collection -report -all $regs]] > 0} {set_false_path -to $regs}
        Info (332166): set regs [get_registers -nowarn *csr_indexed_read_only_reg*sreg[2]*]; if {[llength [query_collection -report -all $regs]] > 0} {set_false_path -to $regs}
        Info (332166): set regs [get_registers -nowarn *csr_indexed_read_only_reg*sreg[2]*]; if {[llength [query_collection -report -all $regs]] > 0} {set_false_path -to $regs}
        Info (332166): set regs [get_registers -nowarn *csr_indexed_read_only_reg*sreg[2]*]; if {[llength [query_collection -report -all $regs]] > 0} {set_false_path -to $regs}
        Info (332166): set regs [get_registers -nowarn *csr_indexed_read_only_reg*sreg[2]*]; if {[llength [query_collection -report -all $regs]] > 0} {set_false_path -to $regs}
        Info (332166): set regs [get_registers -nowarn *csr_indexed_read_only_reg*sreg[2]*]; if {[llength [query_collection -report -all $regs]] > 0} {set_false_path -to $regs}
        Info (332166): set regs [get_registers -nowarn *csr_indexed_read_only_reg*sreg[2]*]; if {[llength [query_collection -report -all $regs]] > 0} {set_false_path -to $regs}
        Info (332166): set regs [get_registers -nowarn *csr_indexed_read_only_reg*sreg[2]*]; if {[llength [query_collection -report -all $regs]] > 0} {set_false_path -to $regs}
        Info (332166): set regs [get_registers -nowarn *csr_indexed_read_only_reg*sreg[2]*]; if {[llength [query_collection -report -all $regs]] > 0} {set_false_path -to $regs}
        Info (332166): set regs [get_registers -nowarn *csr_indexed_read_only_reg*sreg[2]*]; if {[llength [query_collection -report -all $regs]] > 0} {set_false_path -to $regs}
        Info (332166): set regs [get_registers -nowarn *csr_indexed_read_only_reg*sreg[2]*]; if {[llength [query_collection -report -all $regs]] > 0} {set_false_path -to $regs}
        Info (332166): set regs [get_registers -nowarn *csr_indexed_read_only_reg*sreg[2]*]; if {[llength [query_collection -report -all $regs]] > 0} {set_false_path -to $regs}
        Info (332166): set regs [get_registers -nowarn *csr_indexed_read_only_reg*sreg[2]*]; if {[llength [query_collection -report -all $regs]] > 0} {set_false_path -to $regs}
Info (332104): Reading SDC File: 'arria5_tst1.sdc'
Warning (332174): Ignored filter at arria5_tst1.sdc(41): eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_rx_pma|rx_pmas[0].rx_pma.rx_cdr|clk90bdes could not be matched with a pin File: F:/project_072_z/arria5_tst1.sdc Line: 41
Warning (332049): Ignored create_clock at arria5_tst1.sdc(41): Argument <targets> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 41
    Info (332050): create_clock -name {eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_rx_pma|rx_pmas[0].rx_pma.rx_cdr|clk90bdes} -period 1.600 -waveform { 0.000 0.800 } [get_pins {eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_rx_pma|rx_pmas[0].rx_pma.rx_cdr|clk90bdes}] File: F:/project_072_z/arria5_tst1.sdc Line: 41
Warning (332174): Ignored filter at arria5_tst1.sdc(50): eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_rx_pma|rx_pmas[0].rx_pma.rx_cdr|clk90bdes could not be matched with a pin File: F:/project_072_z/arria5_tst1.sdc Line: 50
Warning (332049): Ignored create_clock at arria5_tst1.sdc(50): Argument <targets> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 50
    Info (332050): create_clock -name {eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_rx_pma|rx_pmas[0].rx_pma.rx_cdr|clk90bdes} -period 1.600 -waveform { 0.000 0.800 } [get_pins {eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_rx_pma|rx_pmas[0].rx_pma.rx_cdr|clk90bdes}] File: F:/project_072_z/arria5_tst1.sdc Line: 50
Warning (332174): Ignored filter at arria5_tst1.sdc(58): eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|clkcdr1b could not be matched with a pin File: F:/project_072_z/arria5_tst1.sdc Line: 58
Warning (332174): Ignored filter at arria5_tst1.sdc(58): eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|cpulse could not be matched with a pin File: F:/project_072_z/arria5_tst1.sdc Line: 58
Critical Warning (332049): Ignored create_generated_clock at arria5_tst1.sdc(58): Argument <targets> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 58
    Info (332050): create_generated_clock -name {eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|cpulse} -source [get_pins {eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|clkcdr1b}] -duty_cycle 50/1 -multiply_by 1 -divide_by 5 -master_clock {eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_tx_plls.gen_tx_plls.tx_plls|pll[0].pll.cmu_pll.tx_pll|clkcdr} [get_pins {eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|cpulse}]  File: F:/project_072_z/arria5_tst1.sdc Line: 58
Warning (332049): Ignored create_generated_clock at arria5_tst1.sdc(58): Argument -source is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 58
Warning (332174): Ignored filter at arria5_tst1.sdc(59): eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|hfclkp could not be matched with a pin File: F:/project_072_z/arria5_tst1.sdc Line: 59
Critical Warning (332049): Ignored create_generated_clock at arria5_tst1.sdc(59): Argument <targets> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 59
    Info (332050): create_generated_clock -name {eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|hfclkp} -source [get_pins {eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|clkcdr1b}] -duty_cycle 50/1 -multiply_by 1 -master_clock {eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_tx_plls.gen_tx_plls.tx_plls|pll[0].pll.cmu_pll.tx_pll|clkcdr} [get_pins {eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|hfclkp}]  File: F:/project_072_z/arria5_tst1.sdc Line: 59
Warning (332049): Ignored create_generated_clock at arria5_tst1.sdc(59): Argument -source is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 59
Warning (332174): Ignored filter at arria5_tst1.sdc(60): eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|lfclkp could not be matched with a pin File: F:/project_072_z/arria5_tst1.sdc Line: 60
Critical Warning (332049): Ignored create_generated_clock at arria5_tst1.sdc(60): Argument <targets> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 60
    Info (332050): create_generated_clock -name {eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|lfclkp} -source [get_pins {eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|clkcdr1b}] -duty_cycle 50/1 -multiply_by 1 -divide_by 5 -master_clock {eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_tx_plls.gen_tx_plls.tx_plls|pll[0].pll.cmu_pll.tx_pll|clkcdr} [get_pins {eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|lfclkp}]  File: F:/project_072_z/arria5_tst1.sdc Line: 60
Warning (332049): Ignored create_generated_clock at arria5_tst1.sdc(60): Argument -source is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 60
Warning (332174): Ignored filter at arria5_tst1.sdc(61): eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[0] could not be matched with a pin File: F:/project_072_z/arria5_tst1.sdc Line: 61
Critical Warning (332049): Ignored create_generated_clock at arria5_tst1.sdc(61): Argument <targets> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 61
    Info (332050): create_generated_clock -name {eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[0]} -source [get_pins {eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|clkcdr1b}] -duty_cycle 50/1 -multiply_by 1 -divide_by 10 -master_clock {eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_tx_plls.gen_tx_plls.tx_plls|pll[0].pll.cmu_pll.tx_pll|clkcdr} [get_pins {eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[0]}]  File: F:/project_072_z/arria5_tst1.sdc Line: 61
Warning (332049): Ignored create_generated_clock at arria5_tst1.sdc(61): Argument -source is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 61
Warning (332174): Ignored filter at arria5_tst1.sdc(62): eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[1] could not be matched with a pin File: F:/project_072_z/arria5_tst1.sdc Line: 62
Critical Warning (332049): Ignored create_generated_clock at arria5_tst1.sdc(62): Argument <targets> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 62
    Info (332050): create_generated_clock -name {eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[1]} -source [get_pins {eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|clkcdr1b}] -duty_cycle 50/1 -multiply_by 1 -divide_by 20 -master_clock {eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_tx_plls.gen_tx_plls.tx_plls|pll[0].pll.cmu_pll.tx_pll|clkcdr} [get_pins {eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[1]}]  File: F:/project_072_z/arria5_tst1.sdc Line: 62
Warning (332049): Ignored create_generated_clock at arria5_tst1.sdc(62): Argument -source is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 62
Warning (332174): Ignored filter at arria5_tst1.sdc(63): eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[2] could not be matched with a pin File: F:/project_072_z/arria5_tst1.sdc Line: 63
Critical Warning (332049): Ignored create_generated_clock at arria5_tst1.sdc(63): Argument <targets> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 63
    Info (332050): create_generated_clock -name {eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[2]} -source [get_pins {eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|clkcdr1b}] -duty_cycle 50/1 -multiply_by 1 -divide_by 40 -master_clock {eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_tx_plls.gen_tx_plls.tx_plls|pll[0].pll.cmu_pll.tx_pll|clkcdr} [get_pins {eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[2]}]  File: F:/project_072_z/arria5_tst1.sdc Line: 63
Warning (332049): Ignored create_generated_clock at arria5_tst1.sdc(63): Argument -source is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 63
Warning (332174): Ignored filter at arria5_tst1.sdc(64): eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_tx_plls.gen_tx_plls.tx_plls|pll[0].pll.cmu_pll.tx_pll|refclk could not be matched with a pin File: F:/project_072_z/arria5_tst1.sdc Line: 64
Warning (332174): Ignored filter at arria5_tst1.sdc(64): eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_tx_plls.gen_tx_plls.tx_plls|pll[0].pll.cmu_pll.tx_pll|clkcdr could not be matched with a pin File: F:/project_072_z/arria5_tst1.sdc Line: 64
Critical Warning (332049): Ignored create_generated_clock at arria5_tst1.sdc(64): Argument <targets> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 64
    Info (332050): create_generated_clock -name {eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_tx_plls.gen_tx_plls.tx_plls|pll[0].pll.cmu_pll.tx_pll|clkcdr} -source [get_pins {eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_tx_plls.gen_tx_plls.tx_plls|pll[0].pll.cmu_pll.tx_pll|refclk}] -duty_cycle 50/1 -multiply_by 5 -master_clock {pll_125_eth0|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk} [get_pins {eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_tx_plls.gen_tx_plls.tx_plls|pll[0].pll.cmu_pll.tx_pll|clkcdr}]  File: F:/project_072_z/arria5_tst1.sdc Line: 64
Warning (332049): Ignored create_generated_clock at arria5_tst1.sdc(64): Argument -source is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 64
Warning (332174): Ignored filter at arria5_tst1.sdc(65): eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|clkcdr1t could not be matched with a pin File: F:/project_072_z/arria5_tst1.sdc Line: 65
Warning (332174): Ignored filter at arria5_tst1.sdc(65): eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|cpulse could not be matched with a pin File: F:/project_072_z/arria5_tst1.sdc Line: 65
Critical Warning (332049): Ignored create_generated_clock at arria5_tst1.sdc(65): Argument <targets> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 65
    Info (332050): create_generated_clock -name {eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|cpulse} -source [get_pins {eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|clkcdr1t}] -duty_cycle 50/1 -multiply_by 1 -divide_by 5 -master_clock {eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_tx_plls.gen_tx_plls.tx_plls|pll[0].pll.cmu_pll.tx_pll|clkcdr} [get_pins {eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|cpulse}]  File: F:/project_072_z/arria5_tst1.sdc Line: 65
Warning (332049): Ignored create_generated_clock at arria5_tst1.sdc(65): Argument -source is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 65
Warning (332174): Ignored filter at arria5_tst1.sdc(66): eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|hfclkp could not be matched with a pin File: F:/project_072_z/arria5_tst1.sdc Line: 66
Critical Warning (332049): Ignored create_generated_clock at arria5_tst1.sdc(66): Argument <targets> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 66
    Info (332050): create_generated_clock -name {eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|hfclkp} -source [get_pins {eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|clkcdr1t}] -duty_cycle 50/1 -multiply_by 1 -master_clock {eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_tx_plls.gen_tx_plls.tx_plls|pll[0].pll.cmu_pll.tx_pll|clkcdr} [get_pins {eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|hfclkp}]  File: F:/project_072_z/arria5_tst1.sdc Line: 66
Warning (332049): Ignored create_generated_clock at arria5_tst1.sdc(66): Argument -source is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 66
Warning (332174): Ignored filter at arria5_tst1.sdc(67): eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|lfclkp could not be matched with a pin File: F:/project_072_z/arria5_tst1.sdc Line: 67
Critical Warning (332049): Ignored create_generated_clock at arria5_tst1.sdc(67): Argument <targets> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 67
    Info (332050): create_generated_clock -name {eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|lfclkp} -source [get_pins {eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|clkcdr1t}] -duty_cycle 50/1 -multiply_by 1 -divide_by 5 -master_clock {eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_tx_plls.gen_tx_plls.tx_plls|pll[0].pll.cmu_pll.tx_pll|clkcdr} [get_pins {eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|lfclkp}]  File: F:/project_072_z/arria5_tst1.sdc Line: 67
Warning (332049): Ignored create_generated_clock at arria5_tst1.sdc(67): Argument -source is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 67
Warning (332174): Ignored filter at arria5_tst1.sdc(68): eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[0] could not be matched with a pin File: F:/project_072_z/arria5_tst1.sdc Line: 68
Critical Warning (332049): Ignored create_generated_clock at arria5_tst1.sdc(68): Argument <targets> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 68
    Info (332050): create_generated_clock -name {eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[0]} -source [get_pins {eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|clkcdr1t}] -duty_cycle 50/1 -multiply_by 1 -divide_by 10 -master_clock {eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_tx_plls.gen_tx_plls.tx_plls|pll[0].pll.cmu_pll.tx_pll|clkcdr} [get_pins {eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[0]}]  File: F:/project_072_z/arria5_tst1.sdc Line: 68
Warning (332049): Ignored create_generated_clock at arria5_tst1.sdc(68): Argument -source is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 68
Warning (332174): Ignored filter at arria5_tst1.sdc(69): eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[1] could not be matched with a pin File: F:/project_072_z/arria5_tst1.sdc Line: 69
Critical Warning (332049): Ignored create_generated_clock at arria5_tst1.sdc(69): Argument <targets> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 69
    Info (332050): create_generated_clock -name {eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[1]} -source [get_pins {eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|clkcdr1t}] -duty_cycle 50/1 -multiply_by 1 -divide_by 20 -master_clock {eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_tx_plls.gen_tx_plls.tx_plls|pll[0].pll.cmu_pll.tx_pll|clkcdr} [get_pins {eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[1]}]  File: F:/project_072_z/arria5_tst1.sdc Line: 69
Warning (332049): Ignored create_generated_clock at arria5_tst1.sdc(69): Argument -source is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 69
Warning (332174): Ignored filter at arria5_tst1.sdc(70): eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[2] could not be matched with a pin File: F:/project_072_z/arria5_tst1.sdc Line: 70
Critical Warning (332049): Ignored create_generated_clock at arria5_tst1.sdc(70): Argument <targets> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 70
    Info (332050): create_generated_clock -name {eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[2]} -source [get_pins {eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|clkcdr1t}] -duty_cycle 50/1 -multiply_by 1 -divide_by 40 -master_clock {eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_tx_plls.gen_tx_plls.tx_plls|pll[0].pll.cmu_pll.tx_pll|clkcdr} [get_pins {eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[2]}]  File: F:/project_072_z/arria5_tst1.sdc Line: 70
Warning (332049): Ignored create_generated_clock at arria5_tst1.sdc(70): Argument -source is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 70
Warning (332174): Ignored filter at arria5_tst1.sdc(71): eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_tx_plls.gen_tx_plls.tx_plls|pll[0].pll.cmu_pll.tx_pll|refclk could not be matched with a pin File: F:/project_072_z/arria5_tst1.sdc Line: 71
Warning (332174): Ignored filter at arria5_tst1.sdc(71): eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_tx_plls.gen_tx_plls.tx_plls|pll[0].pll.cmu_pll.tx_pll|clkcdr could not be matched with a pin File: F:/project_072_z/arria5_tst1.sdc Line: 71
Critical Warning (332049): Ignored create_generated_clock at arria5_tst1.sdc(71): Argument <targets> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 71
    Info (332050): create_generated_clock -name {eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_tx_plls.gen_tx_plls.tx_plls|pll[0].pll.cmu_pll.tx_pll|clkcdr} -source [get_pins {eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_tx_plls.gen_tx_plls.tx_plls|pll[0].pll.cmu_pll.tx_pll|refclk}] -duty_cycle 50/1 -multiply_by 5 -master_clock {pll_125_eth0|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk} [get_pins {eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_tx_plls.gen_tx_plls.tx_plls|pll[0].pll.cmu_pll.tx_pll|clkcdr}]  File: F:/project_072_z/arria5_tst1.sdc Line: 71
Warning (332049): Ignored create_generated_clock at arria5_tst1.sdc(71): Argument -source is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 71
Warning (332174): Ignored filter at arria5_tst1.sdc(72): dac2|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_tx_plls.gen_tx_plls.tx_plls|pll[0].pll.cmu_pll.tx_pll|refclk could not be matched with a pin File: F:/project_072_z/arria5_tst1.sdc Line: 72
Warning (332174): Ignored filter at arria5_tst1.sdc(72): dac2|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_tx_plls.gen_tx_plls.tx_plls|pll[0].pll.cmu_pll.tx_pll|clkcdr could not be matched with a pin File: F:/project_072_z/arria5_tst1.sdc Line: 72
Critical Warning (332049): Ignored create_generated_clock at arria5_tst1.sdc(72): Argument <targets> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 72
    Info (332050): create_generated_clock -name {dac2|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_tx_plls.gen_tx_plls.tx_plls|pll[0].pll.cmu_pll.tx_pll|clkcdr} -source [get_pins {dac2|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_tx_plls.gen_tx_plls.tx_plls|pll[0].pll.cmu_pll.tx_pll|refclk}] -duty_cycle 50/1 -multiply_by 10 -master_clock {pll_96_dac1|pll_96_48_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk} [get_pins {dac2|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_tx_plls.gen_tx_plls.tx_plls|pll[0].pll.cmu_pll.tx_pll|clkcdr}]  File: F:/project_072_z/arria5_tst1.sdc Line: 72
Warning (332049): Ignored create_generated_clock at arria5_tst1.sdc(72): Argument -source is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 72
Warning (332174): Ignored filter at arria5_tst1.sdc(75): eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_rx_pma|rx_pmas[0].rx_pma.cdr_refclk_mux0|ffplloutbot could not be matched with a pin File: F:/project_072_z/arria5_tst1.sdc Line: 75
Warning (332174): Ignored filter at arria5_tst1.sdc(75): eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_rx_pma|rx_pmas[0].rx_pma.cdr_refclk_mux0|clkout could not be matched with a pin File: F:/project_072_z/arria5_tst1.sdc Line: 75
Critical Warning (332049): Ignored create_generated_clock at arria5_tst1.sdc(75): Argument <targets> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 75
    Info (332050): create_generated_clock -name {eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_rx_pma|rx_pmas[0].rx_pma.cdr_refclk_mux0|clkout} -source [get_pins {eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_rx_pma|rx_pmas[0].rx_pma.cdr_refclk_mux0|ffplloutbot}] -duty_cycle 50/1 -multiply_by 1 -master_clock {pll_125_eth0|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk} [get_pins {eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_rx_pma|rx_pmas[0].rx_pma.cdr_refclk_mux0|clkout}]  File: F:/project_072_z/arria5_tst1.sdc Line: 75
Warning (332049): Ignored create_generated_clock at arria5_tst1.sdc(75): Argument -source is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 75
Warning (332174): Ignored filter at arria5_tst1.sdc(96): eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_rx_pma|rx_pmas[0].rx_pma.cdr_refclk_mux0|ffplloutbot could not be matched with a pin File: F:/project_072_z/arria5_tst1.sdc Line: 96
Warning (332174): Ignored filter at arria5_tst1.sdc(96): eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_rx_pma|rx_pmas[0].rx_pma.cdr_refclk_mux0|clkout could not be matched with a pin File: F:/project_072_z/arria5_tst1.sdc Line: 96
Critical Warning (332049): Ignored create_generated_clock at arria5_tst1.sdc(96): Argument <targets> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 96
    Info (332050): create_generated_clock -name {eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_rx_pma|rx_pmas[0].rx_pma.cdr_refclk_mux0|clkout} -source [get_pins {eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_rx_pma|rx_pmas[0].rx_pma.cdr_refclk_mux0|ffplloutbot}] -duty_cycle 50/1 -multiply_by 1 -master_clock {pll_125_eth0|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk} [get_pins {eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_rx_pma|rx_pmas[0].rx_pma.cdr_refclk_mux0|clkout}]  File: F:/project_072_z/arria5_tst1.sdc Line: 96
Warning (332049): Ignored create_generated_clock at arria5_tst1.sdc(96): Argument -source is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 96
Warning (332174): Ignored filter at arria5_tst1.sdc(97): dac2|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|clkcdrloc could not be matched with a pin File: F:/project_072_z/arria5_tst1.sdc Line: 97
Warning (332049): Ignored create_generated_clock at arria5_tst1.sdc(97): Argument -source is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 97
    Info (332050): create_generated_clock -name {dac2|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|cpulse} -source [get_pins {dac2|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|clkcdrloc}] -duty_cycle 50/1 -multiply_by 1 -divide_by 5 -master_clock {dac2|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_tx_plls.gen_tx_plls.tx_plls|pll[0].pll.cmu_pll.tx_pll|clkcdr} [get_pins {dac2|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|cpulse}]  File: F:/project_072_z/arria5_tst1.sdc Line: 97
Warning (332049): Ignored create_generated_clock at arria5_tst1.sdc(98): Argument -source is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 98
    Info (332050): create_generated_clock -name {dac2|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|hfclkp} -source [get_pins {dac2|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|clkcdrloc}] -duty_cycle 50/1 -multiply_by 1 -master_clock {dac2|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_tx_plls.gen_tx_plls.tx_plls|pll[0].pll.cmu_pll.tx_pll|clkcdr} [get_pins {dac2|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|hfclkp}]  File: F:/project_072_z/arria5_tst1.sdc Line: 98
Warning (332049): Ignored create_generated_clock at arria5_tst1.sdc(99): Argument -source is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 99
    Info (332050): create_generated_clock -name {dac2|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|lfclkp} -source [get_pins {dac2|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|clkcdrloc}] -duty_cycle 50/1 -multiply_by 1 -divide_by 5 -master_clock {dac2|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_tx_plls.gen_tx_plls.tx_plls|pll[0].pll.cmu_pll.tx_pll|clkcdr} [get_pins {dac2|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|lfclkp}]  File: F:/project_072_z/arria5_tst1.sdc Line: 99
Warning (332049): Ignored create_generated_clock at arria5_tst1.sdc(100): Argument -source is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 100
    Info (332050): create_generated_clock -name {dac2|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[0]} -source [get_pins {dac2|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|clkcdrloc}] -duty_cycle 50/1 -multiply_by 1 -divide_by 10 -master_clock {dac2|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_tx_plls.gen_tx_plls.tx_plls|pll[0].pll.cmu_pll.tx_pll|clkcdr} [get_pins {dac2|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[0]}]  File: F:/project_072_z/arria5_tst1.sdc Line: 100
Warning (332049): Ignored create_generated_clock at arria5_tst1.sdc(101): Argument -source is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 101
    Info (332050): create_generated_clock -name {dac2|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[1]} -source [get_pins {dac2|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|clkcdrloc}] -duty_cycle 50/1 -multiply_by 1 -divide_by 20 -master_clock {dac2|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_tx_plls.gen_tx_plls.tx_plls|pll[0].pll.cmu_pll.tx_pll|clkcdr} [get_pins {dac2|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[1]}]  File: F:/project_072_z/arria5_tst1.sdc Line: 101
Warning (332049): Ignored create_generated_clock at arria5_tst1.sdc(102): Argument -source is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 102
    Info (332050): create_generated_clock -name {dac2|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[2]} -source [get_pins {dac2|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|clkcdrloc}] -duty_cycle 50/1 -multiply_by 1 -divide_by 40 -master_clock {dac2|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_tx_plls.gen_tx_plls.tx_plls|pll[0].pll.cmu_pll.tx_pll|clkcdr} [get_pins {dac2|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[2]}]  File: F:/project_072_z/arria5_tst1.sdc Line: 102
Warning (332174): Ignored filter at arria5_tst1.sdc(103): dac2|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|clkcdrloc could not be matched with a pin File: F:/project_072_z/arria5_tst1.sdc Line: 103
Warning (332049): Ignored create_generated_clock at arria5_tst1.sdc(103): Argument -source is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 103
    Info (332050): create_generated_clock -name {dac2|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|cpulse} -source [get_pins {dac2|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|clkcdrloc}] -duty_cycle 50/1 -multiply_by 1 -divide_by 5 -master_clock {dac2|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_tx_plls.gen_tx_plls.tx_plls|pll[0].pll.cmu_pll.tx_pll|clkcdr} [get_pins {dac2|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|cpulse}]  File: F:/project_072_z/arria5_tst1.sdc Line: 103
Warning (332049): Ignored create_generated_clock at arria5_tst1.sdc(104): Argument -source is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 104
    Info (332050): create_generated_clock -name {dac2|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|hfclkp} -source [get_pins {dac2|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|clkcdrloc}] -duty_cycle 50/1 -multiply_by 1 -master_clock {dac2|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_tx_plls.gen_tx_plls.tx_plls|pll[0].pll.cmu_pll.tx_pll|clkcdr} [get_pins {dac2|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|hfclkp}]  File: F:/project_072_z/arria5_tst1.sdc Line: 104
Warning (332049): Ignored create_generated_clock at arria5_tst1.sdc(105): Argument -source is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 105
    Info (332050): create_generated_clock -name {dac2|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|lfclkp} -source [get_pins {dac2|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|clkcdrloc}] -duty_cycle 50/1 -multiply_by 1 -divide_by 5 -master_clock {dac2|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_tx_plls.gen_tx_plls.tx_plls|pll[0].pll.cmu_pll.tx_pll|clkcdr} [get_pins {dac2|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|lfclkp}]  File: F:/project_072_z/arria5_tst1.sdc Line: 105
Warning (332049): Ignored create_generated_clock at arria5_tst1.sdc(106): Argument -source is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 106
    Info (332050): create_generated_clock -name {dac2|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[0]} -source [get_pins {dac2|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|clkcdrloc}] -duty_cycle 50/1 -multiply_by 1 -divide_by 10 -master_clock {dac2|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_tx_plls.gen_tx_plls.tx_plls|pll[0].pll.cmu_pll.tx_pll|clkcdr} [get_pins {dac2|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[0]}]  File: F:/project_072_z/arria5_tst1.sdc Line: 106
Warning (332049): Ignored create_generated_clock at arria5_tst1.sdc(107): Argument -source is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 107
    Info (332050): create_generated_clock -name {dac2|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[1]} -source [get_pins {dac2|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|clkcdrloc}] -duty_cycle 50/1 -multiply_by 1 -divide_by 20 -master_clock {dac2|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_tx_plls.gen_tx_plls.tx_plls|pll[0].pll.cmu_pll.tx_pll|clkcdr} [get_pins {dac2|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[1]}]  File: F:/project_072_z/arria5_tst1.sdc Line: 107
Warning (332049): Ignored create_generated_clock at arria5_tst1.sdc(108): Argument -source is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 108
    Info (332050): create_generated_clock -name {dac2|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[2]} -source [get_pins {dac2|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|clkcdrloc}] -duty_cycle 50/1 -multiply_by 1 -divide_by 40 -master_clock {dac2|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_tx_plls.gen_tx_plls.tx_plls|pll[0].pll.cmu_pll.tx_pll|clkcdr} [get_pins {dac2|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[2]}]  File: F:/project_072_z/arria5_tst1.sdc Line: 108
Warning (332174): Ignored filter at arria5_tst1.sdc(109): eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_tx_pcs_pma_interface|wys|clockoutto8gpcs could not be matched with a pin File: F:/project_072_z/arria5_tst1.sdc Line: 109
Warning (332174): Ignored filter at arria5_tst1.sdc(109): eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_rx_pcs|wys|txpmaclk could not be matched with a pin File: F:/project_072_z/arria5_tst1.sdc Line: 109
Critical Warning (332049): Ignored create_generated_clock at arria5_tst1.sdc(109): Argument <targets> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 109
    Info (332050): create_generated_clock -name {eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_rx_pcs|wys|txpmaclk} -source [get_pins {eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_tx_pcs_pma_interface|wys|clockoutto8gpcs}] -duty_cycle 50/1 -multiply_by 1 -master_clock {eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|lfclkp} [get_pins {eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_rx_pcs|wys|txpmaclk}]  File: F:/project_072_z/arria5_tst1.sdc Line: 109
Warning (332049): Ignored create_generated_clock at arria5_tst1.sdc(109): Argument -source is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 109
Warning (332174): Ignored filter at arria5_tst1.sdc(110): eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk could not be matched with a pin File: F:/project_072_z/arria5_tst1.sdc Line: 110
Critical Warning (332049): Ignored create_generated_clock at arria5_tst1.sdc(110): Argument <targets> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 110
    Info (332050): create_generated_clock -name {eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk} -source [get_pins {eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_tx_pcs_pma_interface|wys|clockoutto8gpcs}] -duty_cycle 50/1 -multiply_by 1 -master_clock {eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|lfclkp} [get_pins {eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk}]  File: F:/project_072_z/arria5_tst1.sdc Line: 110
Warning (332049): Ignored create_generated_clock at arria5_tst1.sdc(110): Argument -source is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 110
Warning (332174): Ignored filter at arria5_tst1.sdc(127): eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_tx_pcs_pma_interface|wys|clockoutto8gpcs could not be matched with a pin File: F:/project_072_z/arria5_tst1.sdc Line: 127
Warning (332174): Ignored filter at arria5_tst1.sdc(127): eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_rx_pcs|wys|txpmaclk could not be matched with a pin File: F:/project_072_z/arria5_tst1.sdc Line: 127
Critical Warning (332049): Ignored create_generated_clock at arria5_tst1.sdc(127): Argument <targets> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 127
    Info (332050): create_generated_clock -name {eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_rx_pcs|wys|txpmaclk} -source [get_pins {eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_tx_pcs_pma_interface|wys|clockoutto8gpcs}] -duty_cycle 50/1 -multiply_by 1 -master_clock {eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|lfclkp} [get_pins {eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_rx_pcs|wys|txpmaclk}]  File: F:/project_072_z/arria5_tst1.sdc Line: 127
Warning (332049): Ignored create_generated_clock at arria5_tst1.sdc(127): Argument -source is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 127
Warning (332174): Ignored filter at arria5_tst1.sdc(128): eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk could not be matched with a pin File: F:/project_072_z/arria5_tst1.sdc Line: 128
Critical Warning (332049): Ignored create_generated_clock at arria5_tst1.sdc(128): Argument <targets> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 128
    Info (332050): create_generated_clock -name {eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk} -source [get_pins {eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_tx_pcs_pma_interface|wys|clockoutto8gpcs}] -duty_cycle 50/1 -multiply_by 1 -master_clock {eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|lfclkp} [get_pins {eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk}]  File: F:/project_072_z/arria5_tst1.sdc Line: 128
Warning (332049): Ignored create_generated_clock at arria5_tst1.sdc(128): Argument -source is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 128
Warning (332174): Ignored filter at arria5_tst1.sdc(129): eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_rx_pma|rx_pmas[0].rx_pma.rx_pma_deser|clk90b could not be matched with a pin File: F:/project_072_z/arria5_tst1.sdc Line: 129
Critical Warning (332049): Ignored create_generated_clock at arria5_tst1.sdc(129): Argument <targets> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 129
    Info (332050): create_generated_clock -name {eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_rx_pma|rx_pmas[0].rx_pma.rx_pma_deser|clk90b} -source [get_pins {eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_rx_pma|rx_pmas[0].rx_pma.rx_cdr|clk90bdes}] -duty_cycle 50/1 -multiply_by 2 -divide_by 10 -master_clock {eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_rx_pma|rx_pmas[0].rx_pma.rx_cdr|clk90bdes} [get_pins {eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_rx_pma|rx_pmas[0].rx_pma.rx_pma_deser|clk90b}]  File: F:/project_072_z/arria5_tst1.sdc Line: 129
Warning (332049): Ignored create_generated_clock at arria5_tst1.sdc(129): Argument -source is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 129
Warning (332174): Ignored filter at arria5_tst1.sdc(130): eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_rx_pma|rx_pmas[0].rx_pma.rx_pma_deser|clk90b could not be matched with a pin File: F:/project_072_z/arria5_tst1.sdc Line: 130
Critical Warning (332049): Ignored create_generated_clock at arria5_tst1.sdc(130): Argument <targets> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 130
    Info (332050): create_generated_clock -name {eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_rx_pma|rx_pmas[0].rx_pma.rx_pma_deser|clk90b} -source [get_pins {eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_rx_pma|rx_pmas[0].rx_pma.rx_cdr|clk90bdes}] -duty_cycle 50/1 -multiply_by 2 -divide_by 10 -master_clock {eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_rx_pma|rx_pmas[0].rx_pma.rx_cdr|clk90bdes} [get_pins {eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_rx_pma|rx_pmas[0].rx_pma.rx_pma_deser|clk90b}]  File: F:/project_072_z/arria5_tst1.sdc Line: 130
Warning (332049): Ignored create_generated_clock at arria5_tst1.sdc(130): Argument -source is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 130
Warning (332174): Ignored filter at arria5_tst1.sdc(136): pll240_120_ADC1|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|vco1ph[0] could not be matched with a pin File: F:/project_072_z/arria5_tst1.sdc Line: 136
Warning (332049): Ignored create_generated_clock at arria5_tst1.sdc(136): Argument -source is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 136
    Info (332050): create_generated_clock -name {pll240_120_ADC1|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk} -source [get_pins {pll240_120_ADC1|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|vco1ph[0]}] -duty_cycle 50/1 -multiply_by 1 -divide_by 2 -master_clock {pll240_120_ADC1|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]} [get_pins {pll240_120_ADC1|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}]  File: F:/project_072_z/arria5_tst1.sdc Line: 136
Warning (332174): Ignored filter at arria5_tst1.sdc(137): pll240_120_ADC1|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|vco1ph[0] could not be matched with a pin File: F:/project_072_z/arria5_tst1.sdc Line: 137
Warning (332049): Ignored create_generated_clock at arria5_tst1.sdc(137): Argument -source is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 137
    Info (332050): create_generated_clock -name {pll240_120_ADC1|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk} -source [get_pins {pll240_120_ADC1|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|vco1ph[0]}] -duty_cycle 50/1 -multiply_by 1 -divide_by 4 -master_clock {pll240_120_ADC1|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]} [get_pins {pll240_120_ADC1|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk}]  File: F:/project_072_z/arria5_tst1.sdc Line: 137
Warning (332174): Ignored filter at arria5_tst1.sdc(144): pll_125_eth0|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin could not be matched with a pin File: F:/project_072_z/arria5_tst1.sdc Line: 144
Warning (332174): Ignored filter at arria5_tst1.sdc(144): pll_125_eth0|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0] could not be matched with a pin File: F:/project_072_z/arria5_tst1.sdc Line: 144
Critical Warning (332049): Ignored create_generated_clock at arria5_tst1.sdc(144): Argument <targets> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 144
    Info (332050): create_generated_clock -name {pll_125_eth0|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]} -source [get_pins {pll_125_eth0|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin}] -duty_cycle 50/1 -multiply_by 6 -divide_by 2 -master_clock {pll_1|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk} [get_pins {pll_125_eth0|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]}]  File: F:/project_072_z/arria5_tst1.sdc Line: 144
Warning (332049): Ignored create_generated_clock at arria5_tst1.sdc(144): Argument -source is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 144
Warning (332174): Ignored filter at arria5_tst1.sdc(145): pll_125_eth0|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|vco1ph[0] could not be matched with a pin File: F:/project_072_z/arria5_tst1.sdc Line: 145
Warning (332174): Ignored filter at arria5_tst1.sdc(145): pll_125_eth0|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk could not be matched with a pin File: F:/project_072_z/arria5_tst1.sdc Line: 145
Critical Warning (332049): Ignored create_generated_clock at arria5_tst1.sdc(145): Argument <targets> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 145
    Info (332050): create_generated_clock -name {pll_125_eth0|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk} -source [get_pins {pll_125_eth0|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|vco1ph[0]}] -duty_cycle 50/1 -multiply_by 1 -divide_by 3 -master_clock {pll_125_eth0|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]} [get_pins {pll_125_eth0|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}]  File: F:/project_072_z/arria5_tst1.sdc Line: 145
Warning (332049): Ignored create_generated_clock at arria5_tst1.sdc(145): Argument -source is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 145
Warning (332174): Ignored filter at arria5_tst1.sdc(158): eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk could not be matched with a clock File: F:/project_072_z/arria5_tst1.sdc Line: 158
Warning (332049): Ignored set_clock_uncertainty at arria5_tst1.sdc(158): Argument -rise_from with value [get_clocks {eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 158
    Info (332050): set_clock_uncertainty -rise_from [get_clocks {eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk}] -rise_to [get_clocks {eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk}] -setup 0.070   File: F:/project_072_z/arria5_tst1.sdc Line: 158
Warning (332049): Ignored set_clock_uncertainty at arria5_tst1.sdc(158): Argument -rise_to with value [get_clocks {eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 158
Warning (332049): Ignored set_clock_uncertainty at arria5_tst1.sdc(159): Argument -rise_from with value [get_clocks {eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 159
    Info (332050): set_clock_uncertainty -rise_from [get_clocks {eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk}] -rise_to [get_clocks {eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk}] -hold 0.060   File: F:/project_072_z/arria5_tst1.sdc Line: 159
Warning (332049): Ignored set_clock_uncertainty at arria5_tst1.sdc(159): Argument -rise_to with value [get_clocks {eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 159
Warning (332049): Ignored set_clock_uncertainty at arria5_tst1.sdc(160): Argument -rise_from with value [get_clocks {eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 160
    Info (332050): set_clock_uncertainty -rise_from [get_clocks {eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk}] -fall_to [get_clocks {eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk}] -setup 0.070   File: F:/project_072_z/arria5_tst1.sdc Line: 160
Warning (332049): Ignored set_clock_uncertainty at arria5_tst1.sdc(160): Argument -fall_to with value [get_clocks {eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 160
Warning (332049): Ignored set_clock_uncertainty at arria5_tst1.sdc(161): Argument -rise_from with value [get_clocks {eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 161
    Info (332050): set_clock_uncertainty -rise_from [get_clocks {eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk}] -fall_to [get_clocks {eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk}] -hold 0.060   File: F:/project_072_z/arria5_tst1.sdc Line: 161
Warning (332049): Ignored set_clock_uncertainty at arria5_tst1.sdc(161): Argument -fall_to with value [get_clocks {eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 161
Warning (332049): Ignored set_clock_uncertainty at arria5_tst1.sdc(162): Argument -rise_from with value [get_clocks {eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 162
    Info (332050): set_clock_uncertainty -rise_from [get_clocks {eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk}] -rise_to [get_clocks {pll_1|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}]  0.090   File: F:/project_072_z/arria5_tst1.sdc Line: 162
Warning (332049): Ignored set_clock_uncertainty at arria5_tst1.sdc(163): Argument -rise_from with value [get_clocks {eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 163
    Info (332050): set_clock_uncertainty -rise_from [get_clocks {eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk}] -fall_to [get_clocks {pll_1|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}]  0.090   File: F:/project_072_z/arria5_tst1.sdc Line: 163
Warning (332049): Ignored set_clock_uncertainty at arria5_tst1.sdc(164): Argument -fall_from with value [get_clocks {eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 164
    Info (332050): set_clock_uncertainty -fall_from [get_clocks {eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk}] -rise_to [get_clocks {eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk}] -setup 0.070   File: F:/project_072_z/arria5_tst1.sdc Line: 164
Warning (332049): Ignored set_clock_uncertainty at arria5_tst1.sdc(164): Argument -rise_to with value [get_clocks {eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 164
Warning (332049): Ignored set_clock_uncertainty at arria5_tst1.sdc(165): Argument -fall_from with value [get_clocks {eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 165
    Info (332050): set_clock_uncertainty -fall_from [get_clocks {eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk}] -rise_to [get_clocks {eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk}] -hold 0.060   File: F:/project_072_z/arria5_tst1.sdc Line: 165
Warning (332049): Ignored set_clock_uncertainty at arria5_tst1.sdc(165): Argument -rise_to with value [get_clocks {eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 165
Warning (332049): Ignored set_clock_uncertainty at arria5_tst1.sdc(166): Argument -fall_from with value [get_clocks {eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 166
    Info (332050): set_clock_uncertainty -fall_from [get_clocks {eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk}] -fall_to [get_clocks {eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk}] -setup 0.070   File: F:/project_072_z/arria5_tst1.sdc Line: 166
Warning (332049): Ignored set_clock_uncertainty at arria5_tst1.sdc(166): Argument -fall_to with value [get_clocks {eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 166
Warning (332049): Ignored set_clock_uncertainty at arria5_tst1.sdc(167): Argument -fall_from with value [get_clocks {eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 167
    Info (332050): set_clock_uncertainty -fall_from [get_clocks {eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk}] -fall_to [get_clocks {eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk}] -hold 0.060   File: F:/project_072_z/arria5_tst1.sdc Line: 167
Warning (332049): Ignored set_clock_uncertainty at arria5_tst1.sdc(167): Argument -fall_to with value [get_clocks {eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 167
Warning (332049): Ignored set_clock_uncertainty at arria5_tst1.sdc(168): Argument -fall_from with value [get_clocks {eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 168
    Info (332050): set_clock_uncertainty -fall_from [get_clocks {eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk}] -rise_to [get_clocks {pll_1|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}]  0.090   File: F:/project_072_z/arria5_tst1.sdc Line: 168
Warning (332049): Ignored set_clock_uncertainty at arria5_tst1.sdc(169): Argument -fall_from with value [get_clocks {eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 169
    Info (332050): set_clock_uncertainty -fall_from [get_clocks {eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk}] -fall_to [get_clocks {pll_1|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}]  0.090   File: F:/project_072_z/arria5_tst1.sdc Line: 169
Warning (332049): Ignored set_clock_uncertainty at arria5_tst1.sdc(194): Argument -rise_to with value [get_clocks {eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 194
    Info (332050): set_clock_uncertainty -rise_from [get_clocks {pll_1|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}] -rise_to [get_clocks {eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk}]  0.090   File: F:/project_072_z/arria5_tst1.sdc Line: 194
Warning (332049): Ignored set_clock_uncertainty at arria5_tst1.sdc(195): Argument -fall_to with value [get_clocks {eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 195
    Info (332050): set_clock_uncertainty -rise_from [get_clocks {pll_1|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}] -fall_to [get_clocks {eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk}]  0.090   File: F:/project_072_z/arria5_tst1.sdc Line: 195
Warning (332174): Ignored filter at arria5_tst1.sdc(202): pll240_120_ADC1|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk could not be matched with a clock File: F:/project_072_z/arria5_tst1.sdc Line: 202
Warning (332049): Ignored set_clock_uncertainty at arria5_tst1.sdc(202): Argument -rise_to with value [get_clocks {pll240_120_ADC1|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 202
    Info (332050): set_clock_uncertainty -rise_from [get_clocks {pll_1|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}] -rise_to [get_clocks {pll240_120_ADC1|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk}] -setup 0.030   File: F:/project_072_z/arria5_tst1.sdc Line: 202
Warning (332049): Ignored set_clock_uncertainty at arria5_tst1.sdc(203): Argument -rise_to with value [get_clocks {pll240_120_ADC1|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 203
    Info (332050): set_clock_uncertainty -rise_from [get_clocks {pll_1|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}] -rise_to [get_clocks {pll240_120_ADC1|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk}] -hold 0.020   File: F:/project_072_z/arria5_tst1.sdc Line: 203
Warning (332049): Ignored set_clock_uncertainty at arria5_tst1.sdc(204): Argument -fall_to with value [get_clocks {pll240_120_ADC1|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 204
    Info (332050): set_clock_uncertainty -rise_from [get_clocks {pll_1|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}] -fall_to [get_clocks {pll240_120_ADC1|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk}] -setup 0.030   File: F:/project_072_z/arria5_tst1.sdc Line: 204
Warning (332049): Ignored set_clock_uncertainty at arria5_tst1.sdc(205): Argument -fall_to with value [get_clocks {pll240_120_ADC1|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 205
    Info (332050): set_clock_uncertainty -rise_from [get_clocks {pll_1|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}] -fall_to [get_clocks {pll240_120_ADC1|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk}] -hold 0.020   File: F:/project_072_z/arria5_tst1.sdc Line: 205
Warning (332174): Ignored filter at arria5_tst1.sdc(206): pll240_120_ADC1|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk could not be matched with a clock File: F:/project_072_z/arria5_tst1.sdc Line: 206
Warning (332049): Ignored set_clock_uncertainty at arria5_tst1.sdc(206): Argument -rise_to with value [get_clocks {pll240_120_ADC1|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 206
    Info (332050): set_clock_uncertainty -rise_from [get_clocks {pll_1|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}] -rise_to [get_clocks {pll240_120_ADC1|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}] -setup 0.030   File: F:/project_072_z/arria5_tst1.sdc Line: 206
Warning (332049): Ignored set_clock_uncertainty at arria5_tst1.sdc(207): Argument -rise_to with value [get_clocks {pll240_120_ADC1|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 207
    Info (332050): set_clock_uncertainty -rise_from [get_clocks {pll_1|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}] -rise_to [get_clocks {pll240_120_ADC1|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}] -hold 0.020   File: F:/project_072_z/arria5_tst1.sdc Line: 207
Warning (332049): Ignored set_clock_uncertainty at arria5_tst1.sdc(208): Argument -fall_to with value [get_clocks {pll240_120_ADC1|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 208
    Info (332050): set_clock_uncertainty -rise_from [get_clocks {pll_1|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}] -fall_to [get_clocks {pll240_120_ADC1|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}] -setup 0.030   File: F:/project_072_z/arria5_tst1.sdc Line: 208
Warning (332049): Ignored set_clock_uncertainty at arria5_tst1.sdc(209): Argument -fall_to with value [get_clocks {pll240_120_ADC1|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 209
    Info (332050): set_clock_uncertainty -rise_from [get_clocks {pll_1|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}] -fall_to [get_clocks {pll240_120_ADC1|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}] -hold 0.020   File: F:/project_072_z/arria5_tst1.sdc Line: 209
Warning (332174): Ignored filter at arria5_tst1.sdc(210): eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk could not be matched with a clock File: F:/project_072_z/arria5_tst1.sdc Line: 210
Warning (332049): Ignored set_clock_uncertainty at arria5_tst1.sdc(210): Argument -rise_to with value [get_clocks {eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 210
    Info (332050): set_clock_uncertainty -rise_from [get_clocks {pll_1|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}] -rise_to [get_clocks {eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk}]  0.090   File: F:/project_072_z/arria5_tst1.sdc Line: 210
Warning (332049): Ignored set_clock_uncertainty at arria5_tst1.sdc(211): Argument -fall_to with value [get_clocks {eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 211
    Info (332050): set_clock_uncertainty -rise_from [get_clocks {pll_1|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}] -fall_to [get_clocks {eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk}]  0.090   File: F:/project_072_z/arria5_tst1.sdc Line: 211
Warning (332049): Ignored set_clock_uncertainty at arria5_tst1.sdc(212): Argument -rise_to with value [get_clocks {eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 212
    Info (332050): set_clock_uncertainty -fall_from [get_clocks {pll_1|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}] -rise_to [get_clocks {eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk}]  0.090   File: F:/project_072_z/arria5_tst1.sdc Line: 212
Warning (332049): Ignored set_clock_uncertainty at arria5_tst1.sdc(213): Argument -fall_to with value [get_clocks {eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 213
    Info (332050): set_clock_uncertainty -fall_from [get_clocks {pll_1|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}] -fall_to [get_clocks {eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk}]  0.090   File: F:/project_072_z/arria5_tst1.sdc Line: 213
Warning (332049): Ignored set_clock_uncertainty at arria5_tst1.sdc(220): Argument -rise_to with value [get_clocks {pll240_120_ADC1|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 220
    Info (332050): set_clock_uncertainty -fall_from [get_clocks {pll_1|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}] -rise_to [get_clocks {pll240_120_ADC1|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk}] -setup 0.030   File: F:/project_072_z/arria5_tst1.sdc Line: 220
Warning (332049): Ignored set_clock_uncertainty at arria5_tst1.sdc(221): Argument -rise_to with value [get_clocks {pll240_120_ADC1|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 221
    Info (332050): set_clock_uncertainty -fall_from [get_clocks {pll_1|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}] -rise_to [get_clocks {pll240_120_ADC1|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk}] -hold 0.020   File: F:/project_072_z/arria5_tst1.sdc Line: 221
Warning (332049): Ignored set_clock_uncertainty at arria5_tst1.sdc(222): Argument -fall_to with value [get_clocks {pll240_120_ADC1|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 222
    Info (332050): set_clock_uncertainty -fall_from [get_clocks {pll_1|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}] -fall_to [get_clocks {pll240_120_ADC1|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk}] -setup 0.030   File: F:/project_072_z/arria5_tst1.sdc Line: 222
Warning (332049): Ignored set_clock_uncertainty at arria5_tst1.sdc(223): Argument -fall_to with value [get_clocks {pll240_120_ADC1|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 223
    Info (332050): set_clock_uncertainty -fall_from [get_clocks {pll_1|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}] -fall_to [get_clocks {pll240_120_ADC1|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk}] -hold 0.020   File: F:/project_072_z/arria5_tst1.sdc Line: 223
Warning (332049): Ignored set_clock_uncertainty at arria5_tst1.sdc(224): Argument -rise_to with value [get_clocks {pll240_120_ADC1|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 224
    Info (332050): set_clock_uncertainty -fall_from [get_clocks {pll_1|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}] -rise_to [get_clocks {pll240_120_ADC1|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}] -setup 0.030   File: F:/project_072_z/arria5_tst1.sdc Line: 224
Warning (332049): Ignored set_clock_uncertainty at arria5_tst1.sdc(225): Argument -rise_to with value [get_clocks {pll240_120_ADC1|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 225
    Info (332050): set_clock_uncertainty -fall_from [get_clocks {pll_1|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}] -rise_to [get_clocks {pll240_120_ADC1|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}] -hold 0.020   File: F:/project_072_z/arria5_tst1.sdc Line: 225
Warning (332049): Ignored set_clock_uncertainty at arria5_tst1.sdc(226): Argument -fall_to with value [get_clocks {pll240_120_ADC1|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 226
    Info (332050): set_clock_uncertainty -fall_from [get_clocks {pll_1|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}] -fall_to [get_clocks {pll240_120_ADC1|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}] -setup 0.030   File: F:/project_072_z/arria5_tst1.sdc Line: 226
Warning (332049): Ignored set_clock_uncertainty at arria5_tst1.sdc(227): Argument -fall_to with value [get_clocks {pll240_120_ADC1|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 227
    Info (332050): set_clock_uncertainty -fall_from [get_clocks {pll_1|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}] -fall_to [get_clocks {pll240_120_ADC1|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}] -hold 0.020   File: F:/project_072_z/arria5_tst1.sdc Line: 227
Warning (332049): Ignored set_clock_uncertainty at arria5_tst1.sdc(228): Argument -rise_to with value [get_clocks {eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 228
    Info (332050): set_clock_uncertainty -fall_from [get_clocks {pll_1|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}] -rise_to [get_clocks {eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk}]  0.090   File: F:/project_072_z/arria5_tst1.sdc Line: 228
Warning (332049): Ignored set_clock_uncertainty at arria5_tst1.sdc(229): Argument -fall_to with value [get_clocks {eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 229
    Info (332050): set_clock_uncertainty -fall_from [get_clocks {pll_1|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}] -fall_to [get_clocks {eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk}]  0.090   File: F:/project_072_z/arria5_tst1.sdc Line: 229
Warning (332049): Ignored set_clock_uncertainty at arria5_tst1.sdc(230): Argument -rise_from with value [get_clocks {pll240_120_ADC1|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 230
    Info (332050): set_clock_uncertainty -rise_from [get_clocks {pll240_120_ADC1|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}] -rise_to [get_clocks {pll_1|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}] -setup 0.020   File: F:/project_072_z/arria5_tst1.sdc Line: 230
Warning (332049): Ignored set_clock_uncertainty at arria5_tst1.sdc(231): Argument -rise_from with value [get_clocks {pll240_120_ADC1|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 231
    Info (332050): set_clock_uncertainty -rise_from [get_clocks {pll240_120_ADC1|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}] -rise_to [get_clocks {pll_1|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}] -hold 0.030   File: F:/project_072_z/arria5_tst1.sdc Line: 231
Warning (332049): Ignored set_clock_uncertainty at arria5_tst1.sdc(232): Argument -rise_from with value [get_clocks {pll240_120_ADC1|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 232
    Info (332050): set_clock_uncertainty -rise_from [get_clocks {pll240_120_ADC1|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}] -fall_to [get_clocks {pll_1|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}] -setup 0.020   File: F:/project_072_z/arria5_tst1.sdc Line: 232
Warning (332049): Ignored set_clock_uncertainty at arria5_tst1.sdc(233): Argument -rise_from with value [get_clocks {pll240_120_ADC1|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 233
    Info (332050): set_clock_uncertainty -rise_from [get_clocks {pll240_120_ADC1|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}] -fall_to [get_clocks {pll_1|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}] -hold 0.030   File: F:/project_072_z/arria5_tst1.sdc Line: 233
Warning (332049): Ignored set_clock_uncertainty at arria5_tst1.sdc(234): Argument -fall_from with value [get_clocks {pll240_120_ADC1|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 234
    Info (332050): set_clock_uncertainty -fall_from [get_clocks {pll240_120_ADC1|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}] -rise_to [get_clocks {pll_1|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}] -setup 0.020   File: F:/project_072_z/arria5_tst1.sdc Line: 234
Warning (332049): Ignored set_clock_uncertainty at arria5_tst1.sdc(235): Argument -fall_from with value [get_clocks {pll240_120_ADC1|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 235
    Info (332050): set_clock_uncertainty -fall_from [get_clocks {pll240_120_ADC1|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}] -rise_to [get_clocks {pll_1|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}] -hold 0.030   File: F:/project_072_z/arria5_tst1.sdc Line: 235
Warning (332049): Ignored set_clock_uncertainty at arria5_tst1.sdc(236): Argument -fall_from with value [get_clocks {pll240_120_ADC1|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 236
    Info (332050): set_clock_uncertainty -fall_from [get_clocks {pll240_120_ADC1|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}] -fall_to [get_clocks {pll_1|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}] -setup 0.020   File: F:/project_072_z/arria5_tst1.sdc Line: 236
Warning (332049): Ignored set_clock_uncertainty at arria5_tst1.sdc(237): Argument -fall_from with value [get_clocks {pll240_120_ADC1|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 237
    Info (332050): set_clock_uncertainty -fall_from [get_clocks {pll240_120_ADC1|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}] -fall_to [get_clocks {pll_1|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}] -hold 0.030   File: F:/project_072_z/arria5_tst1.sdc Line: 237
Warning (332049): Ignored set_clock_uncertainty at arria5_tst1.sdc(238): Argument -rise_from with value [get_clocks {eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 238
    Info (332050): set_clock_uncertainty -rise_from [get_clocks {eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk}] -rise_to [get_clocks {pll_1|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}]  0.090   File: F:/project_072_z/arria5_tst1.sdc Line: 238
Warning (332049): Ignored set_clock_uncertainty at arria5_tst1.sdc(239): Argument -rise_from with value [get_clocks {eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 239
    Info (332050): set_clock_uncertainty -rise_from [get_clocks {eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk}] -fall_to [get_clocks {pll_1|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}]  0.090   File: F:/project_072_z/arria5_tst1.sdc Line: 239
Warning (332049): Ignored set_clock_uncertainty at arria5_tst1.sdc(240): Argument -rise_from with value [get_clocks {eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 240
    Info (332050): set_clock_uncertainty -rise_from [get_clocks {eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk}] -rise_to [get_clocks {eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk}] -setup 0.070   File: F:/project_072_z/arria5_tst1.sdc Line: 240
Warning (332049): Ignored set_clock_uncertainty at arria5_tst1.sdc(240): Argument -rise_to with value [get_clocks {eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 240
Warning (332049): Ignored set_clock_uncertainty at arria5_tst1.sdc(241): Argument -rise_from with value [get_clocks {eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 241
    Info (332050): set_clock_uncertainty -rise_from [get_clocks {eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk}] -rise_to [get_clocks {eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk}] -hold 0.060   File: F:/project_072_z/arria5_tst1.sdc Line: 241
Warning (332049): Ignored set_clock_uncertainty at arria5_tst1.sdc(241): Argument -rise_to with value [get_clocks {eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 241
Warning (332049): Ignored set_clock_uncertainty at arria5_tst1.sdc(242): Argument -rise_from with value [get_clocks {eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 242
    Info (332050): set_clock_uncertainty -rise_from [get_clocks {eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk}] -fall_to [get_clocks {eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk}] -setup 0.070   File: F:/project_072_z/arria5_tst1.sdc Line: 242
Warning (332049): Ignored set_clock_uncertainty at arria5_tst1.sdc(242): Argument -fall_to with value [get_clocks {eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 242
Warning (332049): Ignored set_clock_uncertainty at arria5_tst1.sdc(243): Argument -rise_from with value [get_clocks {eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 243
    Info (332050): set_clock_uncertainty -rise_from [get_clocks {eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk}] -fall_to [get_clocks {eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk}] -hold 0.060   File: F:/project_072_z/arria5_tst1.sdc Line: 243
Warning (332049): Ignored set_clock_uncertainty at arria5_tst1.sdc(243): Argument -fall_to with value [get_clocks {eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 243
Warning (332049): Ignored set_clock_uncertainty at arria5_tst1.sdc(244): Argument -fall_from with value [get_clocks {eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 244
    Info (332050): set_clock_uncertainty -fall_from [get_clocks {eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk}] -rise_to [get_clocks {pll_1|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}]  0.090   File: F:/project_072_z/arria5_tst1.sdc Line: 244
Warning (332049): Ignored set_clock_uncertainty at arria5_tst1.sdc(245): Argument -fall_from with value [get_clocks {eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 245
    Info (332050): set_clock_uncertainty -fall_from [get_clocks {eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk}] -fall_to [get_clocks {pll_1|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}]  0.090   File: F:/project_072_z/arria5_tst1.sdc Line: 245
Warning (332049): Ignored set_clock_uncertainty at arria5_tst1.sdc(246): Argument -fall_from with value [get_clocks {eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 246
    Info (332050): set_clock_uncertainty -fall_from [get_clocks {eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk}] -rise_to [get_clocks {eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk}] -setup 0.070   File: F:/project_072_z/arria5_tst1.sdc Line: 246
Warning (332049): Ignored set_clock_uncertainty at arria5_tst1.sdc(246): Argument -rise_to with value [get_clocks {eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 246
Warning (332049): Ignored set_clock_uncertainty at arria5_tst1.sdc(247): Argument -fall_from with value [get_clocks {eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 247
    Info (332050): set_clock_uncertainty -fall_from [get_clocks {eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk}] -rise_to [get_clocks {eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk}] -hold 0.060   File: F:/project_072_z/arria5_tst1.sdc Line: 247
Warning (332049): Ignored set_clock_uncertainty at arria5_tst1.sdc(247): Argument -rise_to with value [get_clocks {eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 247
Warning (332049): Ignored set_clock_uncertainty at arria5_tst1.sdc(248): Argument -fall_from with value [get_clocks {eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 248
    Info (332050): set_clock_uncertainty -fall_from [get_clocks {eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk}] -fall_to [get_clocks {eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk}] -setup 0.070   File: F:/project_072_z/arria5_tst1.sdc Line: 248
Warning (332049): Ignored set_clock_uncertainty at arria5_tst1.sdc(248): Argument -fall_to with value [get_clocks {eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 248
Warning (332049): Ignored set_clock_uncertainty at arria5_tst1.sdc(249): Argument -fall_from with value [get_clocks {eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 249
    Info (332050): set_clock_uncertainty -fall_from [get_clocks {eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk}] -fall_to [get_clocks {eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk}] -hold 0.060   File: F:/project_072_z/arria5_tst1.sdc Line: 249
Warning (332049): Ignored set_clock_uncertainty at arria5_tst1.sdc(249): Argument -fall_to with value [get_clocks {eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 249
Warning (332174): Ignored filter at arria5_tst1.sdc(275): eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_tx_pld_pcs_interface|pld8gtxclkout~CLKENA0|inclk could not be matched with a pin File: F:/project_072_z/arria5_tst1.sdc Line: 275
Warning (332049): Ignored set_false_path at arria5_tst1.sdc(275): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 275
    Info (332050): set_false_path -from [get_pins { eth1|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_tx_pld_pcs_interface|pld8gtxclkout~CLKENA0|inclk}]  File: F:/project_072_z/arria5_tst1.sdc Line: 275
Warning (332174): Ignored filter at arria5_tst1.sdc(276): eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_tx_pld_pcs_interface|pld8gtxclkout~CLKENA0|inclk could not be matched with a pin File: F:/project_072_z/arria5_tst1.sdc Line: 276
Warning (332049): Ignored set_false_path at arria5_tst1.sdc(276): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 276
    Info (332050): set_false_path -from [get_pins { eth2|eth_full1_inst|i_custom_phyip_0|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_tx_pld_pcs_interface|pld8gtxclkout~CLKENA0|inclk}]  File: F:/project_072_z/arria5_tst1.sdc Line: 276
Warning (332174): Ignored filter at arria5_tst1.sdc(280): o2 could not be matched with a keeper File: F:/project_072_z/arria5_tst1.sdc Line: 280
Warning (332174): Ignored filter at arria5_tst1.sdc(280): eth_1g_top:eth2|time_control:time1|frnt[0] could not be matched with a keeper File: F:/project_072_z/arria5_tst1.sdc Line: 280
Warning (332049): Ignored set_false_path at arria5_tst1.sdc(280): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 280
    Info (332050): set_false_path -from [get_keepers {o2}] -to [get_keepers {eth_1g_top:eth2|time_control:time1|frnt[0]}] File: F:/project_072_z/arria5_tst1.sdc Line: 280
Warning (332049): Ignored set_false_path at arria5_tst1.sdc(280): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 280
Warning (332174): Ignored filter at arria5_tst1.sdc(281): o1 could not be matched with a keeper File: F:/project_072_z/arria5_tst1.sdc Line: 281
Warning (332174): Ignored filter at arria5_tst1.sdc(281): eth_1g_top:eth1|time_control:time1|frnt[0] could not be matched with a keeper File: F:/project_072_z/arria5_tst1.sdc Line: 281
Warning (332049): Ignored set_false_path at arria5_tst1.sdc(281): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 281
    Info (332050): set_false_path -from [get_keepers {o1}] -to [get_keepers {eth_1g_top:eth1|time_control:time1|frnt[0]}] File: F:/project_072_z/arria5_tst1.sdc Line: 281
Warning (332049): Ignored set_false_path at arria5_tst1.sdc(281): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 281
Warning (332174): Ignored filter at arria5_tst1.sdc(290): *|altera_tse_register_map:U_REG|command_config[9] could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 290
Warning (332174): Ignored filter at arria5_tst1.sdc(290): *|altera_tse_mac_tx:U_TX|* could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 290
Warning (332049): Ignored set_false_path at arria5_tst1.sdc(290): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 290
    Info (332050): set_false_path -from [get_registers {*|altera_tse_register_map:U_REG|command_config[9]}] -to [get_registers {*|altera_tse_mac_tx:U_TX|*}] File: F:/project_072_z/arria5_tst1.sdc Line: 290
Warning (332049): Ignored set_false_path at arria5_tst1.sdc(290): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 290
Warning (332174): Ignored filter at arria5_tst1.sdc(291): *|altera_tse_register_map:U_REG|mac_0[*] could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 291
Warning (332049): Ignored set_false_path at arria5_tst1.sdc(291): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 291
    Info (332050): set_false_path -from [get_registers {*|altera_tse_register_map:U_REG|mac_0[*]}] -to [get_registers {*|altera_tse_mac_tx:U_TX|*}] File: F:/project_072_z/arria5_tst1.sdc Line: 291
Warning (332049): Ignored set_false_path at arria5_tst1.sdc(291): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 291
Warning (332174): Ignored filter at arria5_tst1.sdc(292): *|altera_tse_register_map:U_REG|mac_1[*] could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 292
Warning (332049): Ignored set_false_path at arria5_tst1.sdc(292): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 292
    Info (332050): set_false_path -from [get_registers {*|altera_tse_register_map:U_REG|mac_1[*]}] -to [get_registers {*|altera_tse_mac_tx:U_TX|*}] File: F:/project_072_z/arria5_tst1.sdc Line: 292
Warning (332049): Ignored set_false_path at arria5_tst1.sdc(292): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 292
Warning (332174): Ignored filter at arria5_tst1.sdc(293): *|altera_tse_mac_rx:U_RX|* could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 293
Warning (332049): Ignored set_false_path at arria5_tst1.sdc(293): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 293
    Info (332050): set_false_path -from [get_registers {*|altera_tse_register_map:U_REG|mac_0[*]}] -to [get_registers {*|altera_tse_mac_rx:U_RX|*}] File: F:/project_072_z/arria5_tst1.sdc Line: 293
Warning (332049): Ignored set_false_path at arria5_tst1.sdc(293): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 293
Warning (332049): Ignored set_false_path at arria5_tst1.sdc(294): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 294
    Info (332050): set_false_path -from [get_registers {*|altera_tse_register_map:U_REG|mac_1[*]}] -to [get_registers {*|altera_tse_mac_rx:U_RX|*}] File: F:/project_072_z/arria5_tst1.sdc Line: 294
Warning (332049): Ignored set_false_path at arria5_tst1.sdc(294): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 294
Warning (332174): Ignored filter at arria5_tst1.sdc(295): *|altera_tse_register_map:U_REG|frm_length[*] could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 295
Warning (332049): Ignored set_false_path at arria5_tst1.sdc(295): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 295
    Info (332050): set_false_path -from [get_registers {*|altera_tse_register_map:U_REG|frm_length[*]}] -to [get_registers {*|altera_tse_mac_rx:U_RX|*}] File: F:/project_072_z/arria5_tst1.sdc Line: 295
Warning (332049): Ignored set_false_path at arria5_tst1.sdc(295): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 295
Warning (332174): Ignored filter at arria5_tst1.sdc(296): *|altera_tse_reset_synchronizer:*|altera_tse_reset_synchronizer_chain*|clrn could not be matched with a pin File: F:/project_072_z/arria5_tst1.sdc Line: 296
Warning (332049): Ignored set_false_path at arria5_tst1.sdc(296): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 296
    Info (332050): set_false_path -to [get_pins -nocase -compatibility_mode {*|altera_tse_reset_synchronizer:*|altera_tse_reset_synchronizer_chain*|clrn}] File: F:/project_072_z/arria5_tst1.sdc Line: 296
Warning (332174): Ignored filter at arria5_tst1.sdc(317): eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_xcvr_custom:i_custom_phyip_0|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_common_pld_pcs_interface_rbc:inst_av_hssi_common_pld_pcs_interface|pldnfrzdrv could not be matched with a port File: F:/project_072_z/arria5_tst1.sdc Line: 317
Warning (332049): Ignored set_max_delay at arria5_tst1.sdc(317): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 317
    Info (332050): set_max_delay -from [get_ports { eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_xcvr_custom:i_custom_phyip_0|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_common_pld_pcs_interface_rbc:inst_av_hssi_common_pld_pcs_interface|pldnfrzdrv }] 20.000 File: F:/project_072_z/arria5_tst1.sdc Line: 317
Warning (332174): Ignored filter at arria5_tst1.sdc(318): eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_xcvr_custom:i_custom_phyip_0|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_common_pld_pcs_interface_rbc:inst_av_hssi_common_pld_pcs_interface|pldnfrzdrv could not be matched with a port File: F:/project_072_z/arria5_tst1.sdc Line: 318
Warning (332049): Ignored set_max_delay at arria5_tst1.sdc(318): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 318
    Info (332050): set_max_delay -from [get_ports { eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_xcvr_custom:i_custom_phyip_0|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_common_pld_pcs_interface_rbc:inst_av_hssi_common_pld_pcs_interface|pldnfrzdrv }] 20.000 File: F:/project_072_z/arria5_tst1.sdc Line: 318
Warning (332174): Ignored filter at arria5_tst1.sdc(319): eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_xcvr_custom:i_custom_phyip_0|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_xcvr_avmm:inst_av_xcvr_avmm|avmm_interface_insts[0].av_hssi_avmm_interface_inst~BURIED_ASYNC_DATA_IN could not be matched with a port File: F:/project_072_z/arria5_tst1.sdc Line: 319
Warning (332049): Ignored set_max_delay at arria5_tst1.sdc(319): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 319
    Info (332050): set_max_delay -to [get_ports { eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_xcvr_custom:i_custom_phyip_0|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_xcvr_avmm:inst_av_xcvr_avmm|avmm_interface_insts[0].av_hssi_avmm_interface_inst~BURIED_ASYNC_DATA_IN }] 20.000 File: F:/project_072_z/arria5_tst1.sdc Line: 319
Warning (332174): Ignored filter at arria5_tst1.sdc(320): eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_xcvr_custom:i_custom_phyip_0|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_xcvr_avmm:inst_av_xcvr_avmm|avmm_interface_insts[0].av_hssi_avmm_interface_inst~BURIED_ASYNC_DATA_OUT could not be matched with a port File: F:/project_072_z/arria5_tst1.sdc Line: 320
Warning (332049): Ignored set_max_delay at arria5_tst1.sdc(320): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 320
    Info (332050): set_max_delay -from [get_ports { eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_xcvr_custom:i_custom_phyip_0|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_xcvr_avmm:inst_av_xcvr_avmm|avmm_interface_insts[0].av_hssi_avmm_interface_inst~BURIED_ASYNC_DATA_OUT }] 20.000 File: F:/project_072_z/arria5_tst1.sdc Line: 320
Warning (332174): Ignored filter at arria5_tst1.sdc(337): *altera_tse_false_path_marker:*|data_out_reg* could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 337
Warning (332049): Ignored set_max_delay at arria5_tst1.sdc(337): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 337
    Info (332050): set_max_delay -from [all_registers] -to [get_registers {*altera_tse_false_path_marker:*|data_out_reg*}] 100.000 File: F:/project_072_z/arria5_tst1.sdc Line: 337
Warning (332174): Ignored filter at arria5_tst1.sdc(338): *altera_eth_tse_std_synchronizer:*|altera_std_synchronizer_nocut:*|din_s1 could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 338
Warning (332049): Ignored set_max_delay at arria5_tst1.sdc(338): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 338
    Info (332050): set_max_delay -from [all_registers] -to [get_registers {*altera_eth_tse_std_synchronizer:*|altera_std_synchronizer_nocut:*|din_s1}] 100.000 File: F:/project_072_z/arria5_tst1.sdc Line: 338
Warning (332174): Ignored filter at arria5_tst1.sdc(339): eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_8|in_data_buffer[*] could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 339
Warning (332174): Ignored filter at arria5_tst1.sdc(339): eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_8|out_data_buffer[*] could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 339
Warning (332049): Ignored set_max_delay at arria5_tst1.sdc(339): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 339
    Info (332050): set_max_delay -from [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_8|in_data_buffer[*]}] -to [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_8|out_data_buffer[*]}] 100.000 File: F:/project_072_z/arria5_tst1.sdc Line: 339
Warning (332049): Ignored set_max_delay at arria5_tst1.sdc(339): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 339
Warning (332174): Ignored filter at arria5_tst1.sdc(340): eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_8|in_data_toggle could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 340
Warning (332174): Ignored filter at arria5_tst1.sdc(340): eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_8|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:*|din_s1 could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 340
Warning (332049): Ignored set_max_delay at arria5_tst1.sdc(340): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 340
    Info (332050): set_max_delay -from [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_8|in_data_toggle}] -to [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_8|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:*|din_s1}] 100.000 File: F:/project_072_z/arria5_tst1.sdc Line: 340
Warning (332049): Ignored set_max_delay at arria5_tst1.sdc(340): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 340
Warning (332174): Ignored filter at arria5_tst1.sdc(341): eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_8|out_data_toggle_flopped could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 341
Warning (332174): Ignored filter at arria5_tst1.sdc(341): eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_8|altera_eth_tse_std_synchronizer:out_to_in_synchronizer|altera_std_synchronizer_nocut:*|din_s1 could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 341
Warning (332049): Ignored set_max_delay at arria5_tst1.sdc(341): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 341
    Info (332050): set_max_delay -from [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_8|out_data_toggle_flopped}] -to [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_8|altera_eth_tse_std_synchronizer:out_to_in_synchronizer|altera_std_synchronizer_nocut:*|din_s1}] 100.000 File: F:/project_072_z/arria5_tst1.sdc Line: 341
Warning (332049): Ignored set_max_delay at arria5_tst1.sdc(341): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 341
Warning (332174): Ignored filter at arria5_tst1.sdc(342): eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6|in_data_buffer[*] could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 342
Warning (332174): Ignored filter at arria5_tst1.sdc(342): eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6|out_data_buffer[*] could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 342
Warning (332049): Ignored set_max_delay at arria5_tst1.sdc(342): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 342
    Info (332050): set_max_delay -from [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6|in_data_buffer[*]}] -to [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6|out_data_buffer[*]}] 100.000 File: F:/project_072_z/arria5_tst1.sdc Line: 342
Warning (332049): Ignored set_max_delay at arria5_tst1.sdc(342): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 342
Warning (332174): Ignored filter at arria5_tst1.sdc(343): eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6|in_data_toggle could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 343
Warning (332174): Ignored filter at arria5_tst1.sdc(343): eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:*|din_s1 could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 343
Warning (332049): Ignored set_max_delay at arria5_tst1.sdc(343): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 343
    Info (332050): set_max_delay -from [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6|in_data_toggle}] -to [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:*|din_s1}] 100.000 File: F:/project_072_z/arria5_tst1.sdc Line: 343
Warning (332049): Ignored set_max_delay at arria5_tst1.sdc(343): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 343
Warning (332174): Ignored filter at arria5_tst1.sdc(344): eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6|out_data_toggle_flopped could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 344
Warning (332174): Ignored filter at arria5_tst1.sdc(344): eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6|altera_eth_tse_std_synchronizer:out_to_in_synchronizer|altera_std_synchronizer_nocut:*|din_s1 could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 344
Warning (332049): Ignored set_max_delay at arria5_tst1.sdc(344): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 344
    Info (332050): set_max_delay -from [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6|out_data_toggle_flopped}] -to [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6|altera_eth_tse_std_synchronizer:out_to_in_synchronizer|altera_std_synchronizer_nocut:*|din_s1}] 100.000 File: F:/project_072_z/arria5_tst1.sdc Line: 344
Warning (332049): Ignored set_max_delay at arria5_tst1.sdc(344): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 344
Warning (332174): Ignored filter at arria5_tst1.sdc(345): eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7|in_data_buffer[*] could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 345
Warning (332174): Ignored filter at arria5_tst1.sdc(345): eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7|out_data_buffer[*] could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 345
Warning (332049): Ignored set_max_delay at arria5_tst1.sdc(345): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 345
    Info (332050): set_max_delay -from [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7|in_data_buffer[*]}] -to [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7|out_data_buffer[*]}] 100.000 File: F:/project_072_z/arria5_tst1.sdc Line: 345
Warning (332049): Ignored set_max_delay at arria5_tst1.sdc(345): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 345
Warning (332174): Ignored filter at arria5_tst1.sdc(346): eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7|in_data_toggle could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 346
Warning (332174): Ignored filter at arria5_tst1.sdc(346): eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:*|din_s1 could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 346
Warning (332049): Ignored set_max_delay at arria5_tst1.sdc(346): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 346
    Info (332050): set_max_delay -from [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7|in_data_toggle}] -to [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:*|din_s1}] 100.000 File: F:/project_072_z/arria5_tst1.sdc Line: 346
Warning (332049): Ignored set_max_delay at arria5_tst1.sdc(346): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 346
Warning (332174): Ignored filter at arria5_tst1.sdc(347): eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7|out_data_toggle_flopped could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 347
Warning (332174): Ignored filter at arria5_tst1.sdc(347): eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7|altera_eth_tse_std_synchronizer:out_to_in_synchronizer|altera_std_synchronizer_nocut:*|din_s1 could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 347
Warning (332049): Ignored set_max_delay at arria5_tst1.sdc(347): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 347
    Info (332050): set_max_delay -from [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7|out_data_toggle_flopped}] -to [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7|altera_eth_tse_std_synchronizer:out_to_in_synchronizer|altera_std_synchronizer_nocut:*|din_s1}] 100.000 File: F:/project_072_z/arria5_tst1.sdc Line: 347
Warning (332049): Ignored set_max_delay at arria5_tst1.sdc(347): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 347
Warning (332174): Ignored filter at arria5_tst1.sdc(348): eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11|in_data_buffer[*] could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 348
Warning (332174): Ignored filter at arria5_tst1.sdc(348): eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11|out_data_buffer[*] could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 348
Warning (332049): Ignored set_max_delay at arria5_tst1.sdc(348): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 348
    Info (332050): set_max_delay -from [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11|in_data_buffer[*]}] -to [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11|out_data_buffer[*]}] 100.000 File: F:/project_072_z/arria5_tst1.sdc Line: 348
Warning (332049): Ignored set_max_delay at arria5_tst1.sdc(348): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 348
Warning (332174): Ignored filter at arria5_tst1.sdc(349): eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11|in_data_toggle could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 349
Warning (332174): Ignored filter at arria5_tst1.sdc(349): eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:*|din_s1 could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 349
Warning (332049): Ignored set_max_delay at arria5_tst1.sdc(349): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 349
    Info (332050): set_max_delay -from [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11|in_data_toggle}] -to [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:*|din_s1}] 100.000 File: F:/project_072_z/arria5_tst1.sdc Line: 349
Warning (332049): Ignored set_max_delay at arria5_tst1.sdc(349): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 349
Warning (332174): Ignored filter at arria5_tst1.sdc(350): eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11|out_data_toggle_flopped could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 350
Warning (332174): Ignored filter at arria5_tst1.sdc(350): eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11|altera_eth_tse_std_synchronizer:out_to_in_synchronizer|altera_std_synchronizer_nocut:*|din_s1 could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 350
Warning (332049): Ignored set_max_delay at arria5_tst1.sdc(350): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 350
    Info (332050): set_max_delay -from [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11|out_data_toggle_flopped}] -to [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11|altera_eth_tse_std_synchronizer:out_to_in_synchronizer|altera_std_synchronizer_nocut:*|din_s1}] 100.000 File: F:/project_072_z/arria5_tst1.sdc Line: 350
Warning (332049): Ignored set_max_delay at arria5_tst1.sdc(350): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 350
Warning (332174): Ignored filter at arria5_tst1.sdc(351): eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12|in_data_buffer[*] could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 351
Warning (332174): Ignored filter at arria5_tst1.sdc(351): eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12|out_data_buffer[*] could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 351
Warning (332049): Ignored set_max_delay at arria5_tst1.sdc(351): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 351
    Info (332050): set_max_delay -from [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12|in_data_buffer[*]}] -to [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12|out_data_buffer[*]}] 100.000 File: F:/project_072_z/arria5_tst1.sdc Line: 351
Warning (332049): Ignored set_max_delay at arria5_tst1.sdc(351): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 351
Warning (332174): Ignored filter at arria5_tst1.sdc(352): eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12|in_data_toggle could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 352
Warning (332174): Ignored filter at arria5_tst1.sdc(352): eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:*|din_s1 could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 352
Warning (332049): Ignored set_max_delay at arria5_tst1.sdc(352): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 352
    Info (332050): set_max_delay -from [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12|in_data_toggle}] -to [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:*|din_s1}] 100.000 File: F:/project_072_z/arria5_tst1.sdc Line: 352
Warning (332049): Ignored set_max_delay at arria5_tst1.sdc(352): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 352
Warning (332174): Ignored filter at arria5_tst1.sdc(353): eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12|out_data_toggle_flopped could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 353
Warning (332174): Ignored filter at arria5_tst1.sdc(353): eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12|altera_eth_tse_std_synchronizer:out_to_in_synchronizer|altera_std_synchronizer_nocut:*|din_s1 could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 353
Warning (332049): Ignored set_max_delay at arria5_tst1.sdc(353): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 353
    Info (332050): set_max_delay -from [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12|out_data_toggle_flopped}] -to [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12|altera_eth_tse_std_synchronizer:out_to_in_synchronizer|altera_std_synchronizer_nocut:*|din_s1}] 100.000 File: F:/project_072_z/arria5_tst1.sdc Line: 353
Warning (332049): Ignored set_max_delay at arria5_tst1.sdc(353): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 353
Warning (332174): Ignored filter at arria5_tst1.sdc(354): eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_pcs_pma_phyip:i_tse_pcs_0|altera_tse_top_1000_base_x_strx_gx:altera_tse_top_1000_base_x_strx_gx_inst|altera_tse_pcs_control:U_REG|altera_tse_mdio_reg:U_REG|altera_tse_clock_crosser:i_partner_ability_clock_crosser|in_data_buffer[*] could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 354
Warning (332174): Ignored filter at arria5_tst1.sdc(354): eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_pcs_pma_phyip:i_tse_pcs_0|altera_tse_top_1000_base_x_strx_gx:altera_tse_top_1000_base_x_strx_gx_inst|altera_tse_pcs_control:U_REG|altera_tse_mdio_reg:U_REG|altera_tse_clock_crosser:i_partner_ability_clock_crosser|out_data_buffer[*] could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 354
Warning (332049): Ignored set_max_delay at arria5_tst1.sdc(354): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 354
    Info (332050): set_max_delay -from [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_pcs_pma_phyip:i_tse_pcs_0|altera_tse_top_1000_base_x_strx_gx:altera_tse_top_1000_base_x_strx_gx_inst|altera_tse_pcs_control:U_REG|altera_tse_mdio_reg:U_REG|altera_tse_clock_crosser:i_partner_ability_clock_crosser|in_data_buffer[*]}] -to [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_pcs_pma_phyip:i_tse_pcs_0|altera_tse_top_1000_base_x_strx_gx:altera_tse_top_1000_base_x_strx_gx_inst|altera_tse_pcs_control:U_REG|altera_tse_mdio_reg:U_REG|altera_tse_clock_crosser:i_partner_ability_clock_crosser|out_data_buffer[*]}] 100.000 File: F:/project_072_z/arria5_tst1.sdc Line: 354
Warning (332049): Ignored set_max_delay at arria5_tst1.sdc(354): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 354
Warning (332174): Ignored filter at arria5_tst1.sdc(355): eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_pcs_pma_phyip:i_tse_pcs_0|altera_tse_top_1000_base_x_strx_gx:altera_tse_top_1000_base_x_strx_gx_inst|altera_tse_pcs_control:U_REG|altera_tse_mdio_reg:U_REG|altera_tse_clock_crosser:i_partner_ability_clock_crosser|in_data_toggle could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 355
Warning (332174): Ignored filter at arria5_tst1.sdc(355): eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_pcs_pma_phyip:i_tse_pcs_0|altera_tse_top_1000_base_x_strx_gx:altera_tse_top_1000_base_x_strx_gx_inst|altera_tse_pcs_control:U_REG|altera_tse_mdio_reg:U_REG|altera_tse_clock_crosser:i_partner_ability_clock_crosser|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:*|din_s1 could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 355
Warning (332049): Ignored set_max_delay at arria5_tst1.sdc(355): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 355
    Info (332050): set_max_delay -from [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_pcs_pma_phyip:i_tse_pcs_0|altera_tse_top_1000_base_x_strx_gx:altera_tse_top_1000_base_x_strx_gx_inst|altera_tse_pcs_control:U_REG|altera_tse_mdio_reg:U_REG|altera_tse_clock_crosser:i_partner_ability_clock_crosser|in_data_toggle}] -to [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_pcs_pma_phyip:i_tse_pcs_0|altera_tse_top_1000_base_x_strx_gx:altera_tse_top_1000_base_x_strx_gx_inst|altera_tse_pcs_control:U_REG|altera_tse_mdio_reg:U_REG|altera_tse_clock_crosser:i_partner_ability_clock_crosser|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:*|din_s1}] 100.000 File: F:/project_072_z/arria5_tst1.sdc Line: 355
Warning (332049): Ignored set_max_delay at arria5_tst1.sdc(355): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 355
Warning (332174): Ignored filter at arria5_tst1.sdc(356): eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_pcs_pma_phyip:i_tse_pcs_0|altera_tse_top_1000_base_x_strx_gx:altera_tse_top_1000_base_x_strx_gx_inst|altera_tse_pcs_control:U_REG|altera_tse_mdio_reg:U_REG|altera_tse_clock_crosser:i_partner_ability_clock_crosser|out_data_toggle_flopped could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 356
Warning (332174): Ignored filter at arria5_tst1.sdc(356): eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_pcs_pma_phyip:i_tse_pcs_0|altera_tse_top_1000_base_x_strx_gx:altera_tse_top_1000_base_x_strx_gx_inst|altera_tse_pcs_control:U_REG|altera_tse_mdio_reg:U_REG|altera_tse_clock_crosser:i_partner_ability_clock_crosser|altera_eth_tse_std_synchronizer:out_to_in_synchronizer|altera_std_synchronizer_nocut:*|din_s1 could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 356
Warning (332049): Ignored set_max_delay at arria5_tst1.sdc(356): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 356
    Info (332050): set_max_delay -from [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_pcs_pma_phyip:i_tse_pcs_0|altera_tse_top_1000_base_x_strx_gx:altera_tse_top_1000_base_x_strx_gx_inst|altera_tse_pcs_control:U_REG|altera_tse_mdio_reg:U_REG|altera_tse_clock_crosser:i_partner_ability_clock_crosser|out_data_toggle_flopped}] -to [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_pcs_pma_phyip:i_tse_pcs_0|altera_tse_top_1000_base_x_strx_gx:altera_tse_top_1000_base_x_strx_gx_inst|altera_tse_pcs_control:U_REG|altera_tse_mdio_reg:U_REG|altera_tse_clock_crosser:i_partner_ability_clock_crosser|altera_eth_tse_std_synchronizer:out_to_in_synchronizer|altera_std_synchronizer_nocut:*|din_s1}] 100.000 File: F:/project_072_z/arria5_tst1.sdc Line: 356
Warning (332049): Ignored set_max_delay at arria5_tst1.sdc(356): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 356
Warning (332174): Ignored filter at arria5_tst1.sdc(357): eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6|in_data_buffer[*] could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 357
Warning (332174): Ignored filter at arria5_tst1.sdc(357): eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6|out_data_buffer[*] could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 357
Warning (332049): Ignored set_max_delay at arria5_tst1.sdc(357): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 357
    Info (332050): set_max_delay -from [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6|in_data_buffer[*]}] -to [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6|out_data_buffer[*]}] 100.000 File: F:/project_072_z/arria5_tst1.sdc Line: 357
Warning (332049): Ignored set_max_delay at arria5_tst1.sdc(357): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 357
Warning (332174): Ignored filter at arria5_tst1.sdc(358): eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6|in_data_toggle could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 358
Warning (332174): Ignored filter at arria5_tst1.sdc(358): eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:*|din_s1 could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 358
Warning (332049): Ignored set_max_delay at arria5_tst1.sdc(358): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 358
    Info (332050): set_max_delay -from [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6|in_data_toggle}] -to [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:*|din_s1}] 100.000 File: F:/project_072_z/arria5_tst1.sdc Line: 358
Warning (332049): Ignored set_max_delay at arria5_tst1.sdc(358): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 358
Warning (332174): Ignored filter at arria5_tst1.sdc(359): eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6|out_data_toggle_flopped could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 359
Warning (332174): Ignored filter at arria5_tst1.sdc(359): eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6|altera_eth_tse_std_synchronizer:out_to_in_synchronizer|altera_std_synchronizer_nocut:*|din_s1 could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 359
Warning (332049): Ignored set_max_delay at arria5_tst1.sdc(359): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 359
    Info (332050): set_max_delay -from [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6|out_data_toggle_flopped}] -to [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6|altera_eth_tse_std_synchronizer:out_to_in_synchronizer|altera_std_synchronizer_nocut:*|din_s1}] 100.000 File: F:/project_072_z/arria5_tst1.sdc Line: 359
Warning (332049): Ignored set_max_delay at arria5_tst1.sdc(359): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 359
Warning (332174): Ignored filter at arria5_tst1.sdc(360): eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7|in_data_buffer[*] could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 360
Warning (332174): Ignored filter at arria5_tst1.sdc(360): eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7|out_data_buffer[*] could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 360
Warning (332049): Ignored set_max_delay at arria5_tst1.sdc(360): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 360
    Info (332050): set_max_delay -from [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7|in_data_buffer[*]}] -to [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7|out_data_buffer[*]}] 100.000 File: F:/project_072_z/arria5_tst1.sdc Line: 360
Warning (332049): Ignored set_max_delay at arria5_tst1.sdc(360): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 360
Warning (332174): Ignored filter at arria5_tst1.sdc(361): eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7|in_data_toggle could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 361
Warning (332174): Ignored filter at arria5_tst1.sdc(361): eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:*|din_s1 could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 361
Warning (332049): Ignored set_max_delay at arria5_tst1.sdc(361): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 361
    Info (332050): set_max_delay -from [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7|in_data_toggle}] -to [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:*|din_s1}] 100.000 File: F:/project_072_z/arria5_tst1.sdc Line: 361
Warning (332049): Ignored set_max_delay at arria5_tst1.sdc(361): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 361
Warning (332174): Ignored filter at arria5_tst1.sdc(362): eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7|out_data_toggle_flopped could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 362
Warning (332174): Ignored filter at arria5_tst1.sdc(362): eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7|altera_eth_tse_std_synchronizer:out_to_in_synchronizer|altera_std_synchronizer_nocut:*|din_s1 could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 362
Warning (332049): Ignored set_max_delay at arria5_tst1.sdc(362): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 362
    Info (332050): set_max_delay -from [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7|out_data_toggle_flopped}] -to [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7|altera_eth_tse_std_synchronizer:out_to_in_synchronizer|altera_std_synchronizer_nocut:*|din_s1}] 100.000 File: F:/project_072_z/arria5_tst1.sdc Line: 362
Warning (332049): Ignored set_max_delay at arria5_tst1.sdc(362): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 362
Warning (332174): Ignored filter at arria5_tst1.sdc(363): eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_8|in_data_buffer[*] could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 363
Warning (332174): Ignored filter at arria5_tst1.sdc(363): eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_8|out_data_buffer[*] could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 363
Warning (332049): Ignored set_max_delay at arria5_tst1.sdc(363): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 363
    Info (332050): set_max_delay -from [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_8|in_data_buffer[*]}] -to [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_8|out_data_buffer[*]}] 100.000 File: F:/project_072_z/arria5_tst1.sdc Line: 363
Warning (332049): Ignored set_max_delay at arria5_tst1.sdc(363): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 363
Warning (332174): Ignored filter at arria5_tst1.sdc(364): eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_8|in_data_toggle could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 364
Warning (332174): Ignored filter at arria5_tst1.sdc(364): eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_8|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:*|din_s1 could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 364
Warning (332049): Ignored set_max_delay at arria5_tst1.sdc(364): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 364
    Info (332050): set_max_delay -from [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_8|in_data_toggle}] -to [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_8|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:*|din_s1}] 100.000 File: F:/project_072_z/arria5_tst1.sdc Line: 364
Warning (332049): Ignored set_max_delay at arria5_tst1.sdc(364): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 364
Warning (332174): Ignored filter at arria5_tst1.sdc(365): eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_8|out_data_toggle_flopped could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 365
Warning (332174): Ignored filter at arria5_tst1.sdc(365): eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_8|altera_eth_tse_std_synchronizer:out_to_in_synchronizer|altera_std_synchronizer_nocut:*|din_s1 could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 365
Warning (332049): Ignored set_max_delay at arria5_tst1.sdc(365): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 365
    Info (332050): set_max_delay -from [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_8|out_data_toggle_flopped}] -to [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_8|altera_eth_tse_std_synchronizer:out_to_in_synchronizer|altera_std_synchronizer_nocut:*|din_s1}] 100.000 File: F:/project_072_z/arria5_tst1.sdc Line: 365
Warning (332049): Ignored set_max_delay at arria5_tst1.sdc(365): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 365
Warning (332174): Ignored filter at arria5_tst1.sdc(366): eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11|in_data_buffer[*] could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 366
Warning (332174): Ignored filter at arria5_tst1.sdc(366): eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11|out_data_buffer[*] could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 366
Warning (332049): Ignored set_max_delay at arria5_tst1.sdc(366): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 366
    Info (332050): set_max_delay -from [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11|in_data_buffer[*]}] -to [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11|out_data_buffer[*]}] 100.000 File: F:/project_072_z/arria5_tst1.sdc Line: 366
Warning (332049): Ignored set_max_delay at arria5_tst1.sdc(366): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 366
Warning (332174): Ignored filter at arria5_tst1.sdc(367): eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11|in_data_toggle could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 367
Warning (332174): Ignored filter at arria5_tst1.sdc(367): eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:*|din_s1 could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 367
Warning (332049): Ignored set_max_delay at arria5_tst1.sdc(367): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 367
    Info (332050): set_max_delay -from [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11|in_data_toggle}] -to [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:*|din_s1}] 100.000 File: F:/project_072_z/arria5_tst1.sdc Line: 367
Warning (332049): Ignored set_max_delay at arria5_tst1.sdc(367): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 367
Warning (332174): Ignored filter at arria5_tst1.sdc(368): eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11|out_data_toggle_flopped could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 368
Warning (332174): Ignored filter at arria5_tst1.sdc(368): eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11|altera_eth_tse_std_synchronizer:out_to_in_synchronizer|altera_std_synchronizer_nocut:*|din_s1 could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 368
Warning (332049): Ignored set_max_delay at arria5_tst1.sdc(368): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 368
    Info (332050): set_max_delay -from [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11|out_data_toggle_flopped}] -to [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11|altera_eth_tse_std_synchronizer:out_to_in_synchronizer|altera_std_synchronizer_nocut:*|din_s1}] 100.000 File: F:/project_072_z/arria5_tst1.sdc Line: 368
Warning (332049): Ignored set_max_delay at arria5_tst1.sdc(368): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 368
Warning (332174): Ignored filter at arria5_tst1.sdc(369): eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10|in_data_buffer[*] could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 369
Warning (332174): Ignored filter at arria5_tst1.sdc(369): eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10|out_data_buffer[*] could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 369
Warning (332049): Ignored set_max_delay at arria5_tst1.sdc(369): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 369
    Info (332050): set_max_delay -from [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10|in_data_buffer[*]}] -to [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10|out_data_buffer[*]}] 100.000 File: F:/project_072_z/arria5_tst1.sdc Line: 369
Warning (332049): Ignored set_max_delay at arria5_tst1.sdc(369): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 369
Warning (332174): Ignored filter at arria5_tst1.sdc(370): eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10|in_data_toggle could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 370
Warning (332174): Ignored filter at arria5_tst1.sdc(370): eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:*|din_s1 could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 370
Warning (332049): Ignored set_max_delay at arria5_tst1.sdc(370): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 370
    Info (332050): set_max_delay -from [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10|in_data_toggle}] -to [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:*|din_s1}] 100.000 File: F:/project_072_z/arria5_tst1.sdc Line: 370
Warning (332049): Ignored set_max_delay at arria5_tst1.sdc(370): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 370
Warning (332174): Ignored filter at arria5_tst1.sdc(371): eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10|out_data_toggle_flopped could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 371
Warning (332174): Ignored filter at arria5_tst1.sdc(371): eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10|altera_eth_tse_std_synchronizer:out_to_in_synchronizer|altera_std_synchronizer_nocut:*|din_s1 could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 371
Warning (332049): Ignored set_max_delay at arria5_tst1.sdc(371): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 371
    Info (332050): set_max_delay -from [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10|out_data_toggle_flopped}] -to [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10|altera_eth_tse_std_synchronizer:out_to_in_synchronizer|altera_std_synchronizer_nocut:*|din_s1}] 100.000 File: F:/project_072_z/arria5_tst1.sdc Line: 371
Warning (332049): Ignored set_max_delay at arria5_tst1.sdc(371): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 371
Warning (332174): Ignored filter at arria5_tst1.sdc(372): eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12|in_data_buffer[*] could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 372
Warning (332174): Ignored filter at arria5_tst1.sdc(372): eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12|out_data_buffer[*] could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 372
Warning (332049): Ignored set_max_delay at arria5_tst1.sdc(372): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 372
    Info (332050): set_max_delay -from [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12|in_data_buffer[*]}] -to [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12|out_data_buffer[*]}] 100.000 File: F:/project_072_z/arria5_tst1.sdc Line: 372
Warning (332049): Ignored set_max_delay at arria5_tst1.sdc(372): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 372
Warning (332174): Ignored filter at arria5_tst1.sdc(373): eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12|in_data_toggle could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 373
Warning (332174): Ignored filter at arria5_tst1.sdc(373): eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:*|din_s1 could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 373
Warning (332049): Ignored set_max_delay at arria5_tst1.sdc(373): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 373
    Info (332050): set_max_delay -from [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12|in_data_toggle}] -to [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:*|din_s1}] 100.000 File: F:/project_072_z/arria5_tst1.sdc Line: 373
Warning (332049): Ignored set_max_delay at arria5_tst1.sdc(373): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 373
Warning (332174): Ignored filter at arria5_tst1.sdc(374): eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12|out_data_toggle_flopped could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 374
Warning (332174): Ignored filter at arria5_tst1.sdc(374): eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12|altera_eth_tse_std_synchronizer:out_to_in_synchronizer|altera_std_synchronizer_nocut:*|din_s1 could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 374
Warning (332049): Ignored set_max_delay at arria5_tst1.sdc(374): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 374
    Info (332050): set_max_delay -from [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12|out_data_toggle_flopped}] -to [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12|altera_eth_tse_std_synchronizer:out_to_in_synchronizer|altera_std_synchronizer_nocut:*|din_s1}] 100.000 File: F:/project_072_z/arria5_tst1.sdc Line: 374
Warning (332049): Ignored set_max_delay at arria5_tst1.sdc(374): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 374
Warning (332174): Ignored filter at arria5_tst1.sdc(375): eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_pcs_pma_phyip:i_tse_pcs_0|altera_tse_top_1000_base_x_strx_gx:altera_tse_top_1000_base_x_strx_gx_inst|altera_tse_pcs_control:U_REG|altera_tse_mdio_reg:U_REG|altera_tse_clock_crosser:i_partner_ability_clock_crosser|in_data_buffer[*] could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 375
Warning (332174): Ignored filter at arria5_tst1.sdc(375): eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_pcs_pma_phyip:i_tse_pcs_0|altera_tse_top_1000_base_x_strx_gx:altera_tse_top_1000_base_x_strx_gx_inst|altera_tse_pcs_control:U_REG|altera_tse_mdio_reg:U_REG|altera_tse_clock_crosser:i_partner_ability_clock_crosser|out_data_buffer[*] could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 375
Warning (332049): Ignored set_max_delay at arria5_tst1.sdc(375): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 375
    Info (332050): set_max_delay -from [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_pcs_pma_phyip:i_tse_pcs_0|altera_tse_top_1000_base_x_strx_gx:altera_tse_top_1000_base_x_strx_gx_inst|altera_tse_pcs_control:U_REG|altera_tse_mdio_reg:U_REG|altera_tse_clock_crosser:i_partner_ability_clock_crosser|in_data_buffer[*]}] -to [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_pcs_pma_phyip:i_tse_pcs_0|altera_tse_top_1000_base_x_strx_gx:altera_tse_top_1000_base_x_strx_gx_inst|altera_tse_pcs_control:U_REG|altera_tse_mdio_reg:U_REG|altera_tse_clock_crosser:i_partner_ability_clock_crosser|out_data_buffer[*]}] 100.000 File: F:/project_072_z/arria5_tst1.sdc Line: 375
Warning (332049): Ignored set_max_delay at arria5_tst1.sdc(375): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 375
Warning (332174): Ignored filter at arria5_tst1.sdc(376): eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_pcs_pma_phyip:i_tse_pcs_0|altera_tse_top_1000_base_x_strx_gx:altera_tse_top_1000_base_x_strx_gx_inst|altera_tse_pcs_control:U_REG|altera_tse_mdio_reg:U_REG|altera_tse_clock_crosser:i_partner_ability_clock_crosser|in_data_toggle could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 376
Warning (332174): Ignored filter at arria5_tst1.sdc(376): eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_pcs_pma_phyip:i_tse_pcs_0|altera_tse_top_1000_base_x_strx_gx:altera_tse_top_1000_base_x_strx_gx_inst|altera_tse_pcs_control:U_REG|altera_tse_mdio_reg:U_REG|altera_tse_clock_crosser:i_partner_ability_clock_crosser|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:*|din_s1 could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 376
Warning (332049): Ignored set_max_delay at arria5_tst1.sdc(376): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 376
    Info (332050): set_max_delay -from [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_pcs_pma_phyip:i_tse_pcs_0|altera_tse_top_1000_base_x_strx_gx:altera_tse_top_1000_base_x_strx_gx_inst|altera_tse_pcs_control:U_REG|altera_tse_mdio_reg:U_REG|altera_tse_clock_crosser:i_partner_ability_clock_crosser|in_data_toggle}] -to [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_pcs_pma_phyip:i_tse_pcs_0|altera_tse_top_1000_base_x_strx_gx:altera_tse_top_1000_base_x_strx_gx_inst|altera_tse_pcs_control:U_REG|altera_tse_mdio_reg:U_REG|altera_tse_clock_crosser:i_partner_ability_clock_crosser|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:*|din_s1}] 100.000 File: F:/project_072_z/arria5_tst1.sdc Line: 376
Warning (332049): Ignored set_max_delay at arria5_tst1.sdc(376): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 376
Warning (332174): Ignored filter at arria5_tst1.sdc(377): eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_pcs_pma_phyip:i_tse_pcs_0|altera_tse_top_1000_base_x_strx_gx:altera_tse_top_1000_base_x_strx_gx_inst|altera_tse_pcs_control:U_REG|altera_tse_mdio_reg:U_REG|altera_tse_clock_crosser:i_partner_ability_clock_crosser|out_data_toggle_flopped could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 377
Warning (332174): Ignored filter at arria5_tst1.sdc(377): eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_pcs_pma_phyip:i_tse_pcs_0|altera_tse_top_1000_base_x_strx_gx:altera_tse_top_1000_base_x_strx_gx_inst|altera_tse_pcs_control:U_REG|altera_tse_mdio_reg:U_REG|altera_tse_clock_crosser:i_partner_ability_clock_crosser|altera_eth_tse_std_synchronizer:out_to_in_synchronizer|altera_std_synchronizer_nocut:*|din_s1 could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 377
Warning (332049): Ignored set_max_delay at arria5_tst1.sdc(377): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 377
    Info (332050): set_max_delay -from [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_pcs_pma_phyip:i_tse_pcs_0|altera_tse_top_1000_base_x_strx_gx:altera_tse_top_1000_base_x_strx_gx_inst|altera_tse_pcs_control:U_REG|altera_tse_mdio_reg:U_REG|altera_tse_clock_crosser:i_partner_ability_clock_crosser|out_data_toggle_flopped}] -to [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_pcs_pma_phyip:i_tse_pcs_0|altera_tse_top_1000_base_x_strx_gx:altera_tse_top_1000_base_x_strx_gx_inst|altera_tse_pcs_control:U_REG|altera_tse_mdio_reg:U_REG|altera_tse_clock_crosser:i_partner_ability_clock_crosser|altera_eth_tse_std_synchronizer:out_to_in_synchronizer|altera_std_synchronizer_nocut:*|din_s1}] 100.000 File: F:/project_072_z/arria5_tst1.sdc Line: 377
Warning (332049): Ignored set_max_delay at arria5_tst1.sdc(377): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 377
Warning (332174): Ignored filter at arria5_tst1.sdc(378): eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10|in_data_buffer[*] could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 378
Warning (332174): Ignored filter at arria5_tst1.sdc(378): eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10|out_data_buffer[*] could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 378
Warning (332049): Ignored set_max_delay at arria5_tst1.sdc(378): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 378
    Info (332050): set_max_delay -from [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10|in_data_buffer[*]}] -to [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10|out_data_buffer[*]}] 100.000 File: F:/project_072_z/arria5_tst1.sdc Line: 378
Warning (332049): Ignored set_max_delay at arria5_tst1.sdc(378): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 378
Warning (332174): Ignored filter at arria5_tst1.sdc(379): eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10|in_data_toggle could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 379
Warning (332174): Ignored filter at arria5_tst1.sdc(379): eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:*|din_s1 could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 379
Warning (332049): Ignored set_max_delay at arria5_tst1.sdc(379): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 379
    Info (332050): set_max_delay -from [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10|in_data_toggle}] -to [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:*|din_s1}] 100.000 File: F:/project_072_z/arria5_tst1.sdc Line: 379
Warning (332049): Ignored set_max_delay at arria5_tst1.sdc(379): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 379
Warning (332174): Ignored filter at arria5_tst1.sdc(380): eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10|out_data_toggle_flopped could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 380
Warning (332174): Ignored filter at arria5_tst1.sdc(380): eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10|altera_eth_tse_std_synchronizer:out_to_in_synchronizer|altera_std_synchronizer_nocut:*|din_s1 could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 380
Warning (332049): Ignored set_max_delay at arria5_tst1.sdc(380): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 380
    Info (332050): set_max_delay -from [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10|out_data_toggle_flopped}] -to [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10|altera_eth_tse_std_synchronizer:out_to_in_synchronizer|altera_std_synchronizer_nocut:*|din_s1}] 100.000 File: F:/project_072_z/arria5_tst1.sdc Line: 380
Warning (332049): Ignored set_max_delay at arria5_tst1.sdc(380): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 380
Warning (332174): Ignored filter at arria5_tst1.sdc(381): eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_RD|g_out[*] could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 381
Warning (332174): Ignored filter at arria5_tst1.sdc(381): *altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:*|altera_std_synchronizer_nocut:*|din_s1* could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 381
Warning (332049): Ignored set_max_delay at arria5_tst1.sdc(381): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 381
    Info (332050): set_max_delay -from [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_RD|g_out[*]}] -to [get_registers {*altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:*|altera_std_synchronizer_nocut:*|din_s1*}] 100.000 File: F:/project_072_z/arria5_tst1.sdc Line: 381
Warning (332049): Ignored set_max_delay at arria5_tst1.sdc(381): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 381
Warning (332174): Ignored filter at arria5_tst1.sdc(382): eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_RD|g_out[*] could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 382
Warning (332049): Ignored set_max_delay at arria5_tst1.sdc(382): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 382
    Info (332050): set_max_delay -from [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_RD|g_out[*]}] -to [get_registers {*altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:*|altera_std_synchronizer_nocut:*|din_s1*}] 100.000 File: F:/project_072_z/arria5_tst1.sdc Line: 382
Warning (332049): Ignored set_max_delay at arria5_tst1.sdc(382): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 382
Warning (332174): Ignored filter at arria5_tst1.sdc(383): eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_WRT|g_out[*] could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 383
Warning (332174): Ignored filter at arria5_tst1.sdc(383): *altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:*|altera_std_synchronizer_nocut:*|din_s1* could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 383
Warning (332049): Ignored set_max_delay at arria5_tst1.sdc(383): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 383
    Info (332050): set_max_delay -from [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_WRT|g_out[*]}] -to [get_registers {*altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:*|altera_std_synchronizer_nocut:*|din_s1*}] 100.000 File: F:/project_072_z/arria5_tst1.sdc Line: 383
Warning (332049): Ignored set_max_delay at arria5_tst1.sdc(383): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 383
Warning (332174): Ignored filter at arria5_tst1.sdc(384): eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_WRT|g_out[*] could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 384
Warning (332049): Ignored set_max_delay at arria5_tst1.sdc(384): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 384
    Info (332050): set_max_delay -from [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_WRT|g_out[*]}] -to [get_registers {*altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:*|altera_std_synchronizer_nocut:*|din_s1*}] 100.000 File: F:/project_072_z/arria5_tst1.sdc Line: 384
Warning (332049): Ignored set_max_delay at arria5_tst1.sdc(384): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 384
Warning (332174): Ignored filter at arria5_tst1.sdc(385): eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_RD|g_out[*] could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 385
Warning (332174): Ignored filter at arria5_tst1.sdc(385): *altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:*|altera_std_synchronizer_nocut:*|din_s1* could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 385
Warning (332049): Ignored set_max_delay at arria5_tst1.sdc(385): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 385
    Info (332050): set_max_delay -from [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_RD|g_out[*]}] -to [get_registers {*altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:*|altera_std_synchronizer_nocut:*|din_s1*}] 100.000 File: F:/project_072_z/arria5_tst1.sdc Line: 385
Warning (332049): Ignored set_max_delay at arria5_tst1.sdc(385): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 385
Warning (332174): Ignored filter at arria5_tst1.sdc(386): eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_RD|g_out[*] could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 386
Warning (332049): Ignored set_max_delay at arria5_tst1.sdc(386): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 386
    Info (332050): set_max_delay -from [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_RD|g_out[*]}] -to [get_registers {*altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:*|altera_std_synchronizer_nocut:*|din_s1*}] 100.000 File: F:/project_072_z/arria5_tst1.sdc Line: 386
Warning (332049): Ignored set_max_delay at arria5_tst1.sdc(386): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 386
Warning (332174): Ignored filter at arria5_tst1.sdc(387): eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_WRT|g_out[*] could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 387
Warning (332174): Ignored filter at arria5_tst1.sdc(387): *altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:*|altera_std_synchronizer_nocut:*|din_s1* could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 387
Warning (332049): Ignored set_max_delay at arria5_tst1.sdc(387): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 387
    Info (332050): set_max_delay -from [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_WRT|g_out[*]}] -to [get_registers {*altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:*|altera_std_synchronizer_nocut:*|din_s1*}] 100.000 File: F:/project_072_z/arria5_tst1.sdc Line: 387
Warning (332049): Ignored set_max_delay at arria5_tst1.sdc(387): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 387
Warning (332174): Ignored filter at arria5_tst1.sdc(388): eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_WRT|g_out[*] could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 388
Warning (332049): Ignored set_max_delay at arria5_tst1.sdc(388): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 388
    Info (332050): set_max_delay -from [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_WRT|g_out[*]}] -to [get_registers {*altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:*|altera_std_synchronizer_nocut:*|din_s1*}] 100.000 File: F:/project_072_z/arria5_tst1.sdc Line: 388
Warning (332049): Ignored set_max_delay at arria5_tst1.sdc(388): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 388
Warning (332174): Ignored filter at arria5_tst1.sdc(389): eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_gray_cnt:U_WRT|g_out[*] could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 389
Warning (332174): Ignored filter at arria5_tst1.sdc(389): *altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:*|altera_std_synchronizer_nocut:*|din_s1* could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 389
Warning (332049): Ignored set_max_delay at arria5_tst1.sdc(389): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 389
    Info (332050): set_max_delay -from [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_gray_cnt:U_WRT|g_out[*]}] -to [get_registers {*altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:*|altera_std_synchronizer_nocut:*|din_s1*}] 100.000 File: F:/project_072_z/arria5_tst1.sdc Line: 389
Warning (332049): Ignored set_max_delay at arria5_tst1.sdc(389): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 389
Warning (332174): Ignored filter at arria5_tst1.sdc(390): eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_gray_cnt:U_WRT|g_out[*] could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 390
Warning (332049): Ignored set_max_delay at arria5_tst1.sdc(390): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 390
    Info (332050): set_max_delay -from [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_gray_cnt:U_WRT|g_out[*]}] -to [get_registers {*altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:*|altera_std_synchronizer_nocut:*|din_s1*}] 100.000 File: F:/project_072_z/arria5_tst1.sdc Line: 390
Warning (332049): Ignored set_max_delay at arria5_tst1.sdc(390): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 390
Warning (332174): Ignored filter at arria5_tst1.sdc(391): eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|wr_g_ptr_reg[*] could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 391
Warning (332174): Ignored filter at arria5_tst1.sdc(391): *altera_tse_a_fifo_34:RX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|altera_eth_tse_std_synchronizer:*|altera_std_synchronizer_nocut:*|din_s1* could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 391
Warning (332049): Ignored set_max_delay at arria5_tst1.sdc(391): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 391
    Info (332050): set_max_delay -from [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|wr_g_ptr_reg[*]}] -to [get_registers {*altera_tse_a_fifo_34:RX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|altera_eth_tse_std_synchronizer:*|altera_std_synchronizer_nocut:*|din_s1*}] 100.000 File: F:/project_072_z/arria5_tst1.sdc Line: 391
Warning (332049): Ignored set_max_delay at arria5_tst1.sdc(391): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 391
Warning (332174): Ignored filter at arria5_tst1.sdc(392): eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|wr_g_ptr_reg[*] could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 392
Warning (332049): Ignored set_max_delay at arria5_tst1.sdc(392): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 392
    Info (332050): set_max_delay -from [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|wr_g_ptr_reg[*]}] -to [get_registers {*altera_tse_a_fifo_34:RX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|altera_eth_tse_std_synchronizer:*|altera_std_synchronizer_nocut:*|din_s1*}] 100.000 File: F:/project_072_z/arria5_tst1.sdc Line: 392
Warning (332049): Ignored set_max_delay at arria5_tst1.sdc(392): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 392
Warning (332049): Ignored set_min_delay at arria5_tst1.sdc(401): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 401
    Info (332050): set_min_delay -from [get_ports { eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_xcvr_custom:i_custom_phyip_0|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_common_pld_pcs_interface_rbc:inst_av_hssi_common_pld_pcs_interface|pldnfrzdrv }] -10.000 File: F:/project_072_z/arria5_tst1.sdc Line: 401
Warning (332049): Ignored set_min_delay at arria5_tst1.sdc(402): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 402
    Info (332050): set_min_delay -from [get_ports { eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_xcvr_custom:i_custom_phyip_0|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_common_pld_pcs_interface_rbc:inst_av_hssi_common_pld_pcs_interface|pldnfrzdrv }] -10.000 File: F:/project_072_z/arria5_tst1.sdc Line: 402
Warning (332049): Ignored set_min_delay at arria5_tst1.sdc(403): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 403
    Info (332050): set_min_delay -to [get_ports { eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_xcvr_custom:i_custom_phyip_0|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_xcvr_avmm:inst_av_xcvr_avmm|avmm_interface_insts[0].av_hssi_avmm_interface_inst~BURIED_ASYNC_DATA_IN }] -10.000 File: F:/project_072_z/arria5_tst1.sdc Line: 403
Warning (332049): Ignored set_min_delay at arria5_tst1.sdc(404): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 404
    Info (332050): set_min_delay -from [get_ports { eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_xcvr_custom:i_custom_phyip_0|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_xcvr_avmm:inst_av_xcvr_avmm|avmm_interface_insts[0].av_hssi_avmm_interface_inst~BURIED_ASYNC_DATA_OUT }] -10.000 File: F:/project_072_z/arria5_tst1.sdc Line: 404
Warning (332049): Ignored set_min_delay at arria5_tst1.sdc(421): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 421
    Info (332050): set_min_delay -from [all_registers] -to [get_registers {*altera_tse_false_path_marker:*|data_out_reg*}] -100.000 File: F:/project_072_z/arria5_tst1.sdc Line: 421
Warning (332049): Ignored set_min_delay at arria5_tst1.sdc(422): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 422
    Info (332050): set_min_delay -from [all_registers] -to [get_registers {*altera_eth_tse_std_synchronizer:*|altera_std_synchronizer_nocut:*|din_s1}] -100.000 File: F:/project_072_z/arria5_tst1.sdc Line: 422
Warning (332049): Ignored set_min_delay at arria5_tst1.sdc(423): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 423
    Info (332050): set_min_delay -from [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_8|in_data_buffer[*]}] -to [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_8|out_data_buffer[*]}] -100.000 File: F:/project_072_z/arria5_tst1.sdc Line: 423
Warning (332049): Ignored set_min_delay at arria5_tst1.sdc(423): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 423
Warning (332049): Ignored set_min_delay at arria5_tst1.sdc(424): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 424
    Info (332050): set_min_delay -from [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_8|in_data_toggle}] -to [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_8|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:*|din_s1}] -100.000 File: F:/project_072_z/arria5_tst1.sdc Line: 424
Warning (332049): Ignored set_min_delay at arria5_tst1.sdc(424): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 424
Warning (332049): Ignored set_min_delay at arria5_tst1.sdc(425): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 425
    Info (332050): set_min_delay -from [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_8|out_data_toggle_flopped}] -to [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_8|altera_eth_tse_std_synchronizer:out_to_in_synchronizer|altera_std_synchronizer_nocut:*|din_s1}] -100.000 File: F:/project_072_z/arria5_tst1.sdc Line: 425
Warning (332049): Ignored set_min_delay at arria5_tst1.sdc(425): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 425
Warning (332049): Ignored set_min_delay at arria5_tst1.sdc(426): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 426
    Info (332050): set_min_delay -from [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6|in_data_buffer[*]}] -to [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6|out_data_buffer[*]}] -100.000 File: F:/project_072_z/arria5_tst1.sdc Line: 426
Warning (332049): Ignored set_min_delay at arria5_tst1.sdc(426): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 426
Warning (332049): Ignored set_min_delay at arria5_tst1.sdc(427): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 427
    Info (332050): set_min_delay -from [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6|in_data_toggle}] -to [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:*|din_s1}] -100.000 File: F:/project_072_z/arria5_tst1.sdc Line: 427
Warning (332049): Ignored set_min_delay at arria5_tst1.sdc(427): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 427
Warning (332049): Ignored set_min_delay at arria5_tst1.sdc(428): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 428
    Info (332050): set_min_delay -from [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6|out_data_toggle_flopped}] -to [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6|altera_eth_tse_std_synchronizer:out_to_in_synchronizer|altera_std_synchronizer_nocut:*|din_s1}] -100.000 File: F:/project_072_z/arria5_tst1.sdc Line: 428
Warning (332049): Ignored set_min_delay at arria5_tst1.sdc(428): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 428
Warning (332049): Ignored set_min_delay at arria5_tst1.sdc(429): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 429
    Info (332050): set_min_delay -from [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7|in_data_buffer[*]}] -to [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7|out_data_buffer[*]}] -100.000 File: F:/project_072_z/arria5_tst1.sdc Line: 429
Warning (332049): Ignored set_min_delay at arria5_tst1.sdc(429): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 429
Warning (332049): Ignored set_min_delay at arria5_tst1.sdc(430): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 430
    Info (332050): set_min_delay -from [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7|in_data_toggle}] -to [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:*|din_s1}] -100.000 File: F:/project_072_z/arria5_tst1.sdc Line: 430
Warning (332049): Ignored set_min_delay at arria5_tst1.sdc(430): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 430
Warning (332049): Ignored set_min_delay at arria5_tst1.sdc(431): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 431
    Info (332050): set_min_delay -from [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7|out_data_toggle_flopped}] -to [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7|altera_eth_tse_std_synchronizer:out_to_in_synchronizer|altera_std_synchronizer_nocut:*|din_s1}] -100.000 File: F:/project_072_z/arria5_tst1.sdc Line: 431
Warning (332049): Ignored set_min_delay at arria5_tst1.sdc(431): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 431
Warning (332049): Ignored set_min_delay at arria5_tst1.sdc(432): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 432
    Info (332050): set_min_delay -from [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11|in_data_buffer[*]}] -to [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11|out_data_buffer[*]}] -100.000 File: F:/project_072_z/arria5_tst1.sdc Line: 432
Warning (332049): Ignored set_min_delay at arria5_tst1.sdc(432): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 432
Warning (332049): Ignored set_min_delay at arria5_tst1.sdc(433): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 433
    Info (332050): set_min_delay -from [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11|in_data_toggle}] -to [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:*|din_s1}] -100.000 File: F:/project_072_z/arria5_tst1.sdc Line: 433
Warning (332049): Ignored set_min_delay at arria5_tst1.sdc(433): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 433
Warning (332049): Ignored set_min_delay at arria5_tst1.sdc(434): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 434
    Info (332050): set_min_delay -from [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11|out_data_toggle_flopped}] -to [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11|altera_eth_tse_std_synchronizer:out_to_in_synchronizer|altera_std_synchronizer_nocut:*|din_s1}] -100.000 File: F:/project_072_z/arria5_tst1.sdc Line: 434
Warning (332049): Ignored set_min_delay at arria5_tst1.sdc(434): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 434
Warning (332049): Ignored set_min_delay at arria5_tst1.sdc(435): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 435
    Info (332050): set_min_delay -from [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12|in_data_buffer[*]}] -to [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12|out_data_buffer[*]}] -100.000 File: F:/project_072_z/arria5_tst1.sdc Line: 435
Warning (332049): Ignored set_min_delay at arria5_tst1.sdc(435): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 435
Warning (332049): Ignored set_min_delay at arria5_tst1.sdc(436): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 436
    Info (332050): set_min_delay -from [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12|in_data_toggle}] -to [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:*|din_s1}] -100.000 File: F:/project_072_z/arria5_tst1.sdc Line: 436
Warning (332049): Ignored set_min_delay at arria5_tst1.sdc(436): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 436
Warning (332049): Ignored set_min_delay at arria5_tst1.sdc(437): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 437
    Info (332050): set_min_delay -from [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12|out_data_toggle_flopped}] -to [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12|altera_eth_tse_std_synchronizer:out_to_in_synchronizer|altera_std_synchronizer_nocut:*|din_s1}] -100.000 File: F:/project_072_z/arria5_tst1.sdc Line: 437
Warning (332049): Ignored set_min_delay at arria5_tst1.sdc(437): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 437
Warning (332049): Ignored set_min_delay at arria5_tst1.sdc(438): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 438
    Info (332050): set_min_delay -from [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_pcs_pma_phyip:i_tse_pcs_0|altera_tse_top_1000_base_x_strx_gx:altera_tse_top_1000_base_x_strx_gx_inst|altera_tse_pcs_control:U_REG|altera_tse_mdio_reg:U_REG|altera_tse_clock_crosser:i_partner_ability_clock_crosser|in_data_buffer[*]}] -to [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_pcs_pma_phyip:i_tse_pcs_0|altera_tse_top_1000_base_x_strx_gx:altera_tse_top_1000_base_x_strx_gx_inst|altera_tse_pcs_control:U_REG|altera_tse_mdio_reg:U_REG|altera_tse_clock_crosser:i_partner_ability_clock_crosser|out_data_buffer[*]}] -100.000 File: F:/project_072_z/arria5_tst1.sdc Line: 438
Warning (332049): Ignored set_min_delay at arria5_tst1.sdc(438): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 438
Warning (332049): Ignored set_min_delay at arria5_tst1.sdc(439): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 439
    Info (332050): set_min_delay -from [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_pcs_pma_phyip:i_tse_pcs_0|altera_tse_top_1000_base_x_strx_gx:altera_tse_top_1000_base_x_strx_gx_inst|altera_tse_pcs_control:U_REG|altera_tse_mdio_reg:U_REG|altera_tse_clock_crosser:i_partner_ability_clock_crosser|in_data_toggle}] -to [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_pcs_pma_phyip:i_tse_pcs_0|altera_tse_top_1000_base_x_strx_gx:altera_tse_top_1000_base_x_strx_gx_inst|altera_tse_pcs_control:U_REG|altera_tse_mdio_reg:U_REG|altera_tse_clock_crosser:i_partner_ability_clock_crosser|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:*|din_s1}] -100.000 File: F:/project_072_z/arria5_tst1.sdc Line: 439
Warning (332049): Ignored set_min_delay at arria5_tst1.sdc(439): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 439
Warning (332049): Ignored set_min_delay at arria5_tst1.sdc(440): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 440
    Info (332050): set_min_delay -from [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_pcs_pma_phyip:i_tse_pcs_0|altera_tse_top_1000_base_x_strx_gx:altera_tse_top_1000_base_x_strx_gx_inst|altera_tse_pcs_control:U_REG|altera_tse_mdio_reg:U_REG|altera_tse_clock_crosser:i_partner_ability_clock_crosser|out_data_toggle_flopped}] -to [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_pcs_pma_phyip:i_tse_pcs_0|altera_tse_top_1000_base_x_strx_gx:altera_tse_top_1000_base_x_strx_gx_inst|altera_tse_pcs_control:U_REG|altera_tse_mdio_reg:U_REG|altera_tse_clock_crosser:i_partner_ability_clock_crosser|altera_eth_tse_std_synchronizer:out_to_in_synchronizer|altera_std_synchronizer_nocut:*|din_s1}] -100.000 File: F:/project_072_z/arria5_tst1.sdc Line: 440
Warning (332049): Ignored set_min_delay at arria5_tst1.sdc(440): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 440
Warning (332049): Ignored set_min_delay at arria5_tst1.sdc(441): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 441
    Info (332050): set_min_delay -from [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6|in_data_buffer[*]}] -to [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6|out_data_buffer[*]}] -100.000 File: F:/project_072_z/arria5_tst1.sdc Line: 441
Warning (332049): Ignored set_min_delay at arria5_tst1.sdc(441): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 441
Warning (332049): Ignored set_min_delay at arria5_tst1.sdc(442): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 442
    Info (332050): set_min_delay -from [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6|in_data_toggle}] -to [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:*|din_s1}] -100.000 File: F:/project_072_z/arria5_tst1.sdc Line: 442
Warning (332049): Ignored set_min_delay at arria5_tst1.sdc(442): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 442
Warning (332049): Ignored set_min_delay at arria5_tst1.sdc(443): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 443
    Info (332050): set_min_delay -from [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6|out_data_toggle_flopped}] -to [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6|altera_eth_tse_std_synchronizer:out_to_in_synchronizer|altera_std_synchronizer_nocut:*|din_s1}] -100.000 File: F:/project_072_z/arria5_tst1.sdc Line: 443
Warning (332049): Ignored set_min_delay at arria5_tst1.sdc(443): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 443
Warning (332049): Ignored set_min_delay at arria5_tst1.sdc(444): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 444
    Info (332050): set_min_delay -from [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7|in_data_buffer[*]}] -to [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7|out_data_buffer[*]}] -100.000 File: F:/project_072_z/arria5_tst1.sdc Line: 444
Warning (332049): Ignored set_min_delay at arria5_tst1.sdc(444): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 444
Warning (332049): Ignored set_min_delay at arria5_tst1.sdc(445): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 445
    Info (332050): set_min_delay -from [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7|in_data_toggle}] -to [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:*|din_s1}] -100.000 File: F:/project_072_z/arria5_tst1.sdc Line: 445
Warning (332049): Ignored set_min_delay at arria5_tst1.sdc(445): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 445
Warning (332049): Ignored set_min_delay at arria5_tst1.sdc(446): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 446
    Info (332050): set_min_delay -from [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7|out_data_toggle_flopped}] -to [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7|altera_eth_tse_std_synchronizer:out_to_in_synchronizer|altera_std_synchronizer_nocut:*|din_s1}] -100.000 File: F:/project_072_z/arria5_tst1.sdc Line: 446
Warning (332049): Ignored set_min_delay at arria5_tst1.sdc(446): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 446
Warning (332049): Ignored set_min_delay at arria5_tst1.sdc(447): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 447
    Info (332050): set_min_delay -from [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_8|in_data_buffer[*]}] -to [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_8|out_data_buffer[*]}] -100.000 File: F:/project_072_z/arria5_tst1.sdc Line: 447
Warning (332049): Ignored set_min_delay at arria5_tst1.sdc(447): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 447
Warning (332049): Ignored set_min_delay at arria5_tst1.sdc(448): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 448
    Info (332050): set_min_delay -from [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_8|in_data_toggle}] -to [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_8|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:*|din_s1}] -100.000 File: F:/project_072_z/arria5_tst1.sdc Line: 448
Warning (332049): Ignored set_min_delay at arria5_tst1.sdc(448): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 448
Warning (332049): Ignored set_min_delay at arria5_tst1.sdc(449): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 449
    Info (332050): set_min_delay -from [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_8|out_data_toggle_flopped}] -to [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_8|altera_eth_tse_std_synchronizer:out_to_in_synchronizer|altera_std_synchronizer_nocut:*|din_s1}] -100.000 File: F:/project_072_z/arria5_tst1.sdc Line: 449
Warning (332049): Ignored set_min_delay at arria5_tst1.sdc(449): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 449
Warning (332049): Ignored set_min_delay at arria5_tst1.sdc(450): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 450
    Info (332050): set_min_delay -from [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11|in_data_buffer[*]}] -to [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11|out_data_buffer[*]}] -100.000 File: F:/project_072_z/arria5_tst1.sdc Line: 450
Warning (332049): Ignored set_min_delay at arria5_tst1.sdc(450): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 450
Warning (332049): Ignored set_min_delay at arria5_tst1.sdc(451): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 451
    Info (332050): set_min_delay -from [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11|in_data_toggle}] -to [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:*|din_s1}] -100.000 File: F:/project_072_z/arria5_tst1.sdc Line: 451
Warning (332049): Ignored set_min_delay at arria5_tst1.sdc(451): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 451
Warning (332049): Ignored set_min_delay at arria5_tst1.sdc(452): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 452
    Info (332050): set_min_delay -from [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11|out_data_toggle_flopped}] -to [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11|altera_eth_tse_std_synchronizer:out_to_in_synchronizer|altera_std_synchronizer_nocut:*|din_s1}] -100.000 File: F:/project_072_z/arria5_tst1.sdc Line: 452
Warning (332049): Ignored set_min_delay at arria5_tst1.sdc(452): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 452
Warning (332049): Ignored set_min_delay at arria5_tst1.sdc(453): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 453
    Info (332050): set_min_delay -from [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10|in_data_buffer[*]}] -to [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10|out_data_buffer[*]}] -100.000 File: F:/project_072_z/arria5_tst1.sdc Line: 453
Warning (332049): Ignored set_min_delay at arria5_tst1.sdc(453): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 453
Warning (332049): Ignored set_min_delay at arria5_tst1.sdc(454): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 454
    Info (332050): set_min_delay -from [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10|in_data_toggle}] -to [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:*|din_s1}] -100.000 File: F:/project_072_z/arria5_tst1.sdc Line: 454
Warning (332049): Ignored set_min_delay at arria5_tst1.sdc(454): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 454
Warning (332049): Ignored set_min_delay at arria5_tst1.sdc(455): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 455
    Info (332050): set_min_delay -from [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10|out_data_toggle_flopped}] -to [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10|altera_eth_tse_std_synchronizer:out_to_in_synchronizer|altera_std_synchronizer_nocut:*|din_s1}] -100.000 File: F:/project_072_z/arria5_tst1.sdc Line: 455
Warning (332049): Ignored set_min_delay at arria5_tst1.sdc(455): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 455
Warning (332049): Ignored set_min_delay at arria5_tst1.sdc(456): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 456
    Info (332050): set_min_delay -from [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12|in_data_buffer[*]}] -to [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12|out_data_buffer[*]}] -100.000 File: F:/project_072_z/arria5_tst1.sdc Line: 456
Warning (332049): Ignored set_min_delay at arria5_tst1.sdc(456): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 456
Warning (332049): Ignored set_min_delay at arria5_tst1.sdc(457): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 457
    Info (332050): set_min_delay -from [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12|in_data_toggle}] -to [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:*|din_s1}] -100.000 File: F:/project_072_z/arria5_tst1.sdc Line: 457
Warning (332049): Ignored set_min_delay at arria5_tst1.sdc(457): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 457
Warning (332049): Ignored set_min_delay at arria5_tst1.sdc(458): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 458
    Info (332050): set_min_delay -from [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12|out_data_toggle_flopped}] -to [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12|altera_eth_tse_std_synchronizer:out_to_in_synchronizer|altera_std_synchronizer_nocut:*|din_s1}] -100.000 File: F:/project_072_z/arria5_tst1.sdc Line: 458
Warning (332049): Ignored set_min_delay at arria5_tst1.sdc(458): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 458
Warning (332049): Ignored set_min_delay at arria5_tst1.sdc(459): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 459
    Info (332050): set_min_delay -from [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_pcs_pma_phyip:i_tse_pcs_0|altera_tse_top_1000_base_x_strx_gx:altera_tse_top_1000_base_x_strx_gx_inst|altera_tse_pcs_control:U_REG|altera_tse_mdio_reg:U_REG|altera_tse_clock_crosser:i_partner_ability_clock_crosser|in_data_buffer[*]}] -to [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_pcs_pma_phyip:i_tse_pcs_0|altera_tse_top_1000_base_x_strx_gx:altera_tse_top_1000_base_x_strx_gx_inst|altera_tse_pcs_control:U_REG|altera_tse_mdio_reg:U_REG|altera_tse_clock_crosser:i_partner_ability_clock_crosser|out_data_buffer[*]}] -100.000 File: F:/project_072_z/arria5_tst1.sdc Line: 459
Warning (332049): Ignored set_min_delay at arria5_tst1.sdc(459): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 459
Warning (332049): Ignored set_min_delay at arria5_tst1.sdc(460): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 460
    Info (332050): set_min_delay -from [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_pcs_pma_phyip:i_tse_pcs_0|altera_tse_top_1000_base_x_strx_gx:altera_tse_top_1000_base_x_strx_gx_inst|altera_tse_pcs_control:U_REG|altera_tse_mdio_reg:U_REG|altera_tse_clock_crosser:i_partner_ability_clock_crosser|in_data_toggle}] -to [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_pcs_pma_phyip:i_tse_pcs_0|altera_tse_top_1000_base_x_strx_gx:altera_tse_top_1000_base_x_strx_gx_inst|altera_tse_pcs_control:U_REG|altera_tse_mdio_reg:U_REG|altera_tse_clock_crosser:i_partner_ability_clock_crosser|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:*|din_s1}] -100.000 File: F:/project_072_z/arria5_tst1.sdc Line: 460
Warning (332049): Ignored set_min_delay at arria5_tst1.sdc(460): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 460
Warning (332049): Ignored set_min_delay at arria5_tst1.sdc(461): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 461
    Info (332050): set_min_delay -from [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_pcs_pma_phyip:i_tse_pcs_0|altera_tse_top_1000_base_x_strx_gx:altera_tse_top_1000_base_x_strx_gx_inst|altera_tse_pcs_control:U_REG|altera_tse_mdio_reg:U_REG|altera_tse_clock_crosser:i_partner_ability_clock_crosser|out_data_toggle_flopped}] -to [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_pcs_pma_phyip:i_tse_pcs_0|altera_tse_top_1000_base_x_strx_gx:altera_tse_top_1000_base_x_strx_gx_inst|altera_tse_pcs_control:U_REG|altera_tse_mdio_reg:U_REG|altera_tse_clock_crosser:i_partner_ability_clock_crosser|altera_eth_tse_std_synchronizer:out_to_in_synchronizer|altera_std_synchronizer_nocut:*|din_s1}] -100.000 File: F:/project_072_z/arria5_tst1.sdc Line: 461
Warning (332049): Ignored set_min_delay at arria5_tst1.sdc(461): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 461
Warning (332049): Ignored set_min_delay at arria5_tst1.sdc(462): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 462
    Info (332050): set_min_delay -from [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10|in_data_buffer[*]}] -to [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10|out_data_buffer[*]}] -100.000 File: F:/project_072_z/arria5_tst1.sdc Line: 462
Warning (332049): Ignored set_min_delay at arria5_tst1.sdc(462): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 462
Warning (332049): Ignored set_min_delay at arria5_tst1.sdc(463): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 463
    Info (332050): set_min_delay -from [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10|in_data_toggle}] -to [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:*|din_s1}] -100.000 File: F:/project_072_z/arria5_tst1.sdc Line: 463
Warning (332049): Ignored set_min_delay at arria5_tst1.sdc(463): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 463
Warning (332049): Ignored set_min_delay at arria5_tst1.sdc(464): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 464
    Info (332050): set_min_delay -from [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10|out_data_toggle_flopped}] -to [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10|altera_eth_tse_std_synchronizer:out_to_in_synchronizer|altera_std_synchronizer_nocut:*|din_s1}] -100.000 File: F:/project_072_z/arria5_tst1.sdc Line: 464
Warning (332049): Ignored set_min_delay at arria5_tst1.sdc(464): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 464
Warning (332049): Ignored set_min_delay at arria5_tst1.sdc(465): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 465
    Info (332050): set_min_delay -from [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_RD|g_out[*]}] -to [get_registers {*altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:*|altera_std_synchronizer_nocut:*|din_s1*}] -100.000 File: F:/project_072_z/arria5_tst1.sdc Line: 465
Warning (332049): Ignored set_min_delay at arria5_tst1.sdc(465): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 465
Warning (332049): Ignored set_min_delay at arria5_tst1.sdc(466): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 466
    Info (332050): set_min_delay -from [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_RD|g_out[*]}] -to [get_registers {*altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:*|altera_std_synchronizer_nocut:*|din_s1*}] -100.000 File: F:/project_072_z/arria5_tst1.sdc Line: 466
Warning (332049): Ignored set_min_delay at arria5_tst1.sdc(466): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 466
Warning (332049): Ignored set_min_delay at arria5_tst1.sdc(467): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 467
    Info (332050): set_min_delay -from [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_WRT|g_out[*]}] -to [get_registers {*altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:*|altera_std_synchronizer_nocut:*|din_s1*}] -100.000 File: F:/project_072_z/arria5_tst1.sdc Line: 467
Warning (332049): Ignored set_min_delay at arria5_tst1.sdc(467): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 467
Warning (332049): Ignored set_min_delay at arria5_tst1.sdc(468): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 468
    Info (332050): set_min_delay -from [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_WRT|g_out[*]}] -to [get_registers {*altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:*|altera_std_synchronizer_nocut:*|din_s1*}] -100.000 File: F:/project_072_z/arria5_tst1.sdc Line: 468
Warning (332049): Ignored set_min_delay at arria5_tst1.sdc(468): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 468
Warning (332049): Ignored set_min_delay at arria5_tst1.sdc(469): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 469
    Info (332050): set_min_delay -from [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_RD|g_out[*]}] -to [get_registers {*altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:*|altera_std_synchronizer_nocut:*|din_s1*}] -100.000 File: F:/project_072_z/arria5_tst1.sdc Line: 469
Warning (332049): Ignored set_min_delay at arria5_tst1.sdc(469): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 469
Warning (332049): Ignored set_min_delay at arria5_tst1.sdc(470): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 470
    Info (332050): set_min_delay -from [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_RD|g_out[*]}] -to [get_registers {*altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:*|altera_std_synchronizer_nocut:*|din_s1*}] -100.000 File: F:/project_072_z/arria5_tst1.sdc Line: 470
Warning (332049): Ignored set_min_delay at arria5_tst1.sdc(470): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 470
Warning (332049): Ignored set_min_delay at arria5_tst1.sdc(471): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 471
    Info (332050): set_min_delay -from [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_WRT|g_out[*]}] -to [get_registers {*altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:*|altera_std_synchronizer_nocut:*|din_s1*}] -100.000 File: F:/project_072_z/arria5_tst1.sdc Line: 471
Warning (332049): Ignored set_min_delay at arria5_tst1.sdc(471): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 471
Warning (332049): Ignored set_min_delay at arria5_tst1.sdc(472): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 472
    Info (332050): set_min_delay -from [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_WRT|g_out[*]}] -to [get_registers {*altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:*|altera_std_synchronizer_nocut:*|din_s1*}] -100.000 File: F:/project_072_z/arria5_tst1.sdc Line: 472
Warning (332049): Ignored set_min_delay at arria5_tst1.sdc(472): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 472
Warning (332049): Ignored set_min_delay at arria5_tst1.sdc(473): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 473
    Info (332050): set_min_delay -from [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_gray_cnt:U_WRT|g_out[*]}] -to [get_registers {*altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:*|altera_std_synchronizer_nocut:*|din_s1*}] -100.000 File: F:/project_072_z/arria5_tst1.sdc Line: 473
Warning (332049): Ignored set_min_delay at arria5_tst1.sdc(473): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 473
Warning (332049): Ignored set_min_delay at arria5_tst1.sdc(474): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 474
    Info (332050): set_min_delay -from [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_gray_cnt:U_WRT|g_out[*]}] -to [get_registers {*altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:*|altera_std_synchronizer_nocut:*|din_s1*}] -100.000 File: F:/project_072_z/arria5_tst1.sdc Line: 474
Warning (332049): Ignored set_min_delay at arria5_tst1.sdc(474): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 474
Warning (332049): Ignored set_min_delay at arria5_tst1.sdc(475): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 475
    Info (332050): set_min_delay -from [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|wr_g_ptr_reg[*]}] -to [get_registers {*altera_tse_a_fifo_34:RX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|altera_eth_tse_std_synchronizer:*|altera_std_synchronizer_nocut:*|din_s1*}] -100.000 File: F:/project_072_z/arria5_tst1.sdc Line: 475
Warning (332049): Ignored set_min_delay at arria5_tst1.sdc(475): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 475
Warning (332049): Ignored set_min_delay at arria5_tst1.sdc(476): Argument <from> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 476
    Info (332050): set_min_delay -from [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|wr_g_ptr_reg[*]}] -to [get_registers {*altera_tse_a_fifo_34:RX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|altera_eth_tse_std_synchronizer:*|altera_std_synchronizer_nocut:*|din_s1*}] -100.000 File: F:/project_072_z/arria5_tst1.sdc Line: 476
Warning (332049): Ignored set_min_delay at arria5_tst1.sdc(476): Argument <to> is an empty collection File: F:/project_072_z/arria5_tst1.sdc Line: 476
Warning (332049): Ignored set_net_delay at arria5_tst1.sdc(489): argument -to with value [get_registers {*altera_eth_tse_std_synchronizer:*|altera_std_synchronizer_nocut:*|din_s1}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 489
    Info (332050): set_net_delay -max 6.000 -from [get_pins -compatibility_mode {*|q}] -to [get_registers {*altera_eth_tse_std_synchronizer:*|altera_std_synchronizer_nocut:*|din_s1}] File: F:/project_072_z/arria5_tst1.sdc Line: 489
Warning (332174): Ignored filter at arria5_tst1.sdc(490): *altera_tse_clock_crosser:*|in_data_toggle|q could not be matched with a pin File: F:/project_072_z/arria5_tst1.sdc Line: 490
Warning (332174): Ignored filter at arria5_tst1.sdc(490): *altera_tse_clock_crosser:*|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:*|din_s1 could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 490
Warning (332049): Ignored set_net_delay at arria5_tst1.sdc(490): argument -from with value [get_pins -compatibility_mode {*altera_tse_clock_crosser:*|in_data_toggle|q}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 490
    Info (332050): set_net_delay -max 6.000 -from [get_pins -compatibility_mode {*altera_tse_clock_crosser:*|in_data_toggle|q}] -to [get_registers {*altera_tse_clock_crosser:*|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:*|din_s1}] File: F:/project_072_z/arria5_tst1.sdc Line: 490
Warning (332174): Ignored filter at arria5_tst1.sdc(491): *altera_tse_clock_crosser:*|in_data_buffer[*]|q could not be matched with a pin File: F:/project_072_z/arria5_tst1.sdc Line: 491
Warning (332174): Ignored filter at arria5_tst1.sdc(491): *altera_tse_clock_crosser:*|out_data_buffer[*] could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 491
Warning (332049): Ignored set_net_delay at arria5_tst1.sdc(491): argument -from with value [get_pins -compatibility_mode {*altera_tse_clock_crosser:*|in_data_buffer[*]|q}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 491
    Info (332050): set_net_delay -max 4.000 -from [get_pins -compatibility_mode {*altera_tse_clock_crosser:*|in_data_buffer[*]|q}] -to [get_registers {*altera_tse_clock_crosser:*|out_data_buffer[*]}] File: F:/project_072_z/arria5_tst1.sdc Line: 491
Warning (332174): Ignored filter at arria5_tst1.sdc(492): *altera_tse_clock_crosser:*|out_data_toggle_flopped|q could not be matched with a pin File: F:/project_072_z/arria5_tst1.sdc Line: 492
Warning (332174): Ignored filter at arria5_tst1.sdc(492): *altera_tse_clock_crosser:*|altera_eth_tse_std_synchronizer:out_to_in_synchronizer|altera_std_synchronizer_nocut:*|din_s1 could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 492
Warning (332049): Ignored set_net_delay at arria5_tst1.sdc(492): argument -from with value [get_pins -compatibility_mode {*altera_tse_clock_crosser:*|out_data_toggle_flopped|q}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 492
    Info (332050): set_net_delay -max 6.000 -from [get_pins -compatibility_mode {*altera_tse_clock_crosser:*|out_data_toggle_flopped|q}] -to [get_registers {*altera_tse_clock_crosser:*|altera_eth_tse_std_synchronizer:out_to_in_synchronizer|altera_std_synchronizer_nocut:*|din_s1}] File: F:/project_072_z/arria5_tst1.sdc Line: 492
Warning (332049): Ignored set_net_delay at arria5_tst1.sdc(493): argument -to with value [get_registers {*altera_tse_false_path_marker:*|data_out_reg*}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 493
    Info (332050): set_net_delay -max 6.000 -from [get_pins -compatibility_mode {*|q}] -to [get_registers {*altera_tse_false_path_marker:*|data_out_reg*}] File: F:/project_072_z/arria5_tst1.sdc Line: 493
Warning (332174): Ignored filter at arria5_tst1.sdc(494): *altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_RD|g_out[*]|q could not be matched with a pin File: F:/project_072_z/arria5_tst1.sdc Line: 494
Warning (332049): Ignored set_net_delay at arria5_tst1.sdc(494): argument -from with value [get_pins -compatibility_mode {*altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_RD|g_out[*]|q}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 494
    Info (332050): set_net_delay -max 6.000 -from [get_pins -compatibility_mode {*altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_RD|g_out[*]|q}] -to [get_registers {*altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:*|altera_std_synchronizer_nocut:*|din_s1*}] File: F:/project_072_z/arria5_tst1.sdc Line: 494
Warning (332174): Ignored filter at arria5_tst1.sdc(495): *altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_WRT|g_out[*]|q could not be matched with a pin File: F:/project_072_z/arria5_tst1.sdc Line: 495
Warning (332049): Ignored set_net_delay at arria5_tst1.sdc(495): argument -from with value [get_pins -compatibility_mode {*altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_WRT|g_out[*]|q}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 495
    Info (332050): set_net_delay -max 6.000 -from [get_pins -compatibility_mode {*altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_WRT|g_out[*]|q}] -to [get_registers {*altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:*|altera_std_synchronizer_nocut:*|din_s1*}] File: F:/project_072_z/arria5_tst1.sdc Line: 495
Warning (332174): Ignored filter at arria5_tst1.sdc(496): *altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_RD|g_out[*]|q could not be matched with a pin File: F:/project_072_z/arria5_tst1.sdc Line: 496
Warning (332049): Ignored set_net_delay at arria5_tst1.sdc(496): argument -from with value [get_pins -compatibility_mode {*altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_RD|g_out[*]|q}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 496
    Info (332050): set_net_delay -max 6.000 -from [get_pins -compatibility_mode {*altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_RD|g_out[*]|q}] -to [get_registers {*altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:*|altera_std_synchronizer_nocut:*|din_s1*}] File: F:/project_072_z/arria5_tst1.sdc Line: 496
Warning (332174): Ignored filter at arria5_tst1.sdc(497): *altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_WRT|g_out[*]|q could not be matched with a pin File: F:/project_072_z/arria5_tst1.sdc Line: 497
Warning (332049): Ignored set_net_delay at arria5_tst1.sdc(497): argument -from with value [get_pins -compatibility_mode {*altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_WRT|g_out[*]|q}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 497
    Info (332050): set_net_delay -max 6.000 -from [get_pins -compatibility_mode {*altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_WRT|g_out[*]|q}] -to [get_registers {*altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:*|altera_std_synchronizer_nocut:*|din_s1*}] File: F:/project_072_z/arria5_tst1.sdc Line: 497
Warning (332174): Ignored filter at arria5_tst1.sdc(498): *altera_tse_a_fifo_13:TX_STATUS|altera_tse_gray_cnt:U_WRT|g_out[*]|q could not be matched with a pin File: F:/project_072_z/arria5_tst1.sdc Line: 498
Warning (332049): Ignored set_net_delay at arria5_tst1.sdc(498): argument -from with value [get_pins -compatibility_mode {*altera_tse_a_fifo_13:TX_STATUS|altera_tse_gray_cnt:U_WRT|g_out[*]|q}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 498
    Info (332050): set_net_delay -max 6.000 -from [get_pins -compatibility_mode {*altera_tse_a_fifo_13:TX_STATUS|altera_tse_gray_cnt:U_WRT|g_out[*]|q}] -to [get_registers {*altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:*|altera_std_synchronizer_nocut:*|din_s1*}] File: F:/project_072_z/arria5_tst1.sdc Line: 498
Warning (332174): Ignored filter at arria5_tst1.sdc(499): *altera_tse_a_fifo_34:RX_STATUS|wr_g_ptr_reg[*]|q could not be matched with a pin File: F:/project_072_z/arria5_tst1.sdc Line: 499
Warning (332049): Ignored set_net_delay at arria5_tst1.sdc(499): argument -from with value [get_pins -compatibility_mode {*altera_tse_a_fifo_34:RX_STATUS|wr_g_ptr_reg[*]|q}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 499
    Info (332050): set_net_delay -max 6.000 -from [get_pins -compatibility_mode {*altera_tse_a_fifo_34:RX_STATUS|wr_g_ptr_reg[*]|q}] -to [get_registers {*altera_tse_a_fifo_34:RX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|altera_eth_tse_std_synchronizer:*|altera_std_synchronizer_nocut:*|din_s1*}] File: F:/project_072_z/arria5_tst1.sdc Line: 499
Warning (332174): Ignored filter at arria5_tst1.sdc(506): eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_8|in_data_buffer[*] could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 506
Warning (332174): Ignored filter at arria5_tst1.sdc(506): eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_8|in_data_toggle could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 506
Warning (332174): Ignored filter at arria5_tst1.sdc(506): eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_8|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:*|din_s1 could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 506
Warning (332174): Ignored filter at arria5_tst1.sdc(506): eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_8|out_data_buffer[*] could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 506
Warning (332049): Ignored set_max_skew at arria5_tst1.sdc(506): Argument -from with value [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_8|in_data_toggle eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_8|in_data_buffer[*]}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 506
    Info (332050): set_max_skew -from [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_8|in_data_toggle eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_8|in_data_buffer[*]}] -to [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_8|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:*|din_s1 eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_8|out_data_buffer[*]}] 7.500  File: F:/project_072_z/arria5_tst1.sdc Line: 506
Warning (332049): Ignored set_max_skew at arria5_tst1.sdc(506): Argument -to with value [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_8|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:*|din_s1 eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_8|out_data_buffer[*]}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 506
Warning (332174): Ignored filter at arria5_tst1.sdc(507): eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7|in_data_buffer[*] could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 507
Warning (332174): Ignored filter at arria5_tst1.sdc(507): eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7|in_data_toggle could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 507
Warning (332174): Ignored filter at arria5_tst1.sdc(507): eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:*|din_s1 could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 507
Warning (332174): Ignored filter at arria5_tst1.sdc(507): eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7|out_data_buffer[*] could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 507
Warning (332049): Ignored set_max_skew at arria5_tst1.sdc(507): Argument -from with value [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7|in_data_toggle eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7|in_data_buffer[*]}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 507
    Info (332050): set_max_skew -from [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7|in_data_toggle eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7|in_data_buffer[*]}] -to [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:*|din_s1 eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7|out_data_buffer[*]}] 7.500  File: F:/project_072_z/arria5_tst1.sdc Line: 507
Warning (332049): Ignored set_max_skew at arria5_tst1.sdc(507): Argument -to with value [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:*|din_s1 eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7|out_data_buffer[*]}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 507
Warning (332174): Ignored filter at arria5_tst1.sdc(508): eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6|in_data_buffer[*] could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 508
Warning (332174): Ignored filter at arria5_tst1.sdc(508): eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6|in_data_toggle could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 508
Warning (332174): Ignored filter at arria5_tst1.sdc(508): eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:*|din_s1 could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 508
Warning (332174): Ignored filter at arria5_tst1.sdc(508): eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6|out_data_buffer[*] could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 508
Warning (332049): Ignored set_max_skew at arria5_tst1.sdc(508): Argument -from with value [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6|in_data_toggle eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6|in_data_buffer[*]}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 508
    Info (332050): set_max_skew -from [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6|in_data_toggle eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6|in_data_buffer[*]}] -to [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:*|din_s1 eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6|out_data_buffer[*]}] 7.500  File: F:/project_072_z/arria5_tst1.sdc Line: 508
Warning (332049): Ignored set_max_skew at arria5_tst1.sdc(508): Argument -to with value [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:*|din_s1 eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6|out_data_buffer[*]}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 508
Warning (332174): Ignored filter at arria5_tst1.sdc(509): eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11|in_data_buffer[*] could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 509
Warning (332174): Ignored filter at arria5_tst1.sdc(509): eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11|in_data_toggle could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 509
Warning (332174): Ignored filter at arria5_tst1.sdc(509): eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:*|din_s1 could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 509
Warning (332174): Ignored filter at arria5_tst1.sdc(509): eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11|out_data_buffer[*] could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 509
Warning (332049): Ignored set_max_skew at arria5_tst1.sdc(509): Argument -from with value [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11|in_data_toggle eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11|in_data_buffer[*]}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 509
    Info (332050): set_max_skew -from [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11|in_data_toggle eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11|in_data_buffer[*]}] -to [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:*|din_s1 eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11|out_data_buffer[*]}] 7.500  File: F:/project_072_z/arria5_tst1.sdc Line: 509
Warning (332049): Ignored set_max_skew at arria5_tst1.sdc(509): Argument -to with value [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:*|din_s1 eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11|out_data_buffer[*]}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 509
Warning (332174): Ignored filter at arria5_tst1.sdc(510): eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12|in_data_buffer[*] could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 510
Warning (332174): Ignored filter at arria5_tst1.sdc(510): eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12|in_data_toggle could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 510
Warning (332174): Ignored filter at arria5_tst1.sdc(510): eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:*|din_s1 could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 510
Warning (332174): Ignored filter at arria5_tst1.sdc(510): eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12|out_data_buffer[*] could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 510
Warning (332049): Ignored set_max_skew at arria5_tst1.sdc(510): Argument -from with value [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12|in_data_toggle eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12|in_data_buffer[*]}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 510
    Info (332050): set_max_skew -from [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12|in_data_toggle eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12|in_data_buffer[*]}] -to [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:*|din_s1 eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12|out_data_buffer[*]}] 7.500  File: F:/project_072_z/arria5_tst1.sdc Line: 510
Warning (332049): Ignored set_max_skew at arria5_tst1.sdc(510): Argument -to with value [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:*|din_s1 eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12|out_data_buffer[*]}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 510
Warning (332174): Ignored filter at arria5_tst1.sdc(511): eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10|in_data_buffer[*] could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 511
Warning (332174): Ignored filter at arria5_tst1.sdc(511): eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10|in_data_toggle could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 511
Warning (332174): Ignored filter at arria5_tst1.sdc(511): eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:*|din_s1 could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 511
Warning (332174): Ignored filter at arria5_tst1.sdc(511): eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10|out_data_buffer[*] could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 511
Warning (332049): Ignored set_max_skew at arria5_tst1.sdc(511): Argument -from with value [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10|in_data_toggle eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10|in_data_buffer[*]}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 511
    Info (332050): set_max_skew -from [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10|in_data_toggle eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10|in_data_buffer[*]}] -to [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:*|din_s1 eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10|out_data_buffer[*]}] 7.500  File: F:/project_072_z/arria5_tst1.sdc Line: 511
Warning (332049): Ignored set_max_skew at arria5_tst1.sdc(511): Argument -to with value [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:*|din_s1 eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10|out_data_buffer[*]}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 511
Warning (332174): Ignored filter at arria5_tst1.sdc(512): eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_pcs_pma_phyip:i_tse_pcs_0|altera_tse_top_1000_base_x_strx_gx:altera_tse_top_1000_base_x_strx_gx_inst|altera_tse_pcs_control:U_REG|altera_tse_mdio_reg:U_REG|altera_tse_clock_crosser:i_partner_ability_clock_crosser|in_data_buffer[*] could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 512
Warning (332174): Ignored filter at arria5_tst1.sdc(512): eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_pcs_pma_phyip:i_tse_pcs_0|altera_tse_top_1000_base_x_strx_gx:altera_tse_top_1000_base_x_strx_gx_inst|altera_tse_pcs_control:U_REG|altera_tse_mdio_reg:U_REG|altera_tse_clock_crosser:i_partner_ability_clock_crosser|in_data_toggle could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 512
Warning (332174): Ignored filter at arria5_tst1.sdc(512): eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_pcs_pma_phyip:i_tse_pcs_0|altera_tse_top_1000_base_x_strx_gx:altera_tse_top_1000_base_x_strx_gx_inst|altera_tse_pcs_control:U_REG|altera_tse_mdio_reg:U_REG|altera_tse_clock_crosser:i_partner_ability_clock_crosser|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:*|din_s1 could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 512
Warning (332174): Ignored filter at arria5_tst1.sdc(512): eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_pcs_pma_phyip:i_tse_pcs_0|altera_tse_top_1000_base_x_strx_gx:altera_tse_top_1000_base_x_strx_gx_inst|altera_tse_pcs_control:U_REG|altera_tse_mdio_reg:U_REG|altera_tse_clock_crosser:i_partner_ability_clock_crosser|out_data_buffer[*] could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 512
Warning (332049): Ignored set_max_skew at arria5_tst1.sdc(512): Argument -from with value [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_pcs_pma_phyip:i_tse_pcs_0|altera_tse_top_1000_base_x_strx_gx:altera_tse_top_1000_base_x_strx_gx_inst|altera_tse_pcs_control:U_REG|altera_tse_mdio_reg:U_REG|altera_tse_clock_crosser:i_partner_ability_clock_crosser|in_data_toggle eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_pcs_pma_phyip:i_tse_pcs_0|altera_tse_top_1000_base_x_strx_gx:altera_tse_top_1000_base_x_strx_gx_inst|altera_tse_pcs_control:U_REG|altera_tse_mdio_reg:U_REG|altera_tse_clock_crosser:i_partner_ability_clock_crosser|in_data_buffer[*]}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 512
    Info (332050): set_max_skew -from [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_pcs_pma_phyip:i_tse_pcs_0|altera_tse_top_1000_base_x_strx_gx:altera_tse_top_1000_base_x_strx_gx_inst|altera_tse_pcs_control:U_REG|altera_tse_mdio_reg:U_REG|altera_tse_clock_crosser:i_partner_ability_clock_crosser|in_data_toggle eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_pcs_pma_phyip:i_tse_pcs_0|altera_tse_top_1000_base_x_strx_gx:altera_tse_top_1000_base_x_strx_gx_inst|altera_tse_pcs_control:U_REG|altera_tse_mdio_reg:U_REG|altera_tse_clock_crosser:i_partner_ability_clock_crosser|in_data_buffer[*]}] -to [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_pcs_pma_phyip:i_tse_pcs_0|altera_tse_top_1000_base_x_strx_gx:altera_tse_top_1000_base_x_strx_gx_inst|altera_tse_pcs_control:U_REG|altera_tse_mdio_reg:U_REG|altera_tse_clock_crosser:i_partner_ability_clock_crosser|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:*|din_s1 eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_pcs_pma_phyip:i_tse_pcs_0|altera_tse_top_1000_base_x_strx_gx:altera_tse_top_1000_base_x_strx_gx_inst|altera_tse_pcs_control:U_REG|altera_tse_mdio_reg:U_REG|altera_tse_clock_crosser:i_partner_ability_clock_crosser|out_data_buffer[*]}] 7.500  File: F:/project_072_z/arria5_tst1.sdc Line: 512
Warning (332049): Ignored set_max_skew at arria5_tst1.sdc(512): Argument -to with value [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_pcs_pma_phyip:i_tse_pcs_0|altera_tse_top_1000_base_x_strx_gx:altera_tse_top_1000_base_x_strx_gx_inst|altera_tse_pcs_control:U_REG|altera_tse_mdio_reg:U_REG|altera_tse_clock_crosser:i_partner_ability_clock_crosser|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:*|din_s1 eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_pcs_pma_phyip:i_tse_pcs_0|altera_tse_top_1000_base_x_strx_gx:altera_tse_top_1000_base_x_strx_gx_inst|altera_tse_pcs_control:U_REG|altera_tse_mdio_reg:U_REG|altera_tse_clock_crosser:i_partner_ability_clock_crosser|out_data_buffer[*]}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 512
Warning (332174): Ignored filter at arria5_tst1.sdc(513): eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12|in_data_buffer[*] could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 513
Warning (332174): Ignored filter at arria5_tst1.sdc(513): eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12|in_data_toggle could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 513
Warning (332174): Ignored filter at arria5_tst1.sdc(513): eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:*|din_s1 could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 513
Warning (332174): Ignored filter at arria5_tst1.sdc(513): eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12|out_data_buffer[*] could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 513
Warning (332049): Ignored set_max_skew at arria5_tst1.sdc(513): Argument -from with value [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12|in_data_toggle eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12|in_data_buffer[*]}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 513
    Info (332050): set_max_skew -from [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12|in_data_toggle eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12|in_data_buffer[*]}] -to [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:*|din_s1 eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12|out_data_buffer[*]}] 7.500  File: F:/project_072_z/arria5_tst1.sdc Line: 513
Warning (332049): Ignored set_max_skew at arria5_tst1.sdc(513): Argument -to with value [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:*|din_s1 eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12|out_data_buffer[*]}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 513
Warning (332174): Ignored filter at arria5_tst1.sdc(514): eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11|in_data_buffer[*] could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 514
Warning (332174): Ignored filter at arria5_tst1.sdc(514): eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11|in_data_toggle could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 514
Warning (332174): Ignored filter at arria5_tst1.sdc(514): eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:*|din_s1 could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 514
Warning (332174): Ignored filter at arria5_tst1.sdc(514): eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11|out_data_buffer[*] could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 514
Warning (332049): Ignored set_max_skew at arria5_tst1.sdc(514): Argument -from with value [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11|in_data_toggle eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11|in_data_buffer[*]}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 514
    Info (332050): set_max_skew -from [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11|in_data_toggle eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11|in_data_buffer[*]}] -to [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:*|din_s1 eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11|out_data_buffer[*]}] 7.500  File: F:/project_072_z/arria5_tst1.sdc Line: 514
Warning (332049): Ignored set_max_skew at arria5_tst1.sdc(514): Argument -to with value [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:*|din_s1 eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11|out_data_buffer[*]}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 514
Warning (332174): Ignored filter at arria5_tst1.sdc(515): eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6|in_data_buffer[*] could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 515
Warning (332174): Ignored filter at arria5_tst1.sdc(515): eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6|in_data_toggle could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 515
Warning (332174): Ignored filter at arria5_tst1.sdc(515): eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:*|din_s1 could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 515
Warning (332174): Ignored filter at arria5_tst1.sdc(515): eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6|out_data_buffer[*] could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 515
Warning (332049): Ignored set_max_skew at arria5_tst1.sdc(515): Argument -from with value [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6|in_data_toggle eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6|in_data_buffer[*]}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 515
    Info (332050): set_max_skew -from [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6|in_data_toggle eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6|in_data_buffer[*]}] -to [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:*|din_s1 eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6|out_data_buffer[*]}] 7.500  File: F:/project_072_z/arria5_tst1.sdc Line: 515
Warning (332049): Ignored set_max_skew at arria5_tst1.sdc(515): Argument -to with value [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:*|din_s1 eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6|out_data_buffer[*]}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 515
Warning (332174): Ignored filter at arria5_tst1.sdc(516): eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7|in_data_buffer[*] could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 516
Warning (332174): Ignored filter at arria5_tst1.sdc(516): eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7|in_data_toggle could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 516
Warning (332174): Ignored filter at arria5_tst1.sdc(516): eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:*|din_s1 could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 516
Warning (332174): Ignored filter at arria5_tst1.sdc(516): eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7|out_data_buffer[*] could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 516
Warning (332049): Ignored set_max_skew at arria5_tst1.sdc(516): Argument -from with value [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7|in_data_toggle eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7|in_data_buffer[*]}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 516
    Info (332050): set_max_skew -from [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7|in_data_toggle eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7|in_data_buffer[*]}] -to [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:*|din_s1 eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7|out_data_buffer[*]}] 7.500  File: F:/project_072_z/arria5_tst1.sdc Line: 516
Warning (332049): Ignored set_max_skew at arria5_tst1.sdc(516): Argument -to with value [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:*|din_s1 eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7|out_data_buffer[*]}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 516
Warning (332174): Ignored filter at arria5_tst1.sdc(517): eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_8|in_data_buffer[*] could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 517
Warning (332174): Ignored filter at arria5_tst1.sdc(517): eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_8|in_data_toggle could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 517
Warning (332174): Ignored filter at arria5_tst1.sdc(517): eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_8|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:*|din_s1 could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 517
Warning (332174): Ignored filter at arria5_tst1.sdc(517): eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_8|out_data_buffer[*] could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 517
Warning (332049): Ignored set_max_skew at arria5_tst1.sdc(517): Argument -from with value [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_8|in_data_toggle eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_8|in_data_buffer[*]}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 517
    Info (332050): set_max_skew -from [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_8|in_data_toggle eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_8|in_data_buffer[*]}] -to [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_8|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:*|din_s1 eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_8|out_data_buffer[*]}] 7.500  File: F:/project_072_z/arria5_tst1.sdc Line: 517
Warning (332049): Ignored set_max_skew at arria5_tst1.sdc(517): Argument -to with value [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_8|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:*|din_s1 eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_8|out_data_buffer[*]}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 517
Warning (332174): Ignored filter at arria5_tst1.sdc(518): eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10|in_data_buffer[*] could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 518
Warning (332174): Ignored filter at arria5_tst1.sdc(518): eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10|in_data_toggle could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 518
Warning (332174): Ignored filter at arria5_tst1.sdc(518): eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:*|din_s1 could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 518
Warning (332174): Ignored filter at arria5_tst1.sdc(518): eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10|out_data_buffer[*] could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 518
Warning (332049): Ignored set_max_skew at arria5_tst1.sdc(518): Argument -from with value [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10|in_data_toggle eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10|in_data_buffer[*]}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 518
    Info (332050): set_max_skew -from [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10|in_data_toggle eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10|in_data_buffer[*]}] -to [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:*|din_s1 eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10|out_data_buffer[*]}] 7.500  File: F:/project_072_z/arria5_tst1.sdc Line: 518
Warning (332049): Ignored set_max_skew at arria5_tst1.sdc(518): Argument -to with value [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:*|din_s1 eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10|out_data_buffer[*]}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 518
Warning (332174): Ignored filter at arria5_tst1.sdc(519): eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_pcs_pma_phyip:i_tse_pcs_0|altera_tse_top_1000_base_x_strx_gx:altera_tse_top_1000_base_x_strx_gx_inst|altera_tse_pcs_control:U_REG|altera_tse_mdio_reg:U_REG|altera_tse_clock_crosser:i_partner_ability_clock_crosser|in_data_buffer[*] could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 519
Warning (332174): Ignored filter at arria5_tst1.sdc(519): eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_pcs_pma_phyip:i_tse_pcs_0|altera_tse_top_1000_base_x_strx_gx:altera_tse_top_1000_base_x_strx_gx_inst|altera_tse_pcs_control:U_REG|altera_tse_mdio_reg:U_REG|altera_tse_clock_crosser:i_partner_ability_clock_crosser|in_data_toggle could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 519
Warning (332174): Ignored filter at arria5_tst1.sdc(519): eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_pcs_pma_phyip:i_tse_pcs_0|altera_tse_top_1000_base_x_strx_gx:altera_tse_top_1000_base_x_strx_gx_inst|altera_tse_pcs_control:U_REG|altera_tse_mdio_reg:U_REG|altera_tse_clock_crosser:i_partner_ability_clock_crosser|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:*|din_s1 could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 519
Warning (332174): Ignored filter at arria5_tst1.sdc(519): eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_pcs_pma_phyip:i_tse_pcs_0|altera_tse_top_1000_base_x_strx_gx:altera_tse_top_1000_base_x_strx_gx_inst|altera_tse_pcs_control:U_REG|altera_tse_mdio_reg:U_REG|altera_tse_clock_crosser:i_partner_ability_clock_crosser|out_data_buffer[*] could not be matched with a register File: F:/project_072_z/arria5_tst1.sdc Line: 519
Warning (332049): Ignored set_max_skew at arria5_tst1.sdc(519): Argument -from with value [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_pcs_pma_phyip:i_tse_pcs_0|altera_tse_top_1000_base_x_strx_gx:altera_tse_top_1000_base_x_strx_gx_inst|altera_tse_pcs_control:U_REG|altera_tse_mdio_reg:U_REG|altera_tse_clock_crosser:i_partner_ability_clock_crosser|in_data_toggle eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_pcs_pma_phyip:i_tse_pcs_0|altera_tse_top_1000_base_x_strx_gx:altera_tse_top_1000_base_x_strx_gx_inst|altera_tse_pcs_control:U_REG|altera_tse_mdio_reg:U_REG|altera_tse_clock_crosser:i_partner_ability_clock_crosser|in_data_buffer[*]}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 519
    Info (332050): set_max_skew -from [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_pcs_pma_phyip:i_tse_pcs_0|altera_tse_top_1000_base_x_strx_gx:altera_tse_top_1000_base_x_strx_gx_inst|altera_tse_pcs_control:U_REG|altera_tse_mdio_reg:U_REG|altera_tse_clock_crosser:i_partner_ability_clock_crosser|in_data_toggle eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_pcs_pma_phyip:i_tse_pcs_0|altera_tse_top_1000_base_x_strx_gx:altera_tse_top_1000_base_x_strx_gx_inst|altera_tse_pcs_control:U_REG|altera_tse_mdio_reg:U_REG|altera_tse_clock_crosser:i_partner_ability_clock_crosser|in_data_buffer[*]}] -to [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_pcs_pma_phyip:i_tse_pcs_0|altera_tse_top_1000_base_x_strx_gx:altera_tse_top_1000_base_x_strx_gx_inst|altera_tse_pcs_control:U_REG|altera_tse_mdio_reg:U_REG|altera_tse_clock_crosser:i_partner_ability_clock_crosser|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:*|din_s1 eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_pcs_pma_phyip:i_tse_pcs_0|altera_tse_top_1000_base_x_strx_gx:altera_tse_top_1000_base_x_strx_gx_inst|altera_tse_pcs_control:U_REG|altera_tse_mdio_reg:U_REG|altera_tse_clock_crosser:i_partner_ability_clock_crosser|out_data_buffer[*]}] 7.500  File: F:/project_072_z/arria5_tst1.sdc Line: 519
Warning (332049): Ignored set_max_skew at arria5_tst1.sdc(519): Argument -to with value [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_pcs_pma_phyip:i_tse_pcs_0|altera_tse_top_1000_base_x_strx_gx:altera_tse_top_1000_base_x_strx_gx_inst|altera_tse_pcs_control:U_REG|altera_tse_mdio_reg:U_REG|altera_tse_clock_crosser:i_partner_ability_clock_crosser|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:*|din_s1 eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_pcs_pma_phyip:i_tse_pcs_0|altera_tse_top_1000_base_x_strx_gx:altera_tse_top_1000_base_x_strx_gx_inst|altera_tse_pcs_control:U_REG|altera_tse_mdio_reg:U_REG|altera_tse_clock_crosser:i_partner_ability_clock_crosser|out_data_buffer[*]}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 519
Warning (332049): Ignored set_max_skew at arria5_tst1.sdc(520): Argument -from with value [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_RD|g_out[*]}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 520
    Info (332050): set_max_skew -from [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_RD|g_out[*]}] -to [get_registers {*altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:*|altera_std_synchronizer_nocut:*|din_s1*}] 7.500  File: F:/project_072_z/arria5_tst1.sdc Line: 520
Warning (332049): Ignored set_max_skew at arria5_tst1.sdc(520): Argument -to with value [get_registers {*altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:*|altera_std_synchronizer_nocut:*|din_s1*}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 520
Warning (332049): Ignored set_max_skew at arria5_tst1.sdc(521): Argument -from with value [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_RD|g_out[*]}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 521
    Info (332050): set_max_skew -from [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_RD|g_out[*]}] -to [get_registers {*altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:*|altera_std_synchronizer_nocut:*|din_s1*}] 7.500  File: F:/project_072_z/arria5_tst1.sdc Line: 521
Warning (332049): Ignored set_max_skew at arria5_tst1.sdc(521): Argument -to with value [get_registers {*altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:*|altera_std_synchronizer_nocut:*|din_s1*}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 521
Warning (332049): Ignored set_max_skew at arria5_tst1.sdc(522): Argument -from with value [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_WRT|g_out[*]}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 522
    Info (332050): set_max_skew -from [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_WRT|g_out[*]}] -to [get_registers {*altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:*|altera_std_synchronizer_nocut:*|din_s1*}] 7.500  File: F:/project_072_z/arria5_tst1.sdc Line: 522
Warning (332049): Ignored set_max_skew at arria5_tst1.sdc(522): Argument -to with value [get_registers {*altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:*|altera_std_synchronizer_nocut:*|din_s1*}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 522
Warning (332049): Ignored set_max_skew at arria5_tst1.sdc(523): Argument -from with value [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_WRT|g_out[*]}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 523
    Info (332050): set_max_skew -from [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_WRT|g_out[*]}] -to [get_registers {*altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:*|altera_std_synchronizer_nocut:*|din_s1*}] 7.500  File: F:/project_072_z/arria5_tst1.sdc Line: 523
Warning (332049): Ignored set_max_skew at arria5_tst1.sdc(523): Argument -to with value [get_registers {*altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:*|altera_std_synchronizer_nocut:*|din_s1*}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 523
Warning (332049): Ignored set_max_skew at arria5_tst1.sdc(524): Argument -from with value [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_RD|g_out[*]}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 524
    Info (332050): set_max_skew -from [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_RD|g_out[*]}] -to [get_registers {*altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:*|altera_std_synchronizer_nocut:*|din_s1*}] 7.500  File: F:/project_072_z/arria5_tst1.sdc Line: 524
Warning (332049): Ignored set_max_skew at arria5_tst1.sdc(524): Argument -to with value [get_registers {*altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:*|altera_std_synchronizer_nocut:*|din_s1*}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 524
Warning (332049): Ignored set_max_skew at arria5_tst1.sdc(525): Argument -from with value [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_RD|g_out[*]}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 525
    Info (332050): set_max_skew -from [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_RD|g_out[*]}] -to [get_registers {*altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:*|altera_std_synchronizer_nocut:*|din_s1*}] 7.500  File: F:/project_072_z/arria5_tst1.sdc Line: 525
Warning (332049): Ignored set_max_skew at arria5_tst1.sdc(525): Argument -to with value [get_registers {*altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:*|altera_std_synchronizer_nocut:*|din_s1*}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 525
Warning (332049): Ignored set_max_skew at arria5_tst1.sdc(526): Argument -from with value [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_WRT|g_out[*]}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 526
    Info (332050): set_max_skew -from [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_WRT|g_out[*]}] -to [get_registers {*altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:*|altera_std_synchronizer_nocut:*|din_s1*}] 7.500  File: F:/project_072_z/arria5_tst1.sdc Line: 526
Warning (332049): Ignored set_max_skew at arria5_tst1.sdc(526): Argument -to with value [get_registers {*altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:*|altera_std_synchronizer_nocut:*|din_s1*}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 526
Warning (332049): Ignored set_max_skew at arria5_tst1.sdc(527): Argument -from with value [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_WRT|g_out[*]}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 527
    Info (332050): set_max_skew -from [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_WRT|g_out[*]}] -to [get_registers {*altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:*|altera_std_synchronizer_nocut:*|din_s1*}] 7.500  File: F:/project_072_z/arria5_tst1.sdc Line: 527
Warning (332049): Ignored set_max_skew at arria5_tst1.sdc(527): Argument -to with value [get_registers {*altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:*|altera_std_synchronizer_nocut:*|din_s1*}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 527
Warning (332049): Ignored set_max_skew at arria5_tst1.sdc(528): Argument -from with value [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_gray_cnt:U_WRT|g_out[*]}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 528
    Info (332050): set_max_skew -from [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_gray_cnt:U_WRT|g_out[*]}] -to [get_registers {*altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:*|altera_std_synchronizer_nocut:*|din_s1*}] 7.500  File: F:/project_072_z/arria5_tst1.sdc Line: 528
Warning (332049): Ignored set_max_skew at arria5_tst1.sdc(528): Argument -to with value [get_registers {*altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:*|altera_std_synchronizer_nocut:*|din_s1*}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 528
Warning (332049): Ignored set_max_skew at arria5_tst1.sdc(529): Argument -from with value [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_gray_cnt:U_WRT|g_out[*]}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 529
    Info (332050): set_max_skew -from [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_gray_cnt:U_WRT|g_out[*]}] -to [get_registers {*altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:*|altera_std_synchronizer_nocut:*|din_s1*}] 7.500  File: F:/project_072_z/arria5_tst1.sdc Line: 529
Warning (332049): Ignored set_max_skew at arria5_tst1.sdc(529): Argument -to with value [get_registers {*altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:*|altera_std_synchronizer_nocut:*|din_s1*}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 529
Warning (332049): Ignored set_max_skew at arria5_tst1.sdc(530): Argument -from with value [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|wr_g_ptr_reg[*]}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 530
    Info (332050): set_max_skew -from [get_registers {eth_1g_top:eth1|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|wr_g_ptr_reg[*]}] -to [get_registers {*altera_tse_a_fifo_34:RX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|altera_eth_tse_std_synchronizer:*|altera_std_synchronizer_nocut:*|din_s1*}] 7.500  File: F:/project_072_z/arria5_tst1.sdc Line: 530
Warning (332049): Ignored set_max_skew at arria5_tst1.sdc(530): Argument -to with value [get_registers {*altera_tse_a_fifo_34:RX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|altera_eth_tse_std_synchronizer:*|altera_std_synchronizer_nocut:*|din_s1*}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 530
Warning (332049): Ignored set_max_skew at arria5_tst1.sdc(531): Argument -from with value [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|wr_g_ptr_reg[*]}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 531
    Info (332050): set_max_skew -from [get_registers {eth_1g_top:eth2|eth1_0002:eth_full1_inst|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|wr_g_ptr_reg[*]}] -to [get_registers {*altera_tse_a_fifo_34:RX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|altera_eth_tse_std_synchronizer:*|altera_std_synchronizer_nocut:*|din_s1*}] 7.500  File: F:/project_072_z/arria5_tst1.sdc Line: 531
Warning (332049): Ignored set_max_skew at arria5_tst1.sdc(531): Argument -to with value [get_registers {*altera_tse_a_fifo_34:RX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|altera_eth_tse_std_synchronizer:*|altera_std_synchronizer_nocut:*|din_s1*}] contains zero elements File: F:/project_072_z/arria5_tst1.sdc Line: 531
Critical Warning (332012): Synopsys Design Constraints File file not found: 'SDC1.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332104): Reading SDC File: 'phy_reconfig/av_xcvr_reconfig.sdc'
Warning (332174): Ignored filter at av_xcvr_reconfig.sdc(42): *|basic|a5|reg_init[0]|clk could not be matched with a pin File: F:/project_072_z/phy_reconfig/av_xcvr_reconfig.sdc Line: 42
Info (332104): Reading SDC File: 'phy_reconfig/altera_reset_controller.sdc'
Critical Warning (332012): Synopsys Design Constraints File file not found: 'arria_5_072.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332104): Reading SDC File: 'reconfig_phy1/av_xcvr_reconfig.sdc'
Info (332104): Reading SDC File: 'reconfig_phy1/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'eth1/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'eth1/altera_eth_tse_pcs_pma_phyip.sdc'
Warning (332049): Ignored set_net_delay at altera_eth_tse_pcs_pma_phyip.sdc(27): argument -to with value [get_registers {*altera_eth_tse_std_synchronizer:*|altera_std_synchronizer_nocut:*|din_s1}] contains zero elements File: F:/project_072_z/eth1/altera_eth_tse_pcs_pma_phyip.sdc Line: 27
    Info (332050): set_net_delay -from [get_pins -compatibility_mode ${from_reg}|q] -to [get_registers ${to_reg}] -max $max_net_delay File: F:/project_072_z/eth1/altera_eth_tse_pcs_pma_phyip.sdc Line: 27
Warning (332049): Ignored set_max_delay at altera_eth_tse_pcs_pma_phyip.sdc(34): Argument <to> is an empty collection File: F:/project_072_z/eth1/altera_eth_tse_pcs_pma_phyip.sdc Line: 34
    Info (332050): set_max_delay -from [get_registers ${from_reg}] -to [get_registers ${to_reg}] 8ns File: F:/project_072_z/eth1/altera_eth_tse_pcs_pma_phyip.sdc Line: 34
Warning (332049): Ignored set_min_delay at altera_eth_tse_pcs_pma_phyip.sdc(35): Argument <to> is an empty collection File: F:/project_072_z/eth1/altera_eth_tse_pcs_pma_phyip.sdc Line: 35
    Info (332050): set_min_delay -from [get_registers ${from_reg}] -to [get_registers ${to_reg}] -100ns File: F:/project_072_z/eth1/altera_eth_tse_pcs_pma_phyip.sdc Line: 35
Warning (332049): Ignored set_net_delay at altera_eth_tse_pcs_pma_phyip.sdc(105): argument -from with value [get_pins -compatibility_mode {*altera_tse_clock_crosser:*|in_data_toggle|q}] contains zero elements File: F:/project_072_z/eth1/altera_eth_tse_pcs_pma_phyip.sdc Line: 105
    Info (332050): set_net_delay -from [get_pins -compatibility_mode *${module_name}:*|${from_reg1}|q]    -to [get_registers *${module_name}:*|${to_reg1}] -max $max_delay1 File: F:/project_072_z/eth1/altera_eth_tse_pcs_pma_phyip.sdc Line: 105
Warning (332049): Ignored set_net_delay at altera_eth_tse_pcs_pma_phyip.sdc(106): argument -from with value [get_pins -compatibility_mode {*altera_tse_clock_crosser:*|in_data_buffer[*]|q}] contains zero elements File: F:/project_072_z/eth1/altera_eth_tse_pcs_pma_phyip.sdc Line: 106
    Info (332050): set_net_delay -from [get_pins -compatibility_mode *${module_name}:*|${from_reg2}[*]|q] -to [get_registers *${module_name}:*|${to_reg2}[*]] -max $max_delay2 File: F:/project_072_z/eth1/altera_eth_tse_pcs_pma_phyip.sdc Line: 106
Warning (332049): Ignored set_net_delay at altera_eth_tse_pcs_pma_phyip.sdc(107): argument -from with value [get_pins -compatibility_mode {*altera_tse_clock_crosser:*|out_data_toggle_flopped|q}] contains zero elements File: F:/project_072_z/eth1/altera_eth_tse_pcs_pma_phyip.sdc Line: 107
    Info (332050): set_net_delay -from [get_pins -compatibility_mode *${module_name}:*|${from_reg3}|q]    -to [get_registers *${module_name}:*|${to_reg3}] -max $max_delay3 File: F:/project_072_z/eth1/altera_eth_tse_pcs_pma_phyip.sdc Line: 107
Warning (332174): Ignored filter at altera_eth_tse_pcs_pma_phyip.sdc(149): *altera_tse_clock_crosser:*|in_data_toggle could not be matched with a register File: F:/project_072_z/eth1/altera_eth_tse_pcs_pma_phyip.sdc Line: 149
Warning (332049): Ignored set_max_delay at altera_eth_tse_pcs_pma_phyip.sdc(149): Argument <from> is an empty collection File: F:/project_072_z/eth1/altera_eth_tse_pcs_pma_phyip.sdc Line: 149
    Info (332050): set_max_delay -from [get_registers *${module_name}:*|${from_reg1}]    -to [get_registers *${module_name}:*|${to_reg1}] 8ns File: F:/project_072_z/eth1/altera_eth_tse_pcs_pma_phyip.sdc Line: 149
Warning (332049): Ignored set_max_delay at altera_eth_tse_pcs_pma_phyip.sdc(149): Argument <to> is an empty collection File: F:/project_072_z/eth1/altera_eth_tse_pcs_pma_phyip.sdc Line: 149
Warning (332049): Ignored set_min_delay at altera_eth_tse_pcs_pma_phyip.sdc(150): Argument <from> is an empty collection File: F:/project_072_z/eth1/altera_eth_tse_pcs_pma_phyip.sdc Line: 150
    Info (332050): set_min_delay -from [get_registers *${module_name}:*|${from_reg1}]    -to [get_registers *${module_name}:*|${to_reg1}] -100ns File: F:/project_072_z/eth1/altera_eth_tse_pcs_pma_phyip.sdc Line: 150
Warning (332049): Ignored set_min_delay at altera_eth_tse_pcs_pma_phyip.sdc(150): Argument <to> is an empty collection File: F:/project_072_z/eth1/altera_eth_tse_pcs_pma_phyip.sdc Line: 150
Warning (332174): Ignored filter at altera_eth_tse_pcs_pma_phyip.sdc(152): *altera_tse_clock_crosser:*|in_data_buffer[*] could not be matched with a register File: F:/project_072_z/eth1/altera_eth_tse_pcs_pma_phyip.sdc Line: 152
Warning (332049): Ignored set_max_delay at altera_eth_tse_pcs_pma_phyip.sdc(152): Argument <from> is an empty collection File: F:/project_072_z/eth1/altera_eth_tse_pcs_pma_phyip.sdc Line: 152
    Info (332050): set_max_delay -from [get_registers *${module_name}:*|${from_reg2}[*]] -to [get_registers *${module_name}:*|${to_reg2}[*]] 8ns File: F:/project_072_z/eth1/altera_eth_tse_pcs_pma_phyip.sdc Line: 152
Warning (332049): Ignored set_max_delay at altera_eth_tse_pcs_pma_phyip.sdc(152): Argument <to> is an empty collection File: F:/project_072_z/eth1/altera_eth_tse_pcs_pma_phyip.sdc Line: 152
Warning (332049): Ignored set_min_delay at altera_eth_tse_pcs_pma_phyip.sdc(153): Argument <from> is an empty collection File: F:/project_072_z/eth1/altera_eth_tse_pcs_pma_phyip.sdc Line: 153
    Info (332050): set_min_delay -from [get_registers *${module_name}:*|${from_reg2}[*]] -to [get_registers *${module_name}:*|${to_reg2}[*]] -100ns File: F:/project_072_z/eth1/altera_eth_tse_pcs_pma_phyip.sdc Line: 153
Warning (332049): Ignored set_min_delay at altera_eth_tse_pcs_pma_phyip.sdc(153): Argument <to> is an empty collection File: F:/project_072_z/eth1/altera_eth_tse_pcs_pma_phyip.sdc Line: 153
Warning (332174): Ignored filter at altera_eth_tse_pcs_pma_phyip.sdc(155): *altera_tse_clock_crosser:*|out_data_toggle_flopped could not be matched with a register File: F:/project_072_z/eth1/altera_eth_tse_pcs_pma_phyip.sdc Line: 155
Warning (332049): Ignored set_max_delay at altera_eth_tse_pcs_pma_phyip.sdc(155): Argument <from> is an empty collection File: F:/project_072_z/eth1/altera_eth_tse_pcs_pma_phyip.sdc Line: 155
    Info (332050): set_max_delay -from [get_registers *${module_name}:*|${from_reg3}]    -to [get_registers *${module_name}:*|${to_reg3}] 8ns File: F:/project_072_z/eth1/altera_eth_tse_pcs_pma_phyip.sdc Line: 155
Warning (332049): Ignored set_max_delay at altera_eth_tse_pcs_pma_phyip.sdc(155): Argument <to> is an empty collection File: F:/project_072_z/eth1/altera_eth_tse_pcs_pma_phyip.sdc Line: 155
Warning (332049): Ignored set_min_delay at altera_eth_tse_pcs_pma_phyip.sdc(156): Argument <from> is an empty collection File: F:/project_072_z/eth1/altera_eth_tse_pcs_pma_phyip.sdc Line: 156
    Info (332050): set_min_delay -from [get_registers *${module_name}:*|${from_reg3}]    -to [get_registers *${module_name}:*|${to_reg3}] -100ns File: F:/project_072_z/eth1/altera_eth_tse_pcs_pma_phyip.sdc Line: 156
Warning (332049): Ignored set_min_delay at altera_eth_tse_pcs_pma_phyip.sdc(156): Argument <to> is an empty collection File: F:/project_072_z/eth1/altera_eth_tse_pcs_pma_phyip.sdc Line: 156
Warning (332049): Ignored set_net_delay at altera_eth_tse_pcs_pma_phyip.sdc(27): argument -to with value [get_registers {*altera_tse_false_path_marker:*|data_out_reg*}] contains zero elements File: F:/project_072_z/eth1/altera_eth_tse_pcs_pma_phyip.sdc Line: 27
    Info (332050): set_net_delay -from [get_pins -compatibility_mode ${from_reg}|q] -to [get_registers ${to_reg}] -max $max_net_delay File: F:/project_072_z/eth1/altera_eth_tse_pcs_pma_phyip.sdc Line: 27
Warning (332049): Ignored set_max_delay at altera_eth_tse_pcs_pma_phyip.sdc(34): Argument <to> is an empty collection File: F:/project_072_z/eth1/altera_eth_tse_pcs_pma_phyip.sdc Line: 34
    Info (332050): set_max_delay -from [get_registers ${from_reg}] -to [get_registers ${to_reg}] 8ns File: F:/project_072_z/eth1/altera_eth_tse_pcs_pma_phyip.sdc Line: 34
Warning (332049): Ignored set_min_delay at altera_eth_tse_pcs_pma_phyip.sdc(35): Argument <to> is an empty collection File: F:/project_072_z/eth1/altera_eth_tse_pcs_pma_phyip.sdc Line: 35
    Info (332050): set_min_delay -from [get_registers ${from_reg}] -to [get_registers ${to_reg}] -100ns File: F:/project_072_z/eth1/altera_eth_tse_pcs_pma_phyip.sdc Line: 35
Info (332104): Reading SDC File: 'eth1/altera_eth_tse_mac.sdc'
Warning (332049): Ignored set_net_delay at altera_eth_tse_mac.sdc(30): argument -to with value [get_registers {*altera_eth_tse_std_synchronizer:*|altera_std_synchronizer_nocut:*|din_s1}] contains zero elements File: F:/project_072_z/eth1/altera_eth_tse_mac.sdc Line: 30
    Info (332050): set_net_delay -from [get_pins -compatibility_mode ${from_reg}|q] -to [get_registers ${to_reg}] -max $max_net_delay File: F:/project_072_z/eth1/altera_eth_tse_mac.sdc Line: 30
Warning (332049): Ignored set_max_delay at altera_eth_tse_mac.sdc(37): Argument <to> is an empty collection File: F:/project_072_z/eth1/altera_eth_tse_mac.sdc Line: 37
    Info (332050): set_max_delay -from [get_registers ${from_reg}] -to [get_registers ${to_reg}] 8ns File: F:/project_072_z/eth1/altera_eth_tse_mac.sdc Line: 37
Warning (332049): Ignored set_min_delay at altera_eth_tse_mac.sdc(38): Argument <to> is an empty collection File: F:/project_072_z/eth1/altera_eth_tse_mac.sdc Line: 38
    Info (332050): set_min_delay -from [get_registers ${from_reg}] -to [get_registers ${to_reg}] -100ns File: F:/project_072_z/eth1/altera_eth_tse_mac.sdc Line: 38
Warning (332049): Ignored set_false_path at altera_eth_tse_mac.sdc(178): Argument <from> is an empty collection File: F:/project_072_z/eth1/altera_eth_tse_mac.sdc Line: 178
    Info (332050): set_false_path -from [get_registers {*|altera_tse_register_map:U_REG|command_config[9]}] -to [get_registers {*|altera_tse_mac_tx:U_TX|*}] File: F:/project_072_z/eth1/altera_eth_tse_mac.sdc Line: 178
Warning (332049): Ignored set_false_path at altera_eth_tse_mac.sdc(178): Argument <to> is an empty collection File: F:/project_072_z/eth1/altera_eth_tse_mac.sdc Line: 178
Warning (332049): Ignored set_false_path at altera_eth_tse_mac.sdc(179): Argument <from> is an empty collection File: F:/project_072_z/eth1/altera_eth_tse_mac.sdc Line: 179
    Info (332050): set_false_path -from [get_registers {*|altera_tse_register_map:U_REG|mac_0[*]}] -to [get_registers {*|altera_tse_mac_tx:U_TX|*}] File: F:/project_072_z/eth1/altera_eth_tse_mac.sdc Line: 179
Warning (332049): Ignored set_false_path at altera_eth_tse_mac.sdc(179): Argument <to> is an empty collection File: F:/project_072_z/eth1/altera_eth_tse_mac.sdc Line: 179
Warning (332049): Ignored set_false_path at altera_eth_tse_mac.sdc(180): Argument <from> is an empty collection File: F:/project_072_z/eth1/altera_eth_tse_mac.sdc Line: 180
    Info (332050): set_false_path -from [get_registers {*|altera_tse_register_map:U_REG|mac_1[*]}] -to [get_registers {*|altera_tse_mac_tx:U_TX|*}] File: F:/project_072_z/eth1/altera_eth_tse_mac.sdc Line: 180
Warning (332049): Ignored set_false_path at altera_eth_tse_mac.sdc(180): Argument <to> is an empty collection File: F:/project_072_z/eth1/altera_eth_tse_mac.sdc Line: 180
Warning (332049): Ignored set_false_path at altera_eth_tse_mac.sdc(182): Argument <from> is an empty collection File: F:/project_072_z/eth1/altera_eth_tse_mac.sdc Line: 182
    Info (332050): set_false_path -from [get_registers {*|altera_tse_register_map:U_REG|mac_0[*]}] -to [get_registers {*|altera_tse_mac_rx:U_RX|*}] File: F:/project_072_z/eth1/altera_eth_tse_mac.sdc Line: 182
Warning (332049): Ignored set_false_path at altera_eth_tse_mac.sdc(182): Argument <to> is an empty collection File: F:/project_072_z/eth1/altera_eth_tse_mac.sdc Line: 182
Warning (332049): Ignored set_false_path at altera_eth_tse_mac.sdc(183): Argument <from> is an empty collection File: F:/project_072_z/eth1/altera_eth_tse_mac.sdc Line: 183
    Info (332050): set_false_path -from [get_registers {*|altera_tse_register_map:U_REG|mac_1[*]}] -to [get_registers {*|altera_tse_mac_rx:U_RX|*}] File: F:/project_072_z/eth1/altera_eth_tse_mac.sdc Line: 183
Warning (332049): Ignored set_false_path at altera_eth_tse_mac.sdc(183): Argument <to> is an empty collection File: F:/project_072_z/eth1/altera_eth_tse_mac.sdc Line: 183
Warning (332049): Ignored set_false_path at altera_eth_tse_mac.sdc(184): Argument <from> is an empty collection File: F:/project_072_z/eth1/altera_eth_tse_mac.sdc Line: 184
    Info (332050): set_false_path -from [get_registers {*|altera_tse_register_map:U_REG|frm_length[*]}] -to [get_registers {*|altera_tse_mac_rx:U_RX|*}] File: F:/project_072_z/eth1/altera_eth_tse_mac.sdc Line: 184
Warning (332049): Ignored set_false_path at altera_eth_tse_mac.sdc(184): Argument <to> is an empty collection File: F:/project_072_z/eth1/altera_eth_tse_mac.sdc Line: 184
Warning (332049): Ignored set_net_delay at altera_eth_tse_mac.sdc(53): argument -from with value [get_pins -compatibility_mode {*altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_RD|g_out[*]|q}] contains zero elements File: F:/project_072_z/eth1/altera_eth_tse_mac.sdc Line: 53
    Info (332050): set_net_delay -from [get_pins -compatibility_mode *${from_path}|${from_reg}[*]|q] -to [get_registers *${to_path}|${to_reg}*] -max $max_net_delay File: F:/project_072_z/eth1/altera_eth_tse_mac.sdc Line: 53
Warning (332174): Ignored filter at altera_eth_tse_mac.sdc(83): *altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_RD|g_out[*] could not be matched with a register File: F:/project_072_z/eth1/altera_eth_tse_mac.sdc Line: 83
Warning (332049): Ignored set_max_delay at altera_eth_tse_mac.sdc(83): Argument <from> is an empty collection File: F:/project_072_z/eth1/altera_eth_tse_mac.sdc Line: 83
    Info (332050): set_max_delay -from [get_registers *${from_path}|${from_reg}[*]] -to [get_registers *${to_path}|${to_reg}*] 8ns File: F:/project_072_z/eth1/altera_eth_tse_mac.sdc Line: 83
Warning (332049): Ignored set_max_delay at altera_eth_tse_mac.sdc(83): Argument <to> is an empty collection File: F:/project_072_z/eth1/altera_eth_tse_mac.sdc Line: 83
Warning (332049): Ignored set_min_delay at altera_eth_tse_mac.sdc(84): Argument <from> is an empty collection File: F:/project_072_z/eth1/altera_eth_tse_mac.sdc Line: 84
    Info (332050): set_min_delay -from [get_registers *${from_path}|${from_reg}[*]] -to [get_registers *${to_path}|${to_reg}*] -100ns File: F:/project_072_z/eth1/altera_eth_tse_mac.sdc Line: 84
Warning (332049): Ignored set_min_delay at altera_eth_tse_mac.sdc(84): Argument <to> is an empty collection File: F:/project_072_z/eth1/altera_eth_tse_mac.sdc Line: 84
Warning (332049): Ignored set_net_delay at altera_eth_tse_mac.sdc(53): argument -from with value [get_pins -compatibility_mode {*altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_WRT|g_out[*]|q}] contains zero elements File: F:/project_072_z/eth1/altera_eth_tse_mac.sdc Line: 53
    Info (332050): set_net_delay -from [get_pins -compatibility_mode *${from_path}|${from_reg}[*]|q] -to [get_registers *${to_path}|${to_reg}*] -max $max_net_delay File: F:/project_072_z/eth1/altera_eth_tse_mac.sdc Line: 53
Warning (332174): Ignored filter at altera_eth_tse_mac.sdc(83): *altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_WRT|g_out[*] could not be matched with a register File: F:/project_072_z/eth1/altera_eth_tse_mac.sdc Line: 83
Warning (332049): Ignored set_max_delay at altera_eth_tse_mac.sdc(83): Argument <from> is an empty collection File: F:/project_072_z/eth1/altera_eth_tse_mac.sdc Line: 83
    Info (332050): set_max_delay -from [get_registers *${from_path}|${from_reg}[*]] -to [get_registers *${to_path}|${to_reg}*] 8ns File: F:/project_072_z/eth1/altera_eth_tse_mac.sdc Line: 83
Warning (332049): Ignored set_max_delay at altera_eth_tse_mac.sdc(83): Argument <to> is an empty collection File: F:/project_072_z/eth1/altera_eth_tse_mac.sdc Line: 83
Warning (332049): Ignored set_min_delay at altera_eth_tse_mac.sdc(84): Argument <from> is an empty collection File: F:/project_072_z/eth1/altera_eth_tse_mac.sdc Line: 84
    Info (332050): set_min_delay -from [get_registers *${from_path}|${from_reg}[*]] -to [get_registers *${to_path}|${to_reg}*] -100ns File: F:/project_072_z/eth1/altera_eth_tse_mac.sdc Line: 84
Warning (332049): Ignored set_min_delay at altera_eth_tse_mac.sdc(84): Argument <to> is an empty collection File: F:/project_072_z/eth1/altera_eth_tse_mac.sdc Line: 84
Warning (332049): Ignored set_net_delay at altera_eth_tse_mac.sdc(53): argument -from with value [get_pins -compatibility_mode {*altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_RD|g_out[*]|q}] contains zero elements File: F:/project_072_z/eth1/altera_eth_tse_mac.sdc Line: 53
    Info (332050): set_net_delay -from [get_pins -compatibility_mode *${from_path}|${from_reg}[*]|q] -to [get_registers *${to_path}|${to_reg}*] -max $max_net_delay File: F:/project_072_z/eth1/altera_eth_tse_mac.sdc Line: 53
Warning (332174): Ignored filter at altera_eth_tse_mac.sdc(83): *altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_RD|g_out[*] could not be matched with a register File: F:/project_072_z/eth1/altera_eth_tse_mac.sdc Line: 83
Warning (332049): Ignored set_max_delay at altera_eth_tse_mac.sdc(83): Argument <from> is an empty collection File: F:/project_072_z/eth1/altera_eth_tse_mac.sdc Line: 83
    Info (332050): set_max_delay -from [get_registers *${from_path}|${from_reg}[*]] -to [get_registers *${to_path}|${to_reg}*] 8ns File: F:/project_072_z/eth1/altera_eth_tse_mac.sdc Line: 83
Warning (332049): Ignored set_max_delay at altera_eth_tse_mac.sdc(83): Argument <to> is an empty collection File: F:/project_072_z/eth1/altera_eth_tse_mac.sdc Line: 83
Warning (332049): Ignored set_min_delay at altera_eth_tse_mac.sdc(84): Argument <from> is an empty collection File: F:/project_072_z/eth1/altera_eth_tse_mac.sdc Line: 84
    Info (332050): set_min_delay -from [get_registers *${from_path}|${from_reg}[*]] -to [get_registers *${to_path}|${to_reg}*] -100ns File: F:/project_072_z/eth1/altera_eth_tse_mac.sdc Line: 84
Warning (332049): Ignored set_min_delay at altera_eth_tse_mac.sdc(84): Argument <to> is an empty collection File: F:/project_072_z/eth1/altera_eth_tse_mac.sdc Line: 84
Warning (332049): Ignored set_net_delay at altera_eth_tse_mac.sdc(53): argument -from with value [get_pins -compatibility_mode {*altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_WRT|g_out[*]|q}] contains zero elements File: F:/project_072_z/eth1/altera_eth_tse_mac.sdc Line: 53
    Info (332050): set_net_delay -from [get_pins -compatibility_mode *${from_path}|${from_reg}[*]|q] -to [get_registers *${to_path}|${to_reg}*] -max $max_net_delay File: F:/project_072_z/eth1/altera_eth_tse_mac.sdc Line: 53
Warning (332174): Ignored filter at altera_eth_tse_mac.sdc(83): *altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_WRT|g_out[*] could not be matched with a register File: F:/project_072_z/eth1/altera_eth_tse_mac.sdc Line: 83
Warning (332049): Ignored set_max_delay at altera_eth_tse_mac.sdc(83): Argument <from> is an empty collection File: F:/project_072_z/eth1/altera_eth_tse_mac.sdc Line: 83
    Info (332050): set_max_delay -from [get_registers *${from_path}|${from_reg}[*]] -to [get_registers *${to_path}|${to_reg}*] 8ns File: F:/project_072_z/eth1/altera_eth_tse_mac.sdc Line: 83
Warning (332049): Ignored set_max_delay at altera_eth_tse_mac.sdc(83): Argument <to> is an empty collection File: F:/project_072_z/eth1/altera_eth_tse_mac.sdc Line: 83
Warning (332049): Ignored set_min_delay at altera_eth_tse_mac.sdc(84): Argument <from> is an empty collection File: F:/project_072_z/eth1/altera_eth_tse_mac.sdc Line: 84
    Info (332050): set_min_delay -from [get_registers *${from_path}|${from_reg}[*]] -to [get_registers *${to_path}|${to_reg}*] -100ns File: F:/project_072_z/eth1/altera_eth_tse_mac.sdc Line: 84
Warning (332049): Ignored set_min_delay at altera_eth_tse_mac.sdc(84): Argument <to> is an empty collection File: F:/project_072_z/eth1/altera_eth_tse_mac.sdc Line: 84
Warning (332049): Ignored set_net_delay at altera_eth_tse_mac.sdc(53): argument -from with value [get_pins -compatibility_mode {*altera_tse_a_fifo_13:TX_STATUS|altera_tse_gray_cnt:U_WRT|g_out[*]|q}] contains zero elements File: F:/project_072_z/eth1/altera_eth_tse_mac.sdc Line: 53
    Info (332050): set_net_delay -from [get_pins -compatibility_mode *${from_path}|${from_reg}[*]|q] -to [get_registers *${to_path}|${to_reg}*] -max $max_net_delay File: F:/project_072_z/eth1/altera_eth_tse_mac.sdc Line: 53
Warning (332174): Ignored filter at altera_eth_tse_mac.sdc(83): *altera_tse_a_fifo_13:TX_STATUS|altera_tse_gray_cnt:U_WRT|g_out[*] could not be matched with a register File: F:/project_072_z/eth1/altera_eth_tse_mac.sdc Line: 83
Warning (332049): Ignored set_max_delay at altera_eth_tse_mac.sdc(83): Argument <from> is an empty collection File: F:/project_072_z/eth1/altera_eth_tse_mac.sdc Line: 83
    Info (332050): set_max_delay -from [get_registers *${from_path}|${from_reg}[*]] -to [get_registers *${to_path}|${to_reg}*] 8ns File: F:/project_072_z/eth1/altera_eth_tse_mac.sdc Line: 83
Warning (332049): Ignored set_max_delay at altera_eth_tse_mac.sdc(83): Argument <to> is an empty collection File: F:/project_072_z/eth1/altera_eth_tse_mac.sdc Line: 83
Warning (332049): Ignored set_min_delay at altera_eth_tse_mac.sdc(84): Argument <from> is an empty collection File: F:/project_072_z/eth1/altera_eth_tse_mac.sdc Line: 84
    Info (332050): set_min_delay -from [get_registers *${from_path}|${from_reg}[*]] -to [get_registers *${to_path}|${to_reg}*] -100ns File: F:/project_072_z/eth1/altera_eth_tse_mac.sdc Line: 84
Warning (332049): Ignored set_min_delay at altera_eth_tse_mac.sdc(84): Argument <to> is an empty collection File: F:/project_072_z/eth1/altera_eth_tse_mac.sdc Line: 84
Warning (332049): Ignored set_net_delay at altera_eth_tse_mac.sdc(53): argument -from with value [get_pins -compatibility_mode {*altera_tse_a_fifo_34:RX_STATUS|wr_g_ptr_reg[*]|q}] contains zero elements File: F:/project_072_z/eth1/altera_eth_tse_mac.sdc Line: 53
    Info (332050): set_net_delay -from [get_pins -compatibility_mode *${from_path}|${from_reg}[*]|q] -to [get_registers *${to_path}|${to_reg}*] -max $max_net_delay File: F:/project_072_z/eth1/altera_eth_tse_mac.sdc Line: 53
Warning (332174): Ignored filter at altera_eth_tse_mac.sdc(83): *altera_tse_a_fifo_34:RX_STATUS|wr_g_ptr_reg[*] could not be matched with a register File: F:/project_072_z/eth1/altera_eth_tse_mac.sdc Line: 83
Warning (332049): Ignored set_max_delay at altera_eth_tse_mac.sdc(83): Argument <from> is an empty collection File: F:/project_072_z/eth1/altera_eth_tse_mac.sdc Line: 83
    Info (332050): set_max_delay -from [get_registers *${from_path}|${from_reg}[*]] -to [get_registers *${to_path}|${to_reg}*] 8ns File: F:/project_072_z/eth1/altera_eth_tse_mac.sdc Line: 83
Warning (332049): Ignored set_max_delay at altera_eth_tse_mac.sdc(83): Argument <to> is an empty collection File: F:/project_072_z/eth1/altera_eth_tse_mac.sdc Line: 83
Warning (332049): Ignored set_min_delay at altera_eth_tse_mac.sdc(84): Argument <from> is an empty collection File: F:/project_072_z/eth1/altera_eth_tse_mac.sdc Line: 84
    Info (332050): set_min_delay -from [get_registers *${from_path}|${from_reg}[*]] -to [get_registers *${to_path}|${to_reg}*] -100ns File: F:/project_072_z/eth1/altera_eth_tse_mac.sdc Line: 84
Warning (332049): Ignored set_min_delay at altera_eth_tse_mac.sdc(84): Argument <to> is an empty collection File: F:/project_072_z/eth1/altera_eth_tse_mac.sdc Line: 84
Warning (332087): The master clock for this clock assignment could not be derived.  Clock: adc2_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[3].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_rx_pma|rx_pmas[0].rx_pma.cdr_refclk_mux0|clkout was not created.
    Warning (332034): Specified master clock: pll240_120_ADC1|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk not found on or feeding the specified source node: adc2_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[3].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_rx_pma|rx_pmas[0].rx_pma.cdr_refclk_mux0|ffplloutbot
Warning (332087): The master clock for this clock assignment could not be derived.  Clock: adc2_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[2].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_rx_pma|rx_pmas[0].rx_pma.cdr_refclk_mux0|clkout was not created.
    Warning (332034): Specified master clock: pll240_120_ADC1|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk not found on or feeding the specified source node: adc2_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[2].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_rx_pma|rx_pmas[0].rx_pma.cdr_refclk_mux0|ffplloutbot
Warning (332087): The master clock for this clock assignment could not be derived.  Clock: adc2_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_rx_pma|rx_pmas[0].rx_pma.cdr_refclk_mux0|clkout was not created.
    Warning (332034): Specified master clock: pll240_120_ADC1|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk not found on or feeding the specified source node: adc2_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_rx_pma|rx_pmas[0].rx_pma.cdr_refclk_mux0|ffplloutbot
Warning (332087): The master clock for this clock assignment could not be derived.  Clock: adc2_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_rx_pma|rx_pmas[0].rx_pma.cdr_refclk_mux0|clkout was not created.
    Warning (332034): Specified master clock: pll240_120_ADC1|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk not found on or feeding the specified source node: adc2_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_rx_pma|rx_pmas[0].rx_pma.cdr_refclk_mux0|ffplloutbot
Warning (332087): The master clock for this clock assignment could not be derived.  Clock: adc1_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[3].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_rx_pma|rx_pmas[0].rx_pma.cdr_refclk_mux0|clkout was not created.
    Warning (332034): Specified master clock: pll240_120_ADC1|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk not found on or feeding the specified source node: adc1_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[3].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_rx_pma|rx_pmas[0].rx_pma.cdr_refclk_mux0|ffplloutbot
Warning (332087): The master clock for this clock assignment could not be derived.  Clock: adc1_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[2].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_rx_pma|rx_pmas[0].rx_pma.cdr_refclk_mux0|clkout was not created.
    Warning (332034): Specified master clock: pll240_120_ADC1|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk not found on or feeding the specified source node: adc1_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[2].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_rx_pma|rx_pmas[0].rx_pma.cdr_refclk_mux0|ffplloutbot
Warning (332087): The master clock for this clock assignment could not be derived.  Clock: adc1_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_rx_pma|rx_pmas[0].rx_pma.cdr_refclk_mux0|clkout was not created.
    Warning (332034): Specified master clock: pll240_120_ADC1|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk not found on or feeding the specified source node: adc1_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_rx_pma|rx_pmas[0].rx_pma.cdr_refclk_mux0|ffplloutbot
Warning (332087): The master clock for this clock assignment could not be derived.  Clock: adc1_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_rx_pma|rx_pmas[0].rx_pma.cdr_refclk_mux0|clkout was not created.
    Warning (332034): Specified master clock: pll240_120_ADC1|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk not found on or feeding the specified source node: adc1_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_rx_pma|rx_pmas[0].rx_pma.cdr_refclk_mux0|ffplloutbot
Warning (332087): The master clock for this clock assignment could not be derived.  Clock: dac2|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk was not created.
    Warning (332034): Specified master clock: dac2|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|lfclkp not found on or feeding the specified source node: dac2|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_tx_pcs_pma_interface|wys|clockoutto8gpcs
Warning (332087): The master clock for this clock assignment could not be derived.  Clock: dac2|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk was not created.
    Warning (332034): Specified master clock: dac2|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|lfclkp not found on or feeding the specified source node: dac2|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_tx_pcs_pma_interface|wys|clockoutto8gpcs
Warning (332060): Node: SPI4_SCK_MK was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register DMA_SPI:spi1|REG_SPI[196] is being clocked by SPI4_SCK_MK
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): From: adc1_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_rx_pcs|wys|pldrxclk  to: custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_rx_pcs_rbc:inst_av_hssi_8g_rx_pcs|wys~BURIED_SYNC_DATA19
    Info (332098): From: adc1_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_rx_pcs|wys|rcvdclkpma  to: custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_rx_pcs_rbc:inst_av_hssi_8g_rx_pcs|wys~BURIED_SYNC_DATA360
    Info (332098): Cell: adc1_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_rx_pld_pcs_interface|wys  from: pld8gpldrxclk  to: pcs8gpldrxclk
    Info (332098): From: adc1_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_rx_pma|rx_pmas[0].rx_pma.rx_pma_deser|clk90b  to: custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pma:inst_av_pma|av_rx_pma:av_rx_pma|rx_pmas[0].rx_pma.rx_pma_deser~BURIED_SYNC_DATA74
    Info (332098): From: adc1_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_rx_pcs|wys|pldrxclk  to: custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_rx_pcs_rbc:inst_av_hssi_8g_rx_pcs|wys~BURIED_SYNC_DATA19
    Info (332098): From: adc1_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_rx_pcs|wys|rcvdclkpma  to: custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_rx_pcs_rbc:inst_av_hssi_8g_rx_pcs|wys~BURIED_SYNC_DATA360
    Info (332098): Cell: adc1_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_rx_pld_pcs_interface|wys  from: pld8gpldrxclk  to: pcs8gpldrxclk
    Info (332098): From: adc1_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_rx_pma|rx_pmas[0].rx_pma.rx_pma_deser|clk90b  to: custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pma:inst_av_pma|av_rx_pma:av_rx_pma|rx_pmas[0].rx_pma.rx_pma_deser~BURIED_SYNC_DATA74
    Info (332098): From: adc1_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[2].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_rx_pcs|wys|pldrxclk  to: custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[2].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_rx_pcs_rbc:inst_av_hssi_8g_rx_pcs|wys~BURIED_SYNC_DATA19
    Info (332098): From: adc1_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[2].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_rx_pcs|wys|rcvdclkpma  to: custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[2].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_rx_pcs_rbc:inst_av_hssi_8g_rx_pcs|wys~BURIED_SYNC_DATA360
    Info (332098): Cell: adc1_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[2].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_rx_pld_pcs_interface|wys  from: pld8gpldrxclk  to: pcs8gpldrxclk
    Info (332098): From: adc1_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[2].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_rx_pma|rx_pmas[0].rx_pma.rx_pma_deser|clk90b  to: custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[2].gen_bonded_group.av_xcvr_native_inst|av_pma:inst_av_pma|av_rx_pma:av_rx_pma|rx_pmas[0].rx_pma.rx_pma_deser~BURIED_SYNC_DATA74
    Info (332098): From: adc1_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[3].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_rx_pcs|wys|pldrxclk  to: custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[3].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_rx_pcs_rbc:inst_av_hssi_8g_rx_pcs|wys~BURIED_SYNC_DATA19
    Info (332098): From: adc1_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[3].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_rx_pcs|wys|rcvdclkpma  to: custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[3].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_rx_pcs_rbc:inst_av_hssi_8g_rx_pcs|wys~BURIED_SYNC_DATA360
    Info (332098): Cell: adc1_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[3].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_rx_pld_pcs_interface|wys  from: pld8gpldrxclk  to: pcs8gpldrxclk
    Info (332098): From: adc1_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[3].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_rx_pma|rx_pmas[0].rx_pma.rx_pma_deser|clk90b  to: custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[3].gen_bonded_group.av_xcvr_native_inst|av_pma:inst_av_pma|av_rx_pma:av_rx_pma|rx_pmas[0].rx_pma.rx_pma_deser~BURIED_SYNC_DATA74
    Info (332098): From: adc2_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_rx_pcs|wys|pldrxclk  to: custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_rx_pcs_rbc:inst_av_hssi_8g_rx_pcs|wys~BURIED_SYNC_DATA19
    Info (332098): From: adc2_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_rx_pcs|wys|rcvdclkpma  to: custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_rx_pcs_rbc:inst_av_hssi_8g_rx_pcs|wys~BURIED_SYNC_DATA360
    Info (332098): Cell: adc2_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_rx_pld_pcs_interface|wys  from: pld8gpldrxclk  to: pcs8gpldrxclk
    Info (332098): From: adc2_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_rx_pma|rx_pmas[0].rx_pma.rx_pma_deser|clk90b  to: custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pma:inst_av_pma|av_rx_pma:av_rx_pma|rx_pmas[0].rx_pma.rx_pma_deser~BURIED_SYNC_DATA74
    Info (332098): From: adc2_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_rx_pcs|wys|pldrxclk  to: custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_rx_pcs_rbc:inst_av_hssi_8g_rx_pcs|wys~BURIED_SYNC_DATA19
    Info (332098): From: adc2_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_rx_pcs|wys|rcvdclkpma  to: custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_rx_pcs_rbc:inst_av_hssi_8g_rx_pcs|wys~BURIED_SYNC_DATA360
    Info (332098): Cell: adc2_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_rx_pld_pcs_interface|wys  from: pld8gpldrxclk  to: pcs8gpldrxclk
    Info (332098): From: adc2_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_rx_pma|rx_pmas[0].rx_pma.rx_pma_deser|clk90b  to: custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pma:inst_av_pma|av_rx_pma:av_rx_pma|rx_pmas[0].rx_pma.rx_pma_deser~BURIED_SYNC_DATA74
    Info (332098): From: adc2_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[2].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_rx_pcs|wys|pldrxclk  to: custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[2].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_rx_pcs_rbc:inst_av_hssi_8g_rx_pcs|wys~BURIED_SYNC_DATA19
    Info (332098): From: adc2_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[2].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_rx_pcs|wys|rcvdclkpma  to: custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[2].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_rx_pcs_rbc:inst_av_hssi_8g_rx_pcs|wys~BURIED_SYNC_DATA360
    Info (332098): Cell: adc2_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[2].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_rx_pld_pcs_interface|wys  from: pld8gpldrxclk  to: pcs8gpldrxclk
    Info (332098): From: adc2_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[2].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_rx_pma|rx_pmas[0].rx_pma.rx_pma_deser|clk90b  to: custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[2].gen_bonded_group.av_xcvr_native_inst|av_pma:inst_av_pma|av_rx_pma:av_rx_pma|rx_pmas[0].rx_pma.rx_pma_deser~BURIED_SYNC_DATA74
    Info (332098): From: adc2_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[3].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_rx_pcs|wys|pldrxclk  to: custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[3].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_rx_pcs_rbc:inst_av_hssi_8g_rx_pcs|wys~BURIED_SYNC_DATA19
    Info (332098): From: adc2_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[3].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_rx_pcs|wys|rcvdclkpma  to: custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[3].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_rx_pcs_rbc:inst_av_hssi_8g_rx_pcs|wys~BURIED_SYNC_DATA360
    Info (332098): Cell: adc2_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[3].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_rx_pld_pcs_interface|wys  from: pld8gpldrxclk  to: pcs8gpldrxclk
    Info (332098): From: adc2_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[3].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_rx_pma|rx_pmas[0].rx_pma.rx_pma_deser|clk90b  to: custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[3].gen_bonded_group.av_xcvr_native_inst|av_pma:inst_av_pma|av_rx_pma:av_rx_pma|rx_pmas[0].rx_pma.rx_pma_deser~BURIED_SYNC_DATA74
    Info (332098): From: custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_rx_pcs_rbc:inst_av_hssi_8g_rx_pcs|wys~BURIED_INTCLK1  to: custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_rx_pcs_rbc:inst_av_hssi_8g_rx_pcs|wys~BURIED_SYNC_DATA370
    Info (332098): From: custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_rx_pcs_rbc:inst_av_hssi_8g_rx_pcs|wys~BURIED_INTCLK1  to: custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_rx_pcs_rbc:inst_av_hssi_8g_rx_pcs|wys~BURIED_SYNC_DATA370
    Info (332098): From: custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[2].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_rx_pcs_rbc:inst_av_hssi_8g_rx_pcs|wys~BURIED_INTCLK1  to: custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[2].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_rx_pcs_rbc:inst_av_hssi_8g_rx_pcs|wys~BURIED_SYNC_DATA370
    Info (332098): From: custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[3].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_rx_pcs_rbc:inst_av_hssi_8g_rx_pcs|wys~BURIED_INTCLK1  to: custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[3].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_rx_pcs_rbc:inst_av_hssi_8g_rx_pcs|wys~BURIED_SYNC_DATA370
    Info (332098): From: custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_rx_pcs_rbc:inst_av_hssi_8g_rx_pcs|wys~BURIED_INTCLK1  to: custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_rx_pcs_rbc:inst_av_hssi_8g_rx_pcs|wys~BURIED_SYNC_DATA370
    Info (332098): From: custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_rx_pcs_rbc:inst_av_hssi_8g_rx_pcs|wys~BURIED_INTCLK1  to: custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_rx_pcs_rbc:inst_av_hssi_8g_rx_pcs|wys~BURIED_SYNC_DATA370
    Info (332098): From: custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[2].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_rx_pcs_rbc:inst_av_hssi_8g_rx_pcs|wys~BURIED_INTCLK1  to: custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[2].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_rx_pcs_rbc:inst_av_hssi_8g_rx_pcs|wys~BURIED_SYNC_DATA370
    Info (332098): From: custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[3].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_rx_pcs_rbc:inst_av_hssi_8g_rx_pcs|wys~BURIED_INTCLK1  to: custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[3].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_rx_pcs_rbc:inst_av_hssi_8g_rx_pcs|wys~BURIED_SYNC_DATA370
    Info (332098): From: custom_phy_dac:dac1|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_tx_pcs_rbc:inst_av_hssi_8g_tx_pcs|wys~BURIED_INTCLK0  to: custom_phy_dac:dac1|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_tx_pcs_rbc:inst_av_hssi_8g_tx_pcs|wys~BURIED_SYNC_DATA141
    Info (332098): From: custom_phy_dac:dac1|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_tx_pcs_rbc:inst_av_hssi_8g_tx_pcs|wys~BURIED_INTCLK1  to: dac1|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|clkout
    Info (332098): From: custom_phy_dac:dac1|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_tx_pcs_rbc:inst_av_hssi_8g_tx_pcs|wys~BURIED_INTCLK0  to: custom_phy_dac:dac1|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_tx_pcs_rbc:inst_av_hssi_8g_tx_pcs|wys~BURIED_SYNC_DATA141
    Info (332098): From: custom_phy_dac:dac1|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_tx_pcs_rbc:inst_av_hssi_8g_tx_pcs|wys~BURIED_INTCLK1  to: dac1|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|clkout
    Info (332098): From: custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_tx_pcs_rbc:inst_av_hssi_8g_tx_pcs|wys~BURIED_INTCLK0  to: custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_tx_pcs_rbc:inst_av_hssi_8g_tx_pcs|wys~BURIED_SYNC_DATA141
    Info (332098): From: custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_tx_pcs_rbc:inst_av_hssi_8g_tx_pcs|wys~BURIED_INTCLK1  to: dac2|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|clkout
    Info (332098): From: custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_tx_pcs_rbc:inst_av_hssi_8g_tx_pcs|wys~BURIED_INTCLK0  to: custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_tx_pcs_rbc:inst_av_hssi_8g_tx_pcs|wys~BURIED_SYNC_DATA141
    Info (332098): From: custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_tx_pcs_rbc:inst_av_hssi_8g_tx_pcs|wys~BURIED_INTCLK1  to: dac2|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|clkout
    Info (332098): From: dac1|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|coreclk  to: custom_phy_dac:dac1|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_tx_pcs_rbc:inst_av_hssi_8g_tx_pcs|wys~BURIED_SYNC_DATA21
    Info (332098): From: dac1|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk  to: custom_phy_dac:dac1|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_tx_pcs_rbc:inst_av_hssi_8g_tx_pcs|wys~BURIED_INTCLK1
    Info (332098): Cell: dac1|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_tx_pld_pcs_interface|wys  from: clockinfrom8gpcs  to: pld8gtxclkout
    Info (332098): Cell: dac1|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_tx_pld_pcs_interface|wys  from: pld8gpldtxclk  to: pcs8gpldtxclk
    Info (332098): From: dac1|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_pma_ser|lfclk  to: custom_phy_dac:dac1|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pma:inst_av_pma|av_tx_pma:av_tx_pma|av_tx_pma_ch:tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_pma_ser~BURIED_SYNC_DATA159
    Info (332098): From: dac1|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|coreclk  to: custom_phy_dac:dac1|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_tx_pcs_rbc:inst_av_hssi_8g_tx_pcs|wys~BURIED_SYNC_DATA21
    Info (332098): From: dac1|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk  to: custom_phy_dac:dac1|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_tx_pcs_rbc:inst_av_hssi_8g_tx_pcs|wys~BURIED_INTCLK1
    Info (332098): Cell: dac1|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_tx_pld_pcs_interface|wys  from: clockinfrom8gpcs  to: pld8gtxclkout
    Info (332098): Cell: dac1|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_tx_pld_pcs_interface|wys  from: pld8gpldtxclk  to: pcs8gpldtxclk
    Info (332098): From: dac1|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_pma_ser|lfclk  to: custom_phy_dac:dac1|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pma:inst_av_pma|av_tx_pma:av_tx_pma|av_tx_pma_ch:tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_pma_ser~BURIED_SYNC_DATA159
    Info (332098): From: dac2|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|coreclk  to: custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_tx_pcs_rbc:inst_av_hssi_8g_tx_pcs|wys~BURIED_SYNC_DATA21
    Info (332098): From: dac2|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk  to: custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_tx_pcs_rbc:inst_av_hssi_8g_tx_pcs|wys~BURIED_INTCLK1
    Info (332098): Cell: dac2|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_tx_pld_pcs_interface|wys  from: clockinfrom8gpcs  to: pld8gtxclkout
    Info (332098): Cell: dac2|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_tx_pld_pcs_interface|wys  from: pld8gpldtxclk  to: pcs8gpldtxclk
    Info (332098): From: dac2|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_pma_ser|lfclk  to: custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pma:inst_av_pma|av_tx_pma:av_tx_pma|av_tx_pma_ch:tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_pma_ser~BURIED_SYNC_DATA159
    Info (332098): From: dac2|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|coreclk  to: custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_tx_pcs_rbc:inst_av_hssi_8g_tx_pcs|wys~BURIED_SYNC_DATA21
    Info (332098): From: dac2|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk  to: custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_tx_pcs_rbc:inst_av_hssi_8g_tx_pcs|wys~BURIED_INTCLK1
    Info (332098): Cell: dac2|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_tx_pld_pcs_interface|wys  from: clockinfrom8gpcs  to: pld8gtxclkout
    Info (332098): Cell: dac2|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_tx_pld_pcs_interface|wys  from: pld8gpldtxclk  to: pcs8gpldtxclk
    Info (332098): From: dac2|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_pma_ser|lfclk  to: custom_phy_dac:dac2|altera_xcvr_custom:custom_phy_dac_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pma:inst_av_pma|av_tx_pma:av_tx_pma|av_tx_pma_ch:tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_pma_ser~BURIED_SYNC_DATA159
    Info (332098): From: pll240_120_ADC1|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin  to: pll_240_120_0002:pll240_120_ADC1|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLLFBCLKID
    Info (332098): Cell: pll240_120_ADC1|altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT  from: coreclkin  to: clkout
    Info (332098): From: pll_1|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin  to: pll_0002:pll_1|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLLFBCLKID
    Info (332098): From: pll_96_dac1|pll_96_48_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin  to: pll_96_48:pll_96_dac1|pll_96_48_0002:pll_96_48_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLLFBCLKID
    Info (332098): Cell: pll_96_dac1|pll_96_48_inst|altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT  from: coreclkin  to: clkout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332152): The following assignments are ignored by the derive_clock_uncertainty command
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: adc2_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[3].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_rx_pma|rx_pmas[0].rx_pma.cdr_refclk_mux0|clkout was found missing 1 generated clock that corresponds to a base clock with a period of: 8.333
    Warning (332056): Node: adc2_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[2].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_rx_pma|rx_pmas[0].rx_pma.cdr_refclk_mux0|clkout was found missing 1 generated clock that corresponds to a base clock with a period of: 8.333
    Warning (332056): Node: adc2_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_rx_pma|rx_pmas[0].rx_pma.cdr_refclk_mux0|clkout was found missing 1 generated clock that corresponds to a base clock with a period of: 8.333
    Warning (332056): Node: adc2_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_rx_pma|rx_pmas[0].rx_pma.cdr_refclk_mux0|clkout was found missing 1 generated clock that corresponds to a base clock with a period of: 8.333
    Warning (332056): Node: adc1_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[3].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_rx_pma|rx_pmas[0].rx_pma.cdr_refclk_mux0|clkout was found missing 1 generated clock that corresponds to a base clock with a period of: 8.333
    Warning (332056): Node: adc1_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[2].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_rx_pma|rx_pmas[0].rx_pma.cdr_refclk_mux0|clkout was found missing 1 generated clock that corresponds to a base clock with a period of: 8.333
    Warning (332056): Node: adc1_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_rx_pma|rx_pmas[0].rx_pma.cdr_refclk_mux0|clkout was found missing 1 generated clock that corresponds to a base clock with a period of: 8.333
    Warning (332056): Node: adc1_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_rx_pma|rx_pmas[0].rx_pma.cdr_refclk_mux0|clkout was found missing 1 generated clock that corresponds to a base clock with a period of: 8.333
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From pll_1|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk (Rise) to pll_1|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk (Rise) (hold)
    Critical Warning (332169): From pll_1|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk (Rise) to pll_1|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk (Fall) (hold)
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 48 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):    8.330 adc1_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_rx_pcs|wys|rcvdclkpma
    Info (332111):    0.833 adc1_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_rx_pma|rx_pmas[0].rx_pma.rx_cdr|clk90bdes
    Info (332111):    4.165 adc1_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_rx_pma|rx_pmas[0].rx_pma.rx_pma_deser|clk90b
    Info (332111):    8.330 adc1_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_rx_pcs|wys|rcvdclkpma
    Info (332111):    0.833 adc1_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_rx_pma|rx_pmas[0].rx_pma.rx_cdr|clk90bdes
    Info (332111):    4.165 adc1_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_rx_pma|rx_pmas[0].rx_pma.rx_pma_deser|clk90b
    Info (332111):    8.330 adc1_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[2].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_rx_pcs|wys|rcvdclkpma
    Info (332111):    0.833 adc1_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[2].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_rx_pma|rx_pmas[0].rx_pma.rx_cdr|clk90bdes
    Info (332111):    4.165 adc1_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[2].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_rx_pma|rx_pmas[0].rx_pma.rx_pma_deser|clk90b
    Info (332111):    8.330 adc1_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[3].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_rx_pcs|wys|rcvdclkpma
    Info (332111):    0.833 adc1_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[3].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_rx_pma|rx_pmas[0].rx_pma.rx_cdr|clk90bdes
    Info (332111):    4.165 adc1_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[3].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_rx_pma|rx_pmas[0].rx_pma.rx_pma_deser|clk90b
    Info (332111):    8.330 adc2_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_rx_pcs|wys|rcvdclkpma
    Info (332111):    0.833 adc2_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_rx_pma|rx_pmas[0].rx_pma.rx_cdr|clk90bdes
    Info (332111):    4.165 adc2_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_rx_pma|rx_pmas[0].rx_pma.rx_pma_deser|clk90b
    Info (332111):    8.330 adc2_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_rx_pcs|wys|rcvdclkpma
    Info (332111):    0.833 adc2_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_rx_pma|rx_pmas[0].rx_pma.rx_cdr|clk90bdes
    Info (332111):    4.165 adc2_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_rx_pma|rx_pmas[0].rx_pma.rx_pma_deser|clk90b
    Info (332111):    8.330 adc2_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[2].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_rx_pcs|wys|rcvdclkpma
    Info (332111):    0.833 adc2_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[2].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_rx_pma|rx_pmas[0].rx_pma.rx_cdr|clk90bdes
    Info (332111):    4.165 adc2_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[2].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_rx_pma|rx_pmas[0].rx_pma.rx_pma_deser|clk90b
    Info (332111):    8.330 adc2_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[3].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_rx_pcs|wys|rcvdclkpma
    Info (332111):    0.833 adc2_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[3].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_rx_pma|rx_pmas[0].rx_pma.rx_cdr|clk90bdes
    Info (332111):    4.165 adc2_phy|custom_phy_4line_inst|A5|transceiver_core|gen.av_xcvr_native_insts[3].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_rx_pma|rx_pmas[0].rx_pma.rx_pma_deser|clk90b
    Info (332111):   10.413 dac1|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk
    Info (332111):    5.206 dac1|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|cpulse
    Info (332111):    1.041 dac1|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|hfclkp
    Info (332111):    5.206 dac1|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|lfclkp
    Info (332111):   10.413 dac1|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[0]
    Info (332111):   20.827 dac1|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[1]
    Info (332111):   41.655 dac1|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[2]
    Info (332111):    1.041 dac1|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_tx_plls.gen_tx_plls.tx_plls|pll[0].pll.cmu_pll.tx_pll|clkcdr
    Info (332111):   10.413 dac1|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk
    Info (332111):    5.206 dac1|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|cpulse
    Info (332111):    1.041 dac1|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|hfclkp
    Info (332111):    5.206 dac1|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|lfclkp
    Info (332111):   10.413 dac1|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[0]
    Info (332111):   20.827 dac1|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[1]
    Info (332111):   41.655 dac1|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[2]
    Info (332111):    1.041 dac2|custom_phy_dac_inst|A5|transceiver_core|gen.av_xcvr_native_insts[0].gen_tx_plls.gen_tx_plls.tx_plls|pll[0].pll.cmu_pll.tx_pll|clkcdr
    Info (332111):    2.082 pll240_120_ADC1|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]
    Info (332111):    2.665 pll_1|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]
    Info (332111):    7.997 pll_1|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk
    Info (332111):    7.997 pll_1|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk
    Info (332111):    2.082 pll_96_dac1|pll_96_48_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]
    Info (332111):   10.413 pll_96_dac1|pll_96_48_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk
    Info (332111):   20.827 pll_96_dac1|pll_96_48_inst|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk
    Info (332111):    2.777         REF3
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 128 registers into blocks of type Block RAM
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "DCLK0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DCLK0(n)" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DCLK5" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DCLK5(n)" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DCLK6" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DCLK6(n)" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FPGA_F48MHZ" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FPGA_F48MHZ(n)" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FPGA_SYNC2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FPGA_SYNC2(n)" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FPGA_SYNC3" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FPGA_SYNC3(n)" is assigned to location or region, but does not exist in design
    Warning (15706): Node "RX2_GTP" is assigned to location or region, but does not exist in design
    Warning (15706): Node "RX2_GTP(n)" is assigned to location or region, but does not exist in design
    Warning (15706): Node "RX_GTP" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TX2_GTP" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TX2_GTP(n)" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TX_GTP" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TX_GTP(n)" is assigned to location or region, but does not exist in design
    Warning (15706): Node "si570_clk" is assigned to location or region, but does not exist in design
    Warning (15706): Node "si570_clk(n)" is assigned to location or region, but does not exist in design
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:32
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:24
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:28
Warning (11106): Shared VREF K21 is used as GPIO (pin A18). This action reduces fMAX performance of this pin.
Warning (11106): Shared VREF AD25 is used as GPIO (pin UPR_AT1_8). This action reduces fMAX performance of this pin.
Warning (11106): Shared VREF K8 is used as GPIO (pin UART1_RX). This action reduces fMAX performance of this pin.
Warning (11106): Shared VREF H25 is used as GPIO (pin DAC_SYNC). This action reduces fMAX performance of this pin.
Warning (11106): Shared VREF K6 is used as GPIO (pin ADDR2). This action reduces fMAX performance of this pin.
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 14% of the available device resources in the region that extends from location X48_Y45 to location X59_Y55
Info (170194): Fitter routing operations ending: elapsed time is 00:00:26
Info (11888): Total time spent on timing analysis during the Fitter is 22.75 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:26
Critical Warning (21196): Coreclk source from HSSI 8G RX PCS atom custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[3].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_rx_pcs_rbc:inst_av_hssi_8g_rx_pcs|wys does not have the same 0 ppm source with respect to PCS internal clock because of coreclk input of the Receiver channel is not driven by rx clkout of its own channel. File: F:/project_072_z/custom_phy_4line/av_hssi_8g_rx_pcs_rbc.sv Line: 132
Critical Warning (21196): Coreclk source from HSSI 8G RX PCS atom custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[2].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_rx_pcs_rbc:inst_av_hssi_8g_rx_pcs|wys does not have the same 0 ppm source with respect to PCS internal clock because of coreclk input of the Receiver channel is not driven by rx clkout of its own channel. File: F:/project_072_z/custom_phy_4line/av_hssi_8g_rx_pcs_rbc.sv Line: 132
Critical Warning (21196): Coreclk source from HSSI 8G RX PCS atom custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_rx_pcs_rbc:inst_av_hssi_8g_rx_pcs|wys does not have the same 0 ppm source with respect to PCS internal clock because of coreclk input of the Receiver channel is not driven by rx clkout of its own channel. File: F:/project_072_z/custom_phy_4line/av_hssi_8g_rx_pcs_rbc.sv Line: 132
Critical Warning (21196): Coreclk source from HSSI 8G RX PCS atom custom_phy_4line:adc2_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_rx_pcs_rbc:inst_av_hssi_8g_rx_pcs|wys does not have the same 0 ppm source with respect to PCS internal clock because of coreclk input of the Receiver channel is not driven by rx clkout of its own channel. File: F:/project_072_z/custom_phy_4line/av_hssi_8g_rx_pcs_rbc.sv Line: 132
Critical Warning (21196): Coreclk source from HSSI 8G RX PCS atom custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[3].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_rx_pcs_rbc:inst_av_hssi_8g_rx_pcs|wys does not have the same 0 ppm source with respect to PCS internal clock because of coreclk input of the Receiver channel is not driven by rx clkout of its own channel. File: F:/project_072_z/custom_phy_4line/av_hssi_8g_rx_pcs_rbc.sv Line: 132
Critical Warning (21196): Coreclk source from HSSI 8G RX PCS atom custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[2].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_rx_pcs_rbc:inst_av_hssi_8g_rx_pcs|wys does not have the same 0 ppm source with respect to PCS internal clock because of coreclk input of the Receiver channel is not driven by rx clkout of its own channel. File: F:/project_072_z/custom_phy_4line/av_hssi_8g_rx_pcs_rbc.sv Line: 132
Critical Warning (21196): Coreclk source from HSSI 8G RX PCS atom custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[1].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_rx_pcs_rbc:inst_av_hssi_8g_rx_pcs|wys does not have the same 0 ppm source with respect to PCS internal clock because of coreclk input of the Receiver channel is not driven by rx clkout of its own channel. File: F:/project_072_z/custom_phy_4line/av_hssi_8g_rx_pcs_rbc.sv Line: 132
Critical Warning (21196): Coreclk source from HSSI 8G RX PCS atom custom_phy_4line:adc1_phy|altera_xcvr_custom:custom_phy_4line_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native:transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[0].gen_bonded_group.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_rx_pcs_rbc:inst_av_hssi_8g_rx_pcs|wys does not have the same 0 ppm source with respect to PCS internal clock because of coreclk input of the Receiver channel is not driven by rx clkout of its own channel. File: F:/project_072_z/custom_phy_4line/av_hssi_8g_rx_pcs_rbc.sv Line: 132
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169064): Following 2 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin SDATA1_I2C has a permanently disabled output enable File: F:/project_072_z/arria5_tst1.v Line: 282
    Info (169065): Pin SDATA2_I2C has a permanently disabled output enable File: F:/project_072_z/arria5_tst1.v Line: 290
Info (144001): Generated suppressed messages file F:/project_072_z/output_files/arria5_tst1.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 842 warnings
    Info: Peak virtual memory: 3683 megabytes
    Info: Processing ended: Thu Apr 30 14:11:35 2020
    Info: Elapsed time: 00:04:16
    Info: Total CPU time (on all processors): 00:09:12


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in F:/project_072_z/output_files/arria5_tst1.fit.smsg.


