<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:19:51.1951</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2021.09.17</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-7012817</applicationNumber><claimCount>47</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>회로기판 어셈블리, 디스플레이 모듈 및 그 제조 방법, 디스플레이 장치</inventionTitle><inventionTitleEng>CIRCUIT BOARD ASSEMBLY, DISPLAY MODULE AND MANUFACTURING METHOD THEREFOR, AND DISPLAY DEVICE</inventionTitleEng><openDate>2024.05.16</openDate><openNumber>10-2024-0067247</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2024.09.11</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2024.04.17</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/14</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 3/36</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G02F 1/1345</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 회로기판 어셈블리(100)는 제1 회로기판(1)과 적어도 하나의 제2 회로기판(2)을 포함한다. 제1 회로기판(1)은 적어도 하나의 제1 본딩 어셈블리(11)를 포함하고, 제1 본딩 어셈블리는 제1 방향을 따라 순차적으로 이격되어 배열된 복수의 제1 도전 블록(111)을 포함한다. 적어도 하나의 제2 회로기판(2)은 적어도 하나의 제2 본딩 어셈블리(21)를 포함하고, 제2 본딩 어셈블리(21)는 순차적으로 이격되어 배열된 복수의 제2 도전 블록(211)을 포함하고; 하나의 제2 본딩 어셈블리(21) 중의 복수의 제2 도전 블록(211)을 하나의 제1 본딩 어셈블리(11) 중의 복수의 제1 도전 블록(111)에 일대일로 대응하여 본딩 연결한다. 여기서, 제1 회로기판(1)의 팽창률은 제2 회로기판(2)의 팽창률보다 작고; 제2 본딩 어셈블리(21) 중의 각각의 제2 도전 블록(211)은 그에 본딩 연결된 제1 도전 블록(111)과 중첩되게 설치되고, 제1 방향에서의 제2 본딩 어셈블리(21)의 중첩 상태의 변화율은 0.102%보다 작다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2023.03.23</internationOpenDate><internationOpenNumber>WO2023039861</internationOpenNumber><internationalApplicationDate>2021.09.17</internationalApplicationDate><internationalApplicationNumber>PCT/CN2021/119177</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 제1 회로기판과 적어도 하나의 제2 회로기판을 포함하는 회로기판 어셈블리에 있어서,상기 제1 회로기판은 제1 방향을 따라 순차적으로 이격되어 배열된 복수의 제1 도전 블록을 포함하는 적어도 하나의 제1 본딩 어셈블리를 포함하고;상기 적어도 하나의 제2 회로기판은 순차적으로 이격되어 배열된 복수의 제2 도전 블록을 포함하는 적어도 하나의 제2 본딩 어셈블리를 포함하고; 하나의 상기 제2 본딩 어셈블리 중의 복수의 제2 도전 블록을 하나의 상기 제1 본딩 어셈블리 중의 복수의 제1 도전 블록에 일대일로 대응하여 본딩 연결하고;상기 제1 회로기판의 팽창률은 상기 제2 회로기판의 팽창률보다 작고;동일한 상기 제2 본딩 어셈블리에서, 각각의 제2 도전 블록은 그에 본딩 연결된 제1 도전 블록과 중첩되게 설치되고, 상기 제1 방향에서의 상기 제2 본딩 어셈블리의 중첩 상태의 변화율은 0.102%보다 작은것을 특징으로 하는 회로기판 어셈블리.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 상기 제1 방향에서의 상기 제2 본딩 어셈블리의 중첩 상태의 변화율은 0.059%보다 작은것을 특징으로 하는 회로기판 어셈블리.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서, 상기 제1 방향에서의 상기 제2 본딩 어셈블리의 중첩 상태의 변화율은 0.039%보다 작은것을 특징으로 하는 회로기판 어셈블리.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서, 상기 제1 방향에서의 상기 제2 본딩 어셈블리의 중첩 상태의 변화율은 0.028%보다 작은것을 특징으로 하는 회로기판 어셈블리.</claim></claimInfo><claimInfo><claim>5. 제1항 내지 제4항 중 어느 한 항에 있어서, 적어도 하나의 상기 제2 본딩 어셈블리 중의 각각의 제2 도전 블록과 그에 본딩 연결된 제1 도전 블록의 상기 제1 방향에서의 중첩 폭은 상기 제1 도전 블록의 폭의 3분의 2보다 크거나 같은것을 특징으로 하는 회로기판 어셈블리.</claim></claimInfo><claimInfo><claim>6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 제1 회로기판은 상기 제1 방향을 따라 순차적으로 이격되어 배열된 적어도 2개의 상기 제1 본딩 어셈블리를 포함하고; 상기 적어도 하나의 제2 회로기판은 적어도 2개의 상기 제2 본딩 어셈블리를 포함하고;상기 적어도 2개의 상기 제2 본딩 어셈블리 중의 각각의 제2 본딩 어셈블리의 상기 제1 방향에서의 중첩 상태의 변화율은 동일한것을 특징으로 하는 회로기판 어셈블리.</claim></claimInfo><claimInfo><claim>7. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 제1 회로기판은 상기 제1 방향상에서 상기 적어도 하나의 제1 본딩 어셈블리와 나란히 설치되는 적어도 하나의 제1 가상 본딩 어셈블리를 더 포함하고; 상기 적어도 하나의 제1 가상 본딩 어셈블리와 상기 적어도 하나의 제1 본딩 어셈블리는 상기 제1 방향을 따라 상기 제1 회로기판의 일측에서 상기 제1 회로기판의 타측까지 교대로 배열되고;상기 제1 가상 본딩 어셈블리는 상기 제1 방향을 따라 순차적으로 이격되어 설치된 복수의 제1 가상 도전 블록을 포함하는것을 특징으로 하는 회로기판 어셈블리.</claim></claimInfo><claimInfo><claim>8. 제1항 내지 제7항 중 어느 한 항에 있어서, 상기 제1 도전 블록의 폭은 상기 제1 본딩 어셈블리에서 인접한 2개의 상기 제1 도전 블록의 중심 거리의 0.5~0.6배이고;상기 제2 도전 블록의 폭은 상기 제2 본딩 어셈블리에서 인접한 2개의 상기 제2 도전 블록의 중심 거리의 0.5~0.6배인것을 특징으로 하는 회로기판 어셈블리.</claim></claimInfo><claimInfo><claim>9. 제1항 내지 제8항 중 어느 한 항에 있어서, 상기 제1 본딩 어셈블리에서 인접한 2개의 상기 제1 도전 블록의 중심 거리는 0.3mm~0.4mm이고;상기 제2 본딩 어셈블리에서 인접한 2개의 상기 제2 도전 블록의 중심 거리는 0.3mm~0.4mm인것을 특징으로 하는 회로기판 어셈블리.</claim></claimInfo><claimInfo><claim>10. 제1항 내지 제9항 중 어느 한 항에 있어서, 상기 제1 도전 블록의 폭은 0.18mm~0.28mm인 것; 및상기 제2 도전 블록의 폭은 0.15mm~0.2mm인 것 중 적어도 하나인것을 특징으로 하는 회로기판 어셈블리.</claim></claimInfo><claimInfo><claim>11. 제1항 내지 제10항 중 어느 한 항에 있어서, 상기 제2 본딩 어셈블리에서 인접한 2개의 상기 제2 도전 블록의 중심 거리의 단위 온도에서의 팽창률은 상기 제1 본딩 어셈블리에서 인접한 2개의 상기 제1 도전 블록의 중심 거리의 단위 온도에서의 팽창률의 2~3배인것을 특징으로 하는 회로기판 어셈블리.</claim></claimInfo><claimInfo><claim>12. 제1항 내지 제11항 중 어느 한 항에 있어서, 상기 제1 본딩 어셈블리는 적어도 2개의 제1 정렬 구조를 더 포함하고, 상기 제2 본딩 어셈블리는 적어도 2개의 제2 정렬 구조를 더 포함하고, 하나의 제1 정렬 구조는 하나의 제2 정렬 구조와 협력하는것을 특징으로 하는 회로기판 어셈블리.</claim></claimInfo><claimInfo><claim>13. 제1항 내지 제12항 중 어느 한 항에 있어서, 상기 제1 회로기판의 상기 제1 방향을 따른 크기는 350mm보다 작거나 같고;상기 제2 회로기판의 상기 제1 방향을 따른 크기는 200mm보다 작거나 같은것을 특징으로 하는 회로기판 어셈블리.</claim></claimInfo><claimInfo><claim>14. 디스플레이 패널; 및모든 제2 회로기판이 상기 디스플레이 패널의 동일한 측에 본딩되는 적어도 하나의 제1항 내지 제13항 중 어느 한 항에 기재된 회로기판 어셈블리를 포함하는것을 특징으로 하는 디스플레이 모듈.</claim></claimInfo><claimInfo><claim>15. 제14항에 있어서, 상기 디스플레이 패널은 상기 제1 방향을 따라 순차적으로 이격되어 배열된 복수의 제3 도전 블록을 포함하는 적어도 하나의 제3 본딩 어셈블리를 포함하고;상기 적어도 하나의 제2 회로기판은 순차적으로 이격되어 배열된 복수의 제4 도전 블록을 포함하는 적어도 하나의 제4 본딩 어셈블리를 더 포함하고; 하나의 상기 제4 본딩 어셈블리 중의 복수의 제4 도전 블록은 하나의 상기 제3 본딩 어셈블리 중의 복수의 제3 도전 블록에 일대일로 대응하여 본딩 연결하고;적어도 하나의 상기 제4 본딩 어셈블리 중의 각각의 제4 도전 블록과 그에 본딩 연결된 제3 도전 블록의 상기 제1 방향에서의 중첩 폭은 상기 제3 도전 블록의 폭의 3분의 2보다 크거나 같은것을 특징으로 하는 디스플레이 모듈.</claim></claimInfo><claimInfo><claim>16. 디스플레이 패널; 및 디스플레이 패널의 일측에 위치되어 디스플레이 패널에 본딩된 회로기판 어셈블리를 포함하는 디스플레이 모듈에 있어서,상기 회로기판 어셈블리는 제1 회로기판과 복수의 제2 회로기판을 포함하고,상기 제1 회로기판은 복수의 제1 본딩 어셈블리를 포함하고, 상기 제1 본딩 어셈블리는 제1 방향을 따라 순차적으로 이격되어 배열된 복수의 제1 도전 블록을 포함하고;각각의 상기 제2 회로기판은 적어도 하나의 제2 본딩 어셈블리를 포함하고, 상기 제2 본딩 어셈블리는 순차적으로 이격되어 배열된 복수의 제2 도전 블록을 포함하고; 하나의 상기 제2 본딩 어셈블리 중의 복수의 제2 도전 블록을 하나의 상기 제1 본딩 어셈블리 중의 복수의 제1 도전 블록에 일대일로 대응하여 본딩 연결하고;상기 제1 회로기판의 팽창률은 상기 제2 회로기판의 팽창률보다 작고;동일한 상기 제2 본딩 어셈블리에서, 각각의 제2 도전 블록은 그에 본딩 연결된 제1 도전 블록과 중첩되게 설치되고, 상기 제2 본딩 어셈블리의 중간부 위치에 대응하는 제2 도전 블록의 상기 제1 방향에서의 중첩 상태의 변화율은 0.050%보다 작은것을 특징으로 하는 디스플레이 모듈.</claim></claimInfo><claimInfo><claim>17. 제16항에 있어서, 상기 제2 본딩 어셈블리의 중간부 위치에 대응하는 제2 도전 블록의 상기 제1 방향에서의 중첩 상태의 변화율은 0.039%보다 작은것을 특징으로 하는 디스플레이 모듈.</claim></claimInfo><claimInfo><claim>18. 제16항에 있어서, 상기 제2 본딩 어셈블리의 중간부 위치에 대응하는 제2 도전 블록의 상기 제1 방향에서의 중첩 상태의 변화율은 0.028%보다 작은것을 특징으로 하는 디스플레이 모듈.</claim></claimInfo><claimInfo><claim>19. 제16항 내지 제18항 중 어느 한 항에 있어서, 상기 제1 방향에서의 상기 제2 본딩 어셈블리의 중첩 상태의 변화율은 0.102%보다 작은것을 특징으로 하는 디스플레이 모듈.</claim></claimInfo><claimInfo><claim>20. 제16항 내지 제18항 중 어느 한 항에 있어서, 상기 제1 방향에서의 상기 제2 본딩 어셈블리의 중첩 상태의 변화율은 0.059%보다 작은것을 특징으로 하는 회로기판 어셈블리.</claim></claimInfo><claimInfo><claim>21. 제16항 내지 제18항 중 어느 한 항에 있어서, 상기 제1 방향에서의 상기 제2 본딩 어셈블리의 중첩 상태의 변화율은 0.039%보다 작은것을 특징으로 하는 회로기판 어셈블리.</claim></claimInfo><claimInfo><claim>22. 제16항 내지 제18항 중 어느 한 항에 있어서, 상기 제1 방향에서의 상기 제2 본딩 어셈블리의 중첩 상태의 변화율은 0.028%보다 작은것을 특징으로 하는 회로기판 어셈블리.</claim></claimInfo><claimInfo><claim>23. 제16항 내지 제22항 중 어느 한 항에 있어서, 상기 제2 회로기판은 제1 회로기판에 본딩 연결된 제1 단, 및 디스플레이 패널에 연결된 제2 단을 포함하고;상기 제1 회로기판의 이등분면을 따라 상기 제1 회로기판의 가장자리를 향하는 방향에서, 모든 상기 제2 회로기판 상의 상기 제1 단의 중간점과 상기 제2 단의 중간점의 상기 제1 방향에서의 편차가 점차 증가되는것을 특징으로 하는 디스플레이 모듈.</claim></claimInfo><claimInfo><claim>24. 제23항에 있어서, 동일한 상기 제2 회로기판에서, 상기 제1 단의 중간점은 상기 제2 단의 중간점보다 상기 제1 회로기판의 이등분면에 더 근접하는것을 특징으로 하는 디스플레이 모듈.</claim></claimInfo><claimInfo><claim>25. 제16항 내지 제24항 중 어느 한 항에 있어서, 모든 상기 제2 본딩 어셈블리에서 해당 제2 본딩 어셈블리의 이등분면에 근접한 상기 제2 도전 블록의 상기 제1 방향에서의 중첩 상태의 변화율은 변하지 않는것을 특징으로 하는 디스플레이 모듈.</claim></claimInfo><claimInfo><claim>26. 제16항 내지 제25항 중 어느 한 항에 있어서, 상기 디스플레이 패널은 상기 제1 방향을 따라 순차적으로 이격되어 배열된 복수의 제3 도전 블록을 포함하는 적어도 하나의 제3 본딩 어셈블리를 포함하고;상기 적어도 하나의 제2 회로기판은 순차적으로 이격되어 배열된 복수의 제4 도전 블록을 포함하는 적어도 하나의 제4 본딩 어셈블리를 더 포함하고; 하나의 상기 제4 본딩 어셈블리 중의 복수의 제4 도전 블록은 하나의 상기 제3 본딩 어셈블리 중의 복수의 제3 도전 블록에 일대일로 대응하여 본딩 연결하고;적어도 하나의 상기 제4 본딩 어셈블리 중의 각각의 제4 도전 블록과 그에 본딩 연결된 제3 도전 블록의 상기 제1 방향에서의 중첩 폭은 상기 제3 도전 블록의 폭의 3분의 2보다 크거나 같은것을 특징으로 하는 디스플레이 모듈.</claim></claimInfo><claimInfo><claim>27. 제16항 내지 제26항 중 어느 한 항에 있어서, 적어도 하나의 상기 제2 본딩 어셈블리 중의 각각의 제2 도전 블록과 그에 본딩 연결된 제1 도전 블록의 상기 제1 방향에서의 중첩 폭은 상기 제1 도전 블록의 폭의 3분의 2보다 크거나 같은것을 특징으로 하는 디스플레이 모듈.</claim></claimInfo><claimInfo><claim>28. 제16항 내지 제27항 중 어느 한 항에 있어서, 상기 제1 회로기판은 상기 제1 방향을 따라 순차적으로 이격되어 배열된 적어도 2개의 상기 제1 본딩 어셈블리를 포함하고; 상기 적어도 하나의 제2 회로기판은 적어도 2개의 상기 제2 본딩 어셈블리를 포함하고;상기 적어도 2개의 상기 제2 본딩 어셈블리 중의 각각의 제2 본딩 어셈블리의 상기 제1 방향에서의 중첩 상태의 변화율은 동일한것을 특징으로 하는 디스플레이 모듈.</claim></claimInfo><claimInfo><claim>29. 제16항 내지 제28항 중 어느 한 항에 있어서, 상기 제1 회로기판은 상기 제1 방향상에서 상기 적어도 하나의 제1 본딩 어셈블리와 나란히 설치되는 적어도 하나의 제1 가상 본딩 어셈블리를 더 포함하고; 상기 적어도 하나의 제1 가상 본딩 어셈블리와 상기 적어도 하나의 제1 본딩 어셈블리는 상기 제1 방향을 따라 상기 제1 회로기판의 일측에서 상기 제1 회로기판의 타측까지 교대로 배열되고;상기 제1 가상 본딩 어셈블리는 상기 제1 방향을 따라 순차적으로 이격되어 설치된 복수의 제1 가상 도전 블록을 포함하는것을 특징으로 하는 디스플레이 모듈.</claim></claimInfo><claimInfo><claim>30. 제16항 내지 제29항 중 어느 한 항에 있어서, 상기 제1 도전 블록의 폭은 상기 제1 본딩 어셈블리에서 인접한 2개의 상기 제1 도전 블록의 중심 거리의 0.5~0.6배이고;상기 제2 도전 블록의 폭은 상기 제2 본딩 어셈블리에서 인접한 2개의 상기 제2 도전 블록의 중심 거리의 0.5~0.6배인것을 특징으로 하는 디스플레이 모듈.</claim></claimInfo><claimInfo><claim>31. 제16항 내지 제30항 중 어느 한 항에 있어서, 상기 제1 본딩 어셈블리에서 인접한 2개의 상기 제1 도전 블록의 중심 거리는 0.3mm~0.4mm이고;상기 제2 본딩 어셈블리에서 인접한 2개의 상기 제2 도전 블록의 중심 거리는 0.3mm~0.4mm인것을 특징으로 하는 디스플레이 모듈.</claim></claimInfo><claimInfo><claim>32. 제16항 내지 제31항 중 어느 한 항에 있어서, 상기 제1 도전 블록의 폭은 0.18mm~0.28mm인 것; 및상기 제2 도전 블록의 폭은 0.15mm~0.2mm인 것 중 적어도 하나인것을 특징으로 하는 디스플레이 모듈.</claim></claimInfo><claimInfo><claim>33. 제16항 내지 제32항 중 어느 한 항에 있어서, 상기 제2 본딩 어셈블리에서 인접한 2개의 상기 제2 도전 블록의 중심 거리의 단위 온도에서의 팽창률은 상기 제1 본딩 어셈블리에서 인접한 2개의 상기 제1 도전 블록의 중심 거리의 단위 온도에서의 팽창률의 2~3배인 것을 특징으로 하는 디스플레이 모듈.</claim></claimInfo><claimInfo><claim>34. 제16항 내지 제33항 중 어느 한 항에 있어서, 상기 제1 본딩 어셈블리는 적어도 2개의 제1 정렬 구조를 더 포함하고, 상기 제2 본딩 어셈블리는 적어도 2개의 제2 정렬 구조를 더 포함하고, 하나의 제1 정렬 구조는 하나의 제2 정렬 구조와 협력하는것을 특징으로 하는 디스플레이 모듈.</claim></claimInfo><claimInfo><claim>35. 제16항 내지 제34항 중 어느 한 항에 있어서, 상기 제1 회로기판의 상기 제1 방향을 따른 크기는 350mm보다 작거나 같고;상기 제2 회로기판의 상기 제1 방향을 따른 크기는 200mm보다 작거나 같은것을 특징으로 하는 디스플레이 모듈.</claim></claimInfo><claimInfo><claim>36. 제14항 내지 제35항 중 어느 한 항에 기재된 디스플레이 모듈을 포함하는것을 특징으로 하는 디스플레이 디바이스.</claim></claimInfo><claimInfo><claim>37. 디스플레이 모듈의 제조 방법에 있어서,제2 회로기판의 단위 온도에서의 제2 팽창률을 취득하는 단계;상기 제2 팽창률에 따라, 제2 사전 수축률을 확정하여, 적어도 하나의 제2 회로기판-상기 적어도 하나의 제2 회로기판은 적어도 하나의 제2 본딩 어셈블리를 포함하고, 상기 제2 본딩 어셈블리는 순차적으로 이격되어 배열된 복수의 제2 도전 블록을 포함함-을 제조하는 단계,제1 회로기판-상기 제1 회로기판은 적어도 하나의 제1 본딩 어셈블리를 포함하고, 상기 제1 본딩 어셈블리는 제1 방향을 따라 순차적으로 이격되어 배열된 복수의 제1 도전 블록을 포함함-을 제공하는 단계,상기 제1 본딩 어셈블리와 상기 제2 본딩 어셈블리를 정렬하는 단계;상기 제1 본딩 어셈블리와 상기 제2 본딩 어셈블리 사이에 도전성 접착제를 설치하는 단계; 및상기 제1 본딩 어셈블리와 상기 제2 본딩 어셈블리를 사전 설정한 온도까지 가열한 후, 상기 제1 본딩 어셈블리와 상기 제2 본딩 어셈블리를 사전 설정한 압력으로 압착하여, 하나의 상기 제2 본딩 어셈블리 중의 복수의 제2 도전 블록을 하나의 상기 제1 본딩 어셈블리 중의 복수의 제1 도전 블록에 일대일로 대응하여 본딩 연결하는 단계를 포함하고;동일한 상기 제2 본딩 어셈블리에서, 각각의 제2 도전 블록은 그에 본딩 연결된 제1 도전 블록과 중첩되게 설치되고, 상기 제2 본딩 어셈블리의 중간부 위치에 대응하는 제2 도전 블록의 상기 제1 방향에서의 중첩 상태의 변화율은 0.102%보다 작은것을 특징으로 하는 디스플레이 모듈의 제조 방법.</claim></claimInfo><claimInfo><claim>38. 제37항에 있어서, 상기 제1 회로기판을 제공하는 단계는,제1 회로기판의 단위 온도에서의 제1 팽창률을 취득하는 단계; 및상기 제1 팽창률에 따라, 제1 사전 수축률을 확정하여, 제1 회로기판을 제조하는 단계를 포함하고;상기 제1 방향에서의 상기 제2 본딩 어셈블리의 중첩 상태의 변화율은 0.039%보다 작은것을 특징으로 하는 디스플레이 모듈의 제조 방법.</claim></claimInfo><claimInfo><claim>39. 제37항 또는 제38항에 있어서, 상기 제1 본딩 어셈블리와 상기 제2 본딩 어셈블리를 정렬하는 단계는,상기 제2 본딩 어셈블리의 이등분면과 상기 제1 본딩 어셈블리의 이등분면을 정렬하여 일치하도록 하는 단계를 포함하는것을 특징으로 하는 디스플레이 모듈의 제조 방법.</claim></claimInfo><claimInfo><claim>40. 제37항 또는 제38항에 있어서, 상기 제1 본딩 어셈블리는 적어도 2개의 제1 정렬 구조를 더 포함하고, 상기 제2 본딩 어셈블리는 적어도 2개의 제2 정렬 구조를 더 포함하고;상기 제1 본딩 어셈블리와 상기 제2 본딩 어셈블리를 정렬하는 단계는,상기 제2 본딩 어셈블리 중의 적어도 2개의 제2 정렬 구조를 상기 제1 본딩 어셈블리 중의 적어도 2개의 제1 정렬 구조에 각각 정렬하도록 하는 단계를 포함하는것을 특징으로 하는 디스플레이 모듈의 제조 방법.</claim></claimInfo><claimInfo><claim>41. 제37항 내지 제40항 중 어느 한 항에 있어서, 상기 사전 설정한 압력은 0.1MPa~0.4MPa인것을 특징으로 하는 디스플레이 모듈의 제조 방법.</claim></claimInfo><claimInfo><claim>42. 디스플레이 모듈의 제조 방법에 있어서,제1 회로기판의 단위 온도에서의 제1 팽창률을 취득하는 단계;상기 제1 팽창률에 따라, 제1 사전 수축률을 확정하여, 제1 회로기판-상기 제1 회로기판은 적어도 하나의 제1 본딩 어셈블리를 포함하고, 상기 제1 본딩 어셈블리는 제1 방향을 따라 순차적으로 이격되어 배열된 복수의 제1 도전 블록을 포함함-을 제조하는 단계;적어도 하나의 제2 회로기판-상기 적어도 하나의 제2 회로기판은 적어도 하나의 제2 본딩 어셈블리를 포함하고, 상기 제2 본딩 어셈블리는 순차적으로 이격되어 배열된 복수의 제2 도전 블록을 포함함-을 제공하는 단계;상기 제1 본딩 어셈블리와 상기 제2 본딩 어셈블리를 정렬하는 단계;상기 제1 본딩 어셈블리와 상기 제2 본딩 어셈블리 사이에 도전성 접착제를 설치하는 단계; 및상기 제1 본딩 어셈블리와 상기 제2 본딩 어셈블리를 사전 설정한 온도까지 가열한 후, 상기 제1 본딩 어셈블리와 상기 제2 본딩 어셈블리를 사전 설정한 압력으로 압착하여, 하나의 상기 제2 본딩 어셈블리 중의 복수의 제2 도전 블록을 하나의 상기 제1 본딩 어셈블리 중의 복수의 제1 도전 블록에 일대일로 대응하여 본딩 연결하는 단계를 포함하고;동일한 상기 제2 본딩 어셈블리에서, 각각의 제2 도전 블록은 그에 본딩 연결된 제1 도전 블록과 중첩되게 설치되고, 상기 제2 본딩 어셈블리의 중간부 위치에 대응하는 제2 도전 블록의 상기 제1 방향에서의 중첩 상태의 변화율은 0.050%보다 작은것을 특징으로 하는 디스플레이 모듈의 제조 방법.</claim></claimInfo><claimInfo><claim>43. 제42항에 있어서,상기 적어도 하나의 제2 회로기판은 순차적으로 이격되어 배열된 복수의 제4 도전 블록을 포함하는 적어도 하나의 제4 본딩 어셈블리를 포함하고;상기 제1 본딩 어셈블리와 상기 제2 본딩 어셈블리를 정렬하는 단계 전에, 또한,디스플레이 패널-상기 디스플레이 패널은 상기 제1 방향을 따라 순차적으로 이격되어 배열된 복수의 제3 도전 블록을 포함하는 적어도 하나의 제3 본딩 어셈블리를 포함함-을 제공하는 단계;상기 제3 본딩 어셈블리와 상기 제4 본딩 어셈블리를 정렬하는 단계;상기 제3 본딩 어셈블리와 상기 제4 본딩 어셈블리 사이에 도전성 접착제를 설치하는 단계;상기 제3 본딩 어셈블리와 상기 제4 본딩 어셈블리를 사전 설정한 온도까지 가열한 후, 상기 제3 본딩 어셈블리와 상기 제4 본딩 어셈블리를 사전 설정한 압력으로 압착하여, 하나의 상기 제4 본딩 어셈블리 중의 복수의 제4 도전 블록을 하나의 상기 제3 본딩 어셈블리 중의 복수의 제3 도전 블록에 일대일로 대응하여 본딩 연결하는 단계를 포함하고;적어도 하나의 상기 제4 본딩 어셈블리 중의 각각의 제4 도전 블록과 그에 본딩 연결된 제3 도전 블록의 상기 제1 방향에서의 중첩 폭은 상기 제3 도전 블록의 폭의 3분의 2보다 크거나 같은것을 특징으로 하는 디스플레이 모듈의 제조 방법.</claim></claimInfo><claimInfo><claim>44. 제43항에 있어서,상기 사전 설정한 온도는 150℃~250℃이고, 상기 사전 설정한 압력은 20N~40N인것을 특징으로 하는 디스플레이 모듈의 제조 방법.</claim></claimInfo><claimInfo><claim>45. 제43항 또는 제44항에 있어서,상기 적어도 하나의 제2 회로기판을 제공하는 단계는,제2 회로기판의 단위 온도에서의 제2 팽창률을 취득하는 단계; 및상기 제2 팽창률에 따라, 제2 사전 수축률을 확정하여, 적어도 하나의 제2 회로기판을 제조하는 단계를 포함하고;상기 제2 본딩 어셈블리의 중간부 위치에 대응하는 제2 도전 블록의 상기 제1 방향에서의 중첩 상태의 변화율은 0.039%보다 작은것을 특징으로 하는 디스플레이 모듈의 제조 방법.</claim></claimInfo><claimInfo><claim>46. 제43항 내지 제45항 중 어느 한 항에 있어서, 상기 제1 본딩 어셈블리와 상기 제2 본딩 어셈블리를 정렬하는 단계는,중간 위치에 위치한 상기 제2 본딩 어셈블리의 이등분면과 상기 제1 본딩 어셈블리의 이등분면을 정렬하여 일치하도록 하는 단계를 포함하는것을 특징으로 하는 디스플레이 모듈의 제조 방법.</claim></claimInfo><claimInfo><claim>47. 제43항 내지 제45항 중 어느 한 항에 있어서, 상기 제1 본딩 어셈블리는 적어도 2개의 제1 정렬 구조를 더 포함하고, 상기 제2 본딩 어셈블리는 적어도 2개의 제2 정렬 구조를 더 포함하고;상기 제1 본딩 어셈블리와 상기 제2 본딩 어셈블리를 정렬하는 단계는,모든 상기 제2 정렬 구조에서 상기 제1 방향을 따른 거리가 가장 먼 2개의 제2 정렬 구조를 대응하는 2개의 제1 정렬 구조에 각각 정렬하는 단계를 포함하는것을 특징으로 하는 디스플레이 모듈의 제조 방법.</claim></claimInfo><claimInfo><claim>48. 제42항 내지 제47항 중 어느 한 항에 있어서, 상기 사전 설정한 압력은 0.1MPa~0.4MPa인것을 특징으로 하는 디스플레이 모듈의 제조 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>중국 베이징 ******, 차오양 디스트릭트, 지우시앙치아오 로드 **호</address><code>520050438292</code><country>중국</country><engName>BOE TECHNOLOGY GROUP CO., LTD.</engName><name>보에 테크놀로지 그룹 컴퍼니 리미티드</name></applicantInfo><applicantInfo><address>중국 ****** 쓰촨 프로빈스 청두 하이-테크 디벨롭먼트 존 (웨스트 존) 허주오 로드 ****호</address><code>520110216778</code><country>중국</country><engName>Chengdu BOE Optoelectronics Technology Co., Ltd.</engName><name>청두 비오이 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>중국 ****** 베이...</address><code> </code><country> </country><engName>ZHANG, Qijun</engName><name>장, 치쥔</name></inventorInfo><inventorInfo><address>중국 ****** 베이...</address><code> </code><country> </country><engName>LI, Tianma</engName><name>리, 톈마</name></inventorInfo><inventorInfo><address>중국 ****** 베이...</address><code> </code><country> </country><engName>LI, Liang</engName><name>리, 량</name></inventorInfo><inventorInfo><address>중국 ****** 베이...</address><code> </code><country> </country><engName>JI, Bin</engName><name>지, 빈</name></inventorInfo><inventorInfo><address>중국 ****** 베이...</address><code> </code><country> </country><engName>JI, Xuelian</engName><name>지, 쉐롄</name></inventorInfo><inventorInfo><address>중국 ****** 베이...</address><code> </code><country> </country><engName>WANG, Guohui</engName><name>왕, 궈후이</name></inventorInfo><inventorInfo><address>중국 ****** 베이...</address><code> </code><country> </country><engName>DING, Xuefeng</engName><name>딩, 쉐펑</name></inventorInfo><inventorInfo><address>중국 ****** 베이...</address><code> </code><country> </country><engName>WANG, Dake</engName><name>왕, 다커</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 중구 정동길 **-** (정동, 정동빌딩) **층(김.장법률사무소)</address><code>920040000059</code><country>대한민국</country><engName>KIM SEONGWOON</engName><name>김성운</name></agentInfo><agentInfo><address>서울특별시 종로구 사직로*길 **, 세양빌딩 (내자동) *층(김.장법률사무소)</address><code>919980003619</code><country>대한민국</country><engName>YANG, Young June</engName><name>양영준</name></agentInfo><agentInfo><address>서울 중구 정동길 **-** (정동, 정동빌딩) **층(김.장법률사무소)</address><code>919990005000</code><country>대한민국</country><engName>PAIK MAN GI</engName><name>백만기</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2024.04.17</receiptDate><receiptNumber>1-1-2024-0423782-51</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2024.04.19</receiptDate><receiptNumber>1-5-2024-0066521-15</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2024.09.11</receiptDate><receiptNumber>1-1-2024-1001537-29</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2024.09.11</receiptDate><receiptNumber>1-1-2024-1001558-88</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Request for Prior Art Search</documentEngName><documentName>선행기술조사의뢰서</documentName><receiptDate>2025.04.09</receiptDate><receiptNumber>9-1-9999-9999999-89</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Report of Prior Art Search</documentEngName><documentName>선행기술조사보고서</documentName><receiptDate>2025.05.14</receiptDate><receiptNumber>9-6-2025-0122970-61</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2025.06.30</receiptDate><receiptNumber>9-5-2025-0617198-27</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[거절이유 등 통지에 따른 의견]의견서·답변서·소명서</documentName><receiptDate>2025.09.01</receiptDate><receiptNumber>1-1-2025-1003018-26</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2025.09.01</receiptDate><receiptNumber>1-1-2025-1003010-62</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020247012817.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93db8b76472a45e38fe54e1d22a6a560ab76e7149976f7e6b9c6c1ea1466f45a47ff061fef8aa0ce54f82e46db6151e454fe718d4ecb440ab6</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf9940cf183a4cd1ef1db8b45c43c72cc206864171d0919fb16fe616cc78959c5658c39b44fa7a8aa690345764ec52058056616234764ecaa6</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>