<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 17:51:33.5133</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.04.11</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-0047580</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>비전 트랜스포머의 아키텍처 탐색 및 압축 방법 및 이를 위한 전자 장치</inventionTitle><inventionTitleEng>Architectural exploration and compression method  of vision transformer and electronic device therefor</inventionTitleEng><openDate>2024.04.25</openDate><openNumber>10-2024-0054158</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2023.04.11</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>G06N 3/0495</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>G06N 3/0455</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>G06N 3/048</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>G06N 3/047</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>G06N 3/092</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 비전 트랜스포머의 아키텍처 탐색 및 압축 방법, 및 이를 위한 전자 장치가 개시된다. 일 실시 예에 따른 비전 트랜스포머의 아키텍처 탐색 및 압축 방법은 현재 스테이지에 있어서, 이전 스테이지에서 설정된 비전 트랜스포머의 아키텍처를 나타내는 입력 텐서를 생성하는 단계, 입력 텐서에 기초하여 비전 트랜스포머의 압축률 및 정확도에 기초한 보상을 최대화 할 것으로 기대되는 출력 텐서를 생성하는 단계, 출력 텐서가 나타내는 아키텍처로 비전 트랜스포머의 아키텍처를 설정하는 단계, 및 비전 트랜스포머의 압축률 및 정확도에 기초하여 보상을 산출하는 단계를 포함한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 비전 트랜스포머의 아키텍처 탐색 및 압축 방법에 있어서,최초 스테이지에서 최종 스테이지까지 압축을 위한 비전 트랜스포머의 아키텍처를 탐색하는 스테이지를 반복하는 단계를 포함하고,반복되는 스테이지들 중 현재 스테이지는,이전 스테이지에서 설정된 비전 트랜스포머의 아키텍처를 나타내는 입력 텐서를 생성하는 단계;상기 입력 텐서에 기초하여 상기 비전 트랜스포머의 압축률 및 정확도에 기초한 보상을 최대화 할 것으로 기대되는 출력 텐서를 생성하는 단계;상기 출력 텐서가 나타내는 아키텍처로 상기 비전 트랜스포머의 아키텍처를 설정하는 단계; 및상기 비전 트랜스포머의 압축률 및 정확도에 기초하여 보상을 산출하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 최초 스테이지에서 상기 입력 텐서가 나타내는 비전 트랜스포머의 아키텍처와 상기 최종 스테이지에서 상기 출력 텐서가 나타내는 비전 트랜스포머의 아키텍처의 트랜스포머 인코더의 개수가 다른, 방법.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서,상기 최초 스테이지에서 상기 입력 텐서가 나타내는 비전 트랜스포머의 아키텍처의 적어도 하나의 트랜스포머 인코더와 상기 최종 스테이지에서 상기 출력 텐서가 나타내는 비전 트랜스포머의 아키텍처의 대응하는 적어도 하나의 트랜스포머 인코더의 압축률이 다른, 방법.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서,상기 최초 스테이지에서 상기 입력 텐서가 나타내는 비전 트랜스포머의 아키텍처의 적어도 하나의 트랜스포머 인코더의 멀티-헤드 어텐션 층과 상기 최종 스테이지에서 상기 출력 텐서가 나타내는 비전 트랜스포머의 아키텍처의 대응하는 적어도 하나의 트랜스포머 인코더의 멀티-헤드 어텐션 층의 헤드 수가 다른, 방법.</claim></claimInfo><claimInfo><claim>5. 제1항에 있어서,상기 최초 스테이지에서 상기 입력 텐서가 나타내는 비전 트랜스포머의 아키텍처의 적어도 하나의 트랜스포머 인코더의 다층 퍼셉트론 층과 상기 최종 스테이지에서 상기 출력 텐서가 나타내는 비전 트랜스포머의 아키텍처의 대응하는 적어도 하나의 트랜스포머 인코더의 다층 퍼셉트론 층의 은닉 차원의 수가 다른, 방법.</claim></claimInfo><claimInfo><claim>6. 제1항에 있어서,상기 최종 스테이지에서 상기 출력 텐서가 나타내는 비전 트랜스포머의 아키텍처의 적어도 하나의 트랜스포머 인코더는 멀티-헤드 어텐션 층의 출력을 정규화하도록 구성된 제1 추가 정규화 층을 포함하는, 방법.</claim></claimInfo><claimInfo><claim>7. 제1항에 있어서,상기 최종 스테이지에서 상기 출력 텐서가 나타내는 비전 트랜스포머의 아키텍처의 적어도 하나의 트랜스포머 인코더는 다층 퍼셉트론 층의 출력을 정규화하도록 구성된 제2 추가 정규화 층을 포함하는, 방법.</claim></claimInfo><claimInfo><claim>8. 제1항에 있어서,상기 최종 스테이지에서 상기 출력 텐서가 나타내는 비전 트랜스포머의 아키텍처는, 어느 하나의 트랜스포머 인코더의 입력과 다른 하나의 트랜스포머 인코더의 출력을 연결하도록 구성된 스킵 증강 층을 포함하는, 방법.</claim></claimInfo><claimInfo><claim>9. 제8항에 있어서,상기 스킵 증강 층은,상기 어느 하나의 트랜스포머 인코더의 입력에 대하여 선형 투영(linear projection) 및 활성화 함수를 적용하도록 구성된 활성화 층; 및상기 활성화 층의 출력을 정규화하도록 구성된 정규화 층을 포함하는, 방법.</claim></claimInfo><claimInfo><claim>10. 제1항에 있어서,상기 출력 텐서를 생성하는 단계는,상기 입력 텐서의 차원을 감소시킴으로써 저차원 텐서를 생성하는 단계; 및상기 저차원 텐서에 대하여 베이지안 최적화를 수행함으로써 상기 출력 텐서를 생성하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>11. 제10항에 있어서,상기 저차원 텐서를 생성하는 단계는,상기 입력 텐서를 적어도 2개의 차원에 대하여 각각 임베딩을 수행함으로써 임베딩 벡터들을 생성하는 단계; 및상기 임베딩 벡터들을 연쇄함으로써 상기 저차원 텐서를 생성하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>12. 제1항에 있어서,상기 보상을 산출하는 단계는,미리 결정된 에폭 수(epoch number)를 이용하여 상기 비전 트랜스포머를 학습시키는 단계; 및상기 학습된 비전 트랜스포머의 압축률 및 정확도에 기초하여 상기 보상을 산출하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>13. 제1항에 있어서,상기 보상을 산출하는 단계는,상기 압축률이 상기 보상에 미치는 영향 및 상기 정확도가 상기 보상에 미치는 영향을 조절하기 위한 스케일 팩터를 설정하는 단계; 및상기 설정된 스케일 팩터에 기초하여 상기 보상을 산출하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>14. 컴퓨팅 장치를 이용하여 제1항 내지 제13항 중 어느 한 항의 방법을 실행시키기 위하여 매체에 저장된 컴퓨터 프로그램.</claim></claimInfo><claimInfo><claim>15. 비전 트랜스포머의 아키텍처 탐색 및 압축을 위한 전자 장치에 있어서,하나 이상의 인스트럭션들을 저장하도록 구성된 메모리; 및상기 하나 이상의 인스트럭션을 실행하도록 구성된 프로세서를 포함하고,상기 프로세서는 최초 스테이지에서 최종 스테이지까지 압축을 위한 비전 트랜스포머의 아키텍처를 탐색하는 스테이지를 반복하도록 구성되고,상기 프로세서는 반복되는 스테이지 중 현재 스테이지에서:이전 스테이지에서 설정된 비전 트랜스포머의 아키텍처를 나타내는 입력 텐서를 생성하고,상기 입력 텐서에 기초하여 상기 비전 트랜스포머의 압축률 및 정확도에 기초한 보상을 최대화 할 것으로 기대되는 출력 텐서를 생성하고,상기 출력 텐서가 나타내는 아키텍처로 상기 비전 트랜스포머의 아키텍처를 설정하고,상기 비전 트랜스포머의 압축률 및 정확도에 기초하여 보상을 산출하도록 구성된, 전자 장치.</claim></claimInfo><claimInfo><claim>16. 압축된 비전 트랜스포머를 위한 전자 장치에 있어서,압축된 비전 트랜스포머를 저장하도록 구성된 메모리; 및상기 압축된 비전 트랜스포머를 실행하도록 구성된 프로세서를 포함하고,상기 압축된 비전 트랜스포머는:서로 다른 압축률을 갖는 복수의 트랜스포머 인코더들; 및어느 하나의 트랜스포머 인코더의 입력과 다른 하나의 트랜스포머 인코더의 출력을 연결하도록 구성된 스킵 증강 층을 포함하는, 전자 장치.</claim></claimInfo><claimInfo><claim>17. 제16항에 있어서,상기 압축된 비전 트랜스포머는,멀티-헤드 어텐션 층의 출력을 정규화하도록 구성된 제1 추가 정규화 층을 포함하는 적어도 하나의 트랜스포머 인코더를 포함하는, 전자 장치.</claim></claimInfo><claimInfo><claim>18. 제16항에 있어서,상기 압축된 비전 트랜스포머는,다층 퍼셉트론 층의 출력을 정규화하도록 구성된 제2 추가 정규화 층을 포함하는 적어도 하나의 트랜스포머 인코더를 포함하는, 전자 장치.</claim></claimInfo><claimInfo><claim>19. 제16항에 있어서,상기 스킵 증강 층은,상기 어느 하나의 트랜스포머 인코더의 입력에 대하여 선형 투영(linear projection) 및 활성화 함수를 적용하도록 구성된 활성화 층; 및상기 활성화 층의 출력을 정규화하도록 구성된 정규화 층을 포함하는, 전자 장치.</claim></claimInfo><claimInfo><claim>20. 제16항에 있어서,상기 복수의 트랜스포머 인코더들 중 적어도 두 개는 멀티-헤드 어텐션 층의 헤드 수 또는 다층 퍼셉트론 층의 은닉 차원의 수가 서로 다른, 전자 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경상북도 김천시  ...</address><code>119980043081</code><country>대한민국</country><engName>KEPCO ENGINEERING &amp; CONSTRUCTION COMPANY, INC.</engName><name>한국전력기술 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>대전광역시 동구...</address><code> </code><country> </country><engName>KIM, Dae Ho</engName><name>김대호</name></inventorInfo><inventorInfo><address>대구광역시 북구...</address><code> </code><country> </country><engName>KIM, Jae Il</engName><name>김재일</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 강남구 언주로 **길 **, *층, **층, **층, **층(도곡동, 대림아크로텔)</address><code>920051000028</code><country>대한민국</country><engName>Y.P.LEE,MOCK&amp;PARTNERS</engName><name>리앤목특허법인</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>대한민국</priorityApplicationCountry><priorityApplicationDate>2022.10.18</priorityApplicationDate><priorityApplicationNumber>1020220134456</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2023.04.11</receiptDate><receiptNumber>1-1-2023-0407206-75</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Request for Prior Art Search</documentEngName><documentName>선행기술조사의뢰서</documentName><receiptDate>2025.06.13</receiptDate><receiptNumber>9-1-9999-9999999-89</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Report of Deferment (Postponement) of Processing of Examination</documentEngName><documentName>심사처리보류(연기)보고서</documentName><receiptDate>2025.09.18</receiptDate><receiptNumber>9-6-2025-0175280-07</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Report of Prior Art Search</documentEngName><documentName>선행기술조사보고서</documentName><receiptDate>2025.09.24</receiptDate><receiptNumber>9-6-2025-0193525-10</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2025.10.22</receiptDate><receiptNumber>9-5-2025-1021416-53</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020230047580.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c938d45359b3eade85b7fc14659b5c4666052c0e22875ca3b6e77c605ed11212520b6b29288d954cbe171e5af8dc352a861966d5ba02b77710d</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfdb30c28d6c233b9ff7b5d67cb91174f93bb13a673807ab39220098c9c3cb9ac3ff7ef2e2bb12b60935c3798a816c5ff8bb3d4d49d3eb192b</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>