TimeQuest Timing Analyzer report for pfl_top
Sat Apr 24 21:17:15 2021
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1100mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1100mV 85C Model Setup Summary
  8. Slow 1100mV 85C Model Hold Summary
  9. Slow 1100mV 85C Model Recovery Summary
 10. Slow 1100mV 85C Model Removal Summary
 11. Slow 1100mV 85C Model Minimum Pulse Width Summary
 12. Setup Times
 13. Hold Times
 14. Clock to Output Times
 15. Minimum Clock to Output Times
 16. Propagation Delay
 17. Minimum Propagation Delay
 18. Output Enable Times
 19. Minimum Output Enable Times
 20. Output Disable Times
 21. Minimum Output Disable Times
 22. Slow 1100mV 85C Model Metastability Report
 23. Slow 1100mV 0C Model Fmax Summary
 24. Slow 1100mV 0C Model Setup Summary
 25. Slow 1100mV 0C Model Hold Summary
 26. Slow 1100mV 0C Model Recovery Summary
 27. Slow 1100mV 0C Model Removal Summary
 28. Slow 1100mV 0C Model Minimum Pulse Width Summary
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Propagation Delay
 34. Minimum Propagation Delay
 35. Output Enable Times
 36. Minimum Output Enable Times
 37. Output Disable Times
 38. Minimum Output Disable Times
 39. Slow 1100mV 0C Model Metastability Report
 40. Fast 1100mV 0C Model Setup Summary
 41. Fast 1100mV 0C Model Hold Summary
 42. Fast 1100mV 0C Model Recovery Summary
 43. Fast 1100mV 0C Model Removal Summary
 44. Fast 1100mV 0C Model Minimum Pulse Width Summary
 45. Setup Times
 46. Hold Times
 47. Clock to Output Times
 48. Minimum Clock to Output Times
 49. Propagation Delay
 50. Minimum Propagation Delay
 51. Output Enable Times
 52. Minimum Output Enable Times
 53. Output Disable Times
 54. Minimum Output Disable Times
 55. Fast 1100mV 0C Model Metastability Report
 56. Multicorner Timing Analysis Summary
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Progagation Delay
 62. Minimum Progagation Delay
 63. Board Trace Model Assignments
 64. Input Transition Times
 65. Slow Corner Signal Integrity Metrics
 66. Fast Corner Signal Integrity Metrics
 67. Setup Transfers
 68. Hold Transfers
 69. Recovery Transfers
 70. Removal Transfers
 71. Report TCCS
 72. Report RSKM
 73. Unconstrained Paths
 74. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; pfl_top                                                            ;
; Device Family      ; Stratix III                                                        ;
; Device Name        ; EP3SL150F1152C2                                                    ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Enabled                                                            ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-16        ; < 0.1%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                    ;
+---------------------+------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+
; Clock Name          ; Type ; Period  ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                 ;
+---------------------+------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+
; altera_reserved_tck ; Base ; 100.000 ; 10.0 MHz  ; 0.000 ; 50.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { altera_reserved_tck } ;
+---------------------+------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+


+-----------------------------------------------------------+
; Slow 1100mV 85C Model Fmax Summary                        ;
+------------+-----------------+---------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name          ; Note ;
+------------+-----------------+---------------------+------+
; 181.62 MHz ; 181.62 MHz      ; altera_reserved_tck ;      ;
+------------+-----------------+---------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+----------------------------------------------+
; Slow 1100mV 85C Model Setup Summary          ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; altera_reserved_tck ; 47.247 ; 0.000         ;
+---------------------+--------+---------------+


+---------------------------------------------+
; Slow 1100mV 85C Model Hold Summary          ;
+---------------------+-------+---------------+
; Clock               ; Slack ; End Point TNS ;
+---------------------+-------+---------------+
; altera_reserved_tck ; 0.294 ; 0.000         ;
+---------------------+-------+---------------+


+----------------------------------------------+
; Slow 1100mV 85C Model Recovery Summary       ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; altera_reserved_tck ; 48.771 ; 0.000         ;
+---------------------+--------+---------------+


+---------------------------------------------+
; Slow 1100mV 85C Model Removal Summary       ;
+---------------------+-------+---------------+
; Clock               ; Slack ; End Point TNS ;
+---------------------+-------+---------------+
; altera_reserved_tck ; 0.680 ; 0.000         ;
+---------------------+-------+---------------+


+---------------------------------------------------+
; Slow 1100mV 85C Model Minimum Pulse Width Summary ;
+---------------------+--------+--------------------+
; Clock               ; Slack  ; End Point TNS      ;
+---------------------+--------+--------------------+
; altera_reserved_tck ; 49.239 ; 0.000              ;
+---------------------+--------+--------------------+


+-----------------------------------------------------------------------------------------------------+
; Setup Times                                                                                         ;
+--------------------------+---------------------+--------+--------+------------+---------------------+
; Data Port                ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference     ;
+--------------------------+---------------------+--------+--------+------------+---------------------+
; altera_reserved_tdi      ; altera_reserved_tck ; -2.037 ; -1.832 ; Rise       ; altera_reserved_tck ;
; altera_reserved_tms      ; altera_reserved_tck ; -1.850 ; -1.604 ; Rise       ; altera_reserved_tck ;
; flash_data[*]            ; altera_reserved_tck ; 0.454  ; 0.033  ; Rise       ; altera_reserved_tck ;
;  flash_data[0]           ; altera_reserved_tck ; -0.790 ; -1.022 ; Rise       ; altera_reserved_tck ;
;  flash_data[1]           ; altera_reserved_tck ; -0.534 ; -0.863 ; Rise       ; altera_reserved_tck ;
;  flash_data[2]           ; altera_reserved_tck ; -0.628 ; -0.881 ; Rise       ; altera_reserved_tck ;
;  flash_data[3]           ; altera_reserved_tck ; -0.643 ; -0.918 ; Rise       ; altera_reserved_tck ;
;  flash_data[4]           ; altera_reserved_tck ; -0.670 ; -0.926 ; Rise       ; altera_reserved_tck ;
;  flash_data[5]           ; altera_reserved_tck ; -0.180 ; -0.473 ; Rise       ; altera_reserved_tck ;
;  flash_data[6]           ; altera_reserved_tck ; -0.564 ; -0.794 ; Rise       ; altera_reserved_tck ;
;  flash_data[7]           ; altera_reserved_tck ; -0.655 ; -0.888 ; Rise       ; altera_reserved_tck ;
;  flash_data[8]           ; altera_reserved_tck ; -0.268 ; -0.593 ; Rise       ; altera_reserved_tck ;
;  flash_data[9]           ; altera_reserved_tck ; 0.454  ; 0.033  ; Rise       ; altera_reserved_tck ;
;  flash_data[10]          ; altera_reserved_tck ; -0.028 ; -0.420 ; Rise       ; altera_reserved_tck ;
;  flash_data[11]          ; altera_reserved_tck ; 0.150  ; -0.261 ; Rise       ; altera_reserved_tck ;
;  flash_data[12]          ; altera_reserved_tck ; 0.402  ; -0.013 ; Rise       ; altera_reserved_tck ;
;  flash_data[13]          ; altera_reserved_tck ; -0.113 ; -0.477 ; Rise       ; altera_reserved_tck ;
;  flash_data[14]          ; altera_reserved_tck ; -0.093 ; -0.448 ; Rise       ; altera_reserved_tck ;
;  flash_data[15]          ; altera_reserved_tck ; -0.039 ; -0.480 ; Rise       ; altera_reserved_tck ;
; pfl_flash_access_granted ; altera_reserved_tck ; 0.294  ; -0.218 ; Rise       ; altera_reserved_tck ;
+--------------------------+---------------------+--------+--------+------------+---------------------+


+---------------------------------------------------------------------------------------------------+
; Hold Times                                                                                        ;
+--------------------------+---------------------+-------+-------+------------+---------------------+
; Data Port                ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+--------------------------+---------------------+-------+-------+------------+---------------------+
; altera_reserved_tdi      ; altera_reserved_tck ; 4.701 ; 4.545 ; Rise       ; altera_reserved_tck ;
; altera_reserved_tms      ; altera_reserved_tck ; 4.799 ; 4.673 ; Rise       ; altera_reserved_tck ;
; flash_data[*]            ; altera_reserved_tck ; 2.480 ; 2.736 ; Rise       ; altera_reserved_tck ;
;  flash_data[0]           ; altera_reserved_tck ; 2.449 ; 2.736 ; Rise       ; altera_reserved_tck ;
;  flash_data[1]           ; altera_reserved_tck ; 2.220 ; 2.478 ; Rise       ; altera_reserved_tck ;
;  flash_data[2]           ; altera_reserved_tck ; 2.338 ; 2.636 ; Rise       ; altera_reserved_tck ;
;  flash_data[3]           ; altera_reserved_tck ; 2.222 ; 2.481 ; Rise       ; altera_reserved_tck ;
;  flash_data[4]           ; altera_reserved_tck ; 2.234 ; 2.494 ; Rise       ; altera_reserved_tck ;
;  flash_data[5]           ; altera_reserved_tck ; 2.069 ; 2.304 ; Rise       ; altera_reserved_tck ;
;  flash_data[6]           ; altera_reserved_tck ; 2.210 ; 2.469 ; Rise       ; altera_reserved_tck ;
;  flash_data[7]           ; altera_reserved_tck ; 2.480 ; 2.725 ; Rise       ; altera_reserved_tck ;
;  flash_data[8]           ; altera_reserved_tck ; 2.061 ; 2.323 ; Rise       ; altera_reserved_tck ;
;  flash_data[9]           ; altera_reserved_tck ; 1.838 ; 2.202 ; Rise       ; altera_reserved_tck ;
;  flash_data[10]          ; altera_reserved_tck ; 1.945 ; 2.295 ; Rise       ; altera_reserved_tck ;
;  flash_data[11]          ; altera_reserved_tck ; 1.816 ; 2.180 ; Rise       ; altera_reserved_tck ;
;  flash_data[12]          ; altera_reserved_tck ; 1.775 ; 2.125 ; Rise       ; altera_reserved_tck ;
;  flash_data[13]          ; altera_reserved_tck ; 1.926 ; 2.232 ; Rise       ; altera_reserved_tck ;
;  flash_data[14]          ; altera_reserved_tck ; 2.020 ; 2.354 ; Rise       ; altera_reserved_tck ;
;  flash_data[15]          ; altera_reserved_tck ; 2.016 ; 2.407 ; Rise       ; altera_reserved_tck ;
; pfl_flash_access_granted ; altera_reserved_tck ; 1.266 ; 1.758 ; Rise       ; altera_reserved_tck ;
+--------------------------+---------------------+-------+-------+------------+---------------------+


+-----------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                               ;
+--------------------------+---------------------+--------+--------+------------+---------------------+
; Data Port                ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference     ;
+--------------------------+---------------------+--------+--------+------------+---------------------+
; flash_addr[*]            ; altera_reserved_tck ; 9.863  ; 9.827  ; Rise       ; altera_reserved_tck ;
;  flash_addr[0]           ; altera_reserved_tck ; 9.587  ; 9.559  ; Rise       ; altera_reserved_tck ;
;  flash_addr[1]           ; altera_reserved_tck ; 9.610  ; 9.569  ; Rise       ; altera_reserved_tck ;
;  flash_addr[2]           ; altera_reserved_tck ; 9.621  ; 9.581  ; Rise       ; altera_reserved_tck ;
;  flash_addr[3]           ; altera_reserved_tck ; 9.615  ; 9.582  ; Rise       ; altera_reserved_tck ;
;  flash_addr[4]           ; altera_reserved_tck ; 9.530  ; 9.502  ; Rise       ; altera_reserved_tck ;
;  flash_addr[5]           ; altera_reserved_tck ; 9.528  ; 9.497  ; Rise       ; altera_reserved_tck ;
;  flash_addr[6]           ; altera_reserved_tck ; 9.516  ; 9.487  ; Rise       ; altera_reserved_tck ;
;  flash_addr[7]           ; altera_reserved_tck ; 9.510  ; 9.482  ; Rise       ; altera_reserved_tck ;
;  flash_addr[8]           ; altera_reserved_tck ; 9.590  ; 9.556  ; Rise       ; altera_reserved_tck ;
;  flash_addr[9]           ; altera_reserved_tck ; 9.512  ; 9.482  ; Rise       ; altera_reserved_tck ;
;  flash_addr[10]          ; altera_reserved_tck ; 9.507  ; 9.505  ; Rise       ; altera_reserved_tck ;
;  flash_addr[11]          ; altera_reserved_tck ; 9.536  ; 9.524  ; Rise       ; altera_reserved_tck ;
;  flash_addr[12]          ; altera_reserved_tck ; 9.684  ; 9.658  ; Rise       ; altera_reserved_tck ;
;  flash_addr[13]          ; altera_reserved_tck ; 9.691  ; 9.663  ; Rise       ; altera_reserved_tck ;
;  flash_addr[14]          ; altera_reserved_tck ; 9.747  ; 9.736  ; Rise       ; altera_reserved_tck ;
;  flash_addr[15]          ; altera_reserved_tck ; 9.709  ; 9.691  ; Rise       ; altera_reserved_tck ;
;  flash_addr[16]          ; altera_reserved_tck ; 9.729  ; 9.719  ; Rise       ; altera_reserved_tck ;
;  flash_addr[17]          ; altera_reserved_tck ; 9.738  ; 9.732  ; Rise       ; altera_reserved_tck ;
;  flash_addr[18]          ; altera_reserved_tck ; 9.766  ; 9.740  ; Rise       ; altera_reserved_tck ;
;  flash_addr[19]          ; altera_reserved_tck ; 9.789  ; 9.749  ; Rise       ; altera_reserved_tck ;
;  flash_addr[20]          ; altera_reserved_tck ; 9.713  ; 9.710  ; Rise       ; altera_reserved_tck ;
;  flash_addr[21]          ; altera_reserved_tck ; 9.822  ; 9.802  ; Rise       ; altera_reserved_tck ;
;  flash_addr[22]          ; altera_reserved_tck ; 9.856  ; 9.827  ; Rise       ; altera_reserved_tck ;
;  flash_addr[23]          ; altera_reserved_tck ; 9.835  ; 9.819  ; Rise       ; altera_reserved_tck ;
;  flash_addr[24]          ; altera_reserved_tck ; 9.863  ; 9.827  ; Rise       ; altera_reserved_tck ;
; flash_data[*]            ; altera_reserved_tck ; 10.224 ; 10.125 ; Rise       ; altera_reserved_tck ;
;  flash_data[0]           ; altera_reserved_tck ; 9.659  ; 9.621  ; Rise       ; altera_reserved_tck ;
;  flash_data[1]           ; altera_reserved_tck ; 9.658  ; 9.613  ; Rise       ; altera_reserved_tck ;
;  flash_data[2]           ; altera_reserved_tck ; 9.660  ; 9.626  ; Rise       ; altera_reserved_tck ;
;  flash_data[3]           ; altera_reserved_tck ; 9.514  ; 9.485  ; Rise       ; altera_reserved_tck ;
;  flash_data[4]           ; altera_reserved_tck ; 9.549  ; 9.520  ; Rise       ; altera_reserved_tck ;
;  flash_data[5]           ; altera_reserved_tck ; 9.664  ; 9.633  ; Rise       ; altera_reserved_tck ;
;  flash_data[6]           ; altera_reserved_tck ; 9.672  ; 9.668  ; Rise       ; altera_reserved_tck ;
;  flash_data[7]           ; altera_reserved_tck ; 9.660  ; 9.616  ; Rise       ; altera_reserved_tck ;
;  flash_data[8]           ; altera_reserved_tck ; 9.652  ; 9.650  ; Rise       ; altera_reserved_tck ;
;  flash_data[9]           ; altera_reserved_tck ; 10.141 ; 10.023 ; Rise       ; altera_reserved_tck ;
;  flash_data[10]          ; altera_reserved_tck ; 10.224 ; 10.125 ; Rise       ; altera_reserved_tck ;
;  flash_data[11]          ; altera_reserved_tck ; 10.217 ; 10.120 ; Rise       ; altera_reserved_tck ;
;  flash_data[12]          ; altera_reserved_tck ; 10.141 ; 10.040 ; Rise       ; altera_reserved_tck ;
;  flash_data[13]          ; altera_reserved_tck ; 9.964  ; 9.850  ; Rise       ; altera_reserved_tck ;
;  flash_data[14]          ; altera_reserved_tck ; 9.996  ; 9.894  ; Rise       ; altera_reserved_tck ;
;  flash_data[15]          ; altera_reserved_tck ; 9.981  ; 9.908  ; Rise       ; altera_reserved_tck ;
; flash_nce                ; altera_reserved_tck ; 11.437 ; 11.372 ; Rise       ; altera_reserved_tck ;
; flash_noe                ; altera_reserved_tck ; 10.442 ; 10.440 ; Rise       ; altera_reserved_tck ;
; flash_nwe                ; altera_reserved_tck ; 11.661 ; 11.600 ; Rise       ; altera_reserved_tck ;
; pfl_flash_access_request ; altera_reserved_tck ; 10.371 ; 10.306 ; Rise       ; altera_reserved_tck ;
; altera_reserved_tdo      ; altera_reserved_tck ; 11.970 ; 12.094 ; Fall       ; altera_reserved_tck ;
+--------------------------+---------------------+--------+--------+------------+---------------------+


+---------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                     ;
+--------------------------+---------------------+-------+-------+------------+---------------------+
; Data Port                ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+--------------------------+---------------------+-------+-------+------------+---------------------+
; flash_addr[*]            ; altera_reserved_tck ; 8.220 ; 8.192 ; Rise       ; altera_reserved_tck ;
;  flash_addr[0]           ; altera_reserved_tck ; 8.294 ; 8.264 ; Rise       ; altera_reserved_tck ;
;  flash_addr[1]           ; altera_reserved_tck ; 8.316 ; 8.274 ; Rise       ; altera_reserved_tck ;
;  flash_addr[2]           ; altera_reserved_tck ; 8.327 ; 8.285 ; Rise       ; altera_reserved_tck ;
;  flash_addr[3]           ; altera_reserved_tck ; 8.321 ; 8.286 ; Rise       ; altera_reserved_tck ;
;  flash_addr[4]           ; altera_reserved_tck ; 8.242 ; 8.212 ; Rise       ; altera_reserved_tck ;
;  flash_addr[5]           ; altera_reserved_tck ; 8.240 ; 8.207 ; Rise       ; altera_reserved_tck ;
;  flash_addr[6]           ; altera_reserved_tck ; 8.227 ; 8.196 ; Rise       ; altera_reserved_tck ;
;  flash_addr[7]           ; altera_reserved_tck ; 8.222 ; 8.192 ; Rise       ; altera_reserved_tck ;
;  flash_addr[8]           ; altera_reserved_tck ; 8.298 ; 8.261 ; Rise       ; altera_reserved_tck ;
;  flash_addr[9]           ; altera_reserved_tck ; 8.223 ; 8.192 ; Rise       ; altera_reserved_tck ;
;  flash_addr[10]          ; altera_reserved_tck ; 8.220 ; 8.215 ; Rise       ; altera_reserved_tck ;
;  flash_addr[11]          ; altera_reserved_tck ; 8.247 ; 8.233 ; Rise       ; altera_reserved_tck ;
;  flash_addr[12]          ; altera_reserved_tck ; 8.390 ; 8.361 ; Rise       ; altera_reserved_tck ;
;  flash_addr[13]          ; altera_reserved_tck ; 8.397 ; 8.366 ; Rise       ; altera_reserved_tck ;
;  flash_addr[14]          ; altera_reserved_tck ; 8.450 ; 8.436 ; Rise       ; altera_reserved_tck ;
;  flash_addr[15]          ; altera_reserved_tck ; 8.414 ; 8.393 ; Rise       ; altera_reserved_tck ;
;  flash_addr[16]          ; altera_reserved_tck ; 8.433 ; 8.421 ; Rise       ; altera_reserved_tck ;
;  flash_addr[17]          ; altera_reserved_tck ; 8.442 ; 8.432 ; Rise       ; altera_reserved_tck ;
;  flash_addr[18]          ; altera_reserved_tck ; 8.465 ; 8.437 ; Rise       ; altera_reserved_tck ;
;  flash_addr[19]          ; altera_reserved_tck ; 8.488 ; 8.446 ; Rise       ; altera_reserved_tck ;
;  flash_addr[20]          ; altera_reserved_tck ; 8.417 ; 8.411 ; Rise       ; altera_reserved_tck ;
;  flash_addr[21]          ; altera_reserved_tck ; 8.521 ; 8.498 ; Rise       ; altera_reserved_tck ;
;  flash_addr[22]          ; altera_reserved_tck ; 8.553 ; 8.522 ; Rise       ; altera_reserved_tck ;
;  flash_addr[23]          ; altera_reserved_tck ; 8.533 ; 8.515 ; Rise       ; altera_reserved_tck ;
;  flash_addr[24]          ; altera_reserved_tck ; 8.558 ; 8.520 ; Rise       ; altera_reserved_tck ;
; flash_data[*]            ; altera_reserved_tck ; 8.228 ; 8.196 ; Rise       ; altera_reserved_tck ;
;  flash_data[0]           ; altera_reserved_tck ; 8.364 ; 8.324 ; Rise       ; altera_reserved_tck ;
;  flash_data[1]           ; altera_reserved_tck ; 8.363 ; 8.318 ; Rise       ; altera_reserved_tck ;
;  flash_data[2]           ; altera_reserved_tck ; 8.366 ; 8.329 ; Rise       ; altera_reserved_tck ;
;  flash_data[3]           ; altera_reserved_tck ; 8.228 ; 8.196 ; Rise       ; altera_reserved_tck ;
;  flash_data[4]           ; altera_reserved_tck ; 8.261 ; 8.230 ; Rise       ; altera_reserved_tck ;
;  flash_data[5]           ; altera_reserved_tck ; 8.370 ; 8.337 ; Rise       ; altera_reserved_tck ;
;  flash_data[6]           ; altera_reserved_tck ; 8.377 ; 8.370 ; Rise       ; altera_reserved_tck ;
;  flash_data[7]           ; altera_reserved_tck ; 8.365 ; 8.319 ; Rise       ; altera_reserved_tck ;
;  flash_data[8]           ; altera_reserved_tck ; 8.356 ; 8.352 ; Rise       ; altera_reserved_tck ;
;  flash_data[9]           ; altera_reserved_tck ; 8.823 ; 8.707 ; Rise       ; altera_reserved_tck ;
;  flash_data[10]          ; altera_reserved_tck ; 8.903 ; 8.805 ; Rise       ; altera_reserved_tck ;
;  flash_data[11]          ; altera_reserved_tck ; 8.896 ; 8.800 ; Rise       ; altera_reserved_tck ;
;  flash_data[12]          ; altera_reserved_tck ; 8.824 ; 8.724 ; Rise       ; altera_reserved_tck ;
;  flash_data[13]          ; altera_reserved_tck ; 8.653 ; 8.541 ; Rise       ; altera_reserved_tck ;
;  flash_data[14]          ; altera_reserved_tck ; 8.683 ; 8.583 ; Rise       ; altera_reserved_tck ;
;  flash_data[15]          ; altera_reserved_tck ; 8.669 ; 8.596 ; Rise       ; altera_reserved_tck ;
; flash_nce                ; altera_reserved_tck ; 8.978 ; 9.023 ; Rise       ; altera_reserved_tck ;
; flash_noe                ; altera_reserved_tck ; 8.783 ; 8.751 ; Rise       ; altera_reserved_tck ;
; flash_nwe                ; altera_reserved_tck ; 9.237 ; 9.240 ; Rise       ; altera_reserved_tck ;
; pfl_flash_access_request ; altera_reserved_tck ; 9.041 ; 8.975 ; Rise       ; altera_reserved_tck ;
; altera_reserved_tdo      ; altera_reserved_tck ; 9.694 ; 9.696 ; Fall       ; altera_reserved_tck ;
+--------------------------+---------------------+-------+-------+------------+---------------------+


+---------------------------------------------------------------------------+
; Propagation Delay                                                         ;
+--------------------------+----------------+-------+-------+-------+-------+
; Input Port               ; Output Port    ; RR    ; RF    ; FR    ; FF    ;
+--------------------------+----------------+-------+-------+-------+-------+
; pfl_flash_access_granted ; flash_addr[0]  ; 7.679 ; 7.674 ; 7.175 ; 7.170 ;
; pfl_flash_access_granted ; flash_addr[1]  ; 7.679 ; 7.674 ; 7.175 ; 7.170 ;
; pfl_flash_access_granted ; flash_addr[2]  ; 7.679 ; 7.674 ; 7.175 ; 7.170 ;
; pfl_flash_access_granted ; flash_addr[3]  ; 7.679 ; 7.674 ; 7.175 ; 7.170 ;
; pfl_flash_access_granted ; flash_addr[4]  ; 7.776 ; 7.771 ; 7.279 ; 7.274 ;
; pfl_flash_access_granted ; flash_addr[5]  ; 7.776 ; 7.771 ; 7.279 ; 7.274 ;
; pfl_flash_access_granted ; flash_addr[6]  ; 7.756 ; 7.751 ; 7.259 ; 7.254 ;
; pfl_flash_access_granted ; flash_addr[7]  ; 7.756 ; 7.751 ; 7.259 ; 7.254 ;
; pfl_flash_access_granted ; flash_addr[8]  ; 7.746 ; 7.741 ; 7.249 ; 7.244 ;
; pfl_flash_access_granted ; flash_addr[9]  ; 7.746 ; 7.741 ; 7.249 ; 7.244 ;
; pfl_flash_access_granted ; flash_addr[10] ; 7.766 ; 7.761 ; 7.269 ; 7.264 ;
; pfl_flash_access_granted ; flash_addr[11] ; 7.756 ; 7.751 ; 7.259 ; 7.254 ;
; pfl_flash_access_granted ; flash_addr[12] ; 7.672 ; 7.667 ; 7.174 ; 7.169 ;
; pfl_flash_access_granted ; flash_addr[13] ; 7.682 ; 7.677 ; 7.184 ; 7.179 ;
; pfl_flash_access_granted ; flash_addr[14] ; 7.672 ; 7.667 ; 7.174 ; 7.169 ;
; pfl_flash_access_granted ; flash_addr[15] ; 7.672 ; 7.667 ; 7.174 ; 7.169 ;
; pfl_flash_access_granted ; flash_addr[16] ; 7.873 ; 7.868 ; 7.399 ; 7.394 ;
; pfl_flash_access_granted ; flash_addr[17] ; 7.873 ; 7.868 ; 7.399 ; 7.394 ;
; pfl_flash_access_granted ; flash_addr[18] ; 7.571 ; 7.566 ; 7.079 ; 7.074 ;
; pfl_flash_access_granted ; flash_addr[19] ; 7.581 ; 7.576 ; 7.089 ; 7.084 ;
; pfl_flash_access_granted ; flash_addr[20] ; 7.853 ; 7.848 ; 7.379 ; 7.374 ;
; pfl_flash_access_granted ; flash_addr[21] ; 7.853 ; 7.848 ; 7.379 ; 7.374 ;
; pfl_flash_access_granted ; flash_addr[22] ; 7.850 ; 7.845 ; 7.378 ; 7.373 ;
; pfl_flash_access_granted ; flash_addr[23] ; 7.850 ; 7.845 ; 7.378 ; 7.373 ;
; pfl_flash_access_granted ; flash_addr[24] ; 7.760 ; 7.755 ; 7.261 ; 7.256 ;
; pfl_flash_access_granted ; flash_data[0]  ; 8.719 ; 8.714 ; 8.208 ; 8.203 ;
; pfl_flash_access_granted ; flash_data[1]  ; 8.729 ; 8.724 ; 8.218 ; 8.213 ;
; pfl_flash_access_granted ; flash_data[2]  ; 8.729 ; 8.724 ; 8.218 ; 8.213 ;
; pfl_flash_access_granted ; flash_data[3]  ; 8.680 ; 8.675 ; 8.154 ; 8.149 ;
; pfl_flash_access_granted ; flash_data[4]  ; 8.680 ; 8.675 ; 8.154 ; 8.149 ;
; pfl_flash_access_granted ; flash_data[5]  ; 8.876 ; 8.871 ; 8.372 ; 8.367 ;
; pfl_flash_access_granted ; flash_data[6]  ; 8.870 ; 8.865 ; 8.366 ; 8.361 ;
; pfl_flash_access_granted ; flash_data[7]  ; 8.856 ; 8.851 ; 8.352 ; 8.347 ;
; pfl_flash_access_granted ; flash_data[8]  ; 8.850 ; 8.845 ; 8.346 ; 8.341 ;
; pfl_flash_access_granted ; flash_data[9]  ; 9.225 ; 9.220 ; 8.600 ; 8.595 ;
; pfl_flash_access_granted ; flash_data[10] ; 9.235 ; 9.230 ; 8.610 ; 8.605 ;
; pfl_flash_access_granted ; flash_data[11] ; 9.225 ; 9.220 ; 8.600 ; 8.595 ;
; pfl_flash_access_granted ; flash_data[12] ; 9.225 ; 9.220 ; 8.600 ; 8.595 ;
; pfl_flash_access_granted ; flash_data[13] ; 9.042 ; 9.037 ; 8.427 ; 8.422 ;
; pfl_flash_access_granted ; flash_data[14] ; 9.052 ; 9.047 ; 8.437 ; 8.432 ;
; pfl_flash_access_granted ; flash_data[15] ; 9.113 ; 9.108 ; 8.487 ; 8.482 ;
; pfl_flash_access_granted ; flash_nce      ; 7.624 ; 7.619 ; 7.127 ; 7.122 ;
; pfl_flash_access_granted ; flash_noe      ; 7.561 ; 7.556 ; 7.069 ; 7.064 ;
; pfl_flash_access_granted ; flash_nwe      ; 7.561 ; 7.556 ; 7.069 ; 7.064 ;
+--------------------------+----------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------+
; Minimum Propagation Delay                                                 ;
+--------------------------+----------------+-------+-------+-------+-------+
; Input Port               ; Output Port    ; RR    ; RF    ; FR    ; FF    ;
+--------------------------+----------------+-------+-------+-------+-------+
; pfl_flash_access_granted ; flash_addr[0]  ; 6.971 ; 6.964 ; 6.548 ; 6.541 ;
; pfl_flash_access_granted ; flash_addr[1]  ; 6.971 ; 6.964 ; 6.548 ; 6.541 ;
; pfl_flash_access_granted ; flash_addr[2]  ; 6.971 ; 6.964 ; 6.548 ; 6.541 ;
; pfl_flash_access_granted ; flash_addr[3]  ; 6.971 ; 6.964 ; 6.548 ; 6.541 ;
; pfl_flash_access_granted ; flash_addr[4]  ; 7.065 ; 7.058 ; 6.648 ; 6.641 ;
; pfl_flash_access_granted ; flash_addr[5]  ; 7.065 ; 7.058 ; 6.648 ; 6.641 ;
; pfl_flash_access_granted ; flash_addr[6]  ; 7.045 ; 7.038 ; 6.628 ; 6.621 ;
; pfl_flash_access_granted ; flash_addr[7]  ; 7.045 ; 7.038 ; 6.628 ; 6.621 ;
; pfl_flash_access_granted ; flash_addr[8]  ; 7.035 ; 7.028 ; 6.618 ; 6.611 ;
; pfl_flash_access_granted ; flash_addr[9]  ; 7.035 ; 7.028 ; 6.618 ; 6.611 ;
; pfl_flash_access_granted ; flash_addr[10] ; 7.055 ; 7.048 ; 6.638 ; 6.631 ;
; pfl_flash_access_granted ; flash_addr[11] ; 7.045 ; 7.038 ; 6.628 ; 6.621 ;
; pfl_flash_access_granted ; flash_addr[12] ; 6.967 ; 6.960 ; 6.549 ; 6.542 ;
; pfl_flash_access_granted ; flash_addr[13] ; 6.977 ; 6.970 ; 6.559 ; 6.552 ;
; pfl_flash_access_granted ; flash_addr[14] ; 6.967 ; 6.960 ; 6.549 ; 6.542 ;
; pfl_flash_access_granted ; flash_addr[15] ; 6.967 ; 6.960 ; 6.549 ; 6.542 ;
; pfl_flash_access_granted ; flash_addr[16] ; 7.158 ; 7.151 ; 6.764 ; 6.757 ;
; pfl_flash_access_granted ; flash_addr[17] ; 7.158 ; 7.151 ; 6.764 ; 6.757 ;
; pfl_flash_access_granted ; flash_addr[18] ; 6.868 ; 6.861 ; 6.457 ; 6.450 ;
; pfl_flash_access_granted ; flash_addr[19] ; 6.878 ; 6.871 ; 6.467 ; 6.460 ;
; pfl_flash_access_granted ; flash_addr[20] ; 7.138 ; 7.131 ; 6.744 ; 6.737 ;
; pfl_flash_access_granted ; flash_addr[21] ; 7.138 ; 7.131 ; 6.744 ; 6.737 ;
; pfl_flash_access_granted ; flash_addr[22] ; 7.136 ; 7.129 ; 6.743 ; 6.736 ;
; pfl_flash_access_granted ; flash_addr[23] ; 7.136 ; 7.129 ; 6.743 ; 6.736 ;
; pfl_flash_access_granted ; flash_addr[24] ; 7.048 ; 7.041 ; 6.630 ; 6.623 ;
; pfl_flash_access_granted ; flash_data[0]  ; 7.958 ; 7.951 ; 7.529 ; 7.522 ;
; pfl_flash_access_granted ; flash_data[1]  ; 7.968 ; 7.961 ; 7.539 ; 7.532 ;
; pfl_flash_access_granted ; flash_data[2]  ; 7.968 ; 7.961 ; 7.539 ; 7.532 ;
; pfl_flash_access_granted ; flash_data[3]  ; 7.922 ; 7.915 ; 7.478 ; 7.471 ;
; pfl_flash_access_granted ; flash_data[4]  ; 7.922 ; 7.915 ; 7.478 ; 7.471 ;
; pfl_flash_access_granted ; flash_data[5]  ; 8.108 ; 8.101 ; 7.684 ; 7.677 ;
; pfl_flash_access_granted ; flash_data[6]  ; 8.102 ; 8.095 ; 7.679 ; 7.672 ;
; pfl_flash_access_granted ; flash_data[7]  ; 8.088 ; 8.081 ; 7.664 ; 7.657 ;
; pfl_flash_access_granted ; flash_data[8]  ; 8.082 ; 8.075 ; 7.659 ; 7.652 ;
; pfl_flash_access_granted ; flash_data[9]  ; 8.440 ; 8.433 ; 7.902 ; 7.895 ;
; pfl_flash_access_granted ; flash_data[10] ; 8.450 ; 8.443 ; 7.912 ; 7.905 ;
; pfl_flash_access_granted ; flash_data[11] ; 8.440 ; 8.433 ; 7.902 ; 7.895 ;
; pfl_flash_access_granted ; flash_data[12] ; 8.440 ; 8.433 ; 7.902 ; 7.895 ;
; pfl_flash_access_granted ; flash_data[13] ; 8.264 ; 8.257 ; 7.735 ; 7.728 ;
; pfl_flash_access_granted ; flash_data[14] ; 8.274 ; 8.267 ; 7.745 ; 7.738 ;
; pfl_flash_access_granted ; flash_data[15] ; 8.331 ; 8.324 ; 7.792 ; 7.785 ;
; pfl_flash_access_granted ; flash_nce      ; 6.918 ; 6.911 ; 6.502 ; 6.495 ;
; pfl_flash_access_granted ; flash_noe      ; 6.858 ; 6.851 ; 6.447 ; 6.440 ;
; pfl_flash_access_granted ; flash_nwe      ; 6.858 ; 6.851 ; 6.447 ; 6.440 ;
+--------------------------+----------------+-------+-------+-------+-------+


+--------------------------------------------------------------------------------------------+
; Output Enable Times                                                                        ;
+-----------------+---------------------+--------+--------+------------+---------------------+
; Data Port       ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference     ;
+-----------------+---------------------+--------+--------+------------+---------------------+
; flash_data[*]   ; altera_reserved_tck ; 11.451 ; 11.446 ; Rise       ; altera_reserved_tck ;
;  flash_data[0]  ; altera_reserved_tck ; 11.490 ; 11.485 ; Rise       ; altera_reserved_tck ;
;  flash_data[1]  ; altera_reserved_tck ; 11.500 ; 11.495 ; Rise       ; altera_reserved_tck ;
;  flash_data[2]  ; altera_reserved_tck ; 11.500 ; 11.495 ; Rise       ; altera_reserved_tck ;
;  flash_data[3]  ; altera_reserved_tck ; 11.451 ; 11.446 ; Rise       ; altera_reserved_tck ;
;  flash_data[4]  ; altera_reserved_tck ; 11.451 ; 11.446 ; Rise       ; altera_reserved_tck ;
;  flash_data[5]  ; altera_reserved_tck ; 11.647 ; 11.642 ; Rise       ; altera_reserved_tck ;
;  flash_data[6]  ; altera_reserved_tck ; 11.641 ; 11.636 ; Rise       ; altera_reserved_tck ;
;  flash_data[7]  ; altera_reserved_tck ; 11.627 ; 11.622 ; Rise       ; altera_reserved_tck ;
;  flash_data[8]  ; altera_reserved_tck ; 11.621 ; 11.616 ; Rise       ; altera_reserved_tck ;
;  flash_data[9]  ; altera_reserved_tck ; 11.996 ; 11.991 ; Rise       ; altera_reserved_tck ;
;  flash_data[10] ; altera_reserved_tck ; 12.006 ; 12.001 ; Rise       ; altera_reserved_tck ;
;  flash_data[11] ; altera_reserved_tck ; 11.996 ; 11.991 ; Rise       ; altera_reserved_tck ;
;  flash_data[12] ; altera_reserved_tck ; 11.996 ; 11.991 ; Rise       ; altera_reserved_tck ;
;  flash_data[13] ; altera_reserved_tck ; 11.813 ; 11.808 ; Rise       ; altera_reserved_tck ;
;  flash_data[14] ; altera_reserved_tck ; 11.823 ; 11.818 ; Rise       ; altera_reserved_tck ;
;  flash_data[15] ; altera_reserved_tck ; 11.884 ; 11.879 ; Rise       ; altera_reserved_tck ;
+-----------------+---------------------+--------+--------+------------+---------------------+


+------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                              ;
+-----------------+---------------------+-------+-------+------------+---------------------+
; Data Port       ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+-----------------+---------------------+-------+-------+------------+---------------------+
; flash_data[*]   ; altera_reserved_tck ; 8.958 ; 8.951 ; Rise       ; altera_reserved_tck ;
;  flash_data[0]  ; altera_reserved_tck ; 8.994 ; 8.987 ; Rise       ; altera_reserved_tck ;
;  flash_data[1]  ; altera_reserved_tck ; 9.004 ; 8.997 ; Rise       ; altera_reserved_tck ;
;  flash_data[2]  ; altera_reserved_tck ; 9.004 ; 8.997 ; Rise       ; altera_reserved_tck ;
;  flash_data[3]  ; altera_reserved_tck ; 8.958 ; 8.951 ; Rise       ; altera_reserved_tck ;
;  flash_data[4]  ; altera_reserved_tck ; 8.958 ; 8.951 ; Rise       ; altera_reserved_tck ;
;  flash_data[5]  ; altera_reserved_tck ; 9.144 ; 9.137 ; Rise       ; altera_reserved_tck ;
;  flash_data[6]  ; altera_reserved_tck ; 9.138 ; 9.131 ; Rise       ; altera_reserved_tck ;
;  flash_data[7]  ; altera_reserved_tck ; 9.124 ; 9.117 ; Rise       ; altera_reserved_tck ;
;  flash_data[8]  ; altera_reserved_tck ; 9.118 ; 9.111 ; Rise       ; altera_reserved_tck ;
;  flash_data[9]  ; altera_reserved_tck ; 9.476 ; 9.469 ; Rise       ; altera_reserved_tck ;
;  flash_data[10] ; altera_reserved_tck ; 9.486 ; 9.479 ; Rise       ; altera_reserved_tck ;
;  flash_data[11] ; altera_reserved_tck ; 9.476 ; 9.469 ; Rise       ; altera_reserved_tck ;
;  flash_data[12] ; altera_reserved_tck ; 9.476 ; 9.469 ; Rise       ; altera_reserved_tck ;
;  flash_data[13] ; altera_reserved_tck ; 9.300 ; 9.293 ; Rise       ; altera_reserved_tck ;
;  flash_data[14] ; altera_reserved_tck ; 9.310 ; 9.303 ; Rise       ; altera_reserved_tck ;
;  flash_data[15] ; altera_reserved_tck ; 9.367 ; 9.360 ; Rise       ; altera_reserved_tck ;
+-----------------+---------------------+-------+-------+------------+---------------------+


+--------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                             ;
+-----------------+---------------------+-----------+-----------+------------+---------------------+
; Data Port       ; Clock Port          ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference     ;
+-----------------+---------------------+-----------+-----------+------------+---------------------+
; flash_data[*]   ; altera_reserved_tck ; 11.377    ; 11.382    ; Rise       ; altera_reserved_tck ;
;  flash_data[0]  ; altera_reserved_tck ; 11.431    ; 11.436    ; Rise       ; altera_reserved_tck ;
;  flash_data[1]  ; altera_reserved_tck ; 11.441    ; 11.446    ; Rise       ; altera_reserved_tck ;
;  flash_data[2]  ; altera_reserved_tck ; 11.441    ; 11.446    ; Rise       ; altera_reserved_tck ;
;  flash_data[3]  ; altera_reserved_tck ; 11.377    ; 11.382    ; Rise       ; altera_reserved_tck ;
;  flash_data[4]  ; altera_reserved_tck ; 11.377    ; 11.382    ; Rise       ; altera_reserved_tck ;
;  flash_data[5]  ; altera_reserved_tck ; 11.595    ; 11.600    ; Rise       ; altera_reserved_tck ;
;  flash_data[6]  ; altera_reserved_tck ; 11.589    ; 11.594    ; Rise       ; altera_reserved_tck ;
;  flash_data[7]  ; altera_reserved_tck ; 11.575    ; 11.580    ; Rise       ; altera_reserved_tck ;
;  flash_data[8]  ; altera_reserved_tck ; 11.569    ; 11.574    ; Rise       ; altera_reserved_tck ;
;  flash_data[9]  ; altera_reserved_tck ; 11.823    ; 11.828    ; Rise       ; altera_reserved_tck ;
;  flash_data[10] ; altera_reserved_tck ; 11.833    ; 11.838    ; Rise       ; altera_reserved_tck ;
;  flash_data[11] ; altera_reserved_tck ; 11.823    ; 11.828    ; Rise       ; altera_reserved_tck ;
;  flash_data[12] ; altera_reserved_tck ; 11.823    ; 11.828    ; Rise       ; altera_reserved_tck ;
;  flash_data[13] ; altera_reserved_tck ; 11.650    ; 11.655    ; Rise       ; altera_reserved_tck ;
;  flash_data[14] ; altera_reserved_tck ; 11.660    ; 11.665    ; Rise       ; altera_reserved_tck ;
;  flash_data[15] ; altera_reserved_tck ; 11.710    ; 11.715    ; Rise       ; altera_reserved_tck ;
+-----------------+---------------------+-----------+-----------+------------+---------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                     ;
+-----------------+---------------------+-----------+-----------+------------+---------------------+
; Data Port       ; Clock Port          ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference     ;
+-----------------+---------------------+-----------+-----------+------------+---------------------+
; flash_data[*]   ; altera_reserved_tck ; 8.977     ; 8.984     ; Rise       ; altera_reserved_tck ;
;  flash_data[0]  ; altera_reserved_tck ; 9.028     ; 9.035     ; Rise       ; altera_reserved_tck ;
;  flash_data[1]  ; altera_reserved_tck ; 9.038     ; 9.045     ; Rise       ; altera_reserved_tck ;
;  flash_data[2]  ; altera_reserved_tck ; 9.038     ; 9.045     ; Rise       ; altera_reserved_tck ;
;  flash_data[3]  ; altera_reserved_tck ; 8.977     ; 8.984     ; Rise       ; altera_reserved_tck ;
;  flash_data[4]  ; altera_reserved_tck ; 8.977     ; 8.984     ; Rise       ; altera_reserved_tck ;
;  flash_data[5]  ; altera_reserved_tck ; 9.183     ; 9.190     ; Rise       ; altera_reserved_tck ;
;  flash_data[6]  ; altera_reserved_tck ; 9.178     ; 9.185     ; Rise       ; altera_reserved_tck ;
;  flash_data[7]  ; altera_reserved_tck ; 9.163     ; 9.170     ; Rise       ; altera_reserved_tck ;
;  flash_data[8]  ; altera_reserved_tck ; 9.158     ; 9.165     ; Rise       ; altera_reserved_tck ;
;  flash_data[9]  ; altera_reserved_tck ; 9.401     ; 9.408     ; Rise       ; altera_reserved_tck ;
;  flash_data[10] ; altera_reserved_tck ; 9.411     ; 9.418     ; Rise       ; altera_reserved_tck ;
;  flash_data[11] ; altera_reserved_tck ; 9.401     ; 9.408     ; Rise       ; altera_reserved_tck ;
;  flash_data[12] ; altera_reserved_tck ; 9.401     ; 9.408     ; Rise       ; altera_reserved_tck ;
;  flash_data[13] ; altera_reserved_tck ; 9.234     ; 9.241     ; Rise       ; altera_reserved_tck ;
;  flash_data[14] ; altera_reserved_tck ; 9.244     ; 9.251     ; Rise       ; altera_reserved_tck ;
;  flash_data[15] ; altera_reserved_tck ; 9.291     ; 9.298     ; Rise       ; altera_reserved_tck ;
+-----------------+---------------------+-----------+-----------+------------+---------------------+


----------------------------------------------
; Slow 1100mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------+
; Slow 1100mV 0C Model Fmax Summary                         ;
+------------+-----------------+---------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name          ; Note ;
+------------+-----------------+---------------------+------+
; 195.92 MHz ; 195.92 MHz      ; altera_reserved_tck ;      ;
+------------+-----------------+---------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------+
; Slow 1100mV 0C Model Setup Summary           ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; altera_reserved_tck ; 47.448 ; 0.000         ;
+---------------------+--------+---------------+


+---------------------------------------------+
; Slow 1100mV 0C Model Hold Summary           ;
+---------------------+-------+---------------+
; Clock               ; Slack ; End Point TNS ;
+---------------------+-------+---------------+
; altera_reserved_tck ; 0.272 ; 0.000         ;
+---------------------+-------+---------------+


+----------------------------------------------+
; Slow 1100mV 0C Model Recovery Summary        ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; altera_reserved_tck ; 48.858 ; 0.000         ;
+---------------------+--------+---------------+


+---------------------------------------------+
; Slow 1100mV 0C Model Removal Summary        ;
+---------------------+-------+---------------+
; Clock               ; Slack ; End Point TNS ;
+---------------------+-------+---------------+
; altera_reserved_tck ; 0.626 ; 0.000         ;
+---------------------+-------+---------------+


+--------------------------------------------------+
; Slow 1100mV 0C Model Minimum Pulse Width Summary ;
+---------------------+--------+-------------------+
; Clock               ; Slack  ; End Point TNS     ;
+---------------------+--------+-------------------+
; altera_reserved_tck ; 49.286 ; 0.000             ;
+---------------------+--------+-------------------+


+-----------------------------------------------------------------------------------------------------+
; Setup Times                                                                                         ;
+--------------------------+---------------------+--------+--------+------------+---------------------+
; Data Port                ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference     ;
+--------------------------+---------------------+--------+--------+------------+---------------------+
; altera_reserved_tdi      ; altera_reserved_tck ; -2.022 ; -1.893 ; Rise       ; altera_reserved_tck ;
; altera_reserved_tms      ; altera_reserved_tck ; -1.858 ; -1.674 ; Rise       ; altera_reserved_tck ;
; flash_data[*]            ; altera_reserved_tck ; 0.378  ; -0.020 ; Rise       ; altera_reserved_tck ;
;  flash_data[0]           ; altera_reserved_tck ; -0.782 ; -1.016 ; Rise       ; altera_reserved_tck ;
;  flash_data[1]           ; altera_reserved_tck ; -0.543 ; -0.851 ; Rise       ; altera_reserved_tck ;
;  flash_data[2]           ; altera_reserved_tck ; -0.630 ; -0.871 ; Rise       ; altera_reserved_tck ;
;  flash_data[3]           ; altera_reserved_tck ; -0.642 ; -0.899 ; Rise       ; altera_reserved_tck ;
;  flash_data[4]           ; altera_reserved_tck ; -0.666 ; -0.905 ; Rise       ; altera_reserved_tck ;
;  flash_data[5]           ; altera_reserved_tck ; -0.205 ; -0.487 ; Rise       ; altera_reserved_tck ;
;  flash_data[6]           ; altera_reserved_tck ; -0.576 ; -0.799 ; Rise       ; altera_reserved_tck ;
;  flash_data[7]           ; altera_reserved_tck ; -0.662 ; -0.883 ; Rise       ; altera_reserved_tck ;
;  flash_data[8]           ; altera_reserved_tck ; -0.285 ; -0.601 ; Rise       ; altera_reserved_tck ;
;  flash_data[9]           ; altera_reserved_tck ; 0.378  ; -0.020 ; Rise       ; altera_reserved_tck ;
;  flash_data[10]          ; altera_reserved_tck ; -0.066 ; -0.429 ; Rise       ; altera_reserved_tck ;
;  flash_data[11]          ; altera_reserved_tck ; 0.111  ; -0.265 ; Rise       ; altera_reserved_tck ;
;  flash_data[12]          ; altera_reserved_tck ; 0.343  ; -0.046 ; Rise       ; altera_reserved_tck ;
;  flash_data[13]          ; altera_reserved_tck ; -0.155 ; -0.503 ; Rise       ; altera_reserved_tck ;
;  flash_data[14]          ; altera_reserved_tck ; -0.131 ; -0.472 ; Rise       ; altera_reserved_tck ;
;  flash_data[15]          ; altera_reserved_tck ; -0.082 ; -0.505 ; Rise       ; altera_reserved_tck ;
; pfl_flash_access_granted ; altera_reserved_tck ; 0.233  ; -0.249 ; Rise       ; altera_reserved_tck ;
+--------------------------+---------------------+--------+--------+------------+---------------------+


+---------------------------------------------------------------------------------------------------+
; Hold Times                                                                                        ;
+--------------------------+---------------------+-------+-------+------------+---------------------+
; Data Port                ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+--------------------------+---------------------+-------+-------+------------+---------------------+
; altera_reserved_tdi      ; altera_reserved_tck ; 4.260 ; 4.139 ; Rise       ; altera_reserved_tck ;
; altera_reserved_tms      ; altera_reserved_tck ; 4.353 ; 4.258 ; Rise       ; altera_reserved_tck ;
; flash_data[*]            ; altera_reserved_tck ; 2.196 ; 2.441 ; Rise       ; altera_reserved_tck ;
;  flash_data[0]           ; altera_reserved_tck ; 2.170 ; 2.441 ; Rise       ; altera_reserved_tck ;
;  flash_data[1]           ; altera_reserved_tck ; 1.950 ; 2.189 ; Rise       ; altera_reserved_tck ;
;  flash_data[2]           ; altera_reserved_tck ; 2.062 ; 2.342 ; Rise       ; altera_reserved_tck ;
;  flash_data[3]           ; altera_reserved_tck ; 1.953 ; 2.193 ; Rise       ; altera_reserved_tck ;
;  flash_data[4]           ; altera_reserved_tck ; 1.964 ; 2.206 ; Rise       ; altera_reserved_tck ;
;  flash_data[5]           ; altera_reserved_tck ; 1.813 ; 2.043 ; Rise       ; altera_reserved_tck ;
;  flash_data[6]           ; altera_reserved_tck ; 1.941 ; 2.185 ; Rise       ; altera_reserved_tck ;
;  flash_data[7]           ; altera_reserved_tck ; 2.196 ; 2.434 ; Rise       ; altera_reserved_tck ;
;  flash_data[8]           ; altera_reserved_tck ; 1.801 ; 2.076 ; Rise       ; altera_reserved_tck ;
;  flash_data[9]           ; altera_reserved_tck ; 1.605 ; 1.934 ; Rise       ; altera_reserved_tck ;
;  flash_data[10]          ; altera_reserved_tck ; 1.695 ; 2.021 ; Rise       ; altera_reserved_tck ;
;  flash_data[11]          ; altera_reserved_tck ; 1.567 ; 1.896 ; Rise       ; altera_reserved_tck ;
;  flash_data[12]          ; altera_reserved_tck ; 1.531 ; 1.862 ; Rise       ; altera_reserved_tck ;
;  flash_data[13]          ; altera_reserved_tck ; 1.681 ; 1.980 ; Rise       ; altera_reserved_tck ;
;  flash_data[14]          ; altera_reserved_tck ; 1.770 ; 2.091 ; Rise       ; altera_reserved_tck ;
;  flash_data[15]          ; altera_reserved_tck ; 1.755 ; 2.123 ; Rise       ; altera_reserved_tck ;
; pfl_flash_access_granted ; altera_reserved_tck ; 1.060 ; 1.525 ; Rise       ; altera_reserved_tck ;
+--------------------------+---------------------+-------+-------+------------+---------------------+


+-----------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                               ;
+--------------------------+---------------------+--------+--------+------------+---------------------+
; Data Port                ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference     ;
+--------------------------+---------------------+--------+--------+------------+---------------------+
; flash_addr[*]            ; altera_reserved_tck ; 9.193  ; 9.161  ; Rise       ; altera_reserved_tck ;
;  flash_addr[0]           ; altera_reserved_tck ; 8.945  ; 8.900  ; Rise       ; altera_reserved_tck ;
;  flash_addr[1]           ; altera_reserved_tck ; 8.956  ; 8.905  ; Rise       ; altera_reserved_tck ;
;  flash_addr[2]           ; altera_reserved_tck ; 8.967  ; 8.917  ; Rise       ; altera_reserved_tck ;
;  flash_addr[3]           ; altera_reserved_tck ; 8.963  ; 8.923  ; Rise       ; altera_reserved_tck ;
;  flash_addr[4]           ; altera_reserved_tck ; 8.885  ; 8.853  ; Rise       ; altera_reserved_tck ;
;  flash_addr[5]           ; altera_reserved_tck ; 8.883  ; 8.848  ; Rise       ; altera_reserved_tck ;
;  flash_addr[6]           ; altera_reserved_tck ; 8.870  ; 8.837  ; Rise       ; altera_reserved_tck ;
;  flash_addr[7]           ; altera_reserved_tck ; 8.865  ; 8.833  ; Rise       ; altera_reserved_tck ;
;  flash_addr[8]           ; altera_reserved_tck ; 8.938  ; 8.899  ; Rise       ; altera_reserved_tck ;
;  flash_addr[9]           ; altera_reserved_tck ; 8.866  ; 8.833  ; Rise       ; altera_reserved_tck ;
;  flash_addr[10]          ; altera_reserved_tck ; 8.862  ; 8.860  ; Rise       ; altera_reserved_tck ;
;  flash_addr[11]          ; altera_reserved_tck ; 8.891  ; 8.876  ; Rise       ; altera_reserved_tck ;
;  flash_addr[12]          ; altera_reserved_tck ; 9.029  ; 9.011  ; Rise       ; altera_reserved_tck ;
;  flash_addr[13]          ; altera_reserved_tck ; 9.036  ; 9.017  ; Rise       ; altera_reserved_tck ;
;  flash_addr[14]          ; altera_reserved_tck ; 9.089  ; 9.078  ; Rise       ; altera_reserved_tck ;
;  flash_addr[15]          ; altera_reserved_tck ; 9.053  ; 9.044  ; Rise       ; altera_reserved_tck ;
;  flash_addr[16]          ; altera_reserved_tck ; 9.073  ; 9.068  ; Rise       ; altera_reserved_tck ;
;  flash_addr[17]          ; altera_reserved_tck ; 9.082  ; 9.080  ; Rise       ; altera_reserved_tck ;
;  flash_addr[18]          ; altera_reserved_tck ; 9.102  ; 9.059  ; Rise       ; altera_reserved_tck ;
;  flash_addr[19]          ; altera_reserved_tck ; 9.121  ; 9.088  ; Rise       ; altera_reserved_tck ;
;  flash_addr[20]          ; altera_reserved_tck ; 9.057  ; 9.054  ; Rise       ; altera_reserved_tck ;
;  flash_addr[21]          ; altera_reserved_tck ; 9.156  ; 9.146  ; Rise       ; altera_reserved_tck ;
;  flash_addr[22]          ; altera_reserved_tck ; 9.186  ; 9.161  ; Rise       ; altera_reserved_tck ;
;  flash_addr[23]          ; altera_reserved_tck ; 9.165  ; 9.151  ; Rise       ; altera_reserved_tck ;
;  flash_addr[24]          ; altera_reserved_tck ; 9.193  ; 9.150  ; Rise       ; altera_reserved_tck ;
; flash_data[*]            ; altera_reserved_tck ; 9.528  ; 9.424  ; Rise       ; altera_reserved_tck ;
;  flash_data[0]           ; altera_reserved_tck ; 9.001  ; 8.961  ; Rise       ; altera_reserved_tck ;
;  flash_data[1]           ; altera_reserved_tck ; 9.001  ; 8.962  ; Rise       ; altera_reserved_tck ;
;  flash_data[2]           ; altera_reserved_tck ; 9.004  ; 8.975  ; Rise       ; altera_reserved_tck ;
;  flash_data[3]           ; altera_reserved_tck ; 8.862  ; 8.835  ; Rise       ; altera_reserved_tck ;
;  flash_data[4]           ; altera_reserved_tck ; 8.905  ; 8.869  ; Rise       ; altera_reserved_tck ;
;  flash_data[5]           ; altera_reserved_tck ; 9.008  ; 8.969  ; Rise       ; altera_reserved_tck ;
;  flash_data[6]           ; altera_reserved_tck ; 9.015  ; 8.990  ; Rise       ; altera_reserved_tck ;
;  flash_data[7]           ; altera_reserved_tck ; 9.000  ; 8.959  ; Rise       ; altera_reserved_tck ;
;  flash_data[8]           ; altera_reserved_tck ; 8.994  ; 8.970  ; Rise       ; altera_reserved_tck ;
;  flash_data[9]           ; altera_reserved_tck ; 9.449  ; 9.350  ; Rise       ; altera_reserved_tck ;
;  flash_data[10]          ; altera_reserved_tck ; 9.528  ; 9.424  ; Rise       ; altera_reserved_tck ;
;  flash_data[11]          ; altera_reserved_tck ; 9.520  ; 9.424  ; Rise       ; altera_reserved_tck ;
;  flash_data[12]          ; altera_reserved_tck ; 9.458  ; 9.347  ; Rise       ; altera_reserved_tck ;
;  flash_data[13]          ; altera_reserved_tck ; 9.280  ; 9.183  ; Rise       ; altera_reserved_tck ;
;  flash_data[14]          ; altera_reserved_tck ; 9.315  ; 9.209  ; Rise       ; altera_reserved_tck ;
;  flash_data[15]          ; altera_reserved_tck ; 9.297  ; 9.218  ; Rise       ; altera_reserved_tck ;
; flash_nce                ; altera_reserved_tck ; 10.666 ; 10.562 ; Rise       ; altera_reserved_tck ;
; flash_noe                ; altera_reserved_tck ; 9.714  ; 9.704  ; Rise       ; altera_reserved_tck ;
; flash_nwe                ; altera_reserved_tck ; 10.833 ; 10.786 ; Rise       ; altera_reserved_tck ;
; pfl_flash_access_request ; altera_reserved_tck ; 9.663  ; 9.611  ; Rise       ; altera_reserved_tck ;
; altera_reserved_tdo      ; altera_reserved_tck ; 11.012 ; 11.097 ; Fall       ; altera_reserved_tck ;
+--------------------------+---------------------+--------+--------+------------+---------------------+


+---------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                     ;
+--------------------------+---------------------+-------+-------+------------+---------------------+
; Data Port                ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+--------------------------+---------------------+-------+-------+------------+---------------------+
; flash_addr[*]            ; altera_reserved_tck ; 7.797 ; 7.767 ; Rise       ; altera_reserved_tck ;
;  flash_addr[0]           ; altera_reserved_tck ; 7.874 ; 7.830 ; Rise       ; altera_reserved_tck ;
;  flash_addr[1]           ; altera_reserved_tck ; 7.884 ; 7.835 ; Rise       ; altera_reserved_tck ;
;  flash_addr[2]           ; altera_reserved_tck ; 7.895 ; 7.847 ; Rise       ; altera_reserved_tck ;
;  flash_addr[3]           ; altera_reserved_tck ; 7.891 ; 7.852 ; Rise       ; altera_reserved_tck ;
;  flash_addr[4]           ; altera_reserved_tck ; 7.818 ; 7.787 ; Rise       ; altera_reserved_tck ;
;  flash_addr[5]           ; altera_reserved_tck ; 7.816 ; 7.782 ; Rise       ; altera_reserved_tck ;
;  flash_addr[6]           ; altera_reserved_tck ; 7.803 ; 7.771 ; Rise       ; altera_reserved_tck ;
;  flash_addr[7]           ; altera_reserved_tck ; 7.798 ; 7.767 ; Rise       ; altera_reserved_tck ;
;  flash_addr[8]           ; altera_reserved_tck ; 7.868 ; 7.829 ; Rise       ; altera_reserved_tck ;
;  flash_addr[9]           ; altera_reserved_tck ; 7.799 ; 7.767 ; Rise       ; altera_reserved_tck ;
;  flash_addr[10]          ; altera_reserved_tck ; 7.797 ; 7.794 ; Rise       ; altera_reserved_tck ;
;  flash_addr[11]          ; altera_reserved_tck ; 7.823 ; 7.808 ; Rise       ; altera_reserved_tck ;
;  flash_addr[12]          ; altera_reserved_tck ; 7.956 ; 7.938 ; Rise       ; altera_reserved_tck ;
;  flash_addr[13]          ; altera_reserved_tck ; 7.963 ; 7.945 ; Rise       ; altera_reserved_tck ;
;  flash_addr[14]          ; altera_reserved_tck ; 8.014 ; 8.002 ; Rise       ; altera_reserved_tck ;
;  flash_addr[15]          ; altera_reserved_tck ; 7.979 ; 7.970 ; Rise       ; altera_reserved_tck ;
;  flash_addr[16]          ; altera_reserved_tck ; 7.999 ; 7.993 ; Rise       ; altera_reserved_tck ;
;  flash_addr[17]          ; altera_reserved_tck ; 8.007 ; 8.005 ; Rise       ; altera_reserved_tck ;
;  flash_addr[18]          ; altera_reserved_tck ; 8.023 ; 7.981 ; Rise       ; altera_reserved_tck ;
;  flash_addr[19]          ; altera_reserved_tck ; 8.041 ; 8.010 ; Rise       ; altera_reserved_tck ;
;  flash_addr[20]          ; altera_reserved_tck ; 7.982 ; 7.979 ; Rise       ; altera_reserved_tck ;
;  flash_addr[21]          ; altera_reserved_tck ; 8.076 ; 8.066 ; Rise       ; altera_reserved_tck ;
;  flash_addr[22]          ; altera_reserved_tck ; 8.106 ; 8.081 ; Rise       ; altera_reserved_tck ;
;  flash_addr[23]          ; altera_reserved_tck ; 8.085 ; 8.071 ; Rise       ; altera_reserved_tck ;
;  flash_addr[24]          ; altera_reserved_tck ; 8.109 ; 8.069 ; Rise       ; altera_reserved_tck ;
; flash_data[*]            ; altera_reserved_tck ; 7.798 ; 7.772 ; Rise       ; altera_reserved_tck ;
;  flash_data[0]           ; altera_reserved_tck ; 7.928 ; 7.890 ; Rise       ; altera_reserved_tck ;
;  flash_data[1]           ; altera_reserved_tck ; 7.929 ; 7.892 ; Rise       ; altera_reserved_tck ;
;  flash_data[2]           ; altera_reserved_tck ; 7.931 ; 7.904 ; Rise       ; altera_reserved_tck ;
;  flash_data[3]           ; altera_reserved_tck ; 7.798 ; 7.772 ; Rise       ; altera_reserved_tck ;
;  flash_data[4]           ; altera_reserved_tck ; 7.838 ; 7.804 ; Rise       ; altera_reserved_tck ;
;  flash_data[5]           ; altera_reserved_tck ; 7.935 ; 7.898 ; Rise       ; altera_reserved_tck ;
;  flash_data[6]           ; altera_reserved_tck ; 7.942 ; 7.918 ; Rise       ; altera_reserved_tck ;
;  flash_data[7]           ; altera_reserved_tck ; 7.927 ; 7.887 ; Rise       ; altera_reserved_tck ;
;  flash_data[8]           ; altera_reserved_tck ; 7.921 ; 7.898 ; Rise       ; altera_reserved_tck ;
;  flash_data[9]           ; altera_reserved_tck ; 8.355 ; 8.261 ; Rise       ; altera_reserved_tck ;
;  flash_data[10]          ; altera_reserved_tck ; 8.431 ; 8.332 ; Rise       ; altera_reserved_tck ;
;  flash_data[11]          ; altera_reserved_tck ; 8.424 ; 8.332 ; Rise       ; altera_reserved_tck ;
;  flash_data[12]          ; altera_reserved_tck ; 8.364 ; 8.258 ; Rise       ; altera_reserved_tck ;
;  flash_data[13]          ; altera_reserved_tck ; 8.193 ; 8.100 ; Rise       ; altera_reserved_tck ;
;  flash_data[14]          ; altera_reserved_tck ; 8.226 ; 8.124 ; Rise       ; altera_reserved_tck ;
;  flash_data[15]          ; altera_reserved_tck ; 8.209 ; 8.133 ; Rise       ; altera_reserved_tck ;
; flash_nce                ; altera_reserved_tck ; 8.503 ; 8.517 ; Rise       ; altera_reserved_tck ;
; flash_noe                ; altera_reserved_tck ; 8.316 ; 8.281 ; Rise       ; altera_reserved_tck ;
; flash_nwe                ; altera_reserved_tck ; 8.740 ; 8.715 ; Rise       ; altera_reserved_tck ;
; pfl_flash_access_request ; altera_reserved_tck ; 8.556 ; 8.506 ; Rise       ; altera_reserved_tck ;
; altera_reserved_tdo      ; altera_reserved_tck ; 9.153 ; 9.147 ; Fall       ; altera_reserved_tck ;
+--------------------------+---------------------+-------+-------+------------+---------------------+


+---------------------------------------------------------------------------+
; Propagation Delay                                                         ;
+--------------------------+----------------+-------+-------+-------+-------+
; Input Port               ; Output Port    ; RR    ; RF    ; FR    ; FF    ;
+--------------------------+----------------+-------+-------+-------+-------+
; pfl_flash_access_granted ; flash_addr[0]  ; 7.249 ; 7.243 ; 6.761 ; 6.755 ;
; pfl_flash_access_granted ; flash_addr[1]  ; 7.249 ; 7.243 ; 6.761 ; 6.755 ;
; pfl_flash_access_granted ; flash_addr[2]  ; 7.249 ; 7.243 ; 6.761 ; 6.755 ;
; pfl_flash_access_granted ; flash_addr[3]  ; 7.249 ; 7.243 ; 6.761 ; 6.755 ;
; pfl_flash_access_granted ; flash_addr[4]  ; 7.352 ; 7.346 ; 6.880 ; 6.874 ;
; pfl_flash_access_granted ; flash_addr[5]  ; 7.352 ; 7.346 ; 6.880 ; 6.874 ;
; pfl_flash_access_granted ; flash_addr[6]  ; 7.332 ; 7.326 ; 6.860 ; 6.854 ;
; pfl_flash_access_granted ; flash_addr[7]  ; 7.332 ; 7.326 ; 6.860 ; 6.854 ;
; pfl_flash_access_granted ; flash_addr[8]  ; 7.322 ; 7.316 ; 6.850 ; 6.844 ;
; pfl_flash_access_granted ; flash_addr[9]  ; 7.322 ; 7.316 ; 6.850 ; 6.844 ;
; pfl_flash_access_granted ; flash_addr[10] ; 7.342 ; 7.336 ; 6.870 ; 6.864 ;
; pfl_flash_access_granted ; flash_addr[11] ; 7.332 ; 7.326 ; 6.860 ; 6.854 ;
; pfl_flash_access_granted ; flash_addr[12] ; 7.257 ; 7.251 ; 6.774 ; 6.768 ;
; pfl_flash_access_granted ; flash_addr[13] ; 7.267 ; 7.261 ; 6.784 ; 6.778 ;
; pfl_flash_access_granted ; flash_addr[14] ; 7.257 ; 7.251 ; 6.774 ; 6.768 ;
; pfl_flash_access_granted ; flash_addr[15] ; 7.257 ; 7.251 ; 6.774 ; 6.768 ;
; pfl_flash_access_granted ; flash_addr[16] ; 7.447 ; 7.441 ; 6.970 ; 6.964 ;
; pfl_flash_access_granted ; flash_addr[17] ; 7.447 ; 7.441 ; 6.970 ; 6.964 ;
; pfl_flash_access_granted ; flash_addr[18] ; 7.154 ; 7.148 ; 6.678 ; 6.672 ;
; pfl_flash_access_granted ; flash_addr[19] ; 7.164 ; 7.158 ; 6.688 ; 6.682 ;
; pfl_flash_access_granted ; flash_addr[20] ; 7.427 ; 7.421 ; 6.950 ; 6.944 ;
; pfl_flash_access_granted ; flash_addr[21] ; 7.427 ; 7.421 ; 6.950 ; 6.944 ;
; pfl_flash_access_granted ; flash_addr[22] ; 7.425 ; 7.419 ; 6.950 ; 6.944 ;
; pfl_flash_access_granted ; flash_addr[23] ; 7.425 ; 7.419 ; 6.950 ; 6.944 ;
; pfl_flash_access_granted ; flash_addr[24] ; 7.336 ; 7.330 ; 6.854 ; 6.848 ;
; pfl_flash_access_granted ; flash_data[0]  ; 8.235 ; 8.229 ; 7.707 ; 7.701 ;
; pfl_flash_access_granted ; flash_data[1]  ; 8.245 ; 8.239 ; 7.717 ; 7.711 ;
; pfl_flash_access_granted ; flash_data[2]  ; 8.245 ; 8.239 ; 7.717 ; 7.711 ;
; pfl_flash_access_granted ; flash_data[3]  ; 8.195 ; 8.189 ; 7.656 ; 7.650 ;
; pfl_flash_access_granted ; flash_data[4]  ; 8.195 ; 8.189 ; 7.656 ; 7.650 ;
; pfl_flash_access_granted ; flash_data[5]  ; 8.381 ; 8.375 ; 7.851 ; 7.845 ;
; pfl_flash_access_granted ; flash_data[6]  ; 8.375 ; 8.369 ; 7.846 ; 7.840 ;
; pfl_flash_access_granted ; flash_data[7]  ; 8.361 ; 8.355 ; 7.831 ; 7.825 ;
; pfl_flash_access_granted ; flash_data[8]  ; 8.355 ; 8.349 ; 7.826 ; 7.820 ;
; pfl_flash_access_granted ; flash_data[9]  ; 8.688 ; 8.682 ; 8.085 ; 8.079 ;
; pfl_flash_access_granted ; flash_data[10] ; 8.698 ; 8.692 ; 8.095 ; 8.089 ;
; pfl_flash_access_granted ; flash_data[11] ; 8.688 ; 8.682 ; 8.085 ; 8.079 ;
; pfl_flash_access_granted ; flash_data[12] ; 8.688 ; 8.682 ; 8.085 ; 8.079 ;
; pfl_flash_access_granted ; flash_data[13] ; 8.515 ; 8.509 ; 7.915 ; 7.909 ;
; pfl_flash_access_granted ; flash_data[14] ; 8.525 ; 8.519 ; 7.925 ; 7.919 ;
; pfl_flash_access_granted ; flash_data[15] ; 8.579 ; 8.573 ; 7.964 ; 7.958 ;
; pfl_flash_access_granted ; flash_nce      ; 7.210 ; 7.204 ; 6.734 ; 6.728 ;
; pfl_flash_access_granted ; flash_noe      ; 7.144 ; 7.138 ; 6.668 ; 6.662 ;
; pfl_flash_access_granted ; flash_nwe      ; 7.144 ; 7.138 ; 6.668 ; 6.662 ;
+--------------------------+----------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------+
; Minimum Propagation Delay                                                 ;
+--------------------------+----------------+-------+-------+-------+-------+
; Input Port               ; Output Port    ; RR    ; RF    ; FR    ; FF    ;
+--------------------------+----------------+-------+-------+-------+-------+
; pfl_flash_access_granted ; flash_addr[0]  ; 6.601 ; 6.596 ; 6.193 ; 6.188 ;
; pfl_flash_access_granted ; flash_addr[1]  ; 6.601 ; 6.596 ; 6.193 ; 6.188 ;
; pfl_flash_access_granted ; flash_addr[2]  ; 6.601 ; 6.596 ; 6.193 ; 6.188 ;
; pfl_flash_access_granted ; flash_addr[3]  ; 6.601 ; 6.596 ; 6.193 ; 6.188 ;
; pfl_flash_access_granted ; flash_addr[4]  ; 6.700 ; 6.695 ; 6.308 ; 6.303 ;
; pfl_flash_access_granted ; flash_addr[5]  ; 6.700 ; 6.695 ; 6.308 ; 6.303 ;
; pfl_flash_access_granted ; flash_addr[6]  ; 6.680 ; 6.675 ; 6.288 ; 6.283 ;
; pfl_flash_access_granted ; flash_addr[7]  ; 6.680 ; 6.675 ; 6.288 ; 6.283 ;
; pfl_flash_access_granted ; flash_addr[8]  ; 6.670 ; 6.665 ; 6.278 ; 6.273 ;
; pfl_flash_access_granted ; flash_addr[9]  ; 6.670 ; 6.665 ; 6.278 ; 6.273 ;
; pfl_flash_access_granted ; flash_addr[10] ; 6.690 ; 6.685 ; 6.298 ; 6.293 ;
; pfl_flash_access_granted ; flash_addr[11] ; 6.680 ; 6.675 ; 6.288 ; 6.283 ;
; pfl_flash_access_granted ; flash_addr[12] ; 6.611 ; 6.606 ; 6.208 ; 6.203 ;
; pfl_flash_access_granted ; flash_addr[13] ; 6.621 ; 6.616 ; 6.218 ; 6.213 ;
; pfl_flash_access_granted ; flash_addr[14] ; 6.611 ; 6.606 ; 6.208 ; 6.203 ;
; pfl_flash_access_granted ; flash_addr[15] ; 6.611 ; 6.606 ; 6.208 ; 6.203 ;
; pfl_flash_access_granted ; flash_addr[16] ; 6.791 ; 6.786 ; 6.395 ; 6.390 ;
; pfl_flash_access_granted ; flash_addr[17] ; 6.791 ; 6.786 ; 6.395 ; 6.390 ;
; pfl_flash_access_granted ; flash_addr[18] ; 6.510 ; 6.505 ; 6.114 ; 6.109 ;
; pfl_flash_access_granted ; flash_addr[19] ; 6.520 ; 6.515 ; 6.124 ; 6.119 ;
; pfl_flash_access_granted ; flash_addr[20] ; 6.771 ; 6.766 ; 6.375 ; 6.370 ;
; pfl_flash_access_granted ; flash_addr[21] ; 6.771 ; 6.766 ; 6.375 ; 6.370 ;
; pfl_flash_access_granted ; flash_addr[22] ; 6.770 ; 6.765 ; 6.375 ; 6.370 ;
; pfl_flash_access_granted ; flash_addr[23] ; 6.770 ; 6.765 ; 6.375 ; 6.370 ;
; pfl_flash_access_granted ; flash_addr[24] ; 6.684 ; 6.679 ; 6.282 ; 6.277 ;
; pfl_flash_access_granted ; flash_data[0]  ; 7.538 ; 7.533 ; 7.093 ; 7.088 ;
; pfl_flash_access_granted ; flash_data[1]  ; 7.548 ; 7.543 ; 7.103 ; 7.098 ;
; pfl_flash_access_granted ; flash_data[2]  ; 7.548 ; 7.543 ; 7.103 ; 7.098 ;
; pfl_flash_access_granted ; flash_data[3]  ; 7.502 ; 7.497 ; 7.046 ; 7.041 ;
; pfl_flash_access_granted ; flash_data[4]  ; 7.502 ; 7.497 ; 7.046 ; 7.041 ;
; pfl_flash_access_granted ; flash_data[5]  ; 7.678 ; 7.673 ; 7.230 ; 7.225 ;
; pfl_flash_access_granted ; flash_data[6]  ; 7.672 ; 7.667 ; 7.225 ; 7.220 ;
; pfl_flash_access_granted ; flash_data[7]  ; 7.658 ; 7.653 ; 7.210 ; 7.205 ;
; pfl_flash_access_granted ; flash_data[8]  ; 7.652 ; 7.647 ; 7.205 ; 7.200 ;
; pfl_flash_access_granted ; flash_data[9]  ; 7.971 ; 7.966 ; 7.454 ; 7.449 ;
; pfl_flash_access_granted ; flash_data[10] ; 7.981 ; 7.976 ; 7.464 ; 7.459 ;
; pfl_flash_access_granted ; flash_data[11] ; 7.971 ; 7.966 ; 7.454 ; 7.449 ;
; pfl_flash_access_granted ; flash_data[12] ; 7.971 ; 7.966 ; 7.454 ; 7.449 ;
; pfl_flash_access_granted ; flash_data[13] ; 7.804 ; 7.799 ; 7.290 ; 7.285 ;
; pfl_flash_access_granted ; flash_data[14] ; 7.814 ; 7.809 ; 7.300 ; 7.295 ;
; pfl_flash_access_granted ; flash_data[15] ; 7.865 ; 7.860 ; 7.337 ; 7.332 ;
; pfl_flash_access_granted ; flash_nce      ; 6.564 ; 6.559 ; 6.167 ; 6.162 ;
; pfl_flash_access_granted ; flash_noe      ; 6.500 ; 6.495 ; 6.104 ; 6.099 ;
; pfl_flash_access_granted ; flash_nwe      ; 6.500 ; 6.495 ; 6.104 ; 6.099 ;
+--------------------------+----------------+-------+-------+-------+-------+


+--------------------------------------------------------------------------------------------+
; Output Enable Times                                                                        ;
+-----------------+---------------------+--------+--------+------------+---------------------+
; Data Port       ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference     ;
+-----------------+---------------------+--------+--------+------------+---------------------+
; flash_data[*]   ; altera_reserved_tck ; 10.680 ; 10.674 ; Rise       ; altera_reserved_tck ;
;  flash_data[0]  ; altera_reserved_tck ; 10.720 ; 10.714 ; Rise       ; altera_reserved_tck ;
;  flash_data[1]  ; altera_reserved_tck ; 10.730 ; 10.724 ; Rise       ; altera_reserved_tck ;
;  flash_data[2]  ; altera_reserved_tck ; 10.730 ; 10.724 ; Rise       ; altera_reserved_tck ;
;  flash_data[3]  ; altera_reserved_tck ; 10.680 ; 10.674 ; Rise       ; altera_reserved_tck ;
;  flash_data[4]  ; altera_reserved_tck ; 10.680 ; 10.674 ; Rise       ; altera_reserved_tck ;
;  flash_data[5]  ; altera_reserved_tck ; 10.866 ; 10.860 ; Rise       ; altera_reserved_tck ;
;  flash_data[6]  ; altera_reserved_tck ; 10.860 ; 10.854 ; Rise       ; altera_reserved_tck ;
;  flash_data[7]  ; altera_reserved_tck ; 10.846 ; 10.840 ; Rise       ; altera_reserved_tck ;
;  flash_data[8]  ; altera_reserved_tck ; 10.840 ; 10.834 ; Rise       ; altera_reserved_tck ;
;  flash_data[9]  ; altera_reserved_tck ; 11.173 ; 11.167 ; Rise       ; altera_reserved_tck ;
;  flash_data[10] ; altera_reserved_tck ; 11.183 ; 11.177 ; Rise       ; altera_reserved_tck ;
;  flash_data[11] ; altera_reserved_tck ; 11.173 ; 11.167 ; Rise       ; altera_reserved_tck ;
;  flash_data[12] ; altera_reserved_tck ; 11.173 ; 11.167 ; Rise       ; altera_reserved_tck ;
;  flash_data[13] ; altera_reserved_tck ; 11.000 ; 10.994 ; Rise       ; altera_reserved_tck ;
;  flash_data[14] ; altera_reserved_tck ; 11.010 ; 11.004 ; Rise       ; altera_reserved_tck ;
;  flash_data[15] ; altera_reserved_tck ; 11.064 ; 11.058 ; Rise       ; altera_reserved_tck ;
+-----------------+---------------------+--------+--------+------------+---------------------+


+------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                              ;
+-----------------+---------------------+-------+-------+------------+---------------------+
; Data Port       ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+-----------------+---------------------+-------+-------+------------+---------------------+
; flash_data[*]   ; altera_reserved_tck ; 8.444 ; 8.439 ; Rise       ; altera_reserved_tck ;
;  flash_data[0]  ; altera_reserved_tck ; 8.480 ; 8.475 ; Rise       ; altera_reserved_tck ;
;  flash_data[1]  ; altera_reserved_tck ; 8.490 ; 8.485 ; Rise       ; altera_reserved_tck ;
;  flash_data[2]  ; altera_reserved_tck ; 8.490 ; 8.485 ; Rise       ; altera_reserved_tck ;
;  flash_data[3]  ; altera_reserved_tck ; 8.444 ; 8.439 ; Rise       ; altera_reserved_tck ;
;  flash_data[4]  ; altera_reserved_tck ; 8.444 ; 8.439 ; Rise       ; altera_reserved_tck ;
;  flash_data[5]  ; altera_reserved_tck ; 8.620 ; 8.615 ; Rise       ; altera_reserved_tck ;
;  flash_data[6]  ; altera_reserved_tck ; 8.614 ; 8.609 ; Rise       ; altera_reserved_tck ;
;  flash_data[7]  ; altera_reserved_tck ; 8.600 ; 8.595 ; Rise       ; altera_reserved_tck ;
;  flash_data[8]  ; altera_reserved_tck ; 8.594 ; 8.589 ; Rise       ; altera_reserved_tck ;
;  flash_data[9]  ; altera_reserved_tck ; 8.913 ; 8.908 ; Rise       ; altera_reserved_tck ;
;  flash_data[10] ; altera_reserved_tck ; 8.923 ; 8.918 ; Rise       ; altera_reserved_tck ;
;  flash_data[11] ; altera_reserved_tck ; 8.913 ; 8.908 ; Rise       ; altera_reserved_tck ;
;  flash_data[12] ; altera_reserved_tck ; 8.913 ; 8.908 ; Rise       ; altera_reserved_tck ;
;  flash_data[13] ; altera_reserved_tck ; 8.746 ; 8.741 ; Rise       ; altera_reserved_tck ;
;  flash_data[14] ; altera_reserved_tck ; 8.756 ; 8.751 ; Rise       ; altera_reserved_tck ;
;  flash_data[15] ; altera_reserved_tck ; 8.807 ; 8.802 ; Rise       ; altera_reserved_tck ;
+-----------------+---------------------+-------+-------+------------+---------------------+


+--------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                             ;
+-----------------+---------------------+-----------+-----------+------------+---------------------+
; Data Port       ; Clock Port          ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference     ;
+-----------------+---------------------+-----------+-----------+------------+---------------------+
; flash_data[*]   ; altera_reserved_tck ; 10.560    ; 10.566    ; Rise       ; altera_reserved_tck ;
;  flash_data[0]  ; altera_reserved_tck ; 10.611    ; 10.617    ; Rise       ; altera_reserved_tck ;
;  flash_data[1]  ; altera_reserved_tck ; 10.621    ; 10.627    ; Rise       ; altera_reserved_tck ;
;  flash_data[2]  ; altera_reserved_tck ; 10.621    ; 10.627    ; Rise       ; altera_reserved_tck ;
;  flash_data[3]  ; altera_reserved_tck ; 10.560    ; 10.566    ; Rise       ; altera_reserved_tck ;
;  flash_data[4]  ; altera_reserved_tck ; 10.560    ; 10.566    ; Rise       ; altera_reserved_tck ;
;  flash_data[5]  ; altera_reserved_tck ; 10.755    ; 10.761    ; Rise       ; altera_reserved_tck ;
;  flash_data[6]  ; altera_reserved_tck ; 10.750    ; 10.756    ; Rise       ; altera_reserved_tck ;
;  flash_data[7]  ; altera_reserved_tck ; 10.735    ; 10.741    ; Rise       ; altera_reserved_tck ;
;  flash_data[8]  ; altera_reserved_tck ; 10.730    ; 10.736    ; Rise       ; altera_reserved_tck ;
;  flash_data[9]  ; altera_reserved_tck ; 10.989    ; 10.995    ; Rise       ; altera_reserved_tck ;
;  flash_data[10] ; altera_reserved_tck ; 10.999    ; 11.005    ; Rise       ; altera_reserved_tck ;
;  flash_data[11] ; altera_reserved_tck ; 10.989    ; 10.995    ; Rise       ; altera_reserved_tck ;
;  flash_data[12] ; altera_reserved_tck ; 10.989    ; 10.995    ; Rise       ; altera_reserved_tck ;
;  flash_data[13] ; altera_reserved_tck ; 10.819    ; 10.825    ; Rise       ; altera_reserved_tck ;
;  flash_data[14] ; altera_reserved_tck ; 10.829    ; 10.835    ; Rise       ; altera_reserved_tck ;
;  flash_data[15] ; altera_reserved_tck ; 10.868    ; 10.874    ; Rise       ; altera_reserved_tck ;
+-----------------+---------------------+-----------+-----------+------------+---------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                     ;
+-----------------+---------------------+-----------+-----------+------------+---------------------+
; Data Port       ; Clock Port          ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference     ;
+-----------------+---------------------+-----------+-----------+------------+---------------------+
; flash_data[*]   ; altera_reserved_tck ; 8.463     ; 8.468     ; Rise       ; altera_reserved_tck ;
;  flash_data[0]  ; altera_reserved_tck ; 8.510     ; 8.515     ; Rise       ; altera_reserved_tck ;
;  flash_data[1]  ; altera_reserved_tck ; 8.520     ; 8.525     ; Rise       ; altera_reserved_tck ;
;  flash_data[2]  ; altera_reserved_tck ; 8.520     ; 8.525     ; Rise       ; altera_reserved_tck ;
;  flash_data[3]  ; altera_reserved_tck ; 8.463     ; 8.468     ; Rise       ; altera_reserved_tck ;
;  flash_data[4]  ; altera_reserved_tck ; 8.463     ; 8.468     ; Rise       ; altera_reserved_tck ;
;  flash_data[5]  ; altera_reserved_tck ; 8.647     ; 8.652     ; Rise       ; altera_reserved_tck ;
;  flash_data[6]  ; altera_reserved_tck ; 8.642     ; 8.647     ; Rise       ; altera_reserved_tck ;
;  flash_data[7]  ; altera_reserved_tck ; 8.627     ; 8.632     ; Rise       ; altera_reserved_tck ;
;  flash_data[8]  ; altera_reserved_tck ; 8.622     ; 8.627     ; Rise       ; altera_reserved_tck ;
;  flash_data[9]  ; altera_reserved_tck ; 8.871     ; 8.876     ; Rise       ; altera_reserved_tck ;
;  flash_data[10] ; altera_reserved_tck ; 8.881     ; 8.886     ; Rise       ; altera_reserved_tck ;
;  flash_data[11] ; altera_reserved_tck ; 8.871     ; 8.876     ; Rise       ; altera_reserved_tck ;
;  flash_data[12] ; altera_reserved_tck ; 8.871     ; 8.876     ; Rise       ; altera_reserved_tck ;
;  flash_data[13] ; altera_reserved_tck ; 8.707     ; 8.712     ; Rise       ; altera_reserved_tck ;
;  flash_data[14] ; altera_reserved_tck ; 8.717     ; 8.722     ; Rise       ; altera_reserved_tck ;
;  flash_data[15] ; altera_reserved_tck ; 8.754     ; 8.759     ; Rise       ; altera_reserved_tck ;
+-----------------+---------------------+-----------+-----------+------------+---------------------+


---------------------------------------------
; Slow 1100mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------+
; Fast 1100mV 0C Model Setup Summary           ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; altera_reserved_tck ; 48.430 ; 0.000         ;
+---------------------+--------+---------------+


+---------------------------------------------+
; Fast 1100mV 0C Model Hold Summary           ;
+---------------------+-------+---------------+
; Clock               ; Slack ; End Point TNS ;
+---------------------+-------+---------------+
; altera_reserved_tck ; 0.181 ; 0.000         ;
+---------------------+-------+---------------+


+----------------------------------------------+
; Fast 1100mV 0C Model Recovery Summary        ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; altera_reserved_tck ; 49.308 ; 0.000         ;
+---------------------+--------+---------------+


+---------------------------------------------+
; Fast 1100mV 0C Model Removal Summary        ;
+---------------------+-------+---------------+
; Clock               ; Slack ; End Point TNS ;
+---------------------+-------+---------------+
; altera_reserved_tck ; 0.404 ; 0.000         ;
+---------------------+-------+---------------+


+--------------------------------------------------+
; Fast 1100mV 0C Model Minimum Pulse Width Summary ;
+---------------------+--------+-------------------+
; Clock               ; Slack  ; End Point TNS     ;
+---------------------+--------+-------------------+
; altera_reserved_tck ; 49.461 ; 0.000             ;
+---------------------+--------+-------------------+


+-----------------------------------------------------------------------------------------------------+
; Setup Times                                                                                         ;
+--------------------------+---------------------+--------+--------+------------+---------------------+
; Data Port                ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference     ;
+--------------------------+---------------------+--------+--------+------------+---------------------+
; altera_reserved_tdi      ; altera_reserved_tck ; -1.191 ; -0.992 ; Rise       ; altera_reserved_tck ;
; altera_reserved_tms      ; altera_reserved_tck ; -1.073 ; -0.863 ; Rise       ; altera_reserved_tck ;
; flash_data[*]            ; altera_reserved_tck ; 0.493  ; 0.339  ; Rise       ; altera_reserved_tck ;
;  flash_data[0]           ; altera_reserved_tck ; -0.299 ; -0.436 ; Rise       ; altera_reserved_tck ;
;  flash_data[1]           ; altera_reserved_tck ; -0.193 ; -0.345 ; Rise       ; altera_reserved_tck ;
;  flash_data[2]           ; altera_reserved_tck ; -0.184 ; -0.328 ; Rise       ; altera_reserved_tck ;
;  flash_data[3]           ; altera_reserved_tck ; -0.211 ; -0.341 ; Rise       ; altera_reserved_tck ;
;  flash_data[4]           ; altera_reserved_tck ; -0.219 ; -0.351 ; Rise       ; altera_reserved_tck ;
;  flash_data[5]           ; altera_reserved_tck ; 0.133  ; 0.001  ; Rise       ; altera_reserved_tck ;
;  flash_data[6]           ; altera_reserved_tck ; -0.140 ; -0.262 ; Rise       ; altera_reserved_tck ;
;  flash_data[7]           ; altera_reserved_tck ; -0.212 ; -0.344 ; Rise       ; altera_reserved_tck ;
;  flash_data[8]           ; altera_reserved_tck ; 0.033  ; -0.108 ; Rise       ; altera_reserved_tck ;
;  flash_data[9]           ; altera_reserved_tck ; 0.486  ; 0.339  ; Rise       ; altera_reserved_tck ;
;  flash_data[10]          ; altera_reserved_tck ; 0.219  ; 0.071  ; Rise       ; altera_reserved_tck ;
;  flash_data[11]          ; altera_reserved_tck ; 0.358  ; 0.168  ; Rise       ; altera_reserved_tck ;
;  flash_data[12]          ; altera_reserved_tck ; 0.493  ; 0.311  ; Rise       ; altera_reserved_tck ;
;  flash_data[13]          ; altera_reserved_tck ; 0.149  ; -0.001 ; Rise       ; altera_reserved_tck ;
;  flash_data[14]          ; altera_reserved_tck ; 0.163  ; 0.024  ; Rise       ; altera_reserved_tck ;
;  flash_data[15]          ; altera_reserved_tck ; 0.115  ; -0.094 ; Rise       ; altera_reserved_tck ;
; pfl_flash_access_granted ; altera_reserved_tck ; 0.375  ; 0.165  ; Rise       ; altera_reserved_tck ;
+--------------------------+---------------------+--------+--------+------------+---------------------+


+---------------------------------------------------------------------------------------------------+
; Hold Times                                                                                        ;
+--------------------------+---------------------+-------+-------+------------+---------------------+
; Data Port                ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+--------------------------+---------------------+-------+-------+------------+---------------------+
; altera_reserved_tdi      ; altera_reserved_tck ; 2.968 ; 2.867 ; Rise       ; altera_reserved_tck ;
; altera_reserved_tms      ; altera_reserved_tck ; 3.012 ; 2.913 ; Rise       ; altera_reserved_tck ;
; flash_data[*]            ; altera_reserved_tck ; 1.435 ; 1.591 ; Rise       ; altera_reserved_tck ;
;  flash_data[0]           ; altera_reserved_tck ; 1.435 ; 1.591 ; Rise       ; altera_reserved_tck ;
;  flash_data[1]           ; altera_reserved_tck ; 1.239 ; 1.379 ; Rise       ; altera_reserved_tck ;
;  flash_data[2]           ; altera_reserved_tck ; 1.348 ; 1.500 ; Rise       ; altera_reserved_tck ;
;  flash_data[3]           ; altera_reserved_tck ; 1.258 ; 1.412 ; Rise       ; altera_reserved_tck ;
;  flash_data[4]           ; altera_reserved_tck ; 1.272 ; 1.427 ; Rise       ; altera_reserved_tck ;
;  flash_data[5]           ; altera_reserved_tck ; 1.131 ; 1.264 ; Rise       ; altera_reserved_tck ;
;  flash_data[6]           ; altera_reserved_tck ; 1.268 ; 1.418 ; Rise       ; altera_reserved_tck ;
;  flash_data[7]           ; altera_reserved_tck ; 1.423 ; 1.582 ; Rise       ; altera_reserved_tck ;
;  flash_data[8]           ; altera_reserved_tck ; 1.156 ; 1.298 ; Rise       ; altera_reserved_tck ;
;  flash_data[9]           ; altera_reserved_tck ; 1.015 ; 1.155 ; Rise       ; altera_reserved_tck ;
;  flash_data[10]          ; altera_reserved_tck ; 1.067 ; 1.210 ; Rise       ; altera_reserved_tck ;
;  flash_data[11]          ; altera_reserved_tck ; 0.959 ; 1.143 ; Rise       ; altera_reserved_tck ;
;  flash_data[12]          ; altera_reserved_tck ; 0.934 ; 1.114 ; Rise       ; altera_reserved_tck ;
;  flash_data[13]          ; altera_reserved_tck ; 1.089 ; 1.220 ; Rise       ; altera_reserved_tck ;
;  flash_data[14]          ; altera_reserved_tck ; 1.129 ; 1.274 ; Rise       ; altera_reserved_tck ;
;  flash_data[15]          ; altera_reserved_tck ; 1.125 ; 1.329 ; Rise       ; altera_reserved_tck ;
; pfl_flash_access_granted ; altera_reserved_tck ; 0.662 ; 0.866 ; Rise       ; altera_reserved_tck ;
+--------------------------+---------------------+-------+-------+------------+---------------------+


+---------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                             ;
+--------------------------+---------------------+-------+-------+------------+---------------------+
; Data Port                ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+--------------------------+---------------------+-------+-------+------------+---------------------+
; flash_addr[*]            ; altera_reserved_tck ; 6.505 ; 6.487 ; Rise       ; altera_reserved_tck ;
;  flash_addr[0]           ; altera_reserved_tck ; 6.309 ; 6.300 ; Rise       ; altera_reserved_tck ;
;  flash_addr[1]           ; altera_reserved_tck ; 6.306 ; 6.289 ; Rise       ; altera_reserved_tck ;
;  flash_addr[2]           ; altera_reserved_tck ; 6.316 ; 6.299 ; Rise       ; altera_reserved_tck ;
;  flash_addr[3]           ; altera_reserved_tck ; 6.323 ; 6.303 ; Rise       ; altera_reserved_tck ;
;  flash_addr[4]           ; altera_reserved_tck ; 6.273 ; 6.253 ; Rise       ; altera_reserved_tck ;
;  flash_addr[5]           ; altera_reserved_tck ; 6.271 ; 6.249 ; Rise       ; altera_reserved_tck ;
;  flash_addr[6]           ; altera_reserved_tck ; 6.257 ; 6.236 ; Rise       ; altera_reserved_tck ;
;  flash_addr[7]           ; altera_reserved_tck ; 6.253 ; 6.233 ; Rise       ; altera_reserved_tck ;
;  flash_addr[8]           ; altera_reserved_tck ; 6.301 ; 6.280 ; Rise       ; altera_reserved_tck ;
;  flash_addr[9]           ; altera_reserved_tck ; 6.252 ; 6.231 ; Rise       ; altera_reserved_tck ;
;  flash_addr[10]          ; altera_reserved_tck ; 6.277 ; 6.265 ; Rise       ; altera_reserved_tck ;
;  flash_addr[11]          ; altera_reserved_tck ; 6.283 ; 6.263 ; Rise       ; altera_reserved_tck ;
;  flash_addr[12]          ; altera_reserved_tck ; 6.392 ; 6.366 ; Rise       ; altera_reserved_tck ;
;  flash_addr[13]          ; altera_reserved_tck ; 6.398 ; 6.373 ; Rise       ; altera_reserved_tck ;
;  flash_addr[14]          ; altera_reserved_tck ; 6.446 ; 6.440 ; Rise       ; altera_reserved_tck ;
;  flash_addr[15]          ; altera_reserved_tck ; 6.415 ; 6.391 ; Rise       ; altera_reserved_tck ;
;  flash_addr[16]          ; altera_reserved_tck ; 6.427 ; 6.410 ; Rise       ; altera_reserved_tck ;
;  flash_addr[17]          ; altera_reserved_tck ; 6.431 ; 6.417 ; Rise       ; altera_reserved_tck ;
;  flash_addr[18]          ; altera_reserved_tck ; 6.421 ; 6.408 ; Rise       ; altera_reserved_tck ;
;  flash_addr[19]          ; altera_reserved_tck ; 6.442 ; 6.416 ; Rise       ; altera_reserved_tck ;
;  flash_addr[20]          ; altera_reserved_tck ; 6.412 ; 6.396 ; Rise       ; altera_reserved_tck ;
;  flash_addr[21]          ; altera_reserved_tck ; 6.472 ; 6.455 ; Rise       ; altera_reserved_tck ;
;  flash_addr[22]          ; altera_reserved_tck ; 6.505 ; 6.487 ; Rise       ; altera_reserved_tck ;
;  flash_addr[23]          ; altera_reserved_tck ; 6.492 ; 6.468 ; Rise       ; altera_reserved_tck ;
;  flash_addr[24]          ; altera_reserved_tck ; 6.495 ; 6.477 ; Rise       ; altera_reserved_tck ;
; flash_data[*]            ; altera_reserved_tck ; 6.722 ; 6.714 ; Rise       ; altera_reserved_tck ;
;  flash_data[0]           ; altera_reserved_tck ; 6.351 ; 6.327 ; Rise       ; altera_reserved_tck ;
;  flash_data[1]           ; altera_reserved_tck ; 6.353 ; 6.334 ; Rise       ; altera_reserved_tck ;
;  flash_data[2]           ; altera_reserved_tck ; 6.358 ; 6.344 ; Rise       ; altera_reserved_tck ;
;  flash_data[3]           ; altera_reserved_tck ; 6.269 ; 6.248 ; Rise       ; altera_reserved_tck ;
;  flash_data[4]           ; altera_reserved_tck ; 6.291 ; 6.270 ; Rise       ; altera_reserved_tck ;
;  flash_data[5]           ; altera_reserved_tck ; 6.363 ; 6.353 ; Rise       ; altera_reserved_tck ;
;  flash_data[6]           ; altera_reserved_tck ; 6.388 ; 6.376 ; Rise       ; altera_reserved_tck ;
;  flash_data[7]           ; altera_reserved_tck ; 6.354 ; 6.336 ; Rise       ; altera_reserved_tck ;
;  flash_data[8]           ; altera_reserved_tck ; 6.367 ; 6.358 ; Rise       ; altera_reserved_tck ;
;  flash_data[9]           ; altera_reserved_tck ; 6.679 ; 6.633 ; Rise       ; altera_reserved_tck ;
;  flash_data[10]          ; altera_reserved_tck ; 6.722 ; 6.714 ; Rise       ; altera_reserved_tck ;
;  flash_data[11]          ; altera_reserved_tck ; 6.713 ; 6.702 ; Rise       ; altera_reserved_tck ;
;  flash_data[12]          ; altera_reserved_tck ; 6.685 ; 6.658 ; Rise       ; altera_reserved_tck ;
;  flash_data[13]          ; altera_reserved_tck ; 6.553 ; 6.521 ; Rise       ; altera_reserved_tck ;
;  flash_data[14]          ; altera_reserved_tck ; 6.577 ; 6.529 ; Rise       ; altera_reserved_tck ;
;  flash_data[15]          ; altera_reserved_tck ; 6.552 ; 6.540 ; Rise       ; altera_reserved_tck ;
; flash_nce                ; altera_reserved_tck ; 7.425 ; 7.430 ; Rise       ; altera_reserved_tck ;
; flash_noe                ; altera_reserved_tck ; 6.830 ; 6.791 ; Rise       ; altera_reserved_tck ;
; flash_nwe                ; altera_reserved_tck ; 7.582 ; 7.582 ; Rise       ; altera_reserved_tck ;
; pfl_flash_access_request ; altera_reserved_tck ; 6.827 ; 6.838 ; Rise       ; altera_reserved_tck ;
; altera_reserved_tdo      ; altera_reserved_tck ; 7.962 ; 8.077 ; Fall       ; altera_reserved_tck ;
+--------------------------+---------------------+-------+-------+------------+---------------------+


+---------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                     ;
+--------------------------+---------------------+-------+-------+------------+---------------------+
; Data Port                ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+--------------------------+---------------------+-------+-------+------------+---------------------+
; flash_addr[*]            ; altera_reserved_tck ; 5.353 ; 5.332 ; Rise       ; altera_reserved_tck ;
;  flash_addr[0]           ; altera_reserved_tck ; 5.407 ; 5.397 ; Rise       ; altera_reserved_tck ;
;  flash_addr[1]           ; altera_reserved_tck ; 5.404 ; 5.387 ; Rise       ; altera_reserved_tck ;
;  flash_addr[2]           ; altera_reserved_tck ; 5.414 ; 5.396 ; Rise       ; altera_reserved_tck ;
;  flash_addr[3]           ; altera_reserved_tck ; 5.420 ; 5.400 ; Rise       ; altera_reserved_tck ;
;  flash_addr[4]           ; altera_reserved_tck ; 5.374 ; 5.353 ; Rise       ; altera_reserved_tck ;
;  flash_addr[5]           ; altera_reserved_tck ; 5.372 ; 5.350 ; Rise       ; altera_reserved_tck ;
;  flash_addr[6]           ; altera_reserved_tck ; 5.357 ; 5.337 ; Rise       ; altera_reserved_tck ;
;  flash_addr[7]           ; altera_reserved_tck ; 5.354 ; 5.334 ; Rise       ; altera_reserved_tck ;
;  flash_addr[8]           ; altera_reserved_tck ; 5.400 ; 5.378 ; Rise       ; altera_reserved_tck ;
;  flash_addr[9]           ; altera_reserved_tck ; 5.353 ; 5.332 ; Rise       ; altera_reserved_tck ;
;  flash_addr[10]          ; altera_reserved_tck ; 5.376 ; 5.364 ; Rise       ; altera_reserved_tck ;
;  flash_addr[11]          ; altera_reserved_tck ; 5.382 ; 5.362 ; Rise       ; altera_reserved_tck ;
;  flash_addr[12]          ; altera_reserved_tck ; 5.487 ; 5.462 ; Rise       ; altera_reserved_tck ;
;  flash_addr[13]          ; altera_reserved_tck ; 5.494 ; 5.469 ; Rise       ; altera_reserved_tck ;
;  flash_addr[14]          ; altera_reserved_tck ; 5.539 ; 5.532 ; Rise       ; altera_reserved_tck ;
;  flash_addr[15]          ; altera_reserved_tck ; 5.509 ; 5.485 ; Rise       ; altera_reserved_tck ;
;  flash_addr[16]          ; altera_reserved_tck ; 5.521 ; 5.504 ; Rise       ; altera_reserved_tck ;
;  flash_addr[17]          ; altera_reserved_tck ; 5.525 ; 5.511 ; Rise       ; altera_reserved_tck ;
;  flash_addr[18]          ; altera_reserved_tck ; 5.513 ; 5.499 ; Rise       ; altera_reserved_tck ;
;  flash_addr[19]          ; altera_reserved_tck ; 5.533 ; 5.507 ; Rise       ; altera_reserved_tck ;
;  flash_addr[20]          ; altera_reserved_tck ; 5.506 ; 5.489 ; Rise       ; altera_reserved_tck ;
;  flash_addr[21]          ; altera_reserved_tck ; 5.563 ; 5.546 ; Rise       ; altera_reserved_tck ;
;  flash_addr[22]          ; altera_reserved_tck ; 5.595 ; 5.576 ; Rise       ; altera_reserved_tck ;
;  flash_addr[23]          ; altera_reserved_tck ; 5.582 ; 5.558 ; Rise       ; altera_reserved_tck ;
;  flash_addr[24]          ; altera_reserved_tck ; 5.584 ; 5.565 ; Rise       ; altera_reserved_tck ;
; flash_data[*]            ; altera_reserved_tck ; 5.371 ; 5.349 ; Rise       ; altera_reserved_tck ;
;  flash_data[0]           ; altera_reserved_tck ; 5.447 ; 5.423 ; Rise       ; altera_reserved_tck ;
;  flash_data[1]           ; altera_reserved_tck ; 5.450 ; 5.431 ; Rise       ; altera_reserved_tck ;
;  flash_data[2]           ; altera_reserved_tck ; 5.455 ; 5.440 ; Rise       ; altera_reserved_tck ;
;  flash_data[3]           ; altera_reserved_tck ; 5.371 ; 5.349 ; Rise       ; altera_reserved_tck ;
;  flash_data[4]           ; altera_reserved_tck ; 5.391 ; 5.371 ; Rise       ; altera_reserved_tck ;
;  flash_data[5]           ; altera_reserved_tck ; 5.459 ; 5.448 ; Rise       ; altera_reserved_tck ;
;  flash_data[6]           ; altera_reserved_tck ; 5.483 ; 5.471 ; Rise       ; altera_reserved_tck ;
;  flash_data[7]           ; altera_reserved_tck ; 5.449 ; 5.431 ; Rise       ; altera_reserved_tck ;
;  flash_data[8]           ; altera_reserved_tck ; 5.462 ; 5.452 ; Rise       ; altera_reserved_tck ;
;  flash_data[9]           ; altera_reserved_tck ; 5.761 ; 5.715 ; Rise       ; altera_reserved_tck ;
;  flash_data[10]          ; altera_reserved_tck ; 5.802 ; 5.793 ; Rise       ; altera_reserved_tck ;
;  flash_data[11]          ; altera_reserved_tck ; 5.793 ; 5.782 ; Rise       ; altera_reserved_tck ;
;  flash_data[12]          ; altera_reserved_tck ; 5.767 ; 5.740 ; Rise       ; altera_reserved_tck ;
;  flash_data[13]          ; altera_reserved_tck ; 5.638 ; 5.607 ; Rise       ; altera_reserved_tck ;
;  flash_data[14]          ; altera_reserved_tck ; 5.662 ; 5.615 ; Rise       ; altera_reserved_tck ;
;  flash_data[15]          ; altera_reserved_tck ; 5.638 ; 5.626 ; Rise       ; altera_reserved_tck ;
; flash_nce                ; altera_reserved_tck ; 5.851 ; 5.865 ; Rise       ; altera_reserved_tck ;
; flash_noe                ; altera_reserved_tck ; 5.716 ; 5.661 ; Rise       ; altera_reserved_tck ;
; flash_nwe                ; altera_reserved_tck ; 6.020 ; 5.995 ; Rise       ; altera_reserved_tck ;
; pfl_flash_access_request ; altera_reserved_tck ; 5.900 ; 5.909 ; Rise       ; altera_reserved_tck ;
; altera_reserved_tdo      ; altera_reserved_tck ; 6.313 ; 6.312 ; Fall       ; altera_reserved_tck ;
+--------------------------+---------------------+-------+-------+------------+---------------------+


+---------------------------------------------------------------------------+
; Propagation Delay                                                         ;
+--------------------------+----------------+-------+-------+-------+-------+
; Input Port               ; Output Port    ; RR    ; RF    ; FR    ; FF    ;
+--------------------------+----------------+-------+-------+-------+-------+
; pfl_flash_access_granted ; flash_addr[0]  ; 5.259 ; 5.255 ; 4.992 ; 4.988 ;
; pfl_flash_access_granted ; flash_addr[1]  ; 5.259 ; 5.255 ; 4.992 ; 4.988 ;
; pfl_flash_access_granted ; flash_addr[2]  ; 5.259 ; 5.255 ; 4.992 ; 4.988 ;
; pfl_flash_access_granted ; flash_addr[3]  ; 5.259 ; 5.255 ; 4.992 ; 4.988 ;
; pfl_flash_access_granted ; flash_addr[4]  ; 5.367 ; 5.363 ; 5.103 ; 5.099 ;
; pfl_flash_access_granted ; flash_addr[5]  ; 5.367 ; 5.363 ; 5.103 ; 5.099 ;
; pfl_flash_access_granted ; flash_addr[6]  ; 5.347 ; 5.343 ; 5.083 ; 5.079 ;
; pfl_flash_access_granted ; flash_addr[7]  ; 5.347 ; 5.343 ; 5.083 ; 5.079 ;
; pfl_flash_access_granted ; flash_addr[8]  ; 5.337 ; 5.333 ; 5.073 ; 5.069 ;
; pfl_flash_access_granted ; flash_addr[9]  ; 5.337 ; 5.333 ; 5.073 ; 5.069 ;
; pfl_flash_access_granted ; flash_addr[10] ; 5.357 ; 5.353 ; 5.093 ; 5.089 ;
; pfl_flash_access_granted ; flash_addr[11] ; 5.347 ; 5.343 ; 5.083 ; 5.079 ;
; pfl_flash_access_granted ; flash_addr[12] ; 5.302 ; 5.298 ; 5.038 ; 5.034 ;
; pfl_flash_access_granted ; flash_addr[13] ; 5.312 ; 5.308 ; 5.048 ; 5.044 ;
; pfl_flash_access_granted ; flash_addr[14] ; 5.302 ; 5.298 ; 5.038 ; 5.034 ;
; pfl_flash_access_granted ; flash_addr[15] ; 5.302 ; 5.298 ; 5.038 ; 5.034 ;
; pfl_flash_access_granted ; flash_addr[16] ; 5.455 ; 5.451 ; 5.210 ; 5.206 ;
; pfl_flash_access_granted ; flash_addr[17] ; 5.455 ; 5.451 ; 5.210 ; 5.206 ;
; pfl_flash_access_granted ; flash_addr[18] ; 5.201 ; 5.197 ; 4.936 ; 4.932 ;
; pfl_flash_access_granted ; flash_addr[19] ; 5.211 ; 5.207 ; 4.946 ; 4.942 ;
; pfl_flash_access_granted ; flash_addr[20] ; 5.435 ; 5.431 ; 5.190 ; 5.186 ;
; pfl_flash_access_granted ; flash_addr[21] ; 5.435 ; 5.431 ; 5.190 ; 5.186 ;
; pfl_flash_access_granted ; flash_addr[22] ; 5.437 ; 5.433 ; 5.192 ; 5.188 ;
; pfl_flash_access_granted ; flash_addr[23] ; 5.437 ; 5.433 ; 5.192 ; 5.188 ;
; pfl_flash_access_granted ; flash_addr[24] ; 5.344 ; 5.340 ; 5.085 ; 5.081 ;
; pfl_flash_access_granted ; flash_data[0]  ; 5.967 ; 5.963 ; 5.726 ; 5.722 ;
; pfl_flash_access_granted ; flash_data[1]  ; 5.977 ; 5.973 ; 5.736 ; 5.732 ;
; pfl_flash_access_granted ; flash_data[2]  ; 5.977 ; 5.973 ; 5.736 ; 5.732 ;
; pfl_flash_access_granted ; flash_data[3]  ; 5.922 ; 5.918 ; 5.676 ; 5.672 ;
; pfl_flash_access_granted ; flash_data[4]  ; 5.922 ; 5.918 ; 5.676 ; 5.672 ;
; pfl_flash_access_granted ; flash_data[5]  ; 6.070 ; 6.066 ; 5.849 ; 5.845 ;
; pfl_flash_access_granted ; flash_data[6]  ; 6.066 ; 6.062 ; 5.845 ; 5.841 ;
; pfl_flash_access_granted ; flash_data[7]  ; 6.050 ; 6.046 ; 5.829 ; 5.825 ;
; pfl_flash_access_granted ; flash_data[8]  ; 6.046 ; 6.042 ; 5.825 ; 5.821 ;
; pfl_flash_access_granted ; flash_data[9]  ; 6.286 ; 6.282 ; 6.013 ; 6.009 ;
; pfl_flash_access_granted ; flash_data[10] ; 6.296 ; 6.292 ; 6.023 ; 6.019 ;
; pfl_flash_access_granted ; flash_data[11] ; 6.286 ; 6.282 ; 6.013 ; 6.009 ;
; pfl_flash_access_granted ; flash_data[12] ; 6.286 ; 6.282 ; 6.013 ; 6.009 ;
; pfl_flash_access_granted ; flash_data[13] ; 6.152 ; 6.148 ; 5.884 ; 5.880 ;
; pfl_flash_access_granted ; flash_data[14] ; 6.162 ; 6.158 ; 5.894 ; 5.890 ;
; pfl_flash_access_granted ; flash_data[15] ; 6.185 ; 6.181 ; 5.916 ; 5.912 ;
; pfl_flash_access_granted ; flash_nce      ; 5.261 ; 5.257 ; 4.997 ; 4.993 ;
; pfl_flash_access_granted ; flash_noe      ; 5.191 ; 5.187 ; 4.926 ; 4.922 ;
; pfl_flash_access_granted ; flash_nwe      ; 5.191 ; 5.187 ; 4.926 ; 4.922 ;
+--------------------------+----------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------+
; Minimum Propagation Delay                                                 ;
+--------------------------+----------------+-------+-------+-------+-------+
; Input Port               ; Output Port    ; RR    ; RF    ; FR    ; FF    ;
+--------------------------+----------------+-------+-------+-------+-------+
; pfl_flash_access_granted ; flash_addr[0]  ; 4.809 ; 4.805 ; 4.598 ; 4.594 ;
; pfl_flash_access_granted ; flash_addr[1]  ; 4.809 ; 4.805 ; 4.598 ; 4.594 ;
; pfl_flash_access_granted ; flash_addr[2]  ; 4.809 ; 4.805 ; 4.598 ; 4.594 ;
; pfl_flash_access_granted ; flash_addr[3]  ; 4.809 ; 4.805 ; 4.598 ; 4.594 ;
; pfl_flash_access_granted ; flash_addr[4]  ; 4.914 ; 4.910 ; 4.705 ; 4.701 ;
; pfl_flash_access_granted ; flash_addr[5]  ; 4.914 ; 4.910 ; 4.705 ; 4.701 ;
; pfl_flash_access_granted ; flash_addr[6]  ; 4.894 ; 4.890 ; 4.685 ; 4.681 ;
; pfl_flash_access_granted ; flash_addr[7]  ; 4.894 ; 4.890 ; 4.685 ; 4.681 ;
; pfl_flash_access_granted ; flash_addr[8]  ; 4.884 ; 4.880 ; 4.675 ; 4.671 ;
; pfl_flash_access_granted ; flash_addr[9]  ; 4.884 ; 4.880 ; 4.675 ; 4.671 ;
; pfl_flash_access_granted ; flash_addr[10] ; 4.904 ; 4.900 ; 4.695 ; 4.691 ;
; pfl_flash_access_granted ; flash_addr[11] ; 4.894 ; 4.890 ; 4.685 ; 4.681 ;
; pfl_flash_access_granted ; flash_addr[12] ; 4.853 ; 4.849 ; 4.645 ; 4.641 ;
; pfl_flash_access_granted ; flash_addr[13] ; 4.863 ; 4.859 ; 4.655 ; 4.651 ;
; pfl_flash_access_granted ; flash_addr[14] ; 4.853 ; 4.849 ; 4.645 ; 4.641 ;
; pfl_flash_access_granted ; flash_addr[15] ; 4.853 ; 4.849 ; 4.645 ; 4.641 ;
; pfl_flash_access_granted ; flash_addr[16] ; 4.999 ; 4.995 ; 4.809 ; 4.805 ;
; pfl_flash_access_granted ; flash_addr[17] ; 4.999 ; 4.995 ; 4.809 ; 4.805 ;
; pfl_flash_access_granted ; flash_addr[18] ; 4.754 ; 4.750 ; 4.545 ; 4.541 ;
; pfl_flash_access_granted ; flash_addr[19] ; 4.764 ; 4.760 ; 4.555 ; 4.551 ;
; pfl_flash_access_granted ; flash_addr[20] ; 4.979 ; 4.975 ; 4.789 ; 4.785 ;
; pfl_flash_access_granted ; flash_addr[21] ; 4.979 ; 4.975 ; 4.789 ; 4.785 ;
; pfl_flash_access_granted ; flash_addr[22] ; 4.981 ; 4.977 ; 4.791 ; 4.787 ;
; pfl_flash_access_granted ; flash_addr[23] ; 4.981 ; 4.977 ; 4.791 ; 4.787 ;
; pfl_flash_access_granted ; flash_addr[24] ; 4.890 ; 4.886 ; 4.687 ; 4.683 ;
; pfl_flash_access_granted ; flash_data[0]  ; 5.485 ; 5.481 ; 5.297 ; 5.293 ;
; pfl_flash_access_granted ; flash_data[1]  ; 5.495 ; 5.491 ; 5.307 ; 5.303 ;
; pfl_flash_access_granted ; flash_data[2]  ; 5.495 ; 5.491 ; 5.307 ; 5.303 ;
; pfl_flash_access_granted ; flash_data[3]  ; 5.444 ; 5.440 ; 5.251 ; 5.247 ;
; pfl_flash_access_granted ; flash_data[4]  ; 5.444 ; 5.440 ; 5.251 ; 5.247 ;
; pfl_flash_access_granted ; flash_data[5]  ; 5.584 ; 5.580 ; 5.415 ; 5.411 ;
; pfl_flash_access_granted ; flash_data[6]  ; 5.580 ; 5.576 ; 5.411 ; 5.407 ;
; pfl_flash_access_granted ; flash_data[7]  ; 5.564 ; 5.560 ; 5.395 ; 5.391 ;
; pfl_flash_access_granted ; flash_data[8]  ; 5.560 ; 5.556 ; 5.391 ; 5.387 ;
; pfl_flash_access_granted ; flash_data[9]  ; 5.790 ; 5.786 ; 5.572 ; 5.568 ;
; pfl_flash_access_granted ; flash_data[10] ; 5.800 ; 5.796 ; 5.582 ; 5.578 ;
; pfl_flash_access_granted ; flash_data[11] ; 5.790 ; 5.786 ; 5.572 ; 5.568 ;
; pfl_flash_access_granted ; flash_data[12] ; 5.790 ; 5.786 ; 5.572 ; 5.568 ;
; pfl_flash_access_granted ; flash_data[13] ; 5.660 ; 5.656 ; 5.447 ; 5.443 ;
; pfl_flash_access_granted ; flash_data[14] ; 5.670 ; 5.666 ; 5.457 ; 5.453 ;
; pfl_flash_access_granted ; flash_data[15] ; 5.692 ; 5.688 ; 5.477 ; 5.473 ;
; pfl_flash_access_granted ; flash_nce      ; 4.811 ; 4.807 ; 4.603 ; 4.599 ;
; pfl_flash_access_granted ; flash_noe      ; 4.744 ; 4.740 ; 4.535 ; 4.531 ;
; pfl_flash_access_granted ; flash_nwe      ; 4.744 ; 4.740 ; 4.535 ; 4.531 ;
+--------------------------+----------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------+
; Output Enable Times                                                                      ;
+-----------------+---------------------+-------+-------+------------+---------------------+
; Data Port       ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+-----------------+---------------------+-------+-------+------------+---------------------+
; flash_data[*]   ; altera_reserved_tck ; 7.541 ; 7.537 ; Rise       ; altera_reserved_tck ;
;  flash_data[0]  ; altera_reserved_tck ; 7.586 ; 7.582 ; Rise       ; altera_reserved_tck ;
;  flash_data[1]  ; altera_reserved_tck ; 7.596 ; 7.592 ; Rise       ; altera_reserved_tck ;
;  flash_data[2]  ; altera_reserved_tck ; 7.596 ; 7.592 ; Rise       ; altera_reserved_tck ;
;  flash_data[3]  ; altera_reserved_tck ; 7.541 ; 7.537 ; Rise       ; altera_reserved_tck ;
;  flash_data[4]  ; altera_reserved_tck ; 7.541 ; 7.537 ; Rise       ; altera_reserved_tck ;
;  flash_data[5]  ; altera_reserved_tck ; 7.689 ; 7.685 ; Rise       ; altera_reserved_tck ;
;  flash_data[6]  ; altera_reserved_tck ; 7.685 ; 7.681 ; Rise       ; altera_reserved_tck ;
;  flash_data[7]  ; altera_reserved_tck ; 7.669 ; 7.665 ; Rise       ; altera_reserved_tck ;
;  flash_data[8]  ; altera_reserved_tck ; 7.665 ; 7.661 ; Rise       ; altera_reserved_tck ;
;  flash_data[9]  ; altera_reserved_tck ; 7.905 ; 7.901 ; Rise       ; altera_reserved_tck ;
;  flash_data[10] ; altera_reserved_tck ; 7.915 ; 7.911 ; Rise       ; altera_reserved_tck ;
;  flash_data[11] ; altera_reserved_tck ; 7.905 ; 7.901 ; Rise       ; altera_reserved_tck ;
;  flash_data[12] ; altera_reserved_tck ; 7.905 ; 7.901 ; Rise       ; altera_reserved_tck ;
;  flash_data[13] ; altera_reserved_tck ; 7.771 ; 7.767 ; Rise       ; altera_reserved_tck ;
;  flash_data[14] ; altera_reserved_tck ; 7.781 ; 7.777 ; Rise       ; altera_reserved_tck ;
;  flash_data[15] ; altera_reserved_tck ; 7.804 ; 7.800 ; Rise       ; altera_reserved_tck ;
+-----------------+---------------------+-------+-------+------------+---------------------+


+------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                              ;
+-----------------+---------------------+-------+-------+------------+---------------------+
; Data Port       ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+-----------------+---------------------+-------+-------+------------+---------------------+
; flash_data[*]   ; altera_reserved_tck ; 5.854 ; 5.850 ; Rise       ; altera_reserved_tck ;
;  flash_data[0]  ; altera_reserved_tck ; 5.895 ; 5.891 ; Rise       ; altera_reserved_tck ;
;  flash_data[1]  ; altera_reserved_tck ; 5.905 ; 5.901 ; Rise       ; altera_reserved_tck ;
;  flash_data[2]  ; altera_reserved_tck ; 5.905 ; 5.901 ; Rise       ; altera_reserved_tck ;
;  flash_data[3]  ; altera_reserved_tck ; 5.854 ; 5.850 ; Rise       ; altera_reserved_tck ;
;  flash_data[4]  ; altera_reserved_tck ; 5.854 ; 5.850 ; Rise       ; altera_reserved_tck ;
;  flash_data[5]  ; altera_reserved_tck ; 5.994 ; 5.990 ; Rise       ; altera_reserved_tck ;
;  flash_data[6]  ; altera_reserved_tck ; 5.990 ; 5.986 ; Rise       ; altera_reserved_tck ;
;  flash_data[7]  ; altera_reserved_tck ; 5.974 ; 5.970 ; Rise       ; altera_reserved_tck ;
;  flash_data[8]  ; altera_reserved_tck ; 5.970 ; 5.966 ; Rise       ; altera_reserved_tck ;
;  flash_data[9]  ; altera_reserved_tck ; 6.200 ; 6.196 ; Rise       ; altera_reserved_tck ;
;  flash_data[10] ; altera_reserved_tck ; 6.210 ; 6.206 ; Rise       ; altera_reserved_tck ;
;  flash_data[11] ; altera_reserved_tck ; 6.200 ; 6.196 ; Rise       ; altera_reserved_tck ;
;  flash_data[12] ; altera_reserved_tck ; 6.200 ; 6.196 ; Rise       ; altera_reserved_tck ;
;  flash_data[13] ; altera_reserved_tck ; 6.070 ; 6.066 ; Rise       ; altera_reserved_tck ;
;  flash_data[14] ; altera_reserved_tck ; 6.080 ; 6.076 ; Rise       ; altera_reserved_tck ;
;  flash_data[15] ; altera_reserved_tck ; 6.102 ; 6.098 ; Rise       ; altera_reserved_tck ;
+-----------------+---------------------+-------+-------+------------+---------------------+


+--------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                             ;
+-----------------+---------------------+-----------+-----------+------------+---------------------+
; Data Port       ; Clock Port          ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference     ;
+-----------------+---------------------+-----------+-----------+------------+---------------------+
; flash_data[*]   ; altera_reserved_tck ; 7.445     ; 7.449     ; Rise       ; altera_reserved_tck ;
;  flash_data[0]  ; altera_reserved_tck ; 7.495     ; 7.499     ; Rise       ; altera_reserved_tck ;
;  flash_data[1]  ; altera_reserved_tck ; 7.505     ; 7.509     ; Rise       ; altera_reserved_tck ;
;  flash_data[2]  ; altera_reserved_tck ; 7.505     ; 7.509     ; Rise       ; altera_reserved_tck ;
;  flash_data[3]  ; altera_reserved_tck ; 7.445     ; 7.449     ; Rise       ; altera_reserved_tck ;
;  flash_data[4]  ; altera_reserved_tck ; 7.445     ; 7.449     ; Rise       ; altera_reserved_tck ;
;  flash_data[5]  ; altera_reserved_tck ; 7.618     ; 7.622     ; Rise       ; altera_reserved_tck ;
;  flash_data[6]  ; altera_reserved_tck ; 7.614     ; 7.618     ; Rise       ; altera_reserved_tck ;
;  flash_data[7]  ; altera_reserved_tck ; 7.598     ; 7.602     ; Rise       ; altera_reserved_tck ;
;  flash_data[8]  ; altera_reserved_tck ; 7.594     ; 7.598     ; Rise       ; altera_reserved_tck ;
;  flash_data[9]  ; altera_reserved_tck ; 7.782     ; 7.786     ; Rise       ; altera_reserved_tck ;
;  flash_data[10] ; altera_reserved_tck ; 7.792     ; 7.796     ; Rise       ; altera_reserved_tck ;
;  flash_data[11] ; altera_reserved_tck ; 7.782     ; 7.786     ; Rise       ; altera_reserved_tck ;
;  flash_data[12] ; altera_reserved_tck ; 7.782     ; 7.786     ; Rise       ; altera_reserved_tck ;
;  flash_data[13] ; altera_reserved_tck ; 7.653     ; 7.657     ; Rise       ; altera_reserved_tck ;
;  flash_data[14] ; altera_reserved_tck ; 7.663     ; 7.667     ; Rise       ; altera_reserved_tck ;
;  flash_data[15] ; altera_reserved_tck ; 7.685     ; 7.689     ; Rise       ; altera_reserved_tck ;
+-----------------+---------------------+-----------+-----------+------------+---------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                     ;
+-----------------+---------------------+-----------+-----------+------------+---------------------+
; Data Port       ; Clock Port          ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference     ;
+-----------------+---------------------+-----------+-----------+------------+---------------------+
; flash_data[*]   ; altera_reserved_tck ; 5.849     ; 5.853     ; Rise       ; altera_reserved_tck ;
;  flash_data[0]  ; altera_reserved_tck ; 5.895     ; 5.899     ; Rise       ; altera_reserved_tck ;
;  flash_data[1]  ; altera_reserved_tck ; 5.905     ; 5.909     ; Rise       ; altera_reserved_tck ;
;  flash_data[2]  ; altera_reserved_tck ; 5.905     ; 5.909     ; Rise       ; altera_reserved_tck ;
;  flash_data[3]  ; altera_reserved_tck ; 5.849     ; 5.853     ; Rise       ; altera_reserved_tck ;
;  flash_data[4]  ; altera_reserved_tck ; 5.849     ; 5.853     ; Rise       ; altera_reserved_tck ;
;  flash_data[5]  ; altera_reserved_tck ; 6.013     ; 6.017     ; Rise       ; altera_reserved_tck ;
;  flash_data[6]  ; altera_reserved_tck ; 6.009     ; 6.013     ; Rise       ; altera_reserved_tck ;
;  flash_data[7]  ; altera_reserved_tck ; 5.993     ; 5.997     ; Rise       ; altera_reserved_tck ;
;  flash_data[8]  ; altera_reserved_tck ; 5.989     ; 5.993     ; Rise       ; altera_reserved_tck ;
;  flash_data[9]  ; altera_reserved_tck ; 6.170     ; 6.174     ; Rise       ; altera_reserved_tck ;
;  flash_data[10] ; altera_reserved_tck ; 6.180     ; 6.184     ; Rise       ; altera_reserved_tck ;
;  flash_data[11] ; altera_reserved_tck ; 6.170     ; 6.174     ; Rise       ; altera_reserved_tck ;
;  flash_data[12] ; altera_reserved_tck ; 6.170     ; 6.174     ; Rise       ; altera_reserved_tck ;
;  flash_data[13] ; altera_reserved_tck ; 6.045     ; 6.049     ; Rise       ; altera_reserved_tck ;
;  flash_data[14] ; altera_reserved_tck ; 6.055     ; 6.059     ; Rise       ; altera_reserved_tck ;
;  flash_data[15] ; altera_reserved_tck ; 6.075     ; 6.079     ; Rise       ; altera_reserved_tck ;
+-----------------+---------------------+-----------+-----------+------------+---------------------+


---------------------------------------------
; Fast 1100mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+----------------------+--------+-------+----------+---------+---------------------+
; Clock                ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack     ; 47.247 ; 0.181 ; 48.771   ; 0.404   ; 49.239              ;
;  altera_reserved_tck ; 47.247 ; 0.181 ; 48.771   ; 0.404   ; 49.239              ;
; Design-wide TNS      ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  altera_reserved_tck ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
+----------------------+--------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------------------------------------+
; Setup Times                                                                                         ;
+--------------------------+---------------------+--------+--------+------------+---------------------+
; Data Port                ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference     ;
+--------------------------+---------------------+--------+--------+------------+---------------------+
; altera_reserved_tdi      ; altera_reserved_tck ; -1.191 ; -0.992 ; Rise       ; altera_reserved_tck ;
; altera_reserved_tms      ; altera_reserved_tck ; -1.073 ; -0.863 ; Rise       ; altera_reserved_tck ;
; flash_data[*]            ; altera_reserved_tck ; 0.493  ; 0.339  ; Rise       ; altera_reserved_tck ;
;  flash_data[0]           ; altera_reserved_tck ; -0.299 ; -0.436 ; Rise       ; altera_reserved_tck ;
;  flash_data[1]           ; altera_reserved_tck ; -0.193 ; -0.345 ; Rise       ; altera_reserved_tck ;
;  flash_data[2]           ; altera_reserved_tck ; -0.184 ; -0.328 ; Rise       ; altera_reserved_tck ;
;  flash_data[3]           ; altera_reserved_tck ; -0.211 ; -0.341 ; Rise       ; altera_reserved_tck ;
;  flash_data[4]           ; altera_reserved_tck ; -0.219 ; -0.351 ; Rise       ; altera_reserved_tck ;
;  flash_data[5]           ; altera_reserved_tck ; 0.133  ; 0.001  ; Rise       ; altera_reserved_tck ;
;  flash_data[6]           ; altera_reserved_tck ; -0.140 ; -0.262 ; Rise       ; altera_reserved_tck ;
;  flash_data[7]           ; altera_reserved_tck ; -0.212 ; -0.344 ; Rise       ; altera_reserved_tck ;
;  flash_data[8]           ; altera_reserved_tck ; 0.033  ; -0.108 ; Rise       ; altera_reserved_tck ;
;  flash_data[9]           ; altera_reserved_tck ; 0.486  ; 0.339  ; Rise       ; altera_reserved_tck ;
;  flash_data[10]          ; altera_reserved_tck ; 0.219  ; 0.071  ; Rise       ; altera_reserved_tck ;
;  flash_data[11]          ; altera_reserved_tck ; 0.358  ; 0.168  ; Rise       ; altera_reserved_tck ;
;  flash_data[12]          ; altera_reserved_tck ; 0.493  ; 0.311  ; Rise       ; altera_reserved_tck ;
;  flash_data[13]          ; altera_reserved_tck ; 0.149  ; -0.001 ; Rise       ; altera_reserved_tck ;
;  flash_data[14]          ; altera_reserved_tck ; 0.163  ; 0.024  ; Rise       ; altera_reserved_tck ;
;  flash_data[15]          ; altera_reserved_tck ; 0.115  ; -0.094 ; Rise       ; altera_reserved_tck ;
; pfl_flash_access_granted ; altera_reserved_tck ; 0.375  ; 0.165  ; Rise       ; altera_reserved_tck ;
+--------------------------+---------------------+--------+--------+------------+---------------------+


+---------------------------------------------------------------------------------------------------+
; Hold Times                                                                                        ;
+--------------------------+---------------------+-------+-------+------------+---------------------+
; Data Port                ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+--------------------------+---------------------+-------+-------+------------+---------------------+
; altera_reserved_tdi      ; altera_reserved_tck ; 4.701 ; 4.545 ; Rise       ; altera_reserved_tck ;
; altera_reserved_tms      ; altera_reserved_tck ; 4.799 ; 4.673 ; Rise       ; altera_reserved_tck ;
; flash_data[*]            ; altera_reserved_tck ; 2.480 ; 2.736 ; Rise       ; altera_reserved_tck ;
;  flash_data[0]           ; altera_reserved_tck ; 2.449 ; 2.736 ; Rise       ; altera_reserved_tck ;
;  flash_data[1]           ; altera_reserved_tck ; 2.220 ; 2.478 ; Rise       ; altera_reserved_tck ;
;  flash_data[2]           ; altera_reserved_tck ; 2.338 ; 2.636 ; Rise       ; altera_reserved_tck ;
;  flash_data[3]           ; altera_reserved_tck ; 2.222 ; 2.481 ; Rise       ; altera_reserved_tck ;
;  flash_data[4]           ; altera_reserved_tck ; 2.234 ; 2.494 ; Rise       ; altera_reserved_tck ;
;  flash_data[5]           ; altera_reserved_tck ; 2.069 ; 2.304 ; Rise       ; altera_reserved_tck ;
;  flash_data[6]           ; altera_reserved_tck ; 2.210 ; 2.469 ; Rise       ; altera_reserved_tck ;
;  flash_data[7]           ; altera_reserved_tck ; 2.480 ; 2.725 ; Rise       ; altera_reserved_tck ;
;  flash_data[8]           ; altera_reserved_tck ; 2.061 ; 2.323 ; Rise       ; altera_reserved_tck ;
;  flash_data[9]           ; altera_reserved_tck ; 1.838 ; 2.202 ; Rise       ; altera_reserved_tck ;
;  flash_data[10]          ; altera_reserved_tck ; 1.945 ; 2.295 ; Rise       ; altera_reserved_tck ;
;  flash_data[11]          ; altera_reserved_tck ; 1.816 ; 2.180 ; Rise       ; altera_reserved_tck ;
;  flash_data[12]          ; altera_reserved_tck ; 1.775 ; 2.125 ; Rise       ; altera_reserved_tck ;
;  flash_data[13]          ; altera_reserved_tck ; 1.926 ; 2.232 ; Rise       ; altera_reserved_tck ;
;  flash_data[14]          ; altera_reserved_tck ; 2.020 ; 2.354 ; Rise       ; altera_reserved_tck ;
;  flash_data[15]          ; altera_reserved_tck ; 2.016 ; 2.407 ; Rise       ; altera_reserved_tck ;
; pfl_flash_access_granted ; altera_reserved_tck ; 1.266 ; 1.758 ; Rise       ; altera_reserved_tck ;
+--------------------------+---------------------+-------+-------+------------+---------------------+


+-----------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                               ;
+--------------------------+---------------------+--------+--------+------------+---------------------+
; Data Port                ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference     ;
+--------------------------+---------------------+--------+--------+------------+---------------------+
; flash_addr[*]            ; altera_reserved_tck ; 9.863  ; 9.827  ; Rise       ; altera_reserved_tck ;
;  flash_addr[0]           ; altera_reserved_tck ; 9.587  ; 9.559  ; Rise       ; altera_reserved_tck ;
;  flash_addr[1]           ; altera_reserved_tck ; 9.610  ; 9.569  ; Rise       ; altera_reserved_tck ;
;  flash_addr[2]           ; altera_reserved_tck ; 9.621  ; 9.581  ; Rise       ; altera_reserved_tck ;
;  flash_addr[3]           ; altera_reserved_tck ; 9.615  ; 9.582  ; Rise       ; altera_reserved_tck ;
;  flash_addr[4]           ; altera_reserved_tck ; 9.530  ; 9.502  ; Rise       ; altera_reserved_tck ;
;  flash_addr[5]           ; altera_reserved_tck ; 9.528  ; 9.497  ; Rise       ; altera_reserved_tck ;
;  flash_addr[6]           ; altera_reserved_tck ; 9.516  ; 9.487  ; Rise       ; altera_reserved_tck ;
;  flash_addr[7]           ; altera_reserved_tck ; 9.510  ; 9.482  ; Rise       ; altera_reserved_tck ;
;  flash_addr[8]           ; altera_reserved_tck ; 9.590  ; 9.556  ; Rise       ; altera_reserved_tck ;
;  flash_addr[9]           ; altera_reserved_tck ; 9.512  ; 9.482  ; Rise       ; altera_reserved_tck ;
;  flash_addr[10]          ; altera_reserved_tck ; 9.507  ; 9.505  ; Rise       ; altera_reserved_tck ;
;  flash_addr[11]          ; altera_reserved_tck ; 9.536  ; 9.524  ; Rise       ; altera_reserved_tck ;
;  flash_addr[12]          ; altera_reserved_tck ; 9.684  ; 9.658  ; Rise       ; altera_reserved_tck ;
;  flash_addr[13]          ; altera_reserved_tck ; 9.691  ; 9.663  ; Rise       ; altera_reserved_tck ;
;  flash_addr[14]          ; altera_reserved_tck ; 9.747  ; 9.736  ; Rise       ; altera_reserved_tck ;
;  flash_addr[15]          ; altera_reserved_tck ; 9.709  ; 9.691  ; Rise       ; altera_reserved_tck ;
;  flash_addr[16]          ; altera_reserved_tck ; 9.729  ; 9.719  ; Rise       ; altera_reserved_tck ;
;  flash_addr[17]          ; altera_reserved_tck ; 9.738  ; 9.732  ; Rise       ; altera_reserved_tck ;
;  flash_addr[18]          ; altera_reserved_tck ; 9.766  ; 9.740  ; Rise       ; altera_reserved_tck ;
;  flash_addr[19]          ; altera_reserved_tck ; 9.789  ; 9.749  ; Rise       ; altera_reserved_tck ;
;  flash_addr[20]          ; altera_reserved_tck ; 9.713  ; 9.710  ; Rise       ; altera_reserved_tck ;
;  flash_addr[21]          ; altera_reserved_tck ; 9.822  ; 9.802  ; Rise       ; altera_reserved_tck ;
;  flash_addr[22]          ; altera_reserved_tck ; 9.856  ; 9.827  ; Rise       ; altera_reserved_tck ;
;  flash_addr[23]          ; altera_reserved_tck ; 9.835  ; 9.819  ; Rise       ; altera_reserved_tck ;
;  flash_addr[24]          ; altera_reserved_tck ; 9.863  ; 9.827  ; Rise       ; altera_reserved_tck ;
; flash_data[*]            ; altera_reserved_tck ; 10.224 ; 10.125 ; Rise       ; altera_reserved_tck ;
;  flash_data[0]           ; altera_reserved_tck ; 9.659  ; 9.621  ; Rise       ; altera_reserved_tck ;
;  flash_data[1]           ; altera_reserved_tck ; 9.658  ; 9.613  ; Rise       ; altera_reserved_tck ;
;  flash_data[2]           ; altera_reserved_tck ; 9.660  ; 9.626  ; Rise       ; altera_reserved_tck ;
;  flash_data[3]           ; altera_reserved_tck ; 9.514  ; 9.485  ; Rise       ; altera_reserved_tck ;
;  flash_data[4]           ; altera_reserved_tck ; 9.549  ; 9.520  ; Rise       ; altera_reserved_tck ;
;  flash_data[5]           ; altera_reserved_tck ; 9.664  ; 9.633  ; Rise       ; altera_reserved_tck ;
;  flash_data[6]           ; altera_reserved_tck ; 9.672  ; 9.668  ; Rise       ; altera_reserved_tck ;
;  flash_data[7]           ; altera_reserved_tck ; 9.660  ; 9.616  ; Rise       ; altera_reserved_tck ;
;  flash_data[8]           ; altera_reserved_tck ; 9.652  ; 9.650  ; Rise       ; altera_reserved_tck ;
;  flash_data[9]           ; altera_reserved_tck ; 10.141 ; 10.023 ; Rise       ; altera_reserved_tck ;
;  flash_data[10]          ; altera_reserved_tck ; 10.224 ; 10.125 ; Rise       ; altera_reserved_tck ;
;  flash_data[11]          ; altera_reserved_tck ; 10.217 ; 10.120 ; Rise       ; altera_reserved_tck ;
;  flash_data[12]          ; altera_reserved_tck ; 10.141 ; 10.040 ; Rise       ; altera_reserved_tck ;
;  flash_data[13]          ; altera_reserved_tck ; 9.964  ; 9.850  ; Rise       ; altera_reserved_tck ;
;  flash_data[14]          ; altera_reserved_tck ; 9.996  ; 9.894  ; Rise       ; altera_reserved_tck ;
;  flash_data[15]          ; altera_reserved_tck ; 9.981  ; 9.908  ; Rise       ; altera_reserved_tck ;
; flash_nce                ; altera_reserved_tck ; 11.437 ; 11.372 ; Rise       ; altera_reserved_tck ;
; flash_noe                ; altera_reserved_tck ; 10.442 ; 10.440 ; Rise       ; altera_reserved_tck ;
; flash_nwe                ; altera_reserved_tck ; 11.661 ; 11.600 ; Rise       ; altera_reserved_tck ;
; pfl_flash_access_request ; altera_reserved_tck ; 10.371 ; 10.306 ; Rise       ; altera_reserved_tck ;
; altera_reserved_tdo      ; altera_reserved_tck ; 11.970 ; 12.094 ; Fall       ; altera_reserved_tck ;
+--------------------------+---------------------+--------+--------+------------+---------------------+


+---------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                     ;
+--------------------------+---------------------+-------+-------+------------+---------------------+
; Data Port                ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+--------------------------+---------------------+-------+-------+------------+---------------------+
; flash_addr[*]            ; altera_reserved_tck ; 5.353 ; 5.332 ; Rise       ; altera_reserved_tck ;
;  flash_addr[0]           ; altera_reserved_tck ; 5.407 ; 5.397 ; Rise       ; altera_reserved_tck ;
;  flash_addr[1]           ; altera_reserved_tck ; 5.404 ; 5.387 ; Rise       ; altera_reserved_tck ;
;  flash_addr[2]           ; altera_reserved_tck ; 5.414 ; 5.396 ; Rise       ; altera_reserved_tck ;
;  flash_addr[3]           ; altera_reserved_tck ; 5.420 ; 5.400 ; Rise       ; altera_reserved_tck ;
;  flash_addr[4]           ; altera_reserved_tck ; 5.374 ; 5.353 ; Rise       ; altera_reserved_tck ;
;  flash_addr[5]           ; altera_reserved_tck ; 5.372 ; 5.350 ; Rise       ; altera_reserved_tck ;
;  flash_addr[6]           ; altera_reserved_tck ; 5.357 ; 5.337 ; Rise       ; altera_reserved_tck ;
;  flash_addr[7]           ; altera_reserved_tck ; 5.354 ; 5.334 ; Rise       ; altera_reserved_tck ;
;  flash_addr[8]           ; altera_reserved_tck ; 5.400 ; 5.378 ; Rise       ; altera_reserved_tck ;
;  flash_addr[9]           ; altera_reserved_tck ; 5.353 ; 5.332 ; Rise       ; altera_reserved_tck ;
;  flash_addr[10]          ; altera_reserved_tck ; 5.376 ; 5.364 ; Rise       ; altera_reserved_tck ;
;  flash_addr[11]          ; altera_reserved_tck ; 5.382 ; 5.362 ; Rise       ; altera_reserved_tck ;
;  flash_addr[12]          ; altera_reserved_tck ; 5.487 ; 5.462 ; Rise       ; altera_reserved_tck ;
;  flash_addr[13]          ; altera_reserved_tck ; 5.494 ; 5.469 ; Rise       ; altera_reserved_tck ;
;  flash_addr[14]          ; altera_reserved_tck ; 5.539 ; 5.532 ; Rise       ; altera_reserved_tck ;
;  flash_addr[15]          ; altera_reserved_tck ; 5.509 ; 5.485 ; Rise       ; altera_reserved_tck ;
;  flash_addr[16]          ; altera_reserved_tck ; 5.521 ; 5.504 ; Rise       ; altera_reserved_tck ;
;  flash_addr[17]          ; altera_reserved_tck ; 5.525 ; 5.511 ; Rise       ; altera_reserved_tck ;
;  flash_addr[18]          ; altera_reserved_tck ; 5.513 ; 5.499 ; Rise       ; altera_reserved_tck ;
;  flash_addr[19]          ; altera_reserved_tck ; 5.533 ; 5.507 ; Rise       ; altera_reserved_tck ;
;  flash_addr[20]          ; altera_reserved_tck ; 5.506 ; 5.489 ; Rise       ; altera_reserved_tck ;
;  flash_addr[21]          ; altera_reserved_tck ; 5.563 ; 5.546 ; Rise       ; altera_reserved_tck ;
;  flash_addr[22]          ; altera_reserved_tck ; 5.595 ; 5.576 ; Rise       ; altera_reserved_tck ;
;  flash_addr[23]          ; altera_reserved_tck ; 5.582 ; 5.558 ; Rise       ; altera_reserved_tck ;
;  flash_addr[24]          ; altera_reserved_tck ; 5.584 ; 5.565 ; Rise       ; altera_reserved_tck ;
; flash_data[*]            ; altera_reserved_tck ; 5.371 ; 5.349 ; Rise       ; altera_reserved_tck ;
;  flash_data[0]           ; altera_reserved_tck ; 5.447 ; 5.423 ; Rise       ; altera_reserved_tck ;
;  flash_data[1]           ; altera_reserved_tck ; 5.450 ; 5.431 ; Rise       ; altera_reserved_tck ;
;  flash_data[2]           ; altera_reserved_tck ; 5.455 ; 5.440 ; Rise       ; altera_reserved_tck ;
;  flash_data[3]           ; altera_reserved_tck ; 5.371 ; 5.349 ; Rise       ; altera_reserved_tck ;
;  flash_data[4]           ; altera_reserved_tck ; 5.391 ; 5.371 ; Rise       ; altera_reserved_tck ;
;  flash_data[5]           ; altera_reserved_tck ; 5.459 ; 5.448 ; Rise       ; altera_reserved_tck ;
;  flash_data[6]           ; altera_reserved_tck ; 5.483 ; 5.471 ; Rise       ; altera_reserved_tck ;
;  flash_data[7]           ; altera_reserved_tck ; 5.449 ; 5.431 ; Rise       ; altera_reserved_tck ;
;  flash_data[8]           ; altera_reserved_tck ; 5.462 ; 5.452 ; Rise       ; altera_reserved_tck ;
;  flash_data[9]           ; altera_reserved_tck ; 5.761 ; 5.715 ; Rise       ; altera_reserved_tck ;
;  flash_data[10]          ; altera_reserved_tck ; 5.802 ; 5.793 ; Rise       ; altera_reserved_tck ;
;  flash_data[11]          ; altera_reserved_tck ; 5.793 ; 5.782 ; Rise       ; altera_reserved_tck ;
;  flash_data[12]          ; altera_reserved_tck ; 5.767 ; 5.740 ; Rise       ; altera_reserved_tck ;
;  flash_data[13]          ; altera_reserved_tck ; 5.638 ; 5.607 ; Rise       ; altera_reserved_tck ;
;  flash_data[14]          ; altera_reserved_tck ; 5.662 ; 5.615 ; Rise       ; altera_reserved_tck ;
;  flash_data[15]          ; altera_reserved_tck ; 5.638 ; 5.626 ; Rise       ; altera_reserved_tck ;
; flash_nce                ; altera_reserved_tck ; 5.851 ; 5.865 ; Rise       ; altera_reserved_tck ;
; flash_noe                ; altera_reserved_tck ; 5.716 ; 5.661 ; Rise       ; altera_reserved_tck ;
; flash_nwe                ; altera_reserved_tck ; 6.020 ; 5.995 ; Rise       ; altera_reserved_tck ;
; pfl_flash_access_request ; altera_reserved_tck ; 5.900 ; 5.909 ; Rise       ; altera_reserved_tck ;
; altera_reserved_tdo      ; altera_reserved_tck ; 6.313 ; 6.312 ; Fall       ; altera_reserved_tck ;
+--------------------------+---------------------+-------+-------+------------+---------------------+


+---------------------------------------------------------------------------+
; Progagation Delay                                                         ;
+--------------------------+----------------+-------+-------+-------+-------+
; Input Port               ; Output Port    ; RR    ; RF    ; FR    ; FF    ;
+--------------------------+----------------+-------+-------+-------+-------+
; pfl_flash_access_granted ; flash_addr[0]  ; 7.679 ; 7.674 ; 7.175 ; 7.170 ;
; pfl_flash_access_granted ; flash_addr[1]  ; 7.679 ; 7.674 ; 7.175 ; 7.170 ;
; pfl_flash_access_granted ; flash_addr[2]  ; 7.679 ; 7.674 ; 7.175 ; 7.170 ;
; pfl_flash_access_granted ; flash_addr[3]  ; 7.679 ; 7.674 ; 7.175 ; 7.170 ;
; pfl_flash_access_granted ; flash_addr[4]  ; 7.776 ; 7.771 ; 7.279 ; 7.274 ;
; pfl_flash_access_granted ; flash_addr[5]  ; 7.776 ; 7.771 ; 7.279 ; 7.274 ;
; pfl_flash_access_granted ; flash_addr[6]  ; 7.756 ; 7.751 ; 7.259 ; 7.254 ;
; pfl_flash_access_granted ; flash_addr[7]  ; 7.756 ; 7.751 ; 7.259 ; 7.254 ;
; pfl_flash_access_granted ; flash_addr[8]  ; 7.746 ; 7.741 ; 7.249 ; 7.244 ;
; pfl_flash_access_granted ; flash_addr[9]  ; 7.746 ; 7.741 ; 7.249 ; 7.244 ;
; pfl_flash_access_granted ; flash_addr[10] ; 7.766 ; 7.761 ; 7.269 ; 7.264 ;
; pfl_flash_access_granted ; flash_addr[11] ; 7.756 ; 7.751 ; 7.259 ; 7.254 ;
; pfl_flash_access_granted ; flash_addr[12] ; 7.672 ; 7.667 ; 7.174 ; 7.169 ;
; pfl_flash_access_granted ; flash_addr[13] ; 7.682 ; 7.677 ; 7.184 ; 7.179 ;
; pfl_flash_access_granted ; flash_addr[14] ; 7.672 ; 7.667 ; 7.174 ; 7.169 ;
; pfl_flash_access_granted ; flash_addr[15] ; 7.672 ; 7.667 ; 7.174 ; 7.169 ;
; pfl_flash_access_granted ; flash_addr[16] ; 7.873 ; 7.868 ; 7.399 ; 7.394 ;
; pfl_flash_access_granted ; flash_addr[17] ; 7.873 ; 7.868 ; 7.399 ; 7.394 ;
; pfl_flash_access_granted ; flash_addr[18] ; 7.571 ; 7.566 ; 7.079 ; 7.074 ;
; pfl_flash_access_granted ; flash_addr[19] ; 7.581 ; 7.576 ; 7.089 ; 7.084 ;
; pfl_flash_access_granted ; flash_addr[20] ; 7.853 ; 7.848 ; 7.379 ; 7.374 ;
; pfl_flash_access_granted ; flash_addr[21] ; 7.853 ; 7.848 ; 7.379 ; 7.374 ;
; pfl_flash_access_granted ; flash_addr[22] ; 7.850 ; 7.845 ; 7.378 ; 7.373 ;
; pfl_flash_access_granted ; flash_addr[23] ; 7.850 ; 7.845 ; 7.378 ; 7.373 ;
; pfl_flash_access_granted ; flash_addr[24] ; 7.760 ; 7.755 ; 7.261 ; 7.256 ;
; pfl_flash_access_granted ; flash_data[0]  ; 8.719 ; 8.714 ; 8.208 ; 8.203 ;
; pfl_flash_access_granted ; flash_data[1]  ; 8.729 ; 8.724 ; 8.218 ; 8.213 ;
; pfl_flash_access_granted ; flash_data[2]  ; 8.729 ; 8.724 ; 8.218 ; 8.213 ;
; pfl_flash_access_granted ; flash_data[3]  ; 8.680 ; 8.675 ; 8.154 ; 8.149 ;
; pfl_flash_access_granted ; flash_data[4]  ; 8.680 ; 8.675 ; 8.154 ; 8.149 ;
; pfl_flash_access_granted ; flash_data[5]  ; 8.876 ; 8.871 ; 8.372 ; 8.367 ;
; pfl_flash_access_granted ; flash_data[6]  ; 8.870 ; 8.865 ; 8.366 ; 8.361 ;
; pfl_flash_access_granted ; flash_data[7]  ; 8.856 ; 8.851 ; 8.352 ; 8.347 ;
; pfl_flash_access_granted ; flash_data[8]  ; 8.850 ; 8.845 ; 8.346 ; 8.341 ;
; pfl_flash_access_granted ; flash_data[9]  ; 9.225 ; 9.220 ; 8.600 ; 8.595 ;
; pfl_flash_access_granted ; flash_data[10] ; 9.235 ; 9.230 ; 8.610 ; 8.605 ;
; pfl_flash_access_granted ; flash_data[11] ; 9.225 ; 9.220 ; 8.600 ; 8.595 ;
; pfl_flash_access_granted ; flash_data[12] ; 9.225 ; 9.220 ; 8.600 ; 8.595 ;
; pfl_flash_access_granted ; flash_data[13] ; 9.042 ; 9.037 ; 8.427 ; 8.422 ;
; pfl_flash_access_granted ; flash_data[14] ; 9.052 ; 9.047 ; 8.437 ; 8.432 ;
; pfl_flash_access_granted ; flash_data[15] ; 9.113 ; 9.108 ; 8.487 ; 8.482 ;
; pfl_flash_access_granted ; flash_nce      ; 7.624 ; 7.619 ; 7.127 ; 7.122 ;
; pfl_flash_access_granted ; flash_noe      ; 7.561 ; 7.556 ; 7.069 ; 7.064 ;
; pfl_flash_access_granted ; flash_nwe      ; 7.561 ; 7.556 ; 7.069 ; 7.064 ;
+--------------------------+----------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------+
; Minimum Progagation Delay                                                 ;
+--------------------------+----------------+-------+-------+-------+-------+
; Input Port               ; Output Port    ; RR    ; RF    ; FR    ; FF    ;
+--------------------------+----------------+-------+-------+-------+-------+
; pfl_flash_access_granted ; flash_addr[0]  ; 4.809 ; 4.805 ; 4.598 ; 4.594 ;
; pfl_flash_access_granted ; flash_addr[1]  ; 4.809 ; 4.805 ; 4.598 ; 4.594 ;
; pfl_flash_access_granted ; flash_addr[2]  ; 4.809 ; 4.805 ; 4.598 ; 4.594 ;
; pfl_flash_access_granted ; flash_addr[3]  ; 4.809 ; 4.805 ; 4.598 ; 4.594 ;
; pfl_flash_access_granted ; flash_addr[4]  ; 4.914 ; 4.910 ; 4.705 ; 4.701 ;
; pfl_flash_access_granted ; flash_addr[5]  ; 4.914 ; 4.910 ; 4.705 ; 4.701 ;
; pfl_flash_access_granted ; flash_addr[6]  ; 4.894 ; 4.890 ; 4.685 ; 4.681 ;
; pfl_flash_access_granted ; flash_addr[7]  ; 4.894 ; 4.890 ; 4.685 ; 4.681 ;
; pfl_flash_access_granted ; flash_addr[8]  ; 4.884 ; 4.880 ; 4.675 ; 4.671 ;
; pfl_flash_access_granted ; flash_addr[9]  ; 4.884 ; 4.880 ; 4.675 ; 4.671 ;
; pfl_flash_access_granted ; flash_addr[10] ; 4.904 ; 4.900 ; 4.695 ; 4.691 ;
; pfl_flash_access_granted ; flash_addr[11] ; 4.894 ; 4.890 ; 4.685 ; 4.681 ;
; pfl_flash_access_granted ; flash_addr[12] ; 4.853 ; 4.849 ; 4.645 ; 4.641 ;
; pfl_flash_access_granted ; flash_addr[13] ; 4.863 ; 4.859 ; 4.655 ; 4.651 ;
; pfl_flash_access_granted ; flash_addr[14] ; 4.853 ; 4.849 ; 4.645 ; 4.641 ;
; pfl_flash_access_granted ; flash_addr[15] ; 4.853 ; 4.849 ; 4.645 ; 4.641 ;
; pfl_flash_access_granted ; flash_addr[16] ; 4.999 ; 4.995 ; 4.809 ; 4.805 ;
; pfl_flash_access_granted ; flash_addr[17] ; 4.999 ; 4.995 ; 4.809 ; 4.805 ;
; pfl_flash_access_granted ; flash_addr[18] ; 4.754 ; 4.750 ; 4.545 ; 4.541 ;
; pfl_flash_access_granted ; flash_addr[19] ; 4.764 ; 4.760 ; 4.555 ; 4.551 ;
; pfl_flash_access_granted ; flash_addr[20] ; 4.979 ; 4.975 ; 4.789 ; 4.785 ;
; pfl_flash_access_granted ; flash_addr[21] ; 4.979 ; 4.975 ; 4.789 ; 4.785 ;
; pfl_flash_access_granted ; flash_addr[22] ; 4.981 ; 4.977 ; 4.791 ; 4.787 ;
; pfl_flash_access_granted ; flash_addr[23] ; 4.981 ; 4.977 ; 4.791 ; 4.787 ;
; pfl_flash_access_granted ; flash_addr[24] ; 4.890 ; 4.886 ; 4.687 ; 4.683 ;
; pfl_flash_access_granted ; flash_data[0]  ; 5.485 ; 5.481 ; 5.297 ; 5.293 ;
; pfl_flash_access_granted ; flash_data[1]  ; 5.495 ; 5.491 ; 5.307 ; 5.303 ;
; pfl_flash_access_granted ; flash_data[2]  ; 5.495 ; 5.491 ; 5.307 ; 5.303 ;
; pfl_flash_access_granted ; flash_data[3]  ; 5.444 ; 5.440 ; 5.251 ; 5.247 ;
; pfl_flash_access_granted ; flash_data[4]  ; 5.444 ; 5.440 ; 5.251 ; 5.247 ;
; pfl_flash_access_granted ; flash_data[5]  ; 5.584 ; 5.580 ; 5.415 ; 5.411 ;
; pfl_flash_access_granted ; flash_data[6]  ; 5.580 ; 5.576 ; 5.411 ; 5.407 ;
; pfl_flash_access_granted ; flash_data[7]  ; 5.564 ; 5.560 ; 5.395 ; 5.391 ;
; pfl_flash_access_granted ; flash_data[8]  ; 5.560 ; 5.556 ; 5.391 ; 5.387 ;
; pfl_flash_access_granted ; flash_data[9]  ; 5.790 ; 5.786 ; 5.572 ; 5.568 ;
; pfl_flash_access_granted ; flash_data[10] ; 5.800 ; 5.796 ; 5.582 ; 5.578 ;
; pfl_flash_access_granted ; flash_data[11] ; 5.790 ; 5.786 ; 5.572 ; 5.568 ;
; pfl_flash_access_granted ; flash_data[12] ; 5.790 ; 5.786 ; 5.572 ; 5.568 ;
; pfl_flash_access_granted ; flash_data[13] ; 5.660 ; 5.656 ; 5.447 ; 5.443 ;
; pfl_flash_access_granted ; flash_data[14] ; 5.670 ; 5.666 ; 5.457 ; 5.453 ;
; pfl_flash_access_granted ; flash_data[15] ; 5.692 ; 5.688 ; 5.477 ; 5.473 ;
; pfl_flash_access_granted ; flash_nce      ; 4.811 ; 4.807 ; 4.603 ; 4.599 ;
; pfl_flash_access_granted ; flash_noe      ; 4.744 ; 4.740 ; 4.535 ; 4.531 ;
; pfl_flash_access_granted ; flash_nwe      ; 4.744 ; 4.740 ; 4.535 ; 4.531 ;
+--------------------------+----------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                               ;
+--------------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin                      ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+--------------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; flash_addr[0]            ; 1.8 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; flash_addr[1]            ; 1.8 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; flash_addr[2]            ; 1.8 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; flash_addr[3]            ; 1.8 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; flash_addr[4]            ; 1.8 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; flash_addr[5]            ; 1.8 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; flash_addr[6]            ; 1.8 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; flash_addr[7]            ; 1.8 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; flash_addr[8]            ; 1.8 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; flash_addr[9]            ; 1.8 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; flash_addr[10]           ; 1.8 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; flash_addr[11]           ; 1.8 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; flash_addr[12]           ; 1.8 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; flash_addr[13]           ; 1.8 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; flash_addr[14]           ; 1.8 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; flash_addr[15]           ; 1.8 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; flash_addr[16]           ; 1.8 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; flash_addr[17]           ; 1.8 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; flash_addr[18]           ; 1.8 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; flash_addr[19]           ; 1.8 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; flash_addr[20]           ; 1.8 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; flash_addr[21]           ; 1.8 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; flash_addr[22]           ; 1.8 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; flash_addr[23]           ; 1.8 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; flash_addr[24]           ; 1.8 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; flash_nce                ; 1.8 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; flash_noe                ; 1.8 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; flash_nwe                ; 1.8 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; pfl_flash_access_request ; 1.8 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; flash_data[0]            ; 1.8 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; flash_data[1]            ; 1.8 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; flash_data[2]            ; 1.8 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; flash_data[3]            ; 1.8 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; flash_data[4]            ; 1.8 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; flash_data[5]            ; 1.8 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; flash_data[6]            ; 1.8 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; flash_data[7]            ; 1.8 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; flash_data[8]            ; 1.8 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; flash_data[9]            ; 1.8 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; flash_data[10]           ; 1.8 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; flash_data[11]           ; 1.8 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; flash_data[12]           ; 1.8 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; flash_data[13]           ; 1.8 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; flash_data[14]           ; 1.8 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; flash_data[15]           ; 1.8 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; altera_reserved_tdo      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+--------------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-----------------------------------------------------------------------------+
; Input Transition Times                                                      ;
+--------------------------+--------------+-----------------+-----------------+
; Pin                      ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+--------------------------+--------------+-----------------+-----------------+
; pfl_nreset               ; 1.8 V        ; 1440 ps         ; 1440 ps         ;
; flash_data[0]            ; 1.8 V        ; 1440 ps         ; 1440 ps         ;
; flash_data[1]            ; 1.8 V        ; 1440 ps         ; 1440 ps         ;
; flash_data[2]            ; 1.8 V        ; 1440 ps         ; 1440 ps         ;
; flash_data[3]            ; 1.8 V        ; 1440 ps         ; 1440 ps         ;
; flash_data[4]            ; 1.8 V        ; 1440 ps         ; 1440 ps         ;
; flash_data[5]            ; 1.8 V        ; 1440 ps         ; 1440 ps         ;
; flash_data[6]            ; 1.8 V        ; 1440 ps         ; 1440 ps         ;
; flash_data[7]            ; 1.8 V        ; 1440 ps         ; 1440 ps         ;
; flash_data[8]            ; 1.8 V        ; 1440 ps         ; 1440 ps         ;
; flash_data[9]            ; 1.8 V        ; 1440 ps         ; 1440 ps         ;
; flash_data[10]           ; 1.8 V        ; 1440 ps         ; 1440 ps         ;
; flash_data[11]           ; 1.8 V        ; 1440 ps         ; 1440 ps         ;
; flash_data[12]           ; 1.8 V        ; 1440 ps         ; 1440 ps         ;
; flash_data[13]           ; 1.8 V        ; 1440 ps         ; 1440 ps         ;
; flash_data[14]           ; 1.8 V        ; 1440 ps         ; 1440 ps         ;
; flash_data[15]           ; 1.8 V        ; 1440 ps         ; 1440 ps         ;
; pfl_flash_access_granted ; 1.8 V        ; 1440 ps         ; 1440 ps         ;
; altera_reserved_tms      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; altera_reserved_tck      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; altera_reserved_tdi      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; altera_reserved_ntrst    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~           ; 1.8 V        ; 1440 ps         ; 1440 ps         ;
+--------------------------+--------------+-----------------+-----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+--------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                      ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; flash_addr[0]            ; 1.8 V        ; 0 s                 ; 0 s                 ; 1.71 V                       ; 2.96e-06 V                   ; 1.71 V              ; -0.00185 V          ; 0.069 V                              ; 0.034 V                              ; 4.8e-10 s                   ; 4.85e-10 s                  ; Yes                        ; Yes                        ; 1.71 V                      ; 2.96e-06 V                  ; 1.71 V             ; -0.00185 V         ; 0.069 V                             ; 0.034 V                             ; 4.8e-10 s                  ; 4.85e-10 s                 ; Yes                       ; Yes                       ;
; flash_addr[1]            ; 1.8 V        ; 0 s                 ; 0 s                 ; 1.71 V                       ; 2.96e-06 V                   ; 1.71 V              ; -0.00185 V          ; 0.069 V                              ; 0.034 V                              ; 4.8e-10 s                   ; 4.85e-10 s                  ; Yes                        ; Yes                        ; 1.71 V                      ; 2.96e-06 V                  ; 1.71 V             ; -0.00185 V         ; 0.069 V                             ; 0.034 V                             ; 4.8e-10 s                  ; 4.85e-10 s                 ; Yes                       ; Yes                       ;
; flash_addr[2]            ; 1.8 V        ; 0 s                 ; 0 s                 ; 1.71 V                       ; 2.96e-06 V                   ; 1.71 V              ; -0.00185 V          ; 0.069 V                              ; 0.034 V                              ; 4.8e-10 s                   ; 4.85e-10 s                  ; Yes                        ; Yes                        ; 1.71 V                      ; 2.96e-06 V                  ; 1.71 V             ; -0.00185 V         ; 0.069 V                             ; 0.034 V                             ; 4.8e-10 s                  ; 4.85e-10 s                 ; Yes                       ; Yes                       ;
; flash_addr[3]            ; 1.8 V        ; 0 s                 ; 0 s                 ; 1.71 V                       ; 2.96e-06 V                   ; 1.71 V              ; -0.00185 V          ; 0.069 V                              ; 0.034 V                              ; 4.8e-10 s                   ; 4.85e-10 s                  ; Yes                        ; Yes                        ; 1.71 V                      ; 2.96e-06 V                  ; 1.71 V             ; -0.00185 V         ; 0.069 V                             ; 0.034 V                             ; 4.8e-10 s                  ; 4.85e-10 s                 ; Yes                       ; Yes                       ;
; flash_addr[4]            ; 1.8 V        ; 0 s                 ; 0 s                 ; 1.71 V                       ; 2.96e-06 V                   ; 1.71 V              ; -0.00185 V          ; 0.069 V                              ; 0.034 V                              ; 4.8e-10 s                   ; 4.85e-10 s                  ; Yes                        ; Yes                        ; 1.71 V                      ; 2.96e-06 V                  ; 1.71 V             ; -0.00185 V         ; 0.069 V                             ; 0.034 V                             ; 4.8e-10 s                  ; 4.85e-10 s                 ; Yes                       ; Yes                       ;
; flash_addr[5]            ; 1.8 V        ; 0 s                 ; 0 s                 ; 1.71 V                       ; 2.96e-06 V                   ; 1.71 V              ; -0.00185 V          ; 0.069 V                              ; 0.034 V                              ; 4.8e-10 s                   ; 4.85e-10 s                  ; Yes                        ; Yes                        ; 1.71 V                      ; 2.96e-06 V                  ; 1.71 V             ; -0.00185 V         ; 0.069 V                             ; 0.034 V                             ; 4.8e-10 s                  ; 4.85e-10 s                 ; Yes                       ; Yes                       ;
; flash_addr[6]            ; 1.8 V        ; 0 s                 ; 0 s                 ; 1.71 V                       ; 2.96e-06 V                   ; 1.71 V              ; -0.00185 V          ; 0.069 V                              ; 0.034 V                              ; 4.8e-10 s                   ; 4.85e-10 s                  ; Yes                        ; Yes                        ; 1.71 V                      ; 2.96e-06 V                  ; 1.71 V             ; -0.00185 V         ; 0.069 V                             ; 0.034 V                             ; 4.8e-10 s                  ; 4.85e-10 s                 ; Yes                       ; Yes                       ;
; flash_addr[7]            ; 1.8 V        ; 0 s                 ; 0 s                 ; 1.71 V                       ; 2.96e-06 V                   ; 1.71 V              ; -0.00185 V          ; 0.069 V                              ; 0.034 V                              ; 4.8e-10 s                   ; 4.85e-10 s                  ; Yes                        ; Yes                        ; 1.71 V                      ; 2.96e-06 V                  ; 1.71 V             ; -0.00185 V         ; 0.069 V                             ; 0.034 V                             ; 4.8e-10 s                  ; 4.85e-10 s                 ; Yes                       ; Yes                       ;
; flash_addr[8]            ; 1.8 V        ; 0 s                 ; 0 s                 ; 1.71 V                       ; 2.96e-06 V                   ; 1.71 V              ; -0.00185 V          ; 0.069 V                              ; 0.034 V                              ; 4.8e-10 s                   ; 4.85e-10 s                  ; Yes                        ; Yes                        ; 1.71 V                      ; 2.96e-06 V                  ; 1.71 V             ; -0.00185 V         ; 0.069 V                             ; 0.034 V                             ; 4.8e-10 s                  ; 4.85e-10 s                 ; Yes                       ; Yes                       ;
; flash_addr[9]            ; 1.8 V        ; 0 s                 ; 0 s                 ; 1.71 V                       ; 2.96e-06 V                   ; 1.71 V              ; -0.00185 V          ; 0.069 V                              ; 0.034 V                              ; 4.8e-10 s                   ; 4.85e-10 s                  ; Yes                        ; Yes                        ; 1.71 V                      ; 2.96e-06 V                  ; 1.71 V             ; -0.00185 V         ; 0.069 V                             ; 0.034 V                             ; 4.8e-10 s                  ; 4.85e-10 s                 ; Yes                       ; Yes                       ;
; flash_addr[10]           ; 1.8 V        ; 0 s                 ; 0 s                 ; 1.71 V                       ; 2.96e-06 V                   ; 1.71 V              ; -0.00185 V          ; 0.069 V                              ; 0.034 V                              ; 4.8e-10 s                   ; 4.85e-10 s                  ; Yes                        ; Yes                        ; 1.71 V                      ; 2.96e-06 V                  ; 1.71 V             ; -0.00185 V         ; 0.069 V                             ; 0.034 V                             ; 4.8e-10 s                  ; 4.85e-10 s                 ; Yes                       ; Yes                       ;
; flash_addr[11]           ; 1.8 V        ; 0 s                 ; 0 s                 ; 1.71 V                       ; 2.96e-06 V                   ; 1.71 V              ; -0.00185 V          ; 0.069 V                              ; 0.034 V                              ; 4.8e-10 s                   ; 4.85e-10 s                  ; Yes                        ; Yes                        ; 1.71 V                      ; 2.96e-06 V                  ; 1.71 V             ; -0.00185 V         ; 0.069 V                             ; 0.034 V                             ; 4.8e-10 s                  ; 4.85e-10 s                 ; Yes                       ; Yes                       ;
; flash_addr[12]           ; 1.8 V        ; 0 s                 ; 0 s                 ; 1.71 V                       ; 2.96e-06 V                   ; 1.71 V              ; -0.00185 V          ; 0.069 V                              ; 0.034 V                              ; 4.8e-10 s                   ; 4.85e-10 s                  ; Yes                        ; Yes                        ; 1.71 V                      ; 2.96e-06 V                  ; 1.71 V             ; -0.00185 V         ; 0.069 V                             ; 0.034 V                             ; 4.8e-10 s                  ; 4.85e-10 s                 ; Yes                       ; Yes                       ;
; flash_addr[13]           ; 1.8 V        ; 0 s                 ; 0 s                 ; 1.71 V                       ; 2.96e-06 V                   ; 1.71 V              ; -0.00185 V          ; 0.069 V                              ; 0.034 V                              ; 4.8e-10 s                   ; 4.85e-10 s                  ; Yes                        ; Yes                        ; 1.71 V                      ; 2.96e-06 V                  ; 1.71 V             ; -0.00185 V         ; 0.069 V                             ; 0.034 V                             ; 4.8e-10 s                  ; 4.85e-10 s                 ; Yes                       ; Yes                       ;
; flash_addr[14]           ; 1.8 V        ; 0 s                 ; 0 s                 ; 1.71 V                       ; 2.96e-06 V                   ; 1.71 V              ; -0.00185 V          ; 0.069 V                              ; 0.034 V                              ; 4.8e-10 s                   ; 4.85e-10 s                  ; Yes                        ; Yes                        ; 1.71 V                      ; 2.96e-06 V                  ; 1.71 V             ; -0.00185 V         ; 0.069 V                             ; 0.034 V                             ; 4.8e-10 s                  ; 4.85e-10 s                 ; Yes                       ; Yes                       ;
; flash_addr[15]           ; 1.8 V        ; 0 s                 ; 0 s                 ; 1.71 V                       ; 2.96e-06 V                   ; 1.71 V              ; -0.00185 V          ; 0.069 V                              ; 0.034 V                              ; 4.8e-10 s                   ; 4.85e-10 s                  ; Yes                        ; Yes                        ; 1.71 V                      ; 2.96e-06 V                  ; 1.71 V             ; -0.00185 V         ; 0.069 V                             ; 0.034 V                             ; 4.8e-10 s                  ; 4.85e-10 s                 ; Yes                       ; Yes                       ;
; flash_addr[16]           ; 1.8 V        ; 0 s                 ; 0 s                 ; 1.71 V                       ; 2.96e-06 V                   ; 1.71 V              ; -0.00185 V          ; 0.069 V                              ; 0.034 V                              ; 4.8e-10 s                   ; 4.85e-10 s                  ; Yes                        ; Yes                        ; 1.71 V                      ; 2.96e-06 V                  ; 1.71 V             ; -0.00185 V         ; 0.069 V                             ; 0.034 V                             ; 4.8e-10 s                  ; 4.85e-10 s                 ; Yes                       ; Yes                       ;
; flash_addr[17]           ; 1.8 V        ; 0 s                 ; 0 s                 ; 1.71 V                       ; 2.96e-06 V                   ; 1.71 V              ; -0.00185 V          ; 0.069 V                              ; 0.034 V                              ; 4.8e-10 s                   ; 4.85e-10 s                  ; Yes                        ; Yes                        ; 1.71 V                      ; 2.96e-06 V                  ; 1.71 V             ; -0.00185 V         ; 0.069 V                             ; 0.034 V                             ; 4.8e-10 s                  ; 4.85e-10 s                 ; Yes                       ; Yes                       ;
; flash_addr[18]           ; 1.8 V        ; 0 s                 ; 0 s                 ; 1.71 V                       ; 2.96e-06 V                   ; 1.71 V              ; -0.00185 V          ; 0.069 V                              ; 0.034 V                              ; 4.8e-10 s                   ; 4.85e-10 s                  ; Yes                        ; Yes                        ; 1.71 V                      ; 2.96e-06 V                  ; 1.71 V             ; -0.00185 V         ; 0.069 V                             ; 0.034 V                             ; 4.8e-10 s                  ; 4.85e-10 s                 ; Yes                       ; Yes                       ;
; flash_addr[19]           ; 1.8 V        ; 0 s                 ; 0 s                 ; 1.71 V                       ; 2.96e-06 V                   ; 1.71 V              ; -0.00185 V          ; 0.069 V                              ; 0.034 V                              ; 4.8e-10 s                   ; 4.85e-10 s                  ; Yes                        ; Yes                        ; 1.71 V                      ; 2.96e-06 V                  ; 1.71 V             ; -0.00185 V         ; 0.069 V                             ; 0.034 V                             ; 4.8e-10 s                  ; 4.85e-10 s                 ; Yes                       ; Yes                       ;
; flash_addr[20]           ; 1.8 V        ; 0 s                 ; 0 s                 ; 1.71 V                       ; 2.96e-06 V                   ; 1.71 V              ; -0.00185 V          ; 0.069 V                              ; 0.034 V                              ; 4.8e-10 s                   ; 4.85e-10 s                  ; Yes                        ; Yes                        ; 1.71 V                      ; 2.96e-06 V                  ; 1.71 V             ; -0.00185 V         ; 0.069 V                             ; 0.034 V                             ; 4.8e-10 s                  ; 4.85e-10 s                 ; Yes                       ; Yes                       ;
; flash_addr[21]           ; 1.8 V        ; 0 s                 ; 0 s                 ; 1.71 V                       ; 2.96e-06 V                   ; 1.71 V              ; -0.00185 V          ; 0.069 V                              ; 0.034 V                              ; 4.8e-10 s                   ; 4.85e-10 s                  ; Yes                        ; Yes                        ; 1.71 V                      ; 2.96e-06 V                  ; 1.71 V             ; -0.00185 V         ; 0.069 V                             ; 0.034 V                             ; 4.8e-10 s                  ; 4.85e-10 s                 ; Yes                       ; Yes                       ;
; flash_addr[22]           ; 1.8 V        ; 0 s                 ; 0 s                 ; 1.71 V                       ; 2.96e-06 V                   ; 1.71 V              ; -0.00185 V          ; 0.069 V                              ; 0.034 V                              ; 4.8e-10 s                   ; 4.85e-10 s                  ; Yes                        ; Yes                        ; 1.71 V                      ; 2.96e-06 V                  ; 1.71 V             ; -0.00185 V         ; 0.069 V                             ; 0.034 V                             ; 4.8e-10 s                  ; 4.85e-10 s                 ; Yes                       ; Yes                       ;
; flash_addr[23]           ; 1.8 V        ; 0 s                 ; 0 s                 ; 1.71 V                       ; 2.96e-06 V                   ; 1.71 V              ; -0.00185 V          ; 0.069 V                              ; 0.034 V                              ; 4.8e-10 s                   ; 4.85e-10 s                  ; Yes                        ; Yes                        ; 1.71 V                      ; 2.96e-06 V                  ; 1.71 V             ; -0.00185 V         ; 0.069 V                             ; 0.034 V                             ; 4.8e-10 s                  ; 4.85e-10 s                 ; Yes                       ; Yes                       ;
; flash_addr[24]           ; 1.8 V        ; 0 s                 ; 0 s                 ; 1.71 V                       ; 2.96e-06 V                   ; 1.71 V              ; -0.00185 V          ; 0.069 V                              ; 0.034 V                              ; 4.8e-10 s                   ; 4.85e-10 s                  ; Yes                        ; Yes                        ; 1.71 V                      ; 2.96e-06 V                  ; 1.71 V             ; -0.00185 V         ; 0.069 V                             ; 0.034 V                             ; 4.8e-10 s                  ; 4.85e-10 s                 ; Yes                       ; Yes                       ;
; flash_nce                ; 1.8 V        ; 0 s                 ; 0 s                 ; 1.71 V                       ; 2.96e-06 V                   ; 1.71 V              ; -0.00185 V          ; 0.069 V                              ; 0.034 V                              ; 4.8e-10 s                   ; 4.85e-10 s                  ; Yes                        ; Yes                        ; 1.71 V                      ; 2.96e-06 V                  ; 1.71 V             ; -0.00185 V         ; 0.069 V                             ; 0.034 V                             ; 4.8e-10 s                  ; 4.85e-10 s                 ; Yes                       ; Yes                       ;
; flash_noe                ; 1.8 V        ; 0 s                 ; 0 s                 ; 1.71 V                       ; 2.96e-06 V                   ; 1.71 V              ; -0.00185 V          ; 0.069 V                              ; 0.034 V                              ; 4.8e-10 s                   ; 4.85e-10 s                  ; Yes                        ; Yes                        ; 1.71 V                      ; 2.96e-06 V                  ; 1.71 V             ; -0.00185 V         ; 0.069 V                             ; 0.034 V                             ; 4.8e-10 s                  ; 4.85e-10 s                 ; Yes                       ; Yes                       ;
; flash_nwe                ; 1.8 V        ; 0 s                 ; 0 s                 ; 1.71 V                       ; 2.96e-06 V                   ; 1.71 V              ; -0.00185 V          ; 0.069 V                              ; 0.034 V                              ; 4.8e-10 s                   ; 4.85e-10 s                  ; Yes                        ; Yes                        ; 1.71 V                      ; 2.96e-06 V                  ; 1.71 V             ; -0.00185 V         ; 0.069 V                             ; 0.034 V                             ; 4.8e-10 s                  ; 4.85e-10 s                 ; Yes                       ; Yes                       ;
; pfl_flash_access_request ; 1.8 V        ; 0 s                 ; 0 s                 ; 1.71 V                       ; 2.96e-06 V                   ; 1.71 V              ; -0.00185 V          ; 0.069 V                              ; 0.034 V                              ; 4.8e-10 s                   ; 4.85e-10 s                  ; Yes                        ; Yes                        ; 1.71 V                      ; 2.96e-06 V                  ; 1.71 V             ; -0.00185 V         ; 0.069 V                             ; 0.034 V                             ; 4.8e-10 s                  ; 4.85e-10 s                 ; Yes                       ; Yes                       ;
; flash_data[0]            ; 1.8 V        ; 0 s                 ; 0 s                 ; 1.71 V                       ; 2.96e-06 V                   ; 1.71 V              ; -0.00185 V          ; 0.069 V                              ; 0.034 V                              ; 4.8e-10 s                   ; 4.85e-10 s                  ; Yes                        ; Yes                        ; 1.71 V                      ; 2.96e-06 V                  ; 1.71 V             ; -0.00185 V         ; 0.069 V                             ; 0.034 V                             ; 4.8e-10 s                  ; 4.85e-10 s                 ; Yes                       ; Yes                       ;
; flash_data[1]            ; 1.8 V        ; 0 s                 ; 0 s                 ; 1.71 V                       ; 2.96e-06 V                   ; 1.71 V              ; -0.00185 V          ; 0.069 V                              ; 0.034 V                              ; 4.8e-10 s                   ; 4.85e-10 s                  ; Yes                        ; Yes                        ; 1.71 V                      ; 2.96e-06 V                  ; 1.71 V             ; -0.00185 V         ; 0.069 V                             ; 0.034 V                             ; 4.8e-10 s                  ; 4.85e-10 s                 ; Yes                       ; Yes                       ;
; flash_data[2]            ; 1.8 V        ; 0 s                 ; 0 s                 ; 1.71 V                       ; 2.96e-06 V                   ; 1.71 V              ; -0.00185 V          ; 0.069 V                              ; 0.034 V                              ; 4.8e-10 s                   ; 4.85e-10 s                  ; Yes                        ; Yes                        ; 1.71 V                      ; 2.96e-06 V                  ; 1.71 V             ; -0.00185 V         ; 0.069 V                             ; 0.034 V                             ; 4.8e-10 s                  ; 4.85e-10 s                 ; Yes                       ; Yes                       ;
; flash_data[3]            ; 1.8 V        ; 0 s                 ; 0 s                 ; 1.71 V                       ; 2.96e-06 V                   ; 1.71 V              ; -0.00185 V          ; 0.069 V                              ; 0.034 V                              ; 4.8e-10 s                   ; 4.85e-10 s                  ; Yes                        ; Yes                        ; 1.71 V                      ; 2.96e-06 V                  ; 1.71 V             ; -0.00185 V         ; 0.069 V                             ; 0.034 V                             ; 4.8e-10 s                  ; 4.85e-10 s                 ; Yes                       ; Yes                       ;
; flash_data[4]            ; 1.8 V        ; 0 s                 ; 0 s                 ; 1.71 V                       ; 2.96e-06 V                   ; 1.71 V              ; -0.00185 V          ; 0.069 V                              ; 0.034 V                              ; 4.8e-10 s                   ; 4.85e-10 s                  ; Yes                        ; Yes                        ; 1.71 V                      ; 2.96e-06 V                  ; 1.71 V             ; -0.00185 V         ; 0.069 V                             ; 0.034 V                             ; 4.8e-10 s                  ; 4.85e-10 s                 ; Yes                       ; Yes                       ;
; flash_data[5]            ; 1.8 V        ; 0 s                 ; 0 s                 ; 1.71 V                       ; 2.96e-06 V                   ; 1.71 V              ; -0.00185 V          ; 0.069 V                              ; 0.034 V                              ; 4.8e-10 s                   ; 4.85e-10 s                  ; Yes                        ; Yes                        ; 1.71 V                      ; 2.96e-06 V                  ; 1.71 V             ; -0.00185 V         ; 0.069 V                             ; 0.034 V                             ; 4.8e-10 s                  ; 4.85e-10 s                 ; Yes                       ; Yes                       ;
; flash_data[6]            ; 1.8 V        ; 0 s                 ; 0 s                 ; 1.71 V                       ; 2.96e-06 V                   ; 1.71 V              ; -0.00185 V          ; 0.069 V                              ; 0.034 V                              ; 4.8e-10 s                   ; 4.85e-10 s                  ; Yes                        ; Yes                        ; 1.71 V                      ; 2.96e-06 V                  ; 1.71 V             ; -0.00185 V         ; 0.069 V                             ; 0.034 V                             ; 4.8e-10 s                  ; 4.85e-10 s                 ; Yes                       ; Yes                       ;
; flash_data[7]            ; 1.8 V        ; 0 s                 ; 0 s                 ; 1.71 V                       ; 2.96e-06 V                   ; 1.71 V              ; -0.00185 V          ; 0.069 V                              ; 0.034 V                              ; 4.8e-10 s                   ; 4.85e-10 s                  ; Yes                        ; Yes                        ; 1.71 V                      ; 2.96e-06 V                  ; 1.71 V             ; -0.00185 V         ; 0.069 V                             ; 0.034 V                             ; 4.8e-10 s                  ; 4.85e-10 s                 ; Yes                       ; Yes                       ;
; flash_data[8]            ; 1.8 V        ; 0 s                 ; 0 s                 ; 1.71 V                       ; 2.96e-06 V                   ; 1.71 V              ; -0.00185 V          ; 0.069 V                              ; 0.034 V                              ; 4.8e-10 s                   ; 4.85e-10 s                  ; Yes                        ; Yes                        ; 1.71 V                      ; 2.96e-06 V                  ; 1.71 V             ; -0.00185 V         ; 0.069 V                             ; 0.034 V                             ; 4.8e-10 s                  ; 4.85e-10 s                 ; Yes                       ; Yes                       ;
; flash_data[9]            ; 1.8 V        ; 0 s                 ; 0 s                 ; 1.71 V                       ; 2.96e-06 V                   ; 1.71 V              ; -0.00185 V          ; 0.069 V                              ; 0.034 V                              ; 4.8e-10 s                   ; 4.85e-10 s                  ; Yes                        ; Yes                        ; 1.71 V                      ; 2.96e-06 V                  ; 1.71 V             ; -0.00185 V         ; 0.069 V                             ; 0.034 V                             ; 4.8e-10 s                  ; 4.85e-10 s                 ; Yes                       ; Yes                       ;
; flash_data[10]           ; 1.8 V        ; 0 s                 ; 0 s                 ; 1.71 V                       ; 2.96e-06 V                   ; 1.71 V              ; -0.00185 V          ; 0.069 V                              ; 0.034 V                              ; 4.8e-10 s                   ; 4.85e-10 s                  ; Yes                        ; Yes                        ; 1.71 V                      ; 2.96e-06 V                  ; 1.71 V             ; -0.00185 V         ; 0.069 V                             ; 0.034 V                             ; 4.8e-10 s                  ; 4.85e-10 s                 ; Yes                       ; Yes                       ;
; flash_data[11]           ; 1.8 V        ; 0 s                 ; 0 s                 ; 1.71 V                       ; 2.96e-06 V                   ; 1.71 V              ; -0.00185 V          ; 0.069 V                              ; 0.034 V                              ; 4.8e-10 s                   ; 4.85e-10 s                  ; Yes                        ; Yes                        ; 1.71 V                      ; 2.96e-06 V                  ; 1.71 V             ; -0.00185 V         ; 0.069 V                             ; 0.034 V                             ; 4.8e-10 s                  ; 4.85e-10 s                 ; Yes                       ; Yes                       ;
; flash_data[12]           ; 1.8 V        ; 0 s                 ; 0 s                 ; 1.71 V                       ; 2.96e-06 V                   ; 1.71 V              ; -0.00185 V          ; 0.069 V                              ; 0.034 V                              ; 4.8e-10 s                   ; 4.85e-10 s                  ; Yes                        ; Yes                        ; 1.71 V                      ; 2.96e-06 V                  ; 1.71 V             ; -0.00185 V         ; 0.069 V                             ; 0.034 V                             ; 4.8e-10 s                  ; 4.85e-10 s                 ; Yes                       ; Yes                       ;
; flash_data[13]           ; 1.8 V        ; 0 s                 ; 0 s                 ; 1.71 V                       ; 2.96e-06 V                   ; 1.71 V              ; -0.00185 V          ; 0.069 V                              ; 0.034 V                              ; 4.8e-10 s                   ; 4.85e-10 s                  ; Yes                        ; Yes                        ; 1.71 V                      ; 2.96e-06 V                  ; 1.71 V             ; -0.00185 V         ; 0.069 V                             ; 0.034 V                             ; 4.8e-10 s                  ; 4.85e-10 s                 ; Yes                       ; Yes                       ;
; flash_data[14]           ; 1.8 V        ; 0 s                 ; 0 s                 ; 1.71 V                       ; 2.96e-06 V                   ; 1.71 V              ; -0.00185 V          ; 0.069 V                              ; 0.034 V                              ; 4.8e-10 s                   ; 4.85e-10 s                  ; Yes                        ; Yes                        ; 1.71 V                      ; 2.96e-06 V                  ; 1.71 V             ; -0.00185 V         ; 0.069 V                             ; 0.034 V                             ; 4.8e-10 s                  ; 4.85e-10 s                 ; Yes                       ; Yes                       ;
; flash_data[15]           ; 1.8 V        ; 0 s                 ; 0 s                 ; 1.71 V                       ; 2.96e-06 V                   ; 1.71 V              ; -0.00185 V          ; 0.069 V                              ; 0.034 V                              ; 4.8e-10 s                   ; 4.85e-10 s                  ; Yes                        ; Yes                        ; 1.71 V                      ; 2.96e-06 V                  ; 1.71 V             ; -0.00185 V         ; 0.069 V                             ; 0.034 V                             ; 4.8e-10 s                  ; 4.85e-10 s                 ; Yes                       ; Yes                       ;
; altera_reserved_tdo      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 1.79e-06 V                   ; 2.38 V              ; -0.008 V            ; 0.138 V                              ; 0.055 V                              ; 4.74e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 1.79e-06 V                  ; 2.38 V             ; -0.008 V           ; 0.138 V                             ; 0.055 V                             ; 4.74e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
+--------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+--------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                      ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; flash_addr[0]            ; 1.8 V        ; 0 s                 ; 0 s                 ; 1.89 V                       ; 4.63e-07 V                   ; 1.9 V               ; -0.0105 V           ; 0.211 V                              ; 0.105 V                              ; 2.84e-10 s                  ; 3.47e-10 s                  ; No                         ; No                         ; 1.89 V                      ; 4.63e-07 V                  ; 1.9 V              ; -0.0105 V          ; 0.211 V                             ; 0.105 V                             ; 2.84e-10 s                 ; 3.47e-10 s                 ; No                        ; No                        ;
; flash_addr[1]            ; 1.8 V        ; 0 s                 ; 0 s                 ; 1.89 V                       ; 4.63e-07 V                   ; 1.9 V               ; -0.0105 V           ; 0.211 V                              ; 0.105 V                              ; 2.84e-10 s                  ; 3.47e-10 s                  ; No                         ; No                         ; 1.89 V                      ; 4.63e-07 V                  ; 1.9 V              ; -0.0105 V          ; 0.211 V                             ; 0.105 V                             ; 2.84e-10 s                 ; 3.47e-10 s                 ; No                        ; No                        ;
; flash_addr[2]            ; 1.8 V        ; 0 s                 ; 0 s                 ; 1.89 V                       ; 4.63e-07 V                   ; 1.9 V               ; -0.0105 V           ; 0.211 V                              ; 0.105 V                              ; 2.84e-10 s                  ; 3.47e-10 s                  ; No                         ; No                         ; 1.89 V                      ; 4.63e-07 V                  ; 1.9 V              ; -0.0105 V          ; 0.211 V                             ; 0.105 V                             ; 2.84e-10 s                 ; 3.47e-10 s                 ; No                        ; No                        ;
; flash_addr[3]            ; 1.8 V        ; 0 s                 ; 0 s                 ; 1.89 V                       ; 4.63e-07 V                   ; 1.9 V               ; -0.0105 V           ; 0.211 V                              ; 0.105 V                              ; 2.84e-10 s                  ; 3.47e-10 s                  ; No                         ; No                         ; 1.89 V                      ; 4.63e-07 V                  ; 1.9 V              ; -0.0105 V          ; 0.211 V                             ; 0.105 V                             ; 2.84e-10 s                 ; 3.47e-10 s                 ; No                        ; No                        ;
; flash_addr[4]            ; 1.8 V        ; 0 s                 ; 0 s                 ; 1.89 V                       ; 4.63e-07 V                   ; 1.9 V               ; -0.0105 V           ; 0.211 V                              ; 0.105 V                              ; 2.84e-10 s                  ; 3.47e-10 s                  ; No                         ; No                         ; 1.89 V                      ; 4.63e-07 V                  ; 1.9 V              ; -0.0105 V          ; 0.211 V                             ; 0.105 V                             ; 2.84e-10 s                 ; 3.47e-10 s                 ; No                        ; No                        ;
; flash_addr[5]            ; 1.8 V        ; 0 s                 ; 0 s                 ; 1.89 V                       ; 4.63e-07 V                   ; 1.9 V               ; -0.0105 V           ; 0.211 V                              ; 0.105 V                              ; 2.84e-10 s                  ; 3.47e-10 s                  ; No                         ; No                         ; 1.89 V                      ; 4.63e-07 V                  ; 1.9 V              ; -0.0105 V          ; 0.211 V                             ; 0.105 V                             ; 2.84e-10 s                 ; 3.47e-10 s                 ; No                        ; No                        ;
; flash_addr[6]            ; 1.8 V        ; 0 s                 ; 0 s                 ; 1.89 V                       ; 4.63e-07 V                   ; 1.9 V               ; -0.0105 V           ; 0.211 V                              ; 0.105 V                              ; 2.84e-10 s                  ; 3.47e-10 s                  ; No                         ; No                         ; 1.89 V                      ; 4.63e-07 V                  ; 1.9 V              ; -0.0105 V          ; 0.211 V                             ; 0.105 V                             ; 2.84e-10 s                 ; 3.47e-10 s                 ; No                        ; No                        ;
; flash_addr[7]            ; 1.8 V        ; 0 s                 ; 0 s                 ; 1.89 V                       ; 4.63e-07 V                   ; 1.9 V               ; -0.0105 V           ; 0.211 V                              ; 0.105 V                              ; 2.84e-10 s                  ; 3.47e-10 s                  ; No                         ; No                         ; 1.89 V                      ; 4.63e-07 V                  ; 1.9 V              ; -0.0105 V          ; 0.211 V                             ; 0.105 V                             ; 2.84e-10 s                 ; 3.47e-10 s                 ; No                        ; No                        ;
; flash_addr[8]            ; 1.8 V        ; 0 s                 ; 0 s                 ; 1.89 V                       ; 4.63e-07 V                   ; 1.9 V               ; -0.0105 V           ; 0.211 V                              ; 0.105 V                              ; 2.84e-10 s                  ; 3.47e-10 s                  ; No                         ; No                         ; 1.89 V                      ; 4.63e-07 V                  ; 1.9 V              ; -0.0105 V          ; 0.211 V                             ; 0.105 V                             ; 2.84e-10 s                 ; 3.47e-10 s                 ; No                        ; No                        ;
; flash_addr[9]            ; 1.8 V        ; 0 s                 ; 0 s                 ; 1.89 V                       ; 4.63e-07 V                   ; 1.9 V               ; -0.0105 V           ; 0.211 V                              ; 0.105 V                              ; 2.84e-10 s                  ; 3.47e-10 s                  ; No                         ; No                         ; 1.89 V                      ; 4.63e-07 V                  ; 1.9 V              ; -0.0105 V          ; 0.211 V                             ; 0.105 V                             ; 2.84e-10 s                 ; 3.47e-10 s                 ; No                        ; No                        ;
; flash_addr[10]           ; 1.8 V        ; 0 s                 ; 0 s                 ; 1.89 V                       ; 4.63e-07 V                   ; 1.9 V               ; -0.0105 V           ; 0.211 V                              ; 0.105 V                              ; 2.84e-10 s                  ; 3.47e-10 s                  ; No                         ; No                         ; 1.89 V                      ; 4.63e-07 V                  ; 1.9 V              ; -0.0105 V          ; 0.211 V                             ; 0.105 V                             ; 2.84e-10 s                 ; 3.47e-10 s                 ; No                        ; No                        ;
; flash_addr[11]           ; 1.8 V        ; 0 s                 ; 0 s                 ; 1.89 V                       ; 4.63e-07 V                   ; 1.9 V               ; -0.0105 V           ; 0.211 V                              ; 0.105 V                              ; 2.84e-10 s                  ; 3.47e-10 s                  ; No                         ; No                         ; 1.89 V                      ; 4.63e-07 V                  ; 1.9 V              ; -0.0105 V          ; 0.211 V                             ; 0.105 V                             ; 2.84e-10 s                 ; 3.47e-10 s                 ; No                        ; No                        ;
; flash_addr[12]           ; 1.8 V        ; 0 s                 ; 0 s                 ; 1.89 V                       ; 4.63e-07 V                   ; 1.9 V               ; -0.0105 V           ; 0.211 V                              ; 0.105 V                              ; 2.84e-10 s                  ; 3.47e-10 s                  ; No                         ; No                         ; 1.89 V                      ; 4.63e-07 V                  ; 1.9 V              ; -0.0105 V          ; 0.211 V                             ; 0.105 V                             ; 2.84e-10 s                 ; 3.47e-10 s                 ; No                        ; No                        ;
; flash_addr[13]           ; 1.8 V        ; 0 s                 ; 0 s                 ; 1.89 V                       ; 4.63e-07 V                   ; 1.9 V               ; -0.0105 V           ; 0.211 V                              ; 0.105 V                              ; 2.84e-10 s                  ; 3.47e-10 s                  ; No                         ; No                         ; 1.89 V                      ; 4.63e-07 V                  ; 1.9 V              ; -0.0105 V          ; 0.211 V                             ; 0.105 V                             ; 2.84e-10 s                 ; 3.47e-10 s                 ; No                        ; No                        ;
; flash_addr[14]           ; 1.8 V        ; 0 s                 ; 0 s                 ; 1.89 V                       ; 4.63e-07 V                   ; 1.9 V               ; -0.0105 V           ; 0.211 V                              ; 0.105 V                              ; 2.84e-10 s                  ; 3.47e-10 s                  ; No                         ; No                         ; 1.89 V                      ; 4.63e-07 V                  ; 1.9 V              ; -0.0105 V          ; 0.211 V                             ; 0.105 V                             ; 2.84e-10 s                 ; 3.47e-10 s                 ; No                        ; No                        ;
; flash_addr[15]           ; 1.8 V        ; 0 s                 ; 0 s                 ; 1.89 V                       ; 4.63e-07 V                   ; 1.9 V               ; -0.0105 V           ; 0.211 V                              ; 0.105 V                              ; 2.84e-10 s                  ; 3.47e-10 s                  ; No                         ; No                         ; 1.89 V                      ; 4.63e-07 V                  ; 1.9 V              ; -0.0105 V          ; 0.211 V                             ; 0.105 V                             ; 2.84e-10 s                 ; 3.47e-10 s                 ; No                        ; No                        ;
; flash_addr[16]           ; 1.8 V        ; 0 s                 ; 0 s                 ; 1.89 V                       ; 4.63e-07 V                   ; 1.9 V               ; -0.0105 V           ; 0.211 V                              ; 0.105 V                              ; 2.84e-10 s                  ; 3.47e-10 s                  ; No                         ; No                         ; 1.89 V                      ; 4.63e-07 V                  ; 1.9 V              ; -0.0105 V          ; 0.211 V                             ; 0.105 V                             ; 2.84e-10 s                 ; 3.47e-10 s                 ; No                        ; No                        ;
; flash_addr[17]           ; 1.8 V        ; 0 s                 ; 0 s                 ; 1.89 V                       ; 4.63e-07 V                   ; 1.9 V               ; -0.0105 V           ; 0.211 V                              ; 0.105 V                              ; 2.84e-10 s                  ; 3.47e-10 s                  ; No                         ; No                         ; 1.89 V                      ; 4.63e-07 V                  ; 1.9 V              ; -0.0105 V          ; 0.211 V                             ; 0.105 V                             ; 2.84e-10 s                 ; 3.47e-10 s                 ; No                        ; No                        ;
; flash_addr[18]           ; 1.8 V        ; 0 s                 ; 0 s                 ; 1.89 V                       ; 4.63e-07 V                   ; 1.9 V               ; -0.0105 V           ; 0.211 V                              ; 0.105 V                              ; 2.84e-10 s                  ; 3.47e-10 s                  ; No                         ; No                         ; 1.89 V                      ; 4.63e-07 V                  ; 1.9 V              ; -0.0105 V          ; 0.211 V                             ; 0.105 V                             ; 2.84e-10 s                 ; 3.47e-10 s                 ; No                        ; No                        ;
; flash_addr[19]           ; 1.8 V        ; 0 s                 ; 0 s                 ; 1.89 V                       ; 4.63e-07 V                   ; 1.9 V               ; -0.0105 V           ; 0.211 V                              ; 0.105 V                              ; 2.84e-10 s                  ; 3.47e-10 s                  ; No                         ; No                         ; 1.89 V                      ; 4.63e-07 V                  ; 1.9 V              ; -0.0105 V          ; 0.211 V                             ; 0.105 V                             ; 2.84e-10 s                 ; 3.47e-10 s                 ; No                        ; No                        ;
; flash_addr[20]           ; 1.8 V        ; 0 s                 ; 0 s                 ; 1.89 V                       ; 4.63e-07 V                   ; 1.9 V               ; -0.0105 V           ; 0.211 V                              ; 0.105 V                              ; 2.84e-10 s                  ; 3.47e-10 s                  ; No                         ; No                         ; 1.89 V                      ; 4.63e-07 V                  ; 1.9 V              ; -0.0105 V          ; 0.211 V                             ; 0.105 V                             ; 2.84e-10 s                 ; 3.47e-10 s                 ; No                        ; No                        ;
; flash_addr[21]           ; 1.8 V        ; 0 s                 ; 0 s                 ; 1.89 V                       ; 4.63e-07 V                   ; 1.9 V               ; -0.0105 V           ; 0.211 V                              ; 0.105 V                              ; 2.84e-10 s                  ; 3.47e-10 s                  ; No                         ; No                         ; 1.89 V                      ; 4.63e-07 V                  ; 1.9 V              ; -0.0105 V          ; 0.211 V                             ; 0.105 V                             ; 2.84e-10 s                 ; 3.47e-10 s                 ; No                        ; No                        ;
; flash_addr[22]           ; 1.8 V        ; 0 s                 ; 0 s                 ; 1.89 V                       ; 4.63e-07 V                   ; 1.9 V               ; -0.0105 V           ; 0.211 V                              ; 0.105 V                              ; 2.84e-10 s                  ; 3.47e-10 s                  ; No                         ; No                         ; 1.89 V                      ; 4.63e-07 V                  ; 1.9 V              ; -0.0105 V          ; 0.211 V                             ; 0.105 V                             ; 2.84e-10 s                 ; 3.47e-10 s                 ; No                        ; No                        ;
; flash_addr[23]           ; 1.8 V        ; 0 s                 ; 0 s                 ; 1.89 V                       ; 4.63e-07 V                   ; 1.9 V               ; -0.0105 V           ; 0.211 V                              ; 0.105 V                              ; 2.84e-10 s                  ; 3.47e-10 s                  ; No                         ; No                         ; 1.89 V                      ; 4.63e-07 V                  ; 1.9 V              ; -0.0105 V          ; 0.211 V                             ; 0.105 V                             ; 2.84e-10 s                 ; 3.47e-10 s                 ; No                        ; No                        ;
; flash_addr[24]           ; 1.8 V        ; 0 s                 ; 0 s                 ; 1.89 V                       ; 4.63e-07 V                   ; 1.9 V               ; -0.0105 V           ; 0.211 V                              ; 0.105 V                              ; 2.84e-10 s                  ; 3.47e-10 s                  ; No                         ; No                         ; 1.89 V                      ; 4.63e-07 V                  ; 1.9 V              ; -0.0105 V          ; 0.211 V                             ; 0.105 V                             ; 2.84e-10 s                 ; 3.47e-10 s                 ; No                        ; No                        ;
; flash_nce                ; 1.8 V        ; 0 s                 ; 0 s                 ; 1.89 V                       ; 4.63e-07 V                   ; 1.9 V               ; -0.0105 V           ; 0.211 V                              ; 0.105 V                              ; 2.84e-10 s                  ; 3.47e-10 s                  ; No                         ; No                         ; 1.89 V                      ; 4.63e-07 V                  ; 1.9 V              ; -0.0105 V          ; 0.211 V                             ; 0.105 V                             ; 2.84e-10 s                 ; 3.47e-10 s                 ; No                        ; No                        ;
; flash_noe                ; 1.8 V        ; 0 s                 ; 0 s                 ; 1.89 V                       ; 4.63e-07 V                   ; 1.9 V               ; -0.0105 V           ; 0.211 V                              ; 0.105 V                              ; 2.84e-10 s                  ; 3.47e-10 s                  ; No                         ; No                         ; 1.89 V                      ; 4.63e-07 V                  ; 1.9 V              ; -0.0105 V          ; 0.211 V                             ; 0.105 V                             ; 2.84e-10 s                 ; 3.47e-10 s                 ; No                        ; No                        ;
; flash_nwe                ; 1.8 V        ; 0 s                 ; 0 s                 ; 1.89 V                       ; 4.63e-07 V                   ; 1.9 V               ; -0.0105 V           ; 0.211 V                              ; 0.105 V                              ; 2.84e-10 s                  ; 3.47e-10 s                  ; No                         ; No                         ; 1.89 V                      ; 4.63e-07 V                  ; 1.9 V              ; -0.0105 V          ; 0.211 V                             ; 0.105 V                             ; 2.84e-10 s                 ; 3.47e-10 s                 ; No                        ; No                        ;
; pfl_flash_access_request ; 1.8 V        ; 0 s                 ; 0 s                 ; 1.89 V                       ; 4.63e-07 V                   ; 1.9 V               ; -0.0105 V           ; 0.211 V                              ; 0.105 V                              ; 2.84e-10 s                  ; 3.47e-10 s                  ; No                         ; No                         ; 1.89 V                      ; 4.63e-07 V                  ; 1.9 V              ; -0.0105 V          ; 0.211 V                             ; 0.105 V                             ; 2.84e-10 s                 ; 3.47e-10 s                 ; No                        ; No                        ;
; flash_data[0]            ; 1.8 V        ; 0 s                 ; 0 s                 ; 1.89 V                       ; 4.63e-07 V                   ; 1.9 V               ; -0.0105 V           ; 0.211 V                              ; 0.105 V                              ; 2.84e-10 s                  ; 3.47e-10 s                  ; No                         ; No                         ; 1.89 V                      ; 4.63e-07 V                  ; 1.9 V              ; -0.0105 V          ; 0.211 V                             ; 0.105 V                             ; 2.84e-10 s                 ; 3.47e-10 s                 ; No                        ; No                        ;
; flash_data[1]            ; 1.8 V        ; 0 s                 ; 0 s                 ; 1.89 V                       ; 4.63e-07 V                   ; 1.9 V               ; -0.0105 V           ; 0.211 V                              ; 0.105 V                              ; 2.84e-10 s                  ; 3.47e-10 s                  ; No                         ; No                         ; 1.89 V                      ; 4.63e-07 V                  ; 1.9 V              ; -0.0105 V          ; 0.211 V                             ; 0.105 V                             ; 2.84e-10 s                 ; 3.47e-10 s                 ; No                        ; No                        ;
; flash_data[2]            ; 1.8 V        ; 0 s                 ; 0 s                 ; 1.89 V                       ; 4.63e-07 V                   ; 1.9 V               ; -0.0105 V           ; 0.211 V                              ; 0.105 V                              ; 2.84e-10 s                  ; 3.47e-10 s                  ; No                         ; No                         ; 1.89 V                      ; 4.63e-07 V                  ; 1.9 V              ; -0.0105 V          ; 0.211 V                             ; 0.105 V                             ; 2.84e-10 s                 ; 3.47e-10 s                 ; No                        ; No                        ;
; flash_data[3]            ; 1.8 V        ; 0 s                 ; 0 s                 ; 1.89 V                       ; 4.63e-07 V                   ; 1.9 V               ; -0.0105 V           ; 0.211 V                              ; 0.105 V                              ; 2.84e-10 s                  ; 3.47e-10 s                  ; No                         ; No                         ; 1.89 V                      ; 4.63e-07 V                  ; 1.9 V              ; -0.0105 V          ; 0.211 V                             ; 0.105 V                             ; 2.84e-10 s                 ; 3.47e-10 s                 ; No                        ; No                        ;
; flash_data[4]            ; 1.8 V        ; 0 s                 ; 0 s                 ; 1.89 V                       ; 4.63e-07 V                   ; 1.9 V               ; -0.0105 V           ; 0.211 V                              ; 0.105 V                              ; 2.84e-10 s                  ; 3.47e-10 s                  ; No                         ; No                         ; 1.89 V                      ; 4.63e-07 V                  ; 1.9 V              ; -0.0105 V          ; 0.211 V                             ; 0.105 V                             ; 2.84e-10 s                 ; 3.47e-10 s                 ; No                        ; No                        ;
; flash_data[5]            ; 1.8 V        ; 0 s                 ; 0 s                 ; 1.89 V                       ; 4.63e-07 V                   ; 1.9 V               ; -0.0105 V           ; 0.211 V                              ; 0.105 V                              ; 2.84e-10 s                  ; 3.47e-10 s                  ; No                         ; No                         ; 1.89 V                      ; 4.63e-07 V                  ; 1.9 V              ; -0.0105 V          ; 0.211 V                             ; 0.105 V                             ; 2.84e-10 s                 ; 3.47e-10 s                 ; No                        ; No                        ;
; flash_data[6]            ; 1.8 V        ; 0 s                 ; 0 s                 ; 1.89 V                       ; 4.63e-07 V                   ; 1.9 V               ; -0.0105 V           ; 0.211 V                              ; 0.105 V                              ; 2.84e-10 s                  ; 3.47e-10 s                  ; No                         ; No                         ; 1.89 V                      ; 4.63e-07 V                  ; 1.9 V              ; -0.0105 V          ; 0.211 V                             ; 0.105 V                             ; 2.84e-10 s                 ; 3.47e-10 s                 ; No                        ; No                        ;
; flash_data[7]            ; 1.8 V        ; 0 s                 ; 0 s                 ; 1.89 V                       ; 4.63e-07 V                   ; 1.9 V               ; -0.0105 V           ; 0.211 V                              ; 0.105 V                              ; 2.84e-10 s                  ; 3.47e-10 s                  ; No                         ; No                         ; 1.89 V                      ; 4.63e-07 V                  ; 1.9 V              ; -0.0105 V          ; 0.211 V                             ; 0.105 V                             ; 2.84e-10 s                 ; 3.47e-10 s                 ; No                        ; No                        ;
; flash_data[8]            ; 1.8 V        ; 0 s                 ; 0 s                 ; 1.89 V                       ; 4.63e-07 V                   ; 1.9 V               ; -0.0105 V           ; 0.211 V                              ; 0.105 V                              ; 2.84e-10 s                  ; 3.47e-10 s                  ; No                         ; No                         ; 1.89 V                      ; 4.63e-07 V                  ; 1.9 V              ; -0.0105 V          ; 0.211 V                             ; 0.105 V                             ; 2.84e-10 s                 ; 3.47e-10 s                 ; No                        ; No                        ;
; flash_data[9]            ; 1.8 V        ; 0 s                 ; 0 s                 ; 1.89 V                       ; 4.63e-07 V                   ; 1.9 V               ; -0.0105 V           ; 0.211 V                              ; 0.105 V                              ; 2.84e-10 s                  ; 3.47e-10 s                  ; No                         ; No                         ; 1.89 V                      ; 4.63e-07 V                  ; 1.9 V              ; -0.0105 V          ; 0.211 V                             ; 0.105 V                             ; 2.84e-10 s                 ; 3.47e-10 s                 ; No                        ; No                        ;
; flash_data[10]           ; 1.8 V        ; 0 s                 ; 0 s                 ; 1.89 V                       ; 4.63e-07 V                   ; 1.9 V               ; -0.0105 V           ; 0.211 V                              ; 0.105 V                              ; 2.84e-10 s                  ; 3.47e-10 s                  ; No                         ; No                         ; 1.89 V                      ; 4.63e-07 V                  ; 1.9 V              ; -0.0105 V          ; 0.211 V                             ; 0.105 V                             ; 2.84e-10 s                 ; 3.47e-10 s                 ; No                        ; No                        ;
; flash_data[11]           ; 1.8 V        ; 0 s                 ; 0 s                 ; 1.89 V                       ; 4.63e-07 V                   ; 1.9 V               ; -0.0105 V           ; 0.211 V                              ; 0.105 V                              ; 2.84e-10 s                  ; 3.47e-10 s                  ; No                         ; No                         ; 1.89 V                      ; 4.63e-07 V                  ; 1.9 V              ; -0.0105 V          ; 0.211 V                             ; 0.105 V                             ; 2.84e-10 s                 ; 3.47e-10 s                 ; No                        ; No                        ;
; flash_data[12]           ; 1.8 V        ; 0 s                 ; 0 s                 ; 1.89 V                       ; 4.63e-07 V                   ; 1.9 V               ; -0.0105 V           ; 0.211 V                              ; 0.105 V                              ; 2.84e-10 s                  ; 3.47e-10 s                  ; No                         ; No                         ; 1.89 V                      ; 4.63e-07 V                  ; 1.9 V              ; -0.0105 V          ; 0.211 V                             ; 0.105 V                             ; 2.84e-10 s                 ; 3.47e-10 s                 ; No                        ; No                        ;
; flash_data[13]           ; 1.8 V        ; 0 s                 ; 0 s                 ; 1.89 V                       ; 4.63e-07 V                   ; 1.9 V               ; -0.0105 V           ; 0.211 V                              ; 0.105 V                              ; 2.84e-10 s                  ; 3.47e-10 s                  ; No                         ; No                         ; 1.89 V                      ; 4.63e-07 V                  ; 1.9 V              ; -0.0105 V          ; 0.211 V                             ; 0.105 V                             ; 2.84e-10 s                 ; 3.47e-10 s                 ; No                        ; No                        ;
; flash_data[14]           ; 1.8 V        ; 0 s                 ; 0 s                 ; 1.89 V                       ; 4.63e-07 V                   ; 1.9 V               ; -0.0105 V           ; 0.211 V                              ; 0.105 V                              ; 2.84e-10 s                  ; 3.47e-10 s                  ; No                         ; No                         ; 1.89 V                      ; 4.63e-07 V                  ; 1.9 V              ; -0.0105 V          ; 0.211 V                             ; 0.105 V                             ; 2.84e-10 s                 ; 3.47e-10 s                 ; No                        ; No                        ;
; flash_data[15]           ; 1.8 V        ; 0 s                 ; 0 s                 ; 1.89 V                       ; 4.63e-07 V                   ; 1.9 V               ; -0.0105 V           ; 0.211 V                              ; 0.105 V                              ; 2.84e-10 s                  ; 3.47e-10 s                  ; No                         ; No                         ; 1.89 V                      ; 4.63e-07 V                  ; 1.9 V              ; -0.0105 V          ; 0.211 V                             ; 0.105 V                             ; 2.84e-10 s                 ; 3.47e-10 s                 ; No                        ; No                        ;
; altera_reserved_tdo      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.38e-07 V                   ; 2.67 V              ; -0.035 V            ; 0.291 V                              ; 0.109 V                              ; 2.81e-10 s                  ; 3.4e-10 s                   ; No                         ; No                         ; 2.62 V                      ; 4.38e-07 V                  ; 2.67 V             ; -0.035 V           ; 0.291 V                             ; 0.109 V                             ; 2.81e-10 s                 ; 3.4e-10 s                  ; No                        ; No                        ;
+--------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------+
; Setup Transfers                                                                       ;
+---------------------+---------------------+----------+----------+----------+----------+
; From Clock          ; To Clock            ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------+---------------------+----------+----------+----------+----------+
; altera_reserved_tck ; altera_reserved_tck ; 2896     ; 0        ; 37       ; 0        ;
+---------------------+---------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------+
; Hold Transfers                                                                        ;
+---------------------+---------------------+----------+----------+----------+----------+
; From Clock          ; To Clock            ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------+---------------------+----------+----------+----------+----------+
; altera_reserved_tck ; altera_reserved_tck ; 2896     ; 0        ; 37       ; 0        ;
+---------------------+---------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------+
; Recovery Transfers                                                                    ;
+---------------------+---------------------+----------+----------+----------+----------+
; From Clock          ; To Clock            ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------+---------------------+----------+----------+----------+----------+
; altera_reserved_tck ; altera_reserved_tck ; 27       ; 0        ; 1        ; 0        ;
+---------------------+---------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------+
; Removal Transfers                                                                     ;
+---------------------+---------------------+----------+----------+----------+----------+
; From Clock          ; To Clock            ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------+---------------------+----------+----------+----------+----------+
; altera_reserved_tck ; altera_reserved_tck ; 27       ; 0        ; 1        ; 0        ;
+---------------------+---------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 19    ; 19   ;
; Unconstrained Input Port Paths  ; 120   ; 120  ;
; Unconstrained Output Ports      ; 46    ; 46   ;
; Unconstrained Output Port Paths ; 319   ; 319  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Sat Apr 24 21:17:13 2021
Info: Command: quartus_sta pfl_top -c pfl_top
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (21077): Core supply voltage is 1.1V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity sld_jtag_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Critical Warning (332012): Synopsys Design Constraints File file not found: 'pfl_top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Rise) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Fall) (setup and hold)
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1100mV 85C Model
Info (332146): Worst-case setup slack is 47.247
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    47.247         0.000 altera_reserved_tck 
Info (332146): Worst-case hold slack is 0.294
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.294         0.000 altera_reserved_tck 
Info (332146): Worst-case recovery slack is 48.771
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    48.771         0.000 altera_reserved_tck 
Info (332146): Worst-case removal slack is 0.680
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.680         0.000 altera_reserved_tck 
Info (332146): Worst-case minimum pulse width slack is 49.239
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    49.239         0.000 altera_reserved_tck 
Info: Analyzing Slow 1100mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Rise) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Fall) (setup and hold)
Info (332146): Worst-case setup slack is 47.448
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    47.448         0.000 altera_reserved_tck 
Info (332146): Worst-case hold slack is 0.272
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.272         0.000 altera_reserved_tck 
Info (332146): Worst-case recovery slack is 48.858
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    48.858         0.000 altera_reserved_tck 
Info (332146): Worst-case removal slack is 0.626
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.626         0.000 altera_reserved_tck 
Info (332146): Worst-case minimum pulse width slack is 49.286
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    49.286         0.000 altera_reserved_tck 
Info: Analyzing Fast 1100mV 0C Model
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Rise) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Fall) (setup and hold)
Info (332146): Worst-case setup slack is 48.430
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    48.430         0.000 altera_reserved_tck 
Info (332146): Worst-case hold slack is 0.181
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.181         0.000 altera_reserved_tck 
Info (332146): Worst-case recovery slack is 49.308
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    49.308         0.000 altera_reserved_tck 
Info (332146): Worst-case removal slack is 0.404
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.404         0.000 altera_reserved_tck 
Info (332146): Worst-case minimum pulse width slack is 49.461
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    49.461         0.000 altera_reserved_tck 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 10 warnings
    Info: Peak virtual memory: 850 megabytes
    Info: Processing ended: Sat Apr 24 21:17:15 2021
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:03


