TimeQuest Timing Analyzer report for game_display
Sat Aug 24 15:08:24 2019
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'CLOCK_50'
 13. Slow Model Hold: 'CLOCK_50'
 14. Slow Model Minimum Pulse Width: 'CLOCK_50'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Propagation Delay
 20. Minimum Propagation Delay
 21. Fast Model Setup Summary
 22. Fast Model Hold Summary
 23. Fast Model Recovery Summary
 24. Fast Model Removal Summary
 25. Fast Model Minimum Pulse Width Summary
 26. Fast Model Setup: 'CLOCK_50'
 27. Fast Model Hold: 'CLOCK_50'
 28. Fast Model Minimum Pulse Width: 'CLOCK_50'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Propagation Delay
 34. Minimum Propagation Delay
 35. Multicorner Timing Analysis Summary
 36. Setup Times
 37. Hold Times
 38. Clock to Output Times
 39. Minimum Clock to Output Times
 40. Progagation Delay
 41. Minimum Progagation Delay
 42. Setup Transfers
 43. Hold Transfers
 44. Report TCCS
 45. Report RSKM
 46. Unconstrained Paths
 47. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; game_display                                                      ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------+
; SDC File List                                        ;
+------------------+--------+--------------------------+
; SDC File Path    ; Status ; Read at                  ;
+------------------+--------+--------------------------+
; game_display.sdc ; OK     ; Sat Aug 24 15:08:24 2019 ;
+------------------+--------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; CLOCK_50   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 143.33 MHz ; 143.33 MHz      ; CLOCK_50   ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------+
; Slow Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; CLOCK_50 ; -5.977 ; -7441.979     ;
+----------+--------+---------------+


+----------------------------------+
; Slow Model Hold Summary          ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; CLOCK_50 ; 0.445 ; 0.000         ;
+----------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; CLOCK_50 ; -1.631 ; -1808.969          ;
+----------+--------+--------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                      ;
+--------+-------------------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+--------------------+--------------+-------------+--------------+------------+------------+
; -5.977 ; uarttestTLE:uart|smallMem[32] ; player_x[9][15][4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 7.020      ;
; -5.977 ; uarttestTLE:uart|smallMem[32] ; player_x[9][16][9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 7.020      ;
; -5.977 ; uarttestTLE:uart|smallMem[32] ; player_y[9][21][5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 7.020      ;
; -5.977 ; uarttestTLE:uart|smallMem[32] ; player_y[9][21][4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 7.020      ;
; -5.977 ; uarttestTLE:uart|smallMem[32] ; player_y[9][21][2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 7.020      ;
; -5.977 ; uarttestTLE:uart|smallMem[32] ; player_y[9][28][2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 7.020      ;
; -5.977 ; uarttestTLE:uart|smallMem[32] ; player_y[9][10][3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 7.020      ;
; -5.977 ; uarttestTLE:uart|smallMem[32] ; player_y[9][10][2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 7.020      ;
; -5.977 ; uarttestTLE:uart|smallMem[32] ; player_y[9][14][7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 7.020      ;
; -5.977 ; uarttestTLE:uart|smallMem[32] ; player_y[9][14][6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 7.020      ;
; -5.884 ; uarttestTLE:uart|smallMem[33] ; player_x[9][15][4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 6.927      ;
; -5.884 ; uarttestTLE:uart|smallMem[33] ; player_x[9][16][9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 6.927      ;
; -5.884 ; uarttestTLE:uart|smallMem[33] ; player_y[9][21][5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 6.927      ;
; -5.884 ; uarttestTLE:uart|smallMem[33] ; player_y[9][21][4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 6.927      ;
; -5.884 ; uarttestTLE:uart|smallMem[33] ; player_y[9][21][2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 6.927      ;
; -5.884 ; uarttestTLE:uart|smallMem[33] ; player_y[9][28][2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 6.927      ;
; -5.884 ; uarttestTLE:uart|smallMem[33] ; player_y[9][10][3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 6.927      ;
; -5.884 ; uarttestTLE:uart|smallMem[33] ; player_y[9][10][2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 6.927      ;
; -5.884 ; uarttestTLE:uart|smallMem[33] ; player_y[9][14][7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 6.927      ;
; -5.884 ; uarttestTLE:uart|smallMem[33] ; player_y[9][14][6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 6.927      ;
; -5.801 ; uarttestTLE:uart|smallMem[34] ; player_x[9][15][4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 6.844      ;
; -5.801 ; uarttestTLE:uart|smallMem[34] ; player_x[9][16][9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 6.844      ;
; -5.801 ; uarttestTLE:uart|smallMem[34] ; player_y[9][21][5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 6.844      ;
; -5.801 ; uarttestTLE:uart|smallMem[34] ; player_y[9][21][4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 6.844      ;
; -5.801 ; uarttestTLE:uart|smallMem[34] ; player_y[9][21][2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 6.844      ;
; -5.801 ; uarttestTLE:uart|smallMem[34] ; player_y[9][28][2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 6.844      ;
; -5.801 ; uarttestTLE:uart|smallMem[34] ; player_y[9][10][3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 6.844      ;
; -5.801 ; uarttestTLE:uart|smallMem[34] ; player_y[9][10][2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 6.844      ;
; -5.801 ; uarttestTLE:uart|smallMem[34] ; player_y[9][14][7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 6.844      ;
; -5.801 ; uarttestTLE:uart|smallMem[34] ; player_y[9][14][6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 6.844      ;
; -5.800 ; hor_reg[8]                    ; disp_player[8]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 6.835      ;
; -5.758 ; uarttestTLE:uart|smallMem[32] ; player_y[9][21][7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 6.798      ;
; -5.758 ; uarttestTLE:uart|smallMem[32] ; player_y[9][21][3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 6.798      ;
; -5.758 ; uarttestTLE:uart|smallMem[32] ; player_y[9][35][5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 6.798      ;
; -5.758 ; uarttestTLE:uart|smallMem[32] ; player_y[9][35][4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 6.798      ;
; -5.758 ; uarttestTLE:uart|smallMem[32] ; player_y[9][35][8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 6.798      ;
; -5.758 ; uarttestTLE:uart|smallMem[32] ; player_y[9][35][9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 6.798      ;
; -5.758 ; uarttestTLE:uart|smallMem[32] ; player_y[9][10][5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 6.798      ;
; -5.758 ; uarttestTLE:uart|smallMem[32] ; player_y[9][10][4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 6.798      ;
; -5.758 ; uarttestTLE:uart|smallMem[32] ; player_y[9][10][8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 6.798      ;
; -5.758 ; uarttestTLE:uart|smallMem[32] ; player_y[9][10][9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 6.798      ;
; -5.758 ; uarttestTLE:uart|smallMem[32] ; player_y[9][0][5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 6.798      ;
; -5.758 ; uarttestTLE:uart|smallMem[32] ; player_y[9][0][4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 6.798      ;
; -5.747 ; uarttestTLE:uart|smallMem[32] ; player_y[9][35][6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 6.787      ;
; -5.747 ; uarttestTLE:uart|smallMem[32] ; player_y[9][35][7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 6.787      ;
; -5.747 ; uarttestTLE:uart|smallMem[32] ; player_y[9][10][7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 6.787      ;
; -5.747 ; uarttestTLE:uart|smallMem[32] ; player_y[9][10][6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 6.787      ;
; -5.732 ; uarttestTLE:uart|smallMem[32] ; player_x[9][15][7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 6.772      ;
; -5.732 ; uarttestTLE:uart|smallMem[32] ; player_x[9][15][6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 6.772      ;
; -5.732 ; uarttestTLE:uart|smallMem[32] ; player_x[9][10][5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 6.774      ;
; -5.732 ; uarttestTLE:uart|smallMem[32] ; player_x[9][10][6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 6.774      ;
; -5.732 ; uarttestTLE:uart|smallMem[32] ; player_x[9][10][9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 6.774      ;
; -5.732 ; uarttestTLE:uart|smallMem[32] ; player_x[9][10][8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 6.774      ;
; -5.732 ; uarttestTLE:uart|smallMem[32] ; player_x[9][10][7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 6.774      ;
; -5.732 ; uarttestTLE:uart|smallMem[32] ; player_x[9][16][7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 6.772      ;
; -5.732 ; uarttestTLE:uart|smallMem[32] ; player_x[9][16][6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 6.772      ;
; -5.732 ; uarttestTLE:uart|smallMem[32] ; player_x[9][13][7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 6.772      ;
; -5.732 ; uarttestTLE:uart|smallMem[32] ; player_x[9][13][6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 6.772      ;
; -5.732 ; uarttestTLE:uart|smallMem[32] ; player_x[9][12][6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 6.772      ;
; -5.732 ; uarttestTLE:uart|smallMem[32] ; player_x[9][12][7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 6.772      ;
; -5.732 ; uarttestTLE:uart|smallMem[32] ; player_x[9][11][2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 6.774      ;
; -5.732 ; uarttestTLE:uart|smallMem[32] ; player_x[9][11][3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 6.774      ;
; -5.732 ; uarttestTLE:uart|smallMem[32] ; player_x[9][11][5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 6.774      ;
; -5.732 ; uarttestTLE:uart|smallMem[32] ; player_x[9][11][4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 6.774      ;
; -5.732 ; uarttestTLE:uart|smallMem[32] ; player_x[9][11][8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 6.774      ;
; -5.732 ; uarttestTLE:uart|smallMem[32] ; player_x[9][11][9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 6.774      ;
; -5.732 ; uarttestTLE:uart|smallMem[32] ; player_x[9][11][7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 6.774      ;
; -5.732 ; uarttestTLE:uart|smallMem[32] ; player_x[9][11][6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 6.774      ;
; -5.732 ; uarttestTLE:uart|smallMem[32] ; player_y[9][14][2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 6.772      ;
; -5.730 ; uarttestTLE:uart|smallMem[35] ; player_x[9][15][4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 6.773      ;
; -5.730 ; uarttestTLE:uart|smallMem[35] ; player_x[9][16][9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 6.773      ;
; -5.730 ; uarttestTLE:uart|smallMem[35] ; player_y[9][21][5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 6.773      ;
; -5.730 ; uarttestTLE:uart|smallMem[35] ; player_y[9][21][4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 6.773      ;
; -5.730 ; uarttestTLE:uart|smallMem[35] ; player_y[9][21][2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 6.773      ;
; -5.730 ; uarttestTLE:uart|smallMem[35] ; player_y[9][28][2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 6.773      ;
; -5.730 ; uarttestTLE:uart|smallMem[35] ; player_y[9][10][3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 6.773      ;
; -5.730 ; uarttestTLE:uart|smallMem[35] ; player_y[9][10][2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 6.773      ;
; -5.730 ; uarttestTLE:uart|smallMem[35] ; player_y[9][14][7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 6.773      ;
; -5.730 ; uarttestTLE:uart|smallMem[35] ; player_y[9][14][6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 6.773      ;
; -5.724 ; hor_reg[8]                    ; disp_player[4]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 6.758      ;
; -5.716 ; uarttestTLE:uart|smallMem[32] ; player_x[9][15][8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 6.760      ;
; -5.716 ; uarttestTLE:uart|smallMem[32] ; player_x[9][15][9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 6.760      ;
; -5.716 ; uarttestTLE:uart|smallMem[32] ; player_x[9][16][8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 6.760      ;
; -5.716 ; uarttestTLE:uart|smallMem[32] ; player_x[9][13][8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 6.760      ;
; -5.716 ; uarttestTLE:uart|smallMem[32] ; player_x[9][12][8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 6.760      ;
; -5.709 ; uarttestTLE:uart|smallMem[32] ; player_x[9][15][5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 6.753      ;
; -5.709 ; uarttestTLE:uart|smallMem[32] ; player_x[9][15][3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 6.753      ;
; -5.709 ; uarttestTLE:uart|smallMem[32] ; player_x[9][15][2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 6.753      ;
; -5.709 ; uarttestTLE:uart|smallMem[32] ; player_x[9][0][0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 6.753      ;
; -5.709 ; uarttestTLE:uart|smallMem[32] ; player_x[9][0][1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 6.753      ;
; -5.709 ; uarttestTLE:uart|smallMem[32] ; player_x[9][16][5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 6.753      ;
; -5.709 ; uarttestTLE:uart|smallMem[32] ; player_x[9][16][4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 6.753      ;
; -5.709 ; uarttestTLE:uart|smallMem[32] ; player_x[9][16][1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 6.753      ;
; -5.709 ; uarttestTLE:uart|smallMem[32] ; player_x[9][13][9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 6.753      ;
; -5.709 ; uarttestTLE:uart|smallMem[32] ; player_x[9][12][5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 6.753      ;
; -5.709 ; uarttestTLE:uart|smallMem[32] ; player_y[9][28][1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 6.753      ;
; -5.709 ; uarttestTLE:uart|smallMem[32] ; player_y[9][21][9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 6.753      ;
; -5.709 ; uarttestTLE:uart|smallMem[32] ; player_y[9][21][8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 6.753      ;
; -5.696 ; uarttestTLE:uart|smallMem[32] ; player_x[9][0][9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 6.738      ;
; -5.696 ; uarttestTLE:uart|smallMem[32] ; player_x[9][0][8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 6.738      ;
+--------+-------------------------------+--------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                                                                                                   ;
+-------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                      ; To Node                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.445 ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[0]                 ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[0]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[1]                 ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[1]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[2]                 ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[2]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[3]                 ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[3]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.DATABITS_STATE   ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.DATABITS_STATE   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.IDLE_STATE       ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.IDLE_STATE       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uarttestTLE:uart|uarttest:uart1|rx_data[6]                     ; uarttestTLE:uart|uarttest:uart1|rx_data[6]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uarttestTLE:uart|uarttest:uart1|rx_data[0]                     ; uarttestTLE:uart|uarttest:uart1|rx_data[0]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uarttestTLE:uart|uarttest:uart1|rx_data[1]                     ; uarttestTLE:uart|uarttest:uart1|rx_data[1]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uarttestTLE:uart|uarttest:uart1|rx_data[5]                     ; uarttestTLE:uart|uarttest:uart1|rx_data[5]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uarttestTLE:uart|uarttest:uart1|rx_data[4]                     ; uarttestTLE:uart|uarttest:uart1|rx_data[4]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; flash_count[0]                                                 ; flash_count[0]                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; flash_count[1]                                                 ; flash_count[1]                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; flash_count[2]                                                 ; flash_count[2]                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; flash_count[3]                                                 ; flash_count[3]                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uarttestTLE:uart|rxbytescounter[2]                             ; uarttestTLE:uart|rxbytescounter[2]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uarttestTLE:uart|rxbytescounter[3]                             ; uarttestTLE:uart|rxbytescounter[3]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uarttestTLE:uart|rxbytescounter[0]                             ; uarttestTLE:uart|rxbytescounter[0]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uarttestTLE:uart|rxbytescounter[1]                             ; uarttestTLE:uart|rxbytescounter[1]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uarttestTLE:uart|uarttest:uart1|rx_data[3]                     ; uarttestTLE:uart|uarttest:uart1|rx_data[3]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uarttestTLE:uart|uarttest:uart1|rx_data[7]                     ; uarttestTLE:uart|uarttest:uart1|rx_data[7]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uarttestTLE:uart|uarttest:uart1|rx_data[2]                     ; uarttestTLE:uart|uarttest:uart1|rx_data[2]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; hor_reg[10]                                                    ; hor_reg[10]                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; flash_boarders                                                 ; flash_boarders                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; ver_sync                                                       ; ver_sync                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.612 ; uarttestTLE:uart|uarttest:uart1|rx_data[5]                     ; uarttestTLE:uart|smallMem[5]                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.898      ;
; 0.612 ; uarttestTLE:uart|smallMem[11]                                  ; uarttestTLE:uart|smallMem[19]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.898      ;
; 0.613 ; uarttestTLE:uart|smallMem[15]                                  ; uarttestTLE:uart|smallMem[23]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.899      ;
; 0.616 ; uarttestTLE:uart|smallMem[14]                                  ; uarttestTLE:uart|smallMem[22]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.902      ;
; 0.616 ; uarttestTLE:uart|smallMem[12]                                  ; uarttestTLE:uart|smallMem[20]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.902      ;
; 0.618 ; uarttestTLE:uart|smallMem[10]                                  ; uarttestTLE:uart|smallMem[18]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.904      ;
; 0.621 ; uarttestTLE:uart|smallMem[7]                                   ; uarttestTLE:uart|smallMem[15]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.907      ;
; 0.629 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[15]                 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[15]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.915      ;
; 0.638 ; uarttestTLE:uart|rxbytescounter[1]                             ; uarttestTLE:uart|rxbytescounter[2]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.924      ;
; 0.638 ; uarttestTLE:uart|rxbytescounter[1]                             ; uarttestTLE:uart|rxbytescounter[0]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.924      ;
; 0.639 ; uarttestTLE:uart|smallMem[5]                                   ; uarttestTLE:uart|smallMem[13]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.925      ;
; 0.639 ; hor_reg[10]                                                    ; hor_reg[4]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.925      ;
; 0.658 ; uarttestTLE:uart|uarttest:uart1|Rx_Data                        ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.STARTBIT_STATE   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.944      ;
; 0.658 ; uarttestTLE:uart|uarttest:uart1|Rx_Data                        ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.IDLE_STATE       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.944      ;
; 0.762 ; uarttestTLE:uart|smallMem[13]                                  ; uarttestTLE:uart|smallMem[21]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.048      ;
; 0.765 ; uarttestTLE:uart|smallMem[28]                                  ; uarttestTLE:uart|smallMem[36]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.051      ;
; 0.769 ; uarttestTLE:uart|smallMem[22]                                  ; uarttestTLE:uart|smallMem[30]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.055      ;
; 0.800 ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.STOPBITS_STATE   ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.FINISHEDRX_STATE ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.086      ;
; 0.831 ; uarttestTLE:uart|smallMem[19]                                  ; player_x[2][10][3]                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.117      ;
; 0.842 ; uarttestTLE:uart|uarttest:uart1|Rx_Data_Reg                    ; uarttestTLE:uart|uarttest:uart1|Rx_Data                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.128      ;
; 0.925 ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.FINISHEDRX_STATE ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.IDLE_STATE       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.211      ;
; 0.968 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[0]                  ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[0]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.254      ;
; 0.968 ; count_value[13]                                                ; count_value[13]                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.254      ;
; 0.975 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[1]                  ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[1]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.261      ;
; 0.976 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[2]                  ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[2]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[9]                  ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[9]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; count_value[4]                                                 ; count_value[4]                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; count_value[15]                                                ; count_value[15]                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; flash_count[0]                                                 ; flash_count[1]                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.262      ;
; 0.977 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[4]                  ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[4]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[7]                  ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[7]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[11]                 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[11]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[13]                 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[13]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[14]                 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[14]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; count_value[1]                                                 ; count_value[1]                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; count_value[10]                                                ; count_value[10]                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; count_value[11]                                                ; count_value[11]                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; count_value[12]                                                ; count_value[12]                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; count_value[17]                                                ; count_value[17]                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; count_value[20]                                                ; count_value[20]                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; uarttestTLE:uart|rxbytescounter[3]                             ; uarttestTLE:uart|rxbytescounter[0]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.263      ;
; 0.981 ; ver_reg[6]                                                     ; ver_reg[6]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.267      ;
; 0.981 ; ver_reg[8]                                                     ; ver_reg[8]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.267      ;
; 0.983 ; count_value[6]                                                 ; count_value[6]                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.269      ;
; 0.983 ; hor_reg[0]                                                     ; hor_reg[0]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.269      ;
; 0.983 ; uarttestTLE:uart|rxbytescounter[0]                             ; uarttestTLE:uart|rxbytescounter[2]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.269      ;
; 0.984 ; count_value[8]                                                 ; count_value[8]                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.270      ;
; 0.984 ; hor_reg[9]                                                     ; hor_reg[9]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.270      ;
; 0.985 ; uarttestTLE:uart|rxbytescounter[0]                             ; uarttestTLE:uart|rxbytescounter[1]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.271      ;
; 0.987 ; count_value[14]                                                ; count_value[14]                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.273      ;
; 0.988 ; count_value[24]                                                ; count_value[24]                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.274      ;
; 0.992 ; count_value[22]                                                ; count_value[22]                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.278      ;
; 0.992 ; hor_reg[1]                                                     ; hor_reg[1]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.278      ;
; 0.993 ; hor_reg[2]                                                     ; hor_reg[2]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.279      ;
; 0.993 ; hor_reg[7]                                                     ; hor_reg[7]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.279      ;
; 0.998 ; uarttestTLE:uart|smallMem[31]                                  ; uarttestTLE:uart|smallMem[39]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.284      ;
; 1.002 ; uarttestTLE:uart|smallMem[23]                                  ; player_x[9][10][7]                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 1.287      ;
; 1.013 ; uarttestTLE:uart|rxbytescounter[2]                             ; uarttestTLE:uart|rxbytescounter[0]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.299      ;
; 1.014 ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.IDLE_STATE       ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.STARTBIT_STATE   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.300      ;
; 1.015 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[8]                  ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[8]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.301      ;
; 1.016 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[3]                  ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[3]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[5]                  ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[5]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[6]                  ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[6]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[10]                 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[10]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[12]                 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[12]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; count_value[16]                                                ; count_value[16]                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; count_value[18]                                                ; count_value[18]                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; count_value[19]                                                ; count_value[19]                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.302      ;
; 1.019 ; count_value[2]                                                 ; count_value[2]                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.305      ;
; 1.022 ; count_value[0]                                                 ; count_value[0]                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.308      ;
; 1.023 ; hor_reg[8]                                                     ; hor_reg[8]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.309      ;
; 1.024 ; count_value[3]                                                 ; count_value[3]                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.310      ;
; 1.024 ; count_value[9]                                                 ; count_value[9]                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.310      ;
; 1.024 ; ver_reg[5]                                                     ; ver_reg[5]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.310      ;
; 1.026 ; count_value[5]                                                 ; count_value[5]                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.312      ;
+-------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                        ;
+--------+--------------+----------------+------------------+----------+------------+---------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target        ;
+--------+--------------+----------------+------------------+----------+------------+---------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[0][2]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[0][2]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[0][3]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[0][3]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[0][4]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[0][4]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[0][5]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[0][5]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[0][6]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[0][6]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[0][7]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[0][7]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[0][8]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[0][8]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[0][9]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[0][9]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[10][1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[10][1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[10][2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[10][2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[10][3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[10][3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[10][4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[10][4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[10][5] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[10][5] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[10][6] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[10][6] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[10][7] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[10][7] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[10][8] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[10][8] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[10][9] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[10][9] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[11][1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[11][1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[11][2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[11][2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[11][3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[11][3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[11][4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[11][4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[11][5] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[11][5] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[11][6] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[11][6] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[11][7] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[11][7] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[11][8] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[11][8] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[11][9] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[11][9] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[13][0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[13][0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[13][1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[13][1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[13][2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[13][2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[13][3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[13][3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[13][4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[13][4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[13][5] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[13][5] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[13][6] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[13][6] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[13][7] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[13][7] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[13][8] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[13][8] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[13][9] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[13][9] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[0][2]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[0][2]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[0][3]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[0][3]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[0][4]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[0][4]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[0][5]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[0][5]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[0][6]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[0][6]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[0][7]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[0][7]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[0][8]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[0][8]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[0][9]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[0][9]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[10][1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[10][1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[10][2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[10][2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[10][3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[10][3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[10][4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[10][4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[10][5] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[10][5] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[10][6] ;
+--------+--------------+----------------+------------------+----------+------------+---------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst_n     ; CLOCK_50   ; 2.581 ; 2.581 ; Rise       ; CLOCK_50        ;
; uart_rx_i ; CLOCK_50   ; 4.493 ; 4.493 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst_n     ; CLOCK_50   ; -0.733 ; -0.733 ; Rise       ; CLOCK_50        ;
; uart_rx_i ; CLOCK_50   ; -4.245 ; -4.245 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; LED[*]    ; CLOCK_50   ; 8.753  ; 8.753  ; Rise       ; CLOCK_50        ;
;  LED[0]   ; CLOCK_50   ; 8.010  ; 8.010  ; Rise       ; CLOCK_50        ;
;  LED[1]   ; CLOCK_50   ; 8.361  ; 8.361  ; Rise       ; CLOCK_50        ;
;  LED[2]   ; CLOCK_50   ; 8.034  ; 8.034  ; Rise       ; CLOCK_50        ;
;  LED[3]   ; CLOCK_50   ; 8.404  ; 8.404  ; Rise       ; CLOCK_50        ;
;  LED[4]   ; CLOCK_50   ; 8.720  ; 8.720  ; Rise       ; CLOCK_50        ;
;  LED[5]   ; CLOCK_50   ; 8.753  ; 8.753  ; Rise       ; CLOCK_50        ;
;  LED[6]   ; CLOCK_50   ; 8.293  ; 8.293  ; Rise       ; CLOCK_50        ;
;  LED[7]   ; CLOCK_50   ; 8.404  ; 8.404  ; Rise       ; CLOCK_50        ;
; VGA_BLUE  ; CLOCK_50   ; 13.952 ; 13.952 ; Rise       ; CLOCK_50        ;
; VGA_GREEN ; CLOCK_50   ; 14.229 ; 14.229 ; Rise       ; CLOCK_50        ;
; VGA_HS    ; CLOCK_50   ; 8.753  ; 8.753  ; Rise       ; CLOCK_50        ;
; VGA_RED   ; CLOCK_50   ; 14.964 ; 14.964 ; Rise       ; CLOCK_50        ;
; VGA_VS    ; CLOCK_50   ; 8.203  ; 8.203  ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; LED[*]    ; CLOCK_50   ; 8.010  ; 8.010  ; Rise       ; CLOCK_50        ;
;  LED[0]   ; CLOCK_50   ; 8.010  ; 8.010  ; Rise       ; CLOCK_50        ;
;  LED[1]   ; CLOCK_50   ; 8.361  ; 8.361  ; Rise       ; CLOCK_50        ;
;  LED[2]   ; CLOCK_50   ; 8.034  ; 8.034  ; Rise       ; CLOCK_50        ;
;  LED[3]   ; CLOCK_50   ; 8.404  ; 8.404  ; Rise       ; CLOCK_50        ;
;  LED[4]   ; CLOCK_50   ; 8.720  ; 8.720  ; Rise       ; CLOCK_50        ;
;  LED[5]   ; CLOCK_50   ; 8.753  ; 8.753  ; Rise       ; CLOCK_50        ;
;  LED[6]   ; CLOCK_50   ; 8.293  ; 8.293  ; Rise       ; CLOCK_50        ;
;  LED[7]   ; CLOCK_50   ; 8.404  ; 8.404  ; Rise       ; CLOCK_50        ;
; VGA_BLUE  ; CLOCK_50   ; 9.777  ; 9.777  ; Rise       ; CLOCK_50        ;
; VGA_GREEN ; CLOCK_50   ; 10.156 ; 10.156 ; Rise       ; CLOCK_50        ;
; VGA_HS    ; CLOCK_50   ; 8.753  ; 8.753  ; Rise       ; CLOCK_50        ;
; VGA_RED   ; CLOCK_50   ; 11.445 ; 11.445 ; Rise       ; CLOCK_50        ;
; VGA_VS    ; CLOCK_50   ; 8.203  ; 8.203  ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------+
; Propagation Delay                                   ;
+------------+--------------+-------+----+----+-------+
; Input Port ; Output Port  ; RR    ; RF ; FR ; FF    ;
+------------+--------------+-------+----+----+-------+
; uart_rx_i  ; uart_rx_dump ; 9.796 ;    ;    ; 9.796 ;
+------------+--------------+-------+----+----+-------+


+-----------------------------------------------------+
; Minimum Propagation Delay                           ;
+------------+--------------+-------+----+----+-------+
; Input Port ; Output Port  ; RR    ; RF ; FR ; FF    ;
+------------+--------------+-------+----+----+-------+
; uart_rx_i  ; uart_rx_dump ; 9.796 ;    ;    ; 9.796 ;
+------------+--------------+-------+----+----+-------+


+-----------------------------------+
; Fast Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; CLOCK_50 ; -1.697 ; -2037.810     ;
+----------+--------+---------------+


+----------------------------------+
; Fast Model Hold Summary          ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; CLOCK_50 ; 0.215 ; 0.000         ;
+----------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; CLOCK_50 ; -1.380 ; -1480.380          ;
+----------+--------+--------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                      ;
+--------+-------------------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+--------------------+--------------+-------------+--------------+------------+------------+
; -1.697 ; uarttestTLE:uart|smallMem[32] ; player_x[7][16][2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.725      ;
; -1.697 ; uarttestTLE:uart|smallMem[32] ; player_x[9][15][4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 2.733      ;
; -1.697 ; uarttestTLE:uart|smallMem[32] ; player_x[9][16][9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 2.733      ;
; -1.697 ; uarttestTLE:uart|smallMem[32] ; player_y[9][21][5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 2.733      ;
; -1.697 ; uarttestTLE:uart|smallMem[32] ; player_y[9][21][4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 2.733      ;
; -1.697 ; uarttestTLE:uart|smallMem[32] ; player_y[9][21][2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 2.733      ;
; -1.697 ; uarttestTLE:uart|smallMem[32] ; player_y[9][28][2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 2.733      ;
; -1.697 ; uarttestTLE:uart|smallMem[32] ; player_y[9][10][3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 2.733      ;
; -1.697 ; uarttestTLE:uart|smallMem[32] ; player_y[9][10][2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 2.733      ;
; -1.697 ; uarttestTLE:uart|smallMem[32] ; player_y[9][14][7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 2.733      ;
; -1.697 ; uarttestTLE:uart|smallMem[32] ; player_y[9][14][6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 2.733      ;
; -1.672 ; uarttestTLE:uart|smallMem[32] ; player_x[1][0][0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.700      ;
; -1.672 ; uarttestTLE:uart|smallMem[32] ; player_x[1][16][1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.700      ;
; -1.672 ; uarttestTLE:uart|smallMem[32] ; player_x[1][10][2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.700      ;
; -1.672 ; uarttestTLE:uart|smallMem[32] ; player_x[1][10][1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.700      ;
; -1.672 ; uarttestTLE:uart|smallMem[32] ; player_x[1][10][0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.700      ;
; -1.672 ; uarttestTLE:uart|smallMem[32] ; player_x[1][0][2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.700      ;
; -1.672 ; uarttestTLE:uart|smallMem[32] ; player_x[1][0][3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.700      ;
; -1.672 ; uarttestTLE:uart|smallMem[32] ; player_x[1][15][1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.700      ;
; -1.672 ; uarttestTLE:uart|smallMem[32] ; player_x[1][0][1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.700      ;
; -1.655 ; uarttestTLE:uart|smallMem[33] ; player_x[7][16][2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.683      ;
; -1.655 ; uarttestTLE:uart|smallMem[33] ; player_x[9][15][4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 2.691      ;
; -1.655 ; uarttestTLE:uart|smallMem[33] ; player_x[9][16][9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 2.691      ;
; -1.655 ; uarttestTLE:uart|smallMem[33] ; player_y[9][21][5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 2.691      ;
; -1.655 ; uarttestTLE:uart|smallMem[33] ; player_y[9][21][4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 2.691      ;
; -1.655 ; uarttestTLE:uart|smallMem[33] ; player_y[9][21][2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 2.691      ;
; -1.655 ; uarttestTLE:uart|smallMem[33] ; player_y[9][28][2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 2.691      ;
; -1.655 ; uarttestTLE:uart|smallMem[33] ; player_y[9][10][3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 2.691      ;
; -1.655 ; uarttestTLE:uart|smallMem[33] ; player_y[9][10][2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 2.691      ;
; -1.655 ; uarttestTLE:uart|smallMem[33] ; player_y[9][14][7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 2.691      ;
; -1.655 ; uarttestTLE:uart|smallMem[33] ; player_y[9][14][6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 2.691      ;
; -1.638 ; uarttestTLE:uart|smallMem[32] ; player_y[9][21][7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.671      ;
; -1.638 ; uarttestTLE:uart|smallMem[32] ; player_y[9][21][3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.671      ;
; -1.638 ; uarttestTLE:uart|smallMem[32] ; player_y[9][35][5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.671      ;
; -1.638 ; uarttestTLE:uart|smallMem[32] ; player_y[9][35][4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.671      ;
; -1.638 ; uarttestTLE:uart|smallMem[32] ; player_y[9][35][8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.671      ;
; -1.638 ; uarttestTLE:uart|smallMem[32] ; player_y[9][35][9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.671      ;
; -1.638 ; uarttestTLE:uart|smallMem[32] ; player_y[9][10][5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.671      ;
; -1.638 ; uarttestTLE:uart|smallMem[32] ; player_y[9][10][4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.671      ;
; -1.638 ; uarttestTLE:uart|smallMem[32] ; player_y[9][10][8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.671      ;
; -1.638 ; uarttestTLE:uart|smallMem[32] ; player_y[9][10][9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.671      ;
; -1.638 ; uarttestTLE:uart|smallMem[32] ; player_y[9][0][5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.671      ;
; -1.638 ; uarttestTLE:uart|smallMem[32] ; player_y[9][0][4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.671      ;
; -1.633 ; uarttestTLE:uart|smallMem[32] ; player_y[9][35][6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 2.667      ;
; -1.633 ; uarttestTLE:uart|smallMem[32] ; player_y[9][35][7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 2.667      ;
; -1.633 ; uarttestTLE:uart|smallMem[32] ; player_y[9][10][7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 2.667      ;
; -1.633 ; uarttestTLE:uart|smallMem[32] ; player_y[9][10][6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 2.667      ;
; -1.630 ; uarttestTLE:uart|smallMem[33] ; player_x[1][0][0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.658      ;
; -1.630 ; uarttestTLE:uart|smallMem[33] ; player_x[1][16][1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.658      ;
; -1.630 ; uarttestTLE:uart|smallMem[33] ; player_x[1][10][2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.658      ;
; -1.630 ; uarttestTLE:uart|smallMem[33] ; player_x[1][10][1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.658      ;
; -1.630 ; uarttestTLE:uart|smallMem[33] ; player_x[1][10][0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.658      ;
; -1.630 ; uarttestTLE:uart|smallMem[33] ; player_x[1][0][2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.658      ;
; -1.630 ; uarttestTLE:uart|smallMem[33] ; player_x[1][0][3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.658      ;
; -1.630 ; uarttestTLE:uart|smallMem[33] ; player_x[1][15][1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.658      ;
; -1.630 ; uarttestTLE:uart|smallMem[33] ; player_x[1][0][1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.658      ;
; -1.622 ; uarttestTLE:uart|smallMem[32] ; player_x[7][10][2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 2.653      ;
; -1.622 ; uarttestTLE:uart|smallMem[32] ; player_x[7][10][1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 2.653      ;
; -1.622 ; uarttestTLE:uart|smallMem[32] ; player_x[7][10][0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 2.653      ;
; -1.622 ; uarttestTLE:uart|smallMem[32] ; player_x[7][15][1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 2.653      ;
; -1.620 ; uarttestTLE:uart|smallMem[32] ; player_x[9][10][5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 2.656      ;
; -1.620 ; uarttestTLE:uart|smallMem[32] ; player_x[9][10][6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 2.656      ;
; -1.620 ; uarttestTLE:uart|smallMem[32] ; player_x[9][10][9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 2.656      ;
; -1.620 ; uarttestTLE:uart|smallMem[32] ; player_x[9][10][8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 2.656      ;
; -1.620 ; uarttestTLE:uart|smallMem[32] ; player_x[9][10][7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 2.656      ;
; -1.620 ; uarttestTLE:uart|smallMem[32] ; player_x[9][11][2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 2.656      ;
; -1.620 ; uarttestTLE:uart|smallMem[32] ; player_x[9][11][3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 2.656      ;
; -1.620 ; uarttestTLE:uart|smallMem[32] ; player_x[9][11][5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 2.656      ;
; -1.620 ; uarttestTLE:uart|smallMem[32] ; player_x[9][11][4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 2.656      ;
; -1.620 ; uarttestTLE:uart|smallMem[32] ; player_x[9][11][8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 2.656      ;
; -1.620 ; uarttestTLE:uart|smallMem[32] ; player_x[9][11][9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 2.656      ;
; -1.620 ; uarttestTLE:uart|smallMem[32] ; player_x[9][11][7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 2.656      ;
; -1.620 ; uarttestTLE:uart|smallMem[32] ; player_x[9][11][6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 2.656      ;
; -1.620 ; uarttestTLE:uart|smallMem[34] ; player_x[7][16][2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.648      ;
; -1.620 ; uarttestTLE:uart|smallMem[34] ; player_x[9][15][4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 2.656      ;
; -1.620 ; uarttestTLE:uart|smallMem[34] ; player_x[9][16][9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 2.656      ;
; -1.620 ; uarttestTLE:uart|smallMem[34] ; player_y[9][21][5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 2.656      ;
; -1.620 ; uarttestTLE:uart|smallMem[34] ; player_y[9][21][4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 2.656      ;
; -1.620 ; uarttestTLE:uart|smallMem[34] ; player_y[9][21][2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 2.656      ;
; -1.620 ; uarttestTLE:uart|smallMem[34] ; player_y[9][28][2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 2.656      ;
; -1.620 ; uarttestTLE:uart|smallMem[34] ; player_y[9][10][3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 2.656      ;
; -1.620 ; uarttestTLE:uart|smallMem[34] ; player_y[9][10][2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 2.656      ;
; -1.620 ; uarttestTLE:uart|smallMem[34] ; player_y[9][14][7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 2.656      ;
; -1.620 ; uarttestTLE:uart|smallMem[34] ; player_y[9][14][6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 2.656      ;
; -1.619 ; uarttestTLE:uart|smallMem[32] ; player_x[4][10][6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 2.645      ;
; -1.619 ; uarttestTLE:uart|smallMem[32] ; player_x[4][10][5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 2.645      ;
; -1.619 ; uarttestTLE:uart|smallMem[32] ; player_x[4][10][9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 2.645      ;
; -1.619 ; uarttestTLE:uart|smallMem[32] ; player_x[4][10][7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 2.645      ;
; -1.619 ; uarttestTLE:uart|smallMem[32] ; player_x[4][10][8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 2.645      ;
; -1.617 ; uarttestTLE:uart|smallMem[32] ; player_x[9][15][7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 2.651      ;
; -1.617 ; uarttestTLE:uart|smallMem[32] ; player_x[9][15][6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 2.651      ;
; -1.617 ; uarttestTLE:uart|smallMem[32] ; player_x[9][16][7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 2.651      ;
; -1.617 ; uarttestTLE:uart|smallMem[32] ; player_x[9][16][6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 2.651      ;
; -1.617 ; uarttestTLE:uart|smallMem[32] ; player_x[9][13][7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 2.651      ;
; -1.617 ; uarttestTLE:uart|smallMem[32] ; player_x[9][13][6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 2.651      ;
; -1.617 ; uarttestTLE:uart|smallMem[32] ; player_x[9][12][6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 2.651      ;
; -1.617 ; uarttestTLE:uart|smallMem[32] ; player_x[9][12][7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 2.651      ;
; -1.617 ; uarttestTLE:uart|smallMem[32] ; player_y[9][14][2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 2.651      ;
; -1.606 ; uarttestTLE:uart|smallMem[32] ; player_x[9][15][8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 2.643      ;
; -1.606 ; uarttestTLE:uart|smallMem[32] ; player_x[9][15][9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 2.643      ;
+--------+-------------------------------+--------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                                                                                                   ;
+-------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                      ; To Node                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[0]                 ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[0]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[1]                 ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[1]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[2]                 ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[2]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[3]                 ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[3]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.DATABITS_STATE   ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.DATABITS_STATE   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.IDLE_STATE       ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.IDLE_STATE       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uarttestTLE:uart|uarttest:uart1|rx_data[6]                     ; uarttestTLE:uart|uarttest:uart1|rx_data[6]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uarttestTLE:uart|uarttest:uart1|rx_data[0]                     ; uarttestTLE:uart|uarttest:uart1|rx_data[0]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uarttestTLE:uart|uarttest:uart1|rx_data[1]                     ; uarttestTLE:uart|uarttest:uart1|rx_data[1]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uarttestTLE:uart|uarttest:uart1|rx_data[5]                     ; uarttestTLE:uart|uarttest:uart1|rx_data[5]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uarttestTLE:uart|uarttest:uart1|rx_data[4]                     ; uarttestTLE:uart|uarttest:uart1|rx_data[4]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; flash_count[0]                                                 ; flash_count[0]                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; flash_count[1]                                                 ; flash_count[1]                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; flash_count[2]                                                 ; flash_count[2]                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; flash_count[3]                                                 ; flash_count[3]                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uarttestTLE:uart|rxbytescounter[2]                             ; uarttestTLE:uart|rxbytescounter[2]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uarttestTLE:uart|rxbytescounter[3]                             ; uarttestTLE:uart|rxbytescounter[3]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uarttestTLE:uart|rxbytescounter[0]                             ; uarttestTLE:uart|rxbytescounter[0]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uarttestTLE:uart|rxbytescounter[1]                             ; uarttestTLE:uart|rxbytescounter[1]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uarttestTLE:uart|uarttest:uart1|rx_data[3]                     ; uarttestTLE:uart|uarttest:uart1|rx_data[3]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uarttestTLE:uart|uarttest:uart1|rx_data[7]                     ; uarttestTLE:uart|uarttest:uart1|rx_data[7]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uarttestTLE:uart|uarttest:uart1|rx_data[2]                     ; uarttestTLE:uart|uarttest:uart1|rx_data[2]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; hor_reg[10]                                                    ; hor_reg[10]                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; flash_boarders                                                 ; flash_boarders                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ver_sync                                                       ; ver_sync                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.237 ; uarttestTLE:uart|uarttest:uart1|rx_data[5]                     ; uarttestTLE:uart|smallMem[5]                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; uarttestTLE:uart|smallMem[11]                                  ; uarttestTLE:uart|smallMem[19]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; uarttestTLE:uart|smallMem[15]                                  ; uarttestTLE:uart|smallMem[23]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.389      ;
; 0.239 ; uarttestTLE:uart|smallMem[14]                                  ; uarttestTLE:uart|smallMem[22]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; uarttestTLE:uart|smallMem[12]                                  ; uarttestTLE:uart|smallMem[20]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; uarttestTLE:uart|smallMem[7]                                   ; uarttestTLE:uart|smallMem[15]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; uarttestTLE:uart|smallMem[10]                                  ; uarttestTLE:uart|smallMem[18]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.391      ;
; 0.243 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[15]                 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[15]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.395      ;
; 0.247 ; hor_reg[10]                                                    ; hor_reg[4]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.399      ;
; 0.249 ; uarttestTLE:uart|smallMem[5]                                   ; uarttestTLE:uart|smallMem[13]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.401      ;
; 0.251 ; uarttestTLE:uart|rxbytescounter[1]                             ; uarttestTLE:uart|rxbytescounter[2]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.403      ;
; 0.251 ; uarttestTLE:uart|rxbytescounter[1]                             ; uarttestTLE:uart|rxbytescounter[0]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.403      ;
; 0.260 ; uarttestTLE:uart|uarttest:uart1|Rx_Data                        ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.STARTBIT_STATE   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.412      ;
; 0.260 ; uarttestTLE:uart|uarttest:uart1|Rx_Data                        ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.IDLE_STATE       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.412      ;
; 0.319 ; uarttestTLE:uart|uarttest:uart1|Rx_Data_Reg                    ; uarttestTLE:uart|uarttest:uart1|Rx_Data                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.471      ;
; 0.324 ; uarttestTLE:uart|smallMem[13]                                  ; uarttestTLE:uart|smallMem[21]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.476      ;
; 0.325 ; uarttestTLE:uart|smallMem[22]                                  ; uarttestTLE:uart|smallMem[30]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.477      ;
; 0.326 ; uarttestTLE:uart|smallMem[28]                                  ; uarttestTLE:uart|smallMem[36]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.478      ;
; 0.330 ; uarttestTLE:uart|smallMem[19]                                  ; player_x[2][10][3]                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.482      ;
; 0.332 ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.STOPBITS_STATE   ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.FINISHEDRX_STATE ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.484      ;
; 0.355 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[0]                  ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[0]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.507      ;
; 0.355 ; count_value[13]                                                ; count_value[13]                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.507      ;
; 0.359 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[1]                  ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[1]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[2]                  ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[2]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[9]                  ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[9]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[11]                 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[11]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; count_value[15]                                                ; count_value[15]                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[4]                  ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[4]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[7]                  ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[7]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[13]                 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[13]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[14]                 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[14]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; count_value[10]                                                ; count_value[10]                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; count_value[11]                                                ; count_value[11]                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; count_value[12]                                                ; count_value[12]                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; count_value[17]                                                ; count_value[17]                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; count_value[20]                                                ; count_value[20]                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ver_reg[6]                                                     ; ver_reg[6]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ver_reg[8]                                                     ; ver_reg[8]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; uarttestTLE:uart|rxbytescounter[3]                             ; uarttestTLE:uart|rxbytescounter[0]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; hor_reg[0]                                                     ; hor_reg[0]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; count_value[4]                                                 ; count_value[4]                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; count_value[1]                                                 ; count_value[1]                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; count_value[6]                                                 ; count_value[6]                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; count_value[8]                                                 ; count_value[8]                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; hor_reg[9]                                                     ; hor_reg[9]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; flash_count[0]                                                 ; flash_count[1]                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; count_value[14]                                                ; count_value[14]                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; hor_reg[1]                                                     ; hor_reg[1]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.518      ;
; 0.367 ; hor_reg[2]                                                     ; hor_reg[2]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; hor_reg[7]                                                     ; hor_reg[7]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; uarttestTLE:uart|rxbytescounter[0]                             ; uarttestTLE:uart|rxbytescounter[2]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; count_value[22]                                                ; count_value[22]                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; count_value[24]                                                ; count_value[24]                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; uarttestTLE:uart|rxbytescounter[0]                             ; uarttestTLE:uart|rxbytescounter[1]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.IDLE_STATE       ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.STARTBIT_STATE   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.FINISHEDRX_STATE ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.IDLE_STATE       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[3]                  ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[3]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[8]                  ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[8]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[10]                 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[10]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; count_value[16]                                                ; count_value[16]                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[5]                  ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[5]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[6]                  ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[6]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[12]                 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[12]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; count_value[18]                                                ; count_value[18]                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; count_value[19]                                                ; count_value[19]                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; hor_reg[8]                                                     ; hor_reg[8]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.525      ;
; 0.373 ; uarttestTLE:uart|rxbytescounter[2]                             ; uarttestTLE:uart|rxbytescounter[0]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; ver_reg[5]                                                     ; ver_reg[5]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.526      ;
; 0.376 ; count_value[0]                                                 ; count_value[0]                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; count_value[2]                                                 ; count_value[2]                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; count_value[3]                                                 ; count_value[3]                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; count_value[9]                                                 ; count_value[9]                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.528      ;
; 0.377 ; count_value[5]                                                 ; count_value[5]                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.529      ;
; 0.377 ; count_value[7]                                                 ; count_value[7]                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.529      ;
; 0.377 ; ver_reg[2]                                                     ; ver_reg[2]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.529      ;
+-------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                        ;
+--------+--------------+----------------+------------------+----------+------------+---------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target        ;
+--------+--------------+----------------+------------------+----------+------------+---------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[0][2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[0][2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[0][3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[0][3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[0][4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[0][4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[0][5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[0][5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[0][6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[0][6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[0][7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[0][7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[0][8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[0][8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[0][9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[0][9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[10][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[10][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[10][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[10][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[10][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[10][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[10][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[10][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[10][5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[10][5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[10][6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[10][6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[10][7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[10][7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[10][8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[10][8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[10][9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[10][9] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[11][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[11][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[11][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[11][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[11][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[11][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[11][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[11][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[11][5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[11][5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[11][6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[11][6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[11][7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[11][7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[11][8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[11][8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[11][9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[11][9] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[13][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[13][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[13][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[13][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[13][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[13][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[13][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[13][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[13][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[13][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[13][5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[13][5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[13][6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[13][6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[13][7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[13][7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[13][8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[13][8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[13][9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[13][9] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[0][2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[0][2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[0][3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[0][3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[0][4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[0][4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[0][5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[0][5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[0][6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[0][6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[0][7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[0][7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[0][8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[0][8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[0][9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[0][9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[10][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[10][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[10][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[10][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[10][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[10][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[10][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[10][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[10][5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[10][5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[10][6] ;
+--------+--------------+----------------+------------------+----------+------------+---------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst_n     ; CLOCK_50   ; 0.571 ; 0.571 ; Rise       ; CLOCK_50        ;
; uart_rx_i ; CLOCK_50   ; 2.060 ; 2.060 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst_n     ; CLOCK_50   ; 0.264  ; 0.264  ; Rise       ; CLOCK_50        ;
; uart_rx_i ; CLOCK_50   ; -1.940 ; -1.940 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LED[*]    ; CLOCK_50   ; 4.477 ; 4.477 ; Rise       ; CLOCK_50        ;
;  LED[0]   ; CLOCK_50   ; 4.201 ; 4.201 ; Rise       ; CLOCK_50        ;
;  LED[1]   ; CLOCK_50   ; 4.307 ; 4.307 ; Rise       ; CLOCK_50        ;
;  LED[2]   ; CLOCK_50   ; 4.217 ; 4.217 ; Rise       ; CLOCK_50        ;
;  LED[3]   ; CLOCK_50   ; 4.333 ; 4.333 ; Rise       ; CLOCK_50        ;
;  LED[4]   ; CLOCK_50   ; 4.451 ; 4.451 ; Rise       ; CLOCK_50        ;
;  LED[5]   ; CLOCK_50   ; 4.477 ; 4.477 ; Rise       ; CLOCK_50        ;
;  LED[6]   ; CLOCK_50   ; 4.317 ; 4.317 ; Rise       ; CLOCK_50        ;
;  LED[7]   ; CLOCK_50   ; 4.340 ; 4.340 ; Rise       ; CLOCK_50        ;
; VGA_BLUE  ; CLOCK_50   ; 6.476 ; 6.476 ; Rise       ; CLOCK_50        ;
; VGA_GREEN ; CLOCK_50   ; 6.705 ; 6.705 ; Rise       ; CLOCK_50        ;
; VGA_HS    ; CLOCK_50   ; 4.558 ; 4.558 ; Rise       ; CLOCK_50        ;
; VGA_RED   ; CLOCK_50   ; 6.894 ; 6.894 ; Rise       ; CLOCK_50        ;
; VGA_VS    ; CLOCK_50   ; 4.291 ; 4.291 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LED[*]    ; CLOCK_50   ; 4.201 ; 4.201 ; Rise       ; CLOCK_50        ;
;  LED[0]   ; CLOCK_50   ; 4.201 ; 4.201 ; Rise       ; CLOCK_50        ;
;  LED[1]   ; CLOCK_50   ; 4.307 ; 4.307 ; Rise       ; CLOCK_50        ;
;  LED[2]   ; CLOCK_50   ; 4.217 ; 4.217 ; Rise       ; CLOCK_50        ;
;  LED[3]   ; CLOCK_50   ; 4.333 ; 4.333 ; Rise       ; CLOCK_50        ;
;  LED[4]   ; CLOCK_50   ; 4.451 ; 4.451 ; Rise       ; CLOCK_50        ;
;  LED[5]   ; CLOCK_50   ; 4.477 ; 4.477 ; Rise       ; CLOCK_50        ;
;  LED[6]   ; CLOCK_50   ; 4.317 ; 4.317 ; Rise       ; CLOCK_50        ;
;  LED[7]   ; CLOCK_50   ; 4.340 ; 4.340 ; Rise       ; CLOCK_50        ;
; VGA_BLUE  ; CLOCK_50   ; 4.878 ; 4.878 ; Rise       ; CLOCK_50        ;
; VGA_GREEN ; CLOCK_50   ; 5.106 ; 5.106 ; Rise       ; CLOCK_50        ;
; VGA_HS    ; CLOCK_50   ; 4.558 ; 4.558 ; Rise       ; CLOCK_50        ;
; VGA_RED   ; CLOCK_50   ; 5.549 ; 5.549 ; Rise       ; CLOCK_50        ;
; VGA_VS    ; CLOCK_50   ; 4.291 ; 4.291 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------+
; Propagation Delay                                   ;
+------------+--------------+-------+----+----+-------+
; Input Port ; Output Port  ; RR    ; RF ; FR ; FF    ;
+------------+--------------+-------+----+----+-------+
; uart_rx_i  ; uart_rx_dump ; 5.087 ;    ;    ; 5.087 ;
+------------+--------------+-------+----+----+-------+


+-----------------------------------------------------+
; Minimum Propagation Delay                           ;
+------------+--------------+-------+----+----+-------+
; Input Port ; Output Port  ; RR    ; RF ; FR ; FF    ;
+------------+--------------+-------+----+----+-------+
; uart_rx_i  ; uart_rx_dump ; 5.087 ;    ;    ; 5.087 ;
+------------+--------------+-------+----+----+-------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -5.977    ; 0.215 ; N/A      ; N/A     ; -1.631              ;
;  CLOCK_50        ; -5.977    ; 0.215 ; N/A      ; N/A     ; -1.631              ;
; Design-wide TNS  ; -7441.979 ; 0.0   ; 0.0      ; 0.0     ; -1808.969           ;
;  CLOCK_50        ; -7441.979 ; 0.000 ; N/A      ; N/A     ; -1808.969           ;
+------------------+-----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst_n     ; CLOCK_50   ; 2.581 ; 2.581 ; Rise       ; CLOCK_50        ;
; uart_rx_i ; CLOCK_50   ; 4.493 ; 4.493 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst_n     ; CLOCK_50   ; 0.264  ; 0.264  ; Rise       ; CLOCK_50        ;
; uart_rx_i ; CLOCK_50   ; -1.940 ; -1.940 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; LED[*]    ; CLOCK_50   ; 8.753  ; 8.753  ; Rise       ; CLOCK_50        ;
;  LED[0]   ; CLOCK_50   ; 8.010  ; 8.010  ; Rise       ; CLOCK_50        ;
;  LED[1]   ; CLOCK_50   ; 8.361  ; 8.361  ; Rise       ; CLOCK_50        ;
;  LED[2]   ; CLOCK_50   ; 8.034  ; 8.034  ; Rise       ; CLOCK_50        ;
;  LED[3]   ; CLOCK_50   ; 8.404  ; 8.404  ; Rise       ; CLOCK_50        ;
;  LED[4]   ; CLOCK_50   ; 8.720  ; 8.720  ; Rise       ; CLOCK_50        ;
;  LED[5]   ; CLOCK_50   ; 8.753  ; 8.753  ; Rise       ; CLOCK_50        ;
;  LED[6]   ; CLOCK_50   ; 8.293  ; 8.293  ; Rise       ; CLOCK_50        ;
;  LED[7]   ; CLOCK_50   ; 8.404  ; 8.404  ; Rise       ; CLOCK_50        ;
; VGA_BLUE  ; CLOCK_50   ; 13.952 ; 13.952 ; Rise       ; CLOCK_50        ;
; VGA_GREEN ; CLOCK_50   ; 14.229 ; 14.229 ; Rise       ; CLOCK_50        ;
; VGA_HS    ; CLOCK_50   ; 8.753  ; 8.753  ; Rise       ; CLOCK_50        ;
; VGA_RED   ; CLOCK_50   ; 14.964 ; 14.964 ; Rise       ; CLOCK_50        ;
; VGA_VS    ; CLOCK_50   ; 8.203  ; 8.203  ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LED[*]    ; CLOCK_50   ; 4.201 ; 4.201 ; Rise       ; CLOCK_50        ;
;  LED[0]   ; CLOCK_50   ; 4.201 ; 4.201 ; Rise       ; CLOCK_50        ;
;  LED[1]   ; CLOCK_50   ; 4.307 ; 4.307 ; Rise       ; CLOCK_50        ;
;  LED[2]   ; CLOCK_50   ; 4.217 ; 4.217 ; Rise       ; CLOCK_50        ;
;  LED[3]   ; CLOCK_50   ; 4.333 ; 4.333 ; Rise       ; CLOCK_50        ;
;  LED[4]   ; CLOCK_50   ; 4.451 ; 4.451 ; Rise       ; CLOCK_50        ;
;  LED[5]   ; CLOCK_50   ; 4.477 ; 4.477 ; Rise       ; CLOCK_50        ;
;  LED[6]   ; CLOCK_50   ; 4.317 ; 4.317 ; Rise       ; CLOCK_50        ;
;  LED[7]   ; CLOCK_50   ; 4.340 ; 4.340 ; Rise       ; CLOCK_50        ;
; VGA_BLUE  ; CLOCK_50   ; 4.878 ; 4.878 ; Rise       ; CLOCK_50        ;
; VGA_GREEN ; CLOCK_50   ; 5.106 ; 5.106 ; Rise       ; CLOCK_50        ;
; VGA_HS    ; CLOCK_50   ; 4.558 ; 4.558 ; Rise       ; CLOCK_50        ;
; VGA_RED   ; CLOCK_50   ; 5.549 ; 5.549 ; Rise       ; CLOCK_50        ;
; VGA_VS    ; CLOCK_50   ; 4.291 ; 4.291 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------+
; Progagation Delay                                   ;
+------------+--------------+-------+----+----+-------+
; Input Port ; Output Port  ; RR    ; RF ; FR ; FF    ;
+------------+--------------+-------+----+----+-------+
; uart_rx_i  ; uart_rx_dump ; 9.796 ;    ;    ; 9.796 ;
+------------+--------------+-------+----+----+-------+


+-----------------------------------------------------+
; Minimum Progagation Delay                           ;
+------------+--------------+-------+----+----+-------+
; Input Port ; Output Port  ; RR    ; RF ; FR ; FF    ;
+------------+--------------+-------+----+----+-------+
; uart_rx_i  ; uart_rx_dump ; 5.087 ;    ;    ; 5.087 ;
+------------+--------------+-------+----+----+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 79983    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 79983    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 1434  ; 1434 ;
; Unconstrained Output Ports      ; 14    ; 14   ;
; Unconstrained Output Port Paths ; 68    ; 68   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sat Aug 24 15:08:23 2019
Info: Command: quartus_sta game_display -c game_display
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'game_display.sdc'
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.977
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.977     -7441.979 CLOCK_50 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.445         0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.631
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.631     -1808.969 CLOCK_50 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.697
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.697     -2037.810 CLOCK_50 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380     -1480.380 CLOCK_50 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 4598 megabytes
    Info: Processing ended: Sat Aug 24 15:08:24 2019
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:02


