Fitter report for CoProcessor
Thu May 15 12:03:36 2025
Quartus Prime Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. I/O Assignment Warnings
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter DSP Block Usage Summary
 24. DSP Block Details
 25. Routing Usage Summary
 26. I/O Rules Summary
 27. I/O Rules Details
 28. I/O Rules Matrix
 29. Fitter Device Options
 30. Operating Settings and Conditions
 31. Estimated Delay Added for Hold Timing Summary
 32. Estimated Delay Added for Hold Timing Details
 33. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2023  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+---------------------------------+------------------------------------------------+
; Fitter Status                   ; Successful - Thu May 15 12:03:36 2025          ;
; Quartus Prime Version           ; 23.1std.0 Build 991 11/28/2023 SC Lite Edition ;
; Revision Name                   ; CoProcessor                                    ;
; Top-level Entity Name           ; coprocessador                                  ;
; Family                          ; Cyclone V                                      ;
; Device                          ; 5CSEMA5F31C6                                   ;
; Timing Models                   ; Final                                          ;
; Logic utilization (in ALMs)     ; 10,713 / 32,070 ( 33 % )                       ;
; Total registers                 ; 1225                                           ;
; Total pins                      ; 31 / 457 ( 7 % )                               ;
; Total virtual pins              ; 0                                              ;
; Total block memory bits         ; 0 / 4,065,280 ( 0 % )                          ;
; Total RAM Blocks                ; 0 / 397 ( 0 % )                                ;
; Total DSP Blocks                ; 8 / 87 ( 9 % )                                 ;
; Total HSSI RX PCSs              ; 0                                              ;
; Total HSSI PMA RX Deserializers ; 0                                              ;
; Total HSSI TX PCSs              ; 0                                              ;
; Total HSSI PMA TX Serializers   ; 0                                              ;
; Total PLLs                      ; 0 / 6 ( 0 % )                                  ;
; Total DLLs                      ; 0 / 4 ( 0 % )                                  ;
+---------------------------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CSEMA5F31C6                          ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 20          ;
; Maximum allowed            ; 14          ;
;                            ;             ;
; Average used               ; 1.55        ;
; Maximum used               ; 14          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   6.5%      ;
;     Processor 3            ;   5.3%      ;
;     Processor 4            ;   5.1%      ;
;     Processor 5            ;   4.5%      ;
;     Processor 6            ;   4.4%      ;
;     Processor 7            ;   4.2%      ;
;     Processor 8            ;   3.9%      ;
;     Processor 9            ;   3.5%      ;
;     Processor 10           ;   3.5%      ;
;     Processor 11           ;   3.5%      ;
;     Processor 12           ;   3.5%      ;
;     Processor 13           ;   3.5%      ;
;     Processor 14           ;   3.5%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                   ;
+------------------+---------+-----------+----------------------------+-----------+----------------+------------------+------------------+-----------------------+
; Node             ; Action  ; Operation ; Reason                     ; Node Port ; Node Port Name ; Destination Node ; Destination Port ; Destination Port Name ;
+------------------+---------+-----------+----------------------------+-----------+----------------+------------------+------------------+-----------------------+
; clk~inputCLKENA0 ; Created ; Placement ; Fitter Periphery Placement ;           ;                ;                  ;                  ;                       ;
+------------------+---------+-----------+----------------------------+-----------+----------------+------------------+------------------+-----------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 19637 ) ; 0.00 % ( 0 / 19637 )       ; 0.00 % ( 0 / 19637 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 19637 ) ; 0.00 % ( 0 / 19637 )       ; 0.00 % ( 0 / 19637 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 19637 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/professor/Documentos/TEC499_SD/CopMatri/output_files/CoProcessor.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 10,713 / 32,070       ; 33 %  ;
; ALMs needed [=A-B+C]                                        ; 10,713                ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 10,311 / 32,070       ; 32 %  ;
;         [a] ALMs used for LUT logic and registers           ; 465                   ;       ;
;         [b] ALMs used for LUT logic                         ; 9,698                 ;       ;
;         [c] ALMs used for registers                         ; 148                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 155 / 32,070          ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 557 / 32,070          ; 2 %   ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ;       ;
;         [c] Due to LAB input limits                         ; 557                   ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 1,436 / 3,207         ; 45 %  ;
;     -- Logic LABs                                           ; 1,436                 ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 18,341                ;       ;
;     -- 7 input functions                                    ; 0                     ;       ;
;     -- 6 input functions                                    ; 1,949                 ;       ;
;     -- 5 input functions                                    ; 2,973                 ;       ;
;     -- 4 input functions                                    ; 6,233                 ;       ;
;     -- <=3 input functions                                  ; 7,186                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 72                    ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 1,225                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 1,225 / 64,140        ; 2 %   ;
;         -- Secondary logic registers                        ; 0 / 64,140            ; 0 %   ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 1,225                 ;       ;
;         -- Routing optimization registers                   ; 0                     ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 31 / 457              ; 7 %   ;
;     -- Clock pins                                           ; 2 / 8                 ; 25 %  ;
;     -- Dedicated input pins                                 ; 0 / 21                ; 0 %   ;
;                                                             ;                       ;       ;
; Hard processor system peripheral utilization                ;                       ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )         ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )         ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )         ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )         ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )         ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )         ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )         ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )         ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )         ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )         ;       ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 0 / 397               ; 0 %   ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 0 / 4,065,280         ; 0 %   ;
; Total block memory implementation bits                      ; 0 / 4,065,280         ; 0 %   ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 8 / 87                ; 9 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 0 / 6                 ; 0 %   ;
; Global signals                                              ; 1                     ;       ;
;     -- Global clocks                                        ; 1 / 16                ; 6 %   ;
;     -- Quadrant clocks                                      ; 0 / 66                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100               ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 4                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 13.1% / 12.9% / 13.7% ;       ;
; Peak interconnect usage (total/H/V)                         ; 45.5% / 44.5% / 50.5% ;       ;
; Maximum fan-out                                             ; 825                   ;       ;
; Highest non-global fan-out                                  ; 600                   ;       ;
; Total fan-out                                               ; 82472                 ;       ;
; Average fan-out                                             ; 4.18                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                           ;
+-------------------------------------------------------------+------------------------+--------------------------------+
; Statistic                                                   ; Top                    ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+------------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 10713 / 32070 ( 33 % ) ; 0 / 32070 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 10713                  ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 10311 / 32070 ( 32 % ) ; 0 / 32070 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 465                    ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 9698                   ; 0                              ;
;         [c] ALMs used for registers                         ; 148                    ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                      ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 155 / 32070 ( < 1 % )  ; 0 / 32070 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 557 / 32070 ( 2 % )    ; 0 / 32070 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                      ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 0                      ; 0                              ;
;         [c] Due to LAB input limits                         ; 557                    ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Difficulty packing design                                   ; Low                    ; Low                            ;
;                                                             ;                        ;                                ;
; Total LABs:  partially or completely used                   ; 1436 / 3207 ( 45 % )   ; 0 / 3207 ( 0 % )               ;
;     -- Logic LABs                                           ; 1436                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Combinational ALUT usage for logic                          ; 18341                  ; 0                              ;
;     -- 7 input functions                                    ; 0                      ; 0                              ;
;     -- 6 input functions                                    ; 1949                   ; 0                              ;
;     -- 5 input functions                                    ; 2973                   ; 0                              ;
;     -- 4 input functions                                    ; 6233                   ; 0                              ;
;     -- <=3 input functions                                  ; 7186                   ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 72                     ; 0                              ;
; Memory ALUT usage                                           ; 0                      ; 0                              ;
;     -- 64-address deep                                      ; 0                      ; 0                              ;
;     -- 32-address deep                                      ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Dedicated logic registers                                   ; 0                      ; 0                              ;
;     -- By type:                                             ;                        ;                                ;
;         -- Primary logic registers                          ; 1225 / 64140 ( 2 % )   ; 0 / 64140 ( 0 % )              ;
;         -- Secondary logic registers                        ; 0 / 64140 ( 0 % )      ; 0 / 64140 ( 0 % )              ;
;     -- By function:                                         ;                        ;                                ;
;         -- Design implementation registers                  ; 1225                   ; 0                              ;
;         -- Routing optimization registers                   ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
;                                                             ;                        ;                                ;
; Virtual pins                                                ; 0                      ; 0                              ;
; I/O pins                                                    ; 31                     ; 0                              ;
; I/O registers                                               ; 0                      ; 0                              ;
; Total block memory bits                                     ; 0                      ; 0                              ;
; Total block memory implementation bits                      ; 0                      ; 0                              ;
; DSP block                                                   ; 8 / 87 ( 9 % )         ; 0 / 87 ( 0 % )                 ;
; Clock enable block                                          ; 1 / 116 ( < 1 % )      ; 0 / 116 ( 0 % )                ;
;                                                             ;                        ;                                ;
; Connections                                                 ;                        ;                                ;
;     -- Input Connections                                    ; 0                      ; 0                              ;
;     -- Registered Input Connections                         ; 0                      ; 0                              ;
;     -- Output Connections                                   ; 0                      ; 0                              ;
;     -- Registered Output Connections                        ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Internal Connections                                        ;                        ;                                ;
;     -- Total Connections                                    ; 82479                  ; 0                              ;
;     -- Registered Connections                               ; 15429                  ; 0                              ;
;                                                             ;                        ;                                ;
; External Connections                                        ;                        ;                                ;
;     -- Top                                                  ; 0                      ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Partition Interface                                         ;                        ;                                ;
;     -- Input Ports                                          ; 20                     ; 0                              ;
;     -- Output Ports                                         ; 11                     ; 0                              ;
;     -- Bidir Ports                                          ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Registered Ports                                            ;                        ;                                ;
;     -- Registered Input Ports                               ; 0                      ; 0                              ;
;     -- Registered Output Ports                              ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Port Connectivity                                           ;                        ;                                ;
;     -- Input Ports driven by GND                            ; 0                      ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                      ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                      ; 0                              ;
;     -- Input Ports with no Source                           ; 0                      ; 0                              ;
;     -- Output Ports with no Source                          ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                      ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                      ; 0                              ;
+-------------------------------------------------------------+------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                     ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; clk             ; AA26  ; 5B       ; 89           ; 23           ; 3            ; 827                   ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; instruction[0]  ; C12   ; 8A       ; 36           ; 81           ; 34           ; 24                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; instruction[10] ; AJ14  ; 3B       ; 40           ; 0            ; 34           ; 13                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; instruction[11] ; Y16   ; 3B       ; 40           ; 0            ; 17           ; 12                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; instruction[12] ; AG15  ; 3B       ; 38           ; 0            ; 0            ; 12                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; instruction[13] ; AK11  ; 3B       ; 34           ; 0            ; 57           ; 12                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; instruction[14] ; AH12  ; 3B       ; 38           ; 0            ; 34           ; 12                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; instruction[15] ; AH2   ; 3A       ; 10           ; 0            ; 57           ; 12                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; instruction[16] ; AK14  ; 3B       ; 40           ; 0            ; 51           ; 12                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; instruction[17] ; AG16  ; 4A       ; 50           ; 0            ; 74           ; 12                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; instruction[1]  ; B11   ; 8A       ; 36           ; 81           ; 51           ; 24                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; instruction[2]  ; A8    ; 8A       ; 34           ; 81           ; 91           ; 24                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; instruction[3]  ; AH10  ; 3B       ; 34           ; 0            ; 74           ; 146                   ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; instruction[4]  ; AJ12  ; 3B       ; 38           ; 0            ; 51           ; 59                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; instruction[5]  ; AH14  ; 3B       ; 30           ; 0            ; 17           ; 99                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; instruction[6]  ; AJ11  ; 3B       ; 34           ; 0            ; 40           ; 28                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; instruction[7]  ; AE16  ; 4A       ; 52           ; 0            ; 34           ; 98                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; instruction[8]  ; AK12  ; 3B       ; 36           ; 0            ; 34           ; 106                   ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; instruction[9]  ; AJ16  ; 4A       ; 54           ; 0            ; 34           ; 90                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; wr              ; AF10  ; 3A       ; 4            ; 0            ; 51           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name                ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; dataOut[0]          ; AK7   ; 3B       ; 28           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; dataOut[1]          ; AA14  ; 3B       ; 36           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; dataOut[2]          ; AK8   ; 3B       ; 28           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; dataOut[3]          ; AJ10  ; 3B       ; 34           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; dataOut[4]          ; AA15  ; 3B       ; 36           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; dataOut[5]          ; AK13  ; 3B       ; 36           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; dataOut[6]          ; AH15  ; 3B       ; 38           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; dataOut[7]          ; AH7   ; 3B       ; 32           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; done_flag           ; D10   ; 8A       ; 34           ; 81           ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; incorrect_addr_flag ; AK16  ; 4A       ; 54           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; overflow_flag       ; W15   ; 3B       ; 40           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; B1L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; 3A       ; 2 / 32 ( 6 % )   ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 20 / 48 ( 42 % ) ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 4 / 80 ( 5 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 0 / 32 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 1 / 16 ( 6 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6B       ; 0 / 44 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 56 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 4 / 80 ( 5 % )   ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                  ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ; 493        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A4       ; 491        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 489        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 487        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A7       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A8       ; 473        ; 8A             ; instruction[2]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A9       ; 471        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 465        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ; 463        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A13      ; 461        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 455        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 447        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 439        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ; 425        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 423        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 415        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 411        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A23      ; 395        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A24      ; 391        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A25      ; 389        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A26      ; 382        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A28      ; 380        ; 7A             ; ^HPS_TRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A29      ; 378        ; 7A             ; ^HPS_TMS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AA6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA8      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 74         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 90         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ; 122        ; 3B             ; dataOut[1]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA15     ; 120        ; 3B             ; dataOut[4]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA16     ; 146        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA17     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 176        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 200        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ; 210        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA22     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA23     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA24     ; 228        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA25     ; 224        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA26     ; 252        ; 5B             ; clk                             ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AA27     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA28     ; 251        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA29     ;            ; 5B             ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AA30     ; 250        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB6      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB7      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB8      ; 43         ; 3A             ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB9      ; 42         ; 3A             ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AB11     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB12     ; 72         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB13     ; 88         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB14     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB15     ; 106        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB17     ; 144        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB19     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB21     ; 208        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 225        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB23     ; 227        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB24     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB25     ; 230        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB26     ; 226        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB27     ; 254        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB28     ; 249        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB29     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB30     ; 248        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC5      ; 46         ; 3A             ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC7      ; 45         ; 3A             ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC8      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC9      ; 58         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC11     ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC12     ; 82         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC13     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC14     ; 104        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC15     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC16     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC17     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC18     ; 162        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC19     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC20     ; 186        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC21     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC22     ; 207        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC23     ; 205        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC24     ;            ; 5A             ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC25     ; 215        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC26     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 242        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC28     ; 245        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC29     ; 247        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC30     ; 259        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD6      ;            ; 3A             ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 62         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD8      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD9      ; 55         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD10     ; 56         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD11     ; 54         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD12     ; 80         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD14     ; 98         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD15     ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD16     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD17     ; 160        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD18     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD19     ; 184        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD20     ; 199        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD21     ; 197        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD22     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD23     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD24     ; 211        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD25     ; 213        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD26     ; 240        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD27     ; 222        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD28     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD29     ; 255        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD30     ; 257        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE5      ; 49         ; 3A             ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE6      ; 51         ; 3A             ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE7      ; 60         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE8      ; 47         ; 3A             ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE9      ; 53         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE10     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE11     ; 59         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE12     ; 52         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE13     ; 95         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE14     ; 96         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE15     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE16     ; 139        ; 4A             ; instruction[7]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE17     ; 135        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE18     ; 167        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE19     ; 165        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE20     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE21     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE22     ; 191        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE23     ; 189        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE24     ; 209        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE25     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE26     ; 220        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE27     ; 229        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE28     ; 231        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE29     ; 253        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE30     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 66         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF5      ; 64         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF6      ; 75         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF7      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF8      ; 70         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 67         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF10     ; 57         ; 3A             ; wr                              ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF11     ; 87         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF12     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 93         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF14     ; 114        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF15     ; 112        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF16     ; 137        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF18     ; 133        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF19     ; 159        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF20     ; 175        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF21     ; 173        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF22     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF23     ; 183        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF24     ; 181        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF25     ; 206        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF26     ; 204        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF28     ; 235        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF29     ; 237        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF30     ; 239        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG1      ; 71         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG2      ; 83         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG3      ; 63         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG4      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG5      ; 78         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG6      ; 73         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG7      ; 68         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG8      ; 65         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG10     ; 86         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG11     ; 85         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG12     ; 103        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG13     ; 101        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG14     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG15     ; 127        ; 3B             ; instruction[12]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG16     ; 134        ; 4A             ; instruction[17]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG17     ; 132        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG18     ; 150        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG19     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG20     ; 157        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG21     ; 143        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG22     ; 166        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG23     ; 163        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG25     ; 190        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG26     ; 203        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG27     ; 212        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG28     ; 233        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG29     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG30     ; 243        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH2      ; 69         ; 3A             ; instruction[15]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH3      ; 81         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH4      ; 61         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH5      ; 76         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH7      ; 115        ; 3B             ; dataOut[7]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH8      ; 113        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH9      ; 84         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH10     ; 118        ; 3B             ; instruction[3]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH12     ; 126        ; 3B             ; instruction[14]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH13     ; 111        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH14     ; 109        ; 3B             ; instruction[5]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH15     ; 125        ; 3B             ; dataOut[6]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH16     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH17     ; 147        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH18     ; 145        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH19     ; 148        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH20     ; 141        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH21     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH22     ; 164        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH23     ; 174        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH24     ; 161        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH25     ; 188        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH26     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH27     ; 201        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH28     ; 214        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH29     ; 218        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH30     ; 241        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AJ1      ; 79         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ2      ; 77         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ4      ; 94         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ5      ; 99         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ6      ; 102        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ7      ; 100        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ8      ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ9      ; 110        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ10     ; 116        ; 3B             ; dataOut[3]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ11     ; 119        ; 3B             ; instruction[6]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ12     ; 124        ; 3B             ; instruction[4]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ14     ; 131        ; 3B             ; instruction[10]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ15     ;            ; 3B             ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ16     ; 142        ; 4A             ; instruction[9]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ17     ; 151        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ18     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ19     ; 155        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ20     ; 158        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ21     ; 156        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ22     ; 172        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ23     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ24     ; 182        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ25     ; 180        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ26     ; 187        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ27     ; 195        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ28     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ29     ; 216        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AJ30     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK2      ; 91         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK3      ; 89         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK4      ; 92         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK6      ; 97         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK7      ; 107        ; 3B             ; dataOut[0]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK8      ; 105        ; 3B             ; dataOut[2]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK9      ; 108        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK10     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK11     ; 117        ; 3B             ; instruction[13]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK12     ; 123        ; 3B             ; instruction[8]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK13     ; 121        ; 3B             ; dataOut[5]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK14     ; 129        ; 3B             ; instruction[16]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK15     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK16     ; 140        ; 4A             ; incorrect_addr_flag             ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK17     ;            ; 4A             ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AK18     ; 149        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK19     ; 153        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK20     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK21     ; 171        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK22     ; 169        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK23     ; 179        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK24     ; 177        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK25     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK26     ; 185        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK27     ; 193        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK28     ; 198        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK29     ; 196        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ; 509        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B2       ; 507        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B3       ; 513        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B4       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B5       ; 512        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 510        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 477        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ; 481        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ;            ; 8A             ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B11      ; 469        ; 8A             ; instruction[1]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B12      ; 464        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 459        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 451        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 441        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 431        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 418        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B20      ; 417        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 413        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 399        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B23      ; 397        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B25      ; 387        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B26      ; 386        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B27      ; 381        ; 7A             ; ^HPS_TDI                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 376        ; 7A             ; ^HPS_TDO                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B30      ; 365        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 517        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C3       ; 511        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C4       ; 501        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C5       ; 497        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C7       ; 475        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 479        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 485        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 483        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C11      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C12      ; 467        ; 8A             ; instruction[0]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C13      ; 462        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ; 448        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 453        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C17      ; 433        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 435        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 427        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 421        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ; 396        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C23      ; 401        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C24      ; 393        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C25      ; 388        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C27      ; 374        ; 7A             ; ^HPS_nRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C28      ; 369        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C29      ; 367        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C30      ; 363        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D1       ; 529        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D2       ; 515        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 521        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D5       ; 499        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D6       ; 495        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 505        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 480        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ; 472        ; 8A             ; done_flag                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D11      ; 470        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D12      ; 496        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 446        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 449        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ; 445        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D17      ; 440        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7C             ; VCCIO7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 426        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ; 420        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D21      ; 419        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 402        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D23      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 404        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D25      ; 384        ; 7A             ; ^HPS_CLK1                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D26      ; 373        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D27      ; 371        ; 6A             ; HPS_RZQ_0                       ;        ;              ;                     ; --           ;                 ; no       ; On           ;
; D28      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D29      ; 361        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D30      ; 359        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ; 527        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E2       ; 525        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E3       ; 523        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E4       ; 519        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E5       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E6       ; 533        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E7       ; 531        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ; 503        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E9       ; 478        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E11      ; 504        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E12      ; 494        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ; 488        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E14      ; 454        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 443        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ; 438        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E18      ; 437        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E19      ; 424        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E21      ; 412        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ;            ; 7A, 7B, 7C, 7D ; VREFB7A7B7C7DN0_HPS             ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 394        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E24      ; 403        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E26      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E27      ; 357        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E28      ; 351        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E29      ; 353        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 539        ; 9A             ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 541        ; 9A             ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ; 537        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ; 536        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F9       ; 534        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 528        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ; 502        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F12      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F13      ; 486        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 468        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 466        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ; 442        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 430        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 410        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 407        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ; 409        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F22      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F23      ; 375        ; 7A             ; ^HPS_nPOR                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 383        ; 7A             ; ^HPS_PORSEL                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F25      ; 385        ; 7A             ; ^HPS_CLK2                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F26      ; 341        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F28      ; 345        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F29      ; 349        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F30      ; 347        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;                ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 542        ; 9A             ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A             ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G7       ; 535        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G8       ; 492        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G10      ; 526        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 520        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 518        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 484        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 460        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 444        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 436        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 432        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G20      ; 416        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 392        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 400        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G23      ; 377        ; 7A             ; ^VCCRSTCLK_HPS                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G25      ; 370        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 362        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 339        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G28      ; 335        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G29      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G30      ; 343        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H7       ; 508        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H8       ; 490        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ;            ; --             ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; H10      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 500        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H13      ; 498        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 482        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 458        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H17      ; 434        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ; 422        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ; 406        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H20      ; 398        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H22      ; 379        ; 7A             ; ^HPS_TCK                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H23      ; 390        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H24      ; 364        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H25      ; 368        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H27      ; 360        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H28      ; 333        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H29      ; 331        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H30      ; 337        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J5       ; 545        ; 9A             ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 547        ; 9A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 506        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ; 532        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ; 530        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J11      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J12      ; 516        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J14      ; 476        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J15      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J17      ;            ; 7C             ; VCCPD7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J19      ; 408        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ; --             ; VCCRSTCLK_HPS                   ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J21      ;            ; --             ; VCC_AUX_SHARED                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J22      ; 372        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J23      ; 354        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ; 352        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J25      ; 344        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 323        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 346        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J29      ; 327        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J30      ; 329        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K6       ; 540        ; 9A             ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 522        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ; 524        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K9       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K12      ; 514        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K13      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K14      ; 474        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K16      ;            ; 7D             ; VCCPD7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K17      ; 414        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K18      ;            ; 7B             ; VCCPD7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ;            ; 7A             ; VCCPD7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ; 366        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 336        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K23      ; 338        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K26      ; 322        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 319        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 325        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K29      ; 321        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K30      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 544        ; 9A             ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ; 538        ; 9A             ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ; 546        ; 9A             ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L21      ;            ; --             ; VCCPLL_HPS                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L23      ; 350        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ; 328        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L25      ; 330        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L26      ; 320        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L28      ; 313        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L29      ; 315        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L30      ; 317        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ; 450        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M19      ; 334        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M22      ; 308        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M23      ; 348        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 314        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 312        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 309        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M30      ; 311        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 452        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ; 332        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N22      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N23      ; 310        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 318        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 316        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N27      ; 297        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 303        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N29      ; 305        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N30      ; 307        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 294        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P23      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ; 290        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P25      ; 288        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P26      ; 298        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P27      ; 296        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P28      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P29      ; 299        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P30      ; 301        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R18      ; 302        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 300        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R20      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R21      ; 286        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 284        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R23      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R24      ; 272        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R26      ; 280        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 282        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 293        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R29      ; 295        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T21      ; 278        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T22      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T23      ; 270        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T24      ; 268        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ; 266        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T26      ; 304        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T28      ; 287        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T29      ; 289        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T30      ; 291        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U7       ; 50         ; 3A             ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; U8       ; 48         ; 3A             ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; U9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 276        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U21      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U23      ;            ; 5B             ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 264        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ; 306        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U27      ; 273        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U28      ; 285        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U30      ; 283        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V9       ; 44         ; 3A             ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V16      ; 138        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V17      ; 154        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V18      ; 194        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V20      ; 292        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V22      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V23      ; 236        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V24      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V25      ; 246        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V26      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V27      ; 265        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 271        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V29      ; 275        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V30      ; 281        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W15      ; 130        ; 3B             ; overflow_flag                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W16      ; 136        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W17      ; 152        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ; 192        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W20      ; 217        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W21      ; 221        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W22      ; 223        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W23      ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W24      ; 238        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W25      ; 244        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W26      ; 274        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ; 261        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W29      ; 279        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W30      ; 277        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y16      ; 128        ; 3B             ; instruction[11]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y17      ; 170        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y18      ; 178        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y19      ; 202        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ; 219        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y22      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y23      ; 232        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y24      ; 234        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 256        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y27      ; 258        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y28      ; 269        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y29      ; 263        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------+
; I/O Assignment Warnings                             ;
+---------------------+-------------------------------+
; Pin Name            ; Reason                        ;
+---------------------+-------------------------------+
; dataOut[0]          ; Incomplete set of assignments ;
; dataOut[1]          ; Incomplete set of assignments ;
; dataOut[2]          ; Incomplete set of assignments ;
; dataOut[3]          ; Incomplete set of assignments ;
; dataOut[4]          ; Incomplete set of assignments ;
; dataOut[5]          ; Incomplete set of assignments ;
; dataOut[6]          ; Incomplete set of assignments ;
; dataOut[7]          ; Incomplete set of assignments ;
; incorrect_addr_flag ; Incomplete set of assignments ;
; done_flag           ; Incomplete set of assignments ;
; overflow_flag       ; Incomplete set of assignments ;
; clk                 ; Incomplete set of assignments ;
; instruction[2]      ; Incomplete set of assignments ;
; instruction[0]      ; Incomplete set of assignments ;
; instruction[1]      ; Incomplete set of assignments ;
; instruction[6]      ; Incomplete set of assignments ;
; instruction[7]      ; Incomplete set of assignments ;
; instruction[8]      ; Incomplete set of assignments ;
; instruction[9]      ; Incomplete set of assignments ;
; instruction[4]      ; Incomplete set of assignments ;
; instruction[5]      ; Incomplete set of assignments ;
; instruction[3]      ; Incomplete set of assignments ;
; instruction[17]     ; Incomplete set of assignments ;
; instruction[12]     ; Incomplete set of assignments ;
; instruction[11]     ; Incomplete set of assignments ;
; instruction[10]     ; Incomplete set of assignments ;
; instruction[16]     ; Incomplete set of assignments ;
; instruction[15]     ; Incomplete set of assignments ;
; instruction[14]     ; Incomplete set of assignments ;
; instruction[13]     ; Incomplete set of assignments ;
; wr                  ; Incomplete set of assignments ;
; dataOut[0]          ; Missing location assignment   ;
; dataOut[1]          ; Missing location assignment   ;
; dataOut[2]          ; Missing location assignment   ;
; dataOut[3]          ; Missing location assignment   ;
; dataOut[4]          ; Missing location assignment   ;
; dataOut[5]          ; Missing location assignment   ;
; dataOut[6]          ; Missing location assignment   ;
; dataOut[7]          ; Missing location assignment   ;
; incorrect_addr_flag ; Missing location assignment   ;
; done_flag           ; Missing location assignment   ;
; overflow_flag       ; Missing location assignment   ;
; clk                 ; Missing location assignment   ;
; instruction[2]      ; Missing location assignment   ;
; instruction[0]      ; Missing location assignment   ;
; instruction[1]      ; Missing location assignment   ;
; instruction[6]      ; Missing location assignment   ;
; instruction[7]      ; Missing location assignment   ;
; instruction[8]      ; Missing location assignment   ;
; instruction[9]      ; Missing location assignment   ;
; instruction[4]      ; Missing location assignment   ;
; instruction[5]      ; Missing location assignment   ;
; instruction[3]      ; Missing location assignment   ;
; instruction[17]     ; Missing location assignment   ;
; instruction[12]     ; Missing location assignment   ;
; instruction[11]     ; Missing location assignment   ;
; instruction[10]     ; Missing location assignment   ;
; instruction[16]     ; Missing location assignment   ;
; instruction[15]     ; Missing location assignment   ;
; instruction[14]     ; Missing location assignment   ;
; instruction[13]     ; Missing location assignment   ;
; wr                  ; Missing location assignment   ;
+---------------------+-------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+----------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-------------------------------------------------------------------------------------------+----------------+--------------+
; Compilation Hierarchy Node             ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                       ; Entity Name    ; Library Name ;
+----------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-------------------------------------------------------------------------------------------+----------------+--------------+
; |coprocessador                         ; 10713.0 (26.5)       ; 10310.0 (27.3)                   ; 153.5 (0.8)                                       ; 556.5 (0.0)                      ; 0.0 (0.0)            ; 18341 (36)          ; 1225 (20)                 ; 0 (0)         ; 0                 ; 0     ; 8          ; 31   ; 0            ; |coprocessador                                                                            ; coprocessador  ; work         ;
;    |regOut:matC|                       ; 96.4 (0.0)           ; 152.8 (0.0)                      ; 56.7 (0.0)                                        ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 148 (0)             ; 200 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|regOut:matC                                                                ; regOut         ; work         ;
;       |mux3b:col0|                     ; 10.0 (10.0)          ; 13.3 (13.3)                      ; 3.3 (3.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|regOut:matC|mux3b:col0                                                     ; mux3b          ; work         ;
;       |mux3b:col1|                     ; 9.5 (9.5)            ; 12.8 (12.8)                      ; 3.3 (3.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|regOut:matC|mux3b:col1                                                     ; mux3b          ; work         ;
;       |mux3b:col2|                     ; 10.3 (10.3)          ; 12.0 (12.0)                      ; 2.0 (2.0)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 24 (24)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|regOut:matC|mux3b:col2                                                     ; mux3b          ; work         ;
;       |mux3b:col3|                     ; 9.3 (9.3)            ; 13.7 (13.7)                      ; 4.3 (4.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|regOut:matC|mux3b:col3                                                     ; mux3b          ; work         ;
;       |mux3b:col4|                     ; 10.0 (10.0)          ; 13.3 (13.3)                      ; 3.4 (3.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|regOut:matC|mux3b:col4                                                     ; mux3b          ; work         ;
;       |mux3b:row|                      ; 11.3 (11.3)          ; 11.3 (11.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|regOut:matC|mux3b:row                                                      ; mux3b          ; work         ;
;       |reg8b:registers[0].register|    ; 2.6 (2.6)            ; 3.3 (3.3)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|regOut:matC|reg8b:registers[0].register                                    ; reg8b          ; work         ;
;       |reg8b:registers[10].register|   ; 2.2 (2.2)            ; 2.8 (2.8)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|regOut:matC|reg8b:registers[10].register                                   ; reg8b          ; work         ;
;       |reg8b:registers[11].register|   ; 2.0 (2.0)            ; 2.5 (2.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|regOut:matC|reg8b:registers[11].register                                   ; reg8b          ; work         ;
;       |reg8b:registers[12].register|   ; 0.8 (0.8)            ; 2.6 (2.6)                        ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|regOut:matC|reg8b:registers[12].register                                   ; reg8b          ; work         ;
;       |reg8b:registers[13].register|   ; 0.5 (0.5)            ; 3.0 (3.0)                        ; 2.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|regOut:matC|reg8b:registers[13].register                                   ; reg8b          ; work         ;
;       |reg8b:registers[14].register|   ; 1.1 (1.1)            ; 2.8 (2.8)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|regOut:matC|reg8b:registers[14].register                                   ; reg8b          ; work         ;
;       |reg8b:registers[15].register|   ; 2.7 (2.7)            ; 3.2 (3.2)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|regOut:matC|reg8b:registers[15].register                                   ; reg8b          ; work         ;
;       |reg8b:registers[16].register|   ; 2.0 (2.0)            ; 3.0 (3.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|regOut:matC|reg8b:registers[16].register                                   ; reg8b          ; work         ;
;       |reg8b:registers[17].register|   ; 1.6 (1.6)            ; 2.9 (2.9)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|regOut:matC|reg8b:registers[17].register                                   ; reg8b          ; work         ;
;       |reg8b:registers[18].register|   ; 0.4 (0.4)            ; 3.2 (3.2)                        ; 2.8 (2.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|regOut:matC|reg8b:registers[18].register                                   ; reg8b          ; work         ;
;       |reg8b:registers[19].register|   ; 0.9 (0.9)            ; 2.8 (2.8)                        ; 1.9 (1.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|regOut:matC|reg8b:registers[19].register                                   ; reg8b          ; work         ;
;       |reg8b:registers[1].register|    ; 2.0 (2.0)            ; 2.8 (2.8)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|regOut:matC|reg8b:registers[1].register                                    ; reg8b          ; work         ;
;       |reg8b:registers[20].register|   ; 2.4 (2.4)            ; 3.3 (3.3)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|regOut:matC|reg8b:registers[20].register                                   ; reg8b          ; work         ;
;       |reg8b:registers[21].register|   ; 2.0 (2.0)            ; 3.0 (3.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|regOut:matC|reg8b:registers[21].register                                   ; reg8b          ; work         ;
;       |reg8b:registers[22].register|   ; 1.1 (1.1)            ; 3.1 (3.1)                        ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|regOut:matC|reg8b:registers[22].register                                   ; reg8b          ; work         ;
;       |reg8b:registers[23].register|   ; 0.6 (0.6)            ; 3.8 (3.8)                        ; 3.2 (3.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|regOut:matC|reg8b:registers[23].register                                   ; reg8b          ; work         ;
;       |reg8b:registers[24].register|   ; -0.7 (-0.7)          ; 3.1 (3.1)                        ; 3.8 (3.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|regOut:matC|reg8b:registers[24].register                                   ; reg8b          ; work         ;
;       |reg8b:registers[2].register|    ; 0.8 (0.8)            ; 3.2 (3.2)                        ; 2.4 (2.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|regOut:matC|reg8b:registers[2].register                                    ; reg8b          ; work         ;
;       |reg8b:registers[3].register|    ; 0.8 (0.8)            ; 3.4 (3.4)                        ; 2.7 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|regOut:matC|reg8b:registers[3].register                                    ; reg8b          ; work         ;
;       |reg8b:registers[4].register|    ; 2.0 (2.0)            ; 3.2 (3.2)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|regOut:matC|reg8b:registers[4].register                                    ; reg8b          ; work         ;
;       |reg8b:registers[5].register|    ; 2.6 (2.6)            ; 2.6 (2.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|regOut:matC|reg8b:registers[5].register                                    ; reg8b          ; work         ;
;       |reg8b:registers[6].register|    ; 2.0 (2.0)            ; 3.1 (3.1)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|regOut:matC|reg8b:registers[6].register                                    ; reg8b          ; work         ;
;       |reg8b:registers[7].register|    ; 0.6 (0.6)            ; 2.8 (2.8)                        ; 2.2 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|regOut:matC|reg8b:registers[7].register                                    ; reg8b          ; work         ;
;       |reg8b:registers[8].register|    ; 1.1 (1.1)            ; 3.4 (3.4)                        ; 2.3 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|regOut:matC|reg8b:registers[8].register                                    ; reg8b          ; work         ;
;       |reg8b:registers[9].register|    ; 1.8 (1.8)            ; 3.2 (3.2)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|regOut:matC|reg8b:registers[9].register                                    ; reg8b          ; work         ;
;    |registerBank25:matA|               ; 96.2 (22.3)          ; 122.7 (22.3)                     ; 26.5 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 78 (33)             ; 200 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|registerBank25:matA                                                        ; registerBank25 ; work         ;
;       |demux3b:col3|                   ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|registerBank25:matA|demux3b:col3                                           ; demux3b        ; work         ;
;       |demux3b:row|                    ; 15.8 (15.8)          ; 28.7 (28.7)                      ; 12.8 (12.8)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|registerBank25:matA|demux3b:row                                            ; demux3b        ; work         ;
;       |reg8b:register[0].regis|        ; 2.2 (2.2)            ; 3.0 (3.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|registerBank25:matA|reg8b:register[0].regis                                ; reg8b          ; work         ;
;       |reg8b:register[10].regis|       ; 2.2 (2.2)            ; 3.2 (3.2)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|registerBank25:matA|reg8b:register[10].regis                               ; reg8b          ; work         ;
;       |reg8b:register[11].regis|       ; 2.2 (2.2)            ; 2.5 (2.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|registerBank25:matA|reg8b:register[11].regis                               ; reg8b          ; work         ;
;       |reg8b:register[12].regis|       ; 2.2 (2.2)            ; 2.7 (2.7)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|registerBank25:matA|reg8b:register[12].regis                               ; reg8b          ; work         ;
;       |reg8b:register[13].regis|       ; 2.2 (2.2)            ; 2.3 (2.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|registerBank25:matA|reg8b:register[13].regis                               ; reg8b          ; work         ;
;       |reg8b:register[14].regis|       ; 2.2 (2.2)            ; 2.5 (2.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|registerBank25:matA|reg8b:register[14].regis                               ; reg8b          ; work         ;
;       |reg8b:register[15].regis|       ; 2.2 (2.2)            ; 3.0 (3.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|registerBank25:matA|reg8b:register[15].regis                               ; reg8b          ; work         ;
;       |reg8b:register[16].regis|       ; 2.2 (2.2)            ; 2.7 (2.7)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|registerBank25:matA|reg8b:register[16].regis                               ; reg8b          ; work         ;
;       |reg8b:register[17].regis|       ; 2.2 (2.2)            ; 2.7 (2.7)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|registerBank25:matA|reg8b:register[17].regis                               ; reg8b          ; work         ;
;       |reg8b:register[18].regis|       ; 2.2 (2.2)            ; 2.7 (2.7)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|registerBank25:matA|reg8b:register[18].regis                               ; reg8b          ; work         ;
;       |reg8b:register[19].regis|       ; 2.2 (2.2)            ; 3.0 (3.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|registerBank25:matA|reg8b:register[19].regis                               ; reg8b          ; work         ;
;       |reg8b:register[1].regis|        ; 2.2 (2.2)            ; 2.7 (2.7)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|registerBank25:matA|reg8b:register[1].regis                                ; reg8b          ; work         ;
;       |reg8b:register[20].regis|       ; 2.2 (2.2)            ; 2.8 (2.8)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|registerBank25:matA|reg8b:register[20].regis                               ; reg8b          ; work         ;
;       |reg8b:register[21].regis|       ; 2.2 (2.2)            ; 2.3 (2.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|registerBank25:matA|reg8b:register[21].regis                               ; reg8b          ; work         ;
;       |reg8b:register[22].regis|       ; 2.2 (2.2)            ; 2.7 (2.7)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|registerBank25:matA|reg8b:register[22].regis                               ; reg8b          ; work         ;
;       |reg8b:register[23].regis|       ; 2.2 (2.2)            ; 2.5 (2.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|registerBank25:matA|reg8b:register[23].regis                               ; reg8b          ; work         ;
;       |reg8b:register[24].regis|       ; 2.2 (2.2)            ; 2.7 (2.7)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|registerBank25:matA|reg8b:register[24].regis                               ; reg8b          ; work         ;
;       |reg8b:register[2].regis|        ; 2.2 (2.2)            ; 2.3 (2.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|registerBank25:matA|reg8b:register[2].regis                                ; reg8b          ; work         ;
;       |reg8b:register[3].regis|        ; 2.5 (2.5)            ; 3.2 (3.2)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|registerBank25:matA|reg8b:register[3].regis                                ; reg8b          ; work         ;
;       |reg8b:register[4].regis|        ; 2.2 (2.2)            ; 3.0 (3.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|registerBank25:matA|reg8b:register[4].regis                                ; reg8b          ; work         ;
;       |reg8b:register[5].regis|        ; 2.2 (2.2)            ; 2.7 (2.7)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|registerBank25:matA|reg8b:register[5].regis                                ; reg8b          ; work         ;
;       |reg8b:register[6].regis|        ; 2.2 (2.2)            ; 2.7 (2.7)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|registerBank25:matA|reg8b:register[6].regis                                ; reg8b          ; work         ;
;       |reg8b:register[7].regis|        ; 2.2 (2.2)            ; 2.7 (2.7)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|registerBank25:matA|reg8b:register[7].regis                                ; reg8b          ; work         ;
;       |reg8b:register[8].regis|        ; 2.2 (2.2)            ; 3.5 (3.5)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|registerBank25:matA|reg8b:register[8].regis                                ; reg8b          ; work         ;
;       |reg8b:register[9].regis|        ; 2.2 (2.2)            ; 3.8 (3.8)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|registerBank25:matA|reg8b:register[9].regis                                ; reg8b          ; work         ;
;    |registerBank25:matB|               ; 93.2 (21.8)          ; 113.6 (22.3)                     ; 20.4 (0.5)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 78 (33)             ; 200 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|registerBank25:matB                                                        ; registerBank25 ; work         ;
;       |demux3b:col1|                   ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|registerBank25:matB|demux3b:col1                                           ; demux3b        ; work         ;
;       |demux3b:row|                    ; 17.5 (17.5)          ; 26.7 (26.7)                      ; 9.2 (9.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|registerBank25:matB|demux3b:row                                            ; demux3b        ; work         ;
;       |reg8b:register[0].regis|        ; 1.8 (1.8)            ; 2.7 (2.7)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|registerBank25:matB|reg8b:register[0].regis                                ; reg8b          ; work         ;
;       |reg8b:register[10].regis|       ; 1.8 (1.8)            ; 2.7 (2.7)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|registerBank25:matB|reg8b:register[10].regis                               ; reg8b          ; work         ;
;       |reg8b:register[11].regis|       ; 1.8 (1.8)            ; 2.2 (2.2)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|registerBank25:matB|reg8b:register[11].regis                               ; reg8b          ; work         ;
;       |reg8b:register[12].regis|       ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|registerBank25:matB|reg8b:register[12].regis                               ; reg8b          ; work         ;
;       |reg8b:register[13].regis|       ; 2.2 (2.2)            ; 2.2 (2.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|registerBank25:matB|reg8b:register[13].regis                               ; reg8b          ; work         ;
;       |reg8b:register[14].regis|       ; 2.2 (2.2)            ; 2.3 (2.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|registerBank25:matB|reg8b:register[14].regis                               ; reg8b          ; work         ;
;       |reg8b:register[15].regis|       ; 2.2 (2.2)            ; 3.2 (3.2)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|registerBank25:matB|reg8b:register[15].regis                               ; reg8b          ; work         ;
;       |reg8b:register[16].regis|       ; 2.2 (2.2)            ; 2.2 (2.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|registerBank25:matB|reg8b:register[16].regis                               ; reg8b          ; work         ;
;       |reg8b:register[17].regis|       ; 2.2 (2.2)            ; 2.2 (2.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|registerBank25:matB|reg8b:register[17].regis                               ; reg8b          ; work         ;
;       |reg8b:register[18].regis|       ; 2.3 (2.3)            ; 3.0 (3.0)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|registerBank25:matB|reg8b:register[18].regis                               ; reg8b          ; work         ;
;       |reg8b:register[19].regis|       ; 2.2 (2.2)            ; 3.3 (3.3)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|registerBank25:matB|reg8b:register[19].regis                               ; reg8b          ; work         ;
;       |reg8b:register[1].regis|        ; 1.8 (1.8)            ; 2.3 (2.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|registerBank25:matB|reg8b:register[1].regis                                ; reg8b          ; work         ;
;       |reg8b:register[20].regis|       ; 1.8 (1.8)            ; 2.8 (2.8)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|registerBank25:matB|reg8b:register[20].regis                               ; reg8b          ; work         ;
;       |reg8b:register[21].regis|       ; 1.8 (1.8)            ; 2.3 (2.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|registerBank25:matB|reg8b:register[21].regis                               ; reg8b          ; work         ;
;       |reg8b:register[22].regis|       ; 2.2 (2.2)            ; 2.2 (2.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|registerBank25:matB|reg8b:register[22].regis                               ; reg8b          ; work         ;
;       |reg8b:register[23].regis|       ; 2.2 (2.2)            ; 2.8 (2.8)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|registerBank25:matB|reg8b:register[23].regis                               ; reg8b          ; work         ;
;       |reg8b:register[24].regis|       ; 1.8 (1.8)            ; 2.2 (2.2)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|registerBank25:matB|reg8b:register[24].regis                               ; reg8b          ; work         ;
;       |reg8b:register[2].regis|        ; 1.8 (1.8)            ; 2.3 (2.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|registerBank25:matB|reg8b:register[2].regis                                ; reg8b          ; work         ;
;       |reg8b:register[3].regis|        ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|registerBank25:matB|reg8b:register[3].regis                                ; reg8b          ; work         ;
;       |reg8b:register[4].regis|        ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|registerBank25:matB|reg8b:register[4].regis                                ; reg8b          ; work         ;
;       |reg8b:register[5].regis|        ; 1.8 (1.8)            ; 2.2 (2.2)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|registerBank25:matB|reg8b:register[5].regis                                ; reg8b          ; work         ;
;       |reg8b:register[6].regis|        ; 1.8 (1.8)            ; 2.7 (2.7)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|registerBank25:matB|reg8b:register[6].regis                                ; reg8b          ; work         ;
;       |reg8b:register[7].regis|        ; 1.8 (1.8)            ; 2.3 (2.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|registerBank25:matB|reg8b:register[7].regis                                ; reg8b          ; work         ;
;       |reg8b:register[8].regis|        ; 2.2 (2.2)            ; 2.8 (2.8)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|registerBank25:matB|reg8b:register[8].regis                                ; reg8b          ; work         ;
;       |reg8b:register[9].regis|        ; 2.0 (2.0)            ; 2.3 (2.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|registerBank25:matB|reg8b:register[9].regis                                ; reg8b          ; work         ;
;    |ula:ULA|                           ; 10400.7 (221.1)      ; 9893.6 (205.5)                   ; 49.1 (0.8)                                        ; 556.2 (16.5)                     ; 0.0 (0.0)            ; 18001 (207)         ; 605 (201)                 ; 0 (0)         ; 0                 ; 0     ; 8          ; 0    ; 0            ; |coprocessador|ula:ULA                                                                    ; ula            ; work         ;
;       |AddOrSub:adder|                 ; 113.7 (0.0)          ; 118.0 (0.0)                      ; 6.5 (0.0)                                         ; 2.2 (0.0)                        ; 0.0 (0.0)            ; 223 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|AddOrSub:adder                                                     ; AddOrSub       ; work         ;
;          |sumMatrix:sum|               ; 113.7 (10.6)         ; 118.0 (13.0)                     ; 6.5 (3.0)                                         ; 2.2 (0.6)                        ; 0.0 (0.0)            ; 223 (13)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|AddOrSub:adder|sumMatrix:sum                                       ; sumMatrix      ; work         ;
;             |sum8bc2:adder[0].sum|     ; 4.2 (4.2)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|AddOrSub:adder|sumMatrix:sum|sum8bc2:adder[0].sum                  ; sum8bc2        ; work         ;
;             |sum8bc2:adder[10].sum|    ; 4.0 (4.0)            ; 4.5 (4.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|AddOrSub:adder|sumMatrix:sum|sum8bc2:adder[10].sum                 ; sum8bc2        ; work         ;
;             |sum8bc2:adder[11].sum|    ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|AddOrSub:adder|sumMatrix:sum|sum8bc2:adder[11].sum                 ; sum8bc2        ; work         ;
;             |sum8bc2:adder[12].sum|    ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|AddOrSub:adder|sumMatrix:sum|sum8bc2:adder[12].sum                 ; sum8bc2        ; work         ;
;             |sum8bc2:adder[13].sum|    ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|AddOrSub:adder|sumMatrix:sum|sum8bc2:adder[13].sum                 ; sum8bc2        ; work         ;
;             |sum8bc2:adder[14].sum|    ; 4.0 (4.0)            ; 4.5 (4.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|AddOrSub:adder|sumMatrix:sum|sum8bc2:adder[14].sum                 ; sum8bc2        ; work         ;
;             |sum8bc2:adder[15].sum|    ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|AddOrSub:adder|sumMatrix:sum|sum8bc2:adder[15].sum                 ; sum8bc2        ; work         ;
;             |sum8bc2:adder[16].sum|    ; 4.7 (4.7)            ; 4.5 (4.5)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|AddOrSub:adder|sumMatrix:sum|sum8bc2:adder[16].sum                 ; sum8bc2        ; work         ;
;             |sum8bc2:adder[17].sum|    ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|AddOrSub:adder|sumMatrix:sum|sum8bc2:adder[17].sum                 ; sum8bc2        ; work         ;
;             |sum8bc2:adder[18].sum|    ; 4.7 (4.7)            ; 4.5 (4.5)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|AddOrSub:adder|sumMatrix:sum|sum8bc2:adder[18].sum                 ; sum8bc2        ; work         ;
;             |sum8bc2:adder[19].sum|    ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|AddOrSub:adder|sumMatrix:sum|sum8bc2:adder[19].sum                 ; sum8bc2        ; work         ;
;             |sum8bc2:adder[1].sum|     ; 4.5 (4.5)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|AddOrSub:adder|sumMatrix:sum|sum8bc2:adder[1].sum                  ; sum8bc2        ; work         ;
;             |sum8bc2:adder[20].sum|    ; 4.0 (4.0)            ; 4.5 (4.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|AddOrSub:adder|sumMatrix:sum|sum8bc2:adder[20].sum                 ; sum8bc2        ; work         ;
;             |sum8bc2:adder[21].sum|    ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|AddOrSub:adder|sumMatrix:sum|sum8bc2:adder[21].sum                 ; sum8bc2        ; work         ;
;             |sum8bc2:adder[22].sum|    ; 4.0 (4.0)            ; 4.5 (4.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|AddOrSub:adder|sumMatrix:sum|sum8bc2:adder[22].sum                 ; sum8bc2        ; work         ;
;             |sum8bc2:adder[23].sum|    ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|AddOrSub:adder|sumMatrix:sum|sum8bc2:adder[23].sum                 ; sum8bc2        ; work         ;
;             |sum8bc2:adder[24].sum|    ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|AddOrSub:adder|sumMatrix:sum|sum8bc2:adder[24].sum                 ; sum8bc2        ; work         ;
;             |sum8bc2:adder[2].sum|     ; 4.7 (4.7)            ; 4.5 (4.5)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|AddOrSub:adder|sumMatrix:sum|sum8bc2:adder[2].sum                  ; sum8bc2        ; work         ;
;             |sum8bc2:adder[3].sum|     ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|AddOrSub:adder|sumMatrix:sum|sum8bc2:adder[3].sum                  ; sum8bc2        ; work         ;
;             |sum8bc2:adder[4].sum|     ; 4.2 (4.2)            ; 4.5 (4.5)                        ; 0.5 (0.5)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|AddOrSub:adder|sumMatrix:sum|sum8bc2:adder[4].sum                  ; sum8bc2        ; work         ;
;             |sum8bc2:adder[5].sum|     ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|AddOrSub:adder|sumMatrix:sum|sum8bc2:adder[5].sum                  ; sum8bc2        ; work         ;
;             |sum8bc2:adder[6].sum|     ; 4.0 (4.0)            ; 4.5 (4.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|AddOrSub:adder|sumMatrix:sum|sum8bc2:adder[6].sum                  ; sum8bc2        ; work         ;
;             |sum8bc2:adder[7].sum|     ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|AddOrSub:adder|sumMatrix:sum|sum8bc2:adder[7].sum                  ; sum8bc2        ; work         ;
;             |sum8bc2:adder[8].sum|     ; 4.0 (4.0)            ; 4.5 (4.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|AddOrSub:adder|sumMatrix:sum|sum8bc2:adder[8].sum                  ; sum8bc2        ; work         ;
;             |sum8bc2:adder[9].sum|     ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|AddOrSub:adder|sumMatrix:sum|sum8bc2:adder[9].sum                  ; sum8bc2        ; work         ;
;       |AddOrSub:subb|                  ; 260.4 (28.4)         ; 258.0 (28.2)                     ; 0.0 (0.5)                                         ; 2.4 (0.8)                        ; 0.0 (0.0)            ; 475 (29)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|AddOrSub:subb                                                      ; AddOrSub       ; work         ;
;          |negateMatrix:neg|            ; 126.3 (0.0)          ; 125.3 (0.0)                      ; 0.0 (0.0)                                         ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 237 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|AddOrSub:subb|negateMatrix:neg                                     ; negateMatrix   ; work         ;
;             |negate8bc2:adder[0].neg|  ; 5.5 (5.5)            ; 5.5 (5.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|AddOrSub:subb|negateMatrix:neg|negate8bc2:adder[0].neg             ; negate8bc2     ; work         ;
;             |negate8bc2:adder[10].neg| ; 5.0 (5.0)            ; 5.0 (5.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|AddOrSub:subb|negateMatrix:neg|negate8bc2:adder[10].neg            ; negate8bc2     ; work         ;
;             |negate8bc2:adder[11].neg| ; 4.8 (4.8)            ; 4.5 (4.5)                        ; 0.0 (0.0)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|AddOrSub:subb|negateMatrix:neg|negate8bc2:adder[11].neg            ; negate8bc2     ; work         ;
;             |negate8bc2:adder[12].neg| ; 5.9 (5.9)            ; 5.5 (5.5)                        ; 0.0 (0.0)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|AddOrSub:subb|negateMatrix:neg|negate8bc2:adder[12].neg            ; negate8bc2     ; work         ;
;             |negate8bc2:adder[13].neg| ; 5.1 (5.1)            ; 5.0 (5.0)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|AddOrSub:subb|negateMatrix:neg|negate8bc2:adder[13].neg            ; negate8bc2     ; work         ;
;             |negate8bc2:adder[14].neg| ; 5.2 (5.2)            ; 5.0 (5.0)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|AddOrSub:subb|negateMatrix:neg|negate8bc2:adder[14].neg            ; negate8bc2     ; work         ;
;             |negate8bc2:adder[15].neg| ; 5.2 (5.2)            ; 5.2 (5.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|AddOrSub:subb|negateMatrix:neg|negate8bc2:adder[15].neg            ; negate8bc2     ; work         ;
;             |negate8bc2:adder[16].neg| ; 4.5 (4.5)            ; 4.5 (4.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|AddOrSub:subb|negateMatrix:neg|negate8bc2:adder[16].neg            ; negate8bc2     ; work         ;
;             |negate8bc2:adder[17].neg| ; 4.6 (4.6)            ; 4.5 (4.5)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|AddOrSub:subb|negateMatrix:neg|negate8bc2:adder[17].neg            ; negate8bc2     ; work         ;
;             |negate8bc2:adder[18].neg| ; 5.0 (5.0)            ; 5.5 (5.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|AddOrSub:subb|negateMatrix:neg|negate8bc2:adder[18].neg            ; negate8bc2     ; work         ;
;             |negate8bc2:adder[19].neg| ; 5.0 (5.0)            ; 5.0 (5.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|AddOrSub:subb|negateMatrix:neg|negate8bc2:adder[19].neg            ; negate8bc2     ; work         ;
;             |negate8bc2:adder[1].neg|  ; 4.5 (4.5)            ; 4.5 (4.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|AddOrSub:subb|negateMatrix:neg|negate8bc2:adder[1].neg             ; negate8bc2     ; work         ;
;             |negate8bc2:adder[20].neg| ; 5.3 (5.3)            ; 5.5 (5.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|AddOrSub:subb|negateMatrix:neg|negate8bc2:adder[20].neg            ; negate8bc2     ; work         ;
;             |negate8bc2:adder[21].neg| ; 5.3 (5.3)            ; 5.3 (5.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|AddOrSub:subb|negateMatrix:neg|negate8bc2:adder[21].neg            ; negate8bc2     ; work         ;
;             |negate8bc2:adder[22].neg| ; 4.8 (4.8)            ; 4.8 (4.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|AddOrSub:subb|negateMatrix:neg|negate8bc2:adder[22].neg            ; negate8bc2     ; work         ;
;             |negate8bc2:adder[23].neg| ; 5.2 (5.2)            ; 5.2 (5.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|AddOrSub:subb|negateMatrix:neg|negate8bc2:adder[23].neg            ; negate8bc2     ; work         ;
;             |negate8bc2:adder[24].neg| ; 5.3 (5.3)            ; 5.3 (5.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|AddOrSub:subb|negateMatrix:neg|negate8bc2:adder[24].neg            ; negate8bc2     ; work         ;
;             |negate8bc2:adder[2].neg|  ; 5.0 (5.0)            ; 5.0 (5.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|AddOrSub:subb|negateMatrix:neg|negate8bc2:adder[2].neg             ; negate8bc2     ; work         ;
;             |negate8bc2:adder[3].neg|  ; 4.8 (4.8)            ; 4.8 (4.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|AddOrSub:subb|negateMatrix:neg|negate8bc2:adder[3].neg             ; negate8bc2     ; work         ;
;             |negate8bc2:adder[4].neg|  ; 4.5 (4.5)            ; 4.5 (4.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|AddOrSub:subb|negateMatrix:neg|negate8bc2:adder[4].neg             ; negate8bc2     ; work         ;
;             |negate8bc2:adder[5].neg|  ; 5.0 (5.0)            ; 5.0 (5.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|AddOrSub:subb|negateMatrix:neg|negate8bc2:adder[5].neg             ; negate8bc2     ; work         ;
;             |negate8bc2:adder[6].neg|  ; 5.5 (5.5)            ; 5.5 (5.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|AddOrSub:subb|negateMatrix:neg|negate8bc2:adder[6].neg             ; negate8bc2     ; work         ;
;             |negate8bc2:adder[7].neg|  ; 4.5 (4.5)            ; 4.5 (4.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|AddOrSub:subb|negateMatrix:neg|negate8bc2:adder[7].neg             ; negate8bc2     ; work         ;
;             |negate8bc2:adder[8].neg|  ; 4.7 (4.7)            ; 4.7 (4.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|AddOrSub:subb|negateMatrix:neg|negate8bc2:adder[8].neg             ; negate8bc2     ; work         ;
;             |negate8bc2:adder[9].neg|  ; 5.2 (5.2)            ; 5.5 (5.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|AddOrSub:subb|negateMatrix:neg|negate8bc2:adder[9].neg             ; negate8bc2     ; work         ;
;          |sumMatrix:sum|               ; 104.7 (0.0)          ; 104.5 (0.0)                      ; 0.5 (0.0)                                         ; 0.7 (0.0)                        ; 0.0 (0.0)            ; 209 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|AddOrSub:subb|sumMatrix:sum                                        ; sumMatrix      ; work         ;
;             |sum8bc2:adder[0].sum|     ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|AddOrSub:subb|sumMatrix:sum|sum8bc2:adder[0].sum                   ; sum8bc2        ; work         ;
;             |sum8bc2:adder[10].sum|    ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|AddOrSub:subb|sumMatrix:sum|sum8bc2:adder[10].sum                  ; sum8bc2        ; work         ;
;             |sum8bc2:adder[11].sum|    ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|AddOrSub:subb|sumMatrix:sum|sum8bc2:adder[11].sum                  ; sum8bc2        ; work         ;
;             |sum8bc2:adder[12].sum|    ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|AddOrSub:subb|sumMatrix:sum|sum8bc2:adder[12].sum                  ; sum8bc2        ; work         ;
;             |sum8bc2:adder[13].sum|    ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|AddOrSub:subb|sumMatrix:sum|sum8bc2:adder[13].sum                  ; sum8bc2        ; work         ;
;             |sum8bc2:adder[14].sum|    ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|AddOrSub:subb|sumMatrix:sum|sum8bc2:adder[14].sum                  ; sum8bc2        ; work         ;
;             |sum8bc2:adder[15].sum|    ; 4.5 (4.5)            ; 4.5 (4.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|AddOrSub:subb|sumMatrix:sum|sum8bc2:adder[15].sum                  ; sum8bc2        ; work         ;
;             |sum8bc2:adder[16].sum|    ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|AddOrSub:subb|sumMatrix:sum|sum8bc2:adder[16].sum                  ; sum8bc2        ; work         ;
;             |sum8bc2:adder[17].sum|    ; 4.6 (4.6)            ; 4.5 (4.5)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|AddOrSub:subb|sumMatrix:sum|sum8bc2:adder[17].sum                  ; sum8bc2        ; work         ;
;             |sum8bc2:adder[18].sum|    ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|AddOrSub:subb|sumMatrix:sum|sum8bc2:adder[18].sum                  ; sum8bc2        ; work         ;
;             |sum8bc2:adder[19].sum|    ; 4.5 (4.5)            ; 4.5 (4.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|AddOrSub:subb|sumMatrix:sum|sum8bc2:adder[19].sum                  ; sum8bc2        ; work         ;
;             |sum8bc2:adder[1].sum|     ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|AddOrSub:subb|sumMatrix:sum|sum8bc2:adder[1].sum                   ; sum8bc2        ; work         ;
;             |sum8bc2:adder[20].sum|    ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|AddOrSub:subb|sumMatrix:sum|sum8bc2:adder[20].sum                  ; sum8bc2        ; work         ;
;             |sum8bc2:adder[21].sum|    ; 4.9 (4.9)            ; 4.5 (4.5)                        ; 0.0 (0.0)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|AddOrSub:subb|sumMatrix:sum|sum8bc2:adder[21].sum                  ; sum8bc2        ; work         ;
;             |sum8bc2:adder[22].sum|    ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|AddOrSub:subb|sumMatrix:sum|sum8bc2:adder[22].sum                  ; sum8bc2        ; work         ;
;             |sum8bc2:adder[23].sum|    ; 4.5 (4.5)            ; 4.5 (4.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|AddOrSub:subb|sumMatrix:sum|sum8bc2:adder[23].sum                  ; sum8bc2        ; work         ;
;             |sum8bc2:adder[24].sum|    ; 4.2 (4.2)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|AddOrSub:subb|sumMatrix:sum|sum8bc2:adder[24].sum                  ; sum8bc2        ; work         ;
;             |sum8bc2:adder[2].sum|     ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|AddOrSub:subb|sumMatrix:sum|sum8bc2:adder[2].sum                   ; sum8bc2        ; work         ;
;             |sum8bc2:adder[3].sum|     ; 4.5 (4.5)            ; 4.5 (4.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|AddOrSub:subb|sumMatrix:sum|sum8bc2:adder[3].sum                   ; sum8bc2        ; work         ;
;             |sum8bc2:adder[4].sum|     ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|AddOrSub:subb|sumMatrix:sum|sum8bc2:adder[4].sum                   ; sum8bc2        ; work         ;
;             |sum8bc2:adder[5].sum|     ; 4.0 (4.0)            ; 4.5 (4.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|AddOrSub:subb|sumMatrix:sum|sum8bc2:adder[5].sum                   ; sum8bc2        ; work         ;
;             |sum8bc2:adder[6].sum|     ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|AddOrSub:subb|sumMatrix:sum|sum8bc2:adder[6].sum                   ; sum8bc2        ; work         ;
;             |sum8bc2:adder[7].sum|     ; 4.5 (4.5)            ; 4.5 (4.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|AddOrSub:subb|sumMatrix:sum|sum8bc2:adder[7].sum                   ; sum8bc2        ; work         ;
;             |sum8bc2:adder[8].sum|     ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|AddOrSub:subb|sumMatrix:sum|sum8bc2:adder[8].sum                   ; sum8bc2        ; work         ;
;             |sum8bc2:adder[9].sum|     ; 4.5 (4.5)            ; 4.5 (4.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|AddOrSub:subb|sumMatrix:sum|sum8bc2:adder[9].sum                   ; sum8bc2        ; work         ;
;       |mulEscMatrix:mulEsc|            ; 316.4 (316.4)        ; 316.2 (316.2)                    ; 0.0 (0.0)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 633 (633)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 8          ; 0    ; 0            ; |coprocessador|ula:ULA|mulEscMatrix:mulEsc                                                ; mulEscMatrix   ; work         ;
;       |mulMatrix:mulMat|               ; 9485.0 (99.6)        ; 8995.9 (79.5)                    ; 45.8 (0.0)                                        ; 534.8 (20.1)                     ; 0.0 (0.0)            ; 16463 (80)          ; 404 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat                                                   ; mulMatrix      ; work         ;
;          |mac8bc2:mac1[0].mac2[0].mac| ; 429.1 (20.6)         ; 417.1 (18.2)                     ; 9.6 (0.4)                                         ; 21.6 (2.8)                       ; 0.0 (0.0)            ; 791 (23)            ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[0].mac2[0].mac                       ; mac8bc2        ; work         ;
;             |mul8bc2:mac_s[0].macs|    ; 83.0 (83.0)          ; 79.7 (79.7)                      ; 2.2 (2.2)                                         ; 5.5 (5.5)                        ; 0.0 (0.0)            ; 152 (152)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[0].mac2[0].mac|mul8bc2:mac_s[0].macs ; mul8bc2        ; work         ;
;             |mul8bc2:mac_s[1].macs|    ; 83.8 (83.8)          ; 79.2 (79.2)                      ; 1.2 (1.2)                                         ; 5.8 (5.8)                        ; 0.0 (0.0)            ; 152 (152)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[0].mac2[0].mac|mul8bc2:mac_s[1].macs ; mul8bc2        ; work         ;
;             |mul8bc2:mac_s[2].macs|    ; 80.0 (80.0)          ; 78.7 (78.7)                      ; 1.2 (1.2)                                         ; 2.5 (2.5)                        ; 0.0 (0.0)            ; 152 (152)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[0].mac2[0].mac|mul8bc2:mac_s[2].macs ; mul8bc2        ; work         ;
;             |mul8bc2:mac_s[3].macs|    ; 78.8 (78.8)          ; 80.5 (80.5)                      ; 3.3 (3.3)                                         ; 1.6 (1.6)                        ; 0.0 (0.0)            ; 152 (152)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[0].mac2[0].mac|mul8bc2:mac_s[3].macs ; mul8bc2        ; work         ;
;             |mul8bc2:mac_s[4].macs|    ; 80.9 (80.9)          ; 78.8 (78.8)                      ; 1.3 (1.3)                                         ; 3.4 (3.4)                        ; 0.0 (0.0)            ; 152 (152)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[0].mac2[0].mac|mul8bc2:mac_s[4].macs ; mul8bc2        ; work         ;
;             |sum8bc2:accumulator|      ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[0].mac2[0].mac|sum8bc2:accumulator   ; sum8bc2        ; work         ;
;          |mac8bc2:mac1[0].mac2[1].mac| ; 380.6 (16.6)         ; 368.5 (14.0)                     ; 5.7 (0.0)                                         ; 17.8 (2.6)                       ; 0.0 (0.0)            ; 696 (16)            ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[0].mac2[1].mac                       ; mac8bc2        ; work         ;
;             |mul8bc2:mac_s[0].macs|    ; 73.7 (73.7)          ; 72.2 (72.2)                      ; 2.0 (2.0)                                         ; 3.5 (3.5)                        ; 0.0 (0.0)            ; 136 (136)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[0].mac2[1].mac|mul8bc2:mac_s[0].macs ; mul8bc2        ; work         ;
;             |mul8bc2:mac_s[1].macs|    ; 71.1 (71.1)          ; 70.7 (70.7)                      ; 0.5 (0.5)                                         ; 0.9 (0.9)                        ; 0.0 (0.0)            ; 134 (134)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[0].mac2[1].mac|mul8bc2:mac_s[1].macs ; mul8bc2        ; work         ;
;             |mul8bc2:mac_s[2].macs|    ; 76.8 (76.8)          ; 70.3 (70.3)                      ; 0.7 (0.7)                                         ; 7.1 (7.1)                        ; 0.0 (0.0)            ; 134 (134)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[0].mac2[1].mac|mul8bc2:mac_s[2].macs ; mul8bc2        ; work         ;
;             |mul8bc2:mac_s[3].macs|    ; 69.8 (69.8)          ; 69.8 (69.8)                      ; 1.7 (1.7)                                         ; 1.6 (1.6)                        ; 0.0 (0.0)            ; 134 (134)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[0].mac2[1].mac|mul8bc2:mac_s[3].macs ; mul8bc2        ; work         ;
;             |mul8bc2:mac_s[4].macs|    ; 70.7 (70.7)          ; 69.5 (69.5)                      ; 0.8 (0.8)                                         ; 2.0 (2.0)                        ; 0.0 (0.0)            ; 134 (134)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[0].mac2[1].mac|mul8bc2:mac_s[4].macs ; mul8bc2        ; work         ;
;             |sum8bc2:accumulator|      ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[0].mac2[1].mac|sum8bc2:accumulator   ; sum8bc2        ; work         ;
;          |mac8bc2:mac1[0].mac2[2].mac| ; 387.4 (16.7)         ; 371.0 (14.0)                     ; 3.7 (0.0)                                         ; 20.0 (2.7)                       ; 0.0 (0.0)            ; 700 (16)            ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[0].mac2[2].mac                       ; mac8bc2        ; work         ;
;             |mul8bc2:mac_s[0].macs|    ; 69.7 (69.7)          ; 69.7 (69.7)                      ; 0.5 (0.5)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 134 (134)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[0].mac2[2].mac|mul8bc2:mac_s[0].macs ; mul8bc2        ; work         ;
;             |mul8bc2:mac_s[1].macs|    ; 72.3 (72.3)          ; 70.7 (70.7)                      ; 1.0 (1.0)                                         ; 2.7 (2.7)                        ; 0.0 (0.0)            ; 134 (134)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[0].mac2[2].mac|mul8bc2:mac_s[1].macs ; mul8bc2        ; work         ;
;             |mul8bc2:mac_s[2].macs|    ; 75.3 (75.3)          ; 72.0 (72.0)                      ; 1.2 (1.2)                                         ; 4.4 (4.4)                        ; 0.0 (0.0)            ; 136 (136)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[0].mac2[2].mac|mul8bc2:mac_s[2].macs ; mul8bc2        ; work         ;
;             |mul8bc2:mac_s[3].macs|    ; 77.3 (77.3)          ; 71.2 (71.2)                      ; 0.3 (0.3)                                         ; 6.4 (6.4)                        ; 0.0 (0.0)            ; 136 (136)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[0].mac2[2].mac|mul8bc2:mac_s[3].macs ; mul8bc2        ; work         ;
;             |mul8bc2:mac_s[4].macs|    ; 74.2 (74.2)          ; 71.5 (71.5)                      ; 0.7 (0.7)                                         ; 3.3 (3.3)                        ; 0.0 (0.0)            ; 136 (136)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[0].mac2[2].mac|mul8bc2:mac_s[4].macs ; mul8bc2        ; work         ;
;             |sum8bc2:accumulator|      ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[0].mac2[2].mac|sum8bc2:accumulator   ; sum8bc2        ; work         ;
;          |mac8bc2:mac1[0].mac2[3].mac| ; 396.7 (17.3)         ; 376.2 (14.0)                     ; 3.6 (0.0)                                         ; 24.0 (3.3)                       ; 0.0 (0.0)            ; 704 (16)            ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[0].mac2[3].mac                       ; mac8bc2        ; work         ;
;             |mul8bc2:mac_s[0].macs|    ; 73.7 (73.7)          ; 71.3 (71.3)                      ; 1.0 (1.0)                                         ; 3.4 (3.4)                        ; 0.0 (0.0)            ; 136 (136)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[0].mac2[3].mac|mul8bc2:mac_s[0].macs ; mul8bc2        ; work         ;
;             |mul8bc2:mac_s[1].macs|    ; 77.2 (77.2)          ; 72.8 (72.8)                      ; 2.4 (2.4)                                         ; 6.8 (6.8)                        ; 0.0 (0.0)            ; 136 (136)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[0].mac2[3].mac|mul8bc2:mac_s[1].macs ; mul8bc2        ; work         ;
;             |mul8bc2:mac_s[2].macs|    ; 76.3 (76.3)          ; 71.5 (71.5)                      ; 0.0 (0.0)                                         ; 4.8 (4.8)                        ; 0.0 (0.0)            ; 136 (136)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[0].mac2[3].mac|mul8bc2:mac_s[2].macs ; mul8bc2        ; work         ;
;             |mul8bc2:mac_s[3].macs|    ; 74.8 (74.8)          ; 72.7 (72.7)                      ; 1.3 (1.3)                                         ; 3.5 (3.5)                        ; 0.0 (0.0)            ; 136 (136)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[0].mac2[3].mac|mul8bc2:mac_s[3].macs ; mul8bc2        ; work         ;
;             |mul8bc2:mac_s[4].macs|    ; 74.3 (74.3)          ; 72.0 (72.0)                      ; 0.0 (0.0)                                         ; 2.3 (2.3)                        ; 0.0 (0.0)            ; 136 (136)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[0].mac2[3].mac|mul8bc2:mac_s[4].macs ; mul8bc2        ; work         ;
;             |sum8bc2:accumulator|      ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[0].mac2[3].mac|sum8bc2:accumulator   ; sum8bc2        ; work         ;
;          |mac8bc2:mac1[0].mac2[4].mac| ; 396.7 (16.2)         ; 373.2 (14.0)                     ; 0.3 (0.0)                                         ; 23.8 (2.2)                       ; 0.0 (0.0)            ; 702 (16)            ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[0].mac2[4].mac                       ; mac8bc2        ; work         ;
;             |mul8bc2:mac_s[0].macs|    ; 75.2 (75.2)          ; 71.5 (71.5)                      ; 1.8 (1.8)                                         ; 5.5 (5.5)                        ; 0.0 (0.0)            ; 136 (136)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[0].mac2[4].mac|mul8bc2:mac_s[0].macs ; mul8bc2        ; work         ;
;             |mul8bc2:mac_s[1].macs|    ; 74.9 (74.9)          ; 72.0 (72.0)                      ; 0.0 (0.0)                                         ; 2.9 (2.9)                        ; 0.0 (0.0)            ; 136 (136)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[0].mac2[4].mac|mul8bc2:mac_s[1].macs ; mul8bc2        ; work         ;
;             |mul8bc2:mac_s[2].macs|    ; 79.6 (79.6)          ; 71.7 (71.7)                      ; 0.0 (0.0)                                         ; 7.9 (7.9)                        ; 0.0 (0.0)            ; 136 (136)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[0].mac2[4].mac|mul8bc2:mac_s[2].macs ; mul8bc2        ; work         ;
;             |mul8bc2:mac_s[3].macs|    ; 75.7 (75.7)          ; 72.5 (72.5)                      ; 0.3 (0.3)                                         ; 3.5 (3.5)                        ; 0.0 (0.0)            ; 136 (136)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[0].mac2[4].mac|mul8bc2:mac_s[3].macs ; mul8bc2        ; work         ;
;             |mul8bc2:mac_s[4].macs|    ; 71.3 (71.3)          ; 69.5 (69.5)                      ; 0.0 (0.0)                                         ; 1.8 (1.8)                        ; 0.0 (0.0)            ; 134 (134)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[0].mac2[4].mac|mul8bc2:mac_s[4].macs ; mul8bc2        ; work         ;
;             |sum8bc2:accumulator|      ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[0].mac2[4].mac|sum8bc2:accumulator   ; sum8bc2        ; work         ;
;          |mac8bc2:mac1[1].mac2[0].mac| ; 392.6 (16.1)         ; 376.7 (14.0)                     ; 4.8 (0.0)                                         ; 20.8 (2.1)                       ; 0.0 (0.0)            ; 700 (16)            ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[1].mac2[0].mac                       ; mac8bc2        ; work         ;
;             |mul8bc2:mac_s[0].macs|    ; 76.3 (76.3)          ; 72.0 (72.0)                      ; 0.0 (0.0)                                         ; 4.3 (4.3)                        ; 0.0 (0.0)            ; 136 (136)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[1].mac2[0].mac|mul8bc2:mac_s[0].macs ; mul8bc2        ; work         ;
;             |mul8bc2:mac_s[1].macs|    ; 75.5 (75.5)          ; 72.8 (72.8)                      ; 1.0 (1.0)                                         ; 3.7 (3.7)                        ; 0.0 (0.0)            ; 136 (136)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[1].mac2[0].mac|mul8bc2:mac_s[1].macs ; mul8bc2        ; work         ;
;             |mul8bc2:mac_s[2].macs|    ; 76.2 (76.2)          ; 72.3 (72.3)                      ; 0.5 (0.5)                                         ; 4.4 (4.4)                        ; 0.0 (0.0)            ; 136 (136)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[1].mac2[0].mac|mul8bc2:mac_s[2].macs ; mul8bc2        ; work         ;
;             |mul8bc2:mac_s[3].macs|    ; 72.8 (72.8)          ; 72.0 (72.0)                      ; 2.7 (2.7)                                         ; 3.5 (3.5)                        ; 0.0 (0.0)            ; 134 (134)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[1].mac2[0].mac|mul8bc2:mac_s[3].macs ; mul8bc2        ; work         ;
;             |mul8bc2:mac_s[4].macs|    ; 73.6 (73.6)          ; 71.5 (71.5)                      ; 0.7 (0.7)                                         ; 2.8 (2.8)                        ; 0.0 (0.0)            ; 134 (134)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[1].mac2[0].mac|mul8bc2:mac_s[4].macs ; mul8bc2        ; work         ;
;             |sum8bc2:accumulator|      ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[1].mac2[0].mac|sum8bc2:accumulator   ; sum8bc2        ; work         ;
;          |mac8bc2:mac1[1].mac2[1].mac| ; 368.2 (17.4)         ; 344.0 (14.0)                     ; 0.0 (0.0)                                         ; 24.2 (3.4)                       ; 0.0 (0.0)            ; 624 (16)            ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[1].mac2[1].mac                       ; mac8bc2        ; work         ;
;             |mul8bc2:mac_s[0].macs|    ; 70.6 (70.6)          ; 65.5 (65.5)                      ; 0.0 (0.0)                                         ; 5.1 (5.1)                        ; 0.0 (0.0)            ; 120 (120)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[1].mac2[1].mac|mul8bc2:mac_s[0].macs ; mul8bc2        ; work         ;
;             |mul8bc2:mac_s[1].macs|    ; 67.4 (67.4)          ; 65.5 (65.5)                      ; 0.0 (0.0)                                         ; 1.9 (1.9)                        ; 0.0 (0.0)            ; 120 (120)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[1].mac2[1].mac|mul8bc2:mac_s[1].macs ; mul8bc2        ; work         ;
;             |mul8bc2:mac_s[2].macs|    ; 70.0 (70.0)          ; 65.5 (65.5)                      ; 0.0 (0.0)                                         ; 4.5 (4.5)                        ; 0.0 (0.0)            ; 120 (120)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[1].mac2[1].mac|mul8bc2:mac_s[2].macs ; mul8bc2        ; work         ;
;             |mul8bc2:mac_s[3].macs|    ; 72.2 (72.2)          ; 66.0 (66.0)                      ; 0.0 (0.0)                                         ; 6.2 (6.2)                        ; 0.0 (0.0)            ; 120 (120)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[1].mac2[1].mac|mul8bc2:mac_s[3].macs ; mul8bc2        ; work         ;
;             |mul8bc2:mac_s[4].macs|    ; 68.5 (68.5)          ; 65.5 (65.5)                      ; 0.0 (0.0)                                         ; 3.0 (3.0)                        ; 0.0 (0.0)            ; 120 (120)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[1].mac2[1].mac|mul8bc2:mac_s[4].macs ; mul8bc2        ; work         ;
;             |sum8bc2:accumulator|      ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[1].mac2[1].mac|sum8bc2:accumulator   ; sum8bc2        ; work         ;
;          |mac8bc2:mac1[1].mac2[2].mac| ; 359.8 (16.0)         ; 339.5 (14.0)                     ; 2.0 (0.0)                                         ; 22.3 (2.0)                       ; 0.0 (0.0)            ; 618 (16)            ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[1].mac2[2].mac                       ; mac8bc2        ; work         ;
;             |mul8bc2:mac_s[0].macs|    ; 64.3 (64.3)          ; 63.5 (63.5)                      ; 0.0 (0.0)                                         ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 118 (118)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[1].mac2[2].mac|mul8bc2:mac_s[0].macs ; mul8bc2        ; work         ;
;             |mul8bc2:mac_s[1].macs|    ; 72.7 (72.7)          ; 66.0 (66.0)                      ; 0.5 (0.5)                                         ; 7.2 (7.2)                        ; 0.0 (0.0)            ; 120 (120)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[1].mac2[2].mac|mul8bc2:mac_s[1].macs ; mul8bc2        ; work         ;
;             |mul8bc2:mac_s[2].macs|    ; 67.5 (67.5)          ; 63.5 (63.5)                      ; 0.0 (0.0)                                         ; 4.0 (4.0)                        ; 0.0 (0.0)            ; 118 (118)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[1].mac2[2].mac|mul8bc2:mac_s[2].macs ; mul8bc2        ; work         ;
;             |mul8bc2:mac_s[3].macs|    ; 69.8 (69.8)          ; 65.5 (65.5)                      ; 0.0 (0.0)                                         ; 4.3 (4.3)                        ; 0.0 (0.0)            ; 120 (120)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[1].mac2[2].mac|mul8bc2:mac_s[3].macs ; mul8bc2        ; work         ;
;             |mul8bc2:mac_s[4].macs|    ; 67.5 (67.5)          ; 65.0 (65.0)                      ; 1.5 (1.5)                                         ; 4.0 (4.0)                        ; 0.0 (0.0)            ; 118 (118)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[1].mac2[2].mac|mul8bc2:mac_s[4].macs ; mul8bc2        ; work         ;
;             |sum8bc2:accumulator|      ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[1].mac2[2].mac|sum8bc2:accumulator   ; sum8bc2        ; work         ;
;          |mac8bc2:mac1[1].mac2[3].mac| ; 373.6 (17.4)         ; 345.0 (14.0)                     ; 1.0 (0.0)                                         ; 29.6 (3.4)                       ; 0.0 (0.0)            ; 624 (16)            ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[1].mac2[3].mac                       ; mac8bc2        ; work         ;
;             |mul8bc2:mac_s[0].macs|    ; 72.4 (72.4)          ; 66.0 (66.0)                      ; 0.5 (0.5)                                         ; 6.9 (6.9)                        ; 0.0 (0.0)            ; 120 (120)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[1].mac2[3].mac|mul8bc2:mac_s[0].macs ; mul8bc2        ; work         ;
;             |mul8bc2:mac_s[1].macs|    ; 71.3 (71.3)          ; 65.5 (65.5)                      ; 0.0 (0.0)                                         ; 5.8 (5.8)                        ; 0.0 (0.0)            ; 120 (120)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[1].mac2[3].mac|mul8bc2:mac_s[1].macs ; mul8bc2        ; work         ;
;             |mul8bc2:mac_s[2].macs|    ; 71.8 (71.8)          ; 66.0 (66.0)                      ; 0.0 (0.0)                                         ; 5.8 (5.8)                        ; 0.0 (0.0)            ; 120 (120)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[1].mac2[3].mac|mul8bc2:mac_s[2].macs ; mul8bc2        ; work         ;
;             |mul8bc2:mac_s[3].macs|    ; 70.7 (70.7)          ; 66.0 (66.0)                      ; 0.5 (0.5)                                         ; 5.2 (5.2)                        ; 0.0 (0.0)            ; 120 (120)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[1].mac2[3].mac|mul8bc2:mac_s[3].macs ; mul8bc2        ; work         ;
;             |mul8bc2:mac_s[4].macs|    ; 68.0 (68.0)          ; 65.5 (65.5)                      ; 0.0 (0.0)                                         ; 2.5 (2.5)                        ; 0.0 (0.0)            ; 120 (120)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[1].mac2[3].mac|mul8bc2:mac_s[4].macs ; mul8bc2        ; work         ;
;             |sum8bc2:accumulator|      ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[1].mac2[3].mac|sum8bc2:accumulator   ; sum8bc2        ; work         ;
;          |mac8bc2:mac1[1].mac2[4].mac| ; 363.0 (16.0)         ; 343.0 (14.0)                     ; 0.5 (0.0)                                         ; 20.5 (2.0)                       ; 0.0 (0.0)            ; 622 (16)            ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[1].mac2[4].mac                       ; mac8bc2        ; work         ;
;             |mul8bc2:mac_s[0].macs|    ; 68.0 (68.0)          ; 64.0 (64.0)                      ; 0.5 (0.5)                                         ; 4.5 (4.5)                        ; 0.0 (0.0)            ; 118 (118)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[1].mac2[4].mac|mul8bc2:mac_s[0].macs ; mul8bc2        ; work         ;
;             |mul8bc2:mac_s[1].macs|    ; 69.1 (69.1)          ; 66.0 (66.0)                      ; 0.5 (0.5)                                         ; 3.6 (3.6)                        ; 0.0 (0.0)            ; 120 (120)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[1].mac2[4].mac|mul8bc2:mac_s[1].macs ; mul8bc2        ; work         ;
;             |mul8bc2:mac_s[2].macs|    ; 71.3 (71.3)          ; 66.0 (66.0)                      ; 0.0 (0.0)                                         ; 5.3 (5.3)                        ; 0.0 (0.0)            ; 120 (120)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[1].mac2[4].mac|mul8bc2:mac_s[2].macs ; mul8bc2        ; work         ;
;             |mul8bc2:mac_s[3].macs|    ; 69.0 (69.0)          ; 65.5 (65.5)                      ; 0.0 (0.0)                                         ; 3.5 (3.5)                        ; 0.0 (0.0)            ; 120 (120)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[1].mac2[4].mac|mul8bc2:mac_s[3].macs ; mul8bc2        ; work         ;
;             |mul8bc2:mac_s[4].macs|    ; 67.0 (67.0)          ; 65.5 (65.5)                      ; 0.0 (0.0)                                         ; 1.5 (1.5)                        ; 0.0 (0.0)            ; 120 (120)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[1].mac2[4].mac|mul8bc2:mac_s[4].macs ; mul8bc2        ; work         ;
;             |sum8bc2:accumulator|      ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[1].mac2[4].mac|sum8bc2:accumulator   ; sum8bc2        ; work         ;
;          |mac8bc2:mac1[2].mac2[0].mac| ; 392.5 (16.5)         ; 378.9 (14.5)                     ; 4.8 (0.7)                                         ; 18.3 (2.7)                       ; 0.0 (0.0)            ; 704 (16)            ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[2].mac2[0].mac                       ; mac8bc2        ; work         ;
;             |mul8bc2:mac_s[0].macs|    ; 72.9 (72.9)          ; 72.3 (72.3)                      ; 0.8 (0.8)                                         ; 1.4 (1.4)                        ; 0.0 (0.0)            ; 136 (136)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[2].mac2[0].mac|mul8bc2:mac_s[0].macs ; mul8bc2        ; work         ;
;             |mul8bc2:mac_s[1].macs|    ; 74.2 (74.2)          ; 72.3 (72.3)                      ; 0.9 (0.9)                                         ; 2.9 (2.9)                        ; 0.0 (0.0)            ; 136 (136)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[2].mac2[0].mac|mul8bc2:mac_s[1].macs ; mul8bc2        ; work         ;
;             |mul8bc2:mac_s[2].macs|    ; 75.3 (75.3)          ; 74.0 (74.0)                      ; 1.2 (1.2)                                         ; 2.5 (2.5)                        ; 0.0 (0.0)            ; 136 (136)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[2].mac2[0].mac|mul8bc2:mac_s[2].macs ; mul8bc2        ; work         ;
;             |mul8bc2:mac_s[3].macs|    ; 74.1 (74.1)          ; 72.2 (72.2)                      ; 0.8 (0.8)                                         ; 2.8 (2.8)                        ; 0.0 (0.0)            ; 136 (136)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[2].mac2[0].mac|mul8bc2:mac_s[3].macs ; mul8bc2        ; work         ;
;             |mul8bc2:mac_s[4].macs|    ; 77.4 (77.4)          ; 71.7 (71.7)                      ; 0.3 (0.3)                                         ; 6.0 (6.0)                        ; 0.0 (0.0)            ; 136 (136)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[2].mac2[0].mac|mul8bc2:mac_s[4].macs ; mul8bc2        ; work         ;
;             |sum8bc2:accumulator|      ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[2].mac2[0].mac|sum8bc2:accumulator   ; sum8bc2        ; work         ;
;          |mac8bc2:mac1[2].mac2[1].mac| ; 360.7 (14.2)         ; 344.8 (14.0)                     ; 0.8 (0.0)                                         ; 16.7 (0.2)                       ; 0.0 (0.0)            ; 624 (16)            ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[2].mac2[1].mac                       ; mac8bc2        ; work         ;
;             |mul8bc2:mac_s[0].macs|    ; 65.5 (65.5)          ; 66.0 (66.0)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 120 (120)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[2].mac2[1].mac|mul8bc2:mac_s[0].macs ; mul8bc2        ; work         ;
;             |mul8bc2:mac_s[1].macs|    ; 70.3 (70.3)          ; 66.0 (66.0)                      ; 0.0 (0.0)                                         ; 4.3 (4.3)                        ; 0.0 (0.0)            ; 120 (120)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[2].mac2[1].mac|mul8bc2:mac_s[1].macs ; mul8bc2        ; work         ;
;             |mul8bc2:mac_s[2].macs|    ; 69.8 (69.8)          ; 66.0 (66.0)                      ; 0.5 (0.5)                                         ; 4.3 (4.3)                        ; 0.0 (0.0)            ; 120 (120)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[2].mac2[1].mac|mul8bc2:mac_s[2].macs ; mul8bc2        ; work         ;
;             |mul8bc2:mac_s[3].macs|    ; 69.1 (69.1)          ; 65.2 (65.2)                      ; 0.0 (0.0)                                         ; 3.8 (3.8)                        ; 0.0 (0.0)            ; 120 (120)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[2].mac2[1].mac|mul8bc2:mac_s[3].macs ; mul8bc2        ; work         ;
;             |mul8bc2:mac_s[4].macs|    ; 69.6 (69.6)          ; 65.5 (65.5)                      ; 0.0 (0.0)                                         ; 4.1 (4.1)                        ; 0.0 (0.0)            ; 120 (120)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[2].mac2[1].mac|mul8bc2:mac_s[4].macs ; mul8bc2        ; work         ;
;             |sum8bc2:accumulator|      ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[2].mac2[1].mac|sum8bc2:accumulator   ; sum8bc2        ; work         ;
;          |mac8bc2:mac1[2].mac2[2].mac| ; 367.5 (17.2)         ; 343.8 (14.0)                     ; 0.8 (0.5)                                         ; 24.5 (3.7)                       ; 0.0 (0.0)            ; 624 (16)            ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[2].mac2[2].mac                       ; mac8bc2        ; work         ;
;             |mul8bc2:mac_s[0].macs|    ; 69.7 (69.7)          ; 66.0 (66.0)                      ; 0.5 (0.5)                                         ; 4.2 (4.2)                        ; 0.0 (0.0)            ; 120 (120)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[2].mac2[2].mac|mul8bc2:mac_s[0].macs ; mul8bc2        ; work         ;
;             |mul8bc2:mac_s[1].macs|    ; 70.0 (70.0)          ; 65.5 (65.5)                      ; 0.0 (0.0)                                         ; 4.5 (4.5)                        ; 0.0 (0.0)            ; 120 (120)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[2].mac2[2].mac|mul8bc2:mac_s[1].macs ; mul8bc2        ; work         ;
;             |mul8bc2:mac_s[2].macs|    ; 69.5 (69.5)          ; 65.5 (65.5)                      ; 0.0 (0.0)                                         ; 4.0 (4.0)                        ; 0.0 (0.0)            ; 120 (120)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[2].mac2[2].mac|mul8bc2:mac_s[2].macs ; mul8bc2        ; work         ;
;             |mul8bc2:mac_s[3].macs|    ; 70.7 (70.7)          ; 65.5 (65.5)                      ; 0.0 (0.0)                                         ; 5.2 (5.2)                        ; 0.0 (0.0)            ; 120 (120)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[2].mac2[2].mac|mul8bc2:mac_s[3].macs ; mul8bc2        ; work         ;
;             |mul8bc2:mac_s[4].macs|    ; 68.3 (68.3)          ; 65.3 (65.3)                      ; 0.0 (0.0)                                         ; 3.0 (3.0)                        ; 0.0 (0.0)            ; 120 (120)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[2].mac2[2].mac|mul8bc2:mac_s[4].macs ; mul8bc2        ; work         ;
;             |sum8bc2:accumulator|      ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[2].mac2[2].mac|sum8bc2:accumulator   ; sum8bc2        ; work         ;
;          |mac8bc2:mac1[2].mac2[3].mac| ; 369.7 (16.9)         ; 343.8 (14.0)                     ; 0.0 (0.0)                                         ; 26.0 (2.9)                       ; 0.0 (0.0)            ; 624 (16)            ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[2].mac2[3].mac                       ; mac8bc2        ; work         ;
;             |mul8bc2:mac_s[0].macs|    ; 69.9 (69.9)          ; 65.5 (65.5)                      ; 0.0 (0.0)                                         ; 4.4 (4.4)                        ; 0.0 (0.0)            ; 120 (120)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[2].mac2[3].mac|mul8bc2:mac_s[0].macs ; mul8bc2        ; work         ;
;             |mul8bc2:mac_s[1].macs|    ; 69.6 (69.6)          ; 65.5 (65.5)                      ; 0.0 (0.0)                                         ; 4.1 (4.1)                        ; 0.0 (0.0)            ; 120 (120)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[2].mac2[3].mac|mul8bc2:mac_s[1].macs ; mul8bc2        ; work         ;
;             |mul8bc2:mac_s[2].macs|    ; 70.3 (70.3)          ; 66.0 (66.0)                      ; 0.0 (0.0)                                         ; 4.3 (4.3)                        ; 0.0 (0.0)            ; 120 (120)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[2].mac2[3].mac|mul8bc2:mac_s[2].macs ; mul8bc2        ; work         ;
;             |mul8bc2:mac_s[3].macs|    ; 69.5 (69.5)          ; 65.2 (65.2)                      ; 0.0 (0.0)                                         ; 4.3 (4.3)                        ; 0.0 (0.0)            ; 120 (120)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[2].mac2[3].mac|mul8bc2:mac_s[3].macs ; mul8bc2        ; work         ;
;             |mul8bc2:mac_s[4].macs|    ; 71.6 (71.6)          ; 65.5 (65.5)                      ; 0.0 (0.0)                                         ; 6.1 (6.1)                        ; 0.0 (0.0)            ; 120 (120)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[2].mac2[3].mac|mul8bc2:mac_s[4].macs ; mul8bc2        ; work         ;
;             |sum8bc2:accumulator|      ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[2].mac2[3].mac|sum8bc2:accumulator   ; sum8bc2        ; work         ;
;          |mac8bc2:mac1[2].mac2[4].mac| ; 365.2 (17.4)         ; 344.2 (14.0)                     ; 1.2 (0.5)                                         ; 22.2 (3.9)                       ; 0.0 (0.0)            ; 624 (16)            ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[2].mac2[4].mac                       ; mac8bc2        ; work         ;
;             |mul8bc2:mac_s[0].macs|    ; 66.0 (66.0)          ; 66.0 (66.0)                      ; 0.5 (0.5)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 120 (120)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[2].mac2[4].mac|mul8bc2:mac_s[0].macs ; mul8bc2        ; work         ;
;             |mul8bc2:mac_s[1].macs|    ; 68.2 (68.2)          ; 65.8 (65.8)                      ; 0.2 (0.2)                                         ; 2.7 (2.7)                        ; 0.0 (0.0)            ; 120 (120)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[2].mac2[4].mac|mul8bc2:mac_s[1].macs ; mul8bc2        ; work         ;
;             |mul8bc2:mac_s[2].macs|    ; 69.3 (69.3)          ; 65.0 (65.0)                      ; 0.0 (0.0)                                         ; 4.3 (4.3)                        ; 0.0 (0.0)            ; 120 (120)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[2].mac2[4].mac|mul8bc2:mac_s[2].macs ; mul8bc2        ; work         ;
;             |mul8bc2:mac_s[3].macs|    ; 71.1 (71.1)          ; 66.0 (66.0)                      ; 0.5 (0.5)                                         ; 5.6 (5.6)                        ; 0.0 (0.0)            ; 120 (120)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[2].mac2[4].mac|mul8bc2:mac_s[3].macs ; mul8bc2        ; work         ;
;             |mul8bc2:mac_s[4].macs|    ; 70.7 (70.7)          ; 65.5 (65.5)                      ; 0.0 (0.0)                                         ; 5.2 (5.2)                        ; 0.0 (0.0)            ; 120 (120)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[2].mac2[4].mac|mul8bc2:mac_s[4].macs ; mul8bc2        ; work         ;
;             |sum8bc2:accumulator|      ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[2].mac2[4].mac|sum8bc2:accumulator   ; sum8bc2        ; work         ;
;          |mac8bc2:mac1[3].mac2[0].mac| ; 391.9 (16.5)         ; 378.2 (14.0)                     ; 4.3 (0.2)                                         ; 18.0 (2.7)                       ; 0.0 (0.0)            ; 704 (16)            ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[3].mac2[0].mac                       ; mac8bc2        ; work         ;
;             |mul8bc2:mac_s[0].macs|    ; 73.4 (73.4)          ; 72.0 (72.0)                      ; 0.5 (0.5)                                         ; 1.9 (1.9)                        ; 0.0 (0.0)            ; 136 (136)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[3].mac2[0].mac|mul8bc2:mac_s[0].macs ; mul8bc2        ; work         ;
;             |mul8bc2:mac_s[1].macs|    ; 72.8 (72.8)          ; 72.8 (72.8)                      ; 1.5 (1.5)                                         ; 1.5 (1.5)                        ; 0.0 (0.0)            ; 136 (136)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[3].mac2[0].mac|mul8bc2:mac_s[1].macs ; mul8bc2        ; work         ;
;             |mul8bc2:mac_s[2].macs|    ; 76.0 (76.0)          ; 72.3 (72.3)                      ; 1.0 (1.0)                                         ; 4.6 (4.6)                        ; 0.0 (0.0)            ; 136 (136)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[3].mac2[0].mac|mul8bc2:mac_s[2].macs ; mul8bc2        ; work         ;
;             |mul8bc2:mac_s[3].macs|    ; 76.4 (76.4)          ; 72.7 (72.7)                      ; 0.8 (0.8)                                         ; 4.5 (4.5)                        ; 0.0 (0.0)            ; 136 (136)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[3].mac2[0].mac|mul8bc2:mac_s[3].macs ; mul8bc2        ; work         ;
;             |mul8bc2:mac_s[4].macs|    ; 74.8 (74.8)          ; 72.3 (72.3)                      ; 0.3 (0.3)                                         ; 2.8 (2.8)                        ; 0.0 (0.0)            ; 136 (136)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[3].mac2[0].mac|mul8bc2:mac_s[4].macs ; mul8bc2        ; work         ;
;             |sum8bc2:accumulator|      ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[3].mac2[0].mac|sum8bc2:accumulator   ; sum8bc2        ; work         ;
;          |mac8bc2:mac1[3].mac2[1].mac| ; 366.4 (16.4)         ; 344.0 (14.0)                     ; 0.0 (0.0)                                         ; 22.4 (2.4)                       ; 0.0 (0.0)            ; 624 (16)            ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[3].mac2[1].mac                       ; mac8bc2        ; work         ;
;             |mul8bc2:mac_s[0].macs|    ; 70.1 (70.1)          ; 66.0 (66.0)                      ; 0.5 (0.5)                                         ; 4.6 (4.6)                        ; 0.0 (0.0)            ; 120 (120)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[3].mac2[1].mac|mul8bc2:mac_s[0].macs ; mul8bc2        ; work         ;
;             |mul8bc2:mac_s[1].macs|    ; 67.5 (67.5)          ; 65.5 (65.5)                      ; 0.0 (0.0)                                         ; 2.0 (2.0)                        ; 0.0 (0.0)            ; 120 (120)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[3].mac2[1].mac|mul8bc2:mac_s[1].macs ; mul8bc2        ; work         ;
;             |mul8bc2:mac_s[2].macs|    ; 70.7 (70.7)          ; 65.5 (65.5)                      ; 0.0 (0.0)                                         ; 5.2 (5.2)                        ; 0.0 (0.0)            ; 120 (120)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[3].mac2[1].mac|mul8bc2:mac_s[2].macs ; mul8bc2        ; work         ;
;             |mul8bc2:mac_s[3].macs|    ; 69.9 (69.9)          ; 65.5 (65.5)                      ; 0.0 (0.0)                                         ; 4.4 (4.4)                        ; 0.0 (0.0)            ; 120 (120)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[3].mac2[1].mac|mul8bc2:mac_s[3].macs ; mul8bc2        ; work         ;
;             |mul8bc2:mac_s[4].macs|    ; 69.4 (69.4)          ; 65.5 (65.5)                      ; 0.0 (0.0)                                         ; 3.9 (3.9)                        ; 0.0 (0.0)            ; 120 (120)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[3].mac2[1].mac|mul8bc2:mac_s[4].macs ; mul8bc2        ; work         ;
;             |sum8bc2:accumulator|      ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[3].mac2[1].mac|sum8bc2:accumulator   ; sum8bc2        ; work         ;
;          |mac8bc2:mac1[3].mac2[2].mac| ; 369.2 (17.9)         ; 343.7 (14.5)                     ; 0.0 (0.0)                                         ; 25.5 (3.4)                       ; 0.0 (0.0)            ; 625 (17)            ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[3].mac2[2].mac                       ; mac8bc2        ; work         ;
;             |mul8bc2:mac_s[0].macs|    ; 69.0 (69.0)          ; 65.5 (65.5)                      ; 0.0 (0.0)                                         ; 3.5 (3.5)                        ; 0.0 (0.0)            ; 120 (120)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[3].mac2[2].mac|mul8bc2:mac_s[0].macs ; mul8bc2        ; work         ;
;             |mul8bc2:mac_s[1].macs|    ; 70.1 (70.1)          ; 65.5 (65.5)                      ; 0.0 (0.0)                                         ; 4.5 (4.5)                        ; 0.0 (0.0)            ; 120 (120)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[3].mac2[2].mac|mul8bc2:mac_s[1].macs ; mul8bc2        ; work         ;
;             |mul8bc2:mac_s[2].macs|    ; 69.7 (69.7)          ; 65.5 (65.5)                      ; 0.0 (0.0)                                         ; 4.2 (4.2)                        ; 0.0 (0.0)            ; 120 (120)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[3].mac2[2].mac|mul8bc2:mac_s[2].macs ; mul8bc2        ; work         ;
;             |mul8bc2:mac_s[3].macs|    ; 72.8 (72.8)          ; 65.2 (65.2)                      ; 0.0 (0.0)                                         ; 7.6 (7.6)                        ; 0.0 (0.0)            ; 120 (120)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[3].mac2[2].mac|mul8bc2:mac_s[3].macs ; mul8bc2        ; work         ;
;             |mul8bc2:mac_s[4].macs|    ; 67.8 (67.8)          ; 65.5 (65.5)                      ; 0.0 (0.0)                                         ; 2.3 (2.3)                        ; 0.0 (0.0)            ; 120 (120)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[3].mac2[2].mac|mul8bc2:mac_s[4].macs ; mul8bc2        ; work         ;
;             |sum8bc2:accumulator|      ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[3].mac2[2].mac|sum8bc2:accumulator   ; sum8bc2        ; work         ;
;          |mac8bc2:mac1[3].mac2[3].mac| ; 363.2 (17.0)         ; 343.7 (14.0)                     ; 0.2 (0.0)                                         ; 19.7 (3.0)                       ; 0.0 (0.0)            ; 624 (16)            ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[3].mac2[3].mac                       ; mac8bc2        ; work         ;
;             |mul8bc2:mac_s[0].macs|    ; 67.5 (67.5)          ; 65.5 (65.5)                      ; 0.0 (0.0)                                         ; 2.0 (2.0)                        ; 0.0 (0.0)            ; 120 (120)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[3].mac2[3].mac|mul8bc2:mac_s[0].macs ; mul8bc2        ; work         ;
;             |mul8bc2:mac_s[1].macs|    ; 69.5 (69.5)          ; 66.0 (66.0)                      ; 0.5 (0.5)                                         ; 4.0 (4.0)                        ; 0.0 (0.0)            ; 120 (120)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[3].mac2[3].mac|mul8bc2:mac_s[1].macs ; mul8bc2        ; work         ;
;             |mul8bc2:mac_s[2].macs|    ; 67.4 (67.4)          ; 65.5 (65.5)                      ; 0.0 (0.0)                                         ; 1.9 (1.9)                        ; 0.0 (0.0)            ; 120 (120)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[3].mac2[3].mac|mul8bc2:mac_s[2].macs ; mul8bc2        ; work         ;
;             |mul8bc2:mac_s[3].macs|    ; 69.4 (69.4)          ; 65.2 (65.2)                      ; 0.0 (0.0)                                         ; 4.3 (4.3)                        ; 0.0 (0.0)            ; 120 (120)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[3].mac2[3].mac|mul8bc2:mac_s[3].macs ; mul8bc2        ; work         ;
;             |mul8bc2:mac_s[4].macs|    ; 70.0 (70.0)          ; 65.5 (65.5)                      ; 0.0 (0.0)                                         ; 4.5 (4.5)                        ; 0.0 (0.0)            ; 120 (120)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[3].mac2[3].mac|mul8bc2:mac_s[4].macs ; mul8bc2        ; work         ;
;             |sum8bc2:accumulator|      ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[3].mac2[3].mac|sum8bc2:accumulator   ; sum8bc2        ; work         ;
;          |mac8bc2:mac1[3].mac2[4].mac| ; 361.2 (16.4)         ; 345.0 (14.0)                     ; 1.0 (0.0)                                         ; 17.2 (2.4)                       ; 0.0 (0.0)            ; 624 (16)            ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[3].mac2[4].mac                       ; mac8bc2        ; work         ;
;             |mul8bc2:mac_s[0].macs|    ; 67.5 (67.5)          ; 66.0 (66.0)                      ; 0.5 (0.5)                                         ; 2.0 (2.0)                        ; 0.0 (0.0)            ; 120 (120)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[3].mac2[4].mac|mul8bc2:mac_s[0].macs ; mul8bc2        ; work         ;
;             |mul8bc2:mac_s[1].macs|    ; 68.5 (68.5)          ; 65.5 (65.5)                      ; 0.0 (0.0)                                         ; 3.0 (3.0)                        ; 0.0 (0.0)            ; 120 (120)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[3].mac2[4].mac|mul8bc2:mac_s[1].macs ; mul8bc2        ; work         ;
;             |mul8bc2:mac_s[2].macs|    ; 69.4 (69.4)          ; 66.0 (66.0)                      ; 0.5 (0.5)                                         ; 3.9 (3.9)                        ; 0.0 (0.0)            ; 120 (120)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[3].mac2[4].mac|mul8bc2:mac_s[2].macs ; mul8bc2        ; work         ;
;             |mul8bc2:mac_s[3].macs|    ; 69.2 (69.2)          ; 65.5 (65.5)                      ; 0.0 (0.0)                                         ; 3.7 (3.7)                        ; 0.0 (0.0)            ; 120 (120)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[3].mac2[4].mac|mul8bc2:mac_s[3].macs ; mul8bc2        ; work         ;
;             |mul8bc2:mac_s[4].macs|    ; 68.1 (68.1)          ; 66.0 (66.0)                      ; 0.0 (0.0)                                         ; 2.1 (2.1)                        ; 0.0 (0.0)            ; 120 (120)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[3].mac2[4].mac|mul8bc2:mac_s[4].macs ; mul8bc2        ; work         ;
;             |sum8bc2:accumulator|      ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[3].mac2[4].mac|sum8bc2:accumulator   ; sum8bc2        ; work         ;
;          |mac8bc2:mac1[4].mac2[0].mac| ; 389.7 (16.0)         ; 376.3 (14.0)                     ; 1.6 (0.0)                                         ; 15.0 (2.0)                       ; 0.0 (0.0)            ; 704 (16)            ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[4].mac2[0].mac                       ; mac8bc2        ; work         ;
;             |mul8bc2:mac_s[0].macs|    ; 75.0 (75.0)          ; 72.5 (72.5)                      ; 1.0 (1.0)                                         ; 3.5 (3.5)                        ; 0.0 (0.0)            ; 136 (136)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[4].mac2[0].mac|mul8bc2:mac_s[0].macs ; mul8bc2        ; work         ;
;             |mul8bc2:mac_s[1].macs|    ; 72.8 (72.8)          ; 71.4 (71.4)                      ; 0.0 (0.0)                                         ; 1.4 (1.4)                        ; 0.0 (0.0)            ; 136 (136)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[4].mac2[0].mac|mul8bc2:mac_s[1].macs ; mul8bc2        ; work         ;
;             |mul8bc2:mac_s[2].macs|    ; 75.3 (75.3)          ; 72.2 (72.2)                      ; 0.8 (0.8)                                         ; 4.0 (4.0)                        ; 0.0 (0.0)            ; 136 (136)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[4].mac2[0].mac|mul8bc2:mac_s[2].macs ; mul8bc2        ; work         ;
;             |mul8bc2:mac_s[3].macs|    ; 72.5 (72.5)          ; 72.0 (72.0)                      ; 0.7 (0.7)                                         ; 1.2 (1.2)                        ; 0.0 (0.0)            ; 136 (136)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[4].mac2[0].mac|mul8bc2:mac_s[3].macs ; mul8bc2        ; work         ;
;             |mul8bc2:mac_s[4].macs|    ; 74.9 (74.9)          ; 72.2 (72.2)                      ; 0.3 (0.3)                                         ; 3.1 (3.1)                        ; 0.0 (0.0)            ; 136 (136)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[4].mac2[0].mac|mul8bc2:mac_s[4].macs ; mul8bc2        ; work         ;
;             |sum8bc2:accumulator|      ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[4].mac2[0].mac|sum8bc2:accumulator   ; sum8bc2        ; work         ;
;          |mac8bc2:mac1[4].mac2[1].mac| ; 358.5 (16.5)         ; 344.5 (14.0)                     ; 0.5 (0.0)                                         ; 14.5 (2.5)                       ; 0.0 (0.0)            ; 624 (16)            ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[4].mac2[1].mac                       ; mac8bc2        ; work         ;
;             |mul8bc2:mac_s[0].macs|    ; 69.7 (69.7)          ; 66.0 (66.0)                      ; 0.0 (0.0)                                         ; 3.7 (3.7)                        ; 0.0 (0.0)            ; 120 (120)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[4].mac2[1].mac|mul8bc2:mac_s[0].macs ; mul8bc2        ; work         ;
;             |mul8bc2:mac_s[1].macs|    ; 66.9 (66.9)          ; 65.5 (65.5)                      ; 0.0 (0.0)                                         ; 1.4 (1.4)                        ; 0.0 (0.0)            ; 120 (120)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[4].mac2[1].mac|mul8bc2:mac_s[1].macs ; mul8bc2        ; work         ;
;             |mul8bc2:mac_s[2].macs|    ; 68.7 (68.7)          ; 66.0 (66.0)                      ; 0.5 (0.5)                                         ; 3.2 (3.2)                        ; 0.0 (0.0)            ; 120 (120)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[4].mac2[1].mac|mul8bc2:mac_s[2].macs ; mul8bc2        ; work         ;
;             |mul8bc2:mac_s[3].macs|    ; 68.7 (68.7)          ; 65.5 (65.5)                      ; 0.0 (0.0)                                         ; 3.2 (3.2)                        ; 0.0 (0.0)            ; 120 (120)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[4].mac2[1].mac|mul8bc2:mac_s[3].macs ; mul8bc2        ; work         ;
;             |mul8bc2:mac_s[4].macs|    ; 66.1 (66.1)          ; 65.5 (65.5)                      ; 0.0 (0.0)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 120 (120)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[4].mac2[1].mac|mul8bc2:mac_s[4].macs ; mul8bc2        ; work         ;
;             |sum8bc2:accumulator|      ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[4].mac2[1].mac|sum8bc2:accumulator   ; sum8bc2        ; work         ;
;          |mac8bc2:mac1[4].mac2[2].mac| ; 358.1 (15.4)         ; 343.3 (14.5)                     ; 0.0 (0.5)                                         ; 14.8 (1.4)                       ; 0.0 (0.0)            ; 624 (16)            ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[4].mac2[2].mac                       ; mac8bc2        ; work         ;
;             |mul8bc2:mac_s[0].macs|    ; 70.5 (70.5)          ; 65.5 (65.5)                      ; 0.0 (0.0)                                         ; 5.0 (5.0)                        ; 0.0 (0.0)            ; 120 (120)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[4].mac2[2].mac|mul8bc2:mac_s[0].macs ; mul8bc2        ; work         ;
;             |mul8bc2:mac_s[1].macs|    ; 69.3 (69.3)          ; 65.3 (65.3)                      ; 0.0 (0.0)                                         ; 4.0 (4.0)                        ; 0.0 (0.0)            ; 120 (120)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[4].mac2[2].mac|mul8bc2:mac_s[1].macs ; mul8bc2        ; work         ;
;             |mul8bc2:mac_s[2].macs|    ; 66.2 (66.2)          ; 65.3 (65.3)                      ; 0.0 (0.0)                                         ; 0.9 (0.9)                        ; 0.0 (0.0)            ; 120 (120)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[4].mac2[2].mac|mul8bc2:mac_s[2].macs ; mul8bc2        ; work         ;
;             |mul8bc2:mac_s[3].macs|    ; 68.5 (68.5)          ; 65.5 (65.5)                      ; 0.0 (0.0)                                         ; 3.0 (3.0)                        ; 0.0 (0.0)            ; 120 (120)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[4].mac2[2].mac|mul8bc2:mac_s[3].macs ; mul8bc2        ; work         ;
;             |mul8bc2:mac_s[4].macs|    ; 65.6 (65.6)          ; 65.2 (65.2)                      ; 0.0 (0.0)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 120 (120)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[4].mac2[2].mac|mul8bc2:mac_s[4].macs ; mul8bc2        ; work         ;
;             |sum8bc2:accumulator|      ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[4].mac2[2].mac|sum8bc2:accumulator   ; sum8bc2        ; work         ;
;          |mac8bc2:mac1[4].mac2[3].mac| ; 362.9 (18.9)         ; 343.5 (14.0)                     ; 0.0 (0.0)                                         ; 19.4 (4.9)                       ; 0.0 (0.0)            ; 624 (16)            ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[4].mac2[3].mac                       ; mac8bc2        ; work         ;
;             |mul8bc2:mac_s[0].macs|    ; 68.6 (68.6)          ; 65.5 (65.5)                      ; 0.0 (0.0)                                         ; 3.1 (3.1)                        ; 0.0 (0.0)            ; 120 (120)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[4].mac2[3].mac|mul8bc2:mac_s[0].macs ; mul8bc2        ; work         ;
;             |mul8bc2:mac_s[1].macs|    ; 68.2 (68.2)          ; 65.5 (65.5)                      ; 0.0 (0.0)                                         ; 2.7 (2.7)                        ; 0.0 (0.0)            ; 120 (120)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[4].mac2[3].mac|mul8bc2:mac_s[1].macs ; mul8bc2        ; work         ;
;             |mul8bc2:mac_s[2].macs|    ; 68.3 (68.3)          ; 65.5 (65.5)                      ; 0.0 (0.0)                                         ; 2.8 (2.8)                        ; 0.0 (0.0)            ; 120 (120)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[4].mac2[3].mac|mul8bc2:mac_s[2].macs ; mul8bc2        ; work         ;
;             |mul8bc2:mac_s[3].macs|    ; 71.1 (71.1)          ; 65.5 (65.5)                      ; 0.0 (0.0)                                         ; 5.6 (5.6)                        ; 0.0 (0.0)            ; 120 (120)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[4].mac2[3].mac|mul8bc2:mac_s[3].macs ; mul8bc2        ; work         ;
;             |mul8bc2:mac_s[4].macs|    ; 65.9 (65.9)          ; 65.5 (65.5)                      ; 0.0 (0.0)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 120 (120)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[4].mac2[3].mac|mul8bc2:mac_s[4].macs ; mul8bc2        ; work         ;
;             |sum8bc2:accumulator|      ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[4].mac2[3].mac|sum8bc2:accumulator   ; sum8bc2        ; work         ;
;          |mac8bc2:mac1[4].mac2[4].mac| ; 359.8 (15.7)         ; 344.7 (14.5)                     ; 0.7 (0.5)                                         ; 15.8 (1.7)                       ; 0.0 (0.0)            ; 625 (16)            ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[4].mac2[4].mac                       ; mac8bc2        ; work         ;
;             |mul8bc2:mac_s[0].macs|    ; 67.3 (67.3)          ; 65.7 (65.7)                      ; 0.2 (0.2)                                         ; 1.8 (1.8)                        ; 0.0 (0.0)            ; 120 (120)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[4].mac2[4].mac|mul8bc2:mac_s[0].macs ; mul8bc2        ; work         ;
;             |mul8bc2:mac_s[1].macs|    ; 70.0 (70.0)          ; 65.5 (65.5)                      ; 0.0 (0.0)                                         ; 4.5 (4.5)                        ; 0.0 (0.0)            ; 120 (120)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[4].mac2[4].mac|mul8bc2:mac_s[1].macs ; mul8bc2        ; work         ;
;             |mul8bc2:mac_s[2].macs|    ; 69.0 (69.0)          ; 65.5 (65.5)                      ; 0.0 (0.0)                                         ; 3.5 (3.5)                        ; 0.0 (0.0)            ; 120 (120)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[4].mac2[4].mac|mul8bc2:mac_s[2].macs ; mul8bc2        ; work         ;
;             |mul8bc2:mac_s[3].macs|    ; 69.7 (69.7)          ; 65.5 (65.5)                      ; 0.0 (0.0)                                         ; 4.2 (4.2)                        ; 0.0 (0.0)            ; 120 (120)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[4].mac2[4].mac|mul8bc2:mac_s[3].macs ; mul8bc2        ; work         ;
;             |mul8bc2:mac_s[4].macs|    ; 65.5 (65.5)          ; 65.5 (65.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 120 (120)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[4].mac2[4].mac|mul8bc2:mac_s[4].macs ; mul8bc2        ; work         ;
;             |sum8bc2:accumulator|      ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |coprocessador|ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[4].mac2[4].mac|sum8bc2:accumulator   ; sum8bc2        ; work         ;
+----------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-------------------------------------------------------------------------------------------+----------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                                ;
+---------------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name                ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+---------------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; dataOut[0]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; dataOut[1]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; dataOut[2]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; dataOut[3]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; dataOut[4]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; dataOut[5]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; dataOut[6]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; dataOut[7]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; incorrect_addr_flag ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; done_flag           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; overflow_flag       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; clk                 ; Input    ; -- ; (0)  ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; instruction[2]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; instruction[0]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; instruction[1]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; instruction[6]      ; Input    ; -- ; (0)  ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; instruction[7]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; instruction[8]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; instruction[9]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; instruction[4]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; instruction[5]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; instruction[3]      ; Input    ; -- ; (0)  ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; instruction[17]     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; instruction[12]     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; instruction[11]     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; instruction[10]     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; instruction[16]     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; instruction[15]     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; instruction[14]     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; instruction[13]     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; wr                  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+---------------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                     ;
+------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                  ; Pad To Core Index ; Setting ;
+------------------------------------------------------+-------------------+---------+
; clk                                                  ;                   ;         ;
;      - registerBank25:matA|regclk~0                  ; 1                 ; 0       ;
;      - registerBank25:matB|regclk~0                  ; 1                 ; 0       ;
; instruction[2]                                       ;                   ;         ;
;      - dataOut[0]~0                                  ; 1                 ; 0       ;
;      - incorrect_addr_flag~2                         ; 1                 ; 0       ;
;      - done[2]~0                                     ; 1                 ; 0       ;
;      - Mux5~0                                        ; 1                 ; 0       ;
;      - Mux5~1                                        ; 1                 ; 0       ;
;      - Mux4~0                                        ; 1                 ; 0       ;
;      - Mux2~0                                        ; 1                 ; 0       ;
;      - count_clk[2]~1                                ; 1                 ; 0       ;
;      - Mux8~0                                        ; 1                 ; 0       ;
;      - Mux7~0                                        ; 1                 ; 0       ;
;      - ulaOp[0]~0                                    ; 1                 ; 0       ;
;      - Mux6~0                                        ; 1                 ; 0       ;
;      - Decoder0~0                                    ; 1                 ; 0       ;
;      - wrOut~0                                       ; 1                 ; 0       ;
;      - Esc[0]~0                                      ; 1                 ; 0       ;
;      - Esc[1]~1                                      ; 1                 ; 0       ;
;      - Esc[2]~2                                      ; 1                 ; 0       ;
;      - Esc[3]~3                                      ; 1                 ; 0       ;
;      - Esc[4]~4                                      ; 1                 ; 0       ;
;      - Esc[5]~5                                      ; 1                 ; 0       ;
;      - Esc[6]~6                                      ; 1                 ; 0       ;
;      - Esc[7]~7                                      ; 1                 ; 0       ;
;      - Mux0~0                                        ; 1                 ; 0       ;
;      - Mux1~0                                        ; 1                 ; 0       ;
; instruction[0]                                       ;                   ;         ;
;      - done[0]                                       ; 0                 ; 0       ;
;      - done[1]                                       ; 0                 ; 0       ;
;      - dataOut[0]~0                                  ; 0                 ; 0       ;
;      - incorrect_addr_flag~2                         ; 0                 ; 0       ;
;      - done[2]~0                                     ; 0                 ; 0       ;
;      - Mux5~1                                        ; 0                 ; 0       ;
;      - Mux2~0                                        ; 0                 ; 0       ;
;      - count_clk[2]~1                                ; 0                 ; 0       ;
;      - Mux8~0                                        ; 0                 ; 0       ;
;      - Mux7~0                                        ; 0                 ; 0       ;
;      - ulaOp[0]~0                                    ; 0                 ; 0       ;
;      - Mux6~0                                        ; 0                 ; 0       ;
;      - Decoder0~0                                    ; 0                 ; 0       ;
;      - wrOut~0                                       ; 0                 ; 0       ;
;      - Esc[0]~0                                      ; 0                 ; 0       ;
;      - Esc[1]~1                                      ; 0                 ; 0       ;
;      - Esc[2]~2                                      ; 0                 ; 0       ;
;      - Esc[3]~3                                      ; 0                 ; 0       ;
;      - Esc[4]~4                                      ; 0                 ; 0       ;
;      - Esc[5]~5                                      ; 0                 ; 0       ;
;      - Esc[6]~6                                      ; 0                 ; 0       ;
;      - Esc[7]~7                                      ; 0                 ; 0       ;
;      - Mux0~0                                        ; 0                 ; 0       ;
;      - Mux1~0                                        ; 0                 ; 0       ;
; instruction[1]                                       ;                   ;         ;
;      - dataOut[0]~0                                  ; 0                 ; 0       ;
;      - incorrect_addr_flag~2                         ; 0                 ; 0       ;
;      - done[2]~0                                     ; 0                 ; 0       ;
;      - Mux5~0                                        ; 0                 ; 0       ;
;      - Mux5~1                                        ; 0                 ; 0       ;
;      - Mux4~0                                        ; 0                 ; 0       ;
;      - Mux2~0                                        ; 0                 ; 0       ;
;      - count_clk[2]~1                                ; 0                 ; 0       ;
;      - Mux8~0                                        ; 0                 ; 0       ;
;      - Mux7~0                                        ; 0                 ; 0       ;
;      - ulaOp[0]~0                                    ; 0                 ; 0       ;
;      - Mux6~0                                        ; 0                 ; 0       ;
;      - Decoder0~0                                    ; 0                 ; 0       ;
;      - wrOut~0                                       ; 0                 ; 0       ;
;      - Esc[0]~0                                      ; 0                 ; 0       ;
;      - Esc[1]~1                                      ; 0                 ; 0       ;
;      - Esc[2]~2                                      ; 0                 ; 0       ;
;      - Esc[3]~3                                      ; 0                 ; 0       ;
;      - Esc[4]~4                                      ; 0                 ; 0       ;
;      - Esc[5]~5                                      ; 0                 ; 0       ;
;      - Esc[6]~6                                      ; 0                 ; 0       ;
;      - Esc[7]~7                                      ; 0                 ; 0       ;
;      - Mux0~0                                        ; 0                 ; 0       ;
;      - Mux1~0                                        ; 0                 ; 0       ;
; instruction[6]                                       ;                   ;         ;
;      - registerBank25:matB|Add0~21                   ; 1                 ; 0       ;
;      - registerBank25:matB|Add0~13                   ; 1                 ; 0       ;
;      - registerBank25:matA|Add0~21                   ; 1                 ; 0       ;
;      - registerBank25:matA|Add0~9                    ; 1                 ; 0       ;
;      - incorrect_addr_flag~0                         ; 1                 ; 0       ;
;      - incorrect_addr_flag~1                         ; 1                 ; 0       ;
;      - regOut:matC|mux3b:row|Equal0~0                ; 0                 ; 0       ;
;      - regOut:matC|mux3b:row|data[0]~0               ; 1                 ; 0       ;
;      - regOut:matC|mux3b:row|data[7]~2               ; 0                 ; 0       ;
;      - regOut:matC|mux3b:row|data[1]~3               ; 1                 ; 0       ;
;      - regOut:matC|mux3b:row|data[2]~5               ; 1                 ; 0       ;
;      - regOut:matC|mux3b:row|data[3]~7               ; 1                 ; 0       ;
;      - regOut:matC|mux3b:row|data[4]~9               ; 1                 ; 0       ;
;      - regOut:matC|mux3b:row|data[5]~11              ; 0                 ; 0       ;
;      - regOut:matC|mux3b:row|data[6]~13              ; 1                 ; 0       ;
;      - regOut:matC|mux3b:row|data[7]~15              ; 0                 ; 0       ;
;      - registerBank25:matA|demux3b:col3|Equal0~0     ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:col3|Equal0~1     ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:col3|Equal0~2     ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:col3|Equal0~3     ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:col3|Equal0~4     ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:col1|Equal0~0     ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:col1|Equal0~1     ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:col1|Equal0~2     ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:col1|Equal0~3     ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:col1|Equal0~4     ; 1                 ; 0       ;
;      - registerBank25:matB|regclk                    ; 1                 ; 0       ;
;      - Esc[3]~3                                      ; 0                 ; 0       ;
; instruction[7]                                       ;                   ;         ;
;      - registerBank25:matB|Add0~9                    ; 1                 ; 0       ;
;      - registerBank25:matB|Add0~21                   ; 1                 ; 0       ;
;      - registerBank25:matA|Add0~13                   ; 1                 ; 0       ;
;      - registerBank25:matA|Add0~21                   ; 1                 ; 0       ;
;      - incorrect_addr_flag~0                         ; 1                 ; 0       ;
;      - incorrect_addr_flag~1                         ; 1                 ; 0       ;
;      - regOut:matC|mux3b:row|Equal0~0                ; 1                 ; 0       ;
;      - regOut:matC|mux3b:row|data[0]~0               ; 1                 ; 0       ;
;      - regOut:matC|mux3b:row|data[7]~2               ; 1                 ; 0       ;
;      - regOut:matC|mux3b:row|data[1]~3               ; 1                 ; 0       ;
;      - regOut:matC|mux3b:row|data[2]~5               ; 1                 ; 0       ;
;      - regOut:matC|mux3b:row|data[3]~7               ; 1                 ; 0       ;
;      - regOut:matC|mux3b:row|data[4]~9               ; 1                 ; 0       ;
;      - regOut:matC|mux3b:row|data[5]~11              ; 1                 ; 0       ;
;      - regOut:matC|mux3b:row|data[6]~13              ; 1                 ; 0       ;
;      - regOut:matC|mux3b:row|data[7]~15              ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut4[7]~0 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut3[7]~0 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut2[7]~0 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut3[2]~0 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut3[1]~1 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut3[0]~2 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut3[7]~3 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut3[6]~4 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut3[5]~5 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut3[4]~6 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut3[3]~7 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut0[2]~0 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut0[1]~1 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut0[0]~2 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut0[7]~3 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut0[6]~4 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut0[5]~5 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut0[4]~6 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut0[3]~7 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut1[2]~0 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut1[1]~1 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut1[0]~2 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut1[7]~3 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut1[6]~4 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut1[5]~5 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut1[4]~6 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut1[3]~7 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut2[2]~0 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut2[1]~1 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut2[0]~2 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut2[7]~3 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut2[6]~4 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut2[5]~5 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut2[4]~6 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut2[3]~7 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut0[7]~0 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut4[3]~0 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut4[2]~1 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut4[1]~2 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut4[0]~3 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut4[7]~4 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut4[6]~5 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut4[5]~6 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut4[4]~7 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut1[7]~0 ; 1                 ; 0       ;
;      - registerBank25:matB|regclk                    ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut4[6]~1 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut3[6]~1 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut2[6]~1 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut0[6]~1 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut1[6]~1 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut0[5]~2 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut0[4]~3 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut0[3]~4 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut0[2]~5 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut0[1]~6 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut0[0]~7 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut1[5]~2 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut1[4]~3 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut1[3]~4 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut1[2]~5 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut1[1]~6 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut1[0]~7 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut3[5]~2 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut3[4]~3 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut3[3]~4 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut3[2]~5 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut3[1]~6 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut3[0]~7 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut4[5]~2 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut4[4]~3 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut4[3]~4 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut4[2]~5 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut4[1]~6 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut4[0]~7 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut2[5]~2 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut2[4]~3 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut2[3]~4 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut2[2]~5 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut2[1]~6 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut2[0]~7 ; 1                 ; 0       ;
;      - Esc[4]~4                                      ; 1                 ; 0       ;
; instruction[8]                                       ;                   ;         ;
;      - registerBank25:matB|Add0~17                   ; 0                 ; 0       ;
;      - registerBank25:matB|Add0~13                   ; 0                 ; 0       ;
;      - registerBank25:matA|Add0~17                   ; 0                 ; 0       ;
;      - registerBank25:matA|Add0~9                    ; 0                 ; 0       ;
;      - incorrect_addr_flag~0                         ; 0                 ; 0       ;
;      - incorrect_addr_flag~1                         ; 0                 ; 0       ;
;      - regOut:matC|mux3b:row|Equal0~0                ; 0                 ; 0       ;
;      - regOut:matC|mux3b:row|data[0]~0               ; 0                 ; 0       ;
;      - regOut:matC|mux3b:row|data[0]~1               ; 0                 ; 0       ;
;      - regOut:matC|mux3b:row|data[7]~2               ; 0                 ; 0       ;
;      - regOut:matC|mux3b:row|data[1]~3               ; 0                 ; 0       ;
;      - regOut:matC|mux3b:row|data[1]~4               ; 0                 ; 0       ;
;      - regOut:matC|mux3b:row|data[2]~5               ; 0                 ; 0       ;
;      - regOut:matC|mux3b:row|data[2]~6               ; 0                 ; 0       ;
;      - regOut:matC|mux3b:row|data[3]~7               ; 0                 ; 0       ;
;      - regOut:matC|mux3b:row|data[3]~8               ; 0                 ; 0       ;
;      - regOut:matC|mux3b:row|data[4]~9               ; 0                 ; 0       ;
;      - regOut:matC|mux3b:row|data[4]~10              ; 0                 ; 0       ;
;      - regOut:matC|mux3b:row|data[5]~11              ; 0                 ; 0       ;
;      - regOut:matC|mux3b:row|data[5]~12              ; 0                 ; 0       ;
;      - regOut:matC|mux3b:row|data[6]~13              ; 0                 ; 0       ;
;      - regOut:matC|mux3b:row|data[6]~14              ; 0                 ; 0       ;
;      - regOut:matC|mux3b:row|data[7]~15              ; 0                 ; 0       ;
;      - regOut:matC|mux3b:row|data[7]~16              ; 0                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut4[7]~0 ; 0                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut3[7]~0 ; 0                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut2[7]~0 ; 0                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut3[2]~0 ; 0                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut3[1]~1 ; 0                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut3[0]~2 ; 0                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut3[7]~3 ; 0                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut3[6]~4 ; 0                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut3[5]~5 ; 0                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut3[4]~6 ; 0                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut3[3]~7 ; 0                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut0[2]~0 ; 0                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut0[1]~1 ; 0                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut0[0]~2 ; 0                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut0[7]~3 ; 0                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut0[6]~4 ; 0                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut0[5]~5 ; 0                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut0[4]~6 ; 0                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut0[3]~7 ; 0                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut1[2]~0 ; 0                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut1[1]~1 ; 0                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut1[0]~2 ; 0                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut1[7]~3 ; 0                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut1[6]~4 ; 0                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut1[5]~5 ; 0                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut1[4]~6 ; 0                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut1[3]~7 ; 0                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut2[2]~0 ; 0                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut2[1]~1 ; 0                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut2[0]~2 ; 0                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut2[7]~3 ; 0                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut2[6]~4 ; 0                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut2[5]~5 ; 0                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut2[4]~6 ; 0                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut2[3]~7 ; 0                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut0[7]~0 ; 0                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut4[3]~0 ; 0                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut4[2]~1 ; 0                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut4[1]~2 ; 0                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut4[0]~3 ; 0                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut4[7]~4 ; 0                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut4[6]~5 ; 0                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut4[5]~6 ; 0                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut4[4]~7 ; 0                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut1[7]~0 ; 0                 ; 0       ;
;      - WideOr2~0                                     ; 0                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut4[6]~1 ; 0                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut3[6]~1 ; 0                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut2[6]~1 ; 0                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut0[6]~1 ; 0                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut1[6]~1 ; 0                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut0[5]~2 ; 0                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut0[4]~3 ; 0                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut0[3]~4 ; 0                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut0[2]~5 ; 0                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut0[1]~6 ; 0                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut0[0]~7 ; 0                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut1[5]~2 ; 0                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut1[4]~3 ; 0                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut1[3]~4 ; 0                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut1[2]~5 ; 0                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut1[1]~6 ; 0                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut1[0]~7 ; 0                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut3[5]~2 ; 0                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut3[4]~3 ; 0                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut3[3]~4 ; 0                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut3[2]~5 ; 0                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut3[1]~6 ; 0                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut3[0]~7 ; 0                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut4[5]~2 ; 0                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut4[4]~3 ; 0                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut4[3]~4 ; 0                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut4[2]~5 ; 0                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut4[1]~6 ; 0                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut4[0]~7 ; 0                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut2[5]~2 ; 0                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut2[4]~3 ; 0                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut2[3]~4 ; 0                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut2[2]~5 ; 0                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut2[1]~6 ; 0                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut2[0]~7 ; 0                 ; 0       ;
;      - Esc[5]~5                                      ; 0                 ; 0       ;
; instruction[9]                                       ;                   ;         ;
;      - registerBank25:matB|Add0~21                   ; 1                 ; 0       ;
;      - registerBank25:matB|Add0~13                   ; 1                 ; 0       ;
;      - registerBank25:matB|Add0~1                    ; 1                 ; 0       ;
;      - registerBank25:matA|Add0~21                   ; 1                 ; 0       ;
;      - registerBank25:matA|Add0~9                    ; 1                 ; 0       ;
;      - registerBank25:matA|Add0~1                    ; 1                 ; 0       ;
;      - incorrect_addr_flag~0                         ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut4[7]~0 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut3[7]~0 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut2[7]~0 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut3[2]~0 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut3[1]~1 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut3[0]~2 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut3[7]~3 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut3[6]~4 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut3[5]~5 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut3[4]~6 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut3[3]~7 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut0[2]~0 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut0[1]~1 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut0[0]~2 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut0[7]~3 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut0[6]~4 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut0[5]~5 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut0[4]~6 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut0[3]~7 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut1[2]~0 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut1[1]~1 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut1[0]~2 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut1[7]~3 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut1[6]~4 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut1[5]~5 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut1[4]~6 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut1[3]~7 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut2[2]~0 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut2[1]~1 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut2[0]~2 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut2[7]~3 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut2[6]~4 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut2[5]~5 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut2[4]~6 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut2[3]~7 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut0[7]~0 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut4[3]~0 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut4[2]~1 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut4[1]~2 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut4[0]~3 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut4[7]~4 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut4[6]~5 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut4[5]~6 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut4[4]~7 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut1[7]~0 ; 1                 ; 0       ;
;      - WideOr1~0                                     ; 1                 ; 0       ;
;      - WideOr2~0                                     ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut4[6]~1 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut3[6]~1 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut2[6]~1 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut0[6]~1 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut1[6]~1 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut0[5]~2 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut0[4]~3 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut0[3]~4 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut0[2]~5 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut0[1]~6 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut0[0]~7 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut1[5]~2 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut1[4]~3 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut1[3]~4 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut1[2]~5 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut1[1]~6 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut1[0]~7 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut3[5]~2 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut3[4]~3 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut3[3]~4 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut3[2]~5 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut3[1]~6 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut3[0]~7 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut4[5]~2 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut4[4]~3 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut4[3]~4 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut4[2]~5 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut4[1]~6 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut4[0]~7 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut2[5]~2 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut2[4]~3 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut2[3]~4 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut2[2]~5 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut2[1]~6 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut2[0]~7 ; 1                 ; 0       ;
;      - Esc[6]~6                                      ; 1                 ; 0       ;
; instruction[4]                                       ;                   ;         ;
;      - registerBank25:matB|Add0~9                    ; 1                 ; 0       ;
;      - registerBank25:matA|Add0~13                   ; 1                 ; 0       ;
;      - incorrect_addr_flag~0                         ; 1                 ; 0       ;
;      - incorrect_addr_flag~1                         ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:col3|Equal0~0     ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:col3|Equal0~1     ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:col3|Equal0~2     ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:col3|Equal0~3     ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:col3|Equal0~4     ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:col1|Equal0~0     ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:col1|Equal0~1     ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:col1|Equal0~2     ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:col1|Equal0~3     ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:col1|Equal0~4     ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col0|Equal0~0               ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col0|data[0]~0              ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col4|data[7]~0              ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col3|data[0]~0              ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col2|data[0]~0              ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col1|data[0]~0              ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col4|data[0]~1              ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col0|data[1]~2              ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col3|data[1]~2              ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col2|data[1]~2              ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col1|data[1]~2              ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col4|data[1]~3              ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col0|data[2]~4              ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col3|data[2]~4              ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col2|data[2]~4              ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col1|data[2]~4              ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col4|data[2]~5              ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col0|data[3]~6              ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col3|data[3]~6              ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col2|data[3]~6              ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col1|data[3]~6              ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col4|data[3]~7              ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col0|data[4]~8              ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col3|data[4]~8              ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col2|data[4]~8              ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col1|data[4]~8              ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col4|data[4]~9              ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col0|data[5]~10             ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col3|data[5]~10             ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col2|data[5]~10             ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col1|data[5]~10             ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col4|data[5]~11             ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col0|data[6]~12             ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col3|data[6]~12             ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col2|data[6]~12             ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col1|data[6]~12             ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col4|data[6]~13             ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col0|data[7]~14             ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col3|data[7]~14             ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col2|data[7]~14             ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col1|data[7]~14             ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col4|data[7]~15             ; 1                 ; 0       ;
;      - WideOr1~0                                     ; 1                 ; 0       ;
;      - WideOr2~1                                     ; 1                 ; 0       ;
;      - Esc[1]~1                                      ; 1                 ; 0       ;
; instruction[5]                                       ;                   ;         ;
;      - registerBank25:matB|Add0~17                   ; 1                 ; 0       ;
;      - registerBank25:matA|Add0~17                   ; 1                 ; 0       ;
;      - incorrect_addr_flag~0                         ; 1                 ; 0       ;
;      - incorrect_addr_flag~1                         ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:col3|Equal0~0     ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:col3|Equal0~1     ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:col3|Equal0~2     ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:col3|Equal0~3     ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:col3|Equal0~4     ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:col1|Equal0~0     ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:col1|Equal0~1     ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:col1|Equal0~2     ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:col1|Equal0~3     ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:col1|Equal0~4     ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col0|Equal0~0               ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col0|data[0]~0              ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col0|data[0]~1              ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col4|data[7]~0              ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col3|data[0]~0              ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col3|data[0]~1              ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col2|data[0]~0              ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col2|data[0]~1              ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col1|data[0]~0              ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col1|data[0]~1              ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col4|data[0]~1              ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col4|data[0]~2              ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col0|data[1]~2              ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col0|data[1]~3              ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col3|data[1]~2              ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col3|data[1]~3              ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col2|data[1]~2              ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col2|data[1]~3              ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col1|data[1]~2              ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col1|data[1]~3              ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col4|data[1]~3              ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col4|data[1]~4              ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col0|data[2]~4              ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col0|data[2]~5              ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col3|data[2]~4              ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col3|data[2]~5              ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col2|data[2]~4              ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col2|data[2]~5              ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col1|data[2]~4              ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col1|data[2]~5              ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col4|data[2]~5              ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col4|data[2]~6              ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col0|data[3]~6              ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col0|data[3]~7              ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col3|data[3]~6              ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col3|data[3]~7              ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col2|data[3]~6              ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col2|data[3]~7              ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col1|data[3]~6              ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col1|data[3]~7              ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col4|data[3]~7              ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col4|data[3]~8              ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col0|data[4]~8              ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col0|data[4]~9              ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col3|data[4]~8              ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col3|data[4]~9              ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col2|data[4]~8              ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col2|data[4]~9              ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col1|data[4]~8              ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col1|data[4]~9              ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col4|data[4]~9              ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col4|data[4]~10             ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col0|data[5]~10             ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col0|data[5]~11             ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col3|data[5]~10             ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col3|data[5]~11             ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col2|data[5]~10             ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col2|data[5]~11             ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col1|data[5]~10             ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col1|data[5]~11             ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col4|data[5]~11             ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col4|data[5]~12             ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col0|data[6]~12             ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col0|data[6]~13             ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col3|data[6]~12             ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col3|data[6]~13             ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col2|data[6]~12             ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col2|data[6]~13             ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col1|data[6]~12             ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col1|data[6]~13             ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col4|data[6]~13             ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col4|data[6]~14             ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col0|data[7]~14             ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col0|data[7]~15             ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col3|data[7]~14             ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col3|data[7]~15             ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col2|data[7]~14             ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col2|data[7]~15             ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col1|data[7]~14             ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col1|data[7]~15             ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col4|data[7]~15             ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col4|data[7]~16             ; 1                 ; 0       ;
;      - WideOr1~0                                     ; 1                 ; 0       ;
;      - WideOr2~1                                     ; 1                 ; 0       ;
;      - Esc[2]~2                                      ; 1                 ; 0       ;
; instruction[3]                                       ;                   ;         ;
;      - registerBank25:matB|Add0~9                    ; 1                 ; 0       ;
;      - registerBank25:matB|Add0~17                   ; 1                 ; 0       ;
;      - registerBank25:matB|Add0~21                   ; 1                 ; 0       ;
;      - registerBank25:matB|Add0~13                   ; 1                 ; 0       ;
;      - registerBank25:matB|Add0~1                    ; 1                 ; 0       ;
;      - registerBank25:matA|Add0~13                   ; 1                 ; 0       ;
;      - registerBank25:matA|Add0~17                   ; 1                 ; 0       ;
;      - registerBank25:matA|Add0~21                   ; 1                 ; 0       ;
;      - registerBank25:matA|Add0~9                    ; 1                 ; 0       ;
;      - registerBank25:matA|Add0~1                    ; 1                 ; 0       ;
;      - incorrect_addr_flag~1                         ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut4[7]~0 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:col3|Equal0~0     ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:col3|Equal0~1     ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:col3|Equal0~2     ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:col3|Equal0~3     ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:col3|Equal0~4     ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut3[7]~0 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut2[7]~0 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut3[2]~0 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:col1|Equal0~0     ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut3[1]~1 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut3[0]~2 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut3[7]~3 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut3[6]~4 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut3[5]~5 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut3[4]~6 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut3[3]~7 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:col1|Equal0~1     ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:col1|Equal0~2     ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut0[2]~0 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut0[1]~1 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut0[0]~2 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut0[7]~3 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut0[6]~4 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut0[5]~5 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut0[4]~6 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut0[3]~7 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut1[2]~0 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut1[1]~1 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut1[0]~2 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut1[7]~3 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut1[6]~4 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut1[5]~5 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut1[4]~6 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut1[3]~7 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:col1|Equal0~3     ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:col1|Equal0~4     ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut2[2]~0 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut2[1]~1 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut2[0]~2 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut2[7]~3 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut2[6]~4 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut2[5]~5 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut2[4]~6 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut2[3]~7 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut0[7]~0 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut4[3]~0 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut4[2]~1 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut4[1]~2 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut4[0]~3 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut4[7]~4 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut4[6]~5 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut4[5]~6 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut4[4]~7 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut1[7]~0 ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col0|Equal0~0               ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col0|data[0]~0              ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col4|data[7]~0              ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col3|data[0]~0              ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col2|data[0]~0              ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col1|data[0]~0              ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col4|data[0]~1              ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col0|data[1]~2              ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col3|data[1]~2              ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col2|data[1]~2              ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col1|data[1]~2              ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col4|data[1]~3              ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col0|data[2]~4              ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col3|data[2]~4              ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col2|data[2]~4              ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col1|data[2]~4              ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col4|data[2]~5              ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col0|data[3]~6              ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col3|data[3]~6              ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col2|data[3]~6              ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col1|data[3]~6              ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col4|data[3]~7              ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col0|data[4]~8              ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col3|data[4]~8              ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col2|data[4]~8              ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col1|data[4]~8              ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col4|data[4]~9              ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col0|data[5]~10             ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col3|data[5]~10             ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col2|data[5]~10             ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col1|data[5]~10             ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col4|data[5]~11             ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col0|data[6]~12             ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col3|data[6]~12             ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col2|data[6]~12             ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col1|data[6]~12             ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col4|data[6]~13             ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col0|data[7]~14             ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col3|data[7]~14             ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col2|data[7]~14             ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col1|data[7]~14             ; 1                 ; 0       ;
;      - regOut:matC|mux3b:col4|data[7]~15             ; 1                 ; 0       ;
;      - registerBank25:matA|regclk~0                  ; 0                 ; 0       ;
;      - registerBank25:matB|regclk~0                  ; 0                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut4[6]~1 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut3[6]~1 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut2[6]~1 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut0[6]~1 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut1[6]~1 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut0[5]~2 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut0[4]~3 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut0[3]~4 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut0[2]~5 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut0[1]~6 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut0[0]~7 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut1[5]~2 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut1[4]~3 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut1[3]~4 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut1[2]~5 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut1[1]~6 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut1[0]~7 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut3[5]~2 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut3[4]~3 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut3[3]~4 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut3[2]~5 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut3[1]~6 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut3[0]~7 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut4[5]~2 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut4[4]~3 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut4[3]~4 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut4[2]~5 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut4[1]~6 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut4[0]~7 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut2[5]~2 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut2[4]~3 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut2[3]~4 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut2[2]~5 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut2[1]~6 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut2[0]~7 ; 1                 ; 0       ;
;      - Esc[0]~0                                      ; 0                 ; 0       ;
; instruction[17]                                      ;                   ;         ;
;      - registerBank25:matA|demux3b:row|dataOut4[7]~0 ; 0                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut3[7]~0 ; 0                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut2[7]~0 ; 0                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut3[7]~3 ; 0                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut0[7]~3 ; 0                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut1[7]~3 ; 0                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut2[7]~3 ; 0                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut0[7]~0 ; 0                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut4[7]~4 ; 0                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut1[7]~0 ; 0                 ; 0       ;
;      - WideOr1~1                                     ; 0                 ; 0       ;
;      - WideOr2~1                                     ; 0                 ; 0       ;
; instruction[12]                                      ;                   ;         ;
;      - registerBank25:matB|demux3b:row|dataOut3[2]~0 ; 0                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut0[2]~0 ; 0                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut1[2]~0 ; 0                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut2[2]~0 ; 0                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut4[2]~1 ; 0                 ; 0       ;
;      - registerBank25:matA|regclk                    ; 0                 ; 0       ;
;      - WideOr2~0                                     ; 0                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut0[2]~5 ; 0                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut1[2]~5 ; 0                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut3[2]~5 ; 0                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut4[2]~5 ; 0                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut2[2]~5 ; 0                 ; 0       ;
; instruction[11]                                      ;                   ;         ;
;      - registerBank25:matB|demux3b:row|dataOut3[1]~1 ; 0                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut0[1]~1 ; 0                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut1[1]~1 ; 0                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut2[1]~1 ; 0                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut4[1]~2 ; 0                 ; 0       ;
;      - WideOr1~0                                     ; 0                 ; 0       ;
;      - WideOr2~0                                     ; 0                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut0[1]~6 ; 0                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut1[1]~6 ; 0                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut3[1]~6 ; 0                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut4[1]~6 ; 0                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut2[1]~6 ; 0                 ; 0       ;
; instruction[10]                                      ;                   ;         ;
;      - registerBank25:matB|demux3b:row|dataOut3[0]~2 ; 0                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut0[0]~2 ; 0                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut1[0]~2 ; 0                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut2[0]~2 ; 0                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut4[0]~3 ; 0                 ; 0       ;
;      - WideOr1~0                                     ; 0                 ; 0       ;
;      - WideOr2~0                                     ; 0                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut0[0]~7 ; 0                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut1[0]~7 ; 0                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut3[0]~7 ; 0                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut4[0]~7 ; 0                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut2[0]~7 ; 0                 ; 0       ;
;      - Esc[7]~7                                      ; 0                 ; 0       ;
; instruction[16]                                      ;                   ;         ;
;      - registerBank25:matB|demux3b:row|dataOut3[6]~4 ; 0                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut0[6]~4 ; 0                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut1[6]~4 ; 0                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut2[6]~4 ; 0                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut4[6]~5 ; 0                 ; 0       ;
;      - WideOr1~1                                     ; 0                 ; 0       ;
;      - WideOr2~1                                     ; 0                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut4[6]~1 ; 0                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut3[6]~1 ; 0                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut2[6]~1 ; 0                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut0[6]~1 ; 0                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut1[6]~1 ; 0                 ; 0       ;
; instruction[15]                                      ;                   ;         ;
;      - registerBank25:matB|demux3b:row|dataOut3[5]~5 ; 0                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut0[5]~5 ; 0                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut1[5]~5 ; 0                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut2[5]~5 ; 0                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut4[5]~6 ; 0                 ; 0       ;
;      - WideOr1~1                                     ; 0                 ; 0       ;
;      - WideOr2~1                                     ; 0                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut0[5]~2 ; 0                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut1[5]~2 ; 0                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut3[5]~2 ; 0                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut4[5]~2 ; 0                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut2[5]~2 ; 0                 ; 0       ;
; instruction[14]                                      ;                   ;         ;
;      - registerBank25:matB|demux3b:row|dataOut3[4]~6 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut0[4]~6 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut1[4]~6 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut2[4]~6 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut4[4]~7 ; 1                 ; 0       ;
;      - WideOr1~1                                     ; 1                 ; 0       ;
;      - WideOr2~1                                     ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut0[4]~3 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut1[4]~3 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut3[4]~3 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut4[4]~3 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut2[4]~3 ; 1                 ; 0       ;
; instruction[13]                                      ;                   ;         ;
;      - registerBank25:matB|demux3b:row|dataOut3[3]~7 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut0[3]~7 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut1[3]~7 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut2[3]~7 ; 1                 ; 0       ;
;      - registerBank25:matB|demux3b:row|dataOut4[3]~0 ; 1                 ; 0       ;
;      - WideOr1~1                                     ; 1                 ; 0       ;
;      - registerBank25:matB|regclk                    ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut0[3]~4 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut1[3]~4 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut3[3]~4 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut4[3]~4 ; 1                 ; 0       ;
;      - registerBank25:matA|demux3b:row|dataOut2[3]~4 ; 1                 ; 0       ;
; wr                                                   ;                   ;         ;
;      - registerBank25:matA|regclk~0                  ; 0                 ; 0       ;
;      - registerBank25:matB|regclk~0                  ; 0                 ; 0       ;
+------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                     ;
+----------------------------------------------------------------------+----------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                                                 ; Location             ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------+----------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Mux5~1                                                               ; MLABCELL_X34_Y49_N12 ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; clearA                                                               ; FF_X34_Y18_N20       ; 600     ; Async. clear ; no     ; --                   ; --               ; --                        ;
; clk                                                                  ; PIN_AA26             ; 825     ; Clock        ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; count_clk[2]~1                                                       ; MLABCELL_X34_Y49_N3  ; 3       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; dataOut[0]~0                                                         ; MLABCELL_X34_Y49_N54 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; instruction[0]                                                       ; PIN_C12              ; 24      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; regOut:matC|mux3b:col4|data[7]~0                                     ; LABCELL_X33_Y7_N30   ; 40      ; Latch enable ; no     ; --                   ; --               ; --                        ;
; regOut:matC|mux3b:row|data[7]~2                                      ; LABCELL_X33_Y8_N12   ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; registerBank25:matA|ShiftLeft0~0                                     ; LABCELL_X37_Y16_N57  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; registerBank25:matA|ShiftLeft0~1                                     ; LABCELL_X70_Y18_N57  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; registerBank25:matA|ShiftLeft0~10                                    ; LABCELL_X57_Y18_N27  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; registerBank25:matA|ShiftLeft0~11                                    ; LABCELL_X37_Y16_N36  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; registerBank25:matA|ShiftLeft0~12                                    ; LABCELL_X37_Y16_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; registerBank25:matA|ShiftLeft0~13                                    ; LABCELL_X45_Y15_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; registerBank25:matA|ShiftLeft0~14                                    ; LABCELL_X40_Y22_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; registerBank25:matA|ShiftLeft0~15                                    ; LABCELL_X37_Y16_N51  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; registerBank25:matA|ShiftLeft0~16                                    ; LABCELL_X37_Y16_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; registerBank25:matA|ShiftLeft0~17                                    ; MLABCELL_X52_Y20_N54 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; registerBank25:matA|ShiftLeft0~18                                    ; LABCELL_X57_Y28_N21  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; registerBank25:matA|ShiftLeft0~19                                    ; LABCELL_X24_Y16_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; registerBank25:matA|ShiftLeft0~2                                     ; MLABCELL_X59_Y31_N27 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; registerBank25:matA|ShiftLeft0~20                                    ; LABCELL_X37_Y16_N27  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; registerBank25:matA|ShiftLeft0~21                                    ; LABCELL_X37_Y20_N57  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; registerBank25:matA|ShiftLeft0~22                                    ; LABCELL_X37_Y16_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; registerBank25:matA|ShiftLeft0~23                                    ; LABCELL_X24_Y14_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; registerBank25:matA|ShiftLeft0~24                                    ; LABCELL_X50_Y30_N48  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; registerBank25:matA|ShiftLeft0~3                                     ; LABCELL_X31_Y14_N39  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; registerBank25:matA|ShiftLeft0~4                                     ; LABCELL_X37_Y16_N21  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; registerBank25:matA|ShiftLeft0~5                                     ; LABCELL_X27_Y31_N15  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; registerBank25:matA|ShiftLeft0~6                                     ; LABCELL_X57_Y18_N21  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; registerBank25:matA|ShiftLeft0~7                                     ; LABCELL_X63_Y27_N15  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; registerBank25:matA|ShiftLeft0~8                                     ; LABCELL_X42_Y13_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; registerBank25:matA|ShiftLeft0~9                                     ; LABCELL_X36_Y28_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; registerBank25:matA|demux3b:col3|Equal0~0                            ; LABCELL_X27_Y31_N51  ; 40      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; registerBank25:matA|demux3b:col3|Equal0~1                            ; LABCELL_X51_Y20_N54  ; 40      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; registerBank25:matA|demux3b:col3|Equal0~2                            ; LABCELL_X51_Y24_N54  ; 40      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; registerBank25:matA|demux3b:col3|Equal0~3                            ; MLABCELL_X34_Y8_N54  ; 40      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; registerBank25:matA|demux3b:col3|Equal0~4                            ; LABCELL_X37_Y16_N45  ; 40      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; registerBank25:matA|regclk                                           ; LABCELL_X40_Y29_N12  ; 200     ; Clock        ; no     ; --                   ; --               ; --                        ;
; registerBank25:matB|ShiftLeft0~0                                     ; LABCELL_X63_Y19_N51  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; registerBank25:matB|ShiftLeft0~1                                     ; LABCELL_X64_Y18_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; registerBank25:matB|ShiftLeft0~10                                    ; LABCELL_X30_Y14_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; registerBank25:matB|ShiftLeft0~11                                    ; LABCELL_X29_Y11_N21  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; registerBank25:matB|ShiftLeft0~12                                    ; LABCELL_X53_Y27_N9   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; registerBank25:matB|ShiftLeft0~13                                    ; LABCELL_X56_Y28_N9   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; registerBank25:matB|ShiftLeft0~14                                    ; LABCELL_X29_Y14_N51  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; registerBank25:matB|ShiftLeft0~15                                    ; LABCELL_X48_Y27_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; registerBank25:matB|ShiftLeft0~16                                    ; LABCELL_X48_Y27_N57  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; registerBank25:matB|ShiftLeft0~17                                    ; MLABCELL_X39_Y28_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; registerBank25:matB|ShiftLeft0~18                                    ; LABCELL_X19_Y32_N27  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; registerBank25:matB|ShiftLeft0~19                                    ; LABCELL_X22_Y31_N9   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; registerBank25:matB|ShiftLeft0~2                                     ; MLABCELL_X65_Y15_N54 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; registerBank25:matB|ShiftLeft0~20                                    ; LABCELL_X16_Y30_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; registerBank25:matB|ShiftLeft0~21                                    ; LABCELL_X16_Y30_N27  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; registerBank25:matB|ShiftLeft0~22                                    ; LABCELL_X27_Y32_N21  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; registerBank25:matB|ShiftLeft0~23                                    ; LABCELL_X36_Y16_N15  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; registerBank25:matB|ShiftLeft0~24                                    ; LABCELL_X62_Y20_N51  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; registerBank25:matB|ShiftLeft0~3                                     ; LABCELL_X35_Y27_N12  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; registerBank25:matB|ShiftLeft0~4                                     ; LABCELL_X33_Y38_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; registerBank25:matB|ShiftLeft0~5                                     ; LABCELL_X31_Y42_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; registerBank25:matB|ShiftLeft0~6                                     ; LABCELL_X29_Y11_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; registerBank25:matB|ShiftLeft0~7                                     ; LABCELL_X35_Y23_N42  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; registerBank25:matB|ShiftLeft0~8                                     ; LABCELL_X27_Y35_N15  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; registerBank25:matB|ShiftLeft0~9                                     ; LABCELL_X36_Y16_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; registerBank25:matB|demux3b:col1|Equal0~0                            ; LABCELL_X36_Y17_N51  ; 40      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; registerBank25:matB|demux3b:col1|Equal0~1                            ; LABCELL_X36_Y9_N3    ; 40      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; registerBank25:matB|demux3b:col1|Equal0~2                            ; LABCELL_X30_Y4_N36   ; 40      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; registerBank25:matB|demux3b:col1|Equal0~3                            ; LABCELL_X36_Y9_N36   ; 40      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; registerBank25:matB|demux3b:col1|Equal0~4                            ; LABCELL_X36_Y17_N33  ; 40      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; registerBank25:matB|regclk                                           ; LABCELL_X31_Y28_N24  ; 200     ; Clock        ; no     ; --                   ; --               ; --                        ;
; ula:ULA|always0~0                                                    ; MLABCELL_X34_Y23_N24 ; 200     ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[0].mac2[0].mac|count[2]~1      ; MLABCELL_X34_Y33_N33 ; 3       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[0].mac2[0].mac|done            ; FF_X34_Y24_N14       ; 219     ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[0].mac2[0].mac|mul_result[6]~0 ; LABCELL_X19_Y23_N27  ; 200     ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[0].mac2[0].mac|mul_result[6]~1 ; LABCELL_X33_Y22_N36  ; 200     ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ula:ULA|mulMatrix:mulMat|mac8bc2:mac1[3].mac2[2].mac|acc[7]~0        ; LABCELL_X42_Y30_N30  ; 200     ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ulaOp[0]~0                                                           ; MLABCELL_X34_Y21_N48 ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; wrOut                                                                ; FF_X36_Y25_N53       ; 201     ; Clock enable ; no     ; --                   ; --               ; --                        ;
+----------------------------------------------------------------------+----------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                     ;
+------+----------+---------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+----------------------+------------------+---------------------------+
; clk  ; PIN_AA26 ; 825     ; Global Clock         ; GCLK9            ; --                        ;
+------+----------+---------+----------------------+------------------+---------------------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+--------+------------------------+
; Name   ; Fan-Out                ;
+--------+------------------------+
; clearA ; 600                    ;
+--------+------------------------+


+-----------------------------------------------+
; Fitter DSP Block Usage Summary                ;
+---------------------------------+-------------+
; Statistic                       ; Number Used ;
+---------------------------------+-------------+
; Independent 18x18 plus 36       ; 1           ;
; Independent 27x27               ; 7           ;
; Total number of DSP blocks      ; 8           ;
;                                 ;             ;
; Fixed Point Unsigned Multiplier ; 8           ;
+---------------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+----------------------------------------------------------------------------------------+---------------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; Name                                                                                   ; Mode                      ; Location       ; Sign Representation ; Data AX Input Register ; Data AY Input Register ; Data AZ Input Register ; Data BX Input Register ; Data BY Input Register ; Data BZ Input Register ; Output Register ; Dedicated Shift Register Chain ; Dedicated Pre-Adder ; Dedicated Coefficient Storage ; Dedicated Output Adder Chain ; Dedicated Output Accumulator ;
+----------------------------------------------------------------------------------------+---------------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; ula:ULA|mulEscMatrix:mulEsc|Mult0~mult_l_mac                                           ; Independent 27x27         ; DSP_X32_Y24_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ula:ULA|mulEscMatrix:mulEsc|Mult0~1014                                                 ; Independent 27x27         ; DSP_X32_Y22_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ula:ULA|mulEscMatrix:mulEsc|Mult0~1963                                                 ; Independent 27x27         ; DSP_X32_Y20_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ula:ULA|mulEscMatrix:mulEsc|Mult0~2780                                                 ; Independent 27x27         ; DSP_X32_Y26_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ula:ULA|mulEscMatrix:mulEsc|Mult0~3469                                                 ; Independent 27x27         ; DSP_X32_Y18_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ula:ULA|mulEscMatrix:mulEsc|Mult0~4066                                                 ; Independent 27x27         ; DSP_X20_Y20_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ula:ULA|mulEscMatrix:mulEsc|Mult0~mult_h_mult_h_mult_h_mult_h_mult_h_mult_h_mult_hlmac ; Independent 18x18 plus 36 ; DSP_X20_Y16_N0 ; Unsigned            ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ula:ULA|mulEscMatrix:mulEsc|Mult0~4880                                                 ; Independent 27x27         ; DSP_X20_Y18_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
+----------------------------------------------------------------------------------------+---------------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Routing Usage Summary                                                   ;
+---------------------------------------------+---------------------------+
; Routing Resource Type                       ; Usage                     ;
+---------------------------------------------+---------------------------+
; Block interconnects                         ; 39,388 / 289,320 ( 14 % ) ;
; C12 interconnects                           ; 1,736 / 13,420 ( 13 % )   ;
; C2 interconnects                            ; 14,128 / 119,108 ( 12 % ) ;
; C4 interconnects                            ; 7,696 / 56,300 ( 14 % )   ;
; DQS bus muxes                               ; 0 / 25 ( 0 % )            ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )            ;
; DQS-9 I/O buses                             ; 0 / 25 ( 0 % )            ;
; Direct links                                ; 4,314 / 289,320 ( 1 % )   ;
; Global clocks                               ; 1 / 16 ( 6 % )            ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )             ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )            ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )            ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )           ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )            ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )           ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )            ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )            ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )           ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )            ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )            ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )           ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )           ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )            ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )            ;
; Local interconnects                         ; 6,376 / 84,580 ( 8 % )    ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )            ;
; R14 interconnects                           ; 2,616 / 12,676 ( 21 % )   ;
; R14/C12 interconnect drivers                ; 4,004 / 20,720 ( 19 % )   ;
; R3 interconnects                            ; 18,002 / 130,992 ( 14 % ) ;
; R6 interconnects                            ; 26,887 / 266,960 ( 10 % ) ;
; Spine clocks                                ; 8 / 360 ( 2 % )           ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )        ;
+---------------------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 6     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 22    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+
; Pin/Rules           ; IO_000002    ; IO_000001    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000047    ; IO_000046    ; IO_000045    ; IO_000027    ; IO_000026    ; IO_000024    ; IO_000023    ; IO_000022    ; IO_000021    ; IO_000020    ; IO_000019    ; IO_000018    ; IO_000015    ; IO_000014    ; IO_000013    ; IO_000012    ; IO_000011    ; IO_000010 ; IO_000009 ; IO_000034    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+
; Total Pass          ; 0            ; 0            ; 0            ; 0            ; 0            ; 31        ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 11           ; 0            ; 0            ; 0            ; 0            ; 11           ; 0            ; 0            ; 0            ; 0            ; 11           ; 0            ; 31        ; 31        ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0            ;
; Total Inapplicable  ; 31           ; 31           ; 31           ; 31           ; 31           ; 0         ; 31           ; 31           ; 31           ; 31           ; 31           ; 31           ; 31           ; 20           ; 31           ; 31           ; 31           ; 31           ; 20           ; 31           ; 31           ; 31           ; 31           ; 20           ; 31           ; 0         ; 0         ; 31           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0            ;
; dataOut[0]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; dataOut[1]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; dataOut[2]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; dataOut[3]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; dataOut[4]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; dataOut[5]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; dataOut[6]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; dataOut[7]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; incorrect_addr_flag ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; done_flag           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; overflow_flag       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; clk                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; instruction[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; instruction[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; instruction[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; instruction[6]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; instruction[7]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; instruction[8]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; instruction[9]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; instruction[4]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; instruction[5]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; instruction[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; instruction[17]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; instruction[12]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; instruction[11]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; instruction[10]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; instruction[16]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; instruction[15]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; instruction[14]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; instruction[13]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; wr                  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                           ;
+-----------------+-----------------------------------+-------------------+
; Source Clock(s) ; Destination Clock(s)              ; Delay Added in ns ;
+-----------------+-----------------------------------+-------------------+
; I/O             ; clk,instruction[6],instruction[3] ; 1886.9            ;
; clk             ; clk,instruction[6],instruction[3] ; 281.3             ;
; clk             ; instruction[3]                    ; 129.9             ;
; clk,I/O         ; instruction[3]                    ; 77.2              ;
; I/O             ; instruction[3]                    ; 76.2              ;
+-----------------+-----------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+-----------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                         ;
+-----------------------------------------------+---------------------------------------------------+-------------------+
; Source Register                               ; Destination Register                              ; Delay Added in ns ;
+-----------------------------------------------+---------------------------------------------------+-------------------+
; instruction[3]                                ; registerBank25:matA|reg8b:register[5].regis|q[6]  ; 10.395            ;
; instruction[6]                                ; registerBank25:matA|reg8b:register[21].regis|q[7] ; 5.993             ;
; clearA                                        ; registerBank25:matA|reg8b:register[1].regis|q[7]  ; 5.111             ;
; instruction[5]                                ; registerBank25:matA|reg8b:register[5].regis|q[6]  ; 4.738             ;
; instruction[8]                                ; registerBank25:matA|reg8b:register[5].regis|q[6]  ; 4.738             ;
; instruction[4]                                ; registerBank25:matA|reg8b:register[5].regis|q[6]  ; 4.738             ;
; instruction[7]                                ; registerBank25:matA|reg8b:register[5].regis|q[6]  ; 4.738             ;
; instruction[9]                                ; registerBank25:matA|reg8b:register[5].regis|q[6]  ; 4.599             ;
; instruction[10]                               ; registerBank25:matA|reg8b:register[9].regis|q[0]  ; 4.184             ;
; instruction[13]                               ; registerBank25:matA|reg8b:register[9].regis|q[3]  ; 4.182             ;
; instruction[14]                               ; registerBank25:matA|reg8b:register[9].regis|q[4]  ; 4.178             ;
; instruction[15]                               ; registerBank25:matA|reg8b:register[9].regis|q[5]  ; 4.178             ;
; instruction[11]                               ; registerBank25:matA|reg8b:register[9].regis|q[1]  ; 4.007             ;
; instruction[16]                               ; registerBank25:matA|reg8b:register[19].regis|q[6] ; 3.649             ;
; regOut:matC|reg8b:registers[13].register|q[3] ; regOut:matC|mux3b:col2|data[3]                    ; 3.582             ;
; regOut:matC|reg8b:registers[12].register|q[3] ; regOut:matC|mux3b:col2|data[3]                    ; 3.582             ;
; regOut:matC|reg8b:registers[11].register|q[3] ; regOut:matC|mux3b:col2|data[3]                    ; 3.582             ;
; instruction[12]                               ; registerBank25:matA|reg8b:register[19].regis|q[2] ; 3.566             ;
; regOut:matC|reg8b:registers[14].register|q[1] ; regOut:matC|mux3b:col2|data[1]                    ; 3.388             ;
; instruction[17]                               ; registerBank25:matA|reg8b:register[15].regis|q[7] ; 3.346             ;
; regOut:matC|reg8b:registers[14].register|q[4] ; regOut:matC|mux3b:col2|data[4]                    ; 3.288             ;
; regOut:matC|reg8b:registers[14].register|q[2] ; regOut:matC|mux3b:col2|data[2]                    ; 3.280             ;
; regOut:matC|reg8b:registers[11].register|q[1] ; regOut:matC|mux3b:col2|data[1]                    ; 3.275             ;
; regOut:matC|reg8b:registers[10].register|q[2] ; regOut:matC|mux3b:col2|data[2]                    ; 3.255             ;
; regOut:matC|reg8b:registers[13].register|q[1] ; regOut:matC|mux3b:col2|data[1]                    ; 3.230             ;
; regOut:matC|reg8b:registers[12].register|q[1] ; regOut:matC|mux3b:col2|data[1]                    ; 3.198             ;
; regOut:matC|reg8b:registers[11].register|q[4] ; regOut:matC|mux3b:col2|data[4]                    ; 3.190             ;
; regOut:matC|reg8b:registers[14].register|q[3] ; regOut:matC|mux3b:col2|data[3]                    ; 3.170             ;
; regOut:matC|reg8b:registers[13].register|q[4] ; regOut:matC|mux3b:col2|data[4]                    ; 3.169             ;
; regOut:matC|reg8b:registers[11].register|q[2] ; regOut:matC|mux3b:col2|data[2]                    ; 3.158             ;
; regOut:matC|reg8b:registers[13].register|q[2] ; regOut:matC|mux3b:col2|data[2]                    ; 3.139             ;
; regOut:matC|reg8b:registers[12].register|q[4] ; regOut:matC|mux3b:col2|data[4]                    ; 3.118             ;
; regOut:matC|reg8b:registers[10].register|q[1] ; regOut:matC|mux3b:col2|data[1]                    ; 3.080             ;
; regOut:matC|reg8b:registers[10].register|q[3] ; regOut:matC|mux3b:col2|data[3]                    ; 3.010             ;
; regOut:matC|reg8b:registers[12].register|q[2] ; regOut:matC|mux3b:col2|data[2]                    ; 3.002             ;
; regOut:matC|reg8b:registers[10].register|q[4] ; regOut:matC|mux3b:col2|data[4]                    ; 2.997             ;
; regOut:matC|reg8b:registers[0].register|q[6]  ; regOut:matC|mux3b:col0|data[6]                    ; 2.947             ;
; regOut:matC|reg8b:registers[24].register|q[1] ; regOut:matC|mux3b:col4|data[1]                    ; 2.934             ;
; regOut:matC|reg8b:registers[18].register|q[4] ; regOut:matC|mux3b:col3|data[4]                    ; 2.926             ;
; regOut:matC|reg8b:registers[17].register|q[4] ; regOut:matC|mux3b:col3|data[4]                    ; 2.926             ;
; regOut:matC|reg8b:registers[16].register|q[4] ; regOut:matC|mux3b:col3|data[4]                    ; 2.926             ;
; regOut:matC|reg8b:registers[23].register|q[2] ; regOut:matC|mux3b:col4|data[2]                    ; 2.926             ;
; regOut:matC|reg8b:registers[22].register|q[2] ; regOut:matC|mux3b:col4|data[2]                    ; 2.926             ;
; regOut:matC|reg8b:registers[21].register|q[2] ; regOut:matC|mux3b:col4|data[2]                    ; 2.926             ;
; regOut:matC|reg8b:registers[20].register|q[1] ; regOut:matC|mux3b:col4|data[1]                    ; 2.909             ;
; regOut:matC|reg8b:registers[1].register|q[6]  ; regOut:matC|mux3b:col0|data[6]                    ; 2.854             ;
; regOut:matC|reg8b:registers[3].register|q[6]  ; regOut:matC|mux3b:col0|data[6]                    ; 2.833             ;
; regOut:matC|reg8b:registers[21].register|q[1] ; regOut:matC|mux3b:col4|data[1]                    ; 2.812             ;
; regOut:matC|reg8b:registers[2].register|q[6]  ; regOut:matC|mux3b:col0|data[6]                    ; 2.808             ;
; regOut:matC|reg8b:registers[23].register|q[1] ; regOut:matC|mux3b:col4|data[1]                    ; 2.789             ;
; regOut:matC|reg8b:registers[10].register|q[5] ; regOut:matC|mux3b:col2|data[5]                    ; 2.780             ;
; regOut:matC|reg8b:registers[22].register|q[1] ; regOut:matC|mux3b:col4|data[1]                    ; 2.764             ;
; regOut:matC|reg8b:registers[9].register|q[5]  ; regOut:matC|mux3b:col1|data[5]                    ; 2.736             ;
; regOut:matC|reg8b:registers[20].register|q[3] ; regOut:matC|mux3b:col4|data[3]                    ; 2.712             ;
; regOut:matC|reg8b:registers[15].register|q[4] ; regOut:matC|mux3b:col3|data[4]                    ; 2.712             ;
; regOut:matC|reg8b:registers[20].register|q[2] ; regOut:matC|mux3b:col4|data[2]                    ; 2.712             ;
; regOut:matC|reg8b:registers[5].register|q[5]  ; regOut:matC|mux3b:col1|data[5]                    ; 2.711             ;
; regOut:matC|reg8b:registers[11].register|q[5] ; regOut:matC|mux3b:col2|data[5]                    ; 2.699             ;
; regOut:matC|reg8b:registers[0].register|q[7]  ; regOut:matC|mux3b:col0|data[7]                    ; 2.691             ;
; regOut:matC|reg8b:registers[13].register|q[5] ; regOut:matC|mux3b:col2|data[5]                    ; 2.669             ;
; regOut:matC|reg8b:registers[21].register|q[3] ; regOut:matC|mux3b:col4|data[3]                    ; 2.626             ;
; regOut:matC|reg8b:registers[1].register|q[7]  ; regOut:matC|mux3b:col0|data[7]                    ; 2.611             ;
; regOut:matC|reg8b:registers[6].register|q[5]  ; regOut:matC|mux3b:col1|data[5]                    ; 2.609             ;
; regOut:matC|reg8b:registers[23].register|q[3] ; regOut:matC|mux3b:col4|data[3]                    ; 2.597             ;
; regOut:matC|reg8b:registers[22].register|q[3] ; regOut:matC|mux3b:col4|data[3]                    ; 2.597             ;
; regOut:matC|reg8b:registers[3].register|q[7]  ; regOut:matC|mux3b:col0|data[7]                    ; 2.594             ;
; regOut:matC|reg8b:registers[8].register|q[5]  ; regOut:matC|mux3b:col1|data[5]                    ; 2.587             ;
; regOut:matC|reg8b:registers[2].register|q[7]  ; regOut:matC|mux3b:col0|data[7]                    ; 2.563             ;
; regOut:matC|reg8b:registers[7].register|q[5]  ; regOut:matC|mux3b:col1|data[5]                    ; 2.561             ;
; regOut:matC|reg8b:registers[3].register|q[0]  ; regOut:matC|mux3b:col0|data[0]                    ; 2.561             ;
; regOut:matC|reg8b:registers[2].register|q[0]  ; regOut:matC|mux3b:col0|data[0]                    ; 2.561             ;
; regOut:matC|reg8b:registers[1].register|q[0]  ; regOut:matC|mux3b:col0|data[0]                    ; 2.561             ;
; regOut:matC|reg8b:registers[8].register|q[4]  ; regOut:matC|mux3b:col1|data[4]                    ; 2.553             ;
; regOut:matC|reg8b:registers[7].register|q[4]  ; regOut:matC|mux3b:col1|data[4]                    ; 2.553             ;
; regOut:matC|reg8b:registers[6].register|q[4]  ; regOut:matC|mux3b:col1|data[4]                    ; 2.553             ;
; regOut:matC|reg8b:registers[19].register|q[6] ; regOut:matC|mux3b:col3|data[6]                    ; 2.537             ;
; regOut:matC|reg8b:registers[15].register|q[6] ; regOut:matC|mux3b:col3|data[6]                    ; 2.513             ;
; regOut:matC|reg8b:registers[4].register|q[6]  ; regOut:matC|mux3b:col0|data[6]                    ; 2.506             ;
; regOut:matC|reg8b:registers[9].register|q[6]  ; regOut:matC|mux3b:col1|data[6]                    ; 2.500             ;
; regOut:matC|reg8b:registers[14].register|q[6] ; regOut:matC|mux3b:col2|data[6]                    ; 2.498             ;
; regOut:matC|reg8b:registers[19].register|q[0] ; regOut:matC|mux3b:col3|data[0]                    ; 2.485             ;
; regOut:matC|reg8b:registers[19].register|q[4] ; regOut:matC|mux3b:col3|data[4]                    ; 2.478             ;
; regOut:matC|reg8b:registers[24].register|q[2] ; regOut:matC|mux3b:col4|data[2]                    ; 2.478             ;
; regOut:matC|reg8b:registers[5].register|q[6]  ; regOut:matC|mux3b:col1|data[6]                    ; 2.476             ;
; regOut:matC|reg8b:registers[24].register|q[3] ; regOut:matC|mux3b:col4|data[3]                    ; 2.476             ;
; regOut:matC|reg8b:registers[10].register|q[6] ; regOut:matC|mux3b:col2|data[6]                    ; 2.473             ;
; regOut:matC|reg8b:registers[19].register|q[3] ; regOut:matC|mux3b:col3|data[3]                    ; 2.471             ;
; regOut:matC|reg8b:registers[15].register|q[2] ; regOut:matC|mux3b:col3|data[2]                    ; 2.469             ;
; regOut:matC|reg8b:registers[19].register|q[1] ; regOut:matC|mux3b:col3|data[1]                    ; 2.455             ;
; regOut:matC|reg8b:registers[15].register|q[3] ; regOut:matC|mux3b:col3|data[3]                    ; 2.445             ;
; regOut:matC|reg8b:registers[5].register|q[4]  ; regOut:matC|mux3b:col1|data[4]                    ; 2.434             ;
; regOut:matC|reg8b:registers[12].register|q[5] ; regOut:matC|mux3b:col2|data[5]                    ; 2.432             ;
; regOut:matC|reg8b:registers[15].register|q[1] ; regOut:matC|mux3b:col3|data[1]                    ; 2.432             ;
; regOut:matC|reg8b:registers[16].register|q[6] ; regOut:matC|mux3b:col3|data[6]                    ; 2.415             ;
; regOut:matC|reg8b:registers[16].register|q[2] ; regOut:matC|mux3b:col3|data[2]                    ; 2.394             ;
; regOut:matC|reg8b:registers[18].register|q[6] ; regOut:matC|mux3b:col3|data[6]                    ; 2.392             ;
; regOut:matC|reg8b:registers[4].register|q[0]  ; regOut:matC|mux3b:col0|data[0]                    ; 2.392             ;
; regOut:matC|reg8b:registers[11].register|q[6] ; regOut:matC|mux3b:col2|data[6]                    ; 2.391             ;
; regOut:matC|reg8b:registers[14].register|q[0] ; regOut:matC|mux3b:col2|data[0]                    ; 2.384             ;
; regOut:matC|reg8b:registers[6].register|q[6]  ; regOut:matC|mux3b:col1|data[6]                    ; 2.377             ;
+-----------------------------------------------+---------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 14 of the 14 processors detected
Info (119006): Selected device 5CSEMA5F31C6 for design "CoProcessor"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 31 pins of 31 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (184020): Starting Fitter periphery placement operations
Info (11191): Automatically promoted 1 clock (1 global)
    Info (11162): clk~inputCLKENA0 with 825 fanout uses global clock CLKCTRL_G15
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
Warning (16406): 1 global input pin(s) will use non-dedicated clock routing
    Warning (16469): Source REFCLK I/O cannot be routed using dedicated clock routing for global clock driver clk~inputCLKENA0, placed at CLKCTRL_G15
        Info (179012): Refclk input I/O pad clk is placed onto PIN_AA26
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (176233): Starting register packing
Warning (335093): The Timing Analyzer is analyzing 48 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'CoProcessor.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:09
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:22
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:17
Info (170193): Fitter routing operations beginning
Info (170089): 2e+03 ns of routing delay (approximately 1.2% of available device routing delay) has been added to meet hold timing. For more information, refer to the Estimated Delay Added for Hold Timing section in the Fitter report.
Info (170195): Router estimated average interconnect usage is 10% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 39% of the available device resources in the region that extends from location X22_Y23 to location X32_Y34
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:02:12
Info (11888): Total time spent on timing analysis during the Fitter is 34.64 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:21
Info: Quartus Prime Fitter was successful. 0 errors, 8 warnings
    Info: Peak virtual memory: 2963 megabytes
    Info: Processing ended: Thu May 15 12:03:38 2025
    Info: Elapsed time: 00:04:01
    Info: Total CPU time (on all processors): 00:15:10


