+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                        ;
+--------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                    ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+--------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; inst1|rst_controller_002|alt_rst_req_sync_uq1                                                                ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|rst_controller_002|alt_rst_sync_uq1                                                                    ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|rst_controller_002                                                                                     ; 33    ; 30             ; 0            ; 30             ; 1      ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|rst_controller_001|alt_rst_req_sync_uq1                                                                ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|rst_controller_001|alt_rst_sync_uq1                                                                    ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|rst_controller_001                                                                                     ; 33    ; 30             ; 0            ; 30             ; 1      ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|rst_controller|alt_rst_req_sync_uq1                                                                    ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|rst_controller|alt_rst_sync_uq1                                                                        ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|rst_controller                                                                                         ; 33    ; 30             ; 0            ; 30             ; 2      ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|irq_synchronizer                                                                                       ; 5     ; 0              ; 2            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|irq_mapper                                                                                             ; 5     ; 29             ; 2            ; 29             ; 32     ; 29              ; 29            ; 29              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_1|crosser_001|clock_xer                                                                ; 93    ; 0              ; 0            ; 0              ; 89     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_1|crosser_001                                                                          ; 95    ; 2              ; 0            ; 2              ; 89     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_1|crosser|clock_xer                                                                    ; 93    ; 0              ; 0            ; 0              ; 89     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_1|crosser                                                                              ; 95    ; 2              ; 0            ; 2              ; 89     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_1|rsp_xbar_mux|arb|adder                                                               ; 12    ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_1|rsp_xbar_mux|arb                                                                     ; 7     ; 0              ; 4            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_1|rsp_xbar_mux                                                                         ; 267   ; 0              ; 0            ; 0              ; 91     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_1|rsp_xbar_demux_002                                                                   ; 91    ; 1              ; 2            ; 1              ; 89     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_1|rsp_xbar_demux_001                                                                   ; 91    ; 1              ; 2            ; 1              ; 89     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_1|rsp_xbar_demux                                                                       ; 91    ; 1              ; 2            ; 1              ; 89     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_1|cmd_xbar_mux_002                                                                     ; 91    ; 0              ; 2            ; 0              ; 89     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_1|cmd_xbar_mux_001                                                                     ; 91    ; 0              ; 2            ; 0              ; 89     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_1|cmd_xbar_mux                                                                         ; 91    ; 0              ; 2            ; 0              ; 89     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_1|cmd_xbar_demux                                                                       ; 95    ; 9              ; 2            ; 9              ; 265    ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_1|limiter                                                                              ; 180   ; 0              ; 0            ; 0              ; 180    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_1|id_router_002|the_default_decode                                                     ; 0     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_1|id_router_002                                                                        ; 88    ; 0              ; 2            ; 0              ; 89     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_1|id_router_001|the_default_decode                                                     ; 0     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_1|id_router_001                                                                        ; 88    ; 0              ; 2            ; 0              ; 89     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_1|id_router|the_default_decode                                                         ; 0     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_1|id_router                                                                            ; 88    ; 0              ; 2            ; 0              ; 89     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_1|addr_router|the_default_decode                                                       ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_1|addr_router                                                                          ; 88    ; 0              ; 4            ; 0              ; 89     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_1|high_resolution_timer_s1_translator_avalon_universal_slave_0_agent_rdata_fifo        ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_1|high_resolution_timer_s1_translator_avalon_universal_slave_0_agent_rsp_fifo          ; 128   ; 39             ; 0            ; 39             ; 87     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_1|high_resolution_timer_s1_translator_avalon_universal_slave_0_agent|uncompressor      ; 24    ; 1              ; 0            ; 1              ; 22     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_1|high_resolution_timer_s1_translator_avalon_universal_slave_0_agent                   ; 251   ; 39             ; 40           ; 39             ; 262    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_1|sysid_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo               ; 128   ; 39             ; 0            ; 39             ; 87     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_1|sysid_control_slave_translator_avalon_universal_slave_0_agent|uncompressor           ; 24    ; 1              ; 0            ; 1              ; 22     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_1|sysid_control_slave_translator_avalon_universal_slave_0_agent                        ; 251   ; 39             ; 40           ; 39             ; 262    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_1|timer_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                          ; 128   ; 39             ; 0            ; 39             ; 87     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_1|timer_s1_translator_avalon_universal_slave_0_agent|uncompressor                      ; 24    ; 1              ; 0            ; 1              ; 22     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_1|timer_s1_translator_avalon_universal_slave_0_agent                                   ; 251   ; 39             ; 40           ; 39             ; 262    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_1|mm_clock_crossing_bridge_m0_translator_avalon_universal_master_0_agent               ; 145   ; 34             ; 56           ; 34             ; 120    ; 34              ; 34            ; 34              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_1|high_resolution_timer_s1_translator                                                  ; 78    ; 23             ; 25           ; 23             ; 56     ; 23              ; 23            ; 23              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_1|sysid_control_slave_translator                                                       ; 94    ; 7              ; 9            ; 7              ; 35     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_1|timer_s1_translator                                                                  ; 78    ; 23             ; 26           ; 23             ; 55     ; 23              ; 23            ; 23              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_1|mm_clock_crossing_bridge_m0_translator                                               ; 95    ; 11             ; 2            ; 11             ; 87     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_1                                                                                      ; 118   ; 0              ; 0            ; 0              ; 78     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|crosser_001|clock_xer                                                                ; 118   ; 0              ; 0            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|crosser_001                                                                          ; 120   ; 2              ; 0            ; 2              ; 114    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|crosser|clock_xer                                                                    ; 118   ; 0              ; 0            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|crosser                                                                              ; 120   ; 2              ; 0            ; 2              ; 114    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|rsp_xbar_mux_001|arb|adder                                                           ; 24    ; 12             ; 0            ; 12             ; 12     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|rsp_xbar_mux_001|arb                                                                 ; 10    ; 0              ; 4            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|rsp_xbar_mux_001                                                                     ; 681   ; 0              ; 0            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|rsp_xbar_mux|arb|adder                                                               ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|rsp_xbar_mux|arb                                                                     ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|rsp_xbar_mux                                                                         ; 229   ; 0              ; 0            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|rsp_xbar_demux_005                                                                   ; 116   ; 1              ; 2            ; 1              ; 114    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|rsp_xbar_demux_004                                                                   ; 116   ; 1              ; 2            ; 1              ; 114    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|rsp_xbar_demux_003                                                                   ; 116   ; 1              ; 2            ; 1              ; 114    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|rsp_xbar_demux_002                                                                   ; 116   ; 1              ; 2            ; 1              ; 114    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|rsp_xbar_demux_001                                                                   ; 117   ; 4              ; 2            ; 4              ; 227    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|rsp_xbar_demux                                                                       ; 117   ; 4              ; 2            ; 4              ; 227    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cmd_xbar_mux_005                                                                     ; 116   ; 0              ; 2            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cmd_xbar_mux_004                                                                     ; 116   ; 0              ; 2            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cmd_xbar_mux_003                                                                     ; 116   ; 0              ; 2            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cmd_xbar_mux_002                                                                     ; 116   ; 0              ; 2            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cmd_xbar_mux_001|arb|adder                                                           ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cmd_xbar_mux_001|arb                                                                 ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cmd_xbar_mux_001                                                                     ; 229   ; 0              ; 0            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cmd_xbar_mux|arb|adder                                                               ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cmd_xbar_mux|arb                                                                     ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cmd_xbar_mux                                                                         ; 229   ; 0              ; 0            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cmd_xbar_demux_001                                                                   ; 121   ; 36             ; 2            ; 36             ; 679    ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cmd_xbar_demux                                                                       ; 117   ; 4              ; 2            ; 4              ; 227    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|id_router_005|the_default_decode                                                     ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|id_router_005                                                                        ; 110   ; 0              ; 2            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|id_router_004|the_default_decode                                                     ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|id_router_004                                                                        ; 110   ; 0              ; 2            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|id_router_003|the_default_decode                                                     ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|id_router_003                                                                        ; 110   ; 0              ; 2            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|id_router_002|the_default_decode                                                     ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|id_router_002                                                                        ; 110   ; 0              ; 2            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|id_router_001|the_default_decode                                                     ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|id_router_001                                                                        ; 110   ; 0              ; 2            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|id_router|the_default_decode                                                         ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|id_router                                                                            ; 110   ; 0              ; 2            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|addr_router_001|the_default_decode                                                   ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|addr_router_001                                                                      ; 110   ; 0              ; 5            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|addr_router|the_default_decode                                                       ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|addr_router                                                                          ; 110   ; 0              ; 5            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|pll_pll_slave_translator_avalon_universal_slave_0_agent_rdata_fifo                   ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|pll_pll_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                     ; 150   ; 39             ; 0            ; 39             ; 109    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|pll_pll_slave_translator_avalon_universal_slave_0_agent|uncompressor                 ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|pll_pll_slave_translator_avalon_universal_slave_0_agent                              ; 298   ; 39             ; 43           ; 39             ; 324    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|mm_clock_crossing_bridge_s0_translator_avalon_universal_slave_0_agent_rsp_fifo       ; 150   ; 39             ; 0            ; 39             ; 109    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|mm_clock_crossing_bridge_s0_translator_avalon_universal_slave_0_agent|uncompressor   ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|mm_clock_crossing_bridge_s0_translator_avalon_universal_slave_0_agent                ; 298   ; 39             ; 43           ; 39             ; 324    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|led_out_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                        ; 150   ; 39             ; 0            ; 39             ; 109    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|led_out_s1_translator_avalon_universal_slave_0_agent|uncompressor                    ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|led_out_s1_translator_avalon_universal_slave_0_agent                                 ; 298   ; 39             ; 43           ; 39             ; 324    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo       ; 150   ; 39             ; 0            ; 39             ; 109    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent|uncompressor   ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent                ; 298   ; 39             ; 43           ; 39             ; 324    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|sdram_controller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo               ; 150   ; 39             ; 0            ; 39             ; 109    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|sdram_controller_s1_translator_avalon_universal_slave_0_agent|uncompressor           ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|sdram_controller_s1_translator_avalon_universal_slave_0_agent                        ; 298   ; 39             ; 43           ; 39             ; 324    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo             ; 150   ; 39             ; 0            ; 39             ; 109    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent|uncompressor         ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent                      ; 298   ; 39             ; 43           ; 39             ; 324    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cpu_data_master_translator_avalon_universal_master_0_agent                           ; 188   ; 38             ; 81           ; 38             ; 142    ; 38              ; 38            ; 38              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cpu_instruction_master_translator_avalon_universal_master_0_agent                    ; 188   ; 38             ; 81           ; 38             ; 142    ; 38              ; 38            ; 38              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|pll_pll_slave_translator                                                             ; 112   ; 7              ; 26           ; 7              ; 70     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|mm_clock_crossing_bridge_s0_translator                                               ; 112   ; 5              ; 18           ; 5              ; 84     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|led_out_s1_translator                                                                ; 112   ; 7              ; 29           ; 7              ; 70     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|jtag_uart_avalon_jtag_slave_translator                                               ; 112   ; 6              ; 30           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|sdram_controller_s1_translator                                                       ; 112   ; 5              ; 3            ; 5              ; 98     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cpu_jtag_debug_module_translator                                                     ; 112   ; 6              ; 19           ; 6              ; 82     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cpu_data_master_translator                                                           ; 113   ; 13             ; 0            ; 13             ; 104    ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cpu_instruction_master_translator                                                    ; 113   ; 52             ; 0            ; 52             ; 104    ; 52              ; 52            ; 52              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0                                                                                      ; 298   ; 0              ; 0            ; 0              ; 336    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu_custom_instruction_master_multi_slave_translator0                                                  ; 161   ; 0              ; 5            ; 0              ; 72     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu_custom_instruction_master_multi_xconnect                                                           ; 128   ; 0              ; 0            ; 0              ; 161    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu_custom_instruction_master_translator                                                               ; 218   ; 90             ; 0            ; 90             ; 128    ; 90              ; 90            ; 90              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|high_resolution_timer                                                                                  ; 24    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|crc|wrapper_wiring|cascade_block3|bit_7                                                                ; 65    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|crc|wrapper_wiring|cascade_block3|bit_6                                                                ; 65    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|crc|wrapper_wiring|cascade_block3|bit_5                                                                ; 65    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|crc|wrapper_wiring|cascade_block3|bit_4                                                                ; 65    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|crc|wrapper_wiring|cascade_block3|bit_3                                                                ; 65    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|crc|wrapper_wiring|cascade_block3|bit_2                                                                ; 65    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|crc|wrapper_wiring|cascade_block3|bit_1                                                                ; 65    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|crc|wrapper_wiring|cascade_block3|bit_0                                                                ; 65    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|crc|wrapper_wiring|cascade_block3                                                                      ; 72    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|crc|wrapper_wiring|cascade_block2|bit_7                                                                ; 65    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|crc|wrapper_wiring|cascade_block2|bit_6                                                                ; 65    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|crc|wrapper_wiring|cascade_block2|bit_5                                                                ; 65    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|crc|wrapper_wiring|cascade_block2|bit_4                                                                ; 65    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|crc|wrapper_wiring|cascade_block2|bit_3                                                                ; 65    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|crc|wrapper_wiring|cascade_block2|bit_2                                                                ; 65    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|crc|wrapper_wiring|cascade_block2|bit_1                                                                ; 65    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|crc|wrapper_wiring|cascade_block2|bit_0                                                                ; 65    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|crc|wrapper_wiring|cascade_block2                                                                      ; 72    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|crc|wrapper_wiring|cascade_block1|bit_7                                                                ; 65    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|crc|wrapper_wiring|cascade_block1|bit_6                                                                ; 65    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|crc|wrapper_wiring|cascade_block1|bit_5                                                                ; 65    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|crc|wrapper_wiring|cascade_block1|bit_4                                                                ; 65    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|crc|wrapper_wiring|cascade_block1|bit_3                                                                ; 65    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|crc|wrapper_wiring|cascade_block1|bit_2                                                                ; 65    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|crc|wrapper_wiring|cascade_block1|bit_1                                                                ; 65    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|crc|wrapper_wiring|cascade_block1|bit_0                                                                ; 65    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|crc|wrapper_wiring|cascade_block1                                                                      ; 72    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|crc|wrapper_wiring|cascade_block0|bit_7                                                                ; 65    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|crc|wrapper_wiring|cascade_block0|bit_6                                                                ; 65    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|crc|wrapper_wiring|cascade_block0|bit_5                                                                ; 65    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|crc|wrapper_wiring|cascade_block0|bit_4                                                                ; 65    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|crc|wrapper_wiring|cascade_block0|bit_3                                                                ; 65    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|crc|wrapper_wiring|cascade_block0|bit_2                                                                ; 65    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|crc|wrapper_wiring|cascade_block0|bit_1                                                                ; 65    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|crc|wrapper_wiring|cascade_block0|bit_0                                                                ; 65    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|crc|wrapper_wiring|cascade_block0                                                                      ; 72    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|crc|wrapper_wiring                                                                                     ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|crc                                                                                                    ; 39    ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|pll|sd1                                                                                                ; 3     ; 1              ; 0            ; 1              ; 6      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|pll|stdsync2|dffpipe3                                                                                  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|pll|stdsync2                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|pll                                                                                                    ; 39    ; 31             ; 30           ; 31             ; 37     ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_clock_crossing_bridge|rsp_fifo|read_crosser                                                         ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_clock_crossing_bridge|rsp_fifo|write_crosser                                                        ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_clock_crossing_bridge|rsp_fifo                                                                      ; 113   ; 76             ; 0            ; 76             ; 37     ; 76              ; 76            ; 76              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_clock_crossing_bridge|cmd_fifo|read_crosser                                                         ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_clock_crossing_bridge|cmd_fifo|write_crosser                                                        ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_clock_crossing_bridge|cmd_fifo                                                                      ; 131   ; 75             ; 0            ; 75             ; 52     ; 75              ; 75            ; 75              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_clock_crossing_bridge                                                                               ; 88    ; 0              ; 0            ; 0              ; 84     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|led_out                                                                                                ; 38    ; 24             ; 24           ; 24             ; 40     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|sysid                                                                                                  ; 3     ; 15             ; 2            ; 15             ; 32     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|timer                                                                                                  ; 23    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|jtag_uart|the_SoC_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|wr_ptr                                ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|jtag_uart|the_SoC_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|rd_ptr_count                          ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|jtag_uart|the_SoC_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|FIFOram|altsyncram1                   ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|jtag_uart|the_SoC_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|FIFOram                               ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|jtag_uart|the_SoC_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state|count_usedw                ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|jtag_uart|the_SoC_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state                            ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|jtag_uart|the_SoC_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo                                       ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|jtag_uart|the_SoC_jtag_uart_scfifo_r|rfifo|auto_generated                                              ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|jtag_uart|the_SoC_jtag_uart_scfifo_r                                                                   ; 13    ; 0              ; 1            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|jtag_uart|the_SoC_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|wr_ptr                                ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|jtag_uart|the_SoC_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|rd_ptr_count                          ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|jtag_uart|the_SoC_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|FIFOram|altsyncram1                   ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|jtag_uart|the_SoC_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|FIFOram                               ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|jtag_uart|the_SoC_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state|count_usedw                ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|jtag_uart|the_SoC_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state                            ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|jtag_uart|the_SoC_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo                                       ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|jtag_uart|the_SoC_jtag_uart_scfifo_w|wfifo|auto_generated                                              ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|jtag_uart|the_SoC_jtag_uart_scfifo_w                                                                   ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|jtag_uart                                                                                              ; 38    ; 10             ; 23           ; 10             ; 34     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu|the_SoC_cpu_nios2_oci|the_SoC_cpu_jtag_debug_module_wrapper|the_SoC_cpu_jtag_debug_module_sysclk   ; 43    ; 0              ; 0            ; 0              ; 51     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu|the_SoC_cpu_nios2_oci|the_SoC_cpu_jtag_debug_module_wrapper|the_SoC_cpu_jtag_debug_module_tck      ; 130   ; 0              ; 1            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu|the_SoC_cpu_nios2_oci|the_SoC_cpu_jtag_debug_module_wrapper                                        ; 123   ; 0              ; 0            ; 0              ; 53     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu|the_SoC_cpu_nios2_oci|the_SoC_cpu_nios2_oci_im                                                     ; 97    ; 36             ; 93           ; 36             ; 48     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu|the_SoC_cpu_nios2_oci|the_SoC_cpu_nios2_oci_pib                                                    ; 39    ; 20             ; 38           ; 20             ; 19     ; 20              ; 20            ; 20              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu|the_SoC_cpu_nios2_oci|the_SoC_cpu_nios2_oci_fifo|the_SoC_cpu_oci_test_bench                        ; 36    ; 0              ; 36           ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu|the_SoC_cpu_nios2_oci|the_SoC_cpu_nios2_oci_fifo|the_SoC_cpu_nios2_oci_fifo_cnt_inc                ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu|the_SoC_cpu_nios2_oci|the_SoC_cpu_nios2_oci_fifo|the_SoC_cpu_nios2_oci_fifo_wrptr_inc              ; 4     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu|the_SoC_cpu_nios2_oci|the_SoC_cpu_nios2_oci_fifo|the_SoC_cpu_nios2_oci_compute_input_tm_cnt        ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu|the_SoC_cpu_nios2_oci|the_SoC_cpu_nios2_oci_fifo                                                   ; 151   ; 0              ; 65           ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu|the_SoC_cpu_nios2_oci|the_SoC_cpu_nios2_oci_dtrace|SoC_cpu_nios2_oci_trc_ctrl_td_mode              ; 9     ; 0              ; 6            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu|the_SoC_cpu_nios2_oci|the_SoC_cpu_nios2_oci_dtrace                                                 ; 113   ; 0              ; 102          ; 0              ; 72     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu|the_SoC_cpu_nios2_oci|the_SoC_cpu_nios2_oci_itrace                                                 ; 25    ; 17             ; 23           ; 17             ; 87     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu|the_SoC_cpu_nios2_oci|the_SoC_cpu_nios2_oci_dbrk                                                   ; 98    ; 0              ; 0            ; 0              ; 102    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu|the_SoC_cpu_nios2_oci|the_SoC_cpu_nios2_oci_xbrk                                                   ; 64    ; 5              ; 61           ; 5              ; 6      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu|the_SoC_cpu_nios2_oci|the_SoC_cpu_nios2_oci_break                                                  ; 52    ; 36             ; 6            ; 36             ; 71     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu|the_SoC_cpu_nios2_oci|the_SoC_cpu_nios2_avalon_reg                                                 ; 48    ; 0              ; 28           ; 0              ; 68     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu|the_SoC_cpu_nios2_oci|the_SoC_cpu_nios2_ocimem|SoC_cpu_ociram_sp_ram|the_altsyncram|auto_generated ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu|the_SoC_cpu_nios2_oci|the_SoC_cpu_nios2_ocimem|SoC_cpu_ociram_sp_ram                               ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu|the_SoC_cpu_nios2_oci|the_SoC_cpu_nios2_ocimem                                                     ; 92    ; 0              ; 6            ; 0              ; 65     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu|the_SoC_cpu_nios2_oci|the_SoC_cpu_nios2_oci_debug                                                  ; 50    ; 1              ; 30           ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu|the_SoC_cpu_nios2_oci                                                                              ; 178   ; 0              ; 0            ; 0              ; 69     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu|SoC_cpu_register_bank_b|the_altsyncram|auto_generated                                              ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu|SoC_cpu_register_bank_b                                                                            ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu|SoC_cpu_register_bank_a|the_altsyncram|auto_generated                                              ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu|SoC_cpu_register_bank_a                                                                            ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu|the_SoC_cpu_test_bench                                                                             ; 302   ; 3              ; 268          ; 3              ; 33     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu                                                                                                    ; 182   ; 0              ; 29           ; 0              ; 225    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|sdram_controller|the_SoC_sdram_controller_input_efifo_module                                           ; 66    ; 0              ; 0            ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|sdram_controller                                                                                       ; 66    ; 1              ; 1            ; 1              ; 58     ; 1               ; 1             ; 1               ; 32    ; 0              ; 0            ; 0                ; 0                 ;
; inst1                                                                                                        ; 3     ; 2              ; 0            ; 2              ; 35     ; 2               ; 2             ; 2               ; 32    ; 0              ; 0            ; 0                ; 0                 ;
+--------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
