<table>
  <tr>
    <td colspan="2"><h1>Problema 1</h1></td>
  </tr>
  <tr>
    <td><img src="https://creche.uefs.br/wp-content/uploads/2022/10/cropped-favico-brasao-uefs.png" alt="Logo da UEFS" width="50"/></td>
    <td><h2>UNIVERSIDADE ESTADUAL DE FEIRA DE SANTANA - UEFS</h2></td>
  </tr>
  <tr>
    <td colspan="2">
      <h3 style="margin:0; padding:0;">TEC499 - MI - SISTEMAS DIGITAIS</h3>
      <h4 style="margin:0; padding:0;">Jonatas de Jesus Lima - 18111214</h4>
    </td>

  </tr>
</table>

## üíªCoprocessador Aritm√©tico de Matrizes ‚Äì DE1-SoC

Projeto desenvolvido em Verilog para a plataforma DE1-SoC, com o objetivo de criar um coprocessador dedicado a opera√ß√µes com matrizes quadradas de at√© 5x5. A proposta visa acelerar opera√ß√µes como soma, subtra√ß√£o, multiplica√ß√£o por escalar, entre outras, utilizando paralelismo e arquitetura em pipeline.

### üß© Defini√ß√£o do Problema

Processadores gen√©ricos nem sempre oferecem desempenho ideal para opera√ß√µes matriciais intensivas. O objetivo deste projeto √© criar um coprocessador dedicado, capaz de acelerar opera√ß√µes b√°sicas com matrizes, aliviando o processador principal (HPS) de tais tarefas.

### üîç Descri√ß√£o da Solu√ß√£o

A solu√ß√£o consiste em um coprocessador modular implementado em Verilog, desenvolvido especificamente para operar com matrizes quadradas de at√© 5x5 na plataforma DE1-SoC. Ele foi projetado para trabalhar em conjunto com o processador ARM (HPS), recebendo instru√ß√µes codificadas em 32 bits que especificam a opera√ß√£o, a matriz de origem, posi√ß√£o e o dado a ser manipulado.

A arquitetura √© composta por:

- **M√≥dulo de decodifica√ß√£o de instru√ß√µes** (`decodificador_instrucao`): respons√°vel por interpretar o opcode, identificando a opera√ß√£o solicitada e extraindo os campos como linha, coluna, id da matriz e valor.
- **M√°quina de estados (FSM)** (`fsm_coprocessador`): controla o fluxo do sistema, sequenciando os estados de leitura da mem√≥ria, execu√ß√£o da opera√ß√£o e escrita do resultado.
- **Mem√≥ria dedicada** (`memoria_matrizes`): armazena at√© tr√™s matrizes (A, B e C) utilizando identificadores bin√°rios (00, 01, 10) para sele√ß√£o. A mem√≥ria √© acessada com base na linha, coluna e id da matriz extra√≠dos da instru√ß√£o.
- **ALU personalizada** (`alu_matriz`): a Unidade L√≥gica e Aritm√©tica (ALU) foi iniciada, com a implementa√ß√£o de opera√ß√µes b√°sicas como soma, subtra√ß√£o e invers√£o de sinal (oposto). No entanto, ela ainda n√£o est√° completamente implementada, faltando funcionalidades para opera√ß√µes mais complexas, como multiplica√ß√£o de matrizes e transposi√ß√£o.
- **M√≥dulo principal de integra√ß√£o** (`coprocessador_matriz`): faz a orquestra√ß√£o entre os m√≥dulos internos, encaminhando os sinais e dados conforme definidos pela FSM.

A comunica√ß√£o com o HPS ocorre via barramento de controle e dados, possibilitando que as instru√ß√µes sejam enviadas dinamicamente durante a execu√ß√£o. Embora a ALU tenha sido iniciada, ela ainda precisa de aprimoramentos para suportar opera√ß√µes mais avan√ßadas.


### üîßFuncionalidades Implementadas

- Decodifica√ß√£o de instru√ß√µes
- Controle por FSM
- Estrutura modular com integra√ß√£o via `coprocessador_matriz`

### üß†FSM (Finite State Machine)

A m√°quina de estados `fsm_coprocessador` controla o fluxo das opera√ß√µes conforme o `opcode` recebido, passando pelos estados de leitura, execu√ß√£o e escrita.

```verilog
case (opcode)
    4'b0001: prox_estado = WRITE_MEM;// escrever dado na mem√≥ria
    4'b0010: begin sel_operacao = 2'b00; prox_estado = READ_MEM; end // soma
    4'b0011: begin sel_operacao = 2'b01; prox_estado = READ_MEM; end // subtra√ß√£o
    4'b0100: begin sel_operacao = 2'b10; prox_estado = READ_MEM; end // oposto
    default: prox_estado = IDLE; // opera√ß√£o inv√°lida
endcase
```

### üßæFormato da Instru√ß√£o

As instru√ß√µes enviadas ao coprocessador s√£o codificadas em 32 bits e seguem o seguinte formato:

| Campo       | Bits       | Descri√ß√£o                          |
|-------------|------------|------------------------------------|
| `opcode`    | [31:28]    | C√≥digo da opera√ß√£o a ser executada |
| `linha`     | [27:25]    | √çndice da linha da matriz (0 a 4)  |
| `coluna`    | [24:22]    | √çndice da coluna da matriz (0 a 4) |
| `dado`      | [21:6]     | Valor inteiro de 16 bits           |
| `id_matriz` | [5:4]      | Identificador da matriz: 00=A, 01=B, 10=C |


### Caminho de Instru√ß√£o

O caminho de instru√ß√£o envolve a decodifica√ß√£o e execu√ß√£o das opera√ß√µes solicitadas pelo processador ARM (HPS). A instru√ß√£o √© decodificada pelo m√≥dulo `decodificador_instrucao`, e o m√≥dulo de controle `fsm_coprocessador` coordena as etapas de leitura das matrizes, execu√ß√£o e armazenamento dos resultados.

### Caminho de Dados

O caminho de dados gerencia a transfer√™ncia de informa√ß√µes entre os m√≥dulos de mem√≥ria (`memoria_matrizes`) e a ALU. Dados das matrizes s√£o lidos e passados para a ALU, que executa a opera√ß√£o aritm√©tica (como soma ou subtra√ß√£o). O resultado final √© ent√£o armazenado de volta na mem√≥ria para ser utilizado em opera√ß√µes subsequentes.


### ‚úÖ Conclus√£o

O projeto avan√ßou na implementa√ß√£o da estrutura principal do coprocessador, incluindo controle por FSM, mem√≥ria dedicada e decodifica√ß√£o de instru√ß√µes. No entanto, n√£o foi poss√≠vel concluir todas as opera√ß√µes exigidas, como a implementa√ß√£o completa da ALU e a realiza√ß√£o de testes pr√°ticos com a FPGA. 

Devido √† falta de testes pr√°ticos, n√£o foi poss√≠vel verificar a funcionalidade do sistema, o que impede afirmar que a solu√ß√£o est√° completamente funcional. Al√©m disso, opera√ß√µes como multiplica√ß√£o de matrizes, transposi√ß√£o e c√°lculo do determinante ainda precisam ser implementadas. A integra√ß√£o com o c√≥digo em C para comunica√ß√£o com o HPS e a valida√ß√£o na FPGA tamb√©m n√£o foram realizadas, o que significa que o projeto n√£o atendeu a todos os requisitos definidos inicialmente.
