{ "Info" "IQEXE_SEPARATOR" "" "*******************************************************************" {  } {  } 3 0 "*******************************************************************" 0 0 "Quartus II" 0 -1 1618345156481 ""}
{ "Info" "IQEXE_START_BANNER_PRODUCT" "Functional Simulation Netlist Generation Quartus II 64-Bit " "Running Quartus II 64-Bit Functional Simulation Netlist Generation" { { "Info" "IQEXE_START_BANNER_VERSION" "Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition " "Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition" {  } {  } 0 0 "%1!s!" 0 0 "Quartus II" 0 -1 1618345156481 ""} { "Info" "IQEXE_START_BANNER_TIME" "Tue Apr 13 17:19:16 2021 " "Processing started: Tue Apr 13 17:19:16 2021" {  } {  } 0 0 "Processing started: %1!s!" 0 0 "Quartus II" 0 -1 1618345156481 ""}  } {  } 4 0 "Running %2!s! %1!s!" 0 0 "Quartus II" 0 -1 1618345156481 ""}
{ "Info" "IQEXE_START_BANNER_COMMANDLINE" "quartus_map ARQ_Lab1 -c ARQ_Lab1 --generate_functional_sim_netlist " "Command: quartus_map ARQ_Lab1 -c ARQ_Lab1 --generate_functional_sim_netlist" {  } {  } 0 0 "Command: %1!s!" 0 0 "Quartus II" 0 -1 1618345156482 ""}
{ "Warning" "WQCU_PARALLEL_NO_LICENSE" "" "Parallel compilation is not licensed and has been disabled" {  } {  } 0 20028 "Parallel compilation is not licensed and has been disabled" 0 0 "Quartus II" 0 -1 1618345157082 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "arq_lab1.bdf 1 1 " "Found 1 design units, including 1 entities, in source file arq_lab1.bdf" { { "Info" "ISGN_ENTITY_NAME" "1 ARQ_Lab1 " "Found entity 1: ARQ_Lab1" {  } { { "ARQ_Lab1.bdf" "" { Schematic "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/ARQ_Lab1.bdf" { } } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1618345157162 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "Quartus II" 0 -1 1618345157162 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "registrador_4_bits.bdf 1 1 " "Found 1 design units, including 1 entities, in source file registrador_4_bits.bdf" { { "Info" "ISGN_ENTITY_NAME" "1 Registrador_4_bits " "Found entity 1: Registrador_4_bits" {  } { { "Registrador_4_bits.bdf" "" { Schematic "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/Registrador_4_bits.bdf" { } } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1618345157167 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "Quartus II" 0 -1 1618345157167 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "memoria_instrucao.sv 1 1 " "Found 1 design units, including 1 entities, in source file memoria_instrucao.sv" { { "Info" "ISGN_ENTITY_NAME" "1 Instrucao_20x10 " "Found entity 1: Instrucao_20x10" {  } { { "Memoria_Instrucao.sv" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/Memoria_Instrucao.sv" 2 -1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1618345157172 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "Quartus II" 0 -1 1618345157172 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "memoria_dados.sv 1 1 " "Found 1 design units, including 1 entities, in source file memoria_dados.sv" { { "Info" "ISGN_ENTITY_NAME" "1 Dados_16x4 " "Found entity 1: Dados_16x4" {  } { { "Memoria_dados.sv" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/Memoria_dados.sv" 2 -1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1618345157178 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "Quartus II" 0 -1 1618345157178 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "mux4x1.bdf 1 1 " "Found 1 design units, including 1 entities, in source file mux4x1.bdf" { { "Info" "ISGN_ENTITY_NAME" "1 Mux4x1 " "Found entity 1: Mux4x1" {  } { { "Mux4x1.bdf" "" { Schematic "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/Mux4x1.bdf" { } } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1618345157183 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "Quartus II" 0 -1 1618345157183 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "4_bits_demux.bdf 1 1 " "Found 1 design units, including 1 entities, in source file 4_bits_demux.bdf" { { "Info" "ISGN_ENTITY_NAME" "1 4_bits_demux " "Found entity 1: 4_bits_demux" {  } { { "4_bits_demux.bdf" "" { Schematic "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/4_bits_demux.bdf" { } } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1618345157189 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "Quartus II" 0 -1 1618345157189 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "alu.sv 1 1 " "Found 1 design units, including 1 entities, in source file alu.sv" { { "Info" "ISGN_ENTITY_NAME" "1 ALU " "Found entity 1: ALU" {  } { { "ALU.sv" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/ALU.sv" 2 -1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1618345157195 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "Quartus II" 0 -1 1618345157195 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "pc.sv 1 1 " "Found 1 design units, including 1 entities, in source file pc.sv" { { "Info" "ISGN_ENTITY_NAME" "1 PC " "Found entity 1: PC" {  } { { "PC.sv" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/PC.sv" 2 -1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1618345157206 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "Quartus II" 0 -1 1618345157206 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "decodificador.sv 1 1 " "Found 1 design units, including 1 entities, in source file decodificador.sv" { { "Info" "ISGN_ENTITY_NAME" "1 Decodificador " "Found entity 1: Decodificador" {  } { { "Decodificador.sv" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/Decodificador.sv" 2 -1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1618345157211 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "Quartus II" 0 -1 1618345157211 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "register_4_bits.sv 1 1 " "Found 1 design units, including 1 entities, in source file register_4_bits.sv" { { "Info" "ISGN_ENTITY_NAME" "1 Register_4_bits " "Found entity 1: Register_4_bits" {  } { { "Register_4_bits.sv" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/Register_4_bits.sv" 2 -1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1618345157219 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "Quartus II" 0 -1 1618345157219 ""}
{ "Info" "ISGN_START_ELABORATION_TOP" "ARQ_Lab1 " "Elaborating entity \"ARQ_Lab1\" for the top level hierarchy" {  } {  } 0 12127 "Elaborating entity \"%1!s!\" for the top level hierarchy" 0 0 "Quartus II" 0 -1 1618345157282 ""}
{ "Warning" "WGDFX_PINS_OVERLAP_WARNING" "R3\[3..0\] " "Pin \"R3\[3..0\]\" overlaps another pin, block, or symbol" {  } { { "ARQ_Lab1.bdf" "" { Schematic "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/ARQ_Lab1.bdf" { { 600 456 472 776 "R3\[3..0\]" "" } } } }  } 0 275012 "Pin \"%1!s!\" overlaps another pin, block, or symbol" 0 0 "Quartus II" 0 -1 1618345157297 ""}
{ "Warning" "WGDFX_PINS_OVERLAP_WARNING" "CLK0 " "Pin \"CLK0\" overlaps another pin, block, or symbol" {  } { { "ARQ_Lab1.bdf" "" { Schematic "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/ARQ_Lab1.bdf" { { -8 176 192 168 "CLK0" "" } } } }  } 0 275012 "Pin \"%1!s!\" overlaps another pin, block, or symbol" 0 0 "Quartus II" 0 -1 1618345157298 ""}
{ "Warning" "WGDFX_PINS_OVERLAP_WARNING" "Q2 " "Pin \"Q2\" overlaps another pin, block, or symbol" {  } { { "ARQ_Lab1.bdf" "" { Schematic "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/ARQ_Lab1.bdf" { { 288 16 32 464 "Q2" "" } } } }  } 0 275012 "Pin \"%1!s!\" overlaps another pin, block, or symbol" 0 0 "Quartus II" 0 -1 1618345157298 ""}
{ "Warning" "WGDFX_SYMBOLS_OVERLAP_WARNING" "Registrador_4_bits inst5 " "Block or symbol \"Registrador_4_bits\" of instance \"inst5\" overlaps another block or symbol" {  } { { "ARQ_Lab1.bdf" "" { Schematic "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/ARQ_Lab1.bdf" { { 120 288 416 216 "inst5" "" } } } }  } 0 275011 "Block or symbol \"%1!s!\" of instance \"%2!s!\" overlaps another block or symbol" 0 0 "Quartus II" 0 -1 1618345157299 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "4_bits_demux 4_bits_demux:Demux_Registradores " "Elaborating entity \"4_bits_demux\" for hierarchy \"4_bits_demux:Demux_Registradores\"" {  } { { "ARQ_Lab1.bdf" "Demux_Registradores" { Schematic "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/ARQ_Lab1.bdf" { { 176 -104 -8 304 "Demux_Registradores" "" } } } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Quartus II" 0 -1 1618345157307 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "Decodificador Decodificador:inst19 " "Elaborating entity \"Decodificador\" for hierarchy \"Decodificador:inst19\"" {  } { { "ARQ_Lab1.bdf" "inst19" { Schematic "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/ARQ_Lab1.bdf" { { 672 -456 -88 944 "inst19" "" } } } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Quartus II" 0 -1 1618345157313 ""}
{ "Warning" "WVRFX_L2_VERI_ALWAYS_ID_HOLDS_VALUE" "S0 Decodificador.sv(16) " "Verilog HDL Always Construct warning at Decodificador.sv(16): inferring latch(es) for variable \"S0\", which holds its previous value in one or more paths through the always construct" {  } { { "Decodificador.sv" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/Decodificador.sv" 16 0 0 } }  } 0 10240 "Verilog HDL Always Construct warning at %2!s!: inferring latch(es) for variable \"%1!s!\", which holds its previous value in one or more paths through the always construct" 0 0 "Quartus II" 0 -1 1618345157322 "|ARQ_Lab1|Decodificador:inst19"}
{ "Warning" "WVRFX_L2_VERI_ALWAYS_ID_HOLDS_VALUE" "S1 Decodificador.sv(16) " "Verilog HDL Always Construct warning at Decodificador.sv(16): inferring latch(es) for variable \"S1\", which holds its previous value in one or more paths through the always construct" {  } { { "Decodificador.sv" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/Decodificador.sv" 16 0 0 } }  } 0 10240 "Verilog HDL Always Construct warning at %2!s!: inferring latch(es) for variable \"%1!s!\", which holds its previous value in one or more paths through the always construct" 0 0 "Quartus II" 0 -1 1618345157322 "|ARQ_Lab1|Decodificador:inst19"}
{ "Warning" "WVRFX_L2_VERI_ALWAYS_ID_HOLDS_VALUE" "A0 Decodificador.sv(16) " "Verilog HDL Always Construct warning at Decodificador.sv(16): inferring latch(es) for variable \"A0\", which holds its previous value in one or more paths through the always construct" {  } { { "Decodificador.sv" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/Decodificador.sv" 16 0 0 } }  } 0 10240 "Verilog HDL Always Construct warning at %2!s!: inferring latch(es) for variable \"%1!s!\", which holds its previous value in one or more paths through the always construct" 0 0 "Quartus II" 0 -1 1618345157323 "|ARQ_Lab1|Decodificador:inst19"}
{ "Warning" "WVRFX_L2_VERI_ALWAYS_ID_HOLDS_VALUE" "A1 Decodificador.sv(16) " "Verilog HDL Always Construct warning at Decodificador.sv(16): inferring latch(es) for variable \"A1\", which holds its previous value in one or more paths through the always construct" {  } { { "Decodificador.sv" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/Decodificador.sv" 16 0 0 } }  } 0 10240 "Verilog HDL Always Construct warning at %2!s!: inferring latch(es) for variable \"%1!s!\", which holds its previous value in one or more paths through the always construct" 0 0 "Quartus II" 0 -1 1618345157323 "|ARQ_Lab1|Decodificador:inst19"}
{ "Warning" "WVRFX_L2_VERI_ALWAYS_ID_HOLDS_VALUE" "endereco_dados Decodificador.sv(16) " "Verilog HDL Always Construct warning at Decodificador.sv(16): inferring latch(es) for variable \"endereco_dados\", which holds its previous value in one or more paths through the always construct" {  } { { "Decodificador.sv" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/Decodificador.sv" 16 0 0 } }  } 0 10240 "Verilog HDL Always Construct warning at %2!s!: inferring latch(es) for variable \"%1!s!\", which holds its previous value in one or more paths through the always construct" 0 0 "Quartus II" 0 -1 1618345157323 "|ARQ_Lab1|Decodificador:inst19"}
{ "Warning" "WVRFX_L2_VERI_ALWAYS_ID_HOLDS_VALUE" "endereco_Salto Decodificador.sv(16) " "Verilog HDL Always Construct warning at Decodificador.sv(16): inferring latch(es) for variable \"endereco_Salto\", which holds its previous value in one or more paths through the always construct" {  } { { "Decodificador.sv" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/Decodificador.sv" 16 0 0 } }  } 0 10240 "Verilog HDL Always Construct warning at %2!s!: inferring latch(es) for variable \"%1!s!\", which holds its previous value in one or more paths through the always construct" 0 0 "Quartus II" 0 -1 1618345157323 "|ARQ_Lab1|Decodificador:inst19"}
{ "Warning" "WVRFX_L2_VERI_ALWAYS_ID_HOLDS_VALUE" "Const_in Decodificador.sv(16) " "Verilog HDL Always Construct warning at Decodificador.sv(16): inferring latch(es) for variable \"Const_in\", which holds its previous value in one or more paths through the always construct" {  } { { "Decodificador.sv" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/Decodificador.sv" 16 0 0 } }  } 0 10240 "Verilog HDL Always Construct warning at %2!s!: inferring latch(es) for variable \"%1!s!\", which holds its previous value in one or more paths through the always construct" 0 0 "Quartus II" 0 -1 1618345157327 "|ARQ_Lab1|Decodificador:inst19"}
{ "Warning" "WVRFX_L2_VERI_ALWAYS_ID_HOLDS_VALUE" "B0 Decodificador.sv(16) " "Verilog HDL Always Construct warning at Decodificador.sv(16): inferring latch(es) for variable \"B0\", which holds its previous value in one or more paths through the always construct" {  } { { "Decodificador.sv" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/Decodificador.sv" 16 0 0 } }  } 0 10240 "Verilog HDL Always Construct warning at %2!s!: inferring latch(es) for variable \"%1!s!\", which holds its previous value in one or more paths through the always construct" 0 0 "Quartus II" 0 -1 1618345157327 "|ARQ_Lab1|Decodificador:inst19"}
{ "Warning" "WVRFX_L2_VERI_ALWAYS_ID_HOLDS_VALUE" "B1 Decodificador.sv(16) " "Verilog HDL Always Construct warning at Decodificador.sv(16): inferring latch(es) for variable \"B1\", which holds its previous value in one or more paths through the always construct" {  } { { "Decodificador.sv" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/Decodificador.sv" 16 0 0 } }  } 0 10240 "Verilog HDL Always Construct warning at %2!s!: inferring latch(es) for variable \"%1!s!\", which holds its previous value in one or more paths through the always construct" 0 0 "Quartus II" 0 -1 1618345157327 "|ARQ_Lab1|Decodificador:inst19"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "B1 Decodificador.sv(16) " "Inferred latch for \"B1\" at Decodificador.sv(16)" {  } { { "Decodificador.sv" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/Decodificador.sv" 16 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1618345157328 "|ARQ_Lab1|Decodificador:inst19"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "B0 Decodificador.sv(16) " "Inferred latch for \"B0\" at Decodificador.sv(16)" {  } { { "Decodificador.sv" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/Decodificador.sv" 16 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1618345157329 "|ARQ_Lab1|Decodificador:inst19"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Const_in\[0\] Decodificador.sv(16) " "Inferred latch for \"Const_in\[0\]\" at Decodificador.sv(16)" {  } { { "Decodificador.sv" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/Decodificador.sv" 16 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1618345157329 "|ARQ_Lab1|Decodificador:inst19"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Const_in\[1\] Decodificador.sv(16) " "Inferred latch for \"Const_in\[1\]\" at Decodificador.sv(16)" {  } { { "Decodificador.sv" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/Decodificador.sv" 16 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1618345157329 "|ARQ_Lab1|Decodificador:inst19"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Const_in\[2\] Decodificador.sv(16) " "Inferred latch for \"Const_in\[2\]\" at Decodificador.sv(16)" {  } { { "Decodificador.sv" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/Decodificador.sv" 16 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1618345157333 "|ARQ_Lab1|Decodificador:inst19"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Const_in\[3\] Decodificador.sv(16) " "Inferred latch for \"Const_in\[3\]\" at Decodificador.sv(16)" {  } { { "Decodificador.sv" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/Decodificador.sv" 16 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1618345157333 "|ARQ_Lab1|Decodificador:inst19"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "endereco_Salto\[0\] Decodificador.sv(16) " "Inferred latch for \"endereco_Salto\[0\]\" at Decodificador.sv(16)" {  } { { "Decodificador.sv" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/Decodificador.sv" 16 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1618345157333 "|ARQ_Lab1|Decodificador:inst19"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "endereco_Salto\[1\] Decodificador.sv(16) " "Inferred latch for \"endereco_Salto\[1\]\" at Decodificador.sv(16)" {  } { { "Decodificador.sv" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/Decodificador.sv" 16 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1618345157333 "|ARQ_Lab1|Decodificador:inst19"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "endereco_Salto\[2\] Decodificador.sv(16) " "Inferred latch for \"endereco_Salto\[2\]\" at Decodificador.sv(16)" {  } { { "Decodificador.sv" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/Decodificador.sv" 16 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1618345157333 "|ARQ_Lab1|Decodificador:inst19"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "endereco_Salto\[3\] Decodificador.sv(16) " "Inferred latch for \"endereco_Salto\[3\]\" at Decodificador.sv(16)" {  } { { "Decodificador.sv" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/Decodificador.sv" 16 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1618345157333 "|ARQ_Lab1|Decodificador:inst19"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "endereco_Salto\[4\] Decodificador.sv(16) " "Inferred latch for \"endereco_Salto\[4\]\" at Decodificador.sv(16)" {  } { { "Decodificador.sv" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/Decodificador.sv" 16 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1618345157333 "|ARQ_Lab1|Decodificador:inst19"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "endereco_dados\[0\] Decodificador.sv(16) " "Inferred latch for \"endereco_dados\[0\]\" at Decodificador.sv(16)" {  } { { "Decodificador.sv" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/Decodificador.sv" 16 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1618345157333 "|ARQ_Lab1|Decodificador:inst19"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "endereco_dados\[1\] Decodificador.sv(16) " "Inferred latch for \"endereco_dados\[1\]\" at Decodificador.sv(16)" {  } { { "Decodificador.sv" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/Decodificador.sv" 16 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1618345157341 "|ARQ_Lab1|Decodificador:inst19"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "endereco_dados\[2\] Decodificador.sv(16) " "Inferred latch for \"endereco_dados\[2\]\" at Decodificador.sv(16)" {  } { { "Decodificador.sv" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/Decodificador.sv" 16 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1618345157341 "|ARQ_Lab1|Decodificador:inst19"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "endereco_dados\[3\] Decodificador.sv(16) " "Inferred latch for \"endereco_dados\[3\]\" at Decodificador.sv(16)" {  } { { "Decodificador.sv" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/Decodificador.sv" 16 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1618345157341 "|ARQ_Lab1|Decodificador:inst19"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "A1 Decodificador.sv(16) " "Inferred latch for \"A1\" at Decodificador.sv(16)" {  } { { "Decodificador.sv" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/Decodificador.sv" 16 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1618345157341 "|ARQ_Lab1|Decodificador:inst19"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "A0 Decodificador.sv(16) " "Inferred latch for \"A0\" at Decodificador.sv(16)" {  } { { "Decodificador.sv" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/Decodificador.sv" 16 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1618345157342 "|ARQ_Lab1|Decodificador:inst19"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "S1 Decodificador.sv(16) " "Inferred latch for \"S1\" at Decodificador.sv(16)" {  } { { "Decodificador.sv" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/Decodificador.sv" 16 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1618345157342 "|ARQ_Lab1|Decodificador:inst19"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "S0 Decodificador.sv(16) " "Inferred latch for \"S0\" at Decodificador.sv(16)" {  } { { "Decodificador.sv" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/Decodificador.sv" 16 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1618345157342 "|ARQ_Lab1|Decodificador:inst19"}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "ALU ALU:inst1 " "Elaborating entity \"ALU\" for hierarchy \"ALU:inst1\"" {  } { { "ARQ_Lab1.bdf" "inst1" { Schematic "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/ARQ_Lab1.bdf" { { 712 672 816 872 "inst1" "" } } } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Quartus II" 0 -1 1618345157353 ""}
{ "Warning" "WVRFX_L2_VERI_ALWAYS_ID_HOLDS_VALUE" "G ALU.sv(13) " "Verilog HDL Always Construct warning at ALU.sv(13): inferring latch(es) for variable \"G\", which holds its previous value in one or more paths through the always construct" {  } { { "ALU.sv" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/ALU.sv" 13 0 0 } }  } 0 10240 "Verilog HDL Always Construct warning at %2!s!: inferring latch(es) for variable \"%1!s!\", which holds its previous value in one or more paths through the always construct" 0 0 "Quartus II" 0 -1 1618345157354 "|ARQ_Lab1|ALU:inst1"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "G\[0\] ALU.sv(13) " "Inferred latch for \"G\[0\]\" at ALU.sv(13)" {  } { { "ALU.sv" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/ALU.sv" 13 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1618345157355 "|ARQ_Lab1|ALU:inst1"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "G\[1\] ALU.sv(13) " "Inferred latch for \"G\[1\]\" at ALU.sv(13)" {  } { { "ALU.sv" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/ALU.sv" 13 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1618345157355 "|ARQ_Lab1|ALU:inst1"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "G\[2\] ALU.sv(13) " "Inferred latch for \"G\[2\]\" at ALU.sv(13)" {  } { { "ALU.sv" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/ALU.sv" 13 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1618345157355 "|ARQ_Lab1|ALU:inst1"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "G\[3\] ALU.sv(13) " "Inferred latch for \"G\[3\]\" at ALU.sv(13)" {  } { { "ALU.sv" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/ALU.sv" 13 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1618345157355 "|ARQ_Lab1|ALU:inst1"}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "Mux4x1 Mux4x1:MuxA " "Elaborating entity \"Mux4x1\" for hierarchy \"Mux4x1:MuxA\"" {  } { { "ARQ_Lab1.bdf" "MuxA" { Schematic "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/ARQ_Lab1.bdf" { { 360 560 688 520 "MuxA" "" } } } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Quartus II" 0 -1 1618345157360 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "BUSMUX Mux4x1:MuxA\|BUSMUX:inst2 " "Elaborating entity \"BUSMUX\" for hierarchy \"Mux4x1:MuxA\|BUSMUX:inst2\"" {  } { { "Mux4x1.bdf" "inst2" { Schematic "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/Mux4x1.bdf" { { 144 688 800 232 "inst2" "" } } } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Quartus II" 0 -1 1618345157398 ""}
{ "Info" "ISGN_ELABORATION_HEADER" "Mux4x1:MuxA\|BUSMUX:inst2 " "Elaborated megafunction instantiation \"Mux4x1:MuxA\|BUSMUX:inst2\"" {  } { { "Mux4x1.bdf" "" { Schematic "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/Mux4x1.bdf" { { 144 688 800 232 "inst2" "" } } } }  } 0 12130 "Elaborated megafunction instantiation \"%1!s!\"" 0 0 "Quartus II" 0 -1 1618345157400 ""}
{ "Info" "ISGN_MEGAFN_PARAM_TOP" "Mux4x1:MuxA\|BUSMUX:inst2 " "Instantiated megafunction \"Mux4x1:MuxA\|BUSMUX:inst2\" with the following parameter:" { { "Info" "ISGN_MEGAFN_PARAM_SUB" "WIDTH 4 " "Parameter \"WIDTH\" = \"4\"" {  } {  } 0 12134 "Parameter \"%1!s!\" = \"%2!s!\"" 0 0 "Quartus II" 0 -1 1618345157401 ""}  } { { "Mux4x1.bdf" "" { Schematic "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/Mux4x1.bdf" { { 144 688 800 232 "inst2" "" } } } }  } 0 12133 "Instantiated megafunction \"%1!s!\" with the following parameter:" 0 0 "Quartus II" 0 -1 1618345157401 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "lpm_mux Mux4x1:MuxA\|BUSMUX:inst2\|lpm_mux:\$00000 " "Elaborating entity \"lpm_mux\" for hierarchy \"Mux4x1:MuxA\|BUSMUX:inst2\|lpm_mux:\$00000\"" {  } { { "busmux.tdf" "\$00000" { Text "c:/altera/13.0sp1/quartus/libraries/megafunctions/busmux.tdf" 43 13 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Quartus II" 0 -1 1618345157456 ""}
{ "Info" "ISGN_MEGAFN_DESCENDANT" "Mux4x1:MuxA\|BUSMUX:inst2\|lpm_mux:\$00000 Mux4x1:MuxA\|BUSMUX:inst2 " "Elaborated megafunction instantiation \"Mux4x1:MuxA\|BUSMUX:inst2\|lpm_mux:\$00000\", which is child of megafunction instantiation \"Mux4x1:MuxA\|BUSMUX:inst2\"" {  } { { "busmux.tdf" "" { Text "c:/altera/13.0sp1/quartus/libraries/megafunctions/busmux.tdf" 43 13 0 } } { "Mux4x1.bdf" "" { Schematic "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/Mux4x1.bdf" { { 144 688 800 232 "inst2" "" } } } }  } 0 12131 "Elaborated megafunction instantiation \"%1!s!\", which is child of megafunction instantiation \"%2!s!\"" 0 0 "Quartus II" 0 -1 1618345157464 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "db/mux_omc.tdf 1 1 " "Found 1 design units, including 1 entities, in source file db/mux_omc.tdf" { { "Info" "ISGN_ENTITY_NAME" "1 mux_omc " "Found entity 1: mux_omc" {  } { { "db/mux_omc.tdf" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/db/mux_omc.tdf" 22 1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1618345157575 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "Quartus II" 0 -1 1618345157575 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "mux_omc Mux4x1:MuxA\|BUSMUX:inst2\|lpm_mux:\$00000\|mux_omc:auto_generated " "Elaborating entity \"mux_omc\" for hierarchy \"Mux4x1:MuxA\|BUSMUX:inst2\|lpm_mux:\$00000\|mux_omc:auto_generated\"" {  } { { "lpm_mux.tdf" "auto_generated" { Text "c:/altera/13.0sp1/quartus/libraries/megafunctions/lpm_mux.tdf" 86 3 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Quartus II" 0 -1 1618345157578 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "Registrador_4_bits Registrador_4_bits:inst5 " "Elaborating entity \"Registrador_4_bits\" for hierarchy \"Registrador_4_bits:inst5\"" {  } { { "ARQ_Lab1.bdf" "inst5" { Schematic "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/ARQ_Lab1.bdf" { { 120 288 416 216 "inst5" "" } } } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Quartus II" 0 -1 1618345157614 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "Dados_16x4 Dados_16x4:inst7 " "Elaborating entity \"Dados_16x4\" for hierarchy \"Dados_16x4:inst7\"" {  } { { "ARQ_Lab1.bdf" "inst7" { Schematic "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/ARQ_Lab1.bdf" { { 592 1056 1272 736 "inst7" "" } } } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Quartus II" 0 -1 1618345157646 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "Instrucao_20x10 Instrucao_20x10:inst14 " "Elaborating entity \"Instrucao_20x10\" for hierarchy \"Instrucao_20x10:inst14\"" {  } { { "ARQ_Lab1.bdf" "inst14" { Schematic "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/ARQ_Lab1.bdf" { { 728 -664 -584 944 "inst14" "" } } } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Quartus II" 0 -1 1618345157694 ""}
{ "Warning" "WVRFX_VERI_2111_UNCONVERTED" "3 0 19 Memoria_Instrucao.sv(9) " "Verilog HDL warning at Memoria_Instrucao.sv(9): number of words (3) in memory file does not match the number of elements in the address range \[0:19\]" {  } { { "Memoria_Instrucao.sv" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/Memoria_Instrucao.sv" 9 0 0 } }  } 0 10850 "Verilog HDL warning at %4!s!: number of words (%1!d!) in memory file does not match the number of elements in the address range \[%2!d!:%3!d!\]" 0 0 "Quartus II" 0 -1 1618345157696 "|ARQ_Lab1|Instrucao_20x10:inst14"}
{ "Warning" "WVRFX_VDB_DRIVERLESS_NET" "RAM.data_a 0 Memoria_Instrucao.sv(7) " "Net \"RAM.data_a\" at Memoria_Instrucao.sv(7) has no driver or initial value, using a default initial value '0'" {  } { { "Memoria_Instrucao.sv" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/Memoria_Instrucao.sv" 7 0 0 } }  } 0 10030 "Net \"%1!s!\" at %3!s! has no driver or initial value, using a default initial value '%2!c!'" 0 0 "Quartus II" 0 -1 1618345157699 "|ARQ_Lab1|Instrucao_20x10:inst14"}
{ "Warning" "WVRFX_VDB_DRIVERLESS_NET" "RAM.waddr_a 0 Memoria_Instrucao.sv(7) " "Net \"RAM.waddr_a\" at Memoria_Instrucao.sv(7) has no driver or initial value, using a default initial value '0'" {  } { { "Memoria_Instrucao.sv" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/Memoria_Instrucao.sv" 7 0 0 } }  } 0 10030 "Net \"%1!s!\" at %3!s! has no driver or initial value, using a default initial value '%2!c!'" 0 0 "Quartus II" 0 -1 1618345157700 "|ARQ_Lab1|Instrucao_20x10:inst14"}
{ "Warning" "WVRFX_VDB_DRIVERLESS_NET" "RAM.we_a 0 Memoria_Instrucao.sv(7) " "Net \"RAM.we_a\" at Memoria_Instrucao.sv(7) has no driver or initial value, using a default initial value '0'" {  } { { "Memoria_Instrucao.sv" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/Memoria_Instrucao.sv" 7 0 0 } }  } 0 10030 "Net \"%1!s!\" at %3!s! has no driver or initial value, using a default initial value '%2!c!'" 0 0 "Quartus II" 0 -1 1618345157700 "|ARQ_Lab1|Instrucao_20x10:inst14"}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "PC PC:inst16 " "Elaborating entity \"PC\" for hierarchy \"PC:inst16\"" {  } { { "ARQ_Lab1.bdf" "inst16" { Schematic "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/ARQ_Lab1.bdf" { { 432 -736 -496 544 "inst16" "" } } } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Quartus II" 0 -1 1618345157705 ""}
{ "Warning" "WVRFX_L2_VERI_EXPRESSION_TRUNCATED_TO_FIT" "32 5 PC.sv(35) " "Verilog HDL assignment warning at PC.sv(35): truncated value with size 32 to match size of target (5)" {  } { { "PC.sv" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/PC.sv" 35 0 0 } }  } 0 10230 "Verilog HDL assignment warning at %3!s!: truncated value with size %1!d! to match size of target (%2!d!)" 0 0 "Quartus II" 0 -1 1618345157707 "|ARQ_Lab1|PC:inst16"}
{ "Warning" "WVRFX_L2_VERI_EXPRESSION_TRUNCATED_TO_FIT" "32 5 PC.sv(40) " "Verilog HDL assignment warning at PC.sv(40): truncated value with size 32 to match size of target (5)" {  } { { "PC.sv" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/PC.sv" 40 0 0 } }  } 0 10230 "Verilog HDL assignment warning at %3!s!: truncated value with size %1!d! to match size of target (%2!d!)" 0 0 "Quartus II" 0 -1 1618345157709 "|ARQ_Lab1|PC:inst16"}
{ "Warning" "WVRFX_L2_VDB_DRIVERLESS_OUTPUT_PORT" "write_memoria PC.sv(7) " "Output port \"write_memoria\" at PC.sv(7) has no driver" {  } { { "PC.sv" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/PC.sv" 7 0 0 } }  } 0 10034 "Output port \"%1!s!\" at %2!s! has no driver" 0 0 "Quartus II" 0 -1 1618345157709 "|ARQ_Lab1|PC:inst16"}
{ "Info" "IINFER_UNINFERRED_RAM_SUMMARY" "2 " "Found 2 instances of uninferred RAM logic" { { "Info" "IINFER_RAM_UNINFERRED_DUE_TO_SIZE" "Instrucao_20x10:inst14\|RAM " "RAM logic \"Instrucao_20x10:inst14\|RAM\" is uninferred due to inappropriate RAM size" {  } { { "Memoria_Instrucao.sv" "RAM" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/Memoria_Instrucao.sv" 7 -1 0 } }  } 0 276004 "RAM logic \"%1!s!\" is uninferred due to inappropriate RAM size" 0 0 "Quartus II" 0 -1 1618345157799 ""} { "Info" "IINFER_RAM_UNINFERRED_DUE_TO_SIZE" "Dados_16x4:inst7\|RAM " "RAM logic \"Dados_16x4:inst7\|RAM\" is uninferred due to inappropriate RAM size" {  } { { "Memoria_dados.sv" "RAM" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/Memoria_dados.sv" 10 -1 0 } }  } 0 276004 "RAM logic \"%1!s!\" is uninferred due to inappropriate RAM size" 0 0 "Quartus II" 0 -1 1618345157799 ""}  } {  } 0 276014 "Found %1!d! instances of uninferred RAM logic" 0 0 "Quartus II" 0 -1 1618345157799 ""}
{ "Critical Warning" "WCDB_CDB_LESS_INI_CONTENT" "32 20 C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/db/ARQ_Lab1.ram0_Instrucao_20x10_4903b8a.hdl.mif " "Memory depth (32) in the design file differs from memory depth (20) in the Memory Initialization File \"C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/db/ARQ_Lab1.ram0_Instrucao_20x10_4903b8a.hdl.mif\" -- setting initial value for remaining addresses to 0" {  } {  } 1 127005 "Memory depth (%1!d!) in the design file differs from memory depth (%2!d!) in the Memory Initialization File \"%3!s!\" -- setting initial value for remaining addresses to 0" 0 0 "Quartus II" 0 -1 1618345157801 ""}
{ "Warning" "WCDB_CDB_RAM_MIF_CONTAIN_DONT_CARE" "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/db/ARQ_Lab1.ram0_Instrucao_20x10_4903b8a.hdl.mif " "Memory Initialization File or Hexadecimal (Intel-Format) File \"C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/db/ARQ_Lab1.ram0_Instrucao_20x10_4903b8a.hdl.mif\" contains \"don't care\" values -- overwriting them with 0s" {  } {  } 0 127007 "Memory Initialization File or Hexadecimal (Intel-Format) File \"%1!s!\" contains \"don't care\" values -- overwriting them with 0s" 0 0 "Quartus II" 0 -1 1618345157802 ""}
{ "Info" "ILPMS_INFERENCING_SUMMARY" "14 " "Inferred 14 megafunctions from design logic" { { "Info" "ILPMS_LPM_MUX_INFERRED" "Instrucao_20x10:inst14\|RAM~0 lpm_mux " "Inferred mux megafunction (\"lpm_mux\") from the following logic: \"Instrucao_20x10:inst14\|RAM~0\"" {  } { { "Memoria_Instrucao.sv" "RAM~0" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/Memoria_Instrucao.sv" 7 -1 0 } }  } 0 278007 "Inferred mux megafunction (\"%2!s!\") from the following logic: \"%1!s!\"" 0 0 "Quartus II" 0 -1 1618345157832 ""} { "Info" "ILPMS_LPM_MUX_INFERRED" "Instrucao_20x10:inst14\|RAM~1 lpm_mux " "Inferred mux megafunction (\"lpm_mux\") from the following logic: \"Instrucao_20x10:inst14\|RAM~1\"" {  } { { "Memoria_Instrucao.sv" "RAM~1" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/Memoria_Instrucao.sv" 7 -1 0 } }  } 0 278007 "Inferred mux megafunction (\"%2!s!\") from the following logic: \"%1!s!\"" 0 0 "Quartus II" 0 -1 1618345157832 ""} { "Info" "ILPMS_LPM_MUX_INFERRED" "Instrucao_20x10:inst14\|RAM~2 lpm_mux " "Inferred mux megafunction (\"lpm_mux\") from the following logic: \"Instrucao_20x10:inst14\|RAM~2\"" {  } { { "Memoria_Instrucao.sv" "RAM~2" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/Memoria_Instrucao.sv" 7 -1 0 } }  } 0 278007 "Inferred mux megafunction (\"%2!s!\") from the following logic: \"%1!s!\"" 0 0 "Quartus II" 0 -1 1618345157832 ""} { "Info" "ILPMS_LPM_MUX_INFERRED" "Instrucao_20x10:inst14\|RAM~3 lpm_mux " "Inferred mux megafunction (\"lpm_mux\") from the following logic: \"Instrucao_20x10:inst14\|RAM~3\"" {  } { { "Memoria_Instrucao.sv" "RAM~3" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/Memoria_Instrucao.sv" 7 -1 0 } }  } 0 278007 "Inferred mux megafunction (\"%2!s!\") from the following logic: \"%1!s!\"" 0 0 "Quartus II" 0 -1 1618345157832 ""} { "Info" "ILPMS_LPM_MUX_INFERRED" "Instrucao_20x10:inst14\|RAM~4 lpm_mux " "Inferred mux megafunction (\"lpm_mux\") from the following logic: \"Instrucao_20x10:inst14\|RAM~4\"" {  } { { "Memoria_Instrucao.sv" "RAM~4" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/Memoria_Instrucao.sv" 7 -1 0 } }  } 0 278007 "Inferred mux megafunction (\"%2!s!\") from the following logic: \"%1!s!\"" 0 0 "Quartus II" 0 -1 1618345157832 ""} { "Info" "ILPMS_LPM_MUX_INFERRED" "Instrucao_20x10:inst14\|RAM~5 lpm_mux " "Inferred mux megafunction (\"lpm_mux\") from the following logic: \"Instrucao_20x10:inst14\|RAM~5\"" {  } { { "Memoria_Instrucao.sv" "RAM~5" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/Memoria_Instrucao.sv" 7 -1 0 } }  } 0 278007 "Inferred mux megafunction (\"%2!s!\") from the following logic: \"%1!s!\"" 0 0 "Quartus II" 0 -1 1618345157832 ""} { "Info" "ILPMS_LPM_MUX_INFERRED" "Instrucao_20x10:inst14\|RAM~6 lpm_mux " "Inferred mux megafunction (\"lpm_mux\") from the following logic: \"Instrucao_20x10:inst14\|RAM~6\"" {  } { { "Memoria_Instrucao.sv" "RAM~6" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/Memoria_Instrucao.sv" 7 -1 0 } }  } 0 278007 "Inferred mux megafunction (\"%2!s!\") from the following logic: \"%1!s!\"" 0 0 "Quartus II" 0 -1 1618345157832 ""} { "Info" "ILPMS_LPM_MUX_INFERRED" "Instrucao_20x10:inst14\|RAM~7 lpm_mux " "Inferred mux megafunction (\"lpm_mux\") from the following logic: \"Instrucao_20x10:inst14\|RAM~7\"" {  } { { "Memoria_Instrucao.sv" "RAM~7" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/Memoria_Instrucao.sv" 7 -1 0 } }  } 0 278007 "Inferred mux megafunction (\"%2!s!\") from the following logic: \"%1!s!\"" 0 0 "Quartus II" 0 -1 1618345157832 ""} { "Info" "ILPMS_LPM_MUX_INFERRED" "Instrucao_20x10:inst14\|RAM~8 lpm_mux " "Inferred mux megafunction (\"lpm_mux\") from the following logic: \"Instrucao_20x10:inst14\|RAM~8\"" {  } { { "Memoria_Instrucao.sv" "RAM~8" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/Memoria_Instrucao.sv" 7 -1 0 } }  } 0 278007 "Inferred mux megafunction (\"%2!s!\") from the following logic: \"%1!s!\"" 0 0 "Quartus II" 0 -1 1618345157832 ""} { "Info" "ILPMS_LPM_MUX_INFERRED" "Instrucao_20x10:inst14\|RAM~9 lpm_mux " "Inferred mux megafunction (\"lpm_mux\") from the following logic: \"Instrucao_20x10:inst14\|RAM~9\"" {  } { { "Memoria_Instrucao.sv" "RAM~9" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/Memoria_Instrucao.sv" 7 -1 0 } }  } 0 278007 "Inferred mux megafunction (\"%2!s!\") from the following logic: \"%1!s!\"" 0 0 "Quartus II" 0 -1 1618345157832 ""} { "Info" "ILPMS_LPM_MUX_INFERRED" "Dados_16x4:inst7\|RAM~64 lpm_mux " "Inferred mux megafunction (\"lpm_mux\") from the following logic: \"Dados_16x4:inst7\|RAM~64\"" {  } { { "Memoria_dados.sv" "RAM~64" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/Memoria_dados.sv" 10 -1 0 } }  } 0 278007 "Inferred mux megafunction (\"%2!s!\") from the following logic: \"%1!s!\"" 0 0 "Quartus II" 0 -1 1618345157832 ""} { "Info" "ILPMS_LPM_MUX_INFERRED" "Dados_16x4:inst7\|RAM~65 lpm_mux " "Inferred mux megafunction (\"lpm_mux\") from the following logic: \"Dados_16x4:inst7\|RAM~65\"" {  } { { "Memoria_dados.sv" "RAM~65" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/Memoria_dados.sv" 10 -1 0 } }  } 0 278007 "Inferred mux megafunction (\"%2!s!\") from the following logic: \"%1!s!\"" 0 0 "Quartus II" 0 -1 1618345157832 ""} { "Info" "ILPMS_LPM_MUX_INFERRED" "Dados_16x4:inst7\|RAM~66 lpm_mux " "Inferred mux megafunction (\"lpm_mux\") from the following logic: \"Dados_16x4:inst7\|RAM~66\"" {  } { { "Memoria_dados.sv" "RAM~66" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/Memoria_dados.sv" 10 -1 0 } }  } 0 278007 "Inferred mux megafunction (\"%2!s!\") from the following logic: \"%1!s!\"" 0 0 "Quartus II" 0 -1 1618345157832 ""} { "Info" "ILPMS_LPM_MUX_INFERRED" "Dados_16x4:inst7\|RAM~67 lpm_mux " "Inferred mux megafunction (\"lpm_mux\") from the following logic: \"Dados_16x4:inst7\|RAM~67\"" {  } { { "Memoria_dados.sv" "RAM~67" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/Memoria_dados.sv" 10 -1 0 } }  } 0 278007 "Inferred mux megafunction (\"%2!s!\") from the following logic: \"%1!s!\"" 0 0 "Quartus II" 0 -1 1618345157832 ""}  } {  } 0 278001 "Inferred %1!llu! megafunctions from design logic" 0 0 "Quartus II" 0 -1 1618345157832 ""}
{ "Info" "ISGN_ELABORATION_HEADER" "Instrucao_20x10:inst14\|lpm_mux:RAM_rtl_0 " "Elaborated megafunction instantiation \"Instrucao_20x10:inst14\|lpm_mux:RAM_rtl_0\"" {  } {  } 0 12130 "Elaborated megafunction instantiation \"%1!s!\"" 0 0 "Quartus II" 0 -1 1618345157877 ""}
{ "Info" "ISGN_MEGAFN_PARAM_TOP" "Instrucao_20x10:inst14\|lpm_mux:RAM_rtl_0 " "Instantiated megafunction \"Instrucao_20x10:inst14\|lpm_mux:RAM_rtl_0\" with the following parameter:" { { "Info" "ISGN_MEGAFN_PARAM_SUB" "LPM_WIDTH 1 " "Parameter \"LPM_WIDTH\" = \"1\"" {  } {  } 0 12134 "Parameter \"%1!s!\" = \"%2!s!\"" 0 0 "Quartus II" 0 -1 1618345157877 ""} { "Info" "ISGN_MEGAFN_PARAM_SUB" "LPM_SIZE 32 " "Parameter \"LPM_SIZE\" = \"32\"" {  } {  } 0 12134 "Parameter \"%1!s!\" = \"%2!s!\"" 0 0 "Quartus II" 0 -1 1618345157877 ""} { "Info" "ISGN_MEGAFN_PARAM_SUB" "LPM_WIDTHS 5 " "Parameter \"LPM_WIDTHS\" = \"5\"" {  } {  } 0 12134 "Parameter \"%1!s!\" = \"%2!s!\"" 0 0 "Quartus II" 0 -1 1618345157877 ""} { "Info" "ISGN_MEGAFN_PARAM_SUB" "CASCADE_CHAIN IGNORE " "Parameter \"CASCADE_CHAIN\" = \"IGNORE\"" {  } {  } 0 12134 "Parameter \"%1!s!\" = \"%2!s!\"" 0 0 "Quartus II" 0 -1 1618345157877 ""}  } {  } 0 12133 "Instantiated megafunction \"%1!s!\" with the following parameter:" 0 0 "Quartus II" 0 -1 1618345157877 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "db/mux_ioc.tdf 1 1 " "Found 1 design units, including 1 entities, in source file db/mux_ioc.tdf" { { "Info" "ISGN_ENTITY_NAME" "1 mux_ioc " "Found entity 1: mux_ioc" {  } { { "db/mux_ioc.tdf" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/db/mux_ioc.tdf" 22 1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1618345157984 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "Quartus II" 0 -1 1618345157984 ""}
{ "Info" "ISGN_ELABORATION_HEADER" "Instrucao_20x10:inst14\|lpm_mux:RAM_rtl_1 " "Elaborated megafunction instantiation \"Instrucao_20x10:inst14\|lpm_mux:RAM_rtl_1\"" {  } {  } 0 12130 "Elaborated megafunction instantiation \"%1!s!\"" 0 0 "Quartus II" 0 -1 1618345158009 ""}
{ "Info" "ISGN_MEGAFN_PARAM_TOP" "Instrucao_20x10:inst14\|lpm_mux:RAM_rtl_1 " "Instantiated megafunction \"Instrucao_20x10:inst14\|lpm_mux:RAM_rtl_1\" with the following parameter:" { { "Info" "ISGN_MEGAFN_PARAM_SUB" "LPM_WIDTH 1 " "Parameter \"LPM_WIDTH\" = \"1\"" {  } {  } 0 12134 "Parameter \"%1!s!\" = \"%2!s!\"" 0 0 "Quartus II" 0 -1 1618345158010 ""} { "Info" "ISGN_MEGAFN_PARAM_SUB" "LPM_SIZE 32 " "Parameter \"LPM_SIZE\" = \"32\"" {  } {  } 0 12134 "Parameter \"%1!s!\" = \"%2!s!\"" 0 0 "Quartus II" 0 -1 1618345158010 ""} { "Info" "ISGN_MEGAFN_PARAM_SUB" "LPM_WIDTHS 5 " "Parameter \"LPM_WIDTHS\" = \"5\"" {  } {  } 0 12134 "Parameter \"%1!s!\" = \"%2!s!\"" 0 0 "Quartus II" 0 -1 1618345158010 ""} { "Info" "ISGN_MEGAFN_PARAM_SUB" "CASCADE_CHAIN IGNORE " "Parameter \"CASCADE_CHAIN\" = \"IGNORE\"" {  } {  } 0 12134 "Parameter \"%1!s!\" = \"%2!s!\"" 0 0 "Quartus II" 0 -1 1618345158010 ""}  } {  } 0 12133 "Instantiated megafunction \"%1!s!\" with the following parameter:" 0 0 "Quartus II" 0 -1 1618345158010 ""}
{ "Info" "ISGN_ELABORATION_HEADER" "Instrucao_20x10:inst14\|lpm_mux:RAM_rtl_3 " "Elaborated megafunction instantiation \"Instrucao_20x10:inst14\|lpm_mux:RAM_rtl_3\"" {  } {  } 0 12130 "Elaborated megafunction instantiation \"%1!s!\"" 0 0 "Quartus II" 0 -1 1618345158036 ""}
{ "Info" "ISGN_MEGAFN_PARAM_TOP" "Instrucao_20x10:inst14\|lpm_mux:RAM_rtl_3 " "Instantiated megafunction \"Instrucao_20x10:inst14\|lpm_mux:RAM_rtl_3\" with the following parameter:" { { "Info" "ISGN_MEGAFN_PARAM_SUB" "LPM_WIDTH 1 " "Parameter \"LPM_WIDTH\" = \"1\"" {  } {  } 0 12134 "Parameter \"%1!s!\" = \"%2!s!\"" 0 0 "Quartus II" 0 -1 1618345158036 ""} { "Info" "ISGN_MEGAFN_PARAM_SUB" "LPM_SIZE 32 " "Parameter \"LPM_SIZE\" = \"32\"" {  } {  } 0 12134 "Parameter \"%1!s!\" = \"%2!s!\"" 0 0 "Quartus II" 0 -1 1618345158036 ""} { "Info" "ISGN_MEGAFN_PARAM_SUB" "LPM_WIDTHS 5 " "Parameter \"LPM_WIDTHS\" = \"5\"" {  } {  } 0 12134 "Parameter \"%1!s!\" = \"%2!s!\"" 0 0 "Quartus II" 0 -1 1618345158036 ""} { "Info" "ISGN_MEGAFN_PARAM_SUB" "CASCADE_CHAIN IGNORE " "Parameter \"CASCADE_CHAIN\" = \"IGNORE\"" {  } {  } 0 12134 "Parameter \"%1!s!\" = \"%2!s!\"" 0 0 "Quartus II" 0 -1 1618345158036 ""}  } {  } 0 12133 "Instantiated megafunction \"%1!s!\" with the following parameter:" 0 0 "Quartus II" 0 -1 1618345158036 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "db/mux_s4d.tdf 1 1 " "Found 1 design units, including 1 entities, in source file db/mux_s4d.tdf" { { "Info" "ISGN_ENTITY_NAME" "1 mux_s4d " "Found entity 1: mux_s4d" {  } { { "db/mux_s4d.tdf" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/db/mux_s4d.tdf" 22 1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1618345158137 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "Quartus II" 0 -1 1618345158137 ""}
{ "Info" "ISGN_ELABORATION_HEADER" "Instrucao_20x10:inst14\|lpm_mux:RAM_rtl_6 " "Elaborated megafunction instantiation \"Instrucao_20x10:inst14\|lpm_mux:RAM_rtl_6\"" {  } {  } 0 12130 "Elaborated megafunction instantiation \"%1!s!\"" 0 0 "Quartus II" 0 -1 1618345158180 ""}
{ "Info" "ISGN_MEGAFN_PARAM_TOP" "Instrucao_20x10:inst14\|lpm_mux:RAM_rtl_6 " "Instantiated megafunction \"Instrucao_20x10:inst14\|lpm_mux:RAM_rtl_6\" with the following parameter:" { { "Info" "ISGN_MEGAFN_PARAM_SUB" "LPM_WIDTH 1 " "Parameter \"LPM_WIDTH\" = \"1\"" {  } {  } 0 12134 "Parameter \"%1!s!\" = \"%2!s!\"" 0 0 "Quartus II" 0 -1 1618345158180 ""} { "Info" "ISGN_MEGAFN_PARAM_SUB" "LPM_SIZE 32 " "Parameter \"LPM_SIZE\" = \"32\"" {  } {  } 0 12134 "Parameter \"%1!s!\" = \"%2!s!\"" 0 0 "Quartus II" 0 -1 1618345158180 ""} { "Info" "ISGN_MEGAFN_PARAM_SUB" "LPM_WIDTHS 5 " "Parameter \"LPM_WIDTHS\" = \"5\"" {  } {  } 0 12134 "Parameter \"%1!s!\" = \"%2!s!\"" 0 0 "Quartus II" 0 -1 1618345158180 ""} { "Info" "ISGN_MEGAFN_PARAM_SUB" "CASCADE_CHAIN IGNORE " "Parameter \"CASCADE_CHAIN\" = \"IGNORE\"" {  } {  } 0 12134 "Parameter \"%1!s!\" = \"%2!s!\"" 0 0 "Quartus II" 0 -1 1618345158180 ""}  } {  } 0 12133 "Instantiated megafunction \"%1!s!\" with the following parameter:" 0 0 "Quartus II" 0 -1 1618345158180 ""}
{ "Info" "ISGN_ELABORATION_HEADER" "Instrucao_20x10:inst14\|lpm_mux:RAM_rtl_7 " "Elaborated megafunction instantiation \"Instrucao_20x10:inst14\|lpm_mux:RAM_rtl_7\"" {  } {  } 0 12130 "Elaborated megafunction instantiation \"%1!s!\"" 0 0 "Quartus II" 0 -1 1618345158194 ""}
{ "Info" "ISGN_MEGAFN_PARAM_TOP" "Instrucao_20x10:inst14\|lpm_mux:RAM_rtl_7 " "Instantiated megafunction \"Instrucao_20x10:inst14\|lpm_mux:RAM_rtl_7\" with the following parameter:" { { "Info" "ISGN_MEGAFN_PARAM_SUB" "LPM_WIDTH 1 " "Parameter \"LPM_WIDTH\" = \"1\"" {  } {  } 0 12134 "Parameter \"%1!s!\" = \"%2!s!\"" 0 0 "Quartus II" 0 -1 1618345158194 ""} { "Info" "ISGN_MEGAFN_PARAM_SUB" "LPM_SIZE 32 " "Parameter \"LPM_SIZE\" = \"32\"" {  } {  } 0 12134 "Parameter \"%1!s!\" = \"%2!s!\"" 0 0 "Quartus II" 0 -1 1618345158194 ""} { "Info" "ISGN_MEGAFN_PARAM_SUB" "LPM_WIDTHS 5 " "Parameter \"LPM_WIDTHS\" = \"5\"" {  } {  } 0 12134 "Parameter \"%1!s!\" = \"%2!s!\"" 0 0 "Quartus II" 0 -1 1618345158194 ""} { "Info" "ISGN_MEGAFN_PARAM_SUB" "CASCADE_CHAIN IGNORE " "Parameter \"CASCADE_CHAIN\" = \"IGNORE\"" {  } {  } 0 12134 "Parameter \"%1!s!\" = \"%2!s!\"" 0 0 "Quartus II" 0 -1 1618345158194 ""}  } {  } 0 12133 "Instantiated megafunction \"%1!s!\" with the following parameter:" 0 0 "Quartus II" 0 -1 1618345158194 ""}
{ "Info" "ISGN_ELABORATION_HEADER" "Dados_16x4:inst7\|lpm_mux:RAM_rtl_10 " "Elaborated megafunction instantiation \"Dados_16x4:inst7\|lpm_mux:RAM_rtl_10\"" {  } {  } 0 12130 "Elaborated megafunction instantiation \"%1!s!\"" 0 0 "Quartus II" 0 -1 1618345158224 ""}
{ "Info" "ISGN_MEGAFN_PARAM_TOP" "Dados_16x4:inst7\|lpm_mux:RAM_rtl_10 " "Instantiated megafunction \"Dados_16x4:inst7\|lpm_mux:RAM_rtl_10\" with the following parameter:" { { "Info" "ISGN_MEGAFN_PARAM_SUB" "LPM_WIDTH 1 " "Parameter \"LPM_WIDTH\" = \"1\"" {  } {  } 0 12134 "Parameter \"%1!s!\" = \"%2!s!\"" 0 0 "Quartus II" 0 -1 1618345158224 ""} { "Info" "ISGN_MEGAFN_PARAM_SUB" "LPM_SIZE 16 " "Parameter \"LPM_SIZE\" = \"16\"" {  } {  } 0 12134 "Parameter \"%1!s!\" = \"%2!s!\"" 0 0 "Quartus II" 0 -1 1618345158224 ""} { "Info" "ISGN_MEGAFN_PARAM_SUB" "LPM_WIDTHS 4 " "Parameter \"LPM_WIDTHS\" = \"4\"" {  } {  } 0 12134 "Parameter \"%1!s!\" = \"%2!s!\"" 0 0 "Quartus II" 0 -1 1618345158224 ""} { "Info" "ISGN_MEGAFN_PARAM_SUB" "CASCADE_CHAIN IGNORE " "Parameter \"CASCADE_CHAIN\" = \"IGNORE\"" {  } {  } 0 12134 "Parameter \"%1!s!\" = \"%2!s!\"" 0 0 "Quartus II" 0 -1 1618345158224 ""}  } {  } 0 12133 "Instantiated megafunction \"%1!s!\" with the following parameter:" 0 0 "Quartus II" 0 -1 1618345158224 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "db/mux_joc.tdf 1 1 " "Found 1 design units, including 1 entities, in source file db/mux_joc.tdf" { { "Info" "ISGN_ENTITY_NAME" "1 mux_joc " "Found entity 1: mux_joc" {  } { { "db/mux_joc.tdf" "" { Text "C:/Users/Daniel Ribeiro/Dropbox/UF/Arquitetura Avançada para Computação/Projeto01_Arquitetura_Avançada/Quartus_Project/db/mux_joc.tdf" 22 1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1618345158328 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "Quartus II" 0 -1 1618345158328 ""}
{ "Info" "IQEXE_ERROR_COUNT" "Functional Simulation Netlist Generation 0 s 24 s Quartus II 64-Bit " "Quartus II 64-Bit Functional Simulation Netlist Generation was successful. 0 errors, 24 warnings" { { "Info" "IQEXE_END_PEAK_VSIZE_MEMORY" "4583 " "Peak virtual memory: 4583 megabytes" {  } {  } 0 0 "Peak virtual memory: %1!s! megabytes" 0 0 "Quartus II" 0 -1 1618345158483 ""} { "Info" "IQEXE_END_BANNER_TIME" "Tue Apr 13 17:19:18 2021 " "Processing ended: Tue Apr 13 17:19:18 2021" {  } {  } 0 0 "Processing ended: %1!s!" 0 0 "Quartus II" 0 -1 1618345158483 ""} { "Info" "IQEXE_ELAPSED_TIME" "00:00:02 " "Elapsed time: 00:00:02" {  } {  } 0 0 "Elapsed time: %1!s!" 0 0 "Quartus II" 0 -1 1618345158483 ""} { "Info" "IQEXE_ELAPSED_CPU_TIME" "00:00:03 " "Total CPU time (on all processors): 00:00:03" {  } {  } 0 0 "Total CPU time (on all processors): %1!s!" 0 0 "Quartus II" 0 -1 1618345158483 ""}  } {  } 0 0 "%6!s! %1!s! was successful. %2!d! error%3!s!, %4!d! warning%5!s!" 0 0 "Quartus II" 0 -1 1618345158483 ""}
