<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:37:23.3723</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.10.27</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-0145384</applicationNumber><claimCount>18</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>적층 세라믹 커패시터 및 이의 제조 방법</inventionTitle><inventionTitleEng>MULTILAYER CERAMIC CAPACITOR AND METHOD OF PREPARING  THE SAME</inventionTitleEng><openDate>2025.05.08</openDate><openNumber>10-2025-0061214</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01G 4/232</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01G 4/12</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01G 13/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01G 4/012</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01G 4/30</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 유전체층과 내부전극층을 포함하는 커패시터 바디, 및 상기 커패시터 바디의 외측에 배치되는 외부 전극을 포함하며, 상기 외부 전극은 상기 내부전극층 중 적어도 하나와 전기적으로 연결되도록 상기 커패시터 바디의 단면 상에 위치하는 하부층, 그리고 상기 하부층을 덮으며 상기 하부층 상에 위치하는 상부층을 포함하며, 상기 하부층은 제1 글래스를 포함하고, 상기 상부층은 제2 글래스를 포함하고, 상기 제1 글래스는 알루미늄(Al)을 상기 제1 글래스의 성분 총량에 대하여 0 초과 내지 8 원자% 이하로 포함하고, 상기 제2 글래스는 알루미늄(Al)을 상기 제2 글래스의 성분 총량에 대하여 10 원자% 이상 내지 20 원자% 이하로 포함하는 적층 세라믹 커패시터 및 이의 제조 방법을 제공한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 유전체층과 내부전극층을 포함하는 커패시터 바디, 및상기 커패시터 바디의 외측에 배치되는 외부 전극을 포함하며,상기 외부 전극은 상기 내부전극층 중 적어도 하나와 전기적으로 연결되도록 상기 커패시터 바디의 단면 상에 위치하는 하부층, 그리고 상기 하부층을 덮으며 상기 하부층 상에 위치하는 상부층을 포함하며, 상기 하부층은 제1 글래스를 포함하고, 상기 상부층은 제2 글래스를 포함하고,상기 제1 글래스는 알루미늄(Al)을 상기 제1 글래스의 성분 총량에 대하여 0 초과 내지 8 원자% 이하로 포함하고,상기 제2 글래스는 알루미늄(Al)을 상기 제2 글래스의 성분 총량에 대하여 10 원자% 이상 내지 20 원자% 이하로 포함하는 적층 세라믹 커패시터. </claim></claimInfo><claimInfo><claim>2. 제1항에서, 상기 제2 글래스에 포함되는 알루미늄(Al)은 상기 제1 글래스에 포함되는 알루미늄(Al) 대비 2 초과 내지 100 이하의 원자비를 갖는 적층 세라믹 커패시터. </claim></claimInfo><claimInfo><claim>3. 제1항에서, 상기 제2 글래스는 리튬(Li), 나트륨(Na), 철(Fe), 바륨(Ba), 칼슘(Ca), 아연(Zn), 붕소(B), 규소(Si), 주석(Sn) 또는 이들의 조합을 더 포함하는 적층 세라믹 커패시터. </claim></claimInfo><claimInfo><claim>4. 제3항에서, 상기 제2 글래스는 상기 규소(Si)를 포함하고,상기 알루미늄(Al) 및 상기 규소(Si)의 성분 합이 상기 제2 글래스의 성분 총량에 대하여 20 원자% 내지 50 원자%인 적층 세라믹 커패시터. </claim></claimInfo><claimInfo><claim>5. 제1항에서, 상기 제1 글래스는 리튬(Li), 나트륨(Na), 철(Fe), 바륨(Ba), 칼슘(Ca), 아연(Zn), 붕소(B), 규소(Si), 주석(Sn) 또는 이들의 조합을 더 포함하는 적층 세라믹 커패시터. </claim></claimInfo><claimInfo><claim>6. 제5항에서, 상기 제1 글래스는 상기 바륨(Ba) 및 상기 아연(Zn)을 포함하고,상기 바륨(Ba) 및 상기 아연(Zn)의 성분 합이 상기 제1 글래스의 성분 총량에 대하여 50 원자% 내지 95 원자%인 적층 세라믹 커패시터. </claim></claimInfo><claimInfo><claim>7. 제1항에서, 상기 제1 글래스 및 상기 제2 글래스는 나트륨(Na)을 더 포함하고,상기 제2 글래스에 포함되는 나트륨(Na)은 상기 제1 글래스에 포함되는 나트륨(Na) 대비 2 초과 내지 100 이하의 원자비를 갖는 적층 세라믹 커패시터. </claim></claimInfo><claimInfo><claim>8. 제1항에서, 상기 제1 글래스 및 상기 제2 글래스는 철(Fe)을 더 포함하고,상기 제2 글래스에 포함되는 철(Fe)은 상기 제1 글래스에 포함되는 철(Fe) 대비 2 초과 내지 100 이하의 원자비를 갖는 적층 세라믹 커패시터. </claim></claimInfo><claimInfo><claim>9. 제1항에서, 상기 하부층 및 상기 상부층 중 적어도 하나는 도전성 금속을 더 포함하는 적층 세라믹 커패시터. </claim></claimInfo><claimInfo><claim>10. 제9항에서, 상기 도전성 금속은 구리(Cu), 니켈(Ni), 은(Ag), 팔라듐(Pd), 금(Au), 백금(Pt), 주석(Sn), 텅스텐(W), 티타늄(Ti), 납(Pb), 이들의 합금, 또는 이들의 조합을 포함하는 적층 세라믹 커패시터. </claim></claimInfo><claimInfo><claim>11. 제1항에서, 상기 외부 전극에서 상기 적층 세라믹 커패시터의 두께 방향 길이의 중간 지점을 중심부라 하고, 상기 적층 세라믹 커패시터의 모서리 지점을 코너부라 할 때, 상기 외부 전극의 중심부 대비 코너부의 두께비는 0.1 내지 0.5인 적층 세라믹 커패시터. </claim></claimInfo><claimInfo><claim>12. 유전체층과 내부전극층을 포함하는 커패시터 바디의 일면에 제1 글래스를 포함하는 하부층 형성용 페이스트를 도포하는 단계; 상기 하부층 형성용 페이스트를 소결하여 외부 전극의 하부층을 형성하는 단계;상기 외부 전극의 하부층 위에 제2 글래스를 포함하는 상부층 형성용 페이스트를 도포하는 단계; 및상기 상부층 형성용 페이스트를 소결하여 외부 전극의 상부층을 형성하는 단계를 포함하고,상기 제1 글래스는 산화알루미늄(Al2O3)을 상기 제1 글래스의 총량 100 몰부에 대하여 0 초과 내지 8 몰부 이하로 포함하고,상기 제2 글래스는 산화알루미늄(Al2O3)을 상기 제2 글래스의 총량 100 몰부에 대하여 10 몰부 이상 내지 20 몰부 이하로 포함하는 적층 세라믹 커패시터의 제조 방법.</claim></claimInfo><claimInfo><claim>13. 유전체층과 내부전극층을 포함하는 커패시터 바디의 일면에 제1 글래스를 포함하는 하부층 형성용 페이스트를 도포하는 단계; 상기 하부층 형성용 페이스트 위에 제2 글래스를 포함하는 상부층 형성용 페이스트를 도포하는 단계; 및상기 하부층 형성용 페이스트 및 상기 상부층 형성용 페이스트가 도포된 커패시터 바디를 소결하여 하부층 및 상부층을 포함하는 외부 전극을 형성하는 단계를 포함하고,상기 제1 글래스는 산화알루미늄(Al2O3)을 상기 제1 글래스의 총량 100 몰부에 대하여 0 초과 내지 8 몰부 이하로 포함하고,상기 제2 글래스는 산화알루미늄(Al2O3)을 상기 제2 글래스의 총량 100 몰부에 대하여 10 몰부 이상 내지 20 몰부 이하로 포함하는 적층 세라믹 커패시터의 제조 방법.</claim></claimInfo><claimInfo><claim>14. 제12항 또는 제13항에서,상기 제1 글래스는 산화바륨(BaO), 산화칼슘(CaO), 산화아연(ZnO), 산화붕소(B2O3), 이산화규소(SiO2), 또는 이들의 조합을 더 포함하는 적층 세라믹 커패시터의 제조 방법.</claim></claimInfo><claimInfo><claim>15. 제14항에서,상기 제1 글래스의 총량 100 몰부에 대하여, 상기 산화바륨(BaO)은 10 몰부 내지 40 몰부로 포함되고,  상기 산화칼슘(CaO)은 1 몰부 내지 20 몰부로 포함되고,상기 산화아연(ZnO)은 10 몰부 내지 40 몰부로 포함되고,상기 산화붕소(B2O3)는 10 몰부 내지 40 몰부로 포함되고,상기 이산화규소(SiO2)는 1 몰부 내지 20 몰부로 포함되는 적층 세라믹 커패시터의 제조 방법.</claim></claimInfo><claimInfo><claim>16. 제12항 또는 제13항에서,상기 제2 글래스는 산화리튬(Li2O), 산화나트륨(Na2O), 산화바륨(BaO), 산화칼슘(CaO), 산화아연(ZnO), 산화붕소(B2O3), 이산화규소(SiO2), 산화철(Fe2O3), 또는 이들의 조합을 더 포함하는 적층 세라믹 커패시터의 제조 방법.</claim></claimInfo><claimInfo><claim>17. 제16항에서,상기 제2 글래스의 총량 100 몰부에 대하여, 상기 산화리튬(Li2O)은 1 몰부 내지 20 몰부로 포함되고, 상기 산화나트륨(Na2O)은 1 몰부 내지 20 몰부로 포함되고, 상기 산화바륨(BaO)은 10 몰부 내지 40 몰부로 포함되고,상기 산화칼슘(CaO)은 1 몰부 내지 20 몰부로 포함되고,상기 산화아연(ZnO)은 1 몰부 내지 20 몰부로 포함되고,상기 산화붕소(B2O3)는 10 몰부 내지 40 몰부로 포함되고,상기 이산화규소(SiO2)는 1 몰부 내지 20 몰부로 포함되고, 상기 산화철(Fe2O3)은 0.1 몰부 내지 10 몰부로 포함되는 적층 세라믹 커패시터의 제조 방법.</claim></claimInfo><claimInfo><claim>18. 제12항 또는 제13항에서,상기 하부층 형성용 페이스트 및 상기 상부층 형성용 페이스트 중 적어도 하나는 도전성 금속을 더 포함하는 적층 세라믹 커패시터의 제조 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기도 수원시 영통구...</address><code>119980018064</code><country>대한민국</country><engName>SAMSUNG ELECTRO-MECHANICS CO., LTD.</engName><name>삼성전기주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 수원시 영통구...</address><code> </code><country> </country><engName>BANG, JAEHOON</engName><name>방재훈</name></inventorInfo><inventorInfo><address>경기도 수원시 영통구...</address><code> </code><country> </country><engName>SONG, YOUNGAH</engName><name>송영아</name></inventorInfo><inventorInfo><address>경기도 수원시 영통구...</address><code> </code><country> </country><engName>CHOI, BONGGYU</engName><name>최봉규</name></inventorInfo><inventorInfo><address>경기도 수원시 영통구...</address><code> </code><country> </country><engName>SEONG, KWANG DONG</engName><name>성광동</name></inventorInfo><inventorInfo><address>경기도 수원시 영통구...</address><code> </code><country> </country><engName>LEE, DOKYEONG</engName><name>이도경</name></inventorInfo><inventorInfo><address>경기도 수원시 영통구...</address><code> </code><country> </country><engName>KIM, WANSIK</engName><name>김완식</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 서초구 강남대로 ***, 산학협동재단빌딩 **층(서초동)</address><code>920071000819</code><country>대한민국</country><engName>PanKorea Patent &amp; Law Firm</engName><name>팬코리아특허법인</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2023.10.27</receiptDate><receiptNumber>1-1-2023-1183717-29</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020230145384.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93036444d076c976119a1e75cee10acf7eaa97c5570e8a037a6011c15f3f7440a3f5b28ea4648bcacd77022f75bf5584fad447eef4fecd3897</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf79c7f827b03b71df533052fe73ce8c3cf47233c58996b1031ea31a44a36b9758c8f5f70791bb2bf16029809de904a9255efbd1eb66d78beb</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>