+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                                                                                                                                                                              ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; i0|rst_controller_004|rst_controller|alt_rst_req_sync_uq1                                                                                                                                                                                                              ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|rst_controller_004|rst_controller|alt_rst_sync_uq1                                                                                                                                                                                                                  ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|rst_controller_004|rst_controller                                                                                                                                                                                                                                   ; 33    ; 32             ; 0            ; 32             ; 2      ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|rst_controller_004                                                                                                                                                                                                                                                  ; 33    ; 32             ; 0            ; 32             ; 2      ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|rst_controller_003|rst_controller|alt_rst_req_sync_uq1                                                                                                                                                                                                              ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|rst_controller_003|rst_controller|alt_rst_sync_uq1                                                                                                                                                                                                                  ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|rst_controller_003|rst_controller                                                                                                                                                                                                                                   ; 33    ; 32             ; 0            ; 32             ; 2      ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|rst_controller_003                                                                                                                                                                                                                                                  ; 33    ; 32             ; 0            ; 32             ; 2      ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|rst_controller_002|rst_controller_002|alt_rst_req_sync_uq1                                                                                                                                                                                                          ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|rst_controller_002|rst_controller_002|alt_rst_sync_uq1                                                                                                                                                                                                              ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|rst_controller_002|rst_controller_002                                                                                                                                                                                                                               ; 33    ; 31             ; 0            ; 31             ; 2      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|rst_controller_002                                                                                                                                                                                                                                                  ; 33    ; 31             ; 0            ; 31             ; 2      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|rst_controller_001|rst_controller|alt_rst_req_sync_uq1                                                                                                                                                                                                              ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|rst_controller_001|rst_controller|alt_rst_sync_uq1                                                                                                                                                                                                                  ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|rst_controller_001|rst_controller                                                                                                                                                                                                                                   ; 33    ; 32             ; 0            ; 32             ; 2      ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|rst_controller_001                                                                                                                                                                                                                                                  ; 33    ; 32             ; 0            ; 32             ; 2      ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|rst_controller|rst_controller|alt_rst_req_sync_uq1                                                                                                                                                                                                                  ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|rst_controller|rst_controller|alt_rst_sync_uq1                                                                                                                                                                                                                      ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|rst_controller|rst_controller                                                                                                                                                                                                                                       ; 33    ; 32             ; 0            ; 32             ; 2      ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|rst_controller                                                                                                                                                                                                                                                      ; 33    ; 32             ; 0            ; 32             ; 2      ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|avalon_st_adapter_004|channel_adapter_0                                                                                                                                                                                                                             ; 41    ; 0              ; 4            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|avalon_st_adapter_004                                                                                                                                                                                                                                               ; 41    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|avalon_st_adapter_003|channel_adapter_0                                                                                                                                                                                                                             ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|avalon_st_adapter_003                                                                                                                                                                                                                                               ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|avalon_st_adapter_002|channel_adapter_0                                                                                                                                                                                                                             ; 39    ; 0              ; 3            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|avalon_st_adapter_002                                                                                                                                                                                                                                               ; 39    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|avalon_st_adapter_001|channel_adapter_0                                                                                                                                                                                                                             ; 39    ; 0              ; 4            ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|avalon_st_adapter_001                                                                                                                                                                                                                                               ; 39    ; 0              ; 0            ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|avalon_st_adapter|channel_adapter_0                                                                                                                                                                                                                                 ; 39    ; 0              ; 4            ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|avalon_st_adapter                                                                                                                                                                                                                                                   ; 39    ; 0              ; 0            ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|irq_mapper_001                                                                                                                                                                                                                                                      ; 2     ; 32             ; 2            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|irq_mapper                                                                                                                                                                                                                                                          ; 2     ; 32             ; 2            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_3|emif_0_ctrl_amm_0_translator                                                                                                                                                                                                                      ; 1145  ; 4              ; 6            ; 4              ; 1125   ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_3|mm_clock_crossing_bridge_0_m0_translator                                                                                                                                                                                                          ; 1142  ; 14             ; 2            ; 14             ; 1139   ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_3                                                                                                                                                                                                                                                   ; 1134  ; 0              ; 0            ; 0              ; 1125   ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_2|avalon_st_adapter_001|error_adapter_0                                                                                                                                                                                                             ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_2|avalon_st_adapter_001                                                                                                                                                                                                                             ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_2|avalon_st_adapter|error_adapter_0                                                                                                                                                                                                                 ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_2|avalon_st_adapter                                                                                                                                                                                                                                 ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_2|crosser_003|clock_xer|out_to_in_synchronizer                                                                                                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_2|crosser_003|clock_xer|in_to_out_synchronizer                                                                                                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_2|crosser_003|clock_xer                                                                                                                                                                                                                             ; 118   ; 0              ; 0            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_2|crosser_003                                                                                                                                                                                                                                       ; 120   ; 2              ; 0            ; 2              ; 114    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_2|crosser_002|clock_xer|out_to_in_synchronizer                                                                                                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_2|crosser_002|clock_xer|in_to_out_synchronizer                                                                                                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_2|crosser_002|clock_xer                                                                                                                                                                                                                             ; 118   ; 0              ; 0            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_2|crosser_002                                                                                                                                                                                                                                       ; 120   ; 2              ; 0            ; 2              ; 114    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_2|crosser_001|clock_xer|out_to_in_synchronizer                                                                                                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_2|crosser_001|clock_xer|in_to_out_synchronizer                                                                                                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_2|crosser_001|clock_xer                                                                                                                                                                                                                             ; 118   ; 0              ; 0            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_2|crosser_001                                                                                                                                                                                                                                       ; 120   ; 2              ; 0            ; 2              ; 114    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_2|crosser|clock_xer|out_to_in_synchronizer                                                                                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_2|crosser|clock_xer|in_to_out_synchronizer                                                                                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_2|crosser|clock_xer                                                                                                                                                                                                                                 ; 118   ; 0              ; 0            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_2|crosser                                                                                                                                                                                                                                           ; 120   ; 2              ; 0            ; 2              ; 114    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_2|rsp_mux_001|arb|adder                                                                                                                                                                                                                             ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_2|rsp_mux_001|arb                                                                                                                                                                                                                                   ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_2|rsp_mux_001                                                                                                                                                                                                                                       ; 229   ; 0              ; 0            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_2|rsp_mux|arb|adder                                                                                                                                                                                                                                 ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_2|rsp_mux|arb                                                                                                                                                                                                                                       ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_2|rsp_mux                                                                                                                                                                                                                                           ; 229   ; 0              ; 0            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_2|rsp_demux_001                                                                                                                                                                                                                                     ; 117   ; 4              ; 2            ; 4              ; 227    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_2|rsp_demux                                                                                                                                                                                                                                         ; 117   ; 4              ; 2            ; 4              ; 227    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_2|cmd_mux_001|arb|adder                                                                                                                                                                                                                             ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_2|cmd_mux_001|arb                                                                                                                                                                                                                                   ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_2|cmd_mux_001                                                                                                                                                                                                                                       ; 229   ; 0              ; 0            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_2|cmd_mux|arb|adder                                                                                                                                                                                                                                 ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_2|cmd_mux|arb                                                                                                                                                                                                                                       ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_2|cmd_mux                                                                                                                                                                                                                                           ; 229   ; 0              ; 0            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_2|cmd_demux_001                                                                                                                                                                                                                                     ; 118   ; 4              ; 2            ; 4              ; 227    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_2|cmd_demux                                                                                                                                                                                                                                         ; 118   ; 4              ; 2            ; 4              ; 227    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_2|som_config_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub|subtract                                                                                                                                                ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_2|som_config_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub                                                                                                                                                         ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_2|som_config_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub|subtract                                                                                                                                                ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_2|som_config_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub                                                                                                                                                         ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_2|som_config_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub|subtract                                                                                                                                                ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_2|som_config_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub                                                                                                                                                         ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_2|som_config_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub|subtract                                                                                                                                                ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_2|som_config_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub                                                                                                                                                         ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_2|som_config_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub|subtract                                                                                                                                                ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_2|som_config_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub                                                                                                                                                         ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_2|som_config_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub|subtract                                                                                                                                                ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_2|som_config_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub                                                                                                                                                         ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_2|som_config_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min                                                                                                                                                                ; 31    ; 0              ; 2            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_2|som_config_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_burstwrap_increment                                                                                                                                                ; 7     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_2|som_config_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|align_address_to_size                                                                                                                                                  ; 29    ; 5              ; 0            ; 5              ; 23     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_2|som_config_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                                                        ; 116   ; 0              ; 0            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_2|som_config_s1_burst_adapter                                                                                                                                                                                                                       ; 116   ; 0              ; 0            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_2|ur_ear_fpga_sim_0_avalon_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub|subtract                                                                                                                               ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_2|ur_ear_fpga_sim_0_avalon_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub                                                                                                                                        ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_2|ur_ear_fpga_sim_0_avalon_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub|subtract                                                                                                                               ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_2|ur_ear_fpga_sim_0_avalon_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub                                                                                                                                        ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_2|ur_ear_fpga_sim_0_avalon_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub|subtract                                                                                                                               ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_2|ur_ear_fpga_sim_0_avalon_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub                                                                                                                                        ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_2|ur_ear_fpga_sim_0_avalon_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub|subtract                                                                                                                               ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_2|ur_ear_fpga_sim_0_avalon_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub                                                                                                                                        ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_2|ur_ear_fpga_sim_0_avalon_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub|subtract                                                                                                                               ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_2|ur_ear_fpga_sim_0_avalon_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub                                                                                                                                        ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_2|ur_ear_fpga_sim_0_avalon_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub|subtract                                                                                                                               ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_2|ur_ear_fpga_sim_0_avalon_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub                                                                                                                                        ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_2|ur_ear_fpga_sim_0_avalon_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min                                                                                                                                               ; 31    ; 0              ; 2            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_2|ur_ear_fpga_sim_0_avalon_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_burstwrap_increment                                                                                                                               ; 7     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_2|ur_ear_fpga_sim_0_avalon_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|align_address_to_size                                                                                                                                 ; 29    ; 5              ; 0            ; 5              ; 23     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_2|ur_ear_fpga_sim_0_avalon_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                                       ; 116   ; 0              ; 0            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_2|ur_ear_fpga_sim_0_avalon_slave_burst_adapter                                                                                                                                                                                                      ; 116   ; 0              ; 0            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_2|arria10_hps_0_h2f_lw_axi_master_rd_limiter                                                                                                                                                                                                        ; 230   ; 0              ; 0            ; 0              ; 229    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_2|arria10_hps_0_h2f_lw_axi_master_wr_limiter                                                                                                                                                                                                        ; 230   ; 0              ; 0            ; 0              ; 229    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_2|router_003|the_default_decode                                                                                                                                                                                                                     ; 0     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_2|router_003                                                                                                                                                                                                                                        ; 114   ; 0              ; 2            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_2|router_002|the_default_decode                                                                                                                                                                                                                     ; 0     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_2|router_002                                                                                                                                                                                                                                        ; 114   ; 0              ; 2            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_2|router_001|the_default_decode                                                                                                                                                                                                                     ; 0     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_2|router_001                                                                                                                                                                                                                                        ; 114   ; 0              ; 3            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_2|router|the_default_decode                                                                                                                                                                                                                         ; 0     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_2|router                                                                                                                                                                                                                                            ; 114   ; 0              ; 3            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_2|som_config_s1_agent_rdata_fifo                                                                                                                                                                                                                    ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_2|som_config_s1_agent_rsp_fifo                                                                                                                                                                                                                      ; 154   ; 39             ; 0            ; 39             ; 113    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_2|som_config_s1_agent|uncompressor                                                                                                                                                                                                                  ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_2|som_config_s1_agent                                                                                                                                                                                                                               ; 303   ; 39             ; 39           ; 39             ; 325    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_2|ur_ear_fpga_sim_0_avalon_slave_agent_rdata_fifo                                                                                                                                                                                                   ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_2|ur_ear_fpga_sim_0_avalon_slave_agent_rsp_fifo                                                                                                                                                                                                     ; 154   ; 39             ; 0            ; 39             ; 113    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_2|ur_ear_fpga_sim_0_avalon_slave_agent|uncompressor                                                                                                                                                                                                 ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_2|ur_ear_fpga_sim_0_avalon_slave_agent                                                                                                                                                                                                              ; 303   ; 39             ; 39           ; 39             ; 325    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_2|arria10_hps_0_h2f_lw_axi_master_agent|align_address_to_size                                                                                                                                                                                       ; 38    ; 0              ; 1            ; 0              ; 23     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_2|arria10_hps_0_h2f_lw_axi_master_agent                                                                                                                                                                                                             ; 389   ; 81             ; 183          ; 81             ; 274    ; 81              ; 81            ; 81              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_2|som_config_s1_translator                                                                                                                                                                                                                          ; 104   ; 6              ; 21           ; 6              ; 37     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_2|ur_ear_fpga_sim_0_avalon_slave_translator                                                                                                                                                                                                         ; 104   ; 6              ; 19           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_2                                                                                                                                                                                                                                                   ; 210   ; 0              ; 0            ; 0              ; 89     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_1|crosser_003|clock_xer|out_to_in_synchronizer                                                                                                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_1|crosser_003|clock_xer|in_to_out_synchronizer                                                                                                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_1|crosser_003|clock_xer                                                                                                                                                                                                                             ; 241   ; 0              ; 0            ; 0              ; 237    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_1|crosser_003                                                                                                                                                                                                                                       ; 243   ; 2              ; 0            ; 2              ; 237    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_1|crosser_002|clock_xer|out_to_in_synchronizer                                                                                                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_1|crosser_002|clock_xer|in_to_out_synchronizer                                                                                                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_1|crosser_002|clock_xer                                                                                                                                                                                                                             ; 241   ; 0              ; 0            ; 0              ; 237    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_1|crosser_002                                                                                                                                                                                                                                       ; 243   ; 2              ; 0            ; 2              ; 237    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_1|crosser_001|clock_xer|out_to_in_synchronizer                                                                                                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_1|crosser_001|clock_xer|in_to_out_synchronizer                                                                                                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_1|crosser_001|clock_xer                                                                                                                                                                                                                             ; 241   ; 0              ; 0            ; 0              ; 237    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_1|crosser_001                                                                                                                                                                                                                                       ; 243   ; 2              ; 0            ; 2              ; 237    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_1|crosser|clock_xer|out_to_in_synchronizer                                                                                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_1|crosser|clock_xer|in_to_out_synchronizer                                                                                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_1|crosser|clock_xer                                                                                                                                                                                                                                 ; 241   ; 0              ; 0            ; 0              ; 237    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_1|crosser                                                                                                                                                                                                                                           ; 243   ; 2              ; 0            ; 2              ; 237    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_1|mux_ddr_0_altera_axi_slave_rd_cmd_width_adapter|check_and_align_address_to_size                                                                                                                                                                   ; 47    ; 10             ; 2            ; 10             ; 36     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_1|mux_ddr_0_altera_axi_slave_rd_cmd_width_adapter                                                                                                                                                                                                   ; 242   ; 3              ; 4            ; 3              ; 129    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_1|mux_ddr_0_altera_axi_slave_wr_cmd_width_adapter|check_and_align_address_to_size                                                                                                                                                                   ; 47    ; 10             ; 2            ; 10             ; 36     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_1|mux_ddr_0_altera_axi_slave_wr_cmd_width_adapter                                                                                                                                                                                                   ; 242   ; 3              ; 4            ; 3              ; 129    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_1|mux_ddr_0_altera_axi_slave_rd_rsp_width_adapter|uncompressor                                                                                                                                                                                      ; 60    ; 4              ; 0            ; 4              ; 45     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_1|mux_ddr_0_altera_axi_slave_rd_rsp_width_adapter                                                                                                                                                                                                   ; 134   ; 3              ; 0            ; 3              ; 237    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_1|mux_ddr_0_altera_axi_slave_wr_rsp_width_adapter|uncompressor                                                                                                                                                                                      ; 60    ; 4              ; 0            ; 4              ; 45     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_1|mux_ddr_0_altera_axi_slave_wr_rsp_width_adapter                                                                                                                                                                                                   ; 134   ; 3              ; 0            ; 3              ; 237    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_1|rsp_mux_001                                                                                                                                                                                                                                       ; 239   ; 0              ; 2            ; 0              ; 237    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_1|rsp_mux                                                                                                                                                                                                                                           ; 239   ; 0              ; 2            ; 0              ; 237    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_1|rsp_demux_001                                                                                                                                                                                                                                     ; 239   ; 1              ; 2            ; 1              ; 237    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_1|rsp_demux                                                                                                                                                                                                                                         ; 239   ; 1              ; 2            ; 1              ; 237    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_1|cmd_mux_001                                                                                                                                                                                                                                       ; 239   ; 0              ; 2            ; 0              ; 237    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_1|cmd_mux                                                                                                                                                                                                                                           ; 239   ; 0              ; 2            ; 0              ; 237    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_1|cmd_demux_001                                                                                                                                                                                                                                     ; 239   ; 1              ; 2            ; 1              ; 237    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_1|cmd_demux                                                                                                                                                                                                                                         ; 239   ; 1              ; 2            ; 1              ; 237    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_1|mux_ddr_0_altera_axi_slave_rd_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub|subtract                                                                                                                                ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_1|mux_ddr_0_altera_axi_slave_rd_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub                                                                                                                                         ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_1|mux_ddr_0_altera_axi_slave_rd_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub|subtract                                                                                                                                ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_1|mux_ddr_0_altera_axi_slave_rd_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub                                                                                                                                         ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_1|mux_ddr_0_altera_axi_slave_rd_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub|subtract                                                                                                                                ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_1|mux_ddr_0_altera_axi_slave_rd_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub                                                                                                                                         ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_1|mux_ddr_0_altera_axi_slave_rd_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub|subtract                                                                                                                                ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_1|mux_ddr_0_altera_axi_slave_rd_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub                                                                                                                                         ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_1|mux_ddr_0_altera_axi_slave_rd_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub|subtract                                                                                                                                ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_1|mux_ddr_0_altera_axi_slave_rd_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub                                                                                                                                         ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_1|mux_ddr_0_altera_axi_slave_rd_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub|subtract                                                                                                                                ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_1|mux_ddr_0_altera_axi_slave_rd_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub                                                                                                                                         ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_1|mux_ddr_0_altera_axi_slave_rd_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min                                                                                                                                                ; 39    ; 0              ; 2            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_1|mux_ddr_0_altera_axi_slave_rd_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_burstwrap_increment                                                                                                                                ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_1|mux_ddr_0_altera_axi_slave_rd_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|align_address_to_size                                                                                                                                  ; 40    ; 5              ; 0            ; 5              ; 34     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_1|mux_ddr_0_altera_axi_slave_rd_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                                        ; 131   ; 0              ; 0            ; 0              ; 129    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_1|mux_ddr_0_altera_axi_slave_rd_burst_adapter                                                                                                                                                                                                       ; 131   ; 0              ; 0            ; 0              ; 129    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_1|mux_ddr_0_altera_axi_slave_wr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub|subtract                                                                                                                                ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_1|mux_ddr_0_altera_axi_slave_wr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub                                                                                                                                         ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_1|mux_ddr_0_altera_axi_slave_wr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub|subtract                                                                                                                                ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_1|mux_ddr_0_altera_axi_slave_wr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub                                                                                                                                         ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_1|mux_ddr_0_altera_axi_slave_wr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub|subtract                                                                                                                                ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_1|mux_ddr_0_altera_axi_slave_wr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub                                                                                                                                         ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_1|mux_ddr_0_altera_axi_slave_wr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub|subtract                                                                                                                                ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_1|mux_ddr_0_altera_axi_slave_wr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub                                                                                                                                         ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_1|mux_ddr_0_altera_axi_slave_wr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub|subtract                                                                                                                                ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_1|mux_ddr_0_altera_axi_slave_wr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub                                                                                                                                         ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_1|mux_ddr_0_altera_axi_slave_wr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub|subtract                                                                                                                                ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_1|mux_ddr_0_altera_axi_slave_wr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub                                                                                                                                         ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_1|mux_ddr_0_altera_axi_slave_wr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min                                                                                                                                                ; 39    ; 0              ; 2            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_1|mux_ddr_0_altera_axi_slave_wr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_burstwrap_increment                                                                                                                                ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_1|mux_ddr_0_altera_axi_slave_wr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|align_address_to_size                                                                                                                                  ; 40    ; 5              ; 0            ; 5              ; 34     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_1|mux_ddr_0_altera_axi_slave_wr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                                        ; 131   ; 0              ; 0            ; 0              ; 129    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_1|mux_ddr_0_altera_axi_slave_wr_burst_adapter                                                                                                                                                                                                       ; 131   ; 0              ; 0            ; 0              ; 129    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_1|router_003|the_default_decode                                                                                                                                                                                                                     ; 0     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_1|router_003                                                                                                                                                                                                                                        ; 129   ; 0              ; 2            ; 0              ; 129    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_1|router_002|the_default_decode                                                                                                                                                                                                                     ; 0     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_1|router_002                                                                                                                                                                                                                                        ; 129   ; 0              ; 2            ; 0              ; 129    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_1|router_001|the_default_decode                                                                                                                                                                                                                     ; 0     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_1|router_001                                                                                                                                                                                                                                        ; 237   ; 0              ; 3            ; 0              ; 237    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_1|router|the_default_decode                                                                                                                                                                                                                         ; 0     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_1|router                                                                                                                                                                                                                                            ; 237   ; 0              ; 3            ; 0              ; 237    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_1|mux_ddr_0_altera_axi_slave_agent|read_rsp_fifo                                                                                                                                                                                                    ; 169   ; 44             ; 0            ; 44             ; 126    ; 44              ; 44            ; 44              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_1|mux_ddr_0_altera_axi_slave_agent|write_rsp_fifo                                                                                                                                                                                                   ; 169   ; 41             ; 0            ; 41             ; 126    ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_1|mux_ddr_0_altera_axi_slave_agent|read_burst_uncompressor                                                                                                                                                                                          ; 57    ; 1              ; 0            ; 1              ; 55     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_1|mux_ddr_0_altera_axi_slave_agent|check_and_align_address_to_size                                                                                                                                                                                  ; 44    ; 10             ; 2            ; 10             ; 31     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_1|mux_ddr_0_altera_axi_slave_agent                                                                                                                                                                                                                  ; 310   ; 11             ; 10           ; 11             ; 412    ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_1|arria10_hps_0_h2f_axi_master_agent|align_address_to_size                                                                                                                                                                                          ; 51    ; 0              ; 1            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_1|arria10_hps_0_h2f_axi_master_agent                                                                                                                                                                                                                ; 765   ; 191            ; 333          ; 191            ; 616    ; 191             ; 191           ; 191             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_1                                                                                                                                                                                                                                                   ; 326   ; 0              ; 0            ; 0              ; 304    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_0|avalon_st_adapter|error_adapter_0                                                                                                                                                                                                                 ; 518   ; 1              ; 2            ; 1              ; 517    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_0|avalon_st_adapter                                                                                                                                                                                                                                 ; 518   ; 0              ; 0            ; 0              ; 517    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_0|crosser_003|clock_xer|out_to_in_synchronizer                                                                                                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_0|crosser_003|clock_xer|in_to_out_synchronizer                                                                                                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_0|crosser_003|clock_xer                                                                                                                                                                                                                             ; 135   ; 0              ; 0            ; 0              ; 131    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_0|crosser_003                                                                                                                                                                                                                                       ; 137   ; 2              ; 0            ; 2              ; 131    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_0|crosser_002|clock_xer|out_to_in_synchronizer                                                                                                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_0|crosser_002|clock_xer|in_to_out_synchronizer                                                                                                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_0|crosser_002|clock_xer                                                                                                                                                                                                                             ; 135   ; 0              ; 0            ; 0              ; 131    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_0|crosser_002                                                                                                                                                                                                                                       ; 137   ; 2              ; 0            ; 2              ; 131    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_0|crosser_001|clock_xer|out_to_in_synchronizer                                                                                                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_0|crosser_001|clock_xer|in_to_out_synchronizer                                                                                                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_0|crosser_001|clock_xer                                                                                                                                                                                                                             ; 135   ; 0              ; 0            ; 0              ; 131    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_0|crosser_001                                                                                                                                                                                                                                       ; 137   ; 2              ; 0            ; 2              ; 131    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_0|crosser|clock_xer|out_to_in_synchronizer                                                                                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_0|crosser|clock_xer|in_to_out_synchronizer                                                                                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_0|crosser|clock_xer                                                                                                                                                                                                                                 ; 135   ; 0              ; 0            ; 0              ; 131    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_0|crosser                                                                                                                                                                                                                                           ; 137   ; 2              ; 0            ; 2              ; 131    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_0|mm_clock_crossing_bridge_0_s0_cmd_width_adapter|uncompressor                                                                                                                                                                                      ; 62    ; 4              ; 0            ; 4              ; 49     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_0|mm_clock_crossing_bridge_0_s0_cmd_width_adapter                                                                                                                                                                                                   ; 136   ; 7              ; 0            ; 7              ; 671    ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_0|mm_clock_crossing_bridge_0_s0_rsp_width_adapter|check_and_align_address_to_size                                                                                                                                                                   ; 45    ; 8              ; 2            ; 8              ; 38     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_0|mm_clock_crossing_bridge_0_s0_rsp_width_adapter                                                                                                                                                                                                   ; 676   ; 3              ; 0            ; 3              ; 131    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_0|rsp_mux_001                                                                                                                                                                                                                                       ; 133   ; 0              ; 2            ; 0              ; 131    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_0|rsp_mux                                                                                                                                                                                                                                           ; 133   ; 0              ; 2            ; 0              ; 131    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_0|rsp_demux                                                                                                                                                                                                                                         ; 134   ; 4              ; 2            ; 4              ; 261    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_0|cmd_mux|arb|adder                                                                                                                                                                                                                                 ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_0|cmd_mux|arb                                                                                                                                                                                                                                       ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_0|cmd_mux                                                                                                                                                                                                                                           ; 263   ; 0              ; 0            ; 0              ; 132    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_0|cmd_demux_001                                                                                                                                                                                                                                     ; 133   ; 1              ; 2            ; 1              ; 131    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_0|cmd_demux                                                                                                                                                                                                                                         ; 133   ; 1              ; 2            ; 1              ; 131    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_0|mm_clock_crossing_bridge_0_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub|subtract                                                                                                                                ; 29    ; 1              ; 0            ; 1              ; 14     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_0|mm_clock_crossing_bridge_0_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub                                                                                                                                         ; 28    ; 8              ; 0            ; 8              ; 14     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_0|mm_clock_crossing_bridge_0_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub|subtract                                                                                                                                ; 29    ; 1              ; 0            ; 1              ; 14     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_0|mm_clock_crossing_bridge_0_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub                                                                                                                                         ; 28    ; 2              ; 0            ; 2              ; 14     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_0|mm_clock_crossing_bridge_0_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub|subtract                                                                                                                                ; 29    ; 1              ; 0            ; 1              ; 14     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_0|mm_clock_crossing_bridge_0_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub                                                                                                                                         ; 28    ; 2              ; 0            ; 2              ; 14     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_0|mm_clock_crossing_bridge_0_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub|subtract                                                                                                                                ; 29    ; 1              ; 0            ; 1              ; 14     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_0|mm_clock_crossing_bridge_0_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub                                                                                                                                         ; 28    ; 8              ; 0            ; 8              ; 14     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_0|mm_clock_crossing_bridge_0_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub|subtract                                                                                                                                ; 29    ; 1              ; 0            ; 1              ; 14     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_0|mm_clock_crossing_bridge_0_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub                                                                                                                                         ; 28    ; 8              ; 0            ; 8              ; 14     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_0|mm_clock_crossing_bridge_0_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub|subtract                                                                                                                                ; 29    ; 1              ; 0            ; 1              ; 14     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_0|mm_clock_crossing_bridge_0_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub                                                                                                                                         ; 28    ; 2              ; 0            ; 2              ; 14     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_0|mm_clock_crossing_bridge_0_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min                                                                                                                                                ; 49    ; 0              ; 2            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_0|mm_clock_crossing_bridge_0_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_burstwrap_increment                                                                                                                                ; 7     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_0|mm_clock_crossing_bridge_0_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|align_address_to_size                                                                                                                                  ; 40    ; 5              ; 0            ; 5              ; 38     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_0|mm_clock_crossing_bridge_0_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                                        ; 673   ; 0              ; 0            ; 0              ; 671    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_0|mm_clock_crossing_bridge_0_s0_burst_adapter                                                                                                                                                                                                       ; 673   ; 0              ; 0            ; 0              ; 671    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_0|router_002|the_default_decode                                                                                                                                                                                                                     ; 0     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_0|router_002                                                                                                                                                                                                                                        ; 671   ; 0              ; 2            ; 0              ; 671    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_0|router_001|the_default_decode                                                                                                                                                                                                                     ; 0     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_0|router_001                                                                                                                                                                                                                                        ; 131   ; 3              ; 3            ; 3              ; 131    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_0|router|the_default_decode                                                                                                                                                                                                                         ; 0     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_0|router                                                                                                                                                                                                                                            ; 131   ; 3              ; 3            ; 3              ; 131    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_0|mm_clock_crossing_bridge_0_s0_agent_rdata_fifo                                                                                                                                                                                                    ; 559   ; 41             ; 0            ; 41             ; 516    ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_0|mm_clock_crossing_bridge_0_s0_agent_rsp_fifo                                                                                                                                                                                                      ; 711   ; 39             ; 0            ; 39             ; 670    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_0|mm_clock_crossing_bridge_0_s0_agent|uncompressor                                                                                                                                                                                                  ; 62    ; 1              ; 0            ; 1              ; 60     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_0|mm_clock_crossing_bridge_0_s0_agent                                                                                                                                                                                                               ; 2377  ; 523            ; 519          ; 523            ; 2480   ; 523             ; 523           ; 523             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_0|mux_ddr_0_altera_axi_master_agent|align_address_to_size                                                                                                                                                                                           ; 49    ; 0              ; 1            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_0|mux_ddr_0_altera_axi_master_agent                                                                                                                                                                                                                 ; 445   ; 87             ; 217          ; 87             ; 308    ; 87              ; 87            ; 87              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_0|mm_clock_crossing_bridge_0_s0_translator                                                                                                                                                                                                          ; 1145  ; 4              ; 0            ; 4              ; 1132   ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_interconnect_0                                                                                                                                                                                                                                                   ; 682   ; 0              ; 0            ; 0              ; 668    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Model1                                                                                                                                                               ; 39    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_1|u_redocking_site_nfp_convert_single_to_fix_32_En0_1                                                                               ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_1|u_nfp_round_comp_1                                                                                                                ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_1|u_nfp_mul_comp_1                                                                                                                  ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_1|u_redocking_site_nfp_convert_single_to_fix_32_En0                                                                                 ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_1|u_nfp_round_comp                                                                                                                  ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_1|u_nfp_mul_comp                                                                                                                    ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_1|u_nfp_recip_comp_1                                                                                                                ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_1|u_nfp_recip_comp                                                                                                                  ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_1|u_nfp_relop_comp_2                                                                                                                ; 64    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_1|u_Current_Refactory_Component|u_nfp_add_comp                                                                                      ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_1|u_Current_Refactory_Component|u_nfp_relop_comp                                                                                    ; 128   ; 64             ; 0            ; 64             ; 1      ; 64              ; 64            ; 64              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_1|u_Current_Refactory_Component|u_Initialization_Signal_block2|u_nfp_wire_double                                                    ; 64    ; 55             ; 0            ; 55             ; 64     ; 55              ; 55            ; 55              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_1|u_Current_Refactory_Component|u_Initialization_Signal_block2                                                                      ; 3     ; 54             ; 0            ; 54             ; 64     ; 54              ; 54            ; 54              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_1|u_Current_Refactory_Component                                                                                                     ; 68    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_1|u_calc_Tref|u_nfp_sub_comp                                                                                                        ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_1|u_calc_Tref|u_nfp_mul_comp                                                                                                        ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_1|u_calc_Tref|u_nfp_log10_comp                                                                                                      ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_1|u_calc_Tref                                                                                                                       ; 96    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_1|u_cal_trel_k|u_nfp_relop_comp                                                                                                     ; 64    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_1|u_cal_trel_k|u_nfp_div_comp                                                                                                       ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_1|u_cal_trel_k|u_nfp_mul_comp                                                                                                       ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_1|u_cal_trel_k                                                                                                                      ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_1|u_Current_Release_Component|u_nfp_add_comp                                                                                        ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_1|u_Current_Release_Component|u_nfp_relop_comp                                                                                      ; 128   ; 64             ; 0            ; 64             ; 1      ; 64              ; 64            ; 64              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_1|u_Current_Release_Component|u_Initialization_Signal_block1|u_nfp_wire_double                                                      ; 64    ; 55             ; 0            ; 55             ; 64     ; 55              ; 55            ; 55              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_1|u_Current_Release_Component|u_Initialization_Signal_block1                                                                        ; 3     ; 54             ; 0            ; 54             ; 64     ; 54              ; 54            ; 54              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_1|u_Current_Release_Component                                                                                                       ; 100   ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_1|u_nfp_relop_comp_1                                                                                                                ; 64    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_1|u_unitRateInterval_Component|u_nfp_div_comp                                                                                       ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_1|u_unitRateInterval_Component|u_nfp_uminus_comp                                                                                    ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_1|u_unitRateInterval_Component|u_nfp_log10_comp                                                                                     ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_1|u_unitRateInterval_Component|u_nfp_abs_comp                                                                                       ; 64    ; 1              ; 1            ; 1              ; 64     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_1|u_unitRateInterval_Component|u_Initialization_Signal_block|u_nfp_wire_double                                                      ; 64    ; 55             ; 0            ; 55             ; 64     ; 55              ; 55            ; 55              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_1|u_unitRateInterval_Component|u_Initialization_Signal_block                                                                        ; 3     ; 54             ; 0            ; 54             ; 64     ; 54              ; 54            ; 54              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_1|u_unitRateInterval_Component                                                                                                      ; 68    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_1|u_Xsum_Component|u_nfp_add_comp                                                                                                   ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_1|u_Xsum_Component|u_nfp_div_comp                                                                                                   ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_1|u_Xsum_Component                                                                                                                  ; 69    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_1|u_nfp_relop_comp                                                                                                                  ; 64    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_1|u_Elapsed_Time_Component|u_nfp_mul_comp                                                                                           ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_1|u_Elapsed_Time_Component|u_redocking_site_Elapsed_Time_Component_nfp_convert_fix_10_En0_to_single                                 ; 10    ; 1              ; 0            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_1|u_Elapsed_Time_Component                                                                                                          ; 36    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_1|u_Redock_Component|u_nfp_mul_comp                                                                                                 ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_1|u_Redock_Component|u_nfp_log10_comp                                                                                               ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_1|u_Redock_Component|u_nfp_uminus_comp                                                                                              ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_1|u_Redock_Component|u_nfp_abs_comp                                                                                                 ; 64    ; 1              ; 1            ; 1              ; 64     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_1|u_Redock_Component|u_Initialization_Signal|u_nfp_wire_double                                                                      ; 64    ; 55             ; 0            ; 55             ; 64     ; 55              ; 55            ; 55              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_1|u_Redock_Component|u_Initialization_Signal                                                                                        ; 3     ; 54             ; 0            ; 54             ; 64     ; 54              ; 54            ; 54              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_1|u_Redock_Component                                                                                                                ; 68    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_1                                                                                                                                   ; 323   ; 32             ; 0            ; 32             ; 34     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Calculation|u_Correct_Redocking_Period|u_nfp_sub_comp_1                                                                                  ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Calculation|u_Correct_Redocking_Period|u_nfp_mul_comp                                                                                    ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Calculation|u_Correct_Redocking_Period|u_nfp_sub_comp                                                                                    ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Calculation|u_Correct_Redocking_Period|u_nfp_div_comp                                                                                    ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Calculation|u_Correct_Redocking_Period                                                                                                   ; 133   ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Calculation|u_Current_Redock_Component|u_nfp_add_comp                                                                                    ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Calculation|u_Current_Redock_Component|u_nfp_mul_comp                                                                                    ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Calculation|u_Current_Redock_Component|u_spike_generator_Redocking_Calculation_Current_Redock_Component_nfp_convert_fix_10_En0_to_single ; 10    ; 1              ; 0            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Calculation|u_Current_Redock_Component|u_nfp_abs_comp                                                                                    ; 64    ; 1              ; 1            ; 1              ; 64     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Calculation|u_Current_Redock_Component|u_Initialization_Signal|u_nfp_wire_double                                                         ; 64    ; 55             ; 0            ; 55             ; 64     ; 55              ; 55            ; 55              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Calculation|u_Current_Redock_Component|u_Initialization_Signal                                                                           ; 3     ; 54             ; 0            ; 54             ; 64     ; 54              ; 54            ; 54              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Calculation|u_Current_Redock_Component                                                                                                   ; 103   ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Calculation|u_spike_generator_nfp_convert_double2single_2                                                                                ; 64    ; 64             ; 0            ; 64             ; 32     ; 64              ; 64            ; 64              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Calculation|u_spike_generator_nfp_convert_double2single_1                                                                                ; 64    ; 64             ; 0            ; 64             ; 32     ; 64              ; 64            ; 64              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Calculation|u_spike_generator_nfp_convert_double2single                                                                                  ; 64    ; 64             ; 0            ; 64             ; 32     ; 64              ; 64            ; 64              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Calculation                                                                                                                              ; 71    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_2|u_redocking_site_nfp_convert_single_to_fix_32_En0_1                                                                               ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_2|u_nfp_round_comp_1                                                                                                                ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_2|u_nfp_mul_comp_1                                                                                                                  ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_2|u_redocking_site_nfp_convert_single_to_fix_32_En0                                                                                 ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_2|u_nfp_round_comp                                                                                                                  ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_2|u_nfp_mul_comp                                                                                                                    ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_2|u_nfp_recip_comp_1                                                                                                                ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_2|u_nfp_recip_comp                                                                                                                  ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_2|u_nfp_relop_comp_2                                                                                                                ; 64    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_2|u_Current_Refactory_Component|u_nfp_add_comp                                                                                      ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_2|u_Current_Refactory_Component|u_nfp_relop_comp                                                                                    ; 128   ; 64             ; 0            ; 64             ; 1      ; 64              ; 64            ; 64              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_2|u_Current_Refactory_Component|u_Initialization_Signal_block2|u_nfp_wire_double                                                    ; 64    ; 55             ; 0            ; 55             ; 64     ; 55              ; 55            ; 55              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_2|u_Current_Refactory_Component|u_Initialization_Signal_block2                                                                      ; 3     ; 54             ; 0            ; 54             ; 64     ; 54              ; 54            ; 54              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_2|u_Current_Refactory_Component                                                                                                     ; 68    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_2|u_calc_Tref|u_nfp_sub_comp                                                                                                        ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_2|u_calc_Tref|u_nfp_mul_comp                                                                                                        ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_2|u_calc_Tref|u_nfp_log10_comp                                                                                                      ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_2|u_calc_Tref                                                                                                                       ; 96    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_2|u_cal_trel_k|u_nfp_relop_comp                                                                                                     ; 64    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_2|u_cal_trel_k|u_nfp_div_comp                                                                                                       ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_2|u_cal_trel_k|u_nfp_mul_comp                                                                                                       ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_2|u_cal_trel_k                                                                                                                      ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_2|u_Current_Release_Component|u_nfp_add_comp                                                                                        ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_2|u_Current_Release_Component|u_nfp_relop_comp                                                                                      ; 128   ; 64             ; 0            ; 64             ; 1      ; 64              ; 64            ; 64              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_2|u_Current_Release_Component|u_Initialization_Signal_block1|u_nfp_wire_double                                                      ; 64    ; 55             ; 0            ; 55             ; 64     ; 55              ; 55            ; 55              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_2|u_Current_Release_Component|u_Initialization_Signal_block1                                                                        ; 3     ; 54             ; 0            ; 54             ; 64     ; 54              ; 54            ; 54              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_2|u_Current_Release_Component                                                                                                       ; 100   ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_2|u_nfp_relop_comp_1                                                                                                                ; 64    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_2|u_unitRateInterval_Component|u_nfp_div_comp                                                                                       ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_2|u_unitRateInterval_Component|u_nfp_uminus_comp                                                                                    ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_2|u_unitRateInterval_Component|u_nfp_log10_comp                                                                                     ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_2|u_unitRateInterval_Component|u_nfp_abs_comp                                                                                       ; 64    ; 1              ; 1            ; 1              ; 64     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_2|u_unitRateInterval_Component|u_Initialization_Signal_block|u_nfp_wire_double                                                      ; 64    ; 55             ; 0            ; 55             ; 64     ; 55              ; 55            ; 55              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_2|u_unitRateInterval_Component|u_Initialization_Signal_block                                                                        ; 3     ; 54             ; 0            ; 54             ; 64     ; 54              ; 54            ; 54              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_2|u_unitRateInterval_Component                                                                                                      ; 68    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_2|u_Xsum_Component|u_nfp_add_comp                                                                                                   ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_2|u_Xsum_Component|u_nfp_div_comp                                                                                                   ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_2|u_Xsum_Component                                                                                                                  ; 69    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_2|u_nfp_relop_comp                                                                                                                  ; 64    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_2|u_Elapsed_Time_Component|u_nfp_mul_comp                                                                                           ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_2|u_Elapsed_Time_Component|u_redocking_site_Elapsed_Time_Component_nfp_convert_fix_10_En0_to_single                                 ; 10    ; 1              ; 0            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_2|u_Elapsed_Time_Component                                                                                                          ; 36    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_2|u_Redock_Component|u_nfp_mul_comp                                                                                                 ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_2|u_Redock_Component|u_nfp_log10_comp                                                                                               ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_2|u_Redock_Component|u_nfp_uminus_comp                                                                                              ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_2|u_Redock_Component|u_nfp_abs_comp                                                                                                 ; 64    ; 1              ; 1            ; 1              ; 64     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_2|u_Redock_Component|u_Initialization_Signal|u_nfp_wire_double                                                                      ; 64    ; 55             ; 0            ; 55             ; 64     ; 55              ; 55            ; 55              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_2|u_Redock_Component|u_Initialization_Signal                                                                                        ; 3     ; 54             ; 0            ; 54             ; 64     ; 54              ; 54            ; 54              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_2|u_Redock_Component                                                                                                                ; 68    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_2                                                                                                                                   ; 323   ; 32             ; 0            ; 32             ; 34     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_3|u_redocking_site_nfp_convert_single_to_fix_32_En0_1                                                                               ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_3|u_nfp_round_comp_1                                                                                                                ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_3|u_nfp_mul_comp_1                                                                                                                  ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_3|u_redocking_site_nfp_convert_single_to_fix_32_En0                                                                                 ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_3|u_nfp_round_comp                                                                                                                  ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_3|u_nfp_mul_comp                                                                                                                    ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_3|u_nfp_recip_comp_1                                                                                                                ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_3|u_nfp_recip_comp                                                                                                                  ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_3|u_nfp_relop_comp_2                                                                                                                ; 64    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_3|u_Current_Refactory_Component|u_nfp_add_comp                                                                                      ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_3|u_Current_Refactory_Component|u_nfp_relop_comp                                                                                    ; 128   ; 64             ; 0            ; 64             ; 1      ; 64              ; 64            ; 64              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_3|u_Current_Refactory_Component|u_Initialization_Signal_block2|u_nfp_wire_double                                                    ; 64    ; 55             ; 0            ; 55             ; 64     ; 55              ; 55            ; 55              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_3|u_Current_Refactory_Component|u_Initialization_Signal_block2                                                                      ; 3     ; 54             ; 0            ; 54             ; 64     ; 54              ; 54            ; 54              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_3|u_Current_Refactory_Component                                                                                                     ; 68    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_3|u_calc_Tref|u_nfp_sub_comp                                                                                                        ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_3|u_calc_Tref|u_nfp_mul_comp                                                                                                        ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_3|u_calc_Tref|u_nfp_log10_comp                                                                                                      ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_3|u_calc_Tref                                                                                                                       ; 96    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_3|u_cal_trel_k|u_nfp_relop_comp                                                                                                     ; 64    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_3|u_cal_trel_k|u_nfp_div_comp                                                                                                       ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_3|u_cal_trel_k|u_nfp_mul_comp                                                                                                       ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_3|u_cal_trel_k                                                                                                                      ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_3|u_Current_Release_Component|u_nfp_add_comp                                                                                        ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_3|u_Current_Release_Component|u_nfp_relop_comp                                                                                      ; 128   ; 64             ; 0            ; 64             ; 1      ; 64              ; 64            ; 64              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_3|u_Current_Release_Component|u_Initialization_Signal_block1|u_nfp_wire_double                                                      ; 64    ; 55             ; 0            ; 55             ; 64     ; 55              ; 55            ; 55              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_3|u_Current_Release_Component|u_Initialization_Signal_block1                                                                        ; 3     ; 54             ; 0            ; 54             ; 64     ; 54              ; 54            ; 54              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_3|u_Current_Release_Component                                                                                                       ; 100   ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_3|u_nfp_relop_comp_1                                                                                                                ; 64    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_3|u_unitRateInterval_Component|u_nfp_div_comp                                                                                       ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_3|u_unitRateInterval_Component|u_nfp_uminus_comp                                                                                    ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_3|u_unitRateInterval_Component|u_nfp_log10_comp                                                                                     ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_3|u_unitRateInterval_Component|u_nfp_abs_comp                                                                                       ; 64    ; 1              ; 1            ; 1              ; 64     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_3|u_unitRateInterval_Component|u_Initialization_Signal_block|u_nfp_wire_double                                                      ; 64    ; 55             ; 0            ; 55             ; 64     ; 55              ; 55            ; 55              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_3|u_unitRateInterval_Component|u_Initialization_Signal_block                                                                        ; 3     ; 54             ; 0            ; 54             ; 64     ; 54              ; 54            ; 54              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_3|u_unitRateInterval_Component                                                                                                      ; 68    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_3|u_Xsum_Component|u_nfp_add_comp                                                                                                   ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_3|u_Xsum_Component|u_nfp_div_comp                                                                                                   ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_3|u_Xsum_Component                                                                                                                  ; 69    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_3|u_nfp_relop_comp                                                                                                                  ; 64    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_3|u_Elapsed_Time_Component|u_nfp_mul_comp                                                                                           ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_3|u_Elapsed_Time_Component|u_redocking_site_Elapsed_Time_Component_nfp_convert_fix_10_En0_to_single                                 ; 10    ; 1              ; 0            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_3|u_Elapsed_Time_Component                                                                                                          ; 36    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_3|u_Redock_Component|u_nfp_mul_comp                                                                                                 ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_3|u_Redock_Component|u_nfp_log10_comp                                                                                               ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_3|u_Redock_Component|u_nfp_uminus_comp                                                                                              ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_3|u_Redock_Component|u_nfp_abs_comp                                                                                                 ; 64    ; 1              ; 1            ; 1              ; 64     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_3|u_Redock_Component|u_Initialization_Signal|u_nfp_wire_double                                                                      ; 64    ; 55             ; 0            ; 55             ; 64     ; 55              ; 55            ; 55              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_3|u_Redock_Component|u_Initialization_Signal                                                                                        ; 3     ; 54             ; 0            ; 54             ; 64     ; 54              ; 54            ; 54              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_3|u_Redock_Component                                                                                                                ; 68    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_3                                                                                                                                   ; 323   ; 32             ; 0            ; 32             ; 34     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_4|u_redocking_site_nfp_convert_single_to_fix_32_En0_1                                                                               ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_4|u_nfp_round_comp_1                                                                                                                ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_4|u_nfp_mul_comp_1                                                                                                                  ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_4|u_redocking_site_nfp_convert_single_to_fix_32_En0                                                                                 ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_4|u_nfp_round_comp                                                                                                                  ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_4|u_nfp_mul_comp                                                                                                                    ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_4|u_nfp_recip_comp_1                                                                                                                ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_4|u_nfp_recip_comp                                                                                                                  ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_4|u_nfp_relop_comp_2                                                                                                                ; 64    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_4|u_Current_Refactory_Component|u_nfp_add_comp                                                                                      ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_4|u_Current_Refactory_Component|u_nfp_relop_comp                                                                                    ; 128   ; 64             ; 0            ; 64             ; 1      ; 64              ; 64            ; 64              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_4|u_Current_Refactory_Component|u_Initialization_Signal_block2|u_nfp_wire_double                                                    ; 64    ; 55             ; 0            ; 55             ; 64     ; 55              ; 55            ; 55              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_4|u_Current_Refactory_Component|u_Initialization_Signal_block2                                                                      ; 3     ; 54             ; 0            ; 54             ; 64     ; 54              ; 54            ; 54              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_4|u_Current_Refactory_Component                                                                                                     ; 68    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_4|u_calc_Tref|u_nfp_sub_comp                                                                                                        ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_4|u_calc_Tref|u_nfp_mul_comp                                                                                                        ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_4|u_calc_Tref|u_nfp_log10_comp                                                                                                      ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_4|u_calc_Tref                                                                                                                       ; 96    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_4|u_cal_trel_k|u_nfp_relop_comp                                                                                                     ; 64    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_4|u_cal_trel_k|u_nfp_div_comp                                                                                                       ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_4|u_cal_trel_k|u_nfp_mul_comp                                                                                                       ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_4|u_cal_trel_k                                                                                                                      ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_4|u_Current_Release_Component|u_nfp_add_comp                                                                                        ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_4|u_Current_Release_Component|u_nfp_relop_comp                                                                                      ; 128   ; 64             ; 0            ; 64             ; 1      ; 64              ; 64            ; 64              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_4|u_Current_Release_Component|u_Initialization_Signal_block1|u_nfp_wire_double                                                      ; 64    ; 55             ; 0            ; 55             ; 64     ; 55              ; 55            ; 55              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_4|u_Current_Release_Component|u_Initialization_Signal_block1                                                                        ; 3     ; 54             ; 0            ; 54             ; 64     ; 54              ; 54            ; 54              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_4|u_Current_Release_Component                                                                                                       ; 100   ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_4|u_nfp_relop_comp_1                                                                                                                ; 64    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_4|u_unitRateInterval_Component|u_nfp_div_comp                                                                                       ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_4|u_unitRateInterval_Component|u_nfp_uminus_comp                                                                                    ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_4|u_unitRateInterval_Component|u_nfp_log10_comp                                                                                     ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_4|u_unitRateInterval_Component|u_nfp_abs_comp                                                                                       ; 64    ; 1              ; 1            ; 1              ; 64     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_4|u_unitRateInterval_Component|u_Initialization_Signal_block|u_nfp_wire_double                                                      ; 64    ; 55             ; 0            ; 55             ; 64     ; 55              ; 55            ; 55              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_4|u_unitRateInterval_Component|u_Initialization_Signal_block                                                                        ; 3     ; 54             ; 0            ; 54             ; 64     ; 54              ; 54            ; 54              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_4|u_unitRateInterval_Component                                                                                                      ; 68    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_4|u_Xsum_Component|u_nfp_add_comp                                                                                                   ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_4|u_Xsum_Component|u_nfp_div_comp                                                                                                   ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_4|u_Xsum_Component                                                                                                                  ; 69    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_4|u_nfp_relop_comp                                                                                                                  ; 64    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_4|u_Elapsed_Time_Component|u_nfp_mul_comp                                                                                           ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_4|u_Elapsed_Time_Component|u_redocking_site_Elapsed_Time_Component_nfp_convert_fix_10_En0_to_single                                 ; 10    ; 1              ; 0            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_4|u_Elapsed_Time_Component                                                                                                          ; 36    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_4|u_Redock_Component|u_nfp_mul_comp                                                                                                 ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_4|u_Redock_Component|u_nfp_log10_comp                                                                                               ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_4|u_Redock_Component|u_nfp_uminus_comp                                                                                              ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_4|u_Redock_Component|u_nfp_abs_comp                                                                                                 ; 64    ; 1              ; 1            ; 1              ; 64     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_4|u_Redock_Component|u_Initialization_Signal|u_nfp_wire_double                                                                      ; 64    ; 55             ; 0            ; 55             ; 64     ; 55              ; 55            ; 55              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_4|u_Redock_Component|u_Initialization_Signal                                                                                        ; 3     ; 54             ; 0            ; 54             ; 64     ; 54              ; 54            ; 54              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_4|u_Redock_Component                                                                                                                ; 68    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_Redocking_Site_4                                                                                                                                   ; 323   ; 32             ; 0            ; 32             ; 34     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_spike_generator_nfp_convert_double2single_5                                                                                                        ; 64    ; 64             ; 0            ; 64             ; 32     ; 64              ; 64            ; 64              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_spike_generator_nfp_convert_double2single_4                                                                                                        ; 64    ; 64             ; 0            ; 64             ; 32     ; 64              ; 64            ; 64              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_spike_generator_nfp_convert_double2single_3                                                                                                        ; 64    ; 64             ; 0            ; 64             ; 32     ; 64              ; 64            ; 64              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_spike_generator_nfp_convert_double2single_2                                                                                                        ; 64    ; 64             ; 0            ; 64             ; 32     ; 64              ; 64            ; 64              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_spike_generator_nfp_convert_double2single_1                                                                                                        ; 64    ; 64             ; 0            ; 64             ; 32     ; 64              ; 64            ; 64              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator|u_spike_generator_nfp_convert_double2single                                                                                                          ; 64    ; 64             ; 0            ; 64             ; 32     ; 64              ; 64            ; 64              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Spike_Generator                                                                                                                                                      ; 419   ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Synapse_Model|u_Model1|u_nfp_add_comp_1                                                                                                                              ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Synapse_Model|u_Model1|u_nfp_relop_comp_1                                                                                                                            ; 64    ; 32             ; 0            ; 32             ; 1      ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Synapse_Model|u_Model1|u_nfp_add_comp                                                                                                                                ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Synapse_Model|u_Model1|u_nfp_sub_comp_1                                                                                                                              ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Synapse_Model|u_Model1|u_nfp_mul_comp_1                                                                                                                              ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Synapse_Model|u_Model1|u_Slow_Power_Law|u_nfp_add_comp_19                                                                                                            ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Synapse_Model|u_Model1|u_Slow_Power_Law|u_nfp_add_comp_18                                                                                                            ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Synapse_Model|u_Model1|u_Slow_Power_Law|u_nfp_mul_comp_20                                                                                                            ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Synapse_Model|u_Model1|u_Slow_Power_Law|u_nfp_uminus_comp_9                                                                                                          ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Synapse_Model|u_Model1|u_Slow_Power_Law|u_nfp_mul_comp_19                                                                                                            ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Synapse_Model|u_Model1|u_Slow_Power_Law|u_nfp_uminus_comp_8                                                                                                          ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Synapse_Model|u_Model1|u_Slow_Power_Law|u_nfp_add_comp_17                                                                                                            ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Synapse_Model|u_Model1|u_Slow_Power_Law|u_nfp_add_comp_16                                                                                                            ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Synapse_Model|u_Model1|u_Slow_Power_Law|u_nfp_mul_comp_18                                                                                                            ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Synapse_Model|u_Model1|u_Slow_Power_Law|u_nfp_gain_pow2_single_3                                                                                                     ; 42    ; 10             ; 0            ; 10             ; 32     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Synapse_Model|u_Model1|u_Slow_Power_Law|u_nfp_mul_comp_17                                                                                                            ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Synapse_Model|u_Model1|u_Slow_Power_Law|u_nfp_add_comp_15                                                                                                            ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Synapse_Model|u_Model1|u_Slow_Power_Law|u_nfp_add_comp_14                                                                                                            ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Synapse_Model|u_Model1|u_Slow_Power_Law|u_nfp_mul_comp_16                                                                                                            ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Synapse_Model|u_Model1|u_Slow_Power_Law|u_nfp_uminus_comp_7                                                                                                          ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Synapse_Model|u_Model1|u_Slow_Power_Law|u_nfp_mul_comp_15                                                                                                            ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Synapse_Model|u_Model1|u_Slow_Power_Law|u_nfp_uminus_comp_6                                                                                                          ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Synapse_Model|u_Model1|u_Slow_Power_Law|u_nfp_add_comp_13                                                                                                            ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Synapse_Model|u_Model1|u_Slow_Power_Law|u_nfp_add_comp_12                                                                                                            ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Synapse_Model|u_Model1|u_Slow_Power_Law|u_nfp_mul_comp_14                                                                                                            ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Synapse_Model|u_Model1|u_Slow_Power_Law|u_nfp_gain_pow2_single_2                                                                                                     ; 42    ; 10             ; 0            ; 10             ; 32     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Synapse_Model|u_Model1|u_Slow_Power_Law|u_nfp_mul_comp_13                                                                                                            ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Synapse_Model|u_Model1|u_Slow_Power_Law|u_nfp_add_comp_11                                                                                                            ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Synapse_Model|u_Model1|u_Slow_Power_Law|u_nfp_add_comp_10                                                                                                            ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Synapse_Model|u_Model1|u_Slow_Power_Law|u_nfp_mul_comp_12                                                                                                            ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Synapse_Model|u_Model1|u_Slow_Power_Law|u_nfp_uminus_comp_5                                                                                                          ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Synapse_Model|u_Model1|u_Slow_Power_Law|u_nfp_mul_comp_11                                                                                                            ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Synapse_Model|u_Model1|u_Slow_Power_Law|u_nfp_uminus_comp_4                                                                                                          ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Synapse_Model|u_Model1|u_Slow_Power_Law|u_nfp_add_comp_9                                                                                                             ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Synapse_Model|u_Model1|u_Slow_Power_Law|u_nfp_add_comp_8                                                                                                             ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Synapse_Model|u_Model1|u_Slow_Power_Law|u_nfp_mul_comp_10                                                                                                            ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Synapse_Model|u_Model1|u_Slow_Power_Law|u_nfp_gain_pow2_single_1                                                                                                     ; 42    ; 10             ; 0            ; 10             ; 32     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Synapse_Model|u_Model1|u_Slow_Power_Law|u_nfp_mul_comp_9                                                                                                             ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Synapse_Model|u_Model1|u_Slow_Power_Law|u_nfp_add_comp_7                                                                                                             ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Synapse_Model|u_Model1|u_Slow_Power_Law|u_nfp_add_comp_6                                                                                                             ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Synapse_Model|u_Model1|u_Slow_Power_Law|u_nfp_mul_comp_8                                                                                                             ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Synapse_Model|u_Model1|u_Slow_Power_Law|u_nfp_uminus_comp_3                                                                                                          ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Synapse_Model|u_Model1|u_Slow_Power_Law|u_nfp_mul_comp_7                                                                                                             ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Synapse_Model|u_Model1|u_Slow_Power_Law|u_nfp_uminus_comp_2                                                                                                          ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Synapse_Model|u_Model1|u_Slow_Power_Law|u_nfp_add_comp_5                                                                                                             ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Synapse_Model|u_Model1|u_Slow_Power_Law|u_nfp_add_comp_4                                                                                                             ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Synapse_Model|u_Model1|u_Slow_Power_Law|u_nfp_mul_comp_6                                                                                                             ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Synapse_Model|u_Model1|u_Slow_Power_Law|u_nfp_gain_pow2_single                                                                                                       ; 42    ; 10             ; 0            ; 10             ; 32     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Synapse_Model|u_Model1|u_Slow_Power_Law|u_nfp_mul_comp_5                                                                                                             ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Synapse_Model|u_Model1|u_Slow_Power_Law|u_nfp_add_comp_3                                                                                                             ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Synapse_Model|u_Model1|u_Slow_Power_Law|u_nfp_add_comp_2                                                                                                             ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Synapse_Model|u_Model1|u_Slow_Power_Law|u_nfp_mul_comp_4                                                                                                             ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Synapse_Model|u_Model1|u_Slow_Power_Law|u_nfp_uminus_comp_1                                                                                                          ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Synapse_Model|u_Model1|u_Slow_Power_Law|u_nfp_mul_comp_3                                                                                                             ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Synapse_Model|u_Model1|u_Slow_Power_Law|u_nfp_uminus_comp                                                                                                            ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Synapse_Model|u_Model1|u_Slow_Power_Law|u_nfp_add_comp_1                                                                                                             ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Synapse_Model|u_Model1|u_Slow_Power_Law|u_nfp_add_comp                                                                                                               ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Synapse_Model|u_Model1|u_Slow_Power_Law|u_nfp_mul_comp_2                                                                                                             ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Synapse_Model|u_Model1|u_Slow_Power_Law|u_nfp_mul_comp_1                                                                                                             ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Synapse_Model|u_Model1|u_Slow_Power_Law|u_nfp_mul_comp                                                                                                               ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Synapse_Model|u_Model1|u_Slow_Power_Law                                                                                                                              ; 35    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Synapse_Model|u_Model1|u_nfp_relop_comp                                                                                                                              ; 64    ; 32             ; 0            ; 32             ; 1      ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Synapse_Model|u_Model1|u_nfp_sub_comp                                                                                                                                ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Synapse_Model|u_Model1|u_nfp_mul_comp                                                                                                                                ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Synapse_Model|u_Model1|u_Fast_Power_Law|u_nfp_add_comp_11                                                                                                            ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Synapse_Model|u_Model1|u_Fast_Power_Law|u_nfp_add_comp_10                                                                                                            ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Synapse_Model|u_Model1|u_Fast_Power_Law|u_nfp_mul_comp_12                                                                                                            ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Synapse_Model|u_Model1|u_Fast_Power_Law|u_nfp_uminus_comp_5                                                                                                          ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Synapse_Model|u_Model1|u_Fast_Power_Law|u_nfp_mul_comp_11                                                                                                            ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Synapse_Model|u_Model1|u_Fast_Power_Law|u_nfp_uminus_comp_4                                                                                                          ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Synapse_Model|u_Model1|u_Fast_Power_Law|u_nfp_add_comp_9                                                                                                             ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Synapse_Model|u_Model1|u_Fast_Power_Law|u_nfp_add_comp_8                                                                                                             ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Synapse_Model|u_Model1|u_Fast_Power_Law|u_nfp_mul_comp_10                                                                                                            ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Synapse_Model|u_Model1|u_Fast_Power_Law|u_nfp_gain_pow2_single_1                                                                                                     ; 42    ; 10             ; 0            ; 10             ; 32     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Synapse_Model|u_Model1|u_Fast_Power_Law|u_nfp_mul_comp_9                                                                                                             ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Synapse_Model|u_Model1|u_Fast_Power_Law|u_nfp_add_comp_7                                                                                                             ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Synapse_Model|u_Model1|u_Fast_Power_Law|u_nfp_add_comp_6                                                                                                             ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Synapse_Model|u_Model1|u_Fast_Power_Law|u_nfp_mul_comp_8                                                                                                             ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Synapse_Model|u_Model1|u_Fast_Power_Law|u_nfp_uminus_comp_3                                                                                                          ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Synapse_Model|u_Model1|u_Fast_Power_Law|u_nfp_mul_comp_7                                                                                                             ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Synapse_Model|u_Model1|u_Fast_Power_Law|u_nfp_uminus_comp_2                                                                                                          ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Synapse_Model|u_Model1|u_Fast_Power_Law|u_nfp_add_comp_5                                                                                                             ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Synapse_Model|u_Model1|u_Fast_Power_Law|u_nfp_add_comp_4                                                                                                             ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Synapse_Model|u_Model1|u_Fast_Power_Law|u_nfp_mul_comp_6                                                                                                             ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Synapse_Model|u_Model1|u_Fast_Power_Law|u_nfp_gain_pow2_single                                                                                                       ; 42    ; 10             ; 0            ; 10             ; 32     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Synapse_Model|u_Model1|u_Fast_Power_Law|u_nfp_mul_comp_5                                                                                                             ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Synapse_Model|u_Model1|u_Fast_Power_Law|u_nfp_add_comp_3                                                                                                             ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Synapse_Model|u_Model1|u_Fast_Power_Law|u_nfp_add_comp_2                                                                                                             ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Synapse_Model|u_Model1|u_Fast_Power_Law|u_nfp_mul_comp_4                                                                                                             ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Synapse_Model|u_Model1|u_Fast_Power_Law|u_nfp_uminus_comp_1                                                                                                          ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Synapse_Model|u_Model1|u_Fast_Power_Law|u_nfp_mul_comp_3                                                                                                             ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Synapse_Model|u_Model1|u_Fast_Power_Law|u_nfp_uminus_comp                                                                                                            ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Synapse_Model|u_Model1|u_Fast_Power_Law|u_nfp_add_comp_1                                                                                                             ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Synapse_Model|u_Model1|u_Fast_Power_Law|u_nfp_add_comp                                                                                                               ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Synapse_Model|u_Model1|u_Fast_Power_Law|u_nfp_mul_comp_2                                                                                                             ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Synapse_Model|u_Model1|u_Fast_Power_Law|u_nfp_mul_comp_1                                                                                                             ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Synapse_Model|u_Model1|u_Fast_Power_Law|u_nfp_mul_comp                                                                                                               ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Synapse_Model|u_Model1|u_Fast_Power_Law                                                                                                                              ; 35    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Synapse_Model|u_Model1                                                                                                                                               ; 67    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Synapse_Model|u_Model|u_nfp_add_comp                                                                                                                                 ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Synapse_Model|u_Model|u_Subsystem|u_nfp_mul_comp_2                                                                                                                   ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Synapse_Model|u_Model|u_Subsystem|u_nfp_signum_comp                                                                                                                  ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Synapse_Model|u_Model|u_Subsystem|u_nfp_pow10_comp                                                                                                                   ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Synapse_Model|u_Model|u_Subsystem|u_nfp_add_comp                                                                                                                     ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Synapse_Model|u_Model|u_Subsystem|u_nfp_mul_comp_1                                                                                                                   ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Synapse_Model|u_Model|u_Subsystem|u_nfp_log10_comp                                                                                                                   ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Synapse_Model|u_Model|u_Subsystem|u_nfp_mul_comp                                                                                                                     ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Synapse_Model|u_Model|u_Subsystem                                                                                                                                    ; 69    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Synapse_Model|u_Model|u_nfp_relop_comp                                                                                                                               ; 64    ; 32             ; 0            ; 32             ; 1      ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Synapse_Model|u_Model|u_nfp_abs_comp                                                                                                                                 ; 32    ; 1              ; 1            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Synapse_Model|u_Model                                                                                                                                                ; 36    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model|u_Synapse_Model                                                                                                                                                        ; 69    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Model                                                                                                                                                                        ; 485   ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_Inner_Hair_Cell|u_Model2|u_nfp_add_comp_13                                                                                              ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_Inner_Hair_Cell|u_Model2|u_nfp_mul_comp_20                                                                                              ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_Inner_Hair_Cell|u_Model2|u_nfp_uminus_comp_6                                                                                            ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_Inner_Hair_Cell|u_Model2|u_nfp_add_comp_12                                                                                              ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_Inner_Hair_Cell|u_Model2|u_nfp_mul_comp_19                                                                                              ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_Inner_Hair_Cell|u_Model2|u_nfp_mul_comp_18                                                                                              ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_Inner_Hair_Cell|u_Model2|u_nfp_add_comp_11                                                                                              ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_Inner_Hair_Cell|u_Model2|u_nfp_mul_comp_17                                                                                              ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_Inner_Hair_Cell|u_Model2|u_nfp_uminus_comp_5                                                                                            ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_Inner_Hair_Cell|u_Model2|u_nfp_add_comp_10                                                                                              ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_Inner_Hair_Cell|u_Model2|u_nfp_mul_comp_16                                                                                              ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_Inner_Hair_Cell|u_Model2|u_nfp_mul_comp_15                                                                                              ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_Inner_Hair_Cell|u_Model2|u_nfp_add_comp_9                                                                                               ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_Inner_Hair_Cell|u_Model2|u_nfp_mul_comp_14                                                                                              ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_Inner_Hair_Cell|u_Model2|u_nfp_uminus_comp_4                                                                                            ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_Inner_Hair_Cell|u_Model2|u_nfp_add_comp_8                                                                                               ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_Inner_Hair_Cell|u_Model2|u_nfp_mul_comp_13                                                                                              ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_Inner_Hair_Cell|u_Model2|u_nfp_mul_comp_12                                                                                              ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_Inner_Hair_Cell|u_Model2|u_nfp_add_comp_7                                                                                               ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_Inner_Hair_Cell|u_Model2|u_nfp_mul_comp_11                                                                                              ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_Inner_Hair_Cell|u_Model2|u_nfp_uminus_comp_3                                                                                            ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_Inner_Hair_Cell|u_Model2|u_nfp_add_comp_6                                                                                               ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_Inner_Hair_Cell|u_Model2|u_nfp_mul_comp_10                                                                                              ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_Inner_Hair_Cell|u_Model2|u_nfp_mul_comp_9                                                                                               ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_Inner_Hair_Cell|u_Model2|u_nfp_add_comp_5                                                                                               ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_Inner_Hair_Cell|u_Model2|u_nfp_mul_comp_8                                                                                               ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_Inner_Hair_Cell|u_Model2|u_nfp_uminus_comp_2                                                                                            ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_Inner_Hair_Cell|u_Model2|u_nfp_add_comp_4                                                                                               ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_Inner_Hair_Cell|u_Model2|u_nfp_mul_comp_7                                                                                               ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_Inner_Hair_Cell|u_Model2|u_nfp_mul_comp_6                                                                                               ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_Inner_Hair_Cell|u_Model2|u_nfp_add_comp_3                                                                                               ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_Inner_Hair_Cell|u_Model2|u_nfp_mul_comp_5                                                                                               ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_Inner_Hair_Cell|u_Model2|u_nfp_uminus_comp_1                                                                                            ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_Inner_Hair_Cell|u_Model2|u_nfp_add_comp_2                                                                                               ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_Inner_Hair_Cell|u_Model2|u_nfp_mul_comp_4                                                                                               ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_Inner_Hair_Cell|u_Model2|u_nfp_mul_comp_3                                                                                               ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_Inner_Hair_Cell|u_Model2|u_nfp_add_comp_1                                                                                               ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_Inner_Hair_Cell|u_Model2|u_nfp_mul_comp_2                                                                                               ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_Inner_Hair_Cell|u_Model2|u_nfp_uminus_comp                                                                                              ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_Inner_Hair_Cell|u_Model2|u_nfp_add_comp                                                                                                 ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_Inner_Hair_Cell|u_Model2|u_nfp_mul_comp_1                                                                                               ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_Inner_Hair_Cell|u_Model2|u_nfp_mul_comp                                                                                                 ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_Inner_Hair_Cell|u_Model2|u_nfp_sub_comp                                                                                                 ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_Inner_Hair_Cell|u_Model2                                                                                                                ; 67    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_Inner_Hair_Cell|u_C2_Wideband_Nonlinear_Log_Path|u_Subsystem|u_nfp_mul_comp_1                                                           ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_Inner_Hair_Cell|u_C2_Wideband_Nonlinear_Log_Path|u_Subsystem|u_nfp_div_comp_3                                                           ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_Inner_Hair_Cell|u_C2_Wideband_Nonlinear_Log_Path|u_Subsystem|u_nfp_sub_comp_1                                                           ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_Inner_Hair_Cell|u_C2_Wideband_Nonlinear_Log_Path|u_Subsystem|u_nfp_div_comp_2                                                           ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_Inner_Hair_Cell|u_C2_Wideband_Nonlinear_Log_Path|u_Subsystem|u_nfp_add_comp                                                             ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_Inner_Hair_Cell|u_C2_Wideband_Nonlinear_Log_Path|u_Subsystem|u_nfp_sub_comp                                                             ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_Inner_Hair_Cell|u_C2_Wideband_Nonlinear_Log_Path|u_Subsystem|u_nfp_exp_comp                                                             ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_Inner_Hair_Cell|u_C2_Wideband_Nonlinear_Log_Path|u_Subsystem|u_nfp_div_comp_1                                                           ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_Inner_Hair_Cell|u_C2_Wideband_Nonlinear_Log_Path|u_Subsystem|u_nfp_mul_comp                                                             ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_Inner_Hair_Cell|u_C2_Wideband_Nonlinear_Log_Path|u_Subsystem|u_nfp_log10_comp                                                           ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_Inner_Hair_Cell|u_C2_Wideband_Nonlinear_Log_Path|u_Subsystem|u_nfp_uminus_comp                                                          ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_Inner_Hair_Cell|u_C2_Wideband_Nonlinear_Log_Path|u_Subsystem|u_nfp_div_comp                                                             ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_Inner_Hair_Cell|u_C2_Wideband_Nonlinear_Log_Path|u_Subsystem                                                                            ; 101   ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_Inner_Hair_Cell|u_C2_Wideband_Nonlinear_Log_Path|u_nfp_mul_comp_1                                                                       ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_Inner_Hair_Cell|u_C2_Wideband_Nonlinear_Log_Path|u_nfp_log_comp                                                                         ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_Inner_Hair_Cell|u_C2_Wideband_Nonlinear_Log_Path|u_nfp_add_comp                                                                         ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_Inner_Hair_Cell|u_C2_Wideband_Nonlinear_Log_Path|u_nfp_mul_comp                                                                         ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_Inner_Hair_Cell|u_C2_Wideband_Nonlinear_Log_Path|u_ihc_nl_log_nfp_convert_double2single                                                 ; 64    ; 64             ; 0            ; 64             ; 32     ; 64              ; 64            ; 64              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_Inner_Hair_Cell|u_C2_Wideband_Nonlinear_Log_Path|u_nfp_abs_comp                                                                         ; 32    ; 1              ; 1            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_Inner_Hair_Cell|u_C2_Wideband_Nonlinear_Log_Path|u_nfp_relop_comp                                                                       ; 64    ; 32             ; 0            ; 32             ; 1      ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_Inner_Hair_Cell|u_C2_Wideband_Nonlinear_Log_Path                                                                                        ; 100   ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_Inner_Hair_Cell|u_inner_hair_cell_nfp_convert_double2single_3                                                                           ; 64    ; 64             ; 0            ; 64             ; 32     ; 64              ; 64            ; 64              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_Inner_Hair_Cell|u_inner_hair_cell_nfp_convert_double2single_2                                                                           ; 64    ; 64             ; 0            ; 64             ; 32     ; 64              ; 64            ; 64              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_Inner_Hair_Cell|u_C1_Chirp_Nonlinear_Log_Path|u_Subsystem|u_nfp_mul_comp_1                                                              ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_Inner_Hair_Cell|u_C1_Chirp_Nonlinear_Log_Path|u_Subsystem|u_nfp_div_comp_3                                                              ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_Inner_Hair_Cell|u_C1_Chirp_Nonlinear_Log_Path|u_Subsystem|u_nfp_sub_comp_1                                                              ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_Inner_Hair_Cell|u_C1_Chirp_Nonlinear_Log_Path|u_Subsystem|u_nfp_div_comp_2                                                              ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_Inner_Hair_Cell|u_C1_Chirp_Nonlinear_Log_Path|u_Subsystem|u_nfp_add_comp                                                                ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_Inner_Hair_Cell|u_C1_Chirp_Nonlinear_Log_Path|u_Subsystem|u_nfp_sub_comp                                                                ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_Inner_Hair_Cell|u_C1_Chirp_Nonlinear_Log_Path|u_Subsystem|u_nfp_exp_comp                                                                ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_Inner_Hair_Cell|u_C1_Chirp_Nonlinear_Log_Path|u_Subsystem|u_nfp_div_comp_1                                                              ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_Inner_Hair_Cell|u_C1_Chirp_Nonlinear_Log_Path|u_Subsystem|u_nfp_mul_comp                                                                ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_Inner_Hair_Cell|u_C1_Chirp_Nonlinear_Log_Path|u_Subsystem|u_nfp_log10_comp                                                              ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_Inner_Hair_Cell|u_C1_Chirp_Nonlinear_Log_Path|u_Subsystem|u_nfp_uminus_comp                                                             ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_Inner_Hair_Cell|u_C1_Chirp_Nonlinear_Log_Path|u_Subsystem|u_nfp_div_comp                                                                ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_Inner_Hair_Cell|u_C1_Chirp_Nonlinear_Log_Path|u_Subsystem                                                                               ; 101   ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_Inner_Hair_Cell|u_C1_Chirp_Nonlinear_Log_Path|u_nfp_mul_comp_1                                                                          ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_Inner_Hair_Cell|u_C1_Chirp_Nonlinear_Log_Path|u_nfp_log_comp                                                                            ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_Inner_Hair_Cell|u_C1_Chirp_Nonlinear_Log_Path|u_nfp_add_comp                                                                            ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_Inner_Hair_Cell|u_C1_Chirp_Nonlinear_Log_Path|u_nfp_mul_comp                                                                            ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_Inner_Hair_Cell|u_C1_Chirp_Nonlinear_Log_Path|u_ihc_nl_log_nfp_convert_double2single                                                    ; 64    ; 64             ; 0            ; 64             ; 32     ; 64              ; 64            ; 64              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_Inner_Hair_Cell|u_C1_Chirp_Nonlinear_Log_Path|u_nfp_abs_comp                                                                            ; 32    ; 1              ; 1            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_Inner_Hair_Cell|u_C1_Chirp_Nonlinear_Log_Path|u_nfp_relop_comp                                                                          ; 64    ; 32             ; 0            ; 32             ; 1      ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_Inner_Hair_Cell|u_C1_Chirp_Nonlinear_Log_Path                                                                                           ; 100   ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_Inner_Hair_Cell|u_inner_hair_cell_nfp_convert_double2single_1                                                                           ; 64    ; 64             ; 0            ; 64             ; 32     ; 64              ; 64            ; 64              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_Inner_Hair_Cell|u_inner_hair_cell_nfp_convert_double2single                                                                             ; 64    ; 64             ; 0            ; 64             ; 32     ; 64              ; 64            ; 64              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_Inner_Hair_Cell                                                                                                                         ; 69    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C2_Wideband_Filter|u_Calculate_C2filterout|u_nfp_div_comp_1                                                                             ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C2_Wideband_Filter|u_Calculate_C2filterout|u_nfp_mul_comp_2                                                                             ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C2_Wideband_Filter|u_Calculate_C2filterout|u_nfp_div_comp                                                                               ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C2_Wideband_Filter|u_Calculate_C2filterout|u_nfp_mul_comp_1                                                                             ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C2_Wideband_Filter|u_Calculate_C2filterout|u_nfp_mul_comp                                                                               ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C2_Wideband_Filter|u_Calculate_C2filterout|u_nfp_abs_comp                                                                               ; 32    ; 1              ; 1            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C2_Wideband_Filter|u_Calculate_C2filterout                                                                                              ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C2_Wideband_Filter|u_nfp_mul_comp                                                                                                       ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C2_Wideband_Filter|u_alpha10th_Order_IIR_Filter|u_nfp_add_comp_19                                                                       ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C2_Wideband_Filter|u_alpha10th_Order_IIR_Filter|u_nfp_add_comp_18                                                                       ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C2_Wideband_Filter|u_alpha10th_Order_IIR_Filter|u_nfp_mul_comp_24                                                                       ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C2_Wideband_Filter|u_alpha10th_Order_IIR_Filter|u_nfp_mul_comp_23                                                                       ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C2_Wideband_Filter|u_alpha10th_Order_IIR_Filter|u_nfp_add_comp_17                                                                       ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C2_Wideband_Filter|u_alpha10th_Order_IIR_Filter|u_nfp_add_comp_16                                                                       ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C2_Wideband_Filter|u_alpha10th_Order_IIR_Filter|u_nfp_mul_comp_22                                                                       ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C2_Wideband_Filter|u_alpha10th_Order_IIR_Filter|u_nfp_mul_comp_21                                                                       ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C2_Wideband_Filter|u_alpha10th_Order_IIR_Filter|u_nfp_mul_comp_20                                                                       ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C2_Wideband_Filter|u_alpha10th_Order_IIR_Filter|u_nfp_add_comp_15                                                                       ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C2_Wideband_Filter|u_alpha10th_Order_IIR_Filter|u_nfp_add_comp_14                                                                       ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C2_Wideband_Filter|u_alpha10th_Order_IIR_Filter|u_nfp_mul_comp_19                                                                       ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C2_Wideband_Filter|u_alpha10th_Order_IIR_Filter|u_nfp_mul_comp_18                                                                       ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C2_Wideband_Filter|u_alpha10th_Order_IIR_Filter|u_nfp_add_comp_13                                                                       ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C2_Wideband_Filter|u_alpha10th_Order_IIR_Filter|u_nfp_add_comp_12                                                                       ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C2_Wideband_Filter|u_alpha10th_Order_IIR_Filter|u_nfp_mul_comp_17                                                                       ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C2_Wideband_Filter|u_alpha10th_Order_IIR_Filter|u_nfp_mul_comp_16                                                                       ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C2_Wideband_Filter|u_alpha10th_Order_IIR_Filter|u_nfp_mul_comp_15                                                                       ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C2_Wideband_Filter|u_alpha10th_Order_IIR_Filter|u_nfp_add_comp_11                                                                       ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C2_Wideband_Filter|u_alpha10th_Order_IIR_Filter|u_nfp_add_comp_10                                                                       ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C2_Wideband_Filter|u_alpha10th_Order_IIR_Filter|u_nfp_mul_comp_14                                                                       ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C2_Wideband_Filter|u_alpha10th_Order_IIR_Filter|u_nfp_mul_comp_13                                                                       ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C2_Wideband_Filter|u_alpha10th_Order_IIR_Filter|u_nfp_add_comp_9                                                                        ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C2_Wideband_Filter|u_alpha10th_Order_IIR_Filter|u_nfp_add_comp_8                                                                        ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C2_Wideband_Filter|u_alpha10th_Order_IIR_Filter|u_nfp_mul_comp_12                                                                       ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C2_Wideband_Filter|u_alpha10th_Order_IIR_Filter|u_nfp_mul_comp_11                                                                       ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C2_Wideband_Filter|u_alpha10th_Order_IIR_Filter|u_nfp_mul_comp_10                                                                       ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C2_Wideband_Filter|u_alpha10th_Order_IIR_Filter|u_nfp_add_comp_7                                                                        ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C2_Wideband_Filter|u_alpha10th_Order_IIR_Filter|u_nfp_add_comp_6                                                                        ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C2_Wideband_Filter|u_alpha10th_Order_IIR_Filter|u_nfp_mul_comp_9                                                                        ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C2_Wideband_Filter|u_alpha10th_Order_IIR_Filter|u_nfp_mul_comp_8                                                                        ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C2_Wideband_Filter|u_alpha10th_Order_IIR_Filter|u_nfp_add_comp_5                                                                        ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C2_Wideband_Filter|u_alpha10th_Order_IIR_Filter|u_nfp_add_comp_4                                                                        ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C2_Wideband_Filter|u_alpha10th_Order_IIR_Filter|u_nfp_mul_comp_7                                                                        ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C2_Wideband_Filter|u_alpha10th_Order_IIR_Filter|u_nfp_mul_comp_6                                                                        ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C2_Wideband_Filter|u_alpha10th_Order_IIR_Filter|u_nfp_mul_comp_5                                                                        ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C2_Wideband_Filter|u_alpha10th_Order_IIR_Filter|u_nfp_add_comp_3                                                                        ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C2_Wideband_Filter|u_alpha10th_Order_IIR_Filter|u_nfp_add_comp_2                                                                        ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C2_Wideband_Filter|u_alpha10th_Order_IIR_Filter|u_nfp_mul_comp_4                                                                        ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C2_Wideband_Filter|u_alpha10th_Order_IIR_Filter|u_nfp_mul_comp_3                                                                        ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C2_Wideband_Filter|u_alpha10th_Order_IIR_Filter|u_nfp_add_comp_1                                                                        ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C2_Wideband_Filter|u_alpha10th_Order_IIR_Filter|u_nfp_add_comp                                                                          ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C2_Wideband_Filter|u_alpha10th_Order_IIR_Filter|u_nfp_mul_comp_2                                                                        ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C2_Wideband_Filter|u_alpha10th_Order_IIR_Filter|u_nfp_mul_comp_1                                                                        ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C2_Wideband_Filter|u_alpha10th_Order_IIR_Filter|u_nfp_mul_comp                                                                          ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C2_Wideband_Filter|u_alpha10th_Order_IIR_Filter                                                                                         ; 835   ; 800            ; 0            ; 800            ; 32     ; 800             ; 800           ; 800             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C2_Wideband_Filter                                                                                                                      ; 35    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Calculate_C1filterout|u_nfp_mul_comp                                                                                  ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Calculate_C1filterout                                                                                                 ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_alpha10th_Order_IIR_Filter|u_nfp_add_comp_19                                                                          ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_alpha10th_Order_IIR_Filter|u_nfp_add_comp_18                                                                          ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_alpha10th_Order_IIR_Filter|u_nfp_mul_comp_24                                                                          ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_alpha10th_Order_IIR_Filter|u_nfp_mul_comp_23                                                                          ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_alpha10th_Order_IIR_Filter|u_nfp_add_comp_17                                                                          ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_alpha10th_Order_IIR_Filter|u_nfp_add_comp_16                                                                          ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_alpha10th_Order_IIR_Filter|u_nfp_mul_comp_22                                                                          ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_alpha10th_Order_IIR_Filter|u_nfp_mul_comp_21                                                                          ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_alpha10th_Order_IIR_Filter|u_nfp_mul_comp_20                                                                          ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_alpha10th_Order_IIR_Filter|u_nfp_add_comp_15                                                                          ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_alpha10th_Order_IIR_Filter|u_nfp_add_comp_14                                                                          ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_alpha10th_Order_IIR_Filter|u_nfp_mul_comp_19                                                                          ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_alpha10th_Order_IIR_Filter|u_nfp_mul_comp_18                                                                          ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_alpha10th_Order_IIR_Filter|u_nfp_add_comp_13                                                                          ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_alpha10th_Order_IIR_Filter|u_nfp_add_comp_12                                                                          ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_alpha10th_Order_IIR_Filter|u_nfp_mul_comp_17                                                                          ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_alpha10th_Order_IIR_Filter|u_nfp_mul_comp_16                                                                          ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_alpha10th_Order_IIR_Filter|u_nfp_mul_comp_15                                                                          ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_alpha10th_Order_IIR_Filter|u_nfp_add_comp_11                                                                          ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_alpha10th_Order_IIR_Filter|u_nfp_add_comp_10                                                                          ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_alpha10th_Order_IIR_Filter|u_nfp_mul_comp_14                                                                          ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_alpha10th_Order_IIR_Filter|u_nfp_mul_comp_13                                                                          ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_alpha10th_Order_IIR_Filter|u_nfp_add_comp_9                                                                           ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_alpha10th_Order_IIR_Filter|u_nfp_add_comp_8                                                                           ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_alpha10th_Order_IIR_Filter|u_nfp_mul_comp_12                                                                          ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_alpha10th_Order_IIR_Filter|u_nfp_mul_comp_11                                                                          ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_alpha10th_Order_IIR_Filter|u_nfp_mul_comp_10                                                                          ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_alpha10th_Order_IIR_Filter|u_nfp_add_comp_7                                                                           ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_alpha10th_Order_IIR_Filter|u_nfp_add_comp_6                                                                           ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_alpha10th_Order_IIR_Filter|u_nfp_mul_comp_9                                                                           ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_alpha10th_Order_IIR_Filter|u_nfp_mul_comp_8                                                                           ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_alpha10th_Order_IIR_Filter|u_nfp_add_comp_5                                                                           ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_alpha10th_Order_IIR_Filter|u_nfp_add_comp_4                                                                           ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_alpha10th_Order_IIR_Filter|u_nfp_mul_comp_7                                                                           ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_alpha10th_Order_IIR_Filter|u_nfp_mul_comp_6                                                                           ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_alpha10th_Order_IIR_Filter|u_nfp_mul_comp_5                                                                           ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_alpha10th_Order_IIR_Filter|u_nfp_add_comp_3                                                                           ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_alpha10th_Order_IIR_Filter|u_nfp_add_comp_2                                                                           ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_alpha10th_Order_IIR_Filter|u_nfp_mul_comp_4                                                                           ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_alpha10th_Order_IIR_Filter|u_nfp_mul_comp_3                                                                           ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_alpha10th_Order_IIR_Filter|u_nfp_add_comp_1                                                                           ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_alpha10th_Order_IIR_Filter|u_nfp_add_comp                                                                             ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_alpha10th_Order_IIR_Filter|u_nfp_mul_comp_2                                                                           ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_alpha10th_Order_IIR_Filter|u_nfp_mul_comp_1                                                                           ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_alpha10th_Order_IIR_Filter|u_nfp_mul_comp                                                                             ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_alpha10th_Order_IIR_Filter                                                                                            ; 835   ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_calc_coeff2|u_nfp_div_comp_4                                                                                  ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_calc_coeff2|u_nfp_uminus_comp_1                                                                               ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_calc_coeff2|u_nfp_add_comp_2                                                                                  ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_calc_coeff2|u_nfp_pow_comp_3                                                                                  ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_calc_coeff2|u_nfp_add_comp_1                                                                                  ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_calc_coeff2|u_nfp_div_comp_3                                                                                  ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_calc_coeff2|u_nfp_gain_pow2_single_1                                                                          ; 42    ; 10             ; 0            ; 10             ; 32     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_calc_coeff2|u_nfp_sub_comp_2                                                                                  ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_calc_coeff2|u_nfp_pow_comp_2                                                                                  ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_calc_coeff2|u_nfp_sub_comp_1                                                                                  ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_calc_coeff2|u_nfp_pow_comp_1                                                                                  ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_calc_coeff2|u_nfp_pow_comp                                                                                    ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_calc_coeff2|u_nfp_div_comp_2                                                                                  ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_calc_coeff2|u_nfp_uminus_comp                                                                                 ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_calc_coeff2|u_nfp_add_comp                                                                                    ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_calc_coeff2|u_nfp_div_comp_1                                                                                  ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_calc_coeff2|u_nfp_gain_pow2_single                                                                            ; 42    ; 10             ; 0            ; 10             ; 32     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_calc_coeff2|u_nfp_div_comp                                                                                    ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_calc_coeff2|u_nfp_sub_comp                                                                                    ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_calc_coeff2|u_calc_coeff_nfp_convert_double2single                                                            ; 64    ; 64             ; 0            ; 64             ; 32     ; 64              ; 64            ; 64              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_calc_coeff2                                                                                                   ; 128   ; 0              ; 0            ; 0              ; 160    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_calc_temp2|u_nfp_add_comp                                                                                     ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_calc_temp2|u_nfp_pow_comp_1                                                                                   ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_calc_temp2|u_nfp_pow_comp                                                                                     ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_calc_temp2|u_nfp_sub_comp                                                                                     ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_calc_temp2|u_calc_temp_nfp_convert_double2single                                                              ; 64    ; 64             ; 0            ; 64             ; 32     ; 64              ; 64            ; 64              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_calc_temp2                                                                                                    ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_calc_coeff1|u_nfp_div_comp_4                                                                                  ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_calc_coeff1|u_nfp_uminus_comp_1                                                                               ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_calc_coeff1|u_nfp_add_comp_2                                                                                  ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_calc_coeff1|u_nfp_pow_comp_3                                                                                  ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_calc_coeff1|u_nfp_add_comp_1                                                                                  ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_calc_coeff1|u_nfp_div_comp_3                                                                                  ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_calc_coeff1|u_nfp_gain_pow2_single_1                                                                          ; 42    ; 10             ; 0            ; 10             ; 32     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_calc_coeff1|u_nfp_sub_comp_2                                                                                  ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_calc_coeff1|u_nfp_pow_comp_2                                                                                  ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_calc_coeff1|u_nfp_sub_comp_1                                                                                  ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_calc_coeff1|u_nfp_pow_comp_1                                                                                  ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_calc_coeff1|u_nfp_pow_comp                                                                                    ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_calc_coeff1|u_nfp_div_comp_2                                                                                  ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_calc_coeff1|u_nfp_uminus_comp                                                                                 ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_calc_coeff1|u_nfp_add_comp                                                                                    ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_calc_coeff1|u_nfp_div_comp_1                                                                                  ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_calc_coeff1|u_nfp_gain_pow2_single                                                                            ; 42    ; 10             ; 0            ; 10             ; 32     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_calc_coeff1|u_nfp_div_comp                                                                                    ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_calc_coeff1|u_nfp_sub_comp                                                                                    ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_calc_coeff1|u_calc_coeff_nfp_convert_double2single                                                            ; 64    ; 64             ; 0            ; 64             ; 32     ; 64              ; 64            ; 64              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_calc_coeff1                                                                                                   ; 128   ; 0              ; 0            ; 0              ; 160    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_calc_temp1|u_nfp_add_comp                                                                                     ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_calc_temp1|u_nfp_pow_comp_1                                                                                   ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_calc_temp1|u_nfp_pow_comp                                                                                     ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_calc_temp1|u_nfp_sub_comp                                                                                     ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_calc_temp1|u_calc_temp_nfp_convert_double2single                                                              ; 64    ; 64             ; 0            ; 64             ; 32     ; 64              ; 64            ; 64              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_calc_temp1                                                                                                    ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_calc_coeff|u_nfp_div_comp_4                                                                                   ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_calc_coeff|u_nfp_uminus_comp_1                                                                                ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_calc_coeff|u_nfp_add_comp_2                                                                                   ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_calc_coeff|u_nfp_pow_comp_3                                                                                   ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_calc_coeff|u_nfp_add_comp_1                                                                                   ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_calc_coeff|u_nfp_div_comp_3                                                                                   ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_calc_coeff|u_nfp_gain_pow2_single_1                                                                           ; 42    ; 10             ; 0            ; 10             ; 32     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_calc_coeff|u_nfp_sub_comp_2                                                                                   ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_calc_coeff|u_nfp_pow_comp_2                                                                                   ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_calc_coeff|u_nfp_sub_comp_1                                                                                   ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_calc_coeff|u_nfp_pow_comp_1                                                                                   ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_calc_coeff|u_nfp_pow_comp                                                                                     ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_calc_coeff|u_nfp_div_comp_2                                                                                   ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_calc_coeff|u_nfp_uminus_comp                                                                                  ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_calc_coeff|u_nfp_add_comp                                                                                     ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_calc_coeff|u_nfp_div_comp_1                                                                                   ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_calc_coeff|u_nfp_gain_pow2_single                                                                             ; 42    ; 10             ; 0            ; 10             ; 32     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_calc_coeff|u_nfp_div_comp                                                                                     ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_calc_coeff|u_nfp_sub_comp                                                                                     ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_calc_coeff|u_calc_coeff_nfp_convert_double2single                                                             ; 64    ; 64             ; 0            ; 64             ; 32     ; 64              ; 64            ; 64              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_calc_coeff                                                                                                    ; 128   ; 0              ; 0            ; 0              ; 160    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_nfp_div_comp_1                                                                                                ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_nfp_tan_comp                                                                                                  ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_nfp_div_comp                                                                                                  ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_calc_c1_coefficients_nfp_convert_double2single_11                                                             ; 64    ; 64             ; 0            ; 64             ; 32     ; 64              ; 64            ; 64              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_nfp_sub_comp_1                                                                                                ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_nfp_add_comp_7                                                                                                ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_nfp_uminus_comp_1                                                                                             ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_calc_c1_coefficients_nfp_convert_double2single_10                                                             ; 64    ; 64             ; 0            ; 64             ; 32     ; 64              ; 64            ; 64              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_nfp_add_comp_6                                                                                                ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_nfp_add_comp_5                                                                                                ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_Phase_Calc_i_3|u_nfp_add2_comp                                                                                ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_Phase_Calc_i_3|u_nfp_atan_comp_1                                                                              ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_Phase_Calc_i_3|u_nfp_div_comp_1                                                                               ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_Phase_Calc_i_3|u_nfp_atan_comp                                                                                ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_Phase_Calc_i_3|u_nfp_div_comp                                                                                 ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_Phase_Calc_i_3|u_nfp_add_comp                                                                                 ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_Phase_Calc_i_3|u_nfp_uminus_comp                                                                              ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_Phase_Calc_i_3|u_nfp_sub_comp                                                                                 ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_Phase_Calc_i_3                                                                                                ; 96    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_calc_c1_coefficients_nfp_convert_double2single_9                                                              ; 64    ; 64             ; 0            ; 64             ; 32     ; 64              ; 64            ; 64              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_nfp_add_comp_4                                                                                                ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_Phase_Calc_i_2|u_nfp_add2_comp                                                                                ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_Phase_Calc_i_2|u_nfp_atan_comp_1                                                                              ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_Phase_Calc_i_2|u_nfp_div_comp_1                                                                               ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_Phase_Calc_i_2|u_nfp_atan_comp                                                                                ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_Phase_Calc_i_2|u_nfp_div_comp                                                                                 ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_Phase_Calc_i_2|u_nfp_add_comp                                                                                 ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_Phase_Calc_i_2|u_nfp_uminus_comp                                                                              ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_Phase_Calc_i_2|u_nfp_sub_comp                                                                                 ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_Phase_Calc_i_2                                                                                                ; 96    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_nfp_gain_pow2_single_1                                                                                        ; 42    ; 10             ; 0            ; 10             ; 32     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_nfp_add_comp_3                                                                                                ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_nfp_sub_comp                                                                                                  ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_calc_c1_coefficients_nfp_convert_double2single_8                                                              ; 64    ; 64             ; 0            ; 64             ; 32     ; 64              ; 64            ; 64              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_calc_c1_coefficients_nfp_convert_double2single_7                                                              ; 64    ; 64             ; 0            ; 64             ; 32     ; 64              ; 64            ; 64              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_nfp_gain_pow2_single                                                                                          ; 42    ; 10             ; 0            ; 10             ; 32     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_nfp_add_comp_2                                                                                                ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_nfp_add_comp_1                                                                                                ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_nfp_uminus_comp                                                                                               ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_calc_c1_coefficients_nfp_convert_double2single_6                                                              ; 64    ; 64             ; 0            ; 64             ; 32     ; 64              ; 64            ; 64              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_calc_c1_coefficients_nfp_convert_double2single_5                                                              ; 64    ; 64             ; 0            ; 64             ; 32     ; 64              ; 64            ; 64              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_nfp_add_comp                                                                                                  ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_Phase_Calc_i_1|u_nfp_add2_comp                                                                                ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_Phase_Calc_i_1|u_nfp_atan_comp_1                                                                              ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_Phase_Calc_i_1|u_nfp_div_comp_1                                                                               ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_Phase_Calc_i_1|u_nfp_atan_comp                                                                                ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_Phase_Calc_i_1|u_nfp_div_comp                                                                                 ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_Phase_Calc_i_1|u_nfp_add_comp                                                                                 ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_Phase_Calc_i_1|u_nfp_uminus_comp                                                                              ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_Phase_Calc_i_1|u_nfp_sub_comp                                                                                 ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_Phase_Calc_i_1                                                                                                ; 96    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_calc_c1_coefficients_nfp_convert_double2single_4                                                              ; 64    ; 64             ; 0            ; 64             ; 32     ; 64              ; 64            ; 64              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_calc_c1_coefficients_nfp_convert_double2single_3                                                              ; 64    ; 64             ; 0            ; 64             ; 32     ; 64              ; 64            ; 64              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_calc_c1_coefficients_nfp_convert_double2single_2                                                              ; 64    ; 64             ; 0            ; 64             ; 32     ; 64              ; 64            ; 64              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_calc_temp|u_nfp_add_comp                                                                                      ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_calc_temp|u_nfp_pow_comp_1                                                                                    ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_calc_temp|u_nfp_pow_comp                                                                                      ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_calc_temp|u_nfp_sub_comp                                                                                      ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_calc_temp|u_calc_temp_nfp_convert_double2single                                                               ; 64    ; 64             ; 0            ; 64             ; 32     ; 64              ; 64            ; 64              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_calc_temp                                                                                                     ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_calc_c1_coefficients_nfp_convert_double2single_1                                                              ; 64    ; 64             ; 0            ; 64             ; 32     ; 64              ; 64            ; 64              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_nfp_add2_comp                                                                                                 ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model|u_calc_c1_coefficients_nfp_convert_double2single                                                                ; 64    ; 64             ; 0            ; 64             ; 32     ; 64              ; 64            ; 64              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter|u_Model                                                                                                                 ; 32    ; 0              ; 0            ; 0              ; 480    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path|u_C1_Chirp_Filter                                                                                                                         ; 67    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Filter_Path                                                                                                                                           ; 69    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model2|u_nfp_relop_comp_1                                                                                                              ; 64    ; 32             ; 0            ; 32             ; 1      ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model2|u_nfp_relop_comp                                                                                                                ; 64    ; 32             ; 0            ; 32             ; 1      ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model2|u_nfp_sub_comp_1                                                                                                                ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model2|u_integer_delay_DPRAM                                                                                                           ; 47    ; 1              ; 0            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model2|u_write_address_generator|u_calc_tau_write_address_generator_nfp_convert_single_to_fix_16_En5                                   ; 32    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model2|u_write_address_generator                                                                                                       ; 38    ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model2|u_gain_groupdelay|u_nfp_floor_comp                                                                                              ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model2|u_gain_groupdelay|u_nfp_sub_comp_4                                                                                              ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model2|u_gain_groupdelay|u_nfp_div_comp_4                                                                                              ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model2|u_gain_groupdelay|u_nfp_sub_comp_3                                                                                              ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model2|u_gain_groupdelay|u_nfp_sqrt_comp                                                                                               ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model2|u_gain_groupdelay|u_nfp_div_comp_3                                                                                              ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model2|u_gain_groupdelay|u_nfp_mul_comp_5                                                                                              ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model2|u_gain_groupdelay|u_nfp_mul_comp_4                                                                                              ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model2|u_gain_groupdelay|u_nfp_div_comp_2                                                                                              ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model2|u_gain_groupdelay|u_nfp_gain_pow2_single_2                                                                                      ; 42    ; 10             ; 0            ; 10             ; 32     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model2|u_gain_groupdelay|u_nfp_add_comp_2                                                                                              ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model2|u_gain_groupdelay|u_nfp_sub_comp_2                                                                                              ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model2|u_gain_groupdelay|u_nfp_gain_pow2_single_1                                                                                      ; 42    ; 10             ; 0            ; 10             ; 32     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model2|u_gain_groupdelay|u_nfp_mul_comp_3                                                                                              ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model2|u_gain_groupdelay|u_nfp_cos_comp                                                                                                ; 32    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model2|u_gain_groupdelay|u_nfp_mul_comp_2                                                                                              ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model2|u_gain_groupdelay|u_nfp_mul_comp_1                                                                                              ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model2|u_gain_groupdelay|u_nfp_sub_comp_1                                                                                              ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model2|u_gain_groupdelay|u_nfp_add_comp_1                                                                                              ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model2|u_gain_groupdelay|u_nfp_mul_comp                                                                                                ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model2|u_gain_groupdelay|u_nfp_div_comp_1                                                                                              ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model2|u_gain_groupdelay|u_nfp_add_comp                                                                                                ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model2|u_gain_groupdelay|u_nfp_sub_comp                                                                                                ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model2|u_gain_groupdelay|u_nfp_div_comp                                                                                                ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model2|u_gain_groupdelay|u_nfp_gain_pow2_single                                                                                        ; 42    ; 10             ; 0            ; 10             ; 32     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model2|u_gain_groupdelay                                                                                                               ; 128   ; 96             ; 0            ; 96             ; 64     ; 96              ; 96            ; 96              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model2|u_Calculate_tauwb|u_nfp_add_comp                                                                                                ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model2|u_Calculate_tauwb|u_nfp_mul_comp                                                                                                ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model2|u_Calculate_tauwb|u_nfp_sub_comp                                                                                                ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model2|u_Calculate_tauwb                                                                                                               ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model2|u_nfp_sub_comp                                                                                                                  ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model2|u_nfp_recip_comp                                                                                                                ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model2|u_Calculate_tauc1|u_nfp_add_comp                                                                                                ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model2|u_Calculate_tauc1|u_nfp_gain_pow2_single                                                                                        ; 42    ; 10             ; 0            ; 10             ; 32     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model2|u_Calculate_tauc1|u_nfp_sub_comp                                                                                                ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model2|u_Calculate_tauc1                                                                                                               ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model2                                                                                                                                 ; 35    ; 0              ; 0            ; 0              ; 96     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model1|u_Model2|u_nfp_relop_comp_1                                                                                                     ; 64    ; 32             ; 0            ; 32             ; 1      ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model1|u_Model2|u_nfp_relop_comp                                                                                                       ; 64    ; 32             ; 0            ; 32             ; 1      ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model1|u_Model2|u_nfp_mul_comp_1                                                                                                       ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model1|u_Model2|u_nfp_add_comp                                                                                                         ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model1|u_Model2|u_nfp_mul_comp                                                                                                         ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model1|u_Model2|u_nfp_exp_comp                                                                                                         ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model1|u_Model2|u_nfp_uminus_comp                                                                                                      ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model1|u_Model2|u_nfp_div_comp                                                                                                         ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model1|u_Model2|u_nfp_abs_comp                                                                                                         ; 32    ; 1              ; 1            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model1|u_Model2                                                                                                                        ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model1|u_Model1|u_nfp_add_comp_7                                                                                                       ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model1|u_Model1|u_nfp_add_comp_6                                                                                                       ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model1|u_Model1|u_nfp_mul_comp_9                                                                                                       ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model1|u_Model1|u_nfp_uminus_comp_3                                                                                                    ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model1|u_Model1|u_nfp_mul_comp_8                                                                                                       ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model1|u_Model1|u_nfp_uminus_comp_2                                                                                                    ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model1|u_Model1|u_nfp_add_comp_5                                                                                                       ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model1|u_Model1|u_nfp_add_comp_4                                                                                                       ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model1|u_Model1|u_nfp_mul_comp_7                                                                                                       ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model1|u_Model1|u_nfp_mul_comp_6                                                                                                       ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model1|u_Model1|u_nfp_mul_comp_5                                                                                                       ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model1|u_Model1|u_nfp_add_comp_3                                                                                                       ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model1|u_Model1|u_nfp_add_comp_2                                                                                                       ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model1|u_Model1|u_nfp_mul_comp_4                                                                                                       ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model1|u_Model1|u_nfp_uminus_comp_1                                                                                                    ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model1|u_Model1|u_nfp_mul_comp_3                                                                                                       ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model1|u_Model1|u_nfp_uminus_comp                                                                                                      ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model1|u_Model1|u_nfp_add_comp_1                                                                                                       ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model1|u_Model1|u_nfp_add_comp                                                                                                         ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model1|u_Model1|u_nfp_mul_comp_2                                                                                                       ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model1|u_Model1|u_nfp_mul_comp_1                                                                                                       ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model1|u_Model1|u_nfp_mul_comp                                                                                                         ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model1|u_Model1                                                                                                                        ; 35    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model1|u_Model|u_nfp_div_comp_3                                                                                                        ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model1|u_Model|u_nfp_sub_comp_2                                                                                                        ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model1|u_Model|u_nfp_div_comp_2                                                                                                        ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model1|u_Model|u_nfp_add_comp_1                                                                                                        ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model1|u_Model|u_nfp_mul_comp                                                                                                          ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model1|u_Model|u_nfp_add_comp                                                                                                          ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model1|u_Model|u_nfp_exp_comp_1                                                                                                        ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model1|u_Model|u_nfp_uminus_comp_1                                                                                                     ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model1|u_Model|u_nfp_div_comp_1                                                                                                        ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model1|u_Model|u_nfp_exp_comp                                                                                                          ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model1|u_Model|u_nfp_uminus_comp                                                                                                       ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model1|u_Model|u_nfp_div_comp                                                                                                          ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model1|u_Model|u_nfp_sub_comp_1                                                                                                        ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model1|u_Model|u_nfp_sub_comp                                                                                                          ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model1|u_Model                                                                                                                         ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model1                                                                                                                                 ; 35    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model|u_Calculate_wbout|u_nfp_mul_comp_2                                                                                               ; 64    ; 18             ; 0            ; 18             ; 32     ; 18              ; 18            ; 18              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model|u_Calculate_wbout|u_nfp_relop_comp                                                                                               ; 64    ; 64             ; 0            ; 64             ; 1      ; 64              ; 64            ; 64              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model|u_Calculate_wbout|u_nfp_mul_comp_1                                                                                               ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model|u_Calculate_wbout|u_nfp_mul_comp                                                                                                 ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model|u_Calculate_wbout|u_nfp_pow_comp                                                                                                 ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model|u_Calculate_wbout|u_nfp_div_comp                                                                                                 ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model|u_Calculate_wbout                                                                                                                ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model|u_nfp_sub_comp                                                                                                                   ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model|u_nfp_mul_comp_3                                                                                                                 ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model|u_nfp_mul_comp_2                                                                                                                 ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model|u_nfp_sincos_comp_1                                                                                                              ; 32    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model|u_nfp_uminus_comp                                                                                                                ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model|u_Third_Order_IIR_Filter|u_nfp_add_comp_12                                                                                       ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model|u_Third_Order_IIR_Filter|u_nfp_mul_comp_12                                                                                       ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model|u_Third_Order_IIR_Filter|u_nfp_add_comp_11                                                                                       ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model|u_Third_Order_IIR_Filter|u_nfp_mul_comp_11                                                                                       ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model|u_Third_Order_IIR_Filter|u_nfp_mul_comp_10                                                                                       ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model|u_Third_Order_IIR_Filter|u_nfp_add_comp_10                                                                                       ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model|u_Third_Order_IIR_Filter|u_nfp_mul_comp_9                                                                                        ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model|u_Third_Order_IIR_Filter|u_nfp_add_comp_9                                                                                        ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model|u_Third_Order_IIR_Filter|u_nfp_add_comp_8                                                                                        ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model|u_Third_Order_IIR_Filter|u_nfp_mul_comp_8                                                                                        ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model|u_Third_Order_IIR_Filter|u_nfp_add_comp_7                                                                                        ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model|u_Third_Order_IIR_Filter|u_nfp_mul_comp_7                                                                                        ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model|u_Third_Order_IIR_Filter|u_nfp_mul_comp_6                                                                                        ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model|u_Third_Order_IIR_Filter|u_nfp_add_comp_6                                                                                        ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model|u_Third_Order_IIR_Filter|u_nfp_mul_comp_5                                                                                        ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model|u_Third_Order_IIR_Filter|u_nfp_add_comp_5                                                                                        ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model|u_Third_Order_IIR_Filter|u_nfp_add_comp_4                                                                                        ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model|u_Third_Order_IIR_Filter|u_nfp_mul_comp_4                                                                                        ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model|u_Third_Order_IIR_Filter|u_nfp_add_comp_3                                                                                        ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model|u_Third_Order_IIR_Filter|u_nfp_mul_comp_3                                                                                        ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model|u_Third_Order_IIR_Filter|u_nfp_div_comp_2                                                                                        ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model|u_Third_Order_IIR_Filter|u_nfp_sub_comp                                                                                          ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model|u_Third_Order_IIR_Filter|u_nfp_mul_comp_2                                                                                        ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model|u_Third_Order_IIR_Filter|u_nfp_add_comp_2                                                                                        ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model|u_Third_Order_IIR_Filter|u_nfp_mul_comp_1                                                                                        ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model|u_Third_Order_IIR_Filter|u_nfp_mul_comp                                                                                          ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model|u_Third_Order_IIR_Filter|u_nfp_div_comp_1                                                                                        ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model|u_Third_Order_IIR_Filter|u_nfp_add_comp_1                                                                                        ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model|u_Third_Order_IIR_Filter|u_nfp_div_comp                                                                                          ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model|u_Third_Order_IIR_Filter|u_nfp_gain_pow2_single                                                                                  ; 42    ; 10             ; 0            ; 10             ; 32     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model|u_Third_Order_IIR_Filter|u_nfp_add_comp                                                                                          ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model|u_Third_Order_IIR_Filter                                                                                                         ; 131   ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model|u_nfp_mul_comp_1                                                                                                                 ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model|u_nfp_mul_comp                                                                                                                   ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model|u_nfp_sincos_comp                                                                                                                ; 32    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model|u_nfp_add_comp                                                                                                                   ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model|u_MATLAB_Function1|u_nfp_add_comp                                                                                                ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model|u_MATLAB_Function1|u_nfp_relop_comp                                                                                              ; 64    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model|u_MATLAB_Function1|u_nfp_sub_comp                                                                                                ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model|u_MATLAB_Function1                                                                                                               ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path|u_Model                                                                                                                                  ; 99    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model|u_Control_Path                                                                                                                                          ; 35    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Auditory_Nerve_Model                                                                                                                                                         ; 37    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Middle_Ear_Filter|u_nfp_gain_pow2_single                                                                                                                                     ; 42    ; 10             ; 0            ; 10             ; 32     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Middle_Ear_Filter|u_nfp_add_comp_11                                                                                                                                          ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Middle_Ear_Filter|u_nfp_add_comp_10                                                                                                                                          ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Middle_Ear_Filter|u_nfp_mul_comp_14                                                                                                                                          ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Middle_Ear_Filter|u_nfp_uminus_comp_5                                                                                                                                        ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Middle_Ear_Filter|u_nfp_mul_comp_13                                                                                                                                          ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Middle_Ear_Filter|u_nfp_uminus_comp_4                                                                                                                                        ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Middle_Ear_Filter|u_nfp_add_comp_9                                                                                                                                           ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Middle_Ear_Filter|u_nfp_add_comp_8                                                                                                                                           ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Middle_Ear_Filter|u_nfp_mul_comp_12                                                                                                                                          ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Middle_Ear_Filter|u_nfp_mul_comp_11                                                                                                                                          ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Middle_Ear_Filter|u_nfp_mul_comp_10                                                                                                                                          ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Middle_Ear_Filter|u_nfp_add_comp_7                                                                                                                                           ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Middle_Ear_Filter|u_nfp_add_comp_6                                                                                                                                           ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Middle_Ear_Filter|u_nfp_mul_comp_9                                                                                                                                           ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Middle_Ear_Filter|u_nfp_uminus_comp_3                                                                                                                                        ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Middle_Ear_Filter|u_nfp_mul_comp_8                                                                                                                                           ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Middle_Ear_Filter|u_nfp_uminus_comp_2                                                                                                                                        ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Middle_Ear_Filter|u_nfp_add_comp_5                                                                                                                                           ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Middle_Ear_Filter|u_nfp_add_comp_4                                                                                                                                           ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Middle_Ear_Filter|u_nfp_mul_comp_7                                                                                                                                           ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Middle_Ear_Filter|u_nfp_mul_comp_6                                                                                                                                           ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Middle_Ear_Filter|u_nfp_mul_comp_5                                                                                                                                           ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Middle_Ear_Filter|u_nfp_add_comp_3                                                                                                                                           ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Middle_Ear_Filter|u_nfp_add_comp_2                                                                                                                                           ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Middle_Ear_Filter|u_nfp_mul_comp_4                                                                                                                                           ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Middle_Ear_Filter|u_nfp_uminus_comp_1                                                                                                                                        ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Middle_Ear_Filter|u_nfp_mul_comp_3                                                                                                                                           ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Middle_Ear_Filter|u_nfp_uminus_comp                                                                                                                                          ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Middle_Ear_Filter|u_nfp_add_comp_1                                                                                                                                           ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Middle_Ear_Filter|u_nfp_add_comp                                                                                                                                             ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Middle_Ear_Filter|u_nfp_mul_comp_2                                                                                                                                           ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Middle_Ear_Filter|u_nfp_mul_comp_1                                                                                                                                           ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Middle_Ear_Filter|u_nfp_mul_comp                                                                                                                                             ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA|u_Middle_Ear_Filter                                                                                                                                                            ; 35    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_UR_EAR_FPGA                                                                                                                                                                                ; 485   ; 0              ; 0            ; 0              ; 51     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_ur_ear_fpga_sim_dataplane_Avalon_Data_Processing_nfp_convert_double2single                                                                                                                 ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing|u_ur_ear_fpga_sim_dataplane_Avalon_Data_Processing_nfp_convert_sfix_32_En28_to_single                                                                                                        ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_Avalon_Data_Processing                                                                                                                                                                                              ; 517   ; 0              ; 0            ; 0              ; 51     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane|u_dataplane_tc                                                                                                                                                                                                        ; 3     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0|u_ur_ear_fpga_sim_dataplane                                                                                                                                                                                                                       ; 39    ; 2              ; 0            ; 2              ; 37     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|ur_ear_fpga_sim_0                                                                                                                                                                                                                                                   ; 74    ; 0              ; 16           ; 0              ; 68     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|som_config                                                                                                                                                                                                                                                          ; 10    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|pll_using_ad1939_mclk                                                                                                                                                                                                                                               ; 2     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mux_ddr_0                                                                                                                                                                                                                                                           ; 213   ; 4              ; 2            ; 4              ; 214    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_clock_crossing_bridge_0|rsp_fifo|read_crosser|sync[7].u                                                                                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_clock_crossing_bridge_0|rsp_fifo|read_crosser|sync[6].u                                                                                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_clock_crossing_bridge_0|rsp_fifo|read_crosser|sync[5].u                                                                                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_clock_crossing_bridge_0|rsp_fifo|read_crosser|sync[4].u                                                                                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_clock_crossing_bridge_0|rsp_fifo|read_crosser|sync[3].u                                                                                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_clock_crossing_bridge_0|rsp_fifo|read_crosser|sync[2].u                                                                                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_clock_crossing_bridge_0|rsp_fifo|read_crosser|sync[1].u                                                                                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_clock_crossing_bridge_0|rsp_fifo|read_crosser|sync[0].u                                                                                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_clock_crossing_bridge_0|rsp_fifo|read_crosser                                                                                                                                                                                                                    ; 10    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_clock_crossing_bridge_0|rsp_fifo|write_crosser|sync[7].u                                                                                                                                                                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_clock_crossing_bridge_0|rsp_fifo|write_crosser|sync[6].u                                                                                                                                                                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_clock_crossing_bridge_0|rsp_fifo|write_crosser|sync[5].u                                                                                                                                                                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_clock_crossing_bridge_0|rsp_fifo|write_crosser|sync[4].u                                                                                                                                                                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_clock_crossing_bridge_0|rsp_fifo|write_crosser|sync[3].u                                                                                                                                                                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_clock_crossing_bridge_0|rsp_fifo|write_crosser|sync[2].u                                                                                                                                                                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_clock_crossing_bridge_0|rsp_fifo|write_crosser|sync[1].u                                                                                                                                                                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_clock_crossing_bridge_0|rsp_fifo|write_crosser|sync[0].u                                                                                                                                                                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_clock_crossing_bridge_0|rsp_fifo|write_crosser                                                                                                                                                                                                                   ; 10    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_clock_crossing_bridge_0|rsp_fifo                                                                                                                                                                                                                                 ; 593   ; 76             ; 0            ; 76             ; 522    ; 76              ; 76            ; 76              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_clock_crossing_bridge_0|cmd_fifo|read_crosser|sync[7].u                                                                                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_clock_crossing_bridge_0|cmd_fifo|read_crosser|sync[6].u                                                                                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_clock_crossing_bridge_0|cmd_fifo|read_crosser|sync[5].u                                                                                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_clock_crossing_bridge_0|cmd_fifo|read_crosser|sync[4].u                                                                                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_clock_crossing_bridge_0|cmd_fifo|read_crosser|sync[3].u                                                                                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_clock_crossing_bridge_0|cmd_fifo|read_crosser|sync[2].u                                                                                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_clock_crossing_bridge_0|cmd_fifo|read_crosser|sync[1].u                                                                                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_clock_crossing_bridge_0|cmd_fifo|read_crosser|sync[0].u                                                                                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_clock_crossing_bridge_0|cmd_fifo|read_crosser                                                                                                                                                                                                                    ; 10    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_clock_crossing_bridge_0|cmd_fifo|write_crosser|sync[7].u                                                                                                                                                                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_clock_crossing_bridge_0|cmd_fifo|write_crosser|sync[6].u                                                                                                                                                                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_clock_crossing_bridge_0|cmd_fifo|write_crosser|sync[5].u                                                                                                                                                                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_clock_crossing_bridge_0|cmd_fifo|write_crosser|sync[4].u                                                                                                                                                                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_clock_crossing_bridge_0|cmd_fifo|write_crosser|sync[3].u                                                                                                                                                                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_clock_crossing_bridge_0|cmd_fifo|write_crosser|sync[2].u                                                                                                                                                                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_clock_crossing_bridge_0|cmd_fifo|write_crosser|sync[1].u                                                                                                                                                                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_clock_crossing_bridge_0|cmd_fifo|write_crosser|sync[0].u                                                                                                                                                                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_clock_crossing_bridge_0|cmd_fifo|write_crosser                                                                                                                                                                                                                   ; 10    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_clock_crossing_bridge_0|cmd_fifo                                                                                                                                                                                                                                 ; 699   ; 75             ; 0            ; 75             ; 620    ; 75              ; 75            ; 75              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|mm_clock_crossing_bridge_0                                                                                                                                                                                                                                          ; 1136  ; 0              ; 0            ; 0              ; 1132   ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|hmc.hmc_ast.data_if_inst                                                                                                                                                                                                              ; 1128  ; 1132           ; 788          ; 1132           ; 1472   ; 1132            ; 1132          ; 1132            ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|hmc_mmr_if_inst                                                                                                                                                                                                                       ; 162   ; 8              ; 0            ; 8              ; 170    ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|hmc_sideband_if_inst                                                                                                                                                                                                                  ; 207   ; 27             ; 92           ; 27             ; 180    ; 27              ; 27            ; 27              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|hmc_avl_if_inst                                                                                                                                                                                                                       ; 154   ; 4              ; 28           ; 4              ; 136    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|seq_if_inst|afi_cal_fail_regs                                                                                                                                                                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|seq_if_inst|afi_cal_success_regs                                                                                                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|seq_if_inst|afi_seq_busy_regs                                                                                                                                                                                                         ; 6     ; 0              ; 2            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|seq_if_inst|afi_wlat_regs                                                                                                                                                                                                             ; 8     ; 0              ; 2            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|seq_if_inst|afi_rlat_regs                                                                                                                                                                                                             ; 8     ; 0              ; 2            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|seq_if_inst|afi_ctl_long_idle_regs                                                                                                                                                                                                    ; 6     ; 0              ; 2            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|seq_if_inst|afi_ctl_refresh_done_regs                                                                                                                                                                                                 ; 6     ; 0              ; 2            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|seq_if_inst|afi_cal_req_regs                                                                                                                                                                                                          ; 3     ; 0              ; 2            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|seq_if_inst                                                                                                                                                                                                                           ; 38    ; 12             ; 15           ; 12             ; 39     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|io_tiles_wrap_inst|altera_emif_arch_nf_abphy_mux_inst                                                                                                                                                                                 ; 4932  ; 1466           ; 0            ; 1466           ; 3466   ; 1466            ; 1466          ; 1466            ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst                                                                                                                                                                                                      ; 2001  ; 4              ; 279          ; 4              ; 1497   ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|io_tiles_wrap_inst                                                                                                                                                                                                                    ; 2002  ; 425            ; 1            ; 425            ; 1498   ; 425             ; 425           ; 425             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|io_aux_inst                                                                                                                                                                                                                           ; 175   ; 1              ; 0            ; 1              ; 217    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[4].ub1                                                                                                                                                                                                     ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[4].gen_x8.ub0                                                                                                                                                                                              ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[4].b                                                                                                                                                                                                       ; 38    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 2     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[3].ub1                                                                                                                                                                                                     ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[3].gen_x8.ub0                                                                                                                                                                                              ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[3].b                                                                                                                                                                                                       ; 38    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 2     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[2].ub1                                                                                                                                                                                                     ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[2].gen_x8.ub0                                                                                                                                                                                              ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[2].b                                                                                                                                                                                                       ; 38    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 2     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[1].ub1                                                                                                                                                                                                     ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[1].gen_x8.ub0                                                                                                                                                                                              ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[1].b                                                                                                                                                                                                       ; 38    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 2     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[0].ub1                                                                                                                                                                                                     ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[0].gen_x8.ub0                                                                                                                                                                                              ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[0].b                                                                                                                                                                                                       ; 38    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 2     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_alert_n.inst[0].b                                                                                                                                                                                                   ; 33    ; 0              ; 32           ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_dbi_n.inst[4].b                                                                                                                                                                                                     ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_dbi_n.inst[3].b                                                                                                                                                                                                     ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_dbi_n.inst[2].b                                                                                                                                                                                                     ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_dbi_n.inst[1].b                                                                                                                                                                                                     ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_dbi_n.inst[0].b                                                                                                                                                                                                     ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[39].b                                                                                                                                                                                                       ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[38].b                                                                                                                                                                                                       ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[37].b                                                                                                                                                                                                       ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[36].b                                                                                                                                                                                                       ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[35].b                                                                                                                                                                                                       ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[34].b                                                                                                                                                                                                       ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[33].b                                                                                                                                                                                                       ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[32].b                                                                                                                                                                                                       ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[31].b                                                                                                                                                                                                       ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[30].b                                                                                                                                                                                                       ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[29].b                                                                                                                                                                                                       ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[28].b                                                                                                                                                                                                       ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[27].b                                                                                                                                                                                                       ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[26].b                                                                                                                                                                                                       ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[25].b                                                                                                                                                                                                       ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[24].b                                                                                                                                                                                                       ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[23].b                                                                                                                                                                                                       ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[22].b                                                                                                                                                                                                       ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[21].b                                                                                                                                                                                                       ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[20].b                                                                                                                                                                                                       ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[19].b                                                                                                                                                                                                       ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[18].b                                                                                                                                                                                                       ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[17].b                                                                                                                                                                                                       ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[16].b                                                                                                                                                                                                       ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[15].b                                                                                                                                                                                                       ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[14].b                                                                                                                                                                                                       ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[13].b                                                                                                                                                                                                       ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[12].b                                                                                                                                                                                                       ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[11].b                                                                                                                                                                                                       ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[10].b                                                                                                                                                                                                       ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[9].b                                                                                                                                                                                                        ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[8].b                                                                                                                                                                                                        ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[7].b                                                                                                                                                                                                        ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[6].b                                                                                                                                                                                                        ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[5].b                                                                                                                                                                                                        ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[4].b                                                                                                                                                                                                        ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[3].b                                                                                                                                                                                                        ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[2].b                                                                                                                                                                                                        ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[1].b                                                                                                                                                                                                        ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[0].b                                                                                                                                                                                                        ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_par.inst[0].ubuf                                                                                                                                                                                                    ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_par.inst[0].b                                                                                                                                                                                                       ; 33    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_act_n.inst[0].ubuf                                                                                                                                                                                                  ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_act_n.inst[0].b                                                                                                                                                                                                     ; 33    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_reset_n.inst[0].ubuf                                                                                                                                                                                                ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_reset_n.inst[0].b                                                                                                                                                                                                   ; 33    ; 0              ; 32           ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_odt.inst[0].ubuf                                                                                                                                                                                                    ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_odt.inst[0].b                                                                                                                                                                                                       ; 33    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_cs_n.inst[0].ubuf                                                                                                                                                                                                   ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_cs_n.inst[0].b                                                                                                                                                                                                      ; 33    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_cke.inst[0].ubuf                                                                                                                                                                                                    ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_cke.inst[0].b                                                                                                                                                                                                       ; 33    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_bg.inst[0].ubuf                                                                                                                                                                                                     ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_bg.inst[0].b                                                                                                                                                                                                        ; 33    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_ba.inst[1].ubuf                                                                                                                                                                                                     ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_ba.inst[1].b                                                                                                                                                                                                        ; 33    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_ba.inst[0].ubuf                                                                                                                                                                                                     ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_ba.inst[0].b                                                                                                                                                                                                        ; 33    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[16].ubuf                                                                                                                                                                                                     ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[16].b                                                                                                                                                                                                        ; 33    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[15].ubuf                                                                                                                                                                                                     ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[15].b                                                                                                                                                                                                        ; 33    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[14].ubuf                                                                                                                                                                                                     ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[14].b                                                                                                                                                                                                        ; 33    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[13].ubuf                                                                                                                                                                                                     ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[13].b                                                                                                                                                                                                        ; 33    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[12].ubuf                                                                                                                                                                                                     ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[12].b                                                                                                                                                                                                        ; 33    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[11].ubuf                                                                                                                                                                                                     ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[11].b                                                                                                                                                                                                        ; 33    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[10].ubuf                                                                                                                                                                                                     ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[10].b                                                                                                                                                                                                        ; 33    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[9].ubuf                                                                                                                                                                                                      ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[9].b                                                                                                                                                                                                         ; 33    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[8].ubuf                                                                                                                                                                                                      ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[8].b                                                                                                                                                                                                         ; 33    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[7].ubuf                                                                                                                                                                                                      ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[7].b                                                                                                                                                                                                         ; 33    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[6].ubuf                                                                                                                                                                                                      ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[6].b                                                                                                                                                                                                         ; 33    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[5].ubuf                                                                                                                                                                                                      ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[5].b                                                                                                                                                                                                         ; 33    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[4].ubuf                                                                                                                                                                                                      ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[4].b                                                                                                                                                                                                         ; 33    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[3].ubuf                                                                                                                                                                                                      ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[3].b                                                                                                                                                                                                         ; 33    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[2].ubuf                                                                                                                                                                                                      ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[2].b                                                                                                                                                                                                         ; 33    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[1].ubuf                                                                                                                                                                                                      ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[1].b                                                                                                                                                                                                         ; 33    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[0].ubuf                                                                                                                                                                                                      ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[0].b                                                                                                                                                                                                         ; 33    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_ck.inst[0].ub1                                                                                                                                                                                                      ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_ck.inst[0].ub0                                                                                                                                                                                                      ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|gen_mem_ck.inst[0].b                                                                                                                                                                                                        ; 34    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|unused_dqs_bus[2].ub1                                                                                                                                                                                                       ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|unused_dqs_bus[2].ub0                                                                                                                                                                                                       ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|unused_dqs_bus[1].ub1                                                                                                                                                                                                       ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|unused_dqs_bus[1].ub0                                                                                                                                                                                                       ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|unused_dqs_bus[0].ub1                                                                                                                                                                                                       ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|unused_dqs_bus[0].ub0                                                                                                                                                                                                       ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|unused_pin[11].ub                                                                                                                                                                                                           ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|unused_pin[10].ub                                                                                                                                                                                                           ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|unused_pin[9].ub                                                                                                                                                                                                            ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|unused_pin[8].ub                                                                                                                                                                                                            ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|unused_pin[7].ub                                                                                                                                                                                                            ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|unused_pin[6].ub                                                                                                                                                                                                            ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|unused_pin[5].ub                                                                                                                                                                                                            ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|unused_pin[4].ub                                                                                                                                                                                                            ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|unused_pin[3].ub                                                                                                                                                                                                            ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|unused_pin[2].ub                                                                                                                                                                                                            ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|unused_pin[1].ub                                                                                                                                                                                                            ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst|unused_pin[0].ub                                                                                                                                                                                                            ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|bufs_inst                                                                                                                                                                                                                             ; 331   ; 30             ; 105          ; 30             ; 170    ; 30              ; 30            ; 30              ; 59    ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|hps.hps_clks_rsts_inst                                                                                                                                                                                                                ; 38    ; 53             ; 36           ; 53             ; 55     ; 53              ; 53            ; 53              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|oct_inst                                                                                                                                                                                                                              ; 9     ; 3              ; 8            ; 3              ; 35     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|pll_extra_clks_inst                                                                                                                                                                                                                   ; 10    ; 1              ; 6            ; 1              ; 5      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst|pll_inst                                                                                                                                                                                                                              ; 12    ; 0              ; 0            ; 0              ; 23     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch|arch_inst                                                                                                                                                                                                                                       ; 5009  ; 4105           ; 4138         ; 4105           ; 4878   ; 4105            ; 4105          ; 4105            ; 59    ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0|arch                                                                                                                                                                                                                                                 ; 5009  ; 907            ; 0            ; 907            ; 4125   ; 907             ; 907           ; 907             ; 55    ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_a10_hps_0                                                                                                                                                                                                                                                      ; 4102  ; 0              ; 0            ; 0              ; 4125   ; 0               ; 0             ; 0               ; 55    ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|cal_slave_component|rst_controller|alt_rst_req_sync_uq1                                                                                                                                                                                                      ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|cal_slave_component|rst_controller|alt_rst_sync_uq1                                                                                                                                                                                                          ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|cal_slave_component|rst_controller                                                                                                                                                                                                                           ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|cal_slave_component|mm_interconnect_0|ioaux_soft_ram_s1_translator                                                                                                                                                                                           ; 99    ; 7              ; 4            ; 7              ; 86     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|cal_slave_component|mm_interconnect_0|ioaux_master_bridge_m0_translator                                                                                                                                                                                      ; 100   ; 10             ; 2            ; 10             ; 93     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|cal_slave_component|mm_interconnect_0                                                                                                                                                                                                                        ; 90    ; 0              ; 0            ; 0              ; 86     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|cal_slave_component|ioaux_soft_ram|the_altsyncram|auto_generated                                                                                                                                                                                             ; 51    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|cal_slave_component|ioaux_soft_ram                                                                                                                                                                                                                           ; 56    ; 2              ; 1            ; 2              ; 32     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|cal_slave_component|ioaux_master_bridge                                                                                                                                                                                                                      ; 94    ; 2              ; 0            ; 2              ; 90     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|cal_slave_component                                                                                                                                                                                                                                          ; 58    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|hmc.amm.data_if_inst                                                                                                                                                                                                                          ; 2304  ; 1664           ; 1216         ; 1664           ; 2752   ; 1664            ; 1664          ; 1664            ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|hmc_mmr_if_inst                                                                                                                                                                                                                               ; 162   ; 8              ; 0            ; 8              ; 170    ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|hmc_sideband_if_inst                                                                                                                                                                                                                          ; 255   ; 27             ; 128          ; 27             ; 180    ; 27              ; 27            ; 27              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|hmc_avl_if_inst                                                                                                                                                                                                                               ; 110   ; 58             ; 32           ; 58             ; 136    ; 58              ; 58            ; 58              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|seq_if_inst|afi_cal_fail_regs                                                                                                                                                                                                                 ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|seq_if_inst|afi_cal_success_regs                                                                                                                                                                                                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|seq_if_inst|afi_seq_busy_regs                                                                                                                                                                                                                 ; 6     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|seq_if_inst|afi_wlat_regs                                                                                                                                                                                                                     ; 8     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|seq_if_inst|afi_rlat_regs                                                                                                                                                                                                                     ; 8     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|seq_if_inst|afi_ctl_long_idle_regs                                                                                                                                                                                                            ; 6     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|seq_if_inst|afi_ctl_refresh_done_regs                                                                                                                                                                                                         ; 6     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|seq_if_inst|afi_cal_req_regs                                                                                                                                                                                                                  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|seq_if_inst                                                                                                                                                                                                                                   ; 38    ; 11             ; 14           ; 11             ; 39     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|io_tiles_wrap_inst|altera_emif_arch_nf_abphy_mux_inst                                                                                                                                                                                         ; 7004  ; 2114           ; 0            ; 2114           ; 4890   ; 2114            ; 2114          ; 2114            ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst                                                                                                                                                                                                              ; 2777  ; 4              ; 315          ; 4              ; 2145   ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|io_tiles_wrap_inst                                                                                                                                                                                                                            ; 2778  ; 625            ; 1            ; 625            ; 2146   ; 625             ; 625           ; 625             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|io_aux_inst                                                                                                                                                                                                                                   ; 175   ; 1              ; 0            ; 1              ; 217    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[7].ub1                                                                                                                                                                                                             ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[7].gen_x8.ub0                                                                                                                                                                                                      ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[7].b                                                                                                                                                                                                               ; 38    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 2     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[6].ub1                                                                                                                                                                                                             ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[6].gen_x8.ub0                                                                                                                                                                                                      ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[6].b                                                                                                                                                                                                               ; 38    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 2     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[5].ub1                                                                                                                                                                                                             ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[5].gen_x8.ub0                                                                                                                                                                                                      ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[5].b                                                                                                                                                                                                               ; 38    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 2     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[4].ub1                                                                                                                                                                                                             ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[4].gen_x8.ub0                                                                                                                                                                                                      ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[4].b                                                                                                                                                                                                               ; 38    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 2     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[3].ub1                                                                                                                                                                                                             ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[3].gen_x8.ub0                                                                                                                                                                                                      ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[3].b                                                                                                                                                                                                               ; 38    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 2     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[2].ub1                                                                                                                                                                                                             ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[2].gen_x8.ub0                                                                                                                                                                                                      ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[2].b                                                                                                                                                                                                               ; 38    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 2     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[1].ub1                                                                                                                                                                                                             ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[1].gen_x8.ub0                                                                                                                                                                                                      ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[1].b                                                                                                                                                                                                               ; 38    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 2     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[0].ub1                                                                                                                                                                                                             ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[0].gen_x8.ub0                                                                                                                                                                                                      ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[0].b                                                                                                                                                                                                               ; 38    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 2     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_alert_n.inst[0].b                                                                                                                                                                                                           ; 33    ; 0              ; 32           ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_dbi_n.inst[7].b                                                                                                                                                                                                             ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_dbi_n.inst[6].b                                                                                                                                                                                                             ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_dbi_n.inst[5].b                                                                                                                                                                                                             ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_dbi_n.inst[4].b                                                                                                                                                                                                             ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_dbi_n.inst[3].b                                                                                                                                                                                                             ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_dbi_n.inst[2].b                                                                                                                                                                                                             ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_dbi_n.inst[1].b                                                                                                                                                                                                             ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_dbi_n.inst[0].b                                                                                                                                                                                                             ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[63].b                                                                                                                                                                                                               ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[62].b                                                                                                                                                                                                               ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[61].b                                                                                                                                                                                                               ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[60].b                                                                                                                                                                                                               ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[59].b                                                                                                                                                                                                               ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[58].b                                                                                                                                                                                                               ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[57].b                                                                                                                                                                                                               ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[56].b                                                                                                                                                                                                               ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[55].b                                                                                                                                                                                                               ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[54].b                                                                                                                                                                                                               ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[53].b                                                                                                                                                                                                               ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[52].b                                                                                                                                                                                                               ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[51].b                                                                                                                                                                                                               ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[50].b                                                                                                                                                                                                               ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[49].b                                                                                                                                                                                                               ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[48].b                                                                                                                                                                                                               ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[47].b                                                                                                                                                                                                               ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[46].b                                                                                                                                                                                                               ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[45].b                                                                                                                                                                                                               ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[44].b                                                                                                                                                                                                               ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[43].b                                                                                                                                                                                                               ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[42].b                                                                                                                                                                                                               ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[41].b                                                                                                                                                                                                               ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[40].b                                                                                                                                                                                                               ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[39].b                                                                                                                                                                                                               ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[38].b                                                                                                                                                                                                               ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[37].b                                                                                                                                                                                                               ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[36].b                                                                                                                                                                                                               ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[35].b                                                                                                                                                                                                               ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[34].b                                                                                                                                                                                                               ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[33].b                                                                                                                                                                                                               ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[32].b                                                                                                                                                                                                               ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[31].b                                                                                                                                                                                                               ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[30].b                                                                                                                                                                                                               ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[29].b                                                                                                                                                                                                               ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[28].b                                                                                                                                                                                                               ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[27].b                                                                                                                                                                                                               ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[26].b                                                                                                                                                                                                               ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[25].b                                                                                                                                                                                                               ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[24].b                                                                                                                                                                                                               ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[23].b                                                                                                                                                                                                               ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[22].b                                                                                                                                                                                                               ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[21].b                                                                                                                                                                                                               ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[20].b                                                                                                                                                                                                               ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[19].b                                                                                                                                                                                                               ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[18].b                                                                                                                                                                                                               ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[17].b                                                                                                                                                                                                               ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[16].b                                                                                                                                                                                                               ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[15].b                                                                                                                                                                                                               ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[14].b                                                                                                                                                                                                               ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[13].b                                                                                                                                                                                                               ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[12].b                                                                                                                                                                                                               ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[11].b                                                                                                                                                                                                               ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[10].b                                                                                                                                                                                                               ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[9].b                                                                                                                                                                                                                ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[8].b                                                                                                                                                                                                                ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[7].b                                                                                                                                                                                                                ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[6].b                                                                                                                                                                                                                ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[5].b                                                                                                                                                                                                                ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[4].b                                                                                                                                                                                                                ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[3].b                                                                                                                                                                                                                ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[2].b                                                                                                                                                                                                                ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[1].b                                                                                                                                                                                                                ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[0].b                                                                                                                                                                                                                ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_par.inst[0].ubuf                                                                                                                                                                                                            ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_par.inst[0].b                                                                                                                                                                                                               ; 33    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_act_n.inst[0].ubuf                                                                                                                                                                                                          ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_act_n.inst[0].b                                                                                                                                                                                                             ; 33    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_reset_n.inst[0].ubuf                                                                                                                                                                                                        ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_reset_n.inst[0].b                                                                                                                                                                                                           ; 33    ; 0              ; 32           ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_odt.inst[0].ubuf                                                                                                                                                                                                            ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_odt.inst[0].b                                                                                                                                                                                                               ; 33    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_cs_n.inst[0].ubuf                                                                                                                                                                                                           ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_cs_n.inst[0].b                                                                                                                                                                                                              ; 33    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_cke.inst[0].ubuf                                                                                                                                                                                                            ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_cke.inst[0].b                                                                                                                                                                                                               ; 33    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_bg.inst[0].ubuf                                                                                                                                                                                                             ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_bg.inst[0].b                                                                                                                                                                                                                ; 33    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_ba.inst[1].ubuf                                                                                                                                                                                                             ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_ba.inst[1].b                                                                                                                                                                                                                ; 33    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_ba.inst[0].ubuf                                                                                                                                                                                                             ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_ba.inst[0].b                                                                                                                                                                                                                ; 33    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[16].ubuf                                                                                                                                                                                                             ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[16].b                                                                                                                                                                                                                ; 33    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[15].ubuf                                                                                                                                                                                                             ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[15].b                                                                                                                                                                                                                ; 33    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[14].ubuf                                                                                                                                                                                                             ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[14].b                                                                                                                                                                                                                ; 33    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[13].ubuf                                                                                                                                                                                                             ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[13].b                                                                                                                                                                                                                ; 33    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[12].ubuf                                                                                                                                                                                                             ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[12].b                                                                                                                                                                                                                ; 33    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[11].ubuf                                                                                                                                                                                                             ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[11].b                                                                                                                                                                                                                ; 33    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[10].ubuf                                                                                                                                                                                                             ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[10].b                                                                                                                                                                                                                ; 33    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[9].ubuf                                                                                                                                                                                                              ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[9].b                                                                                                                                                                                                                 ; 33    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[8].ubuf                                                                                                                                                                                                              ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[8].b                                                                                                                                                                                                                 ; 33    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[7].ubuf                                                                                                                                                                                                              ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[7].b                                                                                                                                                                                                                 ; 33    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[6].ubuf                                                                                                                                                                                                              ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[6].b                                                                                                                                                                                                                 ; 33    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[5].ubuf                                                                                                                                                                                                              ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[5].b                                                                                                                                                                                                                 ; 33    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[4].ubuf                                                                                                                                                                                                              ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[4].b                                                                                                                                                                                                                 ; 33    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[3].ubuf                                                                                                                                                                                                              ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[3].b                                                                                                                                                                                                                 ; 33    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[2].ubuf                                                                                                                                                                                                              ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[2].b                                                                                                                                                                                                                 ; 33    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[1].ubuf                                                                                                                                                                                                              ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[1].b                                                                                                                                                                                                                 ; 33    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[0].ubuf                                                                                                                                                                                                              ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[0].b                                                                                                                                                                                                                 ; 33    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_ck.inst[0].ub1                                                                                                                                                                                                              ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_ck.inst[0].ub0                                                                                                                                                                                                              ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|gen_mem_ck.inst[0].b                                                                                                                                                                                                                ; 34    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|unused_dqs_bus[3].ub1                                                                                                                                                                                                               ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|unused_dqs_bus[3].ub0                                                                                                                                                                                                               ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|unused_dqs_bus[2].ub1                                                                                                                                                                                                               ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|unused_dqs_bus[2].ub0                                                                                                                                                                                                               ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|unused_dqs_bus[1].ub1                                                                                                                                                                                                               ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|unused_dqs_bus[1].ub0                                                                                                                                                                                                               ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|unused_dqs_bus[0].ub1                                                                                                                                                                                                               ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|unused_dqs_bus[0].ub0                                                                                                                                                                                                               ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|unused_pin[26].ub                                                                                                                                                                                                                   ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|unused_pin[25].ub                                                                                                                                                                                                                   ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|unused_pin[24].ub                                                                                                                                                                                                                   ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|unused_pin[23].ub                                                                                                                                                                                                                   ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|unused_pin[22].ub                                                                                                                                                                                                                   ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|unused_pin[21].ub                                                                                                                                                                                                                   ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|unused_pin[20].ub                                                                                                                                                                                                                   ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|unused_pin[19].ub                                                                                                                                                                                                                   ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|unused_pin[18].ub                                                                                                                                                                                                                   ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|unused_pin[17].ub                                                                                                                                                                                                                   ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|unused_pin[16].ub                                                                                                                                                                                                                   ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|unused_pin[15].ub                                                                                                                                                                                                                   ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|unused_pin[14].ub                                                                                                                                                                                                                   ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|unused_pin[13].ub                                                                                                                                                                                                                   ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|unused_pin[12].ub                                                                                                                                                                                                                   ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|unused_pin[11].ub                                                                                                                                                                                                                   ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|unused_pin[10].ub                                                                                                                                                                                                                   ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|unused_pin[9].ub                                                                                                                                                                                                                    ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|unused_pin[8].ub                                                                                                                                                                                                                    ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|unused_pin[7].ub                                                                                                                                                                                                                    ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|unused_pin[6].ub                                                                                                                                                                                                                    ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|unused_pin[5].ub                                                                                                                                                                                                                    ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|unused_pin[4].ub                                                                                                                                                                                                                    ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|unused_pin[3].ub                                                                                                                                                                                                                    ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|unused_pin[2].ub                                                                                                                                                                                                                    ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|unused_pin[1].ub                                                                                                                                                                                                                    ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst|unused_pin[0].ub                                                                                                                                                                                                                    ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|bufs_inst                                                                                                                                                                                                                                     ; 475   ; 30             ; 150          ; 30             ; 226    ; 30              ; 30            ; 30              ; 92    ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|non_hps.core_clks_rsts_inst                                                                                                                                                                                                                   ; 55    ; 27             ; 46           ; 27             ; 55     ; 27              ; 27            ; 27              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|oct_inst                                                                                                                                                                                                                                      ; 9     ; 3              ; 8            ; 3              ; 35     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|pll_extra_clks_inst                                                                                                                                                                                                                           ; 10    ; 1              ; 6            ; 1              ; 5      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst|pll_inst                                                                                                                                                                                                                                      ; 12    ; 0              ; 0            ; 0              ; 23     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch|arch_inst                                                                                                                                                                                                                                               ; 5747  ; 4105           ; 4136         ; 4105           ; 5582   ; 4105            ; 4105          ; 4105            ; 92    ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0|arch                                                                                                                                                                                                                                                         ; 5747  ; 5096           ; 0            ; 5096           ; 606    ; 5096            ; 5096          ; 5096            ; 88    ; 0              ; 0            ; 0                ; 0                 ;
; i0|emif_0                                                                                                                                                                                                                                                              ; 615   ; 0              ; 0            ; 0              ; 548    ; 0               ; 0             ; 0               ; 88    ; 0              ; 0            ; 0                ; 0                 ;
; i0|arria10_hps_0|hps_io|border                                                                                                                                                                                                                                         ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 34    ; 0              ; 0            ; 0                ; 0                 ;
; i0|arria10_hps_0|hps_io                                                                                                                                                                                                                                                ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 34    ; 0              ; 0            ; 0                ; 0                 ;
; i0|arria10_hps_0|fpga_interfaces|f2sdram|f2s_rl_adp_inst_2|f2s_rl_adp_inst|i_f2s_b                                                                                                                                                                                     ; 12    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|arria10_hps_0|fpga_interfaces|f2sdram|f2s_rl_adp_inst_2|f2s_rl_adp_inst|i_f2s_r                                                                                                                                                                                     ; 29    ; 1              ; 0            ; 1              ; 25     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|arria10_hps_0|fpga_interfaces|f2sdram|f2s_rl_adp_inst_2|f2s_rl_adp_inst|i_f2s_w                                                                                                                                                                                     ; 29    ; 1              ; 0            ; 1              ; 25     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|arria10_hps_0|fpga_interfaces|f2sdram|f2s_rl_adp_inst_2|f2s_rl_adp_inst|i_f2s_aw                                                                                                                                                                                    ; 65    ; 1              ; 0            ; 1              ; 61     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|arria10_hps_0|fpga_interfaces|f2sdram|f2s_rl_adp_inst_2|f2s_rl_adp_inst|i_f2s_ar                                                                                                                                                                                    ; 65    ; 1              ; 0            ; 1              ; 61     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|arria10_hps_0|fpga_interfaces|f2sdram|f2s_rl_adp_inst_2|f2s_rl_adp_inst                                                                                                                                                                                             ; 183   ; 0              ; 0            ; 0              ; 180    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|arria10_hps_0|fpga_interfaces|f2sdram|f2s_rl_adp_inst_2                                                                                                                                                                                                             ; 183   ; 0              ; 0            ; 0              ; 180    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|arria10_hps_0|fpga_interfaces|f2sdram|f2s_rl_adp_inst_0|f2s_rl_adp_inst|i_f2s_b                                                                                                                                                                                     ; 12    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|arria10_hps_0|fpga_interfaces|f2sdram|f2s_rl_adp_inst_0|f2s_rl_adp_inst|i_f2s_r                                                                                                                                                                                     ; 141   ; 1              ; 0            ; 1              ; 137    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|arria10_hps_0|fpga_interfaces|f2sdram|f2s_rl_adp_inst_0|f2s_rl_adp_inst|i_f2s_w                                                                                                                                                                                     ; 155   ; 1              ; 0            ; 1              ; 151    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|arria10_hps_0|fpga_interfaces|f2sdram|f2s_rl_adp_inst_0|f2s_rl_adp_inst|i_f2s_aw                                                                                                                                                                                    ; 65    ; 1              ; 0            ; 1              ; 61     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|arria10_hps_0|fpga_interfaces|f2sdram|f2s_rl_adp_inst_0|f2s_rl_adp_inst|i_f2s_ar                                                                                                                                                                                    ; 65    ; 1              ; 0            ; 1              ; 61     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|arria10_hps_0|fpga_interfaces|f2sdram|f2s_rl_adp_inst_0|f2s_rl_adp_inst                                                                                                                                                                                             ; 421   ; 0              ; 0            ; 0              ; 418    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|arria10_hps_0|fpga_interfaces|f2sdram|f2s_rl_adp_inst_0|_w_valid_alen                                                                                                                                                                                               ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|arria10_hps_0|fpga_interfaces|f2sdram|f2s_rl_adp_inst_0|w_strb_alen                                                                                                                                                                                                 ; 16    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|arria10_hps_0|fpga_interfaces|f2sdram|f2s_rl_adp_inst_0|b_ready_alen                                                                                                                                                                                                ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|arria10_hps_0|fpga_interfaces|f2sdram|f2s_rl_adp_inst_0|ar_valid_alen                                                                                                                                                                                               ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|arria10_hps_0|fpga_interfaces|f2sdram|f2s_rl_adp_inst_0|r_ready_alen                                                                                                                                                                                                ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|arria10_hps_0|fpga_interfaces|f2sdram|f2s_rl_adp_inst_0|w_last_alen                                                                                                                                                                                                 ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|arria10_hps_0|fpga_interfaces|f2sdram|f2s_rl_adp_inst_0|aw_valid_alen                                                                                                                                                                                               ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|arria10_hps_0|fpga_interfaces|f2sdram|f2s_rl_adp_inst_0|aw_size_alen                                                                                                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|arria10_hps_0|fpga_interfaces|f2sdram|f2s_rl_adp_inst_0|aw_prot_alen                                                                                                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|arria10_hps_0|fpga_interfaces|f2sdram|f2s_rl_adp_inst_0|ar_size_alen                                                                                                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|arria10_hps_0|fpga_interfaces|f2sdram|f2s_rl_adp_inst_0|ar_prot_alen                                                                                                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|arria10_hps_0|fpga_interfaces|f2sdram|f2s_rl_adp_inst_0|aw_lock_alen                                                                                                                                                                                                ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|arria10_hps_0|fpga_interfaces|f2sdram|f2s_rl_adp_inst_0|aw_burst_alen                                                                                                                                                                                               ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|arria10_hps_0|fpga_interfaces|f2sdram|f2s_rl_adp_inst_0|ar_lock_alen                                                                                                                                                                                                ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|arria10_hps_0|fpga_interfaces|f2sdram|f2s_rl_adp_inst_0|ar_burst_alen                                                                                                                                                                                               ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|arria10_hps_0|fpga_interfaces|f2sdram|f2s_rl_adp_inst_0|w_id_alen                                                                                                                                                                                                   ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|arria10_hps_0|fpga_interfaces|f2sdram|f2s_rl_adp_inst_0|aw_ar_user                                                                                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|arria10_hps_0|fpga_interfaces|f2sdram|f2s_rl_adp_inst_0|aw_len_alen                                                                                                                                                                                                 ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|arria10_hps_0|fpga_interfaces|f2sdram|f2s_rl_adp_inst_0|aw_id_alen                                                                                                                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|arria10_hps_0|fpga_interfaces|f2sdram|f2s_rl_adp_inst_0|aw_cache_alen                                                                                                                                                                                               ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|arria10_hps_0|fpga_interfaces|f2sdram|f2s_rl_adp_inst_0|ar_ar_user                                                                                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|arria10_hps_0|fpga_interfaces|f2sdram|f2s_rl_adp_inst_0|ar_len_alen                                                                                                                                                                                                 ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|arria10_hps_0|fpga_interfaces|f2sdram|f2s_rl_adp_inst_0|ar_id_alen                                                                                                                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|arria10_hps_0|fpga_interfaces|f2sdram|f2s_rl_adp_inst_0|ar_cache_alen                                                                                                                                                                                               ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|arria10_hps_0|fpga_interfaces|f2sdram|f2s_rl_adp_inst_0|araddr_alen                                                                                                                                                                                                 ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|arria10_hps_0|fpga_interfaces|f2sdram|f2s_rl_adp_inst_0|awaddr_alen                                                                                                                                                                                                 ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|arria10_hps_0|fpga_interfaces|f2sdram|f2s_rl_adp_inst_0|wdata_alen                                                                                                                                                                                                  ; 128   ; 0              ; 0            ; 0              ; 128    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|arria10_hps_0|fpga_interfaces|f2sdram|f2s_rl_adp_inst_0                                                                                                                                                                                                             ; 421   ; 0              ; 0            ; 0              ; 418    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|arria10_hps_0|fpga_interfaces|f2sdram                                                                                                                                                                                                                               ; 562   ; 283            ; 0            ; 283            ; 146    ; 283             ; 283           ; 283             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|arria10_hps_0|fpga_interfaces|hps2fpga|r_id_alen                                                                                                                                                                                                                    ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|arria10_hps_0|fpga_interfaces|hps2fpga|b_id_alen                                                                                                                                                                                                                    ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|arria10_hps_0|fpga_interfaces|hps2fpga|rdata_alen                                                                                                                                                                                                                   ; 128   ; 0              ; 0            ; 0              ; 128    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|arria10_hps_0|fpga_interfaces|hps2fpga|s2f_rl_adp_ins|i_s2f_b                                                                                                                                                                                                       ; 12    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|arria10_hps_0|fpga_interfaces|hps2fpga|s2f_rl_adp_ins|i_s2f_r                                                                                                                                                                                                       ; 141   ; 1              ; 0            ; 1              ; 137    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|arria10_hps_0|fpga_interfaces|hps2fpga|s2f_rl_adp_ins|i_s2f_w                                                                                                                                                                                                       ; 155   ; 1              ; 0            ; 1              ; 151    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|arria10_hps_0|fpga_interfaces|hps2fpga|s2f_rl_adp_ins|i_s2f_aw                                                                                                                                                                                                      ; 65    ; 1              ; 0            ; 1              ; 61     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|arria10_hps_0|fpga_interfaces|hps2fpga|s2f_rl_adp_ins|i_s2f_ar                                                                                                                                                                                                      ; 65    ; 1              ; 0            ; 1              ; 61     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|arria10_hps_0|fpga_interfaces|hps2fpga|s2f_rl_adp_ins                                                                                                                                                                                                               ; 421   ; 0              ; 0            ; 0              ; 418    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|arria10_hps_0|fpga_interfaces|hps2fpga                                                                                                                                                                                                                              ; 157   ; 4              ; 0            ; 4              ; 272    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|arria10_hps_0|fpga_interfaces|hps2fpga_light_weight|r_id_alen                                                                                                                                                                                                       ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|arria10_hps_0|fpga_interfaces|hps2fpga_light_weight|b_id_alen                                                                                                                                                                                                       ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|arria10_hps_0|fpga_interfaces|hps2fpga_light_weight|rdata_alen                                                                                                                                                                                                      ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|arria10_hps_0|fpga_interfaces|hps2fpga_light_weight|s2f_rl_adp_inst|i_s2f_b                                                                                                                                                                                         ; 12    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|arria10_hps_0|fpga_interfaces|hps2fpga_light_weight|s2f_rl_adp_inst|i_s2f_r                                                                                                                                                                                         ; 45    ; 1              ; 0            ; 1              ; 41     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|arria10_hps_0|fpga_interfaces|hps2fpga_light_weight|s2f_rl_adp_inst|i_s2f_w                                                                                                                                                                                         ; 47    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|arria10_hps_0|fpga_interfaces|hps2fpga_light_weight|s2f_rl_adp_inst|i_s2f_aw                                                                                                                                                                                        ; 65    ; 1              ; 0            ; 1              ; 61     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|arria10_hps_0|fpga_interfaces|hps2fpga_light_weight|s2f_rl_adp_inst|i_s2f_ar                                                                                                                                                                                        ; 65    ; 1              ; 0            ; 1              ; 61     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|arria10_hps_0|fpga_interfaces|hps2fpga_light_weight|s2f_rl_adp_inst                                                                                                                                                                                                 ; 217   ; 0              ; 0            ; 0              ; 214    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|arria10_hps_0|fpga_interfaces|hps2fpga_light_weight                                                                                                                                                                                                                 ; 59    ; 24             ; 0            ; 24             ; 164    ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|arria10_hps_0|fpga_interfaces|fpga2hps|w_id_alen                                                                                                                                                                                                                    ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|arria10_hps_0|fpga_interfaces|fpga2hps|aw_ar_user                                                                                                                                                                                                                   ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|arria10_hps_0|fpga_interfaces|fpga2hps|aw_len_alen                                                                                                                                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|arria10_hps_0|fpga_interfaces|fpga2hps|aw_id_alen                                                                                                                                                                                                                   ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|arria10_hps_0|fpga_interfaces|fpga2hps|aw_cache_alen                                                                                                                                                                                                                ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|arria10_hps_0|fpga_interfaces|fpga2hps|ar_ar_user                                                                                                                                                                                                                   ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|arria10_hps_0|fpga_interfaces|fpga2hps|ar_len_alen                                                                                                                                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|arria10_hps_0|fpga_interfaces|fpga2hps|ar_id_alen                                                                                                                                                                                                                   ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|arria10_hps_0|fpga_interfaces|fpga2hps|ar_cache_alen                                                                                                                                                                                                                ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|arria10_hps_0|fpga_interfaces|fpga2hps|araddr_alen                                                                                                                                                                                                                  ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|arria10_hps_0|fpga_interfaces|fpga2hps|awaddr_alen                                                                                                                                                                                                                  ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|arria10_hps_0|fpga_interfaces|fpga2hps|wdata_alen                                                                                                                                                                                                                   ; 128   ; 0              ; 0            ; 0              ; 128    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|arria10_hps_0|fpga_interfaces|fpga2hps|f2s_rl_adp_inst|i_f2s_b                                                                                                                                                                                                      ; 12    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|arria10_hps_0|fpga_interfaces|fpga2hps|f2s_rl_adp_inst|i_f2s_r                                                                                                                                                                                                      ; 141   ; 1              ; 0            ; 1              ; 137    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|arria10_hps_0|fpga_interfaces|fpga2hps|f2s_rl_adp_inst|i_f2s_w                                                                                                                                                                                                      ; 155   ; 1              ; 0            ; 1              ; 151    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|arria10_hps_0|fpga_interfaces|fpga2hps|f2s_rl_adp_inst|i_f2s_aw                                                                                                                                                                                                     ; 65    ; 1              ; 0            ; 1              ; 61     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|arria10_hps_0|fpga_interfaces|fpga2hps|f2s_rl_adp_inst|i_f2s_ar                                                                                                                                                                                                     ; 65    ; 1              ; 0            ; 1              ; 61     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|arria10_hps_0|fpga_interfaces|fpga2hps|f2s_rl_adp_inst                                                                                                                                                                                                              ; 421   ; 0              ; 0            ; 0              ; 418    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|arria10_hps_0|fpga_interfaces|fpga2hps                                                                                                                                                                                                                              ; 283   ; 4              ; 0            ; 4              ; 146    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|arria10_hps_0|fpga_interfaces|emif_interface|inst                                                                                                                                                                                                                   ; 580   ; 193            ; 0            ; 193            ; 445    ; 193             ; 193           ; 193             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|arria10_hps_0|fpga_interfaces|emif_interface                                                                                                                                                                                                                        ; 4096  ; 0              ; 58           ; 0              ; 4096   ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|arria10_hps_0|fpga_interfaces                                                                                                                                                                                                                                       ; 4913  ; 2              ; 1            ; 2              ; 4816   ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|arria10_hps_0                                                                                                                                                                                                                                                       ; 4923  ; 293            ; 0            ; 293            ; 4826   ; 293             ; 293           ; 293             ; 34    ; 0              ; 0            ; 0                ; 0                 ;
; i0|fe_qsys_ad1939_audio_blade_v1_0|P2S_DAC2_right                                                                                                                                                                                                                      ; 34    ; 8              ; 0            ; 8              ; 1      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|fe_qsys_ad1939_audio_blade_v1_0|P2S_DAC2_left                                                                                                                                                                                                                       ; 34    ; 8              ; 0            ; 8              ; 1      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|fe_qsys_ad1939_audio_blade_v1_0|P2S_DAC1_right                                                                                                                                                                                                                      ; 34    ; 8              ; 0            ; 8              ; 1      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|fe_qsys_ad1939_audio_blade_v1_0|P2S_DAC1_left                                                                                                                                                                                                                       ; 34    ; 8              ; 0            ; 8              ; 1      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|fe_qsys_ad1939_audio_blade_v1_0|S2P_ADC2                                                                                                                                                                                                                            ; 2     ; 8              ; 0            ; 8              ; 32     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|fe_qsys_ad1939_audio_blade_v1_0|S2P_ADC1                                                                                                                                                                                                                            ; 2     ; 8              ; 0            ; 8              ; 32     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|fe_qsys_ad1939_audio_blade_v1_0                                                                                                                                                                                                                                     ; 80    ; 39             ; 20           ; 39             ; 78     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|fe_fpga_microphone_encoder_decoder_9|serial_shift_map                                                                                                                                                                                                               ; 10    ; 7              ; 0            ; 7              ; 8      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|fe_fpga_microphone_encoder_decoder_9                                                                                                                                                                                                                                ; 42    ; 138            ; 37           ; 138            ; 141    ; 138             ; 138           ; 138             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|fe_fpga_microphone_encoder_decoder_8|serial_shift_map                                                                                                                                                                                                               ; 10    ; 7              ; 0            ; 7              ; 8      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|fe_fpga_microphone_encoder_decoder_8                                                                                                                                                                                                                                ; 42    ; 138            ; 37           ; 138            ; 141    ; 138             ; 138           ; 138             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|fe_fpga_microphone_encoder_decoder_7|serial_shift_map                                                                                                                                                                                                               ; 10    ; 7              ; 0            ; 7              ; 8      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|fe_fpga_microphone_encoder_decoder_7                                                                                                                                                                                                                                ; 42    ; 138            ; 37           ; 138            ; 141    ; 138             ; 138           ; 138             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|fe_fpga_microphone_encoder_decoder_6|serial_shift_map                                                                                                                                                                                                               ; 10    ; 7              ; 0            ; 7              ; 8      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|fe_fpga_microphone_encoder_decoder_6                                                                                                                                                                                                                                ; 42    ; 138            ; 37           ; 138            ; 141    ; 138             ; 138           ; 138             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|fe_fpga_microphone_encoder_decoder_5|serial_shift_map                                                                                                                                                                                                               ; 10    ; 7              ; 0            ; 7              ; 8      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|fe_fpga_microphone_encoder_decoder_5                                                                                                                                                                                                                                ; 42    ; 138            ; 37           ; 138            ; 141    ; 138             ; 138           ; 138             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|fe_fpga_microphone_encoder_decoder_4|serial_shift_map                                                                                                                                                                                                               ; 10    ; 7              ; 0            ; 7              ; 8      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|fe_fpga_microphone_encoder_decoder_4                                                                                                                                                                                                                                ; 42    ; 138            ; 37           ; 138            ; 141    ; 138             ; 138           ; 138             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|fe_fpga_microphone_encoder_decoder_3|serial_shift_map                                                                                                                                                                                                               ; 10    ; 7              ; 0            ; 7              ; 8      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|fe_fpga_microphone_encoder_decoder_3                                                                                                                                                                                                                                ; 42    ; 138            ; 37           ; 138            ; 141    ; 138             ; 138           ; 138             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|fe_fpga_microphone_encoder_decoder_2|serial_shift_map                                                                                                                                                                                                               ; 10    ; 7              ; 0            ; 7              ; 8      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|fe_fpga_microphone_encoder_decoder_2                                                                                                                                                                                                                                ; 42    ; 138            ; 37           ; 138            ; 141    ; 138             ; 138           ; 138             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|fe_fpga_microphone_encoder_decoder_15|serial_shift_map                                                                                                                                                                                                              ; 10    ; 7              ; 0            ; 7              ; 8      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|fe_fpga_microphone_encoder_decoder_15                                                                                                                                                                                                                               ; 42    ; 138            ; 37           ; 138            ; 141    ; 138             ; 138           ; 138             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|fe_fpga_microphone_encoder_decoder_14|serial_shift_map                                                                                                                                                                                                              ; 10    ; 7              ; 0            ; 7              ; 8      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|fe_fpga_microphone_encoder_decoder_14                                                                                                                                                                                                                               ; 42    ; 138            ; 37           ; 138            ; 141    ; 138             ; 138           ; 138             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|fe_fpga_microphone_encoder_decoder_13|serial_shift_map                                                                                                                                                                                                              ; 10    ; 7              ; 0            ; 7              ; 8      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|fe_fpga_microphone_encoder_decoder_13                                                                                                                                                                                                                               ; 42    ; 138            ; 37           ; 138            ; 141    ; 138             ; 138           ; 138             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|fe_fpga_microphone_encoder_decoder_12|serial_shift_map                                                                                                                                                                                                              ; 10    ; 7              ; 0            ; 7              ; 8      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|fe_fpga_microphone_encoder_decoder_12                                                                                                                                                                                                                               ; 42    ; 138            ; 37           ; 138            ; 141    ; 138             ; 138           ; 138             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|fe_fpga_microphone_encoder_decoder_11|serial_shift_map                                                                                                                                                                                                              ; 10    ; 7              ; 0            ; 7              ; 8      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|fe_fpga_microphone_encoder_decoder_11                                                                                                                                                                                                                               ; 42    ; 138            ; 37           ; 138            ; 141    ; 138             ; 138           ; 138             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|fe_fpga_microphone_encoder_decoder_10|serial_shift_map                                                                                                                                                                                                              ; 10    ; 7              ; 0            ; 7              ; 8      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|fe_fpga_microphone_encoder_decoder_10                                                                                                                                                                                                                               ; 42    ; 138            ; 37           ; 138            ; 141    ; 138             ; 138           ; 138             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|fe_fpga_microphone_encoder_decoder_1|serial_shift_map                                                                                                                                                                                                               ; 10    ; 7              ; 0            ; 7              ; 8      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|fe_fpga_microphone_encoder_decoder_1                                                                                                                                                                                                                                ; 42    ; 109            ; 37           ; 109            ; 141    ; 109             ; 109           ; 109             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|fe_fpga_microphone_encoder_decoder_0|serial_shift_map                                                                                                                                                                                                               ; 10    ; 7              ; 0            ; 7              ; 8      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|fe_fpga_microphone_encoder_decoder_0                                                                                                                                                                                                                                ; 42    ; 138            ; 37           ; 138            ; 141    ; 138             ; 138           ; 138             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|fe_ad7768_v1_0|\load_shift_generate:0:serial_shift_map                                                                                                                                                                                                              ; 2     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|fe_ad7768_v1_0|\load_shift_generate:1:serial_shift_map                                                                                                                                                                                                              ; 2     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|fe_ad7768_v1_0|\load_shift_generate:2:serial_shift_map                                                                                                                                                                                                              ; 2     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|fe_ad7768_v1_0|\load_shift_generate:3:serial_shift_map                                                                                                                                                                                                              ; 2     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|fe_ad7768_v1_0                                                                                                                                                                                                                                                      ; 8     ; 38             ; 0            ; 38             ; 38     ; 38              ; 38            ; 38              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|fe_ad5791_v1_right|spi_delay                                                                                                                                                                                                                                        ; 3     ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|fe_ad5791_v1_right|spi_AD5791|spi_slave                                                                                                                                                                                                                             ; 28    ; 0              ; 0            ; 0              ; 29     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|fe_ad5791_v1_right|spi_AD5791                                                                                                                                                                                                                                       ; 28    ; 28             ; 0            ; 28             ; 31     ; 28              ; 28            ; 28              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|fe_ad5791_v1_right                                                                                                                                                                                                                                                  ; 40    ; 1              ; 34           ; 1              ; 5      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|fe_ad5791_v1_left|spi_delay                                                                                                                                                                                                                                         ; 3     ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|fe_ad5791_v1_left|spi_AD5791|spi_slave                                                                                                                                                                                                                              ; 28    ; 0              ; 0            ; 0              ; 29     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|fe_ad5791_v1_left|spi_AD5791                                                                                                                                                                                                                                        ; 28    ; 28             ; 0            ; 28             ; 31     ; 28              ; 28            ; 28              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|fe_ad5791_v1_left                                                                                                                                                                                                                                                   ; 40    ; 1              ; 34           ; 1              ; 5      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|fe_ad4020_right|spi_AD4020|spi_slave                                                                                                                                                                                                                                ; 20    ; 0              ; 0            ; 0              ; 21     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|fe_ad4020_right|spi_AD4020                                                                                                                                                                                                                                          ; 20    ; 20             ; 0            ; 20             ; 23     ; 20              ; 20            ; 20              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|fe_ad4020_right                                                                                                                                                                                                                                                     ; 4     ; 2              ; 1            ; 2              ; 40     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|fe_ad4020_left|spi_AD4020|spi_slave                                                                                                                                                                                                                                 ; 20    ; 0              ; 0            ; 0              ; 21     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|fe_ad4020_left|spi_AD4020                                                                                                                                                                                                                                           ; 20    ; 20             ; 0            ; 20             ; 23     ; 20              ; 20            ; 20              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0|fe_ad4020_left                                                                                                                                                                                                                                                      ; 4     ; 2              ; 1            ; 2              ; 40     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i0                                                                                                                                                                                                                                                                     ; 64    ; 43             ; 0            ; 43             ; 149    ; 43              ; 43            ; 43              ; 177   ; 0              ; 0            ; 0                ; 0                 ;
; pll_entity|iopll_0                                                                                                                                                                                                                                                     ; 2     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pll_entity                                                                                                                                                                                                                                                             ; 2     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
