TEGRA_PERIPH_NO_RESET,VAR_0
periph_clk_to_bit,FUNC_0
read_enb,FUNC_1
read_rst,FUNC_2
to_clk_periph_gate,FUNC_3
clk_periph_is_enabled,FUNC_4
hw,VAR_1
gate,VAR_2
state,VAR_3
