module mux(a,b,c,d,en,sel,z);

	input[3:0] a,b,c,d;
	input en;
	input[1:0] sel;
	output[3:0] z;
	reg[3:0] z;

	always@(a or b or c or d or sel or en)
	begin
	if(en ==1)
	z=4'b0000;
	else
	case(sel)
	2'b00:z<=a;
	2'b01:z<=b;
	2'b10:z<=c;
	2'b11:z<=d;
	endcase

	end
endmodule
