/****************************************************************************
 *     Copyright (c) 1999-2014, Broadcom Corporation
 *     All Rights Reserved
 *     Confidential Property of Broadcom Corporation
 *
 *
 * THIS SOFTWARE MAY ONLY BE USED SUBJECT TO AN EXECUTED SOFTWARE LICENSE
 * AGREEMENT  BETWEEN THE USER AND BROADCOM.  YOU HAVE NO RIGHT TO USE OR
 * EXPLOIT THIS MATERIAL EXCEPT SUBJECT TO THE TERMS OF SUCH AN AGREEMENT.
 *
 * Module Description:
 *                     DO NOT EDIT THIS FILE DIRECTLY
 *
 * This module was generated magically with RDB from a source description
 * file. You must edit the source file for changes to be made to this file.
 *
 *
 * Date:           Generated on               Wed Feb 11 10:13:56 2015
 *                 Full Compile MD5 Checksum  f7f4bd55341805fcfe958ba5e47e65f4
 *                     (minus title and desc)
 *                 MD5 Checksum               95b679a9655597a92593cae55222c397
 *
 * Compiled with:  RDB Utility                combo_header.pl
 *                 RDB.pm                     15653
 *                 unknown                    unknown
 *                 Perl Interpreter           5.008008
 *                 Operating System           linux
 *
 *
 ***************************************************************************/

#ifndef BCHP_RAAGA_DSP_TIMER_INT_H__
#define BCHP_RAAGA_DSP_TIMER_INT_H__

/***************************************************************************
 *RAAGA_DSP_TIMER_INT - Raaga DSP HW  Timer Interrupts to  DSP core and External Hosts Registers
 ***************************************************************************/
#define BCHP_RAAGA_DSP_TIMER_INT_INT_STATUS      0x00c22400 /* [RO] DSP Core Interrupt Status Register */
#define BCHP_RAAGA_DSP_TIMER_INT_INT_SET         0x00c22404 /* [WO] DSP Core Interrupt Set Register */
#define BCHP_RAAGA_DSP_TIMER_INT_INT_CLEAR       0x00c22408 /* [WO] DSP Core Interrupt Clear Register */
#define BCHP_RAAGA_DSP_TIMER_INT_MASK_STATUS     0x00c2240c /* [RO] DSP Core Interrupt Mask Status Register */
#define BCHP_RAAGA_DSP_TIMER_INT_MASK_SET        0x00c22410 /* [WO] DSP Core Interrupt Mask Set Register */
#define BCHP_RAAGA_DSP_TIMER_INT_MASK_CLEAR      0x00c22414 /* [WO] DSP Core Interrupt Mask Clear Register */

/***************************************************************************
 *INT_STATUS - DSP Core Interrupt Status Register
 ***************************************************************************/
/* RAAGA_DSP_TIMER_INT :: INT_STATUS :: reserved0 [31:07] */
#define BCHP_RAAGA_DSP_TIMER_INT_INT_STATUS_reserved0_MASK         0xffffff80
#define BCHP_RAAGA_DSP_TIMER_INT_INT_STATUS_reserved0_SHIFT        7

/* RAAGA_DSP_TIMER_INT :: INT_STATUS :: DAISY_CHAIN_TIMER_INT [06:06] */
#define BCHP_RAAGA_DSP_TIMER_INT_INT_STATUS_DAISY_CHAIN_TIMER_INT_MASK 0x00000040
#define BCHP_RAAGA_DSP_TIMER_INT_INT_STATUS_DAISY_CHAIN_TIMER_INT_SHIFT 6
#define BCHP_RAAGA_DSP_TIMER_INT_INT_STATUS_DAISY_CHAIN_TIMER_INT_DEFAULT 0x00000000

/* RAAGA_DSP_TIMER_INT :: INT_STATUS :: SYS_CLK_TIMER_INT3 [05:05] */
#define BCHP_RAAGA_DSP_TIMER_INT_INT_STATUS_SYS_CLK_TIMER_INT3_MASK 0x00000020
#define BCHP_RAAGA_DSP_TIMER_INT_INT_STATUS_SYS_CLK_TIMER_INT3_SHIFT 5
#define BCHP_RAAGA_DSP_TIMER_INT_INT_STATUS_SYS_CLK_TIMER_INT3_DEFAULT 0x00000000

/* RAAGA_DSP_TIMER_INT :: INT_STATUS :: SYS_CLK_TIMER_INT2 [04:04] */
#define BCHP_RAAGA_DSP_TIMER_INT_INT_STATUS_SYS_CLK_TIMER_INT2_MASK 0x00000010
#define BCHP_RAAGA_DSP_TIMER_INT_INT_STATUS_SYS_CLK_TIMER_INT2_SHIFT 4
#define BCHP_RAAGA_DSP_TIMER_INT_INT_STATUS_SYS_CLK_TIMER_INT2_DEFAULT 0x00000000

/* RAAGA_DSP_TIMER_INT :: INT_STATUS :: SYS_CLK_TIMER_INT1 [03:03] */
#define BCHP_RAAGA_DSP_TIMER_INT_INT_STATUS_SYS_CLK_TIMER_INT1_MASK 0x00000008
#define BCHP_RAAGA_DSP_TIMER_INT_INT_STATUS_SYS_CLK_TIMER_INT1_SHIFT 3
#define BCHP_RAAGA_DSP_TIMER_INT_INT_STATUS_SYS_CLK_TIMER_INT1_DEFAULT 0x00000000

/* RAAGA_DSP_TIMER_INT :: INT_STATUS :: SYS_CLK_TIMER_INT0 [02:02] */
#define BCHP_RAAGA_DSP_TIMER_INT_INT_STATUS_SYS_CLK_TIMER_INT0_MASK 0x00000004
#define BCHP_RAAGA_DSP_TIMER_INT_INT_STATUS_SYS_CLK_TIMER_INT0_SHIFT 2
#define BCHP_RAAGA_DSP_TIMER_INT_INT_STATUS_SYS_CLK_TIMER_INT0_DEFAULT 0x00000000

/* RAAGA_DSP_TIMER_INT :: INT_STATUS :: DSP_CLK_TIMER_INT [01:01] */
#define BCHP_RAAGA_DSP_TIMER_INT_INT_STATUS_DSP_CLK_TIMER_INT_MASK 0x00000002
#define BCHP_RAAGA_DSP_TIMER_INT_INT_STATUS_DSP_CLK_TIMER_INT_SHIFT 1
#define BCHP_RAAGA_DSP_TIMER_INT_INT_STATUS_DSP_CLK_TIMER_INT_DEFAULT 0x00000000

/* RAAGA_DSP_TIMER_INT :: INT_STATUS :: TSM_TIMER_INT [00:00] */
#define BCHP_RAAGA_DSP_TIMER_INT_INT_STATUS_TSM_TIMER_INT_MASK     0x00000001
#define BCHP_RAAGA_DSP_TIMER_INT_INT_STATUS_TSM_TIMER_INT_SHIFT    0
#define BCHP_RAAGA_DSP_TIMER_INT_INT_STATUS_TSM_TIMER_INT_DEFAULT  0x00000000

/***************************************************************************
 *INT_SET - DSP Core Interrupt Set Register
 ***************************************************************************/
/* RAAGA_DSP_TIMER_INT :: INT_SET :: reserved0 [31:07] */
#define BCHP_RAAGA_DSP_TIMER_INT_INT_SET_reserved0_MASK            0xffffff80
#define BCHP_RAAGA_DSP_TIMER_INT_INT_SET_reserved0_SHIFT           7

/* RAAGA_DSP_TIMER_INT :: INT_SET :: DAISY_CHAIN_TIMER_INT [06:06] */
#define BCHP_RAAGA_DSP_TIMER_INT_INT_SET_DAISY_CHAIN_TIMER_INT_MASK 0x00000040
#define BCHP_RAAGA_DSP_TIMER_INT_INT_SET_DAISY_CHAIN_TIMER_INT_SHIFT 6
#define BCHP_RAAGA_DSP_TIMER_INT_INT_SET_DAISY_CHAIN_TIMER_INT_DEFAULT 0x00000000

/* RAAGA_DSP_TIMER_INT :: INT_SET :: SYS_CLK_TIMER_INT3 [05:05] */
#define BCHP_RAAGA_DSP_TIMER_INT_INT_SET_SYS_CLK_TIMER_INT3_MASK   0x00000020
#define BCHP_RAAGA_DSP_TIMER_INT_INT_SET_SYS_CLK_TIMER_INT3_SHIFT  5
#define BCHP_RAAGA_DSP_TIMER_INT_INT_SET_SYS_CLK_TIMER_INT3_DEFAULT 0x00000000

/* RAAGA_DSP_TIMER_INT :: INT_SET :: SYS_CLK_TIMER_INT2 [04:04] */
#define BCHP_RAAGA_DSP_TIMER_INT_INT_SET_SYS_CLK_TIMER_INT2_MASK   0x00000010
#define BCHP_RAAGA_DSP_TIMER_INT_INT_SET_SYS_CLK_TIMER_INT2_SHIFT  4
#define BCHP_RAAGA_DSP_TIMER_INT_INT_SET_SYS_CLK_TIMER_INT2_DEFAULT 0x00000000

/* RAAGA_DSP_TIMER_INT :: INT_SET :: SYS_CLK_TIMER_INT1 [03:03] */
#define BCHP_RAAGA_DSP_TIMER_INT_INT_SET_SYS_CLK_TIMER_INT1_MASK   0x00000008
#define BCHP_RAAGA_DSP_TIMER_INT_INT_SET_SYS_CLK_TIMER_INT1_SHIFT  3
#define BCHP_RAAGA_DSP_TIMER_INT_INT_SET_SYS_CLK_TIMER_INT1_DEFAULT 0x00000000

/* RAAGA_DSP_TIMER_INT :: INT_SET :: SYS_CLK_TIMER_INT0 [02:02] */
#define BCHP_RAAGA_DSP_TIMER_INT_INT_SET_SYS_CLK_TIMER_INT0_MASK   0x00000004
#define BCHP_RAAGA_DSP_TIMER_INT_INT_SET_SYS_CLK_TIMER_INT0_SHIFT  2
#define BCHP_RAAGA_DSP_TIMER_INT_INT_SET_SYS_CLK_TIMER_INT0_DEFAULT 0x00000000

/* RAAGA_DSP_TIMER_INT :: INT_SET :: DSP_CLK_TIMER_INT [01:01] */
#define BCHP_RAAGA_DSP_TIMER_INT_INT_SET_DSP_CLK_TIMER_INT_MASK    0x00000002
#define BCHP_RAAGA_DSP_TIMER_INT_INT_SET_DSP_CLK_TIMER_INT_SHIFT   1
#define BCHP_RAAGA_DSP_TIMER_INT_INT_SET_DSP_CLK_TIMER_INT_DEFAULT 0x00000000

/* RAAGA_DSP_TIMER_INT :: INT_SET :: TSM_TIMER_INT [00:00] */
#define BCHP_RAAGA_DSP_TIMER_INT_INT_SET_TSM_TIMER_INT_MASK        0x00000001
#define BCHP_RAAGA_DSP_TIMER_INT_INT_SET_TSM_TIMER_INT_SHIFT       0
#define BCHP_RAAGA_DSP_TIMER_INT_INT_SET_TSM_TIMER_INT_DEFAULT     0x00000000

/***************************************************************************
 *INT_CLEAR - DSP Core Interrupt Clear Register
 ***************************************************************************/
/* RAAGA_DSP_TIMER_INT :: INT_CLEAR :: reserved0 [31:07] */
#define BCHP_RAAGA_DSP_TIMER_INT_INT_CLEAR_reserved0_MASK          0xffffff80
#define BCHP_RAAGA_DSP_TIMER_INT_INT_CLEAR_reserved0_SHIFT         7

/* RAAGA_DSP_TIMER_INT :: INT_CLEAR :: DAISY_CHAIN_TIMER_INT [06:06] */
#define BCHP_RAAGA_DSP_TIMER_INT_INT_CLEAR_DAISY_CHAIN_TIMER_INT_MASK 0x00000040
#define BCHP_RAAGA_DSP_TIMER_INT_INT_CLEAR_DAISY_CHAIN_TIMER_INT_SHIFT 6
#define BCHP_RAAGA_DSP_TIMER_INT_INT_CLEAR_DAISY_CHAIN_TIMER_INT_DEFAULT 0x00000000

/* RAAGA_DSP_TIMER_INT :: INT_CLEAR :: SYS_CLK_TIMER_INT3 [05:05] */
#define BCHP_RAAGA_DSP_TIMER_INT_INT_CLEAR_SYS_CLK_TIMER_INT3_MASK 0x00000020
#define BCHP_RAAGA_DSP_TIMER_INT_INT_CLEAR_SYS_CLK_TIMER_INT3_SHIFT 5
#define BCHP_RAAGA_DSP_TIMER_INT_INT_CLEAR_SYS_CLK_TIMER_INT3_DEFAULT 0x00000000

/* RAAGA_DSP_TIMER_INT :: INT_CLEAR :: SYS_CLK_TIMER_INT2 [04:04] */
#define BCHP_RAAGA_DSP_TIMER_INT_INT_CLEAR_SYS_CLK_TIMER_INT2_MASK 0x00000010
#define BCHP_RAAGA_DSP_TIMER_INT_INT_CLEAR_SYS_CLK_TIMER_INT2_SHIFT 4
#define BCHP_RAAGA_DSP_TIMER_INT_INT_CLEAR_SYS_CLK_TIMER_INT2_DEFAULT 0x00000000

/* RAAGA_DSP_TIMER_INT :: INT_CLEAR :: SYS_CLK_TIMER_INT1 [03:03] */
#define BCHP_RAAGA_DSP_TIMER_INT_INT_CLEAR_SYS_CLK_TIMER_INT1_MASK 0x00000008
#define BCHP_RAAGA_DSP_TIMER_INT_INT_CLEAR_SYS_CLK_TIMER_INT1_SHIFT 3
#define BCHP_RAAGA_DSP_TIMER_INT_INT_CLEAR_SYS_CLK_TIMER_INT1_DEFAULT 0x00000000

/* RAAGA_DSP_TIMER_INT :: INT_CLEAR :: SYS_CLK_TIMER_INT0 [02:02] */
#define BCHP_RAAGA_DSP_TIMER_INT_INT_CLEAR_SYS_CLK_TIMER_INT0_MASK 0x00000004
#define BCHP_RAAGA_DSP_TIMER_INT_INT_CLEAR_SYS_CLK_TIMER_INT0_SHIFT 2
#define BCHP_RAAGA_DSP_TIMER_INT_INT_CLEAR_SYS_CLK_TIMER_INT0_DEFAULT 0x00000000

/* RAAGA_DSP_TIMER_INT :: INT_CLEAR :: DSP_CLK_TIMER_INT [01:01] */
#define BCHP_RAAGA_DSP_TIMER_INT_INT_CLEAR_DSP_CLK_TIMER_INT_MASK  0x00000002
#define BCHP_RAAGA_DSP_TIMER_INT_INT_CLEAR_DSP_CLK_TIMER_INT_SHIFT 1
#define BCHP_RAAGA_DSP_TIMER_INT_INT_CLEAR_DSP_CLK_TIMER_INT_DEFAULT 0x00000000

/* RAAGA_DSP_TIMER_INT :: INT_CLEAR :: TSM_TIMER_INT [00:00] */
#define BCHP_RAAGA_DSP_TIMER_INT_INT_CLEAR_TSM_TIMER_INT_MASK      0x00000001
#define BCHP_RAAGA_DSP_TIMER_INT_INT_CLEAR_TSM_TIMER_INT_SHIFT     0
#define BCHP_RAAGA_DSP_TIMER_INT_INT_CLEAR_TSM_TIMER_INT_DEFAULT   0x00000000

/***************************************************************************
 *MASK_STATUS - DSP Core Interrupt Mask Status Register
 ***************************************************************************/
/* RAAGA_DSP_TIMER_INT :: MASK_STATUS :: reserved0 [31:07] */
#define BCHP_RAAGA_DSP_TIMER_INT_MASK_STATUS_reserved0_MASK        0xffffff80
#define BCHP_RAAGA_DSP_TIMER_INT_MASK_STATUS_reserved0_SHIFT       7

/* RAAGA_DSP_TIMER_INT :: MASK_STATUS :: DAISY_CHAIN_TIMER_INT [06:06] */
#define BCHP_RAAGA_DSP_TIMER_INT_MASK_STATUS_DAISY_CHAIN_TIMER_INT_MASK 0x00000040
#define BCHP_RAAGA_DSP_TIMER_INT_MASK_STATUS_DAISY_CHAIN_TIMER_INT_SHIFT 6
#define BCHP_RAAGA_DSP_TIMER_INT_MASK_STATUS_DAISY_CHAIN_TIMER_INT_DEFAULT 0x00000001

/* RAAGA_DSP_TIMER_INT :: MASK_STATUS :: SYS_CLK_TIMER_INT3 [05:05] */
#define BCHP_RAAGA_DSP_TIMER_INT_MASK_STATUS_SYS_CLK_TIMER_INT3_MASK 0x00000020
#define BCHP_RAAGA_DSP_TIMER_INT_MASK_STATUS_SYS_CLK_TIMER_INT3_SHIFT 5
#define BCHP_RAAGA_DSP_TIMER_INT_MASK_STATUS_SYS_CLK_TIMER_INT3_DEFAULT 0x00000001

/* RAAGA_DSP_TIMER_INT :: MASK_STATUS :: SYS_CLK_TIMER_INT2 [04:04] */
#define BCHP_RAAGA_DSP_TIMER_INT_MASK_STATUS_SYS_CLK_TIMER_INT2_MASK 0x00000010
#define BCHP_RAAGA_DSP_TIMER_INT_MASK_STATUS_SYS_CLK_TIMER_INT2_SHIFT 4
#define BCHP_RAAGA_DSP_TIMER_INT_MASK_STATUS_SYS_CLK_TIMER_INT2_DEFAULT 0x00000001

/* RAAGA_DSP_TIMER_INT :: MASK_STATUS :: SYS_CLK_TIMER_INT1 [03:03] */
#define BCHP_RAAGA_DSP_TIMER_INT_MASK_STATUS_SYS_CLK_TIMER_INT1_MASK 0x00000008
#define BCHP_RAAGA_DSP_TIMER_INT_MASK_STATUS_SYS_CLK_TIMER_INT1_SHIFT 3
#define BCHP_RAAGA_DSP_TIMER_INT_MASK_STATUS_SYS_CLK_TIMER_INT1_DEFAULT 0x00000001

/* RAAGA_DSP_TIMER_INT :: MASK_STATUS :: SYS_CLK_TIMER_INT0 [02:02] */
#define BCHP_RAAGA_DSP_TIMER_INT_MASK_STATUS_SYS_CLK_TIMER_INT0_MASK 0x00000004
#define BCHP_RAAGA_DSP_TIMER_INT_MASK_STATUS_SYS_CLK_TIMER_INT0_SHIFT 2
#define BCHP_RAAGA_DSP_TIMER_INT_MASK_STATUS_SYS_CLK_TIMER_INT0_DEFAULT 0x00000001

/* RAAGA_DSP_TIMER_INT :: MASK_STATUS :: DSP_CLK_TIMER_INT [01:01] */
#define BCHP_RAAGA_DSP_TIMER_INT_MASK_STATUS_DSP_CLK_TIMER_INT_MASK 0x00000002
#define BCHP_RAAGA_DSP_TIMER_INT_MASK_STATUS_DSP_CLK_TIMER_INT_SHIFT 1
#define BCHP_RAAGA_DSP_TIMER_INT_MASK_STATUS_DSP_CLK_TIMER_INT_DEFAULT 0x00000001

/* RAAGA_DSP_TIMER_INT :: MASK_STATUS :: TSM_TIMER_INT [00:00] */
#define BCHP_RAAGA_DSP_TIMER_INT_MASK_STATUS_TSM_TIMER_INT_MASK    0x00000001
#define BCHP_RAAGA_DSP_TIMER_INT_MASK_STATUS_TSM_TIMER_INT_SHIFT   0
#define BCHP_RAAGA_DSP_TIMER_INT_MASK_STATUS_TSM_TIMER_INT_DEFAULT 0x00000001

/***************************************************************************
 *MASK_SET - DSP Core Interrupt Mask Set Register
 ***************************************************************************/
/* RAAGA_DSP_TIMER_INT :: MASK_SET :: reserved0 [31:07] */
#define BCHP_RAAGA_DSP_TIMER_INT_MASK_SET_reserved0_MASK           0xffffff80
#define BCHP_RAAGA_DSP_TIMER_INT_MASK_SET_reserved0_SHIFT          7

/* RAAGA_DSP_TIMER_INT :: MASK_SET :: DAISY_CHAIN_TIMER_INT [06:06] */
#define BCHP_RAAGA_DSP_TIMER_INT_MASK_SET_DAISY_CHAIN_TIMER_INT_MASK 0x00000040
#define BCHP_RAAGA_DSP_TIMER_INT_MASK_SET_DAISY_CHAIN_TIMER_INT_SHIFT 6

/* RAAGA_DSP_TIMER_INT :: MASK_SET :: SYS_CLK_TIMER_INT3 [05:05] */
#define BCHP_RAAGA_DSP_TIMER_INT_MASK_SET_SYS_CLK_TIMER_INT3_MASK  0x00000020
#define BCHP_RAAGA_DSP_TIMER_INT_MASK_SET_SYS_CLK_TIMER_INT3_SHIFT 5

/* RAAGA_DSP_TIMER_INT :: MASK_SET :: SYS_CLK_TIMER_INT2 [04:04] */
#define BCHP_RAAGA_DSP_TIMER_INT_MASK_SET_SYS_CLK_TIMER_INT2_MASK  0x00000010
#define BCHP_RAAGA_DSP_TIMER_INT_MASK_SET_SYS_CLK_TIMER_INT2_SHIFT 4

/* RAAGA_DSP_TIMER_INT :: MASK_SET :: SYS_CLK_TIMER_INT1 [03:03] */
#define BCHP_RAAGA_DSP_TIMER_INT_MASK_SET_SYS_CLK_TIMER_INT1_MASK  0x00000008
#define BCHP_RAAGA_DSP_TIMER_INT_MASK_SET_SYS_CLK_TIMER_INT1_SHIFT 3

/* RAAGA_DSP_TIMER_INT :: MASK_SET :: SYS_CLK_TIMER_INT0 [02:02] */
#define BCHP_RAAGA_DSP_TIMER_INT_MASK_SET_SYS_CLK_TIMER_INT0_MASK  0x00000004
#define BCHP_RAAGA_DSP_TIMER_INT_MASK_SET_SYS_CLK_TIMER_INT0_SHIFT 2

/* RAAGA_DSP_TIMER_INT :: MASK_SET :: DSP_CLK_TIMER_INT [01:01] */
#define BCHP_RAAGA_DSP_TIMER_INT_MASK_SET_DSP_CLK_TIMER_INT_MASK   0x00000002
#define BCHP_RAAGA_DSP_TIMER_INT_MASK_SET_DSP_CLK_TIMER_INT_SHIFT  1

/* RAAGA_DSP_TIMER_INT :: MASK_SET :: TSM_TIMER_INT [00:00] */
#define BCHP_RAAGA_DSP_TIMER_INT_MASK_SET_TSM_TIMER_INT_MASK       0x00000001
#define BCHP_RAAGA_DSP_TIMER_INT_MASK_SET_TSM_TIMER_INT_SHIFT      0

/***************************************************************************
 *MASK_CLEAR - DSP Core Interrupt Mask Clear Register
 ***************************************************************************/
/* RAAGA_DSP_TIMER_INT :: MASK_CLEAR :: reserved0 [31:07] */
#define BCHP_RAAGA_DSP_TIMER_INT_MASK_CLEAR_reserved0_MASK         0xffffff80
#define BCHP_RAAGA_DSP_TIMER_INT_MASK_CLEAR_reserved0_SHIFT        7

/* RAAGA_DSP_TIMER_INT :: MASK_CLEAR :: DAISY_CHAIN_TIMER_INT [06:06] */
#define BCHP_RAAGA_DSP_TIMER_INT_MASK_CLEAR_DAISY_CHAIN_TIMER_INT_MASK 0x00000040
#define BCHP_RAAGA_DSP_TIMER_INT_MASK_CLEAR_DAISY_CHAIN_TIMER_INT_SHIFT 6

/* RAAGA_DSP_TIMER_INT :: MASK_CLEAR :: SYS_CLK_TIMER_INT3 [05:05] */
#define BCHP_RAAGA_DSP_TIMER_INT_MASK_CLEAR_SYS_CLK_TIMER_INT3_MASK 0x00000020
#define BCHP_RAAGA_DSP_TIMER_INT_MASK_CLEAR_SYS_CLK_TIMER_INT3_SHIFT 5

/* RAAGA_DSP_TIMER_INT :: MASK_CLEAR :: SYS_CLK_TIMER_INT2 [04:04] */
#define BCHP_RAAGA_DSP_TIMER_INT_MASK_CLEAR_SYS_CLK_TIMER_INT2_MASK 0x00000010
#define BCHP_RAAGA_DSP_TIMER_INT_MASK_CLEAR_SYS_CLK_TIMER_INT2_SHIFT 4

/* RAAGA_DSP_TIMER_INT :: MASK_CLEAR :: SYS_CLK_TIMER_INT1 [03:03] */
#define BCHP_RAAGA_DSP_TIMER_INT_MASK_CLEAR_SYS_CLK_TIMER_INT1_MASK 0x00000008
#define BCHP_RAAGA_DSP_TIMER_INT_MASK_CLEAR_SYS_CLK_TIMER_INT1_SHIFT 3

/* RAAGA_DSP_TIMER_INT :: MASK_CLEAR :: SYS_CLK_TIMER_INT0 [02:02] */
#define BCHP_RAAGA_DSP_TIMER_INT_MASK_CLEAR_SYS_CLK_TIMER_INT0_MASK 0x00000004
#define BCHP_RAAGA_DSP_TIMER_INT_MASK_CLEAR_SYS_CLK_TIMER_INT0_SHIFT 2

/* RAAGA_DSP_TIMER_INT :: MASK_CLEAR :: DSP_CLK_TIMER_INT [01:01] */
#define BCHP_RAAGA_DSP_TIMER_INT_MASK_CLEAR_DSP_CLK_TIMER_INT_MASK 0x00000002
#define BCHP_RAAGA_DSP_TIMER_INT_MASK_CLEAR_DSP_CLK_TIMER_INT_SHIFT 1

/* RAAGA_DSP_TIMER_INT :: MASK_CLEAR :: TSM_TIMER_INT [00:00] */
#define BCHP_RAAGA_DSP_TIMER_INT_MASK_CLEAR_TSM_TIMER_INT_MASK     0x00000001
#define BCHP_RAAGA_DSP_TIMER_INT_MASK_CLEAR_TSM_TIMER_INT_SHIFT    0

#endif /* #ifndef BCHP_RAAGA_DSP_TIMER_INT_H__ */

/* End of File */
