# 使用指导
## 五种主要使用方式
- 使用`--binary`选项: 通过<font color=purple>生成C++文件并编译它</font>，将<font color=purple>设计转换为可执行文件</font>  
- 使用`--cc`或`--sc`选项: 将会根据设计生成`C++`或`SystemC`代码  
- 使用`--lint-only`选项: <font color=purple>仅对设计进行语法检查</font>,不生成输出文件  
- 使用`--xml-only`选项: Verilator 将创建 XML 输出，可用于输入其他用户设计的工具  
- 使用`-E`选项: 将根据`IEEE预处理规则`对代码进行预处理，并将输出写入标准输出.这对于提供其他工具以及调试"define”语句的扩展方式很有用    


## Binary, C++和SystemC 生成
Verilator 将使用 `--cc` 选项将 SystemVerilog 设计转换为 C++，或者使用 `--sc` 选项将其转换为 SystemC。它将转换为 C++ 并使用 `--binary` 选项将其<font color=blue>编译为可执行二进制文件</font>  

**使用上述选项时**:  
1. 读取输入的`.v`文件,并查明所有`顶层模块`.通过`--top-module`可以<font color=green>指定顶层模块</font>   
2. 将`C++/SystemC代码`写入输出文件,<font color=purple>输出文件目录可以通过`--Mdir`来指定</font>.默认输出到`obj_dir`  
3. 如果使用`--binary`或`--main`,将会生成一个`C++`顶层包装器(包含main函数的c++文件)来<font color=blue>读取命令行参数</font>、创建模型并执行模型  
4. 如果使用`--binary`或`--exe`,将创建makefile来生成仿真执行文件。否则，它会创建 makefile 来生成包含`对象文件(.o)`的存档 (.a)  
5. 如果使用`--binary`或`--build`,调用`GNU MAKE`或`CMAKE`来建立模型  


### 使用实例
**工程目录**:  
```
├── csrc                       # 源文件
│   ├── sim_main.cpp           # 主函数
│
├── vsrc                       # 源文件
│   ├── top.v                  # 设计文件

```
**verilator指令**:  
```bash
verilator --cc --exe --build sim_main.cpp top.v
```
- `--cc`: 将设计文件转换为`C++`代码并输出到`Cpp`文件中  
- `--exe`: 生成用来 产生仿真执行文件的`makefile`文件(如./obj_dir/Vtop.mk),在`obj_dir`中  
   - <font color=red>是生成可执行文件，必不可少的选项</font>.  
- `--build`: 规定verilator,调用`GNU MAKE`或`CMAKE`来创建模型  


## 更多编译选项
- `--top-module`: 指定顶层模块  
- `-j num`: 指定编译的并行线程数量  
- `-Wall`: 启用更强的语法警告  
- `--trace`: 启用波形创建  
