module MultAd(F[0], F[1], F[2], F[3], F[4], F[5], F[6], F[7], F[8], F[9], 
              F[10], F[11], F[12], F[13], F[14], F[15], C , s );
				  
input [63:0]F[15:0];
input s;
output [31:0]C;

wire [63:0]sum;

assign sum = F[0] + F[1] + F[2] + F[3] + F[4] + F[5] + F[6] + F[7] + 
             F[8] + F[9] + F[10] + F[11] + F[12] + F[13] + F[14] + F[15];
				 
assign C = (s)? sum[31:0] : sum[63:32];

endmodule 