Timing Analyzer report for LPM32
Tue Jan 26 16:18:12 2021
Quartus Prime Version 18.0.0 Build 614 04/24/2018 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Fmax Summary
  7. Timing Closure Recommendations
  8. Setup Summary
  9. Hold Summary
 10. Recovery Summary
 11. Removal Summary
 12. Minimum Pulse Width Summary
 13. Setup: 'clk'
 14. Hold: 'clk'
 15. Metastability Summary
 16. Board Trace Model Assignments
 17. Input Transition Times
 18. Signal Integrity Metrics (Slow 1200mv 85c Model)
 19. Setup Transfers
 20. Hold Transfers
 21. Report TCCS
 22. Report RSKM
 23. Unconstrained Paths Summary
 24. Clock Status Summary
 25. Unconstrained Input Ports
 26. Unconstrained Output Ports
 27. Unconstrained Input Ports
 28. Unconstrained Output Ports
 29. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                         ;
+-----------------------+---------------------------------------------------------+
; Quartus Prime Version ; Version 18.0.0 Build 614 04/24/2018 SJ Standard Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                  ;
; Revision Name         ; LPM32                                                   ;
; Device Family         ; Cyclone IV E                                            ;
; Device Name           ; EP4CE22F17C8                                            ;
; Timing Models         ; Final                                                   ;
; Delay Model           ; Slow 1200mV 85C Model                                   ;
; Rise/Fall Delays      ; Enabled                                                 ;
+-----------------------+---------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.02        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   1.3%      ;
;     Processor 3            ;   0.9%      ;
;     Processor 4            ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; LPM32.sdc     ; OK     ; Tue Jan 26 16:18:12 2021 ;
+---------------+--------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                           ;
+------------+------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period  ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 100.000 ; 10.0 MHz  ; 0.000 ; 50.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Fmax Summary                                     ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 147.67 MHz ; 147.67 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------+
; Setup Summary                  ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; 93.228 ; 0.000         ;
+-------+--------+---------------+


+-------------------------------+
; Hold Summary                  ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.454 ; 0.000         ;
+-------+-------+---------------+


--------------------
; Recovery Summary ;
--------------------
No paths to report.


-------------------
; Removal Summary ;
-------------------
No paths to report.


+--------------------------------+
; Minimum Pulse Width Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; 49.626 ; 0.000         ;
+-------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'clk'                                                                                                                                                                                            ;
+--------+---------------------------------------------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                       ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 93.228 ; midi_in_2:inst|uart_rx:URX|new_rx_data                                          ; midi_in_2:inst|byte1[3]                ; clk          ; clk         ; 100.000      ; -0.083     ; 6.710      ;
; 93.228 ; midi_in_2:inst|uart_rx:URX|new_rx_data                                          ; midi_in_2:inst|byte1[2]                ; clk          ; clk         ; 100.000      ; -0.083     ; 6.710      ;
; 93.228 ; midi_in_2:inst|uart_rx:URX|new_rx_data                                          ; midi_in_2:inst|byte1[0]                ; clk          ; clk         ; 100.000      ; -0.083     ; 6.710      ;
; 93.228 ; midi_in_2:inst|uart_rx:URX|new_rx_data                                          ; midi_in_2:inst|byte1[1]                ; clk          ; clk         ; 100.000      ; -0.083     ; 6.710      ;
; 93.228 ; midi_in_2:inst|uart_rx:URX|new_rx_data                                          ; midi_in_2:inst|byte1[7]                ; clk          ; clk         ; 100.000      ; -0.083     ; 6.710      ;
; 93.228 ; midi_in_2:inst|uart_rx:URX|new_rx_data                                          ; midi_in_2:inst|byte1[4]                ; clk          ; clk         ; 100.000      ; -0.083     ; 6.710      ;
; 93.228 ; midi_in_2:inst|uart_rx:URX|new_rx_data                                          ; midi_in_2:inst|byte1[5]                ; clk          ; clk         ; 100.000      ; -0.083     ; 6.710      ;
; 93.228 ; midi_in_2:inst|uart_rx:URX|new_rx_data                                          ; midi_in_2:inst|byte1[6]                ; clk          ; clk         ; 100.000      ; -0.083     ; 6.710      ;
; 94.444 ; midi_in_2:inst|rcv_state.00000001                                               ; midi_in_2:inst|byte2[3]                ; clk          ; clk         ; 100.000      ; -0.076     ; 5.501      ;
; 94.444 ; midi_in_2:inst|rcv_state.00000001                                               ; midi_in_2:inst|byte2[2]                ; clk          ; clk         ; 100.000      ; -0.076     ; 5.501      ;
; 94.444 ; midi_in_2:inst|rcv_state.00000001                                               ; midi_in_2:inst|byte2[0]                ; clk          ; clk         ; 100.000      ; -0.076     ; 5.501      ;
; 94.444 ; midi_in_2:inst|rcv_state.00000001                                               ; midi_in_2:inst|byte2[1]                ; clk          ; clk         ; 100.000      ; -0.076     ; 5.501      ;
; 94.444 ; midi_in_2:inst|rcv_state.00000001                                               ; midi_in_2:inst|byte2[4]                ; clk          ; clk         ; 100.000      ; -0.076     ; 5.501      ;
; 94.444 ; midi_in_2:inst|rcv_state.00000001                                               ; midi_in_2:inst|byte2[5]                ; clk          ; clk         ; 100.000      ; -0.076     ; 5.501      ;
; 94.444 ; midi_in_2:inst|rcv_state.00000001                                               ; midi_in_2:inst|byte2[6]                ; clk          ; clk         ; 100.000      ; -0.076     ; 5.501      ;
; 94.483 ; FR1:inst2|altsyncram:altsyncram_component|altsyncram_jt81:auto_generated|q_a[0] ; counter328:inst4|cnt[31]               ; clk          ; clk         ; 100.000      ; -0.429     ; 5.109      ;
; 94.629 ; FR1:inst2|altsyncram:altsyncram_component|altsyncram_jt81:auto_generated|q_a[0] ; counter328:inst4|cnt[29]               ; clk          ; clk         ; 100.000      ; -0.429     ; 4.963      ;
; 94.659 ; FR1:inst2|altsyncram:altsyncram_component|altsyncram_jt81:auto_generated|q_a[0] ; counter328:inst4|cnt[30]               ; clk          ; clk         ; 100.000      ; -0.429     ; 4.933      ;
; 94.659 ; FR1:inst2|altsyncram:altsyncram_component|altsyncram_jt81:auto_generated|q_a[2] ; counter328:inst4|cnt[31]               ; clk          ; clk         ; 100.000      ; -0.429     ; 4.933      ;
; 94.717 ; midi_in_2:inst|rcv_state.00000000                                               ; midi_in_2:inst|byte2[3]                ; clk          ; clk         ; 100.000      ; -0.076     ; 5.228      ;
; 94.717 ; midi_in_2:inst|rcv_state.00000000                                               ; midi_in_2:inst|byte2[2]                ; clk          ; clk         ; 100.000      ; -0.076     ; 5.228      ;
; 94.717 ; midi_in_2:inst|rcv_state.00000000                                               ; midi_in_2:inst|byte2[0]                ; clk          ; clk         ; 100.000      ; -0.076     ; 5.228      ;
; 94.717 ; midi_in_2:inst|rcv_state.00000000                                               ; midi_in_2:inst|byte2[1]                ; clk          ; clk         ; 100.000      ; -0.076     ; 5.228      ;
; 94.717 ; midi_in_2:inst|rcv_state.00000000                                               ; midi_in_2:inst|byte2[4]                ; clk          ; clk         ; 100.000      ; -0.076     ; 5.228      ;
; 94.717 ; midi_in_2:inst|rcv_state.00000000                                               ; midi_in_2:inst|byte2[5]                ; clk          ; clk         ; 100.000      ; -0.076     ; 5.228      ;
; 94.717 ; midi_in_2:inst|rcv_state.00000000                                               ; midi_in_2:inst|byte2[6]                ; clk          ; clk         ; 100.000      ; -0.076     ; 5.228      ;
; 94.723 ; FR1:inst2|altsyncram:altsyncram_component|altsyncram_jt81:auto_generated|q_a[5] ; counter328:inst4|cnt[31]               ; clk          ; clk         ; 100.000      ; -0.429     ; 4.869      ;
; 94.756 ; FR1:inst2|altsyncram:altsyncram_component|altsyncram_jt81:auto_generated|q_a[1] ; counter328:inst4|cnt[30]               ; clk          ; clk         ; 100.000      ; -0.429     ; 4.836      ;
; 94.764 ; FR1:inst2|altsyncram:altsyncram_component|altsyncram_jt81:auto_generated|q_a[1] ; counter328:inst4|cnt[31]               ; clk          ; clk         ; 100.000      ; -0.429     ; 4.828      ;
; 94.775 ; FR1:inst2|altsyncram:altsyncram_component|altsyncram_jt81:auto_generated|q_a[0] ; counter328:inst4|cnt[27]               ; clk          ; clk         ; 100.000      ; -0.429     ; 4.817      ;
; 94.787 ; FR1:inst2|altsyncram:altsyncram_component|altsyncram_jt81:auto_generated|q_a[5] ; counter328:inst4|cnt[30]               ; clk          ; clk         ; 100.000      ; -0.429     ; 4.805      ;
; 94.805 ; FR1:inst2|altsyncram:altsyncram_component|altsyncram_jt81:auto_generated|q_a[0] ; counter328:inst4|cnt[28]               ; clk          ; clk         ; 100.000      ; -0.429     ; 4.787      ;
; 94.805 ; FR1:inst2|altsyncram:altsyncram_component|altsyncram_jt81:auto_generated|q_a[2] ; counter328:inst4|cnt[29]               ; clk          ; clk         ; 100.000      ; -0.429     ; 4.787      ;
; 94.835 ; FR1:inst2|altsyncram:altsyncram_component|altsyncram_jt81:auto_generated|q_a[2] ; counter328:inst4|cnt[30]               ; clk          ; clk         ; 100.000      ; -0.429     ; 4.757      ;
; 94.850 ; FR1:inst2|altsyncram:altsyncram_component|altsyncram_jt81:auto_generated|q_a[3] ; counter328:inst4|cnt[31]               ; clk          ; clk         ; 100.000      ; -0.429     ; 4.742      ;
; 94.863 ; FR1:inst2|altsyncram:altsyncram_component|altsyncram_jt81:auto_generated|q_a[4] ; counter328:inst4|cnt[31]               ; clk          ; clk         ; 100.000      ; -0.429     ; 4.729      ;
; 94.866 ; FR1:inst2|altsyncram:altsyncram_component|altsyncram_jt81:auto_generated|q_a[3] ; counter328:inst4|cnt[30]               ; clk          ; clk         ; 100.000      ; -0.429     ; 4.726      ;
; 94.869 ; FR1:inst2|altsyncram:altsyncram_component|altsyncram_jt81:auto_generated|q_a[5] ; counter328:inst4|cnt[29]               ; clk          ; clk         ; 100.000      ; -0.429     ; 4.723      ;
; 94.902 ; FR1:inst2|altsyncram:altsyncram_component|altsyncram_jt81:auto_generated|q_a[1] ; counter328:inst4|cnt[28]               ; clk          ; clk         ; 100.000      ; -0.429     ; 4.690      ;
; 94.910 ; FR1:inst2|altsyncram:altsyncram_component|altsyncram_jt81:auto_generated|q_a[1] ; counter328:inst4|cnt[29]               ; clk          ; clk         ; 100.000      ; -0.429     ; 4.682      ;
; 94.921 ; FR1:inst2|altsyncram:altsyncram_component|altsyncram_jt81:auto_generated|q_a[0] ; counter328:inst4|cnt[25]               ; clk          ; clk         ; 100.000      ; -0.429     ; 4.671      ;
; 94.933 ; FR1:inst2|altsyncram:altsyncram_component|altsyncram_jt81:auto_generated|q_a[5] ; counter328:inst4|cnt[28]               ; clk          ; clk         ; 100.000      ; -0.429     ; 4.659      ;
; 94.934 ; midi_in_2:inst|baud_gen:BG|counter[3]                                           ; midi_in_2:inst|baud_gen:BG|ce_16       ; clk          ; clk         ; 100.000      ; -0.081     ; 5.006      ;
; 94.951 ; FR1:inst2|altsyncram:altsyncram_component|altsyncram_jt81:auto_generated|q_a[0] ; counter328:inst4|cnt[26]               ; clk          ; clk         ; 100.000      ; -0.429     ; 4.641      ;
; 94.951 ; FR1:inst2|altsyncram:altsyncram_component|altsyncram_jt81:auto_generated|q_a[6] ; counter328:inst4|cnt[31]               ; clk          ; clk         ; 100.000      ; -0.429     ; 4.641      ;
; 94.951 ; FR1:inst2|altsyncram:altsyncram_component|altsyncram_jt81:auto_generated|q_a[2] ; counter328:inst4|cnt[27]               ; clk          ; clk         ; 100.000      ; -0.429     ; 4.641      ;
; 94.981 ; FR1:inst2|altsyncram:altsyncram_component|altsyncram_jt81:auto_generated|q_a[2] ; counter328:inst4|cnt[28]               ; clk          ; clk         ; 100.000      ; -0.429     ; 4.611      ;
; 94.996 ; FR1:inst2|altsyncram:altsyncram_component|altsyncram_jt81:auto_generated|q_a[3] ; counter328:inst4|cnt[29]               ; clk          ; clk         ; 100.000      ; -0.429     ; 4.596      ;
; 95.009 ; FR1:inst2|altsyncram:altsyncram_component|altsyncram_jt81:auto_generated|q_a[4] ; counter328:inst4|cnt[29]               ; clk          ; clk         ; 100.000      ; -0.429     ; 4.583      ;
; 95.012 ; FR1:inst2|altsyncram:altsyncram_component|altsyncram_jt81:auto_generated|q_a[3] ; counter328:inst4|cnt[28]               ; clk          ; clk         ; 100.000      ; -0.429     ; 4.580      ;
; 95.015 ; FR1:inst2|altsyncram:altsyncram_component|altsyncram_jt81:auto_generated|q_a[5] ; counter328:inst4|cnt[27]               ; clk          ; clk         ; 100.000      ; -0.429     ; 4.577      ;
; 95.039 ; FR1:inst2|altsyncram:altsyncram_component|altsyncram_jt81:auto_generated|q_a[4] ; counter328:inst4|cnt[30]               ; clk          ; clk         ; 100.000      ; -0.429     ; 4.553      ;
; 95.040 ; midi_in_2:inst|baud_gen:BG|counter[0]                                           ; midi_in_2:inst|baud_gen:BG|counter[15] ; clk          ; clk         ; 100.000      ; -0.080     ; 4.901      ;
; 95.048 ; FR1:inst2|altsyncram:altsyncram_component|altsyncram_jt81:auto_generated|q_a[1] ; counter328:inst4|cnt[26]               ; clk          ; clk         ; 100.000      ; -0.429     ; 4.544      ;
; 95.056 ; FR1:inst2|altsyncram:altsyncram_component|altsyncram_jt81:auto_generated|q_a[1] ; counter328:inst4|cnt[27]               ; clk          ; clk         ; 100.000      ; -0.429     ; 4.536      ;
; 95.067 ; FR1:inst2|altsyncram:altsyncram_component|altsyncram_jt81:auto_generated|q_a[0] ; counter328:inst4|cnt[23]               ; clk          ; clk         ; 100.000      ; -0.429     ; 4.525      ;
; 95.079 ; FR1:inst2|altsyncram:altsyncram_component|altsyncram_jt81:auto_generated|q_a[5] ; counter328:inst4|cnt[26]               ; clk          ; clk         ; 100.000      ; -0.429     ; 4.513      ;
; 95.097 ; FR1:inst2|altsyncram:altsyncram_component|altsyncram_jt81:auto_generated|q_a[0] ; counter328:inst4|cnt[24]               ; clk          ; clk         ; 100.000      ; -0.429     ; 4.495      ;
; 95.097 ; FR1:inst2|altsyncram:altsyncram_component|altsyncram_jt81:auto_generated|q_a[6] ; counter328:inst4|cnt[29]               ; clk          ; clk         ; 100.000      ; -0.429     ; 4.495      ;
; 95.097 ; FR1:inst2|altsyncram:altsyncram_component|altsyncram_jt81:auto_generated|q_a[2] ; counter328:inst4|cnt[25]               ; clk          ; clk         ; 100.000      ; -0.429     ; 4.495      ;
; 95.097 ; midi_in_2:inst|baud_gen:BG|counter[0]                                           ; midi_in_2:inst|baud_gen:BG|counter[12] ; clk          ; clk         ; 100.000      ; -0.080     ; 4.844      ;
; 95.122 ; midi_in_2:inst|baud_gen:BG|counter[1]                                           ; midi_in_2:inst|baud_gen:BG|ce_16       ; clk          ; clk         ; 100.000      ; -0.081     ; 4.818      ;
; 95.127 ; FR1:inst2|altsyncram:altsyncram_component|altsyncram_jt81:auto_generated|q_a[6] ; counter328:inst4|cnt[30]               ; clk          ; clk         ; 100.000      ; -0.429     ; 4.465      ;
; 95.127 ; FR1:inst2|altsyncram:altsyncram_component|altsyncram_jt81:auto_generated|q_a[2] ; counter328:inst4|cnt[26]               ; clk          ; clk         ; 100.000      ; -0.429     ; 4.465      ;
; 95.138 ; FR1:inst2|altsyncram:altsyncram_component|altsyncram_jt81:auto_generated|q_a[7] ; counter328:inst4|cnt[31]               ; clk          ; clk         ; 100.000      ; -0.429     ; 4.454      ;
; 95.142 ; FR1:inst2|altsyncram:altsyncram_component|altsyncram_jt81:auto_generated|q_a[3] ; counter328:inst4|cnt[27]               ; clk          ; clk         ; 100.000      ; -0.429     ; 4.450      ;
; 95.155 ; FR1:inst2|altsyncram:altsyncram_component|altsyncram_jt81:auto_generated|q_a[4] ; counter328:inst4|cnt[27]               ; clk          ; clk         ; 100.000      ; -0.429     ; 4.437      ;
; 95.158 ; FR1:inst2|altsyncram:altsyncram_component|altsyncram_jt81:auto_generated|q_a[3] ; counter328:inst4|cnt[26]               ; clk          ; clk         ; 100.000      ; -0.429     ; 4.434      ;
; 95.161 ; FR1:inst2|altsyncram:altsyncram_component|altsyncram_jt81:auto_generated|q_a[5] ; counter328:inst4|cnt[25]               ; clk          ; clk         ; 100.000      ; -0.429     ; 4.431      ;
; 95.163 ; FR1:inst2|altsyncram:altsyncram_component|altsyncram_jt81:auto_generated|q_a[7] ; counter328:inst4|cnt[30]               ; clk          ; clk         ; 100.000      ; -0.429     ; 4.429      ;
; 95.185 ; FR1:inst2|altsyncram:altsyncram_component|altsyncram_jt81:auto_generated|q_a[4] ; counter328:inst4|cnt[28]               ; clk          ; clk         ; 100.000      ; -0.429     ; 4.407      ;
; 95.194 ; FR1:inst2|altsyncram:altsyncram_component|altsyncram_jt81:auto_generated|q_a[1] ; counter328:inst4|cnt[24]               ; clk          ; clk         ; 100.000      ; -0.429     ; 4.398      ;
; 95.202 ; FR1:inst2|altsyncram:altsyncram_component|altsyncram_jt81:auto_generated|q_a[1] ; counter328:inst4|cnt[25]               ; clk          ; clk         ; 100.000      ; -0.429     ; 4.390      ;
; 95.213 ; FR1:inst2|altsyncram:altsyncram_component|altsyncram_jt81:auto_generated|q_a[0] ; counter328:inst4|cnt[21]               ; clk          ; clk         ; 100.000      ; -0.429     ; 4.379      ;
; 95.225 ; FR1:inst2|altsyncram:altsyncram_component|altsyncram_jt81:auto_generated|q_a[5] ; counter328:inst4|cnt[24]               ; clk          ; clk         ; 100.000      ; -0.429     ; 4.367      ;
; 95.243 ; FR1:inst2|altsyncram:altsyncram_component|altsyncram_jt81:auto_generated|q_a[0] ; counter328:inst4|cnt[22]               ; clk          ; clk         ; 100.000      ; -0.429     ; 4.349      ;
; 95.243 ; FR1:inst2|altsyncram:altsyncram_component|altsyncram_jt81:auto_generated|q_a[6] ; counter328:inst4|cnt[27]               ; clk          ; clk         ; 100.000      ; -0.429     ; 4.349      ;
; 95.243 ; FR1:inst2|altsyncram:altsyncram_component|altsyncram_jt81:auto_generated|q_a[2] ; counter328:inst4|cnt[23]               ; clk          ; clk         ; 100.000      ; -0.429     ; 4.349      ;
; 95.261 ; midi_in_2:inst|baud_gen:BG|counter[2]                                           ; midi_in_2:inst|baud_gen:BG|ce_16       ; clk          ; clk         ; 100.000      ; -0.081     ; 4.679      ;
; 95.267 ; midi_in_2:inst|baud_gen:BG|counter[3]                                           ; midi_in_2:inst|baud_gen:BG|counter[0]  ; clk          ; clk         ; 100.000      ; -0.080     ; 4.674      ;
; 95.267 ; midi_in_2:inst|baud_gen:BG|counter[3]                                           ; midi_in_2:inst|baud_gen:BG|counter[8]  ; clk          ; clk         ; 100.000      ; -0.080     ; 4.674      ;
; 95.267 ; midi_in_2:inst|baud_gen:BG|counter[3]                                           ; midi_in_2:inst|baud_gen:BG|counter[1]  ; clk          ; clk         ; 100.000      ; -0.080     ; 4.674      ;
; 95.267 ; midi_in_2:inst|baud_gen:BG|counter[3]                                           ; midi_in_2:inst|baud_gen:BG|counter[2]  ; clk          ; clk         ; 100.000      ; -0.080     ; 4.674      ;
; 95.267 ; midi_in_2:inst|baud_gen:BG|counter[3]                                           ; midi_in_2:inst|baud_gen:BG|counter[3]  ; clk          ; clk         ; 100.000      ; -0.080     ; 4.674      ;
; 95.267 ; midi_in_2:inst|baud_gen:BG|counter[3]                                           ; midi_in_2:inst|baud_gen:BG|counter[4]  ; clk          ; clk         ; 100.000      ; -0.080     ; 4.674      ;
; 95.267 ; midi_in_2:inst|baud_gen:BG|counter[3]                                           ; midi_in_2:inst|baud_gen:BG|counter[5]  ; clk          ; clk         ; 100.000      ; -0.080     ; 4.674      ;
; 95.267 ; midi_in_2:inst|baud_gen:BG|counter[3]                                           ; midi_in_2:inst|baud_gen:BG|counter[6]  ; clk          ; clk         ; 100.000      ; -0.080     ; 4.674      ;
; 95.267 ; midi_in_2:inst|baud_gen:BG|counter[3]                                           ; midi_in_2:inst|baud_gen:BG|counter[7]  ; clk          ; clk         ; 100.000      ; -0.080     ; 4.674      ;
; 95.267 ; midi_in_2:inst|baud_gen:BG|counter[3]                                           ; midi_in_2:inst|baud_gen:BG|counter[9]  ; clk          ; clk         ; 100.000      ; -0.080     ; 4.674      ;
; 95.267 ; midi_in_2:inst|baud_gen:BG|counter[3]                                           ; midi_in_2:inst|baud_gen:BG|counter[10] ; clk          ; clk         ; 100.000      ; -0.080     ; 4.674      ;
; 95.267 ; midi_in_2:inst|baud_gen:BG|counter[3]                                           ; midi_in_2:inst|baud_gen:BG|counter[15] ; clk          ; clk         ; 100.000      ; -0.080     ; 4.674      ;
; 95.267 ; midi_in_2:inst|baud_gen:BG|counter[3]                                           ; midi_in_2:inst|baud_gen:BG|counter[11] ; clk          ; clk         ; 100.000      ; -0.080     ; 4.674      ;
; 95.267 ; midi_in_2:inst|baud_gen:BG|counter[3]                                           ; midi_in_2:inst|baud_gen:BG|counter[12] ; clk          ; clk         ; 100.000      ; -0.080     ; 4.674      ;
; 95.267 ; midi_in_2:inst|baud_gen:BG|counter[3]                                           ; midi_in_2:inst|baud_gen:BG|counter[13] ; clk          ; clk         ; 100.000      ; -0.080     ; 4.674      ;
; 95.267 ; midi_in_2:inst|baud_gen:BG|counter[3]                                           ; midi_in_2:inst|baud_gen:BG|counter[14] ; clk          ; clk         ; 100.000      ; -0.080     ; 4.674      ;
; 95.273 ; FR1:inst2|altsyncram:altsyncram_component|altsyncram_jt81:auto_generated|q_a[6] ; counter328:inst4|cnt[28]               ; clk          ; clk         ; 100.000      ; -0.429     ; 4.319      ;
; 95.273 ; FR1:inst2|altsyncram:altsyncram_component|altsyncram_jt81:auto_generated|q_a[2] ; counter328:inst4|cnt[24]               ; clk          ; clk         ; 100.000      ; -0.429     ; 4.319      ;
; 95.281 ; midi_in_2:inst|baud_gen:BG|counter[1]                                           ; midi_in_2:inst|baud_gen:BG|counter[12] ; clk          ; clk         ; 100.000      ; -0.080     ; 4.660      ;
; 95.284 ; FR1:inst2|altsyncram:altsyncram_component|altsyncram_jt81:auto_generated|q_a[7] ; counter328:inst4|cnt[29]               ; clk          ; clk         ; 100.000      ; -0.429     ; 4.308      ;
; 95.288 ; FR1:inst2|altsyncram:altsyncram_component|altsyncram_jt81:auto_generated|q_a[3] ; counter328:inst4|cnt[25]               ; clk          ; clk         ; 100.000      ; -0.429     ; 4.304      ;
+--------+---------------------------------------------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'clk'                                                                                                                                                     ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.454 ; midi_in_2:inst|uart_rx:URX|bit_count[1] ; midi_in_2:inst|uart_rx:URX|bit_count[1] ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; midi_in_2:inst|uart_rx:URX|bit_count[2] ; midi_in_2:inst|uart_rx:URX|bit_count[2] ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; midi_in_2:inst|uart_rx:URX|rx_busy      ; midi_in_2:inst|uart_rx:URX|rx_busy      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; midi_in_2:inst|uart_rx:URX|count16[2]   ; midi_in_2:inst|uart_rx:URX|count16[2]   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; midi_in_2:inst|uart_rx:URX|count16[1]   ; midi_in_2:inst|uart_rx:URX|count16[1]   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.455 ; midi_in_2:inst|rcv_state.00000001       ; midi_in_2:inst|rcv_state.00000001       ; clk          ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; midi_in_2:inst|rcv_state.00000000       ; midi_in_2:inst|rcv_state.00000000       ; clk          ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; midi_in_2:inst|rcv_state.00000010       ; midi_in_2:inst|rcv_state.00000010       ; clk          ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.466 ; midi_in_2:inst|uart_rx:URX|count16[0]   ; midi_in_2:inst|uart_rx:URX|count16[0]   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.758      ;
; 0.485 ; midi_in_2:inst|midi_command_ready       ; midi_in_2:inst|midi_command_ready       ; clk          ; clk         ; 0.000        ; 0.049      ; 0.746      ;
; 0.502 ; midi_in_2:inst|uart_rx:URX|data_buf[0]  ; midi_in_2:inst|uart_rx:URX|rx_data[0]   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.794      ;
; 0.502 ; midi_in_2:inst|uart_rx:URX|in_sync[0]   ; midi_in_2:inst|uart_rx:URX|in_sync[1]   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.794      ;
; 0.509 ; midi_in_2:inst|uart_rx:URX|data_buf[3]  ; midi_in_2:inst|uart_rx:URX|data_buf[2]  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.801      ;
; 0.509 ; midi_in_2:inst|uart_rx:URX|bit_count[0] ; midi_in_2:inst|uart_rx:URX|bit_count[2] ; clk          ; clk         ; 0.000        ; 0.080      ; 0.801      ;
; 0.511 ; midi_in_2:inst|uart_rx:URX|data_buf[1]  ; midi_in_2:inst|uart_rx:URX|data_buf[0]  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.803      ;
; 0.511 ; midi_in_2:inst|uart_rx:URX|data_buf[1]  ; midi_in_2:inst|uart_rx:URX|rx_data[1]   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.803      ;
; 0.511 ; midi_in_2:inst|uart_rx:URX|data_buf[3]  ; midi_in_2:inst|uart_rx:URX|rx_data[3]   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.803      ;
; 0.511 ; midi_in_2:inst|uart_rx:URX|bit_count[0] ; midi_in_2:inst|uart_rx:URX|bit_count[1] ; clk          ; clk         ; 0.000        ; 0.080      ; 0.803      ;
; 0.513 ; midi_in_2:inst|uart_rx:URX|data_buf[4]  ; midi_in_2:inst|uart_rx:URX|rx_data[4]   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.805      ;
; 0.514 ; midi_in_2:inst|uart_rx:URX|data_buf[4]  ; midi_in_2:inst|uart_rx:URX|data_buf[3]  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.806      ;
; 0.529 ; midi_in_2:inst|uart_rx:URX|data_buf[7]  ; midi_in_2:inst|uart_rx:URX|data_buf[6]  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.821      ;
; 0.534 ; midi_in_2:inst|uart_rx:URX|count16[0]   ; midi_in_2:inst|uart_rx:URX|count16[2]   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.826      ;
; 0.684 ; midi_in_2:inst|uart_rx:URX|in_sync[1]   ; midi_in_2:inst|uart_rx:URX|count16[3]   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.976      ;
; 0.700 ; midi_in_2:inst|uart_rx:URX|data_buf[2]  ; midi_in_2:inst|uart_rx:URX|rx_data[2]   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.992      ;
; 0.702 ; midi_in_2:inst|uart_rx:URX|data_buf[2]  ; midi_in_2:inst|uart_rx:URX|data_buf[1]  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.994      ;
; 0.708 ; midi_in_2:inst|uart_rx:URX|data_buf[6]  ; midi_in_2:inst|uart_rx:URX|data_buf[5]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.000      ;
; 0.711 ; midi_in_2:inst|uart_rx:URX|data_buf[6]  ; midi_in_2:inst|uart_rx:URX|rx_data[6]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.003      ;
; 0.721 ; midi_in_2:inst|uart_rx:URX|count16[3]   ; midi_in_2:inst|uart_rx:URX|rx_busy      ; clk          ; clk         ; 0.000        ; 0.080      ; 1.013      ;
; 0.722 ; midi_in_2:inst|rcv_state.00000000       ; midi_in_2:inst|rcv_state.00000001       ; clk          ; clk         ; 0.000        ; 0.079      ; 1.013      ;
; 0.737 ; counter328:inst4|cnt[16]                ; counter328:inst4|cnt[16]                ; clk          ; clk         ; 0.000        ; 0.080      ; 1.029      ;
; 0.738 ; counter328:inst4|cnt[18]                ; counter328:inst4|cnt[18]                ; clk          ; clk         ; 0.000        ; 0.080      ; 1.030      ;
; 0.738 ; counter328:inst4|cnt[6]                 ; counter328:inst4|cnt[6]                 ; clk          ; clk         ; 0.000        ; 0.079      ; 1.029      ;
; 0.738 ; counter328:inst4|cnt[2]                 ; counter328:inst4|cnt[2]                 ; clk          ; clk         ; 0.000        ; 0.079      ; 1.029      ;
; 0.739 ; counter328:inst4|cnt[19]                ; counter328:inst4|cnt[19]                ; clk          ; clk         ; 0.000        ; 0.080      ; 1.031      ;
; 0.739 ; counter328:inst4|cnt[15]                ; counter328:inst4|cnt[15]                ; clk          ; clk         ; 0.000        ; 0.079      ; 1.030      ;
; 0.739 ; counter328:inst4|cnt[4]                 ; counter328:inst4|cnt[4]                 ; clk          ; clk         ; 0.000        ; 0.079      ; 1.030      ;
; 0.739 ; counter328:inst4|cnt[3]                 ; counter328:inst4|cnt[3]                 ; clk          ; clk         ; 0.000        ; 0.079      ; 1.030      ;
; 0.740 ; counter328:inst4|cnt[21]                ; counter328:inst4|cnt[21]                ; clk          ; clk         ; 0.000        ; 0.080      ; 1.032      ;
; 0.740 ; counter328:inst4|cnt[13]                ; counter328:inst4|cnt[13]                ; clk          ; clk         ; 0.000        ; 0.079      ; 1.031      ;
; 0.740 ; counter328:inst4|cnt[8]                 ; counter328:inst4|cnt[8]                 ; clk          ; clk         ; 0.000        ; 0.079      ; 1.031      ;
; 0.741 ; counter328:inst4|cnt[9]                 ; counter328:inst4|cnt[9]                 ; clk          ; clk         ; 0.000        ; 0.079      ; 1.032      ;
; 0.742 ; counter328:inst4|cnt[7]                 ; counter328:inst4|cnt[7]                 ; clk          ; clk         ; 0.000        ; 0.079      ; 1.033      ;
; 0.749 ; midi_in_2:inst|uart_rx:URX|in_sync[1]   ; midi_in_2:inst|uart_rx:URX|count16[1]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.041      ;
; 0.749 ; midi_in_2:inst|uart_rx:URX|in_sync[1]   ; midi_in_2:inst|uart_rx:URX|count16[0]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.041      ;
; 0.763 ; midi_in_2:inst|baud_gen:BG|counter[2]   ; midi_in_2:inst|baud_gen:BG|counter[2]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.055      ;
; 0.764 ; counter328:inst4|cnt[30]                ; counter328:inst4|cnt[30]                ; clk          ; clk         ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; midi_in_2:inst|baud_gen:BG|counter[4]   ; midi_in_2:inst|baud_gen:BG|counter[4]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; midi_in_2:inst|baud_gen:BG|counter[14]  ; midi_in_2:inst|baud_gen:BG|counter[14]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.056      ;
; 0.765 ; counter328:inst4|cnt[29]                ; counter328:inst4|cnt[29]                ; clk          ; clk         ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; counter328:inst4|cnt[28]                ; counter328:inst4|cnt[28]                ; clk          ; clk         ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; counter328:inst4|cnt[27]                ; counter328:inst4|cnt[27]                ; clk          ; clk         ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; midi_in_2:inst|baud_gen:BG|counter[8]   ; midi_in_2:inst|baud_gen:BG|counter[8]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; midi_in_2:inst|baud_gen:BG|counter[6]   ; midi_in_2:inst|baud_gen:BG|counter[6]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; midi_in_2:inst|baud_gen:BG|counter[11]  ; midi_in_2:inst|baud_gen:BG|counter[11]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; midi_in_2:inst|baud_gen:BG|counter[12]  ; midi_in_2:inst|baud_gen:BG|counter[12]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; midi_in_2:inst|baud_gen:BG|counter[13]  ; midi_in_2:inst|baud_gen:BG|counter[13]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.057      ;
; 0.766 ; counter328:inst4|cnt[31]                ; counter328:inst4|cnt[31]                ; clk          ; clk         ; 0.000        ; 0.080      ; 1.058      ;
; 0.766 ; midi_in_2:inst|baud_gen:BG|counter[15]  ; midi_in_2:inst|baud_gen:BG|counter[15]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.058      ;
; 0.767 ; counter328:inst4|cnt[25]                ; counter328:inst4|cnt[25]                ; clk          ; clk         ; 0.000        ; 0.080      ; 1.059      ;
; 0.767 ; midi_in_2:inst|baud_gen:BG|counter[7]   ; midi_in_2:inst|baud_gen:BG|counter[7]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.059      ;
; 0.783 ; midi_in_2:inst|uart_rx:URX|count16[1]   ; midi_in_2:inst|uart_rx:URX|count16[2]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.075      ;
; 0.786 ; midi_in_2:inst|baud_gen:BG|counter[1]   ; midi_in_2:inst|baud_gen:BG|counter[1]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.078      ;
; 0.786 ; midi_in_2:inst|baud_gen:BG|counter[5]   ; midi_in_2:inst|baud_gen:BG|counter[5]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.078      ;
; 0.787 ; midi_in_2:inst|baud_gen:BG|counter[0]   ; midi_in_2:inst|baud_gen:BG|counter[0]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.079      ;
; 0.788 ; midi_in_2:inst|baud_gen:BG|counter[3]   ; midi_in_2:inst|baud_gen:BG|counter[3]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.080      ;
; 0.788 ; midi_in_2:inst|baud_gen:BG|counter[10]  ; midi_in_2:inst|baud_gen:BG|counter[10]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.080      ;
; 0.789 ; midi_in_2:inst|rcv_state.00000001       ; midi_in_2:inst|rcv_state.00000010       ; clk          ; clk         ; 0.000        ; 0.079      ; 1.080      ;
; 0.790 ; midi_in_2:inst|baud_gen:BG|counter[9]   ; midi_in_2:inst|baud_gen:BG|counter[9]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.082      ;
; 0.807 ; midi_in_2:inst|uart_rx:URX|rx_busy      ; midi_in_2:inst|uart_rx:URX|count16[1]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.099      ;
; 0.807 ; midi_in_2:inst|uart_rx:URX|rx_busy      ; midi_in_2:inst|uart_rx:URX|count16[0]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.099      ;
; 0.809 ; midi_in_2:inst|uart_rx:URX|rx_busy      ; midi_in_2:inst|uart_rx:URX|count16[3]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.101      ;
; 0.929 ; midi_in_2:inst|uart_rx:URX|bit_count[0] ; midi_in_2:inst|uart_rx:URX|bit_count[0] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.221      ;
; 0.933 ; counter328:inst4|cnt[20]                ; counter328:inst4|cnt[20]                ; clk          ; clk         ; 0.000        ; 0.080      ; 1.225      ;
; 0.934 ; counter328:inst4|cnt[11]                ; counter328:inst4|cnt[11]                ; clk          ; clk         ; 0.000        ; 0.079      ; 1.225      ;
; 0.940 ; counter328:inst4|cnt[14]                ; counter328:inst4|cnt[14]                ; clk          ; clk         ; 0.000        ; 0.079      ; 1.231      ;
; 0.940 ; counter328:inst4|cnt[12]                ; counter328:inst4|cnt[12]                ; clk          ; clk         ; 0.000        ; 0.079      ; 1.231      ;
; 0.940 ; counter328:inst4|cnt[10]                ; counter328:inst4|cnt[10]                ; clk          ; clk         ; 0.000        ; 0.079      ; 1.231      ;
; 0.945 ; counter328:inst4|cnt[23]                ; counter328:inst4|cnt[23]                ; clk          ; clk         ; 0.000        ; 0.080      ; 1.237      ;
; 0.945 ; midi_in_2:inst|uart_rx:URX|rx_data[5]   ; midi_in_2:inst|byte2[5]                 ; clk          ; clk         ; 0.000        ; 0.076      ; 1.233      ;
; 0.947 ; counter328:inst4|cnt[5]                 ; counter328:inst4|cnt[5]                 ; clk          ; clk         ; 0.000        ; 0.079      ; 1.238      ;
; 0.951 ; midi_in_2:inst|uart_rx:URX|rx_data[1]   ; midi_in_2:inst|byte2[1]                 ; clk          ; clk         ; 0.000        ; 0.076      ; 1.239      ;
; 0.956 ; midi_in_2:inst|uart_rx:URX|data_buf[5]  ; midi_in_2:inst|uart_rx:URX|data_buf[4]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.248      ;
; 0.965 ; midi_in_2:inst|uart_rx:URX|rx_data[5]   ; midi_in_2:inst|byte1[5]                 ; clk          ; clk         ; 0.000        ; 0.077      ; 1.254      ;
; 0.966 ; counter328:inst4|cnt[26]                ; counter328:inst4|cnt[26]                ; clk          ; clk         ; 0.000        ; 0.080      ; 1.258      ;
; 0.967 ; midi_in_2:inst|uart_rx:URX|rx_data[1]   ; midi_in_2:inst|byte1[1]                 ; clk          ; clk         ; 0.000        ; 0.077      ; 1.256      ;
; 0.969 ; midi_in_2:inst|uart_rx:URX|count16[0]   ; midi_in_2:inst|uart_rx:URX|count16[1]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.261      ;
; 0.976 ; midi_in_2:inst|uart_rx:URX|rx_data[3]   ; midi_in_2:inst|byte2[3]                 ; clk          ; clk         ; 0.000        ; 0.076      ; 1.264      ;
; 0.976 ; midi_in_2:inst|uart_rx:URX|rx_data[4]   ; midi_in_2:inst|byte1[4]                 ; clk          ; clk         ; 0.000        ; 0.077      ; 1.265      ;
; 0.980 ; midi_in_2:inst|uart_rx:URX|rx_data[4]   ; midi_in_2:inst|byte2[4]                 ; clk          ; clk         ; 0.000        ; 0.076      ; 1.268      ;
; 0.980 ; midi_in_2:inst|uart_rx:URX|rx_data[6]   ; midi_in_2:inst|byte1[6]                 ; clk          ; clk         ; 0.000        ; 0.077      ; 1.269      ;
; 0.987 ; counter328:inst4|cnt[0]                 ; counter328:inst4|cnt[0]                 ; clk          ; clk         ; 0.000        ; 0.079      ; 1.278      ;
; 0.994 ; counter328:inst4|cnt[17]                ; counter328:inst4|cnt[17]                ; clk          ; clk         ; 0.000        ; 0.080      ; 1.286      ;
; 0.994 ; midi_in_2:inst|uart_rx:URX|rx_data[0]   ; midi_in_2:inst|byte1[0]                 ; clk          ; clk         ; 0.000        ; 0.077      ; 1.283      ;
; 1.004 ; midi_in_2:inst|uart_rx:URX|rx_data[2]   ; midi_in_2:inst|byte2[2]                 ; clk          ; clk         ; 0.000        ; 0.076      ; 1.292      ;
; 1.028 ; midi_in_2:inst|uart_rx:URX|bit_count[1] ; midi_in_2:inst|uart_rx:URX|bit_count[2] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.320      ;
; 1.045 ; midi_in_2:inst|uart_rx:URX|bit_count[3] ; midi_in_2:inst|uart_rx:URX|bit_count[3] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.337      ;
; 1.077 ; midi_in_2:inst|uart_rx:URX|bit_count[2] ; midi_in_2:inst|uart_rx:URX|bit_count[3] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.369      ;
; 1.091 ; counter328:inst4|cnt[15]                ; counter328:inst4|cnt[16]                ; clk          ; clk         ; 0.000        ; 0.080      ; 1.383      ;
; 1.092 ; counter328:inst4|cnt[3]                 ; counter328:inst4|cnt[4]                 ; clk          ; clk         ; 0.000        ; 0.079      ; 1.383      ;
; 1.092 ; counter328:inst4|cnt[19]                ; counter328:inst4|cnt[20]                ; clk          ; clk         ; 0.000        ; 0.080      ; 1.384      ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


-------------------------
; Metastability Summary ;
-------------------------
The design MTBF is not calculated because there are no specified synchronizers in the design.
Number of Synchronizer Chains Found: 1
Shortest Synchronizer Chain: 2 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
Worst Case Available Settling Time: 197.110 ns




+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                            ;
+-----------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin                   ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+-----------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; BUZ                   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PITCH_ROM_ADR[1]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PITCH_ROM_ADR[0]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PITCH_ROM_NOTE_ADR[6] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PITCH_ROM_NOTE_ADR[5] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PITCH_ROM_NOTE_ADR[4] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PITCH_ROM_NOTE_ADR[3] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PITCH_ROM_NOTE_ADR[2] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PITCH_ROM_NOTE_ADR[1] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PITCH_ROM_NOTE_ADR[0] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; TEST_OUT[6]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; TEST_OUT[5]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; TEST_OUT[4]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; TEST_OUT[3]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; TEST_OUT[2]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; TEST_OUT[1]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; TEST_OUT[0]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; WAVE_ROM_ADR[7]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; WAVE_ROM_ADR[6]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; WAVE_ROM_ADR[5]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; WAVE_ROM_ADR[4]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; WAVE_ROM_ADR[3]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; WAVE_ROM_ADR[2]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; WAVE_ROM_ADR[1]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; WAVE_ROM_ADR[0]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+-----------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; PITCH_ROM_IN[6]         ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; PITCH_ROM_IN[5]         ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; PITCH_ROM_IN[4]         ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; PITCH_ROM_IN[3]         ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; PITCH_ROM_IN[2]         ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; PITCH_ROM_IN[1]         ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; PITCH_ROM_IN[0]         ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; PHASE[7]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; PHASE[6]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; PHASE[5]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; PHASE[4]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; PHASE[3]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; PHASE[2]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; PHASE[1]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; PHASE[0]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CLK                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CLR                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CHAN[0]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CHAN[1]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CHAN[2]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CHAN[3]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ON                      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; MIDI_IN                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+-----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                   ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; BUZ                   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; PITCH_ROM_ADR[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; PITCH_ROM_ADR[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; PITCH_ROM_NOTE_ADR[6] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; PITCH_ROM_NOTE_ADR[5] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; PITCH_ROM_NOTE_ADR[4] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.08 V              ; -0.00457 V          ; 0.185 V                              ; 0.21 V                               ; 5.8e-09 s                   ; 4.46e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.08 V             ; -0.00457 V         ; 0.185 V                             ; 0.21 V                              ; 5.8e-09 s                  ; 4.46e-09 s                 ; Yes                       ; Yes                       ;
; PITCH_ROM_NOTE_ADR[3] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; PITCH_ROM_NOTE_ADR[2] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; PITCH_ROM_NOTE_ADR[1] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; PITCH_ROM_NOTE_ADR[0] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; TEST_OUT[6]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; TEST_OUT[5]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; TEST_OUT[4]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; TEST_OUT[3]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; TEST_OUT[2]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; TEST_OUT[1]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; TEST_OUT[0]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; WAVE_ROM_ADR[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; WAVE_ROM_ADR[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; WAVE_ROM_ADR[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; WAVE_ROM_ADR[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; WAVE_ROM_ADR[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; WAVE_ROM_ADR[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; WAVE_ROM_ADR[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; WAVE_ROM_ADR[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.6e-07 V                    ; 3.13 V              ; -0.103 V            ; 0.164 V                              ; 0.134 V                              ; 3.14e-10 s                  ; 4.05e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.6e-07 V                   ; 3.13 V             ; -0.103 V           ; 0.164 V                             ; 0.134 V                             ; 3.14e-10 s                 ; 4.05e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
+-----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1965     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1965     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 1     ; 1    ;
; Unconstrained Input Ports       ; 22    ; 22   ;
; Unconstrained Input Port Paths  ; 118   ; 118  ;
; Unconstrained Output Ports      ; 25    ; 25   ;
; Unconstrained Output Port Paths ; 89    ; 89   ;
+---------------------------------+-------+------+


+------------------------------------------------------------------+
; Clock Status Summary                                             ;
+-----------------------------------+-------+------+---------------+
; Target                            ; Clock ; Type ; Status        ;
+-----------------------------------+-------+------+---------------+
; CLK                               ; clk   ; Base ; Constrained   ;
; midi_in_2:inst|midi_command_ready ;       ; Base ; Unconstrained ;
+-----------------------------------+-------+------+---------------+


+--------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                              ;
+-----------------+--------------------------------------------------------------------------------------+
; Input Port      ; Comment                                                                              ;
+-----------------+--------------------------------------------------------------------------------------+
; CHAN[0]         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; CHAN[1]         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; CHAN[2]         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; CHAN[3]         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; CLR             ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MIDI_IN         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ON              ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PHASE[0]        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PHASE[1]        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PHASE[2]        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PHASE[3]        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PHASE[4]        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PHASE[5]        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PHASE[6]        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PHASE[7]        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PITCH_ROM_IN[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PITCH_ROM_IN[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PITCH_ROM_IN[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PITCH_ROM_IN[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PITCH_ROM_IN[4] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PITCH_ROM_IN[5] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PITCH_ROM_IN[6] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-----------------+--------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                                    ;
+-----------------------+---------------------------------------------------------------------------------------+
; Output Port           ; Comment                                                                               ;
+-----------------------+---------------------------------------------------------------------------------------+
; BUZ                   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PITCH_ROM_ADR[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PITCH_ROM_ADR[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PITCH_ROM_NOTE_ADR[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PITCH_ROM_NOTE_ADR[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PITCH_ROM_NOTE_ADR[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PITCH_ROM_NOTE_ADR[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PITCH_ROM_NOTE_ADR[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PITCH_ROM_NOTE_ADR[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PITCH_ROM_NOTE_ADR[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; TEST_OUT[0]           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; TEST_OUT[1]           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; TEST_OUT[2]           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; TEST_OUT[3]           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; TEST_OUT[4]           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; TEST_OUT[5]           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; TEST_OUT[6]           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; WAVE_ROM_ADR[0]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; WAVE_ROM_ADR[1]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; WAVE_ROM_ADR[2]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; WAVE_ROM_ADR[3]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; WAVE_ROM_ADR[4]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; WAVE_ROM_ADR[5]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; WAVE_ROM_ADR[6]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; WAVE_ROM_ADR[7]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-----------------------+---------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                              ;
+-----------------+--------------------------------------------------------------------------------------+
; Input Port      ; Comment                                                                              ;
+-----------------+--------------------------------------------------------------------------------------+
; CHAN[0]         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; CHAN[1]         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; CHAN[2]         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; CHAN[3]         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; CLR             ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MIDI_IN         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ON              ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PHASE[0]        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PHASE[1]        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PHASE[2]        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PHASE[3]        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PHASE[4]        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PHASE[5]        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PHASE[6]        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PHASE[7]        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PITCH_ROM_IN[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PITCH_ROM_IN[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PITCH_ROM_IN[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PITCH_ROM_IN[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PITCH_ROM_IN[4] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PITCH_ROM_IN[5] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PITCH_ROM_IN[6] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-----------------+--------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                                    ;
+-----------------------+---------------------------------------------------------------------------------------+
; Output Port           ; Comment                                                                               ;
+-----------------------+---------------------------------------------------------------------------------------+
; BUZ                   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PITCH_ROM_ADR[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PITCH_ROM_ADR[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PITCH_ROM_NOTE_ADR[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PITCH_ROM_NOTE_ADR[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PITCH_ROM_NOTE_ADR[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PITCH_ROM_NOTE_ADR[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PITCH_ROM_NOTE_ADR[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PITCH_ROM_NOTE_ADR[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PITCH_ROM_NOTE_ADR[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; TEST_OUT[0]           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; TEST_OUT[1]           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; TEST_OUT[2]           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; TEST_OUT[3]           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; TEST_OUT[4]           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; TEST_OUT[5]           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; TEST_OUT[6]           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; WAVE_ROM_ADR[0]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; WAVE_ROM_ADR[1]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; WAVE_ROM_ADR[2]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; WAVE_ROM_ADR[3]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; WAVE_ROM_ADR[4]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; WAVE_ROM_ADR[5]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; WAVE_ROM_ADR[6]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; WAVE_ROM_ADR[7]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-----------------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 18.0.0 Build 614 04/24/2018 SJ Standard Edition
    Info: Processing started: Tue Jan 26 16:18:11 2021
Info: Command: quartus_sta LPM32C4 -c LPM32
Info: qsta_default_script.tcl version: #2
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'LPM32.sdc'
Warning (332060): Node: midi_in_2:inst|midi_command_ready was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register midi_parse_2:inst3|note_out[6] is being clocked by midi_in_2:inst|midi_command_ready
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From clk (Rise) to clk (Rise) (setup and hold)
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info (332146): Worst-case setup slack is 93.228
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    93.228               0.000 clk 
Info (332146): Worst-case hold slack is 0.454
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.454               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 49.626
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    49.626               0.000 clk 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): The design MTBF is not calculated because there are no specified synchronizers in the design.
    Info (332114): Number of Synchronizer Chains Found: 1
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
    Info (332114): Worst Case Available Settling Time: 197.110 ns
    Info (332114): 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4743 megabytes
    Info: Processing ended: Tue Jan 26 16:18:12 2021
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:02


