# Lab: L√≥gica Sequencial

| Lab                                                                       |
|----------------------------------------------------------------------------|
| Entregue o c√≥digo pelo reposit√≥rio do ==[Classroom]({{lab_seq_classroom}})== |

!!! info "üí∞ Laborat√≥rio com pontos"
    Pode ser feito em dupla! 

!!! warning
    :zap: O laborat√≥rio s√≥ pode ser realizado com FPGA. 

## Come√ßando

Agora vamos ver como implementamos uma l√≥gica sequencia em MyHDL! At√© agora temos utilizado o `decorator`: `@always_comb` para indicar que uma fun√ß√£o deve ser interpretada como um trecho combinacional:

```py
@always_comb
def comb():
    led.next = l
```

Agora vamos come√ßar usar um novo `decorator` (`@always_seq`) para indicar que uma fun√ß√£o deve ser sequencial e depender do `clock` e do `reset`. O m√≥dulo a seguir demonstra como implementar um flip-flop tipo D em MyHDL:

```py
@block
def dff(q, d, clk, rst):
    @always_seq(clk.posedge, reset=rst)
    def seq():
        q.next = d

    return instances()
```

Notem que estamos usando `@always_seq(clk.posedge, reset=rst)`, e indicando que o m√≥dulo deve ser acionado na borda de subida do sinal `clk` e que o sinal de `reset` deve ser o `rst`.

Podemos interpretar o `def seq()` da seguinte maneira: Sempre que o sinal clock variar de `0` para `1` a fun√ß√£o √© acionada e ent√£o a sa√≠da `q` recebe a entrada `d`. Podemos visualizar isso como um `while True:` 

```py
    while True:
        q.next = d
        time.sleep(1/CLOCK)
```

Para todas as tarefas sigam o fluxo a seguir:

1. `make toplevel.rbf`
1. Programe a FPGA
1. Teste e obeserve se o resultado √© o esperado.

##  dff - FlipFlop tipo D

!!! exercise
    - File: `seq_modules.py` e `toplevel.py`

    Vamos validar o flip-flop para isso definimos o `toplevel.py` com:
    
    ```py
        ic0 = dff(ledr_s[0], sw_s[0], key_s[0], RESET_N)
    ```
    
    Mapeamos o clock para o `KEY[0]` e a entrada do dff para o `SW[0]`, notem que ao mexer a chave `SW[0]` nada acontece, o valor do LED muda apenas ap√≥s apertar o `KEY[0]` (que √© o `clock`).
    
    ==Tarefa: Execute na FPGA e teste com as chaves e bot√µes.==
    
### Aplicando
 
Com a possibilidade de executarmos uma ac√£o por clock, conseguimos realizar tarefas que n√£o eram poss√≠veis antes como por exemplo contar eventos. 
 
!!! exercise
    - File: `seq_modules.py`
    - M√≥dulo `contador(cnt, clk, rst)`
    
    Vamos implementar um contador, a ideia aqui √© contar quantas vezes o `clk` foi gerado:
    
    - `cnt`: Vetor de sa√≠da indicando quantas vezes o clock foi gerado:
    
    Tarefa:
    
    Implemente o `contador` e teste na FPGA (note que devemos comentar o `always_comb`). Toda vez que voc√™ apertar o bot√£o `key_s[0]` o valor dos LEDs deve ser incrementado.
    
    ```py
        ic1 = contador(LEDR, key_s[0], RESET_N)
        
    #    @always_comb
    #    def comb():
    #        for i in range(len(ledr_s)):
    #            LEDR[i].next = ledr_s[i]
    ```
    
    ??? tip "Solu√ß√£o"
        ```py
        @block
        def contador(leds, clk, rst):
            tmp = Signal(modbv(0)[10:])

            @always_seq(clk.posedge, reset=rst)
            def seq():
                tmp.next = tmp + 1
                leds.next = tmp

            return instances()
        ```
        
        Seria muito tentador fazer algo como:
        
        ```
        leds.next = leds + 1
        ```
        
        Mas precisamos lembrar que um sinal do m√≥dulo (argumento) n√£o pode ser *entrada* e *sa√≠da* ao mesmo tempo. Por isso temos que criar o sinal auxiliar `tmp`. Sinais auxiliares podem ser entradas e sa√≠das... na verdade n√£o podemos dizer que ele √© entrada ou sa√≠da pois s√≥ existe dentro do m√≥dulo.
 
    ==Tarefa: Execute na FPGA e teste com as chaves e bot√µes.==
 
### Clock

Os dois m√≥dulos anteriores foram realizados utilizando o bot√£o 0 (`key_s[0]`) como sinal de clock para o nosso m√≥dulo, mas isso n√£o √© o jeito certo de trabalharmos com l√≥gica sequ√™ncia. O cen√°rio correto, seria de usar um clock gerado em hardware e n√£o pelo bot√£o. A partir de agora iremos usar na entrada do clock o sinal `CLOCK_50` que √© um clock de ==50Mhz== gerado pela placa. Notem que `50Mhz` significa `50 000 000` vezes por segundo! Isso parece muito n√©? Mas, dependendo do projeto, podemos elevar o clock para 200Mhz ou usar FPGAs mais r√°pidas que chegam pr√≥ximo do 1GHz.

## Piscando o LED

Agora com o uso da l√≥gica sequencial conseguimos contar 'tempo' e gerar eventos em determinado momento. Ou seja: podemos contar 0.5 segundos e mudar o valor do led (usando como base o nosso clock que √© um valor fixo), contar mais 0.5 s e mudar novamente (fazer o famoso **pisca led**). Para isso, teremos que conseguir contar eventos de clock, e quando o valor chegar em **25 000 000** inverter o valor do LED e zerar o contador e ficar nesse loop para sempre.

Podemos usar o nosso `adder` do lab anterior como m√≥dulo de contador, conectando a sa√≠da do `adder` na entrada `x`, mas passando por um registrador antes (para apenas mudar a cada clock). A entrada `y` ser√° conectado ao valor `1`, como resultado teremos: `s = x + 1`. A express√£o ser√° executada a cada subida do clock. E `x` ser√°:

``` py
if s < MAX:
    x.next = s
else:
    x.next = 0
```

Se o valor de `s` for menor que o valor m√°ximo (define a velocidade que o LED ir√° piscar) copiamos a sa√≠da do somador para a entrada, e se o valor `MAX` for atingido, iremos zerar o somador, para come√ßarmos novamente. O HW que queremos gerar √© algo como:

![](figs/seq/lab-blink.svg)

A ideia de piscar o LED √© que temos que mudar uma vari√°vel a cada ciclo do contador. 

```
-----------           -------------
           |          |            |           Status
           |          |            |
            -----------            ----------
            
           _ 25000000  _            _
         / |         / |          / |      
      /    |      /    |       /    |          Contador
   /       |   /       |    /       |
/          |/          | /          |
```

A implementa√ß√£o em MyHDL fica:

```py
@block
def blinkLed(led, clk, rst):
    cnt = Signal(intbv(0)[32:])
    l = Signal(bool(0))

    @always_seq(clk.posedge, reset=rst)
    def seq():
        if cnt < 25000000:
            cnt.next = cnt + 1
        else:
            cnt.next = 0
            l.next = not l

    @always_comb
    def comb():
        led.next = l

    return instances()
```

Alguns detalhes devem ser levados em considera√ß√£o na implementa√ß√£o do componente:

1. O `seq` acontece a cada mudan√ßa do clock
1. O `comb` acontece sempre
1. N√£o podemos `ler` uma sa√≠da
1. Em hardware as coisas acontecem ao mesmo tempo!

E ent√£o atribu√≠mos o valor de `l` para a sa√≠da `led` na parte combinacional do m√≥dulo:

```py
def comb():
    led.next = l
```

Essa atribui√ß√£o poderia ser feita dentro da parte sequencial do componente:

```diff
@always_seq(clk.posedge, reset=rst)
def seq():
    if cnt < 25000000:
        cnt.next = cnt + 1
    else:
        cnt.next = 0
        l.next = not l

    led.next = l
```

!!! exercise 
    File: `toplevel.py`
    
    Modifiquem o toplevel para conter o componente `blinkLed`:
    
    ```py
    ic1 = blinkLed(ledr_s[0], CLOCK_50, RESET_N)
  
    # descomente!  
    @always_comb
    def comb():
        for i in range(len(ledr_s)):
            LEDR[i].next = ledr_s[i]
    ```
    
    
    ==Tarefa: Execute na FPGA e teste com as chaves e bot√µes.==

!!! exercise short 
    O `cnt` de 32 bits est√° bem dimensionado? Esse valor faz alguma diferen√ßa? Qual o maior tempo que podemos contar com o contador de 32bits?
    
    ```py
    cnt = Signal(intbv(0)[32:])`
    ```
    
    !!! answer
        - 32 bits = 4294967296
        - al/50M = 85s ! (maior tempo entre piscada dos leds)
        
        Faz diferen√ßa sim! Quando mais bits, mais registradores temos que usar e maior ficar o hardware.
        
        Poder√≠amos dimensionar o tamanho do vetor de acordo com o `time_ms` que foi passado para o m√≥dulo.

!!! exercise
    - File: `seq_modules.py`
    - File: `toplevel.py`
    - Fun√ß√£o: `blinkLed`
    
    Vamos deixar o componente mais gen√©rico? Para isso modifique a fun√ß√£o `blinkLed` para receber mais um argumento:  O valor em `ms` na qual o LED ir√° piscar, e ent√£o faca a implementa√ß√£o da fun√ß√£o que agora depende da vari√°vel tempo.
    
    ```py
    def blinkLed(led, time_ms, clk, rst):
    ```
    
    Depois modifique o toplevel para validar diferentes valores em diferentes leds:
    
    ```py
    ic2 = blinkLed(ledr_s[0], 100, CLOCK_50, RESET_N)
    ic3 = blinkLed(ledr_s[1], 50, CLOCK_50, RESET_N)
    ic4 = blinkLed(ledr_s[2], 1000, CLOCK_50, RESET_N)
    ```
    
    ==Tarefa: Execute na FPGA e teste com as chaves e bot√µes.==

!!! exercise 
    - File: `seq_modules.py`
    - Fun√ß√£o: `barLed`
    
    Tarefa:

    Vamos praticar mais! Agora fa√ßa com que os LEDs da FPGA acendam em sequ√™ncia: Primeiro o LED0, depois o LED1, LED2, ..., LED9 (como uma anima√ß√£o), ao chegar no final apague tudo e comece novamente.
    
    Dica:
    
    Voc√™ vai precisar de um contador para contar clocks.
    
    Toplevel:
    
    ```py
    ic5 = barLed(LEDR, CLOCK_50, RESET_N)
    
    #@always_comb
    #Def comb():
    #    for i in range(len(ledr_s)):
    #        LEDR[i].next = ledr_s[i]
    ```
      
    ??? tip "Solu√ß√£o"
        ```py
        cnt = Signal(intbv(0)[32:])
        l = Signal(bool(0))

        @always_seq(clk.posedge, reset=rst)
        def seq():
            if cnt < 25000000:
                cnt.next = cnt + 1
            else:
                cnt.next = 0
                l.next = not l

        @always_comb 
        def comb():
            led.next = l

        return instances()
        ```
        
        Aqui √© a mesma coisa, os sinais `l` e `cnt` s√£o internos e podem ser lidos e escritos. A cada contagem de tempo eu inverto o valor do sinal booleano `l` e atualizo a sa√≠da `led` com o valor.
 
    ==Valide na FPGA!== 
 
!!! exercise
    - File: `seq_modules.py`
    - Fun√ß√£o: `barLed`

    Modifique a barLed adicionando duas entradas ao hardawre:
    
    - `vel` (bin√°rio) controla a velocidade dos LEDs: R√°pido ou Lento
    - `dir` (bin√°rio) controla a dire√ß√£o (esquerda/ direita)
    
    ```py
    def barLed(leds, time_ms, dir, vel, clk, rst):
    ```
    
    E no toplevel iremos mapear a chave `SW[0]` para a velocidade e `SW[1]` para a dire√ß√£o.

    ==Valide na FPGA!== 

!!! exercise
    - File: `seq_modules.py`
    - Fun√ß√£o: `barLed2`

    Tarefa:
    
    O barLed2 √© similar ao LED por√©m s√≥ um LED aceso por vez!
    
    Dica:
    
    Aplique um shift de `cntLed` ao valor em bin√°rio `000000001`, onde `cntLed` √© o contador de 0, 9.
    
    ```py
    @always_comb
    def comb():
        leds.next = intbv(1)[10:] << cntLed
    ```

    ==Valide na FPGA!== 
