Fitter report for NES_DragonBoard
Wed Feb 09 19:07:57 2022
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. Dual Purpose and Dedicated Pins
 17. I/O Bank Usage
 18. All Package Pins
 19. PLL Summary
 20. PLL Usage
 21. I/O Assignment Warnings
 22. Fitter Resource Utilization by Entity
 23. Delay Chain Summary
 24. Pad To Core Delay Chain Fanout
 25. Control Signals
 26. Global & Other Fast Signals
 27. Fitter RAM Summary
 28. |NES_DragonBoard|PPU_gen2:ppu_inst|altsyncram:palette_ram_rtl_0|altsyncram_gt91:auto_generated|ALTSYNCRAM
 29. Fitter DSP Block Usage Summary
 30. DSP Block Details
 31. Routing Usage Summary
 32. LAB Logic Elements
 33. LAB-wide Signals
 34. LAB Signals Sourced
 35. LAB Signals Sourced Out
 36. LAB Distinct Inputs
 37. I/O Rules Summary
 38. I/O Rules Details
 39. I/O Rules Matrix
 40. Fitter Device Options
 41. Operating Settings and Conditions
 42. Estimated Delay Added for Hold Timing Summary
 43. Estimated Delay Added for Hold Timing Details
 44. Fitter Messages
 45. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Wed Feb 09 19:07:57 2022       ;
; Quartus Prime Version              ; 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Revision Name                      ; NES_DragonBoard                             ;
; Top-level Entity Name              ; NES_DragonBoard                             ;
; Family                             ; Cyclone IV E                                ;
; Device                             ; EP4CE6E22C8                                 ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 3,247 / 6,272 ( 52 % )                      ;
;     Total combinational functions  ; 3,117 / 6,272 ( 50 % )                      ;
;     Dedicated logic registers      ; 1,329 / 6,272 ( 21 % )                      ;
; Total registers                    ; 1329                                        ;
; Total pins                         ; 54 / 92 ( 59 % )                            ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 100,800 / 276,480 ( 36 % )                  ;
; Embedded Multiplier 9-bit elements ; 3 / 30 ( 10 % )                             ;
; Total PLLs                         ; 1 / 2 ( 50 % )                              ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; EP4CE6E22C8                           ;                                       ;
; Nominal Core Supply Voltage                                        ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                ; 3.3-V LVCMOS                          ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                       ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.28        ;
; Maximum used               ; 8           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   5.2%      ;
;     Processor 3            ;   4.3%      ;
;     Processor 4            ;   4.1%      ;
;     Processor 5            ;   3.9%      ;
;     Processor 6            ;   3.8%      ;
;     Processor 7            ;   3.7%      ;
;     Processor 8            ;   3.5%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                 ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                                                                                                           ; Destination Port ; Destination Port Name ;
+--------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_mixer_gen2:apu_mixer_inst|combined_pulse[0]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_mixer_gen2:apu_mixer_inst|multiplier:pulse_scaler|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1    ; DATAA            ;                       ;
; rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_mixer_gen2:apu_mixer_inst|combined_pulse[1]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_mixer_gen2:apu_mixer_inst|multiplier:pulse_scaler|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1    ; DATAA            ;                       ;
; rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_mixer_gen2:apu_mixer_inst|combined_pulse[2]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_mixer_gen2:apu_mixer_inst|multiplier:pulse_scaler|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1    ; DATAA            ;                       ;
; rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_mixer_gen2:apu_mixer_inst|combined_pulse[3]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_mixer_gen2:apu_mixer_inst|multiplier:pulse_scaler|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1    ; DATAA            ;                       ;
; rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_mixer_gen2:apu_mixer_inst|combined_pulse[4]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_mixer_gen2:apu_mixer_inst|multiplier:pulse_scaler|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1    ; DATAA            ;                       ;
; rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_mixer_gen2:apu_mixer_inst|noise_hold[0]      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_mixer_gen2:apu_mixer_inst|multiplier:noise_scaler|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1    ; DATAA            ;                       ;
; rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_mixer_gen2:apu_mixer_inst|noise_hold[1]      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_mixer_gen2:apu_mixer_inst|multiplier:noise_scaler|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1    ; DATAA            ;                       ;
; rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_mixer_gen2:apu_mixer_inst|noise_hold[2]      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_mixer_gen2:apu_mixer_inst|multiplier:noise_scaler|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1    ; DATAA            ;                       ;
; rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_mixer_gen2:apu_mixer_inst|noise_hold[3]      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_mixer_gen2:apu_mixer_inst|multiplier:noise_scaler|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1    ; DATAA            ;                       ;
; rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_mixer_gen2:apu_mixer_inst|scaled_noise[0]    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_mixer_gen2:apu_mixer_inst|multiplier:noise_scaler|lpm_mult:lpm_mult_component|mult_scn:auto_generated|result[0]    ; DATAOUT          ;                       ;
; rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_mixer_gen2:apu_mixer_inst|scaled_noise[1]    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_mixer_gen2:apu_mixer_inst|multiplier:noise_scaler|lpm_mult:lpm_mult_component|mult_scn:auto_generated|result[0]    ; DATAOUT          ;                       ;
; rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_mixer_gen2:apu_mixer_inst|scaled_noise[2]    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_mixer_gen2:apu_mixer_inst|multiplier:noise_scaler|lpm_mult:lpm_mult_component|mult_scn:auto_generated|result[0]    ; DATAOUT          ;                       ;
; rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_mixer_gen2:apu_mixer_inst|scaled_noise[3]    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_mixer_gen2:apu_mixer_inst|multiplier:noise_scaler|lpm_mult:lpm_mult_component|mult_scn:auto_generated|result[0]    ; DATAOUT          ;                       ;
; rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_mixer_gen2:apu_mixer_inst|scaled_noise[4]    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_mixer_gen2:apu_mixer_inst|multiplier:noise_scaler|lpm_mult:lpm_mult_component|mult_scn:auto_generated|result[0]    ; DATAOUT          ;                       ;
; rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_mixer_gen2:apu_mixer_inst|scaled_pulse[0]    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_mixer_gen2:apu_mixer_inst|multiplier:pulse_scaler|lpm_mult:lpm_mult_component|mult_scn:auto_generated|result[0]    ; DATAOUT          ;                       ;
; rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_mixer_gen2:apu_mixer_inst|scaled_pulse[1]    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_mixer_gen2:apu_mixer_inst|multiplier:pulse_scaler|lpm_mult:lpm_mult_component|mult_scn:auto_generated|result[0]    ; DATAOUT          ;                       ;
; rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_mixer_gen2:apu_mixer_inst|scaled_pulse[2]    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_mixer_gen2:apu_mixer_inst|multiplier:pulse_scaler|lpm_mult:lpm_mult_component|mult_scn:auto_generated|result[0]    ; DATAOUT          ;                       ;
; rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_mixer_gen2:apu_mixer_inst|scaled_pulse[3]    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_mixer_gen2:apu_mixer_inst|multiplier:pulse_scaler|lpm_mult:lpm_mult_component|mult_scn:auto_generated|result[0]    ; DATAOUT          ;                       ;
; rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_mixer_gen2:apu_mixer_inst|scaled_pulse[4]    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_mixer_gen2:apu_mixer_inst|multiplier:pulse_scaler|lpm_mult:lpm_mult_component|mult_scn:auto_generated|result[0]    ; DATAOUT          ;                       ;
; rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_mixer_gen2:apu_mixer_inst|scaled_pulse[5]    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_mixer_gen2:apu_mixer_inst|multiplier:pulse_scaler|lpm_mult:lpm_mult_component|mult_scn:auto_generated|result[0]    ; DATAOUT          ;                       ;
; rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_mixer_gen2:apu_mixer_inst|scaled_pulse[6]    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_mixer_gen2:apu_mixer_inst|multiplier:pulse_scaler|lpm_mult:lpm_mult_component|mult_scn:auto_generated|result[0]    ; DATAOUT          ;                       ;
; rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_mixer_gen2:apu_mixer_inst|scaled_triangle[0] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_mixer_gen2:apu_mixer_inst|multiplier:traingle_scaler|lpm_mult:lpm_mult_component|mult_scn:auto_generated|result[0] ; DATAOUT          ;                       ;
; rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_mixer_gen2:apu_mixer_inst|scaled_triangle[1] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_mixer_gen2:apu_mixer_inst|multiplier:traingle_scaler|lpm_mult:lpm_mult_component|mult_scn:auto_generated|result[0] ; DATAOUT          ;                       ;
; rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_mixer_gen2:apu_mixer_inst|scaled_triangle[2] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_mixer_gen2:apu_mixer_inst|multiplier:traingle_scaler|lpm_mult:lpm_mult_component|mult_scn:auto_generated|result[0] ; DATAOUT          ;                       ;
; rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_mixer_gen2:apu_mixer_inst|scaled_triangle[3] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_mixer_gen2:apu_mixer_inst|multiplier:traingle_scaler|lpm_mult:lpm_mult_component|mult_scn:auto_generated|result[0] ; DATAOUT          ;                       ;
; rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_mixer_gen2:apu_mixer_inst|scaled_triangle[4] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_mixer_gen2:apu_mixer_inst|multiplier:traingle_scaler|lpm_mult:lpm_mult_component|mult_scn:auto_generated|result[0] ; DATAOUT          ;                       ;
; rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_mixer_gen2:apu_mixer_inst|scaled_triangle[5] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_mixer_gen2:apu_mixer_inst|multiplier:traingle_scaler|lpm_mult:lpm_mult_component|mult_scn:auto_generated|result[0] ; DATAOUT          ;                       ;
; rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_mixer_gen2:apu_mixer_inst|triangle_hold[0]   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_mixer_gen2:apu_mixer_inst|multiplier:traingle_scaler|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1 ; DATAA            ;                       ;
; rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_mixer_gen2:apu_mixer_inst|triangle_hold[1]   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_mixer_gen2:apu_mixer_inst|multiplier:traingle_scaler|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1 ; DATAA            ;                       ;
; rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_mixer_gen2:apu_mixer_inst|triangle_hold[2]   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_mixer_gen2:apu_mixer_inst|multiplier:traingle_scaler|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1 ; DATAA            ;                       ;
; rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_mixer_gen2:apu_mixer_inst|triangle_hold[3]   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_mixer_gen2:apu_mixer_inst|multiplier:traingle_scaler|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1 ; DATAA            ;                       ;
+--------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+-------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                             ;
+------------------+-----------------+--------------+------------+---------------+----------------+
; Name             ; Ignored Entity  ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+------------------+-----------------+--------------+------------+---------------+----------------+
; Current Strength ; NES_DragonBoard ;              ; LED        ; 8MA           ; QSF Assignment ;
; Current Strength ; NES_DragonBoard ;              ; VGA_BLUE   ; 8MA           ; QSF Assignment ;
; Current Strength ; NES_DragonBoard ;              ; VGA_GREEN  ; 8MA           ; QSF Assignment ;
; Current Strength ; NES_DragonBoard ;              ; VGA_RED    ; 8MA           ; QSF Assignment ;
; I/O Standard     ; NES_DragonBoard ;              ; LED        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard     ; NES_DragonBoard ;              ; VGA_BLUE   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard     ; NES_DragonBoard ;              ; VGA_GREEN  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard     ; NES_DragonBoard ;              ; VGA_RED    ; 3.3-V LVTTL   ; QSF Assignment ;
; Slew Rate        ; NES_DragonBoard ;              ; LED        ; 2             ; QSF Assignment ;
; Slew Rate        ; NES_DragonBoard ;              ; VGA_BLUE   ; 2             ; QSF Assignment ;
; Slew Rate        ; NES_DragonBoard ;              ; VGA_GREEN  ; 2             ; QSF Assignment ;
; Slew Rate        ; NES_DragonBoard ;              ; VGA_RED    ; 2             ; QSF Assignment ;
+------------------+-----------------+--------------+------------+---------------+----------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 4661 ) ; 0.00 % ( 0 / 4661 )        ; 0.00 % ( 0 / 4661 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 4661 ) ; 0.00 % ( 0 / 4661 )        ; 0.00 % ( 0 / 4661 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 4649 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 12 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/NES_DragonBoard_V10/output_files/NES_DragonBoard.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 3,247 / 6,272 ( 52 % )     ;
;     -- Combinational with no register       ; 1918                       ;
;     -- Register only                        ; 130                        ;
;     -- Combinational with a register        ; 1199                       ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 1684                       ;
;     -- 3 input functions                    ; 772                        ;
;     -- <=2 input functions                  ; 661                        ;
;     -- Register only                        ; 130                        ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 2704                       ;
;     -- arithmetic mode                      ; 413                        ;
;                                             ;                            ;
; Total registers*                            ; 1,329 / 6,684 ( 20 % )     ;
;     -- Dedicated logic registers            ; 1,329 / 6,272 ( 21 % )     ;
;     -- I/O registers                        ; 0 / 412 ( 0 % )            ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 247 / 392 ( 63 % )         ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 54 / 92 ( 59 % )           ;
;     -- Clock pins                           ; 2 / 3 ( 67 % )             ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )              ;
;                                             ;                            ;
; M9Ks                                        ; 15 / 30 ( 50 % )           ;
; Total block memory bits                     ; 100,800 / 276,480 ( 36 % ) ;
; Total block memory implementation bits      ; 138,240 / 276,480 ( 50 % ) ;
; Embedded Multiplier 9-bit elements          ; 3 / 30 ( 10 % )            ;
; PLLs                                        ; 1 / 2 ( 50 % )             ;
; Global signals                              ; 4                          ;
;     -- Global clocks                        ; 4 / 10 ( 40 % )            ;
; JTAGs                                       ; 0 / 1 ( 0 % )              ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )              ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )              ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 9.7% / 9.5% / 10.0%        ;
; Peak interconnect usage (total/H/V)         ; 15.7% / 15.1% / 16.5%      ;
; Maximum fan-out                             ; 1139                       ;
; Highest non-global fan-out                  ; 227                        ;
; Total fan-out                               ; 15299                      ;
; Average fan-out                             ; 3.26                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 3247 / 6272 ( 52 % ) ; 0 / 6272 ( 0 % )               ;
;     -- Combinational with no register       ; 1918                 ; 0                              ;
;     -- Register only                        ; 130                  ; 0                              ;
;     -- Combinational with a register        ; 1199                 ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 1684                 ; 0                              ;
;     -- 3 input functions                    ; 772                  ; 0                              ;
;     -- <=2 input functions                  ; 661                  ; 0                              ;
;     -- Register only                        ; 130                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 2704                 ; 0                              ;
;     -- arithmetic mode                      ; 413                  ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 1329                 ; 0                              ;
;     -- Dedicated logic registers            ; 1329 / 6272 ( 21 % ) ; 0 / 6272 ( 0 % )               ;
;     -- I/O registers                        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 247 / 392 ( 63 % )   ; 0 / 392 ( 0 % )                ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 54                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 3 / 30 ( 10 % )      ; 0 / 30 ( 0 % )                 ;
; Total memory bits                           ; 100800               ; 0                              ;
; Total RAM block bits                        ; 138240               ; 0                              ;
; PLL                                         ; 0 / 2 ( 0 % )        ; 1 / 2 ( 50 % )                 ;
; M9K                                         ; 15 / 30 ( 50 % )     ; 0 / 30 ( 0 % )                 ;
; Clock control block                         ; 1 / 12 ( 8 % )       ; 3 / 12 ( 25 % )                ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 1361                 ; 1                              ;
;     -- Registered Input Connections         ; 1332                 ; 0                              ;
;     -- Output Connections                   ; 11                   ; 1351                           ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 15405                ; 1360                           ;
;     -- Registered Connections               ; 6889                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 20                   ; 1352                           ;
;     -- hard_block:auto_generated_inst       ; 1352                 ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 8                    ; 1                              ;
;     -- Output Ports                         ; 36                   ; 3                              ;
;     -- Bidir Ports                          ; 10                   ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                 ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; CLK_50MHZ ; 23    ; 1        ; 0            ; 11           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; no        ;
; button[0] ; 42    ; 3        ; 3            ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; no        ;
; button[1] ; 39    ; 3        ; 1            ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; no        ;
; button[2] ; 38    ; 3        ; 1            ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; no        ;
; button[3] ; 34    ; 2        ; 0            ; 5            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; no        ;
; jp_data1  ; 85    ; 5        ; 34           ; 9            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; no        ;
; jp_data2  ; 84    ; 5        ; 34           ; 9            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; no        ;
; reset     ; 25    ; 2        ; 0            ; 11           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; no        ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; AUDIO        ; 126   ; 7        ; 16           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[0]       ; 33    ; 2        ; 0            ; 6            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[1]       ; 32    ; 2        ; 0            ; 6            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[2]       ; 31    ; 2        ; 0            ; 7            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[3]       ; 30    ; 2        ; 0            ; 8            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_BLUE[0]  ; 104   ; 6        ; 34           ; 18           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_BLUE[1]  ; 103   ; 6        ; 34           ; 18           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_GREEN[0] ; 106   ; 6        ; 34           ; 20           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_GREEN[1] ; 105   ; 6        ; 34           ; 19           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_HSYNC    ; 100   ; 6        ; 34           ; 17           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_RED[0]   ; 111   ; 7        ; 30           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_RED[1]   ; 110   ; 7        ; 30           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_VSYNC    ; 101   ; 6        ; 34           ; 18           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; jp_clk1      ; 87    ; 5        ; 34           ; 10           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; jp_clk2      ; 99    ; 6        ; 34           ; 17           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; jp_latch1    ; 86    ; 5        ; 34           ; 9            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; jp_latch2    ; 98    ; 6        ; 34           ; 17           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_a[0]   ; 76    ; 5        ; 34           ; 4            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_a[10]  ; 75    ; 5        ; 34           ; 3            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_a[1]   ; 77    ; 5        ; 34           ; 4            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_a[2]   ; 80    ; 5        ; 34           ; 7            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_a[3]   ; 83    ; 5        ; 34           ; 9            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_a[4]   ; 68    ; 4        ; 30           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_a[5]   ; 67    ; 4        ; 30           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_a[6]   ; 66    ; 4        ; 28           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_a[7]   ; 65    ; 4        ; 28           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_a[8]   ; 64    ; 4        ; 25           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_a[9]   ; 60    ; 4        ; 23           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_ba     ; 59    ; 4        ; 23           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_cas_n  ; 70    ; 4        ; 32           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_cke    ; 58    ; 4        ; 21           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_clk    ; 55    ; 4        ; 18           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_cs_n   ; 72    ; 4        ; 32           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_dqm    ; 54    ; 4        ; 18           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_ras_n  ; 71    ; 4        ; 32           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_wre_n  ; 69    ; 4        ; 30           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+----------------------------------------------------------------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Location assigned by ; Output Enable Source ; Output Enable Group                                                        ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+----------------------------------------------------------------------------+
; i2c_scl     ; 143   ; 8        ; 1            ; 24           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; cart_02:cart_inst|I2C_EEPROM:EEPROM_inst|I2C_phy:i2c_phy_inst|clk_i2c      ;
; i2c_sda     ; 144   ; 8        ; 1            ; 24           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; cart_02:cart_inst|I2C_EEPROM:EEPROM_inst|I2C_phy:i2c_phy_inst|tx_frame[10] ;
; sdram_dq[0] ; 43    ; 3        ; 5            ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; cart_02:cart_inst|SDRAM_SP8_I:SDRAM_inst|gate_out (inverted)               ;
; sdram_dq[1] ; 44    ; 3        ; 5            ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; cart_02:cart_inst|SDRAM_SP8_I:SDRAM_inst|gate_out (inverted)               ;
; sdram_dq[2] ; 46    ; 3        ; 7            ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; cart_02:cart_inst|SDRAM_SP8_I:SDRAM_inst|gate_out (inverted)               ;
; sdram_dq[3] ; 49    ; 3        ; 13           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; cart_02:cart_inst|SDRAM_SP8_I:SDRAM_inst|gate_out (inverted)               ;
; sdram_dq[4] ; 50    ; 3        ; 13           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; cart_02:cart_inst|SDRAM_SP8_I:SDRAM_inst|gate_out (inverted)               ;
; sdram_dq[5] ; 51    ; 3        ; 16           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; cart_02:cart_inst|SDRAM_SP8_I:SDRAM_inst|gate_out (inverted)               ;
; sdram_dq[6] ; 52    ; 3        ; 16           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; cart_02:cart_inst|SDRAM_SP8_I:SDRAM_inst|gate_out (inverted)               ;
; sdram_dq[7] ; 53    ; 3        ; 16           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; cart_02:cart_inst|SDRAM_SP8_I:SDRAM_inst|gate_out (inverted)               ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+----------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; 6        ; DIFFIO_L1n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; 8        ; DIFFIO_L2p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; 9        ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 12       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; 13       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; 14       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 21       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; 86       ; DIFFIO_R7n, DEV_OE          ; Use as regular IO        ; jp_latch1               ; Dual Purpose Pin          ;
; 87       ; DIFFIO_R7p, DEV_CLRn        ; Use as regular IO        ; jp_clk1                 ; Dual Purpose Pin          ;
; 92       ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; 94       ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 96       ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 98       ; DIFFIO_R4n, INIT_DONE       ; Use as regular IO        ; jp_latch2               ; Dual Purpose Pin          ;
; 99       ; DIFFIO_R4p, CRC_ERROR       ; Use as regular IO        ; jp_clk2                 ; Dual Purpose Pin          ;
; 101      ; DIFFIO_R3n, nCEO            ; Use as programming pin   ; VGA_VSYNC               ; Dual Purpose Pin          ;
; 103      ; DIFFIO_R3p, CLKUSR          ; Use as regular IO        ; VGA_BLUE[1]             ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1        ; 5 / 11 ( 45 % )   ; 3.3V          ; --           ;
; 2        ; 6 / 8 ( 75 % )    ; 3.3V          ; --           ;
; 3        ; 11 / 11 ( 100 % ) ; 3.3V          ; --           ;
; 4        ; 14 / 14 ( 100 % ) ; 3.3V          ; --           ;
; 5        ; 9 / 13 ( 69 % )   ; 3.3V          ; --           ;
; 6        ; 8 / 10 ( 80 % )   ; 3.3V          ; --           ;
; 7        ; 3 / 13 ( 23 % )   ; 3.3V          ; --           ;
; 8        ; 2 / 12 ( 17 % )   ; 3.3V          ; --           ;
+----------+-------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 2        ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 3        ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 4        ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 5        ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 6        ; 5          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; N               ; no       ; On           ;
; 7        ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 8        ; 7          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; N               ; no       ; On           ;
; 9        ; 9          ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 10       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 11       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 12       ; 15         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; N               ; no       ; On           ;
; 13       ; 16         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; N               ; no       ; On           ;
; 14       ; 17         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 18         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 19         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 18       ; 20         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 19       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 21         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 22         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 22       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 23       ; 24         ; 1        ; CLK_50MHZ                                                 ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 24       ; 25         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 25       ; 26         ; 2        ; reset                                                     ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 26       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 27       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 28       ; 31         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 29       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 30       ; 34         ; 2        ; LED[3]                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 31       ; 36         ; 2        ; LED[2]                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 32       ; 39         ; 2        ; LED[1]                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 33       ; 40         ; 2        ; LED[0]                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 34       ; 41         ; 2        ; button[3]                                                 ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 35       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ; 45         ; 3        ; button[2]                                                 ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 39       ; 46         ; 3        ; button[1]                                                 ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 40       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 41       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 42       ; 52         ; 3        ; button[0]                                                 ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 43       ; 53         ; 3        ; sdram_dq[0]                                               ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 44       ; 54         ; 3        ; sdram_dq[1]                                               ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 45       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 46       ; 58         ; 3        ; sdram_dq[2]                                               ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 47       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 48       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 49       ; 68         ; 3        ; sdram_dq[3]                                               ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 50       ; 69         ; 3        ; sdram_dq[4]                                               ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 51       ; 70         ; 3        ; sdram_dq[5]                                               ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 52       ; 72         ; 3        ; sdram_dq[6]                                               ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 53       ; 73         ; 3        ; sdram_dq[7]                                               ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 54       ; 74         ; 4        ; sdram_dqm                                                 ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 55       ; 75         ; 4        ; sdram_clk                                                 ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 56       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 57       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 58       ; 80         ; 4        ; sdram_cke                                                 ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 59       ; 83         ; 4        ; sdram_ba                                                  ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 60       ; 84         ; 4        ; sdram_a[9]                                                ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 61       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 62       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 63       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 64       ; 89         ; 4        ; sdram_a[8]                                                ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 65       ; 90         ; 4        ; sdram_a[7]                                                ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 66       ; 93         ; 4        ; sdram_a[6]                                                ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 67       ; 94         ; 4        ; sdram_a[5]                                                ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 68       ; 96         ; 4        ; sdram_a[4]                                                ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 69       ; 97         ; 4        ; sdram_wre_n                                               ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 70       ; 98         ; 4        ; sdram_cas_n                                               ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 71       ; 99         ; 4        ; sdram_ras_n                                               ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 72       ; 100        ; 4        ; sdram_cs_n                                                ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 73       ; 102        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 74       ; 103        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 75       ; 104        ; 5        ; sdram_a[10]                                               ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 76       ; 106        ; 5        ; sdram_a[0]                                                ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 77       ; 107        ; 5        ; sdram_a[1]                                                ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 78       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 79       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 80       ; 113        ; 5        ; sdram_a[2]                                                ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 81       ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 82       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 117        ; 5        ; sdram_a[3]                                                ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 84       ; 118        ; 5        ; jp_data2                                                  ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 85       ; 119        ; 5        ; jp_data1                                                  ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 86       ; 120        ; 5        ; jp_latch1                                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 87       ; 121        ; 5        ; jp_clk1                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 88       ; 125        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 89       ; 126        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 90       ; 127        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 91       ; 128        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 92       ; 129        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 93       ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 94       ; 130        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 95       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 96       ; 131        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 132        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 133        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 98       ; 136        ; 6        ; jp_latch2                                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 99       ; 137        ; 6        ; jp_clk2                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 100      ; 138        ; 6        ; VGA_HSYNC                                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 101      ; 139        ; 6        ; VGA_VSYNC                                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 102      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 103      ; 140        ; 6        ; VGA_BLUE[1]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 104      ; 141        ; 6        ; VGA_BLUE[0]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 105      ; 142        ; 6        ; VGA_GREEN[1]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 106      ; 146        ; 6        ; VGA_GREEN[0]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 107      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ; 152        ; 7        ; VGA_RED[1]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 111      ; 154        ; 7        ; VGA_RED[0]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 112      ; 155        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 113      ; 156        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 114      ; 157        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 115      ; 158        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 116      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 117      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 118      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 119      ; 163        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 120      ; 164        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 121      ; 165        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 122      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 123      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ; 173        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 125      ; 174        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 126      ; 175        ; 7        ; AUDIO                                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 127      ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 128      ; 177        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 129      ; 178        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 130      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 132      ; 181        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 133      ; 182        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 134      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 135      ; 185        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 136      ; 187        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 137      ; 190        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 138      ; 191        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 139      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 140      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 195        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 142      ; 201        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 143      ; 202        ; 8        ; i2c_scl                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 144      ; 203        ; 8        ; i2c_sda                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; EPAD     ;            ;          ; GND                                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                           ;
+-------------------------------+-----------------------------------------------------------------------+
; Name                          ; PLL0:PLL_inst|altpll:altpll_component|PLL0_altpll:auto_generated|pll1 ;
+-------------------------------+-----------------------------------------------------------------------+
; SDC pin name                  ; PLL_inst|altpll_component|auto_generated|pll1                         ;
; PLL mode                      ; Normal                                                                ;
; Compensate clock              ; clock0                                                                ;
; Compensated input/output pins ; --                                                                    ;
; Switchover type               ; --                                                                    ;
; Input frequency 0             ; 50.0 MHz                                                              ;
; Input frequency 1             ; --                                                                    ;
; Nominal PFD frequency         ; 50.0 MHz                                                              ;
; Nominal VCO frequency         ; 600.0 MHz                                                             ;
; VCO post scale K counter      ; 2                                                                     ;
; VCO frequency control         ; Auto                                                                  ;
; VCO phase shift step          ; 208 ps                                                                ;
; VCO multiply                  ; --                                                                    ;
; VCO divide                    ; --                                                                    ;
; Freq min lock                 ; 25.0 MHz                                                              ;
; Freq max lock                 ; 54.18 MHz                                                             ;
; M VCO Tap                     ; 0                                                                     ;
; M Initial                     ; 1                                                                     ;
; M value                       ; 12                                                                    ;
; N value                       ; 1                                                                     ;
; Charge pump current           ; setting 1                                                             ;
; Loop filter resistance        ; setting 27                                                            ;
; Loop filter capacitance       ; setting 0                                                             ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                    ;
; Bandwidth type                ; Medium                                                                ;
; Real time reconfigurable      ; Off                                                                   ;
; Scan chain MIF file           ; --                                                                    ;
; Preserve PLL counter order    ; Off                                                                   ;
; PLL location                  ; PLL_1                                                                 ;
; Inclk0 signal                 ; CLK_50MHZ                                                             ;
; Inclk1 signal                 ; --                                                                    ;
; Inclk0 signal type            ; Dedicated Pin                                                         ;
; Inclk1 signal type            ; --                                                                    ;
+-------------------------------+-----------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                        ;
+-----------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------------+
; Name                                                                              ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                         ;
+-----------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------------+
; PLL0:PLL_inst|altpll:altpll_component|PLL0_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 1    ; 2   ; 25.0 MHz         ; 0 (0 ps)    ; 1.88 (208 ps)    ; 50/50      ; C0      ; 24            ; 12/12 Even ; --            ; 1       ; 0       ; PLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
; PLL0:PLL_inst|altpll:altpll_component|PLL0_altpll:auto_generated|wire_pll1_clk[1] ; clock1       ; 1    ; 1   ; 50.0 MHz         ; 0 (0 ps)    ; 3.75 (208 ps)    ; 50/50      ; C1      ; 12            ; 6/6 Even   ; --            ; 1       ; 0       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; PLL0:PLL_inst|altpll:altpll_component|PLL0_altpll:auto_generated|wire_pll1_clk[2] ; clock2       ; 1    ; 1   ; 50.0 MHz         ; 0 (0 ps)    ; 3.75 (208 ps)    ; 50/50      ; C2      ; 12            ; 6/6 Even   ; --            ; 1       ; 0       ; PLL_inst|altpll_component|auto_generated|pll1|clk[2] ;
+-----------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------------+


+--------------------------------------+
; I/O Assignment Warnings              ;
+-------------+------------------------+
; Pin Name    ; Reason                 ;
+-------------+------------------------+
; sdram_clk   ; Missing drive strength ;
; sdram_cke   ; Missing drive strength ;
; sdram_cs_n  ; Missing drive strength ;
; sdram_wre_n ; Missing drive strength ;
; sdram_cas_n ; Missing drive strength ;
; sdram_ras_n ; Missing drive strength ;
; sdram_a[0]  ; Missing drive strength ;
; sdram_a[1]  ; Missing drive strength ;
; sdram_a[2]  ; Missing drive strength ;
; sdram_a[3]  ; Missing drive strength ;
; sdram_a[4]  ; Missing drive strength ;
; sdram_a[5]  ; Missing drive strength ;
; sdram_a[6]  ; Missing drive strength ;
; sdram_a[7]  ; Missing drive strength ;
; sdram_a[8]  ; Missing drive strength ;
; sdram_a[9]  ; Missing drive strength ;
; sdram_a[10] ; Missing drive strength ;
; sdram_ba    ; Missing drive strength ;
; sdram_dqm   ; Missing drive strength ;
; sdram_dq[0] ; Missing drive strength ;
; sdram_dq[1] ; Missing drive strength ;
; sdram_dq[2] ; Missing drive strength ;
; sdram_dq[3] ; Missing drive strength ;
; sdram_dq[4] ; Missing drive strength ;
; sdram_dq[5] ; Missing drive strength ;
; sdram_dq[6] ; Missing drive strength ;
; sdram_dq[7] ; Missing drive strength ;
+-------------+------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------+--------------+
; Compilation Hierarchy Node                                        ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                               ; Entity Name                 ; Library Name ;
+-------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------+--------------+
; |NES_DragonBoard                                                  ; 3247 (16)   ; 1329 (7)                  ; 0 (0)         ; 100800      ; 15   ; 3            ; 3       ; 0         ; 54   ; 0            ; 1918 (4)     ; 130 (4)           ; 1199 (18)        ; |NES_DragonBoard                                                                                                                                                  ; NES_DragonBoard             ; work         ;
;    |PLL0:PLL_inst|                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NES_DragonBoard|PLL0:PLL_inst                                                                                                                                    ; PLL0                        ; work         ;
;       |altpll:altpll_component|                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NES_DragonBoard|PLL0:PLL_inst|altpll:altpll_component                                                                                                            ; altpll                      ; work         ;
;          |PLL0_altpll:auto_generated|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NES_DragonBoard|PLL0:PLL_inst|altpll:altpll_component|PLL0_altpll:auto_generated                                                                                 ; PLL0_altpll                 ; work         ;
;    |PPU_gen2:ppu_inst|                                            ; 1080 (1080) ; 592 (592)                 ; 0 (0)         ; 2496        ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 486 (486)    ; 58 (58)           ; 536 (536)        ; |NES_DragonBoard|PPU_gen2:ppu_inst                                                                                                                                ; PPU_gen2                    ; work         ;
;       |altsyncram:m_OAM_rtl_0|                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NES_DragonBoard|PPU_gen2:ppu_inst|altsyncram:m_OAM_rtl_0                                                                                                         ; altsyncram                  ; work         ;
;          |altsyncram_vd41:auto_generated|                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NES_DragonBoard|PPU_gen2:ppu_inst|altsyncram:m_OAM_rtl_0|altsyncram_vd41:auto_generated                                                                          ; altsyncram_vd41             ; work         ;
;       |altsyncram:m_sec_OAM_rtl_0|                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NES_DragonBoard|PPU_gen2:ppu_inst|altsyncram:m_sec_OAM_rtl_0                                                                                                     ; altsyncram                  ; work         ;
;          |altsyncram_ja81:auto_generated|                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NES_DragonBoard|PPU_gen2:ppu_inst|altsyncram:m_sec_OAM_rtl_0|altsyncram_ja81:auto_generated                                                                      ; altsyncram_ja81             ; work         ;
;       |altsyncram:palette_ram_rtl_0|                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 192         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NES_DragonBoard|PPU_gen2:ppu_inst|altsyncram:palette_ram_rtl_0                                                                                                   ; altsyncram                  ; work         ;
;          |altsyncram_gt91:auto_generated|                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 192         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NES_DragonBoard|PPU_gen2:ppu_inst|altsyncram:palette_ram_rtl_0|altsyncram_gt91:auto_generated                                                                    ; altsyncram_gt91             ; work         ;
;    |cart_02:cart_inst|                                            ; 363 (41)    ; 214 (21)                  ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 139 (20)     ; 31 (0)            ; 193 (21)         ; |NES_DragonBoard|cart_02:cart_inst                                                                                                                                ; cart_02                     ; work         ;
;       |CHR_RAM:CHR_inst|                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NES_DragonBoard|cart_02:cart_inst|CHR_RAM:CHR_inst                                                                                                               ; CHR_RAM                     ; work         ;
;          |altsyncram:altsyncram_component|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NES_DragonBoard|cart_02:cart_inst|CHR_RAM:CHR_inst|altsyncram:altsyncram_component                                                                               ; altsyncram                  ; work         ;
;             |altsyncram_a8g1:auto_generated|                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NES_DragonBoard|cart_02:cart_inst|CHR_RAM:CHR_inst|altsyncram:altsyncram_component|altsyncram_a8g1:auto_generated                                                ; altsyncram_a8g1             ; work         ;
;       |I2C_EEPROM:EEPROM_inst|                                    ; 146 (78)    ; 89 (51)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (27)      ; 9 (0)             ; 80 (51)          ; |NES_DragonBoard|cart_02:cart_inst|I2C_EEPROM:EEPROM_inst                                                                                                         ; I2C_EEPROM                  ; work         ;
;          |I2C_phy:i2c_phy_inst|                                   ; 68 (68)     ; 38 (38)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 9 (9)             ; 29 (29)          ; |NES_DragonBoard|cart_02:cart_inst|I2C_EEPROM:EEPROM_inst|I2C_phy:i2c_phy_inst                                                                                    ; I2C_phy                     ; work         ;
;       |SDRAM_SP8_I:SDRAM_inst|                                    ; 176 (176)   ; 104 (104)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 62 (62)      ; 22 (22)           ; 92 (92)          ; |NES_DragonBoard|cart_02:cart_inst|SDRAM_SP8_I:SDRAM_inst                                                                                                         ; SDRAM_SP8_I                 ; work         ;
;    |rp2a03:rp2a03_blk|                                            ; 1806 (16)   ; 516 (6)                   ; 0 (0)         ; 0           ; 0    ; 3            ; 3       ; 0         ; 0    ; 0            ; 1289 (10)    ; 37 (0)            ; 480 (11)         ; |NES_DragonBoard|rp2a03:rp2a03_blk                                                                                                                                ; rp2a03                      ; work         ;
;       |apu_gen2:apu_inst|                                         ; 670 (17)    ; 306 (6)                   ; 0 (0)         ; 0           ; 0    ; 3            ; 3       ; 0         ; 0    ; 0            ; 364 (11)     ; 29 (0)            ; 277 (3)          ; |NES_DragonBoard|rp2a03:rp2a03_blk|apu_gen2:apu_inst                                                                                                              ; apu_gen2                    ; work         ;
;          |apu_frame_counter_gen2:apu_frame_counter_inst|          ; 61 (61)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (36)      ; 3 (3)             ; 22 (22)          ; |NES_DragonBoard|rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_frame_counter_gen2:apu_frame_counter_inst                                                                ; apu_frame_counter_gen2      ; work         ;
;          |apu_mixer_gen2:apu_mixer_inst|                          ; 43 (43)     ; 38 (38)                   ; 0 (0)         ; 0           ; 0    ; 3            ; 3       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 43 (43)          ; |NES_DragonBoard|rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_mixer_gen2:apu_mixer_inst                                                                                ; apu_mixer_gen2              ; work         ;
;             |multiplier:noise_scaler|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NES_DragonBoard|rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_mixer_gen2:apu_mixer_inst|multiplier:noise_scaler                                                        ; multiplier                  ; work         ;
;                |lpm_mult:lpm_mult_component|                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NES_DragonBoard|rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_mixer_gen2:apu_mixer_inst|multiplier:noise_scaler|lpm_mult:lpm_mult_component                            ; lpm_mult                    ; work         ;
;                   |mult_scn:auto_generated|                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NES_DragonBoard|rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_mixer_gen2:apu_mixer_inst|multiplier:noise_scaler|lpm_mult:lpm_mult_component|mult_scn:auto_generated    ; mult_scn                    ; work         ;
;             |multiplier:pulse_scaler|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NES_DragonBoard|rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_mixer_gen2:apu_mixer_inst|multiplier:pulse_scaler                                                        ; multiplier                  ; work         ;
;                |lpm_mult:lpm_mult_component|                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NES_DragonBoard|rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_mixer_gen2:apu_mixer_inst|multiplier:pulse_scaler|lpm_mult:lpm_mult_component                            ; lpm_mult                    ; work         ;
;                   |mult_scn:auto_generated|                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NES_DragonBoard|rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_mixer_gen2:apu_mixer_inst|multiplier:pulse_scaler|lpm_mult:lpm_mult_component|mult_scn:auto_generated    ; mult_scn                    ; work         ;
;             |multiplier:traingle_scaler|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NES_DragonBoard|rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_mixer_gen2:apu_mixer_inst|multiplier:traingle_scaler                                                     ; multiplier                  ; work         ;
;                |lpm_mult:lpm_mult_component|                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NES_DragonBoard|rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_mixer_gen2:apu_mixer_inst|multiplier:traingle_scaler|lpm_mult:lpm_mult_component                         ; lpm_mult                    ; work         ;
;                   |mult_scn:auto_generated|                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NES_DragonBoard|rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_mixer_gen2:apu_mixer_inst|multiplier:traingle_scaler|lpm_mult:lpm_mult_component|mult_scn:auto_generated ; mult_scn                    ; work         ;
;          |apu_noise_gen2:apu_noise_inst|                          ; 114 (61)    ; 62 (39)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 51 (22)      ; 1 (0)             ; 62 (43)          ; |NES_DragonBoard|rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_noise_gen2:apu_noise_inst                                                                                ; apu_noise_gen2              ; work         ;
;             |apu_envelope_generator_gen2:envelope_generator|      ; 30 (30)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 1 (1)             ; 14 (14)          ; |NES_DragonBoard|rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_noise_gen2:apu_noise_inst|apu_envelope_generator_gen2:envelope_generator                                 ; apu_envelope_generator_gen2 ; work         ;
;             |apu_length_counter_gen2:length_counter_inst|         ; 23 (23)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 9 (9)            ; |NES_DragonBoard|rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_noise_gen2:apu_noise_inst|apu_length_counter_gen2:length_counter_inst                                    ; apu_length_counter_gen2     ; work         ;
;          |apu_pulse_1:apu_pulse_1_inst|                           ; 185 (121)   ; 62 (39)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 118 (78)     ; 8 (3)             ; 59 (40)          ; |NES_DragonBoard|rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_pulse_1:apu_pulse_1_inst                                                                                 ; apu_pulse_1                 ; work         ;
;             |apu_envelope_generator_gen2:envelope_generator_inst| ; 32 (32)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 5 (5)             ; 10 (10)          ; |NES_DragonBoard|rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_pulse_1:apu_pulse_1_inst|apu_envelope_generator_gen2:envelope_generator_inst                             ; apu_envelope_generator_gen2 ; work         ;
;             |apu_length_counter_gen2:length_counter_inst|         ; 33 (33)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 0 (0)             ; 10 (10)          ; |NES_DragonBoard|rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_pulse_1:apu_pulse_1_inst|apu_length_counter_gen2:length_counter_inst                                     ; apu_length_counter_gen2     ; work         ;
;          |apu_pulse_2:apu_pulse_2_inst|                           ; 174 (120)   ; 62 (39)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 107 (77)     ; 2 (2)             ; 65 (41)          ; |NES_DragonBoard|rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_pulse_2:apu_pulse_2_inst                                                                                 ; apu_pulse_2                 ; work         ;
;             |apu_envelope_generator_gen2:envelope_generator_inst| ; 31 (31)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 15 (15)          ; |NES_DragonBoard|rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_pulse_2:apu_pulse_2_inst|apu_envelope_generator_gen2:envelope_generator_inst                             ; apu_envelope_generator_gen2 ; work         ;
;             |apu_length_counter_gen2:length_counter_inst|         ; 23 (23)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 9 (9)            ; |NES_DragonBoard|rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_pulse_2:apu_pulse_2_inst|apu_length_counter_gen2:length_counter_inst                                     ; apu_length_counter_gen2     ; work         ;
;          |apu_triangle_gen2:apu_triangle_inst|                    ; 93 (72)     ; 51 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (29)      ; 15 (15)           ; 37 (27)          ; |NES_DragonBoard|rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_triangle_gen2:apu_triangle_inst                                                                          ; apu_triangle_gen2           ; work         ;
;             |apu_length_counter_gen2:length_counter|              ; 22 (22)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 10 (10)          ; |NES_DragonBoard|rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_triangle_gen2:apu_triangle_inst|apu_length_counter_gen2:length_counter                                   ; apu_length_counter_gen2     ; work         ;
;       |cpu:cpu_blk|                                               ; 1037 (1037) ; 155 (155)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 880 (880)    ; 0 (0)             ; 157 (157)        ; |NES_DragonBoard|rp2a03:rp2a03_blk|cpu:cpu_blk                                                                                                                    ; cpu                         ; work         ;
;       |joypad:jp_inst|                                            ; 13 (13)     ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 1 (1)             ; 2 (2)            ; |NES_DragonBoard|rp2a03:rp2a03_blk|joypad:jp_inst                                                                                                                 ; joypad                      ; work         ;
;       |rp2a03_dma:dma_inst|                                       ; 71 (71)     ; 46 (46)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 7 (7)             ; 39 (39)          ; |NES_DragonBoard|rp2a03:rp2a03_blk|rp2a03_dma:dma_inst                                                                                                            ; rp2a03_dma                  ; work         ;
;    |vram:vram_inst|                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NES_DragonBoard|vram:vram_inst                                                                                                                                   ; vram                        ; work         ;
;       |altsyncram:altsyncram_component|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NES_DragonBoard|vram:vram_inst|altsyncram:altsyncram_component                                                                                                   ; altsyncram                  ; work         ;
;          |altsyncram_bsg1:auto_generated|                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NES_DragonBoard|vram:vram_inst|altsyncram:altsyncram_component|altsyncram_bsg1:auto_generated                                                                    ; altsyncram_bsg1             ; work         ;
;    |wram:wram_inst|                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NES_DragonBoard|wram:wram_inst                                                                                                                                   ; wram                        ; work         ;
;       |altsyncram:altsyncram_component|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NES_DragonBoard|wram:wram_inst|altsyncram:altsyncram_component                                                                                                   ; altsyncram                  ; work         ;
;          |altsyncram_bsg1:auto_generated|                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NES_DragonBoard|wram:wram_inst|altsyncram:altsyncram_component|altsyncram_bsg1:auto_generated                                                                    ; altsyncram_bsg1             ; work         ;
+-------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                          ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+
; Name         ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+
; LED[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; jp_clk1      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; jp_clk2      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; jp_latch1    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; jp_latch2    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_HSYNC    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_VSYNC    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_RED[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_RED[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_GREEN[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_GREEN[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_BLUE[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_BLUE[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; AUDIO        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_clk    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_cke    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_cs_n   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_wre_n  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_cas_n  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_ras_n  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_a[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_a[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_a[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_a[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_a[4]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_a[5]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_a[6]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_a[7]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_a[8]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_a[9]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_a[10]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_ba     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_dqm    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_dq[0]  ; Bidir    ; (4) 935 ps    ; --            ; --                    ; --  ; --   ;
; sdram_dq[1]  ; Bidir    ; (4) 935 ps    ; --            ; --                    ; --  ; --   ;
; sdram_dq[2]  ; Bidir    ; (4) 935 ps    ; --            ; --                    ; --  ; --   ;
; sdram_dq[3]  ; Bidir    ; (5) 1127 ps   ; --            ; --                    ; --  ; --   ;
; sdram_dq[4]  ; Bidir    ; (4) 935 ps    ; --            ; --                    ; --  ; --   ;
; sdram_dq[5]  ; Bidir    ; (5) 1127 ps   ; --            ; --                    ; --  ; --   ;
; sdram_dq[6]  ; Bidir    ; (5) 1127 ps   ; --            ; --                    ; --  ; --   ;
; sdram_dq[7]  ; Bidir    ; (5) 1127 ps   ; --            ; --                    ; --  ; --   ;
; i2c_sda      ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; i2c_scl      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; CLK_50MHZ    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; reset        ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; button[3]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; button[2]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; button[0]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; button[1]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; jp_data1     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; jp_data2     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+


+----------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                 ;
+----------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                              ; Pad To Core Index ; Setting ;
+----------------------------------------------------------------------------------+-------------------+---------+
; sdram_dq[0]                                                                      ;                   ;         ;
;      - cart_02:cart_inst|SDRAM_SP8_I:SDRAM_inst|from_mem[0]                      ; 0                 ; 4       ;
; sdram_dq[1]                                                                      ;                   ;         ;
;      - cart_02:cart_inst|SDRAM_SP8_I:SDRAM_inst|from_mem[1]                      ; 0                 ; 4       ;
; sdram_dq[2]                                                                      ;                   ;         ;
;      - cart_02:cart_inst|SDRAM_SP8_I:SDRAM_inst|from_mem[2]                      ; 0                 ; 4       ;
; sdram_dq[3]                                                                      ;                   ;         ;
;      - cart_02:cart_inst|SDRAM_SP8_I:SDRAM_inst|from_mem[3]                      ; 0                 ; 5       ;
; sdram_dq[4]                                                                      ;                   ;         ;
;      - cart_02:cart_inst|SDRAM_SP8_I:SDRAM_inst|from_mem[4]                      ; 0                 ; 4       ;
; sdram_dq[5]                                                                      ;                   ;         ;
;      - cart_02:cart_inst|SDRAM_SP8_I:SDRAM_inst|from_mem[5]                      ; 0                 ; 5       ;
; sdram_dq[6]                                                                      ;                   ;         ;
;      - cart_02:cart_inst|SDRAM_SP8_I:SDRAM_inst|from_mem[6]                      ; 0                 ; 5       ;
; sdram_dq[7]                                                                      ;                   ;         ;
;      - cart_02:cart_inst|SDRAM_SP8_I:SDRAM_inst|from_mem[7]                      ; 0                 ; 5       ;
; i2c_sda                                                                          ;                   ;         ;
;      - cart_02:cart_inst|I2C_EEPROM:EEPROM_inst|I2C_phy:i2c_phy_inst|rx_frame[0] ; 0                 ; 6       ;
; i2c_scl                                                                          ;                   ;         ;
; CLK_50MHZ                                                                        ;                   ;         ;
; reset                                                                            ;                   ;         ;
; button[3]                                                                        ;                   ;         ;
;      - button_s[3]                                                               ; 0                 ; 6       ;
; button[2]                                                                        ;                   ;         ;
;      - button_s[2]                                                               ; 0                 ; 6       ;
; button[0]                                                                        ;                   ;         ;
;      - button_s[0]~feeder                                                        ; 0                 ; 6       ;
; button[1]                                                                        ;                   ;         ;
;      - button_s[1]                                                               ; 0                 ; 6       ;
; jp_data1                                                                         ;                   ;         ;
;      - jp_data1_s~feeder                                                         ; 1                 ; 6       ;
; jp_data2                                                                         ;                   ;         ;
;      - jp_data2_s~feeder                                                         ; 1                 ; 6       ;
+----------------------------------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                               ;
+-----------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                    ; Location           ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; CLK_50MHZ                                                                                                                               ; PIN_23             ; 1       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; Equal1~0                                                                                                                                ; LCCOMB_X17_Y8_N26  ; 11      ; Read enable                           ; no     ; --                   ; --               ; --                        ;
; PLL0:PLL_inst|altpll:altpll_component|PLL0_altpll:auto_generated|wire_pll1_clk[0]                                                       ; PLL_1              ; 1139    ; Clock                                 ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; PLL0:PLL_inst|altpll:altpll_component|PLL0_altpll:auto_generated|wire_pll1_clk[1]                                                       ; PLL_1              ; 211     ; Clock                                 ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; PPU_gen2:ppu_inst|Decoder0~0                                                                                                            ; LCCOMB_X18_Y8_N10  ; 7       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; PPU_gen2:ppu_inst|Decoder1~0                                                                                                            ; LCCOMB_X13_Y9_N16  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; PPU_gen2:ppu_inst|Decoder1~1                                                                                                            ; LCCOMB_X12_Y10_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; PPU_gen2:ppu_inst|Decoder1~2                                                                                                            ; LCCOMB_X13_Y9_N28  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; PPU_gen2:ppu_inst|Equal15~0                                                                                                             ; LCCOMB_X13_Y10_N12 ; 18      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; PPU_gen2:ppu_inst|NES_col[6]~16                                                                                                         ; LCCOMB_X11_Y10_N14 ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; PPU_gen2:ppu_inst|NES_col[6]~17                                                                                                         ; LCCOMB_X11_Y12_N0  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; PPU_gen2:ppu_inst|NES_row[7]~10                                                                                                         ; LCCOMB_X13_Y12_N16 ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; PPU_gen2:ppu_inst|NES_row[7]~13                                                                                                         ; LCCOMB_X13_Y12_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; PPU_gen2:ppu_inst|OAM_wren~0                                                                                                            ; LCCOMB_X16_Y6_N0   ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; PPU_gen2:ppu_inst|bg_shift1[14]~7                                                                                                       ; LCCOMB_X13_Y12_N22 ; 52      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; PPU_gen2:ppu_inst|bg_shift2[8]~2                                                                                                        ; LCCOMB_X12_Y9_N26  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; PPU_gen2:ppu_inst|h_tile[2]~6                                                                                                           ; LCCOMB_X14_Y6_N18  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; PPU_gen2:ppu_inst|horiz_advance~0                                                                                                       ; LCCOMB_X11_Y12_N22 ; 28      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; PPU_gen2:ppu_inst|ri_address_inc                                                                                                        ; FF_X17_Y8_N19      ; 20      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; PPU_gen2:ppu_inst|ri_bg_enable~0                                                                                                        ; LCCOMB_X17_Y10_N0  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; PPU_gen2:ppu_inst|ri_cpu_data_out[0]~8                                                                                                  ; LCCOMB_X17_Y8_N2   ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; PPU_gen2:ppu_inst|ri_h_fine[2]~2                                                                                                        ; LCCOMB_X17_Y10_N22 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; PPU_gen2:ppu_inst|ri_h_name~2                                                                                                           ; LCCOMB_X17_Y10_N20 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; PPU_gen2:ppu_inst|ri_h_tile[2]~2                                                                                                        ; LCCOMB_X17_Y10_N14 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; PPU_gen2:ppu_inst|ri_oam_address[0]~10                                                                                                  ; LCCOMB_X17_Y9_N18  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; PPU_gen2:ppu_inst|ri_pram_wr~0                                                                                                          ; LCCOMB_X16_Y9_N2   ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; PPU_gen2:ppu_inst|ri_read_buf[0]~0                                                                                                      ; LCCOMB_X13_Y12_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; PPU_gen2:ppu_inst|ri_sprite_height~2                                                                                                    ; LCCOMB_X17_Y10_N6  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; PPU_gen2:ppu_inst|ri_v_fine[1]~4                                                                                                        ; LCCOMB_X17_Y10_N16 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; PPU_gen2:ppu_inst|ri_v_tile[2]~3                                                                                                        ; LCCOMB_X17_Y10_N18 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; PPU_gen2:ppu_inst|sec_OAM_address[4]~6                                                                                                  ; LCCOMB_X9_Y11_N10  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; PPU_gen2:ppu_inst|sec_OAM_write                                                                                                         ; FF_X10_Y9_N17      ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; PPU_gen2:ppu_inst|spr_attribute[0][5]~23                                                                                                ; LCCOMB_X9_Y9_N14   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; PPU_gen2:ppu_inst|spr_attribute[1][5]~22                                                                                                ; LCCOMB_X9_Y9_N12   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; PPU_gen2:ppu_inst|spr_attribute[2][5]~21                                                                                                ; LCCOMB_X9_Y9_N10   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; PPU_gen2:ppu_inst|spr_attribute[3][5]~20                                                                                                ; LCCOMB_X9_Y9_N16   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; PPU_gen2:ppu_inst|spr_attribute[4][5]~19                                                                                                ; LCCOMB_X9_Y9_N6    ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; PPU_gen2:ppu_inst|spr_attribute[5][5]~18                                                                                                ; LCCOMB_X9_Y9_N4    ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; PPU_gen2:ppu_inst|spr_attribute[6][5]~17                                                                                                ; LCCOMB_X9_Y9_N26   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; PPU_gen2:ppu_inst|spr_attribute[7][5]~16                                                                                                ; LCCOMB_X9_Y9_N24   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; PPU_gen2:ppu_inst|spr_col[0][0]~185                                                                                                     ; LCCOMB_X7_Y7_N14   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; PPU_gen2:ppu_inst|spr_col[1][0]~202                                                                                                     ; LCCOMB_X10_Y7_N30  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; PPU_gen2:ppu_inst|spr_col[2][0]~83                                                                                                      ; LCCOMB_X8_Y8_N30   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; PPU_gen2:ppu_inst|spr_col[3][0]~100                                                                                                     ; LCCOMB_X12_Y8_N30  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; PPU_gen2:ppu_inst|spr_col[4][0]~117                                                                                                     ; LCCOMB_X6_Y8_N28   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; PPU_gen2:ppu_inst|spr_col[5][0]~134                                                                                                     ; LCCOMB_X9_Y7_N30   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; PPU_gen2:ppu_inst|spr_col[6][0]~151                                                                                                     ; LCCOMB_X6_Y7_N30   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; PPU_gen2:ppu_inst|spr_col[7][0]~168                                                                                                     ; LCCOMB_X4_Y8_N28   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; PPU_gen2:ppu_inst|spr_col~217                                                                                                           ; LCCOMB_X8_Y7_N6    ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; PPU_gen2:ppu_inst|spr_col~218                                                                                                           ; LCCOMB_X8_Y7_N8    ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; PPU_gen2:ppu_inst|spr_col~219                                                                                                           ; LCCOMB_X8_Y7_N26   ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; PPU_gen2:ppu_inst|spr_col~220                                                                                                           ; LCCOMB_X8_Y7_N12   ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; PPU_gen2:ppu_inst|spr_col~221                                                                                                           ; LCCOMB_X8_Y7_N22   ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; PPU_gen2:ppu_inst|spr_col~222                                                                                                           ; LCCOMB_X5_Y10_N18  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; PPU_gen2:ppu_inst|spr_col~223                                                                                                           ; LCCOMB_X8_Y7_N16   ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; PPU_gen2:ppu_inst|spr_col~224                                                                                                           ; LCCOMB_X11_Y7_N18  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; PPU_gen2:ppu_inst|spr_row[0]~0                                                                                                          ; LCCOMB_X11_Y7_N8   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; PPU_gen2:ppu_inst|spr_shift_high[0][8]~115                                                                                              ; LCCOMB_X9_Y8_N2    ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; PPU_gen2:ppu_inst|spr_shift_high[1][15]~98                                                                                              ; LCCOMB_X10_Y11_N14 ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; PPU_gen2:ppu_inst|spr_shift_high[1][8]~118                                                                                              ; LCCOMB_X10_Y11_N20 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; PPU_gen2:ppu_inst|spr_shift_high[2][8]~100                                                                                              ; LCCOMB_X10_Y11_N2  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; PPU_gen2:ppu_inst|spr_shift_high[3][8]~103                                                                                              ; LCCOMB_X10_Y11_N22 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; PPU_gen2:ppu_inst|spr_shift_high[4][8]~106                                                                                              ; LCCOMB_X10_Y11_N8  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; PPU_gen2:ppu_inst|spr_shift_high[5][8]~109                                                                                              ; LCCOMB_X10_Y11_N10 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; PPU_gen2:ppu_inst|spr_shift_high[6][9]~125                                                                                              ; LCCOMB_X10_Y10_N2  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; PPU_gen2:ppu_inst|spr_shift_high[7][15]~168                                                                                             ; LCCOMB_X10_Y10_N4  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; PPU_gen2:ppu_inst|spr_shift_high[7][8]~112                                                                                              ; LCCOMB_X10_Y10_N30 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; PPU_gen2:ppu_inst|spr_shift_high[7][8]~113                                                                                              ; LCCOMB_X10_Y10_N16 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; PPU_gen2:ppu_inst|spr_shift_low[0][0]~40                                                                                                ; LCCOMB_X4_Y8_N24   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; PPU_gen2:ppu_inst|spr_shift_low[0][13]~164                                                                                              ; LCCOMB_X9_Y8_N8    ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; PPU_gen2:ppu_inst|spr_shift_low[0][8]~184                                                                                               ; LCCOMB_X11_Y12_N6  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; PPU_gen2:ppu_inst|spr_shift_low[1][0]~42                                                                                                ; LCCOMB_X10_Y11_N0  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; PPU_gen2:ppu_inst|spr_shift_low[1][15]~102                                                                                              ; LCCOMB_X10_Y10_N18 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; PPU_gen2:ppu_inst|spr_shift_low[1][8]~122                                                                                               ; LCCOMB_X8_Y9_N18   ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; PPU_gen2:ppu_inst|spr_shift_low[2][0]~28                                                                                                ; LCCOMB_X10_Y11_N16 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; PPU_gen2:ppu_inst|spr_shift_low[2][8]~117                                                                                               ; LCCOMB_X8_Y10_N18  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; PPU_gen2:ppu_inst|spr_shift_low[3][0]~29                                                                                                ; LCCOMB_X10_Y11_N18 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; PPU_gen2:ppu_inst|spr_shift_low[3][8]~114                                                                                               ; LCCOMB_X8_Y9_N6    ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; PPU_gen2:ppu_inst|spr_shift_low[4][0]~30                                                                                                ; LCCOMB_X10_Y11_N4  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; PPU_gen2:ppu_inst|spr_shift_low[4][8]~111                                                                                               ; LCCOMB_X7_Y9_N28   ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; PPU_gen2:ppu_inst|spr_shift_low[5][0]~31                                                                                                ; LCCOMB_X10_Y11_N30 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; PPU_gen2:ppu_inst|spr_shift_low[5][8]~108                                                                                               ; LCCOMB_X8_Y10_N6   ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; PPU_gen2:ppu_inst|spr_shift_low[6][0]~32                                                                                                ; LCCOMB_X10_Y10_N26 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; PPU_gen2:ppu_inst|spr_shift_low[6][8]~104                                                                                               ; LCCOMB_X6_Y10_N16  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; PPU_gen2:ppu_inst|spr_shift_low[7][0]~33                                                                                                ; LCCOMB_X10_Y10_N12 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; PPU_gen2:ppu_inst|spr_shift_low[7][8]~125                                                                                               ; LCCOMB_X7_Y10_N18  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; PPU_gen2:ppu_inst|spr_v_invert~0                                                                                                        ; LCCOMB_X11_Y7_N0   ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; PPU_gen2:ppu_inst|spr_vram_a[0]~3                                                                                                       ; LCCOMB_X11_Y7_N6   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; PPU_gen2:ppu_inst|spr_vram_a[12]~1                                                                                                      ; LCCOMB_X8_Y7_N10   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; PPU_gen2:ppu_inst|state.S_EVALUATE                                                                                                      ; FF_X10_Y9_N9       ; 17      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; PPU_gen2:ppu_inst|state.S_FETCH_PATTERN_HIGH                                                                                            ; FF_X5_Y10_N21      ; 38      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; PPU_gen2:ppu_inst|state.S_FETCH_PATTERN_LOW                                                                                             ; FF_X5_Y10_N31      ; 43      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; PPU_gen2:ppu_inst|v_fine[1]~2                                                                                                           ; LCCOMB_X17_Y9_N12  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; PPU_gen2:ppu_inst|vesa_col[1]~10                                                                                                        ; LCCOMB_X29_Y13_N20 ; 20      ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; PPU_gen2:ppu_inst|vesa_line[4]~20                                                                                                       ; LCCOMB_X29_Y13_N2  ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; PPU_gen2:ppu_inst|vram_a_out[13]~7                                                                                                      ; LCCOMB_X14_Y7_N8   ; 14      ; Read enable                           ; no     ; --                   ; --               ; --                        ;
; cart_02:cart_inst|I2C_EEPROM:EEPROM_inst|I2C_phy:i2c_phy_inst|clk_div[2]~11                                                             ; LCCOMB_X21_Y1_N14  ; 5       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; cart_02:cart_inst|I2C_EEPROM:EEPROM_inst|I2C_phy:i2c_phy_inst|rx_frame[1]~0                                                             ; LCCOMB_X19_Y1_N12  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cart_02:cart_inst|I2C_EEPROM:EEPROM_inst|I2C_phy:i2c_phy_inst|tx_frame[2]~5                                                             ; LCCOMB_X23_Y1_N14  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cart_02:cart_inst|I2C_EEPROM:EEPROM_inst|address_counter[16]~19                                                                         ; LCCOMB_X22_Y4_N0   ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cart_02:cart_inst|I2C_EEPROM:EEPROM_inst|data_from_master[4]~0                                                                          ; LCCOMB_X21_Y4_N26  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cart_02:cart_inst|I2C_EEPROM:EEPROM_inst|state.S_ADDRESS_LOW                                                                            ; FF_X24_Y4_N19      ; 10      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; cart_02:cart_inst|I2C_EEPROM:EEPROM_inst|state.S_IDLE                                                                                   ; FF_X22_Y4_N21      ; 23      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; cart_02:cart_inst|SDRAM_SP8_I:SDRAM_inst|address_hold[0]~13                                                                             ; LCCOMB_X23_Y11_N0  ; 24      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; cart_02:cart_inst|SDRAM_SP8_I:SDRAM_inst|address_hold[1]~0                                                                              ; LCCOMB_X23_Y11_N18 ; 42      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; cart_02:cart_inst|SDRAM_SP8_I:SDRAM_inst|address_hold[2]~2                                                                              ; LCCOMB_X23_Y10_N0  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; cart_02:cart_inst|SDRAM_SP8_I:SDRAM_inst|address_hold[5]~15                                                                             ; LCCOMB_X23_Y6_N28  ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cart_02:cart_inst|SDRAM_SP8_I:SDRAM_inst|data_hold[0]~1                                                                                 ; LCCOMB_X19_Y3_N14  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cart_02:cart_inst|SDRAM_SP8_I:SDRAM_inst|from_mem[0]~0                                                                                  ; LCCOMB_X16_Y5_N8   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cart_02:cart_inst|SDRAM_SP8_I:SDRAM_inst|gate_out                                                                                       ; FF_X23_Y3_N17      ; 9       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; cart_02:cart_inst|SDRAM_SP8_I:SDRAM_inst|refresh_timer[2]~12                                                                            ; LCCOMB_X19_Y5_N6   ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; cart_02:cart_inst|SDRAM_SP8_I:SDRAM_inst|sdram_a[4]~0                                                                                   ; LCCOMB_X26_Y5_N22  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cart_02:cart_inst|SDRAM_SP8_I:SDRAM_inst|state.S_INIT_INC                                                                               ; FF_X23_Y3_N21      ; 26      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; cart_02:cart_inst|SDRAM_SP8_I:SDRAM_inst|state~72                                                                                       ; LCCOMB_X23_Y3_N18  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cart_02:cart_inst|always0~0                                                                                                             ; LCCOMB_X17_Y8_N4   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cart_02:cart_inst|chrram_we~0                                                                                                           ; LCCOMB_X16_Y9_N12  ; 8       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; comb~0                                                                                                                                  ; LCCOMB_X26_Y10_N14 ; 227     ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; comb~1                                                                                                                                  ; LCCOMB_X17_Y8_N30  ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; comb~2                                                                                                                                  ; LCCOMB_X16_Y9_N0   ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; reset_s                                                                                                                                 ; FF_X19_Y8_N17      ; 195     ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; reset_s                                                                                                                                 ; FF_X19_Y8_N17      ; 141     ; Async. clear                          ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_frame_counter_gen2:apu_frame_counter_inst|apu_cycle_count[11]~8                                 ; LCCOMB_X25_Y17_N22 ; 49      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_frame_counter_gen2:apu_frame_counter_inst|irq_inhibit~1                                         ; LCCOMB_X29_Y17_N28 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_frame_counter_gen2:apu_frame_counter_inst|to_apu_hold[0]~2                                      ; LCCOMB_X26_Y17_N10 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_noise_gen2:apu_noise_inst|apu_envelope_generator_gen2:envelope_generator|divider[0]~5           ; LCCOMB_X17_Y18_N28 ; 4       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_noise_gen2:apu_noise_inst|apu_envelope_generator_gen2:envelope_generator|from_cpu_hold[5]~1     ; LCCOMB_X17_Y17_N28 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_noise_gen2:apu_noise_inst|apu_length_counter_gen2:length_counter_inst|always0~1                 ; LCCOMB_X14_Y17_N28 ; 9       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_noise_gen2:apu_noise_inst|apu_length_counter_gen2:length_counter_inst|length[2]~9               ; LCCOMB_X12_Y17_N22 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_noise_gen2:apu_noise_inst|length_wren~0                                                         ; LCCOMB_X17_Y17_N10 ; 10      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_noise_gen2:apu_noise_inst|lfsr[10]~1                                                            ; LCCOMB_X30_Y15_N8  ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_noise_gen2:apu_noise_inst|timer_period[4]~6                                                     ; LCCOMB_X26_Y10_N12 ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_pulse_1:apu_pulse_1_inst|apu_envelope_generator_gen2:envelope_generator_inst|count[1]~3         ; LCCOMB_X24_Y18_N26 ; 4       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_pulse_1:apu_pulse_1_inst|apu_envelope_generator_gen2:envelope_generator_inst|divider[0]~5       ; LCCOMB_X28_Y15_N14 ; 4       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_pulse_1:apu_pulse_1_inst|apu_envelope_generator_gen2:envelope_generator_inst|from_cpu_hold[5]~0 ; LCCOMB_X26_Y16_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_pulse_1:apu_pulse_1_inst|apu_length_counter_gen2:length_counter_inst|length[6]~4                ; LCCOMB_X8_Y19_N6   ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_pulse_1:apu_pulse_1_inst|from_cpu_hold[4]~4                                                     ; LCCOMB_X29_Y17_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_pulse_1:apu_pulse_1_inst|sequencer_cnt[1]~3                                                     ; LCCOMB_X29_Y17_N12 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_pulse_1:apu_pulse_1_inst|sweep_count[1]~2                                                       ; LCCOMB_X25_Y17_N4  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_pulse_1:apu_pulse_1_inst|timer_period[3]~6                                                      ; LCCOMB_X26_Y16_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_pulse_1:apu_pulse_1_inst|timer_period[8]~14                                                     ; LCCOMB_X26_Y16_N4  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_pulse_2:apu_pulse_2_inst|apu_envelope_generator_gen2:envelope_generator_inst|count[0]~4         ; LCCOMB_X29_Y11_N20 ; 4       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_pulse_2:apu_pulse_2_inst|apu_envelope_generator_gen2:envelope_generator_inst|divider[0]~5       ; LCCOMB_X29_Y11_N2  ; 4       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_pulse_2:apu_pulse_2_inst|apu_envelope_generator_gen2:envelope_generator_inst|from_cpu_hold[1]~0 ; LCCOMB_X26_Y17_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_pulse_2:apu_pulse_2_inst|apu_length_counter_gen2:length_counter_inst|length[7]~1                ; LCCOMB_X14_Y17_N24 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_pulse_2:apu_pulse_2_inst|from_cpu_hold[1]~4                                                     ; LCCOMB_X29_Y17_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_pulse_2:apu_pulse_2_inst|sequencer_cnt[0]~0                                                     ; LCCOMB_X24_Y10_N14 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_pulse_2:apu_pulse_2_inst|timer_period[0]~3                                                      ; LCCOMB_X26_Y17_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_pulse_2:apu_pulse_2_inst|timer_period[10]~14                                                    ; LCCOMB_X14_Y17_N0  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_triangle_gen2:apu_triangle_inst|Equal1~3                                                        ; LCCOMB_X25_Y18_N30 ; 12      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_triangle_gen2:apu_triangle_inst|apu_length_counter_gen2:length_counter|length[4]~1              ; LCCOMB_X12_Y18_N28 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_triangle_gen2:apu_triangle_inst|length_counter_halt~0                                           ; LCCOMB_X26_Y16_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_triangle_gen2:apu_triangle_inst|linear_counter_val[2]~2                                         ; LCCOMB_X18_Y13_N6  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_triangle_gen2:apu_triangle_inst|seq[2]~7                                                        ; LCCOMB_X25_Y11_N28 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_triangle_gen2:apu_triangle_inst|timer_period[1]~5                                               ; LCCOMB_X26_Y16_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_triangle_gen2:apu_triangle_inst|timer_period[9]~4                                               ; LCCOMB_X26_Y16_N2  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rp2a03:rp2a03_blk|apu_gen2:apu_inst|noise_en~0                                                                                          ; LCCOMB_X23_Y10_N4  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rp2a03:rp2a03_blk|clk_count[5]~9                                                                                                        ; LCCOMB_X30_Y12_N10 ; 6       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; rp2a03:rp2a03_blk|cpu:cpu_blk|q_abh[0]~21                                                                                               ; LCCOMB_X25_Y14_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rp2a03:rp2a03_blk|cpu:cpu_blk|q_abl[6]~21                                                                                               ; LCCOMB_X23_Y11_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rp2a03:rp2a03_blk|cpu:cpu_blk|q_ac[3]~25                                                                                                ; LCCOMB_X26_Y14_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rp2a03:rp2a03_blk|cpu:cpu_blk|q_add[2]~7                                                                                                ; LCCOMB_X22_Y19_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rp2a03:rp2a03_blk|cpu:cpu_blk|q_ai[3]~23                                                                                                ; LCCOMB_X28_Y14_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rp2a03:rp2a03_blk|cpu:cpu_blk|q_bi[2]~11                                                                                                ; LCCOMB_X23_Y11_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rp2a03:rp2a03_blk|cpu:cpu_blk|q_clk_phase[4]~12                                                                                         ; LCCOMB_X25_Y17_N28 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rp2a03:rp2a03_blk|cpu:cpu_blk|q_dl[1]~8                                                                                                 ; LCCOMB_X24_Y16_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rp2a03:rp2a03_blk|cpu:cpu_blk|q_ir[3]~23                                                                                                ; LCCOMB_X22_Y12_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rp2a03:rp2a03_blk|cpu:cpu_blk|q_irq_sel~13                                                                                              ; LCCOMB_X24_Y17_N18 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rp2a03:rp2a03_blk|cpu:cpu_blk|q_nnmi~0                                                                                                  ; LCCOMB_X24_Y17_N4  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rp2a03:rp2a03_blk|cpu:cpu_blk|q_pch[7]~16                                                                                               ; LCCOMB_X24_Y16_N14 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rp2a03:rp2a03_blk|cpu:cpu_blk|q_s[3]~24                                                                                                 ; LCCOMB_X26_Y13_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rp2a03:rp2a03_blk|cpu:cpu_blk|q_v~0                                                                                                     ; LCCOMB_X24_Y17_N24 ; 34      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rp2a03:rp2a03_blk|cpu:cpu_blk|q_x[3]~2                                                                                                  ; LCCOMB_X18_Y14_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rp2a03:rp2a03_blk|cpu:cpu_blk|q_y[3]~4                                                                                                  ; LCCOMB_X26_Y13_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rp2a03:rp2a03_blk|rp2a03_dma:dma_inst|spr_address[14]~12                                                                                ; LCCOMB_X30_Y12_N6  ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rp2a03:rp2a03_blk|rp2a03_dma:dma_inst|spr_address[14]~27                                                                                ; LCCOMB_X22_Y9_N30  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rp2a03:rp2a03_blk|rp2a03_dma:dma_inst|state.S_SPR_WRITE                                                                                 ; FF_X22_Y9_N1       ; 27      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; rp2a03:rp2a03_blk|rp2a03_dma:dma_inst|state~17                                                                                          ; LCCOMB_X22_Y9_N20  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rp2a03:rp2a03_blk|rp2a03_dma:dma_inst|state~18                                                                                          ; LCCOMB_X30_Y12_N4  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                              ;
+-----------------------------------------------------------------------------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                              ; Location      ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; PLL0:PLL_inst|altpll:altpll_component|PLL0_altpll:auto_generated|wire_pll1_clk[0] ; PLL_1         ; 1139    ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; PLL0:PLL_inst|altpll:altpll_component|PLL0_altpll:auto_generated|wire_pll1_clk[1] ; PLL_1         ; 211     ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; PLL0:PLL_inst|altpll:altpll_component|PLL0_altpll:auto_generated|wire_pll1_clk[2] ; PLL_1         ; 1       ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; reset_s                                                                           ; FF_X19_Y8_N17 ; 141     ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
+-----------------------------------------------------------------------------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                         ; Type ; Mode        ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                                               ; Location                                                                                                                     ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+--------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; PPU_gen2:ppu_inst|altsyncram:m_OAM_rtl_0|altsyncram_vd41:auto_generated|ALTSYNCRAM                           ; AUTO ; Single Port ; Single Clock ; 256          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 2048  ; 256                         ; 8                           ; --                          ; --                          ; 2048                ; 1    ; None                                              ; M9K_X15_Y6_N0                                                                                                                ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; PPU_gen2:ppu_inst|altsyncram:m_sec_OAM_rtl_0|altsyncram_ja81:auto_generated|ALTSYNCRAM                       ; AUTO ; Single Port ; Single Clock ; 32           ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 256   ; 32                          ; 8                           ; --                          ; --                          ; 256                 ; 1    ; None                                              ; M9K_X15_Y8_N0                                                                                                                ; Don't care           ; Old data               ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; PPU_gen2:ppu_inst|altsyncram:palette_ram_rtl_0|altsyncram_gt91:auto_generated|ALTSYNCRAM                     ; AUTO ; Single Port ; Single Clock ; 32           ; 6            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 192   ; 32                          ; 6                           ; --                          ; --                          ; 192                 ; 1    ; db/NES_DragonBoard.ram0_PPU_gen2_f798bfb9.hdl.mif ; M9K_X15_Y11_N0                                                                                                               ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; cart_02:cart_inst|CHR_RAM:CHR_inst|altsyncram:altsyncram_component|altsyncram_a8g1:auto_generated|ALTSYNCRAM ; AUTO ; Single Port ; Single Clock ; 8192         ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 65536 ; 8192                        ; 8                           ; --                          ; --                          ; 65536               ; 8    ; None                                              ; M9K_X27_Y8_N0, M9K_X15_Y13_N0, M9K_X27_Y12_N0, M9K_X27_Y9_N0, M9K_X15_Y14_N0, M9K_X27_Y11_N0, M9K_X15_Y12_N0, M9K_X27_Y10_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; vram:vram_inst|altsyncram:altsyncram_component|altsyncram_bsg1:auto_generated|ALTSYNCRAM                     ; AUTO ; Single Port ; Single Clock ; 2048         ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 16384 ; 2048                        ; 8                           ; --                          ; --                          ; 16384               ; 2    ; None                                              ; M9K_X15_Y9_N0, M9K_X15_Y10_N0                                                                                                ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; wram:wram_inst|altsyncram:altsyncram_component|altsyncram_bsg1:auto_generated|ALTSYNCRAM                     ; AUTO ; Single Port ; Single Clock ; 2048         ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 16384 ; 2048                        ; 8                           ; --                          ; --                          ; 16384               ; 2    ; None                                              ; M9K_X15_Y5_N0, M9K_X15_Y7_N0                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+--------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |NES_DragonBoard|PPU_gen2:ppu_inst|altsyncram:palette_ram_rtl_0|altsyncram_gt91:auto_generated|ALTSYNCRAM                                                                                                                                                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(001001) (11) (9) (09)    ;(000001) (1) (1) (01)   ;(000000) (0) (0) (00)   ;(000001) (1) (1) (01)   ;(000000) (0) (0) (00)   ;(000010) (2) (2) (02)   ;(000010) (2) (2) (02)   ;(001101) (15) (13) (0D)   ;
;8;(001000) (10) (8) (08)    ;(010000) (20) (16) (10)   ;(001000) (10) (8) (08)   ;(100100) (44) (36) (24)   ;(000000) (0) (0) (00)   ;(000000) (0) (0) (00)   ;(000100) (4) (4) (04)   ;(101100) (54) (44) (2C)   ;
;16;(000000) (0) (0) (00)    ;(000001) (1) (1) (01)   ;(110100) (64) (52) (34)   ;(000011) (3) (3) (03)   ;(000000) (0) (0) (00)   ;(000100) (4) (4) (04)   ;(000000) (0) (0) (00)   ;(010100) (24) (20) (14)   ;
;24;(000000) (0) (0) (00)    ;(111010) (72) (58) (3A)   ;(000000) (0) (0) (00)   ;(000010) (2) (2) (02)   ;(000000) (0) (0) (00)   ;(100000) (40) (32) (20)   ;(101100) (54) (44) (2C)   ;(001000) (10) (8) (08)   ;


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 3           ; 2                   ; 30                ;
; Simple Multipliers (18-bit)           ; 0           ; 1                   ; 15                ;
; Embedded Multiplier Blocks            ; 2           ; --                  ; 15                ;
; Embedded Multiplier 9-bit elements    ; 3           ; 2                   ; 30                ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 3           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                          ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+-------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                          ; Mode                      ; Location          ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+-------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_mixer_gen2:apu_mixer_inst|multiplier:noise_scaler|lpm_mult:lpm_mult_component|mult_scn:auto_generated|result[0]       ; Simple Multiplier (9-bit) ; DSPOUT_X20_Y9_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_mixer_gen2:apu_mixer_inst|multiplier:noise_scaler|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1    ;                           ; DSPMULT_X20_Y9_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_mixer_gen2:apu_mixer_inst|multiplier:pulse_scaler|lpm_mult:lpm_mult_component|mult_scn:auto_generated|result[0]       ; Simple Multiplier (9-bit) ; DSPOUT_X20_Y8_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_mixer_gen2:apu_mixer_inst|multiplier:pulse_scaler|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1    ;                           ; DSPMULT_X20_Y8_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_mixer_gen2:apu_mixer_inst|multiplier:traingle_scaler|lpm_mult:lpm_mult_component|mult_scn:auto_generated|result[0]    ; Simple Multiplier (9-bit) ; DSPOUT_X20_Y8_N3  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    rp2a03:rp2a03_blk|apu_gen2:apu_inst|apu_mixer_gen2:apu_mixer_inst|multiplier:traingle_scaler|lpm_mult:lpm_mult_component|mult_scn:auto_generated|mac_mult1 ;                           ; DSPMULT_X20_Y8_N1 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+-------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+-------------------------------------------------+
; Routing Usage Summary                           ;
+-----------------------+-------------------------+
; Routing Resource Type ; Usage                   ;
+-----------------------+-------------------------+
; Block interconnects   ; 4,371 / 32,401 ( 13 % ) ;
; C16 interconnects     ; 33 / 1,326 ( 2 % )      ;
; C4 interconnects      ; 2,186 / 21,816 ( 10 % ) ;
; Direct links          ; 615 / 32,401 ( 2 % )    ;
; Global clocks         ; 4 / 10 ( 40 % )         ;
; Local interconnects   ; 1,840 / 10,320 ( 18 % ) ;
; R24 interconnects     ; 51 / 1,289 ( 4 % )      ;
; R4 interconnects      ; 2,663 / 28,186 ( 9 % )  ;
+-----------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.15) ; Number of LABs  (Total = 247) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 9                             ;
; 2                                           ; 6                             ;
; 3                                           ; 3                             ;
; 4                                           ; 2                             ;
; 5                                           ; 1                             ;
; 6                                           ; 3                             ;
; 7                                           ; 7                             ;
; 8                                           ; 6                             ;
; 9                                           ; 4                             ;
; 10                                          ; 8                             ;
; 11                                          ; 7                             ;
; 12                                          ; 13                            ;
; 13                                          ; 13                            ;
; 14                                          ; 16                            ;
; 15                                          ; 37                            ;
; 16                                          ; 112                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.64) ; Number of LABs  (Total = 247) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 24                            ;
; 1 Clock                            ; 185                           ;
; 1 Clock enable                     ; 91                            ;
; 1 Sync. clear                      ; 39                            ;
; 1 Sync. load                       ; 25                            ;
; 2 Clock enables                    ; 39                            ;
; 2 Clocks                           ; 2                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 18.30) ; Number of LABs  (Total = 247) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 6                             ;
; 2                                            ; 6                             ;
; 3                                            ; 3                             ;
; 4                                            ; 5                             ;
; 5                                            ; 0                             ;
; 6                                            ; 2                             ;
; 7                                            ; 2                             ;
; 8                                            ; 3                             ;
; 9                                            ; 2                             ;
; 10                                           ; 3                             ;
; 11                                           ; 5                             ;
; 12                                           ; 3                             ;
; 13                                           ; 8                             ;
; 14                                           ; 4                             ;
; 15                                           ; 21                            ;
; 16                                           ; 31                            ;
; 17                                           ; 8                             ;
; 18                                           ; 11                            ;
; 19                                           ; 15                            ;
; 20                                           ; 20                            ;
; 21                                           ; 5                             ;
; 22                                           ; 11                            ;
; 23                                           ; 11                            ;
; 24                                           ; 13                            ;
; 25                                           ; 7                             ;
; 26                                           ; 7                             ;
; 27                                           ; 7                             ;
; 28                                           ; 9                             ;
; 29                                           ; 2                             ;
; 30                                           ; 7                             ;
; 31                                           ; 3                             ;
; 32                                           ; 7                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 7.40) ; Number of LABs  (Total = 247) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 18                            ;
; 2                                               ; 23                            ;
; 3                                               ; 13                            ;
; 4                                               ; 14                            ;
; 5                                               ; 19                            ;
; 6                                               ; 15                            ;
; 7                                               ; 22                            ;
; 8                                               ; 30                            ;
; 9                                               ; 20                            ;
; 10                                              ; 17                            ;
; 11                                              ; 15                            ;
; 12                                              ; 13                            ;
; 13                                              ; 9                             ;
; 14                                              ; 4                             ;
; 15                                              ; 7                             ;
; 16                                              ; 4                             ;
; 17                                              ; 1                             ;
; 18                                              ; 1                             ;
; 19                                              ; 1                             ;
; 20                                              ; 0                             ;
; 21                                              ; 0                             ;
; 22                                              ; 0                             ;
; 23                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 15.81) ; Number of LABs  (Total = 247) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 7                             ;
; 3                                            ; 5                             ;
; 4                                            ; 2                             ;
; 5                                            ; 4                             ;
; 6                                            ; 5                             ;
; 7                                            ; 11                            ;
; 8                                            ; 7                             ;
; 9                                            ; 6                             ;
; 10                                           ; 8                             ;
; 11                                           ; 12                            ;
; 12                                           ; 17                            ;
; 13                                           ; 10                            ;
; 14                                           ; 12                            ;
; 15                                           ; 19                            ;
; 16                                           ; 13                            ;
; 17                                           ; 11                            ;
; 18                                           ; 11                            ;
; 19                                           ; 15                            ;
; 20                                           ; 11                            ;
; 21                                           ; 8                             ;
; 22                                           ; 10                            ;
; 23                                           ; 9                             ;
; 24                                           ; 4                             ;
; 25                                           ; 7                             ;
; 26                                           ; 3                             ;
; 27                                           ; 8                             ;
; 28                                           ; 4                             ;
; 29                                           ; 1                             ;
; 30                                           ; 1                             ;
; 31                                           ; 2                             ;
; 32                                           ; 0                             ;
; 33                                           ; 0                             ;
; 34                                           ; 2                             ;
; 35                                           ; 1                             ;
; 36                                           ; 0                             ;
; 37                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 54        ; 0            ; 54        ; 0            ; 0            ; 54        ; 54        ; 0            ; 54        ; 54        ; 19           ; 0            ; 0            ; 0            ; 18           ; 19           ; 0            ; 18           ; 0            ; 0            ; 2            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 54        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 54           ; 0         ; 54           ; 54           ; 0         ; 0         ; 54           ; 0         ; 0         ; 35           ; 54           ; 54           ; 54           ; 36           ; 35           ; 54           ; 36           ; 54           ; 54           ; 52           ; 54           ; 54           ; 54           ; 54           ; 54           ; 54           ; 0         ; 54           ; 54           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; LED[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; jp_clk1            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; jp_clk2            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; jp_latch1          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; jp_latch2          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_HSYNC          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_VSYNC          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_RED[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_RED[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_GREEN[0]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_GREEN[1]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_BLUE[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_BLUE[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AUDIO              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_clk          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_cke          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_cs_n         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wre_n        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_cas_n        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_ras_n        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_a[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_a[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_a[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_a[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_a[4]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_a[5]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_a[6]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_a[7]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_a[8]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_a[9]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_a[10]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_ba           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dqm          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq[2]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq[3]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq[4]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq[5]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq[6]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq[7]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i2c_sda            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i2c_scl            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLK_50MHZ          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reset              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; button[3]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; button[2]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; button[0]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; button[1]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; jp_data1           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; jp_data2           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; Unreserved               ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                   ;
+------------------------------------------------------+----------------------+-------------------+
; Source Clock(s)                                      ; Destination Clock(s) ; Delay Added in ns ;
+------------------------------------------------------+----------------------+-------------------+
; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; I/O                  ; 70.9              ;
+------------------------------------------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+--------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                      ;
+-------------------------------------------------------+----------------------------------------+-------------------+
; Source Register                                       ; Destination Register                   ; Delay Added in ns ;
+-------------------------------------------------------+----------------------------------------+-------------------+
; cart_02:cart_inst|SDRAM_SP8_I:SDRAM_inst|sdram_a[9]   ; sdram_a[9]                             ; 3.068             ;
; cart_02:cart_inst|SDRAM_SP8_I:SDRAM_inst|sdram_a[8]   ; sdram_a[8]                             ; 3.048             ;
; cart_02:cart_inst|SDRAM_SP8_I:SDRAM_inst|sdram_a[10]  ; sdram_a[10]                            ; 2.900             ;
; cart_02:cart_inst|SDRAM_SP8_I:SDRAM_inst|sdram_a[0]   ; sdram_a[0]                             ; 2.873             ;
; cart_02:cart_inst|SDRAM_SP8_I:SDRAM_inst|sdram_ba     ; sdram_ba                               ; 2.786             ;
; cart_02:cart_inst|SDRAM_SP8_I:SDRAM_inst|data_out[6]  ; sdram_dq[6]                            ; 2.714             ;
; cart_02:cart_inst|SDRAM_SP8_I:SDRAM_inst|data_out[7]  ; sdram_dq[7]                            ; 2.712             ;
; cart_02:cart_inst|SDRAM_SP8_I:SDRAM_inst|data_out[5]  ; sdram_dq[5]                            ; 2.712             ;
; cart_02:cart_inst|SDRAM_SP8_I:SDRAM_inst|data_out[4]  ; sdram_dq[4]                            ; 2.613             ;
; cart_02:cart_inst|SDRAM_SP8_I:SDRAM_inst|sdram_dqm    ; sdram_dqm                              ; 2.548             ;
; cart_02:cart_inst|SDRAM_SP8_I:SDRAM_inst|sdram_a[1]   ; sdram_a[1]                             ; 2.509             ;
; cart_02:cart_inst|SDRAM_SP8_I:SDRAM_inst|sdram_cmd[0] ; sdram_wre_n                            ; 2.499             ;
; cart_02:cart_inst|SDRAM_SP8_I:SDRAM_inst|sdram_a[3]   ; sdram_a[3]                             ; 2.492             ;
; cart_02:cart_inst|SDRAM_SP8_I:SDRAM_inst|sdram_cmd[1] ; sdram_cas_n                            ; 2.479             ;
; cart_02:cart_inst|SDRAM_SP8_I:SDRAM_inst|sdram_cmd[2] ; sdram_ras_n                            ; 2.478             ;
; cart_02:cart_inst|SDRAM_SP8_I:SDRAM_inst|gate_out     ; sdram_dq[5]                            ; 2.430             ;
; cart_02:cart_inst|SDRAM_SP8_I:SDRAM_inst|data_out[3]  ; sdram_dq[3]                            ; 2.392             ;
; cart_02:cart_inst|SDRAM_SP8_I:SDRAM_inst|sdram_a[4]   ; sdram_a[4]                             ; 2.371             ;
; cart_02:cart_inst|SDRAM_SP8_I:SDRAM_inst|data_out[0]  ; sdram_dq[0]                            ; 2.326             ;
; cart_02:cart_inst|SDRAM_SP8_I:SDRAM_inst|data_out[1]  ; sdram_dq[1]                            ; 2.321             ;
; cart_02:cart_inst|SDRAM_SP8_I:SDRAM_inst|sdram_a[6]   ; sdram_a[6]                             ; 2.287             ;
; cart_02:cart_inst|SDRAM_SP8_I:SDRAM_inst|sdram_a[5]   ; sdram_a[5]                             ; 2.272             ;
; rp2a03:rp2a03_blk|cpu:cpu_blk|q_abh[2]                ; cart_02:cart_inst|prev_mem_address[10] ; 0.196             ;
; rp2a03:rp2a03_blk|cpu:cpu_blk|q_abl[6]                ; cart_02:cart_inst|prev_mem_address[6]  ; 0.196             ;
; rp2a03:rp2a03_blk|rp2a03_dma:dma_inst|a_out[6]        ; cart_02:cart_inst|prev_mem_address[6]  ; 0.196             ;
; rp2a03:rp2a03_blk|rp2a03_dma:dma_inst|a_out[10]       ; cart_02:cart_inst|prev_mem_address[10] ; 0.196             ;
; rp2a03:rp2a03_blk|rp2a03_dma:dma_inst|dma_active      ; cart_02:cart_inst|prev_mem_address[6]  ; 0.196             ;
; rp2a03:rp2a03_blk|rp2a03_dma:dma_inst|a_out[4]        ; cart_02:cart_inst|prev_mem_address[4]  ; 0.195             ;
; rp2a03:rp2a03_blk|cpu:cpu_blk|q_abl[4]                ; cart_02:cart_inst|prev_mem_address[4]  ; 0.195             ;
+-------------------------------------------------------+----------------------------------------+-------------------+
Note: This table only shows the top 29 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (119006): Selected device EP4CE6E22C8 for design "NES_DragonBoard"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "PLL0:PLL_inst|altpll:altpll_component|PLL0_altpll:auto_generated|pll1" as Cyclone IV E PLL type File: E:/NES_DragonBoard_V10/db/pll0_altpll.v Line: 43
    Info (15099): Implementing clock multiplication of 1, clock division of 2, and phase shift of 0 degrees (0 ps) for PLL0:PLL_inst|altpll:altpll_component|PLL0_altpll:auto_generated|wire_pll1_clk[0] port File: E:/NES_DragonBoard_V10/db/pll0_altpll.v Line: 43
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for PLL0:PLL_inst|altpll:altpll_component|PLL0_altpll:auto_generated|wire_pll1_clk[1] port File: E:/NES_DragonBoard_V10/db/pll0_altpll.v Line: 43
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for PLL0:PLL_inst|altpll:altpll_component|PLL0_altpll:auto_generated|wire_pll1_clk[2] port File: E:/NES_DragonBoard_V10/db/pll0_altpll.v Line: 43
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10E22C8 is compatible
    Info (176445): Device EP4CE15E22C8 is compatible
    Info (176445): Device EP4CE22E22C8 is compatible
Info (169124): Fitter converted 4 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location 6
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location 8
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location 12
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location 13
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (332104): Reading SDC File: 'SDC1.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {PLL_inst|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 2 -duty_cycle 50.00 -name {PLL_inst|altpll_component|auto_generated|pll1|clk[0]} {PLL_inst|altpll_component|auto_generated|pll1|clk[0]}
    Info (332110): create_generated_clock -source {PLL_inst|altpll_component|auto_generated|pll1|inclk[0]} -duty_cycle 50.00 -name {PLL_inst|altpll_component|auto_generated|pll1|clk[1]} {PLL_inst|altpll_component|auto_generated|pll1|clk[1]}
    Info (332110): create_generated_clock -source {PLL_inst|altpll_component|auto_generated|pll1|inclk[0]} -duty_cycle 50.00 -name {PLL_inst|altpll_component|auto_generated|pll1|clk[2]} {PLL_inst|altpll_component|auto_generated|pll1|clk[2]}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 5 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   20.000    CLK_50MHZ
    Info (332111):   20.000      mem_clk
    Info (332111):   40.000 PLL_inst|altpll_component|auto_generated|pll1|clk[0]
    Info (332111):   20.000 PLL_inst|altpll_component|auto_generated|pll1|clk[1]
    Info (332111):   20.000 PLL_inst|altpll_component|auto_generated|pll1|clk[2]
Info (176353): Automatically promoted node PLL0:PLL_inst|altpll:altpll_component|PLL0_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_1) File: E:/NES_DragonBoard_V10/db/pll0_altpll.v Line: 77
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node PLL0:PLL_inst|altpll:altpll_component|PLL0_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C1 of PLL_1) File: E:/NES_DragonBoard_V10/db/pll0_altpll.v Line: 77
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node PLL0:PLL_inst|altpll:altpll_component|PLL0_altpll:auto_generated|wire_pll1_clk[2] (placed in counter C2 of PLL_1) File: E:/NES_DragonBoard_V10/db/pll0_altpll.v Line: 77
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node reset_s  File: E:/NES_DragonBoard_V10/nes_top.v Line: 46
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node cart_02:cart_inst|SDRAM_SP8_I:SDRAM_inst|sdram_dqm File: E:/NES_DragonBoard_V10/SDRAM_SP8_I.sv Line: 19
        Info (176357): Destination node cart_02:cart_inst|SDRAM_SP8_I:SDRAM_inst|sdram_cmd[0] File: E:/NES_DragonBoard_V10/SDRAM_SP8_I.sv Line: 88
        Info (176357): Destination node cart_02:cart_inst|SDRAM_SP8_I:SDRAM_inst|sdram_cmd[1] File: E:/NES_DragonBoard_V10/SDRAM_SP8_I.sv Line: 88
        Info (176357): Destination node cart_02:cart_inst|SDRAM_SP8_I:SDRAM_inst|sdram_cmd[2] File: E:/NES_DragonBoard_V10/SDRAM_SP8_I.sv Line: 88
        Info (176357): Destination node cart_02:cart_inst|SDRAM_SP8_I:SDRAM_inst|sdram_a[9] File: E:/NES_DragonBoard_V10/SDRAM_SP8_I.sv Line: 88
        Info (176357): Destination node cart_02:cart_inst|SDRAM_SP8_I:SDRAM_inst|sdram_a[10] File: E:/NES_DragonBoard_V10/SDRAM_SP8_I.sv Line: 88
        Info (176357): Destination node cart_02:cart_inst|SDRAM_SP8_I:SDRAM_inst|sdram_ba File: E:/NES_DragonBoard_V10/SDRAM_SP8_I.sv Line: 18
        Info (176357): Destination node PPU_gen2:ppu_inst|spr0_hit File: E:/NES_DragonBoard_V10/PPU_gen2.v Line: 1113
        Info (176357): Destination node cart_02:cart_inst|I2C_EEPROM:EEPROM_inst|I2C_phy:i2c_phy_inst|ready File: E:/NES_DragonBoard_V10/I2C_phy.sv Line: 8
        Info (176357): Destination node cart_02:cart_inst|I2C_EEPROM:EEPROM_inst|read_flag File: E:/NES_DragonBoard_V10/eeprom.sv Line: 56
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 13 registers into blocks of type Embedded multiplier block
    Extra Info (176218): Packed 18 registers into blocks of type Embedded multiplier output
Warning (15064): PLL "PLL0:PLL_inst|altpll:altpll_component|PLL0_altpll:auto_generated|pll1" output port clk[2] feeds output pin "sdram_clk~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance File: E:/NES_DragonBoard_V10/db/pll0_altpll.v Line: 43
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:06
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:03
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 8% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 14% of the available device resources in the region that extends from location X11_Y12 to location X22_Y24
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:05
Info (11888): Total time spent on timing analysis during the Fitter is 3.62 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:05
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169177): 18 pins must meet Intel FPGA requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV E Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin sdram_dq[0] uses I/O standard 3.3-V LVCMOS at 43 File: E:/NES_DragonBoard_V10/nes_top.v Line: 31
    Info (169178): Pin sdram_dq[1] uses I/O standard 3.3-V LVCMOS at 44 File: E:/NES_DragonBoard_V10/nes_top.v Line: 31
    Info (169178): Pin sdram_dq[2] uses I/O standard 3.3-V LVCMOS at 46 File: E:/NES_DragonBoard_V10/nes_top.v Line: 31
    Info (169178): Pin sdram_dq[3] uses I/O standard 3.3-V LVCMOS at 49 File: E:/NES_DragonBoard_V10/nes_top.v Line: 31
    Info (169178): Pin sdram_dq[4] uses I/O standard 3.3-V LVCMOS at 50 File: E:/NES_DragonBoard_V10/nes_top.v Line: 31
    Info (169178): Pin sdram_dq[5] uses I/O standard 3.3-V LVCMOS at 51 File: E:/NES_DragonBoard_V10/nes_top.v Line: 31
    Info (169178): Pin sdram_dq[6] uses I/O standard 3.3-V LVCMOS at 52 File: E:/NES_DragonBoard_V10/nes_top.v Line: 31
    Info (169178): Pin sdram_dq[7] uses I/O standard 3.3-V LVCMOS at 53 File: E:/NES_DragonBoard_V10/nes_top.v Line: 31
    Info (169178): Pin i2c_sda uses I/O standard 3.3-V LVTTL at 144 File: E:/NES_DragonBoard_V10/nes_top.v Line: 33
    Info (169178): Pin i2c_scl uses I/O standard 3.3-V LVTTL at 143 File: E:/NES_DragonBoard_V10/nes_top.v Line: 34
    Info (169178): Pin CLK_50MHZ uses I/O standard 3.3-V LVCMOS at 23 File: E:/NES_DragonBoard_V10/nes_top.v Line: 2
    Info (169178): Pin reset uses I/O standard 3.3-V LVCMOS at 25 File: E:/NES_DragonBoard_V10/nes_top.v Line: 3
    Info (169178): Pin button[3] uses I/O standard 3.3-V LVCMOS at 34 File: E:/NES_DragonBoard_V10/nes_top.v Line: 4
    Info (169178): Pin button[2] uses I/O standard 3.3-V LVCMOS at 38 File: E:/NES_DragonBoard_V10/nes_top.v Line: 4
    Info (169178): Pin button[0] uses I/O standard 3.3-V LVCMOS at 42 File: E:/NES_DragonBoard_V10/nes_top.v Line: 4
    Info (169178): Pin button[1] uses I/O standard 3.3-V LVCMOS at 39 File: E:/NES_DragonBoard_V10/nes_top.v Line: 4
    Info (169178): Pin jp_data1 uses I/O standard 3.3-V LVCMOS at 85 File: E:/NES_DragonBoard_V10/nes_top.v Line: 7
    Info (169178): Pin jp_data2 uses I/O standard 3.3-V LVCMOS at 84 File: E:/NES_DragonBoard_V10/nes_top.v Line: 8
Info (144001): Generated suppressed messages file E:/NES_DragonBoard_V10/output_files/NES_DragonBoard.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 1638 megabytes
    Info: Processing ended: Wed Feb 09 19:07:59 2022
    Info: Elapsed time: 00:00:32
    Info: Total CPU time (on all processors): 00:00:43


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in E:/NES_DragonBoard_V10/output_files/NES_DragonBoard.fit.smsg.


