# simple_RISC_CPU
《Verilog数字系统设计教程-夏宇闻》书中的简易cpu设计

经过modelsim仿真验证，vcs+verdi验证。
具体代码可参考原书，以及https://blog.csdn.net/HFUT90S/article/details/127853205

vcs仿真时需在tb文件中添加$finish函数，否则在./simv会卡死。
