标题title
时钟信号接收电路、时钟信号接收装置及电子设备
摘要abst
本发明提供了一种时钟信号接收电路、时钟信号接收装置和电子设备，通过信号类型判决模块接收一时钟信号，并判断其类型，输出对应的判决信号；共模电位调整模块依据判决信号对时钟信号进行相适配的第一处理，输出调整时钟信号，时钟信号放大模块依据判决信号对调整时钟信号进行相适配的第二处理，输出时钟放大信号；占空比判决模块提取时钟放大信号的占空比信息，并将该占空比信息与预设的占空比进行比较后输出占空比判决信号给共模电位调整模块与时钟信号放大模块，以对时钟信号与调整时钟信号的占空比进行调节，使得最终输出的时钟放大信号即符合预设的信号共模电位的要求，又符合预设的信号占空比的要求，从而保证了信号传输的质量。
权利要求书clms
1.一种时钟信号接收电路，其特征在于，包括：信号类型判决模块，用于接收一时钟信号，并对所述时钟信号的类型进行判断，输出对应的判决信号；其中所述时钟信号的类型包括单端时钟信号与具有相位差的双端时钟信号；所述判决信号用于表征所述时钟信号的类型；共模电位调整模块，用于接收所述时钟信号以及所述判决信号，依据所述判决信号所表征的时钟信号的类型，对所述时钟信号进行与该时钟信号的类型相适配的第一处理，以输出调整时钟信号；其中，所述第一处理至少包括共模电位平移处理；时钟信号放大模块，用于接收所述判决信号以及所述调整时钟信号，依据所述判决信号所表征的时钟信号的类型，对所述调整时钟信号进行与该时钟信号的类型相适配的第二处理，输出时钟放大信号；其中，所述第二处理至少包括放大处理；占空比判决模块，用于接收所述时钟放大信号，提取所述时钟放大信号的占空比信息，并将提取到的占空比信息与预设的占空比进行比较，输出占空比判决信号给所述共模电位调整模块与所述时钟信号放大模块，所述共模电位调整模块与所述时钟信号放大模块依据所述占空比判决信号分别对所述时钟信号与所述调整时钟信号的占空比进行调节，以使得所述时钟信号放大模块最终输出的时钟放大信号符合预设的占空比要求。2.根据权利要求1所述的时钟信号接收电路，其特征在于，所述信号类型判决模块对所述时钟信号的类型进行判断，具体为：所述时钟信号包括第一时钟信号以及第二时钟信号；所述信号类型判决模块在不同时间窗口分别接收所述第一时钟信号以及所述第二时钟信号；若所述第一时钟信号或所述第二时钟信号为直流信号，则判断所述时钟信号的类型为单端时钟信号，所述信号类型判决模块输出第一判决信号；否则，判断所述时钟信号的类型为具有相位差的双端时钟信号，所述信号类型判决模块输出第二判决信号。3.根据权利要求2所述的时钟信号接收电路，其特征在于，所述信号类型判决模块包括第一信号选择器、第一电阻、第一电容以及比较器；所述第一信号选择器的第一端以及第二端分别接收所述第一时钟信号以及所述第二时钟信号，其第三端耦接所述第一电阻的第一端，所述第一电阻的第二端分别耦接至所述第一电容的第一端以及所述比较器的第一输入端，所述比较器的第二输入端接收第一参考电压，其输出端用于输出对应的判决信号；其中，所述第一电阻以及所述第一电容用于滤波。4.根据权利要求2所述的时钟信号接收电路，其特征在于，所述共模电位调整模块包括两个共模电位调整单元；每个共模电位调整单元均分别包括串联连接的上拉电阻以及下拉电阻；且所述共模电位调整单元的输出端连接在所述上拉电阻与所述下拉电阻之间的节点；所述共模电位调整单元用于接收所述第一时钟信号或所述第二时钟信号，依据对应的判决信号调节所述上拉电阻与所述下拉电阻的阻值后输出相应的调整时钟信号；其中，调节所述上拉电阻与所述下拉电阻的阻值用于平移所述第一时钟信号的共模电位或所述第二时钟信号的共模电位。5.根据权利要求4所述的时钟信号接收电路，其特征在于，所述共模电位调整模块平移所述第一时钟信号的共模电位以及所述第二时钟信号的共模电位至1/2电压幅值。6.根据权利要求4所述的时钟信号接收电路，其特征在于，所述第一处理还包括端接阻抗调节处理，以提高所述时钟信号的传输质量。7.根据权利要求4所述的时钟信号接收电路，其特征在于，所述时钟信号放大模块包括两个放大单元；每个放大单元对应接受一共模电位调整单元输出的调整时钟信号。8.根据权利要求7所述的时钟信号接收电路，其特征在于，所述第二处理还包括禁用处理，具体为：若所述信号类型判决模块输出第一判决信号，仅由对应接受所述单端时钟信号的所述放大单元输出对应的单端时钟放大信号；若所述信号类型判决模块输出第二判决信号，则对应接受第一时钟信号的所述放大单元输出对应的第一双端时钟放大信号，对应接受第二时钟信号的所述放大单元输出对应的第二双端时钟放大信号；其中，所述第一双端时钟放大信号以及所述第二双端时钟放大信号组合为具有相位差的双端时钟放大信号。9.根据权利要求4-8任一项所述的时钟信号接收电路，其特征在于，所述第一处理以及第二处理还包括占空比调节，具体为：所述共模电位调整模块依据所述占空比判决信号调节所述上拉电阻与所述下拉电阻的阻值比，对所述时钟信号的占空比进行第一次调节，所述时钟信号放大模块依据所述占空比判决信号，对电路造成的偏差进行补偿，对所述调整时钟信号的占空比进行第二次调节，以使得所述时钟信号放大模块最终输出的所述时钟放大信号符合预设的占空比要求。10.根据权利要求9所述的时钟信号接收电路，其特征在于，所述占空比判决模块依据所述时钟放大信号的占空比信息输出所述占空比判决信号，所述占空比判决信号包括第一占空比判决信号以及第二占空比判决信号；具体为：仅当所述时钟放大信号占空比为50%时，所述占空比判决模块输出所述第一占空比判决信号；否则，输出所述第二占空比判决信号，使得所述共模电位调整模块与所述时钟信号放大模块依据所述第二占空比判决信号分别对所述时钟信号与所述调整时钟信号的占空比进行调节。11.根据权利要求10所述的时钟信号接收电路，其特征在于，所述占空比判决模块包括第二信号选择器、低通滤波器、模数转换器以及逻辑单元；所述第二信号选择器的第一端和第二端分别接收第一时钟放大信号以及第二时钟放大信号，所述第二信号选择器的第三端耦接至所述低通滤波器的第一端，其第四端耦接至所述逻辑单元的第一端，所述低通滤波器的第二端耦接至所述模数转换器的第一端，所述模数转换器的第二端耦接至所述逻辑单元的第二端，所述逻辑单元的第三端输出所述占空比判决信号。12.一种时钟信号接收装置，其特征在于，包括如权利要求1-11任一项所述的时钟信号接收电路。13.一种电子设备，其特征在于，包括如权利要求12所述的时钟信号接收装置。
说明书desc
技术领域本发明涉及半导体芯片领域，特别是涉及一种时钟信号接收电路、时钟信号接收装置及电子设备。背景技术近些年来，高速并行通信技术数据通信领域，尤其是在短距离芯片互联等领域中被广泛应用，且并行传输信息不要求传输的信息采用固定的格式。目前常用的短距高速并行接口，包括UCIe接口、BoW接口、AIB接口等等，被广泛的应用在需要近距离、高速度数据交换的设备与系统中。现有的高速并行接口的时钟信号接收端装置只能接收一种时钟信号。依据不同的时钟信号，时钟信号接收端装置一般分为具有相位差的双端时钟信号接收装置以及单端时钟信号接收装置，并由标准的逻辑单元或者具有相位差的双端放大单元进行放大整形。而常见的高速时钟信号放大器对输入时钟信号共模电平有较高要求，且要依据不同的时钟信号设计不同的放大电路，如放大单端时钟信号时，需要设计单独的共模电平参考电压产生电路为单端时钟信号提供参考电压。因此，如何实现时钟信号接收端装置能接收并处理多种时钟信号，兼顾保证信号传输的质量，已成为业界目前亟需解决的技术问题。发明内容本发明提供一种时钟信号接收电路、时钟信号接收装置及电子设备，以解决如何实现时钟信号接收端装置能接收并处理多种时钟信号，兼顾保证信号传输的质量的技术问题。根据本发明的第一方面，提供了一种时钟信号接收电路，包括：信号类型判决模块，用于接收一时钟信号，并对所述时钟信号的类型进行判断，输出对应的判决信号；其中所述时钟信号的类型包括单端时钟信号与具有相位差的双端时钟信号；所述判决信号用于表征所述时钟信号的类型；共模电位调整模块，用于接收所述时钟信号以及所述判决信号，依据所述判决信号所表征的时钟信号的类型，对所述时钟信号进行与该时钟信号的类型相适配的第一处理，以输出调整时钟信号；其中，所述第一处理至少包括共模电位平移处理；时钟信号放大模块，用于接收所述判决信号以及所述调整时钟信号，依据所述判决信号所表征的时钟信号的类型，对所述调整时钟信号进行与该时钟信号的类型相适配的第二处理，输出时钟放大信号；其中，所述第二处理至少包括放大处理；占空比判决模块，用于接收所述时钟放大信号，提取所述时钟放大信号的占空比信息，并将提取到的占空比信息与预设的占空比进行比较，输出占空比判决信号给所述共模电位调整模块与所述时钟信号放大模块，所述共模电位调整模块与所述时钟信号放大模块依据所述占空比判决信号分别对所述时钟信号与所述调整时钟信号的占空比进行调节，以使得所述时钟信号放大模块最终输出的时钟放大信号符合预设的占空比要求。可选的，所述信号类型判决模块对所述时钟信号的类型进行判断，具体为：所述时钟信号包括第一时钟信号以及第二时钟信号；所述信号类型判决模块在不同时间窗口分别接收所述第一时钟信号以及所述第二时钟信号；若所述第一时钟信号或所述第二时钟信号为直流信号，则判断所述时钟信号的类型为单端时钟信号，所述信号类型判决模块输出第一判决信号；否则，判断所述时钟信号的类型为具有相位差的双端时钟信号，所述信号类型判决模块输出第二判决信号。可选的，所述信号类型判决模块包括第一信号选择器、第一电阻、第一电容以及比较器；所述第一信号选择器的第一端以及第二端分别接收所述第一时钟信号以及所述第二时钟信号，其第三端耦接所述第一电阻的第一端，所述第一电阻的第二端分别耦接至所述第一电容的第一端以及所述比较器的第一输入端，所述比较器的第二输入端接收第一参考电压，其输出端用于输出对应的判决信号；其中，所述第一电阻以及所述第一电容用于滤波。可选的，所述共模电位调整模块包括两个共模电位调整单元；每个共模电位调整单元均分别包括串联连接的上拉电阻以及下拉电阻；且所述共模电位调整单元的输出端连接在所述上拉电阻与所述下拉电阻之间的节点；所述共模电位调整单元用于接收所述第一时钟信号或所述第二时钟信号，依据对应的判决信号调节所述上拉电阻与所述下拉电阻的阻值后输出相应的调整时钟信号；其中，调节所述上拉电阻与所述下拉电阻的阻值用于平移所述第一时钟信号的共模电位或所述第二时钟信号的共模电位。可选的，所述共模电位调整模块平移所述第一时钟信号的共模电位以及所述第二时钟信号的共模电位至1/2电压幅值。可选的，所述第一处理还包括端接阻抗调节处理，以提高所述时钟信号的传输质量。可选的，所述时钟信号放大模块包括两个放大单元；每个放大单元对应接受一共模电位调整单元输出的调整时钟信号。可选的，所述第二处理还包括禁用处理，具体为：若所述信号类型判决模块输出第一判决信号，仅由对应接受所述单端时钟信号的所述放大单元输出对应的单端时钟放大信号；若所述信号类型判决模块输出第二判决信号，则对应接受第一时钟信号的所述放大单元输出对应的第一双端时钟放大信号，对应接受第二时钟信号的所述放大单元输出对应的第二双端时钟放大信号；其中，所述第一双端时钟放大信号以及所述第二双端时钟放大信号组合为具有相位差的双端时钟放大信号。可选的，所述第一处理以及第二处理还包括占空比调节，具体为：所述共模电位调整模块依据所述占空比判决信号调节所述上拉电阻与所述下拉电阻的阻值比，对所述时钟信号的占空比进行第一次调节，所述时钟信号放大模块依据所述占空比判决信号，对电路造成的偏差进行补偿，对所述调整时钟信号的占空比进行第二次调节，以使得所述时钟信号放大模块最终输出的所述时钟放大信号符合预设的占空比要求。可选的，所述占空比判决模块依据所述时钟放大信号的占空比信息输出所述占空比判决信号，所述占空比判决信号包括第一占空比判决信号以及第二占空比判决信号；具体为：仅当所述时钟放大信号占空比为50%时，所述占空比判决模块输出所述第一占空比判决信号；否则，输出所述第二占空比判决信号，使得所述共模电位调整模块与所述时钟信号放大模块依据所述第二占空比判决信号分别对所述时钟信号与所述调整时钟信号的占空比进行调节。可选的，所述占空比判决模块包括第二信号选择器、低通滤波器、模数转换器以及逻辑单元；所述第二信号选择器的第一端和第二端分别接收第一时钟放大信号以及第二时钟放大信号，所述第二信号选择器的第三端耦接至所述低通滤波器的第一端，其第四端耦接至所述逻辑单元的第一端，所述低通滤波器的第二端耦接至所述模数转换器的第一端，所述模数转换器的第二端耦接至所述逻辑单元的第二端，所述逻辑单元的第三端输出所述占空比判决信号。根据本发明的第二方面，提供了一种时钟信号接收装置，包括本发明第一方面任一项提供的时钟信号接收电路。根据本发明的第三方面，提供了一种电子设备，包括本发明第二方面提供的时钟信号接收装置。本发明提供的一种时钟信号接收电路、时钟信号接收装置以及电子设备中，通过信号类型判决模块接收一时钟信号，并判断其类型，输出对应的判决信号；共模电位调整模块依据判决信号对时钟信号进行相适配的第一处理，输出调整时钟信号，时钟信号放大模块依据判决信号对调整时钟信号进行相适配的第二处理，输出时钟放大信号；占空比判决模块提取时钟放大信号的占空比信息，并将该占空比信息与预设的占空比进行比较后输出占空比判决信号给共模电位调整模块与时钟信号放大模块，以对时钟信号与调整时钟信号的占空比进行调节，使得最终输出的时钟放大信号即符合预设的信号共模电位的要求，又符合预设的信号占空比的要求，从而保证了信号传输的质量。附图说明为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1是本发明实施例中时钟信号接收电路构造示意图；图2是本发明实施例中信号类型判决模块的构造示意图；图3是本发明实施例中共模电位调整模块的构造示意图；图4是本发明实施例中时钟信号放大模块的构造示意图；图5是本发明实施例中占空比判决模块的构造示意图；附图标记说明：10-信号类型判决模块；20-共模电位调整模块；30-时钟信号放大模块；40-占空比判决模块；CLKP1-第一时钟信号；CLKN1-第二时钟信号；101-第一信号选择器；102-比较器；RFT-第一电阻；CFT-第一电容；Vcomp-判决信号；201-第一共模电位调整单元；202-第二共模电位调整单元；RTP1-第一上拉电阻；RTN1-第一下拉电阻；RTP2-第二上拉电阻；RTN2-第二下拉电阻；KRTP1-第一上拉判决信号；KRTN1-第一下拉判决信号；KRTP2-第二上拉判决信号；KRTN2-第二下拉判决信号；CLKP2-第一调整时钟信号；CLKN2-第二调整时钟信号；VDD-电压输入端；GND-接地端；301-第一放大单元；302-第二放大单元；CLKP3-第一时钟放大信号；CLKN3-第二时钟放大信号；KBP1-第三上拉判决信号；KBN1-第三下拉判决信号；KBP2-第四上拉判决信号；KBN2-第四下拉判决信号；401-第二信号选择器；402-低通滤波器；403-模数转换器；404-逻辑单元。具体实施方式下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整的描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”、“第四”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、电路、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。下面以具体的实施例对本发明的技术方案进行详细说明。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例不再赘述。鉴于现有技术中，很难实现时钟信号接收端装置能接收并处理多种时钟信号，兼顾保证信号传输的质量，本发明提供了一种时钟信号接收电路，通过信号类型判决模块接收一时钟信号，并判断其类型，输出对应的判决信号；共模电位调整模块依据判决信号对时钟信号进行相适配的第一处理，输出调整时钟信号，时钟信号放大模块依据判决信号对调整时钟信号进行相适配的第二处理，输出时钟放大信号；占空比判决模块提取时钟放大信号的占空比信息，并将该占空比信息与预设的占空比进行比较后输出占空比判决信号给共模电位调整模块与时钟信号放大模块，以对时钟信号与调整时钟信号的占空比进行调节，使得最终输出的时钟放大信号即符合预设的信号共模电位的要求，又符合预设的信号占空比的要求，从而保证了信号传输的质量。请参考图1，本发明实施例提供了一种时钟信号接收电路，包括：信号类型判决模块10，用于接收一时钟信号，并对所述时钟信号的类型进行判断，输出对应的判决信号；其中所述时钟信号的类型包括单端时钟信号与具有相位差的双端时钟信号；所述判决信号用于表征所述时钟信号的类型；共模电位调整模块20，用于接收所述时钟信号以及所述判决信号，依据所述判决信号所表征的时钟信号的类型，对所述时钟信号进行与该时钟信号的类型相适配的第一处理，以输出调整时钟信号；其中，所述第一处理至少包括共模电位平移处理；时钟信号放大模块30，用于接收所述判决信号以及所述调整时钟信号，依据所述判决信号所表征的时钟信号的类型，对所述调整时钟信号进行与该时钟信号的类型相适配的第二处理，输出时钟放大信号；其中，所述第二处理至少包括放大处理；占空比判决模块40，用于接收所述时钟放大信号，提取所述时钟放大信号的占空比信息，并将提取到的占空比信息与预设的占空比进行比较，输出占空比判决信号给所述共模电位调整模块20与所述时钟信号放大模块30，所述共模电位调整模块20与所述时钟信号放大模块30依据所述占空比判决信号分别对所述时钟信号与所述调整时钟信号的占空比进行调节，以使得所述时钟信号放大模块30最终输出的时钟放大信号符合预设的占空比要求。一种实施方式中，所述信号类型判决模块10对所述时钟信号的类型进行判断，具体为：所述时钟信号包括第一时钟信号CLKP1以及第二时钟信号CLKN1；所述信号类型判决模块10在不同时间窗口分别接收所述第一时钟信号CLKP1以及所述第二时钟信号CLKN1；若所述第一时钟信号CLKP1或所述第二时钟信号CLKN1为直流信号，则判断所述时钟信号的类型为单端时钟信号，所述信号类型判决模块10输出第一判决信号；否则，判断所述时钟信号的类型为具有相位差的双端时钟信号，所述信号类型判决模块10输出第二判决信号。具体地，一种举例中，请参考图2，所述信号类型判决模块10包括第一信号选择器101、第一电阻RFT、第一电容CFT以及比较器102；所述第一信号选择器101的第一端以及第二端分别接收所述第一时钟信号CLKP1以及所述第二时钟信号CLKN1，其第三端耦接所述第一电阻RFT的第一端，所述第一电阻RFT的第二端分别耦接至所述第一电容CFT的第一端以及所述比较器102的第一输入端，所述比较器102的第二输入端接收第一参考电压VREF1，其输出端用于输出对应的判决信号；其中，所述第一电阻RFT以及所述第一电容CFT用于滤波。在图2所示的示例中，由于所述第一信号选择器101只能在同一时间接受一个时钟信号，所述第一信号选择器101在不同时间窗口分别接收所述第一时钟信号CLKP1以及所述第二时钟信号CLKN1，其中，该时间窗口的时间长度包括了所述时钟信号的若干个周期。由于所述第一电阻RFT以及所述第一电容CFT构成低通滤波电路，所述第一时钟信号CLKP1或所述第二时钟信号CLKN1经过该低通滤波电路后为一直流信号，该直流信号为所述第一时钟信号CLKP1或所述第二时钟信号CLKN1的共模电平。将所述第一时钟信号CLKP1或所述第二时钟信号CLKN1的共模电平送入所述比较器102的第一输入端，所述比较器102将其与所述第一参考电压VREF1进行比较，比较结果为对应的判决信号Vcomp。在该情况下，所述比较器102的输出端作为所述信号类型判决模块10的输出端，用于输出对应的判决信号Vcomp，具体为：若所述时钟信号为单端时钟信号，则所述第一电阻RFT第二端的电压低于所述第一参考电压VREF1，所述比较器102的输出端输出高电平；若所述时钟信号为具有相位差的双端时钟信号，则所述第一电阻RFT第二端的电压高于所述第一参考电压VREF1，所述比较器102的输出端输出低电平。所述第一时钟信号CLKP1或所述第二时钟信号CLKN1的共模电位不一定与后续电路相适配，一种实施方式中，请参考图3，所述共模电位调整模块20包括两个共模电位调整单元；每个共模电位调整单元均分别包括串联连接的上拉电阻以及下拉电阻；且所述共模电位调整单元的输出端连接在所述上拉电阻与所述下拉电阻之间的节点；所述共模电位调整单元用于接收所述第一时钟信号CLKP1或所述第二时钟信号CLKN1，依据对应的判决信号Vcomp调节所述上拉电阻与所述下拉电阻的阻值后输出相应的调整时钟信号；其中，调节所述上拉电阻与所述下拉电阻的阻值用于平移所述第一时钟信号CLKP1的共模电位或所述第二时钟信号CLKN1的共模电位。同时，采用串联连接的所述上拉电阻以及所述下拉电阻还可以抑制信号过冲，不会造成信号电平的误触发，在电路上没有信号的时候，还能够为电路提供一个直流电平，适合总线应用。一种优选实施方式中，所述共模电位调整模块20平移所述第一时钟信号CLKP1的共模电位以及所述第二时钟信号CLKN1的共模电位至1/2电压幅值。在一种具体的实施方式中，请参考图3，所述两个共模电位调整单元分别为第一共模电位调整单元201以及第二共模电位调整单元202，现以所述第一共模电位调整单元201为例对所述共模电位调整模块20进行进一步地说明：所述第一共模电位调整单元201包括第一上拉电阻RTP1以及第一下拉电阻RTN1；所述第一上拉电阻RTP1的第一端耦接至电压输入端VDD，其第二端耦接至所述第一下拉电阻RTN1的第一端；一种举例中，所述第一上拉电阻RTP1与所述第一下拉电阻RTN1之间的节点接收所述第一时钟信号CLKP1，所述第一时钟信号CLKP1的共模电位经过所述第一上拉电阻RTP1与所述第一下拉电阻RTN1的调节后平移至预设的信号共模电位。所述上拉电阻和所述下拉电阻构成端接电阻，通过所述上拉电阻和所述下拉电阻吸收反射，从而提高信号的传输效果，一种优选实施方式中，所述第一处理还包括端接阻抗调节处理，以提高所述时钟信号的传输质量。具体地，当所述上拉电阻和所述下拉电阻的阻值与传输线的特性阻抗满足如下关系时，可以认为电路的阻抗相匹配：其中，R1为一共模电位调整单元中所述上拉电阻的阻值，R2为该共模电位调整单元中所述下拉电阻的阻值，Zo为对应的传输线的特性阻抗的等效电阻值。所述时钟信号放大模块30对平移至预设的信号共模电位的所述调整时钟信号进行相适配的第二处理，其中，所述调整时钟信号包括第一调整时钟信号CLKP2以及第二调整时钟信号CLKN2；一种实施方式中，请参考图4，所述时钟信号放大模块30包括两个放大单元；每个放大单元对应接受一共模电位调整单元输出的调整时钟信号，其中，为减少产生驻波造成的影响，且提高信号传播过程中的抗干扰能力，所述两个放大单元均构成反相放大器。在图4所示的示例中，所述时钟信号放大模块30包括第一放大单元301以及第二放大单元302。一种举例中，所述第一放大单元301对应接受一共模电位调整单元输出的第一调整时钟信号CLKP2，所述第二放大单元302对应接受另一共模电位调整单元输出的第二调整时钟信号CLKN2。在此情况下，现以所述第一放大单元301为例对所述放大单元进行进一步说明：一种实施方式中，请参考图4，所述第一放大单元301包括第一可调电阻RP1、第二可调电阻RN1、第一反馈电阻RFB1、第一传输门TG1、第二传输门TG2、第一CMOS放大管M1、第二CMOS放大管M2、第三CMOS放大管M3以及第四CMOS放大管M4；其中，所述第一CMOS放大管M1以及所述第三CMOS放大管M3均为PMOS晶体管，所述第二CMOS放大管M2以及所述第四CMOS放大管M4均为NMOS晶体管；所述第一传输门TG1以及所述第二传输门TG2的输入端分别接受所述第一调整时钟信号CLKP2，所述第二传输门TG2的输出端耦接至所述第二调节电阻的第一端，所述第一传输门TG1的正极控制端以及负极控制端分别接受第一正相信号TGP1以及第一反相信号TGN1，所述第二传输门TG2的正极控制端以及负极控制端分别接受第二正相信号TGP2以及第二反相信号TGN2；所述第一可调电阻RP1的第一端耦接至电压输入端VDD，其第二端分别耦接至所述第一传输门TG1的输出端、所述第一CMOS放大管M1的源极以及所述第三CMOS放大管M3的源极，所述第一CMOS放大管M1的栅极耦接至所述第一反馈电阻RFB1的第一端，所述第一反馈电阻RFB1的第一端还耦接至所述第二CMOS放大管M2的栅极，所述第二CMOS放大管M2的漏极耦接至所述第一CMOS放大管M1的漏极，所述第二CMOS放大管M2的源极耦接至所述第二可调电阻RN1的第一端，第二可调电阻RN1的第二端接地；所述第三CMOS放大管M3的栅极以及所述第四CMOS放大管M4的栅极分别接受一固定电平偏置信号Vb，所述第三CMOS放大管M3的漏极耦接至所述第四CMOS放大管M4的漏极，所述第四CMOS放大管M4的源极耦接至所述第二可调电阻RN1的第一端，所述第一反馈电阻RFB1的第二端依次耦接至所述第二CMOS放大管M2的漏极与所述第一CMOS放大管M1的漏极之间的节点，以及所述第三CMOS放大管M3的漏极与所述第四CMOS放大管M4的漏极之间的节点；其中，所述第三CMOS放大管M3的漏极与所述第四CMOS放大管M4的漏极之间的节点用于输出第一时钟放大信号CLKN3，所述第一时钟放大信号CLKN3与所述第一调整时钟信号CLKP2互为反相信号；其中，所述第一正相信号TGP1以及所述第一反相信号TGN1互为反相信号，用于对所述第一传输门TG1的信号传输进行控制，所述第二正相信号TGP2以及所述第二反相信号TGN2互为反相信号，用于对所述第二传输门TG2的信号传输进行控制；其中，反相信号可以理解为两信号的相位差为180°，当其中一个信号为高电平时，另一个信号为低电平。关于所述放大单元的工作原理，具体描述如下：上述的第一放大单元301中，所述第一传输门TG1以及所述第二传输门TG2负责将所述第一调整时钟信号CLKP2传输到所述第一CMOS放大管M1的源极、所述第二CMOS放大管M2的源极、所述第三CMOS放大管M3的源极以及所述第四CMOS放大管M4的源极进行放大；其中，所述第三CMOS放大管M3以及所述第四CMOS放大管M4构成源极放大器，所述第一CMOS放大管M1、所述第二CMOS放大管M2以及所述第一反馈电阻RFB1构成反馈单元；进一步的，所述第一反馈电阻RFB1可以将输出的所述第一时钟放大信号CLKN3的变化反应到所述第一CMOS放大管M1的漏极和栅极电位上以及所述第二CMOS放大管M2的漏极和栅极电位上，使所述第一时钟放大信号CLKN3的变化更加快速，一种举例中，在所述第一时钟放大信号CLKN3变高的瞬间，使所述第一CMOS放大管M1的漏极和栅极电压变高，流过所述第一CMOS放大管M1的电流迅速变小；同时所述第三CMOS放大管M3的漏极电压变高，所述第三CMOS放大管M3的栅极电压不变，流过所述第三CMOS放大管M3的电流变大；在此基础上，若所述第三CMOS放大管M3的管尺寸较大，则所述第三CMOS放大管M3增大的电流相比所述第一CMOS放大管M1减小的电流更大，对第三CMOS放大管M3的漏极与所述第四CMOS放大管M4的漏极之间的节点的充电电流更大，对输出的所述第一时钟放大信号CLKN3的电平变高有加速作用。类似的，请参考图4，所述第二放大单元302包括第三可调电阻RP2、第四可调电阻RN2、第二反馈电阻RFB2、第三传输门TG3、第四传输门TG4、第五CMOS放大管M5、第六CMOS放大管M6、第七CMOS放大管M7以及第八CMOS放大管M8；其中，所述第五CMOS放大管以及所述第七CMOS放大管M7均为PMOS晶体管，所述第六CMOS放大管M6以及所述第八CMOS放大管M8均为NMOS晶体管；由于所述第一放大单元301与所述第二放大单元302的电路连接关系相同，本发明不再赘述所述第二放大单元302中器件的连接关系。一种优选实施方式中，请参考图4，所述第三传输门TG3的正极控制端以及负极控制端分别接受第一正相信号TGP1以及第一反相信号TGN1，所述第四传输门TG4的正极控制端以及负极控制端分别接受第二正相信号TGP2以及第二反相信号TGN2；使得所述第一传输门TG1以及所述第三传输门TG3同时开启，所述第二传输门TG2以及所述第四传输门TG4同时关闭，或使得所述第二传输门TG2以及所述第四传输门TG4同时开启，所述第一传输门TG1以及所述第三传输门TG3同时关闭。为方便后续电路处理不同的时钟信号，一种优选实施方式中，所述第二处理还包括禁用处理，具体为：若所述信号类型判决模块10输出第一判决信号，仅由对应接受所述单端时钟信号的所述放大单元输出对应的单端时钟放大信号；若所述信号类型判决模块10输出第二判决信号，则对应接受第一时钟信号CLKP1的所述放大单元输出对应的第一双端时钟放大信号，对应接受第二时钟信号CLKN1的所述放大单元输出对应的第二双端时钟放大信号；其中，所述第一双端时钟放大信号以及所述第二双端时钟放大信号组合为具有相位差的双端时钟放大信号。一种具体的举例中，请参考图4，若所述第二放大单元302接收所述直流信号，则控制所述第三可调电阻RP2的阻值为最大，使得所述第二放大单元302停止输出对应的时钟放大信号。但平移所述第一时钟信号CLKP1的共模电位或所述第二时钟信号CLKN1的共模电位会影响所述时钟信号放大信号的工作状态，从而影响时钟信号放大信号输出时钟的占空比。为使得最终输出的所述时钟放大信号即符合预设的信号共模电位的要求，又符合预设的信号占空比的要求，一种实施方式中，所述第一处理以及第二处理还包括占空比调节，具体为：所述共模电位调整模块20依据所述占空比判决信号调节所述上拉电阻与所述下拉电阻的阻值比，对所述时钟信号的占空比进行第一次调节，所述时钟信号放大模块30依据所述占空比判决信号，对电路造成的偏差进行补偿，对所述调整时钟信号的占空比进行第二次调节，以使得所述时钟信号放大模块30最终输出的所述时钟放大信号符合预设的占空比要求。在此基础上，一种实施方式中，所述占空比判决模块40依据所述时钟放大信号的占空比信息输出所述占空比判决信号，所述占空比判决信号包括第一占空比判决信号以及第二占空比判决信号；具体为：仅当所述时钟放大信号占空比为50%时，所述占空比判决模块40输出所述第一占空比判决信号；否则，输出所述第二占空比判决信号，使得所述共模电位调整模块20与所述时钟信号放大模块30依据所述第二占空比判决信号分别对所述时钟信号与所述调整时钟信号的占空比进行调节。一种举例中，请参考图5，所述占空比判决模块40包括第二信号选择器401、低通滤波器402、模数转换器403以及逻辑单元404；所述第二信号选择器401的第一端和第二端分别接收第一时钟放大信号CLKN3以及第二时钟放大信号CLKP3，所述第二信号选择器401的第三端耦接至所述低通滤波器402的第一端，其第四端耦接至所述逻辑单元404的第一端，所述低通滤波器402的第二端耦接至所述模数转换器403的第一端，所述模数转换器403的第二端耦接至所述逻辑单元404的第二端，所述逻辑单元404的第三端输出所述占空比判决信号。在图5所示的示例中，所述第二信号选择器401只能在同一时间接受一个时钟信号，将所述第一时钟放大信号CLKN3和所述第二时钟放大信号CLKP3以具有相位差的双端信号的形式输入所述第二信号选择器401，所述第二信号选择器401在一段时间接收若干周期的所述第一时钟放大信号CLKN3或若干周期的所述第二时钟放大信号CLKP3，其中，所述第一时钟放大信号CLKN3和所述第二时钟放大信号CLKP3可以组合为所述具有相位差的双端时钟放大信号或所述单端时钟放大信号。在此情况下，在所述第二信号选择器401分别将所述第一时钟放大信号CLKN3和所述第二时钟放大信号CLKP3输入所述低通滤波器402中滤除杂波，此时的所述第一时钟放大信号CLKN3和所述第二时钟放大信号CLKP3相当于一个直流信号，该直流信号包含着所述第一时钟放大信号CLKN3的占空比信息或所述第二时钟放大信号CLKP3的占空比信息，所述模数转换器403将所述第一时钟放大信号CLKN3的占空比信息或所述第二时钟放大信号CLKP3的占空比信息的模拟信息转换为数字信息并送入所述逻辑单元404进行处理。所述逻辑单元404依据占空比信息输出相应的占空比判决信号。现以所述占空比判决模块40对图3以及图4所示的电路进行控制进行进一步说明：一种举例中，请参考图3，所述逻辑单元404输出的所述占空比判决信号包括第一上拉判决信号KRTP1、第一下拉判决信号KRTN1、第二上拉判决信号KRTP2、第二下拉判决信号KRTN2，以对图3所示的共模电位调整模块20进行控制，分别对所述第一上拉电阻RTP1与所述第一下拉电阻RTN1的阻值比以及所述第二上拉电阻RTP2与所述第二下拉电阻RTN2的阻值比进行调节。理想状态下，此时，所述调整时钟信号的占空比应符合预设的占空比要求。但在实际电路中，在所述时钟信号放大模块30对所述第一调整时钟信号CLKP2以及所述第二调整时钟信号CLKN2进行放大的过程中，会产生占空比偏差，在一种优选实施方式中，请参考图4，所述逻辑单元404还输出第三上拉判决信号KRP1、第三下拉判决信号KRN1、第四上拉判决信号KRP2、第四下拉判决信号KRN2，用于控制所述第一可调电阻RP1与所述第二可调电阻RN1的阻值比、所述第三可调电阻RP2与所述第四可调电阻RN2的阻值比，用以对时钟信号放大模块30中的电路造成的偏差进行补偿，从而对所述调整时钟信号的占空比进行第二次调节。具体地一种调节方式中，上电时，可以先使得所述第一上拉电阻RTP1的阻值与所述第一下拉电阻RTN1的阻值相同，再依据所述占空比判决模块40输出的占空比判决信号判断是否对所述时钟信号与所述调整时钟信号的占空比进行调节；仅当所述第一时钟放大信号CLKN3的占空比或所述第二时钟放大信号CLKP3的占空比同为50%时，所述逻辑单元404输出第一占空比判决信号给所述共模电位调整模块20与所述时钟信号放大模块30，停止对各模块内电阻的阻值进行调整，否则，所述逻辑单元404输出第二占空比判决信号给所述共模电位调整模块20与所述时钟信号放大模块30，使得所述共模电位调整模块20与所述时钟信号放大模块30依据所述第二占空比判决信号分别对所述时钟信号与所述调整时钟信号的占空比进行调节，从而保证所述时钟信号放大模块30最终输出的所述时钟放大信号符合预设的占空比要求。此外，本发明实施例还提供了一种时钟信号接收装置，包含了上述的时钟信号接收电路。作为举例，该时钟信号接收装置可以用于高速并行接口，包括UCIe接口、BoW接口、AIB接口等等。此外，本发明实施例还提供了一种电子设备，包含了上述的时钟信号接收装置。作为举例，该设备可以为DDR接口、HBM接口等等，可以应用在其它需要高速数据交换的设备与系统中。综上所述，本发明提供的一种时钟信号接收电路、时钟信号接收装置和电子设备中，通过信号类型判决模块接收一时钟信号，并判断其类型，输出对应的判决信号；共模电位调整模块依据判决信号对时钟信号进行相适配的第一处理，输出调整时钟信号，时钟信号放大模块依据判决信号对调整时钟信号进行相适配的第二处理，输出时钟放大信号；占空比判决模块提取时钟放大信号的占空比信息，并将该占空比信息与预设的占空比进行比较后输出占空比判决信号给共模电位调整模块与时钟信号放大模块，以对时钟信号与调整时钟信号的占空比进行调节，使得最终输出的时钟放大信号即符合预设的信号共模电位的要求，又符合预设的信号占空比的要求，从而保证了信号传输的质量。最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
