该项目使用 iverilog 编译多个文件，使用 FPGA Develop Support 插件，在 main.v 中右键选择 simulate。
1. 不使用 include 来包含文件，自动生成包含关系
2. 将源文件放入 src 目录
3. 自动生成 prj 目录