[STDOUT-CL0_PE0] === Iteration 0: 32 words ===
[STDOUT-CL0_PE0] Kernel completed in 191 cycles!
[STDOUT-CL0_PE0] Perf CYCLES: 191
[STDOUT-CL0_PE0] Perf INSTR: 85
[STDOUT-CL0_PE0] Perf CINSTR: 35
[STDOUT-CL0_PE0] Perf LD_STALL: 1
[STDOUT-CL0_PE0] Perf JR_STALL: 0
[STDOUT-CL0_PE0] Perf IMISS: 83
[STDOUT-CL0_PE0] Perf LD: 35
[STDOUT-CL0_PE0] Perf ST: 1
[STDOUT-CL0_PE0] Perf JUMP: 2
[STDOUT-CL0_PE0] Perf BRANCH: 3
[STDOUT-CL0_PE0] Perf BTAKEN: 0
[STDOUT-CL0_PE0] Perf LD EXT: 7
[STDOUT-CL0_PE0] Perf ST EXT: 3
[STDOUT-CL0_PE0] Perf LD EXT CYC: 0
[STDOUT-CL0_PE0] Perf ST EXT CYC: 36
[STDOUT-CL0_PE0] Perf TCDM CONT: 0
[STDOUT-CL0_PE0] Perf CSR HAZARD: 0
[STDOUT-CL0_PE0] === Iteration 1: 64 words ===
[STDOUT-CL0_PE0] Kernel completed in 284 cycles!
[STDOUT-CL0_PE0] Perf CYCLES: 284
[STDOUT-CL0_PE0] Perf INSTR: 149
[STDOUT-CL0_PE0] Perf CINSTR: 67
[STDOUT-CL0_PE0] Perf LD_STALL: 1
[STDOUT-CL0_PE0] Perf JR_STALL: 0
[STDOUT-CL0_PE0] Perf IMISS: 114
[STDOUT-CL0_PE0] Perf LD: 67
[STDOUT-CL0_PE0] Perf ST: 1
[STDOUT-CL0_PE0] Perf JUMP: 2
[STDOUT-CL0_PE0] Perf BRANCH: 3
[STDOUT-CL0_PE0] Perf BTAKEN: 0
[STDOUT-CL0_PE0] Perf LD EXT: 5
[STDOUT-CL0_PE0] Perf ST EXT: 3
[STDOUT-CL0_PE0] Perf LD EXT CYC: 0
[STDOUT-CL0_PE0] Perf ST EXT CYC: 33
[STDOUT-CL0_PE0] Perf TCDM CONT: 0
[STDOUT-CL0_PE0] Perf CSR HAZARD: 0
[STDOUT-CL0_PE0] === Iteration 2: 128 words ===
[STDOUT-CL0_PE0] Kernel completed in 443 cycles!
[STDOUT-CL0_PE0] Perf CYCLES: 443
[STDOUT-CL0_PE0] Perf INSTR: 277
[STDOUT-CL0_PE0] Perf CINSTR: 131
[STDOUT-CL0_PE0] Perf LD_STALL: 1
[STDOUT-CL0_PE0] Perf JR_STALL: 0
[STDOUT-CL0_PE0] Perf IMISS: 132
[STDOUT-CL0_PE0] Perf LD: 131
[STDOUT-CL0_PE0] Perf ST: 1
[STDOUT-CL0_PE0] Perf JUMP: 2
[STDOUT-CL0_PE0] Perf BRANCH: 3
[STDOUT-CL0_PE0] Perf BTAKEN: 0
[STDOUT-CL0_PE0] Perf LD EXT: 5
[STDOUT-CL0_PE0] Perf ST EXT: 3
[STDOUT-CL0_PE0] Perf LD EXT CYC: 0
[STDOUT-CL0_PE0] Perf ST EXT CYC: 33
[STDOUT-CL0_PE0] Perf TCDM CONT: 0
[STDOUT-CL0_PE0] Perf CSR HAZARD: 0
[STDOUT-CL0_PE0] === Iteration 3: 256 words ===
[STDOUT-CL0_PE0] Kernel completed in 826 cycles!
[STDOUT-CL0_PE0] Perf CYCLES: 826
[STDOUT-CL0_PE0] Perf INSTR: 533
[STDOUT-CL0_PE0] Perf CINSTR: 259
[STDOUT-CL0_PE0] Perf LD_STALL: 1
[STDOUT-CL0_PE0] Perf JR_STALL: 0
[STDOUT-CL0_PE0] Perf IMISS: 260
[STDOUT-CL0_PE0] Perf LD: 259
[STDOUT-CL0_PE0] Perf ST: 1
[STDOUT-CL0_PE0] Perf JUMP: 2
[STDOUT-CL0_PE0] Perf BRANCH: 3
[STDOUT-CL0_PE0] Perf BTAKEN: 0
[STDOUT-CL0_PE0] Perf LD EXT: 5
[STDOUT-CL0_PE0] Perf ST EXT: 3
[STDOUT-CL0_PE0] Perf LD EXT CYC: 0
[STDOUT-CL0_PE0] Perf ST EXT CYC: 32
[STDOUT-CL0_PE0] Perf TCDM CONT: 0
[STDOUT-CL0_PE0] Perf CSR HAZARD: 0
[STDOUT-CL0_PE0] === Iteration 4: 512 words ===
[STDOUT-CL0_PE0] Kernel completed in 1594 cycles!
[STDOUT-CL0_PE0] Perf CYCLES: 1594
[STDOUT-CL0_PE0] Perf INSTR: 1045
[STDOUT-CL0_PE0] Perf CINSTR: 515
[STDOUT-CL0_PE0] Perf LD_STALL: 1
[STDOUT-CL0_PE0] Perf JR_STALL: 0
[STDOUT-CL0_PE0] Perf IMISS: 516
[STDOUT-CL0_PE0] Perf LD: 515
[STDOUT-CL0_PE0] Perf ST: 1
[STDOUT-CL0_PE0] Perf JUMP: 2
[STDOUT-CL0_PE0] Perf BRANCH: 3
[STDOUT-CL0_PE0] Perf BTAKEN: 0
[STDOUT-CL0_PE0] Perf LD EXT: 5
[STDOUT-CL0_PE0] Perf ST EXT: 3
[STDOUT-CL0_PE0] Perf LD EXT CYC: 0
[STDOUT-CL0_PE0] Perf ST EXT CYC: 32
[STDOUT-CL0_PE0] Perf TCDM CONT: 0
[STDOUT-CL0_PE0] Perf CSR HAZARD: 0
[STDOUT-CL0_PE0] === Iteration 5: 1024 words ===
[STDOUT-CL0_PE0] Kernel completed in 3136 cycles!
[STDOUT-CL0_PE0] Perf CYCLES: 3136
[STDOUT-CL0_PE0] Perf INSTR: 2069
[STDOUT-CL0_PE0] Perf CINSTR: 1027
[STDOUT-CL0_PE0] Perf LD_STALL: 1
[STDOUT-CL0_PE0] Perf JR_STALL: 0
[STDOUT-CL0_PE0] Perf IMISS: 1033
[STDOUT-CL0_PE0] Perf LD: 1027
[STDOUT-CL0_PE0] Perf ST: 1
[STDOUT-CL0_PE0] Perf JUMP: 2
[STDOUT-CL0_PE0] Perf BRANCH: 3
[STDOUT-CL0_PE0] Perf BTAKEN: 0
[STDOUT-CL0_PE0] Perf LD EXT: 5
[STDOUT-CL0_PE0] Perf ST EXT: 3
[STDOUT-CL0_PE0] Perf LD EXT CYC: 0
[STDOUT-CL0_PE0] Perf ST EXT CYC: 33
[STDOUT-CL0_PE0] Perf TCDM CONT: 0
[STDOUT-CL0_PE0] Perf CSR HAZARD: 0
[STDOUT-CL0_PE0] === Iteration 6: 2048 words ===
[STDOUT-CL0_PE0] Kernel completed in 6205 cycles!
[STDOUT-CL0_PE0] Perf CYCLES: 6205
[STDOUT-CL0_PE0] Perf INSTR: 4117
[STDOUT-CL0_PE0] Perf CINSTR: 2051
[STDOUT-CL0_PE0] Perf LD_STALL: 1
[STDOUT-CL0_PE0] Perf JR_STALL: 0
[STDOUT-CL0_PE0] Perf IMISS: 2054
[STDOUT-CL0_PE0] Perf LD: 2051
[STDOUT-CL0_PE0] Perf ST: 1
[STDOUT-CL0_PE0] Perf JUMP: 2
[STDOUT-CL0_PE0] Perf BRANCH: 3
[STDOUT-CL0_PE0] Perf BTAKEN: 0
[STDOUT-CL0_PE0] Perf LD EXT: 5
[STDOUT-CL0_PE0] Perf ST EXT: 3
[STDOUT-CL0_PE0] Perf LD EXT CYC: 0
[STDOUT-CL0_PE0] Perf ST EXT CYC: 33
[STDOUT-CL0_PE0] Perf TCDM CONT: 0
[STDOUT-CL0_PE0] Perf CSR HAZARD: 0

