

 


dclare <7x float> @llvm.mips.srr.b()
*!6v=!{
