----------------------------------------------------------------------
-- Fichero: ExtSign.vhd
-- Descripci칩n: 
-- Fecha 칰ltima modificaci칩n: 02/03/2017
-- Autores: Juan Felipe Carreto & Mihai Blidaru
-- Pareja: 06
-- Asignatura: E.C. 1췈 grado
-- Grupo de Pr치cticas: 2121
-- Grupo de Teor칤a: 212
-- Pr치ctica: 2
-- Ejercicio: 2
----------------------------------------------------------------------

library IEEE;
use IEEE.std_logic_1164.ALL;
use IEEE.std_LOGIC_arith.ALL;
use IEEE.std_logic_signed.ALL;

entity ExtCero is
    Port ( Ent : in  STD_LOGIC_VECTOR (15 downto 0);    -- Entrada de 16 bits 
           Sal : out STD_LOGIC_VECTOR (31 downto 0)     -- Salida de 32 bits
    );
end ExtCero;

architecture Behavioral of ExtCero is

begin

    Sal <= (31 downto 16 => '0') & Ent;             -- A人de 16 ceros en los primeros 16 bits de la salida

end Behavioral;

