[FMC146VSYNC]

;----------------------------------------------------------
; PSEUDO ICR
;----------------------------------------------------------
Si57X = 0 		; Si57X не запаян

;----------------------------------------------------------
; FMODE
;----------------------------------------------------------
ZYNQ_PWR = 1	; ПЛИС 1/2: 1 - выключение питания, иначе - 0
OCS_CE = 0		; D49 (LMX2594RHA): 1 - включена, 0 - выключена
LTC6953_CE = 1	; D50 (LTC6953): 1 - включена, 0 - выключена
EXTREF = 0		; (D9) SY58034 тактовая частота PCIe:  1 - внешняя, 0 - внутренняя
EXT_EN_N = 0	; 0 - разрешение входа EXT_ST (K1)
GEN_EN = 1		; G5 1 - включен, 0 - выключен

;----------------------------------------------------------
; DAC
;----------------------------------------------------------
DAC_PD = 3		; 0 - нормальный режим работы
				; 1 - 1 кОм
				; 2 - 100 кОм
				; 3 - Hi-Z
DAC_DATA = 0	;


;----------------------------------------------------------
; MUX
;----------------------------------------------------------
;---------------------------------------|
;                   |      LTC6953      |
;----------------------------------------
FMC1_MGTCLK_MUX = 0	; D69: 0 - GBTCLK _FPGA1, 1 - FMC1_GBTCLK1_M2C
FMC2_MGTCLK_MUX = 0	; D88: 0 - GBTCLK _FPGA2, 1 - FMC2_GBTCLK1_M2C
MUX1_LF_CLK = 1		; D55 подключен: 1 - G5(G6), 0 - ADN4600_IN
MUX2_LF_CLK = 1		; D57, D58 подключены: 1 - D53, 0 - X2
MUX3_LF_CLK = 0		; D57, D58 подключены: 1 - D56, 0 - 50 Ом
MUX4_LF_CLK = 1		; D50 подключена: 1 - D54, 0 - D49
MUX1_HF_CLK = 0		; D37, D38 подключены: 1 - D34, 0 - D49
MUX3_HF_CLK = 0		; усилитель D40 подключен: 1 - D35, 0 - D50
MUX4_HF_CLK = 1		; усилитель D41 подключен: 1 - D50, 0 - D35
GAIN1_CLK_EN = 1	; усилитель D34: 1 - включен, 0 - выключен
GAIN2_CLK_EN = 1	; усилители D40, D41: 1 - включены, 0 - выключены
GAIN3_CLK_EN = 1	; усилители D57, D58: 1 - включены, 0 - выключены

;----------------------------------------------------------
; FSRC
;----------------------------------------------------------
; управление выходами коммутатора тактового сигнала D46
;  --------------------------------
; | 0 | 1 | 2 | 3 |  номер входа  |
; |---|---|---|---|---------------|
; | 0 | 0 | 1 | 1 | четный FSRC   |
; | 0 | 1 | 0 | 1 | нечетный FSRC |
; ---------------------------------
; управление выходом 0
FSRC0 = 0
FSRC1 = 0
; управление выходом 1
FSRC2 = 1
FSRC3 = 1
; управление выходом 2
FSRC4 = 1
FSRC5 = 1
; управление выходом 3
FSRC6 = 0
FSRC7 = 0

;----------------------------------------------------------
; FSRC3
;----------------------------------------------------------
; управление выходами коммутатора тактового сигнала D48
;  --------------------------------
; | 0 | 1 | 2 | 3 |  номер входа  |
; |---|---|---|---|---------------|
; | 0 | 0 | 1 | 1 | четный FSRC3   |
; | 0 | 1 | 0 | 1 | нечетный FSRC3 |
; ---------------------------------
; управление выходом 0
FSRC3_0 = 0
FSRC3_1 = 0
; управление выходом 1
FSRC3_2 = 1
FSRC3_3 = 1
; управление выходом 2
FSRC3_4 = 1
FSRC3_5 = 1
; управление выходом 3
FSRC3_6 = 0
FSRC3_7 = 0

;----------------------------------------------------------
; EXT
;----------------------------------------------------------
EXT_CLK1_FREQ = 100	; частота (МГц)


;----------------------------------------------------------
; Si57x
;----------------------------------------------------------
GEN_FXTAL = 10.000007	; частота (МГц)
GEN_FREQ = 500		; частота (МГц)


;----------------------------------------------------------
; LMX2594
;----------------------------------------------------------
OSC_FREQA = 250		; выход А: частота (МГц)
OSC_PWRA = 8		; выход А: интенсивность сигнала
OSC_OUTA = 1		; выход А: 1 - включен, 0 - выключен
OSC_FREQB = 100		; выход В: частота (МГц)
OSC_PWRB = 0		; выход B: интенсивность сигнала
OSC_OUTB = 0		; выход B: 1 - включен, 0 - выключен


;----------------------------------------------------------
; LTC6953
;----------------------------------------------------------
CLK_DIST_SRQMD = 0		; 0 - synchronization mode, 1 - SYSREF request mode, 2 - Aggregate
CLK_DIST_SYSCT = 0		; MODEx = 3: 0 - один импульс, 1 - два, 2 - четыре, 3 - восемь
CLK_DIST_EZMD = 0		; 1 - EZSync Mode включен, 0 - выключен
CLK_DIST_FILTV = 0		; 0 - нормальный режим, 1 - slew rate

; управление выходом 0 / C2M_FMC1
CLK_DIST_PD0 = 0		; 0 - нормальный режим, 1 - выход притянут к нулю, 2 - power-down output driver, 3 - power-down full divider
CLK_DIST_OINV0 = 0		; 0 - нормальный выход, 1 - инвертированный
CLK_DIST_ADEL0 = 0		; значение аналоговой задержки: 0 ... 63
CLK_DIST_DDEL0 = 0		; значение цифровой задержки: 0 ... 4095
CLK_DIST_DIV0 = 1		; делитель: 1 ... 4096
CLK_DIST_SRQEN0 = 0		; 1 - синхронизация активирована, иначе - 0
CLK_DIST_MODE0 = 0		; 0 - free run, 1 - gated pulses, 2 - request pass-through, 3 - 2^SYSCT pulses

; управление выходом 1 / C2M_FMC2
CLK_DIST_PD1 = 0		; 0 - нормальный режим, 1 - выход притянут к нулю, 2 - power-down output driver, 3 - power-down full divider
CLK_DIST_OINV1 = 0		; 0 - нормальный выход, 1 - инвертированный
CLK_DIST_ADEL1 = 0		; значение аналоговой задержки: 0 ... 63
CLK_DIST_DDEL1 = 0		; значение цифровой задержки: 0 ... 4095
CLK_DIST_DIV1 = 1		; делитель: 1 ... 4096
CLK_DIST_SRQEN1 = 0		; 1 - синхронизация активирована, иначе - 0
CLK_DIST_MODE1 = 0		; 0 - free run, 1 - gated pulses, 2 - request pass-through, 3 - 2^SYSCT pulses

; управление выходом 2 / FPGA1_SYSREF_IN
CLK_DIST_PD2 = 0		; 0 - нормальный режим, 1 - выход притянут к нулю, 2 - power-down output driver, 3 - power-down full divider
CLK_DIST_OINV2 = 0		; 0 - нормальный выход, 1 - инвертированный
CLK_DIST_ADEL2 = 0		; значение аналоговой задержки: 0 ... 63
CLK_DIST_DDEL2 = 0		; значение цифровой задержки: 0 ... 4095
CLK_DIST_DIV2 = 1		; делитель: 1 ... 4096
CLK_DIST_SRQEN2 = 0		; 1 - синхронизация активирована, иначе - 0
CLK_DIST_MODE2 = 0		; 0 - free run, 1 - gated pulses, 2 - request pass-through, 3 - 2^SYSCT pulses

; управление выходом 3 / FPGA2_SYSREF_IN
CLK_DIST_PD3 = 0		; 0 - нормальный режим, 1 - выход притянут к нулю, 2 - power-down output driver, 3 - power-down full divider
CLK_DIST_OINV3 = 0		; 0 - нормальный выход, 1 - инвертированный
CLK_DIST_ADEL3 = 0		; значение аналоговой задержки: 0 ... 63
CLK_DIST_DDEL3 = 0		; значение цифровой задержки: 0 ... 4095
CLK_DIST_DIV3 = 1		; делитель: 1 ... 4096
CLK_DIST_SRQEN3 = 0		; 1 - синхронизация активирована, иначе - 0
CLK_DIST_MODE3 = 0		; 0 - free run, 1 - gated pulses, 2 - request pass-through, 3 - 2^SYSCT pulses

; управление выходом 4
CLK_DIST_PD4 = 0		; 0 - нормальный режим, 1 - выход притянут к нулю, 2 - power-down output driver, 3 - power-down full divider
CLK_DIST_OINV4 = 0		; 0 - нормальный выход, 1 - инвертированный
CLK_DIST_ADEL4 = 0		; значение аналоговой задержки: 0 ... 63
CLK_DIST_DDEL4 = 0		; значение цифровой задержки: 0 ... 4095
CLK_DIST_DIV4 = 1		; делитель: 1 ... 4096
CLK_DIST_SRQEN4 = 0		; 1 - синхронизация активирована, иначе - 0
CLK_DIST_MODE4 = 0		; 0 - free run, 1 - gated pulses, 2 - request pass-through, 3 - 2^SYSCT pulses

; управление выходом 5
CLK_DIST_PD5 = 0		; 0 - нормальный режим, 1 - выход притянут к нулю, 2 - power-down output driver, 3 - power-down full divider
CLK_DIST_OINV5 = 0		; 0 - нормальный выход, 1 - инвертированный
CLK_DIST_ADEL5 = 0		; значение аналоговой задержки: 0 ... 63
CLK_DIST_DDEL5 = 0		; значение цифровой задержки: 0 ... 4095
CLK_DIST_DIV5 = 4		; делитель: 1 ... 4096
CLK_DIST_SRQEN5 = 1		; 1 - синхронизация активирована, иначе - 0
CLK_DIST_MODE5 = 0		; 0 - free run, 1 - gated pulses, 2 - request pass-through, 3 - 2^SYSCT pulses

; управление выходом 6
CLK_DIST_PD6 = 0		; 0 - нормальный режим, 1 - выход притянут к нулю, 2 - power-down output driver, 3 - power-down full divider
CLK_DIST_OINV6 = 0		; 0 - нормальный выход, 1 - инвертированный
CLK_DIST_ADEL6 = 0		; значение аналоговой задержки: 0 ... 63
CLK_DIST_DDEL6 = 0		; значение цифровой задержки: 0 ... 4095
CLK_DIST_DIV6 = 4		; делитель: 1 ... 4096
CLK_DIST_SRQEN6 = 1		; 1 - синхронизация активирована, иначе - 0
CLK_DIST_MODE6 = 0		; 0 - free run, 1 - gated pulses, 2 - request pass-through, 3 - 2^SYSCT pulses

; управление выходом 7
CLK_DIST_PD7 = 0		; 0 - нормальный режим, 1 - выход притянут к нулю, 2 - power-down output driver, 3 - power-down full divider
CLK_DIST_OINV7 = 0		; 0 - нормальный выход, 1 - инвертированный
CLK_DIST_ADEL7 = 0		; значение аналоговой задержки: 0 ... 63
CLK_DIST_DDEL7 = 0		; значение цифровой задержки: 0 ... 4095
CLK_DIST_DIV7 = 1		; делитель: 1 ... 4096
CLK_DIST_SRQEN7 = 0		; 1 - синхронизация активирована, иначе - 0
CLK_DIST_MODE7 = 0		; 0 - free run, 1 - gated pulses, 2 - request pass-through, 3 - 2^SYSCT pulses

; управление выходом 8 / GBTCLK_FPGA2
CLK_DIST_PD8 = 0		; 0 - нормальный режим, 1 - выход притянут к нулю, 2 - power-down output driver, 3 - power-down full divider
CLK_DIST_OINV8 = 0		; 0 - нормальный выход, 1 - инвертированный
CLK_DIST_ADEL8 = 0		; значение аналоговой задержки: 0 ... 63
CLK_DIST_DDEL8 = 0		; значение цифровой задержки: 0 ... 4095
CLK_DIST_DIV8 = 1		; делитель: 1 ... 4096
CLK_DIST_SRQEN8 = 0		; 1 - синхронизация активирована, иначе - 0
CLK_DIST_MODE8 = 0		; 0 - free run, 1 - gated pulses, 2 - request pass-through, 3 - 2^SYSCT pulses

; управление выходом 9 / GBTCLK_FPGA1
CLK_DIST_PD9 = 0		; 0 - нормальный режим, 1 - выход притянут к нулю, 2 - power-down output driver, 3 - power-down full divider
CLK_DIST_OINV9 = 0		; 0 - нормальный выход, 1 - инвертированный
CLK_DIST_ADEL9 = 0		; значение аналоговой задержки: 0 ... 63
CLK_DIST_DDEL9 = 0		; значение цифровой задержки: 0 ... 4095
CLK_DIST_DIV9 = 1		; делитель: 1 ... 4096
CLK_DIST_SRQEN9 = 0		; 1 - синхронизация активирована, иначе - 0
CLK_DIST_MODE9 = 0		; 0 - free run, 1 - gated pulses, 2 - request pass-through, 3 - 2^SYSCT pulses

; управление выходом 10 / ADN4600_OUT
CLK_DIST_PD10 = 0		; 0 - нормальный режим, 1 - выход притянут к нулю, 2 - power-down output driver, 3 - power-down full divider
CLK_DIST_OINV10 = 0		; 0 - нормальный выход, 1 - инвертированный
CLK_DIST_ADEL10 = 0		; значение аналоговой задержки: 0 ... 63
CLK_DIST_DDEL10 = 0		; значение цифровой задержки: 0 ... 4095
CLK_DIST_DIV10 = 1		; делитель: 1 ... 4096
CLK_DIST_SRQEN10 = 0	; 1 - синхронизация активирована, иначе - 0
CLK_DIST_MODE10 = 0		; 0 - free run, 1 - gated pulses, 2 - request pass-through, 3 - 2^SYSCT pulses

;----------------------------------------------------------
; RegFileName
;----------------------------------------------------------
RegFileName = cfg.ini
